Fitter report for DE1_SoC_TV
Mon Jun 11 16:24:03 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Mon Jun 11 16:24:03 2018           ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                   ; DE1_SoC_TV                                      ;
; Top-level Entity Name           ; DE1_SoC_TV                                      ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 1,064 / 32,070 ( 3 % )                          ;
; Total registers                 ; 1342                                            ;
; Total pins                      ; 241 / 457 ( 53 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 966,624 / 4,065,280 ( 24 % )                    ;
; Total RAM Blocks                ; 122 / 397 ( 31 % )                              ;
; Total DSP Blocks                ; 8 / 87 ( 9 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Regenerate Full Fit Report During ECO Compiles                             ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.5%      ;
;     Processor 3            ;   4.4%      ;
;     Processor 4            ;   4.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                             ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; TD_CLK27~inputCLKENA0                                                                                                                                                                                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; TD_HS~inputCLKENA0                                                                                                                                                                                                                                                                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_1   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_1   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_1   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_2   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_2   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_2   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_3   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_3   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]~_Duplicate_1   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]~_Duplicate_1   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]~_Duplicate_1   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]~_Duplicate_2   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]~_Duplicate_2   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]~_Duplicate_2   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]~_Duplicate_3   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]~_Duplicate_3   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]~_Duplicate_3   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]~_Duplicate_4   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]~_Duplicate_4   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[1]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[2]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[3]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[4]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[5]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[6]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[7]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[8]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[9]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[10]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[11]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[12]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[13]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[14]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[15]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[16]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[17]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[19]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[20]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[21]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[22]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[23]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[24]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[25]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[26]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_1   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_1   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_1   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_2   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_2   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_2   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_3   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_3   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_1  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_1  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_2  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_2  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_2  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_3  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_3  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_3  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_4  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_4  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_4  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_5  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_5  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_5  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_6  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_6  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_6  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_7  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_7  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_7  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_8  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_8  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_8  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_9  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_9  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_9  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_10 ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_10 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_10 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_11 ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][10]~_Duplicate_11 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_1  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_1  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_2  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_2  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_2  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_3  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_3  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_3  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_4  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_4  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_4  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_5  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_5  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_5  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_6  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_6  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_6  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_7  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_7  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_7  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_8  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_8  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_8  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_9  ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][10]~_Duplicate_9  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[1]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[2]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[3]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[4]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[5]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[6]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[7]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[8]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[9]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[10]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[11]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[12]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[13]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[14]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[15]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[16]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[17]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[19]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[20]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[21]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[22]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[23]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[24]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[25]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[26]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block|data_out_array[1][7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; AX               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_1   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_1   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_1   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_2   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_2   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_2   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_3   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][2]~_Duplicate_3   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; BY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][0]                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][0]~_Duplicate_1   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][0]~_Duplicate_1   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][0]~_Duplicate_1   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][0]~_Duplicate_2   ; Q                ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block|data_out_array[1][0]~_Duplicate_2   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|adder_result_1[0]                                                                        ; AY               ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|data_out[0]                                                                              ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[1]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[2]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[3]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[4]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[5]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[6]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[7]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[8]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[9]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[10]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[11]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[12]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[13]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[14]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[15]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[16]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[17]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[19]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[20]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[21]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[22]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[23]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[24]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[25]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[26]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                       ; RESULTA          ;                       ;
; AUDIO_DAC:u12|BCK_DIV[0]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO_DAC:u12|BCK_DIV[0]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; AUDIO_DAC:u12|BCK_DIV[1]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO_DAC:u12|BCK_DIV[1]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFDenominator[1]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFDenominator[1]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFNumerator[1]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFNumerator[1]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SDO                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_AV_Config:u1|I2C_Controller:u0|SDO~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[2]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[4]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[3]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; ITU_656_Decoder:u4|Window[8]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ITU_656_Decoder:u4|Window[8]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; ITU_656_Decoder:u4|Window[9]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ITU_656_Decoder:u4|Window[9]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|counter_reg_bit[1]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|counter_reg_bit[2]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|counter_reg_bit[2]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|counter_reg_bit[9]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|counter_reg_bit[9]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; Reset_Delay:u3|Cont[12]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Reset_Delay:u3|Cont[12]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; Reset_Delay:u3|Cont[19]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Reset_Delay:u3|Cont[19]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; Sdram_Control_4Port:u6|Read                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Read~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control_4Port:u6|ST[1]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|ST[1]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control_4Port:u6|ST[2]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|ST[2]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control_4Port:u6|ST[3]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|ST[3]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control_4Port:u6|ST[5]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|ST[5]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control_4Port:u6|ST[6]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|ST[6]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control_4Port:u6|ST[9]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|ST[9]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a8                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a8~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a9                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a9~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|rdptr_g[1]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|rdptr_g[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a7                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a7~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a8                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a8~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|parity6                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|parity6~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                             ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3~DUPLICATE                                                                                                                                             ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4~DUPLICATE                                                                                                                                             ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5~DUPLICATE                                                                                                                                             ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9~DUPLICATE                                                                                                                                                ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0~DUPLICATE                                                                                                                                             ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1~DUPLICATE                                                                                                                                             ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2~DUPLICATE                                                                                                                                             ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3~DUPLICATE                                                                                                                                             ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a8                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a8~DUPLICATE                                                                                                                                             ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|parity6                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|parity6~DUPLICATE                                                                                                                                                ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|rdptr_g[0]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|rdptr_g[0]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|rdptr_g[1]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|rdptr_g[1]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|rdptr_g[2]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|rdptr_g[2]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; Sdram_Control_4Port:u6|command:command1|command_delay[0]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|command:command1|command_delay[0]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; Sdram_Control_4Port:u6|command:command1|command_done                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|command:command1|command_done~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control_4Port:u6|command:command1|do_reada                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|command:command1|do_reada~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; Sdram_Control_4Port:u6|command:command1|do_refresh                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|command:command1|do_refresh~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[5]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[5]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[9]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[9]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[3]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|timer[3]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[11]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|timer[11]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[12]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|timer[12]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[14]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|timer[14]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|mRD_DONE~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; VGA_Ctrl:u9|H_Cont[0]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|H_Cont[0]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Ctrl:u9|H_Cont[3]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|H_Cont[3]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Ctrl:u9|H_Cont[4]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|H_Cont[4]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Ctrl:u9|H_Cont[8]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|H_Cont[8]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Ctrl:u9|V_Cont[1]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|V_Cont[1]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Ctrl:u9|V_Cont[3]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|V_Cont[3]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Ctrl:u9|V_Cont[4]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|V_Cont[4]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Ctrl:u9|oVGA_VS                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|oVGA_VS~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; img_process_xkw:img_process_xkw_inst|col[6]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; img_process_xkw:img_process_xkw_inst|col[6]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; img_process_xkw:img_process_xkw_inst|col[9]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; img_process_xkw:img_process_xkw_inst|col[9]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|y1[0]                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|y1[0]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|y1[1]                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|y1[1]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|ofinish[1]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|ofinish[1]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                           ;
+-----------------------------------------------------------+----------------+--------------+----------------------------------------------------------------------------------------------+-----------------------------------+----------------+
; Name                                                      ; Ignored Entity ; Ignored From ; Ignored To                                                                                   ; Ignored Value                     ; Ignored Source ;
+-----------------------------------------------------------+----------------+--------------+----------------------------------------------------------------------------------------------+-----------------------------------+----------------+
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_CONV_USB_N                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[0]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[10]                                                                            ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[11]                                                                            ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[12]                                                                            ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[13]                                                                            ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[14]                                                                            ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[1]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[2]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[3]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[4]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[5]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[6]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[7]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[8]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[9]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_BA[0]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_BA[1]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_BA[2]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_CAS_N                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_CKE                                                                                 ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_CK_N                                                                                ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_CK_P                                                                                ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_CS_N                                                                                ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DM[0]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DM[1]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DM[2]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DM[3]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[0]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[1]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[2]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[3]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[0]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[1]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[2]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[3]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[0]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[10]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[11]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[12]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[13]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[14]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[15]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[16]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[17]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[18]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[19]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[1]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[20]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[21]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[22]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[23]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[24]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[25]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[26]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[27]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[28]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[29]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[2]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[30]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[31]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[3]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[4]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[5]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[6]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[7]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[8]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[9]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_ODT                                                                                 ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_RAS_N                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_RESET_N                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_RZQ                                                                                 ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_DDR3_WE_N                                                                                ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_GTX_CLK                                                                             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_INT_N                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_MDC                                                                                 ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_MDIO                                                                                ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_RX_CLK                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_RX_DATA[0]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_RX_DATA[1]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_RX_DATA[2]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_RX_DATA[3]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_RX_DV                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_TX_DATA[0]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_TX_DATA[1]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_TX_DATA[2]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_TX_DATA[3]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_ENET_TX_EN                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_FLASH_DATA[0]                                                                            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_FLASH_DATA[1]                                                                            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_FLASH_DATA[2]                                                                            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_FLASH_DATA[3]                                                                            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_FLASH_DCLK                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_FLASH_NCSO                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_GSENSOR_INT                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_I2C1_SCLK                                                                                ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_I2C1_SDAT                                                                                ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_I2C2_SCLK                                                                                ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_I2C2_SDAT                                                                                ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_I2C_CONTROL                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_KEY                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_LED                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_LTC_GPIO                                                                                 ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_SD_CLK                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_SD_CMD                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_SD_DATA[0]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_SD_DATA[1]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_SD_DATA[2]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_SD_DATA[3]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_SPIM_CLK                                                                                 ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_SPIM_MISO                                                                                ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_SPIM_MOSI                                                                                ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_SPIM_SS                                                                                  ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_UART_RX                                                                                  ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_UART_TX                                                                                  ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_USB_CLKOUT                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_USB_DATA[0]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_USB_DATA[1]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_USB_DATA[2]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_USB_DATA[3]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_USB_DATA[4]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_USB_DATA[5]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_USB_DATA[6]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_USB_DATA[7]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_USB_DIR                                                                                  ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_USB_NXT                                                                                  ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ; DE1_SoC_TV     ;              ; HPS_USB_STP                                                                                  ; 3.3-V LVTTL                       ; QSF Assignment ;
; PLL Compensation Mode                                     ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|pll0|fbout                                             ; DIRECT                            ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].read_capture_clk_buffer ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].read_capture_clk_buffer ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].read_capture_clk_buffer ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]    ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[1]    ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[2]    ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[3]    ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]   ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[1]   ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[2]   ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[3]   ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_mem_stable_n               ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_n                          ; OFF                               ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[0]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[10]                                                                            ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[11]                                                                            ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[12]                                                                            ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[13]                                                                            ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[14]                                                                            ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[1]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[2]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[3]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[4]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[5]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[6]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[7]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[8]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[9]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_BA[0]                                                                               ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_BA[1]                                                                               ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_BA[2]                                                                               ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_CAS_N                                                                               ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_CKE                                                                                 ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_CS_N                                                                                ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ODT                                                                                 ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_RAS_N                                                                               ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_RESET_N                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_WE_N                                                                                ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[0]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[1]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[2]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[3]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[0]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[1]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[2]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[3]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[0]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[10]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[11]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[12]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[13]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[14]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[15]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[16]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[17]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[18]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[19]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[1]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[20]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[21]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[22]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[23]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[24]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[25]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[26]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[27]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[28]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[29]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[2]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[30]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[31]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[3]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[4]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[5]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[6]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[7]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[8]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[9]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_CK_N                                                                                ; SERIES 50 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_CK_P                                                                                ; SERIES 50 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DM[0]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DM[1]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DM[2]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DM[3]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[0]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[1]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[2]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[3]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[0]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[1]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[2]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[3]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[0]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[10]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[11]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[12]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[13]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[14]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[15]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[16]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[17]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[18]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[19]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[1]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[20]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[21]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[22]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[23]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[24]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[25]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[26]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[27]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[28]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[29]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[2]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[30]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[31]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[3]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[4]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[5]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[6]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[7]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[8]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[9]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Enable Beneficial Skew Optimization for non global clocks ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst                                                        ; ON                                ; QSF Assignment ;
+-----------------------------------------------------------+----------------+--------------+----------------------------------------------------------------------------------------------+-----------------------------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4091 ) ; 0.00 % ( 0 / 4091 )        ; 0.00 % ( 0 / 4091 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4091 ) ; 0.00 % ( 0 / 4091 )        ; 0.00 % ( 0 / 4091 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4075 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,064 / 32,070        ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 1,064                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,292 / 32,070        ; 4 %   ;
;         [a] ALMs used for LUT logic and registers           ; 397                   ;       ;
;         [b] ALMs used for LUT logic                         ; 675                   ;       ;
;         [c] ALMs used for registers                         ; 220                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 228 / 32,070          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 32,070            ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 0                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 168 / 3,207           ; 5 %   ;
;     -- Logic LABs                                           ; 168                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,874                 ;       ;
;     -- 7 input functions                                    ; 26                    ;       ;
;     -- 6 input functions                                    ; 422                   ;       ;
;     -- 5 input functions                                    ; 257                   ;       ;
;     -- 4 input functions                                    ; 161                   ;       ;
;     -- <=3 input functions                                  ; 1,008                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 202                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,342                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,232 / 64,140        ; 2 %   ;
;         -- Secondary logic registers                        ; 110 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,258                 ;       ;
;         -- Routing optimization registers                   ; 84                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 241 / 457             ; 53 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 122 / 397             ; 31 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 966,624 / 4,065,280   ; 24 %  ;
; Total block memory implementation bits                      ; 1,249,280 / 4,065,280 ; 31 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 8 / 87                ; 9 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 7                     ;       ;
;     -- Global clocks                                        ; 6 / 16                ; 38 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.7% / 1.7% / 1.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 15.0% / 16.0% / 11.9% ;       ;
; Maximum fan-out                                             ; 847                   ;       ;
; Highest non-global fan-out                                  ; 670                   ;       ;
; Total fan-out                                               ; 14159                 ;       ;
; Average fan-out                                             ; 3.42                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1064 / 32070 ( 3 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1064                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1292 / 32070 ( 4 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 397                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 675                   ; 0                              ;
;         [c] ALMs used for registers                         ; 220                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 228 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 32070 ( 0 % )     ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 168 / 3207 ( 5 % )    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 168                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1874                  ; 0                              ;
;     -- 7 input functions                                    ; 26                    ; 0                              ;
;     -- 6 input functions                                    ; 422                   ; 0                              ;
;     -- 5 input functions                                    ; 257                   ; 0                              ;
;     -- 4 input functions                                    ; 161                   ; 0                              ;
;     -- <=3 input functions                                  ; 1008                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 202                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1232 / 64140 ( 2 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 110 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1258                  ; 0                              ;
;         -- Routing optimization registers                   ; 84                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 238                   ; 3                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 966624                ; 0                              ;
; Total block memory implementation bits                      ; 1249280               ; 0                              ;
; M10K block                                                  ; 122 / 397 ( 30 % )    ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 8 / 87 ( 9 % )        ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 4 / 116 ( 3 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 1437                  ; 0                              ;
;     -- Registered Input Connections                         ; 1220                  ; 0                              ;
;     -- Output Connections                                   ; 96                    ; 1341                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 14504                 ; 1406                           ;
;     -- Registered Connections                               ; 7186                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 192                   ; 1341                           ;
;     -- hard_block:auto_generated_inst                       ; 1341                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 32                    ; 1                              ;
;     -- Output Ports                                         ; 113                   ; 5                              ;
;     -- Bidir Ports                                          ; 96                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_DOUT   ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; AUD_ADCDAT ; K7    ; 8A       ; 8            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK2_50  ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50  ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50  ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50   ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 45                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; IRDA_RXD   ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]     ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 56                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]     ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]     ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]     ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]      ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]      ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]      ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]      ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]      ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]      ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]      ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 54                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]      ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 40                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]      ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 76                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]      ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 76                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_CLK27   ; H15   ; 8A       ; 40           ; 81           ; 0            ; 849                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[0] ; D2    ; 8A       ; 12           ; 81           ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[1] ; B1    ; 8A       ; 16           ; 81           ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[2] ; E2    ; 8A       ; 8            ; 81           ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[3] ; B2    ; 8A       ; 16           ; 81           ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[4] ; D1    ; 8A       ; 6            ; 81           ; 51           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[5] ; E1    ; 8A       ; 6            ; 81           ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[6] ; C2    ; 8A       ; 12           ; 81           ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[7] ; B3    ; 8A       ; 14           ; 81           ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_HS      ; A5    ; 8A       ; 26           ; 81           ; 91           ; 11                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_VS      ; A3    ; 8A       ; 24           ; 81           ; 51           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST    ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_DIN       ; AK4   ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCLK      ; AK2   ; 3B       ; 20           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACDAT    ; J7    ; 8A       ; 16           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK       ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FAN_CTRL      ; AA12  ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_I2C_SCLK ; J12   ; 8A       ; 12           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IRDA_TXD      ; AB30  ; 5B       ; 89           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TD_RESET_N    ; F6    ; 8A       ; 2            ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------+
; AUD_ADCLRCK   ; K8    ; 8A       ; 8            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; AUD_BCLK      ; H7    ; 8A       ; 16           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; AUD_DACLRCK   ; H8    ; 8A       ; 24           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; DRAM_DQ[0]    ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[10]   ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[11]   ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[12]   ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[13]   ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[14]   ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[15]   ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[1]    ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[2]    ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[3]    ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[4]    ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[5]    ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[6]    ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[7]    ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[8]    ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; DRAM_DQ[9]    ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ;
; FPGA_I2C_SDAT ; K12   ; 8A       ; 12           ; 81           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; I2C_AV_Config:u1|I2C_Controller:u0|SDO~DUPLICATE      ;
; GPIO_0[0]     ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[10]    ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[11]    ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[12]    ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[13]    ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[14]    ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[15]    ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[16]    ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[17]    ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[18]    ; AE17  ; 4A       ; 50           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[19]    ; AC20  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[1]     ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[20]    ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[21]    ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[22]    ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[23]    ; AK21  ; 4A       ; 68           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[24]    ; AD19  ; 4A       ; 76           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[25]    ; AD20  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[26]    ; AE18  ; 4A       ; 66           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[27]    ; AE19  ; 4A       ; 66           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[28]    ; AF20  ; 4A       ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[29]    ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[2]     ; AD17  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[30]    ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[31]    ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[32]    ; AF18  ; 4A       ; 50           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[33]    ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[34]    ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[35]    ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[3]     ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[4]     ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[5]     ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[6]     ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[7]     ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[8]     ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[9]     ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[0]     ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[10]    ; AG26  ; 4A       ; 84           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[11]    ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[12]    ; AH27  ; 4A       ; 84           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[13]    ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[14]    ; AK29  ; 4A       ; 82           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[15]    ; AK28  ; 4A       ; 82           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[16]    ; AK27  ; 4A       ; 80           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[17]    ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[18]    ; AK26  ; 4A       ; 76           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[19]    ; AH25  ; 4A       ; 78           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[1]     ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[20]    ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[21]    ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[22]    ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[23]    ; AG23  ; 4A       ; 64           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[24]    ; AK23  ; 4A       ; 72           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[25]    ; AH23  ; 4A       ; 70           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[26]    ; AK22  ; 4A       ; 68           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[27]    ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[28]    ; AH22  ; 4A       ; 66           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[29]    ; AG22  ; 4A       ; 66           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[2]     ; AB21  ; 4A       ; 88           ; 0            ; 18           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[30]    ; AF24  ; 4A       ; 74           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[31]    ; AF23  ; 4A       ; 74           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[32]    ; AE22  ; 4A       ; 78           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[33]    ; AD21  ; 4A       ; 82           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[34]    ; AA20  ; 4A       ; 84           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[35]    ; AC22  ; 4A       ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[3]     ; AC23  ; 4A       ; 86           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[4]     ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[5]     ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[6]     ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[7]     ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[8]     ; AF26  ; 4A       ; 86           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_1[9]     ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; PS2_CLK       ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; PS2_CLK2      ; AD9   ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; PS2_DAT       ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; PS2_DAT2      ; AE9   ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 15 / 32 ( 47 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 48 / 48 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 80 / 80 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 50 / 80 ( 63 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; TD_VS                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; TD_HS                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; FAN_CTRL                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; GPIO_1[34]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; GPIO_1[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; IRDA_RXD                        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; GPIO_1[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; GPIO_1[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; IRDA_TXD                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; GPIO_0[19]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; GPIO_1[35]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; GPIO_1[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; PS2_CLK                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; PS2_CLK2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; GPIO_0[24]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; GPIO_0[25]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; GPIO_1[33]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; GPIO_1[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; PS2_DAT                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; PS2_DAT2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; GPIO_0[18]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; GPIO_0[26]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; GPIO_0[27]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; GPIO_1[32]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; GPIO_1[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; GPIO_1[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; GPIO_0[32]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; GPIO_0[30]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; GPIO_0[28]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; GPIO_0[29]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; GPIO_1[31]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; GPIO_1[30]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; GPIO_1[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; GPIO_1[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; GPIO_0[34]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; GPIO_0[33]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; GPIO_0[31]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; GPIO_1[29]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; GPIO_1[23]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; GPIO_1[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; GPIO_1[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; GPIO_0[20]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; GPIO_0[22]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; GPIO_1[28]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; GPIO_1[25]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; GPIO_1[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; GPIO_1[19]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; GPIO_1[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; ADC_CONVST                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; GPIO_0[21]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; GPIO_0[35]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; GPIO_1[27]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; GPIO_1[21]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; GPIO_1[20]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; GPIO_1[17]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; GPIO_1[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; ADC_SCLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; ADC_DOUT                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; ADC_DIN                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; GPIO_0[23]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; GPIO_1[26]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; GPIO_1[24]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; GPIO_1[22]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; GPIO_1[18]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; GPIO_1[16]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; GPIO_1[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; GPIO_1[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; TD_DATA[1]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B2       ; 507        ; 8A             ; TD_DATA[3]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; TD_DATA[7]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; TD_DATA[6]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; TD_DATA[4]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D2       ; 515        ; 8A             ; TD_DATA[0]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; TD_DATA[5]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E2       ; 525        ; 8A             ; TD_DATA[2]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; TD_RESET_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; AUD_XCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A             ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; TD_CLK27                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; AUD_DACDAT                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A             ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; ADC_CONVST    ; Missing drive strength and slew rate ;
; ADC_DIN       ; Missing drive strength and slew rate ;
; ADC_SCLK      ; Missing drive strength and slew rate ;
; AUD_DACDAT    ; Missing drive strength and slew rate ;
; AUD_XCK       ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CLK      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_LDQM     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_UDQM     ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; FAN_CTRL      ; Missing drive strength and slew rate ;
; FPGA_I2C_SCLK ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; IRDA_TXD      ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; TD_RESET_N    ; Missing drive strength and slew rate ;
; VGA_B[0]      ; Missing drive strength and slew rate ;
; VGA_B[1]      ; Missing drive strength and slew rate ;
; VGA_B[2]      ; Missing drive strength and slew rate ;
; VGA_B[3]      ; Missing drive strength and slew rate ;
; VGA_B[4]      ; Missing drive strength and slew rate ;
; VGA_B[5]      ; Missing drive strength and slew rate ;
; VGA_B[6]      ; Missing drive strength and slew rate ;
; VGA_B[7]      ; Missing drive strength and slew rate ;
; VGA_BLANK_N   ; Missing drive strength and slew rate ;
; VGA_CLK       ; Missing drive strength and slew rate ;
; VGA_G[0]      ; Missing drive strength and slew rate ;
; VGA_G[1]      ; Missing drive strength and slew rate ;
; VGA_G[2]      ; Missing drive strength and slew rate ;
; VGA_G[3]      ; Missing drive strength and slew rate ;
; VGA_G[4]      ; Missing drive strength and slew rate ;
; VGA_G[5]      ; Missing drive strength and slew rate ;
; VGA_G[6]      ; Missing drive strength and slew rate ;
; VGA_G[7]      ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing drive strength and slew rate ;
; VGA_R[1]      ; Missing drive strength and slew rate ;
; VGA_R[2]      ; Missing drive strength and slew rate ;
; VGA_R[3]      ; Missing drive strength and slew rate ;
; VGA_R[4]      ; Missing drive strength and slew rate ;
; VGA_R[5]      ; Missing drive strength and slew rate ;
; VGA_R[6]      ; Missing drive strength and slew rate ;
; VGA_R[7]      ; Missing drive strength and slew rate ;
; VGA_SYNC_N    ; Missing drive strength and slew rate ;
; VGA_VS        ; Missing drive strength and slew rate ;
; GPIO_0[0]     ; Missing drive strength and slew rate ;
; GPIO_0[1]     ; Missing drive strength and slew rate ;
; GPIO_0[2]     ; Missing drive strength and slew rate ;
; GPIO_0[3]     ; Missing drive strength and slew rate ;
; GPIO_0[4]     ; Missing drive strength and slew rate ;
; GPIO_0[5]     ; Missing drive strength and slew rate ;
; GPIO_0[6]     ; Missing drive strength and slew rate ;
; GPIO_0[7]     ; Missing drive strength and slew rate ;
; GPIO_0[8]     ; Missing drive strength and slew rate ;
; GPIO_0[9]     ; Missing drive strength and slew rate ;
; GPIO_0[10]    ; Missing drive strength and slew rate ;
; GPIO_0[11]    ; Missing drive strength and slew rate ;
; GPIO_0[12]    ; Missing drive strength and slew rate ;
; GPIO_0[13]    ; Missing drive strength and slew rate ;
; GPIO_0[14]    ; Missing drive strength and slew rate ;
; GPIO_0[15]    ; Missing drive strength and slew rate ;
; GPIO_0[16]    ; Missing drive strength and slew rate ;
; GPIO_0[17]    ; Missing drive strength and slew rate ;
; GPIO_0[18]    ; Missing drive strength and slew rate ;
; GPIO_0[19]    ; Missing drive strength and slew rate ;
; GPIO_0[20]    ; Missing drive strength and slew rate ;
; GPIO_0[21]    ; Missing drive strength and slew rate ;
; GPIO_0[22]    ; Missing drive strength and slew rate ;
; GPIO_0[23]    ; Missing drive strength and slew rate ;
; GPIO_0[24]    ; Missing drive strength and slew rate ;
; GPIO_0[25]    ; Missing drive strength and slew rate ;
; GPIO_0[26]    ; Missing drive strength and slew rate ;
; GPIO_0[27]    ; Missing drive strength and slew rate ;
; GPIO_0[28]    ; Missing drive strength and slew rate ;
; GPIO_0[29]    ; Missing drive strength and slew rate ;
; GPIO_0[30]    ; Missing drive strength and slew rate ;
; GPIO_0[31]    ; Missing drive strength and slew rate ;
; GPIO_0[32]    ; Missing drive strength and slew rate ;
; GPIO_0[33]    ; Missing drive strength and slew rate ;
; GPIO_0[34]    ; Missing drive strength and slew rate ;
; GPIO_0[35]    ; Missing drive strength and slew rate ;
; GPIO_1[0]     ; Missing drive strength and slew rate ;
; GPIO_1[1]     ; Missing drive strength and slew rate ;
; GPIO_1[2]     ; Missing drive strength and slew rate ;
; GPIO_1[3]     ; Missing drive strength and slew rate ;
; GPIO_1[4]     ; Missing drive strength and slew rate ;
; GPIO_1[5]     ; Missing drive strength and slew rate ;
; GPIO_1[6]     ; Missing drive strength and slew rate ;
; GPIO_1[7]     ; Missing drive strength and slew rate ;
; GPIO_1[8]     ; Missing drive strength and slew rate ;
; GPIO_1[9]     ; Missing drive strength and slew rate ;
; GPIO_1[10]    ; Missing drive strength and slew rate ;
; GPIO_1[11]    ; Missing drive strength and slew rate ;
; GPIO_1[12]    ; Missing drive strength and slew rate ;
; GPIO_1[13]    ; Missing drive strength and slew rate ;
; GPIO_1[14]    ; Missing drive strength and slew rate ;
; GPIO_1[15]    ; Missing drive strength and slew rate ;
; GPIO_1[16]    ; Missing drive strength and slew rate ;
; GPIO_1[17]    ; Missing drive strength and slew rate ;
; GPIO_1[18]    ; Missing drive strength and slew rate ;
; GPIO_1[19]    ; Missing drive strength and slew rate ;
; GPIO_1[20]    ; Missing drive strength and slew rate ;
; GPIO_1[21]    ; Missing drive strength and slew rate ;
; GPIO_1[22]    ; Missing drive strength and slew rate ;
; GPIO_1[23]    ; Missing drive strength and slew rate ;
; GPIO_1[24]    ; Missing drive strength and slew rate ;
; GPIO_1[25]    ; Missing drive strength and slew rate ;
; GPIO_1[26]    ; Missing drive strength and slew rate ;
; GPIO_1[27]    ; Missing drive strength and slew rate ;
; GPIO_1[28]    ; Missing drive strength and slew rate ;
; GPIO_1[29]    ; Missing drive strength and slew rate ;
; GPIO_1[30]    ; Missing drive strength and slew rate ;
; GPIO_1[31]    ; Missing drive strength and slew rate ;
; GPIO_1[32]    ; Missing drive strength and slew rate ;
; GPIO_1[33]    ; Missing drive strength and slew rate ;
; GPIO_1[34]    ; Missing drive strength and slew rate ;
; GPIO_1[35]    ; Missing drive strength and slew rate ;
; PS2_CLK       ; Missing drive strength and slew rate ;
; PS2_CLK2      ; Missing drive strength and slew rate ;
; PS2_DAT       ; Missing drive strength and slew rate ;
; PS2_DAT2      ; Missing drive strength and slew rate ;
; AUD_ADCLRCK   ; Missing drive strength and slew rate ;
; AUD_BCLK      ; Missing drive strength and slew rate ;
; AUD_DACLRCK   ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; FPGA_I2C_SDAT ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                 ;                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                 ; Integer PLL                ;
;     -- PLL Location                                                                                                                             ; FRACTIONALPLL_X0_Y56_N0    ;
;     -- PLL Feedback clock type                                                                                                                  ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                                            ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                  ; 600000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                                                                                ; 27.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                               ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                        ; 900.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                       ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                                        ; 18.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                        ; 48.000000 MHz              ;
;     -- PLL Enable                                                                                                                               ; On                         ;
;     -- PLL Fractional Division                                                                                                                  ; N/A                        ;
;     -- M Counter                                                                                                                                ; 100                        ;
;     -- N Counter                                                                                                                                ; 3                          ;
;     -- PLL Refclk Select                                                                                                                        ;                            ;
;             -- PLL Refclk Select Location                                                                                                       ; PLLREFCLKSELECT_X0_Y62_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                               ; clk_1                      ;
;             -- PLL Reference Clock Input 1 source                                                                                               ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                  ; N/A                        ;
;             -- CORECLKIN source                                                                                                                 ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                               ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                 ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                  ; N/A                        ;
;             -- CLKIN(1) source                                                                                                                  ; TD_CLK27~input             ;
;             -- CLKIN(2) source                                                                                                                  ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                  ; N/A                        ;
;     -- PLL Output Counter                                                                                                                       ;                            ;
;         -- Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                           ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                                            ; PLLOUTPUTCOUNTER_X0_Y60_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                           ; On                         ;
;             -- Duty Cycle                                                                                                                       ; 50.0000                    ;
;             -- Phase Shift                                                                                                                      ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                        ; 9                          ;
;             -- C Counter PH Mux PRST                                                                                                            ; 0                          ;
;             -- C Counter PRST                                                                                                                   ; 1                          ;
;         -- Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                           ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                                            ; PLLOUTPUTCOUNTER_X0_Y63_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                           ; On                         ;
;             -- Duty Cycle                                                                                                                       ; 50.0000                    ;
;             -- Phase Shift                                                                                                                      ; 250.000000 degrees         ;
;             -- C Counter                                                                                                                        ; 9                          ;
;             -- C Counter PH Mux PRST                                                                                                            ; 2                          ;
;             -- C Counter PRST                                                                                                                   ; 7                          ;
;         -- Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                           ; 18.367346 MHz              ;
;             -- Output Clock Location                                                                                                            ; PLLOUTPUTCOUNTER_X0_Y61_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                           ; On                         ;
;             -- Duty Cycle                                                                                                                       ; 50.0000                    ;
;             -- Phase Shift                                                                                                                      ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                        ; 49                         ;
;             -- C Counter PH Mux PRST                                                                                                            ; 0                          ;
;             -- C Counter PRST                                                                                                                   ; 1                          ;
;                                                                                                                                                 ;                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+
; Compilation Hierarchy Node                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                      ; Entity Name                     ; Library Name ;
+-------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+
; |DE1_SoC_TV                                                             ; 1063.5 (16.2)        ; 1291.0 (17.7)                    ; 227.5 (1.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1874 (39)           ; 1342 (0)                  ; 0 (0)         ; 966624            ; 122   ; 8          ; 241  ; 0            ; |DE1_SoC_TV                                                                                                                                                                                                                                                              ; DE1_SoC_TV                      ; work         ;
;    |AUDIO_DAC:u12|                                                      ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|AUDIO_DAC:u12                                                                                                                                                                                                                                                ; AUDIO_DAC                       ; work         ;
;    |DIV:u5|                                                             ; 12.2 (0.0)           ; 14.5 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|DIV:u5                                                                                                                                                                                                                                                       ; DIV                             ; work         ;
;       |lpm_divide:LPM_DIVIDE_component|                                 ; 12.2 (0.0)           ; 14.5 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|DIV:u5|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                                                                       ; lpm_divide                      ; work         ;
;          |lpm_divide_h3t:auto_generated|                                ; 12.2 (0.0)           ; 14.5 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated                                                                                                                                                                                         ; lpm_divide_h3t                  ; work         ;
;             |sign_div_unsign_3li:divider|                               ; 12.2 (0.0)           ; 14.5 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider                                                                                                                                                             ; sign_div_unsign_3li             ; work         ;
;                |alt_u_div_tuf:divider|                                  ; 12.2 (12.2)          ; 14.5 (14.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider                                                                                                                                       ; alt_u_div_tuf                   ; work         ;
;    |I2C_AV_Config:u1|                                                   ; 60.0 (31.7)          ; 64.0 (35.1)                      ; 4.0 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (54)             ; 79 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|I2C_AV_Config:u1                                                                                                                                                                                                                                             ; I2C_AV_Config                   ; work         ;
;       |I2C_Controller:u0|                                               ; 28.3 (28.3)          ; 28.9 (28.9)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|I2C_AV_Config:u1|I2C_Controller:u0                                                                                                                                                                                                                           ; I2C_Controller                  ; work         ;
;    |ITU_656_Decoder:u4|                                                 ; 27.2 (27.2)          ; 43.5 (43.5)                      ; 16.3 (16.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|ITU_656_Decoder:u4                                                                                                                                                                                                                                           ; ITU_656_Decoder                 ; work         ;
;    |Line_Buffer:u10|                                                    ; 17.3 (0.0)           ; 17.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 21 (0)                    ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u10                                                                                                                                                                                                                                              ; Line_Buffer                     ; work         ;
;       |altshift_taps:ALTSHIFT_TAPS_component|                           ; 17.3 (0.0)           ; 17.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 21 (0)                    ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component                                                                                                                                                                                                        ; altshift_taps                   ; work         ;
;          |shift_taps_9c61:auto_generated|                               ; 17.3 (0.5)           ; 17.5 (0.5)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (1)              ; 21 (1)                    ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated                                                                                                                                                                         ; shift_taps_9c61                 ; work         ;
;             |altsyncram_ffj1:altsyncram2|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|altsyncram_ffj1:altsyncram2                                                                                                                                             ; altsyncram_ffj1                 ; work         ;
;             |cntr_b6h:cntr3|                                            ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_b6h:cntr3                                                                                                                                                          ; cntr_b6h                        ; work         ;
;             |cntr_lmf:cntr1|                                            ; 7.2 (6.5)            ; 7.5 (6.5)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (12)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1                                                                                                                                                          ; cntr_lmf                        ; work         ;
;                |cmpr_pac:cmpr4|                                         ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|cmpr_pac:cmpr4                                                                                                                                           ; cmpr_pac                        ; work         ;
;    |Line_Buffer:u11|                                                    ; 17.7 (0.0)           ; 19.5 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 24 (0)                    ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u11                                                                                                                                                                                                                                              ; Line_Buffer                     ; work         ;
;       |altshift_taps:ALTSHIFT_TAPS_component|                           ; 17.7 (0.0)           ; 19.5 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 24 (0)                    ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component                                                                                                                                                                                                        ; altshift_taps                   ; work         ;
;          |shift_taps_9c61:auto_generated|                               ; 17.7 (0.5)           ; 19.5 (0.5)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (1)              ; 24 (1)                    ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated                                                                                                                                                                         ; shift_taps_9c61                 ; work         ;
;             |altsyncram_ffj1:altsyncram2|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|altsyncram_ffj1:altsyncram2                                                                                                                                             ; altsyncram_ffj1                 ; work         ;
;             |cntr_b6h:cntr3|                                            ; 9.5 (9.5)            ; 11.5 (11.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_b6h:cntr3                                                                                                                                                          ; cntr_b6h                        ; work         ;
;             |cntr_lmf:cntr1|                                            ; 7.5 (6.5)            ; 7.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (12)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1                                                                                                                                                          ; cntr_lmf                        ; work         ;
;                |cmpr_pac:cmpr4|                                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|cmpr_pac:cmpr4                                                                                                                                           ; cmpr_pac                        ; work         ;
;    |Reset_Delay:u3|                                                     ; 18.5 (18.5)          ; 19.8 (19.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Reset_Delay:u3                                                                                                                                                                                                                                               ; Reset_Delay                     ; work         ;
;    |SEG7_LUT:SEG7_LUT_u0|                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|SEG7_LUT:SEG7_LUT_u0                                                                                                                                                                                                                                         ; SEG7_LUT                        ; work         ;
;    |Sdram_Control_4Port:u6|                                             ; 315.7 (105.1)        ; 392.3 (124.8)                    ; 76.7 (19.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 548 (199)           ; 630 (135)                 ; 0 (0)         ; 24608             ; 4     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6                                                                                                                                                                                                                                       ; Sdram_Control_4Port             ; work         ;
;       |Sdram_PLL:sdram_pll1|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1                                                                                                                                                                                                                  ; Sdram_PLL                       ; Sdram_PLL    ;
;          |Sdram_PLL_0002:sdram_pll_inst|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst                                                                                                                                                                                    ; Sdram_PLL_0002                  ; Sdram_PLL    ;
;             |altera_pll:altera_pll_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i                                                                                                                                                            ; altera_pll                      ; work         ;
;       |Sdram_RD_FIFO:read_fifo1|                                        ; 48.8 (0.0)           ; 65.2 (0.0)                       ; 16.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 126 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1                                                                                                                                                                                                              ; Sdram_RD_FIFO                   ; work         ;
;          |dcfifo:dcfifo_component|                                      ; 48.8 (0.0)           ; 65.2 (0.0)                       ; 16.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 126 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                      ; dcfifo                          ; work         ;
;             |dcfifo_bg02:auto_generated|                                ; 48.8 (10.4)          ; 65.2 (16.4)                      ; 16.4 (6.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (15)             ; 126 (31)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated                                                                                                                                                           ; dcfifo_bg02                     ; work         ;
;                |a_gray2bin_oab:wrptr_g_gray2bin|                        ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_gray2bin_oab:wrptr_g_gray2bin                                                                                                                           ; a_gray2bin_oab                  ; work         ;
;                |a_gray2bin_oab:ws_dgrp_gray2bin|                        ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_gray2bin_oab:ws_dgrp_gray2bin                                                                                                                           ; a_gray2bin_oab                  ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                            ; 8.0 (8.0)            ; 8.9 (8.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p                                                                                                                               ; a_graycounter_jdc               ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                            ; 12.1 (12.1)          ; 12.8 (12.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p                                                                                                                               ; a_graycounter_nv6               ; work         ;
;                |alt_synch_pipe_8pl:rs_dgwp|                             ; 3.5 (0.0)            ; 6.6 (0.0)                        ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_8pl:rs_dgwp                                                                                                                                ; alt_synch_pipe_8pl              ; work         ;
;                   |dffpipe_pe9:dffpipe13|                               ; 3.5 (3.5)            ; 6.6 (6.6)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                          ; dffpipe_pe9                     ; work         ;
;                |alt_synch_pipe_9pl:ws_dgrp|                             ; 1.9 (0.0)            ; 6.8 (0.0)                        ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_9pl:ws_dgrp                                                                                                                                ; alt_synch_pipe_9pl              ; work         ;
;                   |dffpipe_qe9:dffpipe16|                               ; 1.9 (1.9)            ; 6.8 (6.8)                        ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                          ; dffpipe_qe9                     ; work         ;
;                |altsyncram_d3f1:fifo_ram|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram                                                                                                                                  ; altsyncram_d3f1                 ; work         ;
;                |cmpr_906:rdempty_eq_comp|                               ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|cmpr_906:rdempty_eq_comp                                                                                                                                  ; cmpr_906                        ; work         ;
;                |cmpr_906:wrfull_eq_comp|                                ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|cmpr_906:wrfull_eq_comp                                                                                                                                   ; cmpr_906                        ; work         ;
;                |dffpipe_oe9:ws_brp|                                     ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                        ; dffpipe_oe9                     ; work         ;
;                |dffpipe_oe9:ws_bwp|                                     ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                        ; dffpipe_oe9                     ; work         ;
;       |Sdram_RD_FIFO:read_fifo2|                                        ; 47.9 (0.0)           ; 64.6 (0.0)                       ; 16.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 125 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2                                                                                                                                                                                                              ; Sdram_RD_FIFO                   ; work         ;
;          |dcfifo:dcfifo_component|                                      ; 47.9 (0.0)           ; 64.6 (0.0)                       ; 16.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 125 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                      ; dcfifo                          ; work         ;
;             |dcfifo_bg02:auto_generated|                                ; 47.9 (9.1)           ; 64.6 (13.4)                      ; 16.7 (4.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (15)             ; 125 (30)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated                                                                                                                                                           ; dcfifo_bg02                     ; work         ;
;                |a_gray2bin_oab:wrptr_g_gray2bin|                        ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_gray2bin_oab:wrptr_g_gray2bin                                                                                                                           ; a_gray2bin_oab                  ; work         ;
;                |a_gray2bin_oab:ws_dgrp_gray2bin|                        ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_gray2bin_oab:ws_dgrp_gray2bin                                                                                                                           ; a_gray2bin_oab                  ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                            ; 7.7 (7.7)            ; 8.5 (8.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p                                                                                                                               ; a_graycounter_jdc               ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                            ; 13.2 (13.2)          ; 14.5 (14.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p                                                                                                                               ; a_graycounter_nv6               ; work         ;
;                |alt_synch_pipe_8pl:rs_dgwp|                             ; 2.6 (0.0)            ; 7.1 (0.0)                        ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_8pl:rs_dgwp                                                                                                                                ; alt_synch_pipe_8pl              ; work         ;
;                   |dffpipe_pe9:dffpipe13|                               ; 2.6 (2.6)            ; 7.1 (7.1)                        ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                          ; dffpipe_pe9                     ; work         ;
;                |alt_synch_pipe_9pl:ws_dgrp|                             ; 2.5 (0.0)            ; 7.0 (0.0)                        ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_9pl:ws_dgrp                                                                                                                                ; alt_synch_pipe_9pl              ; work         ;
;                   |dffpipe_qe9:dffpipe16|                               ; 2.5 (2.5)            ; 7.0 (7.0)                        ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                          ; dffpipe_qe9                     ; work         ;
;                |altsyncram_d3f1:fifo_ram|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram                                                                                                                                  ; altsyncram_d3f1                 ; work         ;
;                |cmpr_906:rdempty_eq_comp|                               ; 2.0 (2.0)            ; 2.1 (2.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|cmpr_906:rdempty_eq_comp                                                                                                                                  ; cmpr_906                        ; work         ;
;                |cmpr_906:wrfull_eq_comp|                                ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|cmpr_906:wrfull_eq_comp                                                                                                                                   ; cmpr_906                        ; work         ;
;                |dffpipe_oe9:ws_brp|                                     ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                        ; dffpipe_oe9                     ; work         ;
;                |dffpipe_oe9:ws_bwp|                                     ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                        ; dffpipe_oe9                     ; work         ;
;       |Sdram_WR_FIFO:write_fifo1|                                       ; 43.9 (0.0)           ; 62.4 (0.0)                       ; 18.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 128 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1                                                                                                                                                                                                             ; Sdram_WR_FIFO                   ; work         ;
;          |dcfifo:dcfifo_component|                                      ; 43.9 (0.0)           ; 62.4 (0.0)                       ; 18.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 128 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                     ; dcfifo                          ; work         ;
;             |dcfifo_bg02:auto_generated|                                ; 43.9 (8.8)           ; 62.4 (18.2)                      ; 18.5 (9.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (14)             ; 128 (33)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated                                                                                                                                                          ; dcfifo_bg02                     ; work         ;
;                |a_gray2bin_oab:rdptr_g_gray2bin|                        ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_gray2bin_oab:rdptr_g_gray2bin                                                                                                                          ; a_gray2bin_oab                  ; work         ;
;                |a_gray2bin_oab:rs_dgwp_gray2bin|                        ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_gray2bin_oab:rs_dgwp_gray2bin                                                                                                                          ; a_gray2bin_oab                  ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                            ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p                                                                                                                              ; a_graycounter_jdc               ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                            ; 8.8 (8.8)            ; 9.7 (9.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p                                                                                                                              ; a_graycounter_nv6               ; work         ;
;                |alt_synch_pipe_8pl:rs_dgwp|                             ; 3.7 (0.0)            ; 6.3 (0.0)                        ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_8pl:rs_dgwp                                                                                                                               ; alt_synch_pipe_8pl              ; work         ;
;                   |dffpipe_pe9:dffpipe13|                               ; 3.7 (3.7)            ; 6.3 (6.3)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                         ; dffpipe_pe9                     ; work         ;
;                |alt_synch_pipe_9pl:ws_dgrp|                             ; 2.0 (0.0)            ; 7.2 (0.0)                        ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_9pl:ws_dgrp                                                                                                                               ; alt_synch_pipe_9pl              ; work         ;
;                   |dffpipe_qe9:dffpipe16|                               ; 2.0 (2.0)            ; 7.2 (7.2)                        ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                         ; dffpipe_qe9                     ; work         ;
;                |altsyncram_d3f1:fifo_ram|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram                                                                                                                                 ; altsyncram_d3f1                 ; work         ;
;                |cmpr_906:rdempty_eq_comp|                               ; 1.8 (1.8)            ; 1.9 (1.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|cmpr_906:rdempty_eq_comp                                                                                                                                 ; cmpr_906                        ; work         ;
;                |cmpr_906:wrfull_eq_comp|                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|cmpr_906:wrfull_eq_comp                                                                                                                                  ; cmpr_906                        ; work         ;
;                |dffpipe_oe9:rs_brp|                                     ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                       ; dffpipe_oe9                     ; work         ;
;                |dffpipe_oe9:rs_bwp|                                     ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                       ; dffpipe_oe9                     ; work         ;
;       |Sdram_WR_FIFO:write_fifo2|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2                                                                                                                                                                                                             ; Sdram_WR_FIFO                   ; work         ;
;          |dcfifo:dcfifo_component|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                     ; dcfifo                          ; work         ;
;             |dcfifo_bg02:auto_generated|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated                                                                                                                                                          ; dcfifo_bg02                     ; work         ;
;                |altsyncram_d3f1:fifo_ram|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram                                                                                                                                 ; altsyncram_d3f1                 ; work         ;
;       |command:command1|                                                ; 29.0 (29.0)          ; 32.5 (32.5)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|command:command1                                                                                                                                                                                                                      ; command                         ; work         ;
;       |control_interface:control1|                                      ; 41.0 (41.0)          ; 42.9 (42.9)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|control_interface:control1                                                                                                                                                                                                            ; control_interface               ; work         ;
;    |TD_Detect:u2|                                                       ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TD_Detect:u2                                                                                                                                                                                                                                                 ; TD_Detect                       ; work         ;
;    |VGA_Ctrl:u9|                                                        ; 26.5 (26.5)          ; 27.0 (27.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|VGA_Ctrl:u9                                                                                                                                                                                                                                                  ; VGA_Ctrl                        ; work         ;
;    |YCbCr2RGB:u8|                                                       ; 57.3 (56.5)          ; 145.7 (72.2)                     ; 88.3 (15.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (113)           ; 248 (90)                  ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8                                                                                                                                                                                                                                                 ; YCbCr2RGB                       ; work         ;
;       |MAC_3:u0|                                                        ; 0.3 (0.0)            ; 22.3 (0.0)                       ; 22.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0                                                                                                                                                                                                                                        ; MAC_3                           ; MAC_3        ;
;          |MAC_3_0002:mac_3_inst|                                        ; 0.3 (0.0)            ; 22.3 (0.0)                       ; 22.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst                                                                                                                                                                                                                  ; MAC_3_0002                      ; MAC_3        ;
;             |altera_mult_add:altera_mult_add_component|                 ; 0.3 (0.0)            ; 22.3 (0.0)                       ; 22.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component                                                                                                                                                                        ; altera_mult_add                 ; work         ;
;                |altera_mult_add_3rkg:auto_generated|                    ; 0.3 (0.0)            ; 22.3 (0.0)                       ; 22.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated                                                                                                                                    ; altera_mult_add_3rkg            ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|            ; 0.3 (0.0)            ; 22.3 (0.0)                       ; 22.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                           ; altera_mult_add_rtl             ; work         ;
;                      |ama_adder_function:final_adder_block|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block                                                      ; ama_adder_function              ; work         ;
;                      |ama_data_split_reg_ext_function:dataa_split|      ; 0.3 (0.0)            ; 20.8 (0.0)                       ; 20.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split                                               ; ama_data_split_reg_ext_function ; work         ;
;                         |ama_latency_function:data0_pipeline_reg_block| ; 1.5 (1.5)            ; 2.7 (2.7)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_latency_function:data1_pipeline_reg_block| ; -1.5 (-1.5)          ; 3.8 (3.8)                        ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_latency_function:data2_pipeline_reg_block| ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_register_function:data_register_block_0|   ; -0.3 (-0.3)          ; 2.5 (2.5)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0   ; ama_register_function           ; work         ;
;                         |ama_register_function:data_register_block_1|   ; 0.5 (0.5)            ; 3.8 (3.8)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_1   ; ama_register_function           ; work         ;
;                         |ama_register_function:data_register_block_2|   ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_2   ; ama_register_function           ; work         ;
;                      |ama_data_split_reg_ext_function:datab_split|      ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split                                               ; ama_data_split_reg_ext_function ; work         ;
;                         |ama_latency_function:data0_pipeline_reg_block| ; -0.3 (-0.3)          ; 0.2 (0.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_latency_function:data2_pipeline_reg_block| ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_register_function:data_register_block_0|   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_register_function:data_register_block_0   ; ama_register_function           ; work         ;
;                         |ama_register_function:data_register_block_2|   ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_register_function:data_register_block_2   ; ama_register_function           ; work         ;
;                      |ama_multiplier_function:multiplier_block|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                  ; ama_multiplier_function         ; work         ;
;       |MAC_3:u1|                                                        ; 0.0 (0.0)            ; 25.3 (0.0)                       ; 25.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 54 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1                                                                                                                                                                                                                                        ; MAC_3                           ; MAC_3        ;
;          |MAC_3_0002:mac_3_inst|                                        ; 0.0 (0.0)            ; 25.3 (0.0)                       ; 25.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 54 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst                                                                                                                                                                                                                  ; MAC_3_0002                      ; MAC_3        ;
;             |altera_mult_add:altera_mult_add_component|                 ; 0.0 (0.0)            ; 25.3 (0.0)                       ; 25.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 54 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component                                                                                                                                                                        ; altera_mult_add                 ; work         ;
;                |altera_mult_add_3rkg:auto_generated|                    ; 0.0 (0.0)            ; 25.3 (0.0)                       ; 25.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 54 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated                                                                                                                                    ; altera_mult_add_3rkg            ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|            ; 0.0 (0.0)            ; 25.3 (0.0)                       ; 25.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 54 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                           ; altera_mult_add_rtl             ; work         ;
;                      |ama_adder_function:final_adder_block|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block                                                      ; ama_adder_function              ; work         ;
;                      |ama_data_split_reg_ext_function:dataa_split|      ; 0.3 (0.0)            ; 22.3 (0.0)                       ; 22.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split                                               ; ama_data_split_reg_ext_function ; work         ;
;                         |ama_latency_function:data0_pipeline_reg_block| ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_latency_function:data1_pipeline_reg_block| ; 0.0 (0.0)            ; 3.8 (3.8)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_latency_function:data2_pipeline_reg_block| ; 0.3 (0.3)            ; 3.5 (3.5)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_register_function:data_register_block_0|   ; -0.3 (-0.3)          ; 3.8 (3.8)                        ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0   ; ama_register_function           ; work         ;
;                         |ama_register_function:data_register_block_1|   ; 0.3 (0.3)            ; 3.8 (3.8)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_1   ; ama_register_function           ; work         ;
;                         |ama_register_function:data_register_block_2|   ; 0.0 (0.0)            ; 3.5 (3.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_2   ; ama_register_function           ; work         ;
;                      |ama_data_split_reg_ext_function:datab_split|      ; -0.3 (0.0)           ; 3.0 (0.0)                        ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split                                               ; ama_data_split_reg_ext_function ; work         ;
;                         |ama_latency_function:data0_pipeline_reg_block| ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_latency_function:data1_pipeline_reg_block| ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_latency_function:data2_pipeline_reg_block| ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data2_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_register_function:data_register_block_0|   ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_register_function:data_register_block_0   ; ama_register_function           ; work         ;
;                         |ama_register_function:data_register_block_1|   ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_register_function:data_register_block_1   ; ama_register_function           ; work         ;
;                         |ama_register_function:data_register_block_2|   ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_register_function:data_register_block_2   ; ama_register_function           ; work         ;
;                      |ama_multiplier_function:multiplier_block|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                  ; ama_multiplier_function         ; work         ;
;       |MAC_3:u2|                                                        ; 0.6 (0.0)            ; 25.8 (0.0)                       ; 25.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2                                                                                                                                                                                                                                        ; MAC_3                           ; MAC_3        ;
;          |MAC_3_0002:mac_3_inst|                                        ; 0.6 (0.0)            ; 25.8 (0.0)                       ; 25.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst                                                                                                                                                                                                                  ; MAC_3_0002                      ; MAC_3        ;
;             |altera_mult_add:altera_mult_add_component|                 ; 0.6 (0.0)            ; 25.8 (0.0)                       ; 25.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component                                                                                                                                                                        ; altera_mult_add                 ; work         ;
;                |altera_mult_add_3rkg:auto_generated|                    ; 0.6 (0.0)            ; 25.8 (0.0)                       ; 25.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated                                                                                                                                    ; altera_mult_add_3rkg            ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|            ; 0.6 (0.0)            ; 25.8 (0.0)                       ; 25.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                           ; altera_mult_add_rtl             ; work         ;
;                      |ama_adder_function:final_adder_block|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block                                                      ; ama_adder_function              ; work         ;
;                      |ama_data_split_reg_ext_function:dataa_split|      ; 0.6 (0.0)            ; 23.7 (0.0)                       ; 23.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split                                               ; ama_data_split_reg_ext_function ; work         ;
;                         |ama_latency_function:data0_pipeline_reg_block| ; 0.0 (0.0)            ; 3.8 (3.8)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_latency_function:data1_pipeline_reg_block| ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data1_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_latency_function:data2_pipeline_reg_block| ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data2_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_register_function:data_register_block_0|   ; 0.0 (0.0)            ; 3.8 (3.8)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0   ; ama_register_function           ; work         ;
;                         |ama_register_function:data_register_block_1|   ; 0.6 (0.6)            ; 4.0 (4.0)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_1   ; ama_register_function           ; work         ;
;                         |ama_register_function:data_register_block_2|   ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_2   ; ama_register_function           ; work         ;
;                      |ama_data_split_reg_ext_function:datab_split|      ; 0.0 (0.0)            ; 2.2 (0.0)                        ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split                                               ; ama_data_split_reg_ext_function ; work         ;
;                         |ama_latency_function:data0_pipeline_reg_block| ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data0_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_latency_function:data1_pipeline_reg_block| ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_latency_function:data1_pipeline_reg_block ; ama_latency_function            ; work         ;
;                         |ama_register_function:data_register_block_0|   ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_register_function:data_register_block_0   ; ama_register_function           ; work         ;
;                         |ama_register_function:data_register_block_1|   ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_register_function:data_register_block_1   ; ama_register_function           ; work         ;
;                      |ama_multiplier_function:multiplier_block|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                  ; ama_multiplier_function         ; work         ;
;    |YUV422_to_444:u7|                                                   ; 4.0 (4.0)            ; 7.8 (7.8)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YUV422_to_444:u7                                                                                                                                                                                                                                             ; YUV422_to_444                   ; work         ;
;    |img_process_xkw:img_process_xkw_inst|                               ; 472.5 (85.3)         ; 503.3 (100.0)                    ; 30.8 (14.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 815 (158)           ; 136 (24)                  ; 0 (0)         ; 921600            ; 114   ; 2          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst                                                                                                                                                                                                                         ; img_process_xkw                 ; work         ;
;       |RGB2GREY:DUT_GREY|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|RGB2GREY:DUT_GREY                                                                                                                                                                                                       ; RGB2GREY                        ; work         ;
;       |digital_recognition:digital_recognition_xkw|                     ; 148.0 (87.0)         ; 148.0 (87.0)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 250 (128)           ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw                                                                                                                                                                             ; digital_recognition             ; work         ;
;          |lpm_divide:Div0|                                              ; 33.5 (0.0)           ; 33.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div0                                                                                                                                                             ; lpm_divide                      ; work         ;
;             |lpm_divide_ebm:auto_generated|                             ; 33.5 (0.0)           ; 33.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div0|lpm_divide_ebm:auto_generated                                                                                                                               ; lpm_divide_ebm                  ; work         ;
;                |sign_div_unsign_klh:divider|                            ; 33.5 (0.0)           ; 33.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider                                                                                                   ; sign_div_unsign_klh             ; work         ;
;                   |alt_u_div_eve:divider|                               ; 33.5 (13.5)          ; 33.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                             ; alt_u_div_eve                   ; work         ;
;                      |add_sub_shc:add_sub_10|                           ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|add_sub_shc:add_sub_10                                                      ; add_sub_shc                     ; work         ;
;                      |add_sub_shc:add_sub_3|                            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|add_sub_shc:add_sub_3                                                       ; add_sub_shc                     ; work         ;
;                      |add_sub_shc:add_sub_4|                            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|add_sub_shc:add_sub_4                                                       ; add_sub_shc                     ; work         ;
;                      |add_sub_shc:add_sub_5|                            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|add_sub_shc:add_sub_5                                                       ; add_sub_shc                     ; work         ;
;                      |add_sub_shc:add_sub_6|                            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|add_sub_shc:add_sub_6                                                       ; add_sub_shc                     ; work         ;
;                      |add_sub_shc:add_sub_7|                            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|add_sub_shc:add_sub_7                                                       ; add_sub_shc                     ; work         ;
;                      |add_sub_shc:add_sub_8|                            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|add_sub_shc:add_sub_8                                                       ; add_sub_shc                     ; work         ;
;                      |add_sub_shc:add_sub_9|                            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|add_sub_shc:add_sub_9                                                       ; add_sub_shc                     ; work         ;
;          |lpm_divide:Div1|                                              ; 27.5 (0.0)           ; 27.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div1                                                                                                                                                             ; lpm_divide                      ; work         ;
;             |lpm_divide_dbm:auto_generated|                             ; 27.5 (0.0)           ; 27.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div1|lpm_divide_dbm:auto_generated                                                                                                                               ; lpm_divide_dbm                  ; work         ;
;                |sign_div_unsign_jlh:divider|                            ; 27.5 (0.0)           ; 27.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div1|lpm_divide_dbm:auto_generated|sign_div_unsign_jlh:divider                                                                                                   ; sign_div_unsign_jlh             ; work         ;
;                   |alt_u_div_cve:divider|                               ; 27.5 (26.0)          ; 27.5 (26.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (52)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div1|lpm_divide_dbm:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_cve:divider                                                                             ; alt_u_div_cve                   ; work         ;
;                      |add_sub_qhc:add_sub_1|                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|lpm_divide:Div1|lpm_divide_dbm:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_cve:divider|add_sub_qhc:add_sub_1                                                       ; add_sub_qhc                     ; work         ;
;       |edge_detection:edge_detection_inst|                              ; 64.5 (64.5)          ; 70.5 (70.5)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 77 (77)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst                                                                                                                                                                                      ; edge_detection                  ; work         ;
;       |img_src_xkw:dut_img_src|                                         ; 98.5 (0.5)           ; 108.0 (0.5)                      ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 162 (3)             ; 18 (0)                    ; 0 (0)         ; 921600            ; 114   ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src                                                                                                                                                                                                 ; img_src_xkw                     ; work         ;
;          |img_data3:img_data_dut3|                                      ; 32.0 (0.0)           ; 36.3 (0.0)                       ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 6 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3                                                                                                                                                                         ; img_data3                       ; work         ;
;             |altsyncram:altsyncram_component|                           ; 32.0 (0.0)           ; 36.3 (0.0)                       ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 6 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component                                                                                                                                         ; altsyncram                      ; work         ;
;                |altsyncram_jji1:auto_generated|                         ; 32.0 (1.9)           ; 36.3 (1.9)                       ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 6 (6)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated                                                                                                          ; altsyncram_jji1                 ; work         ;
;                   |decode_3na:rden_decode|                              ; 19.7 (19.7)          ; 22.7 (22.7)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode                                                                                   ; decode_3na                      ; work         ;
;                   |mux_chb:mux2|                                        ; 10.3 (10.3)          ; 11.7 (11.7)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|mux_chb:mux2                                                                                             ; mux_chb                         ; work         ;
;          |img_data5:img_data_dut5|                                      ; 35.8 (0.0)           ; 37.8 (0.0)                       ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 6 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5                                                                                                                                                                         ; img_data5                       ; work         ;
;             |altsyncram:altsyncram_component|                           ; 35.8 (0.0)           ; 37.8 (0.0)                       ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 6 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component                                                                                                                                         ; altsyncram                      ; work         ;
;                |altsyncram_lji1:auto_generated|                         ; 35.8 (1.8)           ; 37.8 (2.1)                       ; 1.9 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 6 (6)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated                                                                                                          ; altsyncram_lji1                 ; work         ;
;                   |decode_3na:rden_decode|                              ; 25.0 (25.0)          ; 26.0 (26.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode                                                                                   ; decode_3na                      ; work         ;
;                   |mux_chb:mux2|                                        ; 9.0 (9.0)            ; 9.7 (9.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|mux_chb:mux2                                                                                             ; mux_chb                         ; work         ;
;          |img_data9:img_data_dut9|                                      ; 29.7 (0.0)           ; 33.5 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 6 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9                                                                                                                                                                         ; img_data9                       ; work         ;
;             |altsyncram:altsyncram_component|                           ; 29.7 (0.0)           ; 33.5 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 6 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component                                                                                                                                         ; altsyncram                      ; work         ;
;                |altsyncram_pji1:auto_generated|                         ; 29.7 (2.0)           ; 33.5 (2.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 6 (6)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated                                                                                                          ; altsyncram_pji1                 ; work         ;
;                   |decode_3na:rden_decode|                              ; 19.0 (19.0)          ; 21.8 (21.8)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode                                                                                   ; decode_3na                      ; work         ;
;                   |mux_chb:mux2|                                        ; 8.7 (8.7)            ; 9.7 (9.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|mux_chb:mux2                                                                                             ; mux_chb                         ; work         ;
;       |rectangle:rectangle_inst|                                        ; 75.0 (75.0)          ; 76.8 (76.8)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 127 (127)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|img_process_xkw:img_process_xkw_inst|rectangle:rectangle_inst                                                                                                                                                                                                ; rectangle                       ; work         ;
+-------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; ADC_CONVST    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DIN       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DOUT      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SCLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCDAT    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK2_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FAN_CTRL      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SCLK ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IRDA_RXD      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IRDA_TXD      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_RESET_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[0]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[1]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[2]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[3]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[4]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[5]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[6]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[7]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[8]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[9]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[10]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[11]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[12]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[13]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[14]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[15]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[16]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[17]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[18]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[19]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[20]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[21]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[22]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[23]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[24]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[25]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[26]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[27]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[28]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[29]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[30]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[31]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[32]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[33]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[34]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[35]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[0]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[1]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[2]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[3]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[4]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[5]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[6]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[7]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[8]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[9]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[10]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[11]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[12]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[13]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[14]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[15]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[16]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[17]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[18]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[19]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[20]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[21]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[22]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[23]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[24]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[25]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[26]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[27]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[28]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[29]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[30]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[31]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[32]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[33]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[34]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[35]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SDAT ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_CLK27      ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_HS         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_VS         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[1]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[3]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[4]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[5]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[6]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[7]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ADC_DOUT                                                                                                                                                                                         ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                                       ;                   ;         ;
; CLOCK2_50                                                                                                                                                                                        ;                   ;         ;
; CLOCK3_50                                                                                                                                                                                        ;                   ;         ;
; CLOCK4_50                                                                                                                                                                                        ;                   ;         ;
; IRDA_RXD                                                                                                                                                                                         ;                   ;         ;
; KEY[1]                                                                                                                                                                                           ;                   ;         ;
; KEY[2]                                                                                                                                                                                           ;                   ;         ;
; KEY[3]                                                                                                                                                                                           ;                   ;         ;
; SW[4]                                                                                                                                                                                            ;                   ;         ;
; SW[5]                                                                                                                                                                                            ;                   ;         ;
; GPIO_0[0]                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[1]                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[2]                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[3]                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[4]                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[5]                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[6]                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[7]                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[8]                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[9]                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[10]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[11]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[12]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[13]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[14]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[15]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[16]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[17]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[18]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[19]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[20]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[21]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[22]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[23]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[24]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[25]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[26]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[27]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[28]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[29]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[30]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[31]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[32]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[33]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[34]                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[35]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[0]                                                                                                                                                                                        ;                   ;         ;
; GPIO_1[1]                                                                                                                                                                                        ;                   ;         ;
; GPIO_1[2]                                                                                                                                                                                        ;                   ;         ;
; GPIO_1[3]                                                                                                                                                                                        ;                   ;         ;
; GPIO_1[4]                                                                                                                                                                                        ;                   ;         ;
; GPIO_1[5]                                                                                                                                                                                        ;                   ;         ;
; GPIO_1[6]                                                                                                                                                                                        ;                   ;         ;
; GPIO_1[7]                                                                                                                                                                                        ;                   ;         ;
; GPIO_1[8]                                                                                                                                                                                        ;                   ;         ;
; GPIO_1[9]                                                                                                                                                                                        ;                   ;         ;
; GPIO_1[10]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[11]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[12]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[13]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[14]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[15]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[16]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[17]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[18]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[19]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[20]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[21]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[22]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[23]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[24]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[25]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[26]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[27]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[28]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[29]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[30]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[31]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[32]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[33]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[34]                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[35]                                                                                                                                                                                       ;                   ;         ;
; PS2_CLK                                                                                                                                                                                          ;                   ;         ;
; PS2_CLK2                                                                                                                                                                                         ;                   ;         ;
; PS2_DAT                                                                                                                                                                                          ;                   ;         ;
; PS2_DAT2                                                                                                                                                                                         ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                                      ;                   ;         ;
; AUD_BCLK                                                                                                                                                                                         ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[0]~feeder                                                                                                                                                 ; 1                 ; 0       ;
; DRAM_DQ[1]                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[1]~feeder                                                                                                                                                 ; 1                 ; 0       ;
; DRAM_DQ[2]                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[2]~feeder                                                                                                                                                 ; 1                 ; 0       ;
; DRAM_DQ[3]                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[3]~feeder                                                                                                                                                 ; 1                 ; 0       ;
; DRAM_DQ[4]                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[4]                                                                                                                                                        ; 1                 ; 0       ;
; DRAM_DQ[5]                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[5]                                                                                                                                                        ; 1                 ; 0       ;
; DRAM_DQ[6]                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[6]~feeder                                                                                                                                                 ; 1                 ; 0       ;
; DRAM_DQ[7]                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[7]~feeder                                                                                                                                                 ; 1                 ; 0       ;
; DRAM_DQ[8]                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[8]                                                                                                                                                        ; 1                 ; 0       ;
; DRAM_DQ[9]                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[9]                                                                                                                                                        ; 0                 ; 0       ;
; DRAM_DQ[10]                                                                                                                                                                                      ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[10]~feeder                                                                                                                                                ; 1                 ; 0       ;
; DRAM_DQ[11]                                                                                                                                                                                      ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[11]                                                                                                                                                       ; 0                 ; 0       ;
; DRAM_DQ[12]                                                                                                                                                                                      ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[12]~feeder                                                                                                                                                ; 0                 ; 0       ;
; DRAM_DQ[13]                                                                                                                                                                                      ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[13]~feeder                                                                                                                                                ; 0                 ; 0       ;
; DRAM_DQ[14]                                                                                                                                                                                      ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[14]~feeder                                                                                                                                                ; 1                 ; 0       ;
; DRAM_DQ[15]                                                                                                                                                                                      ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[15]~feeder                                                                                                                                                ; 1                 ; 0       ;
; FPGA_I2C_SDAT                                                                                                                                                                                    ;                   ;         ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK1~1                                                                                                                                                 ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK2~0                                                                                                                                                 ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK3~1                                                                                                                                                 ; 0                 ; 0       ;
; SW[2]                                                                                                                                                                                            ;                   ;         ;
;      - img_process_xkw:img_process_xkw_inst|Mux23~0                                                                                                                                              ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux7~0                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux23~1                                                                                                                                              ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux7~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux7~3                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux6~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux5~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux4~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux3~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux2~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux1~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux0~1                                                                                                                                               ; 0                 ; 0       ;
; SW[3]                                                                                                                                                                                            ;                   ;         ;
;      - img_process_xkw:img_process_xkw_inst|Mux23~0                                                                                                                                              ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux7~0                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux23~1                                                                                                                                              ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux7~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux7~3                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux6~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux5~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux4~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux3~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux2~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux1~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux0~1                                                                                                                                               ; 0                 ; 0       ;
; SW[0]                                                                                                                                                                                            ;                   ;         ;
;      - img_process_xkw:img_process_xkw_inst|Mux7~0                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux23~1                                                                                                                                              ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux7~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux7~3                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux6~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux5~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux4~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux3~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux2~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux1~1                                                                                                                                               ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux0~1                                                                                                                                               ; 0                 ; 0       ;
; SW[1]                                                                                                                                                                                            ;                   ;         ;
;      - img_process_xkw:img_process_xkw_inst|Mux7~0                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux23~1                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux7~1                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux7~3                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux6~1                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux5~1                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux4~1                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux3~1                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux2~1                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux1~1                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux0~1                                                                                                                                               ; 1                 ; 0       ;
; SW[6]                                                                                                                                                                                            ;                   ;         ;
;      - img_process_xkw:img_process_xkw_inst|Mux7~2                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux6~0                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux5~0                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux4~0                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux3~0                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux2~0                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux1~0                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux0~0                                                                                                                                               ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux17~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux16~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux15~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux14~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux13~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux12~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux11~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux10~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux27~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux26~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux25~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux24~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux23~2                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux22~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux21~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|Mux20~0                                                                                                                                              ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[0]~7                                                                                                                                           ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[1]~8                                                                                                                                           ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[2]~9                                                                                                                                           ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[3]~10                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[4]~11                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[5]~12                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[6]~13                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[7]~14                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[8]~15                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[9]~16                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mGreen[0]~0                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mGreen[1]~1                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mGreen[2]~2                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mGreen[3]~3                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mGreen[4]~4                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mGreen[5]~5                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mGreen[6]~6                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mGreen[7]~7                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mGreen[8]~8                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mGreen[9]~9                                                                                                                                          ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mRed[0]~0                                                                                                                                            ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mRed[1]~1                                                                                                                                            ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mRed[2]~2                                                                                                                                            ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mRed[3]~3                                                                                                                                            ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mRed[4]~4                                                                                                                                            ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mRed[5]~5                                                                                                                                            ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mRed[6]~6                                                                                                                                            ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mRed[7]~7                                                                                                                                            ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mRed[8]~8                                                                                                                                            ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mRed[9]~9                                                                                                                                            ; 1                 ; 0       ;
; SW[8]                                                                                                                                                                                            ;                   ;         ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[2]~0                                                                                                                                           ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[2]~3                                                                                                                                           ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[2]~6                                                                                                                                           ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|WideOr1~0                                                                                                                    ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode633w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode644w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode654w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode664w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode684w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode674w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|WideOr0~0                                                                                                                    ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode633w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode644w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode654w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode664w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode684w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode674w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|Decoder1~0                                                                                                                   ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode633w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode644w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode654w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode664w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode684w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode674w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode311w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode301w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode321w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode498w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode488w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode508w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode311w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode301w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode321w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode498w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode488w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode508w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode311w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode331w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode301w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode321w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode405w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode395w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode415w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode498w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode518w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode488w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode508w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode591w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode581w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode601w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode271w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode254w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode281w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode458w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode447w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode468w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode271w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode254w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode281w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode458w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode447w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode468w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode271w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode291w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode254w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode281w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode365w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode354w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode375w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode458w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode478w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode447w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode468w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode551w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode540w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode561w[3] ; 1                 ; 0       ;
; SW[7]                                                                                                                                                                                            ;                   ;         ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[2]~0                                                                                                                                           ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[2]~3                                                                                                                                           ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|WideOr1~0                                                                                                                    ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode633w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode644w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode654w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode664w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode684w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode674w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|WideOr0~0                                                                                                                    ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode633w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode644w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode654w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode664w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode684w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode674w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode311w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode301w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode321w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode498w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode488w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode508w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode311w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode301w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode321w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode498w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode488w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode508w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode271w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode254w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode281w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode458w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode447w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode468w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode271w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode254w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode281w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode458w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode447w[3] ; 0                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode468w[3] ; 0                 ; 0       ;
; SW[9]                                                                                                                                                                                            ;                   ;         ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[2]~0                                                                                                                                           ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[2]~3                                                                                                                                           ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|mBlue[2]~6                                                                                                                                           ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|WideOr1~0                                                                                                                    ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode633w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode644w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode654w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode664w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode684w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode674w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|WideOr0~0                                                                                                                    ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode633w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode644w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode654w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode664w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode684w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode674w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|Decoder1~0                                                                                                                   ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode633w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode644w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode654w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode664w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode684w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode674w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode311w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode301w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode321w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode498w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode488w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode508w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode311w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode301w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode321w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode498w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode488w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode508w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode311w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode331w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode301w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode321w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode405w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode395w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode415w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode498w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode518w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode488w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode508w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode591w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode581w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode601w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode271w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode254w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode281w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode458w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode447w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode468w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode271w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode254w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode281w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode458w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode447w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode468w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode271w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode291w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode254w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode281w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode365w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode354w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode375w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode458w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode478w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode447w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode468w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode551w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode540w[3] ; 1                 ; 0       ;
;      - img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode561w[3] ; 1                 ; 0       ;
; TD_CLK27                                                                                                                                                                                         ;                   ;         ;
;      - VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                       ; 1                 ; 0       ;
; KEY[0]                                                                                                                                                                                           ;                   ;         ;
;      - I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                            ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[4]                                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[5]                                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[6]                                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[13]                                                                                                                                                         ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[7]                                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[8]                                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[9]                                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[10]                                                                                                                                                         ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[11]                                                                                                                                                         ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[12]                                                                                                                                                         ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[14]                                                                                                                                                         ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[15]                                                                                                                                                         ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[2]                                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[0]                                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[1]                                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[3]                                                                                                                                                          ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[2]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[1]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[3]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[4]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[5]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[6]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[7]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[0]                                                                                                                                                               ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SCLK                                                                                                                                                   ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[5]                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[3]                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[1]                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_GO                                                                                                                                                                  ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mSetup_ST.0001                                                                                                                                                           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mSetup_ST.0010                                                                                                                                                           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|END                                                                                                                                                    ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|LUT_INDEX[5]                                                                                                                                                             ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|LUT_INDEX[4]                                                                                                                                                             ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|LUT_INDEX[3]                                                                                                                                                             ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|LUT_INDEX[2]                                                                                                                                                             ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|LUT_INDEX[1]                                                                                                                                                             ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|LUT_INDEX[0]                                                                                                                                                             ; 0                 ; 0       ;
;      - TD_Detect:u2|PAL                                                                                                                                                                          ; 0                 ; 0       ;
;      - TD_Detect:u2|NTSC                                                                                                                                                                         ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SDO                                                                                                                                                    ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mSetup_ST.0000                                                                                                                                                           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK1                                                                                                                                                   ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK2                                                                                                                                                   ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK3                                                                                                                                                   ; 0                 ; 0       ;
;      - TD_Detect:u2|Pre_VS                                                                                                                                                                       ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD[22]~1                                                                                                                                               ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_DATA[22]~0                                                                                                                                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[3]~DUPLICATE                                                                                                                                                ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[4]~DUPLICATE                                                                                                                                ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[2]~DUPLICATE                                                                                                                                ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SDO~DUPLICATE                                                                                                                                          ; 0                 ; 0       ;
; CLOCK_50                                                                                                                                                                                         ;                   ;         ;
;      - I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                            ; 0                 ; 0       ;
; TD_HS                                                                                                                                                                                            ;                   ;         ;
;      - TD_HS~inputCLKENA0                                                                                                                                                                        ; 1                 ; 0       ;
; TD_VS                                                                                                                                                                                            ;                   ;         ;
;      - TD_Detect:u2|Stable_Cont[2]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[1]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[3]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[4]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[5]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[6]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[7]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[0]                                                                                                                                                               ; 0                 ; 0       ;
;      - TD_Detect:u2|Pre_VS                                                                                                                                                                       ; 0                 ; 0       ;
;      - TD_Detect:u2|Equal0~0                                                                                                                                                                     ; 0                 ; 0       ;
; TD_DATA[0]                                                                                                                                                                                       ;                   ;         ;
;      - ITU_656_Decoder:u4|Window[0]                                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[0]~feeder                                                                                                                                                           ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[8]~feeder                                                                                                                                                        ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[0]~feeder                                                                                                                                                           ; 1                 ; 0       ;
; TD_DATA[1]                                                                                                                                                                                       ;                   ;         ;
;      - ITU_656_Decoder:u4|Cr[1]                                                                                                                                                                  ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[1]                                                                                                                                                                  ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[1]                                                                                                                                                              ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[9]~feeder                                                                                                                                                        ; 0                 ; 0       ;
; TD_DATA[2]                                                                                                                                                                                       ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[10]                                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[2]                                                                                                                                                                  ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[2]                                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[2]~feeder                                                                                                                                                           ; 1                 ; 0       ;
; TD_DATA[3]                                                                                                                                                                                       ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[11]                                                                                                                                                              ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[3]                                                                                                                                                                  ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[3]                                                                                                                                                              ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[3]~feeder                                                                                                                                                           ; 0                 ; 0       ;
; TD_DATA[4]                                                                                                                                                                                       ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[12]                                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[4]                                                                                                                                                                  ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[4]                                                                                                                                                                  ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[4]                                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Active_Video~0                                                                                                                                                         ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|SAV                                                                                                                                                                    ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[8]~0                                                                                                                                                              ; 1                 ; 0       ;
; TD_DATA[5]                                                                                                                                                                                       ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[13]                                                                                                                                                              ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[5]                                                                                                                                                                  ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[5]                                                                                                                                                              ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|FVAL~0                                                                                                                                                                 ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[5]~feeder                                                                                                                                                           ; 0                 ; 0       ;
; TD_DATA[6]                                                                                                                                                                                       ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[14]                                                                                                                                                              ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[6]                                                                                                                                                                  ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[6]                                                                                                                                                                  ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[6]                                                                                                                                                              ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Field                                                                                                                                                                  ; 0                 ; 0       ;
; TD_DATA[7]                                                                                                                                                                                       ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[15]                                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[7]                                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[7]~feeder                                                                                                                                                           ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[7]~feeder                                                                                                                                                           ; 1                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                      ; Location                   ; Fan-Out ; Usage                                                             ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; AUDIO_DAC:u12|LessThan1~0                                                                                                                                                                 ; MLABCELL_X21_Y11_N54       ; 9       ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                  ; PIN_AF14                   ; 2       ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                  ; PIN_AF14                   ; 44      ; Clock                                                             ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[22]~1                                                                                                                                               ; LABCELL_X29_Y3_N42         ; 18      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LUT_INDEX[5]                                                                                                                                                             ; FF_X30_Y3_N44              ; 19      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LUT_INDEX[5]~5                                                                                                                                                           ; MLABCELL_X34_Y3_N36        ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LessThan0~4                                                                                                                                                              ; LABCELL_X31_Y4_N57         ; 17      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LessThan1~0                                                                                                                                                              ; LABCELL_X30_Y3_N12         ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                            ; FF_X31_Y3_N17              ; 63      ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|mI2C_DATA[22]~0                                                                                                                                                          ; LABCELL_X30_Y3_N54         ; 18      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Cont[0]                                                                                                                                                                ; FF_X13_Y13_N2              ; 20      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Cont[8]~0                                                                                                                                                              ; MLABCELL_X15_Y13_N42       ; 18      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Decoder0~0                                                                                                                                                             ; LABCELL_X11_Y13_N36        ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Equal0~4                                                                                                                                                               ; MLABCELL_X15_Y13_N33       ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Equal1~3                                                                                                                                                               ; LABCELL_X11_Y13_N15        ; 9       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|SAV                                                                                                                                                                    ; MLABCELL_X15_Y13_N54       ; 18      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                    ; PIN_AA14                   ; 56      ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_b6h:cntr3|counter_reg_bit0~0                                                                    ; LABCELL_X43_Y7_N51         ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|cout_actual                                                                           ; LABCELL_X48_Y3_N42         ; 10      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|dffe4                                                                                                ; FF_X48_Y3_N55              ; 2       ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_b6h:cntr3|counter_reg_bit0~0                                                                    ; LABCELL_X43_Y5_N27         ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|cout_actual                                                                           ; LABCELL_X50_Y2_N42         ; 13      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|dffe4                                                                                                ; FF_X48_Y3_N40              ; 2       ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u3|Equal0~4                                                                                                                                                                   ; MLABCELL_X21_Y9_N54        ; 25      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u3|oRST_0                                                                                                                                                                     ; FF_X13_Y9_N2               ; 670     ; Async. clear, Clock enable, Latch enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u3|oRST_1                                                                                                                                                                     ; FF_X21_Y11_N53             ; 99      ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u3|oRST_2                                                                                                                                                                     ; FF_X21_Y10_N29             ; 340     ; Async. clear, Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|CMD[1]~0                                                                                                                                                           ; LABCELL_X10_Y8_N54         ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Equal0~0                                                                                                                                                           ; MLABCELL_X15_Y8_N57        ; 15      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|ST[2]~0                                                                                                                                                            ; MLABCELL_X15_Y8_N42        ; 17      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|ST[2]~2                                                                                                                                                            ; LABCELL_X10_Y8_N24         ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                          ; PLLOUTPUTCOUNTER_X0_Y60_N1 ; 477     ; Clock                                                             ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2]                                                                          ; PLLOUTPUTCOUNTER_X0_Y61_N1 ; 17      ; Clock                                                             ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_rdreq~0                                                                          ; LABCELL_X16_Y8_N6          ; 18      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_wrreq~0                                                                          ; LABCELL_X13_Y7_N54         ; 20      ; Clock enable, Write enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_rdreq~0                                                                          ; LABCELL_X16_Y6_N36         ; 18      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_wrreq~0                                                                          ; MLABCELL_X15_Y6_N9         ; 19      ; Clock enable, Write enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_rdreq~0                                                                         ; LABCELL_X17_Y8_N57         ; 23      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_wrreq~0                                                                         ; MLABCELL_X15_Y9_N33        ; 20      ; Clock enable, Write enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|OE                                                                                                                                                ; FF_X19_Y8_N25              ; 16      ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                                                           ; FF_X17_Y9_N47              ; 22      ; Sync. clear, Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|SA[9]~1                                                                                                                                           ; LABCELL_X18_Y7_N51         ; 10      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                                                      ; FF_X12_Y11_N53             ; 18      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|rp_shift[1]~0                                                                                                                                     ; LABCELL_X19_Y8_N15         ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|control_interface:control1|INIT_REQ                                                                                                                                ; FF_X12_Y11_N44             ; 44      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan0~3                                                                                                                             ; LABCELL_X12_Y11_N45        ; 19      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|mLENGTH[7]~3                                                                                                                                                       ; LABCELL_X9_Y8_N15          ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|mRD~1                                                                                                                                                              ; LABCELL_X9_Y8_N0           ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD1_ADDR[9]~17                                                                                                                                                    ; LABCELL_X9_Y9_N54          ; 10      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD1_ADDR[9]~18                                                                                                                                                    ; LABCELL_X10_Y9_N21         ; 15      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD2_ADDR[17]~27                                                                                                                                                   ; LABCELL_X11_Y9_N9          ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rWR1_ADDR[17]~5                                                                                                                                                    ; LABCELL_X13_Y8_N54         ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rWR1_ADDR[17]~6                                                                                                                                                    ; LABCELL_X13_Y8_N51         ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; TD_CLK27                                                                                                                                                                                  ; PIN_H15                    ; 847     ; Clock                                                             ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; TD_CLK27                                                                                                                                                                                  ; PIN_H15                    ; 3       ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; TD_Detect:u2|Equal0~0                                                                                                                                                                     ; LABCELL_X22_Y9_N57         ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; TD_Detect:u2|oTD_Stable                                                                                                                                                                   ; LABCELL_X13_Y9_N54         ; 27      ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; TD_HS                                                                                                                                                                                     ; PIN_A5                     ; 11      ; Clock                                                             ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; TD_VS                                                                                                                                                                                     ; PIN_A3                     ; 10      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|LessThan2~0                                                                                                                                                                   ; LABCELL_X40_Y6_N54         ; 26      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|LessThan3~1                                                                                                                                                                   ; LABCELL_X40_Y10_N51        ; 24      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|oCurrent_X[0]~0                                                                                                                                                               ; LABCELL_X40_Y6_N51         ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|oRequest                                                                                                                                                                      ; LABCELL_X43_Y5_N0          ; 29      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                       ; FF_X40_Y10_N41             ; 18      ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; YCbCr2RGB:u8|oBlue[5]~1                                                                                                                                                                   ; LABCELL_X45_Y8_N51         ; 10      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; YCbCr2RGB:u8|oGreen[0]~1                                                                                                                                                                  ; LABCELL_X31_Y13_N57        ; 10      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; YCbCr2RGB:u8|oRed[5]~1                                                                                                                                                                    ; LABCELL_X53_Y11_N57        ; 10      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|Equal0~0                                                                                                                                             ; LABCELL_X35_Y9_N24         ; 18      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|col[0]~1                                                                                                                                             ; LABCELL_X36_Y9_N6          ; 12      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|col[0]~4                                                                                                                                             ; LABCELL_X37_Y9_N0          ; 12      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|col1[0]~0                                                                                                ; LABCELL_X31_Y9_N33         ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|digital_recognition:digital_recognition_xkw|row1[0]~2                                                                                                ; LABCELL_X31_Y7_N54         ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|LessThan0~1                                                                                                       ; LABCELL_X36_Y8_N48         ; 14      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|LessThan3~1                                                                                                       ; MLABCELL_X25_Y8_N42        ; 13      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|oCol[0]~3                                                                                                         ; MLABCELL_X28_Y8_N33        ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|oCol[10]~1                                                                                                        ; LABCELL_X30_Y8_N51         ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|oRow[19]~3                                                                                                        ; LABCELL_X31_Y8_N48         ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|oRow[9]~1                                                                                                         ; LABCELL_X29_Y8_N51         ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|ofinish[0]                                                                                                        ; FF_X27_Y8_N29              ; 27      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|ofinish[1]~2                                                                                                      ; LABCELL_X27_Y8_N36         ; 13      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|sum[7]~6                                                                                                          ; LABCELL_X27_Y8_N30         ; 10      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|Decoder1~0                                                                                                                   ; MLABCELL_X34_Y10_N39       ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|WideOr0~0                                                                                                                    ; MLABCELL_X34_Y10_N54       ; 26      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|WideOr1~0                                                                                                                    ; LABCELL_X29_Y12_N27        ; 26      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode254w[3] ; LABCELL_X36_Y12_N48        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode271w[3] ; LABCELL_X36_Y12_N51        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode281w[3] ; LABCELL_X29_Y12_N12        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode291w[3] ; LABCELL_X30_Y10_N18        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode301w[3] ; LABCELL_X36_Y12_N12        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode311w[3] ; LABCELL_X36_Y12_N15        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode321w[3] ; LABCELL_X29_Y12_N15        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode331w[3] ; LABCELL_X33_Y12_N54        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode354w[3] ; LABCELL_X35_Y11_N36        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode365w[3] ; LABCELL_X31_Y12_N12        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode375w[3] ; LABCELL_X29_Y12_N24        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode385w[3] ; LABCELL_X29_Y10_N54        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode395w[3] ; LABCELL_X31_Y12_N45        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode405w[3] ; LABCELL_X35_Y11_N6         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode415w[3] ; LABCELL_X36_Y10_N6         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode425w[3] ; LABCELL_X33_Y12_N27        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode447w[3] ; MLABCELL_X34_Y11_N54       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode458w[3] ; MLABCELL_X34_Y11_N57       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode468w[3] ; LABCELL_X29_Y12_N6         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode478w[3] ; LABCELL_X30_Y10_N9         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode488w[3] ; LABCELL_X29_Y12_N9         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode498w[3] ; MLABCELL_X34_Y11_N15       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode508w[3] ; MLABCELL_X34_Y11_N12       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode518w[3] ; LABCELL_X33_Y12_N24        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode540w[3] ; LABCELL_X35_Y11_N45        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode551w[3] ; LABCELL_X35_Y11_N9         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode561w[3] ; LABCELL_X36_Y10_N39        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode571w[3] ; LABCELL_X35_Y11_N48        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode581w[3] ; LABCELL_X29_Y10_N12        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode591w[3] ; LABCELL_X35_Y11_N51        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode601w[3] ; LABCELL_X33_Y10_N48        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode611w[3] ; LABCELL_X33_Y12_N42        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode633w[3] ; MLABCELL_X34_Y11_N48       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode644w[3] ; MLABCELL_X34_Y11_N51       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode654w[3] ; MLABCELL_X34_Y11_N21       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode664w[3] ; LABCELL_X29_Y12_N39        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode674w[3] ; LABCELL_X29_Y12_N36        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|decode_3na:rden_decode|w_anode684w[3] ; MLABCELL_X34_Y11_N18       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode254w[3] ; LABCELL_X36_Y10_N24        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode271w[3] ; LABCELL_X36_Y12_N57        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode281w[3] ; LABCELL_X36_Y12_N54        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode291w[3] ; LABCELL_X35_Y11_N54        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode301w[3] ; LABCELL_X36_Y12_N42        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode311w[3] ; LABCELL_X36_Y12_N45        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode321w[3] ; LABCELL_X36_Y10_N27        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode331w[3] ; LABCELL_X35_Y11_N57        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode354w[3] ; LABCELL_X36_Y12_N39        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode365w[3] ; LABCELL_X36_Y12_N0         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode375w[3] ; LABCELL_X36_Y10_N42        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode385w[3] ; LABCELL_X33_Y12_N18        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode395w[3] ; LABCELL_X36_Y10_N54        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode405w[3] ; LABCELL_X36_Y12_N36        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode415w[3] ; LABCELL_X36_Y10_N0         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode425w[3] ; LABCELL_X33_Y12_N21        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode447w[3] ; LABCELL_X36_Y10_N30        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode458w[3] ; LABCELL_X36_Y12_N3         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode468w[3] ; LABCELL_X36_Y10_N45        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode478w[3] ; LABCELL_X29_Y12_N48        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode488w[3] ; LABCELL_X36_Y10_N57        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode498w[3] ; LABCELL_X36_Y10_N33        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode508w[3] ; LABCELL_X36_Y10_N3         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode518w[3] ; LABCELL_X29_Y12_N51        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode540w[3] ; LABCELL_X36_Y10_N15        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode551w[3] ; LABCELL_X36_Y12_N21        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode561w[3] ; LABCELL_X36_Y10_N21        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode571w[3] ; LABCELL_X33_Y12_N36        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode581w[3] ; LABCELL_X36_Y10_N12        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode591w[3] ; LABCELL_X36_Y12_N9         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode601w[3] ; LABCELL_X36_Y10_N18        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode611w[3] ; LABCELL_X33_Y12_N39        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode633w[3] ; LABCELL_X36_Y10_N48        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode644w[3] ; LABCELL_X36_Y12_N27        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode654w[3] ; LABCELL_X36_Y10_N51        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode664w[3] ; LABCELL_X36_Y12_N30        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode674w[3] ; LABCELL_X36_Y12_N33        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|decode_3na:rden_decode|w_anode684w[3] ; LABCELL_X36_Y12_N24        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode254w[3] ; MLABCELL_X34_Y11_N30       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode271w[3] ; MLABCELL_X34_Y11_N36       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode281w[3] ; LABCELL_X29_Y12_N42        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode291w[3] ; LABCELL_X33_Y12_N15        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode301w[3] ; LABCELL_X29_Y12_N0         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode311w[3] ; MLABCELL_X34_Y11_N45       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode321w[3] ; LABCELL_X29_Y12_N3         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode331w[3] ; LABCELL_X33_Y12_N12        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode354w[3] ; LABCELL_X31_Y12_N48        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode365w[3] ; LABCELL_X31_Y12_N6         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode375w[3] ; LABCELL_X36_Y10_N36        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode385w[3] ; LABCELL_X33_Y12_N30        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode395w[3] ; LABCELL_X31_Y12_N42        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode405w[3] ; LABCELL_X35_Y11_N21        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode415w[3] ; LABCELL_X36_Y10_N9         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode425w[3] ; LABCELL_X35_Y11_N18        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode447w[3] ; MLABCELL_X34_Y11_N33       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode458w[3] ; MLABCELL_X34_Y11_N39       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode468w[3] ; LABCELL_X29_Y12_N45        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode478w[3] ; LABCELL_X33_Y12_N9         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode488w[3] ; MLABCELL_X34_Y11_N27       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode498w[3] ; MLABCELL_X34_Y11_N42       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode508w[3] ; MLABCELL_X34_Y11_N24       ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode518w[3] ; LABCELL_X33_Y12_N6         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode540w[3] ; LABCELL_X31_Y12_N33        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode551w[3] ; LABCELL_X31_Y12_N54        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode561w[3] ; LABCELL_X29_Y12_N30        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode571w[3] ; LABCELL_X33_Y12_N3         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode581w[3] ; LABCELL_X31_Y12_N24        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode591w[3] ; LABCELL_X35_Y11_N15        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode601w[3] ; LABCELL_X29_Y12_N33        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode611w[3] ; LABCELL_X33_Y12_N0         ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode633w[3] ; MLABCELL_X34_Y11_N0        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode644w[3] ; MLABCELL_X34_Y11_N3        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode654w[3] ; LABCELL_X29_Y12_N54        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode664w[3] ; LABCELL_X29_Y12_N57        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode674w[3] ; MLABCELL_X34_Y11_N9        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|decode_3na:rden_decode|w_anode684w[3] ; MLABCELL_X34_Y11_N6        ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|row[0]~1                                                                                                                                             ; LABCELL_X36_Y9_N0          ; 10      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; img_process_xkw:img_process_xkw_inst|row[0]~4                                                                                                                                             ; LABCELL_X36_Y9_N27         ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                               ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                           ; PIN_AF14                   ; 44      ; Global Clock         ; GCLK5            ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y56_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y60_N1 ; 477     ; Global Clock         ; GCLK14           ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]   ; PLLOUTPUTCOUNTER_X0_Y63_N1 ; 1       ; Global Clock         ; GCLK1            ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2]   ; PLLOUTPUTCOUNTER_X0_Y61_N1 ; 17      ; Global Clock         ; GCLK13           ; --                        ;
; TD_CLK27                                                                                                           ; PIN_H15                    ; 847     ; Global Clock         ; GCLK15           ; --                        ;
; TD_HS                                                                                                              ; PIN_A5                     ; 11      ; Global Clock         ; GCLK12           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------------------+---------+
; Name                  ; Fan-Out ;
+-----------------------+---------+
; Reset_Delay:u3|oRST_0 ; 670     ;
+-----------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+----------------------------------+
; Name                                                                                                                                                           ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                    ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+----------------------------------+
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|altsyncram_ffj1:altsyncram2|ALTSYNCRAM                                    ; M10K block ; Simple Dual Port ; Single Clock ; 638          ; 16           ; 638          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 10208  ; 638                         ; 16                          ; 638                         ; 16                          ; 10208               ; 2           ; 0     ; None                   ; M10K_X49_Y4_N0, M10K_X49_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide            ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|altsyncram_ffj1:altsyncram2|ALTSYNCRAM                                    ; M10K block ; Simple Dual Port ; Single Clock ; 638          ; 16           ; 638          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 10208  ; 638                         ; 16                          ; 638                         ; 16                          ; 10208               ; 2           ; 0     ; None                   ; M10K_X49_Y2_N0, M10K_X49_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide            ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ALTSYNCRAM                         ; M10K block ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0     ; None                   ; M10K_X14_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide            ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ALTSYNCRAM                         ; M10K block ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0     ; None                   ; M10K_X14_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide            ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ALTSYNCRAM                        ; M10K block ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0     ; None                   ; M10K_X14_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide            ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ALTSYNCRAM                        ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 2                           ; 16                          ; 2                           ; 16                          ; 32                  ; 1           ; 0     ; None                   ; M10K_X49_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data3:img_data_dut3|altsyncram:altsyncram_component|altsyncram_jji1:auto_generated|ALTSYNCRAM ; AUTO       ; ROM              ; Single Clock ; 307200       ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 307200 ; 307200                      ; 1                           ; --                          ; --                          ; 307200              ; 38          ; 0     ; ./img_src/digital3.mif ; M10K_X26_Y8_N0, M10K_X26_Y6_N0, M10K_X26_Y7_N0, M10K_X26_Y2_N0, M10K_X26_Y9_N0, M10K_X26_Y10_N0, M10K_X26_Y23_N0, M10K_X26_Y20_N0, M10K_X26_Y24_N0, M10K_X14_Y6_N0, M10K_X26_Y1_N0, M10K_X14_Y13_N0, M10K_X26_Y21_N0, M10K_X58_Y10_N0, M10K_X14_Y14_N0, M10K_X26_Y4_N0, M10K_X26_Y3_N0, M10K_X26_Y16_N0, M10K_X5_Y10_N0, M10K_X26_Y17_N0, M10K_X26_Y18_N0, M10K_X14_Y5_N0, M10K_X14_Y2_N0, M10K_X5_Y8_N0, M10K_X41_Y22_N0, M10K_X26_Y22_N0, M10K_X26_Y26_N0, M10K_X5_Y7_N0, M10K_X58_Y9_N0, M10K_X14_Y23_N0, M10K_X41_Y23_N0, M10K_X14_Y21_N0, M10K_X41_Y21_N0, M10K_X14_Y18_N0, M10K_X41_Y1_N0, M10K_X38_Y1_N0, M10K_X41_Y19_N0, M10K_X58_Y8_N0             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide            ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data5:img_data_dut5|altsyncram:altsyncram_component|altsyncram_lji1:auto_generated|ALTSYNCRAM ; AUTO       ; ROM              ; Single Clock ; 307200       ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 307200 ; 307200                      ; 1                           ; --                          ; --                          ; 307200              ; 38          ; 0     ; ./img_src/digital5.mif ; M10K_X38_Y9_N0, M10K_X38_Y12_N0, M10K_X38_Y8_N0, M10K_X38_Y13_N0, M10K_X41_Y10_N0, M10K_X38_Y10_N0, M10K_X38_Y14_N0, M10K_X38_Y7_N0, M10K_X38_Y16_N0, M10K_X41_Y6_N0, M10K_X49_Y14_N0, M10K_X14_Y7_N0, M10K_X49_Y6_N0, M10K_X38_Y17_N0, M10K_X41_Y8_N0, M10K_X41_Y14_N0, M10K_X38_Y6_N0, M10K_X41_Y9_N0, M10K_X41_Y12_N0, M10K_X41_Y13_N0, M10K_X49_Y10_N0, M10K_X41_Y7_N0, M10K_X38_Y5_N0, M10K_X41_Y3_N0, M10K_X38_Y2_N0, M10K_X41_Y16_N0, M10K_X41_Y24_N0, M10K_X49_Y7_N0, M10K_X38_Y23_N0, M10K_X41_Y2_N0, M10K_X41_Y20_N0, M10K_X38_Y4_N0, M10K_X41_Y18_N0, M10K_X38_Y18_N0, M10K_X41_Y4_N0, M10K_X41_Y17_N0, M10K_X38_Y3_N0, M10K_X41_Y5_N0            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide            ;
; img_process_xkw:img_process_xkw_inst|img_src_xkw:dut_img_src|img_data9:img_data_dut9|altsyncram:altsyncram_component|altsyncram_pji1:auto_generated|ALTSYNCRAM ; AUTO       ; ROM              ; Single Clock ; 307200       ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 307200 ; 307200                      ; 1                           ; --                          ; --                          ; 307200              ; 38          ; 0     ; ./img_src/digital9.mif ; M10K_X38_Y15_N0, M10K_X38_Y11_N0, M10K_X26_Y13_N0, M10K_X26_Y14_N0, M10K_X26_Y12_N0, M10K_X26_Y11_N0, M10K_X26_Y19_N0, M10K_X49_Y15_N0, M10K_X14_Y11_N0, M10K_X26_Y5_N0, M10K_X14_Y8_N0, M10K_X14_Y10_N0, M10K_X14_Y12_N0, M10K_X49_Y8_N0, M10K_X49_Y11_N0, M10K_X58_Y11_N0, M10K_X26_Y15_N0, M10K_X41_Y11_N0, M10K_X38_Y19_N0, M10K_X49_Y13_N0, M10K_X5_Y9_N0, M10K_X38_Y20_N0, M10K_X5_Y12_N0, M10K_X49_Y9_N0, M10K_X41_Y15_N0, M10K_X14_Y15_N0, M10K_X49_Y12_N0, M10K_X14_Y17_N0, M10K_X38_Y25_N0, M10K_X58_Y12_N0, M10K_X38_Y22_N0, M10K_X38_Y24_N0, M10K_X38_Y21_N0, M10K_X5_Y11_N0, M10K_X49_Y16_N0, M10K_X49_Y17_N0, M10K_X26_Y25_N0, M10K_X14_Y16_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+----------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Independent 18x18 plus 36         ; 4           ;
; Sum of two 18x18                  ; 4           ;
; Total number of DSP blocks        ; 8           ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 10          ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                                                                  ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; img_process_xkw:img_process_xkw_inst|RGB2GREY:DUT_GREY|Mult2~mac                                                                                                                                                      ; Independent 18x18 plus 36 ; DSP_X32_Y8_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; img_process_xkw:img_process_xkw_inst|RGB2GREY:DUT_GREY|Add0~8                                                                                                                                                         ; Sum of two 18x18          ; DSP_X32_Y10_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult2~mac ; Independent 18x18 plus 36 ; DSP_X54_Y8_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult2~mac ; Independent 18x18 plus 36 ; DSP_X32_Y14_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult2~mac ; Independent 18x18 plus 36 ; DSP_X54_Y12_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|Add0~mac      ; Sum of two 18x18          ; DSP_X54_Y6_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; YCbCr2RGB:u8|MAC_3:u1|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|Add0~mac      ; Sum of two 18x18          ; DSP_X32_Y12_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_adder_function:final_adder_block|Add0~mac      ; Sum of two 18x18          ; DSP_X54_Y10_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 5,281 / 289,320 ( 2 % ) ;
; C12 interconnects                           ; 219 / 13,420 ( 2 % )    ;
; C2 interconnects                            ; 1,578 / 119,108 ( 1 % ) ;
; C4 interconnects                            ; 1,355 / 56,300 ( 2 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 476 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 6 / 16 ( 38 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 925 / 84,580 ( 1 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 330 / 12,676 ( 3 % )    ;
; R14/C12 interconnect drivers                ; 476 / 20,720 ( 2 % )    ;
; R3 interconnects                            ; 2,315 / 130,992 ( 2 % ) ;
; R6 interconnects                            ; 3,299 / 266,960 ( 1 % ) ;
; Spine clocks                                ; 15 / 360 ( 4 % )        ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 241       ; 0            ; 241       ; 0            ; 0            ; 241       ; 241       ; 0            ; 241       ; 241       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 77           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 241          ; 0         ; 241          ; 241          ; 0         ; 0         ; 241          ; 0         ; 0         ; 241          ; 241          ; 241          ; 241          ; 241          ; 241          ; 241          ; 241          ; 241          ; 241          ; 164          ; 241          ; 241          ; 241          ; 241          ; 241          ; 241          ; 241          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; ADC_CONVST         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DIN            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DOUT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_XCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FAN_CTRL           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCLK      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_RXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_TXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_RESET_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[16]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[17]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[18]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[19]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[20]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[21]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[22]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[23]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[24]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[25]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[26]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[27]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[28]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[29]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[30]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[31]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[32]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[33]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[34]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[35]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[16]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[17]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[18]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[19]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[20]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[21]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[22]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[23]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[24]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[25]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[26]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[27]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[28]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[29]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[30]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[31]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[32]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[33]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[34]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[35]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_BCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDAT      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_CLK27           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_HS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_VS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                ; Destination Clock(s)                                                                ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-------------------+
; clock_27_1                                                                                     ; clock_27_1                                                                          ; 209.6             ;
; clock_50_0,u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 115.4             ;
; clock_50_0                                                                                     ; u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 99.1              ;
; u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk            ; u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 61.2              ;
; clock_50_0                                                                                     ; clock_27_1                                                                          ; 26.4              ;
+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                   ; Destination Register                                                                                                                                                                                                                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFNumerator[1]                                                                                                                                            ; ITU_656_Decoder:u4|Data_Valid                                                                                                                                                                                                                                                     ; 3.715             ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFDenominator[1]                                                                                                                                          ; ITU_656_Decoder:u4|Data_Valid                                                                                                                                                                                                                                                     ; 3.606             ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFNumerator[2]                                                                                                                                            ; ITU_656_Decoder:u4|Data_Valid                                                                                                                                                                                                                                                     ; 3.299             ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFNumerator[3]                                                                                                                                            ; ITU_656_Decoder:u4|Data_Valid                                                                                                                                                                                                                                                     ; 3.299             ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFStage[3]                                                                                                                                                ; ITU_656_Decoder:u4|Data_Valid                                                                                                                                                                                                                                                     ; 3.299             ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFStage[2]                                                                                                                                                ; ITU_656_Decoder:u4|Data_Valid                                                                                                                                                                                                                                                     ; 3.299             ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFNumerator[4]                                                                                                                                            ; ITU_656_Decoder:u4|Data_Valid                                                                                                                                                                                                                                                     ; 3.299             ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFStage[1]                                                                                                                                                ; ITU_656_Decoder:u4|Data_Valid                                                                                                                                                                                                                                                     ; 3.299             ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFStage[0]                                                                                                                                                ; ITU_656_Decoder:u4|Data_Valid                                                                                                                                                                                                                                                     ; 3.299             ;
; VGA_Ctrl:u9|H_Cont[10]                                                                                                                                                                                                                                                            ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                               ; 3.072             ;
; VGA_Ctrl:u9|H_Cont[4]                                                                                                                                                                                                                                                             ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                               ; 3.064             ;
; VGA_Ctrl:u9|H_Cont[8]                                                                                                                                                                                                                                                             ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                               ; 3.041             ;
; VGA_Ctrl:u9|H_Cont[9]                                                                                                                                                                                                                                                             ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                               ; 2.813             ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFNumerator[0]                                                                                                                                            ; ITU_656_Decoder:u4|Data_Valid                                                                                                                                                                                                                                                     ; 2.764             ;
; VGA_Ctrl:u9|H_Cont[7]                                                                                                                                                                                                                                                             ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                               ; 2.669             ;
; VGA_Ctrl:u9|H_Cont[6]                                                                                                                                                                                                                                                             ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                               ; 2.669             ;
; VGA_Ctrl:u9|H_Cont[5]                                                                                                                                                                                                                                                             ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                               ; 2.669             ;
; VGA_Ctrl:u9|H_Cont[3]                                                                                                                                                                                                                                                             ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                               ; 2.669             ;
; VGA_Ctrl:u9|H_Cont[2]                                                                                                                                                                                                                                                             ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                               ; 2.669             ;
; VGA_Ctrl:u9|H_Cont[1]                                                                                                                                                                                                                                                             ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                               ; 2.669             ;
; VGA_Ctrl:u9|H_Cont[0]                                                                                                                                                                                                                                                             ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                               ; 2.669             ;
; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                               ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                               ; 2.669             ;
; Reset_Delay:u3|oRST_0                                                                                                                                                                                                                                                             ; Sdram_Control_4Port:u6|rRD1_ADDR[10]~_emulated                                                                                                                                                                                                                                    ; 2.645             ;
; Reset_Delay:u3|oRST_1                                                                                                                                                                                                                                                             ; AUDIO_DAC:u12|LRCK_1X_DIV[0]                                                                                                                                                                                                                                                      ; 2.625             ;
; Reset_Delay:u3|oRST_2                                                                                                                                                                                                                                                             ; VGA_Ctrl:u9|V_Cont[1]                                                                                                                                                                                                                                                             ; 2.529             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[11]~3                                                                                                                                                                                                                                            ; Sdram_Control_4Port:u6|mADDR[7]                                                                                                                                                                                                                                                   ; 2.026             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[7]~_emulated                                                                                                                                                                                                                                     ; Sdram_Control_4Port:u6|mADDR[7]                                                                                                                                                                                                                                                   ; 2.026             ;
; TD_Detect:u2|NTSC                                                                                                                                                                                                                                                                 ; Sdram_Control_4Port:u6|mADDR[7]                                                                                                                                                                                                                                                   ; 2.026             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[8]~1                                                                                                                                                                                                                                             ; Sdram_Control_4Port:u6|rRD2_ADDR[8]                                                                                                                                                                                                                                               ; 1.949             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[10]~_emulated                                                                                                                                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[8]                                                                                                                                                                                                                                               ; 1.949             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[15]~_emulated                                                                                                                                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[8]                                                                                                                                                                                                                                               ; 1.923             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~_emulated                                                                                                                                                                                                                                    ; Sdram_Control_4Port:u6|rRD2_ADDR[8]                                                                                                                                                                                                                                               ; 1.869             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[11]~_emulated                                                                                                                                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[11]                                                                                                                                                                                                                                                  ; 1.868             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[12]~_emulated                                                                                                                                                                                                                                    ; Sdram_Control_4Port:u6|mADDR[12]                                                                                                                                                                                                                                                  ; 1.774             ;
; Sdram_Control_4Port:u6|RD_MASK[0]                                                                                                                                                                                                                                                 ; Sdram_Control_4Port:u6|mLENGTH[7]                                                                                                                                                                                                                                                 ; 1.641             ;
; Sdram_Control_4Port:u6|mRD                                                                                                                                                                                                                                                        ; Sdram_Control_4Port:u6|mLENGTH[7]                                                                                                                                                                                                                                                 ; 1.641             ;
; Sdram_Control_4Port:u6|RD_MASK[1]                                                                                                                                                                                                                                                 ; Sdram_Control_4Port:u6|mLENGTH[7]                                                                                                                                                                                                                                                 ; 1.641             ;
; Sdram_Control_4Port:u6|WR_MASK[0]                                                                                                                                                                                                                                                 ; Sdram_Control_4Port:u6|mLENGTH[7]                                                                                                                                                                                                                                                 ; 1.641             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[21]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD2_ADDR[13]                                                                                                                                                                                                                                              ; 1.595             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[20]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD2_ADDR[13]                                                                                                                                                                                                                                              ; 1.595             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[19]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD2_ADDR[13]                                                                                                                                                                                                                                              ; 1.595             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD2_ADDR[13]                                                                                                                                                                                                                                              ; 1.595             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[7]~_emulated                                                                                                                                                                                                                                     ; Sdram_Control_4Port:u6|rRD1_ADDR[10]~_emulated                                                                                                                                                                                                                                    ; 1.485             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[9]                                                                                                                                                                                                                                               ; Sdram_Control_4Port:u6|rRD2_ADDR[8]                                                                                                                                                                                                                                               ; 1.448             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[8]                                                                                                                                                                                                                                               ; Sdram_Control_4Port:u6|rRD2_ADDR[8]                                                                                                                                                                                                                                               ; 1.448             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[12]~_emulated                                                                                                                                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[10]~_emulated                                                                                                                                                                                                                                    ; 1.444             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[8]~_emulated                                                                                                                                                                                                                                     ; Sdram_Control_4Port:u6|rRD1_ADDR[10]~_emulated                                                                                                                                                                                                                                    ; 1.440             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[9]~_emulated                                                                                                                                                                                                                                     ; Sdram_Control_4Port:u6|rRD1_ADDR[10]~_emulated                                                                                                                                                                                                                                    ; 1.385             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[10]~_emulated                                                                                                                                                                                                                                    ; Sdram_Control_4Port:u6|rRD1_ADDR[10]~_emulated                                                                                                                                                                                                                                    ; 1.379             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[13]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD2_ADDR[13]                                                                                                                                                                                                                                              ; 1.333             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[14]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD2_ADDR[13]                                                                                                                                                                                                                                              ; 1.333             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[14]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD1_ADDR[10]~_emulated                                                                                                                                                                                                                                    ; 1.152             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[13]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD1_ADDR[10]~_emulated                                                                                                                                                                                                                                    ; 1.152             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[11]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD1_ADDR[10]~_emulated                                                                                                                                                                                                                                    ; 1.152             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[16]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD1_ADDR[10]~_emulated                                                                                                                                                                                                                                    ; 1.152             ;
; ITU_656_Decoder:u4|Cr[1]                                                                                                                                                                                                                                                          ; ITU_656_Decoder:u4|YCbCr[1]                                                                                                                                                                                                                                                       ; 1.123             ;
; ITU_656_Decoder:u4|Cb[1]                                                                                                                                                                                                                                                          ; ITU_656_Decoder:u4|YCbCr[1]                                                                                                                                                                                                                                                       ; 1.123             ;
; ITU_656_Decoder:u4|Cont[1]                                                                                                                                                                                                                                                        ; ITU_656_Decoder:u4|YCbCr[1]                                                                                                                                                                                                                                                       ; 1.123             ;
; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|ofinish[1]                                                                                                                                                                                                ; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|leftEdge                                                                                                                                                                                                  ; 1.074             ;
; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                                                                                                                                                   ; Sdram_Control_4Port:u6|rRD2_ADDR[8]                                                                                                                                                                                                                                               ; 1.072             ;
; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|ofinish[0]                                                                                                                                                                                                ; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|leftEdge                                                                                                                                                                                                  ; 1.055             ;
; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                                                                                                                                                   ; Sdram_Control_4Port:u6|rWR1_ADDR[8]                                                                                                                                                                                                                                               ; 1.033             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[21]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                                                                                                                                              ; 1.000             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[20]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                                                                                                                                              ; 1.000             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[19]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                                                                                                                                              ; 1.000             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                                                                                                                                              ; 1.000             ;
; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                                                                                                                                              ; 1.000             ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0                                                                                                                                        ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4                                                                                                                                        ; 0.960             ;
; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|sum[8]                                                                                                                                                                                                    ; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|oCol[0]                                                                                                                                                                                                   ; 0.958             ;
; Sdram_Control_4Port:u6|rRD2_ADDR[17]                                                                                                                                                                                                                                              ; Sdram_Control_4Port:u6|rRD2_ADDR[13]                                                                                                                                                                                                                                              ; 0.927             ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1                                                                                                                                        ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4                                                                                                                                        ; 0.896             ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2                                                                                                                                        ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4                                                                                                                                        ; 0.860             ;
; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|sum[6]                                                                                                                                                                                                    ; img_process_xkw:img_process_xkw_inst|edge_detection:edge_detection_inst|oCol[0]                                                                                                                                                                                                   ; 0.858             ;
; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[14]                                                                                                                                                                                                                                                 ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[13]                                                                                                                                                                                                                                                 ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[12]                                                                                                                                                                                                                                                 ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[10]                                                                                                                                                                                                                                                 ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[9]                                                                                                                                                                                                                                                  ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[8]                                                                                                                                                                                                                                                  ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[7]                                                                                                                                                                                                                                                  ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[6]                                                                                                                                                                                                                                                  ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[5]                                                                                                                                                                                                                                                  ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[4]                                                                                                                                                                                                                                                  ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[3]                                                                                                                                                                                                                                                  ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[2]                                                                                                                                                                                                                                                  ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[15]                                                                                                                                                                                                                                                 ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[11]                                                                                                                                                                                                                                                 ; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                    ; 0.843             ;
; ITU_656_Decoder:u4|Window[21]                                                                                                                                                                                                                                                     ; ITU_656_Decoder:u4|Active_Video                                                                                                                                                                                                                                                   ; 0.803             ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9                                                                                                                                           ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4                                                                                                                                        ; 0.787             ;
; ITU_656_Decoder:u4|Window[23]                                                                                                                                                                                                                                                     ; ITU_656_Decoder:u4|Active_Video                                                                                                                                                                                                                                                   ; 0.737             ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[0][6] ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][6] ; 0.686             ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[0][0] ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][0] ; 0.686             ;
; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[0][4] ; YCbCr2RGB:u8|MAC_3:u2|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][4] ; 0.686             ;
; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[0][4] ; YCbCr2RGB:u8|MAC_3:u0|MAC_3_0002:mac_3_inst|altera_mult_add:altera_mult_add_component|altera_mult_add_3rkg:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_latency_function:data0_pipeline_reg_block|data_out_array[1][4] ; 0.686             ;
; ITU_656_Decoder:u4|Window[14]                                                                                                                                                                                                                                                     ; ITU_656_Decoder:u4|Active_Video                                                                                                                                                                                                                                                   ; 0.665             ;
; ITU_656_Decoder:u4|Window[22]                                                                                                                                                                                                                                                     ; ITU_656_Decoder:u4|Active_Video                                                                                                                                                                                                                                                   ; 0.660             ;
; ITU_656_Decoder:u4|Window[15]                                                                                                                                                                                                                                                     ; ITU_656_Decoder:u4|Active_Video                                                                                                                                                                                                                                                   ; 0.659             ;
; Sdram_Control_4Port:u6|ST[8]                                                                                                                                                                                                                                                      ; Sdram_Control_4Port:u6|mADDR[14]                                                                                                                                                                                                                                                  ; 0.653             ;
; Sdram_Control_4Port:u6|ST[9]                                                                                                                                                                                                                                                      ; Sdram_Control_4Port:u6|mADDR[14]                                                                                                                                                                                                                                                  ; 0.653             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "DE1_SoC_TV"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[2].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga/17.1/quartus/libraries/megafunctions/altera_pll.v Line: 748
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a0" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a1" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a2" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a3" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a4" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a5" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a6" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a7" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a8" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a9" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a10" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a11" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a12" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a13" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a14" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_d3f1:fifo_ram|ram_block11a15" has a port clk0 that is stuck at GND File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/db/altsyncram_d3f1.tdf Line: 37
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y56_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 499 fanout uses global clock CLKCTRL_G14
    Info (11162): Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G1
    Info (11162): Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0 with 15 fanout uses global clock CLKCTRL_G13
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): TD_CLK27~inputCLKENA0 with 1039 fanout uses global clock CLKCTRL_G15
    Info (11162): CLOCK_50~inputCLKENA0 with 41 fanout uses global clock CLKCTRL_G5
    Info (11162): TD_HS~inputCLKENA0 with 11 fanout uses global clock CLKCTRL_G12
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver TD_HS~inputCLKENA0, placed at CLKCTRL_G12
        Info (179012): Refclk input I/O pad TD_HS is placed onto PIN_A5
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_bg02
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a* 
Info (332104): Reading SDC File: 'DE1_SoC_TV.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 3 -multiply_by 100 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 9 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 9 -phase -109.98 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 49 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: TD_HS was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register TD_Detect:u2|NTSC is being clocked by TD_HS
Warning (332060): Node: VGA_Ctrl:u9|oVGA_HS was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_Ctrl:u9|V_Cont[0] is being clocked by VGA_Ctrl:u9|oVGA_HS
Warning (332060): Node: Reset_Delay:u3|oRST_0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch Sdram_Control_4Port:u6|rRD2_ADDR[11]~3 is being clocked by Reset_Delay:u3|oRST_0
Warning (332060): Node: I2C_AV_Config:u1|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register I2C_AV_Config:u1|mI2C_DATA[14] is being clocked by I2C_AV_Config:u1|mI2C_CTRL_CLK
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[1]  to: clkout
    Info (332098): Cell: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] with master clock period: 30.000 found on PLL node: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] does not match the master clock period requirement: 37.037
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   30.000   clock_27_1
    Info (332111):   20.000   clock_50_0
    Info (332111):   20.000   clock_50_1
    Info (332111):   20.000   clock_50_2
    Info (332111):   20.000   clock_50_3
    Info (332111):    0.900 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    8.100 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    8.100 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   44.100 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 194 registers into blocks of type DSP block
    Extra Info (176220): Created 35 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:16
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X11_Y0 to location X21_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (11888): Total time spent on timing analysis during the Fitter is 7.48 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:12
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 79 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 85
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 86
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 174
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 175
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 176
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 177
    Info (169065): Pin AUD_ADCLRCK has a permanently enabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 46
    Info (169065): Pin AUD_BCLK has a permanently enabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 47
    Info (169065): Pin AUD_DACLRCK has a permanently enabled output enable File: C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.v Line: 49
Info (144001): Generated suppressed messages file C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 33 warnings
    Info: Peak virtual memory: 2640 megabytes
    Info: Processing ended: Mon Jun 11 16:24:05 2018
    Info: Elapsed time: 00:01:19
    Info: Total CPU time (on all processors): 00:02:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/signal2/signal2_final/2.digital_recognition_of_fpga/DE1_SoC_TV/DE1_SoC_TV.fit.smsg.


