# üß™ Explica√ß√£o Detalhada dos Testbenches White Rabbit

## üìä VIS√ÉO GERAL DOS 10 TESTBENCHES

O projeto cont√©m **10 testbenches SystemVerilog** organizados em diferentes n√≠veis de complexidade e funcionalidade espec√≠fica. Cada um serve um prop√≥sito educacional e t√©cnico espec√≠fico.

---

## üìö TESTBENCHES POR CATEGORIA

### üü¢ **N√çVEL B√ÅSICO (Iniciante)**

#### **1. `wr_standalone_basic_tb.sv`**
- **Prop√≥sito**: Testbench mais simples, sem depend√™ncias externas
- **Funcionalidade**: 
  - Simula um m√≥dulo `spec_top` b√°sico
  - Gera clocks diferenciais (125 MHz)
  - Simula sinais SFP+ e UART
  - Contador simples para demonstrar atividade
- **Ideal para**: Verificar sintaxe, aprender estrutura b√°sica
- **Depend√™ncias**: Nenhuma (totalmente independente)
- **Tempo de simula√ß√£o**: ~100ns (muito r√°pido)

#### **2. `wr_minimal_two_node_tb.sv`**
- **Prop√≥sito**: Vers√£o simplificada de dois n√≥s White Rabbit
- **Funcionalidade**:
  - Dois n√≥s WR conectados (master e slave)
  - Monitor UART para cada n√≥
  - Conex√£o SFP+ entre os n√≥s
  - Mostra processo de boot e inicializa√ß√£o
- **Ideal para**: Entender comunica√ß√£o entre n√≥s
- **Depend√™ncias**: M√≥dulos WR b√°sicos
- **Tempo de simula√ß√£o**: ~10¬µs

### üü° **N√çVEL INTERMEDI√ÅRIO (Componentes Espec√≠ficos)**

#### **3. `wr_endpoint_tb.sv`**
- **Prop√≥sito**: Testa funcionalidade de endpoint White Rabbit
- **Funcionalidade**:
  - Interface de transmiss√£o/recep√ß√£o de dados
  - Codifica√ß√£o 8b/10b simplificada
  - Sinais de controle (tx_k, rx_k)
  - Detec√ß√£o de erros b√°sica
- **Ideal para**: Compreender interface f√≠sica WR
- **Foco**: Camada f√≠sica do protocolo

#### **4. `wr_timing_tb.sv`**
- **Prop√≥sito**: Sistema de timing e timestamping
- **Funcionalidade**:
  - Contadores TAI (Temps Atomique International)
  - Gera√ß√£o e detec√ß√£o de PPS (Pulse Per Second)
  - Sincroniza√ß√£o de clocks
  - Valida√ß√£o de timing
- **Ideal para**: Entender precis√£o temporal
- **Foco**: Aspectos de timing cr√≠tico

#### **5. `wr_softpll_ng_tb.sv`**
- **Prop√≥sito**: Software PLL (Phase-Locked Loop) Next Generation
- **Funcionalidade**:
  - Controle de DACs para ajuste de frequ√™ncia
  - DMTD (Dual Mixer Time Difference)
  - Loop de controle de fase
  - Sincroniza√ß√£o de clock
- **Ideal para**: Compreender sincroniza√ß√£o de frequ√™ncia
- **Foco**: Algoritmos de sincroniza√ß√£o

#### **6. `wr_pps_gen_tb.sv`**
- **Prop√≥sito**: Gerador de pulsos PPS (Pulse Per Second)
- **Funcionalidade**:
  - Gera√ß√£o precisa de pulsos a cada segundo
  - Baseado em contador TAI
  - Sincroniza√ß√£o temporal
  - Sa√≠da de refer√™ncia temporal
- **Ideal para**: Entender gera√ß√£o de refer√™ncia temporal
- **Foco**: Sa√≠das de timing de precis√£o

#### **7. `wr_nic_tb.sv`**
- **Prop√≥sito**: Network Interface Card White Rabbit
- **Funcionalidade**:
  - Interface Wishbone para CPU
  - Registros de configura√ß√£o
  - Acesso a mem√≥ria e controle
  - Interface de rede simplificada
- **Ideal para**: Compreender interface de software
- **Foco**: Interface CPU-hardware

#### **8. `wr_streamers_tb.sv`**
- **Prop√≥sito**: Streamers para transfer√™ncia de dados determin√≠stica
- **Funcionalidade**:
  - TX Streamer (transmiss√£o)
  - RX Streamer (recep√ß√£o)
  - Timestamping de dados
  - Transfer√™ncia determin√≠stica
- **Ideal para**: Aplica√ß√µes de dados em tempo real
- **Foco**: Transfer√™ncia de dados com timing

#### **9. `wr_switch_tb.sv`**
- **Prop√≥sito**: Switch White Rabbit multi-porta
- **Funcionalidade**:
  - 8 portas de rede
  - Switching de pacotes
  - Propaga√ß√£o de timing
  - Interfaces WRF (White Rabbit Fabric)
- **Ideal para**: Compreender redes WR complexas
- **Foco**: Infraestrutura de rede

### üî¥ **N√çVEL AVAN√áADO (Sistema Completo)**

#### **10. `wr_master_slave_sync_tb.sv`**
- **Prop√≥sito**: Sistema completo master-slave com sincroniza√ß√£o
- **Funcionalidade**:
  - N√≥ master (Grandmaster Clock)
  - N√≥ slave sincronizando com master
  - Protocolo PTP completo
  - Medi√ß√£o de precis√£o
  - Monitor UART avan√ßado
- **Ideal para**: Validar implementa√ß√£o completa
- **Foco**: Sistema WR funcional completo
- **Tempo de simula√ß√£o**: ~1ms (mais longo)

---

## üéØ RECOMENDA√á√ïES DE USO

### **Para Aprendizado (Sequ√™ncia Recomendada)**
1. **`wr_standalone_basic_tb.sv`** - Primeiro contato
2. **`wr_timing_tb.sv`** - Conceitos de timing
3. **`wr_endpoint_tb.sv`** - Interface f√≠sica
4. **`wr_minimal_two_node_tb.sv`** - Comunica√ß√£o entre n√≥s
5. **`wr_master_slave_sync_tb.sv`** - Sistema completo

### **Para Desenvolvimento Espec√≠fico**
- **Hardware/FPGA**: `wr_endpoint_tb.sv`, `wr_timing_tb.sv`
- **Software/Firmware**: `wr_nic_tb.sv`, `wr_streamers_tb.sv`
- **Rede/Protocolo**: `wr_switch_tb.sv`, `wr_master_slave_sync_tb.sv`
- **Timing/Sincroniza√ß√£o**: `wr_softpll_ng_tb.sv`, `wr_pps_gen_tb.sv`

### **Para Valida√ß√£o**
- **Funcionalidade b√°sica**: `wr_standalone_basic_tb.sv`
- **Comunica√ß√£o**: `wr_minimal_two_node_tb.sv`
- **Sistema completo**: `wr_master_slave_sync_tb.sv`

---

## üîß SCRIPTS DE SIMULA√á√ÉO CORRESPONDENTES

### **Vivado (9 scripts .tcl)**
```
run_vivado_simple.tcl      ‚Üí wr_standalone_basic_tb.sv
run_vivado_sim.tcl         ‚Üí Testbenches espec√≠ficos (2-9)
run_vivado_full.tcl        ‚Üí wr_master_slave_sync_tb.sv
run_all_vivado_sims.tcl    ‚Üí Todos os testbenches
```

### **ModelSim (6 scripts .do)**
```
run_modelsim_sim.do        ‚Üí Testbenches espec√≠ficos
run_all_modelsim_sims.do   ‚Üí Todos os testbenches
run_simple.do              ‚Üí wr_standalone_basic_tb.sv
```

---

## üìà COMPLEXIDADE E TEMPO DE SIMULA√á√ÉO

| Testbench | Complexidade | Tempo Sim. | Depend√™ncias |
|-----------|--------------|------------|--------------|
| `wr_standalone_basic_tb.sv` | ‚≠ê | ~100ns | Nenhuma |
| `wr_minimal_two_node_tb.sv` | ‚≠ê‚≠ê | ~10¬µs | M√≠nimas |
| `wr_endpoint_tb.sv` | ‚≠ê‚≠ê | ~1¬µs | WR cores |
| `wr_timing_tb.sv` | ‚≠ê‚≠ê | ~1¬µs | WR cores |
| `wr_pps_gen_tb.sv` | ‚≠ê‚≠ê | ~8¬µs | WR cores |
| `wr_softpll_ng_tb.sv` | ‚≠ê‚≠ê‚≠ê | ~10¬µs | WR cores |
| `wr_nic_tb.sv` | ‚≠ê‚≠ê‚≠ê | ~1¬µs | WR cores |
| `wr_streamers_tb.sv` | ‚≠ê‚≠ê‚≠ê | ~5¬µs | WR cores |
| `wr_switch_tb.sv` | ‚≠ê‚≠ê‚≠ê‚≠ê | ~10¬µs | WR cores |
| `wr_master_slave_sync_tb.sv` | ‚≠ê‚≠ê‚≠ê‚≠ê‚≠ê | ~1ms | WR cores |

---

## üí° VALOR EDUCACIONAL DE CADA TESTBENCH

### **Conceitos Fundamentais**
- **Timing de precis√£o**: `wr_timing_tb.sv`, `wr_pps_gen_tb.sv`
- **Sincroniza√ß√£o**: `wr_softpll_ng_tb.sv`, `wr_master_slave_sync_tb.sv`
- **Comunica√ß√£o**: `wr_endpoint_tb.sv`, `wr_minimal_two_node_tb.sv`

### **Aspectos Pr√°ticos**
- **Interface software**: `wr_nic_tb.sv`
- **Transfer√™ncia de dados**: `wr_streamers_tb.sv`
- **Infraestrutura de rede**: `wr_switch_tb.sv`

### **Valida√ß√£o de Sistema**
- **Teste b√°sico**: `wr_standalone_basic_tb.sv`
- **Sistema completo**: `wr_master_slave_sync_tb.sv`

---

## üöÄ PR√ìXIMOS PASSOS SUGERIDOS

### **Para Come√ßar Agora**
```bash
# Teste o mais simples primeiro
vivado -source scripts/run_vivado_simple.tcl
```

### **Para Explorar Componentes**
```bash
# Execute testbenches espec√≠ficos
vivado -source scripts/run_vivado_sim.tcl
```

### **Para Sistema Completo**
```bash
# Sistema master-slave completo
vivado -source scripts/run_vivado_full.tcl
```

Cada testbench foi projetado para ensinar aspectos espec√≠ficos do White Rabbit, desde conceitos b√°sicos at√© implementa√ß√£o completa de rede de timing de precis√£o.
