# Three-valued logic circuit (BENCH format)

INPUT(i0)
INPUT(i1)
INPUT(i2)
INPUT(i3)
INPUT(i4)
INPUT(i5)
INPUT(i6)
INPUT(i7)
INPUT(i8)
INPUT(i9)
INPUT(i10)
INPUT(i11)
INPUT(i12)
INPUT(i13)
INPUT(i14)
INPUT(i15)
INPUT(i16)
INPUT(i17)
INPUT(i18)
INPUT(i19)
INPUT(i20)
INPUT(i21)
INPUT(i22)
INPUT(i23)
INPUT(i24)
INPUT(i25)
INPUT(i26)
INPUT(i27)
INPUT(i28)
INPUT(i29)
INPUT(i30)
INPUT(i31)
INPUT(i32)
INPUT(i33)
INPUT(i34)
INPUT(i35)
INPUT(i36)
INPUT(i37)
INPUT(i38)
INPUT(i39)
INPUT(i40)
INPUT(i41)
INPUT(i42)
INPUT(i43)
INPUT(i44)
INPUT(i45)
INPUT(i46)
INPUT(i47)
INPUT(i48)
INPUT(i49)

OUTPUT(o0)
OUTPUT(o1)
OUTPUT(o2)
OUTPUT(o3)
OUTPUT(o4)
OUTPUT(o5)
OUTPUT(o6)
OUTPUT(o7)
OUTPUT(o8)
OUTPUT(o9)

o0 = MOD3_MUL(MOD3_MUL(MOD3_MUL(i27, i23), MIN(i7, i15)), MOD3_ADD(MIN(MOD3_MUL(i27, i23), i49), MOD3_MUL(MOD3_ADD(i4, i27), i33)))
o1 = MOD3_MUL(MIN(MOD3_ADD(MOD3_MUL(i28, i27), i18), i23), MOD3_MUL(MOD3_MUL(MOD3_ADD(i4, i27), i33), MOD3_MUL(MOD3_ADD(i4, i27), i33)))
o2 = MAX(MOD3_MUL(i28, i27), i1)
o3 = MIN(MAX(MIN(i35, i21), MIN(i41, i40)), MOD3_MUL(MOD3_ADD(i4, i27), i33))
o4 = MOD3_MUL(MIN(MOD3_MUL(MIN(i39, i7), MAX(i43, i32)), MOD3_ADD(MAX(i16, i29), MOD3_MUL(i27, i23))), i3)
o5 = MAX(MAX(MOD3_MUL(MOD3_ADD(i4, i27), i33), MIN(i41, i40)), MOD3_ADD(i9, i44))
o6 = MOD3_MUL(MAX(MIN(MOD3_MUL(i27, i23), i49), i44), MOD3_ADD(MIN(i7, i15), i22))
o7 = MAX(MAX(MOD3_ADD(MAX(i16, i29), MOD3_MUL(i27, i23)), i27), i19)
o8 = MOD3_MUL(MIN(MIN(MOD3_ADD(i15, i16), i10), i37), i35)
o9 = MAX(MOD3_MUL(MOD3_MUL(MOD3_MUL(i27, i23), MIN(i7, i15)), MOD3_ADD(MIN(MOD3_MUL(i27, i23), i49), MOD3_MUL(MOD3_ADD(i4, i27), i33))), MOD3_MUL(MIN(MOD3_ADD(MOD3_MUL(i28, i27), i18), i23), MOD3_MUL(MOD3_MUL(MOD3_ADD(i4, i27), i33), MOD3_MUL(MOD3_ADD(i4, i27), i33))))