TimeQuest Timing Analyzer report for PraticaIV
Fri Jun 29 12:40:03 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SW[17]'
 12. Slow Model Hold: 'SW[17]'
 13. Slow Model Minimum Pulse Width: 'SW[17]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'SW[17]'
 26. Fast Model Hold: 'SW[17]'
 27. Fast Model Minimum Pulse Width: 'SW[17]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PraticaIV                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; SW[17]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[17] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 151.68 MHz ; 151.68 MHz      ; SW[17]     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -5.593 ; -435.958      ;
+--------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -3.143 ; -108.045      ;
+--------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; SW[17] ; -1.222 ; -215.222             ;
+--------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[17]'                                                                                                                                                             ;
+--------+-----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.593 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.594     ; 3.035      ;
; -5.561 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -3.594     ; 3.003      ;
; -5.547 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.594     ; 2.989      ;
; -5.546 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 3.127      ;
; -5.515 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -3.594     ; 2.957      ;
; -5.486 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -3.594     ; 2.928      ;
; -5.472 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 3.125      ;
; -5.466 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.594     ; 2.908      ;
; -5.444 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 3.025      ;
; -5.440 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -3.594     ; 2.882      ;
; -5.420 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.594     ; 2.862      ;
; -5.416 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.997      ;
; -5.370 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 3.023      ;
; -5.346 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.927      ;
; -5.327 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 2.980      ;
; -5.321 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 2.974      ;
; -5.316 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.451     ; 2.901      ;
; -5.314 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.895      ;
; -5.287 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.459     ; 2.864      ;
; -5.284 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -3.451     ; 2.869      ;
; -5.284 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.865      ;
; -5.244 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.825      ;
; -5.225 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 2.878      ;
; -5.219 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 2.872      ;
; -5.209 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -3.451     ; 2.794      ;
; -5.192 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 2.845      ;
; -5.189 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.451     ; 2.774      ;
; -5.184 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.451     ; 2.769      ;
; -5.182 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.763      ;
; -5.157 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.459     ; 2.734      ;
; -5.152 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -3.451     ; 2.737      ;
; -5.151 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.732      ;
; -5.119 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.700      ;
; -5.114 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 2.767      ;
; -5.107 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.451     ; 2.692      ;
; -5.090 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 2.743      ;
; -5.088 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.669      ;
; -5.087 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.459     ; 2.664      ;
; -5.077 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -3.451     ; 2.662      ;
; -5.075 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.594     ; 2.517      ;
; -5.057 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.451     ; 2.642      ;
; -5.057 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.387     ; 2.706      ;
; -5.048 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.629      ;
; -5.042 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu1|bus_out[11]                      ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.623      ;
; -5.029 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -2.283     ; 3.782      ;
; -5.025 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.459     ; 2.602      ;
; -5.021 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.602      ;
; -5.017 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.598      ;
; -5.012 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 2.665      ;
; -5.000 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -3.451     ; 2.585      ;
; -4.991 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 2.644      ;
; -4.980 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.451     ; 2.565      ;
; -4.968 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -3.594     ; 2.410      ;
; -4.959 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -2.275     ; 3.720      ;
; -4.948 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.594     ; 2.390      ;
; -4.918 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.499      ;
; -4.912 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.387     ; 2.561      ;
; -4.912 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|bus_out[11]                      ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.493      ;
; -4.906 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.387     ; 2.555      ;
; -4.890 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -2.283     ; 3.643      ;
; -4.889 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.470      ;
; -4.861 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.442      ;
; -4.860 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.459     ; 2.437      ;
; -4.856 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 2.509      ;
; -4.809 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|bus_out[11]                      ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 2.462      ;
; -4.786 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.367      ;
; -4.780 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|bus_out[11]                      ; SW[17]       ; SW[17]      ; 1.000        ; -3.455     ; 2.361      ;
; -4.780 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -2.242     ; 3.574      ;
; -4.777 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.387     ; 2.426      ;
; -4.753 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -2.275     ; 3.514      ;
; -4.699 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -3.387     ; 2.348      ;
; -4.676 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|sm_bus:sm_bus2|currentState[0]   ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 2.329      ;
; -4.674 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|bus_out[11]                      ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 2.327      ;
; -4.662 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|sm_bus:sm_bus1|currentState[0]   ; SW[17]       ; SW[17]      ; 1.000        ; -3.459     ; 2.239      ;
; -4.641 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -2.242     ; 3.435      ;
; -4.638 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -2.242     ; 3.432      ;
; -4.629 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -2.265     ; 3.400      ;
; -4.626 ; bus:bus|cpu:cpu1|state.11                           ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.614     ; 4.048      ;
; -4.563 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -2.266     ; 3.333      ;
; -4.524 ; bus:bus|cpu:cpu1|state.11                           ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.614     ; 3.946      ;
; -4.470 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -2.275     ; 3.231      ;
; -4.451 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -2.265     ; 3.222      ;
; -4.450 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -2.265     ; 3.221      ;
; -4.445 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -2.242     ; 3.239      ;
; -4.444 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -2.242     ; 3.238      ;
; -4.388 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -2.265     ; 3.159      ;
; -4.387 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -2.265     ; 3.158      ;
; -4.381 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|sm_bus:sm_bus1|currentState[0]   ; SW[17]       ; SW[17]      ; 1.000        ; -3.459     ; 1.958      ;
; -4.354 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -2.283     ; 3.107      ;
; -4.337 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -3.594     ; 1.779      ;
; -4.331 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -2.283     ; 3.084      ;
; -4.330 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -2.265     ; 3.101      ;
; -4.329 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -2.265     ; 3.100      ;
; -4.315 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 1.968      ;
; -4.307 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -2.266     ; 3.077      ;
; -4.306 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -2.242     ; 3.100      ;
; -4.305 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -2.242     ; 3.099      ;
; -4.303 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -2.242     ; 3.097      ;
; -4.302 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -2.242     ; 3.096      ;
; -4.284 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|sm_bus:sm_bus2|abortMemoryAccess ; SW[17]       ; SW[17]      ; 1.000        ; -3.383     ; 1.937      ;
+--------+-----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[17]'                                                                                                                                                             ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.143 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.548      ; 1.671      ;
; -3.141 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.548      ; 1.673      ;
; -3.139 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.548      ; 1.675      ;
; -3.073 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|done                               ; SW[17]       ; SW[17]      ; 0.000        ; 4.527      ; 1.720      ;
; -2.997 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.548      ; 1.817      ;
; -2.971 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|done                               ; SW[17]       ; SW[17]      ; 0.000        ; 4.497      ; 1.792      ;
; -2.826 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.794      ; 2.234      ;
; -2.823 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.794      ; 2.237      ;
; -2.804 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.794      ; 2.256      ;
; -2.801 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.794      ; 2.259      ;
; -2.707 ; bus:bus|cpu:cpu1|address_reg[2]                  ; bus:bus|cpu:cpu1|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.318      ; 1.877      ;
; -2.588 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.318      ; 1.996      ;
; -2.561 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|done                               ; SW[17]       ; SW[17]      ; 0.000        ; 4.497      ; 2.202      ;
; -2.516 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.230      ; 1.980      ;
; -2.388 ; bus:bus|bus_in_cpu1[2]                           ; bus:bus|cpu:cpu1|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.874      ; 1.752      ;
; -2.339 ; bus:bus|cpu:cpu2|address_reg[1]                  ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.432      ; 1.359      ;
; -2.303 ; bus:bus|cpu:cpu2|address_reg[2]                  ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.611      ; 1.574      ;
; -2.292 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.137      ; 2.111      ;
; -2.277 ; bus:bus|cpu:cpu1|data_in_reg[0]                  ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.318      ; 2.307      ;
; -2.270 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|done                               ; SW[17]       ; SW[17]      ; 0.000        ; 4.775      ; 2.771      ;
; -2.198 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.245      ; 2.313      ;
; -2.191 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.516      ; 2.591      ;
; -2.191 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.516      ; 2.591      ;
; -2.191 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.516      ; 2.591      ;
; -2.191 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.516      ; 2.591      ;
; -2.188 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.137      ; 2.215      ;
; -2.188 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.137      ; 2.215      ;
; -2.188 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.137      ; 2.215      ;
; -2.174 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.516      ; 2.608      ;
; -2.174 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.516      ; 2.608      ;
; -2.174 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.516      ; 2.608      ;
; -2.174 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.516      ; 2.608      ;
; -2.170 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.137      ; 2.233      ;
; -2.120 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.613      ; 2.759      ;
; -2.120 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.613      ; 2.759      ;
; -2.120 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.613      ; 2.759      ;
; -2.120 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.613      ; 2.759      ;
; -2.110 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.794      ; 2.950      ;
; -2.110 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.794      ; 2.950      ;
; -2.110 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.794      ; 2.950      ;
; -2.110 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.794      ; 2.950      ;
; -2.098 ; bus:bus|cpu:cpu1|sm_bus:sm_bus2|currentState[0]  ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.230      ; 2.398      ;
; -2.054 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.546      ; 2.758      ;
; -2.054 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.546      ; 2.758      ;
; -2.054 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.546      ; 2.758      ;
; -2.054 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.546      ; 2.758      ;
; -2.046 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; SW[17]       ; SW[17]      ; 0.000        ; 3.455      ; 1.675      ;
; -2.046 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; SW[17]       ; SW[17]      ; 0.000        ; 3.455      ; 1.675      ;
; -2.046 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 3.455      ; 1.675      ;
; -2.046 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; SW[17]       ; SW[17]      ; 0.000        ; 3.455      ; 1.675      ;
; -2.046 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 3.455      ; 1.675      ;
; -2.046 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.455      ; 1.675      ;
; -2.019 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.137      ; 2.384      ;
; -2.018 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.137      ; 2.385      ;
; -2.004 ; bus:bus|cpu:cpu1|sm_bus:sm_bus1|currentState[0]  ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.234      ; 2.496      ;
; -1.984 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.152      ; 2.434      ;
; -1.973 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.617      ; 2.910      ;
; -1.973 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.617      ; 2.910      ;
; -1.973 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.617      ; 2.910      ;
; -1.973 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.617      ; 2.910      ;
; -1.968 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.333      ; 1.631      ;
; -1.840 ; bus:bus|bus_in_cpu1[1]                           ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.583      ; 2.009      ;
; -1.832 ; bus:bus|bus_in_cpu1[0]                           ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.583      ; 2.017      ;
; -1.824 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.456      ; 1.898      ;
; -1.824 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.456      ; 1.898      ;
; -1.824 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.456      ; 1.898      ;
; -1.819 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.628      ; 3.075      ;
; -1.819 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.628      ; 3.075      ;
; -1.819 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.628      ; 3.075      ;
; -1.819 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.628      ; 3.075      ;
; -1.805 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.234      ; 2.695      ;
; -1.794 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.154      ; 1.626      ;
; -1.794 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.154      ; 1.626      ;
; -1.785 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.186      ; 1.667      ;
; -1.711 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.152      ; 2.707      ;
; -1.711 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.152      ; 2.707      ;
; -1.710 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.152      ; 2.708      ;
; -1.709 ; bus:bus|cpu:cpu1|data_in_reg[1]                  ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.318      ; 2.875      ;
; -1.616 ; bus:bus|bus_in_cpu1[3]                           ; bus:bus|cpu:cpu1|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.583      ; 2.233      ;
; -1.576 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.152      ; 2.842      ;
; -1.576 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.152      ; 2.842      ;
; -1.576 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.152      ; 2.842      ;
; -1.507 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.149      ; 1.908      ;
; -1.506 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.149      ; 1.909      ;
; -1.504 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.427      ; 2.189      ;
; -1.503 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.427      ; 2.190      ;
; -1.502 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.149      ; 1.913      ;
; -1.499 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.149      ; 1.916      ;
; -1.499 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.427      ; 2.194      ;
; -1.496 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.427      ; 2.197      ;
; -1.454 ; bus:bus|cpu:cpu1|address_reg[2]                  ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|newState[0]          ; SW[17]       ; SW[17]      ; 0.000        ; 3.632      ; 2.444      ;
; -1.452 ; bus:bus|cpu:cpu1|address_reg[2]                  ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; SW[17]       ; SW[17]      ; 0.000        ; 3.632      ; 2.446      ;
; -1.452 ; bus:bus|bus_in_cpu1[5]                           ; bus:bus|cpu:cpu1|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.874      ; 2.688      ;
; -1.451 ; bus:bus|cpu:cpu1|address_reg[2]                  ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; SW[17]       ; SW[17]      ; 0.000        ; 3.632      ; 2.447      ;
; -1.451 ; bus:bus|cpu:cpu1|address_reg[2]                  ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; SW[17]       ; SW[17]      ; 0.000        ; 3.632      ; 2.447      ;
; -1.450 ; bus:bus|cpu:cpu1|address_reg[1]                  ; bus:bus|cpu:cpu1|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 2.781      ; 1.597      ;
; -1.431 ; bus:bus|cpu:cpu1|state.10                        ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.230      ; 3.065      ;
; -1.395 ; bus:bus|bus_in_cpu1[4]                           ; bus:bus|cpu:cpu1|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.583      ; 2.454      ;
; -1.302 ; bus:bus|cpu:cpu2|cache_block:cb2|current_data[3] ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.248      ; 1.212      ;
; -1.275 ; bus:bus|cpu:cpu2|cache_block:cb2|current_data[2] ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.248      ; 1.239      ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[17]'                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 5.956  ; 5.956  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 1.324  ; 1.324  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 1.484  ; 1.484  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; -0.428 ; -0.428 ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -2.253 ; -2.253 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.282  ; 0.282  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -0.404 ; -0.404 ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; 4.012  ; 4.012  ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; 3.698  ; 3.698  ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; 5.730  ; 5.730  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 5.956  ; 5.956  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 2.589  ; 2.589  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 1.549  ; 1.549  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 1.064  ; 1.064  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 1.448  ; 1.448  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 2.589  ; 2.589  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.654  ; 0.654  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 2.264  ; 2.264  ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; -3.469 ; -3.469 ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; -0.084 ; -0.084 ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; 1.004  ; 1.004  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -1.728 ; -1.728 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 12.241 ; 12.241 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 12.027 ; 12.027 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 12.027 ; 12.027 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 12.014 ; 12.014 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 12.236 ; 12.236 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 12.241 ; 12.241 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 12.197 ; 12.197 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 12.225 ; 12.225 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 12.634 ; 12.634 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 12.571 ; 12.571 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 12.419 ; 12.419 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 12.528 ; 12.528 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 12.634 ; 12.634 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 12.242 ; 12.242 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 12.398 ; 12.398 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 12.576 ; 12.576 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 13.723 ; 13.723 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 13.723 ; 13.723 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 9.812  ; 9.812  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 11.545 ; 11.545 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 11.545 ; 11.545 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 11.545 ; 11.545 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 11.560 ; 11.560 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 11.766 ; 11.766 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 11.769 ; 11.769 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 11.741 ; 11.741 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 11.742 ; 11.742 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 11.925 ; 11.925 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 12.254 ; 12.254 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 12.108 ; 12.108 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 12.218 ; 12.218 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 12.323 ; 12.323 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 11.925 ; 11.925 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 12.081 ; 12.081 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 12.260 ; 12.260 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 9.812  ; 9.812  ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 13.723 ; 13.723 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 9.812  ; 9.812  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[7]      ; HEX1[0]     ; 9.061  ; 9.061  ; 9.061  ; 9.061  ;
; SW[7]      ; HEX1[1]     ; 8.736  ; 8.736  ; 8.736  ; 8.736  ;
; SW[7]      ; HEX1[2]     ;        ; 9.030  ; 9.030  ;        ;
; SW[7]      ; HEX1[3]     ; 10.459 ; 10.459 ; 10.459 ; 10.459 ;
; SW[7]      ; HEX1[4]     ; 10.368 ;        ;        ; 10.368 ;
; SW[7]      ; HEX1[5]     ; 10.890 ;        ;        ; 10.890 ;
; SW[7]      ; HEX1[6]     ; 8.630  ; 8.630  ; 8.630  ; 8.630  ;
; SW[8]      ; HEX1[0]     ; 9.704  ; 9.704  ; 9.704  ; 9.704  ;
; SW[8]      ; HEX1[1]     ; 9.406  ; 9.406  ; 9.406  ; 9.406  ;
; SW[8]      ; HEX1[2]     ; 9.701  ;        ;        ; 9.701  ;
; SW[8]      ; HEX1[3]     ; 11.127 ; 11.127 ; 11.127 ; 11.127 ;
; SW[8]      ; HEX1[4]     ;        ; 11.009 ; 11.009 ;        ;
; SW[8]      ; HEX1[5]     ; 11.560 ; 11.560 ; 11.560 ; 11.560 ;
; SW[8]      ; HEX1[6]     ; 9.301  ; 9.301  ; 9.301  ; 9.301  ;
; SW[9]      ; HEX1[0]     ; 9.543  ; 9.543  ; 9.543  ; 9.543  ;
; SW[9]      ; HEX1[1]     ; 9.221  ;        ;        ; 9.221  ;
; SW[9]      ; HEX1[2]     ; 9.515  ; 9.515  ; 9.515  ; 9.515  ;
; SW[9]      ; HEX1[3]     ; 10.941 ; 10.941 ; 10.941 ; 10.941 ;
; SW[9]      ; HEX1[4]     ; 10.847 ; 10.847 ; 10.847 ; 10.847 ;
; SW[9]      ; HEX1[5]     ; 11.342 ; 11.342 ; 11.342 ; 11.342 ;
; SW[9]      ; HEX1[6]     ; 9.113  ; 9.113  ; 9.113  ; 9.113  ;
; SW[10]     ; HEX1[0]     ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
; SW[10]     ; HEX1[1]     ; 8.073  ; 8.073  ; 8.073  ; 8.073  ;
; SW[10]     ; HEX1[2]     ; 8.367  ; 8.367  ; 8.367  ; 8.367  ;
; SW[10]     ; HEX1[3]     ; 9.797  ; 9.797  ; 9.797  ; 9.797  ;
; SW[10]     ; HEX1[4]     ;        ; 9.704  ; 9.704  ;        ;
; SW[10]     ; HEX1[5]     ; 10.226 ; 10.226 ; 10.226 ; 10.226 ;
; SW[10]     ; HEX1[6]     ; 7.963  ; 7.963  ; 7.963  ; 7.963  ;
; SW[14]     ; LEDR[12]    ; 9.635  ;        ;        ; 9.635  ;
; SW[15]     ; LEDR[13]    ; 9.648  ;        ;        ; 9.648  ;
; SW[16]     ; LEDR[14]    ; 9.688  ;        ;        ; 9.688  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[7]      ; HEX1[0]     ; 9.061  ; 9.061  ; 9.061  ; 9.061  ;
; SW[7]      ; HEX1[1]     ; 8.736  ; 8.736  ; 8.736  ; 8.736  ;
; SW[7]      ; HEX1[2]     ;        ; 9.030  ; 9.030  ;        ;
; SW[7]      ; HEX1[3]     ; 10.459 ; 10.459 ; 10.459 ; 10.459 ;
; SW[7]      ; HEX1[4]     ; 10.368 ;        ;        ; 10.368 ;
; SW[7]      ; HEX1[5]     ; 10.890 ;        ;        ; 10.890 ;
; SW[7]      ; HEX1[6]     ; 8.630  ; 8.630  ; 8.630  ; 8.630  ;
; SW[8]      ; HEX1[0]     ; 9.704  ; 9.704  ; 9.704  ; 9.704  ;
; SW[8]      ; HEX1[1]     ; 9.406  ; 9.406  ; 9.406  ; 9.406  ;
; SW[8]      ; HEX1[2]     ; 9.701  ;        ;        ; 9.701  ;
; SW[8]      ; HEX1[3]     ; 11.127 ; 11.127 ; 11.127 ; 11.127 ;
; SW[8]      ; HEX1[4]     ;        ; 11.009 ; 11.009 ;        ;
; SW[8]      ; HEX1[5]     ; 11.560 ; 11.560 ; 11.560 ; 11.560 ;
; SW[8]      ; HEX1[6]     ; 9.301  ; 9.301  ; 9.301  ; 9.301  ;
; SW[9]      ; HEX1[0]     ; 9.543  ; 9.543  ; 9.543  ; 9.543  ;
; SW[9]      ; HEX1[1]     ; 9.221  ;        ;        ; 9.221  ;
; SW[9]      ; HEX1[2]     ; 9.515  ; 9.515  ; 9.515  ; 9.515  ;
; SW[9]      ; HEX1[3]     ; 10.941 ; 10.941 ; 10.941 ; 10.941 ;
; SW[9]      ; HEX1[4]     ; 10.847 ; 10.847 ; 10.847 ; 10.847 ;
; SW[9]      ; HEX1[5]     ; 11.342 ; 11.342 ; 11.342 ; 11.342 ;
; SW[9]      ; HEX1[6]     ; 9.113  ; 9.113  ; 9.113  ; 9.113  ;
; SW[10]     ; HEX1[0]     ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
; SW[10]     ; HEX1[1]     ; 8.073  ; 8.073  ; 8.073  ; 8.073  ;
; SW[10]     ; HEX1[2]     ; 8.367  ; 8.367  ; 8.367  ; 8.367  ;
; SW[10]     ; HEX1[3]     ; 9.797  ; 9.797  ; 9.797  ; 9.797  ;
; SW[10]     ; HEX1[4]     ;        ; 9.704  ; 9.704  ;        ;
; SW[10]     ; HEX1[5]     ; 10.226 ; 10.226 ; 10.226 ; 10.226 ;
; SW[10]     ; HEX1[6]     ; 7.963  ; 7.963  ; 7.963  ; 7.963  ;
; SW[14]     ; LEDR[12]    ; 9.635  ;        ;        ; 9.635  ;
; SW[15]     ; LEDR[13]    ; 9.648  ;        ;        ; 9.648  ;
; SW[16]     ; LEDR[14]    ; 9.688  ;        ;        ; 9.688  ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -2.370 ; -118.434      ;
+--------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -1.532 ; -64.549       ;
+--------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; SW[17] ; -1.222 ; -215.222             ;
+--------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[17]'                                                                                                                                                             ;
+--------+-----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.370 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.993     ; 1.409      ;
; -2.355 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.993     ; 1.394      ;
; -2.329 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -1.993     ; 1.368      ;
; -2.314 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -1.993     ; 1.353      ;
; -2.314 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -1.993     ; 1.353      ;
; -2.302 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.993     ; 1.341      ;
; -2.299 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -1.993     ; 1.338      ;
; -2.287 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.993     ; 1.326      ;
; -2.279 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.382      ;
; -2.254 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.375      ;
; -2.245 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.348      ;
; -2.221 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.324      ;
; -2.220 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.341      ;
; -2.217 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.320      ;
; -2.206 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.327      ;
; -2.204 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.325      ;
; -2.196 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.317      ;
; -2.187 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.290      ;
; -2.183 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.286      ;
; -2.172 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.293      ;
; -2.171 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.274      ;
; -2.169 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.290      ;
; -2.163 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.284      ;
; -2.162 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.283      ;
; -2.153 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.274      ;
; -2.152 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.273      ;
; -2.149 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.252      ;
; -2.148 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.269      ;
; -2.137 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.240      ;
; -2.136 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.257      ;
; -2.135 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.256      ;
; -2.121 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.242      ;
; -2.118 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.993     ; 1.157      ;
; -2.115 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.218      ;
; -2.111 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.232      ;
; -2.108 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.229      ;
; -2.108 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.211      ;
; -2.105 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.226      ;
; -2.101 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.222      ;
; -2.096 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.217      ;
; -2.095 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.216      ;
; -2.084 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.205      ;
; -2.075 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.196      ;
; -2.068 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.171      ;
; -2.068 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.189      ;
; -2.062 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -1.993     ; 1.101      ;
; -2.053 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.174      ;
; -2.052 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.173      ;
; -2.051 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.172      ;
; -2.050 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.993     ; 1.089      ;
; -2.050 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.153      ;
; -2.046 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.149      ;
; -2.045 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu1|bus_out[11]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.166      ;
; -2.041 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.162      ;
; -2.040 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.161      ;
; -2.018 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.121      ;
; -2.016 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.137      ;
; -2.003 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.124      ;
; -2.000 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|write_cb1                        ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.121      ;
; -2.000 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.103      ;
; -1.997 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|bus_out[11]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.118      ;
; -1.983 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|bus_out[11]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.086      ;
; -1.978 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.081      ;
; -1.974 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.296     ; 1.710      ;
; -1.974 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|state.01                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.095      ;
; -1.966 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|sm_bus:sm_bus2|currentState[0]   ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.069      ;
; -1.966 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.087      ;
; -1.960 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|bus_out[11]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.081      ;
; -1.941 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.288     ; 1.685      ;
; -1.933 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|bus_out[11]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 1.036      ;
; -1.898 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|sm_bus:sm_bus1|currentState[0]   ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 1.019      ;
; -1.888 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.296     ; 1.624      ;
; -1.829 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.288     ; 1.573      ;
; -1.827 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|sm_bus:sm_bus2|abortMemoryAccess ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 0.930      ;
; -1.820 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 0.923      ;
; -1.816 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.269     ; 1.579      ;
; -1.790 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -1.993     ; 0.829      ;
; -1.785 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.269     ; 1.548      ;
; -1.781 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu1|sm_bus:sm_bus2|currentState[0]   ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 0.884      ;
; -1.778 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|sm_bus:sm_bus1|currentState[0]   ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 0.899      ;
; -1.772 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.269     ; 1.535      ;
; -1.764 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.285     ; 1.511      ;
; -1.737 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.286     ; 1.483      ;
; -1.735 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|bus_out[11]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.929     ; 0.838      ;
; -1.719 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|bus_out[7]                       ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 0.840      ;
; -1.714 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.285     ; 1.461      ;
; -1.713 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.285     ; 1.460      ;
; -1.712 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|sm_bus:sm_bus1|abortMemoryAccess ; SW[17]       ; SW[17]      ; 1.000        ; -1.911     ; 0.833      ;
; -1.711 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.288     ; 1.455      ;
; -1.686 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.296     ; 1.422      ;
; -1.678 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.269     ; 1.441      ;
; -1.677 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.269     ; 1.440      ;
; -1.673 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|state_cb[1]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.213     ; 1.492      ;
; -1.671 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|state_cb[1]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.149     ; 1.554      ;
; -1.670 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.285     ; 1.417      ;
; -1.669 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.285     ; 1.416      ;
; -1.668 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|state.00                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.296     ; 1.404      ;
; -1.658 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|state_cb[1]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.213     ; 1.477      ;
; -1.653 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state.10                         ; SW[17]       ; SW[17]      ; 1.000        ; -1.288     ; 1.397      ;
; -1.651 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|state_cb[0]                      ; SW[17]       ; SW[17]      ; 1.000        ; -1.286     ; 1.397      ;
+--------+-----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[17]'                                                                                                                                                            ;
+--------+-------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.532 ; bus:bus|cpu:cpu2|address_reg[0]                 ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.165      ; 0.785      ;
; -1.531 ; bus:bus|cpu:cpu2|address_reg[0]                 ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.165      ; 0.786      ;
; -1.529 ; bus:bus|cpu:cpu2|address_reg[0]                 ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.165      ; 0.788      ;
; -1.517 ; bus:bus|cpu:cpu2|state.01                       ; bus:bus|cpu:cpu2|done                               ; SW[17]       ; SW[17]      ; 0.000        ; 2.149      ; 0.784      ;
; -1.458 ; bus:bus|cpu:cpu2|address_reg[0]                 ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.165      ; 0.859      ;
; -1.429 ; bus:bus|cpu:cpu2|state.11                       ; bus:bus|cpu:cpu2|done                               ; SW[17]       ; SW[17]      ; 0.000        ; 2.123      ; 0.846      ;
; -1.336 ; bus:bus|cpu:cpu1|address_reg[0]                 ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.264      ; 1.080      ;
; -1.336 ; bus:bus|cpu:cpu1|address_reg[0]                 ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.264      ; 1.080      ;
; -1.335 ; bus:bus|cpu:cpu1|address_reg[0]                 ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.264      ; 1.081      ;
; -1.334 ; bus:bus|cpu:cpu1|address_reg[0]                 ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.264      ; 1.082      ;
; -1.314 ; bus:bus|cpu:cpu1|address_reg[2]                 ; bus:bus|cpu:cpu1|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 2.065      ; 0.903      ;
; -1.255 ; bus:bus|cpu:cpu2|state.00                       ; bus:bus|cpu:cpu2|done                               ; SW[17]       ; SW[17]      ; 0.000        ; 2.123      ; 1.020      ;
; -1.238 ; bus:bus|cpu:cpu1|address_reg[0]                 ; bus:bus|cpu:cpu1|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 2.065      ; 0.979      ;
; -1.231 ; bus:bus|cpu:cpu1|state.00                       ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.000      ; 0.921      ;
; -1.200 ; bus:bus|bus_in_cpu1[2]                          ; bus:bus|cpu:cpu1|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.865      ; 0.817      ;
; -1.188 ; bus:bus|cpu:cpu1|write_cb1                      ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; SW[17]       ; SW[17]      ; 0.000        ; 1.911      ; 0.875      ;
; -1.188 ; bus:bus|cpu:cpu1|write_cb1                      ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; SW[17]       ; SW[17]      ; 0.000        ; 1.911      ; 0.875      ;
; -1.188 ; bus:bus|cpu:cpu1|write_cb1                      ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.911      ; 0.875      ;
; -1.188 ; bus:bus|cpu:cpu1|write_cb1                      ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; SW[17]       ; SW[17]      ; 0.000        ; 1.911      ; 0.875      ;
; -1.188 ; bus:bus|cpu:cpu1|write_cb1                      ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.911      ; 0.875      ;
; -1.188 ; bus:bus|cpu:cpu1|write_cb1                      ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.911      ; 0.875      ;
; -1.171 ; bus:bus|cpu:cpu1|state.00                       ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.993      ; 0.974      ;
; -1.166 ; bus:bus|cpu:cpu1|data_in_reg[0]                 ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.065      ; 1.051      ;
; -1.151 ; bus:bus|cpu:cpu2|instruction_reg                ; bus:bus|cpu:cpu2|done                               ; SW[17]       ; SW[17]      ; 0.000        ; 2.257      ; 1.258      ;
; -1.128 ; bus:bus|cpu:cpu2|address_reg[2]                 ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.741      ; 0.765      ;
; -1.115 ; bus:bus|cpu:cpu2|address_reg[1]                 ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.638      ; 0.675      ;
; -1.107 ; bus:bus|cpu:cpu1|state.00                       ; bus:bus|cpu:cpu1|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.993      ; 1.038      ;
; -1.105 ; bus:bus|cpu:cpu1|instruction_reg                ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.009      ; 1.056      ;
; -1.089 ; bus:bus|cpu:cpu1|write_cb1                      ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.912      ; 0.975      ;
; -1.089 ; bus:bus|cpu:cpu1|write_cb1                      ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.912      ; 0.975      ;
; -1.089 ; bus:bus|cpu:cpu1|write_cb1                      ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.912      ; 0.975      ;
; -1.057 ; bus:bus|cpu:cpu1|sm_bus:sm_bus2|currentState[0] ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.000      ; 1.095      ;
; -1.055 ; bus:bus|cpu:cpu1|state.00                       ; bus:bus|cpu:cpu1|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.993      ; 1.090      ;
; -1.055 ; bus:bus|cpu:cpu1|state.00                       ; bus:bus|cpu:cpu1|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.993      ; 1.090      ;
; -1.055 ; bus:bus|cpu:cpu1|state.00                       ; bus:bus|cpu:cpu1|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.993      ; 1.090      ;
; -1.055 ; bus:bus|cpu:cpu1|state.00                       ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.993      ; 1.090      ;
; -1.054 ; bus:bus|cpu:cpu1|state.00                       ; bus:bus|cpu:cpu1|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.993      ; 1.091      ;
; -1.025 ; bus:bus|cpu:cpu1|instruction_reg                ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.002      ; 1.129      ;
; -1.016 ; bus:bus|cpu:cpu2|state.00                       ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.138      ; 1.274      ;
; -1.016 ; bus:bus|cpu:cpu2|state.00                       ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.138      ; 1.274      ;
; -1.016 ; bus:bus|cpu:cpu2|state.00                       ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.138      ; 1.274      ;
; -1.016 ; bus:bus|cpu:cpu2|state.00                       ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.138      ; 1.274      ;
; -1.013 ; bus:bus|cpu:cpu1|sm_bus:sm_bus1|currentState[0] ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.000      ; 1.139      ;
; -1.005 ; bus:bus|cpu:cpu2|instruction_reg                ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.272      ; 1.419      ;
; -1.005 ; bus:bus|cpu:cpu2|instruction_reg                ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.272      ; 1.419      ;
; -1.005 ; bus:bus|cpu:cpu2|instruction_reg                ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.272      ; 1.419      ;
; -1.005 ; bus:bus|cpu:cpu2|instruction_reg                ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.272      ; 1.419      ;
; -0.998 ; bus:bus|cpu:cpu2|state.11                       ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.138      ; 1.292      ;
; -0.998 ; bus:bus|cpu:cpu2|state.11                       ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.138      ; 1.292      ;
; -0.998 ; bus:bus|cpu:cpu2|state.11                       ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.138      ; 1.292      ;
; -0.998 ; bus:bus|cpu:cpu2|state.11                       ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.138      ; 1.292      ;
; -0.987 ; bus:bus|cpu:cpu1|address_reg[2]                 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|newState[0]          ; SW[17]       ; SW[17]      ; 0.000        ; 1.983      ; 1.148      ;
; -0.985 ; bus:bus|cpu:cpu1|address_reg[2]                 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; SW[17]       ; SW[17]      ; 0.000        ; 1.983      ; 1.150      ;
; -0.985 ; bus:bus|cpu:cpu1|address_reg[2]                 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; SW[17]       ; SW[17]      ; 0.000        ; 1.983      ; 1.150      ;
; -0.984 ; bus:bus|cpu:cpu1|address_reg[2]                 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; SW[17]       ; SW[17]      ; 0.000        ; 1.983      ; 1.151      ;
; -0.970 ; bus:bus|cpu:cpu1|state.00                       ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.192      ; 1.374      ;
; -0.970 ; bus:bus|cpu:cpu1|state.00                       ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.192      ; 1.374      ;
; -0.970 ; bus:bus|cpu:cpu1|state.00                       ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.192      ; 1.374      ;
; -0.970 ; bus:bus|cpu:cpu1|state.00                       ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.192      ; 1.374      ;
; -0.957 ; bus:bus|cpu:cpu2|state.01                       ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.164      ; 1.359      ;
; -0.957 ; bus:bus|cpu:cpu2|state.01                       ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.164      ; 1.359      ;
; -0.957 ; bus:bus|cpu:cpu2|state.01                       ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.164      ; 1.359      ;
; -0.957 ; bus:bus|cpu:cpu2|state.01                       ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.164      ; 1.359      ;
; -0.939 ; bus:bus|cpu:cpu2|state.00                       ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.607      ; 0.820      ;
; -0.918 ; bus:bus|cpu:cpu1|state.01                       ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.192      ; 1.426      ;
; -0.918 ; bus:bus|cpu:cpu1|state.01                       ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.192      ; 1.426      ;
; -0.918 ; bus:bus|cpu:cpu1|state.01                       ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.192      ; 1.426      ;
; -0.918 ; bus:bus|cpu:cpu1|state.01                       ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.192      ; 1.426      ;
; -0.912 ; bus:bus|bus_in_cpu1[1]                          ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.685      ; 0.925      ;
; -0.909 ; bus:bus|cpu:cpu1|instruction_reg                ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.002      ; 1.245      ;
; -0.909 ; bus:bus|cpu:cpu1|instruction_reg                ; bus:bus|cpu:cpu1|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.002      ; 1.245      ;
; -0.908 ; bus:bus|cpu:cpu1|instruction_reg                ; bus:bus|cpu:cpu1|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.002      ; 1.246      ;
; -0.905 ; bus:bus|bus_in_cpu1[0]                          ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.685      ; 0.932      ;
; -0.899 ; bus:bus|cpu:cpu1|data_in_reg[1]                 ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.065      ; 1.318      ;
; -0.896 ; bus:bus|cpu:cpu1|state.01                       ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.000      ; 1.256      ;
; -0.872 ; bus:bus|cpu:cpu1|instruction_reg                ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.201      ; 1.481      ;
; -0.872 ; bus:bus|cpu:cpu1|instruction_reg                ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.201      ; 1.481      ;
; -0.872 ; bus:bus|cpu:cpu1|instruction_reg                ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.201      ; 1.481      ;
; -0.872 ; bus:bus|cpu:cpu1|instruction_reg                ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.201      ; 1.481      ;
; -0.869 ; bus:bus|cpu:cpu2|address_reg[0]                 ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.531      ; 0.814      ;
; -0.864 ; bus:bus|cpu:cpu1|address_reg[2]                 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; SW[17]       ; SW[17]      ; 0.000        ; 2.065      ; 1.353      ;
; -0.861 ; bus:bus|cpu:cpu1|address_reg[2]                 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; SW[17]       ; SW[17]      ; 0.000        ; 2.065      ; 1.356      ;
; -0.858 ; bus:bus|cpu:cpu1|address_reg[2]                 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|newState[0]          ; SW[17]       ; SW[17]      ; 0.000        ; 2.065      ; 1.359      ;
; -0.839 ; bus:bus|cpu:cpu2|state.00                       ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.504      ; 0.817      ;
; -0.839 ; bus:bus|cpu:cpu2|state.00                       ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.504      ; 0.817      ;
; -0.834 ; bus:bus|cpu:cpu1|address_reg[2]                 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; SW[17]       ; SW[17]      ; 0.000        ; 2.065      ; 1.383      ;
; -0.814 ; bus:bus|bus_in_cpu1[3]                          ; bus:bus|cpu:cpu1|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.685      ; 1.023      ;
; -0.798 ; bus:bus|cpu:cpu2|state_cb[0]                    ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.266      ; 0.620      ;
; -0.788 ; bus:bus|bus_in_cpu1[5]                          ; bus:bus|cpu:cpu1|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.865      ; 1.229      ;
; -0.781 ; bus:bus|cpu:cpu2|instruction_reg                ; bus:bus|cpu:cpu2|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.633      ; 1.004      ;
; -0.780 ; bus:bus|cpu:cpu2|instruction_reg                ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.633      ; 1.005      ;
; -0.776 ; bus:bus|cpu:cpu2|instruction_reg                ; bus:bus|cpu:cpu2|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.633      ; 1.009      ;
; -0.774 ; bus:bus|cpu:cpu2|instruction_reg                ; bus:bus|cpu:cpu2|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.633      ; 1.011      ;
; -0.770 ; bus:bus|cpu:cpu1|instruction_reg                ; bus:bus|cpu:cpu1|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 2.002      ; 1.384      ;
; -0.770 ; bus:bus|cpu:cpu1|instruction_reg                ; bus:bus|cpu:cpu1|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 2.002      ; 1.384      ;
; -0.770 ; bus:bus|cpu:cpu1|instruction_reg                ; bus:bus|cpu:cpu1|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 2.002      ; 1.384      ;
; -0.767 ; bus:bus|cpu:cpu1|state.10                       ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.000      ; 1.385      ;
; -0.758 ; bus:bus|cpu:cpu2|state.11                       ; bus:bus|cpu:cpu2|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.499      ; 0.893      ;
; -0.757 ; bus:bus|cpu:cpu2|state.11                       ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.499      ; 0.894      ;
; -0.753 ; bus:bus|cpu:cpu2|state.11                       ; bus:bus|cpu:cpu2|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.499      ; 0.898      ;
+--------+-------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[17]'                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 3.204  ; 3.204  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.664  ; 0.664  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 0.732  ; 0.732  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; -0.238 ; -0.238 ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -1.156 ; -1.156 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.021  ; 0.021  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -0.282 ; -0.282 ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; 2.348  ; 2.348  ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; 2.210  ; 2.210  ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; 3.177  ; 3.177  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 3.204  ; 3.204  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 1.326  ; 1.326  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.709  ; 0.709  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 0.519  ; 0.519  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.693  ; 0.693  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 1.326  ; 1.326  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.404  ; 0.404  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 1.228  ; 1.228  ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; -2.076 ; -2.076 ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; -0.199 ; -0.199 ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; 0.051  ; 0.051  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -1.266 ; -1.266 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 6.180 ; 6.180 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 6.028 ; 6.028 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 6.028 ; 6.028 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 6.041 ; 6.041 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 6.177 ; 6.177 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 6.180 ; 6.180 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 6.160 ; 6.160 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 6.163 ; 6.163 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 6.343 ; 6.343 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 6.340 ; 6.340 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 6.257 ; 6.257 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 6.305 ; 6.305 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 6.325 ; 6.325 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 6.171 ; 6.171 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 6.256 ; 6.256 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 6.343 ; 6.343 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 6.896 ; 6.896 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 6.896 ; 6.896 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 5.116 ; 5.116 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 5.820 ; 5.820 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 5.821 ; 5.821 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 5.820 ; 5.820 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 5.827 ; 5.827 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 5.977 ; 5.977 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 5.980 ; 5.980 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 5.956 ; 5.956 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 5.955 ; 5.955 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 6.025 ; 6.025 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 6.194 ; 6.194 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 6.116 ; 6.116 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 6.162 ; 6.162 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 6.197 ; 6.197 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 6.025 ; 6.025 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 6.113 ; 6.113 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 6.201 ; 6.201 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 5.116 ; 5.116 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 6.896 ; 6.896 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 5.116 ; 5.116 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[7]      ; HEX1[0]     ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; SW[7]      ; HEX1[1]     ; 4.623 ; 4.623 ; 4.623 ; 4.623 ;
; SW[7]      ; HEX1[2]     ;       ; 4.711 ; 4.711 ;       ;
; SW[7]      ; HEX1[3]     ; 5.279 ; 5.279 ; 5.279 ; 5.279 ;
; SW[7]      ; HEX1[4]     ; 5.381 ;       ;       ; 5.381 ;
; SW[7]      ; HEX1[5]     ; 5.620 ;       ;       ; 5.620 ;
; SW[7]      ; HEX1[6]     ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; SW[8]      ; HEX1[0]     ; 5.051 ; 5.051 ; 5.051 ; 5.051 ;
; SW[8]      ; HEX1[1]     ; 4.915 ; 4.915 ; 4.915 ; 4.915 ;
; SW[8]      ; HEX1[2]     ; 5.010 ;       ;       ; 5.010 ;
; SW[8]      ; HEX1[3]     ; 5.569 ; 5.569 ; 5.569 ; 5.569 ;
; SW[8]      ; HEX1[4]     ;       ; 5.676 ; 5.676 ;       ;
; SW[8]      ; HEX1[5]     ; 5.915 ; 5.915 ; 5.915 ; 5.915 ;
; SW[8]      ; HEX1[6]     ; 4.816 ; 4.816 ; 4.816 ; 4.816 ;
; SW[9]      ; HEX1[0]     ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; SW[9]      ; HEX1[1]     ; 4.821 ;       ;       ; 4.821 ;
; SW[9]      ; HEX1[2]     ; 4.911 ; 4.911 ; 4.911 ; 4.911 ;
; SW[9]      ; HEX1[3]     ; 5.474 ; 5.474 ; 5.474 ; 5.474 ;
; SW[9]      ; HEX1[4]     ; 5.575 ; 5.575 ; 5.575 ; 5.575 ;
; SW[9]      ; HEX1[5]     ; 5.813 ; 5.813 ; 5.813 ; 5.813 ;
; SW[9]      ; HEX1[6]     ; 4.714 ; 4.714 ; 4.714 ; 4.714 ;
; SW[10]     ; HEX1[0]     ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; SW[10]     ; HEX1[1]     ; 4.174 ; 4.174 ; 4.174 ; 4.174 ;
; SW[10]     ; HEX1[2]     ; 4.265 ; 4.265 ; 4.265 ; 4.265 ;
; SW[10]     ; HEX1[3]     ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; SW[10]     ; HEX1[4]     ;       ; 4.934 ; 4.934 ;       ;
; SW[10]     ; HEX1[5]     ; 5.173 ; 5.173 ; 5.173 ; 5.173 ;
; SW[10]     ; HEX1[6]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[14]     ; LEDR[12]    ; 5.522 ;       ;       ; 5.522 ;
; SW[15]     ; LEDR[13]    ; 5.527 ;       ;       ; 5.527 ;
; SW[16]     ; LEDR[14]    ; 5.562 ;       ;       ; 5.562 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[7]      ; HEX1[0]     ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; SW[7]      ; HEX1[1]     ; 4.623 ; 4.623 ; 4.623 ; 4.623 ;
; SW[7]      ; HEX1[2]     ;       ; 4.711 ; 4.711 ;       ;
; SW[7]      ; HEX1[3]     ; 5.279 ; 5.279 ; 5.279 ; 5.279 ;
; SW[7]      ; HEX1[4]     ; 5.381 ;       ;       ; 5.381 ;
; SW[7]      ; HEX1[5]     ; 5.620 ;       ;       ; 5.620 ;
; SW[7]      ; HEX1[6]     ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; SW[8]      ; HEX1[0]     ; 5.051 ; 5.051 ; 5.051 ; 5.051 ;
; SW[8]      ; HEX1[1]     ; 4.915 ; 4.915 ; 4.915 ; 4.915 ;
; SW[8]      ; HEX1[2]     ; 5.010 ;       ;       ; 5.010 ;
; SW[8]      ; HEX1[3]     ; 5.569 ; 5.569 ; 5.569 ; 5.569 ;
; SW[8]      ; HEX1[4]     ;       ; 5.676 ; 5.676 ;       ;
; SW[8]      ; HEX1[5]     ; 5.915 ; 5.915 ; 5.915 ; 5.915 ;
; SW[8]      ; HEX1[6]     ; 4.816 ; 4.816 ; 4.816 ; 4.816 ;
; SW[9]      ; HEX1[0]     ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; SW[9]      ; HEX1[1]     ; 4.821 ;       ;       ; 4.821 ;
; SW[9]      ; HEX1[2]     ; 4.911 ; 4.911 ; 4.911 ; 4.911 ;
; SW[9]      ; HEX1[3]     ; 5.474 ; 5.474 ; 5.474 ; 5.474 ;
; SW[9]      ; HEX1[4]     ; 5.575 ; 5.575 ; 5.575 ; 5.575 ;
; SW[9]      ; HEX1[5]     ; 5.813 ; 5.813 ; 5.813 ; 5.813 ;
; SW[9]      ; HEX1[6]     ; 4.714 ; 4.714 ; 4.714 ; 4.714 ;
; SW[10]     ; HEX1[0]     ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; SW[10]     ; HEX1[1]     ; 4.174 ; 4.174 ; 4.174 ; 4.174 ;
; SW[10]     ; HEX1[2]     ; 4.265 ; 4.265 ; 4.265 ; 4.265 ;
; SW[10]     ; HEX1[3]     ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; SW[10]     ; HEX1[4]     ;       ; 4.934 ; 4.934 ;       ;
; SW[10]     ; HEX1[5]     ; 5.173 ; 5.173 ; 5.173 ; 5.173 ;
; SW[10]     ; HEX1[6]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[14]     ; LEDR[12]    ; 5.522 ;       ;       ; 5.522 ;
; SW[15]     ; LEDR[13]    ; 5.527 ;       ;       ; 5.527 ;
; SW[16]     ; LEDR[14]    ; 5.562 ;       ;       ; 5.562 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+----------+----------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+----------+----------+---------+---------------------+
; Worst-case Slack ; -5.593   ; -3.143   ; N/A      ; N/A     ; -1.222              ;
;  SW[17]          ; -5.593   ; -3.143   ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -435.958 ; -108.045 ; 0.0      ; 0.0     ; -215.222            ;
;  SW[17]          ; -435.958 ; -108.045 ; N/A      ; N/A     ; -215.222            ;
+------------------+----------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 5.956  ; 5.956  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 1.324  ; 1.324  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 1.484  ; 1.484  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; -0.238 ; -0.238 ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -1.156 ; -1.156 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.282  ; 0.282  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -0.282 ; -0.282 ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; 4.012  ; 4.012  ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; 3.698  ; 3.698  ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; 5.730  ; 5.730  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 5.956  ; 5.956  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 2.589  ; 2.589  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 1.549  ; 1.549  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 1.064  ; 1.064  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 1.448  ; 1.448  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 2.589  ; 2.589  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.654  ; 0.654  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 2.264  ; 2.264  ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; -2.076 ; -2.076 ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; -0.084 ; -0.084 ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; 1.004  ; 1.004  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -1.266 ; -1.266 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 12.241 ; 12.241 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 12.027 ; 12.027 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 12.027 ; 12.027 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 12.014 ; 12.014 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 12.236 ; 12.236 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 12.241 ; 12.241 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 12.197 ; 12.197 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 12.225 ; 12.225 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 12.634 ; 12.634 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 12.571 ; 12.571 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 12.419 ; 12.419 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 12.528 ; 12.528 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 12.634 ; 12.634 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 12.242 ; 12.242 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 12.398 ; 12.398 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 12.576 ; 12.576 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 13.723 ; 13.723 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 13.723 ; 13.723 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 9.812  ; 9.812  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 5.820 ; 5.820 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 5.821 ; 5.821 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 5.820 ; 5.820 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 5.827 ; 5.827 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 5.977 ; 5.977 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 5.980 ; 5.980 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 5.956 ; 5.956 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 5.955 ; 5.955 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 6.025 ; 6.025 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 6.194 ; 6.194 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 6.116 ; 6.116 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 6.162 ; 6.162 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 6.197 ; 6.197 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 6.025 ; 6.025 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 6.113 ; 6.113 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 6.201 ; 6.201 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 5.116 ; 5.116 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 6.896 ; 6.896 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 5.116 ; 5.116 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[7]      ; HEX1[0]     ; 9.061  ; 9.061  ; 9.061  ; 9.061  ;
; SW[7]      ; HEX1[1]     ; 8.736  ; 8.736  ; 8.736  ; 8.736  ;
; SW[7]      ; HEX1[2]     ;        ; 9.030  ; 9.030  ;        ;
; SW[7]      ; HEX1[3]     ; 10.459 ; 10.459 ; 10.459 ; 10.459 ;
; SW[7]      ; HEX1[4]     ; 10.368 ;        ;        ; 10.368 ;
; SW[7]      ; HEX1[5]     ; 10.890 ;        ;        ; 10.890 ;
; SW[7]      ; HEX1[6]     ; 8.630  ; 8.630  ; 8.630  ; 8.630  ;
; SW[8]      ; HEX1[0]     ; 9.704  ; 9.704  ; 9.704  ; 9.704  ;
; SW[8]      ; HEX1[1]     ; 9.406  ; 9.406  ; 9.406  ; 9.406  ;
; SW[8]      ; HEX1[2]     ; 9.701  ;        ;        ; 9.701  ;
; SW[8]      ; HEX1[3]     ; 11.127 ; 11.127 ; 11.127 ; 11.127 ;
; SW[8]      ; HEX1[4]     ;        ; 11.009 ; 11.009 ;        ;
; SW[8]      ; HEX1[5]     ; 11.560 ; 11.560 ; 11.560 ; 11.560 ;
; SW[8]      ; HEX1[6]     ; 9.301  ; 9.301  ; 9.301  ; 9.301  ;
; SW[9]      ; HEX1[0]     ; 9.543  ; 9.543  ; 9.543  ; 9.543  ;
; SW[9]      ; HEX1[1]     ; 9.221  ;        ;        ; 9.221  ;
; SW[9]      ; HEX1[2]     ; 9.515  ; 9.515  ; 9.515  ; 9.515  ;
; SW[9]      ; HEX1[3]     ; 10.941 ; 10.941 ; 10.941 ; 10.941 ;
; SW[9]      ; HEX1[4]     ; 10.847 ; 10.847 ; 10.847 ; 10.847 ;
; SW[9]      ; HEX1[5]     ; 11.342 ; 11.342 ; 11.342 ; 11.342 ;
; SW[9]      ; HEX1[6]     ; 9.113  ; 9.113  ; 9.113  ; 9.113  ;
; SW[10]     ; HEX1[0]     ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
; SW[10]     ; HEX1[1]     ; 8.073  ; 8.073  ; 8.073  ; 8.073  ;
; SW[10]     ; HEX1[2]     ; 8.367  ; 8.367  ; 8.367  ; 8.367  ;
; SW[10]     ; HEX1[3]     ; 9.797  ; 9.797  ; 9.797  ; 9.797  ;
; SW[10]     ; HEX1[4]     ;        ; 9.704  ; 9.704  ;        ;
; SW[10]     ; HEX1[5]     ; 10.226 ; 10.226 ; 10.226 ; 10.226 ;
; SW[10]     ; HEX1[6]     ; 7.963  ; 7.963  ; 7.963  ; 7.963  ;
; SW[14]     ; LEDR[12]    ; 9.635  ;        ;        ; 9.635  ;
; SW[15]     ; LEDR[13]    ; 9.648  ;        ;        ; 9.648  ;
; SW[16]     ; LEDR[14]    ; 9.688  ;        ;        ; 9.688  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[7]      ; HEX1[0]     ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; SW[7]      ; HEX1[1]     ; 4.623 ; 4.623 ; 4.623 ; 4.623 ;
; SW[7]      ; HEX1[2]     ;       ; 4.711 ; 4.711 ;       ;
; SW[7]      ; HEX1[3]     ; 5.279 ; 5.279 ; 5.279 ; 5.279 ;
; SW[7]      ; HEX1[4]     ; 5.381 ;       ;       ; 5.381 ;
; SW[7]      ; HEX1[5]     ; 5.620 ;       ;       ; 5.620 ;
; SW[7]      ; HEX1[6]     ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; SW[8]      ; HEX1[0]     ; 5.051 ; 5.051 ; 5.051 ; 5.051 ;
; SW[8]      ; HEX1[1]     ; 4.915 ; 4.915 ; 4.915 ; 4.915 ;
; SW[8]      ; HEX1[2]     ; 5.010 ;       ;       ; 5.010 ;
; SW[8]      ; HEX1[3]     ; 5.569 ; 5.569 ; 5.569 ; 5.569 ;
; SW[8]      ; HEX1[4]     ;       ; 5.676 ; 5.676 ;       ;
; SW[8]      ; HEX1[5]     ; 5.915 ; 5.915 ; 5.915 ; 5.915 ;
; SW[8]      ; HEX1[6]     ; 4.816 ; 4.816 ; 4.816 ; 4.816 ;
; SW[9]      ; HEX1[0]     ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; SW[9]      ; HEX1[1]     ; 4.821 ;       ;       ; 4.821 ;
; SW[9]      ; HEX1[2]     ; 4.911 ; 4.911 ; 4.911 ; 4.911 ;
; SW[9]      ; HEX1[3]     ; 5.474 ; 5.474 ; 5.474 ; 5.474 ;
; SW[9]      ; HEX1[4]     ; 5.575 ; 5.575 ; 5.575 ; 5.575 ;
; SW[9]      ; HEX1[5]     ; 5.813 ; 5.813 ; 5.813 ; 5.813 ;
; SW[9]      ; HEX1[6]     ; 4.714 ; 4.714 ; 4.714 ; 4.714 ;
; SW[10]     ; HEX1[0]     ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; SW[10]     ; HEX1[1]     ; 4.174 ; 4.174 ; 4.174 ; 4.174 ;
; SW[10]     ; HEX1[2]     ; 4.265 ; 4.265 ; 4.265 ; 4.265 ;
; SW[10]     ; HEX1[3]     ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; SW[10]     ; HEX1[4]     ;       ; 4.934 ; 4.934 ;       ;
; SW[10]     ; HEX1[5]     ; 5.173 ; 5.173 ; 5.173 ; 5.173 ;
; SW[10]     ; HEX1[6]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[14]     ; LEDR[12]    ; 5.522 ;       ;       ; 5.522 ;
; SW[15]     ; LEDR[13]    ; 5.527 ;       ;       ; 5.527 ;
; SW[16]     ; LEDR[14]    ; 5.562 ;       ;       ; 5.562 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[17]     ; SW[17]   ; 3293     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[17]     ; SW[17]   ; 3293     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 90    ; 90   ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 89    ; 89   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 29 12:40:02 2018
Info: Command: quartus_sta PraticaIV -c PraticaIV
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PraticaIV.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW[17] SW[17]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.593
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.593      -435.958 SW[17] 
Info (332146): Worst-case hold slack is -3.143
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.143      -108.045 SW[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -215.222 SW[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.370
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.370      -118.434 SW[17] 
Info (332146): Worst-case hold slack is -1.532
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.532       -64.549 SW[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -215.222 SW[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 482 megabytes
    Info: Processing ended: Fri Jun 29 12:40:03 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


