`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Create Date: 2019/05/15 21:58:16
//////////////////////////////////////////////////////////////////////////////////


module counter(clk, out);
input clk;
output [2:0] out;
reg [2:0] num;
assign out = num;

always @(posedge clk)  begin
    num <= num + 1;
end 
endmodule

