 2
Leadframe Routing and Memory Mapping in 
SiP Design 
z Subproject 4: Test technology for SiP Design 
z Subproject 6: 3D Numeric-Method-Based 
Thermal and Electromagnetic Modeling for 
SiP Design 
 
二、 計畫緣由與研究目的 
 
    隨著製程的進步，晶片間的匯流排所需要
的速度及頻寬越來越大，而系統的匯流排的速
度及頻寬則是取決於封裝的技術。然而封裝技
術的成長相對於晶片製程進步慢了許多，以致
兩者之間產生了越來越大的鴻溝(如圖一，圖表
資料來源：Rao R. Tummala, Fundamentals of 
microsystems packageing (international edition 
2001) page 73)，傳統的封裝技術越來越不能滿
足新製程晶片對於頻寬的需求。 
 
 
 
為解決訊號 on-chip 及 off-chip 傳遞速度
愈來愈大的差異， 因此有所謂 System-on-Chip
（SOC）的設計方法產生。然而隨著系統的複
雜度增加，將許多不同製程的晶片如記憶體晶
片、邏輯晶片整合在同一晶片，所需要的成本
成跳躍的增加。因此另一方面，為了考量成本
因素，有所謂 System-in-Package 的設計方法。
所謂 System-in-Package 是指將不同製程的晶
片，各自製造。之後，再利用製程包裝的技術
將晶片堆疊。圖二（圖表資料來源：Fraunhofer 
IZM）為 SOC 及 SiP 成本及 time-to-market 的比
較圖。我們可以看到，隨著系統複雜度的增加，
SOC 的成本遠高於 SiP。 
 
 
 
下列項目為 System-in-Package 的優勢: 
 讓產品更輕巧，適合於攜帶式產品的應用 
 減少連線長度(total wire length)，增進晶片
效能 
 整合不同製程的 IC 技術於一個封裝 
 加速產品研發上市時間 
 簡化 PCB 設計複雜度 
 
由於可攜式消費產品的需求與日俱增，
System-in-Package 技術可以整合系統元件以滿
足可攜式消費產品對於體積大小、產品效能等
強烈的需求，可以預測將來 System-in-Package
在封裝的市佔率勢必會有一定的長(如圖三，圖
表資料來源: Electronic Trends Publications and 
Prismark)，其中預估成長最快的將會是在 RF 
Cellular、WLAN/Bluetooth 等應用上。 
 
 
圖三 
System-in-Package 依照垂直連線(vertical 
connection)可以分成數類（如圖四(A)~(E) 資料
來源：2005 IEEE Design & Test of Computers），
前兩項技術之抽象模型很類似，敘述如下。然
 4
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
z 子計畫一：在 SiP 設計下的元件分配最佳化之
研發 
z 子計畫二：在 SiP 設計下之三維腳位指定及佈
局規劃技術研發 
z 子計畫三：在SiP設計下之散熱約束晶片堆疊, 
Leadframe 繞線及記憶體映成之研究 
z 子計畫四：在 SiP 設計下之測試技術研發 
z 子計畫六：在 SiP 設計下使用三維數值方法建
立熱傳與電磁模型 
 
圖五為規劃的設計流程及各子計畫間的
分工與整合關係。整個設計流程的輸入有兩種
情形。一種情形為整個系統由 spec (包含構成整
個系統的 functional modules、netlist 以及基於
設計、製程考量之 constraints 等) 開始，經過
整 個 設 計 流 程 ， 包 括 partitioning, pad 
assignment，floorplanning， routing 等步驟得的
結果。另一種情形為輸入之 chips 為第三者所產
生之 IC 產品，則設計流程將從給定之晶片加以
堆疊開始。 
 
以下，針對每一個子計畫研究規畫做一簡介 :  
 
子計畫一: 在 SiP 設計下的元件分配最佳化之
研發 
在本子計畫，我們將發展自動化的系統構
裝分割工具。設計早期作出的分割決定，對產
品的成本、良率及可靠度影響重大。同樣地，
分 割 的 結 果 也 決 定 自 動 化 晶 片 間 繞 線
(die-to-die routing)的可能性與品質。因此分割
問題在系統構裝設計流程中扮演關鍵角色。與
以往分割問題不同的是，在系統構裝分割流程
中我們必須同時將多項目標最佳化，也必須考
慮多重複雜的限制。我們要考慮的因素包括製
程的配合、Power/ground pads 的分佈、Signal 
pads 的數量與分佈、連接晶片的導線數量、熱 
(A) Wire Bounding (B )Micro Bump:3D package (C )Micro Bump:Face-to-Face 
(D)Though Via (E1)Capacitive coupling (E2)Inductors 
圖四 
 6
Leadframe Routing 演算法。首先將 nets 分割到
不同的層，再利用 routing 完全各層之 routing。 
(三) Memory Mapping 
在由多個 modules 所組成的 memory 
system 中，我們將探討設計方法，將 program
所使用的資料結構，映成到不同的 modules，
使得對每個 modules 之使用率平衡，達到散熱
效果，但是，另一方面，performance 之問題，
也必須 module 在 cost function 中。最後的目的
為，不影響 performance 下，移出 hot spot。 
 
子計畫四: 在 SiP 設計下之測試技術研發 
 
測試對產品的開發及可靠度有關鍵性的
影響，原因在於製程很難是完美的。總是不可
避免的，會有 defect 發生在 die 上面。Testing
的目的就是要將這些有 defect 的 die 給找出
來，以避免送到顧客手上在使用時發生問題。
但是測試是要花錢的，同時測的越完全，花費
越高。Cost- effective Testing 即是指在達成一定
品質要求下，讓測試成本降到可接受的範圍。
本子計劃將建立一個成本-品質評估系統。 
  
子計畫六:在SiP設計下使用三維數值方法建立
熱傳與電磁模型 
 
由於 SiP 帶領出新的封裝技術與奈米晶圓
製程技術整合，高階與高頻產品研發上將面臨
傳統封裝設計所沒有的問題與挑戰。尤其在設
計軟體上，我們預期三維數值方法才能建立
module 與 module 之間傳輸線準確的三維 RLC
模型、interconnect 與 interconnect 之間準確的
capacitive 與 inductive coupling 三維模型、晶
片堆疊時準確的 signal integrity 與 noise 
coupling 的三維模型建立、以及各個單晶片與
晶片堆疊時的準確三維散熱效應模型。本子計
畫將以三維數值方法建立熱傳與電磁模型，並
研究其準確性、驗證法、速度、容量、與整合
度。  
三、 研究方法 
 
各子計畫研究方法，請參閱各子計畫成果
報告。 
 
四、 研究成果 
 
各子計畫的主要研究成果簡述如下，詳細
內容請參閱各子計畫成果報告。 
  
(一)子計畫一：在 SiP 設計下的元件分配最佳化
之研發 
 
z The partitioning decision made early in the 
design process of system-in-package (SiP) 
can greatly influence the performance and 
the maximum temperature of the final 
system. The partitioning decision determines 
the layer assignment of each functional 
block. The pad distributions on the dies, the 
total number and length of bonding-wires, 
and the aerial congestion are all dependent 
on the partitioning solution. We developed 
two partitioning approaches for partitioning 
die-stacking SiP design. We derived an 
integer linear programming (ILP) based 
method as well as a simulated annealing (SA) 
based partitioner to solve this problem. Our 
partitioners can yield better layer assignment 
solution for SiP design compared to 
state-of-the art circuit partitioning tool, 
hmetis, in terms of estimated total bonding 
wirelength, pad count, and estimated 
temperature. 
z In SiP design, after layer assignment, the 
number of pads required by each die is fixed. 
We developed an automatic SiP pad 
assignment tool to assign inter-die signals to 
die pads in co-operation with subproject 2. 
Our tool can minimize the total bonding 
wirelength and make sure that no illegal 
crossing is generated. We showed that there 
are some practical special cases that can be 
solved optimally using a minimum-cost flow 
based approach. For the general cases, we 
 8
fabricate 3D ICs. Without detouring inter-die 
signal connections toward wire bonding pads 
located at the boundaries of dies, TSVs 
directly drill through silicon substrate and 
connect inter-die signals. Compared to the 
wire bonding technology, a TSV is much 
smaller than a wire bonding pad. Therefore, 
TSV technology can achieve high -density 
interconnections and high-bandwidth 
die-to-die communication within a 3D IC. In 
this subproject, we have investigated a 
floorplanning problem for 3D ICs that use 
TSVs to connect signals between dies. 
Although literature is abundant on 3D-IC 
floorplanning, none of them considers the 
areas and positions of TSVs. Our 
experimental results reveal that ignoring the 
areas and positions of TSVs during 
floorplanning, not only about 30% of nets 
possess TSVs that cannot be put into the 
white space within the bounding boxes of 
pins, but also the total wirelength is 
underestimated by about 27%. To cope with 
these shortcomings, we have developed a 
two-stage fixed-outline floorplaning 
approach, where stage one simultaneously 
places hard macros and assigns TSVs to 
white-space blocks for wirelength reduction 
while stage two further improves wirelength 
by reassigning TSVs. In addition, we have 
enhanced the floorplanning approach to 
considering the thermal issue by assigning 
thermal TSVs into white-space blocks as 
well so that on-chip peak temperature can be 
further reduced in a more effective manner. 
Both the floorplanning approach and the 
enhanced one have been implemented, and 
extensive experiments have been conducted 
to show their robustness. Part of the work 
was in collaboration with subproject 3.  
 
(三)子計畫三：在 SiP 設計下之散熱約束晶片堆
疊, Leadframe 繞線及記憶體映成之研究  
 
z Chip Stacking under Thermal Constraint: 晶
片堆疊最大的挑戰即為散熱問題。在一般
的設計方法中，有關熱能限制的問題，多
半在實體設計(physical design)的平面佈局
(floorplan)與配置(placement)階段考慮。然
而，在 SiP 的設計中，所要被堆疊的晶片，
常常是各別被設計、生產的。在這樣的情
形下，晶片在堆疊後，彼此之間的熱能效
應問題，必須在堆疊時納入考慮。 在本
部份我們探討在給定的散熱條件下，找尋
晶片堆疊次序，使得 leadframe 之層數最
少。晶片堆疊或並排；堆疊之次序都將影
響 leadframe 所需之層數。而 leadframe 之
層數為 System-in-Package 之最重要的成本
因素。因此，搜尋最佳的堆疊次序為
System-in-Package 很重要的一個設計問
題。如果直接解決這問題，似乎必須採用
所謂的窮舉方法（exhaustive search），才可
找到最好的解。然而，利用窮舉方法對於
大 size 的問題，將耗費很多的時間，甚至
無法求解。然而根據 System-in-Package 之
技術限制，我們發現在堆疊的大小有很多
限制，我們根據這些限制，將不可能的解
答 prune 掉，如此加快運算速度，以解決
大 size 的 問 題 。 另 一 方 面 ，
System-in-Package 最大的挑戰是散熱問
題。將多層的 IC 堆疊將造成更嚴重的散熱
問題。我們探討如何設計在給定的散熱條
件下，完成晶片堆疊以減少 leadframe 之層
數。這個步驟的輸入，有兩種情形。一種
情形為，整個系統由 spec 開始，都是由設
計者經過設計流程，包括 partition, pad 
assignment，floor planning， chip routing
步驟得到的 chip 結果，這個結果將視為
chip stracking 之 initial solution，透過本步
驟，調整得到更佳的結果。另一種情形為，
輸入之 chip 為第三者所產生之 IC 產品，
則我們須從給定之晶片重新堆疊。 
 10
與此問題相關的因素(變數)有 bare die 之成
本及良率，SiP 所需之 die 的個數，測試成
本及 fault coverage (FC)，assembly 之成本
及良率，assembly 過程中引入新的 defect
之機率及送出有問題之 SiP 產品給顧客的
賠償金。本計畫已研究並順利提出此一多
變數的成本-品質評估系統，及供 SiP 設計
時參考。 
 
(四) 子計畫六：在 SiP 設計下使用三維數值方
法建立熱傳與電磁模型 
 
z 研發 System-in-Package (SiP)設計自動化
相關的重點技術，包括：建立電磁模型，
如圖六所示。完成一個新的三維數值軟體： 
NTHU Advanced Interconnect Modeling 
(NAIM)。這個新的三維數值軟體 NAIM 
克服耗時與高容量需求障礙，採用三維數
值方法來支援 System-in-Package EDA (SiP 
EDA) 電磁模型。Summer 2008 NAIM 已
在新竹園區鈺創科技採用，效率高，準確，
可提供 SiP 高容量設計需求，並在 June 
2009 技轉給美商台灣新思科技有限公司
採用。 
z 研發 System-in-Package (SiP)設計自動
化相關的重點技術，包括：建立熱傳模型，
如圖七所示，目前所遭遇之困難在驗證。
因應對策為與工研院及新創兆心科技股份
有限公司熱傳模型驗證。 
z 採用三維數值方法建立: (3) 晶片堆疊時
準 確 的 signal integrity 與 noise 
coupling 的三維模型建立，如圖八所示。 
 
 12
 
圖七 
 
 
 
圖八 
 14
• Y.-C. Chen and C.-Y. Wang, “Fast Node Merging with Don＇t Cares Using Logic 
Implications,＂ to appear in IEEE Transactions on Computer-Aided Design of Integrated 
Circuits and Systems.                                              (子計畫四) 
• Y.-C. Chen and C.-Y. Wang, “Node Addition and Removal in the Presence of Don＇t 
Cares,＂ in Proceedings of Design Automation Conference, pp. 505-510, 2010. (Best Paper 
Nominee)                                                        (子計畫四)        
• J.-T. Tsai, C.-Y. Wang, and K.-J. Chang, “Reachability Analysis of Sequential Circuits,＂ 
in Proceedings of International Symposium on VLSI Design, Automation & Test, pp. 
181-184,2010                                                     (子計畫四) 
• Y.-C. Chen and C.-Y. Wang, “Fast Detection of Node Mergers Using Logic 
Implications,＂ in Proceedings of International Conference on Computer-Aided Design, pp. 
785-788,2009.                                                    (子計畫四) 
• Y.-H. Chang, C.-Y. Wang, and Y.-A. Chen, “GA2CO: Peak Temperature Estimation of 
VLSI Circuits,＂ in Proceedings of International SOC Design Conference, pp. 345-348, 
2009.                                                           (子計畫四)         
• C.-H. Lin, C.-Y. Wang, and Y.-C. Chen, “Dependent Latch Identification in Reachable 
State Space,＂ IEEE Transactions on Computer-Aided Design of Integrated Circuits and 
Systems, pp.1113-1126, August 2009.                               (子計畫四) 
• M.-S. Chan, C.-Y. Wang, and Y.-C. Chen, “An Efficient Approach to SiP Design 
Integration,＂ in Proceedings of International       Symposium on Quality Electronic 
Design,pp.241-247,2009.                                           (子計畫四) 
• K.J. Chang et al., “A Clustering Analysis Model for Golden Die Extraction Based on 
Wafer Acceptance Test at Semiconductor R&D Stage,＂ to appear in Journal of Test and 
Evaluation.                                                       (子計畫六) 
• K.J. Chang et al., “Electromagnetic Simulations for Gigahertz 3D IC and SiP RLCK 
Modeling,＂ in Proceedings of Ambient GCOE VLSI Workshop, pp. 18-21, 2009.  
                   (子計畫六) 
• K.J. Chang et al., “4K-cells Resistive and Charge-Base-Capacitive Measurement Test 
Structure Array for CMOS Logic Process Development, Monitor, and Model,＂ in 
Proceedings of IEEE ICMTS, pp. 216-220, 2009.                        (子計畫六) 
• K.J. Chang et al., “Modeling and Validating Gigahertz-Level Time-Domain Multi-Port 
Sub-65nm Transmission-Line Parameters,＂ in Proceedings of VMIC Conference, pp. 
386-392,2008.                                                    (子計畫六) 
• K.J. Chang, “Impact Quantification of the Dummy Metal Fills on Nanometer VLSI 
Designs for DFM,＂ in Proceedings of International Symposium on VLSI Design, 
Automation&Test,pp.291-294,2008.                                   (子計畫六) 
• K.J. Chang et al., “Three-Dimensional Electromagnetic Modeling of System-in-Package 
and System-on-Glass Transmission-Line Parameters for DFM,＂ Proceedings of ISTC 
Conference, pp. 138-143, 2008.                                      (子計畫六) 
 
 
 
 
 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2010/12/29
國科會補助計畫
計畫名稱: 總計畫(3/3)
計畫主持人: 王廷基
計畫編號: 98-2220-E-007-011- 學門領域: 晶片科技計畫--整合型學術研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 ■申請中 □無 
技轉：■已技轉 □洽談中 □無 
其他：（以 100字為限） 
