 2
使用系統設計與電路合成建構低尖峰電流的系統單晶片之自動化研究(III) 
 Research in Design Automation for Constructing SOC Chips with Low Peak Currents by System Design 
and Circuit Synthesis (III) 
計畫編號：NSC 98-2221-E-018 -015 - 
執行期間：98 年 8 月 1 日 至 99 年 12 月 31 日 
主持人：吳宗益 國立彰化師範大學電子工程學系副教授 
 
一、 中、英文摘要及關鍵詞 
此計畫的重點在研究如何處理訊號完整之
電源電壓降問題，電源電壓降會影響電路的執
行速度及正確性，而造成電壓源下降的主因即
是過高的尖峰電流值。 
此計畫引進兩種技術到高階合成的排程作
業中，以便達成降低高階合成電路的尖峰電流
值。這兩種技術分別為「平衡所有控制步驟的
電流消耗值」以及「延遲控制步驟半個時脈週
期」。 
雖然最近幾年有學者發表「能考量高階合
成電路之尖峰電流值的文獻」，不過他們使用
的運算單元之電流消耗模型不夠精準，所以不
一定能達到他們所宣稱的效果。在此計畫我們
使用較準確的電流消耗模型，期望我們所開發
的系統能合成出真正低尖峰電流的電路。 
關鍵詞：電源電壓降，尖峰電流，高階合成  
 
The major purpose of this project is to study 
how to solve the IR drop problem that is one of 
signal integrity problems. IR drop can affect the 
performance and the reliability of a circuit. It is 
resulted in high peak current.  
In the project, we reduce the peak current 
during HLS stage. There are two techniques used 
in our HLS scheduling to reduce the peak current. 
One is equalizing the current consumption of each 
control step; another is postponing the control step 
by a half cycle.  
In the recent years, some scholars published 
HLS papers that proposed some algorithms and 
techniques for reducing the peak current of a 
synthesis circuit. However, because the current 
models of function units used by them are too 
simple, we doubt the accuracy of their experiments. 
In this project, we use more accurate current 
models for getting the correct synthesis circuits. 
 
Keywords: IR Drop, Peak Current, 
High-Level-Synthesis 
 
 
二、 前言  
由於使用超深次微米製程的晶片在訊號完
整上面臨一些新的難題，因此為了確保晶片的
功能無誤，超深次微米的電路設計工程師需要
仔細考慮這些在舊製程下幾乎可以忽略的訊號
完整問題。我們研究計畫的重點在於「如何解
決超深次微米晶片內 IR Drop 與 Ground Bounce
問題」。利用減低晶片內電路的尖峰電流值（Peak 
Current，或稱 Maximum Current）是一個解決 IR 
Drop 與 Ground Bounce 的好方法，至於如何降
低電路的 Peak Current 就有待研究。 
對高階合成而言，數學與邏輯運算電路是
每個控制步驟（Control Steps）中消耗電流的主
角，如果我們可以透過排程（Scheduling）的技
術將這些數學與邏輯運算平均分散在各個控制
步驟中，那就可以達成降低尖峰電流值的目
的，最近幾年有學者使用類似的方法來做「低
尖峰電流值的高階合成」，可惜他們用的運算單
元之電流消耗模型過分簡化，所以我們推測他
們的合成電路不一定可以達到他們所宣稱的效
果。 
本計畫引進兩種技術到高階合成的排程作
業中，以便達成降低高階合成電路的尖峰電流
值。這兩種技術分別為「平衡所有控制步驟的
 4
五、 實現 
我們使用「混合使用正負緣觸發的暫存器」
來實現上個章節提出的方法。圖四畫出各個暫
存器更新其值的時刻，如果依此圖建構電路應
該可以達到錯開+1 與+2 的尖峰用電時間，而且
此電路也只需要一個有限狀態機。 
六、 實驗結果 
我們對高階合成的幾個 Benchmarks 作了一
些實驗，結果大致符合預期。 
例 如 圖 五 的 DWT （ Discrete Wavelet 
Transformation）之 DFG（假設 Timing Constraint
是 10 個 Control Steps，而且加法器與乘法器都
只須一個Control Step即可完成運算），一般HLS 
的 Optimization Algorithms（如[2]的 Algorithm）
可以Schedule出最低Peak Current的結果為︰一
個加法器與一個乘法器同時用電。但使用我們
的 Optimization Algorithm 可以延後加法器或乘
法器半個 Control Step，所以結果會變好。 
我們的實驗使用之加法器與乘法器的
Current Models 如圖三所示。 
表一列了已完成的三個 Benchmarks 的實驗
結果，與其它 Algorithms[2][5]相比，我們所提
的 Algorithm 可以多降低合成電路 0%~30%的尖
峰電流量。DCT Benchmark 的結果較特別，它
有四個乘法 Operator 一定要在 Control Step 2 來
執行，原因是這四個乘法Operator都落在Critical 
Path 上，所以無法以[2]或我們的技術來加以錯
開，而且四個乘法器的電流量又是整個排程的
Peak Current，因此我們的演算法無法對這
Benchmark 再做 Optimization。圖六是 DCT 
Benchmark 的 DFG。 
表一︰尖峰電流實驗結果（Control Step 固定） 
Benchmark Control Steps 
Traditional 
Algorithm[2][5] 
Our Proposed 
Algorithm 
DWT 10 44  (1*/1+) 31 
DCT 8 120  (4*) 120 
EWF 14 74  (1*/3+) 66 
 
七、 結論  
在此計畫我們提出一個新的技術，實驗結
果顯示此技術確實比先前學者所提的降低合成
電路的尖峰電流量之技術優秀。 
八、 參考文獻  
[1] W. T. Yen, C. H. Cheng, and S. H. Huang, 
“Simultaneous Application of Power Management 
Scheduling and Operation Delay Selection for Peak 
a b c d e 
o1 o2
1 
2 
control 
step 
t1 
t3 
t2 
clock 
圖四：混合使用正負緣觸發暫存器的新排程。 
+1 
+1
+2
rc rd 
ra rb 
rt1 re 暫存器 
圖三：Multiplier 與 Adder 的 Current Waveform 
Model。 
CLK 
 
1 Cycle 
I 
T 
T
V 
I 
T 
Multiplier 
Adder 
30 
15 
NOP 
NOP 
圖五：DWT 之 DFG。
 6
 
 
國科會補助計畫衍生研發成果推廣資料表 
日期：100 年 2 月 28 日 
國科會補助計畫 
計畫名稱：使用系統設計與電路合成建構低尖峰電流的系統單晶
片之自動化研究(III) 
計畫主持人：吳宗益         
計畫編號：NSC 98-2221-E-018 -015 -             
學門領域：積體電路及系統設計 
（中文）低尖峰電流的高階合成技術 
研發成果名稱 （英文）Low Peak Current for High Level Synthesis 
成果歸屬機構 彰師大 發明人 (創作人) 吳宗益 
中文：在電路系統中，透過減少系統的峰值電流可以緩衝電源電
壓降的影響。我們為降低高階合成電路之尖峰電流值，開發出兩
種技術，分別為「平衡所有控制步驟的電流消耗值」以及「延遲
技術」。 
技術說明 
英文：In a circuit system, IR drop effect can be alleviated by reducing 
the peak current of the system. There are two techniques used in our 
HLS scheduling to reduce the peak current. One is equalizing the 
current consumption of each control step; another is a postponing 
approach. 
產業別 IC 設計產業之 SoC 晶片設計與自動化軟體 
技術/產品應用範圍 數位 DSP 晶片或電路。 
技術移轉可行性及預期
效益 
佳 
     註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
 
 2
Tree of Block Matching Circuit”得到我們想要的Carry-Lookahead Adders (CLAs)。
最後再依照兩步部分基於字節的計算方案，如果SADH5b加SADL3b具有機率p則是最低
SAD。  
二、與會心得 
這次是學生首次在國際會議上與各界學者交流討論，可說是一次非常難得的機會，在這
次的研討會讓我成長許多，不僅讓我學會如何以英文流暢的演說並且講解自己的研究成
果，以及台風的訓練。但是我還是有很多需要加強的地方，特別是在英文表達能力的訓
練，如果能夠流暢的與國外的學者、同學做溝通與討論的話，一定能得到更多的啟發與
經驗的分享，對於自己的學習與研究上都會有更多收穫。 
這次參加國際Cool Chip XIII會議，可說是獲益良多，不但更了解將來研究與產業的趨
勢，也看到了電子設計領域各方面的研究成果，也充實了許多的知識。除此之外，我也
參與了許多精彩論文的發表，了解來自世界各地相同領域的研究發展，使我了解到目前
研究主題的未來發展趨勢。因此，希望能夠朝著未來研究方向，使得自己的研究不斷的
成長與成熟。 
三、建議 
記得看當地氣象，以免忘記帶冬季外套。 
四、攜回資料名稱及內容 
Proceedings. 
五、其他 
 A Two-Step Partial-Byte-Based Computation Scheme  
for a Low-Power High-Performance Block Matching Circuit 
 
Tsung-Yi Wu    How-Rern Lin    Shi-Yi Huang    You-Da Lin    Jing-Wen Shi 
Department of Electronic Engineering, National Changhua University of Education, TAIWAN 
E-mail: tywu@cc.ncue.edu.tw
 II ... I   I NTRODUCTII ON   
II V...   TWO-- STEPP    PARTII AL-- BYTE-- BASS ED   COMPP UTA--     Block h
a current frame block (CFB) by finding 
the best match g reference frame block (RFB) in the 
coordinate is (x+k, y+l) 
 R(x + k + i, y + l + j) is the value of a RFB’s pixel whose 
 Matc ing Technique (BMT) 
TII ON   SCHEME   z BMT predicts 
in  For Implementing Low-Power & High-Performance 
search area of the reference frame. 
z Matching Criterion: Sum of Absolute Difference (SAD) 
 C(x+k, y+l) is the value of a CFB’s pixel whose 
coordinate is (x + k + i, y + l + j) 
 M: width of CFB; N: length of CFB 
 We choose Full Search Block Matching Algorithm 
(FSBMA) for our work. 
II I.   FULL   SEARCH   BLOCK   MATCHING ALGORITHM   I.. I    I
 The vector between the CFB’s top-left corner and 
 the top-left corner of the found best matching RFB
is called Motion Vector (MV). 
 Our Specific tion 
z Block Size = 8 x 8, Search Area = 15 x 15 
a
II II.   ADDER   TREE   OFII.. F    BLOCK   MATCHII NG   CII RCUII T   
 Adder Tree  
z  7-Statege (7-Level) Pipeline 
 Using Carry-Lookahead Adders (CLAs) Rather 
Adders (CRAs)  
 
than Carry-Ripple 
 
 
FSBMA etc. 
 Procedure 
z First Step 
 Computing the Partial SAD of a high 5-bit CFB (SADH5b) 
z Second Step 
H5b plus SADL3b (the partial SAD for the low 3-bit 
s the probability p to be the mini e 
power reduction the second step is not 
 If SAD
CFB) ha mum SAD, th
second step is launched for computing the SADL3b.  
 However, for 
launched if the probability p is ZERO! 
 Definitions 
z CH5b(x+k, y+l): high 5-bit value of C(x+k, y+l) 
z RH5b(x + k + i, y + l + j): high 5-bit value of R(x + k + i, y 
f SADL3b(i, j) is similar to that of SADH5b(i, j) 
umulated 
+ l + j) 
z Definition o
 CL3b(x+k, y+l) − RL3b(x + k + i, y + l + j) is acc
for constructing SADL3b(i, j) if C(x + k, y + l) > R(x + k + i, 
y + l + j); otherwise RL3b(x + k + i, y + l + j) − CL3b(x + k, y 
+ l) is accumulated. 
L3b The value of SAD (i, j) may be negative 
 Power of Adder Tree
z Traditional whole-byte-based (WBB) circuit 
PWBB = 64*8*log28 + 32*9*l  16*10*log210 + 8*11* 
log211 + 4*12* g214 = 3606 
BB) circuit 
* log28 + 
g 11= 3475 
 
(s) 
og29 +
log212 + 2*13*log213 + 14*lo
z Our partial-byte-based (P
PH5b = 64*5*log25 + 32*6*log26 + 16*7*log27 + 8*8
4*9*log29 + 2*10*log210 + 11*log211 = 1963 
PL3b = 64*4*log24 + 32*5*log25 + 16*6*log26 + 8*7* log27 + 
 = 1474 4*8*log28 + 2*9*log29 + 10*log210
PPBB = P + α*P  + P < 3437 + 11*loH5b L3b merge 2
 α is Skip Ratio 
0 ≤ α ≤ 1 
 Performance of Adder Tree(s) 
tional whole-byte-based circuit:  log 14 z Tra  
47 
di 2 = 3.82
z Our partial-byte-based circuit:   log2 11 = 3.
V.   EXPERIMENTA.. P I L  R ESS ULTSS    
 Storage and Controller are not counted 
 
Adder Time Area Power 
CRA O(n) O(n) O(n) 
CLA O(log n) O(n * log n) O(n * log n) 
Video Skip Ratio α 
Power 
Reduction 
Football 40.5% 17.4%  
Foreman 44.5%  19.1%  
∑ ∑− − −++= 1M 1N )ly,kx(C|)j,i(SAD
= =0k 0l
|)j++++ ly,ikx(R
 
 
 
 
 
 
adder adder 
adder 
adder adder
adder
adder adder 
adder 
SAD 
+/−C0 
+/−R0 
+/−C1 +/−C62 +/−C63
Level 1 
Level 2 
Level 6 
Level 7 
+/−R1 +/−R62 +/−R63
∑ ∑− −1M 1N
= =
++++−++=
0k 0l
b5Hb5Hb5H ly,ikx(R)ly,kx(C|)j,i(SAD |)j
SAD 
SADH5b 
SADL3b 
Bit 14       9          4 3 2 1 
Step 1
Step 2
± 
98年度專題研究計畫研究成果彙整表 
計畫主持人：吳宗益 計畫編號：98-2221-E-018-015- 
計畫名稱：使用系統設計與電路合成建構低尖峰電流的系統單晶片之自動化研究(III) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 7 7 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 3 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
