TimeQuest Timing Analyzer report for V20_VGA
Thu Jul 16 12:51:05 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'mclk'
 14. Slow 1200mV 85C Model Hold: 'mclk'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'mclk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Setup: 'mclk'
 29. Slow 1200mV 0C Model Hold: 'mclk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'mclk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk'
 42. Fast 1200mV 0C Model Setup: 'mclk'
 43. Fast 1200mV 0C Model Hold: 'mclk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'mclk'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; V20_VGA                                                           ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE10F17C8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }  ;
; mclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { mclk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 298.06 MHz ; 298.06 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.355 ; -43.157            ;
; mclk  ; -0.073 ; -0.073             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; mclk  ; 0.011 ; 0.000              ;
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; mclk  ; -3.000 ; -4.487                           ;
; clk   ; -1.487 ; -37.175                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                           ;
+--------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.355 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.274      ;
; -2.355 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.274      ;
; -2.355 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.274      ;
; -2.355 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.274      ;
; -2.355 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.274      ;
; -2.355 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.274      ;
; -2.355 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.274      ;
; -2.355 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.274      ;
; -2.250 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.169      ;
; -2.250 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.169      ;
; -2.250 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.169      ;
; -2.250 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.169      ;
; -2.250 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.169      ;
; -2.250 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.169      ;
; -2.250 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.169      ;
; -2.250 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.169      ;
; -2.195 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.114      ;
; -2.112 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.031      ;
; -2.112 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.031      ;
; -2.112 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.031      ;
; -2.112 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.031      ;
; -2.112 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.031      ;
; -2.112 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.031      ;
; -2.112 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.031      ;
; -2.112 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.031      ;
; -2.090 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.009      ;
; -2.065 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.984      ;
; -2.027 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.946      ;
; -2.027 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.946      ;
; -2.027 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.946      ;
; -2.027 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.946      ;
; -2.027 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.946      ;
; -2.027 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.946      ;
; -2.027 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.946      ;
; -2.027 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.946      ;
; -2.018 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.937      ;
; -1.996 ; hvsync_generator:syncgen|CounterX[8]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.915      ;
; -1.976 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.895      ;
; -1.976 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.895      ;
; -1.976 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.895      ;
; -1.976 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.895      ;
; -1.976 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.895      ;
; -1.976 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.895      ;
; -1.976 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.895      ;
; -1.976 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.895      ;
; -1.952 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.871      ;
; -1.945 ; hvsync_generator:syncgen|CounterX[8]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.395      ; 3.341      ;
; -1.944 ; hvsync_generator:syncgen|CounterX[8]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.395      ; 3.340      ;
; -1.929 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.848      ;
; -1.917 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.836      ;
; -1.904 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.823      ;
; -1.893 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.812      ;
; -1.891 ; hvsync_generator:syncgen|CounterX[6]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.810      ;
; -1.882 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.801      ;
; -1.861 ; hvsync_generator:syncgen|CounterY[4]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.780      ;
; -1.853 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.772      ;
; -1.853 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.772      ;
; -1.853 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.772      ;
; -1.853 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.772      ;
; -1.853 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.772      ;
; -1.853 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.772      ;
; -1.853 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.772      ;
; -1.853 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.772      ;
; -1.850 ; hvsync_generator:syncgen|CounterY[8]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.769      ;
; -1.849 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.768      ;
; -1.849 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.768      ;
; -1.849 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.768      ;
; -1.849 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.768      ;
; -1.849 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.768      ;
; -1.849 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.768      ;
; -1.849 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.768      ;
; -1.849 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.768      ;
; -1.843 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.762      ;
; -1.840 ; hvsync_generator:syncgen|CounterX[6]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.395      ; 3.236      ;
; -1.839 ; hvsync_generator:syncgen|CounterX[6]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.395      ; 3.235      ;
; -1.837 ; hvsync_generator:syncgen|CounterY[7]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.756      ;
; -1.816 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.735      ;
; -1.816 ; hvsync_generator:syncgen|inDisplayArea ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.578     ; 2.239      ;
; -1.801 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.720      ;
; -1.794 ; hvsync_generator:syncgen|CounterY[4]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.395      ; 3.190      ;
; -1.793 ; hvsync_generator:syncgen|CounterY[4]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.395      ; 3.189      ;
; -1.788 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.707      ;
; -1.788 ; hvsync_generator:syncgen|CounterX[7]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.707      ;
; -1.786 ; hvsync_generator:syncgen|CounterY[7]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.395      ; 3.182      ;
; -1.785 ; hvsync_generator:syncgen|CounterY[7]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.395      ; 3.181      ;
; -1.783 ; hvsync_generator:syncgen|CounterY[8]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.395      ; 3.179      ;
; -1.782 ; hvsync_generator:syncgen|CounterY[8]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.395      ; 3.178      ;
; -1.779 ; hvsync_generator:syncgen|CounterX[9]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.698      ;
; -1.768 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.687      ;
; -1.757 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.676      ;
; -1.757 ; hvsync_generator:syncgen|CounterY[6]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.676      ;
; -1.749 ; hvsync_generator:syncgen|inDisplayArea ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; -0.101     ; 2.649      ;
; -1.748 ; hvsync_generator:syncgen|inDisplayArea ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; -0.101     ; 2.648      ;
; -1.739 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.658      ;
; -1.735 ; hvsync_generator:syncgen|CounterX[5]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.654      ;
; -1.724 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.643      ;
; -1.724 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.643      ;
; -1.724 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.643      ;
; -1.724 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.643      ;
; -1.724 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.643      ;
+--------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mclk'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.073 ; clk       ; clk     ; clk          ; mclk        ; 0.500        ; 1.846      ; 2.671      ;
; 0.487  ; clk       ; clk     ; clk          ; mclk        ; 1.000        ; 1.846      ; 2.611      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mclk'                                                                ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.011 ; clk       ; clk     ; clk          ; mclk        ; 0.000        ; 1.914      ; 2.428      ;
; 0.572 ; clk       ; clk     ; clk          ; mclk        ; -0.500       ; 1.914      ; 2.489      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; hvsync_generator:syncgen|inDisplayArea ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.452 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[0]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.507 ; hvsync_generator:syncgen|CounterY[8]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.743 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.745 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.752 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.046      ;
; 0.754 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.048      ;
; 0.764 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.768 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.062      ;
; 0.769 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[0]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.063      ;
; 0.770 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.064      ;
; 0.771 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.065      ;
; 0.772 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.066      ;
; 0.773 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.067      ;
; 0.780 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.074      ;
; 0.783 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.077      ;
; 0.966 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.260      ;
; 0.968 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.262      ;
; 1.039 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.578      ; 1.829      ;
; 1.040 ; hvsync_generator:syncgen|CounterY[8]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.578      ; 1.830      ;
; 1.047 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.341      ;
; 1.078 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.372      ;
; 1.098 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.098 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.106 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.400      ;
; 1.107 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.107 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.107 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.115 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.124 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.133 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.427      ;
; 1.134 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.428      ;
; 1.137 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.431      ;
; 1.140 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.578      ; 1.930      ;
; 1.141 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.435      ;
; 1.143 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.437      ;
; 1.150 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.444      ;
; 1.167 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterX[8]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.461      ;
; 1.178 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.578      ; 1.968      ;
; 1.198 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.578      ; 1.988      ;
; 1.198 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.492      ;
; 1.210 ; hvsync_generator:syncgen|inDisplayArea ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.101      ; 1.523      ;
; 1.211 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[9]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.505      ;
; 1.211 ; hvsync_generator:syncgen|inDisplayArea ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.101      ; 1.524      ;
; 1.224 ; hvsync_generator:syncgen|CounterY[5]   ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.578      ; 2.014      ;
; 1.225 ; hvsync_generator:syncgen|CounterY[5]   ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.578      ; 2.015      ;
; 1.229 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.523      ;
; 1.229 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.523      ;
; 1.231 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.525      ;
; 1.238 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.532      ;
; 1.238 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.532      ;
; 1.238 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.532      ;
; 1.246 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.540      ;
; 1.247 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.541      ;
; 1.247 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.541      ;
; 1.247 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.541      ;
; 1.255 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.549      ;
; 1.255 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.549      ;
; 1.255 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.549      ;
; 1.256 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.550      ;
; 1.256 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.550      ;
; 1.256 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.550      ;
; 1.264 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.558      ;
; 1.264 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.558      ;
; 1.274 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.568      ;
; 1.281 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.575      ;
; 1.298 ; hvsync_generator:syncgen|inDisplayArea ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; -0.395     ; 1.115      ;
; 1.299 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.593      ;
; 1.305 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.599      ;
; 1.312 ; hvsync_generator:syncgen|CounterY[5]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.606      ;
; 1.320 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.614      ;
; 1.323 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.617      ;
; 1.329 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.578      ; 2.119      ;
; 1.332 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.626      ;
; 1.339 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.633      ;
; 1.345 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.578      ; 2.135      ;
; 1.358 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.578      ; 2.148      ;
; 1.359 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.578      ; 2.149      ;
; 1.369 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.663      ;
; 1.369 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.663      ;
; 1.372 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[9]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.666      ;
; 1.378 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.672      ;
; 1.378 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.672      ;
; 1.378 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.672      ;
; 1.380 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.674      ;
; 1.386 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.680      ;
; 1.387 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.681      ;
; 1.387 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.681      ;
; 1.389 ; hvsync_generator:syncgen|CounterY[8]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.683      ;
; 1.395 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.689      ;
; 1.395 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.689      ;
; 1.396 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.690      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mclk'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; mclk  ; Rise       ; mclk         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; clk          ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; clk          ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; clk          ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; clk|clk      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|i ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|o ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; clk|clk      ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|inDisplayArea ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|vga_HS        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|vga_VS        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_B~reg0                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_G~reg0                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_R~reg0                             ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|inDisplayArea ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_G~reg0                             ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_R~reg0                             ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[0]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[1]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[2]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[3]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[4]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[5]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[6]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[7]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[8]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[9]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[0]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[1]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[2]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[3]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[4]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[5]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[6]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[7]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[8]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|vga_HS        ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|vga_VS        ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_B~reg0                             ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[0]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[1]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[2]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[3]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[4]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[5]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[6]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[7]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[8]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[9]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[0]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[1]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[2]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[3]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[4]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[5]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[6]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[7]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[8]   ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|vga_HS        ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|vga_VS        ;
; 0.317  ; 0.505        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_B~reg0                             ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|inDisplayArea ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_G~reg0                             ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_R~reg0                             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[0]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[1]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[2]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[3]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[4]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[5]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[6]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[7]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[8]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[9]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[0]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[1]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[2]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[3]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[4]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[5]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[6]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[7]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[8]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|vga_HS|clk                     ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|vga_VS|clk                     ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_B~reg0|clk                         ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|inDisplayArea|clk              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_G~reg0|clk                         ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_R~reg0|clk                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; vga_B      ; clk        ; 6.878 ; 6.744 ; Rise       ; clk             ;
; vga_G      ; clk        ; 7.033 ; 6.962 ; Rise       ; clk             ;
; vga_R      ; clk        ; 7.161 ; 7.073 ; Rise       ; clk             ;
; vga_h_sync ; clk        ; 6.902 ; 7.010 ; Rise       ; clk             ;
; vga_v_sync ; clk        ; 6.615 ; 6.675 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; vga_B      ; clk        ; 6.613 ; 6.482 ; Rise       ; clk             ;
; vga_G      ; clk        ; 6.757 ; 6.687 ; Rise       ; clk             ;
; vga_R      ; clk        ; 6.886 ; 6.798 ; Rise       ; clk             ;
; vga_h_sync ; clk        ; 6.632 ; 6.737 ; Rise       ; clk             ;
; vga_v_sync ; clk        ; 6.357 ; 6.415 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 319.18 MHz ; 319.18 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.133 ; -37.980           ;
; mclk  ; -0.014 ; -0.014            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; mclk  ; 0.015 ; 0.000             ;
; clk   ; 0.381 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; mclk  ; -3.000 ; -4.487                          ;
; clk   ; -1.487 ; -37.175                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+--------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.133 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.062      ;
; -2.133 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.062      ;
; -2.133 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.062      ;
; -2.133 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.062      ;
; -2.133 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.062      ;
; -2.133 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.062      ;
; -2.133 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.062      ;
; -2.133 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.062      ;
; -2.070 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.999      ;
; -2.070 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.999      ;
; -2.070 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.999      ;
; -2.070 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.999      ;
; -2.070 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.999      ;
; -2.070 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.999      ;
; -2.070 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.999      ;
; -2.070 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.999      ;
; -1.981 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.910      ;
; -1.937 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.866      ;
; -1.937 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.866      ;
; -1.937 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.866      ;
; -1.937 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.866      ;
; -1.937 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.866      ;
; -1.937 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.866      ;
; -1.937 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.866      ;
; -1.937 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.866      ;
; -1.918 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.847      ;
; -1.815 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.744      ;
; -1.815 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.744      ;
; -1.815 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.744      ;
; -1.815 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.744      ;
; -1.815 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.744      ;
; -1.815 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.744      ;
; -1.815 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.744      ;
; -1.815 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.744      ;
; -1.803 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.732      ;
; -1.803 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.732      ;
; -1.803 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.732      ;
; -1.803 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.732      ;
; -1.803 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.732      ;
; -1.803 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.732      ;
; -1.803 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.732      ;
; -1.803 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.732      ;
; -1.792 ; hvsync_generator:syncgen|CounterX[8]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.721      ;
; -1.785 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.714      ;
; -1.784 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.713      ;
; -1.746 ; hvsync_generator:syncgen|CounterX[8]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.377      ; 3.125      ;
; -1.744 ; hvsync_generator:syncgen|CounterX[8]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.377      ; 3.123      ;
; -1.729 ; hvsync_generator:syncgen|CounterX[6]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.658      ;
; -1.714 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.643      ;
; -1.689 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.618      ;
; -1.683 ; hvsync_generator:syncgen|CounterX[6]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.377      ; 3.062      ;
; -1.681 ; hvsync_generator:syncgen|CounterX[6]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.377      ; 3.060      ;
; -1.677 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.606      ;
; -1.677 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.606      ;
; -1.677 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.606      ;
; -1.677 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.606      ;
; -1.677 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.606      ;
; -1.677 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.606      ;
; -1.677 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.606      ;
; -1.677 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.606      ;
; -1.672 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.601      ;
; -1.672 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.601      ;
; -1.672 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.601      ;
; -1.672 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.601      ;
; -1.672 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.601      ;
; -1.672 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.601      ;
; -1.672 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.601      ;
; -1.672 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.601      ;
; -1.663 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.592      ;
; -1.657 ; hvsync_generator:syncgen|CounterY[8]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.586      ;
; -1.656 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.585      ;
; -1.651 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.580      ;
; -1.651 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.580      ;
; -1.651 ; hvsync_generator:syncgen|CounterY[4]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.580      ;
; -1.644 ; hvsync_generator:syncgen|CounterY[7]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.573      ;
; -1.611 ; hvsync_generator:syncgen|CounterY[8]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.377      ; 2.990      ;
; -1.609 ; hvsync_generator:syncgen|CounterY[8]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.377      ; 2.988      ;
; -1.605 ; hvsync_generator:syncgen|CounterY[4]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.377      ; 2.984      ;
; -1.603 ; hvsync_generator:syncgen|CounterY[4]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.377      ; 2.982      ;
; -1.598 ; hvsync_generator:syncgen|CounterY[7]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.377      ; 2.977      ;
; -1.596 ; hvsync_generator:syncgen|CounterX[9]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.525      ;
; -1.596 ; hvsync_generator:syncgen|CounterY[7]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.377      ; 2.975      ;
; -1.595 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.524      ;
; -1.592 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.521      ;
; -1.590 ; hvsync_generator:syncgen|CounterX[7]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.519      ;
; -1.575 ; hvsync_generator:syncgen|CounterY[6]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.504      ;
; -1.565 ; hvsync_generator:syncgen|inDisplayArea ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.543     ; 2.024      ;
; -1.555 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.484      ;
; -1.555 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.484      ;
; -1.555 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.484      ;
; -1.555 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.484      ;
; -1.555 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.484      ;
; -1.555 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.484      ;
; -1.555 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.484      ;
; -1.555 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.484      ;
; -1.555 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.484      ;
; -1.550 ; hvsync_generator:syncgen|CounterX[9]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.377      ; 2.929      ;
; -1.548 ; hvsync_generator:syncgen|CounterX[9]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.377      ; 2.927      ;
; -1.529 ; hvsync_generator:syncgen|CounterY[6]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.377      ; 2.908      ;
; -1.527 ; hvsync_generator:syncgen|CounterY[6]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.377      ; 2.906      ;
+--------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mclk'                                                                 ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.014 ; clk       ; clk     ; clk          ; mclk        ; 0.500        ; 1.726      ; 2.472      ;
; 0.527  ; clk       ; clk     ; clk          ; mclk        ; 1.000        ; 1.726      ; 2.431      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mclk'                                                                 ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.015 ; clk       ; clk     ; clk          ; mclk        ; 0.000        ; 1.787      ; 2.267      ;
; 0.553 ; clk       ; clk     ; clk          ; mclk        ; -0.500       ; 1.787      ; 2.305      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; hvsync_generator:syncgen|inDisplayArea ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.401 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.470 ; hvsync_generator:syncgen|CounterY[8]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.690 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.695 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.702 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.970      ;
; 0.705 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.713 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.981      ;
; 0.715 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.983      ;
; 0.715 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.983      ;
; 0.715 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.983      ;
; 0.716 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.984      ;
; 0.718 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.986      ;
; 0.719 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.987      ;
; 0.720 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.726 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.994      ;
; 0.729 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.997      ;
; 0.860 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.128      ;
; 0.876 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.144      ;
; 0.910 ; hvsync_generator:syncgen|CounterY[8]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.543      ; 1.648      ;
; 0.966 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.543      ; 1.704      ;
; 0.969 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.237      ;
; 0.986 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.254      ;
; 0.988 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.543      ; 1.726      ;
; 1.012 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.012 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.012 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.014 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.015 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.024 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.292      ;
; 1.024 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.292      ;
; 1.029 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.034 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.302      ;
; 1.037 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.305      ;
; 1.038 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.306      ;
; 1.039 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.307      ;
; 1.039 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.307      ;
; 1.040 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.308      ;
; 1.045 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.052 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.320      ;
; 1.056 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.543      ; 1.794      ;
; 1.060 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.328      ;
; 1.081 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterX[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.349      ;
; 1.089 ; hvsync_generator:syncgen|CounterY[5]   ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.543      ; 1.827      ;
; 1.090 ; hvsync_generator:syncgen|CounterY[5]   ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.543      ; 1.828      ;
; 1.092 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.543      ; 1.830      ;
; 1.092 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.360      ;
; 1.103 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.371      ;
; 1.107 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.375      ;
; 1.107 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.375      ;
; 1.114 ; hvsync_generator:syncgen|inDisplayArea ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.093      ; 1.402      ;
; 1.115 ; hvsync_generator:syncgen|inDisplayArea ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.093      ; 1.403      ;
; 1.124 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.392      ;
; 1.126 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.394      ;
; 1.134 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.402      ;
; 1.134 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.402      ;
; 1.136 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.404      ;
; 1.136 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.404      ;
; 1.137 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.405      ;
; 1.137 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.405      ;
; 1.138 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.406      ;
; 1.146 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.414      ;
; 1.146 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.414      ;
; 1.151 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.152 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.420      ;
; 1.152 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.420      ;
; 1.159 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.427      ;
; 1.161 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.429      ;
; 1.162 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.430      ;
; 1.164 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.432      ;
; 1.167 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.435      ;
; 1.172 ; hvsync_generator:syncgen|CounterY[5]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.440      ;
; 1.186 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.454      ;
; 1.186 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.543      ; 1.924      ;
; 1.197 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.543      ; 1.935      ;
; 1.207 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.543      ; 1.945      ;
; 1.214 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.482      ;
; 1.221 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.543      ; 1.959      ;
; 1.221 ; hvsync_generator:syncgen|inDisplayArea ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; -0.377     ; 1.039      ;
; 1.229 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.497      ;
; 1.229 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.497      ;
; 1.231 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.236 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.504      ;
; 1.237 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.505      ;
; 1.246 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.514      ;
; 1.251 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.519      ;
; 1.256 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.524      ;
; 1.256 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.524      ;
; 1.258 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.526      ;
; 1.259 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.527      ;
; 1.259 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.527      ;
; 1.260 ; hvsync_generator:syncgen|CounterY[8]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.528      ;
; 1.260 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.528      ;
; 1.268 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.536      ;
; 1.271 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.539      ;
; 1.274 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.542      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mclk'                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; mclk  ; Rise       ; mclk         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; clk          ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; clk          ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; clk          ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; clk|clk      ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|i ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|o ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; clk|clk      ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|inDisplayArea ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|vga_HS        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|vga_VS        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_B~reg0                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_G~reg0                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_R~reg0                             ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|inDisplayArea ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_G~reg0                             ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_R~reg0                             ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[0]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[1]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[2]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[3]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[4]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[5]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[6]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[7]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[8]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[9]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[0]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[1]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[2]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[3]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[4]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[5]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[6]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[7]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[8]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|vga_HS        ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|vga_VS        ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_B~reg0                             ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[0]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[1]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[2]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[3]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[4]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[5]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[6]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[7]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[8]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[9]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[0]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[1]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[2]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[3]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[4]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[5]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[6]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[7]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[8]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|vga_HS        ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|vga_VS        ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_B~reg0                             ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|inDisplayArea ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_G~reg0                             ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_R~reg0                             ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[0]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[1]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[2]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[3]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[4]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[5]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[6]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[7]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[8]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[9]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[0]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[1]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[2]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[3]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[4]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[5]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[6]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[7]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[8]|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|vga_HS|clk                     ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|vga_VS|clk                     ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_B~reg0|clk                         ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                   ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                     ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; syncgen|inDisplayArea|clk              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; vga_B      ; clk        ; 6.254 ; 6.061 ; Rise       ; clk             ;
; vga_G      ; clk        ; 6.398 ; 6.279 ; Rise       ; clk             ;
; vga_R      ; clk        ; 6.517 ; 6.383 ; Rise       ; clk             ;
; vga_h_sync ; clk        ; 6.191 ; 6.391 ; Rise       ; clk             ;
; vga_v_sync ; clk        ; 5.930 ; 6.076 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; vga_B      ; clk        ; 5.993 ; 5.806 ; Rise       ; clk             ;
; vga_G      ; clk        ; 6.126 ; 6.011 ; Rise       ; clk             ;
; vga_R      ; clk        ; 6.244 ; 6.114 ; Rise       ; clk             ;
; vga_h_sync ; clk        ; 5.931 ; 6.124 ; Rise       ; clk             ;
; vga_v_sync ; clk        ; 5.680 ; 5.822 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.395 ; -5.053            ;
; mclk  ; 0.313  ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; mclk  ; -0.090 ; -0.090           ;
; clk   ; 0.178  ; 0.000            ;
+-------+--------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; mclk  ; -3.000 ; -4.042                          ;
; clk   ; -1.000 ; -25.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+--------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.395 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.382 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.331      ;
; -0.382 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.331      ;
; -0.382 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.331      ;
; -0.382 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.331      ;
; -0.382 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.331      ;
; -0.382 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.331      ;
; -0.382 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.331      ;
; -0.382 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.331      ;
; -0.351 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.300      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.330 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.280      ;
; -0.327 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.276      ;
; -0.321 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.270      ;
; -0.321 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.270      ;
; -0.321 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.270      ;
; -0.321 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.270      ;
; -0.321 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.270      ;
; -0.321 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.270      ;
; -0.321 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.270      ;
; -0.321 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.270      ;
; -0.319 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.269      ;
; -0.296 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.245      ;
; -0.280 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.230      ;
; -0.277 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.226      ;
; -0.277 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.226      ;
; -0.277 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.226      ;
; -0.277 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.226      ;
; -0.277 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.226      ;
; -0.277 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.226      ;
; -0.277 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.226      ;
; -0.277 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.226      ;
; -0.277 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.226      ;
; -0.268 ; hvsync_generator:syncgen|CounterX[6]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.218      ;
; -0.264 ; hvsync_generator:syncgen|CounterY[4]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.214      ;
; -0.261 ; hvsync_generator:syncgen|CounterY[8]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.211      ;
; -0.255 ; hvsync_generator:syncgen|CounterX[6]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.156      ; 1.398      ;
; -0.253 ; hvsync_generator:syncgen|CounterX[6]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.156      ; 1.396      ;
; -0.252 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.202      ;
; -0.251 ; hvsync_generator:syncgen|CounterY[4]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.156      ; 1.394      ;
; -0.250 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.200      ;
; -0.250 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.199      ;
; -0.250 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.199      ;
; -0.250 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.199      ;
; -0.250 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.199      ;
; -0.250 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.199      ;
; -0.250 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.199      ;
; -0.250 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.199      ;
; -0.250 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.199      ;
; -0.249 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.199      ;
; -0.249 ; hvsync_generator:syncgen|CounterY[4]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.156      ; 1.392      ;
; -0.248 ; hvsync_generator:syncgen|CounterY[8]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.156      ; 1.391      ;
; -0.246 ; hvsync_generator:syncgen|CounterY[8]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.156      ; 1.389      ;
; -0.244 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.193      ;
; -0.244 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.193      ;
; -0.244 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.193      ;
; -0.244 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.193      ;
; -0.244 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.193      ;
; -0.244 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.193      ;
; -0.244 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.193      ;
; -0.244 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.193      ;
; -0.244 ; hvsync_generator:syncgen|CounterX[8]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.233 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.182      ;
; -0.231 ; hvsync_generator:syncgen|CounterX[8]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.156      ; 1.374      ;
; -0.229 ; hvsync_generator:syncgen|CounterX[8]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.156      ; 1.372      ;
; -0.225 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.175      ;
; -0.213 ; hvsync_generator:syncgen|CounterX[9]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.163      ;
; -0.211 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.161      ;
; -0.209 ; hvsync_generator:syncgen|CounterY[6]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.159      ;
; -0.207 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.157      ;
; -0.206 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.155      ;
; -0.205 ; hvsync_generator:syncgen|inDisplayArea ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.238     ; 0.954      ;
; -0.200 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterY[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.149      ;
; -0.200 ; hvsync_generator:syncgen|CounterX[9]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.156      ; 1.343      ;
; -0.200 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.198 ; hvsync_generator:syncgen|CounterX[9]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.156      ; 1.341      ;
; -0.196 ; hvsync_generator:syncgen|CounterY[6]   ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.156      ; 1.339      ;
; -0.195 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.145      ;
; -0.194 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.144      ;
; -0.194 ; hvsync_generator:syncgen|CounterY[6]   ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.156      ; 1.337      ;
; -0.192 ; hvsync_generator:syncgen|inDisplayArea ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.134      ;
; -0.190 ; hvsync_generator:syncgen|inDisplayArea ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.132      ;
; -0.183 ; hvsync_generator:syncgen|CounterX[7]   ; vga_B~reg0                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.133      ;
; -0.179 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.128      ;
; -0.179 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.128      ;
; -0.179 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.128      ;
+--------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mclk'                                                                ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.313 ; clk       ; clk     ; clk          ; mclk        ; 0.500        ; 0.815      ; 1.084      ;
; 0.843 ; clk       ; clk     ; clk          ; mclk        ; 1.000        ; 0.815      ; 1.054      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mclk'                                                                  ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.090 ; clk       ; clk     ; clk          ; mclk        ; 0.000        ; 0.845      ; 0.974      ;
; 0.439  ; clk       ; clk     ; clk          ; mclk        ; -0.500       ; 0.845      ; 1.003      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; hvsync_generator:syncgen|inDisplayArea ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[0]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.204 ; hvsync_generator:syncgen|CounterY[8]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.326      ;
; 0.295 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.417      ;
; 0.296 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.298 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.302 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[1]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.307 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.429      ;
; 0.309 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.314 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.436      ;
; 0.316 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.438      ;
; 0.372 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.494      ;
; 0.373 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[1]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.495      ;
; 0.409 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.531      ;
; 0.418 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.238      ; 0.740      ;
; 0.421 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.542      ;
; 0.435 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.557      ;
; 0.436 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.238      ; 0.758      ;
; 0.444 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.566      ;
; 0.445 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.451 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.573      ;
; 0.456 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.578      ;
; 0.456 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.581      ;
; 0.459 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; hvsync_generator:syncgen|CounterX[8]   ; hvsync_generator:syncgen|CounterX[8]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.583      ;
; 0.464 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.586      ;
; 0.465 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.587      ;
; 0.468 ; hvsync_generator:syncgen|CounterY[8]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.239      ; 0.791      ;
; 0.468 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.471 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.592      ;
; 0.472 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.594      ;
; 0.475 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.597      ;
; 0.476 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.238      ; 0.798      ;
; 0.481 ; hvsync_generator:syncgen|inDisplayArea ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.610      ;
; 0.482 ; hvsync_generator:syncgen|inDisplayArea ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.611      ;
; 0.494 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.615      ;
; 0.496 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.617      ;
; 0.497 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.619      ;
; 0.501 ; hvsync_generator:syncgen|CounterY[5]   ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.239      ; 0.824      ;
; 0.502 ; hvsync_generator:syncgen|CounterY[5]   ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.239      ; 0.825      ;
; 0.502 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.624      ;
; 0.507 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.629      ;
; 0.508 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.510 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.238      ; 0.832      ;
; 0.510 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.632      ;
; 0.511 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.632      ;
; 0.514 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.636      ;
; 0.516 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.639      ;
; 0.521 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.239      ; 0.844      ;
; 0.521 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.643      ;
; 0.522 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.644      ;
; 0.522 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; hvsync_generator:syncgen|inDisplayArea ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; -0.156     ; 0.453      ;
; 0.525 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.647      ;
; 0.525 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.647      ;
; 0.525 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.527 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.649      ;
; 0.528 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.650      ;
; 0.530 ; hvsync_generator:syncgen|CounterY[5]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.652      ;
; 0.530 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.652      ;
; 0.534 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.655      ;
; 0.535 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.657      ;
; 0.536 ; hvsync_generator:syncgen|CounterY[8]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.658      ;
; 0.538 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.660      ;
; 0.541 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.238      ; 0.863      ;
; 0.547 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.669      ;
; 0.549 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.670      ;
; 0.568 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.689      ;
; 0.569 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.238      ; 0.891      ;
; 0.573 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.695      ;
; 0.574 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.695      ;
; 0.576 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.698      ;
; 0.577 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.698      ;
; 0.580 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.702      ;
; 0.584 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.706      ;
; 0.587 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.708      ;
; 0.588 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.710      ;
; 0.588 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.709      ;
; 0.589 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.591 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mclk'                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; mclk  ; Rise       ; mclk         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; clk          ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|o ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; clk|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|i ;
; 0.640  ; 0.856        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; clk          ;
; 0.862  ; 0.862        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; clk|clk      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|o ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|inDisplayArea ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|vga_HS        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; hvsync_generator:syncgen|vga_VS        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; vga_B~reg0                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; vga_G~reg0                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; vga_R~reg0                             ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|inDisplayArea ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_G~reg0                             ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_R~reg0                             ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[0]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[1]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[2]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[3]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[4]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[5]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[6]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[7]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[8]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[9]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|vga_HS        ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_B~reg0                             ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[0]   ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[1]   ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[2]   ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[3]   ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[4]   ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[5]   ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[6]   ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[7]   ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[8]   ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; hvsync_generator:syncgen|vga_VS        ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[0]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[1]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[2]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[3]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[4]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[5]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[6]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[7]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[8]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterX[9]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[0]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[1]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[2]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[3]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[4]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[5]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[6]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[7]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|CounterY[8]   ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|vga_HS        ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|vga_VS        ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_B~reg0                             ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; hvsync_generator:syncgen|inDisplayArea ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_G~reg0                             ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_R~reg0                             ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|inDisplayArea|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_G~reg0|clk                         ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_R~reg0|clk                         ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[0]|clk                ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[1]|clk                ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[2]|clk                ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[3]|clk                ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[4]|clk                ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[5]|clk                ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[6]|clk                ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[7]|clk                ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[8]|clk                ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterX[9]|clk                ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|vga_HS|clk                     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_B~reg0|clk                         ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[0]|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[1]|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[2]|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[3]|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[4]|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[5]|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[6]|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[7]|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|CounterY[8]|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; syncgen|vga_VS|clk                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; vga_B      ; clk        ; 3.209 ; 3.260 ; Rise       ; clk             ;
; vga_G      ; clk        ; 3.259 ; 3.310 ; Rise       ; clk             ;
; vga_R      ; clk        ; 3.325 ; 3.374 ; Rise       ; clk             ;
; vga_h_sync ; clk        ; 3.345 ; 3.252 ; Rise       ; clk             ;
; vga_v_sync ; clk        ; 3.196 ; 3.118 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; vga_B      ; clk        ; 3.094 ; 3.144 ; Rise       ; clk             ;
; vga_G      ; clk        ; 3.143 ; 3.192 ; Rise       ; clk             ;
; vga_R      ; clk        ; 3.205 ; 3.252 ; Rise       ; clk             ;
; vga_h_sync ; clk        ; 3.228 ; 3.138 ; Rise       ; clk             ;
; vga_v_sync ; clk        ; 3.084 ; 3.008 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.355  ; -0.090 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.355  ; 0.178  ; N/A      ; N/A     ; -1.487              ;
;  mclk            ; -0.073  ; -0.090 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -43.23  ; -0.09  ; 0.0      ; 0.0     ; -41.662             ;
;  clk             ; -43.157 ; 0.000  ; N/A      ; N/A     ; -37.175             ;
;  mclk            ; -0.073  ; -0.090 ; N/A      ; N/A     ; -4.487              ;
+------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; vga_B      ; clk        ; 6.878 ; 6.744 ; Rise       ; clk             ;
; vga_G      ; clk        ; 7.033 ; 6.962 ; Rise       ; clk             ;
; vga_R      ; clk        ; 7.161 ; 7.073 ; Rise       ; clk             ;
; vga_h_sync ; clk        ; 6.902 ; 7.010 ; Rise       ; clk             ;
; vga_v_sync ; clk        ; 6.615 ; 6.675 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; vga_B      ; clk        ; 3.094 ; 3.144 ; Rise       ; clk             ;
; vga_G      ; clk        ; 3.143 ; 3.192 ; Rise       ; clk             ;
; vga_R      ; clk        ; 3.205 ; 3.252 ; Rise       ; clk             ;
; vga_h_sync ; clk        ; 3.228 ; 3.138 ; Rise       ; clk             ;
; vga_v_sync ; clk        ; 3.084 ; 3.008 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_h_sync    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_v_sync    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_R         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_G         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_B         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; mclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; vga_R         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_G         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; vga_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; vga_R         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_G         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; vga_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; vga_R         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_G         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; vga_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 331      ; 0        ; 0        ; 0        ;
; clk        ; mclk     ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 331      ; 0        ; 0        ; 0        ;
; clk        ; mclk     ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 16 12:51:03 2020
Info: Command: quartus_sta V20_VGA -c V20_VGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'V20_VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name mclk mclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.355       -43.157 clk 
    Info (332119):    -0.073        -0.073 mclk 
Info (332146): Worst-case hold slack is 0.011
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.011         0.000 mclk 
    Info (332119):     0.433         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.487 mclk 
    Info (332119):    -1.487       -37.175 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.133
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.133       -37.980 clk 
    Info (332119):    -0.014        -0.014 mclk 
Info (332146): Worst-case hold slack is 0.015
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.015         0.000 mclk 
    Info (332119):     0.381         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.487 mclk 
    Info (332119):    -1.487       -37.175 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.395
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.395        -5.053 clk 
    Info (332119):     0.313         0.000 mclk 
Info (332146): Worst-case hold slack is -0.090
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.090        -0.090 mclk 
    Info (332119):     0.178         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.042 mclk 
    Info (332119):    -1.000       -25.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4580 megabytes
    Info: Processing ended: Thu Jul 16 12:51:05 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


