Fitter report for RISC_YRV
Sat Apr  8 14:10:30 2023
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Sat Apr  8 14:10:30 2023          ;
; Quartus Prime Version              ; 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Revision Name                      ; RISC_YRV                                       ;
; Top-level Entity Name              ; TOP                                            ;
; Family                             ; MAX 10                                         ;
; Device                             ; 10M50DAF484C6GES                               ;
; Timing Models                      ; Preliminary                                    ;
; Total logic elements               ; 4,032 / 49,760 ( 8 % )                         ;
;     Total combinational functions  ; 3,765 / 49,760 ( 8 % )                         ;
;     Dedicated logic registers      ; 1,474 / 49,760 ( 3 % )                         ;
; Total registers                    ; 1474                                           ;
; Total pins                         ; 123 / 360 ( 34 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 34,816 / 1,677,312 ( 2 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                  ;
; ADC blocks                         ; 0 / 2 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C6GES    ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.43        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.9%      ;
;     Processor 3            ;   8.8%      ;
;     Processor 4            ;   8.7%      ;
;     Processor 5            ;   8.6%      ;
;     Processor 6            ;   8.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                     ;
+--------------+----------------+--------------+-----------------+-----------------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To      ; Ignored Value         ; Ignored Source ;
+--------------+----------------+--------------+-----------------+-----------------------+----------------+
; I/O Standard ; TOP            ;              ; arduino_reset_n ; 3.3 V SCHMITT TRIGGER ; QSF Assignment ;
+--------------+----------------+--------------+-----------------+-----------------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5637 ) ; 0.00 % ( 0 / 5637 )        ; 0.00 % ( 0 / 5637 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5637 ) ; 0.00 % ( 0 / 5637 )        ; 0.00 % ( 0 / 5637 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5621 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/FPGA/RISC_YRV/output_files/RISC_YRV.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,032 / 49,760 ( 8 % )     ;
;     -- Combinational with no register       ; 2558                       ;
;     -- Register only                        ; 267                        ;
;     -- Combinational with a register        ; 1207                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2341                       ;
;     -- 3 input functions                    ; 1065                       ;
;     -- <=2 input functions                  ; 359                        ;
;     -- Register only                        ; 267                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3485                       ;
;     -- arithmetic mode                      ; 280                        ;
;                                             ;                            ;
; Total registers*                            ; 1,474 / 51,509 ( 3 % )     ;
;     -- Dedicated logic registers            ; 1,474 / 49,760 ( 3 % )     ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 281 / 3,110 ( 9 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 123 / 360 ( 34 % )         ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )             ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )            ;
;                                             ;                            ;
; M9Ks                                        ; 6 / 182 ( 3 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )              ;
; ADC blocks                                  ; 0 / 2 ( 0 % )              ;
; Total block memory bits                     ; 34,816 / 1,677,312 ( 2 % ) ;
; Total block memory implementation bits      ; 55,296 / 1,677,312 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global signals                              ; 3                          ;
;     -- Global clocks                        ; 3 / 20 ( 15 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Remote update blocks                        ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 4.4% / 4.3% / 4.6%         ;
; Peak interconnect usage (total/H/V)         ; 55.9% / 54.5% / 57.8%      ;
; Maximum fan-out                             ; 1417                       ;
; Highest non-global fan-out                  ; 421                        ;
; Total fan-out                               ; 20165                      ;
; Average fan-out                             ; 3.47                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 4032 / 49760 ( 8 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 2558                 ; 0                              ;
;     -- Register only                        ; 267                  ; 0                              ;
;     -- Combinational with a register        ; 1207                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2341                 ; 0                              ;
;     -- 3 input functions                    ; 1065                 ; 0                              ;
;     -- <=2 input functions                  ; 359                  ; 0                              ;
;     -- Register only                        ; 267                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 3485                 ; 0                              ;
;     -- arithmetic mode                      ; 280                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1474                 ; 0                              ;
;     -- Dedicated logic registers            ; 1474 / 49760 ( 3 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 281 / 3110 ( 9 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 123                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 34816                ; 0                              ;
; Total RAM block bits                        ; 55296                ; 0                              ;
; M9K                                         ; 6 / 182 ( 3 % )      ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 3 / 24 ( 12 % )      ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 36                   ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 36                   ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 20183                ; 8                              ;
;     -- Registered Connections               ; 5067                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 72                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 15                   ; 0                              ;
;     -- Output Ports                         ; 72                   ; 0                              ;
;     -- Bidir Ports                          ; 36                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; adc_clk_10    ; N5    ; 2        ; 0            ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; key[0]        ; B8    ; 7        ; 46           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; key[1]        ; A7    ; 7        ; 49           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; max10_clk1_50 ; P11   ; 3        ; 34           ; 0            ; 28           ; 70                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; max10_clk2_50 ; N14   ; 6        ; 78           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sw[0]         ; C10   ; 7        ; 51           ; 54           ; 28           ; 47                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sw[1]         ; C11   ; 7        ; 51           ; 54           ; 21           ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sw[2]         ; D12   ; 7        ; 51           ; 54           ; 0            ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sw[3]         ; C12   ; 7        ; 54           ; 54           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sw[4]         ; A12   ; 7        ; 54           ; 54           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sw[5]         ; B12   ; 7        ; 49           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sw[6]         ; A13   ; 7        ; 54           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sw[7]         ; A14   ; 7        ; 58           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sw[8]         ; B14   ; 7        ; 56           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sw[9]         ; F15   ; 7        ; 69           ; 54           ; 0            ; 270                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; hex0[0]  ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[1]  ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[2]  ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[3]  ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[4]  ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[5]  ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[6]  ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[7]  ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[0]  ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[1]  ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[2]  ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[3]  ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[4]  ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[5]  ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[6]  ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[7]  ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[0]  ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[1]  ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[2]  ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[3]  ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[4]  ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[5]  ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[6]  ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[7]  ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[0]  ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[1]  ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[2]  ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[3]  ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[4]  ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[5]  ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[6]  ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[7]  ; D22   ; 6        ; 78           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[0]  ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[1]  ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[2]  ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[3]  ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[4]  ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[5]  ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[6]  ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[7]  ; F17   ; 6        ; 78           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[0]  ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[1]  ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[2]  ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[3]  ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[4]  ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[5]  ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[6]  ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[7]  ; L19   ; 6        ; 78           ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]   ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]   ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]   ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]   ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[4]   ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[5]   ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[6]   ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[7]   ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[8]   ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[9]   ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[0] ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[1] ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[2] ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[3] ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[0] ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[1] ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[2] ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[3] ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_hs   ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[0] ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[1] ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[2] ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[3] ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_vs   ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; gpio[0]  ; V10   ; 3        ; 31           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[10] ; W5    ; 3        ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[11] ; AA15  ; 4        ; 54           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[12] ; AA14  ; 4        ; 51           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[13] ; W13   ; 4        ; 46           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[14] ; W12   ; 4        ; 46           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[15] ; AB13  ; 4        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[16] ; AB12  ; 4        ; 40           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[17] ; Y11   ; 4        ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[18] ; AB11  ; 4        ; 38           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[19] ; W11   ; 4        ; 36           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[1]  ; W10   ; 3        ; 24           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[20] ; AB10  ; 4        ; 38           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[21] ; AA10  ; 3        ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[22] ; AA9   ; 3        ; 34           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[23] ; Y8    ; 3        ; 20           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[24] ; AA8   ; 3        ; 31           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[25] ; Y7    ; 3        ; 20           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[26] ; AA7   ; 3        ; 29           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[27] ; Y6    ; 3        ; 20           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[28] ; AA6   ; 3        ; 29           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[29] ; Y5    ; 3        ; 18           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[2]  ; V9    ; 3        ; 31           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[30] ; AA5   ; 3        ; 26           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[31] ; Y4    ; 3        ; 24           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[32] ; AB3   ; 3        ; 22           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[33] ; Y3    ; 3        ; 24           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[34] ; AB2   ; 3        ; 22           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[35] ; AA2   ; 3        ; 18           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[3]  ; W9    ; 3        ; 22           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[4]  ; V8    ; 3        ; 20           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[5]  ; W8    ; 3        ; 24           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[6]  ; V7    ; 3        ; 20           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[7]  ; W7    ; 3        ; 24           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[8]  ; W6    ; 3        ; 16           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; gpio[9]  ; V5    ; 3        ; 14           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 12 / 36 ( 33 % ) ; 3.3V          ; --           ;
; 3        ; 30 / 48 ( 63 % ) ; 3.3V          ; --           ;
; 4        ; 10 / 48 ( 21 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 31 / 60 ( 52 % ) ; 3.3V          ; --           ;
; 7        ; 40 / 52 ( 77 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 483        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 475        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 473        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 471        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 445        ; 7        ; key[1]                                         ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; led[0]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; led[1]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; led[2]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; led[8]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; sw[4]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; sw[6]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; sw[7]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 419        ; 7        ; hex1[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; hex1[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; hex1[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; hex2[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; hex2[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; hex2[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; vga_r[0]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; gpio[35]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; gpio[30]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 156        ; 3        ; gpio[28]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 158        ; 3        ; gpio[26]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 165        ; 3        ; gpio[24]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 169        ; 3        ; gpio[22]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 170        ; 3        ; gpio[21]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; gpio[12]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 205        ; 4        ; gpio[11]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; gpio[34]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB3      ; 147        ; 3        ; gpio[32]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 177        ; 4        ; gpio[20]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 179        ; 4        ; gpio[18]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 181        ; 4        ; gpio[16]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 183        ; 4        ; gpio[15]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B2       ; 493        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B3       ; 484        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 486        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 485        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 451        ; 7        ; key[0]                                         ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; led[3]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; led[9]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; sw[5]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; sw[8]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; hex1[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; hex1[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; hex2[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; hex2[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; hex2[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; hex2[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C3       ; 497        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 487        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 489        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 477        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 467        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 465        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 450        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 442        ; 7        ; sw[0]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; sw[1]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; sw[3]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; led[5]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; hex0[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; hex0[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; hex0[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; hex0[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; hex1[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; hex3[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; hex3[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 343        ; 6        ; hex2[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 496        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 479        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 474        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 476        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; sw[2]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; led[4]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; led[7]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; hex0[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; hex0[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; hex1[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; hex3[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; hex3[7]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 478        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 466        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 464        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 429        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 430        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 406        ; 7        ; led[6]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; hex0[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; hex0[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; hex3[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; hex1[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; hex4[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; hex4[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; hex3[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; hex3[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; sw[9]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 364        ; 6        ; hex4[7]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 354        ; 6        ; hex4[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; hex4[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; hex4[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; hex3[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G20      ; 328        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 444        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 432        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 420        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 374        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 372        ; 6        ; hex4[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 323        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 321        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J10      ; 468        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 446        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ; 434        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 422        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 368        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 370        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; hex4[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; hex5[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 325        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K15      ; 358        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 361        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 363        ; 6        ; hex5[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 324        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; hex5[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; hex5[7]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 79         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 77         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ; 74         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 332        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; hex5[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 315        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 87         ; 2        ; vga_vs                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; vga_b[3]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; vga_hs                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 58         ; 2        ; adc_clk_10                                     ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 86         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; max10_clk2_50                                  ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; hex5[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; hex5[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; hex5[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 307        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 85         ; 2        ; vga_b[0]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 57         ; 2        ; vga_b[2]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ; 142        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 154        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ; 166        ; 3        ; max10_clk1_50                                  ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 198        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 306        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 304        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 309        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 311        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 305        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; vga_g[3]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; vga_g[2]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 80         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 82         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 152        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 164        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 176        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 196        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 294        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R15      ; 292        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 81         ; 2        ; vga_b[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; vga_g[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 122        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 296        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 297        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 293        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 295        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 90         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 93         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 92         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 94         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 128        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 130        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 244        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 282        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 290        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 300        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 302        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 91         ; 2        ; vga_r[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 125        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ; 127        ; 3        ; gpio[9]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; gpio[6]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 138        ; 3        ; gpio[4]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 160        ; 3        ; gpio[2]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 162        ; 3        ; gpio[0]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 172        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 174        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 192        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 204        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 216        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 210        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 242        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 280        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 289        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 291        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 2        ; vga_g[0]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 134        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W4       ; 132        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W5       ; 124        ; 3        ; gpio[10]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W6       ; 126        ; 3        ; gpio[8]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 148        ; 3        ; gpio[7]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 150        ; 3        ; gpio[5]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 144        ; 3        ; gpio[3]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ; 146        ; 3        ; gpio[1]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 173        ; 4        ; gpio[19]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 193        ; 4        ; gpio[14]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ; 195        ; 4        ; gpio[13]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 194        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 206        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 218        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 240        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 226        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W19      ; 284        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 286        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 129        ; 3        ; vga_r[3]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; vga_r[2]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; gpio[33]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 151        ; 3        ; gpio[31]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ; 137        ; 3        ; gpio[29]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 139        ; 3        ; gpio[27]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 141        ; 3        ; gpio[25]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 143        ; 3        ; gpio[23]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 175        ; 4        ; gpio[17]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; led[0]   ; Missing drive strength ;
; led[1]   ; Missing drive strength ;
; led[2]   ; Missing drive strength ;
; led[3]   ; Missing drive strength ;
; led[4]   ; Missing drive strength ;
; led[5]   ; Missing drive strength ;
; led[6]   ; Missing drive strength ;
; led[7]   ; Missing drive strength ;
; led[8]   ; Missing drive strength ;
; led[9]   ; Missing drive strength ;
; hex0[0]  ; Missing drive strength ;
; hex0[1]  ; Missing drive strength ;
; hex0[2]  ; Missing drive strength ;
; hex0[3]  ; Missing drive strength ;
; hex0[4]  ; Missing drive strength ;
; hex0[5]  ; Missing drive strength ;
; hex0[6]  ; Missing drive strength ;
; hex0[7]  ; Missing drive strength ;
; hex1[0]  ; Missing drive strength ;
; hex1[1]  ; Missing drive strength ;
; hex1[2]  ; Missing drive strength ;
; hex1[3]  ; Missing drive strength ;
; hex1[4]  ; Missing drive strength ;
; hex1[5]  ; Missing drive strength ;
; hex1[6]  ; Missing drive strength ;
; hex1[7]  ; Missing drive strength ;
; hex2[0]  ; Missing drive strength ;
; hex2[1]  ; Missing drive strength ;
; hex2[2]  ; Missing drive strength ;
; hex2[3]  ; Missing drive strength ;
; hex2[4]  ; Missing drive strength ;
; hex2[5]  ; Missing drive strength ;
; hex2[6]  ; Missing drive strength ;
; hex2[7]  ; Missing drive strength ;
; hex3[0]  ; Missing drive strength ;
; hex3[1]  ; Missing drive strength ;
; hex3[2]  ; Missing drive strength ;
; hex3[3]  ; Missing drive strength ;
; hex3[4]  ; Missing drive strength ;
; hex3[5]  ; Missing drive strength ;
; hex3[6]  ; Missing drive strength ;
; hex3[7]  ; Missing drive strength ;
; hex4[0]  ; Missing drive strength ;
; hex4[1]  ; Missing drive strength ;
; hex4[2]  ; Missing drive strength ;
; hex4[3]  ; Missing drive strength ;
; hex4[4]  ; Missing drive strength ;
; hex4[5]  ; Missing drive strength ;
; hex4[6]  ; Missing drive strength ;
; hex4[7]  ; Missing drive strength ;
; hex5[0]  ; Missing drive strength ;
; hex5[1]  ; Missing drive strength ;
; hex5[2]  ; Missing drive strength ;
; hex5[3]  ; Missing drive strength ;
; hex5[4]  ; Missing drive strength ;
; hex5[5]  ; Missing drive strength ;
; hex5[6]  ; Missing drive strength ;
; hex5[7]  ; Missing drive strength ;
; vga_hs   ; Missing drive strength ;
; vga_vs   ; Missing drive strength ;
; vga_r[0] ; Missing drive strength ;
; vga_r[1] ; Missing drive strength ;
; vga_r[2] ; Missing drive strength ;
; vga_r[3] ; Missing drive strength ;
; vga_g[0] ; Missing drive strength ;
; vga_g[1] ; Missing drive strength ;
; vga_g[2] ; Missing drive strength ;
; vga_g[3] ; Missing drive strength ;
; vga_b[0] ; Missing drive strength ;
; vga_b[1] ; Missing drive strength ;
; vga_b[2] ; Missing drive strength ;
; vga_b[3] ; Missing drive strength ;
; gpio[0]  ; Missing drive strength ;
; gpio[1]  ; Missing drive strength ;
; gpio[2]  ; Missing drive strength ;
; gpio[3]  ; Missing drive strength ;
; gpio[4]  ; Missing drive strength ;
; gpio[5]  ; Missing drive strength ;
; gpio[6]  ; Missing drive strength ;
; gpio[7]  ; Missing drive strength ;
; gpio[8]  ; Missing drive strength ;
; gpio[9]  ; Missing drive strength ;
; gpio[10] ; Missing drive strength ;
; gpio[11] ; Missing drive strength ;
; gpio[12] ; Missing drive strength ;
; gpio[13] ; Missing drive strength ;
; gpio[14] ; Missing drive strength ;
; gpio[15] ; Missing drive strength ;
; gpio[16] ; Missing drive strength ;
; gpio[17] ; Missing drive strength ;
; gpio[18] ; Missing drive strength ;
; gpio[19] ; Missing drive strength ;
; gpio[20] ; Missing drive strength ;
; gpio[21] ; Missing drive strength ;
; gpio[22] ; Missing drive strength ;
; gpio[23] ; Missing drive strength ;
; gpio[24] ; Missing drive strength ;
; gpio[25] ; Missing drive strength ;
; gpio[26] ; Missing drive strength ;
; gpio[27] ; Missing drive strength ;
; gpio[28] ; Missing drive strength ;
; gpio[29] ; Missing drive strength ;
; gpio[30] ; Missing drive strength ;
; gpio[31] ; Missing drive strength ;
; gpio[32] ; Missing drive strength ;
; gpio[33] ; Missing drive strength ;
; gpio[34] ; Missing drive strength ;
; gpio[35] ; Missing drive strength ;
+----------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                     ; Entity Name          ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |TOP                                            ; 4032 (176)  ; 1474 (69)                 ; 0 (0)         ; 34816       ; 6    ; 1          ; 0            ; 0       ; 0         ; 123  ; 0            ; 2558 (107)   ; 267 (1)           ; 1207 (76)        ; 0          ; |TOP                                                                                                    ; TOP                  ; work         ;
;    |display_static_digit:gen[0].i_digit|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|display_static_digit:gen[0].i_digit                                                                ; display_static_digit ; work         ;
;    |display_static_digit:gen[1].i_digit|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|display_static_digit:gen[1].i_digit                                                                ; display_static_digit ; work         ;
;    |display_static_digit:gen[2].i_digit|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|display_static_digit:gen[2].i_digit                                                                ; display_static_digit ; work         ;
;    |display_static_digit:gen[3].i_digit|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|display_static_digit:gen[3].i_digit                                                                ; display_static_digit ; work         ;
;    |display_static_digit:gen[4].i_digit|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|display_static_digit:gen[4].i_digit                                                                ; display_static_digit ; work         ;
;    |display_static_digit:gen[5].i_digit|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|display_static_digit:gen[5].i_digit                                                                ; display_static_digit ; work         ;
;    |yrv_mcu:i_yrv_mcu|                          ; 3814 (275)  ; 1405 (134)                ; 0 (0)         ; 34816       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2409 (121)   ; 266 (74)          ; 1139 (100)       ; 0          ; |TOP|yrv_mcu:i_yrv_mcu                                                                                  ; yrv_mcu              ; work         ;
;       |altsyncram:mcu_mem_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem_rtl_0                                                         ; altsyncram           ; work         ;
;          |altsyncram_s9d1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem_rtl_0|altsyncram_s9d1:auto_generated                          ; altsyncram_s9d1      ; work         ;
;       |altsyncram:mcu_mem_rtl_1|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem_rtl_1                                                         ; altsyncram           ; work         ;
;          |altsyncram_s9d1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem_rtl_1|altsyncram_s9d1:auto_generated                          ; altsyncram_s9d1      ; work         ;
;       |altsyncram:mcu_mem_rtl_2|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem_rtl_2                                                         ; altsyncram           ; work         ;
;          |altsyncram_s9d1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem_rtl_2|altsyncram_s9d1:auto_generated                          ; altsyncram_s9d1      ; work         ;
;       |altsyncram:mcu_mem_rtl_3|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem_rtl_3                                                         ; altsyncram           ; work         ;
;          |altsyncram_s9d1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem_rtl_3|altsyncram_s9d1:auto_generated                          ; altsyncram_s9d1      ; work         ;
;       |boot_hex_parser:BOOT_HEX_PARSER|         ; 90 (90)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 27 (27)           ; 50 (50)          ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER                                                  ; boot_hex_parser      ; work         ;
;       |boot_uart_receiver:BOOT_UART_RECEIVER|   ; 51 (51)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 4 (4)             ; 26 (26)          ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER                                            ; boot_uart_receiver   ; work         ;
;       |serial_top:SERIAL|                       ; 133 (32)    ; 75 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (18)      ; 0 (0)             ; 77 (14)          ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|serial_top:SERIAL                                                                ; serial_top           ; work         ;
;          |serial_rx:RXCV|                       ; 54 (54)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 35 (35)          ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV                                                 ; serial_rx            ; work         ;
;          |serial_tx:XMIT|                       ; 47 (47)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 28 (28)          ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT                                                 ; serial_tx            ; work         ;
;       |yrv_top:YRV|                             ; 3292 (0)    ; 1094 (0)                  ; 0 (0)         ; 2048        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2198 (0)     ; 161 (0)           ; 933 (0)          ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|yrv_top:YRV                                                                      ; yrv_top              ; work         ;
;          |yrv_cpu:CPU|                          ; 3202 (3202) ; 934 (934)                 ; 0 (0)         ; 2048        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2160 (2160)  ; 138 (138)         ; 904 (904)        ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU                                                          ; yrv_cpu              ; work         ;
;             |altsyncram:regf_mem_rtl_0|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|altsyncram:regf_mem_rtl_0                                ; altsyncram           ; work         ;
;                |altsyncram_q3d1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|altsyncram:regf_mem_rtl_0|altsyncram_q3d1:auto_generated ; altsyncram_q3d1      ; work         ;
;             |altsyncram:regf_mem_rtl_1|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|altsyncram:regf_mem_rtl_1                                ; altsyncram           ; work         ;
;                |altsyncram_q3d1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|altsyncram:regf_mem_rtl_1|altsyncram_q3d1:auto_generated ; altsyncram_q3d1      ; work         ;
;          |yrv_csr:CSR|                          ; 209 (209)   ; 155 (155)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 20 (20)           ; 153 (153)        ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR                                                          ; yrv_csr              ; work         ;
;          |yrv_int:INT|                          ; 14 (14)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 9 (9)            ; 0          ; |TOP|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_int:INT                                                          ; yrv_int              ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; adc_clk_10    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; max10_clk2_50 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key[0]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw[7]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw[8]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; led[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[9]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_hs        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_vs        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio[0]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[1]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[2]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[3]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[4]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[5]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[6]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[7]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[8]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[9]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[10]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[11]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[12]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[13]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[14]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[15]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[16]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[17]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[18]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[19]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[20]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[21]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[22]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[23]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[24]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[25]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[26]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[27]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[28]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[29]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[30]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[31]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[32]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[33]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[34]      ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[35]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sw[2]         ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; sw[1]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; sw[3]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; sw[4]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; sw[5]         ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; sw[6]         ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; sw[0]         ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; sw[9]         ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; max10_clk1_50 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; adc_clk_10                                                                   ;                   ;         ;
; max10_clk2_50                                                                ;                   ;         ;
; key[0]                                                                       ;                   ;         ;
; key[1]                                                                       ;                   ;         ;
; sw[7]                                                                        ;                   ;         ;
; sw[8]                                                                        ;                   ;         ;
; gpio[0]                                                                      ;                   ;         ;
; gpio[1]                                                                      ;                   ;         ;
; gpio[2]                                                                      ;                   ;         ;
; gpio[3]                                                                      ;                   ;         ;
; gpio[4]                                                                      ;                   ;         ;
; gpio[5]                                                                      ;                   ;         ;
; gpio[6]                                                                      ;                   ;         ;
; gpio[7]                                                                      ;                   ;         ;
; gpio[8]                                                                      ;                   ;         ;
; gpio[9]                                                                      ;                   ;         ;
; gpio[10]                                                                     ;                   ;         ;
; gpio[11]                                                                     ;                   ;         ;
; gpio[12]                                                                     ;                   ;         ;
; gpio[13]                                                                     ;                   ;         ;
; gpio[14]                                                                     ;                   ;         ;
; gpio[15]                                                                     ;                   ;         ;
; gpio[16]                                                                     ;                   ;         ;
; gpio[17]                                                                     ;                   ;         ;
; gpio[18]                                                                     ;                   ;         ;
; gpio[19]                                                                     ;                   ;         ;
; gpio[20]                                                                     ;                   ;         ;
; gpio[21]                                                                     ;                   ;         ;
; gpio[22]                                                                     ;                   ;         ;
; gpio[23]                                                                     ;                   ;         ;
; gpio[24]                                                                     ;                   ;         ;
; gpio[25]                                                                     ;                   ;         ;
; gpio[26]                                                                     ;                   ;         ;
; gpio[27]                                                                     ;                   ;         ;
; gpio[28]                                                                     ;                   ;         ;
; gpio[29]                                                                     ;                   ;         ;
; gpio[30]                                                                     ;                   ;         ;
; gpio[31]                                                                     ;                   ;         ;
; gpio[32]                                                                     ;                   ;         ;
; gpio[33]                                                                     ;                   ;         ;
; gpio[34]                                                                     ;                   ;         ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|byte_data[7]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|rx_sync1~0    ; 1                 ; 6       ;
; gpio[35]                                                                     ;                   ;         ;
; sw[2]                                                                        ;                   ;         ;
;      - Selector23~0                                                          ; 1                 ; 6       ;
;      - WideNor2                                                              ; 1                 ; 6       ;
;      - WideNor5~0                                                            ; 1                 ; 6       ;
;      - WideNor1                                                              ; 1                 ; 6       ;
;      - Selector22~0                                                          ; 1                 ; 6       ;
;      - Selector21~1                                                          ; 1                 ; 6       ;
;      - Selector20~1                                                          ; 1                 ; 6       ;
;      - Selector19~1                                                          ; 1                 ; 6       ;
;      - Selector18~1                                                          ; 1                 ; 6       ;
;      - Selector17~1                                                          ; 1                 ; 6       ;
;      - Selector16~1                                                          ; 1                 ; 6       ;
;      - Selector15~0                                                          ; 1                 ; 6       ;
;      - Selector14~0                                                          ; 1                 ; 6       ;
;      - Selector13~1                                                          ; 1                 ; 6       ;
;      - Selector12~1                                                          ; 1                 ; 6       ;
;      - Selector11~0                                                          ; 1                 ; 6       ;
;      - Selector10~0                                                          ; 1                 ; 6       ;
;      - Selector9~0                                                           ; 1                 ; 6       ;
;      - Selector8~0                                                           ; 1                 ; 6       ;
;      - Selector7~0                                                           ; 1                 ; 6       ;
;      - Selector6~0                                                           ; 1                 ; 6       ;
;      - Selector5~0                                                           ; 1                 ; 6       ;
;      - Selector4~0                                                           ; 1                 ; 6       ;
;      - Selector3~0                                                           ; 1                 ; 6       ;
;      - Selector2~0                                                           ; 1                 ; 6       ;
;      - Selector1~0                                                           ; 1                 ; 6       ;
;      - Selector0~0                                                           ; 1                 ; 6       ;
; sw[1]                                                                        ;                   ;         ;
;      - Selector23~0                                                          ; 0                 ; 6       ;
;      - WideNor2                                                              ; 0                 ; 6       ;
;      - WideNor5~0                                                            ; 0                 ; 6       ;
;      - WideNor1                                                              ; 0                 ; 6       ;
;      - Selector22~0                                                          ; 0                 ; 6       ;
;      - Selector21~1                                                          ; 0                 ; 6       ;
;      - Selector20~1                                                          ; 0                 ; 6       ;
;      - Selector19~1                                                          ; 0                 ; 6       ;
;      - Selector18~1                                                          ; 0                 ; 6       ;
;      - Selector17~1                                                          ; 0                 ; 6       ;
;      - Selector16~1                                                          ; 0                 ; 6       ;
;      - Selector15~0                                                          ; 0                 ; 6       ;
;      - Selector14~0                                                          ; 0                 ; 6       ;
;      - Selector13~1                                                          ; 0                 ; 6       ;
;      - Selector12~1                                                          ; 0                 ; 6       ;
;      - Selector11~0                                                          ; 0                 ; 6       ;
;      - Selector10~0                                                          ; 0                 ; 6       ;
;      - Selector9~0                                                           ; 0                 ; 6       ;
;      - Selector8~0                                                           ; 0                 ; 6       ;
;      - Selector7~0                                                           ; 0                 ; 6       ;
;      - Selector6~0                                                           ; 0                 ; 6       ;
;      - Selector5~0                                                           ; 0                 ; 6       ;
;      - Selector4~0                                                           ; 0                 ; 6       ;
;      - Selector3~0                                                           ; 0                 ; 6       ;
;      - Selector2~0                                                           ; 0                 ; 6       ;
;      - Selector1~0                                                           ; 0                 ; 6       ;
;      - Selector0~0                                                           ; 0                 ; 6       ;
; sw[3]                                                                        ;                   ;         ;
;      - WideNor2                                                              ; 0                 ; 6       ;
;      - WideNor5~0                                                            ; 0                 ; 6       ;
;      - WideNor1                                                              ; 0                 ; 6       ;
; sw[4]                                                                        ;                   ;         ;
;      - WideNor2                                                              ; 0                 ; 6       ;
;      - WideNor5~0                                                            ; 0                 ; 6       ;
; sw[5]                                                                        ;                   ;         ;
;      - WideNor5~1                                                            ; 1                 ; 6       ;
; sw[6]                                                                        ;                   ;         ;
;      - WideNor5~1                                                            ; 1                 ; 6       ;
; sw[0]                                                                        ;                   ;         ;
;      - concat~0                                                              ; 1                 ; 6       ;
;      - concat~1                                                              ; 1                 ; 6       ;
;      - concat~2                                                              ; 1                 ; 6       ;
;      - concat~3                                                              ; 1                 ; 6       ;
;      - concat~4                                                              ; 1                 ; 6       ;
;      - concat~5                                                              ; 1                 ; 6       ;
;      - concat~6                                                              ; 1                 ; 6       ;
;      - concat~7                                                              ; 1                 ; 6       ;
;      - concat~8                                                              ; 1                 ; 6       ;
;      - concat~9                                                              ; 1                 ; 6       ;
;      - concat~10                                                             ; 1                 ; 6       ;
;      - concat~11                                                             ; 1                 ; 6       ;
;      - concat~12                                                             ; 1                 ; 6       ;
;      - concat~13                                                             ; 1                 ; 6       ;
;      - concat~14                                                             ; 1                 ; 6       ;
;      - concat~15                                                             ; 1                 ; 6       ;
;      - concat~16                                                             ; 1                 ; 6       ;
;      - concat~17                                                             ; 1                 ; 6       ;
;      - concat~18                                                             ; 1                 ; 6       ;
;      - concat~19                                                             ; 1                 ; 6       ;
;      - concat~20                                                             ; 1                 ; 6       ;
;      - concat~21                                                             ; 1                 ; 6       ;
;      - concat~22                                                             ; 1                 ; 6       ;
;      - concat~23                                                             ; 1                 ; 6       ;
;      - concat~24                                                             ; 1                 ; 6       ;
;      - concat~25                                                             ; 1                 ; 6       ;
;      - concat~26                                                             ; 1                 ; 6       ;
;      - concat~27                                                             ; 1                 ; 6       ;
;      - concat~28                                                             ; 1                 ; 6       ;
;      - concat~29                                                             ; 1                 ; 6       ;
;      - concat~30                                                             ; 1                 ; 6       ;
;      - concat~31                                                             ; 1                 ; 6       ;
;      - concat~32                                                             ; 1                 ; 6       ;
;      - concat~33                                                             ; 1                 ; 6       ;
;      - concat~34                                                             ; 1                 ; 6       ;
;      - concat~35                                                             ; 1                 ; 6       ;
;      - concat~36                                                             ; 1                 ; 6       ;
;      - concat~37                                                             ; 1                 ; 6       ;
;      - concat~38                                                             ; 1                 ; 6       ;
;      - concat~39                                                             ; 1                 ; 6       ;
;      - concat~40                                                             ; 1                 ; 6       ;
;      - concat~41                                                             ; 1                 ; 6       ;
;      - concat~42                                                             ; 1                 ; 6       ;
;      - concat~43                                                             ; 1                 ; 6       ;
;      - concat~44                                                             ; 1                 ; 6       ;
;      - concat~45                                                             ; 1                 ; 6       ;
;      - muxed_clk_raw                                                         ; 1                 ; 6       ;
; sw[9]                                                                        ;                   ;         ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[8]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[9]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[10]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[11]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[12]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[13]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[14]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[15]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[0]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[1]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[2]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[3]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[4]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[5]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[6]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[7]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[8]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[9]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[10] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[11] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[12] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[13] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[14] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[15] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[16] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[17] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[18] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[19] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[20] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[21] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[22] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[23] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[24] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[25] ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[2]      ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[3]      ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[4]      ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[5]      ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[6]      ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[7]      ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[8]      ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[9]      ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[10]     ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[11]     ; 1                 ; 6       ;
;      - clk_cnt[22]                                                           ; 1                 ; 6       ;
;      - clk_cnt[21]                                                           ; 1                 ; 6       ;
;      - clk_cnt[20]                                                           ; 1                 ; 6       ;
;      - clk_cnt[19]                                                           ; 1                 ; 6       ;
;      - clk_cnt[18]                                                           ; 1                 ; 6       ;
;      - clk_cnt[17]                                                           ; 1                 ; 6       ;
;      - clk_cnt[16]                                                           ; 1                 ; 6       ;
;      - clk_cnt[15]                                                           ; 1                 ; 6       ;
;      - clk_cnt[14]                                                           ; 1                 ; 6       ;
;      - clk_cnt[13]                                                           ; 1                 ; 6       ;
;      - clk_cnt[12]                                                           ; 1                 ; 6       ;
;      - clk_cnt[11]                                                           ; 1                 ; 6       ;
;      - clk_cnt[10]                                                           ; 1                 ; 6       ;
;      - clk_cnt[9]                                                            ; 1                 ; 6       ;
;      - clk_cnt[8]                                                            ; 1                 ; 6       ;
;      - clk_cnt[7]                                                            ; 1                 ; 6       ;
;      - clk_cnt[6]                                                            ; 1                 ; 6       ;
;      - clk_cnt[5]                                                            ; 1                 ; 6       ;
;      - clk_cnt[4]                                                            ; 1                 ; 6       ;
;      - clk_cnt[3]                                                            ; 1                 ; 6       ;
;      - clk_cnt[2]                                                            ; 1                 ; 6       ;
;      - clk_cnt[1]                                                            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_ble_reg[2]                                      ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_ble_reg[3]                                      ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|top_resetb~0                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|io_wr_reg                                           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_addr_reg[2]                                     ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_addr_reg[15]                                    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_addr_reg[14]                                    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_addr_reg[13]                                    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_addr_reg[12]                                    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_addr_reg[11]                                    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_addr_reg[10]                                    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_addr_reg[9]                                     ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_addr_reg[8]                                     ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_addr_reg[7]                                     ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_addr_reg[6]                                     ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_addr_reg[5]                                     ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_addr_reg[4]                                     ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_addr_reg[3]                                     ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_wr_reg                                          ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_ble_reg[0]                                      ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_valid           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_ble_reg[1]                                      ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1[0]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[1]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[1]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|mem_rd_reg                                          ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[1]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[0]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[0]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[0]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[1]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[1]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[0]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[0]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[6]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[5]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[4]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[3]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[2]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[7]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[2]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[3]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|ebrkd_reg                   ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|nibble_counter[2]   ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|nibble_counter[1]   ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|nibble_counter[0]   ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[7]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[7]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[7]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[7]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[15]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[15]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[15]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[15]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[31]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[31]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[30]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[30]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[14]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[14]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[14]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[6]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[6]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[6]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[6]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[14]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[5]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[5]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[5]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[5]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[13]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[13]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[13]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[13]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[29]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[29]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[28]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[28]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[12]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[12]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[12]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[4]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[4]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[4]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[4]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[12]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[3]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[3]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[3]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[11]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[11]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[11]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[11]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[27]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[27]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[26]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[26]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[10]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[10]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[10]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port3_reg[2]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[2]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[2]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[10]                                       ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[9]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[9]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[9]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[9]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[25]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[25]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[24]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[24]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port6_reg[8]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port2_reg[8]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port0_reg[8]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|port1_reg[8]                                        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[23]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[23]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[22]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[22]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[21]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[21]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[20]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[20]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[19]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[19]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[18]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[18]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[17]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[17]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[16]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[16]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[15]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[15]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[14]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[14]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[13]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[13]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[12]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[12]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[11]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[11]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|stopc_reg                   ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[10]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[10]           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|stopt_reg                   ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[9]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[9]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[8]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[8]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[7]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[7]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[6]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[6]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[5]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[5]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[4]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[4]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[3]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[3]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[2]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[2]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|step_reg                    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[1]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[1]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch1_reg[0]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscratch0_reg[0]            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1[1]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|idle_r        ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[0]    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[9]    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[8]    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[7]    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[6]    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[5]    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[4]    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[3]    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[2]    ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[1]    ; 1                 ; 6       ;
;      - khz8_lat                                                              ; 1                 ; 6       ;
;      - clk_cnt[0]                                                            ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|io_rd_reg                                           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1[2]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|prev_rx_sync  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|rx_sync       ; 1                 ; 6       ;
;      - khz8_reg[12]                                                          ; 1                 ; 6       ;
;      - khz8_reg[11]                                                          ; 1                 ; 6       ;
;      - khz8_reg[10]                                                          ; 1                 ; 6       ;
;      - khz8_reg[9]                                                           ; 1                 ; 6       ;
;      - khz8_reg[6]                                                           ; 1                 ; 6       ;
;      - khz8_reg[5]                                                           ; 1                 ; 6       ;
;      - khz8_reg[8]                                                           ; 1                 ; 6       ;
;      - khz8_reg[7]                                                           ; 1                 ; 6       ;
;      - khz8_reg[0]                                                           ; 1                 ; 6       ;
;      - khz8_reg[3]                                                           ; 1                 ; 6       ;
;      - khz8_reg[4]                                                           ; 1                 ; 6       ;
;      - khz8_reg[2]                                                           ; 1                 ; 6       ;
;      - khz8_reg[1]                                                           ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1[3]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|rx_sync1      ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1[4]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1[5]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1[6]  ; 1                 ; 6       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1[7]  ; 1                 ; 6       ;
; max10_clk1_50                                                                ;                   ;         ;
+------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; max10_clk1_50                                                            ; PIN_P11            ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; max10_clk1_50                                                            ; PIN_P11            ; 68      ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; muxed_clk_raw                                                            ; LCCOMB_X44_Y1_N28  ; 1411    ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; sw[9]                                                                    ; PIN_F15            ; 270     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|Equal0~0               ; LCCOMB_X50_Y35_N30 ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|Equal1~8               ; LCCOMB_X50_Y35_N8  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|nibble_counter[1]~1    ; LCCOMB_X47_Y29_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|nibble_valid~2         ; LCCOMB_X49_Y33_N18 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[22]~30 ; LCCOMB_X50_Y35_N22 ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1[0]     ; FF_X55_Y43_N17     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1~2      ; LCCOMB_X55_Y43_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shift~0          ; LCCOMB_X55_Y43_N20 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|ld_wdata~0                                             ; LCCOMB_X46_Y30_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|mem_trans[0]~1                                         ; LCCOMB_X44_Y28_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|mem_wr_byte~0                                          ; LCCOMB_X45_Y29_N14 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|mem_wr_byte~1                                          ; LCCOMB_X45_Y29_N2  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|mem_wr_byte~2                                          ; LCCOMB_X45_Y29_N30 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|mem_wr_byte~3                                          ; LCCOMB_X45_Y29_N8  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port0_reg[15]~1                                        ; LCCOMB_X46_Y30_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port0_reg[6]~0                                         ; LCCOMB_X46_Y30_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port1_reg[0]                                           ; FF_X45_Y31_N9      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port1_reg[0]~0                                         ; LCCOMB_X46_Y30_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port1_reg[15]~1                                        ; LCCOMB_X47_Y31_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port1_reg[1]                                           ; FF_X45_Y31_N3      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port1_reg[2]                                           ; FF_X45_Y31_N21     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port1_reg[3]                                           ; FF_X45_Y31_N7      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port2_reg[15]~1                                        ; LCCOMB_X46_Y30_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port2_reg[1]~0                                         ; LCCOMB_X46_Y30_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port3_reg[1]~1                                         ; LCCOMB_X46_Y30_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port3_reg[8]~0                                         ; LCCOMB_X47_Y31_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port6_reg[15]~1                                        ; LCCOMB_X46_Y30_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port6_reg[1]~0                                         ; LCCOMB_X46_Y30_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port6_reg[3]                                           ; FF_X45_Y29_N23     ; 66      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|always2~0             ; LCCOMB_X46_Y34_N14 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|always4~0             ; LCCOMB_X49_Y34_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|ld_bufr               ; LCCOMB_X45_Y29_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|always3~0             ; LCCOMB_X49_Y34_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|always5~0             ; LCCOMB_X49_Y34_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|top_resetb~0                                           ; LCCOMB_X50_Y35_N12 ; 1026    ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|WideOr20~1                     ; LCCOMB_X47_Y22_N30 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|WideOr34                       ; LCCOMB_X44_Y23_N26 ; 52      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|always4~0                      ; LCCOMB_X40_Y25_N20 ; 38      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|always4~1                      ; LCCOMB_X42_Y25_N0  ; 73      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|always8~0                      ; LCCOMB_X44_Y28_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|always9~0                      ; LCCOMB_X44_Y28_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|always9~1                      ; LCCOMB_X44_Y28_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|always9~2                      ; LCCOMB_X44_Y28_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[31]~2               ; LCCOMB_X44_Y23_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrop_5_reg[3]                 ; FF_X40_Y22_N23     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrop_6_reg[4]                 ; FF_X31_Y27_N19     ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|dbg_type[2]~0                  ; LCCOMB_X42_Y18_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|debug_mode                     ; FF_X45_Y20_N9      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|dpc_wr                         ; LCCOMB_X44_Y24_N0  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|imm_3_out~4                    ; LCCOMB_X47_Y22_N6  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[17]~20              ; LCCOMB_X50_Y27_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[1]~19               ; LCCOMB_X50_Y27_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_5_ret                     ; LCCOMB_X44_Y24_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ld_addr~1                      ; LCCOMB_X49_Y25_N24 ; 43      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ld_pc                          ; LCCOMB_X43_Y24_N26 ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|mcause_wr                      ; LCCOMB_X45_Y19_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|mem32_reg                      ; FF_X40_Y27_N1      ; 180     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|mem_wdata[30]~37               ; LCCOMB_X43_Y28_N28 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|mepc_wr                        ; LCCOMB_X45_Y19_N8  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|regf_mem~0                     ; LCCOMB_X34_Y19_N14 ; 34      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rs1z_4_reg                     ; FF_X34_Y19_N11     ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rs2z_4_reg                     ; FF_X32_Y27_N9      ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|run_dec~0                      ; LCCOMB_X44_Y23_N0  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|run_exe~1                      ; LCCOMB_X49_Y24_N22 ; 421     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|run_mem~1                      ; LCCOMB_X43_Y24_N4  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_4_byp                     ; LCCOMB_X32_Y26_N20 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src2_4_byp                     ; LCCOMB_X36_Y26_N0  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|valid_0_reg                    ; FF_X43_Y28_N15     ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|valid_1_reg                    ; FF_X44_Y23_N29     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|valid_3_reg                    ; FF_X42_Y26_N21     ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|always1~0                      ; LCCOMB_X44_Y24_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dcsr_wr                        ; LCCOMB_X43_Y20_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscr0_wr                       ; LCCOMB_X43_Y20_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscr1_wr                       ; LCCOMB_X43_Y20_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|mcinh_wr                       ; LCCOMB_X43_Y20_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|mie_wr                         ; LCCOMB_X42_Y20_N0  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|mscr_wr                        ; LCCOMB_X43_Y20_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|mtvec_wr                       ; LCCOMB_X40_Y18_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                ;
+--------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                           ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; max10_clk1_50                  ; PIN_P11            ; 68      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; muxed_clk_raw                  ; LCCOMB_X44_Y1_N28  ; 1411    ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; yrv_mcu:i_yrv_mcu|top_resetb~0 ; LCCOMB_X50_Y35_N12 ; 1026    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+--------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem_rtl_0|altsyncram_s9d1:auto_generated|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X53_Y29_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem_rtl_1|altsyncram_s9d1:auto_generated|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X53_Y30_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem_rtl_2|altsyncram_s9d1:auto_generated|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X53_Y28_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem_rtl_3|altsyncram_s9d1:auto_generated|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X53_Y27_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|altsyncram:regf_mem_rtl_0|altsyncram_q3d1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X33_Y26_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|altsyncram:regf_mem_rtl_1|altsyncram_q3d1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X33_Y27_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,920 / 148,641 ( 5 % ) ;
; C16 interconnects     ; 128 / 5,382 ( 2 % )     ;
; C4 interconnects      ; 4,963 / 106,704 ( 5 % ) ;
; Direct links          ; 511 / 148,641 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )         ;
; Local interconnects   ; 2,200 / 49,760 ( 4 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 155 / 5,406 ( 3 % )     ;
; R4 interconnects      ; 6,231 / 147,764 ( 4 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.35) ; Number of LABs  (Total = 281) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 3                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 0                             ;
; 6                                           ; 2                             ;
; 7                                           ; 2                             ;
; 8                                           ; 3                             ;
; 9                                           ; 3                             ;
; 10                                          ; 4                             ;
; 11                                          ; 4                             ;
; 12                                          ; 10                            ;
; 13                                          ; 8                             ;
; 14                                          ; 15                            ;
; 15                                          ; 31                            ;
; 16                                          ; 184                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.33) ; Number of LABs  (Total = 281) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 185                           ;
; 1 Clock                            ; 209                           ;
; 1 Clock enable                     ; 98                            ;
; 1 Sync. clear                      ; 18                            ;
; 1 Sync. load                       ; 41                            ;
; 2 Async. clears                    ; 8                             ;
; 2 Clock enables                    ; 94                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.59) ; Number of LABs  (Total = 281) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 3                             ;
; 3                                            ; 2                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 3                             ;
; 14                                           ; 11                            ;
; 15                                           ; 11                            ;
; 16                                           ; 46                            ;
; 17                                           ; 17                            ;
; 18                                           ; 12                            ;
; 19                                           ; 17                            ;
; 20                                           ; 22                            ;
; 21                                           ; 19                            ;
; 22                                           ; 17                            ;
; 23                                           ; 12                            ;
; 24                                           ; 13                            ;
; 25                                           ; 8                             ;
; 26                                           ; 4                             ;
; 27                                           ; 7                             ;
; 28                                           ; 15                            ;
; 29                                           ; 5                             ;
; 30                                           ; 6                             ;
; 31                                           ; 1                             ;
; 32                                           ; 12                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.32) ; Number of LABs  (Total = 281) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 10                            ;
; 2                                                ; 3                             ;
; 3                                                ; 4                             ;
; 4                                                ; 6                             ;
; 5                                                ; 17                            ;
; 6                                                ; 19                            ;
; 7                                                ; 25                            ;
; 8                                                ; 25                            ;
; 9                                                ; 26                            ;
; 10                                               ; 18                            ;
; 11                                               ; 23                            ;
; 12                                               ; 14                            ;
; 13                                               ; 10                            ;
; 14                                               ; 16                            ;
; 15                                               ; 14                            ;
; 16                                               ; 23                            ;
; 17                                               ; 11                            ;
; 18                                               ; 7                             ;
; 19                                               ; 2                             ;
; 20                                               ; 3                             ;
; 21                                               ; 0                             ;
; 22                                               ; 1                             ;
; 23                                               ; 1                             ;
; 24                                               ; 1                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.96) ; Number of LABs  (Total = 281) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 2                             ;
; 4                                            ; 7                             ;
; 5                                            ; 4                             ;
; 6                                            ; 3                             ;
; 7                                            ; 6                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 4                             ;
; 13                                           ; 2                             ;
; 14                                           ; 9                             ;
; 15                                           ; 10                            ;
; 16                                           ; 9                             ;
; 17                                           ; 12                            ;
; 18                                           ; 11                            ;
; 19                                           ; 8                             ;
; 20                                           ; 8                             ;
; 21                                           ; 10                            ;
; 22                                           ; 8                             ;
; 23                                           ; 11                            ;
; 24                                           ; 15                            ;
; 25                                           ; 10                            ;
; 26                                           ; 7                             ;
; 27                                           ; 9                             ;
; 28                                           ; 8                             ;
; 29                                           ; 9                             ;
; 30                                           ; 11                            ;
; 31                                           ; 13                            ;
; 32                                           ; 16                            ;
; 33                                           ; 17                            ;
; 34                                           ; 10                            ;
; 35                                           ; 11                            ;
; 36                                           ; 5                             ;
; 37                                           ; 3                             ;
; 38                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 123       ; 0            ; 123       ; 0            ; 0            ; 123       ; 123       ; 0            ; 123       ; 123       ; 0            ; 0            ; 0            ; 0            ; 51           ; 0            ; 0            ; 51           ; 0            ; 0            ; 36           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 123       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 123          ; 0         ; 123          ; 123          ; 0         ; 0         ; 123          ; 0         ; 0         ; 123          ; 123          ; 123          ; 123          ; 72           ; 123          ; 123          ; 72           ; 123          ; 123          ; 87           ; 123          ; 123          ; 123          ; 123          ; 123          ; 123          ; 0         ; 123          ; 123          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; adc_clk_10         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; max10_clk2_50      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_hs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_vs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[16]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[17]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[18]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[19]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[20]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[21]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[22]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[23]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[24]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[25]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[26]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[27]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[28]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[29]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[30]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[31]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[32]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[33]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[34]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[35]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; max10_clk1_50      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; max10_clk1_50   ; max10_clk1_50        ; 4.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                     ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
; Source Register                                                       ; Destination Register                                                  ; Delay Added in ns ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
; clk_cnt[22]                                                           ; clk_cnt[22]                                                           ; 0.150             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[27]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[27]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[12]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[12]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[29]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[29]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[31]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[31]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[28]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[28]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[24]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[24]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[22]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[22]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[21]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[21]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[20]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[20]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[19]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[19]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[18]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[18]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[14]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[14]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[13]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[13]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[11]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[11]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[10]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[10]             ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[9]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[9]              ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[8]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[8]              ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[7]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[7]              ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[6]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[6]              ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[5]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[5]              ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[4]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[4]              ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[2]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]              ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sinc_reg[0]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_ainc_reg[0]              ; 0.073             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|shft_reg[9]        ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|shft_reg[8]        ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|dst_6d_data[29]             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[29]              ; 0.073             ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|byte_data[1]  ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_data[1]         ; 0.073             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_1_reg[11]                ; hex2[6]                                                               ; 0.069             ;
; yrv_mcu:i_yrv_mcu|boot_data_reg[3]                                    ; yrv_mcu:i_yrv_mcu|port2_reg[3]                                        ; 0.068             ;
; yrv_mcu:i_yrv_mcu|boot_data_reg[2]                                    ; yrv_mcu:i_yrv_mcu|port6_reg[2]                                        ; 0.068             ;
; yrv_mcu:i_yrv_mcu|boot_data_reg[5]                                    ; yrv_mcu:i_yrv_mcu|port2_reg[5]                                        ; 0.068             ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|byte_data[3]  ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_data[3]         ; 0.068             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_1_reg[5]                 ; hex1[6]                                                               ; 0.068             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_1_reg[7]                 ; hex1[6]                                                               ; 0.068             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_1_reg[3]                 ; hex0[6]                                                               ; 0.068             ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[11]     ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[11]     ; 0.067             ;
; yrv_mcu:i_yrv_mcu|boot_data_reg[4]                                    ; yrv_mcu:i_yrv_mcu|port2_reg[4]                                        ; 0.067             ;
; yrv_mcu:i_yrv_mcu|boot_data_reg[10]                                   ; hex0[6]                                                               ; 0.067             ;
; yrv_mcu:i_yrv_mcu|boot_data_reg[11]                                   ; hex0[6]                                                               ; 0.067             ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|byte_data[2]  ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_data[2]         ; 0.067             ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|idle_r        ; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[5]    ; 0.067             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rdelay_reg[7]               ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rdelay_reg[7]               ; 0.067             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|runcsr_reg[1]               ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csr_write                   ; 0.067             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|rdata_reg          ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|rddly_reg          ; 0.061             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ifull_3_reg[1]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ifull_3_reg[2]              ; 0.061             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|mie_reg                     ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|irq_5_reg[3]                ; 0.061             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|opc_4_reg[6]                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrop_5_reg[1]              ; 0.061             ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1[1]  ; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1[0]  ; 0.061             ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|nibble_counter[0]   ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|nibble_counter[1]   ; 0.060             ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[25] ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[25] ; 0.060             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|running_reg        ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|bitclk_reg         ; 0.059             ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|byte_data[0]  ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_data[2]         ; 0.058             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rs1_5_reg[0]                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rs1nz_6_reg                 ; 0.054             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|valid_3_reg                 ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|valid_4_reg                 ; 0.052             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|divider_reg[1]     ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|divider_reg[2]     ; 0.030             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|running_reg        ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|divider_reg[1]     ; 0.030             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|divider_reg[0]     ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|divider_reg[1]     ; 0.030             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|divider_reg[1]     ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|divider_reg[2]     ; 0.030             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|divider_reg[2]     ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|divider_reg[3]     ; 0.030             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|divider_reg[0]     ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|divider_reg[1]     ; 0.020             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|divider_reg[2]     ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|divider_reg[3]     ; 0.020             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|bufr_full          ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|shft_reg[0]        ; 0.020             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_1_reg[9]                 ; hex2[6]                                                               ; 0.020             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sinc_reg[1]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_ainc_reg[1]              ; 0.019             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[7]        ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[6]        ; 0.018             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[6]        ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[5]        ; 0.018             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[5]        ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[4]        ; 0.018             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[4]        ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[3]        ; 0.018             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[3]        ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[2]        ; 0.018             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[2]        ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[1]        ; 0.018             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[1]        ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[0]        ; 0.018             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[24]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrmod_6_reg[24]            ; 0.018             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[15]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrmod_6_reg[15]            ; 0.018             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[18]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrmod_6_reg[18]            ; 0.018             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[25]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrmod_6_reg[25]            ; 0.018             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[19]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrmod_6_reg[19]            ; 0.018             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[28]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrmod_6_reg[28]            ; 0.018             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[26]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrmod_6_reg[26]            ; 0.018             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[8]               ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrmod_6_reg[8]             ; 0.018             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[20]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrmod_6_reg[20]            ; 0.018             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[27]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrmod_6_reg[27]            ; 0.018             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[29]              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrmod_6_reg[29]            ; 0.018             ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|nibble_counter[1]   ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|nibble_counter[2]   ; 0.017             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[8]        ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[7]        ; 0.016             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|a_add_5_reg                 ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[27]             ; 0.010             ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
Note: This table only shows the top 85 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "RISC_YRV"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M16DAF484I6G is compatible
    Info (176445): Device 10M25DAF484I6G is compatible
    Info (176445): Device 10M50DAF484I6G is compatible
    Info (176445): Device 10M40DAF484I6G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169156): 2 I/O Standard assignments found for key[0]. Only the one assigned to key[0] will take effect.
    Info (169157): key[0] has I/O Standard set to 3.3 V SCHMITT TRIGGER. File: C:/FPGA/RISC_YRV/TOP.sv Line: 13
    Info (169157): key[0]~input has I/O Standard set to 3.3-V LVTTL. File: C:/FPGA/RISC_YRV/TOP.sv Line: 13
Warning (169156): 2 I/O Standard assignments found for key[1]. Only the one assigned to key[1] will take effect.
    Info (169157): key[1] has I/O Standard set to 3.3 V SCHMITT TRIGGER. File: C:/FPGA/RISC_YRV/TOP.sv Line: 13
    Info (169157): key[1]~input has I/O Standard set to 3.3-V LVTTL. File: C:/FPGA/RISC_YRV/TOP.sv Line: 13
Info (332104): Reading SDC File: 'RISC_YRV.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at RISC_YRV.sdc(11): hex0 could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 11
Warning (332049): Ignored set_false_path at RISC_YRV.sdc(11): Argument <to> is not an object ID File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 11
    Info (332050): set_false_path -from * -to hex0 File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 11
Warning (332174): Ignored filter at RISC_YRV.sdc(12): hex1 could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 12
Warning (332049): Ignored set_false_path at RISC_YRV.sdc(12): Argument <to> is not an object ID File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 12
    Info (332050): set_false_path -from * -to hex1 File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 12
Warning (332174): Ignored filter at RISC_YRV.sdc(13): hex2 could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 13
Warning (332049): Ignored set_false_path at RISC_YRV.sdc(13): Argument <to> is not an object ID File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 13
    Info (332050): set_false_path -from * -to hex2 File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 13
Warning (332174): Ignored filter at RISC_YRV.sdc(14): hex3 could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 14
Warning (332049): Ignored set_false_path at RISC_YRV.sdc(14): Argument <to> is not an object ID File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 14
    Info (332050): set_false_path -from * -to hex3 File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 14
Warning (332174): Ignored filter at RISC_YRV.sdc(15): hex4 could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 15
Warning (332049): Ignored set_false_path at RISC_YRV.sdc(15): Argument <to> is not an object ID File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 15
    Info (332050): set_false_path -from * -to hex4 File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 15
Warning (332174): Ignored filter at RISC_YRV.sdc(16): hex5 could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 16
Warning (332049): Ignored set_false_path at RISC_YRV.sdc(16): Argument <to> is not an object ID File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 16
    Info (332050): set_false_path -from * -to hex5 File: C:/FPGA/RISC_YRV/RISC_YRV.sdc Line: 16
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 max10_clk1_50
Info (176352): Promoted node muxed_clk_raw  File: C:/FPGA/RISC_YRV/TOP.sv Line: 62
    Info (176354): Promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node max10_clk1_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: C:/FPGA/RISC_YRV/TOP.sv Line: 10
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_cnt[22] File: C:/FPGA/RISC_YRV/TOP.sv Line: 59
        Info (176357): Destination node muxed_clk_raw File: C:/FPGA/RISC_YRV/TOP.sv Line: 62
Info (176353): Automatically promoted node yrv_mcu:i_yrv_mcu|top_resetb~0  File: C:/FPGA/RISC_YRV/design/yrv_mcu.v Line: 171
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 43% of the available device resources in the region that extends from location X33_Y22 to location X44_Y32
Info (170134): Cannot fit design in device -- retrying with increased optimization that can result in longer processing time
    Info (170138): Failed to route the following 3 signal(s)
        Info (170139): Signal "yrv_mcu:i_yrv_mcu|mcu_rdata[28]~26"
        Info (170139): Signal "yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|mem_idata[7]~6"
        Info (170139): Signal "yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|mem_idata[6]~11"
    Info (170140): Cannot fit design in device -- following 3 routing resource(s) needed by more than one signal during the last fitting attempt
        Info (170141): Routing resource LAB Block interconnect (X47_Y27, I0)
        Info (170141): Routing resource LAB Block interconnect (X47_Y27, I34)
        Info (170141): Routing resource LAB Input (X47_Y27, I29)
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 44% of the available device resources in the region that extends from location X33_Y22 to location X44_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 2.21 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 51 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin adc_clk_10 uses I/O standard 3.3-V LVTTL at N5 File: C:/FPGA/RISC_YRV/TOP.sv Line: 9
    Info (169178): Pin max10_clk2_50 uses I/O standard 3.3-V LVTTL at N14 File: C:/FPGA/RISC_YRV/TOP.sv Line: 11
    Info (169178): Pin key[0] uses I/O standard 3.3 V Schmitt Trigger at B8 File: C:/FPGA/RISC_YRV/TOP.sv Line: 13
    Info (169178): Pin key[1] uses I/O standard 3.3 V Schmitt Trigger at A7 File: C:/FPGA/RISC_YRV/TOP.sv Line: 13
    Info (169178): Pin sw[7] uses I/O standard 3.3-V LVTTL at A14 File: C:/FPGA/RISC_YRV/TOP.sv Line: 14
    Info (169178): Pin sw[8] uses I/O standard 3.3-V LVTTL at B14 File: C:/FPGA/RISC_YRV/TOP.sv Line: 14
    Info (169178): Pin gpio[0] uses I/O standard 3.3-V LVTTL at V10 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[1] uses I/O standard 3.3-V LVTTL at W10 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[2] uses I/O standard 3.3-V LVTTL at V9 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[3] uses I/O standard 3.3-V LVTTL at W9 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[4] uses I/O standard 3.3-V LVTTL at V8 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[5] uses I/O standard 3.3-V LVTTL at W8 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[6] uses I/O standard 3.3-V LVTTL at V7 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[7] uses I/O standard 3.3-V LVTTL at W7 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[8] uses I/O standard 3.3-V LVTTL at W6 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[9] uses I/O standard 3.3-V LVTTL at V5 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[10] uses I/O standard 3.3-V LVTTL at W5 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[11] uses I/O standard 3.3-V LVTTL at AA15 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[12] uses I/O standard 3.3-V LVTTL at AA14 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[13] uses I/O standard 3.3-V LVTTL at W13 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[14] uses I/O standard 3.3-V LVTTL at W12 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[15] uses I/O standard 3.3-V LVTTL at AB13 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[16] uses I/O standard 3.3-V LVTTL at AB12 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[17] uses I/O standard 3.3-V LVTTL at Y11 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[18] uses I/O standard 3.3-V LVTTL at AB11 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[19] uses I/O standard 3.3-V LVTTL at W11 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[20] uses I/O standard 3.3-V LVTTL at AB10 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[21] uses I/O standard 3.3-V LVTTL at AA10 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[22] uses I/O standard 3.3-V LVTTL at AA9 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[23] uses I/O standard 3.3-V LVTTL at Y8 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[24] uses I/O standard 3.3-V LVTTL at AA8 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[25] uses I/O standard 3.3-V LVTTL at Y7 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[26] uses I/O standard 3.3-V LVTTL at AA7 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[27] uses I/O standard 3.3-V LVTTL at Y6 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[28] uses I/O standard 3.3-V LVTTL at AA6 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[29] uses I/O standard 3.3-V LVTTL at Y5 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[30] uses I/O standard 3.3-V LVTTL at AA5 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[31] uses I/O standard 3.3-V LVTTL at Y4 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[32] uses I/O standard 3.3-V LVTTL at AB3 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[33] uses I/O standard 3.3-V LVTTL at Y3 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[34] uses I/O standard 3.3-V LVTTL at AB2 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin gpio[35] uses I/O standard 3.3-V LVTTL at AA2 File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169178): Pin sw[2] uses I/O standard 3.3-V LVTTL at D12 File: C:/FPGA/RISC_YRV/TOP.sv Line: 14
    Info (169178): Pin sw[1] uses I/O standard 3.3-V LVTTL at C11 File: C:/FPGA/RISC_YRV/TOP.sv Line: 14
    Info (169178): Pin sw[3] uses I/O standard 3.3-V LVTTL at C12 File: C:/FPGA/RISC_YRV/TOP.sv Line: 14
    Info (169178): Pin sw[4] uses I/O standard 3.3-V LVTTL at A12 File: C:/FPGA/RISC_YRV/TOP.sv Line: 14
    Info (169178): Pin sw[5] uses I/O standard 3.3-V LVTTL at B12 File: C:/FPGA/RISC_YRV/TOP.sv Line: 14
    Info (169178): Pin sw[6] uses I/O standard 3.3-V LVTTL at A13 File: C:/FPGA/RISC_YRV/TOP.sv Line: 14
    Info (169178): Pin sw[0] uses I/O standard 3.3-V LVTTL at C10 File: C:/FPGA/RISC_YRV/TOP.sv Line: 14
    Info (169178): Pin sw[9] uses I/O standard 3.3-V LVTTL at F15 File: C:/FPGA/RISC_YRV/TOP.sv Line: 14
    Info (169178): Pin max10_clk1_50 uses I/O standard 3.3-V LVTTL at P11 File: C:/FPGA/RISC_YRV/TOP.sv Line: 10
Warning (169064): Following 36 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin gpio[0] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[1] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[2] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[3] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[4] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[5] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[6] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[7] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[8] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[9] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[10] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[11] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[12] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[13] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[14] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[15] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[16] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[17] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[18] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[19] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[20] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[21] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[22] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[23] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[24] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[25] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[26] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[27] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[28] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[29] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[30] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[31] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[32] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[33] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[34] has a permanently disabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
    Info (169065): Pin gpio[35] has a permanently enabled output enable File: C:/FPGA/RISC_YRV/TOP.sv Line: 31
Info (144001): Generated suppressed messages file C:/FPGA/RISC_YRV/output_files/RISC_YRV.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 5845 megabytes
    Info: Processing ended: Sat Apr  8 14:10:31 2023
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:45


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/FPGA/RISC_YRV/output_files/RISC_YRV.fit.smsg.


