Timing Analyzer report for anda_plis
Thu Oct  3 22:05:35 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; anda_plis                                              ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.3%      ;
;     Processors 3-12        ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 175.5 MHz ; 175.5 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.698 ; -636.436           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.386 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -284.784                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.698 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[7]     ; clk          ; clk         ; 1.000        ; -0.436     ; 5.260      ;
; -4.468 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.747      ;
; -4.449 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.728      ;
; -4.438 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.717      ;
; -4.401 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_2[4]     ; clk          ; clk         ; 1.000        ; -0.450     ; 4.949      ;
; -4.299 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.593      ;
; -4.297 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.583      ;
; -4.293 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[4]     ; clk          ; clk         ; 1.000        ; -0.450     ; 4.841      ;
; -4.282 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.561      ;
; -4.278 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.564      ;
; -4.275 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[2]     ; clk          ; clk         ; 1.000        ; -0.450     ; 4.823      ;
; -4.267 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.553      ;
; -4.262 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[6]     ; clk          ; clk         ; 1.000        ; -0.436     ; 4.824      ;
; -4.261 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[6]    ; clk          ; clk         ; 1.000        ; -0.436     ; 4.823      ;
; -4.233 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[0]     ; clk          ; clk         ; 1.000        ; -0.450     ; 4.781      ;
; -4.230 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[5]     ; clk          ; clk         ; 1.000        ; -0.450     ; 4.778      ;
; -4.227 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[6]     ; clk          ; clk         ; 1.000        ; -0.450     ; 4.775      ;
; -4.215 ; algo_3:inst|reg_ancho_3[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.494      ;
; -4.207 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[3]     ; clk          ; clk         ; 1.000        ; -0.436     ; 4.769      ;
; -4.205 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[3]    ; clk          ; clk         ; 1.000        ; -0.436     ; 4.767      ;
; -4.187 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[2]    ; clk          ; clk         ; 1.000        ; -0.436     ; 4.749      ;
; -4.187 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[2]     ; clk          ; clk         ; 1.000        ; -0.436     ; 4.749      ;
; -4.178 ; algo_3:inst|indice[2]                                                                   ; algo_3:inst|dir_mem_1[6]       ; clk          ; clk         ; 1.000        ; -0.079     ; 5.097      ;
; -4.177 ; algo_3:inst|reg_ancho_3[6]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.456      ;
; -4.176 ; algo_3:inst|reg_anterior[2]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.455      ;
; -4.171 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.465      ;
; -4.169 ; algo_3:inst|reg_ancho_1[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.463      ;
; -4.164 ; algo_3:inst|reg_anterior[3]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.443      ;
; -4.162 ; algo_3:inst|reg_ancho_3[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.441      ;
; -4.158 ; algo_3:inst|reg_ancho_2[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.452      ;
; -4.149 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[5]     ; clk          ; clk         ; 1.000        ; -0.436     ; 4.711      ;
; -4.147 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[5]    ; clk          ; clk         ; 1.000        ; -0.436     ; 4.709      ;
; -4.125 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[0]     ; clk          ; clk         ; 1.000        ; -0.436     ; 4.687      ;
; -4.124 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[0]    ; clk          ; clk         ; 1.000        ; -0.436     ; 4.686      ;
; -4.123 ; algo_3:inst|reg_ancho_1[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.294      ; 5.415      ;
; -4.120 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.406      ;
; -4.101 ; algo_3:inst|indice[0]                                                                   ; algo_3:inst|dir_mem_1[6]       ; clk          ; clk         ; 1.000        ; -0.079     ; 5.020      ;
; -4.090 ; algo_3:inst|reg_ancho_3[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.369      ;
; -4.088 ; algo_3:inst|reg_ancho_3[5]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.367      ;
; -4.086 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.380      ;
; -4.085 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[7]    ; clk          ; clk         ; 1.000        ; -0.448     ; 4.635      ;
; -4.072 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.303      ; 5.373      ;
; -4.063 ; algo_3:inst|reg_ancho_2[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.357      ;
; -4.044 ; algo_3:inst|reg_ancho_3[1]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.330      ;
; -4.040 ; algo_3:inst|reg_ancho_2[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.334      ;
; -4.038 ; algo_3:inst|reg_anterior[4]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.317      ;
; -4.038 ; algo_3:inst|reg_ancho_2[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.332      ;
; -4.032 ; algo_3:inst|reg_anterior[5]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.311      ;
; -4.025 ; algo_3:inst|reg_ancho_1[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.319      ;
; -4.006 ; algo_3:inst|reg_ancho_3[6]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.292      ;
; -4.005 ; algo_3:inst|reg_anterior[2]                                                             ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.291      ;
; -4.002 ; algo_3:inst|reg_anterior[3]                                                             ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.288      ;
; -3.999 ; algo_3:inst|indice[2]                                                                   ; algo_3:inst|dir_mem_1[7]       ; clk          ; clk         ; 1.000        ; -0.079     ; 4.918      ;
; -3.999 ; algo_3:inst|indice[1]                                                                   ; algo_3:inst|dir_mem_1[6]       ; clk          ; clk         ; 1.000        ; -0.079     ; 4.918      ;
; -3.991 ; algo_3:inst|reg_ancho_3[4]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.277      ;
; -3.985 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_2[7]     ; clk          ; clk         ; 1.000        ; -0.450     ; 4.533      ;
; -3.966 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.252      ;
; -3.965 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.251      ;
; -3.964 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.250      ;
; -3.958 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.244      ;
; -3.958 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.244      ;
; -3.958 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.244      ;
; -3.954 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_2[2]     ; clk          ; clk         ; 1.000        ; -0.450     ; 4.502      ;
; -3.947 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.233      ;
; -3.946 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.232      ;
; -3.945 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.231      ;
; -3.944 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.303      ; 5.245      ;
; -3.942 ; algo_3:inst|reg_ancho_1[2]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.303      ; 5.243      ;
; -3.939 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.225      ;
; -3.939 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.225      ;
; -3.939 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.225      ;
; -3.937 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.319      ; 5.254      ;
; -3.937 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.319      ; 5.254      ;
; -3.937 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.319      ; 5.254      ;
; -3.937 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.319      ; 5.254      ;
; -3.937 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.319      ; 5.254      ;
; -3.937 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.319      ; 5.254      ;
; -3.937 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.319      ; 5.254      ;
; -3.936 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.222      ;
; -3.935 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.221      ;
; -3.934 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.220      ;
; -3.931 ; algo_3:inst|reg_ancho_2[1]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.303      ; 5.232      ;
; -3.928 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.214      ;
; -3.928 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.214      ;
; -3.928 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.214      ;
; -3.922 ; algo_3:inst|indice[0]                                                                   ; algo_3:inst|dir_mem_1[7]       ; clk          ; clk         ; 1.000        ; -0.079     ; 4.841      ;
; -3.920 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[4]    ; clk          ; clk         ; 1.000        ; -0.436     ; 4.482      ;
; -3.920 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[4]     ; clk          ; clk         ; 1.000        ; -0.436     ; 4.482      ;
; -3.919 ; algo_3:inst|reg_ancho_3[3]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.205      ;
; -3.917 ; algo_3:inst|reg_ancho_3[5]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.203      ;
; -3.916 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_2[3]     ; clk          ; clk         ; 1.000        ; -0.450     ; 4.464      ;
; -3.914 ; algo_3:inst|reg_anterior[6]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.193      ;
; -3.907 ; algo_3:inst|reg_ancho_2[5]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.201      ;
; -3.903 ; algo_3:inst|reg_ancho_1[6]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.197      ;
; -3.896 ; algo_3:inst|reg_ancho_1[3]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.301      ; 5.195      ;
; -3.894 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.319      ; 5.211      ;
; -3.894 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.319      ; 5.211      ;
; -3.894 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.319      ; 5.211      ;
; -3.894 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.319      ; 5.211      ;
; -3.894 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.319      ; 5.211      ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; algo_3:inst|eventos[7]                 ; algo_3:inst|data_a_escribir[7]         ; clk          ; clk         ; 0.000        ; 0.483      ; 1.055      ;
; 0.392 ; algo_3:inst|eventos[2]                 ; algo_3:inst|data_a_escribir[2]         ; clk          ; clk         ; 0.000        ; 0.483      ; 1.061      ;
; 0.403 ; uart_tx:inst3|data_to_send[7]          ; uart_tx:inst3|data_to_send[7]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|eventos[1]                 ; algo_3:inst|data_a_escribir[1]         ; clk          ; clk         ; 0.000        ; 0.483      ; 1.072      ;
; 0.403 ; algo_3:inst|eventos[0]                 ; algo_3:inst|eventos[0]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|ignorar_ancho_1            ; algo_3:inst|ignorar_ancho_1            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst3|fsm_state.FSM_START      ; uart_tx:inst3|fsm_state.FSM_START      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst3|fsm_state.FSM_SEND       ; uart_tx:inst3|fsm_state.FSM_SEND       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst3|bit_counter[3]           ; uart_tx:inst3|bit_counter[3]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst3|bit_counter[2]           ; uart_tx:inst3|bit_counter[2]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst3|bit_counter[1]           ; uart_tx:inst3|bit_counter[1]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst3|bit_counter[0]           ; uart_tx:inst3|bit_counter[0]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.envio_uart_2         ; algo_3:inst|state.envio_uart_2         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst3|fsm_state.FSM_STOP       ; uart_tx:inst3|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|borrado                    ; algo_3:inst|borrado                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.lectura_anterior     ; algo_3:inst|state.lectura_anterior     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.lectura_ancho_3      ; algo_3:inst|state.lectura_ancho_3      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.lectura_ancho_1      ; algo_3:inst|state.lectura_ancho_1      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.lectura_ancho_2      ; algo_3:inst|state.lectura_ancho_2      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.nuevo_pix            ; algo_3:inst|state.nuevo_pix            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_RX_Byte[1]             ; UART_RX:inst1|r_RX_Byte[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_RX_Byte[4]             ; UART_RX:inst1|r_RX_Byte[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_RX_Byte[2]             ; UART_RX:inst1|r_RX_Byte[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_RX_Byte[3]             ; UART_RX:inst1|r_RX_Byte[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_RX_Byte[0]             ; UART_RX:inst1|r_RX_Byte[0]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_RX_Byte[7]             ; UART_RX:inst1|r_RX_Byte[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_RX_Byte[6]             ; UART_RX:inst1|r_RX_Byte[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_RX_Byte[5]             ; UART_RX:inst1|r_RX_Byte[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_RX_DV                  ; UART_RX:inst1|r_RX_DV                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_SM_Main.s_Idle         ; UART_RX:inst1|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_Bit_Index[2]           ; UART_RX:inst1|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_Bit_Index[0]           ; UART_RX:inst1|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_RX:inst1|r_Bit_Index[1]           ; UART_RX:inst1|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.408 ; uart_algo:inst4|state                  ; uart_algo:inst4|state                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.420 ; algo_3:inst|eventos[4]                 ; algo_3:inst|data_a_escribir[4]         ; clk          ; clk         ; 0.000        ; 0.483      ; 1.089      ;
; 0.422 ; algo_3:inst|eventos[3]                 ; algo_3:inst|data_a_escribir[3]         ; clk          ; clk         ; 0.000        ; 0.483      ; 1.091      ;
; 0.426 ; uart_tx:inst3|cycle_counter[9]         ; uart_tx:inst3|cycle_counter[9]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.693      ;
; 0.431 ; uart_tx:inst3|data_to_send[7]          ; uart_tx:inst3|data_to_send[6]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.697      ;
; 0.432 ; uart_tx:inst3|data_to_send[3]          ; uart_tx:inst3|data_to_send[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.698      ;
; 0.432 ; UART_RX:inst1|r_RX_Data_R              ; UART_RX:inst1|r_RX_Data                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.697      ;
; 0.443 ; algo_3:inst|eventos[7]                 ; algo_3:inst|eventos[7]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.709      ;
; 0.450 ; UART_RX:inst1|r_Clk_Count[8]           ; UART_RX:inst1|r_Clk_Count[8]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.716      ;
; 0.450 ; uart_tx:inst3|bit_counter[0]           ; uart_tx:inst3|bit_counter[1]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.716      ;
; 0.458 ; algo_3:inst|indice[6]                  ; algo_3:inst|dir_mem_1[7]               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.723      ;
; 0.459 ; algo_3:inst|indice[6]                  ; algo_3:inst|dir_mem_1[6]               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.724      ;
; 0.459 ; uart_tx:inst3|fsm_state.FSM_SEND       ; uart_tx:inst3|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.725      ;
; 0.478 ; algo_3:inst|state.envio_uart_1         ; uart_tx:inst3|data_to_send[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.744      ;
; 0.486 ; algo_3:inst|state.envio_uart_1         ; algo_3:inst|state.envio_uart_2         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.752      ;
; 0.562 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst1|r_SM_Main.s_Cleanup      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.827      ;
; 0.579 ; algo_3:inst|cuenta_pixel[7]            ; algo_3:inst|cuenta_pixel[7]            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.846      ;
; 0.591 ; algo_3:inst|state.nuevo_pix            ; algo_3:inst|state.escritura_1          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.857      ;
; 0.591 ; algo_3:inst|state.nuevo_pix            ; algo_3:inst|state.dir_ancho_2          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.857      ;
; 0.596 ; uart_tx:inst3|fsm_state.FSM_START      ; uart_tx:inst3|txd_reg                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.864      ;
; 0.604 ; algo_3:inst|state.lectura_ancho_1      ; algo_3:inst|state.dir_ancho_3          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.870      ;
; 0.627 ; algo_3:inst|eventos[5]                 ; algo_3:inst|data_a_escribir[5]         ; clk          ; clk         ; 0.000        ; 0.483      ; 1.296      ;
; 0.627 ; uart_algo:inst4|pix_count_int[5]       ; algo_3:inst|pix_count_anterior[5]      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.890      ;
; 0.628 ; algo_3:inst|borrado                    ; algo_3:inst|state.errase               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.896      ;
; 0.629 ; algo_3:inst|borrado                    ; algo_3:inst|state.envio_uart_1         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.897      ;
; 0.637 ; uart_tx:inst3|data_to_send[6]          ; uart_tx:inst3|data_to_send[5]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.903      ;
; 0.637 ; algo_3:inst|state.envio_uart_2         ; algo_3:inst|state.incremento_indice    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.903      ;
; 0.639 ; uart_tx:inst3|data_to_send[2]          ; uart_tx:inst3|data_to_send[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.905      ;
; 0.639 ; uart_tx:inst3|data_to_send[5]          ; uart_tx:inst3|data_to_send[4]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.905      ;
; 0.641 ; uart_tx:inst3|data_to_send[4]          ; uart_tx:inst3|data_to_send[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.907      ;
; 0.642 ; uart_tx:inst3|cycle_counter[3]         ; uart_tx:inst3|cycle_counter[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; uart_tx:inst3|cycle_counter[2]         ; uart_tx:inst3|cycle_counter[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; uart_tx:inst3|cycle_counter[1]         ; uart_tx:inst3|cycle_counter[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; uart_tx:inst3|cycle_counter[8]         ; uart_tx:inst3|cycle_counter[8]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; UART_RX:inst1|r_Clk_Count[1]           ; UART_RX:inst1|r_Clk_Count[1]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; uart_tx:inst3|cycle_counter[5]         ; uart_tx:inst3|cycle_counter[5]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.645 ; uart_tx:inst3|cycle_counter[7]         ; uart_tx:inst3|cycle_counter[7]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; UART_RX:inst1|r_Clk_Count[2]           ; UART_RX:inst1|r_Clk_Count[2]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.912      ;
; 0.648 ; uart_tx:inst3|cycle_counter[4]         ; uart_tx:inst3|cycle_counter[4]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.915      ;
; 0.649 ; UART_RX:inst1|r_Clk_Count[3]           ; UART_RX:inst1|r_Clk_Count[3]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.915      ;
; 0.650 ; UART_RX:inst1|r_Clk_Count[5]           ; UART_RX:inst1|r_Clk_Count[5]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.916      ;
; 0.652 ; uart_algo:inst4|pix_count_int[9]       ; algo_3:inst|pix_count_anterior[9]      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.915      ;
; 0.654 ; UART_RX:inst1|r_Clk_Count[7]           ; UART_RX:inst1|r_Clk_Count[7]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.920      ;
; 0.655 ; UART_RX:inst1|r_Clk_Count[4]           ; UART_RX:inst1|r_Clk_Count[4]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.921      ;
; 0.657 ; algo_3:inst|eventos[2]                 ; algo_3:inst|eventos[2]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; uart_algo:inst4|pix_count_int[3]       ; uart_algo:inst4|pix_count_int[3]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.922      ;
; 0.659 ; algo_3:inst|eventos[3]                 ; algo_3:inst|eventos[3]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; algo_3:inst|indice[1]                  ; algo_3:inst|indice[1]                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; uart_algo:inst4|pix_count_int[2]       ; uart_algo:inst4|pix_count_int[2]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; algo_3:inst|state.dir_anterior         ; algo_3:inst|state.lectura_anterior     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; algo_3:inst|eventos[4]                 ; algo_3:inst|eventos[4]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; algo_3:inst|eventos[6]                 ; algo_3:inst|eventos[6]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; uart_algo:inst4|pix_count_int[7]       ; uart_algo:inst4|pix_count_int[7]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.925      ;
; 0.661 ; uart_tx:inst3|cycle_counter[6]         ; uart_tx:inst3|cycle_counter[6]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; UART_RX:inst1|r_Clk_Count[6]           ; UART_RX:inst1|r_Clk_Count[6]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; algo_3:inst|state.dir_ancho_1          ; algo_3:inst|state.lectura_ancho_1      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.663 ; algo_3:inst|state.casos                ; algo_3:inst|data_a_escribir[0]         ; clk          ; clk         ; 0.000        ; 0.474      ; 1.323      ;
; 0.663 ; algo_3:inst|eventos[5]                 ; algo_3:inst|eventos[5]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.929      ;
; 0.665 ; algo_3:inst|indice[7]                  ; algo_3:inst|indice[7]                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.930      ;
; 0.666 ; uart_algo:inst4|pix_count_int[10]      ; uart_algo:inst4|pix_count_int[10]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.931      ;
; 0.666 ; uart_algo:inst4|pix_count_int[11]      ; uart_algo:inst4|pix_count_int[11]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.931      ;
; 0.667 ; uart_algo:inst4|pix_count_int[12]      ; uart_algo:inst4|pix_count_int[12]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.932      ;
; 0.667 ; uart_algo:inst4|pix_count_int[8]       ; uart_algo:inst4|pix_count_int[8]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.932      ;
; 0.667 ; uart_algo:inst4|pix_count_int[9]       ; uart_algo:inst4|pix_count_int[9]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.932      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 191.9 MHz ; 191.9 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.211 ; -562.857          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -284.652                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.211 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[7]     ; clk          ; clk         ; 1.000        ; -0.389     ; 4.821      ;
; -3.942 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 5.196      ;
; -3.933 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_2[4]     ; clk          ; clk         ; 1.000        ; -0.405     ; 4.527      ;
; -3.894 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 5.148      ;
; -3.888 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 5.142      ;
; -3.833 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[4]     ; clk          ; clk         ; 1.000        ; -0.405     ; 4.427      ;
; -3.822 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[2]     ; clk          ; clk         ; 1.000        ; -0.405     ; 4.416      ;
; -3.814 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[6]     ; clk          ; clk         ; 1.000        ; -0.389     ; 4.424      ;
; -3.812 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[6]    ; clk          ; clk         ; 1.000        ; -0.389     ; 4.422      ;
; -3.807 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.272      ; 5.078      ;
; -3.798 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.261      ; 5.058      ;
; -3.781 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[0]     ; clk          ; clk         ; 1.000        ; -0.405     ; 4.375      ;
; -3.779 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[5]     ; clk          ; clk         ; 1.000        ; -0.405     ; 4.373      ;
; -3.774 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[6]     ; clk          ; clk         ; 1.000        ; -0.405     ; 4.368      ;
; -3.761 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[3]     ; clk          ; clk         ; 1.000        ; -0.389     ; 4.371      ;
; -3.759 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[3]    ; clk          ; clk         ; 1.000        ; -0.389     ; 4.369      ;
; -3.750 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.261      ; 5.010      ;
; -3.744 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.261      ; 5.004      ;
; -3.739 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[2]    ; clk          ; clk         ; 1.000        ; -0.389     ; 4.349      ;
; -3.739 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 4.993      ;
; -3.738 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[2]     ; clk          ; clk         ; 1.000        ; -0.389     ; 4.348      ;
; -3.710 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[5]     ; clk          ; clk         ; 1.000        ; -0.389     ; 4.320      ;
; -3.708 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[5]    ; clk          ; clk         ; 1.000        ; -0.389     ; 4.318      ;
; -3.704 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.975      ;
; -3.697 ; algo_3:inst|indice[2]                                                                   ; algo_3:inst|dir_mem_1[6]       ; clk          ; clk         ; 1.000        ; -0.070     ; 4.626      ;
; -3.692 ; algo_3:inst|reg_ancho_3[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 4.946      ;
; -3.692 ; algo_3:inst|reg_ancho_1[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.963      ;
; -3.688 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[0]     ; clk          ; clk         ; 1.000        ; -0.389     ; 4.298      ;
; -3.687 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[0]    ; clk          ; clk         ; 1.000        ; -0.389     ; 4.297      ;
; -3.668 ; algo_3:inst|reg_anterior[2]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 4.922      ;
; -3.668 ; algo_3:inst|reg_ancho_2[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.939      ;
; -3.667 ; algo_3:inst|reg_ancho_1[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.270      ; 4.936      ;
; -3.655 ; algo_3:inst|reg_ancho_3[6]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 4.909      ;
; -3.647 ; algo_3:inst|reg_ancho_3[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 4.901      ;
; -3.636 ; algo_3:inst|reg_anterior[3]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 4.890      ;
; -3.635 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[7]    ; clk          ; clk         ; 1.000        ; -0.403     ; 4.231      ;
; -3.625 ; algo_3:inst|reg_ancho_2[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.896      ;
; -3.622 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.893      ;
; -3.600 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.860      ;
; -3.589 ; algo_3:inst|reg_ancho_2[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.860      ;
; -3.585 ; algo_3:inst|reg_ancho_3[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 4.839      ;
; -3.579 ; algo_3:inst|reg_ancho_3[5]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 4.833      ;
; -3.579 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.278      ; 4.856      ;
; -3.576 ; algo_3:inst|indice[0]                                                                   ; algo_3:inst|dir_mem_1[6]       ; clk          ; clk         ; 1.000        ; -0.070     ; 4.505      ;
; -3.566 ; algo_3:inst|reg_ancho_1[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.837      ;
; -3.563 ; algo_3:inst|reg_ancho_2[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.834      ;
; -3.548 ; algo_3:inst|reg_ancho_3[1]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.808      ;
; -3.546 ; algo_3:inst|reg_anterior[4]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 4.800      ;
; -3.544 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_2[7]     ; clk          ; clk         ; 1.000        ; -0.405     ; 4.138      ;
; -3.544 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.293      ; 4.836      ;
; -3.544 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.293      ; 4.836      ;
; -3.544 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.293      ; 4.836      ;
; -3.544 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.293      ; 4.836      ;
; -3.544 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.293      ; 4.836      ;
; -3.544 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.293      ; 4.836      ;
; -3.544 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.293      ; 4.836      ;
; -3.544 ; algo_3:inst|indice[2]                                                                   ; algo_3:inst|dir_mem_1[7]       ; clk          ; clk         ; 1.000        ; -0.070     ; 4.473      ;
; -3.524 ; algo_3:inst|reg_anterior[2]                                                             ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.784      ;
; -3.522 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_2[2]     ; clk          ; clk         ; 1.000        ; -0.405     ; 4.116      ;
; -3.520 ; algo_3:inst|reg_anterior[5]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 4.774      ;
; -3.511 ; algo_3:inst|reg_ancho_3[6]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.771      ;
; -3.510 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.770      ;
; -3.509 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.769      ;
; -3.508 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.768      ;
; -3.507 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.293      ; 4.799      ;
; -3.507 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.293      ; 4.799      ;
; -3.507 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.293      ; 4.799      ;
; -3.507 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.293      ; 4.799      ;
; -3.507 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.293      ; 4.799      ;
; -3.507 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.293      ; 4.799      ;
; -3.507 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.293      ; 4.799      ;
; -3.503 ; algo_3:inst|reg_ancho_3[4]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.763      ;
; -3.502 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.762      ;
; -3.502 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.762      ;
; -3.501 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.761      ;
; -3.497 ; algo_3:inst|reg_anterior[3]                                                             ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.757      ;
; -3.489 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_2[3]     ; clk          ; clk         ; 1.000        ; -0.405     ; 4.083      ;
; -3.488 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[4]     ; clk          ; clk         ; 1.000        ; -0.389     ; 4.098      ;
; -3.487 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[4]    ; clk          ; clk         ; 1.000        ; -0.389     ; 4.097      ;
; -3.476 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.278      ; 4.753      ;
; -3.464 ; algo_3:inst|reg_ancho_1[2]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.278      ; 4.741      ;
; -3.462 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.722      ;
; -3.461 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.721      ;
; -3.460 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.720      ;
; -3.458 ; algo_3:inst|reg_ancho_1[6]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.729      ;
; -3.456 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.716      ;
; -3.455 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[3]     ; clk          ; clk         ; 1.000        ; -0.403     ; 4.051      ;
; -3.455 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.715      ;
; -3.454 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.714      ;
; -3.454 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.714      ;
; -3.454 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.714      ;
; -3.454 ; algo_3:inst|indice[1]                                                                   ; algo_3:inst|dir_mem_1[6]       ; clk          ; clk         ; 1.000        ; -0.070     ; 4.383      ;
; -3.453 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.713      ;
; -3.450 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|ignorar_ancho_1    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.387      ;
; -3.448 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.708      ;
; -3.448 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.708      ;
; -3.447 ; algo_3:inst|reg_ancho_2[5]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.718      ;
; -3.447 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.707      ;
; -3.444 ; algo_3:inst|reg_ancho_2[7]                                                              ; algo_3:inst|eventos[7]         ; clk          ; clk         ; 1.000        ; -0.076     ; 4.367      ;
; -3.444 ; algo_3:inst|reg_ancho_2[7]                                                              ; algo_3:inst|eventos[1]         ; clk          ; clk         ; 1.000        ; -0.076     ; 4.367      ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; uart_tx:inst3|data_to_send[7]          ; uart_tx:inst3|data_to_send[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3:inst|eventos[0]                 ; algo_3:inst|eventos[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; algo_3:inst|ignorar_ancho_1            ; algo_3:inst|ignorar_ancho_1            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst3|fsm_state.FSM_START      ; uart_tx:inst3|fsm_state.FSM_START      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst3|fsm_state.FSM_SEND       ; uart_tx:inst3|fsm_state.FSM_SEND       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst3|bit_counter[3]           ; uart_tx:inst3|bit_counter[3]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst3|bit_counter[2]           ; uart_tx:inst3|bit_counter[2]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst3|bit_counter[1]           ; uart_tx:inst3|bit_counter[1]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst3|bit_counter[0]           ; uart_tx:inst3|bit_counter[0]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|state.envio_uart_2         ; algo_3:inst|state.envio_uart_2         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst3|fsm_state.FSM_STOP       ; uart_tx:inst3|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|borrado                    ; algo_3:inst|borrado                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|state.lectura_anterior     ; algo_3:inst|state.lectura_anterior     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|state.lectura_ancho_3      ; algo_3:inst|state.lectura_ancho_3      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|state.lectura_ancho_1      ; algo_3:inst|state.lectura_ancho_1      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|state.lectura_ancho_2      ; algo_3:inst|state.lectura_ancho_2      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|state.nuevo_pix            ; algo_3:inst|state.nuevo_pix            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_RX_Byte[1]             ; UART_RX:inst1|r_RX_Byte[1]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_RX_Byte[4]             ; UART_RX:inst1|r_RX_Byte[4]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_RX_Byte[2]             ; UART_RX:inst1|r_RX_Byte[2]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_RX_Byte[3]             ; UART_RX:inst1|r_RX_Byte[3]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_RX_Byte[0]             ; UART_RX:inst1|r_RX_Byte[0]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_RX_Byte[7]             ; UART_RX:inst1|r_RX_Byte[7]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_RX_Byte[6]             ; UART_RX:inst1|r_RX_Byte[6]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_RX_Byte[5]             ; UART_RX:inst1|r_RX_Byte[5]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_RX_DV                  ; UART_RX:inst1|r_RX_DV                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_SM_Main.s_Idle         ; UART_RX:inst1|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_Bit_Index[2]           ; UART_RX:inst1|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_Bit_Index[0]           ; UART_RX:inst1|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst1|r_Bit_Index[1]           ; UART_RX:inst1|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.363 ; algo_3:inst|eventos[7]                 ; algo_3:inst|data_a_escribir[7]         ; clk          ; clk         ; 0.000        ; 0.441      ; 0.975      ;
; 0.366 ; uart_algo:inst4|state                  ; uart_algo:inst4|state                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.368 ; algo_3:inst|eventos[2]                 ; algo_3:inst|data_a_escribir[2]         ; clk          ; clk         ; 0.000        ; 0.441      ; 0.980      ;
; 0.382 ; algo_3:inst|eventos[1]                 ; algo_3:inst|data_a_escribir[1]         ; clk          ; clk         ; 0.000        ; 0.441      ; 0.994      ;
; 0.386 ; uart_tx:inst3|cycle_counter[9]         ; uart_tx:inst3|cycle_counter[9]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.628      ;
; 0.397 ; uart_tx:inst3|data_to_send[7]          ; uart_tx:inst3|data_to_send[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.640      ;
; 0.397 ; algo_3:inst|eventos[4]                 ; algo_3:inst|data_a_escribir[4]         ; clk          ; clk         ; 0.000        ; 0.441      ; 1.009      ;
; 0.398 ; uart_tx:inst3|data_to_send[3]          ; uart_tx:inst3|data_to_send[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.641      ;
; 0.398 ; UART_RX:inst1|r_RX_Data_R              ; UART_RX:inst1|r_RX_Data                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.640      ;
; 0.399 ; algo_3:inst|eventos[3]                 ; algo_3:inst|data_a_escribir[3]         ; clk          ; clk         ; 0.000        ; 0.441      ; 1.011      ;
; 0.400 ; algo_3:inst|eventos[7]                 ; algo_3:inst|eventos[7]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.643      ;
; 0.406 ; uart_tx:inst3|bit_counter[0]           ; uart_tx:inst3|bit_counter[1]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.648      ;
; 0.408 ; UART_RX:inst1|r_Clk_Count[8]           ; UART_RX:inst1|r_Clk_Count[8]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.650      ;
; 0.416 ; algo_3:inst|indice[6]                  ; algo_3:inst|dir_mem_1[6]               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.657      ;
; 0.416 ; algo_3:inst|indice[6]                  ; algo_3:inst|dir_mem_1[7]               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.657      ;
; 0.425 ; uart_tx:inst3|fsm_state.FSM_SEND       ; uart_tx:inst3|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.667      ;
; 0.433 ; algo_3:inst|state.envio_uart_1         ; uart_tx:inst3|data_to_send[0]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.675      ;
; 0.448 ; algo_3:inst|state.envio_uart_1         ; algo_3:inst|state.envio_uart_2         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.690      ;
; 0.515 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst1|r_SM_Main.s_Cleanup      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.757      ;
; 0.535 ; algo_3:inst|cuenta_pixel[7]            ; algo_3:inst|cuenta_pixel[7]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.778      ;
; 0.542 ; algo_3:inst|state.nuevo_pix            ; algo_3:inst|state.escritura_1          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.784      ;
; 0.542 ; algo_3:inst|state.nuevo_pix            ; algo_3:inst|state.dir_ancho_2          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.784      ;
; 0.552 ; algo_3:inst|state.lectura_ancho_1      ; algo_3:inst|state.dir_ancho_3          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.794      ;
; 0.553 ; uart_tx:inst3|fsm_state.FSM_START      ; uart_tx:inst3|txd_reg                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.797      ;
; 0.572 ; algo_3:inst|eventos[5]                 ; algo_3:inst|data_a_escribir[5]         ; clk          ; clk         ; 0.000        ; 0.441      ; 1.184      ;
; 0.580 ; uart_algo:inst4|pix_count_int[5]       ; algo_3:inst|pix_count_anterior[5]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.820      ;
; 0.582 ; uart_tx:inst3|data_to_send[6]          ; uart_tx:inst3|data_to_send[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.583 ; uart_tx:inst3|data_to_send[2]          ; uart_tx:inst3|data_to_send[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.583 ; algo_3:inst|state.envio_uart_2         ; algo_3:inst|state.incremento_indice    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; algo_3:inst|borrado                    ; algo_3:inst|state.errase               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.827      ;
; 0.584 ; uart_tx:inst3|data_to_send[5]          ; uart_tx:inst3|data_to_send[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.584 ; algo_3:inst|borrado                    ; algo_3:inst|state.envio_uart_1         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.828      ;
; 0.585 ; uart_tx:inst3|data_to_send[4]          ; uart_tx:inst3|data_to_send[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.588 ; uart_tx:inst3|cycle_counter[2]         ; uart_tx:inst3|cycle_counter[2]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; uart_tx:inst3|cycle_counter[3]         ; uart_tx:inst3|cycle_counter[3]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.830      ;
; 0.589 ; uart_tx:inst3|cycle_counter[8]         ; uart_tx:inst3|cycle_counter[8]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; UART_RX:inst1|r_Clk_Count[1]           ; UART_RX:inst1|r_Clk_Count[1]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.831      ;
; 0.590 ; uart_tx:inst3|cycle_counter[1]         ; uart_tx:inst3|cycle_counter[1]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.832      ;
; 0.591 ; uart_tx:inst3|cycle_counter[5]         ; uart_tx:inst3|cycle_counter[5]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.833      ;
; 0.591 ; UART_RX:inst1|r_Clk_Count[2]           ; UART_RX:inst1|r_Clk_Count[2]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.833      ;
; 0.592 ; uart_tx:inst3|cycle_counter[7]         ; uart_tx:inst3|cycle_counter[7]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.834      ;
; 0.593 ; uart_tx:inst3|cycle_counter[4]         ; uart_tx:inst3|cycle_counter[4]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.835      ;
; 0.594 ; UART_RX:inst1|r_Clk_Count[3]           ; UART_RX:inst1|r_Clk_Count[3]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.836      ;
; 0.594 ; UART_RX:inst1|r_Clk_Count[5]           ; UART_RX:inst1|r_Clk_Count[5]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.836      ;
; 0.598 ; UART_RX:inst1|r_Clk_Count[7]           ; UART_RX:inst1|r_Clk_Count[7]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.840      ;
; 0.599 ; UART_RX:inst1|r_Clk_Count[4]           ; UART_RX:inst1|r_Clk_Count[4]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.841      ;
; 0.600 ; algo_3:inst|eventos[2]                 ; algo_3:inst|eventos[2]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; algo_3:inst|state.casos                ; algo_3:inst|data_a_escribir[0]         ; clk          ; clk         ; 0.000        ; 0.431      ; 1.203      ;
; 0.601 ; algo_3:inst|eventos[3]                 ; algo_3:inst|eventos[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; uart_algo:inst4|pix_count_int[9]       ; algo_3:inst|pix_count_anterior[9]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.841      ;
; 0.601 ; uart_algo:inst4|pix_count_int[2]       ; uart_algo:inst4|pix_count_int[2]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; uart_algo:inst4|pix_count_int[3]       ; uart_algo:inst4|pix_count_int[3]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.603 ; algo_3:inst|state.dir_anterior         ; algo_3:inst|state.lectura_anterior     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.845      ;
; 0.604 ; algo_3:inst|eventos[4]                 ; algo_3:inst|eventos[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; algo_3:inst|eventos[6]                 ; algo_3:inst|eventos[6]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; algo_3:inst|indice[1]                  ; algo_3:inst|indice[1]                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.845      ;
; 0.604 ; uart_algo:inst4|pix_count_int[7]       ; uart_algo:inst4|pix_count_int[7]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; UART_RX:inst1|r_Clk_Count[6]           ; UART_RX:inst1|r_Clk_Count[6]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; algo_3:inst|state.dir_ancho_1          ; algo_3:inst|state.lectura_ancho_1      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; algo_3:inst|eventos[5]                 ; algo_3:inst|eventos[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.607 ; uart_tx:inst3|cycle_counter[6]         ; uart_tx:inst3|cycle_counter[6]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.849      ;
; 0.608 ; uart_algo:inst4|pix_count_int[12]      ; uart_algo:inst4|pix_count_int[12]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.850      ;
; 0.608 ; uart_algo:inst4|pix_count_int[8]       ; uart_algo:inst4|pix_count_int[8]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.850      ;
; 0.608 ; uart_algo:inst4|pix_count_int[10]      ; uart_algo:inst4|pix_count_int[10]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.850      ;
; 0.609 ; algo_3:inst|indice[7]                  ; algo_3:inst|indice[7]                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.850      ;
; 0.609 ; uart_algo:inst4|pix_count_int[11]      ; uart_algo:inst4|pix_count_int[11]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.851      ;
; 0.610 ; uart_algo:inst4|pix_count_int[9]       ; uart_algo:inst4|pix_count_int[9]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.852      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.681 ; -192.924          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.152 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -233.085                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.681 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.120      ; 2.788      ;
; -1.674 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.120      ; 2.781      ;
; -1.660 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.120      ; 2.767      ;
; -1.615 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.120      ; 2.722      ;
; -1.595 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[7]     ; clk          ; clk         ; 1.000        ; -0.223     ; 2.359      ;
; -1.578 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.690      ;
; -1.571 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.683      ;
; -1.558 ; algo_3:inst|reg_ancho_3[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.120      ; 2.665      ;
; -1.557 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.669      ;
; -1.554 ; algo_3:inst|reg_anterior[3]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.120      ; 2.661      ;
; -1.550 ; algo_3:inst|indice[0]                                                                   ; algo_3:inst|dir_mem_1[6]       ; clk          ; clk         ; 1.000        ; -0.040     ; 2.497      ;
; -1.544 ; algo_3:inst|reg_ancho_3[6]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.120      ; 2.651      ;
; -1.531 ; algo_3:inst|reg_ancho_3[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.120      ; 2.638      ;
; -1.524 ; algo_3:inst|reg_anterior[2]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.120      ; 2.631      ;
; -1.512 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.134      ; 2.633      ;
; -1.512 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.624      ;
; -1.507 ; algo_3:inst|indice[1]                                                                   ; algo_3:inst|dir_mem_1[6]       ; clk          ; clk         ; 1.000        ; -0.040     ; 2.454      ;
; -1.504 ; algo_3:inst|indice[2]                                                                   ; algo_3:inst|dir_mem_1[6]       ; clk          ; clk         ; 1.000        ; -0.040     ; 2.451      ;
; -1.494 ; algo_3:inst|reg_ancho_3[5]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.120      ; 2.601      ;
; -1.490 ; algo_3:inst|reg_ancho_3[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.120      ; 2.597      ;
; -1.488 ; algo_3:inst|reg_anterior[5]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.120      ; 2.595      ;
; -1.480 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_2[4]     ; clk          ; clk         ; 1.000        ; -0.237     ; 2.230      ;
; -1.465 ; algo_3:inst|reg_ancho_2[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.134      ; 2.586      ;
; -1.455 ; algo_3:inst|indice[0]                                                                   ; algo_3:inst|dir_mem_1[7]       ; clk          ; clk         ; 1.000        ; -0.040     ; 2.402      ;
; -1.455 ; algo_3:inst|reg_ancho_3[1]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.567      ;
; -1.454 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.566      ;
; -1.453 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.565      ;
; -1.453 ; algo_3:inst|reg_anterior[4]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.120      ; 2.560      ;
; -1.452 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.564      ;
; -1.451 ; algo_3:inst|reg_anterior[3]                                                             ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.563      ;
; -1.448 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.560      ;
; -1.447 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.559      ;
; -1.447 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.559      ;
; -1.447 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.559      ;
; -1.446 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.558      ;
; -1.445 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.557      ;
; -1.443 ; algo_3:inst|reg_ancho_1[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.134      ; 2.564      ;
; -1.441 ; algo_3:inst|reg_ancho_3[6]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.553      ;
; -1.441 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.553      ;
; -1.440 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.552      ;
; -1.440 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.552      ;
; -1.433 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.545      ;
; -1.432 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.544      ;
; -1.431 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.134      ; 2.552      ;
; -1.431 ; algo_3:inst|indice[3]                                                                   ; algo_3:inst|dir_mem_1[6]       ; clk          ; clk         ; 1.000        ; -0.040     ; 2.378      ;
; -1.431 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.543      ;
; -1.428 ; algo_3:inst|reg_ancho_3[4]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.540      ;
; -1.428 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.139      ; 2.554      ;
; -1.427 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.539      ;
; -1.426 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.538      ;
; -1.426 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.538      ;
; -1.421 ; algo_3:inst|reg_anterior[2]                                                             ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.533      ;
; -1.417 ; algo_3:inst|reg_ancho_1[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.132      ; 2.536      ;
; -1.412 ; algo_3:inst|indice[1]                                                                   ; algo_3:inst|dir_mem_1[7]       ; clk          ; clk         ; 1.000        ; -0.040     ; 2.359      ;
; -1.409 ; algo_3:inst|indice[2]                                                                   ; algo_3:inst|dir_mem_1[7]       ; clk          ; clk         ; 1.000        ; -0.040     ; 2.356      ;
; -1.401 ; algo_3:inst|reg_ancho_2[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.134      ; 2.522      ;
; -1.399 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.134      ; 2.520      ;
; -1.391 ; algo_3:inst|reg_anterior[6]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.120      ; 2.498      ;
; -1.391 ; algo_3:inst|reg_ancho_3[5]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.503      ;
; -1.388 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.500      ;
; -1.387 ; algo_3:inst|reg_ancho_3[3]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.499      ;
; -1.387 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.499      ;
; -1.386 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.498      ;
; -1.385 ; algo_3:inst|reg_anterior[5]                                                             ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.497      ;
; -1.382 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.494      ;
; -1.381 ; algo_3:inst|reg_ancho_2[7]                                                              ; algo_3:inst|eventos[7]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.323      ;
; -1.381 ; algo_3:inst|reg_ancho_2[7]                                                              ; algo_3:inst|eventos[1]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.323      ;
; -1.381 ; algo_3:inst|reg_ancho_2[7]                                                              ; algo_3:inst|eventos[2]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.323      ;
; -1.381 ; algo_3:inst|reg_ancho_2[7]                                                              ; algo_3:inst|eventos[3]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.323      ;
; -1.381 ; algo_3:inst|reg_ancho_2[7]                                                              ; algo_3:inst|eventos[4]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.323      ;
; -1.381 ; algo_3:inst|reg_ancho_2[7]                                                              ; algo_3:inst|eventos[5]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.323      ;
; -1.381 ; algo_3:inst|reg_ancho_2[7]                                                              ; algo_3:inst|eventos[6]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.323      ;
; -1.381 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.493      ;
; -1.381 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.125      ; 2.493      ;
; -1.380 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.518      ;
; -1.380 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.518      ;
; -1.380 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.518      ;
; -1.380 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.518      ;
; -1.380 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.518      ;
; -1.380 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.518      ;
; -1.380 ; uart_algo:inst4|pix_count_int[3]                                                        ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.518      ;
; -1.374 ; algo_3:inst|reg_ancho_2[1]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.139      ; 2.500      ;
; -1.372 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[4]     ; clk          ; clk         ; 1.000        ; -0.237     ; 2.122      ;
; -1.370 ; algo_3:inst|reg_ancho_1[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.134      ; 2.491      ;
; -1.367 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[2]     ; clk          ; clk         ; 1.000        ; -0.237     ; 2.117      ;
; -1.365 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.503      ;
; -1.365 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.503      ;
; -1.365 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.503      ;
; -1.365 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.503      ;
; -1.365 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.503      ;
; -1.365 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.503      ;
; -1.365 ; uart_algo:inst4|pix_count_int[6]                                                        ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.503      ;
; -1.364 ; algo_3:inst|reg_ancho_2[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; 0.134      ; 2.485      ;
; -1.361 ; algo_3:inst|reg_ancho_3[7]                                                              ; algo_3:inst|eventos[7]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.289      ;
; -1.361 ; algo_3:inst|reg_ancho_3[7]                                                              ; algo_3:inst|eventos[1]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.289      ;
; -1.361 ; algo_3:inst|reg_ancho_3[7]                                                              ; algo_3:inst|eventos[2]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.289      ;
; -1.361 ; algo_3:inst|reg_ancho_3[7]                                                              ; algo_3:inst|eventos[3]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.289      ;
; -1.361 ; algo_3:inst|reg_ancho_3[7]                                                              ; algo_3:inst|eventos[4]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.289      ;
; -1.361 ; algo_3:inst|reg_ancho_3[7]                                                              ; algo_3:inst|eventos[5]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.289      ;
; -1.361 ; algo_3:inst|reg_ancho_3[7]                                                              ; algo_3:inst|eventos[6]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.289      ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.152 ; algo_3:inst|eventos[7]                 ; algo_3:inst|data_a_escribir[7]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.468      ;
; 0.155 ; algo_3:inst|eventos[2]                 ; algo_3:inst|data_a_escribir[2]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.471      ;
; 0.155 ; algo_3:inst|eventos[1]                 ; algo_3:inst|data_a_escribir[1]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.471      ;
; 0.163 ; algo_3:inst|eventos[4]                 ; algo_3:inst|data_a_escribir[4]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.479      ;
; 0.165 ; algo_3:inst|eventos[3]                 ; algo_3:inst|data_a_escribir[3]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.481      ;
; 0.182 ; algo_3:inst|ignorar_ancho_1            ; algo_3:inst|ignorar_ancho_1            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst3|fsm_state.FSM_START      ; uart_tx:inst3|fsm_state.FSM_START      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst3|fsm_state.FSM_SEND       ; uart_tx:inst3|fsm_state.FSM_SEND       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst3|bit_counter[3]           ; uart_tx:inst3|bit_counter[3]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst3|bit_counter[2]           ; uart_tx:inst3|bit_counter[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst3|bit_counter[1]           ; uart_tx:inst3|bit_counter[1]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst3|bit_counter[0]           ; uart_tx:inst3|bit_counter[0]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|state.envio_uart_2         ; algo_3:inst|state.envio_uart_2         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst3|fsm_state.FSM_STOP       ; uart_tx:inst3|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|borrado                    ; algo_3:inst|borrado                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|state.lectura_anterior     ; algo_3:inst|state.lectura_anterior     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|state.lectura_ancho_3      ; algo_3:inst|state.lectura_ancho_3      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|state.lectura_ancho_1      ; algo_3:inst|state.lectura_ancho_1      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|state.lectura_ancho_2      ; algo_3:inst|state.lectura_ancho_2      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|state.nuevo_pix            ; algo_3:inst|state.nuevo_pix            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_SM_Main.s_Idle         ; UART_RX:inst1|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_Bit_Index[0]           ; UART_RX:inst1|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; uart_tx:inst3|data_to_send[7]          ; uart_tx:inst3|data_to_send[7]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3:inst|eventos[0]                 ; algo_3:inst|eventos[0]                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst1|r_RX_Byte[1]             ; UART_RX:inst1|r_RX_Byte[1]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst1|r_RX_Byte[4]             ; UART_RX:inst1|r_RX_Byte[4]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst1|r_RX_Byte[2]             ; UART_RX:inst1|r_RX_Byte[2]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst1|r_RX_Byte[3]             ; UART_RX:inst1|r_RX_Byte[3]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst1|r_RX_Byte[0]             ; UART_RX:inst1|r_RX_Byte[0]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst1|r_RX_Byte[7]             ; UART_RX:inst1|r_RX_Byte[7]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst1|r_RX_Byte[6]             ; UART_RX:inst1|r_RX_Byte[6]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst1|r_RX_Byte[5]             ; UART_RX:inst1|r_RX_Byte[5]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst1|r_RX_DV                  ; UART_RX:inst1|r_RX_DV                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst1|r_Bit_Index[2]           ; UART_RX:inst1|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst1|r_Bit_Index[1]           ; UART_RX:inst1|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.189 ; uart_algo:inst4|state                  ; uart_algo:inst4|state                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.191 ; UART_RX:inst1|r_RX_Data_R              ; UART_RX:inst1|r_RX_Data                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.315      ;
; 0.192 ; uart_tx:inst3|data_to_send[3]          ; uart_tx:inst3|data_to_send[2]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.316      ;
; 0.192 ; uart_tx:inst3|data_to_send[7]          ; uart_tx:inst3|data_to_send[6]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.316      ;
; 0.192 ; uart_tx:inst3|cycle_counter[9]         ; uart_tx:inst3|cycle_counter[9]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.317      ;
; 0.200 ; algo_3:inst|eventos[7]                 ; algo_3:inst|eventos[7]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.204 ; UART_RX:inst1|r_Clk_Count[8]           ; UART_RX:inst1|r_Clk_Count[8]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.329      ;
; 0.205 ; uart_tx:inst3|bit_counter[0]           ; uart_tx:inst3|bit_counter[1]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.330      ;
; 0.206 ; uart_tx:inst3|fsm_state.FSM_SEND       ; uart_tx:inst3|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.331      ;
; 0.210 ; algo_3:inst|indice[6]                  ; algo_3:inst|dir_mem_1[6]               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.334      ;
; 0.210 ; algo_3:inst|indice[6]                  ; algo_3:inst|dir_mem_1[7]               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.334      ;
; 0.221 ; algo_3:inst|state.envio_uart_1         ; algo_3:inst|state.envio_uart_2         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.346      ;
; 0.222 ; algo_3:inst|state.envio_uart_1         ; uart_tx:inst3|data_to_send[0]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.347      ;
; 0.252 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst1|r_SM_Main.s_Cleanup      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.377      ;
; 0.256 ; algo_3:inst|eventos[5]                 ; algo_3:inst|data_a_escribir[5]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.572      ;
; 0.256 ; algo_3:inst|cuenta_pixel[7]            ; algo_3:inst|cuenta_pixel[7]            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.381      ;
; 0.266 ; uart_tx:inst3|fsm_state.FSM_START      ; uart_tx:inst3|txd_reg                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.393      ;
; 0.268 ; algo_3:inst|state.nuevo_pix            ; algo_3:inst|state.escritura_1          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.393      ;
; 0.270 ; algo_3:inst|state.nuevo_pix            ; algo_3:inst|state.dir_ancho_2          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.395      ;
; 0.272 ; algo_3:inst|borrado                    ; algo_3:inst|state.errase               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.399      ;
; 0.273 ; algo_3:inst|borrado                    ; algo_3:inst|state.envio_uart_1         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.400      ;
; 0.275 ; algo_3:inst|state.lectura_ancho_1      ; algo_3:inst|state.dir_ancho_3          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.400      ;
; 0.275 ; uart_algo:inst4|pix_count_int[5]       ; algo_3:inst|pix_count_anterior[5]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.397      ;
; 0.285 ; uart_algo:inst4|pix_count_int[9]       ; algo_3:inst|pix_count_anterior[9]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.407      ;
; 0.289 ; algo_3:inst|state.casos                ; algo_3:inst|data_a_escribir[0]         ; clk          ; clk         ; 0.000        ; 0.226      ; 0.599      ;
; 0.290 ; uart_tx:inst3|data_to_send[6]          ; uart_tx:inst3|data_to_send[5]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; algo_3:inst|state.envio_uart_2         ; algo_3:inst|state.incremento_indice    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.292 ; uart_tx:inst3|data_to_send[2]          ; uart_tx:inst3|data_to_send[1]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; uart_tx:inst3|data_to_send[5]          ; uart_tx:inst3|data_to_send[4]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.293 ; UART_RX:inst1|r_Clk_Count[1]           ; UART_RX:inst1|r_Clk_Count[1]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; uart_tx:inst3|data_to_send[4]          ; uart_tx:inst3|data_to_send[3]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; uart_tx:inst3|cycle_counter[2]         ; uart_tx:inst3|cycle_counter[2]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_tx:inst3|cycle_counter[1]         ; uart_tx:inst3|cycle_counter[1]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_tx:inst3|cycle_counter[3]         ; uart_tx:inst3|cycle_counter[3]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_tx:inst3|cycle_counter[5]         ; uart_tx:inst3|cycle_counter[5]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; uart_tx:inst3|cycle_counter[4]         ; uart_tx:inst3|cycle_counter[4]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; uart_tx:inst3|cycle_counter[7]         ; uart_tx:inst3|cycle_counter[7]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; uart_tx:inst3|cycle_counter[8]         ; uart_tx:inst3|cycle_counter[8]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; UART_RX:inst1|r_Clk_Count[2]           ; UART_RX:inst1|r_Clk_Count[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.297 ; UART_RX:inst1|r_Clk_Count[3]           ; UART_RX:inst1|r_Clk_Count[3]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.422      ;
; 0.297 ; UART_RX:inst1|r_Clk_Count[5]           ; UART_RX:inst1|r_Clk_Count[5]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.422      ;
; 0.299 ; UART_RX:inst1|r_Clk_Count[7]           ; UART_RX:inst1|r_Clk_Count[7]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; algo_3:inst|eventos[2]                 ; algo_3:inst|eventos[2]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; UART_RX:inst1|r_Clk_Count[4]           ; UART_RX:inst1|r_Clk_Count[4]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; algo_3:inst|state.dir_anterior         ; algo_3:inst|state.lectura_anterior     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; algo_3:inst|eventos[3]                 ; algo_3:inst|eventos[3]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; algo_3:inst|eventos[4]                 ; algo_3:inst|eventos[4]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; algo_3:inst|indice[1]                  ; algo_3:inst|indice[1]                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; uart_algo:inst4|pix_count_int[3]       ; uart_algo:inst4|pix_count_int[3]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; algo_3:inst|eventos[5]                 ; algo_3:inst|eventos[5]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; algo_3:inst|eventos[6]                 ; algo_3:inst|eventos[6]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_algo:inst4|pix_count_int[2]       ; uart_algo:inst4|pix_count_int[2]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; uart_tx:inst3|cycle_counter[6]         ; uart_tx:inst3|cycle_counter[6]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; uart_algo:inst4|pix_count_int[7]       ; uart_algo:inst4|pix_count_int[7]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; algo_3:inst|state.dir_ancho_1          ; algo_3:inst|state.lectura_ancho_1      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.304 ; UART_RX:inst1|r_Clk_Count[0]           ; UART_RX:inst1|r_Clk_Count[0]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.429      ;
; 0.305 ; algo_3:inst|indice[7]                  ; algo_3:inst|indice[7]                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.429      ;
; 0.305 ; uart_algo:inst4|pix_count_int[12]      ; uart_algo:inst4|pix_count_int[12]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.429      ;
; 0.305 ; uart_algo:inst4|pix_count_int[11]      ; uart_algo:inst4|pix_count_int[11]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.429      ;
; 0.305 ; UART_RX:inst1|r_Clk_Count[6]           ; UART_RX:inst1|r_Clk_Count[6]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.430      ;
; 0.306 ; uart_algo:inst4|pix_count_int[5]       ; uart_algo:inst4|pix_count_int[5]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.430      ;
; 0.306 ; uart_algo:inst4|pix_count_int[9]       ; uart_algo:inst4|pix_count_int[9]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.430      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.698   ; 0.152 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.698   ; 0.152 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -636.436 ; 0.0   ; 0.0      ; 0.0     ; -284.784            ;
;  clk             ; -636.436 ; 0.000 ; N/A      ; N/A     ; -284.784            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx_o     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx_i               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8333     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8333     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 186   ; 186  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Thu Oct  3 22:05:34 2024
Info: Command: quartus_sta anda_plis -c anda_plis
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'anda_plis.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.698
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.698            -636.436 clk 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -284.784 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.211
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.211            -562.857 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -284.652 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.681            -192.924 clk 
Info (332146): Worst-case hold slack is 0.152
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.152               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -233.085 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4957 megabytes
    Info: Processing ended: Thu Oct  3 22:05:35 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


