TimeQuest Timing Analyzer report for vga_with_hw_test_image
Thu Dec 06 04:56:19 2018
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; vga_with_hw_test_image                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.9%      ;
;     Processors 3-4         ;   0.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Thu Dec 06 04:56:18 2018 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 130.72 MHz ; 130.72 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 12.350 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.700 ; 0.000                             ;
+-------+-------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                             ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 12.350 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.566      ;
; 12.350 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.566      ;
; 12.350 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.566      ;
; 12.359 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.557      ;
; 12.359 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.557      ;
; 12.359 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.557      ;
; 12.566 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.351      ;
; 12.566 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.351      ;
; 12.566 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.351      ;
; 12.566 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.351      ;
; 12.566 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.351      ;
; 12.575 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.342      ;
; 12.575 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.342      ;
; 12.575 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.342      ;
; 12.575 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.342      ;
; 12.575 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.342      ;
; 12.579 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 7.338      ;
; 12.588 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 7.329      ;
; 12.654 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.262      ;
; 12.654 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.262      ;
; 12.654 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.262      ;
; 12.687 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.229      ;
; 12.687 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.229      ;
; 12.687 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.229      ;
; 12.714 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.202      ;
; 12.714 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.202      ;
; 12.714 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.202      ;
; 12.716 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.200      ;
; 12.716 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.200      ;
; 12.716 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.200      ;
; 12.870 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.047      ;
; 12.870 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.047      ;
; 12.870 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.047      ;
; 12.870 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.047      ;
; 12.870 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.047      ;
; 12.875 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.041      ;
; 12.875 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.041      ;
; 12.875 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.082     ; 7.041      ;
; 12.883 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 7.034      ;
; 12.926 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.991      ;
; 12.926 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.991      ;
; 12.926 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.991      ;
; 12.926 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.991      ;
; 12.926 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.991      ;
; 12.930 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.987      ;
; 12.930 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.987      ;
; 12.930 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.987      ;
; 12.930 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.987      ;
; 12.930 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.987      ;
; 12.932 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.985      ;
; 12.932 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.985      ;
; 12.932 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.985      ;
; 12.932 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.985      ;
; 12.932 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.985      ;
; 12.943 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 6.974      ;
; 12.945 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 6.972      ;
; 12.959 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 6.958      ;
; 12.994 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.082     ; 6.922      ;
; 12.994 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.082     ; 6.922      ;
; 12.994 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.082     ; 6.922      ;
; 13.006 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.912      ;
; 13.006 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.912      ;
; 13.006 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.912      ;
; 13.026 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.088     ; 6.884      ;
; 13.031 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.088     ; 6.879      ;
; 13.031 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.088     ; 6.879      ;
; 13.031 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.088     ; 6.879      ;
; 13.035 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.088     ; 6.875      ;
; 13.040 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.088     ; 6.870      ;
; 13.040 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.088     ; 6.870      ;
; 13.040 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.088     ; 6.870      ;
; 13.091 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.826      ;
; 13.091 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.826      ;
; 13.091 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.826      ;
; 13.091 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.826      ;
; 13.091 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.826      ;
; 13.104 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 6.813      ;
; 13.148 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.082     ; 6.768      ;
; 13.148 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.082     ; 6.768      ;
; 13.148 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.082     ; 6.768      ;
; 13.181 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.737      ;
; 13.181 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.737      ;
; 13.181 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.737      ;
; 13.204 ; vga_controller:inst1|v_count[5] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.074     ; 6.720      ;
; 13.204 ; vga_controller:inst1|v_count[5] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.074     ; 6.720      ;
; 13.204 ; vga_controller:inst1|v_count[5] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.074     ; 6.720      ;
; 13.210 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.707      ;
; 13.210 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.707      ;
; 13.210 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.707      ;
; 13.210 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.707      ;
; 13.210 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.707      ;
; 13.222 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.697      ;
; 13.222 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.697      ;
; 13.222 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.697      ;
; 13.222 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.697      ;
; 13.222 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.697      ;
; 13.223 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 6.694      ;
; 13.227 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.691      ;
; 13.227 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.691      ;
; 13.227 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.691      ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.704 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.971      ;
; 0.705 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.972      ;
; 0.715 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.982      ;
; 0.777 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.043      ;
; 0.921 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.187      ;
; 0.921 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.187      ;
; 0.922 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.188      ;
; 0.922 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.188      ;
; 0.924 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.190      ;
; 0.995 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.261      ;
; 1.007 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.274      ;
; 1.011 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.278      ;
; 1.041 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.308      ;
; 1.043 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.310      ;
; 1.045 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.312      ;
; 1.054 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.320      ;
; 1.096 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.363      ;
; 1.181 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.447      ;
; 1.186 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.452      ;
; 1.186 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.452      ;
; 1.187 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.453      ;
; 1.187 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.453      ;
; 1.188 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.454      ;
; 1.188 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.454      ;
; 1.190 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.456      ;
; 1.212 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.480      ;
; 1.216 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.482      ;
; 1.216 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.482      ;
; 1.217 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.483      ;
; 1.220 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.486      ;
; 1.244 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.510      ;
; 1.261 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.527      ;
; 1.306 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.573      ;
; 1.333 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.599      ;
; 1.342 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.614      ;
; 1.342 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.614      ;
; 1.389 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.087      ; 1.662      ;
; 1.408 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.087      ; 1.681      ;
; 1.414 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.680      ;
; 1.414 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.680      ;
; 1.415 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.681      ;
; 1.415 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.681      ;
; 1.417 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.684      ;
; 1.417 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.683      ;
; 1.427 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.087      ; 1.700      ;
; 1.429 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.697      ;
; 1.447 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.713      ;
; 1.450 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.711      ;
; 1.451 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.717      ;
; 1.452 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.718      ;
; 1.452 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.718      ;
; 1.458 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.725      ;
; 1.464 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.730      ;
; 1.485 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.751      ;
; 1.488 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.754      ;
; 1.492 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.759      ;
; 1.500 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.768      ;
; 1.514 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.780      ;
; 1.532 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.799      ;
; 1.541 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.807      ;
; 1.541 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.807      ;
; 1.542 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.808      ;
; 1.542 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.808      ;
; 1.544 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.810      ;
; 1.549 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.817      ;
; 1.555 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.822      ;
; 1.564 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.832      ;
; 1.575 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.842      ;
; 1.587 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.853      ;
; 1.595 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.862      ;
; 1.602 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.869      ;
; 1.602 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.868      ;
; 1.602 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.868      ;
; 1.602 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.868      ;
; 1.603 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.869      ;
; 1.604 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.087      ; 1.877      ;
; 1.604 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.870      ;
; 1.607 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.873      ;
; 1.610 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.882      ;
; 1.611 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.883      ;
; 1.615 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.881      ;
; 1.618 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.884      ;
; 1.621 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.888      ;
; 1.623 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.889      ;
; 1.624 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.891      ;
; 1.626 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.893      ;
; 1.637 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.903      ;
; 1.637 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.903      ;
; 1.638 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.904      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 142.23 MHz ; 142.23 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 12.969 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.680 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 12.969 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.955      ;
; 12.969 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.955      ;
; 12.969 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.955      ;
; 12.975 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.949      ;
; 12.975 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.949      ;
; 12.975 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.949      ;
; 13.160 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.764      ;
; 13.160 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.764      ;
; 13.160 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.764      ;
; 13.160 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.764      ;
; 13.160 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.764      ;
; 13.166 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.758      ;
; 13.166 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.758      ;
; 13.166 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.758      ;
; 13.166 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.758      ;
; 13.166 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.758      ;
; 13.196 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.073     ; 6.730      ;
; 13.202 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.073     ; 6.724      ;
; 13.236 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.688      ;
; 13.236 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.688      ;
; 13.236 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.688      ;
; 13.311 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.613      ;
; 13.311 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.613      ;
; 13.311 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.613      ;
; 13.312 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.612      ;
; 13.312 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.612      ;
; 13.312 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.612      ;
; 13.325 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.599      ;
; 13.325 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.599      ;
; 13.325 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.599      ;
; 13.427 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.497      ;
; 13.427 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.497      ;
; 13.427 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.497      ;
; 13.427 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.497      ;
; 13.427 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.497      ;
; 13.447 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.477      ;
; 13.447 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.477      ;
; 13.447 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.477      ;
; 13.463 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.073     ; 6.463      ;
; 13.502 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.422      ;
; 13.502 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.422      ;
; 13.502 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.422      ;
; 13.502 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.422      ;
; 13.502 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.422      ;
; 13.503 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.421      ;
; 13.503 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.421      ;
; 13.503 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.421      ;
; 13.503 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.421      ;
; 13.503 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.421      ;
; 13.516 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.408      ;
; 13.516 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.408      ;
; 13.516 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.408      ;
; 13.516 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.408      ;
; 13.516 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.408      ;
; 13.526 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.393      ;
; 13.532 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.387      ;
; 13.538 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.073     ; 6.388      ;
; 13.539 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.073     ; 6.387      ;
; 13.552 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.073     ; 6.374      ;
; 13.559 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.365      ;
; 13.559 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.365      ;
; 13.559 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.365      ;
; 13.579 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.340      ;
; 13.579 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.340      ;
; 13.579 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.340      ;
; 13.585 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.334      ;
; 13.585 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.334      ;
; 13.585 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.334      ;
; 13.589 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.338      ;
; 13.589 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.338      ;
; 13.589 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.338      ;
; 13.638 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.286      ;
; 13.638 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.286      ;
; 13.638 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.286      ;
; 13.638 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.286      ;
; 13.638 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.286      ;
; 13.674 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.073     ; 6.252      ;
; 13.713 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.211      ;
; 13.713 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.211      ;
; 13.713 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.211      ;
; 13.744 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.183      ;
; 13.744 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.183      ;
; 13.744 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.183      ;
; 13.750 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.174      ;
; 13.750 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.174      ;
; 13.750 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.174      ;
; 13.750 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.174      ;
; 13.750 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.075     ; 6.174      ;
; 13.765 ; vga_controller:inst1|v_count[5] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.067     ; 6.167      ;
; 13.765 ; vga_controller:inst1|v_count[5] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.067     ; 6.167      ;
; 13.765 ; vga_controller:inst1|v_count[5] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.067     ; 6.167      ;
; 13.780 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.147      ;
; 13.780 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.147      ;
; 13.780 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.147      ;
; 13.780 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.147      ;
; 13.780 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.147      ;
; 13.784 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.143      ;
; 13.784 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.143      ;
; 13.784 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.143      ;
; 13.786 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.073     ; 6.140      ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.648 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.892      ;
; 0.649 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.893      ;
; 0.660 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.904      ;
; 0.702 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.945      ;
; 0.827 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.070      ;
; 0.828 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.071      ;
; 0.828 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.071      ;
; 0.829 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.072      ;
; 0.830 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.073      ;
; 0.891 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.133      ;
; 0.935 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.179      ;
; 0.939 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.183      ;
; 0.957 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.200      ;
; 0.962 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.206      ;
; 0.964 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.208      ;
; 0.966 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.210      ;
; 1.005 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.248      ;
; 1.056 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.061 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.304      ;
; 1.061 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.304      ;
; 1.070 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.071 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.071 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.072 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.315      ;
; 1.073 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.316      ;
; 1.094 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.337      ;
; 1.094 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.337      ;
; 1.095 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.338      ;
; 1.098 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.341      ;
; 1.105 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.350      ;
; 1.122 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.365      ;
; 1.134 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.376      ;
; 1.192 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.435      ;
; 1.196 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.439      ;
; 1.211 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.459      ;
; 1.211 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.459      ;
; 1.249 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.497      ;
; 1.267 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.515      ;
; 1.267 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.511      ;
; 1.272 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.515      ;
; 1.273 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.516      ;
; 1.273 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.516      ;
; 1.274 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.517      ;
; 1.275 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.518      ;
; 1.278 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.523      ;
; 1.285 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.533      ;
; 1.299 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.537      ;
; 1.299 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.542      ;
; 1.299 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.542      ;
; 1.304 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.547      ;
; 1.304 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.547      ;
; 1.329 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.572      ;
; 1.331 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.574      ;
; 1.336 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.578      ;
; 1.348 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.591      ;
; 1.359 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.602      ;
; 1.372 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.617      ;
; 1.388 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.631      ;
; 1.389 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.632      ;
; 1.389 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.632      ;
; 1.390 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.633      ;
; 1.390 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.633      ;
; 1.391 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.634      ;
; 1.392 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.635      ;
; 1.403 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.647      ;
; 1.411 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.654      ;
; 1.413 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.658      ;
; 1.431 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.676      ;
; 1.444 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.692      ;
; 1.444 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.687      ;
; 1.445 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.688      ;
; 1.445 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.688      ;
; 1.446 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.689      ;
; 1.447 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.690      ;
; 1.448 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.696      ;
; 1.449 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.693      ;
; 1.449 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.697      ;
; 1.452 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.694      ;
; 1.457 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.700      ;
; 1.461 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.704      ;
; 1.462 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.705      ;
; 1.462 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.705      ;
; 1.463 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.707      ;
; 1.463 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.706      ;
; 1.466 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.710      ;
; 1.467 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.710      ;
; 1.468 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.711      ;
; 1.468 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.712      ;
; 1.469 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.713      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.238 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.214 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 16.238 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.708      ;
; 16.238 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.708      ;
; 16.238 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.708      ;
; 16.238 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.708      ;
; 16.238 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.708      ;
; 16.238 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.708      ;
; 16.343 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.603      ;
; 16.343 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.603      ;
; 16.343 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.603      ;
; 16.343 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.603      ;
; 16.343 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.603      ;
; 16.343 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.603      ;
; 16.343 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.603      ;
; 16.343 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.603      ;
; 16.343 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.603      ;
; 16.343 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.603      ;
; 16.370 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.575      ;
; 16.370 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.575      ;
; 16.372 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.574      ;
; 16.372 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.574      ;
; 16.372 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.574      ;
; 16.380 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.566      ;
; 16.380 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.566      ;
; 16.380 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.566      ;
; 16.414 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.532      ;
; 16.414 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.532      ;
; 16.414 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.532      ;
; 16.415 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.531      ;
; 16.415 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.531      ;
; 16.415 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.531      ;
; 16.477 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.469      ;
; 16.477 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.469      ;
; 16.477 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.469      ;
; 16.477 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.469      ;
; 16.477 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.469      ;
; 16.484 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.462      ;
; 16.484 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.462      ;
; 16.484 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.462      ;
; 16.485 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.461      ;
; 16.485 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.461      ;
; 16.485 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.461      ;
; 16.485 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.461      ;
; 16.485 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.461      ;
; 16.504 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.441      ;
; 16.512 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.433      ;
; 16.519 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.427      ;
; 16.519 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.427      ;
; 16.519 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.427      ;
; 16.519 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.427      ;
; 16.519 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.427      ;
; 16.520 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.426      ;
; 16.520 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.426      ;
; 16.520 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.426      ;
; 16.520 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.426      ;
; 16.520 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.426      ;
; 16.544 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.402      ;
; 16.544 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.402      ;
; 16.544 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.402      ;
; 16.545 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.396      ;
; 16.545 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.396      ;
; 16.546 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.399      ;
; 16.547 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.398      ;
; 16.577 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.364      ;
; 16.577 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.364      ;
; 16.577 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.046     ; 3.364      ;
; 16.577 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.364      ;
; 16.577 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.364      ;
; 16.577 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.046     ; 3.364      ;
; 16.589 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.359      ;
; 16.589 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.359      ;
; 16.589 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.359      ;
; 16.589 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.357      ;
; 16.589 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.357      ;
; 16.589 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.357      ;
; 16.589 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.357      ;
; 16.589 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.357      ;
; 16.616 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.329      ;
; 16.633 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.313      ;
; 16.633 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.313      ;
; 16.633 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.313      ;
; 16.649 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.297      ;
; 16.649 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.297      ;
; 16.649 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.297      ;
; 16.649 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.297      ;
; 16.649 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.297      ;
; 16.672 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.276      ;
; 16.672 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.276      ;
; 16.672 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.276      ;
; 16.676 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.269      ;
; 16.679 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.262      ;
; 16.687 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.254      ;
; 16.693 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.255      ;
; 16.693 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.255      ;
; 16.693 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.255      ;
; 16.694 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.254      ;
; 16.694 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.254      ;
; 16.694 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.254      ;
; 16.694 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.254      ;
; 16.694 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.254      ;
; 16.711 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.230      ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.315 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.441      ;
; 0.315 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.441      ;
; 0.325 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.451      ;
; 0.355 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.481      ;
; 0.443 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.568      ;
; 0.444 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.569      ;
; 0.444 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.569      ;
; 0.445 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.570      ;
; 0.447 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.572      ;
; 0.454 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.580      ;
; 0.458 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.474 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.600      ;
; 0.476 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.602      ;
; 0.477 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.603      ;
; 0.482 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.608      ;
; 0.483 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.608      ;
; 0.487 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.556 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.681      ;
; 0.560 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.685      ;
; 0.561 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.686      ;
; 0.563 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.688      ;
; 0.564 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.691      ;
; 0.564 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.689      ;
; 0.564 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.689      ;
; 0.565 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.690      ;
; 0.567 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.692      ;
; 0.574 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.700      ;
; 0.575 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.701      ;
; 0.575 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.701      ;
; 0.577 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.703      ;
; 0.578 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.704      ;
; 0.596 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.721      ;
; 0.597 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.723      ;
; 0.603 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.728      ;
; 0.636 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.047      ; 0.767      ;
; 0.640 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.047      ; 0.771      ;
; 0.653 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.047      ; 0.784      ;
; 0.653 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.779      ;
; 0.654 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.779      ;
; 0.655 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.782      ;
; 0.656 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.779      ;
; 0.662 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.787      ;
; 0.662 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.787      ;
; 0.662 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.787      ;
; 0.662 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.787      ;
; 0.664 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.789      ;
; 0.671 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.799      ;
; 0.671 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.799      ;
; 0.678 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.803      ;
; 0.679 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.805      ;
; 0.682 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.808      ;
; 0.691 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.816      ;
; 0.695 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.820      ;
; 0.696 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.821      ;
; 0.696 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.821      ;
; 0.701 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.828      ;
; 0.705 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.830      ;
; 0.707 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.832      ;
; 0.708 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.833      ;
; 0.709 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.834      ;
; 0.710 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.837      ;
; 0.712 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.837      ;
; 0.712 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.837      ;
; 0.712 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.837      ;
; 0.714 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.839      ;
; 0.718 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.843      ;
; 0.720 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.845      ;
; 0.721 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.848      ;
; 0.723 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.849      ;
; 0.730 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.855      ;
; 0.730 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.855      ;
; 0.730 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.855      ;
; 0.730 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.855      ;
; 0.732 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.859      ;
; 0.732 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.857      ;
; 0.740 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.867      ;
; 0.742 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.047      ; 0.873      ;
; 0.747 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.873      ;
; 0.749 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.875      ;
; 0.755 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.880      ;
; 0.756 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.882      ;
; 0.759 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.885      ;
; 0.759 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.884      ;
; 0.762 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.888      ;
; 0.762 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.888      ;
; 0.763 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.889      ;
; 0.764 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.889      ;
; 0.765 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.891      ;
; 0.765 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.890      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 12.350 ; 0.181 ; N/A      ; N/A     ; 9.214               ;
;  clk             ; 12.350 ; 0.181 ; N/A      ; N/A     ; 9.214               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk1                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; move_right              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; move_left               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5777     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5777     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 19    ; 19   ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 2283  ; 2283 ;
+---------------------------------+-------+------+


+---------------------------------------+
; Clock Status Summary                  ;
+--------+-------+------+---------------+
; Target ; Clock ; Type ; Status        ;
+--------+-------+------+---------------+
; clk    ; clk   ; Base ; Constrained   ;
; clk1   ;       ; Base ; Unconstrained ;
+--------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; move_left  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; move_right ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; move_left  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; move_right ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Thu Dec 06 04:56:17 2018
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: clk1 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register hw_image_generator:inst|ball_anim_x[31] is being clocked by clk1
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 12.350
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.350               0.000 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.700
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.700               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: clk1 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register hw_image_generator:inst|ball_anim_x[31] is being clocked by clk1
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 12.969
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.969               0.000 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.680
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.680               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: clk1 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register hw_image_generator:inst|ball_anim_x[31] is being clocked by clk1
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 16.238
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.238               0.000 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.214
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.214               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 4864 megabytes
    Info: Processing ended: Thu Dec 06 04:56:19 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


