Fitter report for net_encoder
Tue Jun 18 20:57:33 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Jun 18 20:57:33 2019       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; net_encoder                                 ;
; Top-level Entity Name           ; net_encoder                                 ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC9D6F27C7                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,240 / 113,560 ( 3 % )                     ;
; Total registers                 ; 5697                                        ;
; Total pins                      ; 98 / 378 ( 26 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 262,144 / 12,492,800 ( 2 % )                ;
; Total RAM Blocks                ; 32 / 1,220 ( 3 % )                          ;
; Total DSP Blocks                ; 0 / 342 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 17 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC9D6F27C7                        ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.9%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                            ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                          ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                                                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                           ;                  ;                       ;
; rst~inputCLKENA0                                                                                                                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                           ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a1 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a1~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a2 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a2~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a3 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a3~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a1 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a1~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a7 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a7~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[0]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[0]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a1 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a1~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a2 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a2~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a3 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a3~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|parity9    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|parity9~DUPLICATE    ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a1 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a1~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a3 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a3~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a6 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a6~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a8 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a8~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[6]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[6]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[8]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[8]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a0 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a0~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a7 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a7~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a5 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a5~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a6 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a6~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a7 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a7~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[1]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[1]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[6]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[6]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a2 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a2~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a3 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a3~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a4 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a4~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a5 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a5~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a4 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a4~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[2]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[2]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[6]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[6]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a1 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a1~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a3 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a3~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a8 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a8~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a2 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a2~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a5 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a5~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[1]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[1]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[4]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[4]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[7]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[7]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[9]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[9]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[10]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[10]~DUPLICATE                            ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a1 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a1~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a3 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a3~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[3]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[3]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a3 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a3~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a5 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a5~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|parity9    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|parity9~DUPLICATE    ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a1 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a1~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a6 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a6~DUPLICATE ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[3]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[3]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[5]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|rdptr_g[5]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[3]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[3]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[8]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[8]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[9]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[9]~DUPLICATE                             ;                  ;                       ;
; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a0                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a0~DUPLICATE                        ;                  ;                       ;
; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a3                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a3~DUPLICATE                        ;                  ;                       ;
; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a5                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a5~DUPLICATE                        ;                  ;                       ;
; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a6                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a6~DUPLICATE                        ;                  ;                       ;
; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a10                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p|counter8a10~DUPLICATE                       ;                  ;                       ;
; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a3                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p|counter5a3~DUPLICATE                        ;                  ;                       ;
; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[3]                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|wrptr_g[3]~DUPLICATE                                                    ;                  ;                       ;
; gfmul:\generate_muls:0:gfmul_1|count[0]                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:0:gfmul_1|count[0]~DUPLICATE                                                                                                         ;                  ;                       ;
; gfmul:\generate_muls:0:gfmul_1|count[2]                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:0:gfmul_1|count[2]~DUPLICATE                                                                                                         ;                  ;                       ;
; gfmul:\generate_muls:0:gfmul_1|count[5]                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:0:gfmul_1|count[5]~DUPLICATE                                                                                                         ;                  ;                       ;
; gfmul:\generate_muls:0:gfmul_1|count[13]                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:0:gfmul_1|count[13]~DUPLICATE                                                                                                        ;                  ;                       ;
; gfmul:\generate_muls:0:gfmul_1|count[15]                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:0:gfmul_1|count[15]~DUPLICATE                                                                                                        ;                  ;                       ;
; gfmul:\generate_muls:0:gfmul_1|count[16]                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:0:gfmul_1|count[16]~DUPLICATE                                                                                                        ;                  ;                       ;
; gfmul:\generate_muls:0:gfmul_1|count[27]                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:0:gfmul_1|count[27]~DUPLICATE                                                                                                        ;                  ;                       ;
; gfmul:\generate_muls:0:gfmul_1|rslt_lfsr[1]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:0:gfmul_1|rslt_lfsr[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:0:gfmul_1|rslt_lfsr[4]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:0:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:0:gfmul_1|rslt_lfsr[5]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:0:gfmul_1|rslt_lfsr[5]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:1:gfmul_1|rslt_lfsr[1]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:1:gfmul_1|rslt_lfsr[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:2:gfmul_1|rslt_lfsr[0]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:2:gfmul_1|rslt_lfsr[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:2:gfmul_1|rslt_lfsr[2]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:2:gfmul_1|rslt_lfsr[2]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:2:gfmul_1|rslt_lfsr[3]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:2:gfmul_1|rslt_lfsr[3]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:2:gfmul_1|rslt_lfsr[4]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:2:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:2:gfmul_1|rslt_lfsr[5]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:2:gfmul_1|rslt_lfsr[5]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:3:gfmul_1|rslt_lfsr[0]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:3:gfmul_1|rslt_lfsr[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:3:gfmul_1|rslt_lfsr[2]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:3:gfmul_1|rslt_lfsr[2]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:3:gfmul_1|rslt_lfsr[4]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:3:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:3:gfmul_1|rslt_lfsr[7]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:3:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:4:gfmul_1|rslt_lfsr[0]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:4:gfmul_1|rslt_lfsr[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:4:gfmul_1|rslt_lfsr[5]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:4:gfmul_1|rslt_lfsr[5]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:4:gfmul_1|rslt_lfsr[7]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:4:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:5:gfmul_1|rslt_lfsr[2]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:5:gfmul_1|rslt_lfsr[2]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:5:gfmul_1|rslt_lfsr[3]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:5:gfmul_1|rslt_lfsr[3]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:5:gfmul_1|rslt_lfsr[4]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:5:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:5:gfmul_1|rslt_lfsr[6]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:5:gfmul_1|rslt_lfsr[6]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:6:gfmul_1|rslt_lfsr[2]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:6:gfmul_1|rslt_lfsr[2]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:6:gfmul_1|rslt_lfsr[4]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:6:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:6:gfmul_1|rslt_lfsr[5]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:6:gfmul_1|rslt_lfsr[5]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:6:gfmul_1|rslt_lfsr[7]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:6:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:7:gfmul_1|rslt_lfsr[1]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:7:gfmul_1|rslt_lfsr[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:7:gfmul_1|rslt_lfsr[6]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:7:gfmul_1|rslt_lfsr[6]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:8:gfmul_1|rslt_lfsr[0]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:8:gfmul_1|rslt_lfsr[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:8:gfmul_1|rslt_lfsr[7]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:8:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:9:gfmul_1|rslt_lfsr[2]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:9:gfmul_1|rslt_lfsr[2]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:9:gfmul_1|rslt_lfsr[7]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:9:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                     ;                  ;                       ;
; gfmul:\generate_muls:10:gfmul_1|rslt_lfsr[2]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:10:gfmul_1|rslt_lfsr[2]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:10:gfmul_1|rslt_lfsr[3]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:10:gfmul_1|rslt_lfsr[3]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:10:gfmul_1|rslt_lfsr[4]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:10:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:10:gfmul_1|rslt_lfsr[5]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:10:gfmul_1|rslt_lfsr[5]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:11:gfmul_1|rslt_lfsr[1]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:11:gfmul_1|rslt_lfsr[1]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:11:gfmul_1|rslt_lfsr[2]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:11:gfmul_1|rslt_lfsr[2]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:11:gfmul_1|rslt_lfsr[3]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:11:gfmul_1|rslt_lfsr[3]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:11:gfmul_1|rslt_lfsr[4]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:11:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:11:gfmul_1|rslt_lfsr[7]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:11:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:12:gfmul_1|rslt_lfsr[2]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:12:gfmul_1|rslt_lfsr[2]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:12:gfmul_1|rslt_lfsr[6]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:12:gfmul_1|rslt_lfsr[6]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:12:gfmul_1|rslt_lfsr[7]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:12:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:13:gfmul_1|rslt_lfsr[0]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:13:gfmul_1|rslt_lfsr[0]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:13:gfmul_1|rslt_lfsr[2]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:13:gfmul_1|rslt_lfsr[2]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:13:gfmul_1|rslt_lfsr[4]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:13:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:13:gfmul_1|rslt_lfsr[5]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:13:gfmul_1|rslt_lfsr[5]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:13:gfmul_1|rslt_lfsr[7]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:13:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:14:gfmul_1|rslt_lfsr[1]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:14:gfmul_1|rslt_lfsr[1]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:14:gfmul_1|rslt_lfsr[3]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:14:gfmul_1|rslt_lfsr[3]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:14:gfmul_1|rslt_lfsr[6]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:14:gfmul_1|rslt_lfsr[6]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:15:gfmul_1|rslt_lfsr[2]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:15:gfmul_1|rslt_lfsr[2]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:15:gfmul_1|rslt_lfsr[4]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:15:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:16:gfmul_1|rslt_lfsr[2]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:16:gfmul_1|rslt_lfsr[2]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:16:gfmul_1|rslt_lfsr[3]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:16:gfmul_1|rslt_lfsr[3]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:16:gfmul_1|rslt_lfsr[7]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:16:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:17:gfmul_1|rslt_lfsr[2]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:17:gfmul_1|rslt_lfsr[2]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:17:gfmul_1|rslt_lfsr[5]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:17:gfmul_1|rslt_lfsr[5]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:17:gfmul_1|rslt_lfsr[6]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:17:gfmul_1|rslt_lfsr[6]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:17:gfmul_1|rslt_lfsr[7]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:17:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:18:gfmul_1|rslt_lfsr[0]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:18:gfmul_1|rslt_lfsr[0]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:18:gfmul_1|rslt_lfsr[5]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:18:gfmul_1|rslt_lfsr[5]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:18:gfmul_1|rslt_lfsr[7]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:18:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:19:gfmul_1|rslt_lfsr[7]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:19:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:20:gfmul_1|rslt_lfsr[0]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:20:gfmul_1|rslt_lfsr[0]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:20:gfmul_1|rslt_lfsr[4]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:20:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:20:gfmul_1|rslt_lfsr[5]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:20:gfmul_1|rslt_lfsr[5]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:20:gfmul_1|rslt_lfsr[6]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:20:gfmul_1|rslt_lfsr[6]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:21:gfmul_1|rslt_lfsr[0]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:21:gfmul_1|rslt_lfsr[0]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:21:gfmul_1|rslt_lfsr[3]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:21:gfmul_1|rslt_lfsr[3]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:21:gfmul_1|rslt_lfsr[4]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:21:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:21:gfmul_1|rslt_lfsr[7]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:21:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:22:gfmul_1|rslt_lfsr[0]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:22:gfmul_1|rslt_lfsr[0]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:22:gfmul_1|rslt_lfsr[3]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:22:gfmul_1|rslt_lfsr[3]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:22:gfmul_1|rslt_lfsr[4]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:22:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:22:gfmul_1|rslt_lfsr[5]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:22:gfmul_1|rslt_lfsr[5]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:22:gfmul_1|rslt_lfsr[7]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:22:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:23:gfmul_1|rslt_lfsr[0]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:23:gfmul_1|rslt_lfsr[0]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:23:gfmul_1|rslt_lfsr[2]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:23:gfmul_1|rslt_lfsr[2]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:23:gfmul_1|rslt_lfsr[4]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:23:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:24:gfmul_1|rslt_lfsr[1]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:24:gfmul_1|rslt_lfsr[1]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:24:gfmul_1|rslt_lfsr[4]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:24:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:24:gfmul_1|rslt_lfsr[5]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:24:gfmul_1|rslt_lfsr[5]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:24:gfmul_1|rslt_lfsr[6]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:24:gfmul_1|rslt_lfsr[6]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:24:gfmul_1|rslt_lfsr[7]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:24:gfmul_1|rslt_lfsr[7]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:25:gfmul_1|rslt_lfsr[0]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:25:gfmul_1|rslt_lfsr[0]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:25:gfmul_1|rslt_lfsr[3]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:25:gfmul_1|rslt_lfsr[3]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:25:gfmul_1|rslt_lfsr[4]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:25:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:25:gfmul_1|rslt_lfsr[6]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:25:gfmul_1|rslt_lfsr[6]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:26:gfmul_1|rslt_lfsr[0]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:26:gfmul_1|rslt_lfsr[0]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:26:gfmul_1|rslt_lfsr[1]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:26:gfmul_1|rslt_lfsr[1]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:26:gfmul_1|rslt_lfsr[4]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:26:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:27:gfmul_1|rslt_lfsr[2]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:27:gfmul_1|rslt_lfsr[2]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:27:gfmul_1|rslt_lfsr[4]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:27:gfmul_1|rslt_lfsr[4]~DUPLICATE                                                                                                    ;                  ;                       ;
; gfmul:\generate_muls:27:gfmul_1|rslt_lfsr[6]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gfmul:\generate_muls:27:gfmul_1|rslt_lfsr[6]~DUPLICATE                                                                                                    ;                  ;                       ;
; prngen:\generate_coeffs:2:prngen_1|rslt_lfsr[0]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; prngen:\generate_coeffs:2:prngen_1|rslt_lfsr[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; prngen:\generate_coeffs:2:prngen_1|rslt_lfsr[7]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; prngen:\generate_coeffs:2:prngen_1|rslt_lfsr[7]~DUPLICATE                                                                                                 ;                  ;                       ;
; prngen:\generate_coeffs:3:prngen_1|rslt_lfsr[1]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; prngen:\generate_coeffs:3:prngen_1|rslt_lfsr[1]~DUPLICATE                                                                                                 ;                  ;                       ;
; prngen:\generate_coeffs:4:prngen_1|rslt_lfsr[0]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; prngen:\generate_coeffs:4:prngen_1|rslt_lfsr[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; prngen:\generate_coeffs:4:prngen_1|rslt_lfsr[5]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; prngen:\generate_coeffs:4:prngen_1|rslt_lfsr[5]~DUPLICATE                                                                                                 ;                  ;                       ;
; prngen:\generate_coeffs:5:prngen_1|rslt_lfsr[3]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; prngen:\generate_coeffs:5:prngen_1|rslt_lfsr[3]~DUPLICATE                                                                                                 ;                  ;                       ;
; sum_vectors[0][0][0]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][0][0]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[0][0][2]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][0][2]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[0][0][7]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][0][7]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[0][3][1]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][3][1]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[0][3][7]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][3][7]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[0][4][1]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][4][1]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[0][5][4]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][5][4]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[0][5][7]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][5][7]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[0][7][0]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][7][0]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[0][9][1]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][9][1]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[0][9][5]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][9][5]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[0][10][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][10][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][11][1]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][11][1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][11][5]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][11][5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][14][1]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][14][1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][16][2]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][16][2]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][16][5]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][16][5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][16][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][16][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][18][1]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][18][1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][19][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][19][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][20][5]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][20][5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][21][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][21][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][23][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][23][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][24][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][24][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][24][5]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][24][5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][25][1]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][25][1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][25][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][25][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][26][2]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][26][2]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][26][4]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][26][4]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][27][2]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][27][2]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][27][6]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][27][6]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][27][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][27][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][30][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][30][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][32][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][32][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][32][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][32][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][32][4]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][32][4]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][32][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][32][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][33][5]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][33][5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][33][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][33][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][34][6]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][34][6]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][35][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][35][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][35][5]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][35][5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][36][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][36][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][36][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][36][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][36][5]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][36][5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][37][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][37][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][37][4]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][37][4]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][38][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][38][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][40][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][40][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][41][1]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][41][1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][42][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][42][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][44][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][44][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][54][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][54][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[0][55][2]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[0][55][2]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][2][5]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][2][5]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[1][2][6]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][2][6]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[1][3][7]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][3][7]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[1][6][3]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][6][3]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[1][6][7]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][6][7]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[1][7][0]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][7][0]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[1][7][1]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][7][1]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[1][17][1]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][17][1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][17][4]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][17][4]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][22][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][22][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][23][1]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][23][1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][26][6]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][26][6]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][34][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][34][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][35][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][35][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][36][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][36][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][39][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][39][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][42][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][42][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][42][5]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][42][5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][43][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][43][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][43][4]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][43][4]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][48][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][48][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][53][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][53][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[1][54][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[1][54][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][0][4]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][0][4]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][1][3]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][1][3]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][1][5]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][1][5]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][2][1]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][2][1]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][2][2]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][2][2]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][2][4]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][2][4]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][5][0]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][5][0]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][5][7]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][5][7]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][6][1]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][6][1]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][7][0]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][7][0]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][7][4]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][7][4]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][8][3]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][8][3]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][8][4]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][8][4]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][8][5]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][8][5]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][8][7]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][8][7]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[2][10][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][10][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][10][4]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][10][4]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][10][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][10][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][11][1]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][11][1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][11][2]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][11][2]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][16][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][16][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][16][2]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][16][2]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][16][6]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][16][6]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][18][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][18][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][18][5]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][18][5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][19][6]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][19][6]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][20][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][20][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][20][5]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][20][5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][20][6]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][20][6]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][21][4]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][21][4]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][22][1]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][22][1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][22][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][22][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][22][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][22][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][23][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][23][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][24][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][24][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][24][5]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][24][5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][25][1]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][25][1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][26][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][26][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][27][5]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][27][5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][27][6]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][27][6]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][32][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][32][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][33][1]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][33][1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][34][0]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][34][0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][34][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][34][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][34][4]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][34][4]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][34][5]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][34][5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][35][1]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][35][1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][36][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][36][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][38][6]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][38][6]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][39][2]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][39][2]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][41][1]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][41][1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][41][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][41][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][42][6]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][42][6]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][42][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][42][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][43][1]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][43][1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][60][4]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][60][4]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][60][5]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][60][5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[2][62][7]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[2][62][7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[3][9][4]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[3][9][4]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[4][5][5]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[4][5][5]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[5][2][0]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[5][2][0]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[5][9][5]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[5][9][5]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[5][24][3]                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[5][24][3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sum_vectors[6][4][2]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[6][4][2]~DUPLICATE                                                                                                                            ;                  ;                       ;
; sum_vectors[6][5][1]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sum_vectors[6][5][1]~DUPLICATE                                                                                                                            ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9448 ) ; 0.00 % ( 0 / 9448 )        ; 0.00 % ( 0 / 9448 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9448 ) ; 0.00 % ( 0 / 9448 )        ; 0.00 % ( 0 / 9448 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9448 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/daniel/Dropbox/Academics/MEng/Working/OvS-DPDK-Coding-Switch/fpga/net_encoder/output_files/net_encoder.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,240 / 113,560       ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 3,240                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,866 / 113,560       ; 3 %   ;
;         [a] ALMs used for LUT logic and registers           ; 1,519                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,273                 ;       ;
;         [c] ALMs used for registers                         ; 1,074                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 673 / 113,560         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 47 / 113,560          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 8                     ;       ;
;         [c] Due to LAB input limits                         ; 39                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 567 / 11,356          ; 5 %   ;
;     -- Logic LABs                                           ; 567                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,607                 ;       ;
;     -- 7 input functions                                    ; 224                   ;       ;
;     -- 6 input functions                                    ; 2,534                 ;       ;
;     -- 5 input functions                                    ; 363                   ;       ;
;     -- 4 input functions                                    ; 84                    ;       ;
;     -- <=3 input functions                                  ; 402                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 911                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 5,697                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 5,184 / 227,120       ; 2 %   ;
;         -- Secondary logic registers                        ; 513 / 227,120         ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 5,388                 ;       ;
;         -- Routing optimization registers                   ; 309                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 98 / 378              ; 26 %  ;
;     -- Clock pins                                           ; 5 / 15                ; 33 %  ;
;     -- Dedicated input pins                                 ; 0 / 29                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 32 / 1,220            ; 3 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 262,144 / 12,492,800  ; 2 %   ;
; Total block memory implementation bits                      ; 327,680 / 12,492,800  ; 3 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 342               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 8                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 24                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 140               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 140               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.2% / 1.3% / 1.0%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 19.9% / 20.7% / 17.6% ;       ;
; Maximum fan-out                                             ; 5761                  ;       ;
; Highest non-global fan-out                                  ; 805                   ;       ;
; Total fan-out                                               ; 42708                 ;       ;
; Average fan-out                                             ; 4.09                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3240 / 113560 ( 3 % )  ; 0 / 113560 ( 0 % )             ;
; ALMs needed [=A-B+C]                                        ; 3240                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3866 / 113560 ( 3 % )  ; 0 / 113560 ( 0 % )             ;
;         [a] ALMs used for LUT logic and registers           ; 1519                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1273                   ; 0                              ;
;         [c] ALMs used for registers                         ; 1074                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 673 / 113560 ( < 1 % ) ; 0 / 113560 ( 0 % )             ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 47 / 113560 ( < 1 % )  ; 0 / 113560 ( 0 % )             ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 8                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 39                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 567 / 11356 ( 5 % )    ; 0 / 11356 ( 0 % )              ;
;     -- Logic LABs                                           ; 567                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 3607                   ; 0                              ;
;     -- 7 input functions                                    ; 224                    ; 0                              ;
;     -- 6 input functions                                    ; 2534                   ; 0                              ;
;     -- 5 input functions                                    ; 363                    ; 0                              ;
;     -- 4 input functions                                    ; 84                     ; 0                              ;
;     -- <=3 input functions                                  ; 402                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 911                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 5184 / 227120 ( 2 % )  ; 0 / 227120 ( 0 % )             ;
;         -- Secondary logic registers                        ; 513 / 227120 ( < 1 % ) ; 0 / 227120 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 5388                   ; 0                              ;
;         -- Routing optimization registers                   ; 309                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 98                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 262144                 ; 0                              ;
; Total block memory implementation bits                      ; 327680                 ; 0                              ;
; M10K block                                                  ; 32 / 1220 ( 2 % )      ; 0 / 1220 ( 0 % )               ;
; Clock enable block                                          ; 2 / 128 ( 1 % )        ; 0 / 128 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 43060                  ; 0                              ;
;     -- Registered Connections                               ; 18433                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 34                     ; 0                              ;
;     -- Output Ports                                         ; 64                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk             ; T13   ; 3B       ; 46           ; 0            ; 0            ; 5761                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[0]  ; U26   ; 5B       ; 121          ; 57           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[10] ; P23   ; 5B       ; 121          ; 46           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[11] ; G25   ; 6A       ; 121          ; 63           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[12] ; N24   ; 6A       ; 121          ; 61           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[13] ; Y26   ; 5B       ; 121          ; 53           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[14] ; M24   ; 6A       ; 121          ; 61           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[15] ; J26   ; 6A       ; 121          ; 60           ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[16] ; Y25   ; 5B       ; 121          ; 53           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[17] ; P26   ; 5B       ; 121          ; 57           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[18] ; E25   ; 6A       ; 121          ; 67           ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[19] ; H24   ; 6A       ; 121          ; 70           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[1]  ; E26   ; 6A       ; 121          ; 64           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[20] ; F24   ; 6A       ; 121          ; 69           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[21] ; W26   ; 5B       ; 121          ; 55           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[22] ; P22   ; 5B       ; 121          ; 55           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[23] ; U25   ; 5B       ; 121          ; 57           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[24] ; R25   ; 5B       ; 121          ; 48           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[25] ; H25   ; 6A       ; 121          ; 63           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[26] ; M21   ; 6A       ; 121          ; 60           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[27] ; AA26  ; 5B       ; 121          ; 51           ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[28] ; D26   ; 6A       ; 121          ; 64           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[29] ; W25   ; 5B       ; 121          ; 55           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[2]  ; T23   ; 5B       ; 121          ; 45           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[30] ; M25   ; 6A       ; 121          ; 64           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[31] ; P21   ; 5B       ; 121          ; 55           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[3]  ; M22   ; 6A       ; 121          ; 63           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[4]  ; N23   ; 6A       ; 121          ; 63           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[5]  ; G26   ; 6A       ; 121          ; 61           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[6]  ; W18   ; 4A       ; 104          ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[7]  ; F26   ; 6A       ; 121          ; 61           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[8]  ; T26   ; 5B       ; 121          ; 53           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pkt32bseg_i[9]  ; N25   ; 5B       ; 121          ; 57           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rst             ; T21   ; 5B       ; 121          ; 43           ; 43           ; 4223                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; coeffs_out[0]   ; P20   ; 5B       ; 121          ; 51           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[10]  ; Y24   ; 5A       ; 121          ; 17           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[11]  ; AC20  ; 4A       ; 90           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[12]  ; AD21  ; 4A       ; 92           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[13]  ; R24   ; 5B       ; 121          ; 48           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[14]  ; AF22  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[15]  ; AE16  ; 4A       ; 90           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[16]  ; AB26  ; 5B       ; 121          ; 51           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[17]  ; T24   ; 5B       ; 121          ; 45           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[18]  ; AF24  ; 4A       ; 98           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[19]  ; T22   ; 5B       ; 121          ; 43           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[1]   ; T19   ; 5A       ; 121          ; 17           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[20]  ; U24   ; 5B       ; 121          ; 48           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[21]  ; AB25  ; 5B       ; 121          ; 45           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[22]  ; AE21  ; 4A       ; 88           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[23]  ; R26   ; 5B       ; 121          ; 53           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[24]  ; W17   ; 4A       ; 92           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[25]  ; AF23  ; 4A       ; 96           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[26]  ; AF21  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[27]  ; V23   ; 5B       ; 121          ; 43           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[28]  ; V25   ; 5B       ; 121          ; 48           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[29]  ; J25   ; 6A       ; 121          ; 60           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[2]   ; U20   ; 5A       ; 121          ; 17           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[30]  ; N20   ; 6A       ; 121          ; 60           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[31]  ; AD25  ; 5B       ; 121          ; 46           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[3]   ; AC25  ; 5B       ; 121          ; 46           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[4]   ; V15   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[5]   ; R20   ; 5B       ; 121          ; 51           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[6]   ; AE15  ; 4A       ; 90           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[7]   ; R23   ; 5B       ; 121          ; 46           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[8]   ; V24   ; 5B       ; 121          ; 43           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; coeffs_out[9]   ; AA24  ; 5B       ; 121          ; 45           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[0]  ; J23   ; 6A       ; 121          ; 72           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[10] ; G20   ; 6A       ; 121          ; 87           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[11] ; H19   ; 6A       ; 121          ; 84           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[12] ; J16   ; 7A       ; 104          ; 115          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[13] ; D22   ; 6A       ; 121          ; 85           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[14] ; H23   ; 6A       ; 121          ; 70           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[15] ; K21   ; 6A       ; 121          ; 82           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[16] ; C25   ; 6A       ; 121          ; 84           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[17] ; G22   ; 6A       ; 121          ; 72           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[18] ; M26   ; 6A       ; 121          ; 64           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[19] ; L23   ; 6A       ; 121          ; 70           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[1]  ; B25   ; 6A       ; 121          ; 82           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[20] ; J21   ; 6A       ; 121          ; 85           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[21] ; L22   ; 6A       ; 121          ; 82           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[22] ; L24   ; 6A       ; 121          ; 70           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[23] ; K23   ; 6A       ; 121          ; 69           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[24] ; E23   ; 6A       ; 121          ; 85           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[25] ; H20   ; 6A       ; 121          ; 84           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[26] ; H22   ; 6A       ; 121          ; 72           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[27] ; F23   ; 6A       ; 121          ; 72           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[28] ; D25   ; 6A       ; 121          ; 84           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[29] ; H17   ; 7A       ; 100          ; 115          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[2]  ; K24   ; 6A       ; 121          ; 69           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[30] ; B26   ; 6A       ; 121          ; 82           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[31] ; J11   ; 7A       ; 92           ; 115          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[3]  ; G24   ; 6A       ; 121          ; 69           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[4]  ; F21   ; 6A       ; 121          ; 87           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[5]  ; K26   ; 6A       ; 121          ; 67           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[6]  ; J20   ; 6A       ; 121          ; 85           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[7]  ; H18   ; 7A       ; 100          ; 115          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[8]  ; K25   ; 6A       ; 121          ; 67           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pkt32bseg_o[9]  ; E24   ; 6A       ; 121          ; 67           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B3L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B2L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % )    ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 12 / 80 ( 15 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 16 ( 19 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 46 / 48 ( 96 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 4 / 80 ( 5 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 632        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 532        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 628        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 496        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 498        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 510        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 520        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 518        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 488        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 482        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 480        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 478        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 476        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 462        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 458        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 456        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 457        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 42         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 43         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 227        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA21     ; 239        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 262        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA23     ; 264        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 327        ; 5B       ; coeffs_out[9]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 341        ; 5B       ; pkt32bseg_i[27]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB1      ; 49         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 48         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 61         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 137        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 139        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 141        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 236        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 241        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ; 268        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB25     ; 329        ; 5B       ; coeffs_out[21]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB26     ; 339        ; 5B       ; coeffs_out[16]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 46         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 47         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 138        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 140        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ; 135        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC17     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 234        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC20     ; 212        ; 4A       ; coeffs_out[11]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 258        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC23     ; 260        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC24     ; 266        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ; 333        ; 5B       ; coeffs_out[3]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 53         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 52         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 63         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD7      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ; 149        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 194        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD20     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 215        ; 4A       ; coeffs_out[12]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD22     ; 217        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 220        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 331        ; 5B       ; coeffs_out[31]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD26     ; 233        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 50         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 51         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 161        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 147        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 153        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE11     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE13     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 211        ; 4A       ; coeffs_out[6]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE16     ; 213        ; 4A       ; coeffs_out[15]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 207        ; 4A       ; coeffs_out[22]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE23     ; 218        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 225        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 228        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 231        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 65         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 159        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 156        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 154        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 151        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 219        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 221        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 204        ; 4A       ; coeffs_out[26]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ; 202        ; 4A       ; coeffs_out[14]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF23     ; 223        ; 4A       ; coeffs_out[25]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF24     ; 226        ; 4A       ; coeffs_out[18]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 630        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 538        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 502        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 508        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 522        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 516        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 490        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 492        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 486        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 470        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 466        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 464        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 460        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 455        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 403        ; 6A       ; pkt32bseg_o[1]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; B26      ; 405        ; 6A       ; pkt32bseg_o[30]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ; 14         ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 15         ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 546        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 500        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 506        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 526        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 524        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 495        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 494        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 484        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 474        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 472        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 468        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 454        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 409        ; 6A       ; pkt32bseg_o[16]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ; 17         ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ; 16         ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 631        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 540        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 544        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 560        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 504        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 528        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 530        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 529        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 497        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 505        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 481        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 479        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 465        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 463        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 411        ; 6A       ; pkt32bseg_o[13]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D23      ; 434        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 407        ; 6A       ; pkt32bseg_o[28]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D26      ; 367        ; 6A       ; pkt32bseg_i[28]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ; 18         ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 19         ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 542        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 562        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 512        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 514        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 527        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 513        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 503        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 487        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 473        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 471        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 415        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E23      ; 413        ; 6A       ; pkt32bseg_o[24]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E24      ; 371        ; 6A       ; pkt32bseg_o[9]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E25      ; 373        ; 6A       ; pkt32bseg_i[18]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E26      ; 369        ; 6A       ; pkt32bseg_i[1]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F1       ; 21         ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ; 20         ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 634        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 548        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 554        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 521        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 511        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 489        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 416        ; 6A       ; pkt32bseg_o[4]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F22      ; 417        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 383        ; 6A       ; pkt32bseg_o[27]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F24      ; 375        ; 6A       ; pkt32bseg_i[20]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F26      ; 359        ; 6A       ; pkt32bseg_i[7]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ; 22         ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 23         ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 550        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 552        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 545        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 517        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 519        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 501        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 499        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 467        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 469        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 414        ; 6A       ; pkt32bseg_o[10]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 385        ; 6A       ; pkt32bseg_o[17]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 377        ; 6A       ; pkt32bseg_o[3]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G25      ; 363        ; 6A       ; pkt32bseg_i[11]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G26      ; 361        ; 6A       ; pkt32bseg_i[5]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H1       ; 25         ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ; 24         ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 636        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 556        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 543        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 515        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 485        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 483        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 461        ; 7A       ; pkt32bseg_o[29]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H18      ; 459        ; 7A       ; pkt32bseg_o[7]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H19      ; 406        ; 6A       ; pkt32bseg_o[11]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H20      ; 408        ; 6A       ; pkt32bseg_o[25]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 382        ; 6A       ; pkt32bseg_o[26]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H23      ; 379        ; 6A       ; pkt32bseg_o[14]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H24      ; 381        ; 6A       ; pkt32bseg_i[19]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H25      ; 365        ; 6A       ; pkt32bseg_i[25]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 635        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 558        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 553        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 557        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 477        ; 7A       ; pkt32bseg_o[31]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J12      ; 475        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 453        ; 7A       ; pkt32bseg_o[12]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 410        ; 6A       ; pkt32bseg_o[6]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J21      ; 412        ; 6A       ; pkt32bseg_o[20]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J23      ; 384        ; 6A       ; pkt32bseg_o[0]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 355        ; 6A       ; coeffs_out[29]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J26      ; 357        ; 6A       ; pkt32bseg_i[15]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K1       ; 30         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 31         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 633        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 561        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 551        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 549        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 555        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 493        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 404        ; 6A       ; pkt32bseg_o[15]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 376        ; 6A       ; pkt32bseg_o[23]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K24      ; 374        ; 6A       ; pkt32bseg_o[2]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K25      ; 370        ; 6A       ; pkt32bseg_o[8]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K26      ; 372        ; 6A       ; pkt32bseg_o[5]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ; 27         ; B2L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; L6       ; 629        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 559        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 547        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 541        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 525        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 491        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ; 402        ; 6A       ; pkt32bseg_o[21]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L23      ; 378        ; 6A       ; pkt32bseg_o[19]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L24      ; 380        ; 6A       ; pkt32bseg_o[22]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 33         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 32         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 26         ; B2L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; M7       ; 627        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 539        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 523        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 509        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 356        ; 6A       ; pkt32bseg_i[26]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 364        ; 6A       ; pkt32bseg_i[3]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ; 360        ; 6A       ; pkt32bseg_i[14]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M25      ; 366        ; 6A       ; pkt32bseg_i[30]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M26      ; 368        ; 6A       ; pkt32bseg_o[18]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 29         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 64         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 152        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 507        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 354        ; 6A       ; coeffs_out[30]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 362        ; 6A       ; pkt32bseg_i[4]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N24      ; 358        ; 6A       ; pkt32bseg_i[12]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N25      ; 350        ; 5B       ; pkt32bseg_i[9]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P1       ; 34         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 35         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 28         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 80         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 150        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 160        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P12      ; 158        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 340        ; 5B       ; coeffs_out[0]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P21      ; 346        ; 5B       ; pkt32bseg_i[31]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P22      ; 348        ; 5B       ; pkt32bseg_i[22]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P23      ; 332        ; 5B       ; pkt32bseg_i[10]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 352        ; 5B       ; pkt32bseg_i[17]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 58         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 136        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 338        ; 5B       ; coeffs_out[5]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R23      ; 330        ; 5B       ; coeffs_out[7]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R24      ; 334        ; 5B       ; coeffs_out[13]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R25      ; 336        ; 5B       ; pkt32bseg_i[24]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R26      ; 344        ; 5B       ; coeffs_out[23]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T1       ; 37         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 36         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 62         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 132        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 134        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 142        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 144        ; 3B       ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 271        ; 5A       ; coeffs_out[1]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 322        ; 5B       ; rst                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T22      ; 324        ; 5B       ; coeffs_out[19]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T23      ; 326        ; 5B       ; pkt32bseg_i[2]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T24      ; 328        ; 5B       ; coeffs_out[17]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 342        ; 5B       ; pkt32bseg_i[8]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 59         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 157        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 155        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 224        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 222        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 259        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 273        ; 5A       ; coeffs_out[2]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U22      ; 269        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 335        ; 5B       ; coeffs_out[20]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U25      ; 351        ; 5B       ; pkt32bseg_i[23]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U26      ; 353        ; 5B       ; pkt32bseg_i[0]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V1       ; 41         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 40         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 54         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 56         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 146        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 148        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V12      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 200        ; 4A       ; coeffs_out[4]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 230        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 232        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 240        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 261        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V22      ; 267        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V23      ; 323        ; 5B       ; coeffs_out[27]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V24      ; 325        ; 5B       ; coeffs_out[8]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V25      ; 337        ; 5B       ; coeffs_out[28]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 38         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 39         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 55         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 145        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 133        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 216        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 214        ; 4A       ; coeffs_out[24]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W18      ; 238        ; 4A       ; pkt32bseg_i[6]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 263        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 265        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W25      ; 347        ; 5B       ; pkt32bseg_i[29]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W26      ; 349        ; 5B       ; pkt32bseg_i[21]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y1       ; 45         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 44         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 60         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ; 57         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 143        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 192        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y18      ; 229        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 235        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 237        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 270        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 272        ; 5A       ; coeffs_out[10]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y25      ; 343        ; 5B       ; pkt32bseg_i[16]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y26      ; 345        ; 5B       ; pkt32bseg_i[13]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; pkt32bseg_o[0]  ; Incomplete set of assignments ;
; pkt32bseg_o[1]  ; Incomplete set of assignments ;
; pkt32bseg_o[2]  ; Incomplete set of assignments ;
; pkt32bseg_o[3]  ; Incomplete set of assignments ;
; pkt32bseg_o[4]  ; Incomplete set of assignments ;
; pkt32bseg_o[5]  ; Incomplete set of assignments ;
; pkt32bseg_o[6]  ; Incomplete set of assignments ;
; pkt32bseg_o[7]  ; Incomplete set of assignments ;
; pkt32bseg_o[8]  ; Incomplete set of assignments ;
; pkt32bseg_o[9]  ; Incomplete set of assignments ;
; pkt32bseg_o[10] ; Incomplete set of assignments ;
; pkt32bseg_o[11] ; Incomplete set of assignments ;
; pkt32bseg_o[12] ; Incomplete set of assignments ;
; pkt32bseg_o[13] ; Incomplete set of assignments ;
; pkt32bseg_o[14] ; Incomplete set of assignments ;
; pkt32bseg_o[15] ; Incomplete set of assignments ;
; pkt32bseg_o[16] ; Incomplete set of assignments ;
; pkt32bseg_o[17] ; Incomplete set of assignments ;
; pkt32bseg_o[18] ; Incomplete set of assignments ;
; pkt32bseg_o[19] ; Incomplete set of assignments ;
; pkt32bseg_o[20] ; Incomplete set of assignments ;
; pkt32bseg_o[21] ; Incomplete set of assignments ;
; pkt32bseg_o[22] ; Incomplete set of assignments ;
; pkt32bseg_o[23] ; Incomplete set of assignments ;
; pkt32bseg_o[24] ; Incomplete set of assignments ;
; pkt32bseg_o[25] ; Incomplete set of assignments ;
; pkt32bseg_o[26] ; Incomplete set of assignments ;
; pkt32bseg_o[27] ; Incomplete set of assignments ;
; pkt32bseg_o[28] ; Incomplete set of assignments ;
; pkt32bseg_o[29] ; Incomplete set of assignments ;
; pkt32bseg_o[30] ; Incomplete set of assignments ;
; pkt32bseg_o[31] ; Incomplete set of assignments ;
; coeffs_out[0]   ; Incomplete set of assignments ;
; coeffs_out[1]   ; Incomplete set of assignments ;
; coeffs_out[2]   ; Incomplete set of assignments ;
; coeffs_out[3]   ; Incomplete set of assignments ;
; coeffs_out[4]   ; Incomplete set of assignments ;
; coeffs_out[5]   ; Incomplete set of assignments ;
; coeffs_out[6]   ; Incomplete set of assignments ;
; coeffs_out[7]   ; Incomplete set of assignments ;
; coeffs_out[8]   ; Incomplete set of assignments ;
; coeffs_out[9]   ; Incomplete set of assignments ;
; coeffs_out[10]  ; Incomplete set of assignments ;
; coeffs_out[11]  ; Incomplete set of assignments ;
; coeffs_out[12]  ; Incomplete set of assignments ;
; coeffs_out[13]  ; Incomplete set of assignments ;
; coeffs_out[14]  ; Incomplete set of assignments ;
; coeffs_out[15]  ; Incomplete set of assignments ;
; coeffs_out[16]  ; Incomplete set of assignments ;
; coeffs_out[17]  ; Incomplete set of assignments ;
; coeffs_out[18]  ; Incomplete set of assignments ;
; coeffs_out[19]  ; Incomplete set of assignments ;
; coeffs_out[20]  ; Incomplete set of assignments ;
; coeffs_out[21]  ; Incomplete set of assignments ;
; coeffs_out[22]  ; Incomplete set of assignments ;
; coeffs_out[23]  ; Incomplete set of assignments ;
; coeffs_out[24]  ; Incomplete set of assignments ;
; coeffs_out[25]  ; Incomplete set of assignments ;
; coeffs_out[26]  ; Incomplete set of assignments ;
; coeffs_out[27]  ; Incomplete set of assignments ;
; coeffs_out[28]  ; Incomplete set of assignments ;
; coeffs_out[29]  ; Incomplete set of assignments ;
; coeffs_out[30]  ; Incomplete set of assignments ;
; coeffs_out[31]  ; Incomplete set of assignments ;
; clk             ; Incomplete set of assignments ;
; rst             ; Incomplete set of assignments ;
; pkt32bseg_i[0]  ; Incomplete set of assignments ;
; pkt32bseg_i[1]  ; Incomplete set of assignments ;
; pkt32bseg_i[2]  ; Incomplete set of assignments ;
; pkt32bseg_i[3]  ; Incomplete set of assignments ;
; pkt32bseg_i[4]  ; Incomplete set of assignments ;
; pkt32bseg_i[5]  ; Incomplete set of assignments ;
; pkt32bseg_i[6]  ; Incomplete set of assignments ;
; pkt32bseg_i[7]  ; Incomplete set of assignments ;
; pkt32bseg_i[8]  ; Incomplete set of assignments ;
; pkt32bseg_i[9]  ; Incomplete set of assignments ;
; pkt32bseg_i[10] ; Incomplete set of assignments ;
; pkt32bseg_i[11] ; Incomplete set of assignments ;
; pkt32bseg_i[12] ; Incomplete set of assignments ;
; pkt32bseg_i[13] ; Incomplete set of assignments ;
; pkt32bseg_i[14] ; Incomplete set of assignments ;
; pkt32bseg_i[15] ; Incomplete set of assignments ;
; pkt32bseg_i[16] ; Incomplete set of assignments ;
; pkt32bseg_i[17] ; Incomplete set of assignments ;
; pkt32bseg_i[18] ; Incomplete set of assignments ;
; pkt32bseg_i[19] ; Incomplete set of assignments ;
; pkt32bseg_i[20] ; Incomplete set of assignments ;
; pkt32bseg_i[21] ; Incomplete set of assignments ;
; pkt32bseg_i[22] ; Incomplete set of assignments ;
; pkt32bseg_i[23] ; Incomplete set of assignments ;
; pkt32bseg_i[24] ; Incomplete set of assignments ;
; pkt32bseg_i[25] ; Incomplete set of assignments ;
; pkt32bseg_i[26] ; Incomplete set of assignments ;
; pkt32bseg_i[27] ; Incomplete set of assignments ;
; pkt32bseg_i[28] ; Incomplete set of assignments ;
; pkt32bseg_i[29] ; Incomplete set of assignments ;
; pkt32bseg_i[30] ; Incomplete set of assignments ;
; pkt32bseg_i[31] ; Incomplete set of assignments ;
; pkt32bseg_o[0]  ; Missing location assignment   ;
; pkt32bseg_o[1]  ; Missing location assignment   ;
; pkt32bseg_o[2]  ; Missing location assignment   ;
; pkt32bseg_o[3]  ; Missing location assignment   ;
; pkt32bseg_o[4]  ; Missing location assignment   ;
; pkt32bseg_o[5]  ; Missing location assignment   ;
; pkt32bseg_o[6]  ; Missing location assignment   ;
; pkt32bseg_o[7]  ; Missing location assignment   ;
; pkt32bseg_o[8]  ; Missing location assignment   ;
; pkt32bseg_o[9]  ; Missing location assignment   ;
; pkt32bseg_o[10] ; Missing location assignment   ;
; pkt32bseg_o[11] ; Missing location assignment   ;
; pkt32bseg_o[12] ; Missing location assignment   ;
; pkt32bseg_o[13] ; Missing location assignment   ;
; pkt32bseg_o[14] ; Missing location assignment   ;
; pkt32bseg_o[15] ; Missing location assignment   ;
; pkt32bseg_o[16] ; Missing location assignment   ;
; pkt32bseg_o[17] ; Missing location assignment   ;
; pkt32bseg_o[18] ; Missing location assignment   ;
; pkt32bseg_o[19] ; Missing location assignment   ;
; pkt32bseg_o[20] ; Missing location assignment   ;
; pkt32bseg_o[21] ; Missing location assignment   ;
; pkt32bseg_o[22] ; Missing location assignment   ;
; pkt32bseg_o[23] ; Missing location assignment   ;
; pkt32bseg_o[24] ; Missing location assignment   ;
; pkt32bseg_o[25] ; Missing location assignment   ;
; pkt32bseg_o[26] ; Missing location assignment   ;
; pkt32bseg_o[27] ; Missing location assignment   ;
; pkt32bseg_o[28] ; Missing location assignment   ;
; pkt32bseg_o[29] ; Missing location assignment   ;
; pkt32bseg_o[30] ; Missing location assignment   ;
; pkt32bseg_o[31] ; Missing location assignment   ;
; coeffs_out[0]   ; Missing location assignment   ;
; coeffs_out[1]   ; Missing location assignment   ;
; coeffs_out[2]   ; Missing location assignment   ;
; coeffs_out[3]   ; Missing location assignment   ;
; coeffs_out[4]   ; Missing location assignment   ;
; coeffs_out[5]   ; Missing location assignment   ;
; coeffs_out[6]   ; Missing location assignment   ;
; coeffs_out[7]   ; Missing location assignment   ;
; coeffs_out[8]   ; Missing location assignment   ;
; coeffs_out[9]   ; Missing location assignment   ;
; coeffs_out[10]  ; Missing location assignment   ;
; coeffs_out[11]  ; Missing location assignment   ;
; coeffs_out[12]  ; Missing location assignment   ;
; coeffs_out[13]  ; Missing location assignment   ;
; coeffs_out[14]  ; Missing location assignment   ;
; coeffs_out[15]  ; Missing location assignment   ;
; coeffs_out[16]  ; Missing location assignment   ;
; coeffs_out[17]  ; Missing location assignment   ;
; coeffs_out[18]  ; Missing location assignment   ;
; coeffs_out[19]  ; Missing location assignment   ;
; coeffs_out[20]  ; Missing location assignment   ;
; coeffs_out[21]  ; Missing location assignment   ;
; coeffs_out[22]  ; Missing location assignment   ;
; coeffs_out[23]  ; Missing location assignment   ;
; coeffs_out[24]  ; Missing location assignment   ;
; coeffs_out[25]  ; Missing location assignment   ;
; coeffs_out[26]  ; Missing location assignment   ;
; coeffs_out[27]  ; Missing location assignment   ;
; coeffs_out[28]  ; Missing location assignment   ;
; coeffs_out[29]  ; Missing location assignment   ;
; coeffs_out[30]  ; Missing location assignment   ;
; coeffs_out[31]  ; Missing location assignment   ;
; clk             ; Missing location assignment   ;
; rst             ; Missing location assignment   ;
; pkt32bseg_i[0]  ; Missing location assignment   ;
; pkt32bseg_i[1]  ; Missing location assignment   ;
; pkt32bseg_i[2]  ; Missing location assignment   ;
; pkt32bseg_i[3]  ; Missing location assignment   ;
; pkt32bseg_i[4]  ; Missing location assignment   ;
; pkt32bseg_i[5]  ; Missing location assignment   ;
; pkt32bseg_i[6]  ; Missing location assignment   ;
; pkt32bseg_i[7]  ; Missing location assignment   ;
; pkt32bseg_i[8]  ; Missing location assignment   ;
; pkt32bseg_i[9]  ; Missing location assignment   ;
; pkt32bseg_i[10] ; Missing location assignment   ;
; pkt32bseg_i[11] ; Missing location assignment   ;
; pkt32bseg_i[12] ; Missing location assignment   ;
; pkt32bseg_i[13] ; Missing location assignment   ;
; pkt32bseg_i[14] ; Missing location assignment   ;
; pkt32bseg_i[15] ; Missing location assignment   ;
; pkt32bseg_i[16] ; Missing location assignment   ;
; pkt32bseg_i[17] ; Missing location assignment   ;
; pkt32bseg_i[18] ; Missing location assignment   ;
; pkt32bseg_i[19] ; Missing location assignment   ;
; pkt32bseg_i[20] ; Missing location assignment   ;
; pkt32bseg_i[21] ; Missing location assignment   ;
; pkt32bseg_i[22] ; Missing location assignment   ;
; pkt32bseg_i[23] ; Missing location assignment   ;
; pkt32bseg_i[24] ; Missing location assignment   ;
; pkt32bseg_i[25] ; Missing location assignment   ;
; pkt32bseg_i[26] ; Missing location assignment   ;
; pkt32bseg_i[27] ; Missing location assignment   ;
; pkt32bseg_i[28] ; Missing location assignment   ;
; pkt32bseg_i[29] ; Missing location assignment   ;
; pkt32bseg_i[30] ; Missing location assignment   ;
; pkt32bseg_i[31] ; Missing location assignment   ;
+-----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; Compilation Hierarchy Node                                 ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                    ; Entity Name        ; Library Name ;
+------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; |net_encoder                                               ; 3239.4 (2698.7)      ; 3864.9 (3113.5)                  ; 671.5 (452.4)                                     ; 46.0 (37.6)                      ; 0.0 (0.0)            ; 3607 (2631)         ; 5697 (4378)               ; 0 (0)         ; 262144            ; 32    ; 0          ; 98   ; 0            ; |net_encoder                                                                                                                                                           ; net_encoder        ; work         ;
;    |fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos| ; 36.7 (0.0)           ; 56.8 (0.0)                       ; 20.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 111 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos                                                                                                     ; fifo32x1024        ; work         ;
;       |dcfifo:dcfifo_component|                            ; 36.7 (0.0)           ; 56.8 (0.0)                       ; 20.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 111 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component                                                                             ; dcfifo             ; work         ;
;          |dcfifo_aol1:auto_generated|                      ; 36.7 (5.5)           ; 56.8 (14.8)                      ; 20.1 (9.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (6)              ; 111 (34)                  ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated                                                  ; dcfifo_aol1        ; work         ;
;             |a_graycounter_ivb:wrptr_g1p|                  ; 11.3 (11.3)          ; 11.8 (11.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p                      ; a_graycounter_ivb  ; work         ;
;             |a_graycounter_mh6:rdptr_g1p|                  ; 10.3 (10.3)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p                      ; a_graycounter_mh6  ; work         ;
;             |alt_synch_pipe_qal:rs_dgwp|                   ; 2.3 (0.0)            ; 7.6 (0.0)                        ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp                       ; alt_synch_pipe_qal ; work         ;
;                |dffpipe_b09:dffpipe12|                     ; 2.3 (2.3)            ; 7.6 (7.6)                        ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12 ; dffpipe_b09        ; work         ;
;             |alt_synch_pipe_ral:ws_dgrp|                   ; 2.6 (0.0)            ; 8.1 (0.0)                        ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp                       ; alt_synch_pipe_ral ; work         ;
;                |dffpipe_c09:dffpipe15|                     ; 2.6 (2.6)            ; 8.1 (8.1)                        ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15 ; dffpipe_c09        ; work         ;
;             |altsyncram_0la1:fifo_ram|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram                         ; altsyncram_0la1    ; work         ;
;             |cmpr_a06:rdempty_eq_comp|                     ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:rdempty_eq_comp                         ; cmpr_a06           ; work         ;
;             |cmpr_a06:wrfull_eq_comp|                      ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:wrfull_eq_comp                          ; cmpr_a06           ; work         ;
;    |fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos| ; 36.2 (0.0)           ; 58.2 (0.0)                       ; 22.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 115 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos                                                                                                     ; fifo32x1024        ; work         ;
;       |dcfifo:dcfifo_component|                            ; 36.2 (0.0)           ; 58.2 (0.0)                       ; 22.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 115 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component                                                                             ; dcfifo             ; work         ;
;          |dcfifo_aol1:auto_generated|                      ; 36.2 (5.1)           ; 58.2 (15.2)                      ; 22.1 (10.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (6)              ; 115 (35)                  ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated                                                  ; dcfifo_aol1        ; work         ;
;             |a_graycounter_ivb:wrptr_g1p|                  ; 11.3 (11.3)          ; 11.4 (11.4)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p                      ; a_graycounter_ivb  ; work         ;
;             |a_graycounter_mh6:rdptr_g1p|                  ; 11.0 (11.0)          ; 12.2 (12.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p                      ; a_graycounter_mh6  ; work         ;
;             |alt_synch_pipe_qal:rs_dgwp|                   ; 2.6 (0.0)            ; 8.3 (0.0)                        ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp                       ; alt_synch_pipe_qal ; work         ;
;                |dffpipe_b09:dffpipe12|                     ; 2.6 (2.6)            ; 8.3 (8.3)                        ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12 ; dffpipe_b09        ; work         ;
;             |alt_synch_pipe_ral:ws_dgrp|                   ; 2.2 (0.0)            ; 7.2 (0.0)                        ; 5.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp                       ; alt_synch_pipe_ral ; work         ;
;                |dffpipe_c09:dffpipe15|                     ; 2.2 (2.2)            ; 7.2 (7.2)                        ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15 ; dffpipe_c09        ; work         ;
;             |altsyncram_0la1:fifo_ram|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram                         ; altsyncram_0la1    ; work         ;
;             |cmpr_a06:rdempty_eq_comp|                     ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:rdempty_eq_comp                         ; cmpr_a06           ; work         ;
;             |cmpr_a06:wrfull_eq_comp|                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:wrfull_eq_comp                          ; cmpr_a06           ; work         ;
;    |fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos| ; 36.8 (0.0)           ; 55.7 (0.0)                       ; 18.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 112 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos                                                                                                     ; fifo32x1024        ; work         ;
;       |dcfifo:dcfifo_component|                            ; 36.8 (0.0)           ; 55.7 (0.0)                       ; 18.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 112 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component                                                                             ; dcfifo             ; work         ;
;          |dcfifo_aol1:auto_generated|                      ; 36.8 (4.7)           ; 55.7 (14.7)                      ; 18.8 (10.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (6)              ; 112 (35)                  ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated                                                  ; dcfifo_aol1        ; work         ;
;             |a_graycounter_ivb:wrptr_g1p|                  ; 11.1 (11.1)          ; 11.4 (11.4)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p                      ; a_graycounter_ivb  ; work         ;
;             |a_graycounter_mh6:rdptr_g1p|                  ; 10.4 (10.4)          ; 10.4 (10.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p                      ; a_graycounter_mh6  ; work         ;
;             |alt_synch_pipe_qal:rs_dgwp|                   ; 2.8 (0.0)            ; 8.0 (0.0)                        ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp                       ; alt_synch_pipe_qal ; work         ;
;                |dffpipe_b09:dffpipe12|                     ; 2.8 (2.8)            ; 8.0 (8.0)                        ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12 ; dffpipe_b09        ; work         ;
;             |alt_synch_pipe_ral:ws_dgrp|                   ; 3.3 (0.0)            ; 7.0 (0.0)                        ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp                       ; alt_synch_pipe_ral ; work         ;
;                |dffpipe_c09:dffpipe15|                     ; 3.3 (3.3)            ; 7.0 (7.0)                        ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15 ; dffpipe_c09        ; work         ;
;             |altsyncram_0la1:fifo_ram|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram                         ; altsyncram_0la1    ; work         ;
;             |cmpr_a06:rdempty_eq_comp|                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:rdempty_eq_comp                         ; cmpr_a06           ; work         ;
;             |cmpr_a06:wrfull_eq_comp|                      ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:wrfull_eq_comp                          ; cmpr_a06           ; work         ;
;    |fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos| ; 36.3 (0.0)           ; 58.3 (0.0)                       ; 22.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 112 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos                                                                                                     ; fifo32x1024        ; work         ;
;       |dcfifo:dcfifo_component|                            ; 36.3 (0.0)           ; 58.3 (0.0)                       ; 22.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 112 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component                                                                             ; dcfifo             ; work         ;
;          |dcfifo_aol1:auto_generated|                      ; 36.3 (5.3)           ; 58.3 (15.6)                      ; 22.0 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (6)              ; 112 (35)                  ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated                                                  ; dcfifo_aol1        ; work         ;
;             |a_graycounter_ivb:wrptr_g1p|                  ; 11.3 (11.3)          ; 12.0 (12.0)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p                      ; a_graycounter_ivb  ; work         ;
;             |a_graycounter_mh6:rdptr_g1p|                  ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p                      ; a_graycounter_mh6  ; work         ;
;             |alt_synch_pipe_qal:rs_dgwp|                   ; 2.2 (0.0)            ; 8.1 (0.0)                        ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp                       ; alt_synch_pipe_qal ; work         ;
;                |dffpipe_b09:dffpipe12|                     ; 2.2 (2.2)            ; 8.1 (8.1)                        ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12 ; dffpipe_b09        ; work         ;
;             |alt_synch_pipe_ral:ws_dgrp|                   ; 2.6 (0.0)            ; 8.0 (0.0)                        ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp                       ; alt_synch_pipe_ral ; work         ;
;                |dffpipe_c09:dffpipe15|                     ; 2.6 (2.6)            ; 8.0 (8.0)                        ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15 ; dffpipe_c09        ; work         ;
;             |altsyncram_0la1:fifo_ram|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram                         ; altsyncram_0la1    ; work         ;
;             |cmpr_a06:rdempty_eq_comp|                     ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:rdempty_eq_comp                         ; cmpr_a06           ; work         ;
;             |cmpr_a06:wrfull_eq_comp|                      ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:wrfull_eq_comp                          ; cmpr_a06           ; work         ;
;    |fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos| ; 36.3 (0.0)           ; 57.3 (0.0)                       ; 21.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 115 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos                                                                                                     ; fifo32x1024        ; work         ;
;       |dcfifo:dcfifo_component|                            ; 36.3 (0.0)           ; 57.3 (0.0)                       ; 21.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 115 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component                                                                             ; dcfifo             ; work         ;
;          |dcfifo_aol1:auto_generated|                      ; 36.3 (5.0)           ; 57.3 (15.6)                      ; 21.0 (10.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (6)              ; 115 (38)                  ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated                                                  ; dcfifo_aol1        ; work         ;
;             |a_graycounter_ivb:wrptr_g1p|                  ; 11.2 (11.2)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p                      ; a_graycounter_ivb  ; work         ;
;             |a_graycounter_mh6:rdptr_g1p|                  ; 10.1 (10.1)          ; 10.1 (10.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p                      ; a_graycounter_mh6  ; work         ;
;             |alt_synch_pipe_qal:rs_dgwp|                   ; 2.7 (0.0)            ; 7.8 (0.0)                        ; 5.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp                       ; alt_synch_pipe_qal ; work         ;
;                |dffpipe_b09:dffpipe12|                     ; 2.7 (2.7)            ; 7.8 (7.8)                        ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12 ; dffpipe_b09        ; work         ;
;             |alt_synch_pipe_ral:ws_dgrp|                   ; 2.4 (0.0)            ; 8.3 (0.0)                        ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp                       ; alt_synch_pipe_ral ; work         ;
;                |dffpipe_c09:dffpipe15|                     ; 2.4 (2.4)            ; 8.3 (8.3)                        ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15 ; dffpipe_c09        ; work         ;
;             |altsyncram_0la1:fifo_ram|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram                         ; altsyncram_0la1    ; work         ;
;             |cmpr_a06:rdempty_eq_comp|                     ; 1.8 (1.8)            ; 1.9 (1.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:rdempty_eq_comp                         ; cmpr_a06           ; work         ;
;             |cmpr_a06:wrfull_eq_comp|                      ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:wrfull_eq_comp                          ; cmpr_a06           ; work         ;
;    |fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos| ; 36.5 (0.0)           ; 61.0 (0.0)                       ; 24.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 108 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos                                                                                                     ; fifo32x1024        ; work         ;
;       |dcfifo:dcfifo_component|                            ; 36.5 (0.0)           ; 61.0 (0.0)                       ; 24.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 108 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component                                                                             ; dcfifo             ; work         ;
;          |dcfifo_aol1:auto_generated|                      ; 36.5 (5.6)           ; 61.0 (15.7)                      ; 24.5 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (6)              ; 108 (34)                  ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated                                                  ; dcfifo_aol1        ; work         ;
;             |a_graycounter_ivb:wrptr_g1p|                  ; 11.5 (11.5)          ; 11.8 (11.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p                      ; a_graycounter_ivb  ; work         ;
;             |a_graycounter_mh6:rdptr_g1p|                  ; 11.0 (11.0)          ; 12.0 (12.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p                      ; a_graycounter_mh6  ; work         ;
;             |alt_synch_pipe_qal:rs_dgwp|                   ; 2.3 (0.0)            ; 8.4 (0.0)                        ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp                       ; alt_synch_pipe_qal ; work         ;
;                |dffpipe_b09:dffpipe12|                     ; 2.3 (2.3)            ; 8.4 (8.4)                        ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12 ; dffpipe_b09        ; work         ;
;             |alt_synch_pipe_ral:ws_dgrp|                   ; 1.8 (0.0)            ; 8.8 (0.0)                        ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp                       ; alt_synch_pipe_ral ; work         ;
;                |dffpipe_c09:dffpipe15|                     ; 1.8 (1.8)            ; 8.8 (8.8)                        ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15 ; dffpipe_c09        ; work         ;
;             |altsyncram_0la1:fifo_ram|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram                         ; altsyncram_0la1    ; work         ;
;             |cmpr_a06:rdempty_eq_comp|                     ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:rdempty_eq_comp                         ; cmpr_a06           ; work         ;
;             |cmpr_a06:wrfull_eq_comp|                      ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:wrfull_eq_comp                          ; cmpr_a06           ; work         ;
;    |fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos| ; 36.3 (0.0)           ; 60.4 (0.0)                       ; 24.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 115 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos                                                                                                     ; fifo32x1024        ; work         ;
;       |dcfifo:dcfifo_component|                            ; 36.3 (0.0)           ; 60.4 (0.0)                       ; 24.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 115 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component                                                                             ; dcfifo             ; work         ;
;          |dcfifo_aol1:auto_generated|                      ; 36.3 (4.4)           ; 60.4 (16.7)                      ; 24.1 (12.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (6)              ; 115 (38)                  ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated                                                  ; dcfifo_aol1        ; work         ;
;             |a_graycounter_ivb:wrptr_g1p|                  ; 11.3 (11.3)          ; 12.6 (12.6)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p                      ; a_graycounter_ivb  ; work         ;
;             |a_graycounter_mh6:rdptr_g1p|                  ; 11.8 (11.8)          ; 11.9 (11.9)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p                      ; a_graycounter_mh6  ; work         ;
;             |alt_synch_pipe_qal:rs_dgwp|                   ; 1.0 (0.0)            ; 8.4 (0.0)                        ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp                       ; alt_synch_pipe_qal ; work         ;
;                |dffpipe_b09:dffpipe12|                     ; 1.0 (1.0)            ; 8.4 (8.4)                        ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12 ; dffpipe_b09        ; work         ;
;             |alt_synch_pipe_ral:ws_dgrp|                   ; 3.6 (0.0)            ; 6.8 (0.0)                        ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp                       ; alt_synch_pipe_ral ; work         ;
;                |dffpipe_c09:dffpipe15|                     ; 3.6 (3.6)            ; 6.8 (6.8)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15 ; dffpipe_c09        ; work         ;
;             |altsyncram_0la1:fifo_ram|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram                         ; altsyncram_0la1    ; work         ;
;             |cmpr_a06:rdempty_eq_comp|                     ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:rdempty_eq_comp                         ; cmpr_a06           ; work         ;
;             |cmpr_a06:wrfull_eq_comp|                      ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:wrfull_eq_comp                          ; cmpr_a06           ; work         ;
;    |fifo32x1024:fifo32x1024_datain|                        ; 34.3 (0.0)           ; 56.3 (0.0)                       ; 22.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 112 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:fifo32x1024_datain                                                                                                                            ; fifo32x1024        ; work         ;
;       |dcfifo:dcfifo_component|                            ; 34.3 (0.0)           ; 56.3 (0.0)                       ; 22.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 112 (0)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component                                                                                                    ; dcfifo             ; work         ;
;          |dcfifo_aol1:auto_generated|                      ; 34.3 (4.9)           ; 56.3 (15.2)                      ; 22.0 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (6)              ; 112 (34)                  ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated                                                                         ; dcfifo_aol1        ; work         ;
;             |a_graycounter_ivb:wrptr_g1p|                  ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_ivb:wrptr_g1p                                             ; a_graycounter_ivb  ; work         ;
;             |a_graycounter_mh6:rdptr_g1p|                  ; 11.1 (11.1)          ; 11.1 (11.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|a_graycounter_mh6:rdptr_g1p                                             ; a_graycounter_mh6  ; work         ;
;             |alt_synch_pipe_qal:rs_dgwp|                   ; 2.1 (0.0)            ; 8.9 (0.0)                        ; 6.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp                                              ; alt_synch_pipe_qal ; work         ;
;                |dffpipe_b09:dffpipe12|                     ; 2.1 (2.1)            ; 8.9 (8.9)                        ; 6.9 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12                        ; dffpipe_b09        ; work         ;
;             |alt_synch_pipe_ral:ws_dgrp|                   ; 2.2 (0.0)            ; 7.5 (0.0)                        ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp                                              ; alt_synch_pipe_ral ; work         ;
;                |dffpipe_c09:dffpipe15|                     ; 2.2 (2.2)            ; 7.5 (7.5)                        ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15                        ; dffpipe_c09        ; work         ;
;             |altsyncram_0la1:fifo_ram|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram                                                ; altsyncram_0la1    ; work         ;
;             |cmpr_a06:rdempty_eq_comp|                     ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:rdempty_eq_comp                                                ; cmpr_a06           ; work         ;
;             |cmpr_a06:wrfull_eq_comp|                      ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|cmpr_a06:wrfull_eq_comp                                                 ; cmpr_a06           ; work         ;
;    |gfmul:\generate_muls:0:gfmul_1|                        ; 32.5 (32.5)          ; 34.3 (34.3)                      ; 2.1 (2.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 62 (62)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:0:gfmul_1                                                                                                                            ; gfmul              ; work         ;
;    |gfmul:\generate_muls:10:gfmul_1|                       ; 7.2 (7.2)            ; 8.1 (8.1)                        ; 1.2 (1.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:10:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:11:gfmul_1|                       ; 7.5 (7.5)            ; 9.5 (9.5)                        ; 2.6 (2.6)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 16 (16)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:11:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:12:gfmul_1|                       ; 7.1 (7.1)            ; 6.9 (6.9)                        ; 0.4 (0.4)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 16 (16)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:12:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:13:gfmul_1|                       ; 7.6 (7.6)            ; 8.2 (8.2)                        ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:13:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:14:gfmul_1|                       ; 7.4 (7.4)            ; 9.1 (9.1)                        ; 2.2 (2.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 16 (16)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:14:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:15:gfmul_1|                       ; 6.8 (6.8)            ; 9.1 (9.1)                        ; 2.6 (2.6)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:15:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:16:gfmul_1|                       ; 6.7 (6.7)            ; 6.9 (6.9)                        ; 0.4 (0.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:16:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:17:gfmul_1|                       ; 6.7 (6.7)            ; 7.0 (7.0)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:17:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:18:gfmul_1|                       ; 6.7 (6.7)            ; 8.2 (8.2)                        ; 1.7 (1.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:18:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:19:gfmul_1|                       ; 7.1 (7.1)            ; 7.8 (7.8)                        ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:19:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:1:gfmul_1|                        ; 8.1 (8.1)            ; 9.7 (9.7)                        ; 1.8 (1.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:1:gfmul_1                                                                                                                            ; gfmul              ; work         ;
;    |gfmul:\generate_muls:20:gfmul_1|                       ; 7.0 (7.0)            ; 7.4 (7.4)                        ; 0.9 (0.9)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 16 (16)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:20:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:21:gfmul_1|                       ; 7.0 (7.0)            ; 9.5 (9.5)                        ; 3.0 (3.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 16 (16)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:21:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:22:gfmul_1|                       ; 7.2 (7.2)            ; 8.2 (8.2)                        ; 1.2 (1.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:22:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:23:gfmul_1|                       ; 7.6 (7.6)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:23:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:24:gfmul_1|                       ; 7.2 (7.2)            ; 9.0 (9.0)                        ; 2.1 (2.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:24:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:25:gfmul_1|                       ; 6.6 (6.6)            ; 7.8 (7.8)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:25:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:26:gfmul_1|                       ; 7.1 (7.1)            ; 8.2 (8.2)                        ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:26:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:27:gfmul_1|                       ; 6.7 (6.7)            ; 7.0 (7.0)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:27:gfmul_1                                                                                                                           ; gfmul              ; work         ;
;    |gfmul:\generate_muls:2:gfmul_1|                        ; 8.1 (8.1)            ; 10.2 (10.2)                      ; 2.7 (2.7)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 19 (19)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:2:gfmul_1                                                                                                                            ; gfmul              ; work         ;
;    |gfmul:\generate_muls:3:gfmul_1|                        ; 8.1 (8.1)            ; 8.2 (8.2)                        ; 0.4 (0.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 19 (19)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:3:gfmul_1                                                                                                                            ; gfmul              ; work         ;
;    |gfmul:\generate_muls:4:gfmul_1|                        ; 8.1 (8.1)            ; 8.9 (8.9)                        ; 1.1 (1.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 19 (19)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:4:gfmul_1                                                                                                                            ; gfmul              ; work         ;
;    |gfmul:\generate_muls:5:gfmul_1|                        ; 8.0 (8.0)            ; 8.9 (8.9)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 19 (19)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:5:gfmul_1                                                                                                                            ; gfmul              ; work         ;
;    |gfmul:\generate_muls:6:gfmul_1|                        ; 8.1 (8.1)            ; 9.8 (9.8)                        ; 2.0 (2.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 19 (19)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:6:gfmul_1                                                                                                                            ; gfmul              ; work         ;
;    |gfmul:\generate_muls:7:gfmul_1|                        ; 7.2 (7.2)            ; 7.8 (7.8)                        ; 0.9 (0.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:7:gfmul_1                                                                                                                            ; gfmul              ; work         ;
;    |gfmul:\generate_muls:8:gfmul_1|                        ; 7.2 (7.2)            ; 9.9 (9.9)                        ; 3.0 (3.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:8:gfmul_1                                                                                                                            ; gfmul              ; work         ;
;    |gfmul:\generate_muls:9:gfmul_1|                        ; 7.0 (7.0)            ; 7.4 (7.4)                        ; 0.9 (0.9)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|gfmul:\generate_muls:9:gfmul_1                                                                                                                            ; gfmul              ; work         ;
;    |prngen:\generate_coeffs:0:prngen_1|                    ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|prngen:\generate_coeffs:0:prngen_1                                                                                                                        ; prngen             ; work         ;
;    |prngen:\generate_coeffs:1:prngen_1|                    ; 2.3 (2.3)            ; 3.8 (3.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|prngen:\generate_coeffs:1:prngen_1                                                                                                                        ; prngen             ; work         ;
;    |prngen:\generate_coeffs:2:prngen_1|                    ; 3.5 (3.5)            ; 4.0 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|prngen:\generate_coeffs:2:prngen_1                                                                                                                        ; prngen             ; work         ;
;    |prngen:\generate_coeffs:3:prngen_1|                    ; 3.3 (3.3)            ; 3.9 (3.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|prngen:\generate_coeffs:3:prngen_1                                                                                                                        ; prngen             ; work         ;
;    |prngen:\generate_coeffs:4:prngen_1|                    ; 3.3 (3.3)            ; 3.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|prngen:\generate_coeffs:4:prngen_1                                                                                                                        ; prngen             ; work         ;
;    |prngen:\generate_coeffs:5:prngen_1|                    ; 2.7 (2.7)            ; 4.2 (4.2)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|prngen:\generate_coeffs:5:prngen_1                                                                                                                        ; prngen             ; work         ;
;    |prngen:\generate_coeffs:6:prngen_1|                    ; 3.5 (3.5)            ; 4.0 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |net_encoder|prngen:\generate_coeffs:6:prngen_1                                                                                                                        ; prngen             ; work         ;
+------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; pkt32bseg_o[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pkt32bseg_o[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[16]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[17]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[18]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[19]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[20]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[21]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[22]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[23]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[24]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[25]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[26]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[27]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[28]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[29]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[30]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; coeffs_out[31]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst             ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[3]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[9]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[10] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[12] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[14] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[16] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[17] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[18] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[19] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[20] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[21] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[22] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[23] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[24] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[25] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[26] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[27] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[28] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[29] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[30] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pkt32bseg_i[31] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                              ;
+-------------------------------+-------------------+---------+
; Source Pin / Fanout           ; Pad To Core Index ; Setting ;
+-------------------------------+-------------------+---------+
; clk                           ;                   ;         ;
; rst                           ;                   ;         ;
;      - coeffs_out[24]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[25]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[26]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[27]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[28]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[29]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[30]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[31]~reg0    ; 1                 ; 0       ;
;      - outCount[0]            ; 1                 ; 0       ;
;      - outCount[1]            ; 1                 ; 0       ;
;      - outCount[30]           ; 1                 ; 0       ;
;      - outCount[15]           ; 1                 ; 0       ;
;      - outCount[14]           ; 1                 ; 0       ;
;      - outCount[13]           ; 1                 ; 0       ;
;      - outCount[12]           ; 1                 ; 0       ;
;      - outCount[11]           ; 1                 ; 0       ;
;      - outCount[10]           ; 1                 ; 0       ;
;      - outCount[9]            ; 1                 ; 0       ;
;      - outCount[8]            ; 1                 ; 0       ;
;      - outCount[7]            ; 1                 ; 0       ;
;      - outCount[6]            ; 1                 ; 0       ;
;      - outCount[5]            ; 1                 ; 0       ;
;      - outCount[4]            ; 1                 ; 0       ;
;      - outCount[3]            ; 1                 ; 0       ;
;      - outCount[16]           ; 1                 ; 0       ;
;      - outCount[31]           ; 1                 ; 0       ;
;      - outCount[29]           ; 1                 ; 0       ;
;      - outCount[28]           ; 1                 ; 0       ;
;      - outCount[27]           ; 1                 ; 0       ;
;      - outCount[26]           ; 1                 ; 0       ;
;      - outCount[25]           ; 1                 ; 0       ;
;      - outCount[24]           ; 1                 ; 0       ;
;      - outCount[23]           ; 1                 ; 0       ;
;      - outCount[22]           ; 1                 ; 0       ;
;      - outCount[21]           ; 1                 ; 0       ;
;      - outCount[20]           ; 1                 ; 0       ;
;      - outCount[19]           ; 1                 ; 0       ;
;      - outCount[18]           ; 1                 ; 0       ;
;      - outCount[17]           ; 1                 ; 0       ;
;      - outCount[2]            ; 1                 ; 0       ;
;      - mulcount[5]            ; 1                 ; 0       ;
;      - muldone                ; 1                 ; 0       ;
;      - mulcount[21]           ; 1                 ; 0       ;
;      - mulcount[22]           ; 1                 ; 0       ;
;      - mulcount[23]           ; 1                 ; 0       ;
;      - mulcount[24]           ; 1                 ; 0       ;
;      - mulcount[25]           ; 1                 ; 0       ;
;      - mulcount[26]           ; 1                 ; 0       ;
;      - mulcount[27]           ; 1                 ; 0       ;
;      - mulcount[28]           ; 1                 ; 0       ;
;      - mulcount[20]           ; 1                 ; 0       ;
;      - mulcount[29]           ; 1                 ; 0       ;
;      - mulcount[30]           ; 1                 ; 0       ;
;      - mulcount[31]           ; 1                 ; 0       ;
;      - mulcount[4]            ; 1                 ; 0       ;
;      - mulcount[0]            ; 1                 ; 0       ;
;      - mulcount[1]            ; 1                 ; 0       ;
;      - mulcount[2]            ; 1                 ; 0       ;
;      - mulcount[3]            ; 1                 ; 0       ;
;      - mulcount[14]           ; 1                 ; 0       ;
;      - mulcount[6]            ; 1                 ; 0       ;
;      - mulcount[7]            ; 1                 ; 0       ;
;      - mulcount[8]            ; 1                 ; 0       ;
;      - mulcount[9]            ; 1                 ; 0       ;
;      - mulcount[10]           ; 1                 ; 0       ;
;      - mulcount[11]           ; 1                 ; 0       ;
;      - mulcount[12]           ; 1                 ; 0       ;
;      - mulcount[13]           ; 1                 ; 0       ;
;      - mulcount[15]           ; 1                 ; 0       ;
;      - mulcount[16]           ; 1                 ; 0       ;
;      - mulcount[17]           ; 1                 ; 0       ;
;      - mulcount[18]           ; 1                 ; 0       ;
;      - mulcount[19]           ; 1                 ; 0       ;
;      - coeffs_out[2]~reg0     ; 1                 ; 0       ;
;      - coeffs_out[23]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[22]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[21]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[20]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[19]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[18]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[17]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[16]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[15]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[14]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[3]~reg0     ; 1                 ; 0       ;
;      - coeffs_out[1]~reg0     ; 1                 ; 0       ;
;      - coeffs_out[0]~reg0     ; 1                 ; 0       ;
;      - coeffs_out[13]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[4]~reg0     ; 1                 ; 0       ;
;      - coeffs_out[5]~reg0     ; 1                 ; 0       ;
;      - coeffs_out[6]~reg0     ; 1                 ; 0       ;
;      - coeffs_out[7]~reg0     ; 1                 ; 0       ;
;      - coeffs_out[8]~reg0     ; 1                 ; 0       ;
;      - coeffs_out[9]~reg0     ; 1                 ; 0       ;
;      - coeffs_out[10]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[11]~reg0    ; 1                 ; 0       ;
;      - coeffs_out[12]~reg0    ; 1                 ; 0       ;
;      - data_mulfifos[0][0]    ; 1                 ; 0       ;
;      - data_mulfifos[1][0]    ; 1                 ; 0       ;
;      - data_mulfifos[2][0]    ; 1                 ; 0       ;
;      - data_mulfifos[3][0]    ; 1                 ; 0       ;
;      - data_mulfifos[6][0]    ; 1                 ; 0       ;
;      - data_mulfifos[4][0]    ; 1                 ; 0       ;
;      - data_mulfifos[5][0]    ; 1                 ; 0       ;
;      - data_mulfifos[0][1]    ; 1                 ; 0       ;
;      - data_mulfifos[1][1]    ; 1                 ; 0       ;
;      - data_mulfifos[2][1]    ; 1                 ; 0       ;
;      - data_mulfifos[3][1]    ; 1                 ; 0       ;
;      - data_mulfifos[6][1]    ; 1                 ; 0       ;
;      - data_mulfifos[4][1]    ; 1                 ; 0       ;
;      - data_mulfifos[5][1]    ; 1                 ; 0       ;
;      - data_mulfifos[0][2]    ; 1                 ; 0       ;
;      - data_mulfifos[1][2]    ; 1                 ; 0       ;
;      - data_mulfifos[2][2]    ; 1                 ; 0       ;
;      - data_mulfifos[3][2]    ; 1                 ; 0       ;
;      - data_mulfifos[6][2]    ; 1                 ; 0       ;
;      - data_mulfifos[4][2]    ; 1                 ; 0       ;
;      - data_mulfifos[5][2]    ; 1                 ; 0       ;
;      - data_mulfifos[0][3]    ; 1                 ; 0       ;
;      - data_mulfifos[1][3]    ; 1                 ; 0       ;
;      - data_mulfifos[2][3]    ; 1                 ; 0       ;
;      - data_mulfifos[3][3]    ; 1                 ; 0       ;
;      - data_mulfifos[6][3]    ; 1                 ; 0       ;
;      - data_mulfifos[4][3]    ; 1                 ; 0       ;
;      - data_mulfifos[5][3]    ; 1                 ; 0       ;
;      - data_mulfifos[0][4]    ; 1                 ; 0       ;
;      - data_mulfifos[1][4]    ; 1                 ; 0       ;
;      - data_mulfifos[2][4]    ; 1                 ; 0       ;
;      - data_mulfifos[3][4]    ; 1                 ; 0       ;
;      - data_mulfifos[6][4]    ; 1                 ; 0       ;
;      - data_mulfifos[4][4]    ; 1                 ; 0       ;
;      - data_mulfifos[5][4]    ; 1                 ; 0       ;
;      - data_mulfifos[0][5]    ; 1                 ; 0       ;
;      - data_mulfifos[1][5]    ; 1                 ; 0       ;
;      - data_mulfifos[2][5]    ; 1                 ; 0       ;
;      - data_mulfifos[3][5]    ; 1                 ; 0       ;
;      - data_mulfifos[6][5]    ; 1                 ; 0       ;
;      - data_mulfifos[4][5]    ; 1                 ; 0       ;
;      - data_mulfifos[5][5]    ; 1                 ; 0       ;
;      - data_mulfifos[0][6]    ; 1                 ; 0       ;
;      - data_mulfifos[1][6]    ; 1                 ; 0       ;
;      - data_mulfifos[2][6]    ; 1                 ; 0       ;
;      - data_mulfifos[3][6]    ; 1                 ; 0       ;
;      - data_mulfifos[6][6]    ; 1                 ; 0       ;
;      - data_mulfifos[4][6]    ; 1                 ; 0       ;
;      - data_mulfifos[5][6]    ; 1                 ; 0       ;
;      - data_mulfifos[0][7]    ; 1                 ; 0       ;
;      - data_mulfifos[1][7]    ; 1                 ; 0       ;
;      - data_mulfifos[2][7]    ; 1                 ; 0       ;
;      - data_mulfifos[3][7]    ; 1                 ; 0       ;
;      - data_mulfifos[6][7]    ; 1                 ; 0       ;
;      - data_mulfifos[4][7]    ; 1                 ; 0       ;
;      - data_mulfifos[5][7]    ; 1                 ; 0       ;
;      - data_mulfifos[0][8]    ; 1                 ; 0       ;
;      - data_mulfifos[1][8]    ; 1                 ; 0       ;
;      - data_mulfifos[2][8]    ; 1                 ; 0       ;
;      - data_mulfifos[3][8]    ; 1                 ; 0       ;
;      - data_mulfifos[6][8]    ; 1                 ; 0       ;
;      - data_mulfifos[4][8]    ; 1                 ; 0       ;
;      - data_mulfifos[5][8]    ; 1                 ; 0       ;
;      - data_mulfifos[0][9]    ; 1                 ; 0       ;
;      - data_mulfifos[1][9]    ; 1                 ; 0       ;
;      - data_mulfifos[2][9]    ; 1                 ; 0       ;
;      - data_mulfifos[3][9]    ; 1                 ; 0       ;
;      - data_mulfifos[6][9]    ; 1                 ; 0       ;
;      - data_mulfifos[4][9]    ; 1                 ; 0       ;
;      - data_mulfifos[5][9]    ; 1                 ; 0       ;
;      - data_mulfifos[0][10]   ; 1                 ; 0       ;
;      - data_mulfifos[1][10]   ; 1                 ; 0       ;
;      - data_mulfifos[2][10]   ; 1                 ; 0       ;
;      - data_mulfifos[3][10]   ; 1                 ; 0       ;
;      - data_mulfifos[6][10]   ; 1                 ; 0       ;
;      - data_mulfifos[4][10]   ; 1                 ; 0       ;
;      - data_mulfifos[5][10]   ; 1                 ; 0       ;
;      - data_mulfifos[0][11]   ; 1                 ; 0       ;
;      - data_mulfifos[1][11]   ; 1                 ; 0       ;
;      - data_mulfifos[2][11]   ; 1                 ; 0       ;
;      - data_mulfifos[3][11]   ; 1                 ; 0       ;
;      - data_mulfifos[6][11]   ; 1                 ; 0       ;
;      - data_mulfifos[4][11]   ; 1                 ; 0       ;
;      - data_mulfifos[5][11]   ; 1                 ; 0       ;
;      - data_mulfifos[0][12]   ; 1                 ; 0       ;
;      - data_mulfifos[1][12]   ; 1                 ; 0       ;
;      - data_mulfifos[2][12]   ; 1                 ; 0       ;
;      - data_mulfifos[3][12]   ; 1                 ; 0       ;
;      - data_mulfifos[6][12]   ; 1                 ; 0       ;
;      - data_mulfifos[4][12]   ; 1                 ; 0       ;
;      - data_mulfifos[5][12]   ; 1                 ; 0       ;
;      - data_mulfifos[0][13]   ; 1                 ; 0       ;
;      - data_mulfifos[1][13]   ; 1                 ; 0       ;
;      - data_mulfifos[2][13]   ; 1                 ; 0       ;
;      - data_mulfifos[3][13]   ; 1                 ; 0       ;
;      - data_mulfifos[6][13]   ; 1                 ; 0       ;
;      - data_mulfifos[4][13]   ; 1                 ; 0       ;
;      - data_mulfifos[5][13]   ; 1                 ; 0       ;
;      - data_mulfifos[0][14]   ; 1                 ; 0       ;
;      - data_mulfifos[1][14]   ; 1                 ; 0       ;
;      - data_mulfifos[2][14]   ; 1                 ; 0       ;
;      - data_mulfifos[3][14]   ; 1                 ; 0       ;
;      - data_mulfifos[6][14]   ; 1                 ; 0       ;
;      - data_mulfifos[4][14]   ; 1                 ; 0       ;
;      - data_mulfifos[5][14]   ; 1                 ; 0       ;
;      - data_mulfifos[0][15]   ; 1                 ; 0       ;
;      - data_mulfifos[1][15]   ; 1                 ; 0       ;
;      - data_mulfifos[2][15]   ; 1                 ; 0       ;
;      - data_mulfifos[3][15]   ; 1                 ; 0       ;
;      - data_mulfifos[6][15]   ; 1                 ; 0       ;
;      - data_mulfifos[4][15]   ; 1                 ; 0       ;
;      - data_mulfifos[5][15]   ; 1                 ; 0       ;
;      - data_mulfifos[0][16]   ; 1                 ; 0       ;
;      - data_mulfifos[1][16]   ; 1                 ; 0       ;
;      - data_mulfifos[2][16]   ; 1                 ; 0       ;
;      - data_mulfifos[3][16]   ; 1                 ; 0       ;
;      - data_mulfifos[6][16]   ; 1                 ; 0       ;
;      - data_mulfifos[4][16]   ; 1                 ; 0       ;
;      - data_mulfifos[5][16]   ; 1                 ; 0       ;
;      - data_mulfifos[0][17]   ; 1                 ; 0       ;
;      - data_mulfifos[1][17]   ; 1                 ; 0       ;
;      - data_mulfifos[2][17]   ; 1                 ; 0       ;
;      - data_mulfifos[3][17]   ; 1                 ; 0       ;
;      - data_mulfifos[6][17]   ; 1                 ; 0       ;
;      - data_mulfifos[4][17]   ; 1                 ; 0       ;
;      - data_mulfifos[5][17]   ; 1                 ; 0       ;
;      - data_mulfifos[0][18]   ; 1                 ; 0       ;
;      - data_mulfifos[1][18]   ; 1                 ; 0       ;
;      - data_mulfifos[2][18]   ; 1                 ; 0       ;
;      - data_mulfifos[3][18]   ; 1                 ; 0       ;
;      - data_mulfifos[6][18]   ; 1                 ; 0       ;
;      - data_mulfifos[4][18]   ; 1                 ; 0       ;
;      - data_mulfifos[5][18]   ; 1                 ; 0       ;
;      - data_mulfifos[0][19]   ; 1                 ; 0       ;
;      - data_mulfifos[1][19]   ; 1                 ; 0       ;
;      - data_mulfifos[2][19]   ; 1                 ; 0       ;
;      - data_mulfifos[3][19]   ; 1                 ; 0       ;
;      - data_mulfifos[6][19]   ; 1                 ; 0       ;
;      - data_mulfifos[4][19]   ; 1                 ; 0       ;
;      - data_mulfifos[5][19]   ; 1                 ; 0       ;
;      - data_mulfifos[0][20]   ; 1                 ; 0       ;
;      - data_mulfifos[1][20]   ; 1                 ; 0       ;
;      - data_mulfifos[2][20]   ; 1                 ; 0       ;
;      - data_mulfifos[3][20]   ; 1                 ; 0       ;
;      - data_mulfifos[6][20]   ; 1                 ; 0       ;
;      - data_mulfifos[4][20]   ; 1                 ; 0       ;
;      - data_mulfifos[5][20]   ; 1                 ; 0       ;
;      - data_mulfifos[0][21]   ; 1                 ; 0       ;
;      - data_mulfifos[1][21]   ; 1                 ; 0       ;
;      - data_mulfifos[2][21]   ; 1                 ; 0       ;
;      - data_mulfifos[3][21]   ; 1                 ; 0       ;
;      - data_mulfifos[6][21]   ; 1                 ; 0       ;
;      - data_mulfifos[4][21]   ; 1                 ; 0       ;
;      - data_mulfifos[5][21]   ; 1                 ; 0       ;
;      - data_mulfifos[0][22]   ; 1                 ; 0       ;
;      - data_mulfifos[1][22]   ; 1                 ; 0       ;
;      - data_mulfifos[2][22]   ; 1                 ; 0       ;
;      - data_mulfifos[3][22]   ; 1                 ; 0       ;
;      - data_mulfifos[6][22]   ; 1                 ; 0       ;
;      - data_mulfifos[4][22]   ; 1                 ; 0       ;
;      - data_mulfifos[5][22]   ; 1                 ; 0       ;
;      - data_mulfifos[0][23]   ; 1                 ; 0       ;
;      - data_mulfifos[1][23]   ; 1                 ; 0       ;
;      - data_mulfifos[2][23]   ; 1                 ; 0       ;
;      - data_mulfifos[3][23]   ; 1                 ; 0       ;
;      - data_mulfifos[6][23]   ; 1                 ; 0       ;
;      - data_mulfifos[4][23]   ; 1                 ; 0       ;
;      - data_mulfifos[5][23]   ; 1                 ; 0       ;
;      - data_mulfifos[0][24]   ; 1                 ; 0       ;
;      - data_mulfifos[1][24]   ; 1                 ; 0       ;
;      - data_mulfifos[2][24]   ; 1                 ; 0       ;
;      - data_mulfifos[3][24]   ; 1                 ; 0       ;
;      - data_mulfifos[6][24]   ; 1                 ; 0       ;
;      - data_mulfifos[4][24]   ; 1                 ; 0       ;
;      - data_mulfifos[5][24]   ; 1                 ; 0       ;
;      - data_mulfifos[0][25]   ; 1                 ; 0       ;
;      - data_mulfifos[1][25]   ; 1                 ; 0       ;
;      - data_mulfifos[2][25]   ; 1                 ; 0       ;
;      - data_mulfifos[3][25]   ; 1                 ; 0       ;
;      - data_mulfifos[6][25]   ; 1                 ; 0       ;
;      - data_mulfifos[4][25]   ; 1                 ; 0       ;
;      - data_mulfifos[5][25]   ; 1                 ; 0       ;
;      - data_mulfifos[0][26]   ; 1                 ; 0       ;
;      - data_mulfifos[1][26]   ; 1                 ; 0       ;
;      - data_mulfifos[2][26]   ; 1                 ; 0       ;
;      - data_mulfifos[3][26]   ; 1                 ; 0       ;
;      - data_mulfifos[6][26]   ; 1                 ; 0       ;
;      - data_mulfifos[4][26]   ; 1                 ; 0       ;
;      - data_mulfifos[5][26]   ; 1                 ; 0       ;
;      - data_mulfifos[0][27]   ; 1                 ; 0       ;
;      - data_mulfifos[1][27]   ; 1                 ; 0       ;
;      - data_mulfifos[2][27]   ; 1                 ; 0       ;
;      - data_mulfifos[3][27]   ; 1                 ; 0       ;
;      - data_mulfifos[6][27]   ; 1                 ; 0       ;
;      - data_mulfifos[4][27]   ; 1                 ; 0       ;
;      - data_mulfifos[5][27]   ; 1                 ; 0       ;
;      - data_mulfifos[0][28]   ; 1                 ; 0       ;
;      - data_mulfifos[1][28]   ; 1                 ; 0       ;
;      - data_mulfifos[2][28]   ; 1                 ; 0       ;
;      - data_mulfifos[3][28]   ; 1                 ; 0       ;
;      - data_mulfifos[6][28]   ; 1                 ; 0       ;
;      - data_mulfifos[4][28]   ; 1                 ; 0       ;
;      - data_mulfifos[5][28]   ; 1                 ; 0       ;
;      - data_mulfifos[0][29]   ; 1                 ; 0       ;
;      - data_mulfifos[1][29]   ; 1                 ; 0       ;
;      - data_mulfifos[2][29]   ; 1                 ; 0       ;
;      - data_mulfifos[3][29]   ; 1                 ; 0       ;
;      - data_mulfifos[6][29]   ; 1                 ; 0       ;
;      - data_mulfifos[4][29]   ; 1                 ; 0       ;
;      - data_mulfifos[5][29]   ; 1                 ; 0       ;
;      - data_mulfifos[0][30]   ; 1                 ; 0       ;
;      - data_mulfifos[1][30]   ; 1                 ; 0       ;
;      - data_mulfifos[2][30]   ; 1                 ; 0       ;
;      - data_mulfifos[3][30]   ; 1                 ; 0       ;
;      - data_mulfifos[6][30]   ; 1                 ; 0       ;
;      - data_mulfifos[4][30]   ; 1                 ; 0       ;
;      - data_mulfifos[5][30]   ; 1                 ; 0       ;
;      - data_mulfifos[0][31]   ; 1                 ; 0       ;
;      - data_mulfifos[1][31]   ; 1                 ; 0       ;
;      - data_mulfifos[2][31]   ; 1                 ; 0       ;
;      - data_mulfifos[3][31]   ; 1                 ; 0       ;
;      - data_mulfifos[6][31]   ; 1                 ; 0       ;
;      - data_mulfifos[4][31]   ; 1                 ; 0       ;
;      - data_mulfifos[5][31]   ; 1                 ; 0       ;
;      - pkt32bseg_o[0]~2       ; 1                 ; 0       ;
;      - q_pseudoin[0]          ; 1                 ; 0       ;
;      - q_pseudoin[32]         ; 1                 ; 0       ;
;      - q_pseudoin[1]          ; 1                 ; 0       ;
;      - q_pseudoin[33]         ; 1                 ; 0       ;
;      - q_pseudoin[2]          ; 1                 ; 0       ;
;      - q_pseudoin[34]         ; 1                 ; 0       ;
;      - q_pseudoin[3]          ; 1                 ; 0       ;
;      - q_pseudoin[35]         ; 1                 ; 0       ;
;      - q_pseudoin[4]          ; 1                 ; 0       ;
;      - q_pseudoin[36]         ; 1                 ; 0       ;
;      - q_pseudoin[5]          ; 1                 ; 0       ;
;      - q_pseudoin[37]         ; 1                 ; 0       ;
;      - q_pseudoin[6]          ; 1                 ; 0       ;
;      - q_pseudoin[38]         ; 1                 ; 0       ;
;      - q_pseudoin[7]          ; 1                 ; 0       ;
;      - q_pseudoin[39]         ; 1                 ; 0       ;
;      - q_pseudoin[8]          ; 1                 ; 0       ;
;      - q_pseudoin[40]         ; 1                 ; 0       ;
;      - q_pseudoin[9]          ; 1                 ; 0       ;
;      - q_pseudoin[41]         ; 1                 ; 0       ;
;      - q_pseudoin[10]         ; 1                 ; 0       ;
;      - q_pseudoin[42]         ; 1                 ; 0       ;
;      - q_pseudoin[11]         ; 1                 ; 0       ;
;      - q_pseudoin[43]         ; 1                 ; 0       ;
;      - q_pseudoin[12]         ; 1                 ; 0       ;
;      - q_pseudoin[44]         ; 1                 ; 0       ;
;      - q_pseudoin[13]         ; 1                 ; 0       ;
;      - q_pseudoin[45]         ; 1                 ; 0       ;
;      - q_pseudoin[14]         ; 1                 ; 0       ;
;      - q_pseudoin[46]         ; 1                 ; 0       ;
;      - q_pseudoin[15]         ; 1                 ; 0       ;
;      - q_pseudoin[47]         ; 1                 ; 0       ;
;      - q_pseudoin[16]         ; 1                 ; 0       ;
;      - q_pseudoin[48]         ; 1                 ; 0       ;
;      - q_pseudoin[17]         ; 1                 ; 0       ;
;      - q_pseudoin[49]         ; 1                 ; 0       ;
;      - q_pseudoin[18]         ; 1                 ; 0       ;
;      - q_pseudoin[50]         ; 1                 ; 0       ;
;      - q_pseudoin[19]         ; 1                 ; 0       ;
;      - q_pseudoin[51]         ; 1                 ; 0       ;
;      - q_pseudoin[20]         ; 1                 ; 0       ;
;      - q_pseudoin[52]         ; 1                 ; 0       ;
;      - q_pseudoin[21]         ; 1                 ; 0       ;
;      - q_pseudoin[53]         ; 1                 ; 0       ;
;      - q_pseudoin[22]         ; 1                 ; 0       ;
;      - q_pseudoin[54]         ; 1                 ; 0       ;
;      - q_pseudoin[23]         ; 1                 ; 0       ;
;      - q_pseudoin[55]         ; 1                 ; 0       ;
;      - q_pseudoin[24]         ; 1                 ; 0       ;
;      - q_pseudoin[25]         ; 1                 ; 0       ;
;      - q_pseudoin[26]         ; 1                 ; 0       ;
;      - q_pseudoin[27]         ; 1                 ; 0       ;
;      - q_pseudoin[28]         ; 1                 ; 0       ;
;      - q_pseudoin[29]         ; 1                 ; 0       ;
;      - q_pseudoin[30]         ; 1                 ; 0       ;
;      - q_pseudoin[31]         ; 1                 ; 0       ;
;      - mulready               ; 1                 ; 0       ;
;      - outVectorCount[0]~0    ; 1                 ; 0       ;
;      - outPacketCount[6]~0    ; 1                 ; 0       ;
;      - en_output~0            ; 1                 ; 0       ;
;      - rowCount[4]~0          ; 1                 ; 0       ;
;      - rowCount[31]~1         ; 1                 ; 0       ;
;      - rowCount[0]~2          ; 1                 ; 0       ;
;      - sumCount[9]~0          ; 1                 ; 0       ;
;      - packetCount[3]~0       ; 1                 ; 0       ;
;      - data_datain[0]         ; 1                 ; 0       ;
;      - data_datain[1]         ; 1                 ; 0       ;
;      - data_datain[2]         ; 1                 ; 0       ;
;      - data_datain[3]         ; 1                 ; 0       ;
;      - data_datain[4]         ; 1                 ; 0       ;
;      - data_datain[5]         ; 1                 ; 0       ;
;      - data_datain[6]         ; 1                 ; 0       ;
;      - data_datain[7]         ; 1                 ; 0       ;
;      - data_datain[8]         ; 1                 ; 0       ;
;      - data_datain[9]         ; 1                 ; 0       ;
;      - data_datain[10]        ; 1                 ; 0       ;
;      - data_datain[11]        ; 1                 ; 0       ;
;      - data_datain[12]        ; 1                 ; 0       ;
;      - data_datain[13]        ; 1                 ; 0       ;
;      - data_datain[14]        ; 1                 ; 0       ;
;      - data_datain[15]        ; 1                 ; 0       ;
;      - data_datain[16]        ; 1                 ; 0       ;
;      - data_datain[17]        ; 1                 ; 0       ;
;      - data_datain[18]        ; 1                 ; 0       ;
;      - data_datain[19]        ; 1                 ; 0       ;
;      - data_datain[20]        ; 1                 ; 0       ;
;      - data_datain[21]        ; 1                 ; 0       ;
;      - data_datain[22]        ; 1                 ; 0       ;
;      - data_datain[23]        ; 1                 ; 0       ;
;      - data_datain[24]        ; 1                 ; 0       ;
;      - data_datain[25]        ; 1                 ; 0       ;
;      - data_datain[26]        ; 1                 ; 0       ;
;      - data_datain[27]        ; 1                 ; 0       ;
;      - data_datain[28]        ; 1                 ; 0       ;
;      - data_datain[29]        ; 1                 ; 0       ;
;      - data_datain[30]        ; 1                 ; 0       ;
;      - data_datain[31]        ; 1                 ; 0       ;
; pkt32bseg_i[0]                ;                   ;         ;
;      - data_datain[0]~feeder  ; 1                 ; 0       ;
; pkt32bseg_i[1]                ;                   ;         ;
;      - data_datain[1]~feeder  ; 1                 ; 0       ;
; pkt32bseg_i[2]                ;                   ;         ;
;      - data_datain[2]~feeder  ; 1                 ; 0       ;
; pkt32bseg_i[3]                ;                   ;         ;
;      - data_datain[3]~feeder  ; 0                 ; 0       ;
; pkt32bseg_i[4]                ;                   ;         ;
;      - data_datain[4]~feeder  ; 1                 ; 0       ;
; pkt32bseg_i[5]                ;                   ;         ;
;      - data_datain[5]~feeder  ; 1                 ; 0       ;
; pkt32bseg_i[6]                ;                   ;         ;
;      - data_datain[6]~feeder  ; 1                 ; 0       ;
; pkt32bseg_i[7]                ;                   ;         ;
;      - data_datain[7]         ; 1                 ; 0       ;
; pkt32bseg_i[8]                ;                   ;         ;
;      - data_datain[8]         ; 1                 ; 0       ;
; pkt32bseg_i[9]                ;                   ;         ;
;      - data_datain[9]~feeder  ; 1                 ; 0       ;
; pkt32bseg_i[10]               ;                   ;         ;
;      - data_datain[10]        ; 0                 ; 0       ;
; pkt32bseg_i[11]               ;                   ;         ;
;      - data_datain[11]        ; 1                 ; 0       ;
; pkt32bseg_i[12]               ;                   ;         ;
;      - data_datain[12]~feeder ; 1                 ; 0       ;
; pkt32bseg_i[13]               ;                   ;         ;
;      - data_datain[13]        ; 1                 ; 0       ;
; pkt32bseg_i[14]               ;                   ;         ;
;      - data_datain[14]        ; 0                 ; 0       ;
; pkt32bseg_i[15]               ;                   ;         ;
;      - data_datain[15]        ; 1                 ; 0       ;
; pkt32bseg_i[16]               ;                   ;         ;
;      - data_datain[16]~feeder ; 1                 ; 0       ;
; pkt32bseg_i[17]               ;                   ;         ;
;      - data_datain[17]~feeder ; 0                 ; 0       ;
; pkt32bseg_i[18]               ;                   ;         ;
;      - data_datain[18]~feeder ; 1                 ; 0       ;
; pkt32bseg_i[19]               ;                   ;         ;
;      - data_datain[19]~feeder ; 1                 ; 0       ;
; pkt32bseg_i[20]               ;                   ;         ;
;      - data_datain[20]~feeder ; 1                 ; 0       ;
; pkt32bseg_i[21]               ;                   ;         ;
;      - data_datain[21]~feeder ; 1                 ; 0       ;
; pkt32bseg_i[22]               ;                   ;         ;
;      - data_datain[22]        ; 0                 ; 0       ;
; pkt32bseg_i[23]               ;                   ;         ;
;      - data_datain[23]        ; 1                 ; 0       ;
; pkt32bseg_i[24]               ;                   ;         ;
;      - data_datain[24]~feeder ; 0                 ; 0       ;
; pkt32bseg_i[25]               ;                   ;         ;
;      - data_datain[25]~feeder ; 1                 ; 0       ;
; pkt32bseg_i[26]               ;                   ;         ;
;      - data_datain[26]~feeder ; 0                 ; 0       ;
; pkt32bseg_i[27]               ;                   ;         ;
;      - data_datain[27]~feeder ; 1                 ; 0       ;
; pkt32bseg_i[28]               ;                   ;         ;
;      - data_datain[28]~feeder ; 1                 ; 0       ;
; pkt32bseg_i[29]               ;                   ;         ;
;      - data_datain[29]~feeder ; 1                 ; 0       ;
; pkt32bseg_i[30]               ;                   ;         ;
;      - data_datain[30]~feeder ; 1                 ; 0       ;
; pkt32bseg_i[31]               ;                   ;         ;
;      - data_datain[31]        ; 1                 ; 0       ;
+-------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                   ; Location              ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Decoder3~0                                                                                                             ; LABCELL_X84_Y63_N3    ; 239     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~1                                                                                                             ; LABCELL_X81_Y66_N48   ; 237     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~10                                                                                                            ; LABCELL_X102_Y65_N6   ; 236     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~11                                                                                                            ; LABCELL_X102_Y65_N45  ; 224     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~12                                                                                                            ; LABCELL_X102_Y65_N51  ; 225     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~13                                                                                                            ; MLABCELL_X78_Y66_N36  ; 225     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~14                                                                                                            ; LABCELL_X102_Y65_N27  ; 225     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~15                                                                                                            ; MLABCELL_X101_Y65_N33 ; 227     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~2                                                                                                             ; LABCELL_X102_Y65_N3   ; 242     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~3                                                                                                             ; LABCELL_X102_Y65_N36  ; 225     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~4                                                                                                             ; LABCELL_X102_Y65_N12  ; 240     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~5                                                                                                             ; LABCELL_X81_Y66_N57   ; 237     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~6                                                                                                             ; LABCELL_X102_Y65_N21  ; 235     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~7                                                                                                             ; LABCELL_X102_Y65_N54  ; 228     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~8                                                                                                             ; LABCELL_X102_Y65_N30  ; 240     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~9                                                                                                             ; LABCELL_X86_Y66_N39   ; 241     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Equal0~2                                                                                                               ; LABCELL_X76_Y65_N51   ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Equal1~7                                                                                                               ; LABCELL_X76_Y65_N48   ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Equal5~7                                                                                                               ; LABCELL_X77_Y74_N48   ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Equal7~0                                                                                                               ; LABCELL_X76_Y65_N0    ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Equal8~6                                                                                                               ; LABCELL_X90_Y58_N39   ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                    ; PIN_T13               ; 5729    ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; coeffs_out[2]~0                                                                                                        ; LABCELL_X91_Y58_N36   ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_rdreq~0 ; MLABCELL_X88_Y65_N0   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_wrreq~0 ; MLABCELL_X88_Y64_N36  ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_rdreq~0 ; LABCELL_X84_Y63_N6    ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_wrreq~0 ; LABCELL_X83_Y59_N36   ; 22      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_rdreq~0 ; MLABCELL_X68_Y65_N36  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_wrreq~0 ; LABCELL_X71_Y65_N6    ; 23      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_rdreq~0 ; MLABCELL_X88_Y60_N12  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_wrreq~0 ; LABCELL_X89_Y60_N6    ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_rdreq~0 ; LABCELL_X104_Y61_N30  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_wrreq~0 ; LABCELL_X105_Y60_N54  ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_rdreq~0 ; LABCELL_X96_Y65_N51   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_wrreq~0 ; MLABCELL_X92_Y65_N12  ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_rdreq~0 ; LABCELL_X104_Y64_N45  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_wrreq~0 ; LABCELL_X106_Y63_N48  ; 24      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_rdreq~1                        ; MLABCELL_X101_Y57_N36 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|valid_wrreq~0                        ; MLABCELL_X101_Y57_N30 ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; gfmul:\generate_muls:0:gfmul_1|Equal0~6                                                                                ; LABCELL_X80_Y63_N54   ; 352     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mulsrst                                                                                                                ; FF_X97_Y59_N5         ; 805     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; multiply~0                                                                                                             ; LABCELL_X90_Y57_N42   ; 32      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; outPacketCount[6]~0                                                                                                    ; LABCELL_X76_Y65_N42   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; outVectorCount[0]~0                                                                                                    ; LABCELL_X90_Y57_N51   ; 93      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; packetCount[3]~0                                                                                                       ; LABCELL_X91_Y58_N3    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pkt32bseg_o[0]~3                                                                                                       ; LABCELL_X81_Y61_N54   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rowCount[31]~1                                                                                                         ; LABCELL_X76_Y65_N39   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                                    ; PIN_T21               ; 420     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                                    ; PIN_T21               ; 3804    ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sumCount[9]~0                                                                                                          ; LABCELL_X76_Y65_N27   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_T13  ; 5729    ; Global Clock         ; GCLK6            ; --                        ;
; rst  ; PIN_T21  ; 3804    ; Global Clock         ; GCLK11           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; mulsrst     ; 805               ;
; sumCount[3] ; 578               ;
; sumCount[2] ; 578               ;
; sumCount[1] ; 578               ;
; sumCount[0] ; 578               ;
+-------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; fifo32x1024:\generate_mulfifos:0:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None ; M10K_X87_Y64_N0, M10K_X87_Y66_N0, M10K_X87_Y67_N0, M10K_X87_Y65_N0     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; fifo32x1024:\generate_mulfifos:1:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None ; M10K_X87_Y62_N0, M10K_X87_Y61_N0, M10K_X87_Y60_N0, M10K_X87_Y59_N0     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; fifo32x1024:\generate_mulfifos:2:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None ; M10K_X72_Y64_N0, M10K_X72_Y65_N0, M10K_X72_Y62_N0, M10K_X72_Y63_N0     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; fifo32x1024:\generate_mulfifos:3:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None ; M10K_X94_Y61_N0, M10K_X87_Y63_N0, M10K_X94_Y63_N0, M10K_X94_Y62_N0     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; fifo32x1024:\generate_mulfifos:4:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None ; M10K_X103_Y60_N0, M10K_X103_Y63_N0, M10K_X103_Y62_N0, M10K_X103_Y61_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; fifo32x1024:\generate_mulfifos:5:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None ; M10K_X94_Y64_N0, M10K_X94_Y66_N0, M10K_X94_Y65_N0, M10K_X94_Y67_N0     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; fifo32x1024:\generate_mulfifos:6:fifo32x1024_mulfifos|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None ; M10K_X103_Y65_N0, M10K_X103_Y67_N0, M10K_X103_Y64_N0, M10K_X103_Y66_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; fifo32x1024:fifo32x1024_datain|dcfifo:dcfifo_component|dcfifo_aol1:auto_generated|altsyncram_0la1:fifo_ram|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None ; M10K_X94_Y57_N0, M10K_X103_Y57_N0, M10K_X103_Y58_N0, M10K_X94_Y58_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 13,393 / 721,028 ( 2 % )  ;
; C12 interconnects            ; 112 / 30,780 ( < 1 % )    ;
; C2 interconnects             ; 3,243 / 303,248 ( 1 % )   ;
; C4 interconnects             ; 1,864 / 140,620 ( 1 % )   ;
; DQS bus muxes                ; 0 / 35 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 35 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 35 ( 0 % )            ;
; Direct links                 ; 1,683 / 721,028 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 96 ( 0 % )            ;
; Local interconnects          ; 3,099 / 227,120 ( 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 145 / 30,168 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 212 / 53,952 ( < 1 % )    ;
; R3 interconnects             ; 4,569 / 331,920 ( 1 % )   ;
; R6 interconnects             ; 7,324 / 622,512 ( 1 % )   ;
; Spine clocks                 ; 8 / 480 ( 2 % )           ;
; Wire stub REs                ; 0 / 40,996 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 98        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 64           ; 0            ; 98        ; 98        ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 98           ; 98           ; 98           ; 98           ; 98           ; 0         ; 98           ; 98           ; 98           ; 98           ; 98           ; 98           ; 34           ; 98           ; 98           ; 98           ; 98           ; 98           ; 34           ; 98           ; 98           ; 98           ; 98           ; 34           ; 98           ; 0         ; 0         ; 98           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; pkt32bseg_o[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[24]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[25]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[26]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[27]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[28]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[29]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[30]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_o[31]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; coeffs_out[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[24]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[25]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[26]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[27]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[28]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[29]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[30]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pkt32bseg_i[31]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CGXFC9D6F27C7 for design "net_encoder"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 98 pins of 98 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 5900 fanout uses global clock CLKCTRL_G6
    Info (11162): rst~inputCLKENA0 with 3656 fanout uses global clock CLKCTRL_G14
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16469): Source REFCLK I/O cannot be routed using dedicated clock routing for global clock driver rst~inputCLKENA0, placed at CLKCTRL_G14
        Info (179012): Refclk input I/O pad rst is placed onto PIN_T21
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_aol1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_c09:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_b09:dffpipe12|dffe13a* 
    Info (332165): Entity dcfifo_sil1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_vu8:dffpipe13|dffe14a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_uu8:dffpipe10|dffe11a* 
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *ws_dgrp|dffpipe_vu8:dffpipe13|dffe14a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: /home/daniel/Software/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is not an object ID File: /home/daniel/Software/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: /home/daniel/Software/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *rs_dgwp|dffpipe_uu8:dffpipe10|dffe11a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: /home/daniel/Software/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is not an object ID File: /home/daniel/Software/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: /home/daniel/Software/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Info (332104): Reading SDC File: 'net_encoder.sdc'
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register coeffs_out[0]~reg0 is being clocked by clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332061): Virtual clock clk is never referenced in any input or output delay assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:26
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:28
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X85_Y58 to location X96_Y68
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (11888): Total time spent on timing analysis during the Fitter is 2.24 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:35
Info (144001): Generated suppressed messages file /home/daniel/Dropbox/Academics/MEng/Working/OvS-DPDK-Coding-Switch/fpga/net_encoder/output_files/net_encoder.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 2734 megabytes
    Info: Processing ended: Tue Jun 18 20:57:37 2019
    Info: Elapsed time: 00:03:17
    Info: Total CPU time (on all processors): 00:06:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/daniel/Dropbox/Academics/MEng/Working/OvS-DPDK-Coding-Switch/fpga/net_encoder/output_files/net_encoder.fit.smsg.


