|DivisorFrecuenciaPorMitad
CLK_ENTRADA => FlipFlopJK:FF0.CLK
RST => FlipFlopJK:FF0.RST
CLK_SALIDA << FlipFlopJK:FF0.Q


|DivisorFrecuenciaPorMitad|FlipFlopJK:FF0
CLK => C.CLK
RST => C.ACLR
J => P1.IN0
J => P1.IN0
J => P1.IN0
K => P1.IN1
K => P1.IN1
K => P1.IN1
Q <= C.DB_MAX_OUTPUT_PORT_TYPE
NOT_Q <= C.DB_MAX_OUTPUT_PORT_TYPE


