### 单选题

以下关于总线的叙述中，不正确的是( )。

A.并行总线适合近距离高速数据传输

B.串行总线适合长距离数据传输

C.单总线结构在一个总线上适应不同种类的设备，设计简单且性能很高

D.专用总线在设计上可以与连接设备实现最佳匹配

### 单选题

总线宽度为 32bit ，时钟频率为 200MHz ，若总线上每 5 个时钟周期传送一个 32bit 的字，则该总线的带宽为( )MB/s 。

A. 40 B. 80 C. 160 D. 200

## 总线系统

### 单选题

( )不属于系统总线。

A. ISA B. EISA C. SCSI D. PCI

### 单选题

总线复用方式可以( )。

A.提高总线的传输带宽 
B.增加总线的功能 
C.减少总线中信号线的数量 
D. 提高 CPU 利用率

### 单选题

在计算机系统中釆用总线结构，便于实现系统的积木化构造，同时可以(
).

A.提高数据传输速度 
B.提高数据传输量 
C.减少信息传输线的数量 
D.减少指令系统的复杂性

### 单选题

若内存容量为 4GB ，字长为 32,则( )。

A.地址总线和数据总线的宽度都为 32 

B.地址总线的宽度为 30,数据总线的宽度为 32

C.地址总线的宽度为 30,数据总线的宽度为 8 

D.地址总线的宽度为 32,数据总线的宽
度为 8

## 可靠性分析

### 单选题

某系统由 3 个部件构成，每个部件的千小时可靠度都为 R ，该系统的千小时可靠度为(1-(1-R)²)R ，则该系统的构成方式是( )。

A. 3 个部件串联 

B. 3 个部件并联

C.前两个部件并联后与第三个部件串联 

D.第一个部件与后两个部件并联构成的子系统串联

### 单选题

某计算机系统由下图所示的部件构成，假定每个部件的千小时可靠度都为 R ，则该系统的千小时可靠度为( ).

<img src="图1.jpg" alt="图1" style="zoom: 25%;" />

A. R + 2R/4 
B. R + R²/4
C. R(1-(1-R)²) 
D. R(1-(1-R)²)²

## 输入输出系统

### 单选题


DMA 控制方式是在( )之间直接建立数据通路进行数据的交换处理。

A. CPU 与主存 
B. CPU 与外设 
C.主存与外设 
D.外设与外设

### 单选题

在微机系统中， BIOS(基本输入输出系统)保存在( )中。

A.主板上的 ROM B. CPU 的寄存器 C.主板上的 RAM D.虚拟存储器

### 单选题

(第 1 空)计算机运行过程中，遇到突发率件，要求 CPU 暂时停止正在运
行的程序，转去为突发事件服务，服务完毕，再自动返回原程序继续执行，这个过程称为(
)，其处理过程中保存现场的目的是( )。

A.阻塞 B.中断 C.动态绑定 D.静态绑定

### 单选题

(第 2 空)计算机运行过程中，遇到突发率件，要求 CPU 暂时停止正在运
行的程序，转去为突发事件服务，服务完毕，再自动返回原程序继续执行，这个过程称为(
)，其处理过程中保存现场的目的是( )。

A.防止丢失数据 

B.防止对其他部件造成影响 

C.返回去维续执行原程序 

D. 为中断处理程序提供数据

### 单选题

CPU 是在( )结束时响应 DMA 请求的。

A.一条指令执行 B.一段程序 C.一个时钟周期 D.一个总线周期

### 单选题

中断向量可提供( )。

A. I/O 设备的端口地址 B.所传送数据的起始地址 C.中断服务程序的入口地址 

D.主程序的断点地址

### 单选题

在程序执行过程中， Cache 与主存的地址映射是由( )完成的。

A.操作系统 B.程序员调度 C.硬件自动 D.用户软件

### 单选题

计算机系统的主存主要是由( )构成的。

A. DRAM B. SRAM C. Cache D. EEPROM

### 单选题

主存与 Cache 的地址映射方式中，( )方式可以实现主存任意一块装入

Cache 中任意位置，只有装满才需要替换。

A.全相联 B.直接映射 C.组相联 D.串并联

### 单选题

虚拟存储体系由( )两级存储器构成。

A.主存-辅存 B.寄存器-Cache C.寄存器-主存 D. Cache-主存

### 单选题

内存按字节编址从 B3000H 到 DABFFH 的区域其存储容量为( )。

A. 123KB B. 159KB C. 163KB D. 194KB

### 单选题

Cache 的地址映像方式中，发生块冲突次数最小的是( )。

A.全相联映像 B.组相联映像 C.直接映像 D.无法确定

### 单选题

内存按字节编址从 A5000H 到 DCFFFH 的区域其存储容量为( )。

A. 123KB B. 180KB C. 223KB D. 224KB

### 单选题

(第 1 空)地址编号从 80000H 到 BFFFFH 且按字节编址的内存容量为( )KB,若用 16K*4bit 的存储器芯片构成该内存，共需( )片。

A. 128 B. 256 C. 512 D. 1024

(第 2 空)地址编号从 80000H 到 BFFFFH 且按字节编址的内存容量为( )KB,若用 16K*4bit 的存储器芯片构成该内存，共需( )片。

A. 8 B. 16 C. 32 D. 64

### 单选题

( )不属于按寻址方式划分的一类存储器。

A.随机存储器 B.顺序存储器 C.相联存储器 D.直接存储器

### 单选题

相联存储器按( )访问。

A.地址 B.先入后出的方式 C.内容 D.先入先出的方式

### 单选题

设用 2KX4 位的存储器芯片组成 16KX8 位的存储器(地址单元为 0000H~3FFFH ，每个芯片的地址空间连续)，则地址单元 0B1FH 所在芯片的最小地址编号为( )。

A. 0000H B. 0800H C. 2000H D. 2800

### 单选题

以下关于 Cache 的叙述中，正确的是( )。

A.在容量确定的情况下，替换算法的时间复杂度是影响 Cache 命中率的关键因素

B. Cache 的设计思想是在合理成本下提高命中率

C. Cache 的设计目标是容量尽可能与主存容量相等

D. CPU 中的 Cache 容量应大于 CPU 之外的 Cache 容量

### 单选题

以下关于 RISC(精简指令系统计算机)技术的叙述中，错误的是( )。

A.指令长度固定、指令种类尽量少 B.指令功能强大、寻址方式复杂多样

C.增加寄存器数目以减少访存次数 D.用硬布线电路实现指令解码，快速完成指令译

### 单选题

CPU 在执行指令的过程中，会自动修改( )的内容，以使其保存的总是将要执行的下一条指令的地址。

A.指令寄存器 B.程序计数器 C.地址寄存器 D.指令译码器

### 单选题

下列关于流水线方式执行指令的叙述中，不正确的是( )。

A.流水线方式可提高单条指令的执行速度 B.流水线方式下可同时执行多条指令

C.流水线方式提高了各部件的利用率 D.流水线方式提高了系统的吞吐率

### 单选题

在机器指令的地址字段中，直接指出操作数本身的寻址方式称为( )。

A.隐含寻址 B.寄存器寻址 C.立即寻址 D.直接寻址

### 单选题

以下关于指令流水线性能度量的叙述中，错误的是( )。

A.最大吞吐率取决于流水线中最慢一段所需的时间

B.如果流水线出现断流，加速比会明显下降

C.要使加速比和效率最大化应该对流水线各级采用相同的运行时间

D.流水线采用异步控制会明显提高其性能

### 单选题

若 CPU 要执行的指令为： MOVR1, #45(即将数值 45 传送到寄存器 R1 中)，则该指令中采用的寻址方式为( )。

A.直接寻址和立即寻址 B.寄存器寻址和立即寻址 C.相对寻址和直接寻址 D.

寄存器间接寻址和直接寻址

### 单选题

计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，其( )。

A.操作码应存入指令寄存器(IR)，地址码应存入程序计数器(PC)

B.操作码应存入程序计数器(PC),地址码应存入指令寄存器(IR)

C.操作码和地址码都应存入指令寄存器(IR)

D.操作码和地址码都应存入程序计数器(PC)

### 单选题

关于 64 位和 32 位微处理器，不能以 2 倍关系描述的是( )。

A.通用寄存器的位数 B.数据总线的宽度 C.运算速度 D.能同时进行运算的

位数

### 单选题

在( )校验方法中，采用模二运算来构造校验位。

A.水平奇偶 B.垂直奇偶 C.海明码 D.循环冗余

### 单选题

采用 n 位补码(包含一个符号位)表示数据，可以直接表示数值( )。

A. 2^n B. -2^n C. 2^n-1 D. -2^n-1

### 单选题

以下关于采用一位奇校验方法的叙述中，正确的是( )。

A.若所有奇数位出错，则可以检测出该错误但无法纠正错误

B.若所有偶数位出错，则可以检测出该错误并加以纠正

C.若有奇数个数据位出错，则可以检测出该错误但无法纠正错误

D.若有偶数个数据位出错，则可以检测出该错误并加以纠正

### 单选题

以下关于海明码的叙述中，正确的是( )。

A.海明码利用奇偶性进行检错和纠错 B.海明码的码距为 1

C.海明码可以检错但不能纠错 D.海明码中数据位的长度与校验位的长度必须相同

### 单选题

在程序运行过程中， CPU 需要将指令从内存中取出并加以分析和执行。 CPU

依据( )来区分在内存中以二进制编码形式存放的指令和数据。

A.指令周期的不同阶段 B.指令和数据的寻址方式 C.指令操作码的译码结果 

D.指令和数据所在的存储单元

### 单选题

设 16 位浮点数，其中阶符 1 位、阶码值 6 位、数符 1 位、尾数 8 位。若阶

码用移码表示，尾数用补码表示，则该浮点数所能表示的数值范围是( )。

A. -264～(1-2 -8)264

B. -263～(1-2 -8)263

C. -264～(1-2-(1-2 -8)264～(1-2 -8)264

D. -(1-2-8)263 ～(1-2 -8)263

### 单选题

海明码是一种纠错码，其方法是为需要校验的数据位增加若干校验位，使得校验位的值决定于某些被校位的数据，当被校数据出错时，可根据校验位的值的变化找到出错位，从而纠正错误。对于 32 位的数据，至少需要加( )个校验位才能构成海明码。

以 10 位数据为例，其海明码表示为D9D8D7D6D5D4P4D3D2D1P3D0P2P1中，其中 Di(0≤i≤9)表示数据位， Pj(1≤j≤4)表示校验位，数据位 D9 由 P4、 P3和 P2进行校验(从右至左 D9的位序为 14 ，即等于 8 ＋ 4 ＋ 2 ，因此用第 8 位的 P4 、第 4 位的 P3和第 2 位的 P2 校验)，数据位 D5由( )进行校验。

A. 3 B. 4 C. 5 D. 6

A. P4P1 B. P4P2 C. P4P3P1 D. P3P2P1

### 单选题

### 单选题

内存按字节编址。若用存储容量为 32Kx8bit 的存储器芯片构成地址从AOOOOH 到 DFFFFH 的内存，则至少需要( )片芯片。

A. 4 B. 8 C. 16 D. 32

### 单选题

某指令流水线由 4 段组成，各段所需要的时间如下图所示。连续输入8条指令时的吞吐率(单位时间内流水线所完成的任务数或输出的结果数)为( )。

<img src="图2.png" alt="图2" style="zoom:25%;" />

A.8/56△t B.8/32△t C.8/28△t D.8/24△t