UDMA_S2M_WR_DATA_CFG_1_DATA_FIFO_DEPTH_MASK,VAR_0
UDMA_S2M_WR_DATA_CFG_1_FIFO_MARGIN_MASK,VAR_1
UDMA_S2M_WR_DATA_CFG_1_FIFO_MARGIN_SHIFT,VAR_2
UDMA_S2M_WR_DATA_CFG_1_MAX_PKT_LIMIT_MASK,VAR_3
UDMA_S2M_WR_DATA_CFG_1_MAX_PKT_LIMIT_SHIFT,VAR_4
UDMA_S2M_WR_DATA_CFG_2_DESC_WAIT_TIMER_MASK,VAR_5
UDMA_S2M_WR_DATA_CFG_2_DIRECT_HDR_USE_BUF1,VAR_6
UDMA_S2M_WR_DATA_CFG_2_DROP_IF_NO_DESC,VAR_7
UDMA_S2M_WR_DATA_CFG_2_FULL_LINE_MODE,VAR_8
UDMA_S2M_WR_DATA_CFG_2_HINT_IF_NO_DESC,VAR_9
UDMA_S2M_WR_DATA_CFG_2_WAIT_FOR_PREF,VAR_10
al_reg_read32,FUNC_0
al_reg_write32,FUNC_1
al_udma_s2m_data_write_set,FUNC_2
udma,VAR_11
conf,VAR_12
reg,VAR_13
