#流水线性能分析 
*   #流水线吞吐率 (Throughput):  单位时间内流水线完成的指令数量。
	*   理想吞吐率 $TP_{ideal} = \frac{1}{\Delta t}$ (其中 $\Delta t$ 是一个时钟周期时间)
	*   实际吞吐率 $TP = \frac{n}{T_k}$ (其中 $n$ 是指令数，$T_k$ 是执行总时间)
*   #流水线加速比 (Speedup): 不使用流水线的时间与使用流水线的时间之比。 
	*   $S = \frac{T_{非流水线}}{T_{流水线}} = \frac{n \times k \times \Delta t}{(k+n-1)\Delta t} = \frac{nk}{k+n-1}$ (其中 $k$ 是流水线级数，$n$ 是指令数)
	*   当 $n \to \infty$ 时，理想加速比 $S_{ideal} \to k$。
*   #流水线效率 (Efficiency): 流水线中 各部件的利用率。
	*   $E = \frac{n \times k \times \Delta t}{k \times (k+n-1)\Delta t} = \frac{n}{k+n-1} = \frac{S}{k}$
	*   它表示了流水线的设备利用率，效率越高，说明流水线“空闲”的时间越少。
- #流水线时钟周期 (Clock Cycle Time, $T_{clk}$)
    流水线中所有阶段必须同步完成，因此时钟周期由**最慢的那个阶段**决定。这个最慢阶段的延迟包括其内部的逻辑电路延迟和驱动下一级流水线寄存器的延迟。
    公式为：$T_{clk} = \max(T_{stage\_i}) + T_{reg}$
    其中，$T_{stage\_i}$ 是第 $i$ 个流水段的组合逻辑延迟，$T_{reg}$ 是流水线寄存器（题目中的“寄存器”或“锁存器”）的延迟。
- #流水线延迟 (Latency)
    指单条指令从进入流水线到执行完成所需要的总时间。对于一个 $k$ 级的流水线，其延迟为：
    公式为：$Latency = k \times T_{clk}$
