TimeQuest Timing Analyzer report for project1
Sat Feb 29 15:59:23 2020
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clockDivider:clockDivide|CLK_50HZ'
 14. Slow 1200mV 85C Model Hold: 'clockDivider:clockDivide|CLK_50HZ'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'clockDivider:clockDivide|CLK_50HZ'
 25. Slow 1200mV 0C Model Hold: 'clockDivider:clockDivide|CLK_50HZ'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'clockDivider:clockDivide|CLK_50HZ'
 35. Fast 1200mV 0C Model Hold: 'clockDivider:clockDivide|CLK_50HZ'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; project1                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; clk                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                               ;
; clockDivider:clockDivide|CLK_50HZ ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivider:clockDivide|CLK_50HZ } ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                           ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
; 208.16 MHz ; 208.16 MHz      ; clk                               ;                                                ;
; 626.57 MHz ; 437.64 MHz      ; clockDivider:clockDivide|CLK_50HZ ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk                               ; -3.804 ; -71.116       ;
; clockDivider:clockDivide|CLK_50HZ ; -0.596 ; -1.791        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clockDivider:clockDivide|CLK_50HZ ; 0.405 ; 0.000         ;
; clk                               ; 0.441 ; 0.000         ;
+-----------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk                               ; -3.000 ; -36.410       ;
; clockDivider:clockDivide|CLK_50HZ ; -1.285 ; -32.125       ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.804 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.719      ;
; -3.795 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.710      ;
; -3.716 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.633      ;
; -3.712 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.629      ;
; -3.614 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.529      ;
; -3.610 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.525      ;
; -3.592 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.507      ;
; -3.552 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.469      ;
; -3.498 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.413      ;
; -3.491 ; clockDivider:clockDivide|counter[23] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.406      ;
; -3.491 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.408      ;
; -3.483 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.398      ;
; -3.483 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.400      ;
; -3.467 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.384      ;
; -3.445 ; clockDivider:clockDivide|counter[22] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.360      ;
; -3.442 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.359      ;
; -3.435 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.352      ;
; -3.433 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.350      ;
; -3.421 ; clockDivider:clockDivide|counter[14] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.336      ;
; -3.293 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.208      ;
; -3.287 ; clockDivider:clockDivide|counter[24] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.202      ;
; -3.254 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.171      ;
; -3.185 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.100      ;
; -3.185 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.102      ;
; -3.136 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.053      ;
; -2.920 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.839      ;
; -2.920 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.839      ;
; -2.920 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.839      ;
; -2.920 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.839      ;
; -2.920 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.839      ;
; -2.920 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.839      ;
; -2.920 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.839      ;
; -2.920 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.839      ;
; -2.920 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.839      ;
; -2.920 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.839      ;
; -2.920 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.839      ;
; -2.920 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.839      ;
; -2.920 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.839      ;
; -2.916 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.835      ;
; -2.916 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.835      ;
; -2.916 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.835      ;
; -2.916 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.835      ;
; -2.916 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.835      ;
; -2.916 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.835      ;
; -2.916 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.835      ;
; -2.916 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.835      ;
; -2.916 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.835      ;
; -2.916 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.835      ;
; -2.916 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.835      ;
; -2.916 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.835      ;
; -2.916 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.835      ;
; -2.814 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.731      ;
; -2.814 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.731      ;
; -2.814 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.731      ;
; -2.814 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.731      ;
; -2.814 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.731      ;
; -2.814 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.731      ;
; -2.814 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.731      ;
; -2.814 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.731      ;
; -2.814 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.731      ;
; -2.814 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.731      ;
; -2.814 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.731      ;
; -2.814 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.731      ;
; -2.814 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.731      ;
; -2.796 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.713      ;
; -2.796 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.713      ;
; -2.796 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.713      ;
; -2.796 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.713      ;
; -2.796 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.713      ;
; -2.796 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.713      ;
; -2.796 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.713      ;
; -2.796 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.713      ;
; -2.796 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.713      ;
; -2.796 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.713      ;
; -2.796 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.713      ;
; -2.796 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.713      ;
; -2.796 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.713      ;
; -2.756 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.675      ;
; -2.756 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.675      ;
; -2.756 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.675      ;
; -2.756 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.675      ;
; -2.756 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.675      ;
; -2.756 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.675      ;
; -2.756 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.675      ;
; -2.756 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.675      ;
; -2.756 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.675      ;
; -2.756 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.675      ;
; -2.756 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.675      ;
; -2.756 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.675      ;
; -2.756 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.675      ;
; -2.696 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.615      ;
; -2.696 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.615      ;
; -2.696 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.615      ;
; -2.696 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.615      ;
; -2.696 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.615      ;
; -2.696 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.615      ;
; -2.696 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.615      ;
; -2.696 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.615      ;
; -2.696 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.615      ;
; -2.696 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.615      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clockDivider:clockDivide|CLK_50HZ'                                                                                                                    ;
+--------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.596 ; adcReader:adc|state.start   ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 1.516      ;
; -0.568 ; adcReader:adc|adcOut        ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 1.488      ;
; -0.380 ; adcReader:adc|state.odd     ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 1.300      ;
; -0.263 ; adcReader:adc|state.nullbit ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 1.183      ;
; -0.253 ; adcReader:adc|state.bit0    ; adcReader:adc|adcData[0]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.080     ; 1.171      ;
; -0.235 ; adcReader:adc|state.bit0    ; adcReader:adc|state.reset   ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 1.155      ;
; -0.223 ; adcReader:adc|state.sgl     ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 1.143      ;
; -0.209 ; adcReader:adc|state.cs      ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 1.129      ;
; -0.197 ; adcReader:adc|state.nullbit ; adcReader:adc|state.bit7    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 1.117      ;
; -0.071 ; adcReader:adc|state.bit7    ; adcReader:adc|adcData[7]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.080     ; 0.989      ;
; -0.062 ; adcReader:adc|state.bit7    ; adcReader:adc|state.bit6    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.080     ; 0.980      ;
; -0.053 ; adcReader:adc|state.bit1    ; adcReader:adc|state.bit0    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.076     ; 0.975      ;
; -0.043 ; adcReader:adc|state.msbf    ; adcReader:adc|state.nullbit ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.963      ;
; -0.037 ; adcReader:adc|state.start   ; adcReader:adc|state.sgl     ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.957      ;
; -0.035 ; adcReader:adc|state.odd     ; adcReader:adc|state.msbf    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.955      ;
; -0.007 ; adcReader:adc|state.msbf    ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.927      ;
; 0.099  ; adcReader:adc|state.bit1    ; adcReader:adc|adcData[1]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.821      ;
; 0.109  ; adcReader:adc|state.bit4    ; adcReader:adc|adcData[4]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.811      ;
; 0.111  ; adcReader:adc|state.cs      ; adcReader:adc|state.start   ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.809      ;
; 0.112  ; adcReader:adc|state.bit5    ; adcReader:adc|adcData[5]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.808      ;
; 0.112  ; adcReader:adc|state.bit3    ; adcReader:adc|adcData[3]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.808      ;
; 0.112  ; adcReader:adc|state.reset   ; adcReader:adc|state.cs      ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.808      ;
; 0.113  ; adcReader:adc|state.bit6    ; adcReader:adc|adcData[6]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.807      ;
; 0.113  ; adcReader:adc|state.bit2    ; adcReader:adc|adcData[2]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.807      ;
; 0.118  ; adcReader:adc|state.bit4    ; adcReader:adc|state.bit3    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.802      ;
; 0.119  ; adcReader:adc|state.sgl     ; adcReader:adc|state.odd     ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.801      ;
; 0.119  ; adcReader:adc|state.bit5    ; adcReader:adc|state.bit4    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.801      ;
; 0.120  ; adcReader:adc|state.bit2    ; adcReader:adc|state.bit1    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.800      ;
; 0.120  ; adcReader:adc|state.bit3    ; adcReader:adc|state.bit2    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.800      ;
; 0.120  ; adcReader:adc|state.bit6    ; adcReader:adc|state.bit5    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.800      ;
; 0.120  ; adcReader:adc|state.reset   ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.800      ;
; 0.186  ; adcReader:adc|adcData[0]    ; adcReader:adc|adcData[0]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.734      ;
; 0.186  ; adcReader:adc|adcCS         ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.734      ;
; 0.186  ; adcReader:adc|adcData[7]    ; adcReader:adc|adcData[7]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.734      ;
; 0.186  ; adcReader:adc|adcData[1]    ; adcReader:adc|adcData[1]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.734      ;
; 0.186  ; adcReader:adc|adcData[4]    ; adcReader:adc|adcData[4]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.734      ;
; 0.186  ; adcReader:adc|adcData[5]    ; adcReader:adc|adcData[5]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.734      ;
; 0.186  ; adcReader:adc|adcData[3]    ; adcReader:adc|adcData[3]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.734      ;
; 0.186  ; adcReader:adc|adcData[6]    ; adcReader:adc|adcData[6]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.734      ;
; 0.186  ; adcReader:adc|adcData[2]    ; adcReader:adc|adcData[2]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.078     ; 0.734      ;
+--------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clockDivider:clockDivide|CLK_50HZ'                                                                                                                    ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.405 ; adcReader:adc|adcData[7]    ; adcReader:adc|adcData[7]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; adcReader:adc|adcData[6]    ; adcReader:adc|adcData[6]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; adcReader:adc|adcData[5]    ; adcReader:adc|adcData[5]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; adcReader:adc|adcData[4]    ; adcReader:adc|adcData[4]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; adcReader:adc|adcData[3]    ; adcReader:adc|adcData[3]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; adcReader:adc|adcData[2]    ; adcReader:adc|adcData[2]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; adcReader:adc|adcData[1]    ; adcReader:adc|adcData[1]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; adcReader:adc|adcData[0]    ; adcReader:adc|adcData[0]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; adcReader:adc|adcCS         ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.669      ;
; 0.430 ; adcReader:adc|state.cs      ; adcReader:adc|state.start   ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.694      ;
; 0.430 ; adcReader:adc|state.reset   ; adcReader:adc|state.cs      ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.694      ;
; 0.430 ; adcReader:adc|state.bit6    ; adcReader:adc|adcData[6]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.694      ;
; 0.430 ; adcReader:adc|state.bit3    ; adcReader:adc|adcData[3]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.694      ;
; 0.430 ; adcReader:adc|state.bit2    ; adcReader:adc|adcData[2]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.694      ;
; 0.431 ; adcReader:adc|state.bit5    ; adcReader:adc|adcData[5]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.695      ;
; 0.433 ; adcReader:adc|state.bit4    ; adcReader:adc|adcData[4]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.697      ;
; 0.439 ; adcReader:adc|state.sgl     ; adcReader:adc|state.odd     ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.703      ;
; 0.439 ; adcReader:adc|state.bit3    ; adcReader:adc|state.bit2    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.703      ;
; 0.439 ; adcReader:adc|state.bit6    ; adcReader:adc|state.bit5    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.703      ;
; 0.439 ; adcReader:adc|state.reset   ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.703      ;
; 0.440 ; adcReader:adc|state.bit2    ; adcReader:adc|state.bit1    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.704      ;
; 0.440 ; adcReader:adc|state.bit5    ; adcReader:adc|state.bit4    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.704      ;
; 0.441 ; adcReader:adc|state.bit4    ; adcReader:adc|state.bit3    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.705      ;
; 0.446 ; adcReader:adc|state.bit1    ; adcReader:adc|adcData[1]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.710      ;
; 0.554 ; adcReader:adc|state.msbf    ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.818      ;
; 0.562 ; adcReader:adc|state.msbf    ; adcReader:adc|state.nullbit ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.826      ;
; 0.615 ; adcReader:adc|state.start   ; adcReader:adc|state.sgl     ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.879      ;
; 0.616 ; adcReader:adc|state.odd     ; adcReader:adc|state.msbf    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.880      ;
; 0.624 ; adcReader:adc|state.bit7    ; adcReader:adc|adcData[7]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.076      ; 0.886      ;
; 0.633 ; adcReader:adc|state.bit1    ; adcReader:adc|state.bit0    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.080      ; 0.899      ;
; 0.633 ; adcReader:adc|state.bit7    ; adcReader:adc|state.bit6    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.076      ; 0.895      ;
; 0.693 ; adcReader:adc|state.cs      ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 0.957      ;
; 0.744 ; adcReader:adc|state.nullbit ; adcReader:adc|state.bit7    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 1.008      ;
; 0.744 ; adcReader:adc|state.sgl     ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 1.008      ;
; 0.803 ; adcReader:adc|state.nullbit ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 1.067      ;
; 0.824 ; adcReader:adc|state.bit0    ; adcReader:adc|adcData[0]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.076      ; 1.086      ;
; 0.826 ; adcReader:adc|state.bit0    ; adcReader:adc|state.reset   ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 1.090      ;
; 0.925 ; adcReader:adc|state.odd     ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 1.189      ;
; 0.999 ; adcReader:adc|state.start   ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 1.263      ;
; 1.112 ; adcReader:adc|adcOut        ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.078      ; 1.376      ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                         ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.441 ; clockDivider:clockDivide|counter[24] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.708      ;
; 0.638 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|counter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.906      ;
; 0.638 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|counter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.906      ;
; 0.639 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.907      ;
; 0.640 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.908      ;
; 0.641 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.910      ;
; 0.642 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.910      ;
; 0.642 ; clockDivider:clockDivide|counter[23] ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.911      ;
; 0.643 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.911      ;
; 0.643 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.912      ;
; 0.644 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.645 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.913      ;
; 0.645 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.912      ;
; 0.645 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.913      ;
; 0.647 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.914      ;
; 0.659 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|counter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.927      ;
; 0.668 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.936      ;
; 0.810 ; clockDivider:clockDivide|counter[22] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.077      ;
; 0.816 ; clockDivider:clockDivide|counter[14] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.083      ;
; 0.825 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.092      ;
; 0.954 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.224      ;
; 0.956 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|counter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.224      ;
; 0.957 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.225      ;
; 0.958 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.226      ;
; 0.958 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.225      ;
; 0.959 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.227      ;
; 0.960 ; clockDivider:clockDivide|counter[23] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.228      ;
; 0.962 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.229      ;
; 0.962 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.229      ;
; 0.969 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.237      ;
; 0.970 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.238      ;
; 0.970 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.971 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.239      ;
; 0.971 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.238      ;
; 0.972 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.240      ;
; 0.972 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.240      ;
; 0.973 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.243      ;
; 0.974 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.242      ;
; 0.975 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.976 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.244      ;
; 0.976 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.243      ;
; 0.977 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.245      ;
; 0.977 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.245      ;
; 0.978 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.245      ;
; 0.979 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.246      ;
; 0.986 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|counter[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.254      ;
; 0.991 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|counter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.259      ;
; 1.075 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.345      ;
; 1.077 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|counter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.345      ;
; 1.078 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.346      ;
; 1.079 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.346      ;
; 1.079 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.347      ;
; 1.080 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.350      ;
; 1.080 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.350      ;
; 1.080 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.348      ;
; 1.081 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.349      ;
; 1.083 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.350      ;
; 1.083 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.350      ;
; 1.083 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.351      ;
; 1.084 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.351      ;
; 1.084 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.352      ;
; 1.085 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.353      ;
; 1.086 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.354      ;
; 1.088 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.355      ;
; 1.088 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.355      ;
; 1.094 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.364      ;
; 1.095 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.363      ;
; 1.096 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.363      ;
; 1.097 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.365      ;
; 1.097 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.364      ;
; 1.098 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.366      ;
; 1.098 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.366      ;
; 1.099 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.369      ;
; 1.100 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.370      ;
; 1.100 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.368      ;
; 1.101 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.368      ;
; 1.102 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.369      ;
; 1.103 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.371      ;
; 1.103 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.371      ;
; 1.104 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.371      ;
; 1.105 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.372      ;
; 1.112 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|counter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.380      ;
; 1.117 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|counter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.385      ;
; 1.137 ; clockDivider:clockDivide|counter[22] ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.404      ;
; 1.142 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.142 ; clockDivider:clockDivide|counter[22] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.143 ; clockDivider:clockDivide|counter[14] ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                 ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                           ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
; 224.47 MHz ; 224.47 MHz      ; clk                               ;                                                ;
; 694.44 MHz ; 437.64 MHz      ; clockDivider:clockDivide|CLK_50HZ ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk                               ; -3.455 ; -63.265       ;
; clockDivider:clockDivide|CLK_50HZ ; -0.440 ; -0.891        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clockDivider:clockDivide|CLK_50HZ ; 0.356 ; 0.000         ;
; clk                               ; 0.399 ; 0.000         ;
+-----------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk                               ; -3.000 ; -36.410       ;
; clockDivider:clockDivide|CLK_50HZ ; -1.285 ; -32.125       ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.455 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.379      ;
; -3.448 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.372      ;
; -3.363 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.290      ;
; -3.363 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.290      ;
; -3.293 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.217      ;
; -3.268 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.192      ;
; -3.253 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.177      ;
; -3.228 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.155      ;
; -3.186 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.110      ;
; -3.158 ; clockDivider:clockDivide|counter[23] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.082      ;
; -3.152 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.076      ;
; -3.150 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.077      ;
; -3.143 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.070      ;
; -3.121 ; clockDivider:clockDivide|counter[22] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.045      ;
; -3.121 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.048      ;
; -3.119 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.046      ;
; -3.111 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.038      ;
; -3.109 ; clockDivider:clockDivide|counter[14] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.033      ;
; -3.103 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -2.988 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.075     ; 3.912      ;
; -2.966 ; clockDivider:clockDivide|counter[24] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.075     ; 3.890      ;
; -2.952 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.879      ;
; -2.888 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.075     ; 3.812      ;
; -2.879 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.806      ;
; -2.840 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.767      ;
; -2.594 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.594 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.523      ;
; -2.499 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.499 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.499 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.499 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.499 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.499 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.499 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.499 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.499 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.499 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.499 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.499 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.499 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.484 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.484 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.484 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.484 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.484 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.484 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.484 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.484 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.484 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.484 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.484 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.484 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.484 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.459 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.388      ;
; -2.459 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.388      ;
; -2.459 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.388      ;
; -2.459 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.388      ;
; -2.459 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.388      ;
; -2.459 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.388      ;
; -2.459 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.388      ;
; -2.459 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.388      ;
; -2.459 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.388      ;
; -2.459 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.388      ;
; -2.459 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.388      ;
; -2.459 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.388      ;
; -2.459 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.388      ;
; -2.381 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.310      ;
; -2.381 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.310      ;
; -2.381 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.310      ;
; -2.381 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.310      ;
; -2.381 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.310      ;
; -2.381 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.310      ;
; -2.381 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.310      ;
; -2.381 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.310      ;
; -2.381 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.310      ;
; -2.381 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.310      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clockDivider:clockDivide|CLK_50HZ'                                                                                                                     ;
+--------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.440 ; adcReader:adc|state.start   ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 1.369      ;
; -0.410 ; adcReader:adc|adcOut        ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 1.339      ;
; -0.252 ; adcReader:adc|state.odd     ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 1.181      ;
; -0.151 ; adcReader:adc|state.bit0    ; adcReader:adc|adcData[0]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.072     ; 1.078      ;
; -0.142 ; adcReader:adc|state.bit0    ; adcReader:adc|state.reset   ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 1.071      ;
; -0.142 ; adcReader:adc|state.nullbit ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 1.071      ;
; -0.101 ; adcReader:adc|state.sgl     ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 1.030      ;
; -0.085 ; adcReader:adc|state.cs      ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 1.014      ;
; -0.073 ; adcReader:adc|state.nullbit ; adcReader:adc|state.bit7    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 1.002      ;
; 0.039  ; adcReader:adc|state.bit7    ; adcReader:adc|adcData[7]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.072     ; 0.888      ;
; 0.053  ; adcReader:adc|state.bit7    ; adcReader:adc|state.bit6    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.072     ; 0.874      ;
; 0.055  ; adcReader:adc|state.bit1    ; adcReader:adc|state.bit0    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.068     ; 0.876      ;
; 0.061  ; adcReader:adc|state.msbf    ; adcReader:adc|state.nullbit ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.868      ;
; 0.069  ; adcReader:adc|state.odd     ; adcReader:adc|state.msbf    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.860      ;
; 0.070  ; adcReader:adc|state.start   ; adcReader:adc|state.sgl     ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.859      ;
; 0.083  ; adcReader:adc|state.msbf    ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.846      ;
; 0.183  ; adcReader:adc|state.bit1    ; adcReader:adc|adcData[1]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.746      ;
; 0.192  ; adcReader:adc|state.bit4    ; adcReader:adc|adcData[4]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.737      ;
; 0.193  ; adcReader:adc|state.cs      ; adcReader:adc|state.start   ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.736      ;
; 0.195  ; adcReader:adc|state.bit5    ; adcReader:adc|adcData[5]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.734      ;
; 0.195  ; adcReader:adc|state.reset   ; adcReader:adc|state.cs      ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.734      ;
; 0.196  ; adcReader:adc|state.bit6    ; adcReader:adc|adcData[6]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.733      ;
; 0.196  ; adcReader:adc|state.bit3    ; adcReader:adc|adcData[3]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.733      ;
; 0.196  ; adcReader:adc|state.bit2    ; adcReader:adc|adcData[2]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.733      ;
; 0.207  ; adcReader:adc|state.bit4    ; adcReader:adc|state.bit3    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.722      ;
; 0.208  ; adcReader:adc|state.bit5    ; adcReader:adc|state.bit4    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.721      ;
; 0.209  ; adcReader:adc|state.sgl     ; adcReader:adc|state.odd     ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.720      ;
; 0.209  ; adcReader:adc|state.bit2    ; adcReader:adc|state.bit1    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.720      ;
; 0.209  ; adcReader:adc|state.bit6    ; adcReader:adc|state.bit5    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.720      ;
; 0.209  ; adcReader:adc|state.reset   ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.720      ;
; 0.210  ; adcReader:adc|state.bit3    ; adcReader:adc|state.bit2    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.719      ;
; 0.270  ; adcReader:adc|adcData[0]    ; adcReader:adc|adcData[0]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.659      ;
; 0.270  ; adcReader:adc|adcCS         ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.659      ;
; 0.270  ; adcReader:adc|adcData[7]    ; adcReader:adc|adcData[7]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.659      ;
; 0.270  ; adcReader:adc|adcData[1]    ; adcReader:adc|adcData[1]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.659      ;
; 0.270  ; adcReader:adc|adcData[4]    ; adcReader:adc|adcData[4]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.659      ;
; 0.270  ; adcReader:adc|adcData[5]    ; adcReader:adc|adcData[5]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.659      ;
; 0.270  ; adcReader:adc|adcData[6]    ; adcReader:adc|adcData[6]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.659      ;
; 0.270  ; adcReader:adc|adcData[3]    ; adcReader:adc|adcData[3]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.659      ;
; 0.270  ; adcReader:adc|adcData[2]    ; adcReader:adc|adcData[2]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.070     ; 0.659      ;
+--------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clockDivider:clockDivide|CLK_50HZ'                                                                                                                     ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.356 ; adcReader:adc|adcData[7]    ; adcReader:adc|adcData[7]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; adcReader:adc|adcData[6]    ; adcReader:adc|adcData[6]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; adcReader:adc|adcData[5]    ; adcReader:adc|adcData[5]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; adcReader:adc|adcData[4]    ; adcReader:adc|adcData[4]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; adcReader:adc|adcData[3]    ; adcReader:adc|adcData[3]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; adcReader:adc|adcData[2]    ; adcReader:adc|adcData[2]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; adcReader:adc|adcData[1]    ; adcReader:adc|adcData[1]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; adcReader:adc|adcData[0]    ; adcReader:adc|adcData[0]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; adcReader:adc|adcCS         ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.597      ;
; 0.388 ; adcReader:adc|state.bit6    ; adcReader:adc|adcData[6]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.629      ;
; 0.388 ; adcReader:adc|state.bit2    ; adcReader:adc|adcData[2]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.629      ;
; 0.389 ; adcReader:adc|state.cs      ; adcReader:adc|state.start   ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.630      ;
; 0.389 ; adcReader:adc|state.reset   ; adcReader:adc|state.cs      ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.630      ;
; 0.389 ; adcReader:adc|state.bit5    ; adcReader:adc|adcData[5]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.630      ;
; 0.389 ; adcReader:adc|state.bit3    ; adcReader:adc|adcData[3]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.630      ;
; 0.391 ; adcReader:adc|state.bit4    ; adcReader:adc|adcData[4]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.632      ;
; 0.403 ; adcReader:adc|state.bit1    ; adcReader:adc|adcData[1]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.644      ;
; 0.404 ; adcReader:adc|state.sgl     ; adcReader:adc|state.odd     ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.645      ;
; 0.405 ; adcReader:adc|state.bit2    ; adcReader:adc|state.bit1    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.646      ;
; 0.405 ; adcReader:adc|state.bit3    ; adcReader:adc|state.bit2    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.646      ;
; 0.405 ; adcReader:adc|state.bit6    ; adcReader:adc|state.bit5    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.646      ;
; 0.405 ; adcReader:adc|state.reset   ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.646      ;
; 0.406 ; adcReader:adc|state.bit4    ; adcReader:adc|state.bit3    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.647      ;
; 0.406 ; adcReader:adc|state.bit5    ; adcReader:adc|state.bit4    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.647      ;
; 0.501 ; adcReader:adc|state.msbf    ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.742      ;
; 0.515 ; adcReader:adc|state.msbf    ; adcReader:adc|state.nullbit ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.756      ;
; 0.567 ; adcReader:adc|state.odd     ; adcReader:adc|state.msbf    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.808      ;
; 0.569 ; adcReader:adc|state.start   ; adcReader:adc|state.sgl     ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.810      ;
; 0.579 ; adcReader:adc|state.bit7    ; adcReader:adc|adcData[7]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.068      ; 0.818      ;
; 0.581 ; adcReader:adc|state.bit1    ; adcReader:adc|state.bit0    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.072      ; 0.824      ;
; 0.586 ; adcReader:adc|state.bit7    ; adcReader:adc|state.bit6    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.068      ; 0.825      ;
; 0.632 ; adcReader:adc|state.cs      ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.873      ;
; 0.678 ; adcReader:adc|state.sgl     ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.919      ;
; 0.693 ; adcReader:adc|state.nullbit ; adcReader:adc|state.bit7    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.934      ;
; 0.730 ; adcReader:adc|state.nullbit ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.971      ;
; 0.734 ; adcReader:adc|state.bit0    ; adcReader:adc|state.reset   ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 0.975      ;
; 0.744 ; adcReader:adc|state.bit0    ; adcReader:adc|adcData[0]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.068      ; 0.983      ;
; 0.841 ; adcReader:adc|state.odd     ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 1.082      ;
; 0.911 ; adcReader:adc|state.start   ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 1.152      ;
; 1.016 ; adcReader:adc|adcOut        ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.070      ; 1.257      ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.399 ; clockDivider:clockDivide|counter[24] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.643      ;
; 0.584 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|counter[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.585 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|counter[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.586 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.830      ;
; 0.587 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; clockDivider:clockDivide|counter[23] ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.831      ;
; 0.588 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.832      ;
; 0.589 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.833      ;
; 0.589 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.833      ;
; 0.590 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.834      ;
; 0.591 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.835      ;
; 0.604 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|counter[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.612 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.855      ;
; 0.750 ; clockDivider:clockDivide|counter[22] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.994      ;
; 0.757 ; clockDivider:clockDivide|counter[14] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.766 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.010      ;
; 0.867 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.113      ;
; 0.871 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|counter[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.114      ;
; 0.872 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.116      ;
; 0.872 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.115      ;
; 0.873 ; clockDivider:clockDivide|counter[23] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.117      ;
; 0.873 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.116      ;
; 0.873 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.117      ;
; 0.874 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.118      ;
; 0.875 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.120      ;
; 0.876 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.120      ;
; 0.876 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.120      ;
; 0.877 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.120      ;
; 0.877 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.120      ;
; 0.878 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.121      ;
; 0.878 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.122      ;
; 0.879 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.122      ;
; 0.879 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.122      ;
; 0.879 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.123      ;
; 0.885 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.131      ;
; 0.885 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.129      ;
; 0.886 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.131      ;
; 0.889 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.133      ;
; 0.890 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.134      ;
; 0.892 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|counter[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.903 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|counter[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.966 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.212      ;
; 0.970 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|counter[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.213      ;
; 0.971 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.215      ;
; 0.971 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.214      ;
; 0.972 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.216      ;
; 0.972 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.215      ;
; 0.975 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.219      ;
; 0.975 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.219      ;
; 0.975 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.218      ;
; 0.976 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.219      ;
; 0.977 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.223      ;
; 0.978 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.224      ;
; 0.982 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.226      ;
; 0.982 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.225      ;
; 0.983 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.227      ;
; 0.983 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.230      ;
; 0.984 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.228      ;
; 0.985 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.230      ;
; 0.986 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.230      ;
; 0.986 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.230      ;
; 0.987 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.232      ;
; 0.989 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.233      ;
; 0.989 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.232      ;
; 0.995 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.241      ;
; 0.995 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.239      ;
; 0.996 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.242      ;
; 0.996 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.239      ;
; 0.997 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.241      ;
; 0.999 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.243      ;
; 1.000 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.244      ;
; 1.000 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.243      ;
; 1.002 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|counter[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.245      ;
; 1.013 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|counter[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.256      ;
; 1.033 ; clockDivider:clockDivide|counter[22] ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.277      ;
; 1.045 ; clockDivider:clockDivide|counter[14] ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.289      ;
; 1.049 ; clockDivider:clockDivide|counter[22] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.293      ;
; 1.053 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk                               ; -1.409 ; -19.877       ;
; clockDivider:clockDivide|CLK_50HZ ; 0.227  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clockDivider:clockDivide|CLK_50HZ ; 0.183 ; 0.000         ;
; clk                               ; 0.198 ; 0.000         ;
+-----------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk                               ; -3.000 ; -30.598       ;
; clockDivider:clockDivide|CLK_50HZ ; -1.000 ; -25.000       ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.409 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.044     ; 2.352      ;
; -1.409 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.044     ; 2.352      ;
; -1.362 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.041     ; 2.308      ;
; -1.361 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.041     ; 2.307      ;
; -1.321 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.044     ; 2.264      ;
; -1.316 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.044     ; 2.259      ;
; -1.311 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.044     ; 2.254      ;
; -1.296 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.041     ; 2.242      ;
; -1.268 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.041     ; 2.214      ;
; -1.267 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.041     ; 2.213      ;
; -1.265 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.044     ; 2.208      ;
; -1.258 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.041     ; 2.204      ;
; -1.247 ; clockDivider:clockDivide|counter[23] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.044     ; 2.190      ;
; -1.247 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.044     ; 2.190      ;
; -1.238 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.041     ; 2.184      ;
; -1.231 ; clockDivider:clockDivide|counter[22] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.044     ; 2.174      ;
; -1.230 ; clockDivider:clockDivide|counter[14] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.044     ; 2.173      ;
; -1.222 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.041     ; 2.168      ;
; -1.221 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.041     ; 2.167      ;
; -1.217 ; clockDivider:clockDivide|counter[24] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.044     ; 2.160      ;
; -1.166 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.044     ; 2.109      ;
; -1.136 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.123 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.041     ; 2.069      ;
; -1.103 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.044     ; 2.046      ;
; -1.078 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|CLK_50HZ    ; clk          ; clk         ; 1.000        ; -0.041     ; 2.024      ;
; -0.852 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.852 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.852 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.852 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.852 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.852 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.852 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.852 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.852 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.852 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.852 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.852 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.852 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.799      ;
; -0.850 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.797      ;
; -0.809 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.753      ;
; -0.809 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.753      ;
; -0.809 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.753      ;
; -0.809 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.753      ;
; -0.809 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.753      ;
; -0.809 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.753      ;
; -0.809 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.753      ;
; -0.809 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.753      ;
; -0.809 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.753      ;
; -0.809 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.753      ;
; -0.809 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.753      ;
; -0.809 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.753      ;
; -0.809 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.753      ;
; -0.799 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.743      ;
; -0.799 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.743      ;
; -0.799 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.743      ;
; -0.799 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.743      ;
; -0.799 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.743      ;
; -0.799 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.743      ;
; -0.799 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.743      ;
; -0.799 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.743      ;
; -0.799 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.743      ;
; -0.799 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.743      ;
; -0.799 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.743      ;
; -0.799 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.743      ;
; -0.799 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.743      ;
; -0.774 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.721      ;
; -0.774 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.721      ;
; -0.774 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.721      ;
; -0.774 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.721      ;
; -0.774 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.721      ;
; -0.774 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.721      ;
; -0.774 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.721      ;
; -0.774 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.721      ;
; -0.774 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.721      ;
; -0.774 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.721      ;
; -0.774 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[21] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.721      ;
; -0.774 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[22] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.721      ;
; -0.774 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[23] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.721      ;
; -0.750 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[13] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[15] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[16] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[17] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[18] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[19] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[20] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.697      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clockDivider:clockDivide|CLK_50HZ'                                                                                                                    ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.227 ; adcReader:adc|state.start   ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.720      ;
; 0.243 ; adcReader:adc|adcOut        ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.704      ;
; 0.342 ; adcReader:adc|state.odd     ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.605      ;
; 0.369 ; adcReader:adc|state.bit0    ; adcReader:adc|adcData[0]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.042     ; 0.576      ;
; 0.378 ; adcReader:adc|state.bit0    ; adcReader:adc|state.reset   ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.569      ;
; 0.394 ; adcReader:adc|state.nullbit ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.553      ;
; 0.400 ; adcReader:adc|state.sgl     ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.547      ;
; 0.408 ; adcReader:adc|state.cs      ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.539      ;
; 0.414 ; adcReader:adc|state.nullbit ; adcReader:adc|state.bit7    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.533      ;
; 0.469 ; adcReader:adc|state.bit7    ; adcReader:adc|adcData[7]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.042     ; 0.476      ;
; 0.470 ; adcReader:adc|state.bit7    ; adcReader:adc|state.bit6    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.042     ; 0.475      ;
; 0.477 ; adcReader:adc|state.bit1    ; adcReader:adc|state.bit0    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.038     ; 0.472      ;
; 0.484 ; adcReader:adc|state.start   ; adcReader:adc|state.sgl     ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.463      ;
; 0.486 ; adcReader:adc|state.odd     ; adcReader:adc|state.msbf    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.461      ;
; 0.496 ; adcReader:adc|state.msbf    ; adcReader:adc|state.nullbit ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.451      ;
; 0.519 ; adcReader:adc|state.msbf    ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.428      ;
; 0.562 ; adcReader:adc|state.bit1    ; adcReader:adc|adcData[1]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.385      ;
; 0.565 ; adcReader:adc|state.bit4    ; adcReader:adc|adcData[4]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.382      ;
; 0.566 ; adcReader:adc|state.bit4    ; adcReader:adc|state.bit3    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.381      ;
; 0.567 ; adcReader:adc|state.bit5    ; adcReader:adc|state.bit4    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.380      ;
; 0.568 ; adcReader:adc|state.bit2    ; adcReader:adc|state.bit1    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.379      ;
; 0.568 ; adcReader:adc|state.bit6    ; adcReader:adc|state.bit5    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.379      ;
; 0.568 ; adcReader:adc|state.reset   ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.379      ;
; 0.569 ; adcReader:adc|state.bit5    ; adcReader:adc|adcData[5]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.378      ;
; 0.569 ; adcReader:adc|state.bit3    ; adcReader:adc|adcData[3]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.378      ;
; 0.569 ; adcReader:adc|state.bit2    ; adcReader:adc|adcData[2]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.378      ;
; 0.569 ; adcReader:adc|state.sgl     ; adcReader:adc|state.odd     ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.378      ;
; 0.569 ; adcReader:adc|state.bit3    ; adcReader:adc|state.bit2    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.378      ;
; 0.570 ; adcReader:adc|state.bit6    ; adcReader:adc|adcData[6]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.377      ;
; 0.572 ; adcReader:adc|state.cs      ; adcReader:adc|state.start   ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.375      ;
; 0.573 ; adcReader:adc|state.reset   ; adcReader:adc|state.cs      ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.374      ;
; 0.597 ; adcReader:adc|adcData[0]    ; adcReader:adc|adcData[0]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.350      ;
; 0.597 ; adcReader:adc|adcCS         ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.350      ;
; 0.597 ; adcReader:adc|adcData[7]    ; adcReader:adc|adcData[7]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.350      ;
; 0.597 ; adcReader:adc|adcData[1]    ; adcReader:adc|adcData[1]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.350      ;
; 0.597 ; adcReader:adc|adcData[4]    ; adcReader:adc|adcData[4]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.350      ;
; 0.597 ; adcReader:adc|adcData[5]    ; adcReader:adc|adcData[5]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.350      ;
; 0.597 ; adcReader:adc|adcData[3]    ; adcReader:adc|adcData[3]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.350      ;
; 0.597 ; adcReader:adc|adcData[2]    ; adcReader:adc|adcData[2]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.350      ;
; 0.597 ; adcReader:adc|adcData[6]    ; adcReader:adc|adcData[6]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 1.000        ; -0.040     ; 0.350      ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clockDivider:clockDivide|CLK_50HZ'                                                                                                                     ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.183 ; adcReader:adc|adcData[7]    ; adcReader:adc|adcData[7]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; adcReader:adc|adcData[6]    ; adcReader:adc|adcData[6]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; adcReader:adc|adcData[5]    ; adcReader:adc|adcData[5]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; adcReader:adc|adcData[4]    ; adcReader:adc|adcData[4]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; adcReader:adc|adcData[3]    ; adcReader:adc|adcData[3]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; adcReader:adc|adcData[2]    ; adcReader:adc|adcData[2]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; adcReader:adc|adcData[1]    ; adcReader:adc|adcData[1]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; adcReader:adc|adcData[0]    ; adcReader:adc|adcData[0]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; adcReader:adc|adcCS         ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.307      ;
; 0.193 ; adcReader:adc|state.bit5    ; adcReader:adc|adcData[5]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.317      ;
; 0.194 ; adcReader:adc|state.sgl     ; adcReader:adc|state.odd     ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; adcReader:adc|state.bit2    ; adcReader:adc|state.bit1    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; adcReader:adc|state.bit3    ; adcReader:adc|state.bit2    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; adcReader:adc|state.bit6    ; adcReader:adc|state.bit5    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; adcReader:adc|state.bit6    ; adcReader:adc|adcData[6]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; adcReader:adc|state.bit3    ; adcReader:adc|adcData[3]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; adcReader:adc|state.bit2    ; adcReader:adc|adcData[2]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; adcReader:adc|state.reset   ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.318      ;
; 0.195 ; adcReader:adc|state.bit5    ; adcReader:adc|state.bit4    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.319      ;
; 0.196 ; adcReader:adc|state.bit4    ; adcReader:adc|state.bit3    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.320      ;
; 0.196 ; adcReader:adc|state.bit4    ; adcReader:adc|adcData[4]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.320      ;
; 0.198 ; adcReader:adc|state.cs      ; adcReader:adc|state.start   ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.322      ;
; 0.198 ; adcReader:adc|state.reset   ; adcReader:adc|state.cs      ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.322      ;
; 0.202 ; adcReader:adc|state.bit1    ; adcReader:adc|adcData[1]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.326      ;
; 0.253 ; adcReader:adc|state.msbf    ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.377      ;
; 0.253 ; adcReader:adc|state.msbf    ; adcReader:adc|state.nullbit ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.377      ;
; 0.267 ; adcReader:adc|state.odd     ; adcReader:adc|state.msbf    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.391      ;
; 0.268 ; adcReader:adc|state.start   ; adcReader:adc|state.sgl     ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.392      ;
; 0.274 ; adcReader:adc|state.bit1    ; adcReader:adc|state.bit0    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.042      ; 0.400      ;
; 0.275 ; adcReader:adc|state.bit7    ; adcReader:adc|state.bit6    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.038      ; 0.397      ;
; 0.275 ; adcReader:adc|state.bit7    ; adcReader:adc|adcData[7]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.038      ; 0.397      ;
; 0.318 ; adcReader:adc|state.cs      ; adcReader:adc|adcCS         ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.442      ;
; 0.329 ; adcReader:adc|state.nullbit ; adcReader:adc|state.bit7    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.453      ;
; 0.337 ; adcReader:adc|state.sgl     ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.461      ;
; 0.358 ; adcReader:adc|state.bit0    ; adcReader:adc|state.reset   ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.482      ;
; 0.366 ; adcReader:adc|state.bit0    ; adcReader:adc|adcData[0]    ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.038      ; 0.488      ;
; 0.375 ; adcReader:adc|state.nullbit ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.499      ;
; 0.429 ; adcReader:adc|state.odd     ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.553      ;
; 0.459 ; adcReader:adc|state.start   ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.583      ;
; 0.511 ; adcReader:adc|adcOut        ; adcReader:adc|adcOut        ; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 0.000        ; 0.040      ; 0.635      ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                               ;
+-------+--------------------------------------+--------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.198 ; clockDivider:clockDivide|counter[24] ; clockDivider:clockDivide|counter[24] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.325      ;
; 0.290 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|counter[13] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.417      ;
; 0.290 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|counter[11] ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|counter[9]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[12] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.291 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|counter[17] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.292 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[2]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[7]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[10] ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[18] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.292 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|counter[19] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.292 ; clockDivider:clockDivide|counter[23] ; clockDivider:clockDivide|counter[23] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.293 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[1]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[3]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[4]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[5]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[16] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.420      ;
; 0.293 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[20] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.420      ;
; 0.293 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|counter[21] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.420      ;
; 0.294 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[8]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.301 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|counter[6]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.305 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[0]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.361 ; clockDivider:clockDivide|counter[22] ; clockDivider:clockDivide|counter[22] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.488      ;
; 0.364 ; clockDivider:clockDivide|counter[14] ; clockDivider:clockDivide|counter[14] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.491      ;
; 0.367 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[15] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.494      ;
; 0.436 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|counter[12] ; clk                               ; clk         ; 0.000        ; 0.045      ; 0.565      ;
; 0.439 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|counter[14] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.566      ;
; 0.440 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|counter[10] ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.566      ;
; 0.440 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|counter[18] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.567      ;
; 0.441 ; clockDivider:clockDivide|counter[23] ; clockDivider:clockDivide|counter[24] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.568      ;
; 0.441 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|counter[20] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.568      ;
; 0.441 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[8]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[2]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[4]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[6]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|counter[22] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.569      ;
; 0.449 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[13] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.576      ;
; 0.450 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[11] ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[19] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.577      ;
; 0.450 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[3]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[12] ; clk                               ; clk         ; 0.000        ; 0.045      ; 0.579      ;
; 0.451 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[17] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.578      ;
; 0.451 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[5]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[21] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.578      ;
; 0.452 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[9]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[1]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[14] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.579      ;
; 0.453 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[20] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.580      ;
; 0.453 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[4]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[18] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.581      ;
; 0.454 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[6]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[22] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.581      ;
; 0.455 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[10] ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[2]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.459 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|counter[7]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.462 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|counter[8]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.474 ; clockDivider:clockDivide|CLK_50HZ    ; clockDivider:clockDivide|CLK_50HZ    ; clockDivider:clockDivide|CLK_50HZ ; clk         ; 0.000        ; 1.654      ; 2.347      ;
; 0.499 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|counter[13] ; clk                               ; clk         ; 0.000        ; 0.045      ; 0.628      ;
; 0.502 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|counter[15] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.629      ;
; 0.502 ; clockDivider:clockDivide|counter[11] ; clockDivider:clockDivide|counter[14] ; clk                               ; clk         ; 0.000        ; 0.045      ; 0.631      ;
; 0.503 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|counter[11] ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.629      ;
; 0.503 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|counter[19] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.630      ;
; 0.503 ; clockDivider:clockDivide|counter[9]  ; clockDivider:clockDivide|counter[12] ; clk                               ; clk         ; 0.000        ; 0.045      ; 0.632      ;
; 0.504 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|counter[21] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.631      ;
; 0.504 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[9]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|counter[23] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.632      ;
; 0.505 ; clockDivider:clockDivide|counter[13] ; clockDivider:clockDivide|counter[16] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.632      ;
; 0.505 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[3]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[5]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[7]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; clockDivider:clockDivide|counter[17] ; clockDivider:clockDivide|counter[20] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.633      ;
; 0.507 ; clockDivider:clockDivide|counter[19] ; clockDivider:clockDivide|counter[22] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.634      ;
; 0.507 ; clockDivider:clockDivide|counter[7]  ; clockDivider:clockDivide|counter[10] ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; clockDivider:clockDivide|counter[21] ; clockDivider:clockDivide|counter[24] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.635      ;
; 0.508 ; clockDivider:clockDivide|counter[1]  ; clockDivider:clockDivide|counter[4]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; clockDivider:clockDivide|counter[3]  ; clockDivider:clockDivide|counter[6]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; clockDivider:clockDivide|counter[5]  ; clockDivider:clockDivide|counter[8]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.634      ;
; 0.513 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[13] ; clk                               ; clk         ; 0.000        ; 0.045      ; 0.642      ;
; 0.515 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[15] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.642      ;
; 0.516 ; clockDivider:clockDivide|counter[10] ; clockDivider:clockDivide|counter[14] ; clk                               ; clk         ; 0.000        ; 0.045      ; 0.645      ;
; 0.516 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[21] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.643      ;
; 0.516 ; clockDivider:clockDivide|counter[15] ; clockDivider:clockDivide|counter[16] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.643      ;
; 0.516 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[5]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[19] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.644      ;
; 0.517 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[23] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.644      ;
; 0.517 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[7]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[11] ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; clockDivider:clockDivide|counter[8]  ; clockDivider:clockDivide|counter[12] ; clk                               ; clk         ; 0.000        ; 0.045      ; 0.647      ;
; 0.518 ; clockDivider:clockDivide|counter[12] ; clockDivider:clockDivide|counter[16] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.645      ;
; 0.518 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[3]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.644      ;
; 0.519 ; clockDivider:clockDivide|counter[22] ; clockDivider:clockDivide|counter[23] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.646      ;
; 0.519 ; clockDivider:clockDivide|counter[18] ; clockDivider:clockDivide|counter[22] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.646      ;
; 0.519 ; clockDivider:clockDivide|counter[2]  ; clockDivider:clockDivide|counter[6]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; clockDivider:clockDivide|counter[16] ; clockDivider:clockDivide|counter[20] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.647      ;
; 0.520 ; clockDivider:clockDivide|counter[20] ; clockDivider:clockDivide|counter[24] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.647      ;
; 0.520 ; clockDivider:clockDivide|counter[4]  ; clockDivider:clockDivide|counter[8]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.646      ;
; 0.521 ; clockDivider:clockDivide|counter[0]  ; clockDivider:clockDivide|counter[4]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.647      ;
; 0.522 ; clockDivider:clockDivide|counter[14] ; clockDivider:clockDivide|counter[15] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.649      ;
; 0.522 ; clockDivider:clockDivide|counter[22] ; clockDivider:clockDivide|counter[24] ; clk                               ; clk         ; 0.000        ; 0.043      ; 0.649      ;
; 0.525 ; clockDivider:clockDivide|counter[6]  ; clockDivider:clockDivide|counter[9]  ; clk                               ; clk         ; 0.000        ; 0.042      ; 0.651      ;
+-------+--------------------------------------+--------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                              ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; -3.804  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  clk                               ; -3.804  ; 0.198 ; N/A      ; N/A     ; -3.000              ;
;  clockDivider:clockDivide|CLK_50HZ ; -0.596  ; 0.183 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                    ; -72.907 ; 0.0   ; 0.0      ; 0.0     ; -68.535             ;
;  clk                               ; -71.116 ; 0.000 ; N/A      ; N/A     ; -36.410             ;
;  clockDivider:clockDivide|CLK_50HZ ; -1.791  ; 0.000 ; N/A      ; N/A     ; -32.125             ;
+------------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; adcOut        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adcCS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adcData[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adcData[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adcData[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adcData[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adcData[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adcData[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adcData[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adcData[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adcClk        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcIn                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adcOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; adcCS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; adcData[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; adcData[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; adcData[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; adcData[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; adcData[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; adcData[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; adcData[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; adcData[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; adcClk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adcOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; adcCS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; adcData[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; adcData[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; adcData[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; adcData[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; adcData[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; adcData[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; adcData[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; adcData[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; adcClk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adcOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adcCS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adcData[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adcData[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adcData[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adcData[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adcData[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adcData[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adcData[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adcData[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adcClk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk                               ; clk                               ; 975      ; 0        ; 0        ; 0        ;
; clockDivider:clockDivide|CLK_50HZ ; clk                               ; 1        ; 1        ; 0        ; 0        ;
; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 40       ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk                               ; clk                               ; 975      ; 0        ; 0        ; 0        ;
; clockDivider:clockDivide|CLK_50HZ ; clk                               ; 1        ; 1        ; 0        ; 0        ;
; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; 40       ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                       ;
+-----------------------------------+-----------------------------------+------+-------------+
; Target                            ; Clock                             ; Type ; Status      ;
+-----------------------------------+-----------------------------------+------+-------------+
; clk                               ; clk                               ; Base ; Constrained ;
; clockDivider:clockDivide|CLK_50HZ ; clockDivider:clockDivide|CLK_50HZ ; Base ; Constrained ;
+-----------------------------------+-----------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; adcIn      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adcCS       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcClk      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcOut      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; adcIn      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adcCS       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcClk      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcData[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adcOut      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Sat Feb 29 15:59:21 2020
Info: Command: quartus_sta project1 -c project1
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clockDivider:clockDivide|CLK_50HZ clockDivider:clockDivide|CLK_50HZ
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.804
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.804             -71.116 clk 
    Info (332119):    -0.596              -1.791 clockDivider:clockDivide|CLK_50HZ 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.405               0.000 clockDivider:clockDivide|CLK_50HZ 
    Info (332119):     0.441               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.410 clk 
    Info (332119):    -1.285             -32.125 clockDivider:clockDivide|CLK_50HZ 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.455             -63.265 clk 
    Info (332119):    -0.440              -0.891 clockDivider:clockDivide|CLK_50HZ 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clockDivider:clockDivide|CLK_50HZ 
    Info (332119):     0.399               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.410 clk 
    Info (332119):    -1.285             -32.125 clockDivider:clockDivide|CLK_50HZ 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.409             -19.877 clk 
    Info (332119):     0.227               0.000 clockDivider:clockDivide|CLK_50HZ 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clockDivider:clockDivide|CLK_50HZ 
    Info (332119):     0.198               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.598 clk 
    Info (332119):    -1.000             -25.000 clockDivider:clockDivide|CLK_50HZ 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4881 megabytes
    Info: Processing ended: Sat Feb 29 15:59:23 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


