Timing Analyzer report for crc
Wed May 15 14:57:57 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; crc                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6F17C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 24          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
;     Processors 3-16        ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 239.81 MHz ; 239.81 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.170 ; -270.762           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.432 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -188.875                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                          ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.170 ; uart_receive:inst1|cnt[10]   ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.406      ; 4.577      ;
; -3.108 ; uart_receive:inst1|cnt[10]   ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.395      ; 4.504      ;
; -3.080 ; uart_receive:inst1|cnt[8]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.406      ; 4.487      ;
; -3.061 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[4]        ; clk          ; clk         ; 1.000        ; -0.579     ; 3.483      ;
; -3.061 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[6]        ; clk          ; clk         ; 1.000        ; -0.579     ; 3.483      ;
; -3.061 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[7]        ; clk          ; clk         ; 1.000        ; -0.579     ; 3.483      ;
; -3.061 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[8]        ; clk          ; clk         ; 1.000        ; -0.579     ; 3.483      ;
; -3.040 ; uart_receive:inst1|cnt[8]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.395      ; 4.436      ;
; -3.034 ; uart_receive:inst1|cnt[6]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.406      ; 4.441      ;
; -2.979 ; uart_receive:inst1|cnt[4]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.406      ; 4.386      ;
; -2.972 ; uart_receive:inst1|cnt[6]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.395      ; 4.368      ;
; -2.960 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.590     ; 3.371      ;
; -2.958 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.590     ; 3.369      ;
; -2.957 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.578     ; 3.380      ;
; -2.957 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.578     ; 3.380      ;
; -2.957 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.578     ; 3.380      ;
; -2.957 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.578     ; 3.380      ;
; -2.957 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.578     ; 3.380      ;
; -2.957 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.578     ; 3.380      ;
; -2.957 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.578     ; 3.380      ;
; -2.957 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.578     ; 3.380      ;
; -2.957 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.578     ; 3.380      ;
; -2.957 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.578     ; 3.380      ;
; -2.957 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.578     ; 3.380      ;
; -2.957 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[12]  ; clk          ; clk         ; 1.000        ; -0.578     ; 3.380      ;
; -2.946 ; uart_receive:inst1|cnt[4]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.395      ; 4.342      ;
; -2.937 ; uart_receive:inst1|rx_buf[0] ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; -0.102     ; 3.836      ;
; -2.933 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.589     ; 3.345      ;
; -2.917 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.590     ; 3.328      ;
; -2.916 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.590     ; 3.327      ;
; -2.916 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.590     ; 3.327      ;
; -2.898 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.575     ; 3.324      ;
; -2.897 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.575     ; 3.323      ;
; -2.890 ; uart_receive:inst1|cnt[2]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.407      ; 4.298      ;
; -2.889 ; uart_receive:inst1|cnt[9]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.406      ; 4.296      ;
; -2.881 ; uart_receive:inst1|cnt[5]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.406      ; 4.288      ;
; -2.854 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|sfg[4]        ; clk          ; clk         ; 1.000        ; -0.083     ; 3.772      ;
; -2.854 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|sfg[6]        ; clk          ; clk         ; 1.000        ; -0.083     ; 3.772      ;
; -2.854 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|sfg[7]        ; clk          ; clk         ; 1.000        ; -0.083     ; 3.772      ;
; -2.854 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|sfg[8]        ; clk          ; clk         ; 1.000        ; -0.083     ; 3.772      ;
; -2.842 ; maichong:inst5|cnt[4]        ; maichong:inst5|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.762      ;
; -2.842 ; maichong:inst5|cnt[4]        ; maichong:inst5|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.762      ;
; -2.841 ; uart_receive:inst1|cnt[10]   ; uart_receive:inst1|state.10   ; clk          ; clk         ; 1.000        ; 0.395      ; 4.237      ;
; -2.840 ; uart_receive:inst1|cnt[7]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.406      ; 4.247      ;
; -2.836 ; maichong:inst5|cnt[15]       ; maichong:inst5|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.576     ; 3.261      ;
; -2.836 ; maichong:inst5|cnt[15]       ; maichong:inst5|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.576     ; 3.261      ;
; -2.829 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[0]        ; clk          ; clk         ; 1.000        ; -0.579     ; 3.251      ;
; -2.829 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[1]        ; clk          ; clk         ; 1.000        ; -0.579     ; 3.251      ;
; -2.829 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[2]        ; clk          ; clk         ; 1.000        ; -0.579     ; 3.251      ;
; -2.829 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[3]        ; clk          ; clk         ; 1.000        ; -0.579     ; 3.251      ;
; -2.829 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[5]        ; clk          ; clk         ; 1.000        ; -0.579     ; 3.251      ;
; -2.829 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|cnt[3]        ; clk          ; clk         ; 1.000        ; -0.579     ; 3.251      ;
; -2.829 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|cnt[2]        ; clk          ; clk         ; 1.000        ; -0.579     ; 3.251      ;
; -2.829 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|cnt[1]        ; clk          ; clk         ; 1.000        ; -0.579     ; 3.251      ;
; -2.829 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|cnt[0]        ; clk          ; clk         ; 1.000        ; -0.579     ; 3.251      ;
; -2.828 ; uart_receive:inst1|cnt[2]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.396      ; 4.225      ;
; -2.827 ; uart_receive:inst1|cnt[9]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.395      ; 4.223      ;
; -2.821 ; uart_receive:inst1|cnt3[0]   ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; -0.102     ; 3.720      ;
; -2.819 ; uart_receive:inst1|cnt[5]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.395      ; 4.215      ;
; -2.807 ; uart_receive:inst1|cnt[3]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.407      ; 4.215      ;
; -2.787 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[25]        ; clk          ; clk         ; 1.000        ; -0.574     ; 3.214      ;
; -2.786 ; uart_receive:inst1|cnt[8]    ; uart_receive:inst1|state.10   ; clk          ; clk         ; 1.000        ; 0.395      ; 4.182      ;
; -2.786 ; uart_send:inst2|send_cnt[4]  ; uart_send:inst2|sfg[4]        ; clk          ; clk         ; 1.000        ; -0.083     ; 3.704      ;
; -2.786 ; uart_send:inst2|send_cnt[4]  ; uart_send:inst2|sfg[6]        ; clk          ; clk         ; 1.000        ; -0.083     ; 3.704      ;
; -2.786 ; uart_send:inst2|send_cnt[4]  ; uart_send:inst2|sfg[7]        ; clk          ; clk         ; 1.000        ; -0.083     ; 3.704      ;
; -2.786 ; uart_send:inst2|send_cnt[4]  ; uart_send:inst2|sfg[8]        ; clk          ; clk         ; 1.000        ; -0.083     ; 3.704      ;
; -2.778 ; uart_receive:inst1|cnt[7]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.395      ; 4.174      ;
; -2.778 ; uart_receive:inst1|rx_buf[1] ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; -0.102     ; 3.677      ;
; -2.759 ; uart_receive:inst1|cnt3[0]   ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; -0.113     ; 3.647      ;
; -2.751 ; maichong:inst5|cnt[14]       ; maichong:inst5|cnt[25]        ; clk          ; clk         ; 1.000        ; -0.574     ; 3.178      ;
; -2.750 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.669      ;
; -2.750 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.669      ;
; -2.750 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.669      ;
; -2.750 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.669      ;
; -2.750 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.669      ;
; -2.750 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.669      ;
; -2.750 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.669      ;
; -2.750 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.669      ;
; -2.750 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.669      ;
; -2.750 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.669      ;
; -2.750 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.669      ;
; -2.750 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.669      ;
; -2.749 ; uart_receive:inst1|cnt[0]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.407      ; 4.157      ;
; -2.745 ; uart_receive:inst1|cnt[3]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.396      ; 4.142      ;
; -2.741 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[3]     ; clk          ; clk         ; 1.000        ; -0.590     ; 3.152      ;
; -2.741 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[2]     ; clk          ; clk         ; 1.000        ; -0.590     ; 3.152      ;
; -2.740 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[1]     ; clk          ; clk         ; 1.000        ; -0.590     ; 3.151      ;
; -2.740 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.590     ; 3.151      ;
; -2.738 ; uart_receive:inst1|cnt[0]    ; uart_receive:inst1|cnt[7]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.658      ;
; -2.735 ; uart_send:inst2|send_cnt[5]  ; uart_send:inst2|sfg[4]        ; clk          ; clk         ; 1.000        ; -0.083     ; 3.653      ;
; -2.735 ; uart_send:inst2|send_cnt[5]  ; uart_send:inst2|sfg[6]        ; clk          ; clk         ; 1.000        ; -0.083     ; 3.653      ;
; -2.735 ; uart_send:inst2|send_cnt[5]  ; uart_send:inst2|sfg[7]        ; clk          ; clk         ; 1.000        ; -0.083     ; 3.653      ;
; -2.735 ; uart_send:inst2|send_cnt[5]  ; uart_send:inst2|sfg[8]        ; clk          ; clk         ; 1.000        ; -0.083     ; 3.653      ;
; -2.724 ; uart_receive:inst1|state.01  ; uart_receive:inst1|cnt3[0]    ; clk          ; clk         ; 1.000        ; -0.090     ; 3.635      ;
; -2.723 ; uart_receive:inst1|state.01  ; uart_receive:inst1|cnt3[1]    ; clk          ; clk         ; 1.000        ; -0.090     ; 3.634      ;
; -2.723 ; uart_receive:inst1|cnt[0]    ; uart_receive:inst1|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.643      ;
; -2.723 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[9]         ; clk          ; clk         ; 1.000        ; -0.575     ; 3.149      ;
; -2.721 ; uart_receive:inst1|cnt[10]   ; uart_receive:inst1|samples[1] ; clk          ; clk         ; 1.000        ; 0.366      ; 4.088      ;
; -2.721 ; uart_receive:inst1|cnt[10]   ; uart_receive:inst1|samples[0] ; clk          ; clk         ; 1.000        ; 0.366      ; 4.088      ;
; -2.712 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[15]        ; clk          ; clk         ; 1.000        ; -0.100     ; 3.613      ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; uart_receive:inst1|state.00    ; uart_receive:inst1|state.00    ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; uart_receive:inst1|cnt3[1]     ; uart_receive:inst1|cnt3[1]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; uart_receive:inst1|cnt3[0]     ; uart_receive:inst1|cnt3[0]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; clear_key:inst4|last_key       ; clear_key:inst4|last_key       ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_receive:inst1|data_en     ; uart_receive:inst1|data_en     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_receive:inst1|state.01    ; uart_receive:inst1|state.01    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_receive:inst1|state.10    ; uart_receive:inst1|state.10    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_receive:inst1|rev_cnt[2]  ; uart_receive:inst1|rev_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_receive:inst1|rev_cnt[1]  ; uart_receive:inst1|rev_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; uart_send:inst2|busy           ; uart_send:inst2|busy           ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.445 ; uart_receive:inst1|rev_cnt[0]  ; uart_receive:inst1|rev_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.101      ; 0.758      ;
; 0.445 ; uart_receive:inst1|state.11    ; uart_receive:inst1|state.11    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.758      ;
; 0.452 ; uart_send:inst2|cnt[1]         ; uart_send:inst2|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; clear_key:inst4|clear_key      ; clear_key:inst4|clear_key      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.464 ; uart_send:inst2|cnt[0]         ; uart_send:inst2|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.501 ; uart_send:inst2|sfg[1]         ; uart_send:inst2|sfg[0]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.502 ; xiajiang:inst6|d               ; xiajiang:inst6|c               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.507 ; uart_send:inst2|send_cnt[12]   ; uart_send:inst2|send_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.508 ; uart_receive:inst1|state.01    ; uart_receive:inst1|data_en     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.821      ;
; 0.509 ; maichong:inst5|cnt[25]         ; maichong:inst5|cnt[25]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; uart_receive:inst1|data_sfg[6] ; uart_receive:inst1|data_sfg[5] ; clk          ; clk         ; 0.000        ; 0.101      ; 0.822      ;
; 0.517 ; uart_send:inst2|cnt[0]         ; uart_send:inst2|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.811      ;
; 0.525 ; crc:inst3|r_data_out[5]        ; crc_initial[5]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.819      ;
; 0.526 ; crc:inst3|r_data_out[3]        ; crc_initial[3]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.820      ;
; 0.583 ; crc:inst3|r_dout_vld           ; crc_initial[1]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.876      ;
; 0.633 ; maichong:inst5|cnt[22]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.420      ;
; 0.640 ; uart_send:inst2|sfg[8]         ; uart_send:inst2|sfg[7]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.934      ;
; 0.650 ; crc_initial[3]                 ; crc:inst3|r_data_out[5]        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.944      ;
; 0.656 ; crc_initial[6]                 ; crc:inst3|r_data_out[6]        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.950      ;
; 0.694 ; uart_receive:inst1|rx_buf[0]   ; uart_receive:inst1|rx_buf[1]   ; clk          ; clk         ; 0.000        ; 0.102      ; 1.008      ;
; 0.705 ; uart_receive:inst1|data_sfg[4] ; uart_receive:inst1|data_sfg[3] ; clk          ; clk         ; 0.000        ; 0.101      ; 1.018      ;
; 0.712 ; uart_receive:inst1|samples[0]  ; uart_receive:inst1|samples[1]  ; clk          ; clk         ; 0.000        ; 0.100      ; 1.024      ;
; 0.728 ; maichong:inst5|cnt[23]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.101      ; 1.041      ;
; 0.738 ; maichong:inst5|cnt[21]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.525      ;
; 0.739 ; uart_send:inst2|sfg[3]         ; uart_send:inst2|sfg[2]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.740 ; uart_send:inst2|sfg[7]         ; uart_send:inst2|sfg[6]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.034      ;
; 0.741 ; uart_send:inst2|sfg[2]         ; uart_send:inst2|sfg[1]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.035      ;
; 0.743 ; uart_send:inst2|send_cnt[9]    ; uart_send:inst2|send_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; uart_send:inst2|send_cnt[11]   ; uart_send:inst2|send_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; uart_send:inst2|send_cnt[1]    ; uart_send:inst2|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; uart_send:inst2|send_cnt[3]    ; uart_send:inst2|send_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.745 ; maichong:inst5|cnt[17]         ; maichong:inst5|cnt[17]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; uart_send:inst2|send_cnt[4]    ; uart_send:inst2|send_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; uart_send:inst2|send_cnt[5]    ; uart_send:inst2|send_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; uart_send:inst2|send_cnt[7]    ; uart_send:inst2|send_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; maichong:inst5|cnt[18]         ; maichong:inst5|cnt[18]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; maichong:inst5|cnt[16]         ; maichong:inst5|cnt[16]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; maichong:inst5|cnt[5]          ; maichong:inst5|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; uart_send:inst2|send_cnt[10]   ; uart_send:inst2|send_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.747 ; uart_send:inst2|send_cnt[2]    ; uart_send:inst2|send_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.747 ; uart_send:inst2|send_cnt[8]    ; uart_send:inst2|send_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.747 ; maichong:inst5|cnt[21]         ; maichong:inst5|cnt[21]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_receive:inst1|rev_cnt[1]  ; uart_receive:inst1|rev_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.060      ;
; 0.748 ; uart_send:inst2|send_cnt[6]    ; uart_send:inst2|send_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.042      ;
; 0.748 ; uart_receive:inst1|rx_buf[1]   ; uart_receive:inst1|samples[0]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.020      ;
; 0.749 ; maichong:inst5|cnt[20]         ; maichong:inst5|cnt[20]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.750 ; uart_send:inst2|send_cnt[0]    ; uart_send:inst2|send_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.102      ; 1.064      ;
; 0.752 ; uart_receive:inst1|rev_cnt[0]  ; uart_receive:inst1|rev_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.065      ;
; 0.754 ; uart_receive:inst1|rev_cnt[0]  ; uart_receive:inst1|rev_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.067      ;
; 0.756 ; maichong:inst5|cnt[20]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.543      ;
; 0.761 ; maichong:inst5|cnt[13]         ; maichong:inst5|cnt[13]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; maichong:inst5|cnt[3]          ; maichong:inst5|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; maichong:inst5|cnt[12]         ; maichong:inst5|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; maichong:inst5|cnt[11]         ; maichong:inst5|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; maichong:inst5|cnt[10]         ; maichong:inst5|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; maichong:inst5|cnt[1]          ; maichong:inst5|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; maichong:inst5|cnt[7]          ; maichong:inst5|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; maichong:inst5|cnt[2]          ; maichong:inst5|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.765 ; crc:inst3|r_data_out[6]        ; crc_initial[6]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; maichong:inst5|cnt[24]         ; maichong:inst5|cnt[24]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; maichong:inst5|cnt[22]         ; maichong:inst5|cnt[22]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; crc:inst3|r_data_out[1]        ; crc_initial[1]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.768 ; crc:inst3|r_data_out[4]        ; crc_initial[4]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.062      ;
; 0.775 ; crc_initial[6]                 ; crc:inst3|r_data_out[7]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.069      ;
; 0.775 ; xiajiang:inst6|c               ; crc:inst3|r_data_out[1]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.068      ;
; 0.777 ; uart_send:inst2|cnt[3]         ; uart_send:inst2|busy           ; clk          ; clk         ; 0.000        ; 0.536      ; 1.525      ;
; 0.779 ; maichong:inst5|cnt[0]          ; maichong:inst5|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.072      ;
; 0.788 ; tx_data_en~reg0                ; uart_send:inst2|busy           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.100      ;
; 0.820 ; crc:inst3|r_dout_vld           ; crc_initial[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.113      ;
; 0.821 ; crc:inst3|r_dout_vld           ; crc_initial[2]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.114      ;
; 0.825 ; crc:inst3|r_dout_vld           ; crc_initial[7]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.118      ;
; 0.832 ; uart_receive:inst1|data_sfg[3] ; uart_receive:inst1|data_sfg[2] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.142      ;
; 0.837 ; uart_receive:inst1|state.10    ; uart_receive:inst1|data_en     ; clk          ; clk         ; 0.000        ; 0.101      ; 1.150      ;
; 0.838 ; crc_initial[4]                 ; crc:inst3|r_data_out[4]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.132      ;
; 0.854 ; crc:inst3|r_data_out[1]        ; tx_data[1]~reg0                ; clk          ; clk         ; 0.000        ; 0.587      ; 1.653      ;
; 0.879 ; uart_send:inst2|sfg[5]         ; uart_send:inst2|sfg[4]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.173      ;
; 0.880 ; crc:inst3|r_data_out[6]        ; tx_data[6]~reg0                ; clk          ; clk         ; 0.000        ; 0.588      ; 1.680      ;
; 0.880 ; uart_receive:inst1|data_sfg[7] ; uart_receive:inst1|data_sfg[6] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.190      ;
; 0.893 ; maichong:inst5|cnt[18]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.680      ;
; 0.900 ; crc:inst3|r_data_out[7]        ; crc_initial[7]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.194      ;
; 0.904 ; crc:inst3|r_data_out[3]        ; tx_data[3]~reg0                ; clk          ; clk         ; 0.000        ; 0.588      ; 1.704      ;
; 0.913 ; uart_receive:inst1|data_out[6] ; crc:inst3|r_data_out[0]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.206      ;
; 0.926 ; uart_receive:inst1|data_sfg[1] ; uart_receive:inst1|data_sfg[0] ; clk          ; clk         ; 0.000        ; 0.101      ; 1.239      ;
; 0.930 ; crc:inst3|r_data_out[5]        ; tx_data[5]~reg0                ; clk          ; clk         ; 0.000        ; 0.588      ; 1.730      ;
; 0.944 ; crc:inst3|r_dout_vld           ; crc_initial[3]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.944 ; crc:inst3|r_dout_vld           ; crc_initial[4]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.945 ; maichong:inst5|cnt[19]         ; maichong:inst5|cnt[19]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.238      ;
; 0.948 ; crc:inst3|r_dout_vld           ; crc_initial[5]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.948 ; crc:inst3|r_dout_vld           ; crc_initial[6]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.949 ; uart_send:inst2|sfg[4]         ; uart_send:inst2|sfg[3]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.243      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 257.6 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.882 ; -241.897          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -188.875                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                           ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.882 ; uart_receive:inst1|cnt[10]   ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.384      ; 4.268      ;
; -2.826 ; uart_receive:inst1|cnt[8]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.384      ; 4.212      ;
; -2.797 ; uart_receive:inst1|cnt[10]   ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.372      ; 4.171      ;
; -2.741 ; uart_receive:inst1|cnt[8]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.372      ; 4.115      ;
; -2.740 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[4]        ; clk          ; clk         ; 1.000        ; -0.541     ; 3.201      ;
; -2.740 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[6]        ; clk          ; clk         ; 1.000        ; -0.541     ; 3.201      ;
; -2.740 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[7]        ; clk          ; clk         ; 1.000        ; -0.541     ; 3.201      ;
; -2.740 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[8]        ; clk          ; clk         ; 1.000        ; -0.541     ; 3.201      ;
; -2.735 ; uart_receive:inst1|cnt[6]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.384      ; 4.121      ;
; -2.700 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.549     ; 3.153      ;
; -2.699 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.549     ; 3.152      ;
; -2.689 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.549     ; 3.142      ;
; -2.678 ; uart_receive:inst1|cnt[4]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.384      ; 4.064      ;
; -2.666 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.549     ; 3.119      ;
; -2.666 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.549     ; 3.119      ;
; -2.666 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.549     ; 3.119      ;
; -2.650 ; uart_receive:inst1|cnt[6]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.372      ; 4.024      ;
; -2.646 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.108      ;
; -2.646 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.540     ; 3.108      ;
; -2.646 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.540     ; 3.108      ;
; -2.646 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.540     ; 3.108      ;
; -2.646 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.540     ; 3.108      ;
; -2.646 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.540     ; 3.108      ;
; -2.646 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.540     ; 3.108      ;
; -2.646 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.540     ; 3.108      ;
; -2.646 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.540     ; 3.108      ;
; -2.646 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.540     ; 3.108      ;
; -2.646 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.108      ;
; -2.646 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[12]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.108      ;
; -2.645 ; uart_receive:inst1|cnt[5]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.384      ; 4.031      ;
; -2.635 ; maichong:inst5|cnt[15]       ; maichong:inst5|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.539     ; 3.098      ;
; -2.635 ; maichong:inst5|cnt[15]       ; maichong:inst5|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.539     ; 3.098      ;
; -2.635 ; uart_receive:inst1|cnt[9]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.384      ; 4.021      ;
; -2.623 ; uart_receive:inst1|cnt[2]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.387      ; 4.012      ;
; -2.601 ; uart_receive:inst1|cnt3[0]   ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; -0.092     ; 3.511      ;
; -2.599 ; uart_receive:inst1|rx_buf[0] ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; -0.092     ; 3.509      ;
; -2.593 ; uart_receive:inst1|cnt[4]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.372      ; 3.967      ;
; -2.570 ; uart_receive:inst1|cnt[3]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.387      ; 3.959      ;
; -2.569 ; uart_receive:inst1|cnt[7]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.384      ; 3.955      ;
; -2.568 ; maichong:inst5|cnt[4]        ; maichong:inst5|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.073     ; 3.497      ;
; -2.568 ; maichong:inst5|cnt[4]        ; maichong:inst5|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.073     ; 3.497      ;
; -2.563 ; uart_receive:inst1|cnt[10]   ; uart_receive:inst1|state.10   ; clk          ; clk         ; 1.000        ; 0.372      ; 3.937      ;
; -2.560 ; uart_receive:inst1|cnt[5]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.372      ; 3.934      ;
; -2.550 ; uart_receive:inst1|cnt[9]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.372      ; 3.924      ;
; -2.538 ; uart_receive:inst1|cnt[2]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.915      ;
; -2.535 ; uart_receive:inst1|state.01  ; uart_receive:inst1|cnt3[0]    ; clk          ; clk         ; 1.000        ; -0.079     ; 3.458      ;
; -2.534 ; uart_receive:inst1|state.01  ; uart_receive:inst1|cnt3[1]    ; clk          ; clk         ; 1.000        ; -0.079     ; 3.457      ;
; -2.527 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|sfg[4]        ; clk          ; clk         ; 1.000        ; -0.074     ; 3.455      ;
; -2.527 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|sfg[6]        ; clk          ; clk         ; 1.000        ; -0.074     ; 3.455      ;
; -2.527 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|sfg[7]        ; clk          ; clk         ; 1.000        ; -0.074     ; 3.455      ;
; -2.527 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|sfg[8]        ; clk          ; clk         ; 1.000        ; -0.074     ; 3.455      ;
; -2.523 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.538     ; 2.987      ;
; -2.523 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.538     ; 2.987      ;
; -2.516 ; uart_receive:inst1|cnt3[0]   ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; -0.104     ; 3.414      ;
; -2.510 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[0]        ; clk          ; clk         ; 1.000        ; -0.540     ; 2.972      ;
; -2.510 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[1]        ; clk          ; clk         ; 1.000        ; -0.540     ; 2.972      ;
; -2.510 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[2]        ; clk          ; clk         ; 1.000        ; -0.540     ; 2.972      ;
; -2.510 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[3]        ; clk          ; clk         ; 1.000        ; -0.540     ; 2.972      ;
; -2.510 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[5]        ; clk          ; clk         ; 1.000        ; -0.540     ; 2.972      ;
; -2.510 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|cnt[3]        ; clk          ; clk         ; 1.000        ; -0.540     ; 2.972      ;
; -2.510 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|cnt[2]        ; clk          ; clk         ; 1.000        ; -0.540     ; 2.972      ;
; -2.510 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|cnt[1]        ; clk          ; clk         ; 1.000        ; -0.540     ; 2.972      ;
; -2.510 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|cnt[0]        ; clk          ; clk         ; 1.000        ; -0.540     ; 2.972      ;
; -2.508 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[3]     ; clk          ; clk         ; 1.000        ; -0.552     ; 2.958      ;
; -2.507 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[2]     ; clk          ; clk         ; 1.000        ; -0.552     ; 2.957      ;
; -2.507 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[1]     ; clk          ; clk         ; 1.000        ; -0.552     ; 2.957      ;
; -2.507 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.552     ; 2.957      ;
; -2.507 ; uart_receive:inst1|cnt[8]    ; uart_receive:inst1|state.10   ; clk          ; clk         ; 1.000        ; 0.372      ; 3.881      ;
; -2.504 ; uart_receive:inst1|cnt[0]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.387      ; 3.893      ;
; -2.501 ; uart_send:inst2|send_cnt[4]  ; uart_send:inst2|sfg[4]        ; clk          ; clk         ; 1.000        ; -0.074     ; 3.429      ;
; -2.501 ; uart_send:inst2|send_cnt[4]  ; uart_send:inst2|sfg[6]        ; clk          ; clk         ; 1.000        ; -0.074     ; 3.429      ;
; -2.501 ; uart_send:inst2|send_cnt[4]  ; uart_send:inst2|sfg[7]        ; clk          ; clk         ; 1.000        ; -0.074     ; 3.429      ;
; -2.501 ; uart_send:inst2|send_cnt[4]  ; uart_send:inst2|sfg[8]        ; clk          ; clk         ; 1.000        ; -0.074     ; 3.429      ;
; -2.486 ; maichong:inst5|cnt[15]       ; maichong:inst5|cnt[15]        ; clk          ; clk         ; 1.000        ; -0.091     ; 3.397      ;
; -2.485 ; uart_receive:inst1|rx_buf[1] ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; -0.092     ; 3.395      ;
; -2.485 ; uart_receive:inst1|cnt[3]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.862      ;
; -2.484 ; uart_receive:inst1|cnt[10]   ; uart_receive:inst1|samples[1] ; clk          ; clk         ; 1.000        ; 0.342      ; 3.828      ;
; -2.484 ; uart_receive:inst1|cnt[10]   ; uart_receive:inst1|samples[0] ; clk          ; clk         ; 1.000        ; 0.342      ; 3.828      ;
; -2.484 ; uart_receive:inst1|cnt[7]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.372      ; 3.858      ;
; -2.481 ; uart_receive:inst1|cnt[0]    ; uart_receive:inst1|cnt[7]     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.413      ;
; -2.458 ; uart_receive:inst1|state.01  ; uart_receive:inst1|rev_cnt[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.379      ;
; -2.458 ; uart_receive:inst1|state.01  ; uart_receive:inst1|rev_cnt[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.379      ;
; -2.458 ; uart_receive:inst1|state.01  ; uart_receive:inst1|rev_cnt[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.379      ;
; -2.457 ; uart_receive:inst1|cnt[0]    ; uart_receive:inst1|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.389      ;
; -2.442 ; maichong:inst5|cnt[14]       ; maichong:inst5|cnt[25]        ; clk          ; clk         ; 1.000        ; -0.536     ; 2.908      ;
; -2.441 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[9]         ; clk          ; clk         ; 1.000        ; -0.537     ; 2.906      ;
; -2.433 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.362      ;
; -2.433 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.362      ;
; -2.433 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.362      ;
; -2.433 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.362      ;
; -2.433 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.362      ;
; -2.433 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.362      ;
; -2.433 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.362      ;
; -2.433 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.362      ;
; -2.433 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.362      ;
; -2.433 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.362      ;
; -2.433 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.362      ;
; -2.433 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[12]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.362      ;
; -2.431 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[25]        ; clk          ; clk         ; 1.000        ; -0.536     ; 2.897      ;
; -2.429 ; uart_send:inst2|send_cnt[5]  ; uart_send:inst2|sfg[4]        ; clk          ; clk         ; 1.000        ; -0.074     ; 3.357      ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; uart_receive:inst1|state.00    ; uart_receive:inst1|state.00    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart_receive:inst1|rev_cnt[2]  ; uart_receive:inst1|rev_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart_receive:inst1|rev_cnt[1]  ; uart_receive:inst1|rev_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart_receive:inst1|cnt3[1]     ; uart_receive:inst1|cnt3[1]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart_receive:inst1|cnt3[0]     ; uart_receive:inst1|cnt3[0]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; uart_receive:inst1|data_en     ; uart_receive:inst1|data_en     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_receive:inst1|state.01    ; uart_receive:inst1|state.01    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_receive:inst1|state.10    ; uart_receive:inst1|state.10    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; clear_key:inst4|last_key       ; clear_key:inst4|last_key       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; uart_send:inst2|busy           ; uart_send:inst2|busy           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.397 ; uart_receive:inst1|rev_cnt[0]  ; uart_receive:inst1|rev_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.684      ;
; 0.398 ; uart_receive:inst1|state.11    ; uart_receive:inst1|state.11    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.684      ;
; 0.401 ; uart_send:inst2|cnt[1]         ; uart_send:inst2|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; clear_key:inst4|clear_key      ; clear_key:inst4|clear_key      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; uart_send:inst2|cnt[0]         ; uart_send:inst2|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.468 ; uart_send:inst2|send_cnt[12]   ; uart_send:inst2|send_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.469 ; maichong:inst5|cnt[25]         ; maichong:inst5|cnt[25]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; uart_send:inst2|sfg[1]         ; uart_send:inst2|sfg[0]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; xiajiang:inst6|d               ; xiajiang:inst6|c               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.475 ; uart_receive:inst1|data_sfg[6] ; uart_receive:inst1|data_sfg[5] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.762      ;
; 0.475 ; uart_receive:inst1|state.01    ; uart_receive:inst1|data_en     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.761      ;
; 0.484 ; uart_send:inst2|cnt[0]         ; uart_send:inst2|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.752      ;
; 0.491 ; crc:inst3|r_data_out[5]        ; crc_initial[5]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.492 ; crc:inst3|r_data_out[3]        ; crc_initial[3]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.548 ; crc:inst3|r_dout_vld           ; crc_initial[1]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.816      ;
; 0.566 ; maichong:inst5|cnt[22]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.537      ; 1.298      ;
; 0.598 ; uart_send:inst2|sfg[8]         ; uart_send:inst2|sfg[7]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.600 ; crc_initial[3]                 ; crc:inst3|r_data_out[5]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.868      ;
; 0.607 ; crc_initial[6]                 ; crc:inst3|r_data_out[6]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.875      ;
; 0.644 ; uart_receive:inst1|rx_buf[0]   ; uart_receive:inst1|rx_buf[1]   ; clk          ; clk         ; 0.000        ; 0.092      ; 0.931      ;
; 0.649 ; uart_receive:inst1|data_sfg[4] ; uart_receive:inst1|data_sfg[3] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.936      ;
; 0.653 ; maichong:inst5|cnt[21]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.537      ; 1.385      ;
; 0.657 ; uart_receive:inst1|samples[0]  ; uart_receive:inst1|samples[1]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.943      ;
; 0.675 ; maichong:inst5|cnt[20]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.537      ; 1.407      ;
; 0.677 ; maichong:inst5|cnt[23]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.963      ;
; 0.688 ; uart_send:inst2|sfg[3]         ; uart_send:inst2|sfg[2]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.956      ;
; 0.690 ; uart_send:inst2|sfg[2]         ; uart_send:inst2|sfg[1]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; uart_send:inst2|sfg[7]         ; uart_send:inst2|sfg[6]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; uart_send:inst2|send_cnt[3]    ; uart_send:inst2|send_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; uart_send:inst2|send_cnt[9]    ; uart_send:inst2|send_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; uart_send:inst2|send_cnt[11]   ; uart_send:inst2|send_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; maichong:inst5|cnt[16]         ; maichong:inst5|cnt[16]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; uart_receive:inst1|rev_cnt[1]  ; uart_receive:inst1|rev_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.980      ;
; 0.693 ; uart_send:inst2|send_cnt[1]    ; uart_send:inst2|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; maichong:inst5|cnt[5]          ; maichong:inst5|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; maichong:inst5|cnt[18]         ; maichong:inst5|cnt[18]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; maichong:inst5|cnt[17]         ; maichong:inst5|cnt[17]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; uart_send:inst2|send_cnt[4]    ; uart_send:inst2|send_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; uart_send:inst2|send_cnt[5]    ; uart_send:inst2|send_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; uart_send:inst2|send_cnt[10]   ; uart_send:inst2|send_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; uart_send:inst2|send_cnt[7]    ; uart_send:inst2|send_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; maichong:inst5|cnt[21]         ; maichong:inst5|cnt[21]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.697 ; uart_receive:inst1|rev_cnt[0]  ; uart_receive:inst1|rev_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.984      ;
; 0.697 ; uart_send:inst2|send_cnt[6]    ; uart_send:inst2|send_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.698 ; uart_send:inst2|send_cnt[2]    ; uart_send:inst2|send_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; uart_send:inst2|send_cnt[8]    ; uart_send:inst2|send_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; maichong:inst5|cnt[20]         ; maichong:inst5|cnt[20]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.699 ; uart_receive:inst1|rev_cnt[0]  ; uart_receive:inst1|rev_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.986      ;
; 0.700 ; uart_receive:inst1|rx_buf[1]   ; uart_receive:inst1|samples[0]  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.944      ;
; 0.702 ; uart_send:inst2|send_cnt[0]    ; uart_send:inst2|send_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.989      ;
; 0.704 ; maichong:inst5|cnt[3]          ; maichong:inst5|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; maichong:inst5|cnt[12]         ; maichong:inst5|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; maichong:inst5|cnt[13]         ; maichong:inst5|cnt[13]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; maichong:inst5|cnt[11]         ; maichong:inst5|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; maichong:inst5|cnt[10]         ; maichong:inst5|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; maichong:inst5|cnt[2]          ; maichong:inst5|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; maichong:inst5|cnt[7]          ; maichong:inst5|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; maichong:inst5|cnt[1]          ; maichong:inst5|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; maichong:inst5|cnt[24]         ; maichong:inst5|cnt[24]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; crc:inst3|r_data_out[1]        ; crc_initial[1]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; crc:inst3|r_data_out[6]        ; crc_initial[6]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.712 ; maichong:inst5|cnt[22]         ; maichong:inst5|cnt[22]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.714 ; crc:inst3|r_data_out[4]        ; crc_initial[4]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.717 ; uart_send:inst2|cnt[3]         ; uart_send:inst2|busy           ; clk          ; clk         ; 0.000        ; 0.496      ; 1.408      ;
; 0.719 ; crc_initial[6]                 ; crc:inst3|r_data_out[7]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.987      ;
; 0.727 ; maichong:inst5|cnt[0]          ; maichong:inst5|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.995      ;
; 0.728 ; xiajiang:inst6|c               ; crc:inst3|r_data_out[1]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.996      ;
; 0.734 ; tx_data_en~reg0                ; uart_send:inst2|busy           ; clk          ; clk         ; 0.000        ; 0.090      ; 1.019      ;
; 0.735 ; crc:inst3|r_data_out[1]        ; tx_data[1]~reg0                ; clk          ; clk         ; 0.000        ; 0.554      ; 1.484      ;
; 0.759 ; crc:inst3|r_data_out[6]        ; tx_data[6]~reg0                ; clk          ; clk         ; 0.000        ; 0.555      ; 1.509      ;
; 0.764 ; crc:inst3|r_dout_vld           ; crc_initial[0]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.032      ;
; 0.765 ; crc:inst3|r_dout_vld           ; crc_initial[2]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.033      ;
; 0.769 ; crc:inst3|r_dout_vld           ; crc_initial[7]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.037      ;
; 0.769 ; crc_initial[4]                 ; crc:inst3|r_data_out[4]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.037      ;
; 0.777 ; uart_receive:inst1|data_sfg[3] ; uart_receive:inst1|data_sfg[2] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.059      ;
; 0.780 ; crc:inst3|r_data_out[3]        ; tx_data[3]~reg0                ; clk          ; clk         ; 0.000        ; 0.555      ; 1.530      ;
; 0.781 ; uart_receive:inst1|state.10    ; uart_receive:inst1|data_en     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.067      ;
; 0.793 ; maichong:inst5|cnt[18]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.537      ; 1.525      ;
; 0.795 ; uart_send:inst2|sfg[5]         ; uart_send:inst2|sfg[4]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.062      ;
; 0.802 ; uart_receive:inst1|data_sfg[7] ; uart_receive:inst1|data_sfg[6] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.084      ;
; 0.804 ; crc:inst3|r_data_out[5]        ; tx_data[5]~reg0                ; clk          ; clk         ; 0.000        ; 0.555      ; 1.554      ;
; 0.823 ; crc:inst3|r_data_out[7]        ; crc_initial[7]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 1.092      ;
; 0.832 ; uart_receive:inst1|data_out[6] ; crc:inst3|r_data_out[0]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.100      ;
; 0.849 ; uart_receive:inst1|data_sfg[1] ; uart_receive:inst1|data_sfg[0] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.136      ;
; 0.851 ; maichong:inst5|p               ; clear_key:inst4|last_key       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.137      ;
; 0.859 ; crc:inst3|r_dout_vld           ; crc_initial[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.862 ; crc:inst3|r_dout_vld           ; crc_initial[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.129      ;
; 0.863 ; maichong:inst5|cnt[19]         ; maichong:inst5|cnt[19]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.131      ;
; 0.865 ; crc:inst3|r_dout_vld           ; crc_initial[6]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.867 ; crc:inst3|r_dout_vld           ; crc_initial[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.782 ; -50.049           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -136.923                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                           ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.782 ; uart_receive:inst1|cnt[8]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.162      ; 1.931      ;
; -0.756 ; uart_receive:inst1|cnt[8]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.898      ;
; -0.728 ; uart_receive:inst1|cnt[4]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.162      ; 1.877      ;
; -0.723 ; uart_receive:inst1|cnt[10]   ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.162      ; 1.872      ;
; -0.711 ; uart_receive:inst1|cnt[10]   ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.853      ;
; -0.704 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[4]        ; clk          ; clk         ; 1.000        ; -0.238     ; 1.453      ;
; -0.704 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[6]        ; clk          ; clk         ; 1.000        ; -0.238     ; 1.453      ;
; -0.704 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[7]        ; clk          ; clk         ; 1.000        ; -0.238     ; 1.453      ;
; -0.704 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[8]        ; clk          ; clk         ; 1.000        ; -0.238     ; 1.453      ;
; -0.703 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.238     ; 1.452      ;
; -0.703 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.238     ; 1.452      ;
; -0.702 ; uart_receive:inst1|cnt[4]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.844      ;
; -0.685 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.243     ; 1.429      ;
; -0.685 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.244     ; 1.428      ;
; -0.684 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.244     ; 1.427      ;
; -0.678 ; uart_receive:inst1|rx_buf[0] ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.620      ;
; -0.675 ; maichong:inst5|cnt[15]       ; maichong:inst5|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.239     ; 1.423      ;
; -0.675 ; maichong:inst5|cnt[15]       ; maichong:inst5|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.239     ; 1.423      ;
; -0.674 ; uart_receive:inst1|cnt[6]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.162      ; 1.823      ;
; -0.672 ; uart_receive:inst1|cnt[6]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.814      ;
; -0.670 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.244     ; 1.413      ;
; -0.669 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.244     ; 1.412      ;
; -0.669 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.244     ; 1.412      ;
; -0.662 ; uart_receive:inst1|cnt[5]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.162      ; 1.811      ;
; -0.658 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[15]        ; clk          ; clk         ; 1.000        ; -0.044     ; 1.601      ;
; -0.652 ; uart_receive:inst1|cnt[3]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.163      ; 1.802      ;
; -0.650 ; uart_receive:inst1|cnt[8]    ; uart_receive:inst1|state.10   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.792      ;
; -0.646 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|sfg[4]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.595      ;
; -0.646 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|sfg[6]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.595      ;
; -0.646 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|sfg[7]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.595      ;
; -0.646 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|sfg[8]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.595      ;
; -0.639 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.237     ; 1.389      ;
; -0.639 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.389      ;
; -0.639 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.389      ;
; -0.639 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.389      ;
; -0.639 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.389      ;
; -0.639 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.389      ;
; -0.639 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.389      ;
; -0.639 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.389      ;
; -0.639 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.389      ;
; -0.639 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.389      ;
; -0.639 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.237     ; 1.389      ;
; -0.639 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|send_cnt[12]  ; clk          ; clk         ; 1.000        ; -0.237     ; 1.389      ;
; -0.637 ; maichong:inst5|cnt[4]        ; maichong:inst5|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.587      ;
; -0.637 ; maichong:inst5|cnt[4]        ; maichong:inst5|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.587      ;
; -0.636 ; maichong:inst5|cnt[1]        ; maichong:inst5|cnt[25]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.587      ;
; -0.636 ; uart_receive:inst1|cnt[5]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.778      ;
; -0.632 ; maichong:inst5|cnt[1]        ; maichong:inst5|cnt[24]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.630 ; maichong:inst5|cnt[15]       ; maichong:inst5|cnt[15]        ; clk          ; clk         ; 1.000        ; -0.045     ; 1.572      ;
; -0.628 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[0]        ; clk          ; clk         ; 1.000        ; -0.238     ; 1.377      ;
; -0.628 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[1]        ; clk          ; clk         ; 1.000        ; -0.238     ; 1.377      ;
; -0.628 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[2]        ; clk          ; clk         ; 1.000        ; -0.238     ; 1.377      ;
; -0.628 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[3]        ; clk          ; clk         ; 1.000        ; -0.238     ; 1.377      ;
; -0.628 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|sfg[5]        ; clk          ; clk         ; 1.000        ; -0.238     ; 1.377      ;
; -0.628 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|cnt[3]        ; clk          ; clk         ; 1.000        ; -0.238     ; 1.377      ;
; -0.628 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|cnt[2]        ; clk          ; clk         ; 1.000        ; -0.238     ; 1.377      ;
; -0.628 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|cnt[1]        ; clk          ; clk         ; 1.000        ; -0.238     ; 1.377      ;
; -0.628 ; uart_send:inst2|send_cnt[0]  ; uart_send:inst2|cnt[0]        ; clk          ; clk         ; 1.000        ; -0.238     ; 1.377      ;
; -0.626 ; uart_receive:inst1|cnt[3]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.156      ; 1.769      ;
; -0.622 ; maichong:inst5|cnt[0]        ; maichong:inst5|cnt[25]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.619 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[25]        ; clk          ; clk         ; 1.000        ; -0.237     ; 1.369      ;
; -0.618 ; uart_receive:inst1|cnt3[0]   ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.560      ;
; -0.617 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[9]         ; clk          ; clk         ; 1.000        ; -0.237     ; 1.367      ;
; -0.610 ; uart_receive:inst1|cnt[9]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.162      ; 1.759      ;
; -0.608 ; maichong:inst5|cnt[1]        ; maichong:inst5|cnt[14]        ; clk          ; clk         ; 1.000        ; 0.157      ; 1.752      ;
; -0.608 ; uart_receive:inst1|cnt[8]    ; uart_receive:inst1|samples[1] ; clk          ; clk         ; 1.000        ; 0.148      ; 1.743      ;
; -0.608 ; uart_receive:inst1|cnt[8]    ; uart_receive:inst1|samples[0] ; clk          ; clk         ; 1.000        ; 0.148      ; 1.743      ;
; -0.599 ; crc_initial[7]               ; crc:inst3|r_data_out[7]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.549      ;
; -0.598 ; uart_receive:inst1|state.01  ; uart_receive:inst1|cnt3[0]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.547      ;
; -0.598 ; uart_receive:inst1|cnt[7]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.162      ; 1.747      ;
; -0.597 ; uart_receive:inst1|state.01  ; uart_receive:inst1|cnt3[1]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.546      ;
; -0.596 ; maichong:inst5|cnt[2]        ; maichong:inst5|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.546      ;
; -0.596 ; maichong:inst5|cnt[2]        ; maichong:inst5|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.546      ;
; -0.596 ; uart_receive:inst1|cnt[4]    ; uart_receive:inst1|state.10   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.738      ;
; -0.594 ; uart_receive:inst1|cnt[2]    ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; 0.163      ; 1.744      ;
; -0.592 ; maichong:inst5|cnt[4]        ; maichong:inst5|cnt[15]        ; clk          ; clk         ; 1.000        ; 0.157      ; 1.736      ;
; -0.592 ; uart_receive:inst1|cnt3[0]   ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.527      ;
; -0.591 ; uart_receive:inst1|cnt[10]   ; uart_receive:inst1|state.10   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.733      ;
; -0.590 ; uart_receive:inst1|cnt[1]    ; uart_receive:inst1|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; uart_receive:inst1|rx_buf[1] ; uart_receive:inst1|state.00   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.532      ;
; -0.589 ; maichong:inst5|cnt[15]       ; maichong:inst5|cnt[9]         ; clk          ; clk         ; 1.000        ; -0.238     ; 1.338      ;
; -0.588 ; uart_send:inst2|send_cnt[4]  ; uart_send:inst2|sfg[4]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.537      ;
; -0.588 ; uart_send:inst2|send_cnt[4]  ; uart_send:inst2|sfg[6]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.537      ;
; -0.588 ; uart_send:inst2|send_cnt[4]  ; uart_send:inst2|sfg[7]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.537      ;
; -0.588 ; uart_send:inst2|send_cnt[4]  ; uart_send:inst2|sfg[8]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.537      ;
; -0.587 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[24]        ; clk          ; clk         ; 1.000        ; -0.237     ; 1.337      ;
; -0.587 ; uart_receive:inst1|cnt[2]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.156      ; 1.730      ;
; -0.586 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[3]     ; clk          ; clk         ; 1.000        ; -0.245     ; 1.328      ;
; -0.586 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[2]     ; clk          ; clk         ; 1.000        ; -0.245     ; 1.328      ;
; -0.584 ; uart_send:inst2|send_cnt[5]  ; uart_send:inst2|sfg[4]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.533      ;
; -0.584 ; uart_send:inst2|send_cnt[5]  ; uart_send:inst2|sfg[6]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.533      ;
; -0.584 ; uart_send:inst2|send_cnt[5]  ; uart_send:inst2|sfg[7]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.533      ;
; -0.584 ; uart_send:inst2|send_cnt[5]  ; uart_send:inst2|sfg[8]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.533      ;
; -0.584 ; uart_receive:inst1|cnt[9]    ; uart_receive:inst1|state.01   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.726      ;
; -0.583 ; maichong:inst5|cnt[8]        ; maichong:inst5|cnt[14]        ; clk          ; clk         ; 1.000        ; -0.044     ; 1.526      ;
; -0.583 ; maichong:inst5|cnt[0]        ; maichong:inst5|cnt[24]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.582 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[1]     ; clk          ; clk         ; 1.000        ; -0.245     ; 1.324      ;
; -0.582 ; uart_receive:inst1|state.00  ; uart_receive:inst1|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.245     ; 1.324      ;
; -0.581 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.531      ;
; -0.581 ; uart_send:inst2|send_cnt[7]  ; uart_send:inst2|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.531      ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; uart_receive:inst1|data_en     ; uart_receive:inst1|data_en     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_receive:inst1|state.01    ; uart_receive:inst1|state.01    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_receive:inst1|state.00    ; uart_receive:inst1|state.00    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_receive:inst1|state.10    ; uart_receive:inst1|state.10    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_receive:inst1|rev_cnt[2]  ; uart_receive:inst1|rev_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_receive:inst1|rev_cnt[1]  ; uart_receive:inst1|rev_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_receive:inst1|cnt3[1]     ; uart_receive:inst1|cnt3[1]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_receive:inst1|cnt3[0]     ; uart_receive:inst1|cnt3[0]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; uart_send:inst2|busy           ; uart_send:inst2|busy           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; clear_key:inst4|last_key       ; clear_key:inst4|last_key       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; uart_receive:inst1|rev_cnt[0]  ; uart_receive:inst1|rev_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.185 ; uart_receive:inst1|state.11    ; uart_receive:inst1|state.11    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; uart_send:inst2|cnt[1]         ; uart_send:inst2|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; clear_key:inst4|clear_key      ; clear_key:inst4|clear_key      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart_send:inst2|sfg[1]         ; uart_send:inst2|sfg[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_send:inst2|cnt[0]         ; uart_send:inst2|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; xiajiang:inst6|d               ; xiajiang:inst6|c               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.198 ; uart_receive:inst1|state.01    ; uart_receive:inst1|data_en     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.327      ;
; 0.199 ; uart_receive:inst1|data_sfg[6] ; uart_receive:inst1|data_sfg[5] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.328      ;
; 0.203 ; uart_send:inst2|send_cnt[12]   ; uart_send:inst2|send_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.324      ;
; 0.204 ; maichong:inst5|cnt[25]         ; maichong:inst5|cnt[25]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; crc:inst3|r_data_out[5]        ; crc_initial[5]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; crc:inst3|r_data_out[3]        ; crc_initial[3]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.213 ; uart_send:inst2|cnt[0]         ; uart_send:inst2|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.334      ;
; 0.237 ; crc:inst3|r_dout_vld           ; crc_initial[1]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.358      ;
; 0.252 ; uart_send:inst2|sfg[8]         ; uart_send:inst2|sfg[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.264 ; maichong:inst5|cnt[22]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.238      ; 0.586      ;
; 0.265 ; crc_initial[3]                 ; crc:inst3|r_data_out[5]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.385      ;
; 0.268 ; crc_initial[6]                 ; crc:inst3|r_data_out[6]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; uart_receive:inst1|rx_buf[0]   ; uart_receive:inst1|rx_buf[1]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.398      ;
; 0.271 ; uart_receive:inst1|data_sfg[4] ; uart_receive:inst1|data_sfg[3] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.400      ;
; 0.275 ; uart_receive:inst1|samples[0]  ; uart_receive:inst1|samples[1]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.403      ;
; 0.289 ; uart_receive:inst1|rx_buf[1]   ; uart_receive:inst1|samples[0]  ; clk          ; clk         ; 0.000        ; 0.030      ; 0.403      ;
; 0.291 ; maichong:inst5|cnt[23]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.420      ;
; 0.294 ; uart_send:inst2|sfg[3]         ; uart_send:inst2|sfg[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; uart_send:inst2|sfg[7]         ; uart_send:inst2|sfg[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.296 ; uart_send:inst2|sfg[2]         ; uart_send:inst2|sfg[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; uart_send:inst2|send_cnt[3]    ; uart_send:inst2|send_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart_send:inst2|send_cnt[9]    ; uart_send:inst2|send_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart_send:inst2|send_cnt[11]   ; uart_send:inst2|send_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; maichong:inst5|cnt[16]         ; maichong:inst5|cnt[16]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; maichong:inst5|cnt[5]          ; maichong:inst5|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; uart_send:inst2|send_cnt[1]    ; uart_send:inst2|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_send:inst2|send_cnt[4]    ; uart_send:inst2|send_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_send:inst2|send_cnt[5]    ; uart_send:inst2|send_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; maichong:inst5|cnt[21]         ; maichong:inst5|cnt[21]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; maichong:inst5|cnt[17]         ; maichong:inst5|cnt[17]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart_send:inst2|send_cnt[10]   ; uart_send:inst2|send_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_send:inst2|send_cnt[6]    ; uart_send:inst2|send_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_send:inst2|send_cnt[7]    ; uart_send:inst2|send_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; maichong:inst5|cnt[20]         ; maichong:inst5|cnt[20]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; maichong:inst5|cnt[18]         ; maichong:inst5|cnt[18]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_receive:inst1|rev_cnt[1]  ; uart_receive:inst1|rev_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.428      ;
; 0.300 ; uart_send:inst2|send_cnt[2]    ; uart_send:inst2|send_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; uart_send:inst2|send_cnt[8]    ; uart_send:inst2|send_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.301 ; uart_receive:inst1|rev_cnt[0]  ; uart_receive:inst1|rev_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.430      ;
; 0.302 ; uart_receive:inst1|rev_cnt[0]  ; uart_receive:inst1|rev_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.431      ;
; 0.303 ; uart_send:inst2|send_cnt[0]    ; uart_send:inst2|send_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.432      ;
; 0.303 ; maichong:inst5|cnt[12]         ; maichong:inst5|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; maichong:inst5|cnt[3]          ; maichong:inst5|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart_send:inst2|cnt[3]         ; uart_send:inst2|busy           ; clk          ; clk         ; 0.000        ; 0.222      ; 0.609      ;
; 0.304 ; maichong:inst5|cnt[13]         ; maichong:inst5|cnt[13]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; maichong:inst5|cnt[11]         ; maichong:inst5|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; maichong:inst5|cnt[10]         ; maichong:inst5|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; maichong:inst5|cnt[2]          ; maichong:inst5|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; maichong:inst5|cnt[24]         ; maichong:inst5|cnt[24]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; maichong:inst5|cnt[7]          ; maichong:inst5|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; maichong:inst5|cnt[1]          ; maichong:inst5|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; crc:inst3|r_data_out[1]        ; crc_initial[1]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; crc:inst3|r_data_out[6]        ; crc_initial[6]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; maichong:inst5|cnt[22]         ; maichong:inst5|cnt[22]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; crc:inst3|r_data_out[4]        ; crc_initial[4]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; maichong:inst5|cnt[21]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.238      ; 0.631      ;
; 0.312 ; crc_initial[6]                 ; crc:inst3|r_data_out[7]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; xiajiang:inst6|c               ; crc:inst3|r_data_out[1]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.434      ;
; 0.313 ; maichong:inst5|cnt[0]          ; maichong:inst5|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.434      ;
; 0.317 ; uart_receive:inst1|data_sfg[3] ; uart_receive:inst1|data_sfg[2] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.445      ;
; 0.322 ; maichong:inst5|cnt[20]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.238      ; 0.644      ;
; 0.325 ; crc_initial[4]                 ; crc:inst3|r_data_out[4]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.445      ;
; 0.325 ; tx_data_en~reg0                ; uart_send:inst2|busy           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.453      ;
; 0.330 ; uart_send:inst2|sfg[5]         ; uart_send:inst2|sfg[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.451      ;
; 0.330 ; uart_receive:inst1|data_sfg[7] ; uart_receive:inst1|data_sfg[6] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.458      ;
; 0.335 ; crc:inst3|r_dout_vld           ; crc_initial[2]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.335 ; crc:inst3|r_dout_vld           ; crc_initial[0]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.338 ; uart_receive:inst1|state.10    ; uart_receive:inst1|data_en     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.467      ;
; 0.340 ; crc:inst3|r_dout_vld           ; crc_initial[7]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.461      ;
; 0.340 ; crc:inst3|r_data_out[7]        ; crc_initial[7]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.461      ;
; 0.341 ; uart_receive:inst1|data_sfg[1] ; uart_receive:inst1|data_sfg[0] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.470      ;
; 0.364 ; crc:inst3|r_dout_vld           ; crc_initial[4]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.484      ;
; 0.365 ; crc:inst3|r_dout_vld           ; crc_initial[3]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.485      ;
; 0.366 ; maichong:inst5|cnt[19]         ; maichong:inst5|cnt[19]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.369 ; uart_send:inst2|sfg[4]         ; uart_send:inst2|sfg[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.490      ;
; 0.369 ; crc:inst3|r_dout_vld           ; crc_initial[6]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.489      ;
; 0.370 ; crc:inst3|r_data_out[1]        ; tx_data[1]~reg0                ; clk          ; clk         ; 0.000        ; 0.246      ; 0.700      ;
; 0.370 ; crc:inst3|r_dout_vld           ; crc_initial[5]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.490      ;
; 0.370 ; uart_receive:inst1|data_out[6] ; crc:inst3|r_data_out[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.490      ;
; 0.376 ; maichong:inst5|p               ; clear_key:inst4|last_key       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.504      ;
; 0.377 ; crc:inst3|r_data_out[6]        ; tx_data[6]~reg0                ; clk          ; clk         ; 0.000        ; 0.246      ; 0.707      ;
; 0.383 ; crc:inst3|r_data_out[3]        ; tx_data[3]~reg0                ; clk          ; clk         ; 0.000        ; 0.246      ; 0.713      ;
; 0.388 ; maichong:inst5|cnt[18]         ; maichong:inst5|cnt[23]         ; clk          ; clk         ; 0.000        ; 0.238      ; 0.710      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.170   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.170   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -270.762 ; 0.0   ; 0.0      ; 0.0     ; -188.875            ;
;  clk             ; -270.762 ; 0.000 ; N/A      ; N/A     ; -188.875            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data_en    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; tx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; tx_data_en    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; tx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; tx_data_en    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; tx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; tx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_data_en    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1939     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1939     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; button     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rxd        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx_data[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data_en  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; txd         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; button     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rxd        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx_data[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data_en  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; txd         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed May 15 14:57:56 2024
Info: Command: quartus_sta crc -c crc
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 24 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'crc.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.170
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.170            -270.762 clk 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -188.875 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.882
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.882            -241.897 clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -188.875 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.782
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.782             -50.049 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -136.923 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4903 megabytes
    Info: Processing ended: Wed May 15 14:57:57 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


