
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_prim_rom_adv_0.1/rtl/prim_rom_adv.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // ROM wrapper with rvalid register</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: `include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 ">   8: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   9: module prim_rom_adv #(</pre>
<pre style="margin:0; padding:0 ">  10:   // Parameters passed on the the ROM primitive.</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11:   parameter  int Width       = 32,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:   parameter  int Depth       = 2048, // 8kB default</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  13:   parameter      MemInitFile = "", // VMEM file to initialize the memory with</pre>
<pre style="margin:0; padding:0 ">  14: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   parameter  int CfgW        = 8,     // WTC, RTC, etc</pre>
<pre style="margin:0; padding:0 ">  16: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   localparam int Aw          = $clog2(Depth)</pre>
<pre style="margin:0; padding:0 ">  18: ) (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  19:   input  logic             clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  20:   input  logic             rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   input  logic             req_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  22:   input  logic [Aw-1:0]    addr_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  23:   output logic             rvalid_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  24:   output logic [Width-1:0] rdata_o,</pre>
<pre style="margin:0; padding:0 ">  25: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   input        [CfgW-1:0]  cfg_i</pre>
<pre style="margin:0; padding:0 ">  27: );</pre>
<pre style="margin:0; padding:0 ">  28: </pre>
<pre style="margin:0; padding:0 ">  29:   // We will eventually use cfg_i for RTC/WTC or other memory parameters.</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   logic [CfgW-1:0] unused_cfg;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   assign unused_cfg = cfg_i;</pre>
<pre style="margin:0; padding:0 ">  32: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   prim_rom #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:     .Width(Width),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:     .Depth(Depth),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:     .MemInitFile(MemInitFile)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   ) u_prim_rom (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  38:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:     .req_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  40:     .addr_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:     .rdata_o</pre>
<pre style="margin:0; padding:0 ">  42:   );</pre>
<pre style="margin:0; padding:0 ">  43: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   always_ff @(posedge clk_i or negedge rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  45:     if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:       rvalid_o <= 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:     end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:       rvalid_o <= req_i;</pre>
<pre style="margin:0; padding:0 ">  49:     end</pre>
<pre style="margin:0; padding:0 ">  50:   end</pre>
<pre style="margin:0; padding:0 ">  51: </pre>
<pre style="margin:0; padding:0 ">  52:   ////////////////</pre>
<pre style="margin:0; padding:0 ">  53:   // ASSERTIONS //</pre>
<pre style="margin:0; padding:0 ">  54:   ////////////////</pre>
<pre style="margin:0; padding:0 ">  55: </pre>
<pre style="margin:0; padding:0 ">  56:   // Control Signals should never be X</pre>
<pre style="margin:0; padding:0 ">  57:   `ASSERT(noXOnCsI, !$isunknown(req_i), clk_i, '0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58: endmodule : prim_rom_adv</pre>
<pre style="margin:0; padding:0 ">  59: </pre>
</body>
</html>
