---
layout: post
title: Risc-V
categories: [研二]
tags: [Risc-V]
fullview: true
comments: false
---


* 研二~研三个人项目（进行中）
* 基于Risc-V对处理器原理进行学习
* [**仓库链接**](https://github.com/whutddk/verilogRisc)

<!-- more -->

![Soc核心板]({{ site.url }}/assets/user/pic/riscv/SuperYJ.jpg)


* 基于芯来科技的开源项目E203蜂鸟

#### 当前版本
* 提速版本，将原本只有16MHZ的主频提升到50MHZ（用于XC7A35T小资源提速验证）
    - 裁剪"M","A","C"指令集
        + 只保留常规32位指令集
    - 减少取指的分支选项
        + ITCM从64bit改到32bit
        + 删除cache选项
        + 删除外部取指选项
    - 优化ICB总线结构
        + 将debug地址仲裁放置到biu上
        + 禁止ifu对memory bus的访问
    - 裁剪外设，减小面积
    - 
![提速版本修改示意图]({{ site.url }}/assets/user/pic/riscv/risc16to50.png)


* 满配版本（用于资源多到没处用的XC7A200T）
    - 裁剪"A","C"指令集
        + 只保留常规32位指令集
    - 减少取指的分支选项
        + ITCM从64bit改到32bit
        + 删除cache选项
        + 删除外部取指选项
    - 扩展外部SRAM外设，允许代码在外部SRAM跑
    - 调整QSPI Flash的寻址空间，调整MCU启动复位地址
        + 允许代码在QSPI Flash里面跑
    - 逐步裁剪掉流水线中时序修正fifo，提升流水线效率



#### 未来版本
* 流水线级数修改（进一步升速）
* 基于chisel的构建（这个才是主流）
* 总线改为AXI（使用xilinx IP搭建Soc会方便一点）
* EAI协处理器及指令（毕业设计进一步进阶）

