<: if { [get_project_property PREFHDL] ne "VERILOG"  } { ttcl_return } :>
<: setFileName "trigger" :>
<: setFileExtension ".v" :>
<#: ttcl/header.ttcl :>
