41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 126 10 0 \NUL
Schlosser, Jerret
22 12 54 71 34 0 \NUL
Jrschlos
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 15 526 385 506 0 \NUL
These are only present so circuit simulates without error
22 15 550 287 530 0 \NUL
Remove these once logic is implemented
22 15 574 263 554 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 126 10 0 \NUL
Schlosser, Jerret
22 12 54 71 34 0 \NUL
Jrschlos
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
19 41 397 100 378 0
kpad_1
19 38 324 97 305 0
kpad_2
19 35 241 94 222 0
kpad_3
19 43 456 102 437 0
kpad_0
20 542 56 601 37 0
kpad_mux3
20 542 76 601 57 0
kpad_mux2
20 541 96 600 77 0
kpad_mux1
20 541 118 600 99 0
kpad_mux0
20 705 245 764 226 0
kp_13
20 706 266 765 247 0
kp_12
20 706 289 765 270 0
kp_11
20 706 311 765 292 0
kp_10
20 543 161 602 142 0
kp_23
20 545 181 604 162 0
kp_22
20 543 203 602 184 0
kp_21
20 543 223 602 204 0
kp_20
20 707 363 766 344 0
kp_33
20 710 384 769 365 0
kp_32
20 709 405 768 386 0
kp_31
20 709 428 768 409 0
kp_30
19 37 220 96 201 0
als_3
19 38 304 97 285 0
als_2
19 41 376 100 357 0
als_1
19 44 435 103 416 0
als_0
19 30 176 89 157 0
sel
14 149 264 198 215
14 147 351 196 302
14 182 424 231 375
14 271 489 320 440
31 202 322 251 237 0 2
31 333 450 382 365 0 2
31 253 397 302 312 0 2
31 200 213 249 128 0 2
1 542 108 379 404
1 707 301 379 404
1 710 418 379 404
1 379 404 544 213
1 201 167 93 210
1 201 173 91 231
1 201 197 86 166
1 543 46 246 167
1 544 151 246 167
1 706 235 246 167
1 708 353 246 167
1 710 395 299 351
1 544 193 299 351
1 707 279 299 351
1 542 86 299 351
1 711 374 248 276
1 707 256 248 276
1 546 171 248 276
1 543 66 248 276
1 317 464 334 446
1 228 399 254 393
1 193 326 203 318
1 195 239 201 209
1 334 434 86 166
1 254 381 86 166
1 203 306 86 166
1 203 276 94 294
1 254 351 97 366
1 334 404 100 425
1 334 410 99 446
1 254 357 97 387
1 203 282 94 314
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 8 28 122 8 0 \NUL
Schlosser, Jerret
22 12 54 71 34 0 \NUL
Jrschlos
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 161 207 141 0 \NUL
keypad into mux at beginning
19 30 190 89 171 0
kpad_mux3
19 30 211 89 192 0
kpad_mux2
19 31 231 90 212 0
kpad_mux1
19 31 252 90 233 0
kpad_mux0
19 13 403 72 384 0
update
22 131 24 672 4 0 \NUL
this has my code for write register select logic and it has the code for the register 0
19 33 510 92 491 0
wadr_1
19 38 539 97 520 0
wadr_0
22 14 339 360 319 0 \NUL
decoder wouldn't work so i made my own out of ands
3 374 410 423 361 0 0
20 714 169 773 150 0
reg0_3
20 714 187 773 168 0
reg0_2
20 714 205 773 186 0
reg0_1
20 714 223 773 204 0
reg0_0
19 273 70 332 51 0
clear
5 108 481 157 432 0
5 110 591 159 542 0
3 343 514 392 465 0 0
3 240 597 289 548 0 0
3 319 465 368 416 0 0
3 342 553 391 504 0 0
3 421 484 470 435 0 0
3 424 548 473 499 0 0
3 421 594 470 545 0 0
24 571 125 620 53 1 0 1
5 394 84 443 35 0
24 522 311 571 239 1 0 1
24 571 228 620 156 1 0 1
24 621 369 670 297 1 0 1
15 474 92 523 43
15 519 183 568 134
15 464 276 513 227
15 573 326 622 277
20 541 522 600 503 0
reg_1
20 541 545 600 526 0
reg_2
20 541 567 600 548 0
reg_3
20 691 412 750 393 0
clr_1
20 691 433 750 414 0
clr_2
20 691 459 750 440 0
clr_3
22 5 363 433 343 0 \NUL
thats what this mess is, its for the write register select logic block
20 682 76 741 57 0
rd103
20 682 96 741 77 0
rd102
20 681 117 740 98 0
rd101
20 681 137 740 118 0
rd100
22 124 45 796 25 0 \NUL
I wanted it here so that I could figure out the first register on one page. the others are on the next pages
20 726 263 785 244 0
rd203
20 726 283 785 264 0
rd202
20 725 304 784 285 0
rd201
20 725 324 784 305 0
rd200
1 69 393 375 371
1 111 566 94 529
1 109 456 89 500
1 320 426 154 456
1 320 454 156 566
1 343 514 154 456
1 343 542 94 529
1 344 503 156 566
1 344 475 89 500
1 241 558 89 500
1 241 586 94 529
1 422 473 69 393
1 425 537 69 393
1 422 583 69 393
1 375 399 365 440
1 422 445 389 489
1 425 509 388 528
1 422 555 286 572
1 395 59 329 60
1 585 121 440 59
1 585 224 440 59
1 536 307 440 59
1 635 365 440 59
1 523 277 420 385
1 622 335 420 385
1 572 194 420 385
1 572 91 420 385
1 715 159 617 73
1 715 177 617 176
1 715 195 568 259
1 715 213 667 317
1 585 55 520 67
1 585 158 565 158
1 635 299 619 301
1 536 241 510 251
1 542 512 467 459
1 542 535 470 523
1 542 557 467 569
1 692 402 440 59
1 692 423 440 59
1 692 449 440 59
1 617 73 683 66
1 617 176 683 86
1 568 259 682 107
1 667 317 682 127
1 727 253 617 73
1 727 273 617 176
1 726 294 568 259
1 726 314 667 317
1 622 317 87 242
1 523 259 87 221
1 572 176 86 201
1 572 73 86 180
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 126 10 0 \NUL
Schlosser, Jerret
22 12 54 71 34 0 \NUL
Jrschlos
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
19 34 320 93 301 0
reg_1
19 33 353 92 334 0
clr_1
19 38 154 97 135 0
kp_13
19 37 178 96 159 0
kp_12
19 37 201 96 182 0
kp_11
19 37 223 96 204 0
kp_10
24 412 143 461 71 1 0 1
24 399 362 448 290 1 0 1
24 412 228 461 156 1 0 1
24 399 522 448 450 1 0 1
15 372 93 421 44
15 367 203 416 154
15 359 314 408 265
20 588 320 647 301 0
reg1_3
20 588 338 647 319 0
reg1_2
20 588 356 647 337 0
reg1_1
20 588 374 647 355 0
reg1_0
15 342 476 391 427
22 293 35 459 15 0 \NUL
this is code for register 1
20 588 165 647 146 0
rd113
20 588 186 647 167 0
rd112
20 588 208 647 189 0
rd111
20 588 229 647 210 0
rd110
20 588 437 647 418 0
rd213
20 588 458 647 439 0
rd212
20 588 480 647 461 0
rd211
20 588 501 647 482 0
rd210
1 426 73 418 68
1 426 158 413 178
1 413 292 405 289
1 413 452 388 451
1 413 518 89 343
1 400 488 90 310
1 400 328 90 310
1 413 194 90 310
1 413 109 90 310
1 413 358 89 343
1 426 224 89 343
1 426 139 89 343
1 413 91 94 144
1 413 176 93 168
1 400 310 93 191
1 400 470 93 213
1 589 364 445 470
1 589 346 445 310
1 589 328 458 176
1 589 310 458 91
1 589 155 458 91
1 589 176 458 176
1 589 198 445 310
1 589 219 445 470
1 589 427 458 91
1 589 448 458 176
1 589 470 445 310
1 589 491 445 470
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 126 10 0 \NUL
Schlosser, Jerret
22 12 54 71 34 0 \NUL
Jrschlos
22 13 102 151 82 0 \NUL
CSE 12, Winter 2021
19 34 320 93 301 0
reg_2
19 33 352 92 333 0
clr_2
19 38 154 97 135 0
kp_23
19 37 178 96 159 0
kp_22
19 37 201 96 182 0
kp_21
19 37 223 96 204 0
kp_20
24 412 143 461 71 1 0 1
24 399 363 448 291 1 0 1
24 412 249 461 177 1 0 1
24 397 522 446 450 1 0 1
15 367 203 416 154
15 359 314 408 265
15 342 476 391 427
15 326 98 375 49
20 669 293 728 274 0
reg2_3
20 669 311 728 292 0
reg2_2
20 669 329 728 310 0
reg2_1
20 669 347 728 328 0
reg2_0
22 289 33 411 13 0 \NUL
code for register 2
20 632 108 691 89 0
rd123
20 632 130 691 111 0
rd122
20 632 151 691 132 0
rd121
20 631 172 690 153 0
rd120
20 668 480 727 461 0
rd223
20 668 502 727 483 0
rd222
20 668 523 727 504 0
rd221
20 667 544 726 525 0
rd220
1 426 179 413 178
1 413 293 405 289
1 411 452 388 451
1 411 518 89 342
1 398 488 90 310
1 400 329 90 310
1 413 215 90 310
1 413 109 90 310
1 413 359 89 342
1 426 245 89 342
1 426 139 89 342
1 413 91 94 144
1 413 197 93 168
1 400 311 93 191
1 398 470 93 213
1 426 73 372 73
1 670 283 458 91
1 670 301 458 197
1 670 319 445 311
1 670 337 443 470
1 633 98 458 91
1 633 120 458 197
1 633 141 445 311
1 632 162 443 470
1 669 470 458 91
1 669 492 458 197
1 669 513 445 311
1 668 534 443 470
38 6
19 34 320 93 301 0
reg_3
19 33 353 92 334 0
clr_3
19 38 154 97 135 0
kp_33
19 37 178 96 159 0
kp_32
19 37 201 96 182 0
kp_31
19 36 223 95 204 0
kp_30
24 412 143 461 71 1 0 1
24 399 363 448 291 1 0 1
24 412 249 461 177 1 0 1
24 397 522 446 450 1 0 1
15 367 203 416 154
15 359 314 408 265
15 342 476 391 427
20 620 251 679 232 0
reg3_3
20 620 269 679 250 0
reg3_2
20 620 287 679 268 0
reg3_1
20 620 305 679 286 0
reg3_0
15 331 97 380 48
22 285 35 407 15 0 \NUL
code for register 3
20 610 88 669 69 0
rd133
20 609 111 668 92 0
rd132
20 609 131 668 112 0
rd131
20 608 153 667 134 0
rd130
20 609 441 668 422 0
rd233
20 609 463 668 444 0
rd232
20 608 484 667 465 0
rd231
20 608 505 667 486 0
rd230
1 426 179 413 178
1 413 293 405 289
1 411 452 388 451
1 411 518 89 343
1 398 488 90 310
1 400 329 90 310
1 413 215 90 310
1 413 109 90 310
1 413 359 89 343
1 426 245 89 343
1 426 139 89 343
1 413 91 94 144
1 413 197 93 168
1 400 311 93 191
1 398 470 92 213
1 621 241 458 91
1 621 259 458 197
1 621 277 445 311
1 621 295 443 470
1 426 73 377 72
1 611 78 458 91
1 610 101 458 197
1 610 121 445 311
1 609 143 443 470
1 610 431 458 91
1 610 453 458 197
1 609 474 445 311
1 609 495 443 470
38 7
22 282 33 440 13 0 \NUL
code for read address 1
19 31 171 90 152 0
rd103
19 356 157 415 138 0
rd102
19 354 393 413 374 0
rd101
19 87 579 146 560 0
rd100
20 685 259 744 240 0
in1_3
20 685 277 744 258 0
in1_2
20 685 295 744 276 0
in1_1
20 685 313 744 294 0
in1_0
19 33 146 92 127 0
rd113
19 357 137 416 118 0
rd112
19 353 372 412 353 0
rd111
19 89 557 148 538 0
rd110
19 358 98 417 79 0
rd132
19 354 327 413 308 0
rd131
19 89 513 148 494 0
rd130
19 34 122 93 103 0
rd123
19 358 118 417 99 0
rd122
19 353 349 412 330 0
rd121
19 90 534 149 515 0
rd120
19 33 98 92 79 0
rd133
19 23 343 82 324 0
adr1_1
19 22 323 81 304 0
adr1_0
31 154 150 203 65 0 1
14 156 210 205 161
31 442 152 491 67 0 1
31 472 392 521 307 0 1
31 243 525 292 440 0 1
14 457 210 506 161
14 449 448 498 399
14 204 585 253 536
20 710 451 769 432 0
alv13
20 710 472 769 453 0
alv12
20 710 493 769 474 0
alv11
20 710 514 769 495 0
alv10
1 202 185 155 146
1 155 134 78 313
1 155 128 79 333
1 155 110 87 161
1 155 104 89 136
1 155 98 90 112
1 155 92 89 88
1 686 249 200 104
1 443 136 78 313
1 443 130 79 333
1 443 94 414 88
1 443 100 414 108
1 443 106 413 127
1 443 112 412 147
1 686 267 488 106
1 443 148 503 185
1 473 376 78 313
1 473 370 79 333
1 495 423 473 388
1 473 334 410 317
1 473 340 409 339
1 473 346 409 362
1 473 352 410 383
1 686 285 518 346
1 250 560 244 521
1 244 503 79 333
1 244 509 78 313
1 244 467 145 503
1 244 473 146 524
1 244 479 145 547
1 244 485 143 569
1 686 303 289 479
1 711 441 200 104
1 711 462 488 106
1 711 483 518 346
1 711 504 289 479
38 8
22 160 36 318 16 0 \NUL
code for read address 2
19 47 143 106 124 0
rd203
19 350 124 409 105 0
rd202
19 345 433 404 414 0
rd201
19 48 81 107 62 0
rd233
19 352 60 411 41 0
rd232
19 348 369 407 350 0
rd231
19 55 502 114 483 0
rd230
19 53 566 112 547 0
rd200
19 49 121 108 102 0
rd213
19 351 102 410 83 0
rd212
19 346 412 405 393 0
rd211
19 53 546 112 527 0
rd210
19 49 101 108 82 0
rd223
19 351 81 410 62 0
rd222
19 347 391 406 372 0
rd221
19 53 524 112 505 0
rd220
20 674 258 733 239 0
in2_3
20 674 276 733 257 0
in2_2
20 674 294 733 275 0
in2_1
20 674 312 733 293 0
in2_0
31 154 150 203 65 0 1
31 461 456 510 371 0 1
31 467 162 516 77 0 1
31 182 552 231 467 0 1
14 139 588 188 539
14 428 492 477 443
14 467 196 516 147
14 120 192 169 143
19 29 292 88 273 0
adr2_1
19 29 274 88 255 0
adr2_0
20 666 344 725 325 0
alv23
20 666 365 725 346 0
alv22
20 666 387 725 368 0
alv21
20 666 411 725 392 0
alv20
1 468 158 513 171
1 462 452 474 467
1 183 548 185 563
1 155 146 166 167
1 183 494 111 492
1 183 500 109 514
1 183 506 109 536
1 183 512 109 556
1 675 302 228 506
1 675 284 507 410
1 462 416 401 423
1 462 410 402 402
1 462 404 403 381
1 462 398 404 359
1 468 122 406 114
1 468 116 407 92
1 468 110 407 71
1 468 104 408 50
1 155 110 103 133
1 155 104 105 111
1 155 98 105 91
1 155 92 104 71
1 675 266 513 116
1 675 248 200 104
1 155 134 85 264
1 468 146 85 264
1 462 440 85 264
1 183 536 85 264
1 85 282 183 530
1 85 282 462 434
1 85 282 468 140
1 85 282 155 128
1 667 334 200 104
1 667 355 513 116
1 667 377 507 410
1 667 401 228 506
38 9
22 351 28 452 8 0 \NUL
final alu shifter
22 20 31 333 11 0 \NUL
number shifting by are the ones that start with 1
22 16 54 337 34 0 \NUL
number being shifted are the ones starting with 2
3 174 599 223 550 0 0
3 186 536 235 487 0 0
3 193 468 242 419 0 0
3 183 409 232 360 0 0
3 173 356 222 307 0 0
3 182 298 231 249 0 0
3 174 242 223 193 0 0
3 185 182 234 133 0 0
4 219 568 268 519 0 0
4 234 435 283 386 0 0
4 228 327 277 278 0 0
4 226 218 275 169 0 0
5 108 166 157 117 0
5 311 159 360 110 0
14 146 87 195 38
3 372 592 421 543 0 0
3 367 536 416 487 0 0
3 363 463 412 414 0 0
3 366 405 415 356 0 0
3 365 352 414 303 0 0
3 368 299 417 250 0 0
3 365 240 414 191 0 0
3 370 186 419 137 0 0
4 433 563 482 514 0 0
4 428 431 477 382 0 0
4 435 326 484 277 0 0
4 434 210 483 161 0 0
14 323 92 372 43
20 688 28 747 9 0
als_3
20 688 48 747 29 0
als_2
20 688 67 747 48 0
als_1
20 688 86 747 67 0
als_0
19 24 310 83 291 0
alv20
19 22 356 81 337 0
alv21
19 25 397 84 378 0
alv22
19 21 430 80 411 0
alv23
20 678 168 737 149 0
alu_0
20 676 286 735 267 0
alu_1
20 679 389 738 370 0
alu_2
20 680 521 739 502 0
alu_3
19 238 102 297 83 0
alv11
19 15 162 74 143 0
alv10
19 453 349 512 330 0
alv13
19 454 369 513 350 0
alv12
3 613 186 662 137 0 0
3 613 273 662 224 0 0
3 611 402 660 353 0 0
3 606 507 655 458 0 0
4 521 372 570 323 0 0
5 581 333 630 284 0
1 220 557 220 574
1 220 529 232 511
1 235 424 239 443
1 235 396 229 384
1 229 316 219 331
1 229 288 228 273
1 227 179 231 157
1 227 207 220 217
1 175 588 154 141
1 186 143 192 62
1 194 457 154 141
1 174 345 154 141
1 154 141 175 231
1 434 552 418 567
1 434 524 413 511
1 429 420 409 438
1 429 392 412 380
1 436 315 411 327
1 436 287 414 274
1 435 171 416 161
1 435 199 411 215
1 373 581 357 134
1 364 452 357 134
1 366 341 357 134
1 366 229 357 134
1 371 147 369 67
1 77 420 175 560
1 81 387 187 497
1 81 387 194 429
1 78 346 184 370
1 78 346 174 317
1 80 300 183 259
1 80 300 175 203
1 294 92 312 134
1 294 92 371 175
1 294 92 369 288
1 294 92 367 394
1 294 92 368 525
1 71 152 109 141
1 71 152 187 525
1 71 152 184 398
1 71 152 183 287
1 71 152 186 171
1 265 543 373 553
1 274 302 368 497
1 280 410 364 424
1 274 302 366 313
1 272 193 367 366
1 272 193 366 201
1 369 67 369 260
1 480 185 614 147
1 481 301 614 234
1 474 406 612 391
1 479 538 607 496
1 659 161 679 158
1 659 248 677 276
1 657 377 680 379
1 652 482 681 511
1 509 339 522 333
1 510 359 522 361
1 567 347 582 308
1 627 308 614 175
1 627 308 614 262
1 627 308 612 363
1 627 308 607 468
1 659 161 689 76
1 659 248 689 57
1 657 377 689 38
1 652 482 689 18
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
