[{"content":"","date":"21 novembre 2024","permalink":"/it/blog/role_of_fpga/","section":"Blog","summary":"Una visione mia sul ruolo delle FPGA nei sistemi embedded moderno","title":"FPGA nei Sistemi Embedded Moderni"},{"content":"","date":null,"permalink":"/it/blog/","section":"Blog","summary":"","title":"Blog"},{"content":"","date":null,"permalink":"/it/portfolio/","section":"Progetti","summary":"","title":"Progetti"},{"content":"Competenze Principali # Competenze di Supporto #Elettronica # Programmazione # Soft Skills #Personali # Languages # ","date":null,"permalink":"/it/skills/","section":"Index","summary":"","title":"Competenze"},{"content":"Educazione #Politecnico di Milano - Milano - Italia\nLaurea Magistrale (sospesa) — 2018 - Now Ho dovuto sospendere gli studi per questioni personali. Nel futuro ho in mente di riprenderli\nUniversita della Calabria - Arcavacata - Italia\nLaurea Triennale — 2014 - 2017 Laurea triennale in ingegneria elettronica con una tesi sperimentale intitolata “Reconfigurable Parallel Convolver Architecture for Deep Convolutional Neural Network”. Il lavoro svolto è rilasciato in open source qui\nIstituto Salesiano Don Bosco – Cairo - Egitto\nDiploma di Perito Tecnico — 2009 - 2013 Diploma in elettrotecnica ed automazione con un focus sulle applicazioni industriali. Tesina su un PLC open-source\n","date":"31 ottobre 2024","permalink":"/it/education/","section":"Index","summary":"","title":"Educazione"},{"content":"Esperienze Professionale #Digital Design Engineer (Freelancer)\nGPixel NV., Anversa, Belgio — SEP 2021 - OCT 2024 Risultati Progettazione dell\u0026rsquo;architettura digitale per sensori CMOS, inclusa l\u0026rsquo;implementazione del codice RTL e la generazione del netlist di backend. Verifica del codice RTL, attraverso UVM, per i membri del team, garantendo un funzionamento accurato. Sviluppo di blocchi IP per interfacce di streaming dati (MIPI, SLVS-EC). Progettazione di registri flessibili e fasi di acquisizione dati dagli ADC. Architettura di pipeline di dati per il filtraggio e lo streaming dei pixel. Esecuzione dell\u0026rsquo;instradamento fisico e del layout utilizzando strumenti Cadence. FPGA Engineer\nHiFuture SRL, Cologno Monzese, Milano — DEC 2018 - SEP 2021 Risultati Supporto ai clienti nell\u0026rsquo;implementazione di applicazioni su varie tecnologie FPGA, bilanciando esigenze tecniche, sforzi e budget. Identificazione dei percorsi critici per i progetti in termini di sforzo, budget e fattibilità. Progettazione, architettura e verifica completa di un acceleratore hardware per YOLO V3 su Ultra96 per obiettivi embedded. Sviluppo, architettura e verifica di una smart camera con interfaccia ad alta velocità e preprocessing su FPGA Zynq 7030. Progettazione, architettura e verifica di sistemi di controllo distribuiti per inverter ad alta potenza, inclusi l\u0026rsquo;encoding su fibra ottica e caratteristiche di sicurezza. Architettura, progettazione e verifica completa di sistemi multi-clock per il controllo degli acceleratori di particelle. Sviluppo e verifica di un sistema innovativo di acquisizione e elaborazione per immagini 3D tramite HDMI. Progettazione di sottosistemi per il controllo di volo ARINC 429 per aeromobili civili. Technical Leader \u0026amp; FPGA Designer\nCheckout Technologies SRL (Startup), Milan — SEP 2017 - NOV 2018 Risultati Guidato il team di elettronica, coordinandomi con il CTO per gestire le tempistiche di sviluppo e gli aggiornamenti. Definiti i requisiti tecnici, assicurando che la documentazione e i prototipi rispettassero le specifiche originali. Fornite soluzioni per sfide tecniche, bilanciando tempo di sviluppo e costi. Selezionati componenti ottimali per i progetti, concentrandosi sul rapporto qualità-prezzo. Progettati, architettati e verificati acceleratori hardware per Reti Neurali Convoluzionali (C.N.N.) con interfacce di sistema di elaborazione e driver Linux. Ottimizzata l\u0026rsquo;implementazione di modelli di Deep Learning su varie architetture CPU, utilizzando caratteristiche specifiche dell\u0026rsquo;hardware. Progettati vari sistemi basati su MCU, sia per il firmware che per la progettazione di PCB. Portato con successo API di basso livello da C a Python per una camera industriale. Electronics Designer\nSmartlab SRL, Rende, Cosenza — NOV 2016 - MAR 2017 Risultati Progettato e verificato una gamma di dispositivi consumer, implementando un protocollo di comunicazione proprietario adattato alle specifiche del progetto. Sviluppato e testato PCB, garantendo una funzionalità affidabile su più dispositivi. Creato una libreria in C++ per modularizzare e astrarre i livelli del progetto, migliorando il riutilizzo del codice e semplificando lo sviluppo futuro. Progettato e implementato un protocollo di comunicazione personalizzato utilizzando API RESTful, consentendo un\u0026rsquo;integrazione fluida con applicazioni Android e iOS per il controllo remoto dei dispositivi e lo scambio di dati. ","date":"31 ottobre 2024","permalink":"/it/experiences/","section":"Index","summary":"","title":"Esperienze"},{"content":"Sono un professionista appassionato di elettronica con 7 anni di esperienza nel settore. La mia principale area di specializzazione è nel design di circuiti integrati digitali, ma la mia esperienza abbraccia tutti gli aspetti della progettazione elettronica, dalla progettazione di PCB allo sviluppo di firmware e integrazione IoT. Il mio percorso è iniziato poco dopo il diploma, quando lavoravo come tecnico negli impanti elettrici, In linea con il mio diploma in Elettrotecnica e Automazione. Dopo aver consegnato la laurea in Ingegneria Elettronica, mi sono spostato sull\u0026rsquo;elettronica. Attualmente, sono un libero professionista dove aiuti i miei clienti a sviluppare prodotti all\u0026rsquo;avanguardia trasformando concetti complessi in implementazioni precise. Da 14 anni sono un utente dedicato di Linux e un sostenitore delle iniziative open-source, e prospero nell\u0026rsquo;innovazione guidata dalla comunità. Inoltre, sono socio presso l’associazione Hacklab Cosenza, collaborando con altri appassionati di tecnologia. Guidato dalla mia citazione preferita,\nLavora per diventare, non per acquisire\nElbert Hubbard\nsono impegnato a utilizzare la tecnologia per migliorare le vite delle persone e ispirare gli altri ogni giorno.\n","date":null,"permalink":"/it/","section":"Index","summary":"","title":"Index"},{"content":"Sensore CMOS per Fotografia #Panoramica #Questo progetto ha riguardato lo sviluppo di un sensore CMOS ad alta frequenza di fotogrammi con risoluzione fino a 8K, progettato per il mercato della fotografia professionale. Il lavoro ha incluso la progettazione dell\u0026rsquo;architettura del sensore e l\u0026rsquo;implementazione delle sue interfacce ad alta velocità: SLVS-EC e MIPI. Le attività hanno coperto l\u0026rsquo;intero ciclo di progettazione, dalla definizione dell\u0026rsquo;architettura e implementazione RTL alla verifica e integrazione backend.\nCaratteristiche Principali e Risultati # Architettura del Sensore: Collaborato alla progettazione dell\u0026rsquo;architettura generale per il sensore CMOS 8K, ottimizzando per alta risoluzione e frequenza di fotogrammi. Progettazione delle Interfacce: Progettazione e implementazione delle interfacce SLVS-EC e MIPI per il trasferimento dati ad alta velocità. Implementazione del Design: Sviluppato e verificato RTL utilizzando VHDL per tutti i componenti digitali. Definizione e applicazione di vincoli di timing dettagliati per ottenere una chiusura del timing di successo. Supportato la sintesi backend per garantire che il progetto rispettasse i requisiti di prestazioni e area. Verifica: Contribuito al processo di verifica, garantendo un funzionamento robusto e privo di errori. Scritto vari testbench UVM e blocchi riutilizzabili. Utilizzo della Toolchain: Utilizzato la suite Cadence (Genus, Xcelium, Innovus e Tempus) per sintesi, simulazione, backend e analisi del timing. Dettagli Tecnici # Interfacce ad Alte Prestazioni: Implementato SLVS-EC per una trasmissione dati efficiente, a basso consumo e scalabile. Integrato MIPI per la compatibilità con gli standard dell\u0026rsquo;industria mobile e fotografica. Sviluppo RTL: Progettazione modulare ed efficiente dei blocchi digitali del sensore, mirata a bassa latenza e alta velocità. Backend e Timing: Garantita la sintesi e la chiusura del timing attraverso iterazioni rigorose con gli strumenti Cadence. Sviluppati vincoli di timing per guidare il posizionamento e il routing per prestazioni ottimali. Sforzi di Verifica: Supportata la creazione di un testbench completo per validare la funzionalità e le prestazioni del sensore. Sfide e Soluzioni # Trasmissione Dati ad Alta Velocità: Superati i problemi progettuali delle interfacce ad alta velocità ottimizzando l\u0026rsquo;implementazione degli standard SLVS-EC e MIPI. Chiusura del Timing: Risolti i problemi di timing grazie alla definizione accurata dei vincoli e alle iterazioni backend. Integrazione di Sistema: Bilanciamento tra progettazione architetturale e implementativa per garantire un\u0026rsquo;integrazione fluida di tutti i componenti rispettando obiettivi di prestazioni rigorosi. Risultato #Il progetto ha consegnato con successo un sensore CMOS ad alta frequenza di fotogrammi e risoluzione 8K, progettato per il mercato della fotografia professionale. Grazie a robuste interfacce ad alta velocità e a un\u0026rsquo;architettura efficiente, il sensore ha raggiunto prestazioni eccezionali, soddisfacendo i rigorosi standard dell\u0026rsquo;industria. I contributi lungo l\u0026rsquo;intero ciclo di progettazione, dall\u0026rsquo;RTL al backend, hanno garantito un risultato affidabile e di alta qualità.\n","date":null,"permalink":"/it/portfolio/photography_sensor/","section":"Progetti","summary":"Blocchi digitali per un sesnore CMOS mirato al mondo della fotografia professionale","title":"Sensore CMOS per Fotografia"},{"content":"Sensore CMOS per Applicazioni Endoscopiche #Panoramica #Questo progetto ha riguardato lo sviluppo dei blocchi digitali di un sensore CMOS progettato per applicazioni endoscopiche. Il pipeline comprendeva l\u0026rsquo;acquisizione dei pixel dai convertitori ADC, l\u0026rsquo;elaborazione dei dati con filtraggio minimo e lo streaming dei dati elaborati verso un\u0026rsquo;interfaccia di uscita analogica. Il progetto ha inoltre richiesto la progettazione di blocchi di controllo chiave, come il sequencer e il generatore di timing, per una corretta integrazione con i componenti analogici.\nCaratteristiche Principali e Risultati # Sviluppo del Pipeline: Progettazione del pipeline digitale per l\u0026rsquo;acquisizione dei dati dai convertitori ADC, inclusa l\u0026rsquo;elaborazione del percorso dati con filtraggio minimo e lo streaming verso un\u0026rsquo;interfaccia di uscita analogica. Controllo e Sequenziamento: Sviluppo del sequencer e del generatore di timing necessari per sincronizzare e controllare i blocchi analogici del sensore. Gestione delle Interfacce Registro: Implementazione dell\u0026rsquo;interfaccia di configurazione e controllo tramite registri. Distribuzione dei registri e dei segnali di clock per garantire un funzionamento efficiente dei blocchi digitali posizionati in diverse aree dell\u0026rsquo;ASIC. Sviluppo e Verifica RTL: Progettazione di tutti i componenti digitali in VHDL, con particolare attenzione alla funzionalità, all\u0026rsquo;efficienza e alla modularità. Supporto per il Design Fisico: Scrittura di vincoli di timing dettagliati per guidare la sintesi e garantire la chiusura del timing. Esecuzione di partial backend runs utilizzando strumenti Cadence per verificare la sintesi e risolvere i problemi di timing. Dettagli Tecnici # Caratteristiche del Pipeline: Acquisizione dei dati dai convertitori ADC, con l\u0026rsquo;applicazione di un filtraggio minimo per ridurre il rumore. Streaming dell\u0026rsquo;uscita analogica per una facile integrazione con interfacce esterne. Logica di Controllo: Sviluppo di un sequencer per orchestrare il funzionamento dei blocchi digitali e analogici. Creazione di un generatore di timing per fornire segnali di temporizzazione precisi ai componenti analogici del sistema. Gestione di Clock e Registri: Progettazione della distribuzione dei segnali di clock e registri su tutto il chip, ottimizzando le prestazioni e il consumo energetico. Dettagli di Implementazione: Programmazione RTL in VHDL per tutti i blocchi digitali. Sviluppo e applicazione di vincoli di timing per garantire la chiusura del timing. Utilizzo degli strumenti Cadence, tra cui: Cadence Genus per la sintesi. Cadence Xcelium per la simulazione. Cadence Innovus per il design fisico. Cadence Tempus per l\u0026rsquo;analisi del timing. Sfide e Soluzioni # Chiusura del Timing: Affrontate le sfide legate al timing iterando sulle run di sintesi e affinando i vincoli di timing con Tempus per rispettare requisiti stringenti. Distribuzione del Clock: Garantita una distribuzione robusta dei segnali di clock nell\u0026rsquo;ASIC per mantenere la sincronizzazione dei blocchi digitali. Integrazione con Componenti Analogici: Progettazione di un sequencer e di un generatore di timing per controllare con precisione le funzioni analogiche, garantendo un funzionamento fluido del sistema mixed-signal. Utilizzo degli Strumenti: Sfruttata la suite completa degli strumenti Cadence per progettazione, verifica e chiusura del timing. Risultato #Il progetto ha consegnato con successo tutti i blocchi digitali necessari per il sensore CMOS, consentendo un funzionamento affidabile e preciso in applicazioni endoscopiche. Grazie alla chiusura del timing robusta, alla distribuzione efficiente del clock e all\u0026rsquo;integrazione fluida con i componenti analogici, il design ha soddisfatto i rigorosi requisiti delle applicazioni medicali. L\u0026rsquo;implementazione RTL in VHDL, supportata da sintesi e verifica fisica rigorosa con strumenti Cadence, ha prodotto un ASIC ad alte prestazioni e affidabile.\n","date":null,"permalink":"/it/portfolio/endoscopy_sensor/","section":"Progetti","summary":"Blocchi digitali per un sensore CMOS da utilizzare per applicazioni endoscopiche","title":"Sensore CMOS per Endoscopia"},{"content":"Telecamera Industriale per l\u0026rsquo;Ispezione dei Prodotti #Panoramica #Questo progetto ha riguardato la progettazione di un sistema di telecamera industriale per l\u0026rsquo;ispezione dei prodotti, utilizzando una configurazione a doppio sensore per migliorare le capacità di zoom ottico. Il sistema si basa su un FPGA Xilinx e include un\u0026rsquo;elaborazione avanzata delle immagini per acquisire e manipolare i frame con alte prestazioni.\nCaratteristiche Principali e Risultati # Configurazione a Doppio Sensore: Integrati due sensori Sony identici con lenti diverse per ottenere la funzionalità di zoom ottico. Pipeline Avanzata di Elaborazione delle Immagini: Acquisizione dei frame dal sensore Sony. Demosaicizzazione (debayering), bilanciamento del bianco e rimozione della vignettatura. Zoom e ritaglio delle immagini per un output personalizzato. Interfaccia ad Alta Velocità con il Sensore: Operato alla massima velocità del bus consentita dal dispositivo. Implementato un allineamento dinamico di fase (DPA) per garantire una comunicazione affidabile. Architettura Basata su AXI: Utilizzo di un bus AXI per la gestione dei dati video, garantendo compatibilità ed efficiente integrazione con i moduli IP Xilinx preesistenti. Gestione della Memoria: Le immagini elaborate venivano memorizzate per un accesso efficiente da parte del processore Zynq. Trasmissione ad Alta Velocità: Le immagini venivano ulteriormente elaborate su Zynq e trasmesse tramite Ethernet per un\u0026rsquo;analisi in tempo reale. Dettagli Tecnici # Hardware: FPGA Xilinx, sensori Sony, processore Zynq. Sviluppo: Progettazione e implementazione dell\u0026rsquo;architettura FPGA in VHDL. Verifica tramite testbench in SystemVerilog. Integrazione di moduli IP Xilinx preesistenti. Tecnologie Utilizzate: Xilinx Vivado per sintesi e implementazione. Verilog/SystemVerilog per la verifica. Bus AXI per il routing interno dei dati video. Pipeline delle Immagini: Acquisizione e correzione delle immagini memorizzate, poi accessibili dallo Zynq per un\u0026rsquo;ulteriore elaborazione. Sfide e Soluzioni # Comunicazione ad Alta Velocità: Superati i limiti di velocità del bus implementando l\u0026rsquo;allineamento dinamico di fase (DPA) per garantire una comunicazione affidabile con il sensore alla massima velocità. Integrazione AXI: Adattato con successo il design per integrare moduli IP Xilinx preesistenti, sfruttando il protocollo AXI per una gestione efficiente dei dati video. Sincronizzazione: Gestita la sincronizzazione tra i due sensori per un\u0026rsquo;integrazione fluida dello zoom ottico. Efficienza di Elaborazione: Ottimizzate le risorse FPGA per gestire l\u0026rsquo;intera pipeline di elaborazione delle immagini senza colli di bottiglia. Risultato #Il sistema della telecamera ha fornito prestazioni eccezionali per l\u0026rsquo;ispezione industriale dei prodotti, sfruttando lo zoom ottico a doppio sensore e la trasmissione in tempo reale tramite Ethernet. La sua robusta pipeline di elaborazione delle immagini, l\u0026rsquo;architettura basata su AXI e la comunicazione ad alta velocità hanno soddisfatto i requisiti industriali più esigenti.\n","date":null,"permalink":"/it/portfolio/industrial_camera/","section":"Progetti","summary":"Telecamera industeriale con doppio sensore per l\u0026rsquo;ispezione dei prodotti ai fini del controllo qualità","title":"Telecamera Industeriale"},{"content":"Sensore di Temperatura Industeriale #Panoramica #Questo progetto ha riguardato la progettazione di un PCB per la misurazione della temperatura utilizzando sensori PT1000. Il sistema dispone di 16 canali per l\u0026rsquo;acquisizione dei dati di temperatura, il condizionamento del segnale e il filtraggio prima di interfacciarsi con un Convertitore Analogico-Digitale (ADC). Il PCB include anche un microcontrollore ST per gestire il sistema, multiplexers analogici controllati dal microcontrollore, e un adattatore CAN-to-USB per la comunicazione con il PC. Il design ha garantito un\u0026rsquo;alta precisione nella misurazione della temperatura e una trasmissione affidabile dei dati.\nCaratteristiche Principali e Risultati # Interfaccia Sensore di Temperatura: Progettata l\u0026rsquo;interfaccia per 16 sensori PT1000, acquisendo i dati e applicando il necessario filtraggio del segnale per garantire letture accurate. Utilizzati multiplexer analogici controllati dal microcontrollore per gestire in modo efficiente i canali dei sensori. Integrazione Microcontrollore: Integrato un microcontrollore ST per controllare i multiplexers analogici, gestire l\u0026rsquo;acquisizione dei dati e processare le informazioni dei sensori. Progettato il circuito necessario per programmare e fare il debugging del microcontrollore. Condizionamento del Segnale e ADC: Sviluppato circuiti analogici per il filtraggio del segnale al fine di ottimizzare i dati dei sensori prima di passarli all\u0026rsquo;ADC. Implementata una corretta generazione di riferimento analogico per garantire prestazioni stabili e accurate dell\u0026rsquo;ADC. Comunicazione CAN-to-USB: Incorporato un adattatore CAN-to-USB per la trasmissione dei dati dal sistema al PC per il monitoraggio e l\u0026rsquo;analisi. Progettazione dell\u0026rsquo;Alimentazione: Progettata una sorgente di alimentazione multi-voltaggio per garantire una fornitura stabile di energia al microcontrollore, ai sensori e agli altri componenti. Dettagli Tecnici # Specifiche Hardware: Sensori di Temperatura: Sensori PT1000 su 16 canali per misurazioni precise della temperatura. Condizionamento del Segnale: Filtri analogici per eliminare il rumore e preparare i dati dei sensori per la conversione ADC. Microcontrollore: Microcontrollore ST utilizzato per controllare i multiplexers analogici e gestire l\u0026rsquo;elaborazione dei dati. ADC: ADC di alta precisione per digitalizzare i segnali analogici provenienti dai sensori. Adattatore CAN-to-USB: Usato per l\u0026rsquo;interfaccia con il PC, permettendo al sistema di inviare i dati tramite bus CAN via USB. Strumenti di Progettazione: Cadence OrCAD per la progettazione degli schemi e la guida nel layout. Lavorato a stretto contatto con il team di layout esterno per garantire l\u0026rsquo;integrità del segnale e una corretta disposizione dei componenti. Progettazione dell\u0026rsquo;Alimentazione: Progettata una sorgente di alimentazione multi-voltaggio per soddisfare i requisiti di alimentazione del microcontrollore, dei sensori e delle periferiche. Creata una riferimento analogico stabile per l\u0026rsquo;ADC per ridurre gli errori di misurazione. Sfide e Soluzioni # Integrità del Segnale: Garantita l\u0026rsquo;acquisizione pulita del segnale attraverso il filtraggio analogico e un\u0026rsquo;attenta disposizione del layout per evitare interferenze. Multiplexing dei Canali: Utilizzati multiplexers analogici controllati dal microcontrollore per gestire efficientemente i 16 sensori PT1000, garantendo un corretto instradamento del segnale. Gestione dell\u0026rsquo;Alimentazione: Progettata una sorgente di alimentazione multi-voltaggio affidabile per soddisfare le esigenze del microcontrollore e dei sensori. Interfaccia di Comunicazione: Incorporato un adattatore CAN-to-USB per garantire una comunicazione fluida con il PC per il monitoraggio e la registrazione dei dati. Programmazione e Debugging: Progettato circuiti dedicati per la programmazione e il debugging del microcontrollore per semplificare lo sviluppo e i test. Risultato #Il PCB ha integrato con successo tutti i componenti per la misurazione ad alta precisione della temperatura e la trasmissione efficiente dei dati. Il design ha garantito letture accurate dai sensori, una distribuzione stabile dell\u0026rsquo;alimentazione e una comunicazione affidabile con il PC tramite il bus CAN. Grazie al corretto condizionamento del segnale, alla generazione di riferimento ADC e alla gestione robusta dell\u0026rsquo;alimentazione, il sistema ha soddisfatto tutti i requisiti prestazionali.\n","date":null,"permalink":"/it/portfolio/industerial_temperature_board/","section":"Progetti","summary":"Scheda di monitoraggio della temperatura da 16 sensori con il relativo filteraggio e un interfaccia USB per PC","title":"Moniteraggio Industeriale della Temperatura"},{"content":"Inverter a Multi-Fase #Panoramica #Questo progetto ha riguardato lo sviluppo di un sistema di controllo distribuito per un inverter a multi-fase, utilizzato nelle siderurgia. Il sistema è stato progettato con due FPGA principali (una master e una slave) utilizzando tecnologia Intel (Altera). Il master controlla simultaneamente più slave tramite collegamenti ottici punto-punto e si interfaccia con un PC che gestisce i parametri ad alto livello e l\u0026rsquo;operazione complessiva.\nCaratteristiche Principali e Risultati # Controllo Distribuito: Il sistema è composto da un FPGA master e più FPGA slave che operano in parallelo. Collegamenti Ottici Punto-Punto: Il master gestisce la comunicazione con gli slave utilizzando collegamenti ottici punto-punto. Protocollo di Comunicazione: Sviluppato un protocollo di comunicazione tra il master e gli slave tramite collegamenti ottici con clock integrato. Il protocollo utilizza uno schema di trasmissione periodica con funzionalità di auto-recupero. Canale per Dati in Tempo Reale: Creato un canale speciale sulla connessione ottica per il flusso di dati in tempo reale dallo slave al PC. Controllo del Segnale PWM: Sviluppato il controllo per i segnali PWM, inclusi algoritmi per la gestione di frequenza e larghezza di impulso. Monitoraggio dei Sensori: Implementato il monitoraggio continuo dei sensori per garantire un\u0026rsquo;operazione sicura e per rilevare eventuali guasti. Documentazione Completa: Sono stati prodotti documenti dettagliati di studio e architettura che forniscono approfondimenti sul design del sistema, i protocolli e le specifiche hardware. È stata creata una documentazione tecnica completa per lo sviluppo e l\u0026rsquo;integrazione del codice VHDL, dei protocolli di comunicazione e della logica di controllo. Dettagli Tecnici # Hardware: FPGA Intel (Altera), sensori di corrente e temperatura, PC di controllo. Sviluppo: Progettazione e implementazione del protocollo di comunicazione tra master e slave in VHDL. Sviluppato la logica di controllo PWM e i sistemi di lettura sensori in VHDL per garantire un controllo preciso e in tempo reale del sistema inverter. Gestita la comunicazione tramite collegamenti ottici punto-punto per garantire bassa latenza e alta affidabilità. Creato un canale dedicato per dati in tempo reale per trasmettere dati critici dallo slave al PC di controllo. Tecnologie Utilizzate: FPGA Intel (Altera) per il controllo e la gestione della comunicazione. VHDL per lo sviluppo del protocollo di comunicazione, della logica di controllo e dell\u0026rsquo;integrazione dei sensori. Tecnologie di sensori per il monitoraggio di correnti e temperature. Controllo PWM: Algoritmi avanzati per il controllo delle frequenze PWM, garantendo operazioni sicure e rilevamento guasti. Sfide e Soluzioni # Affidabilità della Comunicazione: Ottimizzata la trasmissione tramite collegamenti ottici punto-punto per garantire una comunicazione affidabile in ambienti industriali difficili. Sincronizzazione: Gestita la sincronizzazione tra il master e gli slave per controllare simultaneamente più inverter. Recupero da Errori: Implementato un meccanismo di auto-recupero per la comunicazione tra master e slave in caso di perdita di pacchetti o guasti nel link. Risultato #Il sistema ha fornito un controllo preciso e sicuro sugli inverter a multi-fase, garantendo un\u0026rsquo;operazione ottimale nelle fonderie di metalli. Grazie alla comunicazione ottica e a un protocollo avanzato sviluppato interamente in VHDL, il sistema ha mantenuto un\u0026rsquo;alta affidabilità operativa anche in condizioni gravose, con monitoraggio continuo e rilevamento guasti. Inoltre, sono stati prodotti tutti i documenti pertinenti per lo studio dell\u0026rsquo;architettura e la documentazione dettagliata, fornendo approfondimenti chiari e completi sul design e sul funzionamento del sistema.\n","date":null,"permalink":"/it/portfolio/multiphase_inverter/","section":"Progetti","summary":"Sistema di controllo distributio per un inverter a multi-fase per la fondazione dell\u0026rsquo;acciaio nei processi sideurgici","title":"Inverter Multi-Fase"},{"content":"Progetto PCB per Interfaccia Ottica #Panoramica #Questo progetto ha riguardato la progettazione di una PCB completamente analogica per interfacciare due collegamenti ottici che utilizzano lo stesso protocollo digitale ma operano a lunghezze d’onda diverse. L\u0026rsquo;adattatore ha permesso la conversione dei segnali tra un collegamento Avago HCS a 820 nm e un modulo SFP moderno a 1310 nm. Grazie a un approccio analogico, il design ha garantito la latenza più bassa possibile, supportando una comunicazione bidirezionale affidabile.\nCaratteristiche Principali e Risultati # Conversione Analogica del Segnale: Adattato il segnale PECL del collegamento Avago HCS al segnale LVDS del modulo SFP. Progettata un\u0026rsquo;interfaccia completamente analogica e bidirezionale per minimizzare la latenza sia per i flussi dati in upstream che in downstream. Progettazione dello Schema: Creati schemi elettrici precisi in Cadence OrCAD. Fornite indicazioni per il layout, assicurando integrità del segnale ed efficienza energetica. Coordinamento della Produzione: Collaborato con il produttore del PCB per garantire la consegna di tutti i componenti e il rispetto delle specifiche del design. Verificata l\u0026rsquo;accuratezza della produzione, con particolare attenzione a tracce a impedenza controllata e isolamento dei segnali. Gestione dell\u0026rsquo;Alimentazione: Integrato un power supply a basso rumore ed efficiente per supportare i moduli ottici e i circuiti analogici. Considerazioni Progettuali: Concentrato sull’uso di componenti e tecniche analogiche per ottenere un adattamento del segnale a bassa latenza. Implementate tracce a impedenza controllata e tecniche di isolamento per segnali ad alta velocità. Dettagli Tecnici # Specifiche Hardware: Collegamento di Ingresso: Fibra Avago HCS a 820 nm con segnalazione PECL. Collegamento di Uscita: Modulo SFP a 1310 nm con segnalazione LVDS. Flusso dati completamente analogico e bidirezionale per upstream e downstream. Strumenti di Progettazione: Cadence OrCAD per la progettazione degli schemi elettrici. Layout eseguito esternamente con indicazioni specifiche sui dettagli del design analogico. Caratteristiche del Design PCB: Tracce a impedenza controllata per garantire l\u0026rsquo;integrità del segnale ad alta velocità. Tecniche di isolamento per minimizzare diafonia e rumore. Percorso del segnale analogico a bassa latenza per rispettare rigorosi requisiti temporali. Produzione: Collaborato con il produttore del PCB per garantire una produzione accurata. Forniti file di produzione completi e verificati i processi per la fabbricazione. Sfide e Soluzioni # Riduzione della Latenza: Scelto un approccio completamente analogico per eliminare i ritardi associati all\u0026rsquo;elaborazione digitale. Integrità del Segnale: Mantenuta un\u0026rsquo;elevata integrità del segnale tramite tracce a impedenza controllata e un layout ottimizzato per comunicazioni ad alta velocità. Precisione nella Produzione: Lavorato a stretto contatto con il produttore per garantire la fabbricazione accurata del PCB, in particolare per le specifiche dei circuiti analogici. Compatibilità: Collegati sistemi legacy Avago HCS e tecnologia SFP moderna tramite l\u0026rsquo;adattamento analogico del segnale. Risultato #Il design analogico del PCB ha fornito un\u0026rsquo;interfaccia ad alte prestazioni tra due tecnologie di collegamento ottico, raggiungendo la latenza più bassa possibile e garantendo una comunicazione bidirezionale affidabile. Il progetto ha bilanciato con successo tecnologie\n","date":null,"permalink":"/it/portfolio/optical_link_power_adaptor/","section":"Progetti","summary":"Scheda in pura logica analogica per l\u0026rsquo;adattamento della lunghezza d\u0026rsquo;onda tra due link ottici","title":"Adattatore di unghezza d'onda ottica"},{"content":"Sistema di Controllo per Acceleratore di Particelle Utilizzato nel trattamento del Cancro #Panoramica #Questo progetto ha riguardato l\u0026rsquo;aggiornamento del sistema di controllo di un acceleratore di particelle esistente utilizzato nel trattamentodel cancro. Lo sviluppo principale ha comportato la creazione di un nuovo protocollo di comunicazione per distribuire dati in modo efficiente tramite collegamenti ottici connessi a un master. Il sistema ha inoltre permesso a un dispositivo National Instruments (NI) su un backplane di recuperare i dati raccolti dagli slave tramite il master utilizzando PCI.\nCaratteristiche Principali e Risultati # Protocollo di Comunicazione Avanzato: Progettato e implementato un nuovo protocollo per distribuire i dati tra il master e più slave tramite collegamenti ottici. Consentito il recupero dei dati da parte di un dispositivo National Instruments connesso tramite PCI sul backplane. Funzionalità del Protocollo: Aggiunti campi speciali per la gestione di eventi specifici. Integrato un sistema basato su priorità per gestire la trasmissione di dati critici. Inclusa una clock embedded nel flusso dati per semplificare la sincronizzazione. Utilizzato codifica 8b/10b per una trasmissione dati affidabile e codici di correzione degli errori per una tolleranza ai guasti migliorata. Sincronizzazione: Sviluppato un meccanismo di sincronizzazione tra il master e gli slave utilizzando un oscillatore controllato digitalmente (DCO) e un PLL di secondo ordine sull\u0026rsquo;FPGA master. Miglioramenti al Design del Sistema: Supportata la distribuzione e la raccolta di dati in tempo reale necessari per il controllo preciso dell\u0026rsquo;acceleratore di particelle. Ottimizzata la performance e l\u0026rsquo;affidabilità per un utilizzo in applicazioni mediche, dove accuratezza e sicurezza sono fondamentali. Dettagli Tecnici # Hardware: FPGA Xilinx per i dispositivi master e slave. Collegamenti ottici per la comunicazione tra master e slave. Dispositivo National Instruments su backplane per il recupero dati tramite PCI. Sviluppo del Protocollo: Meccanismo di clock embedded per garantire la sincronizzazione sui collegamenti ottici. Implementata la codifica 8b/10b per migliorare l\u0026rsquo;integrità del segnale. Incorporati codici di correzione degli errori (ECC) per rilevare e correggere errori di trasmissione. Sviluppati campi personalizzati per la gestione di eventi speciali e un sistema a priorità per i dati critici. Meccanismo di Sincronizzazione: Controllo di un oscillatore controllato digitalmente (DCO) sull\u0026rsquo;FPGA master per la sincronizzazione. Allineamento preciso del clock realizzato utilizzando un PLL di secondo ordine, garantendo un\u0026rsquo;operazione fluida e una comunicazione affidabile. Tecnologie Utilizzate: VHDL per la progettazione della logica del protocollo e dei sistemi di gestione dei dati. Bus PCI per l\u0026rsquo;interfacciamento del master con il dispositivo National Instruments. Sfide e Soluzioni # Sincronizzazione dei Dati: Utilizzato un oscillatore controllato digitalmente con un PLL di secondo ordine sull\u0026rsquo;FPGA master per mantenere una tempistica precisa con gli slave. Resilienza agli Errori: Usata codifica 8b/10b ed ECC per migliorare l\u0026rsquo;affidabilità dei dati e il recupero del clock. Gestione delle Priorità: Progettato un sistema basato su priorità per gestire in modo efficiente la trasmissione di dati critici senza ritardi. Recupero Dati in Tempo Reale: Integrata la comunicazione PCI per un accesso rapido e affidabile ai dati tramite il dispositivo National Instruments. Risultato #Il nuovo protocollo di comunicazione ha migliorato il sistema di controllo dell\u0026rsquo;acceleratore di particelle, consentendo operazioni precise e affidabili, fondamentali per le applicazioni nel trattamentodel cancro. Integrando funzionalità avanzate come il clock embedded, la correzione degli errori e la gestione delle priorità, oltre alla sincronizzazione tramite un oscillatore controllato digitalmente e un PLL di secondo ordine, il sistema ha raggiunto un\u0026rsquo;elevata affidabilità e performance, rispettando rigorosi standard medici.\n","date":null,"permalink":"/it/portfolio/particle_accelerator/","section":"Progetti","summary":"Sistema di controllo per un acceleratore di paricelle per trattamento cancro","title":"Acceleratore di Particelle"},{"content":"","date":null,"permalink":"/it/categories/","section":"Categories","summary":"","title":"Categories"},{"content":"","date":null,"permalink":"/it/tags/","section":"Tags","summary":"","title":"Tags"}]