"D:\Semestre 2-2020\DSD\Ejercicios\Reloj Divisor\clk_div.vhd" VHDL work 1 0 0 -02
. . 0 0 0