Fitter report for LimeSDR-Mini_factory
Tue Oct 24 11:58:50 2017
Quartus Prime Version 15.1.2 Build 193 02/01/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Oct 24 11:58:50 2017       ;
; Quartus Prime Version              ; 15.1.2 Build 193 02/01/2016 SJ Lite Edition ;
; Revision Name                      ; LimeSDR-Mini_factory                        ;
; Top-level Entity Name              ; lms7_trx_top                                ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M16SAU169C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 11,870 / 15,840 ( 75 % )                    ;
;     Total combinational functions  ; 9,048 / 15,840 ( 57 % )                     ;
;     Dedicated logic registers      ; 8,292 / 15,840 ( 52 % )                     ;
; Total registers                    ; 8322                                        ;
; Total pins                         ; 98 / 130 ( 75 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 449,680 / 562,176 ( 80 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 90 ( 0 % )                              ;
; Total PLLs                         ; 1 / 1 ( 100 % )                             ;
; UFM blocks                         ; 1 / 1 ( 100 % )                             ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; 10M16SAU169C8G      ;                                       ;
; Maximum processors allowed for parallel compilation                        ; All                 ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Auto Merge PLLs                                                            ; Off                 ; On                                    ;
; Router Timing Optimization Level                                           ; MAXIMUM             ; Normal                                ;
; Placement Effort Multiplier                                                ; 4.0                 ; 1.0                                   ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                  ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                  ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit        ; Auto Fit                              ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                 ; Off                                   ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.2%      ;
;     Processors 3-4         ;   7.9%      ;
+----------------------------+-------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+-------------------+------------------------+
; Pin Name          ; Reason                 ;
+-------------------+------------------------+
; FPGA_LED_G        ; Missing drive strength ;
; FT_WRn            ; Missing drive strength ;
; RFSW1_VCTL1       ; Missing drive strength ;
; RFSW1_VCTL2       ; Missing drive strength ;
; RFSW2_VCTL1       ; Missing drive strength ;
; RFSW2_VCTL2       ; Missing drive strength ;
; FPGA_SPI_SCLK     ; Missing drive strength ;
; FPGA_SPI_MOSI     ; Missing drive strength ;
; FPGA_SPI_LMS_SS   ; Missing drive strength ;
; FPGA_SPI_DAC_SS   ; Missing drive strength ;
; LMS_RESET         ; Missing drive strength ;
; LMS_ENABLE_IQSEL1 ; Missing drive strength ;
; LMS_FCLK1         ; Missing drive strength ;
; FPGA_LED_R        ; Missing drive strength ;
; LMS_FCLK2         ; Missing drive strength ;
; LMS_CORE_LDO_EN   ; Missing drive strength ;
; LMS_TXEN          ; Missing drive strength ;
; LMS_RXEN          ; Missing drive strength ;
; LMS_TXNRX1        ; Missing drive strength ;
; LMS_TXNRX2        ; Missing drive strength ;
; FPGA_GPIO[7]      ; Missing drive strength ;
; FPGA_GPIO[6]      ; Missing drive strength ;
; FPGA_GPIO[5]      ; Missing drive strength ;
; FPGA_GPIO[4]      ; Missing drive strength ;
; FPGA_GPIO[3]      ; Missing drive strength ;
; FPGA_GPIO[2]      ; Missing drive strength ;
; FPGA_GPIO[1]      ; Missing drive strength ;
; FPGA_GPIO[0]      ; Missing drive strength ;
; LMS_DIQ1[11]      ; Missing drive strength ;
; LMS_DIQ1[10]      ; Missing drive strength ;
; LMS_DIQ1[9]       ; Missing drive strength ;
; LMS_DIQ1[8]       ; Missing drive strength ;
; LMS_DIQ1[7]       ; Missing drive strength ;
; LMS_DIQ1[6]       ; Missing drive strength ;
; LMS_DIQ1[5]       ; Missing drive strength ;
; LMS_DIQ1[4]       ; Missing drive strength ;
; LMS_DIQ1[3]       ; Missing drive strength ;
; LMS_DIQ1[2]       ; Missing drive strength ;
; LMS_DIQ1[1]       ; Missing drive strength ;
; LMS_DIQ1[0]       ; Missing drive strength ;
; FT_BE[3]          ; Missing drive strength ;
; FT_BE[2]          ; Missing drive strength ;
; FT_BE[1]          ; Missing drive strength ;
; FT_BE[0]          ; Missing drive strength ;
; FT_D[31]          ; Missing drive strength ;
; FT_D[30]          ; Missing drive strength ;
; FT_D[29]          ; Missing drive strength ;
; FT_D[28]          ; Missing drive strength ;
; FT_D[27]          ; Missing drive strength ;
; FT_D[26]          ; Missing drive strength ;
; FT_D[25]          ; Missing drive strength ;
; FT_D[24]          ; Missing drive strength ;
; FT_D[23]          ; Missing drive strength ;
; FT_D[22]          ; Missing drive strength ;
; FT_D[21]          ; Missing drive strength ;
; FT_D[20]          ; Missing drive strength ;
; FT_D[19]          ; Missing drive strength ;
; FT_D[18]          ; Missing drive strength ;
; FT_D[17]          ; Missing drive strength ;
; FT_D[16]          ; Missing drive strength ;
; FT_D[15]          ; Missing drive strength ;
; FT_D[14]          ; Missing drive strength ;
; FT_D[13]          ; Missing drive strength ;
; FT_D[12]          ; Missing drive strength ;
; FT_D[11]          ; Missing drive strength ;
; FT_D[10]          ; Missing drive strength ;
; FT_D[9]           ; Missing drive strength ;
; FT_D[8]           ; Missing drive strength ;
; FT_D[7]           ; Missing drive strength ;
; FT_D[6]           ; Missing drive strength ;
; FT_D[5]           ; Missing drive strength ;
; FT_D[4]           ; Missing drive strength ;
; FT_D[3]           ; Missing drive strength ;
; FT_D[2]           ; Missing drive strength ;
; FT_D[1]           ; Missing drive strength ;
; FT_D[0]           ; Missing drive strength ;
; FPGA_I2C_SCL      ; Missing drive strength ;
; FPGA_I2C_SDA      ; Missing drive strength ;
+-------------------+------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 18128 ) ; 0.00 % ( 0 / 18128 )       ; 0.00 % ( 0 / 18128 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 18128 ) ; 0.00 % ( 0 / 18128 )       ; 0.00 % ( 0 / 18128 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 17927 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 190 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/output_files/LimeSDR-Mini_factory.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 11,870 / 15,840 ( 75 % )   ;
;     -- Combinational with no register       ; 3578                       ;
;     -- Register only                        ; 2822                       ;
;     -- Combinational with a register        ; 5470                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 5283                       ;
;     -- 3 input functions                    ; 2088                       ;
;     -- <=2 input functions                  ; 1677                       ;
;     -- Register only                        ; 2822                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 8092                       ;
;     -- arithmetic mode                      ; 956                        ;
;                                             ;                            ;
; Total registers*                            ; 8,322 / 16,445 ( 51 % )    ;
;     -- Dedicated logic registers            ; 8,292 / 15,840 ( 52 % )    ;
;     -- I/O registers                        ; 30 / 605 ( 5 % )           ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 878 / 990 ( 89 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 98 / 130 ( 75 % )          ;
;     -- Clock pins                           ; 7 / 7 ( 100 % )            ;
;     -- Dedicated input pins                 ; 0 / 1 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 20                         ;
; M9Ks                                        ; 58 / 61 ( 95 % )           ;
; UFM blocks                                  ; 1 / 1 ( 100 % )            ;
; ADC blocks                                  ; 0 / 1 ( 0 % )              ;
; Total block memory bits                     ; 449,680 / 562,176 ( 80 % ) ;
; Total block memory implementation bits      ; 534,528 / 562,176 ( 95 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 90 ( 0 % )             ;
; PLLs                                        ; 1 / 1 ( 100 % )            ;
; Global clocks                               ; 20 / 20 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Remote update blocks                        ; 1 / 1 ( 100 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 21.5% / 21.2% / 21.9%      ;
; Peak interconnect usage (total/H/V)         ; 34.5% / 32.5% / 37.4%      ;
; Maximum fan-out                             ; 2274                       ;
; Highest non-global fan-out                  ; 2274                       ;
; Total fan-out                               ; 63591                      ;
; Average fan-out                             ; 3.29                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                                ;
; Total logic elements                        ; 11736 / 15840 ( 74 % ) ; 130 / 15840 ( < 1 % ) ; 4 / 15840 ( < 1 % )            ;
;     -- Combinational with no register       ; 3520                   ; 54                    ; 4                              ;
;     -- Register only                        ; 2806                   ; 16                    ; 0                              ;
;     -- Combinational with a register        ; 5410                   ; 60                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;
;     -- 4 input functions                    ; 5227                   ; 55                    ; 1                              ;
;     -- 3 input functions                    ; 2069                   ; 19                    ; 0                              ;
;     -- <=2 input functions                  ; 1634                   ; 40                    ; 3                              ;
;     -- Register only                        ; 2806                   ; 16                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;
;     -- normal mode                          ; 7982                   ; 106                   ; 4                              ;
;     -- arithmetic mode                      ; 948                    ; 8                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total registers                             ; 8246                   ; 76                    ; 0                              ;
;     -- Dedicated logic registers            ; 8216 / 15840 ( 52 % )  ; 76 / 15840 ( < 1 % )  ; 0 / 15840 ( 0 % )              ;
;     -- I/O registers                        ; 60                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total LABs:  partially or completely used   ; 869 / 990 ( 88 % )     ; 12 / 990 ( 1 % )      ; 1 / 990 ( < 1 % )              ;
;                                             ;                        ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ;
; I/O pins                                    ; 98                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 90 ( 0 % )         ; 0 / 90 ( 0 % )        ; 0 / 90 ( 0 % )                 ;
; Total memory bits                           ; 449680                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 534528                 ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M9K                                         ; 58 / 61 ( 95 % )       ; 0 / 61 ( 0 % )        ; 0 / 61 ( 0 % )                 ;
; Remote update block                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Clock control block                         ; 16 / 24 ( 66 % )       ; 0 / 24 ( 0 % )        ; 4 / 24 ( 16 % )                ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Double Data Rate I/O output circuitry       ; 15 / 320 ( 4 % )       ; 0 / 320 ( 0 % )       ; 0 / 320 ( 0 % )                ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
;                                             ;                        ;                       ;                                ;
; Connections                                 ;                        ;                       ;                                ;
;     -- Input Connections                    ; 553                    ; 111                   ; 14                             ;
;     -- Registered Input Connections         ; 392                    ; 84                    ; 0                              ;
;     -- Output Connections                   ; 214                    ; 89                    ; 375                            ;
;     -- Registered Output Connections        ; 7                      ; 88                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;
;     -- Total Connections                    ; 63225                  ; 701                   ; 406                            ;
;     -- Registered Connections               ; 25498                  ; 483                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; External Connections                        ;                        ;                       ;                                ;
;     -- Top                                  ; 178                    ; 200                   ; 389                            ;
;     -- sld_hub:auto_hub                     ; 200                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 389                    ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;
;     -- Input Ports                          ; 47                     ; 36                    ; 14                             ;
;     -- Output Ports                         ; 44                     ; 54                    ; 7                              ;
;     -- Bidir Ports                          ; 38                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 20                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 1                     ; 3                              ;
;     -- Output Ports driven by GND           ; 0                      ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 24                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 29                    ; 2                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 43                    ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; FPGA_SPI_MISO     ; J6    ; 3        ; 14           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; FT_CLK            ; G9    ; 6        ; 50           ; 14           ; 21           ; 845                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; FT_RXFn           ; C11   ; 6        ; 50           ; 24           ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; FT_TXEn           ; C13   ; 6        ; 50           ; 21           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMK_CLK           ; H6    ; 2        ; 0            ; 9            ; 21           ; 1802                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[0]     ; M2    ; 2        ; 0            ; 8            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[10]    ; L5    ; 3        ; 3            ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[11]    ; L4    ; 3        ; 6            ; 0            ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[1]     ; M4    ; 3        ; 3            ; 0            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[2]     ; M1    ; 2        ; 0            ; 8            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[3]     ; J1    ; 2        ; 0            ; 9            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[4]     ; N2    ; 2        ; 0            ; 7            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[5]     ; K1    ; 2        ; 0            ; 3            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[6]     ; L2    ; 2        ; 0            ; 7            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[7]     ; J2    ; 2        ; 0            ; 9            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[8]     ; N4    ; 3        ; 6            ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[9]     ; K2    ; 2        ; 0            ; 3            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_ENABLE_IQSEL2 ; N3    ; 2        ; 0            ; 7            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_MCLK2         ; H4    ; 2        ; 0            ; 8            ; 21           ; 1513                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; SPARE_IO_PULL_UP  ; D1    ; 1A       ; 25           ; 25           ; 14           ; 2274                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; FPGA_GPIO[0]      ; A11   ; 8        ; 16           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_GPIO[1]      ; B10   ; 8        ; 19           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_GPIO[2]      ; C10   ; 8        ; 21           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_GPIO[3]      ; D11   ; 6        ; 50           ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_GPIO[4]      ; E13   ; 6        ; 50           ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_GPIO[5]      ; F13   ; 6        ; 50           ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_GPIO[6]      ; F10   ; 6        ; 50           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_GPIO[7]      ; G10   ; 6        ; 50           ; 14           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_LED_G        ; A10   ; 8        ; 16           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_LED_R        ; K7    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_DAC_SS   ; K8    ; 3        ; 24           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_LMS_SS   ; J5    ; 3        ; 6            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_MOSI     ; J7    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_SCLK     ; K5    ; 3        ; 6            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FT_WRn            ; E12   ; 6        ; 50           ; 16           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_CORE_LDO_EN   ; N11   ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[0]       ; M12   ; 3        ; 19           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[10]      ; M9    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[11]      ; N6    ; 3        ; 8            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[1]       ; N12   ; 3        ; 16           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[2]       ; N10   ; 3        ; 16           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[3]       ; L10   ; 3        ; 24           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[4]       ; M10   ; 3        ; 24           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[5]       ; M13   ; 3        ; 19           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[6]       ; N9    ; 3        ; 19           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[7]       ; N8    ; 3        ; 8            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[8]       ; M7    ; 3        ; 8            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[9]       ; N7    ; 3        ; 8            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_ENABLE_IQSEL1 ; M8    ; 3        ; 14           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_FCLK1         ; L3    ; 2        ; 0            ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_FCLK2         ; M3    ; 2        ; 0            ; 3            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_RESET         ; L1    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_RXEN          ; M11   ; 3        ; 21           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXEN          ; K6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXNRX1        ; J8    ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXNRX2        ; H5    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RFSW1_VCTL1       ; D8    ; 8        ; 16           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RFSW1_VCTL2       ; B9    ; 8        ; 19           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RFSW2_VCTL1       ; C5    ; 8        ; 10           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RFSW2_VCTL2       ; C4    ; 8        ; 10           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; FPGA_I2C_SCL ; D13   ; 6        ; 50           ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen (inverted) ;
; FPGA_I2C_SDA ; K13   ; 5        ; 50           ; 8            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen (inverted) ;
; FT_BE[0]     ; B11   ; 6        ; 50           ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector28~0 (inverted)                                                                                                                                    ;
; FT_BE[1]     ; C12   ; 6        ; 50           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector28~0 (inverted)                                                                                                                                    ;
; FT_BE[2]     ; A12   ; 6        ; 50           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector28~0 (inverted)                                                                                                                                    ;
; FT_BE[3]     ; B13   ; 6        ; 50           ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector28~0 (inverted)                                                                                                                                    ;
; FT_D[0]      ; A2    ; 8        ; 8            ; 17           ; 14           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector28~0 (inverted)                                                                                                                                    ;
; FT_D[10]     ; E9    ; 6        ; 50           ; 22           ; 14           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~2 (inverted)                                                                                                                                    ;
; FT_D[11]     ; B2    ; 8        ; 8            ; 17           ; 21           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~2 (inverted)                                                                                                                                    ;
; FT_D[12]     ; D9    ; 6        ; 50           ; 25           ; 14           ; 11                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~2 (inverted)                                                                                                                                    ;
; FT_D[13]     ; J9    ; 5        ; 50           ; 10           ; 21           ; 11                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~2 (inverted)                                                                                                                                    ;
; FT_D[14]     ; A9    ; 8        ; 19           ; 17           ; 14           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~2 (inverted)                                                                                                                                    ;
; FT_D[15]     ; H9    ; 5        ; 50           ; 11           ; 22           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~2 (inverted)                                                                                                                                    ;
; FT_D[16]     ; A7    ; 8        ; 14           ; 17           ; 21           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[17]     ; F8    ; 6        ; 50           ; 22           ; 21           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[18]     ; A6    ; 8        ; 14           ; 17           ; 28           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[19]     ; E10   ; 6        ; 50           ; 25           ; 21           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[1]      ; B6    ; 8        ; 12           ; 17           ; 0            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector28~0 (inverted)                                                                                                                                    ;
; FT_D[20]     ; A5    ; 8        ; 8            ; 17           ; 0            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[21]     ; F9    ; 6        ; 50           ; 21           ; 22           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[22]     ; E8    ; 8        ; 16           ; 17           ; 21           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[23]     ; A8    ; 8        ; 19           ; 17           ; 7            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[24]     ; K11   ; 5        ; 50           ; 2            ; 7            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[25]     ; K12   ; 5        ; 50           ; 8            ; 21           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[26]     ; J12   ; 5        ; 50           ; 8            ; 14           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[27]     ; G12   ; 5        ; 50           ; 11           ; 0            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[28]     ; L13   ; 5        ; 50           ; 8            ; 7            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[29]     ; G13   ; 5        ; 50           ; 11           ; 7            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[2]      ; B3    ; 8        ; 10           ; 17           ; 7            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector28~0 (inverted)                                                                                                                                    ;
; FT_D[30]     ; J13   ; 5        ; 50           ; 10           ; 7            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[31]     ; H13   ; 5        ; 50           ; 10           ; 0            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~1 (inverted)                                                                                                                                    ;
; FT_D[3]      ; B5    ; 8        ; 12           ; 17           ; 7            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector28~0 (inverted)                                                                                                                                    ;
; FT_D[4]      ; A3    ; 8        ; 12           ; 17           ; 21           ; 14                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector28~0 (inverted)                                                                                                                                    ;
; FT_D[5]      ; B4    ; 8        ; 10           ; 17           ; 14           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector28~0 (inverted)                                                                                                                                    ;
; FT_D[6]      ; E6    ; 8        ; 12           ; 17           ; 28           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector28~0 (inverted)                                                                                                                                    ;
; FT_D[7]      ; A4    ; 8        ; 12           ; 17           ; 14           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector28~0 (inverted)                                                                                                                                    ;
; FT_D[8]      ; B12   ; 6        ; 50           ; 22           ; 7            ; 11                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~2 (inverted)                                                                                                                                    ;
; FT_D[9]      ; H8    ; 5        ; 50           ; 11           ; 14           ; 11                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|Selector30~2 (inverted)                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; G1       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; F5       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; F6       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; B9       ; DIFFIO_RX_T28n, DIFFOUT_T28n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; RFSW1_VCTL2         ; Dual Purpose Pin ;
; D8       ; DIFFIO_RX_T30p, DIFFOUT_T30p, DEV_OE, Low_Speed    ; Use as regular IO              ; RFSW1_VCTL1         ; Dual Purpose Pin ;
; C4       ; DIFFIO_RX_T36p, DIFFOUT_T36p, nSTATUS, Low_Speed   ; Use as regular IO              ; RFSW2_VCTL2         ; Dual Purpose Pin ;
; C5       ; DIFFIO_RX_T36n, DIFFOUT_T36n, CONF_DONE, Low_Speed ; Use as regular IO              ; RFSW2_VCTL1         ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 1 / 8 ( 13 % )   ; 1.8V          ; --           ;
; 1B       ; 4 / 10 ( 40 % )  ; 2.5V          ; --           ;
; 2        ; 15 / 16 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 27 / 30 ( 90 % ) ; 3.3V          ; --           ;
; 5        ; 12 / 16 ( 75 % ) ; 3.3V          ; --           ;
; 6        ; 20 / 22 ( 91 % ) ; 3.3V          ; --           ;
; 8        ; 23 / 28 ( 82 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                             ;
+----------+------------+----------+---------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage      ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; A2       ; 316        ; 8        ; FT_D[0]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 307        ; 8        ; FT_D[4]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 305        ; 8        ; FT_D[7]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 313        ; 8        ; FT_D[20]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 303        ; 8        ; FT_D[18]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 301        ; 8        ; FT_D[16]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 289        ; 8        ; FT_D[23]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 291        ; 8        ; FT_D[14]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 8        ; FPGA_LED_G          ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 295        ; 8        ; FPGA_GPIO[0]        ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 227        ; 6        ; FT_BE[2]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B1       ; 10         ; 1A       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 318        ; 8        ; FT_D[11]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B3       ; 309        ; 8        ; FT_D[2]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 311        ; 8        ; FT_D[5]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 306        ; 8        ; FT_D[3]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 304        ; 8        ; FT_D[1]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 299        ; 8        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; B8       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B9       ; 294        ; 8        ; RFSW1_VCTL2         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 8        ; FPGA_GPIO[1]        ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 223        ; 6        ; FT_BE[0]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B12      ; 221        ; 6        ; FT_D[8]             ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B13      ; 225        ; 6        ; FT_BE[3]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 8          ; 1A       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 2          ; 1A       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; C3       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; C4       ; 312        ; 8        ; RFSW2_VCTL2         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 314        ; 8        ; RFSW2_VCTL1         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C6       ;            ; 8        ; VCCIO8              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C8       ;            ; 8        ; VCCIO8              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C9       ; 290        ; 8        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 288        ; 8        ; FPGA_GPIO[2]        ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 226        ; 6        ; FT_RXFn             ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C12      ; 224        ; 6        ; FT_BE[1]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C13      ; 219        ; 6        ; FT_TXEn             ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 0          ; 1A       ; SPARE_IO_PULL_UP    ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; D2       ;            ;          ; ANAIN1              ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; ADC_VREF            ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA3               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D6       ; 310        ; 8        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 300        ; 8        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 296        ; 8        ; RFSW1_VCTL1         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 230        ; 6        ; FT_D[12]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D10      ;            ; --       ; VCCA2               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D11      ; 234        ; 6        ; FPGA_GPIO[3]        ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D12      ; 232        ; 6        ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; D13      ; 217        ; 6        ; FPGA_I2C_SCL        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 14         ; 1A       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; E2       ;            ;          ; REFGND              ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; E3       ; 4          ; 1A       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 6          ; 1A       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 18         ; 1B       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 308        ; 8        ; FT_D[6]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 302        ; 8        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 298        ; 8        ; FT_D[22]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 222        ; 6        ; FT_D[10]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E10      ; 228        ; 6        ; FT_D[19]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E12      ; 202        ; 6        ; FT_WRn              ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E13      ; 198        ; 6        ; FPGA_GPIO[4]        ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1A       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; F2       ;            ; 1A       ; VCCIO1A             ; power  ;                       ; 1.8V      ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; F4       ; 28         ; 1B       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 24         ; 1B       ; altera_reserved_tdi ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 26         ; 1B       ; altera_reserved_tdo ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; F7       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F8       ; 220        ; 6        ; FT_D[17]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F9       ; 216        ; 6        ; FT_D[21]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F10      ; 218        ; 6        ; FPGA_GPIO[6]        ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F11      ;            ; 6        ; VCCIO6              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; F12      ; 200        ; 6        ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; F13      ; 196        ; 6        ; FPGA_GPIO[5]        ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 20         ; 1B       ; altera_reserved_tms ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 22         ; 1B       ; altera_reserved_tck ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1B       ; VCCIO1B             ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; G4       ; 30         ; 1B       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 40         ; 2        ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G8       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G9       ; 192        ; 6        ; FT_CLK              ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G10      ; 194        ; 6        ; FPGA_GPIO[7]        ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G11      ;            ; 6        ; VCCIO6              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; G12      ; 187        ; 5        ; FT_D[27]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 185        ; 5        ; FT_D[29]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 21         ; 1B       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 32         ; 1B       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 34         ; 1B       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 46         ; 2        ; LMS_MCLK2           ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 44         ; 2        ; LMS_TXNRX2          ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 42         ; 2        ; LMK_CLK             ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H8       ; 186        ; 5        ; FT_D[9]             ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ; 184        ; 5        ; FT_D[15]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H10      ; 182        ; 5        ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; H11      ;            ; 5        ; VCCIO5              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; H13      ; 183        ; 5        ; FT_D[31]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 41         ; 2        ; LMS_DIQ2_D[3]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 43         ; 2        ; LMS_DIQ2_D[7]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J5       ; 74         ; 3        ; FPGA_SPI_LMS_SS     ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; J6       ; 92         ; 3        ; FPGA_SPI_MISO       ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; J7       ; 96         ; 3        ; FPGA_SPI_MOSI       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; J8       ; 108        ; 3        ; LMS_TXNRX1          ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; J9       ; 180        ; 5        ; FT_D[13]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J10      ; 158        ; 5        ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; J11      ;            ; 5        ; VCCIO5              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J12      ; 178        ; 5        ; FT_D[26]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 181        ; 5        ; FT_D[30]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 65         ; 2        ; LMS_DIQ2_D[5]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 67         ; 2        ; LMS_DIQ2_D[9]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA1               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K5       ; 72         ; 3        ; FPGA_SPI_SCLK       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; K6       ; 94         ; 3        ; LMS_TXEN            ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; K7       ; 98         ; 3        ; FPGA_LED_R          ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; K8       ; 110        ; 3        ; FPGA_SPI_DAC_SS     ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; K9       ;            ; --       ; VCCA4               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K10      ; 156        ; 5        ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; K11      ; 157        ; 5        ; FT_D[24]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 176        ; 5        ; FT_D[25]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ; 179        ; 5        ; FPGA_I2C_SDA        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 49         ; 2        ; LMS_RESET           ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 51         ; 2        ; LMS_DIQ2_D[6]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 66         ; 2        ; LMS_FCLK1           ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 70         ; 3        ; LMS_DIQ2_D[11]      ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; L5       ; 68         ; 3        ; LMS_DIQ2_D[10]      ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; L6       ;            ; 3        ; VCCIO3              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L7       ;            ; 3        ; VCCIO3              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L8       ;            ; 3        ; VCCIO3              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; L10      ; 114        ; 3        ; LMS_DIQ1[3]         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 106        ; 3        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 159        ; 5        ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 177        ; 5        ; FT_D[28]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; LMS_DIQ2_D[2]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 47         ; 2        ; LMS_DIQ2_D[0]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 64         ; 2        ; LMS_FCLK2           ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 69         ; 3        ; LMS_DIQ2_D[1]       ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M5       ; 71         ; 3        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; M6       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M7       ; 78         ; 3        ; LMS_DIQ1[8]         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 93         ; 3        ; LMS_ENABLE_IQSEL1   ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 95         ; 3        ; LMS_DIQ1[10]        ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 112        ; 3        ; LMS_DIQ1[4]         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 104        ; 3        ; LMS_RXEN            ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 102        ; 3        ; LMS_DIQ1[0]         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M13      ; 100        ; 3        ; LMS_DIQ1[5]         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N2       ; 48         ; 2        ; LMS_DIQ2_D[4]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 50         ; 2        ; LMS_ENABLE_IQSEL2   ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 73         ; 3        ; LMS_DIQ2_D[8]       ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N5       ; 75         ; 3        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 76         ; 3        ; LMS_DIQ1[11]        ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N7       ; 77         ; 3        ; LMS_DIQ1[9]         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 79         ; 3        ; LMS_DIQ1[7]         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 103        ; 3        ; LMS_DIQ1[6]         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 101        ; 3        ; LMS_DIQ1[2]         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 97         ; 3        ; LMS_CORE_LDO_EN     ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 99         ; 3        ; LMS_DIQ1[1]         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; inst11|inst5|altpll_component|auto_generated|pll1                                                                                                                                                                                                                                                                                                                                                                ;
; PLL mode                      ; Source Synchronous                                                                                                                                                                                                                                                                                                                                                                                               ;
; Compensate clock              ; clock3                                                                                                                                                                                                                                                                                                                                                                                                           ;
; Compensated input/output pins ; LMS_ENABLE_IQSEL2, LMS_DIQ2_D[11], LMS_DIQ2_D[10], LMS_DIQ2_D[9], LMS_DIQ2_D[8], LMS_DIQ2_D[7], LMS_DIQ2_D[6], LMS_DIQ2_D[5], LMS_DIQ2_D[4], LMS_DIQ2_D[3], LMS_DIQ2_D[2], LMS_DIQ2_D[1], LMS_DIQ2_D[0], LMS_ENABLE_IQSEL2, LMS_DIQ2_D[1], LMS_DIQ2_D[7], LMS_DIQ2_D[11], LMS_DIQ2_D[0], LMS_DIQ2_D[6], LMS_DIQ2_D[10], LMS_DIQ2_D[9], LMS_DIQ2_D[5], LMS_DIQ2_D[8], LMS_DIQ2_D[4], LMS_DIQ2_D[3], LMS_DIQ2_D[2] ;
; Switchover type               ; --                                                                                                                                                                                                                                                                                                                                                                                                               ;
; Input frequency 0             ; 160.0 MHz                                                                                                                                                                                                                                                                                                                                                                                                        ;
; Input frequency 1             ; --                                                                                                                                                                                                                                                                                                                                                                                                               ;
; Nominal PFD frequency         ; 160.0 MHz                                                                                                                                                                                                                                                                                                                                                                                                        ;
; Nominal VCO frequency         ; 640.0 MHz                                                                                                                                                                                                                                                                                                                                                                                                        ;
; VCO post scale K counter      ; 2                                                                                                                                                                                                                                                                                                                                                                                                                ;
; VCO frequency control         ; Auto                                                                                                                                                                                                                                                                                                                                                                                                             ;
; VCO phase shift step          ; 195 ps                                                                                                                                                                                                                                                                                                                                                                                                           ;
; VCO multiply                  ; --                                                                                                                                                                                                                                                                                                                                                                                                               ;
; VCO divide                    ; --                                                                                                                                                                                                                                                                                                                                                                                                               ;
; Freq min lock                 ; 75.01 MHz                                                                                                                                                                                                                                                                                                                                                                                                        ;
; Freq max lock                 ; 162.55 MHz                                                                                                                                                                                                                                                                                                                                                                                                       ;
; M VCO Tap                     ; 0                                                                                                                                                                                                                                                                                                                                                                                                                ;
; M Initial                     ; 1                                                                                                                                                                                                                                                                                                                                                                                                                ;
; M value                       ; 4                                                                                                                                                                                                                                                                                                                                                                                                                ;
; N value                       ; 1                                                                                                                                                                                                                                                                                                                                                                                                                ;
; Charge pump current           ; setting 1                                                                                                                                                                                                                                                                                                                                                                                                        ;
; Loop filter resistance        ; setting 28                                                                                                                                                                                                                                                                                                                                                                                                       ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                                                                                                                                                                                                                                                        ;
; Bandwidth                     ; 1.19 MHz to 1.7 MHz                                                                                                                                                                                                                                                                                                                                                                                              ;
; Bandwidth type                ; Medium                                                                                                                                                                                                                                                                                                                                                                                                           ;
; Real time reconfigurable      ; On                                                                                                                                                                                                                                                                                                                                                                                                               ;
; Scan chain MIF file           ; pll.mif                                                                                                                                                                                                                                                                                                                                                                                                          ;
; Preserve PLL counter order    ; Off                                                                                                                                                                                                                                                                                                                                                                                                              ;
; PLL location                  ; PLL_1                                                                                                                                                                                                                                                                                                                                                                                                            ;
; Inclk0 signal                 ; LMS_MCLK2                                                                                                                                                                                                                                                                                                                                                                                                        ;
; Inclk1 signal                 ; --                                                                                                                                                                                                                                                                                                                                                                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Inclk1 signal type            ; --                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 11.25 (195 ps)   ; 50/50      ; C2      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst11|inst5|altpll_component|auto_generated|pll1|clk[0] ;
; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 11.25 (195 ps)   ; 50/50      ; C3      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst11|inst5|altpll_component|auto_generated|pll1|clk[1] ;
; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 11.25 (195 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst11|inst5|altpll_component|auto_generated|pll1|clk[2] ;
; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 11.25 (195 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst11|inst5|altpll_component|auto_generated|pll1|clk[3] ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                   ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |lms7_trx_top                                                                                                                           ; 11870 (2)   ; 8292 (0)                  ; 30 (30)       ; 449680      ; 58   ; 1          ; 0            ; 0       ; 0         ; 98   ; 0            ; 3578 (2)     ; 2822 (0)          ; 5470 (0)         ; 0          ; |lms7_trx_top                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |FPGA_LED_ctrl:inst18|                                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FPGA_LED_ctrl:inst18                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |FT601_top:inst|                                                                                                                     ; 616 (0)     ; 396 (0)                   ; 0 (0)         ; 147456      ; 18   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (0)      ; 145 (0)           ; 276 (0)          ; 0          ; |lms7_trx_top|FT601_top:inst                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |FT601:ft_fsm|                                                                                                                    ; 86 (86)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 25 (25)          ; 0          ; |lms7_trx_top|FT601_top:inst|FT601:ft_fsm                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |FT601_arb:ftdi_arbiter|                                                                                                          ; 103 (103)   ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 58 (58)          ; 0          ; |lms7_trx_top|FT601_top:inst|FT601_arb:ftdi_arbiter                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |fifo_inst:EP02_fifo|                                                                                                             ; 105 (0)     ; 89 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 34 (0)            ; 56 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 105 (0)     ; 89 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 34 (0)            ; 56 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                    ; work         ;
;             |dcfifo_utn1:auto_generated|                                                                                                ; 105 (31)    ; 89 (27)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (3)       ; 34 (21)           ; 56 (8)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated                                                                                                                                                                                                                                                                         ; work         ;
;                |a_graycounter_fub:wrptr_g1p|                                                                                            ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 12 (12)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                                                                                                                                             ; work         ;
;                |a_graycounter_jg6:rdptr_g1p|                                                                                            ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 12 (12)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                                                                                                                                                                             ; work         ;
;                |alt_synch_pipe_0ol:rs_dgwp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 12 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp                                                                                                                                                                                                                                              ; work         ;
;                   |dffpipe_hd9:dffpipe14|                                                                                               ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 12 (12)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14                                                                                                                                                                                                                        ; work         ;
;                |alt_synch_pipe_1ol:ws_dgrp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 13 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp                                                                                                                                                                                                                                              ; work         ;
;                   |dffpipe_id9:dffpipe17|                                                                                               ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 13 (13)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17                                                                                                                                                                                                                        ; work         ;
;                |altsyncram_8a61:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|altsyncram_8a61:fifo_ram                                                                                                                                                                                                                                                ; work         ;
;                |cmpr_5h5:rdempty_eq_comp|                                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                                                                                                                                ; work         ;
;                |cmpr_5h5:wrempty_eq_comp|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|cmpr_5h5:wrempty_eq_comp                                                                                                                                                                                                                                                ; work         ;
;       |fifo_inst:EP82_fifo|                                                                                                             ; 130 (0)     ; 106 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 46 (0)            ; 61 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 130 (0)     ; 106 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 46 (0)            ; 61 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                    ; work         ;
;             |dcfifo_0rn1:auto_generated|                                                                                                ; 130 (38)    ; 106 (27)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (7)       ; 46 (21)           ; 61 (8)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated                                                                                                                                                                                                                                                                         ; work         ;
;                |a_gray2bin_kra:rdptr_g_gray2bin|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|a_gray2bin_kra:rdptr_g_gray2bin                                                                                                                                                                                                                                         ; work         ;
;                |a_gray2bin_kra:rs_dgwp_gray2bin|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|a_gray2bin_kra:rs_dgwp_gray2bin                                                                                                                                                                                                                                         ; work         ;
;                |a_graycounter_fub:wrptr_g1p|                                                                                            ; 21 (21)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 14 (14)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                                                                                                                                             ; work         ;
;                |a_graycounter_jg6:rdptr_g1p|                                                                                            ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 14 (14)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                                                                                                                                                                             ; work         ;
;                |alt_synch_pipe_2ol:rs_dgwp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 8 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|alt_synch_pipe_2ol:rs_dgwp                                                                                                                                                                                                                                              ; work         ;
;                   |dffpipe_jd9:dffpipe6|                                                                                                ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6                                                                                                                                                                                                                         ; work         ;
;                |alt_synch_pipe_3ol:ws_dgrp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|alt_synch_pipe_3ol:ws_dgrp                                                                                                                                                                                                                                              ; work         ;
;                   |dffpipe_kd9:dffpipe9|                                                                                                ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9                                                                                                                                                                                                                         ; work         ;
;                |altsyncram_v241:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|altsyncram_v241:fifo_ram                                                                                                                                                                                                                                                ; work         ;
;                |cmpr_5h5:rdfull_eq_comp|                                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|cmpr_5h5:rdfull_eq_comp                                                                                                                                                                                                                                                 ; work         ;
;                |cmpr_5h5:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                                                                                                                                 ; work         ;
;                |dffpipe_8d9:rdfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_gd9:rs_brp|                                                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|dffpipe_gd9:rs_brp                                                                                                                                                                                                                                                      ; work         ;
;                |dffpipe_gd9:rs_bwp|                                                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                                                      ; work         ;
;       |fifo_inst:EP83_fifo|                                                                                                             ; 216 (0)     ; 165 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 65 (0)            ; 100 (0)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 216 (0)     ; 165 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 65 (0)            ; 100 (0)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                    ; work         ;
;             |dcfifo_bvn1:auto_generated|                                                                                                ; 216 (64)    ; 165 (37)                  ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (20)      ; 65 (29)           ; 100 (15)         ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated                                                                                                                                                                                                                                                                         ; work         ;
;                |a_gray2bin_usa:rdptr_g_gray2bin|                                                                                        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|a_gray2bin_usa:rdptr_g_gray2bin                                                                                                                                                                                                                                         ; work         ;
;                |a_gray2bin_usa:rs_dgwp_gray2bin|                                                                                        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|a_gray2bin_usa:rs_dgwp_gray2bin                                                                                                                                                                                                                                         ; work         ;
;                |a_gray2bin_usa:wrptr_g_gray2bin|                                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|a_gray2bin_usa:wrptr_g_gray2bin                                                                                                                                                                                                                                         ; work         ;
;                |a_gray2bin_usa:ws_dgrp_gray2bin|                                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|a_gray2bin_usa:ws_dgrp_gray2bin                                                                                                                                                                                                                                         ; work         ;
;                |a_graycounter_pvb:wrptr_g1p|                                                                                            ; 25 (25)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 16 (16)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|a_graycounter_pvb:wrptr_g1p                                                                                                                                                                                                                                             ; work         ;
;                |a_graycounter_sh6:rdptr_g1p|                                                                                            ; 26 (26)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 17 (17)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|a_graycounter_sh6:rdptr_g1p                                                                                                                                                                                                                                             ; work         ;
;                |alt_synch_pipe_apl:rs_dgwp|                                                                                             ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 6 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|alt_synch_pipe_apl:rs_dgwp                                                                                                                                                                                                                                              ; work         ;
;                   |dffpipe_se9:dffpipe14|                                                                                               ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|alt_synch_pipe_apl:rs_dgwp|dffpipe_se9:dffpipe14                                                                                                                                                                                                                        ; work         ;
;                |alt_synch_pipe_bpl:ws_dgrp|                                                                                             ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 8 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|alt_synch_pipe_bpl:ws_dgrp                                                                                                                                                                                                                                              ; work         ;
;                   |dffpipe_te9:dffpipe17|                                                                                               ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|alt_synch_pipe_bpl:ws_dgrp|dffpipe_te9:dffpipe17                                                                                                                                                                                                                        ; work         ;
;                |altsyncram_vp01:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|altsyncram_vp01:fifo_ram                                                                                                                                                                                                                                                ; work         ;
;                |cmpr_fi5:wrfull_eq_comp|                                                                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|cmpr_fi5:wrfull_eq_comp                                                                                                                                                                                                                                                 ; work         ;
;                |cmpr_gi5:rdfull_eq_comp|                                                                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|cmpr_gi5:rdfull_eq_comp                                                                                                                                                                                                                                                 ; work         ;
;                |cntr_red:cntr_b|                                                                                                        ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|cntr_red:cntr_b                                                                                                                                                                                                                                                         ; work         ;
;                |dffpipe_8d9:rdfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_8d9:wrfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_qe9:rs_bwp|                                                                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|dffpipe_qe9:rs_bwp                                                                                                                                                                                                                                                      ; work         ;
;                |dffpipe_qe9:ws_brp|                                                                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|dffpipe_qe9:ws_brp                                                                                                                                                                                                                                                      ; work         ;
;                |dffpipe_qe9:ws_bwp|                                                                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|dffpipe_qe9:ws_bwp                                                                                                                                                                                                                                                      ; work         ;
;                |dffpipe_re9:rs_brp|                                                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|dffpipe_re9:rs_brp                                                                                                                                                                                                                                                      ; work         ;
;    |LTE_tx_path:inst7|                                                                                                                  ; 2710 (0)    ; 1898 (0)                  ; 0 (0)         ; 196608      ; 24   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 781 (0)      ; 711 (0)           ; 1218 (0)         ; 0          ; |lms7_trx_top|LTE_tx_path:inst7                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sample_nr_cnt_mimo:inst1|                                                                                                        ; 122 (58)    ; 80 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 100 (36)         ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sample_nr_cnt_mimo:inst1                                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |lpm_counter:lpm_cnt_inst|                                                                                                     ; 64 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sample_nr_cnt_mimo:inst1|lpm_counter:lpm_cnt_inst                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |cntr_f8i:auto_generated|                                                                                                   ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sample_nr_cnt_mimo:inst1|lpm_counter:lpm_cnt_inst|cntr_f8i:auto_generated                                                                                                                                                                                                                                                                                             ; work         ;
;       |sync_fifo_rw:inst24|                                                                                                             ; 107 (1)     ; 90 (1)                    ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 55 (0)            ; 35 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sync_fifo_rw:inst24                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |fifo_inst:fifo|                                                                                                               ; 107 (0)     ; 89 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 55 (0)            ; 35 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 107 (0)     ; 89 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 55 (0)            ; 35 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                  ; work         ;
;                |dcfifo_3dn1:auto_generated|                                                                                             ; 107 (30)    ; 89 (27)                   ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (1)       ; 55 (25)           ; 35 (5)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated                                                                                                                                                                                                                                                       ; work         ;
;                   |a_graycounter_fub:wrptr_g1p|                                                                                         ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 12 (12)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                                                                                                                           ; work         ;
;                   |a_graycounter_jg6:rdptr_g1p|                                                                                         ; 21 (21)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 4 (4)             ; 9 (9)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                                                                                                                                                           ; work         ;
;                   |alt_synch_pipe_4ol:rs_dgwp|                                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|alt_synch_pipe_4ol:rs_dgwp                                                                                                                                                                                                                            ; work         ;
;                      |dffpipe_ld9:dffpipe6|                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|alt_synch_pipe_4ol:rs_dgwp|dffpipe_ld9:dffpipe6                                                                                                                                                                                                       ; work         ;
;                   |alt_synch_pipe_5ol:ws_dgrp|                                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|alt_synch_pipe_5ol:ws_dgrp                                                                                                                                                                                                                            ; work         ;
;                      |dffpipe_md9:dffpipe9|                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|alt_synch_pipe_5ol:ws_dgrp|dffpipe_md9:dffpipe9                                                                                                                                                                                                       ; work         ;
;                   |altsyncram_ia61:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|altsyncram_ia61:fifo_ram                                                                                                                                                                                                                              ; work         ;
;                   |cmpr_5h5:rdempty_eq_comp|                                                                                            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                                                                                                              ; work         ;
;                   |cmpr_5h5:wrfull_eq_comp|                                                                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                                                                                                               ; work         ;
;       |synchronizer:inst28|                                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|synchronizer:inst28                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |synchronizer:inst77|                                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|synchronizer:inst77                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |tx_pct_data_mimo_v3:inst9|                                                                                                       ; 2449 (1340) ; 1682 (905)                ; 0 (0)         ; 180224      ; 22   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 742 (474)    ; 630 (337)         ; 1077 (530)       ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |decompress:dcmpr|                                                                                                             ; 423 (266)   ; 250 (131)                 ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (134)    ; 84 (21)           ; 168 (111)        ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |fifo_inst:fifo|                                                                                                            ; 157 (0)     ; 119 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 63 (0)            ; 57 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo                                                                                                                                                                                                                                                                                                             ; work         ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                      ; 157 (0)     ; 119 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 63 (0)            ; 57 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                           ; work         ;
;                   |dcfifo_83o1:auto_generated|                                                                                          ; 157 (42)    ; 119 (30)                  ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (8)       ; 63 (24)           ; 57 (7)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated                                                                                                                                                                                                                                ; work         ;
;                      |a_gray2bin_ssa:wrptr_g_gray2bin|                                                                                  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|a_gray2bin_ssa:wrptr_g_gray2bin                                                                                                                                                                                                ; work         ;
;                      |a_gray2bin_ssa:ws_dgrp_gray2bin|                                                                                  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|a_gray2bin_ssa:ws_dgrp_gray2bin                                                                                                                                                                                                ; work         ;
;                      |a_graycounter_nvb:wrptr_g1p|                                                                                      ; 23 (23)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 13 (13)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|a_graycounter_nvb:wrptr_g1p                                                                                                                                                                                                    ; work         ;
;                      |a_graycounter_qh6:rdptr_g1p|                                                                                      ; 27 (27)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 4 (4)             ; 10 (10)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|a_graycounter_qh6:rdptr_g1p                                                                                                                                                                                                    ; work         ;
;                      |alt_synch_pipe_8pl:rs_dgwp|                                                                                       ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|alt_synch_pipe_8pl:rs_dgwp                                                                                                                                                                                                     ; work         ;
;                         |dffpipe_0f9:dffpipe13|                                                                                         ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_0f9:dffpipe13                                                                                                                                                                               ; work         ;
;                      |alt_synch_pipe_dpl:ws_dgrp|                                                                                       ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 4 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|alt_synch_pipe_dpl:ws_dgrp                                                                                                                                                                                                     ; work         ;
;                         |dffpipe_1f9:dffpipe16|                                                                                         ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 4 (4)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|alt_synch_pipe_dpl:ws_dgrp|dffpipe_1f9:dffpipe16                                                                                                                                                                               ; work         ;
;                      |altsyncram_6q01:fifo_ram|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|altsyncram_6q01:fifo_ram                                                                                                                                                                                                       ; work         ;
;                      |cmpr_di5:rdempty_eq_comp|                                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|cmpr_di5:rdempty_eq_comp                                                                                                                                                                                                       ; work         ;
;                      |cmpr_di5:wrfull_eq_comp|                                                                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|cmpr_di5:wrfull_eq_comp                                                                                                                                                                                                        ; work         ;
;                      |cntr_sed:cntr_b|                                                                                                  ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|cntr_sed:cntr_b                                                                                                                                                                                                                ; work         ;
;                      |dffpipe_8d9:wrfull_reg|                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                         ; work         ;
;                      |dffpipe_oe9:ws_brp|                                                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                                             ; work         ;
;                      |dffpipe_oe9:ws_bwp|                                                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                                             ; work         ;
;          |fifo_inst:fifo0|                                                                                                              ; 162 (0)     ; 128 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 44 (0)            ; 93 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 162 (0)     ; 128 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 44 (0)            ; 93 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                           ; work         ;
;                |dcfifo_v5o1:auto_generated|                                                                                             ; 162 (47)    ; 128 (33)                  ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (5)       ; 44 (15)           ; 93 (19)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated                                                                                                                                                                                                                                                ; work         ;
;                   |a_gray2bin_tsa:rdptr_g_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_gray2bin_tsa:rdptr_g_gray2bin                                                                                                                                                                                                                ; work         ;
;                   |a_gray2bin_tsa:rs_dgwp_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_gray2bin_tsa:rs_dgwp_gray2bin                                                                                                                                                                                                                ; work         ;
;                   |a_graycounter_ovb:wrptr_g1p|                                                                                         ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 15 (15)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_graycounter_ovb:wrptr_g1p                                                                                                                                                                                                                    ; work         ;
;                   |a_graycounter_th6:rdptr_g1p|                                                                                         ; 26 (26)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 3 (3)             ; 17 (17)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_graycounter_th6:rdptr_g1p                                                                                                                                                                                                                    ; work         ;
;                   |alt_synch_pipe_9pl:rs_dgwp|                                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 11 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                                                                                                                                                                                                                     ; work         ;
;                      |dffpipe_ue9:dffpipe13|                                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 11 (11)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_ue9:dffpipe13                                                                                                                                                                                               ; work         ;
;                   |alt_synch_pipe_cpl:ws_dgrp|                                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 13 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_cpl:ws_dgrp                                                                                                                                                                                                                     ; work         ;
;                      |dffpipe_ve9:dffpipe16|                                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 13 (13)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_ve9:dffpipe16                                                                                                                                                                                               ; work         ;
;                   |altsyncram_qc61:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|altsyncram_qc61:fifo_ram                                                                                                                                                                                                                       ; work         ;
;                   |cmpr_ei5:rdempty_eq_comp|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:rdempty_eq_comp                                                                                                                                                                                                                       ; work         ;
;                   |cmpr_ei5:rdfull_eq_comp|                                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:rdfull_eq_comp                                                                                                                                                                                                                        ; work         ;
;                   |cmpr_ei5:wrempty_eq_comp|                                                                                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:wrempty_eq_comp                                                                                                                                                                                                                       ; work         ;
;                   |cmpr_ei5:wrfull_eq_comp|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:wrfull_eq_comp                                                                                                                                                                                                                        ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                         ; work         ;
;                   |dffpipe_pe9:rs_brp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 7 (7)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                             ; work         ;
;                   |dffpipe_pe9:rs_bwp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 7 (7)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                             ; work         ;
;          |fifo_inst:fifo1|                                                                                                              ; 159 (0)     ; 128 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 53 (0)            ; 85 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 159 (0)     ; 128 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 53 (0)            ; 85 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                           ; work         ;
;                |dcfifo_v5o1:auto_generated|                                                                                             ; 159 (44)    ; 128 (33)                  ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (3)       ; 53 (19)           ; 85 (13)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated                                                                                                                                                                                                                                                ; work         ;
;                   |a_gray2bin_tsa:rdptr_g_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_gray2bin_tsa:rdptr_g_gray2bin                                                                                                                                                                                                                ; work         ;
;                   |a_gray2bin_tsa:rs_dgwp_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_gray2bin_tsa:rs_dgwp_gray2bin                                                                                                                                                                                                                ; work         ;
;                   |a_graycounter_ovb:wrptr_g1p|                                                                                         ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 19 (19)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_graycounter_ovb:wrptr_g1p                                                                                                                                                                                                                    ; work         ;
;                   |a_graycounter_th6:rdptr_g1p|                                                                                         ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 19 (19)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_graycounter_th6:rdptr_g1p                                                                                                                                                                                                                    ; work         ;
;                   |alt_synch_pipe_9pl:rs_dgwp|                                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 8 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                                                                                                                                                                                                                     ; work         ;
;                      |dffpipe_ue9:dffpipe13|                                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 8 (8)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_ue9:dffpipe13                                                                                                                                                                                               ; work         ;
;                   |alt_synch_pipe_cpl:ws_dgrp|                                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 10 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_cpl:ws_dgrp                                                                                                                                                                                                                     ; work         ;
;                      |dffpipe_ve9:dffpipe16|                                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 10 (10)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_ve9:dffpipe16                                                                                                                                                                                               ; work         ;
;                   |altsyncram_qc61:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|altsyncram_qc61:fifo_ram                                                                                                                                                                                                                       ; work         ;
;                   |cmpr_ei5:rdempty_eq_comp|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:rdempty_eq_comp                                                                                                                                                                                                                       ; work         ;
;                   |cmpr_ei5:rdfull_eq_comp|                                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:rdfull_eq_comp                                                                                                                                                                                                                        ; work         ;
;                   |cmpr_ei5:wrempty_eq_comp|                                                                                            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:wrempty_eq_comp                                                                                                                                                                                                                       ; work         ;
;                   |cmpr_ei5:wrfull_eq_comp|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:wrfull_eq_comp                                                                                                                                                                                                                        ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                         ; work         ;
;                   |dffpipe_pe9:rs_brp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                             ; work         ;
;                   |dffpipe_pe9:rs_bwp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 6 (6)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                             ; work         ;
;          |fifo_inst:fifo2|                                                                                                              ; 162 (0)     ; 128 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 60 (0)            ; 79 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 162 (0)     ; 128 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 60 (0)            ; 79 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                           ; work         ;
;                |dcfifo_v5o1:auto_generated|                                                                                             ; 162 (46)    ; 128 (33)                  ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (3)       ; 60 (26)           ; 79 (13)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated                                                                                                                                                                                                                                                ; work         ;
;                   |a_gray2bin_tsa:rdptr_g_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_gray2bin_tsa:rdptr_g_gray2bin                                                                                                                                                                                                                ; work         ;
;                   |a_gray2bin_tsa:rs_dgwp_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_gray2bin_tsa:rs_dgwp_gray2bin                                                                                                                                                                                                                ; work         ;
;                   |a_graycounter_ovb:wrptr_g1p|                                                                                         ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 17 (17)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_graycounter_ovb:wrptr_g1p                                                                                                                                                                                                                    ; work         ;
;                   |a_graycounter_th6:rdptr_g1p|                                                                                         ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 16 (16)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_graycounter_th6:rdptr_g1p                                                                                                                                                                                                                    ; work         ;
;                   |alt_synch_pipe_9pl:rs_dgwp|                                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 8 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                                                                                                                                                                                                                     ; work         ;
;                      |dffpipe_ue9:dffpipe13|                                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 8 (8)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_ue9:dffpipe13                                                                                                                                                                                               ; work         ;
;                   |alt_synch_pipe_cpl:ws_dgrp|                                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 8 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_cpl:ws_dgrp                                                                                                                                                                                                                     ; work         ;
;                      |dffpipe_ve9:dffpipe16|                                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 8 (8)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_ve9:dffpipe16                                                                                                                                                                                               ; work         ;
;                   |altsyncram_qc61:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|altsyncram_qc61:fifo_ram                                                                                                                                                                                                                       ; work         ;
;                   |cmpr_ei5:rdempty_eq_comp|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:rdempty_eq_comp                                                                                                                                                                                                                       ; work         ;
;                   |cmpr_ei5:rdfull_eq_comp|                                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:rdfull_eq_comp                                                                                                                                                                                                                        ; work         ;
;                   |cmpr_ei5:wrempty_eq_comp|                                                                                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:wrempty_eq_comp                                                                                                                                                                                                                       ; work         ;
;                   |cmpr_ei5:wrfull_eq_comp|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:wrfull_eq_comp                                                                                                                                                                                                                        ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                         ; work         ;
;                   |dffpipe_pe9:rs_brp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                             ; work         ;
;                   |dffpipe_pe9:rs_bwp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 7 (7)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                             ; work         ;
;          |fifo_inst:fifo3|                                                                                                              ; 159 (0)     ; 128 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 52 (0)            ; 86 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 159 (0)     ; 128 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 52 (0)            ; 86 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                           ; work         ;
;                |dcfifo_v5o1:auto_generated|                                                                                             ; 159 (43)    ; 128 (33)                  ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (3)       ; 52 (20)           ; 86 (13)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated                                                                                                                                                                                                                                                ; work         ;
;                   |a_gray2bin_tsa:rdptr_g_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_gray2bin_tsa:rdptr_g_gray2bin                                                                                                                                                                                                                ; work         ;
;                   |a_gray2bin_tsa:rs_dgwp_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_gray2bin_tsa:rs_dgwp_gray2bin                                                                                                                                                                                                                ; work         ;
;                   |a_graycounter_ovb:wrptr_g1p|                                                                                         ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 19 (19)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_graycounter_ovb:wrptr_g1p                                                                                                                                                                                                                    ; work         ;
;                   |a_graycounter_th6:rdptr_g1p|                                                                                         ; 24 (24)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 16 (16)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_graycounter_th6:rdptr_g1p                                                                                                                                                                                                                    ; work         ;
;                   |alt_synch_pipe_9pl:rs_dgwp|                                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 7 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                                                                                                                                                                                                                     ; work         ;
;                      |dffpipe_ue9:dffpipe13|                                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 7 (7)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_ue9:dffpipe13                                                                                                                                                                                               ; work         ;
;                   |alt_synch_pipe_cpl:ws_dgrp|                                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 11 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_cpl:ws_dgrp                                                                                                                                                                                                                     ; work         ;
;                      |dffpipe_ve9:dffpipe16|                                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 11 (11)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_ve9:dffpipe16                                                                                                                                                                                               ; work         ;
;                   |altsyncram_qc61:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|altsyncram_qc61:fifo_ram                                                                                                                                                                                                                       ; work         ;
;                   |cmpr_ei5:rdempty_eq_comp|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:rdempty_eq_comp                                                                                                                                                                                                                       ; work         ;
;                   |cmpr_ei5:rdfull_eq_comp|                                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:rdfull_eq_comp                                                                                                                                                                                                                        ; work         ;
;                   |cmpr_ei5:wrempty_eq_comp|                                                                                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:wrempty_eq_comp                                                                                                                                                                                                                       ; work         ;
;                   |cmpr_ei5:wrfull_eq_comp|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|cmpr_ei5:wrfull_eq_comp                                                                                                                                                                                                                        ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                         ; work         ;
;                   |dffpipe_pe9:rs_brp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                             ; work         ;
;                   |dffpipe_pe9:rs_bwp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 7 (7)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                             ; work         ;
;          |rd_tx_fifo:rd_fifo|                                                                                                           ; 46 (46)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 39 (39)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|rd_tx_fifo:rd_fifo                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |tx_synchronizers:inst74|                                                                                                         ; 42 (0)      ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 20 (0)           ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_synchronizers:inst74                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |bus_synch:inst63|                                                                                                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 17 (17)          ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_synchronizers:inst74|bus_synch:inst63                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |bus_synch:inst64|                                                                                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_synchronizers:inst74|bus_synch:inst64                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |synchronizer:inst56|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_synchronizers:inst74|synchronizer:inst56                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |synchronizer:inst61|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_synchronizers:inst74|synchronizer:inst61                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |synchronizer:inst65|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|LTE_tx_path:inst7|tx_synchronizers:inst74|synchronizer:inst65                                                                                                                                                                                                                                                                                                                           ; work         ;
;    |alive:inst14|                                                                                                                       ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; 0          ; |lms7_trx_top|alive:inst14                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |clock_test:inst30|                                                                                                                  ; 81 (0)      ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 8 (0)             ; 65 (0)           ; 0          ; |lms7_trx_top|clock_test:inst30                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;       |clk_no_ref_test:FX3_clk_test|                                                                                                    ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 16 (16)          ; 0          ; |lms7_trx_top|clock_test:inst30|clk_no_ref_test:FX3_clk_test                                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |singl_clk_with_ref_test:LML_CLK_test|                                                                                            ; 62 (62)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 5 (5)             ; 49 (49)          ; 0          ; |lms7_trx_top|clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |ddrox13:inst17|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17                                                                                                                                                                                                                                                                                                                                                                          ; ddrox13      ;
;       |altera_gpio_lite:ddrox13_inst|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17|altera_gpio_lite:ddrox13_inst                                                                                                                                                                                                                                                                                                                                            ; ddrox13      ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17|altera_gpio_lite:ddrox13_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                                                       ; ddrox13      ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[10].altgpio_bit_i|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17|altera_gpio_lite:ddrox13_inst|altgpio_one_bit:gpio_one_bit.i_loop[10].altgpio_bit_i                                                                                                                                                                                                                                                                                      ; ddrox13      ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[11].altgpio_bit_i|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17|altera_gpio_lite:ddrox13_inst|altgpio_one_bit:gpio_one_bit.i_loop[11].altgpio_bit_i                                                                                                                                                                                                                                                                                      ; ddrox13      ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[12].altgpio_bit_i|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17|altera_gpio_lite:ddrox13_inst|altgpio_one_bit:gpio_one_bit.i_loop[12].altgpio_bit_i                                                                                                                                                                                                                                                                                      ; ddrox13      ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17|altera_gpio_lite:ddrox13_inst|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i                                                                                                                                                                                                                                                                                       ; ddrox13      ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17|altera_gpio_lite:ddrox13_inst|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i                                                                                                                                                                                                                                                                                       ; ddrox13      ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17|altera_gpio_lite:ddrox13_inst|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i                                                                                                                                                                                                                                                                                       ; ddrox13      ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17|altera_gpio_lite:ddrox13_inst|altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i                                                                                                                                                                                                                                                                                       ; ddrox13      ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17|altera_gpio_lite:ddrox13_inst|altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i                                                                                                                                                                                                                                                                                       ; ddrox13      ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17|altera_gpio_lite:ddrox13_inst|altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i                                                                                                                                                                                                                                                                                       ; ddrox13      ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17|altera_gpio_lite:ddrox13_inst|altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i                                                                                                                                                                                                                                                                                       ; ddrox13      ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[8].altgpio_bit_i|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17|altera_gpio_lite:ddrox13_inst|altgpio_one_bit:gpio_one_bit.i_loop[8].altgpio_bit_i                                                                                                                                                                                                                                                                                       ; ddrox13      ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[9].altgpio_bit_i|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|ddrox13:inst17|altera_gpio_lite:ddrox13_inst|altgpio_one_bit:gpio_one_bit.i_loop[9].altgpio_bit_i                                                                                                                                                                                                                                                                                       ; ddrox13      ;
;    |fpgacfg:inst25|                                                                                                                     ; 704 (690)   ; 565 (559)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (131)    ; 227 (227)         ; 338 (329)        ; 0          ; |lms7_trx_top|fpgacfg:inst25                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |mcfg32wm_fsm:fsm|                                                                                                                ; 17 (17)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|fpgacfg:inst25|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |gpio_ctrl_top:inst19|                                                                                                               ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |lms7_trx_top|gpio_ctrl_top:inst19                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx|                                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx|                                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx|                                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx|                                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx|                                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx|                                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx|                                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx|                                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |miso_mux:inst99|                                                                                                                    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|miso_mux:inst99                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |nios_cpu:inst10|                                                                                                                    ; 3125 (2)    ; 1747 (0)                  ; 0 (0)         ; 43008       ; 7    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1378 (2)     ; 240 (0)           ; 1507 (0)         ; 0          ; |lms7_trx_top|nios_cpu:inst10                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |lms_ctr:u0|                                                                                                                      ; 3123 (0)    ; 1747 (0)                  ; 0 (0)         ; 43008       ; 7    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1376 (0)     ; 240 (0)           ; 1507 (0)         ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0                                                                                                                                                                                                                                                                                                                                                              ; lms_ctr      ;
;          |altera_dual_boot:dual_boot_0|                                                                                                 ; 239 (0)     ; 169 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 61 (0)            ; 108 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0                                                                                                                                                                                                                                                                                                                                 ; lms_ctr      ;
;             |alt_dual_boot_avmm:alt_dual_boot_avmm_comp|                                                                                ; 239 (37)    ; 169 (17)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (14)      ; 61 (14)           ; 108 (22)         ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp                                                                                                                                                                                                                                                                                      ; lms_ctr      ;
;                |alt_dual_boot:alt_dual_boot|                                                                                            ; 208 (130)   ; 152 (76)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (54)      ; 47 (18)           ; 105 (59)         ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot                                                                                                                                                                                                                                                          ; lms_ctr      ;
;                   |lpm_counter:counter|                                                                                                 ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter                                                                                                                                                                                                                                      ; work         ;
;                      |cntr_d7i:auto_generated|                                                                                          ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated                                                                                                                                                                                                              ; work         ;
;                   |lpm_shiftreg:read_reg|                                                                                               ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_shiftreg:read_reg                                                                                                                                                                                                                                    ; work         ;
;                   |lpm_shiftreg:write_reg|                                                                                              ; 42 (42)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 41 (41)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_shiftreg:write_reg                                                                                                                                                                                                                                   ; work         ;
;          |altera_onchip_flash:onchip_flash_0|                                                                                           ; 528 (0)     ; 224 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (0)      ; 2 (0)             ; 254 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0                                                                                                                                                                                                                                                                                                                           ; lms_ctr      ;
;             |altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|                                                               ; 88 (88)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 1 (1)             ; 64 (64)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller                                                                                                                                                                                                                                                               ; lms_ctr      ;
;             |altera_onchip_flash_avmm_data_controller:avmm_data_controller|                                                             ; 440 (377)   ; 191 (155)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 249 (221)    ; 1 (1)             ; 190 (155)        ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller                                                                                                                                                                                                                                                             ; lms_ctr      ;
;                |altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker|                           ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker                                                                                                                                                                ; lms_ctr      ;
;                |altera_onchip_flash_convert_address:address_convertor|                                                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_address:address_convertor                                                                                                                                                                                                       ; lms_ctr      ;
;                |altera_onchip_flash_convert_sector:sector_convertor|                                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_sector:sector_convertor                                                                                                                                                                                                         ; lms_ctr      ;
;                |altera_std_synchronizer:stdsync_busy_clear|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy_clear                                                                                                                                                                                                                  ; work         ;
;                |altera_std_synchronizer:stdsync_busy|                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy                                                                                                                                                                                                                        ; work         ;
;                |lpm_shiftreg:ufm_data_shiftreg|                                                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|lpm_shiftreg:ufm_data_shiftreg                                                                                                                                                                                                                              ; work         ;
;             |altera_onchip_flash_block:altera_onchip_flash_block|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block                                                                                                                                                                                                                                                                       ; lms_ctr      ;
;          |avfifo:av_fifo_int_0|                                                                                                         ; 39 (39)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 35 (35)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|avfifo:av_fifo_int_0                                                                                                                                                                                                                                                                                                                                         ; lms_ctr      ;
;          |i2c_opencores:i2c_opencores_0|                                                                                                ; 274 (0)     ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (0)      ; 0 (0)             ; 129 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0                                                                                                                                                                                                                                                                                                                                ; lms_ctr      ;
;             |i2c_master_top:i2c_master_top_inst|                                                                                        ; 274 (80)    ; 129 (54)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (26)     ; 0 (0)             ; 129 (53)         ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst                                                                                                                                                                                                                                                                                             ; lms_ctr      ;
;                |i2c_master_byte_ctrl:byte_controller|                                                                                   ; 195 (56)    ; 75 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (29)     ; 0 (0)             ; 76 (27)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                                                                        ; lms_ctr      ;
;                   |i2c_master_bit_ctrl:bit_controller|                                                                                  ; 139 (139)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 0 (0)             ; 49 (49)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                                                                     ; lms_ctr      ;
;          |lms_ctr_dac_spi:dac_spi|                                                                                                      ; 140 (140)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 39 (39)           ; 78 (78)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi                                                                                                                                                                                                                                                                                                                                      ; lms_ctr      ;
;          |lms_ctr_fpga_spi:fpga_spi|                                                                                                    ; 150 (150)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 38 (38)           ; 79 (79)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi                                                                                                                                                                                                                                                                                                                                    ; lms_ctr      ;
;          |lms_ctr_leds:leds|                                                                                                            ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 9 (9)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_leds:leds                                                                                                                                                                                                                                                                                                                                            ; lms_ctr      ;
;          |lms_ctr_lms_ctr_gpio:lms_ctr_gpio|                                                                                            ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_lms_ctr_gpio:lms_ctr_gpio                                                                                                                                                                                                                                                                                                                            ; lms_ctr      ;
;          |lms_ctr_mm_interconnect_0:mm_interconnect_0|                                                                                  ; 531 (0)     ; 262 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 222 (0)      ; 14 (0)            ; 295 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                  ; lms_ctr      ;
;             |altera_avalon_sc_fifo:av_fifo_int_0_avalon_slave_0_agent_rsp_fifo|                                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_fifo_int_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                ; lms_ctr      ;
;             |altera_avalon_sc_fifo:dac_spi_spi_control_port_agent_rsp_fifo|                                                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dac_spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                    ; lms_ctr      ;
;             |altera_avalon_sc_fifo:dual_boot_0_avalon_agent_rsp_fifo|                                                                   ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dual_boot_0_avalon_agent_rsp_fifo                                                                                                                                                                                                                                                          ; lms_ctr      ;
;             |altera_avalon_sc_fifo:fpga_spi_spi_control_port_agent_rsp_fifo|                                                            ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fpga_spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                   ; lms_ctr      ;
;             |altera_avalon_sc_fifo:i2c_opencores_0_avalon_slave_0_agent_rsp_fifo|                                                       ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_opencores_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                              ; lms_ctr      ;
;             |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:lms_ctr_gpio_s1_agent_rsp_fifo|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lms_ctr_gpio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                             ; lms_ctr      ;
;             |altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo|                                                            ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 4 (4)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                   ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo|                                                                   ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo                                                                                                                                                                                                                                                          ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|                                                                  ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo                                                                                                                                                                                                                                                         ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                         ; lms_ctr      ;
;             |altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo|                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; lms_ctr      ;
;             |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                  ; lms_ctr      ;
;             |altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo|                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                     ; lms_ctr      ;
;             |altera_merlin_master_agent:nios2_cpu_data_master_agent|                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_cpu_data_master_agent                                                                                                                                                                                                                                                           ; lms_ctr      ;
;             |altera_merlin_master_translator:nios2_cpu_data_master_translator|                                                          ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_data_master_translator                                                                                                                                                                                                                                                 ; lms_ctr      ;
;             |altera_merlin_master_translator:nios2_cpu_instruction_master_translator|                                                   ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_instruction_master_translator                                                                                                                                                                                                                                          ; lms_ctr      ;
;             |altera_merlin_slave_agent:av_fifo_int_0_avalon_slave_0_agent|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_fifo_int_0_avalon_slave_0_agent                                                                                                                                                                                                                                                     ; lms_ctr      ;
;             |altera_merlin_slave_agent:dual_boot_0_avalon_agent|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dual_boot_0_avalon_agent                                                                                                                                                                                                                                                               ; lms_ctr      ;
;             |altera_merlin_slave_agent:leds_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_s1_agent                                                                                                                                                                                                                                                                          ; lms_ctr      ;
;             |altera_merlin_slave_agent:lms_ctr_gpio_s1_agent|                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lms_ctr_gpio_s1_agent                                                                                                                                                                                                                                                                  ; lms_ctr      ;
;             |altera_merlin_slave_agent:nios2_cpu_debug_mem_slave_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_cpu_debug_mem_slave_agent                                                                                                                                                                                                                                                        ; lms_ctr      ;
;             |altera_merlin_slave_agent:onchip_flash_0_csr_agent|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_0_csr_agent                                                                                                                                                                                                                                                               ; lms_ctr      ;
;             |altera_merlin_slave_agent:onchip_flash_0_data_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_0_data_agent                                                                                                                                                                                                                                                              ; lms_ctr      ;
;             |altera_merlin_slave_agent:switch_s1_agent|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:switch_s1_agent                                                                                                                                                                                                                                                                        ; lms_ctr      ;
;             |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                       ; lms_ctr      ;
;             |altera_merlin_slave_translator:av_fifo_int_0_avalon_slave_0_translator|                                                    ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:av_fifo_int_0_avalon_slave_0_translator                                                                                                                                                                                                                                           ; lms_ctr      ;
;             |altera_merlin_slave_translator:dac_spi_spi_control_port_translator|                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 9 (9)             ; 10 (10)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dac_spi_spi_control_port_translator                                                                                                                                                                                                                                               ; lms_ctr      ;
;             |altera_merlin_slave_translator:dual_boot_0_avalon_translator|                                                              ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 20 (20)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dual_boot_0_avalon_translator                                                                                                                                                                                                                                                     ; lms_ctr      ;
;             |altera_merlin_slave_translator:fpga_spi_spi_control_port_translator|                                                       ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fpga_spi_spi_control_port_translator                                                                                                                                                                                                                                              ; lms_ctr      ;
;             |altera_merlin_slave_translator:i2c_opencores_0_avalon_slave_0_translator|                                                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_opencores_0_avalon_slave_0_translator                                                                                                                                                                                                                                         ; lms_ctr      ;
;             |altera_merlin_slave_translator:leds_s1_translator|                                                                         ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator                                                                                                                                                                                                                                                                ; lms_ctr      ;
;             |altera_merlin_slave_translator:lms_ctr_gpio_s1_translator|                                                                 ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lms_ctr_gpio_s1_translator                                                                                                                                                                                                                                                        ; lms_ctr      ;
;             |altera_merlin_slave_translator:nios2_cpu_debug_mem_slave_translator|                                                       ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_cpu_debug_mem_slave_translator                                                                                                                                                                                                                                              ; lms_ctr      ;
;             |altera_merlin_slave_translator:onchip_flash_0_csr_translator|                                                              ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_flash_0_csr_translator                                                                                                                                                                                                                                                     ; lms_ctr      ;
;             |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                    ; lms_ctr      ;
;             |altera_merlin_slave_translator:switch_s1_translator|                                                                       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switch_s1_translator                                                                                                                                                                                                                                                              ; lms_ctr      ;
;             |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                             ; lms_ctr      ;
;             |altera_merlin_slave_translator:uart_s1_translator|                                                                         ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator                                                                                                                                                                                                                                                                ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux:cmd_demux|                                                                             ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                    ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                            ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_005|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_005                                                                                                                                                                                                                                                            ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_006|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_006                                                                                                                                                                                                                                                            ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|                                                                         ; 27 (23)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (20)      ; 1 (1)             ; 4 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005                                                                                                                                                                                                                                                                ; lms_ctr      ;
;                |altera_merlin_arbitrator:arb|                                                                                           ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                   ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006|                                                                         ; 55 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 50 (46)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006                                                                                                                                                                                                                                                                ; lms_ctr      ;
;                |altera_merlin_arbitrator:arb|                                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                   ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_router:router|                                                                                   ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                          ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_router_001:router_001|                                                                           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                  ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                 ; 161 (161)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 82 (82)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                        ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                ; lms_ctr      ;
;          |lms_ctr_nios2_cpu:nios2_cpu|                                                                                                  ; 1166 (0)    ; 592 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 565 (0)      ; 48 (0)            ; 553 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu                                                                                                                                                                                                                                                                                                                                  ; lms_ctr      ;
;             |lms_ctr_nios2_cpu_cpu:cpu|                                                                                                 ; 1166 (783)  ; 592 (320)                 ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 565 (454)    ; 48 (9)            ; 553 (320)        ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu                                                                                                                                                                                                                                                                                                        ; lms_ctr      ;
;                |lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|                                                    ; 383 (87)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (8)      ; 39 (0)            ; 233 (78)         ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci                                                                                                                                                                                                                                    ; lms_ctr      ;
;                   |lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|                             ; 132 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 35 (0)            ; 62 (0)           ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper                                                                                                                                            ; lms_ctr      ;
;                      |lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|                            ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 26 (23)           ; 23 (22)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk                                                      ; lms_ctr      ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer3|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer4|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                      |lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|                                  ; 91 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 9 (5)             ; 52 (52)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck                                                            ; lms_ctr      ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer2|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                      |sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy                                                                               ; work         ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg|                                   ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg                                                                                                                                                  ; lms_ctr      ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break|                                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break                                                                                                                                                    ; lms_ctr      ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|                                     ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (2)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug                                                                                                                                                    ; lms_ctr      ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                ; work         ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|                                           ; 113 (113)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 53 (53)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem                                                                                                                                                          ; lms_ctr      ;
;                      |lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram                                                                           ; lms_ctr      ;
;                         |altsyncram:the_altsyncram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; work         ;
;                            |altsyncram_qk21:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qk21:auto_generated                  ; work         ;
;                |lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a                                                                                                                                                                                                                     ; lms_ctr      ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                           ; work         ;
;                      |altsyncram_s0c1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                            ; work         ;
;                |lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b                                                                                                                                                                                                                     ; lms_ctr      ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                           ; work         ;
;                      |altsyncram_s0c1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                            ; work         ;
;          |lms_ctr_nios2_cpu_custom_instruction_master_comb_xconnect:nios2_cpu_custom_instruction_master_comb_xconnect|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu_custom_instruction_master_comb_xconnect:nios2_cpu_custom_instruction_master_comb_xconnect                                                                                                                                                                                                                                                  ; lms_ctr      ;
;          |lms_ctr_onchip_memory2_0:onchip_memory2_0|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                    ; lms_ctr      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                          ; work         ;
;                |altsyncram_mi81:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mi81:auto_generated                                                                                                                                                                                                                                                           ; work         ;
;          |lms_ctr_rst_controller:rst_controller|                                                                                        ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 7 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller:rst_controller                                                                                                                                                                                                                                                                                                                        ; lms_ctr      ;
;             |altera_reset_controller:rst_controller|                                                                                    ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller:rst_controller|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                 ; lms_ctr      ;
;                |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                  ; lms_ctr      ;
;                |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                      ; lms_ctr      ;
;          |lms_ctr_rst_controller_001:rst_controller_001|                                                                                ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 7 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller_001:rst_controller_001                                                                                                                                                                                                                                                                                                                ; lms_ctr      ;
;             |altera_reset_controller:rst_controller_001|                                                                                ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                     ; lms_ctr      ;
;                |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                      ; lms_ctr      ;
;                |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                          ; lms_ctr      ;
;          |lms_ctr_switch:switch|                                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_switch:switch                                                                                                                                                                                                                                                                                                                                        ; lms_ctr      ;
;          |lms_ctr_uart:uart|                                                                                                            ; 127 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 11 (0)            ; 79 (0)           ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_uart:uart                                                                                                                                                                                                                                                                                                                                            ; lms_ctr      ;
;             |lms_ctr_uart_regs:the_lms_ctr_uart_regs|                                                                                   ; 43 (43)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 7 (7)             ; 29 (29)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_uart:uart|lms_ctr_uart_regs:the_lms_ctr_uart_regs                                                                                                                                                                                                                                                                                                    ; lms_ctr      ;
;             |lms_ctr_uart_rx:the_lms_ctr_uart_rx|                                                                                       ; 59 (57)     ; 37 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 4 (3)             ; 33 (32)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_uart:uart|lms_ctr_uart_rx:the_lms_ctr_uart_rx                                                                                                                                                                                                                                                                                                        ; lms_ctr      ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_uart:uart|lms_ctr_uart_rx:the_lms_ctr_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                    ; work         ;
;             |lms_ctr_uart_tx:the_lms_ctr_uart_tx|                                                                                       ; 34 (34)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 26 (26)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_uart:uart|lms_ctr_uart_tx:the_lms_ctr_uart_tx                                                                                                                                                                                                                                                                                                        ; lms_ctr      ;
;    |periphcfg:inst3|                                                                                                                    ; 707 (692)   ; 565 (559)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (132)    ; 263 (263)         ; 303 (294)        ; 0          ; |lms7_trx_top|periphcfg:inst3                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |mcfg32wm_fsm:fsm|                                                                                                                ; 18 (18)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|periphcfg:inst3|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |pll_block:inst11|                                                                                                                   ; 326 (2)     ; 144 (0)                   ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (2)      ; 12 (0)            ; 182 (0)          ; 0          ; |lms7_trx_top|pll_block:inst11                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |busmux:inst29|                                                                                                                   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|busmux:inst29                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |lpm_mux:$00000|                                                                                                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|busmux:inst29|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                                           ; work         ;
;             |mux_t5c:auto_generated|                                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|busmux:inst29|lpm_mux:$00000|mux_t5c:auto_generated                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |busmux:inst30|                                                                                                                   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|busmux:inst30                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |lpm_mux:$00000|                                                                                                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|busmux:inst30|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                                           ; work         ;
;             |mux_t5c:auto_generated|                                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|busmux:inst30|lpm_mux:$00000|mux_t5c:auto_generated                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |busmux:inst31|                                                                                                                   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|busmux:inst31                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |lpm_mux:$00000|                                                                                                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|busmux:inst31|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                                           ; work         ;
;             |mux_t5c:auto_generated|                                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|busmux:inst31|lpm_mux:$00000|mux_t5c:auto_generated                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |config_ctrl:inst37|                                                                                                              ; 111 (111)   ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 1 (1)             ; 64 (64)          ; 0          ; |lms7_trx_top|pll_block:inst11|config_ctrl:inst37                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |ddrox1:inst6|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|ddrox1:inst6                                                                                                                                                                                                                                                                                                                                                           ; ddrox1       ;
;          |altera_gpio_lite:ddrox1_inst|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|ddrox1:inst6|altera_gpio_lite:ddrox1_inst                                                                                                                                                                                                                                                                                                                              ; ddrox1       ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|ddrox1:inst6|altera_gpio_lite:ddrox1_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                                         ; ddrox1       ;
;       |ddrox1:inst7|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|ddrox1:inst7                                                                                                                                                                                                                                                                                                                                                           ; ddrox1       ;
;          |altera_gpio_lite:ddrox1_inst|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|ddrox1:inst7|altera_gpio_lite:ddrox1_inst                                                                                                                                                                                                                                                                                                                              ; ddrox1       ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|ddrox1:inst7|altera_gpio_lite:ddrox1_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                                         ; ddrox1       ;
;       |pll:inst5|                                                                                                                       ; 16 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll:inst5                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |altpll:altpll_component|                                                                                                      ; 16 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll:inst5|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |pll_altpll:auto_generated|                                                                                                 ; 16 (10)     ; 9 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 1 (1)             ; 8 (4)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated                                                                                                                                                                                                                                                                                                            ; work         ;
;                |pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5                                                                                                                                                                                                                                                             ; work         ;
;                |pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4                                                                                                                                                                                                                                                              ; work         ;
;                |pll_altpll_dyn_phase_le:altpll_dyn_phase_le2|                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll_altpll_dyn_phase_le:altpll_dyn_phase_le2                                                                                                                                                                                                                                                               ; work         ;
;                |pll_cntr1:pll_internal_phasestep|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll_cntr1:pll_internal_phasestep                                                                                                                                                                                                                                                                           ; work         ;
;                |pll_cntr:phasestep_counter|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll_cntr:phasestep_counter                                                                                                                                                                                                                                                                                 ; work         ;
;       |pll_ps_cntrl:inst43|                                                                                                             ; 52 (52)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 31 (31)          ; 0          ; |lms7_trx_top|pll_block:inst11|pll_ps_cntrl:inst43                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |pll_reconfig_module:inst36|                                                                                                      ; 150 (0)     ; 89 (0)                    ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 10 (0)            ; 87 (0)           ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|                                                  ; 150 (93)    ; 89 (46)                   ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (39)      ; 10 (10)           ; 87 (44)          ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram:altsyncram4|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|altsyncram:altsyncram4                                                                                                                                                                                                                                          ; work         ;
;                |altsyncram_lcj3:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|altsyncram:altsyncram4|altsyncram_lcj3:auto_generated                                                                                                                                                                                                           ; work         ;
;             |lpm_counter:cntr12|                                                                                                        ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr12                                                                                                                                                                                                                                              ; work         ;
;                |cntr_stn:auto_generated|                                                                                                ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr12|cntr_stn:auto_generated                                                                                                                                                                                                                      ; work         ;
;             |lpm_counter:cntr13|                                                                                                        ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr13                                                                                                                                                                                                                                              ; work         ;
;                |cntr_hqn:auto_generated|                                                                                                ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr13|cntr_hqn:auto_generated                                                                                                                                                                                                                      ; work         ;
;             |lpm_counter:cntr14|                                                                                                        ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr14                                                                                                                                                                                                                                              ; work         ;
;                |cntr_jqn:auto_generated|                                                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr14|cntr_jqn:auto_generated                                                                                                                                                                                                                      ; work         ;
;             |lpm_counter:cntr15|                                                                                                        ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr15                                                                                                                                                                                                                                              ; work         ;
;                |cntr_gqn:auto_generated|                                                                                                ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr15|cntr_gqn:auto_generated                                                                                                                                                                                                                      ; work         ;
;             |lpm_counter:cntr16|                                                                                                        ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr16                                                                                                                                                                                                                                              ; work         ;
;                |cntr_stn:auto_generated|                                                                                                ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr16|cntr_stn:auto_generated                                                                                                                                                                                                                      ; work         ;
;             |lpm_counter:cntr2|                                                                                                         ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr2                                                                                                                                                                                                                                               ; work         ;
;                |cntr_0kn:auto_generated|                                                                                                ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr2|cntr_0kn:auto_generated                                                                                                                                                                                                                       ; work         ;
;    |pllcfg_top:inst9|                                                                                                                   ; 681 (3)     ; 550 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (2)      ; 178 (0)           ; 373 (1)          ; 0          ; |lms7_trx_top|pllcfg_top:inst9                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |pllcfg:pllcfg_inst|                                                                                                              ; 678 (664)   ; 550 (544)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (120)    ; 178 (178)         ; 372 (362)        ; 0          ; |lms7_trx_top|pllcfg_top:inst9|pllcfg:pllcfg_inst                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |mcfg32wm_fsm:fsmA|                                                                                                            ; 18 (18)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|pllcfg_top:inst9|pllcfg:pllcfg_inst|mcfg32wm_fsm:fsmA                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |rx_path:inst36|                                                                                                                     ; 2005 (3)    ; 1583 (2)                  ; 0 (0)         ; 62464       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 415 (0)      ; 726 (2)           ; 864 (1)          ; 0          ; |lms7_trx_top|rx_path:inst36                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |diq2_samples:inst1|                                                                                                              ; 348 (3)     ; 301 (2)                   ; 0 (0)         ; 13312       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (1)       ; 178 (1)           ; 124 (27)         ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |diq2_sampling:lms7002_ddin_inst1|                                                                                             ; 142 (0)     ; 128 (0)                   ; 0 (0)         ; 6656        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 87 (0)            ; 41 (0)           ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |fifo_inst:inst2|                                                                                                           ; 103 (0)     ; 89 (0)                    ; 0 (0)         ; 6656        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 50 (0)            ; 39 (0)           ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2                                                                                                                                                                                                                                                                                                      ; work         ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                      ; 103 (0)     ; 89 (0)                    ; 0 (0)         ; 6656        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 50 (0)            ; 39 (0)           ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                    ; work         ;
;                   |dcfifo_1an1:auto_generated|                                                                                          ; 103 (28)    ; 89 (27)                   ; 0 (0)         ; 6656        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 50 (23)           ; 39 (4)           ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated                                                                                                                                                                                                                         ; work         ;
;                      |a_graycounter_fub:wrptr_g1p|                                                                                      ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 12 (12)          ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                                                                                             ; work         ;
;                      |a_graycounter_jg6:rdptr_g1p|                                                                                      ; 21 (21)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 14 (14)          ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                                                                                                                             ; work         ;
;                      |alt_synch_pipe_6ol:rs_dgwp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|alt_synch_pipe_6ol:rs_dgwp                                                                                                                                                                                              ; work         ;
;                         |dffpipe_nd9:dffpipe6|                                                                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|alt_synch_pipe_6ol:rs_dgwp|dffpipe_nd9:dffpipe6                                                                                                                                                                         ; work         ;
;                      |alt_synch_pipe_7ol:ws_dgrp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|alt_synch_pipe_7ol:ws_dgrp                                                                                                                                                                                              ; work         ;
;                         |dffpipe_od9:dffpipe9|                                                                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|alt_synch_pipe_7ol:ws_dgrp|dffpipe_od9:dffpipe9                                                                                                                                                                         ; work         ;
;                      |altsyncram_5341:fifo_ram|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|altsyncram_5341:fifo_ram                                                                                                                                                                                                ; work         ;
;                      |cmpr_5h5:rdempty_eq_comp|                                                                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                                                                                ; work         ;
;                      |cmpr_5h5:wrfull_eq_comp|                                                                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                                                                                 ; work         ;
;             |lms7002_ddin:lms7002_ddin_inst1|                                                                                           ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (0)            ; 2 (0)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1                                                                                                                                                                                                                                                                                      ; work         ;
;                |altddio_in:ALTDDIO_IN_component|                                                                                        ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (0)            ; 2 (0)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component                                                                                                                                                                                                                                                      ; work         ;
;                   |ddio_in_e4i:auto_generated|                                                                                          ; 39 (39)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (37)           ; 2 (2)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated                                                                                                                                                                                                                           ; work         ;
;          |diq2_sampling:lms7002_ddin_inst2|                                                                                             ; 145 (0)     ; 128 (0)                   ; 0 (0)         ; 6656        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 89 (0)            ; 39 (0)           ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |fifo_inst:inst2|                                                                                                           ; 106 (0)     ; 89 (0)                    ; 0 (0)         ; 6656        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 53 (0)            ; 36 (0)           ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2                                                                                                                                                                                                                                                                                                      ; work         ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                      ; 106 (0)     ; 89 (0)                    ; 0 (0)         ; 6656        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 53 (0)            ; 36 (0)           ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                    ; work         ;
;                   |dcfifo_1an1:auto_generated|                                                                                          ; 106 (28)    ; 89 (27)                   ; 0 (0)         ; 6656        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (1)       ; 53 (23)           ; 36 (3)           ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated                                                                                                                                                                                                                         ; work         ;
;                      |a_graycounter_fub:wrptr_g1p|                                                                                      ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 4 (4)             ; 10 (10)          ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                                                                                             ; work         ;
;                      |a_graycounter_jg6:rdptr_g1p|                                                                                      ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 13 (13)          ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                                                                                                                             ; work         ;
;                      |alt_synch_pipe_6ol:rs_dgwp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|alt_synch_pipe_6ol:rs_dgwp                                                                                                                                                                                              ; work         ;
;                         |dffpipe_nd9:dffpipe6|                                                                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|alt_synch_pipe_6ol:rs_dgwp|dffpipe_nd9:dffpipe6                                                                                                                                                                         ; work         ;
;                      |alt_synch_pipe_7ol:ws_dgrp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|alt_synch_pipe_7ol:ws_dgrp                                                                                                                                                                                              ; work         ;
;                         |dffpipe_od9:dffpipe9|                                                                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|alt_synch_pipe_7ol:ws_dgrp|dffpipe_od9:dffpipe9                                                                                                                                                                         ; work         ;
;                      |altsyncram_5341:fifo_ram|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|altsyncram_5341:fifo_ram                                                                                                                                                                                                ; work         ;
;                      |cmpr_5h5:rdempty_eq_comp|                                                                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                                                                                ; work         ;
;                      |cmpr_5h5:wrfull_eq_comp|                                                                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                                                                                 ; work         ;
;             |lms7002_ddin:lms7002_ddin_inst1|                                                                                           ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 3 (0)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1                                                                                                                                                                                                                                                                                      ; work         ;
;                |altddio_in:ALTDDIO_IN_component|                                                                                        ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 3 (0)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component                                                                                                                                                                                                                                                      ; work         ;
;                   |ddio_in_c7i:auto_generated|                                                                                          ; 39 (39)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 3 (3)            ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated                                                                                                                                                                                                                           ; work         ;
;          |wr_rx_fifo_v3:wr_rx_fifo_v3_inst|                                                                                             ; 63 (63)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 48 (48)          ; 0          ; |lms7_trx_top|rx_path:inst36|diq2_samples:inst1|wr_rx_fifo_v3:wr_rx_fifo_v3_inst                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |fifo_inst:inst2|                                                                                                                 ; 164 (0)     ; 130 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 66 (0)            ; 64 (0)           ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 164 (0)     ; 130 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 66 (0)            ; 64 (0)           ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                        ; work         ;
;             |dcfifo_7en1:auto_generated|                                                                                                ; 164 (45)    ; 130 (34)                  ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (8)       ; 66 (25)           ; 64 (7)           ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;                |a_gray2bin_tsa:rdptr_g_gray2bin|                                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|a_gray2bin_tsa:rdptr_g_gray2bin                                                                                                                                                                                                                                             ; work         ;
;                |a_gray2bin_tsa:rs_dgwp_gray2bin|                                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|a_gray2bin_tsa:rs_dgwp_gray2bin                                                                                                                                                                                                                                             ; work         ;
;                |a_graycounter_qvb:wrptr_g1p|                                                                                            ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 3 (3)             ; 14 (14)          ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|a_graycounter_qvb:wrptr_g1p                                                                                                                                                                                                                                                 ; work         ;
;                |a_graycounter_th6:rdptr_g1p|                                                                                            ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 12 (12)          ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|a_graycounter_th6:rdptr_g1p                                                                                                                                                                                                                                                 ; work         ;
;                |alt_synch_pipe_epl:rs_dgwp|                                                                                             ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 4 (0)            ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|alt_synch_pipe_epl:rs_dgwp                                                                                                                                                                                                                                                  ; work         ;
;                   |dffpipe_2f9:dffpipe9|                                                                                                ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 4 (4)            ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|alt_synch_pipe_epl:rs_dgwp|dffpipe_2f9:dffpipe9                                                                                                                                                                                                                             ; work         ;
;                |alt_synch_pipe_fpl:ws_dgrp|                                                                                             ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 9 (0)            ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|alt_synch_pipe_fpl:ws_dgrp                                                                                                                                                                                                                                                  ; work         ;
;                   |dffpipe_3f9:dffpipe12|                                                                                               ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 9 (9)            ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|alt_synch_pipe_fpl:ws_dgrp|dffpipe_3f9:dffpipe12                                                                                                                                                                                                                            ; work         ;
;                |altsyncram_0q01:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|altsyncram_0q01:fifo_ram                                                                                                                                                                                                                                                    ; work         ;
;                |cmpr_ei5:rdempty_eq_comp|                                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|cmpr_ei5:rdempty_eq_comp                                                                                                                                                                                                                                                    ; work         ;
;                |cmpr_ei5:rdfull_eq_comp|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|cmpr_ei5:rdfull_eq_comp                                                                                                                                                                                                                                                     ; work         ;
;                |cmpr_ei5:wrfull_eq_comp|                                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|cmpr_ei5:wrfull_eq_comp                                                                                                                                                                                                                                                     ; work         ;
;                |cntr_red:cntr_b|                                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|cntr_red:cntr_b                                                                                                                                                                                                                                                             ; work         ;
;                |dffpipe_8d9:rdfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                      ; work         ;
;                |dffpipe_pe9:rs_brp|                                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 7 (7)            ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                                                          ; work         ;
;                |dffpipe_pe9:rs_bwp|                                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; 0          ; |lms7_trx_top|rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                                                          ; work         ;
;       |rx_pct_data_v2:inst3|                                                                                                            ; 1490 (399)  ; 1150 (68)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 335 (316)    ; 480 (17)          ; 675 (350)        ; 0          ; |lms7_trx_top|rx_path:inst36|rx_pct_data_v2:inst3                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |bit_pack:cmpr_inst|                                                                                                           ; 1037 (3)    ; 1018 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (3)       ; 463 (0)           ; 555 (1)          ; 0          ; |lms7_trx_top|rx_path:inst36|rx_pct_data_v2:inst3|bit_pack:cmpr_inst                                                                                                                                                                                                                                                                                                                                  ; work         ;
;             |pack_48_to_64:inst0|                                                                                                       ; 249 (249)   ; 244 (244)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 108 (108)         ; 136 (136)        ; 0          ; |lms7_trx_top|rx_path:inst36|rx_pct_data_v2:inst3|bit_pack:cmpr_inst|pack_48_to_64:inst0                                                                                                                                                                                                                                                                                                              ; work         ;
;             |pack_56_to_64:inst1|                                                                                                       ; 785 (785)   ; 774 (774)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 355 (355)         ; 419 (419)        ; 0          ; |lms7_trx_top|rx_path:inst36|rx_pct_data_v2:inst3|bit_pack:cmpr_inst|pack_56_to_64:inst1                                                                                                                                                                                                                                                                                                              ; work         ;
;          |lpm_counter:cnt_inst|                                                                                                         ; 64 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (0)           ; 0          ; |lms7_trx_top|rx_path:inst36|rx_pct_data_v2:inst3|lpm_counter:cnt_inst                                                                                                                                                                                                                                                                                                                                ; work         ;
;             |cntr_f8i:auto_generated|                                                                                                   ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; 0          ; |lms7_trx_top|rx_path:inst36|rx_pct_data_v2:inst3|lpm_counter:cnt_inst|cntr_f8i:auto_generated                                                                                                                                                                                                                                                                                                        ; work         ;
;    |rx_synchronizers:inst15|                                                                                                            ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |lms7_trx_top|rx_synchronizers:inst15                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |synchronizer:inst8|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|rx_synchronizers:inst15|synchronizer:inst8                                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 130 (1)     ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (1)       ; 16 (0)            ; 60 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                        ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 129 (0)     ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 16 (0)            ; 60 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                        ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 129 (0)     ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 16 (0)            ; 60 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                     ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 129 (6)     ; 76 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (1)       ; 16 (3)            ; 60 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                 ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 125 (0)     ; 71 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 13 (0)            ; 60 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                     ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 125 (86)    ; 71 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (41)      ; 13 (13)           ; 60 (34)          ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                        ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                              ; altera_sld   ;
;    |tstcfg:inst39|                                                                                                                      ; 736 (720)   ; 565 (559)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (161)    ; 256 (256)         ; 309 (300)        ; 0          ; |lms7_trx_top|tstcfg:inst39                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |mcfg32wm_fsm:fsm|                                                                                                                ; 19 (19)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|tstcfg:inst39|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |txiqmux:inst8|                                                                                                                      ; 104 (53)    ; 103 (52)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 40 (26)           ; 63 (50)          ; 0          ; |lms7_trx_top|txiqmux:inst8                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |sync_reg:sync_reg0|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|txiqmux:inst8|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |txiq_tst_ptrn:tst_ptrn_inst0|                                                                                                    ; 49 (1)      ; 49 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 37 (1)           ; 0          ; |lms7_trx_top|txiqmux:inst8|txiq_tst_ptrn:tst_ptrn_inst0                                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |bus_synch:bus_sync_reg0|                                                                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 18 (18)          ; 0          ; |lms7_trx_top|txiqmux:inst8|txiq_tst_ptrn:tst_ptrn_inst0|bus_synch:bus_sync_reg0                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |bus_synch:bus_sync_reg1|                                                                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 18 (18)          ; 0          ; |lms7_trx_top|txiqmux:inst8|txiq_tst_ptrn:tst_ptrn_inst0|bus_synch:bus_sync_reg1                                                                                                                                                                                                                                                                                                                      ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+-------------------+----------+---------------+---------------+-----------------------+----------+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+----------+------+
; FPGA_LED_G        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FT_TXEn           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; FT_WRn            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RFSW1_VCTL1       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RFSW1_VCTL2       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RFSW2_VCTL1       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RFSW2_VCTL2       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_SPI_SCLK     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_SPI_MOSI     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_SPI_LMS_SS   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_SPI_DAC_SS   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_RESET         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_ENABLE_IQSEL1 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_FCLK1         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; FPGA_LED_R        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_FCLK2         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_CORE_LDO_EN   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_TXEN          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_RXEN          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_TXNRX1        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_TXNRX2        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[7]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[6]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[5]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[4]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[3]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[2]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[1]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[0]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_DIQ1[11]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1[10]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1[9]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1[8]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1[7]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1[6]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1[5]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1[4]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1[3]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1[2]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1[1]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1[0]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; FT_BE[3]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FT_BE[2]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FT_BE[1]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FT_BE[0]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FT_D[31]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_D[30]          ; Bidir    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[29]          ; Bidir    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[28]          ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[27]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_D[26]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_D[25]          ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[24]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_D[23]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_D[22]          ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[21]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_D[20]          ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[19]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_D[18]          ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[17]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_D[16]          ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[15]          ; Bidir    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[14]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_D[13]          ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[12]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_D[11]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_D[10]          ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[9]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_D[8]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_D[7]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[6]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[5]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[4]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[3]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[2]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_D[1]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_D[0]           ; Bidir    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; FPGA_I2C_SCL      ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FPGA_I2C_SDA      ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; LMK_CLK           ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_RXFn           ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_CLK            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; SPARE_IO_PULL_UP  ; Input    ; (6) 873 ps    ; (6) 873 ps    ; --                    ; --       ; --   ;
; LMS_MCLK2         ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_ENABLE_IQSEL2 ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[11]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[10]    ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[9]     ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[8]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[7]     ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[6]     ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[5]     ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[4]     ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[3]     ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[2]     ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[1]     ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[0]     ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; FPGA_SPI_MISO     ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+----------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FT_TXEn                                                                                                                                                                                      ;                   ;         ;
; FT_BE[3]                                                                                                                                                                                     ;                   ;         ;
; FT_BE[2]                                                                                                                                                                                     ;                   ;         ;
; FT_BE[1]                                                                                                                                                                                     ;                   ;         ;
; FT_BE[0]                                                                                                                                                                                     ;                   ;         ;
; FT_D[31]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[31]~0                                                                                                                            ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[31]~30                                                                                                                           ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~0                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~33                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~0                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~34                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~0                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~33                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~0                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~34                                                                                                                         ; 0                 ; 0       ;
; FT_D[30]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[30]~12                                                                                                                           ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[30]~31                                                                                                                           ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~2                                                                                                                          ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~36                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~3                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~36                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~2                                                                                                                          ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~35                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~3                                                                                                                          ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~37                                                                                                                         ; 1                 ; 0       ;
; FT_D[29]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[29]~26                                                                                                                           ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[29]~29                                                                                                                           ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~3                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~37                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~4                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~37                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~3                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~36                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~4                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~38                                                                                                                         ; 0                 ; 0       ;
; FT_D[28]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[28]~28                                                                                                                           ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[28]~25                                                                                                                           ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~4                                                                                                                          ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~38                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~5                                                                                                                          ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~38                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~4                                                                                                                          ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~37                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~5                                                                                                                          ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~39                                                                                                                         ; 1                 ; 0       ;
; FT_D[27]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[27]~10                                                                                                                           ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[27]~28                                                                                                                           ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~5                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~39                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~6                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~39                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~5                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~38                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~6                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~40                                                                                                                         ; 0                 ; 0       ;
; FT_D[26]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[26]~22                                                                                                                           ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[26]~24                                                                                                                           ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~6                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~40                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~7                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~40                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~6                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~39                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~7                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~41                                                                                                                         ; 0                 ; 0       ;
; FT_D[25]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[25]~24                                                                                                                           ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[25]~26                                                                                                                           ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~7                                                                                                                          ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~41                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~8                                                                                                                          ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~41                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~7                                                                                                                          ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~40                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~8                                                                                                                          ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~42                                                                                                                         ; 1                 ; 0       ;
; FT_D[24]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[24]~30                                                                                                                           ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[24]~27                                                                                                                           ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~8                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~42                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~9                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~42                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~8                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~41                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~9                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~43                                                                                                                         ; 0                 ; 0       ;
; FT_D[23]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[23]~3                                                                                                                            ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[23]~23                                                                                                                           ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~9                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~43                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~10                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~43                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~9                                                                                                                          ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~42                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~10                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~44                                                                                                                         ; 0                 ; 0       ;
; FT_D[22]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[22]~15                                                                                                                           ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[22]~22                                                                                                                           ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~10                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~44                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~11                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~44                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~10                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~43                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~11                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~45                                                                                                                         ; 1                 ; 0       ;
; FT_D[21]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[21]~27                                                                                                                           ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[21]~3                                                                                                                            ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~11                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~45                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~12                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~45                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~11                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~44                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~12                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~46                                                                                                                         ; 0                 ; 0       ;
; FT_D[20]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[20]~29                                                                                                                           ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[20]~4                                                                                                                            ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~12                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~46                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~13                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~46                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~12                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~45                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~13                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~47                                                                                                                         ; 1                 ; 0       ;
; FT_D[19]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[19]~11                                                                                                                           ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[19]~5                                                                                                                            ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~13                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~47                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~14                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~47                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~13                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~46                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~14                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~48                                                                                                                         ; 0                 ; 0       ;
; FT_D[18]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[18]~23                                                                                                                           ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[18]~6                                                                                                                            ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~14                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~48                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~15                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~48                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~14                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~47                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~15                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~49                                                                                                                         ; 1                 ; 0       ;
; FT_D[17]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[17]~25                                                                                                                           ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[17]~7                                                                                                                            ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~15                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~49                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~16                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~49                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~15                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~48                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~16                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~50                                                                                                                         ; 0                 ; 0       ;
; FT_D[16]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[16]~31                                                                                                                           ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[16]~8                                                                                                                            ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~16                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~50                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~17                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~50                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~16                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~49                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~17                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~51                                                                                                                         ; 1                 ; 0       ;
; FT_D[15]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[15]~5                                                                                                                            ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[15]~9                                                                                                                            ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~17                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~51                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~18                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~51                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~17                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~50                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~18                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~52                                                                                                                         ; 1                 ; 0       ;
; FT_D[14]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[14]~17                                                                                                                           ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[14]~10                                                                                                                           ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~18                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~52                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~19                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~52                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~18                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~51                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~19                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~53                                                                                                                         ; 0                 ; 0       ;
; FT_D[13]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|Selector1~5                                                                                                                                     ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[13]~4                                                                                                                            ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[13]~11                                                                                                                           ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~19                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~53                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~20                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~53                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~19                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~52                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~20                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~54                                                                                                                         ; 1                 ; 0       ;
; FT_D[12]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|Selector1~2                                                                                                                                     ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[12]~16                                                                                                                           ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[12]~12                                                                                                                           ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~20                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~54                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~21                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~54                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~20                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~53                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~21                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~55                                                                                                                         ; 0                 ; 0       ;
; FT_D[11]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[11]~8                                                                                                                            ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[11]~13                                                                                                                           ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~21                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~55                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~22                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~55                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~21                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~54                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~22                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~56                                                                                                                         ; 0                 ; 0       ;
; FT_D[10]                                                                                                                                                                                     ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[10]~20                                                                                                                           ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[10]~0                                                                                                                            ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~22                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~56                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~23                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~56                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~22                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~55                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~23                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~57                                                                                                                         ; 1                 ; 0       ;
; FT_D[9]                                                                                                                                                                                      ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|Selector5~0                                                                                                                                     ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[9]~2                                                                                                                             ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[9]~14                                                                                                                            ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~23                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~57                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~24                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~57                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~23                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~56                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~24                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~58                                                                                                                         ; 0                 ; 0       ;
; FT_D[8]                                                                                                                                                                                      ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[8]~14                                                                                                                            ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[8]~15                                                                                                                            ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~24                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~58                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~25                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~58                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~24                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~57                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~25                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~59                                                                                                                         ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|Selector1~8                                                                                                                                     ; 0                 ; 0       ;
; FT_D[7]                                                                                                                                                                                      ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[7]~7                                                                                                                             ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[7]~16                                                                                                                            ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~25                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~59                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~26                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~59                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~25                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~58                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~26                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~60                                                                                                                         ; 1                 ; 0       ;
; FT_D[6]                                                                                                                                                                                      ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[6]~19                                                                                                                            ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[6]~17                                                                                                                            ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~26                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~60                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~27                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~60                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~26                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~59                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~27                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~61                                                                                                                         ; 1                 ; 0       ;
; FT_D[5]                                                                                                                                                                                      ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[5]~6                                                                                                                             ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[5]~18                                                                                                                            ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~27                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~61                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~28                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~61                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~27                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~60                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~28                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~62                                                                                                                         ; 1                 ; 0       ;
; FT_D[4]                                                                                                                                                                                      ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[4]~18                                                                                                                            ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[4]~19                                                                                                                            ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_pctrsvd~1                                                                                                                           ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~28                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~62                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_pctrsvd~1                                                                                                                           ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~29                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~62                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_pctrsvd~1                                                                                                                           ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~28                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~61                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_pctrsvd~1                                                                                                                           ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~29                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~63                                                                                                                         ; 1                 ; 0       ;
; FT_D[3]                                                                                                                                                                                      ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[3]~9                                                                                                                             ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[3]~20                                                                                                                            ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~29                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~63                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~30                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~63                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~29                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~62                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~30                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~64                                                                                                                         ; 1                 ; 0       ;
; FT_D[2]                                                                                                                                                                                      ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[2]~21                                                                                                                            ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[2]~1                                                                                                                             ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~30                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~64                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~31                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~64                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~30                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~63                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~31                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~65                                                                                                                         ; 1                 ; 0       ;
; FT_D[1]                                                                                                                                                                                      ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[1]~1                                                                                                                             ; 0                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[1]~21                                                                                                                            ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~31                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~65                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~32                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~65                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~31                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~64                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~32                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~66                                                                                                                         ; 0                 ; 0       ;
; FT_D[0]                                                                                                                                                                                      ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP03_fifo_data[0]~13                                                                                                                            ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|EP02_fifo_data[0]~2                                                                                                                             ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~32                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr~66                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~33                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr~66                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~32                                                                                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr~65                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~33                                                                                                                         ; 0                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr~67                                                                                                                         ; 0                 ; 0       ;
; FPGA_I2C_SCL                                                                                                                                                                                 ;                   ;         ;
;      - nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~0            ; 1                 ; 6       ;
; FPGA_I2C_SDA                                                                                                                                                                                 ;                   ;         ;
;      - nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0            ; 0                 ; 6       ;
; LMK_CLK                                                                                                                                                                                      ;                   ;         ;
; FT_RXFn                                                                                                                                                                                      ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|Selector25~1                                                                                                                                              ; 1                 ; 0       ;
;      - FT601_top:inst|FT601:ft_fsm|Selector27~0                                                                                                                                              ; 1                 ; 0       ;
;      - FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|valid_rdreq~2                                                         ; 0                 ; 0       ;
;      - FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|valid_rdreq~2                                                         ; 0                 ; 0       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|valid_wrreq~2                                                         ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|valid_wrreq~1                                ; 1                 ; 0       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|extbuff_wr~0                                                                                                                                    ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|valid_wrreq~2                                ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|valid_wrreq~0                                ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|valid_wrreq~0                                ; 1                 ; 0       ;
;      - LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|valid_wrreq~0                                ; 1                 ; 0       ;
;      - FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|_~0                                                                   ; 0                 ; 0       ;
; FT_CLK                                                                                                                                                                                       ;                   ;         ;
; SPARE_IO_PULL_UP                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|altsyncram_8a61:fifo_ram|ram_block11a0                                ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|trnsf_en_reg                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|ch_n_reg[0]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|ch_n_reg[1]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|rd_wr_reg                                                                                                                                                 ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[19][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[23][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[23][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|current_state.idle                                                                                                                                        ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|current_state.cmd                                                                                                                                         ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|current_state.bus_turn0                                                                                                                                   ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|current_state.bus_turn1                                                                                                                                   ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|current_state.data_trnsf                                                                                                                                  ; 0                 ; 6       ;
;      - alive:inst14|cnt[24]                                                                                                                                                                  ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[0]                                                                                                                                               ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[1]                                                                                                                                               ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[2]                                                                                                                                               ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[3]                                                                                                                                               ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[4]                                                                                                                                               ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[5]                                                                                                                                               ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[6]                                                                                                                                               ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[7]                                                                                                                                               ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[8]                                                                                                                                               ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[9]                                                                                                                                               ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[10]                                                                                                                                              ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[11]                                                                                                                                              ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[12]                                                                                                                                              ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[13]                                                                                                                                              ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[14]                                                                                                                                              ; 1                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[15]                                                                                                                                              ; 1                 ; 6       ;
;      - alive:inst14|cnt[23]                                                                                                                                                                  ; 1                 ; 6       ;
;      - alive:inst14|cnt[22]                                                                                                                                                                  ; 1                 ; 6       ;
;      - alive:inst14|cnt[21]                                                                                                                                                                  ; 1                 ; 6       ;
;      - alive:inst14|cnt[20]                                                                                                                                                                  ; 1                 ; 6       ;
;      - alive:inst14|cnt[19]                                                                                                                                                                  ; 1                 ; 6       ;
;      - alive:inst14|cnt[18]                                                                                                                                                                  ; 1                 ; 6       ;
;      - alive:inst14|cnt[17]                                                                                                                                                                  ; 1                 ; 6       ;
;      - alive:inst14|cnt[16]                                                                                                                                                                  ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[15]                                                                                                                                ; 1                 ; 6       ;
;      - alive:inst14|cnt[15]                                                                                                                                                                  ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[14]                                                                                                                                ; 1                 ; 6       ;
;      - alive:inst14|cnt[14]                                                                                                                                                                  ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[13]                                                                                                                                ; 1                 ; 6       ;
;      - alive:inst14|cnt[13]                                                                                                                                                                  ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[12]                                                                                                                                ; 1                 ; 6       ;
;      - alive:inst14|cnt[12]                                                                                                                                                                  ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[11]                                                                                                                                ; 1                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[1]                                                                                                                 ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[2]                                                                                                                 ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[3]                                                                                                                 ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[4]                                                                                                                 ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[5]                                                                                                                 ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[6]                                                                                                                 ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[7]                                                                                                                 ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[8]                                                                                                                 ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[9]                                                                                                                 ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[10]                                                                                                                ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[11]                                                                                                                ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[12]                                                                                                                ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[13]                                                                                                                ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[14]                                                                                                                ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[15]                                                                                                                ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[16]                                                                                                                ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[17]                                                                                                                ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[18]                                                                                                                ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[19]                                                                                                                ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[20]                                                                                                                ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[21]                                                                                                                ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[22]                                                                                                                ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[23]                                                                                                                ; 0                 ; 6       ;
;      - alive:inst14|cnt[11]                                                                                                                                                                  ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[10]                                                                                                                                ; 1                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_ref_clk[0]                                                                                                                 ; 0                 ; 6       ;
;      - alive:inst14|cnt[10]                                                                                                                                                                  ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[9]                                                                                                                                 ; 1                 ; 6       ;
;      - alive:inst14|cnt[9]                                                                                                                                                                   ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[8]                                                                                                                                 ; 1                 ; 6       ;
;      - alive:inst14|cnt[8]                                                                                                                                                                   ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[7]                                                                                                                                 ; 1                 ; 6       ;
;      - alive:inst14|cnt[7]                                                                                                                                                                   ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[6]                                                                                                                                 ; 1                 ; 6       ;
;      - alive:inst14|cnt[6]                                                                                                                                                                   ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[5]                                                                                                                                 ; 1                 ; 6       ;
;      - alive:inst14|cnt[5]                                                                                                                                                                   ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[4]                                                                                                                                 ; 1                 ; 6       ;
;      - alive:inst14|cnt[4]                                                                                                                                                                   ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[3]                                                                                                                                 ; 1                 ; 6       ;
;      - alive:inst14|cnt[3]                                                                                                                                                                   ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[2]                                                                                                                                 ; 1                 ; 6       ;
;      - alive:inst14|cnt[2]                                                                                                                                                                   ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[1]                                                                                                                                 ; 1                 ; 6       ;
;      - alive:inst14|cnt[1]                                                                                                                                                                   ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[15]                                                                                                                                     ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[14]                                                                                                                                     ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[13]                                                                                                                                     ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[12]                                                                                                                                     ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[11]                                                                                                                                     ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[10]                                                                                                                                     ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[9]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[8]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[7]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[6]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[5]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[4]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[3]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[2]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[1]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|dout_regA[0]                                                                                                                                      ; 1                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[0]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[0]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[1]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[2]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[3]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[4]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[15]                                                                                                                                                           ; 0                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[14]                                                                                                                                                           ; 0                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[13]                                                                                                                                                           ; 0                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[12]                                                                                                                                                           ; 0                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[11]                                                                                                                                                           ; 0                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[10]                                                                                                                                                           ; 0                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[9]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[8]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[7]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[6]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|inst_reg[5]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|din_reg[0]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[26][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[5][0]                                                                                                                                                              ; 1                 ; 6       ;
;      - pll_block:inst11|busmux:inst30|lpm_mux:$00000|mux_t5c:auto_generated|result_node[0]~0                                                                                                 ; 1                 ; 6       ;
;      - fpgacfg:inst25|din_reg[1]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|din_reg[4]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|din_reg[5]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|din_reg[2]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|din_reg[3]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[6][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[0][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][7]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[6][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[0][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[6][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[0][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][5]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[6][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[0][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][4]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[6][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[0][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[6][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[0][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][2]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[6][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[0][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][1]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[6][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[0][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][0]                                                                                                                                                             ; 0                 ; 6       ;
;      - alive:inst14|cnt[0]                                                                                                                                                                   ; 1                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.go_ep02                                                                                                                           ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.go_ep03                                                                                                                           ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.go_ep82                                                                                                                           ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.go_ep83                                                                                                                           ; 1                 ; 6       ;
;      - tstcfg:inst39|mcfg32wm_fsm:fsm|state[5]~0                                                                                                                                             ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_wait_state                                           ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|pll_areset                                                    ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][13]                                                                                                                                        ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_post_state                                           ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_seq_data_state                                       ; 1                 ; 6       ;
;      - periphcfg:inst3|din_reg[6]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|inst_reg[15]                                                                                                                                                          ; 0                 ; 6       ;
;      - periphcfg:inst3|inst_reg[14]                                                                                                                                                          ; 0                 ; 6       ;
;      - periphcfg:inst3|inst_reg[13]                                                                                                                                                          ; 0                 ; 6       ;
;      - periphcfg:inst3|inst_reg[12]                                                                                                                                                          ; 0                 ; 6       ;
;      - periphcfg:inst3|inst_reg[11]                                                                                                                                                          ; 0                 ; 6       ;
;      - periphcfg:inst3|inst_reg[7]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|inst_reg[10]                                                                                                                                                          ; 0                 ; 6       ;
;      - periphcfg:inst3|inst_reg[9]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|inst_reg[8]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|inst_reg[6]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|inst_reg[5]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|inst_reg[0]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|inst_reg[1]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|inst_reg[2]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|inst_reg[4]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|inst_reg[3]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|din_reg[5]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|din_reg[4]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|din_reg[3]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|din_reg[2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|din_reg[1]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|din_reg[0]                                                                                                                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|ep_priority[1]                                                                                                                                  ; 1                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|ep_priority[0]                                                                                                                                  ; 1                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|wrptr_g[6]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|wrptr_g[4]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[4]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[6]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|wrptr_g[5]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|wrptr_g[2]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[2]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[5]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|wrptr_g[3]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|wrptr_g[0]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[0]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[3]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|wrptr_g[1]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[1]           ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.check_ep02                                                                                                                        ; 1                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|wrptr_g[8]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|wrptr_g[7]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[7]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[8]           ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.check_ep03                                                                                                                        ; 1                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.check_ep82                                                                                                                        ; 1                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.check_ep83                                                                                                                        ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|areset_state~0                                                ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[12]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[2]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[3]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[4]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[0]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[1]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[15]                                                                                                                                     ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[14]                                                                                                                                     ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[13]                                                                                                                                     ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[12]                                                                                                                                     ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[11]                                                                                                                                     ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[10]                                                                                                                                     ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[9]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[8]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[7]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[5]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|inst_regA[6]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][0]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][6]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][5]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][4]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][3]                                                                                                                                         ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|rom_data_state                                                ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|rom_last_state                                                ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|rom_second_last_state                                         ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|q_r                                                                                                                                               ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|rom_first_state                                               ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|rom_second_state                                              ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_seq_ena_state                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][8]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][9]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][10]                                                                                                                                        ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[7][1]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[7][0]                                                                                                                                                              ; 1                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a6                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a4                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[4]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[6]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a5                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a2                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[2]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[5]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a3                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a0                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[0]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[3]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a1                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[1]           ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.check_priority                                                                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a8                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a7                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[7]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[8]           ; 0                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[11]                                                                                                                                      ; 1                 ; 6       ;
;      - pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|comb~1                                                                                                   ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[5]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[4]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[3]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[2]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][1]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][0]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][3]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][2]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][5]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][4]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][7]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][6]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][9]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][8]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][4]                                                                                                                                         ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|addr_r[4]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][1]                                                                                                                                        ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|addr_r[5]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][14]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][3]                                                                                                                                        ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|addr_r[3]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][5]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][3]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][1]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][7]                                                                                                                                        ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|addr_r[2]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][7]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][8]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][5]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][10]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][14]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][12]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][10]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][8]                                                                                                                                         ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|addr_r[1]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][6]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][4]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][2]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][7]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][0]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][2]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][15]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][4]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][3]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][9]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][6]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][11]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][15]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][13]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][11]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][0]                                                                                                                                        ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|addr_r[0]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][1]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][3]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][2]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][5]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][7]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][5]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][3]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][8]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][8]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][10]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][7]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][12]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][6]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][14]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][12]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][1]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][15]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][2]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][6]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][11]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][4]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][0]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][5]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][13]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][0]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][13]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][4]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][9]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][2]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][6]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][9]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][15]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][11]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][10]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][12]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][9]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][14]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][15]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][2]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][13]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][2]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][1]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][3]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][0]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][7]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][3]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][8]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][6]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][12]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][13]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][14]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][11]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][9]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][8]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][10]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][1]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][8]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][0]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][9]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][15]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][5]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][6]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][7]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][4]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][7]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][2]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][4]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][5]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][6]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][3]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][0]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][1]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][10]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][0]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][0]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][1]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][15]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][13]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][12]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][14]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][11]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][4]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][3]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][5]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][2]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][8]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][9]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][10]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][1]                                                                                                                                         ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|addr_r[6]                                                                                                                                         ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|addr_r[7]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][9]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][6]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][13]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][2]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][5]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][8]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][12]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][1]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][7]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][10]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][14]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][3]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][9]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][4]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][11]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][0]                                                                                                                                        ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|rom_init_state                                                ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_init_state                                           ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[7]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[8]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[9]                                                                                                                                       ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[9][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[10][9]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[30][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[29][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[30][10]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[29][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[30][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[29][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[30][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[29][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[30][7]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[29][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[30][6]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[29][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[30][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[29][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[30][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[29][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[30][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[29][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[30][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[29][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[30][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[29][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[30][0]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[29][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_fub:wrptr_g1p|parity9                                   ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|rdptr_g[4]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|rdptr_g[6]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|rdptr_g[2]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|rdptr_g[5]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|rdptr_g[0]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|rdptr_g[3]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|rdptr_g[1]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|rdptr_g[7]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|rdptr_g[8]                                                            ; 0                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[10]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[1]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[0]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[6]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][1]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[13]                                                                                                                                      ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|din_regA[14]                                                                                                                                      ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|idle_state                                                    ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|state_r.s0                                                                                                                                        ; 1                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_counter_state                                        ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|state_r.s1                                                                                                                                        ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[8][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[10][0]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|din_reg[7]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[5][1]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|din_reg[8]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|din_reg[10]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|inst_reg[15]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|inst_reg[14]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|inst_reg[13]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|inst_reg[12]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|inst_reg[11]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|inst_reg[10]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|inst_reg[9]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|inst_reg[8]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|inst_reg[7]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|inst_reg[6]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|inst_reg[5]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|inst_reg[0]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|inst_reg[1]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|inst_reg[2]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|inst_reg[4]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|inst_reg[3]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|din_reg[9]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|din_reg[8]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|din_reg[7]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|din_reg[6]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|din_reg[5]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|din_reg[4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|din_reg[3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|din_reg[2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|din_reg[1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|din_reg[0]                                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[2]                          ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[1]                          ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[0]                          ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a4                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[6]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[8]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[4]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[7]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[5]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[2]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[3]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[0]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[1]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a6                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a2                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a5                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a0                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a3                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a1                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a7                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a8                                ; 0                 ; 6       ;
;      - pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reset_state                                                   ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|fall_r[0]                                                                                                                                         ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|fall_r[1]                                                                                                                                         ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|state_r.idle                                                                                                                                      ; 1                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|state_r.w0                                                                                                                                        ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[7][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[7][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[7][3]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[7][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[7][4]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[7][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[7][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[7][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[7][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[7][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[7][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[7][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[7][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[7][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|din_reg[6]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[9][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_jg6:rdptr_g1p|parity6                                   ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[6]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[8]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[4]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[7]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[5]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[2]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[3]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[0]           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[1]           ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - pll_block:inst11|config_ctrl:inst37|state_r.w1                                                                                                                                        ; 1                 ; 6       ;
;      - fpgacfg:inst25|din_reg[12]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|din_reg[11]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|din_reg[10]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|din_reg[9]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|din_reg[14]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|din_reg[13]                                                                                                                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[2]                           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[1]                           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[0]                           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|delayed_wrptr_g[6]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|delayed_wrptr_g[8]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|delayed_wrptr_g[4]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|delayed_wrptr_g[7]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|delayed_wrptr_g[5]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|delayed_wrptr_g[2]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|delayed_wrptr_g[3]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|delayed_wrptr_g[0]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|delayed_wrptr_g[1]                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[15]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|dout_reg[15]                                                                                                                                                          ; 0                 ; 6       ;
;      - tstcfg:inst39|dout_reg[15]                                                                                                                                                            ; 0                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][15]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][15]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][15]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][15]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][15]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][15]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][15]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][15]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][15]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][15]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][15]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][15]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][15]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][15]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][15]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][15]                                                                                                                                       ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[22][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[29][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[20][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[16][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[23][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[27][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[9][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[10][15]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][15]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[6][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[5][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[4][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[1][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[2][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[0][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[3][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[14][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[13][15]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[12][15]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[14]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|dout_reg[14]                                                                                                                                                          ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[25][15]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[19][15]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[17][15]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[27][15]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[28][15]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[22][15]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[20][15]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[30][15]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[24][15]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[18][15]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[16][15]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[26][15]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[29][15]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[23][15]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[21][15]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[31][15]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[9][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[12][15]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[8][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[13][15]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[6][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][15]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[2][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[7][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][15]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[1][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[0][15]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[5][15]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[11][15]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[14][15]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[10][15]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[15][15]                                                                                                                                                           ; 0                 ; 6       ;
;      - tstcfg:inst39|dout_reg[14]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[12][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[10][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][15]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][15]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[3][15]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][15]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][15]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][15]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][15]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[0][15]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[6][15]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][15]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[15][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[28][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[25][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[24][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[29][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[22][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[19][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[18][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[23][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[20][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[17][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[16][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[21][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[30][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[27][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[26][15]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[31][15]                                                                                                                                                             ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[26][15]~20                                                                                                                                    ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[30][15]~22                                                                                                                                    ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[25][15]~23                                                                                                                                    ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[29][15]~25                                                                                                                                    ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[24][15]~26                                                                                                                                    ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[28][15]~28                                                                                                                                    ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[27][15]~30                                                                                                                                    ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[31][15]~32                                                                                                                                    ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][14]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][14]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][14]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][14]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][14]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][14]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][14]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][14]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][14]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][14]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][14]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][14]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][14]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][14]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][14]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][14]                                                                                                                                       ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[30][15]~12                                                                                                                                                         ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[25][15]~14                                                                                                                                                         ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[24][15]~17                                                                                                                                                         ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[31][15]~22                                                                                                                                                         ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[21][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[29][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[22][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[20][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[16][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[27][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[23][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[5][14]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[6][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[4][14]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[10][14]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[9][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][14]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[2][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[1][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[0][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[3][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[13][14]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[14][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[12][14]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][14]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[13]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|dout_reg[13]                                                                                                                                                          ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[25][14]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[19][14]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[17][14]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[27][14]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[28][14]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[22][14]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[20][14]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[30][14]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[24][14]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[18][14]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[16][14]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[26][14]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[29][14]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[23][14]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[21][14]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[31][14]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[12][14]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[9][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[8][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[13][14]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][14]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[6][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[2][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[7][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][14]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[1][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[0][14]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[5][14]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[14][14]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[11][14]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[10][14]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[15][14]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|din_reg[14]                                                                                                                                                           ; 1                 ; 6       ;
;      - tstcfg:inst39|dout_reg[13]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[12][14]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[10][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][14]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][14]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[5][14]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[3][14]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][14]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][14]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][14]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][14]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[0][14]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][14]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][14]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[15][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[28][14]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[25][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[24][14]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[29][14]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[19][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[22][14]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[18][14]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[23][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[17][14]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[20][14]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[16][14]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[21][14]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[27][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[30][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[26][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[31][14]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|din_reg[14]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][2]                                                                                                                                                               ; 0                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|cnt[0]                                                                                                                                 ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|current_state.idle                                                                                                                     ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][13]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][13]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][13]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][13]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][13]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][13]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][13]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][13]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][13]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][13]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][13]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][13]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][13]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][13]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][13]                                                                                                                                       ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[22][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[29][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[20][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[16][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[23][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[27][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[9][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[10][13]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][13]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[6][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[5][13]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[4][13]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[1][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[2][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[0][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[3][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[14][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[13][13]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[12][13]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[12]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|dout_reg[12]                                                                                                                                                          ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[25][13]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[19][13]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[17][13]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[27][13]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[28][13]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[22][13]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[20][13]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[30][13]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[24][13]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[18][13]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[16][13]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[26][13]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[29][13]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[23][13]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[21][13]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[31][13]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[9][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[12][13]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[8][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[13][13]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[6][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][13]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[2][13]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[7][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][13]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[1][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[0][13]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[5][13]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[11][13]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[14][13]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[10][13]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[15][13]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|din_reg[13]                                                                                                                                                           ; 1                 ; 6       ;
;      - tstcfg:inst39|dout_reg[12]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[10][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[12][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][13]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[3][13]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][13]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][13]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][13]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][13]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][13]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[0][13]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][13]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][13]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[15][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[25][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[28][13]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[24][13]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[29][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[19][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[22][13]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[18][13]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[23][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[17][13]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[20][13]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[16][13]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[21][13]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[30][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[27][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[26][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[31][13]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|din_reg[13]                                                                                                                                                             ; 0                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|test_en_reg[1]                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][12]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][12]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][12]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][12]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][12]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][12]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][12]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][12]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][12]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][12]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][12]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][12]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][12]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][12]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][12]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][12]                                                                                                                                       ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[29][12]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[22][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[20][12]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[16][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][12]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[27][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[23][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[5][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[6][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[4][12]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[10][12]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[9][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][12]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[2][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[1][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[0][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[3][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[13][12]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[14][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[12][12]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[11]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|dout_reg[11]                                                                                                                                                          ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[25][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[19][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[17][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[27][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[28][12]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[22][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[20][12]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[30][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[24][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[18][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[16][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[26][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[23][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[29][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[21][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[31][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[12][12]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[9][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[8][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[13][12]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][12]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[6][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[2][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[7][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][12]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[1][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[0][12]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[5][12]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[14][12]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[11][12]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[10][12]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[15][12]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|din_reg[12]                                                                                                                                                           ; 0                 ; 6       ;
;      - tstcfg:inst39|dout_reg[11]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[10][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[12][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][12]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[3][12]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][12]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][12]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][12]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][12]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][12]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[0][12]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][12]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][12]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[15][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[25][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[28][12]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[24][12]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[29][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[19][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[22][12]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[18][12]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[23][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[17][12]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[20][12]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[16][12]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[21][12]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[27][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[30][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[26][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[31][12]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|din_reg[12]                                                                                                                                                             ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|current_state.count                                                                                                            ; 1                 ; 6       ;
;      - clock_test:inst30|clk_no_ref_test:FX3_clk_test|test_en_reg[0]                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][11]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][11]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][11]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][11]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][11]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][11]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][11]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][11]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][11]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][11]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][11]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][11]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][11]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][11]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][11]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][11]                                                                                                                                       ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[22][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[29][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[20][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[16][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[23][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[27][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[9][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[10][11]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][11]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[6][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[5][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[4][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[1][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[2][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[0][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[3][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[14][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[13][11]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[12][11]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[10]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|dout_reg[10]                                                                                                                                                          ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[19][11]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[25][11]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[17][11]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[27][11]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[28][11]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[22][11]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[20][11]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[30][11]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[18][11]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[24][11]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[16][11]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[26][11]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[29][11]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[23][11]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[21][11]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[31][11]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[9][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[12][11]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[8][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[13][11]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[6][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][11]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[2][11]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[7][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][11]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[1][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[0][11]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[5][11]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[11][11]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[14][11]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[10][11]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[15][11]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|din_reg[11]                                                                                                                                                           ; 0                 ; 6       ;
;      - tstcfg:inst39|dout_reg[10]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[10][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[12][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][11]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[3][11]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][11]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][11]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][11]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][11]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][11]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[0][11]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][11]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][11]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[15][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[25][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[21][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[17][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[26][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[22][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[18][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[24][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[20][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[16][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[28][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[27][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[23][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[19][11]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[31][11]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|din_reg[11]                                                                                                                                                             ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|test_en_reg[1]                                                                                                                 ; 1                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|current_state.idle                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[1][0]                                                                                                                                                               ; 0                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][10]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][10]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][10]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][10]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][10]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][10]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][10]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][10]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][10]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][10]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][10]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][10]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][10]                                                                                                                                       ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][10]                                                                                                                                       ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[29][10]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[22][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[20][10]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[16][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][10]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[27][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[23][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[5][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[6][10]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[4][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[10][10]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[9][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][10]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[2][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[1][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[0][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[3][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[13][10]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[14][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[12][10]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][10]                                                                                                                                                            ; 0                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[9]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|dout_reg[9]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[25][10]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[19][10]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[17][10]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[27][10]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[22][10]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[28][10]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[20][10]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[30][10]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[24][10]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[18][10]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[16][10]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[26][10]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[23][10]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[29][10]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[21][10]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[31][10]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[3][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[6][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[2][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[7][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[12][10]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[9][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[8][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[13][10]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][10]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[1][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[0][10]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[5][10]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[14][10]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[11][10]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[10][10]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[15][10]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|din_reg[10]                                                                                                                                                           ; 0                 ; 6       ;
;      - tstcfg:inst39|dout_reg[9]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[10][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][10]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][10]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][10]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][10]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][10]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][10]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][10]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][10]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[0][10]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[3][10]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][10]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[12][10]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[15][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[26][10]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[22][10]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[18][10]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[25][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[21][10]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[17][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[24][10]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[20][10]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[16][10]                                                                                                                                                             ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[28][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[27][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[23][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[19][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[31][10]                                                                                                                                                             ; 0                 ; 6       ;
;      - clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|test_en_reg[0]                                                                                                                 ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][9]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][9]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][9]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][9]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][9]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][9]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][9]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][9]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][9]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][9]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][9]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][9]                                                                                                                                        ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[22][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][9]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[29][9]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[20][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[16][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[23][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[27][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[9][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][9]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[6][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[5][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[4][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[1][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[2][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[0][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[3][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[14][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[13][9]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[12][9]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[8]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|dout_reg[8]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[19][9]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[25][9]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[17][9]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[27][9]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[28][9]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[22][9]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[20][9]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[30][9]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[18][9]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[24][9]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[16][9]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[26][9]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[29][9]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[23][9]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[21][9]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[31][9]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[9][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[12][9]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[8][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[13][9]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[6][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][9]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[2][9]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[7][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][9]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[1][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[0][9]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[5][9]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[11][9]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[14][9]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[10][9]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[15][9]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|din_reg[9]                                                                                                                                                            ; 1                 ; 6       ;
;      - tstcfg:inst39|dout_reg[8]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][9]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[10][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[8][9]                                                                                                                                                               ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[11][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][9]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][9]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][9]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][9]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][9]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][9]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[0][9]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[3][9]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[12][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[15][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[25][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[21][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[17][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[26][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[22][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[18][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[24][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[20][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[16][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[28][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[27][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[23][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[19][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[31][9]                                                                                                                                                              ; 0                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][8]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][8]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][8]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][8]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][8]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][8]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][8]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][8]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][8]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][8]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][8]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][8]                                                                                                                                        ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[29][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[22][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[20][8]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[16][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][8]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[27][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[23][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[5][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[6][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[4][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[10][8]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[9][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][8]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[2][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[1][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[0][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[3][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[13][8]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[14][8]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[12][8]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][8]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[7]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|dout_reg[7]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[25][8]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[19][8]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[17][8]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[27][8]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[22][8]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[28][8]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[20][8]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[30][8]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[24][8]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[18][8]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[16][8]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[26][8]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[23][8]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[29][8]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[21][8]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[31][8]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][8]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[6][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[2][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[7][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[12][8]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[9][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[8][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[13][8]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[4][8]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[1][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[0][8]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[5][8]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[14][8]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[11][8]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[10][8]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[15][8]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|din_reg[8]                                                                                                                                                            ; 1                 ; 6       ;
;      - tstcfg:inst39|dout_reg[7]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[10][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][8]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][8]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][8]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][8]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][8]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][8]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][8]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][8]                                                                                                                                                               ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[0][8]                                                                                                                                                               ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[3][8]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[12][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[15][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[26][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[22][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[18][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[25][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[21][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[17][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[24][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[20][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[16][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[28][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[27][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[23][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[19][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[31][8]                                                                                                                                                              ; 0                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][7]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][7]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][7]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][7]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][7]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][7]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][7]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][7]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][7]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][7]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][7]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][7]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][7]                                                                                                                                        ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[22][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][7]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[29][7]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[20][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[16][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[23][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[27][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[9][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[10][7]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][7]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[6][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[5][7]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[4][7]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[1][7]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[2][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[0][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[3][7]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[14][7]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[13][7]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[12][7]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][7]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[6]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[12][7]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[9][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[8][7]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[13][7]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][7]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[2][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[7][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[1][7]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[5][7]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[11][7]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[14][7]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[10][7]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[15][7]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|dout_reg[6]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[26][7]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[25][7]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[24][7]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[27][7]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[22][7]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[21][7]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[20][7]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[23][7]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[18][7]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[17][7]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[16][7]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[19][7]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[30][7]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[29][7]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[28][7]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[31][7]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|din_reg[7]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|dout_reg[6]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][7]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[10][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][7]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][7]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][7]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][7]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][7]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][7]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][7]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[0][7]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[3][7]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[12][7]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[15][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[0][3]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[25][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[21][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[17][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[26][7]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[22][7]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[18][7]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[24][7]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[20][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[16][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[28][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[27][7]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[23][7]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[19][7]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[31][7]                                                                                                                                                              ; 0                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][6]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][6]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][6]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][6]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][6]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][6]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][6]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][6]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][6]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][6]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][6]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][6]                                                                                                                                        ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[29][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[22][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[20][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[16][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[27][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[23][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[5][6]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[6][6]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[4][6]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[10][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[9][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[2][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[1][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[0][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[3][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[13][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[14][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[12][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[5]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|dout_reg[5]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[12][6]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[10][6]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[8][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[14][6]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[5][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[1][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[7][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[2][6]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[13][6]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[11][6]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[9][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[15][6]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[25][6]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[28][6]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[24][6]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[29][6]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[19][6]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[22][6]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[18][6]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[23][6]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[17][6]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[20][6]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[16][6]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[21][6]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[27][6]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[30][6]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[26][6]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[31][6]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[10][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][6]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][6]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][6]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][6]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][6]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][6]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][6]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][6]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[0][6]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[3][6]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][6]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[12][6]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[15][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|dout_reg[5]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[0][2]                                                                                                                                                               ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[26][6]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[22][6]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[18][6]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[25][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[21][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[17][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[24][6]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[20][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[16][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[28][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[27][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[23][6]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[19][6]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[31][6]                                                                                                                                                              ; 0                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][5]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][5]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][5]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][5]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][5]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][5]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][5]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][5]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][5]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][5]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][5]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][5]                                                                                                                                        ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[22][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][5]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[29][5]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[20][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[16][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][5]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[23][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[27][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[9][5]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[10][5]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][5]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][5]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[6][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[5][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[4][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[1][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[2][5]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[0][5]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[3][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[14][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[13][5]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[12][5]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[4]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[10][5]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[9][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[8][5]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[11][5]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[5][5]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[7][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[2][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[1][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[14][5]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[13][5]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[12][5]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[15][5]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|dout_reg[4]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[28][5]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[26][5]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[24][5]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[30][5]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[21][5]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[19][5]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[17][5]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[23][5]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[20][5]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[18][5]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[16][5]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[22][5]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[29][5]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[27][5]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[25][5]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[31][5]                                                                                                                                                            ; 1                 ; 6       ;
;      - tstcfg:inst39|dout_reg[4]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][5]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[10][5]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][5]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][5]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][5]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][5]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][5]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][5]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][5]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][5]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[0][5]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[3][5]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][5]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][5]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[12][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[15][5]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[0][1]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[25][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[21][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[17][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[26][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[22][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[18][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[24][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[20][5]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[16][5]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[28][5]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[27][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[23][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[19][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[31][5]                                                                                                                                                              ; 0                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][4]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][4]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][4]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][4]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][4]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][4]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][4]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][4]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][4]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][4]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][4]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][4]                                                                                                                                        ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][4]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[29][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[22][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[20][4]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[16][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][4]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[27][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[23][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[5][4]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[6][4]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[4][4]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[10][4]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[9][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][4]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[2][4]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[1][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[0][4]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[3][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[13][4]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[14][4]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[12][4]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][4]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[3]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|dout_reg[3]                                                                                                                                                           ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[9][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[12][4]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[8][4]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[13][4]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][4]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[2][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[7][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[1][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[5][4]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[11][4]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[14][4]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[10][4]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[15][4]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[26][4]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[25][4]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[24][4]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[27][4]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[22][4]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[21][4]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[20][4]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[23][4]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[18][4]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[17][4]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[16][4]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[19][4]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[30][4]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[29][4]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[28][4]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[31][4]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[10][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][4]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][4]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][4]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][4]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][4]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][4]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][4]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][4]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[0][4]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[3][4]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][4]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[12][4]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[15][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|dout_reg[3]                                                                                                                                                             ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[0][0]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[22][4]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[26][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[18][4]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[25][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[21][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[17][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[20][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[24][4]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[16][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[28][4]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[27][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[23][4]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[19][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[31][4]                                                                                                                                                              ; 0                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][3]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][3]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][3]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][3]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][3]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][3]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][3]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][3]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][3]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][3]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][3]                                                                                                                                        ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[26][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[22][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[29][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[20][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[16][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[23][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[27][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[9][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[10][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[6][3]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[5][3]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[4][3]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[1][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[2][3]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[0][3]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[3][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[14][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[13][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[12][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[2]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[12][3]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[10][3]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[8][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[14][3]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[5][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[1][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[7][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[2][3]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[13][3]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[11][3]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[9][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[15][3]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|dout_reg[2]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[25][3]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[28][3]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[24][3]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[29][3]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[19][3]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[22][3]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[18][3]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[23][3]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[17][3]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[20][3]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[16][3]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[21][3]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[27][3]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[30][3]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[26][3]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[31][3]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[22][3]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[21][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[20][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[23][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[25][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[26][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[24][3]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[27][3]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[17][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[18][3]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[16][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[19][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[28][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[31][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][3]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[10][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][3]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][3]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][3]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][3]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][3]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][3]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][3]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[3][3]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[12][3]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[15][3]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|dout_reg[2]                                                                                                                                                             ; 0                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][2]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][2]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][2]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][2]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][2]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][2]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][2]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][2]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][2]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][2]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][2]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][2]                                                                                                                                        ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][2]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[29][2]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[22][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[20][2]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[16][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][2]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[27][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[23][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[5][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[6][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[4][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[10][2]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[9][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[8][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][2]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[2][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[1][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[0][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[3][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[13][2]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[14][2]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[12][2]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][2]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|dout_reg[1]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|dout_reg[1]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[10][2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[9][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[8][2]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[11][2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[5][2]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[7][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[2][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[1][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[14][2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[13][2]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[12][2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[15][2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[28][2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[26][2]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[24][2]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[30][2]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[21][2]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[19][2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[17][2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[23][2]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[20][2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[18][2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[16][2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[22][2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[29][2]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[27][2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[25][2]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[31][2]                                                                                                                                                            ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[10][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][2]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][2]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[21][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[25][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[17][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[26][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[22][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[18][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[24][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[20][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[16][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[28][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[23][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[27][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[19][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[31][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][2]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][2]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][2]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][2]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][2]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[3][2]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[12][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[15][2]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|dout_reg[1]                                                                                                                                                             ; 0                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][1]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][1]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][1]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][1]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][1]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][1]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][1]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][1]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][1]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][1]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][1]                                                                                                                                        ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[22][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][1]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[29][1]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[20][1]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[16][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[28][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[27][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[10][1]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][1]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[6][1]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[4][1]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[1][1]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[2][1]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[0][1]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[3][1]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[14][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[13][1]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[12][1]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[9][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[12][1]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[8][1]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[13][1]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[2][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[7][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[1][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[5][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[11][1]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[14][1]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[10][1]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[15][1]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|dout_reg[0]                                                                                                                                                           ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[25][1]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[19][1]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[17][1]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[27][1]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[28][1]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[22][1]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[20][1]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[30][1]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[24][1]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[18][1]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[16][1]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[26][1]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[29][1]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[23][1]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[21][1]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[31][1]                                                                                                                                                            ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[26][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[25][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[24][1]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[27][1]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[21][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[22][1]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[20][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[23][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[18][1]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[17][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[16][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[19][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[28][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[31][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][1]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[10][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][1]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][1]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][1]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][1]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][1]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][1]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[1][1]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[3][1]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[12][1]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[15][1]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|dout_reg[0]                                                                                                                                                             ; 0                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[2][0]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][0]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][0]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][0]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][0]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[1][0]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][0]                                                                                                                                         ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][0]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][0]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][0]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][0]                                                                                                                                        ; 1                 ; 6       ;
;      - pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][0]                                                                                                                                        ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[21][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[22][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[20][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[27][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[18][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[17][0]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[16][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[19][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[29][0]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[28][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[1][0]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[13][0]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[6][0]                                                                                                                                                              ; 1                 ; 6       ;
;      - fpgacfg:inst25|mem[2][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[14][0]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[4][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[0][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[12][0]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[11][0]                                                                                                                                                             ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[3][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - fpgacfg:inst25|mem[15][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[12][0]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[9][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[8][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[13][0]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[3][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[2][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[7][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[1][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[5][0]                                                                                                                                                             ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[14][0]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[11][0]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[10][0]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[15][0]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[25][0]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[19][0]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[17][0]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[27][0]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[28][0]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[22][0]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[20][0]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[30][0]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[24][0]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[18][0]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[16][0]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[26][0]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[29][0]                                                                                                                                                            ; 0                 ; 6       ;
;      - periphcfg:inst3|mem[23][0]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[21][0]                                                                                                                                                            ; 1                 ; 6       ;
;      - periphcfg:inst3|mem[31][0]                                                                                                                                                            ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[10][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[9][0]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[8][0]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[11][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[22][0]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[26][0]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[18][0]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[25][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[21][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[17][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[20][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[24][0]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[16][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[28][0]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[27][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[23][0]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[19][0]                                                                                                                                                              ; 1                 ; 6       ;
;      - tstcfg:inst39|mem[31][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[2][0]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[5][0]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[6][0]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[4][0]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[7][0]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[3][0]                                                                                                                                                               ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[13][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[14][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[12][0]                                                                                                                                                              ; 0                 ; 6       ;
;      - tstcfg:inst39|mem[15][0]                                                                                                                                                              ; 0                 ; 6       ;
; LMS_MCLK2                                                                                                                                                                                    ;                   ;         ;
;      - pll_block:inst11|busmux:inst29|lpm_mux:$00000|mux_t5c:auto_generated|result_node[0]~0                                                                                                 ; 0                 ; 0       ;
;      - pll_block:inst11|inst53                                                                                                                                                               ; 1                 ; 0       ;
; LMS_ENABLE_IQSEL2                                                                                                                                                                            ;                   ;         ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_h[12]~feeder ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_l[12]~feeder ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[12]~feeder ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[12]~feeder ; 1                 ; 0       ;
; LMS_DIQ2_D[11]                                                                                                                                                                               ;                   ;         ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_h[11]~feeder ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[11]~feeder ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[11]~feeder ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_l[11]~feeder ; 0                 ; 0       ;
; LMS_DIQ2_D[10]                                                                                                                                                                               ;                   ;         ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_h[10]        ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_l[10]        ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[10]~feeder ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[10]~feeder ; 1                 ; 0       ;
; LMS_DIQ2_D[9]                                                                                                                                                                                ;                   ;         ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[9]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[9]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_l[9]~feeder  ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_h[9]~feeder  ; 1                 ; 0       ;
; LMS_DIQ2_D[8]                                                                                                                                                                                ;                   ;         ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_h[8]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[8]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[8]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_l[8]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[7]                                                                                                                                                                                ;                   ;         ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_h[7]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[7]~feeder  ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[7]~feeder  ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_l[7]~feeder  ; 1                 ; 0       ;
; LMS_DIQ2_D[6]                                                                                                                                                                                ;                   ;         ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_h[6]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_l[6]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[6]~feeder  ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[6]~feeder  ; 1                 ; 0       ;
; LMS_DIQ2_D[5]                                                                                                                                                                                ;                   ;         ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[5]~feeder  ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[5]~feeder  ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_l[5]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_h[5]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[4]                                                                                                                                                                                ;                   ;         ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_h[4]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_l[4]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[4]~feeder  ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[4]~feeder  ; 1                 ; 0       ;
; LMS_DIQ2_D[3]                                                                                                                                                                                ;                   ;         ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[3]~feeder  ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[3]~feeder  ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_l[3]~feeder  ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_h[3]~feeder  ; 1                 ; 0       ;
; LMS_DIQ2_D[2]                                                                                                                                                                                ;                   ;         ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[2]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[2]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_h[2]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_l[2]~feeder  ; 1                 ; 0       ;
; LMS_DIQ2_D[1]                                                                                                                                                                                ;                   ;         ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[1]~feeder  ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[1]~feeder  ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_l[1]~feeder  ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_h[1]~feeder  ; 1                 ; 0       ;
; LMS_DIQ2_D[0]                                                                                                                                                                                ;                   ;         ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_h[0]~feeder  ; 1                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|lms7002_ddin:lms7002_ddin_inst1|altddio_in:ALTDDIO_IN_component|ddio_in_c7i:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
; FPGA_SPI_MISO                                                                                                                                                                                ;                   ;         ;
;      - miso_mux:inst99|out_miso~10                                                                                                                                                           ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; FT601_top:inst|FT601:ft_fsm|Selector28~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y17_N12 ; 12      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|Selector30~1                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y17_N20 ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|Selector30~2                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y17_N0  ; 8       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|current_state.data_trnsf                                                                                                                                                                                                                                                                                                        ; FF_X31_Y17_N7      ; 47      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601_arb:ftdi_arbiter|extbuff_wr~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y17_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601_arb:ftdi_arbiter|fsm_epgo~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X26_Y17_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                               ; LCCOMB_X44_Y19_N24 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|valid_wrreq~2                                                                                                                                                                                                                               ; LCCOMB_X46_Y19_N12 ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|a_graycounter_fub:wrptr_g1p|cntr_cout[0]~2                                                                                                                                                                                                  ; LCCOMB_X24_Y16_N10 ; 18      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                               ; LCCOMB_X28_Y16_N8  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|_~0                                                                                                                                                                                                                                         ; LCCOMB_X22_Y13_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                               ; LCCOMB_X22_Y13_N24 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|valid_wrreq~2                                                                                                                                                                                                                               ; LCCOMB_X19_Y11_N0  ; 37      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; FT_CLK                                                                                                                                                                                                                                                                                                                                                      ; PIN_G9             ; 845     ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; LMK_CLK                                                                                                                                                                                                                                                                                                                                                     ; PIN_H6             ; 16      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; LMK_CLK                                                                                                                                                                                                                                                                                                                                                     ; PIN_H6             ; 1787    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; LMS_MCLK2                                                                                                                                                                                                                                                                                                                                                   ; PIN_H4             ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; LMS_MCLK2                                                                                                                                                                                                                                                                                                                                                   ; PIN_H4             ; 1503    ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; LTE_tx_path:inst7|sample_nr_cnt_mimo:inst1|lpm_cnt_cnten                                                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y9_N16  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|sample_nr_cnt_mimo:inst1|sample_nrcnt[2]~13                                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y9_N6   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|sample_nr_cnt_mimo:inst1|sample_nrcnt[2]~14                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y9_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|valid_rdreq~0                                                                                                                                                                                                             ; LCCOMB_X49_Y3_N30  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|valid_wrreq~0                                                                                                                                                                                                             ; LCCOMB_X47_Y3_N0   ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|synchronizer:inst28|signal_d1                                                                                                                                                                                                                                                                                                             ; FF_X27_Y9_N25      ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|synchronizer:inst77|signal_d1                                                                                                                                                                                                                                                                                                             ; FF_X29_Y14_N27     ; 281     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|LessThan4~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X33_Y14_N28 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|LessThan5~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X33_Y12_N6  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|aclr0                                                                                                                                                                                                                                                                                                           ; FF_X37_Y10_N9      ; 132     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|aclr1                                                                                                                                                                                                                                                                                                           ; FF_X42_Y10_N23     ; 138     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|aclr2                                                                                                                                                                                                                                                                                                           ; FF_X38_Y6_N5       ; 137     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|aclr3                                                                                                                                                                                                                                                                                                           ; FF_X38_Y6_N13      ; 139     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompr_wr                                                                                                                                                                                                                                                                                                      ; FF_X33_Y10_N27     ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|_~0                                                                                                                                                                                                ; LCCOMB_X21_Y5_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|cmpr_di5:rdempty_eq_comp|aneb_result_wire[0]                                                                                                                                                       ; LCCOMB_X21_Y5_N18  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|valid_rdreq~2                                                                                                                                                                                      ; LCCOMB_X21_Y5_N22  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|valid_wrreq~0                                                                                                                                                                                      ; LCCOMB_X29_Y7_N0   ; 23      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr[26]~35                                                                                                                                                                                                                                                                                           ; LCCOMB_X38_Y10_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr[63]~1                                                                                                                                                                                                                                                                                            ; LCCOMB_X38_Y11_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr[20]~35                                                                                                                                                                                                                                                                                           ; LCCOMB_X42_Y9_N16  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo1_samplenr[63]~2                                                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y12_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr[11]~34                                                                                                                                                                                                                                                                                           ; LCCOMB_X36_Y9_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo2_samplenr[63]~1                                                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y12_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr[21]~36                                                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y14_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo3_samplenr[63]~2                                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y14_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|valid_rdreq~0                                                                                                                                                                                                      ; LCCOMB_X44_Y10_N14 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|valid_wrreq~2                                                                                                                                                                                                      ; LCCOMB_X46_Y11_N30 ; 23      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|valid_rdreq~0                                                                                                                                                                                                      ; LCCOMB_X42_Y13_N30 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|valid_wrreq~0                                                                                                                                                                                                      ; LCCOMB_X46_Y14_N14 ; 23      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|valid_rdreq~0                                                                                                                                                                                                      ; LCCOMB_X46_Y6_N30  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|valid_wrreq~0                                                                                                                                                                                                      ; LCCOMB_X46_Y8_N14  ; 23      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|valid_rdreq~0                                                                                                                                                                                                      ; LCCOMB_X42_Y16_N2  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|valid_wrreq~0                                                                                                                                                                                                      ; LCCOMB_X46_Y18_N28 ; 23      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_rdreq~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y10_N20 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|process_5~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X33_Y10_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTE_tx_path:inst7|tx_synchronizers:inst74|synchronizer:inst56|signal_d1                                                                                                                                                                                                                                                                                     ; FF_X27_Y28_N19     ; 987     ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; SPARE_IO_PULL_UP                                                                                                                                                                                                                                                                                                                                            ; PIN_D1             ; 2274    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X25_Y18_N0    ; 123     ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X25_Y18_N0    ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clock_test:inst30|clk_no_ref_test:FX3_clk_test|current_state.idle                                                                                                                                                                                                                                                                                           ; FF_X36_Y4_N5       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0_en_reg1                                                                                                                                                                                                                                                                                     ; FF_X35_Y3_N31      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clock_test:inst30|singl_clk_with_ref_test:LML_CLK_test|current_state.count                                                                                                                                                                                                                                                                                  ; FF_X36_Y4_N21      ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|dout_reg[7]~24                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y13_N2  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mcfg32wm_fsm:fsm|Mux0~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y12_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mcfg32wm_fsm:fsm|Mux1~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y12_N12 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mcfg32wm_fsm:fsm|Mux5~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y13_N22 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[0][15]~28                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X26_Y11_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[10][0]~9                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y10_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[11][15]~23                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y8_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[12][15]~32                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y11_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[13][15]~31                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X26_Y10_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[14][15]~30                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y8_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[15][15]~33                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y8_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[16][15]~19                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X22_Y11_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[17][15]~15                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y8_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[18][15]~11                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X20_Y10_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[19][1]~2                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y10_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[1][15]~26                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X25_Y8_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[20][15]~18                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y8_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[21][15]~13                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X26_Y10_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[22][15]~10                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X20_Y10_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[23][0]~1                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X24_Y8_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[24][15]~17                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X22_Y11_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[25][15]~14                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y8_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[26][2]~3                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y10_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[27][15]~21                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y8_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[28][15]~20                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y11_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[29][15]~16                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X26_Y10_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[2][15]~27                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y10_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[30][15]~12                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y8_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[31][15]~22                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y8_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[3][15]~29                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X26_Y10_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[4][15]~25                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X25_Y8_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[5][0]~5                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y10_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[6][15]~24                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y10_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[7][1]~6                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y8_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[8][8]~8                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y11_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[9][0]                                                                                                                                                                                                                                                                                                                                    ; FF_X28_Y11_N3      ; 129     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst25|mem[9][0]~7                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y11_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y25_N8  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y24_N8  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y25_N22 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y24_N16 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y25_N6  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y25_N18 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y24_N10 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gpio_ctrl_top:inst19|gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y25_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|fpga_spi_SCLK                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y23_N8  ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|fpga_spi_SCLK                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y23_N8  ; 2244    ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|Equal1~6                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y18_N20 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|always5~0                                                                                                                                                                                                                    ; LCCOMB_X28_Y18_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source1[2]~0                                                                                                                                                                                                    ; LCCOMB_X27_Y18_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source2[2]~0                                                                                                                                                                                                    ; LCCOMB_X27_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|busy                                                                                                                                                                                                                         ; FF_X28_Y18_N27     ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~10                                                                                                                                                                                                                      ; LCCOMB_X27_Y18_N28 ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~11                                                                                                                                                                                                                      ; LCCOMB_X26_Y18_N16 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~12                                                                                                                                                                                                                      ; LCCOMB_X26_Y19_N4  ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_CAPTURE                                                                                                                                                                                             ; FF_X27_Y18_N13     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated|_~0                                                                                                                                                                              ; LCCOMB_X26_Y18_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|next_state.STATE_SAME~0                                                                                                                                                                                                      ; LCCOMB_X26_Y19_N16 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rd_boot_sel_overwrite~0                                                                                                                                                                                                      ; LCCOMB_X27_Y18_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[1]~7                                                                                                                                                                                                       ; LCCOMB_X26_Y15_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_clk                                                                                                                                                                                                                       ; FF_X26_Y19_N13     ; 10      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[10]~0                                                                                                                                                                                                         ; LCCOMB_X27_Y18_N0  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[10]~8                                                                                                                                                                                                                                  ; LCCOMB_X33_Y19_N10 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk                                                                                                                                                                                                                                        ; LCCOMB_X27_Y23_N4  ; 168     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk                                                                                                                                                                                                                                        ; LCCOMB_X27_Y23_N4  ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|rst_timer                                                                                                                                                                                                                                                ; LCCOMB_X28_Y19_N4  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg[0]~1                                                                                                                                                                                               ; LCCOMB_X36_Y20_N22 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_wp_mode[0]~1                                                                                                                                                                                                                  ; LCCOMB_X36_Y20_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|reset_n_reg2                                                                                                                                                                                                                      ; FF_X35_Y23_N21     ; 136     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|Equal2~0                                                                                                                                                                                                                        ; LCCOMB_X34_Y24_N22 ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always7~0                                                                                                                                                                                                                       ; LCCOMB_X35_Y19_N24 ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|avmm_burstcount_reg[0]~3                                                                                                                                                                                                        ; LCCOMB_X33_Y24_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|data_count[1]~3                                                                                                                                                                                                                 ; LCCOMB_X32_Y24_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_count[0]~2                                                                                                                                                                                                                ; LCCOMB_X35_Y18_N12 ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state~28                                                                                                                                                                                                                  ; LCCOMB_X34_Y22_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_ardin_align_backup_reg[0]~3                                                                                                                                                                                               ; LCCOMB_X32_Y24_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_seq_read_ardin[16]~3                                                                                                                                                                                                      ; LCCOMB_X35_Y25_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE                                                                                                                                                                                                      ; FF_X33_Y20_N11     ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_SETUP                                                                                                                                                                                                     ; FF_X33_Y20_N1      ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_count[0]~8                                                                                                                                                                                                                ; LCCOMB_X35_Y19_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE                                                                                                                                                                                                    ; FF_X34_Y20_N15     ; 50      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_WRITE                                                                                                                                                                                                   ; FF_X34_Y19_N11     ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state~30                                                                                                                                                                                                                  ; LCCOMB_X34_Y19_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc                                                                                                                                                                                                                                       ; UNVM_X0_Y18_N40    ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|avfifo:av_fifo_int_0|coe_fifo_rst                                                                                                                                                                                                                                                                                                ; FF_X37_Y19_N21     ; 108     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|cr[0]~10                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y19_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|cr[6]~5                                                                                                                                                                                                                                                         ; LCCOMB_X39_Y20_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|ctr[1]~1                                                                                                                                                                                                                                                        ; LCCOMB_X39_Y20_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|core_cmd[3]~5                                                                                                                                                                                                              ; LCCOMB_X39_Y19_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|dcnt[0]~0                                                                                                                                                                                                                  ; LCCOMB_X39_Y17_N4  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~4                                                                                                                                                                               ; LCCOMB_X43_Y17_N14 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|prer[14]~1                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y20_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|prer[4]~9                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y20_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|txr[5]~0                                                                                                                                                                                                                                                        ; LCCOMB_X39_Y20_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|always11~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X28_Y23_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|always6~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X26_Y22_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|control_wr_strobe                                                                                                                                                                                                                                                                                        ; LCCOMB_X26_Y23_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y23_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|shift_reg[4]~11                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y23_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                    ; LCCOMB_X26_Y23_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|transaction_primed                                                                                                                                                                                                                                                                                       ; FF_X28_Y23_N15     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|write_tx_holding                                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y23_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|always12~1                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y21_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|always6~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y21_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|control_wr_strobe                                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y21_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y21_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|shift_reg[2]~10                                                                                                                                                                                                                                                                                        ; LCCOMB_X27_Y22_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y20_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|transmitting~3                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y20_N28 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|write_tx_holding                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y22_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_leds:leds|always0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X38_Y25_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_lms_ctr_gpio:lms_ctr_gpio|data_out[0]~2                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y21_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                         ; LCCOMB_X41_Y26_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                               ; LCCOMB_X35_Y20_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                 ; LCCOMB_X38_Y24_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|update_grant~1                                                                                                                                                                                                                     ; LCCOMB_X38_Y24_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                 ; LCCOMB_X38_Y26_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006|update_grant~1                                                                                                                                                                                                                     ; LCCOMB_X39_Y26_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                              ; LCCOMB_X44_Y24_N4  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                    ; FF_X41_Y24_N27     ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                 ; FF_X49_Y22_N11     ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                             ; FF_X43_Y22_N27     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y26_N8  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                            ; FF_X47_Y20_N15     ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_src1~25                                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y20_N26 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                ; LCCOMB_X48_Y22_N14 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[2]                                                                                                                                                                                                                                                            ; FF_X46_Y27_N13     ; 159     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                        ; LCCOMB_X46_Y21_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y20_N10 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_valid                                                                                                                                                                                                                                                                    ; FF_X43_Y22_N21     ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y21_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y21_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                            ; LCCOMB_X44_Y21_N26 ; 29      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|jxuir                    ; FF_X37_Y28_N29     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a     ; LCCOMB_X43_Y29_N14 ; 5       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~0   ; LCCOMB_X42_Y29_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~1   ; LCCOMB_X42_Y29_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_b     ; LCCOMB_X42_Y29_N12 ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|update_jdo_strobe        ; FF_X36_Y28_N1      ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[14]~13                      ; LCCOMB_X36_Y28_N6  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[34]~28                      ; LCCOMB_X36_Y29_N24 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[37]~21                      ; LCCOMB_X37_Y28_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|virtual_state_sdr~0                               ; LCCOMB_X36_Y28_N16 ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|virtual_state_uir~0                               ; LCCOMB_X36_Y28_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                      ; LCCOMB_X41_Y27_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break|break_readreg[16]~1                                                                                                    ; LCCOMB_X42_Y29_N30 ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|resetrequest                                                                                                           ; FF_X43_Y26_N13     ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                ; LCCOMB_X42_Y29_N6  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                               ; LCCOMB_X42_Y26_N28 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X35_Y23_N28 ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                         ; FF_X37_Y27_N9      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                          ; FF_X37_Y27_N15     ; 91      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                          ; FF_X37_Y27_N15     ; 856     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                             ; FF_X35_Y26_N25     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                              ; FF_X35_Y26_N15     ; 170     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_uart:uart|lms_ctr_uart_regs:the_lms_ctr_uart_regs|control_wr_strobe                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y21_N16 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_uart:uart|lms_ctr_uart_rx:the_lms_ctr_uart_rx|got_new_char                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y20_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_uart:uart|lms_ctr_uart_rx:the_lms_ctr_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]~0                                                                                                                                                                                                                   ; LCCOMB_X30_Y21_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_uart:uart|lms_ctr_uart_tx:the_lms_ctr_uart_tx|always4~0                                                                                                                                                                                                                                                                  ; LCCOMB_X27_Y19_N4  ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_uart:uart|lms_ctr_uart_tx:the_lms_ctr_uart_tx|tx_wr_strobe_onset~2                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y21_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_uart:uart|lms_ctr_uart_tx:the_lms_ctr_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[4]~1                                                                                                                                                                                                            ; LCCOMB_X31_Y19_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~1                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y25_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~10                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y25_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~11                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y29_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~12                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y25_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~13                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y25_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~14                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y25_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~15                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y25_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~16                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X29_Y29_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~18                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y25_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~19                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y29_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~20                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y25_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~22                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y27_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~24                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y27_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~25                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y27_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~26                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y27_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~27                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y25_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~28                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y25_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~29                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X29_Y29_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~3                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y27_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~30                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y27_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~31                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y29_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~32                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y25_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~33                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X29_Y27_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~34                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y25_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~35                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y27_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~36                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X29_Y29_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~37                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y25_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~38                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y25_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~39                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X29_Y27_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~5                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y25_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~7                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y25_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|Decoder0~9                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X33_Y29_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|mcfg32wm_fsm:fsm|Mux0~1                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X27_Y20_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|mcfg32wm_fsm:fsm|Mux1~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X27_Y20_N18 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; periphcfg:inst3|mcfg32wm_fsm:fsm|Mux2~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X27_Y20_N8  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|busmux:inst29|lpm_mux:$00000|mux_t5c:auto_generated|result_node[0]~0                                                                                                                                                                                                                                                                       ; LCCOMB_X25_Y8_N26  ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; pll_block:inst11|busmux:inst30|lpm_mux:$00000|mux_t5c:auto_generated|result_node[0]~0                                                                                                                                                                                                                                                                       ; LCCOMB_X17_Y2_N12  ; 120     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|busmux:inst31|lpm_mux:$00000|mux_t5c:auto_generated|result_node[0]                                                                                                                                                                                                                                                                         ; LCCOMB_X25_Y8_N6   ; 1356    ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|comb~1                                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y1_N28  ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|phasedone_state                                                                                                                                                                                                                                                                ; FF_X10_Y4_N19      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll_internal_phasestep_reg                                                                                                                                                                                                                                                     ; FF_X10_Y4_N29      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                                                                               ; PLL_1              ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3]                                                                                                                                                                                                                                                               ; PLL_1              ; 359     ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                               ; PLL_1              ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr12|cntr_stn:auto_generated|counter_reg_bit[7]~0                                                                                                                                                                     ; LCCOMB_X21_Y2_N28  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr13|cntr_hqn:auto_generated|_~0                                                                                                                                                                                      ; LCCOMB_X19_Y2_N6   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr16|cntr_stn:auto_generated|counter_reg_bit[7]~0                                                                                                                                                                     ; LCCOMB_X19_Y1_N0   ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr2|cntr_0kn:auto_generated|_~0                                                                                                                                                                                       ; LCCOMB_X21_Y1_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|pll_areset                                                                                                                                                                                                                          ; LCCOMB_X12_Y1_N14  ; 34      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|power_up~1                                                                                                                                                                                                                          ; LCCOMB_X13_Y1_N28  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_counter_state~2                                                                                                                                                                                                            ; LCCOMB_X15_Y1_N16  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_counter_state~3                                                                                                                                                                                                            ; LCCOMB_X16_Y1_N0   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_seq_ena_state                                                                                                                                                                                                              ; FF_X14_Y1_N17      ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|rom_init_state                                                                                                                                                                                                                      ; FF_X12_Y1_N9       ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|scan_cache_write_enable~0                                                                                                                                                                                                           ; LCCOMB_X20_Y1_N22  ; 10      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mcfg32wm_fsm:fsmA|Mux0~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y8_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mcfg32wm_fsm:fsmA|Mux1~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X13_Y8_N28  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mcfg32wm_fsm:fsmA|Mux2~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X13_Y8_N20  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mcfg32wm_fsm:fsmA|Mux2~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X15_Y8_N10  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mcfg32wm_fsm:fsmA|Mux3~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X15_Y2_N2   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[0][15]~19                                                                                                                                                                                                                                                                                                           ; LCCOMB_X13_Y5_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[10][0]~12                                                                                                                                                                                                                                                                                                           ; LCCOMB_X14_Y5_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[11][0]~10                                                                                                                                                                                                                                                                                                           ; LCCOMB_X13_Y5_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[12][15]~15                                                                                                                                                                                                                                                                                                          ; LCCOMB_X14_Y6_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[13][15]~17                                                                                                                                                                                                                                                                                                          ; LCCOMB_X13_Y6_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[14][0]~8                                                                                                                                                                                                                                                                                                            ; LCCOMB_X15_Y6_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[15][0]~6                                                                                                                                                                                                                                                                                                            ; LCCOMB_X14_Y6_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[16][0]~5                                                                                                                                                                                                                                                                                                            ; LCCOMB_X16_Y5_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[17][0]~7                                                                                                                                                                                                                                                                                                            ; LCCOMB_X16_Y5_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[18][0]~9                                                                                                                                                                                                                                                                                                            ; LCCOMB_X16_Y5_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[19][15]~31                                                                                                                                                                                                                                                                                                          ; LCCOMB_X16_Y5_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[20][15]~27                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y7_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[21][15]~24                                                                                                                                                                                                                                                                                                          ; LCCOMB_X16_Y8_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[22][15]~21                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y7_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[23][15]~29                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y8_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[24][15]~26                                                                                                                                                                                                                                                                                                          ; LCCOMB_X13_Y5_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[25][15]~23                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y8_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[26][15]~20                                                                                                                                                                                                                                                                                                          ; LCCOMB_X13_Y5_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[27][15]~30                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y8_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[28][15]~28                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y8_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[29][15]~25                                                                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y9_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[30][15]~22                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y8_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[31][15]~32                                                                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y9_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[3][0]~1                                                                                                                                                                                                                                                                                                             ; LCCOMB_X14_Y6_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[4][9]~3                                                                                                                                                                                                                                                                                                             ; LCCOMB_X14_Y6_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[5][8]~13                                                                                                                                                                                                                                                                                                            ; LCCOMB_X14_Y6_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[6][3]~11                                                                                                                                                                                                                                                                                                            ; LCCOMB_X14_Y6_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[7][9]~4                                                                                                                                                                                                                                                                                                             ; LCCOMB_X14_Y6_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[8][15]~16                                                                                                                                                                                                                                                                                                           ; LCCOMB_X13_Y5_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcfg_top:inst9|pllcfg:pllcfg_inst|mem[9][15]~14                                                                                                                                                                                                                                                                                                           ; LCCOMB_X13_Y5_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|cmpr_5h5:rdempty_eq_comp|aneb_result_wire[0]                                                                                                                                                ; LCCOMB_X7_Y1_N2    ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|cmpr_5h5:wrfull_eq_comp|aneb_result_wire[0]                                                                                                                                                 ; LCCOMB_X4_Y1_N0    ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|cmpr_5h5:rdempty_eq_comp|aneb_result_wire[0]                                                                                                                                                ; LCCOMB_X1_Y5_N16   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|cmpr_5h5:wrfull_eq_comp|aneb_result_wire[0]                                                                                                                                                 ; LCCOMB_X2_Y5_N2    ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|diq2_samples:inst1|rstn_with_synch_en                                                                                                                                                                                                                                                                                                        ; LCCOMB_X6_Y4_N8    ; 43      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|diq2_samples:inst1|wr_rx_fifo_v3:wr_rx_fifo_v3_inst|fifo_wr~0                                                                                                                                                                                                                                                                                ; LCCOMB_X7_Y5_N0    ; 24      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|_~0                                                                                                                                                                                                                                             ; LCCOMB_X8_Y6_N18   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rstn_with_synch_en                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X1_Y16_N16  ; 1482    ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|LessThan3~3                                                                                                                                                                                                                                                                                                             ; LCCOMB_X13_Y14_N0  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|Selector1~1                                                                                                                                                                                                                                                                                                             ; LCCOMB_X4_Y15_N4   ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|bit_pack:cmpr_inst|pack_48_to_64:inst0|word64_0_en                                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y9_N0   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|bit_pack:cmpr_inst|pack_48_to_64:inst0|word64_1_en                                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y9_N6   ; 66      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|bit_pack:cmpr_inst|pack_48_to_64:inst0|word64_2_en                                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y9_N2   ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|bit_pack:cmpr_inst|pack_56_to_64:inst1|word64_0_en                                                                                                                                                                                                                                                                      ; LCCOMB_X9_Y16_N8   ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|bit_pack:cmpr_inst|pack_56_to_64:inst1|word64_1_en~0                                                                                                                                                                                                                                                                    ; LCCOMB_X9_Y16_N14  ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|bit_pack:cmpr_inst|pack_56_to_64:inst1|word64_2_en                                                                                                                                                                                                                                                                      ; LCCOMB_X9_Y16_N4   ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|bit_pack:cmpr_inst|pack_56_to_64:inst1|word64_3_en~0                                                                                                                                                                                                                                                                    ; LCCOMB_X9_Y16_N20  ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|bit_pack:cmpr_inst|pack_56_to_64:inst1|word64_4_en                                                                                                                                                                                                                                                                      ; LCCOMB_X9_Y16_N30  ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|bit_pack:cmpr_inst|pack_56_to_64:inst1|word64_5_en~0                                                                                                                                                                                                                                                                    ; LCCOMB_X9_Y16_N26  ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|bit_pack:cmpr_inst|pack_56_to_64:inst1|word64_6_en                                                                                                                                                                                                                                                                      ; LCCOMB_X9_Y16_N16  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|current_main_state.wr_samples                                                                                                                                                                                                                                                                                           ; FF_X9_Y8_N7        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|infifo_rd_sig~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X9_Y8_N30   ; 95      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|infiford_cnt[15]~18                                                                                                                                                                                                                                                                                                     ; LCCOMB_X6_Y11_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_path:inst36|rx_pct_data_v2:inst3|outfifo_wr_sig~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X10_Y8_N6   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_synchronizers:inst15|synchronizer:inst8|signal_d1                                                                                                                                                                                                                                                                                                        ; FF_X1_Y16_N17      ; 181     ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X37_Y15_N1      ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X32_Y15_N14 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X32_Y15_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X37_Y16_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X33_Y15_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X36_Y16_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~4                              ; LCCOMB_X35_Y16_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~12              ; LCCOMB_X31_Y15_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~19              ; LCCOMB_X31_Y15_N26 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~13      ; LCCOMB_X35_Y16_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~22 ; LCCOMB_X31_Y16_N0  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~23 ; LCCOMB_X35_Y16_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X36_Y15_N29     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X36_Y15_N23     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]         ; FF_X37_Y16_N9      ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X36_Y15_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X35_Y15_N11     ; 22      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X33_Y15_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~33                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y3_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~35                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y3_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~40                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y3_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~42                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y3_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~44                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y3_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~46                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y4_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~47                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y3_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~48                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y3_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~49                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y3_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~50                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y3_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~51                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y3_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~52                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X27_Y3_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~53                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y3_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~55                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y3_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~56                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y4_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~57                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y3_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~58                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y3_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~59                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y3_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~60                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y3_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~61                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y3_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~62                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y3_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~63                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y3_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~64                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y3_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~65                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y3_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~66                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y3_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~67                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y3_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~68                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y4_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~69                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y4_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~70                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y3_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~71                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X27_Y3_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~72                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y3_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|Decoder0~73                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y3_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|dout_reg[9]~411                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X28_Y7_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|mcfg32wm_fsm:fsm|Mux0~1                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y8_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|mcfg32wm_fsm:fsm|Mux1~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y7_N28  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|mcfg32wm_fsm:fsm|state[5]~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y21_N18 ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; tstcfg:inst39|mem[1][2]                                                                                                                                                                                                                                                                                                                                     ; FF_X33_Y5_N17      ; 28      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                           ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; FT_CLK                                                                                                                         ; PIN_G9            ; 845     ; 60                                   ; Global Clock         ; GCLK9            ; --                        ;
; LMK_CLK                                                                                                                        ; PIN_H6            ; 1787    ; 29                                   ; Global Clock         ; GCLK4            ; --                        ;
; LMS_MCLK2                                                                                                                      ; PIN_H4            ; 1503    ; 68                                   ; Global Clock         ; GCLK1            ; --                        ;
; LTE_tx_path:inst7|synchronizer:inst77|signal_d1                                                                                ; FF_X29_Y14_N27    ; 281     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|aclr0                                                                              ; FF_X37_Y10_N9     ; 132     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; LTE_tx_path:inst7|tx_synchronizers:inst74|synchronizer:inst56|signal_d1                                                        ; FF_X27_Y28_N19    ; 987     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                   ; JTAG_X25_Y18_N0   ; 123     ; 5                                    ; Global Clock         ; GCLK11           ; --                        ;
; nios_cpu:inst10|fpga_spi_SCLK                                                                                                  ; LCCOMB_X27_Y23_N8 ; 2244    ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk           ; LCCOMB_X27_Y23_N4 ; 168     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc          ; UNVM_X0_Y18_N40   ; 2       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst             ; FF_X37_Y27_N15    ; 856     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst ; FF_X35_Y26_N15    ; 170     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; pll_block:inst11|busmux:inst29|lpm_mux:$00000|mux_t5c:auto_generated|result_node[0]~0                                          ; LCCOMB_X25_Y8_N26 ; 1       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; pll_block:inst11|busmux:inst31|lpm_mux:$00000|mux_t5c:auto_generated|result_node[0]                                            ; LCCOMB_X25_Y8_N6  ; 1356    ; 86                                   ; Global Clock         ; GCLK15           ; --                        ;
; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                  ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                                  ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                                  ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3]                                  ; PLL_1             ; 359     ; 67                                   ; Global Clock         ; GCLK18           ; --                        ;
; rx_path:inst36|rstn_with_synch_en                                                                                              ; LCCOMB_X1_Y16_N16 ; 1482    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; rx_synchronizers:inst15|synchronizer:inst8|signal_d1                                                                           ; FF_X1_Y16_N17     ; 181     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------+
; Non-Global High Fan-Out Signals  ;
+------------------------+---------+
; Name                   ; Fan-Out ;
+------------------------+---------+
; SPARE_IO_PULL_UP~input ; 2274    ;
+------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_utn1:auto_generated|altsyncram_8a61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X45_Y19_N0                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0rn1:auto_generated|altsyncram_v241:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X23_Y16_N0                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bvn1:auto_generated|altsyncram_vp01:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 64           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 2048                        ; 64                          ; 4096                        ; 32                          ; 131072              ; 16   ; None ; M9K_X5_Y9_N0, M9K_X23_Y9_N0, M9K_X23_Y10_N0, M9K_X23_Y8_N0, M9K_X5_Y12_N0, M9K_X23_Y12_N0, M9K_X23_Y15_N0, M9K_X23_Y14_N0, M9K_X5_Y13_N0, M9K_X23_Y11_N0, M9K_X5_Y15_N0, M9K_X5_Y11_N0, M9K_X5_Y10_N0, M9K_X5_Y16_N0, M9K_X5_Y14_N0, M9K_X23_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|altsyncram_ia61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 2    ; None ; M9K_X45_Y3_N0, M9K_X45_Y5_N0                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_83o1:auto_generated|altsyncram_6q01:fifo_ram|ALTSYNCRAM                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 128          ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 512                         ; 96                          ; 2048                        ; 24                          ; 49152               ; 6    ; None ; M9K_X23_Y5_N0, M9K_X23_Y6_N0, M9K_X23_Y7_N0, M9K_X23_Y4_N0, M9K_X23_Y3_N0, M9K_X23_Y2_N0                                                                                                                                                            ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|altsyncram_qc61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X45_Y11_N0, M9K_X45_Y10_N0, M9K_X45_Y9_N0, M9K_X45_Y12_N0                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|altsyncram_qc61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X45_Y15_N0, M9K_X45_Y14_N0, M9K_X45_Y13_N0, M9K_X45_Y16_N0                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|altsyncram_qc61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X45_Y7_N0, M9K_X45_Y6_N0, M9K_X45_Y8_N0, M9K_X45_Y4_N0                                                                                                                                                                                          ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo3|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|altsyncram_qc61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X45_Y18_N0, M9K_X45_Y21_N0, M9K_X45_Y17_N0, M9K_X45_Y20_N0                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qk21:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X45_Y28_N0                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X45_Y23_N0                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X45_Y22_N0                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mi81:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; None ; M9K_X45_Y24_N0, M9K_X45_Y25_N0, M9K_X45_Y27_N0, M9K_X45_Y26_N0                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; pll_block:inst11|pll_reconfig_module:inst36|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|altsyncram:altsyncram4|altsyncram_lcj3:auto_generated|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 144          ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 144    ; 144                         ; 1                           ; --                          ; --                          ; 144                 ; 1    ; None ; M9K_X23_Y1_N0                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst1|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|altsyncram_5341:fifo_ram|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 26           ; 256          ; 26           ; yes                    ; no                      ; yes                    ; no                      ; 6656   ; 256                         ; 26                          ; 256                         ; 26                          ; 6656                ; 1    ; None ; M9K_X5_Y1_N0                                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rx_path:inst36|diq2_samples:inst1|diq2_sampling:lms7002_ddin_inst2|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1an1:auto_generated|altsyncram_5341:fifo_ram|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 26           ; 256          ; 26           ; yes                    ; no                      ; yes                    ; no                      ; 6656   ; 256                         ; 26                          ; 256                         ; 26                          ; 6656                ; 1    ; None ; M9K_X5_Y2_N0                                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|altsyncram_0q01:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 1024         ; 48           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 1024                        ; 48                          ; 49152               ; 6    ; None ; M9K_X5_Y4_N0, M9K_X5_Y6_N0, M9K_X5_Y3_N0, M9K_X5_Y8_N0, M9K_X5_Y7_N0, M9K_X5_Y5_N0                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 18,408 / 49,625 ( 37 % ) ;
; C16 interconnects     ; 164 / 2,250 ( 7 % )      ;
; C4 interconnects      ; 8,763 / 39,600 ( 22 % )  ;
; Direct links          ; 2,980 / 49,625 ( 6 % )   ;
; Global clocks         ; 20 / 20 ( 100 % )        ;
; Local interconnects   ; 5,377 / 15,840 ( 34 % )  ;
; NSLEEPs               ; 0 / 320 ( 0 % )          ;
; R24 interconnects     ; 339 / 2,146 ( 16 % )     ;
; R4 interconnects      ; 10,840 / 53,244 ( 20 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.52) ; Number of LABs  (Total = 878) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 14                            ;
; 2                                           ; 17                            ;
; 3                                           ; 7                             ;
; 4                                           ; 18                            ;
; 5                                           ; 14                            ;
; 6                                           ; 14                            ;
; 7                                           ; 15                            ;
; 8                                           ; 12                            ;
; 9                                           ; 23                            ;
; 10                                          ; 22                            ;
; 11                                          ; 23                            ;
; 12                                          ; 35                            ;
; 13                                          ; 45                            ;
; 14                                          ; 59                            ;
; 15                                          ; 94                            ;
; 16                                          ; 466                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.45) ; Number of LABs  (Total = 878) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 681                           ;
; 1 Clock                            ; 755                           ;
; 1 Clock enable                     ; 277                           ;
; 1 Sync. clear                      ; 22                            ;
; 1 Sync. load                       ; 29                            ;
; 2 Async. clears                    ; 66                            ;
; 2 Clock enables                    ; 241                           ;
; 2 Clocks                           ; 83                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.32) ; Number of LABs  (Total = 878) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 6                             ;
; 2                                            ; 15                            ;
; 3                                            ; 7                             ;
; 4                                            ; 7                             ;
; 5                                            ; 7                             ;
; 6                                            ; 8                             ;
; 7                                            ; 14                            ;
; 8                                            ; 7                             ;
; 9                                            ; 19                            ;
; 10                                           ; 13                            ;
; 11                                           ; 5                             ;
; 12                                           ; 13                            ;
; 13                                           ; 14                            ;
; 14                                           ; 15                            ;
; 15                                           ; 26                            ;
; 16                                           ; 27                            ;
; 17                                           ; 20                            ;
; 18                                           ; 23                            ;
; 19                                           ; 34                            ;
; 20                                           ; 36                            ;
; 21                                           ; 47                            ;
; 22                                           ; 51                            ;
; 23                                           ; 54                            ;
; 24                                           ; 58                            ;
; 25                                           ; 61                            ;
; 26                                           ; 55                            ;
; 27                                           ; 52                            ;
; 28                                           ; 48                            ;
; 29                                           ; 42                            ;
; 30                                           ; 33                            ;
; 31                                           ; 25                            ;
; 32                                           ; 35                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.90) ; Number of LABs  (Total = 878) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 35                            ;
; 2                                               ; 33                            ;
; 3                                               ; 23                            ;
; 4                                               ; 38                            ;
; 5                                               ; 49                            ;
; 6                                               ; 63                            ;
; 7                                               ; 64                            ;
; 8                                               ; 108                           ;
; 9                                               ; 99                            ;
; 10                                              ; 70                            ;
; 11                                              ; 68                            ;
; 12                                              ; 56                            ;
; 13                                              ; 42                            ;
; 14                                              ; 30                            ;
; 15                                              ; 30                            ;
; 16                                              ; 47                            ;
; 17                                              ; 10                            ;
; 18                                              ; 8                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.86) ; Number of LABs  (Total = 878) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 18                            ;
; 4                                            ; 32                            ;
; 5                                            ; 22                            ;
; 6                                            ; 25                            ;
; 7                                            ; 25                            ;
; 8                                            ; 27                            ;
; 9                                            ; 19                            ;
; 10                                           ; 23                            ;
; 11                                           ; 35                            ;
; 12                                           ; 24                            ;
; 13                                           ; 34                            ;
; 14                                           ; 51                            ;
; 15                                           ; 26                            ;
; 16                                           ; 44                            ;
; 17                                           ; 39                            ;
; 18                                           ; 26                            ;
; 19                                           ; 41                            ;
; 20                                           ; 37                            ;
; 21                                           ; 36                            ;
; 22                                           ; 31                            ;
; 23                                           ; 31                            ;
; 24                                           ; 24                            ;
; 25                                           ; 22                            ;
; 26                                           ; 28                            ;
; 27                                           ; 26                            ;
; 28                                           ; 7                             ;
; 29                                           ; 19                            ;
; 30                                           ; 20                            ;
; 31                                           ; 9                             ;
; 32                                           ; 13                            ;
; 33                                           ; 10                            ;
; 34                                           ; 13                            ;
; 35                                           ; 12                            ;
; 36                                           ; 13                            ;
; 37                                           ; 5                             ;
; 38                                           ; 5                             ;
; 39                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 98           ; 15           ; 98           ; 0            ; 0            ; 102       ; 98           ; 0            ; 102       ; 102       ; 0            ; 0            ; 0            ; 1            ; 65           ; 0            ; 0            ; 65           ; 1            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 102       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 87           ; 4            ; 102          ; 102          ; 0         ; 4            ; 102          ; 0         ; 0         ; 102          ; 102          ; 102          ; 101          ; 37           ; 102          ; 102          ; 37           ; 101          ; 102          ; 98           ; 102          ; 102          ; 102          ; 102          ; 102          ; 102          ; 0         ; 102          ; 102          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; FPGA_LED_G          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_TXEn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_WRn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RFSW1_VCTL1         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RFSW1_VCTL2         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RFSW2_VCTL1         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RFSW2_VCTL2         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_MOSI       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_LMS_SS     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_DAC_SS     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_RESET           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_ENABLE_IQSEL1   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_FCLK1           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_LED_R          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_FCLK2           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_CORE_LDO_EN     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_TXEN            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_RXEN            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_TXNRX1          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_TXNRX2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[31]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[30]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[29]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[28]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[27]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[26]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[25]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[24]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[23]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[22]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[21]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[20]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[19]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[18]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMK_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_RXFn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPARE_IO_PULL_UP    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_MCLK2           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_ENABLE_IQSEL2   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_MISO       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; Off                    ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; Off                    ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; LMS_MCLK2,TX_C1 ; LMS_MCLK2,TX_C1      ; 566.1             ;
; LMS_MCLK2       ; LMS_MCLK2            ; 421.6             ;
; LMK_CLK         ; LMK_CLK              ; 243.6             ;
; FT_CLK          ; FT_CLK               ; 25.6              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                               ; Destination Register                                                                                                                                                                                ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_sector_addr[1]                                              ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 3.080             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_sector_addr[2]                                              ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 3.080             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dual_boot_0_avalon_agent_rsp_fifo|mem_used[1]                                                    ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[0]                                                  ; 2.819             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_sector_addr[0]                                              ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.698             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dual_boot_0_avalon_translator|wait_latency_counter[1]                                   ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[0]                                                  ; 2.692             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dual_boot_0_avalon_translator|wait_latency_counter[0]                                   ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[0]                                                  ; 2.625             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg[20]                                  ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.499             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[11]                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.446             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[12]                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.446             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg[21]                                  ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.438             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[14]                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.426             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[17]                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.426             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[18]                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.426             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[2]                                                                                              ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.421             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[16]                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.421             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[20]                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.405             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[19]                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.377             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg[22]                                  ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.374             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[17]                                                                                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[20]                                                                                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[19]                                                                                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[18]                                                                                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[16]                                                                                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[5]                                                                                              ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[12]                                                                                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[6]                                                                                              ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[11]                                                                                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[10]                                                                                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[8]                                                                                              ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[7]                                                                                              ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[21]                                                                                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[15]                                                                                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[14]                                                                                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[3]                                                                                              ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[9]                                                                                              ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[13]                                                                                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_read                                                                                                       ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[4]                                                                                              ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_data_master_translator|read_accepted                                         ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                             ; 2.357             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[10]                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.234             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[13]                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.231             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[15]                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.231             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[4]                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.183             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[1]                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.155             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[8]                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.155             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[9]                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.155             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[0]                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 2.155             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[3]                                                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|busy                                                                 ; 2.053             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[0]                                                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|boot_sel_overwrite_reg                                               ; 2.012             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_erase_state[0]                                                  ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 1.988             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_erase_state[1]                                                  ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 1.939             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[7]                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 1.913             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[3]                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 1.843             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[5]                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 1.843             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[2]                                                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|busy                                                                 ; 1.814             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst                                                                ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[4]                                                    ; 1.682             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|busy                                                           ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[0]                                                  ; 1.674             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_write                                                                                                      ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[0]                                                  ; 1.674             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_data_master_translator|write_accepted                                        ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[0]                                                  ; 1.674             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[2]                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 1.651             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[1]                                                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|boot_sel_reg                                                         ; 1.647             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[6]                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                             ; 1.584             ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|current_read_state.read3_OTERM39                                                                                                                  ; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|current_read_state.read3_OTERM43_OTERM137                                                                                                               ; 1.456             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE                                        ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                            ; 1.447             ;
; LMK_CLK                                                                                                                                                                                       ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_clk                                                               ; 1.404             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR                                        ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR_RD_APP2                                      ; 1.399             ;
; rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a8                                            ; rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|altsyncram_0q01:fifo_ram|ram_block8a5~portb_address_reg0                                ; 1.322             ;
; rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a6                                            ; rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|altsyncram_0q01:fifo_ram|ram_block8a5~portb_address_reg0                                ; 1.322             ;
; rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a7                                            ; rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|altsyncram_0q01:fifo_ram|ram_block8a5~portb_address_reg0                                ; 1.322             ;
; rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a4                                            ; rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|altsyncram_0q01:fifo_ram|ram_block8a5~portb_address_reg0                                ; 1.322             ;
; rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a5                                            ; rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|altsyncram_0q01:fifo_ram|ram_block8a5~portb_address_reg0                                ; 1.322             ;
; rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a3                                            ; rx_path:inst36|fifo_inst:inst2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7en1:auto_generated|altsyncram_0q01:fifo_ram|ram_block8a5~portb_address_reg0                                ; 1.322             ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a5               ; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|altsyncram_qc61:fifo_ram|ram_block11a6~portb_address_reg0  ; 1.318             ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a2               ; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|altsyncram_qc61:fifo_ram|ram_block11a6~portb_address_reg0  ; 1.318             ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a3               ; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|altsyncram_qc61:fifo_ram|ram_block11a6~portb_address_reg0  ; 1.318             ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a4               ; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|altsyncram_qc61:fifo_ram|ram_block11a6~portb_address_reg0  ; 1.318             ;
; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a2               ; LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo_inst:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v5o1:auto_generated|altsyncram_qc61:fifo_ram|ram_block11a31~portb_address_reg0 ; 1.317             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated|counter_reg_bit[5] ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated|counter_reg_bit[3] ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated|counter_reg_bit[4] ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated|counter_reg_bit[2] ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated|counter_reg_bit[1] ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                 ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_clk                                                         ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_INIT                                       ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                                              ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[2]                                              ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[4]                                              ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_WRITE_UPDATE                               ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[0]                                              ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[1]                                              ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_CAPTURE                               ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated|counter_reg_bit[0] ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                                       ; 1.301             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|msm_cs[1]                                                      ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[14]                                                                            ; 1.298             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[9]                                              ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[9]                                                                             ; 1.298             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[10]                                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[10]                                                                            ; 1.298             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[11]                                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[11]                                                                            ; 1.298             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_en                                                    ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[12]                                                                            ; 1.298             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|msm_cs[3]                                                      ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[16]                                                                            ; 1.298             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|msm_cs[0]                                                      ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[13]                                                                            ; 1.298             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M16SAU169C8G for design "LimeSDR-Mini_factory"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15575): None of the inputs fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode are set as the compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_ENABLE_IQSEL2" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[11]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[10]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[9]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[8]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[7]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[6]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[5]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[4]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[3]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[2]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[1]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[0]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_ENABLE_IQSEL2" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[1]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[7]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[11]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[0]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[6]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[10]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[9]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[5]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[8]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[4]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[3]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15574): Input "LMS_DIQ2_D[2]" that is fed by the compensated output clock of PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
Info (15535): Implemented PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] port File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
Warning (15074): Scan chain Memory Initialization File H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/pll.mif for PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" not found File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Run the PowerPlay Early Power Estimator File to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAU169C8G is compatible
    Info (176445): Device 10M08SAU169C8GES is compatible
    Info (176445): Device 10M04SAU169C8G is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_0rn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_1an1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_od9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_nd9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_3dn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_md9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ld9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_7en1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_3f9:dffpipe12|dffe13a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_2f9:dffpipe9|dffe10a* 
    Info (332165): Entity dcfifo_83o1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_1f9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_0f9:dffpipe13|dffe14a* 
    Info (332165): Entity dcfifo_bvn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_te9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_se9:dffpipe14|dffe15a* 
    Info (332165): Entity dcfifo_utn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a* 
    Info (332165): Entity dcfifo_v5o1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ve9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ue9:dffpipe13|dffe14a* 
    Info (332165): Entity pll_altpll
        Info (332166): set_false_path -from ** -to *phasedone_state* 
        Info (332166): set_false_path -from ** -to *internal_phasestep* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/altera_onchip_flash.sdc'
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/lms_ctr_nios2_cpu_cpu.sdc'
Info (332104): Reading SDC File: 'timing.sdc'
Info (332104): Reading SDC File: 'LMS7002_timing.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at timing.sdc(45): FPGA_GPIO0 could not be matched with a port File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/timing.sdc Line: 45
Warning (332049): Ignored set_max_delay at timing.sdc(45): Argument <to> is an empty collection File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/timing.sdc Line: 45
    Info (332050): set_max_delay -from [get_ports LMS_MCLK2] -to [get_ports FPGA_GPIO0] 2.000 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/timing.sdc Line: 45
Warning (332060): Node: nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|SCLK_reg was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register fpgacfg:inst25|mem[8][0] is being clocked by nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|SCLK_reg
Warning (332060): Node: nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout is being clocked by nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_clk
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Warning (332070): Port "FT_BE[0]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_BE[0]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_BE[1]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_BE[1]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_BE[2]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_BE[2]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_BE[3]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_BE[3]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[0]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[0]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[10]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[10]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[11]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[11]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[12]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[12]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[13]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[13]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[14]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[14]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[15]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[15]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[16]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[16]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[17]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[17]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[18]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[18]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[19]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[19]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[1]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[1]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[20]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[20]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[21]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[21]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[22]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[22]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[23]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[23]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[24]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[24]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[25]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[25]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[26]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[26]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[27]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[27]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[28]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[28]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[29]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[29]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[2]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[2]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[30]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[30]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[31]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[31]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[3]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[3]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[4]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[4]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[5]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[5]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[6]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[6]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[7]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[7]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[8]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[8]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[9]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[9]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_WRn" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_WRn" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst10|u0|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc was found missing 1 generated clock that corresponds to a base clock with a period of: 181.818
Warning (332061): Virtual clock FT_CLK_VIRT is never referenced in any input or output delay assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 13 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   10.000       FT_CLK
    Info (332111):   10.000  FT_CLK_VIRT
    Info (332111):   19.230      LMK_CLK
    Info (332111):    6.250    LMS_FCLK1
    Info (332111):    6.250 LMS_FCLK1_DRCT
    Info (332111):    6.250    LMS_FCLK2
    Info (332111):    6.250    LMS_MCLK2
    Info (332111):    6.250 LMS_MCLK2_VIRT
    Info (332111):    6.250        RX_C2
    Info (332111):    6.250        RX_C3
    Info (332111):    6.250        TX_C0
    Info (332111):    6.250        TX_C1
Info (176353): Automatically promoted node LMS_MCLK2~input (placed in PIN H4 (CLK1p, DIFFIO_RX_L22p, DIFFOUT_L22p, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pll_block:inst11|busmux:inst29|lpm_mux:$00000|mux_t5c:auto_generated|result_node[0]~0 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/mux_t5c.tdf Line: 30
        Info (176357): Destination node pll_block:inst11|inst53
Info (176353): Automatically promoted node pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C2 of PLL_1) File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 620
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C3 of PLL_1) File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 620
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_1) File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 620
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C0 of PLL_1) File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 620
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk  File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/rtl/alt_dual_boot_avmm.v Line: 43
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_clk File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/rtl/alt_dual_boot.v Line: 131
Info (176353): Automatically promoted node LMK_CLK~input (placed in PIN H6 (CLK0p, DIFFIO_RX_L20p, DIFFOUT_L20p, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|transmitting File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 134
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|stateZero File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 131
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|spi_slave_select_reg[0] File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 243
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|SSO_reg File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 212
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_reg File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 209
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_arclk_neg_pos_reg File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 208
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_arclk_neg_reg File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 207
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_arclk~0 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 161
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_pos_reg File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 210
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_pos_write_reg File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 211
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node FT_CLK~input (placed in PIN G9 (CLK2p, DIFFIO_RX_R18p, DIFFOUT_R18p, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node nios_cpu:inst10|fpga_spi_SCLK  File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/src/nios_cpu/nios_cpu.vhd Line: 29
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fpgacfg:inst25|mem[5][0] File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/src/spi/fpgacfg.vhd Line: 206
        Info (176357): Destination node FPGA_SPI_SCLK~output
Info (176353): Automatically promoted node pll_block:inst11|busmux:inst31|lpm_mux:$00000|mux_t5c:auto_generated|result_node[0]  File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/mux_t5c.tdf Line: 30
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pll_block:inst11|busmux:inst29|lpm_mux:$00000|mux_t5c:auto_generated|result_node[0]~0  File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/mux_t5c.tdf Line: 30
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc  File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/rtl/altera_onchip_flash_block.v Line: 143
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rx_path:inst36|rstn_with_synch_en  File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/src/rx_modules/rx_path.vhd Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node LTE_tx_path:inst7|tx_synchronizers:inst74|synchronizer:inst56|signal_d1  File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/src/general/synchronizer.vhd Line: 41
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LTE_tx_path:inst7|sync_fifo_rw:inst24|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|valid_wrreq~0 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/dcfifo_3dn1.tdf Line: 97
Info (176353): Automatically promoted node nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst  File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/i2c_master_bit_ctrl.v Line: 150
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|clk_en File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/i2c_master_bit_ctrl.v Line: 175
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sto_condition File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/i2c_master_bit_ctrl.v Line: 228
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/i2c_master_bit_ctrl.v Line: 290
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|wb_inta_o File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/i2c_master_top.v Line: 98
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|sr[7] File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/i2c_master_byte_ctrl.v Line: 176
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|cr[3] File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/i2c_master_top.v Line: 200
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|irq_flag File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/i2c_master_top.v Line: 264
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|sr[6] File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/i2c_master_byte_ctrl.v Line: 176
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|sr[5] File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/i2c_master_byte_ctrl.v Line: 176
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node LTE_tx_path:inst7|synchronizer:inst77|signal_d1  File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/src/general/synchronizer.vhd Line: 41
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LTE_tx_path:inst7|tx_synchronizers:inst74|synchronizer:inst56|signal_d0 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/src/general/synchronizer.vhd Line: 32
Info (176353): Automatically promoted node rx_synchronizers:inst15|synchronizer:inst8|signal_d1  File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/src/general/synchronizer.vhd Line: 41
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node rx_path:inst36|en_reg File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/src/rx_modules/rx_path.vhd Line: 61
Info (176353): Automatically promoted node nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst  File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|avmm_waitrequest~2 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 176
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|WideOr0~0 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|next_state.STATE_SAME~0 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/rtl/alt_dual_boot.v Line: 127
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state~34 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/rtl/alt_dual_boot.v Line: 126
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state~40 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/rtl/alt_dual_boot.v Line: 126
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|always5~0
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|comb~0
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always7~0
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state~52 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/lms_ctr/synthesis/submodules/rtl/alt_dual_boot.v Line: 126
Info (176353): Automatically promoted node LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|aclr0  File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/src/tx_modules/tx_pct_data_mimo_v3.vhd Line: 56
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|tst_aclr_ext~0 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/src/tx_modules/tx_pct_data_mimo_v3.vhd Line: 41
        Info (176357): Destination node LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|process_18~0
        Info (176357): Destination node LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_pctrsvd~2 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/src/tx_modules/tx_pct_data_mimo_v3.vhd Line: 73
        Info (176357): Destination node LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr[63]~1 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/src/tx_modules/tx_pct_data_mimo_v3.vhd Line: 639
        Info (176357): Destination node LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr[26]~34 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/src/tx_modules/tx_pct_data_mimo_v3.vhd Line: 639
        Info (176357): Destination node LTE_tx_path:inst7|tx_pct_data_mimo_v3:inst9|fifo0_samplenr[26]~35 File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/src/tx_modules/tx_pct_data_mimo_v3.vhd Line: 639
Info (176468): Following DDIO Input nodes could not be constrained by the Fitter to improve DDIO timing
    Info (176469): DDIO capture registers for pin "LMS_ENABLE_IQSEL2" could not be constrained to the chip periphery
    Info (176469): DDIO capture registers for pin "LMS_DIQ2_D[11]" could not be constrained to the chip periphery
    Info (176469): DDIO capture registers for pin "LMS_DIQ2_D[10]" could not be constrained to the chip periphery
    Info (176469): DDIO capture registers for pin "LMS_DIQ2_D[9]" could not be constrained to the chip periphery
    Info (176469): DDIO capture registers for pin "LMS_DIQ2_D[8]" could not be constrained to the chip periphery
    Info (176469): DDIO capture registers for pin "LMS_DIQ2_D[7]" could not be constrained to the chip periphery
    Info (176469): DDIO capture registers for pin "LMS_DIQ2_D[6]" could not be constrained to the chip periphery
    Info (176469): DDIO capture registers for pin "LMS_DIQ2_D[5]" could not be constrained to the chip periphery
    Info (176469): DDIO capture registers for pin "LMS_DIQ2_D[4]" could not be constrained to the chip periphery
    Info (176469): DDIO capture registers for pin "LMS_DIQ2_D[3]" could not be constrained to the chip periphery
    Info (176469): DDIO capture registers for pin "LMS_DIQ2_D[2]" could not be constrained to the chip periphery
    Info (176469): DDIO capture registers for pin "LMS_DIQ2_D[1]" could not be constrained to the chip periphery
    Info (176469): DDIO capture registers for pin "LMS_DIQ2_D[0]" could not be constrained to the chip periphery
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:05
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:24
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:43
Info (170193): Fitter routing operations beginning
Info (170089): 1e+03 ns of routing delay (approximately 3.0% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 18% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X38_Y20 to location X50_Y30
Info (170194): Fitter routing operations ending: elapsed time is 00:00:40
Info (11888): Total time spent on timing analysis during the Fitter is 22.72 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (176441): The I/O pin LMS_ENABLE_IQSEL2 cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[11] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[10] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[9] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[9] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[8] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[7] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[7] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[6] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[6] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[5] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[5] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[4] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[4] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[3] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[2] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[2] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[1] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[0] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Warning (176441): The I/O pin LMS_DIQ2_D[0] cannot meet the timing constraints due to conflicting requirements. The I/O pin is a PLL compensated I/O, but the setup/hold requirements are in conflict with the source PLL mode(source synchronous or ZDB).
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:13
Warning (15062): PLL "pll_block:inst11|pll:inst5|altpll:altpll_component|pll_altpll:auto_generated|pll1" in Source Synchronous mode with compensated output clock set to clk[3] is not fully compensated because it does not feed an I/O input register File: H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/db/pll_altpll.v Line: 504
Warning (169177): 65 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin FT_TXEn uses I/O standard 3.3-V LVCMOS at C13
    Info (169178): Pin FPGA_GPIO[7] uses I/O standard 3.3-V LVCMOS at G10
    Info (169178): Pin FPGA_GPIO[6] uses I/O standard 3.3-V LVCMOS at F10
    Info (169178): Pin FPGA_GPIO[5] uses I/O standard 3.3-V LVCMOS at F13
    Info (169178): Pin FPGA_GPIO[4] uses I/O standard 3.3-V LVCMOS at E13
    Info (169178): Pin FPGA_GPIO[3] uses I/O standard 3.3-V LVCMOS at D11
    Info (169178): Pin FPGA_GPIO[2] uses I/O standard 3.3-V LVCMOS at C10
    Info (169178): Pin FPGA_GPIO[1] uses I/O standard 3.3-V LVCMOS at B10
    Info (169178): Pin FPGA_GPIO[0] uses I/O standard 3.3-V LVCMOS at A11
    Info (169178): Pin FT_BE[3] uses I/O standard 3.3-V LVCMOS at B13
    Info (169178): Pin FT_BE[2] uses I/O standard 3.3-V LVCMOS at A12
    Info (169178): Pin FT_BE[1] uses I/O standard 3.3-V LVCMOS at C12
    Info (169178): Pin FT_BE[0] uses I/O standard 3.3-V LVCMOS at B11
    Info (169178): Pin FT_D[31] uses I/O standard 3.3-V LVCMOS at H13
    Info (169178): Pin FT_D[30] uses I/O standard 3.3-V LVCMOS at J13
    Info (169178): Pin FT_D[29] uses I/O standard 3.3-V LVCMOS at G13
    Info (169178): Pin FT_D[28] uses I/O standard 3.3-V LVCMOS at L13
    Info (169178): Pin FT_D[27] uses I/O standard 3.3-V LVCMOS at G12
    Info (169178): Pin FT_D[26] uses I/O standard 3.3-V LVCMOS at J12
    Info (169178): Pin FT_D[25] uses I/O standard 3.3-V LVCMOS at K12
    Info (169178): Pin FT_D[24] uses I/O standard 3.3-V LVCMOS at K11
    Info (169178): Pin FT_D[23] uses I/O standard 3.3-V LVCMOS at A8
    Info (169178): Pin FT_D[22] uses I/O standard 3.3-V LVCMOS at E8
    Info (169178): Pin FT_D[21] uses I/O standard 3.3-V LVCMOS at F9
    Info (169178): Pin FT_D[20] uses I/O standard 3.3-V LVCMOS at A5
    Info (169178): Pin FT_D[19] uses I/O standard 3.3-V LVCMOS at E10
    Info (169178): Pin FT_D[18] uses I/O standard 3.3-V LVCMOS at A6
    Info (169178): Pin FT_D[17] uses I/O standard 3.3-V LVCMOS at F8
    Info (169178): Pin FT_D[16] uses I/O standard 3.3-V LVCMOS at A7
    Info (169178): Pin FT_D[15] uses I/O standard 3.3-V LVCMOS at H9
    Info (169178): Pin FT_D[14] uses I/O standard 3.3-V LVCMOS at A9
    Info (169178): Pin FT_D[13] uses I/O standard 3.3-V LVCMOS at J9
    Info (169178): Pin FT_D[12] uses I/O standard 3.3-V LVCMOS at D9
    Info (169178): Pin FT_D[11] uses I/O standard 3.3-V LVCMOS at B2
    Info (169178): Pin FT_D[10] uses I/O standard 3.3-V LVCMOS at E9
    Info (169178): Pin FT_D[9] uses I/O standard 3.3-V LVCMOS at H8
    Info (169178): Pin FT_D[8] uses I/O standard 3.3-V LVCMOS at B12
    Info (169178): Pin FT_D[7] uses I/O standard 3.3-V LVCMOS at A4
    Info (169178): Pin FT_D[6] uses I/O standard 3.3-V LVCMOS at E6
    Info (169178): Pin FT_D[5] uses I/O standard 3.3-V LVCMOS at B4
    Info (169178): Pin FT_D[4] uses I/O standard 3.3-V LVCMOS at A3
    Info (169178): Pin FT_D[3] uses I/O standard 3.3-V LVCMOS at B5
    Info (169178): Pin FT_D[2] uses I/O standard 3.3-V LVCMOS at B3
    Info (169178): Pin FT_D[1] uses I/O standard 3.3-V LVCMOS at B6
    Info (169178): Pin FT_D[0] uses I/O standard 3.3-V LVCMOS at A2
    Info (169178): Pin FPGA_I2C_SCL uses I/O standard 3.3-V LVCMOS at D13
    Info (169178): Pin FPGA_I2C_SDA uses I/O standard 3.3-V LVCMOS at K13
    Info (169178): Pin LMK_CLK uses I/O standard 3.3-V LVCMOS at H6
    Info (169178): Pin FT_RXFn uses I/O standard 3.3-V LVCMOS at C11
    Info (169178): Pin FT_CLK uses I/O standard 3.3-V LVCMOS at G9
    Info (169178): Pin LMS_MCLK2 uses I/O standard 3.3-V LVCMOS at H4
    Info (169178): Pin LMS_ENABLE_IQSEL2 uses I/O standard 3.3-V LVCMOS at N3
    Info (169178): Pin LMS_DIQ2_D[11] uses I/O standard 3.3-V LVCMOS at L4
    Info (169178): Pin LMS_DIQ2_D[10] uses I/O standard 3.3-V LVCMOS at L5
    Info (169178): Pin LMS_DIQ2_D[9] uses I/O standard 3.3-V LVCMOS at K2
    Info (169178): Pin LMS_DIQ2_D[8] uses I/O standard 3.3-V LVCMOS at N4
    Info (169178): Pin LMS_DIQ2_D[7] uses I/O standard 3.3-V LVCMOS at J2
    Info (169178): Pin LMS_DIQ2_D[6] uses I/O standard 3.3-V LVCMOS at L2
    Info (169178): Pin LMS_DIQ2_D[5] uses I/O standard 3.3-V LVCMOS at K1
    Info (169178): Pin LMS_DIQ2_D[4] uses I/O standard 3.3-V LVCMOS at N2
    Info (169178): Pin LMS_DIQ2_D[3] uses I/O standard 3.3-V LVCMOS at J1
    Info (169178): Pin LMS_DIQ2_D[2] uses I/O standard 3.3-V LVCMOS at M1
    Info (169178): Pin LMS_DIQ2_D[1] uses I/O standard 3.3-V LVCMOS at M4
    Info (169178): Pin LMS_DIQ2_D[0] uses I/O standard 3.3-V LVCMOS at M2
    Info (169178): Pin FPGA_SPI_MISO uses I/O standard 3.3-V LVCMOS at J6
Warning (14579): Pin FPGA_LED_G uses I/O standard 3.3-V LVCMOS located at A10 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin RFSW1_VCTL1 uses I/O standard 3.3-V LVCMOS located at D8 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin RFSW1_VCTL2 uses I/O standard 3.3-V LVCMOS located at B9 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin RFSW2_VCTL1 uses I/O standard 3.3-V LVCMOS located at C5 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin RFSW2_VCTL2 uses I/O standard 3.3-V LVCMOS located at C4 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FPGA_GPIO[2] uses I/O standard 3.3-V LVCMOS located at C10 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FPGA_GPIO[1] uses I/O standard 3.3-V LVCMOS located at B10 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FPGA_GPIO[0] uses I/O standard 3.3-V LVCMOS located at A11 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[23] uses I/O standard 3.3-V LVCMOS located at A8 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[22] uses I/O standard 3.3-V LVCMOS located at E8 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[20] uses I/O standard 3.3-V LVCMOS located at A5 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[18] uses I/O standard 3.3-V LVCMOS located at A6 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[16] uses I/O standard 3.3-V LVCMOS located at A7 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[14] uses I/O standard 3.3-V LVCMOS located at A9 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[11] uses I/O standard 3.3-V LVCMOS located at B2 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[7] uses I/O standard 3.3-V LVCMOS located at A4 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[6] uses I/O standard 3.3-V LVCMOS located at E6 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[5] uses I/O standard 3.3-V LVCMOS located at B4 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[4] uses I/O standard 3.3-V LVCMOS located at A3 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[3] uses I/O standard 3.3-V LVCMOS located at B5 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[2] uses I/O standard 3.3-V LVCMOS located at B3 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[1] uses I/O standard 3.3-V LVCMOS located at B6 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin FT_D[0] uses I/O standard 3.3-V LVCMOS located at A2 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin SPARE_IO_PULL_UP uses I/O standard 1.8 V located at D1 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Info (144001): Generated suppressed messages file H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/output_files/LimeSDR-Mini_factory.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 131 warnings
    Info: Peak virtual memory: 1868 megabytes
    Info: Processing ended: Tue Oct 24 11:58:53 2017
    Info: Elapsed time: 00:02:23
    Info: Total CPU time (on all processors): 00:04:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/working_dir/altera/uLimeSDR/uLimeSDR_lms7_trx/LimeSDR-Mini_factory/output_files/LimeSDR-Mini_factory.fit.smsg.


