<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>pulp-platform.org</ipxact:vendor>
	<ipxact:library>core</ipxact:library>
	<ipxact:name>rstgen</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_verilog</ipxact:name>
				<ipxact:envIdentifier>Verilog:kactus2.cs.tut.fi:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>verilog_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>rstgen</ipxact:moduleName>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>clk_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rst_ni</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>test_mode_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rst_no</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>init_no</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>rtl</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../../rtl/components/rstgen.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:vendorExtensions>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>Flat</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
		<kactus2:author>pekkarie</kactus2:author>
		<kactus2:license>solderpad</kactus2:license>
	</ipxact:vendorExtensions>
</ipxact:component>
