---
layout: post
title: "计算机组成原理复习"
date: 2017-02-13 10:36
toc: true
comments: true
categories: 技术学习
tags: 
	- 基础
	- 复习
---

#### 第一章——概述

<!--more-->

![image-20191229190825357](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229190825357.png)

![image-20191229190905776](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229190905776.png)

![image-20191229190950025](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229190950025.png)

![image-20191229191023543](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229191023543.png)

![image-20191229191039962](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229191039962.png)

![image-20191229191238510](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229191238510.png)

![image-20191229191306019](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229191306019.png)

#### 第二章——总线

![image-20191229192115143](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229192115143.png)

主存总线用于CPU和主存交换信息，I/O总线用于CPU和I/O设备间传送信息，DMA总线负责在主存和I/O设备间直接传递信息。

![image-20191229192206455](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229192206455.png)

##### 总线分类

Ø片内总线

 芯片内部总线，例如运算器和cache之间的总线。

Ø系统总线（板级总线）

 处理器与主存、I/O等部件之间的信息传输线。

 **三总线结构：数据总线、地址总线、控制总线**

Ø通信总线

计算机系统之间，或计算机与其他设备之间的信息传输线，串行、并行

##### 总线判优

Ø**主设备**：对总线有控制权，可以发起信息传送。

Ø**从设备**：只能响应总线上的命令

Ø**判优逻辑**：当多个主设备同时申请使用总线时，总线判优逻辑电路按照一定的优先级顺序来确定哪个主设备可以使用总线。

Ø**判优逻辑分类**： 

 分布式、集中式（链式查询、计算器定时查询、独立请求方式）

![image-20191229194541670](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229194541670.png)

![image-20191229194631851](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229194631851.png)

![image-20191229194704320](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229194704320.png)

##### 总线通信控制

Ø目的：解决通信方法协调配合的问题

Ø总线周期分为四个阶段：

–申请分配阶段：各主模块提出**申请**，总线仲裁器选中合适的模块。

–寻址阶段：主模块发出**地址和命令**

–传数阶段：主模块和从模块**交换数据**

–结束阶段：主模块**撤销**有关信息

##### 总线通信四种方式

Ø同步通信：发送**时钟信号**来同步数据传送

Ø异步通信：没有时钟，采用**握手信号**同步

Ø半同步通信：同步、异步**结合，**插入**等待周期。**

Ø分离式通信：传输周期**划分**为功能独立的子周期

**同步通信**

![image-20191229195115222](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229195115222.png)

![image-20191229190905776](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229190905776.png)![image-20191229190950025](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229190950025.png)![image-20191229191023543](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229191023543.png)![image-20191229191039962](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229191039962.png)![image-20191229191238510](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229191238510.png)![image-20191229191306019](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229191306019.png)![image-20191229192115143](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229192115143.png)![image-20191229192206455](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229192206455.png)![image-20191229194541670](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229194541670.png)![image-20191229194631851](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229194631851.png)![image-20191229194704320](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229194704320.png)![image-20191229195115222](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229195115222.png)![image-20191229195142027](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229195142027.png)

**异步通信**

![image-20191229195005160](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229195005160.png)

**半同步通信**

Ø发送方仍然发送时钟。

Ø接收方根据自身情况反馈信息给发送方，使发送方进行相应调整。增加一条**等待**响应信号线（**wait**）

Ø“主体同步，细节异步”

Ø允许不同速率的设备和谐工作

![image-20191229195254865](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229195254865.png)

**分离式通信**

Ø**充分挖掘系统总线每个瞬间的潜力**，每个总线传输周期分为两个子周期

–子周期1：主模块申请占用总线，使用完后即放弃总线的使用权。

–子周期2：从模块申请占用总线，将各种信息送到总线上。

![image-20191229195449630](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229195449630.png)

#### 第三章——存储器

##### 存储器概述

存储器的地位不断上升

1、存储器的运行速度对计算机运行速度有很大影响。

2、DMA方式提高了存储器的地位。

3、存储器是多处理机系统信息交换的重要渠道

![image-20191229201042866](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229201042866.png)

![image-20191229201149208](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229201149208.png)

![image-20191229201213977](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229201213977.png)

##### 技术指标

存储容量：主存能存放的二进制数的总位数

存储器容量＝存储单元个数×存储字长

p存储速度：

Ø存取时间：启动一次存储器操作到完成操作的时间。也叫做访问时间。分为读出时间和写入时间。

Ø存取周期：进行两次连续存储器操作间的最小间隔。MOS型为100ns，TTL型为10ns。

p存储器带宽：单位时间内存储器存取的信息量（字节/秒、字/秒、位/秒）。

##### 分类

![image-20191229205332334](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229205332334.png)

![image-20191229201928684](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229201928684.png)

**1、按存储介质分类**

Ø半导体存储器：TTL、MOS

 **体积小、功耗低、存取时间短、易失性。**

Ø磁表面存储器：磁盘、磁带、磁鼓

Ø磁芯存储器：硬磁材料的环状元件

Ø光盘存储器：激光、磁光

**2、按数据保存方式分类**

**随机存储器（Random Access Memory）**

易失性

静态随机存储器、动态随机存储器

**只读存储器（****Read Only Memory****）**

非易失性

掩膜型只读存储器（ROM）、可编程只读存储器（PROM）、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、闪速存储器（Flash Memory）

注：

​	ROM指的是“只读存储器”，即Read-Only Memory。这是一种线路最简单半导体电路，通过掩模工艺， 一次性制造，其中的代码与数据将永久保存(除非坏掉)，不能进行修改。这玩意一般在大批量生产时才会被用的，优点是成本低、非常低，但是其风险比较大，在产品设计时，如果调试不彻底，很容易造成几千片的费片，行内话叫“掩砸了”！  
 　PROM指的是“可编程只读存储器”既Programmable Red-Only Memory。这样的产品只允许写入一次，所以也被称为“一次可编程只读存储器”(One Time Progarmming ROM，OTP-ROM)。PROM在出厂时，存储的内容全为1，用户可以根据需要将其中的某些单元写入数据0(部分的PROM在出厂时数据全为0，则用户可以将其中的部分单元写入1)， 以实现对其“编程”的目的。PROM的典型产品是“双极性熔丝结构”，如果我们想改写某些单元，则可以给这些单元通以足够大的电流，并维持一定的时间，原先的熔丝即可熔断，这样就达到了改写某些位的效果。另外一类经典的PROM为使用“肖特基二极管”的PROM，出厂时，其中的二极管处于反向截止状态，还是用大电流的方法将反相电压加在“肖特基二极管”，造成其永久性击穿即可。 

 　EPROM指的是“可擦写可编程只读存储器”，即Erasable Programmable Read-Only Memory。 它的特点是具有可擦除功能，擦除后即可进行再编程，但是缺点是擦除需要使用紫外线照射一定的时间。这一类芯片特别容易识别，其封装中包含有“石英玻璃窗”，一个编程后的EPROM芯片的“石英玻璃窗”一般使用黑色不干胶纸盖住， 以防止遭到阳光直射。 

 　EEPROM指的是“电可擦除可编程只读存储器”，即Electrically Erasable Programmable Read-Only Memory。它的最大优点是可直接用电信号擦除，也可用电信号写入。EEPROM不能取代RAM的原应是其工艺复杂， 耗费的门电路过多，且重编程时间比较长，同时其有效重编程次数也比较低。 

 　Flash memory指的是“闪存”，所谓“闪存”，它也是一种非易失性的内存，属于EEPROM的改进产品。它的最大特点是必须按块(Block)擦除(每个区块的大小不定，不同厂家的产品有不同的规格)， 而EEPROM则可以一次只擦除一个字节(Byte)。目前“闪存”被广泛用在PC机的主板上，用来保存BIOS程序，便于进行程序的升级。其另外一大应用领域是用来作为硬盘的替代品，具有抗震、速度快、无噪声、耗电低的优点，但是将其用来取代RAM就显得不合适，因为RAM需要能够按字节改写，而Flash ROM做不到。

##### 静态RAM

![image-20191229223439185](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229223439185.png)

2114

![image-20191229204720983](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229204720983.png)

##### 动态RAM

![image-20191229223324467](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229223324467.png)

刷新

![image-20191229223646035](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229223646035.png)

![image-20191229223701149](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229223701149.png)

![image-20191229223735678](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191229223735678.png)

##### 存储器扩展方式

存储器与CPU的连接：数据线、地址线、片选线、读写控制

Ø字扩展

![image-20191230130116564](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230130116564.png)

Ø位扩展

![image-20191230130039600](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230130039600.png)

Ø字、位扩展

![image-20191230130209883](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230130209883.png)

##### 高速缓冲存储器cache

**问题的提出**

Ø解决CPU访存优先级低于I/O的问题

Ø解决CPU和存储器速度差异的矛盾

 **理论基础：局部性原理**

Ø时间局部性原理

Ø空间局部性原理

![image-20191230132156216](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230132156216.png)

![image-20191230132510997](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230132510997.png)

##### cache替换算法

先进先出（FIFO）算法

最近最少使用算法

随机算法

##### cache一致性

![image-20191230132947421](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230132947421.png)

##### cache的地址映像

**直接映像：某一主存块只能映像到唯一缓存块。映像方式简单，但是不够灵活，容易导致块冲突。**

**全相联映像：某一主存块可映射到任一缓存块，最灵活，不易冲突，但成本高。**

**组相联映像：某一主存块可映射到某一组中的任一块，兼顾了灵活性和成本。**

![image-20191230132648542](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230132648542.png)

![image-20191230132721925](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230132721925.png)

![image-20191230132738267](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230132738267.png)

##### 提高访存速度的措施

**调整主存结构**

Ø单体多字

Ø多体并行

**采用高速存储器部件**

**采用高速缓冲存储器构成** **cache－主存 层次**

##### 调整主存结构

![image-20191230140648708](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230140648708.png)

2.多体并行系统：

存储器由多个存储器构成，各存储体有相同的容量和存取速度，独立的地址寄存器、数据寄存器、地址译码、驱动电路、读写电路等。

![image-20191230141007612](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230141007612.png)

![image-20191230141048878](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230141048878.png)

![image-20191230141207034](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230141207034.png)

##### 数据校验码

码距：一种编码体系中，任意两组合法编码之间不同的二进制位数的最小值，叫做这种编码的码距。

码距决定了编码的纠错和检错能力

**奇偶校验码、循环冗余校验码、海明码**

校验码用于数据传输、存储的过程中，确保信息正确。

![image-20191230204220619](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230204220619.png)

![image-20191230203754025](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230203754025.png)

**循环冗余校验CRC(Cyclic Redundancy Check)码的工作原理**

Ø在K位信息码后再拼接r位的校验码，整个编码长度为N位，这种编码又叫（N，K）码。

Ø对于一个给定的码，可以证明存在一个最高次幂为N-K=R的多项式G(x)。根据G(x)可以生成r位校验码，而G(x)叫做这个CRC码的生成多项式。

**用途：发现并纠正信息存储或传送过程中出现的错误**

![image-20191230204045135](https://cdn.jsdelivr.net/gh/siyuanzhou/pic@master/pic/2017-02-13-%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86%E5%A4%8D%E4%B9%A0/image-20191230204045135.png)

