////////////////////////////////////////////////////////////////////////////////
// Comments                                                                   //
////////////////////////////////////////////////////////////////////////////////

/*
 * Block comments
 * More comments
 */

+incdir+../../../../rtl/verilog/pkg/

//=============================================================================
// Intermediate comments
//=============================================================================

+incdir+../../../../bench/verilog/stainlesssteel/

../../../../bench/verilog/stainlesssteel/ram_d1.sv
../../../../bench/verilog/stainlesssteel/ram_d2.sv
../../../../bench/verilog/stainlesssteel/ram_dp.sv
../../../../bench/verilog/stainlesssteel/ram_p2.sv
../../../../bench/verilog/stainlesssteel/ram_sp.sv
../../../../bench/verilog/stainlesssteel/glbl.sv
../../../../bench/verilog/stainlesssteel/m_debug.sv
../../../../bench/verilog/stainlesssteel/m_testbench.sv


//=============================================================================
// Further comments
//=============================================================================

../../../../rtl/verilog/soc/m_soc.sv
../../../../rtl/verilog/soc/m_io_cell.sv

