---
tags:
  - category/lecture
  - status/finished
  - topic/architettura-degli-elaboratori
date: 28-09-2023 13:06:53
teacher: ivan.lanese@unibo.it
mod: 1
---
# Lezione
---
## Concetti
- immagine [[Multiplexer]] ed espressione booleana
- PLA (Programmable Logic Array)
	- circuiti universali pre-costruiti per adattarsi alla [[Forma canonica booleana|forma canonica]]
		- composta da $n$ ingressi per ogni _mintermine_ raccolti nei vari [[AND]] e un [[OR]] finale che somma i mintermini
	- per ogni ingresso ci sono due possibilità, ingresso normale e ingresso negato --> si rompe il fusibile dell'ingresso opposto a quello voluto per ottenere il mintermine giusto
- progetto nand2tetris
	- si va a livelli --> 4 fasi
	- prima parte
		- costruire multiplexer con le NAND
		- lo faremo con linguaggio **HDL** (Hardware Description Language)[^1], per descrivere un circuito e testarlo
		- il comportamento dei circuiti scritti in HDL sono testabili in HardwareSimulator
		- workflow di HardwareSimulator[^2]
			- si prepara l'HDL
			- si prepara il .TST (file che contiene le istruzioni per il testing delle componenti), che comprende il .CMP (tabella di verità per il testing delle componenti)
		- suddiviso in consegne
			- prime 6 consegne
				- [[HDL]] Circuiti logici di base (0.5 punti)
				- [[HDL]] Adder e ALU (0.5 punti)
				- [[HDL]] Registri e RAM (0.5 punti)
				- [[HDL]] Memorie e CPU (0.5 punti)
				- [[C]] assemblatore (1.5 punti)
				- [[C]] compilatore (1.5 punti)
			- [[C]] bonus
		- modalità di consegna
			-  .zip di SOLO gli HDL completati
- bus multi-bit
	- a volte singole connessioni sono a più bit, e non si fanno tutti i collegamenti per evitare di impazzire
	- in HDL possiamo usare la stessa notazione _a mo' di array_
		- si possono prendere in ingresso e passare in uscita bus multi-bit
		- si può accedere anche a fili _singoli_ con `a[0]`
		- si può accedere a _range_ di fili con `a[0..7]`
	- es.
```hdl
CHIP Add16 {
	IN a[16], b[16];
	OUT out[16];

	PARTS:
	// ...
}
```
e poi
```hdl
CHIP Add3Way16 {
	IN a[16], b[16], c[16];
	OUT out[16];

	PARTS:
		Add16(a=a, b=b, out=temp);
		Add16(a=temp, b=c, out=out);
}
```

## Domande

## Referenze
[^1]: [documentazione HDL](https://virtuale.unibo.it/pluginfile.php/1695567/mod_resource/content/1/Hardware_Description_Language.pdf)
[^2]: [documentazione HardwareSimulator](https://virtuale.unibo.it/pluginfile.php/1695569/mod_resource/content/1/Hardware_Simulator_Tutorial.pdf)