TimeQuest Timing Analyzer report for pratica2
Sat Oct 08 00:54:09 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Setup: 'Tstep_Q.T1'
 13. Slow Model Setup: 'regn:reg_IR|dado[10]'
 14. Slow Model Setup: 'Tstep_Q.T4'
 15. Slow Model Hold: 'Tstep_Q.T4'
 16. Slow Model Hold: 'regn:reg_IR|dado[10]'
 17. Slow Model Hold: 'Clock'
 18. Slow Model Hold: 'Tstep_Q.T1'
 19. Slow Model Recovery: 'regn:reg_IR|dado[10]'
 20. Slow Model Removal: 'regn:reg_IR|dado[10]'
 21. Slow Model Minimum Pulse Width: 'Clock'
 22. Slow Model Minimum Pulse Width: 'Tstep_Q.T1'
 23. Slow Model Minimum Pulse Width: 'Tstep_Q.T4'
 24. Slow Model Minimum Pulse Width: 'regn:reg_IR|dado[10]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'Clock'
 35. Fast Model Setup: 'Tstep_Q.T1'
 36. Fast Model Setup: 'Tstep_Q.T4'
 37. Fast Model Setup: 'regn:reg_IR|dado[10]'
 38. Fast Model Hold: 'Tstep_Q.T4'
 39. Fast Model Hold: 'regn:reg_IR|dado[10]'
 40. Fast Model Hold: 'Clock'
 41. Fast Model Hold: 'Tstep_Q.T1'
 42. Fast Model Recovery: 'regn:reg_IR|dado[10]'
 43. Fast Model Removal: 'regn:reg_IR|dado[10]'
 44. Fast Model Minimum Pulse Width: 'Clock'
 45. Fast Model Minimum Pulse Width: 'Tstep_Q.T1'
 46. Fast Model Minimum Pulse Width: 'Tstep_Q.T4'
 47. Fast Model Minimum Pulse Width: 'regn:reg_IR|dado[10]'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pratica2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                ;
; regn:reg_IR|dado[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regn:reg_IR|dado[10] } ;
; Tstep_Q.T1           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Tstep_Q.T1 }           ;
; Tstep_Q.T4           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Tstep_Q.T4 }           ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+-----------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                     ;
+----------+-----------------+----------------------+-------------------------+
; Fmax     ; Restricted Fmax ; Clock Name           ; Note                    ;
+----------+-----------------+----------------------+-------------------------+
; INF MHz  ; 152.39 MHz      ; Tstep_Q.T4           ; limit due to hold check ;
; INF MHz  ; 158.53 MHz      ; regn:reg_IR|dado[10] ; limit due to hold check ;
; 56.7 MHz ; 56.7 MHz        ; Clock                ;                         ;
+----------+-----------------+----------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------+
; Slow Model Setup Summary                       ;
+----------------------+---------+---------------+
; Clock                ; Slack   ; End Point TNS ;
+----------------------+---------+---------------+
; Clock                ; -11.957 ; -1392.935     ;
; Tstep_Q.T1           ; -3.693  ; -13.203       ;
; regn:reg_IR|dado[10] ; -1.910  ; -9.911        ;
; Tstep_Q.T4           ; -1.789  ; -7.866        ;
+----------------------+---------+---------------+


+-----------------------------------------------+
; Slow Model Hold Summary                       ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Tstep_Q.T4           ; -3.281 ; -12.261       ;
; regn:reg_IR|dado[10] ; -3.154 ; -14.625       ;
; Clock                ; -2.685 ; -9.278        ;
; Tstep_Q.T1           ; -1.377 ; -4.645        ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Slow Model Recovery Summary                   ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; regn:reg_IR|dado[10] ; -2.789 ; -16.412       ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow Model Removal Summary                   ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; regn:reg_IR|dado[10] ; 0.928 ; 0.000         ;
+----------------------+-------+---------------+


+-----------------------------------------------+
; Slow Model Minimum Pulse Width Summary        ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Clock                ; -2.000 ; -387.610      ;
; Tstep_Q.T1           ; 0.500  ; 0.000         ;
; Tstep_Q.T4           ; 0.500  ; 0.000         ;
; regn:reg_IR|dado[10] ; 0.500  ; 0.000         ;
+----------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                         ;
+---------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -11.957 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.069     ; 12.924     ;
; -11.957 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.069     ; 12.924     ;
; -11.957 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.069     ; 12.924     ;
; -11.957 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.069     ; 12.924     ;
; -11.957 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.069     ; 12.924     ;
; -11.957 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.069     ; 12.924     ;
; -11.957 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.069     ; 12.924     ;
; -11.957 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.069     ; 12.924     ;
; -11.957 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.069     ; 12.924     ;
; -11.743 ; Select[0]                                                                                                   ; F:F_1|f             ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.686     ; 10.093     ;
; -11.739 ; Select[1]                                                                                                   ; F:F_1|f             ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.697     ; 10.078     ;
; -11.262 ; Select[3]                                                                                                   ; F:F_1|f             ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.577     ; 9.721      ;
; -10.605 ; regn:reg_2|dado[0]                                                                                          ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; 0.028      ; 11.669     ;
; -10.600 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.567     ;
; -10.600 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.567     ;
; -10.600 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.567     ;
; -10.600 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.567     ;
; -10.600 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.567     ;
; -10.600 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.567     ;
; -10.600 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.567     ;
; -10.600 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.567     ;
; -10.600 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.567     ;
; -10.542 ; Select[2]                                                                                                   ; F:F_1|f             ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.852     ; 8.726      ;
; -10.440 ; Select[1]                                                                                                   ; regn:reg_G|dado[14] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.688     ; 8.788      ;
; -10.392 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.359     ;
; -10.392 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.359     ;
; -10.392 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.359     ;
; -10.392 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.359     ;
; -10.392 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.359     ;
; -10.392 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.359     ;
; -10.392 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.359     ;
; -10.392 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.359     ;
; -10.392 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 11.359     ;
; -10.349 ; Select[0]                                                                                                   ; regn:reg_G|dado[15] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.686     ; 8.699      ;
; -10.344 ; regn:reg_2|dado[7]                                                                                          ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.006     ; 11.374     ;
; -10.330 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.060     ; 11.306     ;
; -10.330 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.060     ; 11.306     ;
; -10.330 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.060     ; 11.306     ;
; -10.330 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.060     ; 11.306     ;
; -10.330 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.060     ; 11.306     ;
; -10.330 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.060     ; 11.306     ;
; -10.330 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.060     ; 11.306     ;
; -10.330 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.060     ; 11.306     ;
; -10.330 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.060     ; 11.306     ;
; -10.311 ; Select[0]                                                                                                   ; regn:reg_G|dado[14] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.677     ; 8.670      ;
; -10.306 ; Select[1]                                                                                                   ; regn:reg_G|dado[15] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.697     ; 8.645      ;
; -10.178 ; Select[0]                                                                                                   ; regn:reg_G|dado[12] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.686     ; 8.528      ;
; -10.110 ; Select[1]                                                                                                   ; regn:reg_G|dado[12] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.697     ; 8.449      ;
; -10.062 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 11.034     ;
; -10.062 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 11.034     ;
; -10.062 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 11.034     ;
; -10.062 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 11.034     ;
; -10.062 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 11.034     ;
; -10.062 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 11.034     ;
; -10.062 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 11.034     ;
; -10.062 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 11.034     ;
; -10.062 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 11.034     ;
; -10.047 ; regn:reg_2|dado[6]                                                                                          ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; 0.028      ; 11.111     ;
; -10.029 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.996     ;
; -10.029 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.996     ;
; -10.029 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.996     ;
; -10.029 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.996     ;
; -10.029 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.996     ;
; -10.029 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.996     ;
; -10.029 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.996     ;
; -10.029 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.996     ;
; -10.029 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.996     ;
; -10.004 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.971     ;
; -10.004 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.971     ;
; -10.004 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.971     ;
; -10.004 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.971     ;
; -10.004 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.971     ;
; -10.004 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.971     ;
; -10.004 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.971     ;
; -10.004 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.971     ;
; -10.004 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 10.971     ;
; -9.993  ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 10.965     ;
; -9.993  ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 10.965     ;
; -9.993  ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 10.965     ;
; -9.993  ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 10.965     ;
; -9.993  ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 10.965     ;
; -9.993  ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 10.965     ;
; -9.993  ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 10.965     ;
; -9.993  ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 10.965     ;
; -9.993  ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 10.965     ;
; -9.991  ; regn:reg_3|dado[0]                                                                                          ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; 0.019      ; 11.046     ;
; -9.905  ; Select[3]                                                                                                   ; regn:reg_G|dado[15] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.577     ; 8.364      ;
; -9.902  ; regn:reg_5|dado[14]                                                                                         ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; 0.023      ; 10.961     ;
; -9.896  ; regn:reg_2|dado[2]                                                                                          ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; 0.028      ; 10.960     ;
; -9.891  ; regn:reg_2|dado[3]                                                                                          ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; 0.028      ; 10.955     ;
; -9.839  ; regn:reg_3|dado[6]                                                                                          ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; 0.019      ; 10.894     ;
; -9.839  ; Select[0]                                                                                                   ; F:F_1|f             ; Tstep_Q.T1   ; Clock       ; 1.000        ; -0.782     ; 10.093     ;
; -9.835  ; Select[1]                                                                                                   ; F:F_1|f             ; Tstep_Q.T1   ; Clock       ; 1.000        ; -0.793     ; 10.078     ;
; -9.831  ; Select[1]                                                                                                   ; regn:reg_G|dado[13] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.697     ; 8.170      ;
; -9.811  ; Select[0]                                                                                                   ; regn:reg_G|dado[10] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.681     ; 8.166      ;
; -9.778  ; Select[0]                                                                                                   ; regn:reg_G|dado[13] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.686     ; 8.128      ;
; -9.768  ; Select[1]                                                                                                   ; regn:reg_G|dado[10] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.692     ; 8.112      ;
; -9.762  ; regn:reg_2|dado[1]                                                                                          ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.006     ; 10.792     ;
; -9.753  ; Select[0]                                                                                                   ; regn:reg_G|dado[1]  ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.686     ; 8.103      ;
; -9.742  ; Select[0]                                                                                                   ; regn:reg_G|dado[11] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.681     ; 8.097      ;
+---------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Tstep_Q.T1'                                                                                          ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; -3.693 ; Tstep_Q.T5           ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.184      ; 3.815      ;
; -3.576 ; regn:reg_IR|dado[13] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.188      ; 3.702      ;
; -3.406 ; regn:reg_IR|dado[15] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.190      ; 3.534      ;
; -3.254 ; Tstep_Q.T5           ; Select[3] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.075      ; 3.465      ;
; -3.253 ; regn:reg_IR|dado[15] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.201      ; 3.433      ;
; -3.197 ; regn:reg_IR|dado[12] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.188      ; 3.323      ;
; -3.160 ; regn:reg_IR|dado[12] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.079      ; 3.375      ;
; -3.107 ; Tstep_Q.T5           ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.195      ; 3.281      ;
; -3.105 ; regn:reg_IR|dado[13] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.079      ; 3.320      ;
; -3.003 ; regn:reg_IR|dado[2]  ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.947      ; 3.816      ;
; -2.990 ; regn:reg_IR|dado[13] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.199      ; 3.168      ;
; -2.964 ; regn:reg_IR|dado[14] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.354      ; 3.184      ;
; -2.963 ; regn:reg_IR|dado[15] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.356      ; 3.185      ;
; -2.960 ; regn:reg_IR|dado[12] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.199      ; 3.138      ;
; -2.884 ; regn:reg_IR|dado[14] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.079      ; 3.099      ;
; -2.876 ; regn:reg_IR|dado[0]  ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.781      ; 3.595      ;
; -2.824 ; regn:reg_IR|dado[13] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.354      ; 3.044      ;
; -2.785 ; regn:reg_IR|dado[14] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.199      ; 2.963      ;
; -2.697 ; regn:reg_IR|dado[9]  ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.188      ; 2.823      ;
; -2.664 ; regn:reg_IR|dado[11] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.354      ; 2.884      ;
; -2.611 ; regn:reg_IR|dado[12] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.354      ; 2.831      ;
; -2.304 ; regn:reg_IR|dado[14] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.188      ; 2.430      ;
; -2.297 ; regn:reg_IR|dado[15] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.081      ; 2.514      ;
; -2.221 ; Tstep_Q.T3           ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.788      ; 2.947      ;
; -2.058 ; regn:reg_IR|dado[1]  ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.792      ; 2.829      ;
; -2.033 ; Tstep_Q.T3           ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.954      ; 2.853      ;
; -1.933 ; Tstep_Q.T3           ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.799      ; 2.711      ;
; -1.909 ; Tstep_Q.T0           ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.788      ; 2.635      ;
; -1.833 ; Tstep_Q.T0           ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.799      ; 2.611      ;
; -1.820 ; Tstep_Q.T3           ; Select[3] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.679      ; 2.635      ;
; -1.199 ; Tstep_Q.T0           ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.954      ; 2.019      ;
; 0.163  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.500        ; 3.462      ; 2.987      ;
; 0.194  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.500        ; 3.473      ; 3.008      ;
; 0.509  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.500        ; 3.353      ; 2.730      ;
; 0.543  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.500        ; 3.628      ; 2.701      ;
; 0.618  ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T1  ; 0.500        ; 3.473      ; 2.584      ;
; 0.663  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 1.000        ; 3.462      ; 2.987      ;
; 0.694  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 1.000        ; 3.473      ; 3.008      ;
; 1.009  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 1.000        ; 3.353      ; 2.730      ;
; 1.043  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 1.000        ; 3.628      ; 2.701      ;
; 1.118  ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T1  ; 1.000        ; 3.473      ; 2.584      ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'regn:reg_IR|dado[10]'                                                                                                 ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; -1.910 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[3] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.762      ; 2.124      ;
; -1.539 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.768      ; 2.221      ;
; -1.534 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.784      ; 2.257      ;
; -1.363 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.886      ; 2.124      ;
; -1.356 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.768      ; 2.038      ;
; -1.248 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.886      ; 2.005      ;
; -1.174 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[6] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.835      ; 1.872      ;
; -1.143 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.797      ; 1.793      ;
; -1.127 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.784      ; 1.850      ;
; -0.934 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.797      ; 1.584      ;
; -0.910 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.886      ; 1.667      ;
; -0.735 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.886      ; 1.496      ;
; 1.250  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 4.036      ; 1.988      ;
; 1.414  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 4.042      ; 2.292      ;
; 1.600  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 4.109      ; 2.122      ;
; 1.750  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 4.036      ; 1.988      ;
; 1.828  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 4.160      ; 1.953      ;
; 1.854  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 4.160      ; 1.931      ;
; 1.914  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 4.042      ; 2.292      ;
; 2.100  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 4.109      ; 2.122      ;
; 2.328  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 4.160      ; 1.953      ;
; 2.354  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 4.160      ; 1.931      ;
; 2.507  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 4.071      ; 1.167      ;
; 3.007  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 4.071      ; 1.167      ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Tstep_Q.T4'                                                                                          ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; -1.789 ; Tstep_Q.T5           ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.088      ; 3.815      ;
; -1.693 ; regn:reg_IR|dado[13] ; ALU_op[0] ; Clock                ; Tstep_Q.T4  ; 0.500        ; 0.472      ; 1.708      ;
; -1.672 ; regn:reg_IR|dado[13] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.092      ; 3.702      ;
; -1.542 ; regn:reg_IR|dado[14] ; ALU_op[0] ; Clock                ; Tstep_Q.T4  ; 0.500        ; 0.472      ; 1.557      ;
; -1.502 ; regn:reg_IR|dado[15] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.094      ; 3.534      ;
; -1.350 ; Tstep_Q.T5           ; Select[3] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.979      ; 3.465      ;
; -1.349 ; regn:reg_IR|dado[15] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.105      ; 3.433      ;
; -1.293 ; regn:reg_IR|dado[12] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.092      ; 3.323      ;
; -1.256 ; regn:reg_IR|dado[12] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.983      ; 3.375      ;
; -1.203 ; Tstep_Q.T5           ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.099      ; 3.281      ;
; -1.201 ; regn:reg_IR|dado[13] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.983      ; 3.320      ;
; -1.099 ; regn:reg_IR|dado[2]  ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.851      ; 3.816      ;
; -1.086 ; regn:reg_IR|dado[13] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.103      ; 3.168      ;
; -1.060 ; regn:reg_IR|dado[14] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.258      ; 3.184      ;
; -1.059 ; regn:reg_IR|dado[15] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.260      ; 3.185      ;
; -1.056 ; regn:reg_IR|dado[12] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.103      ; 3.138      ;
; -0.980 ; regn:reg_IR|dado[14] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.983      ; 3.099      ;
; -0.972 ; regn:reg_IR|dado[0]  ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.685      ; 3.595      ;
; -0.920 ; regn:reg_IR|dado[13] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.258      ; 3.044      ;
; -0.881 ; regn:reg_IR|dado[14] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.103      ; 2.963      ;
; -0.793 ; regn:reg_IR|dado[9]  ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.092      ; 2.823      ;
; -0.760 ; regn:reg_IR|dado[11] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.258      ; 2.884      ;
; -0.707 ; regn:reg_IR|dado[12] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.258      ; 2.831      ;
; -0.586 ; regn:reg_IR|dado[15] ; ALU_op[1] ; Clock                ; Tstep_Q.T4  ; 0.500        ; 0.340      ; 0.573      ;
; -0.400 ; regn:reg_IR|dado[14] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.092      ; 2.430      ;
; -0.393 ; regn:reg_IR|dado[15] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.985      ; 2.514      ;
; -0.317 ; Tstep_Q.T3           ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.692      ; 2.947      ;
; -0.154 ; regn:reg_IR|dado[1]  ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.696      ; 2.829      ;
; -0.129 ; Tstep_Q.T3           ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.858      ; 2.853      ;
; -0.029 ; Tstep_Q.T3           ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.703      ; 2.711      ;
; -0.005 ; Tstep_Q.T0           ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.692      ; 2.635      ;
; 0.071  ; Tstep_Q.T0           ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.703      ; 2.611      ;
; 0.084  ; Tstep_Q.T3           ; Select[3] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.583      ; 2.635      ;
; 0.705  ; Tstep_Q.T0           ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 2.858      ; 2.019      ;
; 2.067  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.500        ; 5.366      ; 2.987      ;
; 2.098  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.500        ; 5.377      ; 3.008      ;
; 2.413  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.500        ; 5.257      ; 2.730      ;
; 2.447  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.500        ; 5.532      ; 2.701      ;
; 2.522  ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T4  ; 0.500        ; 5.377      ; 2.584      ;
; 2.567  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 1.000        ; 5.366      ; 2.987      ;
; 2.598  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 1.000        ; 5.377      ; 3.008      ;
; 2.913  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 1.000        ; 5.257      ; 2.730      ;
; 2.947  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 1.000        ; 5.532      ; 2.701      ;
; 3.022  ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T4  ; 1.000        ; 5.377      ; 2.584      ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Tstep_Q.T4'                                                                                           ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; -3.281 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.532      ; 2.501      ;
; -3.225 ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T4  ; 0.000        ; 5.377      ; 2.402      ;
; -3.045 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.257      ; 2.462      ;
; -2.781 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.532      ; 2.501      ;
; -2.748 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.377      ; 2.879      ;
; -2.725 ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T4  ; -0.500       ; 5.377      ; 2.402      ;
; -2.710 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.366      ; 2.906      ;
; -2.545 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.257      ; 2.462      ;
; -2.248 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.377      ; 2.879      ;
; -2.210 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.366      ; 2.906      ;
; -1.227 ; regn:reg_IR|dado[2]  ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.851      ; 1.624      ;
; -0.839 ; Tstep_Q.T0           ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.858      ; 2.019      ;
; -0.481 ; Tstep_Q.T3           ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.858      ; 2.377      ;
; -0.366 ; regn:reg_IR|dado[0]  ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.685      ; 2.319      ;
; -0.268 ; regn:reg_IR|dado[1]  ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.696      ; 2.428      ;
; -0.118 ; Tstep_Q.T3           ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.703      ; 2.585      ;
; -0.092 ; Tstep_Q.T0           ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.703      ; 2.611      ;
; -0.057 ; Tstep_Q.T0           ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.692      ; 2.635      ;
; 0.052  ; Tstep_Q.T3           ; Select[3] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.583      ; 2.635      ;
; 0.068  ; regn:reg_IR|dado[12] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.258      ; 2.326      ;
; 0.157  ; regn:reg_IR|dado[13] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.258      ; 2.415      ;
; 0.165  ; regn:reg_IR|dado[14] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.092      ; 2.257      ;
; 0.173  ; Tstep_Q.T3           ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.692      ; 2.865      ;
; 0.251  ; regn:reg_IR|dado[11] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.258      ; 2.509      ;
; 0.307  ; regn:reg_IR|dado[9]  ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.092      ; 2.399      ;
; 0.529  ; regn:reg_IR|dado[15] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.985      ; 2.514      ;
; 0.569  ; regn:reg_IR|dado[14] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.258      ; 2.827      ;
; 0.584  ; regn:reg_IR|dado[13] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.092      ; 2.676      ;
; 0.651  ; regn:reg_IR|dado[15] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.260      ; 2.911      ;
; 0.673  ; regn:reg_IR|dado[13] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.103      ; 2.776      ;
; 0.733  ; regn:reg_IR|dado[15] ; ALU_op[1] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.340      ; 0.573      ;
; 0.848  ; regn:reg_IR|dado[12] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.092      ; 2.940      ;
; 0.860  ; regn:reg_IR|dado[14] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.103      ; 2.963      ;
; 0.929  ; regn:reg_IR|dado[12] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.103      ; 3.032      ;
; 0.979  ; regn:reg_IR|dado[14] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.983      ; 2.962      ;
; 1.016  ; regn:reg_IR|dado[15] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.105      ; 3.121      ;
; 1.128  ; regn:reg_IR|dado[12] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.983      ; 3.111      ;
; 1.164  ; regn:reg_IR|dado[15] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.094      ; 3.258      ;
; 1.182  ; Tstep_Q.T5           ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.099      ; 3.281      ;
; 1.337  ; regn:reg_IR|dado[13] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.983      ; 3.320      ;
; 1.486  ; Tstep_Q.T5           ; Select[3] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.979      ; 3.465      ;
; 1.585  ; regn:reg_IR|dado[14] ; ALU_op[0] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.472      ; 1.557      ;
; 1.727  ; Tstep_Q.T5           ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 2.088      ; 3.815      ;
; 1.736  ; regn:reg_IR|dado[13] ; ALU_op[0] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.472      ; 1.708      ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'regn:reg_IR|dado[10]'                                                                                                  ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; -3.154 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 4.071      ; 1.167      ;
; -2.654 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 4.071      ; 1.167      ;
; -2.479 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 4.160      ; 1.931      ;
; -2.457 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 4.160      ; 1.953      ;
; -2.298 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 4.036      ; 1.988      ;
; -2.237 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 4.109      ; 2.122      ;
; -2.000 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 4.042      ; 2.292      ;
; -1.979 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 4.160      ; 1.931      ;
; -1.957 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 4.160      ; 1.953      ;
; -1.798 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 4.036      ; 1.988      ;
; -1.737 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 4.109      ; 2.122      ;
; -1.500 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 4.042      ; 2.292      ;
; 0.610  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.886      ; 1.496      ;
; 0.781  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.886      ; 1.667      ;
; 0.787  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.797      ; 1.584      ;
; 0.996  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.797      ; 1.793      ;
; 1.037  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[6] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.835      ; 1.872      ;
; 1.066  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.784      ; 1.850      ;
; 1.119  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.886      ; 2.005      ;
; 1.238  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.886      ; 2.124      ;
; 1.270  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.768      ; 2.038      ;
; 1.362  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[3] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.762      ; 2.124      ;
; 1.453  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.768      ; 2.221      ;
; 1.473  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.784      ; 2.257      ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                        ;
+--------+----------------------------+-------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                     ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; -2.685 ; Tstep_Q.T1                 ; Tstep_Q.T2                                                                                                  ; Tstep_Q.T1           ; Clock       ; 0.000        ; 3.278      ; 1.109      ;
; -2.185 ; Tstep_Q.T1                 ; Tstep_Q.T2                                                                                                  ; Tstep_Q.T1           ; Clock       ; -0.500       ; 3.278      ; 1.109      ;
; -1.758 ; Tstep_Q.T4                 ; Tstep_Q.T5                                                                                                  ; Tstep_Q.T4           ; Clock       ; 0.000        ; 3.278      ; 2.036      ;
; -1.258 ; Tstep_Q.T4                 ; Tstep_Q.T5                                                                                                  ; Tstep_Q.T4           ; Clock       ; -0.500       ; 3.278      ; 2.036      ;
; -0.950 ; regn:reg_IR|dado[10]       ; Tstep_Q.T5                                                                                                  ; regn:reg_IR|dado[10] ; Clock       ; 0.000        ; 3.278      ; 2.844      ;
; -0.661 ; Tstep_Q.T4                 ; regn:reg_G|dado[6]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.666      ; 2.521      ;
; -0.555 ; regn:reg_IR|dado[10]       ; Tstep_Q.T4                                                                                                  ; regn:reg_IR|dado[10] ; Clock       ; 0.000        ; 2.674      ; 2.635      ;
; -0.529 ; Tstep_Q.T4                 ; Tstep_Q.T0                                                                                                  ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.674      ; 2.661      ;
; -0.450 ; regn:reg_IR|dado[10]       ; Tstep_Q.T5                                                                                                  ; regn:reg_IR|dado[10] ; Clock       ; -0.500       ; 3.278      ; 2.844      ;
; -0.405 ; Tstep_Q.T4                 ; regn:reg_G|dado[2]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.674      ; 2.785      ;
; -0.370 ; Tstep_Q.T4                 ; regn:reg_G|dado[13]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.680      ; 2.826      ;
; -0.370 ; Tstep_Q.T4                 ; regn:reg_G|dado[12]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.680      ; 2.826      ;
; -0.370 ; Tstep_Q.T4                 ; regn:reg_G|dado[1]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.680      ; 2.826      ;
; -0.370 ; Tstep_Q.T4                 ; regn:reg_G|dado[15]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.680      ; 2.826      ;
; -0.370 ; Tstep_Q.T4                 ; regn:reg_G|dado[4]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.680      ; 2.826      ;
; -0.350 ; Tstep_Q.T4                 ; regn:reg_G|dado[14]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.689      ; 2.855      ;
; -0.346 ; Tstep_Q.T4                 ; regn:reg_G|dado[11]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.685      ; 2.855      ;
; -0.161 ; Tstep_Q.T4                 ; regn:reg_G|dado[6]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.666      ; 2.521      ;
; -0.139 ; Tstep_Q.T4                 ; regn:reg_G|dado[10]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.685      ; 3.062      ;
; -0.055 ; regn:reg_IR|dado[10]       ; Tstep_Q.T4                                                                                                  ; regn:reg_IR|dado[10] ; Clock       ; -0.500       ; 2.674      ; 2.635      ;
; -0.029 ; Tstep_Q.T4                 ; Tstep_Q.T0                                                                                                  ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.674      ; 2.661      ;
; -0.013 ; regn:reg_IR|dado[10]       ; Tstep_Q.T0                                                                                                  ; regn:reg_IR|dado[10] ; Clock       ; 0.000        ; 2.674      ; 3.177      ;
; 0.045  ; Tstep_Q.T4                 ; W:wren|w                                                                                                    ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.691      ; 3.252      ;
; 0.095  ; Tstep_Q.T4                 ; regn:reg_G|dado[2]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.674      ; 2.785      ;
; 0.130  ; Tstep_Q.T4                 ; regn:reg_G|dado[13]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.680      ; 2.826      ;
; 0.130  ; Tstep_Q.T4                 ; regn:reg_G|dado[12]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.680      ; 2.826      ;
; 0.130  ; Tstep_Q.T4                 ; regn:reg_G|dado[1]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.680      ; 2.826      ;
; 0.130  ; Tstep_Q.T4                 ; regn:reg_G|dado[15]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.680      ; 2.826      ;
; 0.130  ; Tstep_Q.T4                 ; regn:reg_G|dado[4]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.680      ; 2.826      ;
; 0.150  ; Tstep_Q.T4                 ; regn:reg_G|dado[14]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.689      ; 2.855      ;
; 0.154  ; Tstep_Q.T4                 ; regn:reg_G|dado[11]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.685      ; 2.855      ;
; 0.178  ; Tstep_Q.T4                 ; regn:reg_G|dado[8]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.692      ; 3.386      ;
; 0.206  ; Tstep_Q.T4                 ; regn:reg_G|dado[0]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.694      ; 3.416      ;
; 0.361  ; Tstep_Q.T4                 ; regn:DOUT|dado[12]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.693      ; 3.570      ;
; 0.361  ; Tstep_Q.T4                 ; regn:DOUT|dado[5]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.693      ; 3.570      ;
; 0.361  ; Tstep_Q.T4                 ; regn:DOUT|dado[4]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.693      ; 3.570      ;
; 0.361  ; Tstep_Q.T4                 ; regn:DOUT|dado[3]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.693      ; 3.570      ;
; 0.361  ; Tstep_Q.T4                 ; regn:DOUT|dado[2]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.693      ; 3.570      ;
; 0.361  ; Tstep_Q.T4                 ; regn:DOUT|dado[1]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.693      ; 3.570      ;
; 0.361  ; Tstep_Q.T4                 ; regn:DOUT|dado[0]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.693      ; 3.570      ;
; 0.361  ; Tstep_Q.T4                 ; regn:reg_G|dado[10]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.685      ; 3.062      ;
; 0.384  ; Tstep_Q.T4                 ; regn:DOUT|dado[14]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.690      ; 3.590      ;
; 0.384  ; Tstep_Q.T4                 ; regn:DOUT|dado[13]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.690      ; 3.590      ;
; 0.384  ; Tstep_Q.T4                 ; regn:DOUT|dado[11]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.690      ; 3.590      ;
; 0.384  ; Tstep_Q.T4                 ; regn:DOUT|dado[10]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.690      ; 3.590      ;
; 0.384  ; Tstep_Q.T4                 ; regn:DOUT|dado[8]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.690      ; 3.590      ;
; 0.391  ; Tstep_Q.T0                 ; Tstep_Q.T0                                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.487  ; regn:reg_IR|dado[10]       ; Tstep_Q.T0                                                                                                  ; regn:reg_IR|dado[10] ; Clock       ; -0.500       ; 2.674      ; 3.177      ;
; 0.531  ; programCounter:PC_1|pc[15] ; programCounter:PC_1|pc[15]                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.545  ; Tstep_Q.T4                 ; W:wren|w                                                                                                    ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.691      ; 3.252      ;
; 0.549  ; Tstep_Q.T4                 ; regn:reg_G|dado[7]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.679      ; 3.744      ;
; 0.549  ; Tstep_Q.T4                 ; regn:reg_G|dado[3]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.679      ; 3.744      ;
; 0.575  ; Tstep_Q.T4                 ; F:F_1|f                                                                                                     ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.680      ; 3.771      ;
; 0.668  ; regn:ADDR|dado[3]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; Clock                ; Clock       ; 0.000        ; 0.058      ; 0.960      ;
; 0.670  ; regn:ADDR|dado[4]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; Clock                ; Clock       ; 0.000        ; 0.058      ; 0.962      ;
; 0.671  ; regn:ADDR|dado[6]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; Clock                ; Clock       ; 0.000        ; 0.058      ; 0.963      ;
; 0.672  ; regn:ADDR|dado[5]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; Clock                ; Clock       ; 0.000        ; 0.058      ; 0.964      ;
; 0.674  ; regn:ADDR|dado[2]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; Clock                ; Clock       ; 0.000        ; 0.058      ; 0.966      ;
; 0.677  ; regn:ADDR|dado[1]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; Clock                ; Clock       ; 0.000        ; 0.058      ; 0.969      ;
; 0.678  ; Tstep_Q.T4                 ; regn:reg_G|dado[8]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.692      ; 3.386      ;
; 0.680  ; regn:ADDR|dado[7]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; Clock                ; Clock       ; 0.000        ; 0.058      ; 0.972      ;
; 0.706  ; Tstep_Q.T4                 ; regn:reg_G|dado[0]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.694      ; 3.416      ;
; 0.790  ; regn:reg_6|dado[1]         ; regn:DOUT|dado[1]                                                                                           ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.803  ; programCounter:PC_1|pc[0]  ; programCounter:PC_1|pc[0]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.069      ;
; 0.805  ; programCounter:PC_1|pc[1]  ; programCounter:PC_1|pc[1]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; programCounter:PC_1|pc[2]  ; programCounter:PC_1|pc[2]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; programCounter:PC_1|pc[7]  ; programCounter:PC_1|pc[7]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; programCounter:PC_1|pc[9]  ; programCounter:PC_1|pc[9]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; programCounter:PC_1|pc[13] ; programCounter:PC_1|pc[13]                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; programCounter:PC_1|pc[14] ; programCounter:PC_1|pc[14]                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; programCounter:PC_1|pc[11] ; programCounter:PC_1|pc[11]                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; programCounter:PC_1|pc[4]  ; programCounter:PC_1|pc[4]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.838  ; programCounter:PC_1|pc[8]  ; programCounter:PC_1|pc[8]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; programCounter:PC_1|pc[10] ; programCounter:PC_1|pc[10]                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; programCounter:PC_1|pc[12] ; programCounter:PC_1|pc[12]                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; programCounter:PC_1|pc[6]  ; programCounter:PC_1|pc[6]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; programCounter:PC_1|pc[5]  ; programCounter:PC_1|pc[5]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.846  ; programCounter:PC_1|pc[3]  ; programCounter:PC_1|pc[3]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.855  ; Tstep_Q.T3                 ; Tstep_Q.T4                                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.121      ;
; 0.861  ; Tstep_Q.T4                 ; regn:DOUT|dado[12]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.693      ; 3.570      ;
; 0.861  ; Tstep_Q.T4                 ; regn:DOUT|dado[5]                                                                                           ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.693      ; 3.570      ;
; 0.861  ; Tstep_Q.T4                 ; regn:DOUT|dado[4]                                                                                           ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.693      ; 3.570      ;
; 0.861  ; Tstep_Q.T4                 ; regn:DOUT|dado[3]                                                                                           ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.693      ; 3.570      ;
; 0.861  ; Tstep_Q.T4                 ; regn:DOUT|dado[2]                                                                                           ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.693      ; 3.570      ;
; 0.861  ; Tstep_Q.T4                 ; regn:DOUT|dado[1]                                                                                           ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.693      ; 3.570      ;
; 0.861  ; Tstep_Q.T4                 ; regn:DOUT|dado[0]                                                                                           ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.693      ; 3.570      ;
; 0.865  ; Tstep_Q.T4                 ; regn:reg_G|dado[9]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.689      ; 4.070      ;
; 0.884  ; Tstep_Q.T4                 ; regn:DOUT|dado[14]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.690      ; 3.590      ;
; 0.884  ; Tstep_Q.T4                 ; regn:DOUT|dado[13]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.690      ; 3.590      ;
; 0.884  ; Tstep_Q.T4                 ; regn:DOUT|dado[11]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.690      ; 3.590      ;
; 0.884  ; Tstep_Q.T4                 ; regn:DOUT|dado[10]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.690      ; 3.590      ;
; 0.884  ; Tstep_Q.T4                 ; regn:DOUT|dado[8]                                                                                           ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.690      ; 3.590      ;
; 0.887  ; regn:DOUT|dado[11]         ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg11 ; Clock                ; Clock       ; 0.000        ; 0.058      ; 1.179      ;
; 0.887  ; Tstep_Q.T4                 ; regn:DOUT|dado[9]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.685      ; 4.088      ;
; 0.887  ; Tstep_Q.T4                 ; regn:DOUT|dado[6]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.685      ; 4.088      ;
; 0.893  ; regn:DOUT|dado[3]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                ; Clock       ; 0.000        ; 0.055      ; 1.182      ;
; 0.906  ; regn:DOUT|dado[4]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg4  ; Clock                ; Clock       ; 0.000        ; 0.055      ; 1.195      ;
; 0.915  ; regn:reg_6|dado[2]         ; regn:DOUT|dado[2]                                                                                           ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.181      ;
; 0.916  ; regn:reg_6|dado[4]         ; regn:DOUT|dado[4]                                                                                           ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.182      ;
; 0.919  ; regn:reg_6|dado[5]         ; regn:DOUT|dado[5]                                                                                           ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.185      ;
+--------+----------------------------+-------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Tstep_Q.T1'                                                                                           ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; -1.377 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.000        ; 3.628      ; 2.501      ;
; -1.321 ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T1  ; 0.000        ; 3.473      ; 2.402      ;
; -1.141 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.000        ; 3.353      ; 2.462      ;
; -0.877 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T1  ; -0.500       ; 3.628      ; 2.501      ;
; -0.844 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.000        ; 3.473      ; 2.879      ;
; -0.821 ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T1  ; -0.500       ; 3.473      ; 2.402      ;
; -0.806 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.000        ; 3.462      ; 2.906      ;
; -0.641 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T1  ; -0.500       ; 3.353      ; 2.462      ;
; -0.344 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T1  ; -0.500       ; 3.473      ; 2.879      ;
; -0.306 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T1  ; -0.500       ; 3.462      ; 2.906      ;
; 0.677  ; regn:reg_IR|dado[2]  ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.947      ; 1.624      ;
; 1.065  ; Tstep_Q.T0           ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.954      ; 2.019      ;
; 1.423  ; Tstep_Q.T3           ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.954      ; 2.377      ;
; 1.538  ; regn:reg_IR|dado[0]  ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.781      ; 2.319      ;
; 1.636  ; regn:reg_IR|dado[1]  ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.792      ; 2.428      ;
; 1.786  ; Tstep_Q.T3           ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.799      ; 2.585      ;
; 1.812  ; Tstep_Q.T0           ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.799      ; 2.611      ;
; 1.847  ; Tstep_Q.T0           ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.788      ; 2.635      ;
; 1.956  ; Tstep_Q.T3           ; Select[3] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.679      ; 2.635      ;
; 1.972  ; regn:reg_IR|dado[12] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.354      ; 2.326      ;
; 2.061  ; regn:reg_IR|dado[13] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.354      ; 2.415      ;
; 2.069  ; regn:reg_IR|dado[14] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.188      ; 2.257      ;
; 2.077  ; Tstep_Q.T3           ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.788      ; 2.865      ;
; 2.155  ; regn:reg_IR|dado[11] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.354      ; 2.509      ;
; 2.211  ; regn:reg_IR|dado[9]  ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.188      ; 2.399      ;
; 2.433  ; regn:reg_IR|dado[15] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.081      ; 2.514      ;
; 2.473  ; regn:reg_IR|dado[14] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.354      ; 2.827      ;
; 2.488  ; regn:reg_IR|dado[13] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.188      ; 2.676      ;
; 2.555  ; regn:reg_IR|dado[15] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.356      ; 2.911      ;
; 2.577  ; regn:reg_IR|dado[13] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.199      ; 2.776      ;
; 2.752  ; regn:reg_IR|dado[12] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.188      ; 2.940      ;
; 2.764  ; regn:reg_IR|dado[14] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.199      ; 2.963      ;
; 2.833  ; regn:reg_IR|dado[12] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.199      ; 3.032      ;
; 2.883  ; regn:reg_IR|dado[14] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.079      ; 2.962      ;
; 2.920  ; regn:reg_IR|dado[15] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.201      ; 3.121      ;
; 3.032  ; regn:reg_IR|dado[12] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.079      ; 3.111      ;
; 3.068  ; regn:reg_IR|dado[15] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.190      ; 3.258      ;
; 3.086  ; Tstep_Q.T5           ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.195      ; 3.281      ;
; 3.241  ; regn:reg_IR|dado[13] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.079      ; 3.320      ;
; 3.390  ; Tstep_Q.T5           ; Select[3] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.075      ; 3.465      ;
; 3.631  ; Tstep_Q.T5           ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.184      ; 3.815      ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regn:reg_IR|dado[10]'                                                                                      ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; -2.789 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.764      ; 3.005      ;
; -2.693 ; Tstep_Q.T5           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.758      ; 2.903      ;
; -2.589 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.762      ; 2.803      ;
; -2.405 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.770      ; 3.089      ;
; -2.347 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.837      ; 3.047      ;
; -2.321 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.762      ; 2.535      ;
; -2.309 ; Tstep_Q.T5           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.764      ; 2.987      ;
; -2.285 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.888      ; 3.044      ;
; -2.281 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.888      ; 3.044      ;
; -2.251 ; Tstep_Q.T5           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.831      ; 2.945      ;
; -2.235 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.786      ; 2.960      ;
; -2.205 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.768      ; 2.887      ;
; -2.189 ; Tstep_Q.T5           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.882      ; 2.942      ;
; -2.185 ; Tstep_Q.T5           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.882      ; 2.942      ;
; -2.147 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.835      ; 2.845      ;
; -2.139 ; Tstep_Q.T5           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.780      ; 2.858      ;
; -2.136 ; Tstep_Q.T3           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.362      ; 2.950      ;
; -2.085 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.886      ; 2.842      ;
; -2.081 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.886      ; 2.842      ;
; -2.070 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.799      ; 2.722      ;
; -2.044 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.762      ; 2.258      ;
; -2.035 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.784      ; 2.758      ;
; -1.974 ; Tstep_Q.T5           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.793      ; 2.620      ;
; -1.937 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.768      ; 2.619      ;
; -1.879 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.835      ; 2.577      ;
; -1.870 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.797      ; 2.520      ;
; -1.817 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.886      ; 2.574      ;
; -1.813 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.886      ; 2.574      ;
; -1.767 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.784      ; 2.490      ;
; -1.752 ; Tstep_Q.T3           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.368      ; 3.034      ;
; -1.694 ; Tstep_Q.T3           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.435      ; 2.992      ;
; -1.660 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.768      ; 2.342      ;
; -1.632 ; Tstep_Q.T3           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.486      ; 2.989      ;
; -1.628 ; Tstep_Q.T3           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.486      ; 2.989      ;
; -1.602 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.835      ; 2.300      ;
; -1.602 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.797      ; 2.252      ;
; -1.582 ; Tstep_Q.T3           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.384      ; 2.905      ;
; -1.540 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.886      ; 2.297      ;
; -1.536 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.886      ; 2.297      ;
; -1.490 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.784      ; 2.213      ;
; -1.417 ; Tstep_Q.T3           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 1.397      ; 2.667      ;
; -1.325 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.797      ; 1.975      ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regn:reg_IR|dado[10]'                                                                                      ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node           ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; 0.928 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.797      ; 1.725      ;
; 1.161 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.886      ; 2.047      ;
; 1.161 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.886      ; 2.047      ;
; 1.178 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.797      ; 1.975      ;
; 1.179 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.784      ; 1.963      ;
; 1.215 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.835      ; 2.050      ;
; 1.246 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.762      ; 2.008      ;
; 1.251 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.797      ; 2.048      ;
; 1.270 ; Tstep_Q.T3           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.397      ; 2.667      ;
; 1.324 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.768      ; 2.092      ;
; 1.411 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.886      ; 2.297      ;
; 1.411 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.886      ; 2.297      ;
; 1.429 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.784      ; 2.213      ;
; 1.465 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.835      ; 2.300      ;
; 1.484 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.886      ; 2.370      ;
; 1.484 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.886      ; 2.370      ;
; 1.496 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.762      ; 2.258      ;
; 1.502 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.784      ; 2.286      ;
; 1.503 ; Tstep_Q.T3           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.486      ; 2.989      ;
; 1.503 ; Tstep_Q.T3           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.486      ; 2.989      ;
; 1.521 ; Tstep_Q.T3           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.384      ; 2.905      ;
; 1.538 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.835      ; 2.373      ;
; 1.557 ; Tstep_Q.T3           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.435      ; 2.992      ;
; 1.569 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.762      ; 2.331      ;
; 1.574 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.768      ; 2.342      ;
; 1.588 ; Tstep_Q.T3           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.362      ; 2.950      ;
; 1.647 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.768      ; 2.415      ;
; 1.666 ; Tstep_Q.T3           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 1.368      ; 3.034      ;
; 1.783 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.799      ; 2.582      ;
; 1.827 ; Tstep_Q.T5           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.793      ; 2.620      ;
; 2.016 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.888      ; 2.904      ;
; 2.016 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.888      ; 2.904      ;
; 2.034 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.786      ; 2.820      ;
; 2.060 ; Tstep_Q.T5           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.882      ; 2.942      ;
; 2.060 ; Tstep_Q.T5           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.882      ; 2.942      ;
; 2.070 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.837      ; 2.907      ;
; 2.078 ; Tstep_Q.T5           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.780      ; 2.858      ;
; 2.101 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.764      ; 2.865      ;
; 2.114 ; Tstep_Q.T5           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.831      ; 2.945      ;
; 2.145 ; Tstep_Q.T5           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.758      ; 2.903      ;
; 2.179 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.770      ; 2.949      ;
; 2.223 ; Tstep_Q.T5           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.764      ; 2.987      ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; F:F_1|f                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; F:F_1|f                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T0                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T0                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T1                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T1                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T2                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Tstep_Q.T1'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Selector1~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Selector1~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Tstep_Q.T1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Tstep_Q.T1|regout           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Tstep_Q.T4'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ALU_op[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ALU_op[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU_op[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU_op[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ALU_op[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ALU_op[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU_op[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU_op[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regn:reg_IR|dado[10]'                                                                     ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[1]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[1]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[2]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[2]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[4]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[4]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[5]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[5]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; reg_IR|dado[10]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; reg_IR|dado[10]|regout      ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Run       ; Clock      ; -0.188 ; -0.188 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 1.460  ; 1.460  ; Fall       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Run       ; Clock      ; 0.421  ; 0.421  ; Rise       ; Clock           ;
; Resetn    ; Clock      ; -0.811 ; -0.811 ; Fall       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Done      ; Clock                ; 12.635 ; 12.635 ; Rise       ; Clock                ;
; Done      ; Tstep_Q.T4           ; 8.579  ;        ; Rise       ; Tstep_Q.T4           ;
; Done      ; Tstep_Q.T4           ;        ; 8.579  ; Fall       ; Tstep_Q.T4           ;
; Done      ; regn:reg_IR|dado[10] ; 6.358  ; 6.358  ; Rise       ; regn:reg_IR|dado[10] ;
; Done      ; regn:reg_IR|dado[10] ; 6.358  ; 6.358  ; Fall       ; regn:reg_IR|dado[10] ;
+-----------+----------------------+--------+--------+------------+----------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Done      ; Clock                ; 9.203 ; 9.203 ; Rise       ; Clock                ;
; Done      ; Tstep_Q.T4           ; 8.579 ;       ; Rise       ; Tstep_Q.T4           ;
; Done      ; Tstep_Q.T4           ;       ; 8.579 ; Fall       ; Tstep_Q.T4           ;
; Done      ; regn:reg_IR|dado[10] ; 6.358 ; 6.358 ; Rise       ; regn:reg_IR|dado[10] ;
; Done      ; regn:reg_IR|dado[10] ; 6.358 ; 6.358 ; Fall       ; regn:reg_IR|dado[10] ;
+-----------+----------------------+-------+-------+------------+----------------------+


+-----------------------------------------------+
; Fast Model Setup Summary                      ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Clock                ; -5.365 ; -623.523      ;
; Tstep_Q.T1           ; -1.102 ; -3.811        ;
; Tstep_Q.T4           ; -0.456 ; -0.931        ;
; regn:reg_IR|dado[10] ; -0.299 ; -0.568        ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Fast Model Hold Summary                       ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Tstep_Q.T4           ; -1.777 ; -6.709        ;
; regn:reg_IR|dado[10] ; -1.707 ; -8.411        ;
; Clock                ; -1.478 ; -13.011       ;
; Tstep_Q.T1           ; -0.943 ; -3.373        ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Fast Model Recovery Summary                   ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; regn:reg_IR|dado[10] ; -0.713 ; -3.429        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Fast Model Removal Summary                   ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; regn:reg_IR|dado[10] ; 0.443 ; 0.000         ;
+----------------------+-------+---------------+


+-----------------------------------------------+
; Fast Model Minimum Pulse Width Summary        ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Clock                ; -2.000 ; -387.610      ;
; Tstep_Q.T1           ; 0.500  ; 0.000         ;
; Tstep_Q.T4           ; 0.500  ; 0.000         ;
; regn:reg_IR|dado[10] ; 0.500  ; 0.000         ;
+----------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -5.365 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.072     ; 6.325      ;
; -5.365 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.072     ; 6.325      ;
; -5.365 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.072     ; 6.325      ;
; -5.365 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.072     ; 6.325      ;
; -5.365 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.072     ; 6.325      ;
; -5.365 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.072     ; 6.325      ;
; -5.365 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.072     ; 6.325      ;
; -5.365 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.072     ; 6.325      ;
; -5.365 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; F:F_1|f             ; Clock        ; Clock       ; 1.000        ; -0.072     ; 6.325      ;
; -4.713 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.673      ;
; -4.713 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.673      ;
; -4.713 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.673      ;
; -4.713 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.673      ;
; -4.713 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.673      ;
; -4.713 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.673      ;
; -4.713 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.673      ;
; -4.713 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.673      ;
; -4.713 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[15] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.673      ;
; -4.664 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.624      ;
; -4.664 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.624      ;
; -4.664 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.624      ;
; -4.664 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.624      ;
; -4.664 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.624      ;
; -4.664 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.624      ;
; -4.664 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.624      ;
; -4.664 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.624      ;
; -4.664 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[12] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.624      ;
; -4.613 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.581      ;
; -4.613 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.581      ;
; -4.613 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.581      ;
; -4.613 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.581      ;
; -4.613 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.581      ;
; -4.613 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.581      ;
; -4.613 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.581      ;
; -4.613 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.581      ;
; -4.613 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[14] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.581      ;
; -4.515 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.475      ;
; -4.515 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.475      ;
; -4.515 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.475      ;
; -4.515 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.475      ;
; -4.515 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.475      ;
; -4.515 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.475      ;
; -4.515 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.475      ;
; -4.515 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.475      ;
; -4.515 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[13] ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.475      ;
; -4.476 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.440      ;
; -4.476 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.440      ;
; -4.476 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.440      ;
; -4.476 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.440      ;
; -4.476 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.440      ;
; -4.476 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.440      ;
; -4.476 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.440      ;
; -4.476 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.440      ;
; -4.476 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[11] ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.440      ;
; -4.474 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.434      ;
; -4.474 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.434      ;
; -4.474 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.434      ;
; -4.474 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.434      ;
; -4.474 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.434      ;
; -4.474 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.434      ;
; -4.474 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.434      ;
; -4.474 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.434      ;
; -4.474 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[1]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.434      ;
; -4.468 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 5.433      ;
; -4.468 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 5.433      ;
; -4.468 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 5.433      ;
; -4.468 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 5.433      ;
; -4.468 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 5.433      ;
; -4.468 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 5.433      ;
; -4.468 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 5.433      ;
; -4.468 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 5.433      ;
; -4.468 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[10] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 5.433      ;
; -4.412 ; Select[0]                                                                                                   ; F:F_1|f             ; Tstep_Q.T4   ; Clock       ; 1.000        ; -1.033     ; 4.411      ;
; -4.402 ; Select[1]                                                                                                   ; F:F_1|f             ; Tstep_Q.T4   ; Clock       ; 1.000        ; -1.042     ; 4.392      ;
; -4.382 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[4]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.342      ;
; -4.382 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[4]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.342      ;
; -4.382 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[4]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.342      ;
; -4.382 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[4]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.342      ;
; -4.382 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[4]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.342      ;
; -4.382 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[4]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.342      ;
; -4.382 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[4]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.342      ;
; -4.382 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[4]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.342      ;
; -4.382 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[4]  ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.342      ;
; -4.346 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.317      ;
; -4.346 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.317      ;
; -4.346 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.317      ;
; -4.346 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.317      ;
; -4.346 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.317      ;
; -4.346 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.317      ;
; -4.346 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.317      ;
; -4.346 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.317      ;
; -4.346 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_G|dado[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.317      ;
; -4.339 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_G|dado[6]  ; Clock        ; Clock       ; 1.000        ; -0.085     ; 5.286      ;
; -4.339 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_G|dado[6]  ; Clock        ; Clock       ; 1.000        ; -0.085     ; 5.286      ;
; -4.339 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_G|dado[6]  ; Clock        ; Clock       ; 1.000        ; -0.085     ; 5.286      ;
; -4.339 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_G|dado[6]  ; Clock        ; Clock       ; 1.000        ; -0.085     ; 5.286      ;
; -4.339 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_G|dado[6]  ; Clock        ; Clock       ; 1.000        ; -0.085     ; 5.286      ;
; -4.339 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_G|dado[6]  ; Clock        ; Clock       ; 1.000        ; -0.085     ; 5.286      ;
; -4.339 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_G|dado[6]  ; Clock        ; Clock       ; 1.000        ; -0.085     ; 5.286      ;
; -4.339 ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_G|dado[6]  ; Clock        ; Clock       ; 1.000        ; -0.085     ; 5.286      ;
+--------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Tstep_Q.T1'                                                                                          ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; -1.102 ; Tstep_Q.T5           ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.098      ; 1.756      ;
; -1.031 ; regn:reg_IR|dado[13] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.104      ; 1.691      ;
; -0.942 ; regn:reg_IR|dado[2]  ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.266      ; 1.732      ;
; -0.924 ; regn:reg_IR|dado[15] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.103      ; 1.583      ;
; -0.887 ; Tstep_Q.T5           ; Select[3] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.060      ; 1.582      ;
; -0.880 ; regn:reg_IR|dado[15] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.112      ; 1.569      ;
; -0.860 ; regn:reg_IR|dado[0]  ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.199      ; 1.615      ;
; -0.831 ; regn:reg_IR|dado[12] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.104      ; 1.491      ;
; -0.825 ; regn:reg_IR|dado[12] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.066      ; 1.526      ;
; -0.814 ; regn:reg_IR|dado[13] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.066      ; 1.515      ;
; -0.806 ; Tstep_Q.T5           ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.107      ; 1.490      ;
; -0.752 ; regn:reg_IR|dado[14] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.171      ; 1.447      ;
; -0.751 ; regn:reg_IR|dado[13] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.113      ; 1.441      ;
; -0.745 ; regn:reg_IR|dado[15] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.170      ; 1.439      ;
; -0.726 ; regn:reg_IR|dado[12] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.113      ; 1.416      ;
; -0.712 ; regn:reg_IR|dado[14] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.113      ; 1.402      ;
; -0.703 ; regn:reg_IR|dado[14] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.066      ; 1.404      ;
; -0.676 ; regn:reg_IR|dado[13] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.171      ; 1.371      ;
; -0.637 ; regn:reg_IR|dado[9]  ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.104      ; 1.297      ;
; -0.599 ; regn:reg_IR|dado[11] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.171      ; 1.294      ;
; -0.578 ; Tstep_Q.T3           ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.205      ; 1.339      ;
; -0.576 ; regn:reg_IR|dado[12] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.171      ; 1.271      ;
; -0.485 ; regn:reg_IR|dado[14] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.104      ; 1.145      ;
; -0.474 ; Tstep_Q.T3           ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.272      ; 1.270      ;
; -0.469 ; regn:reg_IR|dado[1]  ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.208      ; 1.254      ;
; -0.457 ; regn:reg_IR|dado[15] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.065      ; 1.157      ;
; -0.448 ; Tstep_Q.T0           ; Select[0] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.205      ; 1.209      ;
; -0.427 ; Tstep_Q.T3           ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.214      ; 1.218      ;
; -0.414 ; Tstep_Q.T0           ; Select[1] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.214      ; 1.205      ;
; -0.388 ; Tstep_Q.T3           ; Select[3] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.167      ; 1.190      ;
; -0.122 ; Tstep_Q.T0           ; Select[2] ; Clock                ; Tstep_Q.T1  ; 1.000        ; 0.272      ; 0.918      ;
; 0.711  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.500        ; 1.854      ; 1.340      ;
; 0.727  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.500        ; 1.863      ; 1.354      ;
; 0.866  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.500        ; 1.816      ; 1.226      ;
; 0.877  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.500        ; 1.921      ; 1.209      ;
; 0.892  ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T1  ; 0.500        ; 1.863      ; 1.189      ;
; 1.211  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 1.000        ; 1.854      ; 1.340      ;
; 1.227  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 1.000        ; 1.863      ; 1.354      ;
; 1.366  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 1.000        ; 1.816      ; 1.226      ;
; 1.377  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 1.000        ; 1.921      ; 1.209      ;
; 1.392  ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T1  ; 1.000        ; 1.863      ; 1.189      ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Tstep_Q.T4'                                                                                          ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; -0.456 ; regn:reg_IR|dado[13] ; ALU_op[0] ; Clock                ; Tstep_Q.T4  ; 0.500        ; 0.251      ; 0.813      ;
; -0.367 ; regn:reg_IR|dado[14] ; ALU_op[0] ; Clock                ; Tstep_Q.T4  ; 0.500        ; 0.251      ; 0.724      ;
; -0.268 ; Tstep_Q.T5           ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.932      ; 1.756      ;
; -0.197 ; regn:reg_IR|dado[13] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.938      ; 1.691      ;
; -0.108 ; regn:reg_IR|dado[2]  ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.100      ; 1.732      ;
; -0.090 ; regn:reg_IR|dado[15] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.937      ; 1.583      ;
; -0.053 ; Tstep_Q.T5           ; Select[3] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.894      ; 1.582      ;
; -0.046 ; regn:reg_IR|dado[15] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.946      ; 1.569      ;
; -0.026 ; regn:reg_IR|dado[0]  ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.033      ; 1.615      ;
; 0.003  ; regn:reg_IR|dado[12] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.938      ; 1.491      ;
; 0.009  ; regn:reg_IR|dado[12] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.900      ; 1.526      ;
; 0.014  ; regn:reg_IR|dado[15] ; ALU_op[1] ; Clock                ; Tstep_Q.T4  ; 0.500        ; 0.196      ; 0.325      ;
; 0.020  ; regn:reg_IR|dado[13] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.900      ; 1.515      ;
; 0.028  ; Tstep_Q.T5           ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.941      ; 1.490      ;
; 0.082  ; regn:reg_IR|dado[14] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.005      ; 1.447      ;
; 0.083  ; regn:reg_IR|dado[13] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.947      ; 1.441      ;
; 0.089  ; regn:reg_IR|dado[15] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.004      ; 1.439      ;
; 0.108  ; regn:reg_IR|dado[12] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.947      ; 1.416      ;
; 0.122  ; regn:reg_IR|dado[14] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.947      ; 1.402      ;
; 0.131  ; regn:reg_IR|dado[14] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.900      ; 1.404      ;
; 0.158  ; regn:reg_IR|dado[13] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.005      ; 1.371      ;
; 0.197  ; regn:reg_IR|dado[9]  ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.938      ; 1.297      ;
; 0.235  ; regn:reg_IR|dado[11] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.005      ; 1.294      ;
; 0.256  ; Tstep_Q.T3           ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.039      ; 1.339      ;
; 0.258  ; regn:reg_IR|dado[12] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.005      ; 1.271      ;
; 0.349  ; regn:reg_IR|dado[14] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.938      ; 1.145      ;
; 0.360  ; Tstep_Q.T3           ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.106      ; 1.270      ;
; 0.365  ; regn:reg_IR|dado[1]  ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.042      ; 1.254      ;
; 0.377  ; regn:reg_IR|dado[15] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 0.899      ; 1.157      ;
; 0.386  ; Tstep_Q.T0           ; Select[0] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.039      ; 1.209      ;
; 0.407  ; Tstep_Q.T3           ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.048      ; 1.218      ;
; 0.420  ; Tstep_Q.T0           ; Select[1] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.048      ; 1.205      ;
; 0.446  ; Tstep_Q.T3           ; Select[3] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.001      ; 1.190      ;
; 0.712  ; Tstep_Q.T0           ; Select[2] ; Clock                ; Tstep_Q.T4  ; 1.000        ; 1.106      ; 0.918      ;
; 1.545  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.500        ; 2.688      ; 1.340      ;
; 1.561  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.500        ; 2.697      ; 1.354      ;
; 1.700  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.500        ; 2.650      ; 1.226      ;
; 1.711  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.500        ; 2.755      ; 1.209      ;
; 1.726  ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T4  ; 0.500        ; 2.697      ; 1.189      ;
; 2.045  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 1.000        ; 2.688      ; 1.340      ;
; 2.061  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 1.000        ; 2.697      ; 1.354      ;
; 2.200  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 1.000        ; 2.650      ; 1.226      ;
; 2.211  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 1.000        ; 2.755      ; 1.209      ;
; 2.226  ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T4  ; 1.000        ; 2.697      ; 1.189      ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'regn:reg_IR|dado[10]'                                                                                                 ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; -0.299 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[3] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.386      ; 0.995      ;
; -0.139 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.391      ; 1.058      ;
; -0.113 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.390      ; 1.038      ;
; -0.068 ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.391      ; 0.987      ;
; -0.017 ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.443      ; 0.992      ;
; 0.015  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.443      ; 0.958      ;
; 0.057  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.390      ; 0.868      ;
; 0.077  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[6] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.421      ; 0.871      ;
; 0.085  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.394      ; 0.830      ;
; 0.166  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.394      ; 0.749      ;
; 0.188  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.443      ; 0.785      ;
; 0.237  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 1.000        ; 0.443      ; 0.738      ;
; 1.173  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 2.136      ; 0.914      ;
; 1.237  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 2.141      ; 1.073      ;
; 1.346  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 2.171      ; 0.993      ;
; 1.430  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 2.193      ; 0.934      ;
; 1.445  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 2.193      ; 0.921      ;
; 1.673  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 2.136      ; 0.914      ;
; 1.728  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.500        ; 2.144      ; 0.578      ;
; 1.737  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 2.141      ; 1.073      ;
; 1.846  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 2.171      ; 0.993      ;
; 1.930  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 2.193      ; 0.934      ;
; 1.945  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 2.193      ; 0.921      ;
; 2.228  ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 1.000        ; 2.144      ; 0.578      ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Tstep_Q.T4'                                                                                           ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; -1.777 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.755      ; 1.119      ;
; -1.746 ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T4  ; 0.000        ; 2.697      ; 1.092      ;
; -1.675 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.650      ; 1.116      ;
; -1.536 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.697      ; 1.302      ;
; -1.511 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.688      ; 1.318      ;
; -1.277 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.755      ; 1.119      ;
; -1.246 ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T4  ; -0.500       ; 2.697      ; 1.092      ;
; -1.175 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.650      ; 1.116      ;
; -1.036 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.697      ; 1.302      ;
; -1.011 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.688      ; 1.318      ;
; -0.346 ; regn:reg_IR|dado[2]  ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.100      ; 0.754      ;
; -0.188 ; Tstep_Q.T0           ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.106      ; 0.918      ;
; -0.034 ; Tstep_Q.T3           ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.106      ; 1.072      ;
; 0.056  ; regn:reg_IR|dado[0]  ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.033      ; 1.089      ;
; 0.060  ; regn:reg_IR|dado[1]  ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.042      ; 1.102      ;
; 0.066  ; regn:reg_IR|dado[13] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.005      ; 1.071      ;
; 0.075  ; regn:reg_IR|dado[12] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.005      ; 1.080      ;
; 0.117  ; regn:reg_IR|dado[11] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.005      ; 1.122      ;
; 0.121  ; Tstep_Q.T3           ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.048      ; 1.169      ;
; 0.136  ; regn:reg_IR|dado[14] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.938      ; 1.074      ;
; 0.157  ; Tstep_Q.T0           ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.048      ; 1.205      ;
; 0.170  ; Tstep_Q.T0           ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.039      ; 1.209      ;
; 0.173  ; regn:reg_IR|dado[9]  ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.938      ; 1.111      ;
; 0.189  ; Tstep_Q.T3           ; Select[3] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.001      ; 1.190      ;
; 0.258  ; regn:reg_IR|dado[15] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.899      ; 1.157      ;
; 0.272  ; regn:reg_IR|dado[14] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.005      ; 1.277      ;
; 0.279  ; Tstep_Q.T3           ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.039      ; 1.318      ;
; 0.290  ; regn:reg_IR|dado[13] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.938      ; 1.228      ;
; 0.298  ; regn:reg_IR|dado[15] ; Select[2] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.004      ; 1.302      ;
; 0.303  ; regn:reg_IR|dado[13] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.947      ; 1.250      ;
; 0.412  ; regn:reg_IR|dado[12] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.947      ; 1.359      ;
; 0.413  ; regn:reg_IR|dado[12] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.938      ; 1.351      ;
; 0.449  ; regn:reg_IR|dado[15] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.946      ; 1.395      ;
; 0.454  ; regn:reg_IR|dado[14] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.900      ; 1.354      ;
; 0.455  ; regn:reg_IR|dado[14] ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.947      ; 1.402      ;
; 0.513  ; regn:reg_IR|dado[12] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.900      ; 1.413      ;
; 0.548  ; regn:reg_IR|dado[15] ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.937      ; 1.485      ;
; 0.549  ; Tstep_Q.T5           ; Select[1] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.941      ; 1.490      ;
; 0.615  ; regn:reg_IR|dado[13] ; Select[3] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.900      ; 1.515      ;
; 0.629  ; regn:reg_IR|dado[15] ; ALU_op[1] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.196      ; 0.325      ;
; 0.688  ; Tstep_Q.T5           ; Select[3] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.894      ; 1.582      ;
; 0.824  ; Tstep_Q.T5           ; Select[0] ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.932      ; 1.756      ;
; 0.973  ; regn:reg_IR|dado[14] ; ALU_op[0] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.251      ; 0.724      ;
; 1.062  ; regn:reg_IR|dado[13] ; ALU_op[0] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 0.251      ; 0.813      ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'regn:reg_IR|dado[10]'                                                                                                  ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; -1.707 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 2.144      ; 0.578      ;
; -1.413 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 2.193      ; 0.921      ;
; -1.400 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 2.193      ; 0.934      ;
; -1.363 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 2.136      ; 0.914      ;
; -1.319 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 2.171      ; 0.993      ;
; -1.209 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 0.000        ; 2.141      ; 1.073      ;
; -1.207 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 2.144      ; 0.578      ;
; -0.913 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 2.193      ; 0.921      ;
; -0.900 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 2.193      ; 0.934      ;
; -0.863 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 2.136      ; 0.914      ;
; -0.819 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 2.171      ; 0.993      ;
; -0.709 ; regn:reg_IR|dado[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; -0.500       ; 2.141      ; 1.073      ;
; 0.295  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.443      ; 0.738      ;
; 0.342  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.443      ; 0.785      ;
; 0.355  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.394      ; 0.749      ;
; 0.436  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.394      ; 0.830      ;
; 0.450  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[6] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.421      ; 0.871      ;
; 0.478  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.390      ; 0.868      ;
; 0.515  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.443      ; 0.958      ;
; 0.549  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.443      ; 0.992      ;
; 0.596  ; regn:reg_IR|dado[11] ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.391      ; 0.987      ;
; 0.609  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[3] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.386      ; 0.995      ;
; 0.648  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.390      ; 1.038      ;
; 0.667  ; regn:reg_IR|dado[9]  ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|dado[10] ; 0.000        ; 0.391      ; 1.058      ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                        ;
+--------+----------------------------+-------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                     ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; -1.478 ; Tstep_Q.T1                 ; Tstep_Q.T2                                                                                                  ; Tstep_Q.T1           ; Clock       ; 0.000        ; 1.756      ; 0.571      ;
; -1.092 ; Tstep_Q.T4                 ; Tstep_Q.T5                                                                                                  ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.756      ; 0.957      ;
; -0.978 ; Tstep_Q.T1                 ; Tstep_Q.T2                                                                                                  ; Tstep_Q.T1           ; Clock       ; -0.500       ; 1.756      ; 0.571      ;
; -0.755 ; regn:reg_IR|dado[10]       ; Tstep_Q.T5                                                                                                  ; regn:reg_IR|dado[10] ; Clock       ; 0.000        ; 1.756      ; 1.294      ;
; -0.754 ; regn:reg_IR|dado[10]       ; Tstep_Q.T4                                                                                                  ; regn:reg_IR|dado[10] ; Clock       ; 0.000        ; 1.649      ; 1.188      ;
; -0.705 ; Tstep_Q.T4                 ; Tstep_Q.T0                                                                                                  ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.649      ; 1.237      ;
; -0.670 ; Tstep_Q.T4                 ; regn:reg_G|dado[6]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.642      ; 1.265      ;
; -0.592 ; Tstep_Q.T4                 ; Tstep_Q.T5                                                                                                  ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.756      ; 0.957      ;
; -0.557 ; Tstep_Q.T4                 ; regn:reg_G|dado[2]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.649      ; 1.385      ;
; -0.532 ; Tstep_Q.T4                 ; regn:reg_G|dado[13]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.416      ;
; -0.532 ; Tstep_Q.T4                 ; regn:reg_G|dado[12]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.416      ;
; -0.532 ; Tstep_Q.T4                 ; regn:reg_G|dado[1]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.416      ;
; -0.532 ; Tstep_Q.T4                 ; regn:reg_G|dado[15]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.416      ;
; -0.532 ; Tstep_Q.T4                 ; regn:reg_G|dado[4]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.416      ;
; -0.526 ; Tstep_Q.T4                 ; regn:reg_G|dado[14]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.663      ; 1.430      ;
; -0.519 ; Tstep_Q.T4                 ; regn:reg_G|dado[11]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.659      ; 1.433      ;
; -0.513 ; regn:reg_IR|dado[10]       ; Tstep_Q.T0                                                                                                  ; regn:reg_IR|dado[10] ; Clock       ; 0.000        ; 1.649      ; 1.429      ;
; -0.434 ; Tstep_Q.T4                 ; regn:reg_G|dado[10]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.660      ; 1.519      ;
; -0.378 ; Tstep_Q.T4                 ; W:wren|w                                                                                                    ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.666      ; 1.581      ;
; -0.283 ; Tstep_Q.T4                 ; regn:reg_G|dado[8]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.666      ; 1.676      ;
; -0.267 ; Tstep_Q.T4                 ; regn:reg_G|dado[0]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.668      ; 1.694      ;
; -0.255 ; regn:reg_IR|dado[10]       ; Tstep_Q.T5                                                                                                  ; regn:reg_IR|dado[10] ; Clock       ; -0.500       ; 1.756      ; 1.294      ;
; -0.254 ; regn:reg_IR|dado[10]       ; Tstep_Q.T4                                                                                                  ; regn:reg_IR|dado[10] ; Clock       ; -0.500       ; 1.649      ; 1.188      ;
; -0.205 ; Tstep_Q.T4                 ; Tstep_Q.T0                                                                                                  ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.649      ; 1.237      ;
; -0.201 ; Tstep_Q.T4                 ; F:F_1|f                                                                                                     ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.747      ;
; -0.191 ; Tstep_Q.T4                 ; regn:DOUT|dado[12]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.667      ; 1.769      ;
; -0.191 ; Tstep_Q.T4                 ; regn:DOUT|dado[5]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.667      ; 1.769      ;
; -0.191 ; Tstep_Q.T4                 ; regn:DOUT|dado[4]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.667      ; 1.769      ;
; -0.191 ; Tstep_Q.T4                 ; regn:DOUT|dado[3]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.667      ; 1.769      ;
; -0.191 ; Tstep_Q.T4                 ; regn:DOUT|dado[2]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.667      ; 1.769      ;
; -0.191 ; Tstep_Q.T4                 ; regn:DOUT|dado[1]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.667      ; 1.769      ;
; -0.191 ; Tstep_Q.T4                 ; regn:DOUT|dado[0]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.667      ; 1.769      ;
; -0.182 ; Tstep_Q.T4                 ; regn:DOUT|dado[14]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.664      ; 1.775      ;
; -0.182 ; Tstep_Q.T4                 ; regn:DOUT|dado[13]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.664      ; 1.775      ;
; -0.182 ; Tstep_Q.T4                 ; regn:DOUT|dado[11]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.664      ; 1.775      ;
; -0.182 ; Tstep_Q.T4                 ; regn:DOUT|dado[10]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.664      ; 1.775      ;
; -0.182 ; Tstep_Q.T4                 ; regn:DOUT|dado[8]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.664      ; 1.775      ;
; -0.170 ; Tstep_Q.T4                 ; regn:reg_G|dado[6]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.642      ; 1.265      ;
; -0.120 ; Tstep_Q.T4                 ; regn:reg_G|dado[7]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.654      ; 1.827      ;
; -0.120 ; Tstep_Q.T4                 ; regn:reg_G|dado[3]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.654      ; 1.827      ;
; -0.057 ; Tstep_Q.T4                 ; regn:reg_G|dado[2]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.649      ; 1.385      ;
; -0.032 ; Tstep_Q.T4                 ; regn:reg_G|dado[13]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.416      ;
; -0.032 ; Tstep_Q.T4                 ; regn:reg_G|dado[12]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.416      ;
; -0.032 ; Tstep_Q.T4                 ; regn:reg_G|dado[1]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.416      ;
; -0.032 ; Tstep_Q.T4                 ; regn:reg_G|dado[15]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.416      ;
; -0.032 ; Tstep_Q.T4                 ; regn:reg_G|dado[4]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.416      ;
; -0.026 ; Tstep_Q.T4                 ; regn:reg_G|dado[14]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.663      ; 1.430      ;
; -0.019 ; Tstep_Q.T4                 ; regn:reg_G|dado[11]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.659      ; 1.433      ;
; -0.013 ; regn:reg_IR|dado[10]       ; Tstep_Q.T0                                                                                                  ; regn:reg_IR|dado[10] ; Clock       ; -0.500       ; 1.649      ; 1.429      ;
; 0.040  ; Tstep_Q.T4                 ; regn:DOUT|dado[9]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.660      ; 1.993      ;
; 0.040  ; Tstep_Q.T4                 ; regn:DOUT|dado[6]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.660      ; 1.993      ;
; 0.045  ; Tstep_Q.T4                 ; regn:reg_G|dado[9]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.663      ; 2.001      ;
; 0.066  ; Tstep_Q.T4                 ; regn:reg_G|dado[10]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.660      ; 1.519      ;
; 0.086  ; Tstep_Q.T4                 ; regn:DOUT|dado[15]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 2.034      ;
; 0.086  ; Tstep_Q.T4                 ; regn:DOUT|dado[7]                                                                                           ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 2.034      ;
; 0.122  ; Tstep_Q.T4                 ; W:wren|w                                                                                                    ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.666      ; 1.581      ;
; 0.189  ; Tstep_Q.T4                 ; Tstep_Q.T4                                                                                                  ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.649      ; 2.131      ;
; 0.215  ; Tstep_Q.T0                 ; Tstep_Q.T0                                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.217  ; Tstep_Q.T4                 ; regn:reg_G|dado[8]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.666      ; 1.676      ;
; 0.233  ; Tstep_Q.T4                 ; regn:reg_G|dado[0]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.668      ; 1.694      ;
; 0.243  ; programCounter:PC_1|pc[15] ; programCounter:PC_1|pc[15]                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.262  ; Tstep_Q.T4                 ; regn:reg_G|dado[5]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.666      ; 2.221      ;
; 0.280  ; regn:ADDR|dado[3]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ; Clock                ; Clock       ; 0.000        ; 0.061      ; 0.479      ;
; 0.281  ; regn:ADDR|dado[4]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ; Clock                ; Clock       ; 0.000        ; 0.061      ; 0.480      ;
; 0.282  ; regn:ADDR|dado[6]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ; Clock                ; Clock       ; 0.000        ; 0.061      ; 0.481      ;
; 0.282  ; regn:ADDR|dado[5]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ; Clock                ; Clock       ; 0.000        ; 0.061      ; 0.481      ;
; 0.284  ; regn:ADDR|dado[2]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ; Clock                ; Clock       ; 0.000        ; 0.061      ; 0.483      ;
; 0.285  ; regn:ADDR|dado[1]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ; Clock                ; Clock       ; 0.000        ; 0.061      ; 0.484      ;
; 0.287  ; regn:ADDR|dado[7]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ; Clock                ; Clock       ; 0.000        ; 0.061      ; 0.486      ;
; 0.299  ; Tstep_Q.T4                 ; F:F_1|f                                                                                                     ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.747      ;
; 0.309  ; Tstep_Q.T4                 ; regn:DOUT|dado[12]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.667      ; 1.769      ;
; 0.309  ; Tstep_Q.T4                 ; regn:DOUT|dado[5]                                                                                           ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.667      ; 1.769      ;
; 0.309  ; Tstep_Q.T4                 ; regn:DOUT|dado[4]                                                                                           ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.667      ; 1.769      ;
; 0.309  ; Tstep_Q.T4                 ; regn:DOUT|dado[3]                                                                                           ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.667      ; 1.769      ;
; 0.309  ; Tstep_Q.T4                 ; regn:DOUT|dado[2]                                                                                           ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.667      ; 1.769      ;
; 0.309  ; Tstep_Q.T4                 ; regn:DOUT|dado[1]                                                                                           ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.667      ; 1.769      ;
; 0.309  ; Tstep_Q.T4                 ; regn:DOUT|dado[0]                                                                                           ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.667      ; 1.769      ;
; 0.318  ; Tstep_Q.T4                 ; regn:DOUT|dado[14]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.664      ; 1.775      ;
; 0.318  ; Tstep_Q.T4                 ; regn:DOUT|dado[13]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.664      ; 1.775      ;
; 0.318  ; Tstep_Q.T4                 ; regn:DOUT|dado[11]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.664      ; 1.775      ;
; 0.318  ; Tstep_Q.T4                 ; regn:DOUT|dado[10]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.664      ; 1.775      ;
; 0.318  ; Tstep_Q.T4                 ; regn:DOUT|dado[8]                                                                                           ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.664      ; 1.775      ;
; 0.358  ; Tstep_Q.T5                 ; Tstep_Q.T0                                                                                                  ; Clock                ; Clock       ; 0.000        ; -0.107     ; 0.403      ;
; 0.358  ; programCounter:PC_1|pc[0]  ; programCounter:PC_1|pc[0]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; programCounter:PC_1|pc[1]  ; programCounter:PC_1|pc[1]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; programCounter:PC_1|pc[2]  ; programCounter:PC_1|pc[2]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; programCounter:PC_1|pc[9]  ; programCounter:PC_1|pc[9]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; programCounter:PC_1|pc[11] ; programCounter:PC_1|pc[11]                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; programCounter:PC_1|pc[7]  ; programCounter:PC_1|pc[7]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; programCounter:PC_1|pc[13] ; programCounter:PC_1|pc[13]                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; programCounter:PC_1|pc[14] ; programCounter:PC_1|pc[14]                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; programCounter:PC_1|pc[4]  ; programCounter:PC_1|pc[4]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.371  ; programCounter:PC_1|pc[8]  ; programCounter:PC_1|pc[8]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; programCounter:PC_1|pc[10] ; programCounter:PC_1|pc[10]                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; programCounter:PC_1|pc[6]  ; programCounter:PC_1|pc[6]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; programCounter:PC_1|pc[12] ; programCounter:PC_1|pc[12]                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; programCounter:PC_1|pc[5]  ; programCounter:PC_1|pc[5]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; regn:DOUT|dado[11]         ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg11 ; Clock                ; Clock       ; 0.000        ; 0.062      ; 0.573      ;
; 0.374  ; programCounter:PC_1|pc[3]  ; programCounter:PC_1|pc[3]                                                                                   ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.379  ; regn:DOUT|dado[3]          ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                ; Clock       ; 0.000        ; 0.059      ; 0.576      ;
+--------+----------------------------+-------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Tstep_Q.T1'                                                                                           ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+
; -0.943 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.000        ; 1.921      ; 1.119      ;
; -0.912 ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T1  ; 0.000        ; 1.863      ; 1.092      ;
; -0.841 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.000        ; 1.816      ; 1.116      ;
; -0.702 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.000        ; 1.863      ; 1.302      ;
; -0.677 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T1  ; 0.000        ; 1.854      ; 1.318      ;
; -0.443 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4           ; Tstep_Q.T1  ; -0.500       ; 1.921      ; 1.119      ;
; -0.412 ; regn:reg_IR|dado[10] ; Select[1] ; regn:reg_IR|dado[10] ; Tstep_Q.T1  ; -0.500       ; 1.863      ; 1.092      ;
; -0.341 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4           ; Tstep_Q.T1  ; -0.500       ; 1.816      ; 1.116      ;
; -0.202 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4           ; Tstep_Q.T1  ; -0.500       ; 1.863      ; 1.302      ;
; -0.177 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4           ; Tstep_Q.T1  ; -0.500       ; 1.854      ; 1.318      ;
; 0.488  ; regn:reg_IR|dado[2]  ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.266      ; 0.754      ;
; 0.646  ; Tstep_Q.T0           ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.272      ; 0.918      ;
; 0.800  ; Tstep_Q.T3           ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.272      ; 1.072      ;
; 0.890  ; regn:reg_IR|dado[0]  ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.199      ; 1.089      ;
; 0.894  ; regn:reg_IR|dado[1]  ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.208      ; 1.102      ;
; 0.900  ; regn:reg_IR|dado[13] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.171      ; 1.071      ;
; 0.909  ; regn:reg_IR|dado[12] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.171      ; 1.080      ;
; 0.951  ; regn:reg_IR|dado[11] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.171      ; 1.122      ;
; 0.955  ; Tstep_Q.T3           ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.214      ; 1.169      ;
; 0.970  ; regn:reg_IR|dado[14] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.104      ; 1.074      ;
; 0.991  ; Tstep_Q.T0           ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.214      ; 1.205      ;
; 1.004  ; Tstep_Q.T0           ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.205      ; 1.209      ;
; 1.007  ; regn:reg_IR|dado[9]  ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.104      ; 1.111      ;
; 1.023  ; Tstep_Q.T3           ; Select[3] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.167      ; 1.190      ;
; 1.092  ; regn:reg_IR|dado[15] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.065      ; 1.157      ;
; 1.106  ; regn:reg_IR|dado[14] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.171      ; 1.277      ;
; 1.113  ; Tstep_Q.T3           ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.205      ; 1.318      ;
; 1.124  ; regn:reg_IR|dado[13] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.104      ; 1.228      ;
; 1.132  ; regn:reg_IR|dado[15] ; Select[2] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.170      ; 1.302      ;
; 1.137  ; regn:reg_IR|dado[13] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.113      ; 1.250      ;
; 1.246  ; regn:reg_IR|dado[12] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.113      ; 1.359      ;
; 1.247  ; regn:reg_IR|dado[12] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.104      ; 1.351      ;
; 1.283  ; regn:reg_IR|dado[15] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.112      ; 1.395      ;
; 1.288  ; regn:reg_IR|dado[14] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.066      ; 1.354      ;
; 1.289  ; regn:reg_IR|dado[14] ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.113      ; 1.402      ;
; 1.347  ; regn:reg_IR|dado[12] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.066      ; 1.413      ;
; 1.382  ; regn:reg_IR|dado[15] ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.103      ; 1.485      ;
; 1.383  ; Tstep_Q.T5           ; Select[1] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.107      ; 1.490      ;
; 1.449  ; regn:reg_IR|dado[13] ; Select[3] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.066      ; 1.515      ;
; 1.522  ; Tstep_Q.T5           ; Select[3] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.060      ; 1.582      ;
; 1.658  ; Tstep_Q.T5           ; Select[0] ; Clock                ; Tstep_Q.T1  ; 0.000        ; 0.098      ; 1.756      ;
+--------+----------------------+-----------+----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regn:reg_IR|dado[10]'                                                                                      ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; -0.713 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.385      ; 1.408      ;
; -0.682 ; Tstep_Q.T5           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.380      ; 1.372      ;
; -0.616 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.386      ; 1.312      ;
; -0.583 ; Tstep_Q.T3           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.487      ; 1.380      ;
; -0.537 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.390      ; 1.455      ;
; -0.506 ; Tstep_Q.T5           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.385      ; 1.419      ;
; -0.504 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.386      ; 1.200      ;
; -0.474 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.420      ; 1.421      ;
; -0.462 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.389      ; 1.386      ;
; -0.446 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.442      ; 1.418      ;
; -0.445 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.442      ; 1.419      ;
; -0.443 ; Tstep_Q.T5           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.415      ; 1.385      ;
; -0.440 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.391      ; 1.359      ;
; -0.431 ; Tstep_Q.T5           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.384      ; 1.350      ;
; -0.415 ; Tstep_Q.T5           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.437      ; 1.382      ;
; -0.414 ; Tstep_Q.T5           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.437      ; 1.383      ;
; -0.407 ; Tstep_Q.T3           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.492      ; 1.427      ;
; -0.379 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.386      ; 1.075      ;
; -0.377 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.421      ; 1.325      ;
; -0.365 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.390      ; 1.290      ;
; -0.352 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.393      ; 1.266      ;
; -0.349 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.443      ; 1.322      ;
; -0.348 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.443      ; 1.323      ;
; -0.344 ; Tstep_Q.T3           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.522      ; 1.393      ;
; -0.332 ; Tstep_Q.T3           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.491      ; 1.358      ;
; -0.328 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.391      ; 1.247      ;
; -0.321 ; Tstep_Q.T5           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.388      ; 1.230      ;
; -0.316 ; Tstep_Q.T3           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.544      ; 1.390      ;
; -0.315 ; Tstep_Q.T3           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.544      ; 1.391      ;
; -0.265 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.421      ; 1.213      ;
; -0.255 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.394      ; 1.170      ;
; -0.253 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.390      ; 1.178      ;
; -0.237 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.443      ; 1.210      ;
; -0.236 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.443      ; 1.211      ;
; -0.222 ; Tstep_Q.T3           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.495      ; 1.238      ;
; -0.203 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.391      ; 1.122      ;
; -0.143 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.394      ; 1.058      ;
; -0.140 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.421      ; 1.088      ;
; -0.128 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.390      ; 1.053      ;
; -0.112 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.443      ; 1.085      ;
; -0.111 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.443      ; 1.086      ;
; -0.018 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 1.000        ; 0.394      ; 0.933      ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regn:reg_IR|dado[10]'                                                                                      ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node           ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; 0.443 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.394      ; 0.837      ;
; 0.539 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.394      ; 0.933      ;
; 0.546 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.443      ; 0.989      ;
; 0.547 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.443      ; 0.990      ;
; 0.567 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.390      ; 0.957      ;
; 0.571 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.421      ; 0.992      ;
; 0.571 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.394      ; 0.965      ;
; 0.593 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.386      ; 0.979      ;
; 0.635 ; regn:reg_IR|dado[14] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.391      ; 1.026      ;
; 0.642 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.443      ; 1.085      ;
; 0.643 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.443      ; 1.086      ;
; 0.663 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.390      ; 1.053      ;
; 0.667 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.421      ; 1.088      ;
; 0.674 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.443      ; 1.117      ;
; 0.675 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.443      ; 1.118      ;
; 0.689 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.386      ; 1.075      ;
; 0.695 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.390      ; 1.085      ;
; 0.699 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.421      ; 1.120      ;
; 0.721 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.386      ; 1.107      ;
; 0.731 ; regn:reg_IR|dado[12] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.391      ; 1.122      ;
; 0.743 ; Tstep_Q.T3           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.495      ; 1.238      ;
; 0.763 ; regn:reg_IR|dado[13] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.391      ; 1.154      ;
; 0.799 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.393      ; 1.192      ;
; 0.842 ; Tstep_Q.T5           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.388      ; 1.230      ;
; 0.846 ; Tstep_Q.T3           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.544      ; 1.390      ;
; 0.847 ; Tstep_Q.T3           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.544      ; 1.391      ;
; 0.867 ; Tstep_Q.T3           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.491      ; 1.358      ;
; 0.871 ; Tstep_Q.T3           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.522      ; 1.393      ;
; 0.893 ; Tstep_Q.T3           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.487      ; 1.380      ;
; 0.902 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.442      ; 1.344      ;
; 0.903 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.442      ; 1.345      ;
; 0.923 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.389      ; 1.312      ;
; 0.927 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.420      ; 1.347      ;
; 0.935 ; Tstep_Q.T3           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.492      ; 1.427      ;
; 0.945 ; Tstep_Q.T5           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.437      ; 1.382      ;
; 0.946 ; Tstep_Q.T5           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.437      ; 1.383      ;
; 0.949 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.385      ; 1.334      ;
; 0.966 ; Tstep_Q.T5           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.384      ; 1.350      ;
; 0.970 ; Tstep_Q.T5           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.415      ; 1.385      ;
; 0.991 ; regn:reg_IR|dado[15] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.390      ; 1.381      ;
; 0.992 ; Tstep_Q.T5           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.380      ; 1.372      ;
; 1.034 ; Tstep_Q.T5           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|dado[10] ; 0.000        ; 0.385      ; 1.419      ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ram:memDados|altsyncram:altsyncram_component|altsyncram_d0f1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; rom:memInst|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; F:F_1|f                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; F:F_1|f                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T0                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T0                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T1                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T1                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T2                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Tstep_Q.T1'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Selector1~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Selector1~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Tstep_Q.T1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Tstep_Q.T1|regout           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Tstep_Q.T4'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ALU_op[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ALU_op[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU_op[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU_op[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ALU_op[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ALU_op[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU_op[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU_op[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU_op[1]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regn:reg_IR|dado[10]'                                                                     ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; dec3to8:decX|Y[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Mux0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[1]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[1]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[2]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[2]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[4]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[4]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[5]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[5]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; decX|Y[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|dado[10] ; Rise       ; reg_IR|dado[10]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|dado[10] ; Rise       ; reg_IR|dado[10]|regout      ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Run       ; Clock      ; -0.410 ; -0.410 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 0.440  ; 0.440  ; Fall       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Run       ; Clock      ; 0.531  ; 0.531  ; Rise       ; Clock           ;
; Resetn    ; Clock      ; -0.185 ; -0.185 ; Fall       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Done      ; Clock                ; 6.282 ; 6.282 ; Rise       ; Clock                ;
; Done      ; Tstep_Q.T4           ; 4.158 ;       ; Rise       ; Tstep_Q.T4           ;
; Done      ; Tstep_Q.T4           ;       ; 4.158 ; Fall       ; Tstep_Q.T4           ;
; Done      ; regn:reg_IR|dado[10] ; 3.139 ; 3.139 ; Rise       ; regn:reg_IR|dado[10] ;
; Done      ; regn:reg_IR|dado[10] ; 3.139 ; 3.139 ; Fall       ; regn:reg_IR|dado[10] ;
+-----------+----------------------+-------+-------+------------+----------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Done      ; Clock                ; 4.752 ; 4.752 ; Rise       ; Clock                ;
; Done      ; Tstep_Q.T4           ; 4.158 ;       ; Rise       ; Tstep_Q.T4           ;
; Done      ; Tstep_Q.T4           ;       ; 4.158 ; Fall       ; Tstep_Q.T4           ;
; Done      ; regn:reg_IR|dado[10] ; 3.139 ; 3.139 ; Rise       ; regn:reg_IR|dado[10] ;
; Done      ; regn:reg_IR|dado[10] ; 3.139 ; 3.139 ; Fall       ; regn:reg_IR|dado[10] ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+-----------------------+-----------+---------+----------+---------+---------------------+
; Clock                 ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack      ; -11.957   ; -3.281  ; -2.789   ; 0.443   ; -2.000              ;
;  Clock                ; -11.957   ; -2.685  ; N/A      ; N/A     ; -2.000              ;
;  Tstep_Q.T1           ; -3.693    ; -1.377  ; N/A      ; N/A     ; 0.500               ;
;  Tstep_Q.T4           ; -1.789    ; -3.281  ; N/A      ; N/A     ; 0.500               ;
;  regn:reg_IR|dado[10] ; -1.910    ; -3.154  ; -2.789   ; 0.443   ; 0.500               ;
; Design-wide TNS       ; -1423.915 ; -40.809 ; -16.412  ; 0.0     ; -387.61             ;
;  Clock                ; -1392.935 ; -13.011 ; N/A      ; N/A     ; -387.610            ;
;  Tstep_Q.T1           ; -13.203   ; -4.645  ; N/A      ; N/A     ; 0.000               ;
;  Tstep_Q.T4           ; -7.866    ; -12.261 ; N/A      ; N/A     ; 0.000               ;
;  regn:reg_IR|dado[10] ; -9.911    ; -14.625 ; -16.412  ; 0.000   ; 0.000               ;
+-----------------------+-----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Run       ; Clock      ; -0.188 ; -0.188 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 1.460  ; 1.460  ; Fall       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Run       ; Clock      ; 0.531  ; 0.531  ; Rise       ; Clock           ;
; Resetn    ; Clock      ; -0.185 ; -0.185 ; Fall       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Done      ; Clock                ; 12.635 ; 12.635 ; Rise       ; Clock                ;
; Done      ; Tstep_Q.T4           ; 8.579  ;        ; Rise       ; Tstep_Q.T4           ;
; Done      ; Tstep_Q.T4           ;        ; 8.579  ; Fall       ; Tstep_Q.T4           ;
; Done      ; regn:reg_IR|dado[10] ; 6.358  ; 6.358  ; Rise       ; regn:reg_IR|dado[10] ;
; Done      ; regn:reg_IR|dado[10] ; 6.358  ; 6.358  ; Fall       ; regn:reg_IR|dado[10] ;
+-----------+----------------------+--------+--------+------------+----------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Done      ; Clock                ; 4.752 ; 4.752 ; Rise       ; Clock                ;
; Done      ; Tstep_Q.T4           ; 4.158 ;       ; Rise       ; Tstep_Q.T4           ;
; Done      ; Tstep_Q.T4           ;       ; 4.158 ; Fall       ; Tstep_Q.T4           ;
; Done      ; regn:reg_IR|dado[10] ; 3.139 ; 3.139 ; Rise       ; regn:reg_IR|dado[10] ;
; Done      ; regn:reg_IR|dado[10] ; 3.139 ; 3.139 ; Fall       ; regn:reg_IR|dado[10] ;
+-----------+----------------------+-------+-------+------------+----------------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; Clock                ; Clock                ; 50915    ; 2679     ; 472      ; 152      ;
; regn:reg_IR|dado[10] ; Clock                ; 115      ; 3        ; 0        ; 0        ;
; Tstep_Q.T1           ; Clock                ; 41857    ; 1        ; 224      ; 0        ;
; Tstep_Q.T4           ; Clock                ; 41896    ; 186      ; 224      ; 0        ;
; Clock                ; regn:reg_IR|dado[10] ; 12       ; 0        ; 0        ; 0        ;
; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 6        ; 6        ; 0        ; 0        ;
; Clock                ; Tstep_Q.T1           ; 54       ; 0        ; 0        ; 0        ;
; regn:reg_IR|dado[10] ; Tstep_Q.T1           ; 2        ; 2        ; 0        ; 0        ;
; Tstep_Q.T4           ; Tstep_Q.T1           ; 8        ; 8        ; 0        ; 0        ;
; Clock                ; Tstep_Q.T4           ; 54       ; 0        ; 3        ; 0        ;
; regn:reg_IR|dado[10] ; Tstep_Q.T4           ; 2        ; 2        ; 0        ; 0        ;
; Tstep_Q.T4           ; Tstep_Q.T4           ; 8        ; 8        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; Clock                ; Clock                ; 50915    ; 2679     ; 472      ; 152      ;
; regn:reg_IR|dado[10] ; Clock                ; 115      ; 3        ; 0        ; 0        ;
; Tstep_Q.T1           ; Clock                ; 41857    ; 1        ; 224      ; 0        ;
; Tstep_Q.T4           ; Clock                ; 41896    ; 186      ; 224      ; 0        ;
; Clock                ; regn:reg_IR|dado[10] ; 12       ; 0        ; 0        ; 0        ;
; regn:reg_IR|dado[10] ; regn:reg_IR|dado[10] ; 6        ; 6        ; 0        ; 0        ;
; Clock                ; Tstep_Q.T1           ; 54       ; 0        ; 0        ; 0        ;
; regn:reg_IR|dado[10] ; Tstep_Q.T1           ; 2        ; 2        ; 0        ; 0        ;
; Tstep_Q.T4           ; Tstep_Q.T1           ; 8        ; 8        ; 0        ; 0        ;
; Clock                ; Tstep_Q.T4           ; 54       ; 0        ; 3        ; 0        ;
; regn:reg_IR|dado[10] ; Tstep_Q.T4           ; 2        ; 2        ; 0        ; 0        ;
; Tstep_Q.T4           ; Tstep_Q.T4           ; 8        ; 8        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Recovery Transfers                                                            ;
+------------+----------------------+----------+----------+----------+----------+
; From Clock ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------+----------+----------+----------+----------+
; Clock      ; regn:reg_IR|dado[10] ; 63       ; 0        ; 0        ; 0        ;
+------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Removal Transfers                                                             ;
+------------+----------------------+----------+----------+----------+----------+
; From Clock ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------+----------+----------+----------+----------+
; Clock      ; regn:reg_IR|dado[10] ; 63       ; 0        ; 0        ; 0        ;
+------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 208   ; 208  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Oct 08 00:54:08 2022
Info: Command: quartus_sta pratica2 -c pratica2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 13 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name Tstep_Q.T1 Tstep_Q.T1
    Info (332105): create_clock -period 1.000 -name regn:reg_IR|dado[10] regn:reg_IR|dado[10]
    Info (332105): create_clock -period 1.000 -name Tstep_Q.T4 Tstep_Q.T4
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.957
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.957     -1392.935 Clock 
    Info (332119):    -3.693       -13.203 Tstep_Q.T1 
    Info (332119):    -1.910        -9.911 regn:reg_IR|dado[10] 
    Info (332119):    -1.789        -7.866 Tstep_Q.T4 
Info (332146): Worst-case hold slack is -3.281
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.281       -12.261 Tstep_Q.T4 
    Info (332119):    -3.154       -14.625 regn:reg_IR|dado[10] 
    Info (332119):    -2.685        -9.278 Clock 
    Info (332119):    -1.377        -4.645 Tstep_Q.T1 
Info (332146): Worst-case recovery slack is -2.789
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.789       -16.412 regn:reg_IR|dado[10] 
Info (332146): Worst-case removal slack is 0.928
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.928         0.000 regn:reg_IR|dado[10] 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -387.610 Clock 
    Info (332119):     0.500         0.000 Tstep_Q.T1 
    Info (332119):     0.500         0.000 Tstep_Q.T4 
    Info (332119):     0.500         0.000 regn:reg_IR|dado[10] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.365
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.365      -623.523 Clock 
    Info (332119):    -1.102        -3.811 Tstep_Q.T1 
    Info (332119):    -0.456        -0.931 Tstep_Q.T4 
    Info (332119):    -0.299        -0.568 regn:reg_IR|dado[10] 
Info (332146): Worst-case hold slack is -1.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.777        -6.709 Tstep_Q.T4 
    Info (332119):    -1.707        -8.411 regn:reg_IR|dado[10] 
    Info (332119):    -1.478       -13.011 Clock 
    Info (332119):    -0.943        -3.373 Tstep_Q.T1 
Info (332146): Worst-case recovery slack is -0.713
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.713        -3.429 regn:reg_IR|dado[10] 
Info (332146): Worst-case removal slack is 0.443
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.443         0.000 regn:reg_IR|dado[10] 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -387.610 Clock 
    Info (332119):     0.500         0.000 Tstep_Q.T1 
    Info (332119):     0.500         0.000 Tstep_Q.T4 
    Info (332119):     0.500         0.000 regn:reg_IR|dado[10] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4545 megabytes
    Info: Processing ended: Sat Oct 08 00:54:09 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


