本章介绍命名约定和同步设计问题。在设计过程中应该牢记，以及考虑和有关异步设计、时钟和分层设计的注意事项。本章介绍命名转换和同步设计

# 1.1 命名约定

# 1.1.1 基本命名约定
1. 文件名应该如下所示: `module_name.v`
2. 应该只使用字母数字字符和下划线“_”，第一个字符应该是字母表中的一个字母。
3. 不能使用保留关键字
4. 不得使用以“vdd”、“vss”、“vcc”、“gnd”或“vref”开头的名称。
5. Do not distinguish names by using upper or lower case English letters 

# 1.2 同步设计
## 1.2.1 时钟同步设计
1. 设计时应尽可能使用单时钟/单边沿。
2. 不要使用原语创建锁存器或者寄存器
3. 不要再组合逻辑中使用反馈

## 说明
采用HDL中的同步设计方法和逻辑综合工具。异步时钟的使用 需要给逻辑综合增加更精确的设计约束。在您的设计中，尽可能使用具有单一时钟的单一边沿。

![pic][1]

[1]: