module mux(a,b,c,d,en,sel,z);
input[3:0]a,b,c,d;
input en;
input[1:0] sel;
output[3:0] z;
reg [3:0] z;


always@ (a,b,c,d,en,sel)
begin

if(en==1) z=4'b0000;
else
	if(sel==2'b00) z=a;
	else if(sel==2'b01) z=b;
	else if(sel==2'b10) z=c;
	else if(sel==2'b11) z=d;



end
endmodule
