# Course: 3

## Semester: 5

### Subject: Architecture of the electronic computer

Done all labs


## Лабораторная 1. Проектирование систем на кристалле на основе ПЛИС

Изучение основ построения микропроцессорных систем на ПЛИС. В
ходе работы необходимо ознакомиться с принципами построения систем
на кристалле (СНК) на основе ПЛИС, получить навыки проектирования
СНК в САПР Altera Quartus II, выполнить проектирование и верификацию
системы с использованием отладочного комплекта Altera DE1Board.

## Лабораторная 2. Изучение принципов работы микропроцессорного ядра RISC-V

Основной целью работы является ознакомление с принципами функционирования, построения и особенностями архитектуры суперскалярных конвейерных
микропроцессоров. Дополнительной целью работы является знакомство с принципами проектирования и верификации сложных цифровых устройств с использованием языка описания аппаратуры SystemVerilog и ПЛИС.

## Лабораторная 3. Организация памяти конвейерных суперскалярных ЭВМ

Основной целью работы является освоение принципов эффективного использования подсистемы памяти современных универсальных ЭВМ, обеспечивающей
хранение и своевременную выдачу команд и данных в центральное процессорное
устройство. Работа проводится с использованием программы для сбора и анализа
производительности PCLAB.

В ходе работы необходимо ознакомиться с теоретическим материалом, касающимся особенностей функционирования подсистемы памяти современных конвейерных суперскалярных ЭВМ, изучить возможности программы PCLAB, изучить средства идентификации микропроцессоров, провести исследования времени
выполнения тестовых программ, сделать выводы о архитектурных особенностях
используемых ЭВМ.

## Лабораторная 4. Разработка ускорителей вычислений на платформе Xilinx Alveo

Изучение архитектуры гетерогенных вычислительных систем и технологии
разработки ускорителей вычислений на базе ПЛИС фирмы Xilinx.
В ходе лабораторной работы предлагается изучить основные сведения о платформе Xilinx Alveo U200, разработать RTL (Register Transfer Language, язык регистровых передач)) описание ускорителя вычислений по индивидуальному варианту, выполнить генерацию ядра ускорителя, выполнить синтез и сборку бинарного
модуля ускорителя, разработать и отладить тестирующее программное обеспечение на серверной хост-платформе, провести тесты работы ускорителя вычислений.

## Лабораторная 5. Разработка ускорителей вычислений средствами САПР высокоуровневого синтеза Xilinx Vitis HLS

Изучение методики и технологии синтеза аппаратных устройств ускорения вычислений по описаниям на языках высокого уровня.
В ходе лабораторной работы рассматривается маршрут проектирования устройств,
представленных в виде синтаксических конструкций ЯВУ C/C++, изучаются
принципы работы IDE Xilinx Vitis HLS и методика анализа и отладки устройств.
В ходе работы необходимо разработать ускоритель вычислений по индивидуальному заданию, разработать код для тестирования ускорителя, реализовать
ускоритель с помощью средств высоко-уровненного синтеза, выполнить его отладку.
