---
layout: post
title:  "verilog简介"
date:   2019-07-16
categories: Hardware
tags: Hardware,edas
mathjax: false
---
* content
{:toc}

Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。语法类似于C。

~~~
module 模块 名( 端口 名 1, 端口 名 2, 端口 名 3,…); 
端口类型说明( input, output, inout);
参数定义(可选); 
数据类型定义( wire, reg 等); 
实例化低层模块和基本门级元件; 
连续赋值语句(assign); 
过程块结构( initial 和 always) 
行为描述语句; 
endmodule
~~~

## 基本语法

* Verilog区分大小写
* Verilog的关键字都是小写
* module, endmodule定义一个基本模块，两个关键字间的语句是对该模块的描述。定义模块方便复用。
* parameter关键字定义一个参数，增强模块的通用性
* output, input关键字指定输入输出
* always @(posedge/negedge clk)语句，每当clk出现上升/下降沿时，就执行接下来的语句块（begin, end标志一个语句块）。这种语句构成时序逻辑，当前输出与上一个时刻的值有关
* reg类的变量用<=赋值，赋值符号左侧是寄存器，右侧是更新的值
* &q语句输出q每一位相与的结果，即&q=q[1]&q[2]&...&q[N]
* assign关键字描述组合逻辑，输出只与当前输入有关
* input/output如果没有显示声明类型，默认为wire类型。如果需要reg类型以存储值，需要显示声明
* wire类型只是一根导线，只能用来组合逻辑。assign语句等号右侧一旦发生变化，等号左侧立刻得到结果；而always语句块中的值改变只能发生在每一时刻（由@符号后的语句描述时刻）
* initial begin, end语句块指明初始化语句，这部分指令在系统上电后直接执行
* 'timescale 1ns/1ps指定测试的单位是1ns，精度是1ps
* #100指令指明延时，单位由之前的代码指定
* $stop指令使仿真停止
* 时序逻辑：<=赋值；
* 组合逻辑：=赋值

#### 数据类型及常量、变量
1. 常量
~~~    
    语法：<位宽>'<进制><数值>

    位宽：对应二进制的宽度
    进制: B/b,O/o,D/d,H/h
    位宽可以缺省
~~~
2. wire
~~~
取值： 0， 1， x（不定值），z（高阻）
常用于assign语句的组合逻辑
语法：
    wire w1,w2;
    wire[7:0] bus
~~~
3. reg寄存器
~~~
语法：
    reg r1,r2
    reg[7:0] mem[1023:0]
~~~
4. parameter
参数数据类型用来定义在程序内部仿真时保持不变的常数， 以增进程序的可读性。
~~~
parameter param1= constexpr1, param2= constexpr2,…, paramN= constexprN;
~~~
5. integer
4. 运算符，除了C语言的，还有下面两种
~~~
缩减运算符：&，|，~&，~|，^,~^
    reg[3:0] a;
    &a = a[0]&a[1]&a[2]&a[3]
连接运算符：{}
    {a,b,c,d}
~~~
#### 语句
1. always
    * always语句块不能嵌套
    * 在敏感信号表达式前加posedge或negedge关键字可以指定上升沿或下降沿触发。否则每当表达式的值发生改变，就会执行语句块
~~~
always @(<敏感信号表达式>)
begin
...
end
~~~
2. assign
    * assign语句常用于对wire类型变量进行赋值
    * 等式左边的wire变量随等式右边的值一起变化

3. 非阻塞赋值 <=
    * 非阻塞赋值不会阻塞下句执行，在一个过程块内，多个非阻塞赋值同时执行。
    * 非阻塞赋值在过程块结束时完成操作
~~~
...
always @(posedge clk)
begin
    b <= a
    c <= b
end
...
// 上升沿来前，假设b=1,a=2
// 则上升沿来时，b=2，c=1，即c获得b的旧值
// 原因是非阻塞赋值下，两个赋值语句并行执行
// 若将<=全部改为=，则c=2，因为阻塞赋值是顺序执行的
~~~
4. 阻塞赋值 =
    * 语句结束就完成赋值
    * 在一个块内阻塞赋值是顺序执行
5. case

执行哪一个语句块取决于敏感值表达式的值与哪一个情况(value_i)匹配，如果都不匹配，则执行default后面的语句
~~~
case (<敏感值表达式>)
    value_1: ...;
    value_2: ...;
    ...
    default: ...; //可省略
endcase
~~~
6. if 与c相同

7.  for while与c相同
~~~
for (<变量赋初值语句>; <条件表达式>; <变量增值语句>)
    循环体;
~~~
8. repeat
~~~
repeat( 表达式) 
begin 
expr1; 
expr2; 
… 
end
~~~
#### task and function

Task和function主要有以下几点区别：
* 函数能调用另外一个函数，但不能调用另一个任务；任务能调用另一个任务，也能调用另一个函数。
* 函数在0时刻执行；任务可以在非0时刻执行。
* 函数不能含有任何延迟、事件或者时序控制声明语句；任务可以包含延迟、事件或者时序控制声明语句。
* 函数至少有一个输入变量，而任务可以没有输入变量，也可以有一个或者多个输入变量。
* 函数只能有一个返回值，不能有输出或者双向变量；任务不能返回任何值，但是可以通过输出或者双向变量传递值。

1. task
~~~
task ＜ 任务 名 ＞; 
＜ 端口及数据类型声明语句 ＞ 
＜ 语句 1 ＞
＜ 语句 2 ＞
  … 
＜语句 n＞ 
endtask

 
~~~
2. function
~~~
function ＜返回值类型或范围＞(函数名); 
＜端口说明语句＞ 
＜变量类型说明语句 ＞ 
begin
 ＜ 语句 ＞
end 
endfunction
~~~
#### 结构级描述
模块实例化语句和调用基元实例化语句形式上完全一致，也是使用结构建模方法描述的。
~~~
module_nameinstance_name(port_associations);
port_expr//位置关联方式.
PortName(port_expr)//名称关联方式
~~~
其中，port_associations是端口关联声明。

各级子模块的输入/输出端口都会连接到高层模块中，完成这种连接的是高层模块中的线网和寄存器，连接方式可以是“位置关联关系”或者“名称关联”，
~~~
moduleDFF(Q,Qbar,Data,Preset,Clock);
DFFd1(.Q(Q),Qbar(),.Data(D),.Preset(),.Clock(CK));//名称关联方式
DFFd2(QS,D,CK);//位置关联方式，输出端口Qbar和输入端口Preset的位置空白，被悬空。
~~~

在例化过程中，如果出现端口关联长度不同是，一般通过无符号数的右对齐并截断的方式进行匹配。

使用关键字defparam直接修改模块的参数值来获取自己需要的模型。

\#(param)也能修改参数
~~~
module HA( A, B, S, C);

defparamha1.XOR_DELAY=5,ha1.AND_DELAY=2;
HAha1(NewA,NewB,NewS,NewC);

HA#(5,2)HA1(NewA,NewB,NewS,NewC);
~~~