<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1643802845">
  <File Type="PA-TCL" Name="myip.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="myip_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="myip_reports.tcl"/>
  <File Type="RDS-RDS" Name="myip.vds"/>
  <File Type="RDS-UTIL" Name="myip_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="myip_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="myip.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="myip_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="myip_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/Adder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../CONV_1D_1_layer/CONV_1D_Simulation_testing/CONV_1D_Simulation_testing.srcs/sources_1/new/Adder.v"/>
        <Attr Name="ImportTime" Val="1643373362"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Compute_Processor.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../CONV_1D_1_layer/CONV_1D_Simulation_testing/CONV_1D_Simulation_testing.srcs/sources_1/new/Compute_Processor.v"/>
        <Attr Name="ImportTime" Val="1643372664"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Data_RAM.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../CONV_1D_1_layer/CONV_1D_Simulation_testing/CONV_1D_Simulation_testing.srcs/sources_1/new/Data_RAM.v"/>
        <Attr Name="ImportTime" Val="1643375620"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Multiply.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../CONV_1D_1_layer/CONV_1D_Simulation_testing/CONV_1D_Simulation_testing.srcs/sources_1/new/Multiply.v"/>
        <Attr Name="ImportTime" Val="1643377792"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/RES_RAM.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../CONV_1D_1_layer/CONV_1D_Simulation_testing/CONV_1D_Simulation_testing.srcs/sources_1/new/RES_RAM.v"/>
        <Attr Name="ImportTime" Val="1643376567"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Simple_RAM.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../CONV_1D_1_layer/CONV_1D_Simulation_testing/CONV_1D_Simulation_testing.srcs/sources_1/new/Simple_RAM.v"/>
        <Attr Name="ImportTime" Val="1643375723"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/UART_RX.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART_Testing/UART_Testing.srcs/sources_1/new/UART_RX.v"/>
        <Attr Name="ImportTime" Val="1643435581"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/UART_RX_Flow_ctrl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART_Testing/UART_Testing.srcs/sources_1/new/UART_RX_Flow_ctrl.v"/>
        <Attr Name="ImportTime" Val="1643593383"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/UART_TX.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART_Testing/UART_Testing.srcs/sources_1/new/UART_TX.v"/>
        <Attr Name="ImportTime" Val="1643435564"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/UART_TX_Flow_ctrl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART_Testing/UART_Testing.srcs/sources_1/new/UART_TX_Flow_ctrl.v"/>
        <Attr Name="ImportTime" Val="1643546837"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Weight_RAM.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../CONV_1D_1_layer/CONV_1D_Simulation_testing/CONV_1D_Simulation_testing.srcs/sources_1/new/Weight_RAM.v"/>
        <Attr Name="ImportTime" Val="1643771666"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/bin2bcd.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART_Testing/UART_Testing.srcs/sources_1/new/bin2bcd.v"/>
        <Attr Name="ImportTime" Val="1643542859"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/myip.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../CONV_1D_1_layer/CONV_1D_Simulation_testing/CONV_1D_Simulation_testing.srcs/sources_1/new/myip.v"/>
        <Attr Name="ImportTime" Val="1643772354"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="myip"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/digilent-xdc-master/Cmod-A7-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA Related/digilent-xdc-master/Cmod-A7-Master.xdc"/>
        <Attr Name="ImportTime" Val="1630295301"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
