應用於多重標準/寬頻生醫通訊之低功率低雜訊射頻/混和訊號電路(1/3) 
Low-power Low-Noise RF/Mixed-Signal Circuits for Multi-Standard Wide-Band Biomedical 
Communications (1/3) 
計畫編號：NSC97-2220-E-194-007 
執行期間：98年 8月 1日 至 99年 7月 31日 
主持人：李順裕 中正大學電機工程系副教授 
一、中文摘要 
本計畫將在三年內發展「互動式智慧型
健康照護與晶片系統之低功率射頻前端積體
電路」，此射頻接收發射器包含功率放大器
(Power Amplifier, PA)與升頻混波器(Up Mixer)
作為傳送端之 2.4GHz的輸出，以及低雜訊放
大器(Low Noise Amplifier, LNA)與降頻混波器
(Down Mixer)作為後級接收端之輸入，並包含
一個提供收發使用之頻率合成器(Frequency 
Synthesizer)。 
為配合總計畫之系統應用的開發，本計
畫在第一年將著重於單位子電路如低雜訊放
大器、升頻混波器、降頻混波器、功率放大
器之設計與分析。在第二年中完成積體電路
製作與頻率合成器的開發，並同時利用單位
子電路做接收發射器之模組整合。在第三年
中將延續第二年對射頻電路的研究成果與射
頻模組整合經驗，分別做發射機與接收機單
一晶片的整合。為了實現此射頻模組與開發
其相關零組件，本計劃各年度工作要點與步
驟分述如下： 
第一、二年： 
1. 採 用 互 補 式 金 屬 - 氧 化 層 - 半 導 體
(Complementary Metal – Oxide – 
Semiconductor，CMOS)積體電路技術，研
究射頻積體電路的設計方法與各方塊的規
格評估。 
2. 設計低功率、高線性之功率放大器(PA)，並
完成模擬與晶片製作。 
3. 設計低功率、低雜訊、高線性之低雜訊放大
器(Low Noise Amplifier)，並完成模擬與晶
片製作。 
4. 設計低功率、高線性之升頻混波器 (Up 
Mixer)，並完成模擬與晶片製作。 
5. 設計低功率、高線性之降頻混波器(Down 
Mixer)，並完成模擬與晶片製作。 
6. 整合單位子電路於高頻 PCB 板，並完成接
收器與發射器之單一頻帶性能量測。 
第三年： 
1. 延續第二年之單位子電路晶片成果，分別做
接收器與發射機單一晶片整合。 
2. 延續第二年之研究經驗，繼續改良整個射頻
接收器與發射器之子電路。 
3. 建立積體電路模擬與分析的能力。 
4. 研究射頻積體電路整合最佳化技術。 
5. 設計低相位雜訊、高輸出功率且符合
ZigBee跳頻機制之 Frequency Synthesizer，
並完成模擬與晶片製作。 
6. 整合頻率合成器於接收器成單一晶片並完
成性能之量測。 
7. 整合頻率合成器於發射器成單一晶片並完
成性能之量測。 
關鍵詞：頻率合成器、功率放大器、低雜訊放
大器、混波器 
 
英文摘要 (Abstract) 
This project is intended to develop and 
implement a 2.4GHz RF transmitter and receiver 
to apply on interactive intelligent healthcare 
system and SOC in three years. This RF 
front-end circuit includes transmitter with a 
power amplifier (PA) and an up-converted mixer 
to transmit the signals of 2.4GHz, and includes 
receiver with a LNA and down-converted mixer 
to obtain the useful signal for BEAP SOC.  
Moreover, a fractional-N frequency synthesizer 
with sigma-delta modular controller is also 
developed for providing the stable signal to the 
transmitter and receiver, respectively. 
To achieve the goal of the main project, in 
the first year, this project is focused on the 
sub-circuit design (i.e. LNA, Up Mixer, Down 
Mixer, PA, VCO). In the second year, we will 
fabricate the RF front-end circuits and design 
frequency synthesizer. The test results will be 
 
圖一、無線穿載式生理監控系統 
 
 
圖二、整合計畫所規劃心電資訊萃取、處理之 BIN、BANs、BGate異質網路系統 
 
一般日常坐息，甚至運動時，皆可以隨時
監控到自身的生理狀況，無線穿戴式全身生理
訊號檢測系統便成為近年來各生物醫學、網路
與電子相關領域研究的熱門課題。而在電子學
門，儘管現在整個感知與觀測的技術相當成
熟，但是系統整合、感測元件的微型化、低功
耗無線傳輸、低功耗感測介面設計與低功耗訊
號處理依然是在研究階段。整個網路系統的架
構圖如圖一所示，如圖中 sensor t-shirt在傳輸生
理訊號給監控系統（如 PDA)時，便需要較大的
功率傳輸。已鑑於此，在整合計畫中提出互動
式智慧型健康照護與晶片系統（ Interactive 
表二、各式無線規格列表 [5] 
Standards IEEE 802.15.4 IEEE 802.11a IEEE 802.11b IEEE 802.11g 
868–868.6/902–928 Frequency band (MHz) 
2400-2483 
5150–5 350 2400–2483 2400–2483 
0.6/1.2 
Bandwidth (MHz) 
２ 
20 22 20 
0/2 Channel spacing 
5 
20 25 (U.S.) 20 
1000 (U.S.) 1000 (U.S.) Transmit power (mW) 1 200 
100 (Europe) 100 (Europe) 
-92 
Min. sensitivity (dBm) 
-85 
–82 –76 –76 
Max. sensitivity (dBm) –20 –30 –10 –20 
Intermodulation(dBm) 
(signal/adjacent/alternate) –89/–89/–59 –82/–66/–50 –70/–35/–30 –70/–35/–30 
Blocking (dBm) –30 –30 –30 –30 
Noise figure (dB) < 19 < 7.5 < 15 < 7.5 
Phase noise  
(dBc/Hz @ 1 MHz offset) –88 –102 –101 –102 
 
三、研究方法及成果 
本子計劃「應用於多重標準/寬頻生醫通訊
之低功率低雜訊射頻/混和訊號電路」主要是針
對射頻電路模組作深入研究，目的為在無線資
料傳輸系統的發射端，將生理感測訊號升頻至
2.4GHz的頻帶再由天線傳送出去。而在接收端
接收到訊號後，將所接收得 2.4GHz微弱訊號放
大以及降頻至基頻訊號。此一模組在傳送端需
要有功率放大器及升頻混波器，在接收端需要
有低雜訊放大器及降頻混波器等作為射頻電路
模組設計之高頻元件。故此一模組的研究重點
在於傳送端應如何設計低功率消耗且高效率、
高線性的功率放大器及升頻混波器，以及在接
收端應如何設計低功率低雜訊且高線性的低雜
訊放大器及降頻混波器。 
ZigBee 主要操作於三個頻帶範圍，分別
為：歐洲-868 MHz頻帶、北美-915 MHz頻帶以
及世界通用的 2.4 GHz 頻段，總共有 27 個頻
道。歐洲 868-868.6 MHz 頻帶僅有一個頻道，
及第 0個頻道，傳輸速率為 20kbps；北美 902-928 
MHZ頻帶中共有 10個頻道，即第 1到第 10個
頻道，每 2 MHz 為一個頻道，傳輸速率為
40kbps。868/915 MHz 頻帶的調變方式均使用
BPSK技術。2.4-2.4835 GHz頻帶共有 16個頻
道，即第 11 個到第 26個頻道，每 5MHz為一
個頻道，傳輸速率為 250kbps，調變方式則是使
用 O-QPSK技術。圖三所示為 ZigBee系統之頻
譜分布 
現今的無線通訊已是生活中不可或缺的一
環，無論是廣播的調幅(AM)與調頻(FM)、無線
區域網路(WLAN)、全球定位系統(GPS) 以及 
 
 
 
 
 
 
 
 
圖三、ZigBee系統的頻譜分布 
 
3G(CDMA)影音互動式手機，隨處可見其芳
蹤，成就了新一波產業發展之顛峰，其中射頻
接收機電路扮演著非常重要的角色。 
首先我們先談幾個基本概念： 
(A) 雜訊(noise)： 
雜訊是一種隨機產生的訊號，存在連續且
11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26
0 1 2 3 4 5 6 7 8 9 10
2400 2405 2480 2483.5
868.3 906902 928924 ( MHz )
( MHz )2410 2415 2420 2425 2430 2435 2440 2445 2450 2455 2460 2465 2470 2475
908 912910 914 918916 920 922
Europe : fc (MHz) = 868.3
United States : fc (MHz) = 906 + 2(k-1), k = 1, 2, ..., 10
Worldwide : fc (MHz) = 2400 + 5(k-11), k = 11, 12, ..., 26
1dB 壓縮增益與三階截距點，來說明電路當中
非線性特性的影響。 
(1) 1dB壓縮增益：當放大器輸入訊號漸漸
增大時，放大器的增益反而會逐漸的縮小，失
去了放大器的效果。因此定義 P1dB壓縮增益來
表示放大器的壓縮增益點。假設非線性放大器
其輸入輸出關係式為(9)： 
 
)()()()( 33
2
21 txtxtxty aaa ++»         (9)  
 
其中 1a 、 2a 以及 3a 為放大器的增益，當有一個
輸入訊號為 tAtx wcos)( = ，可得式(10)： 
 
t
A
t
A
t
A
A
A
ty
w
a
w
a
w
a
a
a
3cos
4
2cos
2
         
cos
4
3
2
)(
3
3
2
2
3
3
1
2
2
++
÷÷
ø
ö
çç
è
æ
++=
      (10) 
 
從(10)式中可知，輸出訊號頻率是由輸入端的頻
率之整數倍所構成的，其中高於輸入頻率的部
分稱之為諧波項，頻率為零的部份稱之為直流
項，諧波項以及直流項可以利用低通濾波器以
及電容將其濾除，最後輸出端除了原先預期的
A1a 訊號外，還多出了 43
3
3 Aa 這一項訊號出
來，如果假設當 03 <a 時，那麼原本的增益
43 231 Aaa + ，就會隨著
2A 的變大而下降。如
圖四所示，當增益下降 1dB 時，那麼此時的輸
入訊號就稱為輸入端 1dB 壓縮點(input 1dB 
compression point)。 
1dB
A1dB
20logAout
20logA in
 
圖四、 1dB截止點示意圖 
 
(2) 三階截距點：無線通訊系統，放大器需
要同時放大該系統內的許多頻道的訊號，或是
該頻道的鄰近頻道中存在著一個訊號，因為主
動電路的非線性特性，這些信號將會在主動電
路中互相調變，進而影響接收機的特性。 
一般用來衡量電路中交互失真的重要指標
為第三階交互調變截距點 (3rd-order Intercept 
point, IP3)。定義則是使用轉換增益與第三階互
調功率的線性部分之延長線交點。如圖五                
所示。 
 
Alog20
)
4
3log(20 33 Aa
)log(20 1Aa
3IIP
3OIP
 
圖五、 三階截距點 
 
在多級放大器串接的時候，以圖六為例，
我們可以推導其串接 IIP3的公式為(11)： 
 
圖六 非線性級串接 
 
L+++== å
Õ
=
-
3
21
2
1
11
1
333
1
33
1
IIP
GG
IIP
G
IIPIIP
G
IIP
N
n n
n
k
k
total
     (11) 
 
從(11)式中可以得知，較後級的非線性對整
體的 IIP3 有較大的影響，而第一級的增益若越
大，則會降低整體的 IIP3，因為第一級的增益
大的話，輸出的功率也會較大，則後級的輸入
端亦跟著變大，造成後級放大器將會進入飽和。 
射頻接收機的功能是將天線所接收到的動
態射頻訊號，將其頻率降至基頻，並且線性放
大至基頻電路的最佳動態準位，自從 1990年以
來，因應不同時期的需求，射頻接收機的架構
不斷的被檢驗以及改進，其中以超外差接收
機、直接降頻接收機、低中頻接收機最為常見。 
低中頻接收機解決了超外差接收機積體化
整合之困難以及直接降頻接收機存在之直流偏
移等問題，並且擁有比直流降頻架構更高的頻
率選擇度[18]，本論文之低中頻接收機架構如圖
七所示。 
增益。換句話說，本論文提出之架構不但能夠
得到相同於串接組態的高增益與低雜訊指數，
並且只消耗同等於疊接組態之功率。為了更進
一步將其功率由十幾毫瓦特(mW)降低至幾毫
瓦特甚至於微瓦特(μW)之等級，近來有文獻提
出 將 MOS 電 晶 體 操 作 於 次 臨 界 導 通
(subthreshold)區域[21][22][23]可有效降低電路
之功率消耗，因此本論文亦將圖十之電晶體
M1-M3偏壓於次臨界導通區域之下來達到更低
的功率消耗。 
   
圖八、低雜訊放大器串接混波器架構 
 
圖九、低雜訊放大器疊接混波器架構 
  由電晶體元件物理特性可知，長通道MOS電
晶體操作於飽和區(saturation)的轉導值與汲極
電流為一開根號之關係，如(1)式所表示： 
2m ox DS
Wg C I
L
m=  (1) 
然而若將電晶體操作於次臨界導通的情況下，
我們可以得到閘極電壓對於汲極電流呈現一個
指數的關係，此時的電流公式[24]可表示為： 
0
( )
G T S D
T T T
V V V V
nU U U
DS SOI I e e e
-
- -
= × × -  (2) 
22SO OX T
WI C nU
L
m=  (3) 
DS
m
t
Ig
nV
»  (4) 
UT為熱電壓(thermal voltage = kT/q ≈ 26 mV)、
VT0 為閘極的臨界電壓、n 為次臨界導通之斜
率。圖十一為分別兩個不同面積之電晶體電流
對電壓之特性曲線[22]，由圖十一可知，藉由增
加偏壓在次臨界導通區域電晶體的面積來達到
與偏壓在飽和區的電晶體具有相同大小的轉導
值，且只需要較小的偏壓電流。因此可定義出
轉導值對於汲極電流之比值(gm/IDS)，利用這個
比值來表示電流轉換成轉導值的效率，若這個
比值越大表示我們可以利用較小的電流來達到
所需要的轉導值，亦即此電路可得相同在飽和
區操作所得到的增益，卻消耗較小的偏壓電流
功率；而圖十二所表示，電晶體操作在不同偏
壓下在三次諧波下會有不同的呈現，如 A、B
兩點個別操作在次領域導通區和飽和區，不要
的諧波分別為正值與負值，式(5)可以藉由這樣
方法，將操作在次領域導通區的 M1 所產生出
來的三次諧波與操作在飽和區的諧波消除級的
三次諧波相消，以此提昇線性度 P1dB、IIP3點。 
2 3
1 2 3 ......d m gs m gs m gsI g v g v g v= + + +  (5) 
根據 Friis所提出的公式可知，一個串接系統的
雜訊將會因增加串接增益級所抑制。因此在一
個接收機的系統中，混波器所貢獻的雜訊可以
利用高增益的低雜訊放大器來抑制。要減少雜
訊，除了提高低雜訊放大器的增益之外，亦可
以減少混波器本身所產生的雜訊。為了分析存
在於混波器中的閃爍雜訊(flicker noise)，我們可
以將混波器分成三部份來討論，分別為射頻輸
入增益級(RF input gain stage)、本地震盪訊號開
關級 (LO switching stage)以及中頻負載 (IF 
load)。
開關電晶體偏壓電流的大小，也就是說，降低
偏壓電流的大小即可降低閃爍雜訊的影響。但
是，就一般傳統的 Gilber cell 組態的混波器而
言，因為開關級直接疊接於輸入增益級之上，
因此為了得到足夠大的增益，開關級必須流過
與增益級相同大小的偏壓電流，由式(7)可知，
一旦增加偏壓電流，同時亦會使得輸出端雜訊
成份增加。有鑑於此，在本論文所提出的電路
架構中，利用摺疊組態之混波器，目的就是要
將增益級的偏壓電流與開關級的偏壓電流分
開，如此一來即可達到高增益以及低雜訊的目
的。幸運的是，相較於增益級的大電流，開關
級只需要極小的偏壓電流即可動作，因此整體
的功率消耗幾乎沒有增加。 
  此電路使用 TSMC CMOS 0.18μm 1P6M製
程，晶片照像圖如圖十三所示，面積約為 1.6×1.4 
mm2，使用 ADS2008軟體進行模擬，量測方式
採用電路板打線方式，將裸晶放置於 FR4 板材
之印刷電路板，透過鎊線連接訊號與電源。 
 
 
圖十三、接收機射頻前端電路晶片照像圖 
在直流電壓為 1.2V時，由模擬可得到直流
電流為 658uA，量測時之直流電壓亦為 1.2V，
而電流變為 740uA。以下為模擬與量測結果之
電路特性比較。輸入匹配在 2.4GHz頻帶下皆小
於-15dB。由於量測板以及訊號傳輸線之損耗，
轉換增益比模擬結果小，為 16.7dB(圖十四)，
P1dB約為-16dBm(圖十五)。線性度可透過公式
(7)-(9)計算，可得到量測之 IIP3 為-9.43dBm，
IIP2為 5.93dBm。而雜訊指數可能由於測試板、
儀器、訊號傳輸線等貢獻了額外雜訊，使得量
測結果比模擬結果要高，中頻 2MHz 之量測雜
訊指數約為 9.59dB(圖十三)。LO對 IF之隔離度
約為 53dB。 
3
2 in
PIIP PD= +  (8) 
2 inIIP P P= D +  (9) 
 
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
Frequency [GHz]
-25
-20
-15
-10
-5
0
5
In
pu
t R
et
ur
n 
Lo
ss
 [d
B
]
dB (Measurement)
dB (Simulation)
 
圖十四、輸入反射損耗比較圖 
-40 -35 -30 -25 -20 -15 -10
Input Power [dBm]
13
14
15
16
17
18
19
20
C
on
ve
rs
io
n 
G
ai
n 
[d
B
]
Simulation
Measurement
 
圖十五、轉換増益比較 
 
圖十六、線性度量測結果 
 
到體積龐大的 RF filter，因此不但能縮小晶片的
面積，更可降低晶片的功率消耗 (power 
dissipation)和提升傳輸速度，但是衍生出其他的
問題，為此，可使用低中頻架構以解決該問題。
因此此電路的研究動機是設計出特性優良的低
消耗功率之低中頻發射機。 
圖十八為低中頻發射機之電路系統架構
圖，基頻訊號直接經一級混頻器，升頻到所需
要的頻率在經由功率放大器輸出，此種架構擁
有直接升頻架構之簡潔，且無直接升頻架構之
缺點，因此整合度比較高。 
 
F
圖十八 低中頻發射機架構圖 
 
本電路的組成包含了：四相位雙平衡升頻
混頻器、雙端轉單端的轉換器，以及功率放大
器，如圖十九 和圖二十所示。 四相位雙平衡
升頻混頻器把基頻產生的訊號，提升到 2.4GHz
的頻率，並且提供差動訊號經由雙端轉單端轉
換器，把訊號輸入到功率放大器的輸入端。 所
以我們可以把整個系統分成四相位雙平衡升頻
混頻器、雙端轉單端轉換器、兩級功率放大器
和中間級匹配四等分討論。下面將描述設計各
級的細節。 
A.四相位雙平衡混頻器 
使用雙平衡混頻器，是由於可以增加 RF對
IF和 LO對 IF的隔離度、降低二次諧波，而且
可以使用較低輸出功率的壓控震盪器(VCO)，藉
此使得壓控震盪器之功率消耗降低，對整個系
統的功率考量也可以隨之降低。首先我們先從
Gilbert Mixer 開始分析設計，Gilbert Mixer是由
V-I轉換器、電流開關與 I-V轉換器所組成。如
Fig.2所示，首先輸入端電晶體 M1和 M2形成
SCP 為 VIF輸入信號作 V-I 變換，接下來經由
M7-M8和M9-M10形成由 VLO訊號所驅動的開
關，藉由開關可讓 IIF與 VLO完成混頻動作。為
了提升混頻器的效能，在此利用了兩個技術：
(a)multi-tanh：利用基本型態doublet的multi-tanh
以增加線性度，如圖二十一所示[33]。M1-M4
和M2-M3兩組並聯的差動對，稱為 multi-tanh，
在相同的電流 IT下工作，並且 gm (gm1,4和 gm2,3
的總和) 被它們兩對 gm1,4和 gm2,3 所補償，擁有
較一般傳統差動對的平坦 gm值，以達到較高的
線性度，如圖二十二所示。 
 
 
圖十九 四相位雙平衡升頻混頻器 
 
 
圖二十 雙端轉單端轉換器與兩級功率放大器 
 
 
圖二十一基本型 multi-tanh：doublet 
-0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8
vi (V)
0
0.0005
0.001
0.0015
0.002
0.0025
0.003
0.0035
0.004
gm
 (A
/V
)
gm24
gm13
gmsum
 
圖二十二 NMOS的 gmn補償關係 
 
(b)疊接 PMOS (M5-M6)：為了增加轉換增
 
首先假設各個訊號都為差動對的正弦波，
且因為 IQ為四相位訊號，所以 Q的訊號會與 I
的訊號相差
2
p
，則四相位的訊號如式(2)~式(5)
所示： 
)sin( tI IFIF w=  (2) 
)
2
sin( pw += tQ IFIF  (3) 
)sin( tI LOLO w=  (4) 
)
2
sin( pw += tQ LOLO  (5) 
由於輸入訊號皆為差動對之訊號，所以其
鏡像問題的抑制之推導方式需分別計算出來，
當 IIF+的訊號與 QIF-的訊號為輸入訊號時，其混
頻結果如(6)式，又 IIF-的訊號與 QIF+的訊號為輸
入訊號時，其混頻結果如(7)式： 
))cos((          
)])cos(())[cos((
2
1             
)])cos(())[cos((
2
1          
)]
2
sin()
2
sin([)sin()sin(_
t
tt
tt
ttttV
IFLO
IFLOIFLO
IFLOIFLO
IFLOIFLOPout
ww
wwww
wwww
pwpwww
+-=
++--
+--=
++-+=  
(6) 
))cos((          
)])cos(())[cos((
2
1             
)])cos(())[cos((
2
1          
)
2
sin()
2
sin()sin()sin(_
t
tt
tt
ttttV
IFLO
IFLOIFLO
IFLOIFLO
IFLOIFLOMout
ww
wwww
wwww
p
w
p
www
+=
++-+
+--
-
=
+++-=  
(7) 
從式 (6)與式 (7)可以得到，鏡像訊號
)cos( IFLO ww - 最後從式子中相減而消失，所以
我們最後可以得到 IMIX的結果為： 
)cos(2 IFLOMIXI ww +=  (8) 
  
由量測結果可得知，發射機的輸出返回損耗、
發射功率、輸出三階截距點以及鏡像消除分別
如下所示。如圖二十八~三十一所示： 
a.輸出返回損耗 
模擬之返回損耗：頻帶內皆小於<-13 
量測之返回損耗：頻帶內皆小於<-12 
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
Frequency (GHz)
-45
-40
-35
-30
-25
-20
-15
-10
-5
0
O
ut
pu
t R
et
ur
n 
Lo
ss
 (d
B
)
Simulation
Measurement
 
圖二十八 輸出返回損耗 
b.輸出功率 
模擬之輸出功率：約為-1dBm 
量測之輸出功率：約為-1.72dBm 
-30 -25 -20 -15 -10
Input Power (dBm)
-18
-16
-14
-12
-10
-8
-6
-4
-2
0
O
ut
pu
t P
ow
er
 (d
B
m
)
simlation
measurement
 
圖二十九 輸出功率 
c.輸出三階截距點 
輸出三階截距點：約為 6.32dBm 
 
2.42 2.425 2.43 2.435 2.44 2.445 2.45 2.455 2.46 2.465
Frequency (GHz)
-90
-80
-70
-60
-50
-40
-30
-20
-10
0
dB
m
18.86 dB
-3.11 dB
-21.97 dB
 
圖三十 輸出三階截距點 
d.鏡像消除 
可以從圖中得知，其鏡像可以有所抑制，
雖然無法完全達到抑制，可能由於中頻端或 LO
端的輸入有相位不平衡和功率不平衡所造成，
不過仍可看出鏡像的部分有比所需求的訊號來
的小。 
表六、文獻比較 
 [35] [36] [37] [38] [39] [40] This work 
Power supply 1.8 V 1.8 V 1.8 V 1.8 V 1.8 V 1.8 V 1.2 V 
Frequency 2.4 GHz 2.4 GHz 2.4 GHz 2.4 GHz 2.4 GHz 2.4 GHz 2.4 GHz 
Power dissipation (mW) 18 45 27 17 13.5 16.2 8.88 
Output power 0dBm 0dBm 1dBm -4dBm 3dBm -2dBm -1.72dBm 
OIP3 - - - - - - 6.32dBm 
Process 0.18um CMOS 
0.18um 
CMOS 
0.18um 
CMOS 
0.18um 
CMOS 
0.18um 
CMOS 
0.18um 
CMOS 
0.18um 
CMOS 
-ddd3.1
1 dB 
 18 
Implementation of a 0.9-V Voltage-Controlled Oscillator 
with Low Phase Noise and Low Power Dissipation,” EEE 
Trans. on Circuits and Systems-II : Brief Paper, Vol. 55, 
No. 7, pp. 624-627, July 2008. 
[10] Shyh-Chyang Lee, Shuenn-Yuh Lee, and Chih-He 
Chiang, “A 0.9-V Low-Power Switched-Opamp SC 
Bandpass Filter for ENG Acquisition Systems,” IET 
Circuits, Devices, and Systems, Vol.2, No. 2, pp. 257-263, 
April 2008. 
[11] Shuenn-Yuh Lee and Chun-Cheng Lai,” A 1-V 
Wide-Band Low-Power CMOS Active Differential Power 
Splitter for Wireless Communication,” IEEE Trans. on 
Microwave Theory and Technology, Vol. 55, No. 8, pp. 
1593-1600, Aug. 2007. 
[12] Shuenn-Yuh Lee and Chih-Jen Cheng, “A Low-Voltage 
and Low-Power Adaptive Switched-Current Sigma-Delta 
ADC for Bio-Acquisition Microsystems,” IEEE Trans. on 
Circuits and Systems-I : Regular Paper, Vol. 53, No. 12, 
pp. 2628-2636, Dec., 2006. 
[13] Ming F. Huan, Chung J. Kuo, and Shuenn-Yuh Lee, “A 
5.25 GHz CMOS Folded-Cascode Even Harmonic Mixer 
for Low Voltage Applications,” IEEE Trans. on 
Microwave Theory and Technology, Vol. 54, No. 5, pp. 
660-669, Feb. 2006. 
[14] Shuenn-Yuh Lee and Shyh-Chyang Lee, “An Implantable 
Wireless Bidirectional Communication Microstimulator 
for Neuromuscular Stimulation,” IEEE Trans. on Circuits 
and Systems-I : Regular Paper, Vol. 52, No. 12, pp. 
2526-2538, Dec. 2005. 
[15] Shuenn-Yuh Lee, Ming F. Huan, and Chung J. Kuo, 
“Analysis and Implementation of a CMOS Even 
Harmonic Mixer With Current Reuse for 
Heterodyne/Direct Conversion Receivers,” IEEE Trans. 
on Circuits and Systems-I : Regular Paper, Vol. 52, No. 9, 
pp. 1741-1751, September, 2005. 
[16] B. Razavi, Design of Analog CMOS Integrated Ciruit, 
International Edition, Boston: McGraw-Hill, 2001. 
[17] Y. Tsividis, Operation and Modeling of the MOS 
Transistor, Second Edition, Boston: McGraw-Hill,1999. 
[18] N. J. Oh and S. G. Lee, “Building a 2.4-GHz radio 
transceiver using IEEE 802.15.4,” IEEE Circuit and 
Devises Magazine, vol.21, no. 6, pp. 43-51, Jan.-Feb., 
2006. 
 
[19] IEEE Standard Part 15.4: Wireless Medium Access 
Control (MAC) and Physical Layer (PHY) Specification 
for Wireless Personal Area Networks (WPANs), IEEE 
standard 802.15.4-2003, 2003. 
[20] B. Razavi, “Design considerations for direct conversion 
receivers,” IEEE Trans. Circuits Syst. II: Analog Digit. 
Signal Processing, vol. 44, no. 6, pp. 428-435, Jun. 1997. 
[21] J.Crols and M. S. J. Steyaert, “A single-chip 900 MHz 
CMOS receiver front-end with a high performance 
low-IF topology,” IEEE J. Solid-state Circuits, vol.30, 
no. 12, pp. 1483-1492, Dec. 1995. 
[22] N. J. Oh and S. G. Lee, “Building a 2.4-GHz radio 
transceiver using IEEE 802.15.4,” IEEE Circuit and 
Devises Magazine, vol.21, no. 6, pp. 43-51, Jan.-Feb., 
2006. 
[23] H. Sjoland, A. Karimi-Sanjaani, and A. A. Abidi, “A 
merged CMOS LNA and mixer for a WCDMA receiver,” 
IEEE J. Solid-State Circuits, vol. 38, no. 6, pp. 
1045-1050, Jun. 2003. 
[24] T. H. Lee, The Design of CMOS Radio-Frequency 
Integrated Circuits, 2nd edit., Cambridge, U.K.: 
Cambridge Univ., 1998, pp. 344-348. 
[25] T. Darabi and A. A. Abidi, “Noise in RF-CMOS mixers: 
a simple physical model,” IEEE J. Solid-State Circuits, 
vol. 35, no. 1, pp. 15-25, Jan. 2000. 
[26] E. Vittoz, E. A. Vittoz, M. Plessis, T. H. Joubert, and W. 
Beetge, “ CMOS translinear circuits for minimum 
supply voltage,” IEEE Trans. Circuits Syst. II: Analog 
Digit. Signal Processing, vol. 47, no. 12, pp. 1560-1564, 
Dec. 2000. 
[27] H. T. Friis, “Noise Figure of Radio Receivers,” Proc. 
IRE, vol. 32, pp. 419-422, July 1944. 
[28] F. Beffa, R. Vogt, W. Bachtold, E. Zellweger, and U. Lott, 
“A 6.5-mW Receiver Front-End for Bluetooth in 0.18-
μm CMOS,” IEEE MTT-S Int. Dig., vol. 1, pp. 501–
504, Jun. 2002. 
[29] A. Zolfaghari, and B. Razavil, “A Low-Power 2.4-GHz 
Transmitter/Receiver CMOS IC,” IEEE J. Solid-State 
Circuits, vol. 38, no. 2, pp. 176-183, Feb. 2003. 
[30] P. Choi, H. Chul Park, S. Kim, S. Park, I. Nam, T. W. 
Kim, S. Park, S. Shin, M. S. Kim, K. Kang, Y. Ku, H. 
Choi, S. M. Park, and K. Lee, “An Experimental 
Coin-Sized Radio for Extremely Low-Power WPAN 
(IEEE 802.15.1) Application at 2.4GHz,”  IEEE J. 
Solid-State Circuits, vol. 38, no. 12, pp. 2258-2268, Dec. 
2003. 
[31] J. A. M. Jarvinen, J. Kaukovuori, J. Ryynänen, J. Jussila, 
K. Kivekäs, M. Honkanen, and K. A. I. Halonen, 
“2.4-GHz Receiver for Sensor Applications,” IEEE J. 
Solid-State Circuits, vol. 40, no. 7, pp. 1426-1433, July 
2005 
[32] Giuseppina Sapone and Giuseppe Palmisano ,“ A 
0.25-um CMOS Low-Power Up-Conversion Mixer for 
3.1-5 GHz Ultra-Wideband Applications” IEEE  June 
2006. 
[33] Gilbert, B.; “The multi-tanh principle: a tutorial 
overview,” IEEE J. Solid-State Circuits, vol. 33, pp 2-17 
Jan. 1998. 
[34] Cheng-Chi Yen,and Huey-Ru Chuang,” A 0.25-m 
20-dBm 2.4-GHz CMOS Power Amplifier With an 
Integrated Diode Linearizer ”, IEEE  Microwave and 
Wireless Components Letters, vol. 13, no. 2, pp. 45-47, 
Feb. 2003. 
[35] Pilsoon Choi; Hyung Chul Park; Sohyeong Kim; 
Sungchung Park; Ilku Nam; Tae Wook Kim; Seokjong 
Park; Sangho Shin; Myeung Su Kim; Kyucheol Kang; 
Yeonwoo Ku; Hyokjae Choi; Sook Min Park; Kwyro Lee; 
“An experimental coin-sized radio for extremely 
low-power WPAN (IEEE 802.15.4) application at 2.4 
GHz,” IEEE J. Solid-State Circuit, vol 35, pp 2–268 Dec. 
2003. 
[36] JoonHyung Lim,; KoonShik Cho,; BoyLe Seo,; YongIl 
Kwon,; WooSang Lee,; KwangMook Lee,; MyeungSu 
Kim,; SangHyun Min,; TahJoon Park,; ” A fully 
integrated 2.4 GHz IEEE 802.15.4 transceiver for Zigbee 
 20 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
█達成目標 
□ 未達成目標（請說明，以 100字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明：已完成發射機與接收機之前端電路，以及 VCO晶片，並整合於模組進
行傳輸與接收的測試，符合當初規劃之目標。 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 █未發表之文稿 □撰寫中 □無 
專利：□已獲得 █申請中 □無 
技轉：□已技轉 □洽談中█無 
其他：已完成兩篇論文並投稿於 IEEE TCASII與 IEEE TMTT中，QVCO目前專
利撰寫中。 
 
 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
為達到低電壓與低功率之設計目標，已針對電路進行創新設計，並於投稿
IEEE期刊，以上研究有助於實現無線 ECG檢測系統，此部分已有業界公司
有興趣並與實驗室接觸，希望能用於心跳的檢測與傳輸，顯見此技術不但具
有學術成就，並有產業價值。 
 
 
 
 
 
附件二 
無研發成果推廣資料 
