TimeQuest Timing Analyzer report for DWT
Mon Jan 06 14:40:50 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Hold: 'sys_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'sys_clk'
 27. Slow 1200mV 0C Model Hold: 'sys_clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'sys_clk'
 40. Fast 1200mV 0C Model Hold: 'sys_clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; DWT                                                                ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE6F17C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 278.16 MHz ; 250.0 MHz       ; sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; sys_clk ; -2.595 ; -314.603         ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.434 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sys_clk ; -3.000 ; -252.816                       ;
+---------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                                        ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.595 ; d1_low_col[1]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 3.529      ;
; -2.378 ; d1_low_col[0]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 3.312      ;
; -2.323 ; d1_low_row[1]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 3.257      ;
; -2.309 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.229      ;
; -2.309 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.229      ;
; -2.309 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.229      ;
; -2.309 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.229      ;
; -2.309 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.229      ;
; -2.309 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.229      ;
; -2.309 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.229      ;
; -2.309 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.229      ;
; -2.309 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.229      ;
; -2.309 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.229      ;
; -2.309 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.229      ;
; -2.304 ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[5] ; DWT_1D2L_for2D:DWT_Dim2_L|high_flag    ; sys_clk      ; sys_clk     ; 1.000        ; -0.596     ; 2.709      ;
; -2.297 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.217      ;
; -2.297 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.217      ;
; -2.297 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.217      ;
; -2.297 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.217      ;
; -2.297 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.217      ;
; -2.297 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.217      ;
; -2.297 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.217      ;
; -2.297 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.217      ;
; -2.297 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.217      ;
; -2.297 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.217      ;
; -2.297 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.217      ;
; -2.249 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.180      ;
; -2.249 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.180      ;
; -2.249 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.180      ;
; -2.242 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.173      ;
; -2.242 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.173      ;
; -2.242 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.173      ;
; -2.224 ; d1_low_col[2]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 3.158      ;
; -2.218 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.139      ;
; -2.218 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.139      ;
; -2.200 ; d1_high_col[2]                        ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.559     ; 2.642      ;
; -2.198 ; d1_low_row[2]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 3.132      ;
; -2.194 ; low_row[2]                            ; d2_L_delay_cnt[0]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.108      ;
; -2.194 ; low_row[2]                            ; d2_L_delay_cnt[1]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.108      ;
; -2.194 ; low_row[2]                            ; d2_L_delay_cnt[2]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.108      ;
; -2.192 ; low_row[1]                            ; d2_L_delay_cnt[0]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.106      ;
; -2.192 ; low_row[1]                            ; d2_L_delay_cnt[1]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.106      ;
; -2.192 ; low_row[1]                            ; d2_L_delay_cnt[2]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.106      ;
; -2.190 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 3.127      ;
; -2.190 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 3.127      ;
; -2.190 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[3]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 3.127      ;
; -2.190 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[5]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 3.127      ;
; -2.190 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[6]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 3.127      ;
; -2.190 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 3.127      ;
; -2.190 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[8]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 3.127      ;
; -2.177 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.098      ;
; -2.166 ; d1_over                               ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.096     ; 3.071      ;
; -2.155 ; DWT_1D2L_for2D:DWT_Dim2_L|sel         ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.076      ;
; -2.155 ; DWT_1D2L_for2D:DWT_Dim2_L|sel         ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.076      ;
; -2.151 ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[6]  ; DWT_1D2L_for2D:DWT_Dim2_H|low_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.071      ;
; -2.142 ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[7]  ; DWT_1D2L_for2D:DWT_Dim2_H|low_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.062      ;
; -2.124 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; d2_HH_col[2]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.066     ; 3.059      ;
; -2.122 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 3.078      ;
; -2.122 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 3.078      ;
; -2.122 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[7]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 3.078      ;
; -2.122 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[8]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 3.078      ;
; -2.122 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; d2_HH_col[0]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.066     ; 3.057      ;
; -2.122 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; d2_HH_col[1]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.066     ; 3.057      ;
; -2.122 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[2]       ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.043      ;
; -2.121 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.041      ;
; -2.115 ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[1] ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 2.537      ;
; -2.115 ; d2_LH_col[0]                          ; d2_LH_col[1]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.035      ;
; -2.114 ; d2_LH_col[0]                          ; d2_LH_col[2]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.034      ;
; -2.112 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; d2_HH_col[2]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.066     ; 3.047      ;
; -2.110 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; d2_HH_col[0]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.066     ; 3.045      ;
; -2.110 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; d2_HH_col[1]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.066     ; 3.045      ;
; -2.093 ; d1_over                               ; d1_DWT_rst                             ; sys_clk      ; sys_clk     ; 1.000        ; -0.096     ; 2.998      ;
; -2.080 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; d2_HH_col[3]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.001      ;
; -2.077 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 2.998      ;
; -2.077 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 2.998      ;
; -2.077 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 2.998      ;
; -2.077 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 2.998      ;
; -2.077 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 2.998      ;
; -2.077 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 2.998      ;
; -2.077 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 2.998      ;
; -2.077 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 2.998      ;
; -2.077 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 2.998      ;
; -2.077 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 2.998      ;
; -2.075 ; d1_over                               ; d2_H_processing                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.090     ; 2.986      ;
; -2.075 ; d1_low_row[0]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 3.009      ;
; -2.070 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.990      ;
; -2.070 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.990      ;
; -2.070 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.990      ;
; -2.070 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.990      ;
; -2.070 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.990      ;
; -2.070 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.990      ;
; -2.070 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.990      ;
; -2.070 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.990      ;
; -2.070 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.990      ;
; -2.070 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.990      ;
; -2.070 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.990      ;
; -2.068 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; d2_HH_col[3]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 2.989      ;
; -2.066 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.046     ; 3.021      ;
; -2.066 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.046     ; 3.021      ;
; -2.066 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[7]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.046     ; 3.021      ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                         ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; d1_high_col[2]                         ; d1_high_col[2]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; d2_HL_row[1]                           ; d2_HL_row[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.452 ; d2_HH_col[0]                           ; d2_HH_col[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; d2_HH_col[1]                           ; d2_HH_col[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; d2_HH_col[2]                           ; d2_HH_col[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; d2_L_input_flag                        ; d2_L_input_flag                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; low_row[1]                             ; low_row[1]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; low_row[2]                             ; low_row[2]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; low_row[3]                             ; low_row[3]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; d2_L_DWT_rst                           ; d2_L_DWT_rst                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; d1_low_col[0]                          ; d1_low_col[0]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d1_low_col[1]                          ; d1_low_col[1]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d1_low_col[2]                          ; d1_low_col[2]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d1_low_row[0]                          ; d1_low_row[0]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d1_low_row[1]                          ; d1_low_row[1]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d1_low_row[2]                          ; d1_low_row[2]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d1_low_row[3]                          ; d1_low_row[3]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d1_over                                ; d1_over                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d1_input_flag                          ; d1_input_flag                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d1_delay_cnt[1]                        ; d1_delay_cnt[1]                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d1_delay_cnt[2]                        ; d1_delay_cnt[2]                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d1_processing                          ; d1_processing                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_HH_row[3]                           ; d2_HH_row[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_HH_col[3]                           ; d2_HH_col[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_HH_row[0]                           ; d2_HH_row[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_HH_row[2]                           ; d2_HH_row[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_HH_row[1]                           ; d2_HH_row[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_high_over                           ; d2_high_over                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_H_input_flag                        ; d2_H_input_flag                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; high_row[1]                            ; high_row[1]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; high_row[2]                            ; high_row[2]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; high_row[3]                            ; high_row[3]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_H_delay_cnt[1]                      ; d2_H_delay_cnt[1]                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_H_processing                        ; d2_H_processing                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_H_DWT_rst                           ; d2_H_DWT_rst                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; DWT_1D2L_for2D:DWT_Dim2_H|high_flag    ; DWT_1D2L_for2D:DWT_Dim2_H|high_flag    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_LL_col[0]                           ; d2_LL_col[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_LL_col[1]                           ; d2_LL_col[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_LL_row[0]                           ; d2_LL_row[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_LL_row[2]                           ; d2_LL_row[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_LL_row[1]                           ; d2_LL_row[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_LL_col[2]                           ; d2_LL_col[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; DWT_1D2L_for2D:DWT_Dim2_L|high_flag    ; DWT_1D2L_for2D:DWT_Dim2_L|high_flag    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_LH_row[2]                           ; d2_LH_row[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_LH_row[1]                           ; d2_LH_row[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_LH_row[0]                           ; d2_LH_row[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_LH_row[3]                           ; d2_LH_row[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_LH_col[0]                           ; d2_LH_col[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_LH_col[2]                           ; d2_LH_col[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_LH_col[1]                           ; d2_LH_col[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_low_over                            ; d2_low_over                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_L_delay_cnt[1]                      ; d2_L_delay_cnt[1]                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; d2_L_processing                        ; d2_L_processing                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; DWT_1D2L_for2D:DWT_Dim2_L|low_flag     ; DWT_1D2L_for2D:DWT_Dim2_L|low_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; DWT_1D2L_for2D:DWT_Dim1|high_flag      ; DWT_1D2L_for2D:DWT_Dim1|high_flag      ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; d1_high_col[0]                         ; d1_high_col[0]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; d1_high_col[1]                         ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; d1_high_row[0]                         ; d1_high_row[0]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; d1_high_row[1]                         ; d1_high_row[1]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; d1_high_row[2]                         ; d1_high_row[2]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; d1_high_row[3]                         ; d1_high_row[3]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; d1_DWT_rst                             ; d1_DWT_rst                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; DWT_1D2L_for2D:DWT_Dim1|low_flag       ; DWT_1D2L_for2D:DWT_Dim1|low_flag       ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; DWT_1D2L_for2D:DWT_Dim2_H|low_flag     ; DWT_1D2L_for2D:DWT_Dim2_H|low_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; d2_HL_row[0]                           ; d2_HL_row[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; d2_HL_row[2]                           ; d2_HL_row[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; d2_HL_col[3]                           ; d2_HL_col[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; d2_HL_col[0]                           ; d2_HL_col[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; d2_HL_col[1]                           ; d2_HL_col[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; d2_HL_col[2]                           ; d2_HL_col[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.464 ; low_row[0]                             ; low_row[0]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.758      ;
; 0.465 ; d1_delay_cnt[0]                        ; d1_delay_cnt[0]                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; high_row[0]                            ; high_row[0]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; d2_H_delay_cnt[0]                      ; d2_H_delay_cnt[0]                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; DWT_1D2L_for2D:DWT_Dim2_L|sel          ; DWT_1D2L_for2D:DWT_Dim2_L|sel          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; d2_L_delay_cnt[0]                      ; d2_L_delay_cnt[0]                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[0]        ; DWT_1D2L_for2D:DWT_Dim1|cnt2[0]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; DWT_1D2L_for2D:DWT_Dim1|sel            ; DWT_1D2L_for2D:DWT_Dim1|sel            ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[0]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; DWT_1D2L_for2D:DWT_Dim2_H|sel          ; DWT_1D2L_for2D:DWT_Dim2_H|sel          ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.758      ;
; 0.491 ; low_row[2]                             ; low_row[3]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.785      ;
; 0.492 ; image_idx[3]                           ; image_idx[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.785      ;
; 0.502 ; high_row[0]                            ; high_row[1]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.795      ;
; 0.508 ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.802      ;
; 0.509 ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[10]  ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[10]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.802      ;
; 0.600 ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[3]    ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.581      ; 1.393      ;
; 0.603 ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[7]  ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.579      ; 1.394      ;
; 0.603 ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[5]   ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.578      ; 1.393      ;
; 0.604 ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[3]     ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.392      ;
; 0.604 ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[7]   ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[8]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.578      ; 1.394      ;
; 0.609 ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[8]    ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.581      ; 1.402      ;
; 0.618 ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[8]    ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.581      ; 1.411      ;
; 0.621 ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[2]     ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.409      ;
; 0.632 ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[8]     ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.420      ;
; 0.641 ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[8]     ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.429      ;
; 0.652 ; d1_high_col[0]                         ; d1_high_col[2]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.438      ;
; 0.659 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.952      ;
; 0.659 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[4]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.952      ;
; 0.664 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 0.956      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                                ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; sys_clk ; Rise       ; sys_clk                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_flag      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_flag       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|sel            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_flag    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_flag     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|sel          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_flag    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_flag     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|sel          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_DWT_rst                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_delay_cnt[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_delay_cnt[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_delay_cnt[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_first_flag                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_high_col[0]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_high_col[1]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_high_col[2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_high_row[0]                         ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst   ; sys_clk    ; 5.739 ; 6.180 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sys_rst   ; sys_clk    ; -1.794 ; -2.082 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; d1_over_o      ; sys_clk    ; 7.698 ; 7.564 ; Rise       ; sys_clk         ;
; d2_high_over_o ; sys_clk    ; 7.278 ; 7.182 ; Rise       ; sys_clk         ;
; d2_low_over_o  ; sys_clk    ; 7.488 ; 7.354 ; Rise       ; sys_clk         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; d1_over_o      ; sys_clk    ; 7.430 ; 7.299 ; Rise       ; sys_clk         ;
; d2_high_over_o ; sys_clk    ; 7.027 ; 6.932 ; Rise       ; sys_clk         ;
; d2_low_over_o  ; sys_clk    ; 7.228 ; 7.097 ; Rise       ; sys_clk         ;
+----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 295.77 MHz ; 250.0 MHz       ; sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -2.381 ; -280.045        ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.383 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -252.816                      ;
+---------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                                         ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.381 ; d1_low_col[1]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.058     ; 3.325      ;
; -2.208 ; d1_low_col[0]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.058     ; 3.152      ;
; -2.166 ; d1_low_row[1]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.058     ; 3.110      ;
; -2.083 ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[5] ; DWT_1D2L_for2D:DWT_Dim2_L|high_flag    ; sys_clk      ; sys_clk     ; 1.000        ; -0.562     ; 2.523      ;
; -2.068 ; d1_low_col[2]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.058     ; 3.012      ;
; -2.056 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.986      ;
; -2.056 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.986      ;
; -2.056 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.986      ;
; -2.056 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.986      ;
; -2.056 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.986      ;
; -2.056 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.986      ;
; -2.056 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.986      ;
; -2.056 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.986      ;
; -2.056 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.986      ;
; -2.056 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.986      ;
; -2.056 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.986      ;
; -2.045 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.975      ;
; -2.044 ; d1_low_row[2]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.058     ; 2.988      ;
; -2.015 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.062     ; 2.955      ;
; -2.015 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.062     ; 2.955      ;
; -2.015 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.062     ; 2.955      ;
; -2.011 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.062     ; 2.951      ;
; -2.011 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.062     ; 2.951      ;
; -2.011 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.062     ; 2.951      ;
; -2.009 ; d1_high_col[2]                        ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.524     ; 2.487      ;
; -1.984 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 2.915      ;
; -1.984 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 2.915      ;
; -1.975 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.058     ; 2.919      ;
; -1.975 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.058     ; 2.919      ;
; -1.975 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[3]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.058     ; 2.919      ;
; -1.975 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[5]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.058     ; 2.919      ;
; -1.975 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[6]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.058     ; 2.919      ;
; -1.975 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.058     ; 2.919      ;
; -1.975 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[8]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.058     ; 2.919      ;
; -1.967 ; low_row[2]                            ; d2_L_delay_cnt[0]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 2.892      ;
; -1.967 ; low_row[2]                            ; d2_L_delay_cnt[1]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 2.892      ;
; -1.967 ; low_row[2]                            ; d2_L_delay_cnt[2]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 2.892      ;
; -1.965 ; low_row[1]                            ; d2_L_delay_cnt[0]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 2.890      ;
; -1.965 ; low_row[1]                            ; d2_L_delay_cnt[1]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 2.890      ;
; -1.965 ; low_row[1]                            ; d2_L_delay_cnt[2]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 2.890      ;
; -1.948 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 2.880      ;
; -1.946 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 2.875      ;
; -1.944 ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[6]  ; DWT_1D2L_for2D:DWT_Dim2_H|low_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 2.873      ;
; -1.937 ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[7]  ; DWT_1D2L_for2D:DWT_Dim2_H|low_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 2.866      ;
; -1.931 ; d1_over                               ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 2.845      ;
; -1.929 ; d1_low_row[0]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.058     ; 2.873      ;
; -1.923 ; d1_over                               ; d2_H_processing                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.844      ;
; -1.914 ; DWT_1D2L_for2D:DWT_Dim2_L|sel         ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 2.845      ;
; -1.914 ; DWT_1D2L_for2D:DWT_Dim2_L|sel         ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 2.845      ;
; -1.911 ; d2_H_DWT_rst                          ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.841      ;
; -1.911 ; d2_H_DWT_rst                          ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.841      ;
; -1.911 ; d2_H_DWT_rst                          ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.841      ;
; -1.911 ; d2_H_DWT_rst                          ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.841      ;
; -1.911 ; d2_H_DWT_rst                          ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.841      ;
; -1.911 ; d2_H_DWT_rst                          ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.841      ;
; -1.911 ; d2_H_DWT_rst                          ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.841      ;
; -1.911 ; d2_H_DWT_rst                          ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.841      ;
; -1.911 ; d2_H_DWT_rst                          ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.841      ;
; -1.911 ; d2_H_DWT_rst                          ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.841      ;
; -1.895 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[2]       ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 2.827      ;
; -1.883 ; d1_over                               ; d1_DWT_rst                             ; sys_clk      ; sys_clk     ; 1.000        ; -0.090     ; 2.795      ;
; -1.882 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 2.846      ;
; -1.882 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 2.846      ;
; -1.882 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[7]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 2.846      ;
; -1.882 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[8]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 2.846      ;
; -1.880 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 2.841      ;
; -1.880 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 2.841      ;
; -1.880 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[7]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 2.841      ;
; -1.880 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[8]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 2.841      ;
; -1.878 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; d2_HH_col[2]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 2.823      ;
; -1.878 ; d1_over                               ; d2_H_first_flag                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 2.798      ;
; -1.878 ; d1_over                               ; d2_L_first_flag                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 2.798      ;
; -1.877 ; d2_L_processing                       ; low_row[0]                             ; sys_clk      ; sys_clk     ; 1.000        ; -0.068     ; 2.811      ;
; -1.877 ; d2_L_processing                       ; low_row[1]                             ; sys_clk      ; sys_clk     ; 1.000        ; -0.068     ; 2.811      ;
; -1.877 ; d2_L_processing                       ; low_row[2]                             ; sys_clk      ; sys_clk     ; 1.000        ; -0.068     ; 2.811      ;
; -1.877 ; d2_L_processing                       ; low_row[3]                             ; sys_clk      ; sys_clk     ; 1.000        ; -0.068     ; 2.811      ;
; -1.877 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; d2_HH_col[2]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 2.822      ;
; -1.875 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; d2_HH_col[0]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 2.820      ;
; -1.875 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; d2_HH_col[1]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 2.820      ;
; -1.875 ; d2_HL_col[1]                          ; d2_high_over                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.075     ; 2.802      ;
; -1.874 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; d2_HH_col[0]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 2.819      ;
; -1.874 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; d2_HH_col[1]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 2.819      ;
; -1.870 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 2.801      ;
; -1.870 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 2.801      ;
; -1.870 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 2.801      ;
; -1.870 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 2.801      ;
; -1.870 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 2.801      ;
; -1.870 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 2.801      ;
; -1.870 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 2.801      ;
; -1.870 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 2.801      ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                          ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; d1_high_col[2]                         ; d1_high_col[2]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; d2_HL_row[1]                           ; d2_HL_row[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; d1_input_flag                          ; d1_input_flag                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; d2_HH_col[0]                           ; d2_HH_col[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; d2_HH_col[1]                           ; d2_HH_col[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; d2_HH_col[2]                           ; d2_HH_col[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; d2_HL_row[0]                           ; d2_HL_row[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; d2_HL_row[2]                           ; d2_HL_row[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; d2_HL_col[3]                           ; d2_HL_col[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; d2_HL_col[0]                           ; d2_HL_col[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; d2_HL_col[1]                           ; d2_HL_col[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; d2_HL_col[2]                           ; d2_HL_col[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; d2_LL_col[0]                           ; d2_LL_col[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; d2_LL_col[1]                           ; d2_LL_col[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; d2_LL_col[2]                           ; d2_LL_col[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; d2_L_input_flag                        ; d2_L_input_flag                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; low_row[1]                             ; low_row[1]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; low_row[2]                             ; low_row[2]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; low_row[3]                             ; low_row[3]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; d2_L_DWT_rst                           ; d2_L_DWT_rst                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; d1_low_col[0]                          ; d1_low_col[0]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_low_col[1]                          ; d1_low_col[1]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_low_col[2]                          ; d1_low_col[2]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_low_row[0]                          ; d1_low_row[0]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_low_row[1]                          ; d1_low_row[1]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_low_row[2]                          ; d1_low_row[2]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; DWT_1D2L_for2D:DWT_Dim1|high_flag      ; DWT_1D2L_for2D:DWT_Dim1|high_flag      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_high_col[0]                         ; d1_high_col[0]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_high_col[1]                         ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_high_row[0]                         ; d1_high_row[0]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_high_row[1]                         ; d1_high_row[1]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_high_row[2]                         ; d1_high_row[2]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_high_row[3]                         ; d1_high_row[3]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_low_row[3]                          ; d1_low_row[3]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_over                                ; d1_over                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_delay_cnt[1]                        ; d1_delay_cnt[1]                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_delay_cnt[2]                        ; d1_delay_cnt[2]                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_processing                          ; d1_processing                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d1_DWT_rst                             ; d1_DWT_rst                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; DWT_1D2L_for2D:DWT_Dim1|low_flag       ; DWT_1D2L_for2D:DWT_Dim1|low_flag       ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_HH_row[3]                           ; d2_HH_row[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_HH_col[3]                           ; d2_HH_col[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_HH_row[0]                           ; d2_HH_row[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_HH_row[2]                           ; d2_HH_row[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_HH_row[1]                           ; d2_HH_row[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; DWT_1D2L_for2D:DWT_Dim2_H|low_flag     ; DWT_1D2L_for2D:DWT_Dim2_H|low_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_high_over                           ; d2_high_over                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_H_input_flag                        ; d2_H_input_flag                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; high_row[1]                            ; high_row[1]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; high_row[2]                            ; high_row[2]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; high_row[3]                            ; high_row[3]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_H_delay_cnt[1]                      ; d2_H_delay_cnt[1]                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_H_processing                        ; d2_H_processing                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_H_DWT_rst                           ; d2_H_DWT_rst                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; DWT_1D2L_for2D:DWT_Dim2_H|high_flag    ; DWT_1D2L_for2D:DWT_Dim2_H|high_flag    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_LL_row[0]                           ; d2_LL_row[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_LL_row[2]                           ; d2_LL_row[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_LL_row[1]                           ; d2_LL_row[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; DWT_1D2L_for2D:DWT_Dim2_L|high_flag    ; DWT_1D2L_for2D:DWT_Dim2_L|high_flag    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_LH_row[2]                           ; d2_LH_row[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_LH_row[1]                           ; d2_LH_row[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_LH_row[0]                           ; d2_LH_row[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_LH_row[3]                           ; d2_LH_row[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_LH_col[0]                           ; d2_LH_col[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_LH_col[2]                           ; d2_LH_col[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_LH_col[1]                           ; d2_LH_col[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_low_over                            ; d2_low_over                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_L_delay_cnt[1]                      ; d2_L_delay_cnt[1]                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; d2_L_processing                        ; d2_L_processing                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; DWT_1D2L_for2D:DWT_Dim2_L|low_flag     ; DWT_1D2L_for2D:DWT_Dim2_L|low_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; low_row[0]                             ; low_row[0]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[0]        ; DWT_1D2L_for2D:DWT_Dim1|cnt2[0]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; DWT_1D2L_for2D:DWT_Dim1|sel            ; DWT_1D2L_for2D:DWT_Dim1|sel            ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; d1_delay_cnt[0]                        ; d1_delay_cnt[0]                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[0]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; DWT_1D2L_for2D:DWT_Dim2_H|sel          ; DWT_1D2L_for2D:DWT_Dim2_H|sel          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; high_row[0]                            ; high_row[0]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; d2_H_delay_cnt[0]                      ; d2_H_delay_cnt[0]                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; DWT_1D2L_for2D:DWT_Dim2_L|sel          ; DWT_1D2L_for2D:DWT_Dim2_L|sel          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; d2_L_delay_cnt[0]                      ; d2_L_delay_cnt[0]                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.684      ;
; 0.454 ; image_idx[3]                           ; image_idx[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.722      ;
; 0.456 ; low_row[2]                             ; low_row[3]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.724      ;
; 0.464 ; high_row[0]                            ; high_row[1]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.731      ;
; 0.469 ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[10]  ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[10]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.737      ;
; 0.542 ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[8]    ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.545      ; 1.282      ;
; 0.544 ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[3]    ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.545      ; 1.284      ;
; 0.547 ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[7]  ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.545      ; 1.287      ;
; 0.547 ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[5]   ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.283      ;
; 0.551 ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[3]     ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.286      ;
; 0.552 ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[7]   ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[8]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.288      ;
; 0.557 ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[8]    ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.545      ; 1.297      ;
; 0.561 ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[2]     ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.296      ;
; 0.563 ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[8]     ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.298      ;
; 0.576 ; d1_high_col[0]                         ; d1_high_col[2]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.311      ;
; 0.579 ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[8]     ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.314      ;
; 0.615 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.882      ;
; 0.615 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[4]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.882      ;
; 0.620 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.887      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                 ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; sys_clk ; Rise       ; sys_clk                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_flag      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_flag       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|sel            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_flag    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_flag     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|sel          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_flag    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_flag     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|sel          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_DWT_rst                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_delay_cnt[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_delay_cnt[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_delay_cnt[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_first_flag                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_high_col[0]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_high_col[1]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_high_col[2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sys_clk ; Rise       ; d1_high_row[0]                         ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst   ; sys_clk    ; 5.208 ; 5.504 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sys_rst   ; sys_clk    ; -1.582 ; -1.713 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; d1_over_o      ; sys_clk    ; 7.035 ; 6.833 ; Rise       ; sys_clk         ;
; d2_high_over_o ; sys_clk    ; 6.642 ; 6.485 ; Rise       ; sys_clk         ;
; d2_low_over_o  ; sys_clk    ; 6.846 ; 6.639 ; Rise       ; sys_clk         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; d1_over_o      ; sys_clk    ; 6.770 ; 6.576 ; Rise       ; sys_clk         ;
; d2_high_over_o ; sys_clk    ; 6.393 ; 6.241 ; Rise       ; sys_clk         ;
; d2_low_over_o  ; sys_clk    ; 6.590 ; 6.389 ; Rise       ; sys_clk         ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -0.494 ; -40.340         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.178 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -182.715                      ;
+---------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                                         ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.494 ; d1_low_col[1]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.028     ; 1.453      ;
; -0.483 ; d1_low_col[0]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.028     ; 1.442      ;
; -0.460 ; d1_low_row[1]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.028     ; 1.419      ;
; -0.401 ; d1_low_col[2]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.028     ; 1.360      ;
; -0.395 ; d1_low_row[2]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.028     ; 1.354      ;
; -0.394 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.344      ;
; -0.388 ; d1_over                               ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 1.330      ;
; -0.388 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.338      ;
; -0.376 ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[5] ; DWT_1D2L_for2D:DWT_Dim2_L|high_flag    ; sys_clk      ; sys_clk     ; 1.000        ; -0.249     ; 1.114      ;
; -0.374 ; d1_over                               ; d2_H_processing                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.323      ;
; -0.374 ; DWT_1D2L_for2D:DWT_Dim2_L|sel         ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.326      ;
; -0.374 ; DWT_1D2L_for2D:DWT_Dim2_L|sel         ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.326      ;
; -0.370 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.324      ;
; -0.370 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.324      ;
; -0.370 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.324      ;
; -0.370 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[2]       ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.323      ;
; -0.367 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.321      ;
; -0.367 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.321      ;
; -0.367 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]     ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.321      ;
; -0.365 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]       ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.317      ;
; -0.361 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; d2_HH_col[2]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.026     ; 1.322      ;
; -0.359 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; d2_HH_col[0]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.026     ; 1.320      ;
; -0.359 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; d2_HH_col[1]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.026     ; 1.320      ;
; -0.358 ; d1_over                               ; d1_high_col[2]                         ; sys_clk      ; sys_clk     ; 1.000        ; 0.146      ; 1.491      ;
; -0.355 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; d2_HH_col[2]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.026     ; 1.316      ;
; -0.353 ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[1] ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.239     ; 1.101      ;
; -0.353 ; low_row[1]                            ; d2_L_delay_cnt[0]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.043     ; 1.297      ;
; -0.353 ; low_row[1]                            ; d2_L_delay_cnt[1]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.043     ; 1.297      ;
; -0.353 ; low_row[1]                            ; d2_L_delay_cnt[2]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.043     ; 1.297      ;
; -0.353 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; d2_HH_col[0]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.026     ; 1.314      ;
; -0.353 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]     ; d2_HH_col[1]                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.026     ; 1.314      ;
; -0.353 ; low_row[2]                            ; d2_L_delay_cnt[0]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.043     ; 1.297      ;
; -0.353 ; low_row[2]                            ; d2_L_delay_cnt[1]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.043     ; 1.297      ;
; -0.353 ; low_row[2]                            ; d2_L_delay_cnt[2]                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.043     ; 1.297      ;
; -0.351 ; d1_over                               ; d2_H_first_flag                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.299      ;
; -0.351 ; d1_over                               ; d2_L_first_flag                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.299      ;
; -0.349 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.302      ;
; -0.346 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.025     ; 1.308      ;
; -0.346 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.025     ; 1.308      ;
; -0.346 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[3]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.025     ; 1.308      ;
; -0.346 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[5]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.025     ; 1.308      ;
; -0.346 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[6]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.025     ; 1.308      ;
; -0.346 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.025     ; 1.308      ;
; -0.346 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[8]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.025     ; 1.308      ;
; -0.346 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.298      ;
; -0.346 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.298      ;
; -0.344 ; d2_HL_col[1]                          ; d2_high_over                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.293      ;
; -0.339 ; d1_over                               ; d1_DWT_rst                             ; sys_clk      ; sys_clk     ; 1.000        ; -0.047     ; 1.279      ;
; -0.336 ; d1_over                               ; high_row[0]                            ; sys_clk      ; sys_clk     ; 1.000        ; -0.040     ; 1.283      ;
; -0.336 ; d1_over                               ; high_row[1]                            ; sys_clk      ; sys_clk     ; 1.000        ; -0.040     ; 1.283      ;
; -0.336 ; d1_over                               ; high_row[2]                            ; sys_clk      ; sys_clk     ; 1.000        ; -0.040     ; 1.283      ;
; -0.336 ; d1_over                               ; high_row[3]                            ; sys_clk      ; sys_clk     ; 1.000        ; -0.040     ; 1.283      ;
; -0.333 ; d1_high_col[2]                        ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.226     ; 1.094      ;
; -0.332 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.284      ;
; -0.332 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.284      ;
; -0.332 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.284      ;
; -0.332 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.284      ;
; -0.332 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.284      ;
; -0.332 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.284      ;
; -0.332 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.284      ;
; -0.332 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.284      ;
; -0.332 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.284      ;
; -0.332 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]     ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.284      ;
; -0.329 ; d1_low_row[0]                         ; d1_over                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.028     ; 1.288      ;
; -0.327 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.017     ; 1.297      ;
; -0.327 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.017     ; 1.297      ;
; -0.327 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[7]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.017     ; 1.297      ;
; -0.327 ; DWT_1D2L_for2D:DWT_Dim1|sel           ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[8]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.017     ; 1.297      ;
; -0.326 ; d2_L_processing                       ; low_row[0]                             ; sys_clk      ; sys_clk     ; 1.000        ; -0.030     ; 1.283      ;
; -0.326 ; d2_L_processing                       ; low_row[1]                             ; sys_clk      ; sys_clk     ; 1.000        ; -0.030     ; 1.283      ;
; -0.326 ; d2_L_processing                       ; low_row[2]                             ; sys_clk      ; sys_clk     ; 1.000        ; -0.030     ; 1.283      ;
; -0.326 ; d2_L_processing                       ; low_row[3]                             ; sys_clk      ; sys_clk     ; 1.000        ; -0.030     ; 1.283      ;
; -0.326 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.276      ;
; -0.326 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.276      ;
; -0.326 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.276      ;
; -0.326 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.276      ;
; -0.326 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.276      ;
; -0.326 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.276      ;
; -0.326 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.276      ;
; -0.326 ; DWT_1D2L_for2D:DWT_Dim2_H|sel         ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.276      ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                          ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; d2_HL_row[1]                           ; d2_HL_row[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; d1_high_col[2]                         ; d1_high_col[2]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; d2_HH_col[0]                           ; d2_HH_col[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; d2_HH_col[1]                           ; d2_HH_col[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; d2_HH_col[2]                           ; d2_HH_col[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; d2_L_input_flag                        ; d2_L_input_flag                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; low_row[1]                             ; low_row[1]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; low_row[2]                             ; low_row[2]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; low_row[3]                             ; low_row[3]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; d2_L_DWT_rst                           ; d2_L_DWT_rst                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DWT_1D2L_for2D:DWT_Dim2_L|low_flag     ; DWT_1D2L_for2D:DWT_Dim2_L|low_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; d1_low_col[0]                          ; d1_low_col[0]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_low_col[1]                          ; d1_low_col[1]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_low_col[2]                          ; d1_low_col[2]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_low_row[0]                          ; d1_low_row[0]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_low_row[1]                          ; d1_low_row[1]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_low_row[2]                          ; d1_low_row[2]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DWT_1D2L_for2D:DWT_Dim1|high_flag      ; DWT_1D2L_for2D:DWT_Dim1|high_flag      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_high_col[0]                         ; d1_high_col[0]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_high_col[1]                         ; d1_high_col[1]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_high_row[0]                         ; d1_high_row[0]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_high_row[1]                         ; d1_high_row[1]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_high_row[2]                         ; d1_high_row[2]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_high_row[3]                         ; d1_high_row[3]                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_low_row[3]                          ; d1_low_row[3]                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_over                                ; d1_over                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_input_flag                          ; d1_input_flag                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_delay_cnt[1]                        ; d1_delay_cnt[1]                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_delay_cnt[2]                        ; d1_delay_cnt[2]                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_processing                          ; d1_processing                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d1_DWT_rst                             ; d1_DWT_rst                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DWT_1D2L_for2D:DWT_Dim1|low_flag       ; DWT_1D2L_for2D:DWT_Dim1|low_flag       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_HH_row[3]                           ; d2_HH_row[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_HH_col[3]                           ; d2_HH_col[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_HH_row[0]                           ; d2_HH_row[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_HH_row[2]                           ; d2_HH_row[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_HH_row[1]                           ; d2_HH_row[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DWT_1D2L_for2D:DWT_Dim2_H|low_flag     ; DWT_1D2L_for2D:DWT_Dim2_H|low_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_HL_row[0]                           ; d2_HL_row[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_HL_row[2]                           ; d2_HL_row[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_HL_col[3]                           ; d2_HL_col[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_HL_col[0]                           ; d2_HL_col[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_HL_col[1]                           ; d2_HL_col[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_HL_col[2]                           ; d2_HL_col[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_high_over                           ; d2_high_over                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_H_input_flag                        ; d2_H_input_flag                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; high_row[1]                            ; high_row[1]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; high_row[2]                            ; high_row[2]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; high_row[3]                            ; high_row[3]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_H_delay_cnt[1]                      ; d2_H_delay_cnt[1]                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_H_processing                        ; d2_H_processing                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_H_DWT_rst                           ; d2_H_DWT_rst                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DWT_1D2L_for2D:DWT_Dim2_H|high_flag    ; DWT_1D2L_for2D:DWT_Dim2_H|high_flag    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_LL_col[0]                           ; d2_LL_col[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_LL_col[1]                           ; d2_LL_col[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_LL_row[0]                           ; d2_LL_row[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_LL_row[2]                           ; d2_LL_row[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_LL_row[1]                           ; d2_LL_row[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_LL_col[2]                           ; d2_LL_col[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DWT_1D2L_for2D:DWT_Dim2_L|high_flag    ; DWT_1D2L_for2D:DWT_Dim2_L|high_flag    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_LH_row[2]                           ; d2_LH_row[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_LH_row[1]                           ; d2_LH_row[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_LH_row[0]                           ; d2_LH_row[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_LH_row[3]                           ; d2_LH_row[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_LH_col[0]                           ; d2_LH_col[0]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_LH_col[2]                           ; d2_LH_col[2]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_LH_col[1]                           ; d2_LH_col[1]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_low_over                            ; d2_low_over                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_L_delay_cnt[1]                      ; d2_L_delay_cnt[1]                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; d2_L_processing                        ; d2_L_processing                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; DWT_1D2L_for2D:DWT_Dim2_L|sel          ; DWT_1D2L_for2D:DWT_Dim2_L|sel          ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; low_row[0]                             ; low_row[0]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; DWT_1D2L_for2D:DWT_Dim1|cnt2[0]        ; DWT_1D2L_for2D:DWT_Dim1|cnt2[0]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; DWT_1D2L_for2D:DWT_Dim1|sel            ; DWT_1D2L_for2D:DWT_Dim1|sel            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; d1_delay_cnt[0]                        ; d1_delay_cnt[0]                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[0]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; DWT_1D2L_for2D:DWT_Dim2_H|sel          ; DWT_1D2L_for2D:DWT_Dim2_H|sel          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; high_row[0]                            ; high_row[0]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; d2_H_delay_cnt[0]                      ; d2_H_delay_cnt[0]                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; d2_L_delay_cnt[0]                      ; d2_L_delay_cnt[0]                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; image_idx[3]                           ; image_idx[3]                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; low_row[2]                             ; low_row[3]                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.319      ;
; 0.204 ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; high_row[0]                            ; high_row[1]                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[10]  ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[10]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.325      ;
; 0.245 ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[3]    ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.239      ; 0.568      ;
; 0.246 ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[3]     ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.238      ; 0.568      ;
; 0.246 ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[7]  ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.239      ; 0.569      ;
; 0.248 ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[5]   ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.568      ;
; 0.249 ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[7]   ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[8]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.569      ;
; 0.255 ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[8]    ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.239      ; 0.578      ;
; 0.258 ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[8]    ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.239      ; 0.581      ;
; 0.258 ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[2]     ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.238      ; 0.580      ;
; 0.264 ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[8]     ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.238      ; 0.586      ;
; 0.265 ; d2_H_first_flag                        ; d2_H_DWT_rst                           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.385      ;
; 0.267 ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[8]     ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.238      ; 0.589      ;
; 0.269 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[4]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.390      ;
; 0.270 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[1]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.391      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                 ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; sys_clk ; Rise       ; sys_clk                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|cnt2[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_cnt[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|high_flag      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_cnt[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|low_flag       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim1|sel            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|cnt2[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_cnt[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|high_flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_cnt[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|low_flag     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_H|sel          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|cnt2[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_cnt[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|high_flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_cnt[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|low_flag     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; DWT_1D2L_for2D:DWT_Dim2_L|sel          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; d1_DWT_rst                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; d1_delay_cnt[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; d1_delay_cnt[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; d1_delay_cnt[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; d1_first_flag                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; d1_high_col[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; d1_high_col[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; d1_high_col[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sys_clk ; Rise       ; d1_high_row[0]                         ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst   ; sys_clk    ; 2.684 ; 3.403 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sys_rst   ; sys_clk    ; -0.884 ; -1.507 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; d1_over_o      ; sys_clk    ; 3.563 ; 3.675 ; Rise       ; sys_clk         ;
; d2_high_over_o ; sys_clk    ; 3.397 ; 3.478 ; Rise       ; sys_clk         ;
; d2_low_over_o  ; sys_clk    ; 3.472 ; 3.558 ; Rise       ; sys_clk         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; d1_over_o      ; sys_clk    ; 3.446 ; 3.554 ; Rise       ; sys_clk         ;
; d2_high_over_o ; sys_clk    ; 3.287 ; 3.365 ; Rise       ; sys_clk         ;
; d2_low_over_o  ; sys_clk    ; 3.358 ; 3.441 ; Rise       ; sys_clk         ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.595   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  sys_clk         ; -2.595   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -314.603 ; 0.0   ; 0.0      ; 0.0     ; -252.816            ;
;  sys_clk         ; -314.603 ; 0.000 ; N/A      ; N/A     ; -252.816            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst   ; sys_clk    ; 5.739 ; 6.180 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sys_rst   ; sys_clk    ; -0.884 ; -1.507 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; d1_over_o      ; sys_clk    ; 7.698 ; 7.564 ; Rise       ; sys_clk         ;
; d2_high_over_o ; sys_clk    ; 7.278 ; 7.182 ; Rise       ; sys_clk         ;
; d2_low_over_o  ; sys_clk    ; 7.488 ; 7.354 ; Rise       ; sys_clk         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; d1_over_o      ; sys_clk    ; 3.446 ; 3.554 ; Rise       ; sys_clk         ;
; d2_high_over_o ; sys_clk    ; 3.287 ; 3.365 ; Rise       ; sys_clk         ;
; d2_low_over_o  ; sys_clk    ; 3.358 ; 3.441 ; Rise       ; sys_clk         ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; d1_over_o      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d2_high_over_o ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d2_low_over_o  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sys_rst                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; d1_over_o      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; d2_high_over_o ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; d2_low_over_o  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; d1_over_o      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; d2_high_over_o ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; d2_low_over_o  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; d1_over_o      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; d2_high_over_o ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; d2_low_over_o  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1924     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1924     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 168   ; 168  ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Jan 06 14:40:48 2025
Info: Command: quartus_sta DWT -c DWT
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DWT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.595
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.595      -314.603 sys_clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.434         0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -252.816 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.381
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.381      -280.045 sys_clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.383         0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -252.816 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.494
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.494       -40.340 sys_clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -182.715 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4623 megabytes
    Info: Processing ended: Mon Jan 06 14:40:50 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


