# test_task_1
!!!!Дизайн был разработан в Vivado 2018.2.

Дизайн размещен в папке .\prj\task_1

Исходники перемежителя .\task1\src

Сборка перемежителя осуществленна в Block Design.

Путь к иллюстрации структурной схеме дизайна: .\task1\doc\Структурная схема дизайна.png

Путь к иллюстрации логике работы конечного автомата перемежителя: .\task1\doc\Диаграмма состояний FSM перемеживателя.png

Также .\task1\doc приведены изображения примеров взаимодействия с разработанным дизайном:
1. Требования к протоколу записи в перемежитель.png
2. Требования к протоколу чтения с перемежителя.png

////////////////////////
Тестирование

.\task1\tb\alu_tb.sv  - тестовое окружение для проверки контроллера АЛУ.

////////////////////////
Верификация

В папке .\task1\tb\verification тестовое окружение и тесты для верифицирования дизайна.

! Всего три теста:

	Test_Check_48 test;
	Test_Check_1008 test;
	Test_Check_6144 test;

! Для выбора нужного теста требуется в файле tb.sv раскомментировать нужный тест и закомментировать ненужные. Пример:

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

	/////////////////////////////////////
	//  Select the Test
	/////////////////////////////////////
	//Test_Check_48 test;
	//Test_Check_1008 test;
	Test_Check_6144 test;
	
	////////////////////////////////////
	
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

!!! При запуске симуляции результат верификации будет выведен в Tcl Console

* Частота тактирования перемежителя = 100 MHz.

* При выполнение теста "Test_Check_48" перемежителю потребовалось 10.34 us на вычисление и выдачу вектора.

* При выполнение теста Test_Check_1008 перемежителю потребовалось 221.54 us на вычисление и выдачу вектора.

* При выполнение теста Test_Check_6144 перемежителю потребовалось 1353.815 us на вычисление и выдачу вектора.



 
