---
{"dg-publish":true,"permalink":"/microelectronics-failure-analysis-desk-reference-7th-edition/section-1-failure-analysis-process-and-management/1/"}
---


***SH Goh, YH Chan, BL Yeoh, Hu Hao, MH Thor, Zhao Lin** 
GLOBALFOUNDRIES, Singapore
**CM Chua, SH Tan, LS Koh, WP Chua** 
SEMICAPS Pte Ltd, Singapore*

原文标题：Overview of Wafer-level Electrical Failure Analysis Process for Accelerated Yield Engineering

*翻译整理：Ernest Liu，mail to : 2020022102@szjm.edu.cn*

# 引言 Introduction

一个典型的产品良率爬升周期通常包括以下三个阶段：技术开发、资格认证和量产。其中，技术开发是公认最关键也最紧张的，因为要不断缩短产品上市的时间。随着集成电路 (IC) 的设计边际、集成、功能和存储容量越来越复杂，失效分析 (FA) 也变得更具挑战性。要确定影响良率的潜在根本原因非常困难，并且仅凭针对一些较差芯片 100% 的失效分析已经不能反映真实的良率情况。为了实现快速有效的产品良率爬升，需要采用一种及时、有效的缺陷学习方法，并制定出精确的纠正措施。

晶圆级测试是指在切割和封装前，对其制造的集成电路质量进行评估的过程。封装后测试和系统级测试都是测试漏检的二次筛选的关键环节。无论哪种评估方法（晶圆或封装）出现失败都可能会启动失效分析流程，而直接进行晶圆级失效分析是效率最高的。

晶圆级测试的覆盖率接近99%，特别是对于数字核心部分，能够有效地检测出关键缺陷。因此，晶圆级失效分析可以加快技术开发的良率提升。

## 传统失效分析流程 Traditional Failure Analysis Process


