$date
	Tue Nov 15 15:16:20 2022
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module mux_2_tb $end
$var wire 64 ! l_out [63:0] $end
$var reg 64 " l_in0 [63:0] $end
$var reg 64 # l_in1 [63:0] $end
$var reg 1 $ l_s $end
$scope module m_dut $end
$var wire 64 % i_in0 [63:0] $end
$var wire 64 & i_in1 [63:0] $end
$var wire 1 $ i_s $end
$var reg 64 ' o_out [63:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b0 '
b1 &
b0 %
0$
b1 #
b0 "
b0 !
$end
#10
b1 !
b1 '
1$
#20
b111111111111111111111111111111111111111111111111111111111111111 !
b111111111111111111111111111111111111111111111111111111111111111 '
b11111111111111111111111111111111111111111111111111111111111111 #
b11111111111111111111111111111111111111111111111111111111111111 &
b111111111111111111111111111111111111111111111111111111111111111 "
b111111111111111111111111111111111111111111111111111111111111111 %
0$
#30
b11111111111111111111111111111111111111111111111111111111111111 !
b11111111111111111111111111111111111111111111111111111111111111 '
1$
#40
