
📝 周每日计划

周一 | 非健身日

· 下午攻坚：
  · 高数：网课一节（函数极限与连续性）
  · 硬件：CPU书籍第1-2章（15页）+ 画数据通路简图
· 晚上连接：
  · 游戏：完成逻辑门基础关卡，记录“与门/或门在Verilog中的语法对应”
  · GitHub标签：[Math][CPU]

周二 | 健身日

· 下午攻坚（稍缩短第二模块）：
  · 高数：网课一节（导数定义）
  · 硬件：Verilog实验 - 用D触发器构建2位寄存器，仿真验证
· 晚上连接：
  · 游戏：尝试用逻辑门构建半加器
  · GitHub标签：[Math][Verilog]

周三 | 健身日

· 下午攻坚：
  · 高数：网课一节（求导法则）
  · 硬件：CPU书籍第3章（15页）- 重点看RISC-V指令格式
· 晚上连接：
  · 游戏：完成半加器，尝试全加器
  · GitHub标签：[Math][CPU]

周四 | 非健身日

· 下午攻坚：
  · 高数：网课一节（高阶导数）
  · 硬件：Verilog实验 - 实现4位寄存器，添加使能信号
· 晚上连接：
  · 自由探索：搜索“RISC-V指令集与Verilog实现关系”
  · GitHub标签：[Math][Verilog]

周五 | 健身日

· 下午攻坚：
  · 高数：网课一节（微分中值定理）
  · 硬件：CPU书籍第4章（15页）- 流水线基础概念
· 晚上连接：
  · 游戏：尝试构建2位加法器
  · GitHub标签：[Math][CPU]

周六 | 健身日

· 下午攻坚：
  · 高数：网课一节（洛必达法则）
  · 硬件：Verilog实验 - 将4位寄存器扩展为8位，测试时序
· 晚上连接：
  · 游戏：完成加法器关卡，观察“进位链”与硬件设计的相似性
  · GitHub标签：[Math][Verilog]

周日 | 融合与缓冲日

· 下午：不安排新网课
  · 14:00-15:30：周复习 - 整理一周的数学笔记，重做1-2个关键例题
  · 15:45-17:00：融合创作 - 用一页纸绘制：
    · 左侧：数学概念（函数、导数、积分意识）
    · 中间：硬件对应（数据流动、时序控制）
    · 右侧：游戏实现（逻辑块连接）
· 晚上：
  · 轻松游戏：探索Turning Complete高级关卡，不求进度
  · GitHub：提交周总结图 + 标签[WeekSummary]