TimeQuest Timing Analyzer report for memoriaCache
Tue Sep 13 00:48:00 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; memoriaCache                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 202.92 MHz ; 200.0 MHz       ; clock      ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -3.928 ; -310.140      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -138.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                        ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.928 ; cache[3][3] ; varDadoWriteBack[2] ; clock        ; clock       ; 1.000        ; 0.003      ; 4.967      ;
; -3.928 ; cache[3][3] ; varDadoWriteBack[1] ; clock        ; clock       ; 1.000        ; 0.003      ; 4.967      ;
; -3.928 ; cache[3][3] ; varEndMem[3]        ; clock        ; clock       ; 1.000        ; 0.003      ; 4.967      ;
; -3.928 ; cache[3][3] ; varEndMem[2]        ; clock        ; clock       ; 1.000        ; 0.003      ; 4.967      ;
; -3.928 ; cache[3][3] ; varEndMem[1]        ; clock        ; clock       ; 1.000        ; 0.003      ; 4.967      ;
; -3.928 ; cache[3][3] ; varEndMem[0]        ; clock        ; clock       ; 1.000        ; 0.003      ; 4.967      ;
; -3.928 ; cache[3][3] ; varDadoWriteBack[0] ; clock        ; clock       ; 1.000        ; 0.003      ; 4.967      ;
; -3.874 ; cache[4][4] ; cache[3][2]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.907      ;
; -3.874 ; cache[4][4] ; cache[3][1]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.907      ;
; -3.874 ; cache[4][4] ; cache[3][0]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.907      ;
; -3.861 ; cache[4][3] ; cache[3][2]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.894      ;
; -3.861 ; cache[4][3] ; cache[3][1]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.894      ;
; -3.861 ; cache[4][3] ; cache[3][0]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.894      ;
; -3.821 ; cache[4][4] ; cache[4][2]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.854      ;
; -3.821 ; cache[4][4] ; cache[4][1]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.854      ;
; -3.821 ; cache[4][4] ; cache[4][0]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.854      ;
; -3.813 ; cache[3][3] ; cache[3][2]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.848      ;
; -3.813 ; cache[3][3] ; cache[3][1]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.848      ;
; -3.813 ; cache[3][3] ; cache[3][0]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.848      ;
; -3.808 ; cache[4][3] ; cache[4][2]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.841      ;
; -3.808 ; cache[4][3] ; cache[4][1]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.841      ;
; -3.808 ; cache[4][3] ; cache[4][0]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.841      ;
; -3.800 ; cache[1][3] ; varDadoWriteBack[2] ; clock        ; clock       ; 1.000        ; 0.003      ; 4.839      ;
; -3.800 ; cache[1][3] ; varDadoWriteBack[1] ; clock        ; clock       ; 1.000        ; 0.003      ; 4.839      ;
; -3.800 ; cache[1][3] ; varEndMem[3]        ; clock        ; clock       ; 1.000        ; 0.003      ; 4.839      ;
; -3.800 ; cache[1][3] ; varEndMem[2]        ; clock        ; clock       ; 1.000        ; 0.003      ; 4.839      ;
; -3.800 ; cache[1][3] ; varEndMem[1]        ; clock        ; clock       ; 1.000        ; 0.003      ; 4.839      ;
; -3.800 ; cache[1][3] ; varEndMem[0]        ; clock        ; clock       ; 1.000        ; 0.003      ; 4.839      ;
; -3.800 ; cache[1][3] ; varDadoWriteBack[0] ; clock        ; clock       ; 1.000        ; 0.003      ; 4.839      ;
; -3.797 ; cache[4][4] ; cache[1][6]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.830      ;
; -3.797 ; cache[4][4] ; cache[1][2]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.830      ;
; -3.787 ; cache[1][4] ; varDadoWriteBack[2] ; clock        ; clock       ; 1.000        ; 0.003      ; 4.826      ;
; -3.787 ; cache[1][4] ; varDadoWriteBack[1] ; clock        ; clock       ; 1.000        ; 0.003      ; 4.826      ;
; -3.787 ; cache[1][4] ; varEndMem[3]        ; clock        ; clock       ; 1.000        ; 0.003      ; 4.826      ;
; -3.787 ; cache[1][4] ; varEndMem[2]        ; clock        ; clock       ; 1.000        ; 0.003      ; 4.826      ;
; -3.787 ; cache[1][4] ; varEndMem[1]        ; clock        ; clock       ; 1.000        ; 0.003      ; 4.826      ;
; -3.787 ; cache[1][4] ; varEndMem[0]        ; clock        ; clock       ; 1.000        ; 0.003      ; 4.826      ;
; -3.787 ; cache[1][4] ; varDadoWriteBack[0] ; clock        ; clock       ; 1.000        ; 0.003      ; 4.826      ;
; -3.784 ; cache[4][3] ; cache[1][6]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.817      ;
; -3.784 ; cache[4][3] ; cache[1][2]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.817      ;
; -3.768 ; cache[2][4] ; cache[3][2]         ; clock        ; clock       ; 1.000        ; -0.002     ; 4.802      ;
; -3.768 ; cache[2][4] ; cache[3][1]         ; clock        ; clock       ; 1.000        ; -0.002     ; 4.802      ;
; -3.768 ; cache[2][4] ; cache[3][0]         ; clock        ; clock       ; 1.000        ; -0.002     ; 4.802      ;
; -3.763 ; cache[3][3] ; cache[4][2]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.798      ;
; -3.763 ; cache[3][3] ; cache[4][1]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.798      ;
; -3.763 ; cache[3][3] ; cache[4][0]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.798      ;
; -3.758 ; cache[4][4] ; cache[0][1]         ; clock        ; clock       ; 1.000        ; -0.004     ; 4.790      ;
; -3.758 ; cache[4][4] ; cache[0][0]         ; clock        ; clock       ; 1.000        ; -0.004     ; 4.790      ;
; -3.754 ; cache[4][4] ; cache[1][1]         ; clock        ; clock       ; 1.000        ; -0.004     ; 4.786      ;
; -3.754 ; cache[4][4] ; cache[1][0]         ; clock        ; clock       ; 1.000        ; -0.004     ; 4.786      ;
; -3.749 ; cache[4][4] ; cache[7][2]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.782      ;
; -3.749 ; cache[4][4] ; cache[7][1]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.782      ;
; -3.749 ; cache[4][4] ; cache[7][0]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.782      ;
; -3.748 ; cache[4][4] ; cache[5][2]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.781      ;
; -3.748 ; cache[4][4] ; cache[5][1]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.781      ;
; -3.748 ; cache[4][4] ; cache[5][0]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.781      ;
; -3.745 ; cache[4][3] ; cache[0][1]         ; clock        ; clock       ; 1.000        ; -0.004     ; 4.777      ;
; -3.745 ; cache[4][3] ; cache[0][0]         ; clock        ; clock       ; 1.000        ; -0.004     ; 4.777      ;
; -3.741 ; cache[4][3] ; cache[1][1]         ; clock        ; clock       ; 1.000        ; -0.004     ; 4.773      ;
; -3.741 ; cache[4][3] ; cache[1][0]         ; clock        ; clock       ; 1.000        ; -0.004     ; 4.773      ;
; -3.736 ; cache[4][3] ; cache[7][2]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.769      ;
; -3.736 ; cache[4][3] ; cache[7][1]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.769      ;
; -3.736 ; cache[4][3] ; cache[7][0]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.769      ;
; -3.735 ; cache[3][3] ; cache[1][6]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.770      ;
; -3.735 ; cache[3][3] ; cache[1][2]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.770      ;
; -3.735 ; cache[4][3] ; cache[5][2]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.768      ;
; -3.735 ; cache[4][3] ; cache[5][1]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.768      ;
; -3.735 ; cache[4][3] ; cache[5][0]         ; clock        ; clock       ; 1.000        ; -0.003     ; 4.768      ;
; -3.722 ; cache[4][4] ; cache[2][1]         ; clock        ; clock       ; 1.000        ; -0.007     ; 4.751      ;
; -3.722 ; cache[4][4] ; cache[2][0]         ; clock        ; clock       ; 1.000        ; -0.007     ; 4.751      ;
; -3.718 ; cache[4][4] ; cache[6][2]         ; clock        ; clock       ; 1.000        ; -0.007     ; 4.747      ;
; -3.718 ; cache[4][4] ; cache[6][1]         ; clock        ; clock       ; 1.000        ; -0.007     ; 4.747      ;
; -3.718 ; cache[4][4] ; cache[6][0]         ; clock        ; clock       ; 1.000        ; -0.007     ; 4.747      ;
; -3.715 ; cache[2][4] ; cache[4][2]         ; clock        ; clock       ; 1.000        ; -0.002     ; 4.749      ;
; -3.715 ; cache[2][4] ; cache[4][1]         ; clock        ; clock       ; 1.000        ; -0.002     ; 4.749      ;
; -3.715 ; cache[2][4] ; cache[4][0]         ; clock        ; clock       ; 1.000        ; -0.002     ; 4.749      ;
; -3.709 ; cache[4][3] ; cache[2][1]         ; clock        ; clock       ; 1.000        ; -0.007     ; 4.738      ;
; -3.709 ; cache[4][3] ; cache[2][0]         ; clock        ; clock       ; 1.000        ; -0.007     ; 4.738      ;
; -3.705 ; cache[4][3] ; cache[6][2]         ; clock        ; clock       ; 1.000        ; -0.007     ; 4.734      ;
; -3.705 ; cache[4][3] ; cache[6][1]         ; clock        ; clock       ; 1.000        ; -0.007     ; 4.734      ;
; -3.705 ; cache[4][3] ; cache[6][0]         ; clock        ; clock       ; 1.000        ; -0.007     ; 4.734      ;
; -3.700 ; cache[3][3] ; cache[0][1]         ; clock        ; clock       ; 1.000        ; -0.002     ; 4.734      ;
; -3.700 ; cache[3][3] ; cache[0][0]         ; clock        ; clock       ; 1.000        ; -0.002     ; 4.734      ;
; -3.693 ; cache[3][3] ; cache[1][1]         ; clock        ; clock       ; 1.000        ; -0.002     ; 4.727      ;
; -3.693 ; cache[3][3] ; cache[1][0]         ; clock        ; clock       ; 1.000        ; -0.002     ; 4.727      ;
; -3.691 ; cache[2][4] ; cache[1][6]         ; clock        ; clock       ; 1.000        ; -0.002     ; 4.725      ;
; -3.691 ; cache[2][4] ; cache[1][2]         ; clock        ; clock       ; 1.000        ; -0.002     ; 4.725      ;
; -3.688 ; cache[3][3] ; cache[7][2]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.723      ;
; -3.688 ; cache[3][3] ; cache[7][1]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.723      ;
; -3.688 ; cache[3][3] ; cache[7][0]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.723      ;
; -3.687 ; cache[3][3] ; cache[5][2]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.722      ;
; -3.687 ; cache[3][3] ; cache[5][1]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.722      ;
; -3.687 ; cache[3][3] ; cache[5][0]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.722      ;
; -3.685 ; cache[1][3] ; cache[3][2]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.720      ;
; -3.685 ; cache[1][3] ; cache[3][1]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.720      ;
; -3.685 ; cache[1][3] ; cache[3][0]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.720      ;
; -3.678 ; cache[0][7] ; cache[3][2]         ; clock        ; clock       ; 1.000        ; -0.004     ; 4.710      ;
; -3.678 ; cache[0][7] ; cache[3][1]         ; clock        ; clock       ; 1.000        ; -0.004     ; 4.710      ;
; -3.678 ; cache[0][7] ; cache[3][0]         ; clock        ; clock       ; 1.000        ; -0.004     ; 4.710      ;
; -3.672 ; cache[1][4] ; cache[3][2]         ; clock        ; clock       ; 1.000        ; -0.001     ; 4.707      ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; cache[1][4]                                                                                ; cache[1][4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[3][3]                                                                                ; cache[3][3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[7][8]                                                                                ; cache[7][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[5][8]                                                                                ; cache[5][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[4][8]                                                                                ; cache[4][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][8]                                                                                ; cache[0][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[6][8]                                                                                ; cache[6][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[4][6]                                                                                ; cache[4][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][6]                                                                                ; cache[0][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[2][6]                                                                                ; cache[2][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[6][6]                                                                                ; cache[6][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[3][6]                                                                                ; cache[3][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[1][6]                                                                                ; cache[1][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[7][6]                                                                                ; cache[7][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[5][6]                                                                                ; cache[5][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[2][2]                                                                                ; cache[2][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][2]                                                                                ; cache[0][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 1.181 ; cache[7][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.447      ;
; 1.251 ; cache[7][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.521      ;
; 1.325 ; cache[5][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.591      ;
; 1.333 ; cache[6][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.008      ; 1.607      ;
; 1.337 ; cache[6][0]                                                                                ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.008      ; 1.611      ;
; 1.341 ; varDadoWriteBack[0]                                                                        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.055      ; 1.630      ;
; 1.343 ; varDadoWriteBack[1]                                                                        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ; clock        ; clock       ; 0.000        ; 0.055      ; 1.632      ;
; 1.351 ; varDadoWriteBack[2]                                                                        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ; clock        ; clock       ; 0.000        ; 0.055      ; 1.640      ;
; 1.371 ; cache[7][2]                                                                                ; dadoParaCPU[2]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.641      ;
; 1.375 ; cache[3][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 1.643      ;
; 1.377 ; varEndMem[2]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.667      ;
; 1.384 ; varEndMem[0]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.674      ;
; 1.387 ; varEndMem[1]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.677      ;
; 1.387 ; cache[6][4]                                                                                ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 1.654      ;
; 1.389 ; varEndMem[3]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.679      ;
; 1.389 ; cache[7][1]                                                                                ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.659      ;
; 1.442 ; cache[6][7]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.708      ;
; 1.442 ; cache[6][7]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.708      ;
; 1.442 ; cache[6][7]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.708      ;
; 1.454 ; cache[6][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.008      ; 1.728      ;
; 1.461 ; cache[6][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.008      ; 1.735      ;
; 1.471 ; cache[3][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.737      ;
; 1.512 ; cache[7][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.782      ;
; 1.513 ; cache[5][5]                                                                                ; tag[2]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.780      ;
; 1.513 ; cache[3][4]                                                                                ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.002      ; 1.781      ;
; 1.528 ; cache[6][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 1.795      ;
; 1.529 ; cache[6][3]                                                                                ; tag[0]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.796      ;
; 1.529 ; cache[7][0]                                                                                ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.799      ;
; 1.529 ; cache[6][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.796      ;
; 1.529 ; cache[7][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.799      ;
; 1.566 ; cache[7][6]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.001      ; 1.833      ;
; 1.587 ; cache[6][7]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.853      ;
; 1.611 ; cache[6][7]                                                                                ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.877      ;
; 1.612 ; cache[6][7]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.878      ;
; 1.655 ; cache[6][7]                                                                                ; cache[4][8]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 1.920      ;
; 1.665 ; cache[7][8]                                                                                ; valid~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 1.933      ;
; 1.677 ; cache[3][2]                                                                                ; dadoParaCPU[2]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.947      ;
; 1.678 ; cache[6][7]                                                                                ; LRU~reg0                                                                                                            ; clock        ; clock       ; 0.000        ; -0.003     ; 1.941      ;
; 1.695 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2] ; cache[1][2]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.034     ; 1.927      ;
; 1.704 ; cache[3][1]                                                                                ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.974      ;
; 1.710 ; cache[5][6]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.001      ; 1.977      ;
; 1.726 ; cache[6][1]                                                                                ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.008      ; 2.000      ;
; 1.750 ; cache[6][7]                                                                                ; cache[0][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.016      ;
; 1.751 ; cache[4][6]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 2.017      ;
; 1.768 ; cache[6][2]                                                                                ; dadoParaCPU[2]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.008      ; 2.042      ;
; 1.772 ; cache[6][5]                                                                                ; tag[2]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.038      ;
; 1.779 ; cache[0][4]                                                                                ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 2.046      ;
; 1.812 ; cache[5][8]                                                                                ; valid~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 2.080      ;
; 1.818 ; cache[3][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 2.088      ;
; 1.825 ; cache[1][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.005      ; 2.096      ;
; 1.844 ; cache[3][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 2.114      ;
; 1.845 ; cache[3][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 2.115      ;
; 1.854 ; cache[6][7]                                                                                ; cache[0][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.120      ;
; 1.856 ; cache[3][6]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.001      ; 2.123      ;
; 1.883 ; cache[4][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 2.153      ;
; 1.887 ; cache[4][0]                                                                                ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 2.157      ;
; 1.889 ; cache[1][2]                                                                                ; cache[1][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.155      ;
; 1.900 ; cache[2][6]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.003      ; 2.169      ;
; 1.905 ; cache[4][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 2.170      ;
; 1.917 ; cache[5][3]                                                                                ; tag[0]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 2.185      ;
; 1.918 ; cache[5][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.002      ; 2.186      ;
; 1.921 ; cache[0][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 2.188      ;
; 1.922 ; cache[0][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 2.189      ;
; 1.923 ; cache[0][3]                                                                                ; tag[0]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 2.190      ;
; 1.930 ; cache[6][6]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.003      ; 2.199      ;
; 1.944 ; cache[7][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 2.211      ;
; 1.955 ; cache[6][5]                                                                                ; hit~reg0                                                                                                            ; clock        ; clock       ; 0.000        ; 0.001      ; 2.222      ;
; 1.970 ; cache[6][7]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 2.235      ;
; 1.970 ; cache[6][7]                                                                                ; tag[2]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 2.235      ;
; 1.971 ; cache[6][7]                                                                                ; valid~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 2.236      ;
; 1.973 ; cache[2][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.008      ; 2.247      ;
; 2.012 ; cache[2][7]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.278      ;
; 2.012 ; cache[2][7]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.278      ;
; 2.012 ; cache[2][7]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 2.278      ;
; 2.041 ; cache[5][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 2.309      ;
; 2.054 ; cache[2][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 2.322      ;
; 2.056 ; cache[6][5]                                                                                ; cache[6][6]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 2.320      ;
; 2.061 ; cache[6][5]                                                                                ; cache[2][6]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 2.325      ;
; 2.067 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1] ; cache[3][1]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.034     ; 2.299      ;
; 2.069 ; cache[5][2]                                                                                ; dadoParaCPU[2]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 2.339      ;
; 2.079 ; cache[0][6]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 2.345      ;
; 2.082 ; cache[7][4]                                                                                ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 2.349      ;
; 2.083 ; cache[5][5]                                                                                ; cache[1][2]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 2.347      ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRU~reg0                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRU~reg0                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][8]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][8]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][4]                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 8.426 ; 8.426 ; Rise       ; clock           ;
;  address[0] ; clock      ; 4.377 ; 4.377 ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.426 ; 8.426 ; Rise       ; clock           ;
;  address[2] ; clock      ; 3.064 ; 3.064 ; Rise       ; clock           ;
;  address[3] ; clock      ; 6.544 ; 6.544 ; Rise       ; clock           ;
;  address[4] ; clock      ; 6.282 ; 6.282 ; Rise       ; clock           ;
; data[*]     ; clock      ; 4.882 ; 4.882 ; Rise       ; clock           ;
;  data[0]    ; clock      ; 4.723 ; 4.723 ; Rise       ; clock           ;
;  data[1]    ; clock      ; 4.721 ; 4.721 ; Rise       ; clock           ;
;  data[2]    ; clock      ; 4.882 ; 4.882 ; Rise       ; clock           ;
; wren        ; clock      ; 5.567 ; 5.567 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.227  ; 0.227  ; Rise       ; clock           ;
;  address[0] ; clock      ; 0.033  ; 0.033  ; Rise       ; clock           ;
;  address[1] ; clock      ; -3.338 ; -3.338 ; Rise       ; clock           ;
;  address[2] ; clock      ; 0.227  ; 0.227  ; Rise       ; clock           ;
;  address[3] ; clock      ; -3.075 ; -3.075 ; Rise       ; clock           ;
;  address[4] ; clock      ; -2.956 ; -2.956 ; Rise       ; clock           ;
; data[*]     ; clock      ; -3.852 ; -3.852 ; Rise       ; clock           ;
;  data[0]    ; clock      ; -4.252 ; -4.252 ; Rise       ; clock           ;
;  data[1]    ; clock      ; -3.888 ; -3.888 ; Rise       ; clock           ;
;  data[2]    ; clock      ; -3.852 ; -3.852 ; Rise       ; clock           ;
; wren        ; clock      ; -3.210 ; -3.210 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 6.607 ; 6.607 ; Rise       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 6.782 ; 6.782 ; Rise       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 6.576 ; 6.576 ; Rise       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 6.582 ; 6.582 ; Rise       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 6.782 ; 6.782 ; Rise       ; clock           ;
; dirty           ; clock      ; 6.336 ; 6.336 ; Rise       ; clock           ;
; hit             ; clock      ; 6.338 ; 6.338 ; Rise       ; clock           ;
; tag[*]          ; clock      ; 6.578 ; 6.578 ; Rise       ; clock           ;
;  tag[0]         ; clock      ; 6.341 ; 6.341 ; Rise       ; clock           ;
;  tag[1]         ; clock      ; 6.578 ; 6.578 ; Rise       ; clock           ;
;  tag[2]         ; clock      ; 6.346 ; 6.346 ; Rise       ; clock           ;
; valid           ; clock      ; 6.335 ; 6.335 ; Rise       ; clock           ;
; writeBack       ; clock      ; 6.356 ; 6.356 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 6.607 ; 6.607 ; Rise       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 6.576 ; 6.576 ; Rise       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 6.576 ; 6.576 ; Rise       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 6.582 ; 6.582 ; Rise       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 6.782 ; 6.782 ; Rise       ; clock           ;
; dirty           ; clock      ; 6.336 ; 6.336 ; Rise       ; clock           ;
; hit             ; clock      ; 6.338 ; 6.338 ; Rise       ; clock           ;
; tag[*]          ; clock      ; 6.341 ; 6.341 ; Rise       ; clock           ;
;  tag[0]         ; clock      ; 6.341 ; 6.341 ; Rise       ; clock           ;
;  tag[1]         ; clock      ; 6.578 ; 6.578 ; Rise       ; clock           ;
;  tag[2]         ; clock      ; 6.346 ; 6.346 ; Rise       ; clock           ;
; valid           ; clock      ; 6.335 ; 6.335 ; Rise       ; clock           ;
; writeBack       ; clock      ; 6.356 ; 6.356 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.460 ; -94.051       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -138.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.268 ; cache[4][4]                                                                                                        ; cache[3][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.297      ;
; -1.268 ; cache[4][4]                                                                                                        ; cache[3][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.297      ;
; -1.268 ; cache[4][4]                                                                                                        ; cache[3][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.297      ;
; -1.266 ; cache[4][3]                                                                                                        ; cache[3][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.295      ;
; -1.266 ; cache[4][3]                                                                                                        ; cache[3][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.295      ;
; -1.266 ; cache[4][3]                                                                                                        ; cache[3][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.295      ;
; -1.230 ; cache[3][3]                                                                                                        ; varDadoWriteBack[2]                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.264      ;
; -1.230 ; cache[3][3]                                                                                                        ; varDadoWriteBack[1]                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.264      ;
; -1.230 ; cache[3][3]                                                                                                        ; varEndMem[3]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.002      ; 2.264      ;
; -1.230 ; cache[3][3]                                                                                                        ; varEndMem[2]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.002      ; 2.264      ;
; -1.230 ; cache[3][3]                                                                                                        ; varEndMem[1]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.002      ; 2.264      ;
; -1.230 ; cache[3][3]                                                                                                        ; varEndMem[0]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.002      ; 2.264      ;
; -1.230 ; cache[3][3]                                                                                                        ; varDadoWriteBack[0]                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.264      ;
; -1.215 ; cache[4][4]                                                                                                        ; cache[1][6]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.243      ;
; -1.215 ; cache[4][4]                                                                                                        ; cache[1][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.243      ;
; -1.214 ; cache[2][4]                                                                                                        ; cache[3][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.244      ;
; -1.214 ; cache[2][4]                                                                                                        ; cache[3][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.244      ;
; -1.214 ; cache[2][4]                                                                                                        ; cache[3][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.244      ;
; -1.213 ; cache[4][3]                                                                                                        ; cache[1][6]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.241      ;
; -1.213 ; cache[4][3]                                                                                                        ; cache[1][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.241      ;
; -1.212 ; cache[3][3]                                                                                                        ; cache[3][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.244      ;
; -1.212 ; cache[3][3]                                                                                                        ; cache[3][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.244      ;
; -1.212 ; cache[3][3]                                                                                                        ; cache[3][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.244      ;
; -1.206 ; cache[1][3]                                                                                                        ; varDadoWriteBack[2]                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.240      ;
; -1.206 ; cache[1][3]                                                                                                        ; varDadoWriteBack[1]                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.240      ;
; -1.206 ; cache[1][3]                                                                                                        ; varEndMem[3]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.002      ; 2.240      ;
; -1.206 ; cache[1][3]                                                                                                        ; varEndMem[2]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.002      ; 2.240      ;
; -1.206 ; cache[1][3]                                                                                                        ; varEndMem[1]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.002      ; 2.240      ;
; -1.206 ; cache[1][3]                                                                                                        ; varEndMem[0]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.002      ; 2.240      ;
; -1.206 ; cache[1][3]                                                                                                        ; varDadoWriteBack[0]                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.240      ;
; -1.197 ; cache[4][4]                                                                                                        ; cache[7][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.225      ;
; -1.197 ; cache[4][4]                                                                                                        ; cache[5][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.225      ;
; -1.197 ; cache[4][4]                                                                                                        ; cache[7][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.225      ;
; -1.197 ; cache[4][4]                                                                                                        ; cache[5][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.225      ;
; -1.197 ; cache[4][4]                                                                                                        ; cache[5][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.225      ;
; -1.197 ; cache[4][4]                                                                                                        ; cache[7][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.225      ;
; -1.195 ; cache[4][3]                                                                                                        ; cache[7][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.223      ;
; -1.195 ; cache[4][3]                                                                                                        ; cache[5][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.223      ;
; -1.195 ; cache[4][3]                                                                                                        ; cache[7][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.223      ;
; -1.195 ; cache[4][3]                                                                                                        ; cache[5][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.223      ;
; -1.195 ; cache[4][3]                                                                                                        ; cache[5][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.223      ;
; -1.195 ; cache[4][3]                                                                                                        ; cache[7][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.223      ;
; -1.188 ; cache[1][3]                                                                                                        ; cache[3][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.220      ;
; -1.188 ; cache[1][3]                                                                                                        ; cache[3][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.220      ;
; -1.188 ; cache[1][3]                                                                                                        ; cache[3][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.220      ;
; -1.187 ; cache[4][4]                                                                                                        ; cache[1][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.005     ; 2.214      ;
; -1.187 ; cache[4][4]                                                                                                        ; cache[1][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.005     ; 2.214      ;
; -1.185 ; cache[4][4]                                                                                                        ; cache[4][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.213      ;
; -1.185 ; cache[4][4]                                                                                                        ; cache[4][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.213      ;
; -1.185 ; cache[4][4]                                                                                                        ; cache[4][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.213      ;
; -1.185 ; cache[4][3]                                                                                                        ; cache[1][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.005     ; 2.212      ;
; -1.185 ; cache[4][3]                                                                                                        ; cache[1][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.005     ; 2.212      ;
; -1.183 ; cache[4][3]                                                                                                        ; cache[4][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.211      ;
; -1.183 ; cache[4][3]                                                                                                        ; cache[4][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.211      ;
; -1.183 ; cache[4][3]                                                                                                        ; cache[4][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.004     ; 2.211      ;
; -1.182 ; cache[0][7]                                                                                                        ; cache[3][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.211      ;
; -1.182 ; cache[0][7]                                                                                                        ; cache[3][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.211      ;
; -1.182 ; cache[0][7]                                                                                                        ; cache[3][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.211      ;
; -1.175 ; cache[1][4]                                                                                                        ; varDadoWriteBack[2]                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.209      ;
; -1.175 ; cache[1][4]                                                                                                        ; varDadoWriteBack[1]                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.209      ;
; -1.175 ; cache[1][4]                                                                                                        ; varEndMem[3]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.002      ; 2.209      ;
; -1.175 ; cache[1][4]                                                                                                        ; varEndMem[2]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.002      ; 2.209      ;
; -1.175 ; cache[1][4]                                                                                                        ; varEndMem[1]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.002      ; 2.209      ;
; -1.175 ; cache[1][4]                                                                                                        ; varEndMem[0]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.002      ; 2.209      ;
; -1.175 ; cache[1][4]                                                                                                        ; varDadoWriteBack[0]                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.209      ;
; -1.162 ; cache[4][4]                                                                                                        ; cache[0][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.005     ; 2.189      ;
; -1.162 ; cache[4][4]                                                                                                        ; cache[0][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.005     ; 2.189      ;
; -1.161 ; cache[2][4]                                                                                                        ; cache[1][6]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.190      ;
; -1.161 ; cache[2][4]                                                                                                        ; cache[1][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.190      ;
; -1.160 ; cache[4][3]                                                                                                        ; cache[0][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.005     ; 2.187      ;
; -1.160 ; cache[4][3]                                                                                                        ; cache[0][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.005     ; 2.187      ;
; -1.159 ; cache[3][3]                                                                                                        ; cache[1][6]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.190      ;
; -1.159 ; cache[3][3]                                                                                                        ; cache[1][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.190      ;
; -1.159 ; cache[3][3]                                                                                                        ; cache[4][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.190      ;
; -1.159 ; cache[3][3]                                                                                                        ; cache[4][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.190      ;
; -1.159 ; cache[3][3]                                                                                                        ; cache[4][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.190      ;
; -1.157 ; cache[1][4]                                                                                                        ; cache[3][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.189      ;
; -1.157 ; cache[1][4]                                                                                                        ; cache[3][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.189      ;
; -1.157 ; cache[1][4]                                                                                                        ; cache[3][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.189      ;
; -1.153 ; cache[4][7]                                                                                                        ; cache[3][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.182      ;
; -1.153 ; cache[4][7]                                                                                                        ; cache[3][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.182      ;
; -1.153 ; cache[4][7]                                                                                                        ; cache[3][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.182      ;
; -1.151 ; cache[4][4]                                                                                                        ; cache[2][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.008     ; 2.175      ;
; -1.151 ; cache[4][4]                                                                                                        ; cache[2][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.008     ; 2.175      ;
; -1.149 ; cache[4][4]                                                                                                        ; cache[6][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.008     ; 2.173      ;
; -1.149 ; cache[4][4]                                                                                                        ; cache[6][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.008     ; 2.173      ;
; -1.149 ; cache[4][4]                                                                                                        ; cache[6][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.008     ; 2.173      ;
; -1.149 ; cache[4][3]                                                                                                        ; cache[2][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.008     ; 2.173      ;
; -1.149 ; cache[4][3]                                                                                                        ; cache[2][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.008     ; 2.173      ;
; -1.148 ; cache[4][5]                                                                                                        ; cache[3][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.177      ;
; -1.148 ; cache[4][5]                                                                                                        ; cache[3][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.177      ;
; -1.148 ; cache[4][5]                                                                                                        ; cache[3][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.177      ;
; -1.147 ; cache[4][3]                                                                                                        ; cache[6][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.008     ; 2.171      ;
; -1.147 ; cache[4][3]                                                                                                        ; cache[6][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.008     ; 2.171      ;
; -1.147 ; cache[4][3]                                                                                                        ; cache[6][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.008     ; 2.171      ;
; -1.143 ; cache[2][4]                                                                                                        ; cache[7][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.172      ;
; -1.143 ; cache[2][4]                                                                                                        ; cache[5][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.172      ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; cache[1][4]                                                                                ; cache[1][4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[3][3]                                                                                ; cache[3][3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[7][8]                                                                                ; cache[7][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[5][8]                                                                                ; cache[5][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[4][8]                                                                                ; cache[4][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][8]                                                                                ; cache[0][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[6][8]                                                                                ; cache[6][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[4][6]                                                                                ; cache[4][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][6]                                                                                ; cache[0][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[2][6]                                                                                ; cache[2][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[6][6]                                                                                ; cache[6][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[3][6]                                                                                ; cache[3][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[1][6]                                                                                ; cache[1][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[7][6]                                                                                ; cache[7][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[5][6]                                                                                ; cache[5][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[2][2]                                                                                ; cache[2][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][2]                                                                                ; cache[0][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.504 ; cache[7][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.656      ;
; 0.570 ; cache[5][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.722      ;
; 0.574 ; varDadoWriteBack[0]                                                                        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.773      ;
; 0.576 ; varDadoWriteBack[1]                                                                        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.775      ;
; 0.579 ; varDadoWriteBack[2]                                                                        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.778      ;
; 0.585 ; cache[7][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.003      ; 0.740      ;
; 0.603 ; varEndMem[2]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.803      ;
; 0.606 ; varEndMem[0]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.806      ;
; 0.609 ; varEndMem[1]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.809      ;
; 0.611 ; varEndMem[3]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.811      ;
; 0.614 ; cache[6][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.007      ; 0.773      ;
; 0.622 ; cache[6][0]                                                                                ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.007      ; 0.781      ;
; 0.630 ; cache[3][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.783      ;
; 0.634 ; cache[3][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.637 ; cache[6][4]                                                                                ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 0.790      ;
; 0.641 ; cache[7][1]                                                                                ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.003      ; 0.796      ;
; 0.644 ; cache[7][2]                                                                                ; dadoParaCPU[2]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.003      ; 0.799      ;
; 0.671 ; cache[6][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.007      ; 0.830      ;
; 0.674 ; cache[6][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.007      ; 0.833      ;
; 0.685 ; cache[6][7]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.001     ; 0.836      ;
; 0.685 ; cache[6][7]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.001     ; 0.836      ;
; 0.686 ; cache[7][6]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.001      ; 0.839      ;
; 0.688 ; cache[6][7]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; -0.001     ; 0.839      ;
; 0.697 ; cache[3][4]                                                                                ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 0.850      ;
; 0.699 ; cache[5][5]                                                                                ; tag[2]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.851      ;
; 0.708 ; cache[6][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 0.861      ;
; 0.708 ; cache[7][0]                                                                                ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.003      ; 0.863      ;
; 0.708 ; cache[7][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.003      ; 0.863      ;
; 0.710 ; cache[6][3]                                                                                ; tag[0]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.863      ;
; 0.713 ; cache[6][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.866      ;
; 0.713 ; cache[7][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.003      ; 0.868      ;
; 0.722 ; cache[7][8]                                                                                ; valid~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.001      ; 0.875      ;
; 0.747 ; cache[3][2]                                                                                ; dadoParaCPU[2]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.002      ; 0.901      ;
; 0.749 ; cache[3][1]                                                                                ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.002      ; 0.903      ;
; 0.752 ; cache[5][6]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.001      ; 0.905      ;
; 0.758 ; cache[6][7]                                                                                ; cache[4][8]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.908      ;
; 0.762 ; cache[6][7]                                                                                ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.001     ; 0.913      ;
; 0.762 ; cache[6][7]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.001     ; 0.913      ;
; 0.763 ; cache[6][7]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.001     ; 0.914      ;
; 0.771 ; cache[4][6]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; -0.001     ; 0.922      ;
; 0.775 ; cache[6][7]                                                                                ; LRU~reg0                                                                                                            ; clock        ; clock       ; 0.000        ; -0.003     ; 0.924      ;
; 0.779 ; cache[6][7]                                                                                ; cache[0][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.931      ;
; 0.783 ; cache[5][8]                                                                                ; valid~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.001      ; 0.936      ;
; 0.793 ; cache[6][1]                                                                                ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.007      ; 0.952      ;
; 0.800 ; cache[0][4]                                                                                ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 0.953      ;
; 0.801 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2] ; cache[1][2]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.047     ; 0.906      ;
; 0.809 ; cache[6][2]                                                                                ; dadoParaCPU[2]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.007      ; 0.968      ;
; 0.813 ; cache[6][5]                                                                                ; tag[2]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.965      ;
; 0.816 ; cache[3][6]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.001      ; 0.969      ;
; 0.816 ; cache[3][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.002      ; 0.970      ;
; 0.816 ; cache[3][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.002      ; 0.970      ;
; 0.820 ; cache[3][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.002      ; 0.974      ;
; 0.827 ; cache[1][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 0.983      ;
; 0.828 ; cache[1][2]                                                                                ; cache[1][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.980      ;
; 0.830 ; cache[4][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.003      ; 0.985      ;
; 0.836 ; cache[2][6]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.002      ; 0.990      ;
; 0.838 ; cache[4][0]                                                                                ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.003      ; 0.993      ;
; 0.841 ; cache[6][7]                                                                                ; cache[0][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.993      ;
; 0.845 ; cache[6][6]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.002      ; 0.999      ;
; 0.846 ; cache[4][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; -0.002     ; 0.996      ;
; 0.857 ; cache[7][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 1.008      ;
; 0.858 ; cache[2][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.007      ; 1.017      ;
; 0.873 ; cache[0][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 1.026      ;
; 0.875 ; cache[0][3]                                                                                ; tag[0]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.028      ;
; 0.876 ; cache[0][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.029      ;
; 0.889 ; cache[5][3]                                                                                ; tag[0]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.042      ;
; 0.891 ; cache[5][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 1.044      ;
; 0.896 ; cache[6][7]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; -0.002     ; 1.046      ;
; 0.896 ; cache[6][7]                                                                                ; tag[2]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.046      ;
; 0.897 ; cache[6][7]                                                                                ; valid~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; -0.002     ; 1.047      ;
; 0.906 ; cache[6][5]                                                                                ; hit~reg0                                                                                                            ; clock        ; clock       ; 0.000        ; 0.001      ; 1.059      ;
; 0.908 ; cache[2][7]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.058      ;
; 0.908 ; cache[2][7]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.058      ;
; 0.908 ; cache[2][4]                                                                                ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.911 ; cache[2][7]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; -0.002     ; 1.061      ;
; 0.911 ; cache[2][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.001      ; 1.064      ;
; 0.912 ; cache[0][6]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; -0.001     ; 1.063      ;
; 0.915 ; cache[5][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.068      ;
; 0.920 ; cache[6][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.001      ; 1.073      ;
; 0.924 ; cache[7][4]                                                                                ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.001     ; 1.075      ;
; 0.931 ; cache[6][5]                                                                                ; cache[6][6]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 1.082      ;
; 0.934 ; cache[6][5]                                                                                ; cache[2][6]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 1.085      ;
; 0.934 ; cache[1][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 1.088      ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRU~reg0                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRU~reg0                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][8]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][8]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][4]                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 4.068 ; 4.068 ; Rise       ; clock           ;
;  address[0] ; clock      ; 1.684 ; 1.684 ; Rise       ; clock           ;
;  address[1] ; clock      ; 4.068 ; 4.068 ; Rise       ; clock           ;
;  address[2] ; clock      ; 1.138 ; 1.138 ; Rise       ; clock           ;
;  address[3] ; clock      ; 3.299 ; 3.299 ; Rise       ; clock           ;
;  address[4] ; clock      ; 3.147 ; 3.147 ; Rise       ; clock           ;
; data[*]     ; clock      ; 2.481 ; 2.481 ; Rise       ; clock           ;
;  data[0]    ; clock      ; 2.426 ; 2.426 ; Rise       ; clock           ;
;  data[1]    ; clock      ; 2.412 ; 2.412 ; Rise       ; clock           ;
;  data[2]    ; clock      ; 2.481 ; 2.481 ; Rise       ; clock           ;
; wren        ; clock      ; 2.871 ; 2.871 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.410  ; 0.410  ; Rise       ; clock           ;
;  address[0] ; clock      ; 0.355  ; 0.355  ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.801 ; -1.801 ; Rise       ; clock           ;
;  address[2] ; clock      ; 0.410  ; 0.410  ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.675 ; -1.675 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.605 ; -1.605 ; Rise       ; clock           ;
; data[*]     ; clock      ; -1.966 ; -1.966 ; Rise       ; clock           ;
;  data[0]    ; clock      ; -2.170 ; -2.170 ; Rise       ; clock           ;
;  data[1]    ; clock      ; -2.017 ; -2.017 ; Rise       ; clock           ;
;  data[2]    ; clock      ; -1.966 ; -1.966 ; Rise       ; clock           ;
; wren        ; clock      ; -1.720 ; -1.720 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 3.761 ; 3.761 ; Rise       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 3.822 ; 3.822 ; Rise       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 3.742 ; 3.742 ; Rise       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 3.747 ; 3.747 ; Rise       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 3.822 ; 3.822 ; Rise       ; clock           ;
; dirty           ; clock      ; 3.623 ; 3.623 ; Rise       ; clock           ;
; hit             ; clock      ; 3.624 ; 3.624 ; Rise       ; clock           ;
; tag[*]          ; clock      ; 3.743 ; 3.743 ; Rise       ; clock           ;
;  tag[0]         ; clock      ; 3.627 ; 3.627 ; Rise       ; clock           ;
;  tag[1]         ; clock      ; 3.743 ; 3.743 ; Rise       ; clock           ;
;  tag[2]         ; clock      ; 3.633 ; 3.633 ; Rise       ; clock           ;
; valid           ; clock      ; 3.622 ; 3.622 ; Rise       ; clock           ;
; writeBack       ; clock      ; 3.643 ; 3.643 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 3.761 ; 3.761 ; Rise       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 3.742 ; 3.742 ; Rise       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 3.742 ; 3.742 ; Rise       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 3.747 ; 3.747 ; Rise       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 3.822 ; 3.822 ; Rise       ; clock           ;
; dirty           ; clock      ; 3.623 ; 3.623 ; Rise       ; clock           ;
; hit             ; clock      ; 3.624 ; 3.624 ; Rise       ; clock           ;
; tag[*]          ; clock      ; 3.627 ; 3.627 ; Rise       ; clock           ;
;  tag[0]         ; clock      ; 3.627 ; 3.627 ; Rise       ; clock           ;
;  tag[1]         ; clock      ; 3.743 ; 3.743 ; Rise       ; clock           ;
;  tag[2]         ; clock      ; 3.633 ; 3.633 ; Rise       ; clock           ;
; valid           ; clock      ; 3.622 ; 3.622 ; Rise       ; clock           ;
; writeBack       ; clock      ; 3.643 ; 3.643 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.928   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -3.928   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -310.14  ; 0.0   ; 0.0      ; 0.0     ; -138.38             ;
;  clock           ; -310.140 ; 0.000 ; N/A      ; N/A     ; -138.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 8.426 ; 8.426 ; Rise       ; clock           ;
;  address[0] ; clock      ; 4.377 ; 4.377 ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.426 ; 8.426 ; Rise       ; clock           ;
;  address[2] ; clock      ; 3.064 ; 3.064 ; Rise       ; clock           ;
;  address[3] ; clock      ; 6.544 ; 6.544 ; Rise       ; clock           ;
;  address[4] ; clock      ; 6.282 ; 6.282 ; Rise       ; clock           ;
; data[*]     ; clock      ; 4.882 ; 4.882 ; Rise       ; clock           ;
;  data[0]    ; clock      ; 4.723 ; 4.723 ; Rise       ; clock           ;
;  data[1]    ; clock      ; 4.721 ; 4.721 ; Rise       ; clock           ;
;  data[2]    ; clock      ; 4.882 ; 4.882 ; Rise       ; clock           ;
; wren        ; clock      ; 5.567 ; 5.567 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.410  ; 0.410  ; Rise       ; clock           ;
;  address[0] ; clock      ; 0.355  ; 0.355  ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.801 ; -1.801 ; Rise       ; clock           ;
;  address[2] ; clock      ; 0.410  ; 0.410  ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.675 ; -1.675 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.605 ; -1.605 ; Rise       ; clock           ;
; data[*]     ; clock      ; -1.966 ; -1.966 ; Rise       ; clock           ;
;  data[0]    ; clock      ; -2.170 ; -2.170 ; Rise       ; clock           ;
;  data[1]    ; clock      ; -2.017 ; -2.017 ; Rise       ; clock           ;
;  data[2]    ; clock      ; -1.966 ; -1.966 ; Rise       ; clock           ;
; wren        ; clock      ; -1.720 ; -1.720 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 6.607 ; 6.607 ; Rise       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 6.782 ; 6.782 ; Rise       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 6.576 ; 6.576 ; Rise       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 6.582 ; 6.582 ; Rise       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 6.782 ; 6.782 ; Rise       ; clock           ;
; dirty           ; clock      ; 6.336 ; 6.336 ; Rise       ; clock           ;
; hit             ; clock      ; 6.338 ; 6.338 ; Rise       ; clock           ;
; tag[*]          ; clock      ; 6.578 ; 6.578 ; Rise       ; clock           ;
;  tag[0]         ; clock      ; 6.341 ; 6.341 ; Rise       ; clock           ;
;  tag[1]         ; clock      ; 6.578 ; 6.578 ; Rise       ; clock           ;
;  tag[2]         ; clock      ; 6.346 ; 6.346 ; Rise       ; clock           ;
; valid           ; clock      ; 6.335 ; 6.335 ; Rise       ; clock           ;
; writeBack       ; clock      ; 6.356 ; 6.356 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 3.761 ; 3.761 ; Rise       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 3.742 ; 3.742 ; Rise       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 3.742 ; 3.742 ; Rise       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 3.747 ; 3.747 ; Rise       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 3.822 ; 3.822 ; Rise       ; clock           ;
; dirty           ; clock      ; 3.623 ; 3.623 ; Rise       ; clock           ;
; hit             ; clock      ; 3.624 ; 3.624 ; Rise       ; clock           ;
; tag[*]          ; clock      ; 3.627 ; 3.627 ; Rise       ; clock           ;
;  tag[0]         ; clock      ; 3.627 ; 3.627 ; Rise       ; clock           ;
;  tag[1]         ; clock      ; 3.743 ; 3.743 ; Rise       ; clock           ;
;  tag[2]         ; clock      ; 3.633 ; 3.633 ; Rise       ; clock           ;
; valid           ; clock      ; 3.622 ; 3.622 ; Rise       ; clock           ;
; writeBack       ; clock      ; 3.643 ; 3.643 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 3440     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 3440     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 487   ; 487  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Sep 13 00:47:58 2022
Info: Command: quartus_sta memoriaCache -c memoriaCache
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memoriaCache.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.928
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.928      -310.140 clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -138.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -94.051 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -138.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Tue Sep 13 00:48:00 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


