# 数据流建模

## 连续赋值语句

- 连续赋值的目标类型主要是标量线网和向量线网两种

1. 标量线网
2. 向量线网

- 显式连续赋值语句（推荐）

- 隐式连续赋值语句

- 连续赋值语句需注意

1. 赋值语句只能是wire类型
2. 在连续赋值中，只要赋值语句右边任何一个变量有变化，表达式立即被计算，计算的结果立即赋给左边信号（若没有定义延迟量）【描述了组合电路的特点】
3. 连续赋值语句不能出现在过程块中
4. 多个连续赋值语句之间是并行语句，与位置无关【后期主要编写并行电路】
5. 连续赋值语句的延迟具有硬件电路中惯性延迟的特性，任何小于

# 行为级建模

## 语句

- 过程语句
	1. initial
	2. always  【√】
- 语句块
	1. 串行语句块begin-end  【√】
	2. 并行语句块fork-join 
- 赋值语句
	1. 过程连续赋值assign
	2. 过程阻塞赋值=、过程非阻塞赋值<=  【√】
- 条件语句
	1. if-else  【√】
	2. case、casez、casex  【√】
- 循环语句
	1. forever
	2. repeat

_电路主要靠【√】语句完成_

### initial

initial 主要用于仿真和测试间，产生测试向量，对信号的初始量赋值
其余的应使用复位信号

### always

`always @( list )`
敏感事件表为触发条件
在敏感事件表中不存在 and 概念

- 电平触发
- 边沿触发
	1. posedge
	2. negedge

_注意事项_
1. 对组合电路进行描述时，作为全部的输入信号需要列入敏感信号列表
2. 对时序电路进行描述时，需要把时间信号和部分输入信号列入敏感信号列表

- 同步清零（略去中间代码）
```verilog
always @(posedge clk)
begin
	...
end
```

- 异步清零（略去中间代码）
```verilog
always @(posedge clk or negedge clear)
begin
	...
end
```

FPGA已经不存在异步清零信号，已被同步清零替代
如今集成电路的CLK非常快，与按下复位键的时间相差五六个数量级，不存在识别不出的情况
为了节省电路面积，现在均采用同步清零（复位）设计
异步的语法特性、电路均在逐渐消失
**总之：写同步的，因为简单**