vhdl work "C:\Users\tniel\OneDrive - Danmarks Tekniske Universitet\Dokumenter\GitHub\DigitalTeknikProjekt\FPGA\SigGenSpiControl_knap\SevenSeg5 (1).vhd"
vhdl work "C:\Users\tniel\OneDrive - Danmarks Tekniske Universitet\Dokumenter\GitHub\DigitalTeknikProjekt\FPGA\SigGenSpiControl_knap\PWM.vhd"
vhdl work "C:\Users\tniel\OneDrive - Danmarks Tekniske Universitet\Dokumenter\GitHub\DigitalTeknikProjekt\FPGA\SigGenSpiControl_knap\putin.vhd"
vhdl work "C:\Users\tniel\OneDrive - Danmarks Tekniske Universitet\Dokumenter\GitHub\DigitalTeknikProjekt\FPGA\SigGenSpiControl_knap\Freq_calc.vhd"
vhdl work "C:\Users\tniel\OneDrive - Danmarks Tekniske Universitet\Dokumenter\GitHub\DigitalTeknikProjekt\FPGA\SigGenSpiControl_knap\DivClk.vhd"
vhdl work "C:\Users\tniel\OneDrive - Danmarks Tekniske Universitet\Dokumenter\GitHub\DigitalTeknikProjekt\FPGA\SigGenSpiControl_knap\Debounce_corrected.vhd"
vhdl work "C:\Users\tniel\OneDrive - Danmarks Tekniske Universitet\Dokumenter\GitHub\DigitalTeknikProjekt\FPGA\SigGenSpiControl_knap\Simpel_top.vhd"
