TimeQuest Timing Analyzer report for Frequency_Divider
Thu Nov 16 16:26:19 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50mhz'
 13. Slow 1200mV 85C Model Setup: 'bnt3'
 14. Slow 1200mV 85C Model Hold: 'clk_50mhz'
 15. Slow 1200mV 85C Model Hold: 'bnt3'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50mhz'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'bnt3'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk_50mhz'
 30. Slow 1200mV 0C Model Setup: 'bnt3'
 31. Slow 1200mV 0C Model Hold: 'clk_50mhz'
 32. Slow 1200mV 0C Model Hold: 'bnt3'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50mhz'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'bnt3'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk_50mhz'
 46. Fast 1200mV 0C Model Setup: 'bnt3'
 47. Fast 1200mV 0C Model Hold: 'clk_50mhz'
 48. Fast 1200mV 0C Model Hold: 'bnt3'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50mhz'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'bnt3'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Frequency_Divider                                                  ;
; Device Family      ; Cyclone III                                                        ;
; Device Name        ; EP3C55F484C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; bnt3       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bnt3 }      ;
; clk_50mhz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50mhz } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 190.59 MHz ; 190.59 MHz      ; clk_50mhz  ;                                                               ;
; 995.02 MHz ; 250.0 MHz       ; bnt3       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; clk_50mhz ; -4.247 ; -506.566       ;
; bnt3      ; -0.005 ; -0.009         ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; clk_50mhz ; 0.485 ; 0.000          ;
; bnt3      ; 0.504 ; 0.000          ;
+-----------+-------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; clk_50mhz ; -3.000 ; -199.284                     ;
; bnt3      ; -3.000 ; -14.896                      ;
+-----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50mhz'                                                                                                         ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -4.247 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[0]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.086     ; 5.162      ;
; -4.247 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.086     ; 5.162      ;
; -4.247 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.086     ; 5.162      ;
; -4.247 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[3]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.086     ; 5.162      ;
; -4.247 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[4]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.086     ; 5.162      ;
; -4.247 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.086     ; 5.162      ;
; -4.247 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[7]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.086     ; 5.162      ;
; -4.247 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.086     ; 5.162      ;
; -4.247 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.086     ; 5.162      ;
; -4.247 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[12] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.086     ; 5.162      ;
; -4.247 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.086     ; 5.162      ;
; -4.228 ; Frequency_Divider:inst|cnt4[22] ; Frequency_Divider:inst|cnt4[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.581     ; 4.648      ;
; -4.228 ; Frequency_Divider:inst|cnt4[22] ; Frequency_Divider:inst|cnt4[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.581     ; 4.648      ;
; -4.228 ; Frequency_Divider:inst|cnt4[22] ; Frequency_Divider:inst|cnt4[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.581     ; 4.648      ;
; -4.228 ; Frequency_Divider:inst|cnt4[22] ; Frequency_Divider:inst|cnt4[31] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.581     ; 4.648      ;
; -4.180 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.096      ;
; -4.180 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[24] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.096      ;
; -4.180 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.096      ;
; -4.180 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.096      ;
; -4.180 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.096      ;
; -4.180 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.096      ;
; -4.180 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.096      ;
; -4.180 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.096      ;
; -4.180 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[31] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.096      ;
; -4.180 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.096      ;
; -4.178 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[19] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.094      ;
; -4.178 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.094      ;
; -4.174 ; Frequency_Divider:inst|cnt4[13] ; Frequency_Divider:inst|cnt4[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.090      ;
; -4.174 ; Frequency_Divider:inst|cnt4[13] ; Frequency_Divider:inst|cnt4[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.090      ;
; -4.174 ; Frequency_Divider:inst|cnt4[13] ; Frequency_Divider:inst|cnt4[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.090      ;
; -4.174 ; Frequency_Divider:inst|cnt4[13] ; Frequency_Divider:inst|cnt4[31] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.090      ;
; -4.165 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.082      ;
; -4.165 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.082      ;
; -4.165 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.082      ;
; -4.165 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.082      ;
; -4.165 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.082      ;
; -4.165 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.082      ;
; -4.165 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.082      ;
; -4.165 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.082      ;
; -4.165 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.082      ;
; -4.165 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.082      ;
; -4.165 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.082      ;
; -4.156 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[19] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.072      ;
; -4.156 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.072      ;
; -4.150 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.067      ;
; -4.150 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.067      ;
; -4.150 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.067      ;
; -4.150 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.067      ;
; -4.150 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.067      ;
; -4.150 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.067      ;
; -4.150 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.067      ;
; -4.150 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.067      ;
; -4.150 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.067      ;
; -4.150 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.067      ;
; -4.150 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.067      ;
; -4.141 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[19] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.057      ;
; -4.141 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.057      ;
; -4.131 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.048      ;
; -4.131 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.048      ;
; -4.131 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.048      ;
; -4.131 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.048      ;
; -4.131 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.048      ;
; -4.131 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.048      ;
; -4.131 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.048      ;
; -4.131 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.048      ;
; -4.131 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.048      ;
; -4.131 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.048      ;
; -4.131 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.048      ;
; -4.122 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[19] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.038      ;
; -4.122 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.121 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 5.038      ;
; -4.112 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[19] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.028      ;
; -4.112 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[19] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.028      ;
; -4.112 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.028      ;
; -4.112 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 5.028      ;
; -4.108 ; Frequency_Divider:inst|cnt4[30] ; Frequency_Divider:inst|cnt4[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.581     ; 4.528      ;
; -4.108 ; Frequency_Divider:inst|cnt4[30] ; Frequency_Divider:inst|cnt4[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.581     ; 4.528      ;
; -4.108 ; Frequency_Divider:inst|cnt4[30] ; Frequency_Divider:inst|cnt4[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.581     ; 4.528      ;
; -4.108 ; Frequency_Divider:inst|cnt4[30] ; Frequency_Divider:inst|cnt4[31] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.581     ; 4.528      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'bnt3'                                                                                            ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.005 ; FlowLED:inst2|state.S0 ; FlowLED:inst2|state.S1 ; bnt3         ; bnt3        ; 1.000        ; -0.085     ; 0.921      ;
; -0.004 ; FlowLED:inst2|state.S7 ; FlowLED:inst2|state.S0 ; bnt3         ; bnt3        ; 1.000        ; -0.085     ; 0.920      ;
; 0.006  ; FlowLED:inst2|state.S3 ; FlowLED:inst2|state.S4 ; bnt3         ; bnt3        ; 1.000        ; -0.085     ; 0.910      ;
; 0.006  ; FlowLED:inst2|state.S4 ; FlowLED:inst2|state.S5 ; bnt3         ; bnt3        ; 1.000        ; -0.085     ; 0.910      ;
; 0.007  ; FlowLED:inst2|state.S5 ; FlowLED:inst2|state.S6 ; bnt3         ; bnt3        ; 1.000        ; -0.085     ; 0.909      ;
; 0.008  ; FlowLED:inst2|state.S1 ; FlowLED:inst2|state.S2 ; bnt3         ; bnt3        ; 1.000        ; -0.085     ; 0.908      ;
; 0.008  ; FlowLED:inst2|state.S6 ; FlowLED:inst2|state.S7 ; bnt3         ; bnt3        ; 1.000        ; -0.085     ; 0.908      ;
; 0.009  ; FlowLED:inst2|state.S2 ; FlowLED:inst2|state.S3 ; bnt3         ; bnt3        ; 1.000        ; -0.085     ; 0.907      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50mhz'                                                                                                           ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.485 ; Frequency_Divider:inst|clk_100hz ; Frequency_Divider:inst|clk_100hz ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; Frequency_Divider:inst|clk_1khz  ; Frequency_Divider:inst|clk_1khz  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; Frequency_Divider:inst|clk_1hz   ; Frequency_Divider:inst|clk_1hz   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; Frequency_Divider:inst|clk_10hz  ; Frequency_Divider:inst|clk_10hz  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.049      ; 0.746      ;
; 0.615 ; Frequency_Divider:inst|cnt2[11]  ; Frequency_Divider:inst|cnt2[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.580      ; 1.407      ;
; 0.615 ; Frequency_Divider:inst|cnt4[29]  ; Frequency_Divider:inst|cnt4[30]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.581      ; 1.408      ;
; 0.615 ; Frequency_Divider:inst|cnt3[5]   ; Frequency_Divider:inst|cnt3[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.581      ; 1.408      ;
; 0.616 ; Frequency_Divider:inst|cnt1[1]   ; Frequency_Divider:inst|cnt1[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.579      ; 1.407      ;
; 0.616 ; Frequency_Divider:inst|cnt3[7]   ; Frequency_Divider:inst|cnt3[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.581      ; 1.409      ;
; 0.617 ; Frequency_Divider:inst|cnt1[5]   ; Frequency_Divider:inst|cnt1[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.579      ; 1.408      ;
; 0.618 ; Frequency_Divider:inst|cnt1[23]  ; Frequency_Divider:inst|cnt1[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.580      ; 1.410      ;
; 0.624 ; Frequency_Divider:inst|cnt4[14]  ; Frequency_Divider:inst|cnt4[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.581      ; 1.417      ;
; 0.624 ; Frequency_Divider:inst|cnt3[12]  ; Frequency_Divider:inst|cnt3[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.581      ; 1.417      ;
; 0.624 ; Frequency_Divider:inst|cnt3[14]  ; Frequency_Divider:inst|cnt3[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.581      ; 1.417      ;
; 0.625 ; Frequency_Divider:inst|cnt3[10]  ; Frequency_Divider:inst|cnt3[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.581      ; 1.418      ;
; 0.626 ; Frequency_Divider:inst|cnt1[30]  ; Frequency_Divider:inst|cnt1[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.580      ; 1.418      ;
; 0.627 ; Frequency_Divider:inst|cnt2[26]  ; Frequency_Divider:inst|cnt2[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.580      ; 1.419      ;
; 0.633 ; Frequency_Divider:inst|cnt3[4]   ; Frequency_Divider:inst|cnt3[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.581      ; 1.426      ;
; 0.633 ; Frequency_Divider:inst|cnt1[0]   ; Frequency_Divider:inst|cnt1[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.579      ; 1.424      ;
; 0.634 ; Frequency_Divider:inst|cnt4[20]  ; Frequency_Divider:inst|cnt4[22]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.581      ; 1.427      ;
; 0.634 ; Frequency_Divider:inst|cnt1[22]  ; Frequency_Divider:inst|cnt1[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.580      ; 1.426      ;
; 0.635 ; Frequency_Divider:inst|cnt2[10]  ; Frequency_Divider:inst|cnt2[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.580      ; 1.427      ;
; 0.635 ; Frequency_Divider:inst|cnt1[4]   ; Frequency_Divider:inst|cnt1[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.579      ; 1.426      ;
; 0.734 ; Frequency_Divider:inst|cnt4[15]  ; Frequency_Divider:inst|cnt4[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.106      ; 1.052      ;
; 0.735 ; Frequency_Divider:inst|cnt2[13]  ; Frequency_Divider:inst|cnt2[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.052      ;
; 0.735 ; Frequency_Divider:inst|cnt3[13]  ; Frequency_Divider:inst|cnt3[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.052      ;
; 0.735 ; Frequency_Divider:inst|cnt3[15]  ; Frequency_Divider:inst|cnt3[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.052      ;
; 0.735 ; Frequency_Divider:inst|cnt3[11]  ; Frequency_Divider:inst|cnt3[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.052      ;
; 0.736 ; Frequency_Divider:inst|cnt2[19]  ; Frequency_Divider:inst|cnt2[19]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.053      ;
; 0.736 ; Frequency_Divider:inst|cnt1[11]  ; Frequency_Divider:inst|cnt1[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.104      ; 1.052      ;
; 0.736 ; Frequency_Divider:inst|cnt1[13]  ; Frequency_Divider:inst|cnt1[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.104      ; 1.052      ;
; 0.736 ; Frequency_Divider:inst|cnt4[27]  ; Frequency_Divider:inst|cnt4[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.053      ;
; 0.736 ; Frequency_Divider:inst|cnt3[21]  ; Frequency_Divider:inst|cnt3[21]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.106      ; 1.054      ;
; 0.736 ; Frequency_Divider:inst|cnt2[27]  ; Frequency_Divider:inst|cnt2[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.053      ;
; 0.738 ; Frequency_Divider:inst|cnt3[18]  ; Frequency_Divider:inst|cnt3[18]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.106      ; 1.056      ;
; 0.738 ; Frequency_Divider:inst|cnt3[6]   ; Frequency_Divider:inst|cnt3[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.055      ;
; 0.739 ; Frequency_Divider:inst|cnt1[7]   ; Frequency_Divider:inst|cnt1[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.104      ; 1.055      ;
; 0.739 ; Frequency_Divider:inst|cnt4[25]  ; Frequency_Divider:inst|cnt4[25]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.056      ;
; 0.739 ; Frequency_Divider:inst|cnt4[23]  ; Frequency_Divider:inst|cnt4[23]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.056      ;
; 0.739 ; Frequency_Divider:inst|cnt2[12]  ; Frequency_Divider:inst|cnt2[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.056      ;
; 0.739 ; Frequency_Divider:inst|cnt1[2]   ; Frequency_Divider:inst|cnt1[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.104      ; 1.055      ;
; 0.739 ; Frequency_Divider:inst|cnt1[6]   ; Frequency_Divider:inst|cnt1[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.104      ; 1.055      ;
; 0.739 ; Frequency_Divider:inst|cnt4[22]  ; Frequency_Divider:inst|cnt4[22]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.056      ;
; 0.739 ; Frequency_Divider:inst|cnt1[31]  ; Frequency_Divider:inst|cnt1[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.104      ; 1.055      ;
; 0.740 ; Frequency_Divider:inst|cnt4[28]  ; Frequency_Divider:inst|cnt4[28]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.057      ;
; 0.740 ; Frequency_Divider:inst|cnt4[30]  ; Frequency_Divider:inst|cnt4[30]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.057      ;
; 0.740 ; Frequency_Divider:inst|cnt3[8]   ; Frequency_Divider:inst|cnt3[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.057      ;
; 0.741 ; Frequency_Divider:inst|cnt1[8]   ; Frequency_Divider:inst|cnt1[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.104      ; 1.057      ;
; 0.741 ; Frequency_Divider:inst|cnt1[10]  ; Frequency_Divider:inst|cnt1[10]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.104      ; 1.057      ;
; 0.741 ; Frequency_Divider:inst|cnt4[24]  ; Frequency_Divider:inst|cnt4[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.058      ;
; 0.741 ; Frequency_Divider:inst|cnt4[26]  ; Frequency_Divider:inst|cnt4[26]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.105      ; 1.058      ;
; 0.742 ; Frequency_Divider:inst|cnt1[24]  ; Frequency_Divider:inst|cnt1[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.104      ; 1.058      ;
; 0.745 ; Frequency_Divider:inst|cnt4[13]  ; Frequency_Divider:inst|cnt4[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.581      ; 1.538      ;
; 0.746 ; Frequency_Divider:inst|cnt2[11]  ; Frequency_Divider:inst|cnt2[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.580      ; 1.538      ;
; 0.747 ; Frequency_Divider:inst|cnt3[9]   ; Frequency_Divider:inst|cnt3[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.581      ; 1.540      ;
; 0.747 ; Frequency_Divider:inst|cnt1[29]  ; Frequency_Divider:inst|cnt1[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.580      ; 1.539      ;
; 0.748 ; Frequency_Divider:inst|cnt1[5]   ; Frequency_Divider:inst|cnt1[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.579      ; 1.539      ;
; 0.749 ; Frequency_Divider:inst|cnt2[25]  ; Frequency_Divider:inst|cnt2[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.580      ; 1.541      ;
; 0.754 ; Frequency_Divider:inst|cnt3[3]   ; Frequency_Divider:inst|cnt3[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.086      ; 1.052      ;
; 0.754 ; Frequency_Divider:inst|cnt3[3]   ; Frequency_Divider:inst|cnt3[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.581      ; 1.547      ;
; 0.755 ; Frequency_Divider:inst|cnt2[3]   ; Frequency_Divider:inst|cnt2[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.052      ;
; 0.755 ; Frequency_Divider:inst|cnt2[11]  ; Frequency_Divider:inst|cnt2[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.052      ;
; 0.755 ; Frequency_Divider:inst|cnt2[15]  ; Frequency_Divider:inst|cnt2[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.052      ;
; 0.755 ; Frequency_Divider:inst|cnt1[3]   ; Frequency_Divider:inst|cnt1[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.052      ;
; 0.755 ; Frequency_Divider:inst|cnt4[3]   ; Frequency_Divider:inst|cnt4[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.052      ;
; 0.755 ; Frequency_Divider:inst|cnt4[11]  ; Frequency_Divider:inst|cnt4[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.052      ;
; 0.755 ; Frequency_Divider:inst|cnt4[13]  ; Frequency_Divider:inst|cnt4[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.052      ;
; 0.755 ; Frequency_Divider:inst|cnt4[29]  ; Frequency_Divider:inst|cnt4[29]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.086      ; 1.053      ;
; 0.755 ; Frequency_Divider:inst|cnt3[1]   ; Frequency_Divider:inst|cnt3[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.086      ; 1.053      ;
; 0.755 ; Frequency_Divider:inst|cnt3[5]   ; Frequency_Divider:inst|cnt3[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.086      ; 1.053      ;
; 0.755 ; Frequency_Divider:inst|cnt3[5]   ; Frequency_Divider:inst|cnt3[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.581      ; 1.548      ;
; 0.756 ; Frequency_Divider:inst|cnt2[1]   ; Frequency_Divider:inst|cnt2[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.053      ;
; 0.756 ; Frequency_Divider:inst|cnt2[5]   ; Frequency_Divider:inst|cnt2[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.053      ;
; 0.756 ; Frequency_Divider:inst|cnt2[29]  ; Frequency_Divider:inst|cnt2[29]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.053      ;
; 0.756 ; Frequency_Divider:inst|cnt1[1]   ; Frequency_Divider:inst|cnt1[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.053      ;
; 0.756 ; Frequency_Divider:inst|cnt1[5]   ; Frequency_Divider:inst|cnt1[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.053      ;
; 0.756 ; Frequency_Divider:inst|cnt4[1]   ; Frequency_Divider:inst|cnt4[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.053      ;
; 0.756 ; Frequency_Divider:inst|cnt4[5]   ; Frequency_Divider:inst|cnt4[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.053      ;
; 0.756 ; Frequency_Divider:inst|cnt3[27]  ; Frequency_Divider:inst|cnt3[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.053      ;
; 0.756 ; Frequency_Divider:inst|cnt3[29]  ; Frequency_Divider:inst|cnt3[29]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.053      ;
; 0.756 ; Frequency_Divider:inst|cnt1[3]   ; Frequency_Divider:inst|cnt1[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.579      ; 1.547      ;
; 0.757 ; Frequency_Divider:inst|cnt2[21]  ; Frequency_Divider:inst|cnt2[21]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.054      ;
; 0.757 ; Frequency_Divider:inst|cnt1[17]  ; Frequency_Divider:inst|cnt1[17]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.084      ; 1.053      ;
; 0.757 ; Frequency_Divider:inst|cnt1[27]  ; Frequency_Divider:inst|cnt1[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.084      ; 1.053      ;
; 0.757 ; Frequency_Divider:inst|cnt1[29]  ; Frequency_Divider:inst|cnt1[29]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.084      ; 1.053      ;
; 0.757 ; Frequency_Divider:inst|cnt4[16]  ; Frequency_Divider:inst|cnt4[16]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.086      ; 1.055      ;
; 0.757 ; Frequency_Divider:inst|cnt4[31]  ; Frequency_Divider:inst|cnt4[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.086      ; 1.055      ;
; 0.757 ; Frequency_Divider:inst|cnt3[2]   ; Frequency_Divider:inst|cnt3[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.086      ; 1.055      ;
; 0.757 ; Frequency_Divider:inst|cnt3[7]   ; Frequency_Divider:inst|cnt3[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.086      ; 1.055      ;
; 0.757 ; Frequency_Divider:inst|cnt3[9]   ; Frequency_Divider:inst|cnt3[9]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.086      ; 1.055      ;
; 0.757 ; Frequency_Divider:inst|cnt1[21]  ; Frequency_Divider:inst|cnt1[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.580      ; 1.549      ;
; 0.757 ; Frequency_Divider:inst|cnt2[9]   ; Frequency_Divider:inst|cnt2[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.580      ; 1.549      ;
; 0.757 ; Frequency_Divider:inst|cnt1[5]   ; Frequency_Divider:inst|cnt1[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.579      ; 1.548      ;
; 0.758 ; Frequency_Divider:inst|cnt2[2]   ; Frequency_Divider:inst|cnt2[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.055      ;
; 0.758 ; Frequency_Divider:inst|cnt2[6]   ; Frequency_Divider:inst|cnt2[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.055      ;
; 0.758 ; Frequency_Divider:inst|cnt2[7]   ; Frequency_Divider:inst|cnt2[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.055      ;
; 0.758 ; Frequency_Divider:inst|cnt2[9]   ; Frequency_Divider:inst|cnt2[9]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.055      ;
; 0.758 ; Frequency_Divider:inst|cnt2[31]  ; Frequency_Divider:inst|cnt2[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.055      ;
; 0.758 ; Frequency_Divider:inst|cnt1[21]  ; Frequency_Divider:inst|cnt1[21]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.084      ; 1.054      ;
; 0.758 ; Frequency_Divider:inst|cnt4[2]   ; Frequency_Divider:inst|cnt4[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.085      ; 1.055      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'bnt3'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.504 ; FlowLED:inst2|state.S7 ; FlowLED:inst2|state.S0 ; bnt3         ; bnt3        ; 0.000        ; 0.085      ; 0.801      ;
; 0.505 ; FlowLED:inst2|state.S0 ; FlowLED:inst2|state.S1 ; bnt3         ; bnt3        ; 0.000        ; 0.085      ; 0.802      ;
; 0.522 ; FlowLED:inst2|state.S1 ; FlowLED:inst2|state.S2 ; bnt3         ; bnt3        ; 0.000        ; 0.085      ; 0.819      ;
; 0.522 ; FlowLED:inst2|state.S2 ; FlowLED:inst2|state.S3 ; bnt3         ; bnt3        ; 0.000        ; 0.085      ; 0.819      ;
; 0.522 ; FlowLED:inst2|state.S5 ; FlowLED:inst2|state.S6 ; bnt3         ; bnt3        ; 0.000        ; 0.085      ; 0.819      ;
; 0.522 ; FlowLED:inst2|state.S6 ; FlowLED:inst2|state.S7 ; bnt3         ; bnt3        ; 0.000        ; 0.085      ; 0.819      ;
; 0.524 ; FlowLED:inst2|state.S3 ; FlowLED:inst2|state.S4 ; bnt3         ; bnt3        ; 0.000        ; 0.085      ; 0.821      ;
; 0.524 ; FlowLED:inst2|state.S4 ; FlowLED:inst2|state.S5 ; bnt3         ; bnt3        ; 0.000        ; 0.085      ; 0.821      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50mhz'                                                          ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_50mhz ; Rise       ; clk_50mhz                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|clk_100hz ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|clk_10hz  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|clk_1hz   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|clk_1khz  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[25]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[26]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[27]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[28]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[29]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[30]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[31]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[25]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[26]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[27]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[28]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[29]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[30]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[31]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[25]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[26]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[27]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[28]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[29]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[30]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[31]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[8]   ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'bnt3'                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; bnt3  ; Rise       ; bnt3                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S3 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S4 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S5 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S6 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S7 ;
; 0.036  ; 0.256        ; 0.220          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S0 ;
; 0.036  ; 0.256        ; 0.220          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S1 ;
; 0.036  ; 0.256        ; 0.220          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S2 ;
; 0.036  ; 0.256        ; 0.220          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S3 ;
; 0.036  ; 0.256        ; 0.220          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S4 ;
; 0.036  ; 0.256        ; 0.220          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S5 ;
; 0.036  ; 0.256        ; 0.220          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S6 ;
; 0.036  ; 0.256        ; 0.220          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S7 ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S0|clk     ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S1|clk     ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S2|clk     ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S3|clk     ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S4|clk     ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S5|clk     ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S6|clk     ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S7|clk     ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk~clkctrl|inclk[0]   ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk~clkctrl|outclk     ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk|combout            ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; bnt3~input|o           ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk~0|combout          ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk~0|datac            ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; bnt3~input|i           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; bnt3~input|i           ;
; 0.511  ; 0.511        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk|datad              ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk~0|datac            ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk~0|combout          ;
; 0.545  ; 0.733        ; 0.188          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S0 ;
; 0.545  ; 0.733        ; 0.188          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S1 ;
; 0.545  ; 0.733        ; 0.188          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S2 ;
; 0.545  ; 0.733        ; 0.188          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S3 ;
; 0.545  ; 0.733        ; 0.188          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S4 ;
; 0.545  ; 0.733        ; 0.188          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S5 ;
; 0.545  ; 0.733        ; 0.188          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S6 ;
; 0.545  ; 0.733        ; 0.188          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S7 ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk|combout            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; bnt3~input|o           ;
; 0.674  ; 0.674        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk~clkctrl|inclk[0]   ;
; 0.674  ; 0.674        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk~clkctrl|outclk     ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S0|clk     ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S1|clk     ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S2|clk     ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S3|clk     ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S4|clk     ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S5|clk     ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S6|clk     ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S7|clk     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; bnt3       ; -1.979 ; -1.740 ; Rise       ; bnt3            ;
; rst       ; clk_50mhz  ; 4.170  ; 4.544  ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; bnt3       ; 2.661  ; 2.446  ; Rise       ; bnt3            ;
; rst       ; clk_50mhz  ; -0.687 ; -0.920 ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out[*]    ; bnt3       ; 13.205 ; 13.165 ; Rise       ; bnt3            ;
;  out[0]   ; bnt3       ; 11.770 ; 11.616 ; Rise       ; bnt3            ;
;  out[1]   ; bnt3       ; 13.205 ; 13.165 ; Rise       ; bnt3            ;
;  out[2]   ; bnt3       ; 10.787 ; 10.835 ; Rise       ; bnt3            ;
;  out[3]   ; bnt3       ; 11.883 ; 12.013 ; Rise       ; bnt3            ;
;  out[4]   ; bnt3       ; 10.764 ; 10.835 ; Rise       ; bnt3            ;
;  out[5]   ; bnt3       ; 11.305 ; 11.463 ; Rise       ; bnt3            ;
;  out[6]   ; bnt3       ; 11.524 ; 11.742 ; Rise       ; bnt3            ;
;  out[7]   ; bnt3       ; 11.508 ; 11.692 ; Rise       ; bnt3            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out[*]    ; bnt3       ; 10.438 ; 10.507 ; Rise       ; bnt3            ;
;  out[0]   ; bnt3       ; 11.405 ; 11.256 ; Rise       ; bnt3            ;
;  out[1]   ; bnt3       ; 12.843 ; 12.802 ; Rise       ; bnt3            ;
;  out[2]   ; bnt3       ; 10.460 ; 10.508 ; Rise       ; bnt3            ;
;  out[3]   ; bnt3       ; 11.512 ; 11.638 ; Rise       ; bnt3            ;
;  out[4]   ; bnt3       ; 10.438 ; 10.507 ; Rise       ; bnt3            ;
;  out[5]   ; bnt3       ; 10.958 ; 11.110 ; Rise       ; bnt3            ;
;  out[6]   ; bnt3       ; 11.168 ; 11.378 ; Rise       ; bnt3            ;
;  out[7]   ; bnt3       ; 11.151 ; 11.329 ; Rise       ; bnt3            ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 204.12 MHz ; 204.12 MHz      ; clk_50mhz  ;                                                               ;
; 1098.9 MHz ; 250.0 MHz       ; bnt3       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50mhz ; -3.899 ; -462.507      ;
; bnt3      ; 0.090  ; 0.000         ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50mhz ; 0.430 ; 0.000         ;
; bnt3      ; 0.467 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk_50mhz ; -3.000 ; -199.284                    ;
; bnt3      ; -3.000 ; -16.096                     ;
+-----------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50mhz'                                                                                                          ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.899 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[0]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.824      ;
; -3.899 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.824      ;
; -3.899 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.824      ;
; -3.899 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[3]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.824      ;
; -3.899 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[4]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.824      ;
; -3.899 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.824      ;
; -3.899 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[7]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.824      ;
; -3.899 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.824      ;
; -3.899 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.824      ;
; -3.899 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[12] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.824      ;
; -3.899 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.824      ;
; -3.889 ; Frequency_Divider:inst|cnt4[22] ; Frequency_Divider:inst|cnt4[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.546     ; 4.345      ;
; -3.889 ; Frequency_Divider:inst|cnt4[22] ; Frequency_Divider:inst|cnt4[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.546     ; 4.345      ;
; -3.889 ; Frequency_Divider:inst|cnt4[22] ; Frequency_Divider:inst|cnt4[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.546     ; 4.345      ;
; -3.889 ; Frequency_Divider:inst|cnt4[22] ; Frequency_Divider:inst|cnt4[31] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.546     ; 4.345      ;
; -3.828 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.078     ; 4.752      ;
; -3.828 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[24] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.078     ; 4.752      ;
; -3.828 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.078     ; 4.752      ;
; -3.828 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.078     ; 4.752      ;
; -3.828 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.078     ; 4.752      ;
; -3.828 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.078     ; 4.752      ;
; -3.828 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.078     ; 4.752      ;
; -3.828 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.078     ; 4.752      ;
; -3.828 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[31] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.078     ; 4.752      ;
; -3.828 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.078     ; 4.752      ;
; -3.826 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[19] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.751      ;
; -3.826 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.751      ;
; -3.819 ; Frequency_Divider:inst|cnt4[13] ; Frequency_Divider:inst|cnt4[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.744      ;
; -3.819 ; Frequency_Divider:inst|cnt4[13] ; Frequency_Divider:inst|cnt4[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.744      ;
; -3.819 ; Frequency_Divider:inst|cnt4[13] ; Frequency_Divider:inst|cnt4[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.744      ;
; -3.819 ; Frequency_Divider:inst|cnt4[13] ; Frequency_Divider:inst|cnt4[31] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 4.744      ;
; -3.818 ; Frequency_Divider:inst|cnt4[30] ; Frequency_Divider:inst|cnt4[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.546     ; 4.274      ;
; -3.818 ; Frequency_Divider:inst|cnt4[30] ; Frequency_Divider:inst|cnt4[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.546     ; 4.274      ;
; -3.818 ; Frequency_Divider:inst|cnt4[30] ; Frequency_Divider:inst|cnt4[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.546     ; 4.274      ;
; -3.818 ; Frequency_Divider:inst|cnt4[30] ; Frequency_Divider:inst|cnt4[31] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.546     ; 4.274      ;
; -3.816 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.743      ;
; -3.816 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.743      ;
; -3.816 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.743      ;
; -3.816 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.743      ;
; -3.816 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.743      ;
; -3.816 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.743      ;
; -3.816 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.743      ;
; -3.816 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.743      ;
; -3.816 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.743      ;
; -3.816 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.743      ;
; -3.816 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.743      ;
; -3.800 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[19] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 4.726      ;
; -3.800 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 4.726      ;
; -3.799 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.726      ;
; -3.799 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.726      ;
; -3.799 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.726      ;
; -3.799 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.726      ;
; -3.799 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.726      ;
; -3.799 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.726      ;
; -3.799 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.726      ;
; -3.799 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.726      ;
; -3.799 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.726      ;
; -3.799 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.726      ;
; -3.799 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.726      ;
; -3.796 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.723      ;
; -3.796 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.723      ;
; -3.796 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.723      ;
; -3.796 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.723      ;
; -3.796 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.723      ;
; -3.796 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.723      ;
; -3.796 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.723      ;
; -3.796 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.723      ;
; -3.796 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.723      ;
; -3.796 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.723      ;
; -3.796 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.723      ;
; -3.785 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.785 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 4.712      ;
; -3.783 ; Frequency_Divider:inst|cnt3[27] ; Frequency_Divider:inst|cnt3[0]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 4.709      ;
; -3.783 ; Frequency_Divider:inst|cnt3[27] ; Frequency_Divider:inst|cnt3[1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 4.709      ;
; -3.783 ; Frequency_Divider:inst|cnt3[27] ; Frequency_Divider:inst|cnt3[2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 4.709      ;
; -3.783 ; Frequency_Divider:inst|cnt3[27] ; Frequency_Divider:inst|cnt3[3]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 4.709      ;
; -3.783 ; Frequency_Divider:inst|cnt3[27] ; Frequency_Divider:inst|cnt3[4]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 4.709      ;
; -3.783 ; Frequency_Divider:inst|cnt3[27] ; Frequency_Divider:inst|cnt3[5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 4.709      ;
; -3.783 ; Frequency_Divider:inst|cnt3[27] ; Frequency_Divider:inst|cnt3[7]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 4.709      ;
; -3.783 ; Frequency_Divider:inst|cnt3[27] ; Frequency_Divider:inst|cnt3[9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 4.709      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'bnt3'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.090 ; FlowLED:inst2|state.S0 ; FlowLED:inst2|state.S1 ; bnt3         ; bnt3        ; 1.000        ; -0.075     ; 0.837      ;
; 0.091 ; FlowLED:inst2|state.S7 ; FlowLED:inst2|state.S0 ; bnt3         ; bnt3        ; 1.000        ; -0.075     ; 0.836      ;
; 0.107 ; FlowLED:inst2|state.S3 ; FlowLED:inst2|state.S4 ; bnt3         ; bnt3        ; 1.000        ; -0.075     ; 0.820      ;
; 0.107 ; FlowLED:inst2|state.S4 ; FlowLED:inst2|state.S5 ; bnt3         ; bnt3        ; 1.000        ; -0.075     ; 0.820      ;
; 0.108 ; FlowLED:inst2|state.S5 ; FlowLED:inst2|state.S6 ; bnt3         ; bnt3        ; 1.000        ; -0.075     ; 0.819      ;
; 0.109 ; FlowLED:inst2|state.S1 ; FlowLED:inst2|state.S2 ; bnt3         ; bnt3        ; 1.000        ; -0.075     ; 0.818      ;
; 0.109 ; FlowLED:inst2|state.S6 ; FlowLED:inst2|state.S7 ; bnt3         ; bnt3        ; 1.000        ; -0.075     ; 0.818      ;
; 0.110 ; FlowLED:inst2|state.S2 ; FlowLED:inst2|state.S3 ; bnt3         ; bnt3        ; 1.000        ; -0.075     ; 0.817      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50mhz'                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.430 ; Frequency_Divider:inst|clk_1khz  ; Frequency_Divider:inst|clk_1khz  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; Frequency_Divider:inst|clk_10hz  ; Frequency_Divider:inst|clk_10hz  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; Frequency_Divider:inst|clk_1hz   ; Frequency_Divider:inst|clk_1hz   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; Frequency_Divider:inst|clk_100hz ; Frequency_Divider:inst|clk_100hz ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.044      ; 0.669      ;
; 0.553 ; Frequency_Divider:inst|cnt4[14]  ; Frequency_Divider:inst|cnt4[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.294      ;
; 0.553 ; Frequency_Divider:inst|cnt3[12]  ; Frequency_Divider:inst|cnt3[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.294      ;
; 0.553 ; Frequency_Divider:inst|cnt3[14]  ; Frequency_Divider:inst|cnt3[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.294      ;
; 0.554 ; Frequency_Divider:inst|cnt4[29]  ; Frequency_Divider:inst|cnt4[30]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.295      ;
; 0.554 ; Frequency_Divider:inst|cnt3[5]   ; Frequency_Divider:inst|cnt3[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.295      ;
; 0.555 ; Frequency_Divider:inst|cnt3[10]  ; Frequency_Divider:inst|cnt3[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.296      ;
; 0.556 ; Frequency_Divider:inst|cnt2[11]  ; Frequency_Divider:inst|cnt2[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.295      ;
; 0.556 ; Frequency_Divider:inst|cnt1[5]   ; Frequency_Divider:inst|cnt1[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.295      ;
; 0.557 ; Frequency_Divider:inst|cnt1[30]  ; Frequency_Divider:inst|cnt1[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.296      ;
; 0.558 ; Frequency_Divider:inst|cnt2[26]  ; Frequency_Divider:inst|cnt2[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.297      ;
; 0.558 ; Frequency_Divider:inst|cnt1[1]   ; Frequency_Divider:inst|cnt1[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.297      ;
; 0.559 ; Frequency_Divider:inst|cnt3[7]   ; Frequency_Divider:inst|cnt3[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.300      ;
; 0.562 ; Frequency_Divider:inst|cnt1[23]  ; Frequency_Divider:inst|cnt1[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.301      ;
; 0.571 ; Frequency_Divider:inst|cnt3[4]   ; Frequency_Divider:inst|cnt3[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.312      ;
; 0.571 ; Frequency_Divider:inst|cnt1[0]   ; Frequency_Divider:inst|cnt1[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.310      ;
; 0.571 ; Frequency_Divider:inst|cnt1[22]  ; Frequency_Divider:inst|cnt1[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.310      ;
; 0.572 ; Frequency_Divider:inst|cnt4[20]  ; Frequency_Divider:inst|cnt4[22]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.313      ;
; 0.573 ; Frequency_Divider:inst|cnt1[4]   ; Frequency_Divider:inst|cnt1[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.312      ;
; 0.574 ; Frequency_Divider:inst|cnt2[10]  ; Frequency_Divider:inst|cnt2[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.313      ;
; 0.646 ; Frequency_Divider:inst|cnt4[13]  ; Frequency_Divider:inst|cnt4[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.387      ;
; 0.648 ; Frequency_Divider:inst|cnt2[11]  ; Frequency_Divider:inst|cnt2[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.387      ;
; 0.649 ; Frequency_Divider:inst|cnt1[5]   ; Frequency_Divider:inst|cnt1[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.388      ;
; 0.649 ; Frequency_Divider:inst|cnt1[29]  ; Frequency_Divider:inst|cnt1[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.388      ;
; 0.653 ; Frequency_Divider:inst|cnt3[9]   ; Frequency_Divider:inst|cnt3[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.394      ;
; 0.656 ; Frequency_Divider:inst|cnt2[25]  ; Frequency_Divider:inst|cnt2[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.395      ;
; 0.675 ; Frequency_Divider:inst|cnt3[12]  ; Frequency_Divider:inst|cnt3[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.416      ;
; 0.675 ; Frequency_Divider:inst|cnt3[3]   ; Frequency_Divider:inst|cnt3[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.416      ;
; 0.675 ; Frequency_Divider:inst|cnt4[12]  ; Frequency_Divider:inst|cnt4[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.416      ;
; 0.676 ; Frequency_Divider:inst|cnt4[20]  ; Frequency_Divider:inst|cnt4[23]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.417      ;
; 0.676 ; Frequency_Divider:inst|cnt3[5]   ; Frequency_Divider:inst|cnt3[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.417      ;
; 0.677 ; Frequency_Divider:inst|cnt3[10]  ; Frequency_Divider:inst|cnt3[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.418      ;
; 0.677 ; Frequency_Divider:inst|cnt1[3]   ; Frequency_Divider:inst|cnt1[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.416      ;
; 0.678 ; Frequency_Divider:inst|cnt1[5]   ; Frequency_Divider:inst|cnt1[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.417      ;
; 0.678 ; Frequency_Divider:inst|cnt1[4]   ; Frequency_Divider:inst|cnt1[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.417      ;
; 0.679 ; Frequency_Divider:inst|cnt1[21]  ; Frequency_Divider:inst|cnt1[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.418      ;
; 0.679 ; Frequency_Divider:inst|cnt2[10]  ; Frequency_Divider:inst|cnt2[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.418      ;
; 0.679 ; Frequency_Divider:inst|cnt1[28]  ; Frequency_Divider:inst|cnt1[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.418      ;
; 0.680 ; Frequency_Divider:inst|cnt2[24]  ; Frequency_Divider:inst|cnt2[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.419      ;
; 0.681 ; Frequency_Divider:inst|cnt4[15]  ; Frequency_Divider:inst|cnt4[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.971      ;
; 0.681 ; Frequency_Divider:inst|cnt3[13]  ; Frequency_Divider:inst|cnt3[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.971      ;
; 0.681 ; Frequency_Divider:inst|cnt3[15]  ; Frequency_Divider:inst|cnt3[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.971      ;
; 0.681 ; Frequency_Divider:inst|cnt2[13]  ; Frequency_Divider:inst|cnt2[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.971      ;
; 0.682 ; Frequency_Divider:inst|cnt1[13]  ; Frequency_Divider:inst|cnt1[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.094      ; 0.971      ;
; 0.682 ; Frequency_Divider:inst|cnt3[11]  ; Frequency_Divider:inst|cnt3[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.972      ;
; 0.683 ; Frequency_Divider:inst|cnt2[19]  ; Frequency_Divider:inst|cnt2[19]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.973      ;
; 0.683 ; Frequency_Divider:inst|cnt1[11]  ; Frequency_Divider:inst|cnt1[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.094      ; 0.972      ;
; 0.683 ; Frequency_Divider:inst|cnt2[9]   ; Frequency_Divider:inst|cnt2[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.422      ;
; 0.684 ; Frequency_Divider:inst|cnt4[27]  ; Frequency_Divider:inst|cnt4[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.974      ;
; 0.684 ; Frequency_Divider:inst|cnt3[21]  ; Frequency_Divider:inst|cnt3[21]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.974      ;
; 0.684 ; Frequency_Divider:inst|cnt2[27]  ; Frequency_Divider:inst|cnt2[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.974      ;
; 0.685 ; Frequency_Divider:inst|cnt3[6]   ; Frequency_Divider:inst|cnt3[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.975      ;
; 0.685 ; Frequency_Divider:inst|cnt1[31]  ; Frequency_Divider:inst|cnt1[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.094      ; 0.974      ;
; 0.686 ; Frequency_Divider:inst|cnt1[6]   ; Frequency_Divider:inst|cnt1[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.094      ; 0.975      ;
; 0.686 ; Frequency_Divider:inst|cnt4[22]  ; Frequency_Divider:inst|cnt4[22]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.976      ;
; 0.687 ; Frequency_Divider:inst|cnt4[25]  ; Frequency_Divider:inst|cnt4[25]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.977      ;
; 0.687 ; Frequency_Divider:inst|cnt1[7]   ; Frequency_Divider:inst|cnt1[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.094      ; 0.976      ;
; 0.687 ; Frequency_Divider:inst|cnt4[23]  ; Frequency_Divider:inst|cnt4[23]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.977      ;
; 0.688 ; Frequency_Divider:inst|cnt3[18]  ; Frequency_Divider:inst|cnt3[18]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.978      ;
; 0.688 ; Frequency_Divider:inst|cnt4[30]  ; Frequency_Divider:inst|cnt4[30]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.978      ;
; 0.688 ; Frequency_Divider:inst|cnt2[12]  ; Frequency_Divider:inst|cnt2[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.978      ;
; 0.688 ; Frequency_Divider:inst|cnt1[2]   ; Frequency_Divider:inst|cnt1[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.094      ; 0.977      ;
; 0.689 ; Frequency_Divider:inst|cnt1[10]  ; Frequency_Divider:inst|cnt1[10]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.094      ; 0.978      ;
; 0.689 ; Frequency_Divider:inst|cnt4[28]  ; Frequency_Divider:inst|cnt4[28]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.979      ;
; 0.689 ; Frequency_Divider:inst|cnt3[8]   ; Frequency_Divider:inst|cnt3[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.979      ;
; 0.690 ; Frequency_Divider:inst|cnt4[24]  ; Frequency_Divider:inst|cnt4[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.980      ;
; 0.690 ; Frequency_Divider:inst|cnt4[26]  ; Frequency_Divider:inst|cnt4[26]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.095      ; 0.980      ;
; 0.690 ; Frequency_Divider:inst|cnt1[8]   ; Frequency_Divider:inst|cnt1[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.094      ; 0.979      ;
; 0.691 ; Frequency_Divider:inst|cnt1[24]  ; Frequency_Divider:inst|cnt1[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.094      ; 0.980      ;
; 0.692 ; Frequency_Divider:inst|cnt3[2]   ; Frequency_Divider:inst|cnt3[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.433      ;
; 0.693 ; Frequency_Divider:inst|cnt3[4]   ; Frequency_Divider:inst|cnt3[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.434      ;
; 0.693 ; Frequency_Divider:inst|cnt3[14]  ; Frequency_Divider:inst|cnt3[18]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.545      ; 1.433      ;
; 0.694 ; Frequency_Divider:inst|cnt4[20]  ; Frequency_Divider:inst|cnt4[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.546      ; 1.435      ;
; 0.695 ; Frequency_Divider:inst|cnt1[4]   ; Frequency_Divider:inst|cnt1[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.434      ;
; 0.696 ; Frequency_Divider:inst|cnt2[8]   ; Frequency_Divider:inst|cnt2[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.435      ;
; 0.699 ; Frequency_Divider:inst|cnt4[13]  ; Frequency_Divider:inst|cnt4[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.077      ; 0.971      ;
; 0.699 ; Frequency_Divider:inst|cnt2[18]  ; Frequency_Divider:inst|cnt2[19]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.544      ; 1.438      ;
; 0.700 ; Frequency_Divider:inst|cnt4[3]   ; Frequency_Divider:inst|cnt4[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.077      ; 0.972      ;
; 0.700 ; Frequency_Divider:inst|cnt4[11]  ; Frequency_Divider:inst|cnt4[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.077      ; 0.972      ;
; 0.700 ; Frequency_Divider:inst|cnt3[3]   ; Frequency_Divider:inst|cnt3[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.077      ; 0.972      ;
; 0.701 ; Frequency_Divider:inst|cnt2[15]  ; Frequency_Divider:inst|cnt2[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.075      ; 0.971      ;
; 0.701 ; Frequency_Divider:inst|cnt1[3]   ; Frequency_Divider:inst|cnt1[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.076      ; 0.972      ;
; 0.701 ; Frequency_Divider:inst|cnt4[1]   ; Frequency_Divider:inst|cnt4[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.077      ; 0.973      ;
; 0.701 ; Frequency_Divider:inst|cnt4[5]   ; Frequency_Divider:inst|cnt4[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.077      ; 0.973      ;
; 0.701 ; Frequency_Divider:inst|cnt4[29]  ; Frequency_Divider:inst|cnt4[29]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.077      ; 0.973      ;
; 0.701 ; Frequency_Divider:inst|cnt3[1]   ; Frequency_Divider:inst|cnt3[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.077      ; 0.973      ;
; 0.701 ; Frequency_Divider:inst|cnt3[5]   ; Frequency_Divider:inst|cnt3[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.077      ; 0.973      ;
; 0.701 ; Frequency_Divider:inst|cnt3[29]  ; Frequency_Divider:inst|cnt3[29]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.077      ; 0.973      ;
; 0.702 ; Frequency_Divider:inst|cnt2[3]   ; Frequency_Divider:inst|cnt2[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.075      ; 0.972      ;
; 0.702 ; Frequency_Divider:inst|cnt2[29]  ; Frequency_Divider:inst|cnt2[29]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.076      ; 0.973      ;
; 0.702 ; Frequency_Divider:inst|cnt1[1]   ; Frequency_Divider:inst|cnt1[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.076      ; 0.973      ;
; 0.702 ; Frequency_Divider:inst|cnt1[5]   ; Frequency_Divider:inst|cnt1[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.076      ; 0.973      ;
; 0.702 ; Frequency_Divider:inst|cnt4[31]  ; Frequency_Divider:inst|cnt4[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.077      ; 0.974      ;
; 0.702 ; Frequency_Divider:inst|cnt3[27]  ; Frequency_Divider:inst|cnt3[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.077      ; 0.974      ;
; 0.702 ; Frequency_Divider:inst|cnt3[31]  ; Frequency_Divider:inst|cnt3[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.077      ; 0.974      ;
; 0.703 ; Frequency_Divider:inst|cnt2[1]   ; Frequency_Divider:inst|cnt2[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.075      ; 0.973      ;
; 0.703 ; Frequency_Divider:inst|cnt2[5]   ; Frequency_Divider:inst|cnt2[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.075      ; 0.973      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'bnt3'                                                                                             ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.467 ; FlowLED:inst2|state.S7 ; FlowLED:inst2|state.S0 ; bnt3         ; bnt3        ; 0.000        ; 0.075      ; 0.737      ;
; 0.467 ; FlowLED:inst2|state.S0 ; FlowLED:inst2|state.S1 ; bnt3         ; bnt3        ; 0.000        ; 0.075      ; 0.737      ;
; 0.489 ; FlowLED:inst2|state.S1 ; FlowLED:inst2|state.S2 ; bnt3         ; bnt3        ; 0.000        ; 0.075      ; 0.759      ;
; 0.489 ; FlowLED:inst2|state.S2 ; FlowLED:inst2|state.S3 ; bnt3         ; bnt3        ; 0.000        ; 0.075      ; 0.759      ;
; 0.489 ; FlowLED:inst2|state.S6 ; FlowLED:inst2|state.S7 ; bnt3         ; bnt3        ; 0.000        ; 0.075      ; 0.759      ;
; 0.490 ; FlowLED:inst2|state.S5 ; FlowLED:inst2|state.S6 ; bnt3         ; bnt3        ; 0.000        ; 0.075      ; 0.760      ;
; 0.491 ; FlowLED:inst2|state.S3 ; FlowLED:inst2|state.S4 ; bnt3         ; bnt3        ; 0.000        ; 0.075      ; 0.761      ;
; 0.491 ; FlowLED:inst2|state.S4 ; FlowLED:inst2|state.S5 ; bnt3         ; bnt3        ; 0.000        ; 0.075      ; 0.761      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50mhz'                                                           ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_50mhz ; Rise       ; clk_50mhz                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|clk_100hz ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|clk_10hz  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|clk_1hz   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|clk_1khz  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[25]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[26]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[27]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[28]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[29]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[30]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[31]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[25]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[26]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[27]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[28]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[29]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[30]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[31]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[25]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[26]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[27]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[28]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[29]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[30]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[31]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[8]   ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'bnt3'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; bnt3  ; Rise       ; bnt3                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S3 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S4 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S5 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S6 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S7 ;
; -0.150 ; 0.066        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S0 ;
; -0.150 ; 0.066        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S1 ;
; -0.150 ; 0.066        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S2 ;
; -0.150 ; 0.066        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S3 ;
; -0.150 ; 0.066        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S4 ;
; -0.150 ; 0.066        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S5 ;
; -0.150 ; 0.066        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S6 ;
; -0.150 ; 0.066        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S7 ;
; 0.120  ; 0.120        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S0|clk     ;
; 0.120  ; 0.120        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S1|clk     ;
; 0.120  ; 0.120        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S2|clk     ;
; 0.120  ; 0.120        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S3|clk     ;
; 0.120  ; 0.120        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S4|clk     ;
; 0.120  ; 0.120        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S5|clk     ;
; 0.120  ; 0.120        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S6|clk     ;
; 0.120  ; 0.120        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S7|clk     ;
; 0.130  ; 0.130        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk~clkctrl|inclk[0]   ;
; 0.130  ; 0.130        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk~clkctrl|outclk     ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk|combout            ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk~0|combout          ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk|datad              ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk~0|datac            ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; bnt3~input|o           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; bnt3~input|i           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; bnt3~input|i           ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; bnt3~input|o           ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk~0|datac            ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk|datad              ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk~0|combout          ;
; 0.671  ; 0.671        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk|combout            ;
; 0.728  ; 0.912        ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S0 ;
; 0.728  ; 0.912        ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S1 ;
; 0.728  ; 0.912        ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S2 ;
; 0.728  ; 0.912        ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S3 ;
; 0.728  ; 0.912        ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S4 ;
; 0.728  ; 0.912        ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S5 ;
; 0.728  ; 0.912        ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S6 ;
; 0.728  ; 0.912        ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S7 ;
; 0.851  ; 0.851        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk~clkctrl|inclk[0]   ;
; 0.851  ; 0.851        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk~clkctrl|outclk     ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S0|clk     ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S1|clk     ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S2|clk     ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S3|clk     ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S4|clk     ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S5|clk     ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S6|clk     ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S7|clk     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; bnt3       ; -2.007 ; -1.917 ; Rise       ; bnt3            ;
; rst       ; clk_50mhz  ; 3.828  ; 4.021  ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; bnt3       ; 2.632  ; 2.555  ; Rise       ; bnt3            ;
; rst       ; clk_50mhz  ; -0.583 ; -0.669 ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out[*]    ; bnt3       ; 12.573 ; 12.629 ; Rise       ; bnt3            ;
;  out[0]   ; bnt3       ; 11.267 ; 10.989 ; Rise       ; bnt3            ;
;  out[1]   ; bnt3       ; 12.573 ; 12.629 ; Rise       ; bnt3            ;
;  out[2]   ; bnt3       ; 10.256 ; 10.337 ; Rise       ; bnt3            ;
;  out[3]   ; bnt3       ; 11.233 ; 11.462 ; Rise       ; bnt3            ;
;  out[4]   ; bnt3       ; 10.225 ; 10.336 ; Rise       ; bnt3            ;
;  out[5]   ; bnt3       ; 10.707 ; 10.949 ; Rise       ; bnt3            ;
;  out[6]   ; bnt3       ; 10.897 ; 11.223 ; Rise       ; bnt3            ;
;  out[7]   ; bnt3       ; 10.888 ; 11.178 ; Rise       ; bnt3            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out[*]    ; bnt3       ; 9.923  ; 10.031 ; Rise       ; bnt3            ;
;  out[0]   ; bnt3       ; 10.925 ; 10.656 ; Rise       ; bnt3            ;
;  out[1]   ; bnt3       ; 12.239 ; 12.290 ; Rise       ; bnt3            ;
;  out[2]   ; bnt3       ; 9.953  ; 10.033 ; Rise       ; bnt3            ;
;  out[3]   ; bnt3       ; 10.891 ; 11.112 ; Rise       ; bnt3            ;
;  out[4]   ; bnt3       ; 9.923  ; 10.031 ; Rise       ; bnt3            ;
;  out[5]   ; bnt3       ; 10.386 ; 10.620 ; Rise       ; bnt3            ;
;  out[6]   ; bnt3       ; 10.568 ; 10.883 ; Rise       ; bnt3            ;
;  out[7]   ; bnt3       ; 10.559 ; 10.838 ; Rise       ; bnt3            ;
+-----------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50mhz ; -1.176 ; -130.876      ;
; bnt3      ; 0.560  ; 0.000         ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50mhz ; 0.201 ; 0.000         ;
; bnt3      ; 0.202 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk_50mhz ; -3.000 ; -142.792                    ;
; bnt3      ; -3.000 ; -14.025                     ;
+-----------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50mhz'                                                                                                          ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.176 ; Frequency_Divider:inst|cnt4[22] ; Frequency_Divider:inst|cnt4[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.240     ; 1.923      ;
; -1.176 ; Frequency_Divider:inst|cnt4[22] ; Frequency_Divider:inst|cnt4[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.240     ; 1.923      ;
; -1.176 ; Frequency_Divider:inst|cnt4[22] ; Frequency_Divider:inst|cnt4[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.240     ; 1.923      ;
; -1.176 ; Frequency_Divider:inst|cnt4[22] ; Frequency_Divider:inst|cnt4[31] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.240     ; 1.923      ;
; -1.146 ; Frequency_Divider:inst|cnt1[2]  ; Frequency_Divider:inst|cnt1[18] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.239     ; 1.894      ;
; -1.136 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[0]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.084      ;
; -1.136 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.084      ;
; -1.136 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.084      ;
; -1.136 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[3]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.084      ;
; -1.136 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[4]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.084      ;
; -1.136 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.084      ;
; -1.136 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[7]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.084      ;
; -1.136 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.084      ;
; -1.136 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.084      ;
; -1.136 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[12] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.084      ;
; -1.136 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.084      ;
; -1.135 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.084      ;
; -1.134 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[19] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.082      ;
; -1.134 ; Frequency_Divider:inst|cnt1[21] ; Frequency_Divider:inst|cnt1[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.082      ;
; -1.132 ; Frequency_Divider:inst|cnt4[13] ; Frequency_Divider:inst|cnt4[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.040     ; 2.079      ;
; -1.132 ; Frequency_Divider:inst|cnt4[13] ; Frequency_Divider:inst|cnt4[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.040     ; 2.079      ;
; -1.132 ; Frequency_Divider:inst|cnt4[13] ; Frequency_Divider:inst|cnt4[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.040     ; 2.079      ;
; -1.132 ; Frequency_Divider:inst|cnt4[13] ; Frequency_Divider:inst|cnt4[31] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.040     ; 2.079      ;
; -1.115 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.064      ;
; -1.115 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.064      ;
; -1.115 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.064      ;
; -1.115 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.064      ;
; -1.115 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.064      ;
; -1.115 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.064      ;
; -1.115 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.064      ;
; -1.115 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.064      ;
; -1.115 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.064      ;
; -1.115 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.064      ;
; -1.115 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.064      ;
; -1.114 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.063      ;
; -1.114 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.063      ;
; -1.114 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.063      ;
; -1.114 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.063      ;
; -1.114 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.063      ;
; -1.114 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.063      ;
; -1.114 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.063      ;
; -1.114 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.063      ;
; -1.114 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.063      ;
; -1.114 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.063      ;
; -1.114 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.063      ;
; -1.112 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.040     ; 2.059      ;
; -1.112 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[24] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.040     ; 2.059      ;
; -1.112 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.040     ; 2.059      ;
; -1.112 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.040     ; 2.059      ;
; -1.112 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.040     ; 2.059      ;
; -1.112 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.040     ; 2.059      ;
; -1.112 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.040     ; 2.059      ;
; -1.112 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.040     ; 2.059      ;
; -1.112 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[31] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.040     ; 2.059      ;
; -1.112 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.040     ; 2.059      ;
; -1.112 ; Frequency_Divider:inst|cnt4[30] ; Frequency_Divider:inst|cnt4[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.240     ; 1.859      ;
; -1.112 ; Frequency_Divider:inst|cnt4[30] ; Frequency_Divider:inst|cnt4[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.240     ; 1.859      ;
; -1.112 ; Frequency_Divider:inst|cnt4[30] ; Frequency_Divider:inst|cnt4[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.240     ; 1.859      ;
; -1.112 ; Frequency_Divider:inst|cnt4[30] ; Frequency_Divider:inst|cnt4[31] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.240     ; 1.859      ;
; -1.111 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[19] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.059      ;
; -1.111 ; Frequency_Divider:inst|cnt3[1]  ; Frequency_Divider:inst|cnt3[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.059      ;
; -1.110 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[19] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.058      ;
; -1.110 ; Frequency_Divider:inst|cnt1[28] ; Frequency_Divider:inst|cnt1[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.058      ;
; -1.109 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[19] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.057      ;
; -1.109 ; Frequency_Divider:inst|cnt1[17] ; Frequency_Divider:inst|cnt1[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.057      ;
; -1.106 ; Frequency_Divider:inst|cnt4[1]  ; Frequency_Divider:inst|cnt4[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.054      ;
; -1.099 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.048      ;
; -1.099 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.048      ;
; -1.099 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.048      ;
; -1.099 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.048      ;
; -1.099 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.048      ;
; -1.099 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.048      ;
; -1.099 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.048      ;
; -1.099 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.048      ;
; -1.099 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.048      ;
; -1.099 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.048      ;
; -1.099 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.048      ;
; -1.094 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[19] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.042      ;
; -1.094 ; Frequency_Divider:inst|cnt1[30] ; Frequency_Divider:inst|cnt1[20] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.039     ; 2.042      ;
; -1.093 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[16] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.042      ;
; -1.093 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[17] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.042      ;
; -1.093 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[21] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.042      ;
; -1.093 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[22] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.042      ;
; -1.093 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[23] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.042      ;
; -1.093 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[25] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.042      ;
; -1.093 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[26] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.042      ;
; -1.093 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[27] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.042      ;
; -1.093 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[28] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.042      ;
; -1.093 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[29] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.042      ;
; -1.093 ; Frequency_Divider:inst|cnt1[29] ; Frequency_Divider:inst|cnt1[30] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.038     ; 2.042      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'bnt3'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.560 ; FlowLED:inst2|state.S3 ; FlowLED:inst2|state.S4 ; bnt3         ; bnt3        ; 1.000        ; -0.039     ; 0.388      ;
; 0.561 ; FlowLED:inst2|state.S4 ; FlowLED:inst2|state.S5 ; bnt3         ; bnt3        ; 1.000        ; -0.039     ; 0.387      ;
; 0.562 ; FlowLED:inst2|state.S5 ; FlowLED:inst2|state.S6 ; bnt3         ; bnt3        ; 1.000        ; -0.039     ; 0.386      ;
; 0.564 ; FlowLED:inst2|state.S1 ; FlowLED:inst2|state.S2 ; bnt3         ; bnt3        ; 1.000        ; -0.039     ; 0.384      ;
; 0.564 ; FlowLED:inst2|state.S2 ; FlowLED:inst2|state.S3 ; bnt3         ; bnt3        ; 1.000        ; -0.039     ; 0.384      ;
; 0.564 ; FlowLED:inst2|state.S6 ; FlowLED:inst2|state.S7 ; bnt3         ; bnt3        ; 1.000        ; -0.039     ; 0.384      ;
; 0.567 ; FlowLED:inst2|state.S0 ; FlowLED:inst2|state.S1 ; bnt3         ; bnt3        ; 1.000        ; -0.039     ; 0.381      ;
; 0.569 ; FlowLED:inst2|state.S7 ; FlowLED:inst2|state.S0 ; bnt3         ; bnt3        ; 1.000        ; -0.039     ; 0.379      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50mhz'                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; Frequency_Divider:inst|clk_100hz ; Frequency_Divider:inst|clk_100hz ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Frequency_Divider:inst|clk_10hz  ; Frequency_Divider:inst|clk_10hz  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Frequency_Divider:inst|clk_1hz   ; Frequency_Divider:inst|clk_1hz   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Frequency_Divider:inst|clk_1khz  ; Frequency_Divider:inst|clk_1khz  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.022      ; 0.307      ;
; 0.249 ; Frequency_Divider:inst|cnt4[29]  ; Frequency_Divider:inst|cnt4[30]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.240      ; 0.573      ;
; 0.249 ; Frequency_Divider:inst|cnt3[5]   ; Frequency_Divider:inst|cnt3[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.240      ; 0.573      ;
; 0.250 ; Frequency_Divider:inst|cnt3[7]   ; Frequency_Divider:inst|cnt3[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.240      ; 0.574      ;
; 0.251 ; Frequency_Divider:inst|cnt1[1]   ; Frequency_Divider:inst|cnt1[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.238      ; 0.573      ;
; 0.251 ; Frequency_Divider:inst|cnt1[5]   ; Frequency_Divider:inst|cnt1[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.238      ; 0.573      ;
; 0.252 ; Frequency_Divider:inst|cnt2[11]  ; Frequency_Divider:inst|cnt2[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.238      ; 0.574      ;
; 0.252 ; Frequency_Divider:inst|cnt1[23]  ; Frequency_Divider:inst|cnt1[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.239      ; 0.575      ;
; 0.259 ; Frequency_Divider:inst|cnt4[14]  ; Frequency_Divider:inst|cnt4[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.241      ; 0.584      ;
; 0.260 ; Frequency_Divider:inst|cnt3[14]  ; Frequency_Divider:inst|cnt3[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.240      ; 0.584      ;
; 0.261 ; Frequency_Divider:inst|cnt3[10]  ; Frequency_Divider:inst|cnt3[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.240      ; 0.585      ;
; 0.261 ; Frequency_Divider:inst|cnt3[12]  ; Frequency_Divider:inst|cnt3[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.240      ; 0.585      ;
; 0.262 ; Frequency_Divider:inst|cnt1[30]  ; Frequency_Divider:inst|cnt1[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.239      ; 0.585      ;
; 0.263 ; Frequency_Divider:inst|cnt2[26]  ; Frequency_Divider:inst|cnt2[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.239      ; 0.586      ;
; 0.264 ; Frequency_Divider:inst|cnt4[20]  ; Frequency_Divider:inst|cnt4[22]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.240      ; 0.588      ;
; 0.264 ; Frequency_Divider:inst|cnt3[4]   ; Frequency_Divider:inst|cnt3[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.240      ; 0.588      ;
; 0.264 ; Frequency_Divider:inst|cnt1[0]   ; Frequency_Divider:inst|cnt1[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.238      ; 0.586      ;
; 0.264 ; Frequency_Divider:inst|cnt1[22]  ; Frequency_Divider:inst|cnt1[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.239      ; 0.587      ;
; 0.266 ; Frequency_Divider:inst|cnt1[4]   ; Frequency_Divider:inst|cnt1[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.238      ; 0.588      ;
; 0.266 ; Frequency_Divider:inst|cnt2[10]  ; Frequency_Divider:inst|cnt2[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.238      ; 0.588      ;
; 0.292 ; Frequency_Divider:inst|cnt4[15]  ; Frequency_Divider:inst|cnt4[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.423      ;
; 0.293 ; Frequency_Divider:inst|cnt3[15]  ; Frequency_Divider:inst|cnt3[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.424      ;
; 0.293 ; Frequency_Divider:inst|cnt3[13]  ; Frequency_Divider:inst|cnt3[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.424      ;
; 0.294 ; Frequency_Divider:inst|cnt2[19]  ; Frequency_Divider:inst|cnt2[19]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; Frequency_Divider:inst|cnt2[13]  ; Frequency_Divider:inst|cnt2[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.046      ; 0.424      ;
; 0.294 ; Frequency_Divider:inst|cnt1[13]  ; Frequency_Divider:inst|cnt1[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.046      ; 0.424      ;
; 0.294 ; Frequency_Divider:inst|cnt4[27]  ; Frequency_Divider:inst|cnt4[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; Frequency_Divider:inst|cnt3[21]  ; Frequency_Divider:inst|cnt3[21]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; Frequency_Divider:inst|cnt3[6]   ; Frequency_Divider:inst|cnt3[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; Frequency_Divider:inst|cnt3[11]  ; Frequency_Divider:inst|cnt3[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; Frequency_Divider:inst|cnt1[31]  ; Frequency_Divider:inst|cnt1[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.046      ; 0.424      ;
; 0.294 ; Frequency_Divider:inst|cnt2[27]  ; Frequency_Divider:inst|cnt2[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.425      ;
; 0.295 ; Frequency_Divider:inst|cnt1[7]   ; Frequency_Divider:inst|cnt1[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.046      ; 0.425      ;
; 0.295 ; Frequency_Divider:inst|cnt1[11]  ; Frequency_Divider:inst|cnt1[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.046      ; 0.425      ;
; 0.295 ; Frequency_Divider:inst|cnt4[25]  ; Frequency_Divider:inst|cnt4[25]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; Frequency_Divider:inst|cnt4[23]  ; Frequency_Divider:inst|cnt4[23]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; Frequency_Divider:inst|cnt3[18]  ; Frequency_Divider:inst|cnt3[18]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; Frequency_Divider:inst|cnt3[8]   ; Frequency_Divider:inst|cnt3[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; Frequency_Divider:inst|cnt1[6]   ; Frequency_Divider:inst|cnt1[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.046      ; 0.425      ;
; 0.295 ; Frequency_Divider:inst|cnt4[22]  ; Frequency_Divider:inst|cnt4[22]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.426      ;
; 0.296 ; Frequency_Divider:inst|cnt1[8]   ; Frequency_Divider:inst|cnt1[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.046      ; 0.426      ;
; 0.296 ; Frequency_Divider:inst|cnt4[24]  ; Frequency_Divider:inst|cnt4[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; Frequency_Divider:inst|cnt4[28]  ; Frequency_Divider:inst|cnt4[28]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; Frequency_Divider:inst|cnt4[30]  ; Frequency_Divider:inst|cnt4[30]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; Frequency_Divider:inst|cnt1[2]   ; Frequency_Divider:inst|cnt1[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.046      ; 0.426      ;
; 0.297 ; Frequency_Divider:inst|cnt1[10]  ; Frequency_Divider:inst|cnt1[10]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.046      ; 0.427      ;
; 0.297 ; Frequency_Divider:inst|cnt4[26]  ; Frequency_Divider:inst|cnt4[26]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.047      ; 0.428      ;
; 0.297 ; Frequency_Divider:inst|cnt2[12]  ; Frequency_Divider:inst|cnt2[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.046      ; 0.427      ;
; 0.297 ; Frequency_Divider:inst|cnt1[24]  ; Frequency_Divider:inst|cnt1[24]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.046      ; 0.427      ;
; 0.300 ; Frequency_Divider:inst|cnt4[1]   ; Frequency_Divider:inst|cnt4[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; Frequency_Divider:inst|cnt4[3]   ; Frequency_Divider:inst|cnt4[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; Frequency_Divider:inst|cnt4[5]   ; Frequency_Divider:inst|cnt4[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; Frequency_Divider:inst|cnt4[13]  ; Frequency_Divider:inst|cnt4[13]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; Frequency_Divider:inst|cnt3[29]  ; Frequency_Divider:inst|cnt3[29]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; Frequency_Divider:inst|cnt3[31]  ; Frequency_Divider:inst|cnt3[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.424      ;
; 0.301 ; Frequency_Divider:inst|cnt4[6]   ; Frequency_Divider:inst|cnt4[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; Frequency_Divider:inst|cnt4[7]   ; Frequency_Divider:inst|cnt4[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; Frequency_Divider:inst|cnt4[11]  ; Frequency_Divider:inst|cnt4[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; Frequency_Divider:inst|cnt4[29]  ; Frequency_Divider:inst|cnt4[29]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; Frequency_Divider:inst|cnt4[31]  ; Frequency_Divider:inst|cnt4[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; Frequency_Divider:inst|cnt3[1]   ; Frequency_Divider:inst|cnt3[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; Frequency_Divider:inst|cnt3[3]   ; Frequency_Divider:inst|cnt3[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; Frequency_Divider:inst|cnt3[5]   ; Frequency_Divider:inst|cnt3[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; Frequency_Divider:inst|cnt3[27]  ; Frequency_Divider:inst|cnt3[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; Frequency_Divider:inst|cnt2[1]   ; Frequency_Divider:inst|cnt2[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; Frequency_Divider:inst|cnt2[3]   ; Frequency_Divider:inst|cnt2[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; Frequency_Divider:inst|cnt2[5]   ; Frequency_Divider:inst|cnt2[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; Frequency_Divider:inst|cnt2[15]  ; Frequency_Divider:inst|cnt2[15]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; Frequency_Divider:inst|cnt2[29]  ; Frequency_Divider:inst|cnt2[29]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; Frequency_Divider:inst|cnt2[31]  ; Frequency_Divider:inst|cnt2[31]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; Frequency_Divider:inst|cnt1[1]   ; Frequency_Divider:inst|cnt1[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; Frequency_Divider:inst|cnt1[3]   ; Frequency_Divider:inst|cnt1[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; Frequency_Divider:inst|cnt1[5]   ; Frequency_Divider:inst|cnt1[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; Frequency_Divider:inst|cnt1[29]  ; Frequency_Divider:inst|cnt1[29]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; Frequency_Divider:inst|cnt4[2]   ; Frequency_Divider:inst|cnt4[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; Frequency_Divider:inst|cnt4[8]   ; Frequency_Divider:inst|cnt4[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; Frequency_Divider:inst|cnt4[9]   ; Frequency_Divider:inst|cnt4[9]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; Frequency_Divider:inst|cnt4[14]  ; Frequency_Divider:inst|cnt4[14]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; Frequency_Divider:inst|cnt4[16]  ; Frequency_Divider:inst|cnt4[16]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; Frequency_Divider:inst|cnt3[7]   ; Frequency_Divider:inst|cnt3[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; Frequency_Divider:inst|cnt3[23]  ; Frequency_Divider:inst|cnt3[23]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; Frequency_Divider:inst|cnt3[25]  ; Frequency_Divider:inst|cnt3[25]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; Frequency_Divider:inst|cnt3[22]  ; Frequency_Divider:inst|cnt3[22]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; Frequency_Divider:inst|cnt2[6]   ; Frequency_Divider:inst|cnt2[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; Frequency_Divider:inst|cnt2[7]   ; Frequency_Divider:inst|cnt2[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; Frequency_Divider:inst|cnt2[11]  ; Frequency_Divider:inst|cnt2[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; Frequency_Divider:inst|cnt2[21]  ; Frequency_Divider:inst|cnt2[21]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; Frequency_Divider:inst|cnt1[16]  ; Frequency_Divider:inst|cnt1[16]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; Frequency_Divider:inst|cnt1[17]  ; Frequency_Divider:inst|cnt1[17]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; Frequency_Divider:inst|cnt1[21]  ; Frequency_Divider:inst|cnt1[21]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; Frequency_Divider:inst|cnt1[27]  ; Frequency_Divider:inst|cnt1[27]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; Frequency_Divider:inst|cnt4[4]   ; Frequency_Divider:inst|cnt4[4]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; Frequency_Divider:inst|cnt4[10]  ; Frequency_Divider:inst|cnt4[10]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; Frequency_Divider:inst|cnt4[12]  ; Frequency_Divider:inst|cnt4[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; Frequency_Divider:inst|cnt3[2]   ; Frequency_Divider:inst|cnt3[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; Frequency_Divider:inst|cnt3[9]   ; Frequency_Divider:inst|cnt3[9]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; Frequency_Divider:inst|cnt3[14]  ; Frequency_Divider:inst|cnt3[14]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.039      ; 0.426      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'bnt3'                                                                                             ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.202 ; FlowLED:inst2|state.S1 ; FlowLED:inst2|state.S2 ; bnt3         ; bnt3        ; 0.000        ; 0.039      ; 0.325      ;
; 0.202 ; FlowLED:inst2|state.S2 ; FlowLED:inst2|state.S3 ; bnt3         ; bnt3        ; 0.000        ; 0.039      ; 0.325      ;
; 0.202 ; FlowLED:inst2|state.S6 ; FlowLED:inst2|state.S7 ; bnt3         ; bnt3        ; 0.000        ; 0.039      ; 0.325      ;
; 0.203 ; FlowLED:inst2|state.S5 ; FlowLED:inst2|state.S6 ; bnt3         ; bnt3        ; 0.000        ; 0.039      ; 0.326      ;
; 0.205 ; FlowLED:inst2|state.S3 ; FlowLED:inst2|state.S4 ; bnt3         ; bnt3        ; 0.000        ; 0.039      ; 0.328      ;
; 0.205 ; FlowLED:inst2|state.S4 ; FlowLED:inst2|state.S5 ; bnt3         ; bnt3        ; 0.000        ; 0.039      ; 0.328      ;
; 0.206 ; FlowLED:inst2|state.S7 ; FlowLED:inst2|state.S0 ; bnt3         ; bnt3        ; 0.000        ; 0.039      ; 0.329      ;
; 0.207 ; FlowLED:inst2|state.S0 ; FlowLED:inst2|state.S1 ; bnt3         ; bnt3        ; 0.000        ; 0.039      ; 0.330      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50mhz'                                                           ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_50mhz ; Rise       ; clk_50mhz                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|clk_100hz ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|clk_10hz  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|clk_1hz   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|clk_1khz  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt1[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt2[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; Frequency_Divider:inst|cnt3[8]   ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'bnt3'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; bnt3  ; Rise       ; bnt3                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; bnt3  ; Rise       ; FlowLED:inst2|state.S7 ;
; -0.267 ; -0.083       ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S0 ;
; -0.267 ; -0.083       ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S1 ;
; -0.267 ; -0.083       ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S2 ;
; -0.267 ; -0.083       ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S3 ;
; -0.267 ; -0.083       ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S4 ;
; -0.267 ; -0.083       ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S5 ;
; -0.267 ; -0.083       ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S6 ;
; -0.267 ; -0.083       ; 0.184          ; Low Pulse Width  ; bnt3  ; Rise       ; FlowLED:inst2|state.S7 ;
; -0.087 ; -0.087       ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S0|clk     ;
; -0.087 ; -0.087       ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S1|clk     ;
; -0.087 ; -0.087       ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S2|clk     ;
; -0.087 ; -0.087       ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S3|clk     ;
; -0.087 ; -0.087       ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S4|clk     ;
; -0.087 ; -0.087       ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S5|clk     ;
; -0.087 ; -0.087       ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S6|clk     ;
; -0.087 ; -0.087       ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; inst2|state.S7|clk     ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk~clkctrl|inclk[0]   ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk~clkctrl|outclk     ;
; -0.019 ; -0.019       ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk|datad              ;
; -0.014 ; -0.014       ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk|combout            ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk~0|combout          ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; clk~0|datac            ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; bnt3~input|o           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; bnt3~input|i           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bnt3  ; Rise       ; bnt3~input|i           ;
; 0.858  ; 1.074        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S0 ;
; 0.858  ; 1.074        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S1 ;
; 0.858  ; 1.074        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S2 ;
; 0.858  ; 1.074        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S3 ;
; 0.858  ; 1.074        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S4 ;
; 0.858  ; 1.074        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S5 ;
; 0.858  ; 1.074        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S6 ;
; 0.858  ; 1.074        ; 0.216          ; High Pulse Width ; bnt3  ; Rise       ; FlowLED:inst2|state.S7 ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; bnt3~input|o           ;
; 0.994  ; 0.994        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk~0|datac            ;
; 0.997  ; 0.997        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk~0|combout          ;
; 1.009  ; 1.009        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk|combout            ;
; 1.013  ; 1.013        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk|datad              ;
; 1.072  ; 1.072        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk~clkctrl|inclk[0]   ;
; 1.072  ; 1.072        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; clk~clkctrl|outclk     ;
; 1.080  ; 1.080        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S0|clk     ;
; 1.080  ; 1.080        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S1|clk     ;
; 1.080  ; 1.080        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S2|clk     ;
; 1.080  ; 1.080        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S3|clk     ;
; 1.080  ; 1.080        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S4|clk     ;
; 1.080  ; 1.080        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S5|clk     ;
; 1.080  ; 1.080        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S6|clk     ;
; 1.080  ; 1.080        ; 0.000          ; High Pulse Width ; bnt3  ; Rise       ; inst2|state.S7|clk     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; bnt3       ; -0.759 ; -0.135 ; Rise       ; bnt3            ;
; rst       ; clk_50mhz  ; 1.822  ; 2.482  ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; bnt3       ; 1.064  ; 0.457  ; Rise       ; bnt3            ;
; rst       ; clk_50mhz  ; -0.200 ; -0.820 ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out[*]    ; bnt3       ; 6.386 ; 6.210 ; Rise       ; bnt3            ;
;  out[0]   ; bnt3       ; 5.305 ; 5.409 ; Rise       ; bnt3            ;
;  out[1]   ; bnt3       ; 6.386 ; 6.210 ; Rise       ; bnt3            ;
;  out[2]   ; bnt3       ; 4.978 ; 4.919 ; Rise       ; bnt3            ;
;  out[3]   ; bnt3       ; 5.536 ; 5.393 ; Rise       ; bnt3            ;
;  out[4]   ; bnt3       ; 4.975 ; 4.910 ; Rise       ; bnt3            ;
;  out[5]   ; bnt3       ; 5.256 ; 5.159 ; Rise       ; bnt3            ;
;  out[6]   ; bnt3       ; 5.372 ; 5.266 ; Rise       ; bnt3            ;
;  out[7]   ; bnt3       ; 5.351 ; 5.251 ; Rise       ; bnt3            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out[*]    ; bnt3       ; 4.831 ; 4.768 ; Rise       ; bnt3            ;
;  out[0]   ; bnt3       ; 5.146 ; 5.247 ; Rise       ; bnt3            ;
;  out[1]   ; bnt3       ; 6.223 ; 6.052 ; Rise       ; bnt3            ;
;  out[2]   ; bnt3       ; 4.834 ; 4.776 ; Rise       ; bnt3            ;
;  out[3]   ; bnt3       ; 5.368 ; 5.231 ; Rise       ; bnt3            ;
;  out[4]   ; bnt3       ; 4.831 ; 4.768 ; Rise       ; bnt3            ;
;  out[5]   ; bnt3       ; 5.099 ; 5.006 ; Rise       ; bnt3            ;
;  out[6]   ; bnt3       ; 5.212 ; 5.109 ; Rise       ; bnt3            ;
;  out[7]   ; bnt3       ; 5.190 ; 5.094 ; Rise       ; bnt3            ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.247   ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  bnt3            ; -0.005   ; 0.202 ; N/A      ; N/A     ; -3.000              ;
;  clk_50mhz       ; -4.247   ; 0.201 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -506.575 ; 0.0   ; 0.0      ; 0.0     ; -215.38             ;
;  bnt3            ; -0.009   ; 0.000 ; N/A      ; N/A     ; -16.096             ;
;  clk_50mhz       ; -506.566 ; 0.000 ; N/A      ; N/A     ; -199.284            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; bnt3       ; -0.759 ; -0.135 ; Rise       ; bnt3            ;
; rst       ; clk_50mhz  ; 4.170  ; 4.544  ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; bnt3       ; 2.661  ; 2.555  ; Rise       ; bnt3            ;
; rst       ; clk_50mhz  ; -0.200 ; -0.669 ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out[*]    ; bnt3       ; 13.205 ; 13.165 ; Rise       ; bnt3            ;
;  out[0]   ; bnt3       ; 11.770 ; 11.616 ; Rise       ; bnt3            ;
;  out[1]   ; bnt3       ; 13.205 ; 13.165 ; Rise       ; bnt3            ;
;  out[2]   ; bnt3       ; 10.787 ; 10.835 ; Rise       ; bnt3            ;
;  out[3]   ; bnt3       ; 11.883 ; 12.013 ; Rise       ; bnt3            ;
;  out[4]   ; bnt3       ; 10.764 ; 10.835 ; Rise       ; bnt3            ;
;  out[5]   ; bnt3       ; 11.305 ; 11.463 ; Rise       ; bnt3            ;
;  out[6]   ; bnt3       ; 11.524 ; 11.742 ; Rise       ; bnt3            ;
;  out[7]   ; bnt3       ; 11.508 ; 11.692 ; Rise       ; bnt3            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out[*]    ; bnt3       ; 4.831 ; 4.768 ; Rise       ; bnt3            ;
;  out[0]   ; bnt3       ; 5.146 ; 5.247 ; Rise       ; bnt3            ;
;  out[1]   ; bnt3       ; 6.223 ; 6.052 ; Rise       ; bnt3            ;
;  out[2]   ; bnt3       ; 4.834 ; 4.776 ; Rise       ; bnt3            ;
;  out[3]   ; bnt3       ; 5.368 ; 5.231 ; Rise       ; bnt3            ;
;  out[4]   ; bnt3       ; 4.831 ; 4.768 ; Rise       ; bnt3            ;
;  out[5]   ; bnt3       ; 5.099 ; 5.006 ; Rise       ; bnt3            ;
;  out[6]   ; bnt3       ; 5.212 ; 5.109 ; Rise       ; bnt3            ;
;  out[7]   ; bnt3       ; 5.190 ; 5.094 ; Rise       ; bnt3            ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; out[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; bnt4                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; bnt3                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn2                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50mhz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; bnt3       ; bnt3      ; 8        ; 0        ; 0        ; 0        ;
; clk_50mhz  ; clk_50mhz ; 6538     ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; bnt3       ; bnt3      ; 8        ; 0        ; 0        ; 0        ;
; clk_50mhz  ; clk_50mhz ; 6538     ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 140   ; 140  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Nov 16 16:26:17 2017
Info: Command: quartus_sta Frequency_Divider -c Frequency_Divider
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Frequency_Divider.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50mhz clk_50mhz
    Info (332105): create_clock -period 1.000 -name bnt3 bnt3
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.247
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.247      -506.566 clk_50mhz 
    Info (332119):    -0.005        -0.009 bnt3 
Info (332146): Worst-case hold slack is 0.485
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.485         0.000 clk_50mhz 
    Info (332119):     0.504         0.000 bnt3 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -199.284 clk_50mhz 
    Info (332119):    -3.000       -14.896 bnt3 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.899
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.899      -462.507 clk_50mhz 
    Info (332119):     0.090         0.000 bnt3 
Info (332146): Worst-case hold slack is 0.430
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.430         0.000 clk_50mhz 
    Info (332119):     0.467         0.000 bnt3 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -199.284 clk_50mhz 
    Info (332119):    -3.000       -16.096 bnt3 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.176
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.176      -130.876 clk_50mhz 
    Info (332119):     0.560         0.000 bnt3 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.201         0.000 clk_50mhz 
    Info (332119):     0.202         0.000 bnt3 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -142.792 clk_50mhz 
    Info (332119):    -3.000       -14.025 bnt3 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 387 megabytes
    Info: Processing ended: Thu Nov 16 16:26:19 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


