Directives de développement SystemVerilog pour la conception FPGA et ASIC couvrant la conception modulaire, la vérification et l'optimisation du timing.
