//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-30033411
// Cuda compilation tools, release 11.4, V11.4.48
// Based on NVVM 7.0.1
//

.version 7.4
.target sm_50
.address_size 64

	// .globl	__miss__radiance
.const .align 8 .b8 params[288];

.visible .entry __miss__radiance()
{
	.reg .pred 	%p<2>;
	.reg .f32 	%f<25>;
	.reg .b32 	%r<8>;
	.reg .b64 	%rd<4>;


	mov.u32 	%r2, 0;
	// begin inline asm
	call (%r1), _optix_get_payload, (%r2);
	// end inline asm
	mov.u32 	%r4, 1;
	// begin inline asm
	call (%r3), _optix_get_payload, (%r4);
	// end inline asm
	cvt.u64.u32 	%rd2, %r1;
	cvt.u64.u32 	%rd3, %r3;
	bfi.b64 	%rd1, %rd2, %rd3, 32, 32;
	ld.f32 	%f4, [%rd1+128];
	ld.f32 	%f5, [%rd1+132];
	ld.f32 	%f6, [%rd1+136];
	ld.f32 	%f7, [%rd1+96];
	fma.rn.ftz.f32 	%f8, %f4, 0f5A0E1BCA, %f7;
	st.f32 	[%rd1+96], %f8;
	ld.f32 	%f9, [%rd1+100];
	fma.rn.ftz.f32 	%f10, %f5, 0f5A0E1BCA, %f9;
	st.f32 	[%rd1+100], %f10;
	ld.f32 	%f11, [%rd1+104];
	fma.rn.ftz.f32 	%f12, %f6, 0f5A0E1BCA, %f11;
	st.f32 	[%rd1+104], %f12;
	ld.const.f32 	%f1, [params+268];
	ld.f32 	%f13, [%rd1];
	add.ftz.f32 	%f14, %f1, %f13;
	st.f32 	[%rd1], %f14;
	ld.const.f32 	%f2, [params+272];
	ld.f32 	%f15, [%rd1+4];
	add.ftz.f32 	%f16, %f2, %f15;
	st.f32 	[%rd1+4], %f16;
	ld.const.f32 	%f3, [params+276];
	ld.f32 	%f17, [%rd1+8];
	add.ftz.f32 	%f18, %f3, %f17;
	st.f32 	[%rd1+8], %f18;
	ld.u32 	%r5, [%rd1+12];
	or.b32  	%r6, %r5, -2147483648;
	st.u32 	[%rd1+12], %r6;
	and.b32  	%r7, %r5, 16777216;
	setp.eq.s32 	%p1, %r7, 0;
	@%p1 bra 	$L__BB0_2;

	ld.f32 	%f19, [%rd1+16];
	mul.ftz.f32 	%f20, %f1, %f19;
	st.f32 	[%rd1+16], %f20;
	ld.f32 	%f21, [%rd1+20];
	mul.ftz.f32 	%f22, %f2, %f21;
	st.f32 	[%rd1+20], %f22;
	ld.f32 	%f23, [%rd1+24];
	mul.ftz.f32 	%f24, %f3, %f23;
	st.f32 	[%rd1+24], %f24;

$L__BB0_2:
	ret;

}

