Simulator report for Alu
Mon Oct 27 19:58:14 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 204 nodes    ;
; Simulation Coverage         ;      19.12 % ;
; Total Number of Transitions ; 271          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone III  ;
+-----------------------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                                                                           ; Default Value ;
+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                                                                        ; Timing        ;
; Start time                                                                                 ; 0 ns                                                                                              ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                                                               ;               ;
; Vector input source                                                                        ; C:/Users/Alexis/Documents/FES ARAGON/Quinto_semestre/Diseño_logico/trabajos/17.-ALU/Waveform3.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                                                                ; On            ;
; Check outputs                                                                              ; Off                                                                                               ; Off           ;
; Report simulation coverage                                                                 ; On                                                                                                ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                                                                ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                                                                ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                                                                ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                                                               ; Off           ;
; Detect glitches                                                                            ; Off                                                                                               ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                                                               ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                                                               ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                                                               ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                                                               ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                                                                ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                                                                        ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                                                               ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                                                               ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                                                                              ; Auto          ;
; Interconnect Delay Model Type                                                              ; Transport                                                                                         ; Transport     ;
; Cell Delay Model Type                                                                      ; Transport                                                                                         ; Transport     ;
+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      19.12 % ;
; Total nodes checked                                 ; 204          ;
; Total output ports checked                          ; 204          ;
; Total output ports with complete 1/0-value coverage ; 39           ;
; Total output ports with no 1/0-value coverage       ; 92           ;
; Total output ports with no 1-value coverage         ; 149          ;
; Total output ports with no 0-value coverage         ; 108          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                ;
+----------------------------+----------------------------+------------------+
; Node Name                  ; Output Port Name           ; Output Port Type ;
+----------------------------+----------------------------+------------------+
; |Alu|RESULTADO[7]          ; |Alu|RESULTADO[7]          ; pin_out          ;
; |Alu|RESULTADO[5]          ; |Alu|RESULTADO[5]          ; pin_out          ;
; |Alu|RESULTADO[4]          ; |Alu|RESULTADO[4]          ; pin_out          ;
; |Alu|RESULTADO[3]          ; |Alu|RESULTADO[3]          ; pin_out          ;
; |Alu|RESULTADO[2]          ; |Alu|RESULTADO[2]          ; pin_out          ;
; |Alu|RESULTADO[1]          ; |Alu|RESULTADO[1]          ; pin_out          ;
; |Alu|RESULTADO[0]          ; |Alu|RESULTADO[0]          ; pin_out          ;
; |Alu|RESULTADO~0           ; |Alu|RESULTADO~0           ; out0             ;
; |Alu|SL3                   ; |Alu|SL3                   ; out              ;
; |Alu|SL2                   ; |Alu|SL2                   ; out              ;
; |Alu|SL1                   ; |Alu|SL1                   ; out              ;
; |Alu|RESULTADO~1           ; |Alu|RESULTADO~1           ; out0             ;
; |Alu|RESULTADO~2           ; |Alu|RESULTADO~2           ; out0             ;
; |Alu|RESULTADO~3           ; |Alu|RESULTADO~3           ; out0             ;
; |Alu|RESULTADO~4           ; |Alu|RESULTADO~4           ; out0             ;
; |Alu|RESULTADO~5           ; |Alu|RESULTADO~5           ; out0             ;
; |Alu|RESULTADO~7           ; |Alu|RESULTADO~7           ; out0             ;
; |Alu|74244:inst3|1         ; |Alu|74244:inst3|1         ; out              ;
; |Alu|74244:inst3|6         ; |Alu|74244:inst3|6         ; out              ;
; |Alu|Res_4B:inst|inst23    ; |Alu|Res_4B:inst|inst23    ; out0             ;
; |Alu|Res_4B:inst|inst19    ; |Alu|Res_4B:inst|inst19    ; out0             ;
; |Alu|Res_4B:inst|inst16    ; |Alu|Res_4B:inst|inst16    ; out0             ;
; |Alu|Res_4B:inst|inst14    ; |Alu|Res_4B:inst|inst14    ; out0             ;
; |Alu|Res_4B:inst|inst12    ; |Alu|Res_4B:inst|inst12    ; out0             ;
; |Alu|Res_4B:inst|inst17    ; |Alu|Res_4B:inst|inst17    ; out0             ;
; |Alu|74244:inst10|1        ; |Alu|74244:inst10|1        ; out              ;
; |Alu|Comp_1B:inst24|inst16 ; |Alu|Comp_1B:inst24|inst16 ; out0             ;
; |Alu|Comp_1B:inst24|inst18 ; |Alu|Comp_1B:inst24|inst18 ; out0             ;
; |Alu|Comp_1B:inst24|inst15 ; |Alu|Comp_1B:inst24|inst15 ; out0             ;
; |Alu|Comp_1B:inst24|inst17 ; |Alu|Comp_1B:inst24|inst17 ; out0             ;
; |Alu|74138:inst11|22       ; |Alu|74138:inst11|22       ; out0             ;
; |Alu|74138:inst11|21       ; |Alu|74138:inst11|21       ; out0             ;
; |Alu|74138:inst11|20       ; |Alu|74138:inst11|20       ; out0             ;
; |Alu|74138:inst11|19       ; |Alu|74138:inst11|19       ; out0             ;
; |Alu|74138:inst11|18       ; |Alu|74138:inst11|18       ; out0             ;
; |Alu|74138:inst11|17       ; |Alu|74138:inst11|17       ; out0             ;
; |Alu|74138:inst11|16       ; |Alu|74138:inst11|16       ; out0             ;
; |Alu|74138:inst11|15       ; |Alu|74138:inst11|15       ; out0             ;
; |Alu|74244:inst16|6        ; |Alu|74244:inst16|6        ; out              ;
+----------------------------+----------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                         ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+
; Node Name                                                                     ; Output Port Name                                                              ; Output Port Type ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+
; |Alu|RESULTADO[6]                                                             ; |Alu|RESULTADO[6]                                                             ; pin_out          ;
; |Alu|A[3]                                                                     ; |Alu|A[3]                                                                     ; out              ;
; |Alu|A[2]                                                                     ; |Alu|A[2]                                                                     ; out              ;
; |Alu|A[1]                                                                     ; |Alu|A[1]                                                                     ; out              ;
; |Alu|A[0]                                                                     ; |Alu|A[0]                                                                     ; out              ;
; |Alu|B[3]                                                                     ; |Alu|B[3]                                                                     ; out              ;
; |Alu|B[2]                                                                     ; |Alu|B[2]                                                                     ; out              ;
; |Alu|B[1]                                                                     ; |Alu|B[1]                                                                     ; out              ;
; |Alu|B[0]                                                                     ; |Alu|B[0]                                                                     ; out              ;
; |Alu|RESULTADO~6                                                              ; |Alu|RESULTADO~6                                                              ; out0             ;
; |Alu|Sum_4B:inst1|inst                                                        ; |Alu|Sum_4B:inst1|inst                                                        ; out0             ;
; |Alu|Sum_4B:inst1|inst7                                                       ; |Alu|Sum_4B:inst1|inst7                                                       ; out0             ;
; |Alu|Sum_4B:inst1|inst20                                                      ; |Alu|Sum_4B:inst1|inst20                                                      ; out0             ;
; |Alu|Sum_4B:inst1|inst1                                                       ; |Alu|Sum_4B:inst1|inst1                                                       ; out0             ;
; |Alu|Sum_4B:inst1|inst10                                                      ; |Alu|Sum_4B:inst1|inst10                                                      ; out0             ;
; |Alu|Sum_4B:inst1|inst21                                                      ; |Alu|Sum_4B:inst1|inst21                                                      ; out0             ;
; |Alu|Sum_4B:inst1|inst2                                                       ; |Alu|Sum_4B:inst1|inst2                                                       ; out0             ;
; |Alu|Sum_4B:inst1|inst8                                                       ; |Alu|Sum_4B:inst1|inst8                                                       ; out0             ;
; |Alu|Sum_4B:inst1|inst9                                                       ; |Alu|Sum_4B:inst1|inst9                                                       ; out0             ;
; |Alu|Sum_4B:inst1|inst13                                                      ; |Alu|Sum_4B:inst1|inst13                                                      ; out0             ;
; |Alu|Sum_4B:inst1|inst22                                                      ; |Alu|Sum_4B:inst1|inst22                                                      ; out0             ;
; |Alu|Sum_4B:inst1|inst3                                                       ; |Alu|Sum_4B:inst1|inst3                                                       ; out0             ;
; |Alu|Sum_4B:inst1|inst11                                                      ; |Alu|Sum_4B:inst1|inst11                                                      ; out0             ;
; |Alu|Sum_4B:inst1|inst12                                                      ; |Alu|Sum_4B:inst1|inst12                                                      ; out0             ;
; |Alu|Sum_4B:inst1|inst4                                                       ; |Alu|Sum_4B:inst1|inst4                                                       ; out0             ;
; |Alu|Sum_4B:inst1|inst14                                                      ; |Alu|Sum_4B:inst1|inst14                                                      ; out0             ;
; |Alu|Sum_4B:inst1|inst15                                                      ; |Alu|Sum_4B:inst1|inst15                                                      ; out0             ;
; |Alu|74244:inst3|36                                                           ; |Alu|74244:inst3|36                                                           ; out              ;
; |Alu|74244:inst3|10                                                           ; |Alu|74244:inst3|10                                                           ; out              ;
; |Alu|74244:inst3|11                                                           ; |Alu|74244:inst3|11                                                           ; out              ;
; |Alu|ComAnd:inst21|inst1                                                      ; |Alu|ComAnd:inst21|inst1                                                      ; out0             ;
; |Alu|ComAnd:inst21|inst2                                                      ; |Alu|ComAnd:inst21|inst2                                                      ; out0             ;
; |Alu|ComAnd:inst21|inst3                                                      ; |Alu|ComAnd:inst21|inst3                                                      ; out0             ;
; |Alu|ComAnd:inst21|inst                                                       ; |Alu|ComAnd:inst21|inst                                                       ; out0             ;
; |Alu|74244:inst4|1                                                            ; |Alu|74244:inst4|1                                                            ; out              ;
; |Alu|74244:inst4|6                                                            ; |Alu|74244:inst4|6                                                            ; out              ;
; |Alu|74244:inst4|10                                                           ; |Alu|74244:inst4|10                                                           ; out              ;
; |Alu|74244:inst4|11                                                           ; |Alu|74244:inst4|11                                                           ; out              ;
; |Alu|Res_4B:inst|inst11                                                       ; |Alu|Res_4B:inst|inst11                                                       ; out0             ;
; |Alu|Res_4B:inst|inst9                                                        ; |Alu|Res_4B:inst|inst9                                                        ; out0             ;
; |Alu|Res_4B:inst|inst3                                                        ; |Alu|Res_4B:inst|inst3                                                        ; out0             ;
; |Alu|Res_4B:inst|inst10                                                       ; |Alu|Res_4B:inst|inst10                                                       ; out0             ;
; |Alu|Res_4B:inst|inst8                                                        ; |Alu|Res_4B:inst|inst8                                                        ; out0             ;
; |Alu|Res_4B:inst|inst15                                                       ; |Alu|Res_4B:inst|inst15                                                       ; out0             ;
; |Alu|Res_4B:inst|inst13                                                       ; |Alu|Res_4B:inst|inst13                                                       ; out0             ;
; |Alu|Res_4B:inst|inst22                                                       ; |Alu|Res_4B:inst|inst22                                                       ; out0             ;
; |Alu|Res_4B:inst|inst18                                                       ; |Alu|Res_4B:inst|inst18                                                       ; out0             ;
; |Alu|Res_4B:inst|inst                                                         ; |Alu|Res_4B:inst|inst                                                         ; out0             ;
; |Alu|Res_4B:inst|inst7                                                        ; |Alu|Res_4B:inst|inst7                                                        ; out0             ;
; |Alu|Res_4B:inst|inst20                                                       ; |Alu|Res_4B:inst|inst20                                                       ; out0             ;
; |Alu|Res_4B:inst|inst21                                                       ; |Alu|Res_4B:inst|inst21                                                       ; out0             ;
; |Alu|Res_4B:inst|inst24                                                       ; |Alu|Res_4B:inst|inst24                                                       ; out0             ;
; |Alu|74244:inst10|36                                                          ; |Alu|74244:inst10|36                                                          ; out              ;
; |Alu|74244:inst10|6                                                           ; |Alu|74244:inst10|6                                                           ; out              ;
; |Alu|74244:inst10|10                                                          ; |Alu|74244:inst10|10                                                          ; out              ;
; |Alu|74244:inst10|11                                                          ; |Alu|74244:inst10|11                                                          ; out              ;
; |Alu|Multiplicador:inst2|inst3                                                ; |Alu|Multiplicador:inst2|inst3                                                ; out0             ;
; |Alu|Multiplicador:inst2|inst4                                                ; |Alu|Multiplicador:inst2|inst4                                                ; out0             ;
; |Alu|Multiplicador:inst2|inst5                                                ; |Alu|Multiplicador:inst2|inst5                                                ; out0             ;
; |Alu|Multiplicador:inst2|inst6                                                ; |Alu|Multiplicador:inst2|inst6                                                ; out0             ;
; |Alu|Multiplicador:inst2|inst7                                                ; |Alu|Multiplicador:inst2|inst7                                                ; out0             ;
; |Alu|Multiplicador:inst2|inst8                                                ; |Alu|Multiplicador:inst2|inst8                                                ; out0             ;
; |Alu|Multiplicador:inst2|inst9                                                ; |Alu|Multiplicador:inst2|inst9                                                ; out0             ;
; |Alu|Multiplicador:inst2|inst10                                               ; |Alu|Multiplicador:inst2|inst10                                               ; out0             ;
; |Alu|Multiplicador:inst2|inst11                                               ; |Alu|Multiplicador:inst2|inst11                                               ; out0             ;
; |Alu|Multiplicador:inst2|s                                                    ; |Alu|Multiplicador:inst2|s                                                    ; out0             ;
; |Alu|Multiplicador:inst2|inst13                                               ; |Alu|Multiplicador:inst2|inst13                                               ; out0             ;
; |Alu|Multiplicador:inst2|inst14                                               ; |Alu|Multiplicador:inst2|inst14                                               ; out0             ;
; |Alu|Multiplicador:inst2|inst15                                               ; |Alu|Multiplicador:inst2|inst15                                               ; out0             ;
; |Alu|Multiplicador:inst2|inst16                                               ; |Alu|Multiplicador:inst2|inst16                                               ; out0             ;
; |Alu|Multiplicador:inst2|inst17                                               ; |Alu|Multiplicador:inst2|inst17                                               ; out0             ;
; |Alu|Multiplicador:inst2|inst18                                               ; |Alu|Multiplicador:inst2|inst18                                               ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst|inst2  ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst|inst2  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst|inst1  ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst|inst1  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst|inst2  ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst|inst2  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst|inst1  ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst|inst1  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst5|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst5|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst5|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst5|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst|inst2  ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst|inst2  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst|inst1  ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst|inst1  ; out0             ;
; |Alu|74244:inst12|26                                                          ; |Alu|74244:inst12|26                                                          ; out              ;
; |Alu|74244:inst12|27                                                          ; |Alu|74244:inst12|27                                                          ; out              ;
; |Alu|74244:inst12|31                                                          ; |Alu|74244:inst12|31                                                          ; out              ;
; |Alu|74244:inst12|36                                                          ; |Alu|74244:inst12|36                                                          ; out              ;
; |Alu|74244:inst12|1                                                           ; |Alu|74244:inst12|1                                                           ; out              ;
; |Alu|74244:inst12|6                                                           ; |Alu|74244:inst12|6                                                           ; out              ;
; |Alu|ComXor:inst23|inst                                                       ; |Alu|ComXor:inst23|inst                                                       ; out0             ;
; |Alu|ComXor:inst23|inst3                                                      ; |Alu|ComXor:inst23|inst3                                                      ; out0             ;
; |Alu|ComXor:inst23|inst4                                                      ; |Alu|ComXor:inst23|inst4                                                      ; out0             ;
; |Alu|ComXor:inst23|inst5                                                      ; |Alu|ComXor:inst23|inst5                                                      ; out0             ;
; |Alu|74244:inst15|11                                                          ; |Alu|74244:inst15|11                                                          ; out              ;
; |Alu|ComOr:inst9|inst7                                                        ; |Alu|ComOr:inst9|inst7                                                        ; out0             ;
; |Alu|ComOr:inst9|inst6                                                        ; |Alu|ComOr:inst9|inst6                                                        ; out0             ;
; |Alu|ComOr:inst9|inst5                                                        ; |Alu|ComOr:inst9|inst5                                                        ; out0             ;
; |Alu|ComOr:inst9|inst4                                                        ; |Alu|ComOr:inst9|inst4                                                        ; out0             ;
; |Alu|74244:inst14|11                                                          ; |Alu|74244:inst14|11                                                          ; out              ;
; |Alu|Comp_1B:inst24|inst12                                                    ; |Alu|Comp_1B:inst24|inst12                                                    ; out0             ;
; |Alu|Comp_1B:inst24|inst                                                      ; |Alu|Comp_1B:inst24|inst                                                      ; out0             ;
; |Alu|Comp_1B:inst24|inst11                                                    ; |Alu|Comp_1B:inst24|inst11                                                    ; out0             ;
; |Alu|Comp_1B:inst24|inst2                                                     ; |Alu|Comp_1B:inst24|inst2                                                     ; out0             ;
; |Alu|Comp_1B:inst24|inst14                                                    ; |Alu|Comp_1B:inst24|inst14                                                    ; out0             ;
; |Alu|Comp_1B:inst24|inst10                                                    ; |Alu|Comp_1B:inst24|inst10                                                    ; out0             ;
; |Alu|Comp_1B:inst24|inst13                                                    ; |Alu|Comp_1B:inst24|inst13                                                    ; out0             ;
; |Alu|Comp_1B:inst24|inst3                                                     ; |Alu|Comp_1B:inst24|inst3                                                     ; out0             ;
; |Alu|Comp_1B:inst24|inst4                                                     ; |Alu|Comp_1B:inst24|inst4                                                     ; out0             ;
; |Alu|74244:inst13|6                                                           ; |Alu|74244:inst13|6                                                           ; out              ;
; |Alu|74244:inst13|10                                                          ; |Alu|74244:inst13|10                                                          ; out              ;
; |Alu|74244:inst16|26                                                          ; |Alu|74244:inst16|26                                                          ; out              ;
; |Alu|74244:inst16|27                                                          ; |Alu|74244:inst16|27                                                          ; out              ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                         ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+
; Node Name                                                                     ; Output Port Name                                                              ; Output Port Type ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+
; |Alu|A[3]                                                                     ; |Alu|A[3]                                                                     ; out              ;
; |Alu|A[1]                                                                     ; |Alu|A[1]                                                                     ; out              ;
; |Alu|A[0]                                                                     ; |Alu|A[0]                                                                     ; out              ;
; |Alu|B[3]                                                                     ; |Alu|B[3]                                                                     ; out              ;
; |Alu|B[2]                                                                     ; |Alu|B[2]                                                                     ; out              ;
; |Alu|Sum_4B:inst1|inst1                                                       ; |Alu|Sum_4B:inst1|inst1                                                       ; out0             ;
; |Alu|Sum_4B:inst1|inst2                                                       ; |Alu|Sum_4B:inst1|inst2                                                       ; out0             ;
; |Alu|Sum_4B:inst1|inst8                                                       ; |Alu|Sum_4B:inst1|inst8                                                       ; out0             ;
; |Alu|Sum_4B:inst1|inst9                                                       ; |Alu|Sum_4B:inst1|inst9                                                       ; out0             ;
; |Alu|Sum_4B:inst1|inst13                                                      ; |Alu|Sum_4B:inst1|inst13                                                      ; out0             ;
; |Alu|Sum_4B:inst1|inst22                                                      ; |Alu|Sum_4B:inst1|inst22                                                      ; out0             ;
; |Alu|Sum_4B:inst1|inst3                                                       ; |Alu|Sum_4B:inst1|inst3                                                       ; out0             ;
; |Alu|Sum_4B:inst1|inst11                                                      ; |Alu|Sum_4B:inst1|inst11                                                      ; out0             ;
; |Alu|Sum_4B:inst1|inst12                                                      ; |Alu|Sum_4B:inst1|inst12                                                      ; out0             ;
; |Alu|Sum_4B:inst1|inst4                                                       ; |Alu|Sum_4B:inst1|inst4                                                       ; out0             ;
; |Alu|Sum_4B:inst1|inst14                                                      ; |Alu|Sum_4B:inst1|inst14                                                      ; out0             ;
; |Alu|Sum_4B:inst1|inst15                                                      ; |Alu|Sum_4B:inst1|inst15                                                      ; out0             ;
; |Alu|ComAnd:inst21|inst1                                                      ; |Alu|ComAnd:inst21|inst1                                                      ; out0             ;
; |Alu|ComAnd:inst21|inst2                                                      ; |Alu|ComAnd:inst21|inst2                                                      ; out0             ;
; |Alu|ComAnd:inst21|inst3                                                      ; |Alu|ComAnd:inst21|inst3                                                      ; out0             ;
; |Alu|ComAnd:inst21|inst                                                       ; |Alu|ComAnd:inst21|inst                                                       ; out0             ;
; |Alu|Res_4B:inst|inst15                                                       ; |Alu|Res_4B:inst|inst15                                                       ; out0             ;
; |Alu|Res_4B:inst|inst13                                                       ; |Alu|Res_4B:inst|inst13                                                       ; out0             ;
; |Alu|Res_4B:inst|inst22                                                       ; |Alu|Res_4B:inst|inst22                                                       ; out0             ;
; |Alu|Res_4B:inst|inst18                                                       ; |Alu|Res_4B:inst|inst18                                                       ; out0             ;
; |Alu|Res_4B:inst|inst7                                                        ; |Alu|Res_4B:inst|inst7                                                        ; out0             ;
; |Alu|Res_4B:inst|inst24                                                       ; |Alu|Res_4B:inst|inst24                                                       ; out0             ;
; |Alu|Multiplicador:inst2|inst3                                                ; |Alu|Multiplicador:inst2|inst3                                                ; out0             ;
; |Alu|Multiplicador:inst2|inst4                                                ; |Alu|Multiplicador:inst2|inst4                                                ; out0             ;
; |Alu|Multiplicador:inst2|inst5                                                ; |Alu|Multiplicador:inst2|inst5                                                ; out0             ;
; |Alu|Multiplicador:inst2|inst6                                                ; |Alu|Multiplicador:inst2|inst6                                                ; out0             ;
; |Alu|Multiplicador:inst2|inst7                                                ; |Alu|Multiplicador:inst2|inst7                                                ; out0             ;
; |Alu|Multiplicador:inst2|inst8                                                ; |Alu|Multiplicador:inst2|inst8                                                ; out0             ;
; |Alu|Multiplicador:inst2|inst9                                                ; |Alu|Multiplicador:inst2|inst9                                                ; out0             ;
; |Alu|Multiplicador:inst2|inst10                                               ; |Alu|Multiplicador:inst2|inst10                                               ; out0             ;
; |Alu|Multiplicador:inst2|inst13                                               ; |Alu|Multiplicador:inst2|inst13                                               ; out0             ;
; |Alu|Multiplicador:inst2|inst14                                               ; |Alu|Multiplicador:inst2|inst14                                               ; out0             ;
; |Alu|Multiplicador:inst2|inst15                                               ; |Alu|Multiplicador:inst2|inst15                                               ; out0             ;
; |Alu|Multiplicador:inst2|inst16                                               ; |Alu|Multiplicador:inst2|inst16                                               ; out0             ;
; |Alu|Multiplicador:inst2|inst17                                               ; |Alu|Multiplicador:inst2|inst17                                               ; out0             ;
; |Alu|Multiplicador:inst2|inst18                                               ; |Alu|Multiplicador:inst2|inst18                                               ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst5|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst4|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst3|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst|inst2  ; |Alu|Multiplicador:inst2|Sumfull:inst24|Sumfin4bitsV2:inst|Sumfin:inst|inst2  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst5|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst4|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst3|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst|inst2  ; |Alu|Multiplicador:inst2|Sumfull:inst23|Sumfin4bitsV2:inst|Sumfin:inst|inst2  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst5|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst5|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst5|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst5|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst4|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst4 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst4 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst3 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst3 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst2 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst2 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst  ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst1 ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst3|inst1 ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst|inst2  ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst|inst2  ; out0             ;
; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst|inst1  ; |Alu|Multiplicador:inst2|Sumfull:inst21|Sumfin4bitsV2:inst|Sumfin:inst|inst1  ; out0             ;
; |Alu|74244:inst12|10                                                          ; |Alu|74244:inst12|10                                                          ; out              ;
; |Alu|74244:inst12|11                                                          ; |Alu|74244:inst12|11                                                          ; out              ;
; |Alu|ComXor:inst23|inst                                                       ; |Alu|ComXor:inst23|inst                                                       ; out0             ;
; |Alu|74244:inst15|1                                                           ; |Alu|74244:inst15|1                                                           ; out              ;
; |Alu|74244:inst15|6                                                           ; |Alu|74244:inst15|6                                                           ; out              ;
; |Alu|74244:inst15|10                                                          ; |Alu|74244:inst15|10                                                          ; out              ;
; |Alu|ComOr:inst9|inst4                                                        ; |Alu|ComOr:inst9|inst4                                                        ; out0             ;
; |Alu|74244:inst14|1                                                           ; |Alu|74244:inst14|1                                                           ; out              ;
; |Alu|74244:inst14|6                                                           ; |Alu|74244:inst14|6                                                           ; out              ;
; |Alu|74244:inst14|10                                                          ; |Alu|74244:inst14|10                                                          ; out              ;
; |Alu|Comp_1B:inst24|inst20                                                    ; |Alu|Comp_1B:inst24|inst20                                                    ; out0             ;
; |Alu|Comp_1B:inst24|inst12                                                    ; |Alu|Comp_1B:inst24|inst12                                                    ; out0             ;
; |Alu|Comp_1B:inst24|inst                                                      ; |Alu|Comp_1B:inst24|inst                                                      ; out0             ;
; |Alu|Comp_1B:inst24|inst11                                                    ; |Alu|Comp_1B:inst24|inst11                                                    ; out0             ;
; |Alu|Comp_1B:inst24|inst13                                                    ; |Alu|Comp_1B:inst24|inst13                                                    ; out0             ;
; |Alu|Comp_1B:inst24|inst19                                                    ; |Alu|Comp_1B:inst24|inst19                                                    ; out0             ;
; |Alu|74244:inst13|1                                                           ; |Alu|74244:inst13|1                                                           ; out              ;
; |Alu|74244:inst16|31                                                          ; |Alu|74244:inst16|31                                                          ; out              ;
; |Alu|74244:inst16|36                                                          ; |Alu|74244:inst16|36                                                          ; out              ;
; |Alu|74244:inst16|1                                                           ; |Alu|74244:inst16|1                                                           ; out              ;
; |Alu|74244:inst16|10                                                          ; |Alu|74244:inst16|10                                                          ; out              ;
; |Alu|74244:inst16|11                                                          ; |Alu|74244:inst16|11                                                          ; out              ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Oct 27 19:58:13 2025
Info: Command: quartus_sim --simulation_results_format=VWF Alu -c Alu
Info (324025): Using vector source file "C:/Users/Alexis/Documents/FES ARAGON/Quinto_semestre/Diseño_logico/trabajos/17.-ALU/Waveform3.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      19.12 %
Info (328052): Number of transitions in simulation is 271
Info (324045): Vector file Alu.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4459 megabytes
    Info: Processing ended: Mon Oct 27 19:58:14 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


