

================================================================
== Vitis HLS Report for 'fir'
================================================================
* Date:           Thu Oct 16 03:18:03 2025

* Version:        2025.1 (Build 6135595 on May 21 2025)
* Project:        fir.comp
* Solution:       hls (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  6.923 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |       23|       23|  0.230 us|  0.230 us|   24|   24|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +-----------------------------+------------------+---------+---------+-----------+-----------+-----+-----+------------------------------------------------+
        |                             |                  |  Latency (cycles) |   Latency (absolute)  |  Interval |                    Pipeline                    |
        |           Instance          |      Module      |   min   |   max   |    min    |    max    | min | max |                      Type                      |
        +-----------------------------+------------------+---------+---------+-----------+-----------+-----+-----+------------------------------------------------+
        |grp_fir_Pipeline_TDL_fu_184  |fir_Pipeline_TDL  |        6|        6|  60.000 ns|  60.000 ns|    4|    4|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_fir_Pipeline_MAC_fu_252  |fir_Pipeline_MAC  |       12|       12|   0.120 us|   0.120 us|    5|    5|  loop auto-rewind stp (delay=0 clock cycles(s))|
        +-----------------------------+------------------+---------+---------+-----------+-----------+-----+-----+------------------------------------------------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|      2|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        0|   60|    8165|   3754|    -|
|Memory           |        0|    -|    2048|     64|    0|
|Multiplexer      |        -|    -|       0|   1518|    -|
|Register         |        -|    -|       8|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|   60|   10221|   5338|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|   27|       9|     10|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------+------------------+---------+----+------+------+-----+
    |           Instance          |      Module      | BRAM_18K| DSP|  FF  |  LUT | URAM|
    +-----------------------------+------------------+---------+----+------+------+-----+
    |grp_fir_Pipeline_MAC_fu_252  |fir_Pipeline_MAC  |        0|  60|  8089|  3254|    0|
    |grp_fir_Pipeline_TDL_fu_184  |fir_Pipeline_TDL  |        0|   0|    76|   500|    0|
    +-----------------------------+------------------+---------+----+------+------+-----+
    |Total                        |                  |        0|  60|  8165|  3754|    0|
    +-----------------------------+------------------+---------+----+------+------+-----+

    * DSP: 
    N/A

    * Memory: 
    +-----------------------------+-----------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    |            Memory           |                  Module                 | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------------------------+-----------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    |p_ZZ3firPiiE9shift_reg_30_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_29_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_28_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_27_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_26_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_25_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_24_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_23_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_22_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_21_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_20_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_19_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_18_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_17_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_16_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_15_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_14_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_13_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_12_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_11_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_10_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_9_U    |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_8_U    |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_7_U    |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_6_U    |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_5_U    |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_4_U    |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_3_U    |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_2_U    |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_1_U    |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_U      |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_31_U  |p_ZZ3firPiiE9shift_reg_30_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    +-----------------------------+-----------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total                        |                                         |        0|2048|  64|    0|   128| 1024|    32|         4096|
    +-----------------------------+-----------------------------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+----+------------+------------+
    |fir_int_int_shift_reg_we0  |        or|   0|  0|   2|           1|           1|
    +---------------------------+----------+----+---+----+------------+------------+
    |Total                      |          |   0|  0|   2|           1|           1|
    +---------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------------+----+-----------+-----+-----------+
    |                Name                | LUT| Input Size| Bits| Total Bits|
    +------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                           |  37|          7|    1|          7|
    |fir_int_int_shift_reg_1_address0    |  14|          3|    2|          6|
    |fir_int_int_shift_reg_1_ce0         |  14|          3|    1|          3|
    |fir_int_int_shift_reg_1_ce1         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_1_we0         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_2_address0    |  14|          3|    2|          6|
    |fir_int_int_shift_reg_2_ce0         |  14|          3|    1|          3|
    |fir_int_int_shift_reg_2_ce1         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_2_we0         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_3_address0    |  14|          3|    2|          6|
    |fir_int_int_shift_reg_3_ce0         |  14|          3|    1|          3|
    |fir_int_int_shift_reg_3_ce1         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_3_we0         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_4_address0    |  14|          3|    2|          6|
    |fir_int_int_shift_reg_4_ce0         |  14|          3|    1|          3|
    |fir_int_int_shift_reg_4_ce1         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_4_we0         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_5_address0    |  14|          3|    2|          6|
    |fir_int_int_shift_reg_5_ce0         |  14|          3|    1|          3|
    |fir_int_int_shift_reg_5_ce1         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_5_we0         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_6_address0    |  14|          3|    2|          6|
    |fir_int_int_shift_reg_6_ce0         |  14|          3|    1|          3|
    |fir_int_int_shift_reg_6_ce1         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_6_we0         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_7_address0    |  14|          3|    2|          6|
    |fir_int_int_shift_reg_7_ce0         |  14|          3|    1|          3|
    |fir_int_int_shift_reg_7_ce1         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_7_we0         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_8_address0    |  14|          3|    2|          6|
    |fir_int_int_shift_reg_8_ce0         |  14|          3|    1|          3|
    |fir_int_int_shift_reg_8_ce1         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_8_we0         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_9_address0    |  14|          3|    2|          6|
    |fir_int_int_shift_reg_9_ce0         |  14|          3|    1|          3|
    |fir_int_int_shift_reg_9_ce1         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_9_we0         |   9|          2|    1|          2|
    |fir_int_int_shift_reg_address0      |  14|          3|    2|          6|
    |fir_int_int_shift_reg_ce0           |  14|          3|    1|          3|
    |fir_int_int_shift_reg_ce1           |   9|          2|    1|          2|
    |fir_int_int_shift_reg_d0            |   9|          2|   32|         64|
    |fir_int_int_shift_reg_we0           |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_10_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_10_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_10_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_10_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_11_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_11_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_11_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_11_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_12_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_12_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_12_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_12_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_13_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_13_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_13_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_13_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_14_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_14_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_14_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_14_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_15_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_15_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_15_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_15_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_16_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_16_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_16_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_16_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_17_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_17_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_17_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_17_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_18_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_18_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_18_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_18_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_19_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_19_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_19_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_19_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_20_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_20_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_20_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_20_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_21_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_21_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_21_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_21_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_22_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_22_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_22_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_22_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_23_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_23_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_23_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_23_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_24_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_24_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_24_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_24_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_25_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_25_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_25_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_25_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_26_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_26_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_26_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_26_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_27_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_27_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_27_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_27_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_28_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_28_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_28_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_28_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_29_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_29_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_29_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_29_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_30_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_30_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_30_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_30_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_31_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_31_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_31_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_31_we0       |   9|          2|    1|          2|
    +------------------------------------+----+-----------+-----+-----------+
    |Total                               |1518|        329|  193|        487|
    +------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------------------+---+----+-----+-----------+
    |                   Name                   | FF| LUT| Bits| Const Bits|
    +------------------------------------------+---+----+-----+-----------+
    |ap_CS_fsm                                 |  6|   0|    6|          0|
    |grp_fir_Pipeline_MAC_fu_252_ap_start_reg  |  1|   0|    1|          0|
    |grp_fir_Pipeline_TDL_fu_184_ap_start_reg  |  1|   0|    1|          0|
    +------------------------------------------+---+----+-----+-----------+
    |Total                                     |  8|   0|    8|          0|
    +------------------------------------------+---+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------+-----+-----+------------+--------------+--------------+
| RTL Ports| Dir | Bits|  Protocol  | Source Object|    C Type    |
+----------+-----+-----+------------+--------------+--------------+
|ap_clk    |   in|    1|  ap_ctrl_hs|           fir|  return value|
|ap_rst    |   in|    1|  ap_ctrl_hs|           fir|  return value|
|ap_start  |   in|    1|  ap_ctrl_hs|           fir|  return value|
|ap_done   |  out|    1|  ap_ctrl_hs|           fir|  return value|
|ap_idle   |  out|    1|  ap_ctrl_hs|           fir|  return value|
|ap_ready  |  out|    1|  ap_ctrl_hs|           fir|  return value|
|y         |  out|   32|      ap_vld|             y|       pointer|
|y_ap_vld  |  out|    1|      ap_vld|             y|       pointer|
|x         |   in|   32|     ap_none|             x|        scalar|
+----------+-----+-----+------------+--------------+--------------+

