# ğŸ“ RelatÃ³rio TÃ©cnico - Coprocessador em FPGA

## ğŸ“‘ SumÃ¡rio
- ğŸ¯ [IntroduÃ§Ã£o](#introduÃ§Ã£o)
- ğŸ¯ [Objetivos e Requisitos do Problema](#objetivos-e-requisitos-do-problema)
- ğŸ› ï¸ [Recursos Utilizados](#recursos-utilizados)

- ğŸš€ [Desenvolvimento e DescriÃ§Ã£o em Alto NÃ­vel](#desenvolvimento-e-descriÃ§Ã£o-em-alto-nÃ­vel)
- ğŸ›ï¸ [Ponte de comunicaÃ§Ã£o HPS FPGA](#ponte-de-comunicaÃ§Ã£o-hps-fpga)
- ğŸ§® [API ()](#api)
- ğŸ§ª [Testes, SimulaÃ§Ãµes, Resultados e DiscussÃµes](#testes-simulaÃ§Ãµes-resultados-e-discussÃµes)

---

## IntroduÃ§Ã£o
O desenvolvimento de um mÃ³dulo embarcado para redimensionamento de imagens Ã© crucial para sistemas de vigilÃ¢ncia e exibiÃ§Ã£o em tempo real, demandando soluÃ§Ãµes que unam a eficiÃªncia do hardware reconfigurÃ¡vel Ã  flexibilidade do software de controle.Neste contexto, o projeto visa concluir um sistema capaz de aplicar zoom (ampliaÃ§Ã£o) ou *downscale* (reduÃ§Ã£o) de imagens, simulando interpolaÃ§Ã£o visual, com foco nas etapas de interface e aplicaÃ§Ã£o.

O presente projeto insere-se no Ã¢mbito do desenvolvimento de uma **API (Application Programming Interface)** e de um **driver de software** para o coprocessador grÃ¡fico executando na FPGA da plataforma DE1-SoC.A API, que constitui a **segunda etapa**, deve ser implementada em **linguagem Assembly** e deve traduzir um repertÃ³rio de instruÃ§Ãµes (ISA) para o coprocessador, utilizando comandos que replicam as operaÃ§Ãµes previamente implementadas via chaves e botÃµes.O objetivo Ã© permitir que o controlador grÃ¡fico seja integrado a um sistema computacional, com a imagem sendo lida a partir de um arquivo BITMAP, transferida e processada pelo coprocessador
.
AlÃ©m da implementaÃ§Ã£o em Assembly, o projeto exige o desenvolvimento de uma **aplicaÃ§Ã£o principal em linguagem C**, que Ã© a **terceira etapa**.Esta aplicaÃ§Ã£o deverÃ¡ carregar o arquivo BITMAP, ligar-se ao driver (biblioteca Assembly) e controlar as operaÃ§Ãµes de redimensionamento atravÃ©s de uma interface de texto.Os comandos de zoom *in* e *zoom out* devem ser acionados pelas teclas '+' (mais) e '-' (menos), respectivamente.A soluÃ§Ã£o deve ser compatÃ­vel com o processador **ARM (HPS)** e utilizar as interfaces da placa DE1-SoC.

Este relatÃ³rio detalha o processo de desenvolvimento e os requisitos tÃ©cnicos para as etapas 2 e 3, abrangendo aspectos como mapeamento de memÃ³ria em arquitetura ARM, programaÃ§Ã£o em Assembly e link-ediÃ§Ã£o de mÃ³dulos objeto.AtravÃ©s da criaÃ§Ã£o de um *script* de compilaÃ§Ã£o (*Makefile*) e de uma documentaÃ§Ã£o detalhada no `README`, busca-se nÃ£o apenas cumprir os objetivos tÃ©cnicos, mas tambÃ©m fornecer uma soluÃ§Ã£o completa para a interface hardware-software na DE1-SoCs.

## ğŸ“‹ Requisitos do Projeto
* O cÃ³digo da API deve ser escrito em linguagem **Assembly**
* O sistema sÃ³ poderÃ¡ utilizar os **componentes disponÃ­veis na placa DE1-SoC**.
* 
* DeverÃ£o ser implementados na API os **comandos da ISA** (Instruction Set Architecture) do coprocessador, utilizando operaÃ§Ãµes que foram implementadas anteriormente via chaves e botÃµes
* As imagens sÃ£o representadas em **escala de cinza**[cite: 130].
* Cada pixel deverÃ¡ ser representado por um nÃºmero inteiro de **8 bits**
* A imagem deve ser lida a partir de um arquivo e **transferida para o coprocessador**.
* O coprocessador deve ser **compatÃ­vel com o processador ARM (HPS)** para viabilizar o desenvolvimento da soluÃ§Ã£o.
* O cÃ³digo da aplicaÃ§Ã£o deve ser escrito em **linguagem C**.
* O driver do processador (biblioteca Assembly) deve ser **ligado ao cÃ³digo da aplicaÃ§Ã£o principal**.
* Um **arquivo *header*** deve armazenar os protÃ³tipos dos mÃ©todos da API da controladora.
* A aplicaÃ§Ã£o deverÃ¡ ter as seguintes operaÃ§Ãµes atravÃ©s de uma **interface texto**:
    * Carregar arquivo **BITMAP**
    * Selecionar **algoritmo de zoom**
    * Utilizar a tecla **'+' (mais) para a operaÃ§Ã£o de zoom *in*** (ampliaÃ§Ã£o)
    * Utilizar a tecla **'-' (menos) para a operaÃ§Ã£o de zoom *out*** (reduÃ§Ã£o)

## ğŸ› ï¸ Recursos Utilizados

### ğŸ”§ Ferramentas

#### ğŸ’» Quartus Prime

- SÃ­ntese e CompilaÃ§Ã£o:

O Quartus Prime Ã© utilizado para compilar o projeto em Verilog, convertendo a descriÃ§Ã£o HDL em uma implementaÃ§Ã£o fÃ­sica adequada para a FPGA. Durante esse processo, o compilador realiza a sÃ­ntese lÃ³gica, o mapeamento e o ajuste de layout (place and route), otimizando as rotas lÃ³gicas e a alocaÃ§Ã£o dos recursos internos da FPGA, conforme as recomendaÃ§Ãµes descritas no User Guide: Compiler.

- ReferÃªncia oficial:
[**Quartus Prime Guide**](https://www.intel.com/content/www/us/en/support/programmable/support-resources/design-software/user-guides.html)

#### ğŸ’» FPGA DE1-SoC

- EspecificaÃ§Ãµes TÃ©cnicas:

A placa DE1-SoC, baseada no FPGA Cyclone V SoC (modelo 5CSEMA5F31C6N), conta com aproximadamente 85K elementos lÃ³gicos (LEs), 4.450 Kbits de memÃ³ria embarcada e 6 blocos DSP de 18x18 bits. Essas caracterÃ­sticas permitem a implementaÃ§Ã£o de designs complexos e o processamento paralelo de dados.

- PerifÃ©ricos Utilizados:
- Acesso Ã  Chip Memory:
O design utiliza diretamente a memÃ³ria embarcada na FPGA para armazenamento temporÃ¡rio de dados e matrizes, eliminando a necessidade de interfaces externas para memÃ³ria DDR3.

- ReferÃªncia oficial:
[**Manual da Placa**](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=836&PartNo=4)

### ğŸ”§ Recursos

#### ğŸ”Œ VGA module
MÃ³dulo responsÃ¡vel pela comunicaÃ§Ã£o entre o monitor e a memÃ³ria (no caso, On Chip memory),utilizado para exibir as imagens processadas ou nÃ£o atravÃ©s do conector VGA.

As saÃ­das next_x e next_y do mÃ³dulo VGA definem o endereÃ§o de leitura para a memÃ³ria e acessa as informaÃ§Ãµes de cor dos pixels.

Controlar uma tela VGA requer a manipulaÃ§Ã£o de dois pinos de sincronizaÃ§Ã£o digital e trÃªs pinos analÃ³gicos coloridos (VERMELHO, VERDE e AZUL). Um dos pinos de sincronizaÃ§Ã£o, HSYNC, informa Ã  tela quando mover para uma nova linha de pixels. O outro pino de sincronizaÃ§Ã£o, VSYNC, informa Ã  tela quando iniciar um novo quadro. O protocolo Ã© descrito abaixo, tanto textualmente quanto visualmente.


- ReferÃªncia oficial:
[**Verilog VGA module**](https://vanhunteradams.com/DE1/VGA_Driver/Driver.html)

#### Plataform Designer
Ferramenta de integraÃ§Ã£o de sistemas do software IntelÂ® QuartusÂ® Prime,que captura projetos de hardware em nÃ­vel de sistema com alto nÃ­vel de abstraÃ§Ã£o e automatiza a tarefa de definir e integrar componentes personalizados da Linguagem de DescriÃ§Ã£o de Hardware (HDL).Ele empacota e integra seus componentes personalizados com componentes IP da Intel e de terceiros e cria automaticamente a lÃ³gica de interconexÃ£o eliminando assim a tarefa demorada e propensa a erros de escrever HDL para especificar conexÃµes em nÃ­vel de sistema.

- ReferÃªncia oficial:
[**Plataform Designer**](https://www.intel.com/content/www/us/en/docs/programmable/683738/current/platform-designer.html)

## ğŸ“ DescriÃ§Ã£o de alto nÃ­vel

Esta seÃ§Ã£o descreve a arquitetura de software e hardware utilizada para permitir que o processador HPS (Hard Processor System), rodando um sistema operacional Linux, controle perifÃ©ricos customizados (PIOs - Parallel Input/Output) implementados na lÃ³gica da FPGA. A interaÃ§Ã£o Ã© feita atravÃ©s de uma API (Application Programming Interface) de baixo nÃ­vel escrita em Assembly ARMv7-a.

###  ğŸŒ‰ Ponte HPS-FPGA (Interface Hardware-Software)

A comunicaÃ§Ã£o fundamental entre o HPS e a FPGA ocorre atravÃ©s de **pontes (bridges) AXI**. Neste projeto, utilizamos a **Lightweight HPS-to-FPGA (LWH2F) Bridge**.

  * **Mapeamento em MemÃ³ria:** Esta ponte funciona como uma interface **mapeada em memÃ³ria**. Isso significa que, do ponto de vista do HPS, os registradores dos perifÃ©ricos na FPGA (como os PIOs `pio_led` e `pio_sw`) aparecem como se fossem posiÃ§Ãµes de memÃ³ria comuns.
  * **EndereÃ§o Base:** O Qsys/Platform Designer atribui um **endereÃ§o fÃ­sico base** para esta ponte. No nosso caso, Ã© `0xFF200000`. Todos os perifÃ©ricos conectados a esta ponte terÃ£o seus registradores acessÃ­veis em **offsets** (deslocamentos) relativos a este endereÃ§o base.

### ğŸ“ O Arquivo de CabeÃ§alho `.h` (DefiniÃ§Ã£o do Hardware para o Software)

Para que o software (seja C ou Assembly) saiba *onde* encontrar os registradores de cada perifÃ©rico, o Qsys/Platform Designer gera automaticamente um arquivo de cabeÃ§alho (geralmente `hps_0.h` ou similar).

  * **Mapa de EndereÃ§os:** Este arquivo `.h` contÃ©m diretivas `#define` que mapeiam os nomes dos componentes do Qsys para seus **offsets** relativos ao endereÃ§o base da ponte.
  * **Exemplo:** O arquivo `hps_0.h` do nosso projeto define:
    ```c
    #define PIO_LED_BASE 0x0
    ```
    Isso informa ao software que os registradores do `pio_led` comeÃ§am no offset `0` a partir do endereÃ§o base da ponte (`0xFF200000`). **Ã‰ crucial que os offsets usados no software correspondam exatamente aos definidos neste arquivo.** (Nota: Precisamos confirmar o offset do `pio_sw` neste arquivo ou no Qsys).

### ğŸ“š A Biblioteca Assembly 

A API em Assembly (`.s`) atua como um driver de baixo nÃ­vel, encapsulando o acesso direto ao hardware.

  * **Mapeamento de MemÃ³ria via Syscalls:** A funÃ§Ã£o `iniciarCoprocessor` Ã© responsÃ¡vel por tornar o endereÃ§o fÃ­sico da ponte (`0xFF200000`) acessÃ­vel ao programa. Ela faz isso **diretamente**, usando **chamadas de sistema (syscalls)** do Linux:
      * **`open` (syscall \#5):** Abre o arquivo `/dev/mem`, que representa a memÃ³ria fÃ­sica do sistema.
      * **`mmap2` (syscall \#192):** Pede ao Kernel para mapear o endereÃ§o fÃ­sico da ponte (`FPGA_BRIDGE`) em um **endereÃ§o virtual** que o programa pode usar. Esse ponteiro virtual Ã© armazenado na variÃ¡vel global `FPGA_ADDRS`.
  * **FunÃ§Ãµes Primitivas (`write_pio`, `read_pio`):** Estas funÃ§Ãµes recebem um **offset** (como `PIO_LED_OFFSET` ou `PIO_SW_OFFSET`, definidos com `.equ` baseados no `.h`) e, opcionalmente, um valor. Elas calculam o endereÃ§o virtual final (`FPGA_ADDRS + offset`) e usam as instruÃ§Ãµes ARM `STR` (Store Register) ou `LDR` (Load Register) para escrever ou ler diretamente no endereÃ§o mapeado, controlando assim os PIOs.
  * **Encapsulamento:** FunÃ§Ãµes de mais alto nÃ­vel (como `acender_led_especifico`, `ler_switch_especifico`, ou as `funcao_enviar_X` do exemplo C) podem ser construÃ­das sobre essas primitivas, tornando o controle do hardware mais abstrato para quem chama a API. A funÃ§Ã£o `encerrarCoprocessor` usa as syscalls `munmap` e `close` para liberar os recursos.

## âœ´ï¸ Main 

O programa C (`.c`) contÃ©m a lÃ³gica principal da aplicaÃ§Ã£o e utiliza a API Assembly para interagir com o hardware.

  * **DeclaraÃ§Ãµes `extern`:** O C utiliza declaraÃ§Ãµes `extern` (ex: `extern void* iniciarCoprocessor(void);`, `extern void write_pio(unsigned int offset, unsigned int value);` - adaptando a assinatura se necessÃ¡rio) para informar ao compilador que essas funÃ§Ãµes existem, mesmo que sua implementaÃ§Ã£o esteja em outro arquivo (o `.s`).
  * **Chamada de FunÃ§Ãµes:** O cÃ³digo C chama as funÃ§Ãµes Assembly como se fossem funÃ§Ãµes C normais (ex: `lw_virtual = iniciarCoprocessor();`, `funcao_apagar_tudo(led_ptr);`). O compilador C gera o cÃ³digo de mÃ¡quina apropriado para passar os parÃ¢metros (nos registradores corretos, conforme a convenÃ§Ã£o de chamada ARM EABI) e pular para o endereÃ§o da funÃ§Ã£o Assembly.
  * **LÃ³gica de Controle:** O C decide *quando* e *com quais valores* chamar as funÃ§Ãµes da API Assembly, implementando a lÃ³gica desejada (ler botÃµes, acender LEDs, processar dados, etc.). No exemplo `pograma.c`, ele lÃª a entrada do usuÃ¡rio e chama a funÃ§Ã£o Assembly correspondente.

### ğŸ—ï¸ Montagem e Linkagem

O processo para criar o programa final que roda no HPS envolve trÃªs etapas principais:

1.  **Montagem (Assembly `.s` -\> `.o`):** O **Montador** (Assembler - `as`) lÃª o arquivo da API Assembly (`.s`) e o traduz para cÃ³digo de mÃ¡quina binÃ¡rio especÃ­fico da arquitetura ARMv7-a. O resultado Ã© um **arquivo objeto** (`.o`). Este arquivo contÃ©m o cÃ³digo de mÃ¡quina das funÃ§Ãµes Assembly e uma tabela de sÃ­mbolos indicando quais funÃ§Ãµes sÃ£o globais (`.global`).
2.  **CompilaÃ§Ã£o (C `.c` -\> `.o`):** O **Compilador C** (`gcc -c`) lÃª o arquivo C (`.c`) e o traduz para cÃ³digo de mÃ¡quina ARMv7-a, criando outro **arquivo objeto** (`.o`). Este arquivo contÃ©m o cÃ³digo de mÃ¡quina da funÃ§Ã£o `main` e outras funÃ§Ãµes C, alÃ©m de referÃªncias (na tabela de sÃ­mbolos) Ã s funÃ§Ãµes Assembly declaradas como `extern`.
3.  **Linkagem (`.o` + `.o` -\> ExecutÃ¡vel):** O **Linker** (geralmente invocado pelo `gcc` quando nÃ£o se usa `-c`) pega todos os arquivos objeto (`.o`). Sua principal tarefa Ã© **resolver as referÃªncias**: ele encontra a chamada para `iniciarCoprocessor` no `.o` do C e a conecta Ã  definiÃ§Ã£o de `iniciarCoprocessor` no `.o` do Assembly. Ele combina todo o cÃ³digo de mÃ¡quina, organiza as seÃ§Ãµes de dados e cÃ³digo, e produz um **arquivo executÃ¡vel** final que o Linux pode carregar e rodar.




## ğŸ“ˆ AnÃ¡lise dos Resultados


## ğŸ“‰ Desempenho e Uso de Recursos


## ğŸ’­ DiscussÃµes e Melhorias Futuras


## ğŸ ConclusÃ£o

	
## âœï¸ Colaboradores

Este projeto foi desenvolvido por:

- [**Julia Santana**](https://github.com/)
- [**Maria Clara**](https://github.com/)
- [**Vitor DÃ³rea**](https://github.com/)

Agradecimentos ao(a) professor(a) **Angelo Duarte** pela orientaÃ§Ã£o.
