//
// Created by Ayatullah Ahmed on 5/17/2025.
//

#ifndef GPIO_PRIVATE_H
#define GPIO_PRIVATE_H


/* Base Addresses for GPIO Ports */
#define GPIOA_BASE_ADDR 0x40020000
#define GPIOB_BASE_ADDR 0x40020400
#define GPIOC_BASE_ADDR 0x40020800
#define GPIOD_BASE_ADDR 0x40020C00

/* Register Definitions for GPIOA */
#define GPIOA_MODER REG32(GPIOA_BASE_ADDR + 0x00)
#define GPIOA_OTYPER REG32(GPIOA_BASE_ADDR + 0x04)
#define GPIOA_OSPEEDR REG32(GPIOA_BASE_ADDR + 0x08)
#define GPIOA_PUPDR REG32(GPIOA_BASE_ADDR + 0x0C)
#define GPIOA_IDR REG32(GPIOA_BASE_ADDR + 0x10)
#define GPIOA_ODR REG32(GPIOA_BASE_ADDR + 0x14)
#define GPIOA_BSRR REG32(GPIOA_BASE_ADDR + 0x18)
#define GPIOA_LCKR REG32(GPIOA_BASE_ADDR + 0x1C)
#define GPIOA_AFRL REG32(GPIOA_BASE_ADDR + 0x20)
#define GPIOA_AFRH REG32(GPIOA_BASE_ADDR + 0x24)

/* Register Definitions for GPIOB */
#define GPIOB_MODER REG32(GPIOB_BASE_ADDR + 0x00)
#define GPIOB_OTYPER REG32(GPIOB_BASE_ADDR + 0x04)
#define GPIOB_OSPEEDR REG32(GPIOB_BASE_ADDR + 0x08)
#define GPIOB_PUPDR REG32(GPIOB_BASE_ADDR + 0x0C)
#define GPIOB_IDR REG32(GPIOB_BASE_ADDR + 0x10)
#define GPIOB_ODR REG32(GPIOB_BASE_ADDR + 0x14)
#define GPIOB_BSRR REG32(GPIOB_BASE_ADDR + 0x18)
#define GPIOB_LCKR REG32(GPIOB_BASE_ADDR + 0x1C)
#define GPIOB_AFRL REG32(GPIOB_BASE_ADDR + 0x20)
#define GPIOB_AFRH REG32(GPIOB_BASE_ADDR + 0x24)

#endif //GPIO_PRIVATE_H
