# 1. FIFO IP 端口输入输出特性
## 1.1 写入数据
- **wr_en** 置为高电平后，FIFO开始写入数据，置为低电平时，停止写入。
- **wr_ack** 写入应答信号：数据写入开始，被置为高电平，数据写满或**写入停止（wr_en 为低电平时）**， 被置为低电平。
- **din** 写入数据输入端口。
- **wr_data_count** 写入数据个数计数器：在FIFO每写入一个数据时就加一。当数据每读出一个时，计数器的值就减一。
- **almost_full** FIFO几乎装满标志位：在FIFO还有一个数据就写满时，被置为高电平；在数据被读出第2个时被置为低电平（wr_en此时为低电平的条件下）。
- **full** FIFO装满标志位：在FIFO写满时的最后一个数据就写满时被置为高电平；在数据开始被读出一个时，被置为低电平（wr_en此时为低电平的条件下）。
- **prog_full** 可编程的FIFO装满标志位。
- **overflow** 写入溢出标志位：FIFO写满后被置为高电平，并保持高电平，直到写入停止后被置为低电平。
## 1.2 读出数据
- **rd_en** 读数据使能：当置为高电平时，FIFO中的数据开始被读出。
- **dout** 数据读出端口。
- **rd_data_count** 输出数据个数计数器：每读出一个数据，计数值减一。
- **valid** 数据有效标志位：有数据可读时，为高电平，FIFO为空时，为低电平。
- **almost_empty** FIFO几乎空标志位：FIFO还有一个数据没被读出时，被置为高电平；FIFO中有超过一个数据时，为低电平。
- **empty** FIFO空标志位：FIFO最后一个数据被读出时，被置为高电平；FIFO中有数据时，为低电平。
- **prog_empty** 可编程的FIFO空标志位。
- **underflow** 下溢标志位：当FIFO中已经没有数据时，读操作还继续时，下溢标志位会被置为高电平。
