<!DOCTYPE html>
<html lang="en-vn">

<head>
    <!-- =================================================================== -->
    <!-- PART 1: Head Section                                              -->
    <!-- =================================================================== -->
    <meta charset="utf-8">
    <meta name="viewport" content="width=device-width,initial-scale=1">
    <meta http-equiv="x-ua-compatible" content="IE=edge">
    <meta name="generator" content="Wowchemy 5.7.0 for Hugo">

    <link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
    <link rel="preload" as="style"
        href="https://fonts.googleapis.com/css2?family=Montserrat:wght@400;700&family=Roboto+Mono&family=Roboto:wght@400;700&display=swap">
    <link rel="stylesheet"
        href="https://fonts.googleapis.com/css2?family=Montserrat:wght@400;700&family=Roboto+Mono&family=Roboto:wght@400;700&display=swap"
        media="print" onload='this.media="all"'>
    <link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/font-awesome/6.5.0/css/all.min.css">
    <link rel="stylesheet" href="https://stackpath.bootstrapcdn.com/bootstrap/4.5.2/css/bootstrap.min.css">
    <link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/academicons@1.9.2/css/academicons.min.css"
        integrity="sha512-KlJCpRsLf+KKu2VQa5vmRuClRFjxc5lXO03ixZt82HZUk41+1I0bD8KBSA0fY290ayMfWYI9udIqeOWSu1/uZg=="
        crossorigin="anonymous" media="print" onload='this.media="all"'>

    <link rel="stylesheet" href="../css/style.css">

    <script async src="https://www.googletagmanager.com/gtag/js?id=G-XEN4X51SZF"></script>
    <script>
        window.dataLayer = window.dataLayer || []; function gtag() { dataLayer.push(arguments) } function trackOutboundLink(e, t) { gtag("event", "click", { event_category: "outbound", event_label: e, transport_type: "beacon", event_callback: function () { t !== "_blank" && (document.location = e) } }), console.debug("Outbound link clicked: " + e) } function onClickCallback(e) { if (e.target.tagName !== "A" || e.target.host === window.location.host) return; trackOutboundLink(e.target, e.target.getAttribute("target")) } gtag("js", new Date), gtag("config", "G-XEN4X51SZF", {}), gtag("set", { cookie_flags: "SameSite=None;Secure" }), document.addEventListener("click", onClickCallback, !1)
    </script>
    <meta name="author" content="Nin">
    <meta name="description" content="Student in HCMUS VNU-HCM">
    <link rel="canonical" href="">
    <link rel="icon" type="image/png" href="https://via.placeholder.com/32x32.png?text=Icon">
    <link rel="apple-touch-icon" type="image/png" href="https://via.placeholder.com/180x180.png?text=Icon">
    <meta name="theme-color" content="#1565c0">
    <meta property="og:site_name" content="Academic">
    <meta property="og:title" content="Nin Nichi | Academic">
    <meta property="og:description" content="Student in ISE and Computing">
    <meta property="og:locale" content="en-vn">
    <meta property="og:updated_time" content="2023-01-27T00:00:00+00:00">
    <title>Project: 16-bit RISC CPU Design | Nin Nichi</title>
</head>

<body id="top" data-spy="scroll" data-offset="70" data-target="#navbar-main" class="page-wrapper dark-mode">

    <!-- =================================================================== -->
    <!-- PART 2: Header with Language Switcher                             -->
    <!-- =================================================================== -->
    <div class="page-header header--fixed">
        <header>
            <nav class="navbar navbar-expand-lg navbar-light compensate-for-scrollbar" id="navbar-main">
                <div class="container-xl">
                    <div class="d-none d-lg-inline-flex">
                        <a class="navbar-brand" href="/">Academic</a>
                    </div>
                    <button type="button" class="navbar-toggler" data-toggle="collapse" data-target="#navbar-content"
                        aria-controls="navbar-content" aria-expanded="false" aria-label="Toggle navigation">
                        <span><i class="fas fa-bars"></i></span>
                    </button>
                    <div class="navbar-brand-mobile-wrapper d-inline-flex d-lg-none">
                        <a class="navbar-brand" href="/">Academic</a>
                    </div>
                    <div class="navbar-collapse main-menu-item collapse justify-content-start" id="navbar-content">
                        <ul class="navbar-nav d-md-inline-flex">
                            <li class="nav-item"><a class="nav-link" href="../index.html#about"><span data-en="Home" data-vi="Trang chủ"></span></a></li>
                            <li class="nav-item"><a class="nav-link" href="../index.html#experience"><span data-en="Experience" data-vi="Kinh nghiệm"></span></a></li>
                            <li class="nav-item"><a class="nav-link" href="../index.html#accomplishments"><span data-en="Accomplishments" data-vi="Thành tựu"></span></a></li>
                            <li class="nav-item"><a class="nav-link" href="../index.html#projects"><span data-en="Projects" data-vi="Dự án"></span></a></li>
                            <li class="nav-item"><a class="nav-link" href="../index.html#activities"><span data-en="Other Activities" data-vi="Hoạt động khác"></span></a></li>
                            <li class="nav-item"><a class="nav-link" href="../index.html#contact"><span data-en="Contact" data-vi="Liên hệ"></span></a></li>
                        </ul>
                    </div>
                    <div id="language-switcher" class="nav-item d-flex align-items-center">
                        <button id="lang-vi" class="lang-btn active">VIE</button>
                        <span class="text-white mx-1">|</span>
                        <button id="lang-en" class="lang-btn">ENG</button>
                    </div>
                    <ul class="nav-icons navbar-nav flex-row ml-auto d-flex pl-md-2">
                        <li class="nav-item">
                            <a id="dark-mode-toggler" class="nav-link" href="#" title="Toggle Dark Mode"
                                aria-label="Toggle Dark Mode">
                                <i class="fas fa-moon" aria-hidden="true"></i>
                            </a>
                        </li>
                    </ul>
                </div>
            </nav>
        </header>
    </div>

    <!-- =================================================================== -->
    <!--                      Main Content (Translated)                      -->
    <!-- =================================================================== -->
    <div class="page-body">
        <div class="container pt-5">
            <div class="row">
                <div class="col-md-12">
                    <div class="article-container">
                        <h1 style="text-align: center;" data-en="Design and Implementation of a 16-bit RISC CPU with Custom ISA in Verilog HDL" data-vi="Thiết kế và Hiện thực Vi xử lý RISC 16-bit với Tập lệnh Tùy chỉnh bằng Verilog HDL"></h1>
                        <div class="article-style">
                            <p data-en="<strong>Personal Project – Computer Architecture & Digital Design</strong><br><strong>Tools:</strong> Verilog HDL, Xilinx Vivado"
                               data-vi="<strong>Dự án Cá nhân – Kiến trúc Máy tính & Thiết kế Số</strong><br><strong>Công cụ:</strong> Verilog HDL, Xilinx Vivado"></p>

                            <h3 data-en="1. Project Overview" data-vi="1. Tổng quan Dự án"></h3>
                            <p data-en="This is an in-depth project on computer architecture and IC design, focusing on building a complete 16-bit CPU from basic logic blocks. The entire process, from defining a custom Instruction Set Architecture (ISA) and designing the datapath and control unit, to simulation and functional testing, was performed using Verilog HDL on the Xilinx Vivado platform."
                               data-vi="Đây là một dự án chuyên sâu về kiến trúc máy tính và thiết kế vi mạch, tập trung vào việc xây dựng một bộ vi xử lý (CPU) 16-bit hoàn chỉnh từ các khối logic cơ bản. Toàn bộ quá trình từ việc định nghĩa một kiến trúc tập lệnh (ISA) tùy chỉnh, thiết kế datapath, xây dựng khối điều khiển, cho đến mô phỏng và kiểm thử chức năng đều được thực hiện bằng ngôn ngữ mô tả phần cứng Verilog HDL trên nền tảng Xilinx Vivado."></p>
                            <p data-en="This project does not just replicate an existing architecture but demonstrates the ability to design a CPU from scratch following the RISC (Reduced Instruction Set Computer) philosophy, optimized for embedded applications where performance and resource utilization are key."
                               data-vi="Dự án không chỉ mô phỏng lại một kiến trúc có sẵn mà còn thể hiện khả năng tự thiết kế một CPU theo triết lý RISC (Reduced Instruction Set Computer), tối ưu cho các ứng dụng nhúng nơi hiệu suất và việc sử dụng tài nguyên là yếu tố then chốt."></p>

                            <h3 data-en="2. Technical Architecture & Specifications" data-vi="2. Kiến trúc & Đặc điểm Kỹ thuật"></h3>

                            <ul data-en="<li><strong>Architecture Type:</strong> Custom RISC, designed from scratch.</li><li><strong>Datapath Width:</strong> 16-bit.</li><li><strong>Memory Architecture:</strong> Harvard, with separate Program Memory and Data Memory. This choice allows the CPU to fetch instructions and access data simultaneously, enhancing performance over a Von Neumann architecture.</li>"
                                data-vi="<li><strong>Loại kiến trúc:</strong> RISC tùy chỉnh, thiết kế từ đầu (from scratch).</li><li><strong>Độ rộng Datapath:</strong> 16-bit.</li><li><strong>Kiến trúc Bộ nhớ:</strong> Harvard, với bộ nhớ chương trình (Program Memory) và bộ nhớ dữ liệu (Data Memory) tách biệt. Lựa chọn này cho phép CPU tìm nạp lệnh và truy cập dữ liệu đồng thời, tăng cường hiệu suất so với kiến trúc Von Neumann.</li>"></ul>
                            <h4 data-en="Key Components of the Processor" data-vi="Các thành phần chính của Vi xử lý"></h4>
                            <div class="image-wrapper">
                                <img src="../img/processor1.png" alt="Block diagram processor" class="zoomable-image" style="width:60%;">
                                <p class="image-caption" data-en="Block diagram processor" data-vi="Sơ đồ khối Vi xử lý"></p>
                            </div>
                            <ul data-en="<li><strong>Control Unit:</strong> Decodes instructions and controls the operation of all other components.</li><li><strong>Instruction Register:</strong> Holds the current 32-bit instruction being executed.</li><li><strong>Program Memory:</strong> Stores the program's instructions.</li><li><strong>Datapath:</strong> Consists of a 16-bit ALU, a 32x16-bit General-Purpose Register (GPR) file, and Data Memory for temporary storage.</li><li><strong>I/O Buffers:</strong> Facilitate communication with the outside world (e.g., GPIOs on an FPGA).</li>"
                                data-vi="<li><strong>Khối Điều khiển (Control Unit):</strong> Giải mã lệnh và điều khiển hoạt động của tất cả các thành phần khác.</li><li><strong>Thanh ghi Lệnh (Instruction Register):</strong> Chứa lệnh 32-bit hiện tại đang được thực thi.</li><li><strong>Bộ nhớ Chương trình (Program Memory):</strong> Lưu trữ các lệnh của chương trình.</li><li><strong>Đường đi Dữ liệu (Datapath):</strong> Bao gồm một ALU 16-bit, một Khối Thanh ghi Đa dụng (GPR) 32x16-bit, và Bộ nhớ Dữ liệu để lưu trữ tạm thời.</li><li><strong>Các Bộ đệm I/O:</strong> Hỗ trợ giao tiếp với thế giới bên ngoài (ví dụ: các chân GPIO trên FPGA).</li>"></ul>
                            
                            <h4 data-en="Principle of Operation" data-vi="Nguyên lý Hoạt động của Mạch"></h4>
                            <p data-en="The processor operates based on the classic Fetch-Decode-Execute cycle, orchestrated by the Control Unit:"
                               data-vi="Vi xử lý hoạt động dựa trên chu trình kinh điển Lấy lệnh - Giải mã - Thực thi (Fetch-Decode-Execute), được điều phối bởi Khối Điều khiển:"></p>
                            <ol>
                                <li data-en="<strong>Fetch:</strong> The Control Unit directs the Program Memory to output the next instruction, which is then latched into the Instruction Register."
                                    data-vi="<strong>Lấy lệnh (Fetch):</strong> Khối Điều khiển chỉ thị cho Bộ nhớ Chương trình xuất ra lệnh tiếp theo, lệnh này sau đó được chốt vào trong Thanh ghi Lệnh."></li>
                                <li data-en="<strong>Decode:</strong> The Control Unit reads the instruction from the Instruction Register, decodes the opcode, and generates the necessary control signals for the datapath components (GPRs, ALU, Data Memory)."
                                    data-vi="<strong>Giải mã (Decode):</strong> Khối Điều khiển đọc lệnh từ Thanh ghi Lệnh, giải mã mã lệnh (opcode) và tạo ra các tín hiệu điều khiển cần thiết cho các thành phần trên đường đi dữ liệu (GPRs, ALU, Bộ nhớ Dữ liệu)."></li>
                                <li data-en="<strong>Execute:</strong> Based on the control signals, the datapath performs the required operation:"
                                    data-vi="<strong>Thực thi (Execute):</strong> Dựa trên các tín hiệu điều khiển, đường đi dữ liệu thực hiện thao tác được yêu cầu:"></li>
                            </ol>
                            <ul>
                                <li data-en="For an <strong>arithmetic/logic instruction</strong>, operands are read from the General Purpose Registers (GPRs), processed by the ALU, and the result is written back into a destination GPR. For multiplication, the high bits of the result are stored in the Special GPR."
                                    data-vi="Đối với một <strong>lệnh số học/logic</strong>, các toán hạng được đọc từ các Thanh ghi Đa dụng (GPRs), được xử lý bởi ALU, và kết quả được ghi ngược trở lại vào một thanh ghi GPR đích. Đối với phép nhân, các bit cao của kết quả được lưu trong Thanh ghi Đặc biệt (Special GPR)."></li>
                                <li data-en="For a <strong>memory access instruction (load/store)</strong>, the Control Unit manages the data transfer between the GPRs and the Data Memory."
                                    data-vi="Đối với một <strong>lệnh truy cập bộ nhớ (load/store)</strong>, Khối Điều khiển quản lý việc truyền dữ liệu giữa GPRs và Bộ nhớ Dữ liệu."></li>
                                <li data-en="For an <strong>I/O operation</strong>, data is moved from the Input Buffer to Data Memory or from the GPRs to the Output Buffer to communicate with external GPIOs."
                                    data-vi="Đối với một <strong>hoạt động I/O</strong>, dữ liệu được di chuyển từ Bộ đệm Đầu vào đến Bộ nhớ Dữ liệu hoặc từ GPRs đến Bộ đệm Đầu ra để giao tiếp với các chân GPIO bên ngoài."></li>
                            </ul>

                            <hr>

                            <h3 data-en="3. Custom Instruction Set Architecture (ISA)" data-vi="3. Kiến trúc Tập lệnh (ISA) Tùy chỉnh"></h3>
                            <p data-en="A custom 32-bit fixed-length instruction format was defined to simplify decoding. The structure of the Instruction Register is broken down into the following fields:"
                               data-vi="Một định dạng lệnh có độ dài cố định 32-bit đã được định nghĩa để đơn giản hóa việc giải mã. Cấu trúc của Thanh ghi Lệnh được chia thành các trường sau:"></p>

                            <table class="table table-bordered mt-3">
                                <thead class="thead-light">
                                    <tr>
                                        <th scope="col" data-en="Bit Range" data-vi="Dải Bit"></th>
                                        <th scope="col" data-en="Field Name" data-vi="Tên Trường"></th>
                                        <th scope="col" data-en="Function" data-vi="Chức Năng"></th>
                                    </tr>
                                </thead>
                                <tbody data-en="<tr><td>31 - 27 (5 bits)</td><td>Operation Type</td><td>Defines one of 32 possible instructions (e.g., ADD, SUB, MOV).</td></tr><tr><td>26 - 22 (5 bits)</td><td>Destination Register (Rd)</td><td>Specifies the destination GPR for the result (R0-R31).</td></tr><tr><td>21 - 17 (5 bits)</td><td>Source Register 1 (Rs1)</td><td>Specifies the first source GPR.</td></tr><tr><td>16 (1 bit)</td><td>Mode Selection Bit</td><td>Selects the second operand: 0 for a register (Rs2), 1 for an immediate value.</td></tr><tr><td>15 - 0 (16 bits)</td><td>Rs2 / Immediate Data</td><td>If Mode=0, bits 15-11 specify the second source GPR (Rs2). If Mode=1, these 16 bits hold the immediate data value.</td></tr>"
                                       data-vi="<tr><td>31 - 27 (5 bits)</td><td>Operation Type</td><td>Xác định 1 trong 32 lệnh khả thi (ví dụ: ADD, SUB, MOV).</td></tr><tr><td>26 - 22 (5 bits)</td><td>Destination Register (Rd)</td><td>Chỉ định thanh ghi GPR đích để lưu kết quả (R0-R31).</td></tr><tr><td>21 - 17 (5 bits)</td><td>Source Register 1 (Rs1)</td><td>Chỉ định thanh ghi GPR nguồn thứ nhất.</td></tr><tr><td>16 (1 bit)</td><td>Mode Selection Bit</td><td>Lựa chọn toán hạng thứ hai: 0 cho thanh ghi (Rs2), 1 cho giá trị tức thời.</td></tr><tr><td>15 - 0 (16 bits)</td><td>Rs2 / Immediate Data</td><td>Nếu Mode=0, 5 bit (15-11) chỉ định GPR nguồn thứ hai (Rs2). Nếu Mode=1, 16 bit này chứa giá trị dữ liệu tức thời.</td></tr>"></tbody>
                            </table>
                            
                            <hr>
                            
                            <h4 data-en="Datapath & Control Unit Design" data-vi="Thiết kế Datapath & Khối Điều khiển"></h4>
                            <p data-en="The CPU's core components include a 16-bit ALU capable of arithmetic and logic operations, a 32x16-bit Register File, and a Finite State Machine (FSM) based Control Unit. The FSM orchestrates the instruction execution cycle through FETCH, DECODE, EXECUTE, and UPDATE PC states."
                               data-vi="Các thành phần cốt lõi của CPU bao gồm một ALU 16-bit có khả năng thực hiện các phép toán số học và logic, một Khối Thanh ghi (Register File) 32x16-bit, và một Khối Điều khiển dựa trên Máy trạng thái hữu hạn (FSM). FSM điều phối chu trình thực thi lệnh qua các trạng thái: FETCH, DECODE, EXECUTE, và UPDATE PC."></p>

                            <h3 data-en="3. Verification and Simulation Results" data-vi="3. Quy trình Kiểm thử và Kết quả Mô phỏng"></h3>
                            <p data-en="To validate the CPU's functionality, a sample Assembly program was written to perform 6 x 5 multiplication using a loop of additions. This program comprehensively tested:"
                               data-vi="Để xác thực chức năng của CPU, một chương trình Assembly mẫu đã được viết để thực hiện phép nhân 6 x 5 bằng cách sử dụng vòng lặp cộng. Chương trình này đã kiểm tra toàn diện các chức năng cốt lõi:"></p>
                            <ul data-en="<li>Data movement (MOV), arithmetic (ADD, SUB), and conditional branching (JNZ) instructions.</li><li>The functionality of the Zero Flag for loop control.</li><li>The HALT instruction to terminate the program.</li>"
                                data-vi="<li>Các lệnh di chuyển dữ liệu (MOV), số học (ADD, SUB), và rẽ nhánh có điều kiện (JNZ).</li><li>Chức năng của Cờ Zero (Zero Flag) để điều khiển vòng lặp.</li><li>Lệnh dừng (HALT) để kết thúc chương trình.</li>"></ul>
                            <p data-en="<strong>Result:</strong> The Vivado simulation showed that the CPU operated flawlessly. The loop executed exactly 5 times, and the final result, 30 (0x1E), was correctly stored in the destination register. This confirmed that the Datapath, Control Unit, and custom ISA were successfully designed and integrated."
                               data-vi="<strong>Kết quả:</strong> Quá trình mô phỏng trên Vivado cho thấy CPU hoạt động hoàn toàn chính xác. Vòng lặp đã thực hiện đúng 5 lần, và kết quả cuối cùng là 30 (0x1E) được lưu chính xác vào thanh ghi đích. Điều này xác nhận rằng Datapath, Khối Điều khiển và ISA tùy chỉnh đã được thiết kế và tích hợp thành công."></p>

                            <h3 data-en="4. Conclusion and Future Development" data-vi="4. Kết luận và Hướng phát triển"></h3>
                            <p data-en="This project successfully achieved the goal of designing and implementing a custom 16-bit RISC CPU. Future work could include implementing a 5-stage pipeline (IF, ID, EX, MEM, WB) to increase throughput, expanding the ISA, adding interrupt handling, and synthesizing the design for a physical FPGA board."
                               data-vi="Dự án đã hoàn thành xuất sắc mục tiêu thiết kế và hiện thực hóa một bộ vi xử lý RISC 16-bit tùy chỉnh. Hướng phát triển trong tương lai có thể bao gồm việc triển khai kiến trúc pipeline 5 tầng (IF, ID, EX, MEM, WB) để tăng thông lượng, mở rộng ISA, thêm cơ chế xử lý ngắt, và tổng hợp thiết kế để triển khai trên một bo mạch FPGA thực tế."></p>
                            
                        </div>
                        <a href="../index.html#projects" class="btn btn-primary mt-5" data-en="← Back to All Projects" data-vi="← Quay lại Tất cả Dự án"></a>
                    </div>
                </div>
            </div>
        </div>
    </div>

    <!-- =================================================================== -->
    <!-- PART 4: Footer and Modal                                            -->
    <!-- =================================================================== -->
    <div class="page-footer">
        <div class="container">
            <footer class="site-footer">
                <p class="copyright-license-text" data-en="© 2025 Ninh Doan Nhat. All Rights Reserved." data-vi="© 2025 Ninh Doan Nhat. Bảo lưu mọi quyền."></p>
                <p class="footer-social-icons">
                    <a href="https://www.facebook.com/nhat.ninh.173963" target="_blank" rel="noopener" aria-label="Facebook"><i class="fab fa-facebook-f"></i></a>
                    <a href="https://www.instagram.com/nin_nichi_dnn/" target="_blank" rel="noopener" aria-label="Instagram"><i class="fab fa-instagram"></i></a>
                    <a href="https://github.com/NinNichiCode" target="_blank" rel="noopener" aria-label="GitHub"><i class="fab fa-github"></i></a>
                </p>
                <p class="powered-by" data-en="Design inspired by Wowchemy" data-vi="Thiết kế lấy cảm hứng từ Wowchemy"></p>
            </footer>
        </div>
    </div>
    <div id="imageModal" class="modal">
        <span class="close-modal">×</span>
        <img class="modal-content" id="img01">
        <div id="caption"></div>
    </div>

    <!-- =================================================================== -->
    <!-- PART 5: Scripts                                                     -->
    <!-- =================================================================== -->
    <script src="https://code.jquery.com/jquery-3.5.1.slim.min.js"></script>
    <script src="https://cdn.jsdelivr.net/npm/@popperjs/core@2.5.3/dist/umd/popper.min.js"></script>
    <script src="https://stackpath.bootstrapcdn.com/bootstrap/4.5.2/js/bootstrap.min.js"></script>
    <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery.imagesloaded/4.1.4/imagesloaded.pkgd.min.js"></script>
    <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery.isotope/3.0.6/isotope.pkgd.min.js"></script>
    <script src="../js/script.js"></script>

</body>

</html>