典型的ケース設計のためのレジスタ書き込み保証アーキテクチャ
近年のプロセッサでは，製造ばらつきや動作時の温度ばらつきの激化により，十分なマージンを見込んで設計することが困難になりつつある．このため，偶発するタイミング・エラーを動的に検出・回復するためのマイクロアーキテクチャ技術が研究されるようになってきた．本論文では，アーキテクチャステート保護の要となる，レジスタ・ファイル書き込み時のタイミング・エラーに注目する．提案手法では，命令の実行結果を書き戻すときに小容量のバッファ（WAB）にも同じ値を保持し，その後双方を読み出して一致比較を行い，書き込みを検証する．検証読み出しは，後続命令の実行を妨げないように行われる．シミュレーションを用いた評価を行い，提案手法では，バッファ容量として16 エントリを見込めば，性能低下をほとんど起こさずにタイミング・エラー検出を行えることを確認した．
