使用集合分割基於鬆弛法於大型電路模擬和另類策略之漸增模擬
“Set-Partitioning Relaxation-based Method for Large-scale Circuit Simulation and Alterative Strategy
Incremental Simulation”
計畫編號：NSC95-2221-E-034-016
執行期間：95 年 8 月 1 日 至 96 年 10 月 31 日
主持人：陳俊榮 中國文化大學資科系副教授
一、中文摘要
本 計 劃 屬 於 EDA(Electrical Design
Automation)範疇，討論線路模擬，分為三個主
題,為集合分割基於鬆弛大型電路模擬演算法
(SPR)，動態集合分割基於鬆弛電路模擬法
(DSPR)，和另類策略的漸增模擬演算法。傳統
基於鬆弛演算法將電路分割成子線路，就這些
子線路施行鬆弛運算求取總體收斂波形，模擬
單元是單層的結構；我們研究將子線路進一步
組成子線路集合，以集合和子線路組成兩層結
構，使用多個基於鬆弛演算法計算不同的集
合，本計劃第一個主題 SPR，就是這種集合分
割模擬法，可以擁有較舊有基於鬆弛演算法更
快速又更穩固的特性；第二個主題是 DSPR，
是 SPR 之擴展應用，SPR 可以接受動態變更
的集合內容，所以 DSPR 就審視動態信號流強
度的變化，動態更改集合分割內容，使模擬可
以隨時利用到最正確的子線路間關聯關係而
取得較佳模擬效果；第三個主題延續去年的漸
增模擬研究，我們提出了有別於傳統利用波形
取代的做法，那就是利用導引資訊的新做法，
導引資訊有效導引漸增模擬以減少模擬時
間，我們提出的導引資訊有最佳集合分割內容
和影響圖兩種；除了導引資訊外，也提出對去
年研究出的基於波形取代策略做法的改良方
案，更進一步改進了效能。
二、英文摘要
This project belongs to the electrical
circuit-level evaluation topic of the EDA area.
There are three sub-topics in this project, which
are Set-partitioning relaxation-based large-scale
circuit simulation algorithm (SPR), Dynamic
SPR (DSPR), and incremental circuit simulation
based on alternative strategy. Traditional
relaxation-based algorithms partition the
simulated circuit into subcircuits, and apply
relaxation calculations on these subcircuits to
solve for the final converged waveforms, in
which the simulation exploits the one-hierarchy
structure. The first sub-topic of this project is
Set-partitioning simulation method, SPR. This
new method has better simulation efficiency as
well as robustness than existing relaxation-based
algorithms. Our second sub-topic is the DSPR
that is an application of SPR algorithm. Since
SPR accepts the content of sets change
dynamically, it’s possible to consider the
dynamical subcircuit coupling relationships and
apply which in SPR. DSPR focus on checking
dynamical signal flow graph and changing set
contents dynamically, while SPR simulates. The
last sub-topic of this project considers the
incremental simulation. We present a new
strategy called guidance information-based
strategy for incremental simulation. There are
two guidance information presented, which are
非線性鬆弛法(Nonlinear Relaxation，亦即 ITA
所用的方法)，則 w 是常數，Δw將會是零，而
可得到下式：
),( 1 nny eefyJ  ( 7 )
此式是牛頓法求解過程中最基本的線性
系統。我們用子線路計算次數描述計算性能，
所謂的子線路計算是指(3)式在某時間點的求
解過程，這包括了運用積分法則，以及求解子
線路代數非線性方程式。但是在我們提出的
SPR 演算法中，我們會用到 LRN 演算法，此
時的子線路計算就是求解(6)的一個線性系統。
以上是子線路計算的方式，一般的基於鬆
弛演算法都是如此計算；SPR 根據子線路間交
合(coupling)的程度將子線路分成了獨立的子
線路(normal subcircuit)或是歸入了不同種類的
集合中，集合有數種：
1. SCC：Strongly Connected Component
in SFG；這裡的 SCC 是由 weak edge
所構成的，純由 strong edge 構成的已
經放入同個子線路裡了，而由
changeable edge 構成者不列入考慮。
SCC 集 合 可 以 靜 態 決 定 (static
decidable)，它們動態上是不變的。
2. SGFL：Small Global Feedback Loop；
尺寸小於某臨界值的 GFL，臨界值是
以 loop 中的邊數(edge number)計算
的。SGFL 集合也是可以靜態決定，
它們動態上是不變的。
3. ACC ： Adjacent Connected
Component；如同圖四中所述，ACC
是一種較高階層(hierarchy)的集合，
它由三種較低階層“物件”組成，這些
ACC 物件包括：SCC，SGFL，或是
一般子線路，組成的條件是這些物件
間有導通的 changeable edge，但在靜
態的 SPR 演算法中，我們假設所有
的 changeable edge 都是導通的，所以
ACC 集合在 SPR 中是靜態的，但在
DSPR 中是動態的。
我們所提演算法基本的做法就是針對不
同的集合使用適用的演算法 (如 L R N，
圖一：SPR 的電路分類和對應的模擬演算法。
ITA-STWR[2][3]等方法)，如圖一所示。接著
說明 SPR 演算法。
Algorithm 1 (SPR, Set-Partitioning Relaxation-based
Circuit Simulation Algorithm):
Input: The simulated circuit partitioned into subcircuits,
input waveforms, and simulation time duration [t0, tbegin].
Output: Time waveforms of all circuit nodes.
SPR( ) {
Reset al subcircuits’ tc to Tbegin; // tc is the
converged-time
for(k = 1; Tconvergence != Tend ; k++) { // k is the
Waveform Relaxation index
for(all subcircuit x whose tc != Tend ) {
x.tn+1 = x.tc; // tn+1 is the current simulation
time
Put x into PQ; // PQ is a priority queue, whose
elements are subcircuits
}
TR: while(PQ is not empty) { // process a window of a
WR relaxation
Delete the subcircuit a having minimum tn+1
from PQ;
if(a belongs to an ACC set) RNandLRN(a);
// call to the ITA and LRN simulation function of
EARN
else Solve a at a.tn+1 for transient responses;
Pos: for(all solved subcircuits, b) {
if(b’s last time point is converged) b.tc = tn+1;
Store time waveforms into tables;
Estimate b’s next time point and store it into 
b.tn+1;
// exact(b) == 1 if all b’s fan-insubcircuits’tn
> b.tn+1
En1: if(exact(b)) add b into PQ;
En2: for(all fan-out subcircuits w of b) {
if(w is not in PQ and exact(w)) add w into
PQ;
}
Ter: if(k > 1 && b has been not converged for
MUCN time points) {
其中可以看到 SPR 的效能多是最好的，
而且 SPR 的 WR 迴圈數(SPR 基本上是個 WR
演算法)最多只用到三次，可見其穩固度極佳。
配合動態集合辨認的施行，可以容易的將
SPR轉變成DSPR，DSPR的效能大抵上和 SPR
相當，在計算表格一大部分的電路上大概都要
較 SPR 多花 5%左右的 CPU time，這是因為
Changeable Edge 的辨認需要相當的計算能
量，但計算 Sreg 電路則有較佳的效能，這是
因為 Sreg 的子線路間交聯度會變化，DSPR 可
以發揮功能，另外在計算具有類似性質的記憶
體類型電路時，效果也較顯著。除了這類電路
外，因為信號流強度計算的額外計算，DSPR
的效能表現並不突出；我們因此想出要區域性
施行 DSPR 的做法，也就是先辨認出適合施行
DSPR 的區域，和不適合施行的區域，然後施
行這兩個演算法，這需要後續的研究。
漸增模擬的部分也有不錯的成果，而且已
經有國際研討會論文將發表(2008/1/21 於首
爾)[5]，這個成果最主要的貢獻是保證了漸增
模擬的時間花費和標準模擬的時間花費比例
類似於漸增模擬中被干擾波形和全部波形的
比例，主要的做法包括了兩項，一是新的漸增
模擬模型，Incremental Pseudo Circuit Method
(IPC-Method)，另一則為 Interactive Simulation
Environment (ISE)。所謂的 IPC 就是漸增模擬
的時候有變化的子線路所構成的部分電路，可
以是不接連的，下面的式子描述之：
}"")(.
),(|{)(
1
1
changingtstates
cktsubcktsstIPC
n
n



 ( 8 )
其中 subckt 是子線路集合，ckt 是被模擬
電路，state 可以為“changing”(表示子線路有被
擾動)或是“following”(表示子線路未被擾動)；
IPC 是動態變化的，圖三中的例子說明了此種
情況；IPC-Method 的做法就是在漸增模擬中，
保證只模擬 IPC，也就是認為只有 IPC 是確切
存在的需要模擬的電路，要實做 IPC-Method
需要滿足下列之條件：
圖三：IPC 範例，t1和 t2表示不同的時間點。
Requirements for Implementing IPC-method:
1. IPCs be identified correctly.
2. Only IPCs are simulated.
3. Generate correct waveforms for IPC.
4. Combine IPC’s waveforms with those of subcircuits
not in IPC (the“following”part)
在[5]中，使用了 STWR 演算法，因為此
演算法相當有彈性，可以滿足 1, 2, 3 項的要
求，另外又配合了功能強大的波形資料結構以
滿足要求 4，便成功實做了 IPC-Mehod。
除了 IPC-Method 之外，為了節省 I/O 讀
寫的時間，我們也製作了 ISE，圖四就是它的
示意圖，此系統將使用互動方式模擬，電路和
模擬過的波形都存在系統中，而由使用者提供
設計上的變更(design changes)和所需要的輸出
點，此系統最適合多次漸進的模擬，也就是一
般真實設計時模擬的使用狀況。
[5]的成果是不錯的，我們看看實際模擬的
成果，在 Table II 中是測試電路規格和所設定
的設計變更，Table III 則是 IPC-Method 和我們
之前的研究成果[6]Incremental-in-change(IIC)
的比較，可以發現要快速得多了，這是因為
IPC-Method 嚴格的排除多餘的計算之故；
Table IV 則是 IPC-Method 的性能比較，可以
看到其最主要的特性，就是使漸增模擬的計
圖四：ISE 示意圖。
Iterated Timing Analysis and Selective-tracing
Waveform Relaxation,” Proceeding of 31st Design
Automation Conference, pp. 581-585, San Diego CA,
June 1994.
5. Chun-Jung Chen, Tai-Ning Yang, Jenn-Dong Sun, and
May-Lin Chen, “Using Practical-considering
Techniques and Selective Tracing Waveform
Relaxation Algorithm for Circuit Simulation,”The 5th
International Workshop on Compact Modeling, Seoul,
Korea, January 21, 2008. NSC 95-2221-E-034-016.
6. Chun-Jung Chen, Jung-Lang Yu, and Tai-Ning yang,
“Selective-tracing waveform relaxation algorithm for
Incremental circuit simulation,” International
Symposium on Intelligent Signal Processing and
Communication Systems, Hong Kong, pp. 205-208,
December 13-16, 2005, NSC-94-2215-E-034-001.
