###  Xilinx FPGA应用进阶

1. Xilinx FPGA为用户提供了丰富的时钟资源，可以保证低抖动、高精度等时钟输出特性。

   FPGA内部集成了几十条专用时钟网络，通过使专有时钟网络接口处的选择器，选择从时钟引脚、$DCM/PLL/SERDES$或通用走线输入的时钟信号到时钟网络，

   + 时钟网络被分为全局时钟、区域时钟和$I/O$时钟，为了实现灵活的时钟控制和时钟资源的最优化利用，FPGA内部被分为多个不同的时钟区域。

2. 全局时钟资源介绍

   1. 全局时钟输入

      | 原语    | 输入 | 输出 | 描述                    | 支持I/O描述                                                  |
      | ------- | ---- | ---- | ----------------------- | ------------------------------------------------------------ |
      | IBUFG   | I    | O    | 单端I/O的输入时钟缓冲器 | AGP/CTT/GTL/GTLP/HSTL/LVCOMS<br />/LVDCI/LVDS/LVPECL/LVTTL/PCI/PCIX/SSTL |
      | IBUFGDS | I,IB | O    | 差分I/O的输入时钟缓冲器 | BLVDS/LDT/LVDSEXT/LVDS/LVPECL/ULVDS                          |

      IBUFG是全局时钟输入缓冲器，是与全局时钟输入引脚相连接的首级全局时钟。IBUFGDS是IBUFG的差分形式，当时钟信号从一对差分全局时钟引脚输入时，必须使用IBUFGDS作为全局时钟输入缓冲器。

   2. 全局时钟缓冲器：可以驱动全局时钟缓冲器的源包括
      + 全局时钟输入驱动器，包括IBUFG或IBUGFDS
      + 位于中间I/O列，并在同一个时钟区域的Clock_capable输入
      + 在器件同一边的CMT（包括MMCM）驱动BUFG
      + 其他全局时钟缓冲器输出（BUFG）
      + 区域时钟缓冲器（BUFR）
      + I/O时钟输出的时钟信号，如吉比特收发器等。

   | 原语                   | 说明                                                         |
   | ---------------------- | ------------------------------------------------------------ |
   | IBUFG                  | 与专门全局时钟输入引脚连接的首级全局缓冲器，所有从全局时钟引脚输入的<br />单端信号必须经过IBUFG单元，否则会在布局布线时报错 |
   | IBUFGDS                | IBUFG的差分形式，当信号从一对差分全局时钟引脚输入时，必须使用IBUFGDS作为全局时钟输入缓冲器 |
   | BUFG                   | IBUFG的输出，BUFG的输出达到FPGA内部的IOB、CLB和Block RAM的时钟延迟和抖动最小 |
   | BUFGCE<br />BUFGCE_1   | 带有时钟使能端的全局缓冲器                                   |
   | BUFGMUX<br />BUFGMUX_1 | 全局时钟选择缓冲器                                           |

   p40