module add16(
    input [15:0] a,b,
    input ci,
    output [15:0] s,
    output co
    );
    wire [3:1] c;
add4 u0 (.a({a[3],a[2],a[1],a[0]}),
         .b({b[3],b[2],b[1],b[0]}),
         .ci(ci),
         .s({s[3],s[2],s[1],s[0]}),
         .co(c[1])
        );
add4 u1 (.a({a[7],a[6],a[5],a[4]}),
         .b({b[7],b[6],b[5],b[4]}),
         .ci(c[1]),
         .s({s[7],s[6],s[5],s[4]}),
         .co(c[2])
        );
add4 u2 (.a({a[11],a[10],a[9],a[8]}),
         .b({b[11],b[10],b[9],b[8]}),
         .ci(c[2]),
         .s({s[11],s[10],s[9],s[8]}),
         .co(c[3])
        );
add4 u3 (.a({a[15],a[14],a[13],a[12]}),
         .b({b[15],b[14],b[13],b[12]}),
         .ci(c[3]),
         .s({s[15],s[14],s[13],s[12]}),
         .co(co)
        );
endmodule
