# VHDL-RAM-y-ROM

Ejercicio_1 Es una memoria RAM que cuenta con  #ENTRADAS  data_in(7 a 0), chip select(cs), write enable(we), RELOJ (clk), direcciones (7 a 0), #SALIDAS data_out(7 a 0).
    NOTA: No contiene UCF.
Ejercicio_2 Memoria ROM que muestra un corrimiento de datos por medio de displays, cuenta con #ENTRADAS chip select(CS), RELOJ(clk), #SALIDAS segmentos(7 a 0), displays(7 a 0)
    NOTA: Este programa esta mal por que cambia de posicion los datos dentro de la Memoria ROM, Lo que teoricamente no deberia hacer.
    
Ningún codigo es definitivo ni perfecto, resalte las mayores fallas, aún pueden mejorarse mucho, agradecere cualquier retroalimentación constructiva.
