// ==============================================================
// RTL generated by Vitis HLS - High-Level Synthesis from C, C++ and OpenCL
// Version: 2019.2.1
// Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _Bert_layer_dataflow_in_loop480_HH_
#define _Bert_layer_dataflow_in_loop480_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "Bert_layer_init_block_AB_proc478.h"
#include "Bert_layer_systolic_array_k_768.h"
#include "Bert_layer_store_block_C_proc479.h"
#include "Bert_layer_fifo_w24_d2_A_x5.h"
#include "Bert_layer_fifo_w8_d3_A.h"
#include "Bert_layer_start_for_systolic_array_k_768_U2_2.h"

namespace ap_rtl {

struct Bert_layer_dataflow_in_loop480 : public sc_module {
    // Port declarations 259
    sc_out< sc_lv<14> > v177_V_address0;
    sc_out< sc_logic > v177_V_ce0;
    sc_out< sc_lv<24> > v177_V_d0;
    sc_in< sc_lv<24> > v177_V_q0;
    sc_out< sc_logic > v177_V_we0;
    sc_out< sc_lv<14> > v177_V_address1;
    sc_out< sc_logic > v177_V_ce1;
    sc_out< sc_lv<24> > v177_V_d1;
    sc_in< sc_lv<24> > v177_V_q1;
    sc_out< sc_logic > v177_V_we1;
    sc_out< sc_lv<18> > v178_V_address0;
    sc_out< sc_logic > v178_V_ce0;
    sc_out< sc_lv<24> > v178_V_d0;
    sc_in< sc_lv<24> > v178_V_q0;
    sc_out< sc_logic > v178_V_we0;
    sc_out< sc_lv<18> > v178_V_address1;
    sc_out< sc_logic > v178_V_ce1;
    sc_out< sc_lv<24> > v178_V_d1;
    sc_in< sc_lv<24> > v178_V_q1;
    sc_out< sc_logic > v178_V_we1;
    sc_in< sc_lv<9> > indvars_iv47_0;
    sc_out< sc_lv<18> > v178_1_V_address0;
    sc_out< sc_logic > v178_1_V_ce0;
    sc_out< sc_lv<24> > v178_1_V_d0;
    sc_in< sc_lv<24> > v178_1_V_q0;
    sc_out< sc_logic > v178_1_V_we0;
    sc_out< sc_lv<18> > v178_1_V_address1;
    sc_out< sc_logic > v178_1_V_ce1;
    sc_out< sc_lv<24> > v178_1_V_d1;
    sc_in< sc_lv<24> > v178_1_V_q1;
    sc_out< sc_logic > v178_1_V_we1;
    sc_out< sc_lv<18> > v178_2_V_address0;
    sc_out< sc_logic > v178_2_V_ce0;
    sc_out< sc_lv<24> > v178_2_V_d0;
    sc_in< sc_lv<24> > v178_2_V_q0;
    sc_out< sc_logic > v178_2_V_we0;
    sc_out< sc_lv<18> > v178_2_V_address1;
    sc_out< sc_logic > v178_2_V_ce1;
    sc_out< sc_lv<24> > v178_2_V_d1;
    sc_in< sc_lv<24> > v178_2_V_q1;
    sc_out< sc_logic > v178_2_V_we1;
    sc_out< sc_lv<18> > v178_3_V_address0;
    sc_out< sc_logic > v178_3_V_ce0;
    sc_out< sc_lv<24> > v178_3_V_d0;
    sc_in< sc_lv<24> > v178_3_V_q0;
    sc_out< sc_logic > v178_3_V_we0;
    sc_out< sc_lv<18> > v178_3_V_address1;
    sc_out< sc_logic > v178_3_V_ce1;
    sc_out< sc_lv<24> > v178_3_V_d1;
    sc_in< sc_lv<24> > v178_3_V_q1;
    sc_out< sc_logic > v178_3_V_we1;
    sc_out< sc_lv<18> > v178_4_V_address0;
    sc_out< sc_logic > v178_4_V_ce0;
    sc_out< sc_lv<24> > v178_4_V_d0;
    sc_in< sc_lv<24> > v178_4_V_q0;
    sc_out< sc_logic > v178_4_V_we0;
    sc_out< sc_lv<18> > v178_4_V_address1;
    sc_out< sc_logic > v178_4_V_ce1;
    sc_out< sc_lv<24> > v178_4_V_d1;
    sc_in< sc_lv<24> > v178_4_V_q1;
    sc_out< sc_logic > v178_4_V_we1;
    sc_out< sc_lv<18> > v178_5_V_address0;
    sc_out< sc_logic > v178_5_V_ce0;
    sc_out< sc_lv<24> > v178_5_V_d0;
    sc_in< sc_lv<24> > v178_5_V_q0;
    sc_out< sc_logic > v178_5_V_we0;
    sc_out< sc_lv<18> > v178_5_V_address1;
    sc_out< sc_logic > v178_5_V_ce1;
    sc_out< sc_lv<24> > v178_5_V_d1;
    sc_in< sc_lv<24> > v178_5_V_q1;
    sc_out< sc_logic > v178_5_V_we1;
    sc_out< sc_lv<18> > v178_6_V_address0;
    sc_out< sc_logic > v178_6_V_ce0;
    sc_out< sc_lv<24> > v178_6_V_d0;
    sc_in< sc_lv<24> > v178_6_V_q0;
    sc_out< sc_logic > v178_6_V_we0;
    sc_out< sc_lv<18> > v178_6_V_address1;
    sc_out< sc_logic > v178_6_V_ce1;
    sc_out< sc_lv<24> > v178_6_V_d1;
    sc_in< sc_lv<24> > v178_6_V_q1;
    sc_out< sc_logic > v178_6_V_we1;
    sc_out< sc_lv<18> > v178_7_V_address0;
    sc_out< sc_logic > v178_7_V_ce0;
    sc_out< sc_lv<24> > v178_7_V_d0;
    sc_in< sc_lv<24> > v178_7_V_q0;
    sc_out< sc_logic > v178_7_V_we0;
    sc_out< sc_lv<18> > v178_7_V_address1;
    sc_out< sc_logic > v178_7_V_ce1;
    sc_out< sc_lv<24> > v178_7_V_d1;
    sc_in< sc_lv<24> > v178_7_V_q1;
    sc_out< sc_logic > v178_7_V_we1;
    sc_out< sc_lv<18> > v178_8_V_address0;
    sc_out< sc_logic > v178_8_V_ce0;
    sc_out< sc_lv<24> > v178_8_V_d0;
    sc_in< sc_lv<24> > v178_8_V_q0;
    sc_out< sc_logic > v178_8_V_we0;
    sc_out< sc_lv<18> > v178_8_V_address1;
    sc_out< sc_logic > v178_8_V_ce1;
    sc_out< sc_lv<24> > v178_8_V_d1;
    sc_in< sc_lv<24> > v178_8_V_q1;
    sc_out< sc_logic > v178_8_V_we1;
    sc_out< sc_lv<18> > v178_9_V_address0;
    sc_out< sc_logic > v178_9_V_ce0;
    sc_out< sc_lv<24> > v178_9_V_d0;
    sc_in< sc_lv<24> > v178_9_V_q0;
    sc_out< sc_logic > v178_9_V_we0;
    sc_out< sc_lv<18> > v178_9_V_address1;
    sc_out< sc_logic > v178_9_V_ce1;
    sc_out< sc_lv<24> > v178_9_V_d1;
    sc_in< sc_lv<24> > v178_9_V_q1;
    sc_out< sc_logic > v178_9_V_we1;
    sc_out< sc_lv<18> > v178_10_V_address0;
    sc_out< sc_logic > v178_10_V_ce0;
    sc_out< sc_lv<24> > v178_10_V_d0;
    sc_in< sc_lv<24> > v178_10_V_q0;
    sc_out< sc_logic > v178_10_V_we0;
    sc_out< sc_lv<18> > v178_10_V_address1;
    sc_out< sc_logic > v178_10_V_ce1;
    sc_out< sc_lv<24> > v178_10_V_d1;
    sc_in< sc_lv<24> > v178_10_V_q1;
    sc_out< sc_logic > v178_10_V_we1;
    sc_out< sc_lv<18> > v178_11_V_address0;
    sc_out< sc_logic > v178_11_V_ce0;
    sc_out< sc_lv<24> > v178_11_V_d0;
    sc_in< sc_lv<24> > v178_11_V_q0;
    sc_out< sc_logic > v178_11_V_we0;
    sc_out< sc_lv<18> > v178_11_V_address1;
    sc_out< sc_logic > v178_11_V_ce1;
    sc_out< sc_lv<24> > v178_11_V_d1;
    sc_in< sc_lv<24> > v178_11_V_q1;
    sc_out< sc_logic > v178_11_V_we1;
    sc_out< sc_lv<12> > outp1_0_V_address0;
    sc_out< sc_logic > outp1_0_V_ce0;
    sc_out< sc_lv<24> > outp1_0_V_d0;
    sc_in< sc_lv<24> > outp1_0_V_q0;
    sc_out< sc_logic > outp1_0_V_we0;
    sc_out< sc_lv<12> > outp1_0_V_address1;
    sc_out< sc_logic > outp1_0_V_ce1;
    sc_out< sc_lv<24> > outp1_0_V_d1;
    sc_in< sc_lv<24> > outp1_0_V_q1;
    sc_out< sc_logic > outp1_0_V_we1;
    sc_out< sc_lv<12> > outp1_1_V_address0;
    sc_out< sc_logic > outp1_1_V_ce0;
    sc_out< sc_lv<24> > outp1_1_V_d0;
    sc_in< sc_lv<24> > outp1_1_V_q0;
    sc_out< sc_logic > outp1_1_V_we0;
    sc_out< sc_lv<12> > outp1_1_V_address1;
    sc_out< sc_logic > outp1_1_V_ce1;
    sc_out< sc_lv<24> > outp1_1_V_d1;
    sc_in< sc_lv<24> > outp1_1_V_q1;
    sc_out< sc_logic > outp1_1_V_we1;
    sc_out< sc_lv<12> > outp1_2_V_address0;
    sc_out< sc_logic > outp1_2_V_ce0;
    sc_out< sc_lv<24> > outp1_2_V_d0;
    sc_in< sc_lv<24> > outp1_2_V_q0;
    sc_out< sc_logic > outp1_2_V_we0;
    sc_out< sc_lv<12> > outp1_2_V_address1;
    sc_out< sc_logic > outp1_2_V_ce1;
    sc_out< sc_lv<24> > outp1_2_V_d1;
    sc_in< sc_lv<24> > outp1_2_V_q1;
    sc_out< sc_logic > outp1_2_V_we1;
    sc_out< sc_lv<12> > outp1_3_V_address0;
    sc_out< sc_logic > outp1_3_V_ce0;
    sc_out< sc_lv<24> > outp1_3_V_d0;
    sc_in< sc_lv<24> > outp1_3_V_q0;
    sc_out< sc_logic > outp1_3_V_we0;
    sc_out< sc_lv<12> > outp1_3_V_address1;
    sc_out< sc_logic > outp1_3_V_ce1;
    sc_out< sc_lv<24> > outp1_3_V_d1;
    sc_in< sc_lv<24> > outp1_3_V_q1;
    sc_out< sc_logic > outp1_3_V_we1;
    sc_out< sc_lv<12> > outp1_4_V_address0;
    sc_out< sc_logic > outp1_4_V_ce0;
    sc_out< sc_lv<24> > outp1_4_V_d0;
    sc_in< sc_lv<24> > outp1_4_V_q0;
    sc_out< sc_logic > outp1_4_V_we0;
    sc_out< sc_lv<12> > outp1_4_V_address1;
    sc_out< sc_logic > outp1_4_V_ce1;
    sc_out< sc_lv<24> > outp1_4_V_d1;
    sc_in< sc_lv<24> > outp1_4_V_q1;
    sc_out< sc_logic > outp1_4_V_we1;
    sc_out< sc_lv<12> > outp1_5_V_address0;
    sc_out< sc_logic > outp1_5_V_ce0;
    sc_out< sc_lv<24> > outp1_5_V_d0;
    sc_in< sc_lv<24> > outp1_5_V_q0;
    sc_out< sc_logic > outp1_5_V_we0;
    sc_out< sc_lv<12> > outp1_5_V_address1;
    sc_out< sc_logic > outp1_5_V_ce1;
    sc_out< sc_lv<24> > outp1_5_V_d1;
    sc_in< sc_lv<24> > outp1_5_V_q1;
    sc_out< sc_logic > outp1_5_V_we1;
    sc_out< sc_lv<12> > outp1_6_V_address0;
    sc_out< sc_logic > outp1_6_V_ce0;
    sc_out< sc_lv<24> > outp1_6_V_d0;
    sc_in< sc_lv<24> > outp1_6_V_q0;
    sc_out< sc_logic > outp1_6_V_we0;
    sc_out< sc_lv<12> > outp1_6_V_address1;
    sc_out< sc_logic > outp1_6_V_ce1;
    sc_out< sc_lv<24> > outp1_6_V_d1;
    sc_in< sc_lv<24> > outp1_6_V_q1;
    sc_out< sc_logic > outp1_6_V_we1;
    sc_out< sc_lv<12> > outp1_7_V_address0;
    sc_out< sc_logic > outp1_7_V_ce0;
    sc_out< sc_lv<24> > outp1_7_V_d0;
    sc_in< sc_lv<24> > outp1_7_V_q0;
    sc_out< sc_logic > outp1_7_V_we0;
    sc_out< sc_lv<12> > outp1_7_V_address1;
    sc_out< sc_logic > outp1_7_V_ce1;
    sc_out< sc_lv<24> > outp1_7_V_d1;
    sc_in< sc_lv<24> > outp1_7_V_q1;
    sc_out< sc_logic > outp1_7_V_we1;
    sc_out< sc_lv<12> > outp1_8_V_address0;
    sc_out< sc_logic > outp1_8_V_ce0;
    sc_out< sc_lv<24> > outp1_8_V_d0;
    sc_in< sc_lv<24> > outp1_8_V_q0;
    sc_out< sc_logic > outp1_8_V_we0;
    sc_out< sc_lv<12> > outp1_8_V_address1;
    sc_out< sc_logic > outp1_8_V_ce1;
    sc_out< sc_lv<24> > outp1_8_V_d1;
    sc_in< sc_lv<24> > outp1_8_V_q1;
    sc_out< sc_logic > outp1_8_V_we1;
    sc_out< sc_lv<12> > outp1_9_V_address0;
    sc_out< sc_logic > outp1_9_V_ce0;
    sc_out< sc_lv<24> > outp1_9_V_d0;
    sc_in< sc_lv<24> > outp1_9_V_q0;
    sc_out< sc_logic > outp1_9_V_we0;
    sc_out< sc_lv<12> > outp1_9_V_address1;
    sc_out< sc_logic > outp1_9_V_ce1;
    sc_out< sc_lv<24> > outp1_9_V_d1;
    sc_in< sc_lv<24> > outp1_9_V_q1;
    sc_out< sc_logic > outp1_9_V_we1;
    sc_out< sc_lv<12> > outp1_10_V_address0;
    sc_out< sc_logic > outp1_10_V_ce0;
    sc_out< sc_lv<24> > outp1_10_V_d0;
    sc_in< sc_lv<24> > outp1_10_V_q0;
    sc_out< sc_logic > outp1_10_V_we0;
    sc_out< sc_lv<12> > outp1_10_V_address1;
    sc_out< sc_logic > outp1_10_V_ce1;
    sc_out< sc_lv<24> > outp1_10_V_d1;
    sc_in< sc_lv<24> > outp1_10_V_q1;
    sc_out< sc_logic > outp1_10_V_we1;
    sc_out< sc_lv<12> > outp1_11_V_address0;
    sc_out< sc_logic > outp1_11_V_ce0;
    sc_out< sc_lv<24> > outp1_11_V_d0;
    sc_in< sc_lv<24> > outp1_11_V_q0;
    sc_out< sc_logic > outp1_11_V_we0;
    sc_out< sc_lv<12> > outp1_11_V_address1;
    sc_out< sc_logic > outp1_11_V_ce1;
    sc_out< sc_lv<24> > outp1_11_V_d1;
    sc_in< sc_lv<24> > outp1_11_V_q1;
    sc_out< sc_logic > outp1_11_V_we1;
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_logic > indvars_iv47_0_ap_vld;
    sc_in< sc_logic > ap_start;
    sc_out< sc_logic > ap_done;
    sc_out< sc_logic > ap_ready;
    sc_out< sc_logic > ap_idle;
    sc_in< sc_logic > ap_continue;
    sc_signal< sc_logic > ap_var_for_const0;


    // Module declarations
    Bert_layer_dataflow_in_loop480(sc_module_name name);
    SC_HAS_PROCESS(Bert_layer_dataflow_in_loop480);

    ~Bert_layer_dataflow_in_loop480();

    sc_trace_file* mVcdFile;

    Bert_layer_init_block_AB_proc478* init_block_AB_proc478_U0;
    Bert_layer_systolic_array_k_768* systolic_array_k_768_U2_2;
    Bert_layer_store_block_C_proc479* store_block_C_proc479_U0;
    Bert_layer_fifo_w24_d2_A_x5* block_A_loader_0_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_A_loader_1_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_A_loader_2_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_A_loader_3_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_A_loader_4_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_A_loader_5_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_A_loader_6_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_A_loader_7_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_A_loader_8_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_A_loader_9_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_A_loader_10_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_A_loader_11_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_B_loader_0_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_B_loader_1_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_B_loader_2_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_B_loader_3_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_B_loader_4_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_B_loader_5_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_B_loader_6_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_B_loader_7_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_B_loader_8_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_B_loader_9_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_B_loader_10_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_B_loader_11_V_V_U;
    Bert_layer_fifo_w8_d3_A* indvars_iv47_0_c_U;
    Bert_layer_fifo_w24_d2_A_x5* block_C_drainer_0_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_C_drainer_1_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_C_drainer_2_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_C_drainer_3_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_C_drainer_4_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_C_drainer_5_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_C_drainer_6_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_C_drainer_7_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_C_drainer_8_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_C_drainer_9_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_C_drainer_10_V_V_U;
    Bert_layer_fifo_w24_d2_A_x5* block_C_drainer_11_V_V_U;
    Bert_layer_start_for_systolic_array_k_768_U2_2* start_for_systolic_array_k_768_U2_2_U;
    sc_signal< sc_logic > init_block_AB_proc478_U0_ap_start;
    sc_signal< sc_logic > init_block_AB_proc478_U0_ap_done;
    sc_signal< sc_logic > init_block_AB_proc478_U0_ap_continue;
    sc_signal< sc_logic > init_block_AB_proc478_U0_ap_idle;
    sc_signal< sc_logic > init_block_AB_proc478_U0_ap_ready;
    sc_signal< sc_logic > init_block_AB_proc478_U0_start_out;
    sc_signal< sc_logic > init_block_AB_proc478_U0_start_write;
    sc_signal< sc_lv<14> > init_block_AB_proc478_U0_v177_V_address0;
    sc_signal< sc_logic > init_block_AB_proc478_U0_v177_V_ce0;
    sc_signal< sc_lv<14> > init_block_AB_proc478_U0_v177_V_address1;
    sc_signal< sc_logic > init_block_AB_proc478_U0_v177_V_ce1;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_A_loader_0_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_A_loader_0_V_V_write;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_A_loader_1_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_A_loader_1_V_V_write;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_A_loader_2_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_A_loader_2_V_V_write;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_A_loader_3_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_A_loader_3_V_V_write;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_A_loader_4_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_A_loader_4_V_V_write;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_A_loader_5_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_A_loader_5_V_V_write;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_A_loader_6_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_A_loader_6_V_V_write;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_A_loader_7_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_A_loader_7_V_V_write;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_A_loader_8_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_A_loader_8_V_V_write;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_A_loader_9_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_A_loader_9_V_V_write;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_A_loader_10_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_A_loader_10_V_V_write;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_A_loader_11_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_A_loader_11_V_V_write;
    sc_signal< sc_lv<18> > init_block_AB_proc478_U0_v178_V_address0;
    sc_signal< sc_logic > init_block_AB_proc478_U0_v178_V_ce0;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_B_loader_0_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_B_loader_0_V_V_write;
    sc_signal< sc_lv<18> > init_block_AB_proc478_U0_v178_1_V_address0;
    sc_signal< sc_logic > init_block_AB_proc478_U0_v178_1_V_ce0;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_B_loader_1_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_B_loader_1_V_V_write;
    sc_signal< sc_lv<18> > init_block_AB_proc478_U0_v178_2_V_address0;
    sc_signal< sc_logic > init_block_AB_proc478_U0_v178_2_V_ce0;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_B_loader_2_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_B_loader_2_V_V_write;
    sc_signal< sc_lv<18> > init_block_AB_proc478_U0_v178_3_V_address0;
    sc_signal< sc_logic > init_block_AB_proc478_U0_v178_3_V_ce0;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_B_loader_3_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_B_loader_3_V_V_write;
    sc_signal< sc_lv<18> > init_block_AB_proc478_U0_v178_4_V_address0;
    sc_signal< sc_logic > init_block_AB_proc478_U0_v178_4_V_ce0;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_B_loader_4_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_B_loader_4_V_V_write;
    sc_signal< sc_lv<18> > init_block_AB_proc478_U0_v178_5_V_address0;
    sc_signal< sc_logic > init_block_AB_proc478_U0_v178_5_V_ce0;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_B_loader_5_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_B_loader_5_V_V_write;
    sc_signal< sc_lv<18> > init_block_AB_proc478_U0_v178_6_V_address0;
    sc_signal< sc_logic > init_block_AB_proc478_U0_v178_6_V_ce0;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_B_loader_6_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_B_loader_6_V_V_write;
    sc_signal< sc_lv<18> > init_block_AB_proc478_U0_v178_7_V_address0;
    sc_signal< sc_logic > init_block_AB_proc478_U0_v178_7_V_ce0;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_B_loader_7_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_B_loader_7_V_V_write;
    sc_signal< sc_lv<18> > init_block_AB_proc478_U0_v178_8_V_address0;
    sc_signal< sc_logic > init_block_AB_proc478_U0_v178_8_V_ce0;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_B_loader_8_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_B_loader_8_V_V_write;
    sc_signal< sc_lv<18> > init_block_AB_proc478_U0_v178_9_V_address0;
    sc_signal< sc_logic > init_block_AB_proc478_U0_v178_9_V_ce0;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_B_loader_9_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_B_loader_9_V_V_write;
    sc_signal< sc_lv<18> > init_block_AB_proc478_U0_v178_10_V_address0;
    sc_signal< sc_logic > init_block_AB_proc478_U0_v178_10_V_ce0;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_B_loader_10_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_B_loader_10_V_V_write;
    sc_signal< sc_lv<18> > init_block_AB_proc478_U0_v178_11_V_address0;
    sc_signal< sc_logic > init_block_AB_proc478_U0_v178_11_V_ce0;
    sc_signal< sc_lv<24> > init_block_AB_proc478_U0_block_B_loader_11_V_V_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_block_B_loader_11_V_V_write;
    sc_signal< sc_lv<8> > init_block_AB_proc478_U0_indvars_iv47_0_c_din;
    sc_signal< sc_logic > init_block_AB_proc478_U0_indvars_iv47_0_c_write;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_A_loader_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_A_loader_1_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_A_loader_2_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_A_loader_3_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_A_loader_4_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_A_loader_5_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_A_loader_6_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_A_loader_7_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_A_loader_8_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_A_loader_9_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_A_loader_10_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_A_loader_11_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_B_loader_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_B_loader_1_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_B_loader_2_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_B_loader_3_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_B_loader_4_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_B_loader_5_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_B_loader_6_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_B_loader_7_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_B_loader_8_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_B_loader_9_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_B_loader_10_V_V_read;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_B_loader_11_V_V_read;
    sc_signal< sc_lv<24> > systolic_array_k_768_U2_2_C_drainer_V_V_din;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_C_drainer_V_V_write;
    sc_signal< sc_lv<24> > systolic_array_k_768_U2_2_C_drainer_1_V_V_din;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_C_drainer_1_V_V_write;
    sc_signal< sc_lv<24> > systolic_array_k_768_U2_2_C_drainer_2_V_V_din;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_C_drainer_2_V_V_write;
    sc_signal< sc_lv<24> > systolic_array_k_768_U2_2_C_drainer_3_V_V_din;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_C_drainer_3_V_V_write;
    sc_signal< sc_lv<24> > systolic_array_k_768_U2_2_C_drainer_4_V_V_din;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_C_drainer_4_V_V_write;
    sc_signal< sc_lv<24> > systolic_array_k_768_U2_2_C_drainer_5_V_V_din;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_C_drainer_5_V_V_write;
    sc_signal< sc_lv<24> > systolic_array_k_768_U2_2_C_drainer_6_V_V_din;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_C_drainer_6_V_V_write;
    sc_signal< sc_lv<24> > systolic_array_k_768_U2_2_C_drainer_7_V_V_din;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_C_drainer_7_V_V_write;
    sc_signal< sc_lv<24> > systolic_array_k_768_U2_2_C_drainer_8_V_V_din;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_C_drainer_8_V_V_write;
    sc_signal< sc_lv<24> > systolic_array_k_768_U2_2_C_drainer_9_V_V_din;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_C_drainer_9_V_V_write;
    sc_signal< sc_lv<24> > systolic_array_k_768_U2_2_C_drainer_10_V_V_din;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_C_drainer_10_V_V_write;
    sc_signal< sc_lv<24> > systolic_array_k_768_U2_2_C_drainer_11_V_V_din;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_C_drainer_11_V_V_write;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_ap_start;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_ap_done;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_ap_ready;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_ap_idle;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_ap_continue;
    sc_signal< sc_logic > store_block_C_proc479_U0_ap_start;
    sc_signal< sc_logic > store_block_C_proc479_U0_ap_done;
    sc_signal< sc_logic > store_block_C_proc479_U0_ap_continue;
    sc_signal< sc_logic > store_block_C_proc479_U0_ap_idle;
    sc_signal< sc_logic > store_block_C_proc479_U0_ap_ready;
    sc_signal< sc_logic > store_block_C_proc479_U0_indvars_iv47_0_read;
    sc_signal< sc_lv<12> > store_block_C_proc479_U0_outp1_0_V_address0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_0_V_ce0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_0_V_we0;
    sc_signal< sc_lv<24> > store_block_C_proc479_U0_outp1_0_V_d0;
    sc_signal< sc_lv<12> > store_block_C_proc479_U0_outp1_1_V_address0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_1_V_ce0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_1_V_we0;
    sc_signal< sc_lv<24> > store_block_C_proc479_U0_outp1_1_V_d0;
    sc_signal< sc_lv<12> > store_block_C_proc479_U0_outp1_2_V_address0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_2_V_ce0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_2_V_we0;
    sc_signal< sc_lv<24> > store_block_C_proc479_U0_outp1_2_V_d0;
    sc_signal< sc_lv<12> > store_block_C_proc479_U0_outp1_3_V_address0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_3_V_ce0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_3_V_we0;
    sc_signal< sc_lv<24> > store_block_C_proc479_U0_outp1_3_V_d0;
    sc_signal< sc_lv<12> > store_block_C_proc479_U0_outp1_4_V_address0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_4_V_ce0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_4_V_we0;
    sc_signal< sc_lv<24> > store_block_C_proc479_U0_outp1_4_V_d0;
    sc_signal< sc_lv<12> > store_block_C_proc479_U0_outp1_5_V_address0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_5_V_ce0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_5_V_we0;
    sc_signal< sc_lv<24> > store_block_C_proc479_U0_outp1_5_V_d0;
    sc_signal< sc_lv<12> > store_block_C_proc479_U0_outp1_6_V_address0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_6_V_ce0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_6_V_we0;
    sc_signal< sc_lv<24> > store_block_C_proc479_U0_outp1_6_V_d0;
    sc_signal< sc_lv<12> > store_block_C_proc479_U0_outp1_7_V_address0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_7_V_ce0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_7_V_we0;
    sc_signal< sc_lv<24> > store_block_C_proc479_U0_outp1_7_V_d0;
    sc_signal< sc_lv<12> > store_block_C_proc479_U0_outp1_8_V_address0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_8_V_ce0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_8_V_we0;
    sc_signal< sc_lv<24> > store_block_C_proc479_U0_outp1_8_V_d0;
    sc_signal< sc_lv<12> > store_block_C_proc479_U0_outp1_9_V_address0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_9_V_ce0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_9_V_we0;
    sc_signal< sc_lv<24> > store_block_C_proc479_U0_outp1_9_V_d0;
    sc_signal< sc_lv<12> > store_block_C_proc479_U0_outp1_10_V_address0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_10_V_ce0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_10_V_we0;
    sc_signal< sc_lv<24> > store_block_C_proc479_U0_outp1_10_V_d0;
    sc_signal< sc_lv<12> > store_block_C_proc479_U0_outp1_11_V_address0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_11_V_ce0;
    sc_signal< sc_logic > store_block_C_proc479_U0_outp1_11_V_we0;
    sc_signal< sc_lv<24> > store_block_C_proc479_U0_outp1_11_V_d0;
    sc_signal< sc_logic > store_block_C_proc479_U0_block_C_drainer_0_V_V25_read;
    sc_signal< sc_logic > store_block_C_proc479_U0_block_C_drainer_1_V_V26_read;
    sc_signal< sc_logic > store_block_C_proc479_U0_block_C_drainer_2_V_V27_read;
    sc_signal< sc_logic > store_block_C_proc479_U0_block_C_drainer_3_V_V28_read;
    sc_signal< sc_logic > store_block_C_proc479_U0_block_C_drainer_4_V_V29_read;
    sc_signal< sc_logic > store_block_C_proc479_U0_block_C_drainer_5_V_V30_read;
    sc_signal< sc_logic > store_block_C_proc479_U0_block_C_drainer_6_V_V31_read;
    sc_signal< sc_logic > store_block_C_proc479_U0_block_C_drainer_7_V_V32_read;
    sc_signal< sc_logic > store_block_C_proc479_U0_block_C_drainer_8_V_V33_read;
    sc_signal< sc_logic > store_block_C_proc479_U0_block_C_drainer_9_V_V34_read;
    sc_signal< sc_logic > store_block_C_proc479_U0_block_C_drainer_10_V_V35_read;
    sc_signal< sc_logic > store_block_C_proc479_U0_block_C_drainer_11_V_V36_read;
    sc_signal< sc_logic > ap_sync_continue;
    sc_signal< sc_logic > block_A_loader_0_V_V_full_n;
    sc_signal< sc_lv<24> > block_A_loader_0_V_V_dout;
    sc_signal< sc_logic > block_A_loader_0_V_V_empty_n;
    sc_signal< sc_logic > block_A_loader_1_V_V_full_n;
    sc_signal< sc_lv<24> > block_A_loader_1_V_V_dout;
    sc_signal< sc_logic > block_A_loader_1_V_V_empty_n;
    sc_signal< sc_logic > block_A_loader_2_V_V_full_n;
    sc_signal< sc_lv<24> > block_A_loader_2_V_V_dout;
    sc_signal< sc_logic > block_A_loader_2_V_V_empty_n;
    sc_signal< sc_logic > block_A_loader_3_V_V_full_n;
    sc_signal< sc_lv<24> > block_A_loader_3_V_V_dout;
    sc_signal< sc_logic > block_A_loader_3_V_V_empty_n;
    sc_signal< sc_logic > block_A_loader_4_V_V_full_n;
    sc_signal< sc_lv<24> > block_A_loader_4_V_V_dout;
    sc_signal< sc_logic > block_A_loader_4_V_V_empty_n;
    sc_signal< sc_logic > block_A_loader_5_V_V_full_n;
    sc_signal< sc_lv<24> > block_A_loader_5_V_V_dout;
    sc_signal< sc_logic > block_A_loader_5_V_V_empty_n;
    sc_signal< sc_logic > block_A_loader_6_V_V_full_n;
    sc_signal< sc_lv<24> > block_A_loader_6_V_V_dout;
    sc_signal< sc_logic > block_A_loader_6_V_V_empty_n;
    sc_signal< sc_logic > block_A_loader_7_V_V_full_n;
    sc_signal< sc_lv<24> > block_A_loader_7_V_V_dout;
    sc_signal< sc_logic > block_A_loader_7_V_V_empty_n;
    sc_signal< sc_logic > block_A_loader_8_V_V_full_n;
    sc_signal< sc_lv<24> > block_A_loader_8_V_V_dout;
    sc_signal< sc_logic > block_A_loader_8_V_V_empty_n;
    sc_signal< sc_logic > block_A_loader_9_V_V_full_n;
    sc_signal< sc_lv<24> > block_A_loader_9_V_V_dout;
    sc_signal< sc_logic > block_A_loader_9_V_V_empty_n;
    sc_signal< sc_logic > block_A_loader_10_V_V_full_n;
    sc_signal< sc_lv<24> > block_A_loader_10_V_V_dout;
    sc_signal< sc_logic > block_A_loader_10_V_V_empty_n;
    sc_signal< sc_logic > block_A_loader_11_V_V_full_n;
    sc_signal< sc_lv<24> > block_A_loader_11_V_V_dout;
    sc_signal< sc_logic > block_A_loader_11_V_V_empty_n;
    sc_signal< sc_logic > block_B_loader_0_V_V_full_n;
    sc_signal< sc_lv<24> > block_B_loader_0_V_V_dout;
    sc_signal< sc_logic > block_B_loader_0_V_V_empty_n;
    sc_signal< sc_logic > block_B_loader_1_V_V_full_n;
    sc_signal< sc_lv<24> > block_B_loader_1_V_V_dout;
    sc_signal< sc_logic > block_B_loader_1_V_V_empty_n;
    sc_signal< sc_logic > block_B_loader_2_V_V_full_n;
    sc_signal< sc_lv<24> > block_B_loader_2_V_V_dout;
    sc_signal< sc_logic > block_B_loader_2_V_V_empty_n;
    sc_signal< sc_logic > block_B_loader_3_V_V_full_n;
    sc_signal< sc_lv<24> > block_B_loader_3_V_V_dout;
    sc_signal< sc_logic > block_B_loader_3_V_V_empty_n;
    sc_signal< sc_logic > block_B_loader_4_V_V_full_n;
    sc_signal< sc_lv<24> > block_B_loader_4_V_V_dout;
    sc_signal< sc_logic > block_B_loader_4_V_V_empty_n;
    sc_signal< sc_logic > block_B_loader_5_V_V_full_n;
    sc_signal< sc_lv<24> > block_B_loader_5_V_V_dout;
    sc_signal< sc_logic > block_B_loader_5_V_V_empty_n;
    sc_signal< sc_logic > block_B_loader_6_V_V_full_n;
    sc_signal< sc_lv<24> > block_B_loader_6_V_V_dout;
    sc_signal< sc_logic > block_B_loader_6_V_V_empty_n;
    sc_signal< sc_logic > block_B_loader_7_V_V_full_n;
    sc_signal< sc_lv<24> > block_B_loader_7_V_V_dout;
    sc_signal< sc_logic > block_B_loader_7_V_V_empty_n;
    sc_signal< sc_logic > block_B_loader_8_V_V_full_n;
    sc_signal< sc_lv<24> > block_B_loader_8_V_V_dout;
    sc_signal< sc_logic > block_B_loader_8_V_V_empty_n;
    sc_signal< sc_logic > block_B_loader_9_V_V_full_n;
    sc_signal< sc_lv<24> > block_B_loader_9_V_V_dout;
    sc_signal< sc_logic > block_B_loader_9_V_V_empty_n;
    sc_signal< sc_logic > block_B_loader_10_V_V_full_n;
    sc_signal< sc_lv<24> > block_B_loader_10_V_V_dout;
    sc_signal< sc_logic > block_B_loader_10_V_V_empty_n;
    sc_signal< sc_logic > block_B_loader_11_V_V_full_n;
    sc_signal< sc_lv<24> > block_B_loader_11_V_V_dout;
    sc_signal< sc_logic > block_B_loader_11_V_V_empty_n;
    sc_signal< sc_logic > indvars_iv47_0_c_full_n;
    sc_signal< sc_lv<8> > indvars_iv47_0_c_dout;
    sc_signal< sc_logic > indvars_iv47_0_c_empty_n;
    sc_signal< sc_logic > block_C_drainer_0_V_V_full_n;
    sc_signal< sc_lv<24> > block_C_drainer_0_V_V_dout;
    sc_signal< sc_logic > block_C_drainer_0_V_V_empty_n;
    sc_signal< sc_logic > block_C_drainer_1_V_V_full_n;
    sc_signal< sc_lv<24> > block_C_drainer_1_V_V_dout;
    sc_signal< sc_logic > block_C_drainer_1_V_V_empty_n;
    sc_signal< sc_logic > block_C_drainer_2_V_V_full_n;
    sc_signal< sc_lv<24> > block_C_drainer_2_V_V_dout;
    sc_signal< sc_logic > block_C_drainer_2_V_V_empty_n;
    sc_signal< sc_logic > block_C_drainer_3_V_V_full_n;
    sc_signal< sc_lv<24> > block_C_drainer_3_V_V_dout;
    sc_signal< sc_logic > block_C_drainer_3_V_V_empty_n;
    sc_signal< sc_logic > block_C_drainer_4_V_V_full_n;
    sc_signal< sc_lv<24> > block_C_drainer_4_V_V_dout;
    sc_signal< sc_logic > block_C_drainer_4_V_V_empty_n;
    sc_signal< sc_logic > block_C_drainer_5_V_V_full_n;
    sc_signal< sc_lv<24> > block_C_drainer_5_V_V_dout;
    sc_signal< sc_logic > block_C_drainer_5_V_V_empty_n;
    sc_signal< sc_logic > block_C_drainer_6_V_V_full_n;
    sc_signal< sc_lv<24> > block_C_drainer_6_V_V_dout;
    sc_signal< sc_logic > block_C_drainer_6_V_V_empty_n;
    sc_signal< sc_logic > block_C_drainer_7_V_V_full_n;
    sc_signal< sc_lv<24> > block_C_drainer_7_V_V_dout;
    sc_signal< sc_logic > block_C_drainer_7_V_V_empty_n;
    sc_signal< sc_logic > block_C_drainer_8_V_V_full_n;
    sc_signal< sc_lv<24> > block_C_drainer_8_V_V_dout;
    sc_signal< sc_logic > block_C_drainer_8_V_V_empty_n;
    sc_signal< sc_logic > block_C_drainer_9_V_V_full_n;
    sc_signal< sc_lv<24> > block_C_drainer_9_V_V_dout;
    sc_signal< sc_logic > block_C_drainer_9_V_V_empty_n;
    sc_signal< sc_logic > block_C_drainer_10_V_V_full_n;
    sc_signal< sc_lv<24> > block_C_drainer_10_V_V_dout;
    sc_signal< sc_logic > block_C_drainer_10_V_V_empty_n;
    sc_signal< sc_logic > block_C_drainer_11_V_V_full_n;
    sc_signal< sc_lv<24> > block_C_drainer_11_V_V_dout;
    sc_signal< sc_logic > block_C_drainer_11_V_V_empty_n;
    sc_signal< sc_logic > ap_sync_done;
    sc_signal< sc_logic > ap_sync_ready;
    sc_signal< sc_logic > ap_sync_reg_init_block_AB_proc478_U0_ap_ready;
    sc_signal< sc_logic > ap_sync_init_block_AB_proc478_U0_ap_ready;
    sc_signal< sc_lv<2> > init_block_AB_proc478_U0_ap_ready_count;
    sc_signal< sc_logic > ap_sync_reg_store_block_C_proc479_U0_ap_ready;
    sc_signal< sc_logic > ap_sync_store_block_C_proc479_U0_ap_ready;
    sc_signal< sc_lv<2> > store_block_C_proc479_U0_ap_ready_count;
    sc_signal< sc_lv<1> > start_for_systolic_array_k_768_U2_2_din;
    sc_signal< sc_logic > start_for_systolic_array_k_768_U2_2_full_n;
    sc_signal< sc_lv<1> > start_for_systolic_array_k_768_U2_2_dout;
    sc_signal< sc_logic > start_for_systolic_array_k_768_U2_2_empty_n;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_start_full_n;
    sc_signal< sc_logic > systolic_array_k_768_U2_2_start_write;
    sc_signal< sc_logic > store_block_C_proc479_U0_start_full_n;
    sc_signal< sc_logic > store_block_C_proc479_U0_start_write;
    static const sc_lv<14> ap_const_lv14_0;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<24> ap_const_lv24_0;
    static const sc_lv<18> ap_const_lv18_0;
    static const sc_lv<12> ap_const_lv12_0;
    static const sc_logic ap_const_logic_1;
    static const sc_lv<2> ap_const_lv2_0;
    static const sc_lv<2> ap_const_lv2_1;
    static const bool ap_const_boolean_1;
    // Thread declarations
    void thread_ap_var_for_const0();
    void thread_ap_clk_no_reset_();
    void thread_ap_done();
    void thread_ap_idle();
    void thread_ap_ready();
    void thread_ap_sync_continue();
    void thread_ap_sync_done();
    void thread_ap_sync_init_block_AB_proc478_U0_ap_ready();
    void thread_ap_sync_ready();
    void thread_ap_sync_store_block_C_proc479_U0_ap_ready();
    void thread_init_block_AB_proc478_U0_ap_continue();
    void thread_init_block_AB_proc478_U0_ap_start();
    void thread_outp1_0_V_address0();
    void thread_outp1_0_V_address1();
    void thread_outp1_0_V_ce0();
    void thread_outp1_0_V_ce1();
    void thread_outp1_0_V_d0();
    void thread_outp1_0_V_d1();
    void thread_outp1_0_V_we0();
    void thread_outp1_0_V_we1();
    void thread_outp1_10_V_address0();
    void thread_outp1_10_V_address1();
    void thread_outp1_10_V_ce0();
    void thread_outp1_10_V_ce1();
    void thread_outp1_10_V_d0();
    void thread_outp1_10_V_d1();
    void thread_outp1_10_V_we0();
    void thread_outp1_10_V_we1();
    void thread_outp1_11_V_address0();
    void thread_outp1_11_V_address1();
    void thread_outp1_11_V_ce0();
    void thread_outp1_11_V_ce1();
    void thread_outp1_11_V_d0();
    void thread_outp1_11_V_d1();
    void thread_outp1_11_V_we0();
    void thread_outp1_11_V_we1();
    void thread_outp1_1_V_address0();
    void thread_outp1_1_V_address1();
    void thread_outp1_1_V_ce0();
    void thread_outp1_1_V_ce1();
    void thread_outp1_1_V_d0();
    void thread_outp1_1_V_d1();
    void thread_outp1_1_V_we0();
    void thread_outp1_1_V_we1();
    void thread_outp1_2_V_address0();
    void thread_outp1_2_V_address1();
    void thread_outp1_2_V_ce0();
    void thread_outp1_2_V_ce1();
    void thread_outp1_2_V_d0();
    void thread_outp1_2_V_d1();
    void thread_outp1_2_V_we0();
    void thread_outp1_2_V_we1();
    void thread_outp1_3_V_address0();
    void thread_outp1_3_V_address1();
    void thread_outp1_3_V_ce0();
    void thread_outp1_3_V_ce1();
    void thread_outp1_3_V_d0();
    void thread_outp1_3_V_d1();
    void thread_outp1_3_V_we0();
    void thread_outp1_3_V_we1();
    void thread_outp1_4_V_address0();
    void thread_outp1_4_V_address1();
    void thread_outp1_4_V_ce0();
    void thread_outp1_4_V_ce1();
    void thread_outp1_4_V_d0();
    void thread_outp1_4_V_d1();
    void thread_outp1_4_V_we0();
    void thread_outp1_4_V_we1();
    void thread_outp1_5_V_address0();
    void thread_outp1_5_V_address1();
    void thread_outp1_5_V_ce0();
    void thread_outp1_5_V_ce1();
    void thread_outp1_5_V_d0();
    void thread_outp1_5_V_d1();
    void thread_outp1_5_V_we0();
    void thread_outp1_5_V_we1();
    void thread_outp1_6_V_address0();
    void thread_outp1_6_V_address1();
    void thread_outp1_6_V_ce0();
    void thread_outp1_6_V_ce1();
    void thread_outp1_6_V_d0();
    void thread_outp1_6_V_d1();
    void thread_outp1_6_V_we0();
    void thread_outp1_6_V_we1();
    void thread_outp1_7_V_address0();
    void thread_outp1_7_V_address1();
    void thread_outp1_7_V_ce0();
    void thread_outp1_7_V_ce1();
    void thread_outp1_7_V_d0();
    void thread_outp1_7_V_d1();
    void thread_outp1_7_V_we0();
    void thread_outp1_7_V_we1();
    void thread_outp1_8_V_address0();
    void thread_outp1_8_V_address1();
    void thread_outp1_8_V_ce0();
    void thread_outp1_8_V_ce1();
    void thread_outp1_8_V_d0();
    void thread_outp1_8_V_d1();
    void thread_outp1_8_V_we0();
    void thread_outp1_8_V_we1();
    void thread_outp1_9_V_address0();
    void thread_outp1_9_V_address1();
    void thread_outp1_9_V_ce0();
    void thread_outp1_9_V_ce1();
    void thread_outp1_9_V_d0();
    void thread_outp1_9_V_d1();
    void thread_outp1_9_V_we0();
    void thread_outp1_9_V_we1();
    void thread_start_for_systolic_array_k_768_U2_2_din();
    void thread_store_block_C_proc479_U0_ap_continue();
    void thread_store_block_C_proc479_U0_ap_start();
    void thread_store_block_C_proc479_U0_start_full_n();
    void thread_store_block_C_proc479_U0_start_write();
    void thread_systolic_array_k_768_U2_2_ap_continue();
    void thread_systolic_array_k_768_U2_2_ap_start();
    void thread_systolic_array_k_768_U2_2_start_full_n();
    void thread_systolic_array_k_768_U2_2_start_write();
    void thread_v177_V_address0();
    void thread_v177_V_address1();
    void thread_v177_V_ce0();
    void thread_v177_V_ce1();
    void thread_v177_V_d0();
    void thread_v177_V_d1();
    void thread_v177_V_we0();
    void thread_v177_V_we1();
    void thread_v178_10_V_address0();
    void thread_v178_10_V_address1();
    void thread_v178_10_V_ce0();
    void thread_v178_10_V_ce1();
    void thread_v178_10_V_d0();
    void thread_v178_10_V_d1();
    void thread_v178_10_V_we0();
    void thread_v178_10_V_we1();
    void thread_v178_11_V_address0();
    void thread_v178_11_V_address1();
    void thread_v178_11_V_ce0();
    void thread_v178_11_V_ce1();
    void thread_v178_11_V_d0();
    void thread_v178_11_V_d1();
    void thread_v178_11_V_we0();
    void thread_v178_11_V_we1();
    void thread_v178_1_V_address0();
    void thread_v178_1_V_address1();
    void thread_v178_1_V_ce0();
    void thread_v178_1_V_ce1();
    void thread_v178_1_V_d0();
    void thread_v178_1_V_d1();
    void thread_v178_1_V_we0();
    void thread_v178_1_V_we1();
    void thread_v178_2_V_address0();
    void thread_v178_2_V_address1();
    void thread_v178_2_V_ce0();
    void thread_v178_2_V_ce1();
    void thread_v178_2_V_d0();
    void thread_v178_2_V_d1();
    void thread_v178_2_V_we0();
    void thread_v178_2_V_we1();
    void thread_v178_3_V_address0();
    void thread_v178_3_V_address1();
    void thread_v178_3_V_ce0();
    void thread_v178_3_V_ce1();
    void thread_v178_3_V_d0();
    void thread_v178_3_V_d1();
    void thread_v178_3_V_we0();
    void thread_v178_3_V_we1();
    void thread_v178_4_V_address0();
    void thread_v178_4_V_address1();
    void thread_v178_4_V_ce0();
    void thread_v178_4_V_ce1();
    void thread_v178_4_V_d0();
    void thread_v178_4_V_d1();
    void thread_v178_4_V_we0();
    void thread_v178_4_V_we1();
    void thread_v178_5_V_address0();
    void thread_v178_5_V_address1();
    void thread_v178_5_V_ce0();
    void thread_v178_5_V_ce1();
    void thread_v178_5_V_d0();
    void thread_v178_5_V_d1();
    void thread_v178_5_V_we0();
    void thread_v178_5_V_we1();
    void thread_v178_6_V_address0();
    void thread_v178_6_V_address1();
    void thread_v178_6_V_ce0();
    void thread_v178_6_V_ce1();
    void thread_v178_6_V_d0();
    void thread_v178_6_V_d1();
    void thread_v178_6_V_we0();
    void thread_v178_6_V_we1();
    void thread_v178_7_V_address0();
    void thread_v178_7_V_address1();
    void thread_v178_7_V_ce0();
    void thread_v178_7_V_ce1();
    void thread_v178_7_V_d0();
    void thread_v178_7_V_d1();
    void thread_v178_7_V_we0();
    void thread_v178_7_V_we1();
    void thread_v178_8_V_address0();
    void thread_v178_8_V_address1();
    void thread_v178_8_V_ce0();
    void thread_v178_8_V_ce1();
    void thread_v178_8_V_d0();
    void thread_v178_8_V_d1();
    void thread_v178_8_V_we0();
    void thread_v178_8_V_we1();
    void thread_v178_9_V_address0();
    void thread_v178_9_V_address1();
    void thread_v178_9_V_ce0();
    void thread_v178_9_V_ce1();
    void thread_v178_9_V_d0();
    void thread_v178_9_V_d1();
    void thread_v178_9_V_we0();
    void thread_v178_9_V_we1();
    void thread_v178_V_address0();
    void thread_v178_V_address1();
    void thread_v178_V_ce0();
    void thread_v178_V_ce1();
    void thread_v178_V_d0();
    void thread_v178_V_d1();
    void thread_v178_V_we0();
    void thread_v178_V_we1();
};

}

using namespace ap_rtl;

#endif
