`define width_idec 0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width+`reg_addr_width+`reg_addr_width+`reg_addr_width+`imm_width+`value_width+`pc_width
`define type_idec(x) [0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width+`reg_addr_width+`reg_addr_width+`reg_addr_width+`imm_width+`value_width+`pc_width-1:0] x
`define form_idec [0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width+`reg_addr_width+`reg_addr_width+`reg_addr_width+`imm_width+`value_width+`pc_width-1:0]
`define ref_idec_use_rs1(x)  x[0+1-1:0]
`define idec_use_rs1(x) `ref_idec_use_rs1(x)
`define ref_idec_use_rs2(x)  x[0+1+1-1:0+1]
`define idec_use_rs2(x) `ref_idec_use_rs2(x)
`define ref_idec_use_rd(x)  x[0+1+1+1-1:0+1+1]
`define idec_use_rd(x) `ref_idec_use_rd(x)
`define ref_idec_use_imm(x)  x[0+1+1+1+1-1:0+1+1+1]
`define idec_use_imm(x) `ref_idec_use_imm(x)
`define ref_idec_read_mem(x)  x[0+1+1+1+1+1-1:0+1+1+1+1]
`define idec_read_mem(x) `ref_idec_read_mem(x)
`define ref_idec_write_mem(x)  x[0+1+1+1+1+1+1-1:0+1+1+1+1+1]
`define idec_write_mem(x) `ref_idec_write_mem(x)
`define ref_idec_opcode(x)  x[0+1+1+1+1+1+1+`opcode_width-1:0+1+1+1+1+1+1]
`define idec_opcode(x) `ref_idec_opcode(x)
`define ref_idec_type(x)  x[0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width-1:0+1+1+1+1+1+1+`opcode_width]
`define idec_type(x) `ref_idec_type(x)
`define ref_idec_rs1_addr(x)  x[0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width+`reg_addr_width-1:0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width]
`define idec_rs1_addr(x) `ref_idec_rs1_addr(x)
`define ref_idec_rs2_addr(x)  x[0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width+`reg_addr_width+`reg_addr_width-1:0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width+`reg_addr_width]
`define idec_rs2_addr(x) `ref_idec_rs2_addr(x)
`define ref_idec_rd_addr(x)  x[0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width+`reg_addr_width+`reg_addr_width+`reg_addr_width-1:0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width+`reg_addr_width+`reg_addr_width]
`define idec_rd_addr(x) `ref_idec_rd_addr(x)
`define ref_idec_imm(x)  x[0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width+`reg_addr_width+`reg_addr_width+`reg_addr_width+`imm_width-1:0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width+`reg_addr_width+`reg_addr_width+`reg_addr_width]
`define idec_imm(x) `ref_idec_imm(x)
`define ref_idec_value(x)  x[0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width+`reg_addr_width+`reg_addr_width+`reg_addr_width+`imm_width+`value_width-1:0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width+`reg_addr_width+`reg_addr_width+`reg_addr_width+`imm_width]
`define idec_value(x) `ref_idec_value(x)
`define ref_idec_npc(x)  x[0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width+`reg_addr_width+`reg_addr_width+`reg_addr_width+`imm_width+`value_width+`pc_width-1:0+1+1+1+1+1+1+`opcode_width+`inst_type_signal_width+`reg_addr_width+`reg_addr_width+`reg_addr_width+`imm_width+`value_width]
`define idec_npc(x) `ref_idec_npc(x)
