## 指令系统结构



## 数字电路和处理器设计

寄存器文件和ALU串联

### 硬件描述语言Verilog

Verilog



### 硬件描述语言HDL





## Y86顺序实现

1. 指令长度 ：1-8B
2. 8bit：指令指示符

```
long sum(long *sta)
```

实现指令的**六个计算阶段**：

1. 取指
2. 译码
3. 执行
4. 访存
5. 写回
6. 更新PC

### 取指阶段Fetch

 判断指令是否包含，进而得出指令长度

1. 寄存器指示符
2. 常数字段

### 译码阶段

可以从寄存器文件中读取数据（寄存器文件有2个读端口，支持同时读）

### 执行阶段

>  [!tip]
>
> ALU的输出端口与寄存器文件的写入端口相连

ALU执行

1. 算术逻辑运算
2. 计算内存引用的有效地址
3. 对push和pop指令

### 访存阶段

 读写内存

### 写回阶段

将

### 写寄存器文件

### 更新PC：将PC设置为下一条指令的地址





| 阶段\指令     | `subq %rdx, %rbx` |      |      |
| ------------- | ----------------- | ---- | ---- |
| 取指Fetch     |                   |      |      |
| 译码Decode    |                   |      |      |
| 执行Execute   |                   |      |      |
| 访存Memory    |                   |      |      |
| 写回WriteBack |                   |      |      |
| 更新PC        |                   |      |      |



> 以`subq %rdx, %rbx`为例
>
> 1. 根据指令代码判断，指令是否含有寄存器指示符/常数，同时得出指令长度
> 2. ALU根据读到的操作数和指令功能执行运算，输出运算结果、 设置条件码寄存器
> 3. 减法指令不需要读写内存，访存阶段无操作 
> 4. 将ALU结果写回到rbx
> 5. 更新PC



> 数据传送指令`irmoveq $8, %rsp`，将立即数传送给寄存器 
>
> 1. 该指令既含有寄存器指示符字节、也含有常数字段
> 2. 不需要从寄存器读取数据
> 3. 无需ALU计算，但实际上使用了ALU对立即数执行+0操作
> 4. 运算结果写入寄存器
> 5. 不涉及内存读写
> 6. 更新PC

> `rmmoveq %rsp, 100(%rbx)`
>
> 1. 该指令既含有寄存器指示符字节、也含有常数字段
> 2. asd
> 3. ALU根据偏移量和基址寄存器计算访存地址
> 4. 将rsp写入内存
>
> 

## Y86处理器硬件结构



### Fetch

以 PC为起始地址，每次从指令内存读取10B，因为取指前无法判断指令长度，最长指令为10B，保证一次就能够获取完整的指令

将10字节分为1和9字节，

指令代码icode

1. 确定指令状态信息
2. 是否合法：0x0~ 0xB之间
3. 判断当前指令是否包含寄存器指示符、常数字节，同时算出 指令长度，进而算出下一条指令的地址
    1. 都包含，10B
    2. 都不包含，1B

指令功能ifun

1. 

### Decode

寄存器的2个读端口 srcA、srcB

输出端口 valA、valB



### Exe

ALU

1. 计算内存引用地址、操作栈：不更新条件码寄存器 



### Mem

读写内存，读控制块和写控制块



### 写回WriteBack

### 更新PC

1.  当前指令为call：新PC为call指令的常数字段
2. ret：指令ret在访存阶段读出返回地址
3.  跳转指令：若满足跳转(cnd信号=1)，新PC值为跳转指令的常数字段

## 流水线通用原理

> 电路延迟：1ps=10^-12^s 
>
> 延迟：一条指令从开始到结束的时间
>
> 非流水化：指令执行不存在相互重叠
>
> 吞吐量(GIPS)：每秒执行的指令数
>
> 



## 流水线硬件结构





## 数据冒险





## 控制冒险



## Y86流水实现





## 流水线的控制逻辑