# RISC-V Single Cycle CPU

Este projeto implementa um processador **RISC-V de ciclo √∫nico (single cycle)** em Verilog. O objetivo √© fornecer uma base educacional para estudo da arquitetura RISC-V e da implementa√ß√£o de processadores digitais.

## üìå Vis√£o Geral

O processador segue a arquitetura **RISC-V RV32I** e executa cada instru√ß√£o em um √∫nico ciclo de clock. Todos os m√≥dulos foram desenvolvidos de forma modular para facilitar o entendimento, a simula√ß√£o e a futura expans√£o do design.

## üóÇ Estrutura do Projeto

- **src/** ‚Üí Implementa√ß√£o dos m√≥dulos em Verilog:
  - **Decodificadores e Controle**
    - `control_unit.v`: Unidade de controle principal.
    - `main_decoder.v`: Decoder de instru√ß√µes em sinais de controle.
    - `alu_decoder.v`: Decoder de fun√ß√µes espec√≠ficas da ALU.
  - **Processamento**
    - `alu.v`: Unidade l√≥gica e aritm√©tica.
    - `mux_alu.v`: Multiplexador das entradas da ALU.
    - `mux_result.v`: Multiplexador de sele√ß√£o do resultado final.
  - **PC (Program Counter)**
    - `pc.v`: Registrador de PC.
    - `pc_plus_4.v`: Incremento de PC.
    - `pc_target.v`: C√°lculo do endere√ßo alvo (branch/jump).
    - `mux_pc.v`: Multiplexador de sele√ß√£o do pr√≥ximo PC.
  - **Mem√≥rias e Registradores**
    - `instruction_memory.v`: Mem√≥ria de instru√ß√µes.
    - `data_memory.v`: Mem√≥ria de dados.
    - `register_file.v`: Banco de registradores.
    - `extend.v`: Extensor de sinal de imediatos.
  - **Integra√ß√£o**
    - `top.v`: M√≥dulo de topo que conecta todos os componentes.

- **test/**
  - `tb_top.v`: Testbench principal para simula√ß√£o do processador.

- **program.hex**  
  Arquivo de programa em formato hexadecimal carregado pela mem√≥ria de instru√ß√µes.

- **images/**  
  Capturas de tela da simula√ß√£o e resultados.

## ‚öôÔ∏è Como Executar

1. Compile todos os arquivos Verilog localizados em `src/`.
2. Carregue `program.hex` na mem√≥ria de instru√ß√µes.
3. Utilize `tb_top.v` como testbench para rodar a simula√ß√£o.
4. Verifique os sinais internos e compare os resultados com as imagens em `images/`.

## üìñ Requisitos

- Simulador Verilog (Icarus Verilog, ModelSim ou equivalente).
- Visualizador de ondas (GTKWave recomendado).

## üöÄ Pr√≥ximos Passos

- Implementa√ß√£o de vers√µes **multi-cycle** e **pipeline** para compara√ß√£o de desempenho.
- Suporte a instru√ß√µes adicionais da arquitetura RISC-V.
- Testes com programas maiores e benchmarks.

---
