TSI148_LCSR_OFFSET_OTAT,VAR_0
TSI148_LCSR_OFFSET_OTEAL,VAR_1
TSI148_LCSR_OFFSET_OTEAU,VAR_2
TSI148_LCSR_OFFSET_OTOFL,VAR_3
TSI148_LCSR_OFFSET_OTOFU,VAR_4
TSI148_LCSR_OFFSET_OTSAL,VAR_5
TSI148_LCSR_OFFSET_OTSAU,VAR_6
TSI148_LCSR_OT,VAR_7
TSI148_LCSR_OTAT_2eSSTM_160,VAR_8
TSI148_LCSR_OTAT_2eSSTM_267,VAR_9
TSI148_LCSR_OTAT_2eSSTM_320,VAR_10
TSI148_LCSR_OTAT_2eSSTM_M,VAR_11
TSI148_LCSR_OTAT_AMODE_A16,VAR_12
TSI148_LCSR_OTAT_AMODE_A24,VAR_13
TSI148_LCSR_OTAT_AMODE_A32,VAR_14
TSI148_LCSR_OTAT_AMODE_A64,VAR_15
TSI148_LCSR_OTAT_AMODE_CRCSR,VAR_16
TSI148_LCSR_OTAT_AMODE_M,VAR_17
TSI148_LCSR_OTAT_AMODE_USER1,VAR_18
TSI148_LCSR_OTAT_AMODE_USER2,VAR_19
TSI148_LCSR_OTAT_AMODE_USER3,VAR_20
TSI148_LCSR_OTAT_AMODE_USER4,VAR_21
TSI148_LCSR_OTAT_DBW_16,VAR_22
TSI148_LCSR_OTAT_DBW_32,VAR_23
TSI148_LCSR_OTAT_DBW_M,VAR_24
TSI148_LCSR_OTAT_EN,VAR_25
TSI148_LCSR_OTAT_PGM,VAR_26
TSI148_LCSR_OTAT_SUP,VAR_27
TSI148_LCSR_OTAT_TM_2eSST,VAR_28
TSI148_LCSR_OTAT_TM_2eSSTB,VAR_29
TSI148_LCSR_OTAT_TM_2eVME,VAR_30
TSI148_LCSR_OTAT_TM_BLT,VAR_31
TSI148_LCSR_OTAT_TM_M,VAR_32
TSI148_LCSR_OTAT_TM_MBLT,VAR_33
TSI148_LCSR_OTAT_TM_SCT,VAR_34
VME_2eSST,VAR_35
VME_2eSST160,VAR_36
VME_2eSST267,VAR_37
VME_2eSST320,VAR_38
VME_2eSSTB,VAR_39
VME_2eVME,VAR_40
VME_A16,VAR_41
VME_A24,VAR_42
VME_A32,VAR_43
VME_A64,VAR_44
VME_BLT,VAR_45
VME_CRCSR,VAR_46
VME_D16,VAR_47
VME_D32,VAR_48
VME_DATA,VAR_49
VME_MBLT,VAR_50
VME_PROG,VAR_51
VME_SCT,VAR_52
VME_SUPER,VAR_53
VME_USER,VAR_54
VME_USER1,VAR_55
VME_USER2,VAR_56
VME_USER3,VAR_57
VME_USER4,VAR_58
ioread32be,FUNC_0
reg_join,FUNC_1
tsi148_bridge,VAR_59
__tsi148_master_get,FUNC_2
image,VAR_60
enabled,VAR_61
vme_base,VAR_62
size,VAR_63
aspace,VAR_64
cycle,VAR_65
dwidth,VAR_66
i,VAR_67
ctl,VAR_68
pci_base_low,VAR_69
pci_base_high,VAR_70
pci_bound_low,VAR_71
pci_bound_high,VAR_72
vme_offset_low,VAR_73
vme_offset_high,VAR_74
pci_base,VAR_75
pci_bound,VAR_76
vme_offset,VAR_77
