# S√©rie d'Exercices - Cr√©ation de Modules Vid√©o FPGA

## Table des Mati√®res

1. [Exercice 1 : Compteurs de Pixels](#exercice1)
2. [Exercice 2 : G√©n√©ration des Signaux de Synchronisation](#exercice2)
3. [Exercice 3 : Zone Active et Data Enable](#exercice3)
4. [Exercice 4 : G√©n√©rateur de Couleurs Simples](#exercice4)
5. [Exercice 5 : Motifs G√©om√©triques](#exercice5)
6. [Exercice 6 : Animation et Mouvement](#exercice6)
7. [Exercice 7 : Gestion Multi-R√©solution](#exercice7)
8. [Exercice 8 : Encodeur TMDS Basique](#exercice8)
9. [Exercice 9 : Interface de Contr√¥le](#exercice9)
10. [Exercice 10 : Module Complet Int√©gr√©](#exercice10)

---

## Exercice 1 : Compteurs de Pixels {#exercice1}

### üéØ **Objectif**
Cr√©er les compteurs fondamentaux pour parcourir l'√©cran pixel par pixel.

### üìö **Th√©orie**
Un √©cran vid√©o se parcourt ligne par ligne, de gauche √† droite, puis de haut en bas. Il faut deux compteurs :
- **Compteur horizontal** (X) : compte les pixels sur une ligne
- **Compteur vertical** (Y) : compte les lignes

### üìã **Cahier des Charges**
- Module : `pixel_counters`
- Horloge : `pixel_clk` (74.25 MHz pour 720p)
- Compteurs 12 bits (support jusqu'√† 4096 pixels/lignes)
- Reset asynchrone

### üíª **Code √† D√©velopper**

```verilog
module pixel_counters (
    input wire        pixel_clk,      // Horloge pixel
    input wire        rst_n,          // Reset actif bas
    input wire [11:0] h_total,        // Total horizontal (ex: 1650)
    input wire [11:0] v_total,        // Total vertical (ex: 750)
    output reg [11:0] h_count,        // Compteur horizontal
    output reg [11:0] v_count,        // Compteur vertical
    output wire       frame_start     // Pulse d√©but de trame
);

// √Ä COMPL√âTER :
// 1. Compteur horizontal qui se remet √† 0 quand il atteint h_total-1
// 2. Compteur vertical qui s'incr√©mente √† chaque fin de ligne
// 3. Signal frame_start quand les deux compteurs sont √† 0

endmodule
```

### ‚úÖ **Tests √† R√©aliser**
1. Anti-rebond des boutons (v√©rifier avec LED)
2. Navigation dans tous les menus
3. Modification des param√®tres
4. Affichage OSD √† l'√©cran
5. Contr√¥le en temps r√©el avec potentiom√®tres

### üéÆ **Interface Utilisateur**
```
[MODE] - Changer de menu
[UP]   - Augmenter valeur
[DOWN] - Diminuer valeur  
[SEL]  - Valider/Entrer dans sous-menu

Menu Principal:
‚îú‚îÄ‚îÄ PATTERN (motifs)
‚îú‚îÄ‚îÄ ANIMATION (mouvement)  
‚îú‚îÄ‚îÄ COLOR (couleurs)
‚îú‚îÄ‚îÄ RESOLUTION (formats)
‚îî‚îÄ‚îÄ SYSTEM (r√©glages)
```

---

## Exercice 10 : Module Complet Int√©gr√© {#exercice10}

### üéØ **Objectif**
Int√©grer tous les modules pr√©c√©dents dans un syst√®me vid√©o complet.

### üìö **Th√©orie**
L'int√©gration syst√®me n√©cessite :
- **Gestion des horloges** : PLL, division, distribution
- **Pipeline des donn√©es** : synchronisation multi-√©tages
- **Gestion des domaines** : horloges diff√©rentes
- **Debug et monitoring** : signaux de test internes

### üìã **Cahier des Charges**
- Module : `complete_video_system`
- Int√©gration de tous les exercices 1-9
- Interface HDMI compl√®te
- Contr√¥le utilisateur complet
- Monitoring et debug

### üíª **Code √† D√©velopper**

```verilog
module complete_video_system (
    // Horloges et reset
    input wire        clk_27mhz,        // Horloge d'entr√©e
    input wire        rst_n,            // Reset syst√®me
    
    // Interface utilisateur
    input wire        btn_mode,
    input wire        btn_up,
    input wire        btn_down,
    input wire        btn_select,
    input wire [7:0]  pot_brightness,
    input wire [7:0]  pot_speed,
    
    // Sorties HDMI
    output wire       tmds_clk_p,
    output wire       tmds_clk_n,
    output wire [2:0] tmds_data_p,
    output wire [2:0] tmds_data_n,
    
    // Debug et monitoring
    output wire [7:0] debug_leds,
    output wire       debug_hsync,
    output wire       debug_vsync,
    output wire       debug_de
);

// === D√âCLARATION DES SIGNAUX INTERNES ===

// Horloges g√©n√©r√©es
wire pixel_clk;
wire serial_clk;  
wire pll_locked;

// Compteurs de pixels
wire [11:0] h_count;
wire [11:0] v_count;
wire        frame_start;

// Signaux de synchronisation
wire hsync;
wire vsync;
wire data_enable;

// Param√®tres de r√©solution
wire [11:0] h_total, h_sync_width, h_back_porch, h_active;
wire [11:0] v_total, v_sync_width, v_back_porch, v_active;
wire        h_sync_pol, v_sync_pol;

// Param√®tres de contr√¥le
wire [2:0]  pattern_mode;
wire [2:0]  anim_mode;
wire [7:0]  brightness;
wire [7:0]  anim_speed;
wire [1:0]  resolution;
wire [7:0]  fg_color_r, fg_color_g, fg_color_b;

// Position et param√®tres d'animation
wire [11:0] obj_x, obj_y, obj_size;
wire [7:0]  obj_angle;

// Donn√©es pixel RGB
wire [7:0] pixel_r, pixel_g, pixel_b;

// Donn√©es TMDS
wire [9:0] tmds_r, tmds_g, tmds_b;

// === G√âN√âRATION DES HORLOGES ===

// PLL principal : 27MHz ‚Üí pixel_clk + serial_clk
video_pll u_pll (
    .clk_in(clk_27mhz),
    .rst_n(rst_n),
    .resolution(resolution),
    .pixel_clk(pixel_clk),
    .serial_clk(serial_clk),
    .locked(pll_locked)
);

// Reset synchronis√© avec PLL
wire system_rst_n = rst_n & pll_locked;

// === CONTR√îLEUR DE R√âSOLUTION ===

multi_resolution_controller u_res_ctrl (
    .resolution_mode(resolution),
    .h_total(h_total),
    .h_sync(h_sync_width),
    .h_back_porch(h_back_porch),
    .h_active(h_active),
    .v_total(v_total),
    .v_sync(v_sync_width),
    .v_back_porch(v_back_porch),
    .v_active(v_active),
    .h_sync_pol(h_sync_pol),
    .v_sync_pol(v_sync_pol)
);

// === COMPTEURS DE PIXELS ===

pixel_counters u_counters (
    .pixel_clk(pixel_clk),
    .rst_n(system_rst_n),
    .h_total(h_total),
    .v_total(v_total),
    .h_count(h_count),
    .v_count(v_count),
    .frame_start(frame_start)
);

// === G√âN√âRATION SYNCHRONISATIONS ===

sync_generator u_sync_gen (
    .pixel_clk(pixel_clk),
    .rst_n(system_rst_n),
    .h_count(h_count),
    .v_count(v_count),
    .h_sync_width(h_sync_width),
    .v_sync_width(v_sync_width),
    .h_sync_pol(h_sync_pol),
    .v_sync_pol(v_sync_pol),
    .hsync(hsync),
    .vsync(vsync)
);

// === DATA ENABLE ===

data_enable_generator u_de_gen (
    .pixel_clk(pixel_clk),
    .rst_n(system_rst_n),
    .h_count(h_count),
    .v_count(v_count),
    .h_sync_width(h_sync_width),
    .h_back_porch(h_back_porch),
    .h_active(h_active),
    .v_sync_width(v_sync_width),
    .v_back_porch(v_back_porch),
    .v_active(v_active),
    .de_delay(4'd3),  // Pipeline TMDS
    .data_enable(data_enable)
);

// === CONTR√îLEUR D'ANIMATION ===

animation_controller u_anim_ctrl (
    .pixel_clk(pixel_clk),
    .rst_n(system_rst_n),
    .frame_sync(frame_start),
    .screen_width(h_active),
    .screen_height(v_active),
    .anim_mode(anim_mode),
    .speed(anim_speed),
    .obj_x(obj_x),
    .obj_y(obj_y),
    .obj_size(obj_size),
    .obj_angle(obj_angle)
);

// === G√âN√âRATEUR DE MOTIFS ===

// Pipeline des compteurs pour synchronisation
reg [11:0] h_count_d1, h_count_d2, h_count_d3;
reg [11:0] v_count_d1, v_count_d2, v_count_d3;
reg        data_enable_d1, data_enable_d2;

always @(posedge pixel_clk) begin
    // Pipeline √©tage 1
    h_count_d1 <= h_count;
    v_count_d1 <= v_count;
    data_enable_d1 <= data_enable;
    
    // Pipeline √©tage 2
    h_count_d2 <= h_count_d1;
    v_count_d2 <= v_count_d1;
    data_enable_d2 <= data_enable_d1;
    
    // Pipeline √©tage 3
    h_count_d3 <= h_count_d2;
    v_count_d3 <= v_count_d2;
end

// G√©n√©rateur combin√© motifs + g√©om√©trie
combined_pattern_generator u_pattern_gen (
    .pixel_clk(pixel_clk),
    .rst_n(system_rst_n),
    .h_count(h_count_d2),
    .v_count(v_count_d2),
    .data_enable(data_enable_d2),
    .pattern_mode(pattern_mode),
    .h_active(h_active),
    .v_active(v_active),
    // Param√®tres animation
    .obj_x(obj_x),
    .obj_y(obj_y),
    .obj_size(obj_size),
    // Couleurs
    .fg_color_r(fg_color_r),
    .fg_color_g(fg_color_g),
    .fg_color_b(fg_color_b),
    .brightness(brightness),
    // Sortie
    .pixel_r(pixel_r),
    .pixel_g(pixel_g),
    .pixel_b(pixel_b)
);

// === ENCODEURS TMDS ===

tmds_encoder u_tmds_r (
    .pixel_clk(pixel_clk),
    .rst_n(system_rst_n),
    .data_in(pixel_r),
    .data_enable(data_enable_d2),
    .control_bit0(1'b0),
    .control_bit1(1'b0),
    .tmds_out(tmds_r)
);

tmds_encoder u_tmds_g (
    .pixel_clk(pixel_clk),
    .rst_n(system_rst_n),
    .data_in(pixel_g),
    .data_enable(data_enable_d2),
    .control_bit0(1'b0),
    .control_bit1(1'b0),
    .tmds_out(tmds_g)
);

tmds_encoder u_tmds_b (
    .pixel_clk(pixel_clk),
    .rst_n(system_rst_n),
    .data_in(pixel_b),
    .data_enable(data_enable_d2),
    .control_bit0(hsync),     // C0 = HSYNC
    .control_bit1(vsync),     // C1 = VSYNC
    .tmds_out(tmds_b)
);

// === S√âRIALISEUR TMDS ===

tmds_serializer u_serializer (
    .pixel_clk(pixel_clk),
    .serial_clk(serial_clk),
    .rst_n(system_rst_n),
    .tmds_data_r(tmds_r),
    .tmds_data_g(tmds_g),
    .tmds_data_b(tmds_b),
    .tmds_clk_p(tmds_clk_p),
    .tmds_clk_n(tmds_clk_n),
    .tmds_data_p(tmds_data_p),
    .tmds_data_n(tmds_data_n)
);

// === INTERFACE DE CONTR√îLE ===

video_control_interface u_ctrl (
    .clk(clk_27mhz),  // Domaine d'horloge s√©par√©
    .rst_n(rst_n),
    .btn_mode(btn_mode),
    .btn_up(btn_up),
    .btn_down(btn_down),
    .btn_select(btn_select),
    .pot_brightness(pot_brightness),
    .pot_speed(pot_speed),
    .uart_rx(1'b1),  // Non utilis√©
    .uart_tx(),      // Non utilis√©
    // Sorties
    .pattern_mode(pattern_mode),
    .anim_mode(anim_mode),
    .brightness(brightness),
    .anim_speed(anim_speed),
    .resolution(resolution),
    .fg_color_r(fg_color_r),
    .fg_color_g(fg_color_g),
    .fg_color_b(fg_color_b),
    // OSD (future extension)
    .osd_enable(),
    .osd_text_line1(),
    .osd_text_line2()
);

// === DEBUG ET MONITORING ===

// LEDs de statut
assign debug_leds = {
    2'b00,              // Bits 7:6 - r√©serv√©s
    resolution,         // Bits 5:4 - mode r√©solution
    pattern_mode[2:1],  // Bits 3:2 - mode motif
    pll_locked,         // Bit 1 - PLL verrouill√©
    frame_start         // Bit 0 - d√©but de trame
};

// Signaux de debug
assign debug_hsync = hsync;
assign debug_vsync = vsync;
assign debug_de = data_enable;

endmodule

// === MODULES SUPPL√âMENTAIRES N√âCESSAIRES ===

// Module PLL adaptatif
module video_pll (
    input wire       clk_in,
    input wire       rst_n,
    input wire [1:0] resolution,
    output reg       pixel_clk,
    output reg       serial_clk,
    output reg       locked
);

// √Ä impl√©menter selon le FPGA cible
// Gowin, Xilinx, Altera ont des primitives diff√©rentes

endmodule

// Module s√©rialiseur TMDS
module tmds_serializer (
    input wire        pixel_clk,
    input wire        serial_clk,
    input wire        rst_n,
    input wire [9:0]  tmds_data_r,
    input wire [9:0]  tmds_data_g,
    input wire [9:0]  tmds_data_b,
    output wire       tmds_clk_p,
    output wire       tmds_clk_n,
    output wire [2:0] tmds_data_p,
    output wire [2:0] tmds_data_n
);

// √Ä impl√©menter avec les primitives SERDES du FPGA

endmodule

// Module g√©n√©rateur combin√©
module combined_pattern_generator (
    input wire        pixel_clk,
    input wire        rst_n,
    input wire [11:0] h_count,
    input wire [11:0] v_count,
    input wire        data_enable,
    input wire [2:0]  pattern_mode,
    input wire [11:0] h_active,
    input wire [11:0] v_active,
    input wire [11:0] obj_x,
    input wire [11:0] obj_y,
    input wire [11:0] obj_size,
    input wire [7:0]  fg_color_r,
    input wire [7:0]  fg_color_g,
    input wire [7:0]  fg_color_b,
    input wire [7:0]  brightness,
    output reg [7:0]  pixel_r,
    output reg [7:0]  pixel_g,
    output reg [7:0]  pixel_b
);

// Combinaison des g√©n√©rateurs des exercices 4 et 5
// √Ä impl√©menter en combinant les modules pr√©c√©dents

endmodule
```

### ‚úÖ **Tests √† R√©aliser**
1. **Test de base** : Affichage simple 720p
2. **Test multi-r√©solution** : Commutation VGA/SVGA/720p
3. **Test motifs** : Tous les modes de pattern
4. **Test animation** : Mouvement fluide
5. **Test interface** : Contr√¥le temps r√©el
6. **Test performance** : Utilisation ressources FPGA
7. **Test timing** : Violations de setup/hold
8. **Test compatibilit√©** : Diff√©rents √©crans HDMI

### üîß **Optimisations Avanc√©es**

#### 1. Pipeline Performance
```verilog
// Pipeline 5 √©tages pour haute fr√©quence
reg [7:0] pixel_r_pipe [0:4];
reg [7:0] pixel_g_pipe [0:4];  
reg [7:0] pixel_b_pipe [0:4];

genvar i;
generate
    for (i=0; i<4; i=i+1) begin : pipeline_loop
        always @(posedge pixel_clk) begin
            pixel_r_pipe[i+1] <= pixel_r_pipe[i];
            pixel_g_pipe[i+1] <= pixel_g_pipe[i];
            pixel_b_pipe[i+1] <= pixel_b_pipe[i];
        end
    end
endgenerate
```

#### 2. R√©duction des Ressources
```verilog
// Partage des multiplicateurs
reg [7:0] mult_a, mult_b;
wire [15:0] mult_result;

mult_shared u_mult (
    .clk(pixel_clk),
    .a(mult_a),
    .b(mult_b),
    .result(mult_result)
);

// Time-multiplexing des calculs
always @(posedge pixel_clk) begin
    case (mult_phase)
        0: begin mult_a <= obj_x; mult_b <= sine_lut; end
        1: begin mult_a <= obj_y; mult_b <= cosine_lut; end
        // ...
    endcase
end
```

### üìä **M√©triques de Performance**

| R√©solution | Pixel Clock | Bandwidth | LUT Usage | FF Usage | BRAM Usage |
|-----------|-------------|-----------|-----------|----------|------------|
| VGA       | 25.2 MHz    | 76 MB/s   | ~2000     | ~1500    | 2-4        |
| SVGA      | 40 MHz      | 120 MB/s  | ~2500     | ~1800    | 2-4        |
| 720p      | 74.25 MHz   | 222 MB/s  | ~3000     | ~2200    | 4-8        |
| 1080p     | 148.5 MHz   | 445 MB/s  | ~3500     | ~2800    | 8-16       |

### üöÄ **Extensions Futures**

#### 1. Support Audio HDMI
- Int√©gration I2S
- Packets audio dans blanking
- Synchronisation A/V

#### 2. Framebuffer DDR
- Contr√¥leur m√©moire
- Double buffering
- Acc√©l√©ration graphique

#### 3. Interface r√©seau
- Streaming vid√©o IP
- Contr√¥le web
- Mise √† jour OTA

## üéì **Conclusion des Exercices**

F√©licitations ! Vous avez maintenant cr√©√© un syst√®me vid√©o HDMI complet de A √† Z. Cette s√©rie d'exercices vous a permis de ma√Ætriser :

### **Comp√©tences Acquises**
‚úÖ G√©n√©ration des signaux de timing vid√©o
‚úÖ Cr√©ation de motifs et animations
‚úÖ Encodage TMDS pour HDMI  
‚úÖ Architecture pipeline haute performance
‚úÖ Interface utilisateur temps r√©el
‚úÖ Int√©gration syst√®me complexe
‚úÖ Optimisation et debug FPGA

### **Prochaines √âtapes**
1. **Portage** : Adapter √† votre FPGA (Xilinx, Altera, Lattice)
2. **Optimisation** : Performance et utilisation ressources
3. **Extensions** : Audio, m√©moire, r√©seau
4. **Projets** : Oscilloscope, analyseur, console de jeu

### **Ressources pour Aller Plus Loin**
- **HDMI 2.0 Spec** : Support 4K et HDR
- **DisplayPort** : Alternative √† HDMI
- **Video over IP** : Streaming r√©seau
- **GPU Architecture** : Acc√©l√©ration graphique

Vous avez maintenant toutes les bases pour cr√©er vos propres projets vid√©o innovants ! üöÄ
```

### ‚úÖ **Tests √† R√©aliser**
1. V√©rifier que h_count va de 0 √† h_total-1
2. V√©rifier que v_count s'incr√©mente correctement
3. Tester le signal frame_start
4. Simuler avec h_total=10, v_total=5 pour validation

### üéÅ **Solution Type**
```verilog
// Compteur horizontal
always @(posedge pixel_clk or negedge rst_n) begin
    if (!rst_n)
        h_count <= 12'd0;
    else if (h_count >= h_total - 1'b1)
        h_count <= 12'd0;
    else
        h_count <= h_count + 1'b1;
end

// Compteur vertical  
always @(posedge pixel_clk or negedge rst_n) begin
    if (!rst_n)
        v_count <= 12'd0;
    else if ((v_count >= v_total - 1'b1) && (h_count >= h_total - 1'b1))
        v_count <= 12'd0;
    else if (h_count >= h_total - 1'b1)
        v_count <= v_count + 1'b1;
end

assign frame_start = (h_count == 12'd0) && (v_count == 12'd0);
```

---

## Exercice 2 : G√©n√©ration des Signaux de Synchronisation {#exercice2}

### üéØ **Objectif**
G√©n√©rer les signaux de synchronisation HSYNC et VSYNC selon le standard vid√©o.

### üìö **Th√©orie**
Les signaux de sync d√©limitent les zones de l'√©cran :
- **HSYNC** : synchronisation horizontale (fin de ligne)
- **VSYNC** : synchronisation verticale (fin d'image)
- **Polarit√©** : peut √™tre positive ou n√©gative selon le standard

### üìã **Cahier des Charges**
- Module : `sync_generator`
- Utiliser les compteurs de l'exercice 1
- Configurable : dur√©e des impulsions, polarit√©
- Support des standards VGA, SVGA, 720p, 1080p

### üíª **Code √† D√©velopper**

```verilog
module sync_generator (
    input wire        pixel_clk,
    input wire        rst_n,
    input wire [11:0] h_count,        // Depuis exercice 1
    input wire [11:0] v_count,        // Depuis exercice 1
    input wire [11:0] h_sync_width,   // Largeur pulse H (ex: 40)
    input wire [11:0] v_sync_width,   // Largeur pulse V (ex: 5)
    input wire        h_sync_pol,     // Polarit√© H (1=positive)
    input wire        v_sync_pol,     // Polarit√© V (1=positive)
    output wire       hsync,          // Signal HSYNC
    output wire       vsync           // Signal VSYNC
);

// √Ä COMPL√âTER :
// 1. G√©n√©rer hsync quand h_count < h_sync_width
// 2. G√©n√©rer vsync quand v_count < v_sync_width  
// 3. Appliquer la polarit√© (inverser si pol=0)

endmodule
```

### ‚úÖ **Tests √† R√©aliser**
1. Tester avec les timings 720p :
   - h_sync_width = 40
   - v_sync_width = 5
2. V√©rifier les deux polarit√©s
3. Mesurer la dur√©e des impulsions
4. V√©rifier la fr√©quence de r√©p√©tition

### üßÆ **Calculs de R√©f√©rence (720p)**
- Fr√©quence ligne : 74.25MHz / 1650 = 45 kHz
- Fr√©quence image : 45kHz / 750 = 60 Hz
- Dur√©e HSYNC : 40 / 74.25MHz = 539 ns

---

## Exercice 3 : Zone Active et Data Enable {#exercice3}

### üéØ **Objectif**
Cr√©er le signal DATA_ENABLE qui indique quand les pixels sont visibles √† l'√©cran.

### üìö **Th√©orie**
Le signal Data Enable (DE) est haut uniquement dans la zone visible de l'√©cran :
- **Front Porch** : zone apr√®s les donn√©es, avant sync
- **Sync** : impulsion de synchronisation  
- **Back Porch** : zone apr√®s sync, avant donn√©es
- **Active** : zone visible (DE = 1)

### üìã **Cahier des Charges**
- Module : `data_enable_generator`
- Signal DE pr√©cis dans la zone active
- Prise en compte des porches avant/arri√®re
- D√©lais configurables pour compensation

### üíª **Code √† D√©velopper**

```verilog
module data_enable_generator (
    input wire        pixel_clk,
    input wire        rst_n,
    input wire [11:0] h_count,
    input wire [11:0] v_count,
    input wire [11:0] h_sync_width,   // 40 pour 720p
    input wire [11:0] h_back_porch,   // 220 pour 720p
    input wire [11:0] h_active,       // 1280 pour 720p
    input wire [11:0] v_sync_width,   // 5 pour 720p
    input wire [11:0] v_back_porch,   // 20 pour 720p
    input wire [11:0] v_active,       // 720 pour 720p
    input wire [3:0]  de_delay,       // D√©lai pipeline (0-15)
    output reg        data_enable     // Signal DE
);

// √Ä COMPL√âTER :
// 1. Calculer zone active horizontale
// 2. Calculer zone active verticale
// 3. DE = zone_h_active ET zone_v_active
// 4. Ajouter le d√©lai pipeline avec shift register

wire h_active_zone = (h_count >= (h_sync_width + h_back_porch)) && 
                     (h_count < (h_sync_width + h_back_porch + h_active));

// ... √Ä compl√©ter

endmodule
```

### ‚úÖ **Tests √† R√©aliser**
1. V√©rifier les bornes de la zone active
2. Tester le d√©lai pipeline (important pour TMDS)
3. Compter le nombre de pixels DE=1 par ligne
4. Compter le nombre de lignes DE=1 par image

### üìä **Valeurs de Test (720p)**
- Zone H active : pixels 260 √† 1539 (1280 pixels)
- Zone V active : lignes 25 √† 744 (720 lignes)
- Total pixels actifs : 1280 √ó 720 = 921,600

---

## Exercice 4 : G√©n√©rateur de Couleurs Simples {#exercice4}

### üéØ **Objectif**
Cr√©er un g√©n√©rateur de couleurs et motifs de base pour tester l'affichage.

### üìö **Th√©orie**
Les couleurs vid√©o sont cod√©es en RGB :
- **R, G, B** : 8 bits chacun (0-255)
- **Couleurs primaires** : Rouge (255,0,0), Vert (0,255,0), Bleu (0,0,255)
- **Couleurs secondaires** : Jaune (255,255,0), Magenta (255,0,255), Cyan (0,255,255)

### üìã **Cahier des Charges**
- Module : `color_generator`
- Modes : couleur unie, barres color√©es, damier
- Configurable par param√®tres d'entr√©e
- Synchronis√© avec data_enable

### üíª **Code √† D√©velopper**

```verilog
module color_generator (
    input wire        pixel_clk,
    input wire        rst_n,
    input wire [11:0] h_count,
    input wire [11:0] v_count,
    input wire        data_enable,
    input wire [2:0]  pattern_mode,   // Mode de motif
    input wire [7:0]  solid_r,        // Rouge uni
    input wire [7:0]  solid_g,        // Vert uni  
    input wire [7:0]  solid_b,        // Bleu uni
    input wire [11:0] h_active,       // Largeur active
    output reg [7:0]  pixel_r,        // Sortie rouge
    output reg [7:0]  pixel_g,        // Sortie verte
    output reg [7:0]  pixel_b         // Sortie bleue
);

// Param√®tres des modes
localparam MODE_BLACK      = 3'd0;
localparam MODE_SOLID      = 3'd1;
localparam MODE_COLOR_BARS = 3'd2;
localparam MODE_CHECKERS   = 3'd3;
localparam MODE_GRADIENT   = 3'd4;

// √Ä COMPL√âTER :
// 1. Mode couleur unie
// 2. Mode barres color√©es (8 couleurs)
// 3. Mode damier (carreaux 32x32)
// 4. Mode d√©grad√© horizontal
// 5. Sortir noir si data_enable = 0

endmodule
```

### ‚úÖ **Tests √† R√©aliser**
1. Mode noir : tout √† z√©ro
2. Mode couleur unie : couleur constante
3. Mode barres : 8 bandes de couleurs diff√©rentes
4. Mode damier : alternance noir/blanc
5. V√©rifier que DE=0 ‚Üí sortie noire

### üé® **Couleurs de R√©f√©rence (Barres)**
```verilog
// 8 couleurs standards de test
localparam WHITE   = 24'hFFFFFF;
localparam YELLOW  = 24'hFFFF00;
localparam CYAN    = 24'h00FFFF;
localparam GREEN   = 24'h00FF00;
localparam MAGENTA = 24'hFF00FF;
localparam RED     = 24'hFF0000;
localparam BLUE    = 24'h0000FF;
localparam BLACK   = 24'h000000;
```

---

## Exercice 5 : Motifs G√©om√©triques {#exercice5}

### üéØ **Objectif**
Cr√©er des g√©n√©rateurs de motifs g√©om√©triques plus complexes.

### üìö **Th√©orie**
Les motifs g√©om√©triques n√©cessitent des calculs de distance et d'appartenance :
- **Cercle** : (x-cx)¬≤ + (y-cy)¬≤ ‚â§ r¬≤
- **Rectangle** : x1 ‚â§ x ‚â§ x2 ET y1 ‚â§ y ‚â§ y2
- **Ligne** : √©quation y = ax + b

### üìã **Cahier des Charges**
- Module : `geometric_patterns`
- Motifs : cercle, rectangle, grille, croix
- Param√®tres configurables (position, taille, couleur)
- Optimis√© pour la synth√®se FPGA

### üíª **Code √† D√©velopper**

```verilog
module geometric_patterns (
    input wire        pixel_clk,
    input wire        rst_n,
    input wire [11:0] h_count,
    input wire [11:0] v_count,
    input wire        data_enable,
    input wire [2:0]  pattern_select,
    // Param√®tres configurables
    input wire [11:0] center_x,       // Centre X
    input wire [11:0] center_y,       // Centre Y
    input wire [11:0] radius,         // Rayon/largeur
    input wire [7:0]  fg_color_r,     // Couleur premier plan
    input wire [7:0]  fg_color_g,
    input wire [7:0]  fg_color_b,
    input wire [7:0]  bg_color_r,     // Couleur arri√®re-plan
    input wire [7:0]  bg_color_g,
    input wire [7:0]  bg_color_b,
    output reg [7:0]  pixel_r,
    output reg [7:0]  pixel_g,
    output reg [7:0]  pixel_b
);

localparam PATTERN_CIRCLE    = 3'd0;
localparam PATTERN_SQUARE    = 3'd1;
localparam PATTERN_CROSS     = 3'd2;
localparam PATTERN_GRID      = 3'd3;

// √Ä COMPL√âTER :
// 1. Fonction cercle (approximation sans multiplication)
// 2. Fonction carr√©
// 3. Fonction croix (lignes H et V)
// 4. Fonction grille (lignes multiples)

// Astuce : Utiliser des comparaisons au lieu de multiplications
// |x-cx| + |y-cy| ‚â§ r (approximation cercle ‚Üí losange)

endmodule
```

### ‚úÖ **Tests √† R√©aliser**
1. Cercle centr√© √† l'√©cran
2. Carr√© de diff√©rentes tailles
3. Croix centr√©e
4. Grille 16x16 pixels
5. Test des couleurs premier/arri√®re-plan

### üîß **Optimisations FPGA**
```verilog
// √âviter les multiplications co√ªteuses
// Au lieu de : distance¬≤ = (x-cx)¬≤ + (y-cy)¬≤
// Utiliser : distance = |x-cx| + |y-cy| (Manhattan)

wire [11:0] dx = (h_count > center_x) ? 
                 (h_count - center_x) : (center_x - h_count);
wire [11:0] dy = (v_count > center_y) ? 
                 (v_count - center_y) : (center_y - v_count);
wire in_circle = (dx + dy) <= radius;
```

---

## Exercice 6 : Animation et Mouvement {#exercice6}

### üéØ **Objectif**
Ajouter le mouvement et l'animation aux motifs g√©n√©r√©s.

### üìö **Th√©orie**
L'animation se base sur la variation de param√®tres dans le temps :
- **Compteur de trames** : incr√©mente √† chaque image
- **Mouvement lin√©aire** : position = vitesse √ó temps
- **Mouvement rebond** : inversion de direction aux bords
- **Mouvement rotatoire** : angle = vitesse_angulaire √ó temps

### üìã **Cahier des Charges**
- Module : `animation_controller`
- Types : translation, rotation, rebond, zoom
- Vitesses configurables
- D√©tection des collisions avec les bords

### üíª **Code √† D√©velopper**

```verilog
module animation_controller (
    input wire        pixel_clk,
    input wire        rst_n,
    input wire        frame_sync,     // Pulse d√©but de trame
    input wire [11:0] screen_width,   // 1280 pour 720p
    input wire [11:0] screen_height,  // 720 pour 720p
    input wire [2:0]  anim_mode,      // Type d'animation
    input wire [7:0]  speed,          // Vitesse (1-255)
    output reg [11:0] obj_x,          // Position X objet
    output reg [11:0] obj_y,          // Position Y objet
    output reg [11:0] obj_size,       // Taille objet
    output reg [7:0]  obj_angle       // Angle rotation
);

localparam ANIM_STATIC     = 3'd0;
localparam ANIM_LINEAR_X   = 3'd1;
localparam ANIM_LINEAR_Y   = 3'd2;
localparam ANIM_BOUNCE     = 3'd3;
localparam ANIM_CIRCULAR   = 3'd4;
localparam ANIM_ZOOM       = 3'd5;

// Variables internes
reg [31:0] frame_counter;
reg [11:0] velocity_x, velocity_y;
reg        direction_x, direction_y;

// √Ä COMPL√âTER :
// 1. Compteur de trames
// 2. Mise √† jour position selon le mode
// 3. D√©tection rebond aux bords
// 4. Mouvement circulaire (LUT sinus)

always @(posedge pixel_clk or negedge rst_n) begin
    if (!rst_n) begin
        frame_counter <= 32'd0;
        obj_x <= screen_width >> 1;   // Centre
        obj_y <= screen_height >> 1;
        // ... initialisation
    end else if (frame_sync) begin
        frame_counter <= frame_counter + 1'b1;
        
        case (anim_mode)
            ANIM_LINEAR_X: begin
                // √Ä COMPL√âTER
            end
            ANIM_BOUNCE: begin
                // √Ä COMPL√âTER : rebond
            end
            // ... autres modes
        endcase
    end
end

endmodule
```

### ‚úÖ **Tests √† R√©aliser**
1. Mouvement horizontal lin√©aire
2. Rebond sur les bords verticaux
3. Mouvement circulaire
4. Zoom in/out
5. V√©rifier la fluidit√© (60 FPS)

### üìê **Tables de Sinus (LUT)**
```verilog
// Approximation sinus par LUT 64 points
reg [7:0] sin_lut [0:63];
initial begin
    sin_lut[0]  = 8'd128;  // sin(0¬∞) + 128
    sin_lut[16] = 8'd255;  // sin(90¬∞) + 128
    sin_lut[32] = 8'd128;  // sin(180¬∞) + 128
    sin_lut[48] = 8'd0;    // sin(270¬∞) + 128
    // ... autres valeurs
end
```

---

## Exercice 7 : Gestion Multi-R√©solution {#exercice7}

### üéØ **Objectif**
Cr√©er un module configurable supportant diff√©rentes r√©solutions vid√©o.

### üìö **Th√©orie**
Chaque r√©solution a ses propres timings :
- **VGA** : 640√ó480 @ 60Hz, pixel_clk = 25.175 MHz
- **SVGA** : 800√ó600 @ 60Hz, pixel_clk = 40 MHz  
- **720p** : 1280√ó720 @ 60Hz, pixel_clk = 74.25 MHz
- **1080p** : 1920√ó1080 @ 60Hz, pixel_clk = 148.5 MHz

### üìã **Cahier des Charges**
- Module : `multi_resolution_controller`
- Support VGA, SVGA, 720p, 1080p
- S√©lection par param√®tre d'entr√©e
- Adaptation automatique des motifs

### üíª **Code √† D√©velopper**

```verilog
module multi_resolution_controller (
    input wire [1:0]  resolution_mode, // 00=VGA, 01=SVGA, 10=720p, 11=1080p
    output reg [11:0] h_total,
    output reg [11:0] h_sync,
    output reg [11:0] h_back_porch,
    output reg [11:0] h_active,
    output reg [11:0] v_total,
    output reg [11:0] v_sync,
    output reg [11:0] v_back_porch,
    output reg [11:0] v_active,
    output reg        h_sync_pol,
    output reg        v_sync_pol
);

localparam RES_VGA   = 2'b00;
localparam RES_SVGA  = 2'b01;
localparam RES_720P  = 2'b10;
localparam RES_1080P = 2'b11;

// √Ä COMPL√âTER : Table des timings
always @(*) begin
    case (resolution_mode)
        RES_VGA: begin
            h_total      = 12'd800;   // Total H
            h_sync       = 12'd96;    // Sync H
            h_back_porch = 12'd48;    // Back porch H
            h_active     = 12'd640;   // Active H
            v_total      = 12'd525;   // Total V
            // ... √† compl√©ter
        end
        RES_720P: begin
            h_total      = 12'd1650;
            h_sync       = 12'd40;
            h_back_porch = 12'd220;
            h_active     = 12'd1280;
            // ... √† compl√©ter
        end
        // ... autres r√©solutions
    endcase
end

endmodule
```

### ‚úÖ **Tests √† R√©aliser**
1. Commutation entre r√©solutions
2. V√©rification des fr√©quences de sortie
3. Adaptation des motifs √† la r√©solution
4. Test de tous les modes

### üìä **Table des Timings de R√©f√©rence**

| R√©solution | H_total | H_sync | H_bp | H_active | V_total | V_sync | V_bp | V_active | Pixel_CLK |
|-----------|---------|--------|------|----------|---------|--------|------|----------|-----------|
| VGA       | 800     | 96     | 48   | 640      | 525     | 2      | 33   | 480      | 25.175    |
| SVGA      | 1056    | 128    | 88   | 800      | 628     | 4      | 23   | 600      | 40        |
| 720p      | 1650    | 40     | 220  | 1280     | 750     | 5      | 20   | 720      | 74.25     |
| 1080p     | 2200    | 44     | 148  | 1920     | 1125    | 5      | 36   | 1080     | 148.5     |

---

## Exercice 8 : Encodeur TMDS Basique {#exercice8}

### üéØ **Objectif**
Comprendre et impl√©menter l'encodage TMDS pour la transmission HDMI.

### üìö **Th√©orie**
Le TMDS (Transition-Minimized Differential Signaling) :
- **8 bits ‚Üí 10 bits** : Chaque octet RGB devient 10 bits
- **R√©duction transitions** : Minimise l'EMI
- **√âquilibrage DC** : Balance les 1 et les 0
- **3 canaux** : Rouge, Vert, Bleu + Horloge

### üìã **Cahier des Charges**
- Module : `tmds_encoder`
- Encodage 8b/10b standard HDMI
- √âquilibrage DC automatique
- Pipeline pour performance

### üíª **Code √† D√©velopper**

```verilog
module tmds_encoder (
    input wire       pixel_clk,
    input wire       rst_n,
    input wire [7:0] data_in,      // Donn√©es 8 bits
    input wire       data_enable,   // DE
    input wire       control_bit0,  // C0 (HSYNC pour canal bleu)
    input wire       control_bit1,  // C1 (VSYNC pour canal bleu)
    output reg [9:0] tmds_out      // Sortie 10 bits
);

// Variables internes pour √©quilibrage DC
reg signed [4:0] dc_balance;  // Balance DC (-16 to +16)
reg [8:0] q_m;               // Donn√©es apr√®s minimisation
reg [3:0] n1_q_m, n0_q_m;   // Nombre de 1 et 0 dans q_m

// √Ä COMPL√âTER :
// 1. √âtape 1 : Minimisation des transitions (XOR/XNOR)
// 2. √âtape 2 : √âquilibrage DC 
// 3. √âtape 3 : Gestion des signaux de contr√¥le

// √âtape 1 : Minimisation transitions
wire [3:0] n1_data = data_in[0] + data_in[1] + data_in[2] + data_in[3] +
                     data_in[4] + data_in[5] + data_in[6] + data_in[7];

always @(*) begin
    if (n1_data > 4 || (n1_data == 4 && data_in[0] == 0)) begin
        // Utiliser XNOR
        q_m[0] = data_in[0];
        q_m[1] = q_m[0] ~^ data_in[1];
        q_m[2] = q_m[1] ~^ data_in[2];
        // ... √† compl√©ter
        q_m[8] = 1'b0;
    end else begin
        // Utiliser XOR
        q_m[0] = data_in[0];
        q_m[1] = q_m[0] ^ data_in[1];
        // ... √† compl√©ter
        q_m[8] = 1'b1;
    end
end

// √Ä COMPL√âTER : √âtapes 2 et 3

endmodule
```

### ‚úÖ **Tests √† R√©aliser**
1. Test avec donn√©es constantes (0x00, 0xFF)
2. V√©rification de l'√©quilibrage DC
3. Test des signaux de contr√¥le
4. Validation avec analyseur HDMI

### üîç **Signaux de Contr√¥le TMDS**
```verilog
// Pendant data_enable = 0
case ({control_bit1, control_bit0})
    2'b00: tmds_out = 10'b1101010100;
    2'b01: tmds_out = 10'b0010101011;
    2'b10: tmds_out = 10'b0101010100;
    2'b11: tmds_out = 10'b1010101011;
endcase
```

---

## Exercice 9 : Interface de Contr√¥le {#exercice9}

### üéØ **Objectif**
Cr√©er une interface utilisateur pour contr√¥ler les param√®tres vid√©o.

### üìö **Th√©orie**
Interface de contr√¥le typique :
- **Boutons** : s√©lection mode, navigation menu
- **Potentiom√®tres** : ajustement continu (luminosit√©, vitesse)
- **Display** : affichage des param√®tres (7-segments, LCD)
- **Protocole s√©rie** : contr√¥le depuis PC (UART)

### üìã **Cahier des Charges**
- Module : `video_control_interface`
- 4 boutons : Mode, Up, Down, Select
- 2 potentiom√®tres ADC 8 bits
- Interface UART optionnelle
- Menu OSD (On-Screen Display)

### üíª **Code √† D√©velopper**

```verilog
module video_control_interface (
    input wire        clk,
    input wire        rst_n,
    // Interface boutons (avec anti-rebond)
    input wire        btn_mode,
    input wire        btn_up,
    input wire        btn_down,  
    input wire        btn_select,
    // Interface potentiom√®tres
    input wire [7:0]  pot_brightness,
    input wire [7:0]  pot_speed,
    // Interface UART (optionnel)
    input wire        uart_rx,
    output wire       uart_tx,
    // Param√®tres de sortie
    output reg [2:0]  pattern_mode,
    output reg [2:0]  anim_mode,
    output reg [7:0]  brightness,