\BOOKMARK [1][-]{section.0.1}{Introduzione}{}% 1
\BOOKMARK [1][-]{section.0.2}{Cosa riguarda il corso}{}% 2
\BOOKMARK [0][-]{chapter.1}{Fondamenti di strutturazione}{}% 3
\BOOKMARK [1][-]{section.1.1}{Struttura a livelli}{chapter.1}% 4
\BOOKMARK [1][-]{section.1.2}{Macchine Virtuali}{chapter.1}% 5
\BOOKMARK [2][-]{subsection.1.2.1}{Le Macchine Virtuali}{section.1.2}% 6
\BOOKMARK [2][-]{subsection.1.2.2}{Struttura Interna}{section.1.2}% 7
\BOOKMARK [2][-]{subsection.1.2.3}{Parallelismo}{section.1.2}% 8
\BOOKMARK [2][-]{subsection.1.2.4}{Modelli di Cooperazione}{section.1.2}% 9
\BOOKMARK [1][-]{section.1.3}{Compilazione vs Interpretazione}{chapter.1}% 10
\BOOKMARK [0][-]{chapter.2}{MV0 \205 Hardware}{}% 11
\BOOKMARK [1][-]{section.2.1}{Reti Logiche}{chapter.2}% 12
\BOOKMARK [1][-]{section.2.2}{Reti Combinatorie}{chapter.2}% 13
\BOOKMARK [2][-]{subsection.2.2.1}{Algebra Booleana}{section.2.2}% 14
\BOOKMARK [2][-]{subsection.2.2.2}{Tecnica della Somma di Prodotti, o codifica degli 1}{section.2.2}% 15
\BOOKMARK [2][-]{subsection.2.2.3}{Porte Logiche}{section.2.2}% 16
\BOOKMARK [2][-]{subsection.2.2.4}{Componenti Standard}{section.2.2}% 17
\BOOKMARK [2][-]{subsection.2.2.5}{Ritardo di Stabilizzazione}{section.2.2}% 18
\BOOKMARK [2][-]{subsection.2.2.6}{Registri e memorie}{section.2.2}% 19
\BOOKMARK [1][-]{section.2.3}{Reti Sequenziali}{chapter.2}% 20
\BOOKMARK [2][-]{subsection.2.3.1}{Modello di Mealy}{section.2.3}% 21
\BOOKMARK [2][-]{subsection.2.3.2}{Modello di Moore}{section.2.3}% 22
\BOOKMARK [2][-]{subsection.2.3.3}{Reti Sequenziali di tipo Sincrono}{section.2.3}% 23
\BOOKMARK [2][-]{subsection.2.3.4}{Reti Sequenziali a Componenti Standard}{section.2.3}% 24
\BOOKMARK [0][-]{chapter.3}{MV1 \205 Firmware}{}% 25
\BOOKMARK [1][-]{section.3.1}{Unit\340 Firmware}{chapter.3}% 26
\BOOKMARK [2][-]{subsection.3.1.1}{PC e PO}{section.3.1}% 27
\BOOKMARK [2][-]{subsection.3.1.2}{Procedimento Formale}{section.3.1}% 28
\BOOKMARK [0][-]{chapter.4}{-linguaggio}{}% 29
\BOOKMARK [1][-]{section.4.1}{Istruzioni}{chapter.4}% 30
\BOOKMARK [1][-]{section.4.2}{Ottimizzazione del codice}{chapter.4}% 31
\BOOKMARK [2][-]{subsection.4.2.1}{Condizioni di Bernstein}{section.4.2}% 32
\BOOKMARK [2][-]{subsection.4.2.2}{Variabili di Condizionamento}{section.4.2}% 33
\BOOKMARK [2][-]{subsection.4.2.3}{Tempo medio di elaborazione}{section.4.2}% 34
\BOOKMARK [2][-]{subsection.4.2.4}{Riflessioni finali sull'ottimizzazione}{section.4.2}% 35
\BOOKMARK [1][-]{section.4.3}{Controllo Residuo}{chapter.4}% 36
\BOOKMARK [1][-]{section.4.4}{Comunicazioni}{chapter.4}% 37
\BOOKMARK [2][-]{subsection.4.4.1}{Protocollo a Livelli}{section.4.4}% 38
\BOOKMARK [2][-]{subsection.4.4.2}{Protocollo a Transizione di Livello}{section.4.4}% 39
\BOOKMARK [2][-]{subsection.4.4.3}{Comunicazioni asincrone a n posizioni}{section.4.4}% 40
\BOOKMARK [2][-]{subsection.4.4.4}{Comunicazioni asimmetriche}{section.4.4}% 41
\BOOKMARK [1][-]{section.4.5}{Memoria Modulare}{chapter.4}% 42
\BOOKMARK [0][-]{chapter.5}{Macchina Assembler}{}% 43
\BOOKMARK [1][-]{section.5.1}{CPU}{chapter.5}% 44
\BOOKMARK [1][-]{section.5.2}{Istruzioni ASM}{chapter.5}% 45
\BOOKMARK [1][-]{section.5.3}{Programmi e processi}{chapter.5}% 46
\BOOKMARK [1][-]{section.5.4}{Spazio di Indirizzamento Logico e Memoria Virtuale}{chapter.5}% 47
\BOOKMARK [2][-]{subsection.5.4.1}{Modalit\340 di Indirizzamento}{section.5.4}% 48
\BOOKMARK [1][-]{section.5.5}{RISC vs CISC}{chapter.5}% 49
\BOOKMARK [0][-]{chapter.6}{D-RISC}{}% 50
\BOOKMARK [1][-]{section.6.1}{Istruzioni}{chapter.6}% 51
\BOOKMARK [2][-]{subsection.6.1.1}{Operative}{section.6.1}% 52
\BOOKMARK [2][-]{subsection.6.1.2}{Load/Store}{section.6.1}% 53
\BOOKMARK [2][-]{subsection.6.1.3}{Salto Condizionato}{section.6.1}% 54
\BOOKMARK [2][-]{subsection.6.1.4}{Salto Incodizionato}{section.6.1}% 55
\BOOKMARK [1][-]{section.6.2}{Compilazione}{chapter.6}% 56
\BOOKMARK [1][-]{section.6.3}{Processore come UF}{chapter.6}% 57
\BOOKMARK [2][-]{subsection.6.3.1}{Interfaccia verso la memoria}{section.6.3}% 58
\BOOKMARK [2][-]{subsection.6.3.2}{Interfaccia verso UNINT}{section.6.3}% 59
\BOOKMARK [1][-]{section.6.4}{Interprete Firmware}{chapter.6}% 60
\BOOKMARK [2][-]{subsection.6.4.1}{Valutazione delle prestazioni}{section.6.4}% 61
\BOOKMARK [0][-]{chapter.7}{Superamento dei Limiti del Processore Monolitico}{}% 62
\BOOKMARK [1][-]{section.7.1}{Gerarchie di Memoria}{chapter.7}% 63
\BOOKMARK [2][-]{subsection.7.1.1}{Paginazione}{section.7.1}% 64
\BOOKMARK [2][-]{subsection.7.1.2}{MMU}{section.7.1}% 65
\BOOKMARK [2][-]{subsection.7.1.3}{Memoria Cache}{section.7.1}% 66
\BOOKMARK [1][-]{section.7.2}{I/O}{chapter.7}% 67
\BOOKMARK [2][-]{subsection.7.2.1}{Trasferimento dati}{section.7.2}% 68
\BOOKMARK [1][-]{section.7.3}{Trattamento delle Interruzioni}{chapter.7}% 69
\BOOKMARK [2][-]{subsection.7.3.1}{DMA I/O}{section.7.3}% 70
\BOOKMARK [0][-]{chapter.8}{Livello dei processi}{}% 71
\BOOKMARK [1][-]{section.8.1}{Supporto a tempo di esecuzione}{chapter.8}% 72
\BOOKMARK [1][-]{section.8.2}{Schedulazione a basso livello}{chapter.8}% 73
\BOOKMARK [1][-]{section.8.3}{Istruzione speciale Start-Process \(D-RISC}{chapter.8}% 74
\BOOKMARK [1][-]{section.8.4}{Commutazione di contesto}{chapter.8}% 75
\BOOKMARK [1][-]{section.8.5}{Condivisione indirizzi tra processi}{chapter.8}% 76
\BOOKMARK [0][-]{chapter.9}{Elaborazione in parallelo}{}% 77
\BOOKMARK [1][-]{section.9.1}{Forme di parallelismo}{chapter.9}% 78
\BOOKMARK [2][-]{subsection.9.1.1}{Pipeline}{section.9.1}% 79
\BOOKMARK [2][-]{subsection.9.1.2}{Farm}{section.9.1}% 80
\BOOKMARK [1][-]{section.9.2}{Processore}{chapter.9}% 81
\BOOKMARK [2][-]{subsection.9.2.1}{Processore Pipeline}{section.9.2}% 82
\BOOKMARK [2][-]{subsection.9.2.2}{Dipendenze Logiche}{section.9.2}% 83
\BOOKMARK [1][-]{section.9.3}{Ottimizzazione del codice D-RISC}{chapter.9}% 84
\BOOKMARK [2][-]{subsection.9.3.1}{Inlining}{section.9.3}% 85
\BOOKMARK [2][-]{subsection.9.3.2}{Out Of Order}{section.9.3}% 86
\BOOKMARK [2][-]{subsection.9.3.3}{Artimetiche lunghe con EU Master e Slave}{section.9.3}% 87
\BOOKMARK [2][-]{subsection.9.3.4}{Loop Unrolling}{section.9.3}% 88
\BOOKMARK [2][-]{subsection.9.3.5}{Delayed Branch}{section.9.3}% 89
\BOOKMARK [2][-]{subsection.9.3.6}{Dipendenze Logiche con Data-Flow}{section.9.3}% 90
\BOOKMARK [2][-]{subsection.9.3.7}{Utilizzo del registro modificato}{section.9.3}% 91
\BOOKMARK [2][-]{subsection.9.3.8}{Rimozione Invarianti}{section.9.3}% 92
