 2
技術。  
2. 發展特殊架構（非傳統型 CMOS）之組合
型邏輯閘合成技術與軟體，增進台灣積體電路
產業競爭力︰我們要開發的邏輯閘合成器除
了能合成傳統的 CMOS 邏輯閘外，還能合成
雙值邏輯+（DualValue Logic+︰DVL+）閘。之
所以要提供合成非傳統的 DVL+閘之功能是因
為對某些布林函數而言，非傳統邏輯閘在“電
路面積、動態功率消耗、或漏電流＂等的表現
要比傳統型 CMOS 邏輯閘還好。為了合成出
低電晶體數的邏輯閘，我們欲開發的合成器會
用特定的技術找尋可共用的電晶體，也會用特
定的演算法合成出一個符合使用者需求的邏
輯閘。 
 
四、 文獻探討 
  圖 一 是 “Design-Specific Cell Library 
Construction Flow”的流程圖[1]，使用者需要先
提供初始合成電路及標準元件庫給電路分析
軟體，然後元件合成（Cell Synthesis）軟體會
自動產生特定設計元件，接著完成電路再合成
的工作。如果新的合成電路已符合使用者的需
求，那整個流程便告結束，同時有一個最佳化
電路及一個特定設計元件庫產生。反之若新生
的合成電路不符合使用者需求，則需要在分析
不符合需求的原因後，重新跑一次上述的流
程。 
  元件合成中的第一項工作是作 Topology 
Synthesis 。 在 文 獻 [2] 提 出 利 用 卡 諾 圖
(Karnaugh Map)的圈選技術可以施行 CMOS
邏輯閘的 Topology，它指出利用圈選卡諾圖中
的邏輯 1 來決定 PMOS 電晶體的 Topology，
以及利用圈選卡諾圖中的 0 來決定 NMOS 電
晶體的 Topology，不過文獻[2]只是單純提個
概念，它並未提出 CMOS 邏輯閘的 Topology 
Synthesis 演算法。 
  DPL、DVL(雙值邏輯) [3]、及 DVL+[4]
都是 Pass-Transistor Logic 的家族成員，其中
DVL 是改良 DPL 後的邏輯架構，而 DVL+則
是改良 DVL 後的邏輯架構。對某些布林函
數，用 DVL 施行的邏輯閘之電晶體數要比用
DPL 施行的邏輯閘之電晶體數少，另一方面，
用 DVL+施行的邏輯閘之電晶體數也會比用
DVL 施行的邏輯閘之電晶體數要少。圖二與
圖三是文獻[4]所提到的例子。 
圖二與圖三個別是用 DVL 與 DVL+來施
行 CBA ++ 的例子。以DVL來施行 CBA ++ 需
要 10 個電晶體，但若以 DVL+來施行 CBA ++  
則只需要 7 個電晶體，反之用傳統 CMOS 來
施行 CBA ++ 則需要 8 個電晶體。就電晶體的
成本來看，DVL+閘優於 DVL 閘。 
   
圖一：Design-Specific Cell Library 的產生
流程圖。 
圖二：DVL 執行 C++BA 的結果。
圖三：DVL+執行 C++BA 的結果。
 4
最佳解。對圖六的例子，其最佳合成結果共有
四種，此四種結果分別如圖七所示，其中圖七
(b)和[4]所提出的電路相同。 
表一整理部分的實驗結果，第一行表示欲
合成的布林函數，第二行是用傳統型 CMOS
技術來實現布林函數所使用的電晶體數（只顯
示出最小值），第三行則是我們合成器所合成
最佳電路之電晶體數，第四行是該合成器程式
所花的 CPU Time。對部分布林函數而言，我
們的合成器所合成的電路有較少的電晶體
數，那是因為我們的合成電路可以是傳統型
CMOS 電路或 DVL+電路。 
七、 結論  
在此計畫我們研發了一個邏輯閘的合成
技術，並已用軟體來實現。比較 CMOS 閘與
DVL+閘的合成結果，可發現對某些布林函
數，DVL+可用更少電晶體來實行此函數。 
 
表一：實驗結果 
Boolean Function 傳統CMOS 
我們的 
演算法 
CPU 
Time(ms)
CAB +  6 6 545
CAB  8 7 523
CBCA +  8 7 525
BCA  10 9 204
)( CBABA ++ 16 9 3769
八、 參考文獻  
[1] http://silicon.u-tokyo.ac.jp/en/research/desig
n_specifi c.html 
[2] J. P. Uyemura, Introduction to VLSI circuits 
and systems, John Wiley & Sons, 2002. 
[3] D. Marković, B. Nikolić, and V. G. 
Oklobdžija, “A General Method in Synthesis 
of Pass-Transistor Circuits,” 
Microelectronics Journal, pp. 991–998, 
2000. 
[4] Tsung-Yi Wu and Liang-Ying Lu, 
“Low-Leakage and Low-Power 
Implementation of High-Speed Logic 
Gates,” IEICE Transactions on Electronics, 
vol. E92-C, no. 4, pp. 401–408, 2009. 
 
九、 計畫成果自評 
本研究的相關學術發表成果如下︰ 
♦ 2010 年 8 月在 Asia Symposium on 
Quality Electronic Design (ASQED) 
發表一篇會議論文：“Peak Current 
Reduction Using an MTCMOS 
Technique”  
♦ 2010年12月在 IEICE Transactions on 
Fundamentals of Electronics, 
Communications and Computer 
Sciences 發表一篇期刊論文：“A 
High Speed Design Using 
Divide-and-Conquer Architecture for 
Motion Estimation” 
♦ 2010 年 11 月在民生科技研討會發表
一篇會議論文：“New Logic Gate 
Synthesizer”  
(a) (b) 
(c) (d) 
圖七：使用我們的合成方式產生的四種
)( CBABA ++ 對應的電路。 
圖六：(a) )( CBABA ++  對應的卡諾圖，(b)文獻
[4]所提出的結果。 
(a) (b) 
 6
附件
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■ 達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 (會議論文) □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 □無 
技轉：□已技轉 □洽談中 □無 
其他：（以 100 字為限） 
 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
1. 學術成就：目前已於會議上發表我們的論文，該論文提出與傳統不同的邏
輯閘架構及合成流程，有助學術界了解 CMOS 邏輯閘合成的改盡方向。 
2. 技術創新：本計畫提出並實現邏輯閘合成器，該合成器可合成最少電晶體
的邏輯閘。 
3. 社會影響：減少組合邏輯閘的研發成本，並減少邏輯閘的面積，對環保有
正面的影響，並且提升台灣在積體電路設計與設計自動化兩項產業的競爭力。
4. 進一步發展之可能性：改盡本計畫的邏輯閘合成器，將漏電流最佳化加入
邏輯閘合成器內。 
 
 
 2
估測上的效能，最後經由此架構計算出所需的minimum SAD。 
二、與會心得 
這次是學生首次在國際會議上與各界學者交流討論，可說是千載難逢的機會，在這次的
研討會讓我的人生歷練更上一層樓，不僅讓我有機會以英文和各方學者討論交流，也讓
我視野更廣。但是我還是有很多需要加強的地方，特別是在英文表達能力的訓練，如果
能夠流暢的與國外的學者、同學做溝通與討論的話，一定能得到更多的啟發與經驗的分
享，對於自己的學習與研究上都會有更多收穫。 
這次參加國際Cool Chip XIV 2011會議，可說是獲益良多，也看到了電子設計領域各方
面的研究成果。除此之外，我也參與了許多精彩論文的發表，了解來自世界各地相同領
域的研究發展，使我了解到目前研究主題的未來發展趨勢。 
三、建議 
記得看當地氣象，以免忘記帶冬季外套。 
四、攜回資料名稱及內容 
Proceedings. 
五、其他 
 + 
+ + + + + + + + 
P 
E 
P 
E 
P 
E 
P 
E 
P 
E 
P 
E 
P 
E 
P 
E 
P 
E 
P
E
P 
E 
P 
E 
P 
E 
P 
E 
P 
E 
P 
E 
+ 
Reg 
+ 
Reg 
+ 
Reg 
+ 
Reg 
+ + 
Reg 
Accumulator 
Min SAD Reg 
> 
Stage 1 
8 bits
9 bits 
10 bits 
11 bits 
16 bits 
16 bits 
Adder Tree 
MUX 
 
12 bits 
Reg Reg Reg Reg Reg Reg Reg Reg 
Reg Reg 
Stage 2 
Stage 3 
Stage 4 
Stage 5 
Stage 6 
Stage 7 
 A High Speed Design Using Divide-and-Conquer 
Architecture for Motion Estimation 
Shi-Yi Huang  Tsung-Yi Wu  You-Da Lin  Chien-Chih Lin  Tsung-Che Lee 
Department of Electronic Engineering, National Changhua University of Education, TAIWAN 
E-mail: tywu@cc.ncue.edu.tw
II ...    II NTRODUCTII ON   
 Block Matching Technique (BMT) 
z BMT predicts a current frame block (CFB) by finding 
the best matching reference frame block (RFB) in the 
search area of the reference frame. 
z Matching Criterion: Sum of Absolute Difference (SAD) 
 C(x+k, y+l) is the value of a CFB’s pixel whose 
coordinate is (x+k, y+l) 
 R(x + k + i, y + l + j) is the value of a RFB’s pixel whose 
coordinate is (x + k + i, y + l + j) 
 M: width of CFB; N: length of CFB 
 We choose Full Search Block Matching Algorithm 
(FSBMA) for our work. 
II II ...    FULL   SEARCH   BLOCK   MATCHII NG   ALGORII THM   
 The vector between the CFB’s top-left corner and 
the top-left corner of the found best matching RFB 
is called Motion Vector (MV). 
 Our Specification 
z Block Size = 16 x 16, Search Area = 30 x 30 
II II II ...    TRADII TII ONAL   ARCHII TECTURE   FF OR   FSBMA   
 Single Adder Tree  
z  7-Statege (7-Level) Pipeline 
 
 
 
 
 
 
 
 
 PE (Processor Element)  
 
IV.I ..   DIVIDE-AND-CONQUER   ARCHITECTURE   FOR   
FSBMA   
I I - - I F
 Two Adder Trees 
z Stage 6 is created for merging the results of trees 
 Divide-and-Conquer Accumulator 
z Stage 7 and Stage 8 
 Divide-and-Conquer Comparator 
z Stage 8 and Stage 9 
V...    EXPP ERII MENTAL   RESS ULTSS    
 TSMC 0.18um Standard Cell Library 
 Using Design Compiler (Version B-2008.09-SP2) to 
Do Logic Synthesis 
 
CKTtrad CKTnew
Clock Period (ns) 1.50 1.30
Area (um2) 
Total 79097 98650
Combinational 51056 63075
Sequential 28041 35575
Power (mW) 45.2 62.1
∑ ∑−
=
−
=
++++−++=
1M
0k
1N
0l
|)jly,ikx(R)ly,kx(C|)j,i(SAD
 
 
 
 
 
 
C(x+k, y+l)
> 
M 
U 
X − 
8bits 
PE 
R(x+k+i, y+l+j) Reg 
− 
Stage
1 
[7:4]
P
E
P
E
P
E
P
E
P
E
P 
E 
P 
E 
P 
E [3:0] 
Min SAD Reg
MUX
+
++
+
+
+ + 
+ 
+High
Half-
Byte
Adder
Tree
+ 
+ + 
+ 
+ 
+ +
+
+ 
4 bits
5 bits
6 bits
7 bits
+ 8 bits [3:0] 
Reg 12 bits 
Low
Half-
Byte
Adder
Tree
6 bits 
7 bits 
Accum[7:0] 8 bits
Reg Reg Reg Reg Reg Reg Reg Reg
Reg Reg Reg Reg
RegReg
5 bits 
Reg Reg 
Reg Reg [7:4] 
Accum[15:8] 8 bits Reg carry 
[7:0] [11:8] 
+ 16 bits 
1 bit 
< [7:0]
16 bits
[7:0] 
Cmp Reg 
< 
[15:8] 
Cur SAD
16 bits [15:0] 
[15:8]
= 
& | 
Min SAD Reg 
Stage
2 
Stage
3 
Stage
4 
Stage
5 
Stage
6 
Stage
7 
Stage
8 
Stage
9 
16 PEs 
[15:0]
16 bits
99 年度專題研究計畫研究成果彙整表 
計畫主持人：吳宗益 計畫編號：99-2221-E-018-031- 
計畫名稱：雙值邏輯+與傳統邏輯閘合成器之研究(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 6 3 200%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
