module start_rom ( input [5:0]	addr,
						output [39:0]	data
					 );
	parameter ADDR_WIDTH = 6;
   parameter DATA_WIDTH =  40;
	logic [ADDR_WIDTH-1:0] addr_reg;
	parameter [0:29][39:0] rom = {

		};
		assign data = rom[addr];
endmodule