|        |        |
| ------ | ------ |
| **输入** | **输出** |
| A      | B      |
| 0      | 0      |
| 0      | 1      |
| 1      | 0      |
| 1      | 1      |

**与门**（）是数字逻辑中实现[逻辑与的](../Page/逻辑与.md "wikilink")[逻辑门](../Page/逻辑门.md "wikilink")，功能见右侧[真值表](../Page/真值表.md "wikilink")。仅当输入均为高電壓（1）时，输出才为高電壓（1）时；若输入中至多有一个高電壓时，则输出为低電壓。换句话说，与门的功能是得到两个二进制数的最小值，而[或门的功能是得到两个二进制数的最大值](../Page/或门.md "wikilink")。

## 概述

下列包括逻辑门的3种符号：形状特征型符号（ANSI/IEEE Std 91-1984）、IEC矩形国标（中国大陆）符号（IEC
60617-12）和不再使用的[DIN符号](../Page/DIN.md "wikilink")（DIN
40700）。其他的逻辑门符号见[逻辑门符号表](../Page/逻辑门#符号表.md "wikilink")。

<table>
<thead>
<tr class="header">
<th><p>表达式</p></th>
<th><p>符号</p></th>
<th><p>功能表</p></th>
<th><p>继电器逻辑</p></th>
</tr>
</thead>
<tbody>
<tr class="odd">
<td><p>ANSI/IEEE Std 91-1984</p></td>
<td><p>IEC 60617-12</p></td>
<td><p>DIN 40700</p></td>
<td></td>
</tr>
<tr class="even">
<td><p><span class="math inline"><em>Y</em> = <em>A</em> <em>B</em></span><br />
<br />
<span class="math inline"><em>Y</em> = <em>A</em> ⋅ <em>B</em></span><br />
<br />
<span class="math inline"><em>Y</em> = <em>A</em> ∧ <em>B</em></span></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:AND_ANSI.svg" title="fig:AND_ANSI.svg">AND_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IEC_AND.svg" title="fig:IEC_AND.svg">IEC_AND.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:AND_DIN.svg" title="fig:AND_DIN.svg">AND_DIN.svg</a></p></td>
</tr>
</tbody>
</table>

若与门的其中一个输入取反则成为禁门（INHIBIT logic gate，INHIBITOR）。

## 实现

与门是基本的逻辑门，因此大多数半导体制造商都会生产这种集成电路。例如，在[TTL集成电路](../Page/晶体管－晶体管逻辑.md "wikilink")7408和[CMOS集成电路](../Page/CMOS.md "wikilink")4081均由四个2输入与门构成。

[Cmos_and.svg](https://zh.wikipedia.org/wiki/File:Cmos_and.svg "fig:Cmos_and.svg")

|                                                                                                     |  |
| --------------------------------------------------------------------------------------------------- |  |
| [NMOS_AND_gate.png](https://zh.wikipedia.org/wiki/File:NMOS_AND_gate.png "fig:NMOS_AND_gate.png") |  |

与门通常用n通道（NMOS）或p通道（PMOS）的[MOSFET实现](../Page/MOSFET.md "wikilink")。数字输入**a**与**b**引起输出**F**，这和与门的功能一致。

### 备选方案

[AND_from_NAND.svg](https://zh.wikipedia.org/wiki/File:AND_from_NAND.svg "fig:AND_from_NAND.svg")
如果没有现成的与门，则可用[与非门或](../Page/与非门.md "wikilink")[或非门来实现](../Page/或非门.md "wikilink")，因为与非门和或非门被认为是“通用的逻辑门电路”\[1\]，因为通过这两种门电路可以实现其他所有门电路的功能。若用与非门实现与门，则将一个与非门的两个输入结在一起，然後在其输入端接入一个双输入的与非门；若用或非门实现与门，则将两个输入接在一起的或非门分别作另外一个或非门的两个输入，然後在後者的输入接一个输入接在一起的或非门。[异或门也可用来实现与门](../Page/异或门.md "wikilink")，但很少使用。

## 参见

  - [或门](../Page/或门.md "wikilink")
  - [非门](../Page/非门.md "wikilink")
  - [与非门](../Page/与非门.md "wikilink")
  - [或非门](../Page/或非门.md "wikilink")
  - [异或门](../Page/异或门.md "wikilink")
  - [逻辑代数](../Page/逻辑代数.md "wikilink")
  - [逻辑门](../Page/逻辑门.md "wikilink")

## 参考文献

## 外部連結

  - <http://www.khanacademy.org/cs/and-gate/1314805294>

[Category:逻辑门](https://zh.wikipedia.org/wiki/Category:逻辑门 "wikilink")

1.  Mano, M. Morris and Charles R. Kime. *Logic and Computer Design
    Fundamentals, Third Edition.* Prentice Hall, 2004. p. 73.