case RISCV::BI__builtin_rvv_vaadd_vv_i8m1:
case RISCV::BI__builtin_rvv_vaadd_vv_i8m2:
case RISCV::BI__builtin_rvv_vaadd_vv_i8m4:
case RISCV::BI__builtin_rvv_vaadd_vv_i8m8:
case RISCV::BI__builtin_rvv_vaadd_vv_i8mf2:
case RISCV::BI__builtin_rvv_vaadd_vv_i8mf4:
case RISCV::BI__builtin_rvv_vaadd_vv_i8mf8:
case RISCV::BI__builtin_rvv_vaadd_vv_i16m1:
case RISCV::BI__builtin_rvv_vaadd_vv_i16m2:
case RISCV::BI__builtin_rvv_vaadd_vv_i16m4:
case RISCV::BI__builtin_rvv_vaadd_vv_i16m8:
case RISCV::BI__builtin_rvv_vaadd_vv_i16mf2:
case RISCV::BI__builtin_rvv_vaadd_vv_i16mf4:
case RISCV::BI__builtin_rvv_vaadd_vv_i32m1:
case RISCV::BI__builtin_rvv_vaadd_vv_i32m2:
case RISCV::BI__builtin_rvv_vaadd_vv_i32m4:
case RISCV::BI__builtin_rvv_vaadd_vv_i32m8:
case RISCV::BI__builtin_rvv_vaadd_vv_i32mf2:
case RISCV::BI__builtin_rvv_vaadd_vv_i64m1:
case RISCV::BI__builtin_rvv_vaadd_vv_i64m2:
case RISCV::BI__builtin_rvv_vaadd_vv_i64m4:
case RISCV::BI__builtin_rvv_vaadd_vv_i64m8:
case RISCV::BI__builtin_rvv_vaadd_vx_i8m1:
case RISCV::BI__builtin_rvv_vaadd_vx_i8m2:
case RISCV::BI__builtin_rvv_vaadd_vx_i8m4:
case RISCV::BI__builtin_rvv_vaadd_vx_i8m8:
case RISCV::BI__builtin_rvv_vaadd_vx_i8mf2:
case RISCV::BI__builtin_rvv_vaadd_vx_i8mf4:
case RISCV::BI__builtin_rvv_vaadd_vx_i8mf8:
case RISCV::BI__builtin_rvv_vaadd_vx_i16m1:
case RISCV::BI__builtin_rvv_vaadd_vx_i16m2:
case RISCV::BI__builtin_rvv_vaadd_vx_i16m4:
case RISCV::BI__builtin_rvv_vaadd_vx_i16m8:
case RISCV::BI__builtin_rvv_vaadd_vx_i16mf2:
case RISCV::BI__builtin_rvv_vaadd_vx_i16mf4:
case RISCV::BI__builtin_rvv_vaadd_vx_i32m1:
case RISCV::BI__builtin_rvv_vaadd_vx_i32m2:
case RISCV::BI__builtin_rvv_vaadd_vx_i32m4:
case RISCV::BI__builtin_rvv_vaadd_vx_i32m8:
case RISCV::BI__builtin_rvv_vaadd_vx_i32mf2:
case RISCV::BI__builtin_rvv_vaadd_vx_i64m1:
case RISCV::BI__builtin_rvv_vaadd_vx_i64m2:
case RISCV::BI__builtin_rvv_vaadd_vx_i64m4:
case RISCV::BI__builtin_rvv_vaadd_vx_i64m8:
  ID = Intrinsic::riscv_vaadd;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vaadd_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vaadd_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vaadd_vx_i64m8_m:
  ID = Intrinsic::riscv_vaadd_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vaaddu_vv_u8m1:
case RISCV::BI__builtin_rvv_vaaddu_vv_u8m2:
case RISCV::BI__builtin_rvv_vaaddu_vv_u8m4:
case RISCV::BI__builtin_rvv_vaaddu_vv_u8m8:
case RISCV::BI__builtin_rvv_vaaddu_vv_u8mf2:
case RISCV::BI__builtin_rvv_vaaddu_vv_u8mf4:
case RISCV::BI__builtin_rvv_vaaddu_vv_u8mf8:
case RISCV::BI__builtin_rvv_vaaddu_vv_u16m1:
case RISCV::BI__builtin_rvv_vaaddu_vv_u16m2:
case RISCV::BI__builtin_rvv_vaaddu_vv_u16m4:
case RISCV::BI__builtin_rvv_vaaddu_vv_u16m8:
case RISCV::BI__builtin_rvv_vaaddu_vv_u16mf2:
case RISCV::BI__builtin_rvv_vaaddu_vv_u16mf4:
case RISCV::BI__builtin_rvv_vaaddu_vv_u32m1:
case RISCV::BI__builtin_rvv_vaaddu_vv_u32m2:
case RISCV::BI__builtin_rvv_vaaddu_vv_u32m4:
case RISCV::BI__builtin_rvv_vaaddu_vv_u32m8:
case RISCV::BI__builtin_rvv_vaaddu_vv_u32mf2:
case RISCV::BI__builtin_rvv_vaaddu_vv_u64m1:
case RISCV::BI__builtin_rvv_vaaddu_vv_u64m2:
case RISCV::BI__builtin_rvv_vaaddu_vv_u64m4:
case RISCV::BI__builtin_rvv_vaaddu_vv_u64m8:
case RISCV::BI__builtin_rvv_vaaddu_vx_u8m1:
case RISCV::BI__builtin_rvv_vaaddu_vx_u8m2:
case RISCV::BI__builtin_rvv_vaaddu_vx_u8m4:
case RISCV::BI__builtin_rvv_vaaddu_vx_u8m8:
case RISCV::BI__builtin_rvv_vaaddu_vx_u8mf2:
case RISCV::BI__builtin_rvv_vaaddu_vx_u8mf4:
case RISCV::BI__builtin_rvv_vaaddu_vx_u8mf8:
case RISCV::BI__builtin_rvv_vaaddu_vx_u16m1:
case RISCV::BI__builtin_rvv_vaaddu_vx_u16m2:
case RISCV::BI__builtin_rvv_vaaddu_vx_u16m4:
case RISCV::BI__builtin_rvv_vaaddu_vx_u16m8:
case RISCV::BI__builtin_rvv_vaaddu_vx_u16mf2:
case RISCV::BI__builtin_rvv_vaaddu_vx_u16mf4:
case RISCV::BI__builtin_rvv_vaaddu_vx_u32m1:
case RISCV::BI__builtin_rvv_vaaddu_vx_u32m2:
case RISCV::BI__builtin_rvv_vaaddu_vx_u32m4:
case RISCV::BI__builtin_rvv_vaaddu_vx_u32m8:
case RISCV::BI__builtin_rvv_vaaddu_vx_u32mf2:
case RISCV::BI__builtin_rvv_vaaddu_vx_u64m1:
case RISCV::BI__builtin_rvv_vaaddu_vx_u64m2:
case RISCV::BI__builtin_rvv_vaaddu_vx_u64m4:
case RISCV::BI__builtin_rvv_vaaddu_vx_u64m8:
  ID = Intrinsic::riscv_vaaddu;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vaaddu_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vaaddu_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vaaddu_vx_u64m8_m:
  ID = Intrinsic::riscv_vaaddu_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vadc_vvm_i8m1:
case RISCV::BI__builtin_rvv_vadc_vvm_i8m2:
case RISCV::BI__builtin_rvv_vadc_vvm_i8m4:
case RISCV::BI__builtin_rvv_vadc_vvm_i8m8:
case RISCV::BI__builtin_rvv_vadc_vvm_i8mf2:
case RISCV::BI__builtin_rvv_vadc_vvm_i8mf4:
case RISCV::BI__builtin_rvv_vadc_vvm_i8mf8:
case RISCV::BI__builtin_rvv_vadc_vvm_i16m1:
case RISCV::BI__builtin_rvv_vadc_vvm_i16m2:
case RISCV::BI__builtin_rvv_vadc_vvm_i16m4:
case RISCV::BI__builtin_rvv_vadc_vvm_i16m8:
case RISCV::BI__builtin_rvv_vadc_vvm_i16mf2:
case RISCV::BI__builtin_rvv_vadc_vvm_i16mf4:
case RISCV::BI__builtin_rvv_vadc_vvm_i32m1:
case RISCV::BI__builtin_rvv_vadc_vvm_i32m2:
case RISCV::BI__builtin_rvv_vadc_vvm_i32m4:
case RISCV::BI__builtin_rvv_vadc_vvm_i32m8:
case RISCV::BI__builtin_rvv_vadc_vvm_i32mf2:
case RISCV::BI__builtin_rvv_vadc_vvm_i64m1:
case RISCV::BI__builtin_rvv_vadc_vvm_i64m2:
case RISCV::BI__builtin_rvv_vadc_vvm_i64m4:
case RISCV::BI__builtin_rvv_vadc_vvm_i64m8:
case RISCV::BI__builtin_rvv_vadc_vxm_i8m1:
case RISCV::BI__builtin_rvv_vadc_vxm_i8m2:
case RISCV::BI__builtin_rvv_vadc_vxm_i8m4:
case RISCV::BI__builtin_rvv_vadc_vxm_i8m8:
case RISCV::BI__builtin_rvv_vadc_vxm_i8mf2:
case RISCV::BI__builtin_rvv_vadc_vxm_i8mf4:
case RISCV::BI__builtin_rvv_vadc_vxm_i8mf8:
case RISCV::BI__builtin_rvv_vadc_vxm_i16m1:
case RISCV::BI__builtin_rvv_vadc_vxm_i16m2:
case RISCV::BI__builtin_rvv_vadc_vxm_i16m4:
case RISCV::BI__builtin_rvv_vadc_vxm_i16m8:
case RISCV::BI__builtin_rvv_vadc_vxm_i16mf2:
case RISCV::BI__builtin_rvv_vadc_vxm_i16mf4:
case RISCV::BI__builtin_rvv_vadc_vxm_i32m1:
case RISCV::BI__builtin_rvv_vadc_vxm_i32m2:
case RISCV::BI__builtin_rvv_vadc_vxm_i32m4:
case RISCV::BI__builtin_rvv_vadc_vxm_i32m8:
case RISCV::BI__builtin_rvv_vadc_vxm_i32mf2:
case RISCV::BI__builtin_rvv_vadc_vxm_i64m1:
case RISCV::BI__builtin_rvv_vadc_vxm_i64m2:
case RISCV::BI__builtin_rvv_vadc_vxm_i64m4:
case RISCV::BI__builtin_rvv_vadc_vxm_i64m8:
case RISCV::BI__builtin_rvv_vadc_vvm_u8m1:
case RISCV::BI__builtin_rvv_vadc_vvm_u8m2:
case RISCV::BI__builtin_rvv_vadc_vvm_u8m4:
case RISCV::BI__builtin_rvv_vadc_vvm_u8m8:
case RISCV::BI__builtin_rvv_vadc_vvm_u8mf2:
case RISCV::BI__builtin_rvv_vadc_vvm_u8mf4:
case RISCV::BI__builtin_rvv_vadc_vvm_u8mf8:
case RISCV::BI__builtin_rvv_vadc_vvm_u16m1:
case RISCV::BI__builtin_rvv_vadc_vvm_u16m2:
case RISCV::BI__builtin_rvv_vadc_vvm_u16m4:
case RISCV::BI__builtin_rvv_vadc_vvm_u16m8:
case RISCV::BI__builtin_rvv_vadc_vvm_u16mf2:
case RISCV::BI__builtin_rvv_vadc_vvm_u16mf4:
case RISCV::BI__builtin_rvv_vadc_vvm_u32m1:
case RISCV::BI__builtin_rvv_vadc_vvm_u32m2:
case RISCV::BI__builtin_rvv_vadc_vvm_u32m4:
case RISCV::BI__builtin_rvv_vadc_vvm_u32m8:
case RISCV::BI__builtin_rvv_vadc_vvm_u32mf2:
case RISCV::BI__builtin_rvv_vadc_vvm_u64m1:
case RISCV::BI__builtin_rvv_vadc_vvm_u64m2:
case RISCV::BI__builtin_rvv_vadc_vvm_u64m4:
case RISCV::BI__builtin_rvv_vadc_vvm_u64m8:
case RISCV::BI__builtin_rvv_vadc_vxm_u8m1:
case RISCV::BI__builtin_rvv_vadc_vxm_u8m2:
case RISCV::BI__builtin_rvv_vadc_vxm_u8m4:
case RISCV::BI__builtin_rvv_vadc_vxm_u8m8:
case RISCV::BI__builtin_rvv_vadc_vxm_u8mf2:
case RISCV::BI__builtin_rvv_vadc_vxm_u8mf4:
case RISCV::BI__builtin_rvv_vadc_vxm_u8mf8:
case RISCV::BI__builtin_rvv_vadc_vxm_u16m1:
case RISCV::BI__builtin_rvv_vadc_vxm_u16m2:
case RISCV::BI__builtin_rvv_vadc_vxm_u16m4:
case RISCV::BI__builtin_rvv_vadc_vxm_u16m8:
case RISCV::BI__builtin_rvv_vadc_vxm_u16mf2:
case RISCV::BI__builtin_rvv_vadc_vxm_u16mf4:
case RISCV::BI__builtin_rvv_vadc_vxm_u32m1:
case RISCV::BI__builtin_rvv_vadc_vxm_u32m2:
case RISCV::BI__builtin_rvv_vadc_vxm_u32m4:
case RISCV::BI__builtin_rvv_vadc_vxm_u32m8:
case RISCV::BI__builtin_rvv_vadc_vxm_u32mf2:
case RISCV::BI__builtin_rvv_vadc_vxm_u64m1:
case RISCV::BI__builtin_rvv_vadc_vxm_u64m2:
case RISCV::BI__builtin_rvv_vadc_vxm_u64m4:
case RISCV::BI__builtin_rvv_vadc_vxm_u64m8:
  ID = Intrinsic::riscv_vadc;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[3]->getType()};
  break;
case RISCV::BI__builtin_rvv_vadd_vv_i8m1:
case RISCV::BI__builtin_rvv_vadd_vv_i8m2:
case RISCV::BI__builtin_rvv_vadd_vv_i8m4:
case RISCV::BI__builtin_rvv_vadd_vv_i8m8:
case RISCV::BI__builtin_rvv_vadd_vv_i8mf2:
case RISCV::BI__builtin_rvv_vadd_vv_i8mf4:
case RISCV::BI__builtin_rvv_vadd_vv_i8mf8:
case RISCV::BI__builtin_rvv_vadd_vv_i16m1:
case RISCV::BI__builtin_rvv_vadd_vv_i16m2:
case RISCV::BI__builtin_rvv_vadd_vv_i16m4:
case RISCV::BI__builtin_rvv_vadd_vv_i16m8:
case RISCV::BI__builtin_rvv_vadd_vv_i16mf2:
case RISCV::BI__builtin_rvv_vadd_vv_i16mf4:
case RISCV::BI__builtin_rvv_vadd_vv_i32m1:
case RISCV::BI__builtin_rvv_vadd_vv_i32m2:
case RISCV::BI__builtin_rvv_vadd_vv_i32m4:
case RISCV::BI__builtin_rvv_vadd_vv_i32m8:
case RISCV::BI__builtin_rvv_vadd_vv_i32mf2:
case RISCV::BI__builtin_rvv_vadd_vv_i64m1:
case RISCV::BI__builtin_rvv_vadd_vv_i64m2:
case RISCV::BI__builtin_rvv_vadd_vv_i64m4:
case RISCV::BI__builtin_rvv_vadd_vv_i64m8:
case RISCV::BI__builtin_rvv_vadd_vx_i8m1:
case RISCV::BI__builtin_rvv_vadd_vx_i8m2:
case RISCV::BI__builtin_rvv_vadd_vx_i8m4:
case RISCV::BI__builtin_rvv_vadd_vx_i8m8:
case RISCV::BI__builtin_rvv_vadd_vx_i8mf2:
case RISCV::BI__builtin_rvv_vadd_vx_i8mf4:
case RISCV::BI__builtin_rvv_vadd_vx_i8mf8:
case RISCV::BI__builtin_rvv_vadd_vx_i16m1:
case RISCV::BI__builtin_rvv_vadd_vx_i16m2:
case RISCV::BI__builtin_rvv_vadd_vx_i16m4:
case RISCV::BI__builtin_rvv_vadd_vx_i16m8:
case RISCV::BI__builtin_rvv_vadd_vx_i16mf2:
case RISCV::BI__builtin_rvv_vadd_vx_i16mf4:
case RISCV::BI__builtin_rvv_vadd_vx_i32m1:
case RISCV::BI__builtin_rvv_vadd_vx_i32m2:
case RISCV::BI__builtin_rvv_vadd_vx_i32m4:
case RISCV::BI__builtin_rvv_vadd_vx_i32m8:
case RISCV::BI__builtin_rvv_vadd_vx_i32mf2:
case RISCV::BI__builtin_rvv_vadd_vx_i64m1:
case RISCV::BI__builtin_rvv_vadd_vx_i64m2:
case RISCV::BI__builtin_rvv_vadd_vx_i64m4:
case RISCV::BI__builtin_rvv_vadd_vx_i64m8:
case RISCV::BI__builtin_rvv_vadd_vv_u8m1:
case RISCV::BI__builtin_rvv_vadd_vv_u8m2:
case RISCV::BI__builtin_rvv_vadd_vv_u8m4:
case RISCV::BI__builtin_rvv_vadd_vv_u8m8:
case RISCV::BI__builtin_rvv_vadd_vv_u8mf2:
case RISCV::BI__builtin_rvv_vadd_vv_u8mf4:
case RISCV::BI__builtin_rvv_vadd_vv_u8mf8:
case RISCV::BI__builtin_rvv_vadd_vv_u16m1:
case RISCV::BI__builtin_rvv_vadd_vv_u16m2:
case RISCV::BI__builtin_rvv_vadd_vv_u16m4:
case RISCV::BI__builtin_rvv_vadd_vv_u16m8:
case RISCV::BI__builtin_rvv_vadd_vv_u16mf2:
case RISCV::BI__builtin_rvv_vadd_vv_u16mf4:
case RISCV::BI__builtin_rvv_vadd_vv_u32m1:
case RISCV::BI__builtin_rvv_vadd_vv_u32m2:
case RISCV::BI__builtin_rvv_vadd_vv_u32m4:
case RISCV::BI__builtin_rvv_vadd_vv_u32m8:
case RISCV::BI__builtin_rvv_vadd_vv_u32mf2:
case RISCV::BI__builtin_rvv_vadd_vv_u64m1:
case RISCV::BI__builtin_rvv_vadd_vv_u64m2:
case RISCV::BI__builtin_rvv_vadd_vv_u64m4:
case RISCV::BI__builtin_rvv_vadd_vv_u64m8:
case RISCV::BI__builtin_rvv_vadd_vx_u8m1:
case RISCV::BI__builtin_rvv_vadd_vx_u8m2:
case RISCV::BI__builtin_rvv_vadd_vx_u8m4:
case RISCV::BI__builtin_rvv_vadd_vx_u8m8:
case RISCV::BI__builtin_rvv_vadd_vx_u8mf2:
case RISCV::BI__builtin_rvv_vadd_vx_u8mf4:
case RISCV::BI__builtin_rvv_vadd_vx_u8mf8:
case RISCV::BI__builtin_rvv_vadd_vx_u16m1:
case RISCV::BI__builtin_rvv_vadd_vx_u16m2:
case RISCV::BI__builtin_rvv_vadd_vx_u16m4:
case RISCV::BI__builtin_rvv_vadd_vx_u16m8:
case RISCV::BI__builtin_rvv_vadd_vx_u16mf2:
case RISCV::BI__builtin_rvv_vadd_vx_u16mf4:
case RISCV::BI__builtin_rvv_vadd_vx_u32m1:
case RISCV::BI__builtin_rvv_vadd_vx_u32m2:
case RISCV::BI__builtin_rvv_vadd_vx_u32m4:
case RISCV::BI__builtin_rvv_vadd_vx_u32m8:
case RISCV::BI__builtin_rvv_vadd_vx_u32mf2:
case RISCV::BI__builtin_rvv_vadd_vx_u64m1:
case RISCV::BI__builtin_rvv_vadd_vx_u64m2:
case RISCV::BI__builtin_rvv_vadd_vx_u64m4:
case RISCV::BI__builtin_rvv_vadd_vx_u64m8:
  ID = Intrinsic::riscv_vadd;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vadd_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vadd_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vadd_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vadd_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vadd_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vadd_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vadd_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vadd_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vadd_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vadd_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vadd_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vadd_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vadd_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vadd_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vadd_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vadd_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vadd_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vadd_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vadd_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vadd_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vadd_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vadd_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vadd_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vadd_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vadd_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vadd_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vadd_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vadd_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vadd_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vadd_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vadd_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vadd_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vadd_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vadd_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vadd_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vadd_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vadd_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vadd_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vadd_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vadd_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vadd_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vadd_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vadd_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vadd_vx_i64m8_m:
case RISCV::BI__builtin_rvv_vadd_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vadd_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vadd_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vadd_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vadd_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vadd_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vadd_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vadd_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vadd_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vadd_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vadd_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vadd_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vadd_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vadd_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vadd_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vadd_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vadd_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vadd_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vadd_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vadd_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vadd_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vadd_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vadd_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vadd_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vadd_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vadd_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vadd_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vadd_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vadd_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vadd_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vadd_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vadd_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vadd_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vadd_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vadd_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vadd_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vadd_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vadd_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vadd_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vadd_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vadd_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vadd_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vadd_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vadd_vx_u64m8_m:
  ID = Intrinsic::riscv_vadd_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vand_vv_i8m1:
case RISCV::BI__builtin_rvv_vand_vv_i8m2:
case RISCV::BI__builtin_rvv_vand_vv_i8m4:
case RISCV::BI__builtin_rvv_vand_vv_i8m8:
case RISCV::BI__builtin_rvv_vand_vv_i8mf2:
case RISCV::BI__builtin_rvv_vand_vv_i8mf4:
case RISCV::BI__builtin_rvv_vand_vv_i8mf8:
case RISCV::BI__builtin_rvv_vand_vv_i16m1:
case RISCV::BI__builtin_rvv_vand_vv_i16m2:
case RISCV::BI__builtin_rvv_vand_vv_i16m4:
case RISCV::BI__builtin_rvv_vand_vv_i16m8:
case RISCV::BI__builtin_rvv_vand_vv_i16mf2:
case RISCV::BI__builtin_rvv_vand_vv_i16mf4:
case RISCV::BI__builtin_rvv_vand_vv_i32m1:
case RISCV::BI__builtin_rvv_vand_vv_i32m2:
case RISCV::BI__builtin_rvv_vand_vv_i32m4:
case RISCV::BI__builtin_rvv_vand_vv_i32m8:
case RISCV::BI__builtin_rvv_vand_vv_i32mf2:
case RISCV::BI__builtin_rvv_vand_vv_i64m1:
case RISCV::BI__builtin_rvv_vand_vv_i64m2:
case RISCV::BI__builtin_rvv_vand_vv_i64m4:
case RISCV::BI__builtin_rvv_vand_vv_i64m8:
case RISCV::BI__builtin_rvv_vand_vx_i8m1:
case RISCV::BI__builtin_rvv_vand_vx_i8m2:
case RISCV::BI__builtin_rvv_vand_vx_i8m4:
case RISCV::BI__builtin_rvv_vand_vx_i8m8:
case RISCV::BI__builtin_rvv_vand_vx_i8mf2:
case RISCV::BI__builtin_rvv_vand_vx_i8mf4:
case RISCV::BI__builtin_rvv_vand_vx_i8mf8:
case RISCV::BI__builtin_rvv_vand_vx_i16m1:
case RISCV::BI__builtin_rvv_vand_vx_i16m2:
case RISCV::BI__builtin_rvv_vand_vx_i16m4:
case RISCV::BI__builtin_rvv_vand_vx_i16m8:
case RISCV::BI__builtin_rvv_vand_vx_i16mf2:
case RISCV::BI__builtin_rvv_vand_vx_i16mf4:
case RISCV::BI__builtin_rvv_vand_vx_i32m1:
case RISCV::BI__builtin_rvv_vand_vx_i32m2:
case RISCV::BI__builtin_rvv_vand_vx_i32m4:
case RISCV::BI__builtin_rvv_vand_vx_i32m8:
case RISCV::BI__builtin_rvv_vand_vx_i32mf2:
case RISCV::BI__builtin_rvv_vand_vx_i64m1:
case RISCV::BI__builtin_rvv_vand_vx_i64m2:
case RISCV::BI__builtin_rvv_vand_vx_i64m4:
case RISCV::BI__builtin_rvv_vand_vx_i64m8:
case RISCV::BI__builtin_rvv_vand_vv_u8m1:
case RISCV::BI__builtin_rvv_vand_vv_u8m2:
case RISCV::BI__builtin_rvv_vand_vv_u8m4:
case RISCV::BI__builtin_rvv_vand_vv_u8m8:
case RISCV::BI__builtin_rvv_vand_vv_u8mf2:
case RISCV::BI__builtin_rvv_vand_vv_u8mf4:
case RISCV::BI__builtin_rvv_vand_vv_u8mf8:
case RISCV::BI__builtin_rvv_vand_vv_u16m1:
case RISCV::BI__builtin_rvv_vand_vv_u16m2:
case RISCV::BI__builtin_rvv_vand_vv_u16m4:
case RISCV::BI__builtin_rvv_vand_vv_u16m8:
case RISCV::BI__builtin_rvv_vand_vv_u16mf2:
case RISCV::BI__builtin_rvv_vand_vv_u16mf4:
case RISCV::BI__builtin_rvv_vand_vv_u32m1:
case RISCV::BI__builtin_rvv_vand_vv_u32m2:
case RISCV::BI__builtin_rvv_vand_vv_u32m4:
case RISCV::BI__builtin_rvv_vand_vv_u32m8:
case RISCV::BI__builtin_rvv_vand_vv_u32mf2:
case RISCV::BI__builtin_rvv_vand_vv_u64m1:
case RISCV::BI__builtin_rvv_vand_vv_u64m2:
case RISCV::BI__builtin_rvv_vand_vv_u64m4:
case RISCV::BI__builtin_rvv_vand_vv_u64m8:
case RISCV::BI__builtin_rvv_vand_vx_u8m1:
case RISCV::BI__builtin_rvv_vand_vx_u8m2:
case RISCV::BI__builtin_rvv_vand_vx_u8m4:
case RISCV::BI__builtin_rvv_vand_vx_u8m8:
case RISCV::BI__builtin_rvv_vand_vx_u8mf2:
case RISCV::BI__builtin_rvv_vand_vx_u8mf4:
case RISCV::BI__builtin_rvv_vand_vx_u8mf8:
case RISCV::BI__builtin_rvv_vand_vx_u16m1:
case RISCV::BI__builtin_rvv_vand_vx_u16m2:
case RISCV::BI__builtin_rvv_vand_vx_u16m4:
case RISCV::BI__builtin_rvv_vand_vx_u16m8:
case RISCV::BI__builtin_rvv_vand_vx_u16mf2:
case RISCV::BI__builtin_rvv_vand_vx_u16mf4:
case RISCV::BI__builtin_rvv_vand_vx_u32m1:
case RISCV::BI__builtin_rvv_vand_vx_u32m2:
case RISCV::BI__builtin_rvv_vand_vx_u32m4:
case RISCV::BI__builtin_rvv_vand_vx_u32m8:
case RISCV::BI__builtin_rvv_vand_vx_u32mf2:
case RISCV::BI__builtin_rvv_vand_vx_u64m1:
case RISCV::BI__builtin_rvv_vand_vx_u64m2:
case RISCV::BI__builtin_rvv_vand_vx_u64m4:
case RISCV::BI__builtin_rvv_vand_vx_u64m8:
  ID = Intrinsic::riscv_vand;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vand_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vand_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vand_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vand_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vand_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vand_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vand_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vand_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vand_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vand_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vand_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vand_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vand_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vand_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vand_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vand_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vand_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vand_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vand_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vand_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vand_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vand_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vand_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vand_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vand_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vand_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vand_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vand_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vand_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vand_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vand_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vand_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vand_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vand_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vand_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vand_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vand_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vand_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vand_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vand_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vand_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vand_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vand_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vand_vx_i64m8_m:
case RISCV::BI__builtin_rvv_vand_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vand_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vand_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vand_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vand_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vand_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vand_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vand_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vand_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vand_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vand_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vand_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vand_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vand_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vand_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vand_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vand_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vand_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vand_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vand_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vand_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vand_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vand_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vand_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vand_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vand_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vand_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vand_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vand_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vand_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vand_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vand_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vand_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vand_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vand_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vand_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vand_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vand_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vand_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vand_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vand_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vand_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vand_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vand_vx_u64m8_m:
  ID = Intrinsic::riscv_vand_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vasub_vv_i8m1:
case RISCV::BI__builtin_rvv_vasub_vv_i8m2:
case RISCV::BI__builtin_rvv_vasub_vv_i8m4:
case RISCV::BI__builtin_rvv_vasub_vv_i8m8:
case RISCV::BI__builtin_rvv_vasub_vv_i8mf2:
case RISCV::BI__builtin_rvv_vasub_vv_i8mf4:
case RISCV::BI__builtin_rvv_vasub_vv_i8mf8:
case RISCV::BI__builtin_rvv_vasub_vv_i16m1:
case RISCV::BI__builtin_rvv_vasub_vv_i16m2:
case RISCV::BI__builtin_rvv_vasub_vv_i16m4:
case RISCV::BI__builtin_rvv_vasub_vv_i16m8:
case RISCV::BI__builtin_rvv_vasub_vv_i16mf2:
case RISCV::BI__builtin_rvv_vasub_vv_i16mf4:
case RISCV::BI__builtin_rvv_vasub_vv_i32m1:
case RISCV::BI__builtin_rvv_vasub_vv_i32m2:
case RISCV::BI__builtin_rvv_vasub_vv_i32m4:
case RISCV::BI__builtin_rvv_vasub_vv_i32m8:
case RISCV::BI__builtin_rvv_vasub_vv_i32mf2:
case RISCV::BI__builtin_rvv_vasub_vv_i64m1:
case RISCV::BI__builtin_rvv_vasub_vv_i64m2:
case RISCV::BI__builtin_rvv_vasub_vv_i64m4:
case RISCV::BI__builtin_rvv_vasub_vv_i64m8:
case RISCV::BI__builtin_rvv_vasub_vx_i8m1:
case RISCV::BI__builtin_rvv_vasub_vx_i8m2:
case RISCV::BI__builtin_rvv_vasub_vx_i8m4:
case RISCV::BI__builtin_rvv_vasub_vx_i8m8:
case RISCV::BI__builtin_rvv_vasub_vx_i8mf2:
case RISCV::BI__builtin_rvv_vasub_vx_i8mf4:
case RISCV::BI__builtin_rvv_vasub_vx_i8mf8:
case RISCV::BI__builtin_rvv_vasub_vx_i16m1:
case RISCV::BI__builtin_rvv_vasub_vx_i16m2:
case RISCV::BI__builtin_rvv_vasub_vx_i16m4:
case RISCV::BI__builtin_rvv_vasub_vx_i16m8:
case RISCV::BI__builtin_rvv_vasub_vx_i16mf2:
case RISCV::BI__builtin_rvv_vasub_vx_i16mf4:
case RISCV::BI__builtin_rvv_vasub_vx_i32m1:
case RISCV::BI__builtin_rvv_vasub_vx_i32m2:
case RISCV::BI__builtin_rvv_vasub_vx_i32m4:
case RISCV::BI__builtin_rvv_vasub_vx_i32m8:
case RISCV::BI__builtin_rvv_vasub_vx_i32mf2:
case RISCV::BI__builtin_rvv_vasub_vx_i64m1:
case RISCV::BI__builtin_rvv_vasub_vx_i64m2:
case RISCV::BI__builtin_rvv_vasub_vx_i64m4:
case RISCV::BI__builtin_rvv_vasub_vx_i64m8:
  ID = Intrinsic::riscv_vasub;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vasub_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vasub_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vasub_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vasub_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vasub_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vasub_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vasub_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vasub_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vasub_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vasub_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vasub_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vasub_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vasub_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vasub_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vasub_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vasub_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vasub_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vasub_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vasub_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vasub_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vasub_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vasub_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vasub_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vasub_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vasub_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vasub_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vasub_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vasub_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vasub_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vasub_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vasub_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vasub_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vasub_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vasub_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vasub_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vasub_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vasub_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vasub_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vasub_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vasub_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vasub_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vasub_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vasub_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vasub_vx_i64m8_m:
  ID = Intrinsic::riscv_vasub_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vasubu_vv_u8m1:
case RISCV::BI__builtin_rvv_vasubu_vv_u8m2:
case RISCV::BI__builtin_rvv_vasubu_vv_u8m4:
case RISCV::BI__builtin_rvv_vasubu_vv_u8m8:
case RISCV::BI__builtin_rvv_vasubu_vv_u8mf2:
case RISCV::BI__builtin_rvv_vasubu_vv_u8mf4:
case RISCV::BI__builtin_rvv_vasubu_vv_u8mf8:
case RISCV::BI__builtin_rvv_vasubu_vv_u16m1:
case RISCV::BI__builtin_rvv_vasubu_vv_u16m2:
case RISCV::BI__builtin_rvv_vasubu_vv_u16m4:
case RISCV::BI__builtin_rvv_vasubu_vv_u16m8:
case RISCV::BI__builtin_rvv_vasubu_vv_u16mf2:
case RISCV::BI__builtin_rvv_vasubu_vv_u16mf4:
case RISCV::BI__builtin_rvv_vasubu_vv_u32m1:
case RISCV::BI__builtin_rvv_vasubu_vv_u32m2:
case RISCV::BI__builtin_rvv_vasubu_vv_u32m4:
case RISCV::BI__builtin_rvv_vasubu_vv_u32m8:
case RISCV::BI__builtin_rvv_vasubu_vv_u32mf2:
case RISCV::BI__builtin_rvv_vasubu_vv_u64m1:
case RISCV::BI__builtin_rvv_vasubu_vv_u64m2:
case RISCV::BI__builtin_rvv_vasubu_vv_u64m4:
case RISCV::BI__builtin_rvv_vasubu_vv_u64m8:
case RISCV::BI__builtin_rvv_vasubu_vx_u8m1:
case RISCV::BI__builtin_rvv_vasubu_vx_u8m2:
case RISCV::BI__builtin_rvv_vasubu_vx_u8m4:
case RISCV::BI__builtin_rvv_vasubu_vx_u8m8:
case RISCV::BI__builtin_rvv_vasubu_vx_u8mf2:
case RISCV::BI__builtin_rvv_vasubu_vx_u8mf4:
case RISCV::BI__builtin_rvv_vasubu_vx_u8mf8:
case RISCV::BI__builtin_rvv_vasubu_vx_u16m1:
case RISCV::BI__builtin_rvv_vasubu_vx_u16m2:
case RISCV::BI__builtin_rvv_vasubu_vx_u16m4:
case RISCV::BI__builtin_rvv_vasubu_vx_u16m8:
case RISCV::BI__builtin_rvv_vasubu_vx_u16mf2:
case RISCV::BI__builtin_rvv_vasubu_vx_u16mf4:
case RISCV::BI__builtin_rvv_vasubu_vx_u32m1:
case RISCV::BI__builtin_rvv_vasubu_vx_u32m2:
case RISCV::BI__builtin_rvv_vasubu_vx_u32m4:
case RISCV::BI__builtin_rvv_vasubu_vx_u32m8:
case RISCV::BI__builtin_rvv_vasubu_vx_u32mf2:
case RISCV::BI__builtin_rvv_vasubu_vx_u64m1:
case RISCV::BI__builtin_rvv_vasubu_vx_u64m2:
case RISCV::BI__builtin_rvv_vasubu_vx_u64m4:
case RISCV::BI__builtin_rvv_vasubu_vx_u64m8:
  ID = Intrinsic::riscv_vasubu;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vasubu_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vasubu_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vasubu_vx_u64m8_m:
  ID = Intrinsic::riscv_vasubu_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vdiv_vv_i8m1:
case RISCV::BI__builtin_rvv_vdiv_vv_i8m2:
case RISCV::BI__builtin_rvv_vdiv_vv_i8m4:
case RISCV::BI__builtin_rvv_vdiv_vv_i8m8:
case RISCV::BI__builtin_rvv_vdiv_vv_i8mf2:
case RISCV::BI__builtin_rvv_vdiv_vv_i8mf4:
case RISCV::BI__builtin_rvv_vdiv_vv_i8mf8:
case RISCV::BI__builtin_rvv_vdiv_vv_i16m1:
case RISCV::BI__builtin_rvv_vdiv_vv_i16m2:
case RISCV::BI__builtin_rvv_vdiv_vv_i16m4:
case RISCV::BI__builtin_rvv_vdiv_vv_i16m8:
case RISCV::BI__builtin_rvv_vdiv_vv_i16mf2:
case RISCV::BI__builtin_rvv_vdiv_vv_i16mf4:
case RISCV::BI__builtin_rvv_vdiv_vv_i32m1:
case RISCV::BI__builtin_rvv_vdiv_vv_i32m2:
case RISCV::BI__builtin_rvv_vdiv_vv_i32m4:
case RISCV::BI__builtin_rvv_vdiv_vv_i32m8:
case RISCV::BI__builtin_rvv_vdiv_vv_i32mf2:
case RISCV::BI__builtin_rvv_vdiv_vv_i64m1:
case RISCV::BI__builtin_rvv_vdiv_vv_i64m2:
case RISCV::BI__builtin_rvv_vdiv_vv_i64m4:
case RISCV::BI__builtin_rvv_vdiv_vv_i64m8:
case RISCV::BI__builtin_rvv_vdiv_vx_i8m1:
case RISCV::BI__builtin_rvv_vdiv_vx_i8m2:
case RISCV::BI__builtin_rvv_vdiv_vx_i8m4:
case RISCV::BI__builtin_rvv_vdiv_vx_i8m8:
case RISCV::BI__builtin_rvv_vdiv_vx_i8mf2:
case RISCV::BI__builtin_rvv_vdiv_vx_i8mf4:
case RISCV::BI__builtin_rvv_vdiv_vx_i8mf8:
case RISCV::BI__builtin_rvv_vdiv_vx_i16m1:
case RISCV::BI__builtin_rvv_vdiv_vx_i16m2:
case RISCV::BI__builtin_rvv_vdiv_vx_i16m4:
case RISCV::BI__builtin_rvv_vdiv_vx_i16m8:
case RISCV::BI__builtin_rvv_vdiv_vx_i16mf2:
case RISCV::BI__builtin_rvv_vdiv_vx_i16mf4:
case RISCV::BI__builtin_rvv_vdiv_vx_i32m1:
case RISCV::BI__builtin_rvv_vdiv_vx_i32m2:
case RISCV::BI__builtin_rvv_vdiv_vx_i32m4:
case RISCV::BI__builtin_rvv_vdiv_vx_i32m8:
case RISCV::BI__builtin_rvv_vdiv_vx_i32mf2:
case RISCV::BI__builtin_rvv_vdiv_vx_i64m1:
case RISCV::BI__builtin_rvv_vdiv_vx_i64m2:
case RISCV::BI__builtin_rvv_vdiv_vx_i64m4:
case RISCV::BI__builtin_rvv_vdiv_vx_i64m8:
  ID = Intrinsic::riscv_vdiv;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vdiv_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vdiv_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vdiv_vx_i64m8_m:
  ID = Intrinsic::riscv_vdiv_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vdivu_vv_u8m1:
case RISCV::BI__builtin_rvv_vdivu_vv_u8m2:
case RISCV::BI__builtin_rvv_vdivu_vv_u8m4:
case RISCV::BI__builtin_rvv_vdivu_vv_u8m8:
case RISCV::BI__builtin_rvv_vdivu_vv_u8mf2:
case RISCV::BI__builtin_rvv_vdivu_vv_u8mf4:
case RISCV::BI__builtin_rvv_vdivu_vv_u8mf8:
case RISCV::BI__builtin_rvv_vdivu_vv_u16m1:
case RISCV::BI__builtin_rvv_vdivu_vv_u16m2:
case RISCV::BI__builtin_rvv_vdivu_vv_u16m4:
case RISCV::BI__builtin_rvv_vdivu_vv_u16m8:
case RISCV::BI__builtin_rvv_vdivu_vv_u16mf2:
case RISCV::BI__builtin_rvv_vdivu_vv_u16mf4:
case RISCV::BI__builtin_rvv_vdivu_vv_u32m1:
case RISCV::BI__builtin_rvv_vdivu_vv_u32m2:
case RISCV::BI__builtin_rvv_vdivu_vv_u32m4:
case RISCV::BI__builtin_rvv_vdivu_vv_u32m8:
case RISCV::BI__builtin_rvv_vdivu_vv_u32mf2:
case RISCV::BI__builtin_rvv_vdivu_vv_u64m1:
case RISCV::BI__builtin_rvv_vdivu_vv_u64m2:
case RISCV::BI__builtin_rvv_vdivu_vv_u64m4:
case RISCV::BI__builtin_rvv_vdivu_vv_u64m8:
case RISCV::BI__builtin_rvv_vdivu_vx_u8m1:
case RISCV::BI__builtin_rvv_vdivu_vx_u8m2:
case RISCV::BI__builtin_rvv_vdivu_vx_u8m4:
case RISCV::BI__builtin_rvv_vdivu_vx_u8m8:
case RISCV::BI__builtin_rvv_vdivu_vx_u8mf2:
case RISCV::BI__builtin_rvv_vdivu_vx_u8mf4:
case RISCV::BI__builtin_rvv_vdivu_vx_u8mf8:
case RISCV::BI__builtin_rvv_vdivu_vx_u16m1:
case RISCV::BI__builtin_rvv_vdivu_vx_u16m2:
case RISCV::BI__builtin_rvv_vdivu_vx_u16m4:
case RISCV::BI__builtin_rvv_vdivu_vx_u16m8:
case RISCV::BI__builtin_rvv_vdivu_vx_u16mf2:
case RISCV::BI__builtin_rvv_vdivu_vx_u16mf4:
case RISCV::BI__builtin_rvv_vdivu_vx_u32m1:
case RISCV::BI__builtin_rvv_vdivu_vx_u32m2:
case RISCV::BI__builtin_rvv_vdivu_vx_u32m4:
case RISCV::BI__builtin_rvv_vdivu_vx_u32m8:
case RISCV::BI__builtin_rvv_vdivu_vx_u32mf2:
case RISCV::BI__builtin_rvv_vdivu_vx_u64m1:
case RISCV::BI__builtin_rvv_vdivu_vx_u64m2:
case RISCV::BI__builtin_rvv_vdivu_vx_u64m4:
case RISCV::BI__builtin_rvv_vdivu_vx_u64m8:
  ID = Intrinsic::riscv_vdivu;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vdivu_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vdivu_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vdivu_vx_u64m8_m:
  ID = Intrinsic::riscv_vdivu_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vfadd_vv_f32m1:
case RISCV::BI__builtin_rvv_vfadd_vv_f32m2:
case RISCV::BI__builtin_rvv_vfadd_vv_f32m4:
case RISCV::BI__builtin_rvv_vfadd_vv_f32m8:
case RISCV::BI__builtin_rvv_vfadd_vv_f32mf2:
case RISCV::BI__builtin_rvv_vfadd_vv_f64m1:
case RISCV::BI__builtin_rvv_vfadd_vv_f64m2:
case RISCV::BI__builtin_rvv_vfadd_vv_f64m4:
case RISCV::BI__builtin_rvv_vfadd_vv_f64m8:
case RISCV::BI__builtin_rvv_vfadd_vf_f32m1:
case RISCV::BI__builtin_rvv_vfadd_vf_f32m2:
case RISCV::BI__builtin_rvv_vfadd_vf_f32m4:
case RISCV::BI__builtin_rvv_vfadd_vf_f32m8:
case RISCV::BI__builtin_rvv_vfadd_vf_f32mf2:
case RISCV::BI__builtin_rvv_vfadd_vf_f64m1:
case RISCV::BI__builtin_rvv_vfadd_vf_f64m2:
case RISCV::BI__builtin_rvv_vfadd_vf_f64m4:
case RISCV::BI__builtin_rvv_vfadd_vf_f64m8:
  ID = Intrinsic::riscv_vfadd;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vfadd_vv_f32m1_m:
case RISCV::BI__builtin_rvv_vfadd_vv_f32m2_m:
case RISCV::BI__builtin_rvv_vfadd_vv_f32m4_m:
case RISCV::BI__builtin_rvv_vfadd_vv_f32m8_m:
case RISCV::BI__builtin_rvv_vfadd_vv_f32mf2_m:
case RISCV::BI__builtin_rvv_vfadd_vv_f64m1_m:
case RISCV::BI__builtin_rvv_vfadd_vv_f64m2_m:
case RISCV::BI__builtin_rvv_vfadd_vv_f64m4_m:
case RISCV::BI__builtin_rvv_vfadd_vv_f64m8_m:
case RISCV::BI__builtin_rvv_vfadd_vf_f32m1_m:
case RISCV::BI__builtin_rvv_vfadd_vf_f32m2_m:
case RISCV::BI__builtin_rvv_vfadd_vf_f32m4_m:
case RISCV::BI__builtin_rvv_vfadd_vf_f32m8_m:
case RISCV::BI__builtin_rvv_vfadd_vf_f32mf2_m:
case RISCV::BI__builtin_rvv_vfadd_vf_f64m1_m:
case RISCV::BI__builtin_rvv_vfadd_vf_f64m2_m:
case RISCV::BI__builtin_rvv_vfadd_vf_f64m4_m:
case RISCV::BI__builtin_rvv_vfadd_vf_f64m8_m:
  ID = Intrinsic::riscv_vfadd_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vle8_v_i8m1:
case RISCV::BI__builtin_rvv_vle8_v_i8m2:
case RISCV::BI__builtin_rvv_vle8_v_i8m4:
case RISCV::BI__builtin_rvv_vle8_v_i8m8:
case RISCV::BI__builtin_rvv_vle8_v_i8mf2:
case RISCV::BI__builtin_rvv_vle8_v_i8mf4:
case RISCV::BI__builtin_rvv_vle8_v_i8mf8:
case RISCV::BI__builtin_rvv_vle16_v_i16m1:
case RISCV::BI__builtin_rvv_vle16_v_i16m2:
case RISCV::BI__builtin_rvv_vle16_v_i16m4:
case RISCV::BI__builtin_rvv_vle16_v_i16m8:
case RISCV::BI__builtin_rvv_vle16_v_i16mf2:
case RISCV::BI__builtin_rvv_vle16_v_i16mf4:
case RISCV::BI__builtin_rvv_vle16_v_u16m1:
case RISCV::BI__builtin_rvv_vle16_v_u16m2:
case RISCV::BI__builtin_rvv_vle16_v_u16m4:
case RISCV::BI__builtin_rvv_vle16_v_u16m8:
case RISCV::BI__builtin_rvv_vle16_v_u16mf2:
case RISCV::BI__builtin_rvv_vle16_v_u16mf4:
case RISCV::BI__builtin_rvv_vle32_v_i32m1:
case RISCV::BI__builtin_rvv_vle32_v_i32m2:
case RISCV::BI__builtin_rvv_vle32_v_i32m4:
case RISCV::BI__builtin_rvv_vle32_v_i32m8:
case RISCV::BI__builtin_rvv_vle32_v_i32mf2:
case RISCV::BI__builtin_rvv_vle32_v_u32m1:
case RISCV::BI__builtin_rvv_vle32_v_u32m2:
case RISCV::BI__builtin_rvv_vle32_v_u32m4:
case RISCV::BI__builtin_rvv_vle32_v_u32m8:
case RISCV::BI__builtin_rvv_vle32_v_u32mf2:
case RISCV::BI__builtin_rvv_vle32_v_f32m1:
case RISCV::BI__builtin_rvv_vle32_v_f32m2:
case RISCV::BI__builtin_rvv_vle32_v_f32m4:
case RISCV::BI__builtin_rvv_vle32_v_f32m8:
case RISCV::BI__builtin_rvv_vle32_v_f32mf2:
case RISCV::BI__builtin_rvv_vle8_v_u8m1:
case RISCV::BI__builtin_rvv_vle8_v_u8m2:
case RISCV::BI__builtin_rvv_vle8_v_u8m4:
case RISCV::BI__builtin_rvv_vle8_v_u8m8:
case RISCV::BI__builtin_rvv_vle8_v_u8mf2:
case RISCV::BI__builtin_rvv_vle8_v_u8mf4:
case RISCV::BI__builtin_rvv_vle8_v_u8mf8:
case RISCV::BI__builtin_rvv_vle64_v_i64m1:
case RISCV::BI__builtin_rvv_vle64_v_i64m2:
case RISCV::BI__builtin_rvv_vle64_v_i64m4:
case RISCV::BI__builtin_rvv_vle64_v_i64m8:
case RISCV::BI__builtin_rvv_vle64_v_u64m1:
case RISCV::BI__builtin_rvv_vle64_v_u64m2:
case RISCV::BI__builtin_rvv_vle64_v_u64m4:
case RISCV::BI__builtin_rvv_vle64_v_u64m8:
case RISCV::BI__builtin_rvv_vle64_v_f64m1:
case RISCV::BI__builtin_rvv_vle64_v_f64m2:
case RISCV::BI__builtin_rvv_vle64_v_f64m4:
case RISCV::BI__builtin_rvv_vle64_v_f64m8:
  ID = Intrinsic::riscv_vle;

        IntrinsicTypes = {ResultType, Ops[1]->getType()};
        Ops[0] = Builder.CreateBitCast(Ops[0], ResultType->getPointerTo());
      break;
case RISCV::BI__builtin_rvv_vle8_v_i8m1_m:
case RISCV::BI__builtin_rvv_vle8_v_i8m2_m:
case RISCV::BI__builtin_rvv_vle8_v_i8m4_m:
case RISCV::BI__builtin_rvv_vle8_v_i8m8_m:
case RISCV::BI__builtin_rvv_vle8_v_i8mf2_m:
case RISCV::BI__builtin_rvv_vle8_v_i8mf4_m:
case RISCV::BI__builtin_rvv_vle8_v_i8mf8_m:
case RISCV::BI__builtin_rvv_vle16_v_i16m1_m:
case RISCV::BI__builtin_rvv_vle16_v_i16m2_m:
case RISCV::BI__builtin_rvv_vle16_v_i16m4_m:
case RISCV::BI__builtin_rvv_vle16_v_i16m8_m:
case RISCV::BI__builtin_rvv_vle16_v_i16mf2_m:
case RISCV::BI__builtin_rvv_vle16_v_i16mf4_m:
case RISCV::BI__builtin_rvv_vle16_v_u16m1_m:
case RISCV::BI__builtin_rvv_vle16_v_u16m2_m:
case RISCV::BI__builtin_rvv_vle16_v_u16m4_m:
case RISCV::BI__builtin_rvv_vle16_v_u16m8_m:
case RISCV::BI__builtin_rvv_vle16_v_u16mf2_m:
case RISCV::BI__builtin_rvv_vle16_v_u16mf4_m:
case RISCV::BI__builtin_rvv_vle32_v_i32m1_m:
case RISCV::BI__builtin_rvv_vle32_v_i32m2_m:
case RISCV::BI__builtin_rvv_vle32_v_i32m4_m:
case RISCV::BI__builtin_rvv_vle32_v_i32m8_m:
case RISCV::BI__builtin_rvv_vle32_v_i32mf2_m:
case RISCV::BI__builtin_rvv_vle32_v_u32m1_m:
case RISCV::BI__builtin_rvv_vle32_v_u32m2_m:
case RISCV::BI__builtin_rvv_vle32_v_u32m4_m:
case RISCV::BI__builtin_rvv_vle32_v_u32m8_m:
case RISCV::BI__builtin_rvv_vle32_v_u32mf2_m:
case RISCV::BI__builtin_rvv_vle32_v_f32m1_m:
case RISCV::BI__builtin_rvv_vle32_v_f32m2_m:
case RISCV::BI__builtin_rvv_vle32_v_f32m4_m:
case RISCV::BI__builtin_rvv_vle32_v_f32m8_m:
case RISCV::BI__builtin_rvv_vle32_v_f32mf2_m:
case RISCV::BI__builtin_rvv_vle8_v_u8m1_m:
case RISCV::BI__builtin_rvv_vle8_v_u8m2_m:
case RISCV::BI__builtin_rvv_vle8_v_u8m4_m:
case RISCV::BI__builtin_rvv_vle8_v_u8m8_m:
case RISCV::BI__builtin_rvv_vle8_v_u8mf2_m:
case RISCV::BI__builtin_rvv_vle8_v_u8mf4_m:
case RISCV::BI__builtin_rvv_vle8_v_u8mf8_m:
case RISCV::BI__builtin_rvv_vle64_v_i64m1_m:
case RISCV::BI__builtin_rvv_vle64_v_i64m2_m:
case RISCV::BI__builtin_rvv_vle64_v_i64m4_m:
case RISCV::BI__builtin_rvv_vle64_v_i64m8_m:
case RISCV::BI__builtin_rvv_vle64_v_u64m1_m:
case RISCV::BI__builtin_rvv_vle64_v_u64m2_m:
case RISCV::BI__builtin_rvv_vle64_v_u64m4_m:
case RISCV::BI__builtin_rvv_vle64_v_u64m8_m:
case RISCV::BI__builtin_rvv_vle64_v_f64m1_m:
case RISCV::BI__builtin_rvv_vle64_v_f64m2_m:
case RISCV::BI__builtin_rvv_vle64_v_f64m4_m:
case RISCV::BI__builtin_rvv_vle64_v_f64m8_m:
  ID = Intrinsic::riscv_vle_mask;

        IntrinsicTypes = {ResultType, Ops[3]->getType()};
        Ops[1] = Builder.CreateBitCast(Ops[1], ResultType->getPointerTo());
      break;
case RISCV::BI__builtin_rvv_vle8ff_v_i8m1:
case RISCV::BI__builtin_rvv_vle8ff_v_i8m2:
case RISCV::BI__builtin_rvv_vle8ff_v_i8m4:
case RISCV::BI__builtin_rvv_vle8ff_v_i8m8:
case RISCV::BI__builtin_rvv_vle8ff_v_i8mf2:
case RISCV::BI__builtin_rvv_vle8ff_v_i8mf4:
case RISCV::BI__builtin_rvv_vle8ff_v_i8mf8:
case RISCV::BI__builtin_rvv_vle8ff_v_u8m1:
case RISCV::BI__builtin_rvv_vle8ff_v_u8m2:
case RISCV::BI__builtin_rvv_vle8ff_v_u8m4:
case RISCV::BI__builtin_rvv_vle8ff_v_u8m8:
case RISCV::BI__builtin_rvv_vle8ff_v_u8mf2:
case RISCV::BI__builtin_rvv_vle8ff_v_u8mf4:
case RISCV::BI__builtin_rvv_vle8ff_v_u8mf8:
case RISCV::BI__builtin_rvv_vle16ff_v_i16m1:
case RISCV::BI__builtin_rvv_vle16ff_v_i16m2:
case RISCV::BI__builtin_rvv_vle16ff_v_i16m4:
case RISCV::BI__builtin_rvv_vle16ff_v_i16m8:
case RISCV::BI__builtin_rvv_vle16ff_v_i16mf2:
case RISCV::BI__builtin_rvv_vle16ff_v_i16mf4:
case RISCV::BI__builtin_rvv_vle16ff_v_u16m1:
case RISCV::BI__builtin_rvv_vle16ff_v_u16m2:
case RISCV::BI__builtin_rvv_vle16ff_v_u16m4:
case RISCV::BI__builtin_rvv_vle16ff_v_u16m8:
case RISCV::BI__builtin_rvv_vle16ff_v_u16mf2:
case RISCV::BI__builtin_rvv_vle16ff_v_u16mf4:
case RISCV::BI__builtin_rvv_vle32ff_v_i32m1:
case RISCV::BI__builtin_rvv_vle32ff_v_i32m2:
case RISCV::BI__builtin_rvv_vle32ff_v_i32m4:
case RISCV::BI__builtin_rvv_vle32ff_v_i32m8:
case RISCV::BI__builtin_rvv_vle32ff_v_i32mf2:
case RISCV::BI__builtin_rvv_vle32ff_v_u32m1:
case RISCV::BI__builtin_rvv_vle32ff_v_u32m2:
case RISCV::BI__builtin_rvv_vle32ff_v_u32m4:
case RISCV::BI__builtin_rvv_vle32ff_v_u32m8:
case RISCV::BI__builtin_rvv_vle32ff_v_u32mf2:
case RISCV::BI__builtin_rvv_vle32ff_v_f32m1:
case RISCV::BI__builtin_rvv_vle32ff_v_f32m2:
case RISCV::BI__builtin_rvv_vle32ff_v_f32m4:
case RISCV::BI__builtin_rvv_vle32ff_v_f32m8:
case RISCV::BI__builtin_rvv_vle32ff_v_f32mf2:
case RISCV::BI__builtin_rvv_vle64ff_v_i64m1:
case RISCV::BI__builtin_rvv_vle64ff_v_i64m2:
case RISCV::BI__builtin_rvv_vle64ff_v_i64m4:
case RISCV::BI__builtin_rvv_vle64ff_v_i64m8:
case RISCV::BI__builtin_rvv_vle64ff_v_u64m1:
case RISCV::BI__builtin_rvv_vle64ff_v_u64m2:
case RISCV::BI__builtin_rvv_vle64ff_v_u64m4:
case RISCV::BI__builtin_rvv_vle64ff_v_u64m8:
case RISCV::BI__builtin_rvv_vle64ff_v_f64m1:
case RISCV::BI__builtin_rvv_vle64ff_v_f64m2:
case RISCV::BI__builtin_rvv_vle64ff_v_f64m4:
case RISCV::BI__builtin_rvv_vle64ff_v_f64m8:
  ID = Intrinsic::riscv_vleff;

      {
        IntrinsicTypes = {ResultType, Ops[2]->getType()};
        Ops[0] = Builder.CreateBitCast(Ops[0], ResultType->getPointerTo());
        Value *NewVL = Ops[1];
        Ops.erase(Ops.begin() + 1);
        llvm::Function *F = CGM.getIntrinsic(ID, IntrinsicTypes);
        llvm::Value *LoadValue = Builder.CreateCall(F, Ops, "");
        llvm::Value *V = Builder.CreateExtractValue(LoadValue, {0});
        // Store new_vl.
        clang::CharUnits Align =
            CGM.getNaturalTypeAlignment(getContext().getSizeType());
        Builder.CreateStore(Builder.CreateExtractValue(LoadValue, {1}),
                            Address(NewVL, Align));
        return V;
      }
      break;
case RISCV::BI__builtin_rvv_vle8ff_v_i8m1_m:
case RISCV::BI__builtin_rvv_vle8ff_v_i8m2_m:
case RISCV::BI__builtin_rvv_vle8ff_v_i8m4_m:
case RISCV::BI__builtin_rvv_vle8ff_v_i8m8_m:
case RISCV::BI__builtin_rvv_vle8ff_v_i8mf2_m:
case RISCV::BI__builtin_rvv_vle8ff_v_i8mf4_m:
case RISCV::BI__builtin_rvv_vle8ff_v_i8mf8_m:
case RISCV::BI__builtin_rvv_vle8ff_v_u8m1_m:
case RISCV::BI__builtin_rvv_vle8ff_v_u8m2_m:
case RISCV::BI__builtin_rvv_vle8ff_v_u8m4_m:
case RISCV::BI__builtin_rvv_vle8ff_v_u8m8_m:
case RISCV::BI__builtin_rvv_vle8ff_v_u8mf2_m:
case RISCV::BI__builtin_rvv_vle8ff_v_u8mf4_m:
case RISCV::BI__builtin_rvv_vle8ff_v_u8mf8_m:
case RISCV::BI__builtin_rvv_vle16ff_v_i16m1_m:
case RISCV::BI__builtin_rvv_vle16ff_v_i16m2_m:
case RISCV::BI__builtin_rvv_vle16ff_v_i16m4_m:
case RISCV::BI__builtin_rvv_vle16ff_v_i16m8_m:
case RISCV::BI__builtin_rvv_vle16ff_v_i16mf2_m:
case RISCV::BI__builtin_rvv_vle16ff_v_i16mf4_m:
case RISCV::BI__builtin_rvv_vle16ff_v_u16m1_m:
case RISCV::BI__builtin_rvv_vle16ff_v_u16m2_m:
case RISCV::BI__builtin_rvv_vle16ff_v_u16m4_m:
case RISCV::BI__builtin_rvv_vle16ff_v_u16m8_m:
case RISCV::BI__builtin_rvv_vle16ff_v_u16mf2_m:
case RISCV::BI__builtin_rvv_vle16ff_v_u16mf4_m:
case RISCV::BI__builtin_rvv_vle32ff_v_i32m1_m:
case RISCV::BI__builtin_rvv_vle32ff_v_i32m2_m:
case RISCV::BI__builtin_rvv_vle32ff_v_i32m4_m:
case RISCV::BI__builtin_rvv_vle32ff_v_i32m8_m:
case RISCV::BI__builtin_rvv_vle32ff_v_i32mf2_m:
case RISCV::BI__builtin_rvv_vle32ff_v_u32m1_m:
case RISCV::BI__builtin_rvv_vle32ff_v_u32m2_m:
case RISCV::BI__builtin_rvv_vle32ff_v_u32m4_m:
case RISCV::BI__builtin_rvv_vle32ff_v_u32m8_m:
case RISCV::BI__builtin_rvv_vle32ff_v_u32mf2_m:
case RISCV::BI__builtin_rvv_vle32ff_v_f32m1_m:
case RISCV::BI__builtin_rvv_vle32ff_v_f32m2_m:
case RISCV::BI__builtin_rvv_vle32ff_v_f32m4_m:
case RISCV::BI__builtin_rvv_vle32ff_v_f32m8_m:
case RISCV::BI__builtin_rvv_vle32ff_v_f32mf2_m:
case RISCV::BI__builtin_rvv_vle64ff_v_i64m1_m:
case RISCV::BI__builtin_rvv_vle64ff_v_i64m2_m:
case RISCV::BI__builtin_rvv_vle64ff_v_i64m4_m:
case RISCV::BI__builtin_rvv_vle64ff_v_i64m8_m:
case RISCV::BI__builtin_rvv_vle64ff_v_u64m1_m:
case RISCV::BI__builtin_rvv_vle64ff_v_u64m2_m:
case RISCV::BI__builtin_rvv_vle64ff_v_u64m4_m:
case RISCV::BI__builtin_rvv_vle64ff_v_u64m8_m:
case RISCV::BI__builtin_rvv_vle64ff_v_f64m1_m:
case RISCV::BI__builtin_rvv_vle64ff_v_f64m2_m:
case RISCV::BI__builtin_rvv_vle64ff_v_f64m4_m:
case RISCV::BI__builtin_rvv_vle64ff_v_f64m8_m:
  ID = Intrinsic::riscv_vleff_mask;

      {
        IntrinsicTypes = {ResultType, Ops[4]->getType()};
        Ops[1] = Builder.CreateBitCast(Ops[1], ResultType->getPointerTo());
        Value *NewVL = Ops[2];
        Ops.erase(Ops.begin() + 2);
        llvm::Function *F = CGM.getIntrinsic(ID, IntrinsicTypes);
        llvm::Value *LoadValue = Builder.CreateCall(F, Ops, "");
        llvm::Value *V = Builder.CreateExtractValue(LoadValue, {0});
        // Store new_vl.
        clang::CharUnits Align =
            CGM.getNaturalTypeAlignment(getContext().getSizeType());
        Builder.CreateStore(Builder.CreateExtractValue(LoadValue, {1}),
                            Address(NewVL, Align));
        return V;
      }
      break;
case RISCV::BI__builtin_rvv_vloxei32_v_u32m1:
case RISCV::BI__builtin_rvv_vloxei32_v_u32m2:
case RISCV::BI__builtin_rvv_vloxei32_v_u32m4:
case RISCV::BI__builtin_rvv_vloxei32_v_u32m8:
case RISCV::BI__builtin_rvv_vloxei32_v_u32mf2:
case RISCV::BI__builtin_rvv_vloxei64_v_i32m1:
case RISCV::BI__builtin_rvv_vloxei64_v_i32m2:
case RISCV::BI__builtin_rvv_vloxei64_v_i32m4:
case RISCV::BI__builtin_rvv_vloxei64_v_i32mf2:
case RISCV::BI__builtin_rvv_vloxei64_v_u32m1:
case RISCV::BI__builtin_rvv_vloxei64_v_u32m2:
case RISCV::BI__builtin_rvv_vloxei64_v_u32m4:
case RISCV::BI__builtin_rvv_vloxei64_v_u32mf2:
case RISCV::BI__builtin_rvv_vloxei8_v_i64m1:
case RISCV::BI__builtin_rvv_vloxei8_v_i64m2:
case RISCV::BI__builtin_rvv_vloxei8_v_i64m4:
case RISCV::BI__builtin_rvv_vloxei8_v_i64m8:
case RISCV::BI__builtin_rvv_vloxei8_v_u64m1:
case RISCV::BI__builtin_rvv_vloxei8_v_u64m2:
case RISCV::BI__builtin_rvv_vloxei8_v_u64m4:
case RISCV::BI__builtin_rvv_vloxei8_v_u64m8:
case RISCV::BI__builtin_rvv_vloxei16_v_i64m1:
case RISCV::BI__builtin_rvv_vloxei16_v_i64m2:
case RISCV::BI__builtin_rvv_vloxei16_v_i64m4:
case RISCV::BI__builtin_rvv_vloxei16_v_i64m8:
case RISCV::BI__builtin_rvv_vloxei16_v_u64m1:
case RISCV::BI__builtin_rvv_vloxei16_v_u64m2:
case RISCV::BI__builtin_rvv_vloxei16_v_u64m4:
case RISCV::BI__builtin_rvv_vloxei16_v_u64m8:
case RISCV::BI__builtin_rvv_vloxei32_v_i64m1:
case RISCV::BI__builtin_rvv_vloxei32_v_i64m2:
case RISCV::BI__builtin_rvv_vloxei32_v_i64m4:
case RISCV::BI__builtin_rvv_vloxei32_v_i64m8:
case RISCV::BI__builtin_rvv_vloxei32_v_u64m1:
case RISCV::BI__builtin_rvv_vloxei32_v_u64m2:
case RISCV::BI__builtin_rvv_vloxei32_v_u64m4:
case RISCV::BI__builtin_rvv_vloxei32_v_u64m8:
case RISCV::BI__builtin_rvv_vloxei64_v_i64m1:
case RISCV::BI__builtin_rvv_vloxei64_v_i64m2:
case RISCV::BI__builtin_rvv_vloxei64_v_i64m4:
case RISCV::BI__builtin_rvv_vloxei64_v_i64m8:
case RISCV::BI__builtin_rvv_vloxei64_v_u64m1:
case RISCV::BI__builtin_rvv_vloxei64_v_u64m2:
case RISCV::BI__builtin_rvv_vloxei64_v_u64m4:
case RISCV::BI__builtin_rvv_vloxei64_v_u64m8:
case RISCV::BI__builtin_rvv_vloxei8_v_f32m1:
case RISCV::BI__builtin_rvv_vloxei8_v_f32m2:
case RISCV::BI__builtin_rvv_vloxei8_v_f32m4:
case RISCV::BI__builtin_rvv_vloxei8_v_f32m8:
case RISCV::BI__builtin_rvv_vloxei8_v_f32mf2:
case RISCV::BI__builtin_rvv_vloxei16_v_f32m1:
case RISCV::BI__builtin_rvv_vloxei16_v_f32m2:
case RISCV::BI__builtin_rvv_vloxei16_v_f32m4:
case RISCV::BI__builtin_rvv_vloxei16_v_f32m8:
case RISCV::BI__builtin_rvv_vloxei16_v_f32mf2:
case RISCV::BI__builtin_rvv_vloxei32_v_f32m1:
case RISCV::BI__builtin_rvv_vloxei32_v_f32m2:
case RISCV::BI__builtin_rvv_vloxei32_v_f32m4:
case RISCV::BI__builtin_rvv_vloxei32_v_f32m8:
case RISCV::BI__builtin_rvv_vloxei32_v_f32mf2:
case RISCV::BI__builtin_rvv_vloxei64_v_f32m1:
case RISCV::BI__builtin_rvv_vloxei64_v_f32m2:
case RISCV::BI__builtin_rvv_vloxei64_v_f32m4:
case RISCV::BI__builtin_rvv_vloxei64_v_f32mf2:
case RISCV::BI__builtin_rvv_vloxei8_v_f64m1:
case RISCV::BI__builtin_rvv_vloxei8_v_f64m2:
case RISCV::BI__builtin_rvv_vloxei8_v_f64m4:
case RISCV::BI__builtin_rvv_vloxei8_v_f64m8:
case RISCV::BI__builtin_rvv_vloxei16_v_f64m1:
case RISCV::BI__builtin_rvv_vloxei16_v_f64m2:
case RISCV::BI__builtin_rvv_vloxei16_v_f64m4:
case RISCV::BI__builtin_rvv_vloxei16_v_f64m8:
case RISCV::BI__builtin_rvv_vloxei32_v_f64m1:
case RISCV::BI__builtin_rvv_vloxei32_v_f64m2:
case RISCV::BI__builtin_rvv_vloxei32_v_f64m4:
case RISCV::BI__builtin_rvv_vloxei32_v_f64m8:
case RISCV::BI__builtin_rvv_vloxei64_v_f64m1:
case RISCV::BI__builtin_rvv_vloxei64_v_f64m2:
case RISCV::BI__builtin_rvv_vloxei64_v_f64m4:
case RISCV::BI__builtin_rvv_vloxei64_v_f64m8:
case RISCV::BI__builtin_rvv_vloxei8_v_i8m1:
case RISCV::BI__builtin_rvv_vloxei8_v_i8m2:
case RISCV::BI__builtin_rvv_vloxei8_v_i8m4:
case RISCV::BI__builtin_rvv_vloxei8_v_i8m8:
case RISCV::BI__builtin_rvv_vloxei8_v_i8mf2:
case RISCV::BI__builtin_rvv_vloxei8_v_i8mf4:
case RISCV::BI__builtin_rvv_vloxei8_v_i8mf8:
case RISCV::BI__builtin_rvv_vloxei8_v_u8m1:
case RISCV::BI__builtin_rvv_vloxei8_v_u8m2:
case RISCV::BI__builtin_rvv_vloxei8_v_u8m4:
case RISCV::BI__builtin_rvv_vloxei8_v_u8m8:
case RISCV::BI__builtin_rvv_vloxei8_v_u8mf2:
case RISCV::BI__builtin_rvv_vloxei8_v_u8mf4:
case RISCV::BI__builtin_rvv_vloxei8_v_u8mf8:
case RISCV::BI__builtin_rvv_vloxei16_v_i8m1:
case RISCV::BI__builtin_rvv_vloxei16_v_i8m2:
case RISCV::BI__builtin_rvv_vloxei16_v_i8m4:
case RISCV::BI__builtin_rvv_vloxei16_v_i8mf2:
case RISCV::BI__builtin_rvv_vloxei16_v_i8mf4:
case RISCV::BI__builtin_rvv_vloxei16_v_i8mf8:
case RISCV::BI__builtin_rvv_vloxei16_v_u8m1:
case RISCV::BI__builtin_rvv_vloxei16_v_u8m2:
case RISCV::BI__builtin_rvv_vloxei16_v_u8m4:
case RISCV::BI__builtin_rvv_vloxei16_v_u8mf2:
case RISCV::BI__builtin_rvv_vloxei16_v_u8mf4:
case RISCV::BI__builtin_rvv_vloxei16_v_u8mf8:
case RISCV::BI__builtin_rvv_vloxei32_v_i8m1:
case RISCV::BI__builtin_rvv_vloxei32_v_i8m2:
case RISCV::BI__builtin_rvv_vloxei32_v_i8mf2:
case RISCV::BI__builtin_rvv_vloxei32_v_i8mf4:
case RISCV::BI__builtin_rvv_vloxei32_v_i8mf8:
case RISCV::BI__builtin_rvv_vloxei32_v_u8m1:
case RISCV::BI__builtin_rvv_vloxei32_v_u8m2:
case RISCV::BI__builtin_rvv_vloxei32_v_u8mf2:
case RISCV::BI__builtin_rvv_vloxei32_v_u8mf4:
case RISCV::BI__builtin_rvv_vloxei32_v_u8mf8:
case RISCV::BI__builtin_rvv_vloxei64_v_i8m1:
case RISCV::BI__builtin_rvv_vloxei64_v_i8mf2:
case RISCV::BI__builtin_rvv_vloxei64_v_i8mf4:
case RISCV::BI__builtin_rvv_vloxei64_v_i8mf8:
case RISCV::BI__builtin_rvv_vloxei64_v_u8m1:
case RISCV::BI__builtin_rvv_vloxei64_v_u8mf2:
case RISCV::BI__builtin_rvv_vloxei64_v_u8mf4:
case RISCV::BI__builtin_rvv_vloxei64_v_u8mf8:
case RISCV::BI__builtin_rvv_vloxei8_v_i16m1:
case RISCV::BI__builtin_rvv_vloxei8_v_i16m2:
case RISCV::BI__builtin_rvv_vloxei8_v_i16m4:
case RISCV::BI__builtin_rvv_vloxei8_v_i16m8:
case RISCV::BI__builtin_rvv_vloxei8_v_i16mf2:
case RISCV::BI__builtin_rvv_vloxei8_v_i16mf4:
case RISCV::BI__builtin_rvv_vloxei8_v_u16m1:
case RISCV::BI__builtin_rvv_vloxei8_v_u16m2:
case RISCV::BI__builtin_rvv_vloxei8_v_u16m4:
case RISCV::BI__builtin_rvv_vloxei8_v_u16m8:
case RISCV::BI__builtin_rvv_vloxei8_v_u16mf2:
case RISCV::BI__builtin_rvv_vloxei8_v_u16mf4:
case RISCV::BI__builtin_rvv_vloxei16_v_i16m1:
case RISCV::BI__builtin_rvv_vloxei16_v_i16m2:
case RISCV::BI__builtin_rvv_vloxei16_v_i16m4:
case RISCV::BI__builtin_rvv_vloxei16_v_i16m8:
case RISCV::BI__builtin_rvv_vloxei16_v_i16mf2:
case RISCV::BI__builtin_rvv_vloxei16_v_i16mf4:
case RISCV::BI__builtin_rvv_vloxei16_v_u16m1:
case RISCV::BI__builtin_rvv_vloxei16_v_u16m2:
case RISCV::BI__builtin_rvv_vloxei16_v_u16m4:
case RISCV::BI__builtin_rvv_vloxei16_v_u16m8:
case RISCV::BI__builtin_rvv_vloxei16_v_u16mf2:
case RISCV::BI__builtin_rvv_vloxei16_v_u16mf4:
case RISCV::BI__builtin_rvv_vloxei32_v_i16m1:
case RISCV::BI__builtin_rvv_vloxei32_v_i16m2:
case RISCV::BI__builtin_rvv_vloxei32_v_i16m4:
case RISCV::BI__builtin_rvv_vloxei32_v_i16mf2:
case RISCV::BI__builtin_rvv_vloxei32_v_i16mf4:
case RISCV::BI__builtin_rvv_vloxei32_v_u16m1:
case RISCV::BI__builtin_rvv_vloxei32_v_u16m2:
case RISCV::BI__builtin_rvv_vloxei32_v_u16m4:
case RISCV::BI__builtin_rvv_vloxei32_v_u16mf2:
case RISCV::BI__builtin_rvv_vloxei32_v_u16mf4:
case RISCV::BI__builtin_rvv_vloxei64_v_i16m1:
case RISCV::BI__builtin_rvv_vloxei64_v_i16m2:
case RISCV::BI__builtin_rvv_vloxei64_v_i16mf2:
case RISCV::BI__builtin_rvv_vloxei64_v_i16mf4:
case RISCV::BI__builtin_rvv_vloxei64_v_u16m1:
case RISCV::BI__builtin_rvv_vloxei64_v_u16m2:
case RISCV::BI__builtin_rvv_vloxei64_v_u16mf2:
case RISCV::BI__builtin_rvv_vloxei64_v_u16mf4:
case RISCV::BI__builtin_rvv_vloxei8_v_i32m1:
case RISCV::BI__builtin_rvv_vloxei8_v_i32m2:
case RISCV::BI__builtin_rvv_vloxei8_v_i32m4:
case RISCV::BI__builtin_rvv_vloxei8_v_i32m8:
case RISCV::BI__builtin_rvv_vloxei8_v_i32mf2:
case RISCV::BI__builtin_rvv_vloxei8_v_u32m1:
case RISCV::BI__builtin_rvv_vloxei8_v_u32m2:
case RISCV::BI__builtin_rvv_vloxei8_v_u32m4:
case RISCV::BI__builtin_rvv_vloxei8_v_u32m8:
case RISCV::BI__builtin_rvv_vloxei8_v_u32mf2:
case RISCV::BI__builtin_rvv_vloxei16_v_i32m1:
case RISCV::BI__builtin_rvv_vloxei16_v_i32m2:
case RISCV::BI__builtin_rvv_vloxei16_v_i32m4:
case RISCV::BI__builtin_rvv_vloxei16_v_i32m8:
case RISCV::BI__builtin_rvv_vloxei16_v_i32mf2:
case RISCV::BI__builtin_rvv_vloxei16_v_u32m1:
case RISCV::BI__builtin_rvv_vloxei16_v_u32m2:
case RISCV::BI__builtin_rvv_vloxei16_v_u32m4:
case RISCV::BI__builtin_rvv_vloxei16_v_u32m8:
case RISCV::BI__builtin_rvv_vloxei16_v_u32mf2:
case RISCV::BI__builtin_rvv_vloxei32_v_i32m1:
case RISCV::BI__builtin_rvv_vloxei32_v_i32m2:
case RISCV::BI__builtin_rvv_vloxei32_v_i32m4:
case RISCV::BI__builtin_rvv_vloxei32_v_i32m8:
case RISCV::BI__builtin_rvv_vloxei32_v_i32mf2:
  ID = Intrinsic::riscv_vloxei;

        IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
        Ops[0] = Builder.CreateBitCast(Ops[0], ResultType->getPointerTo());
      break;
case RISCV::BI__builtin_rvv_vloxei32_v_u32m1_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u32m2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u32m4_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u32m8_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u32mf2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i32m1_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i32m2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i32m4_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i32mf2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u32m1_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u32m2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u32m4_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u32mf2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i64m1_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i64m2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i64m4_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i64m8_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u64m1_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u64m2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u64m4_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u64m8_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i64m1_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i64m2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i64m4_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i64m8_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u64m1_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u64m2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u64m4_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u64m8_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i64m1_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i64m2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i64m4_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i64m8_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u64m1_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u64m2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u64m4_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u64m8_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i64m1_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i64m2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i64m4_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i64m8_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u64m1_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u64m2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u64m4_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u64m8_m:
case RISCV::BI__builtin_rvv_vloxei8_v_f32m1_m:
case RISCV::BI__builtin_rvv_vloxei8_v_f32m2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_f32m4_m:
case RISCV::BI__builtin_rvv_vloxei8_v_f32m8_m:
case RISCV::BI__builtin_rvv_vloxei8_v_f32mf2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_f32m1_m:
case RISCV::BI__builtin_rvv_vloxei16_v_f32m2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_f32m4_m:
case RISCV::BI__builtin_rvv_vloxei16_v_f32m8_m:
case RISCV::BI__builtin_rvv_vloxei16_v_f32mf2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_f32m1_m:
case RISCV::BI__builtin_rvv_vloxei32_v_f32m2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_f32m4_m:
case RISCV::BI__builtin_rvv_vloxei32_v_f32m8_m:
case RISCV::BI__builtin_rvv_vloxei32_v_f32mf2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_f32m1_m:
case RISCV::BI__builtin_rvv_vloxei64_v_f32m2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_f32m4_m:
case RISCV::BI__builtin_rvv_vloxei64_v_f32mf2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_f64m1_m:
case RISCV::BI__builtin_rvv_vloxei8_v_f64m2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_f64m4_m:
case RISCV::BI__builtin_rvv_vloxei8_v_f64m8_m:
case RISCV::BI__builtin_rvv_vloxei16_v_f64m1_m:
case RISCV::BI__builtin_rvv_vloxei16_v_f64m2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_f64m4_m:
case RISCV::BI__builtin_rvv_vloxei16_v_f64m8_m:
case RISCV::BI__builtin_rvv_vloxei32_v_f64m1_m:
case RISCV::BI__builtin_rvv_vloxei32_v_f64m2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_f64m4_m:
case RISCV::BI__builtin_rvv_vloxei32_v_f64m8_m:
case RISCV::BI__builtin_rvv_vloxei64_v_f64m1_m:
case RISCV::BI__builtin_rvv_vloxei64_v_f64m2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_f64m4_m:
case RISCV::BI__builtin_rvv_vloxei64_v_f64m8_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i8m1_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i8m2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i8m4_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i8m8_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i8mf2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i8mf4_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i8mf8_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u8m1_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u8m2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u8m4_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u8m8_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u8mf2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u8mf4_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u8mf8_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i8m1_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i8m2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i8m4_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i8mf2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i8mf4_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i8mf8_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u8m1_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u8m2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u8m4_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u8mf2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u8mf4_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u8mf8_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i8m1_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i8m2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i8mf2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i8mf4_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i8mf8_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u8m1_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u8m2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u8mf2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u8mf4_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u8mf8_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i8m1_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i8mf2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i8mf4_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i8mf8_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u8m1_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u8mf2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u8mf4_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u8mf8_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i16m1_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i16m2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i16m4_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i16m8_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i16mf2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i16mf4_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u16m1_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u16m2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u16m4_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u16m8_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u16mf2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u16mf4_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i16m1_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i16m2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i16m4_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i16m8_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i16mf2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i16mf4_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u16m1_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u16m2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u16m4_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u16m8_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u16mf2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u16mf4_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i16m1_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i16m2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i16m4_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i16mf2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i16mf4_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u16m1_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u16m2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u16m4_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u16mf2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_u16mf4_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i16m1_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i16m2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i16mf2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_i16mf4_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u16m1_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u16m2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u16mf2_m:
case RISCV::BI__builtin_rvv_vloxei64_v_u16mf4_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i32m1_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i32m2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i32m4_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i32m8_m:
case RISCV::BI__builtin_rvv_vloxei8_v_i32mf2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u32m1_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u32m2_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u32m4_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u32m8_m:
case RISCV::BI__builtin_rvv_vloxei8_v_u32mf2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i32m1_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i32m2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i32m4_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i32m8_m:
case RISCV::BI__builtin_rvv_vloxei16_v_i32mf2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u32m1_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u32m2_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u32m4_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u32m8_m:
case RISCV::BI__builtin_rvv_vloxei16_v_u32mf2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i32m1_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i32m2_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i32m4_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i32m8_m:
case RISCV::BI__builtin_rvv_vloxei32_v_i32mf2_m:
  ID = Intrinsic::riscv_vloxei_mask;

        IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
        Ops[1] = Builder.CreateBitCast(Ops[1], ResultType->getPointerTo());
      break;
case RISCV::BI__builtin_rvv_vluxei8_v_i8m1:
case RISCV::BI__builtin_rvv_vluxei8_v_i8m2:
case RISCV::BI__builtin_rvv_vluxei8_v_i8m4:
case RISCV::BI__builtin_rvv_vluxei8_v_i8m8:
case RISCV::BI__builtin_rvv_vluxei8_v_i8mf2:
case RISCV::BI__builtin_rvv_vluxei8_v_i8mf4:
case RISCV::BI__builtin_rvv_vluxei8_v_i8mf8:
case RISCV::BI__builtin_rvv_vluxei8_v_u8m1:
case RISCV::BI__builtin_rvv_vluxei8_v_u8m2:
case RISCV::BI__builtin_rvv_vluxei8_v_u8m4:
case RISCV::BI__builtin_rvv_vluxei8_v_u8m8:
case RISCV::BI__builtin_rvv_vluxei8_v_u8mf2:
case RISCV::BI__builtin_rvv_vluxei8_v_u8mf4:
case RISCV::BI__builtin_rvv_vluxei8_v_u8mf8:
case RISCV::BI__builtin_rvv_vluxei16_v_i8m1:
case RISCV::BI__builtin_rvv_vluxei16_v_i8m2:
case RISCV::BI__builtin_rvv_vluxei16_v_i8m4:
case RISCV::BI__builtin_rvv_vluxei16_v_i8mf2:
case RISCV::BI__builtin_rvv_vluxei16_v_i8mf4:
case RISCV::BI__builtin_rvv_vluxei16_v_i8mf8:
case RISCV::BI__builtin_rvv_vluxei16_v_u8m1:
case RISCV::BI__builtin_rvv_vluxei16_v_u8m2:
case RISCV::BI__builtin_rvv_vluxei16_v_u8m4:
case RISCV::BI__builtin_rvv_vluxei16_v_u8mf2:
case RISCV::BI__builtin_rvv_vluxei16_v_u8mf4:
case RISCV::BI__builtin_rvv_vluxei16_v_u8mf8:
case RISCV::BI__builtin_rvv_vluxei32_v_i8m1:
case RISCV::BI__builtin_rvv_vluxei32_v_i8m2:
case RISCV::BI__builtin_rvv_vluxei32_v_i8mf2:
case RISCV::BI__builtin_rvv_vluxei32_v_i8mf4:
case RISCV::BI__builtin_rvv_vluxei32_v_i8mf8:
case RISCV::BI__builtin_rvv_vluxei32_v_u8m1:
case RISCV::BI__builtin_rvv_vluxei32_v_u8m2:
case RISCV::BI__builtin_rvv_vluxei32_v_u8mf2:
case RISCV::BI__builtin_rvv_vluxei32_v_u8mf4:
case RISCV::BI__builtin_rvv_vluxei32_v_u8mf8:
case RISCV::BI__builtin_rvv_vluxei64_v_i8m1:
case RISCV::BI__builtin_rvv_vluxei64_v_i8mf2:
case RISCV::BI__builtin_rvv_vluxei64_v_i8mf4:
case RISCV::BI__builtin_rvv_vluxei64_v_i8mf8:
case RISCV::BI__builtin_rvv_vluxei64_v_u8m1:
case RISCV::BI__builtin_rvv_vluxei64_v_u8mf2:
case RISCV::BI__builtin_rvv_vluxei64_v_u8mf4:
case RISCV::BI__builtin_rvv_vluxei64_v_u8mf8:
case RISCV::BI__builtin_rvv_vluxei8_v_i16m1:
case RISCV::BI__builtin_rvv_vluxei8_v_i16m2:
case RISCV::BI__builtin_rvv_vluxei8_v_i16m4:
case RISCV::BI__builtin_rvv_vluxei8_v_i16m8:
case RISCV::BI__builtin_rvv_vluxei8_v_i16mf2:
case RISCV::BI__builtin_rvv_vluxei8_v_i16mf4:
case RISCV::BI__builtin_rvv_vluxei8_v_u16m1:
case RISCV::BI__builtin_rvv_vluxei8_v_u16m2:
case RISCV::BI__builtin_rvv_vluxei8_v_u16m4:
case RISCV::BI__builtin_rvv_vluxei8_v_u16m8:
case RISCV::BI__builtin_rvv_vluxei8_v_u16mf2:
case RISCV::BI__builtin_rvv_vluxei8_v_u16mf4:
case RISCV::BI__builtin_rvv_vluxei16_v_i16m1:
case RISCV::BI__builtin_rvv_vluxei16_v_i16m2:
case RISCV::BI__builtin_rvv_vluxei16_v_i16m4:
case RISCV::BI__builtin_rvv_vluxei16_v_i16m8:
case RISCV::BI__builtin_rvv_vluxei16_v_i16mf2:
case RISCV::BI__builtin_rvv_vluxei16_v_i16mf4:
case RISCV::BI__builtin_rvv_vluxei16_v_u16m1:
case RISCV::BI__builtin_rvv_vluxei16_v_u16m2:
case RISCV::BI__builtin_rvv_vluxei16_v_u16m4:
case RISCV::BI__builtin_rvv_vluxei16_v_u16m8:
case RISCV::BI__builtin_rvv_vluxei16_v_u16mf2:
case RISCV::BI__builtin_rvv_vluxei16_v_u16mf4:
case RISCV::BI__builtin_rvv_vluxei32_v_i16m1:
case RISCV::BI__builtin_rvv_vluxei32_v_i16m2:
case RISCV::BI__builtin_rvv_vluxei32_v_i16m4:
case RISCV::BI__builtin_rvv_vluxei32_v_i16mf2:
case RISCV::BI__builtin_rvv_vluxei32_v_i16mf4:
case RISCV::BI__builtin_rvv_vluxei32_v_u16m1:
case RISCV::BI__builtin_rvv_vluxei32_v_u16m2:
case RISCV::BI__builtin_rvv_vluxei32_v_u16m4:
case RISCV::BI__builtin_rvv_vluxei32_v_u16mf2:
case RISCV::BI__builtin_rvv_vluxei32_v_u16mf4:
case RISCV::BI__builtin_rvv_vluxei64_v_i16m1:
case RISCV::BI__builtin_rvv_vluxei64_v_i16m2:
case RISCV::BI__builtin_rvv_vluxei64_v_i16mf2:
case RISCV::BI__builtin_rvv_vluxei64_v_i16mf4:
case RISCV::BI__builtin_rvv_vluxei64_v_u16m1:
case RISCV::BI__builtin_rvv_vluxei64_v_u16m2:
case RISCV::BI__builtin_rvv_vluxei64_v_u16mf2:
case RISCV::BI__builtin_rvv_vluxei64_v_u16mf4:
case RISCV::BI__builtin_rvv_vluxei8_v_i32m1:
case RISCV::BI__builtin_rvv_vluxei8_v_i32m2:
case RISCV::BI__builtin_rvv_vluxei8_v_i32m4:
case RISCV::BI__builtin_rvv_vluxei8_v_i32m8:
case RISCV::BI__builtin_rvv_vluxei8_v_i32mf2:
case RISCV::BI__builtin_rvv_vluxei8_v_u32m1:
case RISCV::BI__builtin_rvv_vluxei8_v_u32m2:
case RISCV::BI__builtin_rvv_vluxei8_v_u32m4:
case RISCV::BI__builtin_rvv_vluxei8_v_u32m8:
case RISCV::BI__builtin_rvv_vluxei8_v_u32mf2:
case RISCV::BI__builtin_rvv_vluxei16_v_i32m1:
case RISCV::BI__builtin_rvv_vluxei16_v_i32m2:
case RISCV::BI__builtin_rvv_vluxei16_v_i32m4:
case RISCV::BI__builtin_rvv_vluxei16_v_i32m8:
case RISCV::BI__builtin_rvv_vluxei16_v_i32mf2:
case RISCV::BI__builtin_rvv_vluxei16_v_u32m1:
case RISCV::BI__builtin_rvv_vluxei16_v_u32m2:
case RISCV::BI__builtin_rvv_vluxei16_v_u32m4:
case RISCV::BI__builtin_rvv_vluxei16_v_u32m8:
case RISCV::BI__builtin_rvv_vluxei16_v_u32mf2:
case RISCV::BI__builtin_rvv_vluxei32_v_i32m1:
case RISCV::BI__builtin_rvv_vluxei32_v_i32m2:
case RISCV::BI__builtin_rvv_vluxei32_v_i32m4:
case RISCV::BI__builtin_rvv_vluxei32_v_i32m8:
case RISCV::BI__builtin_rvv_vluxei32_v_i32mf2:
case RISCV::BI__builtin_rvv_vluxei32_v_u32m1:
case RISCV::BI__builtin_rvv_vluxei32_v_u32m2:
case RISCV::BI__builtin_rvv_vluxei32_v_u32m4:
case RISCV::BI__builtin_rvv_vluxei32_v_u32m8:
case RISCV::BI__builtin_rvv_vluxei32_v_u32mf2:
case RISCV::BI__builtin_rvv_vluxei64_v_i32m1:
case RISCV::BI__builtin_rvv_vluxei64_v_i32m2:
case RISCV::BI__builtin_rvv_vluxei64_v_i32m4:
case RISCV::BI__builtin_rvv_vluxei64_v_i32mf2:
case RISCV::BI__builtin_rvv_vluxei64_v_u32m1:
case RISCV::BI__builtin_rvv_vluxei64_v_u32m2:
case RISCV::BI__builtin_rvv_vluxei64_v_u32m4:
case RISCV::BI__builtin_rvv_vluxei64_v_u32mf2:
case RISCV::BI__builtin_rvv_vluxei8_v_i64m1:
case RISCV::BI__builtin_rvv_vluxei8_v_i64m2:
case RISCV::BI__builtin_rvv_vluxei8_v_i64m4:
case RISCV::BI__builtin_rvv_vluxei8_v_i64m8:
case RISCV::BI__builtin_rvv_vluxei8_v_u64m1:
case RISCV::BI__builtin_rvv_vluxei8_v_u64m2:
case RISCV::BI__builtin_rvv_vluxei8_v_u64m4:
case RISCV::BI__builtin_rvv_vluxei8_v_u64m8:
case RISCV::BI__builtin_rvv_vluxei16_v_i64m1:
case RISCV::BI__builtin_rvv_vluxei16_v_i64m2:
case RISCV::BI__builtin_rvv_vluxei16_v_i64m4:
case RISCV::BI__builtin_rvv_vluxei16_v_i64m8:
case RISCV::BI__builtin_rvv_vluxei16_v_u64m1:
case RISCV::BI__builtin_rvv_vluxei16_v_u64m2:
case RISCV::BI__builtin_rvv_vluxei16_v_u64m4:
case RISCV::BI__builtin_rvv_vluxei16_v_u64m8:
case RISCV::BI__builtin_rvv_vluxei32_v_i64m1:
case RISCV::BI__builtin_rvv_vluxei32_v_i64m2:
case RISCV::BI__builtin_rvv_vluxei32_v_i64m4:
case RISCV::BI__builtin_rvv_vluxei32_v_i64m8:
case RISCV::BI__builtin_rvv_vluxei32_v_u64m1:
case RISCV::BI__builtin_rvv_vluxei32_v_u64m2:
case RISCV::BI__builtin_rvv_vluxei32_v_u64m4:
case RISCV::BI__builtin_rvv_vluxei32_v_u64m8:
case RISCV::BI__builtin_rvv_vluxei64_v_i64m1:
case RISCV::BI__builtin_rvv_vluxei64_v_i64m2:
case RISCV::BI__builtin_rvv_vluxei64_v_i64m4:
case RISCV::BI__builtin_rvv_vluxei64_v_i64m8:
case RISCV::BI__builtin_rvv_vluxei64_v_u64m1:
case RISCV::BI__builtin_rvv_vluxei64_v_u64m2:
case RISCV::BI__builtin_rvv_vluxei64_v_u64m4:
case RISCV::BI__builtin_rvv_vluxei64_v_u64m8:
case RISCV::BI__builtin_rvv_vluxei8_v_f32m1:
case RISCV::BI__builtin_rvv_vluxei8_v_f32m2:
case RISCV::BI__builtin_rvv_vluxei8_v_f32m4:
case RISCV::BI__builtin_rvv_vluxei8_v_f32m8:
case RISCV::BI__builtin_rvv_vluxei8_v_f32mf2:
case RISCV::BI__builtin_rvv_vluxei16_v_f32m1:
case RISCV::BI__builtin_rvv_vluxei16_v_f32m2:
case RISCV::BI__builtin_rvv_vluxei16_v_f32m4:
case RISCV::BI__builtin_rvv_vluxei16_v_f32m8:
case RISCV::BI__builtin_rvv_vluxei16_v_f32mf2:
case RISCV::BI__builtin_rvv_vluxei32_v_f32m1:
case RISCV::BI__builtin_rvv_vluxei32_v_f32m2:
case RISCV::BI__builtin_rvv_vluxei32_v_f32m4:
case RISCV::BI__builtin_rvv_vluxei32_v_f32m8:
case RISCV::BI__builtin_rvv_vluxei32_v_f32mf2:
case RISCV::BI__builtin_rvv_vluxei64_v_f32m1:
case RISCV::BI__builtin_rvv_vluxei64_v_f32m2:
case RISCV::BI__builtin_rvv_vluxei64_v_f32m4:
case RISCV::BI__builtin_rvv_vluxei64_v_f32mf2:
case RISCV::BI__builtin_rvv_vluxei8_v_f64m1:
case RISCV::BI__builtin_rvv_vluxei8_v_f64m2:
case RISCV::BI__builtin_rvv_vluxei8_v_f64m4:
case RISCV::BI__builtin_rvv_vluxei8_v_f64m8:
case RISCV::BI__builtin_rvv_vluxei16_v_f64m1:
case RISCV::BI__builtin_rvv_vluxei16_v_f64m2:
case RISCV::BI__builtin_rvv_vluxei16_v_f64m4:
case RISCV::BI__builtin_rvv_vluxei16_v_f64m8:
case RISCV::BI__builtin_rvv_vluxei32_v_f64m1:
case RISCV::BI__builtin_rvv_vluxei32_v_f64m2:
case RISCV::BI__builtin_rvv_vluxei32_v_f64m4:
case RISCV::BI__builtin_rvv_vluxei32_v_f64m8:
case RISCV::BI__builtin_rvv_vluxei64_v_f64m1:
case RISCV::BI__builtin_rvv_vluxei64_v_f64m2:
case RISCV::BI__builtin_rvv_vluxei64_v_f64m4:
case RISCV::BI__builtin_rvv_vluxei64_v_f64m8:
  ID = Intrinsic::riscv_vluxei;

        IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
        Ops[0] = Builder.CreateBitCast(Ops[0], ResultType->getPointerTo());
      break;
case RISCV::BI__builtin_rvv_vluxei8_v_i8m1_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i8m2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i8m4_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i8m8_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i8mf2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i8mf4_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i8mf8_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u8m1_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u8m2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u8m4_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u8m8_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u8mf2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u8mf4_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u8mf8_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i8m1_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i8m2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i8m4_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i8mf2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i8mf4_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i8mf8_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u8m1_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u8m2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u8m4_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u8mf2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u8mf4_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u8mf8_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i8m1_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i8m2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i8mf2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i8mf4_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i8mf8_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u8m1_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u8m2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u8mf2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u8mf4_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u8mf8_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i8m1_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i8mf2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i8mf4_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i8mf8_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u8m1_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u8mf2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u8mf4_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u8mf8_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i16m1_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i16m2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i16m4_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i16m8_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i16mf2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i16mf4_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u16m1_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u16m2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u16m4_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u16m8_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u16mf2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u16mf4_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i16m1_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i16m2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i16m4_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i16m8_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i16mf2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i16mf4_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u16m1_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u16m2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u16m4_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u16m8_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u16mf2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u16mf4_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i16m1_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i16m2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i16m4_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i16mf2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i16mf4_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u16m1_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u16m2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u16m4_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u16mf2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u16mf4_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i16m1_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i16m2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i16mf2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i16mf4_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u16m1_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u16m2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u16mf2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u16mf4_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i32m1_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i32m2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i32m4_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i32m8_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i32mf2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u32m1_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u32m2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u32m4_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u32m8_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u32mf2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i32m1_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i32m2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i32m4_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i32m8_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i32mf2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u32m1_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u32m2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u32m4_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u32m8_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u32mf2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i32m1_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i32m2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i32m4_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i32m8_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i32mf2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u32m1_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u32m2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u32m4_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u32m8_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u32mf2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i32m1_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i32m2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i32m4_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i32mf2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u32m1_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u32m2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u32m4_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u32mf2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i64m1_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i64m2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i64m4_m:
case RISCV::BI__builtin_rvv_vluxei8_v_i64m8_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u64m1_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u64m2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u64m4_m:
case RISCV::BI__builtin_rvv_vluxei8_v_u64m8_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i64m1_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i64m2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i64m4_m:
case RISCV::BI__builtin_rvv_vluxei16_v_i64m8_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u64m1_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u64m2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u64m4_m:
case RISCV::BI__builtin_rvv_vluxei16_v_u64m8_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i64m1_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i64m2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i64m4_m:
case RISCV::BI__builtin_rvv_vluxei32_v_i64m8_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u64m1_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u64m2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u64m4_m:
case RISCV::BI__builtin_rvv_vluxei32_v_u64m8_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i64m1_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i64m2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i64m4_m:
case RISCV::BI__builtin_rvv_vluxei64_v_i64m8_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u64m1_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u64m2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u64m4_m:
case RISCV::BI__builtin_rvv_vluxei64_v_u64m8_m:
case RISCV::BI__builtin_rvv_vluxei8_v_f32m1_m:
case RISCV::BI__builtin_rvv_vluxei8_v_f32m2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_f32m4_m:
case RISCV::BI__builtin_rvv_vluxei8_v_f32m8_m:
case RISCV::BI__builtin_rvv_vluxei8_v_f32mf2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_f32m1_m:
case RISCV::BI__builtin_rvv_vluxei16_v_f32m2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_f32m4_m:
case RISCV::BI__builtin_rvv_vluxei16_v_f32m8_m:
case RISCV::BI__builtin_rvv_vluxei16_v_f32mf2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_f32m1_m:
case RISCV::BI__builtin_rvv_vluxei32_v_f32m2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_f32m4_m:
case RISCV::BI__builtin_rvv_vluxei32_v_f32m8_m:
case RISCV::BI__builtin_rvv_vluxei32_v_f32mf2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_f32m1_m:
case RISCV::BI__builtin_rvv_vluxei64_v_f32m2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_f32m4_m:
case RISCV::BI__builtin_rvv_vluxei64_v_f32mf2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_f64m1_m:
case RISCV::BI__builtin_rvv_vluxei8_v_f64m2_m:
case RISCV::BI__builtin_rvv_vluxei8_v_f64m4_m:
case RISCV::BI__builtin_rvv_vluxei8_v_f64m8_m:
case RISCV::BI__builtin_rvv_vluxei16_v_f64m1_m:
case RISCV::BI__builtin_rvv_vluxei16_v_f64m2_m:
case RISCV::BI__builtin_rvv_vluxei16_v_f64m4_m:
case RISCV::BI__builtin_rvv_vluxei16_v_f64m8_m:
case RISCV::BI__builtin_rvv_vluxei32_v_f64m1_m:
case RISCV::BI__builtin_rvv_vluxei32_v_f64m2_m:
case RISCV::BI__builtin_rvv_vluxei32_v_f64m4_m:
case RISCV::BI__builtin_rvv_vluxei32_v_f64m8_m:
case RISCV::BI__builtin_rvv_vluxei64_v_f64m1_m:
case RISCV::BI__builtin_rvv_vluxei64_v_f64m2_m:
case RISCV::BI__builtin_rvv_vluxei64_v_f64m4_m:
case RISCV::BI__builtin_rvv_vluxei64_v_f64m8_m:
  ID = Intrinsic::riscv_vluxei_mask;

        IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
        Ops[1] = Builder.CreateBitCast(Ops[1], ResultType->getPointerTo());
      break;
case RISCV::BI__builtin_rvv_vmacc_vv_i8m1:
case RISCV::BI__builtin_rvv_vmacc_vv_i8m2:
case RISCV::BI__builtin_rvv_vmacc_vv_i8m4:
case RISCV::BI__builtin_rvv_vmacc_vv_i8m8:
case RISCV::BI__builtin_rvv_vmacc_vv_i8mf2:
case RISCV::BI__builtin_rvv_vmacc_vv_i8mf4:
case RISCV::BI__builtin_rvv_vmacc_vv_i8mf8:
case RISCV::BI__builtin_rvv_vmacc_vv_i16m1:
case RISCV::BI__builtin_rvv_vmacc_vv_i16m2:
case RISCV::BI__builtin_rvv_vmacc_vv_i16m4:
case RISCV::BI__builtin_rvv_vmacc_vv_i16m8:
case RISCV::BI__builtin_rvv_vmacc_vv_i16mf2:
case RISCV::BI__builtin_rvv_vmacc_vv_i16mf4:
case RISCV::BI__builtin_rvv_vmacc_vv_i32m1:
case RISCV::BI__builtin_rvv_vmacc_vv_i32m2:
case RISCV::BI__builtin_rvv_vmacc_vv_i32m4:
case RISCV::BI__builtin_rvv_vmacc_vv_i32m8:
case RISCV::BI__builtin_rvv_vmacc_vv_i32mf2:
case RISCV::BI__builtin_rvv_vmacc_vv_i64m1:
case RISCV::BI__builtin_rvv_vmacc_vv_i64m2:
case RISCV::BI__builtin_rvv_vmacc_vv_i64m4:
case RISCV::BI__builtin_rvv_vmacc_vv_i64m8:
case RISCV::BI__builtin_rvv_vmacc_vx_i8m1:
case RISCV::BI__builtin_rvv_vmacc_vx_i8m2:
case RISCV::BI__builtin_rvv_vmacc_vx_i8m4:
case RISCV::BI__builtin_rvv_vmacc_vx_i8m8:
case RISCV::BI__builtin_rvv_vmacc_vx_i8mf2:
case RISCV::BI__builtin_rvv_vmacc_vx_i8mf4:
case RISCV::BI__builtin_rvv_vmacc_vx_i8mf8:
case RISCV::BI__builtin_rvv_vmacc_vx_i16m1:
case RISCV::BI__builtin_rvv_vmacc_vx_i16m2:
case RISCV::BI__builtin_rvv_vmacc_vx_i16m4:
case RISCV::BI__builtin_rvv_vmacc_vx_i16m8:
case RISCV::BI__builtin_rvv_vmacc_vx_i16mf2:
case RISCV::BI__builtin_rvv_vmacc_vx_i16mf4:
case RISCV::BI__builtin_rvv_vmacc_vx_i32m1:
case RISCV::BI__builtin_rvv_vmacc_vx_i32m2:
case RISCV::BI__builtin_rvv_vmacc_vx_i32m4:
case RISCV::BI__builtin_rvv_vmacc_vx_i32m8:
case RISCV::BI__builtin_rvv_vmacc_vx_i32mf2:
case RISCV::BI__builtin_rvv_vmacc_vx_i64m1:
case RISCV::BI__builtin_rvv_vmacc_vx_i64m2:
case RISCV::BI__builtin_rvv_vmacc_vx_i64m4:
case RISCV::BI__builtin_rvv_vmacc_vx_i64m8:
case RISCV::BI__builtin_rvv_vmacc_vv_u8m1:
case RISCV::BI__builtin_rvv_vmacc_vv_u8m2:
case RISCV::BI__builtin_rvv_vmacc_vv_u8m4:
case RISCV::BI__builtin_rvv_vmacc_vv_u8m8:
case RISCV::BI__builtin_rvv_vmacc_vv_u8mf2:
case RISCV::BI__builtin_rvv_vmacc_vv_u8mf4:
case RISCV::BI__builtin_rvv_vmacc_vv_u8mf8:
case RISCV::BI__builtin_rvv_vmacc_vv_u16m1:
case RISCV::BI__builtin_rvv_vmacc_vv_u16m2:
case RISCV::BI__builtin_rvv_vmacc_vv_u16m4:
case RISCV::BI__builtin_rvv_vmacc_vv_u16m8:
case RISCV::BI__builtin_rvv_vmacc_vv_u16mf2:
case RISCV::BI__builtin_rvv_vmacc_vv_u16mf4:
case RISCV::BI__builtin_rvv_vmacc_vv_u32m1:
case RISCV::BI__builtin_rvv_vmacc_vv_u32m2:
case RISCV::BI__builtin_rvv_vmacc_vv_u32m4:
case RISCV::BI__builtin_rvv_vmacc_vv_u32m8:
case RISCV::BI__builtin_rvv_vmacc_vv_u32mf2:
case RISCV::BI__builtin_rvv_vmacc_vv_u64m1:
case RISCV::BI__builtin_rvv_vmacc_vv_u64m2:
case RISCV::BI__builtin_rvv_vmacc_vv_u64m4:
case RISCV::BI__builtin_rvv_vmacc_vv_u64m8:
case RISCV::BI__builtin_rvv_vmacc_vx_u8m1:
case RISCV::BI__builtin_rvv_vmacc_vx_u8m2:
case RISCV::BI__builtin_rvv_vmacc_vx_u8m4:
case RISCV::BI__builtin_rvv_vmacc_vx_u8m8:
case RISCV::BI__builtin_rvv_vmacc_vx_u8mf2:
case RISCV::BI__builtin_rvv_vmacc_vx_u8mf4:
case RISCV::BI__builtin_rvv_vmacc_vx_u8mf8:
case RISCV::BI__builtin_rvv_vmacc_vx_u16m1:
case RISCV::BI__builtin_rvv_vmacc_vx_u16m2:
case RISCV::BI__builtin_rvv_vmacc_vx_u16m4:
case RISCV::BI__builtin_rvv_vmacc_vx_u16m8:
case RISCV::BI__builtin_rvv_vmacc_vx_u16mf2:
case RISCV::BI__builtin_rvv_vmacc_vx_u16mf4:
case RISCV::BI__builtin_rvv_vmacc_vx_u32m1:
case RISCV::BI__builtin_rvv_vmacc_vx_u32m2:
case RISCV::BI__builtin_rvv_vmacc_vx_u32m4:
case RISCV::BI__builtin_rvv_vmacc_vx_u32m8:
case RISCV::BI__builtin_rvv_vmacc_vx_u32mf2:
case RISCV::BI__builtin_rvv_vmacc_vx_u64m1:
case RISCV::BI__builtin_rvv_vmacc_vx_u64m2:
case RISCV::BI__builtin_rvv_vmacc_vx_u64m4:
case RISCV::BI__builtin_rvv_vmacc_vx_u64m8:
  ID = Intrinsic::riscv_vmacc;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[3]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmacc_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vmacc_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vmacc_vx_i64m8_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vmacc_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vmacc_vx_u64m8_m:
  ID = Intrinsic::riscv_vmacc_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmadc_vv_i8m1_b8:
case RISCV::BI__builtin_rvv_vmadc_vv_i8m2_b4:
case RISCV::BI__builtin_rvv_vmadc_vv_i8m4_b2:
case RISCV::BI__builtin_rvv_vmadc_vv_i8m8_b1:
case RISCV::BI__builtin_rvv_vmadc_vv_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmadc_vv_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmadc_vv_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmadc_vv_i16m1_b16:
case RISCV::BI__builtin_rvv_vmadc_vv_i16m2_b8:
case RISCV::BI__builtin_rvv_vmadc_vv_i16m4_b4:
case RISCV::BI__builtin_rvv_vmadc_vv_i16m8_b2:
case RISCV::BI__builtin_rvv_vmadc_vv_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmadc_vv_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmadc_vv_i32m1_b32:
case RISCV::BI__builtin_rvv_vmadc_vv_i32m2_b16:
case RISCV::BI__builtin_rvv_vmadc_vv_i32m4_b8:
case RISCV::BI__builtin_rvv_vmadc_vv_i32m8_b4:
case RISCV::BI__builtin_rvv_vmadc_vv_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmadc_vv_i64m1_b64:
case RISCV::BI__builtin_rvv_vmadc_vv_i64m2_b32:
case RISCV::BI__builtin_rvv_vmadc_vv_i64m4_b16:
case RISCV::BI__builtin_rvv_vmadc_vv_i64m8_b8:
case RISCV::BI__builtin_rvv_vmadc_vx_i8m1_b8:
case RISCV::BI__builtin_rvv_vmadc_vx_i8m2_b4:
case RISCV::BI__builtin_rvv_vmadc_vx_i8m4_b2:
case RISCV::BI__builtin_rvv_vmadc_vx_i8m8_b1:
case RISCV::BI__builtin_rvv_vmadc_vx_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmadc_vx_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmadc_vx_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmadc_vx_i16m1_b16:
case RISCV::BI__builtin_rvv_vmadc_vx_i16m2_b8:
case RISCV::BI__builtin_rvv_vmadc_vx_i16m4_b4:
case RISCV::BI__builtin_rvv_vmadc_vx_i16m8_b2:
case RISCV::BI__builtin_rvv_vmadc_vx_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmadc_vx_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmadc_vx_i32m1_b32:
case RISCV::BI__builtin_rvv_vmadc_vx_i32m2_b16:
case RISCV::BI__builtin_rvv_vmadc_vx_i32m4_b8:
case RISCV::BI__builtin_rvv_vmadc_vx_i32m8_b4:
case RISCV::BI__builtin_rvv_vmadc_vx_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmadc_vx_i64m1_b64:
case RISCV::BI__builtin_rvv_vmadc_vx_i64m2_b32:
case RISCV::BI__builtin_rvv_vmadc_vx_i64m4_b16:
case RISCV::BI__builtin_rvv_vmadc_vx_i64m8_b8:
case RISCV::BI__builtin_rvv_vmadc_vv_u8m1_b8:
case RISCV::BI__builtin_rvv_vmadc_vv_u8m2_b4:
case RISCV::BI__builtin_rvv_vmadc_vv_u8m4_b2:
case RISCV::BI__builtin_rvv_vmadc_vv_u8m8_b1:
case RISCV::BI__builtin_rvv_vmadc_vv_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmadc_vv_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmadc_vv_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmadc_vv_u16m1_b16:
case RISCV::BI__builtin_rvv_vmadc_vv_u16m2_b8:
case RISCV::BI__builtin_rvv_vmadc_vv_u16m4_b4:
case RISCV::BI__builtin_rvv_vmadc_vv_u16m8_b2:
case RISCV::BI__builtin_rvv_vmadc_vv_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmadc_vv_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmadc_vv_u32m1_b32:
case RISCV::BI__builtin_rvv_vmadc_vv_u32m2_b16:
case RISCV::BI__builtin_rvv_vmadc_vv_u32m4_b8:
case RISCV::BI__builtin_rvv_vmadc_vv_u32m8_b4:
case RISCV::BI__builtin_rvv_vmadc_vv_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmadc_vv_u64m1_b64:
case RISCV::BI__builtin_rvv_vmadc_vv_u64m2_b32:
case RISCV::BI__builtin_rvv_vmadc_vv_u64m4_b16:
case RISCV::BI__builtin_rvv_vmadc_vv_u64m8_b8:
case RISCV::BI__builtin_rvv_vmadc_vx_u8m1_b8:
case RISCV::BI__builtin_rvv_vmadc_vx_u8m2_b4:
case RISCV::BI__builtin_rvv_vmadc_vx_u8m4_b2:
case RISCV::BI__builtin_rvv_vmadc_vx_u8m8_b1:
case RISCV::BI__builtin_rvv_vmadc_vx_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmadc_vx_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmadc_vx_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmadc_vx_u16m1_b16:
case RISCV::BI__builtin_rvv_vmadc_vx_u16m2_b8:
case RISCV::BI__builtin_rvv_vmadc_vx_u16m4_b4:
case RISCV::BI__builtin_rvv_vmadc_vx_u16m8_b2:
case RISCV::BI__builtin_rvv_vmadc_vx_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmadc_vx_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmadc_vx_u32m1_b32:
case RISCV::BI__builtin_rvv_vmadc_vx_u32m2_b16:
case RISCV::BI__builtin_rvv_vmadc_vx_u32m4_b8:
case RISCV::BI__builtin_rvv_vmadc_vx_u32m8_b4:
case RISCV::BI__builtin_rvv_vmadc_vx_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmadc_vx_u64m1_b64:
case RISCV::BI__builtin_rvv_vmadc_vx_u64m2_b32:
case RISCV::BI__builtin_rvv_vmadc_vx_u64m4_b16:
case RISCV::BI__builtin_rvv_vmadc_vx_u64m8_b8:
  ID = Intrinsic::riscv_vmadc;
  IntrinsicTypes = {Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmadc_vvm_i8m1_b8:
case RISCV::BI__builtin_rvv_vmadc_vvm_i8m2_b4:
case RISCV::BI__builtin_rvv_vmadc_vvm_i8m4_b2:
case RISCV::BI__builtin_rvv_vmadc_vvm_i8m8_b1:
case RISCV::BI__builtin_rvv_vmadc_vvm_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmadc_vvm_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmadc_vvm_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmadc_vvm_i16m1_b16:
case RISCV::BI__builtin_rvv_vmadc_vvm_i16m2_b8:
case RISCV::BI__builtin_rvv_vmadc_vvm_i16m4_b4:
case RISCV::BI__builtin_rvv_vmadc_vvm_i16m8_b2:
case RISCV::BI__builtin_rvv_vmadc_vvm_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmadc_vvm_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmadc_vvm_i32m1_b32:
case RISCV::BI__builtin_rvv_vmadc_vvm_i32m2_b16:
case RISCV::BI__builtin_rvv_vmadc_vvm_i32m4_b8:
case RISCV::BI__builtin_rvv_vmadc_vvm_i32m8_b4:
case RISCV::BI__builtin_rvv_vmadc_vvm_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmadc_vvm_i64m1_b64:
case RISCV::BI__builtin_rvv_vmadc_vvm_i64m2_b32:
case RISCV::BI__builtin_rvv_vmadc_vvm_i64m4_b16:
case RISCV::BI__builtin_rvv_vmadc_vvm_i64m8_b8:
case RISCV::BI__builtin_rvv_vmadc_vxm_i8m1_b8:
case RISCV::BI__builtin_rvv_vmadc_vxm_i8m2_b4:
case RISCV::BI__builtin_rvv_vmadc_vxm_i8m4_b2:
case RISCV::BI__builtin_rvv_vmadc_vxm_i8m8_b1:
case RISCV::BI__builtin_rvv_vmadc_vxm_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmadc_vxm_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmadc_vxm_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmadc_vxm_i16m1_b16:
case RISCV::BI__builtin_rvv_vmadc_vxm_i16m2_b8:
case RISCV::BI__builtin_rvv_vmadc_vxm_i16m4_b4:
case RISCV::BI__builtin_rvv_vmadc_vxm_i16m8_b2:
case RISCV::BI__builtin_rvv_vmadc_vxm_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmadc_vxm_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmadc_vxm_i32m1_b32:
case RISCV::BI__builtin_rvv_vmadc_vxm_i32m2_b16:
case RISCV::BI__builtin_rvv_vmadc_vxm_i32m4_b8:
case RISCV::BI__builtin_rvv_vmadc_vxm_i32m8_b4:
case RISCV::BI__builtin_rvv_vmadc_vxm_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmadc_vxm_i64m1_b64:
case RISCV::BI__builtin_rvv_vmadc_vxm_i64m2_b32:
case RISCV::BI__builtin_rvv_vmadc_vxm_i64m4_b16:
case RISCV::BI__builtin_rvv_vmadc_vxm_i64m8_b8:
case RISCV::BI__builtin_rvv_vmadc_vvm_u8m1_b8:
case RISCV::BI__builtin_rvv_vmadc_vvm_u8m2_b4:
case RISCV::BI__builtin_rvv_vmadc_vvm_u8m4_b2:
case RISCV::BI__builtin_rvv_vmadc_vvm_u8m8_b1:
case RISCV::BI__builtin_rvv_vmadc_vvm_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmadc_vvm_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmadc_vvm_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmadc_vvm_u16m1_b16:
case RISCV::BI__builtin_rvv_vmadc_vvm_u16m2_b8:
case RISCV::BI__builtin_rvv_vmadc_vvm_u16m4_b4:
case RISCV::BI__builtin_rvv_vmadc_vvm_u16m8_b2:
case RISCV::BI__builtin_rvv_vmadc_vvm_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmadc_vvm_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmadc_vvm_u32m1_b32:
case RISCV::BI__builtin_rvv_vmadc_vvm_u32m2_b16:
case RISCV::BI__builtin_rvv_vmadc_vvm_u32m4_b8:
case RISCV::BI__builtin_rvv_vmadc_vvm_u32m8_b4:
case RISCV::BI__builtin_rvv_vmadc_vvm_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmadc_vvm_u64m1_b64:
case RISCV::BI__builtin_rvv_vmadc_vvm_u64m2_b32:
case RISCV::BI__builtin_rvv_vmadc_vvm_u64m4_b16:
case RISCV::BI__builtin_rvv_vmadc_vvm_u64m8_b8:
case RISCV::BI__builtin_rvv_vmadc_vxm_u8m1_b8:
case RISCV::BI__builtin_rvv_vmadc_vxm_u8m2_b4:
case RISCV::BI__builtin_rvv_vmadc_vxm_u8m4_b2:
case RISCV::BI__builtin_rvv_vmadc_vxm_u8m8_b1:
case RISCV::BI__builtin_rvv_vmadc_vxm_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmadc_vxm_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmadc_vxm_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmadc_vxm_u16m1_b16:
case RISCV::BI__builtin_rvv_vmadc_vxm_u16m2_b8:
case RISCV::BI__builtin_rvv_vmadc_vxm_u16m4_b4:
case RISCV::BI__builtin_rvv_vmadc_vxm_u16m8_b2:
case RISCV::BI__builtin_rvv_vmadc_vxm_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmadc_vxm_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmadc_vxm_u32m1_b32:
case RISCV::BI__builtin_rvv_vmadc_vxm_u32m2_b16:
case RISCV::BI__builtin_rvv_vmadc_vxm_u32m4_b8:
case RISCV::BI__builtin_rvv_vmadc_vxm_u32m8_b4:
case RISCV::BI__builtin_rvv_vmadc_vxm_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmadc_vxm_u64m1_b64:
case RISCV::BI__builtin_rvv_vmadc_vxm_u64m2_b32:
case RISCV::BI__builtin_rvv_vmadc_vxm_u64m4_b16:
case RISCV::BI__builtin_rvv_vmadc_vxm_u64m8_b8:
  ID = Intrinsic::riscv_vmadc_carry_in;
  IntrinsicTypes = {Ops[0]->getType(), Ops[1]->getType(), Ops[3]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmadd_vv_i8m1:
case RISCV::BI__builtin_rvv_vmadd_vv_i8m2:
case RISCV::BI__builtin_rvv_vmadd_vv_i8m4:
case RISCV::BI__builtin_rvv_vmadd_vv_i8m8:
case RISCV::BI__builtin_rvv_vmadd_vv_i8mf2:
case RISCV::BI__builtin_rvv_vmadd_vv_i8mf4:
case RISCV::BI__builtin_rvv_vmadd_vv_i8mf8:
case RISCV::BI__builtin_rvv_vmadd_vv_i16m1:
case RISCV::BI__builtin_rvv_vmadd_vv_i16m2:
case RISCV::BI__builtin_rvv_vmadd_vv_i16m4:
case RISCV::BI__builtin_rvv_vmadd_vv_i16m8:
case RISCV::BI__builtin_rvv_vmadd_vv_i16mf2:
case RISCV::BI__builtin_rvv_vmadd_vv_i16mf4:
case RISCV::BI__builtin_rvv_vmadd_vv_i32m1:
case RISCV::BI__builtin_rvv_vmadd_vv_i32m2:
case RISCV::BI__builtin_rvv_vmadd_vv_i32m4:
case RISCV::BI__builtin_rvv_vmadd_vv_i32m8:
case RISCV::BI__builtin_rvv_vmadd_vv_i32mf2:
case RISCV::BI__builtin_rvv_vmadd_vv_i64m1:
case RISCV::BI__builtin_rvv_vmadd_vv_i64m2:
case RISCV::BI__builtin_rvv_vmadd_vv_i64m4:
case RISCV::BI__builtin_rvv_vmadd_vv_i64m8:
case RISCV::BI__builtin_rvv_vmadd_vx_i8m1:
case RISCV::BI__builtin_rvv_vmadd_vx_i8m2:
case RISCV::BI__builtin_rvv_vmadd_vx_i8m4:
case RISCV::BI__builtin_rvv_vmadd_vx_i8m8:
case RISCV::BI__builtin_rvv_vmadd_vx_i8mf2:
case RISCV::BI__builtin_rvv_vmadd_vx_i8mf4:
case RISCV::BI__builtin_rvv_vmadd_vx_i8mf8:
case RISCV::BI__builtin_rvv_vmadd_vx_i16m1:
case RISCV::BI__builtin_rvv_vmadd_vx_i16m2:
case RISCV::BI__builtin_rvv_vmadd_vx_i16m4:
case RISCV::BI__builtin_rvv_vmadd_vx_i16m8:
case RISCV::BI__builtin_rvv_vmadd_vx_i16mf2:
case RISCV::BI__builtin_rvv_vmadd_vx_i16mf4:
case RISCV::BI__builtin_rvv_vmadd_vx_i32m1:
case RISCV::BI__builtin_rvv_vmadd_vx_i32m2:
case RISCV::BI__builtin_rvv_vmadd_vx_i32m4:
case RISCV::BI__builtin_rvv_vmadd_vx_i32m8:
case RISCV::BI__builtin_rvv_vmadd_vx_i32mf2:
case RISCV::BI__builtin_rvv_vmadd_vx_i64m1:
case RISCV::BI__builtin_rvv_vmadd_vx_i64m2:
case RISCV::BI__builtin_rvv_vmadd_vx_i64m4:
case RISCV::BI__builtin_rvv_vmadd_vx_i64m8:
case RISCV::BI__builtin_rvv_vmadd_vv_u8m1:
case RISCV::BI__builtin_rvv_vmadd_vv_u8m2:
case RISCV::BI__builtin_rvv_vmadd_vv_u8m4:
case RISCV::BI__builtin_rvv_vmadd_vv_u8m8:
case RISCV::BI__builtin_rvv_vmadd_vv_u8mf2:
case RISCV::BI__builtin_rvv_vmadd_vv_u8mf4:
case RISCV::BI__builtin_rvv_vmadd_vv_u8mf8:
case RISCV::BI__builtin_rvv_vmadd_vv_u16m1:
case RISCV::BI__builtin_rvv_vmadd_vv_u16m2:
case RISCV::BI__builtin_rvv_vmadd_vv_u16m4:
case RISCV::BI__builtin_rvv_vmadd_vv_u16m8:
case RISCV::BI__builtin_rvv_vmadd_vv_u16mf2:
case RISCV::BI__builtin_rvv_vmadd_vv_u16mf4:
case RISCV::BI__builtin_rvv_vmadd_vv_u32m1:
case RISCV::BI__builtin_rvv_vmadd_vv_u32m2:
case RISCV::BI__builtin_rvv_vmadd_vv_u32m4:
case RISCV::BI__builtin_rvv_vmadd_vv_u32m8:
case RISCV::BI__builtin_rvv_vmadd_vv_u32mf2:
case RISCV::BI__builtin_rvv_vmadd_vv_u64m1:
case RISCV::BI__builtin_rvv_vmadd_vv_u64m2:
case RISCV::BI__builtin_rvv_vmadd_vv_u64m4:
case RISCV::BI__builtin_rvv_vmadd_vv_u64m8:
case RISCV::BI__builtin_rvv_vmadd_vx_u8m1:
case RISCV::BI__builtin_rvv_vmadd_vx_u8m2:
case RISCV::BI__builtin_rvv_vmadd_vx_u8m4:
case RISCV::BI__builtin_rvv_vmadd_vx_u8m8:
case RISCV::BI__builtin_rvv_vmadd_vx_u8mf2:
case RISCV::BI__builtin_rvv_vmadd_vx_u8mf4:
case RISCV::BI__builtin_rvv_vmadd_vx_u8mf8:
case RISCV::BI__builtin_rvv_vmadd_vx_u16m1:
case RISCV::BI__builtin_rvv_vmadd_vx_u16m2:
case RISCV::BI__builtin_rvv_vmadd_vx_u16m4:
case RISCV::BI__builtin_rvv_vmadd_vx_u16m8:
case RISCV::BI__builtin_rvv_vmadd_vx_u16mf2:
case RISCV::BI__builtin_rvv_vmadd_vx_u16mf4:
case RISCV::BI__builtin_rvv_vmadd_vx_u32m1:
case RISCV::BI__builtin_rvv_vmadd_vx_u32m2:
case RISCV::BI__builtin_rvv_vmadd_vx_u32m4:
case RISCV::BI__builtin_rvv_vmadd_vx_u32m8:
case RISCV::BI__builtin_rvv_vmadd_vx_u32mf2:
case RISCV::BI__builtin_rvv_vmadd_vx_u64m1:
case RISCV::BI__builtin_rvv_vmadd_vx_u64m2:
case RISCV::BI__builtin_rvv_vmadd_vx_u64m4:
case RISCV::BI__builtin_rvv_vmadd_vx_u64m8:
  ID = Intrinsic::riscv_vmadd;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[3]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmadd_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vmadd_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vmadd_vx_i64m8_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vmadd_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vmadd_vx_u64m8_m:
  ID = Intrinsic::riscv_vmadd_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmax_vv_i8m1:
case RISCV::BI__builtin_rvv_vmax_vv_i8m2:
case RISCV::BI__builtin_rvv_vmax_vv_i8m4:
case RISCV::BI__builtin_rvv_vmax_vv_i8m8:
case RISCV::BI__builtin_rvv_vmax_vv_i8mf2:
case RISCV::BI__builtin_rvv_vmax_vv_i8mf4:
case RISCV::BI__builtin_rvv_vmax_vv_i8mf8:
case RISCV::BI__builtin_rvv_vmax_vv_i16m1:
case RISCV::BI__builtin_rvv_vmax_vv_i16m2:
case RISCV::BI__builtin_rvv_vmax_vv_i16m4:
case RISCV::BI__builtin_rvv_vmax_vv_i16m8:
case RISCV::BI__builtin_rvv_vmax_vv_i16mf2:
case RISCV::BI__builtin_rvv_vmax_vv_i16mf4:
case RISCV::BI__builtin_rvv_vmax_vv_i32m1:
case RISCV::BI__builtin_rvv_vmax_vv_i32m2:
case RISCV::BI__builtin_rvv_vmax_vv_i32m4:
case RISCV::BI__builtin_rvv_vmax_vv_i32m8:
case RISCV::BI__builtin_rvv_vmax_vv_i32mf2:
case RISCV::BI__builtin_rvv_vmax_vv_i64m1:
case RISCV::BI__builtin_rvv_vmax_vv_i64m2:
case RISCV::BI__builtin_rvv_vmax_vv_i64m4:
case RISCV::BI__builtin_rvv_vmax_vv_i64m8:
case RISCV::BI__builtin_rvv_vmax_vx_i8m1:
case RISCV::BI__builtin_rvv_vmax_vx_i8m2:
case RISCV::BI__builtin_rvv_vmax_vx_i8m4:
case RISCV::BI__builtin_rvv_vmax_vx_i8m8:
case RISCV::BI__builtin_rvv_vmax_vx_i8mf2:
case RISCV::BI__builtin_rvv_vmax_vx_i8mf4:
case RISCV::BI__builtin_rvv_vmax_vx_i8mf8:
case RISCV::BI__builtin_rvv_vmax_vx_i16m1:
case RISCV::BI__builtin_rvv_vmax_vx_i16m2:
case RISCV::BI__builtin_rvv_vmax_vx_i16m4:
case RISCV::BI__builtin_rvv_vmax_vx_i16m8:
case RISCV::BI__builtin_rvv_vmax_vx_i16mf2:
case RISCV::BI__builtin_rvv_vmax_vx_i16mf4:
case RISCV::BI__builtin_rvv_vmax_vx_i32m1:
case RISCV::BI__builtin_rvv_vmax_vx_i32m2:
case RISCV::BI__builtin_rvv_vmax_vx_i32m4:
case RISCV::BI__builtin_rvv_vmax_vx_i32m8:
case RISCV::BI__builtin_rvv_vmax_vx_i32mf2:
case RISCV::BI__builtin_rvv_vmax_vx_i64m1:
case RISCV::BI__builtin_rvv_vmax_vx_i64m2:
case RISCV::BI__builtin_rvv_vmax_vx_i64m4:
case RISCV::BI__builtin_rvv_vmax_vx_i64m8:
  ID = Intrinsic::riscv_vmax;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmax_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vmax_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vmax_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vmax_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vmax_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vmax_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vmax_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vmax_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vmax_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vmax_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vmax_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vmax_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vmax_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vmax_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vmax_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vmax_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vmax_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vmax_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vmax_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vmax_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vmax_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vmax_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vmax_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vmax_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vmax_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vmax_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vmax_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vmax_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vmax_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vmax_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vmax_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vmax_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vmax_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vmax_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vmax_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vmax_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vmax_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vmax_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vmax_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vmax_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vmax_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vmax_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vmax_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vmax_vx_i64m8_m:
  ID = Intrinsic::riscv_vmax_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmaxu_vv_u8m1:
case RISCV::BI__builtin_rvv_vmaxu_vv_u8m2:
case RISCV::BI__builtin_rvv_vmaxu_vv_u8m4:
case RISCV::BI__builtin_rvv_vmaxu_vv_u8m8:
case RISCV::BI__builtin_rvv_vmaxu_vv_u8mf2:
case RISCV::BI__builtin_rvv_vmaxu_vv_u8mf4:
case RISCV::BI__builtin_rvv_vmaxu_vv_u8mf8:
case RISCV::BI__builtin_rvv_vmaxu_vv_u16m1:
case RISCV::BI__builtin_rvv_vmaxu_vv_u16m2:
case RISCV::BI__builtin_rvv_vmaxu_vv_u16m4:
case RISCV::BI__builtin_rvv_vmaxu_vv_u16m8:
case RISCV::BI__builtin_rvv_vmaxu_vv_u16mf2:
case RISCV::BI__builtin_rvv_vmaxu_vv_u16mf4:
case RISCV::BI__builtin_rvv_vmaxu_vv_u32m1:
case RISCV::BI__builtin_rvv_vmaxu_vv_u32m2:
case RISCV::BI__builtin_rvv_vmaxu_vv_u32m4:
case RISCV::BI__builtin_rvv_vmaxu_vv_u32m8:
case RISCV::BI__builtin_rvv_vmaxu_vv_u32mf2:
case RISCV::BI__builtin_rvv_vmaxu_vv_u64m1:
case RISCV::BI__builtin_rvv_vmaxu_vv_u64m2:
case RISCV::BI__builtin_rvv_vmaxu_vv_u64m4:
case RISCV::BI__builtin_rvv_vmaxu_vv_u64m8:
case RISCV::BI__builtin_rvv_vmaxu_vx_u8m1:
case RISCV::BI__builtin_rvv_vmaxu_vx_u8m2:
case RISCV::BI__builtin_rvv_vmaxu_vx_u8m4:
case RISCV::BI__builtin_rvv_vmaxu_vx_u8m8:
case RISCV::BI__builtin_rvv_vmaxu_vx_u8mf2:
case RISCV::BI__builtin_rvv_vmaxu_vx_u8mf4:
case RISCV::BI__builtin_rvv_vmaxu_vx_u8mf8:
case RISCV::BI__builtin_rvv_vmaxu_vx_u16m1:
case RISCV::BI__builtin_rvv_vmaxu_vx_u16m2:
case RISCV::BI__builtin_rvv_vmaxu_vx_u16m4:
case RISCV::BI__builtin_rvv_vmaxu_vx_u16m8:
case RISCV::BI__builtin_rvv_vmaxu_vx_u16mf2:
case RISCV::BI__builtin_rvv_vmaxu_vx_u16mf4:
case RISCV::BI__builtin_rvv_vmaxu_vx_u32m1:
case RISCV::BI__builtin_rvv_vmaxu_vx_u32m2:
case RISCV::BI__builtin_rvv_vmaxu_vx_u32m4:
case RISCV::BI__builtin_rvv_vmaxu_vx_u32m8:
case RISCV::BI__builtin_rvv_vmaxu_vx_u32mf2:
case RISCV::BI__builtin_rvv_vmaxu_vx_u64m1:
case RISCV::BI__builtin_rvv_vmaxu_vx_u64m2:
case RISCV::BI__builtin_rvv_vmaxu_vx_u64m4:
case RISCV::BI__builtin_rvv_vmaxu_vx_u64m8:
  ID = Intrinsic::riscv_vmaxu;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmaxu_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vmaxu_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vmaxu_vx_u64m8_m:
  ID = Intrinsic::riscv_vmaxu_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmin_vv_i8m1:
case RISCV::BI__builtin_rvv_vmin_vv_i8m2:
case RISCV::BI__builtin_rvv_vmin_vv_i8m4:
case RISCV::BI__builtin_rvv_vmin_vv_i8m8:
case RISCV::BI__builtin_rvv_vmin_vv_i8mf2:
case RISCV::BI__builtin_rvv_vmin_vv_i8mf4:
case RISCV::BI__builtin_rvv_vmin_vv_i8mf8:
case RISCV::BI__builtin_rvv_vmin_vv_i16m1:
case RISCV::BI__builtin_rvv_vmin_vv_i16m2:
case RISCV::BI__builtin_rvv_vmin_vv_i16m4:
case RISCV::BI__builtin_rvv_vmin_vv_i16m8:
case RISCV::BI__builtin_rvv_vmin_vv_i16mf2:
case RISCV::BI__builtin_rvv_vmin_vv_i16mf4:
case RISCV::BI__builtin_rvv_vmin_vv_i32m1:
case RISCV::BI__builtin_rvv_vmin_vv_i32m2:
case RISCV::BI__builtin_rvv_vmin_vv_i32m4:
case RISCV::BI__builtin_rvv_vmin_vv_i32m8:
case RISCV::BI__builtin_rvv_vmin_vv_i32mf2:
case RISCV::BI__builtin_rvv_vmin_vv_i64m1:
case RISCV::BI__builtin_rvv_vmin_vv_i64m2:
case RISCV::BI__builtin_rvv_vmin_vv_i64m4:
case RISCV::BI__builtin_rvv_vmin_vv_i64m8:
case RISCV::BI__builtin_rvv_vmin_vx_i8m1:
case RISCV::BI__builtin_rvv_vmin_vx_i8m2:
case RISCV::BI__builtin_rvv_vmin_vx_i8m4:
case RISCV::BI__builtin_rvv_vmin_vx_i8m8:
case RISCV::BI__builtin_rvv_vmin_vx_i8mf2:
case RISCV::BI__builtin_rvv_vmin_vx_i8mf4:
case RISCV::BI__builtin_rvv_vmin_vx_i8mf8:
case RISCV::BI__builtin_rvv_vmin_vx_i16m1:
case RISCV::BI__builtin_rvv_vmin_vx_i16m2:
case RISCV::BI__builtin_rvv_vmin_vx_i16m4:
case RISCV::BI__builtin_rvv_vmin_vx_i16m8:
case RISCV::BI__builtin_rvv_vmin_vx_i16mf2:
case RISCV::BI__builtin_rvv_vmin_vx_i16mf4:
case RISCV::BI__builtin_rvv_vmin_vx_i32m1:
case RISCV::BI__builtin_rvv_vmin_vx_i32m2:
case RISCV::BI__builtin_rvv_vmin_vx_i32m4:
case RISCV::BI__builtin_rvv_vmin_vx_i32m8:
case RISCV::BI__builtin_rvv_vmin_vx_i32mf2:
case RISCV::BI__builtin_rvv_vmin_vx_i64m1:
case RISCV::BI__builtin_rvv_vmin_vx_i64m2:
case RISCV::BI__builtin_rvv_vmin_vx_i64m4:
case RISCV::BI__builtin_rvv_vmin_vx_i64m8:
  ID = Intrinsic::riscv_vmin;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmin_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vmin_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vmin_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vmin_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vmin_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vmin_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vmin_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vmin_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vmin_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vmin_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vmin_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vmin_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vmin_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vmin_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vmin_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vmin_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vmin_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vmin_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vmin_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vmin_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vmin_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vmin_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vmin_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vmin_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vmin_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vmin_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vmin_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vmin_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vmin_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vmin_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vmin_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vmin_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vmin_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vmin_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vmin_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vmin_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vmin_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vmin_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vmin_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vmin_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vmin_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vmin_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vmin_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vmin_vx_i64m8_m:
  ID = Intrinsic::riscv_vmin_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vminu_vv_u8m1:
case RISCV::BI__builtin_rvv_vminu_vv_u8m2:
case RISCV::BI__builtin_rvv_vminu_vv_u8m4:
case RISCV::BI__builtin_rvv_vminu_vv_u8m8:
case RISCV::BI__builtin_rvv_vminu_vv_u8mf2:
case RISCV::BI__builtin_rvv_vminu_vv_u8mf4:
case RISCV::BI__builtin_rvv_vminu_vv_u8mf8:
case RISCV::BI__builtin_rvv_vminu_vv_u16m1:
case RISCV::BI__builtin_rvv_vminu_vv_u16m2:
case RISCV::BI__builtin_rvv_vminu_vv_u16m4:
case RISCV::BI__builtin_rvv_vminu_vv_u16m8:
case RISCV::BI__builtin_rvv_vminu_vv_u16mf2:
case RISCV::BI__builtin_rvv_vminu_vv_u16mf4:
case RISCV::BI__builtin_rvv_vminu_vv_u32m1:
case RISCV::BI__builtin_rvv_vminu_vv_u32m2:
case RISCV::BI__builtin_rvv_vminu_vv_u32m4:
case RISCV::BI__builtin_rvv_vminu_vv_u32m8:
case RISCV::BI__builtin_rvv_vminu_vv_u32mf2:
case RISCV::BI__builtin_rvv_vminu_vv_u64m1:
case RISCV::BI__builtin_rvv_vminu_vv_u64m2:
case RISCV::BI__builtin_rvv_vminu_vv_u64m4:
case RISCV::BI__builtin_rvv_vminu_vv_u64m8:
case RISCV::BI__builtin_rvv_vminu_vx_u8m1:
case RISCV::BI__builtin_rvv_vminu_vx_u8m2:
case RISCV::BI__builtin_rvv_vminu_vx_u8m4:
case RISCV::BI__builtin_rvv_vminu_vx_u8m8:
case RISCV::BI__builtin_rvv_vminu_vx_u8mf2:
case RISCV::BI__builtin_rvv_vminu_vx_u8mf4:
case RISCV::BI__builtin_rvv_vminu_vx_u8mf8:
case RISCV::BI__builtin_rvv_vminu_vx_u16m1:
case RISCV::BI__builtin_rvv_vminu_vx_u16m2:
case RISCV::BI__builtin_rvv_vminu_vx_u16m4:
case RISCV::BI__builtin_rvv_vminu_vx_u16m8:
case RISCV::BI__builtin_rvv_vminu_vx_u16mf2:
case RISCV::BI__builtin_rvv_vminu_vx_u16mf4:
case RISCV::BI__builtin_rvv_vminu_vx_u32m1:
case RISCV::BI__builtin_rvv_vminu_vx_u32m2:
case RISCV::BI__builtin_rvv_vminu_vx_u32m4:
case RISCV::BI__builtin_rvv_vminu_vx_u32m8:
case RISCV::BI__builtin_rvv_vminu_vx_u32mf2:
case RISCV::BI__builtin_rvv_vminu_vx_u64m1:
case RISCV::BI__builtin_rvv_vminu_vx_u64m2:
case RISCV::BI__builtin_rvv_vminu_vx_u64m4:
case RISCV::BI__builtin_rvv_vminu_vx_u64m8:
  ID = Intrinsic::riscv_vminu;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vminu_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vminu_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vminu_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vminu_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vminu_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vminu_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vminu_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vminu_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vminu_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vminu_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vminu_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vminu_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vminu_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vminu_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vminu_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vminu_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vminu_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vminu_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vminu_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vminu_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vminu_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vminu_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vminu_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vminu_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vminu_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vminu_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vminu_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vminu_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vminu_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vminu_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vminu_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vminu_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vminu_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vminu_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vminu_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vminu_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vminu_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vminu_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vminu_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vminu_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vminu_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vminu_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vminu_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vminu_vx_u64m8_m:
  ID = Intrinsic::riscv_vminu_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmsbc_vv_i8m1_b8:
case RISCV::BI__builtin_rvv_vmsbc_vv_i8m2_b4:
case RISCV::BI__builtin_rvv_vmsbc_vv_i8m4_b2:
case RISCV::BI__builtin_rvv_vmsbc_vv_i8m8_b1:
case RISCV::BI__builtin_rvv_vmsbc_vv_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vv_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmsbc_vv_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmsbc_vv_i16m1_b16:
case RISCV::BI__builtin_rvv_vmsbc_vv_i16m2_b8:
case RISCV::BI__builtin_rvv_vmsbc_vv_i16m4_b4:
case RISCV::BI__builtin_rvv_vmsbc_vv_i16m8_b2:
case RISCV::BI__builtin_rvv_vmsbc_vv_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vv_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmsbc_vv_i32m1_b32:
case RISCV::BI__builtin_rvv_vmsbc_vv_i32m2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vv_i32m4_b8:
case RISCV::BI__builtin_rvv_vmsbc_vv_i32m8_b4:
case RISCV::BI__builtin_rvv_vmsbc_vv_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmsbc_vv_i64m1_b64:
case RISCV::BI__builtin_rvv_vmsbc_vv_i64m2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vv_i64m4_b16:
case RISCV::BI__builtin_rvv_vmsbc_vv_i64m8_b8:
case RISCV::BI__builtin_rvv_vmsbc_vx_i8m1_b8:
case RISCV::BI__builtin_rvv_vmsbc_vx_i8m2_b4:
case RISCV::BI__builtin_rvv_vmsbc_vx_i8m4_b2:
case RISCV::BI__builtin_rvv_vmsbc_vx_i8m8_b1:
case RISCV::BI__builtin_rvv_vmsbc_vx_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vx_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmsbc_vx_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmsbc_vx_i16m1_b16:
case RISCV::BI__builtin_rvv_vmsbc_vx_i16m2_b8:
case RISCV::BI__builtin_rvv_vmsbc_vx_i16m4_b4:
case RISCV::BI__builtin_rvv_vmsbc_vx_i16m8_b2:
case RISCV::BI__builtin_rvv_vmsbc_vx_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vx_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmsbc_vx_i32m1_b32:
case RISCV::BI__builtin_rvv_vmsbc_vx_i32m2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vx_i32m4_b8:
case RISCV::BI__builtin_rvv_vmsbc_vx_i32m8_b4:
case RISCV::BI__builtin_rvv_vmsbc_vx_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmsbc_vx_i64m1_b64:
case RISCV::BI__builtin_rvv_vmsbc_vx_i64m2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vx_i64m4_b16:
case RISCV::BI__builtin_rvv_vmsbc_vx_i64m8_b8:
case RISCV::BI__builtin_rvv_vmsbc_vv_u8m1_b8:
case RISCV::BI__builtin_rvv_vmsbc_vv_u8m2_b4:
case RISCV::BI__builtin_rvv_vmsbc_vv_u8m4_b2:
case RISCV::BI__builtin_rvv_vmsbc_vv_u8m8_b1:
case RISCV::BI__builtin_rvv_vmsbc_vv_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vv_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmsbc_vv_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmsbc_vv_u16m1_b16:
case RISCV::BI__builtin_rvv_vmsbc_vv_u16m2_b8:
case RISCV::BI__builtin_rvv_vmsbc_vv_u16m4_b4:
case RISCV::BI__builtin_rvv_vmsbc_vv_u16m8_b2:
case RISCV::BI__builtin_rvv_vmsbc_vv_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vv_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmsbc_vv_u32m1_b32:
case RISCV::BI__builtin_rvv_vmsbc_vv_u32m2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vv_u32m4_b8:
case RISCV::BI__builtin_rvv_vmsbc_vv_u32m8_b4:
case RISCV::BI__builtin_rvv_vmsbc_vv_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmsbc_vv_u64m1_b64:
case RISCV::BI__builtin_rvv_vmsbc_vv_u64m2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vv_u64m4_b16:
case RISCV::BI__builtin_rvv_vmsbc_vv_u64m8_b8:
case RISCV::BI__builtin_rvv_vmsbc_vx_u8m1_b8:
case RISCV::BI__builtin_rvv_vmsbc_vx_u8m2_b4:
case RISCV::BI__builtin_rvv_vmsbc_vx_u8m4_b2:
case RISCV::BI__builtin_rvv_vmsbc_vx_u8m8_b1:
case RISCV::BI__builtin_rvv_vmsbc_vx_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vx_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmsbc_vx_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmsbc_vx_u16m1_b16:
case RISCV::BI__builtin_rvv_vmsbc_vx_u16m2_b8:
case RISCV::BI__builtin_rvv_vmsbc_vx_u16m4_b4:
case RISCV::BI__builtin_rvv_vmsbc_vx_u16m8_b2:
case RISCV::BI__builtin_rvv_vmsbc_vx_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vx_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmsbc_vx_u32m1_b32:
case RISCV::BI__builtin_rvv_vmsbc_vx_u32m2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vx_u32m4_b8:
case RISCV::BI__builtin_rvv_vmsbc_vx_u32m8_b4:
case RISCV::BI__builtin_rvv_vmsbc_vx_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmsbc_vx_u64m1_b64:
case RISCV::BI__builtin_rvv_vmsbc_vx_u64m2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vx_u64m4_b16:
case RISCV::BI__builtin_rvv_vmsbc_vx_u64m8_b8:
  ID = Intrinsic::riscv_vmsbc;
  IntrinsicTypes = {Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmsbc_vvm_i8m1_b8:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i8m2_b4:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i8m4_b2:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i8m8_b1:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i16m1_b16:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i16m2_b8:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i16m4_b4:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i16m8_b2:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i32m1_b32:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i32m2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i32m4_b8:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i32m8_b4:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i64m1_b64:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i64m2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i64m4_b16:
case RISCV::BI__builtin_rvv_vmsbc_vvm_i64m8_b8:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i8m1_b8:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i8m2_b4:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i8m4_b2:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i8m8_b1:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i16m1_b16:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i16m2_b8:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i16m4_b4:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i16m8_b2:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i32m1_b32:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i32m2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i32m4_b8:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i32m8_b4:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i64m1_b64:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i64m2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i64m4_b16:
case RISCV::BI__builtin_rvv_vmsbc_vxm_i64m8_b8:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u8m1_b8:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u8m2_b4:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u8m4_b2:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u8m8_b1:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u16m1_b16:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u16m2_b8:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u16m4_b4:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u16m8_b2:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u32m1_b32:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u32m2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u32m4_b8:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u32m8_b4:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u64m1_b64:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u64m2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u64m4_b16:
case RISCV::BI__builtin_rvv_vmsbc_vvm_u64m8_b8:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u8m1_b8:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u8m2_b4:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u8m4_b2:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u8m8_b1:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u16m1_b16:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u16m2_b8:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u16m4_b4:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u16m8_b2:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u32m1_b32:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u32m2_b16:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u32m4_b8:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u32m8_b4:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u64m1_b64:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u64m2_b32:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u64m4_b16:
case RISCV::BI__builtin_rvv_vmsbc_vxm_u64m8_b8:
  ID = Intrinsic::riscv_vmsbc_borrow_in;
  IntrinsicTypes = {Ops[0]->getType(), Ops[1]->getType(), Ops[3]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmseq_vv_i8m1_b8:
case RISCV::BI__builtin_rvv_vmseq_vv_i8m2_b4:
case RISCV::BI__builtin_rvv_vmseq_vv_i8m4_b2:
case RISCV::BI__builtin_rvv_vmseq_vv_i8m8_b1:
case RISCV::BI__builtin_rvv_vmseq_vv_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmseq_vv_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmseq_vv_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmseq_vv_i16m1_b16:
case RISCV::BI__builtin_rvv_vmseq_vv_i16m2_b8:
case RISCV::BI__builtin_rvv_vmseq_vv_i16m4_b4:
case RISCV::BI__builtin_rvv_vmseq_vv_i16m8_b2:
case RISCV::BI__builtin_rvv_vmseq_vv_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmseq_vv_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmseq_vv_i32m1_b32:
case RISCV::BI__builtin_rvv_vmseq_vv_i32m2_b16:
case RISCV::BI__builtin_rvv_vmseq_vv_i32m4_b8:
case RISCV::BI__builtin_rvv_vmseq_vv_i32m8_b4:
case RISCV::BI__builtin_rvv_vmseq_vv_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmseq_vv_i64m1_b64:
case RISCV::BI__builtin_rvv_vmseq_vv_i64m2_b32:
case RISCV::BI__builtin_rvv_vmseq_vv_i64m4_b16:
case RISCV::BI__builtin_rvv_vmseq_vv_i64m8_b8:
case RISCV::BI__builtin_rvv_vmseq_vx_i8m1_b8:
case RISCV::BI__builtin_rvv_vmseq_vx_i8m2_b4:
case RISCV::BI__builtin_rvv_vmseq_vx_i8m4_b2:
case RISCV::BI__builtin_rvv_vmseq_vx_i8m8_b1:
case RISCV::BI__builtin_rvv_vmseq_vx_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmseq_vx_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmseq_vx_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmseq_vx_i16m1_b16:
case RISCV::BI__builtin_rvv_vmseq_vx_i16m2_b8:
case RISCV::BI__builtin_rvv_vmseq_vx_i16m4_b4:
case RISCV::BI__builtin_rvv_vmseq_vx_i16m8_b2:
case RISCV::BI__builtin_rvv_vmseq_vx_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmseq_vx_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmseq_vx_i32m1_b32:
case RISCV::BI__builtin_rvv_vmseq_vx_i32m2_b16:
case RISCV::BI__builtin_rvv_vmseq_vx_i32m4_b8:
case RISCV::BI__builtin_rvv_vmseq_vx_i32m8_b4:
case RISCV::BI__builtin_rvv_vmseq_vx_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmseq_vx_i64m1_b64:
case RISCV::BI__builtin_rvv_vmseq_vx_i64m2_b32:
case RISCV::BI__builtin_rvv_vmseq_vx_i64m4_b16:
case RISCV::BI__builtin_rvv_vmseq_vx_i64m8_b8:
case RISCV::BI__builtin_rvv_vmseq_vv_u8m1_b8:
case RISCV::BI__builtin_rvv_vmseq_vv_u8m2_b4:
case RISCV::BI__builtin_rvv_vmseq_vv_u8m4_b2:
case RISCV::BI__builtin_rvv_vmseq_vv_u8m8_b1:
case RISCV::BI__builtin_rvv_vmseq_vv_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmseq_vv_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmseq_vv_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmseq_vv_u16m1_b16:
case RISCV::BI__builtin_rvv_vmseq_vv_u16m2_b8:
case RISCV::BI__builtin_rvv_vmseq_vv_u16m4_b4:
case RISCV::BI__builtin_rvv_vmseq_vv_u16m8_b2:
case RISCV::BI__builtin_rvv_vmseq_vv_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmseq_vv_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmseq_vv_u32m1_b32:
case RISCV::BI__builtin_rvv_vmseq_vv_u32m2_b16:
case RISCV::BI__builtin_rvv_vmseq_vv_u32m4_b8:
case RISCV::BI__builtin_rvv_vmseq_vv_u32m8_b4:
case RISCV::BI__builtin_rvv_vmseq_vv_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmseq_vv_u64m1_b64:
case RISCV::BI__builtin_rvv_vmseq_vv_u64m2_b32:
case RISCV::BI__builtin_rvv_vmseq_vv_u64m4_b16:
case RISCV::BI__builtin_rvv_vmseq_vv_u64m8_b8:
case RISCV::BI__builtin_rvv_vmseq_vx_u8m1_b8:
case RISCV::BI__builtin_rvv_vmseq_vx_u8m2_b4:
case RISCV::BI__builtin_rvv_vmseq_vx_u8m4_b2:
case RISCV::BI__builtin_rvv_vmseq_vx_u8m8_b1:
case RISCV::BI__builtin_rvv_vmseq_vx_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmseq_vx_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmseq_vx_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmseq_vx_u16m1_b16:
case RISCV::BI__builtin_rvv_vmseq_vx_u16m2_b8:
case RISCV::BI__builtin_rvv_vmseq_vx_u16m4_b4:
case RISCV::BI__builtin_rvv_vmseq_vx_u16m8_b2:
case RISCV::BI__builtin_rvv_vmseq_vx_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmseq_vx_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmseq_vx_u32m1_b32:
case RISCV::BI__builtin_rvv_vmseq_vx_u32m2_b16:
case RISCV::BI__builtin_rvv_vmseq_vx_u32m4_b8:
case RISCV::BI__builtin_rvv_vmseq_vx_u32m8_b4:
case RISCV::BI__builtin_rvv_vmseq_vx_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmseq_vx_u64m1_b64:
case RISCV::BI__builtin_rvv_vmseq_vx_u64m2_b32:
case RISCV::BI__builtin_rvv_vmseq_vx_u64m4_b16:
case RISCV::BI__builtin_rvv_vmseq_vx_u64m8_b8:
  ID = Intrinsic::riscv_vmseq;
  IntrinsicTypes = {Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmseq_vv_i8m1_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i8m2_b4_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i8m4_b2_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i8m8_b1_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i16m1_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i16m2_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i16m4_b4_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i16m8_b2_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i32m1_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i32m2_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i32m4_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i32m8_b4_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i64m1_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i64m2_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i64m4_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vv_i64m8_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i8m1_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i8m2_b4_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i8m4_b2_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i8m8_b1_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i16m1_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i16m2_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i16m4_b4_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i16m8_b2_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i32m1_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i32m2_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i32m4_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i32m8_b4_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i64m1_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i64m2_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i64m4_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vx_i64m8_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u8m1_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u8m2_b4_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u8m4_b2_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u8m8_b1_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u16m1_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u16m2_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u16m4_b4_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u16m8_b2_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u32m1_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u32m2_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u32m4_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u32m8_b4_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u64m1_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u64m2_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u64m4_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vv_u64m8_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u8m1_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u8m2_b4_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u8m4_b2_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u8m8_b1_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u16m1_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u16m2_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u16m4_b4_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u16m8_b2_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u32m1_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u32m2_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u32m4_b8_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u32m8_b4_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u64m1_b64_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u64m2_b32_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u64m4_b16_m:
case RISCV::BI__builtin_rvv_vmseq_vx_u64m8_b8_m:
  ID = Intrinsic::riscv_vmseq_mask;
  IntrinsicTypes = {Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmsgt_vx_i8m1_b8:
case RISCV::BI__builtin_rvv_vmsgt_vx_i8m2_b4:
case RISCV::BI__builtin_rvv_vmsgt_vx_i8m4_b2:
case RISCV::BI__builtin_rvv_vmsgt_vx_i8m8_b1:
case RISCV::BI__builtin_rvv_vmsgt_vx_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmsgt_vx_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmsgt_vx_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmsgt_vx_i16m1_b16:
case RISCV::BI__builtin_rvv_vmsgt_vx_i16m2_b8:
case RISCV::BI__builtin_rvv_vmsgt_vx_i16m4_b4:
case RISCV::BI__builtin_rvv_vmsgt_vx_i16m8_b2:
case RISCV::BI__builtin_rvv_vmsgt_vx_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmsgt_vx_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmsgt_vx_i32m1_b32:
case RISCV::BI__builtin_rvv_vmsgt_vx_i32m2_b16:
case RISCV::BI__builtin_rvv_vmsgt_vx_i32m4_b8:
case RISCV::BI__builtin_rvv_vmsgt_vx_i32m8_b4:
case RISCV::BI__builtin_rvv_vmsgt_vx_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmsgt_vx_i64m1_b64:
case RISCV::BI__builtin_rvv_vmsgt_vx_i64m2_b32:
case RISCV::BI__builtin_rvv_vmsgt_vx_i64m4_b16:
case RISCV::BI__builtin_rvv_vmsgt_vx_i64m8_b8:
  ID = Intrinsic::riscv_vmsgt;
  IntrinsicTypes = {Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmsgt_vx_i8m1_b8_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i8m2_b4_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i8m4_b2_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i8m8_b1_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i16m1_b16_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i16m2_b8_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i16m4_b4_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i16m8_b2_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i32m1_b32_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i32m2_b16_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i32m4_b8_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i32m8_b4_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i64m1_b64_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i64m2_b32_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i64m4_b16_m:
case RISCV::BI__builtin_rvv_vmsgt_vx_i64m8_b8_m:
  ID = Intrinsic::riscv_vmsgt_mask;
  IntrinsicTypes = {Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmsgtu_vx_u8m1_b8:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u8m2_b4:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u8m4_b2:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u8m8_b1:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u16m1_b16:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u16m2_b8:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u16m4_b4:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u16m8_b2:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u32m1_b32:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u32m2_b16:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u32m4_b8:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u32m8_b4:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u64m1_b64:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u64m2_b32:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u64m4_b16:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u64m8_b8:
  ID = Intrinsic::riscv_vmsgtu;
  IntrinsicTypes = {Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmsgtu_vx_u8m1_b8_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u8m2_b4_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u8m4_b2_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u8m8_b1_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u16m1_b16_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u16m2_b8_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u16m4_b4_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u16m8_b2_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u32m1_b32_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u32m2_b16_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u32m4_b8_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u32m8_b4_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u64m1_b64_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u64m2_b32_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u64m4_b16_m:
case RISCV::BI__builtin_rvv_vmsgtu_vx_u64m8_b8_m:
  ID = Intrinsic::riscv_vmsgtu_mask;
  IntrinsicTypes = {Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmsle_vv_i8m1_b8:
case RISCV::BI__builtin_rvv_vmsle_vv_i8m2_b4:
case RISCV::BI__builtin_rvv_vmsle_vv_i8m4_b2:
case RISCV::BI__builtin_rvv_vmsle_vv_i8m8_b1:
case RISCV::BI__builtin_rvv_vmsle_vv_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmsle_vv_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmsle_vv_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmsle_vv_i16m1_b16:
case RISCV::BI__builtin_rvv_vmsle_vv_i16m2_b8:
case RISCV::BI__builtin_rvv_vmsle_vv_i16m4_b4:
case RISCV::BI__builtin_rvv_vmsle_vv_i16m8_b2:
case RISCV::BI__builtin_rvv_vmsle_vv_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmsle_vv_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmsle_vv_i32m1_b32:
case RISCV::BI__builtin_rvv_vmsle_vv_i32m2_b16:
case RISCV::BI__builtin_rvv_vmsle_vv_i32m4_b8:
case RISCV::BI__builtin_rvv_vmsle_vv_i32m8_b4:
case RISCV::BI__builtin_rvv_vmsle_vv_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmsle_vv_i64m1_b64:
case RISCV::BI__builtin_rvv_vmsle_vv_i64m2_b32:
case RISCV::BI__builtin_rvv_vmsle_vv_i64m4_b16:
case RISCV::BI__builtin_rvv_vmsle_vv_i64m8_b8:
case RISCV::BI__builtin_rvv_vmsle_vx_i8m1_b8:
case RISCV::BI__builtin_rvv_vmsle_vx_i8m2_b4:
case RISCV::BI__builtin_rvv_vmsle_vx_i8m4_b2:
case RISCV::BI__builtin_rvv_vmsle_vx_i8m8_b1:
case RISCV::BI__builtin_rvv_vmsle_vx_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmsle_vx_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmsle_vx_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmsle_vx_i16m1_b16:
case RISCV::BI__builtin_rvv_vmsle_vx_i16m2_b8:
case RISCV::BI__builtin_rvv_vmsle_vx_i16m4_b4:
case RISCV::BI__builtin_rvv_vmsle_vx_i16m8_b2:
case RISCV::BI__builtin_rvv_vmsle_vx_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmsle_vx_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmsle_vx_i32m1_b32:
case RISCV::BI__builtin_rvv_vmsle_vx_i32m2_b16:
case RISCV::BI__builtin_rvv_vmsle_vx_i32m4_b8:
case RISCV::BI__builtin_rvv_vmsle_vx_i32m8_b4:
case RISCV::BI__builtin_rvv_vmsle_vx_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmsle_vx_i64m1_b64:
case RISCV::BI__builtin_rvv_vmsle_vx_i64m2_b32:
case RISCV::BI__builtin_rvv_vmsle_vx_i64m4_b16:
case RISCV::BI__builtin_rvv_vmsle_vx_i64m8_b8:
  ID = Intrinsic::riscv_vmsle;
  IntrinsicTypes = {Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmsle_vv_i8m1_b8_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i8m2_b4_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i8m4_b2_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i8m8_b1_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i16m1_b16_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i16m2_b8_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i16m4_b4_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i16m8_b2_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i32m1_b32_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i32m2_b16_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i32m4_b8_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i32m8_b4_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i64m1_b64_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i64m2_b32_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i64m4_b16_m:
case RISCV::BI__builtin_rvv_vmsle_vv_i64m8_b8_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i8m1_b8_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i8m2_b4_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i8m4_b2_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i8m8_b1_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i16m1_b16_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i16m2_b8_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i16m4_b4_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i16m8_b2_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i32m1_b32_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i32m2_b16_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i32m4_b8_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i32m8_b4_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i64m1_b64_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i64m2_b32_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i64m4_b16_m:
case RISCV::BI__builtin_rvv_vmsle_vx_i64m8_b8_m:
  ID = Intrinsic::riscv_vmsle_mask;
  IntrinsicTypes = {Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmsleu_vv_u8m1_b8:
case RISCV::BI__builtin_rvv_vmsleu_vv_u8m2_b4:
case RISCV::BI__builtin_rvv_vmsleu_vv_u8m4_b2:
case RISCV::BI__builtin_rvv_vmsleu_vv_u8m8_b1:
case RISCV::BI__builtin_rvv_vmsleu_vv_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmsleu_vv_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmsleu_vv_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmsleu_vv_u16m1_b16:
case RISCV::BI__builtin_rvv_vmsleu_vv_u16m2_b8:
case RISCV::BI__builtin_rvv_vmsleu_vv_u16m4_b4:
case RISCV::BI__builtin_rvv_vmsleu_vv_u16m8_b2:
case RISCV::BI__builtin_rvv_vmsleu_vv_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmsleu_vv_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmsleu_vv_u32m1_b32:
case RISCV::BI__builtin_rvv_vmsleu_vv_u32m2_b16:
case RISCV::BI__builtin_rvv_vmsleu_vv_u32m4_b8:
case RISCV::BI__builtin_rvv_vmsleu_vv_u32m8_b4:
case RISCV::BI__builtin_rvv_vmsleu_vv_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmsleu_vv_u64m1_b64:
case RISCV::BI__builtin_rvv_vmsleu_vv_u64m2_b32:
case RISCV::BI__builtin_rvv_vmsleu_vv_u64m4_b16:
case RISCV::BI__builtin_rvv_vmsleu_vv_u64m8_b8:
case RISCV::BI__builtin_rvv_vmsleu_vx_u8m1_b8:
case RISCV::BI__builtin_rvv_vmsleu_vx_u8m2_b4:
case RISCV::BI__builtin_rvv_vmsleu_vx_u8m4_b2:
case RISCV::BI__builtin_rvv_vmsleu_vx_u8m8_b1:
case RISCV::BI__builtin_rvv_vmsleu_vx_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmsleu_vx_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmsleu_vx_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmsleu_vx_u16m1_b16:
case RISCV::BI__builtin_rvv_vmsleu_vx_u16m2_b8:
case RISCV::BI__builtin_rvv_vmsleu_vx_u16m4_b4:
case RISCV::BI__builtin_rvv_vmsleu_vx_u16m8_b2:
case RISCV::BI__builtin_rvv_vmsleu_vx_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmsleu_vx_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmsleu_vx_u32m1_b32:
case RISCV::BI__builtin_rvv_vmsleu_vx_u32m2_b16:
case RISCV::BI__builtin_rvv_vmsleu_vx_u32m4_b8:
case RISCV::BI__builtin_rvv_vmsleu_vx_u32m8_b4:
case RISCV::BI__builtin_rvv_vmsleu_vx_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmsleu_vx_u64m1_b64:
case RISCV::BI__builtin_rvv_vmsleu_vx_u64m2_b32:
case RISCV::BI__builtin_rvv_vmsleu_vx_u64m4_b16:
case RISCV::BI__builtin_rvv_vmsleu_vx_u64m8_b8:
  ID = Intrinsic::riscv_vmsleu;
  IntrinsicTypes = {Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmsleu_vv_u8m1_b8_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u8m2_b4_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u8m4_b2_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u8m8_b1_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u16m1_b16_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u16m2_b8_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u16m4_b4_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u16m8_b2_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u32m1_b32_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u32m2_b16_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u32m4_b8_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u32m8_b4_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u64m1_b64_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u64m2_b32_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u64m4_b16_m:
case RISCV::BI__builtin_rvv_vmsleu_vv_u64m8_b8_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u8m1_b8_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u8m2_b4_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u8m4_b2_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u8m8_b1_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u16m1_b16_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u16m2_b8_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u16m4_b4_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u16m8_b2_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u32m1_b32_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u32m2_b16_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u32m4_b8_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u32m8_b4_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u64m1_b64_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u64m2_b32_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u64m4_b16_m:
case RISCV::BI__builtin_rvv_vmsleu_vx_u64m8_b8_m:
  ID = Intrinsic::riscv_vmsleu_mask;
  IntrinsicTypes = {Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmslt_vv_i8m1_b8:
case RISCV::BI__builtin_rvv_vmslt_vv_i8m2_b4:
case RISCV::BI__builtin_rvv_vmslt_vv_i8m4_b2:
case RISCV::BI__builtin_rvv_vmslt_vv_i8m8_b1:
case RISCV::BI__builtin_rvv_vmslt_vv_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmslt_vv_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmslt_vv_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmslt_vv_i16m1_b16:
case RISCV::BI__builtin_rvv_vmslt_vv_i16m2_b8:
case RISCV::BI__builtin_rvv_vmslt_vv_i16m4_b4:
case RISCV::BI__builtin_rvv_vmslt_vv_i16m8_b2:
case RISCV::BI__builtin_rvv_vmslt_vv_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmslt_vv_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmslt_vv_i32m1_b32:
case RISCV::BI__builtin_rvv_vmslt_vv_i32m2_b16:
case RISCV::BI__builtin_rvv_vmslt_vv_i32m4_b8:
case RISCV::BI__builtin_rvv_vmslt_vv_i32m8_b4:
case RISCV::BI__builtin_rvv_vmslt_vv_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmslt_vv_i64m1_b64:
case RISCV::BI__builtin_rvv_vmslt_vv_i64m2_b32:
case RISCV::BI__builtin_rvv_vmslt_vv_i64m4_b16:
case RISCV::BI__builtin_rvv_vmslt_vv_i64m8_b8:
case RISCV::BI__builtin_rvv_vmslt_vx_i8m1_b8:
case RISCV::BI__builtin_rvv_vmslt_vx_i8m2_b4:
case RISCV::BI__builtin_rvv_vmslt_vx_i8m4_b2:
case RISCV::BI__builtin_rvv_vmslt_vx_i8m8_b1:
case RISCV::BI__builtin_rvv_vmslt_vx_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmslt_vx_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmslt_vx_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmslt_vx_i16m1_b16:
case RISCV::BI__builtin_rvv_vmslt_vx_i16m2_b8:
case RISCV::BI__builtin_rvv_vmslt_vx_i16m4_b4:
case RISCV::BI__builtin_rvv_vmslt_vx_i16m8_b2:
case RISCV::BI__builtin_rvv_vmslt_vx_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmslt_vx_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmslt_vx_i32m1_b32:
case RISCV::BI__builtin_rvv_vmslt_vx_i32m2_b16:
case RISCV::BI__builtin_rvv_vmslt_vx_i32m4_b8:
case RISCV::BI__builtin_rvv_vmslt_vx_i32m8_b4:
case RISCV::BI__builtin_rvv_vmslt_vx_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmslt_vx_i64m1_b64:
case RISCV::BI__builtin_rvv_vmslt_vx_i64m2_b32:
case RISCV::BI__builtin_rvv_vmslt_vx_i64m4_b16:
case RISCV::BI__builtin_rvv_vmslt_vx_i64m8_b8:
  ID = Intrinsic::riscv_vmslt;
  IntrinsicTypes = {Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmslt_vv_i8m1_b8_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i8m2_b4_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i8m4_b2_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i8m8_b1_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i16m1_b16_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i16m2_b8_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i16m4_b4_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i16m8_b2_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i32m1_b32_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i32m2_b16_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i32m4_b8_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i32m8_b4_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i64m1_b64_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i64m2_b32_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i64m4_b16_m:
case RISCV::BI__builtin_rvv_vmslt_vv_i64m8_b8_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i8m1_b8_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i8m2_b4_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i8m4_b2_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i8m8_b1_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i16m1_b16_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i16m2_b8_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i16m4_b4_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i16m8_b2_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i32m1_b32_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i32m2_b16_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i32m4_b8_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i32m8_b4_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i64m1_b64_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i64m2_b32_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i64m4_b16_m:
case RISCV::BI__builtin_rvv_vmslt_vx_i64m8_b8_m:
  ID = Intrinsic::riscv_vmslt_mask;
  IntrinsicTypes = {Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmsltu_vv_u8m1_b8:
case RISCV::BI__builtin_rvv_vmsltu_vv_u8m2_b4:
case RISCV::BI__builtin_rvv_vmsltu_vv_u8m4_b2:
case RISCV::BI__builtin_rvv_vmsltu_vv_u8m8_b1:
case RISCV::BI__builtin_rvv_vmsltu_vv_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmsltu_vv_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmsltu_vv_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmsltu_vv_u16m1_b16:
case RISCV::BI__builtin_rvv_vmsltu_vv_u16m2_b8:
case RISCV::BI__builtin_rvv_vmsltu_vv_u16m4_b4:
case RISCV::BI__builtin_rvv_vmsltu_vv_u16m8_b2:
case RISCV::BI__builtin_rvv_vmsltu_vv_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmsltu_vv_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmsltu_vv_u32m1_b32:
case RISCV::BI__builtin_rvv_vmsltu_vv_u32m2_b16:
case RISCV::BI__builtin_rvv_vmsltu_vv_u32m4_b8:
case RISCV::BI__builtin_rvv_vmsltu_vv_u32m8_b4:
case RISCV::BI__builtin_rvv_vmsltu_vv_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmsltu_vv_u64m1_b64:
case RISCV::BI__builtin_rvv_vmsltu_vv_u64m2_b32:
case RISCV::BI__builtin_rvv_vmsltu_vv_u64m4_b16:
case RISCV::BI__builtin_rvv_vmsltu_vv_u64m8_b8:
case RISCV::BI__builtin_rvv_vmsltu_vx_u8m1_b8:
case RISCV::BI__builtin_rvv_vmsltu_vx_u8m2_b4:
case RISCV::BI__builtin_rvv_vmsltu_vx_u8m4_b2:
case RISCV::BI__builtin_rvv_vmsltu_vx_u8m8_b1:
case RISCV::BI__builtin_rvv_vmsltu_vx_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmsltu_vx_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmsltu_vx_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmsltu_vx_u16m1_b16:
case RISCV::BI__builtin_rvv_vmsltu_vx_u16m2_b8:
case RISCV::BI__builtin_rvv_vmsltu_vx_u16m4_b4:
case RISCV::BI__builtin_rvv_vmsltu_vx_u16m8_b2:
case RISCV::BI__builtin_rvv_vmsltu_vx_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmsltu_vx_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmsltu_vx_u32m1_b32:
case RISCV::BI__builtin_rvv_vmsltu_vx_u32m2_b16:
case RISCV::BI__builtin_rvv_vmsltu_vx_u32m4_b8:
case RISCV::BI__builtin_rvv_vmsltu_vx_u32m8_b4:
case RISCV::BI__builtin_rvv_vmsltu_vx_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmsltu_vx_u64m1_b64:
case RISCV::BI__builtin_rvv_vmsltu_vx_u64m2_b32:
case RISCV::BI__builtin_rvv_vmsltu_vx_u64m4_b16:
case RISCV::BI__builtin_rvv_vmsltu_vx_u64m8_b8:
  ID = Intrinsic::riscv_vmsltu;
  IntrinsicTypes = {Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmsltu_vv_u8m1_b8_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u8m2_b4_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u8m4_b2_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u8m8_b1_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u16m1_b16_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u16m2_b8_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u16m4_b4_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u16m8_b2_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u32m1_b32_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u32m2_b16_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u32m4_b8_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u32m8_b4_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u64m1_b64_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u64m2_b32_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u64m4_b16_m:
case RISCV::BI__builtin_rvv_vmsltu_vv_u64m8_b8_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u8m1_b8_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u8m2_b4_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u8m4_b2_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u8m8_b1_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u16m1_b16_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u16m2_b8_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u16m4_b4_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u16m8_b2_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u32m1_b32_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u32m2_b16_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u32m4_b8_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u32m8_b4_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u64m1_b64_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u64m2_b32_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u64m4_b16_m:
case RISCV::BI__builtin_rvv_vmsltu_vx_u64m8_b8_m:
  ID = Intrinsic::riscv_vmsltu_mask;
  IntrinsicTypes = {Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmsne_vv_i8m1_b8:
case RISCV::BI__builtin_rvv_vmsne_vv_i8m2_b4:
case RISCV::BI__builtin_rvv_vmsne_vv_i8m4_b2:
case RISCV::BI__builtin_rvv_vmsne_vv_i8m8_b1:
case RISCV::BI__builtin_rvv_vmsne_vv_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmsne_vv_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmsne_vv_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmsne_vv_i16m1_b16:
case RISCV::BI__builtin_rvv_vmsne_vv_i16m2_b8:
case RISCV::BI__builtin_rvv_vmsne_vv_i16m4_b4:
case RISCV::BI__builtin_rvv_vmsne_vv_i16m8_b2:
case RISCV::BI__builtin_rvv_vmsne_vv_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmsne_vv_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmsne_vv_i32m1_b32:
case RISCV::BI__builtin_rvv_vmsne_vv_i32m2_b16:
case RISCV::BI__builtin_rvv_vmsne_vv_i32m4_b8:
case RISCV::BI__builtin_rvv_vmsne_vv_i32m8_b4:
case RISCV::BI__builtin_rvv_vmsne_vv_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmsne_vv_i64m1_b64:
case RISCV::BI__builtin_rvv_vmsne_vv_i64m2_b32:
case RISCV::BI__builtin_rvv_vmsne_vv_i64m4_b16:
case RISCV::BI__builtin_rvv_vmsne_vv_i64m8_b8:
case RISCV::BI__builtin_rvv_vmsne_vx_i8m1_b8:
case RISCV::BI__builtin_rvv_vmsne_vx_i8m2_b4:
case RISCV::BI__builtin_rvv_vmsne_vx_i8m4_b2:
case RISCV::BI__builtin_rvv_vmsne_vx_i8m8_b1:
case RISCV::BI__builtin_rvv_vmsne_vx_i8mf2_b16:
case RISCV::BI__builtin_rvv_vmsne_vx_i8mf4_b32:
case RISCV::BI__builtin_rvv_vmsne_vx_i8mf8_b64:
case RISCV::BI__builtin_rvv_vmsne_vx_i16m1_b16:
case RISCV::BI__builtin_rvv_vmsne_vx_i16m2_b8:
case RISCV::BI__builtin_rvv_vmsne_vx_i16m4_b4:
case RISCV::BI__builtin_rvv_vmsne_vx_i16m8_b2:
case RISCV::BI__builtin_rvv_vmsne_vx_i16mf2_b32:
case RISCV::BI__builtin_rvv_vmsne_vx_i16mf4_b64:
case RISCV::BI__builtin_rvv_vmsne_vx_i32m1_b32:
case RISCV::BI__builtin_rvv_vmsne_vx_i32m2_b16:
case RISCV::BI__builtin_rvv_vmsne_vx_i32m4_b8:
case RISCV::BI__builtin_rvv_vmsne_vx_i32m8_b4:
case RISCV::BI__builtin_rvv_vmsne_vx_i32mf2_b64:
case RISCV::BI__builtin_rvv_vmsne_vx_i64m1_b64:
case RISCV::BI__builtin_rvv_vmsne_vx_i64m2_b32:
case RISCV::BI__builtin_rvv_vmsne_vx_i64m4_b16:
case RISCV::BI__builtin_rvv_vmsne_vx_i64m8_b8:
case RISCV::BI__builtin_rvv_vmsne_vv_u8m1_b8:
case RISCV::BI__builtin_rvv_vmsne_vv_u8m2_b4:
case RISCV::BI__builtin_rvv_vmsne_vv_u8m4_b2:
case RISCV::BI__builtin_rvv_vmsne_vv_u8m8_b1:
case RISCV::BI__builtin_rvv_vmsne_vv_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmsne_vv_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmsne_vv_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmsne_vv_u16m1_b16:
case RISCV::BI__builtin_rvv_vmsne_vv_u16m2_b8:
case RISCV::BI__builtin_rvv_vmsne_vv_u16m4_b4:
case RISCV::BI__builtin_rvv_vmsne_vv_u16m8_b2:
case RISCV::BI__builtin_rvv_vmsne_vv_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmsne_vv_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmsne_vv_u32m1_b32:
case RISCV::BI__builtin_rvv_vmsne_vv_u32m2_b16:
case RISCV::BI__builtin_rvv_vmsne_vv_u32m4_b8:
case RISCV::BI__builtin_rvv_vmsne_vv_u32m8_b4:
case RISCV::BI__builtin_rvv_vmsne_vv_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmsne_vv_u64m1_b64:
case RISCV::BI__builtin_rvv_vmsne_vv_u64m2_b32:
case RISCV::BI__builtin_rvv_vmsne_vv_u64m4_b16:
case RISCV::BI__builtin_rvv_vmsne_vv_u64m8_b8:
case RISCV::BI__builtin_rvv_vmsne_vx_u8m1_b8:
case RISCV::BI__builtin_rvv_vmsne_vx_u8m2_b4:
case RISCV::BI__builtin_rvv_vmsne_vx_u8m4_b2:
case RISCV::BI__builtin_rvv_vmsne_vx_u8m8_b1:
case RISCV::BI__builtin_rvv_vmsne_vx_u8mf2_b16:
case RISCV::BI__builtin_rvv_vmsne_vx_u8mf4_b32:
case RISCV::BI__builtin_rvv_vmsne_vx_u8mf8_b64:
case RISCV::BI__builtin_rvv_vmsne_vx_u16m1_b16:
case RISCV::BI__builtin_rvv_vmsne_vx_u16m2_b8:
case RISCV::BI__builtin_rvv_vmsne_vx_u16m4_b4:
case RISCV::BI__builtin_rvv_vmsne_vx_u16m8_b2:
case RISCV::BI__builtin_rvv_vmsne_vx_u16mf2_b32:
case RISCV::BI__builtin_rvv_vmsne_vx_u16mf4_b64:
case RISCV::BI__builtin_rvv_vmsne_vx_u32m1_b32:
case RISCV::BI__builtin_rvv_vmsne_vx_u32m2_b16:
case RISCV::BI__builtin_rvv_vmsne_vx_u32m4_b8:
case RISCV::BI__builtin_rvv_vmsne_vx_u32m8_b4:
case RISCV::BI__builtin_rvv_vmsne_vx_u32mf2_b64:
case RISCV::BI__builtin_rvv_vmsne_vx_u64m1_b64:
case RISCV::BI__builtin_rvv_vmsne_vx_u64m2_b32:
case RISCV::BI__builtin_rvv_vmsne_vx_u64m4_b16:
case RISCV::BI__builtin_rvv_vmsne_vx_u64m8_b8:
  ID = Intrinsic::riscv_vmsne;
  IntrinsicTypes = {Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmsne_vv_i8m1_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i8m2_b4_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i8m4_b2_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i8m8_b1_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i16m1_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i16m2_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i16m4_b4_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i16m8_b2_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i32m1_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i32m2_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i32m4_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i32m8_b4_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i64m1_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i64m2_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i64m4_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vv_i64m8_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i8m1_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i8m2_b4_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i8m4_b2_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i8m8_b1_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i16m1_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i16m2_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i16m4_b4_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i16m8_b2_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i32m1_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i32m2_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i32m4_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i32m8_b4_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i64m1_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i64m2_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i64m4_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vx_i64m8_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u8m1_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u8m2_b4_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u8m4_b2_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u8m8_b1_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u16m1_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u16m2_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u16m4_b4_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u16m8_b2_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u32m1_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u32m2_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u32m4_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u32m8_b4_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u64m1_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u64m2_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u64m4_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vv_u64m8_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u8m1_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u8m2_b4_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u8m4_b2_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u8m8_b1_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u8mf2_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u8mf4_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u8mf8_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u16m1_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u16m2_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u16m4_b4_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u16m8_b2_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u16mf2_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u16mf4_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u32m1_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u32m2_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u32m4_b8_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u32m8_b4_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u32mf2_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u64m1_b64_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u64m2_b32_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u64m4_b16_m:
case RISCV::BI__builtin_rvv_vmsne_vx_u64m8_b8_m:
  ID = Intrinsic::riscv_vmsne_mask;
  IntrinsicTypes = {Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmul_vv_i8m1:
case RISCV::BI__builtin_rvv_vmul_vv_i8m2:
case RISCV::BI__builtin_rvv_vmul_vv_i8m4:
case RISCV::BI__builtin_rvv_vmul_vv_i8m8:
case RISCV::BI__builtin_rvv_vmul_vv_i8mf2:
case RISCV::BI__builtin_rvv_vmul_vv_i8mf4:
case RISCV::BI__builtin_rvv_vmul_vv_i8mf8:
case RISCV::BI__builtin_rvv_vmul_vv_i16m1:
case RISCV::BI__builtin_rvv_vmul_vv_i16m2:
case RISCV::BI__builtin_rvv_vmul_vv_i16m4:
case RISCV::BI__builtin_rvv_vmul_vv_i16m8:
case RISCV::BI__builtin_rvv_vmul_vv_i16mf2:
case RISCV::BI__builtin_rvv_vmul_vv_i16mf4:
case RISCV::BI__builtin_rvv_vmul_vv_i32m1:
case RISCV::BI__builtin_rvv_vmul_vv_i32m2:
case RISCV::BI__builtin_rvv_vmul_vv_i32m4:
case RISCV::BI__builtin_rvv_vmul_vv_i32m8:
case RISCV::BI__builtin_rvv_vmul_vv_i32mf2:
case RISCV::BI__builtin_rvv_vmul_vv_i64m1:
case RISCV::BI__builtin_rvv_vmul_vv_i64m2:
case RISCV::BI__builtin_rvv_vmul_vv_i64m4:
case RISCV::BI__builtin_rvv_vmul_vv_i64m8:
case RISCV::BI__builtin_rvv_vmul_vx_i8m1:
case RISCV::BI__builtin_rvv_vmul_vx_i8m2:
case RISCV::BI__builtin_rvv_vmul_vx_i8m4:
case RISCV::BI__builtin_rvv_vmul_vx_i8m8:
case RISCV::BI__builtin_rvv_vmul_vx_i8mf2:
case RISCV::BI__builtin_rvv_vmul_vx_i8mf4:
case RISCV::BI__builtin_rvv_vmul_vx_i8mf8:
case RISCV::BI__builtin_rvv_vmul_vx_i16m1:
case RISCV::BI__builtin_rvv_vmul_vx_i16m2:
case RISCV::BI__builtin_rvv_vmul_vx_i16m4:
case RISCV::BI__builtin_rvv_vmul_vx_i16m8:
case RISCV::BI__builtin_rvv_vmul_vx_i16mf2:
case RISCV::BI__builtin_rvv_vmul_vx_i16mf4:
case RISCV::BI__builtin_rvv_vmul_vx_i32m1:
case RISCV::BI__builtin_rvv_vmul_vx_i32m2:
case RISCV::BI__builtin_rvv_vmul_vx_i32m4:
case RISCV::BI__builtin_rvv_vmul_vx_i32m8:
case RISCV::BI__builtin_rvv_vmul_vx_i32mf2:
case RISCV::BI__builtin_rvv_vmul_vx_i64m1:
case RISCV::BI__builtin_rvv_vmul_vx_i64m2:
case RISCV::BI__builtin_rvv_vmul_vx_i64m4:
case RISCV::BI__builtin_rvv_vmul_vx_i64m8:
case RISCV::BI__builtin_rvv_vmul_vv_u8m1:
case RISCV::BI__builtin_rvv_vmul_vv_u8m2:
case RISCV::BI__builtin_rvv_vmul_vv_u8m4:
case RISCV::BI__builtin_rvv_vmul_vv_u8m8:
case RISCV::BI__builtin_rvv_vmul_vv_u8mf2:
case RISCV::BI__builtin_rvv_vmul_vv_u8mf4:
case RISCV::BI__builtin_rvv_vmul_vv_u8mf8:
case RISCV::BI__builtin_rvv_vmul_vv_u16m1:
case RISCV::BI__builtin_rvv_vmul_vv_u16m2:
case RISCV::BI__builtin_rvv_vmul_vv_u16m4:
case RISCV::BI__builtin_rvv_vmul_vv_u16m8:
case RISCV::BI__builtin_rvv_vmul_vv_u16mf2:
case RISCV::BI__builtin_rvv_vmul_vv_u16mf4:
case RISCV::BI__builtin_rvv_vmul_vv_u32m1:
case RISCV::BI__builtin_rvv_vmul_vv_u32m2:
case RISCV::BI__builtin_rvv_vmul_vv_u32m4:
case RISCV::BI__builtin_rvv_vmul_vv_u32m8:
case RISCV::BI__builtin_rvv_vmul_vv_u32mf2:
case RISCV::BI__builtin_rvv_vmul_vv_u64m1:
case RISCV::BI__builtin_rvv_vmul_vv_u64m2:
case RISCV::BI__builtin_rvv_vmul_vv_u64m4:
case RISCV::BI__builtin_rvv_vmul_vv_u64m8:
case RISCV::BI__builtin_rvv_vmul_vx_u8m1:
case RISCV::BI__builtin_rvv_vmul_vx_u8m2:
case RISCV::BI__builtin_rvv_vmul_vx_u8m4:
case RISCV::BI__builtin_rvv_vmul_vx_u8m8:
case RISCV::BI__builtin_rvv_vmul_vx_u8mf2:
case RISCV::BI__builtin_rvv_vmul_vx_u8mf4:
case RISCV::BI__builtin_rvv_vmul_vx_u8mf8:
case RISCV::BI__builtin_rvv_vmul_vx_u16m1:
case RISCV::BI__builtin_rvv_vmul_vx_u16m2:
case RISCV::BI__builtin_rvv_vmul_vx_u16m4:
case RISCV::BI__builtin_rvv_vmul_vx_u16m8:
case RISCV::BI__builtin_rvv_vmul_vx_u16mf2:
case RISCV::BI__builtin_rvv_vmul_vx_u16mf4:
case RISCV::BI__builtin_rvv_vmul_vx_u32m1:
case RISCV::BI__builtin_rvv_vmul_vx_u32m2:
case RISCV::BI__builtin_rvv_vmul_vx_u32m4:
case RISCV::BI__builtin_rvv_vmul_vx_u32m8:
case RISCV::BI__builtin_rvv_vmul_vx_u32mf2:
case RISCV::BI__builtin_rvv_vmul_vx_u64m1:
case RISCV::BI__builtin_rvv_vmul_vx_u64m2:
case RISCV::BI__builtin_rvv_vmul_vx_u64m4:
case RISCV::BI__builtin_rvv_vmul_vx_u64m8:
  ID = Intrinsic::riscv_vmul;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmul_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vmul_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vmul_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vmul_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vmul_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vmul_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vmul_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vmul_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vmul_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vmul_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vmul_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vmul_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vmul_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vmul_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vmul_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vmul_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vmul_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vmul_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vmul_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vmul_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vmul_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vmul_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vmul_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vmul_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vmul_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vmul_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vmul_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vmul_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vmul_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vmul_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vmul_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vmul_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vmul_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vmul_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vmul_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vmul_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vmul_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vmul_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vmul_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vmul_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vmul_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vmul_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vmul_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vmul_vx_i64m8_m:
case RISCV::BI__builtin_rvv_vmul_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vmul_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vmul_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vmul_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vmul_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vmul_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vmul_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vmul_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vmul_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vmul_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vmul_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vmul_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vmul_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vmul_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vmul_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vmul_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vmul_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vmul_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vmul_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vmul_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vmul_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vmul_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vmul_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vmul_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vmul_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vmul_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vmul_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vmul_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vmul_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vmul_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vmul_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vmul_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vmul_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vmul_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vmul_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vmul_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vmul_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vmul_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vmul_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vmul_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vmul_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vmul_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vmul_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vmul_vx_u64m8_m:
  ID = Intrinsic::riscv_vmul_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmulh_vv_i8m1:
case RISCV::BI__builtin_rvv_vmulh_vv_i8m2:
case RISCV::BI__builtin_rvv_vmulh_vv_i8m4:
case RISCV::BI__builtin_rvv_vmulh_vv_i8m8:
case RISCV::BI__builtin_rvv_vmulh_vv_i8mf2:
case RISCV::BI__builtin_rvv_vmulh_vv_i8mf4:
case RISCV::BI__builtin_rvv_vmulh_vv_i8mf8:
case RISCV::BI__builtin_rvv_vmulh_vv_i16m1:
case RISCV::BI__builtin_rvv_vmulh_vv_i16m2:
case RISCV::BI__builtin_rvv_vmulh_vv_i16m4:
case RISCV::BI__builtin_rvv_vmulh_vv_i16m8:
case RISCV::BI__builtin_rvv_vmulh_vv_i16mf2:
case RISCV::BI__builtin_rvv_vmulh_vv_i16mf4:
case RISCV::BI__builtin_rvv_vmulh_vv_i32m1:
case RISCV::BI__builtin_rvv_vmulh_vv_i32m2:
case RISCV::BI__builtin_rvv_vmulh_vv_i32m4:
case RISCV::BI__builtin_rvv_vmulh_vv_i32m8:
case RISCV::BI__builtin_rvv_vmulh_vv_i32mf2:
case RISCV::BI__builtin_rvv_vmulh_vv_i64m1:
case RISCV::BI__builtin_rvv_vmulh_vv_i64m2:
case RISCV::BI__builtin_rvv_vmulh_vv_i64m4:
case RISCV::BI__builtin_rvv_vmulh_vv_i64m8:
case RISCV::BI__builtin_rvv_vmulh_vx_i8m1:
case RISCV::BI__builtin_rvv_vmulh_vx_i8m2:
case RISCV::BI__builtin_rvv_vmulh_vx_i8m4:
case RISCV::BI__builtin_rvv_vmulh_vx_i8m8:
case RISCV::BI__builtin_rvv_vmulh_vx_i8mf2:
case RISCV::BI__builtin_rvv_vmulh_vx_i8mf4:
case RISCV::BI__builtin_rvv_vmulh_vx_i8mf8:
case RISCV::BI__builtin_rvv_vmulh_vx_i16m1:
case RISCV::BI__builtin_rvv_vmulh_vx_i16m2:
case RISCV::BI__builtin_rvv_vmulh_vx_i16m4:
case RISCV::BI__builtin_rvv_vmulh_vx_i16m8:
case RISCV::BI__builtin_rvv_vmulh_vx_i16mf2:
case RISCV::BI__builtin_rvv_vmulh_vx_i16mf4:
case RISCV::BI__builtin_rvv_vmulh_vx_i32m1:
case RISCV::BI__builtin_rvv_vmulh_vx_i32m2:
case RISCV::BI__builtin_rvv_vmulh_vx_i32m4:
case RISCV::BI__builtin_rvv_vmulh_vx_i32m8:
case RISCV::BI__builtin_rvv_vmulh_vx_i32mf2:
case RISCV::BI__builtin_rvv_vmulh_vx_i64m1:
case RISCV::BI__builtin_rvv_vmulh_vx_i64m2:
case RISCV::BI__builtin_rvv_vmulh_vx_i64m4:
case RISCV::BI__builtin_rvv_vmulh_vx_i64m8:
  ID = Intrinsic::riscv_vmulh;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmulh_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vmulh_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vmulh_vx_i64m8_m:
  ID = Intrinsic::riscv_vmulh_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmulhsu_vv_i8m1:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i8m2:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i8m4:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i8m8:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i8mf2:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i8mf4:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i8mf8:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i16m1:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i16m2:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i16m4:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i16m8:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i16mf2:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i16mf4:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i32m1:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i32m2:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i32m4:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i32m8:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i32mf2:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i64m1:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i64m2:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i64m4:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i64m8:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i8m1:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i8m2:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i8m4:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i8m8:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i8mf2:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i8mf4:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i8mf8:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i16m1:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i16m2:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i16m4:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i16m8:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i16mf2:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i16mf4:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i32m1:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i32m2:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i32m4:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i32m8:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i32mf2:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i64m1:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i64m2:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i64m4:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i64m8:
  ID = Intrinsic::riscv_vmulhsu;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmulhsu_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vmulhsu_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vmulhsu_vx_i64m8_m:
  ID = Intrinsic::riscv_vmulhsu_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmulhu_vv_u8m1:
case RISCV::BI__builtin_rvv_vmulhu_vv_u8m2:
case RISCV::BI__builtin_rvv_vmulhu_vv_u8m4:
case RISCV::BI__builtin_rvv_vmulhu_vv_u8m8:
case RISCV::BI__builtin_rvv_vmulhu_vv_u8mf2:
case RISCV::BI__builtin_rvv_vmulhu_vv_u8mf4:
case RISCV::BI__builtin_rvv_vmulhu_vv_u8mf8:
case RISCV::BI__builtin_rvv_vmulhu_vv_u16m1:
case RISCV::BI__builtin_rvv_vmulhu_vv_u16m2:
case RISCV::BI__builtin_rvv_vmulhu_vv_u16m4:
case RISCV::BI__builtin_rvv_vmulhu_vv_u16m8:
case RISCV::BI__builtin_rvv_vmulhu_vv_u16mf2:
case RISCV::BI__builtin_rvv_vmulhu_vv_u16mf4:
case RISCV::BI__builtin_rvv_vmulhu_vv_u32m1:
case RISCV::BI__builtin_rvv_vmulhu_vv_u32m2:
case RISCV::BI__builtin_rvv_vmulhu_vv_u32m4:
case RISCV::BI__builtin_rvv_vmulhu_vv_u32m8:
case RISCV::BI__builtin_rvv_vmulhu_vv_u32mf2:
case RISCV::BI__builtin_rvv_vmulhu_vv_u64m1:
case RISCV::BI__builtin_rvv_vmulhu_vv_u64m2:
case RISCV::BI__builtin_rvv_vmulhu_vv_u64m4:
case RISCV::BI__builtin_rvv_vmulhu_vv_u64m8:
case RISCV::BI__builtin_rvv_vmulhu_vx_u8m1:
case RISCV::BI__builtin_rvv_vmulhu_vx_u8m2:
case RISCV::BI__builtin_rvv_vmulhu_vx_u8m4:
case RISCV::BI__builtin_rvv_vmulhu_vx_u8m8:
case RISCV::BI__builtin_rvv_vmulhu_vx_u8mf2:
case RISCV::BI__builtin_rvv_vmulhu_vx_u8mf4:
case RISCV::BI__builtin_rvv_vmulhu_vx_u8mf8:
case RISCV::BI__builtin_rvv_vmulhu_vx_u16m1:
case RISCV::BI__builtin_rvv_vmulhu_vx_u16m2:
case RISCV::BI__builtin_rvv_vmulhu_vx_u16m4:
case RISCV::BI__builtin_rvv_vmulhu_vx_u16m8:
case RISCV::BI__builtin_rvv_vmulhu_vx_u16mf2:
case RISCV::BI__builtin_rvv_vmulhu_vx_u16mf4:
case RISCV::BI__builtin_rvv_vmulhu_vx_u32m1:
case RISCV::BI__builtin_rvv_vmulhu_vx_u32m2:
case RISCV::BI__builtin_rvv_vmulhu_vx_u32m4:
case RISCV::BI__builtin_rvv_vmulhu_vx_u32m8:
case RISCV::BI__builtin_rvv_vmulhu_vx_u32mf2:
case RISCV::BI__builtin_rvv_vmulhu_vx_u64m1:
case RISCV::BI__builtin_rvv_vmulhu_vx_u64m2:
case RISCV::BI__builtin_rvv_vmulhu_vx_u64m4:
case RISCV::BI__builtin_rvv_vmulhu_vx_u64m8:
  ID = Intrinsic::riscv_vmulhu;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vmulhu_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vmulhu_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vmulhu_vx_u64m8_m:
  ID = Intrinsic::riscv_vmulhu_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vnclip_wv_i8m1:
case RISCV::BI__builtin_rvv_vnclip_wv_i8m2:
case RISCV::BI__builtin_rvv_vnclip_wv_i8m4:
case RISCV::BI__builtin_rvv_vnclip_wv_i8mf2:
case RISCV::BI__builtin_rvv_vnclip_wv_i8mf4:
case RISCV::BI__builtin_rvv_vnclip_wv_i8mf8:
case RISCV::BI__builtin_rvv_vnclip_wv_i16m1:
case RISCV::BI__builtin_rvv_vnclip_wv_i16m2:
case RISCV::BI__builtin_rvv_vnclip_wv_i16m4:
case RISCV::BI__builtin_rvv_vnclip_wv_i16mf2:
case RISCV::BI__builtin_rvv_vnclip_wv_i16mf4:
case RISCV::BI__builtin_rvv_vnclip_wv_i32m1:
case RISCV::BI__builtin_rvv_vnclip_wv_i32m2:
case RISCV::BI__builtin_rvv_vnclip_wv_i32m4:
case RISCV::BI__builtin_rvv_vnclip_wv_i32mf2:
case RISCV::BI__builtin_rvv_vnclip_wx_i8m1:
case RISCV::BI__builtin_rvv_vnclip_wx_i8m2:
case RISCV::BI__builtin_rvv_vnclip_wx_i8m4:
case RISCV::BI__builtin_rvv_vnclip_wx_i8mf2:
case RISCV::BI__builtin_rvv_vnclip_wx_i8mf4:
case RISCV::BI__builtin_rvv_vnclip_wx_i8mf8:
case RISCV::BI__builtin_rvv_vnclip_wx_i16m1:
case RISCV::BI__builtin_rvv_vnclip_wx_i16m2:
case RISCV::BI__builtin_rvv_vnclip_wx_i16m4:
case RISCV::BI__builtin_rvv_vnclip_wx_i16mf2:
case RISCV::BI__builtin_rvv_vnclip_wx_i16mf4:
case RISCV::BI__builtin_rvv_vnclip_wx_i32m1:
case RISCV::BI__builtin_rvv_vnclip_wx_i32m2:
case RISCV::BI__builtin_rvv_vnclip_wx_i32m4:
case RISCV::BI__builtin_rvv_vnclip_wx_i32mf2:
  ID = Intrinsic::riscv_vnclip;
  IntrinsicTypes = {ResultType, Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vnclip_wv_i8m1_m:
case RISCV::BI__builtin_rvv_vnclip_wv_i8m2_m:
case RISCV::BI__builtin_rvv_vnclip_wv_i8m4_m:
case RISCV::BI__builtin_rvv_vnclip_wv_i8mf2_m:
case RISCV::BI__builtin_rvv_vnclip_wv_i8mf4_m:
case RISCV::BI__builtin_rvv_vnclip_wv_i8mf8_m:
case RISCV::BI__builtin_rvv_vnclip_wv_i16m1_m:
case RISCV::BI__builtin_rvv_vnclip_wv_i16m2_m:
case RISCV::BI__builtin_rvv_vnclip_wv_i16m4_m:
case RISCV::BI__builtin_rvv_vnclip_wv_i16mf2_m:
case RISCV::BI__builtin_rvv_vnclip_wv_i16mf4_m:
case RISCV::BI__builtin_rvv_vnclip_wv_i32m1_m:
case RISCV::BI__builtin_rvv_vnclip_wv_i32m2_m:
case RISCV::BI__builtin_rvv_vnclip_wv_i32m4_m:
case RISCV::BI__builtin_rvv_vnclip_wv_i32mf2_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i8m1_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i8m2_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i8m4_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i8mf2_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i8mf4_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i8mf8_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i16m1_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i16m2_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i16m4_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i16mf2_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i16mf4_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i32m1_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i32m2_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i32m4_m:
case RISCV::BI__builtin_rvv_vnclip_wx_i32mf2_m:
  ID = Intrinsic::riscv_vnclip_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vnclipu_wv_u8m1:
case RISCV::BI__builtin_rvv_vnclipu_wv_u8m2:
case RISCV::BI__builtin_rvv_vnclipu_wv_u8m4:
case RISCV::BI__builtin_rvv_vnclipu_wv_u8mf2:
case RISCV::BI__builtin_rvv_vnclipu_wv_u8mf4:
case RISCV::BI__builtin_rvv_vnclipu_wv_u8mf8:
case RISCV::BI__builtin_rvv_vnclipu_wv_u16m1:
case RISCV::BI__builtin_rvv_vnclipu_wv_u16m2:
case RISCV::BI__builtin_rvv_vnclipu_wv_u16m4:
case RISCV::BI__builtin_rvv_vnclipu_wv_u16mf2:
case RISCV::BI__builtin_rvv_vnclipu_wv_u16mf4:
case RISCV::BI__builtin_rvv_vnclipu_wv_u32m1:
case RISCV::BI__builtin_rvv_vnclipu_wv_u32m2:
case RISCV::BI__builtin_rvv_vnclipu_wv_u32m4:
case RISCV::BI__builtin_rvv_vnclipu_wv_u32mf2:
case RISCV::BI__builtin_rvv_vnclipu_wx_u8m1:
case RISCV::BI__builtin_rvv_vnclipu_wx_u8m2:
case RISCV::BI__builtin_rvv_vnclipu_wx_u8m4:
case RISCV::BI__builtin_rvv_vnclipu_wx_u8mf2:
case RISCV::BI__builtin_rvv_vnclipu_wx_u8mf4:
case RISCV::BI__builtin_rvv_vnclipu_wx_u8mf8:
case RISCV::BI__builtin_rvv_vnclipu_wx_u16m1:
case RISCV::BI__builtin_rvv_vnclipu_wx_u16m2:
case RISCV::BI__builtin_rvv_vnclipu_wx_u16m4:
case RISCV::BI__builtin_rvv_vnclipu_wx_u16mf2:
case RISCV::BI__builtin_rvv_vnclipu_wx_u16mf4:
case RISCV::BI__builtin_rvv_vnclipu_wx_u32m1:
case RISCV::BI__builtin_rvv_vnclipu_wx_u32m2:
case RISCV::BI__builtin_rvv_vnclipu_wx_u32m4:
case RISCV::BI__builtin_rvv_vnclipu_wx_u32mf2:
  ID = Intrinsic::riscv_vnclipu;
  IntrinsicTypes = {ResultType, Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vnclipu_wv_u8m1_m:
case RISCV::BI__builtin_rvv_vnclipu_wv_u8m2_m:
case RISCV::BI__builtin_rvv_vnclipu_wv_u8m4_m:
case RISCV::BI__builtin_rvv_vnclipu_wv_u8mf2_m:
case RISCV::BI__builtin_rvv_vnclipu_wv_u8mf4_m:
case RISCV::BI__builtin_rvv_vnclipu_wv_u8mf8_m:
case RISCV::BI__builtin_rvv_vnclipu_wv_u16m1_m:
case RISCV::BI__builtin_rvv_vnclipu_wv_u16m2_m:
case RISCV::BI__builtin_rvv_vnclipu_wv_u16m4_m:
case RISCV::BI__builtin_rvv_vnclipu_wv_u16mf2_m:
case RISCV::BI__builtin_rvv_vnclipu_wv_u16mf4_m:
case RISCV::BI__builtin_rvv_vnclipu_wv_u32m1_m:
case RISCV::BI__builtin_rvv_vnclipu_wv_u32m2_m:
case RISCV::BI__builtin_rvv_vnclipu_wv_u32m4_m:
case RISCV::BI__builtin_rvv_vnclipu_wv_u32mf2_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u8m1_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u8m2_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u8m4_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u8mf2_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u8mf4_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u8mf8_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u16m1_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u16m2_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u16m4_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u16mf2_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u16mf4_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u32m1_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u32m2_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u32m4_m:
case RISCV::BI__builtin_rvv_vnclipu_wx_u32mf2_m:
  ID = Intrinsic::riscv_vnclipu_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vnmsac_vv_i8m1:
case RISCV::BI__builtin_rvv_vnmsac_vv_i8m2:
case RISCV::BI__builtin_rvv_vnmsac_vv_i8m4:
case RISCV::BI__builtin_rvv_vnmsac_vv_i8m8:
case RISCV::BI__builtin_rvv_vnmsac_vv_i8mf2:
case RISCV::BI__builtin_rvv_vnmsac_vv_i8mf4:
case RISCV::BI__builtin_rvv_vnmsac_vv_i8mf8:
case RISCV::BI__builtin_rvv_vnmsac_vv_i16m1:
case RISCV::BI__builtin_rvv_vnmsac_vv_i16m2:
case RISCV::BI__builtin_rvv_vnmsac_vv_i16m4:
case RISCV::BI__builtin_rvv_vnmsac_vv_i16m8:
case RISCV::BI__builtin_rvv_vnmsac_vv_i16mf2:
case RISCV::BI__builtin_rvv_vnmsac_vv_i16mf4:
case RISCV::BI__builtin_rvv_vnmsac_vv_i32m1:
case RISCV::BI__builtin_rvv_vnmsac_vv_i32m2:
case RISCV::BI__builtin_rvv_vnmsac_vv_i32m4:
case RISCV::BI__builtin_rvv_vnmsac_vv_i32m8:
case RISCV::BI__builtin_rvv_vnmsac_vv_i32mf2:
case RISCV::BI__builtin_rvv_vnmsac_vv_i64m1:
case RISCV::BI__builtin_rvv_vnmsac_vv_i64m2:
case RISCV::BI__builtin_rvv_vnmsac_vv_i64m4:
case RISCV::BI__builtin_rvv_vnmsac_vv_i64m8:
case RISCV::BI__builtin_rvv_vnmsac_vx_i8m1:
case RISCV::BI__builtin_rvv_vnmsac_vx_i8m2:
case RISCV::BI__builtin_rvv_vnmsac_vx_i8m4:
case RISCV::BI__builtin_rvv_vnmsac_vx_i8m8:
case RISCV::BI__builtin_rvv_vnmsac_vx_i8mf2:
case RISCV::BI__builtin_rvv_vnmsac_vx_i8mf4:
case RISCV::BI__builtin_rvv_vnmsac_vx_i8mf8:
case RISCV::BI__builtin_rvv_vnmsac_vx_i16m1:
case RISCV::BI__builtin_rvv_vnmsac_vx_i16m2:
case RISCV::BI__builtin_rvv_vnmsac_vx_i16m4:
case RISCV::BI__builtin_rvv_vnmsac_vx_i16m8:
case RISCV::BI__builtin_rvv_vnmsac_vx_i16mf2:
case RISCV::BI__builtin_rvv_vnmsac_vx_i16mf4:
case RISCV::BI__builtin_rvv_vnmsac_vx_i32m1:
case RISCV::BI__builtin_rvv_vnmsac_vx_i32m2:
case RISCV::BI__builtin_rvv_vnmsac_vx_i32m4:
case RISCV::BI__builtin_rvv_vnmsac_vx_i32m8:
case RISCV::BI__builtin_rvv_vnmsac_vx_i32mf2:
case RISCV::BI__builtin_rvv_vnmsac_vx_i64m1:
case RISCV::BI__builtin_rvv_vnmsac_vx_i64m2:
case RISCV::BI__builtin_rvv_vnmsac_vx_i64m4:
case RISCV::BI__builtin_rvv_vnmsac_vx_i64m8:
case RISCV::BI__builtin_rvv_vnmsac_vv_u8m1:
case RISCV::BI__builtin_rvv_vnmsac_vv_u8m2:
case RISCV::BI__builtin_rvv_vnmsac_vv_u8m4:
case RISCV::BI__builtin_rvv_vnmsac_vv_u8m8:
case RISCV::BI__builtin_rvv_vnmsac_vv_u8mf2:
case RISCV::BI__builtin_rvv_vnmsac_vv_u8mf4:
case RISCV::BI__builtin_rvv_vnmsac_vv_u8mf8:
case RISCV::BI__builtin_rvv_vnmsac_vv_u16m1:
case RISCV::BI__builtin_rvv_vnmsac_vv_u16m2:
case RISCV::BI__builtin_rvv_vnmsac_vv_u16m4:
case RISCV::BI__builtin_rvv_vnmsac_vv_u16m8:
case RISCV::BI__builtin_rvv_vnmsac_vv_u16mf2:
case RISCV::BI__builtin_rvv_vnmsac_vv_u16mf4:
case RISCV::BI__builtin_rvv_vnmsac_vv_u32m1:
case RISCV::BI__builtin_rvv_vnmsac_vv_u32m2:
case RISCV::BI__builtin_rvv_vnmsac_vv_u32m4:
case RISCV::BI__builtin_rvv_vnmsac_vv_u32m8:
case RISCV::BI__builtin_rvv_vnmsac_vv_u32mf2:
case RISCV::BI__builtin_rvv_vnmsac_vv_u64m1:
case RISCV::BI__builtin_rvv_vnmsac_vv_u64m2:
case RISCV::BI__builtin_rvv_vnmsac_vv_u64m4:
case RISCV::BI__builtin_rvv_vnmsac_vv_u64m8:
case RISCV::BI__builtin_rvv_vnmsac_vx_u8m1:
case RISCV::BI__builtin_rvv_vnmsac_vx_u8m2:
case RISCV::BI__builtin_rvv_vnmsac_vx_u8m4:
case RISCV::BI__builtin_rvv_vnmsac_vx_u8m8:
case RISCV::BI__builtin_rvv_vnmsac_vx_u8mf2:
case RISCV::BI__builtin_rvv_vnmsac_vx_u8mf4:
case RISCV::BI__builtin_rvv_vnmsac_vx_u8mf8:
case RISCV::BI__builtin_rvv_vnmsac_vx_u16m1:
case RISCV::BI__builtin_rvv_vnmsac_vx_u16m2:
case RISCV::BI__builtin_rvv_vnmsac_vx_u16m4:
case RISCV::BI__builtin_rvv_vnmsac_vx_u16m8:
case RISCV::BI__builtin_rvv_vnmsac_vx_u16mf2:
case RISCV::BI__builtin_rvv_vnmsac_vx_u16mf4:
case RISCV::BI__builtin_rvv_vnmsac_vx_u32m1:
case RISCV::BI__builtin_rvv_vnmsac_vx_u32m2:
case RISCV::BI__builtin_rvv_vnmsac_vx_u32m4:
case RISCV::BI__builtin_rvv_vnmsac_vx_u32m8:
case RISCV::BI__builtin_rvv_vnmsac_vx_u32mf2:
case RISCV::BI__builtin_rvv_vnmsac_vx_u64m1:
case RISCV::BI__builtin_rvv_vnmsac_vx_u64m2:
case RISCV::BI__builtin_rvv_vnmsac_vx_u64m4:
case RISCV::BI__builtin_rvv_vnmsac_vx_u64m8:
  ID = Intrinsic::riscv_vnmsac;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[3]->getType()};
  break;
case RISCV::BI__builtin_rvv_vnmsac_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_i64m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vnmsac_vx_u64m8_m:
  ID = Intrinsic::riscv_vnmsac_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vnmsub_vv_i8m1:
case RISCV::BI__builtin_rvv_vnmsub_vv_i8m2:
case RISCV::BI__builtin_rvv_vnmsub_vv_i8m4:
case RISCV::BI__builtin_rvv_vnmsub_vv_i8m8:
case RISCV::BI__builtin_rvv_vnmsub_vv_i8mf2:
case RISCV::BI__builtin_rvv_vnmsub_vv_i8mf4:
case RISCV::BI__builtin_rvv_vnmsub_vv_i8mf8:
case RISCV::BI__builtin_rvv_vnmsub_vv_i16m1:
case RISCV::BI__builtin_rvv_vnmsub_vv_i16m2:
case RISCV::BI__builtin_rvv_vnmsub_vv_i16m4:
case RISCV::BI__builtin_rvv_vnmsub_vv_i16m8:
case RISCV::BI__builtin_rvv_vnmsub_vv_i16mf2:
case RISCV::BI__builtin_rvv_vnmsub_vv_i16mf4:
case RISCV::BI__builtin_rvv_vnmsub_vv_i32m1:
case RISCV::BI__builtin_rvv_vnmsub_vv_i32m2:
case RISCV::BI__builtin_rvv_vnmsub_vv_i32m4:
case RISCV::BI__builtin_rvv_vnmsub_vv_i32m8:
case RISCV::BI__builtin_rvv_vnmsub_vv_i32mf2:
case RISCV::BI__builtin_rvv_vnmsub_vv_i64m1:
case RISCV::BI__builtin_rvv_vnmsub_vv_i64m2:
case RISCV::BI__builtin_rvv_vnmsub_vv_i64m4:
case RISCV::BI__builtin_rvv_vnmsub_vv_i64m8:
case RISCV::BI__builtin_rvv_vnmsub_vx_i8m1:
case RISCV::BI__builtin_rvv_vnmsub_vx_i8m2:
case RISCV::BI__builtin_rvv_vnmsub_vx_i8m4:
case RISCV::BI__builtin_rvv_vnmsub_vx_i8m8:
case RISCV::BI__builtin_rvv_vnmsub_vx_i8mf2:
case RISCV::BI__builtin_rvv_vnmsub_vx_i8mf4:
case RISCV::BI__builtin_rvv_vnmsub_vx_i8mf8:
case RISCV::BI__builtin_rvv_vnmsub_vx_i16m1:
case RISCV::BI__builtin_rvv_vnmsub_vx_i16m2:
case RISCV::BI__builtin_rvv_vnmsub_vx_i16m4:
case RISCV::BI__builtin_rvv_vnmsub_vx_i16m8:
case RISCV::BI__builtin_rvv_vnmsub_vx_i16mf2:
case RISCV::BI__builtin_rvv_vnmsub_vx_i16mf4:
case RISCV::BI__builtin_rvv_vnmsub_vx_i32m1:
case RISCV::BI__builtin_rvv_vnmsub_vx_i32m2:
case RISCV::BI__builtin_rvv_vnmsub_vx_i32m4:
case RISCV::BI__builtin_rvv_vnmsub_vx_i32m8:
case RISCV::BI__builtin_rvv_vnmsub_vx_i32mf2:
case RISCV::BI__builtin_rvv_vnmsub_vx_i64m1:
case RISCV::BI__builtin_rvv_vnmsub_vx_i64m2:
case RISCV::BI__builtin_rvv_vnmsub_vx_i64m4:
case RISCV::BI__builtin_rvv_vnmsub_vx_i64m8:
case RISCV::BI__builtin_rvv_vnmsub_vv_u8m1:
case RISCV::BI__builtin_rvv_vnmsub_vv_u8m2:
case RISCV::BI__builtin_rvv_vnmsub_vv_u8m4:
case RISCV::BI__builtin_rvv_vnmsub_vv_u8m8:
case RISCV::BI__builtin_rvv_vnmsub_vv_u8mf2:
case RISCV::BI__builtin_rvv_vnmsub_vv_u8mf4:
case RISCV::BI__builtin_rvv_vnmsub_vv_u8mf8:
case RISCV::BI__builtin_rvv_vnmsub_vv_u16m1:
case RISCV::BI__builtin_rvv_vnmsub_vv_u16m2:
case RISCV::BI__builtin_rvv_vnmsub_vv_u16m4:
case RISCV::BI__builtin_rvv_vnmsub_vv_u16m8:
case RISCV::BI__builtin_rvv_vnmsub_vv_u16mf2:
case RISCV::BI__builtin_rvv_vnmsub_vv_u16mf4:
case RISCV::BI__builtin_rvv_vnmsub_vv_u32m1:
case RISCV::BI__builtin_rvv_vnmsub_vv_u32m2:
case RISCV::BI__builtin_rvv_vnmsub_vv_u32m4:
case RISCV::BI__builtin_rvv_vnmsub_vv_u32m8:
case RISCV::BI__builtin_rvv_vnmsub_vv_u32mf2:
case RISCV::BI__builtin_rvv_vnmsub_vv_u64m1:
case RISCV::BI__builtin_rvv_vnmsub_vv_u64m2:
case RISCV::BI__builtin_rvv_vnmsub_vv_u64m4:
case RISCV::BI__builtin_rvv_vnmsub_vv_u64m8:
case RISCV::BI__builtin_rvv_vnmsub_vx_u8m1:
case RISCV::BI__builtin_rvv_vnmsub_vx_u8m2:
case RISCV::BI__builtin_rvv_vnmsub_vx_u8m4:
case RISCV::BI__builtin_rvv_vnmsub_vx_u8m8:
case RISCV::BI__builtin_rvv_vnmsub_vx_u8mf2:
case RISCV::BI__builtin_rvv_vnmsub_vx_u8mf4:
case RISCV::BI__builtin_rvv_vnmsub_vx_u8mf8:
case RISCV::BI__builtin_rvv_vnmsub_vx_u16m1:
case RISCV::BI__builtin_rvv_vnmsub_vx_u16m2:
case RISCV::BI__builtin_rvv_vnmsub_vx_u16m4:
case RISCV::BI__builtin_rvv_vnmsub_vx_u16m8:
case RISCV::BI__builtin_rvv_vnmsub_vx_u16mf2:
case RISCV::BI__builtin_rvv_vnmsub_vx_u16mf4:
case RISCV::BI__builtin_rvv_vnmsub_vx_u32m1:
case RISCV::BI__builtin_rvv_vnmsub_vx_u32m2:
case RISCV::BI__builtin_rvv_vnmsub_vx_u32m4:
case RISCV::BI__builtin_rvv_vnmsub_vx_u32m8:
case RISCV::BI__builtin_rvv_vnmsub_vx_u32mf2:
case RISCV::BI__builtin_rvv_vnmsub_vx_u64m1:
case RISCV::BI__builtin_rvv_vnmsub_vx_u64m2:
case RISCV::BI__builtin_rvv_vnmsub_vx_u64m4:
case RISCV::BI__builtin_rvv_vnmsub_vx_u64m8:
  ID = Intrinsic::riscv_vnmsub;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[3]->getType()};
  break;
case RISCV::BI__builtin_rvv_vnmsub_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_i64m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vnmsub_vx_u64m8_m:
  ID = Intrinsic::riscv_vnmsub_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vnsra_wv_i8m1:
case RISCV::BI__builtin_rvv_vnsra_wv_i8m2:
case RISCV::BI__builtin_rvv_vnsra_wv_i8m4:
case RISCV::BI__builtin_rvv_vnsra_wv_i8mf2:
case RISCV::BI__builtin_rvv_vnsra_wv_i8mf4:
case RISCV::BI__builtin_rvv_vnsra_wv_i8mf8:
case RISCV::BI__builtin_rvv_vnsra_wv_i16m1:
case RISCV::BI__builtin_rvv_vnsra_wv_i16m2:
case RISCV::BI__builtin_rvv_vnsra_wv_i16m4:
case RISCV::BI__builtin_rvv_vnsra_wv_i16mf2:
case RISCV::BI__builtin_rvv_vnsra_wv_i16mf4:
case RISCV::BI__builtin_rvv_vnsra_wv_i32m1:
case RISCV::BI__builtin_rvv_vnsra_wv_i32m2:
case RISCV::BI__builtin_rvv_vnsra_wv_i32m4:
case RISCV::BI__builtin_rvv_vnsra_wv_i32mf2:
case RISCV::BI__builtin_rvv_vnsra_wx_i8m1:
case RISCV::BI__builtin_rvv_vnsra_wx_i8m2:
case RISCV::BI__builtin_rvv_vnsra_wx_i8m4:
case RISCV::BI__builtin_rvv_vnsra_wx_i8mf2:
case RISCV::BI__builtin_rvv_vnsra_wx_i8mf4:
case RISCV::BI__builtin_rvv_vnsra_wx_i8mf8:
case RISCV::BI__builtin_rvv_vnsra_wx_i16m1:
case RISCV::BI__builtin_rvv_vnsra_wx_i16m2:
case RISCV::BI__builtin_rvv_vnsra_wx_i16m4:
case RISCV::BI__builtin_rvv_vnsra_wx_i16mf2:
case RISCV::BI__builtin_rvv_vnsra_wx_i16mf4:
case RISCV::BI__builtin_rvv_vnsra_wx_i32m1:
case RISCV::BI__builtin_rvv_vnsra_wx_i32m2:
case RISCV::BI__builtin_rvv_vnsra_wx_i32m4:
case RISCV::BI__builtin_rvv_vnsra_wx_i32mf2:
  ID = Intrinsic::riscv_vnsra;
  IntrinsicTypes = {ResultType, Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vnsra_wv_i8m1_m:
case RISCV::BI__builtin_rvv_vnsra_wv_i8m2_m:
case RISCV::BI__builtin_rvv_vnsra_wv_i8m4_m:
case RISCV::BI__builtin_rvv_vnsra_wv_i8mf2_m:
case RISCV::BI__builtin_rvv_vnsra_wv_i8mf4_m:
case RISCV::BI__builtin_rvv_vnsra_wv_i8mf8_m:
case RISCV::BI__builtin_rvv_vnsra_wv_i16m1_m:
case RISCV::BI__builtin_rvv_vnsra_wv_i16m2_m:
case RISCV::BI__builtin_rvv_vnsra_wv_i16m4_m:
case RISCV::BI__builtin_rvv_vnsra_wv_i16mf2_m:
case RISCV::BI__builtin_rvv_vnsra_wv_i16mf4_m:
case RISCV::BI__builtin_rvv_vnsra_wv_i32m1_m:
case RISCV::BI__builtin_rvv_vnsra_wv_i32m2_m:
case RISCV::BI__builtin_rvv_vnsra_wv_i32m4_m:
case RISCV::BI__builtin_rvv_vnsra_wv_i32mf2_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i8m1_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i8m2_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i8m4_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i8mf2_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i8mf4_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i8mf8_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i16m1_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i16m2_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i16m4_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i16mf2_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i16mf4_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i32m1_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i32m2_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i32m4_m:
case RISCV::BI__builtin_rvv_vnsra_wx_i32mf2_m:
  ID = Intrinsic::riscv_vnsra_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vnsrl_wv_u8m1:
case RISCV::BI__builtin_rvv_vnsrl_wv_u8m2:
case RISCV::BI__builtin_rvv_vnsrl_wv_u8m4:
case RISCV::BI__builtin_rvv_vnsrl_wv_u8mf2:
case RISCV::BI__builtin_rvv_vnsrl_wv_u8mf4:
case RISCV::BI__builtin_rvv_vnsrl_wv_u8mf8:
case RISCV::BI__builtin_rvv_vnsrl_wv_u16m1:
case RISCV::BI__builtin_rvv_vnsrl_wv_u16m2:
case RISCV::BI__builtin_rvv_vnsrl_wv_u16m4:
case RISCV::BI__builtin_rvv_vnsrl_wv_u16mf2:
case RISCV::BI__builtin_rvv_vnsrl_wv_u16mf4:
case RISCV::BI__builtin_rvv_vnsrl_wv_u32m1:
case RISCV::BI__builtin_rvv_vnsrl_wv_u32m2:
case RISCV::BI__builtin_rvv_vnsrl_wv_u32m4:
case RISCV::BI__builtin_rvv_vnsrl_wv_u32mf2:
case RISCV::BI__builtin_rvv_vnsrl_wx_u8m1:
case RISCV::BI__builtin_rvv_vnsrl_wx_u8m2:
case RISCV::BI__builtin_rvv_vnsrl_wx_u8m4:
case RISCV::BI__builtin_rvv_vnsrl_wx_u8mf2:
case RISCV::BI__builtin_rvv_vnsrl_wx_u8mf4:
case RISCV::BI__builtin_rvv_vnsrl_wx_u8mf8:
case RISCV::BI__builtin_rvv_vnsrl_wx_u16m1:
case RISCV::BI__builtin_rvv_vnsrl_wx_u16m2:
case RISCV::BI__builtin_rvv_vnsrl_wx_u16m4:
case RISCV::BI__builtin_rvv_vnsrl_wx_u16mf2:
case RISCV::BI__builtin_rvv_vnsrl_wx_u16mf4:
case RISCV::BI__builtin_rvv_vnsrl_wx_u32m1:
case RISCV::BI__builtin_rvv_vnsrl_wx_u32m2:
case RISCV::BI__builtin_rvv_vnsrl_wx_u32m4:
case RISCV::BI__builtin_rvv_vnsrl_wx_u32mf2:
  ID = Intrinsic::riscv_vnsrl;
  IntrinsicTypes = {ResultType, Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vnsrl_wv_u8m1_m:
case RISCV::BI__builtin_rvv_vnsrl_wv_u8m2_m:
case RISCV::BI__builtin_rvv_vnsrl_wv_u8m4_m:
case RISCV::BI__builtin_rvv_vnsrl_wv_u8mf2_m:
case RISCV::BI__builtin_rvv_vnsrl_wv_u8mf4_m:
case RISCV::BI__builtin_rvv_vnsrl_wv_u8mf8_m:
case RISCV::BI__builtin_rvv_vnsrl_wv_u16m1_m:
case RISCV::BI__builtin_rvv_vnsrl_wv_u16m2_m:
case RISCV::BI__builtin_rvv_vnsrl_wv_u16m4_m:
case RISCV::BI__builtin_rvv_vnsrl_wv_u16mf2_m:
case RISCV::BI__builtin_rvv_vnsrl_wv_u16mf4_m:
case RISCV::BI__builtin_rvv_vnsrl_wv_u32m1_m:
case RISCV::BI__builtin_rvv_vnsrl_wv_u32m2_m:
case RISCV::BI__builtin_rvv_vnsrl_wv_u32m4_m:
case RISCV::BI__builtin_rvv_vnsrl_wv_u32mf2_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u8m1_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u8m2_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u8m4_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u8mf2_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u8mf4_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u8mf8_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u16m1_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u16m2_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u16m4_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u16mf2_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u16mf4_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u32m1_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u32m2_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u32m4_m:
case RISCV::BI__builtin_rvv_vnsrl_wx_u32mf2_m:
  ID = Intrinsic::riscv_vnsrl_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vor_vv_i8m1:
case RISCV::BI__builtin_rvv_vor_vv_i8m2:
case RISCV::BI__builtin_rvv_vor_vv_i8m4:
case RISCV::BI__builtin_rvv_vor_vv_i8m8:
case RISCV::BI__builtin_rvv_vor_vv_i8mf2:
case RISCV::BI__builtin_rvv_vor_vv_i8mf4:
case RISCV::BI__builtin_rvv_vor_vv_i8mf8:
case RISCV::BI__builtin_rvv_vor_vv_i16m1:
case RISCV::BI__builtin_rvv_vor_vv_i16m2:
case RISCV::BI__builtin_rvv_vor_vv_i16m4:
case RISCV::BI__builtin_rvv_vor_vv_i16m8:
case RISCV::BI__builtin_rvv_vor_vv_i16mf2:
case RISCV::BI__builtin_rvv_vor_vv_i16mf4:
case RISCV::BI__builtin_rvv_vor_vv_i32m1:
case RISCV::BI__builtin_rvv_vor_vv_i32m2:
case RISCV::BI__builtin_rvv_vor_vv_i32m4:
case RISCV::BI__builtin_rvv_vor_vv_i32m8:
case RISCV::BI__builtin_rvv_vor_vv_i32mf2:
case RISCV::BI__builtin_rvv_vor_vv_i64m1:
case RISCV::BI__builtin_rvv_vor_vv_i64m2:
case RISCV::BI__builtin_rvv_vor_vv_i64m4:
case RISCV::BI__builtin_rvv_vor_vv_i64m8:
case RISCV::BI__builtin_rvv_vor_vx_i8m1:
case RISCV::BI__builtin_rvv_vor_vx_i8m2:
case RISCV::BI__builtin_rvv_vor_vx_i8m4:
case RISCV::BI__builtin_rvv_vor_vx_i8m8:
case RISCV::BI__builtin_rvv_vor_vx_i8mf2:
case RISCV::BI__builtin_rvv_vor_vx_i8mf4:
case RISCV::BI__builtin_rvv_vor_vx_i8mf8:
case RISCV::BI__builtin_rvv_vor_vx_i16m1:
case RISCV::BI__builtin_rvv_vor_vx_i16m2:
case RISCV::BI__builtin_rvv_vor_vx_i16m4:
case RISCV::BI__builtin_rvv_vor_vx_i16m8:
case RISCV::BI__builtin_rvv_vor_vx_i16mf2:
case RISCV::BI__builtin_rvv_vor_vx_i16mf4:
case RISCV::BI__builtin_rvv_vor_vx_i32m1:
case RISCV::BI__builtin_rvv_vor_vx_i32m2:
case RISCV::BI__builtin_rvv_vor_vx_i32m4:
case RISCV::BI__builtin_rvv_vor_vx_i32m8:
case RISCV::BI__builtin_rvv_vor_vx_i32mf2:
case RISCV::BI__builtin_rvv_vor_vx_i64m1:
case RISCV::BI__builtin_rvv_vor_vx_i64m2:
case RISCV::BI__builtin_rvv_vor_vx_i64m4:
case RISCV::BI__builtin_rvv_vor_vx_i64m8:
case RISCV::BI__builtin_rvv_vor_vv_u8m1:
case RISCV::BI__builtin_rvv_vor_vv_u8m2:
case RISCV::BI__builtin_rvv_vor_vv_u8m4:
case RISCV::BI__builtin_rvv_vor_vv_u8m8:
case RISCV::BI__builtin_rvv_vor_vv_u8mf2:
case RISCV::BI__builtin_rvv_vor_vv_u8mf4:
case RISCV::BI__builtin_rvv_vor_vv_u8mf8:
case RISCV::BI__builtin_rvv_vor_vv_u16m1:
case RISCV::BI__builtin_rvv_vor_vv_u16m2:
case RISCV::BI__builtin_rvv_vor_vv_u16m4:
case RISCV::BI__builtin_rvv_vor_vv_u16m8:
case RISCV::BI__builtin_rvv_vor_vv_u16mf2:
case RISCV::BI__builtin_rvv_vor_vv_u16mf4:
case RISCV::BI__builtin_rvv_vor_vv_u32m1:
case RISCV::BI__builtin_rvv_vor_vv_u32m2:
case RISCV::BI__builtin_rvv_vor_vv_u32m4:
case RISCV::BI__builtin_rvv_vor_vv_u32m8:
case RISCV::BI__builtin_rvv_vor_vv_u32mf2:
case RISCV::BI__builtin_rvv_vor_vv_u64m1:
case RISCV::BI__builtin_rvv_vor_vv_u64m2:
case RISCV::BI__builtin_rvv_vor_vv_u64m4:
case RISCV::BI__builtin_rvv_vor_vv_u64m8:
case RISCV::BI__builtin_rvv_vor_vx_u8m1:
case RISCV::BI__builtin_rvv_vor_vx_u8m2:
case RISCV::BI__builtin_rvv_vor_vx_u8m4:
case RISCV::BI__builtin_rvv_vor_vx_u8m8:
case RISCV::BI__builtin_rvv_vor_vx_u8mf2:
case RISCV::BI__builtin_rvv_vor_vx_u8mf4:
case RISCV::BI__builtin_rvv_vor_vx_u8mf8:
case RISCV::BI__builtin_rvv_vor_vx_u16m1:
case RISCV::BI__builtin_rvv_vor_vx_u16m2:
case RISCV::BI__builtin_rvv_vor_vx_u16m4:
case RISCV::BI__builtin_rvv_vor_vx_u16m8:
case RISCV::BI__builtin_rvv_vor_vx_u16mf2:
case RISCV::BI__builtin_rvv_vor_vx_u16mf4:
case RISCV::BI__builtin_rvv_vor_vx_u32m1:
case RISCV::BI__builtin_rvv_vor_vx_u32m2:
case RISCV::BI__builtin_rvv_vor_vx_u32m4:
case RISCV::BI__builtin_rvv_vor_vx_u32m8:
case RISCV::BI__builtin_rvv_vor_vx_u32mf2:
case RISCV::BI__builtin_rvv_vor_vx_u64m1:
case RISCV::BI__builtin_rvv_vor_vx_u64m2:
case RISCV::BI__builtin_rvv_vor_vx_u64m4:
case RISCV::BI__builtin_rvv_vor_vx_u64m8:
  ID = Intrinsic::riscv_vor;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vor_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vor_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vor_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vor_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vor_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vor_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vor_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vor_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vor_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vor_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vor_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vor_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vor_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vor_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vor_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vor_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vor_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vor_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vor_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vor_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vor_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vor_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vor_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vor_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vor_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vor_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vor_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vor_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vor_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vor_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vor_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vor_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vor_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vor_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vor_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vor_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vor_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vor_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vor_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vor_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vor_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vor_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vor_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vor_vx_i64m8_m:
case RISCV::BI__builtin_rvv_vor_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vor_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vor_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vor_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vor_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vor_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vor_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vor_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vor_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vor_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vor_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vor_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vor_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vor_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vor_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vor_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vor_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vor_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vor_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vor_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vor_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vor_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vor_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vor_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vor_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vor_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vor_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vor_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vor_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vor_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vor_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vor_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vor_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vor_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vor_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vor_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vor_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vor_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vor_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vor_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vor_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vor_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vor_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vor_vx_u64m8_m:
  ID = Intrinsic::riscv_vor_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vrem_vv_i8m1:
case RISCV::BI__builtin_rvv_vrem_vv_i8m2:
case RISCV::BI__builtin_rvv_vrem_vv_i8m4:
case RISCV::BI__builtin_rvv_vrem_vv_i8m8:
case RISCV::BI__builtin_rvv_vrem_vv_i8mf2:
case RISCV::BI__builtin_rvv_vrem_vv_i8mf4:
case RISCV::BI__builtin_rvv_vrem_vv_i8mf8:
case RISCV::BI__builtin_rvv_vrem_vv_i16m1:
case RISCV::BI__builtin_rvv_vrem_vv_i16m2:
case RISCV::BI__builtin_rvv_vrem_vv_i16m4:
case RISCV::BI__builtin_rvv_vrem_vv_i16m8:
case RISCV::BI__builtin_rvv_vrem_vv_i16mf2:
case RISCV::BI__builtin_rvv_vrem_vv_i16mf4:
case RISCV::BI__builtin_rvv_vrem_vv_i32m1:
case RISCV::BI__builtin_rvv_vrem_vv_i32m2:
case RISCV::BI__builtin_rvv_vrem_vv_i32m4:
case RISCV::BI__builtin_rvv_vrem_vv_i32m8:
case RISCV::BI__builtin_rvv_vrem_vv_i32mf2:
case RISCV::BI__builtin_rvv_vrem_vv_i64m1:
case RISCV::BI__builtin_rvv_vrem_vv_i64m2:
case RISCV::BI__builtin_rvv_vrem_vv_i64m4:
case RISCV::BI__builtin_rvv_vrem_vv_i64m8:
case RISCV::BI__builtin_rvv_vrem_vx_i8m1:
case RISCV::BI__builtin_rvv_vrem_vx_i8m2:
case RISCV::BI__builtin_rvv_vrem_vx_i8m4:
case RISCV::BI__builtin_rvv_vrem_vx_i8m8:
case RISCV::BI__builtin_rvv_vrem_vx_i8mf2:
case RISCV::BI__builtin_rvv_vrem_vx_i8mf4:
case RISCV::BI__builtin_rvv_vrem_vx_i8mf8:
case RISCV::BI__builtin_rvv_vrem_vx_i16m1:
case RISCV::BI__builtin_rvv_vrem_vx_i16m2:
case RISCV::BI__builtin_rvv_vrem_vx_i16m4:
case RISCV::BI__builtin_rvv_vrem_vx_i16m8:
case RISCV::BI__builtin_rvv_vrem_vx_i16mf2:
case RISCV::BI__builtin_rvv_vrem_vx_i16mf4:
case RISCV::BI__builtin_rvv_vrem_vx_i32m1:
case RISCV::BI__builtin_rvv_vrem_vx_i32m2:
case RISCV::BI__builtin_rvv_vrem_vx_i32m4:
case RISCV::BI__builtin_rvv_vrem_vx_i32m8:
case RISCV::BI__builtin_rvv_vrem_vx_i32mf2:
case RISCV::BI__builtin_rvv_vrem_vx_i64m1:
case RISCV::BI__builtin_rvv_vrem_vx_i64m2:
case RISCV::BI__builtin_rvv_vrem_vx_i64m4:
case RISCV::BI__builtin_rvv_vrem_vx_i64m8:
  ID = Intrinsic::riscv_vrem;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vrem_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vrem_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vrem_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vrem_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vrem_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vrem_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vrem_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vrem_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vrem_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vrem_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vrem_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vrem_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vrem_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vrem_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vrem_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vrem_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vrem_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vrem_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vrem_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vrem_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vrem_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vrem_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vrem_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vrem_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vrem_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vrem_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vrem_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vrem_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vrem_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vrem_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vrem_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vrem_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vrem_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vrem_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vrem_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vrem_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vrem_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vrem_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vrem_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vrem_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vrem_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vrem_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vrem_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vrem_vx_i64m8_m:
  ID = Intrinsic::riscv_vrem_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vremu_vv_u8m1:
case RISCV::BI__builtin_rvv_vremu_vv_u8m2:
case RISCV::BI__builtin_rvv_vremu_vv_u8m4:
case RISCV::BI__builtin_rvv_vremu_vv_u8m8:
case RISCV::BI__builtin_rvv_vremu_vv_u8mf2:
case RISCV::BI__builtin_rvv_vremu_vv_u8mf4:
case RISCV::BI__builtin_rvv_vremu_vv_u8mf8:
case RISCV::BI__builtin_rvv_vremu_vv_u16m1:
case RISCV::BI__builtin_rvv_vremu_vv_u16m2:
case RISCV::BI__builtin_rvv_vremu_vv_u16m4:
case RISCV::BI__builtin_rvv_vremu_vv_u16m8:
case RISCV::BI__builtin_rvv_vremu_vv_u16mf2:
case RISCV::BI__builtin_rvv_vremu_vv_u16mf4:
case RISCV::BI__builtin_rvv_vremu_vv_u32m1:
case RISCV::BI__builtin_rvv_vremu_vv_u32m2:
case RISCV::BI__builtin_rvv_vremu_vv_u32m4:
case RISCV::BI__builtin_rvv_vremu_vv_u32m8:
case RISCV::BI__builtin_rvv_vremu_vv_u32mf2:
case RISCV::BI__builtin_rvv_vremu_vv_u64m1:
case RISCV::BI__builtin_rvv_vremu_vv_u64m2:
case RISCV::BI__builtin_rvv_vremu_vv_u64m4:
case RISCV::BI__builtin_rvv_vremu_vv_u64m8:
case RISCV::BI__builtin_rvv_vremu_vx_u8m1:
case RISCV::BI__builtin_rvv_vremu_vx_u8m2:
case RISCV::BI__builtin_rvv_vremu_vx_u8m4:
case RISCV::BI__builtin_rvv_vremu_vx_u8m8:
case RISCV::BI__builtin_rvv_vremu_vx_u8mf2:
case RISCV::BI__builtin_rvv_vremu_vx_u8mf4:
case RISCV::BI__builtin_rvv_vremu_vx_u8mf8:
case RISCV::BI__builtin_rvv_vremu_vx_u16m1:
case RISCV::BI__builtin_rvv_vremu_vx_u16m2:
case RISCV::BI__builtin_rvv_vremu_vx_u16m4:
case RISCV::BI__builtin_rvv_vremu_vx_u16m8:
case RISCV::BI__builtin_rvv_vremu_vx_u16mf2:
case RISCV::BI__builtin_rvv_vremu_vx_u16mf4:
case RISCV::BI__builtin_rvv_vremu_vx_u32m1:
case RISCV::BI__builtin_rvv_vremu_vx_u32m2:
case RISCV::BI__builtin_rvv_vremu_vx_u32m4:
case RISCV::BI__builtin_rvv_vremu_vx_u32m8:
case RISCV::BI__builtin_rvv_vremu_vx_u32mf2:
case RISCV::BI__builtin_rvv_vremu_vx_u64m1:
case RISCV::BI__builtin_rvv_vremu_vx_u64m2:
case RISCV::BI__builtin_rvv_vremu_vx_u64m4:
case RISCV::BI__builtin_rvv_vremu_vx_u64m8:
  ID = Intrinsic::riscv_vremu;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vremu_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vremu_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vremu_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vremu_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vremu_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vremu_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vremu_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vremu_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vremu_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vremu_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vremu_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vremu_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vremu_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vremu_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vremu_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vremu_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vremu_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vremu_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vremu_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vremu_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vremu_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vremu_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vremu_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vremu_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vremu_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vremu_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vremu_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vremu_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vremu_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vremu_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vremu_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vremu_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vremu_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vremu_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vremu_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vremu_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vremu_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vremu_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vremu_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vremu_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vremu_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vremu_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vremu_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vremu_vx_u64m8_m:
  ID = Intrinsic::riscv_vremu_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vrsub_vx_i8m1:
case RISCV::BI__builtin_rvv_vrsub_vx_i8m2:
case RISCV::BI__builtin_rvv_vrsub_vx_i8m4:
case RISCV::BI__builtin_rvv_vrsub_vx_i8m8:
case RISCV::BI__builtin_rvv_vrsub_vx_i8mf2:
case RISCV::BI__builtin_rvv_vrsub_vx_i8mf4:
case RISCV::BI__builtin_rvv_vrsub_vx_i8mf8:
case RISCV::BI__builtin_rvv_vrsub_vx_i16m1:
case RISCV::BI__builtin_rvv_vrsub_vx_i16m2:
case RISCV::BI__builtin_rvv_vrsub_vx_i16m4:
case RISCV::BI__builtin_rvv_vrsub_vx_i16m8:
case RISCV::BI__builtin_rvv_vrsub_vx_i16mf2:
case RISCV::BI__builtin_rvv_vrsub_vx_i16mf4:
case RISCV::BI__builtin_rvv_vrsub_vx_i32m1:
case RISCV::BI__builtin_rvv_vrsub_vx_i32m2:
case RISCV::BI__builtin_rvv_vrsub_vx_i32m4:
case RISCV::BI__builtin_rvv_vrsub_vx_i32m8:
case RISCV::BI__builtin_rvv_vrsub_vx_i32mf2:
case RISCV::BI__builtin_rvv_vrsub_vx_i64m1:
case RISCV::BI__builtin_rvv_vrsub_vx_i64m2:
case RISCV::BI__builtin_rvv_vrsub_vx_i64m4:
case RISCV::BI__builtin_rvv_vrsub_vx_i64m8:
case RISCV::BI__builtin_rvv_vrsub_vx_u8m1:
case RISCV::BI__builtin_rvv_vrsub_vx_u8m2:
case RISCV::BI__builtin_rvv_vrsub_vx_u8m4:
case RISCV::BI__builtin_rvv_vrsub_vx_u8m8:
case RISCV::BI__builtin_rvv_vrsub_vx_u8mf2:
case RISCV::BI__builtin_rvv_vrsub_vx_u8mf4:
case RISCV::BI__builtin_rvv_vrsub_vx_u8mf8:
case RISCV::BI__builtin_rvv_vrsub_vx_u16m1:
case RISCV::BI__builtin_rvv_vrsub_vx_u16m2:
case RISCV::BI__builtin_rvv_vrsub_vx_u16m4:
case RISCV::BI__builtin_rvv_vrsub_vx_u16m8:
case RISCV::BI__builtin_rvv_vrsub_vx_u16mf2:
case RISCV::BI__builtin_rvv_vrsub_vx_u16mf4:
case RISCV::BI__builtin_rvv_vrsub_vx_u32m1:
case RISCV::BI__builtin_rvv_vrsub_vx_u32m2:
case RISCV::BI__builtin_rvv_vrsub_vx_u32m4:
case RISCV::BI__builtin_rvv_vrsub_vx_u32m8:
case RISCV::BI__builtin_rvv_vrsub_vx_u32mf2:
case RISCV::BI__builtin_rvv_vrsub_vx_u64m1:
case RISCV::BI__builtin_rvv_vrsub_vx_u64m2:
case RISCV::BI__builtin_rvv_vrsub_vx_u64m4:
case RISCV::BI__builtin_rvv_vrsub_vx_u64m8:
  ID = Intrinsic::riscv_vrsub;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vrsub_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vrsub_vx_i64m8_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vrsub_vx_u64m8_m:
  ID = Intrinsic::riscv_vrsub_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsadd_vv_i8m1:
case RISCV::BI__builtin_rvv_vsadd_vv_i8m2:
case RISCV::BI__builtin_rvv_vsadd_vv_i8m4:
case RISCV::BI__builtin_rvv_vsadd_vv_i8m8:
case RISCV::BI__builtin_rvv_vsadd_vv_i8mf2:
case RISCV::BI__builtin_rvv_vsadd_vv_i8mf4:
case RISCV::BI__builtin_rvv_vsadd_vv_i8mf8:
case RISCV::BI__builtin_rvv_vsadd_vv_i16m1:
case RISCV::BI__builtin_rvv_vsadd_vv_i16m2:
case RISCV::BI__builtin_rvv_vsadd_vv_i16m4:
case RISCV::BI__builtin_rvv_vsadd_vv_i16m8:
case RISCV::BI__builtin_rvv_vsadd_vv_i16mf2:
case RISCV::BI__builtin_rvv_vsadd_vv_i16mf4:
case RISCV::BI__builtin_rvv_vsadd_vv_i32m1:
case RISCV::BI__builtin_rvv_vsadd_vv_i32m2:
case RISCV::BI__builtin_rvv_vsadd_vv_i32m4:
case RISCV::BI__builtin_rvv_vsadd_vv_i32m8:
case RISCV::BI__builtin_rvv_vsadd_vv_i32mf2:
case RISCV::BI__builtin_rvv_vsadd_vv_i64m1:
case RISCV::BI__builtin_rvv_vsadd_vv_i64m2:
case RISCV::BI__builtin_rvv_vsadd_vv_i64m4:
case RISCV::BI__builtin_rvv_vsadd_vv_i64m8:
case RISCV::BI__builtin_rvv_vsadd_vx_i8m1:
case RISCV::BI__builtin_rvv_vsadd_vx_i8m2:
case RISCV::BI__builtin_rvv_vsadd_vx_i8m4:
case RISCV::BI__builtin_rvv_vsadd_vx_i8m8:
case RISCV::BI__builtin_rvv_vsadd_vx_i8mf2:
case RISCV::BI__builtin_rvv_vsadd_vx_i8mf4:
case RISCV::BI__builtin_rvv_vsadd_vx_i8mf8:
case RISCV::BI__builtin_rvv_vsadd_vx_i16m1:
case RISCV::BI__builtin_rvv_vsadd_vx_i16m2:
case RISCV::BI__builtin_rvv_vsadd_vx_i16m4:
case RISCV::BI__builtin_rvv_vsadd_vx_i16m8:
case RISCV::BI__builtin_rvv_vsadd_vx_i16mf2:
case RISCV::BI__builtin_rvv_vsadd_vx_i16mf4:
case RISCV::BI__builtin_rvv_vsadd_vx_i32m1:
case RISCV::BI__builtin_rvv_vsadd_vx_i32m2:
case RISCV::BI__builtin_rvv_vsadd_vx_i32m4:
case RISCV::BI__builtin_rvv_vsadd_vx_i32m8:
case RISCV::BI__builtin_rvv_vsadd_vx_i32mf2:
case RISCV::BI__builtin_rvv_vsadd_vx_i64m1:
case RISCV::BI__builtin_rvv_vsadd_vx_i64m2:
case RISCV::BI__builtin_rvv_vsadd_vx_i64m4:
case RISCV::BI__builtin_rvv_vsadd_vx_i64m8:
  ID = Intrinsic::riscv_vsadd;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsadd_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vsadd_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vsadd_vx_i64m8_m:
  ID = Intrinsic::riscv_vsadd_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsaddu_vv_u8m1:
case RISCV::BI__builtin_rvv_vsaddu_vv_u8m2:
case RISCV::BI__builtin_rvv_vsaddu_vv_u8m4:
case RISCV::BI__builtin_rvv_vsaddu_vv_u8m8:
case RISCV::BI__builtin_rvv_vsaddu_vv_u8mf2:
case RISCV::BI__builtin_rvv_vsaddu_vv_u8mf4:
case RISCV::BI__builtin_rvv_vsaddu_vv_u8mf8:
case RISCV::BI__builtin_rvv_vsaddu_vv_u16m1:
case RISCV::BI__builtin_rvv_vsaddu_vv_u16m2:
case RISCV::BI__builtin_rvv_vsaddu_vv_u16m4:
case RISCV::BI__builtin_rvv_vsaddu_vv_u16m8:
case RISCV::BI__builtin_rvv_vsaddu_vv_u16mf2:
case RISCV::BI__builtin_rvv_vsaddu_vv_u16mf4:
case RISCV::BI__builtin_rvv_vsaddu_vv_u32m1:
case RISCV::BI__builtin_rvv_vsaddu_vv_u32m2:
case RISCV::BI__builtin_rvv_vsaddu_vv_u32m4:
case RISCV::BI__builtin_rvv_vsaddu_vv_u32m8:
case RISCV::BI__builtin_rvv_vsaddu_vv_u32mf2:
case RISCV::BI__builtin_rvv_vsaddu_vv_u64m1:
case RISCV::BI__builtin_rvv_vsaddu_vv_u64m2:
case RISCV::BI__builtin_rvv_vsaddu_vv_u64m4:
case RISCV::BI__builtin_rvv_vsaddu_vv_u64m8:
case RISCV::BI__builtin_rvv_vsaddu_vx_u8m1:
case RISCV::BI__builtin_rvv_vsaddu_vx_u8m2:
case RISCV::BI__builtin_rvv_vsaddu_vx_u8m4:
case RISCV::BI__builtin_rvv_vsaddu_vx_u8m8:
case RISCV::BI__builtin_rvv_vsaddu_vx_u8mf2:
case RISCV::BI__builtin_rvv_vsaddu_vx_u8mf4:
case RISCV::BI__builtin_rvv_vsaddu_vx_u8mf8:
case RISCV::BI__builtin_rvv_vsaddu_vx_u16m1:
case RISCV::BI__builtin_rvv_vsaddu_vx_u16m2:
case RISCV::BI__builtin_rvv_vsaddu_vx_u16m4:
case RISCV::BI__builtin_rvv_vsaddu_vx_u16m8:
case RISCV::BI__builtin_rvv_vsaddu_vx_u16mf2:
case RISCV::BI__builtin_rvv_vsaddu_vx_u16mf4:
case RISCV::BI__builtin_rvv_vsaddu_vx_u32m1:
case RISCV::BI__builtin_rvv_vsaddu_vx_u32m2:
case RISCV::BI__builtin_rvv_vsaddu_vx_u32m4:
case RISCV::BI__builtin_rvv_vsaddu_vx_u32m8:
case RISCV::BI__builtin_rvv_vsaddu_vx_u32mf2:
case RISCV::BI__builtin_rvv_vsaddu_vx_u64m1:
case RISCV::BI__builtin_rvv_vsaddu_vx_u64m2:
case RISCV::BI__builtin_rvv_vsaddu_vx_u64m4:
case RISCV::BI__builtin_rvv_vsaddu_vx_u64m8:
  ID = Intrinsic::riscv_vsaddu;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsaddu_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vsaddu_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vsaddu_vx_u64m8_m:
  ID = Intrinsic::riscv_vsaddu_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsbc_vvm_i8m1:
case RISCV::BI__builtin_rvv_vsbc_vvm_i8m2:
case RISCV::BI__builtin_rvv_vsbc_vvm_i8m4:
case RISCV::BI__builtin_rvv_vsbc_vvm_i8m8:
case RISCV::BI__builtin_rvv_vsbc_vvm_i8mf2:
case RISCV::BI__builtin_rvv_vsbc_vvm_i8mf4:
case RISCV::BI__builtin_rvv_vsbc_vvm_i8mf8:
case RISCV::BI__builtin_rvv_vsbc_vvm_i16m1:
case RISCV::BI__builtin_rvv_vsbc_vvm_i16m2:
case RISCV::BI__builtin_rvv_vsbc_vvm_i16m4:
case RISCV::BI__builtin_rvv_vsbc_vvm_i16m8:
case RISCV::BI__builtin_rvv_vsbc_vvm_i16mf2:
case RISCV::BI__builtin_rvv_vsbc_vvm_i16mf4:
case RISCV::BI__builtin_rvv_vsbc_vvm_i32m1:
case RISCV::BI__builtin_rvv_vsbc_vvm_i32m2:
case RISCV::BI__builtin_rvv_vsbc_vvm_i32m4:
case RISCV::BI__builtin_rvv_vsbc_vvm_i32m8:
case RISCV::BI__builtin_rvv_vsbc_vvm_i32mf2:
case RISCV::BI__builtin_rvv_vsbc_vvm_i64m1:
case RISCV::BI__builtin_rvv_vsbc_vvm_i64m2:
case RISCV::BI__builtin_rvv_vsbc_vvm_i64m4:
case RISCV::BI__builtin_rvv_vsbc_vvm_i64m8:
case RISCV::BI__builtin_rvv_vsbc_vxm_i8m1:
case RISCV::BI__builtin_rvv_vsbc_vxm_i8m2:
case RISCV::BI__builtin_rvv_vsbc_vxm_i8m4:
case RISCV::BI__builtin_rvv_vsbc_vxm_i8m8:
case RISCV::BI__builtin_rvv_vsbc_vxm_i8mf2:
case RISCV::BI__builtin_rvv_vsbc_vxm_i8mf4:
case RISCV::BI__builtin_rvv_vsbc_vxm_i8mf8:
case RISCV::BI__builtin_rvv_vsbc_vxm_i16m1:
case RISCV::BI__builtin_rvv_vsbc_vxm_i16m2:
case RISCV::BI__builtin_rvv_vsbc_vxm_i16m4:
case RISCV::BI__builtin_rvv_vsbc_vxm_i16m8:
case RISCV::BI__builtin_rvv_vsbc_vxm_i16mf2:
case RISCV::BI__builtin_rvv_vsbc_vxm_i16mf4:
case RISCV::BI__builtin_rvv_vsbc_vxm_i32m1:
case RISCV::BI__builtin_rvv_vsbc_vxm_i32m2:
case RISCV::BI__builtin_rvv_vsbc_vxm_i32m4:
case RISCV::BI__builtin_rvv_vsbc_vxm_i32m8:
case RISCV::BI__builtin_rvv_vsbc_vxm_i32mf2:
case RISCV::BI__builtin_rvv_vsbc_vxm_i64m1:
case RISCV::BI__builtin_rvv_vsbc_vxm_i64m2:
case RISCV::BI__builtin_rvv_vsbc_vxm_i64m4:
case RISCV::BI__builtin_rvv_vsbc_vxm_i64m8:
case RISCV::BI__builtin_rvv_vsbc_vvm_u8m1:
case RISCV::BI__builtin_rvv_vsbc_vvm_u8m2:
case RISCV::BI__builtin_rvv_vsbc_vvm_u8m4:
case RISCV::BI__builtin_rvv_vsbc_vvm_u8m8:
case RISCV::BI__builtin_rvv_vsbc_vvm_u8mf2:
case RISCV::BI__builtin_rvv_vsbc_vvm_u8mf4:
case RISCV::BI__builtin_rvv_vsbc_vvm_u8mf8:
case RISCV::BI__builtin_rvv_vsbc_vvm_u16m1:
case RISCV::BI__builtin_rvv_vsbc_vvm_u16m2:
case RISCV::BI__builtin_rvv_vsbc_vvm_u16m4:
case RISCV::BI__builtin_rvv_vsbc_vvm_u16m8:
case RISCV::BI__builtin_rvv_vsbc_vvm_u16mf2:
case RISCV::BI__builtin_rvv_vsbc_vvm_u16mf4:
case RISCV::BI__builtin_rvv_vsbc_vvm_u32m1:
case RISCV::BI__builtin_rvv_vsbc_vvm_u32m2:
case RISCV::BI__builtin_rvv_vsbc_vvm_u32m4:
case RISCV::BI__builtin_rvv_vsbc_vvm_u32m8:
case RISCV::BI__builtin_rvv_vsbc_vvm_u32mf2:
case RISCV::BI__builtin_rvv_vsbc_vvm_u64m1:
case RISCV::BI__builtin_rvv_vsbc_vvm_u64m2:
case RISCV::BI__builtin_rvv_vsbc_vvm_u64m4:
case RISCV::BI__builtin_rvv_vsbc_vvm_u64m8:
case RISCV::BI__builtin_rvv_vsbc_vxm_u8m1:
case RISCV::BI__builtin_rvv_vsbc_vxm_u8m2:
case RISCV::BI__builtin_rvv_vsbc_vxm_u8m4:
case RISCV::BI__builtin_rvv_vsbc_vxm_u8m8:
case RISCV::BI__builtin_rvv_vsbc_vxm_u8mf2:
case RISCV::BI__builtin_rvv_vsbc_vxm_u8mf4:
case RISCV::BI__builtin_rvv_vsbc_vxm_u8mf8:
case RISCV::BI__builtin_rvv_vsbc_vxm_u16m1:
case RISCV::BI__builtin_rvv_vsbc_vxm_u16m2:
case RISCV::BI__builtin_rvv_vsbc_vxm_u16m4:
case RISCV::BI__builtin_rvv_vsbc_vxm_u16m8:
case RISCV::BI__builtin_rvv_vsbc_vxm_u16mf2:
case RISCV::BI__builtin_rvv_vsbc_vxm_u16mf4:
case RISCV::BI__builtin_rvv_vsbc_vxm_u32m1:
case RISCV::BI__builtin_rvv_vsbc_vxm_u32m2:
case RISCV::BI__builtin_rvv_vsbc_vxm_u32m4:
case RISCV::BI__builtin_rvv_vsbc_vxm_u32m8:
case RISCV::BI__builtin_rvv_vsbc_vxm_u32mf2:
case RISCV::BI__builtin_rvv_vsbc_vxm_u64m1:
case RISCV::BI__builtin_rvv_vsbc_vxm_u64m2:
case RISCV::BI__builtin_rvv_vsbc_vxm_u64m4:
case RISCV::BI__builtin_rvv_vsbc_vxm_u64m8:
  ID = Intrinsic::riscv_vsbc;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[3]->getType()};
  break;
case RISCV::BI__builtin_rvv_vse8_v_i8m1:
case RISCV::BI__builtin_rvv_vse8_v_i8m2:
case RISCV::BI__builtin_rvv_vse8_v_i8m4:
case RISCV::BI__builtin_rvv_vse8_v_i8m8:
case RISCV::BI__builtin_rvv_vse8_v_i8mf2:
case RISCV::BI__builtin_rvv_vse8_v_i8mf4:
case RISCV::BI__builtin_rvv_vse8_v_i8mf8:
case RISCV::BI__builtin_rvv_vse8_v_u8m1:
case RISCV::BI__builtin_rvv_vse8_v_u8m2:
case RISCV::BI__builtin_rvv_vse8_v_u8m4:
case RISCV::BI__builtin_rvv_vse8_v_u8m8:
case RISCV::BI__builtin_rvv_vse8_v_u8mf2:
case RISCV::BI__builtin_rvv_vse8_v_u8mf4:
case RISCV::BI__builtin_rvv_vse8_v_u8mf8:
case RISCV::BI__builtin_rvv_vse16_v_i16m1:
case RISCV::BI__builtin_rvv_vse16_v_i16m2:
case RISCV::BI__builtin_rvv_vse16_v_i16m4:
case RISCV::BI__builtin_rvv_vse16_v_i16m8:
case RISCV::BI__builtin_rvv_vse16_v_i16mf2:
case RISCV::BI__builtin_rvv_vse16_v_i16mf4:
case RISCV::BI__builtin_rvv_vse16_v_u16m1:
case RISCV::BI__builtin_rvv_vse16_v_u16m2:
case RISCV::BI__builtin_rvv_vse16_v_u16m4:
case RISCV::BI__builtin_rvv_vse16_v_u16m8:
case RISCV::BI__builtin_rvv_vse16_v_u16mf2:
case RISCV::BI__builtin_rvv_vse16_v_u16mf4:
case RISCV::BI__builtin_rvv_vse32_v_i32m1:
case RISCV::BI__builtin_rvv_vse32_v_i32m2:
case RISCV::BI__builtin_rvv_vse32_v_i32m4:
case RISCV::BI__builtin_rvv_vse32_v_i32m8:
case RISCV::BI__builtin_rvv_vse32_v_i32mf2:
case RISCV::BI__builtin_rvv_vse32_v_u32m1:
case RISCV::BI__builtin_rvv_vse32_v_u32m2:
case RISCV::BI__builtin_rvv_vse32_v_u32m4:
case RISCV::BI__builtin_rvv_vse32_v_u32m8:
case RISCV::BI__builtin_rvv_vse32_v_u32mf2:
case RISCV::BI__builtin_rvv_vse32_v_f32m1:
case RISCV::BI__builtin_rvv_vse32_v_f32m2:
case RISCV::BI__builtin_rvv_vse32_v_f32m4:
case RISCV::BI__builtin_rvv_vse32_v_f32m8:
case RISCV::BI__builtin_rvv_vse32_v_f32mf2:
case RISCV::BI__builtin_rvv_vse64_v_i64m1:
case RISCV::BI__builtin_rvv_vse64_v_i64m2:
case RISCV::BI__builtin_rvv_vse64_v_i64m4:
case RISCV::BI__builtin_rvv_vse64_v_i64m8:
case RISCV::BI__builtin_rvv_vse64_v_u64m1:
case RISCV::BI__builtin_rvv_vse64_v_u64m2:
case RISCV::BI__builtin_rvv_vse64_v_u64m4:
case RISCV::BI__builtin_rvv_vse64_v_u64m8:
case RISCV::BI__builtin_rvv_vse64_v_f64m1:
case RISCV::BI__builtin_rvv_vse64_v_f64m2:
case RISCV::BI__builtin_rvv_vse64_v_f64m4:
case RISCV::BI__builtin_rvv_vse64_v_f64m8:
  ID = Intrinsic::riscv_vse;

        Ops[1] = Builder.CreateBitCast(Ops[1], Ops[0]->getType()->getPointerTo());
        IntrinsicTypes = {Ops[0]->getType(), Ops[2]->getType()};
      break;
case RISCV::BI__builtin_rvv_vse8_v_i8m1_m:
case RISCV::BI__builtin_rvv_vse8_v_i8m2_m:
case RISCV::BI__builtin_rvv_vse8_v_i8m4_m:
case RISCV::BI__builtin_rvv_vse8_v_i8m8_m:
case RISCV::BI__builtin_rvv_vse8_v_i8mf2_m:
case RISCV::BI__builtin_rvv_vse8_v_i8mf4_m:
case RISCV::BI__builtin_rvv_vse8_v_i8mf8_m:
case RISCV::BI__builtin_rvv_vse8_v_u8m1_m:
case RISCV::BI__builtin_rvv_vse8_v_u8m2_m:
case RISCV::BI__builtin_rvv_vse8_v_u8m4_m:
case RISCV::BI__builtin_rvv_vse8_v_u8m8_m:
case RISCV::BI__builtin_rvv_vse8_v_u8mf2_m:
case RISCV::BI__builtin_rvv_vse8_v_u8mf4_m:
case RISCV::BI__builtin_rvv_vse8_v_u8mf8_m:
case RISCV::BI__builtin_rvv_vse16_v_i16m1_m:
case RISCV::BI__builtin_rvv_vse16_v_i16m2_m:
case RISCV::BI__builtin_rvv_vse16_v_i16m4_m:
case RISCV::BI__builtin_rvv_vse16_v_i16m8_m:
case RISCV::BI__builtin_rvv_vse16_v_i16mf2_m:
case RISCV::BI__builtin_rvv_vse16_v_i16mf4_m:
case RISCV::BI__builtin_rvv_vse16_v_u16m1_m:
case RISCV::BI__builtin_rvv_vse16_v_u16m2_m:
case RISCV::BI__builtin_rvv_vse16_v_u16m4_m:
case RISCV::BI__builtin_rvv_vse16_v_u16m8_m:
case RISCV::BI__builtin_rvv_vse16_v_u16mf2_m:
case RISCV::BI__builtin_rvv_vse16_v_u16mf4_m:
case RISCV::BI__builtin_rvv_vse32_v_i32m1_m:
case RISCV::BI__builtin_rvv_vse32_v_i32m2_m:
case RISCV::BI__builtin_rvv_vse32_v_i32m4_m:
case RISCV::BI__builtin_rvv_vse32_v_i32m8_m:
case RISCV::BI__builtin_rvv_vse32_v_i32mf2_m:
case RISCV::BI__builtin_rvv_vse32_v_u32m1_m:
case RISCV::BI__builtin_rvv_vse32_v_u32m2_m:
case RISCV::BI__builtin_rvv_vse32_v_u32m4_m:
case RISCV::BI__builtin_rvv_vse32_v_u32m8_m:
case RISCV::BI__builtin_rvv_vse32_v_u32mf2_m:
case RISCV::BI__builtin_rvv_vse32_v_f32m1_m:
case RISCV::BI__builtin_rvv_vse32_v_f32m2_m:
case RISCV::BI__builtin_rvv_vse32_v_f32m4_m:
case RISCV::BI__builtin_rvv_vse32_v_f32m8_m:
case RISCV::BI__builtin_rvv_vse32_v_f32mf2_m:
case RISCV::BI__builtin_rvv_vse64_v_i64m1_m:
case RISCV::BI__builtin_rvv_vse64_v_i64m2_m:
case RISCV::BI__builtin_rvv_vse64_v_i64m4_m:
case RISCV::BI__builtin_rvv_vse64_v_i64m8_m:
case RISCV::BI__builtin_rvv_vse64_v_u64m1_m:
case RISCV::BI__builtin_rvv_vse64_v_u64m2_m:
case RISCV::BI__builtin_rvv_vse64_v_u64m4_m:
case RISCV::BI__builtin_rvv_vse64_v_u64m8_m:
case RISCV::BI__builtin_rvv_vse64_v_f64m1_m:
case RISCV::BI__builtin_rvv_vse64_v_f64m2_m:
case RISCV::BI__builtin_rvv_vse64_v_f64m4_m:
case RISCV::BI__builtin_rvv_vse64_v_f64m8_m:
  ID = Intrinsic::riscv_vse_mask;

        Ops[1] = Builder.CreateBitCast(Ops[1], Ops[0]->getType()->getPointerTo());
        IntrinsicTypes = {Ops[0]->getType(), Ops[3]->getType()};
      break;
case RISCV::BI__builtin_rvv_vsetvli:
  ID = Intrinsic::riscv_vsetvli;
IntrinsicTypes = {ResultType};break;
case RISCV::BI__builtin_rvv_vsetvlimax:
  ID = Intrinsic::riscv_vsetvlimax;
IntrinsicTypes = {ResultType};break;
case RISCV::BI__builtin_rvv_vsext_vf2_i16mf4:
case RISCV::BI__builtin_rvv_vsext_vf2_i16mf2:
case RISCV::BI__builtin_rvv_vsext_vf2_i16m1:
case RISCV::BI__builtin_rvv_vsext_vf2_i16m2:
case RISCV::BI__builtin_rvv_vsext_vf2_i16m4:
case RISCV::BI__builtin_rvv_vsext_vf2_i16m8:
case RISCV::BI__builtin_rvv_vsext_vf2_i32mf2:
case RISCV::BI__builtin_rvv_vsext_vf2_i32m1:
case RISCV::BI__builtin_rvv_vsext_vf2_i32m2:
case RISCV::BI__builtin_rvv_vsext_vf2_i32m4:
case RISCV::BI__builtin_rvv_vsext_vf2_i32m8:
case RISCV::BI__builtin_rvv_vsext_vf2_i64m1:
case RISCV::BI__builtin_rvv_vsext_vf2_i64m2:
case RISCV::BI__builtin_rvv_vsext_vf2_i64m4:
case RISCV::BI__builtin_rvv_vsext_vf2_i64m8:
case RISCV::BI__builtin_rvv_vsext_vf4_i32mf2:
case RISCV::BI__builtin_rvv_vsext_vf4_i32m1:
case RISCV::BI__builtin_rvv_vsext_vf4_i32m2:
case RISCV::BI__builtin_rvv_vsext_vf4_i32m4:
case RISCV::BI__builtin_rvv_vsext_vf4_i32m8:
case RISCV::BI__builtin_rvv_vsext_vf4_i64m1:
case RISCV::BI__builtin_rvv_vsext_vf4_i64m2:
case RISCV::BI__builtin_rvv_vsext_vf4_i64m4:
case RISCV::BI__builtin_rvv_vsext_vf4_i64m8:
case RISCV::BI__builtin_rvv_vsext_vf8_i64m1:
case RISCV::BI__builtin_rvv_vsext_vf8_i64m2:
case RISCV::BI__builtin_rvv_vsext_vf8_i64m4:
case RISCV::BI__builtin_rvv_vsext_vf8_i64m8:
  ID = Intrinsic::riscv_vsext;
  IntrinsicTypes = {ResultType, Ops[0]->getType(), Ops[1]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsext_vf2_i16mf4_m:
case RISCV::BI__builtin_rvv_vsext_vf2_i16mf2_m:
case RISCV::BI__builtin_rvv_vsext_vf2_i16m1_m:
case RISCV::BI__builtin_rvv_vsext_vf2_i16m2_m:
case RISCV::BI__builtin_rvv_vsext_vf2_i16m4_m:
case RISCV::BI__builtin_rvv_vsext_vf2_i16m8_m:
case RISCV::BI__builtin_rvv_vsext_vf2_i32mf2_m:
case RISCV::BI__builtin_rvv_vsext_vf2_i32m1_m:
case RISCV::BI__builtin_rvv_vsext_vf2_i32m2_m:
case RISCV::BI__builtin_rvv_vsext_vf2_i32m4_m:
case RISCV::BI__builtin_rvv_vsext_vf2_i32m8_m:
case RISCV::BI__builtin_rvv_vsext_vf2_i64m1_m:
case RISCV::BI__builtin_rvv_vsext_vf2_i64m2_m:
case RISCV::BI__builtin_rvv_vsext_vf2_i64m4_m:
case RISCV::BI__builtin_rvv_vsext_vf2_i64m8_m:
case RISCV::BI__builtin_rvv_vsext_vf4_i32mf2_m:
case RISCV::BI__builtin_rvv_vsext_vf4_i32m1_m:
case RISCV::BI__builtin_rvv_vsext_vf4_i32m2_m:
case RISCV::BI__builtin_rvv_vsext_vf4_i32m4_m:
case RISCV::BI__builtin_rvv_vsext_vf4_i32m8_m:
case RISCV::BI__builtin_rvv_vsext_vf4_i64m1_m:
case RISCV::BI__builtin_rvv_vsext_vf4_i64m2_m:
case RISCV::BI__builtin_rvv_vsext_vf4_i64m4_m:
case RISCV::BI__builtin_rvv_vsext_vf4_i64m8_m:
case RISCV::BI__builtin_rvv_vsext_vf8_i64m1_m:
case RISCV::BI__builtin_rvv_vsext_vf8_i64m2_m:
case RISCV::BI__builtin_rvv_vsext_vf8_i64m4_m:
case RISCV::BI__builtin_rvv_vsext_vf8_i64m8_m:
  ID = Intrinsic::riscv_vsext_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[3]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsll_vv_i8m1:
case RISCV::BI__builtin_rvv_vsll_vv_i8m2:
case RISCV::BI__builtin_rvv_vsll_vv_i8m4:
case RISCV::BI__builtin_rvv_vsll_vv_i8m8:
case RISCV::BI__builtin_rvv_vsll_vv_i8mf2:
case RISCV::BI__builtin_rvv_vsll_vv_i8mf4:
case RISCV::BI__builtin_rvv_vsll_vv_i8mf8:
case RISCV::BI__builtin_rvv_vsll_vv_i16m1:
case RISCV::BI__builtin_rvv_vsll_vv_i16m2:
case RISCV::BI__builtin_rvv_vsll_vv_i16m4:
case RISCV::BI__builtin_rvv_vsll_vv_i16m8:
case RISCV::BI__builtin_rvv_vsll_vv_i16mf2:
case RISCV::BI__builtin_rvv_vsll_vv_i16mf4:
case RISCV::BI__builtin_rvv_vsll_vv_i32m1:
case RISCV::BI__builtin_rvv_vsll_vv_i32m2:
case RISCV::BI__builtin_rvv_vsll_vv_i32m4:
case RISCV::BI__builtin_rvv_vsll_vv_i32m8:
case RISCV::BI__builtin_rvv_vsll_vv_i32mf2:
case RISCV::BI__builtin_rvv_vsll_vv_i64m1:
case RISCV::BI__builtin_rvv_vsll_vv_i64m2:
case RISCV::BI__builtin_rvv_vsll_vv_i64m4:
case RISCV::BI__builtin_rvv_vsll_vv_i64m8:
case RISCV::BI__builtin_rvv_vsll_vx_i8m1:
case RISCV::BI__builtin_rvv_vsll_vx_i8m2:
case RISCV::BI__builtin_rvv_vsll_vx_i8m4:
case RISCV::BI__builtin_rvv_vsll_vx_i8m8:
case RISCV::BI__builtin_rvv_vsll_vx_i8mf2:
case RISCV::BI__builtin_rvv_vsll_vx_i8mf4:
case RISCV::BI__builtin_rvv_vsll_vx_i8mf8:
case RISCV::BI__builtin_rvv_vsll_vx_i16m1:
case RISCV::BI__builtin_rvv_vsll_vx_i16m2:
case RISCV::BI__builtin_rvv_vsll_vx_i16m4:
case RISCV::BI__builtin_rvv_vsll_vx_i16m8:
case RISCV::BI__builtin_rvv_vsll_vx_i16mf2:
case RISCV::BI__builtin_rvv_vsll_vx_i16mf4:
case RISCV::BI__builtin_rvv_vsll_vx_i32m1:
case RISCV::BI__builtin_rvv_vsll_vx_i32m2:
case RISCV::BI__builtin_rvv_vsll_vx_i32m4:
case RISCV::BI__builtin_rvv_vsll_vx_i32m8:
case RISCV::BI__builtin_rvv_vsll_vx_i32mf2:
case RISCV::BI__builtin_rvv_vsll_vx_i64m1:
case RISCV::BI__builtin_rvv_vsll_vx_i64m2:
case RISCV::BI__builtin_rvv_vsll_vx_i64m4:
case RISCV::BI__builtin_rvv_vsll_vx_i64m8:
case RISCV::BI__builtin_rvv_vsll_vv_u8m1:
case RISCV::BI__builtin_rvv_vsll_vv_u8m2:
case RISCV::BI__builtin_rvv_vsll_vv_u8m4:
case RISCV::BI__builtin_rvv_vsll_vv_u8m8:
case RISCV::BI__builtin_rvv_vsll_vv_u8mf2:
case RISCV::BI__builtin_rvv_vsll_vv_u8mf4:
case RISCV::BI__builtin_rvv_vsll_vv_u8mf8:
case RISCV::BI__builtin_rvv_vsll_vv_u16m1:
case RISCV::BI__builtin_rvv_vsll_vv_u16m2:
case RISCV::BI__builtin_rvv_vsll_vv_u16m4:
case RISCV::BI__builtin_rvv_vsll_vv_u16m8:
case RISCV::BI__builtin_rvv_vsll_vv_u16mf2:
case RISCV::BI__builtin_rvv_vsll_vv_u16mf4:
case RISCV::BI__builtin_rvv_vsll_vv_u32m1:
case RISCV::BI__builtin_rvv_vsll_vv_u32m2:
case RISCV::BI__builtin_rvv_vsll_vv_u32m4:
case RISCV::BI__builtin_rvv_vsll_vv_u32m8:
case RISCV::BI__builtin_rvv_vsll_vv_u32mf2:
case RISCV::BI__builtin_rvv_vsll_vv_u64m1:
case RISCV::BI__builtin_rvv_vsll_vv_u64m2:
case RISCV::BI__builtin_rvv_vsll_vv_u64m4:
case RISCV::BI__builtin_rvv_vsll_vv_u64m8:
case RISCV::BI__builtin_rvv_vsll_vx_u8m1:
case RISCV::BI__builtin_rvv_vsll_vx_u8m2:
case RISCV::BI__builtin_rvv_vsll_vx_u8m4:
case RISCV::BI__builtin_rvv_vsll_vx_u8m8:
case RISCV::BI__builtin_rvv_vsll_vx_u8mf2:
case RISCV::BI__builtin_rvv_vsll_vx_u8mf4:
case RISCV::BI__builtin_rvv_vsll_vx_u8mf8:
case RISCV::BI__builtin_rvv_vsll_vx_u16m1:
case RISCV::BI__builtin_rvv_vsll_vx_u16m2:
case RISCV::BI__builtin_rvv_vsll_vx_u16m4:
case RISCV::BI__builtin_rvv_vsll_vx_u16m8:
case RISCV::BI__builtin_rvv_vsll_vx_u16mf2:
case RISCV::BI__builtin_rvv_vsll_vx_u16mf4:
case RISCV::BI__builtin_rvv_vsll_vx_u32m1:
case RISCV::BI__builtin_rvv_vsll_vx_u32m2:
case RISCV::BI__builtin_rvv_vsll_vx_u32m4:
case RISCV::BI__builtin_rvv_vsll_vx_u32m8:
case RISCV::BI__builtin_rvv_vsll_vx_u32mf2:
case RISCV::BI__builtin_rvv_vsll_vx_u64m1:
case RISCV::BI__builtin_rvv_vsll_vx_u64m2:
case RISCV::BI__builtin_rvv_vsll_vx_u64m4:
case RISCV::BI__builtin_rvv_vsll_vx_u64m8:
  ID = Intrinsic::riscv_vsll;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsll_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vsll_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vsll_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vsll_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vsll_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vsll_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vsll_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vsll_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vsll_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vsll_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vsll_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vsll_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vsll_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vsll_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vsll_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vsll_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vsll_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vsll_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vsll_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vsll_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vsll_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vsll_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vsll_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vsll_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vsll_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vsll_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vsll_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vsll_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vsll_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vsll_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vsll_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vsll_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vsll_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vsll_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vsll_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vsll_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vsll_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vsll_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vsll_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vsll_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vsll_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vsll_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vsll_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vsll_vx_i64m8_m:
case RISCV::BI__builtin_rvv_vsll_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vsll_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vsll_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vsll_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vsll_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vsll_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vsll_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vsll_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vsll_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vsll_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vsll_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vsll_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vsll_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vsll_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vsll_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vsll_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vsll_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vsll_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vsll_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vsll_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vsll_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vsll_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vsll_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vsll_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vsll_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vsll_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vsll_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vsll_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vsll_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vsll_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vsll_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vsll_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vsll_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vsll_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vsll_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vsll_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vsll_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vsll_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vsll_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vsll_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vsll_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vsll_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vsll_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vsll_vx_u64m8_m:
  ID = Intrinsic::riscv_vsll_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsmul_vv_i8m1:
case RISCV::BI__builtin_rvv_vsmul_vv_i8m2:
case RISCV::BI__builtin_rvv_vsmul_vv_i8m4:
case RISCV::BI__builtin_rvv_vsmul_vv_i8m8:
case RISCV::BI__builtin_rvv_vsmul_vv_i8mf2:
case RISCV::BI__builtin_rvv_vsmul_vv_i8mf4:
case RISCV::BI__builtin_rvv_vsmul_vv_i8mf8:
case RISCV::BI__builtin_rvv_vsmul_vv_i16m1:
case RISCV::BI__builtin_rvv_vsmul_vv_i16m2:
case RISCV::BI__builtin_rvv_vsmul_vv_i16m4:
case RISCV::BI__builtin_rvv_vsmul_vv_i16m8:
case RISCV::BI__builtin_rvv_vsmul_vv_i16mf2:
case RISCV::BI__builtin_rvv_vsmul_vv_i16mf4:
case RISCV::BI__builtin_rvv_vsmul_vv_i32m1:
case RISCV::BI__builtin_rvv_vsmul_vv_i32m2:
case RISCV::BI__builtin_rvv_vsmul_vv_i32m4:
case RISCV::BI__builtin_rvv_vsmul_vv_i32m8:
case RISCV::BI__builtin_rvv_vsmul_vv_i32mf2:
case RISCV::BI__builtin_rvv_vsmul_vv_i64m1:
case RISCV::BI__builtin_rvv_vsmul_vv_i64m2:
case RISCV::BI__builtin_rvv_vsmul_vv_i64m4:
case RISCV::BI__builtin_rvv_vsmul_vv_i64m8:
case RISCV::BI__builtin_rvv_vsmul_vx_i8m1:
case RISCV::BI__builtin_rvv_vsmul_vx_i8m2:
case RISCV::BI__builtin_rvv_vsmul_vx_i8m4:
case RISCV::BI__builtin_rvv_vsmul_vx_i8m8:
case RISCV::BI__builtin_rvv_vsmul_vx_i8mf2:
case RISCV::BI__builtin_rvv_vsmul_vx_i8mf4:
case RISCV::BI__builtin_rvv_vsmul_vx_i8mf8:
case RISCV::BI__builtin_rvv_vsmul_vx_i16m1:
case RISCV::BI__builtin_rvv_vsmul_vx_i16m2:
case RISCV::BI__builtin_rvv_vsmul_vx_i16m4:
case RISCV::BI__builtin_rvv_vsmul_vx_i16m8:
case RISCV::BI__builtin_rvv_vsmul_vx_i16mf2:
case RISCV::BI__builtin_rvv_vsmul_vx_i16mf4:
case RISCV::BI__builtin_rvv_vsmul_vx_i32m1:
case RISCV::BI__builtin_rvv_vsmul_vx_i32m2:
case RISCV::BI__builtin_rvv_vsmul_vx_i32m4:
case RISCV::BI__builtin_rvv_vsmul_vx_i32m8:
case RISCV::BI__builtin_rvv_vsmul_vx_i32mf2:
case RISCV::BI__builtin_rvv_vsmul_vx_i64m1:
case RISCV::BI__builtin_rvv_vsmul_vx_i64m2:
case RISCV::BI__builtin_rvv_vsmul_vx_i64m4:
case RISCV::BI__builtin_rvv_vsmul_vx_i64m8:
  ID = Intrinsic::riscv_vsmul;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsmul_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vsmul_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vsmul_vx_i64m8_m:
  ID = Intrinsic::riscv_vsmul_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsra_vv_i8m1:
case RISCV::BI__builtin_rvv_vsra_vv_i8m2:
case RISCV::BI__builtin_rvv_vsra_vv_i8m4:
case RISCV::BI__builtin_rvv_vsra_vv_i8m8:
case RISCV::BI__builtin_rvv_vsra_vv_i8mf2:
case RISCV::BI__builtin_rvv_vsra_vv_i8mf4:
case RISCV::BI__builtin_rvv_vsra_vv_i8mf8:
case RISCV::BI__builtin_rvv_vsra_vv_i16m1:
case RISCV::BI__builtin_rvv_vsra_vv_i16m2:
case RISCV::BI__builtin_rvv_vsra_vv_i16m4:
case RISCV::BI__builtin_rvv_vsra_vv_i16m8:
case RISCV::BI__builtin_rvv_vsra_vv_i16mf2:
case RISCV::BI__builtin_rvv_vsra_vv_i16mf4:
case RISCV::BI__builtin_rvv_vsra_vv_i32m1:
case RISCV::BI__builtin_rvv_vsra_vv_i32m2:
case RISCV::BI__builtin_rvv_vsra_vv_i32m4:
case RISCV::BI__builtin_rvv_vsra_vv_i32m8:
case RISCV::BI__builtin_rvv_vsra_vv_i32mf2:
case RISCV::BI__builtin_rvv_vsra_vv_i64m1:
case RISCV::BI__builtin_rvv_vsra_vv_i64m2:
case RISCV::BI__builtin_rvv_vsra_vv_i64m4:
case RISCV::BI__builtin_rvv_vsra_vv_i64m8:
case RISCV::BI__builtin_rvv_vsra_vx_i8m1:
case RISCV::BI__builtin_rvv_vsra_vx_i8m2:
case RISCV::BI__builtin_rvv_vsra_vx_i8m4:
case RISCV::BI__builtin_rvv_vsra_vx_i8m8:
case RISCV::BI__builtin_rvv_vsra_vx_i8mf2:
case RISCV::BI__builtin_rvv_vsra_vx_i8mf4:
case RISCV::BI__builtin_rvv_vsra_vx_i8mf8:
case RISCV::BI__builtin_rvv_vsra_vx_i16m1:
case RISCV::BI__builtin_rvv_vsra_vx_i16m2:
case RISCV::BI__builtin_rvv_vsra_vx_i16m4:
case RISCV::BI__builtin_rvv_vsra_vx_i16m8:
case RISCV::BI__builtin_rvv_vsra_vx_i16mf2:
case RISCV::BI__builtin_rvv_vsra_vx_i16mf4:
case RISCV::BI__builtin_rvv_vsra_vx_i32m1:
case RISCV::BI__builtin_rvv_vsra_vx_i32m2:
case RISCV::BI__builtin_rvv_vsra_vx_i32m4:
case RISCV::BI__builtin_rvv_vsra_vx_i32m8:
case RISCV::BI__builtin_rvv_vsra_vx_i32mf2:
case RISCV::BI__builtin_rvv_vsra_vx_i64m1:
case RISCV::BI__builtin_rvv_vsra_vx_i64m2:
case RISCV::BI__builtin_rvv_vsra_vx_i64m4:
case RISCV::BI__builtin_rvv_vsra_vx_i64m8:
  ID = Intrinsic::riscv_vsra;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsra_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vsra_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vsra_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vsra_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vsra_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vsra_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vsra_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vsra_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vsra_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vsra_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vsra_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vsra_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vsra_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vsra_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vsra_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vsra_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vsra_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vsra_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vsra_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vsra_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vsra_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vsra_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vsra_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vsra_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vsra_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vsra_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vsra_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vsra_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vsra_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vsra_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vsra_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vsra_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vsra_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vsra_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vsra_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vsra_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vsra_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vsra_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vsra_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vsra_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vsra_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vsra_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vsra_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vsra_vx_i64m8_m:
  ID = Intrinsic::riscv_vsra_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsrl_vv_u8m1:
case RISCV::BI__builtin_rvv_vsrl_vv_u8m2:
case RISCV::BI__builtin_rvv_vsrl_vv_u8m4:
case RISCV::BI__builtin_rvv_vsrl_vv_u8m8:
case RISCV::BI__builtin_rvv_vsrl_vv_u8mf2:
case RISCV::BI__builtin_rvv_vsrl_vv_u8mf4:
case RISCV::BI__builtin_rvv_vsrl_vv_u8mf8:
case RISCV::BI__builtin_rvv_vsrl_vv_u16m1:
case RISCV::BI__builtin_rvv_vsrl_vv_u16m2:
case RISCV::BI__builtin_rvv_vsrl_vv_u16m4:
case RISCV::BI__builtin_rvv_vsrl_vv_u16m8:
case RISCV::BI__builtin_rvv_vsrl_vv_u16mf2:
case RISCV::BI__builtin_rvv_vsrl_vv_u16mf4:
case RISCV::BI__builtin_rvv_vsrl_vv_u32m1:
case RISCV::BI__builtin_rvv_vsrl_vv_u32m2:
case RISCV::BI__builtin_rvv_vsrl_vv_u32m4:
case RISCV::BI__builtin_rvv_vsrl_vv_u32m8:
case RISCV::BI__builtin_rvv_vsrl_vv_u32mf2:
case RISCV::BI__builtin_rvv_vsrl_vv_u64m1:
case RISCV::BI__builtin_rvv_vsrl_vv_u64m2:
case RISCV::BI__builtin_rvv_vsrl_vv_u64m4:
case RISCV::BI__builtin_rvv_vsrl_vv_u64m8:
case RISCV::BI__builtin_rvv_vsrl_vx_u8m1:
case RISCV::BI__builtin_rvv_vsrl_vx_u8m2:
case RISCV::BI__builtin_rvv_vsrl_vx_u8m4:
case RISCV::BI__builtin_rvv_vsrl_vx_u8m8:
case RISCV::BI__builtin_rvv_vsrl_vx_u8mf2:
case RISCV::BI__builtin_rvv_vsrl_vx_u8mf4:
case RISCV::BI__builtin_rvv_vsrl_vx_u8mf8:
case RISCV::BI__builtin_rvv_vsrl_vx_u16m1:
case RISCV::BI__builtin_rvv_vsrl_vx_u16m2:
case RISCV::BI__builtin_rvv_vsrl_vx_u16m4:
case RISCV::BI__builtin_rvv_vsrl_vx_u16m8:
case RISCV::BI__builtin_rvv_vsrl_vx_u16mf2:
case RISCV::BI__builtin_rvv_vsrl_vx_u16mf4:
case RISCV::BI__builtin_rvv_vsrl_vx_u32m1:
case RISCV::BI__builtin_rvv_vsrl_vx_u32m2:
case RISCV::BI__builtin_rvv_vsrl_vx_u32m4:
case RISCV::BI__builtin_rvv_vsrl_vx_u32m8:
case RISCV::BI__builtin_rvv_vsrl_vx_u32mf2:
case RISCV::BI__builtin_rvv_vsrl_vx_u64m1:
case RISCV::BI__builtin_rvv_vsrl_vx_u64m2:
case RISCV::BI__builtin_rvv_vsrl_vx_u64m4:
case RISCV::BI__builtin_rvv_vsrl_vx_u64m8:
  ID = Intrinsic::riscv_vsrl;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsrl_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vsrl_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vsrl_vx_u64m8_m:
  ID = Intrinsic::riscv_vsrl_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vssra_vv_i8m1:
case RISCV::BI__builtin_rvv_vssra_vv_i8m2:
case RISCV::BI__builtin_rvv_vssra_vv_i8m4:
case RISCV::BI__builtin_rvv_vssra_vv_i8m8:
case RISCV::BI__builtin_rvv_vssra_vv_i8mf2:
case RISCV::BI__builtin_rvv_vssra_vv_i8mf4:
case RISCV::BI__builtin_rvv_vssra_vv_i8mf8:
case RISCV::BI__builtin_rvv_vssra_vv_i16m1:
case RISCV::BI__builtin_rvv_vssra_vv_i16m2:
case RISCV::BI__builtin_rvv_vssra_vv_i16m4:
case RISCV::BI__builtin_rvv_vssra_vv_i16m8:
case RISCV::BI__builtin_rvv_vssra_vv_i16mf2:
case RISCV::BI__builtin_rvv_vssra_vv_i16mf4:
case RISCV::BI__builtin_rvv_vssra_vv_i32m1:
case RISCV::BI__builtin_rvv_vssra_vv_i32m2:
case RISCV::BI__builtin_rvv_vssra_vv_i32m4:
case RISCV::BI__builtin_rvv_vssra_vv_i32m8:
case RISCV::BI__builtin_rvv_vssra_vv_i32mf2:
case RISCV::BI__builtin_rvv_vssra_vv_i64m1:
case RISCV::BI__builtin_rvv_vssra_vv_i64m2:
case RISCV::BI__builtin_rvv_vssra_vv_i64m4:
case RISCV::BI__builtin_rvv_vssra_vv_i64m8:
case RISCV::BI__builtin_rvv_vssra_vx_i8m1:
case RISCV::BI__builtin_rvv_vssra_vx_i8m2:
case RISCV::BI__builtin_rvv_vssra_vx_i8m4:
case RISCV::BI__builtin_rvv_vssra_vx_i8m8:
case RISCV::BI__builtin_rvv_vssra_vx_i8mf2:
case RISCV::BI__builtin_rvv_vssra_vx_i8mf4:
case RISCV::BI__builtin_rvv_vssra_vx_i8mf8:
case RISCV::BI__builtin_rvv_vssra_vx_i16m1:
case RISCV::BI__builtin_rvv_vssra_vx_i16m2:
case RISCV::BI__builtin_rvv_vssra_vx_i16m4:
case RISCV::BI__builtin_rvv_vssra_vx_i16m8:
case RISCV::BI__builtin_rvv_vssra_vx_i16mf2:
case RISCV::BI__builtin_rvv_vssra_vx_i16mf4:
case RISCV::BI__builtin_rvv_vssra_vx_i32m1:
case RISCV::BI__builtin_rvv_vssra_vx_i32m2:
case RISCV::BI__builtin_rvv_vssra_vx_i32m4:
case RISCV::BI__builtin_rvv_vssra_vx_i32m8:
case RISCV::BI__builtin_rvv_vssra_vx_i32mf2:
case RISCV::BI__builtin_rvv_vssra_vx_i64m1:
case RISCV::BI__builtin_rvv_vssra_vx_i64m2:
case RISCV::BI__builtin_rvv_vssra_vx_i64m4:
case RISCV::BI__builtin_rvv_vssra_vx_i64m8:
  ID = Intrinsic::riscv_vssra;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vssra_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vssra_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vssra_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vssra_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vssra_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vssra_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vssra_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vssra_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vssra_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vssra_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vssra_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vssra_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vssra_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vssra_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vssra_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vssra_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vssra_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vssra_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vssra_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vssra_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vssra_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vssra_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vssra_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vssra_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vssra_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vssra_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vssra_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vssra_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vssra_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vssra_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vssra_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vssra_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vssra_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vssra_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vssra_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vssra_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vssra_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vssra_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vssra_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vssra_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vssra_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vssra_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vssra_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vssra_vx_i64m8_m:
  ID = Intrinsic::riscv_vssra_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vssrl_vv_u8m1:
case RISCV::BI__builtin_rvv_vssrl_vv_u8m2:
case RISCV::BI__builtin_rvv_vssrl_vv_u8m4:
case RISCV::BI__builtin_rvv_vssrl_vv_u8m8:
case RISCV::BI__builtin_rvv_vssrl_vv_u8mf2:
case RISCV::BI__builtin_rvv_vssrl_vv_u8mf4:
case RISCV::BI__builtin_rvv_vssrl_vv_u8mf8:
case RISCV::BI__builtin_rvv_vssrl_vv_u16m1:
case RISCV::BI__builtin_rvv_vssrl_vv_u16m2:
case RISCV::BI__builtin_rvv_vssrl_vv_u16m4:
case RISCV::BI__builtin_rvv_vssrl_vv_u16m8:
case RISCV::BI__builtin_rvv_vssrl_vv_u16mf2:
case RISCV::BI__builtin_rvv_vssrl_vv_u16mf4:
case RISCV::BI__builtin_rvv_vssrl_vv_u32m1:
case RISCV::BI__builtin_rvv_vssrl_vv_u32m2:
case RISCV::BI__builtin_rvv_vssrl_vv_u32m4:
case RISCV::BI__builtin_rvv_vssrl_vv_u32m8:
case RISCV::BI__builtin_rvv_vssrl_vv_u32mf2:
case RISCV::BI__builtin_rvv_vssrl_vv_u64m1:
case RISCV::BI__builtin_rvv_vssrl_vv_u64m2:
case RISCV::BI__builtin_rvv_vssrl_vv_u64m4:
case RISCV::BI__builtin_rvv_vssrl_vv_u64m8:
case RISCV::BI__builtin_rvv_vssrl_vx_u8m1:
case RISCV::BI__builtin_rvv_vssrl_vx_u8m2:
case RISCV::BI__builtin_rvv_vssrl_vx_u8m4:
case RISCV::BI__builtin_rvv_vssrl_vx_u8m8:
case RISCV::BI__builtin_rvv_vssrl_vx_u8mf2:
case RISCV::BI__builtin_rvv_vssrl_vx_u8mf4:
case RISCV::BI__builtin_rvv_vssrl_vx_u8mf8:
case RISCV::BI__builtin_rvv_vssrl_vx_u16m1:
case RISCV::BI__builtin_rvv_vssrl_vx_u16m2:
case RISCV::BI__builtin_rvv_vssrl_vx_u16m4:
case RISCV::BI__builtin_rvv_vssrl_vx_u16m8:
case RISCV::BI__builtin_rvv_vssrl_vx_u16mf2:
case RISCV::BI__builtin_rvv_vssrl_vx_u16mf4:
case RISCV::BI__builtin_rvv_vssrl_vx_u32m1:
case RISCV::BI__builtin_rvv_vssrl_vx_u32m2:
case RISCV::BI__builtin_rvv_vssrl_vx_u32m4:
case RISCV::BI__builtin_rvv_vssrl_vx_u32m8:
case RISCV::BI__builtin_rvv_vssrl_vx_u32mf2:
case RISCV::BI__builtin_rvv_vssrl_vx_u64m1:
case RISCV::BI__builtin_rvv_vssrl_vx_u64m2:
case RISCV::BI__builtin_rvv_vssrl_vx_u64m4:
case RISCV::BI__builtin_rvv_vssrl_vx_u64m8:
  ID = Intrinsic::riscv_vssrl;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vssrl_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vssrl_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vssrl_vx_u64m8_m:
  ID = Intrinsic::riscv_vssrl_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vssub_vv_i8m1:
case RISCV::BI__builtin_rvv_vssub_vv_i8m2:
case RISCV::BI__builtin_rvv_vssub_vv_i8m4:
case RISCV::BI__builtin_rvv_vssub_vv_i8m8:
case RISCV::BI__builtin_rvv_vssub_vv_i8mf2:
case RISCV::BI__builtin_rvv_vssub_vv_i8mf4:
case RISCV::BI__builtin_rvv_vssub_vv_i8mf8:
case RISCV::BI__builtin_rvv_vssub_vv_i16m1:
case RISCV::BI__builtin_rvv_vssub_vv_i16m2:
case RISCV::BI__builtin_rvv_vssub_vv_i16m4:
case RISCV::BI__builtin_rvv_vssub_vv_i16m8:
case RISCV::BI__builtin_rvv_vssub_vv_i16mf2:
case RISCV::BI__builtin_rvv_vssub_vv_i16mf4:
case RISCV::BI__builtin_rvv_vssub_vv_i32m1:
case RISCV::BI__builtin_rvv_vssub_vv_i32m2:
case RISCV::BI__builtin_rvv_vssub_vv_i32m4:
case RISCV::BI__builtin_rvv_vssub_vv_i32m8:
case RISCV::BI__builtin_rvv_vssub_vv_i32mf2:
case RISCV::BI__builtin_rvv_vssub_vv_i64m1:
case RISCV::BI__builtin_rvv_vssub_vv_i64m2:
case RISCV::BI__builtin_rvv_vssub_vv_i64m4:
case RISCV::BI__builtin_rvv_vssub_vv_i64m8:
case RISCV::BI__builtin_rvv_vssub_vx_i8m1:
case RISCV::BI__builtin_rvv_vssub_vx_i8m2:
case RISCV::BI__builtin_rvv_vssub_vx_i8m4:
case RISCV::BI__builtin_rvv_vssub_vx_i8m8:
case RISCV::BI__builtin_rvv_vssub_vx_i8mf2:
case RISCV::BI__builtin_rvv_vssub_vx_i8mf4:
case RISCV::BI__builtin_rvv_vssub_vx_i8mf8:
case RISCV::BI__builtin_rvv_vssub_vx_i16m1:
case RISCV::BI__builtin_rvv_vssub_vx_i16m2:
case RISCV::BI__builtin_rvv_vssub_vx_i16m4:
case RISCV::BI__builtin_rvv_vssub_vx_i16m8:
case RISCV::BI__builtin_rvv_vssub_vx_i16mf2:
case RISCV::BI__builtin_rvv_vssub_vx_i16mf4:
case RISCV::BI__builtin_rvv_vssub_vx_i32m1:
case RISCV::BI__builtin_rvv_vssub_vx_i32m2:
case RISCV::BI__builtin_rvv_vssub_vx_i32m4:
case RISCV::BI__builtin_rvv_vssub_vx_i32m8:
case RISCV::BI__builtin_rvv_vssub_vx_i32mf2:
case RISCV::BI__builtin_rvv_vssub_vx_i64m1:
case RISCV::BI__builtin_rvv_vssub_vx_i64m2:
case RISCV::BI__builtin_rvv_vssub_vx_i64m4:
case RISCV::BI__builtin_rvv_vssub_vx_i64m8:
  ID = Intrinsic::riscv_vssub;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vssub_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vssub_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vssub_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vssub_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vssub_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vssub_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vssub_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vssub_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vssub_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vssub_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vssub_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vssub_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vssub_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vssub_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vssub_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vssub_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vssub_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vssub_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vssub_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vssub_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vssub_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vssub_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vssub_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vssub_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vssub_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vssub_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vssub_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vssub_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vssub_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vssub_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vssub_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vssub_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vssub_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vssub_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vssub_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vssub_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vssub_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vssub_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vssub_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vssub_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vssub_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vssub_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vssub_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vssub_vx_i64m8_m:
  ID = Intrinsic::riscv_vssub_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vssubu_vv_u8m1:
case RISCV::BI__builtin_rvv_vssubu_vv_u8m2:
case RISCV::BI__builtin_rvv_vssubu_vv_u8m4:
case RISCV::BI__builtin_rvv_vssubu_vv_u8m8:
case RISCV::BI__builtin_rvv_vssubu_vv_u8mf2:
case RISCV::BI__builtin_rvv_vssubu_vv_u8mf4:
case RISCV::BI__builtin_rvv_vssubu_vv_u8mf8:
case RISCV::BI__builtin_rvv_vssubu_vv_u16m1:
case RISCV::BI__builtin_rvv_vssubu_vv_u16m2:
case RISCV::BI__builtin_rvv_vssubu_vv_u16m4:
case RISCV::BI__builtin_rvv_vssubu_vv_u16m8:
case RISCV::BI__builtin_rvv_vssubu_vv_u16mf2:
case RISCV::BI__builtin_rvv_vssubu_vv_u16mf4:
case RISCV::BI__builtin_rvv_vssubu_vv_u32m1:
case RISCV::BI__builtin_rvv_vssubu_vv_u32m2:
case RISCV::BI__builtin_rvv_vssubu_vv_u32m4:
case RISCV::BI__builtin_rvv_vssubu_vv_u32m8:
case RISCV::BI__builtin_rvv_vssubu_vv_u32mf2:
case RISCV::BI__builtin_rvv_vssubu_vv_u64m1:
case RISCV::BI__builtin_rvv_vssubu_vv_u64m2:
case RISCV::BI__builtin_rvv_vssubu_vv_u64m4:
case RISCV::BI__builtin_rvv_vssubu_vv_u64m8:
case RISCV::BI__builtin_rvv_vssubu_vx_u8m1:
case RISCV::BI__builtin_rvv_vssubu_vx_u8m2:
case RISCV::BI__builtin_rvv_vssubu_vx_u8m4:
case RISCV::BI__builtin_rvv_vssubu_vx_u8m8:
case RISCV::BI__builtin_rvv_vssubu_vx_u8mf2:
case RISCV::BI__builtin_rvv_vssubu_vx_u8mf4:
case RISCV::BI__builtin_rvv_vssubu_vx_u8mf8:
case RISCV::BI__builtin_rvv_vssubu_vx_u16m1:
case RISCV::BI__builtin_rvv_vssubu_vx_u16m2:
case RISCV::BI__builtin_rvv_vssubu_vx_u16m4:
case RISCV::BI__builtin_rvv_vssubu_vx_u16m8:
case RISCV::BI__builtin_rvv_vssubu_vx_u16mf2:
case RISCV::BI__builtin_rvv_vssubu_vx_u16mf4:
case RISCV::BI__builtin_rvv_vssubu_vx_u32m1:
case RISCV::BI__builtin_rvv_vssubu_vx_u32m2:
case RISCV::BI__builtin_rvv_vssubu_vx_u32m4:
case RISCV::BI__builtin_rvv_vssubu_vx_u32m8:
case RISCV::BI__builtin_rvv_vssubu_vx_u32mf2:
case RISCV::BI__builtin_rvv_vssubu_vx_u64m1:
case RISCV::BI__builtin_rvv_vssubu_vx_u64m2:
case RISCV::BI__builtin_rvv_vssubu_vx_u64m4:
case RISCV::BI__builtin_rvv_vssubu_vx_u64m8:
  ID = Intrinsic::riscv_vssubu;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vssubu_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vssubu_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vssubu_vx_u64m8_m:
  ID = Intrinsic::riscv_vssubu_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsub_vv_i8m1:
case RISCV::BI__builtin_rvv_vsub_vv_i8m2:
case RISCV::BI__builtin_rvv_vsub_vv_i8m4:
case RISCV::BI__builtin_rvv_vsub_vv_i8m8:
case RISCV::BI__builtin_rvv_vsub_vv_i8mf2:
case RISCV::BI__builtin_rvv_vsub_vv_i8mf4:
case RISCV::BI__builtin_rvv_vsub_vv_i8mf8:
case RISCV::BI__builtin_rvv_vsub_vv_i16m1:
case RISCV::BI__builtin_rvv_vsub_vv_i16m2:
case RISCV::BI__builtin_rvv_vsub_vv_i16m4:
case RISCV::BI__builtin_rvv_vsub_vv_i16m8:
case RISCV::BI__builtin_rvv_vsub_vv_i16mf2:
case RISCV::BI__builtin_rvv_vsub_vv_i16mf4:
case RISCV::BI__builtin_rvv_vsub_vv_i32m1:
case RISCV::BI__builtin_rvv_vsub_vv_i32m2:
case RISCV::BI__builtin_rvv_vsub_vv_i32m4:
case RISCV::BI__builtin_rvv_vsub_vv_i32m8:
case RISCV::BI__builtin_rvv_vsub_vv_i32mf2:
case RISCV::BI__builtin_rvv_vsub_vv_i64m1:
case RISCV::BI__builtin_rvv_vsub_vv_i64m2:
case RISCV::BI__builtin_rvv_vsub_vv_i64m4:
case RISCV::BI__builtin_rvv_vsub_vv_i64m8:
case RISCV::BI__builtin_rvv_vsub_vx_i8m1:
case RISCV::BI__builtin_rvv_vsub_vx_i8m2:
case RISCV::BI__builtin_rvv_vsub_vx_i8m4:
case RISCV::BI__builtin_rvv_vsub_vx_i8m8:
case RISCV::BI__builtin_rvv_vsub_vx_i8mf2:
case RISCV::BI__builtin_rvv_vsub_vx_i8mf4:
case RISCV::BI__builtin_rvv_vsub_vx_i8mf8:
case RISCV::BI__builtin_rvv_vsub_vx_i16m1:
case RISCV::BI__builtin_rvv_vsub_vx_i16m2:
case RISCV::BI__builtin_rvv_vsub_vx_i16m4:
case RISCV::BI__builtin_rvv_vsub_vx_i16m8:
case RISCV::BI__builtin_rvv_vsub_vx_i16mf2:
case RISCV::BI__builtin_rvv_vsub_vx_i16mf4:
case RISCV::BI__builtin_rvv_vsub_vx_i32m1:
case RISCV::BI__builtin_rvv_vsub_vx_i32m2:
case RISCV::BI__builtin_rvv_vsub_vx_i32m4:
case RISCV::BI__builtin_rvv_vsub_vx_i32m8:
case RISCV::BI__builtin_rvv_vsub_vx_i32mf2:
case RISCV::BI__builtin_rvv_vsub_vx_i64m1:
case RISCV::BI__builtin_rvv_vsub_vx_i64m2:
case RISCV::BI__builtin_rvv_vsub_vx_i64m4:
case RISCV::BI__builtin_rvv_vsub_vx_i64m8:
case RISCV::BI__builtin_rvv_vsub_vv_u8m1:
case RISCV::BI__builtin_rvv_vsub_vv_u8m2:
case RISCV::BI__builtin_rvv_vsub_vv_u8m4:
case RISCV::BI__builtin_rvv_vsub_vv_u8m8:
case RISCV::BI__builtin_rvv_vsub_vv_u8mf2:
case RISCV::BI__builtin_rvv_vsub_vv_u8mf4:
case RISCV::BI__builtin_rvv_vsub_vv_u8mf8:
case RISCV::BI__builtin_rvv_vsub_vv_u16m1:
case RISCV::BI__builtin_rvv_vsub_vv_u16m2:
case RISCV::BI__builtin_rvv_vsub_vv_u16m4:
case RISCV::BI__builtin_rvv_vsub_vv_u16m8:
case RISCV::BI__builtin_rvv_vsub_vv_u16mf2:
case RISCV::BI__builtin_rvv_vsub_vv_u16mf4:
case RISCV::BI__builtin_rvv_vsub_vv_u32m1:
case RISCV::BI__builtin_rvv_vsub_vv_u32m2:
case RISCV::BI__builtin_rvv_vsub_vv_u32m4:
case RISCV::BI__builtin_rvv_vsub_vv_u32m8:
case RISCV::BI__builtin_rvv_vsub_vv_u32mf2:
case RISCV::BI__builtin_rvv_vsub_vv_u64m1:
case RISCV::BI__builtin_rvv_vsub_vv_u64m2:
case RISCV::BI__builtin_rvv_vsub_vv_u64m4:
case RISCV::BI__builtin_rvv_vsub_vv_u64m8:
case RISCV::BI__builtin_rvv_vsub_vx_u8m1:
case RISCV::BI__builtin_rvv_vsub_vx_u8m2:
case RISCV::BI__builtin_rvv_vsub_vx_u8m4:
case RISCV::BI__builtin_rvv_vsub_vx_u8m8:
case RISCV::BI__builtin_rvv_vsub_vx_u8mf2:
case RISCV::BI__builtin_rvv_vsub_vx_u8mf4:
case RISCV::BI__builtin_rvv_vsub_vx_u8mf8:
case RISCV::BI__builtin_rvv_vsub_vx_u16m1:
case RISCV::BI__builtin_rvv_vsub_vx_u16m2:
case RISCV::BI__builtin_rvv_vsub_vx_u16m4:
case RISCV::BI__builtin_rvv_vsub_vx_u16m8:
case RISCV::BI__builtin_rvv_vsub_vx_u16mf2:
case RISCV::BI__builtin_rvv_vsub_vx_u16mf4:
case RISCV::BI__builtin_rvv_vsub_vx_u32m1:
case RISCV::BI__builtin_rvv_vsub_vx_u32m2:
case RISCV::BI__builtin_rvv_vsub_vx_u32m4:
case RISCV::BI__builtin_rvv_vsub_vx_u32m8:
case RISCV::BI__builtin_rvv_vsub_vx_u32mf2:
case RISCV::BI__builtin_rvv_vsub_vx_u64m1:
case RISCV::BI__builtin_rvv_vsub_vx_u64m2:
case RISCV::BI__builtin_rvv_vsub_vx_u64m4:
case RISCV::BI__builtin_rvv_vsub_vx_u64m8:
  ID = Intrinsic::riscv_vsub;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vsub_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vsub_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vsub_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vsub_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vsub_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vsub_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vsub_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vsub_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vsub_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vsub_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vsub_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vsub_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vsub_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vsub_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vsub_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vsub_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vsub_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vsub_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vsub_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vsub_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vsub_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vsub_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vsub_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vsub_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vsub_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vsub_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vsub_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vsub_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vsub_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vsub_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vsub_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vsub_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vsub_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vsub_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vsub_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vsub_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vsub_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vsub_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vsub_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vsub_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vsub_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vsub_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vsub_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vsub_vx_i64m8_m:
case RISCV::BI__builtin_rvv_vsub_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vsub_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vsub_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vsub_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vsub_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vsub_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vsub_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vsub_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vsub_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vsub_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vsub_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vsub_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vsub_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vsub_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vsub_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vsub_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vsub_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vsub_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vsub_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vsub_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vsub_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vsub_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vsub_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vsub_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vsub_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vsub_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vsub_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vsub_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vsub_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vsub_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vsub_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vsub_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vsub_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vsub_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vsub_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vsub_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vsub_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vsub_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vsub_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vsub_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vsub_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vsub_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vsub_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vsub_vx_u64m8_m:
  ID = Intrinsic::riscv_vsub_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vwmacc_vv_i16mf4:
case RISCV::BI__builtin_rvv_vwmacc_vv_i16mf2:
case RISCV::BI__builtin_rvv_vwmacc_vv_i16m1:
case RISCV::BI__builtin_rvv_vwmacc_vv_i16m2:
case RISCV::BI__builtin_rvv_vwmacc_vv_i16m4:
case RISCV::BI__builtin_rvv_vwmacc_vv_i16m8:
case RISCV::BI__builtin_rvv_vwmacc_vv_i32mf2:
case RISCV::BI__builtin_rvv_vwmacc_vv_i32m1:
case RISCV::BI__builtin_rvv_vwmacc_vv_i32m2:
case RISCV::BI__builtin_rvv_vwmacc_vv_i32m4:
case RISCV::BI__builtin_rvv_vwmacc_vv_i32m8:
case RISCV::BI__builtin_rvv_vwmacc_vv_i64m1:
case RISCV::BI__builtin_rvv_vwmacc_vv_i64m2:
case RISCV::BI__builtin_rvv_vwmacc_vv_i64m4:
case RISCV::BI__builtin_rvv_vwmacc_vv_i64m8:
case RISCV::BI__builtin_rvv_vwmacc_vx_i16mf4:
case RISCV::BI__builtin_rvv_vwmacc_vx_i16mf2:
case RISCV::BI__builtin_rvv_vwmacc_vx_i16m1:
case RISCV::BI__builtin_rvv_vwmacc_vx_i16m2:
case RISCV::BI__builtin_rvv_vwmacc_vx_i16m4:
case RISCV::BI__builtin_rvv_vwmacc_vx_i16m8:
case RISCV::BI__builtin_rvv_vwmacc_vx_i32mf2:
case RISCV::BI__builtin_rvv_vwmacc_vx_i32m1:
case RISCV::BI__builtin_rvv_vwmacc_vx_i32m2:
case RISCV::BI__builtin_rvv_vwmacc_vx_i32m4:
case RISCV::BI__builtin_rvv_vwmacc_vx_i32m8:
case RISCV::BI__builtin_rvv_vwmacc_vx_i64m1:
case RISCV::BI__builtin_rvv_vwmacc_vx_i64m2:
case RISCV::BI__builtin_rvv_vwmacc_vx_i64m4:
case RISCV::BI__builtin_rvv_vwmacc_vx_i64m8:
  ID = Intrinsic::riscv_vwmacc;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[3]->getType()};
  break;
case RISCV::BI__builtin_rvv_vwmacc_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vwmacc_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vwmacc_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vwmacc_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vwmacc_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vwmacc_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vwmacc_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vwmacc_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vwmacc_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vwmacc_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vwmacc_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vwmacc_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vwmacc_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vwmacc_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vwmacc_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vwmacc_vx_i64m8_m:
  ID = Intrinsic::riscv_vwmacc_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i16mf4:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i16mf2:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i16m1:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i16m2:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i16m4:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i16m8:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i32mf2:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i32m1:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i32m2:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i32m4:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i32m8:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i64m1:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i64m2:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i64m4:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i64m8:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i16mf4:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i16mf2:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i16m1:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i16m2:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i16m4:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i16m8:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i32mf2:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i32m1:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i32m2:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i32m4:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i32m8:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i64m1:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i64m2:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i64m4:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i64m8:
  ID = Intrinsic::riscv_vwmaccsu;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[3]->getType()};
  break;
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vwmaccsu_vx_i64m8_m:
  ID = Intrinsic::riscv_vwmaccsu_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vwmaccu_vv_u16mf4:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u16mf2:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u16m1:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u16m2:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u16m4:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u16m8:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u32mf2:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u32m1:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u32m2:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u32m4:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u32m8:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u64m1:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u64m2:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u64m4:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u64m8:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u16mf4:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u16mf2:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u16m1:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u16m2:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u16m4:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u16m8:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u32mf2:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u32m1:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u32m2:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u32m4:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u32m8:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u64m1:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u64m2:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u64m4:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u64m8:
  ID = Intrinsic::riscv_vwmaccu;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[3]->getType()};
  break;
case RISCV::BI__builtin_rvv_vwmaccu_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vwmaccu_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vwmaccu_vx_u64m8_m:
  ID = Intrinsic::riscv_vwmaccu_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vwmaccus_vx_i16mf4:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i16mf2:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i16m1:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i16m2:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i16m4:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i16m8:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i32mf2:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i32m1:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i32m2:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i32m4:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i32m8:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i64m1:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i64m2:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i64m4:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i64m8:
  ID = Intrinsic::riscv_vwmaccus;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[3]->getType()};
  break;
case RISCV::BI__builtin_rvv_vwmaccus_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vwmaccus_vx_i64m8_m:
  ID = Intrinsic::riscv_vwmaccus_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vwmul_vv_i16mf4:
case RISCV::BI__builtin_rvv_vwmul_vv_i16mf2:
case RISCV::BI__builtin_rvv_vwmul_vv_i16m1:
case RISCV::BI__builtin_rvv_vwmul_vv_i16m2:
case RISCV::BI__builtin_rvv_vwmul_vv_i16m4:
case RISCV::BI__builtin_rvv_vwmul_vv_i16m8:
case RISCV::BI__builtin_rvv_vwmul_vv_i32mf2:
case RISCV::BI__builtin_rvv_vwmul_vv_i32m1:
case RISCV::BI__builtin_rvv_vwmul_vv_i32m2:
case RISCV::BI__builtin_rvv_vwmul_vv_i32m4:
case RISCV::BI__builtin_rvv_vwmul_vv_i32m8:
case RISCV::BI__builtin_rvv_vwmul_vv_i64m1:
case RISCV::BI__builtin_rvv_vwmul_vv_i64m2:
case RISCV::BI__builtin_rvv_vwmul_vv_i64m4:
case RISCV::BI__builtin_rvv_vwmul_vv_i64m8:
case RISCV::BI__builtin_rvv_vwmul_vx_i16mf4:
case RISCV::BI__builtin_rvv_vwmul_vx_i16mf2:
case RISCV::BI__builtin_rvv_vwmul_vx_i16m1:
case RISCV::BI__builtin_rvv_vwmul_vx_i16m2:
case RISCV::BI__builtin_rvv_vwmul_vx_i16m4:
case RISCV::BI__builtin_rvv_vwmul_vx_i16m8:
case RISCV::BI__builtin_rvv_vwmul_vx_i32mf2:
case RISCV::BI__builtin_rvv_vwmul_vx_i32m1:
case RISCV::BI__builtin_rvv_vwmul_vx_i32m2:
case RISCV::BI__builtin_rvv_vwmul_vx_i32m4:
case RISCV::BI__builtin_rvv_vwmul_vx_i32m8:
case RISCV::BI__builtin_rvv_vwmul_vx_i64m1:
case RISCV::BI__builtin_rvv_vwmul_vx_i64m2:
case RISCV::BI__builtin_rvv_vwmul_vx_i64m4:
case RISCV::BI__builtin_rvv_vwmul_vx_i64m8:
  ID = Intrinsic::riscv_vwmul;
  IntrinsicTypes = {ResultType, Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vwmul_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vwmul_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vwmul_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vwmul_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vwmul_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vwmul_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vwmul_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vwmul_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vwmul_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vwmul_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vwmul_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vwmul_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vwmul_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vwmul_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vwmul_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vwmul_vx_i64m8_m:
  ID = Intrinsic::riscv_vwmul_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vwmulsu_vv_i16mf4:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i16mf2:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i16m1:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i16m2:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i16m4:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i16m8:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i32mf2:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i32m1:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i32m2:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i32m4:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i32m8:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i64m1:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i64m2:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i64m4:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i64m8:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i16mf4:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i16mf2:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i16m1:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i16m2:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i16m4:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i16m8:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i32mf2:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i32m1:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i32m2:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i32m4:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i32m8:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i64m1:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i64m2:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i64m4:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i64m8:
  ID = Intrinsic::riscv_vwmulsu;
  IntrinsicTypes = {ResultType, Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vwmulsu_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vwmulsu_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vwmulsu_vx_i64m8_m:
  ID = Intrinsic::riscv_vwmulsu_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vwmulu_vv_u16mf4:
case RISCV::BI__builtin_rvv_vwmulu_vv_u16mf2:
case RISCV::BI__builtin_rvv_vwmulu_vv_u16m1:
case RISCV::BI__builtin_rvv_vwmulu_vv_u16m2:
case RISCV::BI__builtin_rvv_vwmulu_vv_u16m4:
case RISCV::BI__builtin_rvv_vwmulu_vv_u16m8:
case RISCV::BI__builtin_rvv_vwmulu_vv_u32mf2:
case RISCV::BI__builtin_rvv_vwmulu_vv_u32m1:
case RISCV::BI__builtin_rvv_vwmulu_vv_u32m2:
case RISCV::BI__builtin_rvv_vwmulu_vv_u32m4:
case RISCV::BI__builtin_rvv_vwmulu_vv_u32m8:
case RISCV::BI__builtin_rvv_vwmulu_vv_u64m1:
case RISCV::BI__builtin_rvv_vwmulu_vv_u64m2:
case RISCV::BI__builtin_rvv_vwmulu_vv_u64m4:
case RISCV::BI__builtin_rvv_vwmulu_vv_u64m8:
case RISCV::BI__builtin_rvv_vwmulu_vx_u16mf4:
case RISCV::BI__builtin_rvv_vwmulu_vx_u16mf2:
case RISCV::BI__builtin_rvv_vwmulu_vx_u16m1:
case RISCV::BI__builtin_rvv_vwmulu_vx_u16m2:
case RISCV::BI__builtin_rvv_vwmulu_vx_u16m4:
case RISCV::BI__builtin_rvv_vwmulu_vx_u16m8:
case RISCV::BI__builtin_rvv_vwmulu_vx_u32mf2:
case RISCV::BI__builtin_rvv_vwmulu_vx_u32m1:
case RISCV::BI__builtin_rvv_vwmulu_vx_u32m2:
case RISCV::BI__builtin_rvv_vwmulu_vx_u32m4:
case RISCV::BI__builtin_rvv_vwmulu_vx_u32m8:
case RISCV::BI__builtin_rvv_vwmulu_vx_u64m1:
case RISCV::BI__builtin_rvv_vwmulu_vx_u64m2:
case RISCV::BI__builtin_rvv_vwmulu_vx_u64m4:
case RISCV::BI__builtin_rvv_vwmulu_vx_u64m8:
  ID = Intrinsic::riscv_vwmulu;
  IntrinsicTypes = {ResultType, Ops[0]->getType(), Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vwmulu_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vwmulu_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vwmulu_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vwmulu_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vwmulu_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vwmulu_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vwmulu_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vwmulu_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vwmulu_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vwmulu_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vwmulu_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vwmulu_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vwmulu_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vwmulu_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vwmulu_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vwmulu_vx_u64m8_m:
  ID = Intrinsic::riscv_vwmulu_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vxor_vv_i8m1:
case RISCV::BI__builtin_rvv_vxor_vv_i8m2:
case RISCV::BI__builtin_rvv_vxor_vv_i8m4:
case RISCV::BI__builtin_rvv_vxor_vv_i8m8:
case RISCV::BI__builtin_rvv_vxor_vv_i8mf2:
case RISCV::BI__builtin_rvv_vxor_vv_i8mf4:
case RISCV::BI__builtin_rvv_vxor_vv_i8mf8:
case RISCV::BI__builtin_rvv_vxor_vv_i16m1:
case RISCV::BI__builtin_rvv_vxor_vv_i16m2:
case RISCV::BI__builtin_rvv_vxor_vv_i16m4:
case RISCV::BI__builtin_rvv_vxor_vv_i16m8:
case RISCV::BI__builtin_rvv_vxor_vv_i16mf2:
case RISCV::BI__builtin_rvv_vxor_vv_i16mf4:
case RISCV::BI__builtin_rvv_vxor_vv_i32m1:
case RISCV::BI__builtin_rvv_vxor_vv_i32m2:
case RISCV::BI__builtin_rvv_vxor_vv_i32m4:
case RISCV::BI__builtin_rvv_vxor_vv_i32m8:
case RISCV::BI__builtin_rvv_vxor_vv_i32mf2:
case RISCV::BI__builtin_rvv_vxor_vv_i64m1:
case RISCV::BI__builtin_rvv_vxor_vv_i64m2:
case RISCV::BI__builtin_rvv_vxor_vv_i64m4:
case RISCV::BI__builtin_rvv_vxor_vv_i64m8:
case RISCV::BI__builtin_rvv_vxor_vx_i8m1:
case RISCV::BI__builtin_rvv_vxor_vx_i8m2:
case RISCV::BI__builtin_rvv_vxor_vx_i8m4:
case RISCV::BI__builtin_rvv_vxor_vx_i8m8:
case RISCV::BI__builtin_rvv_vxor_vx_i8mf2:
case RISCV::BI__builtin_rvv_vxor_vx_i8mf4:
case RISCV::BI__builtin_rvv_vxor_vx_i8mf8:
case RISCV::BI__builtin_rvv_vxor_vx_i16m1:
case RISCV::BI__builtin_rvv_vxor_vx_i16m2:
case RISCV::BI__builtin_rvv_vxor_vx_i16m4:
case RISCV::BI__builtin_rvv_vxor_vx_i16m8:
case RISCV::BI__builtin_rvv_vxor_vx_i16mf2:
case RISCV::BI__builtin_rvv_vxor_vx_i16mf4:
case RISCV::BI__builtin_rvv_vxor_vx_i32m1:
case RISCV::BI__builtin_rvv_vxor_vx_i32m2:
case RISCV::BI__builtin_rvv_vxor_vx_i32m4:
case RISCV::BI__builtin_rvv_vxor_vx_i32m8:
case RISCV::BI__builtin_rvv_vxor_vx_i32mf2:
case RISCV::BI__builtin_rvv_vxor_vx_i64m1:
case RISCV::BI__builtin_rvv_vxor_vx_i64m2:
case RISCV::BI__builtin_rvv_vxor_vx_i64m4:
case RISCV::BI__builtin_rvv_vxor_vx_i64m8:
case RISCV::BI__builtin_rvv_vxor_vv_u8m1:
case RISCV::BI__builtin_rvv_vxor_vv_u8m2:
case RISCV::BI__builtin_rvv_vxor_vv_u8m4:
case RISCV::BI__builtin_rvv_vxor_vv_u8m8:
case RISCV::BI__builtin_rvv_vxor_vv_u8mf2:
case RISCV::BI__builtin_rvv_vxor_vv_u8mf4:
case RISCV::BI__builtin_rvv_vxor_vv_u8mf8:
case RISCV::BI__builtin_rvv_vxor_vv_u16m1:
case RISCV::BI__builtin_rvv_vxor_vv_u16m2:
case RISCV::BI__builtin_rvv_vxor_vv_u16m4:
case RISCV::BI__builtin_rvv_vxor_vv_u16m8:
case RISCV::BI__builtin_rvv_vxor_vv_u16mf2:
case RISCV::BI__builtin_rvv_vxor_vv_u16mf4:
case RISCV::BI__builtin_rvv_vxor_vv_u32m1:
case RISCV::BI__builtin_rvv_vxor_vv_u32m2:
case RISCV::BI__builtin_rvv_vxor_vv_u32m4:
case RISCV::BI__builtin_rvv_vxor_vv_u32m8:
case RISCV::BI__builtin_rvv_vxor_vv_u32mf2:
case RISCV::BI__builtin_rvv_vxor_vv_u64m1:
case RISCV::BI__builtin_rvv_vxor_vv_u64m2:
case RISCV::BI__builtin_rvv_vxor_vv_u64m4:
case RISCV::BI__builtin_rvv_vxor_vv_u64m8:
case RISCV::BI__builtin_rvv_vxor_vx_u8m1:
case RISCV::BI__builtin_rvv_vxor_vx_u8m2:
case RISCV::BI__builtin_rvv_vxor_vx_u8m4:
case RISCV::BI__builtin_rvv_vxor_vx_u8m8:
case RISCV::BI__builtin_rvv_vxor_vx_u8mf2:
case RISCV::BI__builtin_rvv_vxor_vx_u8mf4:
case RISCV::BI__builtin_rvv_vxor_vx_u8mf8:
case RISCV::BI__builtin_rvv_vxor_vx_u16m1:
case RISCV::BI__builtin_rvv_vxor_vx_u16m2:
case RISCV::BI__builtin_rvv_vxor_vx_u16m4:
case RISCV::BI__builtin_rvv_vxor_vx_u16m8:
case RISCV::BI__builtin_rvv_vxor_vx_u16mf2:
case RISCV::BI__builtin_rvv_vxor_vx_u16mf4:
case RISCV::BI__builtin_rvv_vxor_vx_u32m1:
case RISCV::BI__builtin_rvv_vxor_vx_u32m2:
case RISCV::BI__builtin_rvv_vxor_vx_u32m4:
case RISCV::BI__builtin_rvv_vxor_vx_u32m8:
case RISCV::BI__builtin_rvv_vxor_vx_u32mf2:
case RISCV::BI__builtin_rvv_vxor_vx_u64m1:
case RISCV::BI__builtin_rvv_vxor_vx_u64m2:
case RISCV::BI__builtin_rvv_vxor_vx_u64m4:
case RISCV::BI__builtin_rvv_vxor_vx_u64m8:
  ID = Intrinsic::riscv_vxor;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[2]->getType()};
  break;
case RISCV::BI__builtin_rvv_vxor_vv_i8m1_m:
case RISCV::BI__builtin_rvv_vxor_vv_i8m2_m:
case RISCV::BI__builtin_rvv_vxor_vv_i8m4_m:
case RISCV::BI__builtin_rvv_vxor_vv_i8m8_m:
case RISCV::BI__builtin_rvv_vxor_vv_i8mf2_m:
case RISCV::BI__builtin_rvv_vxor_vv_i8mf4_m:
case RISCV::BI__builtin_rvv_vxor_vv_i8mf8_m:
case RISCV::BI__builtin_rvv_vxor_vv_i16m1_m:
case RISCV::BI__builtin_rvv_vxor_vv_i16m2_m:
case RISCV::BI__builtin_rvv_vxor_vv_i16m4_m:
case RISCV::BI__builtin_rvv_vxor_vv_i16m8_m:
case RISCV::BI__builtin_rvv_vxor_vv_i16mf2_m:
case RISCV::BI__builtin_rvv_vxor_vv_i16mf4_m:
case RISCV::BI__builtin_rvv_vxor_vv_i32m1_m:
case RISCV::BI__builtin_rvv_vxor_vv_i32m2_m:
case RISCV::BI__builtin_rvv_vxor_vv_i32m4_m:
case RISCV::BI__builtin_rvv_vxor_vv_i32m8_m:
case RISCV::BI__builtin_rvv_vxor_vv_i32mf2_m:
case RISCV::BI__builtin_rvv_vxor_vv_i64m1_m:
case RISCV::BI__builtin_rvv_vxor_vv_i64m2_m:
case RISCV::BI__builtin_rvv_vxor_vv_i64m4_m:
case RISCV::BI__builtin_rvv_vxor_vv_i64m8_m:
case RISCV::BI__builtin_rvv_vxor_vx_i8m1_m:
case RISCV::BI__builtin_rvv_vxor_vx_i8m2_m:
case RISCV::BI__builtin_rvv_vxor_vx_i8m4_m:
case RISCV::BI__builtin_rvv_vxor_vx_i8m8_m:
case RISCV::BI__builtin_rvv_vxor_vx_i8mf2_m:
case RISCV::BI__builtin_rvv_vxor_vx_i8mf4_m:
case RISCV::BI__builtin_rvv_vxor_vx_i8mf8_m:
case RISCV::BI__builtin_rvv_vxor_vx_i16m1_m:
case RISCV::BI__builtin_rvv_vxor_vx_i16m2_m:
case RISCV::BI__builtin_rvv_vxor_vx_i16m4_m:
case RISCV::BI__builtin_rvv_vxor_vx_i16m8_m:
case RISCV::BI__builtin_rvv_vxor_vx_i16mf2_m:
case RISCV::BI__builtin_rvv_vxor_vx_i16mf4_m:
case RISCV::BI__builtin_rvv_vxor_vx_i32m1_m:
case RISCV::BI__builtin_rvv_vxor_vx_i32m2_m:
case RISCV::BI__builtin_rvv_vxor_vx_i32m4_m:
case RISCV::BI__builtin_rvv_vxor_vx_i32m8_m:
case RISCV::BI__builtin_rvv_vxor_vx_i32mf2_m:
case RISCV::BI__builtin_rvv_vxor_vx_i64m1_m:
case RISCV::BI__builtin_rvv_vxor_vx_i64m2_m:
case RISCV::BI__builtin_rvv_vxor_vx_i64m4_m:
case RISCV::BI__builtin_rvv_vxor_vx_i64m8_m:
case RISCV::BI__builtin_rvv_vxor_vv_u8m1_m:
case RISCV::BI__builtin_rvv_vxor_vv_u8m2_m:
case RISCV::BI__builtin_rvv_vxor_vv_u8m4_m:
case RISCV::BI__builtin_rvv_vxor_vv_u8m8_m:
case RISCV::BI__builtin_rvv_vxor_vv_u8mf2_m:
case RISCV::BI__builtin_rvv_vxor_vv_u8mf4_m:
case RISCV::BI__builtin_rvv_vxor_vv_u8mf8_m:
case RISCV::BI__builtin_rvv_vxor_vv_u16m1_m:
case RISCV::BI__builtin_rvv_vxor_vv_u16m2_m:
case RISCV::BI__builtin_rvv_vxor_vv_u16m4_m:
case RISCV::BI__builtin_rvv_vxor_vv_u16m8_m:
case RISCV::BI__builtin_rvv_vxor_vv_u16mf2_m:
case RISCV::BI__builtin_rvv_vxor_vv_u16mf4_m:
case RISCV::BI__builtin_rvv_vxor_vv_u32m1_m:
case RISCV::BI__builtin_rvv_vxor_vv_u32m2_m:
case RISCV::BI__builtin_rvv_vxor_vv_u32m4_m:
case RISCV::BI__builtin_rvv_vxor_vv_u32m8_m:
case RISCV::BI__builtin_rvv_vxor_vv_u32mf2_m:
case RISCV::BI__builtin_rvv_vxor_vv_u64m1_m:
case RISCV::BI__builtin_rvv_vxor_vv_u64m2_m:
case RISCV::BI__builtin_rvv_vxor_vv_u64m4_m:
case RISCV::BI__builtin_rvv_vxor_vv_u64m8_m:
case RISCV::BI__builtin_rvv_vxor_vx_u8m1_m:
case RISCV::BI__builtin_rvv_vxor_vx_u8m2_m:
case RISCV::BI__builtin_rvv_vxor_vx_u8m4_m:
case RISCV::BI__builtin_rvv_vxor_vx_u8m8_m:
case RISCV::BI__builtin_rvv_vxor_vx_u8mf2_m:
case RISCV::BI__builtin_rvv_vxor_vx_u8mf4_m:
case RISCV::BI__builtin_rvv_vxor_vx_u8mf8_m:
case RISCV::BI__builtin_rvv_vxor_vx_u16m1_m:
case RISCV::BI__builtin_rvv_vxor_vx_u16m2_m:
case RISCV::BI__builtin_rvv_vxor_vx_u16m4_m:
case RISCV::BI__builtin_rvv_vxor_vx_u16m8_m:
case RISCV::BI__builtin_rvv_vxor_vx_u16mf2_m:
case RISCV::BI__builtin_rvv_vxor_vx_u16mf4_m:
case RISCV::BI__builtin_rvv_vxor_vx_u32m1_m:
case RISCV::BI__builtin_rvv_vxor_vx_u32m2_m:
case RISCV::BI__builtin_rvv_vxor_vx_u32m4_m:
case RISCV::BI__builtin_rvv_vxor_vx_u32m8_m:
case RISCV::BI__builtin_rvv_vxor_vx_u32mf2_m:
case RISCV::BI__builtin_rvv_vxor_vx_u64m1_m:
case RISCV::BI__builtin_rvv_vxor_vx_u64m2_m:
case RISCV::BI__builtin_rvv_vxor_vx_u64m4_m:
case RISCV::BI__builtin_rvv_vxor_vx_u64m8_m:
  ID = Intrinsic::riscv_vxor_mask;
  IntrinsicTypes = {ResultType, Ops[2]->getType(), Ops[4]->getType()};
  break;
case RISCV::BI__builtin_rvv_vzext_vf2_u16mf4:
case RISCV::BI__builtin_rvv_vzext_vf2_u16mf2:
case RISCV::BI__builtin_rvv_vzext_vf2_u16m1:
case RISCV::BI__builtin_rvv_vzext_vf2_u16m2:
case RISCV::BI__builtin_rvv_vzext_vf2_u16m4:
case RISCV::BI__builtin_rvv_vzext_vf2_u16m8:
case RISCV::BI__builtin_rvv_vzext_vf2_u32mf2:
case RISCV::BI__builtin_rvv_vzext_vf2_u32m1:
case RISCV::BI__builtin_rvv_vzext_vf2_u32m2:
case RISCV::BI__builtin_rvv_vzext_vf2_u32m4:
case RISCV::BI__builtin_rvv_vzext_vf2_u32m8:
case RISCV::BI__builtin_rvv_vzext_vf2_u64m1:
case RISCV::BI__builtin_rvv_vzext_vf2_u64m2:
case RISCV::BI__builtin_rvv_vzext_vf2_u64m4:
case RISCV::BI__builtin_rvv_vzext_vf2_u64m8:
case RISCV::BI__builtin_rvv_vzext_vf4_u32mf2:
case RISCV::BI__builtin_rvv_vzext_vf4_u32m1:
case RISCV::BI__builtin_rvv_vzext_vf4_u32m2:
case RISCV::BI__builtin_rvv_vzext_vf4_u32m4:
case RISCV::BI__builtin_rvv_vzext_vf4_u32m8:
case RISCV::BI__builtin_rvv_vzext_vf4_u64m1:
case RISCV::BI__builtin_rvv_vzext_vf4_u64m2:
case RISCV::BI__builtin_rvv_vzext_vf4_u64m4:
case RISCV::BI__builtin_rvv_vzext_vf4_u64m8:
case RISCV::BI__builtin_rvv_vzext_vf8_u64m1:
case RISCV::BI__builtin_rvv_vzext_vf8_u64m2:
case RISCV::BI__builtin_rvv_vzext_vf8_u64m4:
case RISCV::BI__builtin_rvv_vzext_vf8_u64m8:
  ID = Intrinsic::riscv_vzext;
  IntrinsicTypes = {ResultType, Ops[0]->getType(), Ops[1]->getType()};
  break;
case RISCV::BI__builtin_rvv_vzext_vf2_u16mf4_m:
case RISCV::BI__builtin_rvv_vzext_vf2_u16mf2_m:
case RISCV::BI__builtin_rvv_vzext_vf2_u16m1_m:
case RISCV::BI__builtin_rvv_vzext_vf2_u16m2_m:
case RISCV::BI__builtin_rvv_vzext_vf2_u16m4_m:
case RISCV::BI__builtin_rvv_vzext_vf2_u16m8_m:
case RISCV::BI__builtin_rvv_vzext_vf2_u32mf2_m:
case RISCV::BI__builtin_rvv_vzext_vf2_u32m1_m:
case RISCV::BI__builtin_rvv_vzext_vf2_u32m2_m:
case RISCV::BI__builtin_rvv_vzext_vf2_u32m4_m:
case RISCV::BI__builtin_rvv_vzext_vf2_u32m8_m:
case RISCV::BI__builtin_rvv_vzext_vf2_u64m1_m:
case RISCV::BI__builtin_rvv_vzext_vf2_u64m2_m:
case RISCV::BI__builtin_rvv_vzext_vf2_u64m4_m:
case RISCV::BI__builtin_rvv_vzext_vf2_u64m8_m:
case RISCV::BI__builtin_rvv_vzext_vf4_u32mf2_m:
case RISCV::BI__builtin_rvv_vzext_vf4_u32m1_m:
case RISCV::BI__builtin_rvv_vzext_vf4_u32m2_m:
case RISCV::BI__builtin_rvv_vzext_vf4_u32m4_m:
case RISCV::BI__builtin_rvv_vzext_vf4_u32m8_m:
case RISCV::BI__builtin_rvv_vzext_vf4_u64m1_m:
case RISCV::BI__builtin_rvv_vzext_vf4_u64m2_m:
case RISCV::BI__builtin_rvv_vzext_vf4_u64m4_m:
case RISCV::BI__builtin_rvv_vzext_vf4_u64m8_m:
case RISCV::BI__builtin_rvv_vzext_vf8_u64m1_m:
case RISCV::BI__builtin_rvv_vzext_vf8_u64m2_m:
case RISCV::BI__builtin_rvv_vzext_vf8_u64m4_m:
case RISCV::BI__builtin_rvv_vzext_vf8_u64m8_m:
  ID = Intrinsic::riscv_vzext_mask;
  IntrinsicTypes = {ResultType, Ops[1]->getType(), Ops[3]->getType()};
  break;

