# Projeto Final - Arquitetura e Organização de Computadores (AOC)

**Universidade Federal de Roraima**  
**Departamento de Ciência da Computação**  
**Disciplina:** Arquitetura e Organização de Computadores  

**Autores:**  
- Lucas Gabriel Rocha Constancio 
- Yan Dos Santos Teixeira
---

## Descrição do Projeto

Este projeto consiste na implementação em **VHDL** de um **processador RISC de 8 bits**, semelhante à arquitetura MIPS, desenvolvido como trabalho final para a disciplina de Arquitetura e Organização de Computadores.

---

## Instruções Suportadas

O processador implementado suporta as seguintes instruções:

- `LOAD` – Carregar dado na memória
- `STORE` – Armazenar dado na memória
- `ADD` – Soma
- `SUB` – Subtração
- `BEQ` – Salto condicional (branch if equal)
- `JUMP` – Salto incondicional
- `AND` – Operação lógica AND
- `OR` – Operação lógica OR

---

## Organização do Repositório

- `Componentes`: Arquivos VHDL com os componentes do processador.
- `Testes`: Arquivos de simulação (waveforms e testbench).
- `Diagramas e Datapath`: Diagramas e documentação complementar do datapath e unidade de controle.
- `Register transfer level (RTL)`: Imagem RTL dos componentes.
- `Relatório`: Relatório do projeto.

---

## IDE e Ferramentas Utilizadas

- **Intel Quartus Prime** – Ambiente de desenvolvimento utilizado para edição, compilação, simulação e síntese dos arquivos VHDL.

---

