module local_vmode_sub (input in);
endmodule

// Local Variables:
// mode: Verilog
// End:
