# 3. Case Study: 1Mbit SRAM with 30V Mixed Logic

## 3.1 製品背景
本ケーススタディは、2000年代初頭に開発された**アクティブ型 (aTFT) カラーパネル向けLCDドライバーIC**を対象とする。  
本製品は、パネル駆動用の**30V高耐圧トランジスタ**と、ロジック制御用の**3.3V CMOSロジック**を同一チップ上に集積した「30V Mixed Logic」構成であった。  

カラーパネル化に伴う画素数増加に対応するため、内部に**大規模な1Mbit SRAMマクロ**を内蔵し、フレームバッファやラインメモリをオンチップ化した。これによりタイミング制御や信号処理の高速化を実現することが狙いであった。  

ただし市場環境は厳しく、Samsungの本格参入によってLCDドライバー市場は急速にコスト競争が激化していた。このため、技術的な不安定性を認識しつつも、メーカーは**より安価な0.25µmプロセスを採用せざるを得なかった**。技術的に安定した0.18µmは存在していたが、STI・CMP・OPC必須化によるマスクコストや製造コストが高く、採用は困難であった。  

---

## 3.2 不具合現象
量産段階で、1Mbit SRAMマクロに**ランダムビット不良**が顕在化した。  
具体的には、製品テストでアドレス依存性のないランダムなセル不良が検出され、**単一ビットの不良がチップ全体の不良に直結**した。  

なお、当時の**組込みSRAMマクロ**には冗長回路（リダンダンシー）を備えないのが一般的であり、本製品も例外ではなかった。スタンドアロンメモリ製品のようにレーザーリペアで救済する手段は存在せず、このことが不良の深刻さを増幅した。  

---

## 3.3 開発制約
この不具合に十分な対策が講じられなかった背景には、次のような制約があった。  

- **プロセスリソース不足**  
  0.25µmは既に「レガシープロセス」と見なされ、ファウンドリやIDMの開発リソースは0.18µm以降に集中していた。そのため、0.25µm特有の課題に対する追加検証や工程改善のリソースが不足していた。  

- **設計文化の制約**  
  組込みSRAMマクロは「冗長を入れない」設計文化が一般的であり、歩留まり改善はプロセス条件でカバーする前提だった。設計段階での救済策を導入する余地がそもそも限られていた。  

- **開発スケジュールの制約**  
  カラーパネル普及のタイミングに合わせた市場投入が求められ、短納期開発が強制された。その結果、工程最適化や信頼性試験に十分な時間を割けなかった。  

---

## 3.4 物理的原因
詳細解析の結果、ランダムビット不良の直接原因は**Tiサリサイド形成における局所的な高抵抗スポット**であった。  

- **Halo Boronの吸収**  
  短チャネル効果を抑えるためのHalo Boronが、サイドウォール直下でTiに取り込まれた。  

- **相転移阻害**  
  TiSi₂は高抵抗相(C49)から低抵抗相(C54)へ転移する必要があるが、局所的なB存在により転移が阻害され、**高抵抗のC49相が残存**した。  

- **ランダム性の本質**  
  この現象は不純物分布や微細なプロセス変動に依存して発生したため、**製品間で異なるランダム不良**として現れた。  

因果関係をまとめると、  
**Halo Boron吸収 → Tiサリサイド相転移不全 → 局所高抵抗スポット形成 → SRAMセル不良**  
というメカニズムである。  

---

## 3.5 本事例の意義
本事例は、以下の点で教育的に重要である。  

- **設計要因とプロセス要因の複合不良**  
  冗長回路不在という設計慣行と、Tiサリサイドの不安定性というプロセス課題が重なり、致命的不良を引き起こした。  

- **レガシーノード再利用のリスク**  
  技術的に不安定であることを理解しながらも、市場・コスト要因から0.25µmを選択せざるを得なかった。この構造は、**経済性と技術安定性のトレードオフ**を象徴している。  

- **「偶発不良」の深刻さ**  
  ランダム不良は設計段階では予見しにくく、リソース不足の状況では対策が難しい。これは**設計レビューやPDK更新の限界**を示す典型的な歴史的事例である。  
