digraph "CFG for '_Z6matAddPiS_S_' function" {
	label="CFG for '_Z6matAddPiS_S_' function";

	Node0x4973980 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%3:\l  %4 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %5 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %6 = getelementptr i8, i8 addrspace(4)* %4, i64 4\l  %7 = bitcast i8 addrspace(4)* %6 to i16 addrspace(4)*\l  %8 = load i16, i16 addrspace(4)* %7, align 4, !range !4, !invariant.load !5\l  %9 = zext i16 %8 to i32\l  %10 = getelementptr inbounds i8, i8 addrspace(4)* %4, i64 12\l  %11 = bitcast i8 addrspace(4)* %10 to i32 addrspace(4)*\l  %12 = load i32, i32 addrspace(4)* %11, align 4, !tbaa !6\l  %13 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %14 = getelementptr i8, i8 addrspace(4)* %4, i64 6\l  %15 = bitcast i8 addrspace(4)* %14 to i16 addrspace(4)*\l  %16 = load i16, i16 addrspace(4)* %15, align 2, !range !4, !invariant.load !5\l  %17 = zext i16 %16 to i32\l  %18 = getelementptr inbounds i8, i8 addrspace(4)* %4, i64 16\l  %19 = bitcast i8 addrspace(4)* %18 to i32 addrspace(4)*\l  %20 = load i32, i32 addrspace(4)* %19, align 8, !tbaa !15\l  %21 = mul nuw nsw i32 %17, %9\l  %22 = tail call i32 @llvm.amdgcn.workgroup.id.z()\l  %23 = getelementptr i8, i8 addrspace(4)* %4, i64 8\l  %24 = bitcast i8 addrspace(4)* %23 to i16 addrspace(4)*\l  %25 = load i16, i16 addrspace(4)* %24, align 4, !range !4, !invariant.load !5\l  %26 = zext i16 %25 to i32\l  %27 = udiv i32 %20, %17\l  %28 = mul i32 %27, %17\l  %29 = icmp ugt i32 %20, %28\l  %30 = zext i1 %29 to i32\l  %31 = add i32 %27, %30\l  %32 = udiv i32 %12, %9\l  %33 = mul i32 %32, %9\l  %34 = icmp ugt i32 %12, %33\l  %35 = zext i1 %34 to i32\l  %36 = add i32 %32, %35\l  %37 = mul i32 %31, %22\l  %38 = tail call i32 @llvm.amdgcn.workitem.id.z(), !range !16\l  %39 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !16\l  %40 = mul nuw nsw i32 %39, %9\l  %41 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !16\l  %42 = add i32 %37, %13\l  %43 = mul i32 %42, %36\l  %44 = add i32 %43, %5\l  %45 = mul i32 %44, %26\l  %46 = add i32 %45, %38\l  %47 = mul i32 %21, %46\l  %48 = add nuw nsw i32 %40, %41\l  %49 = add i32 %48, %47\l  %50 = sext i32 %49 to i64\l  %51 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %50\l  %52 = load i32, i32 addrspace(1)* %51, align 4, !tbaa !17, !amdgpu.noclobber\l... !5\l  %53 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %50\l  %54 = load i32, i32 addrspace(1)* %53, align 4, !tbaa !17, !amdgpu.noclobber\l... !5\l  %55 = add nsw i32 %54, %52\l  %56 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %50\l  store i32 %55, i32 addrspace(1)* %56, align 4, !tbaa !17\l  ret void\l}"];
}
