---
title: 'Final de Arquitectura de Computadoras'
publishDate: 2025-02-06
description: 'Material para el final de arquitectura de Computadoras UNLP'
heroImage: { src: './thumbnail.jpg', color: '#37B4E3' }
tags: 
    - certificacion
language: 'Spanish'
category: certificacion
---

# Clases

Link de donde me mire todas las clases [Drive](https://drive.google.com/drive/folders/1xNWfH0CDXUGWf-5Ul0EFcQn47hbeB1sL)

## Clase 1 y 2 Subrutinas

- [Clase 1 Subrutinas](https://drive.google.com/file/d/183v4LEjKWQxPJM05hJLrN3OkRlwL02Lh/view?usp=sharing)
- [Clase 2 Subrutinas](https://drive.google.com/file/d/1GSLI5encA4WBF0caLYn-W8uuvWz7DD1N/view?usp=sharing)

### Clase 1 Pasaje de Parametros

<details><summary>Subrutinas</summary>

![image](https://github.com/user-attachments/assets/1799e09c-d06c-4650-9a22-f8fc19dcf50a)
![image](https://github.com/user-attachments/assets/7503758a-0b59-4916-90e3-6b452f410d73)
</details>

<details><summary>Pasaje de par谩metros a subrutinas</summary>

![image](https://github.com/user-attachments/assets/f3793408-5107-4696-8dae-9e8bfb64f94a)
![image](https://github.com/user-attachments/assets/ca6619f1-c536-4c25-acd0-23c49c2c8a71)
![image](https://github.com/user-attachments/assets/c70deab6-df4a-4c4d-909c-77cb7d7e106d)
</details>

<details><summary>驴D贸nde se pasan los par谩metros?</summary>

![image](https://github.com/user-attachments/assets/36907403-3668-41d9-8df8-f125c5c20764)
![image](https://github.com/user-attachments/assets/fb1164d7-d1aa-4ffa-93a2-9f969826d262)
</details>

<details><summary>Funcionamiento de la Pila</summary>

![image](https://github.com/user-attachments/assets/8a744875-f2d2-4b7c-b03c-1396d0101840)
</details>

<details><summary>Operaciones de apilas/desapilar</summary>

![image](https://github.com/user-attachments/assets/e856a3ba-af50-477c-af2a-814eb480b6ca)
![image](https://github.com/user-attachments/assets/db6962b8-7679-46d6-b15b-334971560a84)
![image](https://github.com/user-attachments/assets/09e1339f-95c0-4159-a4ea-fcb19880f23d)
![image](https://github.com/user-attachments/assets/219f2717-372c-4864-b7e0-adddc59c0549)
![image](https://github.com/user-attachments/assets/ab6a30d9-ea3f-4781-8e79-04763d86742f)
</details>

<details><summary>Llamada al procedimiento y pasaje de par谩metros por pila</summary>

![image](https://github.com/user-attachments/assets/e907c2c6-6800-4501-b7c5-4603ceba1f87)
![image](https://github.com/user-attachments/assets/0938db42-f32d-4cf5-aa8d-5b22999e1d45)
![image](https://github.com/user-attachments/assets/90d68170-cf68-42f5-a09d-261a77529a29)
</details>

---

## Clase 3 Interrupciones

- [Clase 3 Interrupciones](https://drive.google.com/file/d/1GSLI5encA4WBF0caLYn-W8uuvWz7DD1N/view?usp=sharing)

## Clase 4 y 5 ES

- [Clase 4](https://drive.google.com/file/d/1ldWAxzR_vgMQoapMfn910WXMGsTgeVVg/view?usp=sharing)
- [Clase 5]()

---

Esto ya es lo ultimo para el final (Me queda este y el de concurrente y termino el Analista Programador Universitario). A meterle!!!

<div align="center">
<img src="https://media3.giphy.com/media/v1.Y2lkPTc5MGI3NjExcjNiaTd1aDU3OW53ejhtaXk5dzM0bGpocHcwM2t1Z29jcndxN3BhNyZlcD12MV9pbnRlcm5hbF9naWZfYnlfaWQmY3Q9Zw/xT1XGVp95GDPgFYmUE/giphy.gif">

</div>

## Parametros e Interrupciones

> @carolina

<details><summary><b>1) Que m茅todos como pasaje de parametros podemos utilizar en una computadora?</b></summary>

**Via registros:**

Para pasar los parametros se usan los registros del procesador. Su principal limitaci贸n son los registros disponibles, es importante documentar cuales son los registros que estamos usando para evitar conflictos

**Via Memoria**

Los parametros se almacenan en un area difinida en la memoria RAM, es util cuando se deben pasar grandes cantidades de datos, pero es dificil de estandarizar. 

**Via PILA/STACK**

Los parametros se colocan en la pila. Es el metodo mas utilizado, no depende ni de la memoria ni de los registros, hay que saber bien como utilizarlo ya que la pila es usada tanto por el sistema como por los programas del usuario.

> Tambien puede tocar la siguiente pregunta: **Explique los m茅todos de pasaje de argumentos a procedimientos o funciones.**

</details>

>  Pista: Son 3 か

---

<details><summary><b>2) Explique caracter铆sticas y tratamiento de interrupciones m煤ltiples.</b></summary>

Las interrupciones multiples es cuando se reciben varias interrupciones al mismo tiempo. Son 3 caracteristicas

**Prioridad de interrupciones:**

Las interrupciones suelen tener una prioridad. Esto permite que el sistema decidir cual interrupcion debe manejar primero en caso de que ocurran multiples interrupciones.

**Mascara de Interrupciones**:

Algunos sistemas permiten desactivar temporalmente interrupciones (GENERALMENTE LAS DE MENOR PRIORIDAD) Utilizando las mascaras de interrupciones, esto ayuda a que las interrupciones de mayor prioridad no sean interrumpidad con las de mayor prioridad.

Gerarquia de interrupciones: Enmascarables y no Enmascarables, Enmascarables pueden ser ignoradas (de baja prioridad) y las no Enmascarables no se pueden ignorar y son de alta prioridad

**Nivel de anidaci贸n:**

El sistema debe ser capa de manejar nivel de anidaci贸n. Si esta atendiendo una interrupcion y ocurre otra de mayor prioridad la interrupcion actual se suspende temporalmente, el sistema atiende la nueva interrupcion y al finalizar regresan para continuar con la interrupcion inicial.

- Tratamiento: Se puede atender una interrupcion e inhabilitar a las demas con el uso de mascaras de interrupciones, de esta manera las interrupciones se maneja de forma secuencial. (Esto no me quedo claro )
- Tambien Es posible asignar prioridades a las interrupciones. Dependiendo del nivel de prioridad el sistema debe respetar su atenci贸n.
- Si se esta manejado una interrupcion de menor prioridad y llega una de mayor prioridad se debe atender primero la de mayor prioridad. Una vez finalizada el procesador retoma la atenci贸n de la interrupcion previa.

</details>

>  Pista: PMN か

---

<details><summary><b>3) Describir el mecanismo de interrupciones</b></summary>


- 1) **Generar la interrupci贸n**: Un disposito del sistema detecta un evento que requiere atenci贸n, por lo que se genera una se帽al de interrupci贸n.
- 2) **Interrupcion del procesador**: Cuando se genera una interrupci贸n, el procesador suspende temporalmente su ejecuci贸n
- 3) **Guardado de contexto**: Antes de manejar la interrupci贸n el procesador guarda el estado actual del programa en ejecuci贸n, el contador de programa, registros y otros datos relevantes.
- 4) **Rutina de manejo de interrupciones**: El controlador de interrupciones (PIC) determina cual es la interrupci贸n y proporciona un puntero al procesador para buscar en la tabla de vectores la direcci贸n en donde se encuentra la rutina de la interrupci贸n.
- 5) **Ejecuci贸n de la rutina de manejo**: El procesador comienza a ejecutar la rutina de manejo de interrupcion que corresponde, una vez finalizada la rutina el control es devuelto al punto del programa en donde se detuvo inicialmente.
- 6) **Restauraci贸n del estado/contexto**: Despues de que se maneja la interrupci贸n el procesador restaura el estado previo/guardado (Los registros y la direcci贸n del programa (PC)), permitiendo que el programa restaure su estado original/inicial antes de que ocurra la interrupci贸n.
- 7) **Continuaci贸n de la ejecuci贸n**: Con el contexto restaurado, el programa original continuo su ejecuci贸n en el punto en donde se interrumpio

</details>

>  Pista: Son 7, Pensa en un pseudocodigo gestionando una interrupci贸n de principio a fin か

---

<details><summary><b>4) Describa como se realiza el reconocimiento de interrupciones vectorizadas mediante el pic.</b></summary>

- Se genera una interrupci贸n de un dispositivo externo o una se帽al de sofware, el pic recibe esa interrupci贸n y la clasifica segun la prioridad que tenga, le avisa al procesador/CPU que hay una interrupci贸n que tiene que se atendida, por la linea (IntR).
- La CPU al finalizar la instrucci贸n actual, responde al PIC que acepta la interrupci贸n por la linea (INTA), Solicitando el puntero para acceder a la tabla de vectores. 
- El PIC le manda al puntero que corresponde a esa interrupci贸n y la CPU lo usa para acceder a la tabla de interrupciones que tiene la direcci贸n donde se encuentra la rutina de servicio de esa interrupci贸n.
- La CPU guarda su contexto actual (Contador de programa, registros, etc). Ejecuta la rutina del manejo de la interrupci贸n y una vez finalizada, se le manda un se帽al al PIC de fin de interrupci贸n (EOI) el PIC actualiza sus registros y puede anteder otras interrupciones.
- La CPU restaura el contexto previo que tenia antes de anteder a la interrupcion y continua la ejecuci贸n

</details>

>  Pista: Es como una interrupci贸n normal pero especificando los componentes か

---

<details><summary><b>5) Cual son las diferencias entre la terminaci贸n de una subrutina y un gestor de interrupciones?</b></summary>

1) **Formas de finalizaci贸n**
- **Subritina**: finalizan con la instrucci贸n de retorno RET
- **Gestor de interrupciones**: Finaliza con la instrucci贸n IRET

2) **Contexto de finalizaci贸n:**
- **Subrutina**: El contexto (Direcci贸n de retorno, en algunos casos registros). Es gestionado por el programador y almacenado en la pila antes de la llamada a la subrutina. Al finalizar Se restaura manualmente desde la pila para volver al programa principal.
- **Gesti贸n de interrupciones:** El contexto completo del programa interrumpido (contador del programa, registros, etc) es automaticamente guardado y restaurado por el hardware al inicio y al final del gestor de interrupciones respectivamente.

3) **Continuaci贸n del flujo de la interrupci贸n:**
- **Subrutina**: Al retornar el programa principal continua su ejecuci贸n en la linea posterior a la instrucci贸n de llamada.
- **El gestor de interrupciones**: Una vez restaurado el contexto, la CPU reanuda automaticamente la ejecuci贸n del programa interrumpido desde el punto exacto en donde ocurrio la interrupci贸n.

</details>

>  Pista: FCC か

---


<details><summary><b>6) Esquematice y describa la estructura interna de un PIC.</b></summary>

<div style="width: 50%;" align="center">

![image](https://github.com/user-attachments/assets/3dadd7b0-cbb4-485b-ba64-dff871d13c32)
</div>
Estructura interna del PIC: El pic esta compuesto por un conjunto de registros.

- EOI: Fin de interrupci贸n
- IMR: Mascara de interrupciones, Permite habilitar o deshabilitar ciertas interrupciones
- IRR: Petici贸n de interrupci贸n, identifica que interrupci贸n tiene una solicitud de petici贸n para ser antendida.
- ISR: Interrupci贸n de servicio, indica cual es la interrupci贸n que esta siendo atendida.
- INT0..INT7: Registros relacionados con el vector de interrupciones

</details>

>  Pista: 1 Finaliza, 3 son para la gestion de interrupciones y 8 para la configuraci贸n か

---

## Tema Segmentaci贸n de Cause

![segmentaci贸n](https://www.researchgate.net/profile/Leandro-Zambrano/publication/347483834/figure/fig5/AS:970292671291393@1608347208263/Comportamiento-en-el-tiempo-del-patron-segmentacion-de-cauce.ppm)

<details><summary><b>1) A que se entiende por segmentaci贸n de cause (pipeline)</b></summary>

Es la forma de organizar el hardware de la CPU para realizar mas de una operacion al mismo tiempo. Divide el proceso de ejecuci贸n de las instrucciones en etapas, permitiendo que se ejecuten de manera simultanea.

</details>

---

<details><summary><b>2) Cual es el rendimiento de segmentaci贸n de cause</b></summary>

El rendimiento es la mejora de eficiencia del procesador al ejecutar varias interrupciones al mismo tiempo, dividiendo el proceso en varias etapas. Cada etapa trabaja en una parte diferente de una instrucci贸n, lo que permite que varias instrucci贸n se ejecuten de manera concurrente. Esto reduce el nro de ciclos de reloj necesarios para ejecutar instrucciones y aumentar el rendimiento.

> Dudas con el ciclo del reloj

Sin enbargo existen riesgos como la dependencia de datos o saltos condicionales que pueden interrumpir el flujo y reducir la eficiencia. El rendimiento mejora cuando el procesador maneja bien estos riesgos, pudiendo manejar mas interrupciones en menos tiempo.

> Se podria consultar

</details>

>  Pista: Acordate de decir los pros y los contras か

---

<details><summary><b>3) Describa el problema y posibles soluciones ante el riego por transferencia de control de programa</b></summary>

**Problema**: Los riesgos por transferencia de control ocurren cuando el flujo del programa se ve alterado por las instrucciones de salto (Condicionales o incondicionales). Esto genera insertidumbre sobre que instrucci贸n se tiene que seguir. Si ya se cargaron instrucciones incorrectas, debe descartarse lo que causa desperdicios de ciclos y penalizaci贸n de rendimiento, **Posibles soluciones:**

### **Tecnicas de Software**

**Salto retardado:** En la tecnica del salto retardado, el compilador reorganiza las instrucciones para que siempre alla algo que ejecutar despues del salto. Si no es posible agrega la instrucci贸n NOP

### **Tecnicas de hardware**

**Detenci贸n del cause:** Cuando se encuentra una interrupci贸n de salto el procesador detiene temporalmente la ejecuci贸n hasta que se resuelva si se toma o no el salto. Esto evita que se ejecuten instrucciones incorrectas pero genera un retraso en el flujo de instrucciones

**Adelantar la resoluci贸n de los saltos a la etapa de codificaci贸n**. En la etapa de codificaci贸n se identifica si la instrucci贸n corresponde a un salto, la condici贸n del salto se evalua mediante un restador y la direcci贸n de destino de salto se calcula usando un sumador. Esto se debe a la toma de desiciones sobre el flujo de ejecuci贸n.

**Predicci贸n de salto:** El procesador intenta predecir si el salto sera tomado o no, para seguir ejecutando instrucciones mientras se confirma la condici贸n del salto. Hay dos tipos de predicciones, estan las estaticas y las dinamicas
- **Estaticas:** La predicci贸n es fija, por ejemplo siempre se decide si se toman los saltos o no se toman
- **Dinamica:** Se basa en el historial de ejecuciones anteriores de la misma instrucci贸n de salto. Ejemplo: Tambla de historias de salto o buffer de destino (Branch Target Buffer)

</details>

>  Pista: Tenemos 2 tecnicas y en una de ellas tenemos 3 soluciones (DAP) か

---

<details><summary><b>4) Ventajas de la segmentaci贸n de Cause</b></summary>

- 1) **Mejora el rendimiento:** La ejecuci贸n en paralelo acelera la velocidad de la ejecuci贸n de las instrucciones.
- 2) **Aprovechamiento de recurso:** mientras una unidad de ejecuci贸n realiza una operaci贸n, las etapas anteriores y posteriores pueden estar ocupadas con otras instrucciones, permitiendo un uso mas completo de las unidades funcionales.
- 3) **Mayor paralelismo:** Como varias instrucciones se ejecutan al mismo tiempo, la segmentaci贸n de Causa aumenta el nivel de paralelismo a nivel de instrucciones en el procesador.
- 4) **Reducci贸n del ciclo de reloj por instrucci贸n:** Reduce el tiempo necesario para ejecutar una instrucci贸n completa al dividirla en etapas mas peque帽as.
- 5) **Mejora de la predicci贸n de salto:** Tecnica que usa el procesador para anticipar si una instrucci贸n de salto condicional se va a tomar o no, antes de que se evalue dicha condici贸n. Esto ayuda a que el procesador siga trabajando sin detenerse mientras espera esa respuesta, evitante retrasos en el flujo de ejecuci贸n del programa.

</details>

>  Pista: Son 5 MAMRM か

---

<details><summary><b>5) Cuanto mejora el rendimiento de la segmentaci贸n de cause de interrupciones</b></summary>

</details>

> Pregunta CAPSIOSA | Sin responder

---

<details><summary><b>6) Describa la dependencia de datos que puede afectar un cause segmentado</b></summary>

1) **RAW:** Una instrucci贸n necesita leer que aun no ha sido escrita por una instrucci贸n.
2) **WAW:** Dos instrucciones intantan escribir en el mismo lugar, pero deben hacerlo en orden distintos.
3) **WAR:** Una instrucci贸n quiere escribir en un dato que otra esta leyendo.

</details>

>  Pista: Son 3 de 3 letras か

---

<details><summary><b>7) Describa 3 motivos de retardo de cause en la segmentaci贸n de cause</b></summary>

- 1) **Dependencia de datos:** Cuando una instrucci贸n depende del resultado de la instrucci贸n anterior que todavia no ha completado su etapa de ejecuci贸n. Tipos: RAW, WAW, WAR 
- 2) **Dependencias Estructurales:** Cuando dos o mas instrucciones compiten por el mismo recurso en una etapa especifica del cause.
- 3) **Dependencia de Control (Saltos):** Ocurre cuando hay instrucciones de salto y el procesador no sabe que instrucci贸n ejecutar hasta que no termina de evaluar la condici贸n de salto. Esto podria insterrumpir el flujo del cause porque el procesador debe esperar el resultado de la condici贸n para poder seguir.

</details>

>  Pista: Son 3 DEC か

---

7.2) 驴Que retardo produce cada una?

> NO SABEMOS QUE RETARDO EN CUANTO A TIMPO | SIN CONTESTAR

---

## Taxonomia Flynn

![TaxonomiaFlynn](https://www.filosofias.es/wiki/lib/exe/fetch.php/a2/2/flynns-taxonomy-of-computer-architectures.png)

---

<details><summary><b>1) Describa las 4 variantes de arquitectura de la Taxonomia Flynn</b></summary>

Las 4 principales variantes de taxonomia flynn son:

- 1) **SISD** (Single Instruction Single Data): Una sola unidad de procesamiento que ejecuta una secuencia de instrucciones que opera sobre un unico conjunto de datos en cada ciclo de reloj
- 2) **SIMD** (Single Instruction Multiple Data) Una unica instrucci贸n se aplica simultaneamente a multiples conjuntos de datos. Esto permite que varias unidades de procesamiento ejecutan la misma operaci贸n en paralelo sobre diferentes datos al mismo tiempo.
- 3) **MISD** (Multiple Instruction Single Data): Multiples secuencias de instrucciones se ejecutan en paralelo en un solo conjunto de datos.
- 4) **MIMD** (Multiple Instruction Multiple Data): Multiples unidades de procesamientos que ejecutan diferentes instrucciones sobre diferentes conjuntos de datos al mismo tiempo.

</details>

---

<details><summary><b>2) Describa las caracter铆sticas que diferencian un SMP con respecto a los Clusters/ Compare los sistemas SMP y Clusters</b></summary>

**Los SMP** se caracterizan por su arquitectura de **memoria compartida**, donde multiples procesadores comparten el mismo espacio de memoria y recursos, esto permite que todos los procesadores accedan a la memoria y a los recursos de manera igualitaria, la comunicaci贸n entre los procesadores es directa a traves de la memoria compartida, facilitando el intercambio de datos. **La ventajas** de los SMP es que son mas faciles de configurar, necesitan menos espacio fisico, necesitan menos energia y son plataformas estables y bien establecidas.

![SMP](https://iesbidaju.wordpress.com/wp-content/uploads/2016/05/smp_01.gif)

**Los Cluster** estan compuestos por **nodos independietes** interconectados por una red, cada uno tiene su memoria y recurso, la comunicaci贸n se comunica mediante la red lo que puede generar latencia. Los Cluster ofrecen escalabilidad horizontal al permitir a帽adir mas nodos para aumentar la capacidad de procesamiento.

![Clusters](https://adictosaltrabajo.com/wp-content/uploads/tutorial-data/MySQLCluster/MySQLCluster_img1.png)

</details>

---

<details><summary><b>3) Que son los MIMD de la taxonomia Flynn</b></summary>

**MIMD:** Multiples unidades de procesamientos que ejecutan diferentes instrucciones sobre diferentes conjuntos de datos al mismo tiempo. FIN

</details>

---

## Procesadores super escalares y Super segmentado


<details><summary><b>1) Que caracteristicas tienen los procesadores superEscalares</b></summary>

- **1. Captaci贸n simult谩nea de m煤ltiples instrucciones**: Se buscan varias instrucciones al mismo tiempo para mejorar el rendimiento mediante el paralelismo. 
- **2. Gesti贸n de dependencias de datos:** Se usan t茅cnicas como el renombre de registros para evitar conflictos entre instrucciones que dependen de resultados previos. 
- **3. Ejecuci贸n paralela de m煤ltiples instrucciones:** Se inician m煤ltiples instrucciones a la vez, usando diferentes unidades funcionales para ejecutarlas simult谩neamente.
- **4. Recursos adecuados para ejecuci贸n en paralelo:** Tienen m煤ltiples unidades de ejecuci贸n, para manejar m煤ltiples instrucciones en paralelo. 
- **5. Entrega de resultados en orden:** Aunque las instrucciones se ejecutan fuera de orden, los resultados se entregan en el orden correcto para mantener la coherencia del programa.

</details>

>  Pista: Son 5 CGERE か

---

<details><summary><b>2) Compare las politicas de emisi贸n de instrucciones</b></summary>

Pol铆ticas:

- **1. Emisi贸n y finalizaci贸n en orden**: Las instrucciones se emiten y ejecutan en el mismo orden en que aparecen en el programa. Si una instrucci贸n no puede ejecutarse porque espera un operando, el procesador se detiene hasta que pueda continuar. 
- **2. Emisi贸n en orden y finalizaci贸n desordenado:** Las instrucciones se emiten en el mismo orden en que aparecen en el programa, pero pueden ejecutarse en cualquier orden si no tienen dependencias entre s铆. Si una instrucci贸n no puede ejecutarse a煤n, el procesador busca otras instrucciones posteriores que s铆 puedan ejecutarse antes, optimizando el uso de los recursos.
- **3. Emisi贸n y Ejecuci贸n desordenada:** El procesador puede emitir y ejecutar instrucciones en cualquier orden, garantizando que el resultado final sea el mismo que en una ejecuci贸n secuencial. Para evitar los problemas de dependencias, se usa la t茅cnica de renombre de registros que evitar los conflictos con los registros intermedios.

</details>

---

<details><summary><b>3) Elegir una de las 3 politicas emisi贸n/finalizaci贸n y justifique su elecci贸n.</b></summary>

ACA ELEGI UNA DE LAS 3 QUE MAS TE CONVENGA Y JUSTIFICALA (CHAT GPT :v )

</details>

---

<details><summary><b>4) De que depende el paralelismo de una maquina super escalar</b></summary>

</details>

---


<details><summary><b>5) Cual es el objetivo de usar la tecnica de renombre de registros en un procesador super escalar</b></summary>

</details>

---

<details><summary><b>6) Que es el paralelismo y de que depende el paralelismo de una maquina</b></summary>

</details>

---

## Memoria

<details><summary><b>1) Por que funciona un sistema de memoria basado en la jerarquia.</b></summary>

</details>

---

<details><summary><b>2) Analice las politicas de escritura desde el punto de vista de la coerencia de datos</b></summary>

</details>

---

<details><summary><b>3) Analice cuales son las ventajas y desventajas de tener varios niveles de cache</b></summary>

</details>

---

<details><summary><b>4) Compare la correspondencia entre la memoria principal y la memoria cache.</b></summary>

</details>

---


<details><summary><b>5) Describe las funciones de correspondencia entre la cache y la memoria principal</b></summary>

</details>

---

<details><summary><b>6) Cuales son los elementos a tener en cuenta en el dise帽o de una memoria cache</b></summary>

</details>

---

<details><summary><b>7) Si se pretende el tiempo de acceso mediante la memoria cache sobre que parametro sera necesario trabajar y que propone como medidas para hacerlo.</b></summary>


</details>

---

## Modulo de E/S y DMA

<details><summary><b>1) Como es la estructura de un modulo de entrada y salida, esquematice y describa</b></summary>

</details>

---

<details><summary><b>2) La coerencia de un sistema jerarquico se ve afectado por el uso del DMA</b></summary>

</details>

---

<details><summary><b>3) Describa las caracteristicas funcionales del acceso directo a memoria</b></summary>

</details>

---

<details><summary><b>4) Describa el funcionamiento de gestion de entrada y salida programada con espera de respuesta</b></summary>

</details>

---

<details><summary><b>5) Desarrolle el funcionamiento del DMA y a los usos que de el se hacen.</b></summary>

</details>

---

## Buses

<details><summary><b>1) Que elementos caracteristicos describen un bus</b></summary>

**1) Tipos de buses**
- **Dedicado:** El bus esta permanentemente asignado a una funci贸n o a un subconjunto especifico de componentes dentro del sistemas.
- **Multiplexado:** Utiliza las mismas lineas de comunicaci贸n para diferentes funciones o componentes en diferentes momentos

**2) Metodo de arbitraje**

- **Centralizado:** Un dispositivo o unidad de control se encarga de gestionar el acceso al buss, asignado el tiempo de uso a cada componente
- **Distribuido:** Cada modulo o componente tiene su propia logica para acceder al buss y los modulos colaboran para compartir los recursos

**3) Temporizaci贸n**
- **Sincronica:** El funcionamiento del bus esta cordinado por un reloj y todos los elementos del bus dependen de este.
- **Asincronica:** Los eventos del buss no dependen de un reloj central sino que son impulsadas por eventos previos y se帽ales de control

**4) Anchura de buss**

La anchura de bus se refiere al nro de lineas que tiene el bus, lo que determina la cantidad de informaci贸n que puede tranmitirse simultaneamente.

- En el buss de datos, la anchura indica cuantos bits se pueden transferir de manera paralela
- En el bus de direcciones la anchura determina el tama帽o de memoria que se puede direccionar.

**5) Tipo de transferencia de datos**

- **Transferencia de escritura:** El bus permite que el maestro envie datos al exclavo
- **Transferencia de lectura:** El esclavo envia datos al maestro.

Algunos buses permiten operaciones combinadas como:

- 1) Lectura-Modificaci贸n-Lectura: Una lectura seguida de una escritura en la misma direcci贸n
- 2) Lectura-Despues-Escritura: Una escritura seguida de una lectura en la misma direcci贸n

Ademas, algunos buses permiten transferencias de bloques de datos donde multiples datos se transfieren en un solo ciclo

</div>

---

## Maquina/Arquitectura

1) Que elementos componen una maquina con arquitectura Von Newman descrir funcion de cada componente

