<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:09.249</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0151433</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2025.05.13</openDate><openNumber>10-2025-0065985</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예는 절연층; 상기 절연층 내에 매립된 제1 회로층; 상기 절연층 상에 배치된 감광성 수지층; 및 상기 감광성 수지층 내에 매립된 제2 회로층을 포함하고, 상기 제2 회로층은 상기 제2 회로층을 관통하는 제2 비아전극 및 제2 회로 패턴을 포함하고, 상기 제2 회로층 내에 매립된 상기 제2 비아전극 및 상기 제2 회로 패턴은 각각 측면이 소정의 경사각으로 경사지고, 상기 제2 비아전극의 제1 경사각은 상기 제2 회로 패턴의 경사각과 다른 회로 기판을 개시한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층;상기 절연층 내에 매립된 제1 회로층;상기 절연층 상에 배치된 감광성 수지층; 및상기 감광성 수지층 내에 매립된 제2 회로층을 포함하고,상기 제2 회로층은 상기 제2 회로층을 관통하는 제2 비아전극 및 제2 회로 패턴을 포함하고,상기 제2 회로층 내에 매립된 상기 제2 비아전극 및 상기 제2 회로 패턴은 각각 측면이 소정의 경사각으로 경사지고,상기 제2 비아전극의 제1 경사각은 상기 제2 회로 패턴의 제2 경사각과 다른 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 경사각은 상기 제2 경사각보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제2 회로 패턴은 적층 방향으로 상면보다 하면의 면적이 큰 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제2 비아전극은 적층 방향으로 상면보다 하면의 면적이 큰 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제2 회로 패턴과 상기 제2 비아전극은 사다리꼴 형상인 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 회로층은 상기 절연층에 배치되는 제1 회로 패턴 및 상기 절연층에 배치되는 비아 전극;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제1 회로 패턴은 상기 절연층의 상면에 매립된 ETS(Embedded Trace Substrate) 구조를 가지는 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서,상기 제2 회로 패턴의 최대 폭은 상기 제1 회로 패턴의 최대 폭보다 작을 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제2 회로층은 상기 제2 회로 패턴과 적층 방향에 수직한 방향으로 오버랩되는 제2 패드;를 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제2 비아전극은 상기 제2 패드에 접하는 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,상기 제2 비아전극은 상기 제2 회로 패턴과 적층 방향에 수직한 방향으로 적어도 일부 어긋나게 배치되는 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제9항에 있어서,상기 제2 회로 패턴은 상기 제2 패드와 적층 방향으로 길이가 동일 또는 상이한 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제9항에 있어서,상기 절연층의 적층 방향으로 높이는 상기 감광성 수지층의 적층 방향으로 높이보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,동일 높이를 기준으로 상기 제2 회로 패턴의 상면과 하면의 비는 상기 제2 비아전극의 상면과 하면의 비보다 작은 회로 기판.</claim></claimInfo><claimInfo><claim>15. 회로 기판;상기 회로 기판과 연결되는 칩; 및상기 칩과 상기 회로 기판을 연결하는 접속부;를 포함하고,상기 회로 기판은, 절연층;상기 절연층 내에 매립된 제1 회로층;상기 절연층 상에 배치된 감광성 수지층; 및상기 감광성 수지층 내에 매립된 제2 회로층을 포함하고,상기 제2 회로층은 상기 제2 회로층을 관통하는 제2 비아전극 및 제2 회로 패턴을 포함하고,상기 제2 회로층 내에 매립된 상기 제2 비아전극 및 상기 제2 회로 패턴은 각각 측면이 소정의 경사각으로 경사지고,상기 제2 비아전극의 제1 경사각은 상기 제2 회로 패턴의 제2 경사각과 다른 패키지 기판. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SHIN, Jong Bae</engName><name>신종배</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, Moo Seong</engName><name>김무성</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>JUNG, Ji Chul</engName><name>정지철</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.11.06</receiptDate><receiptNumber>1-1-2023-1220510-99</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230151433.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c939dd9d3b930fdf21e73db8e6ae6cc4168fdb9bb7a9f08a3bdcd507091945ddd554af132d1cc8370d3a3d34ac84892547983e84b00eb7a13bd</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf45881d1384cca526b0d875eae06e655e5ccf0ac95b9da58aa1f76d2f90542ae957b28d92c8fa0fe075dabf751350829a3b824fd7ce2b387e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>