# fpga-6502-16k

Computador retro basado en el procesador **MOS 6502** implementado en una [**Sipeed Tang Nano 9K**](https://wiki.sipeed.com/hardware/en/tang/Tang-Nano-9K/Nano-9K.html) (Gowin GW1NR-9). Incluye CPU, memoria RAM/ROM expandida, puertos GPIO bidireccionales, comunicaci√≥n I2C, SPI, UART y **chip de sonido SID 6581**.

> üÜï **Versi√≥n 16K**: ROM ampliada a 16KB ($8000-$BFFF) para mayor espacio de programa.

## üèóÔ∏è Arquitectura del Sistema

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ                         Board.vhd (Top-Level)                    ‚îÇ
‚îÇ                                                                  ‚îÇ
‚îÇ  CLOCK_27MHz ‚îÄ‚îÄ‚ñ∂ [PLL √ó3] ‚îÄ‚îÄ‚ñ∂ 81 MHz ‚îÄ‚îÄ‚ñ∂ SID PWM DAC             ‚îÇ
‚îÇ      ‚îÇ                                                           ‚îÇ
‚îÇ      ‚îî‚îÄ‚îÄ‚ñ∂ [CLKDIV] ‚îÄ‚îÄ‚ñ∂ 6.75 MHz ‚îÄ‚îÄ‚ñ∂ /2 ‚îÄ‚îÄ‚ñ∂ 3.375 MHz            ‚îÇ
‚îÇ                ‚îÇ                                                 ‚îÇ
‚îÇ                ‚îî‚îÄ‚îÄ‚ñ∂ /7 ‚îÄ‚îÄ‚ñ∂ ~1 MHz (SID)                          ‚îÇ
‚îÇ                                                                  ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îÇ
‚îÇ  ‚îÇ                      CPU 6502 (cpu65xx_fast)                ‚îÇ ‚îÇ
‚îÇ  ‚îÇ              Cycle-exact, table-driven implementation       ‚îÇ ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îÇ
‚îÇ                              ‚îÇ                                   ‚îÇ
‚îÇ                       [Data Bus Mux]                             ‚îÇ
‚îÇ      ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê           ‚îÇ
‚îÇ      ‚ñº         ‚ñº       ‚ñº     ‚ñº     ‚ñº         ‚ñº       ‚ñº           ‚îÇ
‚îÇ ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê         ‚îÇ
‚îÇ ‚îÇ  RAM   ‚îÇ‚îÇ  ROM   ‚îÇ‚îÇ Puertos I/O‚îÇ‚îÇSID 6581‚îÇ‚îÇSPI Master‚îÇ         ‚îÇ
‚îÇ ‚îÇ 16 KB  ‚îÇ‚îÇ 16 KB  ‚îÇ‚îÇGPIO+I2C+UAR‚îÇ‚îÇ Audio  ‚îÇ‚îÇ SD Card  ‚îÇ         ‚îÇ
‚îÇ ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò‚îî‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îò‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò         ‚îÇ
‚îÇ                                       ‚îÇ PWM      ‚îÇ SPI           ‚îÇ
‚îÇ                                  [Audio Out] [SD Card]           ‚îÇ
‚îÇ                                   81 MHz PWM                     ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

## üó∫Ô∏è Mapa de Memoria

| Rango | Tama√±o | Descripci√≥n |
|-------|--------|-------------|
| `$0000 - $3FFF` | 16 KB | **RAM** (Zero Page, Stack, memoria de trabajo) |
| `$4000 - $7FFF` | 16 KB | *No usado* |
| `$8000 - $BFFF` | 16 KB | **ROM** (C√≥digo del programa) |
| `$C000` | 1 byte | **Puerto 1** - Datos (bidireccional) |
| `$C001` | 1 byte | **Puerto 2** - Datos (bidireccional) |
| `$C002` | 1 byte | **Config Puerto 1** (0=salida, 1=entrada) |
| `$C003` | 1 byte | **Config Puerto 2** (0=salida, 1=entrada) |
| `$C010 - $C017` | 8 bytes | **Registros I2C Master** |
| `$C020 - $C023` | 4 bytes | **Registros UART** |
| `$C030 - $C03F` | 16 bytes | **Timer de precisi√≥n** |
| `$C040 - $C047` | 8 bytes | **SPI Master** (SD Card) |
| `$D400 - $D41F` | 32 bytes | **SID 6581** (compatible C64) |
| `$FFFA - $FFFF` | 6 bytes | **Vectores** (mapeados a ROM $BFFA-$BFFF) |

### Registros I2C

| Direcci√≥n | Registro |
|-----------|----------|
| `$C010` | Prescaler LSB |
| `$C011` | Prescaler MSB |
| `$C012` | Control |
| `$C013` | TX/RX Data |
| `$C014` | Command/Status |

### Registros UART (115200 baud por defecto, 8N1)

| Direcci√≥n | Lectura | Escritura | Descripci√≥n |
|-----------|---------|-----------|-------------|
| `$C020` | RX Data | TX Data | Recepci√≥n/transmisi√≥n de datos |
| `$C021` | Status | Control | Estado del UART / Control de interrupciones |
| `$C022` | BAUD_LO | BAUD_LO | Divisor de baudrate byte bajo (bits 7:0) |
| `$C023` | BAUD_HI | BAUD_HI | Divisor de baudrate byte alto (bits 15:8) |

**Status Register ($C021) bits de lectura:**
- Bit 0: TX_READY - Listo para transmitir
- Bit 1: RX_VALID - Dato recibido disponible
- Bit 2: TX_BUSY - Transmitiendo
- Bit 3: RX_ERROR - Error de frame
- Bit 4: RX_OVERRUN - Dato perdido (no le√≠do a tiempo)

**Control Register ($C021) bits de escritura:**
- Bit 0: TX_IRQ_EN - Habilitar IRQ cuando TX listo
- Bit 1: RX_IRQ_EN - Habilitar IRQ cuando RX v√°lido
- Bit 7: RESET_FLAGS - Limpiar flags de error

**Configuraci√≥n de Baudrate:**

El divisor de baudrate se calcula como: `DIVISOR = CLK_FREQ / BAUD_RATE`

Para reloj de 6.75 MHz:

| Baud Rate | Divisor (dec) | Divisor (hex) | BAUD_HI | BAUD_LO |
|-----------|---------------|---------------|---------|---------|
| 9600 | 703 | $02BF | $02 | $BF |
| 19200 | 351 | $015F | $01 | $5F |
| 38400 | 175 | $00AF | $00 | $AF |
| 57600 | 117 | $0075 | $00 | $75 |
| **115200** | **58** | **$003A** | **$00** | **$3A** |

**Ejemplo de cambio de baudrate a 9600:**
```asm
    LDA #$BF
    STA $C022       ; BAUD_LO = $BF
    LDA #$02
    STA $C023       ; BAUD_HI = $02
```

Si no se escriben estos registros, el UART mantiene 115200 baudios por defecto.

### Registros Timer/RTC

| Direcci√≥n | Registro | Descripci√≥n |
|-----------|----------|-------------|
| `$C030` | TICK_0 | Contador ticks byte 0 (LSB) |
| `$C031` | TICK_1 | Contador ticks byte 1 |
| `$C032` | TICK_2 | Contador ticks byte 2 |
| `$C033` | TICK_3 | Contador ticks byte 3 (MSB) |
| `$C034` | TIMER_LO | Timer countdown low (R/W) |
| `$C035` | TIMER_HI | Timer countdown high (R/W) |
| `$C036` | TIMER_CTL | Control/Status |
| `$C037` | PRESCALER | Prescaler del timer |
| `$C038` | USEC_0 | Microsegundos byte 0 (LSB) |
| `$C039` | USEC_1 | Microsegundos byte 1 |
| `$C03A` | USEC_2 | Microsegundos byte 2 |
| `$C03B` | USEC_3 | Microsegundos byte 3 (MSB) |
| `$C03C` | LATCH_CTL | Control de latch |

**TIMER_CTL bits:** EN(0), IRQ_EN(1), REPEAT(2), IRQ_FLAG(3), ZERO(7)

### Registros SPI Master (SD Card)

Interfaz SPI para tarjeta microSD usando pines TF Card del Tang Nano 9K.
Utiliza el IP SPI Master de Gowin con control de CS manual.

| Direcci√≥n | Registro | Tipo | Descripci√≥n |
|-----------|----------|------|-------------|
| `$C040` | RX_DATA | IP (R) | Dato recibido del SPI |
| `$C041` | TX_DATA | IP (W) | Dato a transmitir (escribir inicia TX) |
| `$C042` | STATUS | IP (R) | Estado de la transferencia |
| `$C043` | CONTROL | IP (R/W) | Control de interrupciones |
| `$C044` | SS_MASK | Local (R/W) | M√°scara de Slave Select (bit0=CS0, etc) |
| `$C045` | CS_ENABLE | Local (R/W) | bit0=1 activa los CS seleccionados |
| `$C046-$C047` | - | - | Reservado |

**Status Register ($C042) bits:**
- Bit 2: ROE - Rx Overrun Error
- Bit 3: TOE - Tx Overrun Error  
- Bit 4: TMT - Tx shift register empty
- Bit 5: TRDY - Tx register ready
- Bit 6: RRDY - Rx register ready (dato disponible)
- Bit 7: E - Error (ROE | TOE)

**Chip Selects disponibles:**
- CS[0]: SD Card (pin 38)
- CS[1]: Externo (pin 25)
- CS[2]: Externo (pin 26)
- CS[3]: Externo (pin 27)

**Secuencia de uso t√≠pica:**
```asm
; 1. Configurar CS para SD Card (CS0)
    LDA #$01
    STA $C044       ; SS_MASK = bit 0

; 2. Activar CS
    LDA #$01
    STA $C045       ; CS_ENABLE = 1

; 3. Enviar byte (ej: 0xFF para clock)
    LDA #$FF
    STA $C041       ; TX_DATA - inicia transferencia

; 4. Esperar que termine (RRDY = 1)
wait:
    LDA $C042       ; STATUS
    AND #$40        ; bit 6 = RRDY
    BEQ wait

; 5. Leer respuesta
    LDA $C040       ; RX_DATA

; 6. Desactivar CS al terminar
    LDA #$00
    STA $C045       ; CS_ENABLE = 0
```

**Nota:** El IP Gowin tiene el registro Slave Select en direcci√≥n 0x10, 
inaccesible con I_WADDR de 3 bits. Por eso el wrapper maneja CS manualmente
con registros locales ($C044, $C045)

### Registros SID 6581 (Compatible C64)

El chip de sonido SID est√° mapeado en `$D400-$D41F`, igual que en el Commodore 64.

| Direcci√≥n | Registro | Descripci√≥n |
|-----------|----------|-------------|
| `$D400` | FREQ_LO_1 | Voz 1 - Frecuencia low byte |
| `$D401` | FREQ_HI_1 | Voz 1 - Frecuencia high byte |
| `$D402` | PW_LO_1 | Voz 1 - Pulse width low byte |
| `$D403` | PW_HI_1 | Voz 1 - Pulse width high (bits 0-3) |
| `$D404` | CTRL_1 | Voz 1 - Control (Gate, Sync, Ring, Test, Waveform) |
| `$D405` | AD_1 | Voz 1 - Attack/Decay |
| `$D406` | SR_1 | Voz 1 - Sustain/Release |
| `$D407-$D40D` | | Voz 2 (misma estructura) |
| `$D40E-$D414` | | Voz 3 (misma estructura) |
| `$D415` | FC_LO | Filtro - Cutoff frequency low (bits 0-2) |
| `$D416` | FC_HI | Filtro - Cutoff frequency high |
| `$D417` | RES_FILT | Resonancia (4-7) / Selecci√≥n filtro (0-3) |
| `$D418` | MODE_VOL | Modo filtro (4-7) / Volumen master (0-3) |
| `$D419` | POT_X | Paddle X (solo lectura) |
| `$D41A` | POT_Y | Paddle Y (solo lectura) |
| `$D41B` | OSC3 | Oscilador 3 random (solo lectura) |
| `$D41C` | ENV3 | Envelope voz 3 (solo lectura) - *Compatible C64* |
| `$D41D` | ENV1 | Envelope voz 1 (solo lectura) ‚ö° |
| `$D41E` | ENV2 | Envelope voz 2 (solo lectura) ‚ö° |
| `$D41F` | ENV_MAX | M√°ximo de ENV1/ENV2/ENV3 (solo lectura) ‚ö° |

> ‚ö° **Extensi√≥n VU Meter**: Los registros $D41D-$D41F son extensiones que exponen los envelopes
> de las 3 voces individualmente m√°s el m√°ximo combinado. Esto permite implementar visualizadores
> de audio (VU meters) en software. **$D41C mantiene compatibilidad total con el C64 original.**

**Ejemplo de uso para VU meter:**
```asm
; Leer nivel de audio global (m√°ximo de las 3 voces)
    LDA $D41F       ; ENV_MAX -> A = 0-255

; Leer envelopes individuales
    LDA $D41D       ; ENV1 (voz 1)
    LDA $D41E       ; ENV2 (voz 2)  
    LDA $D41C       ; ENV3 (voz 3) - compatible C64
```

**Control Register ($D404, $D40B, $D412) bits:**
- Bit 0: GATE (iniciar/detener envelope)
- Bit 1: SYNC (sincronizar con voz anterior)
- Bit 2: RING (modulaci√≥n en anillo)
- Bit 3: TEST (desactivar oscilador)
- Bit 4: TRIANGLE
- Bit 5: SAWTOOTH  
- Bit 6: PULSE
- Bit 7: NOISE

## ‚ö° Frecuencias de Reloj

| Se√±al | Frecuencia | Uso |
|-------|------------|-----|
| `CLOCK_27_i` | 27 MHz | Entrada del cristal |
| `clk_81mhz` | 81 MHz | PWM DAC del SID (PLL √ó3, ~19.78 kHz PWM) |
| `system_clk` | 6.75 MHz | Reloj del sistema |
| `cpu_clk` | **3.375 MHz** | Reloj del CPU 6502 |
| `clk_1mhz` | ~0.96 MHz | Reloj del SID 6581 (27MHz/28) |
| `clk_fast` | 27 MHz | Filtros digitales del SID |

## üîß Componentes

### CPU 6502
- **Core**: `cpu65xx_fast.vhd` de Peter Wendrich (proyecto FPGA64)
- **Tipo**: Implementaci√≥n cycle-exact dirigida por tablas
- **Caracter√≠sticas**: Soporte completo de IRQ, NMI, pipeline opcional

### Memoria
- **RAM**: 16 KB usando Block RAM de Gowin (8 bloques BSRAM)
- **ROM**: 16 KB con programa hardcoded (16 bloques BSRAM, generada con Python)
- **Uso BSRAM**: 24/26 bloques (92%)

### Puertos GPIO
- **Puerto 1**: 8 bits (LVCMOS33, pines 70-77)
- **Puerto 2**: 6 bits (LVCMOS18, pines 10-16)
- Cada pin configurable individualmente como entrada o salida

### Interfaz I2C
- IP Core `I2C_MASTER_Top` de Gowin
- Se√±al de interrupci√≥n disponible

### Sistema de Reset
- Generador de power-on reset (50ms)
- Debouncer para bot√≥n de reset externo

### Chip de Sonido SID 6581
- **Implementaci√≥n**: NetSID (VHDL) con DAC PWM de alta frecuencia
- **Modelo**: SID 6581 (NMOS original, no 8580)
- **3 voces** con formas de onda: Triangle, Sawtooth, Pulse, Noise
- **Filtro multimodo**: Low-pass, Band-pass, High-pass, Notch
- **ADSR envelope** por voz con aproximaci√≥n exponencial por tramos
- **Salida**: PWM de alta frecuencia (pin 33)
- **Reloj SID**: ~1 MHz (derivado de 27 MHz)
- **Reloj filtros**: 27 MHz
- **Reloj DAC PWM**: 81 MHz (PLL √ó3 desde 27 MHz) ‚Üí ~19.78 kHz de frecuencia PWM
- **Resoluci√≥n interna**: 12 bits (fiel al SID original)
- **Direccionamiento**: $D400-$D41F (compatible C64)
- **Sincronizaci√≥n**: Cross-domain entre CPU (6.75 MHz) y SID (27 MHz)
- **Mejora de audio**: PLL para PWM de alta frecuencia, reduce ruido de alta frecuencia sin alterar el sonido original

**¬øPor qu√© 6581 y no 8580?**

| Caracter√≠stica | 6581 (este) | 8580 |
|----------------|-------------|------|
| Proceso | NMOS (12V) | HMOS (9V) |
| DC Offset | ‚úÖ Presente | ‚ùå Eliminado |
| Filtros | "Sucios", m√°s resonantes | M√°s limpios |
| Sonido | Cl√°sico C64 (1982-1986) | C64C posterior |

El 6581 tiene un "bug" de DC offset que permite reproducir samples digitales, convirti√©ndose en una caracter√≠stica distintiva del sonido Commodore 64 original.

**Circuito de audio recomendado:**
```
Pin 33 ‚îÄ‚îÄ[3.3kŒ©]‚îÄ‚îÄ‚î¨‚îÄ‚îÄ[4.7nF]‚îÄ‚îÄ GND
                  ‚îÇ
                  ‚îî‚îÄ‚îÄ Amplificador/Altavoz
```

## üìå FPGA Target

| Par√°metro | Valor |
|-----------|-------|
| **Placa** | Sipeed Tang Nano 9K |
| **Familia** | Gowin GW1NR |
| **Part Number** | GW1NR-LV9QN88PC6/I5 |
| **Dispositivo** | GW1NR-9C |
| **Paquete** | QN88 |

### Pinout

| Se√±al | Pin | Tipo | Descripci√≥n |
|-------|-----|------|-------------|
| `CLOCK_27_i` | 52 | LVCMOS33 | Reloj de entrada 27 MHz |
| `reset_in` | 4 | LVCMOS18 | Bot√≥n de reset (pull-up) |
| `cpu_clk_out` | 35 | LVCMOS33 | Salida reloj CPU 3.375 MHz |
| `uart_tx` | 32 | LVCMOS33 | UART TX ‚Üí USB-TTL RX |
| `uart_rx` | 31 | LVCMOS33 | UART RX ‚Üê USB-TTL TX |
| `sid_audio_out` | 33 | LVCMOS33 | SID Audio PWM output |
| `i2c_scl` | 48 | LVCMOS33 | I2C Clock (pull-up) |
| `i2c_sda` | 49 | LVCMOS33 | I2C Data (pull-up) |
| `port_1[0:7]` | 70-77 | LVCMOS33 | GPIO Puerto 1 (8 bits) |
| `port_2[0:5]` | 10-16 | LVCMOS18 | GPIO Puerto 2 (6 bits) |

## üìÇ Estructura del Proyecto

```
src/
‚îú‚îÄ‚îÄ Board.vhd                 # Top-level entity
‚îú‚îÄ‚îÄ A6502.vhd                 # Wrapper del CPU
‚îú‚îÄ‚îÄ Data_bus_mux.vhd          # Multiplexor del bus de datos
‚îú‚îÄ‚îÄ rom.vhd                   # ROM con programa (8KB)
‚îú‚îÄ‚îÄ register_8bit.vhd         # Registro para puertos GPIO
‚îú‚îÄ‚îÄ Reset.vhd                 # Generador de reset
‚îú‚îÄ‚îÄ Debouncer.vhd             # Anti-rebote
‚îú‚îÄ‚îÄ i2c_master_interface.vhd  # Wrapper I2C
‚îú‚îÄ‚îÄ uart.vhd                  # M√≥dulo UART (TX/RX)
‚îú‚îÄ‚îÄ uart_wrapper.vhd          # Wrapper UART para bus 6502
‚îú‚îÄ‚îÄ timer_rtc.vhd             # Timer de precisi√≥n
‚îú‚îÄ‚îÄ timer_wrapper.vhd         # Wrapper Timer para bus 6502
‚îú‚îÄ‚îÄ sid_wrapper.vhd           # Wrapper SID para bus 6502
‚îú‚îÄ‚îÄ 6502/
‚îÇ   ‚îî‚îÄ‚îÄ cpu65xx_fast.vhd      # Core del CPU 6502
‚îú‚îÄ‚îÄ NetSID/                   # Chip de sonido SID 6581
‚îÇ   ‚îî‚îÄ‚îÄ src/
‚îÇ       ‚îú‚îÄ‚îÄ sid_6581.vhd      # Core principal SID
‚îÇ       ‚îú‚îÄ‚îÄ sid_voice.vhd     # Generador de voz
‚îÇ       ‚îú‚îÄ‚îÄ sid_filters.vhd   # Filtros anal√≥gicos
‚îÇ       ‚îú‚îÄ‚îÄ sid_components.vhd # Componentes auxiliares
‚îÇ       ‚îî‚îÄ‚îÄ dac.vhd           # DAC Delta-Sigma para audio
‚îú‚îÄ‚îÄ gowin_clkdiv_*/           # IP divisor de reloj
‚îú‚îÄ‚îÄ gowin_pll_81mhz/          # PLL 27‚Üí81 MHz para PWM DAC
‚îú‚îÄ‚îÄ gowin_sp/                 # IP RAM
‚îú‚îÄ‚îÄ i2c_master/               # IP I2C Master
‚îî‚îÄ‚îÄ asm/                      # Librer√≠as en ensamblador 6502
    ‚îî‚îÄ‚îÄ timer_lib.asm         # Funciones de timer/delay
impl/                         # Archivos de implementaci√≥n (generados)
*.gprj                        # Archivo de proyecto Gowin
```

## üß∞ Requisitos

### Hardware
- **Sipeed Tang Nano 9K** - Placa FPGA con chip Gowin GW1NR-9
- Cable USB-C para programaci√≥n y alimentaci√≥n
- (Opcional) Tarjeta SD para almacenamiento externo v√≠a SPI
- (Opcional) Altavoz/auriculares para salida de audio SID

### Software
- **Gowin EDA (FPGA Designer)** - IDE necesario para compilar el proyecto
  - Descarga gratuita: [http://www.gowinsemi.com/en/support/download_eda/](http://www.gowinsemi.com/en/support/download_eda/)
  - Versi√≥n requerida: 1.9.8 o superior
  - Requiere registro gratuito para obtener licencia educacional
  - Compatible con Windows, Linux
  
- **Gowin Programmer** - Herramienta para cargar el bitstream en la FPGA
  - Incluido con Gowin EDA o descarga separada del mismo sitio
  - Soporta programaci√≥n SRAM (temporal) y Flash (permanente)

> üí° **Nota**: Gowin EDA es el software oficial de Gowin Semiconductor para dise√±o FPGA. Es necesario para abrir los archivos `.gprj` del proyecto y generar el bitstream `.fs` que se carga en la FPGA.

## üõ†Ô∏è Compilaci√≥n y Programaci√≥n

### 1. Compilar el Proyecto

1. Abrir **Gowin EDA**
2. Cargar el proyecto: `File ‚Üí Open` ‚Üí Seleccionar `6502_board_v3.gprj`
3. Ejecutar el flujo completo:
   - **Synthesize** - S√≠ntesis del dise√±o VHDL
   - **Place & Route** - Ubicaci√≥n y ruteo en la FPGA
   - **Generate Bitstream** - Generar archivo `.fs`
4. El bitstream generado estar√° en: `impl/pnr/6502_board_v3.fs`

### 2. Programar la FPGA

**Opci√≥n A: Desde Gowin EDA**
1. Conectar la Tang Nano 9K via USB
2. Click en el √≠cono de programaci√≥n o `Tools ‚Üí Programmer`
3. Seleccionar el archivo `.fs` generado
4. Elegir modo:
   - **SRAM Mode**: R√°pido, se pierde al apagar (para pruebas)
   - **Flash Mode**: Permanente, se mantiene al apagar
5. Click en **Program/Configure**

**Opci√≥n B: Usando Gowin Programmer standalone**
1. Abrir **Gowin Programmer**
2. Detectar dispositivo (debe aparecer GW1NR-9)
3. Cargar el `.fs` y programar

### 3. Probar el Sistema

Una vez programado:
- El LED de la placa deber√≠a indicar actividad
- Conectar terminal serie a 115200 baud para comunicaci√≥n UART
- La CPU 6502 ejecutar√° el c√≥digo almacenado en ROM

## üìú Cr√©ditos

- **CPU 6502 Core**: Peter Wendrich ([FPGA64 Project](http://www.syntiac.com/fpga64.html))
- **SID 6581 Core**: NetSID Project (implementaci√≥n VHDL del chip de sonido)


## üìÑ Licencia

Este proyecto se distribuye bajo los t√©rminos de la **GNU General Public License v3.0 (GPLv3)**.
Consulta el archivo LICENSE para m√°s detalles o visita https://www.gnu.org/licenses/gpl-3.0.html

## ü§ù Contribuciones

Las contribuciones son bienvenidas. Por favor, abre un issue antes de enviar pull requests.