# Proyecto final - Electrónica Digital 1 - 2025-I
=======
[![Open in Visual Studio Code](https://classroom.github.com/assets/open-in-vscode-2e0aaae1b6195c2367325f4f02e2d04e9abb55f0b24a779b69b11b9e10269abc.svg)](https://classroom.github.com/online_ide?assignment_repo_id=19969995&assignment_repo_type=AssignmentRepo)
# Proyecto final - Electrónica Digital 1 - 2025-I

<h1>Integrantes</h1>
<ol>
<li>Óscar Andrés Moreno Díaz</li>
<li>Ángel Gabriel Jiménez ROmero</li>
<li>Jonathan Steven Godoy Mora</li>
</ol>

<h1>Nombre del proyecto</h1>
<h1>CALCULADORA QUANTIX</h1>
<h1>Documentación</h1>
<h2>Descripción de la arquitectura</h2>

<h2>Implementación</h2>
</section>
<h2>Conclusiones</h2>
  <ul>
    <li>La calculadora Quantix sí puede llegar a obtener un valor agregado en el mercado general, gracias a su fabricación y construcción, a pesar de que inicialmente pueda ser complicado.</li>
    <li>Se garantizó funcionalidad y viabilidad técnica en el proyecto dentro de las limitaciones físicas y de software posiblemente presentes.</li>
    <li>Se logró un procesamiento, impresión, operación y resultado de diferentes operaciones a realizar de manera homogénea, referenciando la garantía de correcta funcionalidad.</li>
    <li>Se evidenció por completo el proceso de construcción y arquitectura, llevando a procesos de pensamiento enteramente complejos.</li>
  </ul>
</section>
<h2>Referencias Bibliográficas</h2>
  <ol>
    <li>
      Altera Corporation. “Cyclone IV FPGA Device Family Overview,” 2016, <em>Cyclone IV Device Handbook</em>, Volume 1.
    </li>
    <li>
      E. Tlelo-Cautle, J. d. J. Rangel Nagdaleno, y L. G. De la Fraga. <em>Engineering Applications of FPGA’s</em>. Springer, 2016.
    </li>
    <li>
      Altera Corporation. <em>Cyclone IV GX FPGA Development Board Reference Manual</em>, 2015. [En línea] Disponible en: 
      <a href="https://www.fpgakey.com/uploads/files/downloadfile/20231218/034025rm_civgx_fpga_dev_board.pdf" target="_blank">
        fpgakey.com
      </a>
    </li>
    <li>
      E. De Lucas Casamayor. “Metodología de síntesis para uso de bloques DSP con HDL sobre FPGAs.” <em>Tesis de maestría</em>, Facultad de Informática, Universidad Complutense de Madrid, 2011.
    </li>
  </ol>
</section>

