# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 3
attribute \cells_not_processed 1
attribute \src "dut.sv:2.1-35.10"
attribute \dynports 1
module \blockrom
  parameter \DATA_WIDTH 8
  parameter \ADDRESS_WIDTH 3
  parameter \WORD 7
  parameter \DEPTH 7
  attribute \src "dut.sv:3.37-3.40"
  wire input 1 \clk
  attribute \src "dut.sv:4.36-4.46"
  wire width 3 input 2 \address_in
  attribute \src "dut.sv:5.36-5.44"
  wire width 8 output 3 \data_out
  attribute \src "dut.sv:13.10-13.11"
  wire width 32 \i
  attribute \src "dut.sv:13.12-13.13"
  wire width 32 \j
  attribute \src "dut.sv:10.15-10.25"
  attribute \reg 1
  wire width 8 \data_out_r
  wire width 8 \memrd_memory_DATA
  attribute \src "dut.sv:11.15-11.21"
  memory width 8 size 8 \memory
  cell $meminit_v2 $meminit$\memory$dut.sv:18$12
    parameter \MEMID "\\memory"
    parameter \ABITS 32
    parameter \WIDTH 8
    parameter \WORDS 1
    parameter \PRIORITY 12
    connect \ADDR 0
    connect \DATA 8'01111010
    connect \EN 8'11111111
  end
  cell $meminit_v2 $meminit$\memory$dut.sv:18$13
    parameter \MEMID "\\memory"
    parameter \ABITS 32
    parameter \WIDTH 8
    parameter \WORDS 1
    parameter \PRIORITY 13
    connect \ADDR 1
    connect \DATA 8'11000010
    connect \EN 8'11111111
  end
  cell $meminit_v2 $meminit$\memory$dut.sv:18$14
    parameter \MEMID "\\memory"
    parameter \ABITS 32
    parameter \WIDTH 8
    parameter \WORDS 1
    parameter \PRIORITY 14
    connect \ADDR 2
    connect \DATA 8'01100011
    connect \EN 8'11111111
  end
  cell $meminit_v2 $meminit$\memory$dut.sv:18$15
    parameter \MEMID "\\memory"
    parameter \ABITS 32
    parameter \WIDTH 8
    parameter \WORDS 1
    parameter \PRIORITY 15
    connect \ADDR 3
    connect \DATA 8'10111110
    connect \EN 8'11111111
  end
  cell $meminit_v2 $meminit$\memory$dut.sv:18$16
    parameter \MEMID "\\memory"
    parameter \ABITS 32
    parameter \WIDTH 8
    parameter \WORDS 1
    parameter \PRIORITY 16
    connect \ADDR 4
    connect \DATA 8'01011011
    connect \EN 8'11111111
  end
  cell $meminit_v2 $meminit$\memory$dut.sv:18$17
    parameter \MEMID "\\memory"
    parameter \ABITS 32
    parameter \WIDTH 8
    parameter \WORDS 1
    parameter \PRIORITY 17
    connect \ADDR 5
    connect \DATA 8'01001010
    connect \EN 8'11111111
  end
  cell $meminit_v2 $meminit$\memory$dut.sv:18$18
    parameter \MEMID "\\memory"
    parameter \ABITS 32
    parameter \WIDTH 8
    parameter \WORDS 1
    parameter \PRIORITY 18
    connect \ADDR 6
    connect \DATA 8'01101100
    connect \EN 8'11111111
  end
  cell $meminit_v2 $meminit$\memory$dut.sv:18$19
    parameter \MEMID "\\memory"
    parameter \ABITS 32
    parameter \WIDTH 8
    parameter \WORDS 1
    parameter \PRIORITY 19
    connect \ADDR 7
    connect \DATA 8'01000110
    connect \EN 8'11111111
  end
  attribute \src "dut.sv:30.24-30.34"
  cell $memrd \memrd_memory
    parameter \MEMID "\\memory"
    parameter \ABITS 3
    parameter \WIDTH 8
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \TRANSPARENT 0
    connect \CLK 1'x
    connect \EN 1'1
    connect \ADDR \address_in
    connect \DATA \memrd_memory_DATA
  end
  attribute \src "dut.sv:16.2-27.5"
  process $proc$dut.sv:16$1
    sync always
    sync init
      update \j 32'10100111100011000101001011100000
  end
  attribute \src "dut.sv:29.2-31.5"
  attribute \always_ff 1
  process $proc$dut.sv:29$2
    sync posedge \clk
      update \data_out_r \memrd_memory_DATA
  end
  connect \data_out \data_out_r
end
