TimeQuest Timing Analyzer report for my_uart_top
Sun Jun 22 14:16:25 2014
Quartus II 64-Bit Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; my_uart_top                                                      ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE6E22C8                                                      ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 200.84 MHz ; 200.84 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.979 ; -174.632           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -110.064                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                     ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.979 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.979 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.979 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.979 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.979 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.979 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.979 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.979 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.979 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.979 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.979 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.979 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.979 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.900      ;
; -3.859 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.780      ;
; -3.859 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.780      ;
; -3.859 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.780      ;
; -3.859 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.780      ;
; -3.859 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.780      ;
; -3.859 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.780      ;
; -3.859 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.780      ;
; -3.859 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.780      ;
; -3.859 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.780      ;
; -3.859 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.780      ;
; -3.859 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.780      ;
; -3.859 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.780      ;
; -3.859 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.780      ;
; -3.685 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.606      ;
; -3.685 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.606      ;
; -3.685 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.606      ;
; -3.685 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.606      ;
; -3.685 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.606      ;
; -3.685 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.606      ;
; -3.685 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.606      ;
; -3.685 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.606      ;
; -3.685 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.606      ;
; -3.685 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.606      ;
; -3.685 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.606      ;
; -3.685 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.606      ;
; -3.685 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.606      ;
; -3.631 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.114 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.078     ; 4.037      ;
; -3.061 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.078     ; 3.984      ;
; -2.963 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.078     ; 3.886      ;
; -2.953 ; speed_select:speed_rx|cnt[10]   ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.078     ; 3.876      ;
; -2.947 ; speed_select:speed_tx|clk_bps_r ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.868      ;
; -2.889 ; speed_select:speed_rx|cnt[1]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.078     ; 3.812      ;
; -2.870 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 1.000        ; -0.076     ; 3.795      ;
; -2.870 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 1.000        ; -0.076     ; 3.795      ;
; -2.870 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 1.000        ; -0.076     ; 3.795      ;
; -2.870 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 1.000        ; -0.076     ; 3.795      ;
; -2.870 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 1.000        ; -0.076     ; 3.795      ;
; -2.870 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 1.000        ; -0.076     ; 3.795      ;
; -2.834 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 1.000        ; -0.084     ; 3.751      ;
; -2.834 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 1.000        ; -0.084     ; 3.751      ;
; -2.815 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.740      ;
; -2.801 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.722      ;
; -2.801 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.722      ;
; -2.801 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.722      ;
; -2.801 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.722      ;
; -2.801 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.722      ;
; -2.801 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.722      ;
; -2.801 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.722      ;
; -2.801 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.722      ;
; -2.801 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.722      ;
; -2.801 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.722      ;
; -2.801 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.722      ;
; -2.801 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.722      ;
; -2.801 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.722      ;
; -2.782 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.707      ;
; -2.772 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.697      ;
; -2.757 ; speed_select:speed_rx|cnt[2]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.078     ; 3.680      ;
; -2.752 ; speed_select:speed_rx|cnt[9]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.078     ; 3.675      ;
; -2.748 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.669      ;
; -2.748 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.669      ;
; -2.748 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.669      ;
; -2.748 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.669      ;
; -2.748 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.669      ;
; -2.748 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.669      ;
; -2.748 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.669      ;
; -2.748 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.669      ;
; -2.748 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.669      ;
; -2.748 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.669      ;
; -2.748 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.669      ;
; -2.748 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.669      ;
; -2.748 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.669      ;
; -2.740 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.665      ;
; -2.693 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.613      ;
; -2.693 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.613      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; my_uart_tx:my_uart_tx|bps_start_r     ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|num[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|num[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_tx:my_uart_tx|num[1]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.491 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.783      ;
; 0.501 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.503 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.507 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.800      ;
; 0.510 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.514 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|rx_int2         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.807      ;
; 0.526 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_tx:my_uart_tx|rx_int0         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.556 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.849      ;
; 0.642 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.698 ; my_uart_tx:my_uart_tx|rx_int0         ; my_uart_tx:my_uart_tx|rx_int1         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.991      ;
; 0.745 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; speed_select:speed_tx|cnt[12]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.762 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.774 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.067      ;
; 0.775 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.067      ;
; 0.778 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.071      ;
; 0.778 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.071      ;
; 0.787 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.788 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.080      ;
; 0.798 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.091      ;
; 0.799 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.092      ;
; 0.799 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.091      ;
; 0.929 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.222      ;
; 0.938 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.231      ;
; 1.023 ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; my_uart_tx:my_uart_tx|tx_data[5]      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.310      ;
; 1.071 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.363      ;
; 1.084 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.359      ;
; 1.089 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.382      ;
; 1.100 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.392      ;
; 1.100 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.392      ;
; 1.101 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.104 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.379      ;
; 1.105 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.398      ;
; 1.108 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.116 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.124 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.128 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.133 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|bps_start_r     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_int          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|bps_start_r     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rs232_tx_r      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_en           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|clk_bps_r       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|clk_bps_r       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[9]          ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|clk_bps_r       ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[0]          ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[10]         ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[11]         ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[12]         ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[1]          ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[2]          ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[3]          ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[4]          ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[5]          ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[6]          ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[7]          ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[8]          ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[9]          ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[3]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[7]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[7] ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[0]          ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[1]          ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rs232_tx_r      ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[0]      ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[1]      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 2.502 ; 2.869 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -1.646 ; -1.931 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rs232_tx    ; clk        ; 7.005 ; 7.174 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 9.067 ; 8.536 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 8.059 ; 7.841 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 9.067 ; 8.536 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 7.906 ; 7.681 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 8.143 ; 7.894 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 8.033 ; 7.767 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 8.019 ; 7.754 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 8.055 ; 7.789 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 7.844 ; 7.616 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rs232_tx    ; clk        ; 6.758 ; 6.924 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 7.568 ; 7.345 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 7.773 ; 7.559 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 8.823 ; 8.295 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 7.626 ; 7.405 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 7.854 ; 7.610 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 7.748 ; 7.489 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 7.736 ; 7.476 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 7.770 ; 7.510 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 7.568 ; 7.345 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 210.22 MHz ; 210.22 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.757 ; -161.860          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -110.064                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.757 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.687      ;
; -3.757 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.687      ;
; -3.757 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.687      ;
; -3.757 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.687      ;
; -3.757 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.687      ;
; -3.757 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.687      ;
; -3.757 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.687      ;
; -3.757 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.687      ;
; -3.757 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.687      ;
; -3.757 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.687      ;
; -3.757 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.687      ;
; -3.757 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.687      ;
; -3.757 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.687      ;
; -3.514 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.444      ;
; -3.514 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.444      ;
; -3.514 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.444      ;
; -3.514 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.444      ;
; -3.514 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.444      ;
; -3.514 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.444      ;
; -3.514 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.444      ;
; -3.514 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.444      ;
; -3.514 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.444      ;
; -3.514 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.444      ;
; -3.514 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.444      ;
; -3.514 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.444      ;
; -3.514 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.444      ;
; -3.437 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.367      ;
; -3.437 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.367      ;
; -3.437 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.367      ;
; -3.437 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.367      ;
; -3.437 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.367      ;
; -3.437 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.367      ;
; -3.437 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.367      ;
; -3.437 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.367      ;
; -3.437 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.367      ;
; -3.437 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.367      ;
; -3.437 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.367      ;
; -3.437 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.367      ;
; -3.437 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.367      ;
; -3.372 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -2.930 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.070     ; 3.862      ;
; -2.874 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.070     ; 3.806      ;
; -2.760 ; speed_select:speed_tx|clk_bps_r ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.694      ;
; -2.716 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.070     ; 3.648      ;
; -2.708 ; speed_select:speed_rx|cnt[10]   ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.070     ; 3.640      ;
; -2.685 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 1.000        ; -0.067     ; 3.620      ;
; -2.685 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 1.000        ; -0.067     ; 3.620      ;
; -2.685 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 1.000        ; -0.067     ; 3.620      ;
; -2.685 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 1.000        ; -0.067     ; 3.620      ;
; -2.685 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 1.000        ; -0.067     ; 3.620      ;
; -2.685 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 1.000        ; -0.067     ; 3.620      ;
; -2.675 ; speed_select:speed_rx|cnt[1]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.070     ; 3.607      ;
; -2.653 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.582      ;
; -2.653 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.582      ;
; -2.647 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.582      ;
; -2.623 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.558      ;
; -2.610 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.540      ;
; -2.610 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.540      ;
; -2.610 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.540      ;
; -2.610 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.540      ;
; -2.610 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.540      ;
; -2.610 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.072     ; 3.540      ;
; -2.610 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.072     ; 3.540      ;
; -2.610 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.540      ;
; -2.610 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.072     ; 3.540      ;
; -2.610 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.540      ;
; -2.610 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.540      ;
; -2.610 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.540      ;
; -2.610 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.540      ;
; -2.603 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.538      ;
; -2.579 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.514      ;
; -2.554 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.484      ;
; -2.554 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.484      ;
; -2.554 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.484      ;
; -2.554 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.484      ;
; -2.554 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.484      ;
; -2.554 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.072     ; 3.484      ;
; -2.554 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.072     ; 3.484      ;
; -2.554 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.484      ;
; -2.554 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.072     ; 3.484      ;
; -2.554 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.484      ;
; -2.554 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.484      ;
; -2.554 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.484      ;
; -2.554 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.484      ;
; -2.550 ; speed_select:speed_rx|cnt[2]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.070     ; 3.482      ;
; -2.540 ; speed_select:speed_rx|cnt[9]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.070     ; 3.472      ;
; -2.525 ; my_uart_tx:my_uart_tx|num[2]    ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.458      ;
; -2.495 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.430      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; my_uart_tx:my_uart_tx|bps_start_r     ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|num[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|num[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_tx:my_uart_tx|num[1]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.453 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.720      ;
; 0.470 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.472 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.476 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.744      ;
; 0.480 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.748      ;
; 0.485 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|rx_int2         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.752      ;
; 0.492 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_tx:my_uart_tx|rx_int0         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.512 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.780      ;
; 0.598 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.599 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.867      ;
; 0.645 ; my_uart_tx:my_uart_tx|rx_int0         ; my_uart_tx:my_uart_tx|rx_int1         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.912      ;
; 0.693 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; speed_select:speed_tx|cnt[12]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.698 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.706 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.712 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.720 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.721 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.988      ;
; 0.729 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.996      ;
; 0.730 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.997      ;
; 0.734 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.002      ;
; 0.735 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.740 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.007      ;
; 0.740 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.007      ;
; 0.750 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.017      ;
; 0.856 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.124      ;
; 0.858 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.126      ;
; 0.907 ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; my_uart_tx:my_uart_tx|tx_data[5]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.172      ;
; 0.948 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.075      ; 1.218      ;
; 0.984 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.252      ;
; 0.994 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.055      ; 1.244      ;
; 1.012 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.013 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.015 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.017 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.019 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.026 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.055      ; 1.280      ;
; 1.031 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.031 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.034 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.301      ;
; 1.039 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.307      ;
; 1.040 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.307      ;
; 1.041 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|bps_start_r     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_int          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|bps_start_r     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rs232_tx_r      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_en           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|clk_bps_r       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|clk_bps_r       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[9]          ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|clk_bps_r       ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|bps_start_r     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_int          ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|bps_start_r     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[2]          ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[3]          ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int0         ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int1         ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int2         ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_en           ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|clk_bps_r       ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[0]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[1]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[2]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[3]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[4]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[5]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[6]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[7]    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 2.228 ; 2.423 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -1.445 ; -1.590 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rs232_tx    ; clk        ; 6.354 ; 6.581 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 8.198 ; 7.575 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 7.457 ; 7.092 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 8.198 ; 7.575 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 7.284 ; 6.951 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 7.523 ; 7.146 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 7.376 ; 6.966 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 7.364 ; 6.951 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 7.413 ; 6.972 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 7.183 ; 6.832 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rs232_tx    ; clk        ; 6.111 ; 6.333 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 6.911 ; 6.568 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 7.174 ; 6.818 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 7.958 ; 7.341 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 7.007 ; 6.683 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 7.236 ; 6.870 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 7.096 ; 6.697 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 7.084 ; 6.683 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 7.132 ; 6.703 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 6.911 ; 6.568 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.178 ; -40.402           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -96.150                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.178 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.129      ;
; -1.178 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.129      ;
; -1.178 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.129      ;
; -1.178 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.129      ;
; -1.178 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.129      ;
; -1.178 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.129      ;
; -1.178 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.129      ;
; -1.178 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.129      ;
; -1.178 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.129      ;
; -1.178 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.129      ;
; -1.178 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.129      ;
; -1.178 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.129      ;
; -1.178 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.129      ;
; -1.103 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.103 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.103 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.103 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.103 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.103 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.103 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.103 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.103 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.103 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.103 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.103 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.103 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.030 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.010 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.961      ;
; -1.010 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.961      ;
; -1.010 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.961      ;
; -1.010 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.961      ;
; -1.010 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.961      ;
; -1.010 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.961      ;
; -1.010 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.961      ;
; -1.010 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.961      ;
; -1.010 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.961      ;
; -1.010 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.961      ;
; -1.010 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.961      ;
; -1.010 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.961      ;
; -1.010 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.961      ;
; -0.812 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.032     ; 1.767      ;
; -0.798 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.032     ; 1.753      ;
; -0.718 ; speed_select:speed_tx|clk_bps_r ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 1.000        ; -0.029     ; 1.676      ;
; -0.716 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 1.000        ; -0.032     ; 1.671      ;
; -0.716 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 1.000        ; -0.032     ; 1.671      ;
; -0.716 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 1.000        ; -0.032     ; 1.671      ;
; -0.716 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 1.000        ; -0.032     ; 1.671      ;
; -0.716 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 1.000        ; -0.032     ; 1.671      ;
; -0.716 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 1.000        ; -0.032     ; 1.671      ;
; -0.707 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.657      ;
; -0.707 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.657      ;
; -0.699 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.032     ; 1.654      ;
; -0.699 ; speed_select:speed_rx|cnt[10]   ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.032     ; 1.654      ;
; -0.697 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.652      ;
; -0.684 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.639      ;
; -0.682 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.637      ;
; -0.670 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.625      ;
; -0.648 ; speed_select:speed_rx|cnt[1]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.032     ; 1.603      ;
; -0.629 ; my_uart_rx:my_uart_rx|rx_int    ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.584      ;
; -0.612 ; speed_select:speed_rx|cnt[9]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.032     ; 1.567      ;
; -0.611 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.611 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.611 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.611 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.611 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.611 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.611 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.611 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.611 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.611 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.611 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.611 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.611 ; speed_select:speed_rx|cnt[4]    ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.605 ; my_uart_tx:my_uart_tx|num[2]    ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.558      ;
; -0.601 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.551      ;
; -0.601 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.551      ;
; -0.601 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.551      ;
; -0.601 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.551      ;
; -0.601 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.551      ;
; -0.601 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.551      ;
; -0.601 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.551      ;
; -0.601 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.551      ;
; -0.601 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.551      ;
; -0.601 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.551      ;
; -0.601 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.551      ;
; -0.601 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.551      ;
; -0.601 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.551      ;
; -0.597 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|bps_start_r     ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|num[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|num[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|num[1]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.199 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.320      ;
; 0.201 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|rx_int2         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.205 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_tx:my_uart_tx|rx_int0         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.228 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.349      ;
; 0.252 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.266 ; my_uart_tx:my_uart_tx|rx_int0         ; my_uart_tx:my_uart_tx|rx_int1         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.298 ; speed_select:speed_tx|cnt[12]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.300 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.311 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.316 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.318 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.328 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.346 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.383 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.504      ;
; 0.414 ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; my_uart_tx:my_uart_tx|tx_data[5]      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.532      ;
; 0.424 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.546      ;
; 0.442 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.027      ; 0.553      ;
; 0.446 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.453 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.027      ; 0.564      ;
; 0.453 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.458 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.461 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.463 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|bps_start_r     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_int          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|bps_start_r     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rs232_tx_r      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_en           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|clk_bps_r       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|clk_bps_r       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[9]          ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[0]          ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[10]         ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[11]         ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[12]         ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[1]          ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[2]          ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[3]          ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[4]          ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[5]          ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[6]          ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[7]          ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[8]          ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[9]          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|clk_bps_r       ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[0]          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[10]         ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[11]         ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[12]         ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[1]          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[2]          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[3]          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[4]          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[5]          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[6]          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[7]          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[8]          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[9]          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 1.168 ; 1.987 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -0.792 ; -1.541 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rs232_tx    ; clk        ; 3.407 ; 3.383 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 4.712 ; 4.502 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 3.753 ; 3.829 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 4.712 ; 4.502 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 3.677 ; 3.750 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 3.793 ; 3.865 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 3.719 ; 3.766 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 3.716 ; 3.759 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 3.705 ; 3.753 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 3.656 ; 3.695 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rs232_tx    ; clk        ; 3.294 ; 3.274 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 3.539 ; 3.574 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 3.628 ; 3.698 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 4.609 ; 4.397 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 3.555 ; 3.622 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 3.667 ; 3.734 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 3.599 ; 3.641 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 3.595 ; 3.635 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 3.586 ; 3.629 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 3.539 ; 3.574 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.979   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.979   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -174.632 ; 0.0   ; 0.0      ; 0.0     ; -110.064            ;
;  clk             ; -174.632 ; 0.000 ; N/A      ; N/A     ; -110.064            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 2.502 ; 2.869 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -0.792 ; -1.541 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rs232_tx    ; clk        ; 7.005 ; 7.174 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 9.067 ; 8.536 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 8.059 ; 7.841 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 9.067 ; 8.536 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 7.906 ; 7.681 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 8.143 ; 7.894 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 8.033 ; 7.767 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 8.019 ; 7.754 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 8.055 ; 7.789 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 7.844 ; 7.616 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rs232_tx    ; clk        ; 3.294 ; 3.274 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 3.539 ; 3.574 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 3.628 ; 3.698 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 4.609 ; 4.397 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 3.555 ; 3.622 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 3.667 ; 3.734 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 3.599 ; 3.641 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 3.595 ; 3.635 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 3.586 ; 3.629 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 3.539 ; 3.574 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rs232_tx      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rs232_rx                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; rx_data[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; rx_data[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; rx_data[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; rx_data[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; rx_data[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; rx_data[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; rx_data[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; rx_data[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; rx_data[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; rx_data[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.165 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.165 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rx_data[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rx_data[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; rx_data[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rx_data[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rx_data[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; rx_data[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; rx_data[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; rx_data[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.257 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.257 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 851      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 851      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 79    ; 79   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Jun 22 14:16:22 2014
Info: Command: quartus_sta my_uart_top -c my_uart_top
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'my_uart_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.979
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.979      -174.632 clk 
Info: Worst-case hold slack is 0.453
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.453         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -110.064 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.757
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.757      -161.860 clk 
Info: Worst-case hold slack is 0.401
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.401         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -110.064 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.178
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.178       -40.402 clk 
Info: Worst-case hold slack is 0.186
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.186         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -96.150 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 371 megabytes
    Info: Processing ended: Sun Jun 22 14:16:25 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


