<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>☎️ 🐙 🙌 El nuevo estándar basado en PCIe 5.0 "conectará" la CPU y la GPU, lo que se sabe al respecto 👼🏻 🤾🏼 🚁</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="El Consorcio CXL ha introducido un nuevo estándar abierto: Compute Express Link ( CXL ). Ayudará a organizar la comunicación de alta velocidad entre e...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>El nuevo estándar basado en PCIe 5.0 "conectará" la CPU y la GPU, lo que se sabe al respecto</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/company/vasexperts/blog/443984/">  El Consorcio CXL ha <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">introducido un</a> nuevo estándar abierto: Compute Express Link ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">CXL</a> ).  Ayudará a organizar la comunicación de alta velocidad entre el procesador y otros dispositivos: GPU, FPGA y memoria.  CXL 1.0 se basa en la interfaz PCIe 5.0, que <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">se espera que sea la</a> especificación <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">este año</a> .  Hablemos de los detalles técnicos y análogos de la solución. <br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><img src="https://habrastorage.org/webt/8g/vw/k4/8gvwk4poji8zbu7ezogi6lcpass.jpeg"></a> <a name="habracut"></a><br>  <font color="#A9A9A9"><i>/ Wikimedia / <a href="">CINECA</a> / <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">CC BY</a></i></font> <br><br><h2>  ¿Por qué necesitabas un nuevo estándar? </h2><br>  La necesidad de procesar y cifrar grandes cantidades de datos, el desarrollo de sistemas de inteligencia artificial y algoritmos de MO han llevado a un aumento en la popularidad de las soluciones heterogéneas.  En ellos, los procesadores de uso general trabajan junto con aceleradores: procesadores gráficos, FPGA y chips ASIC.  Cada componente se especializa en una tarea específica, que mejora el rendimiento del sistema. <br><br>  Cuando se procesan grandes cantidades de datos (por ejemplo, en centros de datos), los canales para el intercambio de información entre componentes heterogéneos a veces se convierten en un "cuello de botella".  Para <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">minimizar las demoras</a> , el consorcio CXL (que incluye proveedores en la nube y desarrolladores de equipos para centros de datos) introdujo el estándar Compute Express Link. <br><br><h2>  Lo que se sabe sobre el estándar </h2><br>  Se basa en la interfaz PCI Express 5.0, diseñada para conectar componentes del servidor.  Esto significa que el estándar <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">admitirá el</a> ancho de banda entre elementos informáticos de hasta 128 GB / s en 16 líneas.  En este caso, se utilizará una codificación económica de 128b / 130b, <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">implementada</a> en PCI Express 3.0. <br><br>  Esquemáticamente, la conexión se puede representar de la siguiente manera: <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/2a/hq/iw/2ahqiws5y8-b04d17a2gqa0bxbq.png" width="400"></div><br>  CXL <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">tiene</a> tres métodos de interfaz.  El primero es el modo de E / S para transmitir comandos y actualizar los estados del dispositivo.  El segundo es el protocolo de memoria para compartir RAM entre el host y el acelerador.  El tercero es una interfaz que garantizará la coherencia de la memoria. <br><br><blockquote>  <sup><b>Sobre qué escribimos en un blog corporativo:</b></sup> <sup><br><br></sup> <ul><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">El futuro de los servicios de telecomunicaciones: ¿qué necesita el cliente?</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Implementación de IPv6 - Preguntas frecuentes para proveedores de servicios de Internet</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Lucha contra botnets y DDoS: función MiniFirewall en SCAT DPI</a> </li></ul></blockquote><br><h2>  Potencial y desventajas </h2><br>  El bus PCIe 5.0 está especialmente diseñado para resolver problemas que requieren un rendimiento máximo, trabajando con procesadores gráficos, tecnologías de red y sistemas altamente cargados.  Por lo tanto, los desarrolladores de CXL esperan que el nuevo estándar tenga demanda entre los institutos de aprendizaje automático y los operadores de centros de datos.  Dado que la tecnología está " <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">mejorada</a> " para GPU, FPGA, ASIC y otros aceleradores, lo más probable es que no se use en la arquitectura de las PC de los usuarios. <br><br>  La comunidad de TI es de la opinión de que el nuevo estándar puede no ser ampliamente adoptado.  Dado que hay <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">suficientes</a> estándares y especificaciones similares en la industria, por ejemplo, CCIX y GenZ (hablaremos de ellos a continuación).  La adaptación generalizada del estándar puede verse obstaculizada por su modelo de distribución.  Aunque Compute Express Link es un estándar abierto, solo los <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">miembros del consorcio</a> tienen acceso a su especificación completa.  Y aunque no está claro si competirán entre sí en el mercado después del lanzamiento. <br><br><img src="https://habrastorage.org/webt/hl/9y/nc/hl9yncb3eqgmxglckplx_rtygii.jpeg"><br>  <font color="#A9A9A9"><i>/ Wikimedia / <a href="">BiomedNMR</a> / <a href="">CC BY-SA</a></i></font> <br><br><h2>  Normas similares </h2><br>  Como mencionamos anteriormente, CXL tiene varios análogos, incluidos GenZ y CCIX. <br><br>  La especificación del bus GenZ, <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">llamada</a> "posible sucesor de PCIe", se <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">lanzó</a> en febrero de 2018. Alrededor de cincuenta grandes empresas de TI participaron en su desarrollo.  El propósito de crear el estándar no difiere de los objetivos de CXL: aumentar la velocidad del intercambio de datos entre el procesador, la memoria y las tarjetas gráficas. <br><br>  Los representantes del consorcio <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">argumentan</a> que Gen-Z omite la limitación de comunicación punto a punto que está <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">presente</a> en PCIe y accede a la memoria directamente.  La especificación ya está lista y <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">es</a> de dominio público en el sitio web del consorcio. <br><br>  CCIX es otro <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">consorcio</a> que <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">incluye</a> corporaciones eminentes.  La primera <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">especificación del</a> estándar del mismo nombre <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">se lanzó</a> en el verano de 2018. Se basa en PCIe 4.0, que permite alcanzar un rendimiento de 25 GB / s. <br><br>  El concepto de arquitectura basado en la primera especificación CCIX ya fue implementado por Xilinx en su <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">chip Versal FPGA</a> .  En un futuro cercano, otros actores del mercado también planean presentar CCIX, algunos de ellos ya han <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">presentado</a> implementaciones de prueba. <br><br><h2>  El futuro de la norma. </h2><br>  Al menos dos consorcios ya están <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">por delante de</a> CXL en velocidad de desarrollo de especificaciones.  Sin embargo, existe la posibilidad de que las ventajas del estándar PCIe 5.0 ayuden a CXL a adelantarse a la competencia y convertirse en el estándar de la industria para los fabricantes de procesadores y sistemas heterogéneos.  Los dispositivos basados ​​en esta tecnología <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">ayudarán a</a> acelerar el trabajo con datos en el centro de datos y la nube, y encontrarán aplicación en el desarrollo de sistemas de inteligencia artificial y soluciones de HPC. <br><br><blockquote>  <sup><b>Qué más leer en nuestro blog sobre Habré:</b></sup> <sup><br><br></sup> <ul><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">USB4 anunciado: lo que se sabe sobre el estándar</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">SDN se lanzará al espacio: ¿por qué es necesario?</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Matrices de puertas programables: cómo ayudan a las redes 5G</a> </li></ul></blockquote></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/443984/">https://habr.com/ru/post/443984/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../443972/index.html">Yandex buscará piratas usando un robot</a></li>
<li><a href="../443974/index.html">Memoria y Span pt. 1</a></li>
<li><a href="../443976/index.html">Memoria y Span pt.2</a></li>
<li><a href="../443978/index.html">ATtiny13 vs PLC, o cómo obtener 14 E / S de un controlador de 8 pies</a></li>
<li><a href="../443980/index.html">Memoria y Span pt.3</a></li>
<li><a href="../443986/index.html">Como una ardilla en una rueda o un poco sobre investigación de usuarios en un entorno de discapacidad</a></li>
<li><a href="../443988/index.html">Arquitectura de microservicios = Computación distribuida</a></li>
<li><a href="../443990/index.html">13 nuevos juegos introducidos como parte del programa ID @ Xbox</a></li>
<li><a href="../443992/index.html">Juegos de construcción con MonoGame</a></li>
<li><a href="../443994/index.html">El candidato presidencial de los Estados Unidos propone dividir los negocios de Amazon, Google y Facebook para impulsar la competencia</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>