<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üëäüèº üòè üê∞ Como as GPUs lidam com ramifica√ß√£o üë©üèæ‚Äçüåæ üï∫üèª üïµüèø</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Sobre o artigo 
 Esta publica√ß√£o √© uma pequena observa√ß√£o para programadores que desejam aprender mais sobre como a GPU lida com ramifica√ß√µes. Voc√™ po...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Como as GPUs lidam com ramifica√ß√£o</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/457704/"><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/6cb/f33/e39/6cbf33e39c393986a3a26bd44b9777e8.png" alt="imagem"></div><br><h2>  Sobre o artigo </h2><br>  Esta publica√ß√£o √© uma pequena observa√ß√£o para programadores que desejam aprender mais sobre como a GPU lida com ramifica√ß√µes.  Voc√™ pode consider√°-lo uma introdu√ß√£o a este t√≥pico.  Eu recomendo come√ßar examinando [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">1</a> ], [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">2</a> ] e [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">8</a> ] para ter uma id√©ia de como o modelo de execu√ß√£o da GPU se parece em geral, porque consideraremos apenas um detalhe separado.  Para leitores curiosos, existem todos os links no final do post.  Se voc√™ encontrar erros, entre em contato comigo. <br><br><h2>  Conte√∫do </h2><br><ul><li>  Sobre o artigo </li><li>  Conte√∫do </li><li>  Vocabul√°rio </li><li>  Qual a diferen√ßa entre o n√∫cleo da GPU e o n√∫cleo da CPU? </li><li>  O que √© consist√™ncia / discrep√¢ncia? </li><li>  Exemplos de processamento de m√°scara de execu√ß√£o <ul><li>  ISA fict√≠cio </li><li>  AMD GCN ISA </li><li>  AVX512 </li></ul></li><li>  Como lidar com a discrep√¢ncia? </li><li>  Refer√™ncias </li></ul><a name="habracut"></a><br><h2>  Vocabul√°rio </h2><br><ul><li>  GPU - Unidade de processamento gr√°fico, GPU </li><li>  Classifica√ß√£o de Flynn <br><ul><li>  SIMD - Dados m√∫ltiplos de instru√ß√£o √∫nica, fluxo de instru√ß√£o √∫nico, fluxo de dados m√∫ltiplo </li><li>  SIMT - Threads m√∫ltiplos de instru√ß√£o √∫nica, fluxo de instru√ß√£o √∫nico, threads m√∫ltiplos </li></ul></li><li>  Wave (SIM) - um fluxo executado no modo SIMD </li><li>  Linha (faixa) - um fluxo de dados separado no modelo SIMD </li><li>  SMT - Multithreading simult√¢neo, multithreading simult√¢neo (Intel Hyper-threading) [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">2</a> ] <br><ul><li>  V√°rios threads compartilham os principais recursos de computa√ß√£o </li></ul></li><li>  IMT - Multithreading intercalado, multithreading alternado [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">2</a> ] <br><ul><li>  V√°rios threads compartilham o total de recursos de computa√ß√£o do kernel, mas apenas um </li></ul></li><li>  BB - Bloco B√°sico, um bloco b√°sico - uma sequ√™ncia linear de instru√ß√µes com um √∫nico salto no final </li><li>  ILP - Paralelismo no n√≠vel da instru√ß√£o, paralelismo no n√≠vel da instru√ß√£o [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">3</a> ] </li><li>  ISA - Arquitetura do Conjunto de Instru√ß√µes, arquitetura do conjunto de instru√ß√µes </li></ul><br>  No meu post vou aderir a essa classifica√ß√£o inventada.  Assemelha-se aproximadamente √† forma como uma GPU moderna √© organizada. <br><br><blockquote><code>: <br> GPU -+ <br> |-  0 -+ <br> | |-  0 + <br> | | |-  0 <br> | | |-  1 <br> | | |- ... <br> | | +-  Q-1 <br> | | <br> | |- ... <br> | +-  M-1 <br> | <br> |- ... <br> +-  N-1 <br> <br> *  -  SIMD <br> <br>  : <br>  + <br> |-  0 <br> |- ... <br> +-  N-1</code> </blockquote> <br>  Outros nomes: <br><br><ul><li>  O n√∫cleo pode ser chamado de CU, SM, EU </li><li>  Uma onda pode ser chamada de frente de onda, thread de hardware (thread HW), warp, um contexto </li><li>  Uma linha pode ser chamada de thread de programa (thread SW) </li></ul><br><h2>  Qual a diferen√ßa entre o n√∫cleo da GPU e o n√∫cleo da CPU? </h2><br>  Qualquer gera√ß√£o atual de n√∫cleos de GPU √© menos poderosa que os processadores centrais: ILP simples / m√∫ltiplos problemas [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">6</a> ] e pr√©-busca [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">5</a> ], sem previs√£o ou previs√£o de transi√ß√µes / retornos.  Tudo isso, junto com pequenos caches, libera uma √°rea bastante grande no chip, que √© preenchida com muitos n√∫cleos.  Os mecanismos de carregamento / armazenamento de mem√≥ria s√£o capazes de lidar com a largura do canal em uma ordem de magnitude maior (isso n√£o se aplica √†s GPUs integradas / m√≥veis) do que as CPUs convencionais, mas voc√™ deve pagar por isso com altas lat√™ncias.  Para ocultar a lat√™ncia, a GPU usa SMT [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">2</a> ] - enquanto uma onda est√° ociosa, outras usam os recursos de computa√ß√£o gratuitos do kernel.  Normalmente, o n√∫mero de ondas processadas por um n√∫cleo depende dos registros utilizados e √© determinado dinamicamente alocando um arquivo de registro fixo [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">8</a> ].  O planejamento para a execu√ß√£o das instru√ß√µes √© h√≠brido - din√¢mico-est√°tico [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">6</a> ] [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">11</a> 4.4].  Os kernels SMT executados no modo SIMD atingem altos valores de FLOPS (opera√ß√µes de ponto flutuante por segundo, flops, n√∫mero de opera√ß√µes de ponto flutuante por segundo). <br><br><img src="https://habrastorage.org/getpro/habr/post_images/fb8/059/770/fb8059770b3653b65c5e2cc30f5fee16.png" alt="Figura 1"><br><br>  <i>Gr√°fico de legenda.</i>  <i>Preto - inativo, branco - ativo, cinza - desligado, azul - inativo, vermelho - pendente</i> <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/12e/fc7/5d9/12efc75d90a064410b1632c2be710235.png"></div><br>  <i>Figura 1. Hist√≥rico de execu√ß√£o 4: 2</i> <br><br>  A imagem mostra o hist√≥rico da m√°scara de execu√ß√£o, em que o eixo x mostra o tempo da esquerda para a direita e o eixo y mostra o identificador da linha que vai de cima para baixo.  Se voc√™ ainda n√£o entender isso, volte ao desenho depois de ler as se√ß√µes a seguir. <br><br>  Esta √© uma ilustra√ß√£o de como o hist√≥rico de execu√ß√£o do n√∫cleo da GPU pode parecer em uma configura√ß√£o fict√≠cia: quatro ondas compartilham um amostrador e duas ALUs.  O planejador de ondas em cada ciclo emite duas instru√ß√µes de duas ondas.  Quando uma onda est√° ociosa ao executar um acesso √† mem√≥ria ou uma opera√ß√£o ALU longa, o agendador alterna para outro par de ondas, devido ao qual a ALU √© constantemente ocupada em quase 100%. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/433/54a/ea2/43354aea2bb0a351048a196808d6a06a.png"></div><br>  <i>Figura 2. Hist√≥rico de execu√ß√£o 4: 1</i> <br><br>  Um exemplo com a mesma carga, mas desta vez em cada ciclo da instru√ß√£o apenas uma onda √© emitida.  Observe que a segunda ALU est√° passando fome. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/6cb/f33/e39/6cbf33e39c393986a3a26bd44b9777e8.png"></div><br>  <i>Figura 3. Hist√≥rico de execu√ß√£o 4: 4</i> <br><br>  Desta vez, quatro instru√ß√µes s√£o emitidas em cada ciclo.  Observe que h√° muitas solicita√ß√µes para a ALU, portanto, duas ondas quase sempre est√£o aguardando (na verdade, isso √© um erro do algoritmo de planejamento). <br><br>  <strong><em>Atualiza√ß√£o</em></strong> Para obter mais informa√ß√µes sobre as dificuldades de planejar a execu√ß√£o de instru√ß√µes, consulte [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">12</a> ]. <br><br>  No mundo real, as GPUs t√™m configura√ß√µes de n√∫cleo diferentes: algumas podem ter at√© 40 ondas por n√∫cleo e 4 ALUs, outras possuem 7 ondas fixas e 2 ALUs.  Tudo isso depende de muitos fatores e √© determinado gra√ßas ao meticuloso processo de simula√ß√£o de arquitetura. <br><br>  Al√©m disso, as ALUs SIMD reais podem ter uma largura menor que as ondas que elas servem e, em seguida, s√£o necess√°rios v√°rios ciclos para processar uma instru√ß√£o emitida;  o fator √© chamado comprimento "carrilh√£o" [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">3</a> ]. <br><br><h2>  O que √© consist√™ncia / discrep√¢ncia? </h2><br>  Vamos dar uma olhada no seguinte trecho de c√≥digo: <br><br><h6>  Exemplo 1 </h6><br><pre> <code class="cpp hljs">uint lane_id = get_lane_id(); <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> (lane_id &amp; <span class="hljs-number"><span class="hljs-number">1</span></span>) { <span class="hljs-comment"><span class="hljs-comment">// Do smth } // Do some more</span></span></code> </pre> <br>  Aqui vemos um fluxo de instru√ß√µes em que o caminho da execu√ß√£o depende do identificador da linha que est√° sendo executada.  Obviamente, linhas diferentes t√™m significados diferentes.  O que vai acontecer?  Existem diferentes abordagens para resolver esse problema [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">4</a> ], mas no final todas elas fazem a mesma coisa.  Uma dessas abordagens √© a m√°scara de execu√ß√£o, que abordarei.  Essa abordagem foi usada nas GPUs da Nvidia antes de Volta e nas GPUs da AMD GCN.  O ponto principal da m√°scara de execu√ß√£o √© que armazenamos um pouco para cada linha na onda.  Se o bit de execu√ß√£o da linha correspondente for 0, nenhum registro ser√° afetado para a pr√≥xima instru√ß√£o emitida.  De fato, a linha n√£o deve sentir a influ√™ncia de toda a instru√ß√£o executada, porque seu bit de execu√ß√£o √© 0. Isso funciona da seguinte maneira: a onda viaja ao longo do gr√°fico de fluxo de controle na ordem de busca de profundidade, salvando o hist√≥rico das transi√ß√µes selecionadas at√© que os bits sejam definidos.  Eu acho que √© melhor mostrar isso por exemplo. <br><br>  Suponha que temos ondas com uma largura de 8. Aqui est√° a apar√™ncia da m√°scara de execu√ß√£o para o fragmento de c√≥digo: <br><br><h6>  Exemplo 1. Hist√≥rico da m√°scara de execu√ß√£o </h6><br><pre> <code class="cpp hljs"> <span class="hljs-comment"><span class="hljs-comment">// execution mask uint lane_id = get_lane_id(); // 11111111 if (lane_id &amp; 1) { // 11111111 // Do smth // 01010101 } // Do some more // 11111111</span></span></code> </pre> <br>  Agora considere exemplos mais complexos: <br><br><h6>  Exemplo 2 </h6><br><pre> <code class="cpp hljs">uint lane_id = get_lane_id(); <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> (uint i = lane_id; i &lt; <span class="hljs-number"><span class="hljs-number">16</span></span>; i++) { <span class="hljs-comment"><span class="hljs-comment">// Do smth }</span></span></code> </pre> <br><h6>  Exemplo 3 </h6><br><pre> <code class="cpp hljs">uint lane_id = get_lane_id(); <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> (lane_id &lt; <span class="hljs-number"><span class="hljs-number">16</span></span>) { <span class="hljs-comment"><span class="hljs-comment">// Do smth } else { // Do smth else }</span></span></code> </pre> <br>  Voc√™ pode perceber que a hist√≥ria √© necess√°ria.  Ao usar a abordagem de m√°scara de execu√ß√£o, o equipamento geralmente usa algum tipo de pilha.  A abordagem ing√™nua √© armazenar uma pilha de tuplas (exec_mask, endere√ßo) e adicionar instru√ß√µes de converg√™ncia que extraem a m√°scara da pilha e alteram o ponteiro de instru√ß√µes da onda.  Nesse caso, a onda ter√° informa√ß√µes suficientes para ignorar todo o CFG de cada linha. <br><br>  Em termos de desempenho, s√£o necess√°rios apenas alguns loops para processar uma instru√ß√£o de fluxo de controle por causa de todo esse armazenamento de dados.  E n√£o esque√ßa que a pilha tem uma profundidade limitada. <br><br>  <strong><em>Update.</em></strong>  Gra√ßas a <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">@craigkolb,</a> li um artigo [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">13</a> ], que observa que as instru√ß√µes de jun√ß√£o / jun√ß√£o do AMD GCN selecionam primeiro um caminho a partir de menos threads [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">11</a> 4.6], o que garante que a profundidade da pilha de m√°scaras seja igual a log2. <br><br>  <strong><em>Update.</em></strong>  Obviamente, quase sempre √© poss√≠vel incorporar tudo em um shader / estrutura CFG em um shader e, portanto, armazenar todo o hist√≥rico de m√°scaras de execu√ß√£o em registros e planejar estaticamente ignorar / convergir CFG [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">15</a> ].  Depois de analisar o back-end LLVM para AMDGPU, n√£o encontrei nenhuma evid√™ncia de manipula√ß√£o de pilha constantemente emitida pelo compilador. <br><br><h3>  Suporte de hardware de m√°scara de tempo de execu√ß√£o </h3><br>  Agora, veja estes gr√°ficos de fluxo de controle da Wikipedia: <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/5f9/f04/a1a/5f9f04a1a89b36ad0908dee0e90542f3.png"></div><br>  <i>Figura 4. Alguns dos tipos de gr√°ficos de fluxo de controle</i> <br><br>  Qual √© o conjunto m√≠nimo de instru√ß√µes de controle de m√°scara que precisamos para lidar com todos os casos?  Aqui est√° o que parece no meu ISA artificial com paralelismo impl√≠cito, controle expl√≠cito de m√°scara e sincroniza√ß√£o totalmente din√¢mica de conflitos de dados: <br><br><pre> <code class="cpp hljs">push_mask BRANCH_END ; Push current mask <span class="hljs-keyword"><span class="hljs-keyword">and</span></span> reconvergence pointer pop_mask ; Pop mask <span class="hljs-keyword"><span class="hljs-keyword">and</span></span> jump to reconvergence instruction mask_nz r0.x ; Set execution bit, pop mask <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> all bits are zero ; Branch instruction is more complicated ; Push current mask <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> reconvergence ; <span class="hljs-function"><span class="hljs-function">Push mask </span><span class="hljs-title"><span class="hljs-function"><span class="hljs-title">for</span></span></span><span class="hljs-function"> </span><span class="hljs-params"><span class="hljs-function"><span class="hljs-params">(r0.x == </span></span><span class="hljs-number"><span class="hljs-function"><span class="hljs-params"><span class="hljs-number">0</span></span></span></span><span class="hljs-function"><span class="hljs-params">)</span></span></span><span class="hljs-function"> </span><span class="hljs-keyword"><span class="hljs-function"><span class="hljs-keyword">for</span></span></span><span class="hljs-function"> </span><span class="hljs-keyword"><span class="hljs-function"><span class="hljs-keyword">else</span></span></span><span class="hljs-function"> block, </span><span class="hljs-keyword"><span class="hljs-function"><span class="hljs-keyword">if</span></span></span><span class="hljs-function"> any lane takes the path </span></span>; <span class="hljs-function"><span class="hljs-function">Set mask </span><span class="hljs-title"><span class="hljs-function"><span class="hljs-title">with</span></span></span><span class="hljs-function"> </span><span class="hljs-params"><span class="hljs-function"><span class="hljs-params">(r0.x != </span></span><span class="hljs-number"><span class="hljs-function"><span class="hljs-params"><span class="hljs-number">0</span></span></span></span><span class="hljs-function"><span class="hljs-params">)</span></span></span><span class="hljs-function">, fallback to </span><span class="hljs-keyword"><span class="hljs-function"><span class="hljs-keyword">else</span></span></span><span class="hljs-function"> in </span><span class="hljs-keyword"><span class="hljs-function"><span class="hljs-keyword">case</span></span></span><span class="hljs-function"> no bit is 1 br_push r0.x, ELSE, CONVERGE</span></span></code> </pre> <br>  Vamos dar uma olhada no caso d). <br><br><pre> <code class="cpp hljs">A: br_push r0.x, C, D B: C: mask_nz r0.y jmp B D: ret</code> </pre> <br>  N√£o sou especialista em analisar fluxos de controle ou projetar o ISA; portanto, tenho certeza de que h√° um caso em que meu ISA artificial n√£o ser√° capaz de lidar com isso, mas isso n√£o √© importante, porque um CFG estruturado deve ser suficiente para todos. <br><br>  <strong><em>Update.</em></strong>  Leia mais sobre o suporte GCN para obter instru√ß√µes sobre fluxo de controle aqui: [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">11</a> ] cap.4 e sobre a implementa√ß√£o do LLVM aqui: [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">15</a> ]. <br><br>  Conclus√£o: <br><br><ul><li>  Diverg√™ncia - a diferen√ßa resultante nos caminhos escolhidos por diferentes linhas da mesma onda </li><li>  Consist√™ncia - sem discrep√¢ncia. </li></ul><br><h2>  Exemplos de processamento de m√°scara de execu√ß√£o </h2><br><h3>  ISA fict√≠cio </h3><br>  Compilei os trechos de c√≥digo anteriores no meu ISA artificial e os executei em um simulador no SIMD32.  Veja como ele lida com a m√°scara de execu√ß√£o. <br><br>  <strong><em>Update.</em></strong>  Observe que um simulador artificial sempre escolhe o caminho verdadeiro, e esse n√£o √© o melhor caminho. <br><br><h6>  Exemplo 1 </h6><br><pre> <code class="lisp hljs"><span class="hljs-comment"><span class="hljs-comment">; uint lane_id = get_lane_id(); mov r0.x, lane_id ; if (lane_id &amp; 1) { push_mask BRANCH_END and r0.y, r0.x, u(1) mask_nz r0.y LOOP_BEGIN: ; // Do smth pop_mask ; pop mask and reconverge BRANCH_END: ; // Do some more ret</span></span></code> </pre> <br><img src="https://habrastorage.org/getpro/habr/post_images/d40/30c/fdb/d4030cfdb754b9a663c03ae46b31efc7.png" alt="Figura 5"><br><br>  <i>Figura 5. O hist√≥rico do exemplo 1</i> <br><br>  Voc√™ notou uma √°rea preta?  Este tempo desperdi√ßado.  Algumas linhas esperam que outras pessoas concluam a itera√ß√£o. <br><br><h6>  Exemplo 2 </h6><br><pre> <code class="lisp hljs"><span class="hljs-comment"><span class="hljs-comment">; uint lane_id = get_lane_id(); mov r0.x, lane_id ; for (uint i = lane_id; i &lt; 16; i++) { push_mask LOOP_END ; Push the current mask and the pointer to reconvergence instruction LOOP_PROLOG: lt.u32 r0.y, r0.x, u(16) ; r0.y &lt;- r0.x &lt; 16 add.u32 r0.x, r0.x, u(1) ; r0.x &lt;- r0.x + 1 mask_nz r0.y ; exec bit &lt;- r0.y != 0 - when all bits are zero next mask is popped LOOP_BEGIN: ; // Do smth jmp LOOP_PROLOG LOOP_END: ; // } ret</span></span></code> </pre> <br><img src="https://habrastorage.org/getpro/habr/post_images/fe3/259/b17/fe3259b179e832553900c7cb22487e03.png" alt="Figura 6"><br><br>  <i>Figura 6. Hist√≥rico do exemplo 2</i> <br><br><h6>  Exemplo 3 </h6><br><pre> <code class="lisp hljs"> mov r0.x, lane_id lt.u32 r0.y, r0.x, u(<span class="hljs-number"><span class="hljs-number">16</span></span>) <span class="hljs-comment"><span class="hljs-comment">; if (lane_id &lt; 16) { ; Push (current mask, CONVERGE) and (else mask, ELSE) ; Also set current execution bit to r0.y != 0 br_push r0.y, ELSE, CONVERGE THEN: ; // Do smth pop_mask ; } else { ELSE: ; // Do smth else pop_mask ; } CONVERGE: ret</span></span></code> </pre> <br><img src="https://habrastorage.org/getpro/habr/post_images/27e/d1b/2a9/27ed1b2a99db4ab917d661946ed7c705.png" alt="Figura 7"><br><br>  <i>Figura 7. Hist√≥rico do exemplo 3</i> <br><br><h3>  AMD GCN ISA </h3><br>  <strong><em>Update.</em></strong>  A GCN tamb√©m usa processamento expl√≠cito de m√°scaras; mais sobre isso pode ser encontrado aqui: [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">11</a> 4.x].  Decidi mostrar alguns exemplos de seu ISA, gra√ßas ao <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">shader-playground,</a> isso √© f√°cil de fazer.  Talvez um dia eu encontre um simulador e consiga obter diagramas. <br><br>  Lembre-se de que o compilador √© inteligente, para que voc√™ possa obter outros resultados.  Tentei enganar o compilador para que ele n√£o otimizasse minhas ramifica√ß√µes, colocando l√° os loops de ponteiro e depois limpando o c√≥digo do assembler;  Eu n√£o sou especialista em GCN, portanto, alguns pontos importantes podem ser ignorados. <br><br>  Observe tamb√©m que as instru√ß√µes S_CBRANCH_I / G_FORK e S_CBRANCH_JOIN n√£o s√£o usadas nesses fragmentos porque s√£o simples e o compilador n√£o as suporta.  Portanto, infelizmente, n√£o foi poss√≠vel considerar a pilha de m√°scaras.  Se voc√™ souber como fazer o processamento da pilha de problemas do compilador, informe-me. <br><br>  <strong><em>Update.</em></strong>  Confira esta <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">palestra do @ SiNGUL4RiTY</a> sobre a implementa√ß√£o de um fluxo de controle vetorizado no back-end LLVM usado pela AMD. <br><br><h6>  Exemplo 1 </h6><br><pre> <code class="lisp hljs"><span class="hljs-comment"><span class="hljs-comment">; uint lane_id = get_lane_id(); ; GCN uses 64 wave width, so lane_id = thread_id &amp; 63 ; There are scalar s* and vector v* registers ; Executon mask does not affect scalar or branch instructions v_mov_b32 v1, 0x00000400 ; 1024 - group size v_mad_u32_u24 v0, s12, v1, v0 ; thread_id calculation v_and_b32 v1, 63, v0 ; if (lane_id &amp; 1) { v_and_b32 v2, 1, v0 s_mov_b64 s[0:1], exec ; Save the execution mask v_cmpx_ne_u32 exec, v2, 0 ; Set the execution bit s_cbranch_execz ELSE ; Jmp if all exec bits are zero ; // Do smth ELSE: ; } ; // Do some more s_mov_b64 exec, s[0:1] ; Restore the execution mask s_endpgm</span></span></code> </pre> <br><h6>  Exemplo 2 </h6><br><pre> <code class="lisp hljs"><span class="hljs-comment"><span class="hljs-comment">; uint lane_id = get_lane_id(); v_mov_b32 v1, 0x00000400 v_mad_u32_u24 v0, s8, v1, v0 ; Not sure why s8 this time and not s12 v_and_b32 v1, 63, v0 ; LOOP PROLOG s_mov_b64 s[0:1], exec ; Save the execution mask v_mov_b32 v2, v1 v_cmp_le_u32 vcc, 16, v1 s_andn2_b64 exec, exec, vcc ; Set the execution bit s_cbranch_execz LOOP_END ; Jmp if all exec bits are zero ; for (uint i = lane_id; i &lt; 16; i++) { LOOP_BEGIN: ; // Do smth v_add_u32 v2, 1, v2 v_cmp_le_u32 vcc, 16, v2 s_andn2_b64 exec, exec, vcc ; Mask out lanes which are beyond loop limit s_cbranch_execnz LOOP_BEGIN ; Jmp if non zero exec mask LOOP_END: ; // } s_mov_b64 exec, s[0:1] ; Restore the execution mask s_endpgm</span></span></code> </pre> <br><h6>  Exemplo 3 </h6><br><pre> <code class="lisp hljs"><span class="hljs-comment"><span class="hljs-comment">; uint lane_id = get_lane_id(); v_mov_b32 v1, 0x00000400 v_mad_u32_u24 v0, s12, v1, v0 v_and_b32 v1, 63, v0 v_and_b32 v2, 1, v0 s_mov_b64 s[0:1], exec ; Save the execution mask ; if (lane_id &lt; 16) { v_cmpx_lt_u32 exec, v1, 16 ; Set the execution bit s_cbranch_execz ELSE ; Jmp if all exec bits are zero ; // Do smth ; } else { ELSE: s_andn2_b64 exec, s[0:1], exec ; Inverse the mask and &amp; with previous s_cbranch_execz CONVERGE ; Jmp if all exec bits are zero ; // Do smth else ; } CONVERGE: s_mov_b64 exec, s[0:1] ; Restore the execution mask ; // Do some more s_endpgm</span></span></code> </pre> <br><h3>  AVX512 </h3><br>  <strong><em>Update.</em></strong>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">@tom_forsyth</a> apontou para mim que a extens√£o AVX512 tamb√©m possui processamento expl√≠cito de m√°scara, ent√£o aqui est√£o alguns exemplos.  Mais detalhes sobre isso podem ser encontrados em [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">14</a> ], 15.xe 15.6.1.  N√£o √© exatamente uma GPU, mas ainda possui um SIMD16 real de 32 bits.  Os trechos de c√≥digo foram criados usando o godbolt ISPC (‚Äìtarget = avx512knl-i32x16) e foram fortemente reprojetados, portanto, podem n√£o ser 100% verdadeiros. <br><br><h6>  Exemplo 1 </h6><br><pre> <code class="lisp hljs"> <span class="hljs-comment"><span class="hljs-comment">; Imagine zmm0 contains 16 lane_ids ; AVXZ512 comes with k0-k7 mask registers ; Usage: ; op reg1 {k[7:0]}, reg2, reg3 ; k0 can not be used as a predicate operand, only k1-k7 ; if (lane_id &amp; 1) { vpslld zmm0 {k1}, zmm0, 31 ; zmm0[i] = zmm0[i] &lt;&lt; 31 kmovw eax, k1 ; Save the execution mask vptestmd k1 {k1}, zmm0, zmm0 ; k1[i] = zmm0[i] != 0 kortestw k1, k1 je ELSE ; Jmp if all exec bits are zero ; // Do smth ; Now k1 contains the execution mask ; We can use it like this: ; vmovdqa32 zmm1 {k1}, zmm0 ELSE: ; } kmovw k1, eax ; Restore the execution mask ; // Do some more ret</span></span></code> </pre> <br><h6>  Exemplo 2 </h6><br><pre> <code class="lisp hljs"> <span class="hljs-comment"><span class="hljs-comment">; Imagine zmm0 contains 16 lane_ids kmovw eax, k1 ; Save the execution mask vpcmpltud k1 {k1}, zmm0, 16 ; k1[i] = zmm0[i] &lt; 16 kortestw k1, k1 je LOOP_END ; Jmp if all exec bits are zero vpternlogd zmm1 {k1}, zmm1, zmm1, 255 ; zmm1[i] = -1 ; for (uint i = lane_id; i &lt; 16; i++) { LOOP_BEGIN: ; // Do smth vpsubd zmm0 {k1}, zmm0, zmm1 ; zmm0[i] = zmm0[i] + 1 vpcmpltud k1 {k1}, zmm0, 16 ; masked k1[i] = zmm0[i] &lt; 16 kortestw k1, k1 jne LOOP_BEGIN ; Break if all exec bits are zero LOOP_END: ; // } kmovw k1, eax ; Restore the execution mask ; // Do some more ret</span></span></code> </pre> <br><h6>  Exemplo 3 </h6><br><pre> <code class="lisp hljs"> <span class="hljs-comment"><span class="hljs-comment">; Imagine zmm0 contains 16 lane_ids ; if (lane_id &amp; 1) { vpslld zmm0 {k1}, zmm0, 31 ; zmm0[i] = zmm0[i] &lt;&lt; 31 kmovw eax, k1 ; Save the execution mask vptestmd k1 {k1}, zmm0, zmm0 ; k1[i] = zmm0[i] != 0 kortestw k1, k1 je ELSE ; Jmp if all exec bits are zero THEN: ; // Do smth ; } else { ELSE: kmovw ebx, k1 andn ebx, eax, ebx kmovw k1, ebx ; mask = ~mask &amp; old_mask kortestw k1, k1 je CONVERGE ; Jmp if all exec bits are zero ; // Do smth else ; } CONVERGE: kmovw k1, eax ; Restore the execution mask ; // Do some more ret</span></span></code> </pre> <br><h2>  Como lidar com a discrep√¢ncia? </h2><br>  Tentei criar uma ilustra√ß√£o simples, mas completa, de como a inefici√™ncia surge da combina√ß√£o de linhas divergentes. <br><br>  Imagine um simples peda√ßo de c√≥digo: <br><br><pre> <code class="lisp hljs">uint thread_id = get_thread_id()<span class="hljs-comment"><span class="hljs-comment">; uint iter_count = memory[thread_id]; for (uint i = 0; i &lt; iter_count; i++) { // Do smth }</span></span></code> </pre> <br>  Vamos criar 256 threads e medir o tempo de execu√ß√£o: <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/7c2/2da/c5d/7c22dac5d75a77156a60c510a655309a.png"></div><br>  <i>Figura 8. Dura√ß√£o de encadeamentos divergentes</i> <br><br>  O eixo x √© o identificador do fluxo do programa, o eixo y √© o ciclo do rel√≥gio;  colunas diferentes mostram quanto tempo √© desperdi√ßado ao agrupar fluxos com diferentes comprimentos de onda em compara√ß√£o com a execu√ß√£o de thread √∫nico. <br><br>  O tempo de execu√ß√£o da onda √© igual ao tempo m√°ximo de execu√ß√£o entre as linhas contidas nele.  Voc√™ pode ver que o desempenho j√° diminui drasticamente com o SIMD8 e outras expans√µes apenas pioram um pouco. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/a0d/c9a/be6/a0dc9abe6a7a0e12515d4c88c36aaa21.png" alt="Figura 9"></div><br>  <i>Figura 9. Tempo de execu√ß√£o de threads consistentes</i> <br><br>  As mesmas colunas s√£o mostradas nesta figura, mas desta vez o n√∫mero de itera√ß√µes √© classificado por identificadores de fluxo, ou seja, fluxos com um n√∫mero semelhante de itera√ß√µes s√£o transmitidos para uma √∫nica onda. <br><br>  Neste exemplo, a execu√ß√£o √© potencialmente acelerada pela metade. <br><br>  Obviamente, o exemplo √© muito simples, mas espero que voc√™ entenda o ponto: a discrep√¢ncia na execu√ß√£o decorre da discrep√¢ncia dos dados, portanto os CFGs devem ser simples e os dados consistentes. <br><br>  Por exemplo, se voc√™ estiver escrevendo um tra√ßador de raios, poder√° se beneficiar do agrupamento dos raios com a mesma dire√ß√£o e posi√ß√£o, porque eles provavelmente passar√£o pelos mesmos n√≥s no BVH.  Veja [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">10</a> ] e outros artigos relacionados para mais detalhes. <br><br>  Tamb√©m vale ressaltar que existem t√©cnicas para lidar com discrep√¢ncias no n√≠vel do hardware, por exemplo, Dynamic Warp Forma√ß√£o [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">7</a> ] e execu√ß√£o prevista para ramifica√ß√µes pequenas. <br><br><h1>  Refer√™ncias </h1><br>  [1] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Uma viagem pelo Pipeline gr√°fico</a> <br><br>  [2] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Kayvon Fatahalian: COMPUTA√á√ÉO PARALELA</a> <br><br>  [3] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Arquitetura de computadores: uma abordagem quantitativa</a> <br><br>  [4] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Reconverg√™ncia SIMT sem pilha a baixo custo</a> <br><br>  [5] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Dissecando a hierarquia de mem√≥ria da GPU atrav√©s de microbenchmarking</a> <br><br>  [6] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Dissecando a arquitetura NVIDIA Volta GPU via microbenchmarking</a> <br><br>  [7] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Forma√ß√£o din√¢mica de urdidura e programa√ß√£o para fluxo de controle eficiente da GPU</a> <br><br>  [8] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Maurizio Cerrato: arquiteturas de GPU</a> <br><br>  [9] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Simulador de GPU de brinquedo</a> <br><br>  [10] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Reduzindo a diverg√™ncia de filiais em programas GPU</a> <br><br>  [11] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Arquitetura do conjunto de instru√ß√µes "Vega"</a> <br><br>  [12] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Joshua Barczak: Simulando a execu√ß√£o de shader para GCN</a> <br><br>  [13] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Vetor tangente: uma digress√£o sobre diverg√™ncia</a> <br><br>  [14] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Arquiteturas Intel 64 e IA-32Manual do desenvolvedor de software</a> <br><br>  [15] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Vetorizando o fluxo de controle divergente para aplicativos SIMD</a> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt457704/">https://habr.com/ru/post/pt457704/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt457694/index.html">Os perigos do uso de constantes com v√°rios caracteres</a></li>
<li><a href="../pt457696/index.html">Os perigos do uso de constantes com v√°rios caracteres</a></li>
<li><a href="../pt457698/index.html">Experi√™ncia: usamos proxies como uma ferramenta para combater ataques DoS</a></li>
<li><a href="../pt457700/index.html">Guia de autentica√ß√£o do Node.js. sem passport.js e servi√ßos de terceiros</a></li>
<li><a href="../pt457702/index.html">Trabalhar com a API KOMPAS-3D ‚Üí Li√ß√£o 16 ‚Üí Caracteres de controle</a></li>
<li><a href="../pt457706/index.html">Rob√¥ testa SAP ERP</a></li>
<li><a href="../pt457710/index.html">Os incr√≠veis recursos das redes neurais 2019</a></li>
<li><a href="../pt457712/index.html">Como a Verizon e o BGP Optimizer configuram √≥timos offline</a></li>
<li><a href="../pt457714/index.html">Estouro de pilha em ingl√™s: Community Kill Guide</a></li>
<li><a href="../pt457718/index.html">HyperCard, o elo perdido na evolu√ß√£o da Web</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>