Fitter report for DE1_SOC_D8M_RTL
Mon Dec 10 01:11:59 2018
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Mon Dec 10 01:11:58 2018           ;
; Quartus Prime Version           ; 17.0.2 Build 602 07/19/2017 SJ Standard Edition ;
; Revision Name                   ; DE1_SOC_D8M_RTL                                 ;
; Top-level Entity Name           ; colorRecognizer                                 ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 30,933 / 32,070 ( 96 % )                        ;
; Total registers                 ; 3735                                            ;
; Total pins                      ; 146 / 457 ( 32 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 109,568 / 4,065,280 ( 3 % )                     ;
; Total RAM Blocks                ; 14 / 397 ( 4 % )                                ;
; Total DSP Blocks                ; 2 / 87 ( 2 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 4 / 6 ( 67 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 24          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.35        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.0%      ;
;     Processor 3            ;   3.4%      ;
;     Processor 4            ;   3.3%      ;
;     Processor 5            ;   3.1%      ;
;     Processor 6            ;   3.1%      ;
;     Processor 7            ;   3.0%      ;
;     Processor 8            ;   3.0%      ;
;     Processor 9            ;   2.7%      ;
;     Processor 10           ;   2.7%      ;
;     Processor 11           ;   2.7%      ;
;     Processor 12           ;   2.7%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE1_SOC_D8M_RTL:cDriver|VIDEO_PLL:pll_ref1|altpll:altpll_component|VIDEO_PLL_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0                                                                                                                                                                                                                      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0                                                                                                                                                                                                                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0                                                                                                                                                                                                                            ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_generic_pll2_outclk~CLKENA0                                                                                                                                                                                                                            ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; audioManager:audioMan|clock_generator:my_clock_gen|altpll:DE_Clock_Generator_Audio|altpll_1uu1:auto_generated|clk[0]~CLKENA0                                                                                                                                                                                                                             ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CLOCK2_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                    ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; KEY[2]~inputCLKENA0                                                                                                                                                                                                                                                                                                                                      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|AUTO_FOCUS_ON:vd|PULSE[17]                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|AUTO_FOCUS_ON:vd|PULSE[17]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[1]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[1]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[4]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[4]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[7]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[7]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[11]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[11]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[13]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[13]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[15]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[15]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[1]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[1]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[3]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[3]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[5]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[5]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[7]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[7]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[1]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[1]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[2]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[2]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[19]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[19]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[5]                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[5]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CEN[1]                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CEN[1]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[1]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[1]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[4]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[4]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[7]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[7]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[0]                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[0]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[29]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[29]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[2]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[2]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[21]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[21]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[27]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[27]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[31]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[31]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[13]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[13]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[14]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[14]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|BYTE[7]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|BYTE[7]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|BYTE[1]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|BYTE[1]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|BYTE[2]                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|BYTE[2]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|END_OK                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|END_OK~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|SDAO                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|SDAO~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|ST[0]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|ST[0]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|ST[3]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|ST[3]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|ST[3]                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|ST[3]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|WCNT[0]                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|WCNT[0]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Filter:filter|prev_delay0[19]                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Filter:filter|prev_delay0[19]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CNT[0]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CNT[0]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[0]                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[0]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[7]                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[7]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[12]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[12]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[13]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[13]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[17]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[17]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[0]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[0]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[22]                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[22]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|ST[4]                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|ST[4]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CNT[3]                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CNT[3]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[9]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[9]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[11]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[11]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[5]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[5]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[4]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[4]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[5]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[5]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[7]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[7]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|DELY[1]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|DELY[1]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[0]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[0]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[0]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[0]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|SCLO                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|SCLO~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|ST[0]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|ST[0]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[0]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[0]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[2]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[2]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[5]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[5]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[0]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[0]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[1]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[1]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[8]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[8]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[12]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[12]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|WR[1]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|WR[1]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD0[2]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD0[2]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD0[3]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD0[3]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD0[6]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD0[6]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD1[2]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD1[2]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD1[4]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD1[4]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD1[6]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD1[6]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|VGA_RD_COUNTER:tr|X_Cont[7]                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|VGA_RD_COUNTER:tr|X_Cont[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|VGA_RD_COUNTER:tr|X_Cont[9]                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|VGA_RD_COUNTER:tr|X_Cont[9]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|RESET_DELAY:u2|Cont[15]                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|RESET_DELAY:u2|Cont[15]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|RESET_DELAY:u2|Cont[18]                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|RESET_DELAY:u2|Cont[18]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|RESET_DELAY:u2|Cont[30]                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|RESET_DELAY:u2|Cont[30]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Pre_RD                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Pre_RD~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Read                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Read~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a0                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a0~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a3                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a3~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a4                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a4~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a5                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a5~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a7                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a7~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a8                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a8~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a9                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a9~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a0                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a0~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a4                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a4~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|parity6                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|parity6~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|rdptr_g[2]                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|rdptr_g[2]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|rdptr_g[7]                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|rdptr_g[7]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|rdptr_g[8]                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|rdptr_g[8]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|wrptr_g[2]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a4                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a4~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a10                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a10~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a1                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a1~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a2                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a2~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a8                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a8~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a9                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a9~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|rdptr_g[1]                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|rdptr_g[1]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[9]                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[9]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[10]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[10]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|do_precharge                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|do_precharge~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|do_refresh                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|do_refresh~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|do_rw                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|do_rw~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|ex_read                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|ex_read~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[0]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[0]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[1]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[1]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[2]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[2]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[3]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[3]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[4]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[4]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[5]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[5]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[6]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[6]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[7]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[7]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[13]                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|init_timer[13]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|timer[1]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|timer[1]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|timer[3]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|timer[3]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|timer[9]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|timer[9]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|timer[11]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|timer[11]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|timer[12]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|timer[12]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|timer[15]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|timer[15]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rRD1_ADDR[8]                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rRD1_ADDR[8]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rRD1_ADDR[9]                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rRD1_ADDR[9]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rRD1_ADDR[12]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rRD1_ADDR[12]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rRD1_ADDR[19]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rRD1_ADDR[19]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rRD1_ADDR[20]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rRD1_ADDR[20]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[9]                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[9]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[12]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[12]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[13]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[13]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[14]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[14]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[15]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[15]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[16]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[16]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[17]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[17]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[18]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[18]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[19]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[19]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[21]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|rWR1_ADDR[21]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Clock_Edge:DAC_Left_Right_Clock_Edges|last_test_clk                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audioManager:audioMan|audio_codec:codec|Altera_UP_Clock_Edge:DAC_Left_Right_Clock_Edges|last_test_clk~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]~DUPLICATE                                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[6]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[6]~DUPLICATE                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[2]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[2]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[3]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[3]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                         ;
+--------------+-----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity  ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+-----------------+--------------+------------+---------------+----------------+
; Location     ;                 ;              ; ADC_CONVST ; PIN_AJ4       ; QSF Assignment ;
; Location     ;                 ;              ; ADC_DIN    ; PIN_AK4       ; QSF Assignment ;
; Location     ;                 ;              ; ADC_DOUT   ; PIN_AK3       ; QSF Assignment ;
; Location     ;                 ;              ; ADC_SCLK   ; PIN_AK2       ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[10]   ; PIN_AH18      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[11]   ; PIN_AH17      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[12]   ; PIN_AG16      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[13]   ; PIN_AE16      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[14]   ; PIN_AF16      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[15]   ; PIN_AG17      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[16]   ; PIN_AA18      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[17]   ; PIN_AA19      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[18]   ; PIN_AE17      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[19]   ; PIN_AC20      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[20]   ; PIN_AH19      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[21]   ; PIN_AJ20      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[22]   ; PIN_AH20      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[23]   ; PIN_AK21      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[24]   ; PIN_AD19      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[25]   ; PIN_AD20      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[26]   ; PIN_AE18      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[27]   ; PIN_AE19      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[28]   ; PIN_AF20      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[29]   ; PIN_AF21      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[30]   ; PIN_AF19      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[31]   ; PIN_AG21      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[32]   ; PIN_AF18      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[33]   ; PIN_AG20      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[34]   ; PIN_AG18      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[35]   ; PIN_AJ21      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[4]    ; PIN_AK16      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[5]    ; PIN_AK18      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[6]    ; PIN_AK19      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[7]    ; PIN_AJ19      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[8]    ; PIN_AJ17      ; QSF Assignment ;
; Location     ;                 ;              ; GPIO[9]    ; PIN_AJ16      ; QSF Assignment ;
; Location     ;                 ;              ; HEX2[0]    ; PIN_AB23      ; QSF Assignment ;
; Location     ;                 ;              ; HEX2[1]    ; PIN_AE29      ; QSF Assignment ;
; Location     ;                 ;              ; HEX2[2]    ; PIN_AD29      ; QSF Assignment ;
; Location     ;                 ;              ; HEX2[3]    ; PIN_AC28      ; QSF Assignment ;
; Location     ;                 ;              ; HEX2[4]    ; PIN_AD30      ; QSF Assignment ;
; Location     ;                 ;              ; HEX2[5]    ; PIN_AC29      ; QSF Assignment ;
; Location     ;                 ;              ; HEX2[6]    ; PIN_AC30      ; QSF Assignment ;
; Location     ;                 ;              ; HEX3[0]    ; PIN_AD26      ; QSF Assignment ;
; Location     ;                 ;              ; HEX3[1]    ; PIN_AC27      ; QSF Assignment ;
; Location     ;                 ;              ; HEX3[2]    ; PIN_AD25      ; QSF Assignment ;
; Location     ;                 ;              ; HEX3[3]    ; PIN_AC25      ; QSF Assignment ;
; Location     ;                 ;              ; HEX3[4]    ; PIN_AB28      ; QSF Assignment ;
; Location     ;                 ;              ; HEX3[5]    ; PIN_AB25      ; QSF Assignment ;
; Location     ;                 ;              ; HEX3[6]    ; PIN_AB22      ; QSF Assignment ;
; Location     ;                 ;              ; HEX4[0]    ; PIN_AA24      ; QSF Assignment ;
; Location     ;                 ;              ; HEX4[1]    ; PIN_Y23       ; QSF Assignment ;
; Location     ;                 ;              ; HEX4[2]    ; PIN_Y24       ; QSF Assignment ;
; Location     ;                 ;              ; HEX4[3]    ; PIN_W22       ; QSF Assignment ;
; Location     ;                 ;              ; HEX4[4]    ; PIN_W24       ; QSF Assignment ;
; Location     ;                 ;              ; HEX4[5]    ; PIN_V23       ; QSF Assignment ;
; Location     ;                 ;              ; HEX4[6]    ; PIN_W25       ; QSF Assignment ;
; Location     ;                 ;              ; HEX5[0]    ; PIN_V25       ; QSF Assignment ;
; Location     ;                 ;              ; HEX5[1]    ; PIN_AA28      ; QSF Assignment ;
; Location     ;                 ;              ; HEX5[2]    ; PIN_Y27       ; QSF Assignment ;
; Location     ;                 ;              ; HEX5[3]    ; PIN_AB27      ; QSF Assignment ;
; Location     ;                 ;              ; HEX5[4]    ; PIN_AB26      ; QSF Assignment ;
; Location     ;                 ;              ; HEX5[5]    ; PIN_AA26      ; QSF Assignment ;
; Location     ;                 ;              ; HEX5[6]    ; PIN_AA25      ; QSF Assignment ;
; Location     ;                 ;              ; IRDA_RXD   ; PIN_AA30      ; QSF Assignment ;
; Location     ;                 ;              ; IRDA_TXD   ; PIN_AB30      ; QSF Assignment ;
; Location     ;                 ;              ; PS2_CLK2   ; PIN_AD9       ; QSF Assignment ;
; Location     ;                 ;              ; PS2_DAT2   ; PIN_AE9       ; QSF Assignment ;
; Location     ;                 ;              ; TD_CLK27   ; PIN_H15       ; QSF Assignment ;
; Location     ;                 ;              ; TD_DATA[0] ; PIN_D2        ; QSF Assignment ;
; Location     ;                 ;              ; TD_DATA[1] ; PIN_B1        ; QSF Assignment ;
; Location     ;                 ;              ; TD_DATA[2] ; PIN_E2        ; QSF Assignment ;
; Location     ;                 ;              ; TD_DATA[3] ; PIN_B2        ; QSF Assignment ;
; Location     ;                 ;              ; TD_DATA[4] ; PIN_D1        ; QSF Assignment ;
; Location     ;                 ;              ; TD_DATA[5] ; PIN_E1        ; QSF Assignment ;
; Location     ;                 ;              ; TD_DATA[6] ; PIN_C2        ; QSF Assignment ;
; Location     ;                 ;              ; TD_DATA[7] ; PIN_B3        ; QSF Assignment ;
; Location     ;                 ;              ; TD_HS      ; PIN_A5        ; QSF Assignment ;
; Location     ;                 ;              ; TD_RESET_N ; PIN_F6        ; QSF Assignment ;
; Location     ;                 ;              ; TD_VS      ; PIN_A3        ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; ADC_CONVST ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; ADC_DIN    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; ADC_DOUT   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; ADC_SCLK   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[10]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[11]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[12]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[13]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[14]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[15]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[16]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[17]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[18]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[19]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[20]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[21]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[22]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[23]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[24]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[25]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[26]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[27]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[28]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[29]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[30]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[31]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[32]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[33]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[34]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[35]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[8]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; GPIO[9]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX2[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX2[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX2[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX2[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX2[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX2[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX2[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX3[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX3[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX3[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX3[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX3[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX3[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX3[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX4[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX4[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX4[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX4[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX4[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX4[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX4[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX5[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX5[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX5[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX5[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX5[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX5[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; HEX5[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; IRDA_RXD   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; IRDA_TXD   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; PS2_CLK2   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; PS2_DAT2   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; TD_CLK27   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; TD_DATA[0] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; TD_DATA[1] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; TD_DATA[2] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; TD_DATA[3] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; TD_DATA[4] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; TD_DATA[5] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; TD_DATA[6] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; TD_DATA[7] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; TD_HS      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; TD_RESET_N ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; colorRecognizer ;              ; TD_VS      ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+-----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 36451 ) ; 0.00 % ( 0 / 36451 )       ; 0.00 % ( 0 / 36451 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 36451 ) ; 0.00 % ( 0 / 36451 )       ; 0.00 % ( 0 / 36451 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 34886 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 183 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 1330 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 52 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/output_files/DE1_SOC_D8M_RTL.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 30,933 / 32,070       ; 96 %  ;
; ALMs needed [=A-B+C]                                        ; 30,933                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 31,560 / 32,070       ; 98 %  ;
;         [a] ALMs used for LUT logic and registers           ; 811                   ;       ;
;         [b] ALMs used for LUT logic                         ; 29,819                ;       ;
;         [c] ALMs used for registers                         ; 930                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 782 / 32,070          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 155 / 32,070          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 155                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 3,207 / 3,207         ; 100 % ;
;     -- Logic LABs                                           ; 3,207                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 32,295                ;       ;
;     -- 7 input functions                                    ; 6,159                 ;       ;
;     -- 6 input functions                                    ; 23,005                ;       ;
;     -- 5 input functions                                    ; 782                   ;       ;
;     -- 4 input functions                                    ; 516                   ;       ;
;     -- <=3 input functions                                  ; 1,833                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 738                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,735                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,481 / 64,140        ; 5 %   ;
;         -- Secondary logic registers                        ; 254 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,583                 ;       ;
;         -- Routing optimization registers                   ; 152                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 146 / 457             ; 32 %  ;
;     -- Clock pins                                           ; 7 / 8                 ; 88 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 14 / 397              ; 4 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 109,568 / 4,065,280   ; 3 %   ;
; Total block memory implementation bits                      ; 143,360 / 4,065,280   ; 4 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 2 / 87                ; 2 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 4 / 6                 ; 67 %  ;
; Global signals                                              ; 12                    ;       ;
;     -- Global clocks                                        ; 8 / 16                ; 50 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 10.8% / 10.4% / 12.2% ;       ;
; Peak interconnect usage (total/H/V)                         ; 23.6% / 22.6% / 29.5% ;       ;
; Maximum fan-out                                             ; 15348                 ;       ;
; Highest non-global fan-out                                  ; 15348                 ;       ;
; Total fan-out                                               ; 204882                ;       ;
; Average fan-out                                             ; 5.52                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                   ;
+-------------------------------------------------------------+------------------------+----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; sld_hub:auto_hub     ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 30656 / 32070 ( 96 % ) ; 57 / 32070 ( < 1 % ) ; 220 / 32070 ( < 1 % )          ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 30656                  ; 57                   ; 220                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 30938 / 32070 ( 96 % ) ; 80 / 32070 ( < 1 % ) ; 544 / 32070 ( 2 % )            ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 747                    ; 18                   ; 46                             ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 29712                  ; 34                   ; 74                             ; 0                              ;
;         [c] ALMs used for registers                         ; 479                    ; 28                   ; 424                            ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                    ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 437 / 32070 ( 1 % )    ; 23 / 32070 ( < 1 % ) ; 324 / 32070 ( 1 % )            ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 155 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )              ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                    ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                    ; 0                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 155                    ; 0                    ; 0                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                    ; 0                              ; 0                              ;
;                                                             ;                        ;                      ;                                ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                  ; Low                            ; Low                            ;
;                                                             ;                        ;                      ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 3207 / 3207 ( 100 % )  ; 12 / 3207 ( < 1 % )  ; 71 / 3207 ( 2 % )              ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 3207                   ; 12                   ; 71                             ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                    ; 0                              ; 0                              ;
;                                                             ;                        ;                      ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 31991                  ; 92                   ; 212                            ; 0                              ;
;     -- 7 input functions                                    ; 6159                   ; 0                    ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 22935                  ; 11                   ; 59                             ; 0                              ;
;     -- 5 input functions                                    ; 735                    ; 25                   ; 22                             ; 0                              ;
;     -- 4 input functions                                    ; 476                    ; 17                   ; 23                             ; 0                              ;
;     -- <=3 input functions                                  ; 1686                   ; 39                   ; 108                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 306                    ; 35                   ; 397                            ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                    ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                    ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                    ; 0                              ; 0                              ;
;                                                             ;                        ;                      ;                                ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                    ; 0                              ; 0                              ;
;     -- By type:                                             ;                        ;                      ;                                ;                                ;
;         -- Primary logic registers                          ; 2451 / 64140 ( 4 % )   ; 91 / 64140 ( < 1 % ) ; 939 / 64140 ( 1 % )            ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 181 / 64140 ( < 1 % )  ; 4 / 64140 ( < 1 % )  ; 69 / 64140 ( < 1 % )           ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                        ;                      ;                                ;                                ;
;         -- Design implementation registers                  ; 2492                   ; 91                   ; 1000                           ; 0                              ;
;         -- Routing optimization registers                   ; 140                    ; 4                    ; 8                              ; 0                              ;
;                                                             ;                        ;                      ;                                ;                                ;
;                                                             ;                        ;                      ;                                ;                                ;
; Virtual pins                                                ; 0                      ; 0                    ; 0                              ; 0                              ;
; I/O pins                                                    ; 137                    ; 0                    ; 0                              ; 9                              ;
; I/O registers                                               ; 0                      ; 0                    ; 0                              ; 0                              ;
; Total block memory bits                                     ; 94208                  ; 0                    ; 15360                          ; 0                              ;
; Total block memory implementation bits                      ; 112640                 ; 0                    ; 30720                          ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 11 / 397 ( 2 % )       ; 0 / 397 ( 0 % )      ; 3 / 397 ( < 1 % )              ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 2 / 87 ( 2 % )         ; 0 / 87 ( 0 % )       ; 0 / 87 ( 0 % )                 ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 116 ( 0 % )        ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )                ; 8 / 116 ( 6 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )          ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )                  ; 4 / 6 ( 66 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )         ; 0 / 54 ( 0 % )       ; 0 / 54 ( 0 % )                 ; 5 / 54 ( 9 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )          ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )                  ; 4 / 6 ( 66 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )          ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )                  ; 4 / 6 ( 66 % )                 ;
;                                                             ;                        ;                      ;                                ;                                ;
; Connections                                                 ;                        ;                      ;                                ;                                ;
;     -- Input Connections                                    ; 2277                   ; 138                  ; 1386                           ; 1                              ;
;     -- Registered Input Connections                         ; 2152                   ; 103                  ; 1083                           ; 0                              ;
;     -- Output Connections                                   ; 146                    ; 224                  ; 34                             ; 3398                           ;
;     -- Registered Output Connections                        ; 94                     ; 224                  ; 0                              ; 0                              ;
;                                                             ;                        ;                      ;                                ;                                ;
; Internal Connections                                        ;                        ;                      ;                                ;                                ;
;     -- Total Connections                                    ; 200265                 ; 918                  ; 4318                           ; 3564                           ;
;     -- Registered Connections                               ; 159951                 ; 693                  ; 2634                           ; 0                              ;
;                                                             ;                        ;                      ;                                ;                                ;
; External Connections                                        ;                        ;                      ;                                ;                                ;
;     -- Top                                                  ; 50                     ; 0                    ; 121                            ; 2252                           ;
;     -- sld_hub:auto_hub                                     ; 0                      ; 20                   ; 215                            ; 127                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 121                    ; 215                  ; 64                             ; 1020                           ;
;     -- hard_block:auto_generated_inst                       ; 2252                   ; 127                  ; 1020                           ; 0                              ;
;                                                             ;                        ;                      ;                                ;                                ;
; Partition Interface                                         ;                        ;                      ;                                ;                                ;
;     -- Input Ports                                          ; 35                     ; 45                   ; 310                            ; 9                              ;
;     -- Output Ports                                         ; 185                    ; 62                   ; 136                            ; 19                             ;
;     -- Bidir Ports                                          ; 25                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                        ;                      ;                                ;                                ;
; Registered Ports                                            ;                        ;                      ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 3                    ; 62                             ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 29                   ; 122                            ; 0                              ;
;                                                             ;                        ;                      ;                                ;                                ;
; Port Connectivity                                           ;                        ;                      ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                    ; 41                             ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 28                   ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                    ; 16                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                    ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 25                   ; 124                            ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 30                   ; 138                            ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 29                   ; 124                            ; 0                              ;
+-------------------------------------------------------------+------------------------+----------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; AUD_ADCDAT      ; K7    ; 8A       ; 8            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK2_50       ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 113                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50       ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50       ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50        ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 333                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]          ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 234                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]          ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]          ; W15   ; 3B       ; 40           ; 0            ; 0            ; 241                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]          ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_CLK  ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[0] ; AC23  ; 4A       ; 86           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[1] ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[2] ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[3] ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[4] ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[5] ; AF26  ; 4A       ; 86           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[6] ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[7] ; AG26  ; 4A       ; 84           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[8] ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[9] ; AH27  ; 4A       ; 84           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_HS   ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_VS   ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]           ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]           ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]           ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]           ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]           ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]           ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]           ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]           ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]           ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]           ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT     ; J7    ; 8A       ; 16           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK        ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CAMERA_I2C_SCL ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CAMERA_PWDN_n  ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]   ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]  ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]  ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]  ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]   ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]   ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]   ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]   ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]   ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]   ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]   ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]   ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]   ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]     ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]     ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N     ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE       ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK       ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N      ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM      ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N     ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM      ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N      ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_I2C_SCLK  ; J12   ; 8A       ; 12           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO[0]        ; AC18  ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO[1]        ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO[2]        ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO[3]        ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]        ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]        ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]        ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]        ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]        ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]        ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]        ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]        ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]        ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]        ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]        ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]        ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]        ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]        ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]        ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]        ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]        ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]        ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]        ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]        ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]        ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]        ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]        ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]        ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_CS_n      ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_MCLK      ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_REFCLK    ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_RESET_n   ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N    ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]       ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]       ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]       ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]       ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]       ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]       ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]       ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]       ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK        ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]       ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]       ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]       ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]       ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]       ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]       ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]       ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]       ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS         ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]       ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]       ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]       ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]       ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]       ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]       ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]       ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]       ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N     ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS         ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                  ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------+
; AUD_ADCLRCK    ; K8    ; 8A       ; 8            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                    ;
; AUD_BCLK       ; H7    ; 8A       ; 16           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                    ;
; AUD_DACLRCK    ; H8    ; 8A       ; 24           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                    ;
; CAMERA_I2C_SDA ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_SDA~3 (inverted) ;
; DRAM_DQ[0]     ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[10]    ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[11]    ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[12]    ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[13]    ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[14]    ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[15]    ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[1]     ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[2]     ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[3]     ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[4]     ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[5]     ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[6]     ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[7]     ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[8]     ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[9]     ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; FPGA_I2C_SDAT  ; K12   ; 8A       ; 12           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|i2c_sdata~1 (inverted) ;
; MIPI_I2C_SCL   ; AF24  ; 4A       ; 74           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                    ;
; MIPI_I2C_SDA   ; AF23  ; 4A       ; 74           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_SDA~1 (inverted)  ;
; PS2_CLK        ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                    ;
; PS2_DAT        ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 12 / 32 ( 38 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 44 / 48 ( 92 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 34 / 80 ( 43 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 17 / 32 ( 53 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 1 / 16 ( 6 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 38 / 80 ( 48 % ) ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; MIPI_PIXEL_CLK                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; GPIO[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; MIPI_PIXEL_D[0]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; PS2_CLK                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; GPIO[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; MIPI_PIXEL_D[1]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; PS2_DAT                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; MIPI_PIXEL_D[2]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; MIPI_PIXEL_D[3]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; MIPI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; MIPI_I2C_SCL                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; MIPI_PIXEL_D[4]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; MIPI_PIXEL_D[5]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; MIPI_CS_n                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; MIPI_PIXEL_D[6]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; MIPI_PIXEL_D[7]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; MIPI_MCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; CAMERA_PWDN_n                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; MIPI_PIXEL_D[8]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; MIPI_PIXEL_D[9]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; CAMERA_I2C_SDA                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; MIPI_PIXEL_VS                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; CAMERA_I2C_SCL                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; MIPI_RESET_n                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; MIPI_PIXEL_HS                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; MIPI_REFCLK                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; AUD_XCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A             ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; AUD_DACDAT                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A             ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; GPIO[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; GPIO[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; DRAM_ADDR[0]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[10]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[11]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[12]  ; Missing drive strength and slew rate ;
; DRAM_BA[0]     ; Missing drive strength and slew rate ;
; DRAM_BA[1]     ; Missing drive strength and slew rate ;
; DRAM_CAS_N     ; Missing drive strength and slew rate ;
; DRAM_CKE       ; Missing drive strength and slew rate ;
; DRAM_CLK       ; Missing drive strength and slew rate ;
; DRAM_CS_N      ; Missing drive strength and slew rate ;
; DRAM_LDQM      ; Missing drive strength and slew rate ;
; DRAM_RAS_N     ; Missing drive strength and slew rate ;
; DRAM_UDQM      ; Missing drive strength and slew rate ;
; DRAM_WE_N      ; Missing drive strength and slew rate ;
; AUD_DACDAT     ; Missing drive strength and slew rate ;
; AUD_XCK        ; Missing drive strength and slew rate ;
; FPGA_I2C_SCLK  ; Missing drive strength and slew rate ;
; HEX0[0]        ; Missing drive strength and slew rate ;
; HEX0[1]        ; Missing drive strength and slew rate ;
; HEX0[2]        ; Missing drive strength and slew rate ;
; HEX0[3]        ; Missing drive strength and slew rate ;
; HEX0[4]        ; Missing drive strength and slew rate ;
; HEX0[5]        ; Missing drive strength and slew rate ;
; HEX0[6]        ; Missing drive strength and slew rate ;
; HEX1[0]        ; Missing drive strength and slew rate ;
; HEX1[1]        ; Missing drive strength and slew rate ;
; HEX1[2]        ; Missing drive strength and slew rate ;
; HEX1[3]        ; Missing drive strength and slew rate ;
; HEX1[4]        ; Missing drive strength and slew rate ;
; HEX1[5]        ; Missing drive strength and slew rate ;
; HEX1[6]        ; Missing drive strength and slew rate ;
; LEDR[0]        ; Missing drive strength and slew rate ;
; LEDR[1]        ; Missing drive strength and slew rate ;
; LEDR[2]        ; Missing drive strength and slew rate ;
; LEDR[3]        ; Missing drive strength and slew rate ;
; LEDR[4]        ; Missing drive strength and slew rate ;
; LEDR[5]        ; Missing drive strength and slew rate ;
; LEDR[6]        ; Missing drive strength and slew rate ;
; LEDR[7]        ; Missing drive strength and slew rate ;
; LEDR[8]        ; Missing drive strength and slew rate ;
; LEDR[9]        ; Missing drive strength and slew rate ;
; VGA_BLANK_N    ; Missing drive strength and slew rate ;
; VGA_B[0]       ; Missing drive strength and slew rate ;
; VGA_B[1]       ; Missing drive strength and slew rate ;
; VGA_B[2]       ; Missing drive strength and slew rate ;
; VGA_B[3]       ; Missing drive strength and slew rate ;
; VGA_B[4]       ; Missing drive strength and slew rate ;
; VGA_B[5]       ; Missing drive strength and slew rate ;
; VGA_B[6]       ; Missing drive strength and slew rate ;
; VGA_B[7]       ; Missing drive strength and slew rate ;
; VGA_CLK        ; Missing drive strength and slew rate ;
; VGA_G[0]       ; Missing drive strength and slew rate ;
; VGA_G[1]       ; Missing drive strength and slew rate ;
; VGA_G[2]       ; Missing drive strength and slew rate ;
; VGA_G[3]       ; Missing drive strength and slew rate ;
; VGA_G[4]       ; Missing drive strength and slew rate ;
; VGA_G[5]       ; Missing drive strength and slew rate ;
; VGA_G[6]       ; Missing drive strength and slew rate ;
; VGA_G[7]       ; Missing drive strength and slew rate ;
; VGA_HS         ; Missing drive strength and slew rate ;
; VGA_R[0]       ; Missing drive strength and slew rate ;
; VGA_R[1]       ; Missing drive strength and slew rate ;
; VGA_R[2]       ; Missing drive strength and slew rate ;
; VGA_R[3]       ; Missing drive strength and slew rate ;
; VGA_R[4]       ; Missing drive strength and slew rate ;
; VGA_R[5]       ; Missing drive strength and slew rate ;
; VGA_R[6]       ; Missing drive strength and slew rate ;
; VGA_R[7]       ; Missing drive strength and slew rate ;
; VGA_SYNC_N     ; Missing drive strength and slew rate ;
; VGA_VS         ; Missing drive strength and slew rate ;
; CAMERA_I2C_SCL ; Missing drive strength and slew rate ;
; CAMERA_PWDN_n  ; Missing drive strength and slew rate ;
; MIPI_CS_n      ; Missing drive strength and slew rate ;
; MIPI_MCLK      ; Missing drive strength and slew rate ;
; MIPI_REFCLK    ; Missing drive strength and slew rate ;
; MIPI_RESET_n   ; Missing drive strength and slew rate ;
; GPIO[0]        ; Missing drive strength and slew rate ;
; GPIO[1]        ; Missing drive strength and slew rate ;
; GPIO[2]        ; Missing drive strength and slew rate ;
; GPIO[3]        ; Missing drive strength and slew rate ;
; DRAM_DQ[0]     ; Missing drive strength and slew rate ;
; DRAM_DQ[1]     ; Missing drive strength and slew rate ;
; DRAM_DQ[2]     ; Missing drive strength and slew rate ;
; DRAM_DQ[3]     ; Missing drive strength and slew rate ;
; DRAM_DQ[4]     ; Missing drive strength and slew rate ;
; DRAM_DQ[5]     ; Missing drive strength and slew rate ;
; DRAM_DQ[6]     ; Missing drive strength and slew rate ;
; DRAM_DQ[7]     ; Missing drive strength and slew rate ;
; DRAM_DQ[8]     ; Missing drive strength and slew rate ;
; DRAM_DQ[9]     ; Missing drive strength and slew rate ;
; DRAM_DQ[10]    ; Missing drive strength and slew rate ;
; DRAM_DQ[11]    ; Missing drive strength and slew rate ;
; DRAM_DQ[12]    ; Missing drive strength and slew rate ;
; DRAM_DQ[13]    ; Missing drive strength and slew rate ;
; DRAM_DQ[14]    ; Missing drive strength and slew rate ;
; DRAM_DQ[15]    ; Missing drive strength and slew rate ;
; AUD_ADCLRCK    ; Missing drive strength and slew rate ;
; AUD_BCLK       ; Missing drive strength and slew rate ;
; AUD_DACLRCK    ; Missing drive strength and slew rate ;
; FPGA_I2C_SDAT  ; Missing drive strength and slew rate ;
; PS2_CLK        ; Missing drive strength and slew rate ;
; PS2_DAT        ; Missing drive strength and slew rate ;
; CAMERA_I2C_SDA ; Missing drive strength and slew rate ;
; MIPI_I2C_SCL   ; Missing drive strength and slew rate ;
; MIPI_I2C_SDA   ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                          ;                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL                                 ;                            ;
;     -- PLL Type                                                                                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                                                                                      ; FRACTIONALPLL_X0_Y32_N0    ;
;     -- PLL Feedback clock type                                                                                                                           ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                           ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                 ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                                                 ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                 ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                                                        ; On                         ;
;     -- PLL Fractional Division                                                                                                                           ; N/A                        ;
;     -- M Counter                                                                                                                                         ; 12                         ;
;     -- N Counter                                                                                                                                         ; 2                          ;
;     -- PLL Refclk Select                                                                                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                                                                                ; PLLREFCLKSELECT_X0_Y38_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                        ; clk_2                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                           ; N/A                        ;
;             -- CORECLKIN source                                                                                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                           ; N/A                        ;
;             -- CLKIN(1) source                                                                                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                           ; CLOCK_50~input             ;
;             -- CLKIN(3) source                                                                                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                ;                            ;
;         -- DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER                  ;                            ;
;             -- Output Clock Frequency                                                                                                                    ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y34_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                    ; On                         ;
;             -- Duty Cycle                                                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                 ; 3                          ;
;             -- C Counter PH Mux PRST                                                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                                                            ; 1                          ;
;         -- DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|generic_pll2~PLL_OUTPUT_COUNTER                  ;                            ;
;             -- Output Clock Frequency                                                                                                                    ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y31_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                    ; On                         ;
;             -- Duty Cycle                                                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                                                               ; 270.000000 degrees         ;
;             -- C Counter                                                                                                                                 ; 3                          ;
;             -- C Counter PH Mux PRST                                                                                                                     ; 2                          ;
;             -- C Counter PRST                                                                                                                            ; 3                          ;
;                                                                                                                                                          ;                            ;
; audioManager:audioMan|clock_generator:my_clock_gen|altpll:DE_Clock_Generator_Audio|altpll_1uu1:auto_generated|generic_pll1~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                                                                                      ; FRACTIONALPLL_X0_Y1_N0     ;
;     -- PLL Feedback clock type                                                                                                                           ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                           ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                                                                         ; 27.000039 MHz              ;
;     -- Reference Clock Sourced by                                                                                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                 ; 378.000546 MHz             ;
;     -- PLL Operation Mode                                                                                                                                ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                                                 ; 21.428572 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                 ; 57.142857 MHz              ;
;     -- PLL Enable                                                                                                                                        ; On                         ;
;     -- PLL Fractional Division                                                                                                                           ; N/A                        ;
;     -- M Counter                                                                                                                                         ; 28                         ;
;     -- N Counter                                                                                                                                         ; 2                          ;
;     -- PLL Refclk Select                                                                                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                                                                                ; PLLREFCLKSELECT_X0_Y7_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                                                        ; clk_2                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                           ; N/A                        ;
;             -- CORECLKIN source                                                                                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                           ; N/A                        ;
;             -- CLKIN(1) source                                                                                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                           ; CLOCK2_50~input            ;
;             -- CLKIN(3) source                                                                                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                ;                            ;
;         -- audioManager:audioMan|clock_generator:my_clock_gen|altpll:DE_Clock_Generator_Audio|altpll_1uu1:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                    ; 12.193566 MHz              ;
;             -- Output Clock Location                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y8_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                    ; On                         ;
;             -- Duty Cycle                                                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                 ; 31                         ;
;             -- C Counter PH Mux PRST                                                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                                                            ; 1                          ;
;                                                                                                                                                          ;                            ;
; DE1_SOC_D8M_RTL:cDriver|VIDEO_PLL:pll_ref1|altpll:altpll_component|VIDEO_PLL_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL                           ;                            ;
;     -- PLL Type                                                                                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                                                                                      ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                                           ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                           ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                 ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                                                 ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                 ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                                                        ; On                         ;
;     -- PLL Fractional Division                                                                                                                           ; N/A                        ;
;     -- M Counter                                                                                                                                         ; 12                         ;
;     -- N Counter                                                                                                                                         ; 2                          ;
;     -- PLL Refclk Select                                                                                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                                                                                ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                        ; clk_2                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                           ; N/A                        ;
;             -- CORECLKIN source                                                                                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                           ; N/A                        ;
;             -- CLKIN(1) source                                                                                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                           ; CLOCK2_50~input            ;
;             -- CLKIN(3) source                                                                                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                ;                            ;
;         -- DE1_SOC_D8M_RTL:cDriver|VIDEO_PLL:pll_ref1|altpll:altpll_component|VIDEO_PLL_altpll:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER            ;                            ;
;             -- Output Clock Frequency                                                                                                                    ; 25.0 MHz                   ;
;             -- Output Clock Location                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y19_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                    ; Off                        ;
;             -- Duty Cycle                                                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                 ; 12                         ;
;             -- C Counter PH Mux PRST                                                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                                                            ; 1                          ;
;                                                                                                                                                          ;                            ;
; DE1_SOC_D8M_RTL:cDriver|pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL                              ;                            ;
;     -- PLL Type                                                                                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                                                                                      ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                                           ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                           ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                 ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                                                 ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                 ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                                                        ; On                         ;
;     -- PLL Fractional Division                                                                                                                           ; N/A                        ;
;     -- M Counter                                                                                                                                         ; 12                         ;
;     -- N Counter                                                                                                                                         ; 2                          ;
;     -- PLL Refclk Select                                                                                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                                                                                ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                        ; clk_2                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                           ; N/A                        ;
;             -- CORECLKIN source                                                                                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                           ; N/A                        ;
;             -- CLKIN(1) source                                                                                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                           ; CLOCK3_50~input            ;
;             -- CLKIN(3) source                                                                                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                ;                            ;
;         -- DE1_SOC_D8M_RTL:cDriver|pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER               ;                            ;
;             -- Output Clock Frequency                                                                                                                    ; 20.0 MHz                   ;
;             -- Output Clock Location                                                                                                                     ; PLLOUTPUTCOUNTER_X89_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                    ; On                         ;
;             -- Duty Cycle                                                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                 ; 15                         ;
;             -- C Counter PH Mux PRST                                                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                                                            ; 1                          ;
;                                                                                                                                                          ;                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                         ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |colorRecognizer                                                                                                                        ; 30933.0 (1.0)        ; 31559.5 (1.5)                    ; 781.0 (0.5)                                       ; 154.5 (0.0)                      ; 0.0 (0.0)            ; 32295 (3)           ; 3735 (0)                  ; 0 (0)         ; 109568            ; 14    ; 2          ; 146  ; 0            ; |colorRecognizer                                                                                                                                                                                                                                                                                                                                            ; colorRecognizer                   ; work         ;
;    |DE1_SOC_D8M_RTL:cDriver|                                                                                                            ; 1812.8 (3.2)         ; 2161.7 (3.8)                     ; 356.1 (0.6)                                       ; 7.2 (0.0)                        ; 0.0 (0.0)            ; 2873 (7)            ; 2166 (0)                  ; 0 (0)         ; 88064             ; 9     ; 2          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver                                                                                                                                                                                                                                                                                                                    ; DE1_SOC_D8M_RTL                   ; work         ;
;       |AUTO_FOCUS_ON:vd|                                                                                                                ; 21.0 (21.0)          ; 21.8 (21.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|AUTO_FOCUS_ON:vd                                                                                                                                                                                                                                                                                                   ; AUTO_FOCUS_ON                     ; work         ;
;       |CLOCK_DELAY:del1|                                                                                                                ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|CLOCK_DELAY:del1                                                                                                                                                                                                                                                                                                   ; CLOCK_DELAY                       ; work         ;
;       |FOCUS_ADJ:adl|                                                                                                                   ; 513.4 (10.5)         ; 580.0 (10.5)                     ; 67.1 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 841 (17)            ; 620 (24)                  ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl                                                                                                                                                                                                                                                                                                      ; FOCUS_ADJ                         ; work         ;
;          |AUTO_SYNC_MODIFY:RE|                                                                                                          ; 32.6 (0.0)           ; 53.0 (0.0)                       ; 20.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (0)              ; 110 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE                                                                                                                                                                                                                                                                                  ; AUTO_SYNC_MODIFY                  ; work         ;
;             |MODIFY_SYNC:hs|                                                                                                            ; 16.2 (16.2)          ; 26.3 (26.3)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs                                                                                                                                                                                                                                                                   ; MODIFY_SYNC                       ; work         ;
;             |MODIFY_SYNC:vs|                                                                                                            ; 16.4 (16.4)          ; 26.7 (26.7)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 54 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs                                                                                                                                                                                                                                                                   ; MODIFY_SYNC                       ; work         ;
;          |I2C_DELAY:i2c|                                                                                                                ; 22.5 (22.5)          ; 23.0 (23.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|I2C_DELAY:i2c                                                                                                                                                                                                                                                                                        ; I2C_DELAY                         ; work         ;
;          |LCD_COUNTER:cv1|                                                                                                              ; 92.0 (92.0)          ; 95.7 (95.7)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (163)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|LCD_COUNTER:cv1                                                                                                                                                                                                                                                                                      ; LCD_COUNTER                       ; work         ;
;          |VCM_CTRL_P:pp|                                                                                                                ; 114.0 (62.7)         ; 129.7 (75.2)                     ; 16.2 (13.0)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 196 (93)            ; 162 (134)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp                                                                                                                                                                                                                                                                                        ; VCM_CTRL_P                        ; work         ;
;             |F_VCM:f|                                                                                                                   ; 51.3 (51.3)          ; 54.5 (54.5)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (103)           ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f                                                                                                                                                                                                                                                                                ; F_VCM                             ; work         ;
;          |VCM_I2C:i2c2|                                                                                                                 ; 241.8 (100.0)        ; 268.2 (109.7)                    ; 26.3 (9.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 370 (148)           ; 220 (72)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2                                                                                                                                                                                                                                                                                         ; VCM_I2C                           ; work         ;
;             |CLOCKMEM:c1|                                                                                                               ; 16.5 (16.5)          ; 16.8 (16.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1                                                                                                                                                                                                                                                                             ; CLOCKMEM                          ; work         ;
;             |I2C_READ_DATA:rd|                                                                                                          ; 43.5 (43.5)          ; 51.7 (51.7)                      ; 8.2 (8.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd                                                                                                                                                                                                                                                                        ; I2C_READ_DATA                     ; work         ;
;             |I2C_WRITE_PTR:wpt|                                                                                                         ; 47.0 (47.0)          ; 50.0 (50.0)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt                                                                                                                                                                                                                                                                       ; I2C_WRITE_PTR                     ; work         ;
;             |I2C_WRITE_WDATA:wrd|                                                                                                       ; 34.8 (34.8)          ; 40.0 (40.0)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd                                                                                                                                                                                                                                                                     ; I2C_WRITE_WDATA                   ; work         ;
;       |Filter:filter|                                                                                                                   ; 44.7 (44.7)          ; 57.3 (57.3)                      ; 13.3 (13.3)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 76 (76)             ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Filter:filter                                                                                                                                                                                                                                                                                                      ; Filter                            ; work         ;
;       |MIPI_BRIDGE_CAMERA_Config:cfin|                                                                                                  ; 846.7 (0.5)          ; 923.4 (0.5)                      ; 82.7 (0.0)                                        ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 1284 (1)            ; 464 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin                                                                                                                                                                                                                                                                                     ; MIPI_BRIDGE_CAMERA_Config         ; work         ;
;          |MIPI_BRIDGE_CONFIG:mpiv|                                                                                                      ; 241.3 (122.4)        ; 269.0 (131.0)                    ; 29.2 (9.6)                                        ; 1.5 (0.9)                        ; 0.0 (0.0)            ; 384 (195)           ; 208 (102)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv                                                                                                                                                                                                                                                             ; MIPI_BRIDGE_CONFIG                ; work         ;
;             |CLOCKMEM:c1|                                                                                                               ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1                                                                                                                                                                                                                                                 ; CLOCKMEM                          ; work         ;
;             |I2C_READ_DATA:rd|                                                                                                          ; 37.9 (37.9)          ; 47.5 (47.5)                      ; 9.6 (9.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd                                                                                                                                                                                                                                            ; I2C_READ_DATA                     ; work         ;
;             |I2C_WRITE_PTR:wpt|                                                                                                         ; 43.1 (43.1)          ; 49.0 (49.0)                      ; 6.5 (6.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 66 (66)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt                                                                                                                                                                                                                                           ; I2C_WRITE_PTR                     ; work         ;
;             |I2C_WRITE_WDATA:wrd|                                                                                                       ; 31.2 (31.2)          ; 34.7 (34.7)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd                                                                                                                                                                                                                                         ; I2C_WRITE_WDATA                   ; work         ;
;          |MIPI_CAMERA_CONFIG:camiv|                                                                                                     ; 604.8 (483.6)        ; 653.9 (515.7)                    ; 53.6 (36.6)                                       ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 899 (711)           ; 256 (134)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv                                                                                                                                                                                                                                                            ; MIPI_CAMERA_CONFIG                ; work         ;
;             |CLOCKMEM:c1|                                                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1                                                                                                                                                                                                                                                ; CLOCKMEM                          ; work         ;
;             |I2C_READ_DATA:rd|                                                                                                          ; 41.7 (41.7)          ; 49.5 (49.5)                      ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd                                                                                                                                                                                                                                           ; I2C_READ_DATA                     ; work         ;
;             |I2C_WRITE_PTR:wpt|                                                                                                         ; 45.5 (45.5)          ; 49.5 (49.5)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt                                                                                                                                                                                                                                          ; I2C_WRITE_PTR                     ; work         ;
;             |I2C_WRITE_WDATA:wrd|                                                                                                       ; 33.2 (33.2)          ; 38.9 (38.9)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd                                                                                                                                                                                                                                        ; I2C_WRITE_WDATA                   ; work         ;
;       |RAW2RGB_J:u4|                                                                                                                    ; 58.3 (3.0)           ; 61.0 (3.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (5)              ; 70 (1)                    ; 0 (0)         ; 61440             ; 6     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4                                                                                                                                                                                                                                                                                                       ; RAW2RGB_J                         ; work         ;
;          |Line_Buffer_J:u0|                                                                                                             ; 16.0 (16.0)          ; 20.0 (20.0)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 4 (4)                     ; 0 (0)         ; 61440             ; 6     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0                                                                                                                                                                                                                                                                                      ; Line_Buffer_J                     ; work         ;
;             |int_line:d1|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d1                                                                                                                                                                                                                                                                          ; int_line                          ; work         ;
;                |altsyncram:altsyncram_component|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component                                                                                                                                                                                                                                          ; altsyncram                        ; work         ;
;                   |altsyncram_6lq1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_6lq1:auto_generated                                                                                                                                                                                                           ; altsyncram_6lq1                   ; work         ;
;             |int_line:d2|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d2                                                                                                                                                                                                                                                                          ; int_line                          ; work         ;
;                |altsyncram:altsyncram_component|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component                                                                                                                                                                                                                                          ; altsyncram                        ; work         ;
;                   |altsyncram_6lq1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_6lq1:auto_generated                                                                                                                                                                                                           ; altsyncram_6lq1                   ; work         ;
;             |int_line:d3|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d3                                                                                                                                                                                                                                                                          ; int_line                          ; work         ;
;                |altsyncram:altsyncram_component|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component                                                                                                                                                                                                                                          ; altsyncram                        ; work         ;
;                   |altsyncram_6lq1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_6lq1:auto_generated                                                                                                                                                                                                           ; altsyncram_6lq1                   ; work         ;
;          |RAW_RGB_BIN:bin|                                                                                                              ; 31.5 (31.5)          ; 31.5 (31.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|RAW_RGB_BIN:bin                                                                                                                                                                                                                                                                                       ; RAW_RGB_BIN                       ; work         ;
;          |VGA_RD_COUNTER:tr|                                                                                                            ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|VGA_RD_COUNTER:tr                                                                                                                                                                                                                                                                                     ; VGA_RD_COUNTER                    ; work         ;
;       |RESET_DELAY:u2|                                                                                                                  ; 30.5 (30.5)          ; 31.0 (31.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|RESET_DELAY:u2                                                                                                                                                                                                                                                                                                     ; RESET_DELAY                       ; work         ;
;       |Sdram_Control:u7|                                                                                                                ; 257.5 (64.1)         ; 444.5 (73.9)                     ; 187.0 (9.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 412 (97)            ; 810 (117)                 ; 0 (0)         ; 26624             ; 3     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7                                                                                                                                                                                                                                                                                                   ; Sdram_Control                     ; work         ;
;          |Sdram_RD_FIFO:u_read1_fifo|                                                                                                   ; 60.5 (0.0)           ; 144.0 (0.0)                      ; 83.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 288 (0)                   ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo                                                                                                                                                                                                                                                                        ; Sdram_RD_FIFO                     ; work         ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 60.5 (0.0)           ; 144.0 (0.0)                      ; 83.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 288 (0)                   ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                ; dcfifo                            ; work         ;
;                |dcfifo_7lp1:auto_generated|                                                                                             ; 60.5 (9.5)           ; 144.0 (24.3)                     ; 83.5 (14.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (15)             ; 288 (52)                  ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated                                                                                                                                                                                                                     ; dcfifo_7lp1                       ; work         ;
;                   |a_gray2bin_pab:wrptr_g_gray2bin|                                                                                     ; 3.3 (3.3)            ; 3.4 (3.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_gray2bin_pab:wrptr_g_gray2bin                                                                                                                                                                                     ; a_gray2bin_pab                    ; work         ;
;                   |a_gray2bin_pab:ws_dgrp_gray2bin|                                                                                     ; 3.3 (3.3)            ; 3.8 (3.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_gray2bin_pab:ws_dgrp_gray2bin                                                                                                                                                                                     ; a_gray2bin_pab                    ; work         ;
;                   |a_graycounter_kdc:wrptr_g1p|                                                                                         ; 10.3 (10.3)          ; 10.7 (10.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p                                                                                                                                                                                         ; a_graycounter_kdc                 ; work         ;
;                   |a_graycounter_ov6:rdptr_g1p|                                                                                         ; 12.7 (12.7)          ; 13.2 (13.2)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p                                                                                                                                                                                         ; a_graycounter_ov6                 ; work         ;
;                   |alt_synch_pipe_hpl:rs_dgwp|                                                                                          ; 4.6 (0.0)            ; 34.6 (0.0)                       ; 30.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|alt_synch_pipe_hpl:rs_dgwp                                                                                                                                                                                          ; alt_synch_pipe_hpl                ; work         ;
;                      |dffpipe_2f9:dffpipe5|                                                                                             ; 4.6 (4.6)            ; 34.6 (34.6)                      ; 30.0 (30.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|alt_synch_pipe_hpl:rs_dgwp|dffpipe_2f9:dffpipe5                                                                                                                                                                     ; dffpipe_2f9                       ; work         ;
;                   |alt_synch_pipe_ipl:ws_dgrp|                                                                                          ; 2.9 (0.0)            ; 39.7 (0.0)                       ; 36.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|alt_synch_pipe_ipl:ws_dgrp                                                                                                                                                                                          ; alt_synch_pipe_ipl                ; work         ;
;                      |dffpipe_3f9:dffpipe14|                                                                                            ; 2.9 (2.9)            ; 39.7 (39.7)                      ; 36.8 (36.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|alt_synch_pipe_ipl:ws_dgrp|dffpipe_3f9:dffpipe14                                                                                                                                                                    ; dffpipe_3f9                       ; work         ;
;                   |altsyncram_f1b1:fifo_ram|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|altsyncram_f1b1:fifo_ram                                                                                                                                                                                            ; altsyncram_f1b1                   ; work         ;
;                   |dffpipe_pe9:ws_brp|                                                                                                  ; 2.6 (2.6)            ; 2.7 (2.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|dffpipe_pe9:ws_brp                                                                                                                                                                                                  ; dffpipe_pe9                       ; work         ;
;                   |dffpipe_pe9:ws_bwp|                                                                                                  ; 2.6 (2.6)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|dffpipe_pe9:ws_bwp                                                                                                                                                                                                  ; dffpipe_pe9                       ; work         ;
;                   |mux_5r7:rdemp_eq_comp_lsb_mux|                                                                                       ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                       ; mux_5r7                           ; work         ;
;                   |mux_5r7:rdemp_eq_comp_msb_mux|                                                                                       ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                                                                                                                                                                       ; mux_5r7                           ; work         ;
;                   |mux_5r7:wrfull_eq_comp_lsb_mux|                                                                                      ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                      ; mux_5r7                           ; work         ;
;                   |mux_5r7:wrfull_eq_comp_msb_mux|                                                                                      ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                                                                                                                                                                                      ; mux_5r7                           ; work         ;
;          |Sdram_WR_FIFO:u_write1_fifo|                                                                                                  ; 60.0 (0.0)           ; 146.8 (0.0)                      ; 86.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 282 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo                                                                                                                                                                                                                                                                       ; Sdram_WR_FIFO                     ; work         ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 60.0 (0.0)           ; 146.8 (0.0)                      ; 86.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 282 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                               ; dcfifo                            ; work         ;
;                |dcfifo_kkp1:auto_generated|                                                                                             ; 60.0 (10.0)          ; 146.8 (25.0)                     ; 86.8 (15.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (16)             ; 282 (51)                  ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated                                                                                                                                                                                                                    ; dcfifo_kkp1                       ; work         ;
;                   |a_gray2bin_pab:rdptr_g_gray2bin|                                                                                     ; 3.2 (3.2)            ; 3.7 (3.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_gray2bin_pab:rdptr_g_gray2bin                                                                                                                                                                                    ; a_gray2bin_pab                    ; work         ;
;                   |a_gray2bin_pab:rs_dgwp_gray2bin|                                                                                     ; 3.0 (3.0)            ; 4.1 (4.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_gray2bin_pab:rs_dgwp_gray2bin                                                                                                                                                                                    ; a_gray2bin_pab                    ; work         ;
;                   |a_graycounter_kdc:wrptr_g1p|                                                                                         ; 10.7 (10.7)          ; 16.3 (16.3)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p                                                                                                                                                                                        ; a_graycounter_kdc                 ; work         ;
;                   |a_graycounter_ov6:rdptr_g1p|                                                                                         ; 11.7 (11.7)          ; 13.5 (13.5)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p                                                                                                                                                                                        ; a_graycounter_ov6                 ; work         ;
;                   |alt_synch_pipe_fpl:rs_dgwp|                                                                                          ; 3.2 (0.0)            ; 39.5 (0.0)                       ; 36.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_fpl:rs_dgwp                                                                                                                                                                                         ; alt_synch_pipe_fpl                ; work         ;
;                      |dffpipe_0f9:dffpipe13|                                                                                            ; 3.2 (3.2)            ; 39.5 (39.5)                      ; 36.3 (36.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_fpl:rs_dgwp|dffpipe_0f9:dffpipe13                                                                                                                                                                   ; dffpipe_0f9                       ; work         ;
;                   |alt_synch_pipe_gpl:ws_dgrp|                                                                                          ; 4.2 (0.0)            ; 29.6 (0.0)                       ; 25.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_gpl:ws_dgrp                                                                                                                                                                                         ; alt_synch_pipe_gpl                ; work         ;
;                      |dffpipe_1f9:dffpipe22|                                                                                            ; 4.2 (4.2)            ; 29.6 (29.6)                      ; 25.4 (25.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_gpl:ws_dgrp|dffpipe_1f9:dffpipe22                                                                                                                                                                   ; dffpipe_1f9                       ; work         ;
;                   |altsyncram_f1b1:fifo_ram|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram                                                                                                                                                                                           ; altsyncram_f1b1                   ; work         ;
;                   |dffpipe_pe9:rs_brp|                                                                                                  ; 2.7 (2.7)            ; 2.9 (2.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                 ; dffpipe_pe9                       ; work         ;
;                   |dffpipe_pe9:rs_bwp|                                                                                                  ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                 ; dffpipe_pe9                       ; work         ;
;                   |mux_5r7:rdemp_eq_comp_lsb_mux|                                                                                       ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                      ; mux_5r7                           ; work         ;
;                   |mux_5r7:rdemp_eq_comp_msb_mux|                                                                                       ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                                                                                                                                                                      ; mux_5r7                           ; work         ;
;                   |mux_5r7:wrfull_eq_comp_lsb_mux|                                                                                      ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                     ; mux_5r7                           ; work         ;
;                   |mux_5r7:wrfull_eq_comp_msb_mux|                                                                                      ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                                                                                                                                                                                     ; mux_5r7                           ; work         ;
;          |command:u_command|                                                                                                            ; 30.5 (30.5)          ; 32.9 (32.9)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command                                                                                                                                                                                                                                                                                 ; command                           ; work         ;
;          |control_interface:u_control_interface|                                                                                        ; 42.4 (42.4)          ; 46.8 (46.8)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface                                                                                                                                                                                                                                                             ; control_interface                 ; work         ;
;       |VGA_Controller:u1|                                                                                                               ; 33.5 (33.5)          ; 35.7 (35.7)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|VGA_Controller:u1                                                                                                                                                                                                                                                                                                  ; VGA_Controller                    ; work         ;
;       |VIDEO_PLL:pll_ref1|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|VIDEO_PLL:pll_ref1                                                                                                                                                                                                                                                                                                 ; VIDEO_PLL                         ; work         ;
;          |altpll:altpll_component|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|VIDEO_PLL:pll_ref1|altpll:altpll_component                                                                                                                                                                                                                                                                         ; altpll                            ; work         ;
;             |VIDEO_PLL_altpll:auto_generated|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|VIDEO_PLL:pll_ref1|altpll:altpll_component|VIDEO_PLL_altpll:auto_generated                                                                                                                                                                                                                                         ; VIDEO_PLL_altpll                  ; work         ;
;       |pll_test:pll_ref|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|pll_test:pll_ref                                                                                                                                                                                                                                                                                                   ; pll_test                          ; work         ;
;          |altpll:altpll_component|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|pll_test:pll_ref|altpll:altpll_component                                                                                                                                                                                                                                                                           ; altpll                            ; work         ;
;             |pll_test_altpll:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated                                                                                                                                                                                                                                            ; pll_test_altpll                   ; work         ;
;       |sdram_pll:u6|                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6                                                                                                                                                                                                                                                                                                       ; sdram_pll                         ; sdram_pll    ;
;          |altpll:altpll_component|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component                                                                                                                                                                                                                                                                               ; altpll                            ; work         ;
;             |sdram_pll_altpll:auto_generated|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated                                                                                                                                                                                                                                               ; sdram_pll_altpll                  ; work         ;
;    |audioManager:audioMan|                                                                                                              ; 28732.5 (0.0)        ; 28659.8 (0.0)                    ; 74.3 (0.0)                                        ; 147.0 (0.0)                      ; 0.0 (0.0)            ; 28914 (0)           ; 361 (0)                   ; 0 (0)         ; 6144              ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan                                                                                                                                                                                                                                                                                                                      ; audioManager                      ; work         ;
;       |audioSelect:audioSel|                                                                                                            ; 28550.8 (28550.8)    ; 28456.0 (28456.0)                ; 51.2 (51.2)                                       ; 146.0 (146.0)                    ; 0.0 (0.0)            ; 28618 (28618)       ; 110 (110)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audioSelect:audioSel                                                                                                                                                                                                                                                                                                 ; audioSelect                       ; work         ;
;       |audio_and_video_config:cfg|                                                                                                      ; 64.5 (1.5)           ; 69.0 (4.0)                       ; 4.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (1)              ; 67 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_and_video_config:cfg                                                                                                                                                                                                                                                                                           ; audio_and_video_config            ; work         ;
;          |Altera_UP_I2C:I2C_Controller|                                                                                                 ; 13.7 (13.7)          ; 14.7 (14.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller                                                                                                                                                                                                                                                              ; Altera_UP_I2C                     ; work         ;
;          |Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|                                                                             ; 41.8 (41.8)          ; 41.8 (41.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize                                                                                                                                                                                                                                          ; Altera_UP_I2C_AV_Auto_Initialize  ; work         ;
;          |Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|                                                                        ; 7.5 (7.5)            ; 8.5 (8.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz                                                                                                                                                                                                                                     ; Altera_UP_Slow_Clock_Generator    ; work         ;
;       |audio_codec:codec|                                                                                                               ; 84.5 (2.8)           ; 84.0 (3.5)                       ; 0.5 (0.7)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 151 (5)             ; 114 (1)                   ; 0 (0)         ; 6144              ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec                                                                                                                                                                                                                                                                                                    ; audio_codec                       ; work         ;
;          |Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|                                                                          ; 79.3 (27.5)          ; 78.3 (26.9)                      ; 0.0 (0.4)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 145 (49)            ; 108 (42)                  ; 0 (0)         ; 6144              ; 2     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer                                                                                                                                                                                                                                                ; Altera_UP_Audio_Out_Serializer    ; work         ;
;             |Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|                                                                           ; 25.3 (0.0)           ; 25.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 33 (0)                    ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO                                                                                                                                                                                                ; Altera_UP_SYNC_FIFO               ; work         ;
;                |scfifo:Sync_FIFO|                                                                                                       ; 25.3 (0.0)           ; 25.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 33 (0)                    ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                                               ; scfifo                            ; work         ;
;                   |scfifo_8ba1:auto_generated|                                                                                          ; 25.3 (0.0)           ; 25.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 33 (0)                    ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated                                                                                                                                                    ; scfifo_8ba1                       ; work         ;
;                      |a_dpfifo_r2a1:dpfifo|                                                                                             ; 25.3 (14.2)          ; 25.3 (14.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (25)             ; 33 (13)                   ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo                                                                                                                               ; a_dpfifo_r2a1                     ; work         ;
;                         |altsyncram_p3i1:FIFOram|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|altsyncram_p3i1:FIFOram                                                                                                       ; altsyncram_p3i1                   ; work         ;
;                         |cntr_h2b:rd_ptr_msb|                                                                                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb                                                                                                           ; cntr_h2b                          ; work         ;
;                         |cntr_i2b:wr_ptr|                                                                                               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr                                                                                                               ; cntr_i2b                          ; work         ;
;                         |cntr_u27:usedw_counter|                                                                                        ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter                                                                                                        ; cntr_u27                          ; work         ;
;             |Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|                                                                          ; 26.2 (0.0)           ; 26.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 33 (0)                    ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO                                                                                                                                                                                               ; Altera_UP_SYNC_FIFO               ; work         ;
;                |scfifo:Sync_FIFO|                                                                                                       ; 26.2 (0.0)           ; 26.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 33 (0)                    ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                                              ; scfifo                            ; work         ;
;                   |scfifo_8ba1:auto_generated|                                                                                          ; 26.2 (0.0)           ; 26.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 33 (0)                    ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated                                                                                                                                                   ; scfifo_8ba1                       ; work         ;
;                      |a_dpfifo_r2a1:dpfifo|                                                                                             ; 26.2 (13.7)          ; 26.2 (13.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (25)             ; 33 (13)                   ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo                                                                                                                              ; a_dpfifo_r2a1                     ; work         ;
;                         |altsyncram_p3i1:FIFOram|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|altsyncram_p3i1:FIFOram                                                                                                      ; altsyncram_p3i1                   ; work         ;
;                         |cntr_h2b:rd_ptr_msb|                                                                                           ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb                                                                                                          ; cntr_h2b                          ; work         ;
;                         |cntr_i2b:wr_ptr|                                                                                               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr                                                                                                              ; cntr_i2b                          ; work         ;
;                         |cntr_u27:usedw_counter|                                                                                        ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter                                                                                                       ; cntr_u27                          ; work         ;
;          |Altera_UP_Clock_Edge:Bit_Clock_Edges|                                                                                         ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Clock_Edge:Bit_Clock_Edges                                                                                                                                                                                                                                                               ; Altera_UP_Clock_Edge              ; work         ;
;          |Altera_UP_Clock_Edge:DAC_Left_Right_Clock_Edges|                                                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|audio_codec:codec|Altera_UP_Clock_Edge:DAC_Left_Right_Clock_Edges                                                                                                                                                                                                                                                    ; Altera_UP_Clock_Edge              ; work         ;
;       |clock_generator:my_clock_gen|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|clock_generator:my_clock_gen                                                                                                                                                                                                                                                                                         ; clock_generator                   ; work         ;
;          |altpll:DE_Clock_Generator_Audio|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|clock_generator:my_clock_gen|altpll:DE_Clock_Generator_Audio                                                                                                                                                                                                                                                         ; altpll                            ; work         ;
;             |altpll_1uu1:auto_generated|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|clock_generator:my_clock_gen|altpll:DE_Clock_Generator_Audio|altpll_1uu1:auto_generated                                                                                                                                                                                                                              ; altpll_1uu1                       ; work         ;
;       |keyboardController:keymanager|                                                                                                   ; 16.0 (16.0)          ; 16.6 (16.6)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|keyboardController:keymanager                                                                                                                                                                                                                                                                                        ; keyboardController                ; work         ;
;       |keyboard_press_driver:keytest|                                                                                                   ; 16.7 (8.3)           ; 34.3 (13.7)                      ; 17.6 (5.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (12)             ; 57 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|keyboard_press_driver:keytest                                                                                                                                                                                                                                                                                        ; keyboard_press_driver             ; work         ;
;          |keyboard_inner_driver:kbd|                                                                                                    ; 8.3 (8.3)            ; 20.5 (20.5)                      ; 12.2 (12.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd                                                                                                                                                                                                                                                              ; keyboard_inner_driver             ; work         ;
;    |colorCounter:ccount|                                                                                                                ; 101.2 (86.9)         ; 106.0 (91.7)                     ; 5.1 (5.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 184 (154)           ; 105 (105)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|colorCounter:ccount                                                                                                                                                                                                                                                                                                                        ; colorCounter                      ; work         ;
;       |lpm_divide:Mod0|                                                                                                                 ; 7.2 (0.0)            ; 7.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|colorCounter:ccount|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                        ; lpm_divide                        ; work         ;
;          |lpm_divide_42m:auto_generated|                                                                                                ; 7.2 (0.0)            ; 7.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|colorCounter:ccount|lpm_divide:Mod0|lpm_divide_42m:auto_generated                                                                                                                                                                                                                                                                          ; lpm_divide_42m                    ; work         ;
;             |sign_div_unsign_7kh:divider|                                                                                               ; 7.2 (0.0)            ; 7.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|colorCounter:ccount|lpm_divide:Mod0|lpm_divide_42m:auto_generated|sign_div_unsign_7kh:divider                                                                                                                                                                                                                                              ; sign_div_unsign_7kh               ; work         ;
;                |alt_u_div_kse:divider|                                                                                                  ; 7.2 (7.2)            ; 7.2 (7.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|colorCounter:ccount|lpm_divide:Mod0|lpm_divide_42m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_kse:divider                                                                                                                                                                                                                        ; alt_u_div_kse                     ; work         ;
;       |lpm_divide:Mod1|                                                                                                                 ; 7.2 (0.0)            ; 7.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|colorCounter:ccount|lpm_divide:Mod1                                                                                                                                                                                                                                                                                                        ; lpm_divide                        ; work         ;
;          |lpm_divide_42m:auto_generated|                                                                                                ; 7.2 (0.0)            ; 7.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|colorCounter:ccount|lpm_divide:Mod1|lpm_divide_42m:auto_generated                                                                                                                                                                                                                                                                          ; lpm_divide_42m                    ; work         ;
;             |sign_div_unsign_7kh:divider|                                                                                               ; 7.2 (0.0)            ; 7.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|colorCounter:ccount|lpm_divide:Mod1|lpm_divide_42m:auto_generated|sign_div_unsign_7kh:divider                                                                                                                                                                                                                                              ; sign_div_unsign_7kh               ; work         ;
;                |alt_u_div_kse:divider|                                                                                                  ; 7.2 (7.2)            ; 7.2 (7.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|colorCounter:ccount|lpm_divide:Mod1|lpm_divide_42m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_kse:divider                                                                                                                                                                                                                        ; alt_u_div_kse                     ; work         ;
;    |seg7:hexdisplay0|                                                                                                                   ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|seg7:hexdisplay0                                                                                                                                                                                                                                                                                                                           ; seg7                              ; work         ;
;    |seg7:hexdisplay1|                                                                                                                   ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|seg7:hexdisplay1                                                                                                                                                                                                                                                                                                                           ; seg7                              ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 57.0 (0.3)           ; 79.0 (0.3)                       ; 22.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (1)              ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 56.7 (0.0)           ; 78.7 (0.0)                       ; 22.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 56.7 (0.0)           ; 78.7 (0.0)                       ; 22.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 56.7 (1.0)           ; 78.7 (3.2)                       ; 22.0 (2.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (1)              ; 95 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 55.7 (0.0)           ; 75.5 (0.0)                       ; 19.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 90 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 55.7 (35.9)          ; 75.5 (52.6)                      ; 19.8 (16.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (57)             ; 90 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 9.3 (9.3)            ; 9.5 (9.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.4 (10.4)          ; 13.4 (13.4)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 220.0 (-1.5)         ; 543.5 (55.4)                     ; 323.5 (56.9)                                      ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 212 (2)             ; 1008 (121)                ; 0 (0)         ; 15360             ; 3     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 221.5 (0.0)          ; 488.1 (0.0)                      ; 266.6 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 210 (0)             ; 887 (0)                   ; 0 (0)         ; 15360             ; 3     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 221.5 (49.5)         ; 488.1 (277.7)                    ; 266.6 (228.2)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 210 (68)            ; 887 (555)                 ; 0 (0)         ; 15360             ; 3     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 8.2 (7.8)            ; 21.2 (20.5)                      ; 13.0 (12.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_vnf:auto_generated|                                                                                           ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                   ; decode_vnf                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15360             ; 3     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_ce84:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15360             ; 3     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ce84:auto_generated                                                                                                                                                 ; altsyncram_ce84                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 0.3 (0.3)            ; 2.8 (2.8)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 9.2 (9.2)            ; 12.0 (12.0)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 3.8 (3.8)            ; 9.0 (9.0)                        ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 33.5 (33.5)          ; 39.3 (39.3)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 2.3 (0.5)            ; 10.0 (0.5)                       ; 7.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 23 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 0.0 (0.0)            ; 2.0 (2.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 0.3 (0.0)            ; 2.5 (0.0)                        ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 1.5 (0.5)            ; 5.0 (0.5)                        ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 1.0 (1.0)            ; 4.5 (4.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 99.7 (5.5)           ; 101.5 (6.2)                      ; 1.8 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (10)             ; 172 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_gai:auto_generated|                                                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated                                                             ; cntr_gai                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 3.5 (0.0)            ; 5.5 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_4vi:auto_generated|                                                                                             ; 3.5 (3.5)            ; 5.5 (5.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated                                                                                      ; cntr_4vi                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_09i:auto_generated|                                                                                             ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated                                                                            ; cntr_09i                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_kri:auto_generated|                                                                                             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                               ; cntr_kri                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 60.0 (60.0)          ; 60.0 (60.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 120 (120)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 14.5 (14.5)          ; 14.5 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |colorRecognizer|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; CLOCK4_50       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[1]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_ADCDAT      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SCLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[3]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_BLANK_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CAMERA_I2C_SCL  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CAMERA_PWDN_n   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_CS_n       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_MCLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_REFCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_RESET_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SDAT   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK         ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT         ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CAMERA_I2C_SDA  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_I2C_SCL    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_I2C_SDA    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK2_50       ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_HS   ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_VS   ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[0] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[1] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[2] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[3] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[4] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[5] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[6] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[7] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[8] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[9] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_CLK  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK4_50                                                                                                                                                                                                                                                      ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                                                         ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]~feeder                                                                                                                                                                                                ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]~feeder                                                                                                                                                                                             ; 0                 ; 0       ;
; AUD_ADCDAT                                                                                                                                                                                                                                                     ;                   ;         ;
; SW[3]                                                                                                                                                                                                                                                          ;                   ;         ;
; SW[4]                                                                                                                                                                                                                                                          ;                   ;         ;
; SW[5]                                                                                                                                                                                                                                                          ;                   ;         ;
; SW[6]                                                                                                                                                                                                                                                          ;                   ;         ;
; SW[7]                                                                                                                                                                                                                                                          ;                   ;         ;
; SW[8]                                                                                                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                                                                     ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|mDATAOUT[0]~feeder                                                                                                                                                                                             ; 1                 ; 0       ;
; DRAM_DQ[1]                                                                                                                                                                                                                                                     ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|mDATAOUT[1]~feeder                                                                                                                                                                                             ; 1                 ; 0       ;
; DRAM_DQ[2]                                                                                                                                                                                                                                                     ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|mDATAOUT[2]                                                                                                                                                                                                    ; 1                 ; 0       ;
; DRAM_DQ[3]                                                                                                                                                                                                                                                     ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|mDATAOUT[3]~feeder                                                                                                                                                                                             ; 1                 ; 0       ;
; DRAM_DQ[4]                                                                                                                                                                                                                                                     ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|mDATAOUT[4]~feeder                                                                                                                                                                                             ; 0                 ; 0       ;
; DRAM_DQ[5]                                                                                                                                                                                                                                                     ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|mDATAOUT[5]                                                                                                                                                                                                    ; 1                 ; 0       ;
; DRAM_DQ[6]                                                                                                                                                                                                                                                     ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|mDATAOUT[6]~feeder                                                                                                                                                                                             ; 0                 ; 0       ;
; DRAM_DQ[7]                                                                                                                                                                                                                                                     ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|mDATAOUT[7]~feeder                                                                                                                                                                                             ; 1                 ; 0       ;
; DRAM_DQ[8]                                                                                                                                                                                                                                                     ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|mDATAOUT[8]                                                                                                                                                                                                    ; 1                 ; 0       ;
; DRAM_DQ[9]                                                                                                                                                                                                                                                     ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|mDATAOUT[9]                                                                                                                                                                                                    ; 0                 ; 0       ;
; DRAM_DQ[10]                                                                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                                                                    ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                                                                                                    ;                   ;         ;
; AUD_BCLK                                                                                                                                                                                                                                                       ;                   ;         ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Clock_Edge:Bit_Clock_Edges|cur_test_clk                                                                                                                                                               ; 1                 ; 0       ;
; AUD_DACLRCK                                                                                                                                                                                                                                                    ;                   ;         ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Clock_Edge:DAC_Left_Right_Clock_Edges|cur_test_clk                                                                                                                                                    ; 0                 ; 0       ;
; FPGA_I2C_SDAT                                                                                                                                                                                                                                                  ;                   ;         ;
; PS2_CLK                                                                                                                                                                                                                                                        ;                   ;         ;
;      - audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|filter[7]                                                                                                                                                                 ; 1                 ; 0       ;
; PS2_DAT                                                                                                                                                                                                                                                        ;                   ;         ;
;      - audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|read_char~0                                                                                                                                                               ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|shiftin[8]                                                                                                                                                                ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|ready_set~0                                                                                                                                                               ; 0                 ; 0       ;
; CAMERA_I2C_SDA                                                                                                                                                                                                                                                 ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[0]                                                                                                                                              ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|SCLO~0                                                                                                                                                ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|SCLO~0                                                                                                                                                                             ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector11~3                                                                                                                                          ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|Selector11~0                                                                                                                                                                       ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|Selector13~8                                                                                                                                                                       ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector13~7                                                                                                                                          ; 1                 ; 0       ;
; MIPI_I2C_SCL                                                                                                                                                                                                                                                   ;                   ;         ;
; MIPI_I2C_SDA                                                                                                                                                                                                                                                   ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|SCLO~0                                                                                                                                                 ; 1                 ; 0       ;
; CLOCK_50                                                                                                                                                                                                                                                       ;                   ;         ;
;      - audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|clock                                                                                                                                                                     ; 0                 ; 0       ;
; KEY[0]                                                                                                                                                                                                                                                         ;                   ;         ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[6]        ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[5]        ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[4]        ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[3]        ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[2]        ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[1]        ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[0]        ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[6] ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[5] ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[4] ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[3] ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[2] ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[1] ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[0] ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|counter_reg_bit[5]    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|counter_reg_bit[4]    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|counter_reg_bit[3]    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|counter_reg_bit[2]    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|counter_reg_bit[1]    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|counter_reg_bit[0]    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[6]         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[5]         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[4]         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[3]         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[2]         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[1]         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[0]         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[6]  ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[5]  ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[4]  ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[3]  ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[2]  ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[1]  ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[0]  ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|counter_reg_bit[5]     ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|counter_reg_bit[4]     ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|counter_reg_bit[3]     ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|counter_reg_bit[2]     ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|counter_reg_bit[1]     ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|counter_reg_bit[0]     ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|middle_of_low_level                                                                                                                              ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|sixteenKhz                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboardController:keymanager|ps[0]                                                                                                                                                                                               ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboardController:keymanager|ps[1]                                                                                                                                                                                               ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboardController:keymanager|ps[2]                                                                                                                                                                                               ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|right_channel_fifo_write_space[7]                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboardController:keymanager|ps[3]                                                                                                                                                                                               ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|right_channel_fifo_write_space[6]                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|right_channel_fifo_write_space[5]                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|right_channel_fifo_write_space[4]                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|right_channel_fifo_write_space[3]                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|right_channel_fifo_write_space[2]                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|right_channel_fifo_write_space[1]                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|right_channel_fifo_write_space[0]                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|left_channel_fifo_write_space[7]                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|left_channel_fifo_write_space[6]                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|left_channel_fifo_write_space[5]                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|left_channel_fifo_write_space[4]                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|left_channel_fifo_write_space[3]                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|left_channel_fifo_write_space[2]                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|left_channel_fifo_write_space[1]                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|left_channel_fifo_write_space[0]                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|serial_audio_out_data                                                                                                                                       ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|new_clk                                                                                                                                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|middle_of_high_level                                                                                                                             ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_byte[0]                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_byte[1]                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_byte[2]                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_byte[3]                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_byte[4]                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_byte[5]                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_byte[6]                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_byte[7]                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboardController:keymanager|lastOutCode[1]                                                                                                                                                                                      ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboardController:keymanager|lastOutCode[7]                                                                                                                                                                                      ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboardController:keymanager|lastOutCode[2]                                                                                                                                                                                      ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboardController:keymanager|lastOutCode[3]                                                                                                                                                                                      ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboardController:keymanager|lastOutCode[4]                                                                                                                                                                                      ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboardController:keymanager|lastOutCode[5]                                                                                                                                                                                      ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboardController:keymanager|lastOutCode[0]                                                                                                                                                                                      ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboardController:keymanager|lastOutCode[6]                                                                                                                                                                                      ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|data_to_transfer[6]                                                                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|data_to_transfer[0]                                                                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|data_to_transfer[1]                                                                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|data_to_transfer[7]                                                                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|data_to_transfer[5]                                                                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|data_to_transfer[4]                                                                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|data_to_transfer[3]                                                                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|data_to_transfer[2]                                                                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[10]                                                                                                                                  ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[4]                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[5]                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[6]                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[7]                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[8]                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[9]                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[3]                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[2]                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[1]                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|track[1]                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|track[0]                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[13]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[12]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[11]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[10]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[0]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|track[2]                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[9]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[1]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[3]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[5]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[6]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[7]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[4]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[8]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[14]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - colorCounter:ccount|redCount[0]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - colorCounter:ccount|redCount[1]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - colorCounter:ccount|redCount[2]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - colorCounter:ccount|greenCount[0]                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - colorCounter:ccount|greenCount[1]                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - colorCounter:ccount|greenCount[2]                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - colorCounter:ccount|redLED                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - colorCounter:ccount|greenLED                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - colorCounter:ccount|getColor                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|transfer_data                                                                                                                                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|send_stop_bit                                                                                                                                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|send_start_bit                                                                                                                                        ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_bit[0]                                                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_bit[1]                                                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_bit[2]                                                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|done_dac_channel_sync                                                                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|read_char                                                                                                                                                                 ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|full_dff                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|usedw_is_2_dff                             ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|full_dff                                  ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|usedw_is_2_dff                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|sampleDone                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|left_channel_was_read                                                                                                                                       ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver.I2C_STATE_6_COMPLETE                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver.I2C_STATE_2_START_BIT                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver.I2C_STATE_5_STOP_BIT                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver.I2C_STATE_3_TRANSFER_BYTE                                                                                                                               ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver.I2C_STATE_4_TRANSFER_ACK                                                                                                                                ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver.I2C_STATE_1_PRE_START                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init.AUTO_STATE_1_SEND_START_BIT                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init.AUTO_STATE_2_TRANSFER_BYTE_1                                                                                                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init.AUTO_STATE_3_TRANSFER_BYTE_2                                                                                                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[3]                                                                                                                                ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[2]                                                                                                                                ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[4]                                                                                                                                ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[5]                                                                                                                                ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init.AUTO_STATE_4_WAIT                                                                                                                     ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init.AUTO_STATE_7_DONE                                                                                                                     ; 0                 ; 0       ;
;      - colorCounter:ccount|redCount[1]~0                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - colorCounter:ccount|greenCount[1]~0                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - colorCounter:ccount|redPixels[4]~0                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - colorCounter:ccount|redPixels[4]~2                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - colorCounter:ccount|whitePixels[24]~2                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[17]~1                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[17]~2                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[10]~0                                                                                                                                ; 0                 ; 0       ;
;      - colorCounter:ccount|greenPixels[11]~0                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|empty_dff~0                                ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|empty_dff~0                               ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver~12                                                                                                                                                      ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|CODEC_write~0                                                                                                                                                                                                ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|_~0                        ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|low_addressa[0]~0                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|rd_ptr_lsb~0                               ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|rd_ptr_lsb~1                               ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|low_addressa[1]~1                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|low_addressa[2]~2                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|low_addressa[3]~3                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|low_addressa[4]~4                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|low_addressa[5]~5                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|low_addressa[6]~6                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|usedw_will_be_1~0                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|empty_dff~1                                ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|usedw_will_be_1~0                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|empty_dff~1                               ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|_~0                       ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|low_addressa[0]~0                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|rd_ptr_lsb~0                              ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|rd_ptr_lsb~1                              ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                   ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|low_addressa[1]~1                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|low_addressa[2]~2                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|low_addressa[3]~3                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|low_addressa[4]~4                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|low_addressa[5]~5                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|low_addressa[6]~6                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_byte[0]~0                                                                                                                                                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_bit[0]~1                                                                                                                                                          ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|num_bits_to_transfer[1]                                                                                                                                                                                ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|_~0                 ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|track~0                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|indexEn~0                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|_~0                ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init~13                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|num_bits_to_transfer[1]~0                                                                                                                                                                              ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|index[31]~0                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|index[31]~1                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboardController:keymanager|lastOutCode[1]~0                                                                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init~14                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter~0                                                                                                                                 ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter~1                                                                                                                                 ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out[4]~0                                                                                                                                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out[4]~1                                                                                                                                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out[7]~3                                                                                                                                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out~5                                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out~8                                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|indexEn~1                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|scan_code[7]~0                                                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init~15                                                                                                                                    ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out~9                                                                                                                                            ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out~10                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out~11                                                                                                                                           ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboardController:keymanager|colorRequested[0]~0                                                                                                                                                                                 ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|shiftin[7]~0                                                                                                                                                              ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|incnt~0                                                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|incnt[3]~1                                                                                                                                                                ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|incnt~2                                                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|incnt~3                                                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|incnt~4                                                                                                                                                                   ; 0                 ; 0       ;
;      - audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|ready_set                                                                                                                                                                 ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|count16khz[12]~0                                                                                                                                                                                             ; 0                 ; 0       ;
;      - audioManager:audioMan|audioSelect:audioSel|CODEC_write~8                                                                                                                                                                                                ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg~25                                                                                                                                       ; 0                 ; 0       ;
;      - audioManager:audioMan|clock_generator:my_clock_gen|altpll:DE_Clock_Generator_Audio|altpll_1uu1:auto_generated|generic_pll1~FRACTIONAL_PLL                                                                                                               ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|num_bits_to_transfer[2]~feeder                                                                                                                                                                         ; 0                 ; 0       ;
;      - audioManager:audioMan|audio_and_video_config:cfg|num_bits_to_transfer[0]~feeder                                                                                                                                                                         ; 0                 ; 0       ;
; CLOCK2_50                                                                                                                                                                                                                                                      ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                                                                                                      ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ                                                                                                                                                       ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CK_1HZ                                                                                                                                                                                   ; 1                 ; 0       ;
; KEY[2]                                                                                                                                                                                                                                                         ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|SA[10]                                                                                                                                                                                       ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|CAS_N                                                                                                                                                                                        ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|CS_N[0]                                                                                                                                                                                      ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|RAS_N                                                                                                                                                                                        ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|WE_N                                                                                                                                                                                         ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|SA[7]~1                                                                                                                                                                                      ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|BA~0                                                                                                                                                                                         ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|BA~1                                                                                                                                                                                         ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|oe4                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|VIDEO_PLL:pll_ref1|altpll:altpll_component|VIDEO_PLL_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL                                                                                                                             ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|CKE~feeder                                                                                                                                                                                   ; 0                 ; 0       ;
; CLOCK3_50                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[2]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~0                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~1                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~2                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~3                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~4                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~5                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~6                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~7                                                                                                                                                                                                           ; 1                 ; 0       ;
; SW[1]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~8                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~9                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~10                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~11                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~12                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~13                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~14                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~15                                                                                                                                                                                                          ; 0                 ; 0       ;
; SW[0]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~16                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~17                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~18                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~19                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~20                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~21                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~22                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|Filter:filter|delay~23                                                                                                                                                                                                          ; 0                 ; 0       ;
; MIPI_PIXEL_HS                                                                                                                                                                                                                                                  ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|valid_wrreq~0                                                                                                                   ; 1                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|_~0                                                                                                 ; 1                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a0~0                                                                                        ; 1                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1~0                                                                                        ; 1                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|_~2                                                                                                 ; 1                 ; 7       ;
; MIPI_PIXEL_VS                                                                                                                                                                                                                                                  ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|valid_wrreq~0                                                                                                                   ; 0                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|_~0                                                                                                 ; 0                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a0~0                                                                                        ; 0                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1~0                                                                                        ; 0                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|_~2                                                                                                 ; 0                 ; 7       ;
; MIPI_PIXEL_D[0]                                                                                                                                                                                                                                                ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 0                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 0                 ; 7       ;
; MIPI_PIXEL_D[1]                                                                                                                                                                                                                                                ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 0                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 0                 ; 7       ;
; MIPI_PIXEL_D[2]                                                                                                                                                                                                                                                ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 1                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 1                 ; 7       ;
; MIPI_PIXEL_D[3]                                                                                                                                                                                                                                                ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 0                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 0                 ; 7       ;
; MIPI_PIXEL_D[4]                                                                                                                                                                                                                                                ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 0                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 0                 ; 7       ;
; MIPI_PIXEL_D[5]                                                                                                                                                                                                                                                ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 1                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 1                 ; 7       ;
; MIPI_PIXEL_D[6]                                                                                                                                                                                                                                                ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 1                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 1                 ; 7       ;
; MIPI_PIXEL_D[7]                                                                                                                                                                                                                                                ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 1                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 1                 ; 7       ;
; MIPI_PIXEL_D[8]                                                                                                                                                                                                                                                ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 0                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 0                 ; 7       ;
; MIPI_PIXEL_D[9]                                                                                                                                                                                                                                                ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 1                 ; 7       ;
;      - DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0                                                                                          ; 1                 ; 7       ;
; SW[9]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~0                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~1                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~2                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~3                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~4                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~5                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~6                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~7                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~8                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~9                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~10                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~11                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~12                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~13                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~14                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~15                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~16                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|rSUM[9]~2                                                                                                                                                                                           ; 0                 ; 0       ;
; KEY[3]                                                                                                                                                                                                                                                         ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|comb~1                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|STEP_UP[3]~1                                                                                                                                                                                        ; 0                 ; 0       ;
; MIPI_PIXEL_CLK                                                                                                                                                                                                                                                 ;                   ;         ;
;      - DE1_SOC_D8M_RTL:cDriver|CLOCK_DELAY:del1|l0                                                                                                                                                                                                             ; 1                 ; 0       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                                           ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK2_50                                                                                                                                                                                                                                                                                                                                                  ; PIN_AA16                   ; 6       ; Clock                                           ; no     ; --                   ; --               ; --                        ;
; CLOCK2_50                                                                                                                                                                                                                                                                                                                                                  ; PIN_AA16                   ; 108     ; Clock                                           ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_AF14                   ; 329     ; Clock                                           ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_AF14                   ; 3       ; Clock                                           ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|AUTO_FOCUS_ON:vd|LessThan0~5                                                                                                                                                                                                                                                                                                       ; LABCELL_X77_Y11_N57        ; 33      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|CLOCK_DELAY:del1|l7                                                                                                                                                                                                                                                                                                                ; LABCELL_X77_Y3_N6          ; 132     ; Clock                                           ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[5]~0                                                                                                                                                                                                                                                                          ; LABCELL_X19_Y63_N54        ; 22      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|always0~0                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y67_N36        ; 16      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|always0~1                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y67_N54        ; 16      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[4]~0                                                                                                                                                                                                                                                                          ; LABCELL_X83_Y4_N54         ; 20      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|MS                                                                                                                                                                                                                                                                                ; FF_X83_Y4_N26              ; 42      ; Clock                                           ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|always0~0                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y4_N57         ; 16      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|always0~1                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y4_N42         ; 16      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|I2C_DELAY:i2c|LessThan0~5                                                                                                                                                                                                                                                                                            ; LABCELL_X17_Y57_N48        ; 36      ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|I2C_DELAY:i2c|READY                                                                                                                                                                                                                                                                                                  ; FF_X46_Y58_N8              ; 68      ; Async. clear, Latch enable                      ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[6]~0                                                                                                                                                                                                                                                                                           ; LABCELL_X31_Y73_N51        ; 17      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CNT[7]~0                                                                                                                                                                                                                                                                                           ; LABCELL_X40_Y65_N15        ; 16      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|LCD_COUNTER:cv1|always0~0                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y65_N12        ; 102     ; Clock enable, Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|LCD_COUNTER:cv1|always0~1                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y65_N30        ; 34      ; Clock enable, Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|LessThan0~2                                                                                                                                                                                                                                                                                    ; MLABCELL_X82_Y4_N36        ; 15      ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|VCM_END                                                                                                                                                                                                                                                                                        ; FF_X84_Y4_N17              ; 13      ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|V_C                                                                                                                                                                                                                                                                                            ; FF_X83_Y5_N50              ; 46      ; Async. clear, Latch enable                      ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|LessThan1~3                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y63_N54        ; 8       ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|STEP_UP[3]~0                                                                                                                                                                                                                                                                                           ; LABCELL_X75_Y10_N42        ; 10      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|STEP_UP[3]~1                                                                                                                                                                                                                                                                                           ; MLABCELL_X78_Y11_N21       ; 32      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[31]~0                                                                                                                                                                                                                                                                                          ; LABCELL_X75_Y10_N12        ; 32      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|rSUM[9]~2                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y65_N24        ; 32      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CK_1HZ                                                                                                                                                                                                                                                                                      ; FF_X73_Y4_N38              ; 184     ; Clock                                           ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|CNT[5]~2                                                                                                                                                                                                                                                                                                ; LABCELL_X73_Y8_N6          ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[19]~6                                                                                                                                                                                                                                                                                              ; MLABCELL_X72_Y5_N45        ; 34      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[19]~7                                                                                                                                                                                                                                                                                              ; MLABCELL_X72_Y5_N24        ; 34      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|BYTE[1]~0                                                                                                                                                                                                                                                                              ; LABCELL_X73_Y1_N57         ; 9       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|BYTE[1]~2                                                                                                                                                                                                                                                                              ; LABCELL_X74_Y2_N24         ; 9       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|CNT[4]~0                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y2_N51        ; 8       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|CNT[4]~1                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y2_N36        ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|DELY[0]~0                                                                                                                                                                                                                                                                              ; MLABCELL_X72_Y2_N42        ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|ST[3]                                                                                                                                                                                                                                                                                  ; FF_X72_Y2_N17              ; 37      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|Selector26~1                                                                                                                                                                                                                                                                           ; LABCELL_X74_Y2_N48         ; 2       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|Selector27~0                                                                                                                                                                                                                                                                           ; LABCELL_X74_Y2_N51         ; 9       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|A[7]~1                                                                                                                                                                                                                                                                                ; LABCELL_X73_Y3_N48         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|BYTE[0]~1                                                                                                                                                                                                                                                                             ; MLABCELL_X72_Y3_N42        ; 3       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|CNT[1]~1                                                                                                                                                                                                                                                                              ; LABCELL_X71_Y3_N12         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|DELY[4]~1                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y3_N6          ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|ST[0]~0                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y3_N48         ; 10      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|Selector13~3                                                                                                                                                                                                                                                                          ; MLABCELL_X72_Y3_N36        ; 8       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|A[7]~2                                                                                                                                                                                                                                                                              ; LABCELL_X71_Y4_N18         ; 7       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|BYTE[0]~3                                                                                                                                                                                                                                                                           ; LABCELL_X77_Y4_N48         ; 4       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|CNT[0]~0                                                                                                                                                                                                                                                                            ; LABCELL_X75_Y4_N12         ; 8       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|CNT[0]~1                                                                                                                                                                                                                                                                            ; LABCELL_X77_Y4_N33         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|ST[1]                                                                                                                                                                                                                                                                               ; FF_X73_Y4_N56              ; 18      ; Sync. clear, Sync. load                         ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|ST[2]                                                                                                                                                                                                                                                                               ; FF_X74_Y4_N47              ; 26      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|Selector23~3                                                                                                                                                                                                                                                                        ; LABCELL_X75_Y4_N48         ; 2       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|ST[6]~8                                                                                                                                                                                                                                                                                                 ; MLABCELL_X72_Y6_N36        ; 9       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|WCNT[2]~0                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y6_N48         ; 9       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|WCNT[2]~2                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y6_N57         ; 9       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|WORD_DATA[7]~3                                                                                                                                                                                                                                                                                          ; MLABCELL_X72_Y6_N3         ; 10      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|concat~0                                                                                                                                                                                                                                                                                                             ; LABCELL_X18_Y63_N6         ; 8       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|I2C_RELEASE                                                                                                                                                                                                                                                                                                                        ; LABCELL_X83_Y10_N12        ; 69      ; Async. clear                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ                                                                                                                                                                                                                                                          ; FF_X79_Y6_N11              ; 208     ; Clock                                           ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|LessThan0~6                                                                                                                                                                                                                                                     ; MLABCELL_X87_Y8_N54        ; 39      ; Clock enable, Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CNT[6]~0                                                                                                                                                                                                                                                                    ; MLABCELL_X84_Y6_N30        ; 10      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CNT[6]~1                                                                                                                                                                                                                                                                    ; MLABCELL_X82_Y6_N6         ; 9       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[9]~7                                                                                                                                                                                                                                                                   ; MLABCELL_X82_Y6_N24        ; 37      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[9]~8                                                                                                                                                                                                                                                                   ; MLABCELL_X84_Y6_N48        ; 37      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[7]~0                                                                                                                                                                                                                                                  ; LABCELL_X77_Y8_N6          ; 9       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[7]~2                                                                                                                                                                                                                                                  ; LABCELL_X75_Y6_N27         ; 9       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[0]~0                                                                                                                                                                                                                                                   ; MLABCELL_X78_Y8_N57        ; 8       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[0]~1                                                                                                                                                                                                                                                   ; LABCELL_X77_Y8_N12         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|DELY[6]~0                                                                                                                                                                                                                                                  ; LABCELL_X77_Y6_N30         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|ST[3]                                                                                                                                                                                                                                                      ; FF_X78_Y6_N17              ; 34      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|Selector26~1                                                                                                                                                                                                                                               ; LABCELL_X75_Y6_N30         ; 2       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|Selector27~0                                                                                                                                                                                                                                               ; LABCELL_X77_Y6_N27         ; 9       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_SDA~1                                                                                                                                                                                                                                                                   ; LABCELL_X79_Y5_N24         ; 1       ; Output enable                                   ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|A[8]~1                                                                                                                                                                                                                                                    ; LABCELL_X79_Y5_N12         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|CNT[6]~1                                                                                                                                                                                                                                                  ; LABCELL_X80_Y5_N39         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|DELY[5]~0                                                                                                                                                                                                                                                 ; LABCELL_X77_Y5_N57         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|ST[1]~0                                                                                                                                                                                                                                                   ; LABCELL_X79_Y5_N39         ; 10      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|Selector13~2                                                                                                                                                                                                                                              ; LABCELL_X79_Y5_N9          ; 8       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|A[4]~1                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y7_N39        ; 6       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[0]~0                                                                                                                                                                                                                                               ; LABCELL_X77_Y7_N57         ; 3       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|CNT[3]~0                                                                                                                                                                                                                                                ; LABCELL_X80_Y7_N15         ; 8       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|CNT[3]~2                                                                                                                                                                                                                                                ; LABCELL_X80_Y7_N12         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[0]                                                                                                                                                                                                                                                   ; FF_X80_Y7_N17              ; 15      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[2]                                                                                                                                                                                                                                                   ; FF_X78_Y7_N5               ; 25      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|Selector19~2                                                                                                                                                                                                                                            ; LABCELL_X77_Y7_N51         ; 3       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|POINTER[0]~3                                                                                                                                                                                                                                                                ; LABCELL_X81_Y6_N30         ; 7       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[4]~1                                                                                                                                                                                                                                                           ; LABCELL_X81_Y5_N9          ; 19      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|ST[5]                                                                                                                                                                                                                                                                       ; FF_X79_Y6_N5               ; 37      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|Selector7~3                                                                                                                                                                                                                                                                 ; MLABCELL_X84_Y6_N15        ; 2       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[0]                                                                                                                                                                                                                                                                     ; FF_X82_Y7_N53              ; 16      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[0]~2                                                                                                                                                                                                                                                                   ; MLABCELL_X84_Y6_N18        ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[2]                                                                                                                                                                                                                                                                     ; FF_X82_Y7_N38              ; 16      ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[3]                                                                                                                                                                                                                                                                     ; FF_X82_Y7_N47              ; 18      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WORD_DATA[15]~1                                                                                                                                                                                                                                                             ; LABCELL_X81_Y6_N57         ; 11      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                                                                                                                                                                                                         ; FF_X83_Y10_N29             ; 256     ; Clock                                           ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CNT[1]~0                                                                                                                                                                                                                                                                   ; LABCELL_X83_Y10_N54        ; 9       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[6]~1                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y12_N48        ; 34      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[6]~8                                                                                                                                                                                                                                                                  ; LABCELL_X83_Y11_N12        ; 34      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[1]~0                                                                                                                                                                                                                                                 ; LABCELL_X85_Y9_N24         ; 8       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[1]~2                                                                                                                                                                                                                                                 ; LABCELL_X85_Y9_N54         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[2]~0                                                                                                                                                                                                                                                  ; MLABCELL_X84_Y9_N45        ; 8       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[2]~1                                                                                                                                                                                                                                                  ; MLABCELL_X84_Y9_N54        ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[1]~1                                                                                                                                                                                                                                               ; MLABCELL_X82_Y9_N18        ; 9       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DELY[4]~0                                                                                                                                                                                                                                                 ; MLABCELL_X82_Y9_N9         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|ST[2]                                                                                                                                                                                                                                                     ; FF_X83_Y9_N8               ; 29      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|ST[3]                                                                                                                                                                                                                                                     ; FF_X83_Y9_N41              ; 35      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|Selector26~1                                                                                                                                                                                                                                              ; LABCELL_X85_Y9_N27         ; 2       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|Selector27~0                                                                                                                                                                                                                                              ; MLABCELL_X84_Y9_N0         ; 9       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_SDA~3                                                                                                                                                                                                                                                                  ; LABCELL_X83_Y8_N42         ; 1       ; Output enable                                   ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|A[5]~2                                                                                                                                                                                                                                                   ; LABCELL_X81_Y10_N48        ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[0]~1                                                                                                                                                                                                                                                 ; LABCELL_X85_Y10_N12        ; 11      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|DELY[0]~1                                                                                                                                                                                                                                                ; LABCELL_X81_Y10_N18        ; 9       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[0]~0                                                                                                                                                                                                                                                  ; MLABCELL_X84_Y10_N9        ; 9       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector13~2                                                                                                                                                                                                                                             ; LABCELL_X88_Y10_N18        ; 11      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[5]~2                                                                                                                                                                                                                                                 ; LABCELL_X83_Y7_N21         ; 8       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[5]~4                                                                                                                                                                                                                                                 ; LABCELL_X83_Y7_N42         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[0]~1                                                                                                                                                                                                                                              ; LABCELL_X83_Y7_N48         ; 4       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[5]~0                                                                                                                                                                                                                                               ; MLABCELL_X84_Y7_N9         ; 8       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[5]~3                                                                                                                                                                                                                                               ; MLABCELL_X84_Y7_N6         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|ST[2]                                                                                                                                                                                                                                                  ; FF_X83_Y7_N38              ; 30      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ID1[7]~1                                                                                                                                                                                                                                                                   ; MLABCELL_X82_Y10_N27       ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[7]~3                                                                                                                                                                                                                                                               ; LABCELL_X80_Y9_N6          ; 17      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[1]                                                                                                                                                                                                                                                                      ; FF_X83_Y10_N20             ; 33      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[3]                                                                                                                                                                                                                                                                      ; FF_X80_Y11_N5              ; 49      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|Selector4~2                                                                                                                                                                                                                                                                ; LABCELL_X80_Y11_N45        ; 2       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[1]~0                                                                                                                                                                                                                                                                  ; MLABCELL_X82_Y11_N3        ; 19      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[1]~4                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y12_N18        ; 19      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WORD_DATA[7]~3                                                                                                                                                                                                                                                             ; LABCELL_X80_Y9_N3          ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|comb~0                                                                                                                                                                                                                                                                                              ; LABCELL_X80_Y9_N27         ; 81      ; Async. clear                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|always0~0                                                                                                                                                                                                                                                                                            ; LABCELL_X19_Y58_N48        ; 3       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|comb~0                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y58_N57        ; 2       ; Clock enable, Write enable                      ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|comb~1                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y58_N21        ; 2       ; Clock enable, Write enable                      ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|comb~2                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y58_N15        ; 2       ; Clock enable, Write enable                      ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|RD_EN                                                                                                                                                                                                                                                                                                                 ; FF_X48_Y54_N50             ; 50      ; Async. clear                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|VGA_RD_COUNTER:tr|rDVAL                                                                                                                                                                                                                                                                                               ; FF_X23_Y58_N50             ; 14      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|RESET_DELAY:u2|Equal0~6                                                                                                                                                                                                                                                                                                            ; MLABCELL_X84_Y2_N30        ; 35      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|RESET_DELAY:u2|oREADY                                                                                                                                                                                                                                                                                                              ; FF_X84_Y2_N5               ; 77      ; Async. clear                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|RESET_DELAY:u2|oRST_0                                                                                                                                                                                                                                                                                                              ; FF_X84_Y2_N29              ; 287     ; Async. clear                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|RESET_DELAY:u2|oRST_1                                                                                                                                                                                                                                                                                                              ; FF_X84_Y2_N35              ; 292     ; Async. clear                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|RESET_DELAY:u2|oRST_2                                                                                                                                                                                                                                                                                                              ; FF_X85_Y1_N41              ; 27      ; Async. clear                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|CMD[1]~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X63_Y4_N3          ; 2       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Equal0~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X63_Y3_N0          ; 14      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|LessThan1~3                                                                                                                                                                                                                                                                                                       ; MLABCELL_X65_Y3_N54        ; 25      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|LessThan2~3                                                                                                                                                                                                                                                                                                       ; LABCELL_X67_Y3_N54         ; 20      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|LessThan3~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X66_Y3_N33         ; 15      ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|ST[3]~0                                                                                                                                                                                                                                                                                                           ; LABCELL_X63_Y3_N24         ; 10      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|ST[3]~2                                                                                                                                                                                                                                                                                                           ; LABCELL_X63_Y4_N0          ; 10      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                       ; LABCELL_X56_Y1_N36         ; 22      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                       ; LABCELL_X64_Y2_N12         ; 19      ; Clock enable, Write enable                      ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                      ; LABCELL_X75_Y2_N36         ; 20      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                      ; LABCELL_X77_Y1_N27         ; 20      ; Clock enable, Write enable                      ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|WR_MASK[0]~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X68_Y2_N42         ; 2       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|always2~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X67_Y2_N15         ; 25      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|always2~1                                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y2_N39         ; 20      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|OE                                                                                                                                                                                                                                                                                              ; FF_X34_Y1_N1               ; 16      ; Output enable                                   ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|REF_ACK                                                                                                                                                                                                                                                                                         ; FF_X61_Y3_N14              ; 24      ; Sync. clear, Sync. load                         ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|SA[7]~1                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y3_N15         ; 11      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|do_load_mode                                                                                                                                                                                                                                                                                    ; FF_X61_Y4_N17              ; 20      ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|command:u_command|rp_shift[2]~0                                                                                                                                                                                                                                                                                   ; LABCELL_X61_Y4_N36         ; 4       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|INIT_REQ                                                                                                                                                                                                                                                                    ; FF_X60_Y4_N23              ; 44      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|control_interface:u_control_interface|LessThan0~2                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y4_N6          ; 25      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|mLENGTH[8]~3                                                                                                                                                                                                                                                                                                      ; LABCELL_X68_Y2_N36         ; 15      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|mRD~1                                                                                                                                                                                                                                                                                                             ; LABCELL_X68_Y2_N45         ; 2       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|VGA_Controller:u1|Equal0~2                                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y58_N39        ; 13      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|VGA_Controller:u1|LessThan0~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X10_Y54_N51        ; 13      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|VGA_Controller:u1|LessThan1~2                                                                                                                                                                                                                                                                                                      ; LABCELL_X23_Y58_N33        ; 13      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|VGA_Controller:u1|oVGA_V_SYNC~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X18_Y58_N54        ; 62      ; Async. clear, Clock, Clock enable, Latch enable ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|VIDEO_PLL:pll_ref1|altpll:altpll_component|VIDEO_PLL_altpll:auto_generated|wire_generic_pll1_outclk                                                                                                                                                                                                                                ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 1479    ; Clock                                           ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|comb~1                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X78_Y11_N45       ; 17      ; Async. clear                                    ; no     ; --                   ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_generic_pll1_outclk                                                                                                                                                                                                                                      ; PLLOUTPUTCOUNTER_X0_Y34_N1 ; 561     ; Clock                                           ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                     ; PIN_AA14                   ; 234     ; Clock enable, Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; KEY[2]                                                                                                                                                                                                                                                                                                                                                     ; PIN_W15                    ; 229     ; Async. clear                                    ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; KEY[2]                                                                                                                                                                                                                                                                                                                                                     ; PIN_W15                    ; 13      ; Clock enable, Sync. clear, Sync. load           ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 401     ; Clock                                           ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 23      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audioSelect:audioSel|CODEC_write~8                                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y41_N0         ; 15      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audioSelect:audioSel|count16khz[12]~0                                                                                                                                                                                                                                                                                                ; LABCELL_X16_Y58_N48        ; 32      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audioSelect:audioSel|indexEn~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X53_Y8_N48         ; 20      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audioSelect:audioSel|index[31]~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y12_N15        ; 32      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audioSelect:audioSel|index[31]~1                                                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y12_N42        ; 32      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_bit[0]~1                                                                                                                                                                                                                                                             ; LABCELL_X62_Y7_N45         ; 3       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|current_byte[0]~0                                                                                                                                                                                                                                                            ; LABCELL_X62_Y7_N48         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C:I2C_Controller|i2c_sdata~1                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y7_N6          ; 1       ; Output enable                                   ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out[7]~3                                                                                                                                                                                                                                            ; LABCELL_X63_Y5_N3          ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init~14                                                                                                                                                                                                                                       ; LABCELL_X63_Y7_N15         ; 7       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_and_video_config:cfg|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[10]~0                                                                                                                                                                                                                                   ; LABCELL_X62_Y7_N51         ; 10      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_and_video_config:cfg|num_bits_to_transfer[1]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y5_N57         ; 11      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                                                                       ; LABCELL_X35_Y48_N18        ; 6       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                                                                           ; MLABCELL_X28_Y50_N54       ; 7       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                                    ; LABCELL_X29_Y50_N54        ; 7       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|rd_ptr_lsb~1                                                                                                                                  ; LABCELL_X31_Y48_N48        ; 1       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                                                                      ; LABCELL_X30_Y48_N48        ; 6       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                                                                          ; MLABCELL_X28_Y50_N57       ; 7       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                                   ; LABCELL_X30_Y48_N6         ; 7       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|rd_ptr_lsb~1                                                                                                                                 ; LABCELL_X30_Y48_N54        ; 1       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|comb~0                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y50_N0        ; 13      ; Clock enable, Write enable                      ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|comb~1                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y50_N3        ; 13      ; Clock enable, Write enable                      ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[17]~1                                                                                                                                                                                                                                       ; LABCELL_X30_Y48_N30        ; 23      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[17]~2                                                                                                                                                                                                                                       ; LABCELL_X31_Y48_N27        ; 23      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|keyboardController:keymanager|lastOutCode[1]~0                                                                                                                                                                                                                                                                                       ; LABCELL_X56_Y3_N42         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|keyboard_press_driver:keytest|count.10                                                                                                                                                                                                                                                                                               ; FF_X56_Y3_N20              ; 13      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|keyboard_press_driver:keytest|filter_scan[7]~0                                                                                                                                                                                                                                                                                       ; MLABCELL_X52_Y3_N6         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|clock                                                                                                                                                                                                                                                                        ; FF_X51_Y3_N50              ; 10      ; Clock                                           ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|incnt[3]~1                                                                                                                                                                                                                                                                   ; LABCELL_X50_Y3_N18         ; 4       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|keyboard_clk_filtered                                                                                                                                                                                                                                                        ; FF_X51_Y3_N26              ; 24      ; Clock                                           ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|ready_set                                                                                                                                                                                                                                                                    ; FF_X55_Y3_N29              ; 2       ; Clock                                           ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|scan_code[7]~0                                                                                                                                                                                                                                                               ; LABCELL_X50_Y3_N21         ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|shiftin[7]~0                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y3_N30         ; 9       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|keyboard_press_driver:keytest|read                                                                                                                                                                                                                                                                                                   ; FF_X56_Y3_N50              ; 2       ; Async. clear                                    ; no     ; --                   ; --               ; --                        ;
; audioManager:audioMan|keyboard_press_driver:keytest|state                                                                                                                                                                                                                                                                                                  ; FF_X56_Y3_N2               ; 11      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; colorCounter:ccount|greenCount[1]~0                                                                                                                                                                                                                                                                                                                        ; LABCELL_X12_Y6_N18         ; 3       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; colorCounter:ccount|greenPixels[11]~0                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X21_Y73_N0        ; 32      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; colorCounter:ccount|redCount[1]~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X11_Y6_N54         ; 3       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; colorCounter:ccount|redPixels[4]~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y58_N24        ; 96      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; colorCounter:ccount|redPixels[4]~2                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y73_N54       ; 32      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; colorCounter:ccount|whitePixels[24]~2                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X21_Y73_N57       ; 32      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y2_N2                ; 27      ; Async. clear                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; LABCELL_X2_Y4_N3           ; 4       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; MLABCELL_X8_Y3_N33         ; 4       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X9_Y3_N3           ; 10      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                             ; FF_X1_Y3_N44               ; 10      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                             ; FF_X1_Y3_N8                ; 22      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~0                             ; LABCELL_X9_Y3_N24          ; 9       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~2                             ; LABCELL_X1_Y4_N30          ; 4       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; LABCELL_X2_Y4_N6           ; 7       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; LABCELL_X9_Y3_N30          ; 4       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; MLABCELL_X3_Y4_N18         ; 4       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; MLABCELL_X3_Y4_N21         ; 7       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y5_N41               ; 15      ; Async. clear                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X2_Y5_N49               ; 12      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y2_N8                ; 57      ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X2_Y5_N9           ; 3       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X2_Y5_N44               ; 57      ; Async. clear, Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X1_Y3_N0           ; 4       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                      ; MLABCELL_X6_Y5_N18         ; 15      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                      ; MLABCELL_X6_Y5_N21         ; 15      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                       ; FF_X3_Y6_N46               ; 15      ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                    ; FF_X6_Y5_N1                ; 7       ; Clock enable, Write enable                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                          ; LABCELL_X9_Y1_N12          ; 13      ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                   ; LABCELL_X7_Y5_N51          ; 22      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                    ; LABCELL_X9_Y1_N54          ; 32      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                    ; LABCELL_X9_Y1_N36          ; 32      ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                      ; FF_X1_Y3_N35               ; 221     ; Async. clear                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                            ; MLABCELL_X8_Y2_N45         ; 15      ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~1                                                                                                                                                                                              ; LABCELL_X9_Y1_N0           ; 13      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]~1                                                                                                                                                                                        ; LABCELL_X1_Y6_N24          ; 8       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                 ; MLABCELL_X6_Y5_N39         ; 16      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                  ; MLABCELL_X6_Y5_N6          ; 7       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                 ; MLABCELL_X8_Y5_N0          ; 22      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                      ; MLABCELL_X3_Y5_N3          ; 1       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                            ; MLABCELL_X3_Y2_N54         ; 8       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated|cout_actual                                                                 ; LABCELL_X1_Y1_N36          ; 7       ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|cout_actual                                                                                ; MLABCELL_X3_Y5_N54         ; 6       ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                   ; LABCELL_X9_Y2_N24          ; 1       ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                             ; LABCELL_X9_Y1_N18          ; 8       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                ; LABCELL_X7_Y1_N45          ; 119     ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                  ; MLABCELL_X3_Y2_N0          ; 8       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                         ; LABCELL_X9_Y2_N36          ; 1       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                      ; MLABCELL_X3_Y5_N51         ; 7       ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                         ; MLABCELL_X3_Y5_N57         ; 14      ; Sync. load                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~5                                                                                                                                                                                                             ; LABCELL_X2_Y1_N57          ; 4       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~1                                                                                                                                                                                                        ; LABCELL_X2_Y1_N18          ; 5       ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                          ; LABCELL_X9_Y2_N48          ; 19      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[17]~0                                                                                                                                                                                                                          ; LABCELL_X9_Y1_N30          ; 32      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                         ; LABCELL_X4_Y1_N30          ; 13      ; Sync. clear                                     ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                     ; MLABCELL_X6_Y1_N0          ; 16      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                              ; LABCELL_X7_Y4_N24          ; 26      ; Clock enable                                    ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                        ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK2_50                                                                                                                   ; PIN_AA16                   ; 108     ; Global Clock         ; GCLK7            ; --                        ;
; CLOCK_50                                                                                                                    ; PIN_AF14                   ; 329     ; Global Clock         ; GCLK5            ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|VIDEO_PLL:pll_ref1|altpll:altpll_component|VIDEO_PLL_altpll:auto_generated|fb_clkin                 ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|VIDEO_PLL:pll_ref1|altpll:altpll_component|VIDEO_PLL_altpll:auto_generated|wire_generic_pll1_outclk ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 1479    ; Global Clock         ; GCLK0            ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|fb_clkin                    ; FRACTIONALPLL_X89_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|wire_generic_pll1_outclk    ; PLLOUTPUTCOUNTER_X89_Y5_N1 ; 1       ; Global Clock         ; GCLK4            ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|fb_clkin                       ; FRACTIONALPLL_X0_Y32_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_generic_pll1_outclk       ; PLLOUTPUTCOUNTER_X0_Y34_N1 ; 561     ; Global Clock         ; GCLK1            ; --                        ;
; DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_generic_pll2_outclk       ; PLLOUTPUTCOUNTER_X0_Y31_N1 ; 1       ; Global Clock         ; GCLK2            ; --                        ;
; KEY[2]                                                                                                                      ; PIN_W15                    ; 229     ; Global Clock         ; GCLK3            ; --                        ;
; audioManager:audioMan|clock_generator:my_clock_gen|altpll:DE_Clock_Generator_Audio|altpll_1uu1:auto_generated|clk[0]        ; PLLOUTPUTCOUNTER_X0_Y8_N1  ; 1       ; Global Clock         ; GCLK6            ; --                        ;
; audioManager:audioMan|clock_generator:my_clock_gen|altpll:DE_Clock_Generator_Audio|altpll_1uu1:auto_generated|fb_clkin      ; FRACTIONALPLL_X0_Y1_N0     ; 1       ; Global Clock         ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                ;
+------------------------------------------------------+---------+
; Name                                                 ; Fan-Out ;
+------------------------------------------------------+---------+
; audioManager:audioMan|audioSelect:audioSel|index[0]  ; 15348   ;
; audioManager:audioMan|audioSelect:audioSel|index[1]  ; 14476   ;
; audioManager:audioMan|audioSelect:audioSel|index[2]  ; 14148   ;
; audioManager:audioMan|audioSelect:audioSel|index[7]  ; 12964   ;
; audioManager:audioMan|audioSelect:audioSel|index[8]  ; 12774   ;
; audioManager:audioMan|audioSelect:audioSel|index[3]  ; 12594   ;
; audioManager:audioMan|audioSelect:audioSel|index[5]  ; 11918   ;
; audioManager:audioMan|audioSelect:audioSel|index[9]  ; 11897   ;
; audioManager:audioMan|audioSelect:audioSel|index[4]  ; 11737   ;
; audioManager:audioMan|audioSelect:audioSel|index[6]  ; 11628   ;
; audioManager:audioMan|audioSelect:audioSel|index[10] ; 10001   ;
; audioManager:audioMan|audioSelect:audioSel|index[11] ; 7225    ;
+------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+---------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location                                    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+---------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_6lq1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 40960 ; 2048                        ; 10                          ; 2048                        ; 10                          ; 20480               ; 2           ; 0          ; None ; M10K_X49_Y49_N0, M10K_X49_Y50_N0            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_6lq1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 40960 ; 2048                        ; 10                          ; 2048                        ; 10                          ; 20480               ; 2           ; 0          ; None ; M10K_X49_Y53_N0, M10K_X49_Y52_N0            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; DE1_SOC_D8M_RTL:cDriver|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_6lq1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 40960 ; 2048                        ; 10                          ; 2048                        ; 10                          ; 20480               ; 2           ; 0          ; None ; M10K_X49_Y54_N0, M10K_X49_Y51_N0            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|altsyncram_f1b1:fifo_ram|ALTSYNCRAM                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 10                          ; 1024                        ; 10                          ; 10240               ; 1           ; 0          ; None ; M10K_X58_Y1_N0                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ALTSYNCRAM                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2           ; 0          ; None ; M10K_X76_Y2_N0, M10K_X76_Y3_N0              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|altsyncram_p3i1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1           ; 0          ; None ; M10K_X38_Y47_N0                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; audioManager:audioMan|audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|altsyncram_p3i1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1           ; 0          ; None ; M10K_X38_Y48_N0                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ce84:auto_generated|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 120          ; 128          ; 120          ; yes                    ; no                      ; yes                    ; no                      ; 15360 ; 128                         ; 120                         ; 128                         ; 120                         ; 15360               ; 3           ; 0          ; None ; M10K_X5_Y2_N0, M10K_X5_Y4_N0, M10K_X5_Y3_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+---------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 18x18 plus 36       ; 1           ;
; Sum of two 18x18                ; 1           ;
; Total number of DSP blocks      ; 2           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                          ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|Mult2~mac ; Independent 18x18 plus 36 ; DSP_X20_Y63_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|Add0~8    ; Sum of two 18x18          ; DSP_X20_Y61_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 44,327 / 289,320 ( 15 % ) ;
; C12 interconnects                           ; 2,465 / 13,420 ( 18 % )   ;
; C2 interconnects                            ; 6,902 / 119,108 ( 6 % )   ;
; C4 interconnects                            ; 7,002 / 56,300 ( 12 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,155 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 8 / 16 ( 50 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 25,679 / 84,580 ( 30 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 2,704 / 12,676 ( 21 % )   ;
; R14/C12 interconnect drivers                ; 4,870 / 20,720 ( 24 % )   ;
; R3 interconnects                            ; 13,018 / 130,992 ( 10 % ) ;
; R6 interconnects                            ; 20,083 / 266,960 ( 8 % )  ;
; Spine clocks                                ; 27 / 360 ( 8 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 146          ; 0            ; 146          ; 0            ; 0            ; 150       ; 146          ; 0            ; 150       ; 150       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 150          ; 4            ; 150          ; 150          ; 0         ; 4            ; 150          ; 0         ; 0         ; 150          ; 150          ; 150          ; 150          ; 150          ; 150          ; 150          ; 150          ; 150          ; 150          ; 145          ; 150          ; 150          ; 150          ; 150          ; 150          ; 150          ; 150          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; CLOCK4_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_I2C_SCL      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_PWDN_n       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_CS_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_MCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_REFCLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_RESET_n        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDAT       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_I2C_SDA      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_HS       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_VS       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[8]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[9]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_CLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                  ; Destination Clock(s)                                                                    ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tck                                                                              ; altera_reserved_tck                                                                     ; 328.1             ;
; cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk          ; cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; 143.8             ;
; I/O                                                                                              ; MIPI_PIXEL_CLK                                                                          ; 94.1              ;
; MIPI_PIXEL_CLK                                                                                   ; MIPI_PIXEL_CLK                                                                          ; 93.0              ;
; MIPI_PIXEL_CLK,I/O                                                                               ; MIPI_PIXEL_CLK                                                                          ; 90.6              ;
; cDriver|u6|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk                ; cDriver|u6|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk       ; 87.3              ;
; CLOCK_50,cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; CLOCK_50                                                                                ; 64.2              ;
; CLOCK_50                                                                                         ; CLOCK_50                                                                                ; 50.6              ;
; cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk          ; CLOCK_50                                                                                ; 46.9              ;
; CLOCK2_50                                                                                        ; MIPI_PIXEL_CLK                                                                          ; 34.7              ;
+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; MIPI_PIXEL_D[5]                                                                                                                                                                                                                                                                                                                                          ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a5~porta_datain_reg0                                                                                                                                                                    ; 5.596             ;
; MIPI_PIXEL_D[7]                                                                                                                                                                                                                                                                                                                                          ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a7~porta_datain_reg0                                                                                                                                                                    ; 5.565             ;
; MIPI_PIXEL_D[1]                                                                                                                                                                                                                                                                                                                                          ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a1~porta_datain_reg0                                                                                                                                                                    ; 5.496             ;
; MIPI_PIXEL_VS                                                                                                                                                                                                                                                                                                                                            ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a0                                                                                                                                                                                      ; 5.273             ;
; MIPI_PIXEL_HS                                                                                                                                                                                                                                                                                                                                            ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1                                                                                                                                                                                      ; 5.265             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                       ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1                                                                                                                                                                                      ; 5.265             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a0                                                                                                                                                                                           ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1                                                                                                                                                                                      ; 5.265             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|parity9                                                                                                                                                                                              ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1                                                                                                                                                                                      ; 5.265             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1                                                                                                                                                                                           ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1                                                                                                                                                                                      ; 5.265             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                       ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1                                                                                                                                                                                      ; 5.265             ;
; DE1_SOC_D8M_RTL:cDriver|RESET_DELAY:u2|oRST_0                                                                                                                                                                                                                                                                                                            ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2                                                                                                                                                                                      ; 4.677             ;
; MIPI_PIXEL_D[2]                                                                                                                                                                                                                                                                                                                                          ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a2~porta_datain_reg0                                                                                                                                                                    ; 4.583             ;
; MIPI_PIXEL_D[6]                                                                                                                                                                                                                                                                                                                                          ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a6~porta_datain_reg0                                                                                                                                                                    ; 4.482             ;
; MIPI_PIXEL_D[9]                                                                                                                                                                                                                                                                                                                                          ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a9~porta_datain_reg0                                                                                                                                                                    ; 4.395             ;
; MIPI_PIXEL_D[0]                                                                                                                                                                                                                                                                                                                                          ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_datain_reg0                                                                                                                                                                    ; 4.253             ;
; MIPI_PIXEL_D[4]                                                                                                                                                                                                                                                                                                                                          ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a4~porta_datain_reg0                                                                                                                                                                    ; 4.240             ;
; MIPI_PIXEL_D[3]                                                                                                                                                                                                                                                                                                                                          ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a3~porta_datain_reg0                                                                                                                                                                    ; 4.132             ;
; MIPI_PIXEL_D[8]                                                                                                                                                                                                                                                                                                                                          ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a8~porta_datain_reg0                                                                                                                                                                    ; 3.967             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a4                                                                                                                                                                                           ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a5                                                                                                                                                                                      ; 3.883             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a5                                                                                                                                                                                           ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a5                                                                                                                                                                                      ; 3.883             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2                                                                                                                                                                                           ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a5                                                                                                                                                                                      ; 3.883             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a3                                                                                                                                                                                           ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a5                                                                                                                                                                                      ; 3.883             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a6                                                                                                                                                                                           ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a6                                                                                                                                                                                      ; 3.818             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a8                                                                                                                                                                                           ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a9                                                                                                                                                                                      ; 3.207             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a9                                                                                                                                                                                           ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a9                                                                                                                                                                                      ; 3.207             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a7                                                                                                                                                                                           ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a9                                                                                                                                                                                      ; 3.207             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a10                                                                                                                                                                                          ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a10                                                                                                                                                                                     ; 3.165             ;
; colorCounter:ccount|redCount[1]                                                                                                                                                                                                                                                                                                                          ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[13]                                                                                                                                                                                                                                                                                      ; 2.906             ;
; colorCounter:ccount|redCount[2]                                                                                                                                                                                                                                                                                                                          ; audioManager:audioMan|audioSelect:audioSel|track[2]                                                                                                                                                                                                                                                                                                 ; 2.897             ;
; colorCounter:ccount|redCount[0]                                                                                                                                                                                                                                                                                                                          ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[11]                                                                                                                                                                                                                                                                                      ; 2.834             ;
; colorCounter:ccount|greenCount[0]                                                                                                                                                                                                                                                                                                                        ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[11]                                                                                                                                                                                                                                                                                      ; 2.283             ;
; colorCounter:ccount|greenCount[1]                                                                                                                                                                                                                                                                                                                        ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[11]                                                                                                                                                                                                                                                                                      ; 2.277             ;
; colorCounter:ccount|greenCount[2]                                                                                                                                                                                                                                                                                                                        ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[11]                                                                                                                                                                                                                                                                                      ; 2.267             ;
; audioManager:audioMan|keyboardController:keymanager|lastOutCode[1]                                                                                                                                                                                                                                                                                       ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                                                                                                                       ; 2.258             ;
; audioManager:audioMan|keyboardController:keymanager|lastOutCode[7]                                                                                                                                                                                                                                                                                       ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                                                                                                                       ; 2.258             ;
; audioManager:audioMan|keyboardController:keymanager|lastOutCode[2]                                                                                                                                                                                                                                                                                       ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                                                                                                                       ; 2.258             ;
; audioManager:audioMan|keyboardController:keymanager|lastOutCode[5]                                                                                                                                                                                                                                                                                       ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                                                                                                                       ; 2.258             ;
; audioManager:audioMan|keyboardController:keymanager|lastOutCode[6]                                                                                                                                                                                                                                                                                       ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                                                                                                                       ; 2.258             ;
; audioManager:audioMan|keyboardController:keymanager|lastOutCode[3]                                                                                                                                                                                                                                                                                       ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                                                                                                                       ; 2.258             ;
; audioManager:audioMan|keyboardController:keymanager|lastOutCode[4]                                                                                                                                                                                                                                                                                       ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                                                                                                                       ; 2.258             ;
; audioManager:audioMan|keyboardController:keymanager|lastOutCode[0]                                                                                                                                                                                                                                                                                       ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                                                                                                                       ; 2.258             ;
; audioManager:audioMan|keyboard_press_driver:keytest|makeBreak                                                                                                                                                                                                                                                                                            ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                                                                                                                       ; 2.258             ;
; audioManager:audioMan|keyboardController:keymanager|ps[2]                                                                                                                                                                                                                                                                                                ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                                                                                                                       ; 2.258             ;
; audioManager:audioMan|keyboardController:keymanager|ps[0]                                                                                                                                                                                                                                                                                                ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                                                                                                                       ; 2.258             ;
; audioManager:audioMan|keyboardController:keymanager|ps[3]                                                                                                                                                                                                                                                                                                ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                                                                                                                       ; 2.258             ;
; audioManager:audioMan|keyboardController:keymanager|ps[1]                                                                                                                                                                                                                                                                                                ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                                                                                                                       ; 2.258             ;
; audioManager:audioMan|audioSelect:audioSel|sampleDone                                                                                                                                                                                                                                                                                                    ; audioManager:audioMan|audioSelect:audioSel|maxIndexCurrent[2]                                                                                                                                                                                                                                                                                       ; 2.258             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated|counter_reg_bit[4]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated|counter_reg_bit[1]                                                   ; 1.545             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated|counter_reg_bit[6]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated|counter_reg_bit[1]                                                   ; 1.513             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated|counter_reg_bit[3]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated|counter_reg_bit[1]                                                   ; 1.487             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated|counter_reg_bit[5]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated|counter_reg_bit[1]                                                   ; 1.480             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0] ; 1.438             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated|counter_reg_bit[2]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated|counter_reg_bit[1]                                                   ; 1.431             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated|counter_reg_bit[1]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated|counter_reg_bit[1]                                                   ; 1.318             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]               ; 1.098             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[8]                                                                                                                                                                                                                       ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a10~porta_address_reg0                                                                                                                                                                  ; 1.088             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[5]                                                                                                                                                                                                                       ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a10~porta_address_reg0                                                                                                                                                                  ; 1.088             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[1]                                                                                                                                                                                                                       ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a10~porta_address_reg0                                                                                                                                                                  ; 1.088             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                       ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                   ; 1.086             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[4]                                                                                                                                                                                                                       ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                   ; 1.086             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2] ; 1.029             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                               ; 1.024             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[9]                                                                                                                                                                                                                       ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                  ; 1.005             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2] ; 1.001             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gai:auto_generated|counter_reg_bit[0]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[119]                                                                                                              ; 0.988             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                               ; 0.972             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                     ; 0.967             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                       ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                   ; 0.967             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                        ; 0.963             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[0]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                                                                                            ; 0.963             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                     ; 0.960             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2] ; 0.947             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[0]                                                                                                                                                                                                                       ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                   ; 0.947             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                            ; 0.942             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[10]                                                                                                                                                                                                                      ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                  ; 0.938             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                 ; 0.938             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[5]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ce84:auto_generated|ram_block1a119~portb_address_reg0                                                                                                                        ; 0.937             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[4]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ce84:auto_generated|ram_block1a119~portb_address_reg0                                                                                                                        ; 0.937             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[3]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ce84:auto_generated|ram_block1a119~portb_address_reg0                                                                                                                        ; 0.937             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[2]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ce84:auto_generated|ram_block1a119~portb_address_reg0                                                                                                                        ; 0.937             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[0]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ce84:auto_generated|ram_block1a119~portb_address_reg0                                                                                                                        ; 0.937             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[6]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ce84:auto_generated|ram_block1a119~portb_address_reg0                                                                                                                        ; 0.937             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[3]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                                                                                            ; 0.937             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                    ; 0.935             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[1]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ce84:auto_generated|ram_block1a119~portb_address_reg0                                                                                                                        ; 0.928             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_gpl:ws_dgrp|dffpipe_1f9:dffpipe22|dffe30a[4]                                                                                                                                                                      ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                  ; 0.926             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_gpl:ws_dgrp|dffpipe_1f9:dffpipe22|dffe30a[5]                                                                                                                                                                      ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                  ; 0.926             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_gpl:ws_dgrp|dffpipe_1f9:dffpipe22|dffe30a[2]                                                                                                                                                                      ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                  ; 0.926             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_gpl:ws_dgrp|dffpipe_1f9:dffpipe22|dffe30a[10]                                                                                                                                                                     ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                  ; 0.922             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_gpl:ws_dgrp|dffpipe_1f9:dffpipe22|dffe30a[3]                                                                                                                                                                      ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                  ; 0.921             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_gpl:ws_dgrp|dffpipe_1f9:dffpipe22|dffe30a[0]                                                                                                                                                                      ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                  ; 0.921             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_gpl:ws_dgrp|dffpipe_1f9:dffpipe22|dffe30a[1]                                                                                                                                                                      ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                  ; 0.921             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[2]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                                                                                            ; 0.918             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                            ; 0.915             ;
; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|sub_parity10a[0]                                                                                                                                                                                     ; DE1_SOC_D8M_RTL:cDriver|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|parity9                                                                                                                                                                                         ; 0.914             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8] ; 0.912             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8] ; 0.910             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]               ; 0.904             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                 ; 0.901             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                 ; 0.901             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "DE1_SOC_D8M_RTL"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|generic_pll2. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/db/sdram_pll_altpll.v Line: 78
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (21300): LOCKED port on the PLL is not properly connected on instance "audioManager:audioMan|clock_generator:my_clock_gen|altpll:DE_Clock_Generator_Audio|altpll_1uu1:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (21300): LOCKED port on the PLL is not properly connected on instance "DE1_SOC_D8M_RTL:cDriver|VIDEO_PLL:pll_ref1|altpll:altpll_component|VIDEO_PLL_altpll:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (21300): LOCKED port on the PLL is not properly connected on instance "DE1_SOC_D8M_RTL:cDriver|pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y32_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL audioManager:audioMan|clock_generator:my_clock_gen|altpll:DE_Clock_Generator_Audio|altpll_1uu1:auto_generated|generic_pll1~FRACTIONAL_PLL
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL DE1_SOC_D8M_RTL:cDriver|VIDEO_PLL:pll_ref1|altpll:altpll_component|VIDEO_PLL_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X89_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL DE1_SOC_D8M_RTL:cDriver|pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (11178): Promoted 5 clocks (5 global)
    Info (11162): DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0 with 533 fanout uses global clock CLKCTRL_G1
    Info (11162): DE1_SOC_D8M_RTL:cDriver|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_generic_pll2_outclk~CLKENA0 with 1 fanout uses global clock CLKCTRL_G2
    Info (11162): audioManager:audioMan|clock_generator:my_clock_gen|altpll:DE_Clock_Generator_Audio|altpll_1uu1:auto_generated|clk[0]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G6
    Info (11162): DE1_SOC_D8M_RTL:cDriver|VIDEO_PLL:pll_ref1|altpll:altpll_component|VIDEO_PLL_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0 with 1626 fanout uses global clock CLKCTRL_G0
    Info (11162): DE1_SOC_D8M_RTL:cDriver|pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0 with 1 fanout uses global clock CLKCTRL_G4
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 422 fanout uses global clock CLKCTRL_G5
    Info (11162): CLOCK2_50~inputCLKENA0 with 100 fanout uses global clock CLKCTRL_G7
    Info (11162): KEY[2]~inputCLKENA0 with 190 fanout uses global clock CLKCTRL_G3
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:02
Warning (335093): TimeQuest Timing Analyzer is analyzing 13 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_7lp1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_3f9:dffpipe14|dffe15a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_2f9:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_kkp1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_1f9:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_0f9:dffpipe13|dffe14a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE1_SOC_D8M_RTL.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at DE1_SOC_D8M_RTL.sdc(21): u0|pll_sys|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a pin File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 21
Warning (332049): Ignored create_generated_clock at DE1_SOC_D8M_RTL.sdc(21): Argument -source is an empty collection File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 21
    Info (332050): create_generated_clock -source [get_pins {u0|pll_sys|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                      -name clk_dram_ext [get_ports {DRAM_CLK}] File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 21
Warning (332174): Ignored filter at DE1_SOC_D8M_RTL.sdc(24): u0|pll_sys|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a pin File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 24
Warning (332049): Ignored create_generated_clock at DE1_SOC_D8M_RTL.sdc(24): Argument -source is an empty collection File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 24
    Info (332050): create_generated_clock -source [get_pins { u0|pll_sys|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk }] \
                      -name clk_vga_ext [get_ports {VGA_CLK}] -invert File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 24
Warning (332043): Overwriting existing clock: MIPI_PIXEL_CLK
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {cDriver|u6|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {cDriver|u6|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]} {cDriver|u6|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {cDriver|u6|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {cDriver|u6|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk} {cDriver|u6|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {cDriver|u6|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -phase 270.00 -duty_cycle 50.00 -name {cDriver|u6|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk} {cDriver|u6|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {audioMan|my_clock_gen|DE_Clock_Generator_Audio|auto_generated|generic_pll1~FRACTIONAL_PLL|refclkin} -multiply_by 14 -duty_cycle 50.00 -name {audioMan|my_clock_gen|DE_Clock_Generator_Audio|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]} {audioMan|my_clock_gen|DE_Clock_Generator_Audio|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {audioMan|my_clock_gen|DE_Clock_Generator_Audio|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 31 -duty_cycle 50.00 -name {audioMan|my_clock_gen|DE_Clock_Generator_Audio|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk} {audioMan|my_clock_gen|DE_Clock_Generator_Audio|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]} {cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 12 -duty_cycle 50.00 -name {cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk} {cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {cDriver|pll_ref|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {cDriver|pll_ref|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]} {cDriver|pll_ref|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {cDriver|pll_ref|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 15 -duty_cycle 50.00 -name {cDriver|pll_ref|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk} {cDriver|pll_ref|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at DE1_SOC_D8M_RTL.sdc(67): clk_dram_ext could not be matched with a clock File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 67
Warning (332049): Ignored set_input_delay at DE1_SOC_D8M_RTL.sdc(67): Argument -clock is not an object ID File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 67
    Info (332050): set_input_delay -max -clock clk_dram_ext 5.9 [get_ports DRAM_DQ*] File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 67
Warning (332049): Ignored set_input_delay at DE1_SOC_D8M_RTL.sdc(68): Argument -clock is not an object ID File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 68
    Info (332050): set_input_delay -min -clock clk_dram_ext 3.0 [get_ports DRAM_DQ*] File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 68
Warning (332174): Ignored filter at DE1_SOC_D8M_RTL.sdc(71): u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a clock File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 71
Warning (332049): Ignored set_multicycle_path at DE1_SOC_D8M_RTL.sdc(70): Argument <from> is an empty collection File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 70
    Info (332050): set_multicycle_path -from [get_clocks {clk_dram_ext}] \
                    -to [get_clocks {u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                          -setup 2            File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 70
Warning (332049): Ignored set_multicycle_path at DE1_SOC_D8M_RTL.sdc(70): Argument <to> is an empty collection File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 70
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_RTL.sdc(86): Argument -clock is not an object ID File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 86
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_DQ* DRAM_*DQM}] File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 86
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_RTL.sdc(87): Argument -clock is not an object ID File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 87
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_DQ* DRAM_*DQM}] File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 87
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_RTL.sdc(88): Argument -clock is not an object ID File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 88
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 88
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_RTL.sdc(89): Argument -clock is not an object ID File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 89
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 89
Warning (332174): Ignored filter at DE1_SOC_D8M_RTL.sdc(94): VGA_BLANK could not be matched with a port File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 94
Warning (332174): Ignored filter at DE1_SOC_D8M_RTL.sdc(94): clk_vga_ext could not be matched with a clock File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 94
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_RTL.sdc(94): Argument -clock is not an object ID File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 94
    Info (332050): set_output_delay -max -clock clk_vga_ext  0.3 [get_ports {VGA_R* VGA_G* VGA_B* VGA_BLANK}] File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 94
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_RTL.sdc(95): Argument -clock is not an object ID File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 95
    Info (332050): set_output_delay -min -clock clk_vga_ext -1.6 [get_ports {VGA_R* VGA_G* VGA_B* VGA_BLANK}] File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 95
Warning (332054): Assignment set_clock_groups is accepted but has some problems at DE1_SOC_D8M_RTL.sdc(100): Argument -group with value [get_clocks {u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 100
    Info (332050): set_clock_groups -asynchronous -group [get_clocks {u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                               -group [get_clocks {MIPI_PIXEL_CLK}] File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/DE1_SOC_D8M_RTL.sdc Line: 100
Warning (332060): Node: audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|ready_set was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|scan_ready is being clocked by audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|ready_set
Warning (332060): Node: audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|keyboard_clk_filtered was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|ready_set is being clocked by audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|keyboard_clk_filtered
Warning (332060): Node: audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|keyboard_clk_filtered is being clocked by audioManager:audioMan|keyboard_press_driver:keytest|keyboard_inner_driver:kbd|clock
Warning (332060): Node: DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|V_C was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_f[10]~9 is being clocked by DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|V_C
Warning (332060): Node: DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[3] is being clocked by DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ
Warning (332060): Node: DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|MIPI_BRIDGE_CONFIG_RELEASE is being clocked by DE1_SOC_D8M_RTL:cDriver|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ
Warning (332060): Node: DE1_SOC_D8M_RTL:cDriver|VGA_Controller:u1|V_Cont[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|I2C_DELAY:i2c|READY is being clocked by DE1_SOC_D8M_RTL:cDriver|VGA_Controller:u1|V_Cont[0]
Warning (332060): Node: DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|DELY[1] is being clocked by DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CK_1HZ
Warning (332060): Node: DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|MS was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|VCM_END is being clocked by DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|MS
Warning (332060): Node: DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|I2C_DELAY:i2c|READY was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|VCM_I2C:i2c2|rTR_IN~1 is being clocked by DE1_SOC_D8M_RTL:cDriver|FOCUS_ADJ:adl|I2C_DELAY:i2c|READY
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: audioMan|my_clock_gen|DE_Clock_Generator_Audio|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: audioMan|my_clock_gen|DE_Clock_Generator_Audio|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: audioMan|my_clock_gen|DE_Clock_Generator_Audio|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[2]  to: clkout
    Info (332098): Cell: cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[2]  to: clkout
    Info (332098): Cell: cDriver|pll_ref|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: cDriver|pll_ref|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: cDriver|pll_ref|altpll_component|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[2]  to: clkout
    Info (332098): Cell: cDriver|u6|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: cDriver|u6|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: cDriver|u6|altpll_component|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[2]  to: clkout
    Info (332098): Cell: cDriver|u6|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: audioMan|my_clock_gen|DE_Clock_Generator_Audio|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0] with master clock period: 20.000 found on PLL node: audioMan|my_clock_gen|DE_Clock_Generator_Audio|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0] does not match the master clock period requirement: 37.036
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 15 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):    1.428 audioMan|my_clock_gen|DE_Clock_Generator_Audio|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   44.285 audioMan|my_clock_gen|DE_Clock_Generator_Audio|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    3.333 cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.000 cDriver|pll_ref1|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    3.333 cDriver|pll_ref|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   50.000 cDriver|pll_ref|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    3.333 cDriver|u6|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 cDriver|u6|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   10.000 cDriver|u6|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):   40.000 MIPI_PIXEL_CLK
    Info (332111):   40.000 MIPI_PIXEL_CLK_ext
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:01:02
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:08:21
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:05:35
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X33_Y23 to location X44_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:03:14
Info (11888): Total time spent on timing analysis during the Fitter is 155.02 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:03:14
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 6 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/colorRecognizer.sv Line: 27
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/colorRecognizer.sv Line: 28
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/colorRecognizer.sv Line: 30
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/colorRecognizer.sv Line: 45
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/colorRecognizer.sv Line: 46
    Info (169065): Pin MIPI_I2C_SCL has a permanently enabled output enable File: U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/colorRecognizer.sv Line: 66
Info (144001): Generated suppressed messages file U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/output_files/DE1_SOC_D8M_RTL.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 128 warnings
    Info: Peak virtual memory: 4062 megabytes
    Info: Processing ended: Mon Dec 10 01:12:33 2018
    Info: Elapsed time: 00:35:28
    Info: Total CPU time (on all processors): 02:58:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in U:/371/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/ee371-b68010a6978d9fc9baec01251999c7ccf0c8ab87/Final Project/camera/Camera+Reduced/output_files/DE1_SOC_D8M_RTL.fit.smsg.


