// Autogenerated using stratification.
requires "x86-configuration.k"

module VFMADD213PD-YMM-YMM-YMM
  imports X86-CONFIGURATION

  rule <k>
    execinstr (vfmadd213pd R1:Ymm, R2:Ymm, R3:Ymm,  .Typedoperands) => .
  ...</k>
    <regstate> 
RSMap:Map => updateMap(RSMap,
convToRegKeys(R3) |-> (concatenateMInt(Float2MInt( ( MInt2Float(extractMInt(getParentValue(R1, RSMap), 0, 64), 53, 11)  +Float  ( MInt2Float(extractMInt(getParentValue(R2, RSMap), 0, 64), 53, 11)  *Float  MInt2Float(extractMInt(getParentValue(R3, RSMap), 0, 64), 53, 11) )  ) , 64), concatenateMInt(Float2MInt( ( MInt2Float(extractMInt(getParentValue(R1, RSMap), 64, 128), 53, 11)  +Float  ( MInt2Float(extractMInt(getParentValue(R2, RSMap), 64, 128), 53, 11)  *Float  MInt2Float(extractMInt(getParentValue(R3, RSMap), 64, 128), 53, 11) )  ) , 64), concatenateMInt(Float2MInt( ( MInt2Float(extractMInt(getParentValue(R1, RSMap), 128, 192), 53, 11)  +Float  ( MInt2Float(extractMInt(getParentValue(R2, RSMap), 128, 192), 53, 11)  *Float  MInt2Float(extractMInt(getParentValue(R3, RSMap), 128, 192), 53, 11) )  ) , 64), Float2MInt( ( MInt2Float(extractMInt(getParentValue(R1, RSMap), 192, 256), 53, 11)  +Float  ( MInt2Float(extractMInt(getParentValue(R2, RSMap), 192, 256), 53, 11)  *Float  MInt2Float(extractMInt(getParentValue(R3, RSMap), 192, 256), 53, 11) )  ) , 64)))) )

  
)   

    </regstate>
endmodule

module VFMADD213PD-YMM-YMM-YMM-SEMANTICS
  imports VFMADD213PD-YMM-YMM-YMM
endmodule
/*
vfmadd213pd %ymm3, %ymm2, %ymm1
maybe read:{ %ymm1 %ymm2 %ymm3 }
must read:{ %ymm1 %ymm2 %ymm3 }
maybe write:{ %ymm1 }
must write:{ %ymm1 }
maybe undef:{ }
must undef:{ }
required flags:{ fma }

circuit:vfmadd132pd %ymm1, %ymm3, %ymm2  #  1     0    5      OPC=vfmadd132pd_ymm_ymm_ymm
circuit:vminpd %ymm2, %ymm2, %ymm1       #  2     0x5  4      OPC=vminpd_ymm_ymm_ymm

WARNING: No live out values provided, assuming { }
WARNING: No def in values provided; assuming { %mxcsr::rc[0] }
Target

vfmadd213pd %ymm3, %ymm2, %ymm1

  maybe read:      { %ymm1 %ymm2 %ymm3 }
  must read:       { %ymm1 %ymm2 %ymm3 }
  maybe write:     { %ymm1 }
  must write:      { %ymm1 }
  maybe undef:     { }
  must undef:      { }
  required flags:  { fma }

-------------------------------------
Getting base circuit for vfmadd132pd %ymm1, %ymm3, %ymm2

Final state:
%ymm2: vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0])))

-------------------------------------
-------------------------------------
Getting base circuit for vminpd %ymm2, %ymm2, %ymm1

Final state:
%ymm1: (mincmp_double((vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[255:192], (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[255:192])[0:0] = 0x1₁ ? (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[255:192] : (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[255:192]) ∘ ((mincmp_double((vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[191:128], (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[191:128])[0:0] = 0x1₁ ? (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[191:128] : (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[191:128]) ∘ ((mincmp_double((vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[127:64], (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[127:64])[0:0] = 0x1₁ ? (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[127:64] : (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[127:64]) ∘ (mincmp_double((vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[63:0], (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[63:0])[0:0] = 0x1₁ ? (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[63:0] : (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[63:0])))

-------------------------------------
=====================================
Computing circuit for vfmadd213pd %ymm3, %ymm2, %ymm1

.target:
vfmadd132pd %ymm1, %ymm3, %ymm2
vminpd %ymm2, %ymm2, %ymm1
retq 

Initial state:
%ymm1: %ymm1

State for specgen instruction: vfmadd213pd %ymm3, %ymm2, %ymm1:
%ymm1: (mincmp_double((vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[255:192], (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[255:192])[0:0] = 0x1₁ ? (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[255:192] : (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[255:192]) ∘ ((mincmp_double((vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[191:128], (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[191:128])[0:0] = 0x1₁ ? (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[191:128] : (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[191:128]) ∘ ((mincmp_double((vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[127:64], (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[127:64])[0:0] = 0x1₁ ? (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[127:64] : (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[127:64]) ∘ (mincmp_double((vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[63:0], (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[63:0])[0:0] = 0x1₁ ? (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[63:0] : (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm3_vfmadd213pd_ymm_ymm_ymm[255:192], %ymm1_vfmadd213pd_ymm_ymm_ymm[255:192]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm3_vfmadd213pd_ymm_ymm_ymm[191:128], %ymm1_vfmadd213pd_ymm_ymm_ymm[191:128]) ∘ (vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm3_vfmadd213pd_ymm_ymm_ymm[127:64], %ymm1_vfmadd213pd_ymm_ymm_ymm[127:64]) ∘ vfmadd132_double(%ymm2_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm3_vfmadd213pd_ymm_ymm_ymm[63:0], %ymm1_vfmadd213pd_ymm_ymm_ymm[63:0]))))[63:0])))

Final state
%ymm1: vfmadd132_double(%ymm2[255:192], %ymm3[255:192], %ymm1[255:192]) ∘ (vfmadd132_double(%ymm2[191:128], %ymm3[191:128], %ymm1[191:128]) ∘ (vfmadd132_double(%ymm2[127:64], %ymm3[127:64], %ymm1[127:64]) ∘ vfmadd132_double(%ymm2[63:0], %ymm3[63:0], %ymm1[63:0])))

=====================================
Circuits:

%ymm1  : vfmadd132_double(%ymm2[255:192], %ymm3[255:192], %ymm1[255:192]) ∘ (vfmadd132_double(%ymm2[191:128], %ymm3[191:128], %ymm1[191:128]) ∘ (vfmadd132_double(%ymm2[127:64], %ymm3[127:64], %ymm1[127:64]) ∘ vfmadd132_double(%ymm2[63:0], %ymm3[63:0], %ymm1[63:0])))

sigfpe  : sigfpe
sigbus  : sigbus
sigsegv : sigsegv

*/