---
date: 2024-09-01 16:15
aliases: 
tags: 
number headings: auto, first-level 2, max 4, contents ^toc, 1.1.
publish: "true"
---
>[! tldr]
>本章将重点介绍组合逻辑电路的特点以及组合逻辑电路的分析方法和设计方法。首先讲述组合**逻辑电路的共同特点**和**一般的分析方法和设计方法**。然后就几种常用且**经典的组合逻辑电路**模块 ,从分析或设计的角度进行解读 ,并在模的块基础上 ,初步介绍如何用**硬件描述语言描述**组合逻辑电路。最后着重从物理概念上说明**竞争 -冒险现象**及其成因 ,并扼要地介绍消除竞争 -冒险现象的常用方法。

## 1. 概述

### 1.1. 组合逻辑电路的特点

数字电路根据逻辑功能的不同，可以分为两大类，[[组合逻辑电路]]和[[时序逻辑电路]]

![[组合逻辑电路的特点]]

### 1.2. 逻辑功能的描述

![[逻辑功能的描述]]

## 2. 组合逻辑的分析方法

![[组合逻辑的分析方法]]

## 3. 组合逻辑电路的基本设计方法

![[组合电路的基本设计方法]]

## 4. 若干常用的组合逻辑电路模块

有些逻辑功能电路经常大量地出现在各种数字系统当中，包括编码器、译码器、数据选择器、数值比较器运算器等。在设计实现复杂的电路时，可以调用这些已有的、经过使用验证的电路模块，作为设计电路的组成部分。

### 4.1. 编码器

[[编码器]]的逻辑功能在于将输入的每一个高、低电平信号编成一个对应的二进制代码。

目前经常使用的编码器有普通编码器和优先编码器两种。

#### 4.1.1. 普通编码器

![[普通编码器]]

#### 4.1.2. 优先编码器

![[优先编码器]]

### 4.2. 译码器

码器 （decoder）的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或另一外个代码。因此译码是编码的反操作。常用的译码器电路有二进制译码器、二-十进制译码器和显示译码器三类。

#### 4.2.1. 二进制译码器

![[二进制译码器]]

#### 4.2.2. 二-十进制译码器

![[二-十进制译码器]]

#### 4.2.3. 显示译码器

![[显示译码器]]

### 4.3. 数据选择器

### 4.4. 加法器

两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化做若干步加法运算进行的。因此，加法器是构成算术运算器的基本单元。

#### 4.4.1. 1 位加法器

![[1 位加法器]]

#### 4.4.2. 多位加法器

![[多位加法器]]

### 4.5. 数值比较器

#### 4.5.1. 位数值比较器

![[1 位数值比较器]] 

#### 4.5.2. 多位数值比较器

![[多位数值比较器]]

## 5. 层次化和模块化的设计方法

层次化的设计方法是指“自顶向下”对整个设计任务进行分层和分块的划分，降低每层的复杂度，简化每个模块的功能；或“自底向上”地对每一个有限复杂度的模块进行实现或调用。模块化的设计方法是指将经过设计和验证的能完成一定功能的逻辑电路封装成为模块，在后续的设计中都可反复使用。

其核心都是将复杂电路逐级分解成简单模块，然后再将模块设计好并连接起来。

## 6. 可编程逻辑器件

从逻辑功能上，又能将数字集成电路分为通用型和专有型。

可编程逻辑器件（Programming Logic Device, PLD）的研制使得能通过器件编程来设定逻辑功能。能够由设计人员自行编程去将一个数字系统“集成”到一片 PLD 上，做成片上系统（System On Chip, SoC）。

![[第四章 组合逻辑电路_1.png]]

## 7. 硬件描述语言

硬件描述语言 (HDL) 就是设计人员利用 EDA 工具描述电子电路的一种方法。利用硬件描述语言并借助 EDA 工具，可以完成从系统、算法、协议的抽象层次对电路进行建模、电路的仿真、性能分析直到 IC 版图或 PCB 版图生成的全部设计工作。

针对数字电子电路 ,硬件描述语言可以在不同的层次对结构，功能和行为进行描述。常见的硬件描述语言包括 Verilog、VHDL 等

![[Verilog 基础]]

## 8. 用可编程通用模块设计组合电路

## 9. 组合逻辑电路中的竞争-冒险

需要观察输入信号逻辑电平发生变化的瞬间，电路的工作情况。

### 9.1. 竞争-冒险现象及其成因

![[第四章 组合逻辑电路_2.png|300]]

拿（a）的与门举例。当输入信号 A 从 1 跳变到 0，同时 B 从 0 跳变到 1，而且 B 首先上升到 $V_{IL(max)}$ 以上。在极短的时间 $\Delta t$ 内，将出现 A、B 同时高于 $V_{IL(max)}$ 的情况，输出出现极窄的 $Y=1$ 的尖峰脉冲，也叫电压毛刺，是一种系统内部的噪声。

我们将门电路两个输入信和号同时向相反的逻辑电平跳变（一个从 1 变为 0，另一个从 0 变为 1）的现象称为[[竞争]]。竞争不一定产生尖峰脉冲。

由于竞争而在电路输出端可能产生尖峰脉冲的现象就称为[[竞争-冒险]]。

### 9.2. 检查竞争-冒险的方法

在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式来判断。

如果输出端门电路的两个输入信号 $A$ 和 $A'$ 是输入变量 $A$ 经过两个不同的传输途径而来的，那当输么入变量 $A$ 的状态发生突变时输出端便有可能产生尖峰脉冲。

即输出端能在**一定条件下**简化为，$Y = A+A'$（或门输出），$Y = A A'$（与门输出），$Y=(A+A')'$（或非门输出），$Y=(A A')'$（与非门输出）。

这种方法简单，但是局限性大。因为大多数情况的输入变量都有两个以上同时改变状态，如果输入变量增多，更难从逻辑函数式上找出。

另一类方法即用实验的手段来检测尖峰脉冲，通过加到输入端的信号波形包括所有可能发生的情况。

### 9.3. 消除竞争-冒险的方法

#### 9.3.1. 接入滤波电容

因为一般的因为竞争-冒险产生的尖峰脉冲都很窄，通过引入滤波电容就能削弱至门电路的阈值以下。这种方法简单易行，缺点是增加了输出电压波形的上升和下降时间。

#### 9.3.2. 引入选通脉冲

为的高电平出现在电路到达稳定状态以后  , 所以  G u  ~  G ;  每个门的输出端都不会出现尖峰脉冲。但需注意  ,  这时  G u ~  G ;  正常的输出信号也将变成脉冲信号  , 而且它们的宽度与选通脉冲相同

#### 9.3.3. 