<!DOCTYPE html><html lang="en" ><head><meta http-equiv="Content-Type" content="text/html; charset=UTF-8"><meta name="theme-color" media="(prefers-color-scheme: light)" content="#f7f7f7"><meta name="theme-color" media="(prefers-color-scheme: dark)" content="#1b1b1e"><meta name="apple-mobile-web-app-capable" content="yes"><meta name="apple-mobile-web-app-status-bar-style" content="black-translucent"><meta name="viewport" content="width=device-width, user-scalable=no initial-scale=1, shrink-to-fit=no, viewport-fit=cover" ><meta name="generator" content="Jekyll v4.3.2" /><meta property="og:title" content="《内存一致性与缓存一致性》笔记（四）：宽松内存一致性模型（上）" /><meta property="og:locale" content="en" /><meta name="description" content="前两章我们讨论了两种内存一致性模型：SC和TSO，这两种模型的全局内存顺序通常都保留了每个线程的程序顺序。在这一章中，我们讨论更宽松的（更弱的）一致性模型，目的在于只保留程序员真正需要的顺序，通过允许更激进的优化（编译器或运行时）减少排序约束，进一步提升性能。缺点也很明显，需要显式地说明什么时候需要排序，并需要处理器提供相关机制，可能会影响可移植性。" /><meta property="og:description" content="前两章我们讨论了两种内存一致性模型：SC和TSO，这两种模型的全局内存顺序通常都保留了每个线程的程序顺序。在这一章中，我们讨论更宽松的（更弱的）一致性模型，目的在于只保留程序员真正需要的顺序，通过允许更激进的优化（编译器或运行时）减少排序约束，进一步提升性能。缺点也很明显，需要显式地说明什么时候需要排序，并需要处理器提供相关机制，可能会影响可移植性。" /><link rel="canonical" href="https://shili2017.github.io/posts/MCCC4/" /><meta property="og:url" content="https://shili2017.github.io/posts/MCCC4/" /><meta property="og:site_name" content="Li Shi" /><meta property="og:type" content="article" /><meta property="article:published_time" content="2022-06-13T15:07:00+00:00" /><meta name="twitter:card" content="summary" /><meta property="twitter:title" content="《内存一致性与缓存一致性》笔记（四）：宽松内存一致性模型（上）" /> <script type="application/ld+json"> {"@context":"https://schema.org","@type":"BlogPosting","dateModified":"2022-06-13T15:07:00+00:00","datePublished":"2022-06-13T15:07:00+00:00","description":"前两章我们讨论了两种内存一致性模型：SC和TSO，这两种模型的全局内存顺序通常都保留了每个线程的程序顺序。在这一章中，我们讨论更宽松的（更弱的）一致性模型，目的在于只保留程序员真正需要的顺序，通过允许更激进的优化（编译器或运行时）减少排序约束，进一步提升性能。缺点也很明显，需要显式地说明什么时候需要排序，并需要处理器提供相关机制，可能会影响可移植性。","headline":"《内存一致性与缓存一致性》笔记（四）：宽松内存一致性模型（上）","mainEntityOfPage":{"@type":"WebPage","@id":"https://shili2017.github.io/posts/MCCC4/"},"url":"https://shili2017.github.io/posts/MCCC4/"}</script><title>《内存一致性与缓存一致性》笔记（四）：宽松内存一致性模型（上） | Li Shi</title><link rel="apple-touch-icon" sizes="180x180" href="/assets/img/favicons/apple-touch-icon.png"><link rel="icon" type="image/png" sizes="32x32" href="/assets/img/favicons/favicon-32x32.png"><link rel="icon" type="image/png" sizes="16x16" href="/assets/img/favicons/favicon-16x16.png"><link rel="manifest" href="/assets/img/favicons/site.webmanifest"><link rel="shortcut icon" href="/assets/img/favicons/favicon.ico"><meta name="apple-mobile-web-app-title" content="Li Shi"><meta name="application-name" content="Li Shi"><meta name="msapplication-TileColor" content="#da532c"><meta name="msapplication-config" content="/assets/img/favicons/browserconfig.xml"><meta name="theme-color" content="#ffffff"><link rel="preconnect" href="https://fonts.googleapis.com" ><link rel="dns-prefetch" href="https://fonts.googleapis.com" ><link rel="preconnect" href="https://fonts.gstatic.com" crossorigin><link rel="dns-prefetch" href="https://fonts.gstatic.com" crossorigin><link rel="preconnect" href="https://fonts.googleapis.com" ><link rel="dns-prefetch" href="https://fonts.googleapis.com" ><link rel="preconnect" href="https://cdn.jsdelivr.net" ><link rel="dns-prefetch" href="https://cdn.jsdelivr.net" ><link rel="stylesheet" href="https://fonts.googleapis.com/css2?family=Lato&family=Source+Sans+Pro:wght@400;600;700;900&display=swap"><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/bootstrap@4/dist/css/bootstrap.min.css"><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/@fortawesome/fontawesome-free@5.11.2/css/all.min.css"><link rel="stylesheet" href="/assets/css/style.css"><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/tocbot@4.20.1/dist/tocbot.min.css"><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/magnific-popup@1/dist/magnific-popup.min.css"> <script src="https://cdn.jsdelivr.net/npm/jquery@3/dist/jquery.min.js"></script> <script type="text/javascript"> class ModeToggle { static get MODE_KEY() { return "mode"; } static get MODE_ATTR() { return "data-mode"; } static get DARK_MODE() { return "dark"; } static get LIGHT_MODE() { return "light"; } static get ID() { return "mode-toggle"; } constructor() { if (this.hasMode) { if (this.isDarkMode) { if (!this.isSysDarkPrefer) { this.setDark(); } } else { if (this.isSysDarkPrefer) { this.setLight(); } } } let self = this; /* always follow the system prefers */ this.sysDarkPrefers.addEventListener('change', () => { if (self.hasMode) { if (self.isDarkMode) { if (!self.isSysDarkPrefer) { self.setDark(); } } else { if (self.isSysDarkPrefer) { self.setLight(); } } self.clearMode(); } self.notify(); }); } /* constructor() */ get sysDarkPrefers() { return window.matchMedia("(prefers-color-scheme: dark)"); } get isSysDarkPrefer() { return this.sysDarkPrefers.matches; } get isDarkMode() { return this.mode === ModeToggle.DARK_MODE; } get isLightMode() { return this.mode === ModeToggle.LIGHT_MODE; } get hasMode() { return this.mode != null; } get mode() { return sessionStorage.getItem(ModeToggle.MODE_KEY); } /* get the current mode on screen */ get modeStatus() { if (this.isDarkMode || (!this.hasMode && this.isSysDarkPrefer)) { return ModeToggle.DARK_MODE; } else { return ModeToggle.LIGHT_MODE; } } setDark() { $('html').attr(ModeToggle.MODE_ATTR, ModeToggle.DARK_MODE); sessionStorage.setItem(ModeToggle.MODE_KEY, ModeToggle.DARK_MODE); } setLight() { $('html').attr(ModeToggle.MODE_ATTR, ModeToggle.LIGHT_MODE); sessionStorage.setItem(ModeToggle.MODE_KEY, ModeToggle.LIGHT_MODE); } clearMode() { $('html').removeAttr(ModeToggle.MODE_ATTR); sessionStorage.removeItem(ModeToggle.MODE_KEY); } /* Notify another plugins that the theme mode has changed */ notify() { window.postMessage({ direction: ModeToggle.ID, message: this.modeStatus }, "*"); } flipMode() { if (this.hasMode) { if (this.isSysDarkPrefer) { if (this.isLightMode) { this.clearMode(); } else { this.setLight(); } } else { if (this.isDarkMode) { this.clearMode(); } else { this.setDark(); } } } else { if (this.isSysDarkPrefer) { this.setLight(); } else { this.setDark(); } } this.notify(); } /* flipMode() */ } /* ModeToggle */ const modeToggle = new ModeToggle(); </script><body data-topbar-visible="true"><div id="sidebar" class="d-flex flex-column align-items-end"><div class="profile-wrapper text-center"><div id="avatar"> <a href="/" class="mx-auto"> <img src="/assets/img/avatar/avatar.png" alt="avatar" onerror="this.style.display='none'"> </a></div><div class="site-title"> <a href="/">Li Shi</a></div><div class="site-subtitle font-italic">Sleep every day</div></div><ul class="w-100"><li class="nav-item"> <a href="/" class="nav-link"> <i class="fa-fw fas fa-home ml-xl-3 mr-xl-3 unloaded"></i> <span>HOME</span> </a><li class="nav-item"> <a href="/categories/" class="nav-link"> <i class="fa-fw fas fa-stream ml-xl-3 mr-xl-3 unloaded"></i> <span>CATEGORIES</span> </a><li class="nav-item"> <a href="/tags/" class="nav-link"> <i class="fa-fw fas fa-tag ml-xl-3 mr-xl-3 unloaded"></i> <span>TAGS</span> </a><li class="nav-item"> <a href="/archives/" class="nav-link"> <i class="fa-fw fas fa-archive ml-xl-3 mr-xl-3 unloaded"></i> <span>ARCHIVES</span> </a><li class="nav-item"> <a href="/about/" class="nav-link"> <i class="fa-fw fas fa-info-circle ml-xl-3 mr-xl-3 unloaded"></i> <span>ABOUT</span> </a></ul><div class="sidebar-bottom mt-auto d-flex flex-wrap justify-content-center align-items-center"> <button class="mode-toggle btn" aria-label="Switch Mode"> <i class="fas fa-adjust"></i> </button> <span class="icon-border"></span> <a href="https://github.com/shili2017" aria-label="github" target="_blank" rel="noopener noreferrer"> <i class="fab fa-github"></i> </a> <a href="https://www.linkedin.com/in/lishi2022" aria-label="linkedin" target="_blank" rel="noopener noreferrer"> <i class="fab fa-linkedin"></i> </a> <a href="javascript:location.href = 'mailto:' + ['shili2048','gmail.com'].join('@')" aria-label="email" > <i class="fas fa-envelope"></i> </a> <a href="/feed.xml" aria-label="rss" > <i class="fas fa-rss"></i> </a></div></div><div id="topbar-wrapper"><div id="topbar" class="container d-flex align-items-center justify-content-between h-100 pl-3 pr-3 pl-md-4 pr-md-4"> <span id="breadcrumb"> <span> <a href="/"> Home </a> </span> <span>《内存一致性与缓存一致性》笔记（四）：宽松内存一致性模型（上）</span> </span> <i id="sidebar-trigger" class="fas fa-bars fa-fw"></i><div id="topbar-title"> Post</div><i id="search-trigger" class="fas fa-search fa-fw"></i> <span id="search-wrapper" class="align-items-center"> <i class="fas fa-search fa-fw"></i> <input class="form-control" id="search-input" type="search" aria-label="search" autocomplete="off" placeholder="Search..."> </span> <span id="search-cancel" >Cancel</span></div></div><div id="main-wrapper" class="d-flex justify-content-center"><div id="main" class="container pl-xl-4 pr-xl-4"><div class="row"><div id="core-wrapper" class="col-12 col-lg-11 col-xl-9 pr-xl-4"><div class="post pl-1 pr-1 pl-md-2 pr-md-2"><h1 data-toc-skip>《内存一致性与缓存一致性》笔记（四）：宽松内存一致性模型（上）</h1><div class="post-meta text-muted"> <span> Posted <em class="" data-ts="1655132820" data-df="ll" data-toggle="tooltip" data-placement="bottom"> Jun 13, 2022 </em> </span><div class="d-flex justify-content-between"> <span> By <em> <a href="https://github.com/shili2017">Li Shi</a> </em> </span><div> <span class="readtime" data-toggle="tooltip" data-placement="bottom" title="4003 words"> <em>22 min</em> read</span></div></div></div><div class="post-content"><p>前两章我们讨论了两种内存一致性模型：SC和TSO，这两种模型的全局内存顺序通常都保留了每个线程的程序顺序。在这一章中，我们讨论更宽松的（更弱的）一致性模型，目的在于只保留程序员真正需要的顺序，通过允许更激进的优化（编译器或运行时）减少排序约束，进一步提升性能。缺点也很明显，需要显式地说明什么时候需要排序，并需要处理器提供相关机制，可能会影响可移植性。</p><h2 id="动机"><span class="mr-2">动机</span><a href="#动机" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h2><h3 id="对内存指令进行重排的机会"><span class="mr-2">对内存指令进行重排的机会</span><a href="#对内存指令进行重排的机会" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h3><p><a href="/assets/img/Book/MCCC/4-1.png" class="popup img-link "><img data-src="/assets/img/Book/MCCC/4-1.png" alt="4-1" class="lazyload" data-proofer-ignore></a> <em>什么样的顺序可以保证r2和r3始终得到NEW的值？</em></p><p>我们期望r2和r3总是得到NEW的值，因而需要如下顺序：</p><ul><li><p><code class="language-plaintext highlighter-rouge">S1 -&gt; S3 -&gt; L1 loads SET -&gt; L2</code></p><li><p><code class="language-plaintext highlighter-rouge">S2 -&gt; S3 -&gt; L1 loads SET -&gt; L3</code></p></ul><p>除了以上顺序之外，SC和TSO还会额外保证S1和S2以及L2和L3的顺序。</p><p><a href="/assets/img/Book/MCCC/4-2.png" class="popup img-link "><img data-src="/assets/img/Book/MCCC/4-2.png" alt="4-2" class="lazyload" data-proofer-ignore></a> <em>什么样的顺序可以保证CS1到2的顺利过渡？</em></p><p>上图描述了一个更普遍的情况，即两个critical section（以下简称CS）使用同一个锁进行交接，其正确性由以下顺序进行保证：</p><ul><li><code class="language-plaintext highlighter-rouge">All L1i, All S1j -&gt; R1 -&gt; A2 -&gt; All L2i, All S2j</code></ul><p>注意正确性并不取决于CS内的load和store的顺序（除非load和store的地址相同）。在这种情况下，或许可以通过放松load和store之间的顺序来获取更高的性能。</p><h3 id="利用重排的机会"><span class="mr-2">利用重排的机会</span><a href="#利用重排的机会" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h3><p>我们现在假设有一个宽松的内存模型，我们可以对任何内存操作进行重排，并由FENCE指令进行必要的排序。这种模型需要程序员手动推理哪些操作需要排序，但也可以进行很多优化以提高性能，我们现在讨论一些常见的优化方法。</p><h4 id="不基于fifo的合并式write-buffer"><span class="mr-2">不基于FIFO的合并式Write Buffer</span><a href="#不基于fifo的合并式write-buffer" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h4><p>在TSO中我们要求write buffer必须是基于FIFO的，但一个更优化的设计是使用不基于FIFO的write buffer，且允许同一地址或相邻地址的多个store请求合并为一个store。</p><h4 id="对乱序内核的支持更简单"><span class="mr-2">对乱序内核的支持更简单</span><a href="#对乱序内核的支持更简单" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h4><p>在强一致性模型的系统中，一个内核可能在指令提交之前推测性地执行不按程序顺序的load，如MIPS R10000，但这样需要额外的检查流程，如MIPS R10000通过比较evict的缓存块的地址和内核已经推测性load但还未提交的地址来进行检查。相比之下，在宽松一致性模型中，内核可以不按程序顺序进行load，且不需要额外的检查。</p><h4 id="耦合的内存一致性与缓存一致性"><span class="mr-2">耦合的内存一致性与缓存一致性</span><a href="#耦合的内存一致性与缓存一致性" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h4><p>我们之前提倡将两个概念解耦，降低理解的复杂性，但宽松一致性模型通过“打开缓存一致性的黑盒”来提供更好的性能。例如，我们可以允许多处理器中一部分内核从之前的store请求中load新的值，另一部分仍然可以load旧的值。这种情况在现实中是有可能发生的，如一个内核上运行两个线程，共享一个write buffer，或者两个内核共享同一个L1 data cache。</p><h2 id="宽松内存模型xc"><span class="mr-2">宽松内存模型：XC</span><a href="#宽松内存模型xc" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h2><p>我们虚构了一个宽松一致性模型，称为XC。XC假设存在一个全局的内存顺序。</p><h3 id="xc模型的基本概念"><span class="mr-2">XC模型的基本概念</span><a href="#xc模型的基本概念" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h3><p>XC提供了一个FENCE指令，在没有FENCE指令的情况下，load和store都可以是乱序的。FENCE指令不指定地址，同一个核的FENCE指令之间严格顺序，但FENCE不影响其他内核的内存指令顺序。现实中的FENCE可能会附带有更多的属性，例如可以保证所有内存顺序，但是除了FENCE之前的store与之后的load。</p><p>XC内存顺序保证了以下程序顺序：</p><ul><li><p><code class="language-plaintext highlighter-rouge">Load -&gt; FENCE</code></p><li><p><code class="language-plaintext highlighter-rouge">Store -&gt; FENCE</code></p><li><p><code class="language-plaintext highlighter-rouge">FENCE -&gt; FENCD</code></p><li><p><code class="language-plaintext highlighter-rouge">FENCE -&gt; Load</code></p><li><p><code class="language-plaintext highlighter-rouge">FENCE -&gt; Store</code></p></ul><p>XC仅对同一地址的两个内存访问请求维护TSO规则：</p><ul><li><p><code class="language-plaintext highlighter-rouge">Load -&gt; Load to same address</code></p><li><p><code class="language-plaintext highlighter-rouge">Load -&gt; Store to same address</code></p><li><p><code class="language-plaintext highlighter-rouge">Store -&gt; Store to same address</code></p></ul><p>对同一地址的顺序约束还是有必要的，比如<code class="language-plaintext highlighter-rouge">Store -&gt; Store</code>规则可以避免出现先执行<code class="language-plaintext highlighter-rouge">A=1</code>再执行<code class="language-plaintext highlighter-rouge">A=2</code>但结果是<code class="language-plaintext highlighter-rouge">A=1</code>的情况，或者<code class="language-plaintext highlighter-rouge">Load -&gt; Load</code>规则可以避免出现一开始<code class="language-plaintext highlighter-rouge">A=0</code>且有一个处理器写入<code class="language-plaintext highlighter-rouge">A=1</code>时，另一个处理器上第一次<code class="language-plaintext highlighter-rouge">load A</code>结果为1但是第二次<code class="language-plaintext highlighter-rouge">load A</code>结果为0的情况。</p><p>XC保证了load立即看到自己的store请求，类似TSO的write buffer bypassing，这样保证了单线程的顺序性。</p><h3 id="xc模型中使用fence的例子"><span class="mr-2">XC模型中使用FENCE的例子</span><a href="#xc模型中使用fence的例子" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h3><p><a href="/assets/img/Book/MCCC/4-3.png" class="popup img-link "><img data-src="/assets/img/Book/MCCC/4-3.png" alt="4-3" class="lazyload" data-proofer-ignore></a> <em>在XC中使用FENCE</em></p><p><a href="/assets/img/Book/MCCC/4-4.png" class="popup img-link "><img data-src="/assets/img/Book/MCCC/4-4.png" alt="4-4" class="lazyload" data-proofer-ignore></a> <em>在XC中通过FENCE来实现CS之间的过渡</em></p><h3 id="xc的形式化描述"><span class="mr-2">XC的形式化描述</span><a href="#xc的形式化描述" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h3><p>XC的执行需要如下要求：</p><ol><li><p>所有内核都按如下规则将load、store和FENCE插入内存顺序<code class="language-plaintext highlighter-rouge">&lt;m</code>：</p><ul><li><p>若<code class="language-plaintext highlighter-rouge">L(a) &lt;p FENCE</code>，则<code class="language-plaintext highlighter-rouge">L(a) &lt;m FENCE</code></p><li><p>若<code class="language-plaintext highlighter-rouge">S(a) &lt;p FENCE</code>，则<code class="language-plaintext highlighter-rouge">S(a) &lt;m FENCE</code></p><li><p>若<code class="language-plaintext highlighter-rouge">FENCE &lt;p FENCE</code>，则<code class="language-plaintext highlighter-rouge">FENCE &lt;m FENCE</code></p><li><p>若<code class="language-plaintext highlighter-rouge">FENCE &lt;p L(a)</code>，则<code class="language-plaintext highlighter-rouge">FENCE &lt;m L(a)</code></p><li><p>若<code class="language-plaintext highlighter-rouge">FENCE &lt;p S(a)</code>，则<code class="language-plaintext highlighter-rouge">FENCE &lt;m S(a)</code></p></ul><li><p>所有内核都将相同地址的load和store请求按如下顺序插入内存顺序<code class="language-plaintext highlighter-rouge">&lt;m</code>：</p><ul><li><p>若<code class="language-plaintext highlighter-rouge">L(a) &lt;p L'(a)</code>，则<code class="language-plaintext highlighter-rouge">L(a) &lt;m L'(a)</code></p><li><p>若<code class="language-plaintext highlighter-rouge">L(a) &lt;p S(a)</code>，则<code class="language-plaintext highlighter-rouge">L(a) &lt;m S(a)</code></p><li><p>若<code class="language-plaintext highlighter-rouge">SL(a) &lt;p S'(a)</code>，则<code class="language-plaintext highlighter-rouge">S(a) &lt;m S'(a)</code></p></ul><li><p>每一次load都从之前最后一次相同地址的store中获取值：</p><ul><li><code class="language-plaintext highlighter-rouge">L(a)</code>的值为<code class="language-plaintext highlighter-rouge">MAX_&lt;m {S(a) | S(a) &lt;m L(a) or S(a) &lt;p L(a)}</code></ul></ol><p><a href="/assets/img/Book/MCCC/4-5.png" class="popup img-link "><img data-src="/assets/img/Book/MCCC/4-5.png" alt="4-5" class="lazyload" data-proofer-ignore></a> <em>XC顺序规则（X表示强制顺序，B表示访问同一地址需要bypassing，A表示只有访问同一地址才需要保证顺序）</em></p><h3 id="xc如何保证程序正确执行"><span class="mr-2">XC如何保证程序正确执行</span><a href="#xc如何保证程序正确执行" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h3><p><a href="/assets/img/Book/MCCC/4-6.png" class="popup img-link "><img data-src="/assets/img/Book/MCCC/4-6.png" alt="4-6" class="lazyload" data-proofer-ignore></a> <em>第一个例子中两种等价的执行方式</em></p><p><a href="/assets/img/Book/MCCC/4-7.png" class="popup img-link "><img data-src="/assets/img/Book/MCCC/4-7.png" alt="4-7" class="lazyload" data-proofer-ignore></a> <em>第二个例子中两种等价的执行方式</em></p><h2 id="实现xc"><span class="mr-2">实现XC</span><a href="#实现xc" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h2><p>我们采用了和SC或TSO类似的方法，也就是把内存访问请求的顺序与缓存一致性分开。在TSO中，每个内核都被一个基于FIFO的write buffer与共享内存分开，而对XC来说，这个write buffer由更一般的重排单元分开。</p><p><a href="/assets/img/Book/MCCC/4-8.png" class="popup img-link "><img data-src="/assets/img/Book/MCCC/4-8.png" alt="4-8" class="lazyload" data-proofer-ignore></a> <em>两种XC的实现</em></p><p>具体的细节和SC或TSO类似，就不详细展开了。那么，从TSO到XC这样的模型会带来多大的性能提升呢？这取决于具体的微架构实现，如之前讨论过的不基于FIFO的合并式write buffer或其他优化方法等。</p><h3 id="实现原子指令"><span class="mr-2">实现原子指令</span><a href="#实现原子指令" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h3><p>有几种可行的方式来实现原子RMW指令，RMW的实现也取决于系统如何实现XC。在本节中，我们假设XC系统由乱序内核组成，每个内核通过一个不基于FIFO的合并式write buffer与内存系统相连。</p><p>一个简单可行的解决方案是借用我们在TSO中讨论过的实现方式，在执行一个原子指令之前，清空write buffer，然后获得缓存块的读写权限（如M状态），然后进行load和store。但这种方案过于保守，牺牲了一部分性能。我们事实上不需要清空write buffer，因为XC允许RMW的load和store可以直接bypass之前的store。</p><p><a href="/assets/img/Book/MCCC/4-9.png" class="popup img-link "><img data-src="/assets/img/Book/MCCC/4-9.png" alt="4-9" class="lazyload" data-proofer-ignore></a> <em>TSO与XC实现同步的区别</em></p><p>上图描述了TSO和XC实现CS的区别，在XC中，获取锁之后与释放锁之前都需要插入FENCE。</p><h3 id="实现fence"><span class="mr-2">实现FENCE</span><a href="#实现fence" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h3><p>有三种基本的实现方法：</p><ol><li><p>实现SC，并将FENCE视为no-ops。</p><li><p>等待FENCE之前的所有内存操作完成，然后开始FENCE之后的内存操作。</p><li><p>在前一种方法基础上实现更激进的优化，在保证顺序的前提下执行更多指令。</p></ol><h2 id="无数据竞争程序的顺序一致性sc-for-drf"><span class="mr-2">无数据竞争程序的顺序一致性（SC for DRF）</span><a href="#无数据竞争程序的顺序一致性sc-for-drf" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h2><p>程序员希望既可以用简单的SC模型进行推理，又可以获得宽松模型的高性能。对于无数据竞争（data-race-free, DRF）程序而言，可以同时实现这两个目标。数据竞争的概念是，当两个线程访问同一个内存位置，且至少有一个访问是store，且中间没有同步操作。在SC for DRF中，程序员需要通过编写正确的同步指令来确保程序在SC下是DRF的，同时在架构的实现中，将同步指令映射到宽松一致性模型中的FENCE和RMW指令，实现类似SC的执行效果。XC和大多数商用的宽松内存模型都有必要的FENCE指令和RMW指令来保证SC的效果。</p><p><a href="/assets/img/Book/MCCC/4-10.png" class="popup img-link "><img data-src="/assets/img/Book/MCCC/4-10.png" alt="4-10" class="lazyload" data-proofer-ignore></a> <em>数据竞争的例子</em></p><p>从上面的例子中我们可以看出，插入必要的FENCE之后，XC的结果与SC的结果是完全一样的。我们通过这个例子进一步讨论SC for DRF。</p><ul><li><p>如果存在数据竞争，那么就会暴露XC对load和store的重排。</p><li><p>如果不存在数据竞争，那么XC和SC执行结果没有区别。</p></ul><p>如果需要更深入理解SC for DRF，需要以下一些定义。</p><ul><li><p>一些内存操作标记为“同步”，包括锁的获取和释放，其余的内存操作标记为“数据”。</p><li><p>如果两个数据操作Di和Dj来自不同的内核或不同的线程，且访问相同的内存位置，并且至少有一个是store，那么这两个数据操作发生冲突。</p><li><p>如果两个同步操作Si和Sj来自不同的内核或不同的线程，且访问相同的内存位置（如相同的锁)，并且至少有一个同步操作是store（例如，自旋锁的获取和释放会发生冲突，而读写锁上的两个读操作不会发生冲突)，那么这两个同步操作发生冲突。</p><li><p>两个同步操作Si和Sj在以下两种情况发生过渡冲突：</p><ul><li><p>Si和Sj发生冲突，或</p><li><p>Si与某个同步操作Sk发生冲突，且<code class="language-plaintext highlighter-rouge">Sk &lt;p Sk'</code>（即Sk在内核K的程序顺序中在Sk’之前)，且Sk’与Sj发生冲突。</p></ul><li><p>两个数据操作Di和Dj发生数据竞争的条件是：</p><ul><li><p>Di和Dj发生冲突，且</p><li><p>在全局内存顺序中，Di和Dj之间没有过渡冲突的一对由i和j发出的同步指令（也就是说，一对冲突的数据操作<code class="language-plaintext highlighter-rouge">Di &lt;m Dj</code>不属于数据竞争，当且仅当存在一对相互冲突的同步操作Si和Sj，使得<code class="language-plaintext highlighter-rouge">Di &lt;m Si &lt;m Sj &lt;m Dj</code>）。</p></ul><li><p>如果没有数据操作的竞争，我们就称SC执行是无数据竞争的（DRF）。</p><li><p>如果一个程序的所有SC执行都是DRF的，那么这个程序是DRF的。</p><li><p>如果所有DRF程序的执行都是SC的执行，那么这个内存模型就支持SC for DRF，这种支持通常需要特别的同步操作。</p></ul><p>可以证明XC支持SC for DRF。为DRF程序支持SC可以让程序员直白地使用SC来进行推理，无需记住复杂的规则，同时也可以获得性能的提升，但问题在于要保证DRF程序的高性能（也就是不要把太多的操作标记为同步）也可能很困难。</p><p><a href="/assets/img/Book/MCCC/4-11.png" class="popup img-link "><img data-src="/assets/img/Book/MCCC/4-11.png" alt="4-11" class="lazyload" data-proofer-ignore></a> <em>插入FENCE的最优位置是不确定的</em></p><p>如上图所示，很难准确描述哪些内存操作可能发生数据竞争，因而必须保守地标记同步操作，插入FENCE。在极端情况中我们可能需要在所有内存操作之间插入FENCE以保证SC。同时，程序可能会因为bug而违反DRF，发生数据竞争，且在此之后可能不再遵守SC。</p><p>综上所述，程序员可以使用两种选择来推理他们的程序：</p><ul><li><p>直接使用XC的原始规则</p><li><p>插入充足的同步指令以确保没有数据竞争，然后用相对简单的SC来进行推理</p></ul><p>学过计算机体系结构或者操作系统课程的同学会知道，后者的应用更普遍。</p><h2 id="一些宽松内存模型的概念"><span class="mr-2">一些宽松内存模型的概念</span><a href="#一些宽松内存模型的概念" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h2><h3 id="释放一致性release-consistency"><span class="mr-2">释放一致性（Release Consistency）</span><a href="#释放一致性release-consistency" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h3><p>释放一致性的关键观点是，用FENCE包围所有的同步操作是多余的，对“获取锁”的同步只需要后面的FENCE，对“释放锁”的同步只需要前面的FENCE。我们回顾之前的一个例子来更清晰地说明这个概念，如下图所示。</p><p><a href="/assets/img/Book/MCCC/4-4.png" class="popup img-link "><img data-src="/assets/img/Book/MCCC/4-4.png" alt="4-4" class="lazyload" data-proofer-ignore></a> <em>回顾之前的例子：在XC中通过FENCE来实现CS之间的过渡</em></p><p>上图中，F11、F14、F21和F24可以省略。以C1的释放锁为例，F13不能省略，但F14可以，因为C1后续的内存操作在释放锁之前执行也是没有问题的。XC不允许有内存指令绕过FENCE，但RC允许这样的提前执行。事实上，RC提供了类似于FENCE的ACQUIRE和RELEASE指令，但只在一个方向上对内存访问进行排序，不同于在往前和王后两个方向进行排序的FENCE。更一般地来说，RC只要求：</p><ul><li><p><code class="language-plaintext highlighter-rouge">ACQUIRE -&gt; Load, Store</code>（但没有<code class="language-plaintext highlighter-rouge">Load, Store -&gt; ACQUIRE</code>）</p><li><p><code class="language-plaintext highlighter-rouge">Load, Store -&gt; RELEASE</code>（但没有<code class="language-plaintext highlighter-rouge">RELEASE -&gt; Load, Store</code>）</p></ul><p>以及ACQUIRE和RELEASE之间的SC顺序：</p><ul><li><p><code class="language-plaintext highlighter-rouge">ACQUIRE -&gt; ACQUIRE</code></p><li><p><code class="language-plaintext highlighter-rouge">ACQUIRE -&gt; RELEASE</code></p><li><p><code class="language-plaintext highlighter-rouge">RELEASE -&gt; ACQUIRE</code></p><li><p><code class="language-plaintext highlighter-rouge">RELEASE -&gt; RELEASE</code></p></ul><h3 id="因果性和写入原子性"><span class="mr-2">因果性和写入原子性</span><a href="#因果性和写入原子性" class="anchor text-muted"><i class="fas fa-hashtag"></i></a></h3><p><a href="/assets/img/Book/MCCC/4-12.png" class="popup img-link "><img data-src="/assets/img/Book/MCCC/4-12.png" alt="4-12" class="lazyload" data-proofer-ignore></a> <em>因果性：如果我看观测到了store并通知了你，你是否也一定会观测到store？</em></p><p>上图说明了因果性的一个例子。如果C3能保证观察到S1的完成，那么因果关系就成立，反之则不成立。</p><p>写入原子性则要求一个内核的store在逻辑上被所有其他内核观测到。根据定义，XC符合写原子性，因为内存顺序规定了一个逻辑上的原子的点，在这一点上，store请求生效，在此之前，没有其他内核可以看到store请求，在此之后，所有其他内核都可以看到store之后的值。不过需要注意的是，写入原子性允许发出store请求的内核提前看到自己的store请求。</p><p><a href="/assets/img/Book/MCCC/4-13.png" class="popup img-link "><img data-src="/assets/img/Book/MCCC/4-13.png" alt="4-13" class="lazyload" data-proofer-ignore></a> <em>IRIW的例子：store是否</em></p><p>写入原子性的一个必要不充分条件是可以正确处理独立读独立写（Independent Read Independent Write, IRIW），如上图所示。假设C3的L1观测到S1，C4的L3观测到S2，是否有可能L2的结果和L4的结果同时为0？在这种情况下，S1和S2不仅是重新排序，而是违反了写入原子性。不过，正确处理IRIW并不能推导出写入原子性。</p><p>写入原子性可以推出因果性，但因果性并不能推出写入原子性。后者的反例是，假设C1和C3两个线程共享一个write buffer，C2和C4两个线程共享一个write buffer，L1为NEW而L2可能为0，且L3为NEW而L4可能为0。</p></div><div class="post-tail-wrapper text-muted"><div class="post-meta mb-3"> <i class="far fa-folder-open fa-fw mr-1"></i> <a href='/categories/%E8%AF%BB%E4%B9%A6%E7%AC%94%E8%AE%B0/'>读书笔记</a>, <a href='/categories/%E5%86%85%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7%E4%B8%8E%E7%BC%93%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7/'>内存一致性与缓存一致性</a></div><div class="post-tail-bottom d-flex justify-content-between align-items-center mt-3 pt-5 pb-2"><div class="license-wrapper"> This post is licensed under <a href="https://creativecommons.org/licenses/by/4.0/"> CC BY 4.0 </a> by the author.</div><div class="share-wrapper"> <span class="share-label text-muted mr-1">Share</span> <span class="share-icons"> <a href="https://twitter.com/intent/tweet?text=%E3%80%8A%E5%86%85%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7%E4%B8%8E%E7%BC%93%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7%E3%80%8B%E7%AC%94%E8%AE%B0%EF%BC%88%E5%9B%9B%EF%BC%89%EF%BC%9A%E5%AE%BD%E6%9D%BE%E5%86%85%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7%E6%A8%A1%E5%9E%8B%EF%BC%88%E4%B8%8A%EF%BC%89%20-%20Li%20Shi&url=https%3A%2F%2Fshili2017.github.io%2Fposts%2FMCCC4%2F" data-toggle="tooltip" data-placement="top" title="Twitter" target="_blank" rel="noopener" aria-label="Twitter"> <i class="fa-fw fab fa-twitter"></i> </a> <a href="https://www.facebook.com/sharer/sharer.php?title=%E3%80%8A%E5%86%85%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7%E4%B8%8E%E7%BC%93%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7%E3%80%8B%E7%AC%94%E8%AE%B0%EF%BC%88%E5%9B%9B%EF%BC%89%EF%BC%9A%E5%AE%BD%E6%9D%BE%E5%86%85%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7%E6%A8%A1%E5%9E%8B%EF%BC%88%E4%B8%8A%EF%BC%89%20-%20Li%20Shi&u=https%3A%2F%2Fshili2017.github.io%2Fposts%2FMCCC4%2F" data-toggle="tooltip" data-placement="top" title="Facebook" target="_blank" rel="noopener" aria-label="Facebook"> <i class="fa-fw fab fa-facebook-square"></i> </a> <a href="https://t.me/share/url?url=https%3A%2F%2Fshili2017.github.io%2Fposts%2FMCCC4%2F&text=%E3%80%8A%E5%86%85%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7%E4%B8%8E%E7%BC%93%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7%E3%80%8B%E7%AC%94%E8%AE%B0%EF%BC%88%E5%9B%9B%EF%BC%89%EF%BC%9A%E5%AE%BD%E6%9D%BE%E5%86%85%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7%E6%A8%A1%E5%9E%8B%EF%BC%88%E4%B8%8A%EF%BC%89%20-%20Li%20Shi" data-toggle="tooltip" data-placement="top" title="Telegram" target="_blank" rel="noopener" aria-label="Telegram"> <i class="fa-fw fab fa-telegram"></i> </a> <a href="https://www.linkedin.com/sharing/share-offsite/?url=https%3A%2F%2Fshili2017.github.io%2Fposts%2FMCCC4%2F" data-toggle="tooltip" data-placement="top" title="Linkedin" target="_blank" rel="noopener" aria-label="Linkedin"> <i class="fa-fw fab fa-linkedin"></i> </a> <a href="http://service.weibo.com/share/share.php?title=%E3%80%8A%E5%86%85%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7%E4%B8%8E%E7%BC%93%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7%E3%80%8B%E7%AC%94%E8%AE%B0%EF%BC%88%E5%9B%9B%EF%BC%89%EF%BC%9A%E5%AE%BD%E6%9D%BE%E5%86%85%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7%E6%A8%A1%E5%9E%8B%EF%BC%88%E4%B8%8A%EF%BC%89%20-%20Li%20Shi&url=https%3A%2F%2Fshili2017.github.io%2Fposts%2FMCCC4%2F" data-toggle="tooltip" data-placement="top" title="Weibo" target="_blank" rel="noopener" aria-label="Weibo"> <i class="fa-fw fab fa-weibo"></i> </a> <i id="copy-link" class="fa-fw fas fa-link small" data-toggle="tooltip" data-placement="top" title="Copy link" data-title-succeed="Link copied successfully!"> </i> </span></div></div></div></div></div><div id="panel-wrapper" class="col-xl-3 pl-2 text-muted"><div class="access"><div id="access-lastmod" class="post"><div class="panel-heading">Recently Updated</div><ul class="post-content pl-0 pb-1 ml-1 mt-2"><li><a href="/posts/BOOKS/">2023年读书记录</a><li><a href="/posts/NOC5/">《片上网络》笔记（五）：流量控制</a><li><a href="/posts/MCCC9/">《内存一致性与缓存一致性》笔记（九）：异构系统的内存一致性与缓存一致性</a><li><a href="/posts/RL4/">CMU 18-643可重构计算笔记-4：类C语言硬件综合的挑战</a><li><a href="/posts/RL1/">CMU 18-643可重构计算笔记-1：FPGA的三个时代</a></ul></div></div><div id="toc-wrapper" class="pl-0 pr-4 mb-5"><div class="panel-heading pl-3 pt-2 mb-2">Contents</div><nav id="toc"></nav></div><script src="https://cdn.jsdelivr.net/npm/tocbot@4.20.1/dist/tocbot.min.js"></script></div></div><div class="row"><div id="tail-wrapper" class="col-12 col-lg-11 col-xl-9 pl-3 pr-3 pr-xl-4 mt-5"><div id="related-posts" class="mb-2 mb-sm-4"><h3 class="pt-2 mb-4 ml-1" data-toc-skip>Further Reading</h3><div class="card-deck mb-4"><div class="card"> <a href="/posts/MCCC1/"><div class="card-body"> <em class="small" data-ts="1653753600" data-df="ll" > May 28, 2022 </em><h3 class="pt-0 mt-1 mb-3" data-toc-skip>《内存一致性与缓存一致性》笔记（一）：基础</h3><div class="text-muted small"><p> 《内存一致性与缓存一致性（第二版）》一书（英文名为A Primer on Memory Consistency and Cache Coherence）隶属于Synthesis Lectures on Computer Architecture系列，面向于学习过基础的计算机体系结构但是想进一步深入了解内存一致性与缓存一致性的读者。 内存一致性与缓存一致性（CMU 18-447 Sprin...</p></div></div></a></div><div class="card"> <a href="/posts/MCCC2/"><div class="card-body"> <em class="small" data-ts="1653852180" data-df="ll" > May 29, 2022 </em><h3 class="pt-0 mt-1 mb-3" data-toc-skip>《内存一致性与缓存一致性》笔记（二）：顺序一致性</h3><div class="text-muted small"><p> 共享内存行为的问题 访问共享内存时的问题 上面的例子很直观地说明了共享内存访问行为的问题，C1有可能先执行S2然后再执行S1。从硬件的视角来看，处理器有以下三种方式对内存访问进行重新排序： Store-store重排：也就是上面的例子中出现的情况。 Load-load重排：这种重排似乎是安全的，但其实在上面的例子中，重排C2的load顺序和重排C1...</p></div></div></a></div><div class="card"> <a href="/posts/MCCC3/"><div class="card-body"> <em class="small" data-ts="1654484580" data-df="ll" > Jun 6, 2022 </em><h3 class="pt-0 mt-1 mb-3" data-toc-skip>《内存一致性与缓存一致性》笔记（三）：TSO与x86内存模型</h3><div class="text-muted small"><p> TSO（Total Store Ordering）是一个被广泛使用的内存模型，在SPARC中首次提出，并在x86架构中使用，RISC-V也提供了TSO扩展，即RVTSO。 为什么需要TSO/X86 长期以来，处理器内核使用write buffer来保存已提交的store指令，直到内存系统可以处理这些store请求。当store指令提交时，store请求进入write buffer，而当需...</p></div></div></a></div></div></div><div class="post-navigation d-flex justify-content-between"> <a href="/posts/CONNECT6/" class="btn btn-outline-primary" prompt="Older"><p>CONNECT Note (6) - Serializer & Deserializer</p></a> <a href="/posts/MCCC5/" class="btn btn-outline-primary" prompt="Newer"><p>《内存一致性与缓存一致性》笔记（五）：宽松内存一致性模型（下）</p></a></div></div></div></div><div id="search-result-wrapper" class="d-flex justify-content-center unloaded"><div class="col-12 col-sm-11 post-content"><div id="search-hints"></div><div id="search-results" class="d-flex flex-wrap justify-content-center text-muted mt-3"></div></div></div></div><footer><div class="container pl-lg-4 pr-lg-4"><div class="d-flex justify-content-between align-items-center text-muted ml-md-3 mr-md-3"><div class="footer-left"><p class="mb-0"> © 2023 <a href="https://github.com/shili2017">Li Shi</a>. <span data-toggle="tooltip" data-placement="top" title="Except where otherwise noted, the blog posts on this site are licensed under the Creative Commons Attribution 4.0 International (CC BY 4.0) License by the author.">Some rights reserved.</span></p></div><div class="footer-right"><p class="mb-0">Powered by <a href="https://jekyllrb.com" target="_blank" rel="noopener">Jekyll</a> with <a href="https://github.com/cotes2020/jekyll-theme-chirpy" target="_blank" rel="noopener">Chirpy</a> theme.</p></div></div></div></footer><div id="mask"></div><a id="back-to-top" href="#" aria-label="back-to-top" class="btn btn-lg btn-box-shadow" role="button"> <i class="fas fa-angle-up"></i> </a> <script src="https://cdn.jsdelivr.net/npm/simple-jekyll-search@1.10.0/dest/simple-jekyll-search.min.js"></script> <script> SimpleJekyllSearch({ searchInput: document.getElementById('search-input'), resultsContainer: document.getElementById('search-results'), json: '/assets/js/data/search.json', searchResultTemplate: '<div class="pl-1 pr-1 pl-sm-2 pr-sm-2 pl-lg-4 pr-lg-4 pl-xl-0 pr-xl-0"> <a href="{url}">{title}</a><div class="post-meta d-flex flex-column flex-sm-row text-muted mt-1 mb-1"> {categories} {tags}</div><p>{snippet}</p></div>', noResultsText: '<p class="mt-5">Oops! No result founds.</p>', templateMiddleware: function(prop, value, template) { if (prop === 'categories') { if (value === '') { return `${value}`; } else { return `<div class="mr-sm-4"><i class="far fa-folder fa-fw"></i>${value}</div>`; } } if (prop === 'tags') { if (value === '') { return `${value}`; } else { return `<div><i class="fa fa-tag fa-fw"></i>${value}</div>`; } } } }); </script> <script src="https://cdn.jsdelivr.net/combine/npm/magnific-popup@1/dist/jquery.magnific-popup.min.js,npm/lazysizes@5.3.2/lazysizes.min.js,npm/clipboard@2/dist/clipboard.min.js"></script> <script src="https://cdn.jsdelivr.net/combine/npm/dayjs@1/dayjs.min.js,npm/dayjs@1/locale/en.min.js,npm/dayjs@1/plugin/relativeTime.min.js,npm/dayjs@1/plugin/localizedFormat.min.js"></script> <script defer src="/assets/js/dist/post.min.js"></script> <script src="https://cdn.jsdelivr.net/npm/bootstrap@4/dist/js/bootstrap.bundle.min.js"></script> <script defer src="/unregister.js"></script>
