Fitter report for Top
Wed Nov 20 10:38:42 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_f7h1:auto_generated|ALTSYNCRAM
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 20 10:38:42 2024       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; Top                                         ;
; Top-level Entity Name              ; ViCAT_LSC_ML_Proj                           ;
; Family                             ; Cyclone 10 LP                               ;
; Device                             ; 10CL025YU256I7G                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,094 / 24,624 ( 13 % )                     ;
;     Total combinational functions  ; 2,753 / 24,624 ( 11 % )                     ;
;     Dedicated logic registers      ; 1,837 / 24,624 ( 7 % )                      ;
; Total registers                    ; 1837                                        ;
; Total pins                         ; 3 / 151 ( 2 % )                             ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 94,528 / 608,256 ( 16 % )                   ;
; Embedded Multiplier 9-bit elements ; 6 / 132 ( 5 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10CL025YU256I7G                       ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.8%      ;
;     Processor 3            ;   5.8%      ;
;     Processor 4            ;   5.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_bht_module:EtherCAT_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_27d1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_bht_module:EtherCAT_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_27d1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4930 ) ; 0.00 % ( 0 / 4930 )        ; 0.00 % ( 0 / 4930 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4930 ) ; 0.00 % ( 0 / 4930 )        ; 0.00 % ( 0 / 4930 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4491 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 233 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/guan-ming.dennis-won/Documents/Code/Workspace/Cyclone_10_LP/SPI/output_files/Top.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 3,094 / 24,624 ( 13 % )    ;
;     -- Combinational with no register       ; 1257                       ;
;     -- Register only                        ; 341                        ;
;     -- Combinational with a register        ; 1496                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1520                       ;
;     -- 3 input functions                    ; 788                        ;
;     -- <=2 input functions                  ; 445                        ;
;     -- Register only                        ; 341                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2604                       ;
;     -- arithmetic mode                      ; 149                        ;
;                                             ;                            ;
; Total registers*                            ; 1,837 / 25,304 ( 7 % )     ;
;     -- Dedicated logic registers            ; 1,837 / 24,624 ( 7 % )     ;
;     -- I/O registers                        ; 0 / 680 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 246 / 1,539 ( 16 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 3 / 151 ( 2 % )            ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 17 / 66 ( 26 % )           ;
; Total block memory bits                     ; 94,528 / 608,256 ( 16 % )  ;
; Total block memory implementation bits      ; 156,672 / 608,256 ( 26 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 132 ( 5 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global signals                              ; 6                          ;
;     -- Global clocks                        ; 6 / 20 ( 30 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 6.1% / 6.0% / 6.3%         ;
; Peak interconnect usage (total/H/V)         ; 28.2% / 27.4% / 29.4%      ;
; Maximum fan-out                             ; 1661                       ;
; Highest non-global fan-out                  ; 753                        ;
; Total fan-out                               ; 17026                      ;
; Average fan-out                             ; 3.48                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                          ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                       ;                                ;
; Total logic elements                        ; 2801 / 24624 ( 11 % ) ; 130 / 24624 ( < 1 % ) ; 163 / 24624 ( < 1 % ) ; 0 / 24624 ( 0 % )              ;
;     -- Combinational with no register       ; 1123                  ; 58                    ; 76                    ; 0                              ;
;     -- Register only                        ; 316                   ; 8                     ; 17                    ; 0                              ;
;     -- Combinational with a register        ; 1362                  ; 64                    ; 70                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 1397                  ; 54                    ; 69                    ; 0                              ;
;     -- 3 input functions                    ; 730                   ; 22                    ; 36                    ; 0                              ;
;     -- <=2 input functions                  ; 358                   ; 46                    ; 41                    ; 0                              ;
;     -- Register only                        ; 316                   ; 8                     ; 17                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                       ;                                ;
;     -- normal mode                          ; 2348                  ; 118                   ; 138                   ; 0                              ;
;     -- arithmetic mode                      ; 137                   ; 4                     ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total registers                             ; 1678                  ; 72                    ; 87                    ; 0                              ;
;     -- Dedicated logic registers            ; 1678 / 24624 ( 7 % )  ; 72 / 24624 ( < 1 % )  ; 87 / 24624 ( < 1 % )  ; 0 / 24624 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 217 / 1539 ( 14 % )   ; 17 / 1539 ( 1 % )     ; 17 / 1539 ( 1 % )     ; 0 / 1539 ( 0 % )               ;
;                                             ;                       ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 3                     ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 132 ( 5 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 94528                 ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                        ; 156672                ; 0                     ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 17 / 66 ( 25 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 4 / 24 ( 16 % )       ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                       ;                                ;
;     -- Input Connections                    ; 143                   ; 73                    ; 128                   ; 0                              ;
;     -- Registered Input Connections         ; 49                    ; 30                    ; 97                    ; 0                              ;
;     -- Output Connections                   ; 205                   ; 5                     ; 134                   ; 0                              ;
;     -- Registered Output Connections        ; 4                     ; 3                     ; 134                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                       ;                                ;
;     -- Total Connections                    ; 16037                 ; 572                   ; 903                   ; 5                              ;
;     -- Registered Connections               ; 6281                  ; 294                   ; 621                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                       ;                                ;
;     -- Top                                  ; 102                   ; 31                    ; 215                   ; 0                              ;
;     -- pzdyqx:nabboc                        ; 31                    ; 0                     ; 47                    ; 0                              ;
;     -- sld_hub:auto_hub                     ; 215                   ; 47                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                       ;                                ;
;     -- Input Ports                          ; 30                    ; 11                    ; 62                    ; 0                              ;
;     -- Output Ports                         ; 5                     ; 4                     ; 79                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 3                     ; 41                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 46                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 51                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                     ; 57                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK  ; E2    ; 1        ; 0            ; 16           ; 0            ; 1661                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; RST  ; D9    ; 7        ; 31           ; 34           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED  ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 12 ( 42 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 25 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 18 ( 6 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 7        ; 1 / 24 ( 4 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 23 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RST                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ; 25         ; 1        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; LED                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; LED      ; Incomplete set of assignments ;
; CLK      ; Incomplete set of assignments ;
; RST      ; Incomplete set of assignments ;
+----------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                              ; Entity Name                                      ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
; |ViCAT_LSC_ML_Proj                                                                                                                      ; 3094 (0)    ; 1837 (0)                  ; 0 (0)         ; 94528       ; 17   ; 6            ; 0       ; 3         ; 3    ; 0            ; 1257 (0)     ; 341 (0)           ; 1496 (0)         ; |ViCAT_LSC_ML_Proj                                                                                                                                                                                                                                                                                                                                                                                                               ; ViCAT_LSC_ML_Proj                                ; work         ;
;    |EtherCAT:inst|                                                                                                                      ; 2801 (0)    ; 1678 (0)                  ; 0 (0)         ; 94528       ; 17   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1123 (0)     ; 316 (0)           ; 1362 (0)         ; |ViCAT_LSC_ML_Proj|EtherCAT:inst                                                                                                                                                                                                                                                                                                                                                                                                 ; EtherCAT                                         ; work         ;
;       |EtherCAT_mm_interconnect_0:mm_interconnect_0|                                                                                    ; 320 (0)     ; 104 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 26 (0)            ; 193 (0)          ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                    ; EtherCAT_mm_interconnect_0                       ; EtherCAT     ;
;          |EtherCAT_mm_interconnect_0_cmd_demux:cmd_demux|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                     ; EtherCAT_mm_interconnect_0_cmd_demux             ; EtherCAT     ;
;          |EtherCAT_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                             ; EtherCAT_mm_interconnect_0_cmd_demux_001         ; EtherCAT     ;
;          |EtherCAT_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                                               ; 54 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 11 (7)           ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                                                                     ; EtherCAT_mm_interconnect_0_cmd_mux               ; EtherCAT     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; EtherCAT     ;
;          |EtherCAT_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                   ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 1 (1)             ; 51 (48)          ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                         ; EtherCAT_mm_interconnect_0_cmd_mux               ; EtherCAT     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                            ; altera_merlin_arbitrator                         ; EtherCAT     ;
;          |EtherCAT_mm_interconnect_0_router:router|                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                           ; EtherCAT_mm_interconnect_0_router                ; EtherCAT     ;
;          |EtherCAT_mm_interconnect_0_router_001:router_001|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                   ; EtherCAT_mm_interconnect_0_router_001            ; EtherCAT     ;
;          |EtherCAT_mm_interconnect_0_rsp_demux:rsp_demux_001|                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                                                                                                 ; EtherCAT_mm_interconnect_0_rsp_demux             ; EtherCAT     ;
;          |EtherCAT_mm_interconnect_0_rsp_demux:rsp_demux|                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                     ; EtherCAT_mm_interconnect_0_rsp_demux             ; EtherCAT     ;
;          |EtherCAT_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                   ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 50 (50)          ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                         ; EtherCAT_mm_interconnect_0_rsp_mux               ; EtherCAT     ;
;          |EtherCAT_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                           ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                 ; EtherCAT_mm_interconnect_0_rsp_mux_001           ; EtherCAT     ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 7 (7)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; EtherCAT     ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                            ; EtherCAT     ;
;          |altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|                                                                                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                            ; EtherCAT     ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                              ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; EtherCAT     ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                          ; altera_merlin_master_agent                       ; EtherCAT     ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; EtherCAT     ;
;          |altera_merlin_slave_agent:pio_0_s1_agent|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_0_s1_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                        ; EtherCAT     ;
;          |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                        ; EtherCAT     ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 10 (10)          ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; EtherCAT     ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                   ; EtherCAT     ;
;          |altera_merlin_slave_translator:pio_0_s1_translator|                                                                           ; 11 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                   ; EtherCAT     ;
;          |altera_merlin_slave_translator:timer_0_s1_translator|                                                                         ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 20 (20)          ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                   ; EtherCAT     ;
;          |altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|                                                               ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 9 (9)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter                                                                                                                                                                                                                                                                                     ; altera_merlin_traffic_limiter                    ; EtherCAT     ;
;          |altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|                                                        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 4 (4)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter                                                                                                                                                                                                                                                                              ; altera_merlin_traffic_limiter                    ; EtherCAT     ;
;       |EtherCAT_nios2_gen2_0:nios2_gen2_0|                                                                                              ; 2423 (40)   ; 1437 (39)                 ; 0 (0)         ; 61760       ; 13   ; 6            ; 0       ; 3         ; 0    ; 0            ; 981 (1)      ; 270 (0)           ; 1172 (32)        ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                              ; EtherCAT_nios2_gen2_0                            ; EtherCAT     ;
;          |EtherCAT_nios2_gen2_0_cpu:cpu|                                                                                                ; 2390 (2001) ; 1398 (1129)               ; 0 (0)         ; 61760       ; 13   ; 6            ; 0       ; 3         ; 0    ; 0            ; 980 (865)    ; 270 (221)         ; 1140 (915)       ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                ; EtherCAT_nios2_gen2_0_cpu                        ; EtherCAT     ;
;             |EtherCAT_nios2_gen2_0_cpu_bht_module:EtherCAT_nios2_gen2_0_cpu_bht|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_bht_module:EtherCAT_nios2_gen2_0_cpu_bht                                                                                                                                                                                                                                                             ; EtherCAT_nios2_gen2_0_cpu_bht_module             ; EtherCAT     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_bht_module:EtherCAT_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; altsyncram                                       ; work         ;
;                   |altsyncram_27d1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_bht_module:EtherCAT_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_27d1:auto_generated                                                                                                                                                                                                    ; altsyncram_27d1                                  ; work         ;
;             |EtherCAT_nios2_gen2_0_cpu_dc_data_module:EtherCAT_nios2_gen2_0_cpu_dc_data|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_dc_data_module:EtherCAT_nios2_gen2_0_cpu_dc_data                                                                                                                                                                                                                                                     ; EtherCAT_nios2_gen2_0_cpu_dc_data_module         ; EtherCAT     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_dc_data_module:EtherCAT_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_ddf1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_dc_data_module:EtherCAT_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_ddf1:auto_generated                                                                                                                                                                                            ; altsyncram_ddf1                                  ; work         ;
;             |EtherCAT_nios2_gen2_0_cpu_dc_tag_module:EtherCAT_nios2_gen2_0_cpu_dc_tag|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_dc_tag_module:EtherCAT_nios2_gen2_0_cpu_dc_tag                                                                                                                                                                                                                                                       ; EtherCAT_nios2_gen2_0_cpu_dc_tag_module          ; EtherCAT     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_dc_tag_module:EtherCAT_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                             ; altsyncram                                       ; work         ;
;                   |altsyncram_kfc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_dc_tag_module:EtherCAT_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_kfc1:auto_generated                                                                                                                                                                                              ; altsyncram_kfc1                                  ; work         ;
;             |EtherCAT_nios2_gen2_0_cpu_dc_victim_module:EtherCAT_nios2_gen2_0_cpu_dc_victim|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_dc_victim_module:EtherCAT_nios2_gen2_0_cpu_dc_victim                                                                                                                                                                                                                                                 ; EtherCAT_nios2_gen2_0_cpu_dc_victim_module       ; EtherCAT     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_dc_victim_module:EtherCAT_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                       ; work         ;
;                   |altsyncram_k3d1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_dc_victim_module:EtherCAT_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_k3d1:auto_generated                                                                                                                                                                                        ; altsyncram_k3d1                                  ; work         ;
;             |EtherCAT_nios2_gen2_0_cpu_ic_data_module:EtherCAT_nios2_gen2_0_cpu_ic_data|                                                ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_ic_data_module:EtherCAT_nios2_gen2_0_cpu_ic_data                                                                                                                                                                                                                                                     ; EtherCAT_nios2_gen2_0_cpu_ic_data_module         ; EtherCAT     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_ic_data_module:EtherCAT_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_5jd1:auto_generated|                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_ic_data_module:EtherCAT_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_5jd1:auto_generated                                                                                                                                                                                            ; altsyncram_5jd1                                  ; work         ;
;             |EtherCAT_nios2_gen2_0_cpu_ic_tag_module:EtherCAT_nios2_gen2_0_cpu_ic_tag|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_ic_tag_module:EtherCAT_nios2_gen2_0_cpu_ic_tag                                                                                                                                                                                                                                                       ; EtherCAT_nios2_gen2_0_cpu_ic_tag_module          ; EtherCAT     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_ic_tag_module:EtherCAT_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                             ; altsyncram                                       ; work         ;
;                   |altsyncram_q9d1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_ic_tag_module:EtherCAT_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_q9d1:auto_generated                                                                                                                                                                                              ; altsyncram_q9d1                                  ; work         ;
;             |EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell                                                                                                                                                                                                                                                    ; EtherCAT_nios2_gen2_0_cpu_mult_cell              ; EtherCAT     ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                 ; altera_mult_add                                  ; work         ;
;                   |altera_mult_add_hkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated                                                                                                                                                                             ; altera_mult_add_hkp2                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                    ; altera_mult_add_rtl                              ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                           ; ama_multiplier_function                          ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                            ; lpm_mult                                         ; work         ;
;                               |mult_cp01:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated                                                   ; mult_cp01                                        ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                 ; altera_mult_add                                  ; work         ;
;                   |altera_mult_add_hkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated                                                                                                                                                                             ; altera_mult_add_hkp2                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                    ; altera_mult_add_rtl                              ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                           ; ama_multiplier_function                          ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                            ; lpm_mult                                         ; work         ;
;                               |mult_c011:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated                                                   ; mult_c011                                        ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                 ; altera_mult_add                                  ; work         ;
;                   |altera_mult_add_hkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated                                                                                                                                                                             ; altera_mult_add_hkp2                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                    ; altera_mult_add_rtl                              ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                           ; ama_multiplier_function                          ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                            ; lpm_mult                                         ; work         ;
;                               |mult_c011:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated                                                   ; mult_c011                                        ; work         ;
;             |EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|                                               ; 387 (84)    ; 268 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (4)      ; 49 (4)            ; 224 (76)         ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                    ; EtherCAT_nios2_gen2_0_cpu_nios2_oci              ; EtherCAT     ;
;                |EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|                        ; 136 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 41 (0)            ; 55 (0)           ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                    ; EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper    ; EtherCAT     ;
;                   |EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk|                       ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 33 (30)           ; 16 (15)          ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk     ; EtherCAT     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                          ; work         ;
;                   |EtherCAT_nios2_gen2_0_cpu_debug_slave_tck:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_tck|                             ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 8 (5)             ; 45 (45)          ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|EtherCAT_nios2_gen2_0_cpu_debug_slave_tck:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_tck                                                            ; EtherCAT_nios2_gen2_0_cpu_debug_slave_tck        ; EtherCAT     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|EtherCAT_nios2_gen2_0_cpu_debug_slave_tck:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|EtherCAT_nios2_gen2_0_cpu_debug_slave_tck:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                          ; work         ;
;                   |sld_virtual_jtag_basic:EtherCAT_nios2_gen2_0_cpu_debug_slave_phy|                                                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:EtherCAT_nios2_gen2_0_cpu_debug_slave_phy                                                                                   ; sld_virtual_jtag_basic                           ; work         ;
;                |EtherCAT_nios2_gen2_0_cpu_nios2_avalon_reg:the_EtherCAT_nios2_gen2_0_cpu_nios2_avalon_reg|                              ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_avalon_reg:the_EtherCAT_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                          ; EtherCAT_nios2_gen2_0_cpu_nios2_avalon_reg       ; EtherCAT     ;
;                |EtherCAT_nios2_gen2_0_cpu_nios2_oci_break:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci_break|                                ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_oci_break:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                            ; EtherCAT_nios2_gen2_0_cpu_nios2_oci_break        ; EtherCAT     ;
;                |EtherCAT_nios2_gen2_0_cpu_nios2_oci_debug:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci_debug|                                ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (1)             ; 5 (5)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_oci_debug:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                            ; EtherCAT_nios2_gen2_0_cpu_nios2_oci_debug        ; EtherCAT     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_oci_debug:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                        ; altera_std_synchronizer                          ; work         ;
;                |EtherCAT_nios2_gen2_0_cpu_nios2_ocimem:the_EtherCAT_nios2_gen2_0_cpu_nios2_ocimem|                                      ; 116 (116)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 1 (1)             ; 55 (55)          ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_ocimem:the_EtherCAT_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                  ; EtherCAT_nios2_gen2_0_cpu_nios2_ocimem           ; EtherCAT     ;
;                   |EtherCAT_nios2_gen2_0_cpu_ociram_sp_ram_module:EtherCAT_nios2_gen2_0_cpu_ociram_sp_ram|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_ocimem:the_EtherCAT_nios2_gen2_0_cpu_nios2_ocimem|EtherCAT_nios2_gen2_0_cpu_ociram_sp_ram_module:EtherCAT_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; EtherCAT_nios2_gen2_0_cpu_ociram_sp_ram_module   ; EtherCAT     ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_ocimem:the_EtherCAT_nios2_gen2_0_cpu_nios2_ocimem|EtherCAT_nios2_gen2_0_cpu_ociram_sp_ram_module:EtherCAT_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                       ; work         ;
;                         |altsyncram_3c71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_ocimem:the_EtherCAT_nios2_gen2_0_cpu_nios2_ocimem|EtherCAT_nios2_gen2_0_cpu_ociram_sp_ram_module:EtherCAT_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_3c71:auto_generated                  ; altsyncram_3c71                                  ; work         ;
;             |EtherCAT_nios2_gen2_0_cpu_register_bank_a_module:EtherCAT_nios2_gen2_0_cpu_register_bank_a|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_register_bank_a_module:EtherCAT_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                     ; EtherCAT_nios2_gen2_0_cpu_register_bank_a_module ; EtherCAT     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_register_bank_a_module:EtherCAT_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_8ic1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_register_bank_a_module:EtherCAT_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_8ic1:auto_generated                                                                                                                                                                            ; altsyncram_8ic1                                  ; work         ;
;             |EtherCAT_nios2_gen2_0_cpu_register_bank_b_module:EtherCAT_nios2_gen2_0_cpu_register_bank_b|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_register_bank_b_module:EtherCAT_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                     ; EtherCAT_nios2_gen2_0_cpu_register_bank_b_module ; EtherCAT     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_register_bank_b_module:EtherCAT_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_8ic1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_register_bank_b_module:EtherCAT_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_8ic1:auto_generated                                                                                                                                                                            ; altsyncram_8ic1                                  ; work         ;
;       |EtherCAT_onchip_memory2_0:onchip_memory2_0|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                      ; EtherCAT_onchip_memory2_0                        ; EtherCAT     ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                            ; altsyncram                                       ; work         ;
;             |altsyncram_f7h1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_f7h1:auto_generated                                                                                                                                                                                                                                                                                             ; altsyncram_f7h1                                  ; work         ;
;       |EtherCAT_pio_0:pio_0|                                                                                                            ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_pio_0:pio_0                                                                                                                                                                                                                                                                                                                                                                            ; EtherCAT_pio_0                                   ; EtherCAT     ;
;       |EtherCAT_timer_0:timer_0|                                                                                                        ; 158 (158)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 10 (10)           ; 110 (110)        ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                                                        ; EtherCAT_timer_0                                 ; EtherCAT     ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 17 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (5)            ; 6 (5)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                          ; EtherCAT     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                        ; EtherCAT     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ViCAT_LSC_ML_Proj|EtherCAT:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                        ; EtherCAT     ;
;    |pzdyqx:nabboc|                                                                                                                      ; 130 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 8 (0)             ; 64 (0)           ; |ViCAT_LSC_ML_Proj|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                 ; pzdyqx                                           ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 130 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (4)       ; 8 (1)             ; 64 (8)           ; |ViCAT_LSC_ML_Proj|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                    ; pzdyqx_impl                                      ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                ; 60 (30)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (22)      ; 7 (7)             ; 21 (1)           ; |ViCAT_LSC_ML_Proj|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                      ; GHVD5181                                         ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |ViCAT_LSC_ML_Proj|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                    ; LQYT7093                                         ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ViCAT_LSC_ML_Proj|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                  ; KIFI3548                                         ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |ViCAT_LSC_ML_Proj|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                  ; LQYT7093                                         ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |ViCAT_LSC_ML_Proj|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                  ; PUDL0439                                         ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 163 (1)     ; 87 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (1)       ; 17 (0)            ; 70 (0)           ; |ViCAT_LSC_ML_Proj|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                              ; sld_hub                                          ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 162 (0)     ; 87 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 17 (0)            ; 70 (0)           ; |ViCAT_LSC_ML_Proj|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                              ; alt_sld_fab_with_jtag_input                      ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 162 (0)     ; 87 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 17 (0)            ; 70 (0)           ; |ViCAT_LSC_ML_Proj|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                           ; alt_sld_fab                                      ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 162 (7)     ; 87 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (1)       ; 17 (4)            ; 70 (0)           ; |ViCAT_LSC_ML_Proj|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                       ; alt_sld_fab_alt_sld_fab                          ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 157 (0)     ; 81 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 13 (0)            ; 70 (0)           ; |ViCAT_LSC_ML_Proj|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                           ; alt_sld_fab_alt_sld_fab_sldfabric                ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 157 (113)   ; 81 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (58)      ; 13 (11)           ; 70 (45)          ; |ViCAT_LSC_ML_Proj|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                              ; sld_jtag_hub                                     ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |ViCAT_LSC_ML_Proj|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                      ; sld_rom_sr                                       ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; |ViCAT_LSC_ML_Proj|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                    ; sld_shadow_jsm                                   ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+------+----------+---------------+---------------+-----------------------+-----+------+
; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------+----------+---------------+---------------+-----------------------+-----+------+
; LED  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RST  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
+------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLK                                                                                                                                            ;                   ;         ;
; RST                                                                                                                                            ;                   ;         ;
;      - EtherCAT:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 6       ;
;      - EtherCAT:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 6       ;
;      - EtherCAT:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                            ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                                                                                                                                                                                                                             ; PIN_E2             ; 1655    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LCCOMB_X26_Y22_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                        ; LCCOMB_X27_Y22_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                        ; LCCOMB_X26_Y24_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|EtherCAT_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~1                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y20_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                      ; LCCOMB_X25_Y20_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                               ; LCCOMB_X27_Y22_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|save_dest_id~2                                                                                                                                                                                                                                        ; LCCOMB_X26_Y20_N22 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                                                 ; LCCOMB_X27_Y23_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X29_Y20_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[1]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X28_Y16_N4  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[1]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X30_Y14_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y16_N2  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y17_N2  ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[3]~2                                                                                                                                                                                                                                                                            ; LCCOMB_X31_Y16_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                       ; FF_X32_Y16_N23     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                              ; FF_X32_Y19_N9      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                            ; LCCOMB_X27_Y21_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                            ; FF_X29_Y17_N3      ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                   ; FF_X34_Y19_N17     ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                      ; FF_X31_Y14_N23     ; 753     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_pipe_flush_waddr[2]~8                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y21_N0  ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y17_N0  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y20_N24 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                          ; LCCOMB_X37_Y20_N10 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                           ; FF_X36_Y25_N19     ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                               ; LCCOMB_X28_Y26_N20 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                          ; FF_X29_Y25_N17     ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|D_src2[0]~3                                                                                                                                                                                                                                                                                      ; LCCOMB_X36_Y25_N0  ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|D_src2[16]~1                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y25_N30 ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|D_src2[5]~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X36_Y25_N22 ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                      ; FF_X36_Y27_N17     ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_ic_data_module:EtherCAT_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_5jd1:auto_generated|ram_block1a0~0                                                                                                                                               ; LCCOMB_X34_Y21_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X21_Y19_N13     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X16_Y19_N4  ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X21_Y19_N4  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X21_Y19_N18 ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X21_Y19_N27     ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|EtherCAT_nios2_gen2_0_cpu_debug_slave_tck:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_tck|sr[19]~21                    ; LCCOMB_X18_Y19_N8  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|EtherCAT_nios2_gen2_0_cpu_debug_slave_tck:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_tck|sr[36]~31                    ; LCCOMB_X17_Y19_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|EtherCAT_nios2_gen2_0_cpu_debug_slave_tck:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_tck|sr[3]~13                     ; LCCOMB_X17_Y19_N20 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:EtherCAT_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                 ; LCCOMB_X17_Y19_N8  ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper:the_EtherCAT_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:EtherCAT_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                                 ; LCCOMB_X17_Y19_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_avalon_reg:the_EtherCAT_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                            ; LCCOMB_X21_Y17_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_oci_break:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[18]~1                                                                                                          ; LCCOMB_X21_Y19_N30 ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_ocimem:the_EtherCAT_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~13                                                                                                                      ; LCCOMB_X21_Y19_N2  ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_ocimem:the_EtherCAT_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[12]~29                                                                                                                     ; LCCOMB_X21_Y19_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_ocimem:the_EtherCAT_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                   ; LCCOMB_X21_Y20_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_ocimem:the_EtherCAT_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                     ; LCCOMB_X21_Y19_N16 ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                           ; FF_X26_Y21_N3      ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y26_N14 ; 135     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                           ; LCCOMB_X34_Y27_N12 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y27_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|M_dc_raw_hazard~12                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N16 ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                   ; FF_X27_Y25_N25     ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|d_address_offset_field[2]~0                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y20_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y17_N18 ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y17_N12 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y16_N10 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                ; LCCOMB_X15_Y19_N18 ; 1178    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                               ; FF_X25_Y22_N13     ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|ic_fill_ap_cnt[0]~0                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y23_N4  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y27_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                            ; LCCOMB_X28_Y27_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y27_N30 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                      ; LCCOMB_X25_Y27_N8  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|d_writedata[7]~32                                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y16_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y22_N10 ; 4       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X21_Y22_N0  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X21_Y22_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y21_N0  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X25_Y21_N6  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X25_Y21_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|EtherCAT_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y23_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                ; FF_X17_Y22_N9      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; EtherCAT:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                 ; FF_X17_Y22_N25     ; 225     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; RST                                                                                                                                                                                                                                                                                                                                                                             ; PIN_D9             ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                    ; JTAG_X1_Y17_N0     ; 161     ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                    ; JTAG_X1_Y17_N0     ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y33_N0  ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                             ; FF_X19_Y29_N19     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                             ; FF_X19_Y29_N1      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                             ; FF_X19_Y27_N19     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                             ; FF_X19_Y27_N17     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                             ; FF_X20_Y27_N19     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                             ; FF_X20_Y27_N9      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                             ; FF_X20_Y19_N21     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                             ; FF_X20_Y19_N27     ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                          ; FF_X28_Y29_N7      ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                                                ; LCCOMB_X20_Y29_N0  ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X15_Y24_N8  ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X12_Y23_N20 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                           ; FF_X12_Y22_N29     ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                          ; FF_X11_Y22_N25     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y23_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y23_N2  ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y22_N28 ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y22_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                        ; FF_X15_Y20_N23     ; 22      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                             ; LCCOMB_X14_Y22_N12 ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                               ; LCCOMB_X14_Y22_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                             ; LCCOMB_X14_Y20_N26 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2                                ; LCCOMB_X15_Y22_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~12                                               ; LCCOMB_X11_Y20_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~14                                               ; LCCOMB_X11_Y20_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~8                                                  ; LCCOMB_X15_Y23_N28 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~14                                  ; LCCOMB_X17_Y19_N28 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~19                                  ; LCCOMB_X14_Y19_N8  ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                     ; LCCOMB_X16_Y20_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                           ; LCCOMB_X15_Y20_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~2                                         ; LCCOMB_X11_Y20_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~6                                         ; LCCOMB_X11_Y20_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~20                          ; LCCOMB_X17_Y23_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~11                     ; LCCOMB_X16_Y23_N16 ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~20                     ; LCCOMB_X17_Y23_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                             ; FF_X12_Y21_N13     ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                            ; FF_X15_Y21_N25     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                             ; FF_X15_Y20_N11     ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                             ; FF_X15_Y20_N3      ; 45      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                      ; LCCOMB_X15_Y21_N4  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                            ; FF_X11_Y23_N17     ; 34      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                          ; LCCOMB_X15_Y22_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK                                                                                                                 ; PIN_E2             ; 1655    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0    ; LCCOMB_X15_Y19_N18 ; 1178    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; EtherCAT:inst|altera_reset_controller:rst_controller|r_sync_rst                                                     ; FF_X17_Y22_N25     ; 225     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                        ; JTAG_X1_Y17_N0     ; 161     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0 ; LCCOMB_X25_Y33_N0  ; 17      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7 ; FF_X20_Y19_N27     ; 20      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                      ;
+--------------------------------------------------------------------------------------------+---------+
; Name                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------+---------+
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|A_mem_stall ; 753     ;
+--------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                           ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_bht_module:EtherCAT_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_27d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None                          ; M9K_X33_Y24_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_dc_data_module:EtherCAT_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_ddf1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                          ; M9K_X33_Y18_N0, M9K_X33_Y17_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_dc_tag_module:EtherCAT_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_kfc1:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 5            ; 64           ; 5            ; yes                    ; no                      ; yes                    ; no                      ; 320   ; 64                          ; 5                           ; 64                          ; 5                           ; 320                 ; 1    ; None                          ; M9K_X33_Y15_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_dc_victim_module:EtherCAT_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_k3d1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                          ; M9K_X33_Y19_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_ic_data_module:EtherCAT_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_5jd1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                          ; M9K_X22_Y24_N0, M9K_X22_Y25_N0, M9K_X22_Y22_N0, M9K_X22_Y23_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_ic_tag_module:EtherCAT_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_q9d1:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280  ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None                          ; M9K_X22_Y27_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_ocimem:the_EtherCAT_nios2_gen2_0_cpu_nios2_ocimem|EtherCAT_nios2_gen2_0_cpu_ociram_sp_ram_module:EtherCAT_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_3c71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                          ; M9K_X22_Y17_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_register_bank_a_module:EtherCAT_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_8ic1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                          ; M9K_X33_Y20_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_register_bank_b_module:EtherCAT_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_8ic1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                          ; M9K_X33_Y21_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EtherCAT:inst|EtherCAT_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_f7h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; EtherCAT_onchip_memory2_0.hex ; M9K_X22_Y20_N0, M9K_X22_Y18_N0, M9K_X22_Y21_N0, M9K_X22_Y19_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ViCAT_LSC_ML_Proj|EtherCAT:inst|EtherCAT_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_f7h1:auto_generated|ALTSYNCRAM                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                   ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X42_Y18_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1               ;                            ; DSPMULT_X42_Y22_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_mult_cell:the_EtherCAT_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1               ;                            ; DSPMULT_X42_Y20_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 5,061 / 71,559 ( 7 % ) ;
; C16 interconnects     ; 20 / 2,597 ( < 1 % )   ;
; C4 interconnects      ; 3,115 / 46,848 ( 7 % ) ;
; Direct links          ; 492 / 71,559 ( < 1 % ) ;
; Global clocks         ; 6 / 20 ( 30 % )        ;
; Local interconnects   ; 1,491 / 24,624 ( 6 % ) ;
; R24 interconnects     ; 48 / 2,496 ( 2 % )     ;
; R4 interconnects      ; 3,873 / 62,424 ( 6 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.58) ; Number of LABs  (Total = 246) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 20                            ;
; 2                                           ; 6                             ;
; 3                                           ; 5                             ;
; 4                                           ; 6                             ;
; 5                                           ; 3                             ;
; 6                                           ; 5                             ;
; 7                                           ; 3                             ;
; 8                                           ; 4                             ;
; 9                                           ; 4                             ;
; 10                                          ; 1                             ;
; 11                                          ; 4                             ;
; 12                                          ; 5                             ;
; 13                                          ; 11                            ;
; 14                                          ; 14                            ;
; 15                                          ; 44                            ;
; 16                                          ; 111                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.61) ; Number of LABs  (Total = 246) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 176                           ;
; 1 Clock                            ; 217                           ;
; 1 Clock enable                     ; 145                           ;
; 1 Sync. clear                      ; 18                            ;
; 1 Sync. load                       ; 31                            ;
; 2 Async. clears                    ; 13                            ;
; 2 Clock enables                    ; 30                            ;
; 2 Clocks                           ; 12                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.63) ; Number of LABs  (Total = 246) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 7                             ;
; 2                                            ; 14                            ;
; 3                                            ; 2                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 5                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 5                             ;
; 13                                           ; 2                             ;
; 14                                           ; 3                             ;
; 15                                           ; 3                             ;
; 16                                           ; 7                             ;
; 17                                           ; 4                             ;
; 18                                           ; 7                             ;
; 19                                           ; 17                            ;
; 20                                           ; 12                            ;
; 21                                           ; 10                            ;
; 22                                           ; 13                            ;
; 23                                           ; 25                            ;
; 24                                           ; 14                            ;
; 25                                           ; 9                             ;
; 26                                           ; 8                             ;
; 27                                           ; 11                            ;
; 28                                           ; 12                            ;
; 29                                           ; 10                            ;
; 30                                           ; 10                            ;
; 31                                           ; 3                             ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.11) ; Number of LABs  (Total = 246) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 25                            ;
; 2                                               ; 12                            ;
; 3                                               ; 13                            ;
; 4                                               ; 11                            ;
; 5                                               ; 6                             ;
; 6                                               ; 13                            ;
; 7                                               ; 12                            ;
; 8                                               ; 19                            ;
; 9                                               ; 15                            ;
; 10                                              ; 11                            ;
; 11                                              ; 21                            ;
; 12                                              ; 15                            ;
; 13                                              ; 18                            ;
; 14                                              ; 13                            ;
; 15                                              ; 13                            ;
; 16                                              ; 16                            ;
; 17                                              ; 2                             ;
; 18                                              ; 3                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 3                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.63) ; Number of LABs  (Total = 246) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 2                             ;
; 3                                            ; 9                             ;
; 4                                            ; 13                            ;
; 5                                            ; 4                             ;
; 6                                            ; 3                             ;
; 7                                            ; 7                             ;
; 8                                            ; 8                             ;
; 9                                            ; 6                             ;
; 10                                           ; 8                             ;
; 11                                           ; 5                             ;
; 12                                           ; 10                            ;
; 13                                           ; 7                             ;
; 14                                           ; 7                             ;
; 15                                           ; 5                             ;
; 16                                           ; 11                            ;
; 17                                           ; 6                             ;
; 18                                           ; 5                             ;
; 19                                           ; 6                             ;
; 20                                           ; 8                             ;
; 21                                           ; 11                            ;
; 22                                           ; 13                            ;
; 23                                           ; 8                             ;
; 24                                           ; 11                            ;
; 25                                           ; 11                            ;
; 26                                           ; 10                            ;
; 27                                           ; 5                             ;
; 28                                           ; 10                            ;
; 29                                           ; 11                            ;
; 30                                           ; 3                             ;
; 31                                           ; 8                             ;
; 32                                           ; 2                             ;
; 33                                           ; 1                             ;
; 34                                           ; 1                             ;
; 35                                           ; 2                             ;
; 36                                           ; 1                             ;
; 37                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 3            ; 0            ; 3            ; 0            ; 0            ; 7         ; 3            ; 0            ; 7         ; 7         ; 0            ; 1            ; 0            ; 0            ; 2            ; 0            ; 1            ; 2            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 7         ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 7            ; 4            ; 7            ; 7            ; 0         ; 4            ; 7            ; 0         ; 0         ; 7            ; 6            ; 7            ; 7            ; 5            ; 7            ; 6            ; 5            ; 7            ; 7            ; 7            ; 6            ; 7            ; 7            ; 7            ; 7            ; 7            ; 0         ; 7            ; 7            ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10CL025YU256I7G for design "Top"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10CL006YU256A7G is compatible
    Info (176445): Device 10CL006YU256I7G is compatible
    Info (176445): Device 10CL010YU256A7G is compatible
    Info (176445): Device 10CL010YU256I7G is compatible
    Info (176445): Device 10CL016YU256A7G is compatible
    Info (176445): Device 10CL016YU256I7G is compatible
    Info (176445): Device 10CL025YU256A7G is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'c:/users/guan-ming.dennis-won/documents/code/workspace/cyclone_10_lp/spi/db/ip/ethercat/submodules/ethercat_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'c:/users/guan-ming.dennis-won/documents/code/workspace/cyclone_10_lp/spi/db/ip/ethercat/submodules/altera_reset_controller.sdc'
Warning (332060): Node: CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_oci_debug:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci_debug|monitor_ready is being clocked by CLK
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node CLK~input (placed in PIN E2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|EtherCAT_nios2_gen2_0_cpu_nios2_oci:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci|EtherCAT_nios2_gen2_0_cpu_nios2_oci_debug:the_EtherCAT_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node EtherCAT:inst|altera_reset_controller:rst_controller|r_sync_rst  File: C:/Users/guan-ming.dennis-won/Documents/Code/Workspace/Cyclone_10_LP/SPI/db/ip/ethercat/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node EtherCAT:inst|EtherCAT_nios2_gen2_0:nios2_gen2_0|EtherCAT_nios2_gen2_0_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info (176357): Destination node EtherCAT:inst|altera_reset_controller:rst_controller|WideOr0~0 File: C:/Users/guan-ming.dennis-won/Documents/Code/Workspace/Cyclone_10_LP/SPI/db/ip/ethercat/submodules/altera_reset_controller.v Line: 290
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 2 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 48 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X32_Y11 to location X42_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.49 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/guan-ming.dennis-won/Documents/Code/Workspace/Cyclone_10_LP/SPI/output_files/Top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5479 megabytes
    Info: Processing ended: Wed Nov 20 10:38:43 2024
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/guan-ming.dennis-won/Documents/Code/Workspace/Cyclone_10_LP/SPI/output_files/Top.fit.smsg.


