../../../../../../../rtl/pu/riscv/vhdl/wb/pkg/mpsoc_dbg_pkg.vhd

../../../../../../../rtl/pu/riscv/vhdl/wb/wb/mpsoc_dbg_jsp_wb_biu.vhd
../../../../../../../rtl/pu/riscv/vhdl/wb/wb/mpsoc_dbg_jsp_wb_module.vhd
../../../../../../../rtl/pu/riscv/vhdl/wb/wb/mpsoc_dbg_top_wb.vhd
../../../../../../../rtl/pu/riscv/vhdl/wb/wb/mpsoc_dbg_wb_biu.vhd
../../../../../../../rtl/pu/riscv/vhdl/wb/wb/mpsoc_dbg_wb_module.vhd

../../../../../../../rtl/pu/riscv/vhdl/wb/core/mpsoc_dbg_bus_module_core.vhd
../../../../../../../rtl/pu/riscv/vhdl/wb/core/mpsoc_dbg_bytefifo.vhd
../../../../../../../rtl/pu/riscv/vhdl/wb/core/mpsoc_dbg_crc32.vhd
../../../../../../../rtl/pu/riscv/vhdl/wb/core/mpsoc_dbg_jsp_module_core.vhd
../../../../../../../rtl/pu/riscv/vhdl/wb/core/mpsoc_dbg_or1k_biu.vhd
../../../../../../../rtl/pu/riscv/vhdl/wb/core/mpsoc_dbg_or1k_module.vhd
../../../../../../../rtl/pu/riscv/vhdl/wb/core/mpsoc_dbg_or1k_status_reg.vhd
../../../../../../../rtl/pu/riscv/vhdl/wb/core/mpsoc_dbg_syncflop.vhd
../../../../../../../rtl/pu/riscv/vhdl/wb/core/mpsoc_dbg_syncreg.vhd

../../../../../../../bench/pu/riscv/vhdl/tests/wb/mpsoc_dbg_testbench.vhd
