TimeQuest Timing Analyzer report for soc
Mon Feb 08 00:49:34 2021
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_27'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 30. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 31. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_27'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 45. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 46. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 47. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_27'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Fast 1200mV 0C Model Metastability Report
 54. Multicorner Timing Analysis Summary
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Board Trace Model Assignments
 58. Input Transition Times
 59. Signal Integrity Metrics (Slow 1200mv 0c Model)
 60. Signal Integrity Metrics (Slow 1200mv 85c Model)
 61. Signal Integrity Metrics (Fast 1200mv 0c Model)
 62. Setup Transfers
 63. Hold Transfers
 64. Report TCCS
 65. Report RSKM
 66. Unconstrained Paths
 67. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; soc                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE22F17I7                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; soc.sdc       ; OK     ; Mon Feb 08 00:49:31 2021 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+
; Clock Name                                      ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                            ; Targets                                             ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+
; clk_27                                          ; Base      ; 37.037 ; 27.0 MHz  ; 0.000  ; 18.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { CLOCK_27[0] }                                     ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.682 ; 25.2 MHz  ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; clk_27 ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[0] } ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 31.265 ; 31.98 MHz ; 0.000  ; 15.632 ; 50.00      ; 65        ; 77          ;       ;        ;           ;            ; false    ; clk_27 ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[1] } ;
; pll|altpll_component|auto_generated|pll1|clk[2] ; Generated ; 31.265 ; 31.98 MHz ; -2.555 ; 13.077 ; 50.00      ; 65        ; 77          ; -29.4 ;        ;           ;            ; false    ; clk_27 ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[2] } ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                    ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 97.2 MHz   ; 97.2 MHz        ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 190.69 MHz ; 190.69 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                      ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 26.021 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.394 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                      ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.411 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.412 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 15.348 ; 0.000         ;
; clk_27                                          ; 18.344 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.556 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                     ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 26.021 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 5.048      ;
; 26.037 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 5.032      ;
; 26.257 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.078     ; 4.813      ;
; 26.338 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.078     ; 4.732      ;
; 26.354 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.078     ; 4.716      ;
; 26.355 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.078     ; 4.715      ;
; 26.404 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 4.665      ;
; 26.453 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 4.616      ;
; 26.510 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 4.559      ;
; 26.654 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 4.415      ;
; 26.664 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 4.405      ;
; 26.687 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 4.382      ;
; 26.690 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.078     ; 4.380      ;
; 26.707 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.078     ; 4.363      ;
; 26.708 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.081     ; 4.359      ;
; 26.724 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.081     ; 4.343      ;
; 26.746 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.078     ; 4.324      ;
; 26.760 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.078     ; 4.310      ;
; 26.868 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.109     ; 4.173      ;
; 27.042 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.081     ; 4.025      ;
; 27.052 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.109     ; 3.989      ;
; 27.110 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.109     ; 3.931      ;
; 27.125 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.109     ; 3.916      ;
; 27.163 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.109     ; 3.878      ;
; 27.287 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.081     ; 3.780      ;
; 27.460 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.081     ; 3.607      ;
; 27.475 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.081     ; 3.592      ;
; 27.513 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.081     ; 3.554      ;
; 27.592 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.109     ; 3.449      ;
; 27.613 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.109     ; 3.428      ;
; 27.772 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.081     ; 3.295      ;
; 27.941 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.109     ; 3.100      ;
; 28.431 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.761      ;
; 28.431 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.761      ;
; 28.431 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.761      ;
; 28.431 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.761      ;
; 28.431 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.761      ;
; 28.446 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.746      ;
; 28.446 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.746      ;
; 28.446 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.746      ;
; 28.446 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.746      ;
; 28.446 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.746      ;
; 28.484 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.708      ;
; 28.484 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.708      ;
; 28.484 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.708      ;
; 28.484 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.708      ;
; 28.484 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.708      ;
; 28.718 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.474      ;
; 28.743 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.449      ;
; 28.743 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.449      ;
; 28.743 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.449      ;
; 28.743 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.449      ;
; 28.743 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.449      ;
; 28.745 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.447      ;
; 28.745 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.447      ;
; 28.745 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.447      ;
; 28.745 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.447      ;
; 28.745 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.447      ;
; 28.761 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.431      ;
; 28.761 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.431      ;
; 28.761 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.431      ;
; 28.761 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.431      ;
; 28.761 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.431      ;
; 28.878 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.314      ;
; 28.900 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.291      ;
; 28.954 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.237      ;
; 28.955 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.236      ;
; 29.023 ; clk_div[2]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.169      ;
; 29.046 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.146      ;
; 29.046 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.146      ;
; 29.046 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.146      ;
; 29.046 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.146      ;
; 29.046 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.146      ;
; 29.138 ; clk_div[1]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.054      ;
; 29.147 ; clk_div[1]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.045      ;
; 29.155 ; clk_div[2]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.037      ;
; 29.174 ; clk_div[2]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.018      ;
; 29.216 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.976      ;
; 29.257 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.935      ;
; 29.270 ; clk_div[1]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.922      ;
; 29.274 ; clk_div[0]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.918      ;
; 29.279 ; clk_div[1]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.913      ;
; 29.287 ; clk_div[2]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.905      ;
; 29.306 ; clk_div[2]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.886      ;
; 29.307 ; clk_div[0]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.885      ;
; 29.327 ; clk_div[4]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.865      ;
; 29.371 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.821      ;
; 29.371 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.821      ;
; 29.371 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.821      ;
; 29.371 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.821      ;
; 29.402 ; clk_div[1]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.790      ;
; 29.406 ; clk_div[0]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.786      ;
; 29.417 ; clk_div[3]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.775      ;
; 29.439 ; clk_div[0]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.753      ;
; 29.447 ; clk_div[3]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.745      ;
; 29.459 ; clk_div[6]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.733      ;
; 29.459 ; clk_div[4]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.733      ;
; 29.478 ; clk_div[4]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.714      ;
; 29.538 ; clk_div[0]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.654      ;
; 29.544 ; clk_div[5]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.648      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 29.394 ; osd:osd|hs_low[8]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 10.508     ;
; 29.683 ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 10.219     ;
; 29.991 ; osd:osd|hs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.912      ;
; 29.992 ; osd:osd|hs_low[8]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.187      ; 9.915      ;
; 30.040 ; osd:osd|hs_low[5]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.863      ;
; 30.115 ; osd:osd|hs_high[2] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.788      ;
; 30.156 ; osd:osd|hs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.747      ;
; 30.204 ; osd:osd|hs_high[1] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.699      ;
; 30.232 ; osd:osd|hs_high[6] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.671      ;
; 30.238 ; osd:osd|hs_low[2]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.665      ;
; 30.246 ; osd:osd|hs_high[4] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.657      ;
; 30.264 ; osd:osd|hs_high[7] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 9.638      ;
; 30.275 ; osd:osd|hs_low[3]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.628      ;
; 30.281 ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.187      ; 9.626      ;
; 30.336 ; osd:osd|hs_high[3] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.567      ;
; 30.371 ; osd:osd|hs_low[4]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.532      ;
; 30.469 ; osd:osd|hs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.434      ;
; 30.493 ; osd:osd|hs_high[8] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.410      ;
; 30.504 ; osd:osd|hs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.399      ;
; 30.538 ; osd:osd|hs_low[7]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 9.365      ;
; 30.589 ; osd:osd|hs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 9.319      ;
; 30.638 ; osd:osd|hs_low[5]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 9.270      ;
; 30.713 ; osd:osd|hs_high[2] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 9.195      ;
; 30.754 ; osd:osd|hs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 9.154      ;
; 30.802 ; osd:osd|hs_high[1] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 9.106      ;
; 30.830 ; osd:osd|hs_high[6] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 9.078      ;
; 30.836 ; osd:osd|hs_low[2]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 9.072      ;
; 30.844 ; osd:osd|hs_high[4] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 9.064      ;
; 30.849 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.203      ; 9.074      ;
; 30.855 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 9.073      ;
; 30.861 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 9.069      ;
; 30.862 ; osd:osd|hs_high[7] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.187      ; 9.045      ;
; 30.873 ; osd:osd|hs_low[3]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 9.035      ;
; 30.884 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 9.044      ;
; 30.934 ; osd:osd|hs_high[3] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 8.974      ;
; 30.945 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.204      ; 8.979      ;
; 30.969 ; osd:osd|hs_low[4]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 8.939      ;
; 30.971 ; osd:osd|hs_low[9]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 8.931      ;
; 30.980 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.204      ; 8.944      ;
; 30.986 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.206      ; 8.940      ;
; 30.992 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.197      ; 8.925      ;
; 31.007 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.203      ; 8.916      ;
; 31.013 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.915      ;
; 31.019 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.911      ;
; 31.021 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.206      ; 8.905      ;
; 31.031 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.204      ; 8.893      ;
; 31.033 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.199      ; 8.886      ;
; 31.036 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.197      ; 8.881      ;
; 31.042 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.886      ;
; 31.049 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.207      ; 8.878      ;
; 31.066 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.197      ; 8.851      ;
; 31.067 ; osd:osd|hs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 8.841      ;
; 31.072 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.206      ; 8.854      ;
; 31.077 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.199      ; 8.842      ;
; 31.079 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.201      ; 8.842      ;
; 31.084 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.207      ; 8.843      ;
; 31.091 ; osd:osd|hs_high[8] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 8.817      ;
; 31.096 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.200      ; 8.824      ;
; 31.102 ; osd:osd|hs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 8.806      ;
; 31.102 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.179      ; 8.797      ;
; 31.106 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.201      ; 8.815      ;
; 31.107 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.199      ; 8.812      ;
; 31.109 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.204      ; 8.815      ;
; 31.113 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.177      ; 8.784      ;
; 31.113 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.201      ; 8.808      ;
; 31.135 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.207      ; 8.792      ;
; 31.136 ; osd:osd|hs_low[7]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 8.772      ;
; 31.137 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.179      ; 8.762      ;
; 31.138 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.201      ; 8.783      ;
; 31.140 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.203      ; 8.783      ;
; 31.140 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.200      ; 8.780      ;
; 31.146 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.782      ;
; 31.148 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.177      ; 8.749      ;
; 31.150 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.206      ; 8.776      ;
; 31.152 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.778      ;
; 31.156 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.200      ; 8.764      ;
; 31.157 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.180      ; 8.743      ;
; 31.163 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.201      ; 8.758      ;
; 31.170 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.200      ; 8.750      ;
; 31.175 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.753      ;
; 31.177 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.197      ; 8.740      ;
; 31.178 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.200      ; 8.742      ;
; 31.183 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.206      ; 8.743      ;
; 31.185 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.181      ; 8.716      ;
; 31.185 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.201      ; 8.736      ;
; 31.188 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.179      ; 8.711      ;
; 31.194 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.204      ; 8.730      ;
; 31.197 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.180      ; 8.703      ;
; 31.199 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.177      ; 8.698      ;
; 31.213 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.207      ; 8.714      ;
; 31.216 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.712      ;
; 31.218 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.199      ; 8.701      ;
; 31.220 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.207      ; 8.707      ;
; 31.220 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.708      ;
; 31.220 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.181      ; 8.681      ;
; 31.225 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.207      ; 8.702      ;
; 31.227 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.206      ; 8.699      ;
; 31.230 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.180      ; 8.670      ;
; 31.231 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.204      ; 8.693      ;
; 31.233 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.181      ; 8.668      ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.411 ; osd:osd|v_osd_active                                                          ; osd:osd|v_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[13]                                                     ; vga:vga|video_counter[13]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[12]                                                     ; vga:vga|video_counter[12]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[0]                                                      ; vga:vga|video_counter[0]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[1]                                                      ; vga:vga|video_counter[1]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[2]                                                      ; vga:vga|video_counter[2]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[3]                                                      ; vga:vga|video_counter[3]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[4]                                                      ; vga:vga|video_counter[4]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[5]                                                      ; vga:vga|video_counter[5]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[6]                                                      ; vga:vga|video_counter[6]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[7]                                                      ; vga:vga|video_counter[7]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[8]                                                      ; vga:vga|video_counter[8]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[9]                                                      ; vga:vga|video_counter[9]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[10]                                                     ; vga:vga|video_counter[10]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[11]                                                     ; vga:vga|video_counter[11]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|vs                                                                    ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|hs                                                                    ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.417 ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.674      ;
; 0.457 ; vga:vga|v_cnt[9]                                                              ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.714      ;
; 0.482 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.739      ;
; 0.482 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.361      ; 1.065      ;
; 0.483 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.740      ;
; 0.483 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.740      ;
; 0.483 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.740      ;
; 0.483 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.740      ;
; 0.483 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.361      ; 1.066      ;
; 0.490 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.069      ;
; 0.499 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.756      ;
; 0.500 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.757      ;
; 0.501 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.758      ;
; 0.501 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.758      ;
; 0.502 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.759      ;
; 0.503 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.760      ;
; 0.503 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.760      ;
; 0.507 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.764      ;
; 0.650 ; osd:osd|h_cnt[0]                                                              ; osd:osd|hs_low[0]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.907      ;
; 0.660 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.917      ;
; 0.662 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.919      ;
; 0.662 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.919      ;
; 0.665 ; vga:vga|h_cnt[4]                                                              ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.922      ;
; 0.665 ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.922      ;
; 0.668 ; vga:vga|v_cnt[5]                                                              ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.925      ;
; 0.673 ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.930      ;
; 0.679 ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.936      ;
; 0.680 ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.937      ;
; 0.680 ; vga:vga|h_cnt[7]                                                              ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.937      ;
; 0.686 ; vga:vga|v_cnt[4]                                                              ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.943      ;
; 0.709 ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.966      ;
; 0.722 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.979      ;
; 0.726 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.983      ;
; 0.731 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.988      ;
; 0.731 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.988      ;
; 0.731 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.988      ;
; 0.732 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.989      ;
; 0.733 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.990      ;
; 0.734 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.991      ;
; 0.734 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.991      ;
; 0.735 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.992      ;
; 0.737 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.994      ;
; 0.746 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.003      ;
; 0.746 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.003      ;
; 0.762 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.019      ;
; 0.763 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.020      ;
; 0.768 ; vga:vga|video_counter[12]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.347      ;
; 0.773 ; vga:vga|video_counter[13]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.030      ;
; 0.779 ; vga:vga|video_counter[0]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.358      ;
; 0.786 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.358      ; 1.366      ;
; 0.788 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.362      ; 1.372      ;
; 0.792 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.362      ; 1.376      ;
; 0.795 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 1.396      ;
; 0.800 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.362      ; 1.384      ;
; 0.803 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.382      ;
; 0.812 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.362      ; 1.396      ;
; 0.816 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.360      ; 1.398      ;
; 0.820 ; osd:osd|hsD                                                                   ; osd:osd|hsD2                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.077      ;
; 0.824 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.358      ; 1.404      ;
; 0.825 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.404      ;
; 0.829 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.362      ; 1.413      ;
; 0.831 ; vga:vga|h_cnt[8]                                                              ; vga:vga|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.088      ;
; 0.834 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.361      ; 1.417      ;
; 0.836 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 1.433      ;
; 0.837 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.361      ; 1.420      ;
; 0.837 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.358      ; 1.417      ;
; 0.837 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 1.438      ;
; 0.839 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.360      ; 1.421      ;
; 0.840 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 1.441      ;
; 0.843 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.358      ; 1.423      ;
; 0.848 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.362      ; 1.432      ;
; 0.854 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 1.432      ;
; 0.857 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 1.433      ;
; 0.857 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.362      ; 1.441      ;
; 0.857 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.358      ; 1.437      ;
; 0.872 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.358      ; 1.452      ;
; 0.874 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.453      ;
; 0.896 ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.153      ;
; 0.901 ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.158      ;
; 0.969 ; vga:vga|h_cnt[7]                                                              ; vga:vga|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.226      ;
; 0.979 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.236      ;
; 0.979 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.236      ;
; 0.987 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.244      ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                     ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.412 ; sdram:sdram|q[1]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; sdram:sdram|q[2]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.417 ; sdram:sdram|q[0]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.674      ;
; 0.452 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.709      ;
; 0.475 ; sdram:sdram|q[2]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.732      ;
; 0.476 ; sdram:sdram|q[2]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.733      ;
; 0.482 ; sdram:sdram|q[1]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.739      ;
; 0.646 ; clk_div[5]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.903      ;
; 0.646 ; clk_div[6]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.903      ;
; 0.647 ; clk_div[4]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.904      ;
; 0.647 ; clk_div[7]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.904      ;
; 0.649 ; clk_div[3]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.906      ;
; 0.670 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.927      ;
; 0.671 ; clk_div[0]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.928      ;
; 0.679 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.936      ;
; 0.687 ; sdram:sdram|q[0]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.944      ;
; 0.687 ; sdram:sdram|q[0]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.944      ;
; 0.688 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.945      ;
; 0.710 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.967      ;
; 0.828 ; clk_div[1]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.085      ;
; 0.841 ; sdram:sdram|q[1]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.098      ;
; 0.963 ; clk_div[6]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.220      ;
; 0.964 ; clk_div[4]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.221      ;
; 0.973 ; clk_div[5]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.230      ;
; 0.975 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.232      ;
; 0.976 ; clk_div[3]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.233      ;
; 0.978 ; clk_div[5]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.235      ;
; 0.981 ; clk_div[3]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.238      ;
; 0.989 ; clk_div[0]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.246      ;
; 0.993 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.250      ;
; 0.996 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.253      ;
; 1.000 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.257      ;
; 1.001 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.258      ;
; 1.005 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.262      ;
; 1.024 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.281      ;
; 1.085 ; clk_div[4]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.342      ;
; 1.090 ; clk_div[4]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.347      ;
; 1.102 ; clk_div[3]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.359      ;
; 1.107 ; clk_div[3]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.364      ;
; 1.110 ; clk_div[0]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.367      ;
; 1.115 ; clk_div[0]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.372      ;
; 1.122 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.379      ;
; 1.127 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.384      ;
; 1.143 ; clk_div[1]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.400      ;
; 1.145 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.402      ;
; 1.147 ; clk_div[2]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.404      ;
; 1.150 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.407      ;
; 1.236 ; clk_div[0]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.493      ;
; 1.241 ; clk_div[0]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.498      ;
; 1.264 ; clk_div[1]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.521      ;
; 1.268 ; clk_div[2]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.525      ;
; 1.269 ; clk_div[1]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.526      ;
; 1.273 ; clk_div[2]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.530      ;
; 1.390 ; clk_div[1]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.647      ;
; 1.394 ; clk_div[2]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.651      ;
; 1.395 ; clk_div[1]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.652      ;
; 1.399 ; clk_div[2]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.656      ;
; 1.509 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.766      ;
; 1.562 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.819      ;
; 1.655 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.912      ;
; 1.785 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.041      ;
; 1.785 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.041      ;
; 1.788 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.044      ;
; 1.809 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.066      ;
; 1.924 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.181      ;
; 1.924 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.181      ;
; 1.924 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.181      ;
; 1.924 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.181      ;
; 1.924 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.181      ;
; 2.136 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.393      ;
; 2.136 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.393      ;
; 2.136 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.393      ;
; 2.136 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.393      ;
; 2.136 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.393      ;
; 2.146 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.403      ;
; 2.146 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.403      ;
; 2.146 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.403      ;
; 2.146 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.403      ;
; 2.146 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.403      ;
; 2.174 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.431      ;
; 2.174 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.431      ;
; 2.464 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.721      ;
; 2.464 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.721      ;
; 2.464 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.721      ;
; 2.485 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.742      ;
; 2.485 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.742      ;
; 2.485 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.742      ;
; 2.485 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.742      ;
; 2.786 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 2.911      ;
; 2.842 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 2.993      ;
; 2.977 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 3.128      ;
; 3.012 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.137      ;
; 3.051 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.176      ;
; 3.067 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.192      ;
; 3.109 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 3.260      ;
; 3.229 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.354      ;
; 3.247 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.044      ; 3.401      ;
; 3.267 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 3.418      ;
; 3.283 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.408      ;
; 3.288 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 3.439      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.461 ; 15.614       ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.466 ; 15.619       ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.466 ; 15.619       ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.466 ; 15.619       ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.487 ; 15.645       ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.487 ; 15.645       ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.488 ; 15.646       ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.492 ; 15.650       ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.509 ; 15.697       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.509 ; 15.697       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.509 ; 15.697       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.614 ; 15.614       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.616 ; 15.616       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.616 ; 15.616       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.616 ; 15.616       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.648 ; 15.648       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.648 ; 15.648       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.649 ; 15.649       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.650 ; 15.650       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_27'                                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; 18.344 ; 18.344       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.344 ; 18.344       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.344 ; 18.344       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.344 ; 18.344       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 18.355 ; 18.355       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.387 ; 18.387       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.537 ; 18.537       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.649 ; 18.649       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.682 ; 18.682       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.692 ; 18.692       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.692 ; 18.692       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.692 ; 18.692       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.692 ; 18.692       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; clk_27 ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[0]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[1]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[2]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[3]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[4]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[5]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[6]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[7]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[8]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[9]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD                                                                                        ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD2                                                                                       ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[0]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[1]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[2]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[3]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[4]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[5]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[6]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[7]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[8]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[9]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[0]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[1]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[2]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[3]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[4]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[5]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[6]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[7]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[8]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[9]                                                                                  ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|v_osd_active                                                                               ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                         ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                         ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                           ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                           ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_osd_active                                                                               ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                      ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                                   ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                                   ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                                   ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                                   ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                                   ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                                   ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                                   ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                                   ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                           ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                          ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                          ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                          ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                          ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                           ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                           ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                           ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                           ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                           ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                           ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                           ;
; 19.598 ; 19.833       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.598 ; 19.833       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.598 ; 19.833       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.598 ; 19.833       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.600 ; 19.835       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.602 ; 19.837       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.603 ; 19.838       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.605 ; 19.840       ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.605 ; 19.840       ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.606 ; 19.841       ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 14.543 ; 14.481 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 9.150  ; 9.189  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 8.434  ; 8.292  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 9.869  ; 9.903  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 9.876  ; 9.551  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 14.543 ; 14.481 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 14.158 ; 14.098 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 14.229 ; 14.170 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 9.585  ; 9.560  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 9.768  ; 9.595  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 9.718  ; 9.571  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 9.404  ; 9.164  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 13.330 ; 13.308 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 14.229 ; 14.170 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 7.524  ; 7.430  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 16.651 ; 16.256 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 9.887  ; 9.860  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 11.353 ; 10.908 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 8.793  ; 8.708  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 9.146  ; 9.270  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 12.984 ; 12.965 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 16.651 ; 16.256 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 7.464  ; 7.269  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 12.965 ; 11.610 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 10.088 ; 9.793  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 8.840  ; 8.520  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 9.734  ; 9.561  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 8.401  ; 8.101  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 8.755  ; 8.385  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 12.965 ; 11.610 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 8.060  ; 7.713  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 8.636  ; 8.339  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 8.877  ; 8.516  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 8.822  ; 8.496  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 8.376  ; 8.047  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 8.876  ; 8.611  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 9.583  ; 9.300  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 7.927  ; 6.621  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 3.569  ; 3.331  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 3.524  ; 3.299  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 3.569  ; 3.331  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; 0.690  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; 0.403  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 4.460  ; 4.446  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 5.655  ; 5.579  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 4.460  ; 4.446  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 6.563  ; 6.464  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 6.227  ; 6.140  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 6.122  ; 5.969  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 5.955  ; 5.832  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 5.364  ; 5.115  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 5.728  ; 5.584  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 5.609  ; 5.474  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 6.066  ; 5.922  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 5.451  ; 5.318  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 5.364  ; 5.115  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 5.773  ; 5.664  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 6.816  ; 6.722  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 5.026  ; 4.779  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 6.292  ; 6.118  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 7.222  ; 6.821  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 5.152  ; 5.075  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 5.582  ; 5.562  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 5.026  ; 4.779  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 8.146  ; 7.706  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 6.758  ; 6.566  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 5.888  ; 5.525  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 7.642  ; 7.282  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 6.432  ; 6.041  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 7.468  ; 7.212  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 5.888  ; 5.525  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 6.521  ; 6.072  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 10.576 ; 9.205  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 5.966  ; 5.587  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 6.383  ; 6.019  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 6.478  ; 6.111  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 6.222  ; 5.959  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 6.566  ; 6.336  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 7.384  ; 7.088  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 8.068  ; 7.753  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 7.474  ; 6.168  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 3.115  ; 2.877  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 3.071  ; 2.847  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 3.116  ; 2.878  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; 0.176  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; -0.109 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 105.34 MHz ; 105.34 MHz      ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 208.99 MHz ; 208.99 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 26.480 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 30.189 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.362 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.363 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 15.345 ; 0.000         ;
; clk_27                                          ; 18.329 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.554 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 26.480 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 4.601      ;
; 26.498 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 4.583      ;
; 26.687 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 4.393      ;
; 26.745 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 4.336      ;
; 26.763 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 4.318      ;
; 26.781 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 4.299      ;
; 26.815 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 4.265      ;
; 26.873 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 4.208      ;
; 26.909 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 4.171      ;
; 27.038 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 4.042      ;
; 27.043 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 4.037      ;
; 27.052 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 4.028      ;
; 27.077 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 4.003      ;
; 27.089 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.074     ; 3.989      ;
; 27.096 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 3.984      ;
; 27.107 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.074     ; 3.971      ;
; 27.138 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 3.943      ;
; 27.138 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 3.942      ;
; 27.251 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.096     ; 3.807      ;
; 27.409 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.096     ; 3.649      ;
; 27.434 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.074     ; 3.644      ;
; 27.496 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.096     ; 3.562      ;
; 27.512 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.096     ; 3.546      ;
; 27.540 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.096     ; 3.518      ;
; 27.660 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.075     ; 3.417      ;
; 27.795 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.075     ; 3.282      ;
; 27.800 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.075     ; 3.277      ;
; 27.809 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.075     ; 3.268      ;
; 27.953 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.095     ; 3.106      ;
; 27.976 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.095     ; 3.083      ;
; 28.088 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.075     ; 2.989      ;
; 28.257 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.095     ; 2.802      ;
; 28.674 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.527      ;
; 28.674 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.527      ;
; 28.674 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.527      ;
; 28.674 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.527      ;
; 28.674 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.527      ;
; 28.690 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.511      ;
; 28.690 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.511      ;
; 28.690 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.511      ;
; 28.690 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.511      ;
; 28.690 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.511      ;
; 28.718 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.483      ;
; 28.718 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.483      ;
; 28.718 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.483      ;
; 28.718 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.483      ;
; 28.718 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.483      ;
; 28.931 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.269      ;
; 28.953 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.248      ;
; 28.953 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.248      ;
; 28.953 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.248      ;
; 28.953 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.248      ;
; 28.953 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.248      ;
; 28.985 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 2.217      ;
; 28.985 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 2.217      ;
; 28.985 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 2.217      ;
; 28.985 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 2.217      ;
; 28.985 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 2.217      ;
; 29.004 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 2.198      ;
; 29.004 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 2.198      ;
; 29.004 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 2.198      ;
; 29.004 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 2.198      ;
; 29.004 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 2.198      ;
; 29.090 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.110      ;
; 29.136 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.063      ;
; 29.199 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.000      ;
; 29.200 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 1.999      ;
; 29.230 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 1.972      ;
; 29.230 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 1.972      ;
; 29.230 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 1.972      ;
; 29.230 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 1.972      ;
; 29.230 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.062     ; 1.972      ;
; 29.264 ; clk_div[2]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.936      ;
; 29.344 ; clk_div[1]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.856      ;
; 29.366 ; clk_div[1]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.834      ;
; 29.380 ; clk_div[2]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.820      ;
; 29.400 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.800      ;
; 29.409 ; clk_div[2]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.791      ;
; 29.460 ; clk_div[1]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.740      ;
; 29.469 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.732      ;
; 29.482 ; clk_div[1]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.718      ;
; 29.483 ; clk_div[0]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.717      ;
; 29.496 ; clk_div[2]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.704      ;
; 29.503 ; clk_div[0]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.697      ;
; 29.525 ; clk_div[2]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.675      ;
; 29.529 ; clk_div[4]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.671      ;
; 29.539 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.662      ;
; 29.539 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.662      ;
; 29.539 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.662      ;
; 29.539 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.662      ;
; 29.598 ; clk_div[1]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.602      ;
; 29.599 ; clk_div[0]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.601      ;
; 29.608 ; clk_div[3]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.592      ;
; 29.619 ; clk_div[0]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.581      ;
; 29.626 ; clk_div[3]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.574      ;
; 29.645 ; clk_div[4]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.555      ;
; 29.646 ; clk_div[6]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.554      ;
; 29.674 ; clk_div[4]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.526      ;
; 29.715 ; clk_div[0]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.485      ;
; 29.719 ; clk_div[5]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.481      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                 ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 30.189 ; osd:osd|hs_low[8]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 9.679      ;
; 30.488 ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 9.380      ;
; 30.751 ; osd:osd|hs_low[8]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 9.123      ;
; 30.800 ; osd:osd|hs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 9.068      ;
; 30.838 ; osd:osd|hs_low[5]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 9.030      ;
; 30.910 ; osd:osd|hs_high[2] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.958      ;
; 30.986 ; osd:osd|hs_high[1] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.882      ;
; 31.008 ; osd:osd|hs_low[2]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.860      ;
; 31.010 ; osd:osd|hs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.858      ;
; 31.016 ; osd:osd|hs_high[6] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.852      ;
; 31.025 ; osd:osd|hs_high[4] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.843      ;
; 31.042 ; osd:osd|hs_high[7] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.826      ;
; 31.050 ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.824      ;
; 31.102 ; osd:osd|hs_high[3] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.766      ;
; 31.113 ; osd:osd|hs_low[3]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.755      ;
; 31.125 ; osd:osd|hs_low[4]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.743      ;
; 31.218 ; osd:osd|hs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.650      ;
; 31.241 ; osd:osd|hs_high[8] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.627      ;
; 31.242 ; osd:osd|hs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.626      ;
; 31.345 ; osd:osd|hs_low[7]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.523      ;
; 31.362 ; osd:osd|hs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.512      ;
; 31.400 ; osd:osd|hs_low[5]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.474      ;
; 31.472 ; osd:osd|hs_high[2] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.402      ;
; 31.548 ; osd:osd|hs_high[1] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.326      ;
; 31.570 ; osd:osd|hs_low[2]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.304      ;
; 31.572 ; osd:osd|hs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.302      ;
; 31.578 ; osd:osd|hs_high[6] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.296      ;
; 31.587 ; osd:osd|hs_high[4] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.287      ;
; 31.604 ; osd:osd|hs_high[7] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.270      ;
; 31.621 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.178      ; 8.269      ;
; 31.626 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 8.269      ;
; 31.627 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 8.268      ;
; 31.653 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.178      ; 8.237      ;
; 31.654 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 8.240      ;
; 31.658 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 8.237      ;
; 31.659 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 8.236      ;
; 31.664 ; osd:osd|hs_high[3] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.210      ;
; 31.671 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.175      ; 8.216      ;
; 31.672 ; osd:osd|hs_low[9]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 8.196      ;
; 31.675 ; osd:osd|hs_low[3]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.199      ;
; 31.686 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 8.208      ;
; 31.687 ; osd:osd|hs_low[4]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.187      ;
; 31.712 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.177      ; 8.177      ;
; 31.732 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.177      ; 8.157      ;
; 31.732 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.177      ; 8.157      ;
; 31.739 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.175      ; 8.148      ;
; 31.749 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.175      ; 8.138      ;
; 31.753 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.171      ; 8.130      ;
; 31.757 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.170      ; 8.125      ;
; 31.763 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.177      ; 8.126      ;
; 31.763 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.177      ; 8.126      ;
; 31.765 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.180      ; 8.127      ;
; 31.780 ; osd:osd|hs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.094      ;
; 31.780 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.177      ; 8.109      ;
; 31.790 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.177      ; 8.099      ;
; 31.794 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.173      ; 8.091      ;
; 31.798 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.172      ; 8.086      ;
; 31.800 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.177      ; 8.089      ;
; 31.800 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.177      ; 8.089      ;
; 31.803 ; osd:osd|hs_high[8] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.071      ;
; 31.804 ; osd:osd|hs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 8.070      ;
; 31.805 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.176      ; 8.083      ;
; 31.805 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.176      ; 8.083      ;
; 31.810 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.175      ; 8.077      ;
; 31.811 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.152      ; 8.053      ;
; 31.815 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.154      ; 8.051      ;
; 31.821 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.150      ; 8.041      ;
; 31.823 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.178      ; 8.067      ;
; 31.828 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 8.067      ;
; 31.829 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 8.066      ;
; 31.833 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.180      ; 8.059      ;
; 31.843 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.180      ; 8.049      ;
; 31.847 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.176      ; 8.041      ;
; 31.851 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.177      ; 8.038      ;
; 31.851 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.175      ; 8.036      ;
; 31.852 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.171      ; 8.031      ;
; 31.852 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.171      ; 8.031      ;
; 31.856 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 8.038      ;
; 31.863 ; vga:vga|v_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.178      ; 8.027      ;
; 31.868 ; vga:vga|v_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 8.027      ;
; 31.869 ; vga:vga|v_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 8.026      ;
; 31.879 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.152      ; 7.985      ;
; 31.884 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.155      ; 7.983      ;
; 31.889 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.150      ; 7.973      ;
; 31.889 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.152      ; 7.975      ;
; 31.891 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.178      ; 7.999      ;
; 31.893 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.173      ; 7.992      ;
; 31.893 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.173      ; 7.992      ;
; 31.896 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 7.999      ;
; 31.896 ; vga:vga|v_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 7.998      ;
; 31.897 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 7.998      ;
; 31.899 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.150      ; 7.963      ;
; 31.902 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.177      ; 7.987      ;
; 31.904 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.180      ; 7.988      ;
; 31.904 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.154      ; 7.962      ;
; 31.907 ; osd:osd|hs_low[7]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.162      ; 7.967      ;
; 31.908 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.157      ; 7.961      ;
; 31.917 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.154      ; 7.949      ;
; 31.923 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.178      ; 7.967      ;
; 31.924 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 7.970      ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.362 ; vga:vga|video_counter[13]                                                     ; vga:vga|video_counter[13]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[12]                                                     ; vga:vga|video_counter[12]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[0]                                                      ; vga:vga|video_counter[0]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[1]                                                      ; vga:vga|video_counter[1]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[2]                                                      ; vga:vga|video_counter[2]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[3]                                                      ; vga:vga|video_counter[3]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[4]                                                      ; vga:vga|video_counter[4]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[5]                                                      ; vga:vga|video_counter[5]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[6]                                                      ; vga:vga|video_counter[6]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[7]                                                      ; vga:vga|video_counter[7]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[8]                                                      ; vga:vga|video_counter[8]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[9]                                                      ; vga:vga|video_counter[9]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[10]                                                     ; vga:vga|video_counter[10]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[11]                                                     ; vga:vga|video_counter[11]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; osd:osd|v_osd_active                                                          ; osd:osd|v_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|vs                                                                    ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|hs                                                                    ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.374 ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.608      ;
; 0.413 ; vga:vga|v_cnt[9]                                                              ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.647      ;
; 0.435 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.670      ;
; 0.435 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.670      ;
; 0.436 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.671      ;
; 0.436 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.671      ;
; 0.436 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.671      ;
; 0.444 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.318      ; 0.963      ;
; 0.448 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.318      ; 0.967      ;
; 0.449 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.684      ;
; 0.451 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.686      ;
; 0.451 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.686      ;
; 0.451 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.315      ; 0.967      ;
; 0.452 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.687      ;
; 0.453 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.688      ;
; 0.453 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.688      ;
; 0.454 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.689      ;
; 0.458 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.693      ;
; 0.602 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.837      ;
; 0.604 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.839      ;
; 0.605 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.839      ;
; 0.606 ; vga:vga|h_cnt[4]                                                              ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.841      ;
; 0.607 ; osd:osd|h_cnt[0]                                                              ; osd:osd|hs_low[0]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.841      ;
; 0.608 ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.842      ;
; 0.612 ; vga:vga|v_cnt[5]                                                              ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.846      ;
; 0.616 ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.850      ;
; 0.619 ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.854      ;
; 0.620 ; vga:vga|h_cnt[7]                                                              ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.855      ;
; 0.622 ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.857      ;
; 0.627 ; vga:vga|v_cnt[4]                                                              ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.861      ;
; 0.647 ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.882      ;
; 0.662 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.897      ;
; 0.666 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.901      ;
; 0.667 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.902      ;
; 0.668 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.903      ;
; 0.673 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.908      ;
; 0.673 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.908      ;
; 0.674 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.909      ;
; 0.675 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.910      ;
; 0.675 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.910      ;
; 0.676 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.911      ;
; 0.677 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.912      ;
; 0.677 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.912      ;
; 0.680 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.915      ;
; 0.687 ; vga:vga|video_counter[13]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.922      ;
; 0.701 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.936      ;
; 0.702 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.937      ;
; 0.704 ; vga:vga|video_counter[12]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.315      ; 1.220      ;
; 0.711 ; vga:vga|video_counter[0]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.315      ; 1.227      ;
; 0.718 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.316      ; 1.235      ;
; 0.722 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.317      ; 1.240      ;
; 0.723 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.317      ; 1.241      ;
; 0.728 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.333      ; 1.262      ;
; 0.732 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.319      ; 1.252      ;
; 0.736 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.315      ; 1.252      ;
; 0.740 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.319      ; 1.260      ;
; 0.747 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.262      ;
; 0.751 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.316      ; 1.268      ;
; 0.753 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.268      ;
; 0.756 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.319      ; 1.276      ;
; 0.758 ; vga:vga|h_cnt[8]                                                              ; vga:vga|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.993      ;
; 0.759 ; osd:osd|hsD                                                                   ; osd:osd|hsD2                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.994      ;
; 0.760 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.317      ; 1.278      ;
; 0.763 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.278      ;
; 0.764 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.330      ; 1.295      ;
; 0.766 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.317      ; 1.284      ;
; 0.766 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.333      ; 1.300      ;
; 0.768 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.316      ; 1.285      ;
; 0.769 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.284      ;
; 0.769 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.333      ; 1.303      ;
; 0.773 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.319      ; 1.293      ;
; 0.780 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.319      ; 1.300      ;
; 0.782 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.311      ; 1.294      ;
; 0.782 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.297      ;
; 0.785 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.309      ; 1.295      ;
; 0.796 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.311      ;
; 0.802 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.312      ; 1.315      ;
; 0.828 ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.062      ;
; 0.833 ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.067      ;
; 0.881 ; vga:vga|h_cnt[7]                                                              ; vga:vga|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.116      ;
; 0.890 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.125      ;
; 0.891 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.126      ;
; 0.892 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.126      ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.363 ; sdram:sdram|q[1]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; sdram:sdram|q[2]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.597      ;
; 0.374 ; sdram:sdram|q[0]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.608      ;
; 0.408 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.642      ;
; 0.438 ; sdram:sdram|q[2]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.672      ;
; 0.439 ; sdram:sdram|q[2]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.673      ;
; 0.440 ; sdram:sdram|q[1]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.674      ;
; 0.589 ; clk_div[5]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.824      ;
; 0.590 ; clk_div[7]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.825      ;
; 0.591 ; clk_div[6]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.826      ;
; 0.592 ; clk_div[4]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.827      ;
; 0.594 ; clk_div[3]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.829      ;
; 0.613 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.847      ;
; 0.615 ; clk_div[0]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.850      ;
; 0.621 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.855      ;
; 0.626 ; sdram:sdram|q[0]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.860      ;
; 0.627 ; sdram:sdram|q[0]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.861      ;
; 0.632 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.866      ;
; 0.648 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.882      ;
; 0.760 ; clk_div[1]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.995      ;
; 0.781 ; sdram:sdram|q[1]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.015      ;
; 0.877 ; clk_div[5]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.112      ;
; 0.878 ; clk_div[6]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.113      ;
; 0.879 ; clk_div[4]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.114      ;
; 0.882 ; clk_div[3]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.117      ;
; 0.888 ; clk_div[5]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.123      ;
; 0.890 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.125      ;
; 0.893 ; clk_div[3]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.128      ;
; 0.899 ; clk_div[0]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.134      ;
; 0.901 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.135      ;
; 0.903 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.137      ;
; 0.906 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.140      ;
; 0.912 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.146      ;
; 0.914 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.148      ;
; 0.933 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.167      ;
; 0.978 ; clk_div[4]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.213      ;
; 0.989 ; clk_div[4]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.224      ;
; 0.992 ; clk_div[3]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.227      ;
; 0.998 ; clk_div[0]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.233      ;
; 1.003 ; clk_div[3]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.238      ;
; 1.009 ; clk_div[0]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.244      ;
; 1.011 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.245      ;
; 1.022 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.256      ;
; 1.032 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.266      ;
; 1.043 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.277      ;
; 1.052 ; clk_div[1]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.287      ;
; 1.056 ; clk_div[2]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.291      ;
; 1.108 ; clk_div[0]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.343      ;
; 1.119 ; clk_div[0]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.354      ;
; 1.132 ; clk_div[2]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.367      ;
; 1.141 ; clk_div[1]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.376      ;
; 1.162 ; clk_div[1]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.397      ;
; 1.166 ; clk_div[2]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.401      ;
; 1.242 ; clk_div[2]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.477      ;
; 1.251 ; clk_div[1]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.486      ;
; 1.272 ; clk_div[1]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.507      ;
; 1.276 ; clk_div[2]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.511      ;
; 1.400 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.635      ;
; 1.431 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.665      ;
; 1.498 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.733      ;
; 1.651 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.886      ;
; 1.667 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.900      ;
; 1.668 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.901      ;
; 1.670 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.903      ;
; 1.755 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.990      ;
; 1.755 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.990      ;
; 1.755 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.990      ;
; 1.755 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.990      ;
; 1.755 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.990      ;
; 1.969 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.203      ;
; 1.969 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.203      ;
; 1.972 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.207      ;
; 1.972 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.207      ;
; 1.972 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.207      ;
; 1.972 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.207      ;
; 1.972 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.207      ;
; 1.984 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.219      ;
; 1.984 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.219      ;
; 1.984 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.219      ;
; 1.984 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.219      ;
; 1.984 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.219      ;
; 2.247 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.481      ;
; 2.247 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.481      ;
; 2.247 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.481      ;
; 2.256 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.490      ;
; 2.256 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.490      ;
; 2.256 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.490      ;
; 2.256 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.490      ;
; 2.574 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.013      ; 2.688      ;
; 2.590 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 2.719      ;
; 2.740 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 2.869      ;
; 2.778 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.012      ; 2.891      ;
; 2.824 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.013      ; 2.938      ;
; 2.834 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 2.964      ;
; 2.846 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.013      ; 2.960      ;
; 2.932 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 3.066      ;
; 2.964 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.012      ; 3.077      ;
; 2.976 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.105      ;
; 2.984 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 3.117      ;
; 2.989 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.012      ; 3.102      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.449 ; 15.600       ; 0.151          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.462 ; 15.613       ; 0.151          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.462 ; 15.613       ; 0.151          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.462 ; 15.613       ; 0.151          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.495 ; 15.651       ; 0.156          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.496 ; 15.652       ; 0.156          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.496 ; 15.652       ; 0.156          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.507 ; 15.663       ; 0.156          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.608 ; 15.608       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.615 ; 15.615       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.615 ; 15.615       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.615 ; 15.615       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.649 ; 15.649       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.650 ; 15.650       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.650 ; 15.650       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.656 ; 15.656       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_27'                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; 18.329 ; 18.329       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.329 ; 18.329       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.329 ; 18.329       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.329 ; 18.329       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 18.365 ; 18.365       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.393 ; 18.393       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.537 ; 18.537       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.643 ; 18.643       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.672 ; 18.672       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.705 ; 18.705       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.705 ; 18.705       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.705 ; 18.705       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.705 ; 18.705       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; clk_27 ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[0]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[1]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[2]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[3]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[4]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[5]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[6]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[7]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[8]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[9]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD                                                                                        ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD2                                                                                       ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[0]                                                                                 ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[1]                                                                                 ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[2]                                                                                 ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[3]                                                                                 ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[4]                                                                                 ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[5]                                                                                 ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[6]                                                                                 ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[8]                                                                                 ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[9]                                                                                 ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[1]                                                                                  ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[2]                                                                                  ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[3]                                                                                  ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[4]                                                                                  ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[5]                                                                                  ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[6]                                                                                  ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[7]                                                                                  ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                           ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                          ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                          ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                          ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                           ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                           ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                           ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                           ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                           ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                           ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                           ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                           ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[7]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[0]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[8]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[9]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|v_osd_active                                                                               ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                         ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                         ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_osd_active                                                                               ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                                   ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                      ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                                   ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                                   ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                                   ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                                   ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                                   ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                                   ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                                   ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                                   ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                          ;
; 19.601 ; 19.834       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.602 ; 19.835       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.605 ; 19.838       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.605 ; 19.838       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.605 ; 19.838       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.610 ; 19.843       ; 0.233          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.610 ; 19.843       ; 0.233          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.611 ; 19.844       ; 0.233          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 13.553 ; 13.072 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 8.512  ; 8.300  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 7.858  ; 7.583  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 9.177  ; 8.953  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 9.034  ; 8.788  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 13.553 ; 13.072 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 13.168 ; 12.653 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 13.234 ; 12.722 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 8.877  ; 8.716  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 9.098  ; 8.756  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 8.895  ; 8.660  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 8.600  ; 8.480  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 12.417 ; 11.953 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 13.234 ; 12.722 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 6.969  ; 6.782  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 15.399 ; 14.560 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 9.225  ; 8.900  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 10.450 ; 9.823  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 8.030  ; 7.876  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 8.500  ; 8.380  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 12.092 ; 11.644 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 15.399 ; 14.560 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 6.923  ; 6.623  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 11.528 ; 10.241 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 9.246  ; 8.843  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 8.028  ; 7.646  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 8.901  ; 8.635  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 7.607  ; 7.286  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 7.965  ; 7.527  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 11.528 ; 10.241 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 7.336  ; 6.954  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 7.870  ; 7.541  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 8.105  ; 7.709  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 8.087  ; 7.672  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 7.716  ; 7.264  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 8.153  ; 7.784  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 8.786  ; 8.373  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 6.879  ; 5.755  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 3.208  ; 3.027  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 3.170  ; 2.991  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 3.209  ; 3.028  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; 0.392  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; 0.134  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 4.121  ; 4.053  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 5.265  ; 5.051  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 4.121  ; 4.053  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 6.112  ; 5.859  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 5.810  ; 5.556  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 5.700  ; 5.417  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 5.493  ; 5.250  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 4.925  ; 4.609  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 5.337  ; 5.075  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 5.206  ; 4.985  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 5.641  ; 5.375  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 5.073  ; 4.837  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 4.925  ; 4.609  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 5.346  ; 5.071  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 6.316  ; 6.132  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 4.607  ; 4.305  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 5.887  ; 5.531  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 6.585  ; 6.083  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 4.792  ; 4.607  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 5.193  ; 5.041  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 4.607  ; 4.305  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 7.468  ; 6.866  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 6.272  ; 5.979  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 5.334  ; 5.001  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 7.017  ; 6.611  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 5.849  ; 5.450  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 6.838  ; 6.547  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 5.334  ; 5.001  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 5.932  ; 5.492  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 9.390  ; 8.111  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 5.437  ; 5.072  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 5.828  ; 5.480  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 5.916  ; 5.547  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 5.721  ; 5.369  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 6.052  ; 5.711  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 6.743  ; 6.445  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 7.358  ; 7.015  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 6.478  ; 5.354  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 2.807  ; 2.626  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 2.768  ; 2.588  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 2.807  ; 2.626  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; -0.082 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; -0.338 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 28.724 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 34.568 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.187 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 15.414 ; 0.000         ;
; clk_27                                          ; 17.953 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.594 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 28.724 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.042     ; 2.438      ;
; 28.728 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.042     ; 2.434      ;
; 28.793 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.042     ; 2.369      ;
; 28.859 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.043     ; 2.302      ;
; 28.873 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.042     ; 2.289      ;
; 28.883 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.042     ; 2.279      ;
; 28.901 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.041     ; 2.262      ;
; 28.905 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.041     ; 2.258      ;
; 28.945 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.043     ; 2.216      ;
; 28.958 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.043     ; 2.203      ;
; 28.971 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.043     ; 2.190      ;
; 28.976 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.043     ; 2.185      ;
; 29.000 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.041     ; 2.163      ;
; 29.001 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.042     ; 2.161      ;
; 29.006 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.042     ; 2.156      ;
; 29.009 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.042     ; 2.153      ;
; 29.058 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.044     ; 2.102      ;
; 29.062 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.044     ; 2.098      ;
; 29.125 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.061     ; 2.019      ;
; 29.157 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.044     ; 2.003      ;
; 29.203 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.061     ; 1.941      ;
; 29.216 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.061     ; 1.928      ;
; 29.231 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.061     ; 1.913      ;
; 29.232 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.045     ; 1.927      ;
; 29.234 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.061     ; 1.910      ;
; 29.350 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.045     ; 1.809      ;
; 29.363 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.045     ; 1.796      ;
; 29.381 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.045     ; 1.778      ;
; 29.416 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.060     ; 1.729      ;
; 29.429 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.060     ; 1.716      ;
; 29.510 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.045     ; 1.649      ;
; 29.584 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.060     ; 1.561      ;
; 29.912 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.303      ;
; 29.912 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.303      ;
; 29.912 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.303      ;
; 29.912 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.303      ;
; 29.912 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.303      ;
; 29.925 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.290      ;
; 29.925 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.290      ;
; 29.925 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.290      ;
; 29.925 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.290      ;
; 29.925 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.290      ;
; 29.943 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.272      ;
; 29.943 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.272      ;
; 29.943 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.272      ;
; 29.943 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.272      ;
; 29.943 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.272      ;
; 30.023 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.040     ; 1.189      ;
; 30.031 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.185      ;
; 30.031 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.185      ;
; 30.031 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.185      ;
; 30.031 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.185      ;
; 30.031 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.185      ;
; 30.034 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.182      ;
; 30.034 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.182      ;
; 30.034 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.182      ;
; 30.034 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.182      ;
; 30.034 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.182      ;
; 30.046 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.040     ; 1.166      ;
; 30.046 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.040     ; 1.166      ;
; 30.072 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.143      ;
; 30.072 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.143      ;
; 30.072 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.143      ;
; 30.072 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.143      ;
; 30.072 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.143      ;
; 30.085 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.130      ;
; 30.152 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.063      ;
; 30.164 ; clk_div[2]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.051      ;
; 30.182 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.034      ;
; 30.182 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.034      ;
; 30.182 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.034      ;
; 30.182 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.034      ;
; 30.182 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.034      ;
; 30.227 ; clk_div[1]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.988      ;
; 30.228 ; clk_div[2]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.987      ;
; 30.232 ; clk_div[2]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.983      ;
; 30.262 ; clk_div[1]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.953      ;
; 30.285 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.930      ;
; 30.291 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.924      ;
; 30.295 ; clk_div[1]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.920      ;
; 30.296 ; clk_div[2]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.919      ;
; 30.297 ; clk_div[0]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.918      ;
; 30.300 ; clk_div[2]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.915      ;
; 30.323 ; clk_div[4]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.892      ;
; 30.329 ; clk_div[0]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.886      ;
; 30.330 ; clk_div[1]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.885      ;
; 30.349 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.866      ;
; 30.352 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.863      ;
; 30.352 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.863      ;
; 30.352 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.863      ;
; 30.363 ; clk_div[1]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.852      ;
; 30.365 ; clk_div[0]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.850      ;
; 30.371 ; clk_div[3]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.844      ;
; 30.387 ; clk_div[4]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.828      ;
; 30.391 ; clk_div[6]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.824      ;
; 30.391 ; clk_div[4]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.824      ;
; 30.397 ; clk_div[0]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.818      ;
; 30.401 ; clk_div[3]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.814      ;
; 30.433 ; clk_div[0]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.782      ;
; 30.439 ; clk_div[3]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.776      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                 ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 34.568 ; osd:osd|hs_low[8]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 5.203      ;
; 34.731 ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 5.040      ;
; 34.815 ; osd:osd|hs_low[5]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.956      ;
; 34.879 ; osd:osd|hs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.892      ;
; 34.885 ; osd:osd|hs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.886      ;
; 34.904 ; osd:osd|hs_low[8]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.085      ; 4.872      ;
; 34.942 ; osd:osd|hs_low[3]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.829      ;
; 34.951 ; osd:osd|hs_high[2] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.820      ;
; 34.956 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.093      ; 4.828      ;
; 34.960 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.096      ; 4.827      ;
; 34.961 ; osd:osd|hs_high[1] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.810      ;
; 34.970 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.096      ; 4.817      ;
; 34.988 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.095      ; 4.798      ;
; 34.998 ; osd:osd|hs_low[2]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.773      ;
; 34.999 ; osd:osd|hs_high[7] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.772      ;
; 35.007 ; osd:osd|hs_high[6] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.764      ;
; 35.019 ; osd:osd|hs_high[4] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.752      ;
; 35.029 ; osd:osd|hs_high[3] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.742      ;
; 35.044 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.089      ; 4.736      ;
; 35.047 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.077      ; 4.721      ;
; 35.049 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.079      ; 4.721      ;
; 35.055 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.093      ; 4.729      ;
; 35.059 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.096      ; 4.728      ;
; 35.061 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.078      ; 4.708      ;
; 35.062 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.085      ; 4.714      ;
; 35.066 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.086      ; 4.711      ;
; 35.067 ; osd:osd|hs_low[4]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.704      ;
; 35.067 ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.085      ; 4.709      ;
; 35.067 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.091      ; 4.715      ;
; 35.069 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.091      ; 4.713      ;
; 35.069 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.096      ; 4.718      ;
; 35.073 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.089      ; 4.707      ;
; 35.073 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.078      ; 4.696      ;
; 35.077 ; osd:osd|hs_low[7]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.694      ;
; 35.087 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.077      ; 4.681      ;
; 35.087 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.095      ; 4.699      ;
; 35.087 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.087      ; 4.691      ;
; 35.087 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.091      ; 4.695      ;
; 35.089 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.079      ; 4.681      ;
; 35.089 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.094      ; 4.696      ;
; 35.091 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.096      ; 4.696      ;
; 35.091 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.088      ; 4.688      ;
; 35.092 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.075      ; 4.674      ;
; 35.096 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.093      ; 4.688      ;
; 35.097 ; osd:osd|hs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.674      ;
; 35.097 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.089      ; 4.683      ;
; 35.097 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.079      ; 4.673      ;
; 35.098 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.091      ; 4.684      ;
; 35.098 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.095      ; 4.688      ;
; 35.099 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.092      ; 4.684      ;
; 35.100 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.074      ; 4.665      ;
; 35.102 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.078      ; 4.667      ;
; 35.103 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.095      ; 4.683      ;
; 35.111 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.077      ; 4.657      ;
; 35.111 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.094      ; 4.674      ;
; 35.113 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.078      ; 4.656      ;
; 35.113 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.079      ; 4.657      ;
; 35.115 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.095      ; 4.671      ;
; 35.117 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.088      ; 4.662      ;
; 35.119 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.091      ; 4.663      ;
; 35.121 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.075      ; 4.645      ;
; 35.121 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.089      ; 4.659      ;
; 35.122 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.091      ; 4.660      ;
; 35.122 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.094      ; 4.663      ;
; 35.124 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.090      ; 4.657      ;
; 35.125 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.093      ; 4.659      ;
; 35.126 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.078      ; 4.643      ;
; 35.128 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.092      ; 4.655      ;
; 35.129 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.074      ; 4.636      ;
; 35.129 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.096      ; 4.658      ;
; 35.130 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.091      ; 4.652      ;
; 35.134 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.092      ; 4.649      ;
; 35.135 ; osd:osd|hs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.636      ;
; 35.137 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.079      ; 4.633      ;
; 35.137 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.078      ; 4.632      ;
; 35.138 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.090      ; 4.643      ;
; 35.139 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.096      ; 4.648      ;
; 35.139 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.096      ; 4.648      ;
; 35.142 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.091      ; 4.640      ;
; 35.145 ; osd:osd|hs_high[8] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.626      ;
; 35.145 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.075      ; 4.621      ;
; 35.146 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.095      ; 4.640      ;
; 35.151 ; osd:osd|hs_low[5]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.085      ; 4.625      ;
; 35.152 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.094      ; 4.633      ;
; 35.152 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.092      ; 4.631      ;
; 35.153 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.074      ; 4.612      ;
; 35.157 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.095      ; 4.629      ;
; 35.161 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.079      ; 4.609      ;
; 35.163 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.089      ; 4.617      ;
; 35.166 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.095      ; 4.620      ;
; 35.166 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.091      ; 4.616      ;
; 35.167 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.090      ; 4.614      ;
; 35.170 ; vga:vga|v_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.093      ; 4.614      ;
; 35.172 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.094      ; 4.613      ;
; 35.174 ; vga:vga|v_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.096      ; 4.613      ;
; 35.174 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.091      ; 4.608      ;
; 35.176 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.094      ; 4.609      ;
; 35.177 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.077      ; 4.591      ;
; 35.177 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.093      ; 4.607      ;
; 35.178 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.094      ; 4.607      ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.186 ; vga:vga|video_counter[12]                                                     ; vga:vga|video_counter[12]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[0]                                                      ; vga:vga|video_counter[0]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[1]                                                      ; vga:vga|video_counter[1]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[2]                                                      ; vga:vga|video_counter[2]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[3]                                                      ; vga:vga|video_counter[3]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[4]                                                      ; vga:vga|video_counter[4]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[5]                                                      ; vga:vga|video_counter[5]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[6]                                                      ; vga:vga|video_counter[6]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[7]                                                      ; vga:vga|video_counter[7]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[8]                                                      ; vga:vga|video_counter[8]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[9]                                                      ; vga:vga|video_counter[9]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[10]                                                     ; vga:vga|video_counter[10]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[11]                                                     ; vga:vga|video_counter[11]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; osd:osd|v_osd_active                                                          ; osd:osd|v_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|vs                                                                    ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|hs                                                                    ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[13]                                                     ; vga:vga|video_counter[13]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 0.487      ;
; 0.201 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 0.487      ;
; 0.208 ; vga:vga|v_cnt[9]                                                              ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.328      ;
; 0.211 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.493      ;
; 0.222 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.342      ;
; 0.222 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.342      ;
; 0.223 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.343      ;
; 0.223 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.343      ;
; 0.224 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.344      ;
; 0.227 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.348      ;
; 0.229 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.350      ;
; 0.230 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.351      ;
; 0.231 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.352      ;
; 0.232 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.353      ;
; 0.233 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.354      ;
; 0.234 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.355      ;
; 0.237 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.358      ;
; 0.284 ; osd:osd|h_cnt[0]                                                              ; osd:osd|hs_low[0]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.404      ;
; 0.301 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.423      ;
; 0.301 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.423      ;
; 0.302 ; vga:vga|h_cnt[4]                                                              ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.423      ;
; 0.305 ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; vga:vga|v_cnt[5]                                                              ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.309 ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.431      ;
; 0.310 ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; vga:vga|h_cnt[7]                                                              ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.434      ;
; 0.313 ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.435      ;
; 0.315 ; vga:vga|v_cnt[4]                                                              ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.325 ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.447      ;
; 0.334 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.454      ;
; 0.341 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.462      ;
; 0.341 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.462      ;
; 0.341 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.462      ;
; 0.341 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.462      ;
; 0.342 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.463      ;
; 0.347 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.467      ;
; 0.347 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.467      ;
; 0.347 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.468      ;
; 0.347 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.468      ;
; 0.348 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.469      ;
; 0.349 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.470      ;
; 0.350 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.471      ;
; 0.350 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.471      ;
; 0.351 ; vga:vga|video_counter[13]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.471      ;
; 0.352 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.473      ;
; 0.353 ; vga:vga|video_counter[12]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.635      ;
; 0.354 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 0.640      ;
; 0.356 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 0.643      ;
; 0.358 ; osd:osd|hsD                                                                   ; osd:osd|hsD2                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.479      ;
; 0.359 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 0.645      ;
; 0.360 ; vga:vga|video_counter[0]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.642      ;
; 0.361 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 0.648      ;
; 0.362 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 0.645      ;
; 0.362 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.194      ; 0.660      ;
; 0.368 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.650      ;
; 0.369 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 0.652      ;
; 0.373 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.655      ;
; 0.374 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 0.661      ;
; 0.375 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.656      ;
; 0.376 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 0.659      ;
; 0.376 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 0.661      ;
; 0.377 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 0.662      ;
; 0.377 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.194      ; 0.675      ;
; 0.378 ; vga:vga|h_cnt[8]                                                              ; vga:vga|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.500      ;
; 0.378 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 0.665      ;
; 0.379 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.194      ; 0.677      ;
; 0.381 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 0.675      ;
; 0.382 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 0.665      ;
; 0.382 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 0.669      ;
; 0.383 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 0.666      ;
; 0.386 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.668      ;
; 0.397 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 0.676      ;
; 0.397 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.678      ;
; 0.399 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.680      ;
; 0.400 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.173      ; 0.677      ;
; 0.409 ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.529      ;
; 0.414 ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.534      ;
; 0.438 ; osd:osd|h_cnt[6]                                                              ; osd:osd|hs_low[6]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.558      ;
; 0.439 ; osd:osd|h_cnt[6]                                                              ; osd:osd|hs_high[6]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.559      ;
; 0.441 ; osd:osd|h_cnt[8]                                                              ; osd:osd|hs_high[8]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.561      ;
; 0.443 ; osd:osd|h_cnt[5]                                                              ; osd:osd|hs_high[5]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.563      ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.187 ; sdram:sdram|q[1]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:sdram|q[2]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; sdram:sdram|q[0]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.205 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.326      ;
; 0.213 ; sdram:sdram|q[2]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.333      ;
; 0.213 ; sdram:sdram|q[2]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.333      ;
; 0.224 ; sdram:sdram|q[1]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.344      ;
; 0.294 ; clk_div[4]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_div[5]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_div[6]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_div[7]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; clk_div[3]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.416      ;
; 0.304 ; clk_div[0]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.425      ;
; 0.306 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.427      ;
; 0.311 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.432      ;
; 0.318 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.439      ;
; 0.319 ; sdram:sdram|q[0]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.439      ;
; 0.320 ; sdram:sdram|q[0]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.440      ;
; 0.327 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.448      ;
; 0.368 ; clk_div[1]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.489      ;
; 0.376 ; sdram:sdram|q[1]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.496      ;
; 0.442 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; clk_div[4]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; clk_div[6]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.564      ;
; 0.452 ; clk_div[5]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; clk_div[3]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; clk_div[5]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; clk_div[3]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.577      ;
; 0.459 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; clk_div[0]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.581      ;
; 0.465 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.586      ;
; 0.467 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.589      ;
; 0.470 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.591      ;
; 0.475 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.596      ;
; 0.506 ; clk_div[4]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.627      ;
; 0.509 ; clk_div[4]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.630      ;
; 0.519 ; clk_div[3]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.640      ;
; 0.522 ; clk_div[2]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; clk_div[3]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; clk_div[0]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; clk_div[1]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.644      ;
; 0.526 ; clk_div[0]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.647      ;
; 0.533 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.654      ;
; 0.536 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.657      ;
; 0.538 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.659      ;
; 0.541 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.662      ;
; 0.585 ; clk_div[2]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; clk_div[1]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.707      ;
; 0.588 ; clk_div[2]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.709      ;
; 0.589 ; clk_div[0]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; clk_div[1]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.710      ;
; 0.592 ; clk_div[0]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.713      ;
; 0.651 ; clk_div[2]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.772      ;
; 0.652 ; clk_div[1]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.773      ;
; 0.654 ; clk_div[2]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.775      ;
; 0.655 ; clk_div[1]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.776      ;
; 0.667 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.788      ;
; 0.723 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.844      ;
; 0.751 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.872      ;
; 0.814 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.935      ;
; 0.845 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 0.962      ;
; 0.845 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 0.962      ;
; 0.848 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 0.965      ;
; 0.872 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.993      ;
; 0.872 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.993      ;
; 0.872 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.993      ;
; 0.872 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.993      ;
; 0.872 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.993      ;
; 0.981 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.102      ;
; 0.981 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.102      ;
; 0.981 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.102      ;
; 0.981 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.102      ;
; 0.981 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.102      ;
; 0.985 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.106      ;
; 0.985 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.106      ;
; 0.985 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.106      ;
; 0.985 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.106      ;
; 0.985 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.106      ;
; 1.038 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.159      ;
; 1.038 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.159      ;
; 1.161 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.282      ;
; 1.161 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.282      ;
; 1.161 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.282      ;
; 1.177 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.298      ;
; 1.177 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.298      ;
; 1.177 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.298      ;
; 1.177 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.298      ;
; 1.302 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.000      ; 1.360      ;
; 1.422 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.017      ; 1.495      ;
; 1.432 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.000      ; 1.490      ;
; 1.433 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.017      ; 1.506      ;
; 1.435 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.000      ; 1.493      ;
; 1.442 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.000      ; 1.500      ;
; 1.452 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.017      ; 1.525      ;
; 1.522 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.020      ; 1.598      ;
; 1.551 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.000      ; 1.609      ;
; 1.552 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.020      ; 1.628      ;
; 1.557 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.017      ; 1.630      ;
; 1.572 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.017      ; 1.645      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.449 ; 15.633       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.449 ; 15.633       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.449 ; 15.633       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.454 ; 15.609       ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.455 ; 15.610       ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.455 ; 15.610       ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.456 ; 15.611       ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.504 ; 15.654       ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.504 ; 15.654       ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.504 ; 15.654       ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.505 ; 15.655       ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.624 ; 15.624       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.624 ; 15.624       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.624 ; 15.624       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.626 ; 15.626       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.627 ; 15.627       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.627 ; 15.627       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.636 ; 15.636       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.636 ; 15.636       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.636 ; 15.636       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.637 ; 15.637       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.637 ; 15.637       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.638 ; 15.638       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.640 ; 15.640       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.641 ; 15.641       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.641 ; 15.641       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_27'                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; 17.953 ; 17.953       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 17.953 ; 17.953       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 17.953 ; 17.953       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 17.953 ; 17.953       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 17.986 ; 17.986       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 17.996 ; 17.996       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.537 ; 18.537       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 19.041 ; 19.041       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 19.051 ; 19.051       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 19.082 ; 19.082       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.082 ; 19.082       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.082 ; 19.082       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 19.082 ; 19.082       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; clk_27 ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 19.594 ; 19.824       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.595 ; 19.825       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.598 ; 19.828       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|v_osd_active                                                                               ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                                   ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                                   ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                         ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                                   ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                                   ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                                   ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                                   ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                                   ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                                   ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                                   ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                                   ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                                   ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                                   ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                         ;
; 19.623 ; 19.853       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[0]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[1]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[2]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[3]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[4]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[5]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[6]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[7]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[8]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[9]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD                                                                                        ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD2                                                                                       ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[0]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[1]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[2]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[3]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[4]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[5]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[6]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[7]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[8]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[9]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[0]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[1]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[2]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[3]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[4]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[5]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[6]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[7]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[8]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[9]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                          ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                          ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                           ;
; 19.624 ; 19.854       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 7.198  ; 7.893  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 4.539  ; 4.906  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 4.362  ; 4.444  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 4.909  ; 5.326  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 5.135  ; 4.882  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 7.198  ; 7.893  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 6.979  ; 7.626  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 7.016  ; 7.676  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 5.055  ; 5.144  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 4.998  ; 5.156  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 5.077  ; 5.143  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 4.927  ; 4.908  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 6.579  ; 7.195  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 7.016  ; 7.676  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 3.872  ; 4.130  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 8.732  ; 9.177  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 5.003  ; 5.274  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 6.303  ; 6.199  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 4.620  ; 4.644  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 4.702  ; 4.958  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 6.410  ; 6.995  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 8.732  ; 9.177  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 3.772  ; 3.966  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 7.233  ; 6.734  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 5.091  ; 5.173  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 4.493  ; 4.486  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 4.945  ; 5.049  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 4.279  ; 4.244  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 4.413  ; 4.419  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 7.233  ; 6.734  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 4.060  ; 4.010  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 4.356  ; 4.328  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 4.474  ; 4.459  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 4.324  ; 4.376  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 4.140  ; 4.193  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 4.399  ; 4.482  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 4.782  ; 4.945  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 4.828  ; 4.185  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 1.895  ; 1.749  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 1.858  ; 1.722  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 1.895  ; 1.749  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; -0.840 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; -0.960 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 2.239  ; 2.308  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 2.798  ; 2.928  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 2.239  ; 2.308  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 3.264  ; 3.453  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 3.078  ; 3.247  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 3.032  ; 3.170  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 2.947  ; 2.947  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 2.675  ; 2.601  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 2.862  ; 2.982  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 2.775  ; 2.881  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 3.003  ; 3.141  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 2.722  ; 2.827  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 2.675  ; 2.601  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 2.848  ; 2.962  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 3.498  ; 3.743  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 2.505  ; 2.403  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 3.074  ; 3.224  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 4.093  ; 3.942  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 2.561  ; 2.656  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 2.784  ; 2.927  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 2.505  ; 2.403  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 4.537  ; 4.432  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 3.402  ; 3.586  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 3.024  ; 2.871  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 3.882  ; 3.843  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 3.300  ; 3.180  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 3.828  ; 3.802  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 3.039  ; 2.906  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 3.326  ; 3.209  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 6.024  ; 5.481  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 3.024  ; 2.871  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 3.240  ; 3.123  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 3.271  ; 3.169  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 3.082  ; 3.115  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 3.262  ; 3.344  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 3.762  ; 3.654  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 4.135  ; 4.106  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 4.586  ; 3.943  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 1.652  ; 1.506  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 1.616  ; 1.481  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 1.653  ; 1.507  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; -1.114 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; -1.235 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                 ; 26.021 ; 0.186 ; N/A      ; N/A     ; 15.345              ;
;  clk_27                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 17.953              ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; 29.394 ; 0.186 ; N/A      ; N/A     ; 19.554              ;
;  pll|altpll_component|auto_generated|pll1|clk[1] ; 26.021 ; 0.187 ; N/A      ; N/A     ; 15.345              ;
; Design-wide TNS                                  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_27                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 14.543 ; 14.481 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 9.150  ; 9.189  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 8.434  ; 8.292  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 9.869  ; 9.903  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 9.876  ; 9.551  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 14.543 ; 14.481 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 14.158 ; 14.098 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 14.229 ; 14.170 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 9.585  ; 9.560  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 9.768  ; 9.595  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 9.718  ; 9.571  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 9.404  ; 9.164  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 13.330 ; 13.308 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 14.229 ; 14.170 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 7.524  ; 7.430  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 16.651 ; 16.256 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 9.887  ; 9.860  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 11.353 ; 10.908 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 8.793  ; 8.708  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 9.146  ; 9.270  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 12.984 ; 12.965 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 16.651 ; 16.256 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 7.464  ; 7.269  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 12.965 ; 11.610 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 10.088 ; 9.793  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 8.840  ; 8.520  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 9.734  ; 9.561  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 8.401  ; 8.101  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 8.755  ; 8.385  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 12.965 ; 11.610 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 8.060  ; 7.713  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 8.636  ; 8.339  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 8.877  ; 8.516  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 8.822  ; 8.496  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 8.376  ; 8.047  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 8.876  ; 8.611  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 9.583  ; 9.300  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 7.927  ; 6.621  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 3.569  ; 3.331  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 3.524  ; 3.299  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 3.569  ; 3.331  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; 0.690  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; 0.403  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 2.239  ; 2.308  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 2.798  ; 2.928  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 2.239  ; 2.308  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 3.264  ; 3.453  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 3.078  ; 3.247  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 3.032  ; 3.170  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 2.947  ; 2.947  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 2.675  ; 2.601  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 2.862  ; 2.982  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 2.775  ; 2.881  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 3.003  ; 3.141  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 2.722  ; 2.827  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 2.675  ; 2.601  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 2.848  ; 2.962  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 3.498  ; 3.743  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 2.505  ; 2.403  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 3.074  ; 3.224  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 4.093  ; 3.942  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 2.561  ; 2.656  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 2.784  ; 2.927  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 2.505  ; 2.403  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 4.537  ; 4.432  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 3.402  ; 3.586  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 3.024  ; 2.871  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 3.882  ; 3.843  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 3.300  ; 3.180  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 3.828  ; 3.802  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 3.039  ; 2.906  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 3.326  ; 3.209  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 6.024  ; 5.481  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 3.024  ; 2.871  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 3.240  ; 3.123  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 3.271  ; 3.169  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 3.082  ; 3.115  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 3.262  ; 3.344  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 3.762  ; 3.654  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 4.135  ; 4.106  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 4.586  ; 3.943  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 1.652  ; 1.506  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 1.616  ; 1.481  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 1.653  ; 1.507  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; -1.114 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; -1.235 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin          ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; CLOCK_27[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS4       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[8]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[9]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[10]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[11]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[12]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[13]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[14]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[15]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SCK       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_DI        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS2       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_27[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS3       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CONF_DATA0    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.08 V              ; -0.00265 V          ; 0.094 V                              ; 0.274 V                              ; 9.48e-09 s                  ; 6.28e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.08 V             ; -0.00265 V         ; 0.094 V                             ; 0.274 V                             ; 9.48e-09 s                 ; 6.28e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.08 V              ; -0.00274 V          ; 0.052 V                              ; 0.212 V                              ; 9.53e-09 s                  ; 6.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.08 V             ; -0.00274 V         ; 0.052 V                             ; 0.212 V                             ; 9.53e-09 s                 ; 6.29e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.08 V              ; -0.00274 V          ; 0.052 V                              ; 0.212 V                              ; 9.53e-09 s                  ; 6.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.08 V             ; -0.00274 V         ; 0.052 V                             ; 0.212 V                             ; 9.53e-09 s                 ; 6.29e-09 s                 ; Yes                       ; Yes                       ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.08 V              ; -0.00265 V          ; 0.094 V                              ; 0.274 V                              ; 9.48e-09 s                  ; 6.28e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.08 V             ; -0.00265 V         ; 0.094 V                             ; 0.274 V                             ; 9.48e-09 s                 ; 6.28e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; 2.28e-06 V          ; 0.123 V                              ; 0.16 V                               ; 1.15e-08 s                  ; 7.75e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; 2.28e-06 V         ; 0.123 V                             ; 0.16 V                              ; 1.15e-08 s                 ; 7.75e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.08 V              ; 3.4e-06 V           ; 0.126 V                              ; 0.132 V                              ; 1.16e-08 s                  ; 7.79e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.08 V             ; 3.4e-06 V          ; 0.126 V                             ; 0.132 V                             ; 1.16e-08 s                 ; 7.79e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.08 V              ; 3.4e-06 V           ; 0.126 V                              ; 0.132 V                              ; 1.16e-08 s                  ; 7.79e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.08 V             ; 3.4e-06 V          ; 0.126 V                             ; 0.132 V                             ; 1.16e-08 s                 ; 7.79e-09 s                 ; Yes                       ; Yes                       ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; 2.28e-06 V          ; 0.123 V                              ; 0.16 V                               ; 1.15e-08 s                  ; 7.75e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; 2.28e-06 V         ; 0.123 V                             ; 0.16 V                              ; 1.15e-08 s                 ; 7.75e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.46 V              ; -0.00649 V          ; 0.334 V                              ; 0.31 V                               ; 7.87e-09 s                  ; 5.6e-09 s                   ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.46 V             ; -0.00649 V         ; 0.334 V                             ; 0.31 V                              ; 7.87e-09 s                 ; 5.6e-09 s                  ; No                        ; No                        ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.46 V              ; -0.00608 V          ; 0.311 V                              ; 0.314 V                              ; 7.88e-09 s                  ; 5.61e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 3.31e-07 V                  ; 3.46 V             ; -0.00608 V         ; 0.311 V                             ; 0.314 V                             ; 7.88e-09 s                 ; 5.61e-09 s                 ; Yes                       ; No                        ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.46 V              ; -0.00608 V          ; 0.311 V                              ; 0.314 V                              ; 7.88e-09 s                  ; 5.61e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 3.31e-07 V                  ; 3.46 V             ; -0.00608 V         ; 0.311 V                             ; 0.314 V                             ; 7.88e-09 s                 ; 5.61e-09 s                 ; Yes                       ; No                        ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.46 V              ; -0.00649 V          ; 0.334 V                              ; 0.31 V                               ; 7.87e-09 s                  ; 5.6e-09 s                   ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.46 V             ; -0.00649 V         ; 0.334 V                             ; 0.31 V                              ; 7.87e-09 s                 ; 5.6e-09 s                  ; No                        ; No                        ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 22452    ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 165      ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 22452    ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 165      ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 10    ; 10   ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 179   ; 179  ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 556   ; 556  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Mon Feb 08 00:49:30 2021
Info: Command: quartus_sta soc -c soc
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'soc.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 65 -multiply_by 77 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[1]} {pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 65 -multiply_by 77 -phase -29.42 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[2]} {pll|altpll_component|auto_generated|pll1|clk[2]}
Warning (332174): Ignored filter at soc.sdc(48): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a pin
Warning (332049): Ignored create_generated_clock at soc.sdc(48): Argument -source is an empty collection
    Info (332050): create_generated_clock -name sdclk_pin -source [get_pins {clock|altpll_component|auto_generated|pll1|clk[2]}] [get_ports {SDRAM_CLK}]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at soc.sdc(65): sdclk_pin could not be matched with a clock
Warning (332049): Ignored set_input_delay at soc.sdc(65): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -max 6.4 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_input_delay at soc.sdc(66): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -min 3.2 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_output_delay at soc.sdc(72): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -max 1.5 [get_ports SDRAM_*]
Warning (332049): Ignored set_output_delay at soc.sdc(73): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -min -0.8 [get_ports SDRAM_*]
Warning (332174): Ignored filter at soc.sdc(91): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a clock
Warning (332049): Ignored set_multicycle_path at soc.sdc(91): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -from [get_clocks {sdclk_pin}] -to [get_clocks {clock|altpll_component|auto_generated|pll1|clk[2]}] -setup -end 2
Warning (332049): Ignored set_multicycle_path at soc.sdc(91): Argument <to> is an empty collection
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "user_io|spi_sck~0|combout"
    Warning (332126): Node "user_io|spi_sck~0|datad"
Warning (332060): Node: SPI_SCK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga:vga|hs was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk_div[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: spi:spi|spi_sck was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: user_io:user_io|sd_ack was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sd_card:sd_card|buffer_write_strobe was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sd_card:sd_card|buffer_read_strobe was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: user_io:user_io|sd_dout_strobe was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sd_card:sd_card|req_io_wr was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sd_card:sd_card|req_io_rd was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 26.021
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    26.021         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    29.394         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.411
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.411         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.412         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.348
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.348         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    18.344         0.000 clk_27 
    Info (332119):    19.556         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: SPI_SCK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga:vga|hs was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk_div[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: spi:spi|spi_sck was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: user_io:user_io|sd_ack was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sd_card:sd_card|buffer_write_strobe was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sd_card:sd_card|buffer_read_strobe was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: user_io:user_io|sd_dout_strobe was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sd_card:sd_card|req_io_wr was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sd_card:sd_card|req_io_rd was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 26.480
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    26.480         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    30.189         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.362
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.362         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.363         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.345
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.345         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    18.329         0.000 clk_27 
    Info (332119):    19.554         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: SPI_SCK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga:vga|hs was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk_div[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: spi:spi|spi_sck was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: user_io:user_io|sd_ack was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sd_card:sd_card|buffer_write_strobe was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sd_card:sd_card|buffer_read_strobe was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: user_io:user_io|sd_dout_strobe was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sd_card:sd_card|req_io_wr was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sd_card:sd_card|req_io_rd was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 28.724
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    28.724         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    34.568         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.187         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.414
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.414         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    17.953         0.000 clk_27 
    Info (332119):    19.594         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 43 warnings
    Info: Peak virtual memory: 4704 megabytes
    Info: Processing ended: Mon Feb 08 00:49:34 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


