<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë©üèº‚Äçü§ù‚Äçüë®üèΩ ü§∑üèΩ ü§¢ Adi√≥s PCB; hola interconexi√≥n de silicio üßìüèæ üï∂Ô∏è üìë</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Colocar conjuntos de chips desnudos en una red de silicio le permitir√° hacer computadoras m√°s peque√±as y m√°s potencia de procesamiento 


 La necesida...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Adi√≥s PCB; hola interconexi√≥n de silicio</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/471532/"><h3>  Colocar conjuntos de chips desnudos en una red de silicio le permitir√° hacer computadoras m√°s peque√±as y m√°s potencia de procesamiento </h3><br><img src="https://habrastorage.org/getpro/habr/post_images/c28/55e/b55/c2855eb55b710f85aab94513c65ef6e9.jpg"><br><br>  La necesidad de fabricar ciertos dispositivos cada vez menos, mientras que otros cada vez m√°s, ha sido durante mucho tiempo el principal motivador para la innovaci√≥n en electr√≥nica.  La primera opci√≥n se manifiesta en progreso desde computadoras port√°tiles a tel√©fonos inteligentes, luego a relojes inteligentes, auriculares inteligentes y otros dispositivos electr√≥nicos "invisibles".  La segunda opci√≥n determina la configuraci√≥n de los centros de datos modernos: monstruos de megavatios que llenan instalaciones de almacenamiento especialmente construidas para ellos en todo el mundo.  Curiosamente, en ambos casos, el progreso est√° limitado por la misma tecnolog√≠a, solo por varias razones. <br><br>  Argumentamos que el PCB es el culpable.  Nuestra soluci√≥n es deshacernos de √©l por completo. <br><a name="habracut"></a><br>  Nuestro estudio muestra que las placas de circuitos impresos pueden reemplazarse con el mismo material en el que consisten los chips soldados, es decir, silicio.  Tal enfoque permitir√≠a crear sistemas de menor tama√±o y peso, adecuados para dispositivos electr√≥nicos port√°tiles y otros dispositivos de tama√±o limitado, e incre√≠blemente potentes computadoras de alta velocidad, capaces de empujar la potencia inform√°tica de una docena de servidores en un sustrato de silicio del tama√±o de un plato. <br><br>  Una tecnolog√≠a similar de silicio, que llamamos la red de interconexi√≥n de silicio, le permite conectar chips desnudos directamente a fragmentos de silicio individuales.  A diferencia de las pistas en las placas de circuito impreso, el contacto entre los chips en nuestro sustrato es del mismo tama√±o que las pistas dentro de los chips.  En este sentido, se pueden establecer muchas m√°s conexiones en el sustrato, y todas ellas son capaces de transmitir datos m√°s r√°pido con menos consumo de energ√≠a. <br><br>  El tejido de interconexi√≥n de silicio (Si-IF) proporciona otro beneficio adicional.  Esta es una excelente manera de dividir los sistemas de un solo chip de producci√≥n relativamente grandes, complejos e inc√≥modos [system-on-a-Chip, SoC], en los que todo descansa hoy, desde tel√©fonos inteligentes hasta supercomputadoras.  En lugar de SoC, los desarrolladores de sistemas podr√≠an usar conglomerados de dise√±o m√°s peque√±o y m√°s simple y en la producci√≥n de chiplets, estrechamente interconectados en Si-IF.  Tal revoluci√≥n de los conjuntos de chips ya est√° en marcha: AMD, Intel, Nvidia y otras compa√±√≠as est√°n ofreciendo conjuntos de conjuntos de chips ensamblados dentro de cajas avanzadas.  Una red de silicio interconectada ampl√≠a esta idea al romper la carcasa del sistema y permitirle incluir toda la computadora. <br><br>  Para comprender el beneficio total de eliminar una placa de circuito, considere lo que sucede con un SoC t√≠pico.  Debido al desarrollo de la electr√≥nica de acuerdo con la ley de Moore, en un cent√≠metro cuadrado de silicio, puede empacar casi todo lo que necesita para que un tel√©fono inteligente funcione.  Desafortunadamente, por muchas razones relacionadas con las caracter√≠sticas de la placa de circuito impreso, esta pieza de silicio se coloca dentro de una caja de pl√°stico, a veces 20 veces el tama√±o del chip. <br><br>  La diferencia de tama√±o entre el chip y la carcasa crea al menos dos problemas.  En primer lugar, el peso y el volumen de un chip empaquetado es mayor que el de una pieza de silicio.  Obviamente, este es un problema para todos los dispositivos que necesitan ser peque√±os, delgados y livianos.  En segundo lugar, si un producto terminado requiere que varios chips intercambien datos entre s√≠ (y la mayor√≠a de los sistemas tienen uno), la distancia que necesita cubrir la se√±al aumenta m√°s de 10 veces.  Este es un cuello de botella para la velocidad y el consumo de energ√≠a, especialmente cuando se intercambian grandes cantidades de datos.  Este es probablemente el mayor desaf√≠o para implementar aplicaciones dependientes de datos: gr√°ficos, aprendizaje autom√°tico y b√∫squeda.  Peor a√∫n, las papas fritas en tales casos son m√°s dif√≠ciles de enfriar.  La disipaci√≥n de calor ha sido un factor limitante en la electr√≥nica durante varias d√©cadas. <br><br>  Pero si estos casos son tan problem√°ticos, ¬øpor qu√© no deshacerse de ellos?  Por la placa de circuito. <br><br>  La tarea de la placa de circuito es combinar chips, componentes pasivos y otros dispositivos en un sistema de trabajo.  Pero esta tecnolog√≠a no es perfecta.  Las placas de circuito impreso son dif√≠ciles de igualar perfectamente: a menudo se doblan.  Las cajas de chips generalmente se conectan a la placa mediante gotas de soldadura, que se funden y vuelven a soldar durante la producci√≥n.  Las limitaciones de la tecnolog√≠a de soldadura junto con la curvatura de la superficie hacen que las gotas no est√©n m√°s cerca de 0.5 mm entre s√≠.  En otras palabras, ser√° posible colocar no m√°s de 400 contactos por cent√≠metro cuadrado.  Para muchas aplicaciones, esto es demasiado poco para la transmisi√≥n de potencia y se√±al hacia y desde el chip.  Por ejemplo, en una peque√±a superficie ocupada por el cristal del procesador Intel Atom, hay suficiente espacio para cientos de contactos con un tama√±o de 0,5 mm, y necesita 300. Los desarrolladores usan cajas para cristales para que las matem√°ticas converjan con el n√∫mero de contactos por unidad de √°rea.  El estuche toma peque√±os contactos de un chip de silicio, de 1 a 50 micras de ancho, y los extiende a la escala de la placa, 500 micras. <br><br>  Recientemente, la industria de los semiconductores ha intentado limitar los problemas asociados con las placas de circuito impreso mediante el desarrollo de gabinetes avanzados con tecnolog√≠a de interposici√≥n de silicio.  El intercalador es una capa delgada de silicio en la que se une una peque√±a cantidad de chips de silicio desnudos, conectados entre s√≠ a trav√©s de una gran cantidad de contactos.  Pero al mismo tiempo, el intercalador con sus chips a√∫n debe estar oculto en la caja y colocarse en la placa de circuito impreso, por lo que esta opci√≥n agrega complejidad sin resolver los problemas restantes.  Adem√°s, los intercaladores son necesariamente delgados, fr√°giles y de tama√±o limitado, lo que significa que es dif√≠cil crear sistemas grandes en ellos. <br><br>  Creemos que la mejor opci√≥n ser√≠a deshacerse por completo de las cajas y placas de circuito impreso uniendo los chips a un sustrato de silicio relativamente grueso (de 500 micras a 1 mm).  Los procesadores, los cristales de memoria, los conjuntos de chips de RF, los m√≥dulos de control de voltaje e incluso los componentes pasivos como inductores y condensadores se pueden conectar directamente al silicio.  En comparaci√≥n con el material habitual de las placas de circuito impreso (fibra de vidrio y composici√≥n epoxi FR-4), el sustrato de silicio es s√≥lido y puede pulirse en un plano casi perfecto, por lo que la curvatura no le tiene miedo.  Adem√°s, dado que los chips y el sustrato se expandir√°n y contraer√°n cuando la temperatura cambie en la misma cantidad, ya no necesita una conexi√≥n grande y flexible entre el chip y el sustrato, como la soldadura. <br><br>  Las gotas de soldadura se pueden reemplazar con pernos de cobre microm√©tricos incrustados en el sustrato.  Usando compresi√≥n t√©rmica, de hecho, la aplicaci√≥n precisa de calentamiento y presi√≥n, los contactos de entrada / salida de cobre de los chips se pueden conectar directamente a los pines.  La optimizaci√≥n completa de la uni√≥n de termocompresi√≥n puede proporcionarnos contactos mucho m√°s confiables que la soldadura, y al mismo tiempo usar menos materiales diferentes. <br><br>  Al eliminar las placas de circuito impreso y sus debilidades, ser√° posible organizar los puertos de E / S a una distancia de solo 10 micras entre s√≠ en lugar de 500 micras.  Como resultado, ser√° posible colocar 2500 veces m√°s puertos en un chip de silicio sin la necesidad de usar un estuche. <br><br>  A√∫n mejor, el proceso est√°ndar de fabricaci√≥n de semiconductores se puede reconfigurar para fabricar diagramas de cableado Si-IF de niveles m√∫ltiples.  Sus pistas pueden hacerse mucho m√°s delgadas que en las placas de circuito impreso.  Se pueden separar entre s√≠ por solo 2 micras, y no por 500 micras, como en las placas de circuito impreso.  La tecnolog√≠a incluso le permite colocar chips a una distancia de 100 micrones entre s√≠, a diferencia de las placas de circuito impreso, donde deber√≠a ser m√°s de 1 mm.  Como resultado, el sistema Si-IF ahorra espacio, energ√≠a y tiempo de viaje. <br><br>  Adem√°s, a diferencia de las placas de circuito impreso y los materiales para cajas de circuitos integrados, el silicio conduce el calor bastante bien.  Los radiadores se pueden montar en ambos lados del Si-IF para eliminar a√∫n m√°s calor, seg√∫n nuestras estimaciones, un 70% m√°s.  Y cuanto m√°s calor se elimine, m√°s r√°pido podr√°n trabajar los procesadores. <br><br>  Aunque el silicio tiene buena resistencia a la tracci√≥n y tenacidad, es ligeramente fr√°gil.  Afortunadamente, la industria de los semiconductores ha desarrollado m√©todos para trabajar con sustratos de silicio grandes para evitar el agrietamiento durante varias d√©cadas.  Y despu√©s de todos los procedimientos de producci√≥n de Si-IF necesarios, esperamos que pasen la mayor√≠a de las pruebas de confiabilidad, incluidas las pruebas de impacto, el calentamiento c√≠clico y la exposici√≥n ambiental. <br><br>  No hay forma de escapar del hecho de que el silicio cristalino es m√°s caro que el FR-4.  Aunque el costo depende de muchos factores, el precio por mil√≠metro cuadrado de una placa de circuito impreso de 8 capas puede ser diez veces menor que el de un Si-IF de 4 capas.  Sin embargo, nuestro an√°lisis muestra que si resta el costo de colocar los chips en los estuches y la compleja producci√≥n de los tableros, y tiene en cuenta el ahorro de espacio utilizando la tecnolog√≠a Si-IF, la diferencia en el costo ser√° insignificante y, en algunos casos, el Si-IF puede ser incluso m√°s rentable. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/e79/f0e/e32/e79f0ee32973bbbe25498483aaab8c1b.jpg"><br>  <i>Red de silicio entre componentes en comparaci√≥n con la placa de circuito impreso y los chips en el chasis.</i>  <i>En la parte inferior del diagrama hay una escala aproximada para comprender la diferencia de tama√±o.</i> <br><br>  Veamos algunos ejemplos de los beneficios de usar Si-IF en un sistema inform√°tico.  En un estudio de dise√±os de servidores, descubrimos que el uso de procesadores sin chasis que usan Si-IF puede duplicar el rendimiento de los procesadores convencionales debido a una conectividad mejorada y una mayor disipaci√≥n de energ√≠a.  Adem√°s, el tama√±o de la "placa" de silicio (en ausencia de un t√©rmino mejor) se puede reducir de 1000 cm <sup>2</sup> a 400 cm <sup>2</sup> .  Una disminuci√≥n tan grave afectar√° significativamente el volumen de los edificios del centro de datos y el tama√±o de la infraestructura de enfriamiento.  En cuanto al otro extremo de la escala, estudiamos un peque√±o sistema para el "Internet de las cosas" basado en el microcontrolador Arm.  En este caso, el uso de Si-IF reduce no solo el tama√±o de la placa en un 70%, sino tambi√©n su peso, de 20 a 8 gramos. <br><br>  Adem√°s de reducir los sistemas existentes y aumentar la productividad, Si-IF permitir√° a los desarrolladores crear computadoras que de otro modo ser√≠an imposibles de construir, o ser√≠a muy poco pr√°ctico. <br><br>  En un servidor potente t√≠pico, la placa cuesta 2-4 procesadores.  Algunos proyectos con alta carga computacional requieren m√∫ltiples servidores.  Al mover datos entre diferentes procesadores y placas, se producen retrasos y cuellos de botella.  Pero, ¬øqu√© pasa si todos los procesadores se colocan en un solo sustrato de silicio?  Podr√≠an integrarse tan estrechamente que todo el sistema funcionar√≠a como un gran procesador. <br><br>  Este concepto fue propuesto por primera vez por Gene Amdahl en su empresa Trilogy Systems.  Pero Trilogy no tuvo √©xito, porque su proceso de producci√≥n no pudo producir suficiente calidad para el sistema de trabajo.  Cuando se fabrica un chip, siempre existe la posibilidad de defectos, y con un aumento en su √°rea, la probabilidad de matrimonio aumenta exponencialmente.  Cuando el tama√±o del chip es comparable a un plato de comida, es casi seguro que mata todo el sistema de matrimonio. <br><br>  Pero si tiene una red de interconexi√≥n de silicio, puede comenzar con los conjuntos de chips que ya podemos fabricar sin defectos y luego combinarlos en un solo sistema.  Nuestro equipo de investigadores de la Universidad de California en Los √Ångeles y la Universidad de Illinois en Urbana-Campaign desarrollaron dicho sistema con un sustrato que contiene 40 GPU.  En las simulaciones, aceler√≥ los c√°lculos en m√°s de 5 veces, y consumi√≥ energ√≠a en un 80% menos que el sistema equivalente de 40 GPU creado con cajas avanzadas de m√∫ltiples chips y placas de circuito impreso. <br><br>  Los resultados fueron convincentes, aunque la tarea no fue f√°cil.  Ten√≠amos que tener en cuenta muchas restricciones, en particular: la cantidad m√°xima de calor eliminada del sustrato;  c√≥mo hacer que la GPU intercambie datos lo m√°s r√°pido posible;  c√≥mo suministrar energ√≠a a toda el √°rea del sustrato. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/fd7/321/92b/fd732192b7de8a448eb398ea57f061ab.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/7d1/a38/40b/7d1a3840b483893ed24a31db11caa090.jpg"><br>  <i>Diletes, o conjuntos de chips, integrados en una red de silicio interconectada, sustrato de 100 mm.</i>  <i>Los diletes, a diferencia de los chips en una placa de circuito impreso, se pueden colocar a una distancia de 100 micrones entre s√≠</i> <br><br>  La principal limitaci√≥n fue la nutrici√≥n.  Con un voltaje de funcionamiento de chip est√°ndar de 1 V, las pistas delgadas del sustrato tendr√≠an que consumir 2 kW.  En cambio, elevamos el voltaje a 12 V, reduciendo as√≠ la corriente y la potencia.  Para hacer esto, era necesario distribuir los reguladores de voltaje y los condensadores por todo el sustrato, y tomaron el lugar que de otro modo podr√≠a asignarse a GPU adicionales.  Inspirados en los primeros resultados, ahora estamos armando un prototipo de sistema inform√°tico que esperamos completar para fines de 2020. <br><br>  Una red de silicio interconectada puede desempe√±ar un papel en una tendencia importante en la industria inform√°tica: la divisi√≥n del SoC en conjuntos integrados de daylets [dielet - de ‚Äúdie‚Äù, crystal y ‚Äú‚Äìlet‚Äù, prefijo de reducci√≥n / aprox.  transl.], o chiplets (preferimos llamarlos daylets, ya que esto enfatiza su esencia como cristales de silicio desnudos, su peque√±o tama√±o y, posiblemente, su funcionalidad incompleta sin otros daylets Si-IF).  En las √∫ltimas dos d√©cadas, el deseo de aumentar el rendimiento y reducir los costos ha convencido a los desarrolladores a reemplazar los conjuntos de chips con SoC integrados a√∫n m√°s grandes.  Y, a pesar de sus ventajas, SoC tiene una cantidad suficiente de desventajas. <br><br>  En primer lugar, el SoC es un chip grande y, como ya se mencion√≥, es bastante dif√≠cil lograr indicadores aceptables del porcentaje de rechazos en la producci√≥n de chips grandes, especialmente en las industrias avanzadas de semiconductores (recuerde que el porcentaje de rechazos crece exponencialmente al aumentar el √°rea de chips).  Otra desventaja de SoC es el alto costo de dise√±ar y comenzar la producci√≥n;  Por ejemplo, en los EE. UU., una m√°scara fotolitogr√°fica puede costar desde $ 2 millones, lo que hace que la opci√≥n de SoC no est√© disponible para la mayor√≠a de los esquemas.  Adem√°s, cualquiera, incluso un peque√±o cambio en el esquema o la actualizaci√≥n del proceso de producci√≥n requerir√° un procesamiento significativo de todo el SoC.  Finalmente, el enfoque de SoC intenta ajustar todos los subsistemas en un proceso de producci√≥n, incluso cuando algunos de estos subsistemas se podr√≠an mejorar en otro proceso.  Como resultado, nada en SoC logra la mayor eficiencia o velocidad posible. <br><br>  La integraci√≥n en Si-IF sin la participaci√≥n de recintos evita todos estos problemas, al tiempo que mantiene el tama√±o y la velocidad peque√±os de SoC, al tiempo que ofrece ventajas y costos de desarrollo.  Descompone el SoC en sus componentes constituyentes y recrea un sistema en un sustrato, sistema en Si-IF (SoIF). <br><br>  Dicho sistema consiste en daylets producidos independientemente que est√°n conectados a trav√©s de Si-IF.  La distancia m√≠nima que separa los diletes (decenas de micr√≥metros) es comparable a la distancia entre dos bloques de funciones SoC.  El cableado en Si-IF es el mismo que el utilizado en el nivel superior de SoC, por lo que la densidad de los compuestos es comparable. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/ea1/0a0/9ab/ea10a09ab366d63a0fb30cb94c2390bd.jpg"><br>  <i>De arriba a abajo: ancho de banda (GB / s), consumo de energ√≠a (fJ / B), retraso (ps).</i> <i><br></i>  <i>Azul: sistema en un chip, tonos de rojo: integraci√≥n normal, tonos de verde: sistema sobre sustrato</i> <br><br>  Las ventajas de SoIF sobre SoC se deben al tama√±o del retraso.  Las eliminaciones peque√±as son m√°s baratas de producir que las grandes SoC porque tienen una tasa de rechazo menor debido a su peque√±o tama√±o.  En SoIF, solo el sustrato tiene un gran tama√±o.  Pero es poco probable que tenga un problema con el matrimonio, ya que est√° hecho de varias capas que son f√°ciles de fabricar.  La mayor parte de la p√©rdida debida a defectos se debe a defectos en las capas del transistor o en capas met√°licas inferiores superdensas, y este es el caso de una red de silicio interconectada. <br><br>  Adem√°s, SoIF tendr√° todas las ventajas en la b√∫squeda de que la industria est√© cambiando a chipsets.  Por ejemplo, la transici√≥n de SoIF al siguiente proceso de fabricaci√≥n deber√≠a ser m√°s f√°cil y m√°s barata.  Cada dylet puede tener su propia tecnolog√≠a de producci√≥n, y solo aquellos dylets que realmente lo requieran pueden actualizarse.  Y las eliminaciones que no se benefician particularmente de los transistores reducidos no necesitar√°n ser cambiadas.  Dicha integraci√≥n heterog√©nea le permite crear una clase completamente nueva de sistemas que mezclan mezcladores de diferentes generaciones y tecnolog√≠as que generalmente no son compatibles con CMOS.  Por ejemplo, nuestro grupo demostr√≥ recientemente la combinaci√≥n de un cristal de fosfuro de indio con SoIF como un ejemplo de uso potencial en circuitos de alta frecuencia. <br><br>  Dado que los dilettes se producir√°n y verificar√°n antes de conectarse a SoIF, se pueden usar en diferentes sistemas, lo que ahorrar√° significativamente en ellos.  Como resultado, el costo total de desarrollar y fabricar SoIF puede ser un 70% m√°s bajo que el de SoC.  Esto ser√° especialmente cierto para los sistemas grandes producidos en lotes peque√±os, como es el caso de las industrias aeroespacial y de defensa, donde solo hay demanda de lotes del orden de varios cientos o miles de unidades.  Los sistemas personalizados tambi√©n ser√°n m√°s f√°ciles de hacer en SoIF, ya que esto reduce los costos y el tiempo de desarrollo. <br><br>  Creemos que tales beneficios de costo y diversidad pueden conducir al comienzo de una nueva era de innovaci√≥n en la que el nuevo hardware estar√° disponible para un n√∫mero mucho mayor de dise√±adores, nuevas empresas y universidades. <br><br>  En los √∫ltimos a√±os, hemos logrado un progreso significativo en la tecnolog√≠a de integraci√≥n Si-IF, pero queda mucho por hacer.  En primer lugar, es necesario mostrar un proceso de producci√≥n de Si-IF poco defectuoso y comercialmente viable.<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">La creaci√≥n de sustratos a escala Si-IF puede requerir innovaci√≥n en la litograf√≠a sin m√°scara. La mayor√≠a de los sistemas litogr√°ficos que existen hoy en d√≠a pueden hacer sustratos de 33x24 mm. Como resultado, necesitamos un sistema capaz de entregar un sustrato con un di√°metro de 300 mm. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tambi√©n necesitamos mecanismos para controlar daylets desnudos y Si-IF. La industria ya se est√° moviendo hacia la prueba de cristales desnudos, ya que los fabricantes de chips est√°n cambiando a los cheatlets en paquetes avanzados e integraci√≥n tridimensional. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Luego necesitamos nuevos radiadores u otras estrategias de disipaci√≥n de calor que utilicen una buena conductividad t√©rmica de silicio. Mis colegas de la Universidad de California y yo estamos desarrollando una soluci√≥n integrada de nutrici√≥n y enfriamiento de sustrato llamada PowerTherm.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Adem√°s, para el ensamblaje de sistemas completos, necesitar√° marcos, sujetadores, conectores y cables. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tambi√©n tendremos que hacer algunos cambios en la metodolog√≠a de desarrollo para que una de las promesas de SoIF se haga realidad. Si-IF es un sustrato pasivo en el que solo hay un conductor. Por lo tanto, las conexiones entre vuelos deben ser cortas. Para pistas m√°s largas que conectan dilets lejanos, necesitamos dilets intermedios que pasen datos m√°s abajo en la cadena. Ser√° necesario revisar los algoritmos de dise√±o responsables de la disposici√≥n de los elementos y el prop√≥sito de los contactos para que aprovechen al m√°ximo este tipo de integraci√≥n. Y tambi√©n necesitaremos desarrollar nuevas formas de explorar diversas arquitecturas de sistemas que aprovechen la heterogeneidad y la capacidad de actualizaci√≥n de SoIF.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tambi√©n tendremos que tener en cuenta la fiabilidad de los sistemas. Si se descubre que un dique es defectuoso despu√©s de unirlo o falla durante la operaci√≥n, ser√° muy dif√≠cil reemplazarlo. Por lo tanto, en SoIF, especialmente en los grandes, ser√° necesario generar tolerancia a fallas. Se puede implementar a nivel de red o a nivel de d√≠a. A nivel de red, ser√° necesario garantizar el paso de la se√±al sin pasar por los daylets fallidos. A nivel de d√≠a, se pueden considerar varios trucos con redundancia f√≠sica, por ejemplo, el uso de varios pines de cobre para cada uno de los puertos de E / S.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Por supuesto, las ventajas de un conjunto de daylet dependen de la disponibilidad de daylets √∫tiles que se puedan integrar en el sistema. Hasta ahora, la industria est√° resolviendo qu√© tipo de dilets deber√≠a producir. No puede hacer un daylet para cada subsistema en SoC, porque algunos de los daylet ser√°n demasiado peque√±os. Un enfoque prometedor es el uso del procesamiento estad√≠stico de los circuitos SoC existentes y las placas de circuitos impresos para encontrar funciones que "tienden" a estar f√≠sicamente m√°s cerca unas de otras. Si estas funciones tienen las mismas tecnolog√≠as de producci√≥n y ciclos de actualizaci√≥n, entonces deben integrarse en un solo d√≠a.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Esta lista de problemas puede parecer muy larga, pero los investigadores ya est√°n trabajando en algunos de ellos como parte del programa de Estrategias de Reutilizaci√≥n de IP y de Integraci√≥n Heterog√©nea Com√∫n de Defensa de la Agencia de Proyectos de Investigaci√≥n Avanzada de Defensa (CHIPS), as√≠ como con consorcios industriales. </font><font style="vertical-align: inherit;">Y si podemos resolver estos problemas, nos ayudar√° seriamente a mantener el legado de la ley de Moore de una manera m√°s peque√±a, m√°s r√°pida y m√°s barata.</font></font></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/471532/">https://habr.com/ru/post/471532/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../471520/index.html">El libro "Tareas de inform√°tica cl√°sica en Python"</a></li>
<li><a href="../471522/index.html">Askozia C√≥mo funciona Autoprovisioning Plug & Play</a></li>
<li><a href="../471524/index.html">Traducci√≥n completa de instrucciones para evaluadores Google</a></li>
<li><a href="../471528/index.html">Implemente aplicaciones con Docker Swarm</a></li>
<li><a href="../471530/index.html">GitLab recorri√≥ un camino inusual hacia CI / CD y Kubernetes</a></li>
<li><a href="../471536/index.html">Predicci√≥n de inundaciones de Google: una mirada al interior</a></li>
<li><a href="../471538/index.html">Desde la idea de una aplicaci√≥n m√≥vil hasta el MVP en el que los inversores invertir√°n</a></li>
<li><a href="../471542/index.html">Reconocimiento de texto OCR</a></li>
<li><a href="../471544/index.html">Sobre el amor, o por qu√© el centuri√≥n cosaco cambi√≥ su uniforme por una t√∫nica uzbeka</a></li>
<li><a href="../471548/index.html">Los 5 mejores libros para leer de un artista</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>