# 4.4 Verilog記述とテストベンチ構成

この節では、PoCで使用する3つの基本ブロック（FSM、MUX、Adder）を題材として、Verilog RTLの記述とその機能検証のためのテストベンチ構成を示します。
単にコードを示すだけでなく、設計意図・動作原理・検証観点を逐次解説します。
