标题title
一种铁电伪装晶体管及其安全电路的读写方式
摘要abst
本发明提供一种铁电伪装晶体管及其安全电路的读写方式，主要涉及芯片技术领域，包括衬底，所述衬底上设置有隔离层和有源区，所述有源区上设置有沟道层，所述沟道层为具有双极化特性的半导体材料，所述沟道层上设置绝缘层，所述绝缘层上设置有铁电材料层，所述铁电材料层具有强铁电极化特性，所述铁电材料层上设置有栅电极。
权利要求书clms
1.一种铁电伪装晶体管，其特征在于：包括衬底，所述衬底上设置有隔离层和有源区，所述有源区上设置有沟道层，所述沟道层为具有双极特性的半导体材料，所述沟道层上设置有绝缘层，所述绝缘层上设置有铁电材料层，所述铁电材料层具有强铁电极化特性，所述铁电材料层上设置有栅电极。2.根据权利要求1所述的一种铁电伪装晶体管，其特征在于：所述铁电材料层为BiFeO3、BaTiO3、铁电相HfO2及其掺杂体系、PVDF、SrBi2Ta2O9、PbZrxTi 1-xO3、AlScN或铁电相ZrO2及其掺杂体系。3.根据权利要求1或2所述的一种铁电伪装晶体管，其特征在于：所述有源区包括沟道层、源区和漏区，所述源区和漏区上分别形成的源极和漏极金属连线，用于施加和读取电学信号。4.根据权利要求3所述的一种铁电伪装晶体管，其特征在于：所述沟道层为可呈现出双极性的半导体。5.根据权利要求1或2所述的一种铁电伪装晶体管，其特征在于：所述晶体管兼容顶栅结构、FinFET结构、纳米环栅结构、三维垂直沟道结构以及局域背栅结构。6.根据权利要求1或2所述的一种铁电伪装晶体管，其特征在于：所述栅电极为氮化钛、氮化铪、氮化钽、钨、镍、钛、金、铝、多晶硅或ITO。7.根据权利要求1所述的一种铁电伪装晶体管，其特征在于：所述绝缘层为非晶或者顺电相的介质材料。8.根据权利要求1-7任所述的一种铁电伪装晶体管安全电路的读写方式，其特征在于：源极接地，施加VDS至漏极，同时施加栅电压VGS至栅电极，测量此时的IDS-VGS曲线。9.根据权利要求8所述的一种铁电伪装晶体管安全电路的读写方式，其特征在于：所述VDS为0.05-3V，VGS为0-3V，此时器件处于NMOS状态，且随着VGS增大，器件由关态变为开态。10.根据权利要求8所述的一种铁电伪装晶体管安全电路的读写方式，其特征在于：所述VDS为-0.05至-3V，VGS为0至-3V，此时器件处于PMOS状态，随着VGS从0扫至-3V，器件由关态变为开态。
说明书desc
技术领域本发明主要涉及芯片技术领域，具体涉及一种铁电伪装晶体管及其安全电路的读写方式。背景技术随着物联网、大数据、人工智能等技术的兴起，给国计民生带来了极大地便利，如智能手机、智能汽车、云服务等等。但是信息的普及也将会带来一系列信息安全问题。其中，芯片反向工程或“芯片解密”这一本被用作IC产品知识产权的验证以及商业盗版的检验的技术，一旦被不法分子非法利用，便可能会造成巨大的经济损失甚至威胁到人民和国家的安全。其基本过程是通过化学腐蚀、等离子刻蚀、光学成像等方法解剖还原电路设计，从而识别芯片的功能并解密其安全信息。现有技术方案：为了更加有效的提高集成电路的安全性，目前的安全技术主要分为三种：通过逻辑混淆技术抵御逆向工程所带来的威胁，其原理是通过改变原始的设计结构或插入额外的电路元素来隐藏电路功能，主要包括行为级状态冗余技术和物理级电路伪装技术两类。行为级状态冗余技术通过向原始有限状态机中添加大量额外的冗余状态，并配以密钥序列控制状态的跳转，若密钥序列错误，则无法跳到原始有效状态，芯片无法实现正确的逻辑功能。物理级电路伪装技术。通过隐藏版图中的某些物理细节从而隐藏电路的实际功能，例如虚拟孔技术、离子掺杂技术、传输管阈值损失技术等。相比行为级状态冗余技术，物理级电路伪装技术具有更好的可移植性、安全性，且成本较低，适合在超大规模集成电路领域中应用。IC伪装也是一种用来主动保护集成电路的技术，其主要工作原理是通过对标准逻辑门加以修饰伪装，实现在物理上十分相似但实际上功能各不相同的标准逻辑单元。因此，当人们通过光学成像等方法解剖还原电路设计时，伪装后的电路在外表上看起来几乎相同，想要区分不同功能的逻辑电路就十分困难，从而使得人们无法提取门级网表信息，以此抵御逆向工程所带来的威胁。逻辑混淆、IC伪装等是芯片制造商经常使用的芯片防破解技术，但其本质都是通过增加电路的复杂程度来降低芯片被解密的风险。随着逆向工程技术开发的功能逐渐强大，例如SAT攻击技术，几乎可以破解所有集成电路的逻辑混淆及伪装器件。此外，逻辑混淆，IC伪装等防破解技术需要更多的元器件来隐藏电路的核心功能，是一种以牺牲有效器件集成密度、功耗以及成本优势为代价来提高电路安全性能的方法。发明内容本发明的目的在于提供一种铁电伪装晶体管及其安全电路的读写方式，解决现有技术中以牺牲有效器件集成密度、功耗以及成本优势为代价来提高电路安全性能的技术问题。本发明公开了一种铁电伪装晶体管，包括衬底，所述衬底上设置有隔离层和有源区，所述有源区上设置有沟道层，所述沟道层为具有双极化特性的半导体材料，所述沟道层上设置有绝缘层，所述绝缘层上设置有铁电材料层，所述铁电材料层具有强铁电极化特性，所述铁电材料层上设置有栅电极。进一步的，所述铁电材料层为BiFeO3、BaTiO3、铁电相HfO2及其掺杂体系、PVDF、SrBi2Ta2O9、PbZrxTi1-xO3、AlScN或铁电相ZrO2及其掺杂体系等具有强极化特性的铁电材料。进一步的，所述有源区包括沟道层、源区和漏区，所述源区和漏区上分别形成的源极和漏极金属连线，用于施加和读取电学信号。进一步的，所述沟道层为可呈现出双极性的半导体。进一步的，所述沟道层为硅材料、黑磷或碳纳米管等。进一步的，所述源区和漏区为重掺杂硅、金、钛、钪、钨、镍、钯或其合金材料。进一步的，所述晶体管兼容顶栅结构、FinFET结构、纳米环栅结构、三维垂直沟道结构以及局域背栅结构。进一步的，所述衬底为硅、SOI、氧化硅或氧化铝材料。进一步的，所述隔离层为绝缘的氧化硅或氮化硅。进一步的，所述绝缘层为非晶或者顺电相的介质材料进一步的，所述绝缘层为氧化硅、氧化锆、氧化铪、氧化铝、氧化镧、氮化硅、氮氧化硅、氧化钛、氮化铪等。进一步的，所述绝缘层厚度为0.5-10nm。进一步的，所述栅电极为氮化钛、氮化铪、氮化钽、钨、镍、钛、金、铝、多晶硅或ITO。本发明第二个目的是保护一种铁电伪装晶体管的读写方法，所述晶体管为上述晶体管。进一步的，源极接地，若施加VDS至漏极，同时施加栅电压VGS至栅电极，测量此时的IDS-VGS曲线。进一步的，所述VDS为0.05-3V，VGS为0-3V。此时器件处于NMOS状态，因此随着栅电压增大，器件由关态逐渐变为开态。进一步的，所述VDS为-0.05至-3V，VGS为0至-3V。此时器件处于PMOS状态，因此随着栅电压从0V扫至-3V，器件由关态逐渐变为开态。上述两种工作模式可以在同一个器件实现，因此从器件结构上看完全一样，只有确定施加电压模式，才可以解密其是作为NMOS还是PMOS工作，因此难以用芯片物理剖析的方式获取芯片功能的信息与现有技术相比，本发明具有的有益效果是：1.本发明直接从芯片的基本单元进行其安全性能的优化，提出了一种通过具有较强极化特性的铁电层来调控基于低维材料的晶体管。首先，通过使用具有双极性的低维材料来作为晶体管的沟道材料，可以使得其电子和空穴可以在相似的电流水平下传输，因此，可以通过外加电压来对晶体管的P-N特性进行切换，再通过引入具有较强极化特性的铁电材料，在保证晶体管的更好的电学性能的同时，很好地解决了由于低维材料的小带隙而带来的晶体管开关比减小等问题。相比于其他防破解技术，本发明可以在不牺牲面积、功耗为代价的情况下增加破解芯片的难度，有效降低芯片的集成难度和成本，加强了芯片的安全性。附图说明图1是本发明的铁电场效应晶体管结构示意图。图2是本发明的铁电场效应晶体管制备过程示意图。图3是本发明的HAO铁电电容结构示意图。图4是本发明的铁电薄膜铁电性能测试示意图。图5是本发明的晶体管在p-FET工作模式下，铁电层对沟道与源漏极的肖特基势垒进行调控的能带示意图。图中：1-衬底，2-隔离层，3-沟道层，4-源区，5-漏区，6-绝缘层，7-铁电材料层，8-栅电极，9-电极覆盖层，10-源极，11-漏极，12-高阻硅衬底，13-W底电极，14-Al掺杂HfO2铁电层，15-W顶电极。具体实施方式为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。实施例1一种铁电伪装晶体管及其安全电路的读写方式，所述铁电伪装晶体管包括衬底1，衬底1选择取向的高阻硅材料；在所述衬底1上形成隔离层2，隔离层2为SiO2材料；在所述隔离层2上形成的有源区，有源区为晶体管的工作区域。其由沟道层3、源区4和漏区5构成。源区4和漏区5由材料钨形成，其之间的沟道层3使用禁带宽度合适的黑磷材料来实现晶体管类型的调控。若没有选择可呈现双极性的半导体作为沟道层3，则无法外加电压切换晶体管的类型；在所述的沟道层上形成绝缘层6，本实例当中的绝缘层6为氧化铝材料，厚度为2nm；在所述的绝缘层上形成具有较强极化特性的铁电材料层7，本实例中的铁电材料层7为Al掺杂HfO2铁电薄膜,厚度为10nm；若没有选择具有较强极化特性的铁电层作为介质材料，则可能会出现因肖特基势垒导致的器件开态电流降低、关态电流增大的问题，极大影响器件的电学性能；在所述的铁电层上形成栅电极8，本实例当中的栅电极为W,厚度为40nm；在所述的栅电极8上形成电极覆盖层9，本实例中的电极覆盖层为Pt，厚度为10nm；在所述的绝缘层6-铁电材料层7-栅电极8-电极覆盖层9上形成的栅堆垛结构，该结构的形成保证了晶体管栅极的独立控制电路；在上述源区4和漏区5上分别形成源极10和漏极11，用于施加和读取电学信号。本实例中的源极10和漏极11为Pt；为验证本实施例提出的利用具有较强极化特性的铁电材料对沟通进行静电栅调控效果，制备了基于Al掺杂HfO2铁电电容结构并进行了铁电性能测试，使用能带图反映了其对晶体管的调控效果以及伪装原理。制备的结构如图3。实验步骤如下：步骤1：高阻硅衬底12选择取向的p型重掺硅材料，电阻小于0.005Ω·cm；步骤2：制备电极。利用磁控溅射，在高阻硅衬底12上生长W底电极13，厚度为40nm。步骤3：制备铁电层。利用ALD原子沉积法，在上述W底电极13上制备Al掺杂HfO2铁电层14，厚度为10nm。步骤4：制备顶电极利用磁控溅射，在掩模版的覆盖下，在上述铁电层上生长W顶电极15。厚度为40nm，电极直径为100μm。继而，在温度为800℃的N2气氛下退火30s，所形成的MFM铁电电容结构如图3所示。对上述铁电电容结构进行铁电性能测试，测试结果如图4所示。图4表明，所使用的Al掺杂HfO2铁电薄膜的矫顽电压约为1.3V，饱和极化强度约为30μc/cm2，剩余极化强度Pr为16.9μc/cm2，并且电滞回线具有良好的矩形度。该结果表明，使用的铁电薄膜具有较好的极化特性，可以有效改变沟道与源漏极的肖特基势垒，调控晶体管处于电子注入或者空穴注入的状态，进而实现极性可重构的晶体管。图5为晶体管在p-FET工作模式下，铁电层对沟道与源漏极的肖特基势垒进行调控的能带图，在p-FET模式下，栅极电压Vg＜0时，会在源极产生空穴注入，此时晶体管处于开态，当栅极电压Vg＝0时，源极处空穴注入关闭，而在漏极处，由于铁电极化对能带的进一步调控，来自漏极的电子注入被抑制，此时晶体管处于关态。若没有铁电层的引入，则会由于栅极电压相对于漏极电压为正，从而在漏极产生电子注入，导致关态电流增大，严重影响器件的开关比。n-FET工作模式下的原理与上述过程相似。以上即为本实施例列举的实施方式，但本实施例不局限于上述可选的实施方式，本领域技术人员可根据上述方式相互任意组合得到其他多种实施方式，任何人在本实施例的启示下都可得出其他各种形式的实施方式。上述具体实施方式不应理解成对本实施例的保护范围的限制，本实施例的保护范围应当以权利要求书中界定的为准，并且说明书可以用于解释权利要求书。
