TimeQuest Timing Analyzer report for RSA32
Fri Dec 02 20:50:51 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'ltp:inst_btn|state.ACT'
 13. Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'
 14. Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'
 15. Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'
 16. Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'
 17. Slow Model Setup: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'
 18. Slow Model Setup: 'RL_binary:inst_rsa|me_1_start'
 19. Slow Model Setup: 'RL_binary:inst_rsa|me_2_start'
 20. Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'
 21. Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'
 22. Slow Model Hold: 'clk'
 23. Slow Model Hold: 'RL_binary:inst_rsa|me_2_start'
 24. Slow Model Hold: 'RL_binary:inst_rsa|me_1_start'
 25. Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'
 26. Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'
 27. Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'
 28. Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'
 29. Slow Model Hold: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'
 30. Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'
 31. Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'
 32. Slow Model Hold: 'ltp:inst_btn|state.ACT'
 33. Slow Model Minimum Pulse Width: 'clk'
 34. Slow Model Minimum Pulse Width: 'ltp:inst_btn|state.ACT'
 35. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'
 36. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'
 37. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'
 38. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'
 39. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_1_start'
 40. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_2_start'
 41. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'
 42. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'
 43. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Fast Model Setup Summary
 51. Fast Model Hold Summary
 52. Fast Model Recovery Summary
 53. Fast Model Removal Summary
 54. Fast Model Minimum Pulse Width Summary
 55. Fast Model Setup: 'clk'
 56. Fast Model Setup: 'ltp:inst_btn|state.ACT'
 57. Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'
 58. Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'
 59. Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'
 60. Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'
 61. Fast Model Setup: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'
 62. Fast Model Setup: 'RL_binary:inst_rsa|me_1_start'
 63. Fast Model Setup: 'RL_binary:inst_rsa|me_2_start'
 64. Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'
 65. Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'
 66. Fast Model Hold: 'clk'
 67. Fast Model Hold: 'RL_binary:inst_rsa|me_2_start'
 68. Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'
 69. Fast Model Hold: 'RL_binary:inst_rsa|me_1_start'
 70. Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'
 71. Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'
 72. Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'
 73. Fast Model Hold: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'
 74. Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'
 75. Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'
 76. Fast Model Hold: 'ltp:inst_btn|state.ACT'
 77. Fast Model Minimum Pulse Width: 'clk'
 78. Fast Model Minimum Pulse Width: 'ltp:inst_btn|state.ACT'
 79. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'
 80. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'
 81. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'
 82. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'
 83. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_1_start'
 84. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_2_start'
 85. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'
 86. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'
 87. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'
 88. Setup Times
 89. Hold Times
 90. Clock to Output Times
 91. Minimum Clock to Output Times
 92. Propagation Delay
 93. Minimum Propagation Delay
 94. Multicorner Timing Analysis Summary
 95. Setup Times
 96. Hold Times
 97. Clock to Output Times
 98. Minimum Clock to Output Times
 99. Progagation Delay
100. Minimum Progagation Delay
101. Setup Transfers
102. Hold Transfers
103. Report TCCS
104. Report RSKM
105. Unconstrained Paths
106. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RSA32                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; Clock Name                                                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                   ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; clk                                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                   ;
; ltp:inst_btn|state.ACT                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ltp:inst_btn|state.ACT }                                                ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|get_length:gl_RL|md_end }                            ;
; RL_binary:inst_rsa|me_1_start                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|me_1_start }                                         ;
; RL_binary:inst_rsa|me_2_start                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|me_2_start }                                         ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end } ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end } ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end }                 ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end } ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end } ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end }                 ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                       ;
+-------------+-----------------+-----------------------------------------------------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                            ; Note                                                  ;
+-------------+-----------------+-----------------------------------------------------------------------+-------------------------------------------------------+
; 56.78 MHz   ; 56.78 MHz       ; clk                                                                   ;                                                       ;
; 342.0 MHz   ; 342.0 MHz       ; ltp:inst_btn|state.ACT                                                ;                                                       ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|me_1_start                                         ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|me_2_start                                         ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; limit due to high minimum pulse width violation (tch) ;
+-------------+-----------------+-----------------------------------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                        ;
+-----------------------------------------------------------------------+---------+---------------+
; Clock                                                                 ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------+---------+---------------+
; clk                                                                   ; -16.613 ; -8146.778     ;
; ltp:inst_btn|state.ACT                                                ; -1.924  ; -158.324      ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; -0.404  ; -0.404        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; -0.297  ; -0.297        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; -0.208  ; -0.208        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.103   ; 0.000         ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 0.379   ; 0.000         ;
; RL_binary:inst_rsa|me_1_start                                         ; 0.379   ; 0.000         ;
; RL_binary:inst_rsa|me_2_start                                         ; 0.379   ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 0.379   ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 0.379   ; 0.000         ;
+-----------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                        ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk                                                                   ; -2.535 ; -122.711      ;
; RL_binary:inst_rsa|me_2_start                                         ; -0.392 ; -0.588        ;
; RL_binary:inst_rsa|me_1_start                                         ; -0.285 ; -0.285        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; -0.281 ; -1.267        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; -0.268 ; -1.191        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; -0.237 ; -1.144        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.332  ; 0.000         ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 0.391  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 0.391  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 0.391  ; 0.000         ;
; ltp:inst_btn|state.ACT                                                ; 0.391  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk                                                                   ; -1.423 ; -1411.812     ;
; ltp:inst_btn|state.ACT                                                ; -0.500 ; -99.000       ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|me_1_start                                         ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|me_2_start                                         ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; -0.500 ; -1.000        ;
+-----------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                   ;
+---------+------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.613 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.612     ;
; -16.613 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.612     ;
; -16.613 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.612     ;
; -16.613 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.612     ;
; -16.613 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.612     ;
; -16.613 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.612     ;
; -16.613 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.612     ;
; -16.613 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.612     ;
; -16.613 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.612     ;
; -16.613 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.612     ;
; -16.599 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[1]  ; clk          ; clk         ; 1.000        ; -0.020     ; 17.615     ;
; -16.580 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.581     ;
; -16.580 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.581     ;
; -16.580 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.581     ;
; -16.580 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.581     ;
; -16.580 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.581     ;
; -16.580 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.581     ;
; -16.580 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.581     ;
; -16.580 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.581     ;
; -16.580 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.581     ;
; -16.575 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.574     ;
; -16.575 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.574     ;
; -16.575 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.574     ;
; -16.575 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.574     ;
; -16.575 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.574     ;
; -16.575 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.574     ;
; -16.575 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.574     ;
; -16.575 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.574     ;
; -16.575 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.574     ;
; -16.575 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.574     ;
; -16.572 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.571     ;
; -16.572 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.571     ;
; -16.572 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.571     ;
; -16.572 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.571     ;
; -16.572 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.571     ;
; -16.572 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.571     ;
; -16.572 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.571     ;
; -16.572 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.571     ;
; -16.572 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.571     ;
; -16.572 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.571     ;
; -16.563 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[2]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.565     ;
; -16.563 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[3]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.565     ;
; -16.563 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[4]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.565     ;
; -16.563 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.565     ;
; -16.563 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[6]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.565     ;
; -16.563 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[7]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.565     ;
; -16.563 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[8]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.565     ;
; -16.563 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[9]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.565     ;
; -16.563 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 17.565     ;
; -16.563 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[11] ; clk          ; clk         ; 1.000        ; -0.034     ; 17.565     ;
; -16.561 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[1]  ; clk          ; clk         ; 1.000        ; -0.020     ; 17.577     ;
; -16.558 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[1]  ; clk          ; clk         ; 1.000        ; -0.020     ; 17.574     ;
; -16.542 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.543     ;
; -16.542 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.543     ;
; -16.542 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.543     ;
; -16.542 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.543     ;
; -16.542 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.543     ;
; -16.542 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.543     ;
; -16.542 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.543     ;
; -16.542 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.543     ;
; -16.542 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.543     ;
; -16.539 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.540     ;
; -16.539 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.540     ;
; -16.539 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.540     ;
; -16.539 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.540     ;
; -16.539 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.540     ;
; -16.539 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.540     ;
; -16.539 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.540     ;
; -16.539 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.540     ;
; -16.539 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 17.540     ;
; -16.525 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[2]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.527     ;
; -16.525 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[3]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.527     ;
; -16.525 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[4]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.527     ;
; -16.525 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.527     ;
; -16.525 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[6]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.527     ;
; -16.525 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[7]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.527     ;
; -16.525 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[8]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.527     ;
; -16.525 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[9]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.527     ;
; -16.525 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 17.527     ;
; -16.525 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[11] ; clk          ; clk         ; 1.000        ; -0.034     ; 17.527     ;
; -16.522 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[2]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.524     ;
; -16.522 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[3]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.524     ;
; -16.522 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[4]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.524     ;
; -16.522 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.524     ;
; -16.522 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[6]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.524     ;
; -16.522 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[7]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.524     ;
; -16.522 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[8]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.524     ;
; -16.522 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[9]  ; clk          ; clk         ; 1.000        ; -0.034     ; 17.524     ;
; -16.522 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 17.524     ;
; -16.522 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[11] ; clk          ; clk         ; 1.000        ; -0.034     ; 17.524     ;
; -16.451 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.450     ;
; -16.451 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.450     ;
; -16.451 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.450     ;
; -16.451 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.450     ;
; -16.451 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.450     ;
; -16.451 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.450     ;
; -16.451 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.450     ;
; -16.451 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.450     ;
; -16.451 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.450     ;
; -16.451 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 17.450     ;
+---------+------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ltp:inst_btn|state.ACT'                                                                                           ;
+--------+-------------------+--------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node      ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------+------------------------+------------------------+--------------+------------+------------+
; -1.924 ; counter_1[0]~reg0 ; exponent[18] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 2.965      ;
; -1.919 ; counter_1[0]~reg0 ; exponent[19] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.959      ;
; -1.919 ; counter_1[0]~reg0 ; exponent[23] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.959      ;
; -1.908 ; counter_1[0]~reg0 ; base[22]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.002     ; 2.942      ;
; -1.904 ; counter_1[1]~reg0 ; modulus[16]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.942      ;
; -1.904 ; counter_1[1]~reg0 ; modulus[17]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.942      ;
; -1.904 ; counter_1[1]~reg0 ; modulus[20]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.942      ;
; -1.904 ; counter_1[1]~reg0 ; modulus[21]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.942      ;
; -1.904 ; counter_1[1]~reg0 ; modulus[22]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.942      ;
; -1.901 ; counter_1[0]~reg0 ; base[2]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.008      ; 2.945      ;
; -1.901 ; counter_1[0]~reg0 ; base[1]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.008      ; 2.945      ;
; -1.886 ; counter_1[0]~reg0 ; base[10]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.929      ;
; -1.886 ; counter_1[0]~reg0 ; base[7]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.929      ;
; -1.886 ; counter_1[0]~reg0 ; base[6]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.929      ;
; -1.886 ; counter_1[0]~reg0 ; base[4]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.929      ;
; -1.886 ; counter_1[0]~reg0 ; base[3]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.929      ;
; -1.863 ; counter_1[0]~reg0 ; base[17]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.017      ; 2.916      ;
; -1.863 ; counter_1[0]~reg0 ; base[16]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.017      ; 2.916      ;
; -1.863 ; counter_1[0]~reg0 ; base[9]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.017      ; 2.916      ;
; -1.863 ; counter_1[0]~reg0 ; base[19]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.017      ; 2.916      ;
; -1.813 ; counter_1[2]~reg0 ; base[22]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.002     ; 2.847      ;
; -1.806 ; counter_1[2]~reg0 ; base[2]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.008      ; 2.850      ;
; -1.806 ; counter_1[2]~reg0 ; base[1]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.008      ; 2.850      ;
; -1.791 ; counter_1[2]~reg0 ; base[10]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.834      ;
; -1.791 ; counter_1[2]~reg0 ; base[7]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.834      ;
; -1.791 ; counter_1[2]~reg0 ; base[6]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.834      ;
; -1.791 ; counter_1[2]~reg0 ; base[4]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.834      ;
; -1.791 ; counter_1[2]~reg0 ; base[3]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.834      ;
; -1.782 ; counter_1[2]~reg0 ; exponent[18] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 2.823      ;
; -1.777 ; counter_1[2]~reg0 ; exponent[19] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.817      ;
; -1.777 ; counter_1[2]~reg0 ; exponent[23] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.817      ;
; -1.768 ; counter_1[2]~reg0 ; base[17]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.017      ; 2.821      ;
; -1.768 ; counter_1[2]~reg0 ; base[16]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.017      ; 2.821      ;
; -1.768 ; counter_1[2]~reg0 ; base[9]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.017      ; 2.821      ;
; -1.768 ; counter_1[2]~reg0 ; base[19]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.017      ; 2.821      ;
; -1.767 ; counter_1[2]~reg0 ; modulus[16]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.805      ;
; -1.767 ; counter_1[2]~reg0 ; modulus[17]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.805      ;
; -1.767 ; counter_1[2]~reg0 ; modulus[20]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.805      ;
; -1.767 ; counter_1[2]~reg0 ; modulus[21]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.805      ;
; -1.767 ; counter_1[2]~reg0 ; modulus[22]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.805      ;
; -1.703 ; counter_1[0]~reg0 ; exponent[26] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.743      ;
; -1.703 ; counter_1[0]~reg0 ; exponent[4]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.743      ;
; -1.703 ; counter_1[0]~reg0 ; exponent[6]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.743      ;
; -1.703 ; counter_1[0]~reg0 ; exponent[7]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.743      ;
; -1.703 ; counter_1[0]~reg0 ; exponent[5]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.743      ;
; -1.703 ; counter_1[0]~reg0 ; exponent[10] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.743      ;
; -1.703 ; counter_1[0]~reg0 ; exponent[8]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.743      ;
; -1.703 ; counter_1[0]~reg0 ; exponent[9]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.743      ;
; -1.703 ; counter_1[0]~reg0 ; exponent[14] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.743      ;
; -1.703 ; counter_1[0]~reg0 ; exponent[12] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.743      ;
; -1.703 ; counter_1[0]~reg0 ; exponent[13] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.743      ;
; -1.703 ; counter_1[0]~reg0 ; exponent[15] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.743      ;
; -1.697 ; counter_1[0]~reg0 ; exponent[25] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.735      ;
; -1.697 ; counter_1[0]~reg0 ; exponent[27] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.735      ;
; -1.697 ; counter_1[0]~reg0 ; exponent[22] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.735      ;
; -1.697 ; counter_1[0]~reg0 ; exponent[1]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.735      ;
; -1.697 ; counter_1[0]~reg0 ; exponent[0]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.735      ;
; -1.697 ; counter_1[0]~reg0 ; exponent[2]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.735      ;
; -1.697 ; counter_1[0]~reg0 ; exponent[3]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.735      ;
; -1.695 ; counter_1[0]~reg0 ; exponent[21] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 2.734      ;
; -1.695 ; counter_1[0]~reg0 ; exponent[17] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 2.734      ;
; -1.695 ; counter_1[0]~reg0 ; exponent[29] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 2.734      ;
; -1.695 ; counter_1[0]~reg0 ; exponent[24] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 2.734      ;
; -1.695 ; counter_1[0]~reg0 ; exponent[16] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 2.734      ;
; -1.695 ; counter_1[0]~reg0 ; exponent[20] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 2.734      ;
; -1.695 ; counter_1[0]~reg0 ; exponent[28] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 2.734      ;
; -1.675 ; counter_1[1]~reg0 ; base[22]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.002     ; 2.709      ;
; -1.668 ; counter_1[1]~reg0 ; base[2]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.008      ; 2.712      ;
; -1.668 ; counter_1[1]~reg0 ; base[1]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.008      ; 2.712      ;
; -1.665 ; counter_1[1]~reg0 ; modulus[3]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 2.707      ;
; -1.665 ; counter_1[1]~reg0 ; modulus[5]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 2.707      ;
; -1.665 ; counter_1[1]~reg0 ; modulus[7]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 2.707      ;
; -1.665 ; counter_1[1]~reg0 ; modulus[10]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 2.707      ;
; -1.665 ; counter_1[1]~reg0 ; modulus[13]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 2.707      ;
; -1.653 ; counter_1[1]~reg0 ; base[10]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.696      ;
; -1.653 ; counter_1[1]~reg0 ; base[7]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.696      ;
; -1.653 ; counter_1[1]~reg0 ; base[6]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.696      ;
; -1.653 ; counter_1[1]~reg0 ; base[4]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.696      ;
; -1.653 ; counter_1[1]~reg0 ; base[3]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 2.696      ;
; -1.651 ; counter_1[0]~reg0 ; base[21]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.689      ;
; -1.651 ; counter_1[0]~reg0 ; base[23]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.689      ;
; -1.651 ; counter_1[0]~reg0 ; base[24]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.689      ;
; -1.651 ; counter_1[0]~reg0 ; base[25]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.689      ;
; -1.651 ; counter_1[0]~reg0 ; base[26]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.689      ;
; -1.651 ; counter_1[0]~reg0 ; base[27]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.689      ;
; -1.644 ; counter_1[1]~reg0 ; exponent[18] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 2.685      ;
; -1.639 ; counter_1[1]~reg0 ; exponent[19] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.679      ;
; -1.639 ; counter_1[1]~reg0 ; exponent[23] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 2.679      ;
; -1.636 ; counter_1[0]~reg0 ; modulus[16]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.674      ;
; -1.636 ; counter_1[0]~reg0 ; modulus[17]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.674      ;
; -1.636 ; counter_1[0]~reg0 ; modulus[20]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.674      ;
; -1.636 ; counter_1[0]~reg0 ; modulus[21]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.674      ;
; -1.636 ; counter_1[0]~reg0 ; modulus[22]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 2.674      ;
; -1.630 ; counter_1[1]~reg0 ; base[17]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.017      ; 2.683      ;
; -1.630 ; counter_1[1]~reg0 ; base[16]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.017      ; 2.683      ;
; -1.630 ; counter_1[1]~reg0 ; base[9]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.017      ; 2.683      ;
; -1.630 ; counter_1[1]~reg0 ; base[19]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.017      ; 2.683      ;
; -1.622 ; counter_1[1]~reg0 ; modulus[19]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.015      ; 2.673      ;
; -1.622 ; counter_1[1]~reg0 ; modulus[23]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.015      ; 2.673      ;
; -1.622 ; counter_1[1]~reg0 ; modulus[24]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.015      ; 2.673      ;
+--------+-------------------+--------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.404 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; -0.783     ; 0.657      ;
; 0.301  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.186      ; 0.921      ;
; 0.301  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.186      ; 0.921      ;
; 0.310  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.186      ; 0.912      ;
; 0.379  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.657      ;
; 0.435  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.186      ; 0.787      ;
; 0.436  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.186      ; 0.786      ;
; 0.438  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.186      ; 0.784      ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.297 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; -0.676     ; 0.657      ;
; 0.379  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.657      ;
; 0.911  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.797      ; 0.922      ;
; 0.914  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.797      ; 0.919      ;
; 0.914  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.797      ; 0.919      ;
; 1.047  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.797      ; 0.786      ;
; 1.050  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.797      ; 0.783      ;
; 1.051  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.797      ; 0.782      ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.208 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; -0.587     ; 0.657      ;
; 0.379  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.657      ;
; 0.870  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.754      ; 0.920      ;
; 0.871  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.754      ; 0.919      ;
; 1.002  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.754      ; 0.788      ;
; 1.007  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.754      ; 0.783      ;
; 1.007  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.754      ; 0.783      ;
; 1.007  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.754      ; 0.783      ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.103 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; -0.276     ; 0.657      ;
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.657      ;
; 0.718 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.782      ; 1.100      ;
; 0.903 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.782      ; 0.915      ;
; 1.032 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.782      ; 0.786      ;
; 1.033 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.782      ; 0.785      ;
; 1.035 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.782      ; 0.783      ;
; 1.038 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.782      ; 0.780      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'                                                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.379 ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; 1.000        ; 0.000      ; 0.657      ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|me_1_start'                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.000      ; 0.657      ;
; 0.655 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.276      ; 0.657      ;
; 1.055 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.676      ; 0.657      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|me_2_start'                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.000      ; 0.657      ;
; 0.966 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.587      ; 0.657      ;
; 1.162 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.783      ; 0.657      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.535 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.676      ; 0.657      ;
; -2.533 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.674      ; 0.657      ;
; -2.531 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.672      ; 0.657      ;
; -2.526 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.667      ; 0.657      ;
; -2.521 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.662      ; 0.657      ;
; -2.521 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 0.657      ;
; -2.512 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.653      ; 0.657      ;
; -2.384 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.676      ; 0.808      ;
; -2.381 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.GETLEN                                       ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.662      ; 0.797      ;
; -2.035 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.676      ; 0.657      ;
; -2.033 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.674      ; 0.657      ;
; -2.031 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.672      ; 0.657      ;
; -2.026 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.667      ; 0.657      ;
; -2.021 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; -0.500       ; 2.662      ; 0.657      ;
; -2.021 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.662      ; 0.657      ;
; -2.012 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.653      ; 0.657      ;
; -1.884 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.676      ; 0.808      ;
; -1.881 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.GETLEN                                       ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; -0.500       ; 2.662      ; 0.797      ;
; -1.623 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.665      ; 1.558      ;
; -1.591 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.676      ; 1.601      ;
; -1.587 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 2.667      ; 1.596      ;
; -1.563 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.668      ; 1.621      ;
; -1.431 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[31]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 1.747      ;
; -1.393 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|load                    ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.646      ; 1.769      ;
; -1.244 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.FLAG0                                        ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.662      ; 1.934      ;
; -1.123 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.665      ; 1.558      ;
; -1.110 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[0]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.673      ; 2.079      ;
; -1.110 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[1]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.673      ; 2.079      ;
; -1.110 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[2]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.673      ; 2.079      ;
; -1.110 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[3]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.673      ; 2.079      ;
; -1.110 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[4]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.673      ; 2.079      ;
; -1.110 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[5]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.673      ; 2.079      ;
; -1.110 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[6]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.673      ; 2.079      ;
; -1.110 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[7]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.673      ; 2.079      ;
; -1.102 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[14]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.658      ; 2.072      ;
; -1.102 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[13]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.658      ; 2.072      ;
; -1.102 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[12]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.658      ; 2.072      ;
; -1.102 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[11]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.658      ; 2.072      ;
; -1.102 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[10]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.658      ; 2.072      ;
; -1.091 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.676      ; 1.601      ;
; -1.087 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; -0.500       ; 2.667      ; 1.596      ;
; -1.063 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; -0.500       ; 2.668      ; 1.621      ;
; -0.931 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[31]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.662      ; 1.747      ;
; -0.906 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[9]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.674      ; 2.284      ;
; -0.906 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[8]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.674      ; 2.284      ;
; -0.906 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[6]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.674      ; 2.284      ;
; -0.906 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[5]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.674      ; 2.284      ;
; -0.906 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[4]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.674      ; 2.284      ;
; -0.906 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[0]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.674      ; 2.284      ;
; -0.894 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[4]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.691      ; 2.313      ;
; -0.894 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[3]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.691      ; 2.313      ;
; -0.894 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[2]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.691      ; 2.313      ;
; -0.894 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[1]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.691      ; 2.313      ;
; -0.894 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[0]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.691      ; 2.313      ;
; -0.893 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|load                    ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.646      ; 1.769      ;
; -0.868 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|flag.10                ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.410      ; 0.808      ;
; -0.855 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[2]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.323      ;
; -0.855 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[3]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.323      ;
; -0.855 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[4]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.323      ;
; -0.855 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[5]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.323      ;
; -0.855 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[6]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.323      ;
; -0.855 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[7]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.323      ;
; -0.855 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[1]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.323      ;
; -0.855 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[0]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.323      ;
; -0.839 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.667      ; 2.344      ;
; -0.817 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[9]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.658      ; 2.357      ;
; -0.817 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[8]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.658      ; 2.357      ;
; -0.817 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[7]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.658      ; 2.357      ;
; -0.817 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[6]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.658      ; 2.357      ;
; -0.817 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[5]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.658      ; 2.357      ;
; -0.792 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[16]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.653      ; 2.377      ;
; -0.792 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[15]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.653      ; 2.377      ;
; -0.792 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[25]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.653      ; 2.377      ;
; -0.792 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[20]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.653      ; 2.377      ;
; -0.792 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[19]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.653      ; 2.377      ;
; -0.792 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[18]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.653      ; 2.377      ;
; -0.791 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[24]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.653      ; 2.378      ;
; -0.791 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[23]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.653      ; 2.378      ;
; -0.791 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[22]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.653      ; 2.378      ;
; -0.791 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[21]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.653      ; 2.378      ;
; -0.791 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[17]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.653      ; 2.378      ;
; -0.780 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[0]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.654      ; 2.390      ;
; -0.780 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[1]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.654      ; 2.390      ;
; -0.780 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[2]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.654      ; 2.390      ;
; -0.780 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[3]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.654      ; 2.390      ;
; -0.780 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[4]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.654      ; 2.390      ;
; -0.780 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[6]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.654      ; 2.390      ;
; -0.780 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[7]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.654      ; 2.390      ;
; -0.780 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[5]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 2.654      ; 2.390      ;
; -0.767 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[31]             ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.681      ; 2.430      ;
; -0.744 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.FLAG0                                        ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; -0.500       ; 2.662      ; 1.934      ;
; -0.729 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[1]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.661      ; 2.448      ;
; -0.729 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[2]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.661      ; 2.448      ;
; -0.729 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[3]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.661      ; 2.448      ;
; -0.729 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[4]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.661      ; 2.448      ;
; -0.729 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[5]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.661      ; 2.448      ;
; -0.729 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[7]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.661      ; 2.448      ;
; -0.729 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[6]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.661      ; 2.448      ;
; -0.729 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[0]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.661      ; 2.448      ;
; -0.717 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[0]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.678      ; 2.477      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|me_2_start'                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.392 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.783      ; 0.657      ;
; -0.196 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.587      ; 0.657      ;
; 0.391  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|me_1_start'                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.285 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.676      ; 0.657      ;
; 0.115  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.276      ; 0.657      ;
; 0.391  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.281 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.797      ; 0.782      ;
; -0.280 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.797      ; 0.783      ;
; -0.277 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.797      ; 0.786      ;
; -0.144 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.797      ; 0.919      ;
; -0.144 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.797      ; 0.919      ;
; -0.141 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.797      ; 0.922      ;
; 0.391  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.657      ;
; 1.067  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; -0.676     ; 0.657      ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.268 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.782      ; 0.780      ;
; -0.265 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.782      ; 0.783      ;
; -0.263 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.782      ; 0.785      ;
; -0.262 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.782      ; 0.786      ;
; -0.133 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.782      ; 0.915      ;
; 0.052  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.782      ; 1.100      ;
; 0.391  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.657      ;
; 0.667  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; -0.276     ; 0.657      ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.237 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.754      ; 0.783      ;
; -0.237 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.754      ; 0.783      ;
; -0.237 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.754      ; 0.783      ;
; -0.232 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.754      ; 0.788      ;
; -0.101 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.754      ; 0.919      ;
; -0.100 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.754      ; 0.920      ;
; 0.391  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.657      ;
; 0.978  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; -0.587     ; 0.657      ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.332 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.186      ; 0.784      ;
; 0.334 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.186      ; 0.786      ;
; 0.335 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.186      ; 0.787      ;
; 0.391 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.657      ;
; 0.460 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.186      ; 0.912      ;
; 0.469 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.186      ; 0.921      ;
; 0.469 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.186      ; 0.921      ;
; 1.174 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; -0.783     ; 0.657      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'                                                                                                                                                                      ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.391 ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; 0.000        ; 0.000      ; 0.657      ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.391 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.391 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ltp:inst_btn|state.ACT'                                                                                                ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.391 ; counter_1[0]~reg0 ; counter_1[0]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter_1[2]~reg0 ; counter_1[2]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter_1[1]~reg0 ; counter_1[1]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.657      ;
; 0.552 ; counter_1[1]~reg0 ; counter_1[2]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.818      ;
; 0.729 ; counter_1[2]~reg0 ; counter_1[1]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.995      ;
; 0.834 ; counter_1[0]~reg0 ; counter_1[2]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; counter_1[0]~reg0 ; counter_1[1]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 1.101      ;
; 0.869 ; counter_1[2]~reg0 ; counter_1[0]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 1.135      ;
; 1.811 ; counter_1[0]~reg0 ; modulus[4]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.078      ;
; 1.811 ; counter_1[0]~reg0 ; modulus[6]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.078      ;
; 1.811 ; counter_1[0]~reg0 ; modulus[0]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.078      ;
; 1.813 ; counter_1[0]~reg0 ; modulus[1]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.074      ;
; 1.813 ; counter_1[0]~reg0 ; modulus[8]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.074      ;
; 1.813 ; counter_1[0]~reg0 ; modulus[9]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.074      ;
; 1.813 ; counter_1[0]~reg0 ; modulus[11]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.074      ;
; 1.813 ; counter_1[0]~reg0 ; modulus[14]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.074      ;
; 1.868 ; counter_1[1]~reg0 ; base[18]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.149      ;
; 1.868 ; counter_1[1]~reg0 ; base[28]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.149      ;
; 1.868 ; counter_1[1]~reg0 ; base[29]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.149      ;
; 1.868 ; counter_1[1]~reg0 ; base[30]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.149      ;
; 1.868 ; counter_1[1]~reg0 ; base[31]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.149      ;
; 1.868 ; counter_1[1]~reg0 ; exponent[31]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.016      ; 2.150      ;
; 1.868 ; counter_1[1]~reg0 ; exponent[30]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.016      ; 2.150      ;
; 1.868 ; counter_1[1]~reg0 ; exponent[11]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.016      ; 2.150      ;
; 1.942 ; counter_1[2]~reg0 ; modulus[4]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.209      ;
; 1.942 ; counter_1[2]~reg0 ; modulus[6]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.209      ;
; 1.942 ; counter_1[2]~reg0 ; modulus[0]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.209      ;
; 1.944 ; counter_1[2]~reg0 ; modulus[1]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.205      ;
; 1.944 ; counter_1[2]~reg0 ; modulus[8]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.205      ;
; 1.944 ; counter_1[2]~reg0 ; modulus[9]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.205      ;
; 1.944 ; counter_1[2]~reg0 ; modulus[11]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.205      ;
; 1.944 ; counter_1[2]~reg0 ; modulus[14]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.205      ;
; 2.006 ; counter_1[2]~reg0 ; base[18]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.287      ;
; 2.006 ; counter_1[2]~reg0 ; base[28]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.287      ;
; 2.006 ; counter_1[2]~reg0 ; base[29]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.287      ;
; 2.006 ; counter_1[2]~reg0 ; base[30]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.287      ;
; 2.006 ; counter_1[2]~reg0 ; base[31]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.287      ;
; 2.006 ; counter_1[2]~reg0 ; exponent[31]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.016      ; 2.288      ;
; 2.006 ; counter_1[2]~reg0 ; exponent[30]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.016      ; 2.288      ;
; 2.006 ; counter_1[2]~reg0 ; exponent[11]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.016      ; 2.288      ;
; 2.066 ; counter_1[0]~reg0 ; modulus[18]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.022      ; 2.354      ;
; 2.066 ; counter_1[0]~reg0 ; modulus[26]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.022      ; 2.354      ;
; 2.066 ; counter_1[0]~reg0 ; modulus[27]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.022      ; 2.354      ;
; 2.066 ; counter_1[0]~reg0 ; modulus[29]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.022      ; 2.354      ;
; 2.066 ; counter_1[0]~reg0 ; modulus[30]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.022      ; 2.354      ;
; 2.079 ; counter_1[1]~reg0 ; modulus[4]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.346      ;
; 2.079 ; counter_1[1]~reg0 ; modulus[6]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.346      ;
; 2.079 ; counter_1[1]~reg0 ; modulus[0]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.346      ;
; 2.081 ; counter_1[1]~reg0 ; modulus[1]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.342      ;
; 2.081 ; counter_1[1]~reg0 ; modulus[8]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.342      ;
; 2.081 ; counter_1[1]~reg0 ; modulus[9]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.342      ;
; 2.081 ; counter_1[1]~reg0 ; modulus[11]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.342      ;
; 2.081 ; counter_1[1]~reg0 ; modulus[14]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.342      ;
; 2.083 ; counter_1[0]~reg0 ; modulus[12]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.014     ; 2.335      ;
; 2.083 ; counter_1[0]~reg0 ; modulus[15]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.014     ; 2.335      ;
; 2.083 ; counter_1[0]~reg0 ; modulus[2]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.014     ; 2.335      ;
; 2.101 ; counter_1[0]~reg0 ; base[18]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.382      ;
; 2.101 ; counter_1[0]~reg0 ; base[28]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.382      ;
; 2.101 ; counter_1[0]~reg0 ; base[29]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.382      ;
; 2.101 ; counter_1[0]~reg0 ; base[30]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.382      ;
; 2.101 ; counter_1[0]~reg0 ; base[31]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.382      ;
; 2.120 ; counter_1[1]~reg0 ; base[15]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.011      ; 2.397      ;
; 2.120 ; counter_1[1]~reg0 ; base[14]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.011      ; 2.397      ;
; 2.120 ; counter_1[1]~reg0 ; base[13]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.011      ; 2.397      ;
; 2.120 ; counter_1[1]~reg0 ; base[12]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.011      ; 2.397      ;
; 2.120 ; counter_1[1]~reg0 ; base[11]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.011      ; 2.397      ;
; 2.120 ; counter_1[1]~reg0 ; base[8]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.011      ; 2.397      ;
; 2.120 ; counter_1[1]~reg0 ; base[5]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.011      ; 2.397      ;
; 2.120 ; counter_1[1]~reg0 ; base[20]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.011      ; 2.397      ;
; 2.120 ; counter_1[1]~reg0 ; base[0]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.011      ; 2.397      ;
; 2.122 ; counter_1[0]~reg0 ; modulus[31]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.403      ;
; 2.124 ; counter_1[0]~reg0 ; modulus[19]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.405      ;
; 2.124 ; counter_1[0]~reg0 ; modulus[23]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.405      ;
; 2.124 ; counter_1[0]~reg0 ; modulus[24]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.405      ;
; 2.124 ; counter_1[0]~reg0 ; modulus[25]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.405      ;
; 2.124 ; counter_1[0]~reg0 ; modulus[28]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 2.405      ;
; 2.148 ; counter_1[0]~reg0 ; exponent[31]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.016      ; 2.430      ;
; 2.148 ; counter_1[0]~reg0 ; exponent[30]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.016      ; 2.430      ;
; 2.148 ; counter_1[0]~reg0 ; exponent[11]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.016      ; 2.430      ;
; 2.167 ; counter_1[0]~reg0 ; modulus[3]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.006      ; 2.439      ;
; 2.167 ; counter_1[0]~reg0 ; modulus[5]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.006      ; 2.439      ;
; 2.167 ; counter_1[0]~reg0 ; modulus[7]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.006      ; 2.439      ;
; 2.167 ; counter_1[0]~reg0 ; modulus[10]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.006      ; 2.439      ;
; 2.167 ; counter_1[0]~reg0 ; modulus[13]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.006      ; 2.439      ;
; 2.185 ; counter_1[1]~reg0 ; exponent[21]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 2.454      ;
; 2.185 ; counter_1[1]~reg0 ; exponent[17]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 2.454      ;
; 2.185 ; counter_1[1]~reg0 ; exponent[29]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 2.454      ;
; 2.185 ; counter_1[1]~reg0 ; exponent[24]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 2.454      ;
; 2.185 ; counter_1[1]~reg0 ; exponent[16]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 2.454      ;
; 2.185 ; counter_1[1]~reg0 ; exponent[20]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 2.454      ;
; 2.185 ; counter_1[1]~reg0 ; exponent[28]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 2.454      ;
; 2.187 ; counter_1[1]~reg0 ; exponent[25]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 2.455      ;
; 2.187 ; counter_1[1]~reg0 ; exponent[27]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 2.455      ;
; 2.187 ; counter_1[1]~reg0 ; exponent[22]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 2.455      ;
; 2.187 ; counter_1[1]~reg0 ; exponent[1]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 2.455      ;
; 2.187 ; counter_1[1]~reg0 ; exponent[0]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 2.455      ;
; 2.187 ; counter_1[1]~reg0 ; exponent[2]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 2.455      ;
; 2.187 ; counter_1[1]~reg0 ; exponent[3]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 2.455      ;
; 2.188 ; counter_1[1]~reg0 ; base[21]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 2.456      ;
; 2.188 ; counter_1[1]~reg0 ; base[23]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 2.456      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]               ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]               ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]               ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]               ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]               ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]               ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]~_Duplicate_1 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ltp:inst_btn|state.ACT'                                                            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[20]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[20]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[21]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[21]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[22]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[22]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[23]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[23]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[24]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[24]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[25]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[25]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[26]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[26]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[27]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[27]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[28]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[28]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[29]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[29]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[30]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[30]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[31]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[31]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[22]      ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_1_start'                                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datab                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datab                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datad                                   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_2_start'                                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|dataa                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|dataa                                   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                 ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|datad                         ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                 ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|datad                         ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; RL_binary:inst_rsa|get_length:gl_RL|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; RL_binary:inst_rsa|get_length:gl_RL|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|enable|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|enable|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|md_end|regout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|md_end|regout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|dataa                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|dataa                  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; write     ; clk                    ; 4.061 ; 4.061 ; Rise       ; clk                    ;
; data[*]   ; ltp:inst_btn|state.ACT ; 6.177 ; 6.177 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[0]  ; ltp:inst_btn|state.ACT ; 5.332 ; 5.332 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[1]  ; ltp:inst_btn|state.ACT ; 5.942 ; 5.942 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[2]  ; ltp:inst_btn|state.ACT ; 5.449 ; 5.449 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[3]  ; ltp:inst_btn|state.ACT ; 5.731 ; 5.731 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[4]  ; ltp:inst_btn|state.ACT ; 5.457 ; 5.457 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[5]  ; ltp:inst_btn|state.ACT ; 5.906 ; 5.906 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[6]  ; ltp:inst_btn|state.ACT ; 4.817 ; 4.817 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[7]  ; ltp:inst_btn|state.ACT ; 6.087 ; 6.087 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[8]  ; ltp:inst_btn|state.ACT ; 5.183 ; 5.183 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[9]  ; ltp:inst_btn|state.ACT ; 4.607 ; 4.607 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[10] ; ltp:inst_btn|state.ACT ; 6.177 ; 6.177 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[11] ; ltp:inst_btn|state.ACT ; 5.394 ; 5.394 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[12] ; ltp:inst_btn|state.ACT ; 5.114 ; 5.114 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[13] ; ltp:inst_btn|state.ACT ; 5.768 ; 5.768 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[14] ; ltp:inst_btn|state.ACT ; 5.403 ; 5.403 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[15] ; ltp:inst_btn|state.ACT ; 4.933 ; 4.933 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[16] ; ltp:inst_btn|state.ACT ; 5.520 ; 5.520 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[17] ; ltp:inst_btn|state.ACT ; 5.400 ; 5.400 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[18] ; ltp:inst_btn|state.ACT ; 5.118 ; 5.118 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[19] ; ltp:inst_btn|state.ACT ; 4.872 ; 4.872 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[20] ; ltp:inst_btn|state.ACT ; 5.060 ; 5.060 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[21] ; ltp:inst_btn|state.ACT ; 4.816 ; 4.816 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[22] ; ltp:inst_btn|state.ACT ; 4.632 ; 4.632 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[23] ; ltp:inst_btn|state.ACT ; 5.394 ; 5.394 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[24] ; ltp:inst_btn|state.ACT ; 4.868 ; 4.868 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[25] ; ltp:inst_btn|state.ACT ; 5.112 ; 5.112 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[26] ; ltp:inst_btn|state.ACT ; 5.031 ; 5.031 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[27] ; ltp:inst_btn|state.ACT ; 5.077 ; 5.077 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[28] ; ltp:inst_btn|state.ACT ; 5.348 ; 5.348 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[29] ; ltp:inst_btn|state.ACT ; 5.676 ; 5.676 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[30] ; ltp:inst_btn|state.ACT ; 5.324 ; 5.324 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[31] ; ltp:inst_btn|state.ACT ; 5.266 ; 5.266 ; Rise       ; ltp:inst_btn|state.ACT ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; write     ; clk                    ; -3.522 ; -3.522 ; Rise       ; clk                    ;
; data[*]   ; ltp:inst_btn|state.ACT ; -3.988 ; -3.988 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[0]  ; ltp:inst_btn|state.ACT ; -4.310 ; -4.310 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[1]  ; ltp:inst_btn|state.ACT ; -4.987 ; -4.987 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[2]  ; ltp:inst_btn|state.ACT ; -4.739 ; -4.739 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[3]  ; ltp:inst_btn|state.ACT ; -4.777 ; -4.777 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[4]  ; ltp:inst_btn|state.ACT ; -4.332 ; -4.332 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[5]  ; ltp:inst_btn|state.ACT ; -4.737 ; -4.737 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[6]  ; ltp:inst_btn|state.ACT ; -4.508 ; -4.508 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[7]  ; ltp:inst_btn|state.ACT ; -5.253 ; -5.253 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[8]  ; ltp:inst_btn|state.ACT ; -4.464 ; -4.464 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[9]  ; ltp:inst_btn|state.ACT ; -4.291 ; -4.291 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[10] ; ltp:inst_btn|state.ACT ; -5.014 ; -5.014 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[11] ; ltp:inst_btn|state.ACT ; -4.443 ; -4.443 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[12] ; ltp:inst_btn|state.ACT ; -4.324 ; -4.324 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[13] ; ltp:inst_btn|state.ACT ; -4.463 ; -4.463 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[14] ; ltp:inst_btn|state.ACT ; -4.302 ; -4.302 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[15] ; ltp:inst_btn|state.ACT ; -4.465 ; -4.465 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[16] ; ltp:inst_btn|state.ACT ; -4.497 ; -4.497 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[17] ; ltp:inst_btn|state.ACT ; -4.265 ; -4.265 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[18] ; ltp:inst_btn|state.ACT ; -4.277 ; -4.277 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[19] ; ltp:inst_btn|state.ACT ; -4.464 ; -4.464 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[20] ; ltp:inst_btn|state.ACT ; -4.272 ; -4.272 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[21] ; ltp:inst_btn|state.ACT ; -4.308 ; -4.308 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[22] ; ltp:inst_btn|state.ACT ; -4.377 ; -4.377 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[23] ; ltp:inst_btn|state.ACT ; -4.874 ; -4.874 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[24] ; ltp:inst_btn|state.ACT ; -3.988 ; -3.988 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[25] ; ltp:inst_btn|state.ACT ; -3.993 ; -3.993 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[26] ; ltp:inst_btn|state.ACT ; -4.231 ; -4.231 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[27] ; ltp:inst_btn|state.ACT ; -4.577 ; -4.577 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[28] ; ltp:inst_btn|state.ACT ; -4.400 ; -4.400 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[29] ; ltp:inst_btn|state.ACT ; -5.113 ; -5.113 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[30] ; ltp:inst_btn|state.ACT ; -4.620 ; -4.620 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[31] ; ltp:inst_btn|state.ACT ; -4.429 ; -4.429 ; Rise       ; ltp:inst_btn|state.ACT ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; IO_end        ; clk                    ; 7.311  ; 7.311  ; Rise       ; clk                    ;
; comp4         ; clk                    ; 10.731 ; 10.731 ; Rise       ; clk                    ;
; data[*]       ; clk                    ; 7.376  ; 7.376  ; Rise       ; clk                    ;
;  data[0]      ; clk                    ; 7.102  ; 7.102  ; Rise       ; clk                    ;
;  data[1]      ; clk                    ; 7.376  ; 7.376  ; Rise       ; clk                    ;
;  data[2]      ; clk                    ; 7.280  ; 7.280  ; Rise       ; clk                    ;
;  data[3]      ; clk                    ; 7.044  ; 7.044  ; Rise       ; clk                    ;
;  data[4]      ; clk                    ; 7.066  ; 7.066  ; Rise       ; clk                    ;
;  data[5]      ; clk                    ; 7.074  ; 7.074  ; Rise       ; clk                    ;
;  data[6]      ; clk                    ; 7.198  ; 7.198  ; Rise       ; clk                    ;
;  data[7]      ; clk                    ; 7.006  ; 7.006  ; Rise       ; clk                    ;
;  data[8]      ; clk                    ; 7.039  ; 7.039  ; Rise       ; clk                    ;
;  data[9]      ; clk                    ; 6.812  ; 6.812  ; Rise       ; clk                    ;
;  data[10]     ; clk                    ; 6.796  ; 6.796  ; Rise       ; clk                    ;
;  data[11]     ; clk                    ; 6.793  ; 6.793  ; Rise       ; clk                    ;
;  data[12]     ; clk                    ; 6.520  ; 6.520  ; Rise       ; clk                    ;
;  data[13]     ; clk                    ; 7.007  ; 7.007  ; Rise       ; clk                    ;
;  data[14]     ; clk                    ; 6.495  ; 6.495  ; Rise       ; clk                    ;
;  data[15]     ; clk                    ; 6.463  ; 6.463  ; Rise       ; clk                    ;
;  data[16]     ; clk                    ; 6.466  ; 6.466  ; Rise       ; clk                    ;
;  data[17]     ; clk                    ; 6.694  ; 6.694  ; Rise       ; clk                    ;
;  data[18]     ; clk                    ; 6.694  ; 6.694  ; Rise       ; clk                    ;
;  data[19]     ; clk                    ; 7.029  ; 7.029  ; Rise       ; clk                    ;
;  data[20]     ; clk                    ; 6.659  ; 6.659  ; Rise       ; clk                    ;
;  data[21]     ; clk                    ; 6.442  ; 6.442  ; Rise       ; clk                    ;
;  data[22]     ; clk                    ; 6.788  ; 6.788  ; Rise       ; clk                    ;
;  data[23]     ; clk                    ; 6.867  ; 6.867  ; Rise       ; clk                    ;
;  data[24]     ; clk                    ; 6.824  ; 6.824  ; Rise       ; clk                    ;
;  data[25]     ; clk                    ; 6.988  ; 6.988  ; Rise       ; clk                    ;
;  data[26]     ; clk                    ; 6.940  ; 6.940  ; Rise       ; clk                    ;
;  data[27]     ; clk                    ; 7.003  ; 7.003  ; Rise       ; clk                    ;
;  data[28]     ; clk                    ; 7.139  ; 7.139  ; Rise       ; clk                    ;
;  data[29]     ; clk                    ; 6.819  ; 6.819  ; Rise       ; clk                    ;
;  data[30]     ; clk                    ; 6.785  ; 6.785  ; Rise       ; clk                    ;
;  data[31]     ; clk                    ; 6.794  ; 6.794  ; Rise       ; clk                    ;
; comp1         ; ltp:inst_btn|state.ACT ; 14.277 ; 14.277 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp2         ; ltp:inst_btn|state.ACT ; 10.742 ; 10.742 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp3         ; ltp:inst_btn|state.ACT ; 12.104 ; 12.104 ; Rise       ; ltp:inst_btn|state.ACT ;
; counter_1[*]  ; ltp:inst_btn|state.ACT ; 8.654  ; 8.654  ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[0] ; ltp:inst_btn|state.ACT ; 7.676  ; 7.676  ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[1] ; ltp:inst_btn|state.ACT ; 7.858  ; 7.858  ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[2] ; ltp:inst_btn|state.ACT ; 8.654  ; 8.654  ; Rise       ; ltp:inst_btn|state.ACT ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; IO_end        ; clk                    ; 7.311 ; 7.311 ; Rise       ; clk                    ;
; comp4         ; clk                    ; 8.599 ; 8.599 ; Rise       ; clk                    ;
; data[*]       ; clk                    ; 6.442 ; 6.442 ; Rise       ; clk                    ;
;  data[0]      ; clk                    ; 7.102 ; 7.102 ; Rise       ; clk                    ;
;  data[1]      ; clk                    ; 7.376 ; 7.376 ; Rise       ; clk                    ;
;  data[2]      ; clk                    ; 7.280 ; 7.280 ; Rise       ; clk                    ;
;  data[3]      ; clk                    ; 7.044 ; 7.044 ; Rise       ; clk                    ;
;  data[4]      ; clk                    ; 7.066 ; 7.066 ; Rise       ; clk                    ;
;  data[5]      ; clk                    ; 7.074 ; 7.074 ; Rise       ; clk                    ;
;  data[6]      ; clk                    ; 7.198 ; 7.198 ; Rise       ; clk                    ;
;  data[7]      ; clk                    ; 7.006 ; 7.006 ; Rise       ; clk                    ;
;  data[8]      ; clk                    ; 7.039 ; 7.039 ; Rise       ; clk                    ;
;  data[9]      ; clk                    ; 6.812 ; 6.812 ; Rise       ; clk                    ;
;  data[10]     ; clk                    ; 6.796 ; 6.796 ; Rise       ; clk                    ;
;  data[11]     ; clk                    ; 6.793 ; 6.793 ; Rise       ; clk                    ;
;  data[12]     ; clk                    ; 6.520 ; 6.520 ; Rise       ; clk                    ;
;  data[13]     ; clk                    ; 7.007 ; 7.007 ; Rise       ; clk                    ;
;  data[14]     ; clk                    ; 6.495 ; 6.495 ; Rise       ; clk                    ;
;  data[15]     ; clk                    ; 6.463 ; 6.463 ; Rise       ; clk                    ;
;  data[16]     ; clk                    ; 6.466 ; 6.466 ; Rise       ; clk                    ;
;  data[17]     ; clk                    ; 6.694 ; 6.694 ; Rise       ; clk                    ;
;  data[18]     ; clk                    ; 6.694 ; 6.694 ; Rise       ; clk                    ;
;  data[19]     ; clk                    ; 7.029 ; 7.029 ; Rise       ; clk                    ;
;  data[20]     ; clk                    ; 6.659 ; 6.659 ; Rise       ; clk                    ;
;  data[21]     ; clk                    ; 6.442 ; 6.442 ; Rise       ; clk                    ;
;  data[22]     ; clk                    ; 6.788 ; 6.788 ; Rise       ; clk                    ;
;  data[23]     ; clk                    ; 6.867 ; 6.867 ; Rise       ; clk                    ;
;  data[24]     ; clk                    ; 6.824 ; 6.824 ; Rise       ; clk                    ;
;  data[25]     ; clk                    ; 6.988 ; 6.988 ; Rise       ; clk                    ;
;  data[26]     ; clk                    ; 6.940 ; 6.940 ; Rise       ; clk                    ;
;  data[27]     ; clk                    ; 7.003 ; 7.003 ; Rise       ; clk                    ;
;  data[28]     ; clk                    ; 7.139 ; 7.139 ; Rise       ; clk                    ;
;  data[29]     ; clk                    ; 6.819 ; 6.819 ; Rise       ; clk                    ;
;  data[30]     ; clk                    ; 6.785 ; 6.785 ; Rise       ; clk                    ;
;  data[31]     ; clk                    ; 6.794 ; 6.794 ; Rise       ; clk                    ;
; comp1         ; ltp:inst_btn|state.ACT ; 9.817 ; 9.817 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp2         ; ltp:inst_btn|state.ACT ; 8.920 ; 8.920 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp3         ; ltp:inst_btn|state.ACT ; 9.973 ; 9.973 ; Rise       ; ltp:inst_btn|state.ACT ;
; counter_1[*]  ; ltp:inst_btn|state.ACT ; 7.676 ; 7.676 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[0] ; ltp:inst_btn|state.ACT ; 7.676 ; 7.676 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[1] ; ltp:inst_btn|state.ACT ; 7.858 ; 7.858 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[2] ; ltp:inst_btn|state.ACT ; 8.654 ; 8.654 ; Rise       ; ltp:inst_btn|state.ACT ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; oe         ; data[0]     ; 9.172 ; 9.172 ; 9.172 ; 9.172 ;
; oe         ; data[1]     ; 9.172 ; 9.172 ; 9.172 ; 9.172 ;
; oe         ; data[2]     ; 9.142 ; 9.142 ; 9.142 ; 9.142 ;
; oe         ; data[3]     ; 9.142 ; 9.142 ; 9.142 ; 9.142 ;
; oe         ; data[4]     ; 9.157 ; 9.157 ; 9.157 ; 9.157 ;
; oe         ; data[5]     ; 9.167 ; 9.167 ; 9.167 ; 9.167 ;
; oe         ; data[6]     ; 9.127 ; 9.127 ; 9.127 ; 9.127 ;
; oe         ; data[7]     ; 9.127 ; 9.127 ; 9.127 ; 9.127 ;
; oe         ; data[8]     ; 9.145 ; 9.145 ; 9.145 ; 9.145 ;
; oe         ; data[9]     ; 9.145 ; 9.145 ; 9.145 ; 9.145 ;
; oe         ; data[10]    ; 9.135 ; 9.135 ; 9.135 ; 9.135 ;
; oe         ; data[11]    ; 8.818 ; 8.818 ; 8.818 ; 8.818 ;
; oe         ; data[12]    ; 8.821 ; 8.821 ; 8.821 ; 8.821 ;
; oe         ; data[13]    ; 8.821 ; 8.821 ; 8.821 ; 8.821 ;
; oe         ; data[14]    ; 8.731 ; 8.731 ; 8.731 ; 8.731 ;
; oe         ; data[15]    ; 8.741 ; 8.741 ; 8.741 ; 8.741 ;
; oe         ; data[16]    ; 8.741 ; 8.741 ; 8.741 ; 8.741 ;
; oe         ; data[17]    ; 8.734 ; 8.734 ; 8.734 ; 8.734 ;
; oe         ; data[18]    ; 8.744 ; 8.744 ; 8.744 ; 8.744 ;
; oe         ; data[19]    ; 8.258 ; 8.258 ; 8.258 ; 8.258 ;
; oe         ; data[20]    ; 8.228 ; 8.228 ; 8.228 ; 8.228 ;
; oe         ; data[21]    ; 8.218 ; 8.218 ; 8.218 ; 8.218 ;
; oe         ; data[22]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; oe         ; data[23]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; oe         ; data[24]    ; 8.240 ; 8.240 ; 8.240 ; 8.240 ;
; oe         ; data[25]    ; 8.240 ; 8.240 ; 8.240 ; 8.240 ;
; oe         ; data[26]    ; 8.265 ; 8.265 ; 8.265 ; 8.265 ;
; oe         ; data[27]    ; 8.275 ; 8.275 ; 8.275 ; 8.275 ;
; oe         ; data[28]    ; 8.265 ; 8.265 ; 8.265 ; 8.265 ;
; oe         ; data[29]    ; 8.249 ; 8.249 ; 8.249 ; 8.249 ;
; oe         ; data[30]    ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; oe         ; data[31]    ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; oe         ; led_oe      ; 9.301 ;       ;       ; 9.301 ;
; rstn       ; led_rstn    ; 9.369 ;       ;       ; 9.369 ;
; write      ; led_write   ; 9.123 ;       ;       ; 9.123 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; oe         ; data[0]     ; 9.172 ; 9.172 ; 9.172 ; 9.172 ;
; oe         ; data[1]     ; 9.172 ; 9.172 ; 9.172 ; 9.172 ;
; oe         ; data[2]     ; 9.142 ; 9.142 ; 9.142 ; 9.142 ;
; oe         ; data[3]     ; 9.142 ; 9.142 ; 9.142 ; 9.142 ;
; oe         ; data[4]     ; 9.157 ; 9.157 ; 9.157 ; 9.157 ;
; oe         ; data[5]     ; 9.167 ; 9.167 ; 9.167 ; 9.167 ;
; oe         ; data[6]     ; 9.127 ; 9.127 ; 9.127 ; 9.127 ;
; oe         ; data[7]     ; 9.127 ; 9.127 ; 9.127 ; 9.127 ;
; oe         ; data[8]     ; 9.145 ; 9.145 ; 9.145 ; 9.145 ;
; oe         ; data[9]     ; 9.145 ; 9.145 ; 9.145 ; 9.145 ;
; oe         ; data[10]    ; 9.135 ; 9.135 ; 9.135 ; 9.135 ;
; oe         ; data[11]    ; 8.818 ; 8.818 ; 8.818 ; 8.818 ;
; oe         ; data[12]    ; 8.821 ; 8.821 ; 8.821 ; 8.821 ;
; oe         ; data[13]    ; 8.821 ; 8.821 ; 8.821 ; 8.821 ;
; oe         ; data[14]    ; 8.731 ; 8.731 ; 8.731 ; 8.731 ;
; oe         ; data[15]    ; 8.741 ; 8.741 ; 8.741 ; 8.741 ;
; oe         ; data[16]    ; 8.741 ; 8.741 ; 8.741 ; 8.741 ;
; oe         ; data[17]    ; 8.734 ; 8.734 ; 8.734 ; 8.734 ;
; oe         ; data[18]    ; 8.744 ; 8.744 ; 8.744 ; 8.744 ;
; oe         ; data[19]    ; 8.258 ; 8.258 ; 8.258 ; 8.258 ;
; oe         ; data[20]    ; 8.228 ; 8.228 ; 8.228 ; 8.228 ;
; oe         ; data[21]    ; 8.218 ; 8.218 ; 8.218 ; 8.218 ;
; oe         ; data[22]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; oe         ; data[23]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; oe         ; data[24]    ; 8.240 ; 8.240 ; 8.240 ; 8.240 ;
; oe         ; data[25]    ; 8.240 ; 8.240 ; 8.240 ; 8.240 ;
; oe         ; data[26]    ; 8.265 ; 8.265 ; 8.265 ; 8.265 ;
; oe         ; data[27]    ; 8.275 ; 8.275 ; 8.275 ; 8.275 ;
; oe         ; data[28]    ; 8.265 ; 8.265 ; 8.265 ; 8.265 ;
; oe         ; data[29]    ; 8.249 ; 8.249 ; 8.249 ; 8.249 ;
; oe         ; data[30]    ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; oe         ; data[31]    ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; oe         ; led_oe      ; 9.301 ;       ;       ; 9.301 ;
; rstn       ; led_rstn    ; 9.369 ;       ;       ; 9.369 ;
; write      ; led_write   ; 9.123 ;       ;       ; 9.123 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                       ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk                                                                   ; -6.301 ; -2840.923     ;
; ltp:inst_btn|state.ACT                                                ; -0.443 ; -29.224       ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.305  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.373  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.387  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.544  ; 0.000         ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 0.665  ; 0.000         ;
; RL_binary:inst_rsa|me_1_start                                         ; 0.665  ; 0.000         ;
; RL_binary:inst_rsa|me_2_start                                         ; 0.665  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 0.665  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 0.665  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                        ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk                                                                   ; -1.578 ; -124.589      ;
; RL_binary:inst_rsa|me_2_start                                         ; -0.145 ; -0.208        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; -0.086 ; -0.415        ;
; RL_binary:inst_rsa|me_1_start                                         ; -0.077 ; -0.077        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; -0.055 ; -0.259        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; -0.043 ; -0.183        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.192  ; 0.000         ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 0.215  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 0.215  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 0.215  ; 0.000         ;
; ltp:inst_btn|state.ACT                                                ; 0.215  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk                                                                   ; -1.519 ; -1448.676     ;
; ltp:inst_btn|state.ACT                                                ; -0.500 ; -99.000       ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|me_1_start                                         ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|me_2_start                                         ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; -0.500 ; -1.000        ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                  ;
+--------+------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.301 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.297      ;
; -6.301 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.297      ;
; -6.301 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.297      ;
; -6.301 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.297      ;
; -6.301 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.297      ;
; -6.301 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.297      ;
; -6.301 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[27] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.297      ;
; -6.301 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.297      ;
; -6.301 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.297      ;
; -6.301 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.297      ;
; -6.287 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[12] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.288      ;
; -6.287 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[13] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.288      ;
; -6.287 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[14] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.288      ;
; -6.287 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.288      ;
; -6.287 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.288      ;
; -6.287 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.288      ;
; -6.287 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.288      ;
; -6.287 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.288      ;
; -6.287 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.288      ;
; -6.285 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[1]  ; clk          ; clk         ; 1.000        ; -0.019     ; 7.298      ;
; -6.281 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.277      ;
; -6.281 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.277      ;
; -6.281 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.277      ;
; -6.281 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.277      ;
; -6.281 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.277      ;
; -6.281 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.277      ;
; -6.281 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[27] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.277      ;
; -6.281 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.277      ;
; -6.281 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.277      ;
; -6.281 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.277      ;
; -6.278 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[2]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.280      ;
; -6.278 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[3]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.280      ;
; -6.278 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[4]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.280      ;
; -6.278 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[5]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.280      ;
; -6.278 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[6]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.280      ;
; -6.278 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[7]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.280      ;
; -6.278 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[8]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.280      ;
; -6.278 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[9]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.280      ;
; -6.278 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[10] ; clk          ; clk         ; 1.000        ; -0.030     ; 7.280      ;
; -6.278 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[11] ; clk          ; clk         ; 1.000        ; -0.030     ; 7.280      ;
; -6.267 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[12] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.268      ;
; -6.267 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[13] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.268      ;
; -6.267 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[14] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.268      ;
; -6.267 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.268      ;
; -6.267 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.268      ;
; -6.267 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.268      ;
; -6.267 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.268      ;
; -6.267 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.268      ;
; -6.267 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.268      ;
; -6.265 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[1]  ; clk          ; clk         ; 1.000        ; -0.019     ; 7.278      ;
; -6.265 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.261      ;
; -6.265 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.261      ;
; -6.265 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.261      ;
; -6.265 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.261      ;
; -6.265 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.261      ;
; -6.265 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.261      ;
; -6.265 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[27] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.261      ;
; -6.265 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.261      ;
; -6.265 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.261      ;
; -6.265 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.261      ;
; -6.258 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[2]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.260      ;
; -6.258 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[3]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.260      ;
; -6.258 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[4]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.260      ;
; -6.258 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[5]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.260      ;
; -6.258 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[6]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.260      ;
; -6.258 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[7]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.260      ;
; -6.258 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[8]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.260      ;
; -6.258 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[9]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.260      ;
; -6.258 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[10] ; clk          ; clk         ; 1.000        ; -0.030     ; 7.260      ;
; -6.258 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[11] ; clk          ; clk         ; 1.000        ; -0.030     ; 7.260      ;
; -6.251 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[12] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.252      ;
; -6.251 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[13] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.252      ;
; -6.251 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[14] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.252      ;
; -6.251 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.252      ;
; -6.251 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.252      ;
; -6.251 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.252      ;
; -6.251 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.252      ;
; -6.251 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.252      ;
; -6.251 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.252      ;
; -6.249 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[1]  ; clk          ; clk         ; 1.000        ; -0.019     ; 7.262      ;
; -6.242 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[2]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.244      ;
; -6.242 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[3]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.244      ;
; -6.242 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[4]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.244      ;
; -6.242 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[5]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.244      ;
; -6.242 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[6]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.244      ;
; -6.242 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[7]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.244      ;
; -6.242 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[8]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.244      ;
; -6.242 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[9]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.244      ;
; -6.242 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[10] ; clk          ; clk         ; 1.000        ; -0.030     ; 7.244      ;
; -6.242 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[11] ; clk          ; clk         ; 1.000        ; -0.030     ; 7.244      ;
; -6.234 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 7.264      ;
; -6.228 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.224      ;
; -6.228 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.224      ;
; -6.228 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.224      ;
; -6.228 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.224      ;
; -6.228 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.224      ;
; -6.228 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.224      ;
; -6.228 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[27] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.224      ;
; -6.228 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.224      ;
; -6.228 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.224      ;
+--------+------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ltp:inst_btn|state.ACT'                                                                                           ;
+--------+-------------------+--------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node      ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------+------------------------+------------------------+--------------+------------+------------+
; -0.443 ; counter_1[0]~reg0 ; base[22]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 1.474      ;
; -0.432 ; counter_1[0]~reg0 ; base[2]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.471      ;
; -0.432 ; counter_1[0]~reg0 ; base[1]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.471      ;
; -0.424 ; counter_1[0]~reg0 ; base[10]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.463      ;
; -0.424 ; counter_1[0]~reg0 ; base[7]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.463      ;
; -0.424 ; counter_1[0]~reg0 ; base[6]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.463      ;
; -0.424 ; counter_1[0]~reg0 ; base[4]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.463      ;
; -0.424 ; counter_1[0]~reg0 ; base[3]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.463      ;
; -0.424 ; counter_1[0]~reg0 ; exponent[18] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 1.462      ;
; -0.423 ; counter_1[0]~reg0 ; exponent[19] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 1.461      ;
; -0.423 ; counter_1[0]~reg0 ; exponent[23] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 1.461      ;
; -0.412 ; counter_1[1]~reg0 ; modulus[16]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.446      ;
; -0.412 ; counter_1[1]~reg0 ; modulus[17]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.446      ;
; -0.412 ; counter_1[1]~reg0 ; modulus[20]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.446      ;
; -0.412 ; counter_1[1]~reg0 ; modulus[21]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.446      ;
; -0.412 ; counter_1[1]~reg0 ; modulus[22]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.446      ;
; -0.410 ; counter_1[0]~reg0 ; base[17]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.016      ; 1.458      ;
; -0.410 ; counter_1[0]~reg0 ; base[16]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.016      ; 1.458      ;
; -0.410 ; counter_1[0]~reg0 ; base[9]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.016      ; 1.458      ;
; -0.410 ; counter_1[0]~reg0 ; base[19]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.016      ; 1.458      ;
; -0.376 ; counter_1[2]~reg0 ; base[22]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 1.407      ;
; -0.365 ; counter_1[2]~reg0 ; base[2]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.404      ;
; -0.365 ; counter_1[2]~reg0 ; base[1]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.404      ;
; -0.357 ; counter_1[2]~reg0 ; base[10]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.396      ;
; -0.357 ; counter_1[2]~reg0 ; base[7]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.396      ;
; -0.357 ; counter_1[2]~reg0 ; base[6]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.396      ;
; -0.357 ; counter_1[2]~reg0 ; base[4]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.396      ;
; -0.357 ; counter_1[2]~reg0 ; base[3]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.396      ;
; -0.354 ; counter_1[2]~reg0 ; exponent[18] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 1.392      ;
; -0.353 ; counter_1[2]~reg0 ; exponent[19] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 1.391      ;
; -0.353 ; counter_1[2]~reg0 ; exponent[23] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 1.391      ;
; -0.345 ; counter_1[2]~reg0 ; modulus[16]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.379      ;
; -0.345 ; counter_1[2]~reg0 ; modulus[17]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.379      ;
; -0.345 ; counter_1[2]~reg0 ; modulus[20]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.379      ;
; -0.345 ; counter_1[2]~reg0 ; modulus[21]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.379      ;
; -0.345 ; counter_1[2]~reg0 ; modulus[22]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.379      ;
; -0.343 ; counter_1[2]~reg0 ; base[17]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.016      ; 1.391      ;
; -0.343 ; counter_1[2]~reg0 ; base[16]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.016      ; 1.391      ;
; -0.343 ; counter_1[2]~reg0 ; base[9]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.016      ; 1.391      ;
; -0.343 ; counter_1[2]~reg0 ; base[19]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.016      ; 1.391      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[25] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 1.367      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[27] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 1.367      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[26] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 1.369      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[22] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 1.367      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[4]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 1.369      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[6]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 1.369      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[7]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 1.369      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[5]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 1.369      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[1]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 1.367      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[0]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 1.367      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[2]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 1.367      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[3]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 1.367      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[10] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 1.369      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[8]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 1.369      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[9]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 1.369      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[14] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 1.369      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[12] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 1.369      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[13] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 1.369      ;
; -0.332 ; counter_1[0]~reg0 ; exponent[15] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.005      ; 1.369      ;
; -0.330 ; counter_1[0]~reg0 ; exponent[21] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 1.366      ;
; -0.330 ; counter_1[0]~reg0 ; exponent[17] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 1.366      ;
; -0.330 ; counter_1[0]~reg0 ; exponent[29] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 1.366      ;
; -0.330 ; counter_1[0]~reg0 ; exponent[24] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 1.366      ;
; -0.330 ; counter_1[0]~reg0 ; exponent[16] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 1.366      ;
; -0.330 ; counter_1[0]~reg0 ; exponent[20] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 1.366      ;
; -0.330 ; counter_1[0]~reg0 ; exponent[28] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.004      ; 1.366      ;
; -0.327 ; counter_1[0]~reg0 ; base[21]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 1.362      ;
; -0.327 ; counter_1[0]~reg0 ; base[23]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 1.362      ;
; -0.327 ; counter_1[0]~reg0 ; base[24]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 1.362      ;
; -0.327 ; counter_1[0]~reg0 ; base[25]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 1.362      ;
; -0.327 ; counter_1[0]~reg0 ; base[26]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 1.362      ;
; -0.327 ; counter_1[0]~reg0 ; base[27]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.003      ; 1.362      ;
; -0.320 ; counter_1[1]~reg0 ; base[22]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 1.351      ;
; -0.313 ; counter_1[1]~reg0 ; modulus[3]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 1.351      ;
; -0.313 ; counter_1[1]~reg0 ; modulus[5]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 1.351      ;
; -0.313 ; counter_1[1]~reg0 ; modulus[7]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 1.351      ;
; -0.313 ; counter_1[1]~reg0 ; modulus[10]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 1.351      ;
; -0.313 ; counter_1[1]~reg0 ; modulus[13]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 1.351      ;
; -0.309 ; counter_1[1]~reg0 ; base[2]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.348      ;
; -0.309 ; counter_1[1]~reg0 ; base[1]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.348      ;
; -0.301 ; counter_1[1]~reg0 ; base[10]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.340      ;
; -0.301 ; counter_1[1]~reg0 ; base[7]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.340      ;
; -0.301 ; counter_1[1]~reg0 ; base[6]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.340      ;
; -0.301 ; counter_1[1]~reg0 ; base[4]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.340      ;
; -0.301 ; counter_1[1]~reg0 ; base[3]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.007      ; 1.340      ;
; -0.299 ; counter_1[1]~reg0 ; exponent[18] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 1.337      ;
; -0.298 ; counter_1[1]~reg0 ; exponent[19] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 1.336      ;
; -0.298 ; counter_1[1]~reg0 ; exponent[23] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.006      ; 1.336      ;
; -0.292 ; counter_1[0]~reg0 ; modulus[16]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.326      ;
; -0.292 ; counter_1[0]~reg0 ; modulus[17]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.326      ;
; -0.292 ; counter_1[0]~reg0 ; modulus[20]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.326      ;
; -0.292 ; counter_1[0]~reg0 ; modulus[21]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.326      ;
; -0.292 ; counter_1[0]~reg0 ; modulus[22]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.326      ;
; -0.287 ; counter_1[1]~reg0 ; base[17]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.016      ; 1.335      ;
; -0.287 ; counter_1[1]~reg0 ; base[16]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.016      ; 1.335      ;
; -0.287 ; counter_1[1]~reg0 ; base[9]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.016      ; 1.335      ;
; -0.287 ; counter_1[1]~reg0 ; base[19]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.016      ; 1.335      ;
; -0.285 ; counter_1[0]~reg0 ; base[15]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.010      ; 1.327      ;
; -0.285 ; counter_1[0]~reg0 ; base[14]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.010      ; 1.327      ;
; -0.285 ; counter_1[0]~reg0 ; base[13]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.010      ; 1.327      ;
+--------+-------------------+--------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.305 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; -0.360     ; 0.367      ;
; 0.656 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.067      ; 0.443      ;
; 0.657 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.067      ; 0.442      ;
; 0.661 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.067      ; 0.438      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.367      ;
; 0.687 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.067      ; 0.412      ;
; 0.688 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.067      ; 0.411      ;
; 0.688 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.067      ; 0.411      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.373 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; -0.292     ; 0.367      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.367      ;
; 0.931 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.343      ; 0.444      ;
; 0.934 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.343      ; 0.441      ;
; 0.934 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.343      ; 0.441      ;
; 0.964 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.343      ; 0.411      ;
; 0.966 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.343      ; 0.409      ;
; 0.966 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.343      ; 0.409      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.387 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; -0.278     ; 0.367      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.367      ;
; 0.902 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.312      ; 0.442      ;
; 0.904 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.312      ; 0.440      ;
; 0.929 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.312      ; 0.415      ;
; 0.934 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.312      ; 0.410      ;
; 0.935 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.312      ; 0.409      ;
; 0.935 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.312      ; 0.409      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.544 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; -0.121     ; 0.367      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.367      ;
; 0.810 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.300      ; 0.522      ;
; 0.894 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.300      ; 0.438      ;
; 0.921 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.300      ; 0.411      ;
; 0.922 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.300      ; 0.410      ;
; 0.923 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.300      ; 0.409      ;
; 0.923 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.300      ; 0.409      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'                                                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.665 ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|me_1_start'                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.000      ; 0.367      ;
; 0.786 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.121      ; 0.367      ;
; 0.957 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.292      ; 0.367      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|me_2_start'                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.000      ; 0.367      ;
; 0.943 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.278      ; 0.367      ;
; 1.025 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.360      ; 0.367      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.578 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.652      ; 0.367      ;
; -1.577 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.651      ; 0.367      ;
; -1.575 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.649      ; 0.367      ;
; -1.571 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.645      ; 0.367      ;
; -1.568 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.642      ; 0.367      ;
; -1.566 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.640      ; 0.367      ;
; -1.557 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.631      ; 0.367      ;
; -1.537 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.GETLEN                                       ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.640      ; 0.396      ;
; -1.523 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.652      ; 0.422      ;
; -1.204 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 1.644      ; 0.733      ;
; -1.201 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.643      ; 0.735      ;
; -1.198 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.655      ; 0.750      ;
; -1.167 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.646      ; 0.772      ;
; -1.119 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[31]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.642      ; 0.816      ;
; -1.096 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|load                    ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.624      ; 0.821      ;
; -1.078 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 1.652      ; 0.367      ;
; -1.077 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 1.651      ; 0.367      ;
; -1.075 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 1.649      ; 0.367      ;
; -1.071 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; -0.500       ; 1.645      ; 0.367      ;
; -1.068 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 1.642      ; 0.367      ;
; -1.066 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; -0.500       ; 1.640      ; 0.367      ;
; -1.057 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; -0.500       ; 1.631      ; 0.367      ;
; -1.037 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.GETLEN                                       ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; -0.500       ; 1.640      ; 0.396      ;
; -1.028 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.FLAG0                                        ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.640      ; 0.905      ;
; -1.023 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 1.652      ; 0.422      ;
; -0.898 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[0]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.650      ; 1.045      ;
; -0.898 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[1]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.650      ; 1.045      ;
; -0.898 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[2]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.650      ; 1.045      ;
; -0.898 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[3]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.650      ; 1.045      ;
; -0.898 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[4]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.650      ; 1.045      ;
; -0.898 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[5]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.650      ; 1.045      ;
; -0.898 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[6]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.650      ; 1.045      ;
; -0.898 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|i[7]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.650      ; 1.045      ;
; -0.882 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[14]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.638      ; 1.049      ;
; -0.882 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[13]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.638      ; 1.049      ;
; -0.882 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[12]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.638      ; 1.049      ;
; -0.882 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[11]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.638      ; 1.049      ;
; -0.882 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[10]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.638      ; 1.049      ;
; -0.863 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.644      ; 1.074      ;
; -0.842 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[9]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.649      ; 1.100      ;
; -0.842 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[8]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.649      ; 1.100      ;
; -0.842 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[6]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.649      ; 1.100      ;
; -0.842 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[5]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.649      ; 1.100      ;
; -0.842 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[4]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.649      ; 1.100      ;
; -0.842 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[0]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.649      ; 1.100      ;
; -0.803 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[2]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.642      ; 1.132      ;
; -0.803 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[3]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.642      ; 1.132      ;
; -0.803 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[4]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.642      ; 1.132      ;
; -0.803 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[5]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.642      ; 1.132      ;
; -0.803 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[6]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.642      ; 1.132      ;
; -0.803 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[7]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.642      ; 1.132      ;
; -0.803 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[1]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.642      ; 1.132      ;
; -0.803 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[0]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.642      ; 1.132      ;
; -0.803 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[31]             ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.659      ; 1.149      ;
; -0.799 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|not_hp                                             ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 1.646      ; 1.140      ;
; -0.798 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[4]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.666      ; 1.161      ;
; -0.798 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[3]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.666      ; 1.161      ;
; -0.798 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[2]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.666      ; 1.161      ;
; -0.798 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[1]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.666      ; 1.161      ;
; -0.798 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[0]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.666      ; 1.161      ;
; -0.776 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.646      ; 1.163      ;
; -0.769 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[1]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.640      ; 1.164      ;
; -0.769 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[2]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.640      ; 1.164      ;
; -0.769 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[3]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.640      ; 1.164      ;
; -0.769 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[4]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.640      ; 1.164      ;
; -0.769 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[5]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.640      ; 1.164      ;
; -0.769 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[7]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.640      ; 1.164      ;
; -0.769 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[6]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.640      ; 1.164      ;
; -0.769 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|i[0]                                               ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.640      ; 1.164      ;
; -0.767 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|not_hp                                             ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.646      ; 1.172      ;
; -0.756 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[9]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.638      ; 1.175      ;
; -0.756 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[8]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.638      ; 1.175      ;
; -0.756 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[7]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.638      ; 1.175      ;
; -0.756 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[6]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.638      ; 1.175      ;
; -0.756 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[5]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.638      ; 1.175      ;
; -0.739 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|flag.10                ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 0.990      ; 0.403      ;
; -0.736 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[0]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.632      ; 1.189      ;
; -0.736 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[1]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.632      ; 1.189      ;
; -0.736 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[2]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.632      ; 1.189      ;
; -0.736 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[3]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.632      ; 1.189      ;
; -0.736 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[4]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.632      ; 1.189      ;
; -0.736 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[6]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.632      ; 1.189      ;
; -0.736 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[7]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.632      ; 1.189      ;
; -0.736 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|i[5]   ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.632      ; 1.189      ;
; -0.735 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[16]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.191      ;
; -0.735 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[15]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.191      ;
; -0.735 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[25]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.191      ;
; -0.735 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[20]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.191      ;
; -0.735 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[19]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.191      ;
; -0.735 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[18]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.191      ;
; -0.734 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[24]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.192      ;
; -0.734 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[23]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.192      ;
; -0.734 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[22]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.192      ;
; -0.734 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[21]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.192      ;
; -0.734 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[17]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.192      ;
; -0.708 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[0]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.656      ; 1.241      ;
; -0.708 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[1]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.656      ; 1.241      ;
; -0.708 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[2]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.656      ; 1.241      ;
; -0.708 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[3]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.656      ; 1.241      ;
; -0.708 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[4]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.656      ; 1.241      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|me_2_start'                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.145 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.360      ; 0.367      ;
; -0.063 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.278      ; 0.367      ;
; 0.215  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.000      ; 0.367      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.086 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.343      ; 0.409      ;
; -0.086 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.343      ; 0.409      ;
; -0.084 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.343      ; 0.411      ;
; -0.054 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.343      ; 0.441      ;
; -0.054 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.343      ; 0.441      ;
; -0.051 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.343      ; 0.444      ;
; 0.215  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.367      ;
; 0.507  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; -0.292     ; 0.367      ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|me_1_start'                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.077 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.292      ; 0.367      ;
; 0.094  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.121      ; 0.367      ;
; 0.215  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.000      ; 0.367      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.055 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.312      ; 0.409      ;
; -0.055 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.312      ; 0.409      ;
; -0.054 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.312      ; 0.410      ;
; -0.049 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.312      ; 0.415      ;
; -0.024 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.312      ; 0.440      ;
; -0.022 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.312      ; 0.442      ;
; 0.215  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.367      ;
; 0.493  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; -0.278     ; 0.367      ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.043 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.300      ; 0.409      ;
; -0.043 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.300      ; 0.409      ;
; -0.042 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.300      ; 0.410      ;
; -0.041 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.300      ; 0.411      ;
; -0.014 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.300      ; 0.438      ;
; 0.070  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.300      ; 0.522      ;
; 0.215  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.367      ;
; 0.336  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; -0.121     ; 0.367      ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.192 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.067      ; 0.411      ;
; 0.192 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.067      ; 0.411      ;
; 0.193 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.067      ; 0.412      ;
; 0.215 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.367      ;
; 0.219 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.067      ; 0.438      ;
; 0.223 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.067      ; 0.442      ;
; 0.224 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.067      ; 0.443      ;
; 0.575 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; -0.360     ; 0.367      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'                                                                                                                                                                      ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.215 ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; 0.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.215 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.215 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ltp:inst_btn|state.ACT'                                                                                                ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; counter_1[0]~reg0 ; counter_1[0]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter_1[2]~reg0 ; counter_1[2]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter_1[1]~reg0 ; counter_1[1]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; counter_1[1]~reg0 ; counter_1[2]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.408      ;
; 0.332 ; counter_1[2]~reg0 ; counter_1[1]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.484      ;
; 0.379 ; counter_1[0]~reg0 ; counter_1[2]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; counter_1[0]~reg0 ; counter_1[1]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.531      ;
; 0.391 ; counter_1[2]~reg0 ; counter_1[0]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.543      ;
; 0.891 ; counter_1[0]~reg0 ; modulus[4]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.045      ;
; 0.891 ; counter_1[0]~reg0 ; modulus[6]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.045      ;
; 0.891 ; counter_1[0]~reg0 ; modulus[0]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.045      ;
; 0.897 ; counter_1[0]~reg0 ; modulus[1]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.044      ;
; 0.897 ; counter_1[0]~reg0 ; modulus[8]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.044      ;
; 0.897 ; counter_1[0]~reg0 ; modulus[9]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.044      ;
; 0.897 ; counter_1[0]~reg0 ; modulus[11]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.044      ;
; 0.897 ; counter_1[0]~reg0 ; modulus[14]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.044      ;
; 0.923 ; counter_1[1]~reg0 ; exponent[31]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 1.090      ;
; 0.923 ; counter_1[1]~reg0 ; exponent[30]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 1.090      ;
; 0.923 ; counter_1[1]~reg0 ; exponent[11]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 1.090      ;
; 0.924 ; counter_1[1]~reg0 ; base[18]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.090      ;
; 0.924 ; counter_1[1]~reg0 ; base[28]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.090      ;
; 0.924 ; counter_1[1]~reg0 ; base[29]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.090      ;
; 0.924 ; counter_1[1]~reg0 ; base[30]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.090      ;
; 0.924 ; counter_1[1]~reg0 ; base[31]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.090      ;
; 0.944 ; counter_1[2]~reg0 ; modulus[4]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.098      ;
; 0.944 ; counter_1[2]~reg0 ; modulus[6]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.098      ;
; 0.944 ; counter_1[2]~reg0 ; modulus[0]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.098      ;
; 0.950 ; counter_1[2]~reg0 ; modulus[1]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.097      ;
; 0.950 ; counter_1[2]~reg0 ; modulus[8]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.097      ;
; 0.950 ; counter_1[2]~reg0 ; modulus[9]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.097      ;
; 0.950 ; counter_1[2]~reg0 ; modulus[11]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.097      ;
; 0.950 ; counter_1[2]~reg0 ; modulus[14]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.097      ;
; 0.978 ; counter_1[2]~reg0 ; exponent[31]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 1.145      ;
; 0.978 ; counter_1[2]~reg0 ; exponent[30]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 1.145      ;
; 0.978 ; counter_1[2]~reg0 ; exponent[11]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 1.145      ;
; 0.980 ; counter_1[2]~reg0 ; base[18]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.146      ;
; 0.980 ; counter_1[2]~reg0 ; base[28]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.146      ;
; 0.980 ; counter_1[2]~reg0 ; base[29]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.146      ;
; 0.980 ; counter_1[2]~reg0 ; base[30]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.146      ;
; 0.980 ; counter_1[2]~reg0 ; base[31]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.146      ;
; 1.008 ; counter_1[0]~reg0 ; modulus[18]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.180      ;
; 1.008 ; counter_1[0]~reg0 ; modulus[26]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.180      ;
; 1.008 ; counter_1[0]~reg0 ; modulus[27]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.180      ;
; 1.008 ; counter_1[0]~reg0 ; modulus[29]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.180      ;
; 1.008 ; counter_1[0]~reg0 ; modulus[30]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.180      ;
; 1.011 ; counter_1[1]~reg0 ; modulus[4]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.165      ;
; 1.011 ; counter_1[1]~reg0 ; modulus[6]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.165      ;
; 1.011 ; counter_1[1]~reg0 ; modulus[0]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.165      ;
; 1.017 ; counter_1[1]~reg0 ; modulus[1]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.164      ;
; 1.017 ; counter_1[1]~reg0 ; modulus[8]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.164      ;
; 1.017 ; counter_1[1]~reg0 ; modulus[9]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.164      ;
; 1.017 ; counter_1[1]~reg0 ; modulus[11]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.164      ;
; 1.017 ; counter_1[1]~reg0 ; modulus[14]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 1.164      ;
; 1.028 ; counter_1[0]~reg0 ; modulus[12]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.011     ; 1.169      ;
; 1.028 ; counter_1[0]~reg0 ; modulus[15]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.011     ; 1.169      ;
; 1.028 ; counter_1[0]~reg0 ; modulus[2]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.011     ; 1.169      ;
; 1.036 ; counter_1[0]~reg0 ; modulus[19]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.202      ;
; 1.036 ; counter_1[0]~reg0 ; modulus[23]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.202      ;
; 1.036 ; counter_1[0]~reg0 ; modulus[24]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.202      ;
; 1.036 ; counter_1[0]~reg0 ; modulus[25]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.202      ;
; 1.036 ; counter_1[0]~reg0 ; modulus[28]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.202      ;
; 1.036 ; counter_1[0]~reg0 ; modulus[31]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.202      ;
; 1.042 ; counter_1[1]~reg0 ; base[15]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.010      ; 1.204      ;
; 1.042 ; counter_1[1]~reg0 ; base[14]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.010      ; 1.204      ;
; 1.042 ; counter_1[1]~reg0 ; base[13]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.010      ; 1.204      ;
; 1.042 ; counter_1[1]~reg0 ; base[12]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.010      ; 1.204      ;
; 1.042 ; counter_1[1]~reg0 ; base[11]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.010      ; 1.204      ;
; 1.042 ; counter_1[1]~reg0 ; base[8]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.010      ; 1.204      ;
; 1.042 ; counter_1[1]~reg0 ; base[5]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.010      ; 1.204      ;
; 1.042 ; counter_1[1]~reg0 ; base[20]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.010      ; 1.204      ;
; 1.042 ; counter_1[1]~reg0 ; base[0]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.010      ; 1.204      ;
; 1.047 ; counter_1[0]~reg0 ; base[18]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.213      ;
; 1.047 ; counter_1[0]~reg0 ; base[28]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.213      ;
; 1.047 ; counter_1[0]~reg0 ; base[29]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.213      ;
; 1.047 ; counter_1[0]~reg0 ; base[30]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.213      ;
; 1.047 ; counter_1[0]~reg0 ; base[31]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.014      ; 1.213      ;
; 1.048 ; counter_1[0]~reg0 ; exponent[31]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 1.215      ;
; 1.048 ; counter_1[0]~reg0 ; exponent[30]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 1.215      ;
; 1.048 ; counter_1[0]~reg0 ; exponent[11]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.015      ; 1.215      ;
; 1.061 ; counter_1[2]~reg0 ; modulus[18]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.233      ;
; 1.061 ; counter_1[2]~reg0 ; modulus[26]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.233      ;
; 1.061 ; counter_1[2]~reg0 ; modulus[27]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.233      ;
; 1.061 ; counter_1[2]~reg0 ; modulus[29]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.233      ;
; 1.061 ; counter_1[2]~reg0 ; modulus[30]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.233      ;
; 1.073 ; counter_1[0]~reg0 ; modulus[3]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.006      ; 1.231      ;
; 1.073 ; counter_1[0]~reg0 ; modulus[5]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.006      ; 1.231      ;
; 1.073 ; counter_1[0]~reg0 ; modulus[7]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.006      ; 1.231      ;
; 1.073 ; counter_1[0]~reg0 ; modulus[10]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.006      ; 1.231      ;
; 1.073 ; counter_1[0]~reg0 ; modulus[13]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.006      ; 1.231      ;
; 1.081 ; counter_1[2]~reg0 ; modulus[12]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.011     ; 1.222      ;
; 1.081 ; counter_1[2]~reg0 ; modulus[15]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.011     ; 1.222      ;
; 1.081 ; counter_1[2]~reg0 ; modulus[2]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.011     ; 1.222      ;
; 1.084 ; counter_1[1]~reg0 ; base[21]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.239      ;
; 1.084 ; counter_1[1]~reg0 ; base[23]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.239      ;
; 1.084 ; counter_1[1]~reg0 ; base[24]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.239      ;
; 1.084 ; counter_1[1]~reg0 ; base[25]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.239      ;
; 1.084 ; counter_1[1]~reg0 ; base[26]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.239      ;
; 1.084 ; counter_1[1]~reg0 ; base[27]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.239      ;
; 1.085 ; counter_1[1]~reg0 ; exponent[21]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.004      ; 1.241      ;
; 1.085 ; counter_1[1]~reg0 ; exponent[17]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.004      ; 1.241      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]               ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]               ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]               ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]               ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]               ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]               ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]~_Duplicate_1 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ltp:inst_btn|state.ACT'                                                            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[20]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[20]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[21]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[21]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[22]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[22]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[23]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[23]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[24]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[24]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[25]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[25]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[26]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[26]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[27]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[27]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[28]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[28]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[29]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[29]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[30]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[30]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[31]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[31]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[22]      ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_1_start'                                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datab                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datab                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datad                                   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_2_start'                                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|dataa                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|dataa                                   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                 ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|datad                         ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                 ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|datad                         ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; RL_binary:inst_rsa|get_length:gl_RL|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; RL_binary:inst_rsa|get_length:gl_RL|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|enable|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|enable|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|md_end|regout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|md_end|regout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|dataa                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|dataa                  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; write     ; clk                    ; 2.162 ; 2.162 ; Rise       ; clk                    ;
; data[*]   ; ltp:inst_btn|state.ACT ; 3.307 ; 3.307 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[0]  ; ltp:inst_btn|state.ACT ; 2.889 ; 2.889 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[1]  ; ltp:inst_btn|state.ACT ; 3.217 ; 3.217 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[2]  ; ltp:inst_btn|state.ACT ; 2.993 ; 2.993 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[3]  ; ltp:inst_btn|state.ACT ; 3.133 ; 3.133 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[4]  ; ltp:inst_btn|state.ACT ; 2.983 ; 2.983 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[5]  ; ltp:inst_btn|state.ACT ; 3.264 ; 3.264 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[6]  ; ltp:inst_btn|state.ACT ; 2.635 ; 2.635 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[7]  ; ltp:inst_btn|state.ACT ; 3.238 ; 3.238 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[8]  ; ltp:inst_btn|state.ACT ; 2.836 ; 2.836 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[9]  ; ltp:inst_btn|state.ACT ; 2.559 ; 2.559 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[10] ; ltp:inst_btn|state.ACT ; 3.307 ; 3.307 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[11] ; ltp:inst_btn|state.ACT ; 2.912 ; 2.912 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[12] ; ltp:inst_btn|state.ACT ; 2.778 ; 2.778 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[13] ; ltp:inst_btn|state.ACT ; 3.143 ; 3.143 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[14] ; ltp:inst_btn|state.ACT ; 2.966 ; 2.966 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[15] ; ltp:inst_btn|state.ACT ; 2.711 ; 2.711 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[16] ; ltp:inst_btn|state.ACT ; 2.958 ; 2.958 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[17] ; ltp:inst_btn|state.ACT ; 2.914 ; 2.914 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[18] ; ltp:inst_btn|state.ACT ; 2.795 ; 2.795 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[19] ; ltp:inst_btn|state.ACT ; 2.678 ; 2.678 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[20] ; ltp:inst_btn|state.ACT ; 2.733 ; 2.733 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[21] ; ltp:inst_btn|state.ACT ; 2.628 ; 2.628 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[22] ; ltp:inst_btn|state.ACT ; 2.572 ; 2.572 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[23] ; ltp:inst_btn|state.ACT ; 2.972 ; 2.972 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[24] ; ltp:inst_btn|state.ACT ; 2.672 ; 2.672 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[25] ; ltp:inst_btn|state.ACT ; 2.776 ; 2.776 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[26] ; ltp:inst_btn|state.ACT ; 2.755 ; 2.755 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[27] ; ltp:inst_btn|state.ACT ; 2.809 ; 2.809 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[28] ; ltp:inst_btn|state.ACT ; 2.926 ; 2.926 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[29] ; ltp:inst_btn|state.ACT ; 3.025 ; 3.025 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[30] ; ltp:inst_btn|state.ACT ; 2.867 ; 2.867 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[31] ; ltp:inst_btn|state.ACT ; 2.832 ; 2.832 ; Rise       ; ltp:inst_btn|state.ACT ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; write     ; clk                    ; -1.904 ; -1.904 ; Rise       ; clk                    ;
; data[*]   ; ltp:inst_btn|state.ACT ; -2.236 ; -2.236 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[0]  ; ltp:inst_btn|state.ACT ; -2.399 ; -2.399 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[1]  ; ltp:inst_btn|state.ACT ; -2.732 ; -2.732 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[2]  ; ltp:inst_btn|state.ACT ; -2.607 ; -2.607 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[3]  ; ltp:inst_btn|state.ACT ; -2.641 ; -2.641 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[4]  ; ltp:inst_btn|state.ACT ; -2.407 ; -2.407 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[5]  ; ltp:inst_btn|state.ACT ; -2.613 ; -2.613 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[6]  ; ltp:inst_btn|state.ACT ; -2.464 ; -2.464 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[7]  ; ltp:inst_btn|state.ACT ; -2.840 ; -2.840 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[8]  ; ltp:inst_btn|state.ACT ; -2.492 ; -2.492 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[9]  ; ltp:inst_btn|state.ACT ; -2.387 ; -2.387 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[10] ; ltp:inst_btn|state.ACT ; -2.751 ; -2.751 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[11] ; ltp:inst_btn|state.ACT ; -2.463 ; -2.463 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[12] ; ltp:inst_btn|state.ACT ; -2.408 ; -2.408 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[13] ; ltp:inst_btn|state.ACT ; -2.481 ; -2.481 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[14] ; ltp:inst_btn|state.ACT ; -2.391 ; -2.391 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[15] ; ltp:inst_btn|state.ACT ; -2.486 ; -2.486 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[16] ; ltp:inst_btn|state.ACT ; -2.462 ; -2.462 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[17] ; ltp:inst_btn|state.ACT ; -2.364 ; -2.364 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[18] ; ltp:inst_btn|state.ACT ; -2.369 ; -2.369 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[19] ; ltp:inst_btn|state.ACT ; -2.435 ; -2.435 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[20] ; ltp:inst_btn|state.ACT ; -2.351 ; -2.351 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[21] ; ltp:inst_btn|state.ACT ; -2.378 ; -2.378 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[22] ; ltp:inst_btn|state.ACT ; -2.419 ; -2.419 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[23] ; ltp:inst_btn|state.ACT ; -2.695 ; -2.695 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[24] ; ltp:inst_btn|state.ACT ; -2.236 ; -2.236 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[25] ; ltp:inst_btn|state.ACT ; -2.239 ; -2.239 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[26] ; ltp:inst_btn|state.ACT ; -2.335 ; -2.335 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[27] ; ltp:inst_btn|state.ACT ; -2.525 ; -2.525 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[28] ; ltp:inst_btn|state.ACT ; -2.434 ; -2.434 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[29] ; ltp:inst_btn|state.ACT ; -2.796 ; -2.796 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[30] ; ltp:inst_btn|state.ACT ; -2.558 ; -2.558 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[31] ; ltp:inst_btn|state.ACT ; -2.422 ; -2.422 ; Rise       ; ltp:inst_btn|state.ACT ;
+-----------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; IO_end        ; clk                    ; 4.033 ; 4.033 ; Rise       ; clk                    ;
; comp4         ; clk                    ; 5.615 ; 5.615 ; Rise       ; clk                    ;
; data[*]       ; clk                    ; 4.081 ; 4.081 ; Rise       ; clk                    ;
;  data[0]      ; clk                    ; 3.948 ; 3.948 ; Rise       ; clk                    ;
;  data[1]      ; clk                    ; 4.081 ; 4.081 ; Rise       ; clk                    ;
;  data[2]      ; clk                    ; 4.005 ; 4.005 ; Rise       ; clk                    ;
;  data[3]      ; clk                    ; 3.907 ; 3.907 ; Rise       ; clk                    ;
;  data[4]      ; clk                    ; 3.927 ; 3.927 ; Rise       ; clk                    ;
;  data[5]      ; clk                    ; 3.937 ; 3.937 ; Rise       ; clk                    ;
;  data[6]      ; clk                    ; 3.962 ; 3.962 ; Rise       ; clk                    ;
;  data[7]      ; clk                    ; 3.876 ; 3.876 ; Rise       ; clk                    ;
;  data[8]      ; clk                    ; 3.913 ; 3.913 ; Rise       ; clk                    ;
;  data[9]      ; clk                    ; 3.808 ; 3.808 ; Rise       ; clk                    ;
;  data[10]     ; clk                    ; 3.799 ; 3.799 ; Rise       ; clk                    ;
;  data[11]     ; clk                    ; 3.787 ; 3.787 ; Rise       ; clk                    ;
;  data[12]     ; clk                    ; 3.673 ; 3.673 ; Rise       ; clk                    ;
;  data[13]     ; clk                    ; 3.886 ; 3.886 ; Rise       ; clk                    ;
;  data[14]     ; clk                    ; 3.647 ; 3.647 ; Rise       ; clk                    ;
;  data[15]     ; clk                    ; 3.630 ; 3.630 ; Rise       ; clk                    ;
;  data[16]     ; clk                    ; 3.632 ; 3.632 ; Rise       ; clk                    ;
;  data[17]     ; clk                    ; 3.733 ; 3.733 ; Rise       ; clk                    ;
;  data[18]     ; clk                    ; 3.739 ; 3.739 ; Rise       ; clk                    ;
;  data[19]     ; clk                    ; 3.898 ; 3.898 ; Rise       ; clk                    ;
;  data[20]     ; clk                    ; 3.706 ; 3.706 ; Rise       ; clk                    ;
;  data[21]     ; clk                    ; 3.608 ; 3.608 ; Rise       ; clk                    ;
;  data[22]     ; clk                    ; 3.790 ; 3.790 ; Rise       ; clk                    ;
;  data[23]     ; clk                    ; 3.841 ; 3.841 ; Rise       ; clk                    ;
;  data[24]     ; clk                    ; 3.810 ; 3.810 ; Rise       ; clk                    ;
;  data[25]     ; clk                    ; 3.869 ; 3.869 ; Rise       ; clk                    ;
;  data[26]     ; clk                    ; 3.867 ; 3.867 ; Rise       ; clk                    ;
;  data[27]     ; clk                    ; 3.881 ; 3.881 ; Rise       ; clk                    ;
;  data[28]     ; clk                    ; 3.964 ; 3.964 ; Rise       ; clk                    ;
;  data[29]     ; clk                    ; 3.807 ; 3.807 ; Rise       ; clk                    ;
;  data[30]     ; clk                    ; 3.796 ; 3.796 ; Rise       ; clk                    ;
;  data[31]     ; clk                    ; 3.797 ; 3.797 ; Rise       ; clk                    ;
; comp1         ; ltp:inst_btn|state.ACT ; 7.238 ; 7.238 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp2         ; ltp:inst_btn|state.ACT ; 5.560 ; 5.560 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp3         ; ltp:inst_btn|state.ACT ; 6.250 ; 6.250 ; Rise       ; ltp:inst_btn|state.ACT ;
; counter_1[*]  ; ltp:inst_btn|state.ACT ; 4.755 ; 4.755 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[0] ; ltp:inst_btn|state.ACT ; 4.282 ; 4.282 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[1] ; ltp:inst_btn|state.ACT ; 4.348 ; 4.348 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[2] ; ltp:inst_btn|state.ACT ; 4.755 ; 4.755 ; Rise       ; ltp:inst_btn|state.ACT ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; IO_end        ; clk                    ; 4.033 ; 4.033 ; Rise       ; clk                    ;
; comp4         ; clk                    ; 4.664 ; 4.664 ; Rise       ; clk                    ;
; data[*]       ; clk                    ; 3.608 ; 3.608 ; Rise       ; clk                    ;
;  data[0]      ; clk                    ; 3.948 ; 3.948 ; Rise       ; clk                    ;
;  data[1]      ; clk                    ; 4.081 ; 4.081 ; Rise       ; clk                    ;
;  data[2]      ; clk                    ; 4.005 ; 4.005 ; Rise       ; clk                    ;
;  data[3]      ; clk                    ; 3.907 ; 3.907 ; Rise       ; clk                    ;
;  data[4]      ; clk                    ; 3.927 ; 3.927 ; Rise       ; clk                    ;
;  data[5]      ; clk                    ; 3.937 ; 3.937 ; Rise       ; clk                    ;
;  data[6]      ; clk                    ; 3.962 ; 3.962 ; Rise       ; clk                    ;
;  data[7]      ; clk                    ; 3.876 ; 3.876 ; Rise       ; clk                    ;
;  data[8]      ; clk                    ; 3.913 ; 3.913 ; Rise       ; clk                    ;
;  data[9]      ; clk                    ; 3.808 ; 3.808 ; Rise       ; clk                    ;
;  data[10]     ; clk                    ; 3.799 ; 3.799 ; Rise       ; clk                    ;
;  data[11]     ; clk                    ; 3.787 ; 3.787 ; Rise       ; clk                    ;
;  data[12]     ; clk                    ; 3.673 ; 3.673 ; Rise       ; clk                    ;
;  data[13]     ; clk                    ; 3.886 ; 3.886 ; Rise       ; clk                    ;
;  data[14]     ; clk                    ; 3.647 ; 3.647 ; Rise       ; clk                    ;
;  data[15]     ; clk                    ; 3.630 ; 3.630 ; Rise       ; clk                    ;
;  data[16]     ; clk                    ; 3.632 ; 3.632 ; Rise       ; clk                    ;
;  data[17]     ; clk                    ; 3.733 ; 3.733 ; Rise       ; clk                    ;
;  data[18]     ; clk                    ; 3.739 ; 3.739 ; Rise       ; clk                    ;
;  data[19]     ; clk                    ; 3.898 ; 3.898 ; Rise       ; clk                    ;
;  data[20]     ; clk                    ; 3.706 ; 3.706 ; Rise       ; clk                    ;
;  data[21]     ; clk                    ; 3.608 ; 3.608 ; Rise       ; clk                    ;
;  data[22]     ; clk                    ; 3.790 ; 3.790 ; Rise       ; clk                    ;
;  data[23]     ; clk                    ; 3.841 ; 3.841 ; Rise       ; clk                    ;
;  data[24]     ; clk                    ; 3.810 ; 3.810 ; Rise       ; clk                    ;
;  data[25]     ; clk                    ; 3.869 ; 3.869 ; Rise       ; clk                    ;
;  data[26]     ; clk                    ; 3.867 ; 3.867 ; Rise       ; clk                    ;
;  data[27]     ; clk                    ; 3.881 ; 3.881 ; Rise       ; clk                    ;
;  data[28]     ; clk                    ; 3.964 ; 3.964 ; Rise       ; clk                    ;
;  data[29]     ; clk                    ; 3.807 ; 3.807 ; Rise       ; clk                    ;
;  data[30]     ; clk                    ; 3.796 ; 3.796 ; Rise       ; clk                    ;
;  data[31]     ; clk                    ; 3.797 ; 3.797 ; Rise       ; clk                    ;
; comp1         ; ltp:inst_btn|state.ACT ; 5.140 ; 5.140 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp2         ; ltp:inst_btn|state.ACT ; 4.795 ; 4.795 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp3         ; ltp:inst_btn|state.ACT ; 5.225 ; 5.225 ; Rise       ; ltp:inst_btn|state.ACT ;
; counter_1[*]  ; ltp:inst_btn|state.ACT ; 4.282 ; 4.282 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[0] ; ltp:inst_btn|state.ACT ; 4.282 ; 4.282 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[1] ; ltp:inst_btn|state.ACT ; 4.348 ; 4.348 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[2] ; ltp:inst_btn|state.ACT ; 4.755 ; 4.755 ; Rise       ; ltp:inst_btn|state.ACT ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; oe         ; data[0]     ; 5.197 ; 5.197 ; 5.197 ; 5.197 ;
; oe         ; data[1]     ; 5.197 ; 5.197 ; 5.197 ; 5.197 ;
; oe         ; data[2]     ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; oe         ; data[3]     ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; oe         ; data[4]     ; 5.182 ; 5.182 ; 5.182 ; 5.182 ;
; oe         ; data[5]     ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; oe         ; data[6]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; oe         ; data[7]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; oe         ; data[8]     ; 5.172 ; 5.172 ; 5.172 ; 5.172 ;
; oe         ; data[9]     ; 5.172 ; 5.172 ; 5.172 ; 5.172 ;
; oe         ; data[10]    ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; oe         ; data[11]    ; 5.009 ; 5.009 ; 5.009 ; 5.009 ;
; oe         ; data[12]    ; 5.012 ; 5.012 ; 5.012 ; 5.012 ;
; oe         ; data[13]    ; 5.012 ; 5.012 ; 5.012 ; 5.012 ;
; oe         ; data[14]    ; 4.936 ; 4.936 ; 4.936 ; 4.936 ;
; oe         ; data[15]    ; 4.946 ; 4.946 ; 4.946 ; 4.946 ;
; oe         ; data[16]    ; 4.946 ; 4.946 ; 4.946 ; 4.946 ;
; oe         ; data[17]    ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; oe         ; data[18]    ; 4.950 ; 4.950 ; 4.950 ; 4.950 ;
; oe         ; data[19]    ; 4.736 ; 4.736 ; 4.736 ; 4.736 ;
; oe         ; data[20]    ; 4.706 ; 4.706 ; 4.706 ; 4.706 ;
; oe         ; data[21]    ; 4.696 ; 4.696 ; 4.696 ; 4.696 ;
; oe         ; data[22]    ; 4.730 ; 4.730 ; 4.730 ; 4.730 ;
; oe         ; data[23]    ; 4.730 ; 4.730 ; 4.730 ; 4.730 ;
; oe         ; data[24]    ; 4.720 ; 4.720 ; 4.720 ; 4.720 ;
; oe         ; data[25]    ; 4.720 ; 4.720 ; 4.720 ; 4.720 ;
; oe         ; data[26]    ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; oe         ; data[27]    ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; oe         ; data[28]    ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; oe         ; data[29]    ; 4.717 ; 4.717 ; 4.717 ; 4.717 ;
; oe         ; data[30]    ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; oe         ; data[31]    ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; oe         ; led_oe      ; 5.309 ;       ;       ; 5.309 ;
; rstn       ; led_rstn    ; 5.337 ;       ;       ; 5.337 ;
; write      ; led_write   ; 5.205 ;       ;       ; 5.205 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; oe         ; data[0]     ; 5.197 ; 5.197 ; 5.197 ; 5.197 ;
; oe         ; data[1]     ; 5.197 ; 5.197 ; 5.197 ; 5.197 ;
; oe         ; data[2]     ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; oe         ; data[3]     ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; oe         ; data[4]     ; 5.182 ; 5.182 ; 5.182 ; 5.182 ;
; oe         ; data[5]     ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; oe         ; data[6]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; oe         ; data[7]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; oe         ; data[8]     ; 5.172 ; 5.172 ; 5.172 ; 5.172 ;
; oe         ; data[9]     ; 5.172 ; 5.172 ; 5.172 ; 5.172 ;
; oe         ; data[10]    ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; oe         ; data[11]    ; 5.009 ; 5.009 ; 5.009 ; 5.009 ;
; oe         ; data[12]    ; 5.012 ; 5.012 ; 5.012 ; 5.012 ;
; oe         ; data[13]    ; 5.012 ; 5.012 ; 5.012 ; 5.012 ;
; oe         ; data[14]    ; 4.936 ; 4.936 ; 4.936 ; 4.936 ;
; oe         ; data[15]    ; 4.946 ; 4.946 ; 4.946 ; 4.946 ;
; oe         ; data[16]    ; 4.946 ; 4.946 ; 4.946 ; 4.946 ;
; oe         ; data[17]    ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; oe         ; data[18]    ; 4.950 ; 4.950 ; 4.950 ; 4.950 ;
; oe         ; data[19]    ; 4.736 ; 4.736 ; 4.736 ; 4.736 ;
; oe         ; data[20]    ; 4.706 ; 4.706 ; 4.706 ; 4.706 ;
; oe         ; data[21]    ; 4.696 ; 4.696 ; 4.696 ; 4.696 ;
; oe         ; data[22]    ; 4.730 ; 4.730 ; 4.730 ; 4.730 ;
; oe         ; data[23]    ; 4.730 ; 4.730 ; 4.730 ; 4.730 ;
; oe         ; data[24]    ; 4.720 ; 4.720 ; 4.720 ; 4.720 ;
; oe         ; data[25]    ; 4.720 ; 4.720 ; 4.720 ; 4.720 ;
; oe         ; data[26]    ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; oe         ; data[27]    ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; oe         ; data[28]    ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; oe         ; data[29]    ; 4.717 ; 4.717 ; 4.717 ; 4.717 ;
; oe         ; data[30]    ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; oe         ; data[31]    ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; oe         ; led_oe      ; 5.309 ;       ;       ; 5.309 ;
; rstn       ; led_rstn    ; 5.337 ;       ;       ; 5.337 ;
; write      ; led_write   ; 5.205 ;       ;       ; 5.205 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                      ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                                                                  ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                                                       ; -16.613   ; -2.535   ; N/A      ; N/A     ; -1.519              ;
;  RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 0.379     ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|me_1_start                                         ; 0.379     ; -0.285   ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|me_2_start                                         ; 0.379     ; -0.392   ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; -0.297    ; -0.281   ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.103     ; -0.268   ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 0.379     ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; -0.208    ; -0.237   ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; -0.404    ; 0.192    ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 0.379     ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk                                                                   ; -16.613   ; -2.535   ; N/A      ; N/A     ; -1.519              ;
;  ltp:inst_btn|state.ACT                                                ; -1.924    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                                                        ; -8306.011 ; -127.186 ; 0.0      ; 0.0     ; -1584.676           ;
;  RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 0.000     ; 0.000    ; N/A      ; N/A     ; -1.000              ;
;  RL_binary:inst_rsa|me_1_start                                         ; 0.000     ; -0.285   ; N/A      ; N/A     ; -2.000              ;
;  RL_binary:inst_rsa|me_2_start                                         ; 0.000     ; -0.588   ; N/A      ; N/A     ; -2.000              ;
;  RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; -0.297    ; -1.267   ; N/A      ; N/A     ; -7.000              ;
;  RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000     ; -1.191   ; N/A      ; N/A     ; -7.000              ;
;  RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 0.000     ; 0.000    ; N/A      ; N/A     ; -2.000              ;
;  RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; -0.208    ; -1.144   ; N/A      ; N/A     ; -7.000              ;
;  RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; -0.404    ; 0.000    ; N/A      ; N/A     ; -7.000              ;
;  RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 0.000     ; 0.000    ; N/A      ; N/A     ; -2.000              ;
;  clk                                                                   ; -8146.778 ; -124.589 ; N/A      ; N/A     ; -1448.676           ;
;  ltp:inst_btn|state.ACT                                                ; -158.324  ; 0.000    ; N/A      ; N/A     ; -99.000             ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; write     ; clk                    ; 4.061 ; 4.061 ; Rise       ; clk                    ;
; data[*]   ; ltp:inst_btn|state.ACT ; 6.177 ; 6.177 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[0]  ; ltp:inst_btn|state.ACT ; 5.332 ; 5.332 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[1]  ; ltp:inst_btn|state.ACT ; 5.942 ; 5.942 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[2]  ; ltp:inst_btn|state.ACT ; 5.449 ; 5.449 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[3]  ; ltp:inst_btn|state.ACT ; 5.731 ; 5.731 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[4]  ; ltp:inst_btn|state.ACT ; 5.457 ; 5.457 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[5]  ; ltp:inst_btn|state.ACT ; 5.906 ; 5.906 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[6]  ; ltp:inst_btn|state.ACT ; 4.817 ; 4.817 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[7]  ; ltp:inst_btn|state.ACT ; 6.087 ; 6.087 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[8]  ; ltp:inst_btn|state.ACT ; 5.183 ; 5.183 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[9]  ; ltp:inst_btn|state.ACT ; 4.607 ; 4.607 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[10] ; ltp:inst_btn|state.ACT ; 6.177 ; 6.177 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[11] ; ltp:inst_btn|state.ACT ; 5.394 ; 5.394 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[12] ; ltp:inst_btn|state.ACT ; 5.114 ; 5.114 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[13] ; ltp:inst_btn|state.ACT ; 5.768 ; 5.768 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[14] ; ltp:inst_btn|state.ACT ; 5.403 ; 5.403 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[15] ; ltp:inst_btn|state.ACT ; 4.933 ; 4.933 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[16] ; ltp:inst_btn|state.ACT ; 5.520 ; 5.520 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[17] ; ltp:inst_btn|state.ACT ; 5.400 ; 5.400 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[18] ; ltp:inst_btn|state.ACT ; 5.118 ; 5.118 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[19] ; ltp:inst_btn|state.ACT ; 4.872 ; 4.872 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[20] ; ltp:inst_btn|state.ACT ; 5.060 ; 5.060 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[21] ; ltp:inst_btn|state.ACT ; 4.816 ; 4.816 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[22] ; ltp:inst_btn|state.ACT ; 4.632 ; 4.632 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[23] ; ltp:inst_btn|state.ACT ; 5.394 ; 5.394 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[24] ; ltp:inst_btn|state.ACT ; 4.868 ; 4.868 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[25] ; ltp:inst_btn|state.ACT ; 5.112 ; 5.112 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[26] ; ltp:inst_btn|state.ACT ; 5.031 ; 5.031 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[27] ; ltp:inst_btn|state.ACT ; 5.077 ; 5.077 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[28] ; ltp:inst_btn|state.ACT ; 5.348 ; 5.348 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[29] ; ltp:inst_btn|state.ACT ; 5.676 ; 5.676 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[30] ; ltp:inst_btn|state.ACT ; 5.324 ; 5.324 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[31] ; ltp:inst_btn|state.ACT ; 5.266 ; 5.266 ; Rise       ; ltp:inst_btn|state.ACT ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; write     ; clk                    ; -1.904 ; -1.904 ; Rise       ; clk                    ;
; data[*]   ; ltp:inst_btn|state.ACT ; -2.236 ; -2.236 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[0]  ; ltp:inst_btn|state.ACT ; -2.399 ; -2.399 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[1]  ; ltp:inst_btn|state.ACT ; -2.732 ; -2.732 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[2]  ; ltp:inst_btn|state.ACT ; -2.607 ; -2.607 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[3]  ; ltp:inst_btn|state.ACT ; -2.641 ; -2.641 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[4]  ; ltp:inst_btn|state.ACT ; -2.407 ; -2.407 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[5]  ; ltp:inst_btn|state.ACT ; -2.613 ; -2.613 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[6]  ; ltp:inst_btn|state.ACT ; -2.464 ; -2.464 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[7]  ; ltp:inst_btn|state.ACT ; -2.840 ; -2.840 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[8]  ; ltp:inst_btn|state.ACT ; -2.492 ; -2.492 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[9]  ; ltp:inst_btn|state.ACT ; -2.387 ; -2.387 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[10] ; ltp:inst_btn|state.ACT ; -2.751 ; -2.751 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[11] ; ltp:inst_btn|state.ACT ; -2.463 ; -2.463 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[12] ; ltp:inst_btn|state.ACT ; -2.408 ; -2.408 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[13] ; ltp:inst_btn|state.ACT ; -2.481 ; -2.481 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[14] ; ltp:inst_btn|state.ACT ; -2.391 ; -2.391 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[15] ; ltp:inst_btn|state.ACT ; -2.486 ; -2.486 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[16] ; ltp:inst_btn|state.ACT ; -2.462 ; -2.462 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[17] ; ltp:inst_btn|state.ACT ; -2.364 ; -2.364 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[18] ; ltp:inst_btn|state.ACT ; -2.369 ; -2.369 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[19] ; ltp:inst_btn|state.ACT ; -2.435 ; -2.435 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[20] ; ltp:inst_btn|state.ACT ; -2.351 ; -2.351 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[21] ; ltp:inst_btn|state.ACT ; -2.378 ; -2.378 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[22] ; ltp:inst_btn|state.ACT ; -2.419 ; -2.419 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[23] ; ltp:inst_btn|state.ACT ; -2.695 ; -2.695 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[24] ; ltp:inst_btn|state.ACT ; -2.236 ; -2.236 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[25] ; ltp:inst_btn|state.ACT ; -2.239 ; -2.239 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[26] ; ltp:inst_btn|state.ACT ; -2.335 ; -2.335 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[27] ; ltp:inst_btn|state.ACT ; -2.525 ; -2.525 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[28] ; ltp:inst_btn|state.ACT ; -2.434 ; -2.434 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[29] ; ltp:inst_btn|state.ACT ; -2.796 ; -2.796 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[30] ; ltp:inst_btn|state.ACT ; -2.558 ; -2.558 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[31] ; ltp:inst_btn|state.ACT ; -2.422 ; -2.422 ; Rise       ; ltp:inst_btn|state.ACT ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; IO_end        ; clk                    ; 7.311  ; 7.311  ; Rise       ; clk                    ;
; comp4         ; clk                    ; 10.731 ; 10.731 ; Rise       ; clk                    ;
; data[*]       ; clk                    ; 7.376  ; 7.376  ; Rise       ; clk                    ;
;  data[0]      ; clk                    ; 7.102  ; 7.102  ; Rise       ; clk                    ;
;  data[1]      ; clk                    ; 7.376  ; 7.376  ; Rise       ; clk                    ;
;  data[2]      ; clk                    ; 7.280  ; 7.280  ; Rise       ; clk                    ;
;  data[3]      ; clk                    ; 7.044  ; 7.044  ; Rise       ; clk                    ;
;  data[4]      ; clk                    ; 7.066  ; 7.066  ; Rise       ; clk                    ;
;  data[5]      ; clk                    ; 7.074  ; 7.074  ; Rise       ; clk                    ;
;  data[6]      ; clk                    ; 7.198  ; 7.198  ; Rise       ; clk                    ;
;  data[7]      ; clk                    ; 7.006  ; 7.006  ; Rise       ; clk                    ;
;  data[8]      ; clk                    ; 7.039  ; 7.039  ; Rise       ; clk                    ;
;  data[9]      ; clk                    ; 6.812  ; 6.812  ; Rise       ; clk                    ;
;  data[10]     ; clk                    ; 6.796  ; 6.796  ; Rise       ; clk                    ;
;  data[11]     ; clk                    ; 6.793  ; 6.793  ; Rise       ; clk                    ;
;  data[12]     ; clk                    ; 6.520  ; 6.520  ; Rise       ; clk                    ;
;  data[13]     ; clk                    ; 7.007  ; 7.007  ; Rise       ; clk                    ;
;  data[14]     ; clk                    ; 6.495  ; 6.495  ; Rise       ; clk                    ;
;  data[15]     ; clk                    ; 6.463  ; 6.463  ; Rise       ; clk                    ;
;  data[16]     ; clk                    ; 6.466  ; 6.466  ; Rise       ; clk                    ;
;  data[17]     ; clk                    ; 6.694  ; 6.694  ; Rise       ; clk                    ;
;  data[18]     ; clk                    ; 6.694  ; 6.694  ; Rise       ; clk                    ;
;  data[19]     ; clk                    ; 7.029  ; 7.029  ; Rise       ; clk                    ;
;  data[20]     ; clk                    ; 6.659  ; 6.659  ; Rise       ; clk                    ;
;  data[21]     ; clk                    ; 6.442  ; 6.442  ; Rise       ; clk                    ;
;  data[22]     ; clk                    ; 6.788  ; 6.788  ; Rise       ; clk                    ;
;  data[23]     ; clk                    ; 6.867  ; 6.867  ; Rise       ; clk                    ;
;  data[24]     ; clk                    ; 6.824  ; 6.824  ; Rise       ; clk                    ;
;  data[25]     ; clk                    ; 6.988  ; 6.988  ; Rise       ; clk                    ;
;  data[26]     ; clk                    ; 6.940  ; 6.940  ; Rise       ; clk                    ;
;  data[27]     ; clk                    ; 7.003  ; 7.003  ; Rise       ; clk                    ;
;  data[28]     ; clk                    ; 7.139  ; 7.139  ; Rise       ; clk                    ;
;  data[29]     ; clk                    ; 6.819  ; 6.819  ; Rise       ; clk                    ;
;  data[30]     ; clk                    ; 6.785  ; 6.785  ; Rise       ; clk                    ;
;  data[31]     ; clk                    ; 6.794  ; 6.794  ; Rise       ; clk                    ;
; comp1         ; ltp:inst_btn|state.ACT ; 14.277 ; 14.277 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp2         ; ltp:inst_btn|state.ACT ; 10.742 ; 10.742 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp3         ; ltp:inst_btn|state.ACT ; 12.104 ; 12.104 ; Rise       ; ltp:inst_btn|state.ACT ;
; counter_1[*]  ; ltp:inst_btn|state.ACT ; 8.654  ; 8.654  ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[0] ; ltp:inst_btn|state.ACT ; 7.676  ; 7.676  ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[1] ; ltp:inst_btn|state.ACT ; 7.858  ; 7.858  ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[2] ; ltp:inst_btn|state.ACT ; 8.654  ; 8.654  ; Rise       ; ltp:inst_btn|state.ACT ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; IO_end        ; clk                    ; 4.033 ; 4.033 ; Rise       ; clk                    ;
; comp4         ; clk                    ; 4.664 ; 4.664 ; Rise       ; clk                    ;
; data[*]       ; clk                    ; 3.608 ; 3.608 ; Rise       ; clk                    ;
;  data[0]      ; clk                    ; 3.948 ; 3.948 ; Rise       ; clk                    ;
;  data[1]      ; clk                    ; 4.081 ; 4.081 ; Rise       ; clk                    ;
;  data[2]      ; clk                    ; 4.005 ; 4.005 ; Rise       ; clk                    ;
;  data[3]      ; clk                    ; 3.907 ; 3.907 ; Rise       ; clk                    ;
;  data[4]      ; clk                    ; 3.927 ; 3.927 ; Rise       ; clk                    ;
;  data[5]      ; clk                    ; 3.937 ; 3.937 ; Rise       ; clk                    ;
;  data[6]      ; clk                    ; 3.962 ; 3.962 ; Rise       ; clk                    ;
;  data[7]      ; clk                    ; 3.876 ; 3.876 ; Rise       ; clk                    ;
;  data[8]      ; clk                    ; 3.913 ; 3.913 ; Rise       ; clk                    ;
;  data[9]      ; clk                    ; 3.808 ; 3.808 ; Rise       ; clk                    ;
;  data[10]     ; clk                    ; 3.799 ; 3.799 ; Rise       ; clk                    ;
;  data[11]     ; clk                    ; 3.787 ; 3.787 ; Rise       ; clk                    ;
;  data[12]     ; clk                    ; 3.673 ; 3.673 ; Rise       ; clk                    ;
;  data[13]     ; clk                    ; 3.886 ; 3.886 ; Rise       ; clk                    ;
;  data[14]     ; clk                    ; 3.647 ; 3.647 ; Rise       ; clk                    ;
;  data[15]     ; clk                    ; 3.630 ; 3.630 ; Rise       ; clk                    ;
;  data[16]     ; clk                    ; 3.632 ; 3.632 ; Rise       ; clk                    ;
;  data[17]     ; clk                    ; 3.733 ; 3.733 ; Rise       ; clk                    ;
;  data[18]     ; clk                    ; 3.739 ; 3.739 ; Rise       ; clk                    ;
;  data[19]     ; clk                    ; 3.898 ; 3.898 ; Rise       ; clk                    ;
;  data[20]     ; clk                    ; 3.706 ; 3.706 ; Rise       ; clk                    ;
;  data[21]     ; clk                    ; 3.608 ; 3.608 ; Rise       ; clk                    ;
;  data[22]     ; clk                    ; 3.790 ; 3.790 ; Rise       ; clk                    ;
;  data[23]     ; clk                    ; 3.841 ; 3.841 ; Rise       ; clk                    ;
;  data[24]     ; clk                    ; 3.810 ; 3.810 ; Rise       ; clk                    ;
;  data[25]     ; clk                    ; 3.869 ; 3.869 ; Rise       ; clk                    ;
;  data[26]     ; clk                    ; 3.867 ; 3.867 ; Rise       ; clk                    ;
;  data[27]     ; clk                    ; 3.881 ; 3.881 ; Rise       ; clk                    ;
;  data[28]     ; clk                    ; 3.964 ; 3.964 ; Rise       ; clk                    ;
;  data[29]     ; clk                    ; 3.807 ; 3.807 ; Rise       ; clk                    ;
;  data[30]     ; clk                    ; 3.796 ; 3.796 ; Rise       ; clk                    ;
;  data[31]     ; clk                    ; 3.797 ; 3.797 ; Rise       ; clk                    ;
; comp1         ; ltp:inst_btn|state.ACT ; 5.140 ; 5.140 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp2         ; ltp:inst_btn|state.ACT ; 4.795 ; 4.795 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp3         ; ltp:inst_btn|state.ACT ; 5.225 ; 5.225 ; Rise       ; ltp:inst_btn|state.ACT ;
; counter_1[*]  ; ltp:inst_btn|state.ACT ; 4.282 ; 4.282 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[0] ; ltp:inst_btn|state.ACT ; 4.282 ; 4.282 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[1] ; ltp:inst_btn|state.ACT ; 4.348 ; 4.348 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[2] ; ltp:inst_btn|state.ACT ; 4.755 ; 4.755 ; Rise       ; ltp:inst_btn|state.ACT ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; oe         ; data[0]     ; 9.172 ; 9.172 ; 9.172 ; 9.172 ;
; oe         ; data[1]     ; 9.172 ; 9.172 ; 9.172 ; 9.172 ;
; oe         ; data[2]     ; 9.142 ; 9.142 ; 9.142 ; 9.142 ;
; oe         ; data[3]     ; 9.142 ; 9.142 ; 9.142 ; 9.142 ;
; oe         ; data[4]     ; 9.157 ; 9.157 ; 9.157 ; 9.157 ;
; oe         ; data[5]     ; 9.167 ; 9.167 ; 9.167 ; 9.167 ;
; oe         ; data[6]     ; 9.127 ; 9.127 ; 9.127 ; 9.127 ;
; oe         ; data[7]     ; 9.127 ; 9.127 ; 9.127 ; 9.127 ;
; oe         ; data[8]     ; 9.145 ; 9.145 ; 9.145 ; 9.145 ;
; oe         ; data[9]     ; 9.145 ; 9.145 ; 9.145 ; 9.145 ;
; oe         ; data[10]    ; 9.135 ; 9.135 ; 9.135 ; 9.135 ;
; oe         ; data[11]    ; 8.818 ; 8.818 ; 8.818 ; 8.818 ;
; oe         ; data[12]    ; 8.821 ; 8.821 ; 8.821 ; 8.821 ;
; oe         ; data[13]    ; 8.821 ; 8.821 ; 8.821 ; 8.821 ;
; oe         ; data[14]    ; 8.731 ; 8.731 ; 8.731 ; 8.731 ;
; oe         ; data[15]    ; 8.741 ; 8.741 ; 8.741 ; 8.741 ;
; oe         ; data[16]    ; 8.741 ; 8.741 ; 8.741 ; 8.741 ;
; oe         ; data[17]    ; 8.734 ; 8.734 ; 8.734 ; 8.734 ;
; oe         ; data[18]    ; 8.744 ; 8.744 ; 8.744 ; 8.744 ;
; oe         ; data[19]    ; 8.258 ; 8.258 ; 8.258 ; 8.258 ;
; oe         ; data[20]    ; 8.228 ; 8.228 ; 8.228 ; 8.228 ;
; oe         ; data[21]    ; 8.218 ; 8.218 ; 8.218 ; 8.218 ;
; oe         ; data[22]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; oe         ; data[23]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; oe         ; data[24]    ; 8.240 ; 8.240 ; 8.240 ; 8.240 ;
; oe         ; data[25]    ; 8.240 ; 8.240 ; 8.240 ; 8.240 ;
; oe         ; data[26]    ; 8.265 ; 8.265 ; 8.265 ; 8.265 ;
; oe         ; data[27]    ; 8.275 ; 8.275 ; 8.275 ; 8.275 ;
; oe         ; data[28]    ; 8.265 ; 8.265 ; 8.265 ; 8.265 ;
; oe         ; data[29]    ; 8.249 ; 8.249 ; 8.249 ; 8.249 ;
; oe         ; data[30]    ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; oe         ; data[31]    ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; oe         ; led_oe      ; 9.301 ;       ;       ; 9.301 ;
; rstn       ; led_rstn    ; 9.369 ;       ;       ; 9.369 ;
; write      ; led_write   ; 9.123 ;       ;       ; 9.123 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; oe         ; data[0]     ; 5.197 ; 5.197 ; 5.197 ; 5.197 ;
; oe         ; data[1]     ; 5.197 ; 5.197 ; 5.197 ; 5.197 ;
; oe         ; data[2]     ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; oe         ; data[3]     ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; oe         ; data[4]     ; 5.182 ; 5.182 ; 5.182 ; 5.182 ;
; oe         ; data[5]     ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; oe         ; data[6]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; oe         ; data[7]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; oe         ; data[8]     ; 5.172 ; 5.172 ; 5.172 ; 5.172 ;
; oe         ; data[9]     ; 5.172 ; 5.172 ; 5.172 ; 5.172 ;
; oe         ; data[10]    ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; oe         ; data[11]    ; 5.009 ; 5.009 ; 5.009 ; 5.009 ;
; oe         ; data[12]    ; 5.012 ; 5.012 ; 5.012 ; 5.012 ;
; oe         ; data[13]    ; 5.012 ; 5.012 ; 5.012 ; 5.012 ;
; oe         ; data[14]    ; 4.936 ; 4.936 ; 4.936 ; 4.936 ;
; oe         ; data[15]    ; 4.946 ; 4.946 ; 4.946 ; 4.946 ;
; oe         ; data[16]    ; 4.946 ; 4.946 ; 4.946 ; 4.946 ;
; oe         ; data[17]    ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; oe         ; data[18]    ; 4.950 ; 4.950 ; 4.950 ; 4.950 ;
; oe         ; data[19]    ; 4.736 ; 4.736 ; 4.736 ; 4.736 ;
; oe         ; data[20]    ; 4.706 ; 4.706 ; 4.706 ; 4.706 ;
; oe         ; data[21]    ; 4.696 ; 4.696 ; 4.696 ; 4.696 ;
; oe         ; data[22]    ; 4.730 ; 4.730 ; 4.730 ; 4.730 ;
; oe         ; data[23]    ; 4.730 ; 4.730 ; 4.730 ; 4.730 ;
; oe         ; data[24]    ; 4.720 ; 4.720 ; 4.720 ; 4.720 ;
; oe         ; data[25]    ; 4.720 ; 4.720 ; 4.720 ; 4.720 ;
; oe         ; data[26]    ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; oe         ; data[27]    ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; oe         ; data[28]    ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; oe         ; data[29]    ; 4.717 ; 4.717 ; 4.717 ; 4.717 ;
; oe         ; data[30]    ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; oe         ; data[31]    ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; oe         ; led_oe      ; 5.309 ;       ;       ; 5.309 ;
; rstn       ; led_rstn    ; 5.337 ;       ;       ; 5.337 ;
; write      ; led_write   ; 5.205 ;       ;       ; 5.205 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                            ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------+----------+----------+----------+
; From Clock                                                            ; To Clock                                                              ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------+----------+----------+----------+
; clk                                                                   ; clk                                                                   ; 567615531 ; 0        ; 0        ; 0        ;
; ltp:inst_btn|state.ACT                                                ; clk                                                                   ; 25254     ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk                                                                   ; 91        ; 25       ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; clk                                                                   ; 211       ; 17       ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; clk                                                                   ; 212       ; 18       ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk                                                                   ; 181       ; 46       ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk                                                                   ; 181       ; 46       ; 0        ; 0        ;
; ltp:inst_btn|state.ACT                                                ; ltp:inst_btn|state.ACT                                                ; 296       ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start                                         ; 2         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start                                         ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start                                         ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; 2         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start                                         ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start                                         ; 1         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 2         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 2         ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                             ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------+----------+----------+----------+
; From Clock                                                            ; To Clock                                                              ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------+----------+----------+----------+
; clk                                                                   ; clk                                                                   ; 567615531 ; 0        ; 0        ; 0        ;
; ltp:inst_btn|state.ACT                                                ; clk                                                                   ; 25254     ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk                                                                   ; 91        ; 25       ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; clk                                                                   ; 211       ; 17       ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; clk                                                                   ; 212       ; 18       ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk                                                                   ; 181       ; 46       ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk                                                                   ; 181       ; 46       ; 0        ; 0        ;
; ltp:inst_btn|state.ACT                                                ; ltp:inst_btn|state.ACT                                                ; 296       ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start                                         ; 2         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start                                         ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start                                         ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; 2         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start                                         ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start                                         ; 1         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 2         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 2         ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 1321  ; 1321 ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 199   ; 199  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 02 20:50:49 2022
Info: Command: quartus_sta RSA32 -c RSA32
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RSA32.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|get_length:gl_RL|md_end RL_binary:inst_rsa|get_length:gl_RL|md_end
    Info (332105): create_clock -period 1.000 -name ltp:inst_btn|state.ACT ltp:inst_btn|state.ACT
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|me_1_start RL_binary:inst_rsa|me_1_start
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|me_2_start RL_binary:inst_rsa|me_2_start
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.613
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.613     -8146.778 clk 
    Info (332119):    -1.924      -158.324 ltp:inst_btn|state.ACT 
    Info (332119):    -0.404        -0.404 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):    -0.297        -0.297 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.208        -0.208 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):     0.103         0.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):     0.379         0.000 RL_binary:inst_rsa|get_length:gl_RL|md_end 
    Info (332119):     0.379         0.000 RL_binary:inst_rsa|me_1_start 
    Info (332119):     0.379         0.000 RL_binary:inst_rsa|me_2_start 
    Info (332119):     0.379         0.000 RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end 
    Info (332119):     0.379         0.000 RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end 
Info (332146): Worst-case hold slack is -2.535
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.535      -122.711 clk 
    Info (332119):    -0.392        -0.588 RL_binary:inst_rsa|me_2_start 
    Info (332119):    -0.285        -0.285 RL_binary:inst_rsa|me_1_start 
    Info (332119):    -0.281        -1.267 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.268        -1.191 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):    -0.237        -1.144 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):     0.332         0.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):     0.391         0.000 RL_binary:inst_rsa|get_length:gl_RL|md_end 
    Info (332119):     0.391         0.000 RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end 
    Info (332119):     0.391         0.000 RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end 
    Info (332119):     0.391         0.000 ltp:inst_btn|state.ACT 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -1411.812 clk 
    Info (332119):    -0.500       -99.000 ltp:inst_btn|state.ACT 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|me_1_start 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|me_2_start 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end 
    Info (332119):    -0.500        -1.000 RL_binary:inst_rsa|get_length:gl_RL|md_end 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.301
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.301     -2840.923 clk 
    Info (332119):    -0.443       -29.224 ltp:inst_btn|state.ACT 
    Info (332119):     0.305         0.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):     0.373         0.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):     0.387         0.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):     0.544         0.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):     0.665         0.000 RL_binary:inst_rsa|get_length:gl_RL|md_end 
    Info (332119):     0.665         0.000 RL_binary:inst_rsa|me_1_start 
    Info (332119):     0.665         0.000 RL_binary:inst_rsa|me_2_start 
    Info (332119):     0.665         0.000 RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end 
    Info (332119):     0.665         0.000 RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end 
Info (332146): Worst-case hold slack is -1.578
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.578      -124.589 clk 
    Info (332119):    -0.145        -0.208 RL_binary:inst_rsa|me_2_start 
    Info (332119):    -0.086        -0.415 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.077        -0.077 RL_binary:inst_rsa|me_1_start 
    Info (332119):    -0.055        -0.259 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.043        -0.183 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):     0.192         0.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):     0.215         0.000 RL_binary:inst_rsa|get_length:gl_RL|md_end 
    Info (332119):     0.215         0.000 RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end 
    Info (332119):     0.215         0.000 RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end 
    Info (332119):     0.215         0.000 ltp:inst_btn|state.ACT 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.519     -1448.676 clk 
    Info (332119):    -0.500       -99.000 ltp:inst_btn|state.ACT 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|me_1_start 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|me_2_start 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end 
    Info (332119):    -0.500        -1.000 RL_binary:inst_rsa|get_length:gl_RL|md_end 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4594 megabytes
    Info: Processing ended: Fri Dec 02 20:50:51 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


