### Para correr las pruebas normales
        make
### Para correr las pruebas en rtlil
        make rtlil
### Para correr las pruebas en sintenizadas ABC
        make synth


### Anotaciones:

Se hicieron cambios a los archivos correspondientes a la tarea 01
se combinaron los modulos que estaban separados para poder comprender mejor
los errores que se estaban dando

Me disculpo por la tardía, la verdad no pude con algunos aspectos de yosys
ddflibmap no me funcionó, soy un poco obsesivo con que me sirvan las cosas.

No hay reporte

Por lo qué escribiré 
        NAND cells:       37
         NOR cells:       32
         NOT cells:       18
         DFF cells:       9   # Cuando uso dfflibmap pero no funciona 

