# 1.5 CMOSインバータの構造と動作

本節では、nMOSとpMOSを組み合わせて構成される**CMOSインバータ**の動作原理を学びます。  
MOSトランジスタが論理スイッチとしてどのように使われるかを、構造・電圧条件・電流経路の観点から理解し、**「0→1」「1→0」の論理反転**がどのように実現されているかを整理します。

---

## 🔹 CMOSインバータの構造

CMOSインバータは、以下の構成を持ちます：

- **pMOS**：ソースが VDD に接続
- **nMOS**：ソースが GND に接続
- **ゲート**：共通で入力（IN）
- **ドレイン**：共通で出力（OUT）

> 図1.5-1：CMOSインバータの構造図と記号図  
> `![図1.5-1 CMOSインバータ構造](../images/cmos_inverter_structure.png)`

---

## 🔹 動作の基本（入力と出力の関係）

| 入力（IN） | pMOS | nMOS | 出力（OUT） | 状態 |
|------------|------|------|-------------|------|
| High（"1"） | OFF  | ON   | GND（"0"）  | 論理反転 |
| Low（"0"）  | ON   | OFF  | VDD（"1"）  | 論理反転 |

> 図1.5-2：入力変化に対する出力応答  
> `![図1.5-2 CMOSインバータの論理動作](../images/cmos_inverter_logic.png)`

- 入力が"0"のとき：pMOSがON → 出力はVDD（"1"）
- 入力が"1"のとき：nMOSがON → 出力はGND（"0"）

---

## 🔹 動作波形と遅延

- CMOSインバータは高速で遷移が可能
- 遷移時にはコンデンサ（負荷容量）の充放電により**立ち上がり／立ち下がり遅延**が発生

> 図1.5-3：入力・出力の波形例（遅延を含む）  
> `![図1.5-3 CMOSインバータの遅延波形](../images/cmos_inverter_waveform.png)`

---

## 🔹 消費電力とCMOSの優位性

- **静的電流なし**（入力が安定していれば、pMOS/nMOSいずれかがOFF）
- **スイッチング時のみ電流が流れる**
- これにより、CMOSは**低消費電力・高集積回路の基本構成要素**として広く使われている

---

## ✅ まとめ

- CMOSインバータは、**pMOSとnMOSの組み合わせによる「論理反転」**素子
- 出力は常にVDDかGNDに強く引かれ、**高いノイズマージンと駆動力**を持つ
- 本節により、**MOSを用いた論理回路構築の第一歩**が完了
- 次章では、これを拡張して**AND/NAND/NOR等の論理ゲート**や組み合わせ回路へと発展

---

📎 次章：第2章 組み合わせ回路の設計と構成（`chapter2_comb_logic/`）
