# UVM UFSC

## IP-Cores

Um **núcleo IP** (_IP-core_) geralmente é um módulo autônomo que faz parte de um dispositivo ou sistema maior, como um processador ou outro CI complexo. Ele incorpora circuitos eletrônicos cujo uso é licenciado pelo projetista original para outras empresas. O projetista testa o núcleo IP antes de licenciá-lo para terceiros.

A maioria dos núcleos IP é desenvolvida utilizando linguagens de descrição de hardware (_HDLs_), como VHSIC HDL, Verilog ou SystemVerilog. Neste projeto, utilizaremos inicialmente **SystemVerilog** para o desenvolvimento.

Confira abaixo alguns módulos já desenvolvidos e disponibilizados no repositório de IP-Cores.

## IP-Cores (Repositório)

Nesse repositório encontra-se a lista de todos os módulos de design desenvolvidos até o momento. Para obter mais informações sobre cada um deles, acesse os links:

- **[Half-Adder](https://github.com/UVM-UFSC/UVM_UFSC/tree/main/full-adder)**
- **[Full-Adder](https://github.com/UVM-UFSC/UVM_UFSC/tree/main/half-adder)**
