iverilog -Wall \
         ../Peripheral/regfile.v \
         ../Peripheral/UART.v \
         ../Peripheral/DataMem.v \
         ../Peripheral/divider_16.v \
         ../Peripheral/Peripheral.v \
         ../Peripheral/UART_Baud_Rate_Generator.v \
         ../Peripheral/UART_Receiver.v \
         ../Peripheral/UART_Sender.v \
         ID.v \
         IX.v \
         Control.v \
         rom.v \
         MEM.v \
         ../Peripheral/RegPrint.v \
         ../Peripheral/DataMemPrint.v \
         InstPrint.v \
         SingleCycle.v \
         ../ALU/ADD.v \
         ../ALU/ALU.v \
         ../ALU/ARITH.v \
         ../ALU/CMP.v \
         ../ALU/LOGIC.v \
         ../ALU/SHIFT.v \
         ../ALU/SUB.v \
         ../ALU/ALUPrinter.v