
bmp280_temp.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000024  00800100  00000b68  00000bfc  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000b68  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000002a  00800124  00800124  00000c20  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000c20  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000c50  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000f0  00000000  00000000  00000c90  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001018  00000000  00000000  00000d80  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000a48  00000000  00000000  00001d98  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000009bc  00000000  00000000  000027e0  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000020c  00000000  00000000  0000319c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000530  00000000  00000000  000033a8  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000045c  00000000  00000000  000038d8  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000b0  00000000  00000000  00003d34  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e8 e6       	ldi	r30, 0x68	; 104
  7c:	fb e0       	ldi	r31, 0x0B	; 11
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a4 32       	cpi	r26, 0x24	; 36
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a4 e2       	ldi	r26, 0x24	; 36
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	ae 34       	cpi	r26, 0x4E	; 78
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 61 02 	call	0x4c2	; 0x4c2 <main>
  9e:	0c 94 b2 05 	jmp	0xb64	; 0xb64 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <getChip_ID>:

void getChip_ID(void)
{
	uint8_t Chip_ID;
	// first reading chip ID
	PORTB&=~(1<<CS); // CS select
  a6:	85 b1       	in	r24, 0x05	; 5
  a8:	8b 7f       	andi	r24, 0xFB	; 251
  aa:	85 b9       	out	0x05, r24	; 5
	
	// we need to read the register of chip ID which is 0xD0
	// to read a resister we need to OR the register address with MSB1 (ie; OR with 80)
	SPDR=0xD0|0x80;
  ac:	80 ed       	ldi	r24, 0xD0	; 208
  ae:	8e bd       	out	0x2e, r24	; 46
	while(!(SPSR&(1<<SPIF)));
  b0:	0d b4       	in	r0, 0x2d	; 45
  b2:	07 fe       	sbrs	r0, 7
  b4:	fd cf       	rjmp	.-6      	; 0xb0 <getChip_ID+0xa>
	(void)SPDR; // getting garbage from bmp280 chip id register
  b6:	8e b5       	in	r24, 0x2e	; 46
	
	SPDR=0x00; // sending any value to get chip ID from bmp280
  b8:	1e bc       	out	0x2e, r1	; 46
	while(!(SPSR&(1<<SPIF)));
  ba:	0d b4       	in	r0, 0x2d	; 45
  bc:	07 fe       	sbrs	r0, 7
  be:	fd cf       	rjmp	.-6      	; 0xba <getChip_ID+0x14>
	Chip_ID=SPDR;
  c0:	8e b5       	in	r24, 0x2e	; 46
	// now we need to deselect CS, if not deselected, chip ID will not get, instead we will get 0x00
	// after de selecting CS, we will get chip id as 0x58 as per data sheet
	PORTB|=(1<<CS); // communication stops while we de select CS
  c2:	85 b1       	in	r24, 0x05	; 5
  c4:	84 60       	ori	r24, 0x04	; 4
  c6:	85 b9       	out	0x05, r24	; 5
  c8:	08 95       	ret

000000ca <getMSB>:
}

void getMSB(void)
{
	
	PORTB&=~(1<<CS); // making CS as LOW to start communication
  ca:	85 b1       	in	r24, 0x05	; 5
  cc:	8b 7f       	andi	r24, 0xFB	; 251
  ce:	85 b9       	out	0x05, r24	; 5
	SPDR=0xFA|80; // MSB is stored on 0xFA register, ORed with 80 to start read operation from the register
  d0:	8a ef       	ldi	r24, 0xFA	; 250
  d2:	8e bd       	out	0x2e, r24	; 46
	while(!(SPSR&(1<<SPIF))); // wait until communication complete 
  d4:	0d b4       	in	r0, 0x2d	; 45
  d6:	07 fe       	sbrs	r0, 7
  d8:	fd cf       	rjmp	.-6      	; 0xd4 <getMSB+0xa>
	(void)SPDR; // it will reply the dummy value inside 0xFA
  da:	8e b5       	in	r24, 0x2e	; 46
	SPDR=0x00; // writing any value to get the exact value stored on 0xFA register, whioch is MSB
  dc:	1e bc       	out	0x2e, r1	; 46
	while(!(SPSR&(1<<SPIF)));
  de:	0d b4       	in	r0, 0x2d	; 45
  e0:	07 fe       	sbrs	r0, 7
  e2:	fd cf       	rjmp	.-6      	; 0xde <getMSB+0x14>
	MSB=SPDR;
  e4:	8e b5       	in	r24, 0x2e	; 46
  e6:	90 e0       	ldi	r25, 0x00	; 0
  e8:	a0 e0       	ldi	r26, 0x00	; 0
  ea:	b0 e0       	ldi	r27, 0x00	; 0
  ec:	80 93 40 01 	sts	0x0140, r24	; 0x800140 <MSB>
  f0:	90 93 41 01 	sts	0x0141, r25	; 0x800141 <MSB+0x1>
  f4:	a0 93 42 01 	sts	0x0142, r26	; 0x800142 <MSB+0x2>
  f8:	b0 93 43 01 	sts	0x0143, r27	; 0x800143 <MSB+0x3>
	
	PORTB|=(1<<CS); //making CS HIGH for stopping communication
  fc:	85 b1       	in	r24, 0x05	; 5
  fe:	84 60       	ori	r24, 0x04	; 4
 100:	85 b9       	out	0x05, r24	; 5
 102:	08 95       	ret

00000104 <getLSB>:


void getLSB(void)
{
	
	PORTB&=~(1<<CS); // making CS as LOW to start communication
 104:	85 b1       	in	r24, 0x05	; 5
 106:	8b 7f       	andi	r24, 0xFB	; 251
 108:	85 b9       	out	0x05, r24	; 5
	SPDR=0xFB|80; // LSB is stored on 0xFB register, ORed with 80 to start read operation from the register
 10a:	8b ef       	ldi	r24, 0xFB	; 251
 10c:	8e bd       	out	0x2e, r24	; 46
	
	while(!(SPSR&(1<<SPIF))); // wait until communication complete
 10e:	0d b4       	in	r0, 0x2d	; 45
 110:	07 fe       	sbrs	r0, 7
 112:	fd cf       	rjmp	.-6      	; 0x10e <getLSB+0xa>
	(void)SPDR; // it will reply the dummy value inside 0xFB
 114:	8e b5       	in	r24, 0x2e	; 46
	SPDR=0x00; // writing any value to get the exact value stored on 0xFB register, which is LSB
 116:	1e bc       	out	0x2e, r1	; 46
	while(!(SPSR&(1<<SPIF)));
 118:	0d b4       	in	r0, 0x2d	; 45
 11a:	07 fe       	sbrs	r0, 7
 11c:	fd cf       	rjmp	.-6      	; 0x118 <getLSB+0x14>
	LSB=SPDR;
 11e:	8e b5       	in	r24, 0x2e	; 46
 120:	90 e0       	ldi	r25, 0x00	; 0
 122:	a0 e0       	ldi	r26, 0x00	; 0
 124:	b0 e0       	ldi	r27, 0x00	; 0
 126:	80 93 3c 01 	sts	0x013C, r24	; 0x80013c <LSB>
 12a:	90 93 3d 01 	sts	0x013D, r25	; 0x80013d <LSB+0x1>
 12e:	a0 93 3e 01 	sts	0x013E, r26	; 0x80013e <LSB+0x2>
 132:	b0 93 3f 01 	sts	0x013F, r27	; 0x80013f <LSB+0x3>
	PORTB|=(1<<CS); //making CS HIGH for stopping communication
 136:	85 b1       	in	r24, 0x05	; 5
 138:	84 60       	ori	r24, 0x04	; 4
 13a:	85 b9       	out	0x05, r24	; 5
 13c:	08 95       	ret

0000013e <getxLSB>:
}

void getxLSB(void)
{
	
	PORTB&=~(1<<CS); // making CS as LOW to start communication
 13e:	85 b1       	in	r24, 0x05	; 5
 140:	8b 7f       	andi	r24, 0xFB	; 251
 142:	85 b9       	out	0x05, r24	; 5
	SPDR=0xFC|80; // xLSB is stored on 0xFc register, ORed with 80 to start read operation from the register
 144:	8c ef       	ldi	r24, 0xFC	; 252
 146:	8e bd       	out	0x2e, r24	; 46
	
	while(!(SPSR&(1<<SPIF))); // wait until communication complete
 148:	0d b4       	in	r0, 0x2d	; 45
 14a:	07 fe       	sbrs	r0, 7
 14c:	fd cf       	rjmp	.-6      	; 0x148 <getxLSB+0xa>
	(void)SPDR; // it will reply the dummy value inside 0xFC
 14e:	8e b5       	in	r24, 0x2e	; 46
	SPDR=0x00; // writing any value to get the exact value stored on 0xFC register, which is xLSB
 150:	1e bc       	out	0x2e, r1	; 46
	while(!(SPSR&(1<<SPIF)));
 152:	0d b4       	in	r0, 0x2d	; 45
 154:	07 fe       	sbrs	r0, 7
 156:	fd cf       	rjmp	.-6      	; 0x152 <getxLSB+0x14>
	xLSB=SPDR;
 158:	8e b5       	in	r24, 0x2e	; 46
 15a:	90 e0       	ldi	r25, 0x00	; 0
 15c:	a0 e0       	ldi	r26, 0x00	; 0
 15e:	b0 e0       	ldi	r27, 0x00	; 0
 160:	80 93 30 01 	sts	0x0130, r24	; 0x800130 <xLSB>
 164:	90 93 31 01 	sts	0x0131, r25	; 0x800131 <xLSB+0x1>
 168:	a0 93 32 01 	sts	0x0132, r26	; 0x800132 <xLSB+0x2>
 16c:	b0 93 33 01 	sts	0x0133, r27	; 0x800133 <xLSB+0x3>
	PORTB|=(1<<CS); //making CS HIGH for stopping communication
 170:	85 b1       	in	r24, 0x05	; 5
 172:	84 60       	ori	r24, 0x04	; 4
 174:	85 b9       	out	0x05, r24	; 5
 176:	08 95       	ret

00000178 <getRawTemp>:
	*/
}

void getRawTemp(void)
{
	rawTemp=(uint32_t)(MSB<<12)|(uint32_t)(LSB<<4)|(uint32_t)(xLSB>>4);
 178:	80 91 40 01 	lds	r24, 0x0140	; 0x800140 <MSB>
 17c:	90 91 41 01 	lds	r25, 0x0141	; 0x800141 <MSB+0x1>
 180:	a0 91 42 01 	lds	r26, 0x0142	; 0x800142 <MSB+0x2>
 184:	b0 91 43 01 	lds	r27, 0x0143	; 0x800143 <MSB+0x3>
 188:	ac 01       	movw	r20, r24
 18a:	bd 01       	movw	r22, r26
 18c:	03 2e       	mov	r0, r19
 18e:	3c e0       	ldi	r19, 0x0C	; 12
 190:	44 0f       	add	r20, r20
 192:	55 1f       	adc	r21, r21
 194:	66 1f       	adc	r22, r22
 196:	77 1f       	adc	r23, r23
 198:	3a 95       	dec	r19
 19a:	d1 f7       	brne	.-12     	; 0x190 <getRawTemp+0x18>
 19c:	30 2d       	mov	r19, r0
 19e:	80 91 3c 01 	lds	r24, 0x013C	; 0x80013c <LSB>
 1a2:	90 91 3d 01 	lds	r25, 0x013D	; 0x80013d <LSB+0x1>
 1a6:	a0 91 3e 01 	lds	r26, 0x013E	; 0x80013e <LSB+0x2>
 1aa:	b0 91 3f 01 	lds	r27, 0x013F	; 0x80013f <LSB+0x3>
 1ae:	88 0f       	add	r24, r24
 1b0:	99 1f       	adc	r25, r25
 1b2:	aa 1f       	adc	r26, r26
 1b4:	bb 1f       	adc	r27, r27
 1b6:	88 0f       	add	r24, r24
 1b8:	99 1f       	adc	r25, r25
 1ba:	aa 1f       	adc	r26, r26
 1bc:	bb 1f       	adc	r27, r27
 1be:	88 0f       	add	r24, r24
 1c0:	99 1f       	adc	r25, r25
 1c2:	aa 1f       	adc	r26, r26
 1c4:	bb 1f       	adc	r27, r27
 1c6:	88 0f       	add	r24, r24
 1c8:	99 1f       	adc	r25, r25
 1ca:	aa 1f       	adc	r26, r26
 1cc:	bb 1f       	adc	r27, r27
 1ce:	84 2b       	or	r24, r20
 1d0:	95 2b       	or	r25, r21
 1d2:	a6 2b       	or	r26, r22
 1d4:	b7 2b       	or	r27, r23
 1d6:	40 91 30 01 	lds	r20, 0x0130	; 0x800130 <xLSB>
 1da:	50 91 31 01 	lds	r21, 0x0131	; 0x800131 <xLSB+0x1>
 1de:	60 91 32 01 	lds	r22, 0x0132	; 0x800132 <xLSB+0x2>
 1e2:	70 91 33 01 	lds	r23, 0x0133	; 0x800133 <xLSB+0x3>
 1e6:	68 94       	set
 1e8:	13 f8       	bld	r1, 3
 1ea:	76 95       	lsr	r23
 1ec:	67 95       	ror	r22
 1ee:	57 95       	ror	r21
 1f0:	47 95       	ror	r20
 1f2:	16 94       	lsr	r1
 1f4:	d1 f7       	brne	.-12     	; 0x1ea <getRawTemp+0x72>
 1f6:	84 2b       	or	r24, r20
 1f8:	95 2b       	or	r25, r21
 1fa:	a6 2b       	or	r26, r22
 1fc:	b7 2b       	or	r27, r23
 1fe:	80 93 24 01 	sts	0x0124, r24	; 0x800124 <__data_end>
 202:	90 93 25 01 	sts	0x0125, r25	; 0x800125 <__data_end+0x1>
 206:	a0 93 26 01 	sts	0x0126, r26	; 0x800126 <__data_end+0x2>
 20a:	b0 93 27 01 	sts	0x0127, r27	; 0x800127 <__data_end+0x3>
 20e:	08 95       	ret

00000210 <get_dig_T1>:

// finding dig_T1
void get_dig_T1(void)
{
	uint16_t dig_T1_lsb, dig_T1_msb;
	PORTB&=~(1<<CS); // start communication
 210:	85 b1       	in	r24, 0x05	; 5
 212:	8b 7f       	andi	r24, 0xFB	; 251
 214:	85 b9       	out	0x05, r24	; 5
	
	SPDR=0x88|0x80;
 216:	88 e8       	ldi	r24, 0x88	; 136
 218:	8e bd       	out	0x2e, r24	; 46
	while(!(SPSR&(1<<SPIF)));
 21a:	0d b4       	in	r0, 0x2d	; 45
 21c:	07 fe       	sbrs	r0, 7
 21e:	fd cf       	rjmp	.-6      	; 0x21a <get_dig_T1+0xa>
	(void)SPDR;
 220:	8e b5       	in	r24, 0x2e	; 46
	
	SPDR=0x00;
 222:	1e bc       	out	0x2e, r1	; 46
	while(!(SPSR&(1<<SPIF)));
 224:	0d b4       	in	r0, 0x2d	; 45
 226:	07 fe       	sbrs	r0, 7
 228:	fd cf       	rjmp	.-6      	; 0x224 <get_dig_T1+0x14>
	dig_T1_lsb=SPDR;
 22a:	8e b5       	in	r24, 0x2e	; 46
 22c:	28 2f       	mov	r18, r24
 22e:	30 e0       	ldi	r19, 0x00	; 0
	
	SPDR=0x00;
 230:	1e bc       	out	0x2e, r1	; 46
	while(!(SPSR&(1<<SPIF)));
 232:	0d b4       	in	r0, 0x2d	; 45
 234:	07 fe       	sbrs	r0, 7
 236:	fd cf       	rjmp	.-6      	; 0x232 <get_dig_T1+0x22>
	dig_T1_msb=SPDR;
 238:	9e b5       	in	r25, 0x2e	; 46
 23a:	89 2f       	mov	r24, r25
 23c:	90 e0       	ldi	r25, 0x00	; 0
	
	PORTB|=(1<<CS); // stop communication
 23e:	45 b1       	in	r20, 0x05	; 5
 240:	44 60       	ori	r20, 0x04	; 4
 242:	45 b9       	out	0x05, r20	; 5
	
	// combine msb and lsb to get 16 bit dig_T1 value 
	dig_T1=(uint16_t)(dig_T1_msb<<8)|(dig_T1_lsb);
 244:	98 2f       	mov	r25, r24
 246:	88 27       	eor	r24, r24
 248:	82 2b       	or	r24, r18
 24a:	93 2b       	or	r25, r19
 24c:	90 93 29 01 	sts	0x0129, r25	; 0x800129 <dig_T1+0x1>
 250:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <dig_T1>
 254:	08 95       	ret

00000256 <get_dig_T2>:

// finding dig_T2
void get_dig_T2(void)
{
	uint16_t dig_T2_msb, dig_T2_lsb;
	PORTB&=~(1<<CS);// start
 256:	85 b1       	in	r24, 0x05	; 5
 258:	8b 7f       	andi	r24, 0xFB	; 251
 25a:	85 b9       	out	0x05, r24	; 5
	
	SPDR=0x8A|0x80;
 25c:	8a e8       	ldi	r24, 0x8A	; 138
 25e:	8e bd       	out	0x2e, r24	; 46
	while(!(SPSR&(1<<SPIF)));
 260:	0d b4       	in	r0, 0x2d	; 45
 262:	07 fe       	sbrs	r0, 7
 264:	fd cf       	rjmp	.-6      	; 0x260 <get_dig_T2+0xa>
	(void)SPDR;
 266:	8e b5       	in	r24, 0x2e	; 46
	
	SPDR=0x00;
 268:	1e bc       	out	0x2e, r1	; 46
	while(!(SPSR&(1<<SPIF)));
 26a:	0d b4       	in	r0, 0x2d	; 45
 26c:	07 fe       	sbrs	r0, 7
 26e:	fd cf       	rjmp	.-6      	; 0x26a <get_dig_T2+0x14>
	dig_T2_lsb=SPDR;
 270:	8e b5       	in	r24, 0x2e	; 46
 272:	28 2f       	mov	r18, r24
 274:	30 e0       	ldi	r19, 0x00	; 0
	
	SPDR=0x00;
 276:	1e bc       	out	0x2e, r1	; 46
	while(!(SPSR&(1<<SPIF)));
 278:	0d b4       	in	r0, 0x2d	; 45
 27a:	07 fe       	sbrs	r0, 7
 27c:	fd cf       	rjmp	.-6      	; 0x278 <get_dig_T2+0x22>
	dig_T2_msb=SPDR;
 27e:	9e b5       	in	r25, 0x2e	; 46
 280:	89 2f       	mov	r24, r25
 282:	90 e0       	ldi	r25, 0x00	; 0
	
	PORTB|=(1<<CS); // stop
 284:	45 b1       	in	r20, 0x05	; 5
 286:	44 60       	ori	r20, 0x04	; 4
 288:	45 b9       	out	0x05, r20	; 5
	
	// combine msb and lsb to get 16 bit dig_T2 value 
	dig_T2=(uint16_t)(dig_T2_msb<<8)|(dig_T2_lsb);
 28a:	98 2f       	mov	r25, r24
 28c:	88 27       	eor	r24, r24
 28e:	82 2b       	or	r24, r18
 290:	93 2b       	or	r25, r19
 292:	90 93 2f 01 	sts	0x012F, r25	; 0x80012f <dig_T2+0x1>
 296:	80 93 2e 01 	sts	0x012E, r24	; 0x80012e <dig_T2>
 29a:	08 95       	ret

0000029c <get_dig_T3>:

// finding dig_T3
void get_dig_T3(void)
{
	uint16_t dig_T3_lsb, dig_T3_msb;
	PORTB&=~(1<<CS);  // start
 29c:	85 b1       	in	r24, 0x05	; 5
 29e:	8b 7f       	andi	r24, 0xFB	; 251
 2a0:	85 b9       	out	0x05, r24	; 5
	
	SPDR=0x8C|0x80;
 2a2:	8c e8       	ldi	r24, 0x8C	; 140
 2a4:	8e bd       	out	0x2e, r24	; 46
	while(!(SPSR&(1<<SPIF)));
 2a6:	0d b4       	in	r0, 0x2d	; 45
 2a8:	07 fe       	sbrs	r0, 7
 2aa:	fd cf       	rjmp	.-6      	; 0x2a6 <get_dig_T3+0xa>
	(void)SPDR;
 2ac:	8e b5       	in	r24, 0x2e	; 46
	
	SPDR=0x00;
 2ae:	1e bc       	out	0x2e, r1	; 46
	while(!(SPSR&(1<<SPIF)));
 2b0:	0d b4       	in	r0, 0x2d	; 45
 2b2:	07 fe       	sbrs	r0, 7
 2b4:	fd cf       	rjmp	.-6      	; 0x2b0 <get_dig_T3+0x14>
	dig_T3_lsb=SPDR;
 2b6:	8e b5       	in	r24, 0x2e	; 46
 2b8:	28 2f       	mov	r18, r24
 2ba:	30 e0       	ldi	r19, 0x00	; 0
	
	SPDR=0x00;
 2bc:	1e bc       	out	0x2e, r1	; 46
	while(!(SPSR&(1<<SPIF)));
 2be:	0d b4       	in	r0, 0x2d	; 45
 2c0:	07 fe       	sbrs	r0, 7
 2c2:	fd cf       	rjmp	.-6      	; 0x2be <get_dig_T3+0x22>
	dig_T3_msb=SPDR;
 2c4:	9e b5       	in	r25, 0x2e	; 46
 2c6:	89 2f       	mov	r24, r25
 2c8:	90 e0       	ldi	r25, 0x00	; 0
	
	PORTB|=(1<<CS);  // stop
 2ca:	45 b1       	in	r20, 0x05	; 5
 2cc:	44 60       	ori	r20, 0x04	; 4
 2ce:	45 b9       	out	0x05, r20	; 5
	
	// combine msb and lsb to get 16 bit dig_T3 value 
	dig_T3=(uint16_t)(dig_T3_msb<<8)|(dig_T3_lsb);
 2d0:	98 2f       	mov	r25, r24
 2d2:	88 27       	eor	r24, r24
 2d4:	82 2b       	or	r24, r18
 2d6:	93 2b       	or	r25, r19
 2d8:	90 93 49 01 	sts	0x0149, r25	; 0x800149 <dig_T3+0x1>
 2dc:	80 93 48 01 	sts	0x0148, r24	; 0x800148 <dig_T3>
 2e0:	08 95       	ret

000002e2 <ctrl_meas>:

void ctrl_meas(void)
{
	uint16_t ctrl_meas;
	// ctrl_meas register is 0xF4, we need to write 0x27 to this register 
	PORTB&=~(1<<CS);
 2e2:	85 b1       	in	r24, 0x05	; 5
 2e4:	8b 7f       	andi	r24, 0xFB	; 251
 2e6:	85 b9       	out	0x05, r24	; 5
	// configure reg for writing, ie we need to AND with 7F
	
	SPDR=0xF4 & 0x7F; // ctrl_meas writing mode
 2e8:	84 e7       	ldi	r24, 0x74	; 116
 2ea:	8e bd       	out	0x2e, r24	; 46
	while(!(SPSR&(1<<SPIF)));
 2ec:	0d b4       	in	r0, 0x2d	; 45
 2ee:	07 fe       	sbrs	r0, 7
 2f0:	fd cf       	rjmp	.-6      	; 0x2ec <ctrl_meas+0xa>
	(void)SPDR;
 2f2:	8e b5       	in	r24, 0x2e	; 46
	
	SPDR=0x27;
 2f4:	87 e2       	ldi	r24, 0x27	; 39
 2f6:	8e bd       	out	0x2e, r24	; 46
	while(!(SPSR&(1<<SPIF)));
 2f8:	0d b4       	in	r0, 0x2d	; 45
 2fa:	07 fe       	sbrs	r0, 7
 2fc:	fd cf       	rjmp	.-6      	; 0x2f8 <ctrl_meas+0x16>
	(void)SPDR;
 2fe:	8e b5       	in	r24, 0x2e	; 46
	PORTB|=(1<<CS);
 300:	85 b1       	in	r24, 0x05	; 5
 302:	84 60       	ori	r24, 0x04	; 4
 304:	85 b9       	out	0x05, r24	; 5
	
	// check ctrl_meas
	PORTB&=~(1<<CS);
 306:	85 b1       	in	r24, 0x05	; 5
 308:	8b 7f       	andi	r24, 0xFB	; 251
 30a:	85 b9       	out	0x05, r24	; 5
	SPDR=0xF4|0x80; // ctrl_meas reading mode 
 30c:	84 ef       	ldi	r24, 0xF4	; 244
 30e:	8e bd       	out	0x2e, r24	; 46
	while(!(SPSR&(1<<SPIF)));
 310:	0d b4       	in	r0, 0x2d	; 45
 312:	07 fe       	sbrs	r0, 7
 314:	fd cf       	rjmp	.-6      	; 0x310 <ctrl_meas+0x2e>
	(void)SPDR;
 316:	8e b5       	in	r24, 0x2e	; 46
	
	SPDR=0x00;
 318:	1e bc       	out	0x2e, r1	; 46
	while(!(SPSR&(1<<SPIF)));
 31a:	0d b4       	in	r0, 0x2d	; 45
 31c:	07 fe       	sbrs	r0, 7
 31e:	fd cf       	rjmp	.-6      	; 0x31a <ctrl_meas+0x38>
	ctrl_meas=SPDR;
 320:	8e b5       	in	r24, 0x2e	; 46
	PORTB|=(1<<CS);
 322:	85 b1       	in	r24, 0x05	; 5
 324:	84 60       	ori	r24, 0x04	; 4
 326:	85 b9       	out	0x05, r24	; 5
 328:	08 95       	ret

0000032a <realTemp>:
	UART_TxString("\r\n");
	*/
}

void realTemp(void)
{
 32a:	4f 92       	push	r4
 32c:	5f 92       	push	r5
 32e:	6f 92       	push	r6
 330:	7f 92       	push	r7
 332:	8f 92       	push	r8
 334:	9f 92       	push	r9
 336:	af 92       	push	r10
 338:	bf 92       	push	r11
 33a:	cf 92       	push	r12
 33c:	df 92       	push	r13
 33e:	ef 92       	push	r14
 340:	ff 92       	push	r15
	// t_fine = var1+var2
	// var1= ( (rawTemp_float/16384.0) - (dig_T1/1024.0) )* dig_T2
	// var2 =  ((rawTemp_float/131072.0) - (dig_T2/8192.0))* dig_T3
	
	
	 rawTemp_float = (float) rawTemp;
 342:	60 91 24 01 	lds	r22, 0x0124	; 0x800124 <__data_end>
 346:	70 91 25 01 	lds	r23, 0x0125	; 0x800125 <__data_end+0x1>
 34a:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <__data_end+0x2>
 34e:	90 91 27 01 	lds	r25, 0x0127	; 0x800127 <__data_end+0x3>
 352:	0e 94 52 04 	call	0x8a4	; 0x8a4 <__floatunsisf>
 356:	6b 01       	movw	r12, r22
 358:	7c 01       	movw	r14, r24
 35a:	60 93 2a 01 	sts	0x012A, r22	; 0x80012a <rawTemp_float>
 35e:	70 93 2b 01 	sts	0x012B, r23	; 0x80012b <rawTemp_float+0x1>
 362:	80 93 2c 01 	sts	0x012C, r24	; 0x80012c <rawTemp_float+0x2>
 366:	90 93 2d 01 	sts	0x012D, r25	; 0x80012d <rawTemp_float+0x3>
	 var1=(((rawTemp_float/16384.0f)-((float)dig_T1/1024.0f))*(float)dig_T2);
 36a:	20 e0       	ldi	r18, 0x00	; 0
 36c:	30 e0       	ldi	r19, 0x00	; 0
 36e:	40 e8       	ldi	r20, 0x80	; 128
 370:	58 e3       	ldi	r21, 0x38	; 56
 372:	0e 94 04 05 	call	0xa08	; 0xa08 <__mulsf3>
 376:	4b 01       	movw	r8, r22
 378:	5c 01       	movw	r10, r24
 37a:	60 91 28 01 	lds	r22, 0x0128	; 0x800128 <dig_T1>
 37e:	70 91 29 01 	lds	r23, 0x0129	; 0x800129 <dig_T1+0x1>
 382:	07 2e       	mov	r0, r23
 384:	00 0c       	add	r0, r0
 386:	88 0b       	sbc	r24, r24
 388:	99 0b       	sbc	r25, r25
 38a:	0e 94 54 04 	call	0x8a8	; 0x8a8 <__floatsisf>
 38e:	20 e0       	ldi	r18, 0x00	; 0
 390:	30 e0       	ldi	r19, 0x00	; 0
 392:	40 e8       	ldi	r20, 0x80	; 128
 394:	5a e3       	ldi	r21, 0x3A	; 58
 396:	0e 94 04 05 	call	0xa08	; 0xa08 <__mulsf3>
 39a:	9b 01       	movw	r18, r22
 39c:	ac 01       	movw	r20, r24
 39e:	c5 01       	movw	r24, r10
 3a0:	b4 01       	movw	r22, r8
 3a2:	0e 94 38 03 	call	0x670	; 0x670 <__subsf3>
 3a6:	4b 01       	movw	r8, r22
 3a8:	5c 01       	movw	r10, r24
 3aa:	60 91 2e 01 	lds	r22, 0x012E	; 0x80012e <dig_T2>
 3ae:	70 91 2f 01 	lds	r23, 0x012F	; 0x80012f <dig_T2+0x1>
 3b2:	07 2e       	mov	r0, r23
 3b4:	00 0c       	add	r0, r0
 3b6:	88 0b       	sbc	r24, r24
 3b8:	99 0b       	sbc	r25, r25
 3ba:	0e 94 54 04 	call	0x8a8	; 0x8a8 <__floatsisf>
 3be:	2b 01       	movw	r4, r22
 3c0:	3c 01       	movw	r6, r24
 3c2:	9b 01       	movw	r18, r22
 3c4:	ac 01       	movw	r20, r24
 3c6:	c5 01       	movw	r24, r10
 3c8:	b4 01       	movw	r22, r8
 3ca:	0e 94 04 05 	call	0xa08	; 0xa08 <__mulsf3>
 3ce:	4b 01       	movw	r8, r22
 3d0:	5c 01       	movw	r10, r24
 3d2:	60 93 34 01 	sts	0x0134, r22	; 0x800134 <var1>
 3d6:	70 93 35 01 	sts	0x0135, r23	; 0x800135 <var1+0x1>
 3da:	80 93 36 01 	sts	0x0136, r24	; 0x800136 <var1+0x2>
 3de:	90 93 37 01 	sts	0x0137, r25	; 0x800137 <var1+0x3>
	 var2 =  ((rawTemp_float/131072.0f) - (dig_T2/8192.0f))* dig_T3;
 3e2:	20 e0       	ldi	r18, 0x00	; 0
 3e4:	30 e0       	ldi	r19, 0x00	; 0
 3e6:	40 e0       	ldi	r20, 0x00	; 0
 3e8:	57 e3       	ldi	r21, 0x37	; 55
 3ea:	c7 01       	movw	r24, r14
 3ec:	b6 01       	movw	r22, r12
 3ee:	0e 94 04 05 	call	0xa08	; 0xa08 <__mulsf3>
 3f2:	6b 01       	movw	r12, r22
 3f4:	7c 01       	movw	r14, r24
 3f6:	20 e0       	ldi	r18, 0x00	; 0
 3f8:	30 e0       	ldi	r19, 0x00	; 0
 3fa:	40 e0       	ldi	r20, 0x00	; 0
 3fc:	59 e3       	ldi	r21, 0x39	; 57
 3fe:	c3 01       	movw	r24, r6
 400:	b2 01       	movw	r22, r4
 402:	0e 94 04 05 	call	0xa08	; 0xa08 <__mulsf3>
 406:	9b 01       	movw	r18, r22
 408:	ac 01       	movw	r20, r24
 40a:	c7 01       	movw	r24, r14
 40c:	b6 01       	movw	r22, r12
 40e:	0e 94 38 03 	call	0x670	; 0x670 <__subsf3>
 412:	6b 01       	movw	r12, r22
 414:	7c 01       	movw	r14, r24
 416:	60 91 48 01 	lds	r22, 0x0148	; 0x800148 <dig_T3>
 41a:	70 91 49 01 	lds	r23, 0x0149	; 0x800149 <dig_T3+0x1>
 41e:	07 2e       	mov	r0, r23
 420:	00 0c       	add	r0, r0
 422:	88 0b       	sbc	r24, r24
 424:	99 0b       	sbc	r25, r25
 426:	0e 94 54 04 	call	0x8a8	; 0x8a8 <__floatsisf>
 42a:	a7 01       	movw	r20, r14
 42c:	96 01       	movw	r18, r12
 42e:	0e 94 04 05 	call	0xa08	; 0xa08 <__mulsf3>
 432:	9b 01       	movw	r18, r22
 434:	ac 01       	movw	r20, r24
 436:	60 93 44 01 	sts	0x0144, r22	; 0x800144 <var2>
 43a:	70 93 45 01 	sts	0x0145, r23	; 0x800145 <var2+0x1>
 43e:	80 93 46 01 	sts	0x0146, r24	; 0x800146 <var2+0x2>
 442:	90 93 47 01 	sts	0x0147, r25	; 0x800147 <var2+0x3>
	 /*var2 = (((rawTemp_float/131072.0f) - ((float)dig_T1/8192.0f)) *
	 ((rawTemp_float/131072.0f) - ((float)dig_T1/8192.0f))) *
	 (float)dig_T3;*/
;

	 t_fine = var1+var2;
 446:	c5 01       	movw	r24, r10
 448:	b4 01       	movw	r22, r8
 44a:	0e 94 39 03 	call	0x672	; 0x672 <__addsf3>
 44e:	60 93 4a 01 	sts	0x014A, r22	; 0x80014a <t_fine>
 452:	70 93 4b 01 	sts	0x014B, r23	; 0x80014b <t_fine+0x1>
 456:	80 93 4c 01 	sts	0x014C, r24	; 0x80014c <t_fine+0x2>
 45a:	90 93 4d 01 	sts	0x014D, r25	; 0x80014d <t_fine+0x3>
	 T = t_fine/5120.0f;
 45e:	20 e0       	ldi	r18, 0x00	; 0
 460:	30 e0       	ldi	r19, 0x00	; 0
 462:	40 ea       	ldi	r20, 0xA0	; 160
 464:	55 e4       	ldi	r21, 0x45	; 69
 466:	0e 94 aa 03 	call	0x754	; 0x754 <__divsf3>
 46a:	60 93 38 01 	sts	0x0138, r22	; 0x800138 <T>
 46e:	70 93 39 01 	sts	0x0139, r23	; 0x800139 <T+0x1>
 472:	80 93 3a 01 	sts	0x013A, r24	; 0x80013a <T+0x2>
 476:	90 93 3b 01 	sts	0x013B, r25	; 0x80013b <T+0x3>
	 UART_TxString("Real time room temperature: ");
 47a:	80 e0       	ldi	r24, 0x00	; 0
 47c:	91 e0       	ldi	r25, 0x01	; 1
 47e:	0e 94 ab 02 	call	0x556	; 0x556 <UART_TxString>
	 UART_TxFloat(T, 2);
 482:	60 91 38 01 	lds	r22, 0x0138	; 0x800138 <T>
 486:	70 91 39 01 	lds	r23, 0x0139	; 0x800139 <T+0x1>
 48a:	80 91 3a 01 	lds	r24, 0x013A	; 0x80013a <T+0x2>
 48e:	90 91 3b 01 	lds	r25, 0x013B	; 0x80013b <T+0x3>
 492:	42 e0       	ldi	r20, 0x02	; 2
 494:	0e 94 d5 02 	call	0x5aa	; 0x5aa <UART_TxFloat>
	 UART_TxString(" C");
 498:	8d e1       	ldi	r24, 0x1D	; 29
 49a:	91 e0       	ldi	r25, 0x01	; 1
 49c:	0e 94 ab 02 	call	0x556	; 0x556 <UART_TxString>
	 UART_TxString("\r\n");
 4a0:	80 e2       	ldi	r24, 0x20	; 32
 4a2:	91 e0       	ldi	r25, 0x01	; 1
 4a4:	0e 94 ab 02 	call	0x556	; 0x556 <UART_TxString>
	 
	
 4a8:	ff 90       	pop	r15
 4aa:	ef 90       	pop	r14
 4ac:	df 90       	pop	r13
 4ae:	cf 90       	pop	r12
 4b0:	bf 90       	pop	r11
 4b2:	af 90       	pop	r10
 4b4:	9f 90       	pop	r9
 4b6:	8f 90       	pop	r8
 4b8:	7f 90       	pop	r7
 4ba:	6f 90       	pop	r6
 4bc:	5f 90       	pop	r5
 4be:	4f 90       	pop	r4
 4c0:	08 95       	ret

000004c2 <main>:
#include "bmp280.h" // bmp codes are added here


int main(void)
{
	SPI_init();
 4c2:	0e 94 83 02 	call	0x506	; 0x506 <SPI_init>
	UART_Init();
 4c6:	0e 94 98 02 	call	0x530	; 0x530 <UART_Init>
    
    while (1) 
    {
		getChip_ID();
 4ca:	0e 94 53 00 	call	0xa6	; 0xa6 <getChip_ID>
		getMSB();
 4ce:	0e 94 65 00 	call	0xca	; 0xca <getMSB>
		getLSB();
 4d2:	0e 94 82 00 	call	0x104	; 0x104 <getLSB>
		getxLSB();
 4d6:	0e 94 9f 00 	call	0x13e	; 0x13e <getxLSB>
		getRawTemp();
 4da:	0e 94 bc 00 	call	0x178	; 0x178 <getRawTemp>
		ctrl_meas();
 4de:	0e 94 71 01 	call	0x2e2	; 0x2e2 <ctrl_meas>
		get_dig_T1();
 4e2:	0e 94 08 01 	call	0x210	; 0x210 <get_dig_T1>
		get_dig_T2();
 4e6:	0e 94 2b 01 	call	0x256	; 0x256 <get_dig_T2>
		get_dig_T3();
 4ea:	0e 94 4e 01 	call	0x29c	; 0x29c <get_dig_T3>
		realTemp();
 4ee:	0e 94 95 01 	call	0x32a	; 0x32a <realTemp>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 4f2:	2f ef       	ldi	r18, 0xFF	; 255
 4f4:	83 ed       	ldi	r24, 0xD3	; 211
 4f6:	90 e3       	ldi	r25, 0x30	; 48
 4f8:	21 50       	subi	r18, 0x01	; 1
 4fa:	80 40       	sbci	r24, 0x00	; 0
 4fc:	90 40       	sbci	r25, 0x00	; 0
 4fe:	e1 f7       	brne	.-8      	; 0x4f8 <main+0x36>
 500:	00 c0       	rjmp	.+0      	; 0x502 <main+0x40>
 502:	00 00       	nop
 504:	e2 cf       	rjmp	.-60     	; 0x4ca <main+0x8>

00000506 <SPI_init>:
 #include <avr/io.h>
 #include <util/delay.h>

 void SPI_init(void)
 {
 DDRB |= (1 << PB3) | (1 << PB5) | (1 << PB2); // MOSI, SCK, SS as outputs
 506:	84 b1       	in	r24, 0x04	; 4
 508:	8c 62       	ori	r24, 0x2C	; 44
 50a:	84 b9       	out	0x04, r24	; 4
 DDRB &= ~(1 << PB4);                           // MISO as input
 50c:	84 b1       	in	r24, 0x04	; 4
 50e:	8f 7e       	andi	r24, 0xEF	; 239
 510:	84 b9       	out	0x04, r24	; 4
 PORTB |= (1 << PB2);                           // SS high initially
 512:	85 b1       	in	r24, 0x05	; 5
 514:	84 60       	ori	r24, 0x04	; 4
 516:	85 b9       	out	0x05, r24	; 5
 DDRD|=(1<<PD3);
 518:	8a b1       	in	r24, 0x0a	; 10
 51a:	88 60       	ori	r24, 0x08	; 8
 51c:	8a b9       	out	0x0a, r24	; 10
 // ===== SPI SETUP =====
 SPCR = (1 << SPE) | (1 << MSTR) | (1 << SPR0); // Enable SPI Master
 51e:	81 e5       	ldi	r24, 0x51	; 81
 520:	8c bd       	out	0x2c, r24	; 44
 522:	8f e3       	ldi	r24, 0x3F	; 63
 524:	9c e9       	ldi	r25, 0x9C	; 156
 526:	01 97       	sbiw	r24, 0x01	; 1
 528:	f1 f7       	brne	.-4      	; 0x526 <SPI_init+0x20>
 52a:	00 c0       	rjmp	.+0      	; 0x52c <SPI_init+0x26>
 52c:	00 00       	nop
 52e:	08 95       	ret

00000530 <UART_Init>:
	hex[2] = '\r';
	hex[3] = '\n';
	hex[4] = '\0';
	UART_TxString("0x");
	UART_TxString(hex);
}
 530:	10 92 c5 00 	sts	0x00C5, r1	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 534:	87 e6       	ldi	r24, 0x67	; 103
 536:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 53a:	88 e0       	ldi	r24, 0x08	; 8
 53c:	80 93 c1 00 	sts	0x00C1, r24	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>
 540:	86 e0       	ldi	r24, 0x06	; 6
 542:	80 93 c2 00 	sts	0x00C2, r24	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7f80c2>
 546:	08 95       	ret

00000548 <UART_TxChar>:
 548:	90 91 c0 00 	lds	r25, 0x00C0	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
 54c:	95 ff       	sbrs	r25, 5
 54e:	fc cf       	rjmp	.-8      	; 0x548 <UART_TxChar>
 550:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 554:	08 95       	ret

00000556 <UART_TxString>:
 556:	cf 93       	push	r28
 558:	df 93       	push	r29
 55a:	ec 01       	movw	r28, r24
 55c:	03 c0       	rjmp	.+6      	; 0x564 <UART_TxString+0xe>
 55e:	21 96       	adiw	r28, 0x01	; 1
 560:	0e 94 a4 02 	call	0x548	; 0x548 <UART_TxChar>
 564:	88 81       	ld	r24, Y
 566:	81 11       	cpse	r24, r1
 568:	fa cf       	rjmp	.-12     	; 0x55e <UART_TxString+0x8>
 56a:	df 91       	pop	r29
 56c:	cf 91       	pop	r28
 56e:	08 95       	ret

00000570 <UART_TxNumber>:
void UART_TxNumber(uint32_t num)
{
 570:	cf 93       	push	r28
 572:	df 93       	push	r29
 574:	cd b7       	in	r28, 0x3d	; 61
 576:	de b7       	in	r29, 0x3e	; 62
 578:	2c 97       	sbiw	r28, 0x0c	; 12
 57a:	0f b6       	in	r0, 0x3f	; 63
 57c:	f8 94       	cli
 57e:	de bf       	out	0x3e, r29	; 62
 580:	0f be       	out	0x3f, r0	; 63
 582:	cd bf       	out	0x3d, r28	; 61
    } else if (__radix < 2 || __radix > 36) {
	*__s = 0;
	return __s;
    } else {
	extern char *__ltoa_ncheck (long, char *, unsigned char);
	return __ltoa_ncheck (__val, __s, __radix);
 584:	2a e0       	ldi	r18, 0x0A	; 10
 586:	ae 01       	movw	r20, r28
 588:	4f 5f       	subi	r20, 0xFF	; 255
 58a:	5f 4f       	sbci	r21, 0xFF	; 255
 58c:	0e 94 71 05 	call	0xae2	; 0xae2 <__ltoa_ncheck>
	char buffer[12];
	ltoa(num, buffer, 10);   // convert to string (long to ASCII)
	UART_TxString(buffer);
 590:	ce 01       	movw	r24, r28
 592:	01 96       	adiw	r24, 0x01	; 1
 594:	0e 94 ab 02 	call	0x556	; 0x556 <UART_TxString>
}
 598:	2c 96       	adiw	r28, 0x0c	; 12
 59a:	0f b6       	in	r0, 0x3f	; 63
 59c:	f8 94       	cli
 59e:	de bf       	out	0x3e, r29	; 62
 5a0:	0f be       	out	0x3f, r0	; 63
 5a2:	cd bf       	out	0x3d, r28	; 61
 5a4:	df 91       	pop	r29
 5a6:	cf 91       	pop	r28
 5a8:	08 95       	ret

000005aa <UART_TxFloat>:

void UART_TxFloat(float value, uint8_t decimalPlaces)
{
 5aa:	8f 92       	push	r8
 5ac:	9f 92       	push	r9
 5ae:	af 92       	push	r10
 5b0:	bf 92       	push	r11
 5b2:	cf 92       	push	r12
 5b4:	df 92       	push	r13
 5b6:	ef 92       	push	r14
 5b8:	ff 92       	push	r15
 5ba:	cf 93       	push	r28
 5bc:	df 93       	push	r29
 5be:	6b 01       	movw	r12, r22
 5c0:	7c 01       	movw	r14, r24
 5c2:	d4 2f       	mov	r29, r20
	int intPart = (int)value;   // integer part
 5c4:	0e 94 1c 04 	call	0x838	; 0x838 <__fixsfsi>
	float fraction = value - intPart;
 5c8:	4b 01       	movw	r8, r22
 5ca:	77 0f       	add	r23, r23
 5cc:	aa 08       	sbc	r10, r10
 5ce:	bb 08       	sbc	r11, r11
 5d0:	c5 01       	movw	r24, r10
 5d2:	b4 01       	movw	r22, r8
 5d4:	0e 94 54 04 	call	0x8a8	; 0x8a8 <__floatsisf>
 5d8:	9b 01       	movw	r18, r22
 5da:	ac 01       	movw	r20, r24
 5dc:	c7 01       	movw	r24, r14
 5de:	b6 01       	movw	r22, r12
 5e0:	0e 94 38 03 	call	0x670	; 0x670 <__subsf3>
 5e4:	6b 01       	movw	r12, r22
 5e6:	7c 01       	movw	r14, r24

	// send integer part
	UART_TxNumber(intPart);
 5e8:	c5 01       	movw	r24, r10
 5ea:	b4 01       	movw	r22, r8
 5ec:	0e 94 b8 02 	call	0x570	; 0x570 <UART_TxNumber>
	UART_TxChar('.');
 5f0:	8e e2       	ldi	r24, 0x2E	; 46
 5f2:	0e 94 a4 02 	call	0x548	; 0x548 <UART_TxChar>

	// convert fraction to positive (for negative numbers)
	if(fraction < 0)
 5f6:	20 e0       	ldi	r18, 0x00	; 0
 5f8:	30 e0       	ldi	r19, 0x00	; 0
 5fa:	a9 01       	movw	r20, r18
 5fc:	c7 01       	movw	r24, r14
 5fe:	b6 01       	movw	r22, r12
 600:	0e 94 a5 03 	call	0x74a	; 0x74a <__cmpsf2>
 604:	88 23       	and	r24, r24
 606:	24 f4       	brge	.+8      	; 0x610 <UART_TxFloat+0x66>
	fraction = -fraction;
 608:	f7 fa       	bst	r15, 7
 60a:	f0 94       	com	r15
 60c:	f7 f8       	bld	r15, 7
 60e:	f0 94       	com	r15
	ltoa(num, buffer, 10);   // convert to string (long to ASCII)
	UART_TxString(buffer);
}

void UART_TxFloat(float value, uint8_t decimalPlaces)
{
 610:	c0 e0       	ldi	r28, 0x00	; 0
 612:	21 c0       	rjmp	.+66     	; 0x656 <UART_TxFloat+0xac>
	fraction = -fraction;

	// print decimal digits
	for(uint8_t i = 0; i < decimalPlaces; i++)
	{
		fraction *= 10;
 614:	20 e0       	ldi	r18, 0x00	; 0
 616:	30 e0       	ldi	r19, 0x00	; 0
 618:	40 e2       	ldi	r20, 0x20	; 32
 61a:	51 e4       	ldi	r21, 0x41	; 65
 61c:	c7 01       	movw	r24, r14
 61e:	b6 01       	movw	r22, r12
 620:	0e 94 04 05 	call	0xa08	; 0xa08 <__mulsf3>
 624:	4b 01       	movw	r8, r22
 626:	5c 01       	movw	r10, r24
		int digit = (int)fraction;
 628:	0e 94 1c 04 	call	0x838	; 0x838 <__fixsfsi>
 62c:	6b 01       	movw	r12, r22
 62e:	7c 01       	movw	r14, r24
		UART_TxChar('0' + digit);
 630:	80 e3       	ldi	r24, 0x30	; 48
 632:	8c 0d       	add	r24, r12
 634:	0e 94 a4 02 	call	0x548	; 0x548 <UART_TxChar>
		fraction -= digit;
 638:	b6 01       	movw	r22, r12
 63a:	dd 0c       	add	r13, r13
 63c:	88 0b       	sbc	r24, r24
 63e:	99 0b       	sbc	r25, r25
 640:	0e 94 54 04 	call	0x8a8	; 0x8a8 <__floatsisf>
 644:	9b 01       	movw	r18, r22
 646:	ac 01       	movw	r20, r24
 648:	c5 01       	movw	r24, r10
 64a:	b4 01       	movw	r22, r8
 64c:	0e 94 38 03 	call	0x670	; 0x670 <__subsf3>
 650:	6b 01       	movw	r12, r22
 652:	7c 01       	movw	r14, r24
	// convert fraction to positive (for negative numbers)
	if(fraction < 0)
	fraction = -fraction;

	// print decimal digits
	for(uint8_t i = 0; i < decimalPlaces; i++)
 654:	cf 5f       	subi	r28, 0xFF	; 255
 656:	cd 17       	cp	r28, r29
 658:	e8 f2       	brcs	.-70     	; 0x614 <UART_TxFloat+0x6a>
		fraction *= 10;
		int digit = (int)fraction;
		UART_TxChar('0' + digit);
		fraction -= digit;
	}
}
 65a:	df 91       	pop	r29
 65c:	cf 91       	pop	r28
 65e:	ff 90       	pop	r15
 660:	ef 90       	pop	r14
 662:	df 90       	pop	r13
 664:	cf 90       	pop	r12
 666:	bf 90       	pop	r11
 668:	af 90       	pop	r10
 66a:	9f 90       	pop	r9
 66c:	8f 90       	pop	r8
 66e:	08 95       	ret

00000670 <__subsf3>:
 670:	50 58       	subi	r21, 0x80	; 128

00000672 <__addsf3>:
 672:	bb 27       	eor	r27, r27
 674:	aa 27       	eor	r26, r26
 676:	0e 94 50 03 	call	0x6a0	; 0x6a0 <__addsf3x>
 67a:	0c 94 ca 04 	jmp	0x994	; 0x994 <__fp_round>
 67e:	0e 94 bc 04 	call	0x978	; 0x978 <__fp_pscA>
 682:	38 f0       	brcs	.+14     	; 0x692 <__addsf3+0x20>
 684:	0e 94 c3 04 	call	0x986	; 0x986 <__fp_pscB>
 688:	20 f0       	brcs	.+8      	; 0x692 <__addsf3+0x20>
 68a:	39 f4       	brne	.+14     	; 0x69a <__addsf3+0x28>
 68c:	9f 3f       	cpi	r25, 0xFF	; 255
 68e:	19 f4       	brne	.+6      	; 0x696 <__addsf3+0x24>
 690:	26 f4       	brtc	.+8      	; 0x69a <__addsf3+0x28>
 692:	0c 94 b9 04 	jmp	0x972	; 0x972 <__fp_nan>
 696:	0e f4       	brtc	.+2      	; 0x69a <__addsf3+0x28>
 698:	e0 95       	com	r30
 69a:	e7 fb       	bst	r30, 7
 69c:	0c 94 b3 04 	jmp	0x966	; 0x966 <__fp_inf>

000006a0 <__addsf3x>:
 6a0:	e9 2f       	mov	r30, r25
 6a2:	0e 94 db 04 	call	0x9b6	; 0x9b6 <__fp_split3>
 6a6:	58 f3       	brcs	.-42     	; 0x67e <__addsf3+0xc>
 6a8:	ba 17       	cp	r27, r26
 6aa:	62 07       	cpc	r22, r18
 6ac:	73 07       	cpc	r23, r19
 6ae:	84 07       	cpc	r24, r20
 6b0:	95 07       	cpc	r25, r21
 6b2:	20 f0       	brcs	.+8      	; 0x6bc <__addsf3x+0x1c>
 6b4:	79 f4       	brne	.+30     	; 0x6d4 <__addsf3x+0x34>
 6b6:	a6 f5       	brtc	.+104    	; 0x720 <__addsf3x+0x80>
 6b8:	0c 94 fd 04 	jmp	0x9fa	; 0x9fa <__fp_zero>
 6bc:	0e f4       	brtc	.+2      	; 0x6c0 <__addsf3x+0x20>
 6be:	e0 95       	com	r30
 6c0:	0b 2e       	mov	r0, r27
 6c2:	ba 2f       	mov	r27, r26
 6c4:	a0 2d       	mov	r26, r0
 6c6:	0b 01       	movw	r0, r22
 6c8:	b9 01       	movw	r22, r18
 6ca:	90 01       	movw	r18, r0
 6cc:	0c 01       	movw	r0, r24
 6ce:	ca 01       	movw	r24, r20
 6d0:	a0 01       	movw	r20, r0
 6d2:	11 24       	eor	r1, r1
 6d4:	ff 27       	eor	r31, r31
 6d6:	59 1b       	sub	r21, r25
 6d8:	99 f0       	breq	.+38     	; 0x700 <__addsf3x+0x60>
 6da:	59 3f       	cpi	r21, 0xF9	; 249
 6dc:	50 f4       	brcc	.+20     	; 0x6f2 <__addsf3x+0x52>
 6de:	50 3e       	cpi	r21, 0xE0	; 224
 6e0:	68 f1       	brcs	.+90     	; 0x73c <__addsf3x+0x9c>
 6e2:	1a 16       	cp	r1, r26
 6e4:	f0 40       	sbci	r31, 0x00	; 0
 6e6:	a2 2f       	mov	r26, r18
 6e8:	23 2f       	mov	r18, r19
 6ea:	34 2f       	mov	r19, r20
 6ec:	44 27       	eor	r20, r20
 6ee:	58 5f       	subi	r21, 0xF8	; 248
 6f0:	f3 cf       	rjmp	.-26     	; 0x6d8 <__addsf3x+0x38>
 6f2:	46 95       	lsr	r20
 6f4:	37 95       	ror	r19
 6f6:	27 95       	ror	r18
 6f8:	a7 95       	ror	r26
 6fa:	f0 40       	sbci	r31, 0x00	; 0
 6fc:	53 95       	inc	r21
 6fe:	c9 f7       	brne	.-14     	; 0x6f2 <__addsf3x+0x52>
 700:	7e f4       	brtc	.+30     	; 0x720 <__addsf3x+0x80>
 702:	1f 16       	cp	r1, r31
 704:	ba 0b       	sbc	r27, r26
 706:	62 0b       	sbc	r22, r18
 708:	73 0b       	sbc	r23, r19
 70a:	84 0b       	sbc	r24, r20
 70c:	ba f0       	brmi	.+46     	; 0x73c <__addsf3x+0x9c>
 70e:	91 50       	subi	r25, 0x01	; 1
 710:	a1 f0       	breq	.+40     	; 0x73a <__addsf3x+0x9a>
 712:	ff 0f       	add	r31, r31
 714:	bb 1f       	adc	r27, r27
 716:	66 1f       	adc	r22, r22
 718:	77 1f       	adc	r23, r23
 71a:	88 1f       	adc	r24, r24
 71c:	c2 f7       	brpl	.-16     	; 0x70e <__addsf3x+0x6e>
 71e:	0e c0       	rjmp	.+28     	; 0x73c <__addsf3x+0x9c>
 720:	ba 0f       	add	r27, r26
 722:	62 1f       	adc	r22, r18
 724:	73 1f       	adc	r23, r19
 726:	84 1f       	adc	r24, r20
 728:	48 f4       	brcc	.+18     	; 0x73c <__addsf3x+0x9c>
 72a:	87 95       	ror	r24
 72c:	77 95       	ror	r23
 72e:	67 95       	ror	r22
 730:	b7 95       	ror	r27
 732:	f7 95       	ror	r31
 734:	9e 3f       	cpi	r25, 0xFE	; 254
 736:	08 f0       	brcs	.+2      	; 0x73a <__addsf3x+0x9a>
 738:	b0 cf       	rjmp	.-160    	; 0x69a <__addsf3+0x28>
 73a:	93 95       	inc	r25
 73c:	88 0f       	add	r24, r24
 73e:	08 f0       	brcs	.+2      	; 0x742 <__addsf3x+0xa2>
 740:	99 27       	eor	r25, r25
 742:	ee 0f       	add	r30, r30
 744:	97 95       	ror	r25
 746:	87 95       	ror	r24
 748:	08 95       	ret

0000074a <__cmpsf2>:
 74a:	0e 94 8f 04 	call	0x91e	; 0x91e <__fp_cmp>
 74e:	08 f4       	brcc	.+2      	; 0x752 <__cmpsf2+0x8>
 750:	81 e0       	ldi	r24, 0x01	; 1
 752:	08 95       	ret

00000754 <__divsf3>:
 754:	0e 94 be 03 	call	0x77c	; 0x77c <__divsf3x>
 758:	0c 94 ca 04 	jmp	0x994	; 0x994 <__fp_round>
 75c:	0e 94 c3 04 	call	0x986	; 0x986 <__fp_pscB>
 760:	58 f0       	brcs	.+22     	; 0x778 <__divsf3+0x24>
 762:	0e 94 bc 04 	call	0x978	; 0x978 <__fp_pscA>
 766:	40 f0       	brcs	.+16     	; 0x778 <__divsf3+0x24>
 768:	29 f4       	brne	.+10     	; 0x774 <__divsf3+0x20>
 76a:	5f 3f       	cpi	r21, 0xFF	; 255
 76c:	29 f0       	breq	.+10     	; 0x778 <__divsf3+0x24>
 76e:	0c 94 b3 04 	jmp	0x966	; 0x966 <__fp_inf>
 772:	51 11       	cpse	r21, r1
 774:	0c 94 fe 04 	jmp	0x9fc	; 0x9fc <__fp_szero>
 778:	0c 94 b9 04 	jmp	0x972	; 0x972 <__fp_nan>

0000077c <__divsf3x>:
 77c:	0e 94 db 04 	call	0x9b6	; 0x9b6 <__fp_split3>
 780:	68 f3       	brcs	.-38     	; 0x75c <__divsf3+0x8>

00000782 <__divsf3_pse>:
 782:	99 23       	and	r25, r25
 784:	b1 f3       	breq	.-20     	; 0x772 <__divsf3+0x1e>
 786:	55 23       	and	r21, r21
 788:	91 f3       	breq	.-28     	; 0x76e <__divsf3+0x1a>
 78a:	95 1b       	sub	r25, r21
 78c:	55 0b       	sbc	r21, r21
 78e:	bb 27       	eor	r27, r27
 790:	aa 27       	eor	r26, r26
 792:	62 17       	cp	r22, r18
 794:	73 07       	cpc	r23, r19
 796:	84 07       	cpc	r24, r20
 798:	38 f0       	brcs	.+14     	; 0x7a8 <__divsf3_pse+0x26>
 79a:	9f 5f       	subi	r25, 0xFF	; 255
 79c:	5f 4f       	sbci	r21, 0xFF	; 255
 79e:	22 0f       	add	r18, r18
 7a0:	33 1f       	adc	r19, r19
 7a2:	44 1f       	adc	r20, r20
 7a4:	aa 1f       	adc	r26, r26
 7a6:	a9 f3       	breq	.-22     	; 0x792 <__divsf3_pse+0x10>
 7a8:	35 d0       	rcall	.+106    	; 0x814 <__DATA_REGION_LENGTH__+0x14>
 7aa:	0e 2e       	mov	r0, r30
 7ac:	3a f0       	brmi	.+14     	; 0x7bc <__divsf3_pse+0x3a>
 7ae:	e0 e8       	ldi	r30, 0x80	; 128
 7b0:	32 d0       	rcall	.+100    	; 0x816 <__DATA_REGION_LENGTH__+0x16>
 7b2:	91 50       	subi	r25, 0x01	; 1
 7b4:	50 40       	sbci	r21, 0x00	; 0
 7b6:	e6 95       	lsr	r30
 7b8:	00 1c       	adc	r0, r0
 7ba:	ca f7       	brpl	.-14     	; 0x7ae <__divsf3_pse+0x2c>
 7bc:	2b d0       	rcall	.+86     	; 0x814 <__DATA_REGION_LENGTH__+0x14>
 7be:	fe 2f       	mov	r31, r30
 7c0:	29 d0       	rcall	.+82     	; 0x814 <__DATA_REGION_LENGTH__+0x14>
 7c2:	66 0f       	add	r22, r22
 7c4:	77 1f       	adc	r23, r23
 7c6:	88 1f       	adc	r24, r24
 7c8:	bb 1f       	adc	r27, r27
 7ca:	26 17       	cp	r18, r22
 7cc:	37 07       	cpc	r19, r23
 7ce:	48 07       	cpc	r20, r24
 7d0:	ab 07       	cpc	r26, r27
 7d2:	b0 e8       	ldi	r27, 0x80	; 128
 7d4:	09 f0       	breq	.+2      	; 0x7d8 <__divsf3_pse+0x56>
 7d6:	bb 0b       	sbc	r27, r27
 7d8:	80 2d       	mov	r24, r0
 7da:	bf 01       	movw	r22, r30
 7dc:	ff 27       	eor	r31, r31
 7de:	93 58       	subi	r25, 0x83	; 131
 7e0:	5f 4f       	sbci	r21, 0xFF	; 255
 7e2:	3a f0       	brmi	.+14     	; 0x7f2 <__divsf3_pse+0x70>
 7e4:	9e 3f       	cpi	r25, 0xFE	; 254
 7e6:	51 05       	cpc	r21, r1
 7e8:	78 f0       	brcs	.+30     	; 0x808 <__DATA_REGION_LENGTH__+0x8>
 7ea:	0c 94 b3 04 	jmp	0x966	; 0x966 <__fp_inf>
 7ee:	0c 94 fe 04 	jmp	0x9fc	; 0x9fc <__fp_szero>
 7f2:	5f 3f       	cpi	r21, 0xFF	; 255
 7f4:	e4 f3       	brlt	.-8      	; 0x7ee <__divsf3_pse+0x6c>
 7f6:	98 3e       	cpi	r25, 0xE8	; 232
 7f8:	d4 f3       	brlt	.-12     	; 0x7ee <__divsf3_pse+0x6c>
 7fa:	86 95       	lsr	r24
 7fc:	77 95       	ror	r23
 7fe:	67 95       	ror	r22
 800:	b7 95       	ror	r27
 802:	f7 95       	ror	r31
 804:	9f 5f       	subi	r25, 0xFF	; 255
 806:	c9 f7       	brne	.-14     	; 0x7fa <__divsf3_pse+0x78>
 808:	88 0f       	add	r24, r24
 80a:	91 1d       	adc	r25, r1
 80c:	96 95       	lsr	r25
 80e:	87 95       	ror	r24
 810:	97 f9       	bld	r25, 7
 812:	08 95       	ret
 814:	e1 e0       	ldi	r30, 0x01	; 1
 816:	66 0f       	add	r22, r22
 818:	77 1f       	adc	r23, r23
 81a:	88 1f       	adc	r24, r24
 81c:	bb 1f       	adc	r27, r27
 81e:	62 17       	cp	r22, r18
 820:	73 07       	cpc	r23, r19
 822:	84 07       	cpc	r24, r20
 824:	ba 07       	cpc	r27, r26
 826:	20 f0       	brcs	.+8      	; 0x830 <__DATA_REGION_LENGTH__+0x30>
 828:	62 1b       	sub	r22, r18
 82a:	73 0b       	sbc	r23, r19
 82c:	84 0b       	sbc	r24, r20
 82e:	ba 0b       	sbc	r27, r26
 830:	ee 1f       	adc	r30, r30
 832:	88 f7       	brcc	.-30     	; 0x816 <__DATA_REGION_LENGTH__+0x16>
 834:	e0 95       	com	r30
 836:	08 95       	ret

00000838 <__fixsfsi>:
 838:	0e 94 23 04 	call	0x846	; 0x846 <__fixunssfsi>
 83c:	68 94       	set
 83e:	b1 11       	cpse	r27, r1
 840:	0c 94 fe 04 	jmp	0x9fc	; 0x9fc <__fp_szero>
 844:	08 95       	ret

00000846 <__fixunssfsi>:
 846:	0e 94 e3 04 	call	0x9c6	; 0x9c6 <__fp_splitA>
 84a:	88 f0       	brcs	.+34     	; 0x86e <__fixunssfsi+0x28>
 84c:	9f 57       	subi	r25, 0x7F	; 127
 84e:	98 f0       	brcs	.+38     	; 0x876 <__fixunssfsi+0x30>
 850:	b9 2f       	mov	r27, r25
 852:	99 27       	eor	r25, r25
 854:	b7 51       	subi	r27, 0x17	; 23
 856:	b0 f0       	brcs	.+44     	; 0x884 <__fixunssfsi+0x3e>
 858:	e1 f0       	breq	.+56     	; 0x892 <__fixunssfsi+0x4c>
 85a:	66 0f       	add	r22, r22
 85c:	77 1f       	adc	r23, r23
 85e:	88 1f       	adc	r24, r24
 860:	99 1f       	adc	r25, r25
 862:	1a f0       	brmi	.+6      	; 0x86a <__fixunssfsi+0x24>
 864:	ba 95       	dec	r27
 866:	c9 f7       	brne	.-14     	; 0x85a <__fixunssfsi+0x14>
 868:	14 c0       	rjmp	.+40     	; 0x892 <__fixunssfsi+0x4c>
 86a:	b1 30       	cpi	r27, 0x01	; 1
 86c:	91 f0       	breq	.+36     	; 0x892 <__fixunssfsi+0x4c>
 86e:	0e 94 fd 04 	call	0x9fa	; 0x9fa <__fp_zero>
 872:	b1 e0       	ldi	r27, 0x01	; 1
 874:	08 95       	ret
 876:	0c 94 fd 04 	jmp	0x9fa	; 0x9fa <__fp_zero>
 87a:	67 2f       	mov	r22, r23
 87c:	78 2f       	mov	r23, r24
 87e:	88 27       	eor	r24, r24
 880:	b8 5f       	subi	r27, 0xF8	; 248
 882:	39 f0       	breq	.+14     	; 0x892 <__fixunssfsi+0x4c>
 884:	b9 3f       	cpi	r27, 0xF9	; 249
 886:	cc f3       	brlt	.-14     	; 0x87a <__fixunssfsi+0x34>
 888:	86 95       	lsr	r24
 88a:	77 95       	ror	r23
 88c:	67 95       	ror	r22
 88e:	b3 95       	inc	r27
 890:	d9 f7       	brne	.-10     	; 0x888 <__fixunssfsi+0x42>
 892:	3e f4       	brtc	.+14     	; 0x8a2 <__fixunssfsi+0x5c>
 894:	90 95       	com	r25
 896:	80 95       	com	r24
 898:	70 95       	com	r23
 89a:	61 95       	neg	r22
 89c:	7f 4f       	sbci	r23, 0xFF	; 255
 89e:	8f 4f       	sbci	r24, 0xFF	; 255
 8a0:	9f 4f       	sbci	r25, 0xFF	; 255
 8a2:	08 95       	ret

000008a4 <__floatunsisf>:
 8a4:	e8 94       	clt
 8a6:	09 c0       	rjmp	.+18     	; 0x8ba <__floatsisf+0x12>

000008a8 <__floatsisf>:
 8a8:	97 fb       	bst	r25, 7
 8aa:	3e f4       	brtc	.+14     	; 0x8ba <__floatsisf+0x12>
 8ac:	90 95       	com	r25
 8ae:	80 95       	com	r24
 8b0:	70 95       	com	r23
 8b2:	61 95       	neg	r22
 8b4:	7f 4f       	sbci	r23, 0xFF	; 255
 8b6:	8f 4f       	sbci	r24, 0xFF	; 255
 8b8:	9f 4f       	sbci	r25, 0xFF	; 255
 8ba:	99 23       	and	r25, r25
 8bc:	a9 f0       	breq	.+42     	; 0x8e8 <__floatsisf+0x40>
 8be:	f9 2f       	mov	r31, r25
 8c0:	96 e9       	ldi	r25, 0x96	; 150
 8c2:	bb 27       	eor	r27, r27
 8c4:	93 95       	inc	r25
 8c6:	f6 95       	lsr	r31
 8c8:	87 95       	ror	r24
 8ca:	77 95       	ror	r23
 8cc:	67 95       	ror	r22
 8ce:	b7 95       	ror	r27
 8d0:	f1 11       	cpse	r31, r1
 8d2:	f8 cf       	rjmp	.-16     	; 0x8c4 <__floatsisf+0x1c>
 8d4:	fa f4       	brpl	.+62     	; 0x914 <__stack+0x15>
 8d6:	bb 0f       	add	r27, r27
 8d8:	11 f4       	brne	.+4      	; 0x8de <__floatsisf+0x36>
 8da:	60 ff       	sbrs	r22, 0
 8dc:	1b c0       	rjmp	.+54     	; 0x914 <__stack+0x15>
 8de:	6f 5f       	subi	r22, 0xFF	; 255
 8e0:	7f 4f       	sbci	r23, 0xFF	; 255
 8e2:	8f 4f       	sbci	r24, 0xFF	; 255
 8e4:	9f 4f       	sbci	r25, 0xFF	; 255
 8e6:	16 c0       	rjmp	.+44     	; 0x914 <__stack+0x15>
 8e8:	88 23       	and	r24, r24
 8ea:	11 f0       	breq	.+4      	; 0x8f0 <__floatsisf+0x48>
 8ec:	96 e9       	ldi	r25, 0x96	; 150
 8ee:	11 c0       	rjmp	.+34     	; 0x912 <__stack+0x13>
 8f0:	77 23       	and	r23, r23
 8f2:	21 f0       	breq	.+8      	; 0x8fc <__floatsisf+0x54>
 8f4:	9e e8       	ldi	r25, 0x8E	; 142
 8f6:	87 2f       	mov	r24, r23
 8f8:	76 2f       	mov	r23, r22
 8fa:	05 c0       	rjmp	.+10     	; 0x906 <__stack+0x7>
 8fc:	66 23       	and	r22, r22
 8fe:	71 f0       	breq	.+28     	; 0x91c <__stack+0x1d>
 900:	96 e8       	ldi	r25, 0x86	; 134
 902:	86 2f       	mov	r24, r22
 904:	70 e0       	ldi	r23, 0x00	; 0
 906:	60 e0       	ldi	r22, 0x00	; 0
 908:	2a f0       	brmi	.+10     	; 0x914 <__stack+0x15>
 90a:	9a 95       	dec	r25
 90c:	66 0f       	add	r22, r22
 90e:	77 1f       	adc	r23, r23
 910:	88 1f       	adc	r24, r24
 912:	da f7       	brpl	.-10     	; 0x90a <__stack+0xb>
 914:	88 0f       	add	r24, r24
 916:	96 95       	lsr	r25
 918:	87 95       	ror	r24
 91a:	97 f9       	bld	r25, 7
 91c:	08 95       	ret

0000091e <__fp_cmp>:
 91e:	99 0f       	add	r25, r25
 920:	00 08       	sbc	r0, r0
 922:	55 0f       	add	r21, r21
 924:	aa 0b       	sbc	r26, r26
 926:	e0 e8       	ldi	r30, 0x80	; 128
 928:	fe ef       	ldi	r31, 0xFE	; 254
 92a:	16 16       	cp	r1, r22
 92c:	17 06       	cpc	r1, r23
 92e:	e8 07       	cpc	r30, r24
 930:	f9 07       	cpc	r31, r25
 932:	c0 f0       	brcs	.+48     	; 0x964 <__fp_cmp+0x46>
 934:	12 16       	cp	r1, r18
 936:	13 06       	cpc	r1, r19
 938:	e4 07       	cpc	r30, r20
 93a:	f5 07       	cpc	r31, r21
 93c:	98 f0       	brcs	.+38     	; 0x964 <__fp_cmp+0x46>
 93e:	62 1b       	sub	r22, r18
 940:	73 0b       	sbc	r23, r19
 942:	84 0b       	sbc	r24, r20
 944:	95 0b       	sbc	r25, r21
 946:	39 f4       	brne	.+14     	; 0x956 <__fp_cmp+0x38>
 948:	0a 26       	eor	r0, r26
 94a:	61 f0       	breq	.+24     	; 0x964 <__fp_cmp+0x46>
 94c:	23 2b       	or	r18, r19
 94e:	24 2b       	or	r18, r20
 950:	25 2b       	or	r18, r21
 952:	21 f4       	brne	.+8      	; 0x95c <__fp_cmp+0x3e>
 954:	08 95       	ret
 956:	0a 26       	eor	r0, r26
 958:	09 f4       	brne	.+2      	; 0x95c <__fp_cmp+0x3e>
 95a:	a1 40       	sbci	r26, 0x01	; 1
 95c:	a6 95       	lsr	r26
 95e:	8f ef       	ldi	r24, 0xFF	; 255
 960:	81 1d       	adc	r24, r1
 962:	81 1d       	adc	r24, r1
 964:	08 95       	ret

00000966 <__fp_inf>:
 966:	97 f9       	bld	r25, 7
 968:	9f 67       	ori	r25, 0x7F	; 127
 96a:	80 e8       	ldi	r24, 0x80	; 128
 96c:	70 e0       	ldi	r23, 0x00	; 0
 96e:	60 e0       	ldi	r22, 0x00	; 0
 970:	08 95       	ret

00000972 <__fp_nan>:
 972:	9f ef       	ldi	r25, 0xFF	; 255
 974:	80 ec       	ldi	r24, 0xC0	; 192
 976:	08 95       	ret

00000978 <__fp_pscA>:
 978:	00 24       	eor	r0, r0
 97a:	0a 94       	dec	r0
 97c:	16 16       	cp	r1, r22
 97e:	17 06       	cpc	r1, r23
 980:	18 06       	cpc	r1, r24
 982:	09 06       	cpc	r0, r25
 984:	08 95       	ret

00000986 <__fp_pscB>:
 986:	00 24       	eor	r0, r0
 988:	0a 94       	dec	r0
 98a:	12 16       	cp	r1, r18
 98c:	13 06       	cpc	r1, r19
 98e:	14 06       	cpc	r1, r20
 990:	05 06       	cpc	r0, r21
 992:	08 95       	ret

00000994 <__fp_round>:
 994:	09 2e       	mov	r0, r25
 996:	03 94       	inc	r0
 998:	00 0c       	add	r0, r0
 99a:	11 f4       	brne	.+4      	; 0x9a0 <__fp_round+0xc>
 99c:	88 23       	and	r24, r24
 99e:	52 f0       	brmi	.+20     	; 0x9b4 <__fp_round+0x20>
 9a0:	bb 0f       	add	r27, r27
 9a2:	40 f4       	brcc	.+16     	; 0x9b4 <__fp_round+0x20>
 9a4:	bf 2b       	or	r27, r31
 9a6:	11 f4       	brne	.+4      	; 0x9ac <__fp_round+0x18>
 9a8:	60 ff       	sbrs	r22, 0
 9aa:	04 c0       	rjmp	.+8      	; 0x9b4 <__fp_round+0x20>
 9ac:	6f 5f       	subi	r22, 0xFF	; 255
 9ae:	7f 4f       	sbci	r23, 0xFF	; 255
 9b0:	8f 4f       	sbci	r24, 0xFF	; 255
 9b2:	9f 4f       	sbci	r25, 0xFF	; 255
 9b4:	08 95       	ret

000009b6 <__fp_split3>:
 9b6:	57 fd       	sbrc	r21, 7
 9b8:	90 58       	subi	r25, 0x80	; 128
 9ba:	44 0f       	add	r20, r20
 9bc:	55 1f       	adc	r21, r21
 9be:	59 f0       	breq	.+22     	; 0x9d6 <__fp_splitA+0x10>
 9c0:	5f 3f       	cpi	r21, 0xFF	; 255
 9c2:	71 f0       	breq	.+28     	; 0x9e0 <__fp_splitA+0x1a>
 9c4:	47 95       	ror	r20

000009c6 <__fp_splitA>:
 9c6:	88 0f       	add	r24, r24
 9c8:	97 fb       	bst	r25, 7
 9ca:	99 1f       	adc	r25, r25
 9cc:	61 f0       	breq	.+24     	; 0x9e6 <__fp_splitA+0x20>
 9ce:	9f 3f       	cpi	r25, 0xFF	; 255
 9d0:	79 f0       	breq	.+30     	; 0x9f0 <__fp_splitA+0x2a>
 9d2:	87 95       	ror	r24
 9d4:	08 95       	ret
 9d6:	12 16       	cp	r1, r18
 9d8:	13 06       	cpc	r1, r19
 9da:	14 06       	cpc	r1, r20
 9dc:	55 1f       	adc	r21, r21
 9de:	f2 cf       	rjmp	.-28     	; 0x9c4 <__fp_split3+0xe>
 9e0:	46 95       	lsr	r20
 9e2:	f1 df       	rcall	.-30     	; 0x9c6 <__fp_splitA>
 9e4:	08 c0       	rjmp	.+16     	; 0x9f6 <__fp_splitA+0x30>
 9e6:	16 16       	cp	r1, r22
 9e8:	17 06       	cpc	r1, r23
 9ea:	18 06       	cpc	r1, r24
 9ec:	99 1f       	adc	r25, r25
 9ee:	f1 cf       	rjmp	.-30     	; 0x9d2 <__fp_splitA+0xc>
 9f0:	86 95       	lsr	r24
 9f2:	71 05       	cpc	r23, r1
 9f4:	61 05       	cpc	r22, r1
 9f6:	08 94       	sec
 9f8:	08 95       	ret

000009fa <__fp_zero>:
 9fa:	e8 94       	clt

000009fc <__fp_szero>:
 9fc:	bb 27       	eor	r27, r27
 9fe:	66 27       	eor	r22, r22
 a00:	77 27       	eor	r23, r23
 a02:	cb 01       	movw	r24, r22
 a04:	97 f9       	bld	r25, 7
 a06:	08 95       	ret

00000a08 <__mulsf3>:
 a08:	0e 94 17 05 	call	0xa2e	; 0xa2e <__mulsf3x>
 a0c:	0c 94 ca 04 	jmp	0x994	; 0x994 <__fp_round>
 a10:	0e 94 bc 04 	call	0x978	; 0x978 <__fp_pscA>
 a14:	38 f0       	brcs	.+14     	; 0xa24 <__mulsf3+0x1c>
 a16:	0e 94 c3 04 	call	0x986	; 0x986 <__fp_pscB>
 a1a:	20 f0       	brcs	.+8      	; 0xa24 <__mulsf3+0x1c>
 a1c:	95 23       	and	r25, r21
 a1e:	11 f0       	breq	.+4      	; 0xa24 <__mulsf3+0x1c>
 a20:	0c 94 b3 04 	jmp	0x966	; 0x966 <__fp_inf>
 a24:	0c 94 b9 04 	jmp	0x972	; 0x972 <__fp_nan>
 a28:	11 24       	eor	r1, r1
 a2a:	0c 94 fe 04 	jmp	0x9fc	; 0x9fc <__fp_szero>

00000a2e <__mulsf3x>:
 a2e:	0e 94 db 04 	call	0x9b6	; 0x9b6 <__fp_split3>
 a32:	70 f3       	brcs	.-36     	; 0xa10 <__mulsf3+0x8>

00000a34 <__mulsf3_pse>:
 a34:	95 9f       	mul	r25, r21
 a36:	c1 f3       	breq	.-16     	; 0xa28 <__mulsf3+0x20>
 a38:	95 0f       	add	r25, r21
 a3a:	50 e0       	ldi	r21, 0x00	; 0
 a3c:	55 1f       	adc	r21, r21
 a3e:	62 9f       	mul	r22, r18
 a40:	f0 01       	movw	r30, r0
 a42:	72 9f       	mul	r23, r18
 a44:	bb 27       	eor	r27, r27
 a46:	f0 0d       	add	r31, r0
 a48:	b1 1d       	adc	r27, r1
 a4a:	63 9f       	mul	r22, r19
 a4c:	aa 27       	eor	r26, r26
 a4e:	f0 0d       	add	r31, r0
 a50:	b1 1d       	adc	r27, r1
 a52:	aa 1f       	adc	r26, r26
 a54:	64 9f       	mul	r22, r20
 a56:	66 27       	eor	r22, r22
 a58:	b0 0d       	add	r27, r0
 a5a:	a1 1d       	adc	r26, r1
 a5c:	66 1f       	adc	r22, r22
 a5e:	82 9f       	mul	r24, r18
 a60:	22 27       	eor	r18, r18
 a62:	b0 0d       	add	r27, r0
 a64:	a1 1d       	adc	r26, r1
 a66:	62 1f       	adc	r22, r18
 a68:	73 9f       	mul	r23, r19
 a6a:	b0 0d       	add	r27, r0
 a6c:	a1 1d       	adc	r26, r1
 a6e:	62 1f       	adc	r22, r18
 a70:	83 9f       	mul	r24, r19
 a72:	a0 0d       	add	r26, r0
 a74:	61 1d       	adc	r22, r1
 a76:	22 1f       	adc	r18, r18
 a78:	74 9f       	mul	r23, r20
 a7a:	33 27       	eor	r19, r19
 a7c:	a0 0d       	add	r26, r0
 a7e:	61 1d       	adc	r22, r1
 a80:	23 1f       	adc	r18, r19
 a82:	84 9f       	mul	r24, r20
 a84:	60 0d       	add	r22, r0
 a86:	21 1d       	adc	r18, r1
 a88:	82 2f       	mov	r24, r18
 a8a:	76 2f       	mov	r23, r22
 a8c:	6a 2f       	mov	r22, r26
 a8e:	11 24       	eor	r1, r1
 a90:	9f 57       	subi	r25, 0x7F	; 127
 a92:	50 40       	sbci	r21, 0x00	; 0
 a94:	9a f0       	brmi	.+38     	; 0xabc <__mulsf3_pse+0x88>
 a96:	f1 f0       	breq	.+60     	; 0xad4 <__mulsf3_pse+0xa0>
 a98:	88 23       	and	r24, r24
 a9a:	4a f0       	brmi	.+18     	; 0xaae <__mulsf3_pse+0x7a>
 a9c:	ee 0f       	add	r30, r30
 a9e:	ff 1f       	adc	r31, r31
 aa0:	bb 1f       	adc	r27, r27
 aa2:	66 1f       	adc	r22, r22
 aa4:	77 1f       	adc	r23, r23
 aa6:	88 1f       	adc	r24, r24
 aa8:	91 50       	subi	r25, 0x01	; 1
 aaa:	50 40       	sbci	r21, 0x00	; 0
 aac:	a9 f7       	brne	.-22     	; 0xa98 <__mulsf3_pse+0x64>
 aae:	9e 3f       	cpi	r25, 0xFE	; 254
 ab0:	51 05       	cpc	r21, r1
 ab2:	80 f0       	brcs	.+32     	; 0xad4 <__mulsf3_pse+0xa0>
 ab4:	0c 94 b3 04 	jmp	0x966	; 0x966 <__fp_inf>
 ab8:	0c 94 fe 04 	jmp	0x9fc	; 0x9fc <__fp_szero>
 abc:	5f 3f       	cpi	r21, 0xFF	; 255
 abe:	e4 f3       	brlt	.-8      	; 0xab8 <__mulsf3_pse+0x84>
 ac0:	98 3e       	cpi	r25, 0xE8	; 232
 ac2:	d4 f3       	brlt	.-12     	; 0xab8 <__mulsf3_pse+0x84>
 ac4:	86 95       	lsr	r24
 ac6:	77 95       	ror	r23
 ac8:	67 95       	ror	r22
 aca:	b7 95       	ror	r27
 acc:	f7 95       	ror	r31
 ace:	e7 95       	ror	r30
 ad0:	9f 5f       	subi	r25, 0xFF	; 255
 ad2:	c1 f7       	brne	.-16     	; 0xac4 <__mulsf3_pse+0x90>
 ad4:	fe 2b       	or	r31, r30
 ad6:	88 0f       	add	r24, r24
 ad8:	91 1d       	adc	r25, r1
 ada:	96 95       	lsr	r25
 adc:	87 95       	ror	r24
 ade:	97 f9       	bld	r25, 7
 ae0:	08 95       	ret

00000ae2 <__ltoa_ncheck>:
 ae2:	bb 27       	eor	r27, r27
 ae4:	2a 30       	cpi	r18, 0x0A	; 10
 ae6:	51 f4       	brne	.+20     	; 0xafc <__ltoa_ncheck+0x1a>
 ae8:	99 23       	and	r25, r25
 aea:	42 f4       	brpl	.+16     	; 0xafc <__ltoa_ncheck+0x1a>
 aec:	bd e2       	ldi	r27, 0x2D	; 45
 aee:	90 95       	com	r25
 af0:	80 95       	com	r24
 af2:	70 95       	com	r23
 af4:	61 95       	neg	r22
 af6:	7f 4f       	sbci	r23, 0xFF	; 255
 af8:	8f 4f       	sbci	r24, 0xFF	; 255
 afa:	9f 4f       	sbci	r25, 0xFF	; 255
 afc:	0c 94 81 05 	jmp	0xb02	; 0xb02 <__ultoa_common>

00000b00 <__ultoa_ncheck>:
 b00:	bb 27       	eor	r27, r27

00000b02 <__ultoa_common>:
 b02:	fa 01       	movw	r30, r20
 b04:	a6 2f       	mov	r26, r22
 b06:	62 17       	cp	r22, r18
 b08:	71 05       	cpc	r23, r1
 b0a:	81 05       	cpc	r24, r1
 b0c:	91 05       	cpc	r25, r1
 b0e:	33 0b       	sbc	r19, r19
 b10:	30 fb       	bst	r19, 0
 b12:	66 f0       	brts	.+24     	; 0xb2c <__ultoa_common+0x2a>
 b14:	aa 27       	eor	r26, r26
 b16:	66 0f       	add	r22, r22
 b18:	77 1f       	adc	r23, r23
 b1a:	88 1f       	adc	r24, r24
 b1c:	99 1f       	adc	r25, r25
 b1e:	aa 1f       	adc	r26, r26
 b20:	a2 17       	cp	r26, r18
 b22:	10 f0       	brcs	.+4      	; 0xb28 <__ultoa_common+0x26>
 b24:	a2 1b       	sub	r26, r18
 b26:	63 95       	inc	r22
 b28:	38 50       	subi	r19, 0x08	; 8
 b2a:	a9 f7       	brne	.-22     	; 0xb16 <__ultoa_common+0x14>
 b2c:	a0 5d       	subi	r26, 0xD0	; 208
 b2e:	aa 33       	cpi	r26, 0x3A	; 58
 b30:	08 f0       	brcs	.+2      	; 0xb34 <__ultoa_common+0x32>
 b32:	a9 5d       	subi	r26, 0xD9	; 217
 b34:	a1 93       	st	Z+, r26
 b36:	36 f7       	brtc	.-52     	; 0xb04 <__ultoa_common+0x2>
 b38:	b1 11       	cpse	r27, r1
 b3a:	b1 93       	st	Z+, r27
 b3c:	10 82       	st	Z, r1
 b3e:	ca 01       	movw	r24, r20
 b40:	0c 94 a2 05 	jmp	0xb44	; 0xb44 <strrev>

00000b44 <strrev>:
 b44:	dc 01       	movw	r26, r24
 b46:	fc 01       	movw	r30, r24
 b48:	67 2f       	mov	r22, r23
 b4a:	71 91       	ld	r23, Z+
 b4c:	77 23       	and	r23, r23
 b4e:	e1 f7       	brne	.-8      	; 0xb48 <strrev+0x4>
 b50:	32 97       	sbiw	r30, 0x02	; 2
 b52:	04 c0       	rjmp	.+8      	; 0xb5c <strrev+0x18>
 b54:	7c 91       	ld	r23, X
 b56:	6d 93       	st	X+, r22
 b58:	70 83       	st	Z, r23
 b5a:	62 91       	ld	r22, -Z
 b5c:	ae 17       	cp	r26, r30
 b5e:	bf 07       	cpc	r27, r31
 b60:	c8 f3       	brcs	.-14     	; 0xb54 <strrev+0x10>
 b62:	08 95       	ret

00000b64 <_exit>:
 b64:	f8 94       	cli

00000b66 <__stop_program>:
 b66:	ff cf       	rjmp	.-2      	; 0xb66 <__stop_program>
