digraph "CFG for '_Z20kernel_evaluatenu_flifPfff' function" {
	label="CFG for '_Z20kernel_evaluatenu_flifPfff' function";

	Node0x45c48f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#eed0c070",label="{%5:\l  %6 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %7 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %8 = getelementptr i8, i8 addrspace(4)* %7, i64 4\l  %9 = bitcast i8 addrspace(4)* %8 to i16 addrspace(4)*\l  %10 = load i16, i16 addrspace(4)* %9, align 4, !range !4, !invariant.load !5\l  %11 = zext i16 %10 to i32\l  %12 = mul i32 %6, %11\l  %13 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %14 = add i32 %12, %13\l  %15 = icmp ult i32 %14, %0\l  br i1 %15, label %16, label %135\l|{<s0>T|<s1>F}}"];
	Node0x45c48f0:s0 -> Node0x45c6780;
	Node0x45c48f0:s1 -> Node0x45c6810;
	Node0x45c6780 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c7d7f070",label="{%16:\l16:                                               \l  %17 = uitofp i32 %14 to float\l  %18 = fmul contract float %17, %3\l  %19 = fadd contract float %18, %4\l  %20 = fmul contract float %19, 5.000000e-01\l  %21 = fadd contract float %20, 5.000000e-01\l  %22 = fcmp contract olt float %21, 7.000000e+00\l  br i1 %22, label %23, label %30\l|{<s0>T|<s1>F}}"];
	Node0x45c6780:s0 -> Node0x45c7780;
	Node0x45c6780:s1 -> Node0x45c7810;
	Node0x45c7780 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%23:\l23:                                               \l  %24 = phi float [ %28, %23 ], [ %21, %16 ]\l  %25 = phi float [ %27, %23 ], [ 0.000000e+00, %16 ]\l  %26 = fdiv contract float 1.000000e+00, %24\l  %27 = fsub contract float %25, %26\l  %28 = fadd contract float %24, 1.000000e+00\l  %29 = fcmp contract olt float %28, 7.000000e+00\l  br i1 %29, label %23, label %30, !llvm.loop !7\l|{<s0>T|<s1>F}}"];
	Node0x45c7780:s0 -> Node0x45c7780;
	Node0x45c7780:s1 -> Node0x45c7810;
	Node0x45c7810 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c7d7f070",label="{%30:\l30:                                               \l  %31 = phi float [ 0.000000e+00, %16 ], [ %27, %23 ]\l  %32 = phi float [ %21, %16 ], [ %28, %23 ]\l  %33 = fadd contract float %32, -5.000000e-01\l  %34 = fdiv contract float 1.000000e+00, %33\l  %35 = fmul contract float %34, %34\l  %36 = fmul contract float %35, %35\l  %37 = tail call i1 @llvm.amdgcn.class.f32(float %33, i32 144)\l  %38 = select i1 %37, float 0x41F0000000000000, float 1.000000e+00\l  %39 = fmul float %33, %38\l  %40 = tail call float @llvm.log2.f32(float %39)\l  %41 = fmul float %40, 0x3FE62E42E0000000\l  %42 = tail call i1 @llvm.amdgcn.class.f32(float %40, i32 519)\l  %43 = fneg float %41\l  %44 = tail call float @llvm.fma.f32(float %40, float 0x3FE62E42E0000000,\l... float %43)\l  %45 = tail call float @llvm.fma.f32(float %40, float 0x3E6EFA39E0000000,\l... float %44)\l  %46 = fadd float %41, %45\l  %47 = select i1 %42, float %40, float %46\l  %48 = select i1 %37, float 0x40362E4300000000, float 0.000000e+00\l  %49 = fsub float %47, %48\l  %50 = fmul contract float %35, 0x3FA5555560000000\l  %51 = fadd contract float %50, %49\l  %52 = fmul contract float %36, 0x3F7DDDDDE0000000\l  %53 = fsub contract float %51, %52\l  %54 = fmul contract float %36, 0x3F6F7DF7E0000000\l  %55 = fmul contract float %35, %54\l  %56 = fadd contract float %55, %53\l  %57 = fmul contract float %36, 0x3F70EEEEE0000000\l  %58 = fmul contract float %36, %57\l  %59 = fsub contract float %56, %58\l  %60 = fadd contract float %31, %59\l  %61 = fadd contract float %19, 1.000000e+00\l  %62 = fmul contract float %61, 5.000000e-01\l  %63 = tail call i1 @llvm.amdgcn.class.f32(float %62, i32 144)\l  %64 = select i1 %63, float 0x41F0000000000000, float 1.000000e+00\l  %65 = fmul float %62, %64\l  %66 = tail call float @llvm.log2.f32(float %65)\l  %67 = fmul float %66, 0x3FE62E42E0000000\l  %68 = tail call i1 @llvm.amdgcn.class.f32(float %66, i32 519)\l  %69 = fneg float %67\l  %70 = tail call float @llvm.fma.f32(float %66, float 0x3FE62E42E0000000,\l... float %69)\l  %71 = tail call float @llvm.fma.f32(float %66, float 0x3E6EFA39E0000000,\l... float %70)\l  %72 = fadd float %67, %71\l  %73 = select i1 %68, float %66, float %72\l  %74 = select i1 %63, float 0x40362E4300000000, float 0.000000e+00\l  %75 = fsub float %73, %74\l  %76 = fsub contract float %60, %75\l  %77 = zext i32 %14 to i64\l  %78 = getelementptr inbounds float, float addrspace(1)* %2, i64 %77\l  store float %76, float addrspace(1)* %78, align 4, !tbaa !9\l  %79 = fcmp contract olt float %20, 7.000000e+00\l  br i1 %79, label %80, label %87\l|{<s0>T|<s1>F}}"];
	Node0x45c7810:s0 -> Node0x45cac00;
	Node0x45c7810:s1 -> Node0x45cac90;
	Node0x45cac00 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%80:\l80:                                               \l  %81 = phi float [ %85, %80 ], [ %20, %30 ]\l  %82 = phi float [ %84, %80 ], [ 0.000000e+00, %30 ]\l  %83 = fdiv contract float 1.000000e+00, %81\l  %84 = fsub contract float %82, %83\l  %85 = fadd contract float %81, 1.000000e+00\l  %86 = fcmp contract olt float %85, 7.000000e+00\l  br i1 %86, label %80, label %87, !llvm.loop !7\l|{<s0>T|<s1>F}}"];
	Node0x45cac00:s0 -> Node0x45cac00;
	Node0x45cac00:s1 -> Node0x45cac90;
	Node0x45cac90 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c7d7f070",label="{%87:\l87:                                               \l  %88 = phi float [ 0.000000e+00, %30 ], [ %84, %80 ]\l  %89 = phi float [ %20, %30 ], [ %85, %80 ]\l  %90 = fadd contract float %89, -5.000000e-01\l  %91 = fdiv contract float 1.000000e+00, %90\l  %92 = fmul contract float %91, %91\l  %93 = fmul contract float %92, %92\l  %94 = tail call i1 @llvm.amdgcn.class.f32(float %90, i32 144)\l  %95 = select i1 %94, float 0x41F0000000000000, float 1.000000e+00\l  %96 = fmul float %90, %95\l  %97 = tail call float @llvm.log2.f32(float %96)\l  %98 = fmul float %97, 0x3FE62E42E0000000\l  %99 = tail call i1 @llvm.amdgcn.class.f32(float %97, i32 519)\l  %100 = fneg float %98\l  %101 = tail call float @llvm.fma.f32(float %97, float 0x3FE62E42E0000000,\l... float %100)\l  %102 = tail call float @llvm.fma.f32(float %97, float 0x3E6EFA39E0000000,\l... float %101)\l  %103 = fadd float %98, %102\l  %104 = select i1 %99, float %97, float %103\l  %105 = select i1 %94, float 0x40362E4300000000, float 0.000000e+00\l  %106 = fsub float %104, %105\l  %107 = fmul contract float %92, 0x3FA5555560000000\l  %108 = fadd contract float %107, %106\l  %109 = fmul contract float %93, 0x3F7DDDDDE0000000\l  %110 = fsub contract float %108, %109\l  %111 = fmul contract float %93, 0x3F6F7DF7E0000000\l  %112 = fmul contract float %92, %111\l  %113 = fadd contract float %112, %110\l  %114 = fmul contract float %93, 0x3F70EEEEE0000000\l  %115 = fmul contract float %93, %114\l  %116 = fsub contract float %113, %115\l  %117 = fadd contract float %88, %116\l  %118 = tail call i1 @llvm.amdgcn.class.f32(float %20, i32 144)\l  %119 = select i1 %118, float 0x41F0000000000000, float 1.000000e+00\l  %120 = fmul float %20, %119\l  %121 = tail call float @llvm.log2.f32(float %120)\l  %122 = fmul float %121, 0x3FE62E42E0000000\l  %123 = tail call i1 @llvm.amdgcn.class.f32(float %121, i32 519)\l  %124 = fneg float %122\l  %125 = tail call float @llvm.fma.f32(float %121, float 0x3FE62E42E0000000,\l... float %124)\l  %126 = tail call float @llvm.fma.f32(float %121, float 0x3E6EFA39E0000000,\l... float %125)\l  %127 = fadd float %122, %126\l  %128 = select i1 %123, float %121, float %127\l  %129 = select i1 %118, float 0x40362E4300000000, float 0.000000e+00\l  %130 = fsub float %128, %129\l  %131 = fsub contract float %130, %117\l  %132 = fadd contract float %76, %131\l  %133 = fsub contract float 1.000000e+00, %1\l  %134 = fadd contract float %133, %132\l  store float %134, float addrspace(1)* %78, align 4, !tbaa !9\l  br label %135\l}"];
	Node0x45cac90 -> Node0x45c6810;
	Node0x45c6810 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#eed0c070",label="{%135:\l135:                                              \l  ret void\l}"];
}
