# ğŸ’» Manoel Felipe Costa Furtado Â· ResidÃªncia em TIC 37 â€“ EmbarcaTech (IFMA)

> RepositÃ³rio oficial dos projetos, simulaÃ§Ãµes, cÃ³digos e relatÃ³rios desenvolvidos durante a **ResidÃªncia em TIC 37 â€“ EmbarcaTech**, vinculada ao **Instituto Federal do MaranhÃ£o (IFMA)** e ao programa nacional **Softex + MCTI para Desenvolvimento de CompetÃªncias em Sistemas Digitais**.

ğŸ“ **InstituiÃ§Ã£o Executora:** IFMA â€“ Instituto Federal do MaranhÃ£o  
ğŸ“ **Aluno:** Manoel Felipe Costa Furtado  
ğŸ†” **MatrÃ­cula:** 20251RSE.MTC0086  
ğŸ—“ï¸ **PerÃ­odo Oficial do Programa:** 22/04/2025 â†’ 22/04/2026  

---

## ğŸš§ Status do RepositÃ³rio

> **Em desenvolvimento contÃ­nuo** â€” este repositÃ³rio serÃ¡ atualizado conforme a evoluÃ§Ã£o tÃ©cnica e entrega de projetos nas fases de **Sistemas Embarcados** e **FPGA**.

---

## ğŸ“Š Progresso da Jornada

| Etapa | PerÃ­odo Oficial | Status |
|------|------------------|:------:|
| **Fase 1 â€“ Sistemas Embarcados** | 22/04/2025 â†’ 27/06/2025 | âœ… ConcluÃ­do |
| **Fase 2 â€“ FPGA e Design Digital** | 04/08/2025 â†’ 11/11/2026 | âœ… ConcluÃ­do |
| **Fase 3 â€“ ResidÃªncia / Trabalho Final** | 25/11/2025 â†’ 25/05/2026 | â³ Em andamento |


> ğŸ“Œ *As datas refletem a progressÃ£o padrÃ£o estimada com base na estrutura acadÃªmica do programa.*

---

## ğŸ¯ Objetivo do RepositÃ³rio

Este repositÃ³rio tem como finalidade:

âœ”ï¸ Documentar a **evoluÃ§Ã£o tÃ©cnica e aprendizado real** durante a residÃªncia  
âœ”ï¸ Registrar **cÃ³digos-fonte, testbenches, relatÃ³rios e simulaÃ§Ãµes**  
âœ”ï¸ Manter uma **organizaÃ§Ã£o modular e escalÃ¡vel**, seguindo boas prÃ¡ticas de projetos de sistemas digitais  
âœ”ï¸ Servir como **portfÃ³lio tÃ©cnico pÃºblico**, alinhado ao padrÃ£o exigido pela indÃºstria de semicondutores  

---


## ğŸ”” Nota Importante sobre o CÃ³digo-Fonte

A instituiÃ§Ã£o IFMA fornece cÃ³digos-base e estruturas iniciais. Os projetos presentes aqui podem ser **derivados, modificaÃ§Ãµes ou melhorias** sobre essas bases â€” o foco do repositÃ³rio Ã© **evoluÃ§Ã£o tÃ©cnica e autoria progressiva**, e nÃ£o apenas cÃ³digo â€œdo zeroâ€.

---

## ğŸ—‚ï¸ Estrutura AcadÃªmica do Programa

### ğŸ”¹ **Fase 1 â€” Sistemas Embarcados**
| DiretÃ³rio | ConteÃºdo | Status |
|-----------|---------|:------:|
| `Primeira_Fase_Sistemas_Embarcados/` | Atividades com microcontroladores, GPIO, interrupÃ§Ãµes, timers, DMA, interfaces de comunicaÃ§Ã£o e perifÃ©ricos | âœ… |

### ğŸ”¹ **Fase 2 â€” FPGA e Circuitos Digitais**
| DiretÃ³rio | ConteÃºdo | Status |
|-----------|---------|:------:|
| `Segunda_Fase_FPGA/` | Projetos com Verilog, simulaÃ§Ã£o em HDL, criaÃ§Ã£o de testbenches, uso de ferramentas EDA, sÃ­ntese lÃ³gica e desenvolvimento baseado em FPGA | âœ… |

### ğŸ”¹ **Fase 3 â€” ResidÃªncia / Trabalho Final**
| DiretÃ³rio | ConteÃºdo | Status |
|-----------|---------|:------:|
| `Terceira_Fase_FPGA/` | Tema a ser definido | â¬œ |

---

## ğŸš€ Tecnologias e CompetÃªncias Desenvolvidas

- ProgramaÃ§Ã£o de **microcontroladores**
- IoT (Internet das Coisas)
- PerifÃ©ricos AvanÃ§ados (Temporizadores, DMA, USB, Ethernet/WiFi)
- Tratamento de InterrupÃ§Ãµes
- Modelos de Multitarefas
- Desenvolvimento com FPGA (Verilog HDL)
- SimulaÃ§Ã£o digital e Testbench
- InterrupÃ§Ãµes, GPIO, comunicaÃ§Ã£o serial, temporizadores
- Arquitetura RTL e sÃ­ntese digital
- Ferramentas EDA profissionais

---

## ğŸ“ OrganizaÃ§Ã£o Recomendada dos DiretÃ³rios

### Como Navegar neste RepositÃ³rio

- As atividades estÃ£o organizadas em **Unidades** e **CapÃ­tulos**, seguindo a estrutura do programa.
- Cada capÃ­tulo de atividade contÃ©m uma descriÃ§Ã£o do problema (Enunciado) e um link direto para a pasta com o cÃ³digo-fonte da soluÃ§Ã£o no GitHub.
- Para ter acesso ao conteÃºdo completo, incluindo pastas `build` e outros artefatos dos projetos, utilize o link do OneDrive abaixo.
### Acesso ao ConteÃºdo Completo (Incluindo Builds)

Todo o conteÃºdo deste repositÃ³rio, incluindo as pastas `build` dos projetos, estÃ¡ disponÃ­vel no seguinte link do OneDrive:

[Arquivo Completo da Primeira Fase - Sistemas Embarcados](https://1drv.ms/u/c/faa9e6024cd17b33/Ee1UR3hZ2W5DkgzvcbjSspABIRnJQrxRdzpvQTkHO_xlVA?e=QAg5uu)

[Arquivo Completo da Segunda Fase - FPGA](https://1drv.ms/u/c/faa9e6024cd17b33/EZvCv-HgNptBiz4KctI1VvwBn_UDb7uhKKwOihxXtpd19w?e=3Ho8Xf)

---

- DescriÃ§Ã£o das atividades da Primeira fase da residÃªncia em TIC 37: Sistema Embarcados:
- **Link para o cÃ³digo:** [README.md](https://github.com/ManoelFelipe/Embarcatech_37/tree/main/Primeira_Fase_Sistemas_Embarcados/README.md)

- DescriÃ§Ã£o das atividades da Segunda fase da residÃªncia em TIC 37: FPGA:
- **Link para o cÃ³digo:** [README.md](https://github.com/ManoelFelipe/Embarcatech_37/tree/main/Segunda_Fase_FPGA/README.md)

---

```bash
Embarcatech_37/
â”‚
â”œâ”€â”€ Primeira_Fase_Sistemas_Embarcados/   âœ… ConcluÃ­do
â”‚   â”œâ”€â”€ Projeto_01/
â”‚   â”œâ”€â”€ Projeto_02/
â”‚   â””â”€â”€ ...
â”‚
â”œâ”€â”€ Segunda_Fase_FPGA/                  âœ… ConcluÃ­do
â”‚   â”œâ”€â”€ Projeto_01/
â”‚   â”œâ”€â”€ Testbench/
â”‚   â””â”€â”€ ...
â”‚
â”‚â”€â”€ Terceira_Fase/                      â³ Em andamento
â”‚   â”‚â”€â”€â”€ Projeto_01    
â”‚   â””â”€â”€ ...                 
â”‚
â”‚
â””â”€â”€ README.md  â† (VocÃª estÃ¡ aqui)