TimeQuest Timing Analyzer report for mp1
Sun Sep 13 15:25:08 2015
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Sun Sep 13 15:25:05 2015 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 113.17 MHz ; 113.17 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.164 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.295 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.377 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.823 ; 3.576 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.290 ; 3.069 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.042 ; 2.791 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.377 ; 3.093 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.554 ; 3.246 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.779 ; 3.481 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.357 ; 3.050 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.317 ; 3.064 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.636 ; 3.376 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.646 ; 3.398 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.455 ; 3.185 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.329 ; 3.058 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.700 ; 3.425 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.496 ; 3.268 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.265 ; 3.001 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.823 ; 3.576 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.345 ; 3.072 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 4.345 ; 4.033 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.550 ; -2.312 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.766 ; -2.542 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.550 ; -2.312 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.873 ; -2.603 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -3.038 ; -2.746 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -3.232 ; -2.933 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.853 ; -2.562 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.811 ; -2.572 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -3.094 ; -2.833 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -3.105 ; -2.854 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.936 ; -2.678 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.826 ; -2.569 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -3.159 ; -2.882 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.982 ; -2.767 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.766 ; -2.515 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -3.276 ; -3.026 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.843 ; -2.583 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -3.342 ; -3.061 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 7.199 ; 7.097 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 7.199 ; 7.097 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 7.161 ; 7.027 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.766 ; 6.673 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.497 ; 6.379 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.893 ; 6.850 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.359 ; 6.190 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.559 ; 6.472 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.078 ; 6.061 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.712 ; 6.556 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.948 ; 6.875 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.131 ; 5.992 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 7.130 ; 7.028 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.933 ; 6.863 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.405 ; 6.241 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.521 ; 6.462 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.722 ; 6.649 ; Rise       ; clk             ;
; mem_read         ; clk        ; 7.340 ; 7.520 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.330 ; 7.228 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.415 ; 6.337 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.533 ; 6.404 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.834 ; 6.754 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.524 ; 6.488 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 7.322 ; 7.184 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.590 ; 6.485 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.070 ; 6.033 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.393 ; 6.282 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 7.009 ; 6.939 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.482 ; 6.363 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.264 ; 6.154 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.445 ; 6.372 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.768 ; 6.595 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.526 ; 6.453 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 7.330 ; 7.228 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.321 ; 6.283 ; Rise       ; clk             ;
; mem_write        ; clk        ; 7.022 ; 6.814 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.775 ; 5.691 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.839 ; 6.739 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.822 ; 6.692 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.428 ; 6.337 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.174 ; 6.059 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.569 ; 6.526 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.043 ; 5.879 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.233 ; 6.148 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.775 ; 5.756 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.377 ; 6.225 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.602 ; 6.530 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.826 ; 5.691 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.795 ; 6.695 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.609 ; 6.540 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.106 ; 5.948 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.196 ; 6.137 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.386 ; 6.314 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.262 ; 6.364 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.767 ; 5.729 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.096 ; 6.019 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.210 ; 6.083 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.494 ; 6.414 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.220 ; 6.182 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.975 ; 6.842 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.282 ; 6.179 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.767 ; 5.729 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.074 ; 5.965 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.659 ; 6.589 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.159 ; 6.044 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.972 ; 5.865 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.124 ; 6.051 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.432 ; 6.265 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.201 ; 6.128 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.984 ; 6.885 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.027 ; 5.987 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.339 ; 6.182 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 122.68 MHz ; 122.68 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.849 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.272 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.375 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.556 ; 3.326 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.054 ; 2.845 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.836 ; 2.611 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.160 ; 2.905 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.330 ; 3.051 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.526 ; 3.250 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.141 ; 2.868 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.098 ; 2.867 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.372 ; 3.128 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.386 ; 3.130 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.235 ; 2.982 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.112 ; 2.877 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.431 ; 3.191 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.261 ; 3.041 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.047 ; 2.806 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.556 ; 3.326 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.128 ; 2.880 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 4.028 ; 3.752 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.415 ; -2.203 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.608 ; -2.394 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.415 ; -2.203 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.731 ; -2.487 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.891 ; -2.625 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -3.059 ; -2.780 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.712 ; -2.452 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.665 ; -2.446 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.908 ; -2.660 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.926 ; -2.666 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.794 ; -2.553 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.684 ; -2.459 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.970 ; -2.725 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.824 ; -2.615 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.624 ; -2.394 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -3.088 ; -2.853 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.701 ; -2.464 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -3.139 ; -2.869 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.791 ; 6.680 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.791 ; 6.656 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.791 ; 6.680 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.385 ; 6.296 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.134 ; 6.014 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.505 ; 6.480 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.012 ; 5.879 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.192 ; 6.112 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.751 ; 5.742 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.343 ; 6.206 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.577 ; 6.511 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.804 ; 5.680 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.719 ; 6.595 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.592 ; 6.533 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.052 ; 5.914 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.156 ; 6.108 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.344 ; 6.272 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.909 ; 7.076 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.951 ; 6.870 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.061 ; 6.000 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.182 ; 6.066 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.442 ; 6.364 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.170 ; 6.127 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.951 ; 6.830 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.213 ; 6.119 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.714 ; 5.707 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.036 ; 5.937 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.622 ; 6.499 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.105 ; 6.005 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.916 ; 5.793 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.084 ; 6.008 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.392 ; 6.254 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.163 ; 6.077 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.948 ; 6.870 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.981 ; 5.933 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.607 ; 6.417 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.472 ; 5.405 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.461 ; 6.332 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.478 ; 6.373 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.075 ; 5.991 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.839 ; 5.724 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.208 ; 6.185 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.723 ; 5.596 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.893 ; 5.816 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.472 ; 5.464 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.034 ; 5.904 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.259 ; 6.197 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.523 ; 5.405 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.415 ; 6.297 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.295 ; 6.240 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.781 ; 5.650 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.859 ; 5.813 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.036 ; 5.968 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.924 ; 6.008 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.436 ; 5.430 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.770 ; 5.711 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.883 ; 5.773 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.131 ; 6.056 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.891 ; 5.851 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.633 ; 6.518 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.934 ; 5.844 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.436 ; 5.430 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.742 ; 5.648 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.301 ; 6.184 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.811 ; 5.716 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.650 ; 5.532 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.790 ; 5.718 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.085 ; 5.953 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.866 ; 5.784 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.630 ; 6.557 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.713 ; 5.668 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.987 ; 5.843 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.500 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.471 ; 2.447 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.084 ; 2.085 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 1.969 ; 1.916 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.259 ; 2.195 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.323 ; 2.293 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.437 ; 2.393 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.216 ; 2.149 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.143 ; 2.133 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.315 ; 2.290 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.279 ; 2.250 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.262 ; 2.224 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.223 ; 2.174 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.366 ; 2.331 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.294 ; 2.289 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.154 ; 2.097 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.471 ; 2.447 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.224 ; 2.175 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.765 ; 2.707 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.682 ; -1.636 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.780 ; -1.773 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.682 ; -1.636 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.962 ; -1.905 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.022 ; -1.999 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.118 ; -2.068 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.922 ; -1.863 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.849 ; -1.843 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.999 ; -1.968 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.968 ; -1.932 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.954 ; -1.921 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.926 ; -1.885 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.050 ; -2.009 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.995 ; -1.994 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.862 ; -1.812 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.150 ; -2.118 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.929 ; -1.887 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.152 ; -2.093 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.054 ; 5.104 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.008 ; 5.030 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.054 ; 5.104 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.695 ; 4.707 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.523 ; 4.515 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.802 ; 4.844 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.400 ; 4.365 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.527 ; 4.536 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.233 ; 4.241 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.706 ; 4.684 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.873 ; 4.895 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.234 ; 4.188 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.971 ; 4.984 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.865 ; 4.970 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.461 ; 4.412 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.585 ; 4.584 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.678 ; 4.687 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.052 ; 5.078 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.186 ; 5.250 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.470 ; 4.472 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.531 ; 4.503 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.742 ; 4.760 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.579 ; 4.564 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.171 ; 5.221 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.532 ; 4.541 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.259 ; 4.253 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.446 ; 4.410 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.882 ; 4.915 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.508 ; 4.479 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.356 ; 4.309 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.440 ; 4.441 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.690 ; 4.667 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.500 ; 4.528 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.186 ; 5.250 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.427 ; 4.447 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.820 ; 4.757 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 4.022 ; 3.978 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.759 ; 4.779 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.819 ; 4.866 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.462 ; 4.473 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.299 ; 4.290 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.582 ; 4.620 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.182 ; 4.147 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.303 ; 4.310 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.022 ; 4.029 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.474 ; 4.451 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.631 ; 4.651 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.022 ; 3.978 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.743 ; 4.754 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.641 ; 4.742 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.258 ; 4.209 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.359 ; 4.357 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.447 ; 4.453 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.341 ; 4.372 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 4.048 ; 4.041 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.248 ; 4.249 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.307 ; 4.279 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.508 ; 4.524 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.370 ; 4.354 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.933 ; 4.979 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.324 ; 4.332 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.048 ; 4.041 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.226 ; 4.190 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.642 ; 4.672 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.284 ; 4.256 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.156 ; 4.110 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.219 ; 4.219 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.459 ; 4.436 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.276 ; 4.302 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.947 ; 5.007 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.225 ; 4.243 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.376 ; 4.312 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.164 ; 0.182 ; N/A      ; N/A     ; 4.375               ;
;  clk             ; 1.164 ; 0.182 ; N/A      ; N/A     ; 4.375               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.823 ; 3.576 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.290 ; 3.069 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.042 ; 2.791 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.377 ; 3.093 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.554 ; 3.246 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.779 ; 3.481 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.357 ; 3.050 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.317 ; 3.064 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.636 ; 3.376 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.646 ; 3.398 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.455 ; 3.185 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.329 ; 3.058 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.700 ; 3.425 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.496 ; 3.268 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.265 ; 3.001 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.823 ; 3.576 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.345 ; 3.072 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 4.345 ; 4.033 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.682 ; -1.636 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.780 ; -1.773 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.682 ; -1.636 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.962 ; -1.905 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.022 ; -1.999 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.118 ; -2.068 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.922 ; -1.863 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.849 ; -1.843 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.999 ; -1.968 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.968 ; -1.932 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.954 ; -1.921 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.926 ; -1.885 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.050 ; -2.009 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.995 ; -1.994 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.862 ; -1.812 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.150 ; -2.118 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.929 ; -1.887 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.152 ; -2.093 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 7.199 ; 7.097 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 7.199 ; 7.097 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 7.161 ; 7.027 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.766 ; 6.673 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.497 ; 6.379 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.893 ; 6.850 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.359 ; 6.190 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.559 ; 6.472 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.078 ; 6.061 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.712 ; 6.556 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.948 ; 6.875 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.131 ; 5.992 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 7.130 ; 7.028 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.933 ; 6.863 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.405 ; 6.241 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.521 ; 6.462 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.722 ; 6.649 ; Rise       ; clk             ;
; mem_read         ; clk        ; 7.340 ; 7.520 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.330 ; 7.228 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.415 ; 6.337 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.533 ; 6.404 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.834 ; 6.754 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.524 ; 6.488 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 7.322 ; 7.184 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.590 ; 6.485 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.070 ; 6.033 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.393 ; 6.282 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 7.009 ; 6.939 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.482 ; 6.363 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.264 ; 6.154 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.445 ; 6.372 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.768 ; 6.595 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.526 ; 6.453 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 7.330 ; 7.228 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.321 ; 6.283 ; Rise       ; clk             ;
; mem_write        ; clk        ; 7.022 ; 6.814 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 4.022 ; 3.978 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.759 ; 4.779 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.819 ; 4.866 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.462 ; 4.473 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.299 ; 4.290 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.582 ; 4.620 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.182 ; 4.147 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.303 ; 4.310 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.022 ; 4.029 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.474 ; 4.451 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.631 ; 4.651 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.022 ; 3.978 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.743 ; 4.754 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.641 ; 4.742 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.258 ; 4.209 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.359 ; 4.357 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.447 ; 4.453 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.341 ; 4.372 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 4.048 ; 4.041 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.248 ; 4.249 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.307 ; 4.279 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.508 ; 4.524 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.370 ; 4.354 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.933 ; 4.979 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.324 ; 4.332 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.048 ; 4.041 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.226 ; 4.190 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.642 ; 4.672 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.284 ; 4.256 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.156 ; 4.110 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.219 ; 4.219 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.459 ; 4.436 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.276 ; 4.302 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.947 ; 5.007 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.225 ; 4.243 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.376 ; 4.312 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 488349   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 488349   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Sun Sep 13 15:25:03 2015
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.164
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.164               0.000 clk 
Info (332146): Worst-case hold slack is 0.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.295               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.377               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.849
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.849               0.000 clk 
Info (332146): Worst-case hold slack is 0.272
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.272               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.375               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.500               0.000 clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 508 megabytes
    Info: Processing ended: Sun Sep 13 15:25:08 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


