# 4.3.18 FSMC 特性

![](images/bff74a16afb386446625e6a47e681710a8693aae33ea9b2e188de15dfb9dac7e.jpg)  
图 4-16 异步总线复用 PSRAM/NOR 读操作波形

表 4-32 异步总线复用的 PSRAM/NOR 读操作时序  

<table><tr><td>符号</td><td>参数</td><td>最小值</td><td>最大值</td><td>单位</td></tr><tr><td>\(t_{W(NE)}\)</td><td>FSMC_NE 低电平时间</td><td>\(7t_{HCLK}\)</td><td></td><td rowspan="15">ns</td></tr><tr><td>\(t_{V(NOE_NE)}\)</td><td>FSMC_NE 低至 FSMC_NOE 低</td><td>0</td><td></td></tr><tr><td>\(t_{W(NOE)}\)</td><td>FSMC_NOE 低时间</td><td>\(7t_{HCLK}\)</td><td></td></tr><tr><td>\(t_{h(NE_NOE)}\)</td><td>FSMC_NOE 高至 FSMC_NE 高保持时间</td><td>0</td><td></td></tr><tr><td>\(t_{V(A_NE)}\)</td><td>FSMC_NE 低至 FSMC_A 有效</td><td>0</td><td>5</td></tr><tr><td>\(t_{V(NADV_NE)}\)</td><td>FSMC_NE 低至 FSMC_NADV 低</td><td>0</td><td>5</td></tr><tr><td>\(t_{W(NADV)}\)</td><td>FSMC_NADV 低时间</td><td>\(t_{HCLK}\)</td><td></td></tr><tr><td>\(t_{h(AD_NADV)}\)</td><td>FSMC_NADV 高之后 FSMC_AD(地址)有效保持时间</td><td>\(2t_{HCLK}\)</td><td></td></tr><tr><td>\(t_{h(A_NOE)}\)</td><td>FSMC_NOE 高之后的地址保持时间</td><td>0</td><td></td></tr><tr><td>\(t_{h(BL_NOE)}\)</td><td>FSMC_NOE 高之后的 FSMC_BL 保持时间</td><td>0</td><td></td></tr><tr><td>\(t_{V(BL_NE)}\)</td><td>FSMC_NE 低至 FSMC_BL 有效</td><td>0</td><td>5</td></tr><tr><td>\(t_{SU(DATA_NE)}\)</td><td>数据至 FSMC_NE 高的建立时间</td><td>\(3t_{HCLK}\)</td><td></td></tr><tr><td>\(t_{SU(DATA_NOE)}\)</td><td>数据至 FSMC_NOE 高的建立时间</td><td>\(3t_{HCLK}\)</td><td></td></tr><tr><td>\(t_{h(DATA_NE)}\)</td><td>FSMC_NE 高之后的数据保持时间</td><td>0</td><td></td></tr><tr><td>\(t_{h(DATA_NOE)}\)</td><td>FSMC_NOE 高之后的数据保持时间</td><td>0</td><td></td></tr></table>

![](images/5122274f9719beb08fb1dcbfd012e598dfe997321d3d8556a92ce717665dcb90.jpg)  
图 4-17 异步总线复用 PSRAM/NOR 写操作波形

表 4-33 异步总线复用 PSRAM/NOR 写操作时序  

<table><tr><td>符号</td><td>参数</td><td>最小值</td><td>最大值</td><td>单位</td></tr><tr><td>tw(NE)</td><td>FSMC_NE低电平时间</td><td>5thCLK</td><td></td><td rowspan="13">ns</td></tr><tr><td>tv(NEW_NE)</td><td>FSMC_NE低至FSMC_NWE低</td><td>3thCLK</td><td></td></tr><tr><td>tw(NWE)</td><td>FSMC_NWE低时间</td><td>2thCLK</td><td></td></tr><tr><td>th(NE_NWE)</td><td>FSMC_NWE高至FSMC_NE高保持时间</td><td>thCLK</td><td></td></tr><tr><td>tv(A_NE)</td><td>FSMC_NE低至FSMC_A有效</td><td>0</td><td>5</td></tr><tr><td>tv(NADV_NE)</td><td>FSMC_NE低至FSMC_NADV低</td><td>0</td><td>5</td></tr><tr><td>tw(NADV)</td><td>FSMC_NADV低时间</td><td>thCLK</td><td></td></tr><tr><td>th(AD_NADV)</td><td>FSMC_NADV高之后FSMC_AD(地址)有效保持时间</td><td>2thCLK</td><td></td></tr><tr><td>th(A_NWE)</td><td>FSMC_NWE高之后的地址保持时间</td><td>thCLK</td><td></td></tr><tr><td>tv(BL_NE)</td><td>FSMC_NE低至FSMC_BL有效</td><td>0</td><td>5</td></tr><tr><td>th(BL_NWE)</td><td>FSMC_NWE高之后的FSMC_BL保持时间</td><td>thCLK</td><td></td></tr><tr><td>tv(DATA_NADV)</td><td>FSMC_NADV高至数据保持时间</td><td>2thCLK</td><td></td></tr><tr><td>th(DATA_NWE)</td><td>FSMC_NWE高之后的数据保持时间</td><td>thCLK</td><td></td></tr></table>

![](images/95373f5fbda36cd875aaa1395b6a04f77ba8d5328824e6acf9ae88a16e07091d.jpg)  
图 4-18 同步总线复用 NOR/PSRAM 读波形

表 4-34 同步总线复用 NOR/PSRAM 读时序  

<table><tr><td>符号</td><td>参数</td><td>最小值</td><td>最大值</td><td>单位</td></tr><tr><td>\(t_{W(CLK)}\)</td><td>FSMC_CLK 周期</td><td>\(2t_{HCLK}\)</td><td></td><td rowspan="15">ns</td></tr><tr><td>\(t_{d(CLKL_NEL)}\)</td><td>FSMC_CLK低至FSMC_NE低</td><td>0</td><td>5</td></tr><tr><td>\(t_{d(CLKH_NEH)}\)</td><td>FSMC_CLK高至FSMC_NE高</td><td>0.5\(t_{HCLK}\)</td><td>0.5\(t_{HCLK}\)</td></tr><tr><td>\(t_{d(CLKL_NADVVL)}\)</td><td>FSMC_CLK低至FSMC_NADV低</td><td>0</td><td>5</td></tr><tr><td>\(t_{d(CLKL_NADVH)}\)</td><td>FSMC_CLK低至FSMC_NADV高</td><td>0</td><td>5</td></tr><tr><td>\(t_{d(CLKL_AV)}\)</td><td>FSMC_CLK低至FSMC_Ax有效 (x=16...23)</td><td>0</td><td>5</td></tr><tr><td>\(t_{d(CLKH_AIV)}\)</td><td>FSMC_CLK高至FSMC_Ax无效 (x=16...23)</td><td>0</td><td>5</td></tr><tr><td>\(t_{d(CLKL_NOEL)}\)</td><td>FSMC_CLK低至FSMC_NOE低</td><td>\(2t_{HCLK}\)</td><td></td></tr><tr><td>\(t_{d(CLKH_NOEH)}\)</td><td>FSMC_CLK高至FSMC_NOE高</td><td>\(t_{HCLK}\)</td><td></td></tr><tr><td>\(t_{d(CLKL_ADV)}\)</td><td>FSMC_CLK低至FSMC_AD[15:0]有效</td><td>0</td><td>5</td></tr><tr><td>\(t_{d(CLKL_ADV)}\)</td><td>FSMC_CLK低至FSMC_AD[15:0]无效</td><td>0</td><td>5</td></tr><tr><td>\(t_{SU(ADV_CLKH)}\)</td><td>FSMC_CLK高之前FSMC_AD[15:0]有效数据</td><td>8</td><td></td></tr><tr><td>\(t_{h(CLKH_ADV)}\)</td><td>FSMC_CLK高之后FSMC_AD[15:0]有效数据</td><td>8</td><td></td></tr><tr><td>\(t_{SU(NWAITV_CLKH)}\)</td><td>FSMC_CLK高之前FSMC_NWAIT有效</td><td>6</td><td></td></tr><tr><td>\(t_{h(CLKH_NWAITV)}\)</td><td>FSMC_CLK高之后FSMC_NWAIT有效</td><td>2</td><td></td></tr></table>

![](images/45912a97771c7a5244be10f7c20b5adafe6fec5b1c637c056bf6ac2ec50d7777.jpg)  
图 4-19 同步总线复用 PSRAM 写波形

表 4-35 同步总线复用 PSRAM 写时序  

<table><tr><td>符号</td><td>参数</td><td>最小值</td><td>最大值</td><td>单位</td></tr><tr><td>tw(CLK)</td><td>FSMC_CLK 周期</td><td>2thCLK</td><td></td><td rowspan="15">ns</td></tr><tr><td>td(CLK_NEL)</td><td>FSMC_CLK低至FSMC_NE低</td><td>0</td><td>5</td></tr><tr><td>td(CLKH_NEH)</td><td>FSMC_CLK高至FSMC_NE高</td><td>0.5thCLK</td><td>0.5thCLK</td></tr><tr><td>td(CLKL_NADVL)</td><td>FSMC_CLK低至FSMC_NADV低</td><td>0</td><td>5</td></tr><tr><td>td(CLKL_NADVH)</td><td>FSMC_CLK低至FSMC_NADV高</td><td>0</td><td>5</td></tr><tr><td>td(CLKL_AV)</td><td>FSMC_CLK低至FSMC_Ax有效 (x=16...23)</td><td>0</td><td>5</td></tr><tr><td>td(CLKH_AIV)</td><td>FSMC_CLK高至FSMC_Ax无效 (x=16...23)</td><td>0</td><td>5</td></tr><tr><td>td(CLKL_NWEL)</td><td>FSMC_CLK低至FSMC_NWE低</td><td>0</td><td></td></tr><tr><td>td(CLKH_NWEH)</td><td>FSMC_CLK高至FSMC_NWE高</td><td>0</td><td></td></tr><tr><td>td(CLKL_ADV)</td><td>FSMC_CLK低至FSMC_AD[15:0]有效</td><td>0</td><td>5</td></tr><tr><td>td(CLKL_ADV)</td><td>FSMC_CLK低至FSMC_AD[15:0]无效</td><td>0</td><td>5</td></tr><tr><td>td(CLKL_DATA)</td><td>FSMC_CLK低之后FSMC_AD[15:0]有效</td><td>2</td><td></td></tr><tr><td>tsu(NWAITV_CLKH)</td><td>FSMC_CLK高之前FSMC_NWAIT有效</td><td>6</td><td></td></tr><tr><td>th(CLKH_NWAITV)</td><td>FSMC_CLK高之后FSMC_NWAIT有效</td><td>2</td><td></td></tr><tr><td>td(CLKL_NBLH)</td><td>FSMC_CLK低至FSMC_NBL高</td><td>2</td><td></td></tr></table>

