Fitter report for sdram_uart
Wed Dec 23 19:09:07 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Other Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 23 19:09:07 2015       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; sdram_uart                                  ;
; Top-level Entity Name              ; sdram_uart                                  ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C35F672C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,412 / 33,216 ( 13 % )                     ;
;     Total combinational functions  ; 3,928 / 33,216 ( 12 % )                     ;
;     Dedicated logic registers      ; 2,850 / 33,216 ( 9 % )                      ;
; Total registers                    ; 2918                                        ;
; Total pins                         ; 69 / 475 ( 15 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 64,896 / 483,840 ( 13 % )                   ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                              ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  14.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                      ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CORE:inst|CORE_nios2:nios2|A_mul_src1[0]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[0]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[1]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[1]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[2]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[2]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[3]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[3]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[4]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[4]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[5]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[5]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[6]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[6]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[7]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[7]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[8]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[8]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[9]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[9]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[10]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[10]                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[11]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[11]                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[12]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[12]                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[13]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[13]                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[14]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[14]                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[15]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[15]                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[16]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[17]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[18]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[19]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[20]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[21]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[22]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[23]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[24]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[25]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[26]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[27]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[28]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[29]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[30]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src1[31]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[0]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[0]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[1]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[1]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[2]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[2]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[3]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[3]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[4]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[4]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[5]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[5]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[6]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[6]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[7]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[7]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[8]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[8]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[9]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[9]                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[10]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[10]                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[11]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[11]                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[12]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[12]                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[13]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[13]                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[14]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[14]                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[15]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[15]                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_nios2:nios2|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; CORE:inst|CORE_nios2:nios2|D_bht_data[0]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_bht_module:CORE_nios2_bht|altsyncram:the_altsyncram|altsyncram_4ag1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; CORE:inst|CORE_nios2:nios2|D_bht_data[1]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; CORE:inst|CORE_nios2:nios2|CORE_nios2_bht_module:CORE_nios2_bht|altsyncram:the_altsyncram|altsyncram_4ag1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[0]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_addr[0]                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[1]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_addr[1]                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[2]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_addr[2]                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[3]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_addr[3]                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[4]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_addr[4]                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[5]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_addr[5]                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[6]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_addr[6]                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[7]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_addr[7]                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[8]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_addr[8]                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[9]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_addr[9]                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[10]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_addr[10]                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[11]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_addr[11]                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_bank[0]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_ba[0]                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_bank[1]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_ba[1]                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_we_n                                                                                                                                                                                                                                                                               ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_cas_n                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_ras_n                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_cs_n                                                                                                                                                                                                                                                                               ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[0]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[0]                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[0]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[1]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[1]                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[1]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[2]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[2]                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[2]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[3]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[3]                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[3]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[4]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[4]                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[4]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[5]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[5]                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[5]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[6]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[6]                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[6]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[7]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[7]                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[7]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[8]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[8]                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[8]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[9]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[9]                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[9]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[10]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[10]                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[10]                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[11]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[11]                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[11]                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[12]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[12]                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[12]                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[13]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[13]                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[13]                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[14]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[14]                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[14]                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[15]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dq[15]                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[15]                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_dqm[0]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dqm[0]                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_dqm[1]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_controller_wire_dqm[1]                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[15]                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[14]                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[13]                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[12]                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[11]                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[10]                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[9]                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[8]                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[7]                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[6]                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[5]                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[4]                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[3]                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[2]                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[1]                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_controller_wire_dq[0]                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[0]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[0]                                                                                                                                                                                                                                                                              ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[1]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[1]                                                                                                                                                                                                                                                                              ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[2]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[2]                                                                                                                                                                                                                                                                              ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[3]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[3]                                                                                                                                                                                                                                                                              ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[4]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[4]                                                                                                                                                                                                                                                                              ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[5]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[5]                                                                                                                                                                                                                                                                              ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[6]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[6]                                                                                                                                                                                                                                                                              ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[7]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[7]                                                                                                                                                                                                                                                                              ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[8]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[8]                                                                                                                                                                                                                                                                              ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[9]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[9]                                                                                                                                                                                                                                                                              ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[10]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[10]                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[11]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[11]                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[12]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[12]                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[13]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[13]                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[14]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[14]                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[15]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_controller_wire_dq[15]                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                ;
+-----------------------------+-----------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity        ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-----------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; CORE_sdram_controller ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; CORE_sdram_controller ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-----------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 7111 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 7111 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6842    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 262     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Proj/uart_with_sdram/output_files/sdram_uart.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,412 / 33,216 ( 13 % )    ;
;     -- Combinational with no register       ; 1562                       ;
;     -- Register only                        ; 484                        ;
;     -- Combinational with a register        ; 2366                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1904                       ;
;     -- 3 input functions                    ; 1376                       ;
;     -- <=2 input functions                  ; 648                        ;
;     -- Register only                        ; 484                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3646                       ;
;     -- arithmetic mode                      ; 282                        ;
;                                             ;                            ;
; Total registers*                            ; 2,918 / 34,593 ( 8 % )     ;
;     -- Dedicated logic registers            ; 2,850 / 33,216 ( 9 % )     ;
;     -- I/O registers                        ; 68 / 1,377 ( 5 % )         ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 343 / 2,076 ( 17 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 69 / 475 ( 15 % )          ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )             ;
;                                             ;                            ;
; Global signals                              ; 8                          ;
; M4Ks                                        ; 22 / 105 ( 21 % )          ;
; Total block memory bits                     ; 64,896 / 483,840 ( 13 % )  ;
; Total block memory implementation bits      ; 101,376 / 483,840 ( 21 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 8 / 16 ( 50 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 6%               ;
; Peak interconnect usage (total/H/V)         ; 49% / 49% / 50%            ;
; Maximum fan-out                             ; 2703                       ;
; Highest non-global fan-out                  ; 730                        ;
; Total fan-out                               ; 24696                      ;
; Average fan-out                             ; 3.41                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 4235 / 33216 ( 13 % ) ; 177 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1482                  ; 80                    ; 0                              ;
;     -- Register only                        ; 470                   ; 14                    ; 0                              ;
;     -- Combinational with a register        ; 2283                  ; 83                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 1834                  ; 70                    ; 0                              ;
;     -- 3 input functions                    ; 1325                  ; 51                    ; 0                              ;
;     -- <=2 input functions                  ; 606                   ; 42                    ; 0                              ;
;     -- Register only                        ; 470                   ; 14                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 3491                  ; 155                   ; 0                              ;
;     -- arithmetic mode                      ; 274                   ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 2821                  ; 97                    ; 0                              ;
;     -- Dedicated logic registers            ; 2753 / 33216 ( 8 % )  ; 97 / 33216 ( < 1 % )  ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 68                    ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 330 / 2076 ( 16 % )   ; 14 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 69                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 64896                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 101376                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 22 / 105 ( 20 % )     ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 2 / 20 ( 10 % )       ; 3 / 20 ( 15 % )                ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 3017                  ; 141                   ; 1                              ;
;     -- Registered Input Connections         ; 2833                  ; 107                   ; 0                              ;
;     -- Output Connections                   ; 237                   ; 173                   ; 2749                           ;
;     -- Registered Output Connections        ; 4                     ; 133                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 24115                 ; 1033                  ; 2753                           ;
;     -- Registered Connections               ; 11734                 ; 644                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 192                   ; 312                   ; 2750                           ;
;     -- sld_hub:auto_hub                     ; 312                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 2750                  ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 47                    ; 23                    ; 1                              ;
;     -- Output Ports                         ; 53                    ; 40                    ; 3                              ;
;     -- Bidir Ports                          ; 16                    ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 29                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 26                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+-------------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Sigtap_external_connection_export   ; V25   ; 6        ; 65           ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; alarm_en_external_connection_export ; U20   ; 6        ; 65           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; alarm_external_connection_export    ; T19   ; 6        ; 65           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dht11_external_connection_rxd       ; V23   ; 6        ; 65           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk0                              ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset_reset_n                       ; N25   ; 5        ; 65           ; 19           ; 0           ; 3                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rs232_external_connection_rxd       ; W23   ; 6        ; 65           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; breathe_led_external_connection_export ; V26   ; 6        ; 65           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; buffer_out                             ; U21   ; 6        ; 65           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dht11_external_connection_txd          ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fan_external_connection_export         ; V24   ; 6        ; 65           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[0]                             ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[10]                            ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[11]                            ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[12]                            ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[13]                            ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[14]                            ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[15]                            ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[16]                            ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[17]                            ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[1]                             ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[2]                             ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[3]                             ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[4]                             ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[5]                             ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[6]                             ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[7]                             ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[8]                             ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[9]                             ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; mp3_external_connection_export         ; R19   ; 6        ; 65           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; rs232_external_connection_txd          ; W25   ; 6        ; 65           ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_clock                            ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_addr[0]          ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_addr[10]         ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_addr[11]         ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_addr[1]          ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_addr[2]          ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_addr[3]          ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_addr[4]          ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_addr[5]          ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_addr[6]          ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_addr[7]          ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_addr[8]          ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_addr[9]          ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_ba[0]            ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_ba[1]            ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_cas_n            ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_cke              ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_cs_n             ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_dqm[0]           ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_dqm[1]           ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_ras_n            ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_controller_wire_we_n             ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------+---------------------+
; Name                         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                       ; Output Enable Group ;
+------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------+---------------------+
; sdram_controller_wire_dq[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
; sdram_controller_wire_dq[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2 ; -                   ;
+------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 64 ( 59 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 1 / 65 ( 2 % )   ; 3.3V          ; --           ;
; 6        ; 11 / 59 ( 19 % ) ; 3.3V          ; --           ;
; 7        ; 14 / 58 ( 24 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 56 ( 7 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; sdram_controller_wire_dq[2]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; sdram_controller_wire_dq[1]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; sdram_controller_wire_dq[12]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; sdram_controller_wire_dq[11]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; sdram_controller_wire_dq[15]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; sdram_controller_wire_cke                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; sdram_clock                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; led_out[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; led_out[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; sdram_controller_wire_dq[10]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; sdram_controller_wire_dq[9]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; sdram_controller_wire_cas_n              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; sdram_controller_wire_ras_n              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; led_out[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; sdram_controller_wire_dq[14]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; sdram_controller_wire_dq[13]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; sdram_controller_wire_cs_n               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; led_out[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; led_out[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; led_out[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; sdram_controller_wire_dqm[0]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; sdram_controller_wire_we_n               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; led_out[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; led_out[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; led_out[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; led_out[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; led_out[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; sdram_controller_wire_ba[0]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; sdram_controller_wire_ba[1]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; led_out[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; led_out[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; led_out[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; led_out[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; led_out[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; led_out[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; dht11_external_connection_txd            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; inclk0                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; reset_reset_n                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; sdram_controller_wire_dq[5]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; mp3_external_connection_export           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; sdram_controller_wire_addr[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; sdram_controller_wire_dq[6]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; alarm_external_connection_export         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; sdram_controller_wire_addr[7]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; sdram_controller_wire_addr[5]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; sdram_controller_wire_addr[6]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; alarm_en_external_connection_export      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; buffer_out                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; sdram_controller_wire_addr[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; sdram_controller_wire_addr[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; sdram_controller_wire_addr[11]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; sdram_controller_wire_dq[0]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; sdram_controller_wire_dq[7]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; dht11_external_connection_rxd            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 276        ; 6        ; fan_external_connection_export           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 277        ; 6        ; Sigtap_external_connection_export        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; breathe_led_external_connection_export   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; sdram_controller_wire_addr[4]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; sdram_controller_wire_addr[3]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; sdram_controller_wire_addr[9]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; sdram_controller_wire_addr[8]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; sdram_controller_wire_dq[8]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; rs232_external_connection_rxd            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; rs232_external_connection_txd            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; sdram_controller_wire_addr[10]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; sdram_controller_wire_dq[3]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; sdram_controller_wire_dq[4]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; sdram_controller_wire_dqm[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; led_out[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------+
; PLL Summary                                                              ;
+----------------------------------+---------------------------------------+
; Name                             ; PLL:inst2|altpll:altpll_component|pll ;
+----------------------------------+---------------------------------------+
; SDC pin name                     ; inst2|altpll_component|pll            ;
; PLL mode                         ; Normal                                ;
; Compensate clock                 ; clock0                                ;
; Compensated input/output pins    ; --                                    ;
; Self reset on gated loss of lock ; Off                                   ;
; Gate lock counter                ; --                                    ;
; Input frequency 0                ; 50.0 MHz                              ;
; Input frequency 1                ; --                                    ;
; Nominal PFD frequency            ; 50.0 MHz                              ;
; Nominal VCO frequency            ; 1000.0 MHz                            ;
; VCO post scale K counter         ; --                                    ;
; VCO multiply                     ; --                                    ;
; VCO divide                       ; --                                    ;
; Freq min lock                    ; 25.0 MHz                              ;
; Freq max lock                    ; 50.0 MHz                              ;
; M VCO Tap                        ; 0                                     ;
; M Initial                        ; 4                                     ;
; M value                          ; 20                                    ;
; N value                          ; 1                                     ;
; Preserve PLL counter order       ; Off                                   ;
; PLL location                     ; PLL_1                                 ;
; Inclk0 signal                    ; inclk0                                ;
; Inclk1 signal                    ; --                                    ;
; Inclk0 signal type               ; Dedicated Pin                         ;
; Inclk1 signal type               ; --                                    ;
+----------------------------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                            ;
+-----------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+-----------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; PLL:inst2|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 50/50      ; C0      ; 10            ; 5/5 Even   ; 4       ; 0       ; inst2|altpll_component|pll|clk[0] ;
; PLL:inst2|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -108 (-3000 ps) ; 50/50      ; C2      ; 10            ; 5/5 Even   ; 1       ; 0       ; inst2|altpll_component|pll|clk[1] ;
; PLL:inst2|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)        ; 50/50      ; C1      ; 20            ; 10/10 Even ; 4       ; 0       ; inst2|altpll_component|pll|clk[2] ;
+-----------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                 ; Library Name ;
+--------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |sdram_uart                                                                                                  ; 4412 (1)    ; 2850 (0)                  ; 68 (68)       ; 64896       ; 22   ; 4            ; 0       ; 2         ; 69   ; 0            ; 1562 (1)     ; 484 (0)           ; 2366 (0)         ; |sdram_uart                                                                                                                                                                                                                                                                                         ;              ;
;    |CORE:inst|                                                                                               ; 4154 (0)    ; 2708 (0)                  ; 0 (0)         ; 64896       ; 22   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1446 (0)     ; 470 (0)           ; 2238 (0)         ; |sdram_uart|CORE:inst                                                                                                                                                                                                                                                                               ;              ;
;       |CORE_FAN:fan|                                                                                         ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |sdram_uart|CORE:inst|CORE_FAN:fan                                                                                                                                                                                                                                                                  ;              ;
;       |CORE_FAN:mp3|                                                                                         ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |sdram_uart|CORE:inst|CORE_FAN:mp3                                                                                                                                                                                                                                                                  ;              ;
;       |CORE_LEDMODE:ledmode|                                                                                 ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |sdram_uart|CORE:inst|CORE_LEDMODE:ledmode                                                                                                                                                                                                                                                          ;              ;
;       |CORE_RS232:dht11|                                                                                     ; 135 (0)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 13 (0)            ; 81 (0)           ; |sdram_uart|CORE:inst|CORE_RS232:dht11                                                                                                                                                                                                                                                              ;              ;
;          |CORE_RS232_regs:the_CORE_RS232_regs|                                                               ; 46 (46)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 9 (9)             ; 27 (27)          ; |sdram_uart|CORE:inst|CORE_RS232:dht11|CORE_RS232_regs:the_CORE_RS232_regs                                                                                                                                                                                                                          ;              ;
;          |CORE_RS232_rx:the_CORE_RS232_rx|                                                                   ; 58 (56)     ; 38 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 4 (2)             ; 34 (34)          ; |sdram_uart|CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx                                                                                                                                                                                                                              ;              ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                          ;              ;
;          |CORE_RS232_tx:the_CORE_RS232_tx|                                                                   ; 38 (38)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 27 (27)          ; |sdram_uart|CORE:inst|CORE_RS232:dht11|CORE_RS232_tx:the_CORE_RS232_tx                                                                                                                                                                                                                              ;              ;
;       |CORE_RS232:rs232|                                                                                     ; 135 (0)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 13 (0)            ; 81 (0)           ; |sdram_uart|CORE:inst|CORE_RS232:rs232                                                                                                                                                                                                                                                              ;              ;
;          |CORE_RS232_regs:the_CORE_RS232_regs|                                                               ; 46 (46)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 9 (9)             ; 27 (27)          ; |sdram_uart|CORE:inst|CORE_RS232:rs232|CORE_RS232_regs:the_CORE_RS232_regs                                                                                                                                                                                                                          ;              ;
;          |CORE_RS232_rx:the_CORE_RS232_rx|                                                                   ; 58 (56)     ; 38 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 4 (2)             ; 34 (34)          ; |sdram_uart|CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx                                                                                                                                                                                                                              ;              ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                          ;              ;
;          |CORE_RS232_tx:the_CORE_RS232_tx|                                                                   ; 38 (38)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 27 (27)          ; |sdram_uart|CORE:inst|CORE_RS232:rs232|CORE_RS232_tx:the_CORE_RS232_tx                                                                                                                                                                                                                              ;              ;
;       |CORE_Sigtap:alarm_en|                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |sdram_uart|CORE:inst|CORE_Sigtap:alarm_en                                                                                                                                                                                                                                                          ;              ;
;       |CORE_Sigtap:alarm|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |sdram_uart|CORE:inst|CORE_Sigtap:alarm                                                                                                                                                                                                                                                             ;              ;
;       |CORE_Sigtap:sigtap|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |sdram_uart|CORE:inst|CORE_Sigtap:sigtap                                                                                                                                                                                                                                                            ;              ;
;       |CORE_addr_router:addr_router|                                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |sdram_uart|CORE:inst|CORE_addr_router:addr_router                                                                                                                                                                                                                                                  ;              ;
;       |CORE_addr_router_001:addr_router_001|                                                                 ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 17 (17)          ; |sdram_uart|CORE:inst|CORE_addr_router_001:addr_router_001                                                                                                                                                                                                                                          ;              ;
;       |CORE_breathe_led:breathe_led|                                                                         ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |sdram_uart|CORE:inst|CORE_breathe_led:breathe_led                                                                                                                                                                                                                                                  ;              ;
;       |CORE_cmd_xbar_demux:cmd_xbar_demux|                                                                   ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |sdram_uart|CORE:inst|CORE_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                            ;              ;
;       |CORE_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                           ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                    ;              ;
;       |CORE_cmd_xbar_mux:cmd_xbar_mux_001|                                                                   ; 19 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (11)      ; 1 (0)             ; 6 (3)            ; |sdram_uart|CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                            ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |sdram_uart|CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                               ;              ;
;       |CORE_cmd_xbar_mux:cmd_xbar_mux_002|                                                                   ; 49 (46)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 45 (42)          ; |sdram_uart|CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                                                                                                                                            ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |sdram_uart|CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                               ;              ;
;       |CORE_cmd_xbar_mux:cmd_xbar_mux|                                                                       ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (0)             ; 50 (47)          ; |sdram_uart|CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                ;              ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |sdram_uart|CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                   ;              ;
;       |CORE_jtag_uart:jtag_uart|                                                                             ; 162 (39)    ; 112 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (16)      ; 20 (1)            ; 102 (22)         ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart                                                                                                                                                                                                                                                      ;              ;
;          |CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r                                                                                                                                                                                                  ;              ;
;             |scfifo:rfifo|                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                     ;              ;
;                |scfifo_1n21:auto_generated|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                                                          ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                     ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                               ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                             ;              ;
;                         |cntr_rj7:count_usedw|                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                        ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                               ;              ;
;                      |cntr_fjb:wr_ptr|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                     ;              ;
;                      |dpram_5h21:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                  ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                      ;              ;
;          |CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w                                                                                                                                                                                                  ;              ;
;             |scfifo:wfifo|                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                     ;              ;
;                |scfifo_1n21:auto_generated|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                                                          ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                     ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                               ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                             ;              ;
;                         |cntr_rj7:count_usedw|                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                        ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                               ;              ;
;                      |cntr_fjb:wr_ptr|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                     ;              ;
;                      |dpram_5h21:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                  ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                      ;              ;
;          |alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|                                                ; 72 (72)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 19 (19)           ; 40 (40)          ; |sdram_uart|CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                   ;              ;
;       |CORE_nios2:nios2|                                                                                     ; 2543 (2076) ; 1653 (1382)               ; 0 (0)         ; 63872       ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 890 (694)    ; 287 (241)         ; 1366 (1141)      ; |sdram_uart|CORE:inst|CORE_nios2:nios2                                                                                                                                                                                                                                                              ;              ;
;          |CORE_nios2_bht_module:CORE_nios2_bht|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_bht_module:CORE_nios2_bht                                                                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_bht_module:CORE_nios2_bht|altsyncram:the_altsyncram                                                                                                                                                                                               ;              ;
;                |altsyncram_4ag1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_bht_module:CORE_nios2_bht|altsyncram:the_altsyncram|altsyncram_4ag1:auto_generated                                                                                                                                                                ;              ;
;          |CORE_nios2_dc_data_module:CORE_nios2_dc_data|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_data_module:CORE_nios2_dc_data                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_data_module:CORE_nios2_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_29f1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_data_module:CORE_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated                                                                                                                                                        ;              ;
;          |CORE_nios2_dc_tag_module:CORE_nios2_dc_tag|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_tag_module:CORE_nios2_dc_tag                                                                                                                                                                                                                   ;              ;
;             |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_tag_module:CORE_nios2_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                         ;              ;
;                |altsyncram_uuf1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_tag_module:CORE_nios2_dc_tag|altsyncram:the_altsyncram|altsyncram_uuf1:auto_generated                                                                                                                                                          ;              ;
;          |CORE_nios2_dc_victim_module:CORE_nios2_dc_victim|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_victim_module:CORE_nios2_dc_victim                                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_victim_module:CORE_nios2_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                   ;              ;
;                |altsyncram_9vc1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_victim_module:CORE_nios2_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                                                    ;              ;
;          |CORE_nios2_ic_data_module:CORE_nios2_ic_data|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_qed1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                                                        ;              ;
;          |CORE_nios2_ic_tag_module:CORE_nios2_ic_tag|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_tag_module:CORE_nios2_ic_tag                                                                                                                                                                                                                   ;              ;
;             |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_tag_module:CORE_nios2_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                         ;              ;
;                |altsyncram_9mg1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_tag_module:CORE_nios2_ic_tag|altsyncram:the_altsyncram|altsyncram_9mg1:auto_generated                                                                                                                                                          ;              ;
;          |CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell                                                                                                                                                                                                                ;              ;
;             |altera_mult_add:the_altmult_add_part_1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                         ;              ;
;                |altera_mult_add_mpt2:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated                                                                                                                                     ;              ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                            ;              ;
;                      |ama_multiplier_function:multiplier_block|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                   ;              ;
;                         |lpm_mult:Mult0|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                    ;              ;
;                            |mult_1l01:auto_generated|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated           ;              ;
;             |altera_mult_add:the_altmult_add_part_2|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                         ;              ;
;                |altera_mult_add_opt2:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated                                                                                                                                     ;              ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                            ;              ;
;                      |ama_multiplier_function:multiplier_block|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                   ;              ;
;                         |lpm_mult:Mult0|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                    ;              ;
;                            |mult_1s01:auto_generated|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated           ;              ;
;          |CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|                                                     ; 391 (87)    ; 271 (80)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (7)      ; 46 (4)            ; 225 (76)         ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci                                                                                                                                                                                                                ;              ;
;             |CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|                  ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 41 (0)            ; 55 (0)           ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper                                                                                                                                  ;              ;
;                |CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|                 ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (35)           ; 12 (10)          ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ;              ;
;                |CORE_nios2_jtag_debug_module_tck:the_CORE_nios2_jtag_debug_module_tck|                       ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (2)             ; 43 (43)          ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_tck:the_CORE_nios2_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_tck:the_CORE_nios2_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_tck:the_CORE_nios2_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ;              ;
;                |sld_virtual_jtag_basic:CORE_nios2_jtag_debug_module_phy|                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:CORE_nios2_jtag_debug_module_phy                                                                          ;              ;
;             |CORE_nios2_nios2_avalon_reg:the_CORE_nios2_nios2_avalon_reg|                                    ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_avalon_reg:the_CORE_nios2_nios2_avalon_reg                                                                                                                                                    ;              ;
;             |CORE_nios2_nios2_oci_break:the_CORE_nios2_nios2_oci_break|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_oci_break:the_CORE_nios2_nios2_oci_break                                                                                                                                                      ;              ;
;             |CORE_nios2_nios2_oci_debug:the_CORE_nios2_nios2_oci_debug|                                      ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 10 (9)           ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_oci_debug:the_CORE_nios2_nios2_oci_debug                                                                                                                                                      ;              ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_oci_debug:the_CORE_nios2_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                  ;              ;
;             |CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|                                            ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 50 (50)          ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem                                                                                                                                                            ;              ;
;                |CORE_nios2_ociram_sp_ram_module:CORE_nios2_ociram_sp_ram|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|CORE_nios2_ociram_sp_ram_module:CORE_nios2_ociram_sp_ram                                                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|CORE_nios2_ociram_sp_ram_module:CORE_nios2_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ;              ;
;                      |altsyncram_v871:auto_generated|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|CORE_nios2_ociram_sp_ram_module:CORE_nios2_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v871:auto_generated                                          ;              ;
;          |CORE_nios2_register_bank_a_module:CORE_nios2_register_bank_a|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_register_bank_a_module:CORE_nios2_register_bank_a                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_register_bank_a_module:CORE_nios2_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                       ;              ;
;                |altsyncram_4of1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_register_bank_a_module:CORE_nios2_register_bank_a|altsyncram:the_altsyncram|altsyncram_4of1:auto_generated                                                                                                                                        ;              ;
;          |CORE_nios2_register_bank_b_module:CORE_nios2_register_bank_b|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_register_bank_b_module:CORE_nios2_register_bank_b                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_register_bank_b_module:CORE_nios2_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                       ;              ;
;                |altsyncram_5of1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_register_bank_b_module:CORE_nios2_register_bank_b|altsyncram:the_altsyncram|altsyncram_5of1:auto_generated                                                                                                                                        ;              ;
;          |CORE_nios2_test_bench:the_CORE_nios2_test_bench|                                                   ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|CORE_nios2_test_bench:the_CORE_nios2_test_bench                                                                                                                                                                                                              ;              ;
;          |lpm_add_sub:Add18|                                                                                 ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|lpm_add_sub:Add18                                                                                                                                                                                                                                            ;              ;
;             |add_sub_8ri:auto_generated|                                                                     ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_nios2:nios2|lpm_add_sub:Add18|add_sub_8ri:auto_generated                                                                                                                                                                                                                 ;              ;
;       |CORE_rsp_xbar_demux:rsp_xbar_demux_001|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |sdram_uart|CORE:inst|CORE_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                        ;              ;
;       |CORE_rsp_xbar_demux:rsp_xbar_demux_002|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_rsp_xbar_demux:rsp_xbar_demux_002                                                                                                                                                                                                                                        ;              ;
;       |CORE_rsp_xbar_demux:rsp_xbar_demux|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|CORE_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                            ;              ;
;       |CORE_rsp_xbar_mux:rsp_xbar_mux|                                                                       ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 36 (36)          ; |sdram_uart|CORE:inst|CORE_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                ;              ;
;       |CORE_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                               ; 109 (109)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 87 (87)          ; |sdram_uart|CORE:inst|CORE_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                        ;              ;
;       |CORE_sdram_controller:sdram_controller|                                                               ; 356 (243)   ; 206 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (140)    ; 43 (2)            ; 164 (80)         ; |sdram_uart|CORE:inst|CORE_sdram_controller:sdram_controller                                                                                                                                                                                                                                        ;              ;
;          |CORE_sdram_controller_input_efifo_module:the_CORE_sdram_controller_input_efifo_module|             ; 136 (136)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 41 (41)           ; 86 (86)          ; |sdram_uart|CORE:inst|CORE_sdram_controller:sdram_controller|CORE_sdram_controller_input_efifo_module:the_CORE_sdram_controller_input_efifo_module                                                                                                                                                  ;              ;
;       |altera_avalon_sc_fifo:alarm_en_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |sdram_uart|CORE:inst|altera_avalon_sc_fifo:alarm_en_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                          ;              ;
;       |altera_avalon_sc_fifo:alarm_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |sdram_uart|CORE:inst|altera_avalon_sc_fifo:alarm_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:breathe_led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|              ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |sdram_uart|CORE:inst|altera_avalon_sc_fifo:breathe_led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                       ;              ;
;       |altera_avalon_sc_fifo:dht11_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |sdram_uart|CORE:inst|altera_avalon_sc_fifo:dht11_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:fan_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |sdram_uart|CORE:inst|altera_avalon_sc_fifo:fan_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |sdram_uart|CORE:inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                          ;              ;
;       |altera_avalon_sc_fifo:ledmode_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |sdram_uart|CORE:inst|altera_avalon_sc_fifo:ledmode_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:mp3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |sdram_uart|CORE:inst|altera_avalon_sc_fifo:mp3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|     ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |sdram_uart|CORE:inst|altera_avalon_sc_fifo:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:rs232_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |sdram_uart|CORE:inst|altera_avalon_sc_fifo:rs232_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|       ; 186 (186)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 64 (64)           ; 107 (107)        ; |sdram_uart|CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                ;              ;
;       |altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 74 (74)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 7 (7)             ; 57 (57)          ; |sdram_uart|CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                  ;              ;
;       |altera_avalon_sc_fifo:sigtap_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                   ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |sdram_uart|CORE:inst|altera_avalon_sc_fifo:sigtap_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                            ;              ;
;       |altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |sdram_uart|CORE:inst|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                  ;              ;
;       |altera_merlin_master_agent:nios2_data_master_translator_avalon_universal_master_0_agent|              ; 11 (11)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |sdram_uart|CORE:inst|altera_merlin_master_agent:nios2_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                       ;              ;
;       |altera_merlin_master_agent:nios2_instruction_master_translator_avalon_universal_master_0_agent|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |sdram_uart|CORE:inst|altera_merlin_master_agent:nios2_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:alarm_s1_translator_avalon_universal_slave_0_agent|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|altera_merlin_slave_agent:alarm_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_agent:fan_s1_translator_avalon_universal_slave_0_agent|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|altera_merlin_slave_agent:fan_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_agent:mp3_s1_translator_avalon_universal_slave_0_agent|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|altera_merlin_slave_agent:mp3_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_agent:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|altera_merlin_slave_agent:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|              ; 20 (12)     ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (9)       ; 0 (0)             ; 6 (3)            ; |sdram_uart|CORE:inst|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                       ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                     ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |sdram_uart|CORE:inst|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                         ;              ;
;       |altera_merlin_slave_agent:sigtap_s1_translator_avalon_universal_slave_0_agent|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|altera_merlin_slave_agent:sigtap_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|CORE:inst|altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:alarm_en_s1_translator|                                                ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |sdram_uart|CORE:inst|altera_merlin_slave_translator:alarm_en_s1_translator                                                                                                                                                                                                                         ;              ;
;       |altera_merlin_slave_translator:alarm_s1_translator|                                                   ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; |sdram_uart|CORE:inst|altera_merlin_slave_translator:alarm_s1_translator                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_translator:breathe_led_s1_translator|                                             ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |sdram_uart|CORE:inst|altera_merlin_slave_translator:breathe_led_s1_translator                                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_translator:dht11_s1_translator|                                                   ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |sdram_uart|CORE:inst|altera_merlin_slave_translator:dht11_s1_translator                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_translator:fan_s1_translator|                                                     ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |sdram_uart|CORE:inst|altera_merlin_slave_translator:fan_s1_translator                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |sdram_uart|CORE:inst|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                         ;              ;
;       |altera_merlin_slave_translator:ledmode_s1_translator|                                                 ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |sdram_uart|CORE:inst|altera_merlin_slave_translator:ledmode_s1_translator                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:mp3_s1_translator|                                                     ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |sdram_uart|CORE:inst|altera_merlin_slave_translator:mp3_s1_translator                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_translator:nios2_jtag_debug_module_translator|                                    ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 28 (28)          ; |sdram_uart|CORE:inst|altera_merlin_slave_translator:nios2_jtag_debug_module_translator                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:rs232_s1_translator|                                                   ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 11 (11)          ; |sdram_uart|CORE:inst|altera_merlin_slave_translator:rs232_s1_translator                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_translator:sigtap_s1_translator|                                                  ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |sdram_uart|CORE:inst|altera_merlin_slave_translator:sigtap_s1_translator                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_translator:sysid_control_slave_translator|                                        ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |sdram_uart|CORE:inst|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_traffic_limiter:limiter_001|                                                            ; 41 (41)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 22 (22)          ; |sdram_uart|CORE:inst|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_traffic_limiter:limiter|                                                                ; 21 (21)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 11 (11)          ; |sdram_uart|CORE:inst|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                         ;              ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                        ; 32 (32)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |sdram_uart|CORE:inst|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_width_adapter:width_adapter|                                                            ; 83 (83)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 81 (81)          ; |sdram_uart|CORE:inst|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                     ;              ;
;       |altera_reset_controller:rst_controller|                                                               ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (1)            ; |sdram_uart|CORE:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                        ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sdram_uart|CORE:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                             ;              ;
;    |LED_BUFFER:inst1|                                                                                        ; 81 (81)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 46 (46)          ; |sdram_uart|LED_BUFFER:inst1                                                                                                                                                                                                                                                                        ;              ;
;    |PLL:inst2|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|PLL:inst2                                                                                                                                                                                                                                                                               ;              ;
;       |altpll:altpll_component|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_uart|PLL:inst2|altpll:altpll_component                                                                                                                                                                                                                                                       ;              ;
;    |sld_hub:auto_hub|                                                                                        ; 177 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (1)       ; 14 (0)            ; 83 (0)           ; |sdram_uart|sld_hub:auto_hub                                                                                                                                                                                                                                                                        ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                         ; 176 (132)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (63)      ; 14 (14)           ; 83 (58)          ; |sdram_uart|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                           ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                           ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |sdram_uart|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                   ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                         ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |sdram_uart|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                 ;              ;
+--------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                   ;
+----------------------------------------+----------+---------------+---------------+-----------------------+-----------+
; Name                                   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+----------------------------------------+----------+---------------+---------------+-----------------------+-----------+
; sdram_controller_wire_dq[15]           ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[14]           ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[13]           ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[12]           ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[11]           ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[10]           ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[9]            ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[8]            ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[7]            ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[6]            ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[5]            ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[4]            ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[3]            ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[2]            ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[1]            ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_controller_wire_dq[0]            ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; sdram_clock                            ; Output   ; --            ; --            ; --                    ; --        ;
; sdram_controller_wire_cas_n            ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_cke              ; Output   ; --            ; --            ; --                    ; --        ;
; sdram_controller_wire_cs_n             ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_ras_n            ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_we_n             ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; buffer_out                             ; Output   ; --            ; --            ; --                    ; --        ;
; rs232_external_connection_txd          ; Output   ; --            ; --            ; --                    ; --        ;
; dht11_external_connection_txd          ; Output   ; --            ; --            ; --                    ; --        ;
; breathe_led_external_connection_export ; Output   ; --            ; --            ; --                    ; --        ;
; fan_external_connection_export         ; Output   ; --            ; --            ; --                    ; --        ;
; mp3_external_connection_export         ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[17]                            ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[16]                            ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[15]                            ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[14]                            ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[13]                            ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[12]                            ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[11]                            ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[10]                            ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[9]                             ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[8]                             ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[7]                             ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[6]                             ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[5]                             ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[4]                             ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[3]                             ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[2]                             ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[1]                             ; Output   ; --            ; --            ; --                    ; --        ;
; led_out[0]                             ; Output   ; --            ; --            ; --                    ; --        ;
; sdram_controller_wire_addr[11]         ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_addr[10]         ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_addr[9]          ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_addr[8]          ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_addr[7]          ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_addr[6]          ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_addr[5]          ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_addr[4]          ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_addr[3]          ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_addr[2]          ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_addr[1]          ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_addr[0]          ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_ba[1]            ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_ba[0]            ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_dqm[1]           ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sdram_controller_wire_dqm[0]           ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; inclk0                                 ; Input    ; --            ; --            ; --                    ; --        ;
; reset_reset_n                          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; Sigtap_external_connection_export      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; alarm_en_external_connection_export    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; alarm_external_connection_export       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; rs232_external_connection_rxd          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dht11_external_connection_rxd          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
+----------------------------------------+----------+---------------+---------------+-----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sdram_controller_wire_dq[15]                                                                                                        ;                   ;         ;
; sdram_controller_wire_dq[14]                                                                                                        ;                   ;         ;
; sdram_controller_wire_dq[13]                                                                                                        ;                   ;         ;
; sdram_controller_wire_dq[12]                                                                                                        ;                   ;         ;
; sdram_controller_wire_dq[11]                                                                                                        ;                   ;         ;
; sdram_controller_wire_dq[10]                                                                                                        ;                   ;         ;
; sdram_controller_wire_dq[9]                                                                                                         ;                   ;         ;
; sdram_controller_wire_dq[8]                                                                                                         ;                   ;         ;
; sdram_controller_wire_dq[7]                                                                                                         ;                   ;         ;
; sdram_controller_wire_dq[6]                                                                                                         ;                   ;         ;
; sdram_controller_wire_dq[5]                                                                                                         ;                   ;         ;
; sdram_controller_wire_dq[4]                                                                                                         ;                   ;         ;
; sdram_controller_wire_dq[3]                                                                                                         ;                   ;         ;
; sdram_controller_wire_dq[2]                                                                                                         ;                   ;         ;
; sdram_controller_wire_dq[1]                                                                                                         ;                   ;         ;
; sdram_controller_wire_dq[0]                                                                                                         ;                   ;         ;
; inclk0                                                                                                                              ;                   ;         ;
; reset_reset_n                                                                                                                       ;                   ;         ;
; Sigtap_external_connection_export                                                                                                   ;                   ;         ;
;      - CORE:inst|CORE_Sigtap:sigtap|read_mux_out                                                                                    ; 0                 ; 6       ;
; alarm_en_external_connection_export                                                                                                 ;                   ;         ;
;      - CORE:inst|CORE_Sigtap:alarm_en|read_mux_out                                                                                  ; 0                 ; 6       ;
; alarm_external_connection_export                                                                                                    ;                   ;         ;
;      - CORE:inst|CORE_Sigtap:alarm|read_mux_out                                                                                     ; 1                 ; 6       ;
; rs232_external_connection_rxd                                                                                                       ;                   ;         ;
;      - CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 0                 ; 6       ;
; dht11_external_connection_rxd                                                                                                       ;                   ;         ;
;      - CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1        ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CORE:inst|CORE_LEDMODE:ledmode|always0~1                                                                                                                                                                                                                    ; LCCOMB_X36_Y18_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_regs:the_CORE_RS232_regs|control_wr_strobe                                                                                                                                                                            ; LCCOMB_X35_Y22_N0  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_regs:the_CORE_RS232_regs|tx_wr_strobe                                                                                                                                                                                 ; LCCOMB_X35_Y22_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|got_new_char                                                                                                                                                                                     ; LCCOMB_X35_Y24_N8  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]~0                                                                                                                                         ; LCCOMB_X35_Y24_N4  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_tx:the_CORE_RS232_tx|always4~0                                                                                                                                                                                        ; LCCOMB_X35_Y25_N26 ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_tx:the_CORE_RS232_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[3]~1                                                                                                                                  ; LCCOMB_X34_Y23_N6  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_regs:the_CORE_RS232_regs|control_wr_strobe                                                                                                                                                                            ; LCCOMB_X33_Y24_N2  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_regs:the_CORE_RS232_regs|tx_wr_strobe                                                                                                                                                                                 ; LCCOMB_X33_Y24_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|got_new_char                                                                                                                                                                                     ; LCCOMB_X34_Y24_N16 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]~0                                                                                                                                         ; LCCOMB_X34_Y24_N8  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_tx:the_CORE_RS232_tx|always4~0                                                                                                                                                                                        ; LCCOMB_X38_Y23_N28 ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_tx:the_CORE_RS232_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[2]~1                                                                                                                                  ; LCCOMB_X37_Y23_N6  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                             ; LCCOMB_X29_Y25_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                 ; LCCOMB_X29_Y25_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                             ; LCCOMB_X20_Y24_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~0                                                                                                                                                                                                 ; LCCOMB_X19_Y24_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                 ; LCCOMB_X30_Y25_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                     ; LCCOMB_X30_Y25_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                             ; LCCOMB_X28_Y28_N22 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                             ; LCCOMB_X24_Y28_N30 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                               ; LCCOMB_X21_Y25_N0  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                         ; LCCOMB_X18_Y24_N30 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                       ; LCCOMB_X17_Y25_N4  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                               ; LCCOMB_X17_Y25_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                ; LCCOMB_X28_Y25_N4  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                  ; LCFF_X24_Y24_N1    ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                 ; LCCOMB_X28_Y25_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                  ; LCCOMB_X24_Y28_N0  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                   ; LCFF_X28_Y25_N7    ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                 ; LCCOMB_X28_Y28_N8  ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                                                            ; LCCOMB_X32_Y20_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                            ; LCCOMB_X31_Y20_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                            ; LCCOMB_X30_Y21_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_dc_wb_rd_en                                                                                                                                                                                                                    ; LCCOMB_X31_Y23_N8  ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_dc_wb_update_av_writedata                                                                                                                                                                                                      ; LCCOMB_X31_Y23_N6  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                          ; LCCOMB_X30_Y23_N10 ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_dc_wr_data_cnt[3]~0                                                                                                                                                                                                            ; LCCOMB_X31_Y23_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_dc_xfer_rd_data_starting                                                                                                                                                                                                       ; LCFF_X31_Y20_N1    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_dc_xfer_wr_active                                                                                                                                                                                                              ; LCFF_X32_Y18_N1    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_ienable_reg_irq0~0                                                                                                                                                                                                             ; LCCOMB_X31_Y21_N16 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_ld_align_byte1_fill                                                                                                                                                                                                            ; LCFF_X31_Y16_N23   ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_ld_align_sh8                                                                                                                                                                                                                   ; LCFF_X31_Y16_N13   ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_mul_stall_d3                                                                                                                                                                                                                   ; LCFF_X33_Y14_N9    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_slow_inst_result_en~0                                                                                                                                                                                                          ; LCCOMB_X30_Y21_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_stall~0                                                                                                                                                                                                                        ; LCCOMB_X31_Y19_N10 ; 730     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|A_wr_dst_reg_from_M                                                                                                                                                                                                              ; LCFF_X18_Y15_N11   ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|Add8~3                                                                                                                                                                                                                           ; LCCOMB_X32_Y14_N18 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jxuir                    ; LCFF_X18_Y26_N1    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X21_Y27_N0  ; 4       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X20_Y26_N16 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X20_Y27_N18 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X20_Y26_N18 ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X20_Y27_N16 ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X18_Y26_N23   ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_tck:the_CORE_nios2_jtag_debug_module_tck|sr[13]~13                      ; LCCOMB_X18_Y24_N6  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_tck:the_CORE_nios2_jtag_debug_module_tck|sr[30]~21                      ; LCCOMB_X21_Y24_N28 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_tck:the_CORE_nios2_jtag_debug_module_tck|sr[36]~29                      ; LCCOMB_X21_Y24_N10 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:CORE_nios2_jtag_debug_module_phy|virtual_state_sdr~0                          ; LCCOMB_X18_Y24_N0  ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:CORE_nios2_jtag_debug_module_phy|virtual_state_uir~0                          ; LCCOMB_X18_Y26_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_avalon_reg:the_CORE_nios2_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                        ; LCCOMB_X28_Y26_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|MonDReg[0]~12                                                                                                                  ; LCCOMB_X23_Y24_N8  ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|ociram_wr_en                                                                                                                   ; LCCOMB_X29_Y26_N28 ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|address[8]                                                                                                                                                                         ; LCFF_X24_Y22_N3    ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|D_ctrl_src2_choose_imm                                                                                                                                                                                                           ; LCFF_X18_Y16_N31   ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|D_ic_fill_starting~1                                                                                                                                                                                                             ; LCCOMB_X19_Y18_N30 ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|E_hbreak_req                                                                                                                                                                                                                     ; LCCOMB_X25_Y17_N18 ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|E_iw[0]                                                                                                                                                                                                                          ; LCFF_X31_Y18_N25   ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|E_iw[4]                                                                                                                                                                                                                          ; LCFF_X31_Y18_N3    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|F_stall                                                                                                                                                                                                                          ; LCCOMB_X20_Y16_N6  ; 170     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|M_bht_wr_en_unfiltered                                                                                                                                                                                                           ; LCCOMB_X19_Y18_N24 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|M_br_cond_taken_history[0]~0                                                                                                                                                                                                     ; LCCOMB_X19_Y15_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|M_ctrl_rdctl_inst                                                                                                                                                                                                                ; LCFF_X25_Y17_N15   ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|M_pipe_flush                                                                                                                                                                                                                     ; LCFF_X19_Y15_N25   ; 52      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|M_rot_rn[3]                                                                                                                                                                                                                      ; LCFF_X32_Y14_N23   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|always135~0                                                                                                                                                                                                                      ; LCCOMB_X31_Y19_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|d_address_offset_field[2]                                                                                                                                                                                                        ; LCFF_X35_Y19_N25   ; 59      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|d_address_offset_field[2]~1                                                                                                                                                                                                      ; LCCOMB_X32_Y20_N2  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|d_writedata[24]~32                                                                                                                                                                                                               ; LCCOMB_X31_Y23_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|dc_data_wr_port_en                                                                                                                                                                                                               ; LCCOMB_X30_Y21_N26 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|dc_tag_wr_port_en                                                                                                                                                                                                                ; LCCOMB_X30_Y18_N4  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|i_readdatavalid_d1                                                                                                                                                                                                               ; LCFF_X21_Y21_N13   ; 11      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|ic_fill_ap_offset[0]~2                                                                                                                                                                                                           ; LCCOMB_X23_Y17_N14 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|ic_fill_dp_offset_en~0                                                                                                                                                                                                           ; LCCOMB_X18_Y19_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|ic_fill_valid_bits_en                                                                                                                                                                                                            ; LCCOMB_X18_Y19_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                      ; LCCOMB_X19_Y18_N20 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|ic_tag_wraddress[5]~5                                                                                                                                                                                                            ; LCCOMB_X19_Y18_N22 ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_nios2:nios2|ic_tag_wren                                                                                                                                                                                                                      ; LCCOMB_X19_Y18_N12 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_sdram_controller:sdram_controller|CORE_sdram_controller_input_efifo_module:the_CORE_sdram_controller_input_efifo_module|entry_0[40]~0                                                                                                        ; LCCOMB_X20_Y22_N20 ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_sdram_controller:sdram_controller|CORE_sdram_controller_input_efifo_module:the_CORE_sdram_controller_input_efifo_module|entry_1[40]~0                                                                                                        ; LCCOMB_X20_Y22_N2  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_sdram_controller:sdram_controller|Selector27~6                                                                                                                                                                                               ; LCCOMB_X12_Y24_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_sdram_controller:sdram_controller|Selector34~3                                                                                                                                                                                               ; LCCOMB_X15_Y24_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_sdram_controller:sdram_controller|WideOr16~0                                                                                                                                                                                                 ; LCCOMB_X12_Y22_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_sdram_controller:sdram_controller|active_rnw~3                                                                                                                                                                                               ; LCCOMB_X15_Y22_N8  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2                                                                                                                                                                                                  ; LCCOMB_X14_Y24_N8  ; 18      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[11]~0                                                                                                                                                                                               ; LCCOMB_X10_Y24_N6  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:alarm_en_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                ; LCCOMB_X35_Y18_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:alarm_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                   ; LCCOMB_X34_Y18_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:breathe_led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                             ; LCCOMB_X35_Y21_N0  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:dht11_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                   ; LCCOMB_X34_Y25_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:fan_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                     ; LCCOMB_X34_Y19_N28 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                ; LCCOMB_X29_Y25_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:ledmode_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                 ; LCCOMB_X36_Y18_N28 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:mp3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                     ; LCCOMB_X36_Y19_N28 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                    ; LCCOMB_X30_Y24_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:rs232_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                   ; LCCOMB_X32_Y22_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                               ; LCCOMB_X9_Y17_N10  ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                            ; LCCOMB_X10_Y17_N8  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                            ; LCCOMB_X10_Y17_N10 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                            ; LCCOMB_X10_Y17_N20 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                            ; LCCOMB_X10_Y17_N6  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                            ; LCCOMB_X10_Y17_N16 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                            ; LCCOMB_X10_Y17_N2  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                            ; LCCOMB_X10_Y17_N28 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                            ; LCCOMB_X10_Y17_N22 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                              ; LCCOMB_X10_Y17_N24 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                            ; LCCOMB_X18_Y21_N26 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                            ; LCCOMB_X18_Y21_N24 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                            ; LCCOMB_X17_Y21_N26 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                            ; LCCOMB_X17_Y21_N24 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                            ; LCCOMB_X16_Y21_N10 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                            ; LCCOMB_X16_Y21_N16 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                            ; LCCOMB_X16_Y23_N20 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~2                                                                                                                                        ; LCCOMB_X15_Y21_N24 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sigtap_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                  ; LCCOMB_X37_Y19_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                        ; LCCOMB_X33_Y20_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                    ; LCCOMB_X14_Y21_N8  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                  ; LCCOMB_X16_Y23_N16 ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_merlin_traffic_limiter:limiter_001|pending_response_count[3]~18                                                                                                                                                                            ; LCCOMB_X34_Y20_N2  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_merlin_traffic_limiter:limiter_001|save_dest_id~8                                                                                                                                                                                          ; LCCOMB_X34_Y20_N14 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~8                                                                                                                                                                                 ; LCCOMB_X21_Y21_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                              ; LCCOMB_X22_Y21_N10 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_merlin_width_adapter:width_adapter|data_reg[14]~0                                                                                                                                                                                          ; LCCOMB_X19_Y24_N2  ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                 ; LCFF_X19_Y24_N13   ; 74      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                         ; LCFF_X15_Y22_N9    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                         ; LCFF_X15_Y22_N9    ; 2170    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; CORE:inst|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                             ; LCCOMB_X33_Y12_N8  ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; LED_BUFFER:inst1|Equal0~8                                                                                                                                                                                                                                   ; LCCOMB_X36_Y3_N0   ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PLL:inst2|altpll:altpll_component|_clk0                                                                                                                                                                                                                     ; PLL_1              ; 2684    ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL:inst2|altpll:altpll_component|_clk2                                                                                                                                                                                                                     ; PLL_1              ; 45      ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                ; JTAG_X1_Y19_N0     ; 183     ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                ; JTAG_X1_Y19_N0     ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; inclk0                                                                                                                                                                                                                                                      ; PIN_N2             ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; reset_reset_n                                                                                                                                                                                                                                               ; PIN_N25            ; 46      ; Async. clear, Latch enable                         ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                       ; LCFF_X15_Y18_N19   ; 70      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                            ; LCCOMB_X16_Y15_N4  ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                              ; LCCOMB_X16_Y15_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                            ; LCCOMB_X16_Y15_N12 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                                               ; LCCOMB_X16_Y14_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                              ; LCCOMB_X16_Y14_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                               ; LCCOMB_X16_Y18_N20 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                              ; LCCOMB_X16_Y18_N16 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~17                                                                                                                                                                                ; LCCOMB_X17_Y19_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~13                                                                                                                                                                          ; LCCOMB_X16_Y15_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~20                                                                                                                                                                          ; LCCOMB_X16_Y13_N4  ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                    ; LCCOMB_X15_Y19_N10 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                        ; LCCOMB_X16_Y18_N24 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                        ; LCCOMB_X16_Y18_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~18                                                                                                                                                         ; LCCOMB_X16_Y15_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                    ; LCCOMB_X15_Y14_N30 ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                    ; LCCOMB_X16_Y15_N16 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                            ; LCFF_X15_Y19_N13   ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                           ; LCFF_X15_Y18_N31   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                            ; LCFF_X15_Y19_N9    ; 41      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                            ; LCFF_X15_Y18_N11   ; 47      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                            ; LCFF_X15_Y18_N17   ; 14      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                     ; LCCOMB_X15_Y18_N22 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                           ; LCFF_X14_Y18_N9    ; 33      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; CORE:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; LCFF_X15_Y22_N9   ; 2170    ; Global Clock         ; GCLK8            ; --                        ;
; CORE:inst|altera_reset_controller:rst_controller|merged_reset~0                                                                     ; LCCOMB_X33_Y12_N8 ; 3       ; Global Clock         ; GCLK12           ; --                        ;
; PLL:inst2|altpll:altpll_component|_clk0                                                                                             ; PLL_1             ; 2684    ; Global Clock         ; GCLK3            ; --                        ;
; PLL:inst2|altpll:altpll_component|_clk2                                                                                             ; PLL_1             ; 45      ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                        ; JTAG_X1_Y19_N0    ; 183     ; Global Clock         ; GCLK0            ; --                        ;
; reset_reset_n                                                                                                                       ; PIN_N25           ; 46      ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                               ; LCFF_X15_Y18_N19  ; 70      ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                    ; LCFF_X15_Y19_N13  ; 12      ; Global Clock         ; GCLK1            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                        ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; CORE:inst|CORE_nios2:nios2|A_stall~0                                                                                                                                                                                                                        ; 730     ;
; CORE:inst|CORE_nios2:nios2|F_stall                                                                                                                                                                                                                          ; 171     ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                 ; 79      ;
; CORE:inst|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                 ; 74      ;
; CORE:inst|CORE_nios2:nios2|A_mul_stall                                                                                                                                                                                                                      ; 73      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; CORE:inst|CORE_nios2:nios2|d_write                                                                                                                                                                                                                          ; 64      ;
; CORE:inst|CORE_nios2:nios2|d_address_offset_field[2]                                                                                                                                                                                                        ; 59      ;
; CORE:inst|CORE_nios2:nios2|A_dc_fill_active                                                                                                                                                                                                                 ; 54      ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                     ; 53      ;
; CORE:inst|CORE_nios2:nios2|M_pipe_flush                                                                                                                                                                                                                     ; 52      ;
; CORE:inst|CORE_nios2:nios2|d_address_offset_field[1]                                                                                                                                                                                                        ; 51      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                                    ; 49      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                                    ; 49      ;
; CORE:inst|CORE_nios2:nios2|d_address_offset_field[0]                                                                                                                                                                                                        ; 49      ;
; CORE:inst|CORE_nios2:nios2|E_src1[27]~1                                                                                                                                                                                                                     ; 48      ;
; CORE:inst|CORE_nios2:nios2|E_src1[27]~0                                                                                                                                                                                                                     ; 48      ;
; CORE:inst|CORE_nios2:nios2|D_src2_reg[18]~31                                                                                                                                                                                                                ; 48      ;
; CORE:inst|CORE_nios2:nios2|D_src2_reg[18]~30                                                                                                                                                                                                                ; 48      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                            ; 47      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|jtag_ram_access                                                                                                                ; 46      ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                                 ; 44      ;
; CORE:inst|CORE_nios2:nios2|F_iw[5]~0                                                                                                                                                                                                                        ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                 ; 42      ;
; CORE:inst|CORE_nios2:nios2|A_dc_valid_st_bypass_hit                                                                                                                                                                                                         ; 42      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|CORE_sdram_controller_input_efifo_module:the_CORE_sdram_controller_input_efifo_module|rd_address                                                                                                           ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                            ; 41      ;
; CORE:inst|CORE_nios2:nios2|A_en_d1                                                                                                                                                                                                                          ; 41      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|CORE_sdram_controller_input_efifo_module:the_CORE_sdram_controller_input_efifo_module|entry_0[40]~0                                                                                                        ; 41      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|CORE_sdram_controller_input_efifo_module:the_CORE_sdram_controller_input_efifo_module|entry_1[40]~0                                                                                                        ; 41      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|active_rnw~3                                                                                                                                                                                               ; 41      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                                                          ; 41      ;
; CORE:inst|CORE_nios2:nios2|A_ctrl_mul_lsw                                                                                                                                                                                                                   ; 40      ;
; CORE:inst|CORE_nios2:nios2|A_mem_bypass_pending                                                                                                                                                                                                             ; 40      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; CORE:inst|altera_merlin_width_adapter:width_adapter|data_reg[14]~0                                                                                                                                                                                          ; 39      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:CORE_nios2_jtag_debug_module_phy|virtual_state_sdr~0                          ; 39      ;
; CORE:inst|CORE_nios2:nios2|D_ctrl_a_not_src                                                                                                                                                                                                                 ; 37      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|address[8]                                                                                                                                                                         ; 37      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|take_action_ocimem_b     ; 36      ;
; CORE:inst|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                            ; 36      ;
; CORE:inst|CORE_nios2:nios2|F_pc[20]~1                                                                                                                                                                                                                       ; 35      ;
; CORE:inst|CORE_nios2:nios2|F_pc[20]~0                                                                                                                                                                                                                       ; 34      ;
; CORE:inst|CORE_nios2:nios2|E_iw[4]                                                                                                                                                                                                                          ; 34      ;
; CORE:inst|CORE_nios2:nios2|E_ctrl_alu_subtract                                                                                                                                                                                                              ; 34      ;
; CORE:inst|CORE_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                     ; 34      ;
; CORE:inst|CORE_nios2:nios2|E_regnum_a_cmp_D                                                                                                                                                                                                                 ; 34      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                           ; 33      ;
; CORE:inst|CORE_nios2:nios2|D_ctrl_src2_choose_imm                                                                                                                                                                                                           ; 33      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|jtag_ram_rd_d1                                                                                                                 ; 33      ;
; CORE:inst|CORE_nios2:nios2|E_ctrl_logic                                                                                                                                                                                                                     ; 33      ;
; CORE:inst|CORE_nios2:nios2|M_rot_rn[3]                                                                                                                                                                                                                      ; 32      ;
; CORE:inst|CORE_nios2:nios2|M_rot_rn[2]                                                                                                                                                                                                                      ; 32      ;
; CORE:inst|CORE_nios2:nios2|M_rot_rn[4]                                                                                                                                                                                                                      ; 32      ;
; CORE:inst|CORE_nios2:nios2|A_mul_stall_d3                                                                                                                                                                                                                   ; 32      ;
; CORE:inst|CORE_nios2:nios2|A_slow_inst_result_en~0                                                                                                                                                                                                          ; 32      ;
; CORE:inst|CORE_nios2:nios2|M_ctrl_rdctl_inst                                                                                                                                                                                                                ; 32      ;
; CORE:inst|CORE_nios2:nios2|M_ctrl_mem                                                                                                                                                                                                                       ; 32      ;
; CORE:inst|CORE_nios2:nios2|A_rot_fill_bit                                                                                                                                                                                                                   ; 32      ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[23]~45                                                                                                                                                                                                      ; 32      ;
; CORE:inst|CORE_nios2:nios2|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                   ; 32      ;
; CORE:inst|CORE_nios2:nios2|D_ctrl_hi_imm16                                                                                                                                                                                                                  ; 32      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; CORE:inst|CORE_nios2:nios2|E_logic_op[0]                                                                                                                                                                                                                    ; 32      ;
; CORE:inst|CORE_nios2:nios2|E_logic_op[1]                                                                                                                                                                                                                    ; 32      ;
; CORE:inst|CORE_nios2:nios2|E_alu_result~0                                                                                                                                                                                                                   ; 32      ;
; CORE:inst|CORE_nios2:nios2|d_writedata[24]~32                                                                                                                                                                                                               ; 32      ;
; CORE:inst|CORE_nios2:nios2|A_dc_wb_update_av_writedata                                                                                                                                                                                                      ; 32      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_state.000000010                                                                                                                                                                                          ; 32      ;
; CORE:inst|CORE_nios2:nios2|Add8~3                                                                                                                                                                                                                           ; 32      ;
; CORE:inst|CORE_nios2:nios2|Add8~1                                                                                                                                                                                                                           ; 32      ;
; CORE:inst|CORE_nios2:nios2|d_address_line_field[0]                                                                                                                                                                                                          ; 32      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|MonDReg[0]~12                                                                                                                  ; 31      ;
; CORE:inst|altera_merlin_slave_translator:nios2_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                       ; 31      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|readdata~3                                                                                                                                                                         ; 28      ;
; CORE:inst|CORE_nios2:nios2|E_hbreak_req                                                                                                                                                                                                                     ; 28      ;
; CORE:inst|altera_avalon_sc_fifo:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                       ; 28      ;
; CORE:inst|altera_merlin_master_agent:nios2_data_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                          ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                 ; 26      ;
; CORE:inst|CORE_nios2:nios2|A_ld_align_sh16                                                                                                                                                                                                                  ; 25      ;
; CORE:inst|CORE_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                                 ; 25      ;
; CORE:inst|CORE_nios2:nios2|D_bht_data[1]                                                                                                                                                                                                                    ; 25      ;
; CORE:inst|CORE_nios2:nios2|E_ctrl_crst                                                                                                                                                                                                                      ; 24      ;
; CORE:inst|CORE_nios2:nios2|E_ctrl_exception                                                                                                                                                                                                                 ; 24      ;
; CORE:inst|CORE_nios2:nios2|E_ctrl_break                                                                                                                                                                                                                     ; 24      ;
; CORE:inst|CORE_nios2:nios2|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                             ; 24      ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[23]~7                                                                                                                                                                                                       ; 24      ;
; CORE:inst|CORE_nios2:nios2|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                     ; 24      ;
; CORE:inst|CORE_nios2:nios2|E_valid_jmp_indirect                                                                                                                                                                                                             ; 24      ;
; CORE:inst|CORE_nios2:nios2|D_ctrl_b_is_dst                                                                                                                                                                                                                  ; 24      ;
; CORE:inst|CORE_nios2:nios2|E_ctrl_retaddr                                                                                                                                                                                                                   ; 24      ;
; CORE:inst|CORE_nios2:nios2|D_ic_fill_starting~1                                                                                                                                                                                                             ; 24      ;
; CORE:inst|CORE_nios2:nios2|d_read                                                                                                                                                                                                                           ; 24      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|refresh_request                                                                                                                                                                                            ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                               ; 23      ;
; CORE:inst|CORE_nios2:nios2|E_ctrl_jmp_indirect                                                                                                                                                                                                              ; 23      ;
; CORE:inst|CORE_nios2:nios2|D_iw[12]                                                                                                                                                                                                                         ; 23      ;
; CORE:inst|altera_merlin_master_agent:nios2_data_master_translator_avalon_universal_master_0_agent|av_waitrequest                                                                                                                                            ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                ; 22      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_state.000000001                                                                                                                                                                                          ; 22      ;
; ~GND                                                                                                                                                                                                                                                        ; 21      ;
; CORE:inst|CORE_nios2:nios2|D_iw[16]                                                                                                                                                                                                                         ; 21      ;
; CORE:inst|CORE_nios2:nios2|D_iw[14]                                                                                                                                                                                                                         ; 21      ;
; CORE:inst|CORE_nios2:nios2|A_dc_xfer_rd_data_starting                                                                                                                                                                                                       ; 21      ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                         ; 21      ;
; CORE:inst|CORE_nios2:nios2|E_ctrl_shift_rot_right                                                                                                                                                                                                           ; 20      ;
; CORE:inst|CORE_nios2:nios2|D_iw[13]                                                                                                                                                                                                                         ; 20      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                               ; 20      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][83]                                                                                                                                           ; 20      ;
; CORE:inst|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                  ; 20      ;
; CORE:inst|CORE_nios2:nios2|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                          ; 20      ;
; CORE:inst|CORE_nios2:nios2|d_address_tag_field_nxt~0                                                                                                                                                                                                        ; 20      ;
; LED_BUFFER:inst1|Equal2~0                                                                                                                                                                                                                                   ; 20      ;
; CORE:inst|CORE_LEDMODE:ledmode|data_out[1]                                                                                                                                                                                                                  ; 20      ;
; CORE:inst|altera_merlin_traffic_limiter:limiter_001|save_dest_id~8                                                                                                                                                                                          ; 19      ;
; CORE:inst|CORE_rsp_xbar_demux:rsp_xbar_demux_002|src0_valid~0                                                                                                                                                                                               ; 19      ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                     ; 19      ;
; CORE:inst|CORE_rsp_xbar_demux:rsp_xbar_demux_002|src1_valid~0                                                                                                                                                                                               ; 19      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                          ; 19      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_state.001000000                                                                                                                                                                                          ; 19      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|WideOr9~0                                                                                                                                                                                                  ; 19      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                ; 18      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|always5~2                                                                                                                                                                                                  ; 18      ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_regs:the_CORE_RS232_regs|Equal3~0                                                                                                                                                                                     ; 18      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_tck:the_CORE_nios2_jtag_debug_module_tck|sr[30]~21                      ; 18      ;
; CORE:inst|CORE_nios2:nios2|A_dc_fill_starting_d1                                                                                                                                                                                                            ; 18      ;
; CORE:inst|CORE_nios2:nios2|A_ctrl_ld_signed                                                                                                                                                                                                                 ; 18      ;
; CORE:inst|CORE_nios2:nios2|D_iw[11]                                                                                                                                                                                                                         ; 18      ;
; CORE:inst|CORE_nios2:nios2|D_src2_hazard_E                                                                                                                                                                                                                  ; 18      ;
; CORE:inst|CORE_nios2:nios2|E_iw[0]                                                                                                                                                                                                                          ; 18      ;
; CORE:inst|CORE_nios2:nios2|M_valid_from_E                                                                                                                                                                                                                   ; 18      ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                 ; 18      ;
; LED_BUFFER:inst1|Equal0~8                                                                                                                                                                                                                                   ; 18      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|init_done                                                                                                                                                                                                  ; 18      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                    ; 17      ;
; CORE:inst|CORE_nios2:nios2|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                        ; 17      ;
; CORE:inst|CORE_nios2:nios2|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                      ; 17      ;
; CORE:inst|CORE_nios2:nios2|D_iw[15]                                                                                                                                                                                                                         ; 17      ;
; CORE:inst|CORE_nios2:nios2|E_regnum_b_cmp_D                                                                                                                                                                                                                 ; 17      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                            ; 16      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                            ; 16      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                            ; 16      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                            ; 16      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                            ; 16      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                            ; 16      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                            ; 16      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                            ; 16      ;
; CORE:inst|CORE_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                   ; 16      ;
; CORE:inst|CORE_rsp_xbar_mux:rsp_xbar_mux|src_payload~0                                                                                                                                                                                                      ; 16      ;
; CORE:inst|CORE_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~34                                                                                                                                                                                             ; 16      ;
; CORE:inst|CORE_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                  ; 16      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_tck:the_CORE_nios2_jtag_debug_module_tck|sr~19                          ; 16      ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[11]~6                                                                                                                                                                                                       ; 16      ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_regs:the_CORE_RS232_regs|Equal2~0                                                                                                                                                                                     ; 16      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_data[9]~0                                                                                                                                                                                                ; 16      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 16      ;
; CORE:inst|altera_merlin_slave_translator:dht11_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                      ; 16      ;
; CORE:inst|altera_merlin_slave_translator:rs232_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                      ; 16      ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_regs:the_CORE_RS232_regs|Equal0~0                                                                                                                                                                                     ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                   ; 15      ;
; CORE:inst|CORE_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~36                                                                                                                                                                                             ; 15      ;
; CORE:inst|CORE_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                 ; 15      ;
; CORE:inst|CORE_nios2:nios2|D_src2_imm[30]~11                                                                                                                                                                                                                ; 15      ;
; CORE:inst|CORE_nios2:nios2|D_iw[21]                                                                                                                                                                                                                         ; 15      ;
; CORE:inst|CORE_nios2:nios2|D_src2[30]~0                                                                                                                                                                                                                     ; 15      ;
; CORE:inst|CORE_nios2:nios2|D_iw[2]                                                                                                                                                                                                                          ; 15      ;
; CORE:inst|CORE_nios2:nios2|E_iw[2]                                                                                                                                                                                                                          ; 15      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[34]                  ; 15      ;
; CORE:inst|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                   ; 15      ;
; CORE:inst|CORE_addr_router_001:addr_router_001|Equal8~0                                                                                                                                                                                                     ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                            ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                   ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                   ; 14      ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                      ; 14      ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                      ; 14      ;
; CORE:inst|CORE_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                 ; 14      ;
; CORE:inst|CORE_nios2:nios2|D_iw[4]                                                                                                                                                                                                                          ; 14      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                          ; 14      ;
; CORE:inst|CORE_nios2:nios2|A_dc_wb_active                                                                                                                                                                                                                   ; 14      ;
; CORE:inst|CORE_addr_router_001:addr_router_001|Equal12~1                                                                                                                                                                                                    ; 14      ;
; CORE:inst|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|WideOr0~2                                                                                                                                                 ; 14      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_state.100000000                                                                                                                                                                                          ; 14      ;
; CORE:inst|CORE_addr_router_001:addr_router_001|Equal4~0                                                                                                                                                                                                     ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                   ; 13      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                          ; 13      ;
; CORE:inst|CORE_nios2:nios2|D_ic_fill_starting_d1                                                                                                                                                                                                            ; 13      ;
; CORE:inst|CORE_nios2:nios2|D_iw[0]                                                                                                                                                                                                                          ; 13      ;
; CORE:inst|CORE_nios2:nios2|D_iw[1]                                                                                                                                                                                                                          ; 13      ;
; CORE:inst|CORE_nios2:nios2|E_iw[1]                                                                                                                                                                                                                          ; 13      ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_tx:the_CORE_RS232_tx|do_load_shifter                                                                                                                                                                                  ; 13      ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_tx:the_CORE_RS232_tx|do_load_shifter                                                                                                                                                                                  ; 13      ;
; CORE:inst|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                           ; 13      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                                          ; 13      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                           ; 13      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_tck:the_CORE_nios2_jtag_debug_module_tck|sr[13]~13                      ; 13      ;
; CORE:inst|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|local_read~2                                                                                                                                              ; 13      ;
; CORE:inst|CORE_nios2:nios2|ic_fill_line[0]                                                                                                                                                                                                                  ; 13      ;
; CORE:inst|CORE_nios2:nios2|ic_fill_line[1]                                                                                                                                                                                                                  ; 13      ;
; CORE:inst|CORE_nios2:nios2|ic_fill_line[3]                                                                                                                                                                                                                  ; 13      ;
; CORE:inst|CORE_nios2:nios2|ic_fill_line[4]                                                                                                                                                                                                                  ; 13      ;
; CORE:inst|CORE_nios2:nios2|ic_fill_line[5]                                                                                                                                                                                                                  ; 13      ;
; CORE:inst|CORE_nios2:nios2|ic_fill_line[2]                                                                                                                                                                                                                  ; 13      ;
; CORE:inst|CORE_nios2:nios2|ic_fill_line[6]                                                                                                                                                                                                                  ; 13      ;
; CORE:inst|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                   ; 13      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|CORE_sdram_controller_input_efifo_module:the_CORE_sdram_controller_input_efifo_module|entries[0]                                                                                                           ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                   ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                           ; 12      ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|delayed_unxsync_rxdxx1                                                                                                                                                                           ; 12      ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|delayed_unxsync_rxdxx1                                                                                                                                                                           ; 12      ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|got_new_char                                                                                                                                                                                     ; 12      ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|got_new_char                                                                                                                                                                                     ; 12      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                              ; 12      ;
; CORE:inst|CORE_nios2:nios2|A_dc_xfer_rd_addr_active                                                                                                                                                                                                         ; 12      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                          ; 12      ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[5]~1                                                                                                                                                                                                        ; 12      ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[5]~0                                                                                                                                                                                                        ; 12      ;
; CORE:inst|CORE_nios2:nios2|D_iw[5]                                                                                                                                                                                                                          ; 12      ;
; CORE:inst|CORE_nios2:nios2|E_iw[3]                                                                                                                                                                                                                          ; 12      ;
; CORE:inst|CORE_nios2:nios2|E_iw[5]                                                                                                                                                                                                                          ; 12      ;
; CORE:inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                   ; 12      ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[8]                                                                                                                                                                                                                  ; 12      ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[7]                                                                                                                                                                                                                  ; 12      ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[6]                                                                                                                                                                                                                  ; 12      ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[9]                                                                                                                                                                                                                  ; 12      ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[10]                                                                                                                                                                                                                 ; 12      ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[5]                                                                                                                                                                                                                  ; 12      ;
; CORE:inst|altera_avalon_sc_fifo:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                      ; 12      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|Equal0~4                                                                                                                                                                                                   ; 12      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|i_state.011                                                                                                                                                                                                ; 12      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|i_state.000                                                                                                                                                                                                ; 12      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[11]~0                                                                                                                                                                                               ; 12      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|pending~11                                                                                                                                                                                                 ; 12      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|CORE_sdram_controller_input_efifo_module:the_CORE_sdram_controller_input_efifo_module|entries[1]                                                                                                           ; 12      ;
; CORE:inst|CORE_nios2:nios2|E_src2[0]                                                                                                                                                                                                                        ; 12      ;
; CORE:inst|CORE_nios2:nios2|E_src2[1]                                                                                                                                                                                                                        ; 12      ;
; CORE:inst|CORE_nios2:nios2|E_src2[2]                                                                                                                                                                                                                        ; 12      ;
; CORE:inst|CORE_nios2:nios2|E_src2[3]                                                                                                                                                                                                                        ; 12      ;
; CORE:inst|CORE_nios2:nios2|E_src2[4]                                                                                                                                                                                                                        ; 12      ;
; CORE:inst|CORE_nios2:nios2|d_address_line_field[1]                                                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                             ; 11      ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|Equal0~2                                                                                                                                                                                         ; 11      ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|Equal0~2                                                                                                                                                                                         ; 11      ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|do_start_rx                                                                                                                                                                                      ; 11      ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|do_start_rx                                                                                                                                                                                      ; 11      ;
; CORE:inst|CORE_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                  ; 11      ;
; CORE:inst|CORE_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                ; 11      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; 11      ;
; CORE:inst|CORE_nios2:nios2|A_ctrl_shift_rot                                                                                                                                                                                                                 ; 11      ;
; CORE:inst|CORE_nios2:nios2|i_readdatavalid_d1                                                                                                                                                                                                               ; 11      ;
; CORE:inst|CORE_nios2:nios2|ic_fill_dp_offset[0]                                                                                                                                                                                                             ; 11      ;
; CORE:inst|CORE_nios2:nios2|Equal171~1                                                                                                                                                                                                                       ; 11      ;
; CORE:inst|CORE_nios2:nios2|D_iw[3]                                                                                                                                                                                                                          ; 11      ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                              ; 11      ;
; CORE:inst|CORE_nios2:nios2|A_dc_fill_starting~0                                                                                                                                                                                                             ; 11      ;
; CORE:inst|altera_merlin_traffic_limiter:limiter_001|suppress~0                                                                                                                                                                                              ; 11      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|i_state.010                                                                                                                                                                                                ; 11      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|i_state.101                                                                                                                                                                                                ; 11      ;
; CORE:inst|CORE_nios2:nios2|i_read                                                                                                                                                                                                                           ; 11      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_addr[1]~1                                                                                                                                                                                                ; 11      ;
; CORE:inst|CORE_nios2:nios2|d_address_line_field[3]                                                                                                                                                                                                          ; 11      ;
; CORE:inst|CORE_nios2:nios2|d_address_line_field[2]                                                                                                                                                                                                          ; 11      ;
; CORE:inst|CORE_nios2:nios2|d_writedata[0]                                                                                                                                                                                                                   ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                             ; 10      ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_regs:the_CORE_RS232_regs|control_wr_strobe                                                                                                                                                                            ; 10      ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_regs:the_CORE_RS232_regs|control_wr_strobe                                                                                                                                                                            ; 10      ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]~0                                                                                                                                         ; 10      ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]~0                                                                                                                                         ; 10      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                          ; 10      ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_tx:the_CORE_RS232_tx|always4~0                                                                                                                                                                                        ; 10      ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_tx:the_CORE_RS232_tx|always4~0                                                                                                                                                                                        ; 10      ;
; CORE:inst|CORE_nios2:nios2|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                                                                       ; 10      ;
; CORE:inst|CORE_nios2:nios2|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                                                                       ; 10      ;
; CORE:inst|CORE_nios2:nios2|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                                                                       ; 10      ;
; CORE:inst|CORE_nios2:nios2|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                                                       ; 10      ;
; CORE:inst|CORE_nios2:nios2|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                                                       ; 10      ;
; CORE:inst|CORE_nios2:nios2|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                                                                        ; 10      ;
; CORE:inst|CORE_nios2:nios2|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                                                                        ; 10      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                          ; 10      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                          ; 10      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                          ; 10      ;
; CORE:inst|CORE_nios2:nios2|A_ld_align_sh8                                                                                                                                                                                                                   ; 10      ;
; CORE:inst|CORE_nios2:nios2|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                       ; 10      ;
; CORE:inst|CORE_nios2:nios2|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                       ; 10      ;
; CORE:inst|CORE_nios2:nios2|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                       ; 10      ;
; CORE:inst|CORE_nios2:nios2|ic_fill_dp_offset[1]                                                                                                                                                                                                             ; 10      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                          ; 10      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                          ; 10      ;
; CORE:inst|CORE_nios2:nios2|hbreak_enabled                                                                                                                                                                                                                   ; 10      ;
; CORE:inst|CORE_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                     ; 10      ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                          ; 10      ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[2]                                                                                                                                                                                                                  ; 10      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|waitrequest                                                                                                                    ; 10      ;
; CORE:inst|altera_avalon_sc_fifo:dht11_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                     ; 10      ;
; CORE:inst|altera_avalon_sc_fifo:rs232_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                     ; 10      ;
; CORE:inst|CORE_sdram_controller:sdram_controller|i_addr[11]                                                                                                                                                                                                 ; 10      ;
; CORE:inst|CORE_addr_router_001:addr_router_001|Equal6~1                                                                                                                                                                                                     ; 10      ;
; LED_BUFFER:inst1|Equal0~7                                                                                                                                                                                                                                   ; 10      ;
; LED_BUFFER:inst1|Equal0~5                                                                                                                                                                                                                                   ; 10      ;
; LED_BUFFER:inst1|Equal0~4                                                                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                             ; 9       ;
; CORE:inst|CORE_nios2:nios2|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                        ; 9       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|f_select                                                                                                                                                                                                   ; 9       ;
; CORE:inst|CORE_nios2:nios2|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                      ; 9       ;
; CORE:inst|CORE_nios2:nios2|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                       ; 9       ;
; CORE:inst|CORE_nios2:nios2|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                       ; 9       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                               ; 9       ;
; CORE:inst|CORE_nios2:nios2|A_ld_align_byte1_fill                                                                                                                                                                                                            ; 9       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[0]                                                                                                                                                                                                                  ; 9       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_dp_offset[2]                                                                                                                                                                                                             ; 9       ;
; CORE:inst|CORE_nios2:nios2|Equal171~0                                                                                                                                                                                                                       ; 9       ;
; CORE:inst|CORE_nios2:nios2|d_readdatavalid_d1                                                                                                                                                                                                               ; 9       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_tx:the_CORE_RS232_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[3]~1                                                                                                                                  ; 9       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_tx:the_CORE_RS232_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[2]~1                                                                                                                                  ; 9       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                 ; 9       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[3]                                                                                                                                                                                                                  ; 9       ;
; CORE:inst|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg~0                                                                                                                                                            ; 9       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[4]                                                                                                                                                                                                                  ; 9       ;
; CORE:inst|altera_merlin_slave_translator:mp3_s1_translator|av_begintransfer~0                                                                                                                                                                               ; 9       ;
; CORE:inst|CORE_nios2:nios2|A_dc_want_fill                                                                                                                                                                                                                   ; 9       ;
; CORE:inst|CORE_addr_router_001:addr_router_001|src_channel[9]~4                                                                                                                                                                                             ; 9       ;
; CORE:inst|altera_avalon_sc_fifo:ledmode_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                   ; 9       ;
; CORE:inst|CORE_addr_router_001:addr_router_001|Equal2~1                                                                                                                                                                                                     ; 9       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_state.000000100                                                                                                                                                                                          ; 9       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_state.010000000                                                                                                                                                                                          ; 9       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|CORE_sdram_controller_input_efifo_module:the_CORE_sdram_controller_input_efifo_module|Equal1~0                                                                                                             ; 9       ;
; CORE:inst|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                          ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                              ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[0]                                                                                                                                                                                                 ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[1]                                                                                                                                                                                                 ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[2]                                                                                                                                                                                                 ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[3]                                                                                                                                                                                                 ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[4]                                                                                                                                                                                                 ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[5]                                                                                                                                                                                                 ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[6]                                                                                                                                                                                                 ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[7]                                                                                                                                                                                                 ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[8]                                                                                                                                                                                                 ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[9]                                                                                                                                                                                                 ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[10]                                                                                                                                                                                                ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[11]                                                                                                                                                                                                ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[12]                                                                                                                                                                                                ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[13]                                                                                                                                                                                                ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[14]                                                                                                                                                                                                ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|za_data[15]                                                                                                                                                                                                ; 8       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_regs:the_CORE_RS232_regs|tx_wr_strobe                                                                                                                                                                                 ; 8       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_regs:the_CORE_RS232_regs|tx_wr_strobe                                                                                                                                                                                 ; 8       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                               ; 8       ;
; CORE:inst|CORE_nios2:nios2|M_br_cond_taken_history[0]~0                                                                                                                                                                                                     ; 8       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_valid_bits_en                                                                                                                                                                                                            ; 8       ;
; CORE:inst|CORE_nios2:nios2|A_rot_pass2                                                                                                                                                                                                                      ; 8       ;
; CORE:inst|CORE_nios2:nios2|A_rot_sel_fill2                                                                                                                                                                                                                  ; 8       ;
; CORE:inst|CORE_nios2:nios2|A_rot_pass3                                                                                                                                                                                                                      ; 8       ;
; CORE:inst|CORE_nios2:nios2|A_rot_sel_fill3                                                                                                                                                                                                                  ; 8       ;
; CORE:inst|CORE_nios2:nios2|A_rot_pass1                                                                                                                                                                                                                      ; 8       ;
; CORE:inst|CORE_nios2:nios2|A_rot_sel_fill1                                                                                                                                                                                                                  ; 8       ;
; CORE:inst|CORE_nios2:nios2|A_slow_ld_data_fill_bit                                                                                                                                                                                                          ; 8       ;
; CORE:inst|CORE_nios2:nios2|A_rot_pass0                                                                                                                                                                                                                      ; 8       ;
; CORE:inst|CORE_nios2:nios2|A_rot_sel_fill0                                                                                                                                                                                                                  ; 8       ;
; CORE:inst|CORE_nios2:nios2|Equal171~2                                                                                                                                                                                                                       ; 8       ;
; CORE:inst|CORE_nios2:nios2|D_iw[8]                                                                                                                                                                                                                          ; 8       ;
; CORE:inst|CORE_nios2:nios2|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                      ; 8       ;
; CORE:inst|CORE_nios2:nios2|Equal273~0                                                                                                                                                                                                                       ; 8       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|MonAReg[3]                                                                                                                     ; 8       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|MonAReg[4]                                                                                                                     ; 8       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|MonAReg[2]                                                                                                                     ; 8       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|write                                                                                                                                                                              ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|i_count[1]                                                                                                                                                                                                 ; 8       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_req_accepted~0                                                                                                                                                                                                           ; 8       ;
; CORE:inst|altera_merlin_slave_translator:ledmode_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                    ; 8       ;
; CORE:inst|CORE_nios2:nios2|always135~0                                                                                                                                                                                                                      ; 8       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[11]                                                                                                                                                                                                                 ; 8       ;
; CORE:inst|altera_avalon_sc_fifo:alarm_en_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                  ; 8       ;
; CORE:inst|CORE_nios2:nios2|A_dc_wb_wr_starting                                                                                                                                                                                                              ; 8       ;
; CORE:inst|CORE_addr_router:addr_router|Equal2~3                                                                                                                                                                                                             ; 8       ;
; CORE:inst|CORE_addr_router:addr_router|Equal1~4                                                                                                                                                                                                             ; 8       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|CORE_sdram_controller_input_efifo_module:the_CORE_sdram_controller_input_efifo_module|Equal0~0                                                                                                             ; 8       ;
; CORE:inst|altera_avalon_sc_fifo:mp3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                       ; 8       ;
; CORE:inst|altera_avalon_sc_fifo:fan_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                       ; 8       ;
; CORE:inst|altera_avalon_sc_fifo:breathe_led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                               ; 8       ;
; CORE:inst|CORE_nios2:nios2|d_writedata[1]                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                       ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_ap_offset[0]~2                                                                                                                                                                                                           ; 7       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                            ; 7       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                            ; 7       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                            ; 7       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                            ; 7       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                          ; 7       ;
; CORE:inst|altera_merlin_slave_translator:sysid_control_slave_translator|av_readdata_pre[30]                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|ic_tag_wraddress[5]~5                                                                                                                                                                                                            ; 7       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                            ; 7       ;
; CORE:inst|CORE_nios2:nios2|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                   ; 7       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                            ; 7       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                          ; 7       ;
; CORE:inst|CORE_nios2:nios2|D_iw[7]                                                                                                                                                                                                                          ; 7       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[1]                                                                                                                                                                                                                  ; 7       ;
; CORE:inst|altera_merlin_width_adapter:width_adapter|out_endofpacket~0                                                                                                                                                                                       ; 7       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                            ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[11]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[12]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[13]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[14]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[15]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[16]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[17]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[18]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[19]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[20]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[21]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[22]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[23]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[24]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[2]                                                                                                                                                                                                                        ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[3]                                                                                                                                                                                                                        ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[4]                                                                                                                                                                                                                        ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[5]                                                                                                                                                                                                                        ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[6]                                                                                                                                                                                                                        ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[7]                                                                                                                                                                                                                        ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[8]                                                                                                                                                                                                                        ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[9]                                                                                                                                                                                                                        ; 7       ;
; CORE:inst|CORE_nios2:nios2|E_src1[10]                                                                                                                                                                                                                       ; 7       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|i_count[2]                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                 ; 7       ;
; CORE:inst|altera_merlin_slave_translator:alarm_en_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                   ; 7       ;
; CORE:inst|altera_merlin_slave_translator:alarm_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                      ; 7       ;
; CORE:inst|altera_merlin_slave_translator:sigtap_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                     ; 7       ;
; CORE:inst|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                    ; 7       ;
; CORE:inst|altera_merlin_slave_translator:mp3_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                        ; 7       ;
; CORE:inst|altera_merlin_slave_translator:fan_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                        ; 7       ;
; CORE:inst|altera_merlin_slave_translator:breathe_led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                ; 7       ;
; CORE:inst|altera_merlin_slave_translator:breathe_led_s1_translator|wait_latency_counter[1]~0                                                                                                                                                                ; 7       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[12]                                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[13]                                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[14]                                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[15]                                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[16]                                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[17]                                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[18]                                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[19]                                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[20]                                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[21]                                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[22]                                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[23]                                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[24]                                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|A_dc_wr_data_cnt[3]                                                                                                                                                                                                              ; 7       ;
; CORE:inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                  ; 7       ;
; CORE:inst|altera_avalon_sc_fifo:alarm_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                     ; 7       ;
; CORE:inst|altera_avalon_sc_fifo:sigtap_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                    ; 7       ;
; CORE:inst|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                          ; 7       ;
; CORE:inst|CORE_nios2:nios2|A_dc_wb_wr_active                                                                                                                                                                                                                ; 7       ;
; CORE:inst|CORE_nios2:nios2|A_valid                                                                                                                                                                                                                          ; 7       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_count[1]                                                                                                                                                                                                 ; 7       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:CORE_nios2_jtag_debug_module_phy|virtual_state_cdr                            ; 7       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_state.000001000                                                                                                                                                                                          ; 7       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[1]                                                                                                                     ; 7       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[2]                                                                                                                     ; 7       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[0]                                                                                                                     ; 7       ;
; CORE:inst|CORE_nios2:nios2|d_writedata[2]                                                                                                                                                                                                                   ; 7       ;
; CORE:inst|CORE_nios2:nios2|d_writedata[3]                                                                                                                                                                                                                   ; 7       ;
; CORE:inst|CORE_nios2:nios2|d_writedata[4]                                                                                                                                                                                                                   ; 7       ;
; CORE:inst|CORE_nios2:nios2|d_writedata[5]                                                                                                                                                                                                                   ; 7       ;
; CORE:inst|CORE_nios2:nios2|d_writedata[6]                                                                                                                                                                                                                   ; 7       ;
; CORE:inst|CORE_nios2:nios2|d_writedata[7]                                                                                                                                                                                                                   ; 7       ;
; CORE:inst|CORE_nios2:nios2|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[32]~64                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                            ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                   ; 6       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                             ; 6       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                             ; 6       ;
; CORE:inst|CORE_nios2:nios2|E_ctrl_shift_rot_left                                                                                                                                                                                                            ; 6       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                            ; 6       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                     ; 6       ;
; CORE:inst|CORE_nios2:nios2|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                      ; 6       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                                                                                                                          ; 6       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|address[0]                                                                                                                                                                         ; 6       ;
; CORE:inst|CORE_nios2:nios2|dc_tag_wr_port_addr~0                                                                                                                                                                                                            ; 6       ;
; CORE:inst|CORE_nios2:nios2|D_iw[6]                                                                                                                                                                                                                          ; 6       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_tx:the_CORE_RS232_tx|tx_ready                                                                                                                                                                                         ; 6       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_tx:the_CORE_RS232_tx|tx_ready                                                                                                                                                                                         ; 6       ;
; CORE:inst|CORE_nios2:nios2|D_issue                                                                                                                                                                                                                          ; 6       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~2                                                                                                                                        ; 6       ;
; CORE:inst|CORE_nios2:nios2|E_src1[31]                                                                                                                                                                                                                       ; 6       ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_001|src_data[64]                                                                                                                                                                                                   ; 6       ;
; CORE:inst|CORE_nios2:nios2|latched_oci_tb_hbreak_req                                                                                                                                                                                                        ; 6       ;
; CORE:inst|CORE_nios2:nios2|E_valid~0                                                                                                                                                                                                                        ; 6       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_count[0]                                                                                                                                                                                                 ; 6       ;
; CORE:inst|altera_merlin_traffic_limiter:limiter|response_accepted~1                                                                                                                                                                                         ; 6       ;
; CORE:inst|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                              ; 6       ;
; CORE:inst|altera_merlin_traffic_limiter:limiter_001|response_accepted                                                                                                                                                                                       ; 6       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                              ; 6       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_ap_offset[0]                                                                                                                                                                                                             ; 6       ;
; CORE:inst|CORE_nios2:nios2|A_mem_baddr[8]                                                                                                                                                                                                                   ; 6       ;
; CORE:inst|CORE_nios2:nios2|A_mem_baddr[7]                                                                                                                                                                                                                   ; 6       ;
; CORE:inst|CORE_nios2:nios2|A_mem_baddr[6]                                                                                                                                                                                                                   ; 6       ;
; CORE:inst|CORE_nios2:nios2|A_mem_baddr[9]                                                                                                                                                                                                                   ; 6       ;
; CORE:inst|CORE_nios2:nios2|A_mem_baddr[10]                                                                                                                                                                                                                  ; 6       ;
; CORE:inst|CORE_nios2:nios2|A_mem_baddr[5]                                                                                                                                                                                                                   ; 6       ;
; CORE:inst|CORE_addr_router_001:addr_router_001|src_channel[4]~1                                                                                                                                                                                             ; 6       ;
; CORE:inst|altera_merlin_slave_translator:ledmode_s1_translator|wait_latency_counter[1]                                                                                                                                                                      ; 6       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_count[2]                                                                                                                                                                                                 ; 6       ;
; CORE:inst|CORE_addr_router_001:addr_router_001|Equal11~1                                                                                                                                                                                                    ; 6       ;
; CORE:inst|CORE_addr_router_001:addr_router_001|src_data[88]~3                                                                                                                                                                                               ; 6       ;
; CORE:inst|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                       ; 6       ;
; CORE:inst|altera_merlin_slave_translator:mp3_s1_translator|wait_latency_counter[1]                                                                                                                                                                          ; 6       ;
; CORE:inst|altera_merlin_slave_translator:fan_s1_translator|wait_latency_counter[1]                                                                                                                                                                          ; 6       ;
; CORE:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                         ; 6       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                  ; 6       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[31]                                                                                                                    ; 6       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[28]                                                                                                                    ; 6       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[29]                                                                                                                    ; 6       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[30]                                                                                                                    ; 6       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[27]                                                                                                                    ; 6       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[26]                                                                                                                    ; 6       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[23]                                                                                                                    ; 6       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[24]                                                                                                                    ; 6       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[25]                                                                                                                    ; 6       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[22]                                                                                                                    ; 6       ;
; CORE:inst|CORE_nios2:nios2|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[1]~2                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~20                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~17                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~13                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~2                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                    ; 5       ;
; CORE:inst|CORE_nios2:nios2|D_ic_fill_starting~1_wirecell                                                                                                                                                                                                    ; 5       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|pending                                                                                                                                                                                                    ; 5       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                           ; 5       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                           ; 5       ;
; CORE:inst|CORE_nios2:nios2|M_iw[6]                                                                                                                                                                                                                          ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|Equal154~6                                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_dc_fill_dp_offset[0]                                                                                                                                                                                                           ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_status_reg_pie                                                                                                                                                                                                                 ; 5       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[1]                                                                                                                                          ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_avalon_reg:the_CORE_nios2_nios2_avalon_reg|Equal0~1                                                                                                               ; 5       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_avalon_reg:the_CORE_nios2_nios2_avalon_reg|Equal0~0                                                                                                               ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[25]~108                                                                                                                                                                                                     ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[26]~105                                                                                                                                                                                                     ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[27]~102                                                                                                                                                                                                     ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[28]~99                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[29]~96                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[30]~93                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[31]~90                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[11]~87                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|D_iw[18]                                                                                                                                                                                                                         ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[12]~84                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|D_iw[19]                                                                                                                                                                                                                         ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[13]~81                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|D_iw[20]                                                                                                                                                                                                                         ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[14]~78                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[15]~75                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[16]~72                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[17]~69                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[18]~66                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[19]~63                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[20]~60                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[21]~57                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[22]~54                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[23]~51                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[24]~48                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[17]                  ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[1]~44                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[2]~40                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[3]~36                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[4]~32                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[5]~28                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[6]~24                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[7]~20                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[8]~16                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[9]~13                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[10]~10                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                            ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_wr_data_unfiltered[0]~5                                                                                                                                                                                                        ; 5       ;
; CORE:inst|CORE_nios2:nios2|F_pc[1]                                                                                                                                                                                                                          ; 5       ;
; CORE:inst|CORE_nios2:nios2|F_pc[0]                                                                                                                                                                                                                          ; 5       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                                                                                                                 ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                             ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                            ; 5       ;
; CORE:inst|CORE_nios2:nios2|E_src1[25]                                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|E_src1[26]                                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|E_src1[27]                                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|E_src1[28]                                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|E_src1[29]                                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|E_src1[30]                                                                                                                                                                                                                       ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_dc_xfer_rd_addr_starting~2                                                                                                                                                                                                     ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|always2~0                                                                                                                                                                                                                ; 5       ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                        ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_dc_wb_rd_addr_starting                                                                                                                                                                                                         ; 5       ;
; CORE:inst|CORE_nios2:nios2|E_iw[12]                                                                                                                                                                                                                         ; 5       ;
; CORE:inst|CORE_nios2:nios2|E_iw[14]                                                                                                                                                                                                                         ; 5       ;
; CORE:inst|CORE_nios2:nios2|E_iw[15]                                                                                                                                                                                                                         ; 5       ;
; CORE:inst|CORE_nios2:nios2|E_src1[0]                                                                                                                                                                                                                        ; 5       ;
; CORE:inst|CORE_nios2:nios2|E_src1[1]                                                                                                                                                                                                                        ; 5       ;
; CORE:inst|altera_merlin_traffic_limiter:limiter|suppress~1                                                                                                                                                                                                  ; 5       ;
; CORE:inst|CORE_cmd_xbar_demux:cmd_xbar_demux|sink_ready~0                                                                                                                                                                                                   ; 5       ;
; CORE:inst|altera_merlin_slave_translator:breathe_led_s1_translator|av_waitrequest_generated~0                                                                                                                                                               ; 5       ;
; CORE:inst|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_dc_wb_rd_data_first                                                                                                                                                                                                            ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_shift_rot_stall                                                                                                                                                                                                                ; 5       ;
; CORE:inst|CORE_addr_router_001:addr_router_001|Equal3~1                                                                                                                                                                                                     ; 5       ;
; CORE:inst|CORE_addr_router_001:addr_router_001|Equal9~0                                                                                                                                                                                                     ; 5       ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_002|WideOr1                                                                                                                                                                                                        ; 5       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|CORE_sdram_controller_input_efifo_module:the_CORE_sdram_controller_input_efifo_module|always2~1                                                                                                            ; 5       ;
; CORE:inst|CORE_addr_router_001:addr_router_001|src_data[87]~2                                                                                                                                                                                               ; 5       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_ap_offset[1]                                                                                                                                                                                                             ; 5       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_tag[0]                                                                                                                                                                                                                   ; 5       ;
; CORE:inst|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|WideOr0~1                                                                                                                                                 ; 5       ;
; CORE:inst|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                 ; 5       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|Selector38~2                                                                                                                                                                                               ; 5       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_state.000100000                                                                                                                                                                                          ; 5       ;
; CORE:inst|altera_merlin_slave_translator:breathe_led_s1_translator|wait_latency_counter[1]                                                                                                                                                                  ; 5       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|f_pop                                                                                                                                                                                                      ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                  ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                  ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                  ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                  ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                  ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                  ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                  ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                  ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                  ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                  ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                  ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_slow_inst_sel                                                                                                                                                                                                                  ; 5       ;
; CORE:inst|CORE_nios2:nios2|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[2]~4                                                                                                                                                                     ; 5       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                           ; 5       ;
; CORE:inst|CORE_nios2:nios2|A_dc_fill_has_started                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~18                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~17                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                            ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|readdata~0                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_avalon_reg:the_CORE_nios2_nios2_avalon_reg|Equal0~2                                                                                                               ; 4       ;
; CORE:inst|CORE_nios2:nios2|E_ctrl_rot                                                                                                                                                                                                                       ; 4       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|rx_char_ready                                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|framing_error                                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|rx_overrun                                                                                                                                                                                       ; 4       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|break_detect                                                                                                                                                                                     ; 4       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_tx:the_CORE_RS232_tx|tx_overrun                                                                                                                                                                                       ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_avalon_reg:the_CORE_nios2_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                        ; 4       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|rx_char_ready                                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|framing_error                                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|rx_overrun                                                                                                                                                                                       ; 4       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|break_detect                                                                                                                                                                                     ; 4       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_tx:the_CORE_RS232_tx|tx_overrun                                                                                                                                                                                       ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[1]                                                                                                                                     ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                                                                                                                     ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[11]                                                                                                                                    ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[3]                                                                                                                                     ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                                                                                                                    ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[4]                                                                                                                                     ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                                                                                                                    ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                                                                                                                     ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                                                                                                                    ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[6]                                                                                                                                     ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[9]                                                                                                                                     ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                                                                                                                     ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                                                                                                                    ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                                                    ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                                                                                                                     ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                                                                                                                     ; 4       ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_001|src_data[38]                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_rd_port_addr[8]~17                                                                                                                                                                                                       ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_rd_port_addr[7]~15                                                                                                                                                                                                       ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_rd_port_addr[6]~13                                                                                                                                                                                                       ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_rd_port_addr[5]~11                                                                                                                                                                                                       ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_rd_port_addr[4]~9                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_rd_port_addr[3]~7                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_rd_port_addr[2]~5                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_rd_port_addr[1]~3                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_rd_port_addr[0]~1                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dc_fill_byte_en~2                                                                                                                                                                                                              ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_wr_port_addr[8]~11                                                                                                                                                                                                       ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_wr_port_addr[7]~10                                                                                                                                                                                                       ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_wr_port_addr[6]~9                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_wr_port_addr[5]~8                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_wr_port_addr[4]~7                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_wr_port_addr[3]~6                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_wr_port_addr[2]~5                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_wr_port_addr[1]~3                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_wr_port_addr[0]~1                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|dc_data_wr_port_en                                                                                                                                                                                                               ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_rot_mask[3]                                                                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_rot_mask[4]                                                                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_rot_mask[5]                                                                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_rot_mask[6]                                                                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_rot_mask[7]                                                                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_rot_mask[1]                                                                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_rot_mask[2]                                                                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[31]                                                                                                                                                                                                                ; 4       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[23]                                                                                                                                                                                                                ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                      ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dc_fill_dp_offset[1]                                                                                                                                                                                                           ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_rot_mask[0]                                                                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dst_regnum_from_M[4]                                                                                                                                                                                                           ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dst_regnum_from_M[3]                                                                                                                                                                                                           ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dst_regnum_from_M[2]                                                                                                                                                                                                           ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dst_regnum_from_M[1]                                                                                                                                                                                                           ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dst_regnum_from_M[0]                                                                                                                                                                                                           ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_wr_dst_reg_from_M                                                                                                                                                                                                              ; 4       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_dp_offset_en~0                                                                                                                                                                                                           ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_iw[12]~12                                                                                                                                                                                                                      ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_iw[0]~6                                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_iw[1]~1                                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|D_dst_regnum[0]~6                                                                                                                                                                                                                ; 4       ;
; CORE:inst|CORE_nios2:nios2|D_dst_regnum[2]~5                                                                                                                                                                                                                ; 4       ;
; CORE:inst|CORE_nios2:nios2|D_dst_regnum[3]~4                                                                                                                                                                                                                ; 4       ;
; CORE:inst|CORE_nios2:nios2|D_dst_regnum[4]~3                                                                                                                                                                                                                ; 4       ;
; CORE:inst|CORE_nios2:nios2|D_dst_regnum[4]~2                                                                                                                                                                                                                ; 4       ;
; CORE:inst|CORE_nios2:nios2|D_dst_regnum[1]~1                                                                                                                                                                                                                ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|read~0                                                                                                                                             ; 4       ;
; CORE:inst|CORE_nios2:nios2|D_iw[17]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dc_xfer_wr_starting                                                                                                                                                                                                            ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dc_dcache_management_wr_en~0                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|Equal154~2                                                                                                                                                                                                                       ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                            ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dc_rd_data_cnt[0]                                                                                                                                                                                                              ; 4       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|i_refs[0]                                                                                                                                                                                                  ; 4       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|i_count[0]                                                                                                                                                                                                 ; 4       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_ap_cnt[0]                                                                                                                                                                                                                ; 4       ;
; CORE:inst|CORE_nios2:nios2|E_br_result~1                                                                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|E_ctrl_br_cond                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|D_op_div~4                                                                                                                                                                                                                       ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                                                            ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dc_rd_addr_cnt[0]                                                                                                                                                                                                              ; 4       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                          ; 4       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                                                               ; 4       ;
; CORE:inst|CORE_nios2:nios2|D_pc[0]                                                                                                                                                                                                                          ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dc_wr_data_cnt[3]~0                                                                                                                                                                                                            ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dc_wr_data_cnt[0]                                                                                                                                                                                                              ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                ; 4       ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                 ; 4       ;
; CORE:inst|CORE_cmd_xbar_demux:cmd_xbar_demux|src1_valid~0                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~0                                                                                                                                                                                           ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                    ; 4       ;
; CORE:inst|altera_merlin_slave_agent:nios2_jtag_debug_module_translator_avalon_universal_slave_0_agent|rf_source_valid~1                                                                                                                                     ; 4       ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                     ; 4       ;
; CORE:inst|CORE_cmd_xbar_demux:cmd_xbar_demux|src0_valid~0                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~0                                                                                                                                                                                           ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dc_wb_rd_addr_offset[0]                                                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dc_xfer_wr_offset[0]                                                                                                                                                                                                           ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_dc_wb_rd_en                                                                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_mul_cnt[0]                                                                                                                                                                                                                     ; 4       ;
; CORE:inst|CORE_nios2:nios2|M_dc_hit                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|E_iw[11]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|E_iw[13]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|E_iw[16]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|Equal209~1                                                                                                                                                                                                                       ; 4       ;
; CORE:inst|CORE_nios2:nios2|M_sel_data_master                                                                                                                                                                                                                ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|take_action_ocimem_a     ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|ir[0]                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|ir[1]                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|enable_action_strobe     ; 4       ;
; CORE:inst|CORE_nios2:nios2|D_pc[1]                                                                                                                                                                                                                          ; 4       ;
; CORE:inst|CORE_nios2:nios2|D_pc[2]                                                                                                                                                                                                                          ; 4       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_active                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_cmd_xbar_demux:cmd_xbar_demux|WideOr0~1                                                                                                                                                                                                      ; 4       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][64]                                                                                                                                           ; 4       ;
; CORE:inst|CORE_nios2:nios2|d_byteenable_nxt[1]~0                                                                                                                                                                                                            ; 4       ;
; CORE:inst|CORE_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~0                                                                                                                                                                                                 ; 4       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                              ; 4       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                       ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:CORE_nios2_jtag_debug_module_phy|virtual_state_uir~0                          ; 4       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|i_state.111                                                                                                                                                                                                ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_mem_baddr[2]                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_mem_baddr[3]                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|M_ctrl_st_bypass                                                                                                                                                                                                                 ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_mem_baddr[4]                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|d_address_offset_field_nxt[1]~1                                                                                                                                                                                                  ; 4       ;
; CORE:inst|CORE_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0                                                                                                                                                                                                ; 4       ;
; CORE:inst|altera_merlin_slave_translator:ledmode_s1_translator|av_waitrequest_generated~1                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|A_mem_stall                                                                                                                                                                                                                      ; 4       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_regs:the_CORE_RS232_regs|control_wr_strobe~2                                                                                                                                                                          ; 4       ;
; CORE:inst|altera_merlin_slave_translator:dht11_s1_translator|wait_latency_counter[1]                                                                                                                                                                        ; 4       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_regs:the_CORE_RS232_regs|control_wr_strobe~2                                                                                                                                                                          ; 4       ;
; CORE:inst|altera_merlin_slave_translator:rs232_s1_translator|wait_latency_counter[1]                                                                                                                                                                        ; 4       ;
; CORE:inst|altera_merlin_slave_translator:ledmode_s1_translator|wait_latency_counter[0]                                                                                                                                                                      ; 4       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|LessThan1~0                                                                                                                                                                                                ; 4       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|i_state.001                                                                                                                                                                                                ; 4       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|Selector30~2                                                                                                                                                                                               ; 4       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|CORE_sdram_controller_input_efifo_module:the_CORE_sdram_controller_input_efifo_module|always2~2                                                                                                            ; 4       ;
; CORE:inst|CORE_addr_router_001:addr_router_001|src_data[88]~7                                                                                                                                                                                               ; 4       ;
; CORE:inst|CORE_addr_router_001:addr_router_001|src_channel[2]~0                                                                                                                                                                                             ; 4       ;
; CORE:inst|CORE_addr_router_001:addr_router_001|src_data[86]~4                                                                                                                                                                                               ; 4       ;
; CORE:inst|CORE_addr_router_001:addr_router_001|Equal1~4                                                                                                                                                                                                     ; 4       ;
; CORE:inst|CORE_addr_router_001:addr_router_001|Equal7~2                                                                                                                                                                                                     ; 4       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_ap_offset[2]                                                                                                                                                                                                             ; 4       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_tag[1]                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_tag[2]                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_tag[3]                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_tag[4]                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_tag[5]                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_tag[6]                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_tag[7]                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_tag[8]                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_tag[9]                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|ic_fill_tag[10]                                                                                                                                                                                                                  ; 4       ;
; CORE:inst|CORE_cmd_xbar_demux_001:cmd_xbar_demux_001|src2_valid~0                                                                                                                                                                                           ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_tck:the_CORE_nios2_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|WideOr16~0                                                                                                                                                                                                 ; 4       ;
; CORE:inst|altera_merlin_slave_translator:mp3_s1_translator|wait_latency_counter[0]                                                                                                                                                                          ; 4       ;
; CORE:inst|altera_merlin_slave_translator:fan_s1_translator|wait_latency_counter[0]                                                                                                                                                                          ; 4       ;
; CORE:inst|altera_merlin_slave_translator:breathe_led_s1_translator|wait_latency_counter[0]                                                                                                                                                                  ; 4       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|m_next.010000000                                                                                                                                                                                           ; 4       ;
; CORE:inst|CORE_sdram_controller:sdram_controller|CORE_sdram_controller_input_efifo_module:the_CORE_sdram_controller_input_efifo_module|rd_data[40]~1                                                                                                        ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_tck:the_CORE_nios2_jtag_debug_module_tck|sr[31]                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_data_module:CORE_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[23]                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_data_module:CORE_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[15]                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_data_module:CORE_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[31]                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|d_writedata[8]                                                                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|MonARegAddrInc[8]~16                                                                                                           ; 4       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_data_module:CORE_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[7]                                                                                                                     ; 4       ;
; CORE:inst|CORE_nios2:nios2|M_regnum_b_cmp_D                                                                                                                                                                                                                 ; 4       ;
; CORE:inst|CORE_nios2:nios2|M_regnum_a_cmp_D                                                                                                                                                                                                                 ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_pc[22]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_pc[21]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_pc[20]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_pc[19]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_pc[18]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_pc[17]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_pc[16]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_pc[15]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_pc[14]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_pc[13]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_pc[12]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_pc[11]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|F_pc[10]                                                                                                                                                                                                                         ; 4       ;
; CORE:inst|CORE_nios2:nios2|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[11]~22                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[10]~20                                                                                                                                                                   ; 4       ;
; CORE:inst|CORE_nios2:nios2|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[9]~18                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[8]~16                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[7]~14                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[6]~12                                                                                                                                                                    ; 4       ;
; CORE:inst|CORE_nios2:nios2|d_writedata[9]                                                                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                              ; 3       ;
; LED_BUFFER:inst1|led_out[0]~1                                                                                                                                                                                                                               ; 3       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_regs:the_CORE_RS232_regs|status_wr_strobe                                                                                                                                                                             ; 3       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_regs:the_CORE_RS232_regs|status_wr_strobe                                                                                                                                                                             ; 3       ;
; CORE:inst|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|cp_ready~2                                                                                                                                                ; 3       ;
; CORE:inst|CORE_addr_router_001:addr_router_001|Equal7~3                                                                                                                                                                                                     ; 3       ;
; CORE:inst|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                                  ; 3       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[3]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[8]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:dht11|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[3]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[8]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_RS232:rs232|CORE_RS232_rx:the_CORE_RS232_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]                                                                                                                                           ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[23]                  ; 3       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                 ; 3       ;
; CORE:inst|CORE_nios2:nios2|A_ienable_reg_irq0~0                                                                                                                                                                                                             ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|cfgrom_readdata~0                                                                                                              ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[17]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[18]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[19]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[20]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[21]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[22]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[23]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[16]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|E_src2_reg[2]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|E_src2_reg[3]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|E_src2_reg[4]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|E_src2_reg[5]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|E_src2_reg[6]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|E_src2_reg[7]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[24]                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_ctrl_exception                                                                                                                                                                                                                 ; 3       ;
; CORE:inst|CORE_nios2:nios2|A_estatus_reg_pie                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|A_bstatus_reg_pie                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_wrctl_bstatus~0                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_iw[8]                                                                                                                                                                                                                          ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_ctrl_wrctl_inst                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_iw[7]                                                                                                                                                                                                                          ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_ctrl_crst                                                                                                                                                                                                                      ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[8]                                                                                                                                                                                                                     ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[10]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[11]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[12]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[13]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[14]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[15]                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                     ; 3       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|td_shift~11                                                                                                                                                           ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|writedata[1]                                                                                                                                                                       ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|Equal0~1                                                                                                                       ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[29]                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[30]                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[31]                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|A_ctrl_st                                                                                                                                                                                                                        ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[18]                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[19]                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[17]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[18]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[27]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[19]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[28]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[20]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[29]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[21]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[30]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[22]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[25]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[7]                                                                                                                                                                                                                 ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[15]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[26]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|A_dc_fill_dp_offset[2]                                                                                                                                                                                                           ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[24]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|d_readdata_d1[16]                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_ctrl_ld8                                                                                                                                                                                                                       ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_dst_regnum[4]                                                                                                                                                                                                                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_wr_dst_reg_from_E                                                                                                                                                                                                              ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_dst_regnum[2]                                                                                                                                                                                                                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_dst_regnum[3]                                                                                                                                                                                                                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_dst_regnum[0]                                                                                                                                                                                                                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_dst_regnum[1]                                                                                                                                                                                                                  ; 3       ;
; CORE:inst|altera_merlin_slave_translator:dht11_s1_translator|end_begintransfer                                                                                                                                                                              ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[2]                                                                                                                                                                                                                     ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[3]                                                                                                                                                                                                                     ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[4]                                                                                                                                                                                                                     ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[5]                                                                                                                                                                                                                     ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[6]                                                                                                                                                                                                                     ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_st_data[7]                                                                                                                                                                                                                     ; 3       ;
; CORE:inst|altera_merlin_slave_translator:rs232_s1_translator|end_begintransfer                                                                                                                                                                              ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_oci_debug:the_CORE_nios2_nios2_oci_debug|monitor_error                                                                                                            ; 3       ;
; CORE:inst|CORE_nios2:nios2|F_iw[16]~11                                                                                                                                                                                                                      ; 3       ;
; CORE:inst|CORE_nios2:nios2|F_iw[14]~10                                                                                                                                                                                                                      ; 3       ;
; CORE:inst|CORE_nios2:nios2|F_iw[13]~9                                                                                                                                                                                                                       ; 3       ;
; CORE:inst|CORE_nios2:nios2|F_iw[11]~7                                                                                                                                                                                                                       ; 3       ;
; CORE:inst|CORE_nios2:nios2|F_iw[4]~5                                                                                                                                                                                                                        ; 3       ;
; CORE:inst|CORE_nios2:nios2|F_iw[3]~4                                                                                                                                                                                                                        ; 3       ;
; CORE:inst|CORE_nios2:nios2|F_iw[5]~3                                                                                                                                                                                                                        ; 3       ;
; CORE:inst|CORE_nios2:nios2|E_dst_regnum[4]                                                                                                                                                                                                                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|E_dst_regnum[2]                                                                                                                                                                                                                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|E_dst_regnum[3]                                                                                                                                                                                                                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|E_dst_regnum[0]                                                                                                                                                                                                                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|E_dst_regnum[1]                                                                                                                                                                                                                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|E_wr_dst_reg~0                                                                                                                                                                                                                   ; 3       ;
; CORE:inst|CORE_nios2:nios2|F_iw[2]~2                                                                                                                                                                                                                        ; 3       ;
; CORE:inst|CORE_nios2:nios2|F_ctrl_implicit_dst_retaddr~8                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|D_ctrl_ignore_dst                                                                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_nios2:nios2|D_wr_dst_reg~0                                                                                                                                                                                                                   ; 3       ;
; CORE:inst|CORE_nios2:nios2|D_iw[26]                                                                                                                                                                                                                         ; 3       ;
; CORE:inst|CORE_nios2:nios2|D_iw[25]                                                                                                                                                                                                                         ; 3       ;
; CORE:inst|CORE_nios2:nios2|D_iw[24]                                                                                                                                                                                                                         ; 3       ;
; CORE:inst|CORE_nios2:nios2|D_iw[23]                                                                                                                                                                                                                         ; 3       ;
; CORE:inst|CORE_nios2:nios2|D_iw[22]                                                                                                                                                                                                                         ; 3       ;
; CORE:inst|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[2]                                                                                                                                          ; 3       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|rst2                                                                                                                                                                  ; 3       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|alt_jtag_atlantic:CORE_jtag_uart_alt_jtag_atlantic|r_ena1                                                                                                                                                                ; 3       ;
; CORE:inst|CORE_jtag_uart:jtag_uart|r_val                                                                                                                                                                                                                    ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[25]                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_avalon_reg:the_CORE_nios2_nios2_avalon_reg|take_action_ocireg~0                                                                                                   ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|writedata[0]                                                                                                                                                                       ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[27]                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[28]                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_jtag_debug_module_wrapper:the_CORE_nios2_jtag_debug_module_wrapper|CORE_nios2_jtag_debug_module_sysclk:the_CORE_nios2_jtag_debug_module_sysclk|jdo[26]                  ; 3       ;
; CORE:inst|CORE_nios2:nios2|M_alu_result[25]                                                                                                                                                                                                                 ; 3       ;
; CORE:inst|CORE_nios2:nios2|E_alu_result[25]                                                                                                                                                                                                                 ; 3       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                    ; Location                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_r:the_CORE_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                   ; M4K_X26_Y27                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; CORE:inst|CORE_jtag_uart:jtag_uart|CORE_jtag_uart_scfifo_w:the_CORE_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                   ; M4K_X26_Y25                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_bht_module:CORE_nios2_bht|altsyncram:the_altsyncram|altsyncram_4ag1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; CORE_nios2_bht_ram.mif                 ; M4K_X13_Y15                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_data_module:CORE_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                                   ; M4K_X26_Y19, M4K_X26_Y20, M4K_X26_Y17, M4K_X26_Y16                                                     ; Don't care           ; Don't care      ; Don't care      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_tag_module:CORE_nios2_dc_tag|altsyncram:the_altsyncram|altsyncram_uuf1:auto_generated|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; CORE_nios2_dc_tag_ram.mif              ; M4K_X26_Y15                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_dc_victim_module:CORE_nios2_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                   ; M4K_X26_Y22                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_data_module:CORE_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                                   ; M4K_X13_Y19, M4K_X13_Y20, M4K_X13_Y18, M4K_X26_Y21, M4K_X13_Y22, M4K_X13_Y21, M4K_X26_Y23, M4K_X13_Y23 ; Don't care           ; Don't care      ; Don't care      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_ic_tag_module:CORE_nios2_ic_tag|altsyncram:the_altsyncram|altsyncram_9mg1:auto_generated|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; CORE_nios2_ic_tag_ram.mif              ; M4K_X26_Y18                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_ocimem:the_CORE_nios2_nios2_ocimem|CORE_nios2_ociram_sp_ram_module:CORE_nios2_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v871:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; CORE_nios2_ociram_default_contents.mif ; M4K_X26_Y26, M4K_X26_Y24                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_register_bank_a_module:CORE_nios2_register_bank_a|altsyncram:the_altsyncram|altsyncram_4of1:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; CORE_nios2_rf_ram_a.mif                ; M4K_X26_Y14                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_register_bank_b_module:CORE_nios2_register_bank_b|altsyncram:the_altsyncram|altsyncram_5of1:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; CORE_nios2_rf_ram_b.mif                ; M4K_X26_Y13                                                                                            ; Old data             ; Don't care      ; Don't care      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                     ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1               ;                            ; DSPMULT_X39_Y13_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CORE:inst|CORE_nios2:nios2|CORE_nios2_mult_cell:the_CORE_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1               ;                            ; DSPMULT_X39_Y12_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 6,896 / 94,460 ( 7 % ) ;
; C16 interconnects           ; 96 / 3,315 ( 3 % )     ;
; C4 interconnects            ; 3,914 / 60,840 ( 6 % ) ;
; Direct links                ; 948 / 94,460 ( 1 % )   ;
; Global clocks               ; 8 / 16 ( 50 % )        ;
; Local interconnects         ; 2,340 / 33,216 ( 7 % ) ;
; R24 interconnects           ; 123 / 3,091 ( 4 % )    ;
; R4 interconnects            ; 5,126 / 81,294 ( 6 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.86) ; Number of LABs  (Total = 343) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 34                            ;
; 2                                           ; 6                             ;
; 3                                           ; 5                             ;
; 4                                           ; 2                             ;
; 5                                           ; 5                             ;
; 6                                           ; 6                             ;
; 7                                           ; 1                             ;
; 8                                           ; 2                             ;
; 9                                           ; 4                             ;
; 10                                          ; 5                             ;
; 11                                          ; 5                             ;
; 12                                          ; 9                             ;
; 13                                          ; 14                            ;
; 14                                          ; 18                            ;
; 15                                          ; 56                            ;
; 16                                          ; 171                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.72) ; Number of LABs  (Total = 343) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 284                           ;
; 1 Clock                            ; 327                           ;
; 1 Clock enable                     ; 190                           ;
; 1 Sync. clear                      ; 22                            ;
; 1 Sync. load                       ; 57                            ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 40                            ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.76) ; Number of LABs  (Total = 343) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 13                            ;
; 2                                            ; 21                            ;
; 3                                            ; 2                             ;
; 4                                            ; 4                             ;
; 5                                            ; 0                             ;
; 6                                            ; 7                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 4                             ;
; 13                                           ; 1                             ;
; 14                                           ; 2                             ;
; 15                                           ; 2                             ;
; 16                                           ; 1                             ;
; 17                                           ; 7                             ;
; 18                                           ; 6                             ;
; 19                                           ; 12                            ;
; 20                                           ; 14                            ;
; 21                                           ; 25                            ;
; 22                                           ; 33                            ;
; 23                                           ; 23                            ;
; 24                                           ; 21                            ;
; 25                                           ; 26                            ;
; 26                                           ; 27                            ;
; 27                                           ; 15                            ;
; 28                                           ; 19                            ;
; 29                                           ; 14                            ;
; 30                                           ; 11                            ;
; 31                                           ; 6                             ;
; 32                                           ; 17                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.87) ; Number of LABs  (Total = 343) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 39                            ;
; 2                                               ; 12                            ;
; 3                                               ; 4                             ;
; 4                                               ; 10                            ;
; 5                                               ; 9                             ;
; 6                                               ; 24                            ;
; 7                                               ; 27                            ;
; 8                                               ; 36                            ;
; 9                                               ; 35                            ;
; 10                                              ; 30                            ;
; 11                                              ; 30                            ;
; 12                                              ; 16                            ;
; 13                                              ; 13                            ;
; 14                                              ; 15                            ;
; 15                                              ; 8                             ;
; 16                                              ; 17                            ;
; 17                                              ; 5                             ;
; 18                                              ; 3                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 2                             ;
; 25                                              ; 0                             ;
; 26                                              ; 2                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.51) ; Number of LABs  (Total = 343) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 24                            ;
; 4                                            ; 11                            ;
; 5                                            ; 9                             ;
; 6                                            ; 6                             ;
; 7                                            ; 9                             ;
; 8                                            ; 6                             ;
; 9                                            ; 5                             ;
; 10                                           ; 9                             ;
; 11                                           ; 9                             ;
; 12                                           ; 6                             ;
; 13                                           ; 20                            ;
; 14                                           ; 11                            ;
; 15                                           ; 7                             ;
; 16                                           ; 8                             ;
; 17                                           ; 13                            ;
; 18                                           ; 18                            ;
; 19                                           ; 21                            ;
; 20                                           ; 17                            ;
; 21                                           ; 13                            ;
; 22                                           ; 10                            ;
; 23                                           ; 10                            ;
; 24                                           ; 11                            ;
; 25                                           ; 12                            ;
; 26                                           ; 7                             ;
; 27                                           ; 8                             ;
; 28                                           ; 17                            ;
; 29                                           ; 17                            ;
; 30                                           ; 14                            ;
; 31                                           ; 5                             ;
; 32                                           ; 5                             ;
; 33                                           ; 1                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C35F672C6 for design "sdram_uart"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:inst2|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:inst2|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -108 degrees (-3000 ps) for PLL:inst2|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:inst2|altpll:altpll_component|_clk2 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 69 total pins
    Info (169086): Pin dht11_external_connection_txd not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'CORE/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'CORE/synthesis/submodules/CORE_nios2.sdc'
Warning (332060): Node: inclk0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: reset_reset_n was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst2|altpll_component|pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst2|altpll_component|pll|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node PLL:inst2|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL:inst2|altpll:altpll_component|_clk1 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node PLL:inst2|altpll:altpll_component|_clk2 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node reset_reset_n (placed in PIN N25 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LED_BUFFER:inst1|led_out[0]~2
        Info (176357): Destination node CORE:inst|altera_reset_controller:rst_controller|merged_reset~0
Info (176353): Automatically promoted node CORE:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CORE:inst|CORE_sdram_controller:sdram_controller|active_rnw~3
        Info (176357): Destination node CORE:inst|CORE_sdram_controller:sdram_controller|active_cs_n~1
        Info (176357): Destination node CORE:inst|CORE_sdram_controller:sdram_controller|i_refs[0]
        Info (176357): Destination node CORE:inst|CORE_sdram_controller:sdram_controller|i_refs[2]
        Info (176357): Destination node CORE:inst|CORE_sdram_controller:sdram_controller|i_refs[1]
        Info (176357): Destination node CORE:inst|CORE_nios2:nios2|CORE_nios2_nios2_oci:the_CORE_nios2_nios2_oci|CORE_nios2_nios2_oci_debug:the_CORE_nios2_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~0
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node CORE:inst|altera_reset_controller:rst_controller|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 2 registers into blocks of type EC
    Extra Info (176218): Packed 68 registers into blocks of type I/O
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 66 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 38 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 7 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  44 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 4 total pin(s) used --  52 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 42% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.84 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 62 output pins without output pin load capacitance assignment
    Info (306007): Pin "sdram_controller_wire_dq[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dq[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_cas_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_cke" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_ras_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "buffer_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rs232_external_connection_txd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dht11_external_connection_txd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "breathe_led_external_connection_export" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fan_external_connection_export" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "mp3_external_connection_export" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_ba[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_ba[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dqm[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_controller_wire_dqm[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/Proj/uart_with_sdram/output_files/sdram_uart.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 855 megabytes
    Info: Processing ended: Wed Dec 23 19:09:08 2015
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:26


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Proj/uart_with_sdram/output_files/sdram_uart.fit.smsg.


