Fitter report for top
Sat Aug 24 19:52:46 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Aug 24 19:52:46 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; top                                             ;
; Top-level Entity Name              ; top                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 15,349 / 18,752 ( 82 % )                        ;
;     Total combinational functions  ; 14,494 / 18,752 ( 77 % )                        ;
;     Dedicated logic registers      ; 5,588 / 18,752 ( 30 % )                         ;
; Total registers                    ; 5588                                            ;
; Total pins                         ; 161 / 315 ( 51 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 81,920 / 239,616 ( 34 % )                       ;
; Embedded Multiplier 9-bit elements ; 2 / 52 ( 4 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7       ;                                ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Optimize Timing                                                            ; Off                ; Normal compilation             ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Extra              ; Normal                         ;
; Use smart compilation                                                      ; Off                ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Router Timing Optimization Level                                           ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; On                 ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Packed Registers                                                      ; Auto               ; Auto                           ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; xu_int     ; PIN_L18       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 20329 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 20329 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 20325   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 4       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/FPGA/Altera/quartus-13.0/pdp11-20190702/pdp11/de1/top.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 15,349 / 18,752 ( 82 % )  ;
;     -- Combinational with no register       ; 9761                      ;
;     -- Register only                        ; 855                       ;
;     -- Combinational with a register        ; 4733                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 9220                      ;
;     -- 3 input functions                    ; 2833                      ;
;     -- <=2 input functions                  ; 2441                      ;
;     -- Register only                        ; 855                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 12473                     ;
;     -- arithmetic mode                      ; 2021                      ;
;                                             ;                           ;
; Total registers*                            ; 5,588 / 19,649 ( 28 % )   ;
;     -- Dedicated logic registers            ; 5,588 / 18,752 ( 30 % )   ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 1,137 / 1,172 ( 97 % )    ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 161 / 315 ( 51 % )        ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )            ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M4Ks                                        ; 20 / 52 ( 38 % )          ;
; Total block memory bits                     ; 81,920 / 239,616 ( 34 % ) ;
; Total block memory implementation bits      ; 92,160 / 239,616 ( 38 % ) ;
; Embedded Multiplier 9-bit elements          ; 2 / 52 ( 4 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global clocks                               ; 4 / 16 ( 25 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 33% / 32% / 34%           ;
; Peak interconnect usage (total/H/V)         ; 41% / 42% / 41%           ;
; Maximum fan-out                             ; 5162                      ;
; Highest non-global fan-out                  ; 542                       ;
; Total fan-out                               ; 68828                     ;
; Average fan-out                             ; 3.32                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 15349 / 18752 ( 82 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 9761                   ; 0                              ;
;     -- Register only                        ; 855                    ; 0                              ;
;     -- Combinational with a register        ; 4733                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 9220                   ; 0                              ;
;     -- 3 input functions                    ; 2833                   ; 0                              ;
;     -- <=2 input functions                  ; 2441                   ; 0                              ;
;     -- Register only                        ; 855                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 12473                  ; 0                              ;
;     -- arithmetic mode                      ; 2021                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 5588                   ; 0                              ;
;     -- Dedicated logic registers            ; 5588 / 18752 ( 30 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1137 / 1172 ( 97 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 161                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 52 ( 4 % )         ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 81920                  ; 0                              ;
; Total RAM block bits                        ; 92160                  ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 20 / 52 ( 38 % )       ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 3 / 20 ( 15 % )        ; 1 / 20 ( 5 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 92                     ; 1                              ;
;     -- Registered Input Connections         ; 92                     ; 0                              ;
;     -- Output Connections                   ; 1                      ; 92                             ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 69069                  ; 94                             ;
;     -- Registered Connections               ; 22365                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 93                             ;
;     -- hard_block:auto_generated_inst       ; 93                     ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 19                     ; 1                              ;
;     -- Output Ports                         ; 126                    ; 1                              ;
;     -- Bidir Ports                          ; 16                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clkin       ; L1    ; 2        ; 0            ; 13           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cts2        ; K21   ; 5        ; 50           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ps2k_c      ; H15   ; 4        ; 44           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ps2k_d      ; J14   ; 4        ; 42           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; resetbtn    ; R22   ; 6        ; 50           ; 10           ; 1           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx          ; F14   ; 4        ; 35           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx2         ; J22   ; 5        ; 50           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sdcard_miso ; W20   ; 6        ; 50           ; 2            ; 1           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[0]       ; L22   ; 5        ; 50           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[1]       ; L21   ; 5        ; 50           ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[2]       ; M22   ; 6        ; 50           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[3]       ; V12   ; 7        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[4]       ; W12   ; 7        ; 26           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[5]       ; U12   ; 8        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[6]       ; U11   ; 8        ; 26           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[7]       ; M2    ; 1        ; 0            ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[8]       ; M1    ; 1        ; 0            ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[9]       ; L2    ; 2        ; 0            ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; xu_miso     ; K20   ; 5        ; 50           ; 17           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; dclk1         ; P18   ; 6        ; 50           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dclk2         ; P17   ; 6        ; 50           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd0[0]        ; H12   ; 4        ; 31           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd0[1]        ; H13   ; 4        ; 37           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd0[2]        ; H14   ; 4        ; 42           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd0[3]        ; G15   ; 4        ; 39           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd0[4]        ; E14   ; 4        ; 35           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd0[5]        ; E15   ; 4        ; 42           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd0[6]        ; F15   ; 4        ; 39           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd0[7]        ; G16   ; 4        ; 44           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd1[0]        ; F12   ; 4        ; 31           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd1[1]        ; F13   ; 4        ; 35           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd1[2]        ; C14   ; 4        ; 39           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd1[3]        ; D14   ; 4        ; 35           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd1[4]        ; D15   ; 4        ; 39           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd1[5]        ; D16   ; 4        ; 42           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd1[6]        ; C17   ; 4        ; 48           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd1[7]        ; C18   ; 4        ; 48           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd2[0]        ; C19   ; 5        ; 50           ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd2[1]        ; C20   ; 5        ; 50           ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd2[2]        ; D19   ; 5        ; 50           ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd2[3]        ; D20   ; 5        ; 50           ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd2[4]        ; E20   ; 5        ; 50           ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd2[5]        ; F20   ; 5        ; 50           ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd2[6]        ; E19   ; 5        ; 50           ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd2[7]        ; E18   ; 5        ; 50           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd3[0]        ; G17   ; 5        ; 50           ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd3[1]        ; H17   ; 5        ; 50           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd3[2]        ; J15   ; 5        ; 50           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd3[3]        ; H18   ; 5        ; 50           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd3[4]        ; N22   ; 6        ; 50           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd3[5]        ; N21   ; 6        ; 50           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd3[6]        ; P15   ; 6        ; 50           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dd3[7]        ; N15   ; 6        ; 50           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[0]   ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[1]   ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[2]   ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[3]   ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[4]   ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[5]   ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[6]   ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[7]   ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[0]     ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[1]     ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[2]     ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[3]     ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[4]     ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[5]     ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[6]     ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[7]     ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[8]     ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[9]     ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; rts2          ; K22   ; 5        ; 50           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdcard_cs     ; U20   ; 6        ; 50           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdcard_mosi   ; Y20   ; 6        ; 50           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdcard_sclk   ; V20   ; 6        ; 50           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[0]  ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[10] ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[11] ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[12] ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[13] ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[15] ; T7    ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[16] ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[17] ; Y5    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[1]  ; AB3   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[2]  ; AA4   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[3]  ; AB4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[4]  ; AA5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[5]  ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[6]  ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[7]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[8]  ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_addr[9]  ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_ce_n     ; AB5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_lb_n     ; Y7    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_oe_n     ; T8    ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_ub_n     ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sram_we_n     ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg0[0]      ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg0[1]      ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg0[2]      ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg0[3]      ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg0[4]      ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg0[5]      ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg0[6]      ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg1[0]      ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg1[1]      ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg1[2]      ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg1[3]      ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg1[4]      ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg1[5]      ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg1[6]      ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg2[0]      ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg2[1]      ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg2[2]      ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg2[3]      ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg2[4]      ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg2[5]      ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg2[6]      ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg3[0]      ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg3[1]      ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg3[2]      ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg3[3]      ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg3[4]      ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg3[5]      ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg3[6]      ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tx            ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tx2           ; J21   ; 5        ; 50           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgab[0]       ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgab[1]       ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgab[2]       ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgab[3]       ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgag[0]       ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgag[1]       ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgag[2]       ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgag[3]       ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgah          ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgar[0]       ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgar[1]       ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgar[2]       ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgar[3]       ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgav          ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; xu_cs         ; J20   ; 5        ; 50           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; xu_mosi       ; J19   ; 5        ; 50           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; xu_sclk       ; J18   ; 5        ; 50           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; sram_dq[0]  ; AA6   ; 8        ; 7            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[0]~en        ; -                   ;
; sram_dq[10] ; V9    ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[10]~en       ; -                   ;
; sram_dq[11] ; U9    ; 8        ; 13           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[11]~en       ; -                   ;
; sram_dq[12] ; R9    ; 8        ; 13           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[12]~en       ; -                   ;
; sram_dq[13] ; W8    ; 8        ; 9            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[13]~en       ; -                   ;
; sram_dq[14] ; V8    ; 8        ; 9            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[14]~en       ; -                   ;
; sram_dq[15] ; U8    ; 8        ; 5            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[15]~en       ; -                   ;
; sram_dq[1]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[1]~en        ; -                   ;
; sram_dq[2]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[2]~en        ; -                   ;
; sram_dq[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[3]~en        ; -                   ;
; sram_dq[4]  ; AA8   ; 8        ; 15           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[4]~en        ; -                   ;
; sram_dq[5]  ; AB8   ; 8        ; 15           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[5]~en        ; -                   ;
; sram_dq[6]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[6]~en        ; -                   ;
; sram_dq[7]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[7]~en        ; -                   ;
; sram_dq[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[8]~en        ; -                   ;
; sram_dq[9]  ; W9    ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_dq[9]~en        ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 43 ( 33 % ) ; 3.3V          ; --           ;
; 4        ; 20 / 40 ( 50 % ) ; 3.3V          ; --           ;
; 5        ; 22 / 39 ( 56 % ) ; 3.3V          ; --           ;
; 6        ; 30 / 36 ( 83 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 41 / 43 ( 95 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; vgar[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; vgag[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; vgab[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; vgab[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; vgah                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; sram_addr[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; sram_addr[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; sram_addr[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; sram_dq[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; sram_dq[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; sram_dq[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; sram_dq[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; sram_we_n                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; sram_addr[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; sram_addr[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; sram_addr[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; sram_ce_n                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; sram_dq[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; sram_dq[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; sram_dq[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; sram_dq[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; sram_addr[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; sram_addr[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; vgar[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; vgag[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; vgag[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; vgab[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; vgav                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; sseg2[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; sseg2[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; vgar[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; vgag[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; dd1[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; dd1[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 244        ; 4        ; dd1[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 238        ; 5        ; dd2[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ; 239        ; 5        ; dd2[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; sseg1[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; sseg1[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; sseg2[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; sseg3[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; sseg3[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; sseg3[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; vgar[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; vgab[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; dd1[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 259        ; 4        ; dd1[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 255        ; 4        ; dd1[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; dd2[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 241        ; 5        ; dd2[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; sseg1[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; sseg0[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; sseg2[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; sseg2[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; dd0[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 4        ; dd0[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; dd2[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 242        ; 5        ; dd2[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 234        ; 5        ; dd2[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; sseg0[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; sseg0[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; sseg3[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; sseg3[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; dd1[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 269        ; 4        ; dd1[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 268        ; 4        ; rx                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 262        ; 4        ; dd0[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; dd2[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; sseg1[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; sseg2[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; sseg2[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; tx                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; dd0[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 252        ; 4        ; dd0[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 231        ; 5        ; dd3[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; sseg0[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; sseg0[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; sseg1[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; sseg1[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; sseg1[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; dd0[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 263        ; 4        ; dd0[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 257        ; 4        ; dd0[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 253        ; 4        ; ps2k_c                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; dd3[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 225        ; 5        ; dd3[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; sseg0[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; sseg0[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; sseg3[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; ps2k_d                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 220        ; 5        ; dd3[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; xu_sclk                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 216        ; 5        ; xu_mosi                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 213        ; 5        ; xu_cs                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 211        ; 5        ; tx2                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 212        ; 5        ; rx2                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; xu_miso                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 209        ; 5        ; cts2                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 210        ; 5        ; rts2                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 38         ; 2        ; clkin                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; sw[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; sseg3[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; sw[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; sw[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; sw[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; sw[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; sw[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; dd3[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; dd3[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 200        ; 6        ; dd3[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; dd3[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; dclk2                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 187        ; 6        ; dclk1                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; sram_dq[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; sram_addr[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; sram_addr[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; redled[9]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; redled[8]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; redled[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; redled[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; resetbtn                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; sram_addr[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; sram_oe_n                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; sram_addr[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; redled[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; sram_dq[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; sram_dq[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; sram_addr[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; sw[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; sw[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; redled[7]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; redled[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; sdcard_cs                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 182        ; 6        ; greenled[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; greenled[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; sram_dq[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; sram_dq[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; sram_addr[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; sw[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; redled[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; sdcard_sclk                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 180        ; 6        ; greenled[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; greenled[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; sram_ub_n                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; sram_dq[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; sram_dq[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; sram_addr[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; sw[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; sdcard_miso                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 174        ; 6        ; greenled[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; greenled[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; sram_addr[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; sram_addr[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; sram_lb_n                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; sram_dq[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; sram_addr[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; redled[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; redled[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; sdcard_mosi                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 178        ; 6        ; greenled[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; greenled[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------+
; PLL Summary                                                             ;
+----------------------------------+--------------------------------------+
; Name                             ; pll:pll0|altpll:altpll_component|pll ;
+----------------------------------+--------------------------------------+
; SDC pin name                     ; pll0|altpll_component|pll            ;
; PLL mode                         ; Normal                               ;
; Compensate clock                 ; clock0                               ;
; Compensated input/output pins    ; --                                   ;
; Self reset on gated loss of lock ; Off                                  ;
; Gate lock counter                ; --                                   ;
; Input frequency 0                ; 50.0 MHz                             ;
; Input frequency 1                ; --                                   ;
; Nominal PFD frequency            ; 50.0 MHz                             ;
; Nominal VCO frequency            ; 800.0 MHz                            ;
; VCO post scale K counter         ; --                                   ;
; VCO multiply                     ; --                                   ;
; VCO divide                       ; --                                   ;
; Freq min lock                    ; 31.25 MHz                            ;
; Freq max lock                    ; 62.5 MHz                             ;
; M VCO Tap                        ; 0                                    ;
; M Initial                        ; 1                                    ;
; M value                          ; 16                                   ;
; N value                          ; 1                                    ;
; Preserve PLL counter order       ; Off                                  ;
; PLL location                     ; PLL_1                                ;
; Inclk0 signal                    ; clkin                                ;
; Inclk1 signal                    ; --                                   ;
; Inclk0 signal type               ; Dedicated Pin                        ;
; Inclk1 signal type               ; --                                   ;
+----------------------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                      ;
+----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; Name                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                     ;
+----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; pll:pll0|altpll:altpll_component|_clk0 ; clock0       ; 8    ; 5   ; 80.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; 1       ; 0       ; pll0|altpll_component|pll|clk[0] ;
+----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                      ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
; |top                                            ; 15349 (123) ; 5588 (92)                 ; 0 (0)         ; 81920       ; 20   ; 2            ; 0       ; 1         ; 161  ; 0            ; 9761 (31)    ; 855 (19)          ; 4733 (26)        ; |top                                                                                                                     ; work         ;
;    |pll:pll0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll:pll0                                                                                                            ; work         ;
;       |altpll:altpll_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll:pll0|altpll:altpll_component                                                                                    ; work         ;
;    |ssegdecoder:ssegd0|                         ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|ssegdecoder:ssegd0                                                                                                  ; work         ;
;    |ssegdecoder:ssegd1|                         ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|ssegdecoder:ssegd1                                                                                                  ; work         ;
;    |ssegdecoder:ssegd2|                         ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|ssegdecoder:ssegd2                                                                                                  ; work         ;
;    |ssegdecoder:ssegd3|                         ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|ssegdecoder:ssegd3                                                                                                  ; work         ;
;    |unibus:pdp11|                               ; 15218 (93)  ; 5496 (20)                 ; 0 (0)         ; 81920       ; 20   ; 2            ; 0       ; 1         ; 0    ; 0            ; 9674 (41)    ; 836 (0)           ; 4708 (63)        ; |top|unibus:pdp11                                                                                                        ; work         ;
;       |cpu:cpu0|                                ; 6615 (5933) ; 1681 (1057)               ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 4921 (4863)  ; 341 (45)          ; 1353 (1113)      ; |top|unibus:pdp11|cpu:cpu0                                                                                               ; work         ;
;          |cpuregs:cpuregs0|                     ; 267 (267)   ; 240 (240)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 104 (104)         ; 136 (136)        ; |top|unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0                                                                              ; work         ;
;          |fpuregs:fpuregs0|                     ; 463 (463)   ; 384 (384)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 192 (192)         ; 240 (240)        ; |top|unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0                                                                              ; work         ;
;          |lpm_mult:Mult0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|cpu:cpu0|lpm_mult:Mult0                                                                                ; work         ;
;             |mult_h1t:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|cpu:cpu0|lpm_mult:Mult0|mult_h1t:auto_generated                                                        ; work         ;
;       |cr:cr0|                                  ; 128 (128)   ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 5 (5)             ; 56 (56)          ; |top|unibus:pdp11|cr:cr0                                                                                                 ; work         ;
;       |csdr:csdr0|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|csdr:csdr0                                                                                             ; work         ;
;       |kl11:kl0|                                ; 179 (179)   ; 109 (109)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 15 (15)           ; 95 (95)          ; |top|unibus:pdp11|kl11:kl0                                                                                               ; work         ;
;       |kw11l:kw0|                               ; 49 (49)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 1 (1)             ; 28 (28)          ; |top|unibus:pdp11|kw11l:kw0                                                                                              ; work         ;
;       |m9312h:bootrom1|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312h:bootrom1                                                                                        ; work         ;
;          |altsyncram:meme_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312h:bootrom1|altsyncram:meme_rtl_0                                                                  ; work         ;
;             |altsyncram_ac61:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312h:bootrom1|altsyncram:meme_rtl_0|altsyncram_ac61:auto_generated                                   ; work         ;
;          |altsyncram:memo_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312h:bootrom1|altsyncram:memo_rtl_0                                                                  ; work         ;
;             |altsyncram_bc61:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312h:bootrom1|altsyncram:memo_rtl_0|altsyncram_bc61:auto_generated                                   ; work         ;
;       |m9312l:bootrom0|                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312l:bootrom0                                                                                        ; work         ;
;          |altsyncram:meme_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312l:bootrom0|altsyncram:meme_rtl_0                                                                  ; work         ;
;             |altsyncram_qa61:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312l:bootrom0|altsyncram:meme_rtl_0|altsyncram_qa61:auto_generated                                   ; work         ;
;          |altsyncram:memo_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312l:bootrom0|altsyncram:memo_rtl_0                                                                  ; work         ;
;             |altsyncram_ra61:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312l:bootrom0|altsyncram:memo_rtl_0|altsyncram_ra61:auto_generated                                   ; work         ;
;       |mmu:mmu0|                                ; 3961 (3961) ; 2170 (2170)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1750 (1750)  ; 242 (242)         ; 1969 (1969)      ; |top|unibus:pdp11|mmu:mmu0                                                                                               ; work         ;
;       |rh11:rh0|                                ; 1541 (948)  ; 522 (286)                 ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1019 (662)   ; 83 (43)           ; 439 (243)        ; |top|unibus:pdp11|rh11:rh0                                                                                               ; work         ;
;          |sdspi:sd1|                            ; 593 (593)   ; 236 (236)                 ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 357 (357)    ; 40 (40)           ; 196 (196)        ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1                                                                                     ; work         ;
;             |altsyncram:rsector_rtl_0|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0                                                            ; work         ;
;                |altsyncram_fnd1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated                             ; work         ;
;                   |altsyncram_l2m1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1 ; work         ;
;             |altsyncram:wsector_rtl_0|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0                                                            ; work         ;
;                |altsyncram_3ee1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated                             ; work         ;
;                   |altsyncram_51i1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1 ; work         ;
;             |altsyncram:wsector_rtl_1|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1                                                            ; work         ;
;                |altsyncram_3ee1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1|altsyncram_3ee1:auto_generated                             ; work         ;
;                   |altsyncram_51i1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1 ; work         ;
;       |xu:xu0|                                  ; 2677 (138)  ; 904 (72)                  ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1773 (66)    ; 149 (4)           ; 755 (67)         ; |top|unibus:pdp11|xu:xu0                                                                                                 ; work         ;
;          |cpu:cpu0|                             ; 1731 (1611) ; 377 (265)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1350 (1342)  ; 51 (3)            ; 330 (330)        ; |top|unibus:pdp11|xu:xu0|cpu:cpu0                                                                                        ; work         ;
;             |cpuregs:cpuregs0|                  ; 120 (120)   ; 112 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 48 (48)           ; 64 (64)          ; |top|unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0                                                                       ; work         ;
;          |cr:cr0|                               ; 37 (37)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 13 (13)           ; 15 (15)          ; |top|unibus:pdp11|xu:xu0|cr:cr0                                                                                          ; work         ;
;          |kl11:kl0|                             ; 117 (117)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 12 (12)           ; 62 (62)          ; |top|unibus:pdp11|xu:xu0|kl11:kl0                                                                                        ; work         ;
;          |kw11l:kw0|                            ; 51 (51)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 1 (1)             ; 28 (28)          ; |top|unibus:pdp11|xu:xu0|kw11l:kw0                                                                                       ; work         ;
;          |mmu:mmu0|                             ; 205 (205)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (171)    ; 0 (0)             ; 34 (34)          ; |top|unibus:pdp11|xu:xu0|mmu:mmu0                                                                                        ; work         ;
;          |xubl:xubl0|                           ; 236 (236)   ; 152 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 44 (44)           ; 116 (116)        ; |top|unibus:pdp11|xu:xu0|xubl:xubl0                                                                                      ; work         ;
;          |xubm:xubm0|                           ; 202 (202)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 24 (24)           ; 149 (149)        ; |top|unibus:pdp11|xu:xu0|xubm:xubm0                                                                                      ; work         ;
;          |xubr:xubr0|                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|xu:xu0|xubr:xubr0                                                                                      ; work         ;
;             |altsyncram:meme_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0                                                                ; work         ;
;                |altsyncram_7sk1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_7sk1:auto_generated                                 ; work         ;
;             |altsyncram:memo_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0                                                                ; work         ;
;                |altsyncram_8sk1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_8sk1:auto_generated                                 ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; sram_dq[0]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[1]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[2]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[3]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[4]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[5]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[6]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[7]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[8]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[9]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[10]   ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[11]   ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[12]   ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[13]   ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[14]   ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sram_dq[15]   ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; greenled[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; redled[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; sseg3[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg3[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg3[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg3[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg3[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg3[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg3[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg2[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg2[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg2[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg2[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg2[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg2[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg2[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg1[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg1[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg1[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg1[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg1[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg1[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg1[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg0[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg0[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg0[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg0[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg0[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg0[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg0[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; vgar[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; vgar[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; vgar[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; vgar[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; vgag[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; vgag[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; vgag[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; vgag[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; vgab[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; vgab[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; vgab[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; vgab[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; vgah          ; Output   ; --            ; --            ; --                    ; --  ;
; vgav          ; Output   ; --            ; --            ; --                    ; --  ;
; ps2k_c        ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; ps2k_d        ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[0]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[1]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[2]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[3]         ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[4]         ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[5]         ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[6]         ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[7]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[8]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[9]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; dclk1         ; Output   ; --            ; --            ; --                    ; --  ;
; dclk2         ; Output   ; --            ; --            ; --                    ; --  ;
; dd3[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd3[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd3[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd3[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd3[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd3[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd3[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd3[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd2[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd2[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd2[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd2[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd2[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd2[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd2[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd2[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd1[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd1[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd1[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd1[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd1[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd1[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd1[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd1[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd0[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd0[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd0[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd0[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd0[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd0[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd0[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; dd0[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx            ; Output   ; --            ; --            ; --                    ; --  ;
; tx2           ; Output   ; --            ; --            ; --                    ; --  ;
; rx2           ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; rts2          ; Output   ; --            ; --            ; --                    ; --  ;
; cts2          ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sdcard_cs     ; Output   ; --            ; --            ; --                    ; --  ;
; sdcard_mosi   ; Output   ; --            ; --            ; --                    ; --  ;
; sdcard_sclk   ; Output   ; --            ; --            ; --                    ; --  ;
; xu_cs         ; Output   ; --            ; --            ; --                    ; --  ;
; xu_mosi       ; Output   ; --            ; --            ; --                    ; --  ;
; xu_sclk       ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[10] ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[11] ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[12] ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[13] ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[14] ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[15] ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[16] ; Output   ; --            ; --            ; --                    ; --  ;
; sram_addr[17] ; Output   ; --            ; --            ; --                    ; --  ;
; sram_we_n     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_oe_n     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_ub_n     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_lb_n     ; Output   ; --            ; --            ; --                    ; --  ;
; sram_ce_n     ; Output   ; --            ; --            ; --                    ; --  ;
; clkin         ; Input    ; --            ; --            ; --                    ; --  ;
; sdcard_miso   ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; resetbtn      ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; xu_miso       ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; rx            ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sram_dq[0]                                                                                                                              ;                   ;         ;
;      - dati[0]                                                                                                                          ; 0                 ; 0       ;
; sram_dq[1]                                                                                                                              ;                   ;         ;
;      - dati[1]                                                                                                                          ; 1                 ; 0       ;
; sram_dq[2]                                                                                                                              ;                   ;         ;
;      - dati[2]                                                                                                                          ; 0                 ; 0       ;
; sram_dq[3]                                                                                                                              ;                   ;         ;
;      - dati[3]                                                                                                                          ; 1                 ; 0       ;
; sram_dq[4]                                                                                                                              ;                   ;         ;
;      - dati[4]                                                                                                                          ; 1                 ; 0       ;
; sram_dq[5]                                                                                                                              ;                   ;         ;
;      - dati[5]                                                                                                                          ; 0                 ; 0       ;
; sram_dq[6]                                                                                                                              ;                   ;         ;
;      - dati[6]                                                                                                                          ; 1                 ; 0       ;
; sram_dq[7]                                                                                                                              ;                   ;         ;
;      - dati[7]                                                                                                                          ; 0                 ; 0       ;
; sram_dq[8]                                                                                                                              ;                   ;         ;
;      - dati[8]                                                                                                                          ; 1                 ; 0       ;
; sram_dq[9]                                                                                                                              ;                   ;         ;
;      - dati[9]                                                                                                                          ; 0                 ; 0       ;
; sram_dq[10]                                                                                                                             ;                   ;         ;
;      - dati[10]                                                                                                                         ; 0                 ; 0       ;
; sram_dq[11]                                                                                                                             ;                   ;         ;
;      - dati[11]                                                                                                                         ; 1                 ; 0       ;
; sram_dq[12]                                                                                                                             ;                   ;         ;
;      - dati[12]                                                                                                                         ; 1                 ; 0       ;
; sram_dq[13]                                                                                                                             ;                   ;         ;
;      - dati[13]                                                                                                                         ; 1                 ; 0       ;
; sram_dq[14]                                                                                                                             ;                   ;         ;
;      - dati[14]                                                                                                                         ; 0                 ; 0       ;
; sram_dq[15]                                                                                                                             ;                   ;         ;
;      - dati[15]                                                                                                                         ; 1                 ; 0       ;
; ps2k_c                                                                                                                                  ;                   ;         ;
; ps2k_d                                                                                                                                  ;                   ;         ;
; sw[0]                                                                                                                                   ;                   ;         ;
; sw[1]                                                                                                                                   ;                   ;         ;
; sw[2]                                                                                                                                   ;                   ;         ;
; sw[3]                                                                                                                                   ;                   ;         ;
; sw[4]                                                                                                                                   ;                   ;         ;
; sw[5]                                                                                                                                   ;                   ;         ;
; sw[6]                                                                                                                                   ;                   ;         ;
; sw[7]                                                                                                                                   ;                   ;         ;
; sw[8]                                                                                                                                   ;                   ;         ;
; sw[9]                                                                                                                                   ;                   ;         ;
; rx2                                                                                                                                     ;                   ;         ;
; cts2                                                                                                                                    ;                   ;         ;
; clkin                                                                                                                                   ;                   ;         ;
; sdcard_miso                                                                                                                             ;                   ;         ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]~0                                                                                       ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[0]                                                                                         ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector38~0                                                                                     ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter[2]~6                                                                                     ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter[2]~20                                                                                    ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector0~0                                                                                      ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector186~0                                                                                    ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector3~0                                                                                      ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector4~5                                                                                      ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector4~7                                                                                      ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate~57                                                                                  ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~80                                                                                      ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~88                                                                                      ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate~62                                                                                  ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector94~3                                                                                     ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector32~1                                                                                     ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~106                                                                                     ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~109                                                                                     ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~110                                                                                     ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector24~0                                                                                     ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector34~0                                                                                     ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector186~2                                                                                    ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate~83                                                                                  ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector218~0                                                                                    ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector82~1                                                                                     ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector2~3                                                                                      ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~116                                                                                     ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~119                                                                                     ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~120                                                                                     ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0 ; 1                 ; 0       ;
; resetbtn                                                                                                                                ;                   ;         ;
;      - slowreset~0                                                                                                                      ; 1                 ; 0       ;
;      - Add0~24                                                                                                                          ; 1                 ; 0       ;
;      - slowresetdelay[8]~0                                                                                                              ; 1                 ; 0       ;
;      - Add0~25                                                                                                                          ; 1                 ; 0       ;
;      - Add0~26                                                                                                                          ; 1                 ; 0       ;
;      - Add0~27                                                                                                                          ; 1                 ; 0       ;
;      - Add0~28                                                                                                                          ; 1                 ; 0       ;
;      - Add0~29                                                                                                                          ; 1                 ; 0       ;
;      - Add0~30                                                                                                                          ; 1                 ; 0       ;
;      - Add0~31                                                                                                                          ; 1                 ; 0       ;
;      - Add0~32                                                                                                                          ; 1                 ; 0       ;
;      - Add0~33                                                                                                                          ; 1                 ; 0       ;
;      - Add0~34                                                                                                                          ; 1                 ; 0       ;
;      - Add0~35                                                                                                                          ; 1                 ; 0       ;
; xu_miso                                                                                                                                 ;                   ;         ;
;      - unibus:pdp11|xu:xu0|xubl:xubl0|work[8]                                                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato~7                                                                                 ; 0                 ; 0       ;
; rx                                                                                                                                      ;                   ;         ;
;      - unibus:pdp11|kl11:kl0|rxfilter[0]                                                                                                ; 1                 ; 0       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                 ;
+-----------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                      ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Selector22~1                                              ; LCCOMB_X21_Y12_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; addrq[15]~3                                               ; LCCOMB_X21_Y12_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clkin                                                     ; PIN_L1             ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clkin                                                     ; PIN_L1             ; 166     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; cpuclk                                                    ; LCFF_X48_Y14_N21   ; 5162    ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; dati[14]~0                                                ; LCCOMB_X21_Y12_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll:pll0|altpll:altpll_component|_clk0                    ; PLL_1              ; 92      ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; slowreset                                                 ; LCFF_X48_Y14_N7    ; 542     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; slowresetdelay[8]~0                                       ; LCCOMB_X48_Y14_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sram_dq[0]~en                                             ; LCFF_X21_Y12_N9    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[10]~en                                            ; LCFF_X10_Y1_N11    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[11]~en                                            ; LCFF_X10_Y1_N25    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[12]~en                                            ; LCFF_X10_Y1_N27    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[13]~en                                            ; LCFF_X10_Y1_N17    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[14]~en                                            ; LCFF_X10_Y1_N19    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[15]~en                                            ; LCFF_X10_Y1_N5     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[1]~en                                             ; LCFF_X10_Y1_N21    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[2]~en                                             ; LCFF_X10_Y1_N31    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[3]~en                                             ; LCFF_X10_Y1_N29    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[4]~en                                             ; LCFF_X10_Y1_N3     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[5]~en                                             ; LCFF_X10_Y1_N13    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[6]~en                                             ; LCFF_X10_Y1_N7     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[7]~en                                             ; LCFF_X10_Y1_N1     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[8]~en                                             ; LCFF_X10_Y1_N23    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_dq[9]~en                                             ; LCFF_X10_Y1_N9     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram_we_n~1                                               ; LCCOMB_X22_Y12_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|br5_state~18                                 ; LCCOMB_X24_Y14_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|Equal112~0                          ; LCCOMB_X12_Y4_N16  ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|Equal193~0                          ; LCCOMB_X12_Y5_N10  ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|WideNor5~0                          ; LCCOMB_X25_Y8_N6   ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|WideOr152                           ; LCCOMB_X24_Y10_N26 ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|addr_indirect[12]~15                ; LCCOMB_X33_Y6_N4   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|alu_input[4]~18                     ; LCCOMB_X27_Y7_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|alus_input[4]~6                     ; LCCOMB_X24_Y10_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|alut_input[12]~0                    ; LCCOMB_X34_Y5_N6   ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|alut_input[12]~1                    ; LCCOMB_X22_Y5_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|consoleaddr[12]~0                   ; LCCOMB_X31_Y9_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~1         ; LCCOMB_X14_Y9_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~10        ; LCCOMB_X18_Y7_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~11        ; LCCOMB_X14_Y9_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~12        ; LCCOMB_X14_Y9_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~13        ; LCCOMB_X14_Y9_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~15        ; LCCOMB_X18_Y7_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~18        ; LCCOMB_X18_Y7_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~19        ; LCCOMB_X18_Y7_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~2         ; LCCOMB_X14_Y9_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~3         ; LCCOMB_X14_Y9_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~4         ; LCCOMB_X14_Y9_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~5         ; LCCOMB_X14_Y9_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~7         ; LCCOMB_X18_Y7_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~8         ; LCCOMB_X18_Y7_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~9         ; LCCOMB_X18_Y7_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|dest_addr[12]~47                    ; LCCOMB_X26_Y8_N16  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_flag2~2                         ; LCCOMB_X12_Y4_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_output32[1]~20                  ; LCCOMB_X12_Y5_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_output[0]~29                    ; LCCOMB_X12_Y4_N18  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_output[10]~39                   ; LCCOMB_X16_Y6_N16  ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_output[1]~43                    ; LCCOMB_X12_Y5_N20  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_sequencer[0]~19                 ; LCCOMB_X20_Y9_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_temp1[0]~31                     ; LCCOMB_X11_Y4_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_temp1[17]~36                    ; LCCOMB_X12_Y5_N0   ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_temp1[23]~34                    ; LCCOMB_X12_Y4_N8   ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_temp2[1]~36                     ; LCCOMB_X12_Y5_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_ccw[8]~37                      ; LCCOMB_X47_Y2_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_fps[1]~6                       ; LCCOMB_X36_Y1_N16  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_fsm~26                         ; LCCOMB_X42_Y3_N16  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_fsm~36                         ; LCCOMB_X42_Y3_N10  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_fsm~39                         ; LCCOMB_X42_Y3_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[0]~33                    ; LCCOMB_X34_Y5_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[16]~31                   ; LCCOMB_X34_Y5_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[24]~23                   ; LCCOMB_X34_Y5_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[32]~29                   ; LCCOMB_X34_Y5_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[40]~25                   ; LCCOMB_X34_Y5_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[55]~12                   ; LCCOMB_X34_Y8_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[63]~16                   ; LCCOMB_X34_Y8_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_load                           ; LCFF_X30_Y12_N9    ; 244     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_load~0                         ; LCCOMB_X25_Y9_N12  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output2[47]~19                 ; LCCOMB_X47_Y3_N8   ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output2[63]~7                  ; LCCOMB_X47_Y3_N26  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output[36]~333                 ; LCCOMB_X43_Y4_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output[4]~62                   ; LCCOMB_X43_Y4_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output[52]~334                 ; LCCOMB_X43_Y4_N10  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_state[7]~24                    ; LCCOMB_X33_Y12_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work1[27]~96                   ; LCCOMB_X45_Y4_N28  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work1[2]~75                    ; LCCOMB_X45_Y4_N10  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work1[51]~152                  ; LCCOMB_X43_Y3_N18  ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work2[2]~115                   ; LCCOMB_X43_Y4_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work2[3]~147                   ; LCCOMB_X45_Y4_N22  ; 54      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falus_input[55]~18                  ; LCCOMB_X34_Y5_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falus_input[56]~19                  ; LCCOMB_X33_Y8_N30  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fbus_d[63]~0                        ; LCCOMB_X34_Y10_N22 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fbus_raddr[1]~14                    ; LCCOMB_X29_Y11_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fbus_we~4                           ; LCCOMB_X25_Y13_N6  ; 52      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fea[0]~1                            ; LCCOMB_X31_Y3_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fec[1]~6                            ; LCCOMB_X27_Y13_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fps[0]~7                            ; LCCOMB_X33_Y5_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fps[14]~5                           ; LCCOMB_X23_Y1_N0   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[0][15]~1    ; LCCOMB_X33_Y10_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[1][15]~0    ; LCCOMB_X34_Y10_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[3][15]~2    ; LCCOMB_X34_Y10_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[5][15]~3    ; LCCOMB_X34_Y10_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[0][0]~12    ; LCCOMB_X34_Y10_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[1][0]~11    ; LCCOMB_X34_Y10_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[2][0]~10    ; LCCOMB_X34_Y10_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[2][0]~4     ; LCCOMB_X33_Y10_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[3][0]~13    ; LCCOMB_X33_Y10_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[4][0]~5     ; LCCOMB_X34_Y10_N18 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[4][0]~8     ; LCCOMB_X36_Y11_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[5][0]~7     ; LCCOMB_X33_Y10_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|init                                ; LCFF_X31_Y14_N17   ; 451     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|initcycles[6]~12                    ; LCCOMB_X33_Y14_N28 ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|initcycles[6]~13                    ; LCCOMB_X32_Y14_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|ir[10]                              ; LCFF_X27_Y5_N19    ; 148     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|ir[9]                               ; LCFF_X24_Y11_N21   ; 161     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|ir_dopr~0                           ; LCCOMB_X32_Y11_N24 ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|ir_wait                             ; LCFF_X21_Y10_N1    ; 50      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|pdststate~262                       ; LCCOMB_X30_Y11_N12 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|process_2~0                         ; LCCOMB_X12_Y5_N24  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|psw[13]~8                           ; LCCOMB_X25_Y9_N0   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|psw[15]~19                          ; LCCOMB_X25_Y9_N22  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|psw[5]~29                           ; LCCOMB_X21_Y10_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|psw[9]~36                           ; LCCOMB_X25_Y9_N14  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|r7[12]~67                           ; LCCOMB_X22_Y7_N2   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|rbus_d[4]~40                        ; LCCOMB_X21_Y6_N10  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|rbus_ix[2]~13                       ; LCCOMB_X23_Y10_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|rbus_waddr[4]~15                    ; LCCOMB_X23_Y7_N18  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|rd~2                                ; LCCOMB_X25_Y11_N2  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|red_stack_trap_trigger~6            ; LCCOMB_X25_Y13_N18 ; 12      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|sr1_dstd[1]~0                       ; LCCOMB_X20_Y9_N12  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|sr1_srcd[1]~0                       ; LCCOMB_X20_Y10_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|sr2[15]~4                           ; LCCOMB_X20_Y9_N22  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|sr2[8]~1                            ; LCCOMB_X20_Y9_N2   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_br4                     ; LCFF_X26_Y13_N3    ; 25      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_br5                     ; LCFF_X27_Y13_N17   ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_div                     ; LCFF_X33_Y9_N19    ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_dst5                    ; LCFF_X33_Y9_N27    ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_fpao                    ; LCFF_X31_Y10_N25   ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_fpr1                    ; LCFF_X33_Y9_N5     ; 53      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_fprun                   ; LCFF_X34_Y6_N9     ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_store_alu_w             ; LCFF_X31_Y11_N17   ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state~387                           ; LCCOMB_X27_Y12_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state~483                           ; LCCOMB_X33_Y12_N0  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state~617                           ; LCCOMB_X27_Y12_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|temp_psw[4]~0                       ; LCCOMB_X25_Y7_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|trap_vector[7]~32                   ; LCCOMB_X30_Y13_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|yellow_stack_trap_inhibit~1         ; LCCOMB_X25_Y13_N30 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu_npr                                      ; LCFF_X24_Y14_N7    ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|bus_dati[11]~15                       ; LCCOMB_X23_Y12_N4  ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|bus_dati[14]~10                       ; LCCOMB_X22_Y11_N10 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|bus_dati[14]~16                       ; LCCOMB_X18_Y12_N20 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|bus_dati[15]~11                       ; LCCOMB_X22_Y11_N24 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|ccr[0]~0                              ; LCCOMB_X18_Y11_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|pir[13]~1                             ; LCCOMB_X22_Y11_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|psw_in[0]~4                           ; LCCOMB_X22_Y11_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|psw_in[11]~1                          ; LCCOMB_X22_Y11_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|stacklimit[14]~1                      ; LCCOMB_X22_Y11_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|bus_dati[11]~0                      ; LCCOMB_X23_Y15_N0  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|cdctrigger~3                        ; LCCOMB_X9_Y2_N6    ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|recv_bit[0]~0                       ; LCCOMB_X29_Y15_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|recv_copy~0                         ; LCCOMB_X31_Y18_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|recv_count[1]~13                    ; LCCOMB_X30_Y15_N14 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|recv_count[3]~14                    ; LCCOMB_X31_Y15_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|recv_sample[4]~15                   ; LCCOMB_X30_Y15_N6  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|rx_buf[6]~2                         ; LCCOMB_X30_Y20_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|tx_buf[6]~0                         ; LCCOMB_X24_Y15_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|xmit_bit[2]~1                       ; LCCOMB_X31_Y18_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|xmit_buf[6]~5                       ; LCCOMB_X31_Y18_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|xmit_sample[0]~5                    ; LCCOMB_X31_Y18_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|xmit_sample[1]~8                    ; LCCOMB_X31_Y18_N0  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kw11l:kw0|bus_dati[7]~2                      ; LCCOMB_X23_Y14_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kw11l:kw0|counter[17]~35                     ; LCCOMB_X32_Y21_N2  ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|Equal27~1                           ; LCCOMB_X15_Y18_N26 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|Equal30~0                           ; LCCOMB_X15_Y18_N12 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~302                         ; LCCOMB_X18_Y22_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~303                         ; LCCOMB_X16_Y21_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~304                         ; LCCOMB_X18_Y21_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~305                         ; LCCOMB_X18_Y22_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~306                         ; LCCOMB_X18_Y21_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~307                         ; LCCOMB_X15_Y22_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~308                         ; LCCOMB_X18_Y25_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~309                         ; LCCOMB_X16_Y22_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~310                         ; LCCOMB_X16_Y21_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~311                         ; LCCOMB_X16_Y21_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~312                         ; LCCOMB_X16_Y21_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~313                         ; LCCOMB_X15_Y21_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~314                         ; LCCOMB_X15_Y22_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~315                         ; LCCOMB_X16_Y22_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~316                         ; LCCOMB_X18_Y21_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~317                         ; LCCOMB_X16_Y22_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~302                         ; LCCOMB_X18_Y19_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~303                         ; LCCOMB_X16_Y19_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~304                         ; LCCOMB_X16_Y18_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~305                         ; LCCOMB_X18_Y17_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~306                         ; LCCOMB_X16_Y19_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~307                         ; LCCOMB_X15_Y20_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~308                         ; LCCOMB_X15_Y19_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~309                         ; LCCOMB_X15_Y20_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~310                         ; LCCOMB_X18_Y17_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~311                         ; LCCOMB_X16_Y18_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~312                         ; LCCOMB_X16_Y18_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~313                         ; LCCOMB_X18_Y19_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~314                         ; LCCOMB_X18_Y18_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~315                         ; LCCOMB_X15_Y20_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~316                         ; LCCOMB_X16_Y18_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~317                         ; LCCOMB_X15_Y20_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~302                         ; LCCOMB_X12_Y23_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~303                         ; LCCOMB_X14_Y20_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~304                         ; LCCOMB_X12_Y23_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~305                         ; LCCOMB_X15_Y21_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~306                         ; LCCOMB_X13_Y22_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~307                         ; LCCOMB_X14_Y19_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~308                         ; LCCOMB_X13_Y22_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~309                         ; LCCOMB_X15_Y21_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~310                         ; LCCOMB_X15_Y20_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~311                         ; LCCOMB_X14_Y21_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~312                         ; LCCOMB_X14_Y21_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~313                         ; LCCOMB_X15_Y21_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~314                         ; LCCOMB_X14_Y20_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~315                         ; LCCOMB_X13_Y21_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~316                         ; LCCOMB_X13_Y21_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~317                         ; LCCOMB_X14_Y21_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~301                         ; LCCOMB_X11_Y22_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~302                         ; LCCOMB_X11_Y22_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~303                         ; LCCOMB_X9_Y21_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~304                         ; LCCOMB_X7_Y22_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~305                         ; LCCOMB_X11_Y22_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~306                         ; LCCOMB_X11_Y22_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~307                         ; LCCOMB_X11_Y22_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~308                         ; LCCOMB_X10_Y22_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~309                         ; LCCOMB_X11_Y22_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~310                         ; LCCOMB_X11_Y22_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~311                         ; LCCOMB_X11_Y22_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~312                         ; LCCOMB_X9_Y21_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~313                         ; LCCOMB_X7_Y22_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~314                         ; LCCOMB_X11_Y22_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~315                         ; LCCOMB_X11_Y22_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~316                         ; LCCOMB_X11_Y22_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~301                         ; LCCOMB_X8_Y21_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~302                         ; LCCOMB_X7_Y22_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~303                         ; LCCOMB_X7_Y21_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~304                         ; LCCOMB_X8_Y22_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~305                         ; LCCOMB_X8_Y22_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~306                         ; LCCOMB_X7_Y22_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~307                         ; LCCOMB_X8_Y22_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~308                         ; LCCOMB_X7_Y22_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~309                         ; LCCOMB_X7_Y22_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~310                         ; LCCOMB_X7_Y21_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~311                         ; LCCOMB_X7_Y22_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~312                         ; LCCOMB_X7_Y22_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~313                         ; LCCOMB_X7_Y22_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~314                         ; LCCOMB_X7_Y22_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~315                         ; LCCOMB_X8_Y21_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~316                         ; LCCOMB_X8_Y22_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~301                         ; LCCOMB_X8_Y22_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~302                         ; LCCOMB_X7_Y22_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~303                         ; LCCOMB_X7_Y21_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~304                         ; LCCOMB_X7_Y22_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~305                         ; LCCOMB_X8_Y22_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~306                         ; LCCOMB_X7_Y22_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~307                         ; LCCOMB_X9_Y21_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~308                         ; LCCOMB_X8_Y22_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~309                         ; LCCOMB_X8_Y22_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~310                         ; LCCOMB_X7_Y21_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~311                         ; LCCOMB_X8_Y22_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~312                         ; LCCOMB_X9_Y21_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~313                         ; LCCOMB_X8_Y22_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~314                         ; LCCOMB_X7_Y22_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~315                         ; LCCOMB_X7_Y22_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~316                         ; LCCOMB_X8_Y22_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|paro2[15]~17                        ; LCCOMB_X14_Y18_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~130                         ; LCCOMB_X7_Y13_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~131                         ; LCCOMB_X8_Y13_N4   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~132                         ; LCCOMB_X8_Y13_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~133                         ; LCCOMB_X7_Y13_N26  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~134                         ; LCCOMB_X6_Y13_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~135                         ; LCCOMB_X9_Y17_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~136                         ; LCCOMB_X5_Y13_N28  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~137                         ; LCCOMB_X9_Y17_N28  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~138                         ; LCCOMB_X5_Y13_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~139                         ; LCCOMB_X9_Y17_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~140                         ; LCCOMB_X5_Y13_N16  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~141                         ; LCCOMB_X5_Y13_N26  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~142                         ; LCCOMB_X9_Y13_N10  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~143                         ; LCCOMB_X6_Y13_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~144                         ; LCCOMB_X9_Y17_N4   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~145                         ; LCCOMB_X9_Y14_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~114                         ; LCCOMB_X10_Y16_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~115                         ; LCCOMB_X11_Y17_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~116                         ; LCCOMB_X11_Y17_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~117                         ; LCCOMB_X10_Y16_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~118                         ; LCCOMB_X11_Y15_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~119                         ; LCCOMB_X10_Y14_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~120                         ; LCCOMB_X11_Y15_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~121                         ; LCCOMB_X10_Y15_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~122                         ; LCCOMB_X10_Y16_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~123                         ; LCCOMB_X12_Y16_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~124                         ; LCCOMB_X12_Y16_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~125                         ; LCCOMB_X12_Y16_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~126                         ; LCCOMB_X11_Y14_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~127                         ; LCCOMB_X10_Y16_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~128                         ; LCCOMB_X11_Y17_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~129                         ; LCCOMB_X10_Y15_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~114                         ; LCCOMB_X10_Y21_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~115                         ; LCCOMB_X11_Y21_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~116                         ; LCCOMB_X10_Y21_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~117                         ; LCCOMB_X12_Y20_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~118                         ; LCCOMB_X12_Y19_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~119                         ; LCCOMB_X10_Y19_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~120                         ; LCCOMB_X10_Y19_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~121                         ; LCCOMB_X10_Y20_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~122                         ; LCCOMB_X13_Y20_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~123                         ; LCCOMB_X11_Y20_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~124                         ; LCCOMB_X11_Y20_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~125                         ; LCCOMB_X13_Y20_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~126                         ; LCCOMB_X12_Y19_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~127                         ; LCCOMB_X10_Y19_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~128                         ; LCCOMB_X10_Y19_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~129                         ; LCCOMB_X12_Y20_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~211                         ; LCCOMB_X9_Y17_N30  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~212                         ; LCCOMB_X9_Y17_N20  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~213                         ; LCCOMB_X8_Y17_N22  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~214                         ; LCCOMB_X8_Y17_N4   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~215                         ; LCCOMB_X9_Y19_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~216                         ; LCCOMB_X9_Y17_N6   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~217                         ; LCCOMB_X9_Y17_N24  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~218                         ; LCCOMB_X8_Y19_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~219                         ; LCCOMB_X8_Y17_N18  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~220                         ; LCCOMB_X8_Y17_N20  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~221                         ; LCCOMB_X9_Y19_N30  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~222                         ; LCCOMB_X8_Y17_N30  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~223                         ; LCCOMB_X9_Y17_N18  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~224                         ; LCCOMB_X8_Y17_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~225                         ; LCCOMB_X9_Y19_N12  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~226                         ; LCCOMB_X15_Y18_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~211                         ; LCCOMB_X8_Y19_N6   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~212                         ; LCCOMB_X6_Y19_N18  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~213                         ; LCCOMB_X7_Y21_N0   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~214                         ; LCCOMB_X9_Y19_N28  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~215                         ; LCCOMB_X7_Y21_N26  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~216                         ; LCCOMB_X9_Y19_N22  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~217                         ; LCCOMB_X8_Y19_N12  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~218                         ; LCCOMB_X6_Y19_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~219                         ; LCCOMB_X8_Y19_N26  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~220                         ; LCCOMB_X6_Y19_N2   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~221                         ; LCCOMB_X9_Y19_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~222                         ; LCCOMB_X9_Y19_N14  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~223                         ; LCCOMB_X7_Y21_N20  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~224                         ; LCCOMB_X8_Y19_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~225                         ; LCCOMB_X9_Y18_N4   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~226                         ; LCCOMB_X8_Y19_N10  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~211                         ; LCCOMB_X8_Y21_N24  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~212                         ; LCCOMB_X8_Y21_N18  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~213                         ; LCCOMB_X7_Y21_N6   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~214                         ; LCCOMB_X8_Y21_N0   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~215                         ; LCCOMB_X7_Y21_N24  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~216                         ; LCCOMB_X7_Y21_N30  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~217                         ; LCCOMB_X7_Y21_N28  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~218                         ; LCCOMB_X7_Y21_N18  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~219                         ; LCCOMB_X8_Y21_N10  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~220                         ; LCCOMB_X7_Y21_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~221                         ; LCCOMB_X8_Y21_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~222                         ; LCCOMB_X8_Y21_N2   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~223                         ; LCCOMB_X8_Y21_N12  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~224                         ; LCCOMB_X7_Y21_N14  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~225                         ; LCCOMB_X8_Y21_N26  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~226                         ; LCCOMB_X8_Y21_N28  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdro2[14]~12                        ; LCCOMB_X14_Y18_N8  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr0[14]~14                          ; LCCOMB_X16_Y13_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr0[3]~8                            ; LCCOMB_X16_Y13_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr0[7]~11                           ; LCCOMB_X15_Y13_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr0[9]~5                            ; LCCOMB_X18_Y11_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr1[2]~4                            ; LCCOMB_X21_Y11_N28 ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr1[2]~6                            ; LCCOMB_X18_Y11_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr2[10]~0                           ; LCCOMB_X19_Y14_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr3[5]~1                            ; LCCOMB_X16_Y15_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~387                           ; LCCOMB_X25_Y23_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~388                           ; LCCOMB_X26_Y23_N16 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~389                           ; LCCOMB_X27_Y23_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~390                           ; LCCOMB_X26_Y22_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~391                           ; LCCOMB_X27_Y22_N16 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~392                           ; LCCOMB_X27_Y22_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~393                           ; LCCOMB_X26_Y22_N16 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~394                           ; LCCOMB_X27_Y22_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~395                           ; LCCOMB_X25_Y23_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~396                           ; LCCOMB_X25_Y23_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~397                           ; LCCOMB_X25_Y23_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~398                           ; LCCOMB_X27_Y22_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~399                           ; LCCOMB_X26_Y21_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~400                           ; LCCOMB_X26_Y21_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~401                           ; LCCOMB_X26_Y22_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~402                           ; LCCOMB_X26_Y23_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~404                           ; LCCOMB_X26_Y22_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~405                           ; LCCOMB_X27_Y22_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~406                           ; LCCOMB_X25_Y23_N16 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~407                           ; LCCOMB_X26_Y21_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~408                           ; LCCOMB_X26_Y22_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~409                           ; LCCOMB_X25_Y19_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~410                           ; LCCOMB_X25_Y23_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~411                           ; LCCOMB_X25_Y19_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~412                           ; LCCOMB_X26_Y22_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~413                           ; LCCOMB_X25_Y22_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~414                           ; LCCOMB_X25_Y22_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~415                           ; LCCOMB_X25_Y22_N16 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~416                           ; LCCOMB_X27_Y22_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~417                           ; LCCOMB_X25_Y20_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~418                           ; LCCOMB_X26_Y22_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~419                           ; LCCOMB_X26_Y23_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~440                           ; LCCOMB_X23_Y22_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~441                           ; LCCOMB_X22_Y22_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~442                           ; LCCOMB_X24_Y22_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~443                           ; LCCOMB_X24_Y22_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~444                           ; LCCOMB_X24_Y22_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~445                           ; LCCOMB_X24_Y20_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~446                           ; LCCOMB_X25_Y22_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~447                           ; LCCOMB_X23_Y23_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~448                           ; LCCOMB_X24_Y23_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~449                           ; LCCOMB_X22_Y22_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~450                           ; LCCOMB_X25_Y22_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~451                           ; LCCOMB_X24_Y22_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~452                           ; LCCOMB_X24_Y20_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~453                           ; LCCOMB_X24_Y22_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~454                           ; LCCOMB_X24_Y22_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~455                           ; LCCOMB_X23_Y23_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~457                           ; LCCOMB_X24_Y23_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~458                           ; LCCOMB_X23_Y22_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~459                           ; LCCOMB_X23_Y23_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~460                           ; LCCOMB_X24_Y23_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~461                           ; LCCOMB_X22_Y25_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~462                           ; LCCOMB_X23_Y23_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~463                           ; LCCOMB_X24_Y23_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~464                           ; LCCOMB_X22_Y25_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~465                           ; LCCOMB_X24_Y22_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~466                           ; LCCOMB_X25_Y24_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~467                           ; LCCOMB_X25_Y24_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~468                           ; LCCOMB_X24_Y22_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~469                           ; LCCOMB_X23_Y23_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~470                           ; LCCOMB_X24_Y22_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~471                           ; LCCOMB_X24_Y22_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~472                           ; LCCOMB_X23_Y23_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~539                           ; LCCOMB_X25_Y23_N0  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~540                           ; LCCOMB_X26_Y25_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~541                           ; LCCOMB_X27_Y22_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~542                           ; LCCOMB_X26_Y22_N24 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~543                           ; LCCOMB_X26_Y25_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~544                           ; LCCOMB_X27_Y22_N0  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~545                           ; LCCOMB_X26_Y22_N26 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~546                           ; LCCOMB_X27_Y22_N26 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~547                           ; LCCOMB_X26_Y25_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~548                           ; LCCOMB_X25_Y23_N26 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~549                           ; LCCOMB_X26_Y25_N28 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~550                           ; LCCOMB_X27_Y22_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~551                           ; LCCOMB_X26_Y23_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~552                           ; LCCOMB_X26_Y23_N0  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~553                           ; LCCOMB_X26_Y22_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~554                           ; LCCOMB_X26_Y23_N6  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~555                           ; LCCOMB_X26_Y25_N22 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~556                           ; LCCOMB_X25_Y23_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~557                           ; LCCOMB_X25_Y23_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~558                           ; LCCOMB_X26_Y23_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~559                           ; LCCOMB_X27_Y22_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~560                           ; LCCOMB_X25_Y23_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~561                           ; LCCOMB_X26_Y25_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~562                           ; LCCOMB_X26_Y23_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~563                           ; LCCOMB_X25_Y22_N10 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~564                           ; LCCOMB_X25_Y22_N24 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~565                           ; LCCOMB_X26_Y25_N10 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~566                           ; LCCOMB_X25_Y22_N22 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~567                           ; LCCOMB_X27_Y22_N24 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~568                           ; LCCOMB_X26_Y22_N2  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~569                           ; LCCOMB_X27_Y22_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~570                           ; LCCOMB_X26_Y23_N24 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmo2[14]~0                         ; LCCOMB_X25_Y20_N0  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|unibus_addr[1]~9                    ; LCCOMB_X22_Y11_N2  ; 119     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|unibus_addr[2]~8                    ; LCCOMB_X14_Y12_N18 ; 113     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|npr_state~15                                 ; LCCOMB_X23_Y17_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|oddabort~4                                   ; LCCOMB_X22_Y14_N2  ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh0_npg                                      ; LCFF_X23_Y17_N17   ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|bus_dati[14]~6                      ; LCCOMB_X14_Y12_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_idle      ; LCFF_X4_Y8_N3      ; 38      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|error_reset                         ; LCFF_X5_Y11_N23    ; 27      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rh70_bus_master_addr[8]~0           ; LCCOMB_X8_Y8_N16   ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[0]~0           ; LCCOMB_X8_Y8_N2    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmba[15]~8                          ; LCCOMB_X10_Y11_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmba[6]~11                          ; LCCOMB_X10_Y11_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmbae[3]~14                         ; LCCOMB_X10_Y10_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmcs1_fnc[1]~0                      ; LCCOMB_X8_Y10_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmcs1_go                            ; LCFF_X5_Y11_N1     ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmcs2_clr                           ; LCFF_X9_Y12_N25    ; 68      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmcs2_mxf~3                         ; LCCOMB_X8_Y12_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmcs2_nem~6                         ; LCCOMB_X7_Y12_N30  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmcs2_u[0]~1                        ; LCCOMB_X9_Y12_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmda_sa[7]~10                       ; LCCOMB_X5_Y11_N30  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmda_sa[7]~11                       ; LCCOMB_X4_Y11_N2   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmda_sa[7]~16                       ; LCCOMB_X5_Y11_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmda_ta[6]~17                       ; LCCOMB_X4_Y11_N30  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmda_ta[6]~40                       ; LCCOMB_X6_Y11_N16  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmda_ta[7]~24                       ; LCCOMB_X7_Y11_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmdc[15]~20                         ; LCCOMB_X5_Y11_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmdc[7]~13                          ; LCCOMB_X7_Y11_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmer1_fer~1                         ; LCCOMB_X9_Y12_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmer1_hcrc~2                        ; LCCOMB_X9_Y12_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmer2_bse~0                         ; LCCOMB_X8_Y12_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmer2_dpe~1                         ; LCCOMB_X10_Y12_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmla_sc[4]~14                       ; LCCOMB_X8_Y7_N26   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmof_fmt~4                          ; LCCOMB_X6_Y12_N22  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmwc[15]~2                          ; LCCOMB_X9_Y12_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmwc[7]~0                           ; LCCOMB_X10_Y10_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdcard_xfer_in[0]~1                 ; LCCOMB_X7_Y8_N2    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdcard_xfer_write                   ; LCFF_X8_Y8_N23     ; 6       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk                       ; LCFF_X4_Y3_N25     ; 190     ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[2]~23             ; LCCOMB_X6_Y5_N0    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|rsector~25                ; LCCOMB_X8_Y6_N0    ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[16]~17             ; LCCOMB_X2_Y3_N16   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[39]~14             ; LCCOMB_X2_Y3_N8    ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[45]~10             ; LCCOMB_X2_Y5_N12   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]~7              ; LCCOMB_X4_Y3_N22   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[3]~0                ; LCCOMB_X6_Y7_N16   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1        ; LCFF_X7_Y6_N9      ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3        ; LCFF_X5_Y2_N1      ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7        ; LCFF_X6_Y2_N29     ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_send_cmd      ; LCFF_X2_Y2_N5      ; 57      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_crc~0   ; LCCOMB_X4_Y4_N20   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]~4              ; LCCOMB_X8_Y6_N22   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sectorcounter[0]~4                  ; LCCOMB_X7_Y8_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|wcp[15]~27                          ; LCCOMB_X7_Y10_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|wcp[1]~31                           ; LCCOMB_X6_Y10_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|work_bar[8]~39                      ; LCCOMB_X12_Y11_N10 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|write_start~7                       ; LCCOMB_X6_Y10_N18  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|bus_dati[14]~0                        ; LCCOMB_X23_Y16_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr149~0                  ; LCCOMB_X46_Y18_N2  ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|addr_indirect[15]~2          ; LCCOMB_X44_Y18_N0  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[8]~18              ; LCCOMB_X45_Y17_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[6]~16             ; LCCOMB_X40_Y20_N2  ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[8]~17             ; LCCOMB_X45_Y17_N30 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|consoleaddr[0]~0             ; LCCOMB_X42_Y19_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~0  ; LCCOMB_X48_Y26_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~1  ; LCCOMB_X48_Y26_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~2  ; LCCOMB_X48_Y26_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~3  ; LCCOMB_X48_Y26_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~4  ; LCCOMB_X48_Y26_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~5  ; LCCOMB_X48_Y26_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~6  ; LCCOMB_X48_Y26_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|dest_addr[1]~42              ; LCCOMB_X43_Y17_N6  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|initcycles[0]~13             ; LCCOMB_X42_Y15_N26 ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|initcycles[0]~14             ; LCCOMB_X42_Y15_N24 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[6]~0                      ; LCCOMB_X43_Y17_N16 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[6]~1                      ; LCCOMB_X44_Y15_N8  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psrcstate~264                ; LCCOMB_X45_Y17_N22 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psw[10]~3                    ; LCCOMB_X42_Y18_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psw[12]~11                   ; LCCOMB_X42_Y18_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psw[15]~13                   ; LCCOMB_X42_Y18_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psw[5]~5                     ; LCCOMB_X42_Y16_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|r7[8]~35                     ; LCCOMB_X46_Y19_N16 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d[4]~22                 ; LCCOMB_X48_Y17_N18 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d~3                     ; LCCOMB_X40_Y17_N22 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_ix[2]~3                 ; LCCOMB_X44_Y17_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_store_alu_w      ; LCFF_X45_Y16_N1    ; 60      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state~322                    ; LCCOMB_X45_Y16_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|temp_psw[8]~0                ; LCCOMB_X42_Y17_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|trap_vector[4]~14            ; LCCOMB_X47_Y16_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cr:cr0|bus_dati[14]~0                 ; LCCOMB_X38_Y20_N12 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cr:cr0|psw_in[14]~3                   ; LCCOMB_X38_Y18_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cr:cr0|psw_in[6]~2                    ; LCCOMB_X39_Y21_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|bus_dati[11]~0               ; LCCOMB_X38_Y20_N6  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|cdctrigger~2                 ; LCCOMB_X33_Y24_N6  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]~1                ; LCCOMB_X34_Y23_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|recv_copy~0                  ; LCCOMB_X34_Y23_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[2]~7             ; LCCOMB_X34_Y23_N6  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[1]~0                  ; LCCOMB_X37_Y20_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]~1                ; LCCOMB_X35_Y21_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]~0                ; LCCOMB_X34_Y23_N8  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]~2                ; LCCOMB_X35_Y21_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[3]~7             ; LCCOMB_X35_Y22_N0  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kw11l:kw0|bus_dati[7]~0               ; LCCOMB_X37_Y20_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kw11l:kw0|counter[17]~35              ; LCCOMB_X34_Y24_N22 ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[1]                    ; LCCOMB_X45_Y21_N10 ; 60      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[2]                    ; LCCOMB_X49_Y19_N16 ; 60      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|pcsr0_port_command[1]~1               ; LCCOMB_X24_Y17_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|pcsr1_state[0]~0                      ; LCCOMB_X37_Y16_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|pcsr2_pcbb[6]~3                       ; LCCOMB_X25_Y17_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|pcsr2_pcbb[9]~1                       ; LCCOMB_X24_Y16_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|pcsr3_pcbb[16]~0                      ; LCCOMB_X25_Y17_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xu_dati[14]~0                         ; LCCOMB_X35_Y16_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|bitcount[0]~2              ; LCCOMB_X35_Y19_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[2]~2       ; LCCOMB_X35_Y19_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[4]~1       ; LCCOMB_X36_Y19_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state.cmd_recv         ; LCFF_X33_Y19_N7    ; 46      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state.cmd_xmit         ; LCFF_X35_Y19_N13   ; 49      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state~14               ; LCCOMB_X32_Y19_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state~17               ; LCCOMB_X35_Y19_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|rl[3]~3                    ; LCCOMB_X33_Y19_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|rt[8]~47                   ; LCCOMB_X35_Y19_N16 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|work[7]~7                  ; LCCOMB_X36_Y19_N2  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xf[0]~47                   ; LCCOMB_X35_Y19_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xf[8]~48                   ; LCCOMB_X35_Y19_N22 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xl[0]~2                    ; LCCOMB_X36_Y19_N16 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xl[3]~4                    ; LCCOMB_X35_Y19_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rl[5]~2               ; LCCOMB_X34_Y20_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[8]~2               ; LCCOMB_X34_Y20_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[1]~10              ; LCCOMB_X37_Y16_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xl[3]~0               ; LCCOMB_X32_Y19_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bm[1]~47                   ; LCCOMB_X32_Y15_N24 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[14]~8             ; LCCOMB_X35_Y16_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[5]~7              ; LCCOMB_X32_Y17_N12 ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[15]~2      ; LCCOMB_X32_Y15_N28 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_dato[0]~1       ; LCCOMB_X32_Y16_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|cmd_state.cmd_wait         ; LCFF_X32_Y15_N5    ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|cmd_state~13               ; LCCOMB_X32_Y15_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|ln[0]~7                    ; LCCOMB_X32_Y15_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[12]~1 ; LCCOMB_X33_Y15_N0  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[5]~1  ; LCCOMB_X32_Y16_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|run                        ; LCFF_X37_Y16_N3    ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xu[8]~41                   ; LCCOMB_X33_Y15_N18 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[16]~1              ; LCCOMB_X37_Y16_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[6]~0               ; LCCOMB_X37_Y16_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[6]~3               ; LCCOMB_X37_Y16_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[10]~0              ; LCCOMB_X37_Y16_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubr:xubr0|meme~21                    ; LCCOMB_X38_Y17_N12 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubr:xubr0|memo~21                    ; LCCOMB_X38_Y17_N26 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                               ;
+----------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                   ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; clkin                                  ; PIN_L1           ; 166     ; Global Clock         ; GCLK2            ; --                        ;
; cpuclk                                 ; LCFF_X48_Y14_N21 ; 5162    ; Global Clock         ; GCLK7            ; --                        ;
; pll:pll0|altpll:altpll_component|_clk0 ; PLL_1            ; 92      ; Global Clock         ; GCLK3            ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk    ; LCFF_X4_Y3_N25   ; 190     ; Global Clock         ; GCLK15           ; --                        ;
+----------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                           ;
+-----------------------------------------------------------------+---------+
; Name                                                            ; Fan-Out ;
+-----------------------------------------------------------------+---------+
; slowreset                                                       ; 542     ;
; unibus:pdp11|mmu:mmu0|addr_p[1]                                 ; 457     ;
; unibus:pdp11|mmu:mmu0|addr_p[2]                                 ; 455     ;
; unibus:pdp11|cpu:cpu0|init                                      ; 451     ;
; unibus:pdp11|mmu:mmu0|addr_p[3]                                 ; 447     ;
; unibus:pdp11|mmu:mmu0|addr_p[4]                                 ; 442     ;
; unibus:pdp11|mmu:mmu0|addr_p[5]                                 ; 367     ;
; unibus:pdp11|mmu:mmu0|cons_id~1                                 ; 329     ;
; unibus:pdp11|cpu:cpu0|Selector18~6                              ; 324     ;
; unibus:pdp11|cpu:cpu0|Selector19~6                              ; 323     ;
; unibus:pdp11|cpu:cpu0|Selector17~6                              ; 316     ;
; unibus:pdp11|cpu:cpu0|falu_load                                 ; 244     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[1]~14                         ; 168     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[3]~12                         ; 168     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[2]~13                         ; 167     ;
; unibus:pdp11|cpu:cpu0|ir[9]                                     ; 161     ;
; unibus:pdp11|cpu:cpu0|fbus_raddr[1]                             ; 160     ;
; unibus:pdp11|mmu:mmu0|ubmb2.raddr_b[1]~3                        ; 158     ;
; unibus:pdp11|mmu:mmu0|ubmb2.raddr_b[3]~1                        ; 158     ;
; unibus:pdp11|mmu:mmu0|ubmb2.raddr_b[0]~2                        ; 157     ;
; unibus:pdp11|mmu:mmu0|ubmb2.raddr_b[2]~0                        ; 157     ;
; unibus:pdp11|cpu:cpu0|ir[10]                                    ; 148     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[12]~42                        ; 140     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[11]~35                        ; 140     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[10]~28                        ; 140     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[14]~56                        ; 139     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[13]~49                        ; 139     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[9]~21                         ; 139     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[8]~7                          ; 139     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[0]~0                          ; 139     ;
; unibus:pdp11|mmu:mmu0|oddaddress~10                             ; 134     ;
; unibus:pdp11|cpu:cpu0|fbus_raddr[0]                             ; 129     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[5]~10                         ; 119     ;
; unibus:pdp11|mmu:mmu0|unibus_addr[1]~9                          ; 119     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[4]~11                         ; 118     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|Equal16~2                       ; 116     ;
; unibus:pdp11|mmu:mmu0|unibus_addr[2]~8                          ; 113     ;
; unibus:pdp11|cpu:cpu0|ir[8]                                     ; 107     ;
; unibus:pdp11|cpu:cpu0|ir[11]                                    ; 105     ;
; unibus:pdp11|cpu:cpu0|fbus_raddr[2]                             ; 100     ;
; unibus:pdp11|mmu:mmu0|ubmb1~438                                 ; 98      ;
; unibus:pdp11|mmu:mmu0|unibus_dato[15]~63                        ; 92      ;
; unibus:pdp11|mmu:mmu0|unibus_dato[6]~9                          ; 90      ;
; unibus:pdp11|mmu:mmu0|unibus_dato[7]~8                          ; 88      ;
; unibus:pdp11|cpu:cpu0|rbus_ix[1]                                ; 88      ;
; unibus:pdp11|cpu:cpu0|rbus_ix[2]                                ; 84      ;
; unibus:pdp11|cpu:cpu0|falu_work2[29]~139                        ; 81      ;
; unibus:pdp11|cpu:cpu0|falu_work2[29]~134                        ; 81      ;
; unibus:pdp11|mmu:mmu0|unibus_addr[3]~6                          ; 78      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_div                         ; 78      ;
; unibus:pdp11|cpu:cpu0|state~261                                 ; 76      ;
; unibus:pdp11|cpu:cpu0|eis_sequencer[4]                          ; 76      ;
; unibus:pdp11|cpu:cpu0|state.state_idecode                       ; 71      ;
; unibus:pdp11|cpu:cpu0|state.state_fpwr2                         ; 69      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_sep2                        ; 69      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_reset               ; 68      ;
; unibus:pdp11|rh11:rh0|rmcs2_clr                                 ; 68      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|r_loc[0]~0               ; 67      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_idle                ; 67      ;
; unibus:pdp11|cpu:cpu0|state.state_store_alu_w                   ; 65      ;
; unibus:pdp11|cpu:cpu0|falu_output2[60]~3                        ; 64      ;
; unibus:pdp11|cpu:cpu0|fbus_d[63]~0                              ; 64      ;
; unibus:pdp11|cpu:cpu0|state.state_ifetch                        ; 63      ;
; unibus:pdp11|cpu:cpu0|Selector51~0                              ; 62      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_rt                          ; 62      ;
; unibus:pdp11|mmu:mmu0|unibus_addr[4]~5                          ; 61      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[1]                          ; 60      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[2]                          ; 60      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_store_alu_w            ; 60      ;
; unibus:pdp11|mmu:mmu0|psw_mmumode[0]~1                          ; 60      ;
; unibus:pdp11|mmu:mmu0|psw_mmumode[1]~0                          ; 59      ;
; unibus:pdp11|cpu:cpu0|Selector0~3                               ; 58      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_idecode                ; 57      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_send_cmd            ; 57      ;
; unibus:pdp11|mmu:mmu0|Equal17~1                                 ; 56      ;
; unibus:pdp11|cpu:cpu0|falu_output2[47]~19                       ; 55      ;
; unibus:pdp11|cpu:cpu0|alus_input[15]                            ; 55      ;
; unibus:pdp11|xu0_npg                                            ; 55      ;
; unibus:pdp11|cpu:cpu0|falu_work2[3]~147                         ; 54      ;
; unibus:pdp11|cpu:cpu0|falu_work2[29]~142                        ; 54      ;
; unibus:pdp11|cpu:cpu0|falu_work1[24]~52                         ; 54      ;
; unibus:pdp11|cpu:cpu0|falu_work1[24]~51                         ; 54      ;
; unibus:pdp11|cpu:cpu0|falu_work1[24]~49                         ; 54      ;
; unibus:pdp11|cpu:cpu0|falu_work1[24]~48                         ; 54      ;
; unibus:pdp11|cpu:cpu0|falu_work1[24]~45                         ; 54      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|unibus_dato[8]~6                   ; 54      ;
; unibus:pdp11|cpu:cpu0|falu_work1[24]~54                         ; 53      ;
; unibus:pdp11|xu:xu0|oddabort~1                                  ; 53      ;
; unibus:pdp11|cpu:cpu0|state.state_fpr1                          ; 53      ;
; unibus:pdp11|cpu:cpu0|state.state_fpir1                         ; 53      ;
; unibus:pdp11|cpu:cpu0|fbus_we~4                                 ; 52      ;
; unibus:pdp11|cpu:cpu0|alus_input[7]~3                           ; 51      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|r_loc[3]~2               ; 50      ;
; unibus:pdp11|cpu:cpu0|ir_wait                                   ; 50      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state.cmd_xmit               ; 49      ;
; unibus:pdp11|cpu:cpu0|ir_dopr~0                                 ; 49      ;
; unibus:pdp11|cpu:cpu0|fps[7]                                    ; 49      ;
; unibus:pdp11|cpu:cpu0|falus_input[56]~19                        ; 48      ;
; unibus:pdp11|cpu:cpu0|ir[6]                                     ; 48      ;
; unibus:pdp11|cpu:cpu0|state~602                                 ; 46      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state.cmd_recv               ; 46      ;
; unibus:pdp11|mmu:mmu0|unibus_addr[5]~2                          ; 45      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_ix[1]                         ; 44      ;
; unibus:pdp11|xu:xu0|xubr:xubr0|Equal0~4                         ; 43      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|cmd_state.cmd_wait               ; 43      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[15]                             ; 42      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[8]                              ; 42      ;
; unibus:pdp11|cpu:cpu0|Selector26~11                             ; 42      ;
; unibus:pdp11|cpu:cpu0|alu_input[15]                             ; 42      ;
; unibus:pdp11|cpu:cpu0|alus_input[3]~5                           ; 42      ;
; unibus:pdp11|cpu:cpu0|alus_input[6]~4                           ; 42      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[2]~106                         ; 41      ;
; unibus:pdp11|cpu:cpu0|Equal112~0                                ; 41      ;
; unibus:pdp11|rh11:rh0|rmcs1_fnc[2]                              ; 40      ;
; unibus:pdp11|cpu:cpu0|state.state_sob                           ; 40      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[1]~47                          ; 39      ;
; unibus:pdp11|cpu:cpu0|alu_input[7]                              ; 39      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[7]                              ; 38      ;
; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_idle            ; 38      ;
; unibus:pdp11|cpu:cpu0|alus_input[5]~1                           ; 38      ;
; unibus:pdp11|cpu:cpu0|alus_input[4]~0                           ; 38      ;
; unibus:pdp11|xu:xu0|nxmabort~4                                  ; 37      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[15]                      ; 37      ;
; unibus:pdp11|cpu:cpu0|alus_input[0]~2                           ; 37      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_dato[8]~1                      ; 36      ;
; unibus:pdp11|cpu:cpu0|Equal193~0                                ; 36      ;
; unibus:pdp11|cpu:cpu0|falu_output[35]~70                        ; 36      ;
; unibus:pdp11|cpu:cpu0|falu_output[35]~51                        ; 36      ;
; unibus:pdp11|cpu:cpu0|falu_input[62]                            ; 36      ;
; unibus:pdp11|mmu:mmu0|Equal27~1                                 ; 36      ;
; unibus:pdp11|cpu:cpu0|Equal5~0                                  ; 36      ;
; unibus:pdp11|cpu:cpu0|ir[7]                                     ; 36      ;
; unibus:pdp11|cpu:cpu0|WideNor5~0                                ; 36      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3              ; 36      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[7]                       ; 36      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[1]~43                           ; 35      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[1]~42                           ; 35      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|Equal18~2                          ; 35      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[14]                             ; 35      ;
; unibus:pdp11|mmu:mmu0|Equal26~1                                 ; 35      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_ix[2]                         ; 34      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|Equal17~1                       ; 34      ;
; unibus:pdp11|cpu:cpu0|Equal199~0                                ; 34      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdhc                            ; 34      ;
; unibus:pdp11|cpu:cpu0|alu_input[5]                              ; 34      ;
; unibus:pdp11|mmu:mmu0|paro2valid                                ; 34      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[4][0]~5           ; 33      ;
; unibus:pdp11|cpu:cpu0|falu_output[14]~45                        ; 33      ;
; unibus:pdp11|mmu:mmu0|Equal29~0                                 ; 33      ;
; unibus:pdp11|cpu:cpu0|ir_fpao                                   ; 33      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[3][0]~13          ; 32      ;
; unibus:pdp11|cpu:cpu0|eis_temp2[1]~36                           ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[0][0]~12          ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[1][0]~11          ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[2][0]~10          ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[4][0]~8           ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[5][0]~7           ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[5][15]~3          ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[3][15]~2          ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[0][15]~1          ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[1][15]~0          ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[2][0]~4           ; 32      ;
; Selector22~1                                                    ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|o[27]~32                 ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~24                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~22                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~20                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~18                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~16                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~14                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~12                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~10                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~8                         ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~6                         ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~4                         ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~2                         ; 32      ;
; unibus:pdp11|cpu:cpu0|falu_work1[58]                            ; 32      ;
; unibus:pdp11|cpu:cpu0|falu_output[4]~62                         ; 32      ;
; unibus:pdp11|cpu:cpu0|falu_output~53                            ; 32      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|Equal21~0                       ; 32      ;
; unibus:pdp11|mmu:mmu0|ubmb2~412                                 ; 32      ;
; unibus:pdp11|mmu:mmu0|Equal30~0                                 ; 32      ;
; unibus:pdp11|cpu:cpu0|Equal220~1                                ; 31      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[11]~95                         ; 31      ;
; unibus:pdp11|cpu:cpu0|rbus_data_mv[12]~4                        ; 31      ;
; unibus:pdp11|cpu:cpu0|ir[15]                                    ; 31      ;
; unibus:pdp11|rh0_npg                                            ; 31      ;
; unibus:pdp11|cpu:cpu0|alu_input[0]                              ; 31      ;
; sdcard_miso                                                     ; 30      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_store_alu_r            ; 30      ;
; unibus:pdp11|cpu:cpu0|falu_work1[27]~96                         ; 30      ;
; unibus:pdp11|rh11:rh0|wcp~8                                     ; 30      ;
; unibus:pdp11|xu:xu0|localunibus_busmaster_addr~0                ; 30      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir_sop                             ; 30      ;
; unibus:pdp11|cpu:cpu0|state.state_store_alu_r                   ; 30      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[8]~94                          ; 30      ;
; unibus:pdp11|cpu:cpu0|Equal4~0                                  ; 30      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[17]~36                          ; 29      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir_dop                             ; 29      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[13]                             ; 29      ;
; unibus:pdp11|cpu:cpu0|Equal199~1                                ; 29      ;
; unibus:pdp11|cpu:cpu0|addr~1                                    ; 29      ;
; unibus:pdp11|cpu:cpu0|ir_sop                                    ; 29      ;
; unibus:pdp11|cpu:cpu0|falu_work1[57]                            ; 29      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1              ; 28      ;
; unibus:pdp11|cpu:cpu0|falu_ccw[9]~17                            ; 28      ;
; unibus:pdp11|rh11:rh0|rmcs1_fnc[4]                              ; 28      ;
; unibus:pdp11|cpu:cpu0|alut_input[12]~0                          ; 28      ;
; unibus:pdp11|cpu:cpu0|state.state_fpao                          ; 28      ;
; unibus:pdp11|mmu:mmu0|addr_p[6]                                 ; 28      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[15]~98                         ; 28      ;
; unibus:pdp11|cpu:cpu0|ir[13]                                    ; 28      ;
; unibus:pdp11|cpu:cpu0|state.state_fpr2                          ; 28      ;
; unibus:pdp11|rh11:rh0|error_reset                               ; 27      ;
; unibus:pdp11|cpu:cpu0|state.state_fpiwr                         ; 27      ;
; unibus:pdp11|cpu:cpu0|state.state_rts                           ; 27      ;
; unibus:pdp11|mmu:mmu0|addr_p~0                                  ; 27      ;
; unibus:pdp11|cpu:cpu0|ir[14]                                    ; 27      ;
; unibus:pdp11|cpu:cpu0|alu_input[14]                             ; 27      ;
; unibus:pdp11|cpu:cpu0|alu_input[1]                              ; 27      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[4]~49                   ; 26      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[5]~45                   ; 26      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[7]~23                   ; 26      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkacmd41         ; 26      ;
; unibus:pdp11|cpu:cpu0|Equal195~1                                ; 26      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[11]~16                  ; 26      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|r_loc[0]~0        ; 26      ;
; unibus:pdp11|rh11:rh0|rmcs1_fnc[1]                              ; 26      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd55          ; 26      ;
; unibus:pdp11|cpu:cpu0|state.state_diva                          ; 26      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[4]~6                   ; 26      ;
; unibus:pdp11|addr[10]~0                                         ; 26      ;
; unibus:pdp11|cpu:cpu0|alu_input[2]                              ; 26      ;
; unibus:pdp11|cpu:cpu0|alu_input[3]                              ; 26      ;
; unibus:pdp11|cpu:cpu0|alu_input[4]                              ; 26      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[23]~32                          ; 25      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_rts                    ; 25      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_rtsa                   ; 25      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr149~0                        ; 25      ;
; unibus:pdp11|rh11:rh0|rmcs1_fnc[3]                              ; 25      ;
; unibus:pdp11|cpu:cpu0|Equal212~0                                ; 25      ;
; unibus:pdp11|cpu:cpu0|state.state_rsv                           ; 25      ;
; unibus:pdp11|cpu:cpu0|state.state_br4                           ; 25      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[4]~27                  ; 25      ;
; unibus:pdp11|cpu:cpu0|state.state_jsra                          ; 25      ;
; unibus:pdp11|cpu:cpu0|state.state_fpr3                          ; 25      ;
; unibus:pdp11|cpu:cpu0|state.state_markb                         ; 25      ;
; unibus:pdp11|addr[10]~2                                         ; 25      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[0]                       ; 25      ;
; unibus:pdp11|cpu:cpu0|falu_work1[24]~452                        ; 24      ;
; unibus:pdp11|cpu:cpu0|falu_work1[2]~75                          ; 24      ;
; unibus:pdp11|cpu:cpu0|process_2~0                               ; 24      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_ifetch                 ; 24      ;
; unibus:pdp11|cpu:cpu0|falu_input[55]                            ; 24      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd0           ; 24      ;
; unibus:pdp11|cpu:cpu0|state.state_fprun                         ; 24      ;
; unibus:pdp11|cpu:cpu0|eis_flag2                                 ; 24      ;
; unibus:pdp11|cpu:cpu0|state.state_fptrap                        ; 24      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[9]~107                         ; 24      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[10]~131                        ; 24      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[8]~4                           ; 24      ;
; unibus:pdp11|cpu:cpu0|state.state_rtsa                          ; 24      ;
; unibus:pdp11|cpu:cpu0|alu_input[10]                             ; 24      ;
; unibus:pdp11|cpu:cpu0|alu_input[8]                              ; 24      ;
; unibus:pdp11|cpu:cpu0|alu_input[6]                              ; 24      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[3]~54                   ; 23      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_jsra                   ; 23      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_ix[0]                         ; 23      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[6]                              ; 23      ;
; unibus:pdp11|cpu:cpu0|falu_input[63]                            ; 23      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[9]~54                          ; 23      ;
; unibus:pdp11|cpu:cpu0|ir_dop                                    ; 23      ;
; unibus:pdp11|cpu:cpu0|alu_input[11]                             ; 23      ;
; unibus:pdp11|cpu:cpu0|alu_input[9]                              ; 23      ;
; unibus:pdp11|cpu:cpu0|alu_input[12]                             ; 23      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[6]~1                            ; 22      ;
; unibus:pdp11|cpu:cpu0|state.state_jsrc                          ; 22      ;
; unibus:pdp11|cr:cr0|bus_addr_match                              ; 22      ;
; unibus:pdp11|cpu:cpu0|rbus_data_mv[12]~5                        ; 22      ;
; unibus:pdp11|cpu:cpu0|Mux3~0                                    ; 22      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_addsub                      ; 22      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[14]                      ; 22      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_halt                   ; 22      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[6]                       ; 22      ;
; unibus:pdp11|cpu:cpu0|alu_input[13]                             ; 22      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[39]~14                   ; 21      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_jsrc                   ; 21      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal19~1                          ; 21      ;
; unibus:pdp11|cpu:cpu0|falu_work1[51]~143                        ; 21      ;
; unibus:pdp11|cpu:cpu0|falu_work1[51]~142                        ; 21      ;
; unibus:pdp11|rh11:rh0|rmds_ata~2                                ; 21      ;
; unibus:pdp11|cpu:cpu0|eis_output[10]~37                         ; 21      ;
; unibus:pdp11|cpu:cpu0|eis_output[10]~36                         ; 21      ;
; unibus:pdp11|mmu:mmu0|ubmo2[14]~0                               ; 21      ;
; unibus:pdp11|mmu:mmu0|Equal25~1                                 ; 21      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|npg                                ; 21      ;
; unibus:pdp11|cpu:cpu0|r7[12]~10                                 ; 21      ;
; unibus:pdp11|rh11:rh0|rh70_bus_master_addr[8]~0                 ; 21      ;
; unibus:pdp11|mmu:mmu0|unibus_control_dati~4                     ; 21      ;
; unibus:pdp11|cpu:cpu0|state.state_fpw3                          ; 21      ;
; unibus:pdp11|cpu:cpu0|state.state_trapd                         ; 21      ;
; unibus:pdp11|cpu:cpu0|state.state_trapc                         ; 21      ;
; unibus:pdp11|cpu:cpu0|state.state_stststore                     ; 21      ;
; unibus:pdp11|cpu:cpu0|state.state_fpr4                          ; 21      ;
; unibus:pdp11|cpu:cpu0|state.state_src4                          ; 21      ;
; unibus:pdp11|cpu:cpu0|state.state_src2                          ; 21      ;
; unibus:pdp11|mmu:mmu0|ubmb2.raddr_b[4]~4                        ; 21      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_align                       ; 21      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[1]                       ; 21      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psw[0]                             ; 21      ;
; unibus:pdp11|cpu:cpu0|psw[0]                                    ; 21      ;
; unibus:pdp11|cpu:cpu0|fps[6]                                    ; 21      ;
; unibus:pdp11|cpu:cpu0|state.state_halt                          ; 21      ;
; unibus:pdp11|cpu:cpu0|falu_work1[28]~455                        ; 20      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[0]~53                   ; 20      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[1]~37                   ; 20      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[2]~33                   ; 20      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[9]~11                   ; 20      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[8]~10                   ; 20      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[10]~9                   ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|process_0~0                        ; 20      ;
; unibus:pdp11|rh11:rh0|rmdc[12]~4                                ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr152~1                        ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[12]                             ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_trapd                  ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_trapc                  ; 20      ;
; unibus:pdp11|rh11:rh0|work_bar[8]~39                            ; 20      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd58          ; 20      ;
; unibus:pdp11|mmu:mmu0|Equal28~0                                 ; 20      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[10]~108                        ; 20      ;
; unibus:pdp11|cpu:cpu0|state~302                                 ; 20      ;
; unibus:pdp11|cpu:cpu0|state~299                                 ; 20      ;
; unibus:pdp11|cpu:cpu0|state.state_dst0                          ; 20      ;
; unibus:pdp11|cpu:cpu0|state.state_br5                           ; 20      ;
; unibus:pdp11|oddabort~4                                         ; 20      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[15]~93                         ; 20      ;
; unibus:pdp11|cpu:cpu0|Equal8~1                                  ; 20      ;
; unibus:pdp11|cpu:cpu0|dataout~0                                 ; 20      ;
; unibus:pdp11|cpu:cpu0|ir[12]                                    ; 20      ;
; unibus:pdp11|cpu:cpu0|LessThan10~62                             ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[2]                       ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[4]                       ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[5]                       ; 20      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                ; 20      ;
; unibus:pdp11|cpu:cpu0|eis_sequencer[0]                          ; 20      ;
; unibus:pdp11|cpu:cpu0|alus_input[7]                             ; 20      ;
; unibus:pdp11|xu:xu0|kw11l:kw0|counter[17]~35                    ; 19      ;
; unibus:pdp11|kw11l:kw0|counter[17]~35                           ; 19      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[6]~19                   ; 19      ;
; unibus:pdp11|rh11:rh0|rmba[15]~4                                ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal148~2                         ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_jsrb                   ; 19      ;
; unibus:pdp11|cpu:cpu0|process_0~22                              ; 19      ;
; unibus:pdp11|cpu:cpu0|state.state_br6                           ; 19      ;
; unibus:pdp11|cpu:cpu0|state.state_fpw4                          ; 19      ;
; unibus:pdp11|cpu:cpu0|state.state_jsrb                          ; 19      ;
; unibus:pdp11|mmu:mmu0|sr3[4]                                    ; 19      ;
; unibus:pdp11|cpu:cpu0|falu_flag1                                ; 19      ;
; unibus:pdp11|cpu:cpu0|falu_work2[2]                             ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[13]                      ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[10]                      ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[11]                      ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[12]                      ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[9]                       ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[3]                       ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[8]                       ; 19      ;
; unibus:pdp11|rh11:rh0|write_start                               ; 19      ;
; unibus:pdp11|cpu:cpu0|eis_sequencer[3]                          ; 19      ;
; unibus:pdp11|cpu:cpu0|eis_sequencer[2]                          ; 19      ;
; unibus:pdp11|cpu:cpu0|eis_sequencer[1]                          ; 19      ;
; unibus:pdp11|cpu:cpu0|alu_input[2]~9                            ; 19      ;
; unibus:pdp11|cpu:cpu0|alu_input[3]~1                            ; 19      ;
; unibus:pdp11|cpu:cpu0|alu_input[4]~0                            ; 19      ;
; unibus:pdp11|cpu:cpu0|alu_input[5]~2                            ; 19      ;
; unibus:pdp11|cpu:cpu0|alu_input[6]~4                            ; 19      ;
; unibus:pdp11|cpu:cpu0|alu_input[7]~12                           ; 19      ;
; unibus:pdp11|cpu:cpu0|alu_input[8]~8                            ; 19      ;
; unibus:pdp11|cpu:cpu0|alu_input[9]~10                           ; 19      ;
; unibus:pdp11|cpu:cpu0|alu_input[10]~11                          ; 19      ;
; unibus:pdp11|cpu:cpu0|alu_input[11]~15                          ; 19      ;
; unibus:pdp11|cpu:cpu0|alu_input[12]~3                           ; 19      ;
; unibus:pdp11|cpu:cpu0|alu_input[13]~5                           ; 19      ;
; unibus:pdp11|cpu:cpu0|alu_input[14]~14                          ; 19      ;
; unibus:pdp11|cpu:cpu0|alu_input[15]~13                          ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Selector17~9                       ; 18      ;
; unibus:pdp11|cpu:cpu0|Equal190~0                                ; 18      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|Equal0~4                         ; 18      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_src4                   ; 18      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Mux15~6                            ; 18      ;
; unibus:pdp11|cpu:cpu0|falu_ccw[9]                               ; 18      ;
; unibus:pdp11|cpu:cpu0|r7[12]~50                                 ; 18      ;
; unibus:pdp11|cpu:cpu0|falu_load~0                               ; 18      ;
; unibus:pdp11|cpu:cpu0|process_0~34                              ; 18      ;
; unibus:pdp11|cpu:cpu0|Equal148~1                                ; 18      ;
; unibus:pdp11|mmu:mmu0|ubmo2valid                                ; 18      ;
; unibus:pdp11|cpu:cpu0|Equal4~1                                  ; 18      ;
; unibus:pdp11|cpu:cpu0|Equal150~2                                ; 18      ;
; unibus:pdp11|cpu:cpu0|state.state_trapa                         ; 18      ;
; unibus:pdp11|cpu:cpu0|state.state_dst2                          ; 18      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_norm                        ; 18      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0            ; 18      ;
; unibus:pdp11|cpu:cpu0|rbus_waddr[0]                             ; 18      ;
; unibus:pdp11|cpu:cpu0|falu_work1[39]~461                        ; 17      ;
; unibus:pdp11|xu:xu0|pcsr0_usci~5                                ; 17      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|unibus_dato[3]~36                  ; 17      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_data_mv~0                     ; 17      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|r7[8]~0                            ; 17      ;
; unibus:pdp11|rh11:rh0|rmdc[12]~8                                ; 17      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[11]~30                  ; 17      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[11]~12                  ; 17      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bm[1]~47                         ; 17      ;
; unibus:pdp11|cpu:cpu0|falu_output[35]~73                        ; 17      ;
; unibus:pdp11|cpu:cpu0|falu_output[35]~69                        ; 17      ;
; unibus:pdp11|mmu:mmu0|sr1[2]~4                                  ; 17      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd1           ; 17      ;
; unibus:pdp11|xu:xu0|localunibus_busmaster_control_npg~0         ; 17      ;
; unibus:pdp11|cpu:cpu0|rbus_d[1]                                 ; 17      ;
; unibus:pdp11|cpu:cpu0|rbus_d[2]                                 ; 17      ;
; unibus:pdp11|cpu:cpu0|state.state_doprb                         ; 17      ;
; unibus:pdp11|cpu:cpu0|state.state_fprunao                       ; 17      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[15]~2            ; 17      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[4]~20                  ; 17      ;
; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_write           ; 17      ;
; unibus:pdp11|cpu:cpu0|yellow_stack_trap                         ; 17      ;
; unibus:pdp11|cpu:cpu0|process_0~12                              ; 17      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[8]~6                           ; 17      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data_waitstart ; 17      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7              ; 17      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_shift                       ; 17      ;
; unibus:pdp11|cpu:cpu0|falu_input[39]                            ; 17      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_waitwritedone       ; 17      ;
; unibus:pdp11|cpu:cpu0|rbus_d[0]                                 ; 17      ;
; unibus:pdp11|cpu:cpu0|alu_input[1]~6                            ; 17      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[8]~2                     ; 16      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[1]~10                    ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[8]~18                    ; 16      ;
; unibus:pdp11|mmu:mmu0|kpdr_a~18                                 ; 16      ;
; unibus:pdp11|rh11:rh0|rmdc[12]~21                               ; 16      ;
; unibus:pdp11|rh11:rh0|rmds_ata~5                                ; 16      ;
; unibus:pdp11|cpu:cpu0|WideOr152                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|alu_input[4]~18                           ; 16      ;
; unibus:pdp11|cpu:cpu0|falu_output[36]~333                       ; 16      ;
; addrq[15]~3                                                     ; 16      ;
; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[0]~0                 ; 16      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_dato[0]~1             ; 16      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[10]~0                    ; 16      ;
; unibus:pdp11|rh11:rh0|sdcard_xfer_in[0]~1                       ; 16      ;
; unibus:pdp11|cpu:cpu0|alut_input[12]~1                          ; 16      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[14]~8                   ; 16      ;
; unibus:pdp11|xu:xu0|xu_dati[14]~0                               ; 16      ;
; Selector7~0                                                     ; 16      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[4]~1             ; 16      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[5]~1        ; 16      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[23]~34                          ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|consoleaddr[0]~0                   ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr157                          ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state~280                          ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state~270                          ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|temp_psw[8]~0                      ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Selector306~8                      ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|r7~1                               ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~6        ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~5        ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~4        ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~3        ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~2        ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~1        ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~0        ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal4~0                           ; 16      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[6]~0                     ; 16      ;
; unibus:pdp11|cpu:cpu0|falu_input[0]~33                          ; 16      ;
; unibus:pdp11|cpu:cpu0|Selector514~0                             ; 16      ;
; unibus:pdp11|cpu:cpu0|falus_input[55]~18                        ; 16      ;
; unibus:pdp11|cpu:cpu0|falu_work2[2]~115                         ; 16      ;
; unibus:pdp11|cpu:cpu0|Selector459~0                             ; 16      ;
; unibus:pdp11|mmu:mmu0|updr_a~0                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|spdr_a~0                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|updr_w~2                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|updr_w~0                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|spdr_w~2                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|spdr_w~0                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|kpdr_w~2                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|kpdr_w~0                                  ; 16      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[2]~2             ; 16      ;
; unibus:pdp11|cpu:cpu0|eis_output32[1]~20                        ; 16      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[31]                             ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr1                            ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr2                            ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr2~1                          ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_src5                   ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr3~3                          ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[11]~13                  ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[11]~11                  ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[11]~10                  ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[11]~9                   ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Mux15~1                            ; 16      ;
; unibus:pdp11|mmu:mmu0|par0_11~301                               ; 16      ;
; unibus:pdp11|mmu:mmu0|par0_00~301                               ; 16      ;
; unibus:pdp11|mmu:mmu0|par0_01~301                               ; 16      ;
; unibus:pdp11|cpu:cpu0|alus_input[4]~6                           ; 16      ;
; unibus:pdp11|cpu:cpu0|falu_output~77                            ; 16      ;
; unibus:pdp11|cpu:cpu0|temp_psw[4]~0                             ; 16      ;
; unibus:pdp11|cpu:cpu0|fea[0]~1                                  ; 16      ;
; unibus:pdp11|cpu:cpu0|Equal227~0                                ; 16      ;
; unibus:pdp11|mmu:mmu0|paro2[15]~17                              ; 16      ;
; unibus:pdp11|mmu:mmu0|sr1[2]~6                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|sr2[10]~0                                 ; 16      ;
; dati[14]~0                                                      ; 16      ;
; unibus:pdp11|xu:xu0|bus_dati[14]~0                              ; 16      ;
; unibus:pdp11|rh11:rh0|bus_dati[14]~6                            ; 16      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|work[7]~5                        ; 16      ;
; unibus:pdp11|kl11:kl0|xmit_sample[0]~5                          ; 16      ;
; unibus:pdp11|mmu:mmu0|pdr0_11~113                               ; 16      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~129                               ; 16      ;
; unibus:pdp11|mmu:mmu0|pdr0_01~113                               ; 16      ;
; unibus:pdp11|cpu:cpu0|WideOr157                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|addr_indirect[5]~3                        ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~19              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~18              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~15              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~13              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~12              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~11              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~10              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~9               ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~8               ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~7               ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~5               ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~4               ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~3               ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~2               ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~1               ; 16      ;
; unibus:pdp11|cpu:cpu0|Selector306~9                             ; 16      ;
; unibus:pdp11|cpu:cpu0|r7~19                                     ; 16      ;
; unibus:pdp11|cpu:cpu0|r7[12]~18                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|consoleaddr[12]~0                         ; 16      ;
; unibus:pdp11|cpu:cpu0|Equal85~2                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|state~303                                 ; 16      ;
; unibus:pdp11|mmu:mmu0|ubmb0~403                                 ; 16      ;
; unibus:pdp11|mmu:mmu0|ubmb0~386                                 ; 16      ;
; unibus:pdp11|mmu:mmu0|ubmb1~456                                 ; 16      ;
; unibus:pdp11|mmu:mmu0|ubmb1~439                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[4]~21                  ; 16      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[4]~18                  ; 16      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[4]~17                  ; 16      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[4]~13                  ; 16      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[4]~12                  ; 16      ;
; unibus:pdp11|cpu:cpu0|alus_input[1]                             ; 16      ;
; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_read            ; 16      ;
; unibus:pdp11|cpu_npr                                            ; 16      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[8]~44                          ; 16      ;
; unibus:pdp11|cpu:cpu0|WideOr3                                   ; 16      ;
; unibus:pdp11|cpu:cpu0|WideOr4                                   ; 16      ;
; unibus:pdp11|cpu:cpu0|Mux14~0                                   ; 16      ;
; unibus:pdp11|cpu:cpu0|rd~2                                      ; 16      ;
; unibus:pdp11|cpu:cpu0|state.state_src3                          ; 16      ;
; unibus:pdp11|cpu:cpu0|state.state_dst4                          ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[15]                     ; 16      ;
; unibus:pdp11|cpu:cpu0|eis_flag1                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|falu_work1[26]                            ; 16      ;
; unibus:pdp11|cpu:cpu0|falus_input[55]                           ; 16      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|npr                              ; 16      ;
; unibus:pdp11|cpu:cpu0|rbus_waddr[3]                             ; 16      ;
; unibus:pdp11|cpu:cpu0|alus_input[0]                             ; 16      ;
; unibus:pdp11|cpu:cpu0|alu_input[0]~7                            ; 16      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|rt[8]~47                         ; 15      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xf[8]~48                         ; 15      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|work[7]~7                        ; 15      ;
; unibus:pdp11|cpu:cpu0|falu_output[52]~334                       ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d[4]~22                       ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d[4]~13                       ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d~11                          ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d[15]~6                       ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|addr_indirect[15]~2                ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|addr_indirect[1]~1                 ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|addr_indirect[1]~0                 ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|dest_addr[1]~42                    ; 15      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xu[8]~41                         ; 15      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[23]~33                          ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[8]~17                   ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[6]~16                   ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|r7[8]~35                           ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|r7[8]~29                           ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|r7[8]~27                           ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|r7[8]~4                            ; 15      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[11]~25                  ; 15      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[15]~24                  ; 15      ;
; unibus:pdp11|rh11:rh0|wcp[2]~19                                 ; 15      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[12]~1       ; 15      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]~4                    ; 15      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]~1                    ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|addr~0                             ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[8]~15                   ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Selector0~1                        ; 15      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd8           ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~128                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~127                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~126                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~125                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~124                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~123                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~122                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~121                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~120                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~119                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~118                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~117                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~116                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~115                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~114                               ; 15      ;
; unibus:pdp11|cpu:cpu0|dest_addr[12]~47                          ; 15      ;
; unibus:pdp11|cpu:cpu0|addr_indirect[12]~15                      ; 15      ;
; unibus:pdp11|cpu:cpu0|addr_indirect[5]~9                        ; 15      ;
; unibus:pdp11|cpu:cpu0|addr_indirect[5]~8                        ; 15      ;
; unibus:pdp11|cpu:cpu0|addr_indirect[5]~7                        ; 15      ;
; unibus:pdp11|cpu:cpu0|r7[12]~67                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|WideOr2~2                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|r7[12]~47                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|r7[12]~46                                 ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~113                               ; 15      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[14]~111                        ; 15      ;
; unibus:pdp11|cpu:cpu0|alus_input[14]                            ; 15      ;
; unibus:pdp11|cpu:cpu0|Equal149~0                                ; 15      ;
; unibus:pdp11|cpu:cpu0|alus_input[2]                             ; 15      ;
; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_write1          ; 15      ;
; unibus:pdp11|cpu:cpu0|Equal21~0                                 ; 15      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[11]~121                        ; 15      ;
; unibus:pdp11|oddabort~0                                         ; 15      ;
; unibus:pdp11|kl11:kl0|Equal9~0                                  ; 15      ;
; unibus:pdp11|mmu:mmu0|ubmb2~268                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|addr~0                                    ; 15      ;
; unibus:pdp11|cpu:cpu0|ir_byte~1                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|state.state_dst5                          ; 15      ;
; unibus:pdp11|cpu:cpu0|state.state_rtib                          ; 15      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|run                              ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[3]                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[4]                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[5]                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[6]                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[7]                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[8]                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[9]                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[10]                                ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[11]                                ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[12]                                ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[13]                                ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[14]                                ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[15]                                ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_waddr[1]                             ; 15      ;
; unibus:pdp11|cpu:cpu0|alus_input[6]                             ; 15      ;
; unibus:pdp11|cpu:cpu0|psw[3]                                    ; 15      ;
; unibus:pdp11|cpu:cpu0|alus_input[3]                             ; 15      ;
; unibus:pdp11|cpu:cpu0|alus_input[4]                             ; 15      ;
; unibus:pdp11|cpu:cpu0|alus_input[5]                             ; 15      ;
; unibus:pdp11|cpu:cpu0|psw[7]                                    ; 15      ;
; resetbtn                                                        ; 14      ;
; slowreset~_wirecell                                             ; 14      ;
; unibus:pdp11|cpu:cpu0|eis_output[1]~43                          ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_output[58]~337                       ; 14      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|mmu_datain~11                      ; 14      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[6]~0                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_work1[51]~152                        ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[27]~26                         ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_fsm~32                               ; 14      ;
; unibus:pdp11|xu:xu0|Equal2~3                                    ; 14      ;
; unibus:pdp11|cpu:cpu0|eis_output[10]~39                         ; 14      ;
; unibus:pdp11|cpu:cpu0|eis_output[10]~38                         ; 14      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_src3                   ; 14      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_dst4                   ; 14      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal151~0                         ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_work1[27]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_ccw[4]                               ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[31]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|Equal211~1                                ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[61]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[60]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[59]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[58]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[57]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[56]                            ; 14      ;
; unibus:pdp11|rh11:rh0|wcp[8]                                    ; 14      ;
; unibus:pdp11|cpu:cpu0|state.state_dopra                         ; 14      ;
; unibus:pdp11|cpu:cpu0|alus_input[13]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|alus_input[12]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|alus_input[11]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|alus_input[10]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|alus_input[9]                             ; 14      ;
; unibus:pdp11|cpu:cpu0|alus_input[8]                             ; 14      ;
; unibus:pdp11|cpu:cpu0|Equal51~0                                 ; 14      ;
; unibus:pdp11|cpu:cpu0|ir[2]                                     ; 14      ;
; unibus:pdp11|cpu:cpu0|ir[1]                                     ; 14      ;
; unibus:pdp11|cpu:cpu0|WideOr2~1                                 ; 14      ;
; unibus:pdp11|cpu:cpu0|state.state_init                          ; 14      ;
; unibus:pdp11|cpu:cpu0|state.state_src5                          ; 14      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[3]               ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_mult                        ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[38]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[37]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[36]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[35]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[34]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[33]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[32]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_res                         ; 14      ;
; unibus:pdp11|rh11:rh0|rmcs1_go                                  ; 14      ;
; unibus:pdp11|mmu:mmu0|mmutrap                                   ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_ccw[0]~91                            ; 13      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal51~0                          ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_input[27]~17                         ; 13      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[13]                         ; 13      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data           ; 13      ;
; unibus:pdp11|xu:xu0|kl11:kl0|cdctrigger~2                       ; 13      ;
; unibus:pdp11|kl11:kl0|cdctrigger~3                              ; 13      ;
; unibus:pdp11|cpu:cpu0|rbus_d[4]~40                              ; 13      ;
; unibus:pdp11|cpu:cpu0|rbus_d[4]~26                              ; 13      ;
; unibus:pdp11|cpu:cpu0|rbus_d[4]~25                              ; 13      ;
; unibus:pdp11|cpu:cpu0|rbus_d[4]~24                              ; 13      ;
; unibus:pdp11|cpu:cpu0|rbus_d[4]~17                              ; 13      ;
; unibus:pdp11|cpu:cpu0|pdststate~262                             ; 13      ;
; unibus:pdp11|cpu:cpu0|falus_input[63]                           ; 13      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal169~0                         ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_input[24]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[33]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[34]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[35]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[36]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[37]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[38]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[40]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[41]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[42]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_output[49]~85                        ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[39]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_ccw[7]                               ; 13      ;
; unibus:pdp11|rh11:rh0|rmcs1_fnc[0]                              ; 13      ;
; unibus:pdp11|mmu:mmu0|pdro2[14]~12                              ; 13      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xl[0]~2                          ; 13      ;
; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]~0                      ; 13      ;
; unibus:pdp11|cpu:cpu0|r7[12]~57                                 ; 13      ;
; unibus:pdp11|cpu:cpu0|state~322                                 ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_output[63]                           ; 13      ;
; unibus:pdp11|cpu:cpu0|Equal149~1                                ; 13      ;
; unibus:pdp11|cpu:cpu0|dataout~1                                 ; 13      ;
; unibus:pdp11|cpu:cpu0|process_0~17                              ; 13      ;
; unibus:pdp11|mmu:mmu0|Equal20~1                                 ; 13      ;
; unibus:pdp11|mmu:mmu0|Equal19~3                                 ; 13      ;
; unibus:pdp11|cpu:cpu0|sr1_pv[3]                                 ; 13      ;
; unibus:pdp11|cpu:cpu0|state.state_dst3                          ; 13      ;
; unibus:pdp11|cpu:cpu0|ir_mtpi                                   ; 13      ;
; unibus:pdp11|cpu:cpu0|ir_mtpd                                   ; 13      ;
; unibus:pdp11|mmu:mmu0|sr0[0]                                    ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[52]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[53]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[56]                            ; 13      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[7]                      ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[49]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[51]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[50]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[54]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[43]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[44]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[45]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[46]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[47]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[55]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[48]                            ; 13      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                        ; 13      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_npr                     ; 13      ;
; unibus:pdp11|cpu:cpu0|state.state_mmuabort                      ; 13      ;
; unibus:pdp11|xu:xu0|kl11:kl0|Equal9~6                           ; 12      ;
; unibus:pdp11|cpu:cpu0|rbus_d[4]~174                             ; 12      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[45]~10                   ; 12      ;
; unibus:pdp11|cpu:cpu0|fbus_waddr[0]                             ; 12      ;
; unibus:pdp11|cpu:cpu0|fbus_waddr[1]                             ; 12      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[14]~7                   ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_work1[24]~47                         ; 12      ;
; slowresetdelay[8]~0                                             ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_ccw[0]~46                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[37]~28                         ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[27]~18                         ; 12      ;
; unibus:pdp11|xu:xu0|pcsr0_inte~0                                ; 12      ;
; unibus:pdp11|rh11:rh0|process_0~6                               ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[30]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[29]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[28]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[27]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[26]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[25]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_output[49]~87                        ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_output[49]~84                        ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_output[49]~83                        ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_work1[28]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_work1[29]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_work1[30]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_work1[31]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_work1[32]                            ; 12      ;
; unibus:pdp11|rh11:rh0|busmaster_state~33                        ; 12      ;
; unibus:pdp11|rh11:rh0|Mux207~0                                  ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[54]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[53]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[52]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[51]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[50]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[49]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[48]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[47]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[46]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[45]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[44]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[43]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[42]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[41]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[40]                            ; 12      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc            ; 12      ;
; unibus:pdp11|cpu:cpu0|state.state_divb                          ; 12      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[12]~109                        ; 12      ;
; unibus:pdp11|cpu:cpu0|state~301                                 ; 12      ;
; unibus:pdp11|cpu:cpu0|state.state_div                           ; 12      ;
; unibus:pdp11|cpu:cpu0|ir_facfsrc                                ; 12      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|run                              ; 12      ;
; unibus:pdp11|cpu:cpu0|process_1~4                               ; 12      ;
; unibus:pdp11|cpu:cpu0|red_stack_trap_trigger~6                  ; 12      ;
; unibus:pdp11|cpu:cpu0|Equal53~2                                 ; 12      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[8]~40                          ; 12      ;
; unibus:pdp11|rh11:rh0|Equal0~2                                  ; 12      ;
; unibus:pdp11|mmu:mmu0|Equal21~0                                 ; 12      ;
; Equal0~4                                                        ; 12      ;
; unibus:pdp11|cpu:cpu0|WideOr1                                   ; 12      ;
; unibus:pdp11|cpu:cpu0|Equal173~0                                ; 12      ;
; unibus:pdp11|mmu:mmu0|Equal16~0                                 ; 12      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|yellow_stack_trap                  ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_sep                         ; 12      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait          ; 12      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psw[3]                             ; 12      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[0]~3                     ; 12      ;
; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]                          ; 12      ;
; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]                          ; 12      ;
; unibus:pdp11|cpu:cpu0|r7[0]                                     ; 12      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output~105                     ; 11      ;
; unibus:pdp11|cpu:cpu0|alu_output~94                             ; 11      ;
; unibus:pdp11|csdr:csdr0|Equal0~10                               ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psrcstate~264                      ; 11      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[7]                          ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state~268                          ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d~3                           ; 11      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[12]~12                  ; 11      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[13]~8                   ; 11      ;
; unibus:pdp11|xu:xu0|nxmabort~1                                  ; 11      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[5]~7                    ; 11      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_checkresponse ; 11      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                       ; 11      ;
; unibus:pdp11|cpu:cpu0|falu_fsm~26                               ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_trapa                  ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideNor2~2                         ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_src2                   ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[11]~19                  ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal167~0                         ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[0]                      ; 11      ;
; unibus:pdp11|rh11:rh0|LessThan4~1                               ; 11      ;
; unibus:pdp11|cpu:cpu0|state.state_fpd0                          ; 11      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[13]~110                        ; 11      ;
; unibus:pdp11|cpu:cpu0|state.state_mmutrap                       ; 11      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[4]~45                  ; 11      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[4]~3                   ; 11      ;
; unibus:pdp11|rh11:rh0|Equal18~0                                 ; 11      ;
; unibus:pdp11|mmu:mmu0|unibus_control_datob~2                    ; 11      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[13]~85                         ; 11      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[8]~29                          ; 11      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[8]~27                          ; 11      ;
; unibus:pdp11|cpu:cpu0|ir[0]                                     ; 11      ;
; unibus:pdp11|cpu:cpu0|state.state_fpw2                          ; 11      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|r_loc[3]~1               ; 11      ;
; unibus:pdp11|cpu:cpu0|Equal166~0                                ; 11      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_rtc                         ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[14]~13                   ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[15]~15                   ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[1]~4                     ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[2]~6                     ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[3]~8                     ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[4]~10                    ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[5]~12                    ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[6]~14                    ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[9]~2                     ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[10]~5                    ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[11]~7                    ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[12]~9                    ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[13]~11                   ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[7]~1                     ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[8]~0                     ; 11      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_dr                          ; 11      ;
; unibus:pdp11|mmu:mmu0|pdro2valid                                ; 11      ;
; unibus:pdp11|cpu:cpu0|psw[15]                                   ; 11      ;
; unibus:pdp11|cpu:cpu0|psw[14]                                   ; 11      ;
; unibus:pdp11|rh11:rh0|sdcard_read_done                          ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|initcycles[0]~14                   ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|initcycles[0]~13                   ; 10      ;
; unibus:pdp11|xu:xu0|cr:cr0|bus_dati[14]~0                       ; 10      ;
; unibus:pdp11|cpu:cpu0|fbus_waddr[2]                             ; 10      ;
; unibus:pdp11|kl11:kl0|recv_bit[0]                               ; 10      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2          ; 10      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[3]                          ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state~267                          ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal5~0                           ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|process_0~3                        ; 10      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|mmu_datain~23                      ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_ccw~24                               ; 10      ;
; unibus:pdp11|cpu:cpu0|Equal225~18                               ; 10      ;
; unibus:pdp11|cpu:cpu0|LessThan25~0                              ; 10      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln~0                        ; 10      ;
; unibus:pdp11|rh11:rh0|process_0~1                               ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Selector18~0                       ; 10      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[0]                          ; 10      ;
; unibus:pdp11|cpu:cpu0|initcycles[6]~13                          ; 10      ;
; unibus:pdp11|cpu:cpu0|initcycles[6]~12                          ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[17]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[16]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[15]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[14]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[13]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[12]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[11]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[19]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[3]                             ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[20]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[4]                             ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[21]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[5]                             ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[8]                             ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[24]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[9]                             ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[25]                            ; 10      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|unibus_control_dato~1              ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_rtib                   ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal165~2                         ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[11]~14                  ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal149~1                         ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal149~0                         ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[10]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[18]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[6]                             ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[22]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[7]                             ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_work1[23]                            ; 10      ;
; unibus:pdp11|cpu:cpu0|falu_ccw[5]                               ; 10      ;
; unibus:pdp11|rh11:rh0|Equal3~4                                  ; 10      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_error               ; 10      ;
; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle               ; 10      ;
; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data               ; 10      ;
; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle                      ; 10      ;
; unibus:pdp11|kl11:kl0|xmit_state.xmit_data                      ; 10      ;
; unibus:pdp11|cpu:cpu0|state.state_fpso2                         ; 10      ;
; unibus:pdp11|cpu:cpu0|state~370                                 ; 10      ;
; unibus:pdp11|cpu:cpu0|state~313                                 ; 10      ;
; unibus:pdp11|cpu:cpu0|Equal37~0                                 ; 10      ;
; unibus:pdp11|cpu:cpu0|Equal22~0                                 ; 10      ;
; unibus:pdp11|cpu:cpu0|state~300                                 ; 10      ;
; unibus:pdp11|cpu:cpu0|state~298                                 ; 10      ;
; unibus:pdp11|cpu:cpu0|state.state_npg                           ; 10      ;
; unibus:pdp11|mmu:mmu0|addr_p[7]                                 ; 10      ;
; unibus:pdp11|mmu:mmu0|addr_p[13]                                ; 10      ;
; unibus:pdp11|mmu:mmu0|addr_p[8]                                 ; 10      ;
; unibus:pdp11|cpu:cpu0|process_0~15                              ; 10      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[12]~66                         ; 10      ;
; unibus:pdp11|m9312l:bootrom0|Equal0~2                           ; 10      ;
; unibus:pdp11|xu:xu0|Equal1~5                                    ; 10      ;
; unibus:pdp11|mmu:mmu0|mmu_mmuabort~0                            ; 10      ;
; unibus:pdp11|cpu:cpu0|Equal166~1                                ; 10      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[2]               ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_waddr[1]                      ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_waddr[0]                      ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_waddr[2]                      ; 10      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[30]                             ; 10      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[1]                      ; 10      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_write_done               ; 10      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write               ; 10      ;
; unibus:pdp11|cpu:cpu0|eis_output[0]                             ; 10      ;
; unibus:pdp11|kw11l:kw0|br                                       ; 10      ;
; unibus:pdp11|cpu:cpu0|psw[6]                                    ; 10      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|write_start                     ; 10      ;
; unibus:pdp11|rh11:rh0|rmda_ta[6]~40                             ; 9       ;
; unibus:pdp11|cpu:cpu0|falu_output~339                           ; 9       ;
; unibus:pdp11|xu:xu0|Mux15~6                                     ; 9       ;
; unibus:pdp11|mmu:mmu0|addr_p[0]                                 ; 9       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[16]~17                   ; 9       ;
; unibus:pdp11|cpu:cpu0|falu_output2[63]~7                        ; 9       ;
; unibus:pdp11|xu:xu0|kl11:kl0|bus_dati[11]~0                     ; 9       ;
; unibus:pdp11|cpu:cpu0|fbus_we                                   ; 9       ;
; unibus:pdp11|kl11:kl0|recv_bit[2]                               ; 9       ;
; unibus:pdp11|kl11:kl0|recv_bit[1]                               ; 9       ;
; unibus:pdp11|kl11:kl0|recv_state.recv_data                      ; 9       ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln~6                        ; 9       ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln~5                        ; 9       ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[4]                          ; 9       ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[0]                              ; 9       ;
; unibus:pdp11|cpu:cpu0|falu_work1[28]~91                         ; 9       ;
; unibus:pdp11|cpu:cpu0|falu_work2[57]                            ; 9       ;
; unibus:pdp11|cpu:cpu0|falu_work2[56]                            ; 9       ;
; unibus:pdp11|cpu:cpu0|falu_work2[55]                            ; 9       ;
; unibus:pdp11|cpu:cpu0|falu_work2[54]                            ; 9       ;
; unibus:pdp11|cpu:cpu0|falu_work2[53]                            ; 9       ;
+-----------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                    ; Location                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; unibus:pdp11|m9312h:bootrom1|altsyncram:meme_rtl_0|altsyncram_ac61:auto_generated|ALTSYNCRAM                                   ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 2    ; db/pdp11w.ram0_m9312h_d9be0d9d.hdl.mif ; M4K_X17_Y13, M4K_X17_Y14                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; unibus:pdp11|m9312h:bootrom1|altsyncram:memo_rtl_0|altsyncram_bc61:auto_generated|ALTSYNCRAM                                   ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 2    ; db/pdp11w.ram1_m9312h_d9be0d9d.hdl.mif ; M4K_X17_Y13, M4K_X17_Y14                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; unibus:pdp11|m9312l:bootrom0|altsyncram:meme_rtl_0|altsyncram_qa61:auto_generated|ALTSYNCRAM                                   ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 2    ; db/pdp11w.ram0_m9312l_d9be0d81.hdl.mif ; M4K_X17_Y13, M4K_X17_Y14                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; unibus:pdp11|m9312l:bootrom0|altsyncram:memo_rtl_0|altsyncram_ra61:auto_generated|ALTSYNCRAM                                   ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 2    ; db/pdp11w.ram1_m9312l_d9be0d81.hdl.mif ; M4K_X17_Y13, M4K_X17_Y14                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                                   ; M4K_X17_Y8                                                                                             ; Don't care           ; Don't care      ; Don't care      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                   ; M4K_X17_Y10                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                   ; M4K_X17_Y10                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_7sk1:auto_generated|ALTSYNCRAM                                 ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 8    ; db/pdp11w.ram0_xubr_4040b0.hdl.mif     ; M4K_X41_Y22, M4K_X41_Y20, M4K_X17_Y23, M4K_X41_Y23, M4K_X17_Y21, M4K_X41_Y21, M4K_X17_Y22, M4K_X41_Y18 ; Old data             ; Don't care      ; Don't care      ;
; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_8sk1:auto_generated|ALTSYNCRAM                                 ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 8    ; db/pdp11w.ram1_xubr_4040b0.hdl.mif     ; M4K_X41_Y17, M4K_X17_Y20, M4K_X17_Y16, M4K_X41_Y16, M4K_X17_Y17, M4K_X17_Y19, M4K_X41_Y19, M4K_X17_Y18 ; Old data             ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                      ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; unibus:pdp11|cpu:cpu0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y3_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    unibus:pdp11|cpu:cpu0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y3_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 26,363 / 54,004 ( 49 % ) ;
; C16 interconnects           ; 184 / 2,100 ( 9 % )      ;
; C4 interconnects            ; 12,539 / 36,000 ( 35 % ) ;
; Direct links                ; 3,942 / 54,004 ( 7 % )   ;
; Global clocks               ; 4 / 16 ( 25 % )          ;
; Local interconnects         ; 6,514 / 18,752 ( 35 % )  ;
; R24 interconnects           ; 360 / 1,900 ( 19 % )     ;
; R4 interconnects            ; 15,003 / 46,920 ( 32 % ) ;
+-----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.50) ; Number of LABs  (Total = 1137) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 6                              ;
; 2                                           ; 12                             ;
; 3                                           ; 10                             ;
; 4                                           ; 15                             ;
; 5                                           ; 19                             ;
; 6                                           ; 19                             ;
; 7                                           ; 16                             ;
; 8                                           ; 29                             ;
; 9                                           ; 29                             ;
; 10                                          ; 41                             ;
; 11                                          ; 53                             ;
; 12                                          ; 78                             ;
; 13                                          ; 67                             ;
; 14                                          ; 79                             ;
; 15                                          ; 115                            ;
; 16                                          ; 549                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.50) ; Number of LABs  (Total = 1137) ;
+------------------------------------+--------------------------------+
; 1 Clock                            ; 818                            ;
; 1 Clock enable                     ; 307                            ;
; 1 Sync. clear                      ; 105                            ;
; 1 Sync. load                       ; 98                             ;
; 2 Clock enables                    ; 361                            ;
; 2 Clocks                           ; 21                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 17.84) ; Number of LABs  (Total = 1137) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 7                              ;
; 1                                            ; 3                              ;
; 2                                            ; 9                              ;
; 3                                            ; 5                              ;
; 4                                            ; 12                             ;
; 5                                            ; 13                             ;
; 6                                            ; 10                             ;
; 7                                            ; 13                             ;
; 8                                            ; 13                             ;
; 9                                            ; 10                             ;
; 10                                           ; 21                             ;
; 11                                           ; 23                             ;
; 12                                           ; 33                             ;
; 13                                           ; 34                             ;
; 14                                           ; 47                             ;
; 15                                           ; 67                             ;
; 16                                           ; 191                            ;
; 17                                           ; 50                             ;
; 18                                           ; 77                             ;
; 19                                           ; 82                             ;
; 20                                           ; 63                             ;
; 21                                           ; 61                             ;
; 22                                           ; 38                             ;
; 23                                           ; 43                             ;
; 24                                           ; 57                             ;
; 25                                           ; 37                             ;
; 26                                           ; 34                             ;
; 27                                           ; 21                             ;
; 28                                           ; 21                             ;
; 29                                           ; 11                             ;
; 30                                           ; 16                             ;
; 31                                           ; 6                              ;
; 32                                           ; 9                              ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 10.39) ; Number of LABs  (Total = 1137) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 7                              ;
; 1                                                ; 21                             ;
; 2                                                ; 28                             ;
; 3                                                ; 17                             ;
; 4                                                ; 43                             ;
; 5                                                ; 55                             ;
; 6                                                ; 75                             ;
; 7                                                ; 78                             ;
; 8                                                ; 94                             ;
; 9                                                ; 100                            ;
; 10                                               ; 106                            ;
; 11                                               ; 85                             ;
; 12                                               ; 61                             ;
; 13                                               ; 77                             ;
; 14                                               ; 42                             ;
; 15                                               ; 60                             ;
; 16                                               ; 100                            ;
; 17                                               ; 20                             ;
; 18                                               ; 12                             ;
; 19                                               ; 12                             ;
; 20                                               ; 7                              ;
; 21                                               ; 9                              ;
; 22                                               ; 10                             ;
; 23                                               ; 5                              ;
; 24                                               ; 9                              ;
; 25                                               ; 1                              ;
; 26                                               ; 0                              ;
; 27                                               ; 1                              ;
; 28                                               ; 0                              ;
; 29                                               ; 0                              ;
; 30                                               ; 1                              ;
; 31                                               ; 1                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 22.42) ; Number of LABs  (Total = 1137) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 6                              ;
; 3                                            ; 9                              ;
; 4                                            ; 8                              ;
; 5                                            ; 10                             ;
; 6                                            ; 14                             ;
; 7                                            ; 9                              ;
; 8                                            ; 8                              ;
; 9                                            ; 11                             ;
; 10                                           ; 13                             ;
; 11                                           ; 10                             ;
; 12                                           ; 17                             ;
; 13                                           ; 31                             ;
; 14                                           ; 29                             ;
; 15                                           ; 34                             ;
; 16                                           ; 45                             ;
; 17                                           ; 50                             ;
; 18                                           ; 43                             ;
; 19                                           ; 39                             ;
; 20                                           ; 48                             ;
; 21                                           ; 35                             ;
; 22                                           ; 46                             ;
; 23                                           ; 42                             ;
; 24                                           ; 39                             ;
; 25                                           ; 62                             ;
; 26                                           ; 42                             ;
; 27                                           ; 49                             ;
; 28                                           ; 58                             ;
; 29                                           ; 76                             ;
; 30                                           ; 122                            ;
; 31                                           ; 99                             ;
; 32                                           ; 13                             ;
; 33                                           ; 19                             ;
; 34                                           ; 0                              ;
; 35                                           ; 0                              ;
; 36                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll0|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 8, clock division of 5, and phase shift of 0 degrees (0 ps) for pll:pll0|altpll:altpll_component|_clk0 port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (171124): Timing-Driven Compilation is disabled - timing performance will not be optimized
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (176353): Automatically promoted node clkin (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node pll:pll0|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node cpuclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node unibus:pdp11|xu:xu0|xubl:xubl0|xu_sclk~0
        Info (176357): Destination node Selector5~0
        Info (176357): Destination node dclk1
Info (176353): Automatically promoted node unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdcard_sclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "xu_int" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:16
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 28% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 37% of the available device resources in the region that extends from location X12_Y0 to location X24_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 0.00 seconds.
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 142 output pins without output pin load capacitance assignment
    Info (306007): Pin "sram_dq[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_dq[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgar[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgar[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgar[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgar[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgag[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgag[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgag[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgag[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgab[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgab[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgab[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgab[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgah" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgav" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dclk1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dclk2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd3[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dd0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tx" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tx2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rts2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdcard_cs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdcard_mosi" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdcard_sclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "xu_cs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "xu_mosi" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "xu_sclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_addr[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_oe_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_ub_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_lb_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_ce_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/FPGA/Altera/quartus-13.0/pdp11-20190702/pdp11/de1/top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 4976 megabytes
    Info: Processing ended: Sat Aug 24 19:52:48 2019
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:00:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/FPGA/Altera/quartus-13.0/pdp11-20190702/pdp11/de1/top.fit.smsg.


