<!DOCTYPE html>
<html lang="fr">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>Chapitre 4 ‚Äî Architecture d'un PC | ATO B1</title>
    <link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/font-awesome/6.5.1/css/all.min.css">
    <link href="https://fonts.googleapis.com/css2?family=Inter:wght@300;400;500;600;700;800;900&display=swap" rel="stylesheet">
    <link rel="stylesheet" href="../../assets/css/style.css">
    <style>
        :root{--accent:#f43f5e;--accent-light:#fb7185;--accent-dark:#e11d48;--accent-glow:rgba(244,63,94,0.25)}
        .dark{--accent:#fb7185;--accent-light:#fda4af;--accent-dark:#f43f5e;--accent-glow:rgba(251,113,133,0.25)}
        .mem-pyramid{display:flex;flex-direction:column;align-items:center;gap:.3rem;margin:1.5rem auto;max-width:500px}
        .mem-pyramid .mem-level{display:flex;align-items:center;justify-content:center;text-align:center;padding:.6rem 1rem;border-radius:8px;font-weight:600;color:#fff;font-size:.85rem;transition:transform .3s}
        .mem-pyramid .mem-level:hover{transform:scale(1.05)}
        .bus-diagram{display:flex;flex-direction:column;align-items:center;gap:.5rem;margin:1.5rem auto;padding:1.5rem;border-radius:12px;background:var(--accent-glow);max-width:550px}
        .bus-row{display:flex;align-items:center;gap:1rem;width:100%}
        .bus-label{flex:0 0 120px;font-weight:700;font-size:.9rem;text-align:right}
        .bus-bar{flex:1;height:12px;border-radius:6px;position:relative}
    </style>
</head>
<body>

<a href="#main-content" class="skip-link">Aller au contenu</a>
<div class="reading-progress" id="reading-progress"></div>

<nav class="glass-nav"><div class="nav-inner">
    <a href="../index.html" class="nav-logo"><i class="fas fa-microchip"></i> ArchiBot</a>
    <ul class="nav-links">
        <li><a href="../index.html">Accueil</a></li>
        <li><a href="chapitre1.html">Ch.1</a></li>
        <li><a href="chapitre2.html">Ch.2</a></li>
        <li><a href="chapitre3.html">Ch.3</a></li>
        <li><a href="chapitre4.html" class="active">Ch.4</a></li>
        <li><a href="formules.html">Formules</a></li>
    </ul>
    <div class="nav-actions">
        <button id="theme-toggle" aria-label="Mode sombre"><i class="fa-solid fa-moon"></i></button>
        <button class="hamburger-btn" id="hamburger-btn" aria-label="Menu"><i class="fa-solid fa-bars"></i></button>
    </div>
</div></nav>
<div class="mobile-nav-overlay" id="mobile-nav-overlay"></div>
<div class="mobile-nav-panel" id="mobile-nav">
    <div class="mobile-nav-header"><span>üñ•Ô∏è ArchiBot</span><button class="mobile-nav-close" id="mobile-nav-close"><i class="fas fa-times"></i></button></div>
    <a href="../index.html"><i class="fas fa-home"></i> Accueil</a>
    <a href="chapitre1.html"><i class="fas fa-book-open"></i> Ch.1 ‚Äî G√©n√©ralit√©s</a>
    <a href="chapitre2.html"><i class="fas fa-book-open"></i> Ch.2 ‚Äî Num√©ration</a>
    <a href="chapitre3.html"><i class="fas fa-book-open"></i> Ch.3 ‚Äî Circuits logiques</a>
    <a href="chapitre4.html" class="active"><i class="fas fa-book-open"></i> Ch.4 ‚Äî Architecture PC</a>
    <a href="formules.html"><i class="fas fa-scroll"></i> Formules</a>
    <a href="cartes.html"><i class="fas fa-layer-group"></i> Cartes</a>
    <a href="simulateur-examen.html"><i class="fas fa-graduation-cap"></i> Simulateur</a>
    <a href="../exercices/exercices.html"><i class="fas fa-dumbbell"></i> Exercices</a>
</div>

<section class="hero-section" id="main-content">
    <div class="hero-badge"><i class="fas fa-microchip"></i> Chapitre 4 ‚Äî ATO</div>
    <h1>Architecture d'un <span class="highlight">Ordinateur</span></h1>
    <p>Mod√®le de Von Neumann, CPU, m√©moire hi√©rarchique, bus syst√®me et entr√©es/sorties.</p>
</section>

<main class="content-wrapper">

    <!-- 4.1 Von Neumann -->
    <section class="chapter-section reveal-on-scroll">
        <h2><i class="fas fa-landmark"></i> 4.1 ‚Äî Le mod√®le de Von Neumann</h2>

        <div class="concept-card">
            <h4>üìã Principe fondamental</h4>
            <p>En 1945, John Von Neumann propose un mod√®le d'architecture o√π les <strong>donn√©es et le programme partagent la m√™me m√©moire</strong>. C'est le mod√®le que suivent encore tous les ordinateurs modernes.</p>
        </div>

        <h3>Les 5 composants du mod√®le</h3>
        <table class="styled-table">
            <thead><tr><th>Composant</th><th>R√¥le</th><th>Analogie humaine</th></tr></thead>
            <tbody>
                <tr><td><strong>Unit√© de Commande (UC)</strong></td><td>Cherche, d√©code et ordonne l'ex√©cution des instructions</td><td>Le chef d'orchestre</td></tr>
                <tr><td><strong>Unit√© Arithm√©tique et Logique (UAL)</strong></td><td>Effectue calculs (+, ‚àí, √ó, √∑) et op√©rations logiques (AND, OR‚Ä¶)</td><td>Le calculateur</td></tr>
                <tr><td><strong>M√©moire centrale</strong></td><td>Stocke programmes et donn√©es en cours d'utilisation</td><td>Le bureau de travail</td></tr>
                <tr><td><strong>Entr√©es</strong></td><td>Re√ßoit les donn√©es de l'ext√©rieur (clavier, souris, capteur‚Ä¶)</td><td>Les yeux et les oreilles</td></tr>
                <tr><td><strong>Sorties</strong></td><td>Envoie les r√©sultats (√©cran, imprimante, haut-parleur‚Ä¶)</td><td>La bouche et les mains</td></tr>
            </tbody>
        </table>

        <div class="warning-box">
            <span>‚ö†Ô∏è</span>
            <div><strong>Architecture Harvard :</strong> Variante avec m√©moire programme et m√©moire donn√©es s√©par√©es. Utilis√©e dans les microcontr√¥leurs (Arduino, PIC). Avantage : acc√®s simultan√© aux donn√©es et instructions.</div>
        </div>

        <div class="mnemonic-box">
            <span class="icon">üß†</span>
            <div><strong>Mn√©mo Von Neumann ‚Äî ¬´ MUCES ¬ª :</strong> <strong>M</strong>√©moire, <strong>U</strong>C, <strong>C</strong>alculateur (UAL), <strong>E</strong>ntr√©es, <strong>S</strong>orties.</div>
        </div>
    </section>

    <!-- 4.2 Le processeur (CPU) -->
    <section class="chapter-section reveal-on-scroll">
        <h2><i class="fas fa-microchip"></i> 4.2 ‚Äî Le processeur (CPU)</h2>

        <div class="concept-card">
            <h4>üìã Structure du CPU</h4>
            <p>Le CPU (<em>Central Processing Unit</em>) est le ¬´ cerveau ¬ª de l'ordinateur. Il contient :</p>
            <ul>
                <li><strong>UAL</strong> ‚Äî effectue les calculs</li>
                <li><strong>UC (Unit√© de Commande)</strong> ‚Äî pilote le s√©quencement</li>
                <li><strong>Registres</strong> ‚Äî m√©moires ultra-rapides internes</li>
                <li><strong>Horloge</strong> ‚Äî cadence le CPU (en GHz)</li>
            </ul>
        </div>

        <h3>Les registres principaux</h3>
        <table class="styled-table">
            <thead><tr><th>Registre</th><th>Nom complet</th><th>R√¥le</th></tr></thead>
            <tbody>
                <tr><td><strong>PC</strong> (CO)</td><td>Program Counter / Compteur Ordinal</td><td>Adresse de la prochaine instruction</td></tr>
                <tr><td><strong>IR</strong> (RI)</td><td>Instruction Register</td><td>Contient l'instruction en cours</td></tr>
                <tr><td><strong>MAR</strong> (RA)</td><td>Memory Address Register</td><td>Adresse m√©moire √† lire/√©crire</td></tr>
                <tr><td><strong>MBR</strong> (RD)</td><td>Memory Buffer Register</td><td>Donn√©e lue/√† √©crire en m√©moire</td></tr>
                <tr><td><strong>ACC</strong></td><td>Accumulateur</td><td>Stocke les r√©sultats interm√©diaires de l'UAL</td></tr>
                <tr><td><strong>SP</strong></td><td>Stack Pointer</td><td>Pointe vers le sommet de la pile</td></tr>
                <tr><td><strong>SR / FLAGS</strong></td><td>Status Register</td><td>Drapeaux : Z (z√©ro), C (carry), N (n√©gatif), V (overflow)</td></tr>
            </tbody>
        </table>

        <h3>Le cycle d'instruction (Fetch-Decode-Execute)</h3>
        <div class="concept-card" style="border-left:4px solid var(--accent)">
            <h4>‚ö° Les 3 √©tapes fondamentales</h4>
            <ol>
                <li><strong>FETCH (Recherche)</strong> ‚Äî L'UC copie PC ‚Üí MAR, lit la m√©moire[MAR] ‚Üí MBR ‚Üí IR, incr√©mente PC</li>
                <li><strong>DECODE (D√©codage)</strong> ‚Äî L'UC analyse IR : identifie l'opcode (op√©ration) et les op√©randes (donn√©es)</li>
                <li><strong>EXECUTE (Ex√©cution)</strong> ‚Äî L'UAL effectue l'op√©ration, le r√©sultat va dans ACC ou en m√©moire</li>
            </ol>
            <p>Ce cycle se r√©p√®te <strong>des milliards de fois par seconde</strong> (1 GHz = 10‚Åπ cycles/s).</p>
        </div>

        <div class="analogy-box">
            <span class="icon">üç≥</span>
            <div>
                <strong>Analogie ‚Äî Cuisiner :</strong><br>
                <strong>FETCH</strong> = aller chercher la recette dans le livre (m√©moire).<br>
                <strong>DECODE</strong> = lire et comprendre l'√©tape ¬´ battre 2 ≈ìufs ¬ª.<br>
                <strong>EXECUTE</strong> = casser les ≈ìufs et battre. Puis on passe √† l'√©tape suivante (PC++).
            </div>
        </div>

        <h3>CISC vs RISC</h3>
        <table class="styled-table">
            <thead><tr><th>Crit√®re</th><th>CISC</th><th>RISC</th></tr></thead>
            <tbody>
                <tr><td>Signification</td><td>Complex Instruction Set Computer</td><td>Reduced Instruction Set Computer</td></tr>
                <tr><td>Instructions</td><td>Nombreuses, complexes</td><td>Peu, simples</td></tr>
                <tr><td>Cycles/instruction</td><td>Variable (1 √† 20+)</td><td>1 (objectif)</td></tr>
                <tr><td>Exemples</td><td>x86 (Intel, AMD)</td><td>ARM, RISC-V, MIPS</td></tr>
                <tr><td>Usage</td><td>PC de bureau, serveurs</td><td>Smartphones, embarqu√©, Apple M1/M2</td></tr>
            </tbody>
        </table>
    </section>

    <!-- 4.3 M√©moire hi√©rarchique -->
    <section class="chapter-section reveal-on-scroll">
        <h2><i class="fas fa-layer-group"></i> 4.3 ‚Äî La hi√©rarchie m√©moire</h2>

        <div class="concept-card">
            <h4>üìã Principe</h4>
            <p>Plus une m√©moire est <strong>rapide</strong>, plus elle est <strong>petite</strong> et <strong>ch√®re</strong>. On organise les m√©moires en pyramide : en haut le plus rapide, en bas le plus volumineux.</p>
        </div>

        <div class="mem-pyramid">
            <div class="mem-level" style="width:30%;background:#e11d48">Registres<br><small>~1 ns, ~Ko</small></div>
            <div class="mem-level" style="width:42%;background:#f43f5e">Cache L1/L2/L3<br><small>~2-20 ns, ~Mo</small></div>
            <div class="mem-level" style="width:58%;background:#fb7185">RAM (DRAM)<br><small>~50-100 ns, ~Go</small></div>
            <div class="mem-level" style="width:74%;background:#6366f1">SSD / Disque dur<br><small>~Œºs-ms, ~To</small></div>
            <div class="mem-level" style="width:90%;background:#64748b">Stockage distant (Cloud)<br><small>~ms-s, ~‚àû</small></div>
        </div>

        <h3>Types de m√©moire</h3>
        <table class="styled-table">
            <thead><tr><th>Type</th><th>Volatile ?</th><th>Acc√®s</th><th>Usage</th></tr></thead>
            <tbody>
                <tr><td><strong>SRAM</strong></td><td>Oui</td><td>Tr√®s rapide (~1-2 ns)</td><td>Cache CPU</td></tr>
                <tr><td><strong>DRAM</strong></td><td>Oui</td><td>Rapide (~50-100 ns)</td><td>RAM principale (DDR4, DDR5)</td></tr>
                <tr><td><strong>ROM</strong></td><td>Non</td><td>Lent</td><td>BIOS/UEFI, firmware</td></tr>
                <tr><td><strong>EEPROM/Flash</strong></td><td>Non</td><td>Moyen</td><td>SSD, cl√©s USB, cartes SD</td></tr>
                <tr><td><strong>HDD</strong></td><td>Non</td><td>Lent (m√©canique)</td><td>Stockage de masse</td></tr>
            </tbody>
        </table>

        <div class="mnemonic-box">
            <span class="icon">üß†</span>
            <div>
                <strong>Mn√©mo :</strong> La pyramide m√©moire c'est comme un bureau :
                Les <strong>registres</strong> = ce que tu tiens en main (ultra-rapide, tr√®s peu).
                Le <strong>cache</strong> = les post-it sur l'√©cran.
                La <strong>RAM</strong> = le bureau devant toi.
                Le <strong>disque dur</strong> = les tiroirs du bureau.
                Le <strong>cloud</strong> = les archives au sous-sol.
            </div>
        </div>

        <div class="tip-box">
            <span>üí°</span>
            <div><strong>Cache :</strong> Le cache exploite le <strong>principe de localit√©</strong> ‚Äî temporelle (si on acc√®de √† une donn√©e, on y acc√©dera bient√¥t √† nouveau) et spatiale (les donn√©es voisines seront probablement acc√©d√©es aussi).</div>
        </div>
    </section>

    <!-- 4.4 Bus syst√®me -->
    <section class="chapter-section reveal-on-scroll">
        <h2><i class="fas fa-road"></i> 4.4 ‚Äî Les bus syst√®me</h2>

        <div class="concept-card">
            <h4>üìã D√©finition</h4>
            <p>Un <strong>bus</strong> est un ensemble de lignes (fils) qui transporte des signaux entre les composants de l'ordinateur. Il y a 3 types de bus :</p>
        </div>

        <div class="bus-diagram">
            <div class="bus-row"><span class="bus-label">Bus de donn√©es</span><div class="bus-bar" style="background:linear-gradient(90deg,#f43f5e,#fb7185)"></div><span style="font-size:.8rem;font-weight:600">32/64 bits</span></div>
            <div class="bus-row"><span class="bus-label">Bus d'adresses</span><div class="bus-bar" style="background:linear-gradient(90deg,#6366f1,#818cf8)"></div><span style="font-size:.8rem;font-weight:600">32/64 bits</span></div>
            <div class="bus-row"><span class="bus-label">Bus de contr√¥le</span><div class="bus-bar" style="background:linear-gradient(90deg,#10b981,#34d399)"></div><span style="font-size:.8rem;font-weight:600">R/W, IRQ‚Ä¶</span></div>
        </div>

        <table class="styled-table">
            <thead><tr><th>Bus</th><th>Direction</th><th>Transporte</th><th>D√©tails</th></tr></thead>
            <tbody>
                <tr><td><strong>Bus de donn√©es</strong></td><td>Bidirectionnel</td><td>Les donn√©es</td><td>Largeur = nombre de bits trait√©s (32/64 bits)</td></tr>
                <tr><td><strong>Bus d'adresses</strong></td><td>Unidirectionnel (CPU‚Üím√©moire)</td><td>Les adresses m√©moire</td><td>n bits ‚Üí 2‚Åø adresses possibles (32 bits = 4 Go max)</td></tr>
                <tr><td><strong>Bus de contr√¥le</strong></td><td>Bidirectionnel</td><td>Les signaux de commande</td><td>R/W (lecture/√©criture), IRQ (interruption), CLK (horloge)</td></tr>
            </tbody>
        </table>

        <div class="analogy-box">
            <span class="icon">üöå</span>
            <div>
                <strong>Analogie ‚Äî L'autoroute :</strong><br>
                Le <strong>bus de donn√©es</strong> = les voies de circulation (plus il y en a, plus de d√©bit).<br>
                Le <strong>bus d'adresses</strong> = les panneaux de sortie (indique la destination).<br>
                Le <strong>bus de contr√¥le</strong> = les feux et la signalisation (commande le trafic).
            </div>
        </div>

        <div class="example-box">
            <h4>üìù Calcul : m√©moire adressable</h4>
            <p>Bus d'adresses de <strong>32 bits</strong> : 2¬≥¬≤ = 4 294 967 296 octets = <strong>4 Go</strong> (max RAM en 32 bits)</p>
            <p>Bus d'adresses de <strong>64 bits</strong> : 2‚Å∂‚Å¥ = 16 Eio ‚âà 18,4 √ó 10¬π‚Å∏ octets (en th√©orie !)</p>
        </div>
    </section>

    <!-- 4.5 Entr√©es/Sorties -->
    <section class="chapter-section reveal-on-scroll">
        <h2><i class="fas fa-plug"></i> 4.5 ‚Äî Les entr√©es/sorties (E/S)</h2>

        <div class="concept-card">
            <h4>üìã Modes de gestion des E/S</h4>
            <table class="styled-table">
                <thead><tr><th>Mode</th><th>Principe</th><th>Avantage</th><th>Inconv√©nient</th></tr></thead>
                <tbody>
                    <tr><td><strong>Polling (scrutation)</strong></td><td>Le CPU interroge r√©guli√®rement le p√©riph√©rique</td><td>Simple</td><td>Gaspille du temps CPU</td></tr>
                    <tr><td><strong>Interruption</strong></td><td>Le p√©riph√©rique signale au CPU quand il est pr√™t</td><td>CPU libre entre-temps</td><td>Plus complexe</td></tr>
                    <tr><td><strong>DMA (Direct Memory Access)</strong></td><td>Le p√©riph√©rique transf√®re directement en RAM sans passer par le CPU</td><td>Tr√®s performant</td><td>N√©cessite un contr√¥leur DMA</td></tr>
                </tbody>
            </table>
        </div>

        <div class="analogy-box">
            <span class="icon">üì¨</span>
            <div>
                <strong>Analogie ‚Äî Le courrier :</strong><br>
                <strong>Polling</strong> = aller v√©rifier la bo√Æte aux lettres toutes les 5 minutes.<br>
                <strong>Interruption</strong> = la sonnette retentit quand le facteur arrive.<br>
                <strong>DMA</strong> = le facteur d√©pose le courrier directement sur votre bureau.
            </div>
        </div>
    </section>

    <!-- 4.6 Performances -->
    <section class="chapter-section reveal-on-scroll">
        <h2><i class="fas fa-tachometer-alt"></i> 4.6 ‚Äî Performances du processeur</h2>

        <div class="concept-card">
            <h4>üìã Facteurs de performance</h4>
            <ul>
                <li><strong>Fr√©quence d'horloge</strong> ‚Äî Plus de GHz = plus de cycles/seconde</li>
                <li><strong>Nombre de c≈ìurs</strong> ‚Äî Traitement parall√®le (dual, quad, octa‚Ä¶)</li>
                <li><strong>Pipeline</strong> ‚Äî D√©coupe le cycle Fetch-Decode-Execute en √©tapes parall√©lis√©es</li>
                <li><strong>Taille du cache</strong> ‚Äî Plus de cache = moins d'acc√®s lents √† la RAM</li>
                <li><strong>Largeur du bus</strong> ‚Äî 64 bits transf√®re 2√ó plus que 32 bits par cycle</li>
            </ul>
        </div>

        <div class="example-box">
            <h4>üìù Pipeline ‚Äî le principe de la cha√Æne de montage</h4>
            <p>Sans pipeline : une instruction doit finir avant que la suivante commence (3 cycles par instruction).</p>
            <p>Avec pipeline (3 √©tages) :</p>
            <table class="styled-table" style="font-size:.85rem">
                <thead><tr><th>Cycle</th><th>√âtage 1 (Fetch)</th><th>√âtage 2 (Decode)</th><th>√âtage 3 (Execute)</th></tr></thead>
                <tbody>
                    <tr><td>1</td><td>Instr. 1</td><td>‚Äî</td><td>‚Äî</td></tr>
                    <tr><td>2</td><td>Instr. 2</td><td>Instr. 1</td><td>‚Äî</td></tr>
                    <tr><td>3</td><td>Instr. 3</td><td>Instr. 2</td><td>Instr. 1</td></tr>
                    <tr><td>4</td><td>Instr. 4</td><td>Instr. 3</td><td>Instr. 2</td></tr>
                </tbody>
            </table>
            <p>R√©sultat : apr√®s le remplissage initial, <strong>1 instruction termin√©e par cycle</strong> au lieu d'1 tous les 3 cycles !</p>
        </div>

        <div class="tip-box">
            <span>üí°</span>
            <div><strong>Hyper-Threading (Intel) / SMT (AMD) :</strong> Chaque c≈ìur physique simule 2 c≈ìurs logiques pour mieux utiliser les ressources du pipeline inutilis√©es.</div>
        </div>
    </section>

    <!-- R√âSUM√â -->
    <section class="chapter-section reveal-on-scroll">
        <h2><i class="fas fa-clipboard-list"></i> R√©sum√© du chapitre</h2>
        <div class="concept-card">
            <h4>üîë Points cl√©s</h4>
            <ul>
                <li><strong>Von Neumann :</strong> 5 composants ‚Äî UC, UAL, M√©moire, Entr√©es, Sorties</li>
                <li><strong>CPU :</strong> UAL + UC + Registres + Horloge</li>
                <li><strong>Cycle :</strong> Fetch ‚Üí Decode ‚Üí Execute (milliards/seconde)</li>
                <li><strong>Registres cl√©s :</strong> PC, IR, MAR, MBR, ACC, SP, FLAGS</li>
                <li><strong>Hi√©rarchie m√©moire :</strong> Registres > Cache > RAM > SSD/HDD > Cloud</li>
                <li><strong>3 bus :</strong> Donn√©es (bidirectionnel), Adresses (unidirectionnel), Contr√¥le</li>
                <li><strong>E/S :</strong> Polling < Interruption < DMA (en performance)</li>
                <li><strong>Pipeline :</strong> ex√©cution chevauche fetch de l'instruction suivante</li>
                <li><strong>CISC vs RISC :</strong> complexe/flexible vs simple/rapide</li>
            </ul>
        </div>
    </section>

    <!-- EXERCICES -->
    <section class="chapter-section reveal-on-scroll">
        <h2><i class="fas fa-dumbbell"></i> Exercices interactifs</h2>
        <div id="chapter-exercises"></div>
    </section>

    <div class="chapter-nav">
        <a href="chapitre3.html"><i class="fas fa-arrow-left"></i> Chapitre 3 ‚Äî Circuits logiques</a>
        <a href="formules.html">Formules <i class="fas fa-arrow-right"></i></a>
    </div>

</main>

<div class="xp-bar-container">
    <span class="xp-level">D√©butant</span>
    <div class="xp-bar"><div class="xp-bar-fill" style="width:0%"></div></div>
    <span class="xp-text">0 XP</span>
</div>

<script src="../../assets/js/main.js"></script>
<script src="../../assets/js/gamification.js"></script>
<script src="../../assets/js/chapter-exercises.js"></script>
<script src="../../assets/js/download.js"></script>
<script>
GameEngine.configure({
    storageKey:'b1_ato_progress',
    badges:[{id:'von_neumann',name:'Von Neumann Fan',icon:'üèõÔ∏è',desc:'Mod√®le ma√Ætris√©',xp:20},{id:'pipeline_pro',name:'Pipeline Pro',icon:'üîÑ',desc:'Cycle CPU compris',xp:25}],
    levels:[{min:0,title:'D√©butant'},{min:30,title:'Apprenti Hardware'},{min:80,title:'Technicien Jr.'},{min:150,title:'Architecte'},{min:250,title:'Ing√©nieur Syst√®me'},{min:400,title:'Guru du Silicium'}],
    tips:["Von Neumann : donn√©es et programme dans la m√™me m√©moire.","Fetch-Decode-Execute, des milliards de fois par seconde.","Plus la m√©moire est rapide, plus elle est petite et ch√®re.","DMA lib√®re le CPU des transferts de donn√©es."]
});
GameEngine.init();

ChapterExercises.init({
    guided:[
        {q:"Quels sont les 5 composants du mod√®le Von Neumann ?",hints:["UC et UAL","M√©moire centrale","Entr√©es et Sorties"],answer:"UC, UAL, M√©moire, Entr√©es, Sorties"},
        {q:"Quel registre contient l'adresse de la prochaine instruction ?",hints:["C'est le compteur‚Ä¶","Program Counter","Il s'incr√©mente √† chaque fetch"],answer:"PC (Program Counter / Compteur Ordinal)"},
        {q:"Bus d'adresses 32 bits ‚Üí combien d'adresses ?",hints:["2 puissance n","2¬≥¬≤ = ?","~4 milliards"],answer:"2¬≥¬≤ = 4 294 967 296 = 4 Go"},
        {q:"Quelle technique E/S lib√®re le CPU pendant les transferts m√©moire ?",hints:["Direct Memory‚Ä¶","Le p√©riph√©rique √©crit lui-m√™me en RAM","3 lettres"],answer:"DMA (Direct Memory Access)"},
        {q:"Qu'est-ce que le pipeline ?",hints:["Cha√Æne de montage","Fetch pendant que Decode et Execute","Chevauchement des √©tapes"],answer:"Technique qui chevauche les √©tapes Fetch, Decode, Execute pour ex√©cuter ~1 instruction/cycle"}
    ],
    quiz:[
        {type:"mcq",q:"Mod√®le Von Neumann : donn√©es et programme sont‚Ä¶",options:["En m√©moires s√©par√©es","Dans la m√™me m√©moire","Sur le bus","Dans les registres uniquement"],correct:1},
        {type:"mcq",q:"Le registre IR contient :",options:["L'adresse suivante","L'instruction en cours","Le r√©sultat du calcul","Le sommet de la pile"],correct:1},
        {type:"mcq",q:"Le cycle d'instruction :",options:["Fetch ‚Üí Execute ‚Üí Decode","Decode ‚Üí Fetch ‚Üí Execute","Fetch ‚Üí Decode ‚Üí Execute","Execute ‚Üí Decode ‚Üí Fetch"],correct:2},
        {type:"mcq",q:"M√©moire la plus rapide :",options:["DRAM","Cache L3","Registres","SSD"],correct:2},
        {type:"mcq",q:"Le bus d'adresses est :",options:["Bidirectionnel","Unidirectionnel (CPU‚Üím√©moire)","Unidirectionnel (m√©moire‚ÜíCPU)","Tri-directionnel"],correct:1},
        {type:"qa",q:"CISC vs RISC : lequel a des instructions simples ?",answer:["RISC","risc"]},
        {type:"mcq",q:"DMA signifie :",options:["Direct Memory Access","Data Memory Allocation","Dynamic Module Architecture","Dual Mode Authentication"],correct:0},
        {type:"mcq",q:"32 bits d'adresses = combien de RAM max ?",options:["2 Go","4 Go","8 Go","16 Go"],correct:1},
        {type:"mcq",q:"Le polling c'est :",options:["Le CPU attend un signal","Le CPU interroge r√©guli√®rement","Le p√©riph√©rique √©crit en RAM","Le DMA transfert"],correct:1},
        {type:"mcq",q:"Le pipeline permet :",options:["D'augmenter la fr√©quence","De chevaucher les √©tapes d'instruction","De doubler la RAM","De supprimer le cache"],correct:1}
    ],
    dragdrop:[
        {instruction:"Associe chaque registre √† son r√¥le :",pairs:[["PC","Adresse prochaine instruction"],["IR","Instruction en cours"],["MAR","Adresse m√©moire"],["ACC","R√©sultat de l'UAL"]]},
        {instruction:"Classe les m√©moires de la plus rapide √† la plus lente :",pairs:[["1er","Registres"],["2√®me","Cache"],["3√®me","RAM"],["4√®me","SSD/HDD"]]},
        {instruction:"Associe chaque mode E/S :",pairs:[["Polling","CPU interroge en boucle"],["Interruption","P√©riph√©rique signale CPU"],["DMA","Transfert direct en RAM"]]}
    ]
});
</script>
</body>
</html>
