# VGA Timer with FPGA

Projeto desenvolvido para a disciplina de Lógica Reconfigurável do curso de Engenharia Eletrônica da UTFPR - Toledo.

O desafio era fazer um cronômetro para ser exibido em um monitor utilizando a saída de vídeo VGA da placa de desenvolvimento.

## Placa de desenvolvimento:

FPGA terasIC Altera Cyclone III DE0.

## Softwares utilizados:

Notepad++, Quartus II, ModelSim.

## Síntese do problema:

Atualmente encontramos relógios por toda parte e o mais usado nos dias de hoje é o relogio digital. Este elemento muitas vezes nem é o elemento principal de um produto, mas vem embutido em outros equipamentos como celulares, TVs e video games.Existem diversos meios para a implentação de tal relogio e uma delas é utilizando VHDL.
VHDL é a sigla de VHSIC Hardware Description Language, onde VHSIC é a sigla de Very High Speed Integrated Circuits ou seja, em uma tradução livre, significa linguagem de descrição de hardwares para circuitos integrados de altíssima velocidade. O próprio nome diz: linguagem de descrição. O conceito de linguagem de programação é um tanto quanto abstratos, pois em um senso mais comum a linguagem de programação é aquela capaz de criar um programa - sequência de comandos que instruem e guiam a execução em hardware para efetuar uma determinada tarefa. Nesta definição, VHDL não é uma linguagem de programação, pois o resultado de um código VHDL não é um programa, mas um circuito eletrônico - na verdade um mapeamento de rotas que definirão o circuito quando gravado em um circuito integrado tal como ASIC ou FPGA. 
O presente projeto foi feito uma implementação de um relogio digital e de um cronometro atravez da linguagem VHDL.

