### 实验目标
1. 通过Verilog编程掌握数字设计技能。
2. 通过实践设计RISC-V数据通路，理解计算机系统的结构。
3. 通过绘制模块图，学习如何构建复杂的多模块结构。

### 实验概述
本次实验中，学生将设计一个支持RV32I基本整数指令子集的单周期RISC-V数据通路，按照课程中所教授的结构进行设计。需要严格按照文档的定义来完成设计

### 里程碑与提交要求
实验分为三个里程碑，每个里程碑都有特定的提交内容：

1. **第一次里程碑**：提交以下模块的Verilog代码和测试平台：
   - 指令存储器（Instruction Memory）
   - 寄存器文件（Register File）
   - 数据存储器（Data Memory）
   - 算术逻辑单元（ALU）
   
2. **第二次里程碑**：绘制单周期数据通路的完整模块图，标记所有连线的名称和位数，并提交PDF格式的图表

3. **最终提交**：包含所有数据通路组件和集成数据通路的Verilog代码、测试平台、波形图、测试描述及设计选择说明，还需要演示数据通路的设计，并回答设计相关问题

### RISC-V指令格式
文档中简要介绍了RISC-V指令的简化格式，包括R、I、S、B、U和J类型，并提供了实验中所需支持的具体指令及其操作码（Opcode）、功能码（Funct3和Funct7）

### 实验任务
#### 任务1：数据通路组件
1. **指令存储器（IMem.v）**：设计一个只读的指令存储器，能正确存储和读取指令。
2. **寄存器文件（Register_File.v）**：实现寄存器文件，确保可以对指定寄存器地址进行读写操作。
3. **ALU**：实现支持多种操作的32位ALU，包括与、或、异或、加法、减法、逻辑移位等操作，并带有零标志
4. **数据存储器**：实现数据存储器模块，支持与寄存器文件类似的读写操作

#### 任务2：集成数据通路
1. 在新项目中实现完整的数据通路，将任务1中的所有模块连接并测试。
2. 该数据通路仅接受时钟（clk）和复位（rst）信号作为输入，通过连接所有模块完成设计。
3. 制作数据通路的测试平台，验证其功能，并通过波形图展示数据通路的执行效果

### 波形测试与调试
为了验证数据通路的正确性，建议在波形中添加寄存器文件和数据存储器的内部信号。如果需要，可以分步添加模块信号并使用分隔符以便调试。实验文档还建议保存波形的格式化设置，以便下次继续使用！
