# 20210616第十七週
## RISC-V
### 簡介
* 是一個基於精簡指令集（RISC）原則的開源指令集架構（ISA），簡易解釋為開源軟體運動相對應的一種「開源硬體」。該專案2010年始於加州大學柏克萊分校，但許多貢獻者是該大學以外的志願者和行業工作者。
* RISC-V指令集的設計考慮了小型、快速、低功耗的現實情況來實做。
* [The RISC-V Instruction Set Manual Volume I: User-Level ISA Document Version 2.2](https://riscv.org/wp-content/uploads/2017/05/riscv-spec-v2.2.pdf) 
![image](https://user-images.githubusercontent.com/62127656/123508005-6d7d3b80-d69f-11eb-882a-ecbaacba68b2.png)
>RISC-V 處理器內含 32 個整數暫存器 (x0-x31)，若掛上浮點運算單元，則會再多出 32 個浮點暫存器 (f0-f31)。
### 壓縮指令集
* 為了讓 RISC-V 處理器具有商業競爭力，所以指令集支援了壓縮模式 RV32C，其中很多指令都可以被壓縮表達為 16 位元模式，只要最低的兩個位元 aa 不是 11，哪麼就是壓縮的 16 位元指令。

![image](https://user-images.githubusercontent.com/62127656/123508069-bc2ad580-d69f-11eb-88cd-1a8696ad94e7.png)
