//for clk 40MHz

`define PARITY_EVEN 2'b00
`define PARITY_ODD 2'b01
`define PARITY_NONE   2'b1?

`define Baud_9600 2'b00
`define Baud_9600bps 		13'b1000001000110
`define Half_Baud_9600bps 	13'b0100000100011

`define Baud_19200 2'b01
`define Baud_19200bps 		13'b0100000100011
`define Half_Baud_19200bps 	13'b0010000010001

`define Baud_38400 2'b10
`define Baud_38400bps 		13'b0010000010001
`define Half_Baud_38400bps 	13'b0001000001000

`define Baud_115200 2'b11
`define Baud_115200bps 		13'b0000101011011
`define Half_Baud_115200bps 13'b0000010101101