

================================================================
== Vivado HLS Report for 'SMM_1u_800u_64u_s'
================================================================
* Date:           Fri Dec 27 20:28:00 2019

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        CIFAR_10
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|    12.592|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    ?|    ?|    ?|    ?|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------+-------+-------+----------+-----------+-----------+-------+----------+
        |            |    Latency    | Iteration|  Initiation Interval  |  Trip |          |
        |  Loop Name |  min  |  max  |  Latency |  achieved |   target  | Count | Pipelined|
        +------------+-------+-------+----------+-----------+-----------+-------+----------+
        |- Loop 1    |  51200|  51200|         2|          1|          1|  51200|    yes   |
        |- Loop 2    |      ?|      ?|         ?|          -|          -|      ?|    no    |
        | + L1       |      ?|      ?|         ?|          -|          -|      ?|    no    |
        |  ++ L1.1   |    800|    800|         2|          1|          1|    800|    yes   |
        |  ++ L2_L3  |      ?|      ?|         7|          1|          1|      ?|    yes   |
        |- Loop 3    |      ?|      ?|         2|          1|          1|      ?|    yes   |
        +------------+-------+-------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|     25|       -|      -|    -|
|Expression       |        -|      9|       0|   1263|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      0|       0|   3126|    -|
|Memory           |       50|      -|     800|    200|    0|
|Multiplexer      |        -|      -|       -|   1854|    -|
|Register         |        0|      -|    2535|     96|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |       50|     34|    3335|   6539|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |       17|     15|       3|     12|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +---------------------------+----------------------+---------+-------+---+------+-----+
    |          Instance         |        Module        | BRAM_18K| DSP48E| FF|  LUT | URAM|
    +---------------------------+----------------------+---------+-------+---+------+-----+
    |cifar_10_mul_32s_bkb_U116  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|    0|
    |cifar_10_mul_32s_bkb_U117  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|    0|
    |cifar_10_mul_32s_bkb_U118  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|    0|
    +---------------------------+----------------------+---------+-------+---+------+-----+
    |Total                      |                      |        0|      0|  0|  3126|    0|
    +---------------------------+----------------------+---------+-------+---+------+-----+

    * DSP48E: 
    +---------------------------+----------------------+--------------+
    |          Instance         |        Module        |  Expression  |
    +---------------------------+----------------------+--------------+
    |cifar_10_mac_mula3i2_U128  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U129  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U130  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U131  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U132  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U133  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U134  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U135  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U136  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U137  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U138  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U139  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U140  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U141  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U142  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U143  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mul_mul_2iS_U119  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U120  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U121  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U122  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U123  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U124  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U125  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U126  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U127  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    +---------------------------+----------------------+--------------+

    * Memory: 
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |   Memory   |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |A_V_4_0_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_1_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_2_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_3_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_4_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_5_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_6_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_7_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_8_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_9_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_10_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_11_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_12_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_13_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_14_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_15_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_16_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_17_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_18_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_19_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_20_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_21_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_22_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_23_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4_24_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |B_V_4_0_U   |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_1_U   |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_2_U   |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_3_U   |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_4_U   |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_5_U   |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_6_U   |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_7_U   |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_8_U   |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_9_U   |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_10_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_11_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_12_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_13_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_14_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_15_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_16_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_17_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_18_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_19_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_20_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_21_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_22_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_23_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4_24_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total       |                      |       50| 800| 200|    0| 52000|  800|    50|       832000|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |A_COL_ITER_fu_2241_p2              |     *    |      3|  0|  20|          32|          32|
    |mul_ln75_1_fu_2776_p2              |     *    |      3|  0|  20|          32|          32|
    |mul_ln75_fu_2198_p2                |     *    |      3|  0|  20|          32|          32|
    |add_ln102_fu_2261_p2               |     +    |      0|  0|  38|          31|           1|
    |add_ln121_fu_2391_p2               |     +    |      0|  0|  44|          37|           1|
    |add_ln215_fu_2441_p2               |     +    |      0|  0|  17|          13|          13|
    |add_ln700_10_fu_2663_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_15_fu_2669_p2            |     +    |      0|  0|  39|          32|          32|
    |add_ln700_20_fu_2673_p2            |     +    |      0|  0|  39|          32|          32|
    |add_ln700_21_fu_2677_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_22_fu_2682_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_23_fu_2695_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_24_fu_2699_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_4_fu_2655_p2             |     +    |      0|  0|  39|          32|          32|
    |add_ln700_9_fu_2659_p2             |     +    |      0|  0|  32|          32|          32|
    |add_ln78_fu_2801_p2                |     +    |      0|  0|  23|          16|           1|
    |i_2_fu_2807_p2                     |     +    |      0|  0|  15|           7|           1|
    |i_fu_2220_p2                       |     +    |      0|  0|  39|          32|           1|
    |ib_fu_2397_p2                      |     +    |      0|  0|  39|           1|          32|
    |ic_fu_2460_p2                      |     +    |      0|  0|  15|           1|           6|
    |j_1_fu_2273_p2                     |     +    |      0|  0|  14|          10|           1|
    |j_fu_2868_p2                       |     +    |      0|  0|  14|          10|           1|
    |num_imag_fu_2231_p2                |     +    |      0|  0|  39|          32|           1|
    |sub_ln1371_1_fu_2731_p2            |     -    |      0|  0|  25|           1|          18|
    |sub_ln1371_fu_2705_p2              |     -    |      0|  0|  39|           1|          32|
    |and_ln82_fu_2862_p2                |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp0_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp2_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp3_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_state17_pp1_stage0_iter1  |    and   |      0|  0|   2|           1|           1|
    |ap_block_state25_pp2_stage0_iter6  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2592                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2595                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2598                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2601                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2604                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2607                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2610                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2613                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2616                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2619                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2622                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2625                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2628                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2631                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2634                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2637                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2646                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2649                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2652                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2655                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2658                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2661                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2664                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2667                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2670                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2673                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2676                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2679                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2682                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2685                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2688                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2691                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2694                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2697                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2700                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2703                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2706                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2709                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2712                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2715                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2724                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2727                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2730                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2733                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2736                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2739                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2742                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2745                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_682                   |    and   |      0|  0|   2|           1|           1|
    |ap_condition_699                   |    and   |      0|  0|   2|           1|           1|
    |icmp_ln102_fu_2256_p2              |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln105_fu_2267_p2              |   icmp   |      0|  0|  13|          10|           9|
    |icmp_ln108_fu_2287_p2              |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln121_fu_2386_p2              |   icmp   |      0|  0|  21|          37|          37|
    |icmp_ln124_1_fu_2482_p2            |   icmp   |      0|  0|  11|           6|           7|
    |icmp_ln124_fu_2403_p2              |   icmp   |      0|  0|  11|           6|           7|
    |icmp_ln131_fu_2758_p2              |   icmp   |      0|  0|  18|          32|          16|
    |icmp_ln149_fu_2215_p2              |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln72_fu_2163_p2               |   icmp   |      0|  0|  18|          32|           2|
    |icmp_ln78_fu_2795_p2               |   icmp   |      0|  0|  13|          16|          15|
    |icmp_ln79_fu_2813_p2               |   icmp   |      0|  0|  13|          10|           9|
    |icmp_ln82_1_fu_2790_p2             |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln82_2_fu_2840_p2             |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln82_fu_2857_p2               |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln95_fu_2176_p2               |   icmp   |      0|  0|  18|          32|           1|
    |icmp_ln96_fu_2226_p2               |   icmp   |      0|  0|  18|          32|          32|
    |ap_block_state1                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state12_pp0_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state29_pp3_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1686                  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1703                  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1794                  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1811                  |    or    |      0|  0|   2|           1|           1|
    |output_data_2_fu_2763_p3           |  select  |      0|  0|  18|           1|           1|
    |output_data_fu_2750_p3             |  select  |      0|  0|  18|           1|          18|
    |select_ln127_1_fu_2409_p3          |  select  |      0|  0|   6|           1|           1|
    |select_ln127_2_fu_2417_p3          |  select  |      0|  0|  32|           1|          32|
    |select_ln127_fu_2688_p3            |  select  |      0|  0|  32|           1|           1|
    |select_ln78_1_fu_2832_p3           |  select  |      0|  0|   7|           1|           7|
    |select_ln78_2_fu_2845_p3           |  select  |      0|  0|   2|           1|           1|
    |select_ln78_fu_2819_p3             |  select  |      0|  0|  10|           1|           1|
    |ap_enable_pp0                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1            |    xor   |      0|  0|   2|           2|           1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |Total                              |          |      9|  0|1263|        1066|         959|
    +-----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------------+-----+-----------+-----+-----------+
    |                Name                | LUT | Input Size| Bits| Total Bits|
    +------------------------------------+-----+-----------+-----+-----------+
    |A_V_4_0_address1                    |   15|          3|    5|         15|
    |A_V_4_0_d1                          |   15|          3|   16|         48|
    |A_V_4_10_address1                   |   15|          3|    5|         15|
    |A_V_4_10_d1                         |   15|          3|   16|         48|
    |A_V_4_11_address1                   |   15|          3|    5|         15|
    |A_V_4_11_d1                         |   15|          3|   16|         48|
    |A_V_4_12_address1                   |   15|          3|    5|         15|
    |A_V_4_12_d1                         |   15|          3|   16|         48|
    |A_V_4_13_address1                   |   15|          3|    5|         15|
    |A_V_4_13_d1                         |   15|          3|   16|         48|
    |A_V_4_14_address1                   |   15|          3|    5|         15|
    |A_V_4_14_d1                         |   15|          3|   16|         48|
    |A_V_4_15_address1                   |   15|          3|    5|         15|
    |A_V_4_15_d1                         |   15|          3|   16|         48|
    |A_V_4_16_address1                   |   15|          3|    5|         15|
    |A_V_4_16_d1                         |   15|          3|   16|         48|
    |A_V_4_17_address1                   |   15|          3|    5|         15|
    |A_V_4_17_d1                         |   15|          3|   16|         48|
    |A_V_4_18_address1                   |   15|          3|    5|         15|
    |A_V_4_18_d1                         |   15|          3|   16|         48|
    |A_V_4_19_address1                   |   15|          3|    5|         15|
    |A_V_4_19_d1                         |   15|          3|   16|         48|
    |A_V_4_1_address1                    |   15|          3|    5|         15|
    |A_V_4_1_d1                          |   15|          3|   16|         48|
    |A_V_4_20_address1                   |   15|          3|    5|         15|
    |A_V_4_20_d1                         |   15|          3|   16|         48|
    |A_V_4_21_address1                   |   15|          3|    5|         15|
    |A_V_4_21_d1                         |   15|          3|   16|         48|
    |A_V_4_22_address1                   |   15|          3|    5|         15|
    |A_V_4_22_d1                         |   15|          3|   16|         48|
    |A_V_4_23_address1                   |   15|          3|    5|         15|
    |A_V_4_23_d1                         |   15|          3|   16|         48|
    |A_V_4_24_address1                   |   15|          3|    5|         15|
    |A_V_4_24_d1                         |   15|          3|   16|         48|
    |A_V_4_2_address1                    |   15|          3|    5|         15|
    |A_V_4_2_d1                          |   15|          3|   16|         48|
    |A_V_4_3_address1                    |   15|          3|    5|         15|
    |A_V_4_3_d1                          |   15|          3|   16|         48|
    |A_V_4_4_address1                    |   15|          3|    5|         15|
    |A_V_4_4_d1                          |   15|          3|   16|         48|
    |A_V_4_5_address1                    |   15|          3|    5|         15|
    |A_V_4_5_d1                          |   15|          3|   16|         48|
    |A_V_4_6_address1                    |   15|          3|    5|         15|
    |A_V_4_6_d1                          |   15|          3|   16|         48|
    |A_V_4_7_address1                    |   15|          3|    5|         15|
    |A_V_4_7_d1                          |   15|          3|   16|         48|
    |A_V_4_8_address1                    |   15|          3|    5|         15|
    |A_V_4_8_d1                          |   15|          3|   16|         48|
    |A_V_4_9_address1                    |   15|          3|    5|         15|
    |A_V_4_9_d1                          |   15|          3|   16|         48|
    |B_V_4_0_address1                    |   15|          3|   11|         33|
    |B_V_4_0_d1                          |   15|          3|   16|         48|
    |B_V_4_10_address1                   |   15|          3|   11|         33|
    |B_V_4_10_d1                         |   15|          3|   16|         48|
    |B_V_4_11_address1                   |   15|          3|   11|         33|
    |B_V_4_11_d1                         |   15|          3|   16|         48|
    |B_V_4_12_address1                   |   15|          3|   11|         33|
    |B_V_4_12_d1                         |   15|          3|   16|         48|
    |B_V_4_13_address1                   |   15|          3|   11|         33|
    |B_V_4_13_d1                         |   15|          3|   16|         48|
    |B_V_4_14_address1                   |   15|          3|   11|         33|
    |B_V_4_14_d1                         |   15|          3|   16|         48|
    |B_V_4_15_address1                   |   15|          3|   11|         33|
    |B_V_4_15_d1                         |   15|          3|   16|         48|
    |B_V_4_16_address1                   |   15|          3|   11|         33|
    |B_V_4_16_d1                         |   15|          3|   16|         48|
    |B_V_4_17_address1                   |   15|          3|   11|         33|
    |B_V_4_17_d1                         |   15|          3|   16|         48|
    |B_V_4_18_address1                   |   15|          3|   11|         33|
    |B_V_4_18_d1                         |   15|          3|   16|         48|
    |B_V_4_19_address1                   |   15|          3|   11|         33|
    |B_V_4_19_d1                         |   15|          3|   16|         48|
    |B_V_4_1_address1                    |   15|          3|   11|         33|
    |B_V_4_1_d1                          |   15|          3|   16|         48|
    |B_V_4_20_address1                   |   15|          3|   11|         33|
    |B_V_4_20_d1                         |   15|          3|   16|         48|
    |B_V_4_21_address1                   |   15|          3|   11|         33|
    |B_V_4_21_d1                         |   15|          3|   16|         48|
    |B_V_4_22_address1                   |   15|          3|   11|         33|
    |B_V_4_22_d1                         |   15|          3|   16|         48|
    |B_V_4_23_address1                   |   15|          3|   11|         33|
    |B_V_4_23_d1                         |   15|          3|   16|         48|
    |B_V_4_24_address1                   |   15|          3|   11|         33|
    |B_V_4_24_d1                         |   15|          3|   16|         48|
    |B_V_4_2_address1                    |   15|          3|   11|         33|
    |B_V_4_2_d1                          |   15|          3|   16|         48|
    |B_V_4_3_address1                    |   15|          3|   11|         33|
    |B_V_4_3_d1                          |   15|          3|   16|         48|
    |B_V_4_4_address1                    |   15|          3|   11|         33|
    |B_V_4_4_d1                          |   15|          3|   16|         48|
    |B_V_4_5_address1                    |   15|          3|   11|         33|
    |B_V_4_5_d1                          |   15|          3|   16|         48|
    |B_V_4_6_address1                    |   15|          3|   11|         33|
    |B_V_4_6_d1                          |   15|          3|   16|         48|
    |B_V_4_7_address1                    |   15|          3|   11|         33|
    |B_V_4_7_d1                          |   15|          3|   16|         48|
    |B_V_4_8_address1                    |   15|          3|   11|         33|
    |B_V_4_8_d1                          |   15|          3|   16|         48|
    |B_V_4_9_address1                    |   15|          3|   11|         33|
    |B_V_4_9_d1                          |   15|          3|   16|         48|
    |ap_NS_fsm                           |  105|         22|    1|         22|
    |ap_done                             |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1             |   15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1             |   15|          3|    1|          3|
    |ap_enable_reg_pp2_iter1             |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter6             |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1             |   15|          3|    1|          3|
    |ap_phi_mux_i_0_phi_fu_2118_p4       |    9|          2|    7|         14|
    |ap_phi_mux_ib_0_phi_fu_2073_p4      |    9|          2|   32|         64|
    |ap_phi_mux_ic_0_phi_fu_2096_p4      |    9|          2|    6|         12|
    |ap_phi_mux_p_0300_0_phi_fu_2084_p4  |    9|          2|   32|         64|
    |i3_0_reg_2014                       |    9|          2|   32|         64|
    |i_0_reg_2114                        |    9|          2|    7|         14|
    |ib_0_reg_2069                       |    9|          2|   32|         64|
    |ic_0_reg_2092                       |    9|          2|    6|         12|
    |in_stream_a_V_V_blk_n               |    9|          2|    1|          2|
    |indvar_flatten6_reg_2058            |    9|          2|   37|         74|
    |indvar_flatten_reg_2103             |    9|          2|   16|         32|
    |iter_0_reg_2036                     |    9|          2|   31|         62|
    |j2_0_reg_2047                       |    9|          2|   10|         20|
    |j_0_reg_2125                        |    9|          2|   10|         20|
    |num_imag_0_reg_2025                 |    9|          2|   32|         64|
    |out_stream_V_V_blk_n                |    9|          2|    1|          2|
    |out_stream_V_V_din                  |   15|          3|   32|         96|
    |p_0300_0_reg_2080                   |    9|          2|   32|         64|
    |real_start                          |    9|          2|    1|          2|
    +------------------------------------+-----+-----------+-----+-----------+
    |Total                               | 1854|        376| 1564|       4383|
    +------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------+----+----+-----+-----------+
    |                 Name                 | FF | LUT| Bits| Const Bits|
    +--------------------------------------+----+----+-----+-----------+
    |A_COL_ITER_reg_3247                   |  32|   0|   32|          0|
    |A_ROW                                 |  32|   0|   32|          0|
    |A_V_4_13_load_reg_3714                |  16|   0|   16|          0|
    |A_V_4_16_load_reg_3734                |  16|   0|   16|          0|
    |A_V_4_18_load_reg_3799                |  16|   0|   16|          0|
    |A_V_4_1_load_reg_3654                 |  16|   0|   16|          0|
    |A_V_4_4_load_reg_3674                 |  16|   0|   16|          0|
    |A_V_4_6_load_reg_3779                 |  16|   0|   16|          0|
    |A_V_4_9_load_reg_3789                 |  16|   0|   16|          0|
    |B_COL                                 |  32|   0|   32|          0|
    |B_ROW                                 |  32|   0|   32|          0|
    |B_ROW_load_reg_3196                   |  32|   0|   32|          0|
    |B_V_4_0_load_reg_3649                 |  16|   0|   16|          0|
    |B_V_4_10_load_reg_3699                |  16|   0|   16|          0|
    |B_V_4_11_load_reg_3540                |  16|   0|   16|          0|
    |B_V_4_12_load_reg_3709                |  16|   0|   16|          0|
    |B_V_4_13_load_reg_3719                |  16|   0|   16|          0|
    |B_V_4_14_load_reg_3545                |  16|   0|   16|          0|
    |B_V_4_15_load_reg_3729                |  16|   0|   16|          0|
    |B_V_4_16_load_reg_3739                |  16|   0|   16|          0|
    |B_V_4_17_load_reg_3550                |  16|   0|   16|          0|
    |B_V_4_18_load_reg_3804                |  16|   0|   16|          0|
    |B_V_4_19_load_reg_3749                |  16|   0|   16|          0|
    |B_V_4_1_load_reg_3659                 |  16|   0|   16|          0|
    |B_V_4_20_load_reg_3555                |  16|   0|   16|          0|
    |B_V_4_21_load_reg_3759                |  16|   0|   16|          0|
    |B_V_4_22_load_reg_3560                |  16|   0|   16|          0|
    |B_V_4_23_load_reg_3769                |  16|   0|   16|          0|
    |B_V_4_24_load_reg_3565                |  16|   0|   16|          0|
    |B_V_4_2_load_reg_3525                 |  16|   0|   16|          0|
    |B_V_4_3_load_reg_3669                 |  16|   0|   16|          0|
    |B_V_4_4_load_reg_3679                 |  16|   0|   16|          0|
    |B_V_4_5_load_reg_3530                 |  16|   0|   16|          0|
    |B_V_4_6_load_reg_3784                 |  16|   0|   16|          0|
    |B_V_4_7_load_reg_3689                 |  16|   0|   16|          0|
    |B_V_4_8_load_reg_3535                 |  16|   0|   16|          0|
    |B_V_4_9_load_reg_3794                 |  16|   0|   16|          0|
    |KER_bound_reg_3225                    |  32|   0|   32|          0|
    |KER_size_0_reg_3205                   |  32|   0|   32|          0|
    |KER_size_1_reg_3220                   |  32|   0|   32|          0|
    |OFMDim_current                        |  32|   0|   32|          0|
    |add_ln102_reg_3256                    |  31|   0|   31|          0|
    |add_ln700_10_reg_3854                 |  32|   0|   32|          0|
    |add_ln700_12_reg_3829                 |  32|   0|   32|          0|
    |add_ln700_14_reg_3834                 |  32|   0|   32|          0|
    |add_ln700_16_reg_3839                 |  32|   0|   32|          0|
    |add_ln700_18_reg_3844                 |  32|   0|   32|          0|
    |add_ln700_19_reg_3849                 |  32|   0|   32|          0|
    |add_ln700_1_reg_3809                  |  32|   0|   32|          0|
    |add_ln700_22_reg_3859                 |  32|   0|   32|          0|
    |add_ln700_24_reg_3864                 |  32|   0|   32|          0|
    |add_ln700_3_reg_3814                  |  32|   0|   32|          0|
    |add_ln700_5_reg_3819                  |  32|   0|   32|          0|
    |add_ln700_7_reg_3824                  |  32|   0|   32|          0|
    |and_ln82_reg_3904                     |   1|   0|    1|          0|
    |ap_CS_fsm                             |  21|   0|   21|          0|
    |ap_done_reg                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6               |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1               |   1|   0|    1|          0|
    |i3_0_reg_2014                         |  32|   0|   32|          0|
    |i_0_reg_2114                          |   7|   0|    7|          0|
    |ib_0_reg_2069                         |  32|   0|   32|          0|
    |ic_0_reg_2092                         |   6|   0|    6|          0|
    |ic_reg_3373                           |   6|   0|    6|          0|
    |icmp_ln108_reg_3270                   |   1|   0|    1|          0|
    |icmp_ln121_reg_3284                   |   1|   0|    1|          0|
    |icmp_ln124_1_reg_3570                 |   1|   0|    1|          0|
    |icmp_ln124_reg_3293                   |   1|   0|    1|          0|
    |icmp_ln149_reg_3230                   |   1|   0|    1|          0|
    |icmp_ln78_reg_3882                    |   1|   0|    1|          0|
    |indvar_flatten6_reg_2058              |  37|   0|   37|          0|
    |indvar_flatten_reg_2103               |  16|   0|   16|          0|
    |iter_0_reg_2036                       |  31|   0|   31|          0|
    |j2_0_reg_2047                         |  10|   0|   10|          0|
    |j_0_reg_2125                          |  10|   0|   10|          0|
    |mul_ln1352_11_reg_3704                |  32|   0|   32|          0|
    |mul_ln1352_14_reg_3724                |  32|   0|   32|          0|
    |mul_ln1352_17_reg_3744                |  32|   0|   32|          0|
    |mul_ln1352_20_reg_3754                |  32|   0|   32|          0|
    |mul_ln1352_22_reg_3764                |  32|   0|   32|          0|
    |mul_ln1352_24_reg_3774                |  32|   0|   32|          0|
    |mul_ln1352_2_reg_3664                 |  32|   0|   32|          0|
    |mul_ln1352_5_reg_3684                 |  32|   0|   32|          0|
    |mul_ln1352_8_reg_3694                 |  32|   0|   32|          0|
    |mul_ln75_1_reg_3877                   |  32|   0|   32|          0|
    |mul_ln75_reg_3215                     |  32|   0|   32|          0|
    |num_imag_0_reg_2025                   |  32|   0|   32|          0|
    |num_imag_reg_3242                     |  32|   0|   32|          0|
    |p_0300_0_reg_2080                     |  32|   0|   32|          0|
    |reg_2155                              |   5|   0|    5|          0|
    |reg_2159                              |   5|   0|    5|          0|
    |select_ln127_1_reg_3298               |   6|   0|    6|          0|
    |select_ln127_2_reg_3303               |  32|   0|   32|          0|
    |select_ln78_1_reg_3897                |   7|   0|    7|          0|
    |select_ln78_reg_3891                  |  10|   0|   10|          0|
    |sext_ln215_50_reg_3308                |  64|   0|   64|          0|
    |sext_ln215_50_reg_3308_pp2_iter1_reg  |  64|   0|   64|          0|
    |start_once_reg                        |   1|   0|    1|          0|
    |tmp_43_reg_3210                       |  32|   0|   37|          5|
    |tmp_50_reg_3872                       |  17|   0|   17|          0|
    |tmp_V_60_reg_3160                     |  32|   0|   32|          0|
    |tmp_V_62_reg_3165                     |  32|   0|   32|          0|
    |tmp_V_64_reg_3173                     |  32|   0|   32|          0|
    |tmp_V_68_reg_3179                     |  32|   0|   32|          0|
    |tmp_V_70_reg_3187                     |  32|   0|   32|          0|
    |tmp_V_reg_3154                        |  32|   0|   32|          0|
    |trunc_ln180_2_reg_3279                |   5|   0|    5|          0|
    |trunc_ln180_3_reg_3274                |   5|   0|    5|          0|
    |zext_ln215_reg_3379                   |   6|   0|   64|         58|
    |icmp_ln121_reg_3284                   |  64|  32|    1|          0|
    |icmp_ln124_1_reg_3570                 |  64|  32|    1|          0|
    |icmp_ln124_reg_3293                   |  64|  32|    1|          0|
    +--------------------------------------+----+----+-----+-----------+
    |Total                                 |2535|  96| 2409|         63|
    +--------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+--------------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  |    Source Object   |    C Type    |
+-------------------------+-----+-----+------------+--------------------+--------------+
|ap_clk                   |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 64u> | return value |
|ap_rst                   |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 64u> | return value |
|ap_start                 |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 64u> | return value |
|start_full_n             |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 64u> | return value |
|ap_done                  | out |    1| ap_ctrl_hs | SMM<1u, 800u, 64u> | return value |
|ap_continue              |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 64u> | return value |
|ap_idle                  | out |    1| ap_ctrl_hs | SMM<1u, 800u, 64u> | return value |
|ap_ready                 | out |    1| ap_ctrl_hs | SMM<1u, 800u, 64u> | return value |
|start_out                | out |    1| ap_ctrl_hs | SMM<1u, 800u, 64u> | return value |
|start_write              | out |    1| ap_ctrl_hs | SMM<1u, 800u, 64u> | return value |
|in_stream_a_V_V_dout     |  in |   32|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_empty_n  |  in |    1|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_read     | out |    1|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|out_stream_V_V_din       | out |   32|   ap_fifo  |   out_stream_V_V   |    pointer   |
|out_stream_V_V_full_n    |  in |    1|   ap_fifo  |   out_stream_V_V   |    pointer   |
|out_stream_V_V_write     | out |    1|   ap_fifo  |   out_stream_V_V   |    pointer   |
+-------------------------+-----+-----+------------+--------------------+--------------+

