{
 "cells": [
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "# Circuitos Digitais II - Circuitos Sequenciais\n",
    "\n",
    "### Ementa:\n",
    "\n",
    "Circuitos sequenciais. Diagramas de estado e tabelas de estado. Flip-flops tipo SR,\n",
    "JK, JK mestre-escravo e tipo D. Contadores binários assíncronos crescentes e decrescentes.\n",
    "Contadores síncronos crescentes, decrescentes e de sequência aleatória, Divisores de\n",
    "frequência. Registradores estáticos, dinâmicos e de função. Memórias ROM, PROM, EPROM,\n",
    "EEPROM, RAM e flash. Associação de memórias."
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "# Introdução\n",
    "\n",
    "In these circuits the output depends, not only on the combination of logic states at its inputs, but also on the logic states that existed previously. In other words the output depends on a SEQUENCE of events occurring at the circuit inputs. Examples of such circuits include clocks, flip-flops, bi-stables, counters, memories, and registers. The actions of these circuits depend on a range of basic sub-circuits.\n",
    "\n",
    "Nestes circuitos a saída depende, aém das entradas de lógica combinacional, mas também da saída existente anteriormente. Em outras palavras, a saída depende de uma SEQUÊNCIA de eventos que ocorrem nas entradas do circuito. Exemplos de tais circuitos incluem relógios, flip-flops, biestáveis, contadores, memórias e registradores. As ações desses circuitos dependem de uma série de subcircuitos básicos.\n",
    "\n",
    "\n",
    "![](img/fig1.gif)"
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## Flip-Flop RS - Aplicações Típicas\n",
    "\n",
    "\n",
    "O bloco de construção básico que possibilita as memórias do computador e também é usado em muitos circuitos lógicos sequenciais é o flip-flop ou circuito biestável. Apenas duas portas lógicas interconectadas compõem a forma básica deste circuito cuja saída possui dois estados de saída estáveis. Quando o circuito é acionado em qualquer um desses estados por um pulso de entrada adequado, ele \"lembrará\" esse estado até que seja alterado por um pulso de entrada adicional ou até que a energia seja removida. Por esta razão, o circuito também pode ser chamado de trava biestável.\n",
    "\n",
    "O flip-flop SR pode ser considerado como uma memória de 1 bit, pois armazena o pulso de entrada mesmo depois que ele passou. Flip-flops (ou bi-estáveis) de diferentes tipos podem ser feitos a partir de portas lógicas e, assim como outras combinações de portas lógicas, as portas NAND e NOR são as mais versáteis, sendo a NAND a mais utilizada. Isso ocorre porque, além de ser universal, ou seja, pode ser feito para imitar qualquer uma das outras funções lógicas padrão, também é mais barato de construir. Outros tipos de flip-flop mais amplamente utilizados são o JK, o tipo D e o tipo T, que são desenvolvimentos do flip-flop SR e serão estudados em seções posteriores.\n",
    "\n",
    "O flip-flop SR (Set-Reset) é um dos circuitos sequenciais mais simples e consiste em duas portas conectadas conforme mostrado na Fig. 5.2.1. Observe que a saída de cada porta está conectada a uma das entradas da outra porta, dando uma forma de realimentação positiva ou “acoplamento cruzado”.\n",
    "\n",
    "O circuito possui duas entradas baixas ativas marcadas com S' e R', o apóstrofo ou barra acima da letra indica NÃO S e NÃO R, bem como duas saídas, Q e Q'. A Tabela 5.2.1 mostra o que acontece com as saídas Q e Q' quando uma lógica 0 é aplicado às entradas S' ou R'.\n",
    "\n",
    "\n",
    "![Fig 5.2.1 SR Flip-flop low activated](https://learnabout-electronics.org/Digital/images/SR-ff-low-activated.gif)\n",
    " \n",
    "\n",
    "## A tabela de verdade do flip-flop SR (Tabela 5.2.1)\n",
    "\n",
    "![](https://learnabout-electronics.org/Digital/images/table-5-2-1.gif)\n",
    "\n",
    "1. A saída Q é ajustada para lógica 1 aplicando lógica 0 à entrada S.\n",
    "2. Retornar a entrada S para a lógica 1 não tem efeito. O pulso 0 (alto-baixo-alto) foi ‘lembrado’ pelo Q.\n",
    "3. Q é redefinido para 0 pela lógica 0 aplicada à entrada R.\n",
    "4. Como R retorna à lógica 1, o 0 em Q é ‘lembrado’ por Q.\n",
    "\n",
    "\n",
    "## Problemas com o flip-flop SR\n",
    "\n",
    "Existem, no entanto, alguns problemas com a operação deste circuito flip-flop mais básico. Para as condições 1 a 4 na Tabela 5.2.1, Q é o inverso de Q. No entanto, na linha 5 ambas as entradas são 0, o que torna Q e Q = 1 e, como não são mais estados lógicos opostos, embora esse estado é possível, em circuitos práticos 'não é permitido'.\n",
    "\n",
    "Na linha 6, ambas as entradas estão na lógica 1 e as saídas são mostradas como 'indeterminadas', isso significa que, embora Q e Q estejam em estados lógicos opostos, não é certo se Q será 1 ou 0. Observe, no entanto, que na ausência de quaisquer pulsos de entrada, ambas as entradas estão normalmente na lógica 1. Isso normalmente está OK, pois as saídas estarão no estado lembrado do último pulso de entrada. O estado lógico indeterminado ou incerto só ocorre se as entradas passarem de 0,0 para 1,1 juntas. Isso deve ser evitado em operação normal, mas é provável que aconteça quando a alimentação for aplicada pela primeira vez. Isso pode levar a resultados incertos, mas o flip-flop funcionará normalmente quando um pulso de entrada for aplicado a qualquer uma das entradas.\n",
    "\n",
    "O flip-flop SR é, portanto, uma memória simples de 1 bit. Se a entrada S for levada para a lógica 0 e depois de volta à lógica 1, quaisquer outros pulsos de lógica 0 em S não terão efeito na saída.\n",
    "\n",
    "\n",
    "\n",
    "\n",
    "\n",
    "\n",
    "\n",
    "switch-bounce-animation.gif\n",
    "Fig. 5.2.2 Switch Bounce\n",
    "Switch De-Bouncing\n",
    "The fact that repeated pulses at the S (or the R) inputs are ignored after the initial pulse has set or reset the Q output, makes the SR Flip-flop useful for switch de-bouncing.\n",
    "\n",
    "When any moving object collides with a stationary object it tends to bounce; the contacts in switches are no exception to this rule. Although the contacts may be tiny and the movement small, as the contacts close they will tend to bounce rather than close and stay closed.\n",
    "\n",
    "switch-bounce-spikes.gif\n",
    "Fig. 5.2.3 Typical Switch Bounce Spikes\n",
    "This causes a number of very fast on and off states for a short time, until the contacts stop bouncing in the closed position. The length of time of the bouncing may be very short, as shown in Fig. 5.2.3 where a number of fast pulses occur for about 2ms after the switch is initially closed (red arrow). For many applications this switch bounce may be ignored, but in digital circuits the repeated ones and zeros occurring after a switch is closed, will be recognised as additional switching actions.\n",
    "\n",
    "switch-de-bounce-cct.gif\n",
    "Fig. 5.2.4 SR Flip-flop Switch De-Bouncing Circuit\n",
    "Switch De-Bounce Circuit\n",
    "The SR flip-flop is very effective in removing the effects of switch bounce and Fig 5.2.4 illustrates how a SR flip-flop can be used to produce clean pulses using SWI, which is a ‘break before make’ changeover switch. When SW1 connects the upper contact to 0V, the S input changes from logic 1 to logic 0 and R is ‘pulled up’ to logic 1 by R1.\n",
    "\n",
    "As soon as S is at logic 0, (at time ‘a’ in Fig. 5.2.4) output Q will be at logic 1 and any further pulses due to switch bounce will be ignored.\n",
    "\n",
    "When SW1 is switched to the lower contact, there will be a short time (between times ‘b’ and ‘c’ in Fig. 5.2.4) when neither S or R is connected to 0V. During this time S returns to logic 1, therefore both inputs will be at logic 1 until time ‘c’, when SW1 connects R to 0V and Q is reset to logic 0 completing the output pulse. The use of a ‘break before make’ rather than a ‘make before break’ switch is important, as it ensures that during the changeover period (time ‘b’ to time ‘c’ in Fig. 5.2.4) both inputs are at logic 1 rather than the non-allowed state where both inputs would be logic 0. This ensures that outputs Q and Q are never at the same logic state.\n",
    "\n",
    "Although, during the change over of SW1 both inputs are at logic 1, this does not produce the indeterminate state described in Table 5.2.1, as one or other of the inputs is always at logic 0 before both inputs become logic 1.\n",
    "\n",
    "RS-latch-high-activated.gif\n",
    "Fig. 5.2.5 High Activated RS Latch\n",
    "sim-icon.jpg\n",
    "The RS Latch\n",
    "Flip-flops can also be considered as latch circuits due to them remembering or ‘latching’ a change at their inputs. A common form of RS latch is shown in Fig. 5.2.5. In this circuit the S and R inputs have now become S and R inputs, meaning that they will now be ‘active high’.\n",
    "\n",
    "They have also changed places, the R input is now on the gate having the Q output and the S input is on the Q gate. These changes occur because the circuit is using NOR gates instead of NAND.\n",
    "\n",
    "RS Latch Truth Table (Table 5.2.2)\n",
    "table-5-2-2.gif\n",
    "Q is set to 1 when the S input goes to logic 1.\n",
    "This is remembered on Q after the S input returns to logic 0.\n",
    "Q is reset set to 0 when the R input goes to logic 1.\n",
    "This is remembered on Q after the R input returns to logic 0.\n",
    "If both inputs are at logic 1, Q is the same as Q (the non-allowed state).\n",
    "The state of the outputs cannot be guaranteed if the inputs change from 1,1 to 0, 0 at the same time.\n",
    "Timing Diagrams\n",
    "RS-latch-states.gif\n",
    "Fig. 5.2.6 RS Latch Timing Diagram\n",
    "Truth tables are not always the best method for describing the action of a sequential circuit such as the SR flip-flop. Timing diagrams, which show how the logic states at various points in a circuit vary with time, are often preferred.\n",
    "\n",
    "Fig. 5.2.6 shows a timing diagram describing the action of the basic RS Latch for logic changes at R and S. At time (a) S goes high and sets Q, which remains high until time (b) when S is low and R goes high, resetting Q. During period (c) both S and R are high causing the non-allowed state where both outputs are high. After period (c) Q remains high until time (d) when R goes high, resetting Q. Period (e) is another non-allowed period, at the end of which both inputs go low causing an indeterminate output condition in period (f).\n",
    "\n",
    "The Clocked SR Flip-flop\n",
    "Fig. 5.2.7 shows a useful variation on the basic SR flip-flop, the clocked SR flip-flop. By adding two extra NAND gates, the timing of the output changeover after a change of logic states at S and R can be controlled by applying a logic 1 pulse to the clock (CK) input. Note that the inputs are now labelled S and R indicating that the inputs are now ‘high activated’. This is because the two extra NAND gates are disabled while the CK input is low, therefore the outputs are completely isolated from the inputs and so retain any previous logic state, but when the CK input is high (during a clock pulse) the input NAND gates act as inverters. Then for example, a logic 1 applied to S becomes a logic 0 applied to the S input of the active low SR flip-flop second stage circuit.\n",
    "\n",
    "Clocked-SR-ff-high-activated.gif\n",
    "Fig. 5.2.7 High Activated Clocked SR Flip-flop\n",
    "sim-icon.jpg\n",
    "The main advantage of the CK input is that the output of this flip-flop can now be synchronised with many other circuits or devices that share the same clock. This arrangement could be used for a basic memory location by, for example, applying different logic states to a range of 8 flip-flops, and then applying a clock pulse to CK to cause the circuit to store a byte of data.\n",
    "\n",
    "The basic form of the clocked SR flip-flop shown in Fig. 5.2.7 is an example of a level triggered flip-flop. This means that outputs can only change to a new state during the time that the clock pulse is at its high level (logic 1). The ability to change the input whilst CK is high can be a problem with this circuit, as any input changes occurring during the high CK period, will also change the outputs. A better method of triggering, which will only allow the outputs to change at one precise instant is provided by edge triggered devices available in D Type and JK flip-flops.\n",
    "\n",
    "SR Flip-flop ICs\n",
    "Comprising just two gates, low activated SR flip-flops are simple to implement using standard NAND gates but active low SR flip-flops (called SR flip-flops) are available as Quad packages in the LS TTL family as 74LS279 from Texas Instruments.\n",
    "\n",
    "Circuit Symbols for Flip-flops\n",
    "SR-ff-symbols.gif\n",
    "Fig. 5.2.8 SR Flip-flop Circuit Symbols"
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## Referências:\n",
    "\n",
    "TOCCI, R. J.; WIDMER, N. S.. Sistemas Digitais – Princípios e Aplicações. Pearson –\n",
    "Prentice Hall.\n",
    "IDOETA, I.; CAPUANO, F.. Elementos de Eletrônica Digital. Editora Érica.\n",
    "MALVINO, A. P.; LEACH D. P.. Eletrônica Digital – Princípios e Aplicações, Vol. I. Makron\n",
    "Books.\n",
    "MALVINO, A. P.; LEACH D. P.. Eletrônica Digital – Princípios e Aplicações, Vol. II. Makron\n",
    "Books.\n",
    "\n",
    "\n",
    "TAUB, H.. Circuitos Digitais e Microprocessadores. McGraw-Hill.\n",
    "ZUFFO, João A.. Sistemas Eletrônicos Digitais: organização interna e projeto. São Paulo:\n",
    "Edgard Blücher, 1976.\n",
    "LOURENÇO, Antônio C. et al.. Circuitos Digitais. São Paulo: Editora Érica.\n",
    "AZEVEDO JÚNIOR, João B. de. TTL/CMOS: Teoria e aplicação em circuitos digitais, Vol. I.\n",
    "São Paulo: Editora Érica. 1992.\n",
    "AZEVEDO JÚNIOR, João B. de. TTL/CMOS: Teoria e aplicação em circuitos digitais, Vol. II.\n",
    "São Paulo: Editora Érica. 1992.\n",
    "ZUFFO, João A.. Subsistemas Digitais e Circuitos de Pulso. São Paulo: Edgard Blücher,\n",
    "1974.\n",
    "\n",
    "\n",
    "https://learnabout-electronics.org/Digital/dig50.php"
   ]
  },
  {
   "cell_type": "code",
   "execution_count": null,
   "metadata": {},
   "outputs": [],
   "source": []
  }
 ],
 "metadata": {
  "kernelspec": {
   "display_name": "Python 3",
   "language": "python",
   "name": "python3"
  },
  "language_info": {
   "codemirror_mode": {
    "name": "ipython",
    "version": 3
   },
   "file_extension": ".py",
   "mimetype": "text/x-python",
   "name": "python",
   "nbconvert_exporter": "python",
   "pygments_lexer": "ipython3",
   "version": "3.8.5"
  }
 },
 "nbformat": 4,
 "nbformat_minor": 4
}
