---
layout: post
title: CO | P7 - Verilog 流水线 CPU 设计文档
date: 2024-02-13 16:00:00 +0800
categories: [CO]
description: 计组实验P7设计文档
keywords: CO, 设计文档
mermaid: false
sequence: false
flow: false
mathjax: false
mindmap: false
mindmap2: false
---

计组实验 P7 设计文档

- 全力转发优化：Tuse进行区分

### cal_rr

| Ins | add | sub | and | or | slt | sltu |
| ---- | ---- | ---- | ---- | ---- | ---- | ---- |
| func | 10 0000 | 10 0010 | 10 0100 | 10 0101 | 10 1010 | 10 1011 |
| op | 00 0000 | 00 0000 | 00 0000 | 00 0000 | 00 0000 | 00 0000 |
| TargetReg | D | D | D | D | D | D |
| ALUSrc | T | T | T | T | T | T |
| Mem2Reg | ALU | ALU |ALU |ALU |ALU | ALU |
| RegWrite | 1 |1| 1 | 1 | 1 | 1 |
| MemWrite | 0 |0| 0 | 0 | 0 | 0 |
| NPCop |  PCPlus4 | PCPlus4 | PCPlus4 | PCPlus4 | PCPlus4 | PCPlus4 |
| ExtOp | 0 | 0 | 0 | 0 | 0 | 0 |
| ALUop | add | sub | and | or | slt | sltu | 
| Tuse_rs | 1 | 1 | 1 | 1 | 1 | 1 |
| Tuse_rt | 1 | 1 | 1 | 1 | 1 | 1 |
| TnewE | 1 | 1 | 1 | 1 | 1 | 1 |

### cal_ri + lui

| Ins | addi | andi | ori | lui |
| ---- | ---- | ---- | ---- | ---- |
| op | 00 1000 | 00 1100 | 00 1101 | 00 1111 |
| TargetReg | T | T | T | T |
| ALUSrc | I | I | I | I |
| Mem2Reg | ALU | ALU |ALU | ALU |
| RegWrite | 1 |1| 1 | 1 |
| MemWrite | 0 |0| 0 | 0 |
| NPCop |  PCPlus4 | PCPlus4 | PCPlus4 | PCPlus4 |
| ExtOp | 1 | 0 | 0 | x |
| ALUop | add | and | or | lui |
| Tuse_rs | 1 | 1 | 1 | x |
| Tuse_rt | x | x | x | x |
| TnewE | 1 | 1 | 1 | 1 |

### load + store

| Ins | lb | lh | lw | sb | sh | sw |
| ---- | ---- | ---- | ---- | ---- | ---- | ---- |
| op | 10 0000 | 10 0001 | 10 0011 | 10 1000 | 10 1001 | 10 1011 |
| TargetReg | D | D | D | x | x | x |
| ALUSrc | T | T | T | T | T | T |
| Mem2Reg | MEM | MEM |MEM |x |x | x |
| RegWrite | 1 |1| 1 | 0 | 0 | 0 |
| MemWrite | 0 |0| 0 | 1 | 1 | 1 |
| NPCop |  PCPlus4 | PCPlus4 | PCPlus4 | PCPlus4 | PCPlus4 | PCPlus4 |
| ExtOp | 1 | 1 | 1 | 1 | 1 | 1 |
| ALUop | add | add |add |add |add |add |
| Tuse_rs | 1 | 1 | 1 | 1 | 1 | 1 |
| Tuse_rt | x | x | x | 2 | 2 | 2 |
| TnewE | 2 | 2 | 2 | x | x | x |

### mult div mf mt

| Ins | mult | div | mf | mt |
| ---- | ---- | ---- | ---- | ---- |
| TargetReg | x | x | D | x |
| ALUSrc | x | x | x | x |
| Mem2Reg | x | x | MD |x |
| RegWrite | 0 |0| 1 | 0 |
| MemWrite | 0 |0| 0 | 0 |
| NPCop |  PCPlus4 | PCPlus4 | PCPlus4 | PCPlus4 |
| ExtOp | 0 | 0 | 0 | 0 |
| ALUop | x | x |x |x |
| Tuse_rs | 1 | 1 | x | 1 |
| Tuse_rt | 1 | 1 | x | x |
| TnewE | x | x | 1 | x |
| start | 1 | 1 | 0 | 0 |

注意设置MDOp 

### jump

| Ins | beq | bne | jal | jr | j |
| ---- | ---- | ---- | ---- | ---- | ---- |
| TargetReg | x | x | 31 | x | x |
| ALUSrc | x | x | x | x | x |
| Mem2Reg | x | x |PCPlus8 |x |x |
| RegWrite | 0 |0| 1 | 0 | 0 |
| MemWrite | 0 |0| 0 | 0 | 0 |
| NPCop | beq | bne | Jimm26 | JReg | Jimm26 |
| ExtOp | x | x | x | x | x |
| ALUop | x | x | x | x | x |
| Tuse_rs | 0 | 0 | x | 0 | x |
| Tuse_rt | 0 | 0 | x | x | x |
| TnewE | x | x | 0 | x | x |

优化思路：lui提前处理，TnewE=0；对sw区分Tuse

处理器应支持如下指令集：

```verilog
nop, add, sub, and, or, slt, sltu, lui
addi, andi, ori
lb, lh, lw, sb, sh, sw
mult, multu, div, divu, mfhi, mflo, mthi, mtlo
beq, bne, jal, jr
mfc0, mtc0, eret, syscall
```

![](/images/posts/CO/p5-1.jpg)

# 一、设计草稿

# 1. F级

## 取指令单元IFU

含有次地址计算单元NPC和程序计数器PC；IM 容量为 16KiB（4096 × 32bit）,在mips_tb.v中实现

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | Req | I | **P7新增**：Req信号，进入处理程序请求 | 
| 2 | eret_D | I | **P7新增**：指示D级指令是否为eret |
| 3 | EPCOut[31:0] | I | **P7新增**：EPC的值 |
| 4 | reset | I | **同步**复位信号，高电平有效，置pc为0x0000_3000 | 
| 5 | clk | I | 时钟信号 |
| 6 | stallF | I | 阻塞控制信号 |
| 7 | pcF[31:0] | I | F级指令地址 | 
| 8 | pcD[31:0] | I | D级指令地址 | 
| 9 | offset[15:0] | I | 16位立即数 |
| 10 | imm26[25:0] | I | j、jal指令使用的26位立即数 |
| 11 | NPCop[2:0] | I | NPC行为控制信号 |
| 12 | TR_GRF_RD1[31:0] | I | 寄存器rs的值，可用于beq相等判断和jr指令使用 |
| 13 | TR_GRF_RD2[31:0] | I | 寄存器rt的值，可用于beq相等判断 |
| 14 | NPCoutput[31:0] | O | 下一条指令的地址 | 

### 功能定义

| 序号 | 功能 | 描述 |
| ---- | ---- | ---- |
| 1 | 复位 | **同步**复位，置pc为0x0000_3000 | 
| 2 | 更新 | 在时钟上升沿，更新pc的值为NPCoutput | 

## D级流水线寄存器

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | reset | I | **同步**复位信号，高电平有效 | 
| 2 | clk | I | 时钟信号 |
| 3 | stallD | I | 阻塞控制信号 | 
| 4 | xxF | I | 需要流水的F级数据 | 
| 5 | xxD | O | D级接收的流水数据 | 

# 2. D级

## 控制器CTRL

分布式译码形式的控制器，实例化为ctrl_d

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | func[5:0] | I | 指令的5-0位，对R型指令进行进一步判别 |
| 2 | Opcode[5:0] | I | 指令的31-26位 | 
| 3 | targetRegSel[1:0] | O | 写入寄存器指示信号，控制写入rt、rd、31 | 
| 4 | aluSrc | O | ALU输入选择信号，高电平时为ImmExtended，低电平时为RD2 |
| 5 | mem2Reg[1:0] | O | 写入寄存器堆数据选择信号，控制从DM、aluResult、PC+8写入 |
| 6 | regWrite | O | 高电平时寄存器堆写入使能，低电平时寄存器堆不可写入 | 
| 7 | memWrite | O | 高电平时DM写入使能，低电平时DM不可写入 | 
| 8 | NPCop[2:0] | O | 控制NPC行为 |
| 9 | ExtOp | O | 高电平时EXT进行符号拓展，低电平时EXT进行0拓展 | 
| 10 | ALUop[3:0] | O | ALU运算控制信号 | 
| 11 | Tuse | O | 指示当前指令的Tuse，若有两个不同的值，输出较小值 |
| 12 | TnewE | O | 指示当前指令在E级的Tnew |
| 13 | start | O | 指示乘除模块计算指令的开始信号 |
| 14 | MDOp[3:0] | O | 指示乘除模块的行为 |
| 15 | syscall | O | 指示当前指令是否为syscall | 
| 16 | RI | O | 指示当前指令产生RI错误 | 
| 17 | isOvInstr | O | 指示当前指令是否关联Ov错误 | 
| 18 | CP0WriteEn | O | CP0写使能信号 | 

### 功能定义

根据func和Opcode解析指令类型，进而构建数据通路

### 控制信号对应

| Ins | add | sub | ori | lui | lw | sw | beq | jal | jr |
| ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- |
| func | 10 0000 | 10 0010 | x | x | x | x | x | x | 001000 |
| op | 00 0000 | 00 0000 | 00 1101 | 00 1111 | 10 0011 | 10 1011 | 00 0100 | 000011 | 000000 |
| TargetReg | 1 | 1 | 0 | 0 | 0 | x | x | 2(31) | x |
| ALUSrc | 0 | 0 | 1 | 1 | 1 | 1 | 0 | x | x |
| Mem2Reg | 0 |0 | 0 | 0 | 1 | x | x | 2(PC+8) | x |
| RegWrite | 1 |1| 1 | 1 | 1 | 0 | 0 | 1 | 0 |
| MemWrite | 0 |0| 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| NPCop | x | x | x |x |x |x |x |x |x |
| ExtOp | x | x | 0 | 0 | 1 | 1 |  1 | x | x |
| ALUop | add | sub | or | shift | add | add | sub | x | x |
| Tuse | 1 | 1 | 1 | 1 | 1 | 1 | 0 | x | 0 |
| TnewE | 1 | 1 | 1 | 1 | 2 | x | x | 0 | x |

## D级转发接收端选择器TR_GRF_Data

分别实例化为tr_grf_d1，tr_grf_d2

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | grfData[31:0] | I | 寄存器数据 | 
| 2 | trDataE[31:0] | I | E级发来的转发数据 | 
| 2 | trDataM[31:0] | I | M级发来的转发数据 | 
| 2 | trDataW[31:0] | I | W级发来的转发数据 | 
| 5 | grfOutTrOp[1:0] | I | 选择器行为控制信号 |
| 8 | trData[31:0] | O | 转发出去的数据 | 

## 寄存器堆GRF

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | reset | I | **同步**复位信号，高电平有效 | 
| 2 | clk | I | 时钟信号 |
| 3 | WE | I | 写使能信号，高电平有效 | 
| 4 | A1[4:0] | I | 5位地址输入信号，指定寄存器位置，读出寄存器数据到RD1 |
| 5 | A2[4:0] | I | 5位地址输入信号，指定寄存器位置，读出寄存器数据到RD2 |
| 6 | A3[4:0] | I | 5位地址输入信号，指定寄存器位置，将WD数据写入到寄存器 |
| 7 | WD [31:0] | I | 32位写入数据内容 |
| 8 | RD1 [31:0] | O | 输出A1指定的寄存器的32位数据 |
| 9 | RD2 [31:0] | O | 输出A2指定的寄存器的32位数据 | 

### 功能定义

| 序号 | 功能 | 描述 |
| ---- | ---- | ---- |
| 1 | 同步复位 | reset有效时同步复位所有寄存器 |
| 2 | 读出数据 | 将A1和A2地址对应的寄存器的值分别通过RD1和RD2读出 | 
| 3 | 写入数据 | 当WE有效且clk上升沿来临时将WD数据写入到A3指定的寄存器 | 

## 扩展单元EXT

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | IN[15:0] | I | 要扩展的16位立即数 |
| 2 | ExtOp | I | 扩展方式控制信号，高电平时进行符号拓展，低电平时进行零拓展 | 
| 3 | OUT[31:0] | O | 扩展结果 | 

### 功能定义

根据ExtOp信号对立即数进行对应拓展

## E级流水线寄存器

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | reset | I | **同步**复位信号，高电平有效，输入为STALL | reset | 
| 2 | clk | I | 时钟信号 |
| 3 | xxD | I | 需要流水的D级数据 | 
| 4 | xxE | O | E级接收的流水数据 | 

# 3. E级

省略E级控制器

## E级转发接收端选择器TR_ALU_SRC

分别实例化为tr_alu_src1，tr_alu_src2

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | TR_GRF_RD[31:0] | I | 寄存器数据 | 
| 2 | trDataM[31:0] | I | M级发来的转发数据 | 
| 2 | trDataW[31:0] | I | W级发来的转发数据 | 
| 5 | trSel[1:0] | I | 选择器行为控制信号 |
| 8 | aluSrc[31:0] | O | 转发出去的数据 | 


## 寄存器写入地址选择器WR_MUX

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | rt[4:0] | I | rt寄存器地址 | 
| 2 | rd[4:0] | I | rd寄存器地址 | 
| 2 | sel[1:0] | I | 选择器行为控制信号 | 
| 8 | writeRegAddr[4:0] | O | 寄存器写入地址 | 

## ALU输入源2选择器ALUSRC_MUX

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | rtData[31:0] | I | rt寄存器数据 | 
| 2 | immExtended32[31:0] | I | 扩展后的立即数 | 
| 2 | aluSrcSel | I | 选择器行为控制信号 | 
| 8 | src2[31:0] | O | alu输入源数据 |

## 算数运算单元ALU

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | src1[31:0] | I | ALU计算的第一个操作数 | 
| 2 | src2[31:0] | I | ALU计算的第二个操作数 | 
| 3 | aluop[3:0] | I | ALU功能选择信号，MIPS-C指令集需要9种运算 |
| 4 | res [31:0] | O | 输出计算结果 |

### 功能定义
支持无符号加、无符号减、或、与、异或、src2左移16位，aluop见def.v

|序号|功能|ALUop|描述|
|---|---|---|---|
|1|无符号加|00|res = src1 + src2|
|2|无符号减|01|res = src1 - src2|
|3|或|10|res = src1 \| src2|
|4|src2左移16位|11|res = src2 << 0x10|


## 乘除运算单元MD_CAL

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | reset | I | 复位信号 | 
| 2 | clk | I | 时钟信号 | 
| 3 | start | I | 乘除运算开始控制信号 |
| 4 | MDOp[3:0] | I | 乘除行为控制信号 |
| 5 | A[31:0] | I | 第一个操作数 | 
| 6 | B[31:0] | I | 第二个操作数 |
| 7 | busy | O | 模块忙信号 |
| 8 | HIout[31:0] | O | 供外界读取的HI寄存器数据 |
| 9 | LOout[31:0] | O | 供外界读取的LO寄存器数据 |
| 10 | MDRead[31:0] | O | 选择后输出的读出数据，受MDOp控制 |
| 11 | Req | O | 指示是否进入处理程序，如进入则乘除运算暂停 | 

### 功能定义

- 自 Start 信号有效后的第 1 个 clock 上升沿开始，乘除法部件开始执行运算，同时将 Busy 置位为 1。
- 在运算结果保存到 HI 寄存器和 LO 寄存器后，Busy 位清除为 0。
- 当 Busy 信号或 Start 信号为 1 时，`mult, multu, div, divu, mfhi, mflo, mthi, mtlo` 等乘除法相关的指令均被阻塞在 D 流水级。
- 数据写入 HI 寄存器或 LO 寄存器，均只需 1 个时钟周期。

## E级转发输出端选择器WRD_MUX

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | aluOut[31:0] | I | alu运算结果 | 
| 2 | dmDataOut[31:0] | I | DM读出的数据 | 
| 3 | pc[31:0] | I | 当前指令的地址 | 
| 4 | MDDataOut[31:0] | I | 乘除模块读出数据 | 
| 5 | CP0Out[31:0] | I | CP0读出数据 | 
| 6 | trSel[1:0] | I | 选择器行为控制信号，来源为mem2Reg |
| 7 | aluSrc[31:0] | O | 转发出去的数据 | 

## M级流水线寄存器

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | reset | I | **同步**复位信号，高电平有效 | 
| 2 | clk | I | 时钟信号 |
| 3 | xxE | I | 需要流水的E级数据 | 
| 4 | xxM | O | M级接收的流水数据 | 

# 4. M级

省略控制器和转发输出的选择器

## 数据扩展模块LOAD_EXT

### 端口说明
| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | low2Bit[1:0] | I | 要取地址的低两位，来自ALU计算结果 | 
| 2 | dataIn[31:0] | I | 输入的 32 位数据 |
| 3 | opCode[5:0] | I | 该阶段指令的opCode | 
| 4 | dataOut[31:0] | O | 扩展后的 32 位数据 |
| 5 | AdEL_nonOF_M | O | .. |

### 功能定义
对于 `lb`、`lh` 来说，我们需要额外增加一个数据扩展模块。这个模块把从数据存储器读出的数据做符号扩展。

## 字节使能模块BYTE_EN

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | low2Bit[1:0] | I | 要取地址的低两位，来自ALU计算结果 | 
| 2 | RD2[31:0] | I | 输入的 32 位寄存器数据 |
| 3 | opCode[5:0] | I | 该阶段指令的opCode | 
| 4 | en | I | 向内存写使能信号 |
| 5 | dataToDM[31:0] | O | 修改后的向内存写数据 |
| 6 | byteen[3:0] | O | 字节使能信号 |
| 7 | AdES_nonOF_M | O | .. |

### 功能定义

按字节来访问内存的使能信号和输入数据控制模块

## W级流水线寄存器

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | reset | I | **同步**复位信号，高电平有效 | 
| 2 | clk | I | 时钟信号 |
| 3 | xxM | I | 需要流水的M级数据 | 
| 4 | xxW | O | W级接收的流水数据 | 

## CP0协处理器

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | clk | I | 时钟信号 | 
| 2 | reset | I | 复位信号 |
| 3 | en | I | CP0写使能信号 | 
| 4 | CP0Addr[4:0] | I | 寄存器地址 |
| 5 | CP0IN[31:0] | I | CP0写入数据 |
| 6 | VPC[31:0] | I | 受害PC |
| 7 | BDIn | I | 是否为延迟槽指令 |
| 8 | ExcCodeIn[4:0] | I | 异常码 | 
| 9 | HWInt[5:0] | I | 输入中断信号 | 
| 10 | EXLClr | I | 复位EXL信号 |
| 11 | CP0Out[31:0] | O | CP0读出数据 | 
| 12 | EPCOut[31:0] | O | EPC的值 | 
| 13 | Req | O | 进入处理程序请求 | 

### 功能定义

1、对异常进行配置
2、记录异常信息

# 5. W级

省略控制器和转发输出的选择器

# 6. 异常产生和传递
```verilog
wire isStoreE, isLoadE;
wire isOverFlowE;
wire AdES_OF_E = isStoreE && isOverFlowE;
wire AdEL_OF_E = isLoadE && isOverFlowE;
wire Ov_E = isOvInstrE && isOverFlowE;

wire [4:0] ExcCodeF = AdEL_F ? 5'b00100 : 5'b10000;
reg [4:0] ExcCodeTransD;
wire [4:0] ExcCodeD = 
(ExcCodeTransD != 5'b10000) ? ExcCodeTransD :
Syscall_D ? 5'b01000 :
RI_D ? 5'b01010 :
5'b10000;
reg [4:0] ExcCodeTransE;
wire [4:0] ExcCodeE = 
(ExcCodeTransE != 5'b10000) ? ExcCodeTransE :
Ov_E ? 5'b01100 :
5'b10000;
reg [4:0] ExcCodeTransM;
wire [4:0] ExcCodeM =
(ExcCodeTransM != 5'b10000) ? ExcCodeTransM :
AdEL_M ? 5'b00100 :
AdES_M ? 5'b00101 :
5'b10000;

always @(posedge clk ) begin
    if (reset | Req) begin
        ExcCodeTransD <= 5'b10000;
        ExcCodeTransE <= 5'b10000;
        ExcCodeTransM <= 5'b10000;
    end
    else begin
        ExcCodeTransD <= ExcCodeF;
        ExcCodeTransE <= ExcCodeD;
        ExcCodeTransM <= ExcCodeE;
    end
end
```

# 7. 宏定义和阻塞转发单元

## 宏定义

```verilog
// for ALU
`define ALU_add 4'b000
`define ALU_sub 4'b001
`define ALU_or  4'b010
`define ALU_and 4'b011
`define ALU_xor 4'b100
`define ALU_lui 4'b101
`define ALU_slt 4'b110
`define ALU_sltu 4'b111

// for GRF's A3
`define REG_T 2'b00
`define REG_D 2'b01
`define REG_31 2'b10

// for GRF's WD
`define FromALURes 2'b00
`define FromMem 2'b01
`define FromPCAdd8 2'b10
`define FromMDRes 2'b11

// for NPC
`define NPC_PCPlus4 3'b01
`define NPC_BEQ 3'b10
`define NPC_Jimm26 3'b11
`define NPC_JReg 3'b100
`define NPC_blztal 3'b101
`define NPC_BNE 3'b110

// for TR
`define TR_FromE 2'b11
`define TR_FromM 2'b10
`define TR_FromW 2'b01
`define TR_FromOrigin 2'b00

// for MD
`define MD_NOP 4'b000
`define MD_MULT 4'b001
`define MD_MULTU 4'b010
`define MD_DIV 4'b011
`define MD_DIVU 4'b100
`define MD_MTLO 4'b101
`define MD_MTHI 4'b110
`define MD_MFLO 4'b111
`define MD_MFHI 4'b1000
```

## 阻塞转发单元

```verilog
assign tr_grf_rd1_sel_d = 
(regWriteE == 1 && TnewE == 0 && rsAddrD != 0 && rsAddrD == writeRegAddrE) ? `TR_FromE :
(regWriteM == 1 && TnewM == 0 && rsAddrD != 0 && rsAddrD == writeRegAddrM) ? `TR_FromM :
(regWriteW == 1 && TnewW == 0 && rsAddrD != 0 && rsAddrD == writeRegAddrW) ? `TR_FromW :
`TR_FromOrigin;
assign tr_grf_rd2_sel_d = 
(regWriteE == 1 && TnewE == 0 && rtAddrD != 0 && rtAddrD == writeRegAddrE) ? `TR_FromE :
(regWriteM == 1 && TnewM == 0 && rtAddrD != 0 && rtAddrD == writeRegAddrM) ? `TR_FromM :
(regWriteW == 1 && TnewW == 0 && rtAddrD != 0 && rtAddrD == writeRegAddrW) ? `TR_FromW :
`TR_FromOrigin;
assign tr_alu_src1_sel_e = 
(regWriteM == 1 && TnewM == 0 && rsAddrE != 0 && rsAddrE == writeRegAddrM) ? `TR_FromM :
(regWriteW == 1 && TnewW == 0 && rsAddrE != 0 && rsAddrE == writeRegAddrW) ? `TR_FromW :
`TR_FromOrigin;
assign tr_alu_src2_sel_e = 
(regWriteM == 1 && TnewM == 0 && rtAddrE != 0 && rtAddrE == writeRegAddrM) ? `TR_FromM :
(regWriteW == 1 && TnewW == 0 && rtAddrE != 0 && rtAddrE == writeRegAddrW) ? `TR_FromW :
`TR_FromOrigin;

assign STALL =
((Tuse < TnewE) && ((regWriteE == 1 && rsAddrD != 0 && rsAddrD == writeRegAddrE) || (regWriteE == 1 && rtAddrD != 0 && rtAddrD == writeRegAddrE))) ||
((Tuse < TnewM) && ((regWriteM == 1 && rsAddrD != 0 && rsAddrD == writeRegAddrM) || (regWriteM == 1 && rtAddrD != 0 && rtAddrD == writeRegAddrM))) ||
(MDOpD != `MD_NOP && (startE || busy)) ? 1'b1 : 2'b0;
```

### hint

1. function

```verilog
function [data_type] function_name (input_declaration);
    [function_body]
    [return statement]
endfunction
```

例子：

```verilog
module fun_user (
    input a,
    input b,
    input c,
    output [3:0] d,
    output [3:0] d2
);

function [3:0] dataout;
input a;
input b;
input c;
dataout = {a,b,c};
endfunction

assign d = dataout(a,b,c);

endmodule
```

# 8. 系统桥

## 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | PrAddr[31:0] | I | 要读写的地址 | 
| 2 | PrWD[31:0] | I | 要写入的数据 | 
| 3 | PrWE | I | 写使能 | 
| 4 | TC1_RD[31:0] | I | 计时器1读出数据 | 
| 5 | TC2_RD[31:0] | I | 计时器2读出数据 | 
| 6 | DM_RD[31:0] | I | DM读出数据 |
| 7 | WE_TC1 | O | TC1写使能 | 
| 8 | WE_TC2 | O | TC2写使能 | 
| 9 | WE_DM | O | DM写使能 | 
| 10 | PrRD[31:0] | O | CPU读取的数据 | 

## 功能定义

给 CPU 提供一种接口，使得 CPU 可以像读写普通存储器一样（即按地址读写）来读写复杂多变的外设。系统桥统一且简化了 CPU 的对外接口，CPU 不必为每种外设单独提供接口

# 二、思考题

> 请查阅相关资料，说明鼠标和键盘的输入信号是如何被 CPU 知晓的？

鼠标、键盘的输入信号传入控制器，通过驱动程序产生中断信号，中断CPU的运行，使得CPU进入中断状态执行中断处理程序处理读入的信息。

> 请思考为什么我们的 CPU 处理中断异常必须是已经指定好的地址？如果你的 CPU 支持用户自定义入口地址，即处理中断异常的程序由用户提供，其还能提供我们所希望的功能吗？如果可以，请说明这样可能会出现什么问题？否则举例说明。（假设用户提供的中断处理程序合法）

我认为是可以自定义入口地址的，比如把入口地址的存储从常量改为寄存器，刚通电时初始化为默认值，而可以在后续进行修改。

> 为何与外设通信需要 Bridge？

遵循高内聚低耦合的原则，CPU不必知道数据具体的来源，而只需要一个统一的接口进行读写；而各种外设遵循的协议可能不同，需要通过一系列的处理方法（如驱动程序），最后受Bridge处理，统一读写的逻辑。

> 请阅读官方提供的定时器源代码，阐述两种中断模式的异同，并分别针对每一种模式绘制状态移图。

Mode 0：
计时器倒数至0后停止计数，计数使能变为0，中断信号保持为1直到屏蔽中断/重新开始计数

![](/images/posts/CO/p7-1.png)

Mode 1：

![](/images/posts/CO/p7-2.png)

> 倘若中断信号流入的时候，在检测宏观 PC 的一级如果是一条空泡（你的 CPU 该级所有信息均为空）指令，此时会发生什么问题？在此例基础上请思考：在 P7 中，清空流水线产生的空泡指令应该保留原指令的哪些信息？

会导致宏观pc显示不正确（为0）；在清空流水线的时候，应该保留原指令的PC值信息。

> 为什么 `jalr` 指令为什么不能写成 `jalr $31, $31`？

该指令的两个行为没有指定执行顺序，rs=rd条件下产生undefined behaviour；如果指令写成这样，且该指令的延迟槽指令出现了异常/需要响应中断，那么无法通过重新执行jalr来恢复，因为$31寄存器的值已经发生了改变，再次执行jalr指令时会跳转到不正确的PC地址。

# 三、测试方案

1. 使用课程组提供的测试数据和Mars进行对拍
2. 自行构造数据，和同学进行对拍
