---
tags:
  - Note_done
  - Informatique
source: UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Eléments de conception logique_
1. [[../4 - Eléments de conception logique/4.6.4 - Registre|4.6.4 - Registre]]
2. [[../4 - Eléments de conception logique/4.6.6 - Mémoire à accès aléatoire (RAM)|4.6.6 - Mémoire à accès aléatoire (RAM)]]
3. [[../4 - Eléments de conception logique/4.6.6.3 - Modèle de mémoire|4.6.6.3 - Modèle de mémoire]]

_Fonctionnement des ordinateurs : Processeur_
1. [[../5 - Processeur/5.4.2 - Registre d'usage général (GPR)|5.4.2 - Registre d'usage général (GPR)]]
2. [[../5 - Processeur/5.4.2.1 - Banque de registre (MIPS)|5.4.2.1 - Banque de registre (MIPS)]]

_Fonctionnement des ordinateurs : Hiérarchie de mémoires_
1. [[8.1 - Mémoire SRAM]]
2. [[8.2 - Mémoire DRAM]]
3. [[8.5 - Mémoire cache]]

# Définition
La mémoire cache est très coûteuse. Pour améliorer les performances à coût réduit, un second niveau (L2) voire un troisième niveau (L3) de cache sont introduits. 
\
Ces caches secondaires ont une latence plus grande que celle de la cache L1 : $${\color{yellow}\text{Latence(L1)}}<{\color{lightgreen}\text{Latence(L2)}}<{\color{green}\text{Latence(L3)}}<\text{Latence(mémoire)}$$ Une cache secondaire contiendra l’ensemble des données situées dans la cache de niveau inférieur + d’autres données.
**Illustration** : ![[../../../../0 - Dossier Template/Dossier IMage/Pasted image 20240418203359.png]]
**Illustration (Modèle mémoire)** : ![[../../../../0 - Dossier Template/Dossier IMage/Pasted image 20240418203442.png]]
\
_Remarque_ :
1. Souvent, la cache L1 est intégrée au processeur. On parle alors de **on-chip** ou **on-die** cache. 
2. Beaucoup de processeurs multi-coeurs ont également une cache L2 **on-die**

## Hiérarchie de caches 
**Illustration** : ![[../../../../0 - Dossier Template/Dossier IMage/Pasted image 20240418203702.png]]
