Fitter report for LAB2
Thu Nov 24 17:30:37 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 24 17:30:37 2022      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; LAB2                                       ;
; Top-level Entity Name              ; CDC                                        ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 269 / 15,408 ( 2 % )                       ;
;     Total combinational functions  ; 200 / 15,408 ( 1 % )                       ;
;     Dedicated logic registers      ; 177 / 15,408 ( 1 % )                       ;
; Total registers                    ; 177                                        ;
; Total pins                         ; 38 / 347 ( 11 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 384 / 516,096 ( < 1 % )                    ;
; Embedded Multiplier 9-bit elements ; 1 / 112 ( < 1 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.29        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  42.9%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; ready          ; Incomplete set of assignments ;
; out_valid      ; Incomplete set of assignments ;
; out_account[0] ; Incomplete set of assignments ;
; out_account[1] ; Incomplete set of assignments ;
; out_account[2] ; Incomplete set of assignments ;
; out_account[3] ; Incomplete set of assignments ;
; out_account[4] ; Incomplete set of assignments ;
; out_account[5] ; Incomplete set of assignments ;
; out_account[6] ; Incomplete set of assignments ;
; out_account[7] ; Incomplete set of assignments ;
; clk1           ; Incomplete set of assignments ;
; rst_n          ; Incomplete set of assignments ;
; clk2           ; Incomplete set of assignments ;
; in_valid       ; Incomplete set of assignments ;
; in_account[0]  ; Incomplete set of assignments ;
; in_account[1]  ; Incomplete set of assignments ;
; in_account[2]  ; Incomplete set of assignments ;
; in_account[3]  ; Incomplete set of assignments ;
; in_account[4]  ; Incomplete set of assignments ;
; in_account[5]  ; Incomplete set of assignments ;
; in_account[6]  ; Incomplete set of assignments ;
; in_account[7]  ; Incomplete set of assignments ;
; in_A[0]        ; Incomplete set of assignments ;
; in_A[1]        ; Incomplete set of assignments ;
; in_A[2]        ; Incomplete set of assignments ;
; in_A[3]        ; Incomplete set of assignments ;
; in_A[4]        ; Incomplete set of assignments ;
; in_A[5]        ; Incomplete set of assignments ;
; in_A[6]        ; Incomplete set of assignments ;
; in_A[7]        ; Incomplete set of assignments ;
; in_T[0]        ; Incomplete set of assignments ;
; in_T[1]        ; Incomplete set of assignments ;
; in_T[2]        ; Incomplete set of assignments ;
; in_T[3]        ; Incomplete set of assignments ;
; in_T[4]        ; Incomplete set of assignments ;
; in_T[5]        ; Incomplete set of assignments ;
; in_T[6]        ; Incomplete set of assignments ;
; in_T[7]        ; Incomplete set of assignments ;
+----------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+
; Node                                                         ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                            ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+
; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_19t:auto_generated|mac_out2             ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; DATAOUT          ;                       ;
+--------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 505 ) ; 0.00 % ( 0 / 505 )         ; 0.00 % ( 0 / 505 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 505 ) ; 0.00 % ( 0 / 505 )         ; 0.00 % ( 0 / 505 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 495 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/choug/VLSI_Projects/LAB2/output_files/LAB2.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 269 / 15,408 ( 2 % )    ;
;     -- Combinational with no register       ; 92                      ;
;     -- Register only                        ; 69                      ;
;     -- Combinational with a register        ; 108                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 41                      ;
;     -- 3 input functions                    ; 142                     ;
;     -- <=2 input functions                  ; 17                      ;
;     -- Register only                        ; 69                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 140                     ;
;     -- arithmetic mode                      ; 60                      ;
;                                             ;                         ;
; Total registers*                            ; 177 / 17,068 ( 1 % )    ;
;     -- Dedicated logic registers            ; 177 / 15,408 ( 1 % )    ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 21 / 963 ( 2 % )        ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 38 / 347 ( 11 % )       ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M9Ks                                        ; 1 / 56 ( 2 % )          ;
; Total block memory bits                     ; 384 / 516,096 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 516,096 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 1 / 112 ( < 1 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 3 / 20 ( 15 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 3% / 4% / 3%            ;
; Maximum fan-out                             ; 154                     ;
; Highest non-global fan-out                  ; 116                     ;
; Total fan-out                               ; 1416                    ;
; Average fan-out                             ; 2.71                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 269 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 92                  ; 0                              ;
;     -- Register only                        ; 69                  ; 0                              ;
;     -- Combinational with a register        ; 108                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 41                  ; 0                              ;
;     -- 3 input functions                    ; 142                 ; 0                              ;
;     -- <=2 input functions                  ; 17                  ; 0                              ;
;     -- Register only                        ; 69                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 140                 ; 0                              ;
;     -- arithmetic mode                      ; 60                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 177                 ; 0                              ;
;     -- Dedicated logic registers            ; 177 / 15408 ( 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 21 / 963 ( 2 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 38                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 112 ( < 1 % )   ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 384                 ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; M9K                                         ; 1 / 56 ( 1 % )      ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )     ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 1429                ; 5                              ;
;     -- Registered Connections               ; 544                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 28                  ; 0                              ;
;     -- Output Ports                         ; 10                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk1          ; G1    ; 1        ; 0            ; 14           ; 7            ; 46                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; clk2          ; G2    ; 1        ; 0            ; 14           ; 0            ; 134                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_A[0]       ; P20   ; 5        ; 41           ; 10           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_A[1]       ; N17   ; 5        ; 41           ; 12           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_A[2]       ; N21   ; 5        ; 41           ; 13           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_A[3]       ; W14   ; 4        ; 30           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_A[4]       ; N19   ; 5        ; 41           ; 12           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_A[5]       ; R21   ; 5        ; 41           ; 10           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_A[6]       ; W15   ; 4        ; 32           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_A[7]       ; N20   ; 5        ; 41           ; 12           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_T[0]       ; M21   ; 5        ; 41           ; 14           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_T[1]       ; T14   ; 4        ; 32           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_T[2]       ; V15   ; 4        ; 32           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_T[3]       ; B16   ; 7        ; 28           ; 29           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_T[4]       ; AB16  ; 4        ; 28           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_T[5]       ; R13   ; 4        ; 30           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_T[6]       ; G13   ; 7        ; 30           ; 29           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_T[7]       ; N22   ; 5        ; 41           ; 13           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_account[0] ; AA17  ; 4        ; 28           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_account[1] ; P21   ; 5        ; 41           ; 12           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_account[2] ; Y13   ; 4        ; 26           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_account[3] ; A15   ; 7        ; 26           ; 29           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_account[4] ; P22   ; 5        ; 41           ; 11           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_account[5] ; AA13  ; 4        ; 23           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_account[6] ; AB17  ; 4        ; 28           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_account[7] ; AB15  ; 4        ; 26           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_valid      ; AA16  ; 4        ; 28           ; 0            ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rst_n         ; T2    ; 2        ; 0            ; 14           ; 14           ; 154                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; out_account[0] ; T12   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_account[1] ; N18   ; 5        ; 41           ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_account[2] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_account[3] ; U12   ; 4        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_account[4] ; N16   ; 5        ; 41           ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_account[5] ; AA15  ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_account[6] ; M4    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_account[7] ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_valid      ; V12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ready          ; M22   ; 5        ; 41           ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; DIFFIO_R21n, DEV_OE         ; Use as regular IO        ; in_T[7]                 ; Dual Purpose Pin          ;
; N21      ; DIFFIO_R21p, DEV_CLRn       ; Use as regular IO        ; in_A[2]                 ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5          ; Use as regular IO        ; in_account[3]           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 33 ( 18 % )  ; 2.5V          ; --           ;
; 2        ; 2 / 48 ( 4 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 17 / 41 ( 41 % ) ; 2.5V          ; --           ;
; 5        ; 13 / 46 ( 28 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 4 / 47 ( 9 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; in_account[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; in_account[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; out_account[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; in_valid                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; in_account[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; in_account[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; in_T[4]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; in_account[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; in_T[3]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; clk1                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 38         ; 1        ; clk2                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; out_account[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 295        ; 7        ; in_T[6]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; out_account[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; in_T[0]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 218        ; 5        ; ready                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; out_account[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N17      ; 214        ; 5        ; in_A[1]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 215        ; 5        ; out_account[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ; 213        ; 5        ; in_A[4]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N20      ; 212        ; 5        ; in_A[7]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 217        ; 5        ; in_A[2]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 216        ; 5        ; in_T[7]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; in_A[0]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ; 211        ; 5        ; in_account[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P22      ; 210        ; 5        ; in_account[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; in_T[5]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; in_A[5]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; out_account[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; in_T[1]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; out_account[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; out_valid                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; in_T[2]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; out_account[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 155        ; 4        ; in_A[3]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 159        ; 4        ; in_A[6]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; in_account[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                               ; Library Name ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
; |CDC                                                  ; 269 (100)   ; 177 (2)                   ; 0 (0)         ; 384         ; 1    ; 1            ; 1       ; 0         ; 38   ; 0            ; 92 (82)      ; 69 (0)            ; 108 (58)         ; |CDC                                                                                              ; work         ;
;    |AFIFO:in_A_FIFO|                                  ; 58 (0)      ; 49 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 18 (0)            ; 31 (0)           ; |CDC|AFIFO:in_A_FIFO                                                                              ; work         ;
;       |fifomem:fifomem_m0|                            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |CDC|AFIFO:in_A_FIFO|fifomem:fifomem_m0                                                           ; work         ;
;          |altsyncram:mem_rtl_0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CDC|AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0                                      ; work         ;
;             |altsyncram_jrc1:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CDC|AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated       ; work         ;
;       |rptr_empty:rptr_empty_m0|                      ; 19 (19)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 4 (4)             ; 8 (8)            ; |CDC|AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0                                                     ; work         ;
;       |sync_r2w:sync_r2w_m0|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 4 (4)            ; |CDC|AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0                                                         ; work         ;
;       |sync_w2r:sync_w2r_m0|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; |CDC|AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0                                                         ; work         ;
;       |wptr_full:wptr_full_m0|                        ; 17 (17)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 12 (12)          ; |CDC|AFIFO:in_A_FIFO|wptr_full:wptr_full_m0                                                       ; work         ;
;    |AFIFO:in_T_FIFO|                                  ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 128         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |CDC|AFIFO:in_T_FIFO                                                                              ; work         ;
;       |fifomem:fifomem_m0|                            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 128         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |CDC|AFIFO:in_T_FIFO|fifomem:fifomem_m0                                                           ; work         ;
;          |altsyncram:mem_rtl_0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CDC|AFIFO:in_T_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0                                      ; work         ;
;             |altsyncram_jrc1:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CDC|AFIFO:in_T_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated       ; work         ;
;    |AFIFO:in_account_FIFO|                            ; 20 (0)      ; 9 (0)                     ; 0 (0)         ; 128         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 7 (0)             ; 12 (0)           ; |CDC|AFIFO:in_account_FIFO                                                                        ; work         ;
;       |fifomem:fifomem_m0|                            ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 128         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 12 (12)          ; |CDC|AFIFO:in_account_FIFO|fifomem:fifomem_m0                                                     ; work         ;
;          |altsyncram:mem_rtl_0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CDC|AFIFO:in_account_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0                                ; work         ;
;             |altsyncram_jrc1:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CDC|AFIFO:in_account_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated ; work         ;
;    |lpm_mult:Mult0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CDC|lpm_mult:Mult0                                                                               ; work         ;
;       |mult_19t:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CDC|lpm_mult:Mult0|mult_19t:auto_generated                                                       ; work         ;
;    |shift_register_5_slot:calculate_result_shift_reg| ; 65 (65)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 33 (33)          ; |CDC|shift_register_5_slot:calculate_result_shift_reg                                             ; work         ;
;    |shift_register_5_slot:in_account_FIFO_shift_reg|  ; 43 (43)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 31 (31)          ; |CDC|shift_register_5_slot:in_account_FIFO_shift_reg                                              ; work         ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; ready          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_valid      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_account[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_account[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_account[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_account[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_account[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_account[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_account[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_account[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk1           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk2           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; in_valid       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_account[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_account[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_account[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_account[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_account[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_account[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_account[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_account[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_A[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_A[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_A[2]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_A[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_A[4]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_A[5]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_A[6]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_A[7]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_T[0]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_T[1]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_T[2]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_T[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_T[4]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_T[5]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_T[6]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_T[7]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                           ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk1                                                                                                       ;                   ;         ;
; rst_n                                                                                                      ;                   ;         ;
; clk2                                                                                                       ;                   ;         ;
; in_valid                                                                                                   ;                   ;         ;
;      - AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|Add0~0                                                       ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|Add0~3                                                       ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|Add0~4                                                       ; 0                 ; 6       ;
;      - AFIFO:in_account_FIFO|fifomem:fifomem_m0|always0~0                                                  ; 0                 ; 6       ;
;      - AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~17                                                     ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wgraynext[0]                                                 ; 0                 ; 6       ;
; in_account[0]                                                                                              ;                   ;         ;
;      - AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                      ; 1                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; in_account[1]                                                                                              ;                   ;         ;
;      - AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2feeder                                                ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; in_account[2]                                                                                              ;                   ;         ;
;      - AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                      ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; in_account[3]                                                                                              ;                   ;         ;
;      - AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4feeder                                                ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; in_account[4]                                                                                              ;                   ;         ;
;      - AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5feeder                                                ; 1                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; in_account[5]                                                                                              ;                   ;         ;
;      - AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6feeder                                                ; 1                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; in_account[6]                                                                                              ;                   ;         ;
;      - AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7feeder                                                ; 1                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; in_account[7]                                                                                              ;                   ;         ;
;      - AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8feeder                                                ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; in_A[0]                                                                                                    ;                   ;         ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                            ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; in_A[1]                                                                                                    ;                   ;         ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                            ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; in_A[2]                                                                                                    ;                   ;         ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                            ; 1                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; in_A[3]                                                                                                    ;                   ;         ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                            ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; in_A[4]                                                                                                    ;                   ;         ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                            ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; in_A[5]                                                                                                    ;                   ;         ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                            ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; in_A[6]                                                                                                    ;                   ;         ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                            ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; in_A[7]                                                                                                    ;                   ;         ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                            ; 1                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; in_T[0]                                                                                                    ;                   ;         ;
;      - AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                            ; 1                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; in_T[1]                                                                                                    ;                   ;         ;
;      - AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                            ; 1                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; in_T[2]                                                                                                    ;                   ;         ;
;      - AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                            ; 1                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; in_T[3]                                                                                                    ;                   ;         ;
;      - AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                            ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; in_T[4]                                                                                                    ;                   ;         ;
;      - AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                            ; 1                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; in_T[5]                                                                                                    ;                   ;         ;
;      - AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                            ; 0                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; in_T[6]                                                                                                    ;                   ;         ;
;      - AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                            ; 1                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; in_T[7]                                                                                                    ;                   ;         ;
;      - AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                            ; 1                 ; 6       ;
;      - AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                               ;
+----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                               ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty    ; FF_X28_Y11_N21     ; 116     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|always0~0 ; LCCOMB_X28_Y12_N28 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~18    ; LCCOMB_X28_Y12_N8  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk1                                               ; PIN_G1             ; 46      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk2                                               ; PIN_G2             ; 134     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; rst_n                                              ; PIN_T2             ; 154     ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk1  ; PIN_G1   ; 46      ; 8                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk2  ; PIN_G2   ; 134     ; 2                                    ; Global Clock         ; GCLK4            ; --                        ;
; rst_n ; PIN_T2   ; 154     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                     ;
+-----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------+---------+
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty                                                           ; 116     ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~18                                                           ; 24      ;
; LessThan2~30                                                                                              ; 18      ;
; LessThan1~30                                                                                              ; 17      ;
; LessThan0~30                                                                                              ; 17      ;
; compare_choice_0_1_2_3_4[0]~1                                                                             ; 12      ;
; compare_choice_0_1_2_3_4[1]~0                                                                             ; 12      ;
; LessThan3~30                                                                                              ; 10      ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                            ; 9       ;
; out_valid~reg0                                                                                            ; 9       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                  ; 8       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                  ; 8       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~0                                                            ; 8       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|Add0~0                                                             ; 7       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                            ; 7       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                              ; 7       ;
; in_valid~input                                                                                            ; 6       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]                                                          ; 6       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]                                                            ; 6       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[1]                                                          ; 5       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                            ; 5       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|Add0~0                                                           ; 4       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[3]                                                          ; 4       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|Add0~1                                                           ; 3       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]                                                          ; 3       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]                                                          ; 3       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|Add0~3                                                             ; 3       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                            ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][0]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][0]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][1]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][1]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][2]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][2]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][3]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][3]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][4]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][4]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][5]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][5]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][6]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][6]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][7]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][7]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][8]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][8]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][9]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][9]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][10]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][10]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][11]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][11]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][12]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][12]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][13]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][13]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][14]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][14]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[3][15]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[2][15]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][0]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][1]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][2]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][3]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][4]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][5]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][6]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][7]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][8]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][9]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][10]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][11]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][12]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][13]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][14]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[1][15]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][15]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][14]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][13]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][12]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][11]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][10]                                              ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][9]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][8]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][7]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][6]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][5]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][4]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][3]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][2]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][1]                                               ; 3       ;
; shift_register_5_slot:calculate_result_shift_reg|data[0][0]                                               ; 3       ;
; in_T[7]~input                                                                                             ; 2       ;
; in_T[6]~input                                                                                             ; 2       ;
; in_T[5]~input                                                                                             ; 2       ;
; in_T[4]~input                                                                                             ; 2       ;
; in_T[3]~input                                                                                             ; 2       ;
; in_T[2]~input                                                                                             ; 2       ;
; in_T[1]~input                                                                                             ; 2       ;
; in_T[0]~input                                                                                             ; 2       ;
; in_A[7]~input                                                                                             ; 2       ;
; in_A[6]~input                                                                                             ; 2       ;
; in_A[5]~input                                                                                             ; 2       ;
; in_A[4]~input                                                                                             ; 2       ;
; in_A[3]~input                                                                                             ; 2       ;
; in_A[2]~input                                                                                             ; 2       ;
; in_A[1]~input                                                                                             ; 2       ;
; in_A[0]~input                                                                                             ; 2       ;
; in_account[7]~input                                                                                       ; 2       ;
; in_account[6]~input                                                                                       ; 2       ;
; in_account[5]~input                                                                                       ; 2       ;
; in_account[4]~input                                                                                       ; 2       ;
; in_account[3]~input                                                                                       ; 2       ;
; in_account[2]~input                                                                                       ; 2       ;
; in_account[1]~input                                                                                       ; 2       ;
; in_account[0]~input                                                                                       ; 2       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|Add0~5                                                           ; 2       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|Add0~4                                                           ; 2       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|Add0~3                                                           ; 2       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|always0~0                                                        ; 2       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|Add0~2                                                           ; 2       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rgraynext[0]                                                     ; 2       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rgraynext[1]                                                     ; 2       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rgraynext[2]                                                     ; 2       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rgraynext[3]                                                     ; 2       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wgraynext[1]                                                       ; 2       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|Add0~4                                                             ; 2       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|Add0~2                                                             ; 2       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|Add0~1                                                             ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][7]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][7]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][7]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][7]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][6]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][6]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][6]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][6]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][5]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][5]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][5]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][5]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][4]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][4]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][4]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][3]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][3]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][3]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][3]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][2]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][2]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][2]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][1]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][1]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][1]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][1]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][0]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][0]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][0]                                                ; 2       ;
; compare_result_2_3[0]~15                                                                                  ; 2       ;
; compare_result_0_1[0]~15                                                                                  ; 2       ;
; compare_result_2_3[1]~14                                                                                  ; 2       ;
; compare_result_0_1[1]~14                                                                                  ; 2       ;
; compare_result_2_3[2]~13                                                                                  ; 2       ;
; compare_result_0_1[2]~13                                                                                  ; 2       ;
; compare_result_2_3[3]~12                                                                                  ; 2       ;
; compare_result_0_1[3]~12                                                                                  ; 2       ;
; compare_result_2_3[4]~11                                                                                  ; 2       ;
; compare_result_0_1[4]~11                                                                                  ; 2       ;
; compare_result_2_3[5]~10                                                                                  ; 2       ;
; compare_result_0_1[5]~10                                                                                  ; 2       ;
; compare_result_2_3[6]~9                                                                                   ; 2       ;
; compare_result_0_1[6]~9                                                                                   ; 2       ;
; compare_result_2_3[7]~8                                                                                   ; 2       ;
; compare_result_0_1[7]~8                                                                                   ; 2       ;
; compare_result_2_3[8]~7                                                                                   ; 2       ;
; compare_result_0_1[8]~7                                                                                   ; 2       ;
; compare_result_2_3[9]~6                                                                                   ; 2       ;
; compare_result_0_1[9]~6                                                                                   ; 2       ;
; compare_result_2_3[10]~5                                                                                  ; 2       ;
; compare_result_0_1[10]~5                                                                                  ; 2       ;
; compare_result_2_3[11]~4                                                                                  ; 2       ;
; compare_result_0_1[11]~4                                                                                  ; 2       ;
; compare_result_2_3[12]~3                                                                                  ; 2       ;
; compare_result_0_1[12]~3                                                                                  ; 2       ;
; compare_result_2_3[13]~2                                                                                  ; 2       ;
; compare_result_0_1[13]~2                                                                                  ; 2       ;
; compare_result_2_3[14]~1                                                                                  ; 2       ;
; compare_result_0_1[14]~1                                                                                  ; 2       ;
; compare_result_2_3[15]~0                                                                                  ; 2       ;
; compare_result_0_1[15]~0                                                                                  ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][0]                                                ; 2       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[0]~feeder                                         ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0feeder                                                            ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0feeder                                                            ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~0feeder                                                      ; 1       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|Add0~3_wirecell                                                  ; 1       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]~0                                                        ; 1       ;
; ready~0                                                                                                   ; 1       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wgraynext[0]                                                       ; 1       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wgraynext[3]                                                       ; 1       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wgraynext[2]                                                       ; 1       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[0]                                                ; 1       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                            ; 1       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                            ; 1       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                            ; 1       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                            ; 1       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                          ; 1       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2]                                                          ; 1       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[0]                                                          ; 1       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[3]                                                          ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~16                                                                 ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                  ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~15                                                                 ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                  ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~14                                                                 ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                  ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~13                                                                 ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                  ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~12                                                                 ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                  ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~11                                                                 ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                  ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~10                                                                 ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                  ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~9                                                                  ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                  ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~16                                                                 ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                  ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~15                                                                 ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                  ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~14                                                                 ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                  ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~13                                                                 ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                  ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~12                                                                 ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                  ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~11                                                                 ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                  ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~10                                                                 ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                  ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~9                                                                  ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                  ; 1       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[1]                                                ; 1       ;
; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                          ; 1       ;
; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                          ; 1       ;
; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                          ; 1       ;
; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                          ; 1       ;
; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                          ; 1       ;
; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                          ; 1       ;
; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                          ; 1       ;
; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                          ; 1       ;
; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                          ; 1       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|Add0~5                                                             ; 1       ;
; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                          ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~17                                                           ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|hasData[2]                                               ; 1       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|Equal0~2                                                         ; 1       ;
; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                          ; 1       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|Equal0~1                                                         ; 1       ;
; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                          ; 1       ;
; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                          ; 1       ;
; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|Equal0~0                                                         ; 1       ;
; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                          ; 1       ;
; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                          ; 1       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|Equal0~3                                                           ; 1       ;
; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                          ; 1       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|Equal0~2                                                           ; 1       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|Equal0~1                                                           ; 1       ;
; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                          ; 1       ;
; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                          ; 1       ;
; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|Equal0~0                                                           ; 1       ;
; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                          ; 1       ;
; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                          ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~16                                                           ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                            ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~15                                                           ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                            ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~14                                                           ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                            ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~13                                                           ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                            ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~12                                                           ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                            ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~11                                                           ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                            ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~10                                                           ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                            ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~9                                                            ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                            ; 1       ;
; out_valid~0                                                                                               ; 1       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[3]                                                ; 1       ;
; out_account~23                                                                                            ; 1       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][7]                                                ; 1       ;
; out_account~22                                                                                            ; 1       ;
; out_account~21                                                                                            ; 1       ;
; out_account~20                                                                                            ; 1       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][6]                                                ; 1       ;
; out_account~19                                                                                            ; 1       ;
; out_account~18                                                                                            ; 1       ;
; out_account~17                                                                                            ; 1       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][5]                                                ; 1       ;
; out_account~16                                                                                            ; 1       ;
; out_account~15                                                                                            ; 1       ;
; out_account~14                                                                                            ; 1       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][4]                                                ; 1       ;
; out_account~13                                                                                            ; 1       ;
; out_account~12                                                                                            ; 1       ;
; out_account~11                                                                                            ; 1       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][3]                                                ; 1       ;
; out_account~10                                                                                            ; 1       ;
; out_account~9                                                                                             ; 1       ;
; out_account~8                                                                                             ; 1       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][2]                                                ; 1       ;
; out_account~7                                                                                             ; 1       ;
; out_account~6                                                                                             ; 1       ;
; out_account~5                                                                                             ; 1       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][1]                                                ; 1       ;
; out_account~4                                                                                             ; 1       ;
; out_account~3                                                                                             ; 1       ;
; out_account~2                                                                                             ; 1       ;
; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][0]                                                ; 1       ;
; out_account~1                                                                                             ; 1       ;
; out_account~0                                                                                             ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][0]                                               ; 1       ;
; compare_result_0_1_2_3[0]~15                                                                              ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][1]                                               ; 1       ;
; compare_result_0_1_2_3[1]~14                                                                              ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][2]                                               ; 1       ;
; compare_result_0_1_2_3[2]~13                                                                              ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][3]                                               ; 1       ;
; compare_result_0_1_2_3[3]~12                                                                              ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][4]                                               ; 1       ;
; compare_result_0_1_2_3[4]~11                                                                              ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][5]                                               ; 1       ;
; compare_result_0_1_2_3[5]~10                                                                              ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][6]                                               ; 1       ;
; compare_result_0_1_2_3[6]~9                                                                               ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][7]                                               ; 1       ;
; compare_result_0_1_2_3[7]~8                                                                               ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][8]                                               ; 1       ;
; compare_result_0_1_2_3[8]~7                                                                               ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][9]                                               ; 1       ;
; compare_result_0_1_2_3[9]~6                                                                               ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][10]                                              ; 1       ;
; compare_result_0_1_2_3[10]~5                                                                              ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][11]                                              ; 1       ;
; compare_result_0_1_2_3[11]~4                                                                              ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][12]                                              ; 1       ;
; compare_result_0_1_2_3[12]~3                                                                              ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][13]                                              ; 1       ;
; compare_result_0_1_2_3[13]~2                                                                              ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][14]                                              ; 1       ;
; compare_result_0_1_2_3[14]~1                                                                              ; 1       ;
; shift_register_5_slot:calculate_result_shift_reg|data[4][15]                                              ; 1       ;
; compare_result_0_1_2_3[15]~0                                                                              ; 1       ;
; ready~reg0                                                                                                ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a1       ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a2       ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a3       ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a4       ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a5       ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a6       ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a7       ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0       ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a1       ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a2       ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a3       ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a4       ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a5       ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a6       ; 1       ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a7       ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0 ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a1 ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a2 ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a3 ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a4 ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a5 ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a6 ; 1       ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a7 ; 1       ;
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0       ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~1                                                        ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~0                                                        ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT15                                                ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT14                                                ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT13                                                ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT12                                                ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT11                                                ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT10                                                ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT9                                                 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT8                                                 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT7                                                 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT6                                                 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT5                                                 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT4                                                 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT3                                                 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT2                                                 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT1                                                 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1                                                          ; 1       ;
; LessThan3~29                                                                                              ; 1       ;
; LessThan3~27                                                                                              ; 1       ;
; LessThan3~25                                                                                              ; 1       ;
; LessThan3~23                                                                                              ; 1       ;
; LessThan3~21                                                                                              ; 1       ;
; LessThan3~19                                                                                              ; 1       ;
; LessThan3~17                                                                                              ; 1       ;
; LessThan3~15                                                                                              ; 1       ;
; LessThan3~13                                                                                              ; 1       ;
; LessThan3~11                                                                                              ; 1       ;
; LessThan3~9                                                                                               ; 1       ;
; LessThan3~7                                                                                               ; 1       ;
; LessThan3~5                                                                                               ; 1       ;
; LessThan3~3                                                                                               ; 1       ;
; LessThan3~1                                                                                               ; 1       ;
; LessThan2~29                                                                                              ; 1       ;
; LessThan2~27                                                                                              ; 1       ;
; LessThan2~25                                                                                              ; 1       ;
; LessThan2~23                                                                                              ; 1       ;
; LessThan2~21                                                                                              ; 1       ;
; LessThan2~19                                                                                              ; 1       ;
; LessThan2~17                                                                                              ; 1       ;
; LessThan2~15                                                                                              ; 1       ;
; LessThan2~13                                                                                              ; 1       ;
; LessThan2~11                                                                                              ; 1       ;
; LessThan2~9                                                                                               ; 1       ;
; LessThan2~7                                                                                               ; 1       ;
; LessThan2~5                                                                                               ; 1       ;
; LessThan2~3                                                                                               ; 1       ;
; LessThan2~1                                                                                               ; 1       ;
; LessThan1~29                                                                                              ; 1       ;
; LessThan1~27                                                                                              ; 1       ;
; LessThan1~25                                                                                              ; 1       ;
; LessThan1~23                                                                                              ; 1       ;
; LessThan1~21                                                                                              ; 1       ;
; LessThan1~19                                                                                              ; 1       ;
; LessThan1~17                                                                                              ; 1       ;
; LessThan1~15                                                                                              ; 1       ;
; LessThan1~13                                                                                              ; 1       ;
; LessThan1~11                                                                                              ; 1       ;
; LessThan1~9                                                                                               ; 1       ;
; LessThan1~7                                                                                               ; 1       ;
; LessThan1~5                                                                                               ; 1       ;
; LessThan1~3                                                                                               ; 1       ;
; LessThan1~1                                                                                               ; 1       ;
; LessThan0~29                                                                                              ; 1       ;
; LessThan0~27                                                                                              ; 1       ;
; LessThan0~25                                                                                              ; 1       ;
; LessThan0~23                                                                                              ; 1       ;
; LessThan0~21                                                                                              ; 1       ;
; LessThan0~19                                                                                              ; 1       ;
; LessThan0~17                                                                                              ; 1       ;
; LessThan0~15                                                                                              ; 1       ;
; LessThan0~13                                                                                              ; 1       ;
; LessThan0~11                                                                                              ; 1       ;
; LessThan0~9                                                                                               ; 1       ;
; LessThan0~7                                                                                               ; 1       ;
; LessThan0~5                                                                                               ; 1       ;
; LessThan0~3                                                                                               ; 1       ;
; LessThan0~1                                                                                               ; 1       ;
+-----------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                    ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X25_Y12_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; AFIFO:in_T_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X25_Y12_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X25_Y12_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                        ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; shift_register_5_slot:calculate_result_shift_reg|data[0][0] ; Simple Multiplier (9-bit) ; DSPOUT_X34_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1         ;                           ; DSPMULT_X34_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 428 / 47,787 ( < 1 % ) ;
; C16 interconnects     ; 28 / 1,804 ( 2 % )     ;
; C4 interconnects      ; 173 / 31,272 ( < 1 % ) ;
; Direct links          ; 91 / 47,787 ( < 1 % )  ;
; Global clocks         ; 3 / 20 ( 15 % )        ;
; Local interconnects   ; 123 / 15,408 ( < 1 % ) ;
; R24 interconnects     ; 20 / 1,775 ( 1 % )     ;
; R4 interconnects      ; 273 / 41,310 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.81) ; Number of LABs  (Total = 21) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 14                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.38) ; Number of LABs  (Total = 21) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 18                           ;
; 1 Clock                            ; 10                           ;
; 1 Clock enable                     ; 9                            ;
; 2 Clock enables                    ; 4                            ;
; 2 Clocks                           ; 9                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.62) ; Number of LABs  (Total = 21) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.19) ; Number of LABs  (Total = 21) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 2                            ;
; 8                                               ; 0                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 2                            ;
; 16                                              ; 0                            ;
; 17                                              ; 2                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 1                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 0                            ;
; 27                                              ; 0                            ;
; 28                                              ; 0                            ;
; 29                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.57) ; Number of LABs  (Total = 21) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 3                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
; 33                                           ; 0                            ;
; 34                                           ; 0                            ;
; 35                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 38        ; 0            ; 0            ; 38        ; 38        ; 0            ; 10           ; 0            ; 0            ; 28           ; 0            ; 10           ; 28           ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 38        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 38           ; 38           ; 38           ; 38           ; 38           ; 0         ; 38           ; 38           ; 0         ; 0         ; 38           ; 28           ; 38           ; 38           ; 10           ; 38           ; 28           ; 10           ; 38           ; 38           ; 38           ; 28           ; 38           ; 38           ; 38           ; 38           ; 38           ; 0         ; 38           ; 38           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ready              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_valid          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_account[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_account[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_account[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_account[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_account[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_account[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_account[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_account[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk1               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk2               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_valid           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_account[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_account[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_account[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_account[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_account[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_account[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_account[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_account[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_A[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_A[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_A[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_A[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_A[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_A[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_A[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_A[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_T[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_T[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_T[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_T[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_T[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_T[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_T[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_T[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                   ;
+------------------------------------------------+------------------------------------------------------------+-------------------+
; Source Register                                ; Destination Register                                       ; Delay Added in ns ;
+------------------------------------------------+------------------------------------------------------------+-------------------+
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][7] ; 0.028             ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][6] ; 0.028             ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][5] ; 0.028             ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4] ; 0.028             ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][3] ; 0.028             ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2] ; 0.028             ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][1] ; 0.028             ;
; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][0] ; 0.028             ;
+------------------------------------------------+------------------------------------------------------------+-------------------+
Note: This table only shows the top 8 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "LAB2"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 38 pins of 38 total pins
    Info (169086): Pin ready not assigned to an exact location on the device
    Info (169086): Pin out_valid not assigned to an exact location on the device
    Info (169086): Pin out_account[0] not assigned to an exact location on the device
    Info (169086): Pin out_account[1] not assigned to an exact location on the device
    Info (169086): Pin out_account[2] not assigned to an exact location on the device
    Info (169086): Pin out_account[3] not assigned to an exact location on the device
    Info (169086): Pin out_account[4] not assigned to an exact location on the device
    Info (169086): Pin out_account[5] not assigned to an exact location on the device
    Info (169086): Pin out_account[6] not assigned to an exact location on the device
    Info (169086): Pin out_account[7] not assigned to an exact location on the device
    Info (169086): Pin clk1 not assigned to an exact location on the device
    Info (169086): Pin rst_n not assigned to an exact location on the device
    Info (169086): Pin clk2 not assigned to an exact location on the device
    Info (169086): Pin in_valid not assigned to an exact location on the device
    Info (169086): Pin in_account[0] not assigned to an exact location on the device
    Info (169086): Pin in_account[1] not assigned to an exact location on the device
    Info (169086): Pin in_account[2] not assigned to an exact location on the device
    Info (169086): Pin in_account[3] not assigned to an exact location on the device
    Info (169086): Pin in_account[4] not assigned to an exact location on the device
    Info (169086): Pin in_account[5] not assigned to an exact location on the device
    Info (169086): Pin in_account[6] not assigned to an exact location on the device
    Info (169086): Pin in_account[7] not assigned to an exact location on the device
    Info (169086): Pin in_A[0] not assigned to an exact location on the device
    Info (169086): Pin in_A[1] not assigned to an exact location on the device
    Info (169086): Pin in_A[2] not assigned to an exact location on the device
    Info (169086): Pin in_A[3] not assigned to an exact location on the device
    Info (169086): Pin in_A[4] not assigned to an exact location on the device
    Info (169086): Pin in_A[5] not assigned to an exact location on the device
    Info (169086): Pin in_A[6] not assigned to an exact location on the device
    Info (169086): Pin in_A[7] not assigned to an exact location on the device
    Info (169086): Pin in_T[0] not assigned to an exact location on the device
    Info (169086): Pin in_T[1] not assigned to an exact location on the device
    Info (169086): Pin in_T[2] not assigned to an exact location on the device
    Info (169086): Pin in_T[3] not assigned to an exact location on the device
    Info (169086): Pin in_T[4] not assigned to an exact location on the device
    Info (169086): Pin in_T[5] not assigned to an exact location on the device
    Info (169086): Pin in_T[6] not assigned to an exact location on the device
    Info (169086): Pin in_T[7] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LAB2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk2~input (placed in PIN G2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node clk1~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node rst_n~input (placed in PIN T2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier output
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 35 (unused VREF, 2.5V VCCIO, 25 input, 10 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.16 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/choug/VLSI_Projects/LAB2/output_files/LAB2.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5347 megabytes
    Info: Processing ended: Thu Nov 24 17:30:38 2022
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/choug/VLSI_Projects/LAB2/output_files/LAB2.fit.smsg.


