+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                               ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_led_top                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_key_top|key_lable[3].u_key|u_negedge_detect                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_key_top|key_lable[3].u_key                                            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_key_top|key_lable[2].u_key|u_negedge_detect                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_key_top|key_lable[2].u_key                                            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_key_top|key_lable[1].u_key|u_negedge_detect                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_key_top|key_lable[1].u_key                                            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_key_top|key_lable[0].u_key|u_negedge_detect                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_key_top|key_lable[0].u_key                                            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_key_top                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fpga_training_stp_fifo                                       ; 129   ; 100            ; 0            ; 100            ; 0      ; 100             ; 100           ; 100             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|u_fifo_data_check|u_sync_ff_2d                               ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|u_fifo_data_check                                            ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|wrfull_eq_comp    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|wrempty_eq_comp   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|rdfull_eq_comp    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|rdempty_eq_comp   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe16 ; 7     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|ws_dgrp           ; 7     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|ws_bwp            ; 7     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|ws_brp            ; 7     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe13 ; 7     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|rs_dgwp           ; 7     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|rs_bwp            ; 7     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|rs_brp            ; 7     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|fifo_ram          ; 23    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|wrptr_g1p         ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|rdptr_g1p         ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin  ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin  ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin  ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin  ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst|dcfifo_component|auto_generated                   ; 12    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|fifo0_inst                                                   ; 12    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|u_fifo_wr                                                    ; 4     ; 0              ; 1            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top|u_fifo_rd                                                    ; 12    ; 0              ; 10           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fifo_top                                                              ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_ram_top|fpga_training_stp_ram                                         ; 129   ; 102            ; 0            ; 102            ; 0      ; 102             ; 102           ; 102             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_ram_top|u_ram_data_check|u_sync_ff                                    ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_ram_top|u_ram_data_check                                              ; 16    ; 0              ; 5            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_ram_top|ram0_2port_inst|altsyncram_component|auto_generated           ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_ram_top|ram0_2port_inst                                               ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_ram_top|u_ram_wr                                                      ; 2     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_ram_top|u_ram_rd                                                      ; 10    ; 0              ; 8            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_ram_top                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_clock_tree|pll1_inst|altpll_component|auto_generated                  ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_clock_tree|pll1_inst                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_clock_tree|pll0_inst|altpll_component|auto_generated                  ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_clock_tree|pll0_inst                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_clock_tree                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
