TimeQuest Timing Analyzer report for memoria
Thu Nov 20 15:40:35 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; memoria                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 180.57 MHz ; 180.57 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.538 ; -33.847            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.541 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -2082.000                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                         ;
+--------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.538 ; rw_96x8_sync:U_RAM|RW~998  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.294      ; 5.827      ;
; -4.306 ; rw_96x8_sync:U_RAM|RW~1578 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.293      ; 5.594      ;
; -4.293 ; rw_96x8_sync:U_RAM|RW~1235 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.268      ; 5.556      ;
; -4.277 ; rw_96x8_sync:U_RAM|RW~694  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.311      ; 5.583      ;
; -4.264 ; rw_96x8_sync:U_RAM|RW~726  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.302      ; 5.561      ;
; -4.253 ; rw_96x8_sync:U_RAM|RW~1706 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.302      ; 5.550      ;
; -4.238 ; rw_96x8_sync:U_RAM|RW~1502 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.311      ; 5.544      ;
; -4.232 ; rw_96x8_sync:U_RAM|RW~621  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.245      ; 5.472      ;
; -4.227 ; rw_96x8_sync:U_RAM|RW~2010 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.300      ; 5.522      ;
; -4.210 ; rw_96x8_sync:U_RAM|RW~974  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.317      ; 5.522      ;
; -4.210 ; rw_96x8_sync:U_RAM|RW~866  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.493      ;
; -4.207 ; rw_96x8_sync:U_RAM|RW~1878 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.316      ; 5.518      ;
; -4.197 ; rw_96x8_sync:U_RAM|RW~1054 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.319      ; 5.511      ;
; -4.193 ; rw_96x8_sync:U_RAM|RW~1602 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.302      ; 5.490      ;
; -4.192 ; rw_96x8_sync:U_RAM|RW~1110 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.308      ; 5.495      ;
; -4.182 ; rw_96x8_sync:U_RAM|RW~686  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.322      ; 5.499      ;
; -4.180 ; rw_96x8_sync:U_RAM|RW~1011 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.252      ; 5.427      ;
; -4.177 ; rw_96x8_sync:U_RAM|RW~1901 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.297      ; 5.469      ;
; -4.176 ; rw_96x8_sync:U_RAM|RW~1873 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.273      ; 5.444      ;
; -4.156 ; rw_96x8_sync:U_RAM|RW~1730 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.289      ; 5.440      ;
; -4.149 ; rw_96x8_sync:U_RAM|RW~47   ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.310      ; 5.454      ;
; -4.148 ; rw_96x8_sync:U_RAM|RW~861  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.259      ; 5.402      ;
; -4.148 ; rw_96x8_sync:U_RAM|RW~1715 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.261      ; 5.404      ;
; -4.143 ; rw_96x8_sync:U_RAM|RW~584  ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.258      ; 5.396      ;
; -4.142 ; rw_96x8_sync:U_RAM|RW~1841 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.272      ; 5.409      ;
; -4.140 ; rw_96x8_sync:U_RAM|RW~431  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.305      ; 5.440      ;
; -4.125 ; rw_96x8_sync:U_RAM|RW~1809 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.273      ; 5.393      ;
; -4.122 ; rw_96x8_sync:U_RAM|RW~497  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.295      ; 5.412      ;
; -4.121 ; rw_96x8_sync:U_RAM|RW~369  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.412      ;
; -4.120 ; rw_96x8_sync:U_RAM|RW~1649 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.256      ; 5.371      ;
; -4.115 ; rw_96x8_sync:U_RAM|RW~1617 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.268      ; 5.378      ;
; -4.111 ; rw_96x8_sync:U_RAM|RW~1230 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.308      ; 5.414      ;
; -4.111 ; rw_96x8_sync:U_RAM|RW~2002 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.293      ; 5.399      ;
; -4.109 ; rw_96x8_sync:U_RAM|RW~1846 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.310      ; 5.414      ;
; -4.095 ; rw_96x8_sync:U_RAM|RW~982  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.311      ; 5.401      ;
; -4.091 ; rw_96x8_sync:U_RAM|RW~559  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.321      ; 5.407      ;
; -4.087 ; rw_96x8_sync:U_RAM|RW~1234 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.278      ; 5.360      ;
; -4.087 ; rw_96x8_sync:U_RAM|RW~1747 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.252      ; 5.334      ;
; -4.086 ; rw_96x8_sync:U_RAM|RW~989  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.253      ; 5.334      ;
; -4.085 ; rw_96x8_sync:U_RAM|RW~1014 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.312      ; 5.392      ;
; -4.083 ; rw_96x8_sync:U_RAM|RW~1562 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.307      ; 5.385      ;
; -4.066 ; rw_96x8_sync:U_RAM|RW~1491 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.269      ; 5.330      ;
; -4.063 ; rw_96x8_sync:U_RAM|RW~171  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.300      ; 5.358      ;
; -4.063 ; rw_96x8_sync:U_RAM|RW~1763 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.283      ; 5.341      ;
; -4.050 ; rw_96x8_sync:U_RAM|RW~934  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.298      ; 5.343      ;
; -4.049 ; rw_96x8_sync:U_RAM|RW~1170 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.278      ; 5.322      ;
; -4.048 ; rw_96x8_sync:U_RAM|RW~34   ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.284      ; 5.327      ;
; -4.044 ; rw_96x8_sync:U_RAM|RW~234  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.299      ; 5.338      ;
; -4.033 ; rw_96x8_sync:U_RAM|RW~1751 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.302      ; 5.330      ;
; -4.033 ; rw_96x8_sync:U_RAM|RW~893  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.266      ; 5.294      ;
; -4.030 ; rw_96x8_sync:U_RAM|RW~1606 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.322      ; 5.347      ;
; -4.027 ; rw_96x8_sync:U_RAM|RW~1962 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.278      ; 5.300      ;
; -4.024 ; rw_96x8_sync:U_RAM|RW~977  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.273      ; 5.292      ;
; -4.020 ; rw_96x8_sync:U_RAM|RW~1853 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.268      ; 5.283      ;
; -4.018 ; rw_96x8_sync:U_RAM|RW~447  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.302      ; 5.315      ;
; -4.016 ; rw_96x8_sync:U_RAM|RW~1285 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.292      ;
; -4.010 ; rw_96x8_sync:U_RAM|RW~1261 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.301      ; 5.306      ;
; -4.010 ; rw_96x8_sync:U_RAM|RW~692  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.262      ; 5.267      ;
; -4.001 ; rw_96x8_sync:U_RAM|RW~1180 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.300      ; 5.296      ;
; -4.001 ; rw_96x8_sync:U_RAM|RW~1862 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.322      ; 5.318      ;
; -3.995 ; rw_96x8_sync:U_RAM|RW~502  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.303      ; 5.293      ;
; -3.992 ; rw_96x8_sync:U_RAM|RW~1463 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.295      ; 5.282      ;
; -3.987 ; rw_96x8_sync:U_RAM|RW~1834 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.311      ; 5.293      ;
; -3.987 ; rw_96x8_sync:U_RAM|RW~348  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.270      ; 5.252      ;
; -3.983 ; rw_96x8_sync:U_RAM|RW~1223 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.293      ; 5.271      ;
; -3.978 ; rw_96x8_sync:U_RAM|RW~1714 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.301      ; 5.274      ;
; -3.977 ; rw_96x8_sync:U_RAM|RW~756  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.283      ; 5.255      ;
; -3.974 ; rw_96x8_sync:U_RAM|RW~241  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.294      ; 5.263      ;
; -3.973 ; rw_96x8_sync:U_RAM|RW~1644 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.300      ; 5.268      ;
; -3.968 ; rw_96x8_sync:U_RAM|RW~1605 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.270      ; 5.233      ;
; -3.967 ; rw_96x8_sync:U_RAM|RW~605  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.245      ; 5.207      ;
; -3.966 ; rw_96x8_sync:U_RAM|RW~226  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.286      ; 5.247      ;
; -3.964 ; rw_96x8_sync:U_RAM|RW~1253 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.276      ; 5.235      ;
; -3.964 ; rw_96x8_sync:U_RAM|RW~70   ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.321      ; 5.280      ;
; -3.963 ; rw_96x8_sync:U_RAM|RW~305  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.294      ; 5.252      ;
; -3.963 ; rw_96x8_sync:U_RAM|RW~710  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.310      ; 5.268      ;
; -3.961 ; rw_96x8_sync:U_RAM|RW~877  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.267      ; 5.223      ;
; -3.958 ; rw_96x8_sync:U_RAM|RW~411  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.282      ; 5.235      ;
; -3.957 ; rw_96x8_sync:U_RAM|RW~328  ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.284      ; 5.236      ;
; -3.957 ; rw_96x8_sync:U_RAM|RW~851  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.246      ; 5.198      ;
; -3.957 ; rw_96x8_sync:U_RAM|RW~1656 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.246      ; 5.198      ;
; -3.954 ; rw_96x8_sync:U_RAM|RW~1533 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.254      ; 5.203      ;
; -3.952 ; rw_96x8_sync:U_RAM|RW~1052 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.300      ; 5.247      ;
; -3.952 ; rw_96x8_sync:U_RAM|RW~1624 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.258      ; 5.205      ;
; -3.949 ; rw_96x8_sync:U_RAM|RW~1651 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.234      ; 5.178      ;
; -3.944 ; rw_96x8_sync:U_RAM|RW~742  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.318      ; 5.257      ;
; -3.944 ; rw_96x8_sync:U_RAM|RW~49   ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.297      ; 5.236      ;
; -3.942 ; rw_96x8_sync:U_RAM|RW~2022 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.308      ; 5.245      ;
; -3.941 ; rw_96x8_sync:U_RAM|RW~750  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.318      ; 5.254      ;
; -3.941 ; rw_96x8_sync:U_RAM|RW~1550 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.321      ; 5.257      ;
; -3.941 ; rw_96x8_sync:U_RAM|RW~1960 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.263      ; 5.199      ;
; -3.938 ; rw_96x8_sync:U_RAM|RW~776  ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.284      ; 5.217      ;
; -3.937 ; rw_96x8_sync:U_RAM|RW~821  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.255      ; 5.187      ;
; -3.936 ; rw_96x8_sync:U_RAM|RW~671  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.304      ; 5.235      ;
; -3.932 ; rw_96x8_sync:U_RAM|RW~1340 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.223      ;
; -3.929 ; rw_96x8_sync:U_RAM|RW~794  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.307      ; 5.231      ;
; -3.927 ; rw_96x8_sync:U_RAM|RW~371  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.274      ; 5.196      ;
; -3.927 ; rw_96x8_sync:U_RAM|RW~1394 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.210      ;
; -3.923 ; rw_96x8_sync:U_RAM|RW~1221 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.199      ;
; -3.915 ; rw_96x8_sync:U_RAM|RW~244  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.283      ; 5.193      ;
+--------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                         ;
+-------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 1.541 ; rw_96x8_sync:U_RAM|RW~443  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.135      ;
; 1.683 ; rw_96x8_sync:U_RAM|RW~1546 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.440      ; 2.280      ;
; 1.710 ; rw_96x8_sync:U_RAM|RW~578  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.429      ; 2.296      ;
; 1.784 ; rw_96x8_sync:U_RAM|RW~622  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.378      ;
; 1.834 ; rw_96x8_sync:U_RAM|RW~111  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.464      ; 2.455      ;
; 1.853 ; rw_96x8_sync:U_RAM|RW~1641 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.449      ; 2.459      ;
; 1.864 ; rw_96x8_sync:U_RAM|RW~1670 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.475      ; 2.496      ;
; 1.949 ; rw_96x8_sync:U_RAM|RW~2032 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.438      ; 2.544      ;
; 1.951 ; rw_96x8_sync:U_RAM|RW~618  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.417      ; 2.525      ;
; 1.952 ; rw_96x8_sync:U_RAM|RW~1161 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.443      ; 2.552      ;
; 1.954 ; rw_96x8_sync:U_RAM|RW~1888 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.438      ; 2.549      ;
; 1.965 ; rw_96x8_sync:U_RAM|RW~655  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.466      ; 2.588      ;
; 1.967 ; rw_96x8_sync:U_RAM|RW~706  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.429      ; 2.553      ;
; 1.991 ; rw_96x8_sync:U_RAM|RW~1033 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.103      ; 2.251      ;
; 1.992 ; rw_96x8_sync:U_RAM|RW~2058 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.117      ; 2.266      ;
; 1.996 ; rw_96x8_sync:U_RAM|RW~685  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.432      ; 2.585      ;
; 1.996 ; rw_96x8_sync:U_RAM|RW~2060 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.107      ; 2.260      ;
; 2.016 ; rw_96x8_sync:U_RAM|RW~1665 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.610      ;
; 2.025 ; rw_96x8_sync:U_RAM|RW~1792 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.429      ; 2.611      ;
; 2.025 ; rw_96x8_sync:U_RAM|RW~818  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.426      ; 2.608      ;
; 2.026 ; rw_96x8_sync:U_RAM|RW~1563 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.434      ; 2.617      ;
; 2.027 ; rw_96x8_sync:U_RAM|RW~493  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.435      ; 2.619      ;
; 2.027 ; rw_96x8_sync:U_RAM|RW~367  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.464      ; 2.648      ;
; 2.029 ; rw_96x8_sync:U_RAM|RW~265  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.625      ;
; 2.040 ; rw_96x8_sync:U_RAM|RW~468  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.440      ; 2.637      ;
; 2.040 ; rw_96x8_sync:U_RAM|RW~2029 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.433      ; 2.630      ;
; 2.071 ; rw_96x8_sync:U_RAM|RW~1965 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.415      ; 2.643      ;
; 2.077 ; rw_96x8_sync:U_RAM|RW~1600 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.430      ; 2.664      ;
; 2.087 ; rw_96x8_sync:U_RAM|RW~169  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.460      ; 2.704      ;
; 2.101 ; rw_96x8_sync:U_RAM|RW~905  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.448      ; 2.706      ;
; 2.106 ; rw_96x8_sync:U_RAM|RW~1146 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.427      ; 2.690      ;
; 2.111 ; rw_96x8_sync:U_RAM|RW~1959 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.441      ; 2.709      ;
; 2.130 ; rw_96x8_sync:U_RAM|RW~1534 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.446      ; 2.733      ;
; 2.131 ; rw_96x8_sync:U_RAM|RW~237  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.435      ; 2.723      ;
; 2.132 ; rw_96x8_sync:U_RAM|RW~2063 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.109      ; 2.398      ;
; 2.134 ; rw_96x8_sync:U_RAM|RW~2050 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.427      ; 2.718      ;
; 2.135 ; rw_96x8_sync:U_RAM|RW~1329 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.435      ; 2.727      ;
; 2.135 ; rw_96x8_sync:U_RAM|RW~1996 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.372      ;
; 2.140 ; rw_96x8_sync:U_RAM|RW~1750 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.452      ; 2.749      ;
; 2.141 ; rw_96x8_sync:U_RAM|RW~847  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.466      ; 2.764      ;
; 2.149 ; rw_96x8_sync:U_RAM|RW~398  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.476      ; 2.782      ;
; 2.156 ; rw_96x8_sync:U_RAM|RW~1728 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.442      ; 2.755      ;
; 2.157 ; rw_96x8_sync:U_RAM|RW~1991 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.440      ; 2.754      ;
; 2.159 ; rw_96x8_sync:U_RAM|RW~2028 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.753      ;
; 2.172 ; rw_96x8_sync:U_RAM|RW~393  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.438      ; 2.767      ;
; 2.175 ; rw_96x8_sync:U_RAM|RW~846  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.476      ; 2.808      ;
; 2.176 ; rw_96x8_sync:U_RAM|RW~1786 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.427      ; 2.760      ;
; 2.178 ; rw_96x8_sync:U_RAM|RW~212  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.774      ;
; 2.181 ; rw_96x8_sync:U_RAM|RW~602  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.417      ; 2.755      ;
; 2.181 ; rw_96x8_sync:U_RAM|RW~1664 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.430      ; 2.768      ;
; 2.185 ; rw_96x8_sync:U_RAM|RW~110  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.474      ; 2.816      ;
; 2.186 ; rw_96x8_sync:U_RAM|RW~397  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.423      ; 2.766      ;
; 2.191 ; rw_96x8_sync:U_RAM|RW~1590 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.448      ; 2.796      ;
; 2.195 ; rw_96x8_sync:U_RAM|RW~1799 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.461      ; 2.813      ;
; 2.205 ; rw_96x8_sync:U_RAM|RW~1696 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.799      ;
; 2.209 ; rw_96x8_sync:U_RAM|RW~1614 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.478      ; 2.844      ;
; 2.216 ; rw_96x8_sync:U_RAM|RW~269  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.424      ; 2.797      ;
; 2.223 ; rw_96x8_sync:U_RAM|RW~143  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.462      ; 2.842      ;
; 2.227 ; rw_96x8_sync:U_RAM|RW~1443 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.429      ; 2.813      ;
; 2.229 ; rw_96x8_sync:U_RAM|RW~1702 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.451      ; 2.837      ;
; 2.229 ; rw_96x8_sync:U_RAM|RW~898  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.426      ; 2.812      ;
; 2.235 ; rw_96x8_sync:U_RAM|RW~1160 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.455      ; 2.847      ;
; 2.245 ; rw_96x8_sync:U_RAM|RW~1376 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.438      ; 2.840      ;
; 2.259 ; rw_96x8_sync:U_RAM|RW~650  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.456      ; 2.872      ;
; 2.260 ; rw_96x8_sync:U_RAM|RW~1508 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.436      ; 2.853      ;
; 2.260 ; rw_96x8_sync:U_RAM|RW~457  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.446      ; 2.863      ;
; 2.261 ; rw_96x8_sync:U_RAM|RW~972  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.855      ;
; 2.261 ; rw_96x8_sync:U_RAM|RW~1476 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.843      ;
; 2.262 ; rw_96x8_sync:U_RAM|RW~1473 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.436      ; 2.855      ;
; 2.268 ; rw_96x8_sync:U_RAM|RW~263  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.436      ; 2.861      ;
; 2.270 ; rw_96x8_sync:U_RAM|RW~404  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.440      ; 2.867      ;
; 2.270 ; rw_96x8_sync:U_RAM|RW~189  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.433      ; 2.860      ;
; 2.277 ; rw_96x8_sync:U_RAM|RW~634  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.431      ; 2.865      ;
; 2.282 ; rw_96x8_sync:U_RAM|RW~826  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.878      ;
; 2.285 ; rw_96x8_sync:U_RAM|RW~187  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.867      ;
; 2.286 ; rw_96x8_sync:U_RAM|RW~141  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.419      ; 2.862      ;
; 2.286 ; rw_96x8_sync:U_RAM|RW~935  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.428      ; 2.871      ;
; 2.289 ; rw_96x8_sync:U_RAM|RW~1257 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.453      ; 2.899      ;
; 2.292 ; rw_96x8_sync:U_RAM|RW~930  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.426      ; 2.875      ;
; 2.295 ; rw_96x8_sync:U_RAM|RW~521  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.891      ;
; 2.295 ; rw_96x8_sync:U_RAM|RW~654  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.476      ; 2.928      ;
; 2.296 ; rw_96x8_sync:U_RAM|RW~1707 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.429      ; 2.882      ;
; 2.304 ; rw_96x8_sync:U_RAM|RW~1798 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.471      ; 2.932      ;
; 2.304 ; rw_96x8_sync:U_RAM|RW~744  ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.438      ; 2.899      ;
; 2.306 ; rw_96x8_sync:U_RAM|RW~1913 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.452      ; 2.915      ;
; 2.307 ; rw_96x8_sync:U_RAM|RW~121  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.104      ; 2.568      ;
; 2.308 ; rw_96x8_sync:U_RAM|RW~1769 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.453      ; 2.918      ;
; 2.308 ; rw_96x8_sync:U_RAM|RW~1601 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.902      ;
; 2.309 ; rw_96x8_sync:U_RAM|RW~1037 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.433      ; 2.899      ;
; 2.311 ; rw_96x8_sync:U_RAM|RW~1513 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.434      ; 2.902      ;
; 2.313 ; rw_96x8_sync:U_RAM|RW~973  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.433      ; 2.903      ;
; 2.316 ; rw_96x8_sync:U_RAM|RW~329  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.912      ;
; 2.316 ; rw_96x8_sync:U_RAM|RW~1770 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.471      ; 2.944      ;
; 2.317 ; rw_96x8_sync:U_RAM|RW~996  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.415      ; 2.889      ;
; 2.318 ; rw_96x8_sync:U_RAM|RW~1984 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.443      ; 2.918      ;
; 2.320 ; rw_96x8_sync:U_RAM|RW~1835 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.438      ; 2.915      ;
; 2.322 ; rw_96x8_sync:U_RAM|RW~1744 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.440      ; 2.919      ;
; 2.324 ; rw_96x8_sync:U_RAM|RW~1421 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.419      ; 2.900      ;
; 2.326 ; rw_96x8_sync:U_RAM|RW~1930 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.095      ; 2.578      ;
; 2.326 ; rw_96x8_sync:U_RAM|RW~2045 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.100      ; 2.583      ;
+-------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~100                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1000                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1001                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1002                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1003                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1004                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1005                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1006                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1007                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1008                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1009                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~101                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1010                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1011                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1012                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1013                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1014                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1015                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1016                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1017                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1018                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1019                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~102                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1020                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1021                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1022                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1023                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1024                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1025                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1026                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1027                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1028                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1029                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~103                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1030                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1031                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1032                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1033                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1034                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1035                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1036                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1037                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1038                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1039                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~104                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1040                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1041                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1042                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1043                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1044                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1045                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1046                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1047                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1048                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1049                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~105                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1050                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1051                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1052                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1053                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1054                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1055                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1056                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1057                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1058                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1059                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~106                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1060                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1061                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1062                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1063                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1064                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1065                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1066                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1067                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1068                 ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+-------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+--------+------------+-----------------+
; address[*]  ; clk        ; 9.315 ; 10.084 ; Rise       ; clk             ;
;  address[0] ; clk        ; 8.457 ; 8.841  ; Rise       ; clk             ;
;  address[1] ; clk        ; 7.826 ; 8.393  ; Rise       ; clk             ;
;  address[2] ; clk        ; 8.710 ; 9.253  ; Rise       ; clk             ;
;  address[3] ; clk        ; 8.785 ; 9.139  ; Rise       ; clk             ;
;  address[4] ; clk        ; 6.959 ; 6.777  ; Rise       ; clk             ;
;  address[5] ; clk        ; 9.315 ; 10.084 ; Rise       ; clk             ;
;  address[6] ; clk        ; 9.018 ; 9.399  ; Rise       ; clk             ;
;  address[7] ; clk        ; 6.850 ; 7.011  ; Rise       ; clk             ;
; data_in[*]  ; clk        ; 4.114 ; 4.569  ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 3.884 ; 4.476  ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 4.114 ; 4.569  ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 3.967 ; 4.468  ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 3.966 ; 4.505  ; Rise       ; clk             ;
;  data_in[4] ; clk        ; 3.527 ; 4.002  ; Rise       ; clk             ;
;  data_in[5] ; clk        ; 3.736 ; 4.266  ; Rise       ; clk             ;
;  data_in[6] ; clk        ; 3.556 ; 4.083  ; Rise       ; clk             ;
;  data_in[7] ; clk        ; 3.360 ; 3.853  ; Rise       ; clk             ;
; writen      ; clk        ; 5.627 ; 6.178  ; Rise       ; clk             ;
+-------------+------------+-------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clk        ; 0.083  ; 0.107  ; Rise       ; clk             ;
;  address[0] ; clk        ; -1.800 ; -2.257 ; Rise       ; clk             ;
;  address[1] ; clk        ; -1.659 ; -2.137 ; Rise       ; clk             ;
;  address[2] ; clk        ; -1.516 ; -1.945 ; Rise       ; clk             ;
;  address[3] ; clk        ; -1.415 ; -1.907 ; Rise       ; clk             ;
;  address[4] ; clk        ; 0.083  ; 0.107  ; Rise       ; clk             ;
;  address[5] ; clk        ; -1.570 ; -2.052 ; Rise       ; clk             ;
;  address[6] ; clk        ; -1.775 ; -2.256 ; Rise       ; clk             ;
;  address[7] ; clk        ; -0.070 ; -0.204 ; Rise       ; clk             ;
; data_in[*]  ; clk        ; -0.701 ; -1.093 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -0.960 ; -1.343 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -1.333 ; -1.761 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -1.172 ; -1.630 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -0.903 ; -1.290 ; Rise       ; clk             ;
;  data_in[4] ; clk        ; -0.977 ; -1.356 ; Rise       ; clk             ;
;  data_in[5] ; clk        ; -1.197 ; -1.663 ; Rise       ; clk             ;
;  data_in[6] ; clk        ; -0.930 ; -1.304 ; Rise       ; clk             ;
;  data_in[7] ; clk        ; -0.701 ; -1.093 ; Rise       ; clk             ;
; writen      ; clk        ; -1.717 ; -2.158 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 9.261 ; 9.263 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 7.633 ; 7.652 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 9.261 ; 9.263 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 8.208 ; 8.141 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 8.201 ; 8.177 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 7.846 ; 7.847 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 8.900 ; 8.893 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 8.831 ; 8.796 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 8.003 ; 7.981 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 5.723 ; 5.752 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.723 ; 5.752 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.394 ; 5.410 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 5.656 ; 5.670 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.623 ; 5.665 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.364 ; 5.377 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.712 ; 5.726 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.679 ; 5.699 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.223 ; 5.246 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 6.595 ; 6.720 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.565 ; 5.548 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.657 ; 5.679 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.671 ; 5.683 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.620 ; 5.627 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.403 ; 5.429 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.382 ; 5.405 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.651 ; 5.667 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 6.595 ; 6.720 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 6.209 ; 6.151 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 7.387 ; 7.392 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 8.137 ; 8.086 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 6.209 ; 6.151 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 6.486 ; 6.432 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 6.515 ; 6.463 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 6.778 ; 6.741 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 6.580 ; 6.628 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 6.700 ; 6.648 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 5.125 ; 5.146 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.607 ; 5.633 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.290 ; 5.305 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 5.540 ; 5.553 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.509 ; 5.549 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.260 ; 5.272 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.594 ; 5.608 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.564 ; 5.583 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.125 ; 5.146 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 5.279 ; 5.301 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.450 ; 5.432 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.543 ; 5.563 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.555 ; 5.566 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.506 ; 5.512 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.298 ; 5.322 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.279 ; 5.301 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.535 ; 5.550 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 6.490 ; 6.614 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 12.752 ; 11.581 ; 12.050 ; 13.161 ;
; address[0]    ; data_out[1] ; 12.290 ; 12.292 ; 12.659 ; 12.646 ;
; address[0]    ; data_out[2] ; 12.157 ; 12.129 ; 12.573 ; 12.513 ;
; address[0]    ; data_out[3] ; 12.363 ; 12.292 ; 12.691 ; 12.690 ;
; address[0]    ; data_out[4] ; 12.473 ; 12.426 ; 12.853 ; 12.854 ;
; address[0]    ; data_out[5] ; 12.631 ; 12.577 ; 12.961 ; 12.977 ;
; address[0]    ; data_out[6] ; 12.418 ; 12.383 ; 12.807 ; 12.772 ;
; address[0]    ; data_out[7] ; 12.418 ; 12.396 ; 12.788 ; 12.733 ;
; address[1]    ; data_out[0] ; 12.877 ; 13.056 ; 13.552 ; 13.334 ;
; address[1]    ; data_out[1] ; 12.415 ; 12.417 ; 12.832 ; 12.819 ;
; address[1]    ; data_out[2] ; 12.282 ; 12.254 ; 12.746 ; 12.686 ;
; address[1]    ; data_out[3] ; 12.488 ; 12.417 ; 12.864 ; 12.863 ;
; address[1]    ; data_out[4] ; 12.598 ; 12.551 ; 13.026 ; 13.027 ;
; address[1]    ; data_out[5] ; 12.756 ; 12.702 ; 13.134 ; 13.150 ;
; address[1]    ; data_out[6] ; 12.543 ; 12.508 ; 12.980 ; 12.945 ;
; address[1]    ; data_out[7] ; 12.543 ; 12.521 ; 12.961 ; 12.906 ;
; address[2]    ; data_out[0] ; 12.909 ; 13.366 ; 13.823 ; 13.291 ;
; address[2]    ; data_out[1] ; 12.447 ; 12.449 ; 12.789 ; 12.776 ;
; address[2]    ; data_out[2] ; 12.314 ; 12.286 ; 12.703 ; 12.643 ;
; address[2]    ; data_out[3] ; 12.520 ; 12.449 ; 12.821 ; 12.820 ;
; address[2]    ; data_out[4] ; 12.630 ; 12.583 ; 12.983 ; 12.984 ;
; address[2]    ; data_out[5] ; 12.788 ; 12.734 ; 13.091 ; 13.107 ;
; address[2]    ; data_out[6] ; 12.575 ; 12.540 ; 12.937 ; 12.902 ;
; address[2]    ; data_out[7] ; 12.575 ; 12.553 ; 12.918 ; 12.863 ;
; address[3]    ; data_out[0] ; 12.991 ; 13.448 ; 13.944 ; 13.412 ;
; address[3]    ; data_out[1] ; 12.529 ; 12.531 ; 12.910 ; 12.897 ;
; address[3]    ; data_out[2] ; 12.396 ; 12.368 ; 12.824 ; 12.764 ;
; address[3]    ; data_out[3] ; 12.602 ; 12.531 ; 12.942 ; 12.941 ;
; address[3]    ; data_out[4] ; 12.712 ; 12.665 ; 13.104 ; 13.105 ;
; address[3]    ; data_out[5] ; 12.870 ; 12.816 ; 13.212 ; 13.228 ;
; address[3]    ; data_out[6] ; 12.657 ; 12.622 ; 13.058 ; 13.023 ;
; address[3]    ; data_out[7] ; 12.657 ; 12.635 ; 13.039 ; 12.984 ;
; address[4]    ; data_out[0] ; 9.338  ;        ;        ; 9.270  ;
; address[4]    ; data_out[1] ; 8.012  ; 7.935  ; 7.991  ; 7.905  ;
; address[4]    ; data_out[2] ; 8.022  ; 7.962  ; 7.963  ; 7.935  ;
; address[4]    ; data_out[3] ; 8.140  ; 8.139  ; 8.169  ; 8.098  ;
; address[4]    ; data_out[4] ; 7.649  ; 7.587  ; 7.705  ; 7.658  ;
; address[4]    ; data_out[5] ; 8.410  ; 8.426  ; 8.437  ; 8.383  ;
; address[4]    ; data_out[6] ; 8.152  ; 8.162  ; 8.189  ; 8.098  ;
; address[4]    ; data_out[7] ; 8.137  ; 8.138  ; 8.166  ; 8.097  ;
; address[5]    ; data_out[0] ; 13.169 ; 12.637 ; 13.209 ; 13.666 ;
; address[5]    ; data_out[1] ; 12.169 ; 12.156 ; 12.747 ; 12.749 ;
; address[5]    ; data_out[2] ; 12.083 ; 12.023 ; 12.614 ; 12.586 ;
; address[5]    ; data_out[3] ; 12.201 ; 12.200 ; 12.820 ; 12.749 ;
; address[5]    ; data_out[4] ; 12.363 ; 12.364 ; 12.930 ; 12.883 ;
; address[5]    ; data_out[5] ; 12.471 ; 12.487 ; 13.088 ; 13.034 ;
; address[5]    ; data_out[6] ; 12.317 ; 12.282 ; 12.875 ; 12.840 ;
; address[5]    ; data_out[7] ; 12.298 ; 12.243 ; 12.875 ; 12.853 ;
; address[6]    ; data_out[0] ; 12.830 ; 12.298 ; 12.947 ; 13.404 ;
; address[6]    ; data_out[1] ; 11.796 ; 11.783 ; 12.485 ; 12.487 ;
; address[6]    ; data_out[2] ; 11.710 ; 11.650 ; 12.352 ; 12.324 ;
; address[6]    ; data_out[3] ; 11.828 ; 11.827 ; 12.558 ; 12.487 ;
; address[6]    ; data_out[4] ; 11.990 ; 11.991 ; 12.668 ; 12.621 ;
; address[6]    ; data_out[5] ; 12.098 ; 12.114 ; 12.826 ; 12.772 ;
; address[6]    ; data_out[6] ; 11.944 ; 11.909 ; 12.613 ; 12.578 ;
; address[6]    ; data_out[7] ; 11.925 ; 11.870 ; 12.613 ; 12.591 ;
; address[7]    ; data_out[0] ; 10.949 ; 10.808 ; 10.928 ; 11.009 ;
; address[7]    ; data_out[1] ; 10.306 ; 10.293 ; 10.466 ; 10.468 ;
; address[7]    ; data_out[2] ; 10.220 ; 10.160 ; 10.333 ; 10.305 ;
; address[7]    ; data_out[3] ; 10.338 ; 10.337 ; 10.539 ; 10.468 ;
; address[7]    ; data_out[4] ; 10.500 ; 10.501 ; 10.649 ; 10.602 ;
; address[7]    ; data_out[5] ; 10.608 ; 10.624 ; 10.807 ; 10.753 ;
; address[7]    ; data_out[6] ; 10.454 ; 10.419 ; 10.594 ; 10.559 ;
; address[7]    ; data_out[7] ; 10.435 ; 10.380 ; 10.594 ; 10.572 ;
; port_in_00[0] ; data_out[0] ; 8.638  ;        ;        ; 9.108  ;
; port_in_00[1] ; data_out[1] ; 6.500  ;        ;        ; 6.890  ;
; port_in_00[2] ; data_out[2] ; 6.453  ;        ;        ; 6.841  ;
; port_in_00[3] ; data_out[3] ; 6.728  ;        ;        ; 7.143  ;
; port_in_00[4] ; data_out[4] ; 6.396  ;        ;        ; 6.778  ;
; port_in_00[5] ; data_out[5] ; 6.696  ;        ;        ; 7.127  ;
; port_in_00[6] ; data_out[6] ; 6.151  ;        ;        ; 6.521  ;
; port_in_00[7] ; data_out[7] ; 6.746  ;        ;        ; 7.162  ;
; port_in_01[0] ; data_out[0] ; 9.559  ;        ;        ; 9.960  ;
; port_in_01[1] ; data_out[1] ; 6.653  ;        ;        ; 6.994  ;
; port_in_01[2] ; data_out[2] ; 6.521  ;        ;        ; 6.897  ;
; port_in_01[3] ; data_out[3] ; 6.203  ;        ;        ; 6.546  ;
; port_in_01[4] ; data_out[4] ; 6.097  ;        ;        ; 6.424  ;
; port_in_01[5] ; data_out[5] ; 6.492  ;        ;        ; 6.861  ;
; port_in_01[6] ; data_out[6] ; 6.525  ;        ;        ; 6.915  ;
; port_in_01[7] ; data_out[7] ; 6.182  ;        ;        ; 6.537  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 11.363 ; 11.231 ; 11.687 ; 11.882 ;
; address[0]    ; data_out[1] ; 10.083 ; 10.007 ; 10.655 ; 10.570 ;
; address[0]    ; data_out[2] ; 10.094 ; 10.035 ; 10.629 ; 10.600 ;
; address[0]    ; data_out[3] ; 10.194 ; 10.164 ; 10.791 ; 10.731 ;
; address[0]    ; data_out[4] ; 9.735  ; 9.656  ; 10.296 ; 10.249 ;
; address[0]    ; data_out[5] ; 10.453 ; 10.440 ; 11.048 ; 11.005 ;
; address[0]    ; data_out[6] ; 10.182 ; 10.218 ; 10.830 ; 10.719 ;
; address[0]    ; data_out[7] ; 10.192 ; 10.164 ; 10.788 ; 10.730 ;
; address[1]    ; data_out[0] ; 12.474 ; 11.349 ; 11.852 ; 12.919 ;
; address[1]    ; data_out[1] ; 11.419 ; 11.334 ; 11.847 ; 11.771 ;
; address[1]    ; data_out[2] ; 11.393 ; 11.364 ; 11.858 ; 11.799 ;
; address[1]    ; data_out[3] ; 11.555 ; 11.495 ; 11.958 ; 11.928 ;
; address[1]    ; data_out[4] ; 11.060 ; 11.013 ; 11.499 ; 11.420 ;
; address[1]    ; data_out[5] ; 11.812 ; 11.769 ; 12.217 ; 12.204 ;
; address[1]    ; data_out[6] ; 11.594 ; 11.483 ; 11.946 ; 11.982 ;
; address[1]    ; data_out[7] ; 11.552 ; 11.494 ; 11.956 ; 11.928 ;
; address[2]    ; data_out[0] ; 12.506 ; 11.381 ; 11.813 ; 12.880 ;
; address[2]    ; data_out[1] ; 11.718 ; 11.633 ; 12.109 ; 12.033 ;
; address[2]    ; data_out[2] ; 11.692 ; 11.663 ; 12.120 ; 12.061 ;
; address[2]    ; data_out[3] ; 11.854 ; 11.794 ; 12.220 ; 12.190 ;
; address[2]    ; data_out[4] ; 11.359 ; 11.312 ; 11.761 ; 11.682 ;
; address[2]    ; data_out[5] ; 12.111 ; 12.068 ; 12.479 ; 12.466 ;
; address[2]    ; data_out[6] ; 11.893 ; 11.782 ; 12.208 ; 12.244 ;
; address[2]    ; data_out[7] ; 11.851 ; 11.793 ; 12.218 ; 12.190 ;
; address[3]    ; data_out[0] ; 12.582 ; 11.457 ; 11.928 ; 12.995 ;
; address[3]    ; data_out[1] ; 11.794 ; 11.709 ; 12.224 ; 12.148 ;
; address[3]    ; data_out[2] ; 11.768 ; 11.739 ; 12.235 ; 12.176 ;
; address[3]    ; data_out[3] ; 11.930 ; 11.870 ; 12.335 ; 12.305 ;
; address[3]    ; data_out[4] ; 11.435 ; 11.388 ; 11.876 ; 11.797 ;
; address[3]    ; data_out[5] ; 12.187 ; 12.144 ; 12.594 ; 12.581 ;
; address[3]    ; data_out[6] ; 11.969 ; 11.858 ; 12.323 ; 12.359 ;
; address[3]    ; data_out[7] ; 11.927 ; 11.869 ; 12.333 ; 12.305 ;
; address[4]    ; data_out[0] ; 8.287  ;        ;        ; 8.236  ;
; address[4]    ; data_out[1] ; 7.096  ; 7.037  ; 7.238  ; 7.153  ;
; address[4]    ; data_out[2] ; 6.969  ; 6.911  ; 7.096  ; 7.029  ;
; address[4]    ; data_out[3] ; 7.164  ; 7.110  ; 7.247  ; 7.193  ;
; address[4]    ; data_out[4] ; 6.765  ; 6.686  ; 6.879  ; 6.832  ;
; address[4]    ; data_out[5] ; 7.432  ; 7.419  ; 7.533  ; 7.496  ;
; address[4]    ; data_out[6] ; 7.212  ; 7.247  ; 7.338  ; 7.302  ;
; address[4]    ; data_out[7] ; 7.222  ; 7.194  ; 7.371  ; 7.313  ;
; address[5]    ; data_out[0] ; 9.568  ; 9.562  ; 9.996  ; 9.962  ;
; address[5]    ; data_out[1] ; 11.271 ; 11.195 ; 11.756 ; 11.671 ;
; address[5]    ; data_out[2] ; 10.414 ; 10.356 ; 10.902 ; 10.844 ;
; address[5]    ; data_out[3] ; 10.803 ; 10.749 ; 11.322 ; 11.268 ;
; address[5]    ; data_out[4] ; 10.720 ; 10.663 ; 11.208 ; 11.156 ;
; address[5]    ; data_out[5] ; 11.076 ; 11.058 ; 11.592 ; 11.573 ;
; address[5]    ; data_out[6] ; 10.895 ; 10.890 ; 11.416 ; 11.412 ;
; address[5]    ; data_out[7] ; 10.715 ; 10.670 ; 11.218 ; 11.166 ;
; address[6]    ; data_out[0] ; 10.026 ; 10.020 ; 10.490 ; 10.456 ;
; address[6]    ; data_out[1] ; 10.158 ; 10.082 ; 10.651 ; 10.566 ;
; address[6]    ; data_out[2] ; 9.301  ; 9.243  ; 9.797  ; 9.739  ;
; address[6]    ; data_out[3] ; 9.690  ; 9.636  ; 10.217 ; 10.163 ;
; address[6]    ; data_out[4] ; 9.607  ; 9.550  ; 10.103 ; 10.051 ;
; address[6]    ; data_out[5] ; 9.963  ; 9.945  ; 10.487 ; 10.468 ;
; address[6]    ; data_out[6] ; 9.782  ; 9.777  ; 10.311 ; 10.307 ;
; address[6]    ; data_out[7] ; 9.602  ; 9.557  ; 10.113 ; 10.061 ;
; address[7]    ; data_out[0] ; 5.928  ; 8.370  ; 8.539  ; 5.947  ;
; address[7]    ; data_out[1] ; 8.247  ; 8.162  ; 8.242  ; 8.183  ;
; address[7]    ; data_out[2] ; 8.105  ; 8.038  ; 8.115  ; 8.057  ;
; address[7]    ; data_out[3] ; 8.256  ; 8.202  ; 8.310  ; 8.256  ;
; address[7]    ; data_out[4] ; 7.888  ; 7.841  ; 7.911  ; 7.832  ;
; address[7]    ; data_out[5] ; 8.542  ; 8.505  ; 8.578  ; 8.565  ;
; address[7]    ; data_out[6] ; 8.347  ; 8.311  ; 8.358  ; 8.393  ;
; address[7]    ; data_out[7] ; 8.380  ; 8.322  ; 8.368  ; 8.340  ;
; port_in_00[0] ; data_out[0] ; 8.400  ;        ;        ; 8.858  ;
; port_in_00[1] ; data_out[1] ; 6.341  ;        ;        ; 6.720  ;
; port_in_00[2] ; data_out[2] ; 6.283  ;        ;        ; 6.651  ;
; port_in_00[3] ; data_out[3] ; 6.525  ;        ;        ; 6.927  ;
; port_in_00[4] ; data_out[4] ; 6.208  ;        ;        ; 6.578  ;
; port_in_00[5] ; data_out[5] ; 6.493  ;        ;        ; 6.911  ;
; port_in_00[6] ; data_out[6] ; 6.007  ;        ;        ; 6.367  ;
; port_in_00[7] ; data_out[7] ; 6.541  ;        ;        ; 6.944  ;
; port_in_01[0] ; data_out[0] ; 9.288  ;        ;        ; 9.679  ;
; port_in_01[1] ; data_out[1] ; 6.489  ;        ;        ; 6.822  ;
; port_in_01[2] ; data_out[2] ; 6.354  ;        ;        ; 6.707  ;
; port_in_01[3] ; data_out[3] ; 6.058  ;        ;        ; 6.392  ;
; port_in_01[4] ; data_out[4] ; 5.956  ;        ;        ; 6.275  ;
; port_in_01[5] ; data_out[5] ; 6.334  ;        ;        ; 6.694  ;
; port_in_01[6] ; data_out[6] ; 6.364  ;        ;        ; 6.745  ;
; port_in_01[7] ; data_out[7] ; 6.037  ;        ;        ; 6.383  ;
+---------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 201.05 MHz ; 201.05 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.974 ; -29.628           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 1.410 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2082.000                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+--------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.974 ; rw_96x8_sync:U_RAM|RW~998  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.261      ; 5.230      ;
; -3.786 ; rw_96x8_sync:U_RAM|RW~694  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.275      ; 5.056      ;
; -3.742 ; rw_96x8_sync:U_RAM|RW~1706 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.273      ; 5.010      ;
; -3.741 ; rw_96x8_sync:U_RAM|RW~1054 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.284      ; 5.020      ;
; -3.733 ; rw_96x8_sync:U_RAM|RW~1502 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.280      ; 5.008      ;
; -3.726 ; rw_96x8_sync:U_RAM|RW~1878 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.283      ; 5.004      ;
; -3.725 ; rw_96x8_sync:U_RAM|RW~1578 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.265      ; 4.985      ;
; -3.725 ; rw_96x8_sync:U_RAM|RW~1873 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.246      ; 4.966      ;
; -3.724 ; rw_96x8_sync:U_RAM|RW~2010 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.273      ; 4.992      ;
; -3.714 ; rw_96x8_sync:U_RAM|RW~726  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.268      ; 4.977      ;
; -3.712 ; rw_96x8_sync:U_RAM|RW~1235 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.240      ; 4.947      ;
; -3.702 ; rw_96x8_sync:U_RAM|RW~1809 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.246      ; 4.943      ;
; -3.698 ; rw_96x8_sync:U_RAM|RW~1649 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.229      ; 4.922      ;
; -3.671 ; rw_96x8_sync:U_RAM|RW~1602 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.271      ; 4.937      ;
; -3.668 ; rw_96x8_sync:U_RAM|RW~621  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.227      ; 4.890      ;
; -3.667 ; rw_96x8_sync:U_RAM|RW~974  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.282      ; 4.944      ;
; -3.654 ; rw_96x8_sync:U_RAM|RW~866  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.257      ; 4.906      ;
; -3.654 ; rw_96x8_sync:U_RAM|RW~1617 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.242      ; 4.891      ;
; -3.653 ; rw_96x8_sync:U_RAM|RW~1841 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.245      ; 4.893      ;
; -3.649 ; rw_96x8_sync:U_RAM|RW~1110 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.274      ; 4.918      ;
; -3.638 ; rw_96x8_sync:U_RAM|RW~584  ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.234      ; 4.867      ;
; -3.630 ; rw_96x8_sync:U_RAM|RW~1730 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.258      ; 4.883      ;
; -3.624 ; rw_96x8_sync:U_RAM|RW~369  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.264      ; 4.883      ;
; -3.618 ; rw_96x8_sync:U_RAM|RW~1011 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.226      ; 4.839      ;
; -3.617 ; rw_96x8_sync:U_RAM|RW~686  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.899      ;
; -3.617 ; rw_96x8_sync:U_RAM|RW~1715 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.229      ; 4.841      ;
; -3.613 ; rw_96x8_sync:U_RAM|RW~1901 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.273      ; 4.881      ;
; -3.607 ; rw_96x8_sync:U_RAM|RW~47   ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.280      ; 4.882      ;
; -3.606 ; rw_96x8_sync:U_RAM|RW~497  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.263      ; 4.864      ;
; -3.601 ; rw_96x8_sync:U_RAM|RW~1234 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.254      ; 4.850      ;
; -3.601 ; rw_96x8_sync:U_RAM|RW~1846 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.277      ; 4.873      ;
; -3.594 ; rw_96x8_sync:U_RAM|RW~1170 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.254      ; 4.843      ;
; -3.593 ; rw_96x8_sync:U_RAM|RW~431  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.860      ;
; -3.591 ; rw_96x8_sync:U_RAM|RW~1763 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.251      ; 4.837      ;
; -3.586 ; rw_96x8_sync:U_RAM|RW~2002 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.267      ; 4.848      ;
; -3.577 ; rw_96x8_sync:U_RAM|RW~1014 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.280      ; 4.852      ;
; -3.576 ; rw_96x8_sync:U_RAM|RW~861  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.242      ; 4.813      ;
; -3.562 ; rw_96x8_sync:U_RAM|RW~692  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.235      ; 4.792      ;
; -3.558 ; rw_96x8_sync:U_RAM|RW~934  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.266      ; 4.819      ;
; -3.558 ; rw_96x8_sync:U_RAM|RW~1747 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.222      ; 4.775      ;
; -3.556 ; rw_96x8_sync:U_RAM|RW~1853 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.246      ; 4.797      ;
; -3.553 ; rw_96x8_sync:U_RAM|RW~171  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.268      ; 4.816      ;
; -3.549 ; rw_96x8_sync:U_RAM|RW~1230 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.274      ; 4.818      ;
; -3.543 ; rw_96x8_sync:U_RAM|RW~989  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.234      ; 4.772      ;
; -3.541 ; rw_96x8_sync:U_RAM|RW~982  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.274      ; 4.810      ;
; -3.538 ; rw_96x8_sync:U_RAM|RW~559  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.290      ; 4.823      ;
; -3.532 ; rw_96x8_sync:U_RAM|RW~1562 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.280      ; 4.807      ;
; -3.531 ; rw_96x8_sync:U_RAM|RW~34   ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.255      ; 4.781      ;
; -3.530 ; rw_96x8_sync:U_RAM|RW~1962 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.252      ; 4.777      ;
; -3.523 ; rw_96x8_sync:U_RAM|RW~334  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.273      ; 4.791      ;
; -3.522 ; rw_96x8_sync:U_RAM|RW~1751 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.269      ; 4.786      ;
; -3.515 ; rw_96x8_sync:U_RAM|RW~977  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.242      ; 4.752      ;
; -3.512 ; rw_96x8_sync:U_RAM|RW~1180 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.270      ; 4.777      ;
; -3.511 ; rw_96x8_sync:U_RAM|RW~1491 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.240      ; 4.746      ;
; -3.506 ; rw_96x8_sync:U_RAM|RW~234  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.270      ; 4.771      ;
; -3.498 ; rw_96x8_sync:U_RAM|RW~502  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.269      ; 4.762      ;
; -3.491 ; rw_96x8_sync:U_RAM|RW~1261 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.277      ; 4.763      ;
; -3.490 ; rw_96x8_sync:U_RAM|RW~1052 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.270      ; 4.755      ;
; -3.488 ; rw_96x8_sync:U_RAM|RW~49   ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.264      ; 4.747      ;
; -3.486 ; rw_96x8_sync:U_RAM|RW~893  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.243      ; 4.724      ;
; -3.479 ; rw_96x8_sync:U_RAM|RW~411  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.253      ; 4.727      ;
; -3.476 ; rw_96x8_sync:U_RAM|RW~1605 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.248      ; 4.719      ;
; -3.475 ; rw_96x8_sync:U_RAM|RW~756  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.254      ; 4.724      ;
; -3.475 ; rw_96x8_sync:U_RAM|RW~1285 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.257      ; 4.727      ;
; -3.475 ; rw_96x8_sync:U_RAM|RW~1714 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.269      ; 4.739      ;
; -3.475 ; rw_96x8_sync:U_RAM|RW~1656 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.221      ; 4.691      ;
; -3.472 ; rw_96x8_sync:U_RAM|RW~1606 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.285      ; 4.752      ;
; -3.464 ; rw_96x8_sync:U_RAM|RW~1394 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.260      ; 4.719      ;
; -3.462 ; rw_96x8_sync:U_RAM|RW~1862 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.285      ; 4.742      ;
; -3.462 ; rw_96x8_sync:U_RAM|RW~1624 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.234      ; 4.691      ;
; -3.460 ; rw_96x8_sync:U_RAM|RW~1253 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.257      ; 4.712      ;
; -3.458 ; rw_96x8_sync:U_RAM|RW~244  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.254      ; 4.707      ;
; -3.456 ; rw_96x8_sync:U_RAM|RW~851  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.220      ; 4.671      ;
; -3.454 ; rw_96x8_sync:U_RAM|RW~305  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.262      ; 4.711      ;
; -3.454 ; rw_96x8_sync:U_RAM|RW~447  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.274      ; 4.723      ;
; -3.453 ; rw_96x8_sync:U_RAM|RW~1223 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.262      ; 4.710      ;
; -3.451 ; rw_96x8_sync:U_RAM|RW~241  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.262      ; 4.708      ;
; -3.450 ; rw_96x8_sync:U_RAM|RW~1775 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.281      ; 4.726      ;
; -3.450 ; rw_96x8_sync:U_RAM|RW~821  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.233      ; 4.678      ;
; -3.449 ; rw_96x8_sync:U_RAM|RW~1550 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.284      ; 4.728      ;
; -3.441 ; rw_96x8_sync:U_RAM|RW~328  ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.254      ; 4.690      ;
; -3.439 ; rw_96x8_sync:U_RAM|RW~1834 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.283      ; 4.717      ;
; -3.438 ; rw_96x8_sync:U_RAM|RW~1644 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.705      ;
; -3.437 ; rw_96x8_sync:U_RAM|RW~776  ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.254      ; 4.686      ;
; -3.435 ; rw_96x8_sync:U_RAM|RW~1340 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.266      ; 4.696      ;
; -3.434 ; rw_96x8_sync:U_RAM|RW~371  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.242      ; 4.671      ;
; -3.433 ; rw_96x8_sync:U_RAM|RW~877  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.245      ; 4.673      ;
; -3.432 ; rw_96x8_sync:U_RAM|RW~1651 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.207      ; 4.634      ;
; -3.431 ; rw_96x8_sync:U_RAM|RW~742  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.282      ; 4.708      ;
; -3.431 ; rw_96x8_sync:U_RAM|RW~197  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.698      ;
; -3.430 ; rw_96x8_sync:U_RAM|RW~1533 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.236      ; 4.661      ;
; -3.428 ; rw_96x8_sync:U_RAM|RW~1597 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.237      ; 4.660      ;
; -3.427 ; rw_96x8_sync:U_RAM|RW~673  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.275      ; 4.697      ;
; -3.427 ; rw_96x8_sync:U_RAM|RW~1221 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.258      ; 4.680      ;
; -3.425 ; rw_96x8_sync:U_RAM|RW~750  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.282      ; 4.702      ;
; -3.425 ; rw_96x8_sync:U_RAM|RW~226  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.258      ; 4.678      ;
; -3.421 ; rw_96x8_sync:U_RAM|RW~115  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.242      ; 4.658      ;
; -3.419 ; rw_96x8_sync:U_RAM|RW~2022 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.271      ; 4.685      ;
; -3.418 ; rw_96x8_sync:U_RAM|RW~657  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.275      ; 4.688      ;
; -3.418 ; rw_96x8_sync:U_RAM|RW~600  ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.234      ; 4.647      ;
+--------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 1.410 ; rw_96x8_sync:U_RAM|RW~443  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.391      ; 1.945      ;
; 1.546 ; rw_96x8_sync:U_RAM|RW~1546 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.393      ; 2.083      ;
; 1.549 ; rw_96x8_sync:U_RAM|RW~578  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.383      ; 2.076      ;
; 1.626 ; rw_96x8_sync:U_RAM|RW~622  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.389      ; 2.159      ;
; 1.655 ; rw_96x8_sync:U_RAM|RW~111  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.415      ; 2.214      ;
; 1.661 ; rw_96x8_sync:U_RAM|RW~1641 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.404      ; 2.209      ;
; 1.697 ; rw_96x8_sync:U_RAM|RW~1670 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.422      ; 2.263      ;
; 1.768 ; rw_96x8_sync:U_RAM|RW~618  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.374      ; 2.286      ;
; 1.786 ; rw_96x8_sync:U_RAM|RW~2032 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.390      ; 2.320      ;
; 1.787 ; rw_96x8_sync:U_RAM|RW~1161 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.399      ; 2.330      ;
; 1.788 ; rw_96x8_sync:U_RAM|RW~706  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.383      ; 2.315      ;
; 1.791 ; rw_96x8_sync:U_RAM|RW~1888 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.390      ; 2.325      ;
; 1.799 ; rw_96x8_sync:U_RAM|RW~1033 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.093      ; 2.036      ;
; 1.810 ; rw_96x8_sync:U_RAM|RW~655  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.417      ; 2.371      ;
; 1.813 ; rw_96x8_sync:U_RAM|RW~685  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.393      ; 2.350      ;
; 1.820 ; rw_96x8_sync:U_RAM|RW~2058 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.100      ; 2.064      ;
; 1.822 ; rw_96x8_sync:U_RAM|RW~2060 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.091      ; 2.057      ;
; 1.828 ; rw_96x8_sync:U_RAM|RW~818  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.380      ; 2.352      ;
; 1.831 ; rw_96x8_sync:U_RAM|RW~367  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.415      ; 2.390      ;
; 1.833 ; rw_96x8_sync:U_RAM|RW~1665 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.390      ; 2.367      ;
; 1.833 ; rw_96x8_sync:U_RAM|RW~493  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.395      ; 2.372      ;
; 1.841 ; rw_96x8_sync:U_RAM|RW~265  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.392      ; 2.377      ;
; 1.843 ; rw_96x8_sync:U_RAM|RW~1792 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.384      ; 2.371      ;
; 1.844 ; rw_96x8_sync:U_RAM|RW~468  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.396      ; 2.384      ;
; 1.863 ; rw_96x8_sync:U_RAM|RW~1563 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.388      ; 2.395      ;
; 1.883 ; rw_96x8_sync:U_RAM|RW~2029 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.393      ; 2.420      ;
; 1.883 ; rw_96x8_sync:U_RAM|RW~1600 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.384      ; 2.411      ;
; 1.890 ; rw_96x8_sync:U_RAM|RW~1965 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.378      ; 2.412      ;
; 1.897 ; rw_96x8_sync:U_RAM|RW~169  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.413      ; 2.454      ;
; 1.907 ; rw_96x8_sync:U_RAM|RW~905  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.402      ; 2.453      ;
; 1.913 ; rw_96x8_sync:U_RAM|RW~1959 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.393      ; 2.450      ;
; 1.917 ; rw_96x8_sync:U_RAM|RW~1146 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.384      ; 2.445      ;
; 1.925 ; rw_96x8_sync:U_RAM|RW~237  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.395      ; 2.464      ;
; 1.937 ; rw_96x8_sync:U_RAM|RW~398  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.422      ; 2.503      ;
; 1.937 ; rw_96x8_sync:U_RAM|RW~2063 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.098      ; 2.179      ;
; 1.938 ; rw_96x8_sync:U_RAM|RW~846  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.423      ; 2.505      ;
; 1.946 ; rw_96x8_sync:U_RAM|RW~1996 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.156      ;
; 1.948 ; rw_96x8_sync:U_RAM|RW~1329 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.388      ; 2.480      ;
; 1.948 ; rw_96x8_sync:U_RAM|RW~2050 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.381      ; 2.473      ;
; 1.948 ; rw_96x8_sync:U_RAM|RW~1534 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.397      ; 2.489      ;
; 1.949 ; rw_96x8_sync:U_RAM|RW~212  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.395      ; 2.488      ;
; 1.950 ; rw_96x8_sync:U_RAM|RW~393  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.390      ; 2.484      ;
; 1.953 ; rw_96x8_sync:U_RAM|RW~1750 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.400      ; 2.497      ;
; 1.956 ; rw_96x8_sync:U_RAM|RW~1728 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.393      ; 2.493      ;
; 1.957 ; rw_96x8_sync:U_RAM|RW~847  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.417      ; 2.518      ;
; 1.967 ; rw_96x8_sync:U_RAM|RW~1991 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.393      ; 2.504      ;
; 1.976 ; rw_96x8_sync:U_RAM|RW~2028 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.390      ; 2.510      ;
; 1.976 ; rw_96x8_sync:U_RAM|RW~1664 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.384      ; 2.504      ;
; 1.978 ; rw_96x8_sync:U_RAM|RW~1786 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.384      ; 2.506      ;
; 1.986 ; rw_96x8_sync:U_RAM|RW~397  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.384      ; 2.514      ;
; 1.989 ; rw_96x8_sync:U_RAM|RW~602  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.374      ; 2.507      ;
; 1.991 ; rw_96x8_sync:U_RAM|RW~1590 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.397      ; 2.532      ;
; 1.998 ; rw_96x8_sync:U_RAM|RW~1799 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.413      ; 2.555      ;
; 2.009 ; rw_96x8_sync:U_RAM|RW~898  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.380      ; 2.533      ;
; 2.011 ; rw_96x8_sync:U_RAM|RW~143  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.417      ; 2.572      ;
; 2.011 ; rw_96x8_sync:U_RAM|RW~110  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.421      ; 2.576      ;
; 2.012 ; rw_96x8_sync:U_RAM|RW~269  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.542      ;
; 2.014 ; rw_96x8_sync:U_RAM|RW~1696 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.390      ; 2.548      ;
; 2.023 ; rw_96x8_sync:U_RAM|RW~1443 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.383      ; 2.550      ;
; 2.032 ; rw_96x8_sync:U_RAM|RW~1160 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.408      ; 2.584      ;
; 2.034 ; rw_96x8_sync:U_RAM|RW~1702 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.399      ; 2.577      ;
; 2.036 ; rw_96x8_sync:U_RAM|RW~1614 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.424      ; 2.604      ;
; 2.039 ; rw_96x8_sync:U_RAM|RW~189  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.394      ; 2.577      ;
; 2.042 ; rw_96x8_sync:U_RAM|RW~1508 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.392      ; 2.578      ;
; 2.048 ; rw_96x8_sync:U_RAM|RW~1476 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.380      ; 2.572      ;
; 2.051 ; rw_96x8_sync:U_RAM|RW~263  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.389      ; 2.584      ;
; 2.056 ; rw_96x8_sync:U_RAM|RW~141  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.385      ; 2.585      ;
; 2.057 ; rw_96x8_sync:U_RAM|RW~1376 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.390      ; 2.591      ;
; 2.063 ; rw_96x8_sync:U_RAM|RW~634  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.385      ; 2.592      ;
; 2.064 ; rw_96x8_sync:U_RAM|RW~457  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.398      ; 2.606      ;
; 2.064 ; rw_96x8_sync:U_RAM|RW~930  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.380      ; 2.588      ;
; 2.067 ; rw_96x8_sync:U_RAM|RW~972  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.602      ;
; 2.069 ; rw_96x8_sync:U_RAM|RW~404  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.396      ; 2.609      ;
; 2.069 ; rw_96x8_sync:U_RAM|RW~1473 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.389      ; 2.602      ;
; 2.070 ; rw_96x8_sync:U_RAM|RW~650  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.408      ; 2.622      ;
; 2.074 ; rw_96x8_sync:U_RAM|RW~654  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.423      ; 2.641      ;
; 2.076 ; rw_96x8_sync:U_RAM|RW~935  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.384      ; 2.604      ;
; 2.078 ; rw_96x8_sync:U_RAM|RW~187  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.377      ; 2.599      ;
; 2.078 ; rw_96x8_sync:U_RAM|RW~1257 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.405      ; 2.627      ;
; 2.079 ; rw_96x8_sync:U_RAM|RW~1769 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.405      ; 2.628      ;
; 2.079 ; rw_96x8_sync:U_RAM|RW~121  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.094      ; 2.317      ;
; 2.083 ; rw_96x8_sync:U_RAM|RW~521  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.392      ; 2.619      ;
; 2.088 ; rw_96x8_sync:U_RAM|RW~973  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.394      ; 2.626      ;
; 2.090 ; rw_96x8_sync:U_RAM|RW~1421 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.385      ; 2.619      ;
; 2.098 ; rw_96x8_sync:U_RAM|RW~1601 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.390      ; 2.632      ;
; 2.099 ; rw_96x8_sync:U_RAM|RW~826  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.392      ; 2.635      ;
; 2.102 ; rw_96x8_sync:U_RAM|RW~1707 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.382      ; 2.628      ;
; 2.103 ; rw_96x8_sync:U_RAM|RW~744  ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.638      ;
; 2.105 ; rw_96x8_sync:U_RAM|RW~1513 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.640      ;
; 2.107 ; rw_96x8_sync:U_RAM|RW~329  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.642      ;
; 2.109 ; rw_96x8_sync:U_RAM|RW~1770 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.422      ; 2.675      ;
; 2.111 ; rw_96x8_sync:U_RAM|RW~996  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.371      ; 2.626      ;
; 2.111 ; rw_96x8_sync:U_RAM|RW~1913 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.402      ; 2.657      ;
; 2.111 ; rw_96x8_sync:U_RAM|RW~2034 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.371      ; 2.626      ;
; 2.114 ; rw_96x8_sync:U_RAM|RW~1835 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.649      ;
; 2.114 ; rw_96x8_sync:U_RAM|RW~1930 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.086      ; 2.344      ;
; 2.116 ; rw_96x8_sync:U_RAM|RW~1551 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.402      ; 2.662      ;
; 2.119 ; rw_96x8_sync:U_RAM|RW~1744 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.654      ;
; 2.120 ; rw_96x8_sync:U_RAM|RW~1798 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.419      ; 2.683      ;
; 2.122 ; rw_96x8_sync:U_RAM|RW~1037 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.394      ; 2.660      ;
+-------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~100                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1000                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1001                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1002                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1003                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1004                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1005                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1006                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1007                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1008                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1009                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~101                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1010                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1011                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1012                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1013                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1014                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1015                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1016                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1017                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1018                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1019                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~102                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1020                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1021                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1022                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1023                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1024                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1025                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1026                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1027                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1028                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1029                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~103                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1030                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1031                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1032                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1033                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1034                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1035                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1036                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1037                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1038                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1039                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~104                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1040                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1041                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1042                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1043                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1044                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1045                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1046                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1047                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1048                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1049                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~105                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1050                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1051                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1052                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1053                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1054                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1055                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1056                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1057                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1058                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1059                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~106                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1060                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1061                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1062                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1063                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1064                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1065                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1066                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1067                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1068                 ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clk        ; 8.456 ; 8.946 ; Rise       ; clk             ;
;  address[0] ; clk        ; 7.555 ; 7.949 ; Rise       ; clk             ;
;  address[1] ; clk        ; 7.070 ; 7.440 ; Rise       ; clk             ;
;  address[2] ; clk        ; 7.910 ; 8.249 ; Rise       ; clk             ;
;  address[3] ; clk        ; 7.851 ; 8.220 ; Rise       ; clk             ;
;  address[4] ; clk        ; 6.193 ; 6.327 ; Rise       ; clk             ;
;  address[5] ; clk        ; 8.456 ; 8.946 ; Rise       ; clk             ;
;  address[6] ; clk        ; 8.075 ; 8.454 ; Rise       ; clk             ;
;  address[7] ; clk        ; 6.293 ; 6.423 ; Rise       ; clk             ;
; data_in[*]  ; clk        ; 3.663 ; 4.008 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 3.457 ; 3.884 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 3.663 ; 4.008 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 3.516 ; 3.916 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 3.541 ; 3.898 ; Rise       ; clk             ;
;  data_in[4] ; clk        ; 3.132 ; 3.520 ; Rise       ; clk             ;
;  data_in[5] ; clk        ; 3.322 ; 3.689 ; Rise       ; clk             ;
;  data_in[6] ; clk        ; 3.165 ; 3.554 ; Rise       ; clk             ;
;  data_in[7] ; clk        ; 2.964 ; 3.341 ; Rise       ; clk             ;
; writen      ; clk        ; 5.073 ; 5.448 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clk        ; 0.064  ; 0.020  ; Rise       ; clk             ;
;  address[0] ; clk        ; -1.544 ; -1.928 ; Rise       ; clk             ;
;  address[1] ; clk        ; -1.415 ; -1.811 ; Rise       ; clk             ;
;  address[2] ; clk        ; -1.281 ; -1.642 ; Rise       ; clk             ;
;  address[3] ; clk        ; -1.208 ; -1.592 ; Rise       ; clk             ;
;  address[4] ; clk        ; 0.064  ; 0.020  ; Rise       ; clk             ;
;  address[5] ; clk        ; -1.329 ; -1.735 ; Rise       ; clk             ;
;  address[6] ; clk        ; -1.526 ; -1.926 ; Rise       ; clk             ;
;  address[7] ; clk        ; -0.067 ; -0.242 ; Rise       ; clk             ;
; data_in[*]  ; clk        ; -0.542 ; -0.869 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -0.783 ; -1.097 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -1.118 ; -1.471 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -0.973 ; -1.352 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -0.736 ; -1.040 ; Rise       ; clk             ;
;  data_in[4] ; clk        ; -0.795 ; -1.100 ; Rise       ; clk             ;
;  data_in[5] ; clk        ; -0.995 ; -1.386 ; Rise       ; clk             ;
;  data_in[6] ; clk        ; -0.753 ; -1.067 ; Rise       ; clk             ;
;  data_in[7] ; clk        ; -0.542 ; -0.869 ; Rise       ; clk             ;
; writen      ; clk        ; -1.472 ; -1.845 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 8.619 ; 8.547 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 7.194 ; 7.161 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 8.619 ; 8.547 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 7.647 ; 7.583 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 7.651 ; 7.591 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 7.341 ; 7.304 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 8.300 ; 8.241 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 8.168 ; 8.107 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 7.494 ; 7.433 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 5.445 ; 5.436 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.445 ; 5.436 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.143 ; 5.134 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 5.381 ; 5.361 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.353 ; 5.360 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.113 ; 5.102 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.434 ; 5.431 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.403 ; 5.395 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 4.984 ; 4.989 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 6.337 ; 6.444 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.290 ; 5.244 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.384 ; 5.377 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.395 ; 5.379 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.347 ; 5.326 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.145 ; 5.145 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.132 ; 5.131 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.378 ; 5.373 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 6.337 ; 6.444 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 5.888 ; 5.824 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 6.970 ; 6.926 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 7.663 ; 7.581 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 5.888 ; 5.824 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 6.139 ; 6.081 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 6.164 ; 6.097 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 6.419 ; 6.345 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 6.212 ; 6.183 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 6.326 ; 6.267 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 4.895 ; 4.900 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.340 ; 5.330 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.049 ; 5.041 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 5.277 ; 5.257 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.251 ; 5.257 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.020 ; 5.009 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.328 ; 5.325 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.300 ; 5.291 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 4.895 ; 4.900 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 5.039 ; 5.038 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.186 ; 5.141 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.282 ; 5.274 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.290 ; 5.275 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.244 ; 5.224 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.050 ; 5.049 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.039 ; 5.038 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.274 ; 5.269 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 6.242 ; 6.349 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 11.787 ; 10.609 ; 11.108 ; 12.012 ;
; address[0]    ; data_out[1] ; 11.286 ; 11.215 ; 11.626 ; 11.535 ;
; address[0]    ; data_out[2] ; 11.183 ; 11.147 ; 11.552 ; 11.486 ;
; address[0]    ; data_out[3] ; 11.355 ; 11.281 ; 11.648 ; 11.642 ;
; address[0]    ; data_out[4] ; 11.455 ; 11.362 ; 11.809 ; 11.764 ;
; address[0]    ; data_out[5] ; 11.611 ; 11.521 ; 11.905 ; 11.883 ;
; address[0]    ; data_out[6] ; 11.365 ; 11.310 ; 11.744 ; 11.703 ;
; address[0]    ; data_out[7] ; 11.364 ; 11.334 ; 11.755 ; 11.694 ;
; address[1]    ; data_out[0] ; 11.932 ; 11.950 ; 12.490 ; 12.149 ;
; address[1]    ; data_out[1] ; 11.431 ; 11.360 ; 11.763 ; 11.672 ;
; address[1]    ; data_out[2] ; 11.328 ; 11.292 ; 11.689 ; 11.623 ;
; address[1]    ; data_out[3] ; 11.500 ; 11.426 ; 11.785 ; 11.779 ;
; address[1]    ; data_out[4] ; 11.600 ; 11.507 ; 11.946 ; 11.901 ;
; address[1]    ; data_out[5] ; 11.756 ; 11.666 ; 12.042 ; 12.020 ;
; address[1]    ; data_out[6] ; 11.510 ; 11.455 ; 11.881 ; 11.840 ;
; address[1]    ; data_out[7] ; 11.509 ; 11.479 ; 11.892 ; 11.831 ;
; address[2]    ; data_out[0] ; 11.935 ; 12.218 ; 12.757 ; 12.142 ;
; address[2]    ; data_out[1] ; 11.434 ; 11.363 ; 11.756 ; 11.665 ;
; address[2]    ; data_out[2] ; 11.331 ; 11.295 ; 11.682 ; 11.616 ;
; address[2]    ; data_out[3] ; 11.503 ; 11.429 ; 11.778 ; 11.772 ;
; address[2]    ; data_out[4] ; 11.603 ; 11.510 ; 11.939 ; 11.894 ;
; address[2]    ; data_out[5] ; 11.759 ; 11.669 ; 12.035 ; 12.013 ;
; address[2]    ; data_out[6] ; 11.513 ; 11.458 ; 11.874 ; 11.833 ;
; address[2]    ; data_out[7] ; 11.512 ; 11.482 ; 11.885 ; 11.824 ;
; address[3]    ; data_out[0] ; 12.010 ; 12.293 ; 12.832 ; 12.217 ;
; address[3]    ; data_out[1] ; 11.509 ; 11.438 ; 11.831 ; 11.740 ;
; address[3]    ; data_out[2] ; 11.406 ; 11.370 ; 11.757 ; 11.691 ;
; address[3]    ; data_out[3] ; 11.578 ; 11.504 ; 11.853 ; 11.847 ;
; address[3]    ; data_out[4] ; 11.678 ; 11.585 ; 12.014 ; 11.969 ;
; address[3]    ; data_out[5] ; 11.834 ; 11.744 ; 12.110 ; 12.088 ;
; address[3]    ; data_out[6] ; 11.588 ; 11.533 ; 11.949 ; 11.908 ;
; address[3]    ; data_out[7] ; 11.587 ; 11.557 ; 11.960 ; 11.899 ;
; address[4]    ; data_out[0] ; 8.777  ;        ;        ; 8.662  ;
; address[4]    ; data_out[1] ; 7.535  ; 7.425  ; 7.561  ; 7.443  ;
; address[4]    ; data_out[2] ; 7.534  ; 7.468  ; 7.541  ; 7.505  ;
; address[4]    ; data_out[3] ; 7.630  ; 7.624  ; 7.713  ; 7.639  ;
; address[4]    ; data_out[4] ; 7.193  ; 7.122  ; 7.302  ; 7.209  ;
; address[4]    ; data_out[5] ; 7.887  ; 7.865  ; 7.969  ; 7.879  ;
; address[4]    ; data_out[6] ; 7.637  ; 7.616  ; 7.723  ; 7.618  ;
; address[4]    ; data_out[7] ; 7.627  ; 7.620  ; 7.711  ; 7.636  ;
; address[5]    ; data_out[0] ; 12.213 ; 11.598 ; 12.148 ; 12.431 ;
; address[5]    ; data_out[1] ; 11.243 ; 11.152 ; 11.647 ; 11.576 ;
; address[5]    ; data_out[2] ; 11.169 ; 11.103 ; 11.544 ; 11.508 ;
; address[5]    ; data_out[3] ; 11.265 ; 11.259 ; 11.716 ; 11.642 ;
; address[5]    ; data_out[4] ; 11.426 ; 11.381 ; 11.816 ; 11.723 ;
; address[5]    ; data_out[5] ; 11.522 ; 11.500 ; 11.972 ; 11.882 ;
; address[5]    ; data_out[6] ; 11.361 ; 11.320 ; 11.726 ; 11.671 ;
; address[5]    ; data_out[7] ; 11.372 ; 11.311 ; 11.725 ; 11.695 ;
; address[6]    ; data_out[0] ; 11.900 ; 11.285 ; 11.906 ; 12.189 ;
; address[6]    ; data_out[1] ; 10.899 ; 10.808 ; 11.405 ; 11.334 ;
; address[6]    ; data_out[2] ; 10.825 ; 10.759 ; 11.302 ; 11.266 ;
; address[6]    ; data_out[3] ; 10.921 ; 10.915 ; 11.474 ; 11.400 ;
; address[6]    ; data_out[4] ; 11.082 ; 11.037 ; 11.574 ; 11.481 ;
; address[6]    ; data_out[5] ; 11.178 ; 11.156 ; 11.730 ; 11.640 ;
; address[6]    ; data_out[6] ; 11.017 ; 10.976 ; 11.484 ; 11.429 ;
; address[6]    ; data_out[7] ; 11.028 ; 10.967 ; 11.483 ; 11.453 ;
; address[7]    ; data_out[0] ; 10.266 ; 10.019 ; 10.317 ; 10.247 ;
; address[7]    ; data_out[1] ; 9.633  ; 9.542  ; 9.816  ; 9.745  ;
; address[7]    ; data_out[2] ; 9.559  ; 9.493  ; 9.713  ; 9.677  ;
; address[7]    ; data_out[3] ; 9.655  ; 9.649  ; 9.885  ; 9.811  ;
; address[7]    ; data_out[4] ; 9.816  ; 9.771  ; 9.985  ; 9.892  ;
; address[7]    ; data_out[5] ; 9.912  ; 9.890  ; 10.141 ; 10.051 ;
; address[7]    ; data_out[6] ; 9.751  ; 9.710  ; 9.895  ; 9.840  ;
; address[7]    ; data_out[7] ; 9.762  ; 9.701  ; 9.894  ; 9.864  ;
; port_in_00[0] ; data_out[0] ; 8.028  ;        ;        ; 8.332  ;
; port_in_00[1] ; data_out[1] ; 6.040  ;        ;        ; 6.321  ;
; port_in_00[2] ; data_out[2] ; 5.990  ;        ;        ; 6.307  ;
; port_in_00[3] ; data_out[3] ; 6.238  ;        ;        ; 6.576  ;
; port_in_00[4] ; data_out[4] ; 5.936  ;        ;        ; 6.234  ;
; port_in_00[5] ; data_out[5] ; 6.218  ;        ;        ; 6.541  ;
; port_in_00[6] ; data_out[6] ; 5.711  ;        ;        ; 5.988  ;
; port_in_00[7] ; data_out[7] ; 6.250  ;        ;        ; 6.572  ;
; port_in_01[0] ; data_out[0] ; 8.898  ;        ;        ; 9.096  ;
; port_in_01[1] ; data_out[1] ; 6.185  ;        ;        ; 6.432  ;
; port_in_01[2] ; data_out[2] ; 6.061  ;        ;        ; 6.354  ;
; port_in_01[3] ; data_out[3] ; 5.763  ;        ;        ; 6.039  ;
; port_in_01[4] ; data_out[4] ; 5.665  ;        ;        ; 5.916  ;
; port_in_01[5] ; data_out[5] ; 6.033  ;        ;        ; 6.308  ;
; port_in_01[6] ; data_out[6] ; 6.056  ;        ;        ; 6.337  ;
; port_in_01[7] ; data_out[7] ; 5.745  ;        ;        ; 6.025  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 10.554 ; 10.300 ; 10.784 ; 10.830 ;
; address[0]    ; data_out[1] ; 9.355  ; 9.246  ; 9.772  ; 9.657  ;
; address[0]    ; data_out[2] ; 9.353  ; 9.287  ; 9.754  ; 9.716  ;
; address[0]    ; data_out[3] ; 9.433  ; 9.402  ; 9.886  ; 9.824  ;
; address[0]    ; data_out[4] ; 9.026  ; 8.930  ; 9.448  ; 9.381  ;
; address[0]    ; data_out[5] ; 9.680  ; 9.633  ; 10.132 ; 10.054 ;
; address[0]    ; data_out[6] ; 9.419  ; 9.424  ; 9.915  ; 9.789  ;
; address[0]    ; data_out[7] ; 9.430  ; 9.398  ; 9.884  ; 9.821  ;
; address[1]    ; data_out[0] ; 11.570 ; 10.439 ; 10.916 ; 11.784 ;
; address[1]    ; data_out[1] ; 10.531 ; 10.416 ; 10.913 ; 10.804 ;
; address[1]    ; data_out[2] ; 10.513 ; 10.475 ; 10.911 ; 10.845 ;
; address[1]    ; data_out[3] ; 10.645 ; 10.583 ; 10.991 ; 10.960 ;
; address[1]    ; data_out[4] ; 10.207 ; 10.140 ; 10.584 ; 10.488 ;
; address[1]    ; data_out[5] ; 10.891 ; 10.813 ; 11.238 ; 11.191 ;
; address[1]    ; data_out[6] ; 10.674 ; 10.548 ; 10.977 ; 10.982 ;
; address[1]    ; data_out[7] ; 10.643 ; 10.580 ; 10.988 ; 10.956 ;
; address[2]    ; data_out[0] ; 11.573 ; 10.442 ; 10.910 ; 11.778 ;
; address[2]    ; data_out[1] ; 10.790 ; 10.675 ; 11.170 ; 11.061 ;
; address[2]    ; data_out[2] ; 10.772 ; 10.734 ; 11.168 ; 11.102 ;
; address[2]    ; data_out[3] ; 10.904 ; 10.842 ; 11.248 ; 11.217 ;
; address[2]    ; data_out[4] ; 10.466 ; 10.399 ; 10.841 ; 10.745 ;
; address[2]    ; data_out[5] ; 11.150 ; 11.072 ; 11.495 ; 11.448 ;
; address[2]    ; data_out[6] ; 10.933 ; 10.807 ; 11.234 ; 11.239 ;
; address[2]    ; data_out[7] ; 10.902 ; 10.839 ; 11.245 ; 11.213 ;
; address[3]    ; data_out[0] ; 11.645 ; 10.514 ; 10.980 ; 11.848 ;
; address[3]    ; data_out[1] ; 10.862 ; 10.747 ; 11.240 ; 11.131 ;
; address[3]    ; data_out[2] ; 10.844 ; 10.806 ; 11.238 ; 11.172 ;
; address[3]    ; data_out[3] ; 10.976 ; 10.914 ; 11.318 ; 11.287 ;
; address[3]    ; data_out[4] ; 10.538 ; 10.471 ; 10.911 ; 10.815 ;
; address[3]    ; data_out[5] ; 11.222 ; 11.144 ; 11.565 ; 11.518 ;
; address[3]    ; data_out[6] ; 11.005 ; 10.879 ; 11.304 ; 11.309 ;
; address[3]    ; data_out[7] ; 10.974 ; 10.911 ; 11.315 ; 11.283 ;
; address[4]    ; data_out[0] ; 7.794  ;        ;        ; 7.780  ;
; address[4]    ; data_out[1] ; 6.717  ; 6.635  ; 6.867  ; 6.772  ;
; address[4]    ; data_out[2] ; 6.612  ; 6.548  ; 6.713  ; 6.643  ;
; address[4]    ; data_out[3] ; 6.753  ; 6.721  ; 6.884  ; 6.839  ;
; address[4]    ; data_out[4] ; 6.417  ; 6.321  ; 6.563  ; 6.496  ;
; address[4]    ; data_out[5] ; 7.030  ; 6.982  ; 7.153  ; 7.098  ;
; address[4]    ; data_out[6] ; 6.810  ; 6.789  ; 6.968  ; 6.904  ;
; address[4]    ; data_out[7] ; 6.821  ; 6.789  ; 6.965  ; 6.932  ;
; address[5]    ; data_out[0] ; 8.867  ; 8.827  ; 9.248  ; 9.182  ;
; address[5]    ; data_out[1] ; 10.448 ; 10.339 ; 10.781 ; 10.666 ;
; address[5]    ; data_out[2] ; 9.631  ; 9.561  ; 9.992  ; 9.928  ;
; address[5]    ; data_out[3] ; 9.961  ; 9.929  ; 10.329 ; 10.297 ;
; address[5]    ; data_out[4] ; 9.925  ; 9.827  ; 10.269 ; 10.199 ;
; address[5]    ; data_out[5] ; 10.236 ; 10.188 ; 10.600 ; 10.552 ;
; address[5]    ; data_out[6] ; 10.068 ; 9.996  ; 10.435 ; 10.366 ;
; address[5]    ; data_out[7] ; 9.882  ; 9.849  ; 10.257 ; 10.216 ;
; address[6]    ; data_out[0] ; 9.302  ; 9.262  ; 9.687  ; 9.621  ;
; address[6]    ; data_out[1] ; 9.400  ; 9.291  ; 9.769  ; 9.654  ;
; address[6]    ; data_out[2] ; 8.583  ; 8.513  ; 8.980  ; 8.916  ;
; address[6]    ; data_out[3] ; 8.913  ; 8.881  ; 9.317  ; 9.285  ;
; address[6]    ; data_out[4] ; 8.877  ; 8.779  ; 9.257  ; 9.187  ;
; address[6]    ; data_out[5] ; 9.188  ; 9.140  ; 9.588  ; 9.540  ;
; address[6]    ; data_out[6] ; 9.020  ; 8.948  ; 9.423  ; 9.354  ;
; address[6]    ; data_out[7] ; 8.834  ; 8.801  ; 9.245  ; 9.204  ;
; address[7]    ; data_out[0] ; 5.646  ; 7.871  ; 8.090  ; 5.694  ;
; address[7]    ; data_out[1] ; 7.689  ; 7.594  ; 7.824  ; 7.742  ;
; address[7]    ; data_out[2] ; 7.535  ; 7.465  ; 7.719  ; 7.655  ;
; address[7]    ; data_out[3] ; 7.706  ; 7.661  ; 7.860  ; 7.828  ;
; address[7]    ; data_out[4] ; 7.385  ; 7.318  ; 7.524  ; 7.428  ;
; address[7]    ; data_out[5] ; 7.975  ; 7.920  ; 8.137  ; 8.089  ;
; address[7]    ; data_out[6] ; 7.790  ; 7.726  ; 7.917  ; 7.896  ;
; address[7]    ; data_out[7] ; 7.787  ; 7.754  ; 7.928  ; 7.896  ;
; port_in_00[0] ; data_out[0] ; 7.819  ;        ;        ; 8.117  ;
; port_in_00[1] ; data_out[1] ; 5.904  ;        ;        ; 6.178  ;
; port_in_00[2] ; data_out[2] ; 5.842  ;        ;        ; 6.143  ;
; port_in_00[3] ; data_out[3] ; 6.064  ;        ;        ; 6.388  ;
; port_in_00[4] ; data_out[4] ; 5.776  ;        ;        ; 6.062  ;
; port_in_00[5] ; data_out[5] ; 6.044  ;        ;        ; 6.354  ;
; port_in_00[6] ; data_out[6] ; 5.587  ;        ;        ; 5.858  ;
; port_in_00[7] ; data_out[7] ; 6.075  ;        ;        ; 6.384  ;
; port_in_01[0] ; data_out[0] ; 8.657  ;        ;        ; 8.853  ;
; port_in_01[1] ; data_out[1] ; 6.045  ;        ;        ; 6.285  ;
; port_in_01[2] ; data_out[2] ; 5.915  ;        ;        ; 6.194  ;
; port_in_01[3] ; data_out[3] ; 5.639  ;        ;        ; 5.909  ;
; port_in_01[4] ; data_out[4] ; 5.544  ;        ;        ; 5.791  ;
; port_in_01[5] ; data_out[5] ; 5.898  ;        ;        ; 6.166  ;
; port_in_01[6] ; data_out[6] ; 5.917  ;        ;        ; 6.191  ;
; port_in_01[7] ; data_out[7] ; 5.621  ;        ;        ; 5.895  ;
+---------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.293 ; -16.770           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.814 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2204.209                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+--------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.293 ; rw_96x8_sync:U_RAM|RW~998  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.434      ;
; -2.192 ; rw_96x8_sync:U_RAM|RW~1706 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.162      ; 3.341      ;
; -2.137 ; rw_96x8_sync:U_RAM|RW~1578 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.157      ; 3.281      ;
; -2.121 ; rw_96x8_sync:U_RAM|RW~1901 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.162      ; 3.270      ;
; -2.116 ; rw_96x8_sync:U_RAM|RW~1235 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.140      ; 3.243      ;
; -2.116 ; rw_96x8_sync:U_RAM|RW~694  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.166      ; 3.269      ;
; -2.105 ; rw_96x8_sync:U_RAM|RW~1502 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.168      ; 3.260      ;
; -2.101 ; rw_96x8_sync:U_RAM|RW~726  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.246      ;
; -2.101 ; rw_96x8_sync:U_RAM|RW~2010 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.161      ; 3.249      ;
; -2.096 ; rw_96x8_sync:U_RAM|RW~1602 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.161      ; 3.244      ;
; -2.087 ; rw_96x8_sync:U_RAM|RW~974  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.168      ; 3.242      ;
; -2.086 ; rw_96x8_sync:U_RAM|RW~1730 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.152      ; 3.225      ;
; -2.071 ; rw_96x8_sync:U_RAM|RW~1873 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.144      ; 3.202      ;
; -2.065 ; rw_96x8_sync:U_RAM|RW~686  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.174      ; 3.226      ;
; -2.065 ; rw_96x8_sync:U_RAM|RW~866  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.150      ; 3.202      ;
; -2.062 ; rw_96x8_sync:U_RAM|RW~1878 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.169      ; 3.218      ;
; -2.060 ; rw_96x8_sync:U_RAM|RW~1841 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.143      ; 3.190      ;
; -2.059 ; rw_96x8_sync:U_RAM|RW~1054 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.172      ; 3.218      ;
; -2.057 ; rw_96x8_sync:U_RAM|RW~621  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.126      ; 3.170      ;
; -2.051 ; rw_96x8_sync:U_RAM|RW~2002 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.196      ;
; -2.046 ; rw_96x8_sync:U_RAM|RW~1809 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.144      ; 3.177      ;
; -2.043 ; rw_96x8_sync:U_RAM|RW~1230 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.194      ;
; -2.042 ; rw_96x8_sync:U_RAM|RW~1715 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.132      ; 3.161      ;
; -2.041 ; rw_96x8_sync:U_RAM|RW~369  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.157      ; 3.185      ;
; -2.041 ; rw_96x8_sync:U_RAM|RW~861  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.138      ; 3.166      ;
; -2.039 ; rw_96x8_sync:U_RAM|RW~1649 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.129      ; 3.155      ;
; -2.037 ; rw_96x8_sync:U_RAM|RW~431  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.184      ;
; -2.035 ; rw_96x8_sync:U_RAM|RW~1617 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.139      ; 3.161      ;
; -2.032 ; rw_96x8_sync:U_RAM|RW~1011 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.129      ; 3.148      ;
; -2.018 ; rw_96x8_sync:U_RAM|RW~1234 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.148      ; 3.153      ;
; -2.017 ; rw_96x8_sync:U_RAM|RW~893  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.139      ; 3.143      ;
; -2.011 ; rw_96x8_sync:U_RAM|RW~1846 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.167      ; 3.165      ;
; -2.010 ; rw_96x8_sync:U_RAM|RW~497  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.151      ;
; -2.003 ; rw_96x8_sync:U_RAM|RW~1110 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.165      ; 3.155      ;
; -2.003 ; rw_96x8_sync:U_RAM|RW~934  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.157      ; 3.147      ;
; -2.001 ; rw_96x8_sync:U_RAM|RW~982  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.165      ; 3.153      ;
; -1.998 ; rw_96x8_sync:U_RAM|RW~1763 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.149      ; 3.134      ;
; -1.996 ; rw_96x8_sync:U_RAM|RW~1014 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.169      ; 3.152      ;
; -1.995 ; rw_96x8_sync:U_RAM|RW~1962 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.145      ; 3.127      ;
; -1.994 ; rw_96x8_sync:U_RAM|RW~1170 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.148      ; 3.129      ;
; -1.994 ; rw_96x8_sync:U_RAM|RW~1853 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.141      ; 3.122      ;
; -1.993 ; rw_96x8_sync:U_RAM|RW~989  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.131      ; 3.111      ;
; -1.987 ; rw_96x8_sync:U_RAM|RW~1747 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.126      ; 3.100      ;
; -1.984 ; rw_96x8_sync:U_RAM|RW~1491 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.140      ; 3.111      ;
; -1.982 ; rw_96x8_sync:U_RAM|RW~47   ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.166      ; 3.135      ;
; -1.980 ; rw_96x8_sync:U_RAM|RW~1562 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.165      ; 3.132      ;
; -1.977 ; rw_96x8_sync:U_RAM|RW~584  ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.135      ; 3.099      ;
; -1.977 ; rw_96x8_sync:U_RAM|RW~1606 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.173      ; 3.137      ;
; -1.972 ; rw_96x8_sync:U_RAM|RW~750  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.169      ; 3.128      ;
; -1.969 ; rw_96x8_sync:U_RAM|RW~1285 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.148      ; 3.104      ;
; -1.968 ; rw_96x8_sync:U_RAM|RW~334  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.162      ; 3.117      ;
; -1.966 ; rw_96x8_sync:U_RAM|RW~1862 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.173      ; 3.126      ;
; -1.963 ; rw_96x8_sync:U_RAM|RW~1644 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.110      ;
; -1.963 ; rw_96x8_sync:U_RAM|RW~171  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.159      ; 3.109      ;
; -1.963 ; rw_96x8_sync:U_RAM|RW~1550 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.172      ; 3.122      ;
; -1.961 ; rw_96x8_sync:U_RAM|RW~1834 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.168      ; 3.116      ;
; -1.960 ; rw_96x8_sync:U_RAM|RW~877  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.140      ; 3.087      ;
; -1.960 ; rw_96x8_sync:U_RAM|RW~1394 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.150      ; 3.097      ;
; -1.959 ; rw_96x8_sync:U_RAM|RW~502  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.104      ;
; -1.952 ; rw_96x8_sync:U_RAM|RW~1960 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.137      ; 3.076      ;
; -1.951 ; rw_96x8_sync:U_RAM|RW~671  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.159      ; 3.097      ;
; -1.951 ; rw_96x8_sync:U_RAM|RW~411  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 1.000        ; 0.149      ; 3.087      ;
; -1.949 ; rw_96x8_sync:U_RAM|RW~2022 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.163      ; 3.099      ;
; -1.947 ; rw_96x8_sync:U_RAM|RW~756  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.146      ; 3.080      ;
; -1.945 ; rw_96x8_sync:U_RAM|RW~34   ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.147      ; 3.079      ;
; -1.945 ; rw_96x8_sync:U_RAM|RW~559  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.174      ; 3.106      ;
; -1.945 ; rw_96x8_sync:U_RAM|RW~1407 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.163      ; 3.095      ;
; -1.944 ; rw_96x8_sync:U_RAM|RW~1533 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.132      ; 3.063      ;
; -1.944 ; rw_96x8_sync:U_RAM|RW~1765 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.136      ; 3.067      ;
; -1.942 ; rw_96x8_sync:U_RAM|RW~1261 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.165      ; 3.094      ;
; -1.940 ; rw_96x8_sync:U_RAM|RW~977  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.141      ; 3.068      ;
; -1.939 ; rw_96x8_sync:U_RAM|RW~1624 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.134      ; 3.060      ;
; -1.937 ; rw_96x8_sync:U_RAM|RW~2036 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.138      ; 3.062      ;
; -1.936 ; rw_96x8_sync:U_RAM|RW~1961 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 1.000        ; 0.133      ; 3.056      ;
; -1.935 ; rw_96x8_sync:U_RAM|RW~1340 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.157      ; 3.079      ;
; -1.935 ; rw_96x8_sync:U_RAM|RW~710  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.165      ; 3.087      ;
; -1.934 ; rw_96x8_sync:U_RAM|RW~447  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.163      ; 3.084      ;
; -1.934 ; rw_96x8_sync:U_RAM|RW~1751 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.081      ;
; -1.934 ; rw_96x8_sync:U_RAM|RW~1605 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.143      ; 3.064      ;
; -1.933 ; rw_96x8_sync:U_RAM|RW~1005 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.076      ;
; -1.933 ; rw_96x8_sync:U_RAM|RW~1714 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.080      ;
; -1.928 ; rw_96x8_sync:U_RAM|RW~328  ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.148      ; 3.063      ;
; -1.927 ; rw_96x8_sync:U_RAM|RW~1519 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.072      ;
; -1.923 ; rw_96x8_sync:U_RAM|RW~605  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.126      ; 3.036      ;
; -1.922 ; rw_96x8_sync:U_RAM|RW~348  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.139      ; 3.048      ;
; -1.921 ; rw_96x8_sync:U_RAM|RW~226  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.149      ; 3.057      ;
; -1.921 ; rw_96x8_sync:U_RAM|RW~1151 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.163      ; 3.071      ;
; -1.919 ; rw_96x8_sync:U_RAM|RW~234  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.159      ; 3.065      ;
; -1.916 ; rw_96x8_sync:U_RAM|RW~656  ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.056      ;
; -1.914 ; rw_96x8_sync:U_RAM|RW~446  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.169      ; 3.070      ;
; -1.911 ; rw_96x8_sync:U_RAM|RW~742  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.169      ; 3.067      ;
; -1.911 ; rw_96x8_sync:U_RAM|RW~1180 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.161      ; 3.059      ;
; -1.910 ; rw_96x8_sync:U_RAM|RW~692  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 1.000        ; 0.135      ; 3.032      ;
; -1.908 ; rw_96x8_sync:U_RAM|RW~1021 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.131      ; 3.026      ;
; -1.903 ; rw_96x8_sync:U_RAM|RW~175  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.173      ; 3.063      ;
; -1.902 ; rw_96x8_sync:U_RAM|RW~794  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.165      ; 3.054      ;
; -1.900 ; rw_96x8_sync:U_RAM|RW~1656 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 1.000        ; 0.124      ; 3.011      ;
; -1.899 ; rw_96x8_sync:U_RAM|RW~1775 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 1.000        ; 0.169      ; 3.055      ;
; -1.899 ; rw_96x8_sync:U_RAM|RW~1150 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 1.000        ; 0.163      ; 3.049      ;
; -1.898 ; rw_96x8_sync:U_RAM|RW~1221 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 1.000        ; 0.148      ; 3.033      ;
+--------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.814 ; rw_96x8_sync:U_RAM|RW~443  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.135      ;
; 0.891 ; rw_96x8_sync:U_RAM|RW~1546 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.240      ; 1.215      ;
; 0.903 ; rw_96x8_sync:U_RAM|RW~578  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.220      ;
; 0.941 ; rw_96x8_sync:U_RAM|RW~622  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.263      ;
; 0.968 ; rw_96x8_sync:U_RAM|RW~1670 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.262      ; 1.314      ;
; 0.975 ; rw_96x8_sync:U_RAM|RW~1641 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.246      ; 1.305      ;
; 0.990 ; rw_96x8_sync:U_RAM|RW~111  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.255      ; 1.329      ;
; 1.030 ; rw_96x8_sync:U_RAM|RW~2032 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.352      ;
; 1.032 ; rw_96x8_sync:U_RAM|RW~1161 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.246      ; 1.362      ;
; 1.035 ; rw_96x8_sync:U_RAM|RW~706  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.352      ;
; 1.037 ; rw_96x8_sync:U_RAM|RW~618  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.225      ; 1.346      ;
; 1.041 ; rw_96x8_sync:U_RAM|RW~1888 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.363      ;
; 1.053 ; rw_96x8_sync:U_RAM|RW~655  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.256      ; 1.393      ;
; 1.057 ; rw_96x8_sync:U_RAM|RW~2060 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.198      ;
; 1.057 ; rw_96x8_sync:U_RAM|RW~1033 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.198      ;
; 1.061 ; rw_96x8_sync:U_RAM|RW~685  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.382      ;
; 1.061 ; rw_96x8_sync:U_RAM|RW~2058 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.209      ;
; 1.064 ; rw_96x8_sync:U_RAM|RW~468  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.389      ;
; 1.069 ; rw_96x8_sync:U_RAM|RW~493  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.240      ; 1.393      ;
; 1.071 ; rw_96x8_sync:U_RAM|RW~818  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.230      ; 1.385      ;
; 1.077 ; rw_96x8_sync:U_RAM|RW~1563 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.235      ; 1.396      ;
; 1.079 ; rw_96x8_sync:U_RAM|RW~1665 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.400      ;
; 1.080 ; rw_96x8_sync:U_RAM|RW~1792 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.397      ;
; 1.085 ; rw_96x8_sync:U_RAM|RW~265  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.407      ;
; 1.097 ; rw_96x8_sync:U_RAM|RW~367  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.255      ; 1.436      ;
; 1.104 ; rw_96x8_sync:U_RAM|RW~1600 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.422      ;
; 1.105 ; rw_96x8_sync:U_RAM|RW~1959 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.430      ;
; 1.107 ; rw_96x8_sync:U_RAM|RW~905  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.246      ; 1.437      ;
; 1.119 ; rw_96x8_sync:U_RAM|RW~169  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.254      ; 1.457      ;
; 1.121 ; rw_96x8_sync:U_RAM|RW~1329 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.442      ;
; 1.121 ; rw_96x8_sync:U_RAM|RW~1965 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.226      ; 1.431      ;
; 1.128 ; rw_96x8_sync:U_RAM|RW~212  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.240      ; 1.452      ;
; 1.128 ; rw_96x8_sync:U_RAM|RW~237  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.240      ; 1.452      ;
; 1.131 ; rw_96x8_sync:U_RAM|RW~1534 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.458      ;
; 1.132 ; rw_96x8_sync:U_RAM|RW~1996 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.043      ; 1.259      ;
; 1.132 ; rw_96x8_sync:U_RAM|RW~1146 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.231      ; 1.447      ;
; 1.135 ; rw_96x8_sync:U_RAM|RW~2029 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.456      ;
; 1.135 ; rw_96x8_sync:U_RAM|RW~2063 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.280      ;
; 1.142 ; rw_96x8_sync:U_RAM|RW~393  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.464      ;
; 1.144 ; rw_96x8_sync:U_RAM|RW~847  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.256      ; 1.484      ;
; 1.148 ; rw_96x8_sync:U_RAM|RW~1750 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.247      ; 1.479      ;
; 1.149 ; rw_96x8_sync:U_RAM|RW~1991 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.240      ; 1.473      ;
; 1.149 ; rw_96x8_sync:U_RAM|RW~1590 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.245      ; 1.478      ;
; 1.152 ; rw_96x8_sync:U_RAM|RW~2028 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.472      ;
; 1.156 ; rw_96x8_sync:U_RAM|RW~398  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.503      ;
; 1.156 ; rw_96x8_sync:U_RAM|RW~397  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.231      ; 1.471      ;
; 1.157 ; rw_96x8_sync:U_RAM|RW~110  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.261      ; 1.502      ;
; 1.158 ; rw_96x8_sync:U_RAM|RW~2050 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.231      ; 1.473      ;
; 1.158 ; rw_96x8_sync:U_RAM|RW~1728 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.483      ;
; 1.162 ; rw_96x8_sync:U_RAM|RW~1696 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.483      ;
; 1.164 ; rw_96x8_sync:U_RAM|RW~1702 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.247      ; 1.495      ;
; 1.164 ; rw_96x8_sync:U_RAM|RW~1664 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.482      ;
; 1.165 ; rw_96x8_sync:U_RAM|RW~602  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.225      ; 1.474      ;
; 1.167 ; rw_96x8_sync:U_RAM|RW~846  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.262      ; 1.513      ;
; 1.170 ; rw_96x8_sync:U_RAM|RW~1443 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.232      ; 1.486      ;
; 1.170 ; rw_96x8_sync:U_RAM|RW~898  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.230      ; 1.484      ;
; 1.171 ; rw_96x8_sync:U_RAM|RW~1786 ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.231      ; 1.486      ;
; 1.175 ; rw_96x8_sync:U_RAM|RW~1799 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.253      ; 1.512      ;
; 1.192 ; rw_96x8_sync:U_RAM|RW~1376 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.514      ;
; 1.192 ; rw_96x8_sync:U_RAM|RW~404  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.517      ;
; 1.192 ; rw_96x8_sync:U_RAM|RW~269  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.231      ; 1.507      ;
; 1.196 ; rw_96x8_sync:U_RAM|RW~189  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.518      ;
; 1.196 ; rw_96x8_sync:U_RAM|RW~1614 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.264      ; 1.544      ;
; 1.198 ; rw_96x8_sync:U_RAM|RW~634  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.516      ;
; 1.199 ; rw_96x8_sync:U_RAM|RW~650  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.249      ; 1.532      ;
; 1.200 ; rw_96x8_sync:U_RAM|RW~972  ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.520      ;
; 1.201 ; rw_96x8_sync:U_RAM|RW~1508 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.522      ;
; 1.202 ; rw_96x8_sync:U_RAM|RW~457  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.242      ; 1.528      ;
; 1.203 ; rw_96x8_sync:U_RAM|RW~263  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.524      ;
; 1.205 ; rw_96x8_sync:U_RAM|RW~1707 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.522      ;
; 1.206 ; rw_96x8_sync:U_RAM|RW~1473 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.526      ;
; 1.207 ; rw_96x8_sync:U_RAM|RW~187  ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.228      ; 1.519      ;
; 1.207 ; rw_96x8_sync:U_RAM|RW~1476 ; rw_96x8_sync:U_RAM|data_out[3] ; clk          ; clk         ; 0.000        ; 0.228      ; 1.519      ;
; 1.208 ; rw_96x8_sync:U_RAM|RW~143  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.258      ; 1.550      ;
; 1.208 ; rw_96x8_sync:U_RAM|RW~935  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.232      ; 1.524      ;
; 1.209 ; rw_96x8_sync:U_RAM|RW~654  ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.262      ; 1.555      ;
; 1.210 ; rw_96x8_sync:U_RAM|RW~1160 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.249      ; 1.543      ;
; 1.213 ; rw_96x8_sync:U_RAM|RW~141  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.232      ; 1.529      ;
; 1.215 ; rw_96x8_sync:U_RAM|RW~521  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.537      ;
; 1.219 ; rw_96x8_sync:U_RAM|RW~930  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.230      ; 1.533      ;
; 1.222 ; rw_96x8_sync:U_RAM|RW~744  ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.544      ;
; 1.226 ; rw_96x8_sync:U_RAM|RW~1257 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.250      ; 1.560      ;
; 1.227 ; rw_96x8_sync:U_RAM|RW~1769 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.250      ; 1.561      ;
; 1.227 ; rw_96x8_sync:U_RAM|RW~973  ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.548      ;
; 1.228 ; rw_96x8_sync:U_RAM|RW~826  ; rw_96x8_sync:U_RAM|data_out[1] ; clk          ; clk         ; 0.000        ; 0.239      ; 1.551      ;
; 1.230 ; rw_96x8_sync:U_RAM|RW~1835 ; rw_96x8_sync:U_RAM|data_out[2] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.552      ;
; 1.230 ; rw_96x8_sync:U_RAM|RW~1457 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.551      ;
; 1.231 ; rw_96x8_sync:U_RAM|RW~1601 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.552      ;
; 1.231 ; rw_96x8_sync:U_RAM|RW~1513 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.240      ; 1.555      ;
; 1.232 ; rw_96x8_sync:U_RAM|RW~1421 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.232      ; 1.548      ;
; 1.233 ; rw_96x8_sync:U_RAM|RW~1798 ; rw_96x8_sync:U_RAM|data_out[5] ; clk          ; clk         ; 0.000        ; 0.259      ; 1.576      ;
; 1.233 ; rw_96x8_sync:U_RAM|RW~121  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.374      ;
; 1.234 ; rw_96x8_sync:U_RAM|RW~1037 ; rw_96x8_sync:U_RAM|data_out[4] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.555      ;
; 1.235 ; rw_96x8_sync:U_RAM|RW~1703 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.560      ;
; 1.236 ; rw_96x8_sync:U_RAM|RW~1744 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.240      ; 1.560      ;
; 1.237 ; rw_96x8_sync:U_RAM|RW~967  ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.562      ;
; 1.240 ; rw_96x8_sync:U_RAM|RW~329  ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.562      ;
; 1.242 ; rw_96x8_sync:U_RAM|RW~1913 ; rw_96x8_sync:U_RAM|data_out[0] ; clk          ; clk         ; 0.000        ; 0.247      ; 1.573      ;
; 1.242 ; rw_96x8_sync:U_RAM|RW~1551 ; rw_96x8_sync:U_RAM|data_out[6] ; clk          ; clk         ; 0.000        ; 0.247      ; 1.573      ;
; 1.246 ; rw_96x8_sync:U_RAM|RW~1840 ; rw_96x8_sync:U_RAM|data_out[7] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.571      ;
+-------+----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Output_Ports:U_OUTPUT_PORTS|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U_ROM|data_out[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~100                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1000                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1001                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1002                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1003                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1004                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1005                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1006                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1007                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1008                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1009                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~101                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1010                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1011                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1012                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1013                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1014                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1015                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1016                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1017                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1018                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1019                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~102                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1020                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1021                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1022                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1023                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1024                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1025                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1026                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1027                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1028                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1029                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~103                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1030                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1031                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1032                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1033                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1034                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1035                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1036                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1037                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1038                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1039                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~104                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1040                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1041                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1042                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1043                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1044                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1045                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1046                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1047                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1048                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1049                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~105                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1050                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1051                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1052                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1053                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1054                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1055                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1056                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1057                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1058                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1059                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~106                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1060                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1061                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1062                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1063                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1064                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1065                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1066                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1067                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U_RAM|RW~1068                 ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clk        ; 5.475 ; 6.469 ; Rise       ; clk             ;
;  address[0] ; clk        ; 5.067 ; 5.630 ; Rise       ; clk             ;
;  address[1] ; clk        ; 4.494 ; 5.422 ; Rise       ; clk             ;
;  address[2] ; clk        ; 5.084 ; 5.886 ; Rise       ; clk             ;
;  address[3] ; clk        ; 5.301 ; 5.647 ; Rise       ; clk             ;
;  address[4] ; clk        ; 4.335 ; 4.163 ; Rise       ; clk             ;
;  address[5] ; clk        ; 5.293 ; 6.469 ; Rise       ; clk             ;
;  address[6] ; clk        ; 5.475 ; 5.768 ; Rise       ; clk             ;
;  address[7] ; clk        ; 3.940 ; 4.562 ; Rise       ; clk             ;
; data_in[*]  ; clk        ; 2.252 ; 3.062 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 2.187 ; 3.019 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 2.252 ; 3.062 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 2.225 ; 3.027 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 2.250 ; 3.024 ; Rise       ; clk             ;
;  data_in[4] ; clk        ; 1.982 ; 2.733 ; Rise       ; clk             ;
;  data_in[5] ; clk        ; 2.083 ; 2.866 ; Rise       ; clk             ;
;  data_in[6] ; clk        ; 1.980 ; 2.736 ; Rise       ; clk             ;
;  data_in[7] ; clk        ; 1.896 ; 2.621 ; Rise       ; clk             ;
; writen      ; clk        ; 3.208 ; 4.077 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clk        ; -0.019 ; -0.207 ; Rise       ; clk             ;
;  address[0] ; clk        ; -0.989 ; -1.621 ; Rise       ; clk             ;
;  address[1] ; clk        ; -0.936 ; -1.576 ; Rise       ; clk             ;
;  address[2] ; clk        ; -0.844 ; -1.445 ; Rise       ; clk             ;
;  address[3] ; clk        ; -0.793 ; -1.419 ; Rise       ; clk             ;
;  address[4] ; clk        ; -0.019 ; -0.207 ; Rise       ; clk             ;
;  address[5] ; clk        ; -0.864 ; -1.494 ; Rise       ; clk             ;
;  address[6] ; clk        ; -1.005 ; -1.635 ; Rise       ; clk             ;
;  address[7] ; clk        ; -0.098 ; -0.339 ; Rise       ; clk             ;
; data_in[*]  ; clk        ; -0.348 ; -0.893 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -0.509 ; -1.061 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -0.717 ; -1.296 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -0.653 ; -1.258 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -0.474 ; -1.028 ; Rise       ; clk             ;
;  data_in[4] ; clk        ; -0.504 ; -1.064 ; Rise       ; clk             ;
;  data_in[5] ; clk        ; -0.672 ; -1.283 ; Rise       ; clk             ;
;  data_in[6] ; clk        ; -0.489 ; -1.038 ; Rise       ; clk             ;
;  data_in[7] ; clk        ; -0.348 ; -0.893 ; Rise       ; clk             ;
; writen      ; clk        ; -0.935 ; -1.537 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 5.478 ; 5.554 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 4.487 ; 4.630 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 5.478 ; 5.554 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 4.882 ; 4.909 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 4.845 ; 4.896 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 4.653 ; 4.701 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 5.322 ; 5.373 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 5.235 ; 5.252 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 4.762 ; 4.806 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 3.462 ; 3.517 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 3.462 ; 3.517 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 3.275 ; 3.297 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 3.405 ; 3.449 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 3.408 ; 3.449 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 3.244 ; 3.265 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 3.449 ; 3.493 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 3.442 ; 3.485 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 3.176 ; 3.194 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 4.074 ; 4.242 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 3.292 ; 3.365 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 3.430 ; 3.472 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 3.420 ; 3.452 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 3.389 ; 3.425 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 3.268 ; 3.295 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 3.270 ; 3.294 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 3.415 ; 3.454 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 4.074 ; 4.242 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 3.657 ; 3.691 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 4.349 ; 4.479 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 4.710 ; 4.753 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 3.657 ; 3.691 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 3.800 ; 3.830 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 3.814 ; 3.830 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 3.979 ; 4.009 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 3.845 ; 3.914 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 3.922 ; 3.946 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 3.118 ; 3.134 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 3.394 ; 3.446 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 3.214 ; 3.234 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 3.338 ; 3.379 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 3.341 ; 3.380 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 3.183 ; 3.203 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 3.380 ; 3.422 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 3.375 ; 3.416 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 3.118 ; 3.134 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 3.206 ; 3.232 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 3.225 ; 3.296 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 3.363 ; 3.403 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 3.352 ; 3.383 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 3.323 ; 3.356 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 3.206 ; 3.232 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 3.209 ; 3.232 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 3.347 ; 3.384 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 4.012 ; 4.179 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 7.447 ; 6.910 ; 7.449 ; 8.263 ;
; address[0]    ; data_out[1] ; 7.199 ; 7.275 ; 7.773 ; 7.849 ;
; address[0]    ; data_out[2] ; 7.162 ; 7.212 ; 7.704 ; 7.731 ;
; address[0]    ; data_out[3] ; 7.289 ; 7.311 ; 7.744 ; 7.803 ;
; address[0]    ; data_out[4] ; 7.347 ; 7.395 ; 7.906 ; 7.954 ;
; address[0]    ; data_out[5] ; 7.460 ; 7.482 ; 7.937 ; 7.988 ;
; address[0]    ; data_out[6] ; 7.332 ; 7.349 ; 7.876 ; 7.893 ;
; address[0]    ; data_out[7] ; 7.318 ; 7.362 ; 7.825 ; 7.869 ;
; address[1]    ; data_out[0] ; 7.551 ; 7.877 ; 8.304 ; 8.389 ;
; address[1]    ; data_out[1] ; 7.303 ; 7.379 ; 7.899 ; 7.975 ;
; address[1]    ; data_out[2] ; 7.266 ; 7.316 ; 7.830 ; 7.857 ;
; address[1]    ; data_out[3] ; 7.393 ; 7.415 ; 7.870 ; 7.929 ;
; address[1]    ; data_out[4] ; 7.451 ; 7.499 ; 8.032 ; 8.080 ;
; address[1]    ; data_out[5] ; 7.564 ; 7.586 ; 8.063 ; 8.114 ;
; address[1]    ; data_out[6] ; 7.436 ; 7.453 ; 8.002 ; 8.019 ;
; address[1]    ; data_out[7] ; 7.422 ; 7.466 ; 7.951 ; 7.995 ;
; address[2]    ; data_out[0] ; 7.579 ; 8.067 ; 8.424 ; 8.334 ;
; address[2]    ; data_out[1] ; 7.331 ; 7.407 ; 7.844 ; 7.920 ;
; address[2]    ; data_out[2] ; 7.294 ; 7.344 ; 7.775 ; 7.802 ;
; address[2]    ; data_out[3] ; 7.421 ; 7.443 ; 7.815 ; 7.874 ;
; address[2]    ; data_out[4] ; 7.479 ; 7.527 ; 7.977 ; 8.025 ;
; address[2]    ; data_out[5] ; 7.592 ; 7.614 ; 8.008 ; 8.059 ;
; address[2]    ; data_out[6] ; 7.464 ; 7.481 ; 7.947 ; 7.964 ;
; address[2]    ; data_out[7] ; 7.450 ; 7.494 ; 7.896 ; 7.940 ;
; address[3]    ; data_out[0] ; 7.576 ; 8.064 ; 8.448 ; 8.358 ;
; address[3]    ; data_out[1] ; 7.328 ; 7.404 ; 7.868 ; 7.944 ;
; address[3]    ; data_out[2] ; 7.291 ; 7.341 ; 7.799 ; 7.826 ;
; address[3]    ; data_out[3] ; 7.418 ; 7.440 ; 7.839 ; 7.898 ;
; address[3]    ; data_out[4] ; 7.476 ; 7.524 ; 8.001 ; 8.049 ;
; address[3]    ; data_out[5] ; 7.589 ; 7.611 ; 8.032 ; 8.083 ;
; address[3]    ; data_out[6] ; 7.461 ; 7.478 ; 7.971 ; 7.988 ;
; address[3]    ; data_out[7] ; 7.447 ; 7.491 ; 7.920 ; 7.964 ;
; address[4]    ; data_out[0] ; 5.550 ;       ;       ; 5.831 ;
; address[4]    ; data_out[1] ; 4.753 ; 4.789 ; 4.960 ; 4.989 ;
; address[4]    ; data_out[2] ; 4.769 ; 4.800 ; 4.959 ; 5.009 ;
; address[4]    ; data_out[3] ; 4.833 ; 4.892 ; 5.086 ; 5.108 ;
; address[4]    ; data_out[4] ; 4.579 ; 4.584 ; 4.837 ; 4.885 ;
; address[4]    ; data_out[5] ; 5.005 ; 5.064 ; 5.257 ; 5.279 ;
; address[4]    ; data_out[6] ; 4.837 ; 4.887 ; 5.095 ; 5.082 ;
; address[4]    ; data_out[7] ; 4.837 ; 4.889 ; 5.089 ; 5.104 ;
; address[5]    ; data_out[0] ; 7.584 ; 7.494 ; 8.154 ; 8.642 ;
; address[5]    ; data_out[1] ; 7.019 ; 7.095 ; 7.927 ; 8.003 ;
; address[5]    ; data_out[2] ; 6.950 ; 6.977 ; 7.890 ; 7.940 ;
; address[5]    ; data_out[3] ; 6.990 ; 7.049 ; 8.017 ; 8.039 ;
; address[5]    ; data_out[4] ; 7.152 ; 7.200 ; 8.075 ; 8.123 ;
; address[5]    ; data_out[5] ; 7.183 ; 7.234 ; 8.188 ; 8.210 ;
; address[5]    ; data_out[6] ; 7.122 ; 7.139 ; 8.060 ; 8.077 ;
; address[5]    ; data_out[7] ; 7.071 ; 7.115 ; 8.046 ; 8.090 ;
; address[6]    ; data_out[0] ; 7.442 ; 7.352 ; 7.979 ; 8.467 ;
; address[6]    ; data_out[1] ; 6.862 ; 6.938 ; 7.731 ; 7.807 ;
; address[6]    ; data_out[2] ; 6.793 ; 6.820 ; 7.694 ; 7.744 ;
; address[6]    ; data_out[3] ; 6.833 ; 6.892 ; 7.821 ; 7.843 ;
; address[6]    ; data_out[4] ; 6.995 ; 7.043 ; 7.879 ; 7.927 ;
; address[6]    ; data_out[5] ; 7.026 ; 7.077 ; 7.992 ; 8.014 ;
; address[6]    ; data_out[6] ; 6.965 ; 6.982 ; 7.864 ; 7.881 ;
; address[6]    ; data_out[7] ; 6.914 ; 6.958 ; 7.850 ; 7.894 ;
; address[7]    ; data_out[0] ; 6.456 ; 6.579 ; 6.667 ; 6.958 ;
; address[7]    ; data_out[1] ; 6.089 ; 6.165 ; 6.419 ; 6.495 ;
; address[7]    ; data_out[2] ; 6.020 ; 6.047 ; 6.382 ; 6.432 ;
; address[7]    ; data_out[3] ; 6.060 ; 6.119 ; 6.509 ; 6.531 ;
; address[7]    ; data_out[4] ; 6.222 ; 6.270 ; 6.567 ; 6.615 ;
; address[7]    ; data_out[5] ; 6.253 ; 6.304 ; 6.680 ; 6.702 ;
; address[7]    ; data_out[6] ; 6.192 ; 6.209 ; 6.552 ; 6.569 ;
; address[7]    ; data_out[7] ; 6.141 ; 6.185 ; 6.538 ; 6.582 ;
; port_in_00[0] ; data_out[0] ; 5.075 ;       ;       ; 5.827 ;
; port_in_00[1] ; data_out[1] ; 3.803 ;       ;       ; 4.431 ;
; port_in_00[2] ; data_out[2] ; 3.808 ;       ;       ; 4.430 ;
; port_in_00[3] ; data_out[3] ; 3.968 ;       ;       ; 4.605 ;
; port_in_00[4] ; data_out[4] ; 3.773 ;       ;       ; 4.371 ;
; port_in_00[5] ; data_out[5] ; 3.963 ;       ;       ; 4.590 ;
; port_in_00[6] ; data_out[6] ; 3.625 ;       ;       ; 4.211 ;
; port_in_00[7] ; data_out[7] ; 3.971 ;       ;       ; 4.605 ;
; port_in_01[0] ; data_out[0] ; 5.545 ;       ;       ; 6.313 ;
; port_in_01[1] ; data_out[1] ; 3.892 ;       ;       ; 4.508 ;
; port_in_01[2] ; data_out[2] ; 3.858 ;       ;       ; 4.473 ;
; port_in_01[3] ; data_out[3] ; 3.666 ;       ;       ; 4.253 ;
; port_in_01[4] ; data_out[4] ; 3.585 ;       ;       ; 4.155 ;
; port_in_01[5] ; data_out[5] ; 3.838 ;       ;       ; 4.437 ;
; port_in_01[6] ; data_out[6] ; 3.842 ;       ;       ; 4.448 ;
; port_in_01[7] ; data_out[7] ; 3.654 ;       ;       ; 4.241 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 6.611 ; 6.704 ; 7.237 ; 7.548 ;
; address[0]    ; data_out[1] ; 5.840 ; 5.875 ; 6.705 ; 6.733 ;
; address[0]    ; data_out[2] ; 5.857 ; 5.887 ; 6.705 ; 6.754 ;
; address[0]    ; data_out[3] ; 5.913 ; 5.955 ; 6.804 ; 6.829 ;
; address[0]    ; data_out[4] ; 5.675 ; 5.678 ; 6.509 ; 6.532 ;
; address[0]    ; data_out[5] ; 6.078 ; 6.120 ; 6.969 ; 6.994 ;
; address[0]    ; data_out[6] ; 5.901 ; 5.963 ; 6.826 ; 6.801 ;
; address[0]    ; data_out[7] ; 5.915 ; 5.951 ; 6.807 ; 6.826 ;
; address[1]    ; data_out[0] ; 7.318 ; 6.803 ; 7.357 ; 8.139 ;
; address[1]    ; data_out[1] ; 6.789 ; 6.817 ; 7.286 ; 7.321 ;
; address[1]    ; data_out[2] ; 6.789 ; 6.838 ; 7.303 ; 7.333 ;
; address[1]    ; data_out[3] ; 6.888 ; 6.913 ; 7.359 ; 7.401 ;
; address[1]    ; data_out[4] ; 6.593 ; 6.616 ; 7.121 ; 7.124 ;
; address[1]    ; data_out[5] ; 7.053 ; 7.078 ; 7.524 ; 7.566 ;
; address[1]    ; data_out[6] ; 6.910 ; 6.885 ; 7.347 ; 7.409 ;
; address[1]    ; data_out[7] ; 6.891 ; 6.910 ; 7.361 ; 7.397 ;
; address[2]    ; data_out[0] ; 7.346 ; 6.831 ; 7.305 ; 8.087 ;
; address[2]    ; data_out[1] ; 6.973 ; 7.001 ; 7.401 ; 7.436 ;
; address[2]    ; data_out[2] ; 6.973 ; 7.022 ; 7.418 ; 7.448 ;
; address[2]    ; data_out[3] ; 7.055 ; 7.085 ; 7.474 ; 7.516 ;
; address[2]    ; data_out[4] ; 6.777 ; 6.800 ; 7.236 ; 7.239 ;
; address[2]    ; data_out[5] ; 7.230 ; 7.260 ; 7.639 ; 7.681 ;
; address[2]    ; data_out[6] ; 7.094 ; 7.069 ; 7.462 ; 7.524 ;
; address[2]    ; data_out[7] ; 7.075 ; 7.094 ; 7.476 ; 7.512 ;
; address[3]    ; data_out[0] ; 7.342 ; 6.827 ; 7.327 ; 8.109 ;
; address[3]    ; data_out[1] ; 6.969 ; 6.997 ; 7.423 ; 7.458 ;
; address[3]    ; data_out[2] ; 6.969 ; 7.018 ; 7.440 ; 7.470 ;
; address[3]    ; data_out[3] ; 7.051 ; 7.081 ; 7.496 ; 7.538 ;
; address[3]    ; data_out[4] ; 6.773 ; 6.796 ; 7.258 ; 7.261 ;
; address[3]    ; data_out[5] ; 7.226 ; 7.256 ; 7.661 ; 7.703 ;
; address[3]    ; data_out[6] ; 7.090 ; 7.065 ; 7.484 ; 7.546 ;
; address[3]    ; data_out[7] ; 7.071 ; 7.090 ; 7.498 ; 7.534 ;
; address[4]    ; data_out[0] ; 5.019 ;       ;       ; 5.231 ;
; address[4]    ; data_out[1] ; 4.185 ; 4.220 ; 4.494 ; 4.537 ;
; address[4]    ; data_out[2] ; 4.131 ; 4.165 ; 4.498 ; 4.525 ;
; address[4]    ; data_out[3] ; 4.231 ; 4.261 ; 4.538 ; 4.568 ;
; address[4]    ; data_out[4] ; 4.020 ; 4.023 ; 4.354 ; 4.377 ;
; address[4]    ; data_out[5] ; 4.410 ; 4.440 ; 4.713 ; 4.743 ;
; address[4]    ; data_out[6] ; 4.246 ; 4.308 ; 4.584 ; 4.646 ;
; address[4]    ; data_out[7] ; 4.260 ; 4.296 ; 4.625 ; 4.649 ;
; address[5]    ; data_out[0] ; 5.729 ; 5.780 ; 6.212 ; 6.244 ;
; address[5]    ; data_out[1] ; 6.466 ; 6.501 ; 7.393 ; 7.431 ;
; address[5]    ; data_out[2] ; 6.002 ; 6.036 ; 6.823 ; 6.857 ;
; address[5]    ; data_out[3] ; 6.210 ; 6.240 ; 7.060 ; 7.090 ;
; address[5]    ; data_out[4] ; 6.161 ; 6.177 ; 6.981 ; 6.997 ;
; address[5]    ; data_out[5] ; 6.390 ; 6.420 ; 7.235 ; 7.265 ;
; address[5]    ; data_out[6] ; 6.255 ; 6.324 ; 7.106 ; 7.175 ;
; address[5]    ; data_out[7] ; 6.166 ; 6.190 ; 6.989 ; 7.013 ;
; address[6]    ; data_out[0] ; 6.027 ; 6.078 ; 6.539 ; 6.571 ;
; address[6]    ; data_out[1] ; 5.844 ; 5.879 ; 6.684 ; 6.722 ;
; address[6]    ; data_out[2] ; 5.380 ; 5.414 ; 6.114 ; 6.148 ;
; address[6]    ; data_out[3] ; 5.588 ; 5.618 ; 6.351 ; 6.381 ;
; address[6]    ; data_out[4] ; 5.539 ; 5.555 ; 6.272 ; 6.288 ;
; address[6]    ; data_out[5] ; 5.768 ; 5.798 ; 6.526 ; 6.556 ;
; address[6]    ; data_out[6] ; 5.633 ; 5.702 ; 6.397 ; 6.466 ;
; address[6]    ; data_out[7] ; 5.544 ; 5.568 ; 6.280 ; 6.304 ;
; address[7]    ; data_out[0] ; 3.611 ; 5.062 ; 5.401 ; 3.852 ;
; address[7]    ; data_out[1] ; 4.898 ; 4.941 ; 5.001 ; 5.036 ;
; address[7]    ; data_out[2] ; 4.902 ; 4.929 ; 4.947 ; 4.981 ;
; address[7]    ; data_out[3] ; 4.942 ; 4.972 ; 5.047 ; 5.077 ;
; address[7]    ; data_out[4] ; 4.758 ; 4.781 ; 4.836 ; 4.839 ;
; address[7]    ; data_out[5] ; 5.117 ; 5.147 ; 5.226 ; 5.256 ;
; address[7]    ; data_out[6] ; 4.988 ; 5.050 ; 5.062 ; 5.124 ;
; address[7]    ; data_out[7] ; 5.029 ; 5.053 ; 5.076 ; 5.112 ;
; port_in_00[0] ; data_out[0] ; 4.942 ;       ;       ; 5.679 ;
; port_in_00[1] ; data_out[1] ; 3.714 ;       ;       ; 4.332 ;
; port_in_00[2] ; data_out[2] ; 3.714 ;       ;       ; 4.318 ;
; port_in_00[3] ; data_out[3] ; 3.855 ;       ;       ; 4.482 ;
; port_in_00[4] ; data_out[4] ; 3.668 ;       ;       ; 4.257 ;
; port_in_00[5] ; data_out[5] ; 3.849 ;       ;       ; 4.467 ;
; port_in_00[6] ; data_out[6] ; 3.543 ;       ;       ; 4.120 ;
; port_in_00[7] ; data_out[7] ; 3.855 ;       ;       ; 4.480 ;
; port_in_01[0] ; data_out[0] ; 5.391 ;       ;       ; 6.146 ;
; port_in_01[1] ; data_out[1] ; 3.801 ;       ;       ; 4.407 ;
; port_in_01[2] ; data_out[2] ; 3.763 ;       ;       ; 4.360 ;
; port_in_01[3] ; data_out[3] ; 3.584 ;       ;       ; 4.163 ;
; port_in_01[4] ; data_out[4] ; 3.506 ;       ;       ; 4.068 ;
; port_in_01[5] ; data_out[5] ; 3.749 ;       ;       ; 4.339 ;
; port_in_01[6] ; data_out[6] ; 3.753 ;       ;       ; 4.349 ;
; port_in_01[7] ; data_out[7] ; 3.571 ;       ;       ; 4.151 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.538  ; 0.814 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.538  ; 0.814 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -33.847 ; 0.0   ; 0.0      ; 0.0     ; -2204.209           ;
;  clk             ; -33.847 ; 0.000 ; N/A      ; N/A     ; -2204.209           ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+-------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+--------+------------+-----------------+
; address[*]  ; clk        ; 9.315 ; 10.084 ; Rise       ; clk             ;
;  address[0] ; clk        ; 8.457 ; 8.841  ; Rise       ; clk             ;
;  address[1] ; clk        ; 7.826 ; 8.393  ; Rise       ; clk             ;
;  address[2] ; clk        ; 8.710 ; 9.253  ; Rise       ; clk             ;
;  address[3] ; clk        ; 8.785 ; 9.139  ; Rise       ; clk             ;
;  address[4] ; clk        ; 6.959 ; 6.777  ; Rise       ; clk             ;
;  address[5] ; clk        ; 9.315 ; 10.084 ; Rise       ; clk             ;
;  address[6] ; clk        ; 9.018 ; 9.399  ; Rise       ; clk             ;
;  address[7] ; clk        ; 6.850 ; 7.011  ; Rise       ; clk             ;
; data_in[*]  ; clk        ; 4.114 ; 4.569  ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 3.884 ; 4.476  ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 4.114 ; 4.569  ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 3.967 ; 4.468  ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 3.966 ; 4.505  ; Rise       ; clk             ;
;  data_in[4] ; clk        ; 3.527 ; 4.002  ; Rise       ; clk             ;
;  data_in[5] ; clk        ; 3.736 ; 4.266  ; Rise       ; clk             ;
;  data_in[6] ; clk        ; 3.556 ; 4.083  ; Rise       ; clk             ;
;  data_in[7] ; clk        ; 3.360 ; 3.853  ; Rise       ; clk             ;
; writen      ; clk        ; 5.627 ; 6.178  ; Rise       ; clk             ;
+-------------+------------+-------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clk        ; 0.083  ; 0.107  ; Rise       ; clk             ;
;  address[0] ; clk        ; -0.989 ; -1.621 ; Rise       ; clk             ;
;  address[1] ; clk        ; -0.936 ; -1.576 ; Rise       ; clk             ;
;  address[2] ; clk        ; -0.844 ; -1.445 ; Rise       ; clk             ;
;  address[3] ; clk        ; -0.793 ; -1.419 ; Rise       ; clk             ;
;  address[4] ; clk        ; 0.083  ; 0.107  ; Rise       ; clk             ;
;  address[5] ; clk        ; -0.864 ; -1.494 ; Rise       ; clk             ;
;  address[6] ; clk        ; -1.005 ; -1.635 ; Rise       ; clk             ;
;  address[7] ; clk        ; -0.067 ; -0.204 ; Rise       ; clk             ;
; data_in[*]  ; clk        ; -0.348 ; -0.869 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -0.509 ; -1.061 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -0.717 ; -1.296 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -0.653 ; -1.258 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -0.474 ; -1.028 ; Rise       ; clk             ;
;  data_in[4] ; clk        ; -0.504 ; -1.064 ; Rise       ; clk             ;
;  data_in[5] ; clk        ; -0.672 ; -1.283 ; Rise       ; clk             ;
;  data_in[6] ; clk        ; -0.489 ; -1.038 ; Rise       ; clk             ;
;  data_in[7] ; clk        ; -0.348 ; -0.869 ; Rise       ; clk             ;
; writen      ; clk        ; -0.935 ; -1.537 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 9.261 ; 9.263 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 7.633 ; 7.652 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 9.261 ; 9.263 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 8.208 ; 8.141 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 8.201 ; 8.177 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 7.846 ; 7.847 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 8.900 ; 8.893 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 8.831 ; 8.796 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 8.003 ; 7.981 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 5.723 ; 5.752 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.723 ; 5.752 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.394 ; 5.410 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 5.656 ; 5.670 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.623 ; 5.665 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.364 ; 5.377 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.712 ; 5.726 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.679 ; 5.699 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.223 ; 5.246 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 6.595 ; 6.720 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.565 ; 5.548 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.657 ; 5.679 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.671 ; 5.683 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.620 ; 5.627 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.403 ; 5.429 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.382 ; 5.405 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.651 ; 5.667 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 6.595 ; 6.720 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 3.657 ; 3.691 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 4.349 ; 4.479 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 4.710 ; 4.753 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 3.657 ; 3.691 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 3.800 ; 3.830 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 3.814 ; 3.830 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 3.979 ; 4.009 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 3.845 ; 3.914 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 3.922 ; 3.946 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 3.118 ; 3.134 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 3.394 ; 3.446 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 3.214 ; 3.234 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 3.338 ; 3.379 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 3.341 ; 3.380 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 3.183 ; 3.203 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 3.380 ; 3.422 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 3.375 ; 3.416 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 3.118 ; 3.134 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 3.206 ; 3.232 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 3.225 ; 3.296 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 3.363 ; 3.403 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 3.352 ; 3.383 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 3.323 ; 3.356 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 3.206 ; 3.232 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 3.209 ; 3.232 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 3.347 ; 3.384 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 4.012 ; 4.179 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 12.752 ; 11.581 ; 12.050 ; 13.161 ;
; address[0]    ; data_out[1] ; 12.290 ; 12.292 ; 12.659 ; 12.646 ;
; address[0]    ; data_out[2] ; 12.157 ; 12.129 ; 12.573 ; 12.513 ;
; address[0]    ; data_out[3] ; 12.363 ; 12.292 ; 12.691 ; 12.690 ;
; address[0]    ; data_out[4] ; 12.473 ; 12.426 ; 12.853 ; 12.854 ;
; address[0]    ; data_out[5] ; 12.631 ; 12.577 ; 12.961 ; 12.977 ;
; address[0]    ; data_out[6] ; 12.418 ; 12.383 ; 12.807 ; 12.772 ;
; address[0]    ; data_out[7] ; 12.418 ; 12.396 ; 12.788 ; 12.733 ;
; address[1]    ; data_out[0] ; 12.877 ; 13.056 ; 13.552 ; 13.334 ;
; address[1]    ; data_out[1] ; 12.415 ; 12.417 ; 12.832 ; 12.819 ;
; address[1]    ; data_out[2] ; 12.282 ; 12.254 ; 12.746 ; 12.686 ;
; address[1]    ; data_out[3] ; 12.488 ; 12.417 ; 12.864 ; 12.863 ;
; address[1]    ; data_out[4] ; 12.598 ; 12.551 ; 13.026 ; 13.027 ;
; address[1]    ; data_out[5] ; 12.756 ; 12.702 ; 13.134 ; 13.150 ;
; address[1]    ; data_out[6] ; 12.543 ; 12.508 ; 12.980 ; 12.945 ;
; address[1]    ; data_out[7] ; 12.543 ; 12.521 ; 12.961 ; 12.906 ;
; address[2]    ; data_out[0] ; 12.909 ; 13.366 ; 13.823 ; 13.291 ;
; address[2]    ; data_out[1] ; 12.447 ; 12.449 ; 12.789 ; 12.776 ;
; address[2]    ; data_out[2] ; 12.314 ; 12.286 ; 12.703 ; 12.643 ;
; address[2]    ; data_out[3] ; 12.520 ; 12.449 ; 12.821 ; 12.820 ;
; address[2]    ; data_out[4] ; 12.630 ; 12.583 ; 12.983 ; 12.984 ;
; address[2]    ; data_out[5] ; 12.788 ; 12.734 ; 13.091 ; 13.107 ;
; address[2]    ; data_out[6] ; 12.575 ; 12.540 ; 12.937 ; 12.902 ;
; address[2]    ; data_out[7] ; 12.575 ; 12.553 ; 12.918 ; 12.863 ;
; address[3]    ; data_out[0] ; 12.991 ; 13.448 ; 13.944 ; 13.412 ;
; address[3]    ; data_out[1] ; 12.529 ; 12.531 ; 12.910 ; 12.897 ;
; address[3]    ; data_out[2] ; 12.396 ; 12.368 ; 12.824 ; 12.764 ;
; address[3]    ; data_out[3] ; 12.602 ; 12.531 ; 12.942 ; 12.941 ;
; address[3]    ; data_out[4] ; 12.712 ; 12.665 ; 13.104 ; 13.105 ;
; address[3]    ; data_out[5] ; 12.870 ; 12.816 ; 13.212 ; 13.228 ;
; address[3]    ; data_out[6] ; 12.657 ; 12.622 ; 13.058 ; 13.023 ;
; address[3]    ; data_out[7] ; 12.657 ; 12.635 ; 13.039 ; 12.984 ;
; address[4]    ; data_out[0] ; 9.338  ;        ;        ; 9.270  ;
; address[4]    ; data_out[1] ; 8.012  ; 7.935  ; 7.991  ; 7.905  ;
; address[4]    ; data_out[2] ; 8.022  ; 7.962  ; 7.963  ; 7.935  ;
; address[4]    ; data_out[3] ; 8.140  ; 8.139  ; 8.169  ; 8.098  ;
; address[4]    ; data_out[4] ; 7.649  ; 7.587  ; 7.705  ; 7.658  ;
; address[4]    ; data_out[5] ; 8.410  ; 8.426  ; 8.437  ; 8.383  ;
; address[4]    ; data_out[6] ; 8.152  ; 8.162  ; 8.189  ; 8.098  ;
; address[4]    ; data_out[7] ; 8.137  ; 8.138  ; 8.166  ; 8.097  ;
; address[5]    ; data_out[0] ; 13.169 ; 12.637 ; 13.209 ; 13.666 ;
; address[5]    ; data_out[1] ; 12.169 ; 12.156 ; 12.747 ; 12.749 ;
; address[5]    ; data_out[2] ; 12.083 ; 12.023 ; 12.614 ; 12.586 ;
; address[5]    ; data_out[3] ; 12.201 ; 12.200 ; 12.820 ; 12.749 ;
; address[5]    ; data_out[4] ; 12.363 ; 12.364 ; 12.930 ; 12.883 ;
; address[5]    ; data_out[5] ; 12.471 ; 12.487 ; 13.088 ; 13.034 ;
; address[5]    ; data_out[6] ; 12.317 ; 12.282 ; 12.875 ; 12.840 ;
; address[5]    ; data_out[7] ; 12.298 ; 12.243 ; 12.875 ; 12.853 ;
; address[6]    ; data_out[0] ; 12.830 ; 12.298 ; 12.947 ; 13.404 ;
; address[6]    ; data_out[1] ; 11.796 ; 11.783 ; 12.485 ; 12.487 ;
; address[6]    ; data_out[2] ; 11.710 ; 11.650 ; 12.352 ; 12.324 ;
; address[6]    ; data_out[3] ; 11.828 ; 11.827 ; 12.558 ; 12.487 ;
; address[6]    ; data_out[4] ; 11.990 ; 11.991 ; 12.668 ; 12.621 ;
; address[6]    ; data_out[5] ; 12.098 ; 12.114 ; 12.826 ; 12.772 ;
; address[6]    ; data_out[6] ; 11.944 ; 11.909 ; 12.613 ; 12.578 ;
; address[6]    ; data_out[7] ; 11.925 ; 11.870 ; 12.613 ; 12.591 ;
; address[7]    ; data_out[0] ; 10.949 ; 10.808 ; 10.928 ; 11.009 ;
; address[7]    ; data_out[1] ; 10.306 ; 10.293 ; 10.466 ; 10.468 ;
; address[7]    ; data_out[2] ; 10.220 ; 10.160 ; 10.333 ; 10.305 ;
; address[7]    ; data_out[3] ; 10.338 ; 10.337 ; 10.539 ; 10.468 ;
; address[7]    ; data_out[4] ; 10.500 ; 10.501 ; 10.649 ; 10.602 ;
; address[7]    ; data_out[5] ; 10.608 ; 10.624 ; 10.807 ; 10.753 ;
; address[7]    ; data_out[6] ; 10.454 ; 10.419 ; 10.594 ; 10.559 ;
; address[7]    ; data_out[7] ; 10.435 ; 10.380 ; 10.594 ; 10.572 ;
; port_in_00[0] ; data_out[0] ; 8.638  ;        ;        ; 9.108  ;
; port_in_00[1] ; data_out[1] ; 6.500  ;        ;        ; 6.890  ;
; port_in_00[2] ; data_out[2] ; 6.453  ;        ;        ; 6.841  ;
; port_in_00[3] ; data_out[3] ; 6.728  ;        ;        ; 7.143  ;
; port_in_00[4] ; data_out[4] ; 6.396  ;        ;        ; 6.778  ;
; port_in_00[5] ; data_out[5] ; 6.696  ;        ;        ; 7.127  ;
; port_in_00[6] ; data_out[6] ; 6.151  ;        ;        ; 6.521  ;
; port_in_00[7] ; data_out[7] ; 6.746  ;        ;        ; 7.162  ;
; port_in_01[0] ; data_out[0] ; 9.559  ;        ;        ; 9.960  ;
; port_in_01[1] ; data_out[1] ; 6.653  ;        ;        ; 6.994  ;
; port_in_01[2] ; data_out[2] ; 6.521  ;        ;        ; 6.897  ;
; port_in_01[3] ; data_out[3] ; 6.203  ;        ;        ; 6.546  ;
; port_in_01[4] ; data_out[4] ; 6.097  ;        ;        ; 6.424  ;
; port_in_01[5] ; data_out[5] ; 6.492  ;        ;        ; 6.861  ;
; port_in_01[6] ; data_out[6] ; 6.525  ;        ;        ; 6.915  ;
; port_in_01[7] ; data_out[7] ; 6.182  ;        ;        ; 6.537  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 6.611 ; 6.704 ; 7.237 ; 7.548 ;
; address[0]    ; data_out[1] ; 5.840 ; 5.875 ; 6.705 ; 6.733 ;
; address[0]    ; data_out[2] ; 5.857 ; 5.887 ; 6.705 ; 6.754 ;
; address[0]    ; data_out[3] ; 5.913 ; 5.955 ; 6.804 ; 6.829 ;
; address[0]    ; data_out[4] ; 5.675 ; 5.678 ; 6.509 ; 6.532 ;
; address[0]    ; data_out[5] ; 6.078 ; 6.120 ; 6.969 ; 6.994 ;
; address[0]    ; data_out[6] ; 5.901 ; 5.963 ; 6.826 ; 6.801 ;
; address[0]    ; data_out[7] ; 5.915 ; 5.951 ; 6.807 ; 6.826 ;
; address[1]    ; data_out[0] ; 7.318 ; 6.803 ; 7.357 ; 8.139 ;
; address[1]    ; data_out[1] ; 6.789 ; 6.817 ; 7.286 ; 7.321 ;
; address[1]    ; data_out[2] ; 6.789 ; 6.838 ; 7.303 ; 7.333 ;
; address[1]    ; data_out[3] ; 6.888 ; 6.913 ; 7.359 ; 7.401 ;
; address[1]    ; data_out[4] ; 6.593 ; 6.616 ; 7.121 ; 7.124 ;
; address[1]    ; data_out[5] ; 7.053 ; 7.078 ; 7.524 ; 7.566 ;
; address[1]    ; data_out[6] ; 6.910 ; 6.885 ; 7.347 ; 7.409 ;
; address[1]    ; data_out[7] ; 6.891 ; 6.910 ; 7.361 ; 7.397 ;
; address[2]    ; data_out[0] ; 7.346 ; 6.831 ; 7.305 ; 8.087 ;
; address[2]    ; data_out[1] ; 6.973 ; 7.001 ; 7.401 ; 7.436 ;
; address[2]    ; data_out[2] ; 6.973 ; 7.022 ; 7.418 ; 7.448 ;
; address[2]    ; data_out[3] ; 7.055 ; 7.085 ; 7.474 ; 7.516 ;
; address[2]    ; data_out[4] ; 6.777 ; 6.800 ; 7.236 ; 7.239 ;
; address[2]    ; data_out[5] ; 7.230 ; 7.260 ; 7.639 ; 7.681 ;
; address[2]    ; data_out[6] ; 7.094 ; 7.069 ; 7.462 ; 7.524 ;
; address[2]    ; data_out[7] ; 7.075 ; 7.094 ; 7.476 ; 7.512 ;
; address[3]    ; data_out[0] ; 7.342 ; 6.827 ; 7.327 ; 8.109 ;
; address[3]    ; data_out[1] ; 6.969 ; 6.997 ; 7.423 ; 7.458 ;
; address[3]    ; data_out[2] ; 6.969 ; 7.018 ; 7.440 ; 7.470 ;
; address[3]    ; data_out[3] ; 7.051 ; 7.081 ; 7.496 ; 7.538 ;
; address[3]    ; data_out[4] ; 6.773 ; 6.796 ; 7.258 ; 7.261 ;
; address[3]    ; data_out[5] ; 7.226 ; 7.256 ; 7.661 ; 7.703 ;
; address[3]    ; data_out[6] ; 7.090 ; 7.065 ; 7.484 ; 7.546 ;
; address[3]    ; data_out[7] ; 7.071 ; 7.090 ; 7.498 ; 7.534 ;
; address[4]    ; data_out[0] ; 5.019 ;       ;       ; 5.231 ;
; address[4]    ; data_out[1] ; 4.185 ; 4.220 ; 4.494 ; 4.537 ;
; address[4]    ; data_out[2] ; 4.131 ; 4.165 ; 4.498 ; 4.525 ;
; address[4]    ; data_out[3] ; 4.231 ; 4.261 ; 4.538 ; 4.568 ;
; address[4]    ; data_out[4] ; 4.020 ; 4.023 ; 4.354 ; 4.377 ;
; address[4]    ; data_out[5] ; 4.410 ; 4.440 ; 4.713 ; 4.743 ;
; address[4]    ; data_out[6] ; 4.246 ; 4.308 ; 4.584 ; 4.646 ;
; address[4]    ; data_out[7] ; 4.260 ; 4.296 ; 4.625 ; 4.649 ;
; address[5]    ; data_out[0] ; 5.729 ; 5.780 ; 6.212 ; 6.244 ;
; address[5]    ; data_out[1] ; 6.466 ; 6.501 ; 7.393 ; 7.431 ;
; address[5]    ; data_out[2] ; 6.002 ; 6.036 ; 6.823 ; 6.857 ;
; address[5]    ; data_out[3] ; 6.210 ; 6.240 ; 7.060 ; 7.090 ;
; address[5]    ; data_out[4] ; 6.161 ; 6.177 ; 6.981 ; 6.997 ;
; address[5]    ; data_out[5] ; 6.390 ; 6.420 ; 7.235 ; 7.265 ;
; address[5]    ; data_out[6] ; 6.255 ; 6.324 ; 7.106 ; 7.175 ;
; address[5]    ; data_out[7] ; 6.166 ; 6.190 ; 6.989 ; 7.013 ;
; address[6]    ; data_out[0] ; 6.027 ; 6.078 ; 6.539 ; 6.571 ;
; address[6]    ; data_out[1] ; 5.844 ; 5.879 ; 6.684 ; 6.722 ;
; address[6]    ; data_out[2] ; 5.380 ; 5.414 ; 6.114 ; 6.148 ;
; address[6]    ; data_out[3] ; 5.588 ; 5.618 ; 6.351 ; 6.381 ;
; address[6]    ; data_out[4] ; 5.539 ; 5.555 ; 6.272 ; 6.288 ;
; address[6]    ; data_out[5] ; 5.768 ; 5.798 ; 6.526 ; 6.556 ;
; address[6]    ; data_out[6] ; 5.633 ; 5.702 ; 6.397 ; 6.466 ;
; address[6]    ; data_out[7] ; 5.544 ; 5.568 ; 6.280 ; 6.304 ;
; address[7]    ; data_out[0] ; 3.611 ; 5.062 ; 5.401 ; 3.852 ;
; address[7]    ; data_out[1] ; 4.898 ; 4.941 ; 5.001 ; 5.036 ;
; address[7]    ; data_out[2] ; 4.902 ; 4.929 ; 4.947 ; 4.981 ;
; address[7]    ; data_out[3] ; 4.942 ; 4.972 ; 5.047 ; 5.077 ;
; address[7]    ; data_out[4] ; 4.758 ; 4.781 ; 4.836 ; 4.839 ;
; address[7]    ; data_out[5] ; 5.117 ; 5.147 ; 5.226 ; 5.256 ;
; address[7]    ; data_out[6] ; 4.988 ; 5.050 ; 5.062 ; 5.124 ;
; address[7]    ; data_out[7] ; 5.029 ; 5.053 ; 5.076 ; 5.112 ;
; port_in_00[0] ; data_out[0] ; 4.942 ;       ;       ; 5.679 ;
; port_in_00[1] ; data_out[1] ; 3.714 ;       ;       ; 4.332 ;
; port_in_00[2] ; data_out[2] ; 3.714 ;       ;       ; 4.318 ;
; port_in_00[3] ; data_out[3] ; 3.855 ;       ;       ; 4.482 ;
; port_in_00[4] ; data_out[4] ; 3.668 ;       ;       ; 4.257 ;
; port_in_00[5] ; data_out[5] ; 3.849 ;       ;       ; 4.467 ;
; port_in_00[6] ; data_out[6] ; 3.543 ;       ;       ; 4.120 ;
; port_in_00[7] ; data_out[7] ; 3.855 ;       ;       ; 4.480 ;
; port_in_01[0] ; data_out[0] ; 5.391 ;       ;       ; 6.146 ;
; port_in_01[1] ; data_out[1] ; 3.801 ;       ;       ; 4.407 ;
; port_in_01[2] ; data_out[2] ; 3.763 ;       ;       ; 4.360 ;
; port_in_01[3] ; data_out[3] ; 3.584 ;       ;       ; 4.163 ;
; port_in_01[4] ; data_out[4] ; 3.506 ;       ;       ; 4.068 ;
; port_in_01[5] ; data_out[5] ; 3.749 ;       ;       ; 4.339 ;
; port_in_01[6] ; data_out[6] ; 3.753 ;       ;       ; 4.349 ;
; port_in_01[7] ; data_out[7] ; 3.571 ;       ;       ; 4.151 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; port_out_00[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writen                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 34    ; 34    ;
; Unconstrained Input Port Paths  ; 20861 ; 20861 ;
; Unconstrained Output Ports      ; 24    ; 24    ;
; Unconstrained Output Port Paths ; 111   ; 111   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Nov 20 15:40:31 2025
Info: Command: quartus_sta memoria -c memoria
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memoria.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.538
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.538             -33.847 clk 
Info (332146): Worst-case hold slack is 1.541
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.541               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.974
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.974             -29.628 clk 
Info (332146): Worst-case hold slack is 1.410
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.410               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.293
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.293             -16.770 clk 
Info (332146): Worst-case hold slack is 0.814
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.814               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2204.209 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4655 megabytes
    Info: Processing ended: Thu Nov 20 15:40:35 2025
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


