TimeQuest Timing Analyzer report for I2S_IN
Tue Apr 03 16:07:29 2018
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1100mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1100mV 85C Model Setup Summary
  8. Slow 1100mV 85C Model Hold Summary
  9. Slow 1100mV 85C Model Recovery Summary
 10. Slow 1100mV 85C Model Removal Summary
 11. Slow 1100mV 85C Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Output Enable Times
 17. Minimum Output Enable Times
 18. Output Disable Times
 19. Minimum Output Disable Times
 20. Slow 1100mV 85C Model Metastability Summary
 21. Slow 1100mV 0C Model Fmax Summary
 22. Slow 1100mV 0C Model Setup Summary
 23. Slow 1100mV 0C Model Hold Summary
 24. Slow 1100mV 0C Model Recovery Summary
 25. Slow 1100mV 0C Model Removal Summary
 26. Slow 1100mV 0C Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Slow 1100mV 0C Model Metastability Summary
 36. Fast 1100mV 85C Model Setup Summary
 37. Fast 1100mV 85C Model Hold Summary
 38. Fast 1100mV 85C Model Recovery Summary
 39. Fast 1100mV 85C Model Removal Summary
 40. Fast 1100mV 85C Model Minimum Pulse Width Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Output Enable Times
 46. Minimum Output Enable Times
 47. Output Disable Times
 48. Minimum Output Disable Times
 49. Fast 1100mV 85C Model Metastability Summary
 50. Fast 1100mV 0C Model Setup Summary
 51. Fast 1100mV 0C Model Hold Summary
 52. Fast 1100mV 0C Model Recovery Summary
 53. Fast 1100mV 0C Model Removal Summary
 54. Fast 1100mV 0C Model Minimum Pulse Width Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Output Enable Times
 60. Minimum Output Enable Times
 61. Output Disable Times
 62. Minimum Output Disable Times
 63. Fast 1100mV 0C Model Metastability Summary
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1100mv 0c Model)
 72. Signal Integrity Metrics (Slow 1100mv 85c Model)
 73. Signal Integrity Metrics (Fast 1100mv 0c Model)
 74. Signal Integrity Metrics (Fast 1100mv 85c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; I2S_IN                                             ;
; Device Family      ; Cyclone V                                          ;
; Device Name        ; 5CSEMA5F31C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  16.7%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                           ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; Clock Name                              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                     ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; audio_interface:audioout|i2c_counter[9] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { audio_interface:audioout|i2c_counter[9] } ;
; BIT_CLK                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { BIT_CLK }                                 ;
; clk                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                     ;
; SCLK                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCLK }                                    ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+


+-------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary                                            ;
+------------+-----------------+-----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note ;
+------------+-----------------+-----------------------------------------+------+
; 112.49 MHz ; 112.49 MHz      ; SCLK                                    ;      ;
; 151.1 MHz  ; 151.1 MHz       ; clk                                     ;      ;
; 419.29 MHz ; 419.29 MHz      ; audio_interface:audioout|i2c_counter[9] ;      ;
; 538.21 MHz ; 538.21 MHz      ; BIT_CLK                                 ;      ;
+------------+-----------------+-----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------+
; Slow 1100mV 85C Model Setup Summary                              ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -7.482 ; -104.748      ;
; clk                                     ; -6.711 ; -301.398      ;
; audio_interface:audioout|i2c_counter[9] ; -3.398 ; -13.167       ;
; BIT_CLK                                 ; -0.858 ; -27.342       ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 85C Model Hold Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -6.252 ; -85.513       ;
; clk                                     ; -0.271 ; -0.745        ;
; BIT_CLK                                 ; 0.199  ; 0.000         ;
; audio_interface:audioout|i2c_counter[9] ; 0.418  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 85C Model Recovery Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; audio_interface:audioout|i2c_counter[9] ; -3.523 ; -13.954       ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1100mV 85C Model Removal Summary                           ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; audio_interface:audioout|i2c_counter[9] ; 2.745 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -0.394 ; -54.417       ;
; BIT_CLK                                 ; -0.394 ; -33.681       ;
; SCLK                                    ; -0.394 ; -7.974        ;
; audio_interface:audioout|i2c_counter[9] ; -0.394 ; -2.444        ;
+-----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DIN         ; BIT_CLK    ; 1.017 ; 1.547 ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 0.298 ; 0.947 ; Rise       ; BIT_CLK         ;
; SCLK        ; SCLK       ; 4.749 ; 4.275 ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 1.325 ; 1.983 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 1.294 ; 1.887 ; Rise       ; clk             ;
; CS_N        ; clk        ; 3.264 ; 3.757 ; Rise       ; clk             ;
; MOSI        ; clk        ; 1.857 ; 2.121 ; Rise       ; clk             ;
; SCLK        ; clk        ; 2.545 ; 2.738 ; Rise       ; clk             ;
; reset       ; clk        ; 1.828 ; 2.403 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 5.035  ; 4.568  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 5.191  ; 4.610  ; Rise       ; BIT_CLK         ;
; SCLK        ; SCLK       ; 1.923  ; 2.141  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; -0.202 ; -0.747 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -0.201 ; -0.721 ; Rise       ; clk             ;
; CS_N        ; clk        ; 0.129  ; -0.139 ; Rise       ; clk             ;
; MOSI        ; clk        ; 0.570  ; 0.353  ; Rise       ; clk             ;
; SCLK        ; clk        ; 0.101  ; -0.105 ; Rise       ; clk             ;
; reset       ; clk        ; 0.279  ; -0.225 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; SCLK                                    ; 15.308 ; 15.864 ; Rise       ; SCLK                                    ;
;  dig0[0]    ; SCLK                                    ; 14.661 ; 14.951 ; Rise       ; SCLK                                    ;
;  dig0[1]    ; SCLK                                    ; 14.981 ; 15.484 ; Rise       ; SCLK                                    ;
;  dig0[2]    ; SCLK                                    ; 14.821 ; 15.193 ; Rise       ; SCLK                                    ;
;  dig0[3]    ; SCLK                                    ; 14.655 ; 15.094 ; Rise       ; SCLK                                    ;
;  dig0[4]    ; SCLK                                    ; 15.308 ; 15.864 ; Rise       ; SCLK                                    ;
;  dig0[5]    ; SCLK                                    ; 14.504 ; 14.614 ; Rise       ; SCLK                                    ;
;  dig0[6]    ; SCLK                                    ; 14.967 ; 14.568 ; Rise       ; SCLK                                    ;
; dig1[*]     ; SCLK                                    ; 15.527 ; 16.338 ; Rise       ; SCLK                                    ;
;  dig1[0]    ; SCLK                                    ; 14.773 ; 15.293 ; Rise       ; SCLK                                    ;
;  dig1[1]    ; SCLK                                    ; 14.614 ; 14.968 ; Rise       ; SCLK                                    ;
;  dig1[2]    ; SCLK                                    ; 15.527 ; 16.338 ; Rise       ; SCLK                                    ;
;  dig1[3]    ; SCLK                                    ; 15.480 ; 16.281 ; Rise       ; SCLK                                    ;
;  dig1[4]    ; SCLK                                    ; 15.474 ; 16.281 ; Rise       ; SCLK                                    ;
;  dig1[5]    ; SCLK                                    ; 15.486 ; 16.300 ; Rise       ; SCLK                                    ;
;  dig1[6]    ; SCLK                                    ; 15.453 ; 14.873 ; Rise       ; SCLK                                    ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 4.310  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 4.481  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 9.157  ; 9.209  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 13.401 ; 14.500 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 8.407  ; 8.679  ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 8.206  ; 8.278  ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 10.155 ; 10.662 ; Rise       ; clk                                     ;
; MISO        ; clk                                     ; 9.478  ; 9.586  ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 12.456 ; 13.200 ; Rise       ; clk                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; SCLK                                    ; 10.285 ; 10.261 ; Rise       ; SCLK                                    ;
;  dig0[0]    ; SCLK                                    ; 10.391 ; 10.573 ; Rise       ; SCLK                                    ;
;  dig0[1]    ; SCLK                                    ; 10.683 ; 11.048 ; Rise       ; SCLK                                    ;
;  dig0[2]    ; SCLK                                    ; 10.532 ; 10.799 ; Rise       ; SCLK                                    ;
;  dig0[3]    ; SCLK                                    ; 10.338 ; 10.591 ; Rise       ; SCLK                                    ;
;  dig0[4]    ; SCLK                                    ; 10.962 ; 11.350 ; Rise       ; SCLK                                    ;
;  dig0[5]    ; SCLK                                    ; 10.285 ; 10.360 ; Rise       ; SCLK                                    ;
;  dig0[6]    ; SCLK                                    ; 10.489 ; 10.261 ; Rise       ; SCLK                                    ;
; dig1[*]     ; SCLK                                    ; 10.333 ; 10.538 ; Rise       ; SCLK                                    ;
;  dig1[0]    ; SCLK                                    ; 10.444 ; 10.765 ; Rise       ; SCLK                                    ;
;  dig1[1]    ; SCLK                                    ; 10.333 ; 10.560 ; Rise       ; SCLK                                    ;
;  dig1[2]    ; SCLK                                    ; 11.144 ; 11.730 ; Rise       ; SCLK                                    ;
;  dig1[3]    ; SCLK                                    ; 11.094 ; 11.662 ; Rise       ; SCLK                                    ;
;  dig1[4]    ; SCLK                                    ; 11.082 ; 11.662 ; Rise       ; SCLK                                    ;
;  dig1[5]    ; SCLK                                    ; 11.097 ; 11.676 ; Rise       ; SCLK                                    ;
;  dig1[6]    ; SCLK                                    ; 10.903 ; 10.538 ; Rise       ; SCLK                                    ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 3.999  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 4.176  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 5.567  ; 5.547  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 10.161 ; 11.049 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 7.645  ; 7.812  ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 7.235  ; 7.251  ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 7.910  ; 7.946  ; Rise       ; clk                                     ;
; MISO        ; clk                                     ; 7.727  ; 7.819  ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 10.428 ; 11.087 ; Rise       ; clk                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 9.341 ; 9.374 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 8.472 ; 8.504 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 9.559     ; 9.526     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 8.581     ; 8.549     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Slow 1100mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                                             ;
+------------+-----------------+-----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note ;
+------------+-----------------+-----------------------------------------+------+
; 123.15 MHz ; 123.15 MHz      ; SCLK                                    ;      ;
; 155.93 MHz ; 155.93 MHz      ; clk                                     ;      ;
; 425.53 MHz ; 425.53 MHz      ; audio_interface:audioout|i2c_counter[9] ;      ;
; 555.25 MHz ; 555.25 MHz      ; BIT_CLK                                 ;      ;
+------------+-----------------+-----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow 1100mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -7.109 ; -99.526       ;
; clk                                     ; -6.435 ; -286.047      ;
; audio_interface:audioout|i2c_counter[9] ; -3.568 ; -13.616       ;
; BIT_CLK                                 ; -0.801 ; -25.336       ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -6.005 ; -82.129       ;
; clk                                     ; -0.476 ; -4.499        ;
; BIT_CLK                                 ; 0.173  ; 0.000         ;
; audio_interface:audioout|i2c_counter[9] ; 0.445  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 0C Model Recovery Summary                            ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; audio_interface:audioout|i2c_counter[9] ; -3.642 ; -14.396       ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1100mV 0C Model Removal Summary                            ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; audio_interface:audioout|i2c_counter[9] ; 2.942 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -0.394 ; -58.611       ;
; BIT_CLK                                 ; -0.394 ; -31.486       ;
; SCLK                                    ; -0.394 ; -7.370        ;
; audio_interface:audioout|i2c_counter[9] ; -0.394 ; -2.066        ;
+-----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DIN         ; BIT_CLK    ; 0.825 ; 1.396 ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 0.063 ; 0.757 ; Rise       ; BIT_CLK         ;
; SCLK        ; SCLK       ; 4.415 ; 3.890 ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 1.029 ; 1.693 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 1.062 ; 1.656 ; Rise       ; clk             ;
; CS_N        ; clk        ; 2.988 ; 3.484 ; Rise       ; clk             ;
; MOSI        ; clk        ; 1.694 ; 1.947 ; Rise       ; clk             ;
; SCLK        ; clk        ; 2.230 ; 2.453 ; Rise       ; clk             ;
; reset       ; clk        ; 1.617 ; 2.161 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-------------+------------+-------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 5.071 ; 4.603  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 5.244 ; 4.633  ; Rise       ; BIT_CLK         ;
; SCLK        ; SCLK       ; 2.055 ; 2.343  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 0.076 ; -0.442 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 0.017 ; -0.465 ; Rise       ; clk             ;
; CS_N        ; clk        ; 0.260 ; 0.000  ; Rise       ; clk             ;
; MOSI        ; clk        ; 0.689 ; 0.483  ; Rise       ; clk             ;
; SCLK        ; clk        ; 0.306 ; 0.072  ; Rise       ; clk             ;
; reset       ; clk        ; 0.436 ; -0.049 ; Rise       ; clk             ;
+-------------+------------+-------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; SCLK                                    ; 14.797 ; 15.384 ; Rise       ; SCLK                                    ;
;  dig0[0]    ; SCLK                                    ; 14.169 ; 14.509 ; Rise       ; SCLK                                    ;
;  dig0[1]    ; SCLK                                    ; 14.476 ; 15.016 ; Rise       ; SCLK                                    ;
;  dig0[2]    ; SCLK                                    ; 14.323 ; 14.743 ; Rise       ; SCLK                                    ;
;  dig0[3]    ; SCLK                                    ; 14.183 ; 14.641 ; Rise       ; SCLK                                    ;
;  dig0[4]    ; SCLK                                    ; 14.797 ; 15.384 ; Rise       ; SCLK                                    ;
;  dig0[5]    ; SCLK                                    ; 13.986 ; 14.174 ; Rise       ; SCLK                                    ;
;  dig0[6]    ; SCLK                                    ; 14.517 ; 14.093 ; Rise       ; SCLK                                    ;
; dig1[*]     ; SCLK                                    ; 15.023 ; 15.825 ; Rise       ; SCLK                                    ;
;  dig1[0]    ; SCLK                                    ; 14.285 ; 14.824 ; Rise       ; SCLK                                    ;
;  dig1[1]    ; SCLK                                    ; 14.125 ; 14.519 ; Rise       ; SCLK                                    ;
;  dig1[2]    ; SCLK                                    ; 15.023 ; 15.825 ; Rise       ; SCLK                                    ;
;  dig1[3]    ; SCLK                                    ; 14.968 ; 15.763 ; Rise       ; SCLK                                    ;
;  dig1[4]    ; SCLK                                    ; 14.960 ; 15.776 ; Rise       ; SCLK                                    ;
;  dig1[5]    ; SCLK                                    ; 14.970 ; 15.781 ; Rise       ; SCLK                                    ;
;  dig1[6]    ; SCLK                                    ; 14.976 ; 14.384 ; Rise       ; SCLK                                    ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 4.093  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 4.250  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 8.739  ; 8.793  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 13.083 ; 14.144 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 8.190  ; 8.515  ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 8.091  ; 8.162  ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 9.985  ; 10.484 ; Rise       ; clk                                     ;
; MISO        ; clk                                     ; 9.277  ; 9.408  ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 11.942 ; 12.730 ; Rise       ; clk                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; SCLK                                    ; 9.891  ; 9.912  ; Rise       ; SCLK                                    ;
;  dig0[0]    ; SCLK                                    ; 10.024 ; 10.276 ; Rise       ; SCLK                                    ;
;  dig0[1]    ; SCLK                                    ; 10.301 ; 10.719 ; Rise       ; SCLK                                    ;
;  dig0[2]    ; SCLK                                    ; 10.158 ; 10.473 ; Rise       ; SCLK                                    ;
;  dig0[3]    ; SCLK                                    ; 9.990  ; 10.287 ; Rise       ; SCLK                                    ;
;  dig0[4]    ; SCLK                                    ; 10.575 ; 11.014 ; Rise       ; SCLK                                    ;
;  dig0[5]    ; SCLK                                    ; 9.891  ; 10.042 ; Rise       ; SCLK                                    ;
;  dig0[6]    ; SCLK                                    ; 10.186 ; 9.912  ; Rise       ; SCLK                                    ;
; dig1[*]     ; SCLK                                    ; 9.970  ; 10.174 ; Rise       ; SCLK                                    ;
;  dig1[0]    ; SCLK                                    ; 10.084 ; 10.446 ; Rise       ; SCLK                                    ;
;  dig1[1]    ; SCLK                                    ; 9.970  ; 10.256 ; Rise       ; SCLK                                    ;
;  dig1[2]    ; SCLK                                    ; 10.765 ; 11.355 ; Rise       ; SCLK                                    ;
;  dig1[3]    ; SCLK                                    ; 10.708 ; 11.285 ; Rise       ; SCLK                                    ;
;  dig1[4]    ; SCLK                                    ; 10.697 ; 11.299 ; Rise       ; SCLK                                    ;
;  dig1[5]    ; SCLK                                    ; 10.707 ; 11.297 ; Rise       ; SCLK                                    ;
;  dig1[6]    ; SCLK                                    ; 10.571 ; 10.174 ; Rise       ; SCLK                                    ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 3.792  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 3.960  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 5.273  ; 5.237  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 9.907  ; 10.757 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 7.447  ; 7.681  ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 7.101  ; 7.114  ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 7.765  ; 7.777  ; Rise       ; clk                                     ;
; MISO        ; clk                                     ; 7.567  ; 7.686  ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 9.981  ; 10.614 ; Rise       ; clk                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 9.120 ; 9.171 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 8.260 ; 8.310 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 9.392     ; 9.341     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 8.376     ; 8.326     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Fast 1100mV 85C Model Setup Summary                              ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -5.102 ; -71.428       ;
; clk                                     ; -3.500 ; -138.504      ;
; audio_interface:audioout|i2c_counter[9] ; -1.766 ; -6.715        ;
; BIT_CLK                                 ; -0.068 ; -0.422        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 85C Model Hold Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -3.493 ; -47.726       ;
; clk                                     ; -0.231 ; -2.142        ;
; BIT_CLK                                 ; 0.125  ; 0.000         ;
; audio_interface:audioout|i2c_counter[9] ; 0.255  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 85C Model Recovery Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; audio_interface:audioout|i2c_counter[9] ; -1.791 ; -7.064        ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1100mV 85C Model Removal Summary                           ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; audio_interface:audioout|i2c_counter[9] ; 1.659 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 85C Model Minimum Pulse Width Summary                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; BIT_CLK                                 ; -0.272 ; -15.749       ;
; SCLK                                    ; -0.262 ; -3.693        ;
; clk                                     ; -0.091 ; -8.601        ;
; audio_interface:audioout|i2c_counter[9] ; 0.052  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DIN         ; BIT_CLK    ; 0.540 ; 1.328 ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 0.082 ; 0.943 ; Rise       ; BIT_CLK         ;
; SCLK        ; SCLK       ; 3.098 ; 2.849 ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 0.803 ; 1.614 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 0.741 ; 1.524 ; Rise       ; clk             ;
; CS_N        ; clk        ; 1.759 ; 2.454 ; Rise       ; clk             ;
; MOSI        ; clk        ; 1.016 ; 1.549 ; Rise       ; clk             ;
; SCLK        ; clk        ; 1.314 ; 1.892 ; Rise       ; clk             ;
; reset       ; clk        ; 0.988 ; 1.813 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 2.692  ; 1.956  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 2.740  ; 1.933  ; Rise       ; BIT_CLK         ;
; SCLK        ; SCLK       ; 0.528  ; 0.593  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; -0.209 ; -0.939 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -0.169 ; -0.897 ; Rise       ; clk             ;
; CS_N        ; clk        ; 0.045  ; -0.496 ; Rise       ; clk             ;
; MOSI        ; clk        ; 0.313  ; -0.182 ; Rise       ; clk             ;
; SCLK        ; clk        ; 0.061  ; -0.469 ; Rise       ; clk             ;
; reset       ; clk        ; 0.062  ; -0.664 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; dig0[*]     ; SCLK                                    ; 8.928 ; 9.519 ; Rise       ; SCLK                                    ;
;  dig0[0]    ; SCLK                                    ; 8.483 ; 8.842 ; Rise       ; SCLK                                    ;
;  dig0[1]    ; SCLK                                    ; 8.713 ; 9.263 ; Rise       ; SCLK                                    ;
;  dig0[2]    ; SCLK                                    ; 8.556 ; 8.970 ; Rise       ; SCLK                                    ;
;  dig0[3]    ; SCLK                                    ; 8.531 ; 8.998 ; Rise       ; SCLK                                    ;
;  dig0[4]    ; SCLK                                    ; 8.928 ; 9.519 ; Rise       ; SCLK                                    ;
;  dig0[5]    ; SCLK                                    ; 8.308 ; 8.526 ; Rise       ; SCLK                                    ;
;  dig0[6]    ; SCLK                                    ; 8.908 ; 8.476 ; Rise       ; SCLK                                    ;
; dig1[*]     ; SCLK                                    ; 9.282 ; 9.954 ; Rise       ; SCLK                                    ;
;  dig1[0]    ; SCLK                                    ; 8.605 ; 9.141 ; Rise       ; SCLK                                    ;
;  dig1[1]    ; SCLK                                    ; 8.467 ; 8.872 ; Rise       ; SCLK                                    ;
;  dig1[2]    ; SCLK                                    ; 9.163 ; 9.954 ; Rise       ; SCLK                                    ;
;  dig1[3]    ; SCLK                                    ; 9.147 ; 9.927 ; Rise       ; SCLK                                    ;
;  dig1[4]    ; SCLK                                    ; 9.078 ; 9.870 ; Rise       ; SCLK                                    ;
;  dig1[5]    ; SCLK                                    ; 9.138 ; 9.932 ; Rise       ; SCLK                                    ;
;  dig1[6]    ; SCLK                                    ; 9.282 ; 8.698 ; Rise       ; SCLK                                    ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 2.674 ;       ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;       ; 2.856 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 5.516 ; 5.621 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 8.194 ; 9.279 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 4.993 ; 5.317 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 4.791 ; 4.915 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 5.886 ; 6.413 ; Rise       ; clk                                     ;
; MISO        ; clk                                     ; 5.576 ; 5.777 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 7.283 ; 8.025 ; Rise       ; clk                                     ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; dig0[*]     ; SCLK                                    ; 6.094 ; 6.190 ; Rise       ; SCLK                                    ;
;  dig0[0]    ; SCLK                                    ; 6.228 ; 6.499 ; Rise       ; SCLK                                    ;
;  dig0[1]    ; SCLK                                    ; 6.441 ; 6.881 ; Rise       ; SCLK                                    ;
;  dig0[2]    ; SCLK                                    ; 6.292 ; 6.620 ; Rise       ; SCLK                                    ;
;  dig0[3]    ; SCLK                                    ; 6.236 ; 6.554 ; Rise       ; SCLK                                    ;
;  dig0[4]    ; SCLK                                    ; 6.627 ; 7.085 ; Rise       ; SCLK                                    ;
;  dig0[5]    ; SCLK                                    ; 6.094 ; 6.281 ; Rise       ; SCLK                                    ;
;  dig0[6]    ; SCLK                                    ; 6.484 ; 6.190 ; Rise       ; SCLK                                    ;
; dig1[*]     ; SCLK                                    ; 6.204 ; 6.395 ; Rise       ; SCLK                                    ;
;  dig1[0]    ; SCLK                                    ; 6.305 ; 6.681 ; Rise       ; SCLK                                    ;
;  dig1[1]    ; SCLK                                    ; 6.204 ; 6.506 ; Rise       ; SCLK                                    ;
;  dig1[2]    ; SCLK                                    ; 6.829 ; 7.441 ; Rise       ; SCLK                                    ;
;  dig1[3]    ; SCLK                                    ; 6.811 ; 7.405 ; Rise       ; SCLK                                    ;
;  dig1[4]    ; SCLK                                    ; 6.741 ; 7.350 ; Rise       ; SCLK                                    ;
;  dig1[5]    ; SCLK                                    ; 6.800 ; 7.406 ; Rise       ; SCLK                                    ;
;  dig1[6]    ; SCLK                                    ; 6.807 ; 6.395 ; Rise       ; SCLK                                    ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 2.530 ;       ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;       ; 2.712 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 3.350 ; 3.429 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 6.281 ; 7.150 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 4.584 ; 4.823 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 4.309 ; 4.402 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 4.641 ; 4.776 ; Rise       ; clk                                     ;
; MISO        ; clk                                     ; 4.637 ; 4.821 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 6.200 ; 6.875 ; Rise       ; clk                                     ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 5.496 ; 5.584 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 4.974 ; 5.061 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 5.661     ; 5.573     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 5.183     ; 5.096     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Fast 1100mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Fast 1100mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -4.250 ; -59.500       ;
; clk                                     ; -3.172 ; -130.349      ;
; audio_interface:audioout|i2c_counter[9] ; -1.760 ; -6.644        ;
; BIT_CLK                                 ; -0.015 ; -0.015        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -3.439 ; -47.134       ;
; clk                                     ; -0.276 ; -2.891        ;
; BIT_CLK                                 ; 0.096  ; 0.000         ;
; audio_interface:audioout|i2c_counter[9] ; 0.237  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 0C Model Recovery Summary                            ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; audio_interface:audioout|i2c_counter[9] ; -1.765 ; -6.963        ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1100mV 0C Model Removal Summary                            ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; audio_interface:audioout|i2c_counter[9] ; 1.677 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; BIT_CLK                                 ; -0.259 ; -14.954       ;
; SCLK                                    ; -0.250 ; -3.522        ;
; clk                                     ; -0.089 ; -8.635        ;
; audio_interface:audioout|i2c_counter[9] ; 0.057  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; DIN         ; BIT_CLK    ; 0.414  ; 1.193 ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; -0.113 ; 0.744 ; Rise       ; BIT_CLK         ;
; SCLK        ; SCLK       ; 2.690  ; 2.525 ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 0.597  ; 1.376 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 0.581  ; 1.334 ; Rise       ; clk             ;
; CS_N        ; clk        ; 1.657  ; 2.293 ; Rise       ; clk             ;
; MOSI        ; clk        ; 1.004  ; 1.516 ; Rise       ; clk             ;
; SCLK        ; clk        ; 1.252  ; 1.831 ; Rise       ; clk             ;
; reset       ; clk        ; 0.854  ; 1.628 ; Rise       ; clk             ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 2.785  ; 2.074  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 2.858  ; 2.060  ; Rise       ; BIT_CLK         ;
; SCLK        ; SCLK       ; 0.837  ; 0.848  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; -0.030 ; -0.720 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -0.032 ; -0.715 ; Rise       ; clk             ;
; CS_N        ; clk        ; 0.079  ; -0.438 ; Rise       ; clk             ;
; MOSI        ; clk        ; 0.315  ; -0.164 ; Rise       ; clk             ;
; SCLK        ; clk        ; 0.106  ; -0.430 ; Rise       ; clk             ;
; reset       ; clk        ; 0.136  ; -0.549 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; dig0[*]     ; SCLK                                    ; 8.519 ; 8.971 ; Rise       ; SCLK                                    ;
;  dig0[0]    ; SCLK                                    ; 8.124 ; 8.395 ; Rise       ; SCLK                                    ;
;  dig0[1]    ; SCLK                                    ; 8.337 ; 8.756 ; Rise       ; SCLK                                    ;
;  dig0[2]    ; SCLK                                    ; 8.163 ; 8.487 ; Rise       ; SCLK                                    ;
;  dig0[3]    ; SCLK                                    ; 8.183 ; 8.521 ; Rise       ; SCLK                                    ;
;  dig0[4]    ; SCLK                                    ; 8.519 ; 8.971 ; Rise       ; SCLK                                    ;
;  dig0[5]    ; SCLK                                    ; 7.940 ; 8.123 ; Rise       ; SCLK                                    ;
;  dig0[6]    ; SCLK                                    ; 8.436 ; 8.122 ; Rise       ; SCLK                                    ;
; dig1[*]     ; SCLK                                    ; 8.755 ; 9.346 ; Rise       ; SCLK                                    ;
;  dig1[0]    ; SCLK                                    ; 8.250 ; 8.649 ; Rise       ; SCLK                                    ;
;  dig1[1]    ; SCLK                                    ; 8.101 ; 8.410 ; Rise       ; SCLK                                    ;
;  dig1[2]    ; SCLK                                    ; 8.754 ; 9.346 ; Rise       ; SCLK                                    ;
;  dig1[3]    ; SCLK                                    ; 8.726 ; 9.313 ; Rise       ; SCLK                                    ;
;  dig1[4]    ; SCLK                                    ; 8.677 ; 9.273 ; Rise       ; SCLK                                    ;
;  dig1[5]    ; SCLK                                    ; 8.716 ; 9.316 ; Rise       ; SCLK                                    ;
;  dig1[6]    ; SCLK                                    ; 8.755 ; 8.318 ; Rise       ; SCLK                                    ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 2.464 ;       ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;       ; 2.602 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 4.987 ; 5.081 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 7.593 ; 8.453 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 4.742 ; 4.982 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 4.556 ; 4.645 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 5.518 ; 5.978 ; Rise       ; clk                                     ;
; MISO        ; clk                                     ; 5.303 ; 5.473 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 6.670 ; 7.354 ; Rise       ; clk                                     ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; dig0[*]     ; SCLK                                    ; 5.750 ; 5.864 ; Rise       ; SCLK                                    ;
;  dig0[0]    ; SCLK                                    ; 5.896 ; 6.102 ; Rise       ; SCLK                                    ;
;  dig0[1]    ; SCLK                                    ; 6.092 ; 6.425 ; Rise       ; SCLK                                    ;
;  dig0[2]    ; SCLK                                    ; 5.927 ; 6.176 ; Rise       ; SCLK                                    ;
;  dig0[3]    ; SCLK                                    ; 5.918 ; 6.141 ; Rise       ; SCLK                                    ;
;  dig0[4]    ; SCLK                                    ; 6.248 ; 6.597 ; Rise       ; SCLK                                    ;
;  dig0[5]    ; SCLK                                    ; 5.750 ; 5.903 ; Rise       ; SCLK                                    ;
;  dig0[6]    ; SCLK                                    ; 6.072 ; 5.864 ; Rise       ; SCLK                                    ;
; dig1[*]     ; SCLK                                    ; 5.867 ; 6.045 ; Rise       ; SCLK                                    ;
;  dig1[0]    ; SCLK                                    ; 5.981 ; 6.256 ; Rise       ; SCLK                                    ;
;  dig1[1]    ; SCLK                                    ; 5.867 ; 6.097 ; Rise       ; SCLK                                    ;
;  dig1[2]    ; SCLK                                    ; 6.453 ; 6.899 ; Rise       ; SCLK                                    ;
;  dig1[3]    ; SCLK                                    ; 6.423 ; 6.859 ; Rise       ; SCLK                                    ;
;  dig1[4]    ; SCLK                                    ; 6.373 ; 6.821 ; Rise       ; SCLK                                    ;
;  dig1[5]    ; SCLK                                    ; 6.411 ; 6.858 ; Rise       ; SCLK                                    ;
;  dig1[6]    ; SCLK                                    ; 6.347 ; 6.045 ; Rise       ; SCLK                                    ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 2.328 ;       ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;       ; 2.467 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 3.073 ; 3.123 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 5.856 ; 6.533 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 4.348 ; 4.524 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 4.075 ; 4.137 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 4.401 ; 4.500 ; Rise       ; clk                                     ;
; MISO        ; clk                                     ; 4.373 ; 4.531 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 5.626 ; 6.208 ; Rise       ; clk                                     ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 5.213 ; 5.283 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 4.730 ; 4.799 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 5.365     ; 5.295     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 4.897     ; 4.828     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Fast 1100mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                    ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                         ; -7.482   ; -6.252  ; -3.642   ; 1.659   ; -0.394              ;
;  BIT_CLK                                 ; -0.858   ; 0.096   ; N/A      ; N/A     ; -0.394              ;
;  SCLK                                    ; -7.482   ; -6.252  ; N/A      ; N/A     ; -0.394              ;
;  audio_interface:audioout|i2c_counter[9] ; -3.568   ; 0.237   ; -3.642   ; 1.659   ; -0.394              ;
;  clk                                     ; -6.711   ; -0.476  ; N/A      ; N/A     ; -0.394              ;
; Design-wide TNS                          ; -446.655 ; -86.628 ; -14.396  ; 0.0     ; -99.533             ;
;  BIT_CLK                                 ; -27.342  ; 0.000   ; N/A      ; N/A     ; -33.681             ;
;  SCLK                                    ; -104.748 ; -85.513 ; N/A      ; N/A     ; -7.974              ;
;  audio_interface:audioout|i2c_counter[9] ; -13.616  ; 0.000   ; -14.396  ; 0.000   ; -2.444              ;
;  clk                                     ; -301.398 ; -4.499  ; N/A      ; N/A     ; -58.611             ;
+------------------------------------------+----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DIN         ; BIT_CLK    ; 1.017 ; 1.547 ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 0.298 ; 0.947 ; Rise       ; BIT_CLK         ;
; SCLK        ; SCLK       ; 4.749 ; 4.275 ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 1.325 ; 1.983 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 1.294 ; 1.887 ; Rise       ; clk             ;
; CS_N        ; clk        ; 3.264 ; 3.757 ; Rise       ; clk             ;
; MOSI        ; clk        ; 1.857 ; 2.121 ; Rise       ; clk             ;
; SCLK        ; clk        ; 2.545 ; 2.738 ; Rise       ; clk             ;
; reset       ; clk        ; 1.828 ; 2.403 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-------------+------------+-------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 5.071 ; 4.603  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 5.244 ; 4.633  ; Rise       ; BIT_CLK         ;
; SCLK        ; SCLK       ; 2.055 ; 2.343  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 0.076 ; -0.442 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 0.017 ; -0.465 ; Rise       ; clk             ;
; CS_N        ; clk        ; 0.260 ; 0.000  ; Rise       ; clk             ;
; MOSI        ; clk        ; 0.689 ; 0.483  ; Rise       ; clk             ;
; SCLK        ; clk        ; 0.306 ; 0.072  ; Rise       ; clk             ;
; reset       ; clk        ; 0.436 ; -0.049 ; Rise       ; clk             ;
+-------------+------------+-------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; SCLK                                    ; 15.308 ; 15.864 ; Rise       ; SCLK                                    ;
;  dig0[0]    ; SCLK                                    ; 14.661 ; 14.951 ; Rise       ; SCLK                                    ;
;  dig0[1]    ; SCLK                                    ; 14.981 ; 15.484 ; Rise       ; SCLK                                    ;
;  dig0[2]    ; SCLK                                    ; 14.821 ; 15.193 ; Rise       ; SCLK                                    ;
;  dig0[3]    ; SCLK                                    ; 14.655 ; 15.094 ; Rise       ; SCLK                                    ;
;  dig0[4]    ; SCLK                                    ; 15.308 ; 15.864 ; Rise       ; SCLK                                    ;
;  dig0[5]    ; SCLK                                    ; 14.504 ; 14.614 ; Rise       ; SCLK                                    ;
;  dig0[6]    ; SCLK                                    ; 14.967 ; 14.568 ; Rise       ; SCLK                                    ;
; dig1[*]     ; SCLK                                    ; 15.527 ; 16.338 ; Rise       ; SCLK                                    ;
;  dig1[0]    ; SCLK                                    ; 14.773 ; 15.293 ; Rise       ; SCLK                                    ;
;  dig1[1]    ; SCLK                                    ; 14.614 ; 14.968 ; Rise       ; SCLK                                    ;
;  dig1[2]    ; SCLK                                    ; 15.527 ; 16.338 ; Rise       ; SCLK                                    ;
;  dig1[3]    ; SCLK                                    ; 15.480 ; 16.281 ; Rise       ; SCLK                                    ;
;  dig1[4]    ; SCLK                                    ; 15.474 ; 16.281 ; Rise       ; SCLK                                    ;
;  dig1[5]    ; SCLK                                    ; 15.486 ; 16.300 ; Rise       ; SCLK                                    ;
;  dig1[6]    ; SCLK                                    ; 15.453 ; 14.873 ; Rise       ; SCLK                                    ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 4.310  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 4.481  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 9.157  ; 9.209  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 13.401 ; 14.500 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 8.407  ; 8.679  ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 8.206  ; 8.278  ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 10.155 ; 10.662 ; Rise       ; clk                                     ;
; MISO        ; clk                                     ; 9.478  ; 9.586  ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 12.456 ; 13.200 ; Rise       ; clk                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; dig0[*]     ; SCLK                                    ; 5.750 ; 5.864 ; Rise       ; SCLK                                    ;
;  dig0[0]    ; SCLK                                    ; 5.896 ; 6.102 ; Rise       ; SCLK                                    ;
;  dig0[1]    ; SCLK                                    ; 6.092 ; 6.425 ; Rise       ; SCLK                                    ;
;  dig0[2]    ; SCLK                                    ; 5.927 ; 6.176 ; Rise       ; SCLK                                    ;
;  dig0[3]    ; SCLK                                    ; 5.918 ; 6.141 ; Rise       ; SCLK                                    ;
;  dig0[4]    ; SCLK                                    ; 6.248 ; 6.597 ; Rise       ; SCLK                                    ;
;  dig0[5]    ; SCLK                                    ; 5.750 ; 5.903 ; Rise       ; SCLK                                    ;
;  dig0[6]    ; SCLK                                    ; 6.072 ; 5.864 ; Rise       ; SCLK                                    ;
; dig1[*]     ; SCLK                                    ; 5.867 ; 6.045 ; Rise       ; SCLK                                    ;
;  dig1[0]    ; SCLK                                    ; 5.981 ; 6.256 ; Rise       ; SCLK                                    ;
;  dig1[1]    ; SCLK                                    ; 5.867 ; 6.097 ; Rise       ; SCLK                                    ;
;  dig1[2]    ; SCLK                                    ; 6.453 ; 6.899 ; Rise       ; SCLK                                    ;
;  dig1[3]    ; SCLK                                    ; 6.423 ; 6.859 ; Rise       ; SCLK                                    ;
;  dig1[4]    ; SCLK                                    ; 6.373 ; 6.821 ; Rise       ; SCLK                                    ;
;  dig1[5]    ; SCLK                                    ; 6.411 ; 6.858 ; Rise       ; SCLK                                    ;
;  dig1[6]    ; SCLK                                    ; 6.347 ; 6.045 ; Rise       ; SCLK                                    ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 2.328 ;       ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;       ; 2.467 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 3.073 ; 3.123 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 5.856 ; 6.533 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 4.348 ; 4.524 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 4.075 ; 4.137 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 4.401 ; 4.500 ; Rise       ; clk                                     ;
; MISO        ; clk                                     ; 4.373 ; 4.531 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 5.626 ; 6.208 ; Rise       ; clk                                     ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin         ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; MISO        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; init_finish ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_MCLK    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_DACDAT  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SCLK    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------+
; Input Transition Times                                         ;
+-------------+--------------+-----------------+-----------------+
; Pin         ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------+--------------+-----------------+-----------------+
; CS_N        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SCLK        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MOSI        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_DACLRCK ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_BCLK    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BIT_CLK     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LR_CLK      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MISO        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; dig0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; init_finish ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; AUD_MCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; AUD_DACDAT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; I2C_SDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; I2C_SCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MISO        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; dig0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; init_finish ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; AUD_MCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; AUD_DACDAT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; I2C_SDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; I2C_SCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MISO        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; dig0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; init_finish ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; AUD_MCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; AUD_DACDAT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; I2C_SDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; I2C_SCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MISO        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; dig0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; init_finish ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; AUD_MCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; AUD_DACDAT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; I2C_SDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; I2C_SCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; audio_interface:audioout|i2c_counter[9] ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 0        ; 10       ;
; clk                                     ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
; BIT_CLK                                 ; BIT_CLK                                 ; 120      ; 0        ; 0        ; 0        ;
; audio_interface:audioout|i2c_counter[9] ; clk                                     ; 6        ; 14       ; 0        ; 0        ;
; BIT_CLK                                 ; clk                                     ; 32       ; 0        ; 0        ; 0        ;
; clk                                     ; clk                                     ; 321      ; 0        ; 0        ; 0        ;
; SCLK                                    ; clk                                     ; 13       ; 13       ; 0        ; 0        ;
; clk                                     ; SCLK                                    ; 84       ; 0        ; 0        ; 0        ;
; SCLK                                    ; SCLK                                    ; 14       ; 14       ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; audio_interface:audioout|i2c_counter[9] ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 0        ; 10       ;
; clk                                     ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
; BIT_CLK                                 ; BIT_CLK                                 ; 120      ; 0        ; 0        ; 0        ;
; audio_interface:audioout|i2c_counter[9] ; clk                                     ; 6        ; 14       ; 0        ; 0        ;
; BIT_CLK                                 ; clk                                     ; 32       ; 0        ; 0        ; 0        ;
; clk                                     ; clk                                     ; 321      ; 0        ; 0        ; 0        ;
; SCLK                                    ; clk                                     ; 13       ; 13       ; 0        ; 0        ;
; clk                                     ; SCLK                                    ; 84       ; 0        ; 0        ; 0        ;
; SCLK                                    ; SCLK                                    ; 14       ; 14       ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                               ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; clk        ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
+------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; clk        ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
+------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 220   ; 220  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 84    ; 84   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Tue Apr 03 16:07:22 2018
Info: Command: quartus_sta I2S_IN -c I2S_IN
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'I2S_IN.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name BIT_CLK BIT_CLK
    Info (332105): create_clock -period 1.000 -name audio_interface:audioout|i2c_counter[9] audio_interface:audioout|i2c_counter[9]
    Info (332105): create_clock -period 1.000 -name SCLK SCLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.482
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.482            -104.748 SCLK 
    Info (332119):    -6.711            -301.398 clk 
    Info (332119):    -3.398             -13.167 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -0.858             -27.342 BIT_CLK 
Info (332146): Worst-case hold slack is -6.252
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.252             -85.513 SCLK 
    Info (332119):    -0.271              -0.745 clk 
    Info (332119):     0.199               0.000 BIT_CLK 
    Info (332119):     0.418               0.000 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case recovery slack is -3.523
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.523             -13.954 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case removal slack is 2.745
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.745               0.000 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case minimum pulse width slack is -0.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.394             -54.417 clk 
    Info (332119):    -0.394             -33.681 BIT_CLK 
    Info (332119):    -0.394              -7.974 SCLK 
    Info (332119):    -0.394              -2.444 audio_interface:audioout|i2c_counter[9] 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.109
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.109             -99.526 SCLK 
    Info (332119):    -6.435            -286.047 clk 
    Info (332119):    -3.568             -13.616 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -0.801             -25.336 BIT_CLK 
Info (332146): Worst-case hold slack is -6.005
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.005             -82.129 SCLK 
    Info (332119):    -0.476              -4.499 clk 
    Info (332119):     0.173               0.000 BIT_CLK 
    Info (332119):     0.445               0.000 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case recovery slack is -3.642
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.642             -14.396 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case removal slack is 2.942
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.942               0.000 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case minimum pulse width slack is -0.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.394             -58.611 clk 
    Info (332119):    -0.394             -31.486 BIT_CLK 
    Info (332119):    -0.394              -7.370 SCLK 
    Info (332119):    -0.394              -2.066 audio_interface:audioout|i2c_counter[9] 
Info: Analyzing Fast 1100mV 85C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.102
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.102             -71.428 SCLK 
    Info (332119):    -3.500            -138.504 clk 
    Info (332119):    -1.766              -6.715 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -0.068              -0.422 BIT_CLK 
Info (332146): Worst-case hold slack is -3.493
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.493             -47.726 SCLK 
    Info (332119):    -0.231              -2.142 clk 
    Info (332119):     0.125               0.000 BIT_CLK 
    Info (332119):     0.255               0.000 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case recovery slack is -1.791
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.791              -7.064 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case removal slack is 1.659
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.659               0.000 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case minimum pulse width slack is -0.272
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.272             -15.749 BIT_CLK 
    Info (332119):    -0.262              -3.693 SCLK 
    Info (332119):    -0.091              -8.601 clk 
    Info (332119):     0.052               0.000 audio_interface:audioout|i2c_counter[9] 
Info: Analyzing Fast 1100mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.250
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.250             -59.500 SCLK 
    Info (332119):    -3.172            -130.349 clk 
    Info (332119):    -1.760              -6.644 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -0.015              -0.015 BIT_CLK 
Info (332146): Worst-case hold slack is -3.439
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.439             -47.134 SCLK 
    Info (332119):    -0.276              -2.891 clk 
    Info (332119):     0.096               0.000 BIT_CLK 
    Info (332119):     0.237               0.000 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case recovery slack is -1.765
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.765              -6.963 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case removal slack is 1.677
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.677               0.000 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case minimum pulse width slack is -0.259
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.259             -14.954 BIT_CLK 
    Info (332119):    -0.250              -3.522 SCLK 
    Info (332119):    -0.089              -8.635 clk 
    Info (332119):     0.057               0.000 audio_interface:audioout|i2c_counter[9] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1144 megabytes
    Info: Processing ended: Tue Apr 03 16:07:29 2018
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


