<!DOCTYPE html>
<html lang="zh-CN" dir="ltr">
<head><script src="/livereload.js?mindelay=10&amp;v=2&amp;port=1313&amp;path=livereload" data-no-instant defer></script>
  <meta charset="UTF-8">
<meta name="viewport" content="width=device-width, initial-scale=1.0">
<meta name="description" content="驱动介绍#AD9361通常搭配ZYNQ系列芯片使用，本驱动也是针对ZYNQ芯片对AD9361系列（包含AD9363、AD9364，后文统称AD9361）初始化以及基带数据收发。对于目前网上AD9361的驱动的资料，主要有两种方案：
方案1：通过PS端初始化并控制数据的收发； 方案2：通过纯PL逻辑初始化并控制数据的收发。 但是方案1的现有资料都是通过PS端通过C语言编程来实现基带信号的收发，而对于大部分基带算法对时间刻度要求严格，仅通过C语言实现基带的收发难以满足很多实际需求，方案2将初始化与基带信号数据收发都集中在纯逻辑端，这样极大的方便了基带信号的发射与接收，但是AD9361初始化流程复杂且繁琐，且需要进行一定的校验才能稳定工作，也会占用过多的逻辑资源，目前测试过多个纯PL控制AD9361，大部分工作稳定性较差，且需要修改配置参数时比较麻烦。
针对现有驱动存在的问题，对ADI提供的驱动进行修改升级，通过PS端对AD9361进行初始化，PL端对ADC与DAC的IQ通路进行读写，经过多个版本迭代升级，本驱动能够稳定工作，测试多次烧录运行都能够正常工作，且在运行时也可以很简单的修改AD9361收发参数，满足大部分通信算法的设计要求，提高开发的效率，帮助开发者专注于基带算法的实现，而不是浪费过多时间在配置驱动上。
本驱动仅添加最核心的AD9361的驱动代码，在不影响系统的稳定性与复杂度的情况下尽量保留了完整的数据接口与控制接口，在Block Design中添加核心的IP与配置代码，引出了关键的收发信号接口，在PS端完善了数据通路，使PL端能够单独的控制数据的收发。对于本驱动，完成移植过程非常简单，只需要修改DDR、引脚约束这几个参数就能完成完整功能的移植。
![image-20241225144918002](RZ_AD9361 Noos PL端收发数据.assets/image-20241225144918002.png)
驱动移植#对于ZYNQ7020/ZYNQ7010系列芯片，使用芯片的PS端实现对AD9361初始化，PL端实现基带算法。对于本驱动，只需要进行简单的修改，驱动移植的大致流程分为：
修改Block Design的ZYNQ7 Processing System IP中的DDR与少量IO 修改连接AD9361的引脚约束 修改Vitis中的platform 首先进入到Vivavo工程，打开Block Design，点击ZYNQ7 Processing System，进入到ZYNQ核设置框图，进入DDR Configuration，根据自己的板子选择对应的DDR型号，如下图。
![image-20241225145244107](RZ_AD9361 Noos PL端收发数据.assets/image-20241225145244107.png)
驱动中需要使用到少部分IO，本设计仅保留AD9361正常工作时使用到的外设IO，本驱动需要使用到：
SPI UART 进入到Peripheral I/O Pins，勾选SPI0，调整对应的引脚（点亮对应引脚的框框），勾选UART1，调整对应的引脚。其他参数不做调整，如工程需要使用到其他外设，勾选并调整对应的外设引脚即可。如下图。
![image-20241225145319534](RZ_AD9361 Noos PL端收发数据.assets/image-20241225145319534.png)
设置好后点击下图标记处Validate Design按钮，
![image-20241225155723553](RZ_AD9361 Noos PL端收发数据.assets/image-20241225155723553.png)
点击运行后出现无错误无警告的提示框如下图。
![image-20241225155807932](RZ_AD9361 Noos PL端收发数据.assets/image-20241225155807932.png)
在工程文件下，如下图，右键system后点击Generate Ouput Products，确认运行。
![image-20241225160151026](RZ_AD9361 Noos PL端收发数据.assets/image-20241225160151026.png)
运行完成后，然后修改AD9361的对应的引脚约束，特别注意需要修改的是引脚编号与对应的引脚电平，不要同一个Bank使用不同的电平标准。
![image-20241223211610699](RZ_AD9361 Noos PL端收发数据.assets/image-20241223211610699.png)
特别注意：在确认DDR、SPI0、UART1、引脚约束设置都无误的情况下，点击Generate Bitstream编译整个工程，如下图。
![image-20241225160529882](RZ_AD9361 Noos PL端收发数据.assets/image-20241225160529882.png)
编译后无报错的情况下，如下图，需要导出硬件描述语言到Vitis里面。
![image-20241223210719938](RZ_AD9361 Noos PL端收发数据.assets/image-20241223210719938.png)
点击Vivado菜单栏处的File-Export-Export Hardware，如下图。">
<meta name="theme-color" media="(prefers-color-scheme: light)" content="#ffffff">
<meta name="theme-color" media="(prefers-color-scheme: dark)" content="#343a40">
<meta name="color-scheme" content="light dark"><meta property="og:url" content="http://localhost:1313/posts/RZ_AD9361_No-Os_pl_rw/">
  <meta property="og:site_name" content="Rony Brown Blog">
  <meta property="og:title" content="Rz Ad9361x No Os Pl Rw">
  <meta property="og:description" content="驱动介绍#AD9361通常搭配ZYNQ系列芯片使用，本驱动也是针对ZYNQ芯片对AD9361系列（包含AD9363、AD9364，后文统称AD9361）初始化以及基带数据收发。对于目前网上AD9361的驱动的资料，主要有两种方案：
方案1：通过PS端初始化并控制数据的收发； 方案2：通过纯PL逻辑初始化并控制数据的收发。 但是方案1的现有资料都是通过PS端通过C语言编程来实现基带信号的收发，而对于大部分基带算法对时间刻度要求严格，仅通过C语言实现基带的收发难以满足很多实际需求，方案2将初始化与基带信号数据收发都集中在纯逻辑端，这样极大的方便了基带信号的发射与接收，但是AD9361初始化流程复杂且繁琐，且需要进行一定的校验才能稳定工作，也会占用过多的逻辑资源，目前测试过多个纯PL控制AD9361，大部分工作稳定性较差，且需要修改配置参数时比较麻烦。
针对现有驱动存在的问题，对ADI提供的驱动进行修改升级，通过PS端对AD9361进行初始化，PL端对ADC与DAC的IQ通路进行读写，经过多个版本迭代升级，本驱动能够稳定工作，测试多次烧录运行都能够正常工作，且在运行时也可以很简单的修改AD9361收发参数，满足大部分通信算法的设计要求，提高开发的效率，帮助开发者专注于基带算法的实现，而不是浪费过多时间在配置驱动上。
本驱动仅添加最核心的AD9361的驱动代码，在不影响系统的稳定性与复杂度的情况下尽量保留了完整的数据接口与控制接口，在Block Design中添加核心的IP与配置代码，引出了关键的收发信号接口，在PS端完善了数据通路，使PL端能够单独的控制数据的收发。对于本驱动，完成移植过程非常简单，只需要修改DDR、引脚约束这几个参数就能完成完整功能的移植。
![image-20241225144918002](RZ_AD9361 Noos PL端收发数据.assets/image-20241225144918002.png)
驱动移植#对于ZYNQ7020/ZYNQ7010系列芯片，使用芯片的PS端实现对AD9361初始化，PL端实现基带算法。对于本驱动，只需要进行简单的修改，驱动移植的大致流程分为：
修改Block Design的ZYNQ7 Processing System IP中的DDR与少量IO 修改连接AD9361的引脚约束 修改Vitis中的platform 首先进入到Vivavo工程，打开Block Design，点击ZYNQ7 Processing System，进入到ZYNQ核设置框图，进入DDR Configuration，根据自己的板子选择对应的DDR型号，如下图。
![image-20241225145244107](RZ_AD9361 Noos PL端收发数据.assets/image-20241225145244107.png)
驱动中需要使用到少部分IO，本设计仅保留AD9361正常工作时使用到的外设IO，本驱动需要使用到：
SPI UART 进入到Peripheral I/O Pins，勾选SPI0，调整对应的引脚（点亮对应引脚的框框），勾选UART1，调整对应的引脚。其他参数不做调整，如工程需要使用到其他外设，勾选并调整对应的外设引脚即可。如下图。
![image-20241225145319534](RZ_AD9361 Noos PL端收发数据.assets/image-20241225145319534.png)
设置好后点击下图标记处Validate Design按钮，
![image-20241225155723553](RZ_AD9361 Noos PL端收发数据.assets/image-20241225155723553.png)
点击运行后出现无错误无警告的提示框如下图。
![image-20241225155807932](RZ_AD9361 Noos PL端收发数据.assets/image-20241225155807932.png)
在工程文件下，如下图，右键system后点击Generate Ouput Products，确认运行。
![image-20241225160151026](RZ_AD9361 Noos PL端收发数据.assets/image-20241225160151026.png)
运行完成后，然后修改AD9361的对应的引脚约束，特别注意需要修改的是引脚编号与对应的引脚电平，不要同一个Bank使用不同的电平标准。
![image-20241223211610699](RZ_AD9361 Noos PL端收发数据.assets/image-20241223211610699.png)
特别注意：在确认DDR、SPI0、UART1、引脚约束设置都无误的情况下，点击Generate Bitstream编译整个工程，如下图。
![image-20241225160529882](RZ_AD9361 Noos PL端收发数据.assets/image-20241225160529882.png)
编译后无报错的情况下，如下图，需要导出硬件描述语言到Vitis里面。
![image-20241223210719938](RZ_AD9361 Noos PL端收发数据.assets/image-20241223210719938.png)
点击Vivado菜单栏处的File-Export-Export Hardware，如下图。">
  <meta property="og:locale" content="zh_CN">
  <meta property="og:type" content="article">
    <meta property="article:section" content="posts">
    <meta property="article:published_time" content="2024-12-26T10:52:23+08:00">
    <meta property="article:modified_time" content="2024-12-26T10:52:23+08:00">
<title>Rz Ad9361x No Os Pl Rw | Rony Brown Blog</title>
<link rel="manifest" href="/manifest.json">
<link rel="icon" href="/favicon.png" >
<link rel="canonical" href="http://localhost:1313/posts/RZ_AD9361_No-Os_pl_rw/">
<link rel="stylesheet" href="/book.min.309b7ed028807cdb68d8d61e26d609f48369c098dbf5e4d8c0dcf4cdf49feafc.css" integrity="sha256-MJt&#43;0CiAfNto2NYeJtYJ9INpwJjb9eTYwNz0zfSf6vw=" crossorigin="anonymous">
  <script defer src="/fuse.min.js"></script>
  <script defer src="/en.search.min.6a50a8b4fb5374cb4ef8c1d9bde4009a9df4c64c2757509b5bf4b20494ecae7b.js" integrity="sha256-alCotPtTdMtO&#43;MHZveQAmp30xkwnV1CbW/SyBJTsrns=" crossorigin="anonymous"></script>

  <script defer src="/sw.min.6f6f90fcb8eb1c49ec389838e6b801d0de19430b8e516902f8d75c3c8bd98739.js" integrity="sha256-b2&#43;Q/LjrHEnsOJg45rgB0N4ZQwuOUWkC&#43;NdcPIvZhzk=" crossorigin="anonymous"></script>

  
    
      
    
  

<!--
Made with Book Theme
https://github.com/alex-shpak/hugo-book
-->
  
</head>
<body dir="ltr">
  <input type="checkbox" class="hidden toggle" id="menu-control" />
  <input type="checkbox" class="hidden toggle" id="toc-control" />
  <main class="container flex">
    <aside class="book-menu">
      <div class="book-menu-content">
        
  <nav>
<h2 class="book-brand">
  <a class="flex align-center" href="/"><img src="/logo.png" alt="Logo" /><span>Rony Brown Blog</span>
  </a>
</h2>


<div class="book-search hidden">
  <input type="text" id="book-search-input" placeholder="Search" aria-label="Search" maxlength="64" data-hotkeys="s/" />
  <div class="book-search-spinner hidden"></div>
  <ul id="book-search-results"></ul>
</div>
<script>document.querySelector(".book-search").classList.remove("hidden")</script>












  <ul>
<li>
  <a href="/docs/">Book Example</a>
<ul>
<li>
  <a href="/docs/page-one/">首页</a></li>
<li>
  <a href="/docs/page-two/">第二页</a></li>
</ul>
</li>
<li>
  <a href="/posts/">Blog</a>
<ul>
<li>
  <a href="/posts/git-note/">git note</a></li>
<li>
  <a href="/posts/RZ_AD9361_No-Os_pl_rw/"class=active>AD9361 PL读写数据，PS初始化</a></li>
</ul>
</li>
</ul>










</nav>




  <script>(function(){var e=document.querySelector("aside .book-menu-content");addEventListener("beforeunload",function(){localStorage.setItem("menu.scrollTop",e.scrollTop)}),e.scrollTop=localStorage.getItem("menu.scrollTop")})()</script>


 
      </div>
    </aside>

    <div class="book-page">
      <header class="book-header">
        
  <div class="flex align-center justify-between">
  <label for="menu-control">
    <img src="/svg/menu.svg" class="book-icon" alt="Menu" />
  </label>

  <strong>Rz Ad9361x No Os Pl Rw</strong>

  <label for="toc-control">
    
    <img src="/svg/toc.svg" class="book-icon" alt="Table of Contents" />
    
  </label>
</div>


  
  <aside class="hidden clearfix">
    
  
<nav id="TableOfContents"></nav>



  </aside>
  
 
      </header>

      
      
<article class="markdown book-post">
  <h1>
    <a href="/posts/RZ_AD9361_No-Os_pl_rw/">Rz Ad9361x No Os Pl Rw</a>
  </h1>
  
  <h5>Dec 26, 2024</h5>



  

  



<h1 id="驱动介绍">
  驱动介绍
  <a class="anchor" href="#%e9%a9%b1%e5%8a%a8%e4%bb%8b%e7%bb%8d">#</a>
</h1>
<p>AD9361通常搭配ZYNQ系列芯片使用，本驱动也是针对ZYNQ芯片对<strong>AD9361系列</strong>（包含AD9363、AD9364，后文统称AD9361）初始化以及基带数据收发。对于目前网上AD9361的驱动的资料，主要有两种方案：</p>
<ol>
<li>方案1：通过PS端初始化并控制数据的收发；</li>
<li>方案2：通过纯PL逻辑初始化并控制数据的收发。</li>
</ol>
<p>但是方案1的现有资料都是通过PS端通过C语言编程来实现基带信号的收发，而对于大部分基带算法对时间刻度要求严格，仅通过C语言实现基带的收发难以满足很多实际需求，方案2将初始化与基带信号数据收发都集中在纯逻辑端，这样极大的方便了基带信号的发射与接收，但是AD9361初始化流程复杂且繁琐，且需要进行一定的校验才能稳定工作，也会占用过多的逻辑资源，目前测试过多个纯PL控制AD9361，大部分工作稳定性较差，且需要修改配置参数时比较麻烦。</p>
<p>针对现有驱动存在的问题，对ADI提供的驱动进行修改升级，通过PS端对AD9361进行初始化，PL端对ADC与DAC的IQ通路进行读写，经过多个版本迭代升级，本驱动能够稳定工作，测试多次烧录运行都能够正常工作，且在运行时也可以很简单的修改AD9361收发参数，满足大部分通信算法的设计要求，提高开发的效率，帮助开发者专注于基带算法的实现，而不是浪费过多时间在配置驱动上。</p>
<p>本驱动仅添加最核心的AD9361的驱动代码，在不影响系统的稳定性与复杂度的情况下尽量保留了完整的数据接口与控制接口，在Block Design中添加核心的IP与配置代码，引出了关键的收发信号接口，在PS端完善了数据通路，使PL端能够单独的控制数据的收发。对于本驱动，<strong>完成移植过程非常简单，只需要修改</strong><code>DDR</code>、<code>引脚约束</code>这几个参数就能完成完整功能的移植。</p>
<p>![image-20241225144918002](RZ_AD9361 Noos PL端收发数据.assets/image-20241225144918002.png)</p>
<h1 id="驱动移植">
  驱动移植
  <a class="anchor" href="#%e9%a9%b1%e5%8a%a8%e7%a7%bb%e6%a4%8d">#</a>
</h1>
<p>对于ZYNQ7020/ZYNQ7010系列芯片，使用芯片的PS端实现对AD9361初始化，PL端实现基带算法。对于本驱动，只需要进行简单的修改，驱动移植的大致流程分为：</p>
<ol>
<li>修改Block Design的ZYNQ7 Processing System IP中的DDR与少量IO</li>
<li>修改连接AD9361的引脚约束</li>
<li>修改Vitis中的platform</li>
</ol>
<p>首先进入到Vivavo工程，打开Block Design，点击ZYNQ7 Processing System，进入到ZYNQ核设置框图，进入<code>DDR Configuration</code>，根据自己的板子选择对应的DDR型号，如下图。</p>
<p>![image-20241225145244107](RZ_AD9361 Noos PL端收发数据.assets/image-20241225145244107.png)</p>
<p>驱动中需要使用到少部分IO，本设计仅保留AD9361正常工作时使用到的外设IO，本驱动需要使用到：</p>
<ol>
<li>SPI</li>
<li>UART</li>
</ol>
<p>进入到<code>Peripheral I/O Pins</code>，勾选<code>SPI0</code>，调整对应的引脚（点亮对应引脚的框框），勾选<code>UART1</code>，调整对应的引脚。其他参数不做调整，如工程需要使用到其他外设，勾选并调整对应的外设引脚即可。如下图。</p>
<p>![image-20241225145319534](RZ_AD9361 Noos PL端收发数据.assets/image-20241225145319534.png)</p>
<p>设置好后点击下图标记处<code>Validate Design</code>按钮，</p>
<p>![image-20241225155723553](RZ_AD9361 Noos PL端收发数据.assets/image-20241225155723553.png)</p>
<p>点击运行后出现无错误无警告的提示框如下图。</p>
<p>![image-20241225155807932](RZ_AD9361 Noos PL端收发数据.assets/image-20241225155807932.png)</p>
<p>在工程文件下，如下图，右键<code>system</code>后点击<code>Generate Ouput Products</code>，确认运行。</p>
<p>![image-20241225160151026](RZ_AD9361 Noos PL端收发数据.assets/image-20241225160151026.png)</p>
<p>运行完成后，然后修改AD9361的对应的引脚约束，特别注意需要修改的是引脚编号与对应的引脚电平，不要同一个Bank使用不同的电平标准。</p>
<p>![image-20241223211610699](RZ_AD9361 Noos PL端收发数据.assets/image-20241223211610699.png)</p>
<p><strong>特别注意</strong>：在确认<code>DDR</code>、<code>SPI0</code>、<code>UART1</code>、<code>引脚约束</code>设置都无误的情况下，点击<code>Generate Bitstream</code>编译整个工程，如下图。</p>
<p>![image-20241225160529882](RZ_AD9361 Noos PL端收发数据.assets/image-20241225160529882.png)</p>
<p>编译后无报错的情况下，如下图，需要导出硬件描述语言到<code>Vitis</code>里面。</p>
<p>![image-20241223210719938](RZ_AD9361 Noos PL端收发数据.assets/image-20241223210719938.png)</p>
<p>点击Vivado菜单栏处的<code>File-Export-Export Hardware</code>，如下图。</p>
<p>![image-20241225160925418](RZ_AD9361 Noos PL端收发数据.assets/image-20241225160925418.png)</p>
<p>导出后，在<code>Vivado</code>工程目录下面会生成<code>xxx.xsa</code>文件，如下图。</p>
<p>![image-20241225161203962](RZ_AD9361 Noos PL端收发数据.assets/image-20241225161203962.png)</p>
<p>将其复制到上级目录<code>Vitis</code>里面，如下图。</p>
<p>![image-20241225161248201](RZ_AD9361 Noos PL端收发数据.assets/image-20241225161248201.png)</p>
<p>打开<code>Vitis</code>，Workspace选择上图<code>Vitis</code>工程路径，由于Vitis的Platform使用的是绝对路径，所以当工程路径发生变化时，经常出现Platform无效的报错，这个时候最简单的方法是把原来的Platform删掉，重新添加由上文生成的<code>xxx.xsa</code>创建的Platform即可。右键<code>ad936x [Platform]</code>，点击<code>Delete</code>，删除之后，点击Vitis菜单栏中的<code>File-New-Platform Project</code>，<code>Platform project name</code>填写：ad936x，点击next进入下一步，如下图。</p>
<p>![image-20241225162522724](RZ_AD9361 Noos PL端收发数据.assets/image-20241225162522724.png)</p>
<p>浏览选择Vitis工程目录下的<code>xxx.xsa</code>文件，完成Platform创建，</p>
<p>![image-20241225162645611](RZ_AD9361 Noos PL端收发数据.assets/image-20241225162645611.png)</p>
<p>点击<code>...</code>按钮，</p>
<p>![image-20241225162917912](RZ_AD9361 Noos PL端收发数据.assets/image-20241225162917912.png)</p>
<p>选中刚刚创建的Platform，点击ok，选择yes，</p>
<p>![image-20241225163036811](RZ_AD9361 Noos PL端收发数据.assets/image-20241225163036811.png)</p>
<p>这个时候刚刚的<code>Platfom</code>的红色叉叉也消失了。</p>
<p>![image-20241225163136887](RZ_AD9361 Noos PL端收发数据.assets/image-20241225163136887.png)</p>
<p>首先右键<code>ad936x [Platform]</code>，点击build，编译后无报错，右键<code>ad936x_app</code>，点击build。</p>
<p>![image-20241225163640324](RZ_AD9361 Noos PL端收发数据.assets/image-20241225163640324.png)</p>
<p>编译无报错如下图，</p>
<p>![image-20241225163815952](RZ_AD9361 Noos PL端收发数据.assets/image-20241225163815952.png)</p>
<p>至此，PS端烧录文件与PL端烧录文件都已生成，下载代码到芯片里面就可以实现对AD9361的操作，但是由于工程目录可能发生变化，所以需要修改<code>PL</code>比特文件路径，点击绿色的<code>Run</code>按钮右边的倒三角，点击<code>Run Configurations</code>，按照下图的顺序进入到<code>Bitstream</code>路径选择，<code>Bitstream</code>为PL端的烧录比特文件，路径位于Vivado工程目录下的<code>ad936x.runs/impl_1/system_top.bit</code>，选中之后点击<code>apply</code>，<code>Run</code>之后等待下载完成就可以代码的烧录。</p>
<p>![image-20241225164351343](RZ_AD9361 Noos PL端收发数据.assets/image-20241225164351343.png)</p>
<p>本驱动提供一个测试案例来观测程序是否正常工作，AD9361是否正常收发数据。在PL产生一个正弦波与余弦波，将正弦波送入AD9361通道0的<code>I</code>路，余弦波送入AD9361通到0的<code>Q</code>路，通过连接到通道0的DAC的<code>I</code>路与<code>Q</code>路信号就可以将信号发射出去。将通道0的ADC的<code>I</code>路与<code>Q</code>路信号、通道0的DAC的的<code>I</code>路与<code>Q</code>路信号连接到<code>ILA</code>逻辑调试器上，下载完成之后，观测抓取到的波形，基带收发部分RTL代码如下：</p>
<div class="highlight"><pre tabindex="0" style="color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-v" data-lang="v"><span style="display:flex;"><span><span style="color:#f92672">module</span> tx_rx (
</span></span><span style="display:flex;"><span>    i_clk,
</span></span><span style="display:flex;"><span>    i_rst_n,
</span></span><span style="display:flex;"><span>    i_adc_data_i0,
</span></span><span style="display:flex;"><span>    i_adc_data_q0,
</span></span><span style="display:flex;"><span>    o_dac_data_i0,
</span></span><span style="display:flex;"><span>    o_dac_data_q0
</span></span><span style="display:flex;"><span>);
</span></span><span style="display:flex;"><span>    input         i_clk;
</span></span><span style="display:flex;"><span>    input         i_rst_n;
</span></span><span style="display:flex;"><span>    input  [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] i_adc_data_i0;
</span></span><span style="display:flex;"><span>    input  [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] i_adc_data_q0;
</span></span><span style="display:flex;"><span>    output [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] o_dac_data_i0;
</span></span><span style="display:flex;"><span>    output [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] o_dac_data_q0;
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span>    (<span style="color:#f92672">*</span>mark_debug <span style="color:#f92672">=</span> <span style="color:#e6db74">&#34;true&#34;</span><span style="color:#f92672">*</span>)
</span></span><span style="display:flex;"><span>    wire [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] i_adc_data_i0;
</span></span><span style="display:flex;"><span>    (<span style="color:#f92672">*</span>mark_debug <span style="color:#f92672">=</span> <span style="color:#e6db74">&#34;true&#34;</span><span style="color:#f92672">*</span>)
</span></span><span style="display:flex;"><span>    wire [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] i_adc_data_q0;
</span></span><span style="display:flex;"><span>    (<span style="color:#f92672">*</span>mark_debug <span style="color:#f92672">=</span> <span style="color:#e6db74">&#34;true&#34;</span><span style="color:#f92672">*</span>)
</span></span><span style="display:flex;"><span>    wire [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] o_dac_data_i0;
</span></span><span style="display:flex;"><span>    (<span style="color:#f92672">*</span>mark_debug <span style="color:#f92672">=</span> <span style="color:#e6db74">&#34;true&#34;</span><span style="color:#f92672">*</span>)
</span></span><span style="display:flex;"><span>    wire [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] o_dac_data_q0;
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span>    wire       clk;
</span></span><span style="display:flex;"><span>    wire       rst_n;
</span></span><span style="display:flex;"><span>    
</span></span><span style="display:flex;"><span>    assign clk   <span style="color:#f92672">=</span> i_clk;
</span></span><span style="display:flex;"><span>    assign rst_n <span style="color:#f92672">=</span> i_rst_n;
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span>    <span style="color:#75715e">// 初始化完成之后，直接对dac_data_i0,dac_data_q0喂数据就可以达到发送的效果
</span></span></span><span style="display:flex;"><span><span style="color:#75715e"></span>    <span style="color:#75715e">// 直接对adc_data_i0，adc_data_q0读取就可以达到接收的效果
</span></span></span><span style="display:flex;"><span><span style="color:#75715e"></span>    <span style="color:#75715e">// 产生正弦波测试
</span></span></span><span style="display:flex;"><span><span style="color:#75715e"></span>    sine_wave u_sine_wave (
</span></span><span style="display:flex;"><span>        .clk      (clk),
</span></span><span style="display:flex;"><span>        .dout_sin (o_dac_data_i0[<span style="color:#ae81ff">11</span>:<span style="color:#ae81ff">4</span>]),
</span></span><span style="display:flex;"><span>        .dout_cos (o_dac_data_q0[<span style="color:#ae81ff">11</span>:<span style="color:#ae81ff">4</span>])
</span></span><span style="display:flex;"><span>    );
</span></span><span style="display:flex;"><span>    
</span></span><span style="display:flex;"><span>    assign o_dac_data_i0[<span style="color:#ae81ff">3</span>:<span style="color:#ae81ff">0</span>] <span style="color:#f92672">=</span> <span style="color:#ae81ff">4</span><span style="color:#e6db74">&#39;b0;
</span></span></span><span style="display:flex;"><span><span style="color:#e6db74">    assign o_dac_data_q0[3:0] = 4&#39;</span>b0;
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span>endmodule
</span></span></code></pre></div><p>点击<code>open Hardware Manager</code>连接芯片之后（如果连接失败检查一下是否工作在JTAG模式），点击运行触发按键，波形被抓取到并显示在波形框中，其中<code>i_adc_data_i0</code>与<code>i_adc_data_q0</code>为ADC采集到的射频信号，<code>o_dac_data_i0</code>与<code>o_dac_data_q0</code>为DAC发射的正弦波基带信号，如果ADC采集到的信号为标准的正弦波则芯片工作正常。</p>
<p>![image-20241223203410132](RZ_AD9361 Noos PL端收发数据.assets/image-20241223203410132.png)</p>
<p>如果连接芯片后没有出现<code>ILA</code>视图，则在Vivado重新烧录文件，烧录时添加上<code>xxx.ltx</code>文件，烧录后就可以显示出正常波形。</p>
<h1 id="iq收发操作流程">
  IQ收发操作流程
  <a class="anchor" href="#iq%e6%94%b6%e5%8f%91%e6%93%8d%e4%bd%9c%e6%b5%81%e7%a8%8b">#</a>
</h1>
<p>对于大部分基带算法的时候，只需要关注DAC数据接口与ADC数据接口，本驱动暴露出了所有的DAC与ADC数据接口，包括两路ADC的<code>I</code>路与<code>Q</code>路信号，两路DAC的<code>I</code>路与<code>Q</code>路信号，以及ADC的有效信号，用户只需在随AD9361输出的数据时钟读写就可以完成信号的收发，AD9361接口图如下图：</p>
<p>![image-20241225144953794](RZ_AD9361 Noos PL端收发数据.assets/image-20241225144953794.png)</p>
<p>收发示例代码如下：</p>
<div class="highlight"><pre tabindex="0" style="color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-v" data-lang="v"><span style="display:flex;"><span><span style="color:#f92672">module</span> tx_rx (
</span></span><span style="display:flex;"><span>    i_clk,
</span></span><span style="display:flex;"><span>    i_rst_n,
</span></span><span style="display:flex;"><span>    i_adc_data_i0,
</span></span><span style="display:flex;"><span>    i_adc_data_q0,
</span></span><span style="display:flex;"><span>    o_dac_data_i0,
</span></span><span style="display:flex;"><span>    o_dac_data_q0
</span></span><span style="display:flex;"><span>);
</span></span><span style="display:flex;"><span>    input         i_clk;
</span></span><span style="display:flex;"><span>    input         i_rst_n;
</span></span><span style="display:flex;"><span>    input  [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] i_adc_data_i0;
</span></span><span style="display:flex;"><span>    input  [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] i_adc_data_q0;
</span></span><span style="display:flex;"><span>    output [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] o_dac_data_i0;
</span></span><span style="display:flex;"><span>    output [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] o_dac_data_q0;
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span>    (<span style="color:#f92672">*</span>mark_debug <span style="color:#f92672">=</span> <span style="color:#e6db74">&#34;true&#34;</span><span style="color:#f92672">*</span>)
</span></span><span style="display:flex;"><span>    wire [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] i_adc_data_i0;
</span></span><span style="display:flex;"><span>    (<span style="color:#f92672">*</span>mark_debug <span style="color:#f92672">=</span> <span style="color:#e6db74">&#34;true&#34;</span><span style="color:#f92672">*</span>)
</span></span><span style="display:flex;"><span>    wire [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] i_adc_data_q0;
</span></span><span style="display:flex;"><span>    (<span style="color:#f92672">*</span>mark_debug <span style="color:#f92672">=</span> <span style="color:#e6db74">&#34;true&#34;</span><span style="color:#f92672">*</span>)
</span></span><span style="display:flex;"><span>    wire [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] o_dac_data_i0;
</span></span><span style="display:flex;"><span>    (<span style="color:#f92672">*</span>mark_debug <span style="color:#f92672">=</span> <span style="color:#e6db74">&#34;true&#34;</span><span style="color:#f92672">*</span>)
</span></span><span style="display:flex;"><span>    wire [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] o_dac_data_q0;
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span>    wire       clk;
</span></span><span style="display:flex;"><span>    wire       rst_n;
</span></span><span style="display:flex;"><span>    
</span></span><span style="display:flex;"><span>    assign clk   <span style="color:#f92672">=</span> i_clk;
</span></span><span style="display:flex;"><span>    assign rst_n <span style="color:#f92672">=</span> i_rst_n;
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span>	<span style="color:#75715e">// DAC发射测试
</span></span></span><span style="display:flex;"><span><span style="color:#75715e"></span>    <span style="color:#75715e">// 初始化完成之后，直接对dac_data_i0,dac_data_q0喂数据就可以达到发送的效果
</span></span></span><span style="display:flex;"><span><span style="color:#75715e"></span>    <span style="color:#75715e">// 直接对adc_data_i0，adc_data_q0读取就可以达到接收的效果
</span></span></span><span style="display:flex;"><span><span style="color:#75715e"></span>    <span style="color:#75715e">// 产生正弦波测试
</span></span></span><span style="display:flex;"><span><span style="color:#75715e"></span>    sine_wave u_sine_wave (
</span></span><span style="display:flex;"><span>        .clk      (clk),
</span></span><span style="display:flex;"><span>        .dout_sin (o_dac_data_i0[<span style="color:#ae81ff">11</span>:<span style="color:#ae81ff">4</span>]),
</span></span><span style="display:flex;"><span>        .dout_cos (o_dac_data_q0[<span style="color:#ae81ff">11</span>:<span style="color:#ae81ff">4</span>])
</span></span><span style="display:flex;"><span>    );
</span></span><span style="display:flex;"><span>	
</span></span><span style="display:flex;"><span>    reg [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] adc_data_i;
</span></span><span style="display:flex;"><span>    reg [<span style="color:#a6e22e">11</span>:<span style="color:#e6db74">0</span>] adc_data_q;
</span></span><span style="display:flex;"><span>	<span style="color:#75715e">// ADC接收测试
</span></span></span><span style="display:flex;"><span><span style="color:#75715e"></span>	<span style="color:#75715e">// 直接读取ADC数据接口的值
</span></span></span><span style="display:flex;"><span><span style="color:#75715e"></span>    always <span style="color:#f92672">@</span>(posedge clk) begin
</span></span><span style="display:flex;"><span>		adc_data_i <span style="color:#f92672">&lt;=</span> i_adc_data_i0;
</span></span><span style="display:flex;"><span>		adc_data_q <span style="color:#f92672">&lt;=</span> i_adc_data_q0;
</span></span><span style="display:flex;"><span>    end
</span></span><span style="display:flex;"><span>    
</span></span><span style="display:flex;"><span>    assign o_dac_data_i0[<span style="color:#ae81ff">3</span>:<span style="color:#ae81ff">0</span>] <span style="color:#f92672">=</span> <span style="color:#ae81ff">4</span><span style="color:#e6db74">&#39;b0;
</span></span></span><span style="display:flex;"><span><span style="color:#e6db74">    assign o_dac_data_q0[3:0] = 4&#39;</span>b0;
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span>endmodule
</span></span></code></pre></div><p>其中AD9361输出时钟频率与PS的配置有关，默认状态下在1r1t的时钟频率为30.72MHz，在2r2t的时钟频率为61.44MHz。</p>
<p>针对PS端对AD9361的配置，可以参考ADI No-Os官方的操作文档，链接为：
  <a href="https://wiki.analog.com/resources/eval/user-guides/ad-fmcomms2-ebz/software/baremetal">AD9361 No-OS Software</a></p>
</article>
 
      

      <footer class="book-footer">
        
  <div class="flex flex-wrap justify-between">




  <div>
    <a class="flex align-center" href="https://github.com/alex-shpak/hugo-book/edit/master/exampleSite/content/posts/RZ_AD9361_No-Os_pl_rw.md" target="_blank" rel="noopener">
      <img src="/svg/edit.svg" class="book-icon" alt="" />
      <span>Edit this page</span>
    </a>
  </div>


</div>



  <script>(function(){function e(e){const t=window.getSelection(),n=document.createRange();n.selectNodeContents(e),t.removeAllRanges(),t.addRange(n)}document.querySelectorAll("pre code").forEach(t=>{t.addEventListener("click",function(){if(window.getSelection().toString())return;e(t.parentElement),navigator.clipboard&&navigator.clipboard.writeText(t.parentElement.textContent)})})})()</script>


 
        
      </footer>

      
  
  <div class="book-comments">
<div id="disqus_thread"></div>
<script>
    window.disqus_config = function () {
    
    
    
    };
    (function() {
        if (["localhost", "127.0.0.1"].indexOf(window.location.hostname) != -1) {
            document.getElementById('disqus_thread').innerHTML = 'Disqus comments not available by default when the website is previewed locally.';
            return;
        }
        var d = document, s = d.createElement('script'); s.async = true;
        s.src = '//' + "my-site" + '.disqus.com/embed.js';
        s.setAttribute('data-timestamp', +new Date());
        (d.head || d.body).appendChild(s);
    })();
</script>
<noscript>Please enable JavaScript to view the <a href="https://disqus.com/?ref_noscript">comments powered by Disqus.</a></noscript>
<a href="https://disqus.com" class="dsq-brlink">comments powered by <span class="logo-disqus">Disqus</span></a>
</div>
  
 

      <label for="menu-control" class="hidden book-menu-overlay"></label>
    </div>

    
    <aside class="book-toc">
      <div class="book-toc-content">
        
  
<nav id="TableOfContents"></nav>


 
      </div>
    </aside>
    
  </main>

  
</body>
</html>












