`ifndef DEFINES_RDL
`define DEFINES_RDL

// DDRC Defines
`define DDRC_INITCTRL_0x08_REG
`define DDRC_CTRL_REG
`define DDRC_EMRS01_0X14_REG
`define DDRC_EMRS23_0x18_REG
`define DDRC_CONFIG0_0x1C_REG
`define DDRC_CONFIG1_0x20_REG
`define DDRC_CMDCFG_0x24_REG
`define DDRC_CMDEXE_0x28_REG
`define DDRC_RNKCFG_0x2C_REG
`define DDRC_TIMING_ENABLE_CONTROL
`define DDRC_MULTIPLE_RANKS
`define DDRC_RENSEL_FIELD
`define DDRC_TRAIN_MODE_FIELD
`define DDRC_BASEADDR_0x40_REG
`define DDRC_TIMING0_0x50_REG
`define DDRC_TIMING1_0x54_REG
`define DDRC_TIMING2_0x58_REG
`define DDRC_TIMING3_0x5C_REG
`define DDRC_DTRCTRL_0xAC_REG
`define DDRT_AXISTATUS_0xF0_REG
`define DDRT_ODTCFG_0xF4_REG
`define DDRC_QOSCFG0_0x100_REG
`define DDRC_QOSCFG1_0x104_REG
`define DDRC_TEST0_0x240_REG
`define DDRC_TEST7_0x260_REG
`define DDRC_TEST8_0x264_REG
`define DDRC_TEST9_0x268_REG
`define DDRC_TEST10_0x26C_REG
`define DDRC_TEST12_0x280_REG
`define DDRC_PHYSRST_0x400_REG
`define DDRC_PHYCTRL_REG
`define DDRC_PHY_REG1_REG
`define DDRC_PHY_REG2_REG
`define DDRC_PHY_REG3_REG
`define DDRC_PHY_REG4_REG
`define DDRC_PHY_REG4A_REG
`define DDRC_PHY_REG4B_REG
`define DDRC_PHY_REG6_0x8D4_REG
`define DDRC_PHY_REG7_0x8D8_REG
`define DDRC_PHY_REG8_0x8E0_REG
`define DDRC_PHY_REG9_0x914_REG
`define DDRC_PHY_REG10_0x918_REG
`define DDRC_PHY_REG11_0x920_REG
`define DDRC_PHY_REG12_REG
`define DDRC_PHY_REG13_REG
`define DDRC_PHY_REG14_REG
`define DDRC_PHY_REG15_REG
`define DDRC_PHY_REG16_REG
`define DDRC_PHY_REG17_REG
`define DDRC_PHY_REG18_REG
`define DDRC_PHY_REG19_REG
`define DDRC_PHY_REG20_REG
`define DDRC_PHY_REG21_REG
`define DDRC_PHY_REG22_REG
`define DDRC_PHY_REG23_REG
`define DDRC_PHY_REG24_REG
`define DDRC_PHY_REG25_REG
`define DDRC_PHY_REG26_REG
`define DDRC_PHY_REG27_REG
`define DDRC_PHY_REG28_REG
`define DDRC_PHY_REG29_REG
`define DDRC_PHY_REG30_REG
`define DDRC_PHY_REG31_REG
`define DDRC_PHY_REG32_REG
`define DDRC_PHY_REG33_REG
`define DDRC_PHY_REG34_REG
`define DDRC_PHY_REG35_REG
`define DDRC_PHY_REG36_REG
`define DDRC_PHY_REG37_REG
`define DDRC_PHY_REG38_REG
`define DDRC_PHY_REG39_REG
`define DDRC_PHY_REG40_REG
`define DDRC_PHY_REG41_REG
`define DDRC_PHY_REG42_REG
`define DDRC_PHY_REG43_REG
`define DDRC_PHY_TXDQSKEW_REG
`define DDRC_PHY_REG52_REG
`define DDRC_PHY_REG53_REG
`define DDRC_PHY_REG54_REG
`define DDRC_PHY_REG55_REG
`define DDRC_PHY_RXDQSKEW_REG
`define DDRC_PHY_REG5E_REG
`define DDRC_PHY_REG60_REG
`define DDRC_PHY_REG61_REG
`define DDRC_PHY_REG62_REG

// SYS_CTRL defines
`define SYS_CTRL_timeren7ov_FIELD
`define SYS_CTRL_timerenNsel_FIELD
`define SYS_CTRL_timeren6ov_FIELD
`define SYS_CTRL_timeren6sel_FIELD
`define SYS_CTRL_timeren5ov_FIELD
`define SYS_CTRL_timeren5sel_FIELD
`define SYS_CTRL_timeren4ov_FIELD
`define SYS_CTRL_timeren4sel_FIELD
`define SYS_CTRL_wdogenov_FIELD
`define SYS_CTRL_modestatus_FIELD
`define SYS_CTRL_modectrl_FIELD
`define SYS_CTRL_timeren3sel_FIELD
`define SYS_CTRL_timeren2sel_FIELD
`define SYS_CTRL_timeren1sel_FIELD
`define SYS_CTRL_timeren0sel_FIELD
`define SYS_CTRL_PERIPHCTRL0_REG
`define SYS_CTRL_PERIPHCTRL1_REG
`define SYS_CTRL_PERIPHCTRL2_REG
`define SYS_CTRL_PERIPHCTRL3_REG
`define SYS_CTRL_PERIPHCTRL4_REG
`define SYS_CTRL_PERIPHCTRL5_REG
`define SYS_CTRL_PERIPHCTRL6_REG
`define SYS_CTRL_PERIPHCTRL9_REG
`define SYS_CTRL_PERIPHCTRL10_REG
`define SYS_CTRL_PERIPHCTRL11_REG
`define SYS_CTRL_PERIPHCTRL13_REG
`define SYS_CTRL_PERIPHCTRL14_REG
`define SYS_CTRL_PERIPHCTRL15_REG
`define SYS_CTRL_PERIPHCTRL16_REG
`define SYS_CTRL_PERIPHCTRL17_REG
`define SYS_CTRL_PERIPHCTRL18_REG
`define SYS_CTRL_PERIPHCTRL19_REG
`define SYS_CTRL_PERIPHCTRL20_REG
`define SYS_CTRL_PERIPHCTRL21_REG
`define SYS_CTRL_PERIPHCTRL22_REG
`define SYS_CTRL_SYSSTAT_REG
`define SYS_CTRL_PERIPHCTRL23_0x90_REG
`define SYS_CTRL_PERIPHCTRL24_REG
`define SYS_CTRL_PERIPHCTRL25_REG
`define SYS_CTRL_PERIPHCTRL28_REG
`define SYS_CTRL_PERIPHCTRL29_REG
`define SYS_CTRL_SYSID0_REG
`define SYS_CTRL_SYSID1_REG
`define SYS_CTRL_SYSID2_REG
`define SYS_CTRL_SYSID3_REG

`endif
