- [Avi Mendelson](http://dblp2.uni-trier.de/pers/hd/m/Mendelson:Avi):
  The 40th Annual International Symposium on Computer Architecture, ISCA'13, Tel-Aviv, Israel, June 23-27, 2013. ACM 2013, ISBN 978-1-4503-2079-5

## Accelerators and emerging architectures

- [Bilel Belhadj](http://dblp2.uni-trier.de/pers/hd/b/Belhadj:Bilel), [Antoine Joubert](http://dblp2.uni-trier.de/pers/hd/j/Joubert:Antoine), [Zheng Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Zheng), [Rodolphe Héliot](http://dblp2.uni-trier.de/pers/hd/h/H=eacute=liot:Rodolphe), [Olivier Temam](http://dblp2.uni-trier.de/pers/hd/t/Temam:Olivier):
  Continuous real-world inputs can open up alternative accelerator designs. 1-12

- [Paula Petrica](http://dblp2.uni-trier.de/pers/hd/p/Petrica:Paula), [Adam M. Izraelevitz](http://dblp2.uni-trier.de/pers/hd/i/Izraelevitz:Adam_M=), [David H. Albonesi](http://dblp2.uni-trier.de/pers/hd/a/Albonesi:David_H=), [Christine A. Shoemaker](http://dblp2.uni-trier.de/pers/hd/s/Shoemaker:Christine_A=):
  Flicker: a dynamically adaptive architecture for power limited multicore systems. 13-23

- [Wajahat Qadeer](http://dblp2.uni-trier.de/pers/hd/q/Qadeer:Wajahat), [Rehan Hameed](http://dblp2.uni-trier.de/pers/hd/h/Hameed:Rehan), [Ofer Shacham](http://dblp2.uni-trier.de/pers/hd/s/Shacham:Ofer), [Preethi Venkatesan](http://dblp2.uni-trier.de/pers/hd/v/Venkatesan:Preethi), [Christos Kozyrakis](http://dblp2.uni-trier.de/pers/hd/k/Kozyrakis:Christos), [Mark A. Horowitz](http://dblp2.uni-trier.de/pers/hd/h/Horowitz:Mark_A=):
  Convolution engine: balancing efficiency & flexibility in specialized computing. 24-35

- [Kevin T. Lim](http://dblp2.uni-trier.de/pers/hd/l/Lim:Kevin_T=), [David Meisner](http://dblp2.uni-trier.de/pers/hd/m/Meisner:David), [Ali G. Saidi](http://dblp2.uni-trier.de/pers/hd/s/Saidi:Ali_G=), [Parthasarathy Ranganathan](http://dblp2.uni-trier.de/pers/hd/r/Ranganathan:Parthasarathy), [Thomas F. Wenisch](http://dblp2.uni-trier.de/pers/hd/w/Wenisch:Thomas_F=):
  **Thin servers with smart pipes: designing SoC accelerators for memcached**. 36-47

## DRAM and memory controller issues

- [Janani Mukundan](http://dblp2.uni-trier.de/pers/hd/m/Mukundan:Janani), [Hillery C. Hunter](http://dblp2.uni-trier.de/pers/hd/h/Hunter:Hillery_C=), [Kyu-hyoun Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Kyu=hyoun), [Jeffrey Stuecheli](http://dblp2.uni-trier.de/pers/hd/s/Stuecheli:Jeffrey), [José F. Martínez](http://dblp2.uni-trier.de/pers/hd/m/Mart=iacute=nez:Jos=eacute=_F=):
  **Understanding and mitigating refresh overheads in high-density DDR4 DRAM systems**. 48-59

- [Jamie Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Jamie), [Ben Jaiyen](http://dblp2.uni-trier.de/pers/hd/j/Jaiyen:Ben), [Yoongu Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Yoongu), [Chris Wilkerson](http://dblp2.uni-trier.de/pers/hd/w/Wilkerson:Chris), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur):
  **An experimental study of data retention behavior in modern DRAM devices: implications for retention time profiling mechanisms**. 60-71

- [Prashant J. Nair](http://dblp2.uni-trier.de/pers/hd/n/Nair:Prashant_J=), [Dae-Hyun Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Dae=Hyun), [Moinuddin K. Qureshi](http://dblp2.uni-trier.de/pers/hd/q/Qureshi:Moinuddin_K=):
  ArchShield: architectural framework for assisting DRAM scaling by tolerating high error rates. 72-83

- [Saugata Ghose](http://dblp2.uni-trier.de/pers/hd/g/Ghose:Saugata), [Hyodong Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Hyodong), [José F. Martínez](http://dblp2.uni-trier.de/pers/hd/m/Mart=iacute=nez:Jos=eacute=_F=):
  **Improving memory scheduling via processor-side load criticality information**. 84-95

## Virtualization

- [Canturk Isci](http://dblp2.uni-trier.de/pers/hd/i/Isci:Canturk), [Suzanne McIntosh](http://dblp2.uni-trier.de/pers/hd/m/McIntosh:Suzanne), [Jeffrey O. Kephart](http://dblp2.uni-trier.de/pers/hd/k/Kephart:Jeffrey_O=), [Rajarshi Das](http://dblp2.uni-trier.de/pers/hd/d/Das:Rajarshi), [James E. Hanson](http://dblp2.uni-trier.de/pers/hd/h/Hanson:James_E=), [Scott Piper](http://dblp2.uni-trier.de/pers/hd/p/Piper:Scott), [Robert R. Wolford](http://dblp2.uni-trier.de/pers/hd/w/Wolford:Robert_R=), [Thomas Brey](http://dblp2.uni-trier.de/pers/hd/b/Brey:Thomas), [Robert Kantner](http://dblp2.uni-trier.de/pers/hd/k/Kantner:Robert), [Allen Ng](http://dblp2.uni-trier.de/pers/hd/n/Ng:Allen), [James Norris](http://dblp2.uni-trier.de/pers/hd/n/Norris:James), [Abdoulaye Traore](http://dblp2.uni-trier.de/pers/hd/t/Traore:Abdoulaye), [Michael Frissora](http://dblp2.uni-trier.de/pers/hd/f/Frissora:Michael):
  Agile, efficient virtualization power management with low-latency server power states. 96-107

- [Cheng-Chun Tu](http://dblp2.uni-trier.de/pers/hd/t/Tu:Cheng=Chun), [Chao-tang Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Chao=tang), [Tzi-cker Chiueh](http://dblp2.uni-trier.de/pers/hd/c/Chiueh:Tzi=cker):
  **Secure I/O device sharing among virtual machines on multiple hosts**. 108-119

- [Xiaotao Chang](http://dblp2.uni-trier.de/pers/hd/c/Chang:Xiaotao), [Hubertus Franke](http://dblp2.uni-trier.de/pers/hd/f/Franke:Hubertus), [Yi Ge](http://dblp2.uni-trier.de/pers/hd/g/Ge:Yi), [Tao Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Tao), [Kun Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Kun), [Jimi Xenidis](http://dblp2.uni-trier.de/pers/hd/x/Xenidis:Jimi), [Fei Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Fei), [Yu Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Yu):
  **Improving virtualization in the presence of software managed translation lookaside buffers**. 120-129

## Heterogeneous and fine-grained architectures

- [Ji Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Ji), [Christopher Torng](http://dblp2.uni-trier.de/pers/hd/t/Torng:Christopher), [Shreesha Srinath](http://dblp2.uni-trier.de/pers/hd/s/Srinath:Shreesha), [Derek Lockhart](http://dblp2.uni-trier.de/pers/hd/l/Lockhart:Derek), [Christopher Batten](http://dblp2.uni-trier.de/pers/hd/b/Batten:Christopher):
  Microarchitectural mechanisms to exploit value structure in SIMT architectures. 130-141

- [Angshuman Parashar](http://dblp2.uni-trier.de/pers/hd/p/Parashar:Angshuman), [Michael Pellauer](http://dblp2.uni-trier.de/pers/hd/p/Pellauer:Michael), [Michael Adler](http://dblp2.uni-trier.de/pers/hd/a/Adler:Michael), [Bushra Ahsan](http://dblp2.uni-trier.de/pers/hd/a/Ahsan:Bushra), [Neal Clayton Crago](http://dblp2.uni-trier.de/pers/hd/c/Crago:Neal_Clayton), [Daniel Lustig](http://dblp2.uni-trier.de/pers/hd/l/Lustig:Daniel), [Vladimir Pavlov](http://dblp2.uni-trier.de/pers/hd/p/Pavlov:Vladimir), [Antonia Zhai](http://dblp2.uni-trier.de/pers/hd/z/Zhai:Antonia), [Mohit Gambhir](http://dblp2.uni-trier.de/pers/hd/g/Gambhir:Mohit), [Aamer Jaleel](http://dblp2.uni-trier.de/pers/hd/j/Jaleel:Aamer), [Randy L. Allmon](http://dblp2.uni-trier.de/pers/hd/a/Allmon:Randy_L=), [Rachid Rayess](http://dblp2.uni-trier.de/pers/hd/r/Rayess:Rachid), [Stephen Maresh](http://dblp2.uni-trier.de/pers/hd/m/Maresh:Stephen), [Joel S. Emer](http://dblp2.uni-trier.de/pers/hd/e/Emer:Joel_S=):
  Triggered instructions: a control paradigm for spatially-programmed architectures. 142-153

- [José A. Joao](http://dblp2.uni-trier.de/pers/hd/j/Joao:Jos=eacute=_A=), [M. Aater Suleman](http://dblp2.uni-trier.de/pers/hd/s/Suleman:M=_Aater), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur), [Yale N. Patt](http://dblp2.uni-trier.de/pers/hd/p/Patt:Yale_N=):
  **Utility-based acceleration of multithreaded applications on asymmetric CMPs**. 154-165

## Emerging technologies

- [Daniel Kudrow](http://dblp2.uni-trier.de/pers/hd/k/Kudrow:Daniel), [Kenneth Bier](http://dblp2.uni-trier.de/pers/hd/b/Bier:Kenneth), [Zhaoxia Deng](http://dblp2.uni-trier.de/pers/hd/d/Deng:Zhaoxia), [Diana Franklin](http://dblp2.uni-trier.de/pers/hd/f/Franklin:Diana), [Yu Tomita](http://dblp2.uni-trier.de/pers/hd/t/Tomita:Yu), [Kenneth R. Brown](http://dblp2.uni-trier.de/pers/hd/b/Brown:Kenneth_R=), [Frederic T. Chong](http://dblp2.uni-trier.de/pers/hd/c/Chong:Frederic_T=):
  Quantum rotations: a case study in static and dynamic machine-code generation for quantum computers. 166-176

- [Richard A. Muscat](http://dblp2.uni-trier.de/pers/hd/m/Muscat:Richard_A=), [Karin Strauss](http://dblp2.uni-trier.de/pers/hd/s/Strauss:Karin), [Luis Ceze](http://dblp2.uni-trier.de/pers/hd/c/Ceze:Luis), [Georg Seelig](http://dblp2.uni-trier.de/pers/hd/s/Seelig:Georg):
  DNA-based molecular architecture with spatially localized components. 177-188

- [Qing Guo](http://dblp2.uni-trier.de/pers/hd/g/Guo:Qing), [Xiaochen Guo](http://dblp2.uni-trier.de/pers/hd/g/Guo:Xiaochen), [Ravi Patel](http://dblp2.uni-trier.de/pers/hd/p/Patel:Ravi), [Engin Ipek](http://dblp2.uni-trier.de/pers/hd/i/Ipek:Engin), [Eby G. Friedman](http://dblp2.uni-trier.de/pers/hd/f/Friedman:Eby_G=):
  **AC-DIMM: associative computing with STT-MRAM**. 189-200

## Memory consistency and transactions

- [Blake A. Hechtman](http://dblp2.uni-trier.de/pers/hd/h/Hechtman:Blake_A=), [Daniel J. Sorin](http://dblp2.uni-trier.de/pers/hd/s/Sorin:Daniel_J=):
  **Exploring memory consistency for massively-threaded throughput-oriented processors**. 201-212

- [Yuelu Duan](http://dblp2.uni-trier.de/pers/hd/d/Duan:Yuelu), [Abdullah Muzahid](http://dblp2.uni-trier.de/pers/hd/m/Muzahid:Abdullah), [Josep Torrellas](http://dblp2.uni-trier.de/pers/hd/t/Torrellas:Josep):
  WeeFence: toward making fences free in TSO. 213-224

- [Harold W. Cain](http://dblp2.uni-trier.de/pers/hd/c/Cain:Harold_W=), [Maged M. Michael](http://dblp2.uni-trier.de/pers/hd/m/Michael:Maged_M=), [Brad Frey](http://dblp2.uni-trier.de/pers/hd/f/Frey:Brad), [Cathy May](http://dblp2.uni-trier.de/pers/hd/m/May:Cathy), [Derek Williams](http://dblp2.uni-trier.de/pers/hd/w/Williams:Derek), [Hung Q. Le](http://dblp2.uni-trier.de/pers/hd/l/Le:Hung_Q=):
  Robust architectural support for transactional memory in the power architecture. 225-236

## Big data

- [Arkaprava Basu](http://dblp2.uni-trier.de/pers/hd/b/Basu:Arkaprava), [Jayneel Gandhi](http://dblp2.uni-trier.de/pers/hd/g/Gandhi:Jayneel), [Jichuan Chang](http://dblp2.uni-trier.de/pers/hd/c/Chang:Jichuan), [Mark D. Hill](http://dblp2.uni-trier.de/pers/hd/h/Hill:Mark_D=), [Michael M. Swift](http://dblp2.uni-trier.de/pers/hd/s/Swift:Michael_M=):
  **Efficient virtual memory for big memory servers**. 237-248

- [Lisa Wu](http://dblp2.uni-trier.de/pers/hd/w/Wu:Lisa), [Raymond J. Barker](http://dblp2.uni-trier.de/pers/hd/b/Barker:Raymond_J=), [Martha A. Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Martha_A=), [Kenneth A. Ross](http://dblp2.uni-trier.de/pers/hd/r/Ross:Kenneth_A=):
  **Navigating big data with high-throughput, energy-efficient data partitioning**. 249-260

- [Eric S. Chung](http://dblp2.uni-trier.de/pers/hd/c/Chung:Eric_S=), [John D. Davis](http://dblp2.uni-trier.de/pers/hd/d/Davis:John_D=), [Jaewon Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Jaewon):
  **LINQits: big data on little clients**. 261-272

- [Islam Atta](http://dblp2.uni-trier.de/pers/hd/a/Atta:Islam), [Pinar Tözün](http://dblp2.uni-trier.de/pers/hd/t/T=ouml=z=uuml=n:Pinar), [Xin Tong](http://dblp2.uni-trier.de/pers/hd/t/Tong:Xin), [Anastasia Ailamaki](http://dblp2.uni-trier.de/pers/hd/a/Ailamaki:Anastasia), [Andreas Moshovos](http://dblp2.uni-trier.de/pers/hd/m/Moshovos:Andreas):
  STREX: boosting instruction cache reuse in OLTP workloads through stratified transaction execution. 273-284

## Power and energy

- [Indrani Paul](http://dblp2.uni-trier.de/pers/hd/p/Paul:Indrani), [Srilatha Manne](http://dblp2.uni-trier.de/pers/hd/m/Manne:Srilatha), [Manish Arora](http://dblp2.uni-trier.de/pers/hd/a/Arora:Manish), [William Lloyd Bircher](http://dblp2.uni-trier.de/pers/hd/b/Bircher:William_Lloyd), [Sudhakar Yalamanchili](http://dblp2.uni-trier.de/pers/hd/y/Yalamanchili:Sudhakar):
  Cooperative boosting: needy versus greedy power management. 285-296

- [Anys Bacha](http://dblp2.uni-trier.de/pers/hd/b/Bacha:Anys), [Radu Teodorescu](http://dblp2.uni-trier.de/pers/hd/t/Teodorescu:Radu):
  Dynamic reduction of voltage margins by leveraging on-chip ECC in Itanium II processors. 297-307

- [Henry Cook](http://dblp2.uni-trier.de/pers/hd/c/Cook:Henry), [Miquel Moretó](http://dblp2.uni-trier.de/pers/hd/m/Moret=oacute=:Miquel), [Sarah Bird](http://dblp2.uni-trier.de/pers/hd/b/Bird:Sarah), [Khanh Dao](http://dblp2.uni-trier.de/pers/hd/d/Dao:Khanh), [David A. Patterson](http://dblp2.uni-trier.de/pers/hd/p/Patterson:David_A=), [Krste Asanovic](http://dblp2.uni-trier.de/pers/hd/a/Asanovic:Krste):
  **A hardware evaluation of cache partitioning to improve utilization and energy-efficiency while preserving responsiveness**. 308-319

- [Reetuparna Das](http://dblp2.uni-trier.de/pers/hd/d/Das:Reetuparna), [Satish Narayanasamy](http://dblp2.uni-trier.de/pers/hd/n/Narayanasamy:Satish), [Sudhir Satpathy](http://dblp2.uni-trier.de/pers/hd/s/Satpathy:Sudhir), [Ronald G. Dreslinski](http://dblp2.uni-trier.de/pers/hd/d/Dreslinski:Ronald_G=):
  Catnap: energy proportional multiple network-on-chip. 320-331

## GPUs

- [Adwait Jog](http://dblp2.uni-trier.de/pers/hd/j/Jog:Adwait), [Onur Kayiran](http://dblp2.uni-trier.de/pers/hd/k/Kayiran:Onur), [Asit K. Mishra](http://dblp2.uni-trier.de/pers/hd/m/Mishra:Asit_K=), [Mahmut T. Kandemir](http://dblp2.uni-trier.de/pers/hd/k/Kandemir:Mahmut_T=), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur), [Ravishankar Iyer](http://dblp2.uni-trier.de/pers/hd/i/Iyer:Ravishankar), [Chita R. Das](http://dblp2.uni-trier.de/pers/hd/d/Das:Chita_R=):
  Orchestrated scheduling and prefetching for GPGPUs. 332-343

- [Naifeng Jing](http://dblp2.uni-trier.de/pers/hd/j/Jing:Naifeng), [Yao Shen](http://dblp2.uni-trier.de/pers/hd/s/Shen:Yao), [Yao Lu](http://dblp2.uni-trier.de/pers/hd/l/Lu:Yao), [Shrikanth Ganapathy](http://dblp2.uni-trier.de/pers/hd/g/Ganapathy:Shrikanth), [Zhigang Mao](http://dblp2.uni-trier.de/pers/hd/m/Mao:Zhigang), [Minyi Guo](http://dblp2.uni-trier.de/pers/hd/g/Guo:Minyi), [Ramon Canal](http://dblp2.uni-trier.de/pers/hd/c/Canal:Ramon), [Xiaoyao Liang](http://dblp2.uni-trier.de/pers/hd/l/Liang:Xiaoyao):
  An energy-efficient and scalable eDRAM-based register file architecture for GPGPU. 344-355

- [Minsoo Rhu](http://dblp2.uni-trier.de/pers/hd/r/Rhu:Minsoo), [Mattan Erez](http://dblp2.uni-trier.de/pers/hd/e/Erez:Mattan):
  Maximizing SIMD resource utilization in GPGPUs with SIMD lane permutation. 356-367

- [Aniruddha S. Vaidya](http://dblp2.uni-trier.de/pers/hd/v/Vaidya:Aniruddha_S=), [Anahita Shayesteh](http://dblp2.uni-trier.de/pers/hd/s/Shayesteh:Anahita), [Dong Hyuk Woo](http://dblp2.uni-trier.de/pers/hd/w/Woo:Dong_Hyuk), [Roy Saharoy](http://dblp2.uni-trier.de/pers/hd/s/Saharoy:Roy), [Mani Azimi](http://dblp2.uni-trier.de/pers/hd/a/Azimi:Mani):
  SIMD divergence optimization through intra-warp compaction. 368-379

## Memory

- [Young Hoon Son](http://dblp2.uni-trier.de/pers/hd/s/Son:Young_Hoon), [Seongil O](http://dblp2.uni-trier.de/pers/hd/o/O:Seongil), [Yuhwan Ro](http://dblp2.uni-trier.de/pers/hd/r/Ro:Yuhwan), [Jae W. Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Jae_W=), [Jung Ho Ahn](http://dblp2.uni-trier.de/pers/hd/a/Ahn:Jung_Ho):
  **Reducing memory access latency with asymmetric DRAM bank organizations**. 380-391

- [Ziyi Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Ziyi), [Jong-Hyuk Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Jong=Hyuk), [Junyuan Zeng](http://dblp2.uni-trier.de/pers/hd/z/Zeng:Junyuan), [Yuanfeng Wen](http://dblp2.uni-trier.de/pers/hd/w/Wen:Yuanfeng), [Zhiqiang Lin](http://dblp2.uni-trier.de/pers/hd/l/Lin:Zhiqiang), [Weidong Shi](http://dblp2.uni-trier.de/pers/hd/s/Shi:Weidong):
  CPU transparent protection of OS kernel and hypervisor integrity with programmable DRAM. 392-403

- [Djordje Jevdjic](http://dblp2.uni-trier.de/pers/hd/j/Jevdjic:Djordje), [Stavros Volos](http://dblp2.uni-trier.de/pers/hd/v/Volos:Stavros), [Babak Falsafi](http://dblp2.uni-trier.de/pers/hd/f/Falsafi:Babak):
  **Die-stacked DRAM caches for servers: hit ratio, latency, or bandwidth? have it all with footprint cache**. 404-415

- [Jaewoong Sim](http://dblp2.uni-trier.de/pers/hd/s/Sim:Jaewoong), [Gabriel H. Loh](http://dblp2.uni-trier.de/pers/hd/l/Loh:Gabriel_H=), [Vilas Sridharan](http://dblp2.uni-trier.de/pers/hd/s/Sridharan:Vilas), [Mike O'Connor](http://dblp2.uni-trier.de/pers/hd/o/O=Connor:Mike):
  **Resilient die-stacked DRAM caches**. 416-427

## Non-volatile storage

- [Yu Du](http://dblp2.uni-trier.de/pers/hd/d/Du:Yu), [Miao Zhou](http://dblp2.uni-trier.de/pers/hd/z/Zhou:Miao), [Bruce R. Childers](http://dblp2.uni-trier.de/pers/hd/c/Childers:Bruce_R=), [Daniel Mossé](http://dblp2.uni-trier.de/pers/hd/m/Moss=eacute=:Daniel), [Rami G. Melhem](http://dblp2.uni-trier.de/pers/hd/m/Melhem:Rami_G=):
  **Bit mapping for balanced PCM cell programming**. 428-439

- [Nak Hee Seong](http://dblp2.uni-trier.de/pers/hd/s/Seong:Nak_Hee), [Sungkap Yeo](http://dblp2.uni-trier.de/pers/hd/y/Yeo:Sungkap), [Hsien-Hsin S. Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Hsien=Hsin_S=):
  **Tri-level-cell phase change memory: toward an efficient and reliable memory system**. 440-451

- [Rodolfo Azevedo](http://dblp2.uni-trier.de/pers/hd/a/Azevedo:Rodolfo), [John D. Davis](http://dblp2.uni-trier.de/pers/hd/d/Davis:John_D=), [Karin Strauss](http://dblp2.uni-trier.de/pers/hd/s/Strauss:Karin), [Parikshit Gopalan](http://dblp2.uni-trier.de/pers/hd/g/Gopalan:Parikshit), [Mark Manasse](http://dblp2.uni-trier.de/pers/hd/m/Manasse:Mark), [Sergey Yekhanin](http://dblp2.uni-trier.de/pers/hd/y/Yekhanin:Sergey):
  **Zombie memory: extending memory lifetime by reviving dead blocks**. 452-463

- [Adrian M. Caulfield](http://dblp2.uni-trier.de/pers/hd/c/Caulfield:Adrian_M=), [Steven Swanson](http://dblp2.uni-trier.de/pers/hd/s/Swanson:Steven):
  **QuickSAN: a storage area network for fast, distributed, solid state disks**. 464-474

## Simulation and analysis techniques

- [Daniel Sanchez](http://dblp2.uni-trier.de/pers/hd/s/Sanchez:Daniel), [Christos Kozyrakis](http://dblp2.uni-trier.de/pers/hd/k/Kozyrakis:Christos):
  **ZSim: fast and accurate microarchitectural simulation of thousand-core systems**. 475-486

- [Jingwen Leng](http://dblp2.uni-trier.de/pers/hd/l/Leng:Jingwen), [Tayler H. Hetherington](http://dblp2.uni-trier.de/pers/hd/h/Hetherington:Tayler_H=), [Ahmed ElTantawy](http://dblp2.uni-trier.de/pers/hd/e/ElTantawy:Ahmed), [Syed Zohaib Gilani](http://dblp2.uni-trier.de/pers/hd/g/Gilani:Syed_Zohaib), [Nam Sung Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Nam_Sung), [Tor M. Aamodt](http://dblp2.uni-trier.de/pers/hd/a/Aamodt:Tor_M=), [Vijay Janapa Reddi](http://dblp2.uni-trier.de/pers/hd/r/Reddi:Vijay_Janapa):
  GPUWattch: enabling energy optimizations in GPGPUs. 487-498

- [Meng-Ju Wu](http://dblp2.uni-trier.de/pers/hd/w/Wu:Meng=Ju), [Minshu Zhao](http://dblp2.uni-trier.de/pers/hd/z/Zhao:Minshu), [Donald Yeung](http://dblp2.uni-trier.de/pers/hd/y/Yeung:Donald):
  **Studying multicore processor scaling via reuse distance analysis**. 499-510

- [Kristof Du Bois](http://dblp2.uni-trier.de/pers/hd/b/Bois:Kristof_Du), [Stijn Eyerman](http://dblp2.uni-trier.de/pers/hd/e/Eyerman:Stijn), [Jennifer B. Sartor](http://dblp2.uni-trier.de/pers/hd/s/Sartor:Jennifer_B=), [Lieven Eeckhout](http://dblp2.uni-trier.de/pers/hd/e/Eeckhout:Lieven):
  Criticality stacks: identifying critical threads in parallel programs using synchronization behavior. 511-522

## Cache coherence

- [George Kurian](http://dblp2.uni-trier.de/pers/hd/k/Kurian:George), [Omer Khan](http://dblp2.uni-trier.de/pers/hd/k/Khan:Omer), [Srinivas Devadas](http://dblp2.uni-trier.de/pers/hd/d/Devadas:Srinivas):
  **The locality-aware adaptive cache coherence protocol**. 523-534

- [Stefanos Kaxiras](http://dblp2.uni-trier.de/pers/hd/k/Kaxiras:Stefanos), [Alberto Ros](http://dblp2.uni-trier.de/pers/hd/r/Ros:Alberto):
  **A new perspective for efficient virtual-cache coherence**. 535-546

- [Hongzhou Zhao](http://dblp2.uni-trier.de/pers/hd/z/Zhao:Hongzhou), [Arrvindh Shriraman](http://dblp2.uni-trier.de/pers/hd/s/Shriraman:Arrvindh), [Snehasish Kumar](http://dblp2.uni-trier.de/pers/hd/k/Kumar:Snehasish), [Sandhya Dwarkadas](http://dblp2.uni-trier.de/pers/hd/d/Dwarkadas:Sandhya):
  **Protozoa: adaptive granularity cache coherence**. 547-558

## Security

- [John Demme](http://dblp2.uni-trier.de/pers/hd/d/Demme:John), [Matthew Maycock](http://dblp2.uni-trier.de/pers/hd/m/Maycock:Matthew), [Jared Schmitz](http://dblp2.uni-trier.de/pers/hd/s/Schmitz:Jared), [Adrian Tang](http://dblp2.uni-trier.de/pers/hd/t/Tang:Adrian), [Adam Waksman](http://dblp2.uni-trier.de/pers/hd/w/Waksman:Adam), [Simha Sethumadhavan](http://dblp2.uni-trier.de/pers/hd/s/Sethumadhavan:Simha), [Salvatore J. Stolfo](http://dblp2.uni-trier.de/pers/hd/s/Stolfo:Salvatore_J=):
  On the feasibility of online malware detection with performance counters. 559-570

- [Ling Ren](http://dblp2.uni-trier.de/pers/hd/r/Ren:Ling), [Xiangyao Yu](http://dblp2.uni-trier.de/pers/hd/y/Yu:Xiangyao), [Christopher W. Fletcher](http://dblp2.uni-trier.de/pers/hd/f/Fletcher:Christopher_W=), [Marten van Dijk](http://dblp2.uni-trier.de/pers/hd/d/Dijk:Marten_van), [Srinivas Devadas](http://dblp2.uni-trier.de/pers/hd/d/Devadas:Srinivas):
  Design space exploration and optimization of path oblivious RAM in secure processors. 571-582

- [Hassan M. G. Wassel](http://dblp2.uni-trier.de/pers/hd/w/Wassel:Hassan_M=_G=), [Ying Gao](http://dblp2.uni-trier.de/pers/hd/g/Gao:Ying), [Jason Oberg](http://dblp2.uni-trier.de/pers/hd/o/Oberg:Jason), [Ted Huffmire](http://dblp2.uni-trier.de/pers/hd/h/Huffmire:Ted), [Ryan Kastner](http://dblp2.uni-trier.de/pers/hd/k/Kastner:Ryan), [Frederic T. Chong](http://dblp2.uni-trier.de/pers/hd/c/Chong:Frederic_T=), [Timothy Sherwood](http://dblp2.uni-trier.de/pers/hd/s/Sherwood:Timothy):
  SurfNoC: a low latency and provably non-interfering approach to secure networks-on-chip. 583-594

## Data centers

- [Di Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Di), [Chuangang Ren](http://dblp2.uni-trier.de/pers/hd/r/Ren:Chuangang), [Anand Sivasubramaniam](http://dblp2.uni-trier.de/pers/hd/s/Sivasubramaniam:Anand):
  Virtualizing power distribution in datacenters. 595-606

- [Hailong Yang](http://dblp2.uni-trier.de/pers/hd/y/Yang:Hailong), [Alex D. Breslow](http://dblp2.uni-trier.de/pers/hd/b/Breslow:Alex_D=), [Jason Mars](http://dblp2.uni-trier.de/pers/hd/m/Mars:Jason), [Lingjia Tang](http://dblp2.uni-trier.de/pers/hd/t/Tang:Lingjia):
  Bubble-flux: precise online QoS management for increased utilization in warehouse scale computers. 607-618

- [Jason Mars](http://dblp2.uni-trier.de/pers/hd/m/Mars:Jason), [Lingjia Tang](http://dblp2.uni-trier.de/pers/hd/t/Tang:Lingjia):
  Whare-map: heterogeneity in "homogeneous" warehouse-scale computers. 619-630

## Reliability and debugging

- [Nikos Foutris](http://dblp2.uni-trier.de/pers/hd/f/Foutris:Nikos), [Dimitris Gizopoulos](http://dblp2.uni-trier.de/pers/hd/g/Gizopoulos:Dimitris), [Xavier Vera](http://dblp2.uni-trier.de/pers/hd/v/Vera:Xavier), [Antonio González](http://dblp2.uni-trier.de/pers/hd/g/Gonz=aacute=lez_0001:Antonio):
  Deconfigurable microprocessor architectures for silicon debug acceleration. 631-642

- [Gilles Pokam](http://dblp2.uni-trier.de/pers/hd/p/Pokam:Gilles), [Klaus Danne](http://dblp2.uni-trier.de/pers/hd/d/Danne:Klaus), [Cristiano Pereira](http://dblp2.uni-trier.de/pers/hd/p/Pereira:Cristiano), [Rolf Kassa](http://dblp2.uni-trier.de/pers/hd/k/Kassa:Rolf), [Tim Kranich](http://dblp2.uni-trier.de/pers/hd/k/Kranich:Tim), [Shiliang Hu](http://dblp2.uni-trier.de/pers/hd/h/Hu:Shiliang), [Justin Emile Gottschlich](http://dblp2.uni-trier.de/pers/hd/g/Gottschlich:Justin_Emile), [Nima Honarmand](http://dblp2.uni-trier.de/pers/hd/h/Honarmand:Nima), [Nathan Dautenhahn](http://dblp2.uni-trier.de/pers/hd/d/Dautenhahn:Nathan), [Samuel T. King](http://dblp2.uni-trier.de/pers/hd/k/King:Samuel_T=), [Josep Torrellas](http://dblp2.uni-trier.de/pers/hd/t/Torrellas:Josep):
  QuickRec: prototyping an intel architecture extension for record and replay of multithreaded programs. 643-654

- [Ruirui C. Huang](http://dblp2.uni-trier.de/pers/hd/h/Huang:Ruirui_C=), [Erik Halberg](http://dblp2.uni-trier.de/pers/hd/h/Halberg:Erik), [G. Edward Suh](http://dblp2.uni-trier.de/pers/hd/s/Suh:G=_Edward):
  Non-race concurrency bug detection through order-sensitive critical sections. 655-666