Report.sources['./../../../OsvvmLibraries/Ethernet/src/xMiiPhy.vhd'] = '--\n--&nbsp;&nbsp;File&nbsp;Name:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;xMiiPhy.vhd\n--&nbsp;&nbsp;Design&nbsp;Unit&nbsp;Name:&nbsp;&nbsp;xMiiPhy\n--&nbsp;&nbsp;Revision:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;OSVVM&nbsp;MODELS&nbsp;STANDARD&nbsp;VERSION\n--\n--&nbsp;&nbsp;Maintainer:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Jim&nbsp;Lewis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;email:&nbsp;&nbsp;jim@synthworks.com\n--&nbsp;&nbsp;Contributor(s):\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Jim&nbsp;Lewis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;jim@synthworks.com\n--\n--\n--&nbsp;&nbsp;Description:\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Ethernet&nbsp;GMII/RGMII/MII/RMII&nbsp;VC\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;First&nbsp;target&nbsp;is&nbsp;to&nbsp;support&nbsp;PHY\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Later&nbsp;on&nbsp;need&nbsp;basis&nbsp;consider&nbsp;supporting&nbsp;MAC\n--\n--\n--&nbsp;&nbsp;Developed&nbsp;by:\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SynthWorks&nbsp;Design&nbsp;Inc.\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;VHDL&nbsp;Training&nbsp;Classes\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;http://www.SynthWorks.com\n--\n--&nbsp;&nbsp;Revision&nbsp;History:\n--&nbsp;&nbsp;&nbsp;&nbsp;Date&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Version&nbsp;&nbsp;&nbsp;&nbsp;Description\n--&nbsp;&nbsp;&nbsp;&nbsp;10/2022&nbsp;&nbsp;&nbsp;2022.10&nbsp;&nbsp;&nbsp;&nbsp;Initial&nbsp;Release\n--\n--\n--&nbsp;&nbsp;This&nbsp;file&nbsp;is&nbsp;part&nbsp;of&nbsp;OSVVM.\n--\n--&nbsp;&nbsp;Copyright&nbsp;(c)&nbsp;2022&nbsp;by&nbsp;SynthWorks&nbsp;Design&nbsp;Inc.\n--\n--&nbsp;&nbsp;Licensed&nbsp;under&nbsp;the&nbsp;Apache&nbsp;License,&nbsp;Version&nbsp;2.0&nbsp;(the&nbsp;&quot;License&quot;);\n--&nbsp;&nbsp;you&nbsp;may&nbsp;not&nbsp;use&nbsp;this&nbsp;file&nbsp;except&nbsp;in&nbsp;compliance&nbsp;with&nbsp;the&nbsp;License.\n--&nbsp;&nbsp;You&nbsp;may&nbsp;obtain&nbsp;a&nbsp;copy&nbsp;of&nbsp;the&nbsp;License&nbsp;at\n--\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;https://www.apache.org/licenses/LICENSE-2.0\n--\n--&nbsp;&nbsp;Unless&nbsp;required&nbsp;by&nbsp;applicable&nbsp;law&nbsp;or&nbsp;agreed&nbsp;to&nbsp;in&nbsp;writing,&nbsp;software\n--&nbsp;&nbsp;distributed&nbsp;under&nbsp;the&nbsp;License&nbsp;is&nbsp;distributed&nbsp;on&nbsp;an&nbsp;&quot;AS&nbsp;IS&quot;&nbsp;BASIS,\n--&nbsp;&nbsp;WITHOUT&nbsp;WARRANTIES&nbsp;OR&nbsp;CONDITIONS&nbsp;OF&nbsp;ANY&nbsp;KIND,&nbsp;either&nbsp;express&nbsp;or&nbsp;implied.\n--&nbsp;&nbsp;See&nbsp;the&nbsp;License&nbsp;for&nbsp;the&nbsp;specific&nbsp;language&nbsp;governing&nbsp;permissions&nbsp;and\n--&nbsp;&nbsp;limitations&nbsp;under&nbsp;the&nbsp;License.\n--\n&nbsp;\nlibrary&nbsp;ieee&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.std_logic_1164.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.numeric_std.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.numeric_std_unsigned.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.math_real.all&nbsp;;\n&nbsp;\nlibrary&nbsp;osvvm&nbsp;;\n&nbsp;&nbsp;context&nbsp;osvvm.OsvvmContext&nbsp;;\n&nbsp;&nbsp;use&nbsp;osvvm.ScoreboardPkg_slv.all&nbsp;;\n&nbsp;\nlibrary&nbsp;osvvm_common&nbsp;;\n&nbsp;&nbsp;context&nbsp;osvvm_common.OsvvmCommonContext&nbsp;;\n&nbsp;\n&nbsp;&nbsp;use&nbsp;work.xMiiComponentPkg.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;work.xMiiTbPkg.all&nbsp;;\n&nbsp;\nentity&nbsp;xMiiPhy&nbsp;is\n&nbsp;&nbsp;generic&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;MODEL_ID_NAME&nbsp;&nbsp;:&nbsp;string&nbsp;:=&nbsp;&quot;&quot;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;MII_INTERFACE&nbsp;&nbsp;:&nbsp;xMiiInterfaceType&nbsp;:=&nbsp;GMII&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;MII_BPS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;xMiiBpsType&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:=&nbsp;BPS_1G&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;DEFAULT_DELAY&nbsp;&nbsp;:&nbsp;time&nbsp;:=&nbsp;1&nbsp;ns&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;tpd&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;time&nbsp;:=&nbsp;DEFAULT_DELAY&nbsp;\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;port&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;xMii&nbsp;Transmitter&nbsp;Functional&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;GTx_Clk&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;std_logic&nbsp;;&nbsp;&nbsp;--&nbsp;GMII,&nbsp;RGMII\n&nbsp;&nbsp;&nbsp;&nbsp;Tx_Clk&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;std_logic&nbsp;;&nbsp;&nbsp;--&nbsp;MII\n&nbsp;&nbsp;&nbsp;&nbsp;TxD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;std_logic_vector(0&nbsp;to&nbsp;7)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Tx_En&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Tx_Er&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Tx_Ctl&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;xMii&nbsp;Receiver&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;Rx_Clk&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;RxD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;std_logic_vector(0&nbsp;to&nbsp;7)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Rx_Dv&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Rx_Er&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Rx_Ctl&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Crs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Col&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Testbench&nbsp;Transaction&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;PhyTxRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;inout&nbsp;StreamRecType&nbsp;;&nbsp;&nbsp;--&nbsp;Information&nbsp;inbound&nbsp;to&nbsp;this&nbsp;VC\n&nbsp;&nbsp;&nbsp;&nbsp;PhyRxRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;inout&nbsp;StreamRecType&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Information&nbsp;outbound&nbsp;of&nbsp;this&nbsp;VC\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;--&nbsp;Use&nbsp;MODEL_ID_NAME&nbsp;Generic&nbsp;if&nbsp;set,&nbsp;otherwise,\n&nbsp;&nbsp;--&nbsp;use&nbsp;model&nbsp;instance&nbsp;label&nbsp;(preferred&nbsp;if&nbsp;set&nbsp;as&nbsp;entityname_1)\n&nbsp;&nbsp;constant&nbsp;MODEL_INSTANCE_NAME&nbsp;:&nbsp;string&nbsp;:=\n&nbsp;&nbsp;&nbsp;&nbsp;IfElse(MODEL_ID_NAME&apos;length&nbsp;&gt;&nbsp;0,&nbsp;MODEL_ID_NAME,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;to_lower(PathTail(xMiiPhy&apos;PATH_NAME)))&nbsp;;\n&nbsp;\nend&nbsp;entity&nbsp;xMiiPhy&nbsp;;\narchitecture&nbsp;behavioral&nbsp;of&nbsp;xMiiPhy&nbsp;is\n&nbsp;\n&nbsp;&nbsp;--&nbsp;MDIO&nbsp;settings\n&nbsp;&nbsp;signal&nbsp;xMiiInterface&nbsp;:&nbsp;xMiiInterfaceType&nbsp;:=&nbsp;MII_INTERFACE&nbsp;;\n&nbsp;&nbsp;signal&nbsp;xMiiBps&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;xMiiBpsType&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:=&nbsp;MII_BPS&nbsp;;\n&nbsp;\nbegin\n&nbsp;\n&nbsp;\n--!!&nbsp;TODO&nbsp;-&nbsp;Add&nbsp;MDIO&nbsp;interface&nbsp;to&nbsp;drive&nbsp;\n--!!&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;xMiiInterface&nbsp;:&nbsp;in&nbsp;xMiiInterfaceType&nbsp;:=&nbsp;GMII&nbsp;;\n--!!&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;xMiiBps&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;xMiiBpsType&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:=&nbsp;BPS_1G&nbsp;;\n&nbsp;\n&nbsp;\n&nbsp;\n&nbsp;&nbsp;xMiiPhyRxTransmitter_1&nbsp;:&nbsp;xMiiPhyRxTransmitter&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;generic&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MODEL_ID_NAME&nbsp;&nbsp;=&gt;&nbsp;MODEL_INSTANCE_NAME&nbsp;&amp;&nbsp;&quot;.Rx&quot;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DEFAULT_DELAY&nbsp;&nbsp;=&gt;&nbsp;DEFAULT_DELAY,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tpd&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Tpd\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Configured&nbsp;by&nbsp;MDIO&nbsp;-&nbsp;it&nbsp;can&nbsp;change&nbsp;during&nbsp;operation&nbsp;based&nbsp;on&nbsp;PHY&nbsp;negotiation\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;xMiiInterface&nbsp;=&gt;&nbsp;xMiiInterface,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;xMiiBps&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;xMiiBps&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;xMiiPhyRxTransmitter&nbsp;Receiver&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Rx_Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Rx_Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;RxD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;RxD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Rx_Dv&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Rx_Dv&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Rx_Er&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Rx_Er&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Rx_Ctl&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Rx_Ctl&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Crs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Crs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Col&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Col&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Testbench&nbsp;Transaction&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TransRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;PhyRxRec\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;xMiiPhyTxReceiver_1&nbsp;:&nbsp;xMiiPhyTxReceiver&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;generic&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MODEL_ID_NAME&nbsp;&nbsp;=&gt;&nbsp;MODEL_INSTANCE_NAME&nbsp;&amp;&nbsp;&quot;.Tx&quot;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DEFAULT_DELAY&nbsp;&nbsp;=&gt;&nbsp;DEFAULT_DELAY,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tpd&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Tpd\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Configured&nbsp;by&nbsp;MDIO&nbsp;-&nbsp;it&nbsp;can&nbsp;change&nbsp;during&nbsp;operation&nbsp;based&nbsp;on&nbsp;PHY&nbsp;negotiation\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;xMiiInterface&nbsp;=&gt;&nbsp;xMiiInterface,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;xMiiBps&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;xMiiBps&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;xMiiPhyTxReceiver&nbsp;Transmitter&nbsp;Functional&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;GTx_Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;GTx_Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tx_Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Tx_Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TxD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;TxD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tx_En&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Tx_En&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tx_Er&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Tx_Er&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tx_Ctl&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Tx_Ctl&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Testbench&nbsp;Transaction&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TransRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;PhyTxRec\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\nend&nbsp;architecture&nbsp;behavioral&nbsp;;\n';
Report.brushes['./../../../OsvvmLibraries/Ethernet/src/xMiiPhy.vhd'] = 'vhdl'
