TimeQuest Timing Analyzer report for SoC_Brain
Tue Jul 24 17:40:56 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 100C Model Setup: 'clk_llc'
 14. Slow 1200mV 100C Model Setup: 'clk_div[1]'
 15. Slow 1200mV 100C Model Setup: 'vadr[14]'
 16. Slow 1200mV 100C Model Setup: 'clk_llc2'
 17. Slow 1200mV 100C Model Setup: 'href'
 18. Slow 1200mV 100C Model Setup: 'odd'
 19. Slow 1200mV 100C Model Hold: 'clk_div[1]'
 20. Slow 1200mV 100C Model Hold: 'clk_llc'
 21. Slow 1200mV 100C Model Hold: 'clk_llc2'
 22. Slow 1200mV 100C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 23. Slow 1200mV 100C Model Hold: 'vadr[14]'
 24. Slow 1200mV 100C Model Hold: 'href'
 25. Slow 1200mV 100C Model Hold: 'odd'
 26. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc2'
 27. Slow 1200mV 100C Model Minimum Pulse Width: 'href'
 28. Slow 1200mV 100C Model Minimum Pulse Width: 'odd'
 29. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_div[1]'
 30. Slow 1200mV 100C Model Minimum Pulse Width: 'vadr[14]'
 31. Slow 1200mV 100C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Slow 1200mV 100C Model Metastability Report
 40. Slow 1200mV -40C Model Fmax Summary
 41. Slow 1200mV -40C Model Setup Summary
 42. Slow 1200mV -40C Model Hold Summary
 43. Slow 1200mV -40C Model Recovery Summary
 44. Slow 1200mV -40C Model Removal Summary
 45. Slow 1200mV -40C Model Minimum Pulse Width Summary
 46. Slow 1200mV -40C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 47. Slow 1200mV -40C Model Setup: 'clk_llc'
 48. Slow 1200mV -40C Model Setup: 'clk_div[1]'
 49. Slow 1200mV -40C Model Setup: 'vadr[14]'
 50. Slow 1200mV -40C Model Setup: 'clk_llc2'
 51. Slow 1200mV -40C Model Setup: 'href'
 52. Slow 1200mV -40C Model Setup: 'odd'
 53. Slow 1200mV -40C Model Hold: 'clk_div[1]'
 54. Slow 1200mV -40C Model Hold: 'clk_llc'
 55. Slow 1200mV -40C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 56. Slow 1200mV -40C Model Hold: 'clk_llc2'
 57. Slow 1200mV -40C Model Hold: 'vadr[14]'
 58. Slow 1200mV -40C Model Hold: 'href'
 59. Slow 1200mV -40C Model Hold: 'odd'
 60. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'
 61. Slow 1200mV -40C Model Minimum Pulse Width: 'href'
 62. Slow 1200mV -40C Model Minimum Pulse Width: 'odd'
 63. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'
 64. Slow 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'
 65. Slow 1200mV -40C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 66. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Propagation Delay
 72. Minimum Propagation Delay
 73. Slow 1200mV -40C Model Metastability Report
 74. Fast 1200mV -40C Model Setup Summary
 75. Fast 1200mV -40C Model Hold Summary
 76. Fast 1200mV -40C Model Recovery Summary
 77. Fast 1200mV -40C Model Removal Summary
 78. Fast 1200mV -40C Model Minimum Pulse Width Summary
 79. Fast 1200mV -40C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 80. Fast 1200mV -40C Model Setup: 'clk_llc'
 81. Fast 1200mV -40C Model Setup: 'clk_div[1]'
 82. Fast 1200mV -40C Model Setup: 'vadr[14]'
 83. Fast 1200mV -40C Model Setup: 'clk_llc2'
 84. Fast 1200mV -40C Model Setup: 'href'
 85. Fast 1200mV -40C Model Setup: 'odd'
 86. Fast 1200mV -40C Model Hold: 'clk_div[1]'
 87. Fast 1200mV -40C Model Hold: 'clk_llc'
 88. Fast 1200mV -40C Model Hold: 'clk_llc2'
 89. Fast 1200mV -40C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 90. Fast 1200mV -40C Model Hold: 'vadr[14]'
 91. Fast 1200mV -40C Model Hold: 'href'
 92. Fast 1200mV -40C Model Hold: 'odd'
 93. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'
 94. Fast 1200mV -40C Model Minimum Pulse Width: 'href'
 95. Fast 1200mV -40C Model Minimum Pulse Width: 'odd'
 96. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'
 97. Fast 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'
 98. Fast 1200mV -40C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 99. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc'
100. Setup Times
101. Hold Times
102. Clock to Output Times
103. Minimum Clock to Output Times
104. Propagation Delay
105. Minimum Propagation Delay
106. Fast 1200mV -40C Model Metastability Report
107. Multicorner Timing Analysis Summary
108. Setup Times
109. Hold Times
110. Clock to Output Times
111. Minimum Clock to Output Times
112. Propagation Delay
113. Minimum Propagation Delay
114. Board Trace Model Assignments
115. Input Transition Times
116. Signal Integrity Metrics (Slow 1200mv n40c Model)
117. Signal Integrity Metrics (Slow 1200mv 100c Model)
118. Signal Integrity Metrics (Fast 1200mv n40c Model)
119. Setup Transfers
120. Hold Transfers
121. Report TCCS
122. Report RSKM
123. Unconstrained Paths
124. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SoC_Brain                                          ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE75U19I7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  27.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+
; clk_div[1]                                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { clk_div[1] }                                           ;
; clk_llc                                              ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { clk_llc }                                              ;
; clk_llc2                                             ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { clk_llc2 }                                             ;
; href                                                 ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { href }                                                 ;
; odd                                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { odd }                                                  ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 9.999  ; 100.01 MHz ; 0.000 ; 4.999  ; 50.00      ; 27        ; 100         ;       ;        ;           ;            ; false    ; clk_llc ; pll_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_inst|altpll_component|auto_generated|pll1|clk[0] } ;
; vadr[14]                                             ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { vadr[14] }                                             ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                                                                  ;
+-------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                           ; Note                                                          ;
+-------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
; 10.94 MHz   ; 10.94 MHz       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 117.27 MHz  ; 117.27 MHz      ; clk_llc                                              ;                                                               ;
; 378.36 MHz  ; 378.36 MHz      ; clk_div[1]                                           ;                                                               ;
; 544.07 MHz  ; 437.64 MHz      ; vadr[14]                                             ; limit due to minimum period restriction (tmin)                ;
; 710.73 MHz  ; 250.0 MHz       ; clk_llc2                                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1254.71 MHz ; 250.0 MHz       ; href                                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1254.71 MHz ; 250.0 MHz       ; odd                                                  ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -81.418 ; -4881.826     ;
; clk_llc                                              ; -1.956  ; -5.632        ;
; clk_div[1]                                           ; -1.643  ; -17.511       ;
; vadr[14]                                             ; -0.838  ; -3.117        ;
; clk_llc2                                             ; -0.407  ; -0.407        ;
; href                                                 ; 0.203   ; 0.000         ;
; odd                                                  ; 0.203   ; 0.000         ;
+------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold Summary                                           ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_div[1]                                           ; -1.930 ; -19.735       ;
; clk_llc                                              ; -0.635 ; -0.711        ;
; clk_llc2                                             ; -0.009 ; -0.009        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.156  ; 0.000         ;
; vadr[14]                                             ; 0.415  ; 0.000         ;
; href                                                 ; 0.449  ; 0.000         ;
; odd                                                  ; 0.449  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_llc2                                             ; -3.000 ; -5.570        ;
; href                                                 ; -3.000 ; -4.285        ;
; odd                                                  ; -3.000 ; -4.285        ;
; clk_div[1]                                           ; -1.285 ; -24.415       ;
; vadr[14]                                             ; -1.285 ; -7.710        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.703  ; 0.000         ;
; clk_llc                                              ; 18.267 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -81.418 ; s_dividend[0] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 91.334     ;
; -81.418 ; s_dividend[0] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 91.334     ;
; -81.415 ; s_dividend[0] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 91.331     ;
; -81.412 ; h_divisor[1]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 91.327     ;
; -81.412 ; h_divisor[1]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 91.327     ;
; -81.409 ; h_divisor[1]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 91.324     ;
; -81.341 ; s_dividend[0] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 91.257     ;
; -81.335 ; h_divisor[1]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 91.250     ;
; -81.138 ; h_divisor[3]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 91.053     ;
; -81.138 ; h_divisor[3]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 91.053     ;
; -81.135 ; h_divisor[3]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 91.050     ;
; -81.131 ; h_divisor[2]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 91.046     ;
; -81.131 ; h_divisor[2]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 91.046     ;
; -81.128 ; h_divisor[2]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 91.043     ;
; -81.061 ; h_divisor[3]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.976     ;
; -81.054 ; h_divisor[2]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.969     ;
; -81.005 ; h_divisor[5]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.920     ;
; -81.005 ; h_divisor[5]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.920     ;
; -81.002 ; h_divisor[5]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.917     ;
; -80.975 ; h_divisor[4]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.890     ;
; -80.975 ; h_divisor[4]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.890     ;
; -80.972 ; h_divisor[4]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.887     ;
; -80.928 ; h_divisor[5]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.843     ;
; -80.898 ; h_divisor[4]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.813     ;
; -80.856 ; h_divisor[7]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.771     ;
; -80.856 ; h_divisor[7]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.771     ;
; -80.853 ; h_divisor[7]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.768     ;
; -80.835 ; h_divisor[6]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.750     ;
; -80.835 ; h_divisor[6]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.750     ;
; -80.832 ; h_divisor[6]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.747     ;
; -80.779 ; h_divisor[7]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.694     ;
; -80.758 ; h_divisor[6]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.082     ; 90.673     ;
; -78.965 ; s_divisor[4]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.523     ; 88.439     ;
; -78.965 ; s_divisor[4]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.523     ; 88.439     ;
; -78.962 ; s_divisor[4]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.523     ; 88.436     ;
; -78.888 ; s_divisor[4]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.523     ; 88.362     ;
; -78.604 ; s_divisor[3]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.521     ; 88.080     ;
; -78.604 ; s_divisor[3]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.521     ; 88.080     ;
; -78.601 ; s_divisor[3]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.521     ; 88.077     ;
; -78.553 ; s_divisor[1]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.524     ; 88.026     ;
; -78.553 ; s_divisor[1]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.524     ; 88.026     ;
; -78.550 ; s_divisor[1]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.524     ; 88.023     ;
; -78.527 ; s_divisor[3]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.521     ; 88.003     ;
; -78.504 ; s_divisor[0]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.521     ; 87.980     ;
; -78.504 ; s_divisor[0]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.521     ; 87.980     ;
; -78.501 ; s_divisor[0]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.521     ; 87.977     ;
; -78.476 ; s_divisor[1]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.524     ; 87.949     ;
; -78.427 ; s_divisor[0]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.521     ; 87.903     ;
; -78.389 ; s_divisor[6]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.296     ;
; -78.389 ; s_divisor[6]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.296     ;
; -78.386 ; s_divisor[6]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.293     ;
; -78.377 ; s_divisor[5]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.284     ;
; -78.377 ; s_divisor[5]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.284     ;
; -78.374 ; s_divisor[5]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.281     ;
; -78.312 ; s_divisor[6]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.219     ;
; -78.300 ; s_divisor[5]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.207     ;
; -78.207 ; s_divisor[7]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.114     ;
; -78.207 ; s_divisor[7]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.114     ;
; -78.204 ; s_divisor[7]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.111     ;
; -78.130 ; s_divisor[7]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.037     ;
; -77.856 ; s_divisor[2]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.524     ; 87.329     ;
; -77.856 ; s_divisor[2]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.524     ; 87.329     ;
; -77.853 ; s_divisor[2]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.524     ; 87.326     ;
; -77.779 ; s_divisor[2]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.524     ; 87.252     ;
; -36.975 ; h_dividend[0] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 46.445     ;
; -36.968 ; h_dividend[2] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 46.438     ;
; -36.940 ; h_dividend[0] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 46.410     ;
; -36.933 ; h_dividend[2] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 46.403     ;
; -36.923 ; h_dividend[0] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 46.393     ;
; -36.916 ; h_dividend[2] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 46.386     ;
; -36.808 ; h_dividend[0] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 46.278     ;
; -36.801 ; h_dividend[2] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 46.271     ;
; -36.682 ; h_dividend[1] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 46.152     ;
; -36.647 ; h_dividend[1] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 46.117     ;
; -36.630 ; h_dividend[1] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 46.100     ;
; -36.569 ; h_dividend[7] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 46.039     ;
; -36.534 ; h_dividend[7] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 46.004     ;
; -36.517 ; h_dividend[7] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.987     ;
; -36.515 ; h_dividend[1] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.985     ;
; -36.508 ; h_dividend[6] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.978     ;
; -36.473 ; h_dividend[6] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.943     ;
; -36.459 ; h_dividend[3] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.929     ;
; -36.456 ; h_dividend[6] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.926     ;
; -36.424 ; h_dividend[3] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.894     ;
; -36.407 ; h_dividend[3] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.877     ;
; -36.402 ; h_dividend[7] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.872     ;
; -36.346 ; h_dividend[5] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.816     ;
; -36.341 ; h_dividend[6] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.811     ;
; -36.311 ; h_dividend[5] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.781     ;
; -36.294 ; h_dividend[5] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.764     ;
; -36.292 ; h_dividend[3] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.762     ;
; -36.260 ; h_dividend[4] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.730     ;
; -36.225 ; h_dividend[4] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.695     ;
; -36.208 ; h_dividend[4] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.678     ;
; -36.179 ; h_dividend[5] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.649     ;
; -36.093 ; h_dividend[4] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.527     ; 45.563     ;
; -33.470 ; h_divisor[0]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.512     ; 42.955     ;
; -33.435 ; h_divisor[0]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.512     ; 42.920     ;
; -33.418 ; h_divisor[0]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.512     ; 42.903     ;
; -33.303 ; h_divisor[0]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.512     ; 42.788     ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_llc'                                                                 ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -1.956 ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; -0.234     ; 1.711      ;
; -1.911 ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; -0.238     ; 1.662      ;
; -1.765 ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; -0.234     ; 1.520      ;
; -1.073 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; 2.799      ; 3.861      ;
; -1.028 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; 2.795      ; 3.812      ;
; -0.964 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; 2.795      ; 3.748      ;
; -0.964 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; 2.799      ; 3.752      ;
; -0.849 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; 2.799      ; 3.637      ;
; -0.738 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; 2.799      ; 3.526      ;
; -0.671 ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.001        ; 2.799      ; 3.459      ;
; -0.626 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.001        ; 2.795      ; 3.410      ;
; -0.588 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.001        ; 2.799      ; 3.376      ;
; -0.561 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.001        ; 2.795      ; 3.345      ;
; -0.561 ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.001        ; 2.799      ; 3.349      ;
; -0.452 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.001        ; 2.799      ; 3.240      ;
; 0.110  ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.001        ; 2.795      ; 2.906      ;
; 0.181  ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.001        ; 2.795      ; 2.835      ;
; 28.510 ; Cb_Data1[7] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 8.452      ;
; 28.522 ; Cb_Data1[7] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 8.440      ;
; 28.680 ; Y_Data1[4]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 8.282      ;
; 28.723 ; Y_Data1[7]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 8.239      ;
; 28.751 ; Cb_Data1[7] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.080     ; 8.204      ;
; 28.767 ; Cb_Data1[7] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.080     ; 8.188      ;
; 28.931 ; Y_Data2[5]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 8.031      ;
; 28.943 ; Y_Data1[6]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 8.019      ;
; 29.016 ; Y_Data1[5]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.946      ;
; 29.047 ; Y_Data2[5]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.093     ; 7.895      ;
; 29.110 ; Y_Data2[7]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.852      ;
; 29.118 ; Cb_Data1[7] ; C_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.844      ;
; 29.171 ; Y_Data1[4]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.791      ;
; 29.185 ; Y_Data2[5]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.777      ;
; 29.214 ; Y_Data1[7]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.748      ;
; 29.217 ; Y_Data2[4]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.745      ;
; 29.226 ; Y_Data2[7]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.093     ; 7.716      ;
; 29.231 ; Y_Data1[4]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.731      ;
; 29.274 ; Y_Data1[7]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.688      ;
; 29.317 ; Y_Data2[5]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.329      ; 8.047      ;
; 29.323 ; Y_Data2[6]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.639      ;
; 29.333 ; Y_Data2[4]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.093     ; 7.609      ;
; 29.346 ; Y_Data1[4]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.093     ; 7.596      ;
; 29.362 ; Cb_Data1[7] ; B2_int[18] ; clk_llc      ; clk_llc     ; 37.037       ; -0.080     ; 7.593      ;
; 29.364 ; Y_Data2[7]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.598      ;
; 29.389 ; Y_Data1[7]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.093     ; 7.553      ;
; 29.439 ; Y_Data2[6]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.093     ; 7.503      ;
; 29.447 ; Y_Data1[6]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.515      ;
; 29.470 ; Y_Data2[5]  ; X_int[11]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.492      ;
; 29.471 ; Y_Data2[4]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.491      ;
; 29.496 ; Y_Data2[7]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.329      ; 7.868      ;
; 29.505 ; Y_Data1[6]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.457      ;
; 29.507 ; Y_Data1[5]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.455      ;
; 29.513 ; Y_Data2[5]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.092     ; 7.430      ;
; 29.567 ; Y_Data1[5]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.395      ;
; 29.577 ; Y_Data2[6]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.385      ;
; 29.603 ; Y_Data2[4]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.329      ; 7.761      ;
; 29.609 ; Y_Data1[6]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.093     ; 7.333      ;
; 29.625 ; Y_Data2[5]  ; X_int[12]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.077     ; 7.333      ;
; 29.637 ; Y_Data1[1]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.325      ;
; 29.649 ; Y_Data2[7]  ; X_int[11]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.313      ;
; 29.682 ; Y_Data1[5]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.093     ; 7.260      ;
; 29.692 ; Y_Data2[7]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.092     ; 7.251      ;
; 29.693 ; Cb_Data1[3] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.269      ;
; 29.701 ; Y_Data1[0]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.261      ;
; 29.701 ; Y_Data1[3]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.261      ;
; 29.704 ; Y_Data1[2]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.258      ;
; 29.707 ; Cb_Data1[3] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.255      ;
; 29.709 ; Y_Data2[6]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.329      ; 7.655      ;
; 29.722 ; Cb_Data1[0] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.240      ;
; 29.736 ; Cb_Data1[0] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.226      ;
; 29.756 ; Y_Data2[4]  ; X_int[11]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.206      ;
; 29.799 ; Y_Data2[5]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.163      ;
; 29.799 ; Y_Data2[4]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.092     ; 7.144      ;
; 29.802 ; Y_Data2[5]  ; X_int[10]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.092     ; 7.141      ;
; 29.804 ; Y_Data2[7]  ; X_int[12]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.077     ; 7.154      ;
; 29.831 ; Y_Data2[3]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.131      ;
; 29.852 ; Y_Data2[1]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.110      ;
; 29.862 ; Y_Data2[6]  ; X_int[11]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.100      ;
; 29.893 ; Y_Data1[4]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.092     ; 7.050      ;
; 29.896 ; Y_Data2[0]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.066      ;
; 29.897 ; Y_Data1[4]  ; X_int[15]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.065      ;
; 29.905 ; Y_Data2[6]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.092     ; 7.038      ;
; 29.910 ; Cb_Data1[4] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.052      ;
; 29.911 ; Y_Data2[4]  ; X_int[12]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.077     ; 7.047      ;
; 29.924 ; Cb_Data1[4] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.038      ;
; 29.935 ; Cb_Data1[5] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.027      ;
; 29.936 ; Y_Data1[7]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.092     ; 7.007      ;
; 29.940 ; Y_Data1[7]  ; X_int[15]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.022      ;
; 29.943 ; Cb_Data1[1] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.019      ;
; 29.943 ; Cb_Data1[2] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.019      ;
; 29.947 ; Y_Data2[3]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.093     ; 6.995      ;
; 29.949 ; Cb_Data1[5] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.013      ;
; 29.957 ; Cb_Data1[1] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.005      ;
; 29.957 ; Cb_Data1[2] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 7.005      ;
; 29.968 ; Y_Data2[1]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.093     ; 6.974      ;
; 29.968 ; Cb_Data1[6] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 6.994      ;
; 29.972 ; Cb_Data1[3] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.080     ; 6.983      ;
; 29.978 ; Y_Data2[7]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 6.984      ;
; 29.981 ; Y_Data2[5]  ; X_int[5]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 6.981      ;
; 29.981 ; Y_Data2[7]  ; X_int[10]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.092     ; 6.962      ;
; 29.982 ; Cb_Data1[6] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 6.980      ;
; 29.987 ; Y_Data2[5]  ; X_int[6]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.073     ; 6.975      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_div[1]'                                                          ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -1.643 ; vadr[1]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.563      ;
; -1.560 ; vadr[0]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.480      ;
; -1.531 ; vadr[0]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.451      ;
; -1.522 ; vadr[3]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.442      ;
; -1.509 ; vadr[1]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.429      ;
; -1.493 ; vadr[1]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.413      ;
; -1.433 ; vadr[2]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.353      ;
; -1.426 ; vadr[0]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.346      ;
; -1.397 ; vadr[0]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.317      ;
; -1.392 ; vadr[2]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.312      ;
; -1.388 ; vadr[3]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.308      ;
; -1.383 ; vadr[5]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.303      ;
; -1.375 ; vadr[1]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.295      ;
; -1.372 ; vadr[3]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.292      ;
; -1.359 ; vadr[1]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.279      ;
; -1.300 ; vadr[4]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.220      ;
; -1.299 ; vadr[2]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.219      ;
; -1.292 ; vadr[0]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.212      ;
; -1.263 ; vadr[0]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.183      ;
; -1.258 ; vadr[4]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.178      ;
; -1.258 ; vadr[2]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.178      ;
; -1.256 ; vadr[7]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.176      ;
; -1.254 ; vadr[3]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.174      ;
; -1.249 ; vadr[5]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.169      ;
; -1.241 ; vadr[1]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.161      ;
; -1.238 ; vadr[3]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.158      ;
; -1.233 ; vadr[5]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.153      ;
; -1.225 ; vadr[1]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.145      ;
; -1.166 ; vadr[4]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.086      ;
; -1.165 ; vadr[2]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.085      ;
; -1.161 ; vadr[6]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.081      ;
; -1.158 ; vadr[0]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.078      ;
; -1.131 ; vadr[6]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.051      ;
; -1.129 ; vadr[0]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.049      ;
; -1.124 ; vadr[4]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.044      ;
; -1.124 ; vadr[2]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.044      ;
; -1.122 ; vadr[9]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.042      ;
; -1.122 ; vadr[7]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.042      ;
; -1.120 ; vadr[3]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.040      ;
; -1.115 ; vadr[5]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.035      ;
; -1.107 ; vadr[1]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.027      ;
; -1.106 ; vadr[7]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.026      ;
; -1.104 ; vadr[3]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.024      ;
; -1.099 ; vadr[5]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.019      ;
; -1.091 ; vadr[1]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 2.011      ;
; -1.032 ; vadr[4]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.952      ;
; -1.031 ; vadr[2]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.951      ;
; -1.028 ; vadr[8]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.948      ;
; -1.027 ; vadr[6]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.947      ;
; -1.024 ; vadr[0]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.944      ;
; -0.997 ; vadr[8]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.917      ;
; -0.997 ; vadr[6]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.917      ;
; -0.995 ; vadr[0]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.915      ;
; -0.990 ; vadr[4]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.910      ;
; -0.990 ; vadr[2]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.910      ;
; -0.988 ; vadr[9]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.908      ;
; -0.988 ; vadr[7]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.908      ;
; -0.987 ; vadr[11]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.907      ;
; -0.986 ; vadr[3]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.906      ;
; -0.981 ; vadr[5]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.901      ;
; -0.973 ; vadr[1]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.893      ;
; -0.972 ; vadr[9]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.892      ;
; -0.972 ; vadr[7]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.892      ;
; -0.970 ; vadr[3]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.890      ;
; -0.965 ; vadr[5]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.885      ;
; -0.957 ; vadr[1]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.877      ;
; -0.899 ; vadr[10]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.819      ;
; -0.898 ; vadr[4]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.818      ;
; -0.897 ; vadr[2]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.817      ;
; -0.894 ; vadr[8]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.814      ;
; -0.893 ; vadr[6]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.813      ;
; -0.890 ; vadr[0]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.810      ;
; -0.874 ; vadr[13]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.794      ;
; -0.863 ; vadr[8]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.783      ;
; -0.863 ; vadr[6]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.783      ;
; -0.861 ; vadr[0]   ; vadr[3]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.781      ;
; -0.857 ; vadr[10]  ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.777      ;
; -0.856 ; vadr[4]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.776      ;
; -0.856 ; vadr[2]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.776      ;
; -0.854 ; vadr[9]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.774      ;
; -0.854 ; vadr[7]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.774      ;
; -0.853 ; vadr[11]  ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.773      ;
; -0.852 ; vadr[3]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.772      ;
; -0.847 ; vadr[5]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.767      ;
; -0.839 ; vadr[1]   ; vadr[2]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.759      ;
; -0.838 ; vadr[9]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.758      ;
; -0.838 ; vadr[7]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.758      ;
; -0.837 ; vadr[11]  ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.757      ;
; -0.836 ; vadr[3]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.756      ;
; -0.831 ; vadr[5]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.751      ;
; -0.823 ; vadr[1]   ; vadr[3]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.743      ;
; -0.765 ; vadr[10]  ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.685      ;
; -0.764 ; vadr[12]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.684      ;
; -0.764 ; vadr[4]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.684      ;
; -0.763 ; vadr[2]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.683      ;
; -0.760 ; vadr[8]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.680      ;
; -0.759 ; vadr[6]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.679      ;
; -0.756 ; vadr[0]   ; vadr[2]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.676      ;
; -0.729 ; vadr[8]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.649      ;
; -0.729 ; vadr[6]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.078     ; 1.649      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'vadr[14]'                                                                   ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.838 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.759      ;
; -0.831 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.752      ;
; -0.828 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.749      ;
; -0.812 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.733      ;
; -0.740 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.661      ;
; -0.734 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.655      ;
; -0.704 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.625      ;
; -0.697 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.618      ;
; -0.697 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.618      ;
; -0.521 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.883      ;
; -0.433 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.795      ;
; -0.427 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.789      ;
; -0.385 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.747      ;
; -0.297 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.364      ; 1.659      ;
; -0.257 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.096     ; 1.159      ;
; -0.226 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.147      ;
; -0.224 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.145      ;
; -0.219 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.140      ;
; -0.199 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.120      ;
; -0.197 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 1.118      ;
; 0.149  ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.077     ; 0.772      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_llc2'                                                               ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.407 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.078     ; 1.327      ;
; -0.072 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 2.807      ; 3.599      ;
; 0.148  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.078     ; 0.772      ;
; 0.501  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 2.807      ; 3.526      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.203 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.043     ; 0.772      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.203 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.043     ; 0.772      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_div[1]'                                                                                                    ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+
; -1.930 ; r[2]      ; vdata[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 4.030      ; 2.356      ;
; -1.821 ; g[5]      ; vdata[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 4.030      ; 2.465      ;
; -1.805 ; b[4]      ; vdata[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 4.030      ; 2.481      ;
; -1.684 ; g[4]      ; vdata[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 4.030      ; 2.602      ;
; -0.833 ; odd       ; vadr[14]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.833 ; odd       ; vadr[0]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.833 ; odd       ; vadr[1]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.833 ; odd       ; vadr[2]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.833 ; odd       ; vadr[3]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.833 ; odd       ; vadr[4]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.833 ; odd       ; vadr[5]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.833 ; odd       ; vadr[6]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.833 ; odd       ; vadr[7]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.833 ; odd       ; vadr[8]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.833 ; odd       ; vadr[9]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.833 ; odd       ; vadr[10]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.833 ; odd       ; vadr[11]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.833 ; odd       ; vadr[12]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.833 ; odd       ; vadr[13]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.312      ;
; -0.657 ; vadr[14]  ; vadr[14]  ; vadr[14]                                             ; clk_div[1]  ; 0.000        ; 3.929      ; 3.710      ;
; -0.561 ; odd       ; vdata[0]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.584      ;
; -0.561 ; odd       ; vdata[10] ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.584      ;
; -0.561 ; odd       ; vdata[13] ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.584      ;
; -0.561 ; odd       ; vdata[11] ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.929      ; 3.584      ;
; -0.295 ; href      ; vadr[14]  ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.295 ; href      ; vadr[0]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.295 ; href      ; vadr[1]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.295 ; href      ; vadr[2]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.295 ; href      ; vadr[3]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.295 ; href      ; vadr[4]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.295 ; href      ; vadr[5]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.295 ; href      ; vadr[6]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.295 ; href      ; vadr[7]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.295 ; href      ; vadr[8]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.295 ; href      ; vadr[9]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.295 ; href      ; vadr[10]  ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.295 ; href      ; vadr[11]  ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.295 ; href      ; vadr[12]  ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.295 ; href      ; vadr[13]  ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.850      ;
; -0.199 ; odd       ; vadr[14]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.199 ; odd       ; vadr[0]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.199 ; odd       ; vadr[1]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.199 ; odd       ; vadr[2]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.199 ; odd       ; vadr[3]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.199 ; odd       ; vadr[4]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.199 ; odd       ; vadr[5]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.199 ; odd       ; vadr[6]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.199 ; odd       ; vadr[7]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.199 ; odd       ; vadr[8]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.199 ; odd       ; vadr[9]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.199 ; odd       ; vadr[10]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.199 ; odd       ; vadr[11]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.199 ; odd       ; vadr[12]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.199 ; odd       ; vadr[13]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.446      ;
; -0.175 ; href      ; vdata[0]  ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.970      ;
; -0.175 ; href      ; vdata[10] ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.970      ;
; -0.175 ; href      ; vdata[13] ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.970      ;
; -0.175 ; href      ; vdata[11] ; href                                                 ; clk_div[1]  ; 0.000        ; 3.929      ; 3.970      ;
; -0.089 ; vadr[14]  ; vadr[14]  ; vadr[14]                                             ; clk_div[1]  ; -0.500       ; 3.929      ; 3.778      ;
; -0.010 ; odd       ; vdata[0]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.635      ;
; -0.010 ; odd       ; vdata[10] ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.635      ;
; -0.010 ; odd       ; vdata[13] ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.635      ;
; -0.010 ; odd       ; vdata[11] ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.929      ; 3.635      ;
; 0.214  ; href      ; vadr[14]  ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.214  ; href      ; vadr[0]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.214  ; href      ; vadr[1]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.214  ; href      ; vadr[2]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.214  ; href      ; vadr[3]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.214  ; href      ; vadr[4]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.214  ; href      ; vadr[5]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.214  ; href      ; vadr[6]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.214  ; href      ; vadr[7]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.214  ; href      ; vadr[8]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.214  ; href      ; vadr[9]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.214  ; href      ; vadr[10]  ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.214  ; href      ; vadr[11]  ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.214  ; href      ; vadr[12]  ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.214  ; href      ; vadr[13]  ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 3.859      ;
; 0.375  ; href      ; vdata[0]  ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 4.020      ;
; 0.375  ; href      ; vdata[10] ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 4.020      ;
; 0.375  ; href      ; vdata[13] ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 4.020      ;
; 0.375  ; href      ; vdata[11] ; href                                                 ; clk_div[1]  ; -0.500       ; 3.929      ; 4.020      ;
; 0.622  ; href2     ; vadr[14]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.622  ; href2     ; vadr[0]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.622  ; href2     ; vadr[1]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.622  ; href2     ; vadr[2]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.622  ; href2     ; vadr[3]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.622  ; href2     ; vadr[4]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.622  ; href2     ; vadr[5]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.622  ; href2     ; vadr[6]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.622  ; href2     ; vadr[7]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.622  ; href2     ; vadr[8]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.622  ; href2     ; vadr[9]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.622  ; href2     ; vadr[10]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.622  ; href2     ; vadr[11]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.622  ; href2     ; vadr[12]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.622  ; href2     ; vadr[13]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.010      ; 1.848      ;
; 0.650  ; vadr[1]   ; vadr[1]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.078      ; 0.914      ;
; 0.664  ; vadr[5]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.078      ; 0.928      ;
; 0.665  ; vadr[2]   ; vadr[2]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.078      ; 0.929      ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_llc'                                                                  ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -0.635 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 2.904      ; 2.717      ;
; -0.577 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 2.904      ; 2.775      ;
; -0.076 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 2.907      ; 3.047      ;
; 0.026  ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 2.907      ; 3.149      ;
; 0.031  ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 2.907      ; 3.154      ;
; 0.103  ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 2.904      ; 3.223      ;
; 0.111  ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 2.907      ; 3.234      ;
; 0.160  ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 2.904      ; 3.280      ;
; 0.198  ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 2.907      ; 3.321      ;
; 0.276  ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 2.907      ; 3.399      ;
; 0.414  ; CodeCnt[0]  ; CodeCnt[0] ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 0.678      ;
; 0.417  ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 2.907      ; 3.540      ;
; 0.489  ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 2.904      ; 3.609      ;
; 0.496  ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 2.907      ; 3.619      ;
; 0.545  ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 2.904      ; 3.665      ;
; 0.651  ; vpo_wrxd1   ; vpo_wrxd2  ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 0.916      ;
; 0.805  ; vpo_wrxd2   ; vpo_wrxd3  ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 1.070      ;
; 0.837  ; Y_Data1[1]  ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 1.102      ;
; 0.939  ; Cr_Data1[0] ; A_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.095      ; 1.220      ;
; 0.997  ; Cr_Data1[1] ; B1_int[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.080      ; 1.263      ;
; 1.024  ; Y_Data2[1]  ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 1.289      ;
; 1.063  ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; -0.012     ; 1.267      ;
; 1.267  ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; -0.012     ; 1.471      ;
; 1.312  ; B2_int[19]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.086      ; 1.584      ;
; 1.339  ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; -0.015     ; 1.540      ;
; 1.347  ; Cb_Data1[2] ; B2_int[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.611      ;
; 1.347  ; CodeCnt[0]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.478      ; 2.011      ;
; 1.370  ; B2_int[20]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.086      ; 1.642      ;
; 1.389  ; B2_int[17]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.237      ;
; 1.393  ; B2_int[17]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.241      ;
; 1.395  ; B2_int[13]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.243      ;
; 1.405  ; Cb_Data1[1] ; B2_int[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.669      ;
; 1.415  ; C_int[20]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 1.678      ;
; 1.422  ; Cb_Data1[0] ; B2_int[4]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.686      ;
; 1.459  ; C_int[11]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.730      ;
; 1.463  ; C_int[11]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.734      ;
; 1.480  ; C_int[10]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.751      ;
; 1.484  ; C_int[10]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.755      ;
; 1.490  ; B2_int[6]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.759      ;
; 1.499  ; C_int[17]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.348      ;
; 1.503  ; C_int[17]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.352      ;
; 1.504  ; B2_int[12]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.352      ;
; 1.511  ; B2_int[5]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.780      ;
; 1.512  ; B2_int[11]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.331     ; 1.367      ;
; 1.517  ; B2_int[17]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.365      ;
; 1.539  ; B2_int[14]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.387      ;
; 1.588  ; CodeCnt[1]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.478      ; 2.252      ;
; 1.588  ; C_int[9]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.859      ;
; 1.592  ; C_int[9]    ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.863      ;
; 1.594  ; B2_int[18]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.086      ; 1.866      ;
; 1.595  ; C_int[19]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 1.858      ;
; 1.609  ; C_int[8]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.880      ;
; 1.613  ; C_int[8]    ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.884      ;
; 1.615  ; CodeCnt[0]  ; CodeCnt[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.879      ;
; 1.618  ; B2_int[4]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.887      ;
; 1.625  ; B2_int[10]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.331     ; 1.480      ;
; 1.626  ; C_int[15]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.475      ;
; 1.630  ; C_int[15]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.479      ;
; 1.630  ; X_int[8]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.901      ;
; 1.634  ; X_int[8]    ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.905      ;
; 1.637  ; C_int[18]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 1.900      ;
; 1.641  ; B2_int[9]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.331     ; 1.496      ;
; 1.643  ; C_int[18]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 1.906      ;
; 1.644  ; B2_int[19]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.086      ; 1.916      ;
; 1.647  ; B2_int[13]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.495      ;
; 1.647  ; C_int[14]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.496      ;
; 1.651  ; B2_int[13]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.499      ;
; 1.651  ; C_int[14]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.500      ;
; 1.652  ; C_int[18]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 1.915      ;
; 1.659  ; B2_int[16]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.507      ;
; 1.660  ; CodeCnt[0]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.039      ; 1.885      ;
; 1.665  ; B2_int[16]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.513      ;
; 1.677  ; C_int[16]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.526      ;
; 1.681  ; C_int[16]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.530      ;
; 1.682  ; C_int[11]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.953      ;
; 1.698  ; B1_int[13]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.078      ; 1.962      ;
; 1.703  ; C_int[10]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.974      ;
; 1.716  ; B2_int[15]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.331     ; 1.571      ;
; 1.716  ; C_int[7]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.987      ;
; 1.720  ; C_int[7]    ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.991      ;
; 1.722  ; C_int[17]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.571      ;
; 1.728  ; C_int[11]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.999      ;
; 1.737  ; C_int[14]   ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.586      ;
; 1.738  ; C_int[16]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.587      ;
; 1.740  ; B2_int[16]  ; G_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.588      ;
; 1.742  ; C_int[17]   ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.591      ;
; 1.742  ; C_int[15]   ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.591      ;
; 1.742  ; B2_int[17]  ; G_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.590      ;
; 1.742  ; B2_int[6]   ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 2.011      ;
; 1.743  ; B2_int[14]  ; G_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.591      ;
; 1.746  ; B2_int[6]   ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 2.015      ;
; 1.747  ; B2_int[13]  ; G_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.595      ;
; 1.748  ; Cb_Data1[4] ; C_int[8]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.074      ; 2.008      ;
; 1.749  ; C_int[10]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 2.020      ;
; 1.754  ; B2_int[8]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.331     ; 1.609      ;
; 1.755  ; C_int[13]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.604      ;
; 1.756  ; B2_int[12]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.604      ;
; 1.759  ; C_int[13]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.608      ;
; 1.759  ; C_int[11]   ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 2.030      ;
; 1.760  ; B2_int[12]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.338     ; 1.608      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_llc2'                                                                ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.009 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 2.916      ; 3.355      ;
; 0.414  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.078      ; 0.678      ;
; 0.504  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 2.916      ; 3.368      ;
; 0.952  ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.078      ; 1.216      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                    ; To Node                                                                                                ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.156 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]           ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.408      ; 1.082      ;
; 0.224 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]           ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.408      ; 1.150      ;
; 0.391 ; cs[3]                                                                                        ; cs[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.674      ;
; 0.395 ; cs[0]                                                                                        ; cs[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.678      ;
; 0.409 ; ram_G[5]                                                                                     ; ram_G[5]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; ram_state[0]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; ram_state[2]                                                                                 ; ram_state[2]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; ram_state[1]                                                                                 ; ram_state[1]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.423 ; waitx_d2                                                                                     ; waitx_d3                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.705      ;
; 0.424 ; waitx_d3                                                                                     ; waitx_d4                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.706      ;
; 0.548 ; cs[3]                                                                                        ; cs[4]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.831      ;
; 0.589 ; oddframe_d2                                                                                  ; oddframe_d3                                                                                            ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.871      ;
; 0.595 ; waitx_d4                                                                                     ; waitx_d5                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.877      ;
; 0.611 ; waitx_d9                                                                                     ; waitx_d10                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.876      ;
; 0.611 ; waitx_d7                                                                                     ; waitx_d8                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.876      ;
; 0.615 ; waitx_d8                                                                                     ; waitx_d9                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.880      ;
; 0.685 ; cs[1]                                                                                        ; cs[2]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.968      ;
; 0.728 ; ram_state[4]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.993      ;
; 0.731 ; cs[1]                                                                                        ; cs[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.014      ;
; 0.734 ; cs[5]                                                                                        ; cs[6]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.017      ;
; 0.767 ; waitx_d1                                                                                     ; waitx_d2                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.049      ;
; 0.854 ; waitx_d6                                                                                     ; waitx_d7                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.336     ; 0.704      ;
; 0.856 ; ram_state[2]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.121      ;
; 0.897 ; ram_state[1]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.162      ;
; 0.902 ; ram_state[1]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.167      ;
; 0.916 ; cs[0]                                                                                        ; cs[5]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.199      ;
; 0.996 ; oddframe_d1                                                                                  ; A_addr                                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.278      ;
; 1.008 ; ram_state[0]                                                                                 ; ram_G[2]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.274      ;
; 1.031 ; ram_B[0]                                                                                     ; ram_B[0]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.297      ;
; 1.037 ; cs[0]                                                                                        ; cs[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.320      ;
; 1.044 ; ram_state[0]                                                                                 ; ram_state[1]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.309      ;
; 1.045 ; ram_state[0]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.310      ;
; 1.047 ; ram_state[0]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.312      ;
; 1.050 ; ram_state[3]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.315      ;
; 1.053 ; oddframe_d1                                                                                  ; oddframe_d2                                                                                            ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.335      ;
; 1.056 ; cs[0]                                                                                        ; cs[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.339      ;
; 1.058 ; cs[2]                                                                                        ; waitx_d1                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.325      ;
; 1.071 ; A_addr                                                                                       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.333     ; 0.924      ;
; 1.071 ; odd                                                                                          ; oddframe_d1                                                                                            ; odd                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.837      ; 2.194      ;
; 1.097 ; ram_state[1]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.362      ;
; 1.116 ; oddframe_d3                                                                                  ; A_addr                                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.398      ;
; 1.120 ; odd                                                                                          ; oddframe_d1                                                                                            ; odd                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.837      ; 2.243      ;
; 1.170 ; cs[3]                                                                                        ; cs[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.453      ;
; 1.175 ; ram_state[0]                                                                                 ; ram_B[1]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.435      ;
; 1.199 ; cs[3]                                                                                        ; cs[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.482      ;
; 1.202 ; ram_state[2]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.467      ;
; 1.207 ; ram_state[2]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.472      ;
; 1.210 ; ram_state[4]                                                                                 ; ram_state[1]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.475      ;
; 1.211 ; ram_state[4]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.476      ;
; 1.213 ; ram_state[4]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.478      ;
; 1.236 ; ram_R[0]                                                                                     ; ram_R[0]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.501      ;
; 1.239 ; ram_R[4]                                                                                     ; ram_R[4]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.504      ;
; 1.242 ; ram_B[7]                                                                                     ; ram_B[7]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.507      ;
; 1.246 ; cs[1]                                                                                        ; cs[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.529      ;
; 1.267 ; ram_state[3]                                                                                 ; ram_state[2]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.532      ;
; 1.279 ; ram_state[4]                                                                                 ; ram_state[2]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.544      ;
; 1.282 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.775      ; 2.612      ;
; 1.292 ; ram_state[0]                                                                                 ; ram_G[4]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.558      ;
; 1.294 ; cs[5]                                                                                        ; cs[5]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.577      ;
; 1.309 ; ram_state[0]                                                                                 ; ram_B[7]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.569      ;
; 1.337 ; ram_state[0]                                                                                 ; ram_B[10]                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.610      ;
; 1.338 ; ram_state[0]                                                                                 ; ram_R[8]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.611      ;
; 1.343 ; ram_state[3]                                                                                 ; ram_state[1]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.608      ;
; 1.344 ; ram_state[0]                                                                                 ; ram_B[11]                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.617      ;
; 1.344 ; ram_state[3]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.609      ;
; 1.346 ; ram_state[3]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.611      ;
; 1.359 ; ram_B[6]                                                                                     ; ram_B[6]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.624      ;
; 1.398 ; ram_state[0]                                                                                 ; ram_R[3]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.664      ;
; 1.402 ; ram_state[0]                                                                                 ; ram_R[2]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.668      ;
; 1.403 ; ram_state[0]                                                                                 ; ram_G[3]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.669      ;
; 1.433 ; cs[1]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|wren_a_store               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.700      ;
; 1.435 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.775      ; 2.765      ;
; 1.447 ; cs[2]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.348     ; 1.285      ;
; 1.448 ; cs[2]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.348     ; 1.286      ;
; 1.460 ; ram_state[0]                                                                                 ; ram_G[11]                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 1.739      ;
; 1.463 ; ram_state[0]                                                                                 ; ram_G[9]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 1.742      ;
; 1.465 ; ram_state[0]                                                                                 ; ram_B[9]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 1.744      ;
; 1.467 ; ram_state[0]                                                                                 ; ram_R[7]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 1.746      ;
; 1.470 ; cs[5]                                                                                        ; cs[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.753      ;
; 1.485 ; ram_state[0]                                                                                 ; ram_G[12]                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.758      ;
; 1.491 ; ram_G[0]                                                                                     ; ram_G[0]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.756      ;
; 1.498 ; ram_state[0]                                                                                 ; ram_B[8]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 1.777      ;
; 1.500 ; ram_state[0]                                                                                 ; ram_state[2]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.765      ;
; 1.503 ; cs[5]                                                                                        ; cs[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.786      ;
; 1.514 ; cs[5]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|rden_a_store               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.781      ;
; 1.527 ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[0]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.114      ; 1.827      ;
; 1.560 ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[2]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.114      ; 1.860      ;
; 1.572 ; cs[1]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.348     ; 1.410      ;
; 1.576 ; ram_R[6]                                                                                     ; ram_R[6]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.841      ;
; 1.583 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.770      ; 2.908      ;
; 1.587 ; cs[1]                                                                                        ; waitx_d1                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.854      ;
; 1.600 ; ram_B[3]                                                                                     ; ram_B[3]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.865      ;
; 1.607 ; cs[2]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.348     ; 1.445      ;
; 1.647 ; ram_B[8]                                                                                     ; ram_B[8]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.913      ;
; 1.690 ; ram_G[7]                                                                                     ; ram_G[7]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.956      ;
; 1.690 ; ram_state[0]                                                                                 ; ram_G[5]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.967      ;
; 1.713 ; ram_R[5]                                                                                     ; ram_R[5]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.978      ;
; 1.717 ; ram_B[1]                                                                                     ; ram_B[1]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.983      ;
; 1.722 ; ram_B[6]                                                                                     ; ram_B[7]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.974      ;
; 1.727 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.770      ; 3.052      ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.415 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.678      ;
; 0.503 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.226      ;
; 0.518 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.241      ;
; 0.631 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.354      ;
; 0.644 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.907      ;
; 0.644 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.907      ;
; 0.644 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.907      ;
; 0.646 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.369      ;
; 0.649 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.096      ; 0.931      ;
; 0.650 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.373      ;
; 0.660 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.923      ;
; 0.661 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 0.924      ;
; 0.963 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.226      ;
; 0.974 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.237      ;
; 0.974 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.237      ;
; 0.978 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.241      ;
; 0.978 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.241      ;
; 0.982 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.245      ;
; 1.087 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.350      ;
; 1.102 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.365      ;
; 1.106 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.077      ; 1.369      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.449 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.043      ; 0.678      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.449 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.043      ; 0.678      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; href  ; Rise       ; href2        ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_div[1]'                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[13]                   ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[13]                   ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[13]                   ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[13]|clk               ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.310  ; 0.530        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.310  ; 0.530        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.310  ; 0.530        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.310  ; 0.530        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.310  ; 0.530        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.314  ; 0.534        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                                           ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------------------------------------+
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[0]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[1]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[2]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[3]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[4]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[5]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[6]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[7]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[0]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[1]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[2]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[3]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[4]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[5]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[6]                                                                                           ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[7]                                                                                           ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[0]                                                                                         ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[1]                                                                                         ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[7]                                                                                         ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[4]                                                                                         ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[5]                                                                                     ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[6]                                                                                     ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[7]                                                                                     ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[10]                                                                                          ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[11]                                                                                          ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[12]                                                                                          ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[13]                                                                                          ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[14]                                                                                          ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[8]                                                                                           ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[9]                                                                                           ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0]     ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]     ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2]     ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[1]                                                                                     ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[2]                                                                                     ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[3]                                                                                     ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[4]                                                                                     ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[5]                                                                                     ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[6]                                                                                     ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[7]                                                                                     ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[0]                                                                                         ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_dividend[0]                                                                                    ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[0]                                                                                     ;
; 4.709 ; 4.929        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[3]                                                                                     ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[0] ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[1] ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[2] ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_add[0]                                                                                         ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_add[7]                                                                                         ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[10]                                                                                        ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[11]                                                                                        ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[6]                                                                                         ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[0]                                                                                         ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[12]                                                                                        ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[6]                                                                                         ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[5]                                                                                         ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[6]                                                                                         ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[8]                                                                                         ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[1]                                                                                             ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[2]                                                                                             ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[3]                                                                                             ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[4]                                                                                             ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[5]                                                                                             ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[6]                                                                                             ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[7]                                                                                             ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; b[4]                                                                                             ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; g[4]                                                                                             ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; g[5]                                                                                             ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_add[6]                                                                                         ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; r[2]                                                                                             ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[2]                                                                                         ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[3]                                                                                         ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[4]                                                                                         ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[1]                                                                                         ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[2]                                                                                         ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[3]                                                                                         ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[4]                                                                                         ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[1]                                                                                         ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[2]                                                                                         ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[3]                                                                                         ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[0]                                                                                     ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[1]                                                                                     ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[2]                                                                                     ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[3]                                                                                     ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[4]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[0]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[5]                                                                                         ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[5]                                                                                         ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d10                                                                                        ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d7                                                                                         ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d8                                                                                         ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d9                                                                                         ;
; 4.713 ; 4.933        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[0]                                                                                           ;
; 4.713 ; 4.933        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[1]                                                                                           ;
; 4.713 ; 4.933        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[2]                                                                                           ;
; 4.713 ; 4.933        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[3]                                                                                           ;
; 4.713 ; 4.933        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[4]                                                                                           ;
; 4.713 ; 4.933        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[5]                                                                                           ;
; 4.713 ; 4.933        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[6]                                                                                           ;
; 4.713 ; 4.933        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[7]                                                                                           ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc'                                         ;
+--------+--------------+----------------+-----------------+---------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target      ;
+--------+--------------+----------------+-----------------+---------+------------+-------------+
; 18.267 ; 18.455       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[12]  ;
; 18.267 ; 18.455       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[13]  ;
; 18.267 ; 18.455       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[14]  ;
; 18.267 ; 18.455       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[16]  ;
; 18.267 ; 18.455       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[17]  ;
; 18.275 ; 18.463       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[0]  ;
; 18.275 ; 18.463       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[1]  ;
; 18.277 ; 18.465       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[12]   ;
; 18.277 ; 18.465       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[13]   ;
; 18.277 ; 18.465       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[14]   ;
; 18.277 ; 18.465       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[15]   ;
; 18.277 ; 18.465       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[16]   ;
; 18.277 ; 18.465       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[17]   ;
; 18.277 ; 18.465       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[13]   ;
; 18.278 ; 18.466       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[15]  ;
; 18.278 ; 18.466       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[10]  ;
; 18.278 ; 18.466       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[11]  ;
; 18.278 ; 18.466       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[15]  ;
; 18.278 ; 18.466       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[7]   ;
; 18.278 ; 18.466       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[8]   ;
; 18.278 ; 18.466       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[9]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[10]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[11]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[12]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[13]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[14]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[15]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[16]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[17]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[18]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[19]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[20]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[6]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[7]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[8]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[9]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[10]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[11]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[13]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[17]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[18]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[19]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[20]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[8]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[9]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[10]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[11]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[18]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[19]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[20]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[7]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[8]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[9]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[12]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[13]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[14]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[15]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[16]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[17]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[18]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[19]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[20]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[13]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[14]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[15]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[16]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[17]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[18]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[19]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[20]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[11]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[8]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd1   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd2   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd3   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[5]    ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[12]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[14]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[16]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[7]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[4]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[5]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[6]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[13]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[14]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[15]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[16]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[17]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[18]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[19]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[20]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[0] ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[1] ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[2] ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[3] ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[4] ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[5] ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[6] ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[7] ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[0] ;
+--------+--------------+----------------+-----------------+---------+------------+-------------+


+--------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                        ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; 0.204  ; 0.257  ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; -0.080 ; 0.001  ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; 0.494  ; 0.617  ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; 0.935  ; 1.044  ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.532  ; 0.642  ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; 2.518  ; 2.960  ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; 2.516  ; 2.954  ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; 2.140  ; 2.539  ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; 2.396  ; 2.794  ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; 2.113  ; 2.507  ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; 2.134  ; 2.538  ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; 2.079  ; 2.483  ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; 2.134  ; 2.548  ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; 2.518  ; 2.960  ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; 1.346  ; 1.440  ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; 11.243 ; 11.754 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; 11.063 ; 11.513 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; 11.057 ; 11.609 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; 11.103 ; 11.556 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; 10.866 ; 11.390 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; 11.176 ; 11.639 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; 11.210 ; 11.754 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; 11.243 ; 11.655 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; 10.950 ; 11.454 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; 10.054 ; 10.522 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; 10.600 ; 11.081 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; 9.814  ; 10.265 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; 9.865  ; 10.319 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; 10.775 ; 11.272 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; 10.447 ; 10.946 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; 9.949  ; 10.435 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; 6.323  ; 6.845  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; 6.350  ; 6.860  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; 6.236  ; 6.817  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; 1.923  ; 1.979  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; 10.607 ; 11.129 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; 2.763  ; 2.808  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; 0.265  ; 0.256  ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; 0.803  ; 0.669  ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; 0.121  ; 0.071  ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; -0.228 ; -0.306 ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.046  ; -0.056 ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; -1.478 ; -1.858 ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; -2.020 ; -2.447 ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; -1.491 ; -1.872 ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; -1.481 ; -1.860 ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; -1.499 ; -1.876 ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; -1.517 ; -1.887 ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; -1.478 ; -1.858 ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; -1.673 ; -2.069 ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; -1.583 ; -2.002 ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; -0.516 ; -0.550 ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; -4.407 ; -4.823 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; -4.882 ; -5.306 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; -4.743 ; -5.202 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; -4.801 ; -5.222 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; -4.426 ; -4.853 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; -4.782 ; -5.204 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; -4.689 ; -5.136 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; -4.511 ; -4.914 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; -4.577 ; -5.021 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; -4.549 ; -4.991 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; -4.726 ; -5.171 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; -4.411 ; -4.823 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; -4.474 ; -4.866 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; -4.892 ; -5.362 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; -4.407 ; -4.840 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; -4.495 ; -4.927 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; -3.930 ; -4.402 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; -4.403 ; -4.878 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; -4.400 ; -4.921 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; -1.171 ; -1.220 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; -6.909 ; -7.547 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; -1.978 ; -2.015 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 10.485 ; 10.667 ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 10.850 ; 10.864 ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 9.290  ; 9.441  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 7.122  ; 7.208  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 9.290  ; 9.441  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 7.569  ; 7.742  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 6.627  ; 6.712  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 6.616  ; 6.728  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 6.878  ; 6.865  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 8.575  ; 8.645  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 6.377  ; 6.403  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 7.351  ; 7.311  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 7.454  ; 7.434  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 7.157  ; 7.123  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 6.222  ; 6.379  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 6.352  ; 6.401  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 7.962  ; 8.061  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 8.130  ; 8.256  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 7.146  ; 7.226  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 9.199  ; 9.403  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 9.579  ; 9.707  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 10.050 ; 9.983  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 12.372 ; 12.344 ; Rise       ; vadr[14]                                             ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 10.115 ; 10.287 ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 10.465 ; 10.475 ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 5.542  ; 5.691  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 6.402  ; 6.483  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 8.483  ; 8.628  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 6.834  ; 7.000  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 5.929  ; 6.010  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 5.919  ; 6.026  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 6.170  ; 6.157  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 7.799  ; 7.867  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 5.689  ; 5.713  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 6.625  ; 6.586  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 6.724  ; 6.703  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 6.440  ; 6.406  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 5.542  ; 5.691  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 5.665  ; 5.711  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 7.211  ; 7.305  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 7.373  ; 7.493  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 6.429  ; 6.505  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 8.368  ; 8.472  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 8.676  ; 8.693  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 5.444  ; 5.419  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 11.899 ; 11.871 ; Rise       ; vadr[14]                                             ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+-----------------+--------+-------+-------+--------+
; Input Port ; Output Port     ; RR     ; RF    ; FR    ; FF     ;
+------------+-----------------+--------+-------+-------+--------+
; AMAmem_csx ; AMAmem_data[0]  ; 7.843  ; 7.759 ; 8.333 ; 8.249  ;
; AMAmem_csx ; AMAmem_data[1]  ; 7.843  ; 7.759 ; 8.333 ; 8.249  ;
; AMAmem_csx ; AMAmem_data[2]  ; 7.611  ; 7.539 ; 8.105 ; 8.033  ;
; AMAmem_csx ; AMAmem_data[3]  ; 8.620  ; 8.548 ; 9.150 ; 9.078  ;
; AMAmem_csx ; AMAmem_data[4]  ; 8.651  ; 8.579 ; 9.181 ; 9.109  ;
; AMAmem_csx ; AMAmem_data[5]  ; 8.620  ; 8.548 ; 9.150 ; 9.078  ;
; AMAmem_csx ; AMAmem_data[6]  ; 8.622  ; 8.550 ; 9.130 ; 9.058  ;
; AMAmem_csx ; AMAmem_data[7]  ; 8.651  ; 8.579 ; 9.181 ; 9.109  ;
; AMAmem_csx ; AMAmem_data[8]  ; 8.620  ; 8.548 ; 9.150 ; 9.078  ;
; AMAmem_csx ; AMAmem_data[9]  ; 8.622  ; 8.550 ; 9.130 ; 9.058  ;
; AMAmem_csx ; AMAmem_data[10] ; 8.622  ; 8.550 ; 9.130 ; 9.058  ;
; AMAmem_csx ; AMAmem_data[11] ; 8.634  ; 8.562 ; 9.166 ; 9.094  ;
; AMAmem_csx ; AMAmem_data[12] ; 8.980  ; 8.908 ; 9.511 ; 9.439  ;
; AMAmem_csx ; AMAmem_data[13] ; 8.642  ; 8.570 ; 9.173 ; 9.101  ;
; AMAmem_csx ; AMAmem_data[14] ; 8.642  ; 8.570 ; 9.173 ; 9.101  ;
; AMAmem_csx ; AMAmem_data[15] ; 8.666  ; 8.594 ; 9.200 ; 9.128  ;
; AMAmem_csx ; AMAmem_waitx    ; 12.313 ;       ;       ; 12.803 ;
+------------+-----------------+--------+-------+-------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+-----------------+--------+-------+-------+--------+
; Input Port ; Output Port     ; RR     ; RF    ; FR    ; FF     ;
+------------+-----------------+--------+-------+-------+--------+
; AMAmem_csx ; AMAmem_data[0]  ; 7.578  ; 7.494 ; 8.056 ; 7.972  ;
; AMAmem_csx ; AMAmem_data[1]  ; 7.578  ; 7.494 ; 8.056 ; 7.972  ;
; AMAmem_csx ; AMAmem_data[2]  ; 7.359  ; 7.287 ; 7.841 ; 7.769  ;
; AMAmem_csx ; AMAmem_data[3]  ; 8.328  ; 8.256 ; 8.843 ; 8.771  ;
; AMAmem_csx ; AMAmem_data[4]  ; 8.358  ; 8.286 ; 8.873 ; 8.801  ;
; AMAmem_csx ; AMAmem_data[5]  ; 8.328  ; 8.256 ; 8.843 ; 8.771  ;
; AMAmem_csx ; AMAmem_data[6]  ; 8.330  ; 8.258 ; 8.824 ; 8.752  ;
; AMAmem_csx ; AMAmem_data[7]  ; 8.358  ; 8.286 ; 8.873 ; 8.801  ;
; AMAmem_csx ; AMAmem_data[8]  ; 8.328  ; 8.256 ; 8.843 ; 8.771  ;
; AMAmem_csx ; AMAmem_data[9]  ; 8.330  ; 8.258 ; 8.824 ; 8.752  ;
; AMAmem_csx ; AMAmem_data[10] ; 8.330  ; 8.258 ; 8.824 ; 8.752  ;
; AMAmem_csx ; AMAmem_data[11] ; 8.341  ; 8.269 ; 8.859 ; 8.787  ;
; AMAmem_csx ; AMAmem_data[12] ; 8.674  ; 8.602 ; 9.190 ; 9.118  ;
; AMAmem_csx ; AMAmem_data[13] ; 8.349  ; 8.277 ; 8.865 ; 8.793  ;
; AMAmem_csx ; AMAmem_data[14] ; 8.349  ; 8.277 ; 8.865 ; 8.793  ;
; AMAmem_csx ; AMAmem_data[15] ; 8.372  ; 8.300 ; 8.891 ; 8.819  ;
; AMAmem_csx ; AMAmem_waitx    ; 11.851 ;       ;       ; 12.316 ;
+------------+-----------------+--------+-------+-------+--------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                                                                  ;
+-------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                           ; Note                                                          ;
+-------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
; 12.69 MHz   ; 12.69 MHz       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 131.46 MHz  ; 131.46 MHz      ; clk_llc                                              ;                                                               ;
; 450.25 MHz  ; 437.64 MHz      ; clk_div[1]                                           ; limit due to minimum period restriction (tmin)                ;
; 628.93 MHz  ; 437.64 MHz      ; vadr[14]                                             ; limit due to minimum period restriction (tmin)                ;
; 809.06 MHz  ; 250.0 MHz       ; clk_llc2                                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1470.59 MHz ; 250.0 MHz       ; href                                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1470.59 MHz ; 250.0 MHz       ; odd                                                  ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -68.800 ; -4166.237     ;
; clk_llc                                              ; -1.699  ; -4.913        ;
; clk_div[1]                                           ; -1.221  ; -12.277       ;
; vadr[14]                                             ; -0.590  ; -1.956        ;
; clk_llc2                                             ; -0.236  ; -0.236        ;
; href                                                 ; 0.320   ; 0.000         ;
; odd                                                  ; 0.320   ; 0.000         ;
+------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold Summary                                           ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_div[1]                                           ; -1.520 ; -15.671       ;
; clk_llc                                              ; -0.571 ; -0.621        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.032 ; -0.032        ;
; clk_llc2                                             ; 0.114  ; 0.000         ;
; vadr[14]                                             ; 0.354  ; 0.000         ;
; href                                                 ; 0.382  ; 0.000         ;
; odd                                                  ; 0.382  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_llc2                                             ; -3.000 ; -5.570        ;
; href                                                 ; -3.000 ; -4.285        ;
; odd                                                  ; -3.000 ; -4.285        ;
; clk_div[1]                                           ; -1.285 ; -24.415       ;
; vadr[14]                                             ; -1.285 ; -7.710        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.674  ; 0.000         ;
; clk_llc                                              ; 18.300 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -68.800 ; h_divisor[1]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.730     ;
; -68.799 ; s_dividend[0] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.068     ; 78.730     ;
; -68.790 ; h_divisor[1]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.720     ;
; -68.790 ; h_divisor[1]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.720     ;
; -68.789 ; s_dividend[0] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.068     ; 78.720     ;
; -68.789 ; s_dividend[0] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.068     ; 78.720     ;
; -68.706 ; h_divisor[1]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.636     ;
; -68.705 ; s_dividend[0] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.068     ; 78.636     ;
; -68.670 ; h_divisor[2]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.600     ;
; -68.660 ; h_divisor[2]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.590     ;
; -68.660 ; h_divisor[2]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.590     ;
; -68.576 ; h_divisor[2]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.506     ;
; -68.544 ; h_divisor[4]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.474     ;
; -68.534 ; h_divisor[3]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.464     ;
; -68.534 ; h_divisor[4]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.464     ;
; -68.534 ; h_divisor[4]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.464     ;
; -68.524 ; h_divisor[3]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.454     ;
; -68.524 ; h_divisor[3]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.454     ;
; -68.450 ; h_divisor[4]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.380     ;
; -68.440 ; h_divisor[3]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.370     ;
; -68.432 ; h_divisor[6]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.362     ;
; -68.426 ; h_divisor[5]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.356     ;
; -68.422 ; h_divisor[6]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.352     ;
; -68.422 ; h_divisor[6]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.352     ;
; -68.416 ; h_divisor[5]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.346     ;
; -68.416 ; h_divisor[5]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.346     ;
; -68.338 ; h_divisor[6]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.268     ;
; -68.332 ; h_divisor[5]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.262     ;
; -68.304 ; h_divisor[7]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.234     ;
; -68.294 ; h_divisor[7]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.224     ;
; -68.294 ; h_divisor[7]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.224     ;
; -68.210 ; h_divisor[7]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.069     ; 78.140     ;
; -66.844 ; s_divisor[4]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.471     ; 76.372     ;
; -66.834 ; s_divisor[4]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.471     ; 76.362     ;
; -66.834 ; s_divisor[4]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.471     ; 76.362     ;
; -66.750 ; s_divisor[4]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.471     ; 76.278     ;
; -66.572 ; s_divisor[3]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.469     ; 76.102     ;
; -66.562 ; s_divisor[3]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.469     ; 76.092     ;
; -66.562 ; s_divisor[3]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.469     ; 76.092     ;
; -66.499 ; s_divisor[1]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.473     ; 76.025     ;
; -66.489 ; s_divisor[1]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.473     ; 76.015     ;
; -66.489 ; s_divisor[1]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.473     ; 76.015     ;
; -66.478 ; s_divisor[3]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.469     ; 76.008     ;
; -66.467 ; s_divisor[0]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.469     ; 75.997     ;
; -66.457 ; s_divisor[0]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.469     ; 75.987     ;
; -66.457 ; s_divisor[0]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.469     ; 75.987     ;
; -66.405 ; s_divisor[1]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.473     ; 75.931     ;
; -66.373 ; s_divisor[0]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.469     ; 75.903     ;
; -66.325 ; s_divisor[6]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 76.243     ;
; -66.315 ; s_divisor[5]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 76.233     ;
; -66.315 ; s_divisor[6]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 76.233     ;
; -66.315 ; s_divisor[6]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 76.233     ;
; -66.305 ; s_divisor[5]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 76.223     ;
; -66.305 ; s_divisor[5]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 76.223     ;
; -66.231 ; s_divisor[6]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 76.149     ;
; -66.221 ; s_divisor[5]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 76.139     ;
; -66.186 ; s_divisor[7]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 76.104     ;
; -66.176 ; s_divisor[7]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 76.094     ;
; -66.176 ; s_divisor[7]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 76.094     ;
; -66.092 ; s_divisor[7]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.081     ; 76.010     ;
; -65.833 ; s_divisor[2]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.473     ; 75.359     ;
; -65.823 ; s_divisor[2]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.473     ; 75.349     ;
; -65.823 ; s_divisor[2]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.473     ; 75.349     ;
; -65.739 ; s_divisor[2]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.473     ; 75.265     ;
; -31.026 ; h_dividend[2] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.551     ;
; -31.015 ; h_dividend[2] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.540     ;
; -31.012 ; h_dividend[0] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.537     ;
; -31.001 ; h_dividend[0] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.526     ;
; -30.986 ; h_dividend[2] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.511     ;
; -30.972 ; h_dividend[0] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.497     ;
; -30.823 ; h_dividend[2] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.348     ;
; -30.809 ; h_dividend[0] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.334     ;
; -30.759 ; h_dividend[1] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.284     ;
; -30.748 ; h_dividend[1] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.273     ;
; -30.719 ; h_dividend[1] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.244     ;
; -30.667 ; h_dividend[7] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.192     ;
; -30.656 ; h_dividend[7] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.181     ;
; -30.627 ; h_dividend[7] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.152     ;
; -30.581 ; h_dividend[6] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.106     ;
; -30.570 ; h_dividend[6] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.095     ;
; -30.556 ; h_dividend[1] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.081     ;
; -30.551 ; h_dividend[3] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.076     ;
; -30.541 ; h_dividend[6] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.066     ;
; -30.540 ; h_dividend[3] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.065     ;
; -30.511 ; h_dividend[3] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 40.036     ;
; -30.464 ; h_dividend[7] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 39.989     ;
; -30.439 ; h_dividend[5] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 39.964     ;
; -30.428 ; h_dividend[5] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 39.953     ;
; -30.399 ; h_dividend[5] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 39.924     ;
; -30.378 ; h_dividend[6] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 39.903     ;
; -30.368 ; h_dividend[4] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 39.893     ;
; -30.357 ; h_dividend[4] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 39.882     ;
; -30.348 ; h_dividend[3] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 39.873     ;
; -30.328 ; h_dividend[4] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 39.853     ;
; -30.236 ; h_dividend[5] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 39.761     ;
; -30.165 ; h_dividend[4] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.474     ; 39.690     ;
; -27.959 ; h_divisor[0]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.456     ; 37.502     ;
; -27.948 ; h_divisor[0]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.456     ; 37.491     ;
; -27.919 ; h_divisor[0]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.456     ; 37.462     ;
; -27.756 ; h_divisor[0]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.456     ; 37.299     ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_llc'                                                                 ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -1.699 ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; -0.223     ; 1.467      ;
; -1.688 ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; -0.219     ; 1.460      ;
; -1.526 ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; -0.219     ; 1.298      ;
; -1.022 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; 2.431      ; 3.444      ;
; -0.985 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; 2.427      ; 3.403      ;
; -0.886 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; 2.427      ; 3.304      ;
; -0.873 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; 2.431      ; 3.295      ;
; -0.832 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; 2.431      ; 3.254      ;
; -0.664 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; 2.431      ; 3.086      ;
; -0.651 ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.001        ; 2.431      ; 3.073      ;
; -0.614 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.001        ; 2.427      ; 3.032      ;
; -0.582 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.001        ; 2.431      ; 3.004      ;
; -0.553 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.001        ; 2.427      ; 2.971      ;
; -0.540 ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.001        ; 2.431      ; 2.962      ;
; -0.417 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.001        ; 2.431      ; 2.839      ;
; 0.033  ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.001        ; 2.427      ; 2.593      ;
; 0.161  ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.001        ; 2.427      ; 2.465      ;
; 29.430 ; Cb_Data1[7] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 7.545      ;
; 29.463 ; Cb_Data1[7] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 7.512      ;
; 29.625 ; Cb_Data1[7] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.343      ;
; 29.658 ; Cb_Data1[7] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.310      ;
; 29.766 ; Y_Data1[4]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 7.209      ;
; 29.801 ; Y_Data1[7]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 7.174      ;
; 29.949 ; Cb_Data1[7] ; C_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 7.026      ;
; 29.958 ; Y_Data2[5]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 7.017      ;
; 30.008 ; Y_Data1[6]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.967      ;
; 30.041 ; Y_Data1[5]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.934      ;
; 30.057 ; Y_Data2[5]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.898      ;
; 30.106 ; Y_Data2[7]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.869      ;
; 30.121 ; Y_Data1[4]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.854      ;
; 30.143 ; Cb_Data1[7] ; B2_int[18] ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 6.825      ;
; 30.144 ; Y_Data1[4]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.831      ;
; 30.156 ; Y_Data1[7]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.819      ;
; 30.162 ; Y_Data2[4]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.813      ;
; 30.179 ; Y_Data1[7]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.796      ;
; 30.205 ; Y_Data2[7]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.750      ;
; 30.227 ; Y_Data1[4]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.728      ;
; 30.231 ; Y_Data2[5]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.744      ;
; 30.261 ; Y_Data2[4]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.694      ;
; 30.262 ; Y_Data1[7]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.693      ;
; 30.280 ; Y_Data2[5]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.297      ; 7.054      ;
; 30.300 ; Y_Data2[6]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.675      ;
; 30.360 ; Y_Data2[5]  ; X_int[11]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.063     ; 6.614      ;
; 30.379 ; Y_Data2[7]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.596      ;
; 30.392 ; Y_Data2[5]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.563      ;
; 30.396 ; Y_Data1[5]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.579      ;
; 30.399 ; Y_Data2[6]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.556      ;
; 30.410 ; Y_Data1[6]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.565      ;
; 30.419 ; Y_Data1[5]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.556      ;
; 30.428 ; Y_Data2[7]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.297      ; 6.906      ;
; 30.434 ; Y_Data1[6]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.541      ;
; 30.435 ; Y_Data2[4]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.540      ;
; 30.469 ; Y_Data1[6]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.486      ;
; 30.484 ; Y_Data2[4]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.297      ; 6.850      ;
; 30.502 ; Y_Data1[5]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.453      ;
; 30.508 ; Y_Data2[7]  ; X_int[11]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.063     ; 6.466      ;
; 30.513 ; Y_Data2[5]  ; X_int[12]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.066     ; 6.458      ;
; 30.540 ; Y_Data2[7]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.415      ;
; 30.564 ; Y_Data2[4]  ; X_int[11]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.063     ; 6.410      ;
; 30.573 ; Y_Data2[6]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.402      ;
; 30.574 ; Cb_Data1[3] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.401      ;
; 30.596 ; Y_Data2[4]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.359      ;
; 30.602 ; Cb_Data1[0] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.373      ;
; 30.607 ; Cb_Data1[3] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.368      ;
; 30.618 ; Y_Data1[1]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.357      ;
; 30.622 ; Y_Data2[6]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.297      ; 6.712      ;
; 30.635 ; Cb_Data1[0] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.340      ;
; 30.661 ; Y_Data2[7]  ; X_int[12]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.066     ; 6.310      ;
; 30.672 ; Y_Data2[5]  ; X_int[10]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.283      ;
; 30.672 ; Y_Data1[0]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.303      ;
; 30.672 ; Y_Data1[3]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.303      ;
; 30.674 ; Y_Data1[2]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.301      ;
; 30.702 ; Y_Data2[6]  ; X_int[11]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.063     ; 6.272      ;
; 30.717 ; Y_Data2[4]  ; X_int[12]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.066     ; 6.254      ;
; 30.724 ; Y_Data1[4]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.231      ;
; 30.726 ; Y_Data2[3]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.249      ;
; 30.734 ; Y_Data2[5]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.241      ;
; 30.734 ; Y_Data2[6]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.221      ;
; 30.746 ; Y_Data2[1]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.229      ;
; 30.759 ; Y_Data1[7]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.196      ;
; 30.778 ; Y_Data1[4]  ; X_int[15]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.197      ;
; 30.789 ; Y_Data2[0]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.186      ;
; 30.796 ; Cb_Data1[4] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.179      ;
; 30.813 ; Y_Data1[7]  ; X_int[15]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.162      ;
; 30.820 ; Y_Data2[7]  ; X_int[10]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.135      ;
; 30.825 ; Y_Data2[3]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.130      ;
; 30.828 ; Cb_Data1[5] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.147      ;
; 30.829 ; Cb_Data1[4] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.146      ;
; 30.835 ; Cb_Data1[1] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.140      ;
; 30.836 ; Cb_Data1[2] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.139      ;
; 30.840 ; Cb_Data1[6] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.135      ;
; 30.842 ; Y_Data2[5]  ; X_int[5]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.133      ;
; 30.845 ; Y_Data2[1]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.082     ; 6.110      ;
; 30.855 ; Y_Data2[5]  ; X_int[6]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.120      ;
; 30.855 ; Y_Data2[6]  ; X_int[12]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.066     ; 6.116      ;
; 30.861 ; Cb_Data1[3] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 6.107      ;
; 30.861 ; Cb_Data1[5] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.114      ;
; 30.868 ; Cb_Data1[1] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.107      ;
; 30.869 ; Y_Data2[5]  ; X_int[9]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.066     ; 6.102      ;
; 30.869 ; Cb_Data1[2] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.062     ; 6.106      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_div[1]'                                                          ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -1.221 ; vadr[1]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.154      ;
; -1.152 ; vadr[0]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.085      ;
; -1.149 ; vadr[0]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.082      ;
; -1.123 ; vadr[3]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.056      ;
; -1.113 ; vadr[1]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.046      ;
; -1.080 ; vadr[1]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 2.013      ;
; -1.051 ; vadr[2]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.984      ;
; -1.044 ; vadr[0]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.977      ;
; -1.041 ; vadr[0]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.974      ;
; -1.039 ; vadr[2]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.972      ;
; -1.015 ; vadr[3]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.948      ;
; -1.012 ; vadr[5]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.945      ;
; -1.005 ; vadr[1]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.938      ;
; -0.982 ; vadr[3]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.915      ;
; -0.972 ; vadr[1]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.905      ;
; -0.943 ; vadr[4]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.876      ;
; -0.943 ; vadr[2]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.876      ;
; -0.936 ; vadr[0]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.869      ;
; -0.933 ; vadr[0]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.866      ;
; -0.931 ; vadr[4]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.864      ;
; -0.931 ; vadr[2]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.864      ;
; -0.907 ; vadr[3]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.840      ;
; -0.906 ; vadr[7]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.839      ;
; -0.904 ; vadr[5]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.837      ;
; -0.897 ; vadr[1]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.830      ;
; -0.874 ; vadr[3]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.807      ;
; -0.871 ; vadr[5]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.804      ;
; -0.864 ; vadr[1]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.797      ;
; -0.835 ; vadr[4]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.768      ;
; -0.835 ; vadr[2]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.768      ;
; -0.829 ; vadr[6]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.762      ;
; -0.828 ; vadr[0]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.761      ;
; -0.827 ; vadr[6]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.760      ;
; -0.825 ; vadr[0]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.758      ;
; -0.823 ; vadr[4]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.756      ;
; -0.823 ; vadr[2]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.756      ;
; -0.799 ; vadr[9]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.732      ;
; -0.799 ; vadr[3]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.732      ;
; -0.798 ; vadr[7]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.731      ;
; -0.796 ; vadr[5]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.729      ;
; -0.789 ; vadr[1]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.722      ;
; -0.766 ; vadr[3]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.699      ;
; -0.765 ; vadr[7]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.698      ;
; -0.763 ; vadr[5]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.696      ;
; -0.756 ; vadr[1]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.689      ;
; -0.727 ; vadr[4]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.660      ;
; -0.727 ; vadr[2]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.660      ;
; -0.722 ; vadr[8]   ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.655      ;
; -0.721 ; vadr[6]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.654      ;
; -0.720 ; vadr[0]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.653      ;
; -0.719 ; vadr[8]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.652      ;
; -0.719 ; vadr[6]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.652      ;
; -0.717 ; vadr[0]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.650      ;
; -0.715 ; vadr[4]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.648      ;
; -0.715 ; vadr[2]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.648      ;
; -0.691 ; vadr[11]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.624      ;
; -0.691 ; vadr[9]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.624      ;
; -0.691 ; vadr[3]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.624      ;
; -0.690 ; vadr[7]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.623      ;
; -0.688 ; vadr[5]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.621      ;
; -0.681 ; vadr[1]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.614      ;
; -0.658 ; vadr[9]   ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.591      ;
; -0.658 ; vadr[3]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.591      ;
; -0.657 ; vadr[7]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.590      ;
; -0.655 ; vadr[5]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.588      ;
; -0.648 ; vadr[1]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.581      ;
; -0.620 ; vadr[10]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.553      ;
; -0.619 ; vadr[4]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.552      ;
; -0.619 ; vadr[2]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.552      ;
; -0.614 ; vadr[8]   ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.547      ;
; -0.613 ; vadr[6]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.546      ;
; -0.612 ; vadr[0]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.545      ;
; -0.611 ; vadr[8]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.544      ;
; -0.611 ; vadr[6]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.544      ;
; -0.609 ; vadr[0]   ; vadr[3]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.542      ;
; -0.608 ; vadr[10]  ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.541      ;
; -0.607 ; vadr[4]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.540      ;
; -0.607 ; vadr[2]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.540      ;
; -0.603 ; vadr[13]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.536      ;
; -0.583 ; vadr[11]  ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.516      ;
; -0.583 ; vadr[9]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.516      ;
; -0.583 ; vadr[3]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.516      ;
; -0.582 ; vadr[7]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.515      ;
; -0.580 ; vadr[5]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.513      ;
; -0.573 ; vadr[1]   ; vadr[2]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.506      ;
; -0.550 ; vadr[11]  ; vadr[13] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.483      ;
; -0.550 ; vadr[9]   ; vadr[11] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.483      ;
; -0.550 ; vadr[3]   ; vadr[5]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.483      ;
; -0.549 ; vadr[7]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.482      ;
; -0.547 ; vadr[5]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.480      ;
; -0.540 ; vadr[1]   ; vadr[3]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.473      ;
; -0.512 ; vadr[12]  ; vadr[14] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.445      ;
; -0.512 ; vadr[10]  ; vadr[12] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.445      ;
; -0.511 ; vadr[4]   ; vadr[6]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.444      ;
; -0.511 ; vadr[2]   ; vadr[4]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.444      ;
; -0.506 ; vadr[8]   ; vadr[10] ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.439      ;
; -0.505 ; vadr[6]   ; vadr[8]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.438      ;
; -0.504 ; vadr[0]   ; vadr[2]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.437      ;
; -0.503 ; vadr[8]   ; vadr[9]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.436      ;
; -0.503 ; vadr[6]   ; vadr[7]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.067     ; 1.436      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'vadr[14]'                                                                   ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.590 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.524      ;
; -0.588 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.522      ;
; -0.563 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.497      ;
; -0.530 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.464      ;
; -0.492 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.426      ;
; -0.486 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.420      ;
; -0.482 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.416      ;
; -0.480 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.414      ;
; -0.479 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 1.413      ;
; -0.272 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.333      ; 1.605      ;
; -0.201 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.333      ; 1.534      ;
; -0.195 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.333      ; 1.528      ;
; -0.164 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.333      ; 1.497      ;
; -0.093 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.333      ; 1.426      ;
; -0.079 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.083     ; 0.996      ;
; -0.049 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 0.983      ;
; -0.049 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 0.983      ;
; -0.041 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 0.975      ;
; -0.032 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 0.966      ;
; -0.032 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 0.966      ;
; 0.272  ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.066     ; 0.662      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_llc2'                                                               ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.236 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.067     ; 1.169      ;
; 0.054  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 2.430      ; 3.074      ;
; 0.271  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.067     ; 0.662      ;
; 0.422  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 2.430      ; 3.206      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.320 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.038     ; 0.662      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.320 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.038     ; 0.662      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_div[1]'                                                                                                    ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+
; -1.520 ; r[2]      ; vdata[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 3.333      ; 2.051      ;
; -1.438 ; g[5]      ; vdata[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 3.333      ; 2.133      ;
; -1.432 ; b[4]      ; vdata[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 3.333      ; 2.139      ;
; -1.321 ; g[4]      ; vdata[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 3.333      ; 2.250      ;
; -0.664 ; odd       ; vadr[14]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.664 ; odd       ; vadr[0]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.664 ; odd       ; vadr[1]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.664 ; odd       ; vadr[2]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.664 ; odd       ; vadr[3]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.664 ; odd       ; vadr[4]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.664 ; odd       ; vadr[5]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.664 ; odd       ; vadr[6]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.664 ; odd       ; vadr[7]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.664 ; odd       ; vadr[8]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.664 ; odd       ; vadr[9]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.664 ; odd       ; vadr[10]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.664 ; odd       ; vadr[11]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.664 ; odd       ; vadr[12]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.664 ; odd       ; vadr[13]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 2.976      ;
; -0.461 ; odd       ; vdata[0]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 3.179      ;
; -0.461 ; odd       ; vdata[10] ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 3.179      ;
; -0.461 ; odd       ; vdata[13] ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 3.179      ;
; -0.461 ; odd       ; vdata[11] ; odd                                                  ; clk_div[1]  ; 0.000        ; 3.442      ; 3.179      ;
; -0.448 ; vadr[14]  ; vadr[14]  ; vadr[14]                                             ; clk_div[1]  ; 0.000        ; 3.442      ; 3.390      ;
; -0.236 ; href      ; vadr[14]  ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.236 ; href      ; vadr[0]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.236 ; href      ; vadr[1]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.236 ; href      ; vadr[2]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.236 ; href      ; vadr[3]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.236 ; href      ; vadr[4]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.236 ; href      ; vadr[5]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.236 ; href      ; vadr[6]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.236 ; href      ; vadr[7]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.236 ; href      ; vadr[8]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.236 ; href      ; vadr[9]   ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.236 ; href      ; vadr[10]  ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.236 ; href      ; vadr[11]  ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.236 ; href      ; vadr[12]  ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.236 ; href      ; vadr[13]  ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.404      ;
; -0.140 ; href      ; vdata[0]  ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.500      ;
; -0.140 ; href      ; vdata[10] ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.500      ;
; -0.140 ; href      ; vdata[13] ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.500      ;
; -0.140 ; href      ; vdata[11] ; href                                                 ; clk_div[1]  ; 0.000        ; 3.442      ; 3.500      ;
; -0.118 ; vadr[14]  ; vadr[14]  ; vadr[14]                                             ; clk_div[1]  ; -0.500       ; 3.442      ; 3.220      ;
; -0.037 ; odd       ; vadr[14]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; -0.037 ; odd       ; vadr[0]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; -0.037 ; odd       ; vadr[1]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; -0.037 ; odd       ; vadr[2]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; -0.037 ; odd       ; vadr[3]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; -0.037 ; odd       ; vadr[4]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; -0.037 ; odd       ; vadr[5]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; -0.037 ; odd       ; vadr[6]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; -0.037 ; odd       ; vadr[7]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; -0.037 ; odd       ; vadr[8]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; -0.037 ; odd       ; vadr[9]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; -0.037 ; odd       ; vadr[10]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; -0.037 ; odd       ; vadr[11]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; -0.037 ; odd       ; vadr[12]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; -0.037 ; odd       ; vadr[13]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.103      ;
; 0.115  ; odd       ; vdata[0]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.255      ;
; 0.115  ; odd       ; vdata[10] ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.255      ;
; 0.115  ; odd       ; vdata[13] ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.255      ;
; 0.115  ; odd       ; vdata[11] ; odd                                                  ; clk_div[1]  ; -0.500       ; 3.442      ; 3.255      ;
; 0.342  ; href      ; vadr[14]  ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.342  ; href      ; vadr[0]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.342  ; href      ; vadr[1]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.342  ; href      ; vadr[2]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.342  ; href      ; vadr[3]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.342  ; href      ; vadr[4]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.342  ; href      ; vadr[5]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.342  ; href      ; vadr[6]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.342  ; href      ; vadr[7]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.342  ; href      ; vadr[8]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.342  ; href      ; vadr[9]   ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.342  ; href      ; vadr[10]  ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.342  ; href      ; vadr[11]  ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.342  ; href      ; vadr[12]  ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.342  ; href      ; vadr[13]  ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.482      ;
; 0.471  ; href      ; vdata[0]  ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.611      ;
; 0.471  ; href      ; vdata[10] ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.611      ;
; 0.471  ; href      ; vdata[13] ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.611      ;
; 0.471  ; href      ; vdata[11] ; href                                                 ; clk_div[1]  ; -0.500       ; 3.442      ; 3.611      ;
; 0.549  ; href2     ; vadr[14]  ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.549  ; href2     ; vadr[0]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.549  ; href2     ; vadr[1]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.549  ; href2     ; vadr[2]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.549  ; href2     ; vadr[3]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.549  ; href2     ; vadr[4]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.549  ; href2     ; vadr[5]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.549  ; href2     ; vadr[6]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.549  ; href2     ; vadr[7]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.549  ; href2     ; vadr[8]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.549  ; href2     ; vadr[9]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.549  ; href2     ; vadr[10]  ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.549  ; href2     ; vadr[11]  ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.549  ; href2     ; vadr[12]  ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.549  ; href2     ; vadr[13]  ; href                                                 ; clk_div[1]  ; 0.000        ; 0.890      ; 1.637      ;
; 0.579  ; vadr[1]   ; vadr[1]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.067      ; 0.814      ;
; 0.587  ; vadr[5]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.067      ; 0.822      ;
; 0.590  ; vadr[12]  ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.067      ; 0.825      ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_llc'                                                                  ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -0.571 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 2.519      ; 2.354      ;
; -0.443 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 2.519      ; 2.482      ;
; -0.050 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 2.522      ; 2.670      ;
; 0.066  ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 2.522      ; 2.786      ;
; 0.086  ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 2.522      ; 2.806      ;
; 0.145  ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 2.519      ; 2.862      ;
; 0.157  ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 2.522      ; 2.877      ;
; 0.185  ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 2.522      ; 2.905      ;
; 0.201  ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 2.519      ; 2.918      ;
; 0.325  ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 2.522      ; 3.045      ;
; 0.353  ; CodeCnt[0]  ; CodeCnt[0] ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 0.588      ;
; 0.387  ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 2.522      ; 3.107      ;
; 0.466  ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 2.519      ; 3.183      ;
; 0.513  ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 2.522      ; 3.233      ;
; 0.557  ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 2.519      ; 3.274      ;
; 0.579  ; vpo_wrxd1   ; vpo_wrxd2  ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 0.815      ;
; 0.726  ; vpo_wrxd2   ; vpo_wrxd3  ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 0.962      ;
; 0.754  ; Y_Data1[1]  ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 0.990      ;
; 0.816  ; Cr_Data1[0] ; A_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.084      ; 1.068      ;
; 0.888  ; Cr_Data1[1] ; B1_int[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 1.124      ;
; 0.894  ; Y_Data2[1]  ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 1.130      ;
; 0.968  ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; -0.030     ; 1.136      ;
; 1.129  ; Cb_Data1[2] ; B2_int[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.363      ;
; 1.134  ; B2_int[19]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.075      ; 1.377      ;
; 1.139  ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; -0.030     ; 1.307      ;
; 1.158  ; B2_int[20]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.075      ; 1.401      ;
; 1.166  ; CodeCnt[0]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.423      ; 1.757      ;
; 1.173  ; Cb_Data1[1] ; B2_int[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.407      ;
; 1.183  ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; -0.033     ; 1.348      ;
; 1.205  ; Cb_Data1[0] ; B2_int[4]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.439      ;
; 1.215  ; C_int[20]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.449      ;
; 1.221  ; B2_int[17]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.080      ;
; 1.235  ; B2_int[17]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.094      ;
; 1.239  ; B2_int[13]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.098      ;
; 1.240  ; C_int[11]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.481      ;
; 1.254  ; C_int[11]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.495      ;
; 1.259  ; C_int[10]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.500      ;
; 1.273  ; C_int[10]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.514      ;
; 1.276  ; B2_int[6]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.516      ;
; 1.295  ; B2_int[5]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.535      ;
; 1.309  ; C_int[17]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.306     ; 1.171      ;
; 1.322  ; CodeCnt[1]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.423      ; 1.913      ;
; 1.323  ; C_int[17]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.306     ; 1.185      ;
; 1.325  ; B2_int[17]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.184      ;
; 1.328  ; B2_int[11]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.300     ; 1.196      ;
; 1.329  ; B2_int[12]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.188      ;
; 1.345  ; C_int[9]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.586      ;
; 1.359  ; C_int[9]    ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.600      ;
; 1.361  ; B2_int[18]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.075      ; 1.604      ;
; 1.364  ; C_int[8]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.605      ;
; 1.378  ; B2_int[14]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.237      ;
; 1.378  ; C_int[8]    ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.619      ;
; 1.378  ; X_int[8]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.619      ;
; 1.379  ; C_int[19]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.613      ;
; 1.379  ; B2_int[4]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.619      ;
; 1.386  ; C_int[18]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.620      ;
; 1.392  ; X_int[8]    ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.633      ;
; 1.396  ; B2_int[19]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.075      ; 1.639      ;
; 1.412  ; C_int[15]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.306     ; 1.274      ;
; 1.422  ; C_int[18]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.656      ;
; 1.423  ; CodeCnt[0]  ; CodeCnt[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 1.658      ;
; 1.424  ; B2_int[10]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.300     ; 1.292      ;
; 1.426  ; C_int[15]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.306     ; 1.288      ;
; 1.431  ; CodeCnt[0]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.029      ; 1.628      ;
; 1.431  ; C_int[14]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.306     ; 1.293      ;
; 1.433  ; B2_int[13]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.292      ;
; 1.433  ; B2_int[16]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.292      ;
; 1.433  ; B2_int[9]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.300     ; 1.301      ;
; 1.445  ; C_int[14]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.306     ; 1.307      ;
; 1.447  ; B2_int[13]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.306      ;
; 1.449  ; C_int[7]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.690      ;
; 1.458  ; C_int[11]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.699      ;
; 1.463  ; C_int[7]    ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.704      ;
; 1.465  ; C_int[16]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.306     ; 1.327      ;
; 1.470  ; B2_int[6]   ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.710      ;
; 1.476  ; C_int[18]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.066      ; 1.710      ;
; 1.477  ; C_int[10]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.718      ;
; 1.481  ; B2_int[16]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.340      ;
; 1.484  ; B2_int[6]   ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.724      ;
; 1.489  ; B2_int[15]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.300     ; 1.357      ;
; 1.489  ; B2_int[5]   ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.729      ;
; 1.491  ; C_int[16]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.306     ; 1.353      ;
; 1.496  ; B1_int[13]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 1.731      ;
; 1.503  ; B2_int[5]   ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.743      ;
; 1.513  ; C_int[11]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.754      ;
; 1.520  ; C_int[13]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.306     ; 1.382      ;
; 1.522  ; B2_int[11]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.300     ; 1.390      ;
; 1.523  ; B2_int[12]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.382      ;
; 1.527  ; C_int[17]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.306     ; 1.389      ;
; 1.529  ; B2_int[8]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.300     ; 1.397      ;
; 1.532  ; C_int[10]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.073      ; 1.773      ;
; 1.534  ; C_int[12]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.306     ; 1.396      ;
; 1.534  ; C_int[13]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.306     ; 1.396      ;
; 1.536  ; B2_int[11]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.300     ; 1.404      ;
; 1.537  ; X_int[13]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.306     ; 1.399      ;
; 1.537  ; B2_int[7]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.300     ; 1.405      ;
; 1.537  ; B2_int[13]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.396      ;
; 1.537  ; B2_int[16]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.396      ;
; 1.537  ; B2_int[12]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.396      ;
; 1.539  ; B2_int[14]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.309     ; 1.398      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                                                                ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -0.032 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]           ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.531      ; 0.975      ;
; -0.018 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]           ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.531      ; 0.989      ;
; 0.321  ; cs[3]                                                                                        ; cs[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 0.574      ;
; 0.335  ; cs[0]                                                                                        ; cs[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 0.588      ;
; 0.338  ; ram_G[5]                                                                                     ; ram_G[5]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338  ; ram_state[0]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338  ; ram_state[2]                                                                                 ; ram_state[2]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338  ; ram_state[1]                                                                                 ; ram_state[1]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.383  ; waitx_d3                                                                                     ; waitx_d4                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.634      ;
; 0.383  ; waitx_d2                                                                                     ; waitx_d3                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.634      ;
; 0.489  ; cs[3]                                                                                        ; cs[4]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 0.742      ;
; 0.525  ; oddframe_d2                                                                                  ; oddframe_d3                                                                                            ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.776      ;
; 0.530  ; waitx_d4                                                                                     ; waitx_d5                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.781      ;
; 0.544  ; waitx_d9                                                                                     ; waitx_d10                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.780      ;
; 0.545  ; waitx_d7                                                                                     ; waitx_d8                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.781      ;
; 0.548  ; waitx_d8                                                                                     ; waitx_d9                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.784      ;
; 0.608  ; cs[1]                                                                                        ; cs[2]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 0.861      ;
; 0.645  ; cs[1]                                                                                        ; cs[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 0.898      ;
; 0.649  ; ram_state[4]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.885      ;
; 0.666  ; cs[5]                                                                                        ; cs[6]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 0.919      ;
; 0.694  ; waitx_d1                                                                                     ; waitx_d2                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.945      ;
; 0.738  ; odd                                                                                          ; oddframe_d1                                                                                            ; odd                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.916      ; 1.922      ;
; 0.765  ; ram_state[2]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.001      ;
; 0.769  ; waitx_d6                                                                                     ; waitx_d7                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.304     ; 0.633      ;
; 0.786  ; ram_state[1]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.022      ;
; 0.790  ; ram_state[1]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.026      ;
; 0.820  ; cs[0]                                                                                        ; cs[5]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.073      ;
; 0.850  ; odd                                                                                          ; oddframe_d1                                                                                            ; odd                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.916      ; 2.034      ;
; 0.890  ; ram_state[0]                                                                                 ; ram_G[2]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.127      ;
; 0.893  ; oddframe_d1                                                                                  ; A_addr                                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.144      ;
; 0.904  ; cs[0]                                                                                        ; cs[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.157      ;
; 0.905  ; cs[0]                                                                                        ; cs[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.158      ;
; 0.909  ; ram_B[0]                                                                                     ; ram_B[0]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.146      ;
; 0.932  ; ram_state[0]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.168      ;
; 0.935  ; ram_state[3]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.171      ;
; 0.935  ; ram_state[0]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.171      ;
; 0.937  ; ram_state[0]                                                                                 ; ram_state[1]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.173      ;
; 0.942  ; cs[2]                                                                                        ; waitx_d1                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.171      ;
; 0.951  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.848      ; 2.302      ;
; 0.952  ; oddframe_d1                                                                                  ; oddframe_d2                                                                                            ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.203      ;
; 0.958  ; A_addr                                                                                       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.302     ; 0.824      ;
; 0.965  ; ram_state[1]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.201      ;
; 0.983  ; oddframe_d3                                                                                  ; A_addr                                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.234      ;
; 1.004  ; cs[3]                                                                                        ; cs[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.257      ;
; 1.023  ; ram_state[0]                                                                                 ; ram_B[1]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.254      ;
; 1.036  ; cs[3]                                                                                        ; cs[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.289      ;
; 1.060  ; ram_state[2]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.296      ;
; 1.064  ; ram_state[2]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.300      ;
; 1.076  ; ram_state[4]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.312      ;
; 1.077  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.848      ; 2.428      ;
; 1.079  ; ram_state[4]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.315      ;
; 1.081  ; ram_state[4]                                                                                 ; ram_state[1]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.317      ;
; 1.101  ; ram_R[0]                                                                                     ; ram_R[0]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.337      ;
; 1.102  ; ram_R[4]                                                                                     ; ram_R[4]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.338      ;
; 1.103  ; ram_B[7]                                                                                     ; ram_B[7]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.339      ;
; 1.110  ; cs[1]                                                                                        ; cs[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.363      ;
; 1.116  ; ram_state[0]                                                                                 ; ram_G[4]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.353      ;
; 1.134  ; ram_state[3]                                                                                 ; ram_state[2]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.370      ;
; 1.140  ; ram_state[4]                                                                                 ; ram_state[2]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.376      ;
; 1.160  ; ram_state[0]                                                                                 ; ram_B[7]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.391      ;
; 1.167  ; cs[5]                                                                                        ; cs[5]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.420      ;
; 1.180  ; ram_state[0]                                                                                 ; ram_B[10]                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.424      ;
; 1.181  ; ram_state[0]                                                                                 ; ram_R[8]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.425      ;
; 1.185  ; ram_state[3]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.421      ;
; 1.188  ; ram_state[3]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.424      ;
; 1.189  ; ram_state[0]                                                                                 ; ram_B[11]                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.433      ;
; 1.190  ; ram_state[3]                                                                                 ; ram_state[1]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.426      ;
; 1.191  ; ram_B[6]                                                                                     ; ram_B[6]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.428      ;
; 1.208  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.844      ; 2.555      ;
; 1.220  ; ram_state[0]                                                                                 ; ram_R[3]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.457      ;
; 1.225  ; ram_state[0]                                                                                 ; ram_R[2]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.462      ;
; 1.226  ; ram_state[0]                                                                                 ; ram_G[3]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.463      ;
; 1.265  ; cs[5]                                                                                        ; cs[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.518      ;
; 1.266  ; cs[1]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|wren_a_store               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.495      ;
; 1.299  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a53~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.830      ; 2.632      ;
; 1.306  ; ram_state[0]                                                                                 ; ram_G[11]                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.554      ;
; 1.306  ; cs[2]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.324     ; 1.150      ;
; 1.306  ; cs[2]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.324     ; 1.150      ;
; 1.307  ; ram_state[0]                                                                                 ; ram_G[12]                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.551      ;
; 1.310  ; ram_state[0]                                                                                 ; ram_G[9]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.558      ;
; 1.312  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[0]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.582      ;
; 1.312  ; ram_state[0]                                                                                 ; ram_B[9]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.560      ;
; 1.314  ; ram_state[0]                                                                                 ; ram_R[7]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.562      ;
; 1.318  ; cs[5]                                                                                        ; cs[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.571      ;
; 1.320  ; ram_state[0]                                                                                 ; ram_B[8]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.568      ;
; 1.324  ; ram_G[0]                                                                                     ; ram_G[0]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.560      ;
; 1.339  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[2]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.609      ;
; 1.339  ; ram_state[0]                                                                                 ; ram_state[2]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.575      ;
; 1.342  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.844      ; 2.689      ;
; 1.349  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.852      ; 2.704      ;
; 1.357  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a42~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.834      ; 2.694      ;
; 1.369  ; cs[5]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|rden_a_store               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.598      ;
; 1.373  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a50~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.867      ; 2.743      ;
; 1.379  ; ram_B[3]                                                                                     ; ram_B[3]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.616      ;
; 1.388  ; cs[1]                                                                                        ; waitx_d1                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.617      ;
; 1.389  ; ram_R[6]                                                                                     ; ram_R[6]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.626      ;
; 1.418  ; cs[1]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.324     ; 1.262      ;
; 1.420  ; ram_B[8]                                                                                     ; ram_B[8]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.656      ;
; 1.420  ; cs[2]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.324     ; 1.264      ;
; 1.427  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.856      ; 2.786      ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_llc2'                                                               ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.114 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 2.522      ; 3.042      ;
; 0.353 ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.067      ; 0.588      ;
; 0.451 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 2.522      ; 2.879      ;
; 0.851 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.067      ; 1.086      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 0.588      ;
; 0.435 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.482      ; 1.085      ;
; 0.444 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.482      ; 1.094      ;
; 0.540 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.482      ; 1.190      ;
; 0.548 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.482      ; 1.198      ;
; 0.554 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.482      ; 1.204      ;
; 0.573 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 0.807      ;
; 0.573 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 0.807      ;
; 0.574 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 0.808      ;
; 0.575 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.083      ; 0.826      ;
; 0.591 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 0.825      ;
; 0.593 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 0.827      ;
; 0.846 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.080      ;
; 0.846 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.080      ;
; 0.852 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.086      ;
; 0.852 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.086      ;
; 0.860 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.094      ;
; 0.866 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.100      ;
; 0.942 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.176      ;
; 0.950 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.184      ;
; 0.956 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.066      ; 1.190      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.382 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.038      ; 0.588      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.382 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.038      ; 0.588      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.284  ; 0.470        ; 0.186          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.284  ; 0.470        ; 0.186          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; href  ; Rise       ; href2        ;
; 0.193  ; 0.379        ; 0.186          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.402  ; 0.620        ; 0.218          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.405  ; 0.623        ; 0.218          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[13]                   ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.181  ; 0.399        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[13]                   ;
; 0.410  ; 0.596        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.410  ; 0.596        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.410  ; 0.596        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.410  ; 0.596        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[13]                   ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.411  ; 0.597        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[13]|clk               ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[13]|clk               ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.182  ; 0.400        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.212  ; 0.430        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.212  ; 0.430        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.212  ; 0.430        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.212  ; 0.430        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.212  ; 0.430        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.381  ; 0.567        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.381  ; 0.567        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.381  ; 0.567        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.381  ; 0.567        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.381  ; 0.567        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.409  ; 0.595        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                                   ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------------------------------------------------------------------------------+
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[0]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[1]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[2]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[3]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[4]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[5]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[6]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[7]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[0]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[1]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[2]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[3]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[4]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[5]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[6]                                                                                   ;
; 4.674 ; 4.892        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[7]                                                                                   ;
; 4.678 ; 4.896        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs[0]                                                                                    ;
; 4.678 ; 4.896        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs[1]                                                                                    ;
; 4.678 ; 4.896        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs[2]                                                                                    ;
; 4.678 ; 4.896        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs[3]                                                                                    ;
; 4.678 ; 4.896        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs[4]                                                                                    ;
; 4.678 ; 4.896        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs[5]                                                                                    ;
; 4.678 ; 4.896        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs[6]                                                                                    ;
; 4.678 ; 4.896        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[3]                                                                            ;
; 4.678 ; 4.896        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[4]                                                                            ;
; 4.678 ; 4.896        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[5]                                                                            ;
; 4.678 ; 4.896        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[6]                                                                            ;
; 4.678 ; 4.896        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[4]                                                                             ;
; 4.679 ; 4.897        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[0]                                                                            ;
; 4.679 ; 4.897        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[1]                                                                            ;
; 4.679 ; 4.897        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[2]                                                                            ;
; 4.679 ; 4.897        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[7]                                                                            ;
; 4.680 ; 4.898        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[0]                                                                             ;
; 4.680 ; 4.898        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[0]                                                                             ;
; 4.680 ; 4.898        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[3]                                                                             ;
; 4.684 ; 4.902        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[1]                                                                             ;
; 4.684 ; 4.902        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[2]                                                                             ;
; 4.689 ; 4.907        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; A_addr                                                                                   ;
; 4.689 ; 4.907        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|rden_a_store ;
; 4.689 ; 4.907        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|wren_a_store ;
; 4.689 ; 4.907        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; oddframe_d1                                                                              ;
; 4.689 ; 4.907        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; oddframe_d2                                                                              ;
; 4.689 ; 4.907        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; oddframe_d3                                                                              ;
; 4.689 ; 4.907        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d1                                                                                 ;
; 4.689 ; 4.907        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d2                                                                                 ;
; 4.689 ; 4.907        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d3                                                                                 ;
; 4.689 ; 4.907        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d4                                                                                 ;
; 4.689 ; 4.907        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d5                                                                                 ;
; 4.689 ; 4.907        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d6                                                                                 ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_add[0]                                                                                 ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_add[7]                                                                                 ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[1]                                                                             ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[2]                                                                             ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[3]                                                                             ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[4]                                                                             ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[5]                                                                             ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[6]                                                                             ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[7]                                                                             ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_dividend[0]                                                                            ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[1]                                                                                     ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[2]                                                                                     ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[3]                                                                                     ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[4]                                                                                     ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[5]                                                                                     ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[6]                                                                                     ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[7]                                                                                     ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; g[4]                                                                                     ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; g[5]                                                                                     ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[2]                                                                                 ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[3]                                                                                 ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[4]                                                                                 ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[2]                                                                                 ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[3]                                                                                 ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[0]                                                                             ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[1]                                                                             ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[2]                                                                             ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[3]                                                                             ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[4]                                                                             ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[5]                                                                             ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[6]                                                                             ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[7]                                                                             ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[0]                                                                                   ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[1]                                                                                   ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[2]                                                                                   ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[3]                                                                                   ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[4]                                                                                   ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[5]                                                                                   ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[6]                                                                                   ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[7]                                                                                   ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; b[4]                                                                                     ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_add[6]                                                                                 ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; r[2]                                                                                     ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[0]                                                                                 ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[1]                                                                                 ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[7]                                                                                 ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[4]                                                                                 ;
; 4.709 ; 4.927        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[5]                                                                                 ;
; 4.709 ; 4.927        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d10                                                                                ;
; 4.709 ; 4.927        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d7                                                                                 ;
; 4.709 ; 4.927        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d8                                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc'                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+---------+------------+-------------+
; 18.300 ; 18.518       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B1_int[15]  ;
; 18.300 ; 18.518       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[10]  ;
; 18.300 ; 18.518       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[11]  ;
; 18.300 ; 18.518       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[15]  ;
; 18.300 ; 18.518       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[7]   ;
; 18.300 ; 18.518       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[8]   ;
; 18.300 ; 18.518       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[9]   ;
; 18.300 ; 18.518       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; C_int[12]   ;
; 18.300 ; 18.518       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; C_int[13]   ;
; 18.300 ; 18.518       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; C_int[14]   ;
; 18.300 ; 18.518       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; C_int[15]   ;
; 18.300 ; 18.518       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; C_int[16]   ;
; 18.300 ; 18.518       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; C_int[17]   ;
; 18.300 ; 18.518       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; X_int[13]   ;
; 18.303 ; 18.521       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[12]  ;
; 18.303 ; 18.521       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[13]  ;
; 18.303 ; 18.521       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[14]  ;
; 18.303 ; 18.521       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[16]  ;
; 18.303 ; 18.521       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[17]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; CodeCnt[0]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; CodeCnt[1]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; vpo_wrxd1   ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; vpo_wrxd2   ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; vpo_wrxd3   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[10]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[11]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[12]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[13]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[14]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[15]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[16]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[17]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[18]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[19]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[20]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[6]    ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[7]    ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[8]    ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[9]    ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[10]  ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[11]  ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[13]  ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[8]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[9]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[10]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[11]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[18]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[19]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[20]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[7]    ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[8]    ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[9]    ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; X_int[11]   ;
; 18.305 ; 18.491       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; X_int[8]    ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[5]    ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[12]  ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[14]  ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[16]  ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[17]  ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[18]  ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[19]  ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[20]  ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[7]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[18]  ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[19]  ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[20]  ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[4]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[5]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[6]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[13]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[14]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[15]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[16]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[17]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[18]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[19]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[20]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cb_Data1[0] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cb_Data1[1] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cb_Data1[2] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cb_Data1[3] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cb_Data1[4] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cb_Data1[5] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cb_Data1[6] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cb_Data1[7] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cr_Data1[0] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cr_Data1[1] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cr_Data1[2] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cr_Data1[3] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cr_Data1[4] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cr_Data1[5] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cr_Data1[6] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Cr_Data1[7] ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; G_int[12]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; G_int[13]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; G_int[14]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; G_int[15]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; G_int[16]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; G_int[17]   ;
; 18.306 ; 18.492       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; G_int[18]   ;
+--------+--------------+----------------+------------------+---------+------------+-------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+-----------------+------------+--------+-------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+-------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; 0.198  ; 0.310 ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; -0.082 ; 0.107 ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; 0.488  ; 0.661 ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; 0.857  ; 0.993 ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.524  ; 0.622 ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; 2.125  ; 2.336 ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; 2.110  ; 2.308 ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; 1.763  ; 1.964 ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; 2.003  ; 2.183 ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; 1.739  ; 1.933 ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; 1.767  ; 1.958 ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; 1.718  ; 1.908 ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; 1.771  ; 1.975 ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; 2.125  ; 2.336 ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; 1.207  ; 1.341 ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; 9.775  ; 9.993 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; 9.634  ; 9.781 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; 9.633  ; 9.878 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; 9.655  ; 9.822 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; 9.450  ; 9.688 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; 9.717  ; 9.885 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; 9.748  ; 9.993 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; 9.775  ; 9.902 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; 9.494  ; 9.736 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; 8.672  ; 8.876 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; 9.145  ; 9.344 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; 8.471  ; 8.653 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; 8.503  ; 8.702 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; 9.343  ; 9.532 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; 9.016  ; 9.260 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; 8.592  ; 8.798 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; 5.227  ; 5.455 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; 5.277  ; 5.453 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; 5.164  ; 5.420 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; 1.474  ; 1.595 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; 9.190  ; 9.124 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; 2.196  ; 2.359 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; 0.206  ; 0.128  ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; 0.634  ; 0.507  ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; 0.124  ; -0.022 ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; -0.215 ; -0.355 ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.020  ; -0.116 ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; -1.206 ; -1.364 ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; -1.689 ; -1.881 ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; -1.212 ; -1.372 ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; -1.207 ; -1.367 ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; -1.224 ; -1.380 ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; -1.235 ; -1.389 ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; -1.206 ; -1.364 ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; -1.375 ; -1.568 ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; -1.308 ; -1.501 ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; -0.479 ; -0.564 ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; -3.582 ; -3.762 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; -4.017 ; -4.179 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; -3.910 ; -4.078 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; -3.936 ; -4.110 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; -3.610 ; -3.778 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; -3.917 ; -4.089 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; -3.854 ; -4.011 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; -3.668 ; -3.859 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; -3.731 ; -3.937 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; -3.706 ; -3.916 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; -3.878 ; -4.038 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; -3.582 ; -3.769 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; -3.643 ; -3.802 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; -4.023 ; -4.225 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; -3.588 ; -3.762 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; -3.660 ; -3.856 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; -3.148 ; -3.383 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; -3.586 ; -3.765 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; -3.565 ; -3.800 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; -0.838 ; -0.950 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; -5.855 ; -6.072 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; -1.530 ; -1.685 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 9.200  ; 9.088  ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 9.531  ; 9.246  ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 8.402  ; 8.117  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 6.422  ; 6.215  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 8.402  ; 8.117  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 6.827  ; 6.700  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 5.959  ; 5.807  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 5.951  ; 5.824  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 6.223  ; 5.917  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 7.775  ; 7.418  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 5.753  ; 5.536  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 6.639  ; 6.286  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 6.744  ; 6.407  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 6.487  ; 6.134  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 5.574  ; 5.519  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 5.731  ; 5.522  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 7.205  ; 6.939  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 7.372  ; 7.094  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 6.465  ; 6.236  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 8.257  ; 8.131  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 8.640  ; 8.347  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 8.957  ; 8.688  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 10.825 ; 10.581 ; Rise       ; vadr[14]                                             ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 8.839  ; 8.729  ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 9.156  ; 8.882  ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 4.969  ; 4.914  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 5.780  ; 5.580  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 7.679  ; 7.406  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 6.172  ; 6.049  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 5.337  ; 5.190  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 5.330  ; 5.207  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 5.590  ; 5.296  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 7.081  ; 6.737  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 5.141  ; 4.931  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 5.990  ; 5.650  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 6.093  ; 5.767  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 5.845  ; 5.504  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 4.969  ; 4.914  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 5.119  ; 4.918  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 6.535  ; 6.278  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 6.694  ; 6.426  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 5.823  ; 5.602  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 7.462  ; 7.381  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 7.781  ; 7.526  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 4.858  ; 4.682  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 10.374 ; 10.139 ; Rise       ; vadr[14]                                             ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+-----------------+--------+-------+-------+--------+
; Input Port ; Output Port     ; RR     ; RF    ; FR    ; FF     ;
+------------+-----------------+--------+-------+-------+--------+
; AMAmem_csx ; AMAmem_data[0]  ; 6.527  ; 6.483 ; 6.793 ; 6.749  ;
; AMAmem_csx ; AMAmem_data[1]  ; 6.527  ; 6.483 ; 6.793 ; 6.749  ;
; AMAmem_csx ; AMAmem_data[2]  ; 6.342  ; 6.259 ; 6.631 ; 6.548  ;
; AMAmem_csx ; AMAmem_data[3]  ; 7.270  ; 7.187 ; 7.513 ; 7.430  ;
; AMAmem_csx ; AMAmem_data[4]  ; 7.299  ; 7.216 ; 7.540 ; 7.457  ;
; AMAmem_csx ; AMAmem_data[5]  ; 7.270  ; 7.187 ; 7.513 ; 7.430  ;
; AMAmem_csx ; AMAmem_data[6]  ; 7.269  ; 7.186 ; 7.493 ; 7.410  ;
; AMAmem_csx ; AMAmem_data[7]  ; 7.299  ; 7.216 ; 7.540 ; 7.457  ;
; AMAmem_csx ; AMAmem_data[8]  ; 7.270  ; 7.187 ; 7.513 ; 7.430  ;
; AMAmem_csx ; AMAmem_data[9]  ; 7.269  ; 7.186 ; 7.493 ; 7.410  ;
; AMAmem_csx ; AMAmem_data[10] ; 7.269  ; 7.186 ; 7.493 ; 7.410  ;
; AMAmem_csx ; AMAmem_data[11] ; 7.281  ; 7.198 ; 7.529 ; 7.446  ;
; AMAmem_csx ; AMAmem_data[12] ; 7.598  ; 7.515 ; 7.827 ; 7.744  ;
; AMAmem_csx ; AMAmem_data[13] ; 7.288  ; 7.205 ; 7.531 ; 7.448  ;
; AMAmem_csx ; AMAmem_data[14] ; 7.288  ; 7.205 ; 7.531 ; 7.448  ;
; AMAmem_csx ; AMAmem_data[15] ; 7.312  ; 7.229 ; 7.559 ; 7.476  ;
; AMAmem_csx ; AMAmem_waitx    ; 10.679 ;       ;       ; 10.624 ;
+------------+-----------------+--------+-------+-------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+-----------------+--------+-------+-------+--------+
; Input Port ; Output Port     ; RR     ; RF    ; FR    ; FF     ;
+------------+-----------------+--------+-------+-------+--------+
; AMAmem_csx ; AMAmem_data[0]  ; 6.304  ; 6.260 ; 6.562 ; 6.518  ;
; AMAmem_csx ; AMAmem_data[1]  ; 6.304  ; 6.260 ; 6.562 ; 6.518  ;
; AMAmem_csx ; AMAmem_data[2]  ; 6.130  ; 6.047 ; 6.411 ; 6.328  ;
; AMAmem_csx ; AMAmem_data[3]  ; 7.021  ; 6.938 ; 7.257 ; 7.174  ;
; AMAmem_csx ; AMAmem_data[4]  ; 7.049  ; 6.966 ; 7.284 ; 7.201  ;
; AMAmem_csx ; AMAmem_data[5]  ; 7.021  ; 6.938 ; 7.257 ; 7.174  ;
; AMAmem_csx ; AMAmem_data[6]  ; 7.021  ; 6.938 ; 7.238 ; 7.155  ;
; AMAmem_csx ; AMAmem_data[7]  ; 7.049  ; 6.966 ; 7.284 ; 7.201  ;
; AMAmem_csx ; AMAmem_data[8]  ; 7.021  ; 6.938 ; 7.257 ; 7.174  ;
; AMAmem_csx ; AMAmem_data[9]  ; 7.021  ; 6.938 ; 7.238 ; 7.155  ;
; AMAmem_csx ; AMAmem_data[10] ; 7.021  ; 6.938 ; 7.238 ; 7.155  ;
; AMAmem_csx ; AMAmem_data[11] ; 7.032  ; 6.949 ; 7.273 ; 7.190  ;
; AMAmem_csx ; AMAmem_data[12] ; 7.336  ; 7.253 ; 7.559 ; 7.476  ;
; AMAmem_csx ; AMAmem_data[13] ; 7.039  ; 6.956 ; 7.275 ; 7.192  ;
; AMAmem_csx ; AMAmem_data[14] ; 7.039  ; 6.956 ; 7.275 ; 7.192  ;
; AMAmem_csx ; AMAmem_data[15] ; 7.061  ; 6.978 ; 7.302 ; 7.219  ;
; AMAmem_csx ; AMAmem_waitx    ; 10.239 ;       ;       ; 10.186 ;
+------------+-----------------+--------+-------+-------+--------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -31.963 ; -2353.047     ;
; clk_llc                                              ; -0.953  ; -2.751        ;
; clk_div[1]                                           ; -0.224  ; -0.812        ;
; vadr[14]                                             ; 0.163   ; 0.000         ;
; clk_llc2                                             ; 0.198   ; 0.000         ;
; href                                                 ; 0.642   ; 0.000         ;
; odd                                                  ; 0.642   ; 0.000         ;
+------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold Summary                                           ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_div[1]                                           ; -1.053 ; -11.167       ;
; clk_llc                                              ; -0.411 ; -0.537        ;
; clk_llc2                                             ; -0.152 ; -0.152        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.001 ; -0.001        ;
; vadr[14]                                             ; 0.181  ; 0.000         ;
; href                                                 ; 0.197  ; 0.000         ;
; odd                                                  ; 0.197  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_llc2                                             ; -3.000 ; -5.098        ;
; href                                                 ; -3.000 ; -4.000        ;
; odd                                                  ; -3.000 ; -4.000        ;
; clk_div[1]                                           ; -1.000 ; -19.000       ;
; vadr[14]                                             ; -1.000 ; -6.000        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.744  ; 0.000         ;
; clk_llc                                              ; 17.947 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -31.963 ; s_dividend[0] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.039     ; 41.911     ;
; -31.961 ; h_divisor[1]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.908     ;
; -31.925 ; s_dividend[0] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.039     ; 41.873     ;
; -31.925 ; s_dividend[0] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.039     ; 41.873     ;
; -31.923 ; h_divisor[1]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.870     ;
; -31.923 ; h_divisor[1]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.870     ;
; -31.872 ; s_dividend[0] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.039     ; 41.820     ;
; -31.870 ; h_divisor[1]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.817     ;
; -31.825 ; h_divisor[3]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.772     ;
; -31.787 ; h_divisor[3]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.734     ;
; -31.787 ; h_divisor[3]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.734     ;
; -31.783 ; h_divisor[2]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.730     ;
; -31.761 ; h_divisor[5]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.708     ;
; -31.745 ; h_divisor[2]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.692     ;
; -31.745 ; h_divisor[2]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.692     ;
; -31.734 ; h_divisor[3]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.681     ;
; -31.723 ; h_divisor[5]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.670     ;
; -31.723 ; h_divisor[5]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.670     ;
; -31.709 ; h_divisor[4]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.656     ;
; -31.692 ; h_divisor[2]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.639     ;
; -31.690 ; h_divisor[7]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.637     ;
; -31.671 ; h_divisor[4]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.618     ;
; -31.671 ; h_divisor[4]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.618     ;
; -31.670 ; h_divisor[5]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.617     ;
; -31.652 ; h_divisor[7]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.599     ;
; -31.652 ; h_divisor[7]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.599     ;
; -31.645 ; h_divisor[6]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.592     ;
; -31.618 ; h_divisor[4]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.565     ;
; -31.607 ; h_divisor[6]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.554     ;
; -31.607 ; h_divisor[6]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.554     ;
; -31.599 ; h_divisor[7]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.546     ;
; -31.554 ; h_divisor[6]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.040     ; 41.501     ;
; -30.754 ; s_divisor[4]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.246     ; 40.495     ;
; -30.716 ; s_divisor[4]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.246     ; 40.457     ;
; -30.716 ; s_divisor[4]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.246     ; 40.457     ;
; -30.663 ; s_divisor[4]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.246     ; 40.404     ;
; -30.572 ; s_divisor[3]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 40.310     ;
; -30.534 ; s_divisor[3]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 40.272     ;
; -30.534 ; s_divisor[3]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 40.272     ;
; -30.529 ; s_divisor[1]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 40.266     ;
; -30.498 ; s_divisor[0]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 40.236     ;
; -30.491 ; s_divisor[1]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 40.228     ;
; -30.491 ; s_divisor[1]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 40.228     ;
; -30.481 ; s_divisor[3]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 40.219     ;
; -30.465 ; s_divisor[6]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.055     ; 40.397     ;
; -30.460 ; s_divisor[0]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 40.198     ;
; -30.460 ; s_divisor[0]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 40.198     ;
; -30.458 ; s_divisor[5]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.055     ; 40.390     ;
; -30.438 ; s_divisor[1]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 40.175     ;
; -30.427 ; s_divisor[6]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.055     ; 40.359     ;
; -30.427 ; s_divisor[6]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.055     ; 40.359     ;
; -30.420 ; s_divisor[5]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.055     ; 40.352     ;
; -30.420 ; s_divisor[5]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.055     ; 40.352     ;
; -30.407 ; s_divisor[0]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 40.145     ;
; -30.378 ; s_divisor[7]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.055     ; 40.310     ;
; -30.374 ; s_divisor[6]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.055     ; 40.306     ;
; -30.367 ; s_divisor[5]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.055     ; 40.299     ;
; -30.340 ; s_divisor[7]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.055     ; 40.272     ;
; -30.340 ; s_divisor[7]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.055     ; 40.272     ;
; -30.287 ; s_divisor[7]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.055     ; 40.219     ;
; -30.263 ; s_divisor[2]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 40.000     ;
; -30.225 ; s_divisor[2]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 39.962     ;
; -30.225 ; s_divisor[2]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 39.962     ;
; -30.172 ; s_divisor[2]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 39.909     ;
; -11.266 ; h_dividend[0] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 21.003     ;
; -11.254 ; h_dividend[2] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.991     ;
; -11.248 ; h_dividend[0] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.985     ;
; -11.239 ; h_dividend[0] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.976     ;
; -11.236 ; h_dividend[2] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.973     ;
; -11.227 ; h_dividend[2] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.964     ;
; -11.182 ; h_dividend[0] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.919     ;
; -11.170 ; h_dividend[2] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.907     ;
; -11.117 ; h_dividend[1] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.854     ;
; -11.113 ; h_dividend[7] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.850     ;
; -11.099 ; h_dividend[1] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.836     ;
; -11.095 ; h_dividend[7] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.832     ;
; -11.090 ; h_dividend[1] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.827     ;
; -11.086 ; h_dividend[7] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.823     ;
; -11.054 ; h_dividend[6] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.792     ;
; -11.036 ; h_dividend[6] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.774     ;
; -11.033 ; h_dividend[1] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.770     ;
; -11.029 ; h_dividend[7] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.250     ; 20.766     ;
; -11.027 ; h_dividend[6] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.765     ;
; -11.010 ; h_dividend[3] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.748     ;
; -11.005 ; h_dividend[5] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.743     ;
; -10.992 ; h_dividend[3] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.730     ;
; -10.987 ; h_dividend[5] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.725     ;
; -10.983 ; h_dividend[3] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.721     ;
; -10.978 ; h_dividend[5] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.716     ;
; -10.970 ; h_dividend[6] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.708     ;
; -10.965 ; h_dividend[4] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.703     ;
; -10.947 ; h_dividend[4] ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.685     ;
; -10.938 ; h_dividend[4] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.676     ;
; -10.926 ; h_dividend[3] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.664     ;
; -10.921 ; h_dividend[5] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.659     ;
; -10.881 ; h_dividend[4] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.249     ; 20.619     ;
; -9.663  ; h_divisor[0]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.233     ; 19.417     ;
; -9.645  ; h_divisor[0]  ; r[2]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.233     ; 19.399     ;
; -9.636  ; h_divisor[0]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.233     ; 19.390     ;
; -9.579  ; h_divisor[0]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.233     ; 19.333     ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_llc'                                                                 ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -0.953 ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; -0.142     ; 0.790      ;
; -0.948 ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; -0.138     ; 0.789      ;
; -0.850 ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; -0.138     ; 0.691      ;
; -0.764 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; 1.361      ; 2.104      ;
; -0.759 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; 1.365      ; 2.103      ;
; -0.657 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; 1.365      ; 2.001      ;
; -0.573 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.001        ; 1.361      ; 1.913      ;
; -0.568 ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.001        ; 1.365      ; 1.912      ;
; -0.521 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.001        ; 1.365      ; 1.865      ;
; -0.454 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; 1.361      ; 1.794      ;
; -0.445 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; 1.365      ; 1.789      ;
; -0.345 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; 1.365      ; 1.689      ;
; -0.245 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.001        ; 1.361      ; 1.585      ;
; -0.236 ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.001        ; 1.365      ; 1.580      ;
; -0.196 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.001        ; 1.365      ; 1.540      ;
; -0.007 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.001        ; 1.361      ; 1.450      ;
; 0.170  ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.001        ; 1.361      ; 1.273      ;
; 32.956 ; Cb_Data1[7] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 4.036      ;
; 33.025 ; Cb_Data1[7] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.041     ; 3.959      ;
; 33.064 ; Cb_Data1[7] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.928      ;
; 33.110 ; Y_Data1[4]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.882      ;
; 33.114 ; Cb_Data1[7] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.041     ; 3.870      ;
; 33.132 ; Y_Data1[7]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.860      ;
; 33.226 ; Cb_Data1[7] ; C_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.766      ;
; 33.229 ; Y_Data2[5]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.052     ; 3.744      ;
; 33.248 ; Y_Data1[6]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.744      ;
; 33.267 ; Y_Data1[5]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.725      ;
; 33.278 ; Cb_Data1[7] ; B2_int[18] ; clk_llc      ; clk_llc     ; 37.037       ; -0.041     ; 3.706      ;
; 33.311 ; Y_Data1[4]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.681      ;
; 33.313 ; Y_Data2[4]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.052     ; 3.660      ;
; 33.317 ; Y_Data2[7]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.052     ; 3.656      ;
; 33.333 ; Y_Data1[7]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.659      ;
; 33.343 ; Y_Data2[5]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.649      ;
; 33.367 ; Y_Data2[5]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.141      ; 3.799      ;
; 33.378 ; Y_Data1[4]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.052     ; 3.595      ;
; 33.393 ; Y_Data2[6]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.052     ; 3.580      ;
; 33.400 ; Y_Data1[7]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.052     ; 3.573      ;
; 33.412 ; Y_Data2[5]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.580      ;
; 33.427 ; Y_Data2[4]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.565      ;
; 33.431 ; Y_Data2[7]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.561      ;
; 33.447 ; Y_Data1[4]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.545      ;
; 33.451 ; Y_Data2[4]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.141      ; 3.715      ;
; 33.454 ; Y_Data1[6]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.538      ;
; 33.455 ; Y_Data2[7]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.141      ; 3.711      ;
; 33.468 ; Y_Data1[5]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.524      ;
; 33.469 ; Y_Data1[7]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.523      ;
; 33.479 ; Y_Data1[6]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.052     ; 3.494      ;
; 33.489 ; Y_Data2[5]  ; X_int[11]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.503      ;
; 33.496 ; Y_Data2[4]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.496      ;
; 33.498 ; Y_Data2[5]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.053     ; 3.474      ;
; 33.500 ; Y_Data2[7]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.492      ;
; 33.507 ; Y_Data2[6]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.485      ;
; 33.531 ; Y_Data2[6]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.141      ; 3.635      ;
; 33.537 ; Y_Data1[5]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.052     ; 3.436      ;
; 33.540 ; Cb_Data1[3] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.452      ;
; 33.553 ; Cb_Data1[0] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.439      ;
; 33.566 ; Y_Data1[1]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.426      ;
; 33.567 ; Y_Data2[5]  ; X_int[12]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.037     ; 3.421      ;
; 33.573 ; Y_Data2[4]  ; X_int[11]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.419      ;
; 33.576 ; Y_Data2[6]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.416      ;
; 33.577 ; Y_Data2[7]  ; X_int[11]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.415      ;
; 33.577 ; Y_Data1[6]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.415      ;
; 33.582 ; Y_Data2[4]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.053     ; 3.390      ;
; 33.586 ; Y_Data2[7]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.053     ; 3.386      ;
; 33.594 ; Y_Data2[3]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.052     ; 3.379      ;
; 33.596 ; Y_Data1[0]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.396      ;
; 33.596 ; Y_Data1[3]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.396      ;
; 33.597 ; Y_Data1[2]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.395      ;
; 33.604 ; Y_Data1[5]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.388      ;
; 33.605 ; Y_Data2[1]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.052     ; 3.368      ;
; 33.627 ; Y_Data2[0]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.052     ; 3.346      ;
; 33.632 ; Y_Data2[5]  ; X_int[10]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.053     ; 3.340      ;
; 33.638 ; Cb_Data1[3] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.354      ;
; 33.644 ; Cb_Data1[4] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.348      ;
; 33.651 ; Cb_Data1[0] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.341      ;
; 33.651 ; Y_Data2[4]  ; X_int[12]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.037     ; 3.337      ;
; 33.653 ; Y_Data2[6]  ; X_int[11]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.339      ;
; 33.655 ; Y_Data2[7]  ; X_int[12]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.037     ; 3.333      ;
; 33.662 ; Y_Data2[6]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.053     ; 3.310      ;
; 33.665 ; Cb_Data1[5] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.327      ;
; 33.667 ; Cb_Data1[1] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.325      ;
; 33.671 ; Cb_Data1[2] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.321      ;
; 33.672 ; Y_Data2[5]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.320      ;
; 33.680 ; Cb_Data1[6] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.312      ;
; 33.684 ; Cb_Data1[3] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.041     ; 3.300      ;
; 33.686 ; Y_Data1[4]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.053     ; 3.286      ;
; 33.687 ; Y_Data1[4]  ; X_int[15]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.305      ;
; 33.708 ; Y_Data2[3]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.284      ;
; 33.708 ; Y_Data1[7]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.053     ; 3.264      ;
; 33.709 ; Y_Data1[7]  ; X_int[15]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.283      ;
; 33.716 ; Y_Data2[4]  ; X_int[10]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.053     ; 3.256      ;
; 33.717 ; Y_Data1[4]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.141      ; 3.449      ;
; 33.719 ; Y_Data2[1]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.273      ;
; 33.720 ; Y_Data2[7]  ; X_int[10]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.053     ; 3.252      ;
; 33.726 ; Y_Data2[2]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.052     ; 3.247      ;
; 33.728 ; Cb_Data1[3] ; B2_int[14] ; clk_llc      ; clk_llc     ; 37.037       ; 0.155      ; 3.452      ;
; 33.731 ; Y_Data2[6]  ; X_int[12]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.037     ; 3.257      ;
; 33.732 ; Y_Data2[3]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.141      ; 3.434      ;
; 33.739 ; Y_Data1[7]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; 0.141      ; 3.427      ;
; 33.741 ; Y_Data2[0]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.033     ; 3.251      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_div[1]'                                                           ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.224 ; vadr[1]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.174      ;
; -0.185 ; vadr[0]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.135      ;
; -0.166 ; vadr[3]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.116      ;
; -0.164 ; vadr[1]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.114      ;
; -0.160 ; vadr[1]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.110      ;
; -0.153 ; vadr[0]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.103      ;
; -0.122 ; vadr[2]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.072      ;
; -0.121 ; vadr[0]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.071      ;
; -0.106 ; vadr[3]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.056      ;
; -0.102 ; vadr[3]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.052      ;
; -0.100 ; vadr[1]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.050      ;
; -0.100 ; vadr[5]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.050      ;
; -0.096 ; vadr[1]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.046      ;
; -0.089 ; vadr[2]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.039      ;
; -0.089 ; vadr[0]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.039      ;
; -0.058 ; vadr[2]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.008      ;
; -0.057 ; vadr[4]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.007      ;
; -0.057 ; vadr[0]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 1.007      ;
; -0.042 ; vadr[3]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.992      ;
; -0.040 ; vadr[5]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.990      ;
; -0.038 ; vadr[7]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.988      ;
; -0.038 ; vadr[3]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.988      ;
; -0.036 ; vadr[1]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.986      ;
; -0.036 ; vadr[5]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.986      ;
; -0.032 ; vadr[1]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.982      ;
; -0.025 ; vadr[4]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.975      ;
; -0.025 ; vadr[2]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.975      ;
; -0.025 ; vadr[0]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.975      ;
; 0.006  ; vadr[6]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.944      ;
; 0.006  ; vadr[2]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.944      ;
; 0.007  ; vadr[4]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.943      ;
; 0.007  ; vadr[0]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.943      ;
; 0.022  ; vadr[7]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.928      ;
; 0.022  ; vadr[3]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.928      ;
; 0.024  ; vadr[5]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.926      ;
; 0.026  ; vadr[9]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.924      ;
; 0.026  ; vadr[7]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.924      ;
; 0.026  ; vadr[3]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.924      ;
; 0.028  ; vadr[1]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.922      ;
; 0.028  ; vadr[5]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.922      ;
; 0.032  ; vadr[1]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.918      ;
; 0.038  ; vadr[6]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.912      ;
; 0.039  ; vadr[4]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.911      ;
; 0.039  ; vadr[2]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.911      ;
; 0.039  ; vadr[0]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.911      ;
; 0.070  ; vadr[8]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.880      ;
; 0.070  ; vadr[6]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.880      ;
; 0.070  ; vadr[2]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.880      ;
; 0.071  ; vadr[4]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.879      ;
; 0.071  ; vadr[0]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.879      ;
; 0.086  ; vadr[9]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.864      ;
; 0.086  ; vadr[7]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.864      ;
; 0.086  ; vadr[3]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.864      ;
; 0.088  ; vadr[5]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.862      ;
; 0.090  ; vadr[11]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.860      ;
; 0.090  ; vadr[9]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.860      ;
; 0.090  ; vadr[7]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.860      ;
; 0.090  ; vadr[3]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.860      ;
; 0.092  ; vadr[1]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.858      ;
; 0.092  ; vadr[5]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.858      ;
; 0.096  ; vadr[1]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.854      ;
; 0.102  ; vadr[8]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.848      ;
; 0.102  ; vadr[6]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.848      ;
; 0.103  ; vadr[4]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.847      ;
; 0.103  ; vadr[2]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.847      ;
; 0.103  ; vadr[0]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.847      ;
; 0.110  ; href      ; vdata[0]  ; href         ; clk_div[1]  ; 0.500        ; 1.812      ; 2.180      ;
; 0.110  ; href      ; vdata[10] ; href         ; clk_div[1]  ; 0.500        ; 1.812      ; 2.180      ;
; 0.110  ; href      ; vdata[13] ; href         ; clk_div[1]  ; 0.500        ; 1.812      ; 2.180      ;
; 0.110  ; href      ; vdata[11] ; href         ; clk_div[1]  ; 0.500        ; 1.812      ; 2.180      ;
; 0.134  ; vadr[8]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.816      ;
; 0.134  ; vadr[6]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.816      ;
; 0.134  ; vadr[2]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.816      ;
; 0.135  ; vadr[10]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.815      ;
; 0.135  ; vadr[4]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.815      ;
; 0.135  ; vadr[0]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.815      ;
; 0.144  ; vadr[13]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.806      ;
; 0.150  ; vadr[11]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.800      ;
; 0.150  ; vadr[9]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.800      ;
; 0.150  ; vadr[7]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.800      ;
; 0.150  ; vadr[3]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.800      ;
; 0.152  ; vadr[5]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.798      ;
; 0.154  ; vadr[11]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.796      ;
; 0.154  ; vadr[9]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.796      ;
; 0.154  ; vadr[7]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.796      ;
; 0.154  ; vadr[3]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.796      ;
; 0.156  ; vadr[1]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.794      ;
; 0.156  ; vadr[5]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.794      ;
; 0.160  ; vadr[1]   ; vadr[2]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.790      ;
; 0.166  ; vadr[8]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.784      ;
; 0.166  ; vadr[6]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.784      ;
; 0.167  ; vadr[10]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.783      ;
; 0.167  ; vadr[4]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.783      ;
; 0.167  ; vadr[2]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.783      ;
; 0.167  ; vadr[0]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.038     ; 0.783      ;
; 0.180  ; href      ; vadr[14]  ; href         ; clk_div[1]  ; 0.500        ; 1.812      ; 2.110      ;
; 0.180  ; href      ; vadr[0]   ; href         ; clk_div[1]  ; 0.500        ; 1.812      ; 2.110      ;
; 0.180  ; href      ; vadr[1]   ; href         ; clk_div[1]  ; 0.500        ; 1.812      ; 2.110      ;
; 0.180  ; href      ; vadr[2]   ; href         ; clk_div[1]  ; 0.500        ; 1.812      ; 2.110      ;
; 0.180  ; href      ; vadr[3]   ; href         ; clk_div[1]  ; 0.500        ; 1.812      ; 2.110      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'vadr[14]'                                                                  ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.163 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.788      ;
; 0.167 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.784      ;
; 0.178 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.773      ;
; 0.179 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.772      ;
; 0.211 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.740      ;
; 0.211 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.740      ;
; 0.242 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.709      ;
; 0.243 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.708      ;
; 0.244 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.707      ;
; 0.298 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.158      ; 0.848      ;
; 0.342 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.158      ; 0.804      ;
; 0.342 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.158      ; 0.804      ;
; 0.362 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.158      ; 0.784      ;
; 0.406 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.158      ; 0.740      ;
; 0.418 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.046     ; 0.524      ;
; 0.433 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.518      ;
; 0.433 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.518      ;
; 0.435 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.516      ;
; 0.444 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.507      ;
; 0.444 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.507      ;
; 0.606 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.037     ; 0.345      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_llc2'                                                              ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.198 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 1.364      ; 1.747      ;
; 0.366 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.038     ; 0.584      ;
; 0.605 ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.038     ; 0.345      ;
; 0.889 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 1.364      ; 1.556      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.642 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.021     ; 0.345      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.642 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.021     ; 0.345      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_div[1]'                                                                                                    ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+
; -1.053 ; r[2]      ; vdata[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 1.978      ; 1.077      ;
; -1.016 ; g[5]      ; vdata[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 1.978      ; 1.114      ;
; -1.012 ; b[4]      ; vdata[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 1.978      ; 1.118      ;
; -0.961 ; g[4]      ; vdata[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 1.978      ; 1.169      ;
; -0.475 ; odd       ; vadr[14]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.475 ; odd       ; vadr[0]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.475 ; odd       ; vadr[1]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.475 ; odd       ; vadr[2]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.475 ; odd       ; vadr[3]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.475 ; odd       ; vadr[4]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.475 ; odd       ; vadr[5]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.475 ; odd       ; vadr[6]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.475 ; odd       ; vadr[7]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.475 ; odd       ; vadr[8]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.475 ; odd       ; vadr[9]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.475 ; odd       ; vadr[10]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.475 ; odd       ; vadr[11]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.475 ; odd       ; vadr[12]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.475 ; odd       ; vadr[13]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.534      ;
; -0.362 ; vadr[14]  ; vadr[14]  ; vadr[14]                                             ; clk_div[1]  ; 0.000        ; 1.897      ; 1.740      ;
; -0.326 ; odd       ; vdata[0]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.683      ;
; -0.326 ; odd       ; vdata[10] ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.683      ;
; -0.326 ; odd       ; vdata[13] ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.683      ;
; -0.326 ; odd       ; vdata[11] ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.897      ; 1.683      ;
; -0.181 ; href      ; vadr[14]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.181 ; href      ; vadr[0]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.181 ; href      ; vadr[1]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.181 ; href      ; vadr[2]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.181 ; href      ; vadr[3]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.181 ; href      ; vadr[4]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.181 ; href      ; vadr[5]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.181 ; href      ; vadr[6]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.181 ; href      ; vadr[7]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.181 ; href      ; vadr[8]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.181 ; href      ; vadr[9]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.181 ; href      ; vadr[10]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.181 ; href      ; vadr[11]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.181 ; href      ; vadr[12]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.181 ; href      ; vadr[13]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.828      ;
; -0.125 ; href      ; vdata[0]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.884      ;
; -0.125 ; href      ; vdata[10] ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.884      ;
; -0.125 ; href      ; vdata[13] ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.884      ;
; -0.125 ; href      ; vdata[11] ; href                                                 ; clk_div[1]  ; 0.000        ; 1.897      ; 1.884      ;
; 0.242  ; href2     ; vadr[14]  ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.242  ; href2     ; vadr[0]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.242  ; href2     ; vadr[1]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.242  ; href2     ; vadr[2]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.242  ; href2     ; vadr[3]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.242  ; href2     ; vadr[4]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.242  ; href2     ; vadr[5]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.242  ; href2     ; vadr[6]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.242  ; href2     ; vadr[7]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.242  ; href2     ; vadr[8]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.242  ; href2     ; vadr[9]   ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.242  ; href2     ; vadr[10]  ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.242  ; href2     ; vadr[11]  ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.242  ; href2     ; vadr[12]  ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.242  ; href2     ; vadr[13]  ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.807      ;
; 0.265  ; href2     ; vdata[0]  ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.830      ;
; 0.265  ; href2     ; vdata[10] ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.830      ;
; 0.265  ; href2     ; vdata[13] ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.830      ;
; 0.265  ; href2     ; vdata[11] ; href                                                 ; clk_div[1]  ; 0.000        ; 0.453      ; 0.830      ;
; 0.277  ; vadr[1]   ; vadr[1]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.397      ;
; 0.284  ; vadr[5]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.404      ;
; 0.285  ; vadr[12]  ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[11]  ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[9]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[7]   ; vadr[7]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[4]   ; vadr[4]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[3]   ; vadr[3]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.285  ; vadr[2]   ; vadr[2]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.405      ;
; 0.286  ; vadr[10]  ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.406      ;
; 0.286  ; vadr[8]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.406      ;
; 0.286  ; vadr[6]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.406      ;
; 0.295  ; vadr[13]  ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.415      ;
; 0.296  ; vadr[0]   ; vadr[0]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.416      ;
; 0.377  ; vadr[14]  ; vadr[14]  ; vadr[14]                                             ; clk_div[1]  ; -0.500       ; 1.897      ; 1.979      ;
; 0.390  ; odd       ; vadr[14]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.390  ; odd       ; vadr[0]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.390  ; odd       ; vadr[1]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.390  ; odd       ; vadr[2]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.390  ; odd       ; vadr[3]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.390  ; odd       ; vadr[4]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.390  ; odd       ; vadr[5]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.390  ; odd       ; vadr[6]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.390  ; odd       ; vadr[7]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.390  ; odd       ; vadr[8]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.390  ; odd       ; vadr[9]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.390  ; odd       ; vadr[10]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.390  ; odd       ; vadr[11]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.390  ; odd       ; vadr[12]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.390  ; odd       ; vadr[13]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 1.897      ; 1.899      ;
; 0.421  ; vadr[1]   ; vadr[2]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.541      ;
; 0.428  ; vadr[5]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.548      ;
; 0.429  ; vadr[11]  ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.549      ;
; 0.429  ; vadr[3]   ; vadr[4]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.549      ;
; 0.429  ; vadr[9]   ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.549      ;
; 0.429  ; vadr[7]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.549      ;
; 0.437  ; vadr[4]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.557      ;
; 0.437  ; vadr[2]   ; vadr[3]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.038      ; 0.557      ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_llc'                                                                  ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -0.411 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 1.416      ; 1.220      ;
; -0.245 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 1.416      ; 1.386      ;
; -0.082 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 1.420      ; 1.450      ;
; -0.044 ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 1.420      ; 1.488      ;
; 0.000  ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 1.416      ; 1.528      ;
; 0.061  ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 1.420      ; 1.593      ;
; 0.157  ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 1.420      ; 1.689      ;
; 0.179  ; CodeCnt[0]  ; CodeCnt[0] ; clk_llc      ; clk_llc     ; 0.000        ; 0.039      ; 0.300      ;
; 0.201  ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 1.416      ; 1.729      ;
; 0.228  ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 1.420      ; 1.760      ;
; 0.274  ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 1.420      ; 1.806      ;
; 0.275  ; vpo_wrxd1   ; vpo_wrxd2  ; clk_llc      ; clk_llc     ; 0.000        ; 0.039      ; 0.396      ;
; 0.323  ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 1.416      ; 1.851      ;
; 0.342  ; vpo_wrxd2   ; vpo_wrxd3  ; clk_llc      ; clk_llc     ; 0.000        ; 0.039      ; 0.463      ;
; 0.352  ; Y_Data1[1]  ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.039      ; 0.473      ;
; 0.358  ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 1.420      ; 1.890      ;
; 0.404  ; Cr_Data1[0] ; A_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.054      ; 0.540      ;
; 0.419  ; Cr_Data1[1] ; B1_int[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 0.541      ;
; 0.433  ; Y_Data2[1]  ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.039      ; 0.554      ;
; 0.458  ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 1.420      ; 1.990      ;
; 0.459  ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; -0.024     ; 0.547      ;
; 0.507  ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 1.416      ; 2.035      ;
; 0.547  ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; -0.024     ; 0.635      ;
; 0.565  ; B2_int[19]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.047      ; 0.694      ;
; 0.587  ; Cb_Data1[2] ; B2_int[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.707      ;
; 0.591  ; B2_int[20]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.047      ; 0.720      ;
; 0.591  ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; -0.028     ; 0.675      ;
; 0.605  ; CodeCnt[0]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.201      ; 0.888      ;
; 0.609  ; Cb_Data1[1] ; B2_int[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.729      ;
; 0.614  ; B2_int[17]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.547      ;
; 0.616  ; B2_int[13]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.549      ;
; 0.616  ; B2_int[17]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.549      ;
; 0.621  ; Cb_Data1[0] ; B2_int[4]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.741      ;
; 0.635  ; C_int[20]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 0.754      ;
; 0.648  ; C_int[11]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.774      ;
; 0.650  ; C_int[11]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.776      ;
; 0.661  ; C_int[10]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.787      ;
; 0.663  ; B2_int[12]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.596      ;
; 0.663  ; C_int[17]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.596      ;
; 0.663  ; C_int[10]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.789      ;
; 0.665  ; C_int[17]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.598      ;
; 0.665  ; B2_int[6]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.043      ; 0.790      ;
; 0.668  ; B2_int[11]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.143     ; 0.607      ;
; 0.669  ; B2_int[14]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.602      ;
; 0.674  ; B2_int[17]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.607      ;
; 0.677  ; B2_int[5]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.043      ; 0.802      ;
; 0.684  ; B2_int[18]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.047      ; 0.813      ;
; 0.686  ; CodeCnt[0]  ; CodeCnt[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.039      ; 0.807      ;
; 0.709  ; C_int[9]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.835      ;
; 0.711  ; C_int[19]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 0.830      ;
; 0.711  ; C_int[9]    ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.837      ;
; 0.718  ; B2_int[10]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.143     ; 0.657      ;
; 0.718  ; B2_int[19]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.047      ; 0.847      ;
; 0.721  ; C_int[8]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.847      ;
; 0.722  ; C_int[18]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 0.841      ;
; 0.722  ; C_int[15]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.655      ;
; 0.723  ; C_int[8]    ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.849      ;
; 0.724  ; C_int[15]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.657      ;
; 0.724  ; B2_int[4]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.043      ; 0.849      ;
; 0.726  ; B2_int[16]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.659      ;
; 0.728  ; B2_int[16]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.661      ;
; 0.729  ; B2_int[9]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.143     ; 0.668      ;
; 0.730  ; C_int[18]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 0.849      ;
; 0.732  ; CodeCnt[1]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.201      ; 1.015      ;
; 0.732  ; C_int[18]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.037      ; 0.851      ;
; 0.732  ; X_int[8]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.858      ;
; 0.733  ; B1_int[13]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.038      ; 0.853      ;
; 0.734  ; C_int[14]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.667      ;
; 0.734  ; X_int[8]    ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.860      ;
; 0.734  ; B2_int[13]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.667      ;
; 0.736  ; C_int[14]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.669      ;
; 0.736  ; C_int[11]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.862      ;
; 0.736  ; B2_int[13]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.669      ;
; 0.737  ; C_int[16]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.670      ;
; 0.739  ; C_int[16]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.672      ;
; 0.743  ; C_int[16]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.676      ;
; 0.744  ; B2_int[16]  ; G_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.677      ;
; 0.744  ; B2_int[15]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.143     ; 0.683      ;
; 0.745  ; B2_int[14]  ; G_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.678      ;
; 0.746  ; C_int[14]   ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.679      ;
; 0.747  ; C_int[17]   ; B_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.680      ;
; 0.747  ; C_int[15]   ; B_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.680      ;
; 0.747  ; B2_int[17]  ; G_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.680      ;
; 0.749  ; B2_int[13]  ; G_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.682      ;
; 0.749  ; C_int[10]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.875      ;
; 0.749  ; C_int[11]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.875      ;
; 0.751  ; C_int[17]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.684      ;
; 0.756  ; C_int[11]   ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.882      ;
; 0.759  ; C_int[13]   ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.692      ;
; 0.759  ; B2_int[12]  ; G_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.692      ;
; 0.762  ; C_int[10]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.888      ;
; 0.765  ; CodeCnt[0]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.000      ; 0.847      ;
; 0.766  ; C_int[11]   ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.892      ;
; 0.769  ; C_int[7]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.895      ;
; 0.769  ; C_int[10]   ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.895      ;
; 0.771  ; C_int[7]    ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.044      ; 0.897      ;
; 0.772  ; B1_int[20]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.047      ; 0.901      ;
; 0.773  ; X_int[13]   ; B_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.149     ; 0.706      ;
; 0.777  ; Cb_Data1[4] ; C_int[8]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.035      ; 0.894      ;
; 0.778  ; B2_int[8]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.143     ; 0.717      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_llc2'                                                                ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.152 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 1.419      ; 1.482      ;
; 0.180  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.038      ; 0.300      ;
; 0.399  ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.038      ; 0.519      ;
; 0.498  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 1.419      ; 1.632      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                                                                ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -0.001 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]           ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.185      ; 0.469      ;
; 0.062  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]           ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.185      ; 0.532      ;
; 0.167  ; cs[3]                                                                                        ; cs[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.171  ; cs[0]                                                                                        ; cs[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.300      ;
; 0.175  ; ram_G[5]                                                                                     ; ram_G[5]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.296      ;
; 0.175  ; ram_state[0]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.296      ;
; 0.175  ; ram_state[2]                                                                                 ; ram_state[2]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.296      ;
; 0.175  ; ram_state[1]                                                                                 ; ram_state[1]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.296      ;
; 0.177  ; waitx_d3                                                                                     ; waitx_d4                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.306      ;
; 0.177  ; waitx_d2                                                                                     ; waitx_d3                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.306      ;
; 0.231  ; cs[3]                                                                                        ; cs[4]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.360      ;
; 0.246  ; oddframe_d2                                                                                  ; oddframe_d3                                                                                            ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.375      ;
; 0.250  ; waitx_d4                                                                                     ; waitx_d5                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.379      ;
; 0.256  ; waitx_d9                                                                                     ; waitx_d10                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.377      ;
; 0.257  ; waitx_d7                                                                                     ; waitx_d8                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.378      ;
; 0.260  ; waitx_d8                                                                                     ; waitx_d9                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.381      ;
; 0.295  ; cs[1]                                                                                        ; cs[2]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.424      ;
; 0.307  ; cs[5]                                                                                        ; cs[6]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.436      ;
; 0.315  ; cs[1]                                                                                        ; cs[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.444      ;
; 0.317  ; waitx_d1                                                                                     ; waitx_d2                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.446      ;
; 0.320  ; ram_state[4]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.441      ;
; 0.369  ; ram_state[2]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.490      ;
; 0.373  ; waitx_d6                                                                                     ; waitx_d7                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.149     ; 0.306      ;
; 0.396  ; cs[0]                                                                                        ; cs[5]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.525      ;
; 0.401  ; ram_state[1]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.522      ;
; 0.405  ; ram_state[1]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.526      ;
; 0.433  ; ram_state[0]                                                                                 ; ram_G[2]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.554      ;
; 0.439  ; oddframe_d1                                                                                  ; A_addr                                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.567      ;
; 0.441  ; ram_B[0]                                                                                     ; ram_B[0]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.562      ;
; 0.448  ; ram_state[0]                                                                                 ; ram_state[1]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.569      ;
; 0.448  ; ram_state[0]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.569      ;
; 0.449  ; cs[2]                                                                                        ; waitx_d1                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.576      ;
; 0.450  ; ram_state[0]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.571      ;
; 0.455  ; ram_state[3]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.576      ;
; 0.457  ; cs[0]                                                                                        ; cs[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.586      ;
; 0.460  ; oddframe_d1                                                                                  ; oddframe_d2                                                                                            ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.588      ;
; 0.466  ; A_addr                                                                                       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.148     ; 0.400      ;
; 0.471  ; oddframe_d3                                                                                  ; A_addr                                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.600      ;
; 0.476  ; ram_state[1]                                                                                 ; ram_state[0]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.597      ;
; 0.477  ; cs[0]                                                                                        ; cs[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.606      ;
; 0.500  ; odd                                                                                          ; oddframe_d1                                                                                            ; odd                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 1.061      ;
; 0.508  ; cs[3]                                                                                        ; cs[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.637      ;
; 0.521  ; ram_state[0]                                                                                 ; ram_B[1]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.642      ;
; 0.521  ; ram_state[4]                                                                                 ; ram_state[1]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.642      ;
; 0.521  ; ram_state[4]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.642      ;
; 0.523  ; ram_state[4]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.644      ;
; 0.526  ; ram_R[0]                                                                                     ; ram_R[0]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.647      ;
; 0.528  ; ram_state[2]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.649      ;
; 0.529  ; ram_R[4]                                                                                     ; ram_R[4]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.651      ;
; 0.532  ; ram_state[2]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.653      ;
; 0.533  ; cs[3]                                                                                        ; cs[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.662      ;
; 0.535  ; ram_B[7]                                                                                     ; ram_B[7]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.656      ;
; 0.536  ; cs[1]                                                                                        ; cs[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.665      ;
; 0.539  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.369      ; 1.212      ;
; 0.548  ; cs[5]                                                                                        ; cs[5]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.677      ;
; 0.548  ; ram_state[3]                                                                                 ; ram_state[2]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.669      ;
; 0.551  ; ram_state[0]                                                                                 ; ram_G[4]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.672      ;
; 0.556  ; ram_state[4]                                                                                 ; ram_state[2]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.677      ;
; 0.575  ; ram_B[6]                                                                                     ; ram_B[6]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.697      ;
; 0.580  ; ram_state[0]                                                                                 ; ram_B[7]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.701      ;
; 0.586  ; ram_state[3]                                                                                 ; ram_state[1]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.707      ;
; 0.586  ; ram_state[3]                                                                                 ; ram_state[4]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.707      ;
; 0.588  ; ram_state[3]                                                                                 ; ram_state[3]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.709      ;
; 0.589  ; ram_state[0]                                                                                 ; ram_B[10]                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.719      ;
; 0.590  ; ram_state[0]                                                                                 ; ram_R[8]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.720      ;
; 0.593  ; ram_state[0]                                                                                 ; ram_R[3]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.714      ;
; 0.596  ; ram_state[0]                                                                                 ; ram_B[11]                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.726      ;
; 0.597  ; ram_state[0]                                                                                 ; ram_R[2]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.718      ;
; 0.598  ; ram_state[0]                                                                                 ; ram_G[3]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.719      ;
; 0.613  ; cs[1]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|wren_a_store               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.740      ;
; 0.629  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a94~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.369      ; 1.302      ;
; 0.634  ; cs[2]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.149     ; 0.567      ;
; 0.634  ; cs[2]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.149     ; 0.567      ;
; 0.637  ; ram_state[0]                                                                                 ; ram_G[11]                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.769      ;
; 0.637  ; ram_state[0]                                                                                 ; ram_state[2]                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.758      ;
; 0.638  ; ram_G[0]                                                                                     ; ram_G[0]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.760      ;
; 0.640  ; ram_state[0]                                                                                 ; ram_G[9]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.772      ;
; 0.642  ; ram_state[0]                                                                                 ; ram_B[9]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.774      ;
; 0.643  ; ram_state[0]                                                                                 ; ram_R[7]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.775      ;
; 0.644  ; cs[5]                                                                                        ; cs[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.773      ;
; 0.653  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[0]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.796      ;
; 0.653  ; ram_state[0]                                                                                 ; ram_B[8]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.785      ;
; 0.653  ; ram_state[0]                                                                                 ; ram_G[12]                                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.783      ;
; 0.656  ; cs[5]                                                                                        ; cs[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.785      ;
; 0.668  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[2]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.811      ;
; 0.670  ; cs[5]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|rden_a_store               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.797      ;
; 0.671  ; ram_R[6]                                                                                     ; ram_R[6]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.793      ;
; 0.672  ; ram_B[3]                                                                                     ; ram_B[3]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.794      ;
; 0.691  ; cs[1]                                                                                        ; waitx_d1                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.818      ;
; 0.704  ; cs[2]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.149     ; 0.637      ;
; 0.704  ; ram_B[8]                                                                                     ; ram_B[8]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.826      ;
; 0.705  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.365      ; 1.374      ;
; 0.718  ; cs[1]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.149     ; 0.651      ;
; 0.719  ; ram_G[7]                                                                                     ; ram_G[7]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.841      ;
; 0.722  ; ram_B[1]                                                                                     ; ram_B[1]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.843      ;
; 0.731  ; ram_R[5]                                                                                     ; ram_R[5]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.853      ;
; 0.745  ; ram_state[0]                                                                                 ; ram_G[5]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.871      ;
; 0.745  ; ram_B[6]                                                                                     ; ram_B[7]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 0.858      ;
; 0.757  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a53~porta_we_reg ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.355      ; 1.416      ;
; 0.759  ; ram_B[4]                                                                                     ; ram_B[4]                                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.881      ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.300      ;
; 0.214 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.241      ; 0.537      ;
; 0.225 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.241      ; 0.548      ;
; 0.274 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.393      ;
; 0.275 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.394      ;
; 0.275 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.394      ;
; 0.275 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.241      ; 0.598      ;
; 0.276 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.046      ; 0.404      ;
; 0.281 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.400      ;
; 0.282 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.401      ;
; 0.286 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.241      ; 0.609      ;
; 0.287 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.241      ; 0.610      ;
; 0.419 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.538      ;
; 0.427 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.546      ;
; 0.428 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.547      ;
; 0.429 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.548      ;
; 0.430 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.549      ;
; 0.431 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.550      ;
; 0.477 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.596      ;
; 0.488 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.607      ;
; 0.489 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.037      ; 0.608      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.197 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.021      ; 0.300      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.197 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.021      ; 0.300      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; -0.049 ; 0.135        ; 0.184          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -0.049 ; 0.135        ; 0.184          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.857  ; 0.857        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.857  ; 0.857        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; href  ; Rise       ; href2        ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.536  ; 0.752        ; 0.216          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.754  ; 0.754        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; 0.024  ; 0.208        ; 0.184          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.203  ; 0.203        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.575  ; 0.791        ; 0.216          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.793  ; 0.793        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[13]                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[13]                   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[13]|clk               ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[13]                   ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[13]|clk               ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+-------+--------------+----------------+-----------------+------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock                                                ; Clock Edge ; Target                                                                                                        ;
+-------+--------------+----------------+-----------------+------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; 4.744 ; 4.974        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_address_reg0  ;
; 4.744 ; 4.974        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_re_reg        ;
; 4.744 ; 4.974        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_we_reg        ;
; 4.744 ; 4.974        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a62~porta_address_reg0  ;
; 4.744 ; 4.974        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a62~porta_re_reg        ;
; 4.744 ; 4.974        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a62~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_re_reg         ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg         ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_re_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_re_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a127~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a127~porta_re_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a127~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a16~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a39~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a47~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a48~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a48~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a48~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a50~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a50~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a50~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a51~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a51~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a51~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55                     ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a55~porta_datain_reg0   ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a62                     ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a62~porta_datain_reg0   ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a64~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a64~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a64~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a65~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a65~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a65~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a75~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a75~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a75~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a83~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a84~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a96~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a9~porta_address_reg0   ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a9~porta_re_reg         ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a9~porta_we_reg         ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0                      ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106                    ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_re_reg        ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg        ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a117~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_address_reg0  ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_re_reg        ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_we_reg        ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120                    ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_datain_reg0  ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a124~porta_we_reg       ;
+-------+--------------+----------------+-----------------+------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc'                                         ;
+--------+--------------+----------------+-----------------+---------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target      ;
+--------+--------------+----------------+-----------------+---------+------------+-------------+
; 17.947 ; 18.131       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[12]  ;
; 17.947 ; 18.131       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[13]  ;
; 17.947 ; 18.131       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[14]  ;
; 17.947 ; 18.131       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[16]  ;
; 17.947 ; 18.131       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[17]  ;
; 17.953 ; 18.137       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[15]  ;
; 17.953 ; 18.137       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[10]  ;
; 17.953 ; 18.137       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[11]  ;
; 17.953 ; 18.137       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[15]  ;
; 17.953 ; 18.137       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[7]   ;
; 17.953 ; 18.137       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[8]   ;
; 17.953 ; 18.137       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[9]   ;
; 17.953 ; 18.137       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[12]   ;
; 17.953 ; 18.137       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[13]   ;
; 17.953 ; 18.137       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[14]   ;
; 17.953 ; 18.137       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[15]   ;
; 17.953 ; 18.137       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[16]   ;
; 17.953 ; 18.137       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[17]   ;
; 17.953 ; 18.137       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[13]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[5]    ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[0]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[1]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[15]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[16]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[17]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[18]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[19]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[20]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[5]    ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[6]    ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[7]    ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[18]  ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[19]  ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[20]  ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[12]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[13]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[14]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[15]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[16]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[17]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[18]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[19]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[20]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[10]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[14]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[10]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[11]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[12]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[13]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[14]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[15]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[16]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[17]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[18]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[19]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[20]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[6]    ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[7]    ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[8]    ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[9]    ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[10]  ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[11]  ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[12]  ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[13]  ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[14]  ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[16]  ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[17]  ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[18]  ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[19]  ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[20]  ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[7]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[8]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[9]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[4]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[5]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[6]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[13]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[14]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[15]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[16]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[17]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[18]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[19]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[20]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[10]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[11]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[18]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[19]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[20]   ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[7]    ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[8]    ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[9]    ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[0] ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[1] ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[2] ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[3] ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[4] ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[5] ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[6] ;
; 17.973 ; 18.157       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[7] ;
+--------+--------------+----------------+-----------------+---------+------------+-------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+-----------------+------------+--------+-------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+-------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; 0.072  ; 0.360 ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; -0.044 ; 0.205 ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; 0.220  ; 0.530 ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; 0.425  ; 0.735 ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.216  ; 0.544 ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; 1.170  ; 1.816 ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; 1.148  ; 1.775 ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; 0.969  ; 1.570 ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; 1.092  ; 1.706 ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; 0.951  ; 1.545 ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; 0.960  ; 1.563 ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; 0.914  ; 1.520 ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; 0.976  ; 1.578 ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; 1.170  ; 1.816 ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; 0.602  ; 0.921 ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; 5.404  ; 6.044 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; 5.283  ; 5.928 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; 5.332  ; 5.986 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; 5.319  ; 5.947 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; 5.247  ; 5.864 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; 5.352  ; 5.990 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; 5.404  ; 6.044 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; 5.379  ; 6.015 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; 5.273  ; 5.892 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; 4.832  ; 5.453 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; 5.078  ; 5.723 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; 4.682  ; 5.299 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; 4.709  ; 5.314 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; 5.151  ; 5.805 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; 5.016  ; 5.636 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; 4.763  ; 5.400 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; 3.028  ; 3.763 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; 3.027  ; 3.738 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; 2.963  ; 3.693 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; 0.961  ; 1.254 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; 4.991  ; 5.947 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; 1.414  ; 1.654 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; 0.151  ; -0.127 ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; 0.445  ; 0.080  ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; 0.056  ; -0.199 ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; -0.091 ; -0.388 ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.052  ; -0.258 ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; -0.668 ; -1.261 ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; -0.919 ; -1.533 ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; -0.672 ; -1.267 ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; -0.672 ; -1.264 ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; -0.688 ; -1.279 ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; -0.688 ; -1.283 ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; -0.668 ; -1.261 ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; -0.755 ; -1.341 ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; -0.742 ; -1.359 ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; -0.226 ; -0.520 ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; -2.087 ; -2.696 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; -2.323 ; -2.966 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; -2.295 ; -2.954 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; -2.292 ; -2.917 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; -2.142 ; -2.768 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; -2.269 ; -2.898 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; -2.244 ; -2.895 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; -2.161 ; -2.776 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; -2.182 ; -2.806 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; -2.173 ; -2.791 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; -2.257 ; -2.904 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; -2.087 ; -2.696 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; -2.104 ; -2.719 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; -2.323 ; -2.975 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; -2.115 ; -2.743 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; -2.131 ; -2.746 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; -1.920 ; -2.565 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; -2.141 ; -2.810 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; -2.125 ; -2.808 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; -0.600 ; -0.890 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; -3.335 ; -4.209 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; -1.034 ; -1.274 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 5.146 ; 5.498 ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 5.273 ; 5.508 ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 4.483 ; 4.902 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 3.438 ; 3.695 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 4.483 ; 4.902 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 3.710 ; 4.056 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 3.217 ; 3.478 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 3.221 ; 3.472 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 3.282 ; 3.514 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 4.092 ; 4.449 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 3.076 ; 3.291 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 3.505 ; 3.745 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 3.572 ; 3.839 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 3.397 ; 3.659 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 3.037 ; 3.271 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 3.052 ; 3.258 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 3.842 ; 4.163 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 3.905 ; 4.250 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 3.448 ; 3.730 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 4.494 ; 4.836 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 4.575 ; 4.917 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 4.754 ; 4.906 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 6.010 ; 6.332 ; Rise       ; vadr[14]                                             ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 4.960 ; 5.298 ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 5.080 ; 5.307 ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 2.702 ; 2.915 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 3.086 ; 3.332 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 4.088 ; 4.491 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 3.348 ; 3.682 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 2.874 ; 3.125 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 2.878 ; 3.120 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 2.937 ; 3.160 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 3.714 ; 4.058 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 2.738 ; 2.946 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 3.151 ; 3.382 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 3.215 ; 3.473 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 3.047 ; 3.300 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 2.702 ; 2.928 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 2.716 ; 2.915 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 3.475 ; 3.784 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 3.535 ; 3.867 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 3.096 ; 3.368 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 4.046 ; 4.338 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 4.151 ; 4.386 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 2.618 ; 2.751 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 5.778 ; 6.087 ; Rise       ; vadr[14]                                             ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; AMAmem_csx ; AMAmem_data[0]  ; 3.870 ; 3.854 ; 4.521 ; 4.505 ;
; AMAmem_csx ; AMAmem_data[1]  ; 3.870 ; 3.854 ; 4.521 ; 4.505 ;
; AMAmem_csx ; AMAmem_data[2]  ; 3.761 ; 3.766 ; 4.394 ; 4.399 ;
; AMAmem_csx ; AMAmem_data[3]  ; 4.247 ; 4.252 ; 4.945 ; 4.950 ;
; AMAmem_csx ; AMAmem_data[4]  ; 4.258 ; 4.263 ; 4.961 ; 4.966 ;
; AMAmem_csx ; AMAmem_data[5]  ; 4.247 ; 4.252 ; 4.945 ; 4.950 ;
; AMAmem_csx ; AMAmem_data[6]  ; 4.237 ; 4.242 ; 4.920 ; 4.925 ;
; AMAmem_csx ; AMAmem_data[7]  ; 4.258 ; 4.263 ; 4.961 ; 4.966 ;
; AMAmem_csx ; AMAmem_data[8]  ; 4.247 ; 4.252 ; 4.945 ; 4.950 ;
; AMAmem_csx ; AMAmem_data[9]  ; 4.237 ; 4.242 ; 4.920 ; 4.925 ;
; AMAmem_csx ; AMAmem_data[10] ; 4.237 ; 4.242 ; 4.920 ; 4.925 ;
; AMAmem_csx ; AMAmem_data[11] ; 4.254 ; 4.259 ; 4.956 ; 4.961 ;
; AMAmem_csx ; AMAmem_data[12] ; 4.424 ; 4.429 ; 5.147 ; 5.152 ;
; AMAmem_csx ; AMAmem_data[13] ; 4.245 ; 4.250 ; 4.945 ; 4.950 ;
; AMAmem_csx ; AMAmem_data[14] ; 4.245 ; 4.250 ; 4.945 ; 4.950 ;
; AMAmem_csx ; AMAmem_data[15] ; 4.267 ; 4.272 ; 4.974 ; 4.979 ;
; AMAmem_csx ; AMAmem_waitx    ; 5.866 ;       ;       ; 6.783 ;
+------------+-----------------+-------+-------+-------+-------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; AMAmem_csx ; AMAmem_data[0]  ; 3.745 ; 3.729 ; 4.384 ; 4.368 ;
; AMAmem_csx ; AMAmem_data[1]  ; 3.745 ; 3.729 ; 4.384 ; 4.368 ;
; AMAmem_csx ; AMAmem_data[2]  ; 3.641 ; 3.646 ; 4.265 ; 4.270 ;
; AMAmem_csx ; AMAmem_data[3]  ; 4.108 ; 4.113 ; 4.794 ; 4.799 ;
; AMAmem_csx ; AMAmem_data[4]  ; 4.119 ; 4.124 ; 4.809 ; 4.814 ;
; AMAmem_csx ; AMAmem_data[5]  ; 4.108 ; 4.113 ; 4.794 ; 4.799 ;
; AMAmem_csx ; AMAmem_data[6]  ; 4.099 ; 4.104 ; 4.770 ; 4.775 ;
; AMAmem_csx ; AMAmem_data[7]  ; 4.119 ; 4.124 ; 4.809 ; 4.814 ;
; AMAmem_csx ; AMAmem_data[8]  ; 4.108 ; 4.113 ; 4.794 ; 4.799 ;
; AMAmem_csx ; AMAmem_data[9]  ; 4.099 ; 4.104 ; 4.770 ; 4.775 ;
; AMAmem_csx ; AMAmem_data[10] ; 4.099 ; 4.104 ; 4.770 ; 4.775 ;
; AMAmem_csx ; AMAmem_data[11] ; 4.115 ; 4.120 ; 4.804 ; 4.809 ;
; AMAmem_csx ; AMAmem_data[12] ; 4.278 ; 4.283 ; 4.987 ; 4.992 ;
; AMAmem_csx ; AMAmem_data[13] ; 4.106 ; 4.111 ; 4.794 ; 4.799 ;
; AMAmem_csx ; AMAmem_data[14] ; 4.106 ; 4.111 ; 4.794 ; 4.799 ;
; AMAmem_csx ; AMAmem_data[15] ; 4.127 ; 4.132 ; 4.821 ; 4.826 ;
; AMAmem_csx ; AMAmem_waitx    ; 5.645 ;       ;       ; 6.534 ;
+------------+-----------------+-------+-------+-------+-------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                    ;
+-------------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                                 ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                                      ; -81.418   ; -1.930  ; N/A      ; N/A     ; -3.000              ;
;  clk_div[1]                                           ; -1.643    ; -1.930  ; N/A      ; N/A     ; -1.285              ;
;  clk_llc                                              ; -1.956    ; -0.635  ; N/A      ; N/A     ; 17.947              ;
;  clk_llc2                                             ; -0.407    ; -0.152  ; N/A      ; N/A     ; -3.000              ;
;  href                                                 ; 0.203     ; 0.197   ; N/A      ; N/A     ; -3.000              ;
;  odd                                                  ; 0.203     ; 0.197   ; N/A      ; N/A     ; -3.000              ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -81.418   ; -0.032  ; N/A      ; N/A     ; 4.674               ;
;  vadr[14]                                             ; -0.838    ; 0.181   ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                                       ; -4908.493 ; -20.455 ; 0.0      ; 0.0     ; -46.265             ;
;  clk_div[1]                                           ; -17.511   ; -19.735 ; N/A      ; N/A     ; -24.415             ;
;  clk_llc                                              ; -5.632    ; -0.711  ; N/A      ; N/A     ; 0.000               ;
;  clk_llc2                                             ; -0.407    ; -0.152  ; N/A      ; N/A     ; -5.570              ;
;  href                                                 ; 0.000     ; 0.000   ; N/A      ; N/A     ; -4.285              ;
;  odd                                                  ; 0.000     ; 0.000   ; N/A      ; N/A     ; -4.285              ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -4881.826 ; -0.032  ; N/A      ; N/A     ; 0.000               ;
;  vadr[14]                                             ; -3.117    ; 0.000   ; N/A      ; N/A     ; -7.710              ;
+-------------------------------------------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                        ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; 0.204  ; 0.360  ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; -0.044 ; 0.205  ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; 0.494  ; 0.661  ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; 0.935  ; 1.044  ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.532  ; 0.642  ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; 2.518  ; 2.960  ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; 2.516  ; 2.954  ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; 2.140  ; 2.539  ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; 2.396  ; 2.794  ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; 2.113  ; 2.507  ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; 2.134  ; 2.538  ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; 2.079  ; 2.483  ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; 2.134  ; 2.548  ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; 2.518  ; 2.960  ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; 1.346  ; 1.440  ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; 11.243 ; 11.754 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; 11.063 ; 11.513 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; 11.057 ; 11.609 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; 11.103 ; 11.556 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; 10.866 ; 11.390 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; 11.176 ; 11.639 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; 11.210 ; 11.754 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; 11.243 ; 11.655 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; 10.950 ; 11.454 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; 10.054 ; 10.522 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; 10.600 ; 11.081 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; 9.814  ; 10.265 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; 9.865  ; 10.319 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; 10.775 ; 11.272 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; 10.447 ; 10.946 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; 9.949  ; 10.435 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; 6.323  ; 6.845  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; 6.350  ; 6.860  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; 6.236  ; 6.817  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; 1.923  ; 1.979  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; 10.607 ; 11.129 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; 2.763  ; 2.808  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; 0.265  ; 0.256  ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; 0.803  ; 0.669  ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; 0.124  ; 0.071  ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; -0.091 ; -0.306 ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.052  ; -0.056 ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; -0.668 ; -1.261 ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; -0.919 ; -1.533 ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; -0.672 ; -1.267 ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; -0.672 ; -1.264 ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; -0.688 ; -1.279 ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; -0.688 ; -1.283 ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; -0.668 ; -1.261 ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; -0.755 ; -1.341 ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; -0.742 ; -1.359 ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; -0.226 ; -0.520 ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; -2.087 ; -2.696 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; -2.323 ; -2.966 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; -2.295 ; -2.954 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; -2.292 ; -2.917 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; -2.142 ; -2.768 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; -2.269 ; -2.898 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; -2.244 ; -2.895 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; -2.161 ; -2.776 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; -2.182 ; -2.806 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; -2.173 ; -2.791 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; -2.257 ; -2.904 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; -2.087 ; -2.696 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; -2.104 ; -2.719 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; -2.323 ; -2.975 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; -2.115 ; -2.743 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; -2.131 ; -2.746 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; -1.920 ; -2.565 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; -2.141 ; -2.810 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; -2.125 ; -2.808 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; -0.600 ; -0.890 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; -3.335 ; -4.209 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; -1.034 ; -1.274 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 10.485 ; 10.667 ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 10.850 ; 10.864 ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 9.290  ; 9.441  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 7.122  ; 7.208  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 9.290  ; 9.441  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 7.569  ; 7.742  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 6.627  ; 6.712  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 6.616  ; 6.728  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 6.878  ; 6.865  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 8.575  ; 8.645  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 6.377  ; 6.403  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 7.351  ; 7.311  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 7.454  ; 7.434  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 7.157  ; 7.123  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 6.222  ; 6.379  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 6.352  ; 6.401  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 7.962  ; 8.061  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 8.130  ; 8.256  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 7.146  ; 7.226  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 9.199  ; 9.403  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 9.579  ; 9.707  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 10.050 ; 9.983  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 12.372 ; 12.344 ; Rise       ; vadr[14]                                             ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 4.960 ; 5.298 ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 5.080 ; 5.307 ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 2.702 ; 2.915 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 3.086 ; 3.332 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 4.088 ; 4.491 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 3.348 ; 3.682 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 2.874 ; 3.125 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 2.878 ; 3.120 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 2.937 ; 3.160 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 3.714 ; 4.058 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 2.738 ; 2.946 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 3.151 ; 3.382 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 3.215 ; 3.473 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 3.047 ; 3.300 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 2.702 ; 2.928 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 2.716 ; 2.915 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 3.475 ; 3.784 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 3.535 ; 3.867 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 3.096 ; 3.368 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 4.046 ; 4.338 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 4.151 ; 4.386 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 2.618 ; 2.751 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 5.778 ; 6.087 ; Rise       ; vadr[14]                                             ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+-----------------+--------+-------+-------+--------+
; Input Port ; Output Port     ; RR     ; RF    ; FR    ; FF     ;
+------------+-----------------+--------+-------+-------+--------+
; AMAmem_csx ; AMAmem_data[0]  ; 7.843  ; 7.759 ; 8.333 ; 8.249  ;
; AMAmem_csx ; AMAmem_data[1]  ; 7.843  ; 7.759 ; 8.333 ; 8.249  ;
; AMAmem_csx ; AMAmem_data[2]  ; 7.611  ; 7.539 ; 8.105 ; 8.033  ;
; AMAmem_csx ; AMAmem_data[3]  ; 8.620  ; 8.548 ; 9.150 ; 9.078  ;
; AMAmem_csx ; AMAmem_data[4]  ; 8.651  ; 8.579 ; 9.181 ; 9.109  ;
; AMAmem_csx ; AMAmem_data[5]  ; 8.620  ; 8.548 ; 9.150 ; 9.078  ;
; AMAmem_csx ; AMAmem_data[6]  ; 8.622  ; 8.550 ; 9.130 ; 9.058  ;
; AMAmem_csx ; AMAmem_data[7]  ; 8.651  ; 8.579 ; 9.181 ; 9.109  ;
; AMAmem_csx ; AMAmem_data[8]  ; 8.620  ; 8.548 ; 9.150 ; 9.078  ;
; AMAmem_csx ; AMAmem_data[9]  ; 8.622  ; 8.550 ; 9.130 ; 9.058  ;
; AMAmem_csx ; AMAmem_data[10] ; 8.622  ; 8.550 ; 9.130 ; 9.058  ;
; AMAmem_csx ; AMAmem_data[11] ; 8.634  ; 8.562 ; 9.166 ; 9.094  ;
; AMAmem_csx ; AMAmem_data[12] ; 8.980  ; 8.908 ; 9.511 ; 9.439  ;
; AMAmem_csx ; AMAmem_data[13] ; 8.642  ; 8.570 ; 9.173 ; 9.101  ;
; AMAmem_csx ; AMAmem_data[14] ; 8.642  ; 8.570 ; 9.173 ; 9.101  ;
; AMAmem_csx ; AMAmem_data[15] ; 8.666  ; 8.594 ; 9.200 ; 9.128  ;
; AMAmem_csx ; AMAmem_waitx    ; 12.313 ;       ;       ; 12.803 ;
+------------+-----------------+--------+-------+-------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; AMAmem_csx ; AMAmem_data[0]  ; 3.745 ; 3.729 ; 4.384 ; 4.368 ;
; AMAmem_csx ; AMAmem_data[1]  ; 3.745 ; 3.729 ; 4.384 ; 4.368 ;
; AMAmem_csx ; AMAmem_data[2]  ; 3.641 ; 3.646 ; 4.265 ; 4.270 ;
; AMAmem_csx ; AMAmem_data[3]  ; 4.108 ; 4.113 ; 4.794 ; 4.799 ;
; AMAmem_csx ; AMAmem_data[4]  ; 4.119 ; 4.124 ; 4.809 ; 4.814 ;
; AMAmem_csx ; AMAmem_data[5]  ; 4.108 ; 4.113 ; 4.794 ; 4.799 ;
; AMAmem_csx ; AMAmem_data[6]  ; 4.099 ; 4.104 ; 4.770 ; 4.775 ;
; AMAmem_csx ; AMAmem_data[7]  ; 4.119 ; 4.124 ; 4.809 ; 4.814 ;
; AMAmem_csx ; AMAmem_data[8]  ; 4.108 ; 4.113 ; 4.794 ; 4.799 ;
; AMAmem_csx ; AMAmem_data[9]  ; 4.099 ; 4.104 ; 4.770 ; 4.775 ;
; AMAmem_csx ; AMAmem_data[10] ; 4.099 ; 4.104 ; 4.770 ; 4.775 ;
; AMAmem_csx ; AMAmem_data[11] ; 4.115 ; 4.120 ; 4.804 ; 4.809 ;
; AMAmem_csx ; AMAmem_data[12] ; 4.278 ; 4.283 ; 4.987 ; 4.992 ;
; AMAmem_csx ; AMAmem_data[13] ; 4.106 ; 4.111 ; 4.794 ; 4.799 ;
; AMAmem_csx ; AMAmem_data[14] ; 4.106 ; 4.111 ; 4.794 ; 4.799 ;
; AMAmem_csx ; AMAmem_data[15] ; 4.127 ; 4.132 ; 4.821 ; 4.826 ;
; AMAmem_csx ; AMAmem_waitx    ; 5.645 ;       ;       ; 6.534 ;
+------------+-----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; AMAmem_waitx    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_irq0     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_irq1     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_test        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; vpo[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[10]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[11]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[12]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[13]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[14]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[15]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_csx              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; resetx                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; odd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vref                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_llc                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; href                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_rdx              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_wrx              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_llc2                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[9]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[8]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[11]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[10]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[13]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[12]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[14]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[14]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[13]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[12]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[11]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[10]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[9]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[8]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[15]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AMAmem_waitx    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_irq0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_irq1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; led_test        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AMAmem_waitx    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_irq0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_irq1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; led_test        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.0071 V           ; 0.116 V                              ; 0.028 V                              ; 4.61e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.0071 V          ; 0.116 V                             ; 0.028 V                             ; 4.61e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; AMAmem_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.0071 V           ; 0.116 V                              ; 0.028 V                              ; 4.61e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.0071 V          ; 0.116 V                             ; 0.028 V                             ; 4.61e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; AMAmem_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.77e-07 V                   ; 2.35 V              ; -0.00801 V          ; 0.087 V                              ; 0.01 V                               ; 4.39e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.77e-07 V                  ; 2.35 V             ; -0.00801 V         ; 0.087 V                             ; 0.01 V                              ; 4.39e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.28e-06 V                   ; 2.34 V              ; -0.00738 V          ; 0.097 V                              ; 0.024 V                              ; 6.41e-10 s                  ; 8.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.28e-06 V                  ; 2.34 V             ; -0.00738 V         ; 0.097 V                             ; 0.024 V                             ; 6.41e-10 s                 ; 8.13e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AMAmem_waitx    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_irq0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_irq1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; led_test        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; AMAmem_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; AMAmem_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; clk_div[1]                                           ; clk_div[1]                                           ; 119          ; 0        ; 0        ; 0        ;
; href                                                 ; clk_div[1]                                           ; 38           ; 19       ; 0        ; 0        ;
; odd                                                  ; clk_div[1]                                           ; 34           ; 34       ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]                                           ; 4            ; 0        ; 0        ; 0        ;
; vadr[14]                                             ; clk_div[1]                                           ; 1            ; 1        ; 0        ; 0        ;
; clk_div[1]                                           ; clk_llc                                              ; 1            ; 1        ; 0        ; 0        ;
; clk_llc                                              ; clk_llc                                              ; 5004         ; 0        ; 0        ; 0        ;
; href                                                 ; clk_llc                                              ; 6            ; 3        ; 0        ; 0        ;
; odd                                                  ; clk_llc                                              ; 3            ; 3        ; 0        ; 0        ;
; clk_div[1]                                           ; clk_llc2                                             ; 1            ; 1        ; 0        ; 0        ;
; clk_llc2                                             ; clk_llc2                                             ; 2            ; 0        ; 0        ; 0        ;
; href                                                 ; href                                                 ; 1            ; 0        ; 0        ; 0        ;
; odd                                                  ; odd                                                  ; 1            ; 0        ; 0        ; 0        ;
; clk_div[1]                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 2417         ; 0        ; 0        ; 0        ;
; clk_llc                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 21108        ; 0        ; 0        ; 0        ;
; odd                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 643          ; 1        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 641          ; 641      ; 0        ; 0        ;
; vadr[14]                                             ; vadr[14]                                             ; 21           ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; clk_div[1]                                           ; clk_div[1]                                           ; 119          ; 0        ; 0        ; 0        ;
; href                                                 ; clk_div[1]                                           ; 38           ; 19       ; 0        ; 0        ;
; odd                                                  ; clk_div[1]                                           ; 34           ; 34       ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]                                           ; 4            ; 0        ; 0        ; 0        ;
; vadr[14]                                             ; clk_div[1]                                           ; 1            ; 1        ; 0        ; 0        ;
; clk_div[1]                                           ; clk_llc                                              ; 1            ; 1        ; 0        ; 0        ;
; clk_llc                                              ; clk_llc                                              ; 5004         ; 0        ; 0        ; 0        ;
; href                                                 ; clk_llc                                              ; 6            ; 3        ; 0        ; 0        ;
; odd                                                  ; clk_llc                                              ; 3            ; 3        ; 0        ; 0        ;
; clk_div[1]                                           ; clk_llc2                                             ; 1            ; 1        ; 0        ; 0        ;
; clk_llc2                                             ; clk_llc2                                             ; 2            ; 0        ; 0        ; 0        ;
; href                                                 ; href                                                 ; 1            ; 0        ; 0        ; 0        ;
; odd                                                  ; odd                                                  ; 1            ; 0        ; 0        ; 0        ;
; clk_div[1]                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 2417         ; 0        ; 0        ; 0        ;
; clk_llc                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 21108        ; 0        ; 0        ; 0        ;
; odd                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 643          ; 1        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 641          ; 641      ; 0        ; 0        ;
; vadr[14]                                             ; vadr[14]                                             ; 21           ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 28    ; 28   ;
; Unconstrained Input Port Paths  ; 3930  ; 3930 ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 52    ; 52   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Jul 24 17:40:44 2018
Info: Command: quartus_sta SoC_Brain -c SoC_Brain
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SoC_Brain.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name clk_llc clk_llc
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 27 -multiply_by 100 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name vadr[14] vadr[14]
    Info (332105): create_clock -period 1.000 -name clk_div[1] clk_div[1]
    Info (332105): create_clock -period 1.000 -name href href
    Info (332105): create_clock -period 1.000 -name clk_llc2 clk_llc2
    Info (332105): create_clock -period 1.000 -name odd odd
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -81.418
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -81.418           -4881.826 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.956              -5.632 clk_llc 
    Info (332119):    -1.643             -17.511 clk_div[1] 
    Info (332119):    -0.838              -3.117 vadr[14] 
    Info (332119):    -0.407              -0.407 clk_llc2 
    Info (332119):     0.203               0.000 href 
    Info (332119):     0.203               0.000 odd 
Info (332146): Worst-case hold slack is -1.930
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.930             -19.735 clk_div[1] 
    Info (332119):    -0.635              -0.711 clk_llc 
    Info (332119):    -0.009              -0.009 clk_llc2 
    Info (332119):     0.156               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.415               0.000 vadr[14] 
    Info (332119):     0.449               0.000 href 
    Info (332119):     0.449               0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.570 clk_llc2 
    Info (332119):    -3.000              -4.285 href 
    Info (332119):    -3.000              -4.285 odd 
    Info (332119):    -1.285             -24.415 clk_div[1] 
    Info (332119):    -1.285              -7.710 vadr[14] 
    Info (332119):     4.703               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    18.267               0.000 clk_llc 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -68.800
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -68.800           -4166.237 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.699              -4.913 clk_llc 
    Info (332119):    -1.221             -12.277 clk_div[1] 
    Info (332119):    -0.590              -1.956 vadr[14] 
    Info (332119):    -0.236              -0.236 clk_llc2 
    Info (332119):     0.320               0.000 href 
    Info (332119):     0.320               0.000 odd 
Info (332146): Worst-case hold slack is -1.520
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.520             -15.671 clk_div[1] 
    Info (332119):    -0.571              -0.621 clk_llc 
    Info (332119):    -0.032              -0.032 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.114               0.000 clk_llc2 
    Info (332119):     0.354               0.000 vadr[14] 
    Info (332119):     0.382               0.000 href 
    Info (332119):     0.382               0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.570 clk_llc2 
    Info (332119):    -3.000              -4.285 href 
    Info (332119):    -3.000              -4.285 odd 
    Info (332119):    -1.285             -24.415 clk_div[1] 
    Info (332119):    -1.285              -7.710 vadr[14] 
    Info (332119):     4.674               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    18.300               0.000 clk_llc 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -31.963
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -31.963           -2353.047 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.953              -2.751 clk_llc 
    Info (332119):    -0.224              -0.812 clk_div[1] 
    Info (332119):     0.163               0.000 vadr[14] 
    Info (332119):     0.198               0.000 clk_llc2 
    Info (332119):     0.642               0.000 href 
    Info (332119):     0.642               0.000 odd 
Info (332146): Worst-case hold slack is -1.053
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.053             -11.167 clk_div[1] 
    Info (332119):    -0.411              -0.537 clk_llc 
    Info (332119):    -0.152              -0.152 clk_llc2 
    Info (332119):    -0.001              -0.001 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.181               0.000 vadr[14] 
    Info (332119):     0.197               0.000 href 
    Info (332119):     0.197               0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.098 clk_llc2 
    Info (332119):    -3.000              -4.000 href 
    Info (332119):    -3.000              -4.000 odd 
    Info (332119):    -1.000             -19.000 clk_div[1] 
    Info (332119):    -1.000              -6.000 vadr[14] 
    Info (332119):     4.744               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    17.947               0.000 clk_llc 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4771 megabytes
    Info: Processing ended: Tue Jul 24 17:40:56 2018
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:10


