;redcode
;assert 1
	SPL 0, <332
	CMP -207, <-120
	MOV -1, <-20
	MOV -7, <-20
	DJN -1, @-20
	SPL 0, <332
	ADD 0, 20
	JMP 4, 20
	SUB 0, 20
	ADD 0, 20
	SLT 270, 1
	ADD 0, 20
	SLT <0, @2
	SUB @127, 106
	CMP #0, -0
	SUB -1, <-20
	CMP #0, -0
	ADD 210, 31
	ADD 1, <-520
	ADD -1, <-20
	SPL <4, 5
	SUB @0, 2
	SUB 700, 10
	ADD 270, 1
	ADD -1, <-20
	SUB 0, 20
	SUB <-30, 9
	ADD 3, 322
	SLT 401, 2
	SPL 700, 10
	SLT 0, @2
	SLT 0, @2
	CMP 700, 10
	ADD 0, 20
	ADD 0, 20
	SLT -1, <-20
	ADD 270, 1
	ADD -1, <-20
	ADD 270, 1
	SLT @-0, @2
	CMP @-0, @2
	SLT -1, <-20
	SPL 0, 200
	SPL 0, 270
	SUB @0, 2
	SUB @0, 2
	CMP @4, 5
	SPL 700, 10
	CMP @4, 5
	SPL 700, 10
