\section{Objetivos \label{sec:obj}}


\begin{itemize} 
	\item Comprender el funcionamiento de los procedimientos y las funciones en VHDL, y  las tareas y funciones en Verilog.
	
	\item Indagar sobre los subprogramas de Verilog y diferenciar su forma de operar as√≠ como su sintaxis.
	
	\item Implementar 3 sumadores independientes de 4 bits, utilizando los subprogramas de VHDL y Verilog, y compararlos con el visor RTL y el simulador ModelSim.
\end{itemize}