# Makefile
# Copyright (C) 2024 John Jekel
# See the LICENSE file at the root of the project for licensing info.
#
# Makefile for the example testbench
# This file is part of a set of example files used to demonstrate
# hardware/RTL/SystemVerilog concepts to those new to digital logic design.

####################################################################################################
# Testbench Configuration
####################################################################################################

TBENCH_TOP  := shift_register_tb
RTL_SOURCES := \
    $(RTL_ROOT)/common/shift_register/shift_register.sv

####################################################################################################
# Add Targets!
####################################################################################################

include $(TBENCH_ROOT)/nonuvm.mk
