library IEEE;
use IEEE.STD_LOGIC_1164.all;

entity tb_somador_dinheiro is
end tb_somador_dinheiro;

architecture teste of tb_somador_dinheiro is

component somador_dinheiro is
port (    entrada1    : in std_logic_vector(3 downto 0);
        entrada2      : in std_logic_vector(6 downto 0);
        dinheiro_guardado         : out std_logic_vector(6 downto 0));
end component;

signal fio_entrada1: std_logic_vector(3 downto 0);
signal fio_entrada2, fio_dinheiro_guardado: std_logic_vector(6 downto 0);
begin
instancia_somador_dinheiro: somador_dinheiro port map(entrada1=>fio_entrada1, entrada2=>fio_entrada2, dinheiro_guardado=>fio_dinheiro_guardado);
fio_entrada1 <= x"0", x"3" after 20 ns, x"2" after 40 ns, x"4" after 60 ns;
fio_entrada2 <= x"0", x"7" after 10 ns, x"6" after 30 ns, x"5" after 50 ns;
end teste;