---
title: PMOS NBTI 退化的综合模型
authors: M.A. Alam a, S. Mahapatra
id: ACMOPND
abstract: 负偏置温度不稳定性已成为超大规模硅 IC 技术的一个重要可靠性问题，对模拟和数字电路设计都有重大影响。 在本文中，我们在标准反应-扩散模型的框架内构建了一个全面的 NBTI 现象模型。 我们展示了如何以强调降解过程的物理方面并允许对现有工作进行简单概括的方式求解反应扩散方程。 我们还通过包括 NBTI 现象的温度和场依赖性来增强这个基本的反应扩散模型，以便可以在任意电路工作条件下进行可靠性预测。
link: https://engineering.purdue.edu/~ee650/downloads/NBTI-Ref1.pdf
---

# A comprehensive model of PMOS NBTI degradation

## 1. 介绍

### 1.1 背景

自 1970 年代 [1-4] 以来，PMOS 晶体管参数（例如，阈值电压、跨导、饱和电流等）在负（反相）偏压和相对高温下的不稳定性已被公认为是一个可靠性问题，并通过建模努力来理解这一点也一样旧 [5]。负偏置温度不稳定性 (NBTI) 类似于 Na+ 引起的偏置温度不稳定性 (BTI)，它会导致工作条件下的阈值电压发生类似变化，NBTI 研究的最初技术动机是 p 通道 MOS 的阈值电压的变化 [1 ,2] 或 FAMOS 非易失性存储器 [3] 在高编程和擦除字段下。新的基于 NMOS 的非易失性存储器架构最终取代了基于 PMOS 的系统 [6]，从而降低了 NBTI 对那些特定系统的重要性。然而，过去 30 年来为提高器件和电路性能而引入的其他处理和缩放变化，无意中重新引入了 NBTI，成为主流模拟和数字电路的主要可靠性问题 [7-17]。这些变化包括：

1. 1980 年代早期 CMOS 的引入使得 PMOS 和 NMOS 器件对 IC 设计同样重要。
2. 引入双重多晶硅工艺，允许用表面沟道 PMOS 器件代替埋沟道 PMOS 器件。 虽然表面沟道器件的电路性能优于埋沟道器件，但它们的 NBTI 性能实际上更差[18,19]。
3. 与更积极地缩放氧化物厚度相比，模拟和数字电路工作电压的缓慢缩放逐渐增加了氧化物上的有效场，这反过来又增强了 NBTI。此外，在给定的氧化物场中，发现薄氧化物器件比厚氧化物器件更容易受到 NBTI 的影响。
4. 较薄的氧化物使多晶硅栅极更靠近 Si/SiO2 界面。 请注意，氢从 Si/SiO2 界面扩散开来控制在 Si/SiO2 界面处产生特定于 NBTI 的界面陷阱。 由于氢在多晶硅中的扩散比在氧化物中的扩散速度更快，因此栅极氧化物的结垢增加了 NBTI 敏感性 [16]。
5. 引入氮以减少栅极泄漏并抑制薄氧化物器件中的硼渗透使 NBTI 变得更糟[10]。

这些技术因素，以及其他特定于电路的用途，使 NBTI 成为现代集成电路最重要的可靠性问题之一（几乎与栅极氧化物 TDDB 可靠性一样重要）。正是在这种现代背景下，我们需要了解 NBTI 的起源 现象及其控制手段。

### 1.2 NBTI 的实验特征

NBTI的任何理论都必须能够解释以下关于NBTI现象的观察[7-27].

1. 时间演化由保持数十年时间尺度的幂律关系（即 $\Delta V_T \sim t^n$ with $n\sim 1/4$）描述，DVT 是阈值旧电压偏移，通常完全归因于界面陷阱的产生，$N_{IT}$ （更多信息在第 2.1 节末尾）。 然而，与完美的单指数幂律退化存在一些有趣的偏差，需要仔细分析。 这些偏差在下面提到。
   1. 在早期应力时间，应力温度的增加会增加 $n$。 在较高温度下，$n$ 变得与时间相关，并且降解速率在较长时间内开始饱和（例如，最初 $n\sim 0.25–0.3$，但在降解后期变为 $n \sim 0.2–0.24$） [15,27]。
   2. 在更强的栅极偏压和特别厚的氧化物下，$\Delta V_T$ 在应力的后期显着增加（即，$n$ 从 0.25 变为 0.5，如图 7 所示）。 这种戏剧性转变的确切点取决于温度、偏置和氧化物厚度[15]。
   3. 对于较薄的氧化物，NBTI 降解会在后期应力温度升高时出乎意料地增加 [16]。
2. 一旦去除应力，一小部分 NBTI 缺陷可以被退火。 与直流应力相比，这使得交流应力的 NBTI 寿命（达到一定程度的退化）更高[20-23]。
3. BTI 似乎与反转偏置条件下的 PMOS 器件有关。 然而，相同电压下的 NMOS 器件显示出低得多的 NBTI[12]。
4. 与电压相关的 TDDB 现象 [28] 不同，NBTI 似乎与电场相关 [1,2,5,15,16,25]。
5. NBTI 是一种活化过程，活化能为 0.12-0.15 eV [9-16]。 在界面钝化过程中用氘代替氢会降低 NBTI [10]。 然而，这种替代对NBTI的影响远没有热载流子降解那么显着。
6. 界面和栅极氧化物处理都会影响 NBTI 的稳健性。 在 Si/SiO2 界面附近存在水 [26]、硼 [9,11] 和氮 [17] 可以显着改变 NBTI。
7. 虽然 NBTI 通常只与界面陷阱相关，但有一些报告表明，在 NBTI 应力条件下，氧化物块中的正电荷数量等于界面陷阱的数量 [1,5,26]，表明相关生成。在整个过程中是否保留了这种等式 退化是有争议的。

现有的 NBTI 模型都不足以在一个共同的框架内一致地解释上述观察结果。 本文的目标是通过将经典的反应-扩散 (R-D) 模型 [5,13-16] 用于 $N_{IT}$ 生成来开发这样一个全面的框架。 这将使我们能够确定影响 NBTI 可靠性的空穴密度、氢扩散、氧化物厚度和界面质量的作用。 我们将使用上述实验观察来系统地测试 R-D 模型，并在必要时增强模型。

## 2. NBTI的标准R-D模型

### 2.1 R-D 模型说明

到目前为止，R-D 模型是唯一可以解释 NBTI 期间界面陷阱生成的幂律依赖性的模型，如第 1.2(a) 节所述，无需对界面结合强度的分布做出任何先验假设。 如参考文献中所述。 [5,13,14]，该模型假设当施加栅极电压时，它会在 Si/SiO2 界面引发场相关反应，通过破坏钝化的 Si-H 键产生界面陷阱。 尽管导致这种键解离的确切机制在原始模型中仍未指定 [5]，并且许多小组正在通过第一性原理计算探索陷阱产生的机制 [29-31]，但有些人提出了 [13-17]（我们将讨论 这在第 3 节中有详细说明）这种解离之前是通过 Si-H 共价键捕获（通过场辅助隧穿）反转层空穴。这削弱了现有的 Si-H 共价键 [24]，该键在较高温度下很容易断裂。 新释放的氢从界面扩散开，留下带正电荷的界面态 (Si+)，这导致更高的阈值电压和更低的跨导。该过程在图 1 中示意性地解释。R-D 模型由以下等式描述：

$$
\frac{\dif N_{IT}}{\dif t} = k_F (N_0 - N_{IT})-k_R N_H N_{IT}(x=0) \tag{1a}
$$

$$
\frac{\dif N_{IT}}{\dif t} = D_H (\dif N_H/\dif x)+(\delta /2) \dif N_H / \dif t (0<x<\delta) \tag{1b}
$$

$$
D_H \frac{\dif^2 N_{IT}}{\dif x^2} = \frac{\dif N_H}{\dif t} \quad (\delta <x<T_{\rm PHY}) \tag{1c}
$$

$$
D_H \frac{\dif^2 N_{IT}}{\dif x^2} = k_p N_H (x>T_{\rm PHY}) \tag{1d}
$$

其中 $x=0$ 表示 Si-SiO2 界面，$x > 0$ 是（在氧化物中）朝向栅极，$N_{IT}$ 是任何给定时刻的界面陷阱数，$N_0$ 是未断裂的 Si-H 键的初始数量，$N_H$ 是氢浓度, $k_F$ 是依赖于氧化物场的正向解离速率常数，$k_R$ 是退火速率常数，$D_H$ 是氢扩散系数，$d$ 是界面厚度，$T_{\rm PHY}$ 是氧化物厚度，$k_P$ 是氧化物/多晶硅的表面复合速度硅接口。请注意，方程式中没有场相关项。 (1c) 表示扩散物质被假定为中性。此外，在 Si/SiO2 界面（即 $d$）的几埃内发生的陷阱生成和陷阱退火过程的微观细节被认为隐藏在常数 $k_F$ 和 $k_R$ 中。目前，这些参数是根据应力偏差、应力温度和氧化物厚度等器件变量进行测量和参数化的（参见第 3 节）。由于 Si-H 键解离过程被更好地理解 [29-31]，人们可能能够从第一原理预测 $k_F$ 和 $k_R$。

在我们继续将上述 R-D 模型的解决方案与实验数据进行比较之前，请注意，该模型将 NBTI 期间的 $V_T$ 偏移完全归因于 $N_{IT}$ 生成，并且如果有的话，来自慢陷阱的贡献没有单独区分。 此外，请注意，测量的 $\Delta V_T$，特别是对于高电压下的厚氧化物，包含由于 NBTI 引起的界面陷阱和由于热孔引起的体陷阱 ($N_{OT}$) 的贡献，例如，$\Delta V_T = q/C_{OX} (N_{IT} + N_{OT})$ ( $q$ 是电荷，$C_{OX}$ 是氧化物电容）[15]。 因此，在将 R-D 模型预测与测量值进行比较之前，必须先分离衬底陷阱贡献。

可以采用两种不同的方法从测量的阈值电压中消除体陷阱的影响。首先，理论上可以估计每个应力电压和温度下给定氧化物厚度的体陷阱贡献 [15,28] 并减去此贡献以从测量的 $\Delta V_T$ 数据中提取 $N_{IT}$ 贡献。 其次，在测量过程中，通过仔细优化加速应力条件并证明 $N_{IT}$ 生成与 $V_T$ 偏移之间存在良好的相关性 [16]，可以完全避免由于体积陷阱导致的这种“非 NBTI”对 $\Delta V_T$ 的贡献。 我们将在下面的讨论中适当地使用这两种方法。

### 2.2 R-D 模型的解

#### 2.2.1 应力阶段

R-D模型在应力下的通解阶段预计五种不同的时间依赖界面陷阱生成[14]，如图2所示。

在非常早期的阶段，$N_{IT}$ 和 $N_H$ 都很小，氢扩散可以忽略不计，因此由方程。 (1a)，$N_{IT} \sim k_F N_0 t$。 在第二阶段，方程式中的正向和逆向反应。 (1a) 都很大但大致相等（即 $k_FN_0\sim k_R N_H(x=0)N_{IT}$）并且所有释放的氢仍然在界面处，因此 $N_H(x=0)= N_{IT}$。 因此，方程式 (1a) 表明 $N_{IT} \sim (k_F N_0/k_R)^{1/2} t^0$。 对于现代 MOSFET 中与 NBTI 相关的一组特定参数，这两个阶段持续时间长达几微秒，因此在典型的 NBTI 测量中观察不到。

在非典型测量中最容易观察到的 NBTI 阶段是氢扩散（方程式（1b）和（1c））开始控制陷阱生成过程的时候。 在这种情况下，方程 (1c) 表明 $x=(D_H t)^{1/2}$ 并且由方程 (1b) 得到 $\dif N_{IT}=\dif t \sim D_H (\dif N_H/\dif x) \sim D_H N_H(x=0)/(D_H t)^{1/2$，因此 $N_H(x=0) \sim (t/D_H)^{1/2}(\dif N_{IT}/\dif t)$ 。将其代入等式（1a）并假设净陷阱生成非常缓慢，与等式（1a）右侧的大通量相比可以忽略不计（例如，$\dif N_{IT}=\dif t\sim 0$），我们发现

$$
N_{IT}\sim (k_F N_0/k_R)^{1/2}(D_H t)^{1/4} \tag{2a}
$$

（省略中间一大堆过程）

最后，当所有的 Si-H 键断裂时，$N_{IT}\sim N_0 = {\rm Const}$. 我们不太可能通过实验观察到 NBTI 退化的这一阶段，因为其他故障模式（如 TDDB）可能同时导致氧化物击穿。

### 2.2.2 恢复阶段

除了上面讨论的五相退化之外，R-D 模型的另一个关键预测是一旦去除应力（见第 1.2(b) 节），界面陷阱（在应力阶段产生）的类似多相退火。 一旦去除应力，迫使氢向前扩散离开界面的Si-H键的解离不再存在，因此氢现在可以向后扩散并与硅悬空键重新结合，将它们恢复到它们的被动Si-H状态。

