TimeQuest Timing Analyzer report for main
Sun Jan 31 14:58:55 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; main                                               ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX22CF19C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 343.64 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.910 ; -37.226            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.341 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -51.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                               ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.910 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.840      ;
; -1.832 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.762      ;
; -1.806 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.736      ;
; -1.791 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.722      ;
; -1.779 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.710      ;
; -1.755 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.687      ;
; -1.742 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.672      ;
; -1.728 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.658      ;
; -1.726 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.655      ;
; -1.718 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.649      ;
; -1.701 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.632      ;
; -1.687 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.618      ;
; -1.666 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.596      ;
; -1.660 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.592      ;
; -1.651 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.583      ;
; -1.638 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.568      ;
; -1.624 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.557      ;
; -1.622 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.551      ;
; -1.617 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.548      ;
; -1.614 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.545      ;
; -1.611 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.542      ;
; -1.601 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.530      ;
; -1.596 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.527      ;
; -1.595 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.525      ;
; -1.595 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.525      ;
; -1.587 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.519      ;
; -1.557 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.487      ;
; -1.540 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.470      ;
; -1.539 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.470      ;
; -1.518 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.449      ;
; -1.513 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.444      ;
; -1.504 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.435      ;
; -1.498 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.429      ;
; -1.498 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.430      ;
; -1.491 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.421      ;
; -1.477 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.409      ;
; -1.474 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.405      ;
; -1.468 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.399      ;
; -1.462 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.395      ;
; -1.461 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.392      ;
; -1.453 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.384      ;
; -1.449 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.380      ;
; -1.445 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.374      ;
; -1.445 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.374      ;
; -1.441 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.374      ;
; -1.438 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.368      ;
; -1.433 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.363      ;
; -1.428 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.359      ;
; -1.425 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.357      ;
; -1.412 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.342      ;
; -1.404 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.336      ;
; -1.381 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.066     ; 2.310      ;
; -1.374 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.304      ;
; -1.371 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.303      ;
; -1.365 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.296      ;
; -1.364 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.295      ;
; -1.364 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.294      ;
; -1.360 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.290      ;
; -1.359 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.290      ;
; -1.353 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.284      ;
; -1.351 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 1.000        ; -0.068     ; 2.278      ;
; -1.350 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.281      ;
; -1.349 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.280      ;
; -1.347 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 1.000        ; -0.068     ; 2.274      ;
; -1.347 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.278      ;
; -1.341 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.273      ;
; -1.341 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.273      ;
; -1.338 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.269      ;
; -1.326 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.066     ; 2.255      ;
; -1.323 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.254      ;
; -1.319 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.251      ;
; -1.319 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.250      ;
; -1.309 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.066     ; 2.238      ;
; -1.305 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.238      ;
; -1.305 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.238      ;
; -1.304 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.234      ;
; -1.302 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.233      ;
; -1.301 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.231      ;
; -1.299 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.229      ;
; -1.298 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.231      ;
; -1.296 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.225      ;
; -1.288 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.218      ;
; -1.283 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.215      ;
; -1.276 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.206      ;
; -1.276 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.206      ;
; -1.270 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.200      ;
; -1.268 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.200      ;
; -1.268 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.200      ;
; -1.260 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.191      ;
; -1.258 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.188      ;
; -1.254 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.183      ;
; -1.246 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.177      ;
; -1.244 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.174      ;
; -1.227 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 1.000        ; -0.068     ; 2.154      ;
; -1.227 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.157      ;
; -1.223 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 1.000        ; -0.068     ; 2.150      ;
; -1.214 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.144      ;
; -1.194 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.123      ;
; -1.190 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.122      ;
; -1.182 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.111      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                               ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.355 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.356 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.391 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.613      ;
; 0.407 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.628      ;
; 0.476 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.430      ; 1.063      ;
; 0.559 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.780      ;
; 0.575 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ; clk          ; clk         ; 0.000        ; 0.064      ; 0.796      ;
; 0.582 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 0.803      ;
; 0.583 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ; addr:ADDRR|reg4bit:REG2|ffd:D0|qS                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.804      ;
; 0.583 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS              ; addr:ADDRR|reg4bit:REG1|ffd:D3|qS                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.804      ;
; 0.583 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.804      ;
; 0.585 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.806      ;
; 0.586 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS              ; addr:ADDRR|reg4bit:REG1|ffd:D1|qS                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.807      ;
; 0.591 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.812      ;
; 0.594 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.815      ;
; 0.596 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 0.817      ;
; 0.598 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.820      ;
; 0.599 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.821      ;
; 0.645 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 0.866      ;
; 0.665 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.430      ; 1.252      ;
; 0.709 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.930      ;
; 0.710 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 0.931      ;
; 0.711 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.932      ;
; 0.711 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 0.932      ;
; 0.712 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ; addr:ADDRR|reg4bit:REG2|ffd:D1|qS                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.932      ;
; 0.712 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.933      ;
; 0.713 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.934      ;
; 0.713 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.934      ;
; 0.714 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.935      ;
; 0.723 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ; addr:ADDRR|reg4bit:REG1|ffd:D2|qS                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.944      ;
; 0.737 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS              ; addr:ADDRR|reg4bit:REG2|ffd:D2|qS                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.958      ;
; 0.747 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.968      ;
; 0.749 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.970      ;
; 0.761 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; clk          ; clk         ; 0.000        ; -0.287     ; 0.631      ;
; 0.763 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.984      ;
; 0.813 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 1.034      ;
; 0.813 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 1.034      ;
; 0.876 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS              ; clk          ; clk         ; 0.000        ; 0.063      ; 1.096      ;
; 0.883 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 1.104      ;
; 0.884 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; -0.287     ; 0.754      ;
; 0.887 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.109      ;
; 0.888 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; -0.287     ; 0.758      ;
; 0.890 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ; addr:ADDRR|reg4bit:REG1|ffd:D0|qS                       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.110      ;
; 0.891 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.112      ;
; 0.893 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.114      ;
; 0.894 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.115      ;
; 0.895 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.116      ;
; 0.896 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.117      ;
; 0.900 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.122      ;
; 0.900 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 1.121      ;
; 0.910 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.132      ;
; 0.915 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.136      ;
; 0.918 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.139      ;
; 0.933 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk          ; clk         ; 0.000        ; -0.287     ; 0.803      ;
; 0.941 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.079      ; 1.177      ;
; 0.943 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.064      ; 1.164      ;
; 0.948 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 1.169      ;
; 0.948 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; clk          ; clk         ; 0.000        ; -0.287     ; 0.818      ;
; 0.960 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ; clk          ; clk         ; 0.000        ; 0.063      ; 1.180      ;
; 0.974 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS              ; addr:ADDRR|reg4bit:REG2|ffd:D3|qS                       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.194      ;
; 0.982 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ; clk          ; clk         ; 0.000        ; 0.064      ; 1.203      ;
; 1.007 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 1.228      ;
; 1.012 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.234      ;
; 1.017 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS           ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.238      ;
; 1.027 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 1.248      ;
; 1.029 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.251      ;
; 1.031 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.253      ;
; 1.031 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.252      ;
; 1.038 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.259      ;
; 1.056 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; -0.287     ; 0.926      ;
; 1.085 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ; clk          ; clk         ; 0.000        ; 0.064      ; 1.306      ;
; 1.101 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.323      ;
; 1.101 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.323      ;
; 1.104 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.326      ;
; 1.132 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.353      ;
; 1.134 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS           ; clk          ; clk         ; 0.000        ; 0.067      ; 1.358      ;
; 1.137 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.064      ; 1.358      ;
; 1.141 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.363      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D0|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D1|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D2|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D3|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D0|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D1|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D2|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D3|qS                       ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS           ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS           ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS           ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS           ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS           ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS           ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS           ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D0|qS                       ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D1|qS                       ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D2|qS                       ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D3|qS                       ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D0|qS                       ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D1|qS                       ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D2|qS                       ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D3|qS                       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                 ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Flag_rep_s        ; clk        ; 3.335 ; 3.814 ; Rise       ; clk             ;
; Flag_rep_sq       ; clk        ; 4.090 ; 4.517 ; Rise       ; clk             ;
; en_CT_ON          ; clk        ; 2.496 ; 3.009 ; Rise       ; clk             ;
; en_Local          ; clk        ; 2.513 ; 2.986 ; Rise       ; clk             ;
; en_Msg            ; clk        ; 3.446 ; 4.016 ; Rise       ; clk             ;
; ldAddr            ; clk        ; 2.789 ; 3.228 ; Rise       ; clk             ;
; ld_REP_S          ; clk        ; 2.010 ; 2.417 ; Rise       ; clk             ;
; ld_VAL            ; clk        ; 2.454 ; 2.878 ; Rise       ; clk             ;
; setUni_Display    ; clk        ; 2.773 ; 3.255 ; Rise       ; clk             ;
; soma_Display      ; clk        ; 3.213 ; 3.702 ; Rise       ; clk             ;
; subt_Display      ; clk        ; 3.145 ; 3.555 ; Rise       ; clk             ;
; sum_Display_MUX_S ; clk        ; 2.417 ; 2.868 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Flag_rep_s        ; clk        ; -1.265 ; -1.694 ; Rise       ; clk             ;
; Flag_rep_sq       ; clk        ; -1.571 ; -2.021 ; Rise       ; clk             ;
; en_CT_ON          ; clk        ; -1.371 ; -1.827 ; Rise       ; clk             ;
; en_Local          ; clk        ; -0.835 ; -1.253 ; Rise       ; clk             ;
; en_Msg            ; clk        ; -1.779 ; -2.256 ; Rise       ; clk             ;
; ldAddr            ; clk        ; -2.318 ; -2.747 ; Rise       ; clk             ;
; ld_REP_S          ; clk        ; -1.548 ; -1.971 ; Rise       ; clk             ;
; ld_VAL            ; clk        ; -1.842 ; -2.264 ; Rise       ; clk             ;
; setUni_Display    ; clk        ; -1.571 ; -1.980 ; Rise       ; clk             ;
; soma_Display      ; clk        ; -1.438 ; -1.859 ; Rise       ; clk             ;
; subt_Display      ; clk        ; -1.525 ; -1.944 ; Rise       ; clk             ;
; sum_Display_MUX_S ; clk        ; -1.518 ; -1.997 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; CT_ON_Menor_5   ; clk        ; 7.601  ; 7.586  ; Rise       ; clk             ;
; Cont_Local_10   ; clk        ; 8.581  ; 8.452  ; Rise       ; clk             ;
; Display_EN[*]   ; clk        ; 7.036  ; 7.025  ; Rise       ; clk             ;
;  Display_EN[0]  ; clk        ; 6.178  ; 6.100  ; Rise       ; clk             ;
;  Display_EN[1]  ; clk        ; 6.323  ; 6.289  ; Rise       ; clk             ;
;  Display_EN[2]  ; clk        ; 6.773  ; 6.721  ; Rise       ; clk             ;
;  Display_EN[3]  ; clk        ; 7.036  ; 7.025  ; Rise       ; clk             ;
;  Display_EN[4]  ; clk        ; 6.307  ; 6.265  ; Rise       ; clk             ;
;  Display_EN[5]  ; clk        ; 6.310  ; 6.269  ; Rise       ; clk             ;
;  Display_EN[6]  ; clk        ; 6.153  ; 6.125  ; Rise       ; clk             ;
;  Display_EN[7]  ; clk        ; 6.757  ; 6.720  ; Rise       ; clk             ;
; It_Comparator   ; clk        ; 13.049 ; 13.115 ; Rise       ; clk             ;
; addrMemoria[*]  ; clk        ; 7.092  ; 7.057  ; Rise       ; clk             ;
;  addrMemoria[0] ; clk        ; 6.543  ; 6.507  ; Rise       ; clk             ;
;  addrMemoria[1] ; clk        ; 6.855  ; 6.834  ; Rise       ; clk             ;
;  addrMemoria[2] ; clk        ; 6.585  ; 6.545  ; Rise       ; clk             ;
;  addrMemoria[3] ; clk        ; 6.265  ; 6.230  ; Rise       ; clk             ;
;  addrMemoria[4] ; clk        ; 7.092  ; 7.057  ; Rise       ; clk             ;
;  addrMemoria[5] ; clk        ; 6.574  ; 6.559  ; Rise       ; clk             ;
;  addrMemoria[6] ; clk        ; 6.803  ; 6.763  ; Rise       ; clk             ;
;  addrMemoria[7] ; clk        ; 6.548  ; 6.511  ; Rise       ; clk             ;
; eq_Comparator   ; clk        ; 11.610 ; 11.673 ; Rise       ; clk             ;
; grt_Comparator  ; clk        ; 12.157 ; 12.081 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; CT_ON_Menor_5   ; clk        ; 6.832 ; 6.837 ; Rise       ; clk             ;
; Cont_Local_10   ; clk        ; 6.806 ; 6.630 ; Rise       ; clk             ;
; Display_EN[*]   ; clk        ; 5.953 ; 5.891 ; Rise       ; clk             ;
;  Display_EN[0]  ; clk        ; 5.970 ; 5.891 ; Rise       ; clk             ;
;  Display_EN[1]  ; clk        ; 6.116 ; 6.080 ; Rise       ; clk             ;
;  Display_EN[2]  ; clk        ; 6.548 ; 6.495 ; Rise       ; clk             ;
;  Display_EN[3]  ; clk        ; 6.826 ; 6.814 ; Rise       ; clk             ;
;  Display_EN[4]  ; clk        ; 6.101 ; 6.058 ; Rise       ; clk             ;
;  Display_EN[5]  ; clk        ; 6.102 ; 6.060 ; Rise       ; clk             ;
;  Display_EN[6]  ; clk        ; 5.953 ; 5.923 ; Rise       ; clk             ;
;  Display_EN[7]  ; clk        ; 6.532 ; 6.493 ; Rise       ; clk             ;
; It_Comparator   ; clk        ; 8.021 ; 8.091 ; Rise       ; clk             ;
; addrMemoria[*]  ; clk        ; 6.063 ; 6.025 ; Rise       ; clk             ;
;  addrMemoria[0] ; clk        ; 6.327 ; 6.289 ; Rise       ; clk             ;
;  addrMemoria[1] ; clk        ; 6.626 ; 6.604 ; Rise       ; clk             ;
;  addrMemoria[2] ; clk        ; 6.368 ; 6.326 ; Rise       ; clk             ;
;  addrMemoria[3] ; clk        ; 6.063 ; 6.025 ; Rise       ; clk             ;
;  addrMemoria[4] ; clk        ; 6.855 ; 6.819 ; Rise       ; clk             ;
;  addrMemoria[5] ; clk        ; 6.357 ; 6.341 ; Rise       ; clk             ;
;  addrMemoria[6] ; clk        ; 6.577 ; 6.535 ; Rise       ; clk             ;
;  addrMemoria[7] ; clk        ; 6.336 ; 6.297 ; Rise       ; clk             ;
; eq_Comparator   ; clk        ; 7.226 ; 7.305 ; Rise       ; clk             ;
; grt_Comparator  ; clk        ; 7.776 ; 7.695 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; s1_comp1   ; It_Comparator  ; 13.418 ; 13.484 ; 13.858 ; 13.924 ;
; s1_comp1   ; eq_Comparator  ; 11.773 ; 11.859 ; 12.213 ; 12.299 ;
; s1_comp1   ; grt_Comparator ; 12.526 ; 12.450 ; 12.966 ; 12.890 ;
; s2_comp1   ; It_Comparator  ; 12.136 ; 11.981 ; 12.494 ; 12.639 ;
; s2_comp1   ; eq_Comparator  ; 10.406 ; 10.476 ; 10.920 ; 10.999 ;
; s2_comp1   ; grt_Comparator ; 11.023 ; 11.168 ; 11.681 ; 11.526 ;
; s_comp1    ; It_Comparator  ; 13.700 ; 13.766 ; 14.173 ; 14.239 ;
; s_comp1    ; eq_Comparator  ; 12.055 ; 12.141 ; 12.528 ; 12.614 ;
; s_comp1    ; grt_Comparator ; 12.808 ; 12.732 ; 13.281 ; 13.205 ;
; sl1_comp1  ; It_Comparator  ; 12.661 ; 12.501 ; 13.003 ; 13.150 ;
; sl1_comp1  ; eq_Comparator  ; 11.233 ; 11.305 ; 11.752 ; 11.792 ;
; sl1_comp1  ; grt_Comparator ; 11.543 ; 11.693 ; 12.192 ; 12.035 ;
; sl2_comp1  ; It_Comparator  ; 12.615 ; 12.556 ; 13.093 ; 13.097 ;
; sl2_comp1  ; eq_Comparator  ; 11.362 ; 11.402 ; 11.827 ; 11.899 ;
; sl2_comp1  ; grt_Comparator ; 11.598 ; 11.647 ; 12.139 ; 12.125 ;
; sl_comp1   ; It_Comparator  ; 12.587 ; 12.730 ; 13.242 ; 13.048 ;
; sl_comp1   ; eq_Comparator  ; 11.397 ; 11.469 ; 11.941 ; 11.981 ;
; sl_comp1   ; grt_Comparator ; 11.772 ; 11.619 ; 12.090 ; 12.274 ;
+------------+----------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+----------------+-------+--------+--------+--------+
; Input Port ; Output Port    ; RR    ; RF     ; FR     ; FF     ;
+------------+----------------+-------+--------+--------+--------+
; s1_comp1   ; It_Comparator  ; 9.782 ; 9.868  ; 10.203 ; 10.289 ;
; s1_comp1   ; eq_Comparator  ; 9.115 ; 9.176  ; 9.507  ; 9.575  ;
; s1_comp1   ; grt_Comparator ; 8.951 ; 8.857  ; 9.372  ; 9.278  ;
; s2_comp1   ; It_Comparator  ; 8.803 ; 8.891  ; 9.204  ; 9.285  ;
; s2_comp1   ; eq_Comparator  ; 8.026 ; 8.087  ; 8.420  ; 8.488  ;
; s2_comp1   ; grt_Comparator ; 8.196 ; 8.134  ; 8.621  ; 8.527  ;
; s_comp1    ; It_Comparator  ; 9.919 ; 10.000 ; 10.383 ; 10.471 ;
; s_comp1    ; eq_Comparator  ; 9.135 ; 9.203  ; 9.606  ; 9.667  ;
; s_comp1    ; grt_Comparator ; 9.179 ; 9.085  ; 9.694  ; 9.632  ;
; sl1_comp1  ; It_Comparator  ; 9.046 ; 9.107  ; 9.519  ; 9.589  ;
; sl1_comp1  ; eq_Comparator  ; 8.242 ; 8.330  ; 8.724  ; 8.803  ;
; sl1_comp1  ; grt_Comparator ; 9.437 ; 9.437  ; 9.989  ; 9.832  ;
; sl2_comp1  ; It_Comparator  ; 9.088 ; 9.158  ; 9.595  ; 9.656  ;
; sl2_comp1  ; eq_Comparator  ; 8.293 ; 8.372  ; 8.791  ; 8.879  ;
; sl2_comp1  ; grt_Comparator ; 8.990 ; 9.108  ; 9.634  ; 9.421  ;
; sl_comp1   ; It_Comparator  ; 9.111 ; 9.181  ; 9.612  ; 9.673  ;
; sl_comp1   ; eq_Comparator  ; 8.316 ; 8.395  ; 8.808  ; 8.896  ;
; sl_comp1   ; grt_Comparator ; 8.974 ; 9.092  ; 9.731  ; 9.443  ;
+------------+----------------+-------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 380.81 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.626 ; -28.826           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -51.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.626 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.564      ;
; -1.559 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.497      ;
; -1.536 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.474      ;
; -1.527 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.466      ;
; -1.490 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.429      ;
; -1.485 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.423      ;
; -1.483 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.423      ;
; -1.469 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.407      ;
; -1.459 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.398      ;
; -1.457 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.394      ;
; -1.437 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.376      ;
; -1.423 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.362      ;
; -1.401 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.339      ;
; -1.396 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.334      ;
; -1.393 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.333      ;
; -1.391 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.331      ;
; -1.369 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.308      ;
; -1.367 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.304      ;
; -1.356 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.294      ;
; -1.350 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.289      ;
; -1.347 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.288      ;
; -1.342 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.280      ;
; -1.326 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.263      ;
; -1.323 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.263      ;
; -1.321 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.259      ;
; -1.320 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.258      ;
; -1.297 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.235      ;
; -1.289 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.227      ;
; -1.279 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.217      ;
; -1.264 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.202      ;
; -1.257 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.196      ;
; -1.251 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.189      ;
; -1.251 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.190      ;
; -1.245 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.184      ;
; -1.224 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.163      ;
; -1.221 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.160      ;
; -1.217 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.156      ;
; -1.216 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.155      ;
; -1.215 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.153      ;
; -1.213 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.153      ;
; -1.205 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.144      ;
; -1.203 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.141      ;
; -1.200 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.139      ;
; -1.189 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.128      ;
; -1.187 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.124      ;
; -1.181 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.118      ;
; -1.180 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.117      ;
; -1.177 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.117      ;
; -1.176 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.113      ;
; -1.153 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.092      ;
; -1.151 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.088      ;
; -1.145 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.082      ;
; -1.138 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.075      ;
; -1.136 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.074      ;
; -1.130 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.068      ;
; -1.125 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.064      ;
; -1.121 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.060      ;
; -1.120 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.059      ;
; -1.117 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.055      ;
; -1.115 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.054      ;
; -1.102 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.043      ;
; -1.102 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.040      ;
; -1.101 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.041      ;
; -1.101 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.041      ;
; -1.100 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.039      ;
; -1.098 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.037      ;
; -1.094 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.033      ;
; -1.093 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.090 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 1.000        ; -0.060     ; 2.025      ;
; -1.079 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.019      ;
; -1.077 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.014      ;
; -1.077 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.015      ;
; -1.076 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.014      ;
; -1.072 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.010      ;
; -1.069 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.006      ;
; -1.065 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.002      ;
; -1.059 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.000      ;
; -1.057 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.058     ; 1.994      ;
; -1.057 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.998      ;
; -1.057 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.998      ;
; -1.047 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.059     ; 1.983      ;
; -1.047 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.985      ;
; -1.042 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 1.980      ;
; -1.033 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.056     ; 1.972      ;
; -1.033 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.973      ;
; -1.033 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.973      ;
; -1.031 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 1.969      ;
; -1.031 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.969      ;
; -1.018 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.956      ;
; -1.016 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.954      ;
; -1.015 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 1.953      ;
; -1.013 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 1.951      ;
; -1.010 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.057     ; 1.948      ;
; -1.007 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.059     ; 1.943      ;
; -0.997 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.934      ;
; -0.988 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 1.000        ; -0.060     ; 1.923      ;
; -0.985 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 1.000        ; -0.060     ; 1.920      ;
; -0.962 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.899      ;
; -0.958 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.058     ; 1.895      ;
; -0.955 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.895      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.310 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.348 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.549      ;
; 0.363 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.563      ;
; 0.433 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.387      ; 0.964      ;
; 0.509 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.709      ;
; 0.525 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 0.726      ;
; 0.526 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ; addr:ADDRR|reg4bit:REG2|ffd:D0|qS                       ; clk          ; clk         ; 0.000        ; 0.057      ; 0.727      ;
; 0.526 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.726      ;
; 0.527 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS              ; addr:ADDRR|reg4bit:REG1|ffd:D3|qS                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.727      ;
; 0.527 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.727      ;
; 0.528 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS              ; addr:ADDRR|reg4bit:REG1|ffd:D1|qS                       ; clk          ; clk         ; 0.000        ; 0.057      ; 0.729      ;
; 0.528 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.729      ;
; 0.534 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.734      ;
; 0.538 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 0.739      ;
; 0.539 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.739      ;
; 0.542 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.743      ;
; 0.542 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.743      ;
; 0.581 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 0.782      ;
; 0.604 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.387      ; 1.135      ;
; 0.635 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.836      ;
; 0.638 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 0.839      ;
; 0.641 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.841      ;
; 0.643 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.843      ;
; 0.644 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.844      ;
; 0.645 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.845      ;
; 0.646 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.846      ;
; 0.650 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 0.851      ;
; 0.659 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ; addr:ADDRR|reg4bit:REG2|ffd:D1|qS                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.858      ;
; 0.663 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ; addr:ADDRR|reg4bit:REG1|ffd:D2|qS                       ; clk          ; clk         ; 0.000        ; 0.057      ; 0.864      ;
; 0.675 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS              ; addr:ADDRR|reg4bit:REG2|ffd:D2|qS                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.875      ;
; 0.681 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.881      ;
; 0.682 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.882      ;
; 0.683 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; clk          ; clk         ; 0.000        ; -0.260     ; 0.567      ;
; 0.697 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.897      ;
; 0.726 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 0.927      ;
; 0.733 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 0.934      ;
; 0.794 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 0.995      ;
; 0.797 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.997      ;
; 0.802 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; -0.260     ; 0.686      ;
; 0.803 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.003      ;
; 0.804 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ; clk          ; clk         ; 0.000        ; 0.058      ; 1.006      ;
; 0.805 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.005      ;
; 0.806 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; -0.260     ; 0.690      ;
; 0.806 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.006      ;
; 0.807 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.007      ;
; 0.808 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.008      ;
; 0.809 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 1.010      ;
; 0.813 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.013      ;
; 0.816 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 1.017      ;
; 0.817 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.017      ;
; 0.820 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ; addr:ADDRR|reg4bit:REG1|ffd:D0|qS                       ; clk          ; clk         ; 0.000        ; 0.055      ; 1.019      ;
; 0.820 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.021      ;
; 0.842 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk          ; clk         ; 0.000        ; -0.260     ; 0.726      ;
; 0.854 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.070      ; 1.068      ;
; 0.856 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 1.057      ;
; 0.857 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; clk          ; clk         ; 0.000        ; -0.260     ; 0.741      ;
; 0.864 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.056      ; 1.064      ;
; 0.879 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.079      ;
; 0.882 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.083      ;
; 0.891 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS              ; addr:ADDRR|reg4bit:REG2|ffd:D3|qS                       ; clk          ; clk         ; 0.000        ; 0.055      ; 1.090      ;
; 0.909 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 1.110      ;
; 0.917 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 1.118      ;
; 0.919 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.119      ;
; 0.920 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS           ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.121      ;
; 0.924 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.124      ;
; 0.935 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 1.136      ;
; 0.938 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 1.139      ;
; 0.940 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 1.141      ;
; 0.946 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; -0.260     ; 0.830      ;
; 0.986 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.186      ;
; 0.990 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.191      ;
; 0.991 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.192      ;
; 1.000 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 1.201      ;
; 1.012 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.212      ;
; 1.027 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.057      ; 1.228      ;
; 1.032 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS           ; clk          ; clk         ; 0.000        ; 0.060      ; 1.236      ;
; 1.039 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.057      ; 1.240      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D0|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D1|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D2|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D3|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D0|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D1|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D2|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D3|qS                       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS           ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS           ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS              ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D0|qS                       ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D1|qS                       ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D2|qS                       ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D0|qS                       ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D1|qS                       ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D2|qS                       ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS           ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS           ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS           ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS           ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS           ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS              ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS              ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS              ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D3|qS                       ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D3|qS                       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                 ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Flag_rep_s        ; clk        ; 2.961 ; 3.283 ; Rise       ; clk             ;
; Flag_rep_sq       ; clk        ; 3.629 ; 3.962 ; Rise       ; clk             ;
; en_CT_ON          ; clk        ; 2.178 ; 2.583 ; Rise       ; clk             ;
; en_Local          ; clk        ; 2.200 ; 2.549 ; Rise       ; clk             ;
; en_Msg            ; clk        ; 3.049 ; 3.463 ; Rise       ; clk             ;
; ldAddr            ; clk        ; 2.467 ; 2.789 ; Rise       ; clk             ;
; ld_REP_S          ; clk        ; 1.732 ; 2.060 ; Rise       ; clk             ;
; ld_VAL            ; clk        ; 2.154 ; 2.474 ; Rise       ; clk             ;
; setUni_Display    ; clk        ; 2.447 ; 2.794 ; Rise       ; clk             ;
; soma_Display      ; clk        ; 2.842 ; 3.187 ; Rise       ; clk             ;
; subt_Display      ; clk        ; 2.737 ; 3.096 ; Rise       ; clk             ;
; sum_Display_MUX_S ; clk        ; 2.097 ; 2.437 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Flag_rep_s        ; clk        ; -1.066 ; -1.399 ; Rise       ; clk             ;
; Flag_rep_sq       ; clk        ; -1.338 ; -1.695 ; Rise       ; clk             ;
; en_CT_ON          ; clk        ; -1.166 ; -1.523 ; Rise       ; clk             ;
; en_Local          ; clk        ; -0.684 ; -1.004 ; Rise       ; clk             ;
; en_Msg            ; clk        ; -1.538 ; -1.897 ; Rise       ; clk             ;
; ldAddr            ; clk        ; -2.037 ; -2.363 ; Rise       ; clk             ;
; ld_REP_S          ; clk        ; -1.319 ; -1.661 ; Rise       ; clk             ;
; ld_VAL            ; clk        ; -1.590 ; -1.931 ; Rise       ; clk             ;
; setUni_Display    ; clk        ; -1.336 ; -1.667 ; Rise       ; clk             ;
; soma_Display      ; clk        ; -1.224 ; -1.546 ; Rise       ; clk             ;
; subt_Display      ; clk        ; -1.286 ; -1.630 ; Rise       ; clk             ;
; sum_Display_MUX_S ; clk        ; -1.293 ; -1.674 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; CT_ON_Menor_5   ; clk        ; 6.751  ; 6.824  ; Rise       ; clk             ;
; Cont_Local_10   ; clk        ; 7.704  ; 7.555  ; Rise       ; clk             ;
; Display_EN[*]   ; clk        ; 6.264  ; 6.234  ; Rise       ; clk             ;
;  Display_EN[0]  ; clk        ; 5.515  ; 5.438  ; Rise       ; clk             ;
;  Display_EN[1]  ; clk        ; 5.673  ; 5.598  ; Rise       ; clk             ;
;  Display_EN[2]  ; clk        ; 6.091  ; 5.984  ; Rise       ; clk             ;
;  Display_EN[3]  ; clk        ; 6.264  ; 6.234  ; Rise       ; clk             ;
;  Display_EN[4]  ; clk        ; 5.657  ; 5.574  ; Rise       ; clk             ;
;  Display_EN[5]  ; clk        ; 5.661  ; 5.575  ; Rise       ; clk             ;
;  Display_EN[6]  ; clk        ; 5.517  ; 5.451  ; Rise       ; clk             ;
;  Display_EN[7]  ; clk        ; 6.043  ; 6.005  ; Rise       ; clk             ;
; It_Comparator   ; clk        ; 11.592 ; 11.808 ; Rise       ; clk             ;
; addrMemoria[*]  ; clk        ; 6.377  ; 6.291  ; Rise       ; clk             ;
;  addrMemoria[0] ; clk        ; 5.872  ; 5.790  ; Rise       ; clk             ;
;  addrMemoria[1] ; clk        ; 6.157  ; 6.088  ; Rise       ; clk             ;
;  addrMemoria[2] ; clk        ; 5.911  ; 5.827  ; Rise       ; clk             ;
;  addrMemoria[3] ; clk        ; 5.626  ; 5.552  ; Rise       ; clk             ;
;  addrMemoria[4] ; clk        ; 6.377  ; 6.291  ; Rise       ; clk             ;
;  addrMemoria[5] ; clk        ; 5.906  ; 5.831  ; Rise       ; clk             ;
;  addrMemoria[6] ; clk        ; 6.111  ; 6.023  ; Rise       ; clk             ;
;  addrMemoria[7] ; clk        ; 5.885  ; 5.807  ; Rise       ; clk             ;
; eq_Comparator   ; clk        ; 10.369 ; 10.454 ; Rise       ; clk             ;
; grt_Comparator  ; clk        ; 10.918 ; 10.743 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; CT_ON_Menor_5   ; clk        ; 6.080 ; 6.142 ; Rise       ; clk             ;
; Cont_Local_10   ; clk        ; 6.112 ; 5.902 ; Rise       ; clk             ;
; Display_EN[*]   ; clk        ; 5.330 ; 5.253 ; Rise       ; clk             ;
;  Display_EN[0]  ; clk        ; 5.330 ; 5.253 ; Rise       ; clk             ;
;  Display_EN[1]  ; clk        ; 5.489 ; 5.414 ; Rise       ; clk             ;
;  Display_EN[2]  ; clk        ; 5.891 ; 5.785 ; Rise       ; clk             ;
;  Display_EN[3]  ; clk        ; 6.078 ; 6.048 ; Rise       ; clk             ;
;  Display_EN[4]  ; clk        ; 5.474 ; 5.390 ; Rise       ; clk             ;
;  Display_EN[5]  ; clk        ; 5.476 ; 5.391 ; Rise       ; clk             ;
;  Display_EN[6]  ; clk        ; 5.340 ; 5.273 ; Rise       ; clk             ;
;  Display_EN[7]  ; clk        ; 5.839 ; 5.799 ; Rise       ; clk             ;
; It_Comparator   ; clk        ; 7.174 ; 7.294 ; Rise       ; clk             ;
; addrMemoria[*]  ; clk        ; 5.443 ; 5.368 ; Rise       ; clk             ;
;  addrMemoria[0] ; clk        ; 5.679 ; 5.597 ; Rise       ; clk             ;
;  addrMemoria[1] ; clk        ; 5.953 ; 5.884 ; Rise       ; clk             ;
;  addrMemoria[2] ; clk        ; 5.718 ; 5.633 ; Rise       ; clk             ;
;  addrMemoria[3] ; clk        ; 5.443 ; 5.368 ; Rise       ; clk             ;
;  addrMemoria[4] ; clk        ; 6.165 ; 6.079 ; Rise       ; clk             ;
;  addrMemoria[5] ; clk        ; 5.712 ; 5.637 ; Rise       ; clk             ;
;  addrMemoria[6] ; clk        ; 5.909 ; 5.821 ; Rise       ; clk             ;
;  addrMemoria[7] ; clk        ; 5.694 ; 5.614 ; Rise       ; clk             ;
; eq_Comparator   ; clk        ; 6.455 ; 6.590 ; Rise       ; clk             ;
; grt_Comparator  ; clk        ; 7.015 ; 6.892 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; s1_comp1   ; It_Comparator  ; 11.929 ; 12.088 ; 12.267 ; 12.418 ;
; s1_comp1   ; eq_Comparator  ; 10.441 ; 10.619 ; 10.771 ; 10.957 ;
; s1_comp1   ; grt_Comparator ; 11.198 ; 11.080 ; 11.528 ; 11.418 ;
; s2_comp1   ; It_Comparator  ; 10.753 ; 10.785 ; 11.002 ; 11.278 ;
; s2_comp1   ; eq_Comparator  ; 9.252  ; 9.363  ; 9.643  ; 9.750  ;
; s2_comp1   ; grt_Comparator ; 9.895  ; 9.904  ; 10.388 ; 10.153 ;
; s_comp1    ; It_Comparator  ; 12.162 ; 12.340 ; 12.504 ; 12.700 ;
; s_comp1    ; eq_Comparator  ; 10.693 ; 10.852 ; 11.053 ; 11.194 ;
; s_comp1    ; grt_Comparator ; 11.450 ; 11.313 ; 11.810 ; 11.655 ;
; sl1_comp1  ; It_Comparator  ; 11.199 ; 11.261 ; 11.443 ; 11.785 ;
; sl1_comp1  ; eq_Comparator  ; 10.027 ; 10.128 ; 10.384 ; 10.455 ;
; sl1_comp1  ; grt_Comparator ; 10.371 ; 10.350 ; 10.895 ; 10.594 ;
; sl2_comp1  ; It_Comparator  ; 11.169 ; 11.322 ; 11.521 ; 11.725 ;
; sl2_comp1  ; eq_Comparator  ; 10.108 ; 10.179 ; 10.488 ; 10.589 ;
; sl2_comp1  ; grt_Comparator ; 10.432 ; 10.320 ; 10.835 ; 10.672 ;
; sl_comp1   ; It_Comparator  ; 11.125 ; 11.465 ; 11.674 ; 11.704 ;
; sl_comp1   ; eq_Comparator  ; 10.168 ; 10.269 ; 10.567 ; 10.638 ;
; sl_comp1   ; grt_Comparator ; 10.575 ; 10.276 ; 10.814 ; 10.825 ;
+------------+----------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; s1_comp1   ; It_Comparator  ; 8.680 ; 8.852 ; 8.993 ; 9.173 ;
; s1_comp1   ; eq_Comparator  ; 8.062 ; 8.179 ; 8.395 ; 8.518 ;
; s1_comp1   ; grt_Comparator ; 7.998 ; 7.864 ; 8.319 ; 8.177 ;
; s2_comp1   ; It_Comparator  ; 7.793 ; 7.931 ; 8.111 ; 8.243 ;
; s2_comp1   ; eq_Comparator  ; 7.092 ; 7.209 ; 7.404 ; 7.527 ;
; s2_comp1   ; grt_Comparator ; 7.303 ; 7.190 ; 7.647 ; 7.505 ;
; s_comp1    ; It_Comparator  ; 8.809 ; 8.941 ; 9.144 ; 9.282 ;
; s_comp1    ; eq_Comparator  ; 8.102 ; 8.225 ; 8.443 ; 8.560 ;
; s_comp1    ; grt_Comparator ; 8.200 ; 8.058 ; 8.593 ; 8.480 ;
; sl1_comp1  ; It_Comparator  ; 8.006 ; 8.120 ; 8.390 ; 8.510 ;
; sl1_comp1  ; eq_Comparator  ; 7.281 ; 7.422 ; 7.671 ; 7.806 ;
; sl1_comp1  ; grt_Comparator ; 8.453 ; 8.348 ; 8.895 ; 8.664 ;
; sl2_comp1  ; It_Comparator  ; 8.075 ; 8.195 ; 8.438 ; 8.552 ;
; sl2_comp1  ; eq_Comparator  ; 7.356 ; 7.491 ; 7.713 ; 7.854 ;
; sl2_comp1  ; grt_Comparator ; 8.032 ; 8.073 ; 8.559 ; 8.295 ;
; sl_comp1   ; It_Comparator  ; 8.081 ; 8.201 ; 8.472 ; 8.586 ;
; sl_comp1   ; eq_Comparator  ; 7.362 ; 7.497 ; 7.747 ; 7.888 ;
; sl_comp1   ; grt_Comparator ; 8.020 ; 8.071 ; 8.632 ; 8.320 ;
+------------+----------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.651 ; -6.714            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -52.346                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.651 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.601      ;
; -0.607 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.557      ;
; -0.588 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.538      ;
; -0.576 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.527      ;
; -0.569 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.520      ;
; -0.566 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.518      ;
; -0.559 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.509      ;
; -0.544 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.494      ;
; -0.537 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.486      ;
; -0.537 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.488      ;
; -0.525 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.476      ;
; -0.513 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.464      ;
; -0.503 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.455      ;
; -0.496 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.446      ;
; -0.495 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.445      ;
; -0.494 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.446      ;
; -0.484 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.437      ;
; -0.482 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.432      ;
; -0.477 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.428      ;
; -0.474 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.423      ;
; -0.474 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.425      ;
; -0.473 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.423      ;
; -0.455 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.404      ;
; -0.455 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.405      ;
; -0.455 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.407      ;
; -0.450 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.400      ;
; -0.440 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.438 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.388      ;
; -0.432 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.382      ;
; -0.429 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.379      ;
; -0.413 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.364      ;
; -0.407 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.406 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.356      ;
; -0.403 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.354      ;
; -0.401 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.352      ;
; -0.398 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.349      ;
; -0.397 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.349      ;
; -0.392 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.343      ;
; -0.391 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.342      ;
; -0.390 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.339      ;
; -0.390 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.388 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.340      ;
; -0.387 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.338      ;
; -0.381 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.380 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.329      ;
; -0.378 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.329      ;
; -0.370 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.319      ;
; -0.368 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.317      ;
; -0.368 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.319      ;
; -0.359 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.308      ;
; -0.359 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.310      ;
; -0.354 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.307      ;
; -0.352 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.301      ;
; -0.346 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.295      ;
; -0.344 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.294      ;
; -0.341 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 1.000        ; -0.040     ; 1.288      ;
; -0.339 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.289      ;
; -0.337 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 1.000        ; -0.040     ; 1.284      ;
; -0.334 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.285      ;
; -0.330 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.281      ;
; -0.330 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.280      ;
; -0.328 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.279      ;
; -0.322 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.273      ;
; -0.317 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.268      ;
; -0.317 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.267      ;
; -0.317 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.269      ;
; -0.316 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.265      ;
; -0.316 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.268      ;
; -0.315 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.266      ;
; -0.315 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.267      ;
; -0.315 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.268      ;
; -0.315 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.310 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.260      ;
; -0.308 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.259      ;
; -0.307 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.260      ;
; -0.306 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.259      ;
; -0.305 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.256      ;
; -0.300 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.250      ;
; -0.298 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.247      ;
; -0.297 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.246      ;
; -0.294 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.039     ; 1.242      ;
; -0.286 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.235      ;
; -0.284 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.234      ;
; -0.280 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.230      ;
; -0.278 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.228      ;
; -0.278 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.228      ;
; -0.278 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.230      ;
; -0.277 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.229      ;
; -0.276 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.039     ; 1.224      ;
; -0.276 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.226      ;
; -0.274 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.224      ;
; -0.271 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS      ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.221      ;
; -0.266 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 1.000        ; -0.040     ; 1.213      ;
; -0.262 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 1.000        ; -0.040     ; 1.209      ;
; -0.255 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.252 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.201      ;
; -0.241 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS      ; clk          ; clk         ; 1.000        ; -0.039     ; 1.189      ;
; -0.234 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS      ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS      ; clk          ; clk         ; 1.000        ; -0.040     ; 1.181      ;
; -0.234 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS   ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.183      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.206 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.327      ;
; 0.217 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.338      ;
; 0.245 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.233      ; 0.562      ;
; 0.290 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.411      ;
; 0.302 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.313 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ; addr:ADDRR|reg4bit:REG2|ffd:D0|qS                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.434      ;
; 0.314 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS              ; addr:ADDRR|reg4bit:REG1|ffd:D3|qS                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.314 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.314 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.317 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS              ; addr:ADDRR|reg4bit:REG1|ffd:D1|qS                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.319 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.440      ;
; 0.323 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.444      ;
; 0.325 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.446      ;
; 0.326 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.447      ;
; 0.351 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.472      ;
; 0.353 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.233      ; 0.670      ;
; 0.372 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ; addr:ADDRR|reg4bit:REG2|ffd:D1|qS                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.491      ;
; 0.374 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.495      ;
; 0.375 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.496      ;
; 0.377 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.498      ;
; 0.379 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.500      ;
; 0.380 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.501      ;
; 0.380 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.501      ;
; 0.381 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.502      ;
; 0.384 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ; addr:ADDRR|reg4bit:REG1|ffd:D2|qS                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.505      ;
; 0.386 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS              ; addr:ADDRR|reg4bit:REG2|ffd:D2|qS                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.506      ;
; 0.392 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.513      ;
; 0.398 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.399 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.520      ;
; 0.406 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.527      ;
; 0.407 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; clk          ; clk         ; 0.000        ; -0.151     ; 0.340      ;
; 0.437 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.558      ;
; 0.447 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.464 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; -0.151     ; 0.397      ;
; 0.467 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.590      ;
; 0.468 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; -0.151     ; 0.401      ;
; 0.473 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ; addr:ADDRR|reg4bit:REG1|ffd:D0|qS                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.592      ;
; 0.476 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.597      ;
; 0.481 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.602      ;
; 0.482 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.603      ;
; 0.483 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.604      ;
; 0.483 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.604      ;
; 0.484 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.605      ;
; 0.484 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.605      ;
; 0.485 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.493 ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.614      ;
; 0.495 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.616      ;
; 0.499 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.045      ; 0.628      ;
; 0.502 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.623      ;
; 0.502 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk          ; clk         ; 0.000        ; -0.151     ; 0.435      ;
; 0.509 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS              ; addr:ADDRR|reg4bit:REG2|ffd:D3|qS                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.630      ;
; 0.512 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; clk          ; clk         ; 0.000        ; -0.151     ; 0.445      ;
; 0.515 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.527 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.532 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.544 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; clk          ; clk         ; 0.000        ; 0.037      ; 0.665      ;
; 0.545 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.666      ;
; 0.547 ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS           ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.668      ;
; 0.547 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.668      ;
; 0.548 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.669      ;
; 0.562 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.683      ;
; 0.564 ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.685      ;
; 0.575 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.576 ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ; clk          ; clk         ; 0.000        ; -0.151     ; 0.509      ;
; 0.582 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.703      ;
; 0.583 ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.704      ;
; 0.600 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.724      ;
; 0.602 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.723      ;
; 0.608 ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.727      ;
; 0.610 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.731      ;
; 0.612 ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.733      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D0|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D1|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D2|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D3|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D0|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D1|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D2|qS                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D3|qS                       ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D3|qS              ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D3|qS                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D3|qS                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D3|qS         ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D0|qS         ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D0|qS           ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D1|qS           ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D2|qS           ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG1|ffd:D3|qS           ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D0|qS           ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D1|qS           ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D2|qS           ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Display_VAL:DISPLAYVAL|reg4bit:REG2|ffd:D3|qS           ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D0|qS              ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D1|qS              ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG1|ffd:D2|qS              ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D0|qS              ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D1|qS              ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D2|qS              ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; REGS_REP_S:REGSREPS|reg4bit:REG2|ffd:D3|qS              ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D0|qS                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D1|qS                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG1|ffd:D2|qS                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D0|qS                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D1|qS                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr:ADDRR|reg4bit:REG2|ffd:D2|qS                       ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D0|qS         ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D1|qS         ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG1|ffd:D2|qS         ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D1|qS         ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D2|qS         ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; CT_Msg:CTMSG|reg8bit:REG|reg4bit:REG2|ffd:D3|qS         ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D2|qS ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Cont_Local:CONTLOCAL|reg8bit:REG|reg4bit:REG2|ffd:D3|qS ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D0|qS   ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D1|qS   ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D2|qS   ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Contador_ON:CONTON|reg8bit:REG|reg4bit:REG2|ffd:D3|qS   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                             ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; CONTON|REG|REG1|D0|qS|clk                               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; CONTLOCAL|REG|REG1|D0|qS|clk                            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Flag_rep_s        ; clk        ; 1.820 ; 2.459 ; Rise       ; clk             ;
; Flag_rep_sq       ; clk        ; 2.285 ; 2.878 ; Rise       ; clk             ;
; en_CT_ON          ; clk        ; 1.403 ; 2.052 ; Rise       ; clk             ;
; en_Local          ; clk        ; 1.378 ; 1.997 ; Rise       ; clk             ;
; en_Msg            ; clk        ; 1.887 ; 2.611 ; Rise       ; clk             ;
; ldAddr            ; clk        ; 1.554 ; 2.177 ; Rise       ; clk             ;
; ld_REP_S          ; clk        ; 1.097 ; 1.661 ; Rise       ; clk             ;
; ld_VAL            ; clk        ; 1.360 ; 1.958 ; Rise       ; clk             ;
; setUni_Display    ; clk        ; 1.503 ; 2.166 ; Rise       ; clk             ;
; soma_Display      ; clk        ; 1.736 ; 2.426 ; Rise       ; clk             ;
; subt_Display      ; clk        ; 1.786 ; 2.267 ; Rise       ; clk             ;
; sum_Display_MUX_S ; clk        ; 1.342 ; 1.966 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Flag_rep_s        ; clk        ; -0.674 ; -1.258 ; Rise       ; clk             ;
; Flag_rep_sq       ; clk        ; -0.857 ; -1.460 ; Rise       ; clk             ;
; en_CT_ON          ; clk        ; -0.778 ; -1.387 ; Rise       ; clk             ;
; en_Local          ; clk        ; -0.459 ; -1.025 ; Rise       ; clk             ;
; en_Msg            ; clk        ; -0.974 ; -1.597 ; Rise       ; clk             ;
; ldAddr            ; clk        ; -1.288 ; -1.892 ; Rise       ; clk             ;
; ld_REP_S          ; clk        ; -0.839 ; -1.391 ; Rise       ; clk             ;
; ld_VAL            ; clk        ; -1.021 ; -1.592 ; Rise       ; clk             ;
; setUni_Display    ; clk        ; -0.853 ; -1.428 ; Rise       ; clk             ;
; soma_Display      ; clk        ; -0.765 ; -1.341 ; Rise       ; clk             ;
; subt_Display      ; clk        ; -0.819 ; -1.370 ; Rise       ; clk             ;
; sum_Display_MUX_S ; clk        ; -0.858 ; -1.471 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; CT_ON_Menor_5   ; clk        ; 4.501 ; 4.419 ; Rise       ; clk             ;
; Cont_Local_10   ; clk        ; 4.945 ; 4.958 ; Rise       ; clk             ;
; Display_EN[*]   ; clk        ; 4.249 ; 4.302 ; Rise       ; clk             ;
;  Display_EN[0]  ; clk        ; 3.599 ; 3.640 ; Rise       ; clk             ;
;  Display_EN[1]  ; clk        ; 3.771 ; 3.788 ; Rise       ; clk             ;
;  Display_EN[2]  ; clk        ; 4.018 ; 4.054 ; Rise       ; clk             ;
;  Display_EN[3]  ; clk        ; 4.249 ; 4.302 ; Rise       ; clk             ;
;  Display_EN[4]  ; clk        ; 3.755 ; 3.766 ; Rise       ; clk             ;
;  Display_EN[5]  ; clk        ; 3.751 ; 3.765 ; Rise       ; clk             ;
;  Display_EN[6]  ; clk        ; 3.686 ; 3.692 ; Rise       ; clk             ;
;  Display_EN[7]  ; clk        ; 3.972 ; 4.064 ; Rise       ; clk             ;
; It_Comparator   ; clk        ; 7.681 ; 7.558 ; Rise       ; clk             ;
; addrMemoria[*]  ; clk        ; 4.219 ; 4.288 ; Rise       ; clk             ;
;  addrMemoria[0] ; clk        ; 3.887 ; 3.920 ; Rise       ; clk             ;
;  addrMemoria[1] ; clk        ; 4.079 ; 4.141 ; Rise       ; clk             ;
;  addrMemoria[2] ; clk        ; 3.926 ; 3.955 ; Rise       ; clk             ;
;  addrMemoria[3] ; clk        ; 3.683 ; 3.754 ; Rise       ; clk             ;
;  addrMemoria[4] ; clk        ; 4.219 ; 4.288 ; Rise       ; clk             ;
;  addrMemoria[5] ; clk        ; 3.910 ; 3.948 ; Rise       ; clk             ;
;  addrMemoria[6] ; clk        ; 4.046 ; 4.091 ; Rise       ; clk             ;
;  addrMemoria[7] ; clk        ; 3.854 ; 3.941 ; Rise       ; clk             ;
; eq_Comparator   ; clk        ; 6.786 ; 6.813 ; Rise       ; clk             ;
; grt_Comparator  ; clk        ; 6.997 ; 7.121 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; CT_ON_Menor_5   ; clk        ; 4.054 ; 4.006 ; Rise       ; clk             ;
; Cont_Local_10   ; clk        ; 3.945 ; 3.965 ; Rise       ; clk             ;
; Display_EN[*]   ; clk        ; 3.474 ; 3.513 ; Rise       ; clk             ;
;  Display_EN[0]  ; clk        ; 3.474 ; 3.513 ; Rise       ; clk             ;
;  Display_EN[1]  ; clk        ; 3.647 ; 3.661 ; Rise       ; clk             ;
;  Display_EN[2]  ; clk        ; 3.884 ; 3.917 ; Rise       ; clk             ;
;  Display_EN[3]  ; clk        ; 4.123 ; 4.174 ; Rise       ; clk             ;
;  Display_EN[4]  ; clk        ; 3.632 ; 3.640 ; Rise       ; clk             ;
;  Display_EN[5]  ; clk        ; 3.627 ; 3.638 ; Rise       ; clk             ;
;  Display_EN[6]  ; clk        ; 3.566 ; 3.570 ; Rise       ; clk             ;
;  Display_EN[7]  ; clk        ; 3.836 ; 3.923 ; Rise       ; clk             ;
; It_Comparator   ; clk        ; 4.741 ; 4.740 ; Rise       ; clk             ;
; addrMemoria[*]  ; clk        ; 3.560 ; 3.628 ; Rise       ; clk             ;
;  addrMemoria[0] ; clk        ; 3.757 ; 3.787 ; Rise       ; clk             ;
;  addrMemoria[1] ; clk        ; 3.942 ; 4.000 ; Rise       ; clk             ;
;  addrMemoria[2] ; clk        ; 3.796 ; 3.822 ; Rise       ; clk             ;
;  addrMemoria[3] ; clk        ; 3.560 ; 3.628 ; Rise       ; clk             ;
;  addrMemoria[4] ; clk        ; 4.077 ; 4.142 ; Rise       ; clk             ;
;  addrMemoria[5] ; clk        ; 3.780 ; 3.814 ; Rise       ; clk             ;
;  addrMemoria[6] ; clk        ; 3.911 ; 3.952 ; Rise       ; clk             ;
;  addrMemoria[7] ; clk        ; 3.725 ; 3.808 ; Rise       ; clk             ;
; eq_Comparator   ; clk        ; 4.301 ; 4.293 ; Rise       ; clk             ;
; grt_Comparator  ; clk        ; 4.488 ; 4.551 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; s1_comp1   ; It_Comparator  ; 7.857 ; 7.734 ; 8.451 ; 8.328 ;
; s1_comp1   ; eq_Comparator  ; 6.886 ; 6.895 ; 7.480 ; 7.489 ;
; s1_comp1   ; grt_Comparator ; 7.173 ; 7.297 ; 7.767 ; 7.891 ;
; s2_comp1   ; It_Comparator  ; 7.075 ; 6.817 ; 7.651 ; 7.577 ;
; s2_comp1   ; eq_Comparator  ; 6.056 ; 6.077 ; 6.695 ; 6.723 ;
; s2_comp1   ; grt_Comparator ; 6.256 ; 6.515 ; 7.016 ; 7.091 ;
; s_comp1    ; It_Comparator  ; 8.000 ; 7.877 ; 8.628 ; 8.505 ;
; s_comp1    ; eq_Comparator  ; 7.029 ; 7.038 ; 7.657 ; 7.666 ;
; s_comp1    ; grt_Comparator ; 7.316 ; 7.440 ; 7.944 ; 8.068 ;
; sl1_comp1  ; It_Comparator  ; 7.396 ; 7.086 ; 7.938 ; 7.793 ;
; sl1_comp1  ; eq_Comparator  ; 6.478 ; 6.502 ; 7.214 ; 7.219 ;
; sl1_comp1  ; grt_Comparator ; 6.525 ; 6.836 ; 7.232 ; 7.378 ;
; sl2_comp1  ; It_Comparator  ; 7.388 ; 7.147 ; 8.006 ; 7.795 ;
; sl2_comp1  ; eq_Comparator  ; 6.663 ; 6.668 ; 7.185 ; 7.209 ;
; sl2_comp1  ; grt_Comparator ; 6.582 ; 6.828 ; 7.234 ; 7.446 ;
; sl_comp1   ; It_Comparator  ; 7.379 ; 7.233 ; 8.113 ; 7.843 ;
; sl_comp1   ; eq_Comparator  ; 6.594 ; 6.618 ; 7.359 ; 7.364 ;
; sl_comp1   ; grt_Comparator ; 6.672 ; 6.819 ; 7.222 ; 7.553 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; s1_comp1   ; It_Comparator  ; 5.711 ; 5.648 ; 6.308 ; 6.245 ;
; s1_comp1   ; eq_Comparator  ; 5.384 ; 5.373 ; 5.897 ; 5.889 ;
; s1_comp1   ; grt_Comparator ; 5.108 ; 5.174 ; 5.705 ; 5.771 ;
; s2_comp1   ; It_Comparator  ; 5.206 ; 5.208 ; 5.745 ; 5.744 ;
; s2_comp1   ; eq_Comparator  ; 4.769 ; 4.758 ; 5.305 ; 5.297 ;
; s2_comp1   ; grt_Comparator ; 4.740 ; 4.825 ; 5.305 ; 5.371 ;
; s_comp1    ; It_Comparator  ; 5.773 ; 5.772 ; 6.393 ; 6.392 ;
; s_comp1    ; eq_Comparator  ; 5.333 ; 5.325 ; 5.953 ; 5.945 ;
; s_comp1    ; grt_Comparator ; 5.260 ; 5.326 ; 5.912 ; 5.969 ;
; sl1_comp1  ; It_Comparator  ; 5.323 ; 5.315 ; 5.916 ; 5.915 ;
; sl1_comp1  ; eq_Comparator  ; 4.876 ; 4.875 ; 5.476 ; 5.468 ;
; sl1_comp1  ; grt_Comparator ; 5.411 ; 5.556 ; 6.034 ; 6.161 ;
; sl2_comp1  ; It_Comparator  ; 5.347 ; 5.346 ; 5.998 ; 5.990 ;
; sl2_comp1  ; eq_Comparator  ; 4.907 ; 4.899 ; 5.551 ; 5.550 ;
; sl2_comp1  ; grt_Comparator ; 5.177 ; 5.353 ; 5.877 ; 5.910 ;
; sl_comp1   ; It_Comparator  ; 5.371 ; 5.370 ; 6.033 ; 6.025 ;
; sl_comp1   ; eq_Comparator  ; 4.931 ; 4.923 ; 5.586 ; 5.585 ;
; sl_comp1   ; grt_Comparator ; 5.196 ; 5.372 ; 5.999 ; 5.953 ;
+------------+----------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.910  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.910  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -37.226 ; 0.0   ; 0.0      ; 0.0     ; -52.346             ;
;  clk             ; -37.226 ; 0.000 ; N/A      ; N/A     ; -52.346             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Flag_rep_s        ; clk        ; 3.335 ; 3.814 ; Rise       ; clk             ;
; Flag_rep_sq       ; clk        ; 4.090 ; 4.517 ; Rise       ; clk             ;
; en_CT_ON          ; clk        ; 2.496 ; 3.009 ; Rise       ; clk             ;
; en_Local          ; clk        ; 2.513 ; 2.986 ; Rise       ; clk             ;
; en_Msg            ; clk        ; 3.446 ; 4.016 ; Rise       ; clk             ;
; ldAddr            ; clk        ; 2.789 ; 3.228 ; Rise       ; clk             ;
; ld_REP_S          ; clk        ; 2.010 ; 2.417 ; Rise       ; clk             ;
; ld_VAL            ; clk        ; 2.454 ; 2.878 ; Rise       ; clk             ;
; setUni_Display    ; clk        ; 2.773 ; 3.255 ; Rise       ; clk             ;
; soma_Display      ; clk        ; 3.213 ; 3.702 ; Rise       ; clk             ;
; subt_Display      ; clk        ; 3.145 ; 3.555 ; Rise       ; clk             ;
; sum_Display_MUX_S ; clk        ; 2.417 ; 2.868 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Flag_rep_s        ; clk        ; -0.674 ; -1.258 ; Rise       ; clk             ;
; Flag_rep_sq       ; clk        ; -0.857 ; -1.460 ; Rise       ; clk             ;
; en_CT_ON          ; clk        ; -0.778 ; -1.387 ; Rise       ; clk             ;
; en_Local          ; clk        ; -0.459 ; -1.004 ; Rise       ; clk             ;
; en_Msg            ; clk        ; -0.974 ; -1.597 ; Rise       ; clk             ;
; ldAddr            ; clk        ; -1.288 ; -1.892 ; Rise       ; clk             ;
; ld_REP_S          ; clk        ; -0.839 ; -1.391 ; Rise       ; clk             ;
; ld_VAL            ; clk        ; -1.021 ; -1.592 ; Rise       ; clk             ;
; setUni_Display    ; clk        ; -0.853 ; -1.428 ; Rise       ; clk             ;
; soma_Display      ; clk        ; -0.765 ; -1.341 ; Rise       ; clk             ;
; subt_Display      ; clk        ; -0.819 ; -1.370 ; Rise       ; clk             ;
; sum_Display_MUX_S ; clk        ; -0.858 ; -1.471 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; CT_ON_Menor_5   ; clk        ; 7.601  ; 7.586  ; Rise       ; clk             ;
; Cont_Local_10   ; clk        ; 8.581  ; 8.452  ; Rise       ; clk             ;
; Display_EN[*]   ; clk        ; 7.036  ; 7.025  ; Rise       ; clk             ;
;  Display_EN[0]  ; clk        ; 6.178  ; 6.100  ; Rise       ; clk             ;
;  Display_EN[1]  ; clk        ; 6.323  ; 6.289  ; Rise       ; clk             ;
;  Display_EN[2]  ; clk        ; 6.773  ; 6.721  ; Rise       ; clk             ;
;  Display_EN[3]  ; clk        ; 7.036  ; 7.025  ; Rise       ; clk             ;
;  Display_EN[4]  ; clk        ; 6.307  ; 6.265  ; Rise       ; clk             ;
;  Display_EN[5]  ; clk        ; 6.310  ; 6.269  ; Rise       ; clk             ;
;  Display_EN[6]  ; clk        ; 6.153  ; 6.125  ; Rise       ; clk             ;
;  Display_EN[7]  ; clk        ; 6.757  ; 6.720  ; Rise       ; clk             ;
; It_Comparator   ; clk        ; 13.049 ; 13.115 ; Rise       ; clk             ;
; addrMemoria[*]  ; clk        ; 7.092  ; 7.057  ; Rise       ; clk             ;
;  addrMemoria[0] ; clk        ; 6.543  ; 6.507  ; Rise       ; clk             ;
;  addrMemoria[1] ; clk        ; 6.855  ; 6.834  ; Rise       ; clk             ;
;  addrMemoria[2] ; clk        ; 6.585  ; 6.545  ; Rise       ; clk             ;
;  addrMemoria[3] ; clk        ; 6.265  ; 6.230  ; Rise       ; clk             ;
;  addrMemoria[4] ; clk        ; 7.092  ; 7.057  ; Rise       ; clk             ;
;  addrMemoria[5] ; clk        ; 6.574  ; 6.559  ; Rise       ; clk             ;
;  addrMemoria[6] ; clk        ; 6.803  ; 6.763  ; Rise       ; clk             ;
;  addrMemoria[7] ; clk        ; 6.548  ; 6.511  ; Rise       ; clk             ;
; eq_Comparator   ; clk        ; 11.610 ; 11.673 ; Rise       ; clk             ;
; grt_Comparator  ; clk        ; 12.157 ; 12.081 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; CT_ON_Menor_5   ; clk        ; 4.054 ; 4.006 ; Rise       ; clk             ;
; Cont_Local_10   ; clk        ; 3.945 ; 3.965 ; Rise       ; clk             ;
; Display_EN[*]   ; clk        ; 3.474 ; 3.513 ; Rise       ; clk             ;
;  Display_EN[0]  ; clk        ; 3.474 ; 3.513 ; Rise       ; clk             ;
;  Display_EN[1]  ; clk        ; 3.647 ; 3.661 ; Rise       ; clk             ;
;  Display_EN[2]  ; clk        ; 3.884 ; 3.917 ; Rise       ; clk             ;
;  Display_EN[3]  ; clk        ; 4.123 ; 4.174 ; Rise       ; clk             ;
;  Display_EN[4]  ; clk        ; 3.632 ; 3.640 ; Rise       ; clk             ;
;  Display_EN[5]  ; clk        ; 3.627 ; 3.638 ; Rise       ; clk             ;
;  Display_EN[6]  ; clk        ; 3.566 ; 3.570 ; Rise       ; clk             ;
;  Display_EN[7]  ; clk        ; 3.836 ; 3.923 ; Rise       ; clk             ;
; It_Comparator   ; clk        ; 4.741 ; 4.740 ; Rise       ; clk             ;
; addrMemoria[*]  ; clk        ; 3.560 ; 3.628 ; Rise       ; clk             ;
;  addrMemoria[0] ; clk        ; 3.757 ; 3.787 ; Rise       ; clk             ;
;  addrMemoria[1] ; clk        ; 3.942 ; 4.000 ; Rise       ; clk             ;
;  addrMemoria[2] ; clk        ; 3.796 ; 3.822 ; Rise       ; clk             ;
;  addrMemoria[3] ; clk        ; 3.560 ; 3.628 ; Rise       ; clk             ;
;  addrMemoria[4] ; clk        ; 4.077 ; 4.142 ; Rise       ; clk             ;
;  addrMemoria[5] ; clk        ; 3.780 ; 3.814 ; Rise       ; clk             ;
;  addrMemoria[6] ; clk        ; 3.911 ; 3.952 ; Rise       ; clk             ;
;  addrMemoria[7] ; clk        ; 3.725 ; 3.808 ; Rise       ; clk             ;
; eq_Comparator   ; clk        ; 4.301 ; 4.293 ; Rise       ; clk             ;
; grt_Comparator  ; clk        ; 4.488 ; 4.551 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; s1_comp1   ; It_Comparator  ; 13.418 ; 13.484 ; 13.858 ; 13.924 ;
; s1_comp1   ; eq_Comparator  ; 11.773 ; 11.859 ; 12.213 ; 12.299 ;
; s1_comp1   ; grt_Comparator ; 12.526 ; 12.450 ; 12.966 ; 12.890 ;
; s2_comp1   ; It_Comparator  ; 12.136 ; 11.981 ; 12.494 ; 12.639 ;
; s2_comp1   ; eq_Comparator  ; 10.406 ; 10.476 ; 10.920 ; 10.999 ;
; s2_comp1   ; grt_Comparator ; 11.023 ; 11.168 ; 11.681 ; 11.526 ;
; s_comp1    ; It_Comparator  ; 13.700 ; 13.766 ; 14.173 ; 14.239 ;
; s_comp1    ; eq_Comparator  ; 12.055 ; 12.141 ; 12.528 ; 12.614 ;
; s_comp1    ; grt_Comparator ; 12.808 ; 12.732 ; 13.281 ; 13.205 ;
; sl1_comp1  ; It_Comparator  ; 12.661 ; 12.501 ; 13.003 ; 13.150 ;
; sl1_comp1  ; eq_Comparator  ; 11.233 ; 11.305 ; 11.752 ; 11.792 ;
; sl1_comp1  ; grt_Comparator ; 11.543 ; 11.693 ; 12.192 ; 12.035 ;
; sl2_comp1  ; It_Comparator  ; 12.615 ; 12.556 ; 13.093 ; 13.097 ;
; sl2_comp1  ; eq_Comparator  ; 11.362 ; 11.402 ; 11.827 ; 11.899 ;
; sl2_comp1  ; grt_Comparator ; 11.598 ; 11.647 ; 12.139 ; 12.125 ;
; sl_comp1   ; It_Comparator  ; 12.587 ; 12.730 ; 13.242 ; 13.048 ;
; sl_comp1   ; eq_Comparator  ; 11.397 ; 11.469 ; 11.941 ; 11.981 ;
; sl_comp1   ; grt_Comparator ; 11.772 ; 11.619 ; 12.090 ; 12.274 ;
+------------+----------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; s1_comp1   ; It_Comparator  ; 5.711 ; 5.648 ; 6.308 ; 6.245 ;
; s1_comp1   ; eq_Comparator  ; 5.384 ; 5.373 ; 5.897 ; 5.889 ;
; s1_comp1   ; grt_Comparator ; 5.108 ; 5.174 ; 5.705 ; 5.771 ;
; s2_comp1   ; It_Comparator  ; 5.206 ; 5.208 ; 5.745 ; 5.744 ;
; s2_comp1   ; eq_Comparator  ; 4.769 ; 4.758 ; 5.305 ; 5.297 ;
; s2_comp1   ; grt_Comparator ; 4.740 ; 4.825 ; 5.305 ; 5.371 ;
; s_comp1    ; It_Comparator  ; 5.773 ; 5.772 ; 6.393 ; 6.392 ;
; s_comp1    ; eq_Comparator  ; 5.333 ; 5.325 ; 5.953 ; 5.945 ;
; s_comp1    ; grt_Comparator ; 5.260 ; 5.326 ; 5.912 ; 5.969 ;
; sl1_comp1  ; It_Comparator  ; 5.323 ; 5.315 ; 5.916 ; 5.915 ;
; sl1_comp1  ; eq_Comparator  ; 4.876 ; 4.875 ; 5.476 ; 5.468 ;
; sl1_comp1  ; grt_Comparator ; 5.411 ; 5.556 ; 6.034 ; 6.161 ;
; sl2_comp1  ; It_Comparator  ; 5.347 ; 5.346 ; 5.998 ; 5.990 ;
; sl2_comp1  ; eq_Comparator  ; 4.907 ; 4.899 ; 5.551 ; 5.550 ;
; sl2_comp1  ; grt_Comparator ; 5.177 ; 5.353 ; 5.877 ; 5.910 ;
; sl_comp1   ; It_Comparator  ; 5.371 ; 5.370 ; 6.033 ; 6.025 ;
; sl_comp1   ; eq_Comparator  ; 4.931 ; 4.923 ; 5.586 ; 5.585 ;
; sl_comp1   ; grt_Comparator ; 5.196 ; 5.372 ; 5.999 ; 5.953 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Cont_Local_10  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CT_ON_Menor_5  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; It_Comparator  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addrMemoria[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addrMemoria[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addrMemoria[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addrMemoria[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addrMemoria[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addrMemoria[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addrMemoria[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addrMemoria[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display_EN[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display_EN[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display_EN[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display_EN[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display_EN[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display_EN[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display_EN[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display_EN[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; grt_Comparator ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eq_Comparator  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------+
; Input Transition Times                                               ;
+-------------------+--------------+-----------------+-----------------+
; Pin               ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------+--------------+-----------------+-----------------+
; clr_INAT          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en_INAT           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ld_REP_SQ         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ld_GRV            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_sum             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clr_GRV           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clr_REP_SQ        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sl2_comp1         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sl_comp1          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sl1_comp1         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s2_comp1          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_comp1           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s1_comp1          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en_Local          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clr_Local         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en_CT_ON          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clr_CT_ON         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en_Msg            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clr_Msg           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Flag_rep_s        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Flag_rep_sq       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; soma_Display      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; subt_Display      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setUni_Display    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clr_VAL           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ld_VAL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sum_Display_MUX_S ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clr_REP_S         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ld_REP_S          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clrAddr           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ldAddr            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Cont_Local_10  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; CT_ON_Menor_5  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; It_Comparator  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Display_EN[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; Display_EN[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Display_EN[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Display_EN[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; Display_EN[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Display_EN[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Display_EN[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Display_EN[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; grt_Comparator ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; eq_Comparator  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Cont_Local_10  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; CT_ON_Menor_5  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; It_Comparator  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Display_EN[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; Display_EN[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Display_EN[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Display_EN[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; Display_EN[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Display_EN[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Display_EN[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Display_EN[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; grt_Comparator ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; eq_Comparator  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Cont_Local_10  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; CT_ON_Menor_5  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; It_Comparator  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; addrMemoria[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Display_EN[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Display_EN[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Display_EN[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Display_EN[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; Display_EN[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Display_EN[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Display_EN[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Display_EN[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; grt_Comparator ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; eq_Comparator  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 397      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 397      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 24    ; 24   ;
; Unconstrained Input Port Paths  ; 194   ; 194  ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 165   ; 165  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Jan 31 14:58:51 2021
Info: Command: quartus_sta ANS_MACHINE -c main
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.910
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.910             -37.226 clk 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.626
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.626             -28.826 clk 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.651
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.651              -6.714 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.346 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4669 megabytes
    Info: Processing ended: Sun Jan 31 14:58:55 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


