Este trabalho teve como objetivo a extensão de um processador ARM monociclo, escrito em SystemVerilog, com a implementação de novas instruções que não constavam na versão original. O código base já incluía as instruções ADD, SUB, AND, ORR, STR, LDR e B. A partir deste grupo, foram implementadas as instruções MOV, CMP, TST, EOR, LSL, ASR e BL, e o processo para incluí-las no código base será detalhado abaixo.