#-----------------------------------------------------------
# Vivado v2019.2 (64-bit)
# SW Build 2708876 on Wed Nov  6 21:40:23 MST 2019
# IP Build 2700528 on Thu Nov  7 00:09:20 MST 2019
# Start of session at: Mon Jun  2 20:24:50 2025
# Process ID: 19500
# Current directory: C:/Users/demon/INTERNSHIP/src_sim_vivado/AXI_UART_V2
# Command line: vivado.exe -gui_launcher_event rodinguilauncherevent14504 C:\Users\demon\INTERNSHIP\src_sim_vivado\AXI_UART_V2\AXI_UART_V2.xpr
# Log file: C:/Users/demon/INTERNSHIP/src_sim_vivado/AXI_UART_V2/vivado.log
# Journal file: C:/Users/demon/INTERNSHIP/src_sim_vivado/AXI_UART_V2\vivado.jou
#-----------------------------------------------------------
start_gui
open_project C:/Users/demon/INTERNSHIP/src_sim_vivado/AXI_UART_V2/AXI_UART_V2.xpr
launch_simulation
launch_simulation
launch_simulation
open_wave_config C:/Users/demon/INTERNSHIP/src_sim_vivado/AXI_UART_V2/AXI_TOP_TEST_behav_AW.wcfg
source AXI_TOP_TEST.tcl
current_wave_config {AXI_TOP_TEST_behav_AW.wcfg}
add_wave {{/AXI_TOP_TEST/dut/UART_CONTROL/rx}} 
current_wave_config {AXI_TOP_TEST_behav_AW.wcfg}
add_wave {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_enable}} 
current_wave_config {AXI_TOP_TEST_behav_AW.wcfg}
add_wave {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_full}} 
relaunch_sim
relaunch_sim
current_wave_config {Untitled 1}
add_wave {{/AXI_TOP_TEST/dut/UART_CONTROL/uart_rx_state}} 
current_wave_config {Untitled 1}
add_wave {{/AXI_TOP_TEST/dut/UART_CONTROL/rst}} 
current_wave_config {Untitled 1}
add_wave {{/AXI_TOP_TEST/dut/UART_CONTROL/rd_clk}} 
current_wave_config {Untitled 1}
add_wave {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_en}} 
current_wave_config {Untitled 1}
add_wave {{/AXI_TOP_TEST/dut/UART_CONTROL/rx}} 
current_wave_config {Untitled 1}
add_wave {{/AXI_TOP_TEST/dut/r_tx}} 
current_wave_config {Untitled 1}
add_wave {{/AXI_TOP_TEST/dut/UART_CONTROL/uart_clk}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rst}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rd_clk}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_data}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_data_valid}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_addr}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_fifo_mem_left}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_ready}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_data}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_data_valid}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_addr}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_en}} {{/AXI_TOP_TEST/dut/UART_CONTROL/char_time_out}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx}} {{/AXI_TOP_TEST/dut/UART_CONTROL/cntrl_reg}} {{/AXI_TOP_TEST/dut/UART_CONTROL/status_reg}} {{/AXI_TOP_TEST/dut/UART_CONTROL/r_IER}} {{/AXI_TOP_TEST/dut/UART_CONTROL/r_IDR}} {{/AXI_TOP_TEST/dut/UART_CONTROL/r_ISR}} {{/AXI_TOP_TEST/dut/UART_CONTROL/r_IMR}} {{/AXI_TOP_TEST/dut/UART_CONTROL/baud_reg}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_wr_en}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_rd_en}} {{/AXI_TOP_TEST/dut/UART_CONTROL/in_rx_data}} {{/AXI_TOP_TEST/dut/UART_CONTROL/out_rx_data}} {{/AXI_TOP_TEST/dut/UART_CONTROL/in_tx_data}} {{/AXI_TOP_TEST/dut/UART_CONTROL/out_tx_data}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_entries}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_entries}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_action_state}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_action_state}} {{/AXI_TOP_TEST/dut/UART_CONTROL/uart_tx_state}} {{/AXI_TOP_TEST/dut/UART_CONTROL/uart_rx_state}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_fifo_state}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_fifo_state}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_wr_start}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_rd_start}} {{/AXI_TOP_TEST/dut/UART_CONTROL/uart_rx_data}} {{/AXI_TOP_TEST/dut/UART_CONTROL/w_addr}} {{/AXI_TOP_TEST/dut/UART_CONTROL/r_addr}} {{/AXI_TOP_TEST/dut/UART_CONTROL/w_data}} {{/AXI_TOP_TEST/dut/UART_CONTROL/r_data}} {{/AXI_TOP_TEST/dut/UART_CONTROL/wr_bit_counter}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rd_bit_counter}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_empty}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_full}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_empty}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_full}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_active}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_active}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_mem_used}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_mem_left}} {{/AXI_TOP_TEST/dut/UART_CONTROL/overrun_error}} {{/AXI_TOP_TEST/dut/UART_CONTROL/parity_error}} {{/AXI_TOP_TEST/dut/UART_CONTROL/frame_error}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_fifo_status}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_fifo_status}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_fifo_rst}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_fifo_rst}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_enable}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_enable}} {{/AXI_TOP_TEST/dut/UART_CONTROL/stop_bit}} {{/AXI_TOP_TEST/dut/UART_CONTROL/parity_bit}} {{/AXI_TOP_TEST/dut/UART_CONTROL/data_bits}} {{/AXI_TOP_TEST/dut/UART_CONTROL/sample_rate}} {{/AXI_TOP_TEST/dut/UART_CONTROL/tx_trig}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_trig}} {{/AXI_TOP_TEST/dut/UART_CONTROL/exp_parity}} {{/AXI_TOP_TEST/dut/UART_CONTROL/parity}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_wr_en}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_rd_en}} 
restart
run 300 us
relaunch_sim
relaunch_sim
current_wave_config {Untitled 1}
add_wave {{/AXI_TOP_TEST/dut/UART_CONTROL/rd_bit_counter}} 
current_wave_config {Untitled 1}
add_wave {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_en}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_action_state}} {{/AXI_TOP_TEST/dut/UART_CONTROL/uart_rx_state}} {{/AXI_TOP_TEST/dut/UART_CONTROL/rx_fifo_state}} 
current_wave_config {Untitled 1}
add_wave {{/AXI_TOP_TEST/dut/UART_CONTROL/uart_rx_data}} 
relaunch_sim
relaunch_sim
relaunch_sim
current_wave_config {Untitled 1}
add_wave {{/AXI_TOP_TEST/dut/UART_CONTROL/out_tx_data}} 
restart
run 300 us
run 300 us
restart
run 300 ns
run 300 ns
run 300 ns
run 300 ns
run 300 ns
run 300 ns
run 300 ns
run 300 ns
current_wave_config {Untitled 1}
add_wave {{/AXI_TOP_TEST/rd_clk}} 
close_sim
