# 0.18μm CMOSプロセス：G1〜G3酸化、WELL形成、チャネルドーピング、LDD構造  
**0.18μm multi-voltage CMOS process: G1-G3 oxidation, well formation, channel doping, and LDD structure**

---

## 1.X ゲート酸化（G1〜G3） / Gate Oxide Stack Formation

| Step | 処理 / Process | 説明 / Description |
|------|----------------|--------------------|
| 1 | **G1-OX Thermal Oxidation** | 全領域に 70Å のG1酸化膜を形成<br>→ Base oxide for HV region (5V) |
| 2 | **G1 Remove (HV Mask)** | MV領域とLV領域のG1酸化膜を選択的に除去<br>→ Mask: `G1-REMOVE` or `G1-ETCH` |
| 3 | **G2-OX Thermal Oxidation** | 全領域に 35Å のG2酸化膜を形成<br>→ Stack: HV = G1+G2 / MV = G2 / LV=G2|
| 4 | **G2 Remove (HV/MV Mask)** | LV領域のG2酸化膜を選択的に除去 <br>→ Mask: `G2-REMOVE` or `G2-ETCH` |
| 5 | **G3-OX Final Oxidation** | 全領域に35ÅのG3酸化膜を形成<br>→ Final stack:<br>HV = G1+G2+G3=150Å<br>MV =G2+G3= 70Å<br>LV =G3= 35Å |

---

## 2.X WELL領域の形成工程 / Well Formation Process

| 工程No. | 領域 / Region | マスク名 / Mask | 処理名 / Step | 目的 / Purpose | 備考 / Notes |
|--------|----------------|------------------|----------------|----------------|---------------|
| 001 | 標準 N-Well | NWL-PH / NWL-ION | N-Well Implant | 標準NMOS領域 | 1.8V / 3.3V対応 |
| 002 | 標準 P-Well | PWL-PH / PWL-ION | P-Well Implant | 標準PMOS領域 | 同上 |
| 003 | Deep N-Well | NWLH-PH / NWLH-ION1 | Deep NWL Implant | HV絶縁用 | 高エネルギー（400–600keV） |
| 004 | HV N-Well | NWLH-PH / NWLH-ION2 | Shallow NWL Implant | DNW上に再形成 | 同一マスクでION1/2 |
| 005 | HV P-Well | PWLH-PH / PWLH-ION | HVバルク形成 | HV NMOS / LDMOS用 |

---

## 3.X チャネルドーピング工程 / Channel Doping Steps

| 工程No. | マスク名 | 工程名 | 対象デバイス | 電圧 | 備考 |
|---------|----------|--------|---------------|------|------|
| xxx | NCDL-PH / ION | NMOS Channel Doping | NMOS | 1.8V | SCE対策 |
| xxx | PCDL-PH / ION | PMOS Channel Doping | PMOS | 1.8V | Vth調整 |
| xxx | NCDM-PH / ION | NMOS Channel Doping | NMOS | 3.3V | 中深度 |
| xxx | PCDM-PH / ION | PMOS Channel Doping | PMOS | 3.3V | |
| xxx | NCDH-PH / ION | NMOS Channel Doping | NMOS | 5.0V | 深拡散 |
| xxx | PCDH-PH / ION | PMOS Channel Doping | PMOS | 5.0V | |

---

## 4.X LDD構造（2段階）/ Lightly Doped Drain Implant

| 工程No. | マスク名 | 工程名 | 対象電圧 | タイミング | 備考 |
|---------|----------|--------|-----------|------------|------|
| xxx | NLDL-PH / ION | NMOS LDD (1st) | 1.8V | Spacer前 | 浅拡散 |
| xxx | PLDL-PH / ION | PMOS LDD (1st) | 1.8V | Spacer前 | |
| xxx | NLDM-PH / ION | NMOS LDD (1st) | 3.3V | Spacer前 | 中拡散 |
| xxx | PLDM-PH / ION | PMOS LDD (1st) | 3.3V | Spacer前 | |
| xxx | NLDH-PH / ION | NMOS LDD (1st) | 5.0V | Spacer前 | LDMOS対応 |
| xxx | PLDH-PH / ION | PMOS LDD (1st) | 5.0V | Spacer前 | |

| xxx | Spacer Deposition | - | 全電圧 | - | SiN堆積 |
| xxx | Spacer Etch | - | 全電圧 | - | 異方性エッチ |

| xxx | NLDL2-PH / ION | NMOS LDD (2nd) | 1.8V | Spacer後 | Ron低減 |
| xxx | PLDL2-PH / ION | PMOS LDD (2nd) | 1.8V | Spacer後 | |
| xxx | NLDM2-PH / ION | NMOS LDD (2nd) | 3.3V | Spacer後 | |
| xxx | PLDM2-PH / ION | PMOS LDD (2nd) | 3.3V | Spacer後 | |
| xxx | NLDH2-PH / ION | NMOS LDD (2nd) | 5.0V | Spacer後 | N+ S/D兼用 |
| xxx | PLDH2-PH / ION | PMOS LDD (2nd) | 5.0V | Spacer後 | HV PMOS |

---

**補足 / Notes**  
- LDD注入は電圧別に分離し、Spacer形成を挟む2段階構成  
- 1st注入で緩やかな電界分布、2ndで高濃度ソース・ドレイン形成  
- 全工程はマスクレベルで分離され、電圧・素子別に最適化可能
