 2
2. 英文摘要 
 
Keywords：High-power light-emitting diodes, LED, Cu substrates, AlGaInP, 
GaN.  
 
High-power light-emitting diodes (LEDs) have been accomplished by 
packaging technique and making the device with larger area. High-power 
LEDs fabricated on Cu substrates were investigated in our previous study. 
The AlGaInP LED structure was bonded to a Cu substrate by using 
indium-tin-oxide as a diffusion barrier layer. The bonded LED device on Cu 
substrate could be operated in a much higher injection forward current. The 
luminous intensity of the Cu-substrate LEDs could achieve higher value than 
that of GaAs substrate LEDs. The significant improvement might be caused 
by the Cu substrate which has higher thermal conductivity. However, Cu 
substrate is a ductile metal plate and easy to deform during the processing. 
The deformation of the Cu substrate will destroy the LEDs that were bonded 
on the Cu substrate. To improve this problem, three methods were used: a) 
the Cu metal was directly electroplated on the LED structure; b) the LED 
structure was bonded to the Si substrate that was electroplated with Cu metal; 
c) Cu film was electroplated on the Si wafer that has regular surface patterns, 
and then bonded with the LED structure. Finally, LEDs will be fabricated on 
the Cu substrate. We are looking forward to make high-power LEDs and 
solve the deformation problem in processing. 
 
 
 4
變形。當氮化鎵發光二極體在做 dicing 階段時，由於藍寶石晶體對稱
性的因素，我們使用傳統 dicing saw 的切割方式，不但會損失切割面
積較大，並且會因藍寶石不規則崩裂而無法得到我們想要的晶粒形狀。 
4. 由於藍寶石與氮化鎵晶格常數的不匹配（lattice constant mismatch
高達～13﹪）和熱膨脹係數的差異，導致氮化鎵薄膜缺陷、疊差
（stacking fault）頻出。在藍寶石與氮化鎵界面處的差排
（dislocation）密度高達 1010cm-2，而且還延伸到元件結構上，使主動
層失效讓元件特性大受影響。 
在我們 90 年國科會計劃中（NSC90-2216-E009-037），我們利用了晶圓接合
和雷射移除技術將氮化鎵薄膜成功的由藍寶石基材轉移至矽（Si），砷化鎵
（GaAs）及銅（Cu）等基板上。下面將簡略介紹晶圓接合和雷射移除技術結
合所得到的結果。 
 在晶圓接合部分，我們成功的將 GaN/Sapphire 之磊晶片，與 Si 或 GaAs
接合。再用雷射從光滑平整的藍寶石導入，使氮化鎵磊晶層轉移到 Si 或 GaAs
基版上。使用的是 248nm KrF 脈衝式的準分子雷射。由於藍寶石能隙為 7.2ev
無法吸收 248nm 的雷射光。利用 band gap-selective adsorption 原理，雷射光到
達藍寶石和氮化鎵的界面處，才會被氮化鎵所吸收。而以非游離輻射的方式
（即熱），將能量釋出。若雷射光能量夠大使界面溫度可以超過 950℃以上，
則界面處的氮化鎵會分解為氮氣和鎵，如此便達到可以分離移除藍寶石生長
基板。可惜的是，這個分離技術仍有瑕疵。造成的主要的原因，是因為沒有
辦法可以同時將雷射光束之面積調大，且平均控制每一點的能量密度強到剛
好可以分解氮化鎵。折衷之下，只能將雷射光束面積調小，以求能量密度能
高至可以分解氮化鎵。造成的主要缺點可歸類如下：  
 
1. 能量密度為 600mJ/cm2 時，其能有效分解氮化鎵之面積大約為
1mm×1mm。在製作大面積氮化鎵轉移上，需要一區塊一區塊的掃射。 
2. 由於分離基板時氮化鎵會分解成氮氣和鎵，體積迅速膨脹快 1 千倍。
這瞬間產生的應力對於氮化鎵薄膜和矽基材是非常大的傷害。 
3. 均勻性和完整度控制不易。 
 
 緊接著在 91─93 年間，藉著本系的國科會系所特色計畫： “光資訊關鍵
性材料製程與性質研究”中之第五子計畫─晶圓接合與溼式蝕刻方式來剝離
側向覆蓋生長之氮化鎵磊晶層。我們開發了另一更好的技術。也獲得了一美
國專利。同時在研究的過程中，由於對氮化鎵之研究，在氮化鎵的領域裡，
我們也在 APL 與 Mater. Chem. Phys.各發表了一篇文章。緣起是因為，在 90
年我們研究氮化鎵整個技術流程後，發現氮化鎵最核心的問題在於沒有自己
的基板。為了解決藍寶石與氮化鎵晶格常數和熱膨脹係數不匹配，在磊晶上
需使用厚的緩衝層，才得製造出有關氮化鎵的元件。不過這將使得氮化鎵中
的高密度差排會隨著氮化鎵成長而延伸上去，導致氮化鎵相關元件特性變
差。幸運的是，其中的高密度差排，人們已可藉由”側向覆蓋生長”(epitaxy lateral 
overgrowth) (ELOG)之氮化鎵磊晶層而獲得大大的改善。其主要方法是，在長
完～2μm 氮化鎵緩衝層後，再鍍覆一層遮蔽面罩層（mask layer）如二氧化矽。
經蝕刻製程做出開口(pattern)後，再去做氮化鎵的選擇性磊晶成長(selective 
area growth) (SAG)。此時，氮化鎵只會選擇在沒有遮蔽面罩層上方生長，不
 6
具有圖形陣列的矽基材上再將發光二極體利用晶圓接合的方式轉移到這基板
上，接著製作元件。期望以這三種方式來提升發光二極體輸出功率，並且解
決銅基板製程和切割時的問題。 
其中方法（1）“直接將銅電鍍在發光二極體結構上接著再製作發光二極
體元件＂，在 GaN 之應用，已被提出來過[8]。但散熱的效果似乎沒有完全發
揮，操作電流只能提升 2 倍左右。照道理，基板由氧化鋁變成銅基板，熱導
率的提升有約 10 倍之多(氧化鋁熱導率為 32 Wm-1K-1)。其操作電流的提升，
應該至少也要比我們的 GaAs/CuLED 高（8 倍以上）。顯然，電鍍銅的散熱效
應，實在是有需要開發。 
 
三、 實驗方法 
3.1 晶圓接合的設計整合流程 
本實驗的目的是要利用銅與矽擁有較好的散熱能力去取代原本的
藍寶石基板，使元件能在較高的電流下驅動。而在實驗過程中較難克
服的問題為銅、矽之間熱膨脹係數差異太大，造成基板的製作不易，
且在與發光二極體的接合過程中，也會因為熱膨脹係數的不同而使得
接合困難或是產生過大的應力而讓元件的特性下降（表 3-1）。 
本實驗的整合製程步驟如圖 3-1 所示，由整合流程圖可以發現「雷
射剝離」的步驟並無法進行變動，雷射剝離過程是由晶元光電公司所
代為進行的。因此，本篇論文的主要目的是在研究「基板製作」及「晶
圓接合」這兩個步驟，而在實驗進行中可藉由以下的一些方式去判斷
是否可行： 
 
(1) 電鍍銅的膠帶測試（Tape Test） 
選擇不同的晶種層（Seed Layer）或是配合阻障層（Barrier Layer）
的應用，再進行銅的電鍍過程後，使用膠帶測試是否對矽晶圓有足夠
的附著性，此為第一個簡易的測試步驟。 
 
(2) Cu/Si 基板的退火過程 
當利用電鍍技術將銅沈積於矽晶圓上後，可經由退火的過程來判別
中間介質層的選擇是否合適，及所選擇的蝕刻圖形陣列是否可以減少
因熱膨脹係數的差異而造成的應力。 
 
(3) 雷射剝離技術（Laser Lift-Off） 
Cu/Si 基板與 ITO/GaN/Sapphire 結構成功接合後，可由雷射剝離的
技術將藍寶石基板移除，也可由此判別接合強度是否能承受剝離過程
所產生的熱應力，本實驗所使用的雷射是波長為 248nm 的 KrF excimer 
laser。 
 
 8
 
（1） 先在矽晶圓（100）上利用 90℃的 KOH 溶液蝕刻出凹槽。 
（2） 沉積阻障層及晶種層。 
（3） 進行銅的電鍍（CuSO4(aq)）。 
（4） 當電鍍銅完全填滿凹槽後利用研磨的方式將預接合面平坦化。 
（5） Cu/Si 基板與 GaN/ITO 在 500℃/30min/Ar 進行接合。 
 
 
圖 3-3 預先退火實驗流程圖。 
 
（1） 先在矽晶圓（100）上利用 90℃的 KOH 溶液蝕刻出凹槽。 
（2） 沉積阻障層（Ta 50nm）及晶種層（Cu 50nm）。 
（3） 進行銅的電鍍（CuSO4(aq)）。 
（4） 預先經過 500°C/30min/Ar 的退火處理。 
（5） 利用研磨的方式將預接合面平坦化。 
（6） Cu/Si 基板與 GaN/ITO 在 500°C/30min/Ar 下進行接合。 
 
 
圖 3-4 預先蝕刻實驗流程圖。 
 10
 
3.4 試片清潔流程 
 因為夾具的限制，所以所使用的試片大小為 1.5×1.5cm2，LED 的大
小則為 1×1cm2。兩者先進行 5min 的丙酮（ACE）超音振盪，再異丙
醇（IPA）超音振盪 5min 後，Cu/Si 基板在利用 HCl：H2O(＝1：10)溶
液浸泡 1min 去除表面的氧化銅。且在每一步驟間皆以去離子水（D.I. 
Water）清洗 5min，然後將其接合而進行退火，如圖 3-7 所示。 
 
 
圖 3-5 電鍍槽示意圖。 
 
 
 
圖 3-6 爐管示意圖。 
 12
在本實驗一開始並無使用阻障層，單純選擇了不同的晶種層去進行
電鍍（如：Au、Ti/Au）。雖然有些試片可以通過Tape Test，但是，在
經過500℃/30min的退火後，因為附著性的下降使得電鍍銅與矽基板分
離，且整個結構無法有效的減低熱應力的的效應而造成矽走道上產生
裂縫（圖4-1）。 
在一般的IC製程中所使用的擴散阻障層材料有Ta、TaN、TiN等，
而本實驗選用Ta的原因為： 
 
 
  
圖 4-1 無阻障層的 Cu/Si 基板經 500℃/30min 退火後的 OM 圖。
 
 
 Bulk ρ(μΩ-cm) Film ρ(μΩ-cm) 
Ta 13.5 ~34 
TaN 135 >500 
TiN 22 ~42 
表 4-1 各種阻障材料在不同厚度下的電阻係數。 
 
 
(1) 具有較低的電阻係數 
如表4-1所示，對鉭薄膜而言只有約34μΩ-cm的電阻係數，與TiN
或TaN的相較下，使用低阻值的Ta對於垂直型發光二極體結構的電
性會有較好的表現。 
 
(2) 具有良好的附著性 
雖然鉭（Ta）與銅有不具固溶的特性，但是，有研究指出鉭的
(3-30)面和銅的（2-20）面的晶格不匹配（Lattice Mismatch）只有7
％ 左 右 （ 圖 4-2 ）， 使 其 易 在 介 面 處 產 生 內 部 混 和 反 應
（Inter-Mixing），形成約2~6nm的非晶質層，產生某種程度的自我
限制反應（Self-Limiting Reaction）[9,10]，使鉭能與銅有較好的附
著性質及阻障能力。 
 14
300×300μm2、矽走道的寬度為 50μm，而電鍍銅面積佔 Cu/Si 基板的比
率為 74%。而本實驗選用的蝕刻溶液為 KOH(aq)。在 90℃的溫度下，其
對{110}與{100}面具有相似的蝕刻速率（約 1.4μm/min），而對{111}
面的蝕刻速率約為 0.0035μm/min，而由向量的餘弦定理可以推算出蝕
刻面會有 54.74˚的傾斜，如圖 4-4 所示。 
且隨後將試片經過電鍍及研磨的步驟再經退火處理後觀察其變化
情形，我們可以發現試片則並無龜裂、翹曲…等現象發生（圖 4-5），
因此，所選用的圖形陣列是合乎本實驗 500°C/30 min 的製程要求。 
 
 
 
 
圖 4-3 Cu/Ta/Si 結構的 SEM 截面圖（500°C，30 min，N2 
ambient）。 
 
 
 
圖 4-4 矽晶圓以 90℃KOH(aq)蝕刻後的截面示意圖。 
 
Electroplating Cu 
Ta 
Si sub. 
 16
以發現平坦的 p-GaN 的接合面積只有約 25％（圖 4-9），而粗糙的 p-GaN
卻成功的 100％接合（圖 4-10），推測為在接合時尖錐給予銅箔較大的
壓應力，使其具有較大的驅動力經行再結晶而使得物質傳遞速率較快
而有較多的接合面積。所以在後續的實驗上，皆是使用粗糙度為
88.177nm 的磊晶片進行接合。 
圖 4-6 平坦 p-GaN 的 AFM 量測圖。 
 
 
 
圖 4-7 粗糙 p-GaN 的 AFM 量測圖。 
 
 
 18
E.P. Cu
Si
GaN
ITO
Ta
 
圖 4-11 直接接合製程後其截面示意圖。 
 
4.3 直接接合製程 
在經過阻障層、蝕刻圖形及退火條件的確定後，進行了直接接合的
製程流程方式（圖 3-2），然而所得到的結果卻是接合失敗。 
 經由觀察知在 500°C/30 min 的退火過程中只有矽走道有與 LED 接
觸，因此在經過的退火處理後，並未能成功完成接合，圖 4-11 為其示
意圖。推測為電鍍銅含有較多的空孔（Vacancy）及缺陷（Defect），所
以經過熱處理後造成厚度約 0.3μm 的下降（圖 4-12）而造成電鍍銅未
能與 LED 接觸。為了證實我們的推測及為本實驗找尋更適合的製程步
驟，因此，我們進了電鍍銅的退火實驗。 
 在實驗中為了減少實驗的變數，我們使用了平坦的矽晶圓來進行電
鍍銅與退火時間關係的實驗，圖 4-13 為其結構示意圖。我們分別比較
了 120μm、70μm 的厚度及實驗中凹槽深度 40μm 的電鍍銅在分別氮氣
氛下進行 500℃的退火過程。所得到的厚度隨時間的變化（圖 4-14）及
電阻係數隨時間的變化（圖 4-15）如圖所示。 
 經由以上的數據得知在氮氣氛下，經過 500°C/30min 的退火後，電
鍍銅的厚度及電阻係收並無明顯的變化，因此我們在製程過程中加入
了預先退火（Pre-anneal）的動作再進行研磨，我們期望經由此步驟能
夠使電鍍銅與發光二極體接觸而完成接合。 
 
圖 4-12 直接接合製程後 Cu/Si 基板的 OM 圖及 α-stepper 圖形。 
 20
但是仍然是無法成功的進行接合，因此考慮到是在進行機械研磨的過
程中造成淺碟現象（Dishing）的發生，使得電鍍銅有約 0.1μm 深度的
凹陷情形（圖 4-16）。 
機械研磨此步驟的主要目的為使矽走道裸露，避免在元件切割時，
因為銅的殘留而造成刀具及元件的損壞，因其為不可去除的步驟，所
以在製程中加入蝕刻矽走道的步驟來使 LED 結構只與電鍍銅進行接觸
以達到成功接合的目的。 
在蝕刻深度的選擇方面，由直接接合製程實驗的觀察中可以了解到
在 500℃/30min 的退火下會使電鍍銅有 0.3μm 左右的凹陷產生，而在
研磨步驟下則會有 0.1μm 左右的凹陷產生（圖 4-17）。所以在接下來的
預先蝕刻製程中，我們進行對矽走道蝕刻的歩驟。而在蝕刻深度的選
擇上，我們期望當完成接合後磊晶層與矽走道不會有太大的高度差異
而使得矽走道能有效的支撐整個元件結構，以之前的兩種製程方式可
以知道以蝕刻 0.3~0.4μm 的深度是最為合適的。而且當蝕刻深度過深在
進行接合時，電鍍銅受應力而向外擠壓與矽走道接觸而形成 Cu3Si（圖
4-18、4-19）則會使基板機械強度及導熱性下降，可以由圖中觀察到
Cu/Si 界面十分不平整。 
 
 
 
 
圖 4-16 預先退火製程後 Cu/Si 基板的 OM 圖及 α-stepper 圖形。 
 22
意圖。 
 
經由此步驟我們可以成功接合 Cu/Si 基板與 ITO/GaN，且經雷射剝
離的過程後仍具有良好的附著性並無明顯的缺陷產生（圖 4-22、4-23）。
雖然已成功完成接合，但是對於圖 4-22 中磊晶層內的基板圖案感到好
奇。因此，我們進行了 GaN 與 Cu/Si 基板的接合實驗，無 ITO 層是為
了不使其接合而觀察 Cu/Si 基板在 500℃/30min 的加壓退火後接觸面的
情形。由圖 4-24 觀察到，電鍍銅有部份凹陷的情況且伴隨著矽走道上
的裂痕而延伸，推測為 
基板釋放應力的一種方式，即表示雖然在之前「基板製作」部份已解
決熱應力的問題，但是在實際接合過程中因為壓力的施與而使得基板
能有部份缺陷產生。除了上述的觀察外，我們也發現到電鍍銅凹陷的
走向為矽晶圓的＜110＞方向，此為（100）矽晶圓的劈裂面方向。我
們可由圖 4-24 發現的兩種現象來討論其對元件的一些影響： 
 
1. 矽走道上的裂痕 
矽走道裂痕的產生，推測會使得在進行高溫退火接合時，銅原子沿
著裂縫擴散而與矽反應成 Cu3Si。而且當元件製作完成時，空氣中的氧
氣可能會通過矽層擴散至電鍍銅層而與其反應而造成電阻值上升。最
後，因為矽層可支撐延展性高的電鍍銅而裂縫的發生會使得元件的機
械強度下降。 
 
2. 電鍍銅的凹陷 
因為銅與發光二極體的接觸面積變小了，會使元件的散熱性受到影
響且有電流聚積（Current Crowding）的現象，會使元件的電流分佈效
果不佳。因為電阻值是與接觸面積成反比，所以推測會使部份的元件
有較高的 Vf值。 
 
 
  
 
圖4-20 KOH溶液在90°C下蝕刻矽走道的OM圖及α-stepper圖形。
 24
4.6 界面分析及元件製作 
 接合試片經過Laser Lift-Off步驟後，對於接合界面做了SEM分析。
圖4-25為Cu/Si基板與磊晶層的俯視圖，可以觀察到矽走道與磊晶層確
實有一個間隔存在。而圖4-26為元件的SEM截面圖，可以觀察到接合
界面處仍有些許的孔洞的產生，雖然接合強度已達到元件製作的需
求，但是孔洞的產生可能會對元件的電性造成影響，推測如果增加退
火的時間則可以使孔洞變少而至消失，此為後續的研究方向。 
本實驗的目標是希望可以利用上述的製程方式來解決銅不易切割
的問題。所以將會使用鑽石刀進行半切的方式去模擬元件的製作，先
利用感應耦合電漿（inductively coupled plasma；ICP）將2μm的u-GaN
移除，再鍍上直徑為100μm的Cr/Au作為電極，然後直接沿著矽走道
進行切割完成元件製作（圖4-27）。當切割完成後，進行了電性的量測
（圖4-28），我們可以發現到二個問題： 
 
1. 漏電流（Ir）過大 
發光二極體的漏電流標準為在-5伏的電壓下，電流小於2μA。而本
實驗的漏電流大小為其十倍以上。推測為在使用刀具切割時，造成部
份ITO顆粒附著於磊晶層上而造成了漏電的發生，為了解決此問題，在
元件製作過程可改用ICP蝕刻的方式去定義元件（Mesa）大小，以避免
ITO顆粒的殘留。 
 
2. 驅動電壓（Vf）過大 
對於300×300μm2的氮化鎵發光二極體而言，在20mA的驅動電流
下，其Vf值約為3.3V，而本實驗的元件Vf值高達5.6V。推測除了之前
提到因熱膨脹係數所造成的熱力應的影響外，造成元件Vf值過大的原
因如下： 
（1） 未進行磊晶層活化步驟 
一般在元件製作上，在剝離藍寶石基板和去除u-GaN層後，會
進行600℃的磊晶層活化過程。此步驟會使元件有較好的電性表
現，因為本實驗是以ITO作為銅的擴散阻障層，但是當溫度達600℃
時則會有部份銅穿過ITO層，因此無法進行磊晶層的活化，所以會
使Vf值有些許提升。 
 
（2） 未使用低阻值矽晶圓 
圖4-28為利用刀具進行半切以模擬元件製作的I-V曲線，但是，
在本實驗的元件設計結構上，矽晶圓的存在的目的如下： 
1. 作為元件製作時的切割走道 
2. 防止電鍍銅的氧化 
 26
 
圖 4-28 模擬元件的 I-V 圖。 
 
 
參考文獻 
[1] F. A. Kish, F. M. Steranka, D. C. Defevere, D. A. Vanderwater, K. G. Park, C. P. 
KuoM, and G. Craford, Appl. Phys. Lett. 64, 2839 (1994). 
[2] G. E. Hofer, D. A. Vanderwater, D. C. DeFevere, F. A. Kish, M. D. Camras, F. 
M. Steranka, and I.-H. Tan, Appl. Phys. Lett. 69, 803 (1996). 
[3] F. A. Kish, D. A. Vanderwater, D. C. Defevere, D. A. Steigerwald, G. E. Hofler, 
K. G. Park, and F. M. Steranka, Electron. Lett. 32, 132 (1996). 
[4] I. H. Tan, D. A. Vanderwater, J.-W. Huang, G. E. Hofler, F. A. Kish, E. I. Chen, 
and T. D. Ostentowski, J. Electron. Mater. 29, 188 (2000). 
[5] R. H. Horng, D. S. Wuu, S. C. Wei, C. Y. Tseng, M. F. Huang, K. H. Chang, P. 
H. Liu, and K. C. Lin, Appl. Phys. Lett. 75, 3054 (1999). 
[6] R. H. Horng, D. S. Wuu, C. H. Seieh, W. C. Peng, M. F. Huang, S. J. Tsai, and 
J. S. Liu, J. Electron. Mater. 30, 907(2001). 
[7] R. H. Horng, Y. C. Lien, W. C. Peng, D. S. Wuu, C. Y. Tseng, C. H. Seieh, M. F. 
Huang, S. J. Tsai, and J. S. Liu, Jpn. J. Appl. Phys., Part 1 40, 2747(2001). 
[8] R. H. Horng, C. E. Lee, S. C. Hsu, S. H. Huang, C. C. Wu, C. Y. Kung, and D. 
S. Wuu, Jpn. J. Appl. Phys. Stat. Sol. (a) 201, No. 12, 2786–2790 (2004) 
[9] P. Shyam et al., Critical Reviews in Solid State and Materials 
Science., vol. 20, no. 2, pp. 87, 1995 
[10] H. Jeong et al. “Thermal stability of a Cu/Ta multilayer: An 
intriguing interfacial reaction,” Acta Material., vol. 47, pp. 3965, 
1999 
[11] T. K. Schmidt, et al. “Influence of tantalum and silver interlayers 
on thermal stress evolution in copper thin films on silicon 
substrates” Scripta Materialia, vol. 50, pp. 733-737, 2004 
 
 2
一、目的 
參加 214 ECS Meeting 
二、過程 
10/08 出發先到舊金山的 Monterey， 參加 SPIE Photomask Technology 28th Annual 
Symposium。10/12 再到 Honolulu 參加 214 ECS Meeting。10/21 回到台北。 
三、心得 
由於有興趣的題目甚多，且場地分為2個，場地車程相聚15分鐘，其實蠻累的。但收穫還是很多，
一切也都值得了。也經由與大師們的討論，更堅定了我們的研究方向。對現今的技術、應用與
市場有很大的瞭解，對我們的研究助益非常的大。不僅印證了我們的想法，也對我們未來的研
究，提供了一更開闊的未來。 
四、建議 
有幸再次與 wafer bonding 大師 gossle 交談。與 TFT 的大師郭育（Kuo Yue）也有
詳細的研討，並得到他的個人指導與鼓勵。帶著學生們參加會議，也增加了他們的見聞，
擴大了他們的視野，實在是值得。也謝謝國科會與學校的補助，減輕了財務上的負擔。
五、附上發表論文的首頁 
 
 4
 
Effect of the silver mirror location on the luminance intensity of double roughened GaN 
light-emitting diodes 
Ping-Wei Huang and YewChung Sermon Wu 
 
Department of Materials Science and Engineering, National Chiao Tung University,  
Hsinchu 300, Taiwan, Republic of China  
 
A new scheme structure of ITO/Ni/Ag/Ni mirror was presented to get high 
reflectance after annealing. At 470nm, the reflectance was as high as 90% 
after annealing at 270℃ for 1 hour.  
Introduction 
 
  Light-emitting diode (LED) is a very attractive solid-state lighting for display devices, 
especially for GaN-based LEDs. Many techniques were used to increase the light intensity of 
GaN-based LEDs, such as patterned sapphire substrate, surface roughening of GaN surfaces, 
flip-chip and vertical-structure designs (1-4). For flip-chip structure, the good reflectance and low 
contact resistivity of p-type electrodes are required. To promote the light output power, various 
reflectors have been used including metal mirrors, distributed Bragg reflectors (DBRs), and 
omni-directional reflectors (ODRs) to obtain high reflectivity (5,6). Ag is a good candidate for 
metallic reflectors due to its high reflectivity in visible light. However, annealing in oxygen ambient 
will causes Ag to be oxidized and/or agglomerated, leading to degradation in adhesion to electrode.
 
Experimental 
 
Glass substrates were used in this study. ITO (3100nm), Ni (2nm) and Ag (200nm) films were 
deposited on the glass substrate using an E-beam coater. Four kinds of samples were investigated, 
as illustrated in Table I. Samples designated as "ITO/Ag" were ITO/Ag films without Ni layer. 
Samples designated as "ITO/Ni/Ag" and "ITO/Ag/Ni" were ITO/Ag films with a Ni layer either 
between the ITO and Ag films, or on the backside of Ag film. "ITO/Ni/Ag/Ni" were ITO/Ag films
with Ni layers on both sides of Ag film. Then the samples were annealed by rapid thermal 
annealing system (RTA) at 200℃ and 270℃ for 1h. After annealing, the reflectivity of sample was 
investigated. The morphology of surface was investigated by scanning electron micrograph (SEM). 
The mirror surface roughness of LEDs was measured by tapping mode atomic force microscope 
(AFM). AES depth analysis was carried out to find interfacial reactions during annealing. 
 
 
 
High performance GaN-based light-emitting diodes with geometric  
GaN shaping structure 
Cheng Liao and YewChung Sermon Wu  
 
Department of Materials Science and Engineering, National Chiao Tung University, Hsinchu 300, 
Taiwan, Republic of China 
 
InGaN-GaN light emitting diodes (LEDs) with p-roughened surface and 
n-bowl structure were fabricated by low temperature growing, ICP etching, 
wafer-bonding, and laser lift-off technologies. Ni/Ag/Ni mirror was 
introduced on the n-bowl surface. It was found the light intensity of 
 6
they perform good electrical properties and can be integrated in peripheral circuits on inexpensive 
glass substrates. 1 Therefore intensive investigation have been carried out reducing the 
crystallization temperature of amorphous silicon (α-Si) films for poly-Si TFTs on glass substrate. 
Nickel-metal-induced lateral crystallization (NILC) 2-3 is one of these efforts, including solid phase 
crystallization (SPC) and excimer laser annealing (ELA) et al. In NILC, nickel (Ni) islands on the 
top of α-Si films are allowed to crystallize at a temperature below 600°C. Unfortunately, the poly-Si 
grain boundaries trap Ni and NiSi2 precipitates which increase the leakage current and shift the 
threshold voltage. 4-8 
In previous study, we proposed a simple, effective method to reduce Ni concentration inside 
the NILC poly-Si film. 9 The proposed Ni-gettering process was annealed at 550°C with 
100-nm-thick α-Si and 30-nm-thick SiNx films as Ni-gettering layers on NILC poly-Si. However, 
Ni-gettering time required is as long as 90 h due to low Ni diffusivity in the SiNx at 550°C. In this 
study, we used 100-nm-thick α-Si and ~5-nm-thick chemical oxide films as Ni-gettering layers to 
reduce Ni-gettering time. The experimental results indeed reveal that Ni concentration inside the 
NILC poly-Si film was greatly reduced after 12 h annealing at 550°C in nitrogen ambient. 
 
 
 
Etching Treatment of MILC Poly-Si TFTs Using CF4 Plasma to improve electrical 
performance 
Chih-Pang Chang, YewChung Sermon Wu, Chien-Chih Chen and Ming-Hui Lai 
 
Department of Materials Science and Engineering, National Chiao Tung University, Hsinchu 300, 
Taiwan, Republic of China 
 
In this study, CF4-plasma was employed to improve the electrical 
performance of metal-induced lateral crystallization (MILC) polycrystalline 
silicon thin film transistors (poly-Si TFTs). It was found that CF4-plasma 
minimize effectively the trap-state density during etching surface of channel, 
leading to superior electrical characteristics such as high field-effect 
mobility, low threshold voltage, low subthreshold slope, low leakage current, 
and high on/off current ratio. 
 
Introduction 
 
Low-temperature polycrystalline silicon (LTPS) thin film transistor (TFTs) has attracted 
considerable interest due to their use in active matrix flat panel displays (AMFPDs). Metal-induced 
lateral crystallization of Silicon (MILC) is one of these methods to fabricate LTPS film. In MILC, 
the crystallization of poly-Si was preceded by migration of nickel silicides through α-Si, and 
resulting in needlelike Si grains. However, there were still some regions between poly-Si grains 
remained un-crystallized. These defects might degrade the transfer characteristics of TFT devices.
In this letter, a new manufacturing method for MILC poly-Si TFTs using CF4-plasma treatment was 
proposed. This uncomplicated and effective method involves etching the surface of MILC poly-Si 
film and keeping fluorine atoms into poly-Si films. 
 
Experimental 
 
A 120-nm-thick undoped amorphous silicon (α-Si) layer was deposited onto a 500-nm-thick 
oxide-coated silicon wafer by low pressure chemical vapor deposition (LPCVD) system. The 
photoresist was patterned to form desired Ni lines, and a 20-Å-thick Ni film was deposited on the 
α-Si, subsequently annealed at 540°C for 18 h to form the MILC poly-Si film. The unreacted Ni 
metal was removed by chemical etching. After the islands of poly-Si regions on the wafers were
