---
arturl_encode: "68747470733a:2f2f626c6f672e6373646e2e6e65742f6f6e65616c6976652f:61727469636c652f64657461696c732f313235333736303938"
layout: post
title: "数字后端设计中的时钟"
date: 2022-06-20 17:07:12 +0800
description: "数字后端设计_数字ic uncertain是什么"
keywords: "数字ic uncertain是什么"
categories: ['未分类']
tags: ['后端']
artid: "125376098"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=125376098
    alt: "数字后端设计中的时钟"
render_with_liquid: false
featuredImage: https://bing.ee123.net/img/rand?artid=125376098
featuredImagePreview: https://bing.ee123.net/img/rand?artid=125376098
---

# 数字后端设计中的时钟

数字后端设计中的时钟
  
clock\_skew：指的是同一时钟源产生多个子时钟之间的差异，也可理解为同一时钟到达不同触发器的clk端之间的差异。
  
clock\_jitter：指同一时钟源不同周期之间的差异，来源于晶振本身。
  
clock\_uncertainty:指时钟的不确定度。可理解为误差。
  
clock\_latency:指时钟到达指定网络的延迟。