# 現状

[UVM Register Model Example](https://www.chipverify.com/uvm/uvm-register-model-example) の 'Testbench Environment' connect_phase() の直前。

TODO:

## 案 1

1. `my_bus_seq_item` を拡張:
   1.1. read, write 同時実行可能にする。
   1.2. rresp, bresp を追加。
2. `my_bus_driver` を拡張:
  2.1. read, write 同時実行可能にする。
  2.2. rresp, bresp に対応。

結論：`uvm_reg_bus_op` が read, write 同時実行をサポートしていないため、不可能。

## 案 2

1. `my_bus_monitor` を拡張:
   1.1. `m_analysis_port` を `m_analysis_port_to_scoreboard` に改名。
   1.2. `uvm_analysis_port#(my_bus_seq_item) m_analysis_port_to_reg_predictor` を追加。これを `uvm_reg_predictor.bus_in` に接続。
2. `my_bus_monitor::write()` にて `m_analysis_port_to_reg_predictor` への write を追加。
