0.6
2018.2
Jun 14 2018
20:41:02
E:/coding/verilog/Verilog/add16/add16.sim/sim_1/behav/xsim/glbl.v,1529022455,verilog,,,,glbl,,,,,,,,
E:/coding/verilog/Verilog/add16/add16.srcs/sim_1/new/test.v,1540870358,verilog,,,,test,,,,,,,,
E:/coding/verilog/Verilog/add16/add16.srcs/sources_1/new/add16.v,1540867415,verilog,,E:/coding/verilog/Verilog/add16/add16.srcs/sim_1/new/test.v,,add16;add4;single_add,,,,,,,,
