TimeQuest Timing Analyzer report for sd_card
Thu Sep 03 05:07:18 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 13. Slow 1200mV 85C Model Setup: 'clock_divisor:clk_div|clk_250k'
 14. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Hold: 'clock_divisor:clk_div|clk_250k'
 17. Slow 1200mV 85C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 33. Slow 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'
 34. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 35. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 36. Slow 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'
 37. Slow 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 52. Fast 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'
 53. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 54. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 55. Fast 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'
 56. Fast 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; sd_card                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                       ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; Clock Name                                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                           ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; CLOCK_50                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                      ;
; clock_divisor:clk_div|clk_250k                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor:clk_div|clk_250k }                ;
; sd_interface:sd_int|init_block:init|state.END ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sd_interface:sd_int|init_block:init|state.END } ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                            ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 225.94 MHz ; 225.94 MHz      ; clock_divisor:clk_div|clk_250k ;                                                               ;
; 303.58 MHz ; 250.0 MHz       ; CLOCK_50                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; sd_interface:sd_int|init_block:init|state.END ; -4.062 ; -22.307       ;
; clock_divisor:clk_div|clk_250k                ; -2.825 ; -166.326      ;
; CLOCK_50                                      ; -2.294 ; -48.259       ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -1.216 ; -1.357        ;
; clock_divisor:clk_div|clk_250k                ; -0.501 ; -18.684       ;
; sd_interface:sd_int|init_block:init|state.END ; 0.916  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -50.545       ;
; clock_divisor:clk_div|clk_250k                ; -1.285 ; -136.210      ;
; sd_interface:sd_int|init_block:init|state.END ; 0.440  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                     ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                            ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -4.062 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 3.503      ;
; -4.044 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 3.484      ;
; -4.036 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 3.476      ;
; -3.963 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.348     ; 3.405      ;
; -3.915 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 3.356      ;
; -3.909 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 3.350      ;
; -3.876 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.348     ; 3.318      ;
; -3.856 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 3.296      ;
; -3.769 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.040     ; 3.157      ;
; -3.730 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 3.171      ;
; -3.727 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 3.167      ;
; -3.705 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.351     ; 3.525      ;
; -3.698 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.041     ; 3.085      ;
; -3.697 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.351     ; 3.517      ;
; -3.695 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 3.516      ;
; -3.690 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.041     ; 3.077      ;
; -3.668 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.348     ; 3.110      ;
; -3.656 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 3.478      ;
; -3.651 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.348     ; 3.476      ;
; -3.629 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.348     ; 3.071      ;
; -3.622 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 3.349      ;
; -3.622 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.040     ; 3.010      ;
; -3.621 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 3.349      ;
; -3.616 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.040     ; 3.004      ;
; -3.614 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 3.341      ;
; -3.608 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 3.049      ;
; -3.548 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 3.369      ;
; -3.547 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 3.371      ;
; -3.542 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 3.363      ;
; -3.535 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 3.358      ;
; -3.529 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 2.969      ;
; -3.527 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 3.350      ;
; -3.517 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.351     ; 3.337      ;
; -3.510 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.041     ; 2.897      ;
; -3.498 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.209     ; 3.282      ;
; -3.477 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 3.299      ;
; -3.473 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 3.295      ;
; -3.472 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.348     ; 3.297      ;
; -3.468 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.348     ; 3.293      ;
; -3.465 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 3.193      ;
; -3.459 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 3.187      ;
; -3.434 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.111     ; 3.163      ;
; -3.434 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 3.161      ;
; -3.409 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.210     ; 3.192      ;
; -3.401 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.210     ; 3.184      ;
; -3.388 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.351     ; 3.208      ;
; -3.381 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.041     ; 2.768      ;
; -3.378 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 3.202      ;
; -3.372 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 3.196      ;
; -3.348 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 3.169      ;
; -3.347 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 3.170      ;
; -3.343 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 3.167      ;
; -3.341 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.039     ; 2.730      ;
; -3.333 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.209     ; 3.117      ;
; -3.327 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.209     ; 3.111      ;
; -3.315 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.040     ; 2.703      ;
; -3.305 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 3.032      ;
; -3.292 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.351     ; 3.112      ;
; -3.282 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.041     ; 2.669      ;
; -3.274 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.039     ; 2.663      ;
; -3.255 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.111     ; 2.984      ;
; -3.251 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.111     ; 2.980      ;
; -3.248 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 3.070      ;
; -3.246 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.351     ; 3.066      ;
; -3.241 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 3.062      ;
; -3.241 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 3.064      ;
; -3.221 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.210     ; 3.004      ;
; -3.218 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 3.041      ;
; -3.209 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 2.936      ;
; -3.165 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.111     ; 2.894      ;
; -3.162 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.039     ; 2.551      ;
; -3.158 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 2.886      ;
; -3.158 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.039     ; 2.547      ;
; -3.141 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 2.581      ;
; -3.134 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.350     ; 2.957      ;
; -3.126 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 2.854      ;
; -3.120 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.348     ; 2.945      ;
; -3.099 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 2.826      ;
; -3.092 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.210     ; 2.875      ;
; -3.089 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.208     ; 2.874      ;
; -3.076 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.039     ; 2.465      ;
; -3.071 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 2.895      ;
; -3.057 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.349     ; 2.879      ;
; -3.046 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.348     ; 2.871      ;
; -3.033 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.040     ; 2.421      ;
; -3.026 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.209     ; 2.810      ;
; -3.007 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.210     ; 2.790      ;
; -2.985 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.208     ; 2.770      ;
; -2.971 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.348     ; 2.794      ;
; -2.910 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.208     ; 2.695      ;
; -2.906 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.208     ; 2.691      ;
; -2.896 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.347     ; 2.722      ;
; -2.867 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.346     ; 2.311      ;
; -2.831 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.111     ; 2.560      ;
; -2.781 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.209     ; 2.565      ;
; -2.724 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.347     ; 2.548      ;
; -2.697 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.208     ; 2.482      ;
; -2.638 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.346     ; 2.465      ;
; -2.598 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.041     ; 1.985      ;
; -2.541 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.210     ; 2.324      ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                     ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.825 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.745      ;
; -2.802 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.721      ;
; -2.678 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.598      ;
; -2.672 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.592      ;
; -2.643 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.562      ;
; -2.633 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.552      ;
; -2.620 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.539      ;
; -2.608 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.527      ;
; -2.600 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.519      ;
; -2.566 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.485      ;
; -2.535 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.454      ;
; -2.524 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.441      ;
; -2.524 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.441      ;
; -2.524 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.441      ;
; -2.524 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.441      ;
; -2.524 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.441      ;
; -2.524 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.441      ;
; -2.524 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.441      ;
; -2.524 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.441      ;
; -2.524 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.441      ;
; -2.524 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.441      ;
; -2.524 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.441      ;
; -2.524 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.441      ;
; -2.523 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.442      ;
; -2.516 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.433      ;
; -2.516 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.433      ;
; -2.516 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.433      ;
; -2.516 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.433      ;
; -2.516 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.433      ;
; -2.516 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.433      ;
; -2.516 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.433      ;
; -2.516 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.433      ;
; -2.516 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.433      ;
; -2.516 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.433      ;
; -2.516 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.433      ;
; -2.516 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.433      ;
; -2.513 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.432      ;
; -2.502 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.421      ;
; -2.459 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.077     ; 3.380      ;
; -2.452 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.371      ;
; -2.446 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.365      ;
; -2.445 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.077     ; 3.366      ;
; -2.428 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.347      ;
; -2.420 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.339      ;
; -2.415 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.334      ;
; -2.412 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.330      ;
; -2.372 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.077     ; 3.293      ;
; -2.371 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.291      ;
; -2.359 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.277      ;
; -2.338 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.256      ;
; -2.338 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.256      ;
; -2.338 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.256      ;
; -2.338 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.256      ;
; -2.338 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.256      ;
; -2.338 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.256      ;
; -2.338 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.256      ;
; -2.338 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.256      ;
; -2.338 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.256      ;
; -2.338 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.256      ;
; -2.338 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.256      ;
; -2.338 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.256      ;
; -2.337 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.256      ;
; -2.336 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.253      ;
; -2.336 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.253      ;
; -2.336 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.253      ;
; -2.336 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.253      ;
; -2.336 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.253      ;
; -2.336 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.253      ;
; -2.336 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.253      ;
; -2.336 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.253      ;
; -2.336 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.253      ;
; -2.336 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.253      ;
; -2.336 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.253      ;
; -2.336 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.253      ;
; -2.332 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.251      ;
; -2.291 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.210      ;
; -2.258 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.177      ;
; -2.239 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.157      ;
; -2.238 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.077     ; 3.159      ;
; -2.231 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.150      ;
; -2.217 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.084     ; 3.131      ;
; -2.217 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.136      ;
; -2.209 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.084     ; 3.123      ;
; -2.207 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.124      ;
; -2.207 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.124      ;
; -2.207 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.124      ;
; -2.207 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.124      ;
; -2.207 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.124      ;
; -2.207 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.124      ;
; -2.207 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.124      ;
; -2.207 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.124      ;
; -2.207 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.124      ;
; -2.207 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.124      ;
; -2.207 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.124      ;
; -2.207 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.124      ;
; -2.193 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.077     ; 3.114      ;
; -2.191 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.109      ;
; -2.191 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.109      ;
; -2.191 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.109      ;
; -2.191 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.109      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                          ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.294 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.214      ;
; -2.211 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.131      ;
; -2.202 ; clock_divisor:clk_div|count_update[4]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.122      ;
; -2.164 ; clock_divisor:clk_div|count_update[9]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.084      ;
; -2.143 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.062      ;
; -2.140 ; clock_divisor:clk_div|count_update[11]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.060      ;
; -2.095 ; clock_divisor:clk_div|count_update[10]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.015      ;
; -2.086 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.005      ;
; -2.060 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.979      ;
; -2.051 ; clock_divisor:clk_div|count_update[4]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.970      ;
; -2.032 ; clock_divisor:clk_div|count_update[6]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.951      ;
; -2.019 ; clock_divisor:clk_div|count_update[5]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.939      ;
; -2.015 ; clock_divisor:clk_div|count_update[12]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.935      ;
; -2.013 ; clock_divisor:clk_div|count_update[9]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.932      ;
; -2.004 ; sd_controller:sd_contr|gate_signal      ; sd_controller:sd_contr|gate_signal      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.169     ; 2.833      ;
; -1.992 ; clock_divisor:clk_div|count_update[15]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.912      ;
; -1.989 ; clock_divisor:clk_div|count_update[11]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.908      ;
; -1.953 ; clock_divisor:clk_div|count_update[14]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.873      ;
; -1.944 ; clock_divisor:clk_div|count_update[10]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.863      ;
; -1.935 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.853      ;
; -1.906 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.826      ;
; -1.881 ; clock_divisor:clk_div|count_update[6]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.799      ;
; -1.868 ; clock_divisor:clk_div|count_update[5]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.787      ;
; -1.846 ; clock_divisor:clk_div|count_update[12]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.765      ;
; -1.831 ; clock_divisor:clk_div|count_update[15]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.750      ;
; -1.804 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.724      ;
; -1.799 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.718      ;
; -1.793 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.713      ;
; -1.782 ; clock_divisor:clk_div|count_update[14]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.701      ;
; -1.781 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.700      ;
; -1.780 ; clock_divisor:clk_div|count_update[8]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.700      ;
; -1.776 ; clock_divisor:clk_div|count_update[7]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.695      ;
; -1.775 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.695      ;
; -1.755 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.674      ;
; -1.728 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.648      ;
; -1.703 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.623      ;
; -1.698 ; sd_controller:sd_contr|edge_counter[0]  ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.615      ;
; -1.697 ; sd_controller:sd_contr|edge_counter[0]  ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.614      ;
; -1.679 ; clock_divisor:clk_div|count_update[13]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.599      ;
; -1.673 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.593      ;
; -1.655 ; sd_controller:sd_contr|state            ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.572      ;
; -1.654 ; sd_controller:sd_contr|state            ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.571      ;
; -1.645 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.565      ;
; -1.638 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.557      ;
; -1.636 ; clock_divisor:clk_div|count_update[4]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.556      ;
; -1.632 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.550      ;
; -1.629 ; sd_controller:sd_contr|edge_counter[1]  ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.546      ;
; -1.626 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.545      ;
; -1.625 ; clock_divisor:clk_div|count_update[7]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.543      ;
; -1.620 ; clock_divisor:clk_div|count_update[8]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.539      ;
; -1.615 ; clock_divisor:clk_div|count_update[6]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.534      ;
; -1.613 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.531      ;
; -1.607 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.526      ;
; -1.598 ; clock_divisor:clk_div|count_update[9]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.518      ;
; -1.574 ; clock_divisor:clk_div|count_update[11]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.494      ;
; -1.572 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.492      ;
; -1.565 ; sd_controller:sd_contr|edge_counter[0]  ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.482      ;
; -1.542 ; clock_divisor:clk_div|count_update[4]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.462      ;
; -1.536 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.455      ;
; -1.529 ; clock_divisor:clk_div|count_update[10]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.449      ;
; -1.528 ; clock_divisor:clk_div|count_update[5]   ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.448      ;
; -1.522 ; sd_controller:sd_contr|state            ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.439      ;
; -1.520 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.439      ;
; -1.510 ; clock_divisor:clk_div|count_update[5]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.430      ;
; -1.507 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.426      ;
; -1.506 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.425      ;
; -1.500 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.418      ;
; -1.499 ; clock_divisor:clk_div|count_update[13]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.418      ;
; -1.497 ; sd_controller:sd_contr|edge_counter[1]  ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.414      ;
; -1.495 ; sd_controller:sd_contr|edge_counter[3]  ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.412      ;
; -1.494 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.413      ;
; -1.481 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.399      ;
; -1.478 ; sd_controller:sd_contr|edge_counter[1]  ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.395      ;
; -1.475 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.394      ;
; -1.466 ; clock_divisor:clk_div|count_update[6]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.385      ;
; -1.453 ; clock_divisor:clk_div|count_update[5]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.373      ;
; -1.449 ; clock_divisor:clk_div|count_update[6]   ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.367      ;
; -1.444 ; sd_controller:sd_contr|edge_counter[0]  ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 2.747      ;
; -1.441 ; clock_divisor:clk_div|count_update[4]   ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.361      ;
; -1.441 ; clock_divisor:clk_div|count_update[12]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.361      ;
; -1.434 ; sd_controller:sd_contr|edge_counter[0]  ; sd_controller:sd_contr|edge_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.351      ;
; -1.433 ; sd_controller:sd_contr|edge_counter[0]  ; sd_controller:sd_contr|edge_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.350      ;
; -1.418 ; clock_divisor:clk_div|count_update[15]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.338      ;
; -1.407 ; sd_controller:sd_contr|edge_counter[2]  ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.324      ;
; -1.405 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.324      ;
; -1.404 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.323      ;
; -1.401 ; sd_controller:sd_contr|state            ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.305      ; 2.704      ;
; -1.396 ; clock_divisor:clk_div|count_update[7]   ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.314      ;
; -1.391 ; sd_controller:sd_contr|state            ; sd_controller:sd_contr|edge_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.308      ;
; -1.390 ; sd_controller:sd_contr|state            ; sd_controller:sd_contr|edge_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.307      ;
; -1.379 ; clock_divisor:clk_div|count_update[14]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.299      ;
; -1.377 ; clock_divisor:clk_div|count_update[7]   ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.295      ;
; -1.377 ; sd_controller:sd_contr|edge_counter[2]  ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.294      ;
; -1.376 ; clock_divisor:clk_div|count_update[4]   ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.295      ;
; -1.375 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.294      ;
; -1.374 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.293      ;
; -1.369 ; sd_controller:sd_contr|edge_counter[11] ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.482     ; 1.885      ;
; -1.368 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.286      ;
; -1.365 ; sd_controller:sd_contr|edge_counter[1]  ; sd_controller:sd_contr|edge_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.282      ;
; -1.363 ; sd_controller:sd_contr|edge_counter[5]  ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.280      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                       ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.216 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 7.797      ; 7.029      ;
; -0.386 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 7.797      ; 7.359      ;
; -0.141 ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 3.038      ; 3.345      ;
; 0.486  ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 3.038      ; 3.472      ;
; 0.571  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.096      ; 0.853      ;
; 0.587  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.255      ;
; 0.587  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.255      ;
; 0.641  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.096      ; 0.923      ;
; 0.655  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.656  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.657  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.657  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.658  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.658  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.659  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.660  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.660  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.661  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.662  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.927      ;
; 0.662  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.927      ;
; 0.663  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.688  ; sd_interface:sd_int|init_block:init|response[0]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.410      ; 1.314      ;
; 0.693  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.361      ;
; 0.695  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.363      ;
; 0.708  ; sd_interface:sd_int|init_block:init|response[2]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.410      ; 1.334      ;
; 0.713  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.381      ;
; 0.713  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.381      ;
; 0.721  ; sd_interface:sd_int|init_block:init|response[10]     ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.410      ; 1.347      ;
; 0.735  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.524      ; 2.445      ;
; 0.784  ; sd_interface:sd_int|init_block:init|response[11]     ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.410      ; 1.410      ;
; 0.799  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.138      ; 2.123      ;
; 0.815  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.081      ;
; 0.821  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.489      ;
; 0.835  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.503      ;
; 0.839  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.507      ;
; 0.859  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.126      ;
; 0.872  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.524      ; 2.582      ;
; 0.895  ; sd_interface:sd_int|init_block:init|response[1]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.410      ; 1.521      ;
; 0.918  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.524      ; 2.628      ;
; 0.929  ; sd_interface:sd_int|init_block:init|response[5]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.410      ; 1.555      ;
; 0.941  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.306     ; 0.821      ;
; 0.945  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.613      ;
; 0.947  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.615      ;
; 0.949  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.524      ; 2.659      ;
; 0.964  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.632      ;
; 0.965  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.633      ;
; 0.973  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.975  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.976  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.977  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.984  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.987  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.987  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.253      ;
; 0.988  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.254      ;
; 0.989  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.990  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.990  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.990  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.990  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.990  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.524      ; 2.700      ;
; 0.992  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.993  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.258      ;
; 0.993  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 0.994  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.259      ;
; 0.995  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 0.995  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 0.995  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 1.025  ; sd_interface:sd_int|init_block:init|response[8]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.410      ; 1.651      ;
; 1.042  ; sd_interface:sd_int|init_block:init|response[3]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.410      ; 1.668      ;
; 1.067  ; sd_interface:sd_int|init_block:init|response[9]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.410      ; 1.693      ;
; 1.071  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.739      ;
; 1.073  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.741      ;
; 1.078  ; sd_interface:sd_int|init_block:init|response[7]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.410      ; 1.704      ;
; 1.087  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.755      ;
; 1.090  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.482      ; 1.758      ;
; 1.094  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                    ;
+--------+-----------------------------------------------+----------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                      ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+----------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; -0.501 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[31] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.236      ;
; -0.500 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[44] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.236      ;
; -0.497 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[30] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.240      ;
; -0.497 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[42] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.239      ;
; -0.424 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[6]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.312      ;
; -0.424 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[33] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.312      ;
; -0.423 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[10] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.313      ;
; -0.407 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[46] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.297      ; 4.328      ;
; -0.407 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[43] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.297      ; 4.328      ;
; -0.407 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[16] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.297      ; 4.328      ;
; -0.407 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[15] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.297      ; 4.328      ;
; -0.407 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[13] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.297      ; 4.328      ;
; -0.407 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[11] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.297      ; 4.328      ;
; -0.407 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[9]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.297      ; 4.328      ;
; -0.407 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[7]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.297      ; 4.328      ;
; -0.407 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[4]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.297      ; 4.328      ;
; -0.407 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[2]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.297      ; 4.328      ;
; -0.407 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[1]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.297      ; 4.328      ;
; -0.390 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[22] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.347      ;
; -0.388 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[27] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.349      ;
; -0.388 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[26] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.349      ;
; -0.367 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[19] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.370      ;
; -0.366 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[20] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.371      ;
; -0.365 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[39] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.372      ;
; -0.364 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[40] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.373      ;
; -0.363 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[23] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.374      ;
; -0.362 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[36] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.375      ;
; -0.361 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[25] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.376      ;
; -0.359 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|CS_bit   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.296      ; 4.375      ;
; -0.358 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[41] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.379      ;
; -0.356 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[24] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.381      ;
; -0.353 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[29] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.384      ;
; -0.351 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[21] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.386      ;
; -0.350 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[28] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.387      ;
; -0.331 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[5]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.405      ;
; -0.330 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[35] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.406      ;
; -0.326 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[14] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.410      ;
; -0.326 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[12] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.410      ;
; -0.325 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[34] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.411      ;
; -0.325 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[8]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.411      ;
; -0.324 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[32] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.412      ;
; -0.323 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[17] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.413      ;
; -0.321 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[47] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.415      ;
; -0.319 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[45] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.417      ;
; -0.316 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[3]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.420      ;
; -0.314 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[18] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.422      ;
; -0.312 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[38] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.424      ;
; -0.311 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[37] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.425      ;
; -0.300 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[0]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.298      ; 4.436      ;
; -0.297 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI_bit ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.299      ; 4.440      ;
; -0.053 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[46] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.297      ; 4.182      ;
; -0.053 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[43] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.297      ; 4.182      ;
; -0.053 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[16] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.297      ; 4.182      ;
; -0.053 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[15] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.297      ; 4.182      ;
; -0.053 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[13] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.297      ; 4.182      ;
; -0.053 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[11] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.297      ; 4.182      ;
; -0.053 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[9]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.297      ; 4.182      ;
; -0.053 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[7]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.297      ; 4.182      ;
; -0.053 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[4]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.297      ; 4.182      ;
; -0.053 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[2]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.297      ; 4.182      ;
; -0.053 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[1]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.297      ; 4.182      ;
; -0.045 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[31] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.192      ;
; -0.042 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[30] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.195      ;
; -0.038 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[44] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.198      ;
; -0.036 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[42] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.200      ;
; 0.020  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[6]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.256      ;
; 0.020  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[10] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.256      ;
; 0.020  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[33] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.256      ;
; 0.029  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|CS_bit   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.296      ; 4.263      ;
; 0.032  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[22] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.269      ;
; 0.034  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[27] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.271      ;
; 0.034  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[26] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.271      ;
; 0.062  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[0]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.298      ;
; 0.062  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[19] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.299      ;
; 0.062  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[20] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.299      ;
; 0.063  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[39] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.300      ;
; 0.064  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[40] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.301      ;
; 0.065  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[23] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.302      ;
; 0.066  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[36] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.303      ;
; 0.067  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[25] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.304      ;
; 0.069  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[41] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.306      ;
; 0.070  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[24] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.307      ;
; 0.073  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[8]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.309      ;
; 0.073  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[29] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.310      ;
; 0.074  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[21] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.311      ;
; 0.075  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[17] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.311      ;
; 0.075  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[28] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.312      ;
; 0.076  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[47] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.312      ;
; 0.078  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[45] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.314      ;
; 0.078  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[35] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.314      ;
; 0.078  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[5]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.314      ;
; 0.080  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[3]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.316      ;
; 0.082  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[18] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.318      ;
; 0.082  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[14] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.318      ;
; 0.082  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[12] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.318      ;
; 0.083  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[38] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.319      ;
; 0.083  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[34] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.319      ;
; 0.083  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[32] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.319      ;
; 0.084  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[37] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.298      ; 4.320      ;
; 0.096  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI_bit ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.299      ; 4.333      ;
+--------+-----------------------------------------------+----------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                     ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                            ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.916 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.349      ; 1.285      ;
; 1.305 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.257      ; 1.582      ;
; 1.394 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.258      ; 1.672      ;
; 1.400 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.147      ; 1.567      ;
; 1.456 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.148      ; 1.624      ;
; 1.517 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.256      ; 1.793      ;
; 1.539 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.345      ; 1.904      ;
; 1.719 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.146      ; 1.885      ;
; 1.728 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.144      ; 1.892      ;
; 1.753 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 1.774      ;
; 1.762 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 1.782      ;
; 1.828 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.254      ; 2.102      ;
; 1.930 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.346      ; 2.296      ;
; 1.988 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.347      ; 2.355      ;
; 2.021 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.255      ; 2.296      ;
; 2.045 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.347      ; 2.412      ;
; 2.055 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.347      ; 2.422      ;
; 2.095 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.115      ;
; 2.108 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.145      ; 2.273      ;
; 2.136 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.256      ; 2.412      ;
; 2.146 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.256      ; 2.422      ;
; 2.152 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.003      ; 2.175      ;
; 2.164 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.346      ; 2.530      ;
; 2.169 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.347      ; 2.536      ;
; 2.177 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.345      ; 2.542      ;
; 2.189 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.345      ; 2.554      ;
; 2.223 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.146      ; 2.389      ;
; 2.233 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.146      ; 2.399      ;
; 2.256 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.347      ; 2.623      ;
; 2.263 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.004      ; 2.287      ;
; 2.269 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.256      ; 2.545      ;
; 2.277 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.254      ; 2.551      ;
; 2.295 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.255      ; 2.570      ;
; 2.297 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.001     ; 2.316      ;
; 2.308 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.254      ; 2.582      ;
; 2.314 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.345      ; 2.679      ;
; 2.315 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.337      ;
; 2.318 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.339      ;
; 2.342 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.145      ; 2.507      ;
; 2.347 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.256      ; 2.623      ;
; 2.347 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.146      ; 2.513      ;
; 2.355 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.144      ; 2.519      ;
; 2.367 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.144      ; 2.531      ;
; 2.375 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.003      ; 2.398      ;
; 2.434 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.146      ; 2.600      ;
; 2.445 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.254      ; 2.719      ;
; 2.472 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.494      ;
; 2.475 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.496      ;
; 2.475 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.346      ; 2.841      ;
; 2.478 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.346      ; 2.844      ;
; 2.492 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.144      ; 2.656      ;
; 2.501 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.345      ; 2.866      ;
; 2.503 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.345      ; 2.868      ;
; 2.507 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.527      ;
; 2.508 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.530      ;
; 2.511 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.532      ;
; 2.535 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.556      ;
; 2.544 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.566      ;
; 2.545 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.566      ;
; 2.549 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.003      ; 2.572      ;
; 2.598 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.255      ; 2.873      ;
; 2.604 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.255      ; 2.879      ;
; 2.605 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.627      ;
; 2.607 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.627      ;
; 2.632 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.254      ; 2.906      ;
; 2.634 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.254      ; 2.908      ;
; 2.653 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.145      ; 2.818      ;
; 2.656 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.145      ; 2.821      ;
; 2.662 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.346      ; 3.028      ;
; 2.679 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.144      ; 2.843      ;
; 2.681 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.144      ; 2.845      ;
; 2.693 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.001     ; 2.712      ;
; 2.724 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.001     ; 2.743      ;
; 2.736 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.756      ;
; 2.744 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.764      ;
; 2.745 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.255      ; 3.020      ;
; 2.747 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.767      ;
; 2.769 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.790      ;
; 2.770 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.001     ; 2.789      ;
; 2.797 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.818      ;
; 2.809 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.001     ; 2.828      ;
; 2.815 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.001     ; 2.834      ;
; 2.834 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.854      ;
; 2.840 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.145      ; 3.005      ;
; 2.856 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.877      ;
; 2.859 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.880      ;
; 2.896 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.917      ;
; 2.907 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.001     ; 2.926      ;
; 2.931 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.951      ;
; 2.933 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.953      ;
; 2.946 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.001     ; 2.965      ;
; 3.016 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 3.037      ;
; 3.018 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 3.039      ;
; 3.047 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 3.067      ;
; 3.050 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 3.070      ;
; 3.051 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 3.073      ;
; 3.058 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 3.078      ;
; 3.061 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 3.081      ;
; 3.062 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 3.083      ;
; 3.094 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.001     ; 3.113      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; 0.190  ; 0.378        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; 0.190  ; 0.378        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; 0.190  ; 0.378        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|state|clk                                   ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[10]|clk                        ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[12]|clk                        ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                               ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                          ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.000         ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1273|dataa                   ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1249            ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                             ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                               ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1249|datad                              ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1257|datad                   ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1265|datad                        ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1281|datac                        ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.000_1289|datab                              ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.000_1289            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                            ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.000_1289            ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.000_1289|datab                              ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1281|datac                        ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1249|datad                              ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1265|datad                        ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1257|datad                   ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                             ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                               ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1249            ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1273|dataa                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 4.641 ; 5.222 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 4.641 ; 5.222 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 4.126 ; 4.767 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 2.149 ; 2.639 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 2.149 ; 2.639 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 2.245 ; 2.901 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 2.245 ; 2.901 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -1.651 ; -2.208 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -2.177 ; -2.745 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -1.651 ; -2.208 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -1.446 ; -1.927 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -1.446 ; -1.927 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -1.630 ; -2.261 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -1.630 ; -2.261 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 10.926 ; 10.496 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 8.420  ; 8.284  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 9.381  ; 9.237  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.782  ; 8.678  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 9.757  ; 9.563  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 8.944  ; 8.761  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 8.884  ; 8.701  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 8.182  ; 8.056  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 7.903  ; 7.810  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 8.118  ; 7.999  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 10.823 ; 10.351 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 8.841  ; 8.695  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 8.643  ; 8.492  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 8.873  ; 8.758  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.558  ; 8.457  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 9.326  ; 9.178  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 10.926 ; 10.496 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 8.595  ; 8.469  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 6.430  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 6.512  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 12.262 ; 12.313 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 11.128 ; 11.189 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 11.128 ; 11.189 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 7.601  ; 7.508  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 8.098  ; 7.964  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 9.019  ; 8.876  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.444  ; 8.340  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 9.380  ; 9.189  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 8.599  ; 8.420  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 8.542  ; 8.362  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 7.869  ; 7.744  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 7.601  ; 7.508  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 7.806  ; 7.688  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 10.487 ; 10.018 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 8.501  ; 8.357  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 8.311  ; 8.162  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 8.533  ; 8.418  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.229  ; 8.128  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 8.967  ; 8.821  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 10.586 ; 10.157 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 8.264  ; 8.139  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 6.197  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 6.271  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 11.785 ; 11.830 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 10.697 ; 10.751 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 10.697 ; 10.751 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                             ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 241.9 MHz  ; 241.9 MHz       ; clock_divisor:clk_div|clk_250k ;                                                               ;
; 332.89 MHz ; 250.0 MHz       ; CLOCK_50                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; sd_interface:sd_int|init_block:init|state.END ; -3.619 ; -19.896       ;
; clock_divisor:clk_div|clk_250k                ; -2.498 ; -148.834      ;
; CLOCK_50                                      ; -2.004 ; -39.946       ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -0.975 ; -1.025        ;
; clock_divisor:clk_div|clk_250k                ; -0.465 ; -16.797       ;
; sd_interface:sd_int|init_block:init|state.END ; 0.844  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                       ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -50.545       ;
; clock_divisor:clk_div|clk_250k                ; -1.285 ; -136.210      ;
; sd_interface:sd_int|init_block:init|state.END ; 0.426  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                      ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                            ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -3.619 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 3.166      ;
; -3.604 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 3.151      ;
; -3.599 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 3.146      ;
; -3.543 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 3.091      ;
; -3.478 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 3.025      ;
; -3.474 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 3.021      ;
; -3.466 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 3.014      ;
; -3.446 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.993      ;
; -3.379 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.028     ; 2.906      ;
; -3.324 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.871      ;
; -3.318 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.028     ; 2.845      ;
; -3.315 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.862      ;
; -3.313 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.028     ; 2.840      ;
; -3.305 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 3.227      ;
; -3.300 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 3.222      ;
; -3.283 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 3.205      ;
; -3.280 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.828      ;
; -3.260 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.315     ; 3.186      ;
; -3.259 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 3.182      ;
; -3.244 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.028     ; 2.771      ;
; -3.240 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.028     ; 2.767      ;
; -3.216 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.097     ; 3.080      ;
; -3.211 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.097     ; 3.075      ;
; -3.207 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.754      ;
; -3.198 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.746      ;
; -3.190 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.097     ; 3.054      ;
; -3.160 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.028     ; 2.687      ;
; -3.159 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 3.084      ;
; -3.150 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.697      ;
; -3.149 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 3.074      ;
; -3.147 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 3.069      ;
; -3.144 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 3.066      ;
; -3.144 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 3.069      ;
; -3.140 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 3.062      ;
; -3.117 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 3.007      ;
; -3.058 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.097     ; 2.922      ;
; -3.057 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.315     ; 2.983      ;
; -3.056 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.979      ;
; -3.055 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.097     ; 2.919      ;
; -3.051 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.097     ; 2.915      ;
; -3.050 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.315     ; 2.976      ;
; -3.049 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.972      ;
; -3.043 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.096     ; 2.908      ;
; -3.038 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.028     ; 2.565      ;
; -3.029 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 2.919      ;
; -3.025 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.947      ;
; -3.024 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 2.914      ;
; -2.991 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.916      ;
; -2.988 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.913      ;
; -2.984 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.909      ;
; -2.973 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.028     ; 2.500      ;
; -2.969 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.027     ; 2.497      ;
; -2.955 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 2.845      ;
; -2.951 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 2.841      ;
; -2.948 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.873      ;
; -2.947 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.869      ;
; -2.940 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.862      ;
; -2.936 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.097     ; 2.800      ;
; -2.924 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.847      ;
; -2.908 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.028     ; 2.435      ;
; -2.899 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.027     ; 2.427      ;
; -2.899 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.824      ;
; -2.898 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.820      ;
; -2.882 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.096     ; 2.747      ;
; -2.877 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.096     ; 2.742      ;
; -2.873 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.795      ;
; -2.871 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 2.761      ;
; -2.869 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.794      ;
; -2.851 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.097     ; 2.715      ;
; -2.835 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.096     ; 2.700      ;
; -2.808 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.027     ; 2.336      ;
; -2.804 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.315     ; 2.730      ;
; -2.803 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.027     ; 2.331      ;
; -2.784 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.097     ; 2.648      ;
; -2.784 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.709      ;
; -2.775 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.322      ;
; -2.765 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.097     ; 2.629      ;
; -2.749 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 2.639      ;
; -2.728 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.186     ; 2.619      ;
; -2.726 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.097     ; 2.590      ;
; -2.717 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.642      ;
; -2.716 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.027     ; 2.244      ;
; -2.706 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.315     ; 2.632      ;
; -2.705 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.628      ;
; -2.691 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.028     ; 2.218      ;
; -2.684 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 2.574      ;
; -2.680 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 2.570      ;
; -2.673 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.186     ; 2.564      ;
; -2.632 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.315     ; 2.556      ;
; -2.587 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.314     ; 2.137      ;
; -2.577 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.314     ; 2.504      ;
; -2.567 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.186     ; 2.458      ;
; -2.562 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.186     ; 2.453      ;
; -2.485 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.096     ; 2.350      ;
; -2.450 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 2.340      ;
; -2.439 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.314     ; 2.364      ;
; -2.356 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.186     ; 2.247      ;
; -2.342 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.313     ; 2.270      ;
; -2.286 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.028     ; 1.813      ;
; -2.227 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 2.117      ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.498 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.070     ; 3.427      ;
; -2.444 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.070     ; 3.373      ;
; -2.342 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.070     ; 3.271      ;
; -2.339 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.070     ; 3.268      ;
; -2.334 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.070     ; 3.263      ;
; -2.313 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.070     ; 3.242      ;
; -2.310 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.238      ;
; -2.309 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.070     ; 3.238      ;
; -2.284 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.212      ;
; -2.241 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.169      ;
; -2.240 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.167      ;
; -2.240 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.167      ;
; -2.240 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.167      ;
; -2.240 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.167      ;
; -2.240 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.167      ;
; -2.240 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.167      ;
; -2.240 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.167      ;
; -2.240 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.167      ;
; -2.240 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.167      ;
; -2.240 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.167      ;
; -2.240 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.167      ;
; -2.240 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.167      ;
; -2.235 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.162      ;
; -2.222 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.150      ;
; -2.218 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.146      ;
; -2.181 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.069     ; 3.111      ;
; -2.181 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.070     ; 3.110      ;
; -2.179 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.107      ;
; -2.165 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.069     ; 3.095      ;
; -2.162 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.090      ;
; -2.136 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.064      ;
; -2.120 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.048      ;
; -2.116 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.069     ; 3.046      ;
; -2.114 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.041      ;
; -2.113 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.041      ;
; -2.107 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.035      ;
; -2.082 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.009      ;
; -2.082 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.009      ;
; -2.082 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.009      ;
; -2.082 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.009      ;
; -2.082 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.009      ;
; -2.082 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.009      ;
; -2.082 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.009      ;
; -2.082 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.009      ;
; -2.082 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.009      ;
; -2.082 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.009      ;
; -2.082 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.009      ;
; -2.082 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.009      ;
; -2.072 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.999      ;
; -2.072 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.999      ;
; -2.072 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.999      ;
; -2.072 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.999      ;
; -2.072 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.999      ;
; -2.072 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.999      ;
; -2.072 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.999      ;
; -2.072 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.999      ;
; -2.072 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.999      ;
; -2.072 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.999      ;
; -2.072 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.999      ;
; -2.072 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.999      ;
; -2.066 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 2.994      ;
; -2.059 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.070     ; 2.988      ;
; -2.042 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.070     ; 2.971      ;
; -2.031 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.958      ;
; -2.015 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 2.943      ;
; -1.989 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.069     ; 2.919      ;
; -1.978 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 2.906      ;
; -1.961 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 2.889      ;
; -1.960 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.887      ;
; -1.960 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.887      ;
; -1.960 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.887      ;
; -1.960 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.887      ;
; -1.960 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.887      ;
; -1.960 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.887      ;
; -1.960 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.887      ;
; -1.960 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.887      ;
; -1.960 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.887      ;
; -1.960 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.887      ;
; -1.960 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.887      ;
; -1.960 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.887      ;
; -1.947 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.075     ; 2.871      ;
; -1.942 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.075     ; 2.866      ;
; -1.937 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.864      ;
; -1.937 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.864      ;
; -1.937 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.864      ;
; -1.937 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.864      ;
; -1.937 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.864      ;
; -1.937 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.864      ;
; -1.937 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 2.864      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                           ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.004 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.932      ;
; -1.919 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.847      ;
; -1.912 ; clock_divisor:clk_div|count_update[4]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.840      ;
; -1.895 ; clock_divisor:clk_div|count_update[9]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.823      ;
; -1.885 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.812      ;
; -1.868 ; clock_divisor:clk_div|count_update[11]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.796      ;
; -1.825 ; clock_divisor:clk_div|count_update[10]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.753      ;
; -1.800 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.727      ;
; -1.793 ; clock_divisor:clk_div|count_update[4]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.720      ;
; -1.783 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.710      ;
; -1.776 ; clock_divisor:clk_div|count_update[9]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.703      ;
; -1.749 ; clock_divisor:clk_div|count_update[11]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.676      ;
; -1.744 ; clock_divisor:clk_div|count_update[5]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.672      ;
; -1.741 ; clock_divisor:clk_div|count_update[12]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.669      ;
; -1.731 ; clock_divisor:clk_div|count_update[6]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.658      ;
; -1.726 ; clock_divisor:clk_div|count_update[15]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.654      ;
; -1.706 ; clock_divisor:clk_div|count_update[10]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.633      ;
; -1.692 ; sd_controller:sd_contr|gate_signal      ; sd_controller:sd_contr|gate_signal      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.152     ; 2.539      ;
; -1.677 ; clock_divisor:clk_div|count_update[14]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.605      ;
; -1.664 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.590      ;
; -1.642 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.570      ;
; -1.625 ; clock_divisor:clk_div|count_update[5]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.552      ;
; -1.622 ; clock_divisor:clk_div|count_update[12]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.549      ;
; -1.612 ; clock_divisor:clk_div|count_update[6]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.538      ;
; -1.607 ; clock_divisor:clk_div|count_update[15]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.534      ;
; -1.558 ; clock_divisor:clk_div|count_update[14]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.485      ;
; -1.551 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.479      ;
; -1.537 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.464      ;
; -1.533 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.461      ;
; -1.526 ; clock_divisor:clk_div|count_update[8]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.454      ;
; -1.523 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.450      ;
; -1.505 ; clock_divisor:clk_div|count_update[7]   ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.432      ;
; -1.484 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.412      ;
; -1.476 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.403      ;
; -1.472 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.400      ;
; -1.453 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.381      ;
; -1.436 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.364      ;
; -1.432 ; sd_controller:sd_contr|edge_counter[0]  ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.359      ;
; -1.424 ; clock_divisor:clk_div|count_update[13]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.352      ;
; -1.407 ; clock_divisor:clk_div|count_update[8]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.334      ;
; -1.407 ; clock_divisor:clk_div|count_update[6]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.334      ;
; -1.403 ; sd_controller:sd_contr|edge_counter[0]  ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.330      ;
; -1.399 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.327      ;
; -1.393 ; sd_controller:sd_contr|state            ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.319      ;
; -1.392 ; clock_divisor:clk_div|count_update[4]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.320      ;
; -1.386 ; clock_divisor:clk_div|count_update[7]   ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.312      ;
; -1.375 ; clock_divisor:clk_div|count_update[9]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.303      ;
; -1.364 ; sd_controller:sd_contr|state            ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.290      ;
; -1.361 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.288      ;
; -1.348 ; clock_divisor:clk_div|count_update[11]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.276      ;
; -1.346 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.272      ;
; -1.342 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.269      ;
; -1.342 ; sd_controller:sd_contr|edge_counter[1]  ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.269      ;
; -1.338 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.266      ;
; -1.321 ; clock_divisor:clk_div|count_update[4]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.249      ;
; -1.317 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.243      ;
; -1.313 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.240      ;
; -1.305 ; clock_divisor:clk_div|count_update[10]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.233      ;
; -1.299 ; clock_divisor:clk_div|count_update[5]   ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.227      ;
; -1.287 ; sd_controller:sd_contr|edge_counter[0]  ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.214      ;
; -1.283 ; clock_divisor:clk_div|count_update[13]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.210      ;
; -1.263 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.190      ;
; -1.262 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.189      ;
; -1.248 ; sd_controller:sd_contr|state            ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.174      ;
; -1.246 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.173      ;
; -1.245 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.172      ;
; -1.238 ; clock_divisor:clk_div|count_update[5]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.166      ;
; -1.230 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.156      ;
; -1.226 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.153      ;
; -1.226 ; sd_controller:sd_contr|edge_counter[1]  ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.153      ;
; -1.224 ; clock_divisor:clk_div|count_update[5]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.152      ;
; -1.224 ; sd_controller:sd_contr|edge_counter[3]  ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.151      ;
; -1.223 ; clock_divisor:clk_div|count_update[4]   ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.151      ;
; -1.221 ; clock_divisor:clk_div|count_update[12]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.149      ;
; -1.217 ; clock_divisor:clk_div|count_update[6]   ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.143      ;
; -1.211 ; clock_divisor:clk_div|count_update[6]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.138      ;
; -1.206 ; clock_divisor:clk_div|count_update[15]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.134      ;
; -1.201 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.127      ;
; -1.200 ; sd_controller:sd_contr|edge_counter[0]  ; sd_controller:sd_contr|edge_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.127      ;
; -1.198 ; sd_controller:sd_contr|edge_counter[0]  ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.278      ; 2.475      ;
; -1.197 ; clock_divisor:clk_div|count_update[1]   ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.124      ;
; -1.197 ; sd_controller:sd_contr|edge_counter[1]  ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.124      ;
; -1.171 ; sd_controller:sd_contr|edge_counter[0]  ; sd_controller:sd_contr|edge_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.098      ;
; -1.161 ; sd_controller:sd_contr|state            ; sd_controller:sd_contr|edge_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.087      ;
; -1.159 ; sd_controller:sd_contr|state            ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.277      ; 2.435      ;
; -1.157 ; clock_divisor:clk_div|count_update[14]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.085      ;
; -1.148 ; sd_controller:sd_contr|edge_counter[2]  ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.075      ;
; -1.147 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.074      ;
; -1.146 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.073      ;
; -1.138 ; clock_divisor:clk_div|count_update[7]   ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.064      ;
; -1.132 ; clock_divisor:clk_div|count_update[9]   ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.060      ;
; -1.132 ; sd_controller:sd_contr|state            ; sd_controller:sd_contr|edge_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.058      ;
; -1.131 ; clock_divisor:clk_div|count_update[4]   ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.058      ;
; -1.131 ; clock_divisor:clk_div|count_update[9]   ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.059      ;
; -1.130 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.057      ;
; -1.130 ; sd_controller:sd_contr|edge_counter[2]  ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.057      ;
; -1.129 ; clock_divisor:clk_div|count_update[0]   ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.056      ;
; -1.126 ; sd_controller:sd_contr|edge_counter[11] ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.437     ; 1.688      ;
; -1.122 ; clock_divisor:clk_div|count_update[2]   ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.050      ;
; -1.114 ; clock_divisor:clk_div|count_update[3]   ; clock_divisor:clk_div|count_update[10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.040      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.975 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 7.086      ; 6.525      ;
; -0.368 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 7.086      ; 6.632      ;
; -0.050 ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 2.752      ; 3.116      ;
; 0.454  ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 2.752      ; 3.120      ;
; 0.526  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.784      ;
; 0.527  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.135      ;
; 0.528  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.136      ;
; 0.585  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.843      ;
; 0.599  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.603  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.619  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.227      ;
; 0.620  ; sd_interface:sd_int|init_block:init|response[0]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.383      ; 1.204      ;
; 0.621  ; sd_interface:sd_int|init_block:init|response[10]     ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.383      ; 1.205      ;
; 0.624  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.232      ;
; 0.638  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.246      ;
; 0.638  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.246      ;
; 0.647  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.395      ; 2.213      ;
; 0.649  ; sd_interface:sd_int|init_block:init|response[2]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.383      ; 1.233      ;
; 0.711  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.045      ; 1.927      ;
; 0.713  ; sd_interface:sd_int|init_block:init|response[11]     ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.383      ; 1.297      ;
; 0.734  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.342      ;
; 0.744  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.352      ;
; 0.745  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.987      ;
; 0.748  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.356      ;
; 0.766  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.395      ; 2.332      ;
; 0.779  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.022      ;
; 0.801  ; sd_interface:sd_int|init_block:init|response[1]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.383      ; 1.385      ;
; 0.818  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.395      ; 2.384      ;
; 0.822  ; sd_interface:sd_int|init_block:init|response[5]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.383      ; 1.406      ;
; 0.838  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.395      ; 2.404      ;
; 0.839  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.447      ;
; 0.844  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.452      ;
; 0.857  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.465      ;
; 0.858  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.466      ;
; 0.859  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.278     ; 0.752      ;
; 0.879  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.395      ; 2.445      ;
; 0.885  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.888  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.893  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.900  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.143      ;
; 0.902  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.903  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.905  ; sd_interface:sd_int|init_block:init|response[8]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.383      ; 1.489      ;
; 0.924  ; sd_interface:sd_int|init_block:init|response[3]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.383      ; 1.508      ;
; 0.949  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.557      ;
; 0.950  ; sd_interface:sd_int|init_block:init|response[7]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.383      ; 1.534      ;
; 0.954  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.562      ;
; 0.964  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.572      ;
; 0.967  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.575      ;
; 0.973  ; sd_interface:sd_int|init_block:init|response[9]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.383      ; 1.557      ;
; 0.984  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                     ;
+--------+-----------------------------------------------+----------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                      ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+----------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; -0.465 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[31] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.844      ; 3.783      ;
; -0.465 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[44] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.844      ; 3.783      ;
; -0.463 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[42] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.844      ; 3.785      ;
; -0.460 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[30] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.844      ; 3.788      ;
; -0.388 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[6]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.843      ; 3.859      ;
; -0.388 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[33] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.843      ; 3.859      ;
; -0.387 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[10] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.843      ; 3.860      ;
; -0.356 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[22] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.893      ;
; -0.354 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[27] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.895      ;
; -0.354 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[26] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.895      ;
; -0.350 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[19] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.899      ;
; -0.349 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[20] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.900      ;
; -0.348 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[39] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.901      ;
; -0.347 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[40] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.902      ;
; -0.346 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[23] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.903      ;
; -0.345 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[36] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.904      ;
; -0.344 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[25] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.905      ;
; -0.341 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[41] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.908      ;
; -0.340 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[24] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.909      ;
; -0.337 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[29] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.912      ;
; -0.334 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[21] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.915      ;
; -0.334 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[28] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.915      ;
; -0.330 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|CS_bit   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.841      ; 3.915      ;
; -0.330 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[46] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.842      ; 3.916      ;
; -0.330 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[43] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.842      ; 3.916      ;
; -0.330 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[16] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.842      ; 3.916      ;
; -0.330 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[15] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.842      ; 3.916      ;
; -0.330 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[13] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.842      ; 3.916      ;
; -0.330 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[11] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.842      ; 3.916      ;
; -0.330 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[9]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.842      ; 3.916      ;
; -0.330 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[7]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.842      ; 3.916      ;
; -0.330 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[4]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.842      ; 3.916      ;
; -0.330 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[2]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.842      ; 3.916      ;
; -0.330 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[1]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.842      ; 3.916      ;
; -0.301 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[5]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.843      ; 3.946      ;
; -0.300 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[35] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.843      ; 3.947      ;
; -0.296 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[14] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.843      ; 3.951      ;
; -0.296 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[12] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.843      ; 3.951      ;
; -0.296 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[8]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.844      ; 3.952      ;
; -0.295 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[34] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.843      ; 3.952      ;
; -0.294 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[32] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.843      ; 3.953      ;
; -0.293 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[17] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.844      ; 3.955      ;
; -0.291 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[47] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.844      ; 3.957      ;
; -0.289 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[45] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.844      ; 3.959      ;
; -0.286 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[3]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.844      ; 3.962      ;
; -0.285 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI_bit ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.845      ; 3.964      ;
; -0.284 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[18] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.844      ; 3.964      ;
; -0.282 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[38] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.844      ; 3.966      ;
; -0.281 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[37] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.844      ; 3.967      ;
; -0.273 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[0]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.843      ; 3.974      ;
; 0.131  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[46] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.842      ; 3.877      ;
; 0.131  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[43] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.842      ; 3.877      ;
; 0.131  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[16] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.842      ; 3.877      ;
; 0.131  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[15] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.842      ; 3.877      ;
; 0.131  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[13] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.842      ; 3.877      ;
; 0.131  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[11] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.842      ; 3.877      ;
; 0.131  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[9]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.842      ; 3.877      ;
; 0.131  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[7]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.842      ; 3.877      ;
; 0.131  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[4]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.842      ; 3.877      ;
; 0.131  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[2]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.842      ; 3.877      ;
; 0.131  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[1]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.842      ; 3.877      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[31] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.844      ; 3.899      ;
; 0.155  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[30] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.844      ; 3.903      ;
; 0.159  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[44] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.844      ; 3.907      ;
; 0.161  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[42] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.844      ; 3.909      ;
; 0.220  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|CS_bit   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.841      ; 3.965      ;
; 0.224  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[6]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.843      ; 3.971      ;
; 0.224  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[33] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.843      ; 3.971      ;
; 0.225  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[10] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.843      ; 3.972      ;
; 0.228  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[22] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 3.977      ;
; 0.230  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[27] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 3.979      ;
; 0.231  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[26] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 3.980      ;
; 0.247  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[19] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 3.996      ;
; 0.248  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[20] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 3.997      ;
; 0.248  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[39] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 3.997      ;
; 0.249  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[40] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 3.998      ;
; 0.250  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[23] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 3.999      ;
; 0.251  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[36] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 4.000      ;
; 0.252  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[25] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 4.001      ;
; 0.254  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[0]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.843      ; 4.001      ;
; 0.255  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[24] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 4.004      ;
; 0.255  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[41] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 4.004      ;
; 0.258  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[29] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 4.007      ;
; 0.260  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[21] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 4.009      ;
; 0.260  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[28] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 4.009      ;
; 0.270  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[8]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.844      ; 4.018      ;
; 0.270  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI_bit ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.845      ; 4.019      ;
; 0.273  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[35] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.843      ; 4.020      ;
; 0.273  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[17] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.844      ; 4.021      ;
; 0.273  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[5]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.843      ; 4.020      ;
; 0.274  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[47] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.844      ; 4.022      ;
; 0.276  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[45] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.844      ; 4.024      ;
; 0.277  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[14] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.843      ; 4.024      ;
; 0.277  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[12] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.843      ; 4.024      ;
; 0.278  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[34] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.843      ; 4.025      ;
; 0.278  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[3]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.844      ; 4.026      ;
; 0.279  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[32] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.843      ; 4.026      ;
; 0.280  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[18] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.844      ; 4.028      ;
; 0.282  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[38] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.844      ; 4.030      ;
; 0.283  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[37] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.844      ; 4.031      ;
+--------+-----------------------------------------------+----------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                            ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.844 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.324      ; 1.188      ;
; 1.172 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.238      ; 1.430      ;
; 1.248 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.239      ; 1.507      ;
; 1.285 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.137      ; 1.442      ;
; 1.339 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.138      ; 1.497      ;
; 1.388 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.237      ; 1.645      ;
; 1.392 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.320      ; 1.732      ;
; 1.573 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.134      ; 1.727      ;
; 1.576 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.136      ; 1.732      ;
; 1.599 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 1.620      ;
; 1.602 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 1.624      ;
; 1.661 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.235      ; 1.916      ;
; 1.738 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.321      ; 2.079      ;
; 1.807 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.322      ; 2.149      ;
; 1.822 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.236      ; 2.078      ;
; 1.837 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.322      ; 2.179      ;
; 1.844 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.322      ; 2.186      ;
; 1.902 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.135      ; 2.057      ;
; 1.918 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.004      ; 1.942      ;
; 1.920 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 1.941      ;
; 1.921 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.237      ; 2.178      ;
; 1.928 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.237      ; 2.185      ;
; 1.936 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.321      ; 2.277      ;
; 1.944 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.320      ; 2.284      ;
; 1.981 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.322      ; 2.323      ;
; 1.989 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.320      ; 2.329      ;
; 2.001 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.136      ; 2.157      ;
; 2.008 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.136      ; 2.164      ;
; 2.018 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.005      ; 2.043      ;
; 2.026 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.237      ; 2.283      ;
; 2.035 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.235      ; 2.290      ;
; 2.039 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.322      ; 2.381      ;
; 2.070 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.320      ; 2.410      ;
; 2.098 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.236      ; 2.354      ;
; 2.100 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.135      ; 2.255      ;
; 2.103 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.125      ;
; 2.106 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.235      ; 2.361      ;
; 2.107 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.003      ; 2.130      ;
; 2.108 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.134      ; 2.262      ;
; 2.110 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.130      ;
; 2.123 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.237      ; 2.380      ;
; 2.140 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.004      ; 2.164      ;
; 2.145 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.136      ; 2.301      ;
; 2.153 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.134      ; 2.307      ;
; 2.203 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.136      ; 2.359      ;
; 2.223 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.003      ; 2.246      ;
; 2.224 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.321      ; 2.565      ;
; 2.226 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.321      ; 2.567      ;
; 2.232 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.235      ; 2.487      ;
; 2.234 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.134      ; 2.388      ;
; 2.235 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.257      ;
; 2.245 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.320      ; 2.585      ;
; 2.246 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.320      ; 2.586      ;
; 2.278 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.300      ;
; 2.280 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.003      ; 2.303      ;
; 2.282 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.003      ; 2.305      ;
; 2.285 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.306      ;
; 2.292 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.314      ;
; 2.302 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.004      ; 2.326      ;
; 2.313 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.335      ;
; 2.345 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.003      ; 2.368      ;
; 2.353 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.236      ; 2.609      ;
; 2.356 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.236      ; 2.612      ;
; 2.363 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.384      ;
; 2.388 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.135      ; 2.543      ;
; 2.390 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.135      ; 2.545      ;
; 2.407 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.235      ; 2.662      ;
; 2.408 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.321      ; 2.749      ;
; 2.408 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.235      ; 2.663      ;
; 2.409 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.134      ; 2.563      ;
; 2.410 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.134      ; 2.564      ;
; 2.444 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.464      ;
; 2.471 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.492      ;
; 2.475 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.495      ;
; 2.488 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.236      ; 2.744      ;
; 2.489 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.510      ;
; 2.496 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.516      ;
; 2.503 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.524      ;
; 2.542 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.564      ;
; 2.542 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.562      ;
; 2.550 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.572      ;
; 2.553 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.573      ;
; 2.572 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.135      ; 2.727      ;
; 2.597 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.618      ;
; 2.601 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.623      ;
; 2.603 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.625      ;
; 2.622 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.642      ;
; 2.625 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.647      ;
; 2.664 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.685      ;
; 2.665 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.686      ;
; 2.679 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.699      ;
; 2.744 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.766      ;
; 2.759 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.780      ;
; 2.761 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.782      ;
; 2.764 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.003      ; 2.787      ;
; 2.770 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.002      ; 2.792      ;
; 2.791 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.812      ;
; 2.793 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.001      ; 2.814      ;
; 2.797 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.817      ;
; 2.798 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.000      ; 2.818      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                    ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.164  ; 0.350        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.208  ; 0.394        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; 0.208  ; 0.394        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; 0.208  ; 0.394        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|gate_signal|clk                             ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; andgate|datad                                        ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[0]|clk                       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[10]|clk                        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[12]|clk                        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[13]|clk                        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[14]|clk                        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[1]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[2]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[3]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[4]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[5]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[6]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[7]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[8]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[9]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|state|clk                                   ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; andgate|combout                                      ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[11]|clk                        ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[15]|clk                        ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[1]|clk                       ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                          ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.000         ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.000_1289            ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.000_1289|datab                              ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1281|datac                        ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1249|datad                              ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1265|datad                        ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1257|datad                   ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1249            ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1273|dataa                   ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                             ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                            ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                             ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                               ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1273|dataa                   ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1249            ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1257|datad                   ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1249|datad                              ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1265|datad                        ;
; 0.529 ; 0.529        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1281|datac                        ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.000_1289|datab                              ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.000_1289            ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 4.172 ; 4.615 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 4.172 ; 4.615 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 3.696 ; 4.215 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 1.925 ; 2.255 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 1.925 ; 2.255 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 2.074 ; 2.527 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 2.074 ; 2.527 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -1.446 ; -1.856 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -1.898 ; -2.373 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -1.446 ; -1.856 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -1.276 ; -1.621 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -1.276 ; -1.621 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -1.522 ; -1.956 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -1.522 ; -1.956 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 9.859  ; 9.345  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 7.659  ; 7.471  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 8.540  ; 8.321  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 7.981  ; 7.816  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 8.896  ; 8.614  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 8.128  ; 7.895  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 8.080  ; 7.844  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 7.428  ; 7.267  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 7.160  ; 7.046  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 7.366  ; 7.213  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 9.759  ; 9.211  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 8.066  ; 7.833  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 7.874  ; 7.655  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 8.071  ; 7.902  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 7.769  ; 7.629  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 8.512  ; 8.276  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 9.859  ; 9.345  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 7.829  ; 7.628  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 5.906  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 5.834  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 11.209 ; 11.022 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 10.140 ; 10.019 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 10.140 ; 10.019 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 6.869  ; 6.756  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 7.350  ; 7.165  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 8.192  ; 7.979  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 7.656  ; 7.493  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 8.534  ; 8.259  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 7.797  ; 7.570  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 7.751  ; 7.521  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 7.126  ; 6.968  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 6.869  ; 6.756  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 7.065  ; 6.914  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 9.437  ; 8.893  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 7.737  ; 7.510  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 7.554  ; 7.339  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 7.743  ; 7.577  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 7.452  ; 7.314  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 8.167  ; 7.936  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 9.532  ; 9.021  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 7.511  ; 7.315  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 5.674  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 5.602  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 10.756 ; 10.572 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 9.730  ; 9.610  ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 9.730  ; 9.610  ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; sd_interface:sd_int|init_block:init|state.END ; -1.488 ; -7.792        ;
; clock_divisor:clk_div|clk_250k                ; -0.916 ; -38.473       ;
; CLOCK_50                                      ; -0.586 ; -6.102        ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -0.812 ; -0.942        ;
; clock_divisor:clk_div|clk_250k                ; -0.352 ; -12.648       ;
; sd_interface:sd_int|init_block:init|state.END ; 0.430  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                       ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -47.497       ;
; clock_divisor:clk_div|clk_250k                ; -1.000 ; -106.000      ;
; sd_interface:sd_int|init_block:init|state.END ; 0.324  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                      ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                            ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -1.488 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.198     ; 1.685      ;
; -1.463 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.658      ;
; -1.458 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.653      ;
; -1.446 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.197     ; 1.644      ;
; -1.409 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.198     ; 1.606      ;
; -1.407 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.198     ; 1.604      ;
; -1.407 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.197     ; 1.605      ;
; -1.361 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.556      ;
; -1.334 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.065     ; 1.497      ;
; -1.319 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.198     ; 1.516      ;
; -1.317 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.197     ; 1.515      ;
; -1.313 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.197     ; 1.511      ;
; -1.304 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.499      ;
; -1.288 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.067     ; 1.449      ;
; -1.287 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.067     ; 1.448      ;
; -1.285 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.196     ; 1.679      ;
; -1.272 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.197     ; 1.664      ;
; -1.267 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.198     ; 1.658      ;
; -1.256 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.198     ; 1.453      ;
; -1.254 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.065     ; 1.417      ;
; -1.252 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.065     ; 1.415      ;
; -1.248 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.637      ;
; -1.246 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.091     ; 1.581      ;
; -1.243 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.632      ;
; -1.206 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.093     ; 1.539      ;
; -1.205 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.093     ; 1.538      ;
; -1.201 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.067     ; 1.362      ;
; -1.200 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.395      ;
; -1.189 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.196     ; 1.583      ;
; -1.189 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.196     ; 1.583      ;
; -1.188 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.198     ; 1.579      ;
; -1.186 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.198     ; 1.577      ;
; -1.185 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.197     ; 1.578      ;
; -1.176 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.197     ; 1.568      ;
; -1.176 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.197     ; 1.568      ;
; -1.167 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.141     ; 1.534      ;
; -1.166 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.091     ; 1.501      ;
; -1.166 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.199     ; 1.557      ;
; -1.164 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.091     ; 1.499      ;
; -1.161 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.199     ; 1.552      ;
; -1.146 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.535      ;
; -1.143 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.479      ;
; -1.136 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.067     ; 1.297      ;
; -1.134 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.197     ; 1.527      ;
; -1.126 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.064     ; 1.290      ;
; -1.124 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.143     ; 1.489      ;
; -1.121 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.198     ; 1.512      ;
; -1.120 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.143     ; 1.485      ;
; -1.119 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.093     ; 1.452      ;
; -1.108 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.065     ; 1.271      ;
; -1.108 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.199     ; 1.499      ;
; -1.106 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.197     ; 1.499      ;
; -1.104 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.197     ; 1.497      ;
; -1.099 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.093     ; 1.432      ;
; -1.098 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.067     ; 1.259      ;
; -1.097 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.486      ;
; -1.095 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.484      ;
; -1.092 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.064     ; 1.256      ;
; -1.089 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.478      ;
; -1.088 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.141     ; 1.455      ;
; -1.086 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.141     ; 1.453      ;
; -1.078 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.414      ;
; -1.076 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.197     ; 1.468      ;
; -1.064 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.199     ; 1.455      ;
; -1.061 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.064     ; 1.225      ;
; -1.059 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.254      ;
; -1.054 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.093     ; 1.387      ;
; -1.052 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.388      ;
; -1.047 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.196     ; 1.441      ;
; -1.047 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.383      ;
; -1.040 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.196     ; 1.433      ;
; -1.035 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.198     ; 1.426      ;
; -1.035 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.064     ; 1.199      ;
; -1.033 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.143     ; 1.398      ;
; -1.030 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.199     ; 1.421      ;
; -1.030 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.064     ; 1.194      ;
; -1.020 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.091     ; 1.355      ;
; -1.007 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.199     ; 1.398      ;
; -1.006 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.195     ; 1.401      ;
; -1.000 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.093     ; 1.333      ;
; -0.990 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.091     ; 1.325      ;
; -0.985 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.140     ; 1.353      ;
; -0.975 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.143     ; 1.340      ;
; -0.973 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.065     ; 1.136      ;
; -0.971 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.196     ; 1.365      ;
; -0.969 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.140     ; 1.337      ;
; -0.968 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.143     ; 1.333      ;
; -0.961 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.197     ; 1.353      ;
; -0.957 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.194     ; 1.158      ;
; -0.953 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.197     ; 1.346      ;
; -0.940 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.141     ; 1.307      ;
; -0.916 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.252      ;
; -0.897 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.194     ; 1.292      ;
; -0.889 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.140     ; 1.257      ;
; -0.889 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.140     ; 1.257      ;
; -0.860 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.140     ; 1.228      ;
; -0.834 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.141     ; 1.201      ;
; -0.831 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.193     ; 1.228      ;
; -0.779 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.067     ; 0.940      ;
; -0.747 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.143     ; 1.112      ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.916 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.861      ;
; -0.879 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.040     ; 1.826      ;
; -0.838 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.783      ;
; -0.800 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.040     ; 1.747      ;
; -0.798 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.040     ; 1.745      ;
; -0.782 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.728      ;
; -0.747 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.692      ;
; -0.746 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.691      ;
; -0.741 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.687      ;
; -0.739 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.685      ;
; -0.714 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.660      ;
; -0.712 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.658      ;
; -0.698 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.039     ; 1.646      ;
; -0.696 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.039     ; 1.644      ;
; -0.691 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.634      ;
; -0.691 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.634      ;
; -0.691 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.634      ;
; -0.691 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.634      ;
; -0.691 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.634      ;
; -0.691 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.634      ;
; -0.691 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.634      ;
; -0.691 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.634      ;
; -0.691 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.634      ;
; -0.691 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.634      ;
; -0.691 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.634      ;
; -0.691 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.634      ;
; -0.690 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.633      ;
; -0.690 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.633      ;
; -0.690 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.633      ;
; -0.690 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.633      ;
; -0.690 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.633      ;
; -0.690 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.633      ;
; -0.690 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.633      ;
; -0.690 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.633      ;
; -0.690 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.633      ;
; -0.690 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.633      ;
; -0.690 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.633      ;
; -0.690 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.633      ;
; -0.689 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.039     ; 1.637      ;
; -0.683 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.629      ;
; -0.673 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.619      ;
; -0.667 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.613      ;
; -0.660 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.606      ;
; -0.660 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.605      ;
; -0.657 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.603      ;
; -0.647 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.040     ; 1.594      ;
; -0.630 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.575      ;
; -0.615 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.561      ;
; -0.613 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.558      ;
; -0.604 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.547      ;
; -0.604 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.547      ;
; -0.604 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.547      ;
; -0.604 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.547      ;
; -0.604 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.547      ;
; -0.604 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.547      ;
; -0.604 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.547      ;
; -0.604 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.547      ;
; -0.604 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.547      ;
; -0.604 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.547      ;
; -0.604 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.547      ;
; -0.604 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.547      ;
; -0.598 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.039     ; 1.546      ;
; -0.595 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.540      ;
; -0.592 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.538      ;
; -0.582 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.527      ;
; -0.582 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.527      ;
; -0.582 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.527      ;
; -0.582 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.527      ;
; -0.582 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.527      ;
; -0.582 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.527      ;
; -0.582 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.527      ;
; -0.582 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.527      ;
; -0.582 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.527      ;
; -0.582 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.527      ;
; -0.582 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.527      ;
; -0.582 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.527      ;
; -0.571 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.517      ;
; -0.566 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.512      ;
; -0.562 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.507      ;
; -0.560 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.506      ;
; -0.559 ; sd_interface:sd_int|init_block:init|recv_data[11]     ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.214     ; 0.832      ;
; -0.555 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.039     ; 1.503      ;
; -0.554 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.500      ;
; -0.547 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.486      ;
; -0.546 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.485      ;
; -0.545 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.042     ; 1.490      ;
; -0.540 ; sd_interface:sd_int|init_block:init|recv_data[8]      ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.214     ; 0.813      ;
; -0.539 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.482      ;
; -0.539 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.482      ;
; -0.539 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.482      ;
; -0.539 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.482      ;
; -0.539 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.482      ;
; -0.539 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.482      ;
; -0.539 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.482      ;
; -0.539 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.482      ;
; -0.539 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.482      ;
; -0.539 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.482      ;
; -0.539 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.482      ;
; -0.539 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.482      ;
; -0.538 ; sd_interface:sd_int|init_block:init|recv_data[5]      ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.214     ; 0.811      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                          ;
+--------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.586 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.532      ;
; -0.558 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.504      ;
; -0.546 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.492      ;
; -0.524 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.470      ;
; -0.515 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.461      ;
; -0.508 ; sd_controller:sd_contr|gate_signal     ; sd_controller:sd_contr|gate_signal      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.094     ; 1.401      ;
; -0.506 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.452      ;
; -0.497 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.443      ;
; -0.489 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.435      ;
; -0.469 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.414      ;
; -0.461 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.407      ;
; -0.457 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.403      ;
; -0.452 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.398      ;
; -0.450 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.395      ;
; -0.438 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.383      ;
; -0.431 ; clock_divisor:clk_div|count_update[14] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.377      ;
; -0.416 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.361      ;
; -0.410 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.356      ;
; -0.398 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.343      ;
; -0.390 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.335      ;
; -0.389 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.334      ;
; -0.376 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.322      ;
; -0.373 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.319      ;
; -0.372 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.318      ;
; -0.369 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.315      ;
; -0.366 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.312      ;
; -0.364 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.309      ;
; -0.357 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.303      ;
; -0.349 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.294      ;
; -0.344 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.289      ;
; -0.342 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.288      ;
; -0.336 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.281      ;
; -0.330 ; sd_controller:sd_contr|edge_counter[0] ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.276      ;
; -0.323 ; clock_divisor:clk_div|count_update[14] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.268      ;
; -0.320 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.266      ;
; -0.314 ; sd_controller:sd_contr|state           ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.258      ;
; -0.306 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.251      ;
; -0.303 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.249      ;
; -0.302 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.247      ;
; -0.302 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.247      ;
; -0.298 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.243      ;
; -0.297 ; sd_controller:sd_contr|edge_counter[1] ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.243      ;
; -0.295 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.241      ;
; -0.295 ; sd_controller:sd_contr|edge_counter[0] ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.241      ;
; -0.293 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.238      ;
; -0.290 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.236      ;
; -0.287 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.232      ;
; -0.278 ; sd_controller:sd_contr|state           ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.222      ;
; -0.273 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.219      ;
; -0.262 ; sd_controller:sd_contr|edge_counter[0] ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.208      ;
; -0.259 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.205      ;
; -0.253 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.199      ;
; -0.249 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.194      ;
; -0.246 ; sd_controller:sd_contr|state           ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.190      ;
; -0.241 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.186      ;
; -0.240 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.186      ;
; -0.238 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.183      ;
; -0.234 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.179      ;
; -0.234 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.179      ;
; -0.234 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.180      ;
; -0.234 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.179      ;
; -0.233 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.179      ;
; -0.233 ; sd_controller:sd_contr|edge_counter[1] ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.179      ;
; -0.232 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.178      ;
; -0.230 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.176      ;
; -0.230 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.175      ;
; -0.229 ; sd_controller:sd_contr|edge_counter[1] ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.175      ;
; -0.226 ; sd_controller:sd_contr|edge_counter[3] ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.172      ;
; -0.223 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.169      ;
; -0.220 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.165      ;
; -0.219 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.164      ;
; -0.215 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.161      ;
; -0.206 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.152      ;
; -0.203 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.149      ;
; -0.194 ; sd_controller:sd_contr|edge_counter[0] ; sd_controller:sd_contr|edge_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.140      ;
; -0.187 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.132      ;
; -0.186 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.132      ;
; -0.184 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.129      ;
; -0.182 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.127      ;
; -0.182 ; sd_controller:sd_contr|edge_counter[2] ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.128      ;
; -0.181 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.126      ;
; -0.181 ; sd_controller:sd_contr|edge_counter[0] ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.141      ; 1.309      ;
; -0.180 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.125      ;
; -0.178 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.124      ;
; -0.178 ; sd_controller:sd_contr|state           ; sd_controller:sd_contr|edge_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.122      ;
; -0.170 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.115      ;
; -0.170 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.115      ;
; -0.166 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.111      ;
; -0.166 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.111      ;
; -0.164 ; sd_controller:sd_contr|state           ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.139      ; 1.290      ;
; -0.163 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.108      ;
; -0.163 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.109      ;
; -0.162 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.107      ;
; -0.162 ; sd_controller:sd_contr|edge_counter[3] ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.108      ;
; -0.161 ; sd_controller:sd_contr|edge_counter[1] ; sd_controller:sd_contr|edge_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.107      ;
; -0.159 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.104      ;
; -0.159 ; sd_controller:sd_contr|edge_counter[0] ; sd_controller:sd_contr|edge_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.105      ;
; -0.158 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.104      ;
; -0.158 ; sd_controller:sd_contr|edge_counter[5] ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.104      ;
; -0.158 ; sd_controller:sd_contr|edge_counter[3] ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.104      ;
+--------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.812 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 4.099      ; 3.506      ;
; -0.130 ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 1.549      ; 1.638      ;
; 0.183  ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 4.099      ; 4.001      ;
; 0.202  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.865      ; 1.151      ;
; 0.226  ; sd_interface:sd_int|init_block:init|response[0]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.255      ; 0.595      ;
; 0.228  ; sd_interface:sd_int|init_block:init|response[2]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.255      ; 0.597      ;
; 0.242  ; sd_interface:sd_int|init_block:init|response[10]     ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.255      ; 0.611      ;
; 0.244  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.683      ; 1.011      ;
; 0.251  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.384      ;
; 0.257  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.865      ; 1.206      ;
; 0.261  ; sd_interface:sd_int|init_block:init|response[11]     ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.255      ; 0.630      ;
; 0.270  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.231      ; 0.585      ;
; 0.271  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.231      ; 0.586      ;
; 0.292  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.298  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.302  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.302  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.303  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.428      ;
; 0.303  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.428      ;
; 0.306  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.865      ; 1.255      ;
; 0.307  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.865      ; 1.256      ;
; 0.307  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.865      ; 1.256      ;
; 0.322  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.231      ; 0.637      ;
; 0.323  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.231      ; 0.638      ;
; 0.336  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.231      ; 0.651      ;
; 0.337  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.231      ; 0.652      ;
; 0.338  ; sd_interface:sd_int|init_block:init|response[1]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.255      ; 0.707      ;
; 0.362  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.486      ;
; 0.370  ; sd_interface:sd_int|init_block:init|response[5]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.255      ; 0.739      ;
; 0.379  ; sd_interface:sd_int|init_block:init|response[8]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.255      ; 0.748      ;
; 0.379  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.504      ;
; 0.389  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.231      ; 0.704      ;
; 0.396  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.865      ; 1.345      ;
; 0.399  ; sd_interface:sd_int|init_block:init|response[9]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.255      ; 0.768      ;
; 0.401  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.231      ; 0.716      ;
; 0.403  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.231      ; 0.718      ;
; 0.405  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.865      ; 1.354      ;
; 0.408  ; sd_interface:sd_int|init_block:init|response[3]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.255      ; 0.777      ;
; 0.415  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.865      ; 1.364      ;
; 0.426  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.865      ; 1.375      ;
; 0.430  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.141     ; 0.373      ;
; 0.431  ; sd_interface:sd_int|init_block:init|response[4]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.255      ; 0.800      ;
; 0.436  ; sd_interface:sd_int|init_block:init|response[7]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.255      ; 0.805      ;
; 0.448  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.683      ; 1.215      ;
; 0.449  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.450  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.454  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.231      ; 0.769      ;
; 0.455  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.231      ; 0.770      ;
; 0.457  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.865      ; 1.406      ;
; 0.458  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.461  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.462  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.463  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.463  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.865      ; 1.412      ;
; 0.463  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.463  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.463  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.464  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.464  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                     ;
+--------+-----------------------------------------------+----------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                      ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+----------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; -0.352 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[46] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.369      ; 2.226      ;
; -0.352 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[43] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.369      ; 2.226      ;
; -0.352 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[16] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.369      ; 2.226      ;
; -0.352 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[15] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.369      ; 2.226      ;
; -0.352 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[13] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.369      ; 2.226      ;
; -0.352 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[11] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.369      ; 2.226      ;
; -0.352 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[9]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.369      ; 2.226      ;
; -0.352 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[7]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.369      ; 2.226      ;
; -0.352 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[4]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.369      ; 2.226      ;
; -0.352 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[2]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.369      ; 2.226      ;
; -0.352 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[1]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.369      ; 2.226      ;
; -0.324 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[31] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.257      ;
; -0.324 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[44] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.370      ; 2.255      ;
; -0.322 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[42] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.370      ; 2.257      ;
; -0.320 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[30] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.261      ;
; -0.249 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[19] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.332      ;
; -0.248 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[20] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.333      ;
; -0.247 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[39] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.334      ;
; -0.246 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[40] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.335      ;
; -0.245 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[23] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.336      ;
; -0.244 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[36] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.337      ;
; -0.243 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[25] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.338      ;
; -0.239 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[41] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.342      ;
; -0.238 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[24] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.343      ;
; -0.236 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[6]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.371      ; 2.344      ;
; -0.236 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[33] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.371      ; 2.344      ;
; -0.235 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[10] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.371      ; 2.345      ;
; -0.235 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[29] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.346      ;
; -0.233 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[21] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.348      ;
; -0.232 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[28] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.349      ;
; -0.224 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[22] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.357      ;
; -0.221 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[27] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.360      ;
; -0.221 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[26] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.360      ;
; -0.207 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|CS_bit   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.368      ; 2.370      ;
; -0.204 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI_bit ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.372      ; 2.377      ;
; -0.198 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[5]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.371      ; 2.382      ;
; -0.197 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[35] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.371      ; 2.383      ;
; -0.193 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[14] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.371      ; 2.387      ;
; -0.193 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[12] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.371      ; 2.387      ;
; -0.192 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[34] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.371      ; 2.388      ;
; -0.191 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[32] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.371      ; 2.389      ;
; -0.190 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[8]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.370      ; 2.389      ;
; -0.187 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[17] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.370      ; 2.392      ;
; -0.185 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[47] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.370      ; 2.394      ;
; -0.184 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[45] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.370      ; 2.395      ;
; -0.181 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[3]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.370      ; 2.398      ;
; -0.180 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[0]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.371      ; 2.400      ;
; -0.179 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[18] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.370      ; 2.400      ;
; -0.177 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[38] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.370      ; 2.402      ;
; -0.176 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[37] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.370      ; 2.403      ;
; -0.101 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[31] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 1.980      ;
; -0.098 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[30] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 1.983      ;
; -0.097 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[44] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.370      ; 1.982      ;
; -0.094 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[42] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.370      ; 1.985      ;
; -0.058 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[46] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.369      ; 2.020      ;
; -0.058 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[43] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.369      ; 2.020      ;
; -0.058 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[16] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.369      ; 2.020      ;
; -0.058 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[15] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.369      ; 2.020      ;
; -0.058 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[13] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.369      ; 2.020      ;
; -0.058 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[11] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.369      ; 2.020      ;
; -0.058 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[9]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.369      ; 2.020      ;
; -0.058 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[7]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.369      ; 2.020      ;
; -0.058 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[4]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.369      ; 2.020      ;
; -0.058 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[2]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.369      ; 2.020      ;
; -0.058 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[1]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.369      ; 2.020      ;
; -0.038 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[19] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.043      ;
; -0.037 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[20] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.044      ;
; -0.036 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[39] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.045      ;
; -0.035 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[40] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.046      ;
; -0.034 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[23] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.047      ;
; -0.033 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[36] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.048      ;
; -0.032 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[25] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.049      ;
; -0.030 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[6]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.371      ; 2.050      ;
; -0.030 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[33] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.371      ; 2.050      ;
; -0.029 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[10] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.371      ; 2.051      ;
; -0.029 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[41] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.052      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[24] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.053      ;
; -0.026 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[29] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.055      ;
; -0.024 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[21] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.057      ;
; -0.023 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|CS_bit   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.368      ; 2.054      ;
; -0.023 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[28] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.058      ;
; -0.016 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[22] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.065      ;
; -0.014 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[27] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.067      ;
; -0.014 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[26] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.067      ;
; -0.011 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI_bit ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.372      ; 2.070      ;
; -0.002 ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[0]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.371      ; 2.078      ;
; 0.003  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[5]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.371      ; 2.083      ;
; 0.004  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[35] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.371      ; 2.084      ;
; 0.007  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[14] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.371      ; 2.087      ;
; 0.007  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[12] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.371      ; 2.087      ;
; 0.008  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[34] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.371      ; 2.088      ;
; 0.009  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[32] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.371      ; 2.089      ;
; 0.009  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[8]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.370      ; 2.088      ;
; 0.011  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[17] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.370      ; 2.090      ;
; 0.012  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[47] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.370      ; 2.091      ;
; 0.014  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[45] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.370      ; 2.093      ;
; 0.016  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[3]  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.370      ; 2.095      ;
; 0.018  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[18] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.370      ; 2.097      ;
; 0.020  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[38] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.370      ; 2.099      ;
; 0.021  ; sd_interface:sd_int|init_block:init|state.END ; sd_interface:sd_int|init_block:init|MOSI[37] ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.370      ; 2.100      ;
+--------+-----------------------------------------------+----------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                            ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.430 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.135      ; 0.585      ;
; 0.600 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.099      ; 0.719      ;
; 0.636 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.101      ; 0.757      ;
; 0.640 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.045      ; 0.705      ;
; 0.677 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.047      ; 0.744      ;
; 0.696 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.098      ; 0.814      ;
; 0.741 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.130      ; 0.891      ;
; 0.797 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.015     ; 0.802      ;
; 0.809 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.044      ; 0.873      ;
; 0.820 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 0.823      ;
; 0.821 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 0.883      ;
; 0.874 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.096      ; 0.990      ;
; 0.931 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.131      ; 1.082      ;
; 0.964 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.132      ; 1.116      ;
; 0.970 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 0.974      ;
; 0.976 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.012     ; 0.984      ;
; 0.981 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.097      ; 1.098      ;
; 0.985 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.132      ; 1.137      ;
; 0.985 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.132      ; 1.137      ;
; 1.022 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.043      ; 1.085      ;
; 1.024 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.131      ; 1.175      ;
; 1.024 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.011     ; 1.033      ;
; 1.035 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.098      ; 1.153      ;
; 1.035 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.098      ; 1.153      ;
; 1.042 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.132      ; 1.194      ;
; 1.049 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.098      ; 1.167      ;
; 1.051 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.130      ; 1.201      ;
; 1.054 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.130      ; 1.204      ;
; 1.057 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 1.060      ;
; 1.061 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.096      ; 1.177      ;
; 1.066 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.070      ;
; 1.076 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.132      ; 1.228      ;
; 1.076 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.044      ; 1.140      ;
; 1.076 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.044      ; 1.140      ;
; 1.081 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.014     ; 1.087      ;
; 1.083 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.097      ; 1.200      ;
; 1.093 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.013     ; 1.100      ;
; 1.106 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.130      ; 1.256      ;
; 1.109 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.096      ; 1.225      ;
; 1.115 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.043      ; 1.178      ;
; 1.122 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.044      ; 1.186      ;
; 1.126 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.098      ; 1.244      ;
; 1.134 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 1.196      ;
; 1.142 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.014     ; 1.148      ;
; 1.142 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 1.204      ;
; 1.151 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.155      ;
; 1.151 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.155      ;
; 1.162 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.166      ;
; 1.167 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.044      ; 1.231      ;
; 1.169 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.131      ; 1.320      ;
; 1.171 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.096      ; 1.287      ;
; 1.172 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.131      ; 1.323      ;
; 1.174 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.178      ;
; 1.175 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.014     ; 1.181      ;
; 1.177 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.014     ; 1.183      ;
; 1.191 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.013     ; 1.198      ;
; 1.197 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 1.259      ;
; 1.199 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.015     ; 1.204      ;
; 1.200 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.130      ; 1.350      ;
; 1.205 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.130      ; 1.355      ;
; 1.220 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.015     ; 1.225      ;
; 1.221 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.097      ; 1.338      ;
; 1.223 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.097      ; 1.340      ;
; 1.240 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.244      ;
; 1.246 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.131      ; 1.397      ;
; 1.254 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.096      ; 1.370      ;
; 1.255 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.096      ; 1.371      ;
; 1.260 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.043      ; 1.323      ;
; 1.262 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.015     ; 1.267      ;
; 1.263 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.043      ; 1.326      ;
; 1.265 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.018     ; 1.267      ;
; 1.277 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 1.280      ;
; 1.279 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.018     ; 1.281      ;
; 1.281 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.015     ; 1.286      ;
; 1.286 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.290      ;
; 1.286 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 1.289      ;
; 1.291 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 1.353      ;
; 1.296 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 1.358      ;
; 1.299 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.097      ; 1.416      ;
; 1.302 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.306      ;
; 1.317 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.321      ;
; 1.327 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 1.330      ;
; 1.327 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.018     ; 1.329      ;
; 1.337 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.043      ; 1.400      ;
; 1.337 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.015     ; 1.342      ;
; 1.339 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.015     ; 1.344      ;
; 1.368 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.372      ;
; 1.382 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.018     ; 1.384      ;
; 1.385 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.389      ;
; 1.386 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.390      ;
; 1.388 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.014     ; 1.394      ;
; 1.389 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 1.392      ;
; 1.395 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.015     ; 1.400      ;
; 1.415 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.015     ; 1.420      ;
; 1.422 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 1.425      ;
; 1.423 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.015     ; 1.428      ;
; 1.424 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.428      ;
; 1.425 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 1.428      ;
; 1.426 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.430      ;
; 1.472 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 1.475      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                    ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -0.102 ; 0.082        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -0.102 ; 0.082        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -0.102 ; 0.082        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -0.102 ; 0.082        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -0.102 ; 0.082        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -0.102 ; 0.082        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -0.102 ; 0.082        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -0.102 ; 0.082        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -0.102 ; 0.082        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -0.102 ; 0.082        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -0.102 ; 0.082        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -0.102 ; 0.082        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -0.102 ; 0.082        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[11]|clk                        ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[15]|clk                        ;
; -0.070 ; -0.070       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[1]|clk                       ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[10]|clk                        ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[12]|clk                        ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[13]|clk                        ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[14]|clk                        ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[1]|clk                         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[2]|clk                         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[3]|clk                         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[4]|clk                         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[5]|clk                         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[6]|clk                         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[7]|clk                         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[8]|clk                         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[9]|clk                         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|state|clk                                   ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[0]|clk                       ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; -0.006 ; 0.178        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div|count_update[0]|clk                          ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div|count_update[10]|clk                         ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div|count_update[11]|clk                         ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                          ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.000         ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1273|dataa                   ;
; 0.336 ; 0.336        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.000_1289|datab                              ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.000_1289            ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1249            ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1281|datac                        ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1265|datad                        ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1249|datad                              ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1257|datad                   ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                             ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                            ;
; 0.619 ; 0.619        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                             ;
; 0.619 ; 0.619        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                               ;
; 0.649 ; 0.649        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ;
; 0.651 ; 0.651        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1265|datad                        ;
; 0.652 ; 0.652        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1249|datad                              ;
; 0.652 ; 0.652        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1257|datad                   ;
; 0.655 ; 0.655        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1281|datac                        ;
; 0.656 ; 0.656        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ;
; 0.657 ; 0.657        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1249            ;
; 0.657 ; 0.657        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ;
; 0.658 ; 0.658        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.000_1289|datab                              ;
; 0.661 ; 0.661        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.000_1289            ;
; 0.663 ; 0.663        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1273|dataa                   ;
; 0.669 ; 0.669        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 2.260 ; 3.133 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 2.260 ; 3.133 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 2.048 ; 2.909 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 0.948 ; 1.826 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 0.948 ; 1.826 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 0.916 ; 1.897 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 0.916 ; 1.897 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -0.670 ; -1.534 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -0.945 ; -1.739 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -0.670 ; -1.534 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -0.607 ; -1.451 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -0.607 ; -1.451 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -0.606 ; -1.562 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -0.606 ; -1.562 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 6.185 ; 5.968 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 4.491 ; 4.497 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 4.924 ; 5.012 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 4.646 ; 4.690 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 5.109 ; 5.190 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 4.714 ; 4.744 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 4.693 ; 4.714 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 4.360 ; 4.358 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 4.234 ; 4.224 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.313 ; 4.315 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 6.138 ; 5.919 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 4.667 ; 4.707 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 4.566 ; 4.591 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 4.699 ; 4.720 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.537 ; 4.541 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 4.909 ; 4.951 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 6.185 ; 5.968 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 4.559 ; 4.585 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 3.470 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 3.722 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 6.556 ; 6.881 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 6.014 ; 6.265 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 6.014 ; 6.265 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 4.079 ; 4.067 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 4.327 ; 4.331 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 4.741 ; 4.824 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 4.474 ; 4.514 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 4.918 ; 4.994 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 4.539 ; 4.566 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 4.520 ; 4.538 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 4.201 ; 4.197 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 4.079 ; 4.067 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.154 ; 4.154 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 5.967 ; 5.746 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 4.494 ; 4.530 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 4.398 ; 4.420 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 4.525 ; 4.544 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.368 ; 4.370 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 4.727 ; 4.765 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 6.012 ; 5.791 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 4.390 ; 4.412 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 3.352 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 3.592 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 6.306 ; 6.616 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 5.786 ; 6.025 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 5.786 ; 6.025 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                          ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                               ; -4.062   ; -1.216  ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                                      ; -2.294   ; -1.216  ; N/A      ; N/A     ; -3.000              ;
;  clock_divisor:clk_div|clk_250k                ; -2.825   ; -0.501  ; N/A      ; N/A     ; -1.285              ;
;  sd_interface:sd_int|init_block:init|state.END ; -4.062   ; 0.430   ; N/A      ; N/A     ; 0.324               ;
; Design-wide TNS                                ; -236.892 ; -20.041 ; 0.0      ; 0.0     ; -186.755            ;
;  CLOCK_50                                      ; -48.259  ; -1.357  ; N/A      ; N/A     ; -50.545             ;
;  clock_divisor:clk_div|clk_250k                ; -166.326 ; -18.684 ; N/A      ; N/A     ; -136.210            ;
;  sd_interface:sd_int|init_block:init|state.END ; -22.307  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 4.641 ; 5.222 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 4.641 ; 5.222 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 4.126 ; 4.767 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 2.149 ; 2.639 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 2.149 ; 2.639 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 2.245 ; 2.901 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 2.245 ; 2.901 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -0.670 ; -1.534 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -0.945 ; -1.739 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -0.670 ; -1.534 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -0.607 ; -1.451 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -0.607 ; -1.451 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -0.606 ; -1.562 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -0.606 ; -1.562 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 10.926 ; 10.496 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 8.420  ; 8.284  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 9.381  ; 9.237  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.782  ; 8.678  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 9.757  ; 9.563  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 8.944  ; 8.761  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 8.884  ; 8.701  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 8.182  ; 8.056  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 7.903  ; 7.810  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 8.118  ; 7.999  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 10.823 ; 10.351 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 8.841  ; 8.695  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 8.643  ; 8.492  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 8.873  ; 8.758  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.558  ; 8.457  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 9.326  ; 9.178  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 10.926 ; 10.496 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 8.595  ; 8.469  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 6.430  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 6.512  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 12.262 ; 12.313 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 11.128 ; 11.189 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 11.128 ; 11.189 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 4.079 ; 4.067 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 4.327 ; 4.331 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 4.741 ; 4.824 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 4.474 ; 4.514 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 4.918 ; 4.994 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 4.539 ; 4.566 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 4.520 ; 4.538 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 4.201 ; 4.197 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 4.079 ; 4.067 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.154 ; 4.154 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 5.967 ; 5.746 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 4.494 ; 4.530 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 4.398 ; 4.420 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 4.525 ; 4.544 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.368 ; 4.370 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 4.727 ; 4.765 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 6.012 ; 5.791 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 4.390 ; 4.412 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 3.352 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 3.592 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 6.306 ; 6.616 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 5.786 ; 6.025 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 5.786 ; 6.025 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SD_DAT[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; LEDR[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDR[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                           ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                      ; CLOCK_50                                      ; 387      ; 0        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; CLOCK_50                                      ; 14       ; 2        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k                ; 446      ; 16       ; 230      ; 102      ;
; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k                ; 6        ; 0        ; 50       ; 50       ;
; clock_divisor:clk_div|clk_250k                ; sd_interface:sd_int|init_block:init|state.END ; 180      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                            ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                      ; CLOCK_50                                      ; 387      ; 0        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; CLOCK_50                                      ; 14       ; 2        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k                ; 446      ; 16       ; 230      ; 102      ;
; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k                ; 6        ; 0        ; 50       ; 50       ;
; clock_divisor:clk_div|clk_250k                ; sd_interface:sd_int|init_block:init|state.END ; 180      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 76    ; 76   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Sep 03 05:07:15 2015
Info: Command: quartus_sta sd_card -c sd_card
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 6 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sd_card.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divisor:clk_div|clk_250k clock_divisor:clk_div|clk_250k
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name sd_interface:sd_int|init_block:init|state.END sd_interface:sd_int|init_block:init|state.END
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.062
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.062             -22.307 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -2.825            -166.326 clock_divisor:clk_div|clk_250k 
    Info (332119):    -2.294             -48.259 CLOCK_50 
Info (332146): Worst-case hold slack is -1.216
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.216              -1.357 CLOCK_50 
    Info (332119):    -0.501             -18.684 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.916               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.545 CLOCK_50 
    Info (332119):    -1.285            -136.210 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.440               0.000 sd_interface:sd_int|init_block:init|state.END 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.619
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.619             -19.896 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -2.498            -148.834 clock_divisor:clk_div|clk_250k 
    Info (332119):    -2.004             -39.946 CLOCK_50 
Info (332146): Worst-case hold slack is -0.975
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.975              -1.025 CLOCK_50 
    Info (332119):    -0.465             -16.797 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.844               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.545 CLOCK_50 
    Info (332119):    -1.285            -136.210 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.426               0.000 sd_interface:sd_int|init_block:init|state.END 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.488
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.488              -7.792 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -0.916             -38.473 clock_divisor:clk_div|clk_250k 
    Info (332119):    -0.586              -6.102 CLOCK_50 
Info (332146): Worst-case hold slack is -0.812
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.812              -0.942 CLOCK_50 
    Info (332119):    -0.352             -12.648 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.430               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.497 CLOCK_50 
    Info (332119):    -1.000            -106.000 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.324               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 532 megabytes
    Info: Processing ended: Thu Sep 03 05:07:18 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


