## 设计实现支持内存管理的 Unikernel

本节简要介绍虚拟内存管理和动态内存分配的实现和模块化设计思路，建议阅读代码和注释深入了解这部分内容。

### 虚拟内存

硬件抽象层（Hardware Abstraction Layer，HAL）是软件和硬件之间的一个抽象层，用于屏蔽硬件的具体细节，使得上层应用软件和操作系统可以独立于底层硬件进行开发。HAL的主要目的是通过提供统一的接口来简化硬件驱动程序的开发，从而提高系统的可移植性和灵活性。

为支持不同硬件平台，arceos 实现了 axhal module，目前支持如下平台（可通过 cargo feature 指定）：

- `x86-pc`：标准的 x86 64位 PC；
- `riscv64-qemu-virt`：QEMU 虚拟机的 RISC-V virt 平台；
- `aarch64-qemu-virt`：QEMU 虚拟机上的 AArch64 virt 平台；
- `aarch64-raspi`：使用 AArch64 ISA 的树莓派；
- `dummy`：如果没有选择上述任何平台，将使用 dummy 平台。在该平台中，大多数操作都是 no-op 或 `unimplemented!()`。

此外，axhal 针对不同功能的实现的 cargo feature 如下：

- `smp`：启用 SMP（对称多处理）支持。
- `fp_simd`：启用浮点和 SIMD 支持。
- `paging`：启用页表操作。
- `irq`：启用中断处理支持。

这个 crate 提供了用于各种硬件架构的通用、统一、架构无关且与操作系统无关的页表结构。

核心结构是 [`PageTable64<M, PTE, IF>`]。操作系统功能和架构相关类型通过泛型参数提供：

- `M`：架构相关的元数据，需要实现 [`PagingMetaData`] trait。
- `PTE`：架构相关的页表条目，需要实现 [`GenericPTE`] trait。
- `IF`：操作系统功能，如物理内存分配，需要实现 [`PagingIf`] trait。

当前支持的架构和页表结构：

arceos 支持如下 crate 来支持不同架构的内存管理：

- page_table：用于各种硬件架构的通用、统一、架构无关且与操作系统无关的页表结构，支持 x86，ARM 和 RISC-V 三种架构的页表。
- page_table_entry：定义各种架构的页表项格式。
- memory_addr：定义物理地址和虚拟地址的类型，并提供一些关于地址的操作例如 align 等。

page_table 定义了 `PagingMetaData` 和 `PagingIf` 两个 trait 用于不同架构；此外还定义了 `PageTable64` 通用页表结构，其中包含了根目录地址。`PageTable64` 传入了三个类型参数，第二个关于 GenericPTE 的实现位于 page_table_entry 这个 crate 。

```rust
pub trait PagingMetaData: Sync + Send + Sized {
    const LEVELS: usize;
    const PA_MAX_BITS: usize;
    const VA_MAX_BITS: usize;

    const PA_MAX_ADDR: usize = (1 << Self::PA_MAX_BITS) - 1;

    fn paddr_is_valid(paddr: usize) -> bool {
        paddr <= Self::PA_MAX_ADDR
    }

    fn vaddr_is_valid(vaddr: usize) -> bool {
        let top_mask = usize::MAX << (Self::VA_MAX_BITS - 1);
        (vaddr & top_mask) == 0 || (vaddr & top_mask) == top_mask
    }
}
pub trait PagingIf: Sized {
    fn alloc_frame() -> Option<PhysAddr>;
    fn dealloc_frame(paddr: PhysAddr);
    fn phys_to_virt(paddr: PhysAddr) -> VirtAddr;
}
pub struct PageTable64<M: PagingMetaData, PTE: GenericPTE, IF: PagingIf> {
    root_paddr: PhysAddr,
    intrm_tables: Vec<PhysAddr>,
    _phantom: PhantomData<(M, PTE, IF)>,
}
```

`PagingMetaData` 定义了地址最大位数，页表级数等元信息，`PagingIf` 暴露了三个函数接口：


- `alloc_frame` 用于申请一个物理页帧，并返回物理地址（`PhysAddr`）；
- `dealloc_frame` 用于释放一个已分配的物理页帧；
- `phys_to_virt` 用于将物理地址转换为虚拟地址（`VirtAddr`），以便在页表实现中直接访问物理内存。

例如在 RISC-V 架构中：

```rust
#[derive(Clone, Copy)]
pub struct Sv39MetaData;
impl const PagingMetaData for Sv39MetaData {
    const LEVELS: usize = 3;
    const PA_MAX_BITS: usize = 56;
    const VA_MAX_BITS: usize = 39;
}
pub type Sv39PageTable<I> = PageTable64<Sv39MetaData, Rv64PTE, I>;
```

定义了 SV39 模式下的页表结构，可以用类似的方法定义 SV48 等。

### 内存分配

arceos 在 crate allocator 中定义了不同的内存分配算法，算法包括以页为粒度和以字节为粒度的内存动态分配，在实现内存分配算法时，需要根据算法的分配粒度实现 `ByteAllocator` 或 `PageAllocator` 的接口。

```rust
pub trait BaseAllocator {
    fn init(&mut self, start: usize, size: usize);
    fn add_memory(&mut self, start: usize, size: usize) -> AllocResult;
}
pub trait ByteAllocator: BaseAllocator {
    fn alloc(&mut self, layout: Layout) -> AllocResult<NonNull<u8>>;
    fn dealloc(&mut self, pos: NonNull<u8>, layout: Layout);
    fn total_bytes(&self) -> usize;
    fn used_bytes(&self) -> usize;
    fn available_bytes(&self) -> usize;
}
pub trait PageAllocator: BaseAllocator {
    const PAGE_SIZE: usize;
    fn alloc_pages(&mut self, num_pages: usize, align_pow2: usize) -> AllocResult<usize>;
    fn dealloc_pages(&mut self, pos: usize, num_pages: usize);
    fn total_pages(&self) -> usize;
    fn used_pages(&self) -> usize;
    fn available_pages(&self) -> usize;
}
```