这个实验就是让大家熟悉熟悉verilog的语法，实在是没啥好说的……

写不明白就去学咯，可以刷一点基础题
https://hdlbits.01xz.net/wiki/Problem_sets#Getting_Started