num,oblig1,oblig2,oblig3,cons1,cons2,cons3,cons4,cons5
1,vlsi11,archi14,,ares1,mobj1,signal2,,
2,archi11,,,noyau1,,,,
3,vlsi11,archi14,,mobj1,noyau3,signal2,,
4,vlsi12,archi12,,mobj2,noyau3,signal1,,
5,vlsi12,archi13,,esa2,mobj2,signal1,,
6,vlsi11,archi14,,,,,,
7,vlsi11,archi14,,noyau1,,,,
8,vlsi12,archi13,,esa2,mobj2,signal1,,
9,vlsi12,archi11,,esa1,noyau3,pr4,,
10,vlsi11,archi13,,esa1,noyau2,pr1,,
11,archi11,,,mobj2,,,,
12,vlsi12,archi11,,ares3,esa2,noyau3,,
13,vlsi11,archi14,,mobj2,noyau2,pr1,,
14,vlsi11,archi14,,noyau1,,,,
15,vlsi12,archi12,,pr3,,,,
16,vlsi12,archi13,,esa1,mobj1,signal1,,
17,archi12,,,signal1,,,,
18,vlsi12,archi11,,esa2,pr2,signal2,,
19,vlsi12,archi14,,mobj2,pr2,signal1,,
20,vlsi11,archi13,,esa1,mobj1,,,
21,,,,esa2,mobj2,noyau4,,
22,vlsi12,archi11,,esa1,mobj1,pr3,,
23,vlsi11,,,mobj1,noyau3,,,
24,vlsi11,archi13,,ares1,esa2,mobj2,,
25,vlsi11,,,mobj2,pr3,,,
26,vlsi11,archi13,,mobj2,,,,
27,vlsi11,archi14,,ares1,noyau1,signal2,,
28,vlsi12,archi11,,esa1,mobj1,pr4,,
29,vlsi12,archi11,,esa2,noyau3,signal2,,
30,vlsi12,archi13,,esaX,mobjX,signal1,,
31,vlsi12,archi11,,ares3,esa2,noyau3,,
32,vlsi12,archi13,,esa1,mobj1,signal1,,
33,vlsi12,archi11,,esa2,pr2,signal2,,
34,vlsi12,archi11,,ares3,esa2,noyau3,,
35,vlsi12,archi14,,mobj2,noyau3,signal1,,
36,,,,esa1,mobj1,signal1,,
37,vlsi11,archi13,,esa1,,,,
38,vlsi11,archi13,,esa1,mobj1,pr1,,
39,,,,ares1,mobj1,signal1,,
40,vlsi12,archi13,,esa2,mobj2,signal1,,
41,vlsi12,archi12,,esa1,noyau3,signal1,,
42,archi11,,,ares1,pr3,,,
43,,,,ares2,mobj2,noyau4,,
44,archi12,,,ares1,signal2,,,
45,archi11,,,ares1,esa2,,,
46,vlsi11,archi13,,esa1,mobj1,,,
47,vlsi11,archi12,,,,,,
48,vlsi11,archi14,,ares1,mobj1,signal2,,
49,,,,esa1,noyau3,signal1,,
50,vlsi11,archi13,,ares1,esa2,pr3,,
