# 《计算机组成原理课程设计（甲）》课程教学大纲







|课程英文名|CourseDesign ofPrincipleofComputerOrganization（A）|Col3|Col4|Col5|Col6|
|---|---|---|---|---|---|
|课程代码|**S0504400**|课程类别|实践教学环节|课程性质|实践必修|
|实践教学类别|课程设计|学 分|**2 **|总学时数|**32**|
|开课学院|计算机学院（软件学<br>院）|计算机学院（软件学<br>院）|开课基层教学<br>组织|系统硬件课程组|系统硬件课程组|
|面向专业|计算机科学与技术|计算机科学与技术|开课学期|第**4** 学期|第**4** 学期|


注：课程性质 是指实践必修/实践选修， 实践教学类别 是指 A 类实验课（非上机类实验）/B 类实验课（上机类实验）


/课程设计/集中实习/分散实习实训/社会调查


一、 课程目标


本课程是与《计算机组成原理（甲）》相配套的实践环节。课程基于 FPGA 实验设备与工具，


通过设计与实现一个能执行若干条指令的模型计算机硬件系统，使学生初步具备设计模型计算机的


运算器、寄存器堆、存储器等部件模块，并将其通过控制器连接成整机的能力，从而深入理解程序


在计算机硬件上执行的过程，进一步加深理解所学理论课的内容。同时，通过了解计算机硬件方面


的前沿知识、对比课程所使用的 FPGA 芯片及其开发工具的国内外现状，引导学生树立投身科学


研究和技术创新的远大理想，激发学生强烈的使命感和责任心。


课程目标 **1** ： 能够熟练运用 EDA 软件工具和 FPGA 实验设备进行基本的应用开发；能够理解


EDA 工具的局限性；


课程目标 **2** ： 能够设计仿真验证和板级验证的实验方案、获取实验数据，具备对实验结果进行


分析、推导出有效结论、陈述设计的能力；


课程目标 **3** ： 能够基于 FPGA 设计与实现模型计算机运算器、存储器、取指令、指令译码、控


制单元等功能部件模块；能使用汇编模拟器完成汇编语言程序到机器语言程序的转换。


课程目标 **4** ： 能够针对特定的指令系统，分析不同指令类型的数据通路；将各功能部件连接成


整机，设计整体解决方案，并实现一个能支持特定指令系统的模型计算机。


课程目标 **5** ： 了解计算机硬件部件及 CPU 架构方面的前沿知识，了解课程所使用的 FPGA 芯


片及其开发工具的国内外现状，引导学生树立投身科学研究和技术创新的远大理想，激发学生强烈


的使命感和责任心。


二、 课程目标与毕业要求对应关系


本课程的课程目标对毕业要求指标点的支撑情况如表 1 所示。


1183


表 **1.** 课程目标与毕业要求对应关系








|毕业要求|指标点|课程目标及<br>支撑权重|
|---|---|---|
|3.设计/开发解决方案：能够设计计算机领域<br>复杂工程问题的解决方案，设计与开发满足<br>特定需求的软硬件系统、算法或部件，在设<br>计中考虑社会、健康、安全、法律、文化以<br>及环境等因素，并体现一定的创新意识。|3-2 掌握计算机硬件基础理论和设计方<br>法，能够针对计算机复杂系统设计满<br>足特定需求的功能部件或硬件系统。|目标3：1.0|
|3.设计/开发解决方案：能够设计计算机领域<br>复杂工程问题的解决方案，设计与开发满足<br>特定需求的软硬件系统、算法或部件，在设<br>计中考虑社会、健康、安全、法律、文化以<br>及环境等因素，并体现一定的创新意识。|3-3 能够运用计算机专业知识，设计计<br>算机领域复杂工程问题的系统解决方<br>案。|目标4：1.0|
|4.研究：能够基于包括计算学科在内的科学<br>原理，采用科学方法研究计算机领域的复杂<br>工程问题，包括设计实验、分析与解释数<br>据、并通过信息综合得到合理有效的结论。|4-2 能够针对特定的计算机领域复杂工<br>程问题设计实验。|目标2：1.0|
|4.研究：能够基于包括计算学科在内的科学<br>原理，采用科学方法研究计算机领域的复杂<br>工程问题，包括设计实验、分析与解释数<br>据、并通过信息综合得到合理有效的结论。|4-3 能够收集、分析与解释数据，并通<br>过信息综合得到合理有效的结论。|目标2：1.0|
|5.使用现代工具：能够针对计算机领域的复<br>杂工程问题，开发、选择与使用恰当的技<br>术、资源、现代工程工具和信息技术工具，<br>包括对计算机领域的复杂工程问题进行预测<br>与模拟，并能够理解其局限性。|5-2 针对计算机领域的复杂工程问题，<br>能够开发、选用符合特定需求的技<br>术、资源和现代工具，实现分析、计<br>算或设计，并进行模拟和预测。|目标1：0.7<br>目标5：0.3|



三、 课程目标与教学内容和方法的对应关系


课程可以选择 RISC-V 模型机或者 ARM 模型机进行教学，每个实验项目的实验类型、主要内


容、教学方法及其对应的课程目标，如表 2 和表 3 所示。


表 **2.** 课程目标与 **RISC-V** 实验内容、教学方法的对应关系













|序<br>号|实验名称|实验<br>类型|实验内容|教学方法|课程<br>目标|
|---|---|---|---|---|---|
|1|FPGA 开发工具、<br>语言与实验设备|其他|掌握Verilog HDL 语言基本语法、安装并<br>学会使用EDA 工具，熟悉实验设备，掌<br>握仿真验证和板级验证的方法。|自学、视频<br>学习、实验<br>指导、引导<br>与启发|1,5|
|2|超前进位加法器设<br>计实验|设计|设计实现一个4 位二进制超前进位加法<br>器。|视频学习、<br>实验指导|1,2,3|
|3|多功能ALU 设计实<br>验|设计|设计实现一个能满足目标指令集的多功<br>能32 位ALU，并实现相关暂存器|视频学习、<br>实验指导|1,2,3|
|4|寄存器堆与运算器<br>设计实验|设计|设计实现一个含32 个寄存器的三端口寄<br>存器堆，并与多功能ALU 和暂存器连接<br>构成运算器|视频学习、<br>实验指导|1,2,3|
|5|存储器设计实验|设计|设计实现一个32 位字长、SRAM 结构的<br>读写存储器。|视频学习、<br>实验指导|1,2,3|
|6|汇编器与模拟器实<br>验|设计|学会使用特定指令集架构的汇编器与模<br>拟器，掌握汇编程序的分析与编写，机<br>器语言程序的编码与解码。|视频学习、<br>翻转课堂、<br>小组讨论、<br>引导与启发|1,2,3,<br>5|


1184










|序<br>号|实验名称|实验<br>类型|实验内容|教学方法|课程<br>目标|
|---|---|---|---|---|---|
|7|取指令与指令译码<br>实验|设计|设计实现一个指令存储器和PC 寄存器，<br>并连接后实现取指令、指令译码和立即<br>数生成等操作|视频学习、<br>实验指导|1,2,3|
|8|实现运算类指令的<br>CPU 设计实验|综合|设计实现一个能完成运算类指令的32 位<br>CPU（19 条指令），并通过测试程序验证|视频学习、<br>课堂讲授、<br>实验指导|1,2,4|
|9|实现访存指令的<br>CPU 设计实验|综合|设计实现一个能完成运算类、访存类指<br>令的CPU（21 条指令），并通过测试程<br>序验证|视频学习、<br>实验指导|1,2,4|
|10|实现转移控制指令<br>的CPU 设计实验|综合|设计实现一个能完成运算类、访存类与<br>转移控制指令的CPU（25 条指令），并<br>通过测试程序验证|视频学习、<br>课堂讲授、<br>实验指导|1,2,4,<br>5|
|11|实现RV32I 指令集<br>的CPU 设计实验|综合|设计实现一个能完成37 条RV32I 指令集<br>指令的CPU，并通过测试程序验证|实验指导、<br>自学|1,2,4|
|12|硬布线控制的CPU<br>设计实验|综合|结合以上实验，设计并实现一个用硬布<br>线控制器控制的CPU|实验指导、<br>自学|1,2,4|
|13|单重可屏蔽外部中<br>断设计实验|综合|基于前述的CPU 实验，设计一个中断系<br>统，实现单重可屏蔽外中断|实验指导、<br>自学|1,2,4|
|14|Cache 设计实验|综合|基于有限状态机，设计一个2 路组相<br>联、写贯穿、写分配、LRU 替换的<br>Cache 控制器，实现主存-Cache 系统|实验指导、<br>自学|1,2,4|
|15|理想流水线设计实<br>验|综合|基于多周期CPU 架构，设计并实现一个<br>理想流水线CPU|实验指导、<br>自学|1,2,4|



表 **3.** 课程目标与 **ARM** 实验内容、教学方法的对应关系















|序<br>号|实验名称|实验<br>类型|实验内容|教学方法|课程<br>目标|
|---|---|---|---|---|---|
|1|FPGA 开发工具、<br>语言与实验设备|其他|掌握Verilog HDL 语言基本语法、安装并<br>学会使用EDA 工具，熟悉实验设备，掌<br>握仿真验证和板级验证的方法。|自学、视频<br>学习、实验<br>指导，引导<br>与启发|1,5|
|2|桶形移位器设计实<br>验|设计|设计实现一个能完成4 种移位运算的桶形<br>移位器|视频学习、<br>翻转课堂|1,2,3|
|3|多功能ALU 及与桶<br>形移位器连接设计<br>实验|设计|设计实现一个能完成14 种运算、生成4 个<br>标志位的多功能32 位ALU，并与桶形移<br>位器进行连接|视频学习、<br>翻转课堂|1,2,3|
|4|通用寄存器堆设计<br>实验|设计|设计实现一个含34 个寄存器的三端口寄存<br>器堆，模拟支持9 种工作模式，并与多功<br>能ALU 和暂存器连接构成运算器|视频学习、<br>翻转课堂|1,2,3|
|5|存储器设计实验|设计|设计实现一个SRAM 结构的读写存储器|视频学习、<br>自学|1,2,3|


1185


|序<br>号|实验名称|实验<br>类型|实验内容|教学方法|课程<br>目标|
|---|---|---|---|---|---|
|6|汇编器与模拟器实<br>验|设计|学会使用特定指令集架构的汇编器与模拟<br>器，掌握汇编程序的分析与编写，机器语<br>言程序的编码与解码。|视频学习、<br>自学|1,2,3,<br>5|
|7|取指令数据通路设<br>计实验|设计|设计实现一个指令存储器和PC 寄存器，<br>并连接后实现取指令、指令译码和立即数<br>生成等操作|视频学习、<br>翻转课堂|1,2,3|
|8|实现数据处理指令<br>的CPU 设计实验|综合|在以上实验的基础上，设计实现一个能完<br>成数据处理类指令的32 位CPU，并通过<br>测试程序验证|视频学习、<br>翻转课堂|1,2,4|
|9|实现分支跳转指令<br>的CPU 设计实验|综合|在运算类指令CPU 实验的基础上，设计实<br>现一个能完成分支跳转类指令的CPU，并<br>通过测试程序验证|视频学习、<br>翻转课堂|1,2,4|
|10|实现单数据访存指<br>令的CPU 设计实验|综合|在前两个实验的基础上，设计实现一个能<br>完成单数据访存功能指令的CPU，并通过<br>测试程序验证。|视频学习、<br>翻转课堂|1,2,4,<br>5|
|11|程序状态寄存器堆<br>设计实验|设计|在通用寄存器堆设计实验的基础上，设计<br>一个程序状态寄存器堆，实现9 种工作模<br>式切换|视频学习、<br>翻转课堂|1,2,4|
|12|实现状态寄存器访<br>问指令的CPU 设计<br>实验|综合|在程序状态寄存器堆设计实验基础上，设<br>计实现一个能读取和修改程序状态寄存器<br>的核态指令的CPU，并通过测试程序验证|视频学习、<br>翻转课堂|1,2,4|
|13|实现块数据访存指<br>令的CPU 设计实验|综合|结合以上实验，设计实现能一次性完成多<br>个数据访存功能指令的CPU，并通过测试<br>程序验证|视频学习、<br>翻转课堂|1,2,4|
|14|irq 中断控制设计实<br>验|综合|基于前述实验，设计并实现设计一个中断<br>系统，实现单重可屏蔽外中断|视频学习、<br>自学|1,2,4|
|15|中断抢占设计实验|综合|基于前述实验，设计并实现一个能够判别<br>中断优先级，进行抢占控制的中断系统|视频学习、<br>自学|1,2,4|


课程的思政融入点有以下 **5** 个：









思政融入点 **1** ：与实验 **1** 融合， 引导学生查阅资料，了解课程所使用的 FPGA 芯片及其开发工


具的国内外现状；通过对比，激发学生爱国主义使命感和责任心。


思政融入点 **2** ：与实验 **6** 融合， 引导学生了解中国科学院自主研发的龙芯 CPU，鼓励学生通过


现代信息技术手段，以查阅文献、自学、对比、小组研讨等方式，分析与总结龙芯 CPU 的指令系


统类型、指令系统格式特点、相关的汇编工具。同时，进一步了解龙芯 CPU 在国家航天卫星事业


中的应用，帮助学生以辩证的、战略的思维理解科技第一生产力对于国家建设与民族复兴的重要意


义。


思政融合点 **3** ：与综合实验 **8-10** 融合， 引导学生了解我国华为公司生产的海思麒麟系列处理


芯片，总结其处理器架构、功能特性以及工艺特点；并进一步了解华为公司在 5G 通信技术方面取


1186


得的成就，从而真正理解“加快建设创新型国家”战略方针的重要性，引导学生瞄准世界科技前沿，


树立投身科学研究和技术创新的远大理想。


课程思政融合点 **4** ：在系统设计、编程实现、实验调试过程中，要求学生要认真对待每一个实


验要求和细节，鼓励学生在探索实践中精益求精、耐心细致，锻炼学生严谨缜密的逻辑思维能力。


课程思政融合点 **5** ：课程要求完成 9 个实验，最后设计出一个 CPU。以此为目标，激发学生的


创造力和成就感，同时以“不抄袭”为底线，树立诚实守信的核心价值观，养成实事求是的科学态度。


四、 与其它课程的联系


先修课程： 计算机组成原理（甲）、数字电路课程设计


后续课程： 计算机系统结构、嵌入式系统原理


五、 学时分配


RISC-V 模型机和 ARM 模型机的实验学时分配如表 4 和表 5 所示。
















|Col1|表4. RISC-V 模型机|机实验学时分配表|Col4|Col5|Col6|Col7|Col8|
|---|---|---|---|---|---|---|---|
|序号|实验名称|学时数|学时数|学时数|学时数|学时数|要求|
|序号|实验名称|讲授<br>学时|实验<br>学时|上机<br>学时|实践<br>学时|课外<br>学时|课外<br>学时|
|1|FPGA 开发工具、语言与实验设备|||||8|必做|
|2|超前进位加法器设计实验||2|||4|必做|
|3|多功能ALU 设计实验||3|||4|必做|
|4|寄存器堆与运算器设计实验||3|||4|必做|
|5|存储器设计实验||3|||4|必做|
|6|汇编器与模拟器实验||3|||5|必做|
|7|取指令与指令译码实验||3|||3|必做|
|8|实现运算类指令的CPU 设计实验|1|4|||12|必做|
|9|实现访存指令的CPU 设计实验|1|3|||10|必做|
|10|实现转移控制指令的CPU 设计实验|1|5|||10|必做|
|合计|合计|**3 **|**29**|||**64**||
|11|实现RV32I 指令集的CPU 设计实验||6|||12|选做|
|12|硬布线控制的CPU 设计实验||4|||8|选做|
|13|单重可屏蔽外部中断设计实验||5|||10|选做|
|14|Cache 设计实验||5|||10|选做|
|15|理想流水线设计实验||6|||12|选做|
|合计|合计||26|||52||
|总计|总计|授课**3** 学时**+**实验**29** 学时|授课**3** 学时**+**实验**29** 学时|授课**3** 学时**+**实验**29** 学时|授课**3** 学时**+**实验**29** 学时|授课**3** 学时**+**实验**29** 学时|授课**3** 学时**+**实验**29** 学时|















|Col1|表5. ARM 模型机实|实验学时分配表|Col4|Col5|Col6|Col7|Col8|
|---|---|---|---|---|---|---|---|
|序号|实验名称|学时数|学时数|学时数|学时数|学时数|要求|
|序号|实验名称|讲授<br>学时|实验<br>学时|上机<br>学时|实践<br>学时|课外<br>学时|课外<br>学时|
|1|FPGA 开发工具、语言与实验设备|||||6|必做|
|2|桶形移位器设计实验||3|||4|必做|


1187


|3|多功能ALU及与桶形移位器连接设计实验|Col3|5|Col5|Col6|5|必做|
|---|---|---|---|---|---|---|---|
|4|通用寄存器堆设计实验||4|||4|必做|
|5|存储器设计实验||1|||4|必做|
|6|汇编器与模拟器实验||0|||1|必做|
|7|取指令数据通路设计实验||4|||4|必做|
|8|实现数据处理指令的CPU 设计实验||6|||12|必做|
|9|实现分支跳转指令的CPU 设计实验||3|||10|必做|
|10|实现单数据访存指令的CPU 设计实验||6|||12|必做|
|合计|合计||**32**|||**62**||
|11|程序状态寄存器堆设计实验||3|||3|选做|
|12|实现状态寄存器访问指令的CPU 设计实验||4|||8|选做|
|13|实现块数据访存指令的CPU 设计实验||6|||15|选做|
|14|irq 中断控制设计实验||4|||8|选做|
|15|中断抢占设计实验||4|||8|选做|
|合计|合计||21|||42||
|总计|总计|实验**32** 学时|实验**32** 学时|实验**32** 学时|实验**32** 学时|实验**32** 学时|实验**32** 学时|


六、 课程目标达成途径及学生成绩评定方法


**1.** 课程目标达成途径





|Col1|表6. 课程目标与达成途径|
|---|---|
|课程目标|达成途径|
|课程目标**1**：能够熟练运用EDA 软<br>件工具和FPGA 实验设备进行基本<br>的应用开发；能够理解EDA 工具的<br>局限性；|语言、工具和实验设备都提供学习资料或者短视频帮助学生掌<br>握；对于每个实验，均要求学生必须在课前先行编写程序，并<br>进行综合与功能仿真，验证功能正确后，在实验课上，再行进<br>行板级的验证；帮助学生理解在此过程中出现的各种特殊情<br>况，理解EDA 工具的局限性。|
|课程目标**2**：能够设计仿真验证和板<br>级验证的实验方案、获取实验数<br>据，具备对实验结果进行分析、推<br>导出有效结论、陈述设计的能力；|通过所有实验的功能验证实现：需要对设计好的模型计算机模<br>块或者整机进行仿真验证和板级验证，必须收集实验数据或观<br>察波形，对实验结果进行分析，以判定设计方案是否正确，给<br>出问题解决方案和实验结论，并写入实验报告。|
|课程目标**3**：能够基于FPGA 设计与<br>实现模型计算机运算器、存储器、<br>取指令、指令译码、控制单元等功<br>能部件模块；能使用汇编模拟器完<br>成汇编语言程序到机器语言程序的<br>转换。|通过模块实验的编程设计、实验验证和实验操作实现：实验2-<br>7 为模块实验，主要设计实现计算机的运算器、通用寄存器、<br>存储器、指令部件等基础模块,；实验6 为汇编器和模拟器实<br>验，学习使用相应的汇编工具。|
|课程目标**4**：能够针对特定的指令系<br>统，分析不同指令类型的数据通<br>路；将各功能部件连接成整机，设<br>计整体解决方案，并实现一个能支<br>持特定指令系统的模型计算机。|通过综合实验的实验分析、设计、实验验证和实验报告来实<br>现：实验8-10 是CPU 综合设计实验，实现完整的模型计算<br>机，难度较大，引导学生分析目标指令系统的指令类型、设计<br>模型计算机的系统结构和数据通路，在此基础上设计FPGA 程<br>序、编写测试程序，最后使用综合与仿真工具进行功能模拟与<br>验证。|


1188


**2.** 学生成绩评定方法





本课程为考查课，学生成绩采用百分制评定，由平时成绩和实验成绩两部分构成，平时成绩占


40%，实验成绩占 60%。各部分的具体考核内容、关联课程目标和在总成绩中的占比，如表 7 所示。


表 **7.** 课程考核与成绩评定方法






|考核项目|考核内容|考核关联的课程目标|占总评成绩的比重|
|---|---|---|---|
|平时成绩|课程思政|5|5%|
|平时成绩|实验规范与态度|1,2|5%|
|平时成绩|模块实验|1,2,3|30%|
|实验成绩|综合实验|1,2,4|30%|
|实验成绩|课程报告|1,2,3,4|30%|
|总评成绩|总评成绩|1,2,3,4,5|100%|



课程的各考核内容对应的具体要求和详细评分标准，如表 8 所示





















|Col1|Col2|表8. 考核内容详细评分标准|Col4|Col5|Col6|
|---|---|---|---|---|---|
|考核内容|考核内容|评分标准|评分标准|评分标准|评分标准|
|考核内容|考核内容|**90-100**|**75-90**|**60-75**|＜**60**|
|课程<br>思政|实践报<br>告|占**50%**：结合课程相关的超算、存储器、CPU 等方面的新技术、新发展，布置相关的<br>国内外现状与发展历程的调研实践报告<br>根据报告的质量评分，考查点有：紧扣主题、内容充实40 分，情感态30 分（一票否<br>决），格式规范10 分，结构合理10 分，参考文献10 分（≥5 篇、格式规范10 分）。|占**50%**：结合课程相关的超算、存储器、CPU 等方面的新技术、新发展，布置相关的<br>国内外现状与发展历程的调研实践报告<br>根据报告的质量评分，考查点有：紧扣主题、内容充实40 分，情感态30 分（一票否<br>决），格式规范10 分，结构合理10 分，参考文献10 分（≥5 篇、格式规范10 分）。|占**50%**：结合课程相关的超算、存储器、CPU 等方面的新技术、新发展，布置相关的<br>国内外现状与发展历程的调研实践报告<br>根据报告的质量评分，考查点有：紧扣主题、内容充实40 分，情感态30 分（一票否<br>决），格式规范10 分，结构合理10 分，参考文献10 分（≥5 篇、格式规范10 分）。|占**50%**：结合课程相关的超算、存储器、CPU 等方面的新技术、新发展，布置相关的<br>国内外现状与发展历程的调研实践报告<br>根据报告的质量评分，考查点有：紧扣主题、内容充实40 分，情感态30 分（一票否<br>决），格式规范10 分，结构合理10 分，参考文献10 分（≥5 篇、格式规范10 分）。|
|课程<br>思政|课外研<br>学测试|占**50%**：事先给出相关学习资料，期末以线上测试的形式，开卷考查本课程相关的计<br>算机体系结构的最新发展、国家相关的宏观政策、国内的创新成果等方面的知识。<br>按照测试正确率计分。|占**50%**：事先给出相关学习资料，期末以线上测试的形式，开卷考查本课程相关的计<br>算机体系结构的最新发展、国家相关的宏观政策、国内的创新成果等方面的知识。<br>按照测试正确率计分。|占**50%**：事先给出相关学习资料，期末以线上测试的形式，开卷考查本课程相关的计<br>算机体系结构的最新发展、国家相关的宏观政策、国内的创新成果等方面的知识。<br>按照测试正确率计分。|占**50%**：事先给出相关学习资料，期末以线上测试的形式，开卷考查本课程相关的计<br>算机体系结构的最新发展、国家相关的宏观政策、国内的创新成果等方面的知识。<br>按照测试正确率计分。|
|实验规范与态度|实验规范与态度|实验准备充分，按<br>时完成全部自主学<br>习和编程设计任<br>务；实验操作规<br>范，遵守实验室规<br>定；课堂互动积极<br>主动。|实验准备较为充<br>分，按时完成大部<br>分自主学习和编程<br>设计任务；实验操<br>作规范，遵守实验<br>室规定；课堂互动<br>较为积极主动。|有一定的实验准<br>备，完成部分的自<br>主学习和编程设计<br>任务；实验操作较<br>为规范，遵守实验<br>室规定；课堂互动<br>表现一般。|没有实验准备，未<br>完成自主学习和编<br>程设计任务；或者<br>实验操作不规范，<br>不遵守实验室规<br>定。|
|模块<br>实验|课内必须完成实验**2-7** 共计**6** 个模块实验，抽查**3** 个，验收与评分标准如下：|课内必须完成实验**2-7** 共计**6** 个模块实验，抽查**3** 个，验收与评分标准如下：|课内必须完成实验**2-7** 共计**6** 个模块实验，抽查**3** 个，验收与评分标准如下：|课内必须完成实验**2-7** 共计**6** 个模块实验，抽查**3** 个，验收与评分标准如下：|课内必须完成实验**2-7** 共计**6** 个模块实验，抽查**3** 个，验收与评分标准如下：|
|模块<br>实验|语言与<br>工具|能熟练使用|能熟练使用|能使用|尚未掌握|
|模块<br>实验|实验验<br>证方案|能正确设计验证实<br>验方案；交互性<br>好；验证充分且结<br>果正确|能设计验证实验方<br>案；交互性较好；<br>验证结果正确|能完成基本的仿真<br>验证与板级验证；<br>交互性尚可；验证<br>结果基本正确|仿真验证不正确、<br>没有板级验证|


1189








|Col1|沟通交<br>流|能够详实地陈述设<br>计方案和调试方<br>案 能够正确回答<br>，<br>现场提问 语言流<br>，<br>畅 思路清晰<br>、|能够较为完整地陈<br>述设计方案和调试<br>方案 能够正确回<br>，<br>答现场提问 思路<br>，<br>较为清晰|能够基本正确陈述<br>主要设计方案和调<br>试方案 回答现场<br>，<br>提问基本正确|无法陈述主要设计<br>方案和调试方案<br>，<br>回答现场提问出现<br>严重错误|
|---|---|---|---|---|---|
||功能实<br>现|能正确理解设计原<br>理；能够正确完成<br>硬件功能模块的设<br>计与实现，且功能<br>完备|能理解设计原理；<br>能够完成硬件功能<br>模块的设计与实<br>现，且功能较为完<br>备|能基本理解设计原<br>理；能够完成硬件<br>功能模块的设计与<br>实现，但功能有欠<br>缺|对设计原理尚未理<br>解，不能完成计算<br>机硬件功能模块的<br>设计与实现|
|综合<br>实验|课内必须完成实验**8-10** 共计**3** 个综合实验，验收实验**10**；鼓励学生尝试选做后续的综合实验进行<br>验收，可适当加分。综合实验验收与评分标准如下：|课内必须完成实验**8-10** 共计**3** 个综合实验，验收实验**10**；鼓励学生尝试选做后续的综合实验进行<br>验收，可适当加分。综合实验验收与评分标准如下：|课内必须完成实验**8-10** 共计**3** 个综合实验，验收实验**10**；鼓励学生尝试选做后续的综合实验进行<br>验收，可适当加分。综合实验验收与评分标准如下：|课内必须完成实验**8-10** 共计**3** 个综合实验，验收实验**10**；鼓励学生尝试选做后续的综合实验进行<br>验收，可适当加分。综合实验验收与评分标准如下：|课内必须完成实验**8-10** 共计**3** 个综合实验，验收实验**10**；鼓励学生尝试选做后续的综合实验进行<br>验收，可适当加分。综合实验验收与评分标准如下：|
|综合<br>实验|实验验<br>证方案|能正确设计验证实<br>验方案；交互性<br>好；验证充分且结<br>果正确|能设计验证实验方<br>案；交互性较好；<br>验证结果正确|能完成基本的仿真<br>验证与板级验证；<br>交互性尚可；验证<br>结果基本正确|仿真验证不正确、<br>没有板级验证|
|综合<br>实验|沟通交<br>流|能够详实地陈述设<br>计方案和调试方<br>案，能够正确回答<br>现场提问，语言流<br>畅、思路清晰|能够较为完整地陈<br>述设计方案和调试<br>方案，能够正确回<br>答现场提问，思路<br>较为清晰|能够基本正确陈述<br>主要设计方案和调<br>试方案，回答现场<br>提问基本正确|无法陈述主要设计<br>方案和调试方案，<br>回答现场提问出现<br>严重错误|
|综合<br>实验|功能实<br>现|能正确理解设计原<br>理；能将功能模块<br>正确连接成整机；<br>CPU 功能完备、所<br>有指令均正确执<br>行；测试程序编写<br>正确，运行正确|能理解设计原理；<br>能将功能模块连接<br>成整机；CPU 功能<br>比较完备、大部分<br>指令能正确执行；<br>测试程序编写正<br>确，运行基本正确|能基本理解设计原<br>理；能将功能模块<br>连接成整机；CPU<br>能够工作，大部分<br>指令能执行、部分<br>指令功能有欠缺；<br>测试程序编写基本<br>正确，可以运行|对设计原理尚未理<br>解；无法完成整机<br>设计|
|课程<br>报告|按照质量评分，包含：格式**10** 分、方案设计**30** 分、编程实现**20** 分、测试程序**10** 分、实验结果<br>分析**20** 分、思考与探索**10** 分，具体评分标准如下：|按照质量评分，包含：格式**10** 分、方案设计**30** 分、编程实现**20** 分、测试程序**10** 分、实验结果<br>分析**20** 分、思考与探索**10** 分，具体评分标准如下：|按照质量评分，包含：格式**10** 分、方案设计**30** 分、编程实现**20** 分、测试程序**10** 分、实验结果<br>分析**20** 分、思考与探索**10** 分，具体评分标准如下：|按照质量评分，包含：格式**10** 分、方案设计**30** 分、编程实现**20** 分、测试程序**10** 分、实验结果<br>分析**20** 分、思考与探索**10** 分，具体评分标准如下：|按照质量评分，包含：格式**10** 分、方案设计**30** 分、编程实现**20** 分、测试程序**10** 分、实验结果<br>分析**20** 分、思考与探索**10** 分，具体评分标准如下：|
|课程<br>报告|格式|完整规范、图表清<br>晰美观|较为完整规范、图<br>表清晰|完整规范性一般|内容残缺、格式混<br>乱|
|课程<br>报告|方案设<br>计|CPU 设计方案正确<br>合理，功能完备，<br>逻辑清晰|CPU 设计方案较为<br>合理，功能较为完<br>备|CPU 设计方案基本<br>合理，能实现基本<br>功能|CPU 设计方案存在<br>严重缺陷，不能实<br>现基本功能|
|课程<br>报告|编程实<br>现|编程规范，结构清<br>晰，代码正确详实|编程较规范，结构<br>较清晰，代码详<br>实、正确率85%|编程不够规范，结<br>构欠清晰，代码详<br>实、正确率70%|代码不全，结构混<br>乱，有严重错误|
|课程<br>报告|测试程<br>序|编写正确，能有效<br>测试CPU 的所有功<br>能|编写正确，能有效<br>测试85%的CPU 功<br>能|编写基本正确，能<br>有效测试70% 的<br>CPU 功能|编写的测试程序有<br>严重错误或者不能<br>有效测试CPU 功能|
|课程<br>报告|实验结<br>果|记录详实，有完整<br>准确的分析|记录较为详实，有<br>较为完整的分析|有结果记录，但不<br>全；结果分析一般|没有结果记录，或<br>者没有结果分析|
|课程<br>报告|思考探<br>索|能对实验中出现的<br>问题做总结分析，<br>提出解决办法；能<br>深入思考和探索提<br>高性实验|能对实验中出现的<br>问题做总结分析，<br>提出解决办法；对<br>提高性实验有基本<br>的思考和探索|能对实验中出现的<br>问题做总结分析，<br>提出解决办法|没有具体的总结分<br>析，或者没有给出<br>解决办法|


1190








七、 教学资源







|Col1|表9. 课程的基本教学资源|
|---|---|
|资源类型|资源|
|实验教材或指<br>导书|冯建文、章复嘉、包健，计算机组成原理与系统结构实验指导书（第2 版），高等教育<br>出版社，2015.03|
|参考书籍或文<br>献|（1）包健、冯建文、章复嘉，计算机组成原理与系统结构（第2 版），高等教育出版<br>社，2015.07<br>（2）David A.Pattterson（美）等著，康继昌等译，计算机组成与设计-硬件/软件接口<br>（RISC-V 版），机械工业出版社，2020.05<br>（3）Patterson David A, Hennessy John L（美）著，陈微译，计算机组成与设计硬件/软<br>件接口（ARM 版），机械工业出版社，2018.10<br>（4）夏宇闻，Verilog数字系统设计教程（第3 版），北京航空航天大学出版社，<br>2013.07<br>（5）袁春风、余子濠著，计算机组成与设计（基于RISC-V 架构），高等教育出版社，<br>2020.10|
|教学文档|课程报告模板|


八、 课程目标达成度定量评价


在课程结束后，需要对每一个课程目标（含思政课程目标）进行达成度的定量评价，用以实现


课程的持续改进。课程目标达成度的定量评价原则如下：


1. 对某个课程目标的达成度计算，使用各考核项目的学生得分率加权计算；


2. 用于评价某个课程目标的各考核项目，不少于 2 个，权重之和为 1；


3. 使用所有学生（含不及格）的平均成绩计算；


本课程的课程目标达成度的定量评价方法如表 10 所示，期望值为 0.7。


表 **10.** 课程目标达成度定量评价方法

















|Col1|考核项目<br>权重<br>课程目标|思政实践<br>报告|课外研学<br>测试|实验规范<br>与态度|模块实验|综合实验|课程报告|
|---|---|---|---|---|---|---|---|
||课程目标1|||0.20|0.30|0.30|0.20|
||课程目标2|||0.10|0.30|0.30|0.30|
||课程目标3||||0.60||0.40|
||课程目标4|||||0.60|0.40|
||课程目标5|0.5|0.5|||||


九、 说明


1191


本大纲规定了杭州电子科技大学计算机科学与技术专业《计算机组成原理课程设计（甲）》课


程的教学要求和教学规范，承担本课程的教师须遵照本大纲安排授课计划、实施教学过程，完成学


生学习成绩评价、课程目标达成度评价和毕业要求指标点达成度评价。


本课程大纲自 2021 级开始执行，生效之日原先版本均不再使用。


十、 编制与审核


表 **11.** 大纲编制与审核信息

|工作内容|责任部门或机构|负责人|完成时间|
|---|---|---|---|
|执笔|系统硬件课程组|冯建文|2022.03.12|
|审核|系统硬件课程组|张怀相|2022.03.15|
|审定|计算机学院（软件学院）教学工作委员会|||



1192


