Fitter report for Camera
Wed Dec 11 17:38:30 2019
Quartus II Version 10.0 Build 218 06/27/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Output Pin Default Load For Reported TCO
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Interconnect Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Estimated Delay Added for Hold Timing Summary
 44. Estimated Delay Added for Hold Timing Details
 45. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 11 17:38:30 2019    ;
; Quartus II Version                 ; 10.0 Build 218 06/27/2010 SJ Web Edition ;
; Revision Name                      ; Camera                                   ;
; Top-level Entity Name              ; Camera                                   ;
; Family                             ; Cyclone IV E                             ;
; Device                             ; EP4CE115F29C7                            ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 10,377 / 114,480 ( 9 % )                 ;
;     Total combinational functions  ; 10,097 / 114,480 ( 9 % )                 ;
;     Dedicated logic registers      ; 1,067 / 114,480 ( < 1 % )                ;
; Total registers                    ; 1093                                     ;
; Total pins                         ; 476 / 529 ( 90 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 47,824 / 3,981,312 ( 1 % )               ;
; Embedded Multiplier 9-bit elements ; 4 / 532 ( < 1 % )                        ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------+
; I/O Assignment Warnings                                     ;
+----------------------+--------------------------------------+
; Pin Name             ; Reason                               ;
+----------------------+--------------------------------------+
; SMA_CLKOUT           ; Missing drive strength               ;
; LEDG[0]              ; Missing drive strength and slew rate ;
; LEDG[1]              ; Missing drive strength and slew rate ;
; LEDG[2]              ; Missing drive strength and slew rate ;
; LEDG[3]              ; Missing drive strength and slew rate ;
; LEDG[4]              ; Missing drive strength and slew rate ;
; LEDG[5]              ; Missing drive strength and slew rate ;
; LEDG[6]              ; Missing drive strength and slew rate ;
; LEDG[7]              ; Missing drive strength and slew rate ;
; LEDG[8]              ; Missing drive strength and slew rate ;
; LEDR[0]              ; Missing drive strength and slew rate ;
; LEDR[1]              ; Missing drive strength and slew rate ;
; LEDR[2]              ; Missing drive strength and slew rate ;
; LEDR[3]              ; Missing drive strength and slew rate ;
; LEDR[4]              ; Missing drive strength and slew rate ;
; LEDR[5]              ; Missing drive strength and slew rate ;
; LEDR[6]              ; Missing drive strength and slew rate ;
; LEDR[7]              ; Missing drive strength and slew rate ;
; LEDR[8]              ; Missing drive strength and slew rate ;
; LEDR[9]              ; Missing drive strength and slew rate ;
; LEDR[10]             ; Missing drive strength and slew rate ;
; LEDR[11]             ; Missing drive strength and slew rate ;
; LEDR[12]             ; Missing drive strength and slew rate ;
; LEDR[13]             ; Missing drive strength and slew rate ;
; LEDR[14]             ; Missing drive strength and slew rate ;
; LEDR[15]             ; Missing drive strength and slew rate ;
; LEDR[16]             ; Missing drive strength and slew rate ;
; LEDR[17]             ; Missing drive strength and slew rate ;
; HEX0[0]              ; Missing drive strength and slew rate ;
; HEX0[1]              ; Missing drive strength and slew rate ;
; HEX0[2]              ; Missing drive strength and slew rate ;
; HEX0[3]              ; Missing drive strength and slew rate ;
; HEX0[4]              ; Missing drive strength and slew rate ;
; HEX0[5]              ; Missing drive strength and slew rate ;
; HEX0[6]              ; Missing drive strength and slew rate ;
; HEX1[0]              ; Missing drive strength and slew rate ;
; HEX1[1]              ; Missing drive strength and slew rate ;
; HEX1[2]              ; Missing drive strength and slew rate ;
; HEX1[3]              ; Missing drive strength and slew rate ;
; HEX1[4]              ; Missing drive strength and slew rate ;
; HEX1[5]              ; Missing drive strength and slew rate ;
; HEX1[6]              ; Missing drive strength and slew rate ;
; HEX2[0]              ; Missing drive strength and slew rate ;
; HEX2[1]              ; Missing drive strength and slew rate ;
; HEX2[2]              ; Missing drive strength and slew rate ;
; HEX2[3]              ; Missing drive strength and slew rate ;
; HEX2[4]              ; Missing drive strength and slew rate ;
; HEX2[5]              ; Missing drive strength and slew rate ;
; HEX2[6]              ; Missing drive strength and slew rate ;
; HEX3[0]              ; Missing drive strength and slew rate ;
; HEX3[1]              ; Missing drive strength and slew rate ;
; HEX3[2]              ; Missing drive strength               ;
; HEX3[3]              ; Missing drive strength               ;
; HEX3[4]              ; Missing drive strength               ;
; HEX3[5]              ; Missing drive strength               ;
; HEX3[6]              ; Missing drive strength               ;
; HEX4[0]              ; Missing drive strength               ;
; HEX4[1]              ; Missing drive strength               ;
; HEX4[2]              ; Missing drive strength               ;
; HEX4[3]              ; Missing drive strength               ;
; HEX4[4]              ; Missing drive strength               ;
; HEX4[5]              ; Missing drive strength               ;
; HEX4[6]              ; Missing drive strength               ;
; HEX5[0]              ; Missing drive strength               ;
; HEX5[1]              ; Missing drive strength               ;
; HEX5[2]              ; Missing drive strength               ;
; HEX5[3]              ; Missing drive strength               ;
; HEX5[4]              ; Missing drive strength               ;
; HEX5[5]              ; Missing drive strength               ;
; HEX5[6]              ; Missing drive strength               ;
; HEX6[0]              ; Missing drive strength               ;
; HEX6[1]              ; Missing drive strength               ;
; HEX6[2]              ; Missing drive strength               ;
; HEX6[3]              ; Missing drive strength               ;
; HEX6[4]              ; Missing drive strength               ;
; HEX6[5]              ; Missing drive strength               ;
; HEX6[6]              ; Missing drive strength               ;
; HEX7[0]              ; Missing drive strength               ;
; HEX7[1]              ; Missing drive strength               ;
; HEX7[2]              ; Missing drive strength               ;
; HEX7[3]              ; Missing drive strength               ;
; HEX7[4]              ; Missing drive strength               ;
; HEX7[5]              ; Missing drive strength               ;
; HEX7[6]              ; Missing drive strength               ;
; LCD_BLON             ; Missing drive strength               ;
; LCD_EN               ; Missing drive strength               ;
; LCD_ON               ; Missing drive strength               ;
; LCD_RS               ; Missing drive strength               ;
; LCD_RW               ; Missing drive strength               ;
; UART_CTS             ; Missing drive strength               ;
; UART_TXD             ; Missing drive strength               ;
; SD_CLK               ; Missing drive strength               ;
; VGA_B[0]             ; Missing drive strength               ;
; VGA_B[1]             ; Missing drive strength               ;
; VGA_B[2]             ; Missing drive strength               ;
; VGA_B[3]             ; Missing drive strength               ;
; VGA_B[4]             ; Missing drive strength               ;
; VGA_B[5]             ; Missing drive strength               ;
; VGA_B[6]             ; Missing drive strength               ;
; VGA_B[7]             ; Missing drive strength               ;
; VGA_BLANK_N          ; Missing drive strength               ;
; VGA_CLK              ; Missing drive strength               ;
; VGA_G[0]             ; Missing drive strength               ;
; VGA_G[1]             ; Missing drive strength               ;
; VGA_G[2]             ; Missing drive strength               ;
; VGA_G[3]             ; Missing drive strength               ;
; VGA_G[4]             ; Missing drive strength               ;
; VGA_G[5]             ; Missing drive strength               ;
; VGA_G[6]             ; Missing drive strength               ;
; VGA_G[7]             ; Missing drive strength               ;
; VGA_HS               ; Missing drive strength               ;
; VGA_R[0]             ; Missing drive strength               ;
; VGA_R[1]             ; Missing drive strength               ;
; VGA_R[2]             ; Missing drive strength               ;
; VGA_R[3]             ; Missing drive strength               ;
; VGA_R[4]             ; Missing drive strength               ;
; VGA_R[5]             ; Missing drive strength               ;
; VGA_R[6]             ; Missing drive strength               ;
; VGA_R[7]             ; Missing drive strength               ;
; VGA_SYNC_N           ; Missing drive strength               ;
; VGA_VS               ; Missing drive strength               ;
; AUD_DACDAT           ; Missing drive strength               ;
; AUD_XCK              ; Missing drive strength               ;
; EEP_I2C_SCLK         ; Missing drive strength               ;
; I2C_SCLK             ; Missing drive strength               ;
; ENET0_GTX_CLK        ; Missing drive strength and slew rate ;
; ENET0_MDC            ; Missing drive strength and slew rate ;
; ENET0_RST_N          ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[0]     ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[1]     ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[2]     ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[3]     ; Missing drive strength and slew rate ;
; ENET0_TX_EN          ; Missing drive strength and slew rate ;
; ENET0_TX_ER          ; Missing drive strength and slew rate ;
; ENET1_GTX_CLK        ; Missing drive strength and slew rate ;
; ENET1_MDC            ; Missing drive strength and slew rate ;
; ENET1_RST_N          ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[0]     ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[1]     ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[2]     ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[3]     ; Missing drive strength and slew rate ;
; ENET1_TX_EN          ; Missing drive strength and slew rate ;
; ENET1_TX_ER          ; Missing drive strength and slew rate ;
; TD_RESET_N           ; Missing drive strength               ;
; OTG_ADDR[0]          ; Missing drive strength               ;
; OTG_ADDR[1]          ; Missing drive strength               ;
; OTG_CS_N             ; Missing drive strength               ;
; OTG_DACK_N[0]        ; Missing drive strength               ;
; OTG_DACK_N[1]        ; Missing drive strength               ;
; OTG_RD_N             ; Missing drive strength               ;
; OTG_RST_N            ; Missing drive strength               ;
; OTG_WE_N             ; Missing drive strength               ;
; DRAM_ADDR[0]         ; Missing drive strength               ;
; DRAM_ADDR[1]         ; Missing drive strength               ;
; DRAM_ADDR[2]         ; Missing drive strength               ;
; DRAM_ADDR[3]         ; Missing drive strength               ;
; DRAM_ADDR[4]         ; Missing drive strength               ;
; DRAM_ADDR[5]         ; Missing drive strength               ;
; DRAM_ADDR[6]         ; Missing drive strength               ;
; DRAM_ADDR[7]         ; Missing drive strength               ;
; DRAM_ADDR[8]         ; Missing drive strength               ;
; DRAM_ADDR[9]         ; Missing drive strength               ;
; DRAM_ADDR[10]        ; Missing drive strength               ;
; DRAM_ADDR[11]        ; Missing drive strength               ;
; DRAM_ADDR[12]        ; Missing drive strength               ;
; DRAM_BA[0]           ; Missing drive strength               ;
; DRAM_BA[1]           ; Missing drive strength               ;
; DRAM_CAS_N           ; Missing drive strength               ;
; DRAM_CKE             ; Missing drive strength               ;
; DRAM_CLK             ; Missing drive strength               ;
; DRAM_CS_N            ; Missing drive strength               ;
; DRAM_DQM[0]          ; Missing drive strength               ;
; DRAM_DQM[1]          ; Missing drive strength               ;
; DRAM_DQM[2]          ; Missing drive strength               ;
; DRAM_DQM[3]          ; Missing drive strength               ;
; DRAM_RAS_N           ; Missing drive strength               ;
; DRAM_WE_N            ; Missing drive strength               ;
; SRAM_ADDR[0]         ; Missing drive strength               ;
; SRAM_ADDR[1]         ; Missing drive strength               ;
; SRAM_ADDR[2]         ; Missing drive strength               ;
; SRAM_ADDR[3]         ; Missing drive strength               ;
; SRAM_ADDR[4]         ; Missing drive strength               ;
; SRAM_ADDR[5]         ; Missing drive strength               ;
; SRAM_ADDR[6]         ; Missing drive strength               ;
; SRAM_ADDR[7]         ; Missing drive strength               ;
; SRAM_ADDR[8]         ; Missing drive strength               ;
; SRAM_ADDR[9]         ; Missing drive strength               ;
; SRAM_ADDR[10]        ; Missing drive strength               ;
; SRAM_ADDR[11]        ; Missing drive strength               ;
; SRAM_ADDR[12]        ; Missing drive strength               ;
; SRAM_ADDR[13]        ; Missing drive strength               ;
; SRAM_ADDR[14]        ; Missing drive strength               ;
; SRAM_ADDR[15]        ; Missing drive strength               ;
; SRAM_ADDR[16]        ; Missing drive strength               ;
; SRAM_ADDR[17]        ; Missing drive strength               ;
; SRAM_ADDR[18]        ; Missing drive strength               ;
; SRAM_ADDR[19]        ; Missing drive strength               ;
; SRAM_CE_N            ; Missing drive strength               ;
; SRAM_LB_N            ; Missing drive strength               ;
; SRAM_OE_N            ; Missing drive strength               ;
; SRAM_UB_N            ; Missing drive strength               ;
; SRAM_WE_N            ; Missing drive strength               ;
; FL_ADDR[0]           ; Missing drive strength               ;
; FL_ADDR[1]           ; Missing drive strength               ;
; FL_ADDR[2]           ; Missing drive strength               ;
; FL_ADDR[3]           ; Missing drive strength               ;
; FL_ADDR[4]           ; Missing drive strength               ;
; FL_ADDR[5]           ; Missing drive strength               ;
; FL_ADDR[6]           ; Missing drive strength               ;
; FL_ADDR[7]           ; Missing drive strength               ;
; FL_ADDR[8]           ; Missing drive strength               ;
; FL_ADDR[9]           ; Missing drive strength               ;
; FL_ADDR[10]          ; Missing drive strength               ;
; FL_ADDR[11]          ; Missing drive strength               ;
; FL_ADDR[12]          ; Missing drive strength               ;
; FL_ADDR[13]          ; Missing drive strength               ;
; FL_ADDR[14]          ; Missing drive strength               ;
; FL_ADDR[15]          ; Missing drive strength               ;
; FL_ADDR[16]          ; Missing drive strength               ;
; FL_ADDR[17]          ; Missing drive strength               ;
; FL_ADDR[18]          ; Missing drive strength               ;
; FL_ADDR[19]          ; Missing drive strength               ;
; FL_ADDR[20]          ; Missing drive strength               ;
; FL_ADDR[21]          ; Missing drive strength               ;
; FL_ADDR[22]          ; Missing drive strength               ;
; FL_CE_N              ; Missing drive strength               ;
; FL_OE_N              ; Missing drive strength               ;
; FL_RST_N             ; Missing drive strength               ;
; FL_WE_N              ; Missing drive strength               ;
; FL_WP_N              ; Missing drive strength               ;
; LCD_B[0]             ; Missing drive strength and slew rate ;
; LCD_B[1]             ; Missing drive strength and slew rate ;
; LCD_B[2]             ; Missing drive strength and slew rate ;
; LCD_B[3]             ; Missing drive strength and slew rate ;
; LCD_B[4]             ; Missing drive strength and slew rate ;
; LCD_B[5]             ; Missing drive strength and slew rate ;
; LCD_B[6]             ; Missing drive strength and slew rate ;
; LCD_B[7]             ; Missing drive strength and slew rate ;
; LCD_DCLK             ; Missing drive strength and slew rate ;
; LCD_G[0]             ; Missing drive strength and slew rate ;
; LCD_G[1]             ; Missing drive strength and slew rate ;
; LCD_G[2]             ; Missing drive strength and slew rate ;
; LCD_G[3]             ; Missing drive strength and slew rate ;
; LCD_G[4]             ; Missing drive strength and slew rate ;
; LCD_G[5]             ; Missing drive strength and slew rate ;
; LCD_G[6]             ; Missing drive strength and slew rate ;
; LCD_G[7]             ; Missing drive strength and slew rate ;
; LCD_HSD              ; Missing drive strength and slew rate ;
; TOUCH_I2C_SCL        ; Missing drive strength and slew rate ;
; LCD_R[0]             ; Missing drive strength and slew rate ;
; LCD_R[1]             ; Missing drive strength and slew rate ;
; LCD_R[2]             ; Missing drive strength and slew rate ;
; LCD_R[3]             ; Missing drive strength and slew rate ;
; LCD_R[4]             ; Missing drive strength and slew rate ;
; LCD_R[5]             ; Missing drive strength and slew rate ;
; LCD_R[6]             ; Missing drive strength and slew rate ;
; LCD_R[7]             ; Missing drive strength and slew rate ;
; LCD_VSD              ; Missing drive strength and slew rate ;
; LCD_DITH             ; Missing drive strength and slew rate ;
; LCD_MODE             ; Missing drive strength and slew rate ;
; LCD_POWER_CTL        ; Missing drive strength and slew rate ;
; LCD_UPDN             ; Missing drive strength and slew rate ;
; LCD_RSTB             ; Missing drive strength and slew rate ;
; LCD_DE               ; Missing drive strength and slew rate ;
; LCD_SHLR             ; Missing drive strength and slew rate ;
; LCD_DIM              ; Missing drive strength and slew rate ;
; CAMERA_RESET_n       ; Missing drive strength and slew rate ;
; CAMERA_SCLK          ; Missing drive strength and slew rate ;
; CAMERA_TRIGGER       ; Missing drive strength and slew rate ;
; CAMERA_XCLKIN        ; Missing drive strength and slew rate ;
; LSENSOR_ADDR_SEL     ; Missing drive strength and slew rate ;
; LSENSOR_SCL          ; Missing drive strength and slew rate ;
; GSENSOR_CS_n         ; Missing drive strength and slew rate ;
; GSENSOR_ALT_ADDR     ; Missing drive strength and slew rate ;
; GSENSOR_SCL_SCLK     ; Missing drive strength and slew rate ;
; EX_IO[0]             ; Missing drive strength               ;
; EX_IO[1]             ; Missing drive strength               ;
; EX_IO[2]             ; Missing drive strength               ;
; EX_IO[3]             ; Missing drive strength               ;
; EX_IO[4]             ; Missing drive strength               ;
; EX_IO[5]             ; Missing drive strength               ;
; EX_IO[6]             ; Missing drive strength               ;
; LCD_DATA[0]          ; Missing drive strength               ;
; LCD_DATA[1]          ; Missing drive strength               ;
; LCD_DATA[2]          ; Missing drive strength               ;
; LCD_DATA[3]          ; Missing drive strength               ;
; LCD_DATA[4]          ; Missing drive strength               ;
; LCD_DATA[5]          ; Missing drive strength               ;
; LCD_DATA[6]          ; Missing drive strength               ;
; LCD_DATA[7]          ; Missing drive strength               ;
; PS2_CLK              ; Missing drive strength               ;
; PS2_CLK2             ; Missing drive strength               ;
; PS2_DAT              ; Missing drive strength               ;
; PS2_DAT2             ; Missing drive strength               ;
; SD_CMD               ; Missing drive strength               ;
; SD_DAT[0]            ; Missing drive strength               ;
; SD_DAT[1]            ; Missing drive strength               ;
; SD_DAT[2]            ; Missing drive strength               ;
; SD_DAT[3]            ; Missing drive strength               ;
; AUD_ADCLRCK          ; Missing drive strength               ;
; AUD_BCLK             ; Missing drive strength               ;
; AUD_DACLRCK          ; Missing drive strength               ;
; EEP_I2C_SDAT         ; Missing drive strength               ;
; I2C_SDAT             ; Missing drive strength               ;
; ENET0_MDIO           ; Missing drive strength and slew rate ;
; ENET1_MDIO           ; Missing drive strength and slew rate ;
; OTG_DATA[0]          ; Missing drive strength               ;
; OTG_DATA[1]          ; Missing drive strength               ;
; OTG_DATA[2]          ; Missing drive strength               ;
; OTG_DATA[3]          ; Missing drive strength               ;
; OTG_DATA[4]          ; Missing drive strength               ;
; OTG_DATA[5]          ; Missing drive strength               ;
; OTG_DATA[6]          ; Missing drive strength               ;
; OTG_DATA[7]          ; Missing drive strength               ;
; OTG_DATA[8]          ; Missing drive strength               ;
; OTG_DATA[9]          ; Missing drive strength               ;
; OTG_DATA[10]         ; Missing drive strength               ;
; OTG_DATA[11]         ; Missing drive strength               ;
; OTG_DATA[12]         ; Missing drive strength               ;
; OTG_DATA[13]         ; Missing drive strength               ;
; OTG_DATA[14]         ; Missing drive strength               ;
; OTG_DATA[15]         ; Missing drive strength               ;
; OTG_FSPEED           ; Missing drive strength               ;
; OTG_LSPEED           ; Missing drive strength               ;
; SRAM_DQ[0]           ; Missing drive strength               ;
; SRAM_DQ[1]           ; Missing drive strength               ;
; SRAM_DQ[2]           ; Missing drive strength               ;
; SRAM_DQ[3]           ; Missing drive strength               ;
; SRAM_DQ[4]           ; Missing drive strength               ;
; SRAM_DQ[5]           ; Missing drive strength               ;
; SRAM_DQ[6]           ; Missing drive strength               ;
; SRAM_DQ[7]           ; Missing drive strength               ;
; SRAM_DQ[8]           ; Missing drive strength               ;
; SRAM_DQ[9]           ; Missing drive strength               ;
; SRAM_DQ[10]          ; Missing drive strength               ;
; SRAM_DQ[11]          ; Missing drive strength               ;
; SRAM_DQ[12]          ; Missing drive strength               ;
; SRAM_DQ[13]          ; Missing drive strength               ;
; SRAM_DQ[14]          ; Missing drive strength               ;
; SRAM_DQ[15]          ; Missing drive strength               ;
; FL_DQ[0]             ; Missing drive strength               ;
; FL_DQ[1]             ; Missing drive strength               ;
; FL_DQ[2]             ; Missing drive strength               ;
; FL_DQ[3]             ; Missing drive strength               ;
; FL_DQ[4]             ; Missing drive strength               ;
; FL_DQ[5]             ; Missing drive strength               ;
; FL_DQ[6]             ; Missing drive strength               ;
; FL_DQ[7]             ; Missing drive strength               ;
; TOUCH_I2C_SDA        ; Missing drive strength and slew rate ;
; LSENSOR_SDA          ; Missing drive strength and slew rate ;
; GSENSOR_SDA_SDI_SDIO ; Missing drive strength and slew rate ;
; DRAM_DQ[0]           ; Missing drive strength               ;
; DRAM_DQ[1]           ; Missing drive strength               ;
; DRAM_DQ[2]           ; Missing drive strength               ;
; DRAM_DQ[3]           ; Missing drive strength               ;
; DRAM_DQ[4]           ; Missing drive strength               ;
; DRAM_DQ[5]           ; Missing drive strength               ;
; DRAM_DQ[6]           ; Missing drive strength               ;
; DRAM_DQ[7]           ; Missing drive strength               ;
; DRAM_DQ[8]           ; Missing drive strength               ;
; DRAM_DQ[9]           ; Missing drive strength               ;
; DRAM_DQ[10]          ; Missing drive strength               ;
; DRAM_DQ[11]          ; Missing drive strength               ;
; DRAM_DQ[12]          ; Missing drive strength               ;
; DRAM_DQ[13]          ; Missing drive strength               ;
; DRAM_DQ[14]          ; Missing drive strength               ;
; DRAM_DQ[15]          ; Missing drive strength               ;
; DRAM_DQ[16]          ; Missing drive strength               ;
; DRAM_DQ[17]          ; Missing drive strength               ;
; DRAM_DQ[18]          ; Missing drive strength               ;
; DRAM_DQ[19]          ; Missing drive strength               ;
; DRAM_DQ[20]          ; Missing drive strength               ;
; DRAM_DQ[21]          ; Missing drive strength               ;
; DRAM_DQ[22]          ; Missing drive strength               ;
; DRAM_DQ[23]          ; Missing drive strength               ;
; DRAM_DQ[24]          ; Missing drive strength               ;
; DRAM_DQ[25]          ; Missing drive strength               ;
; DRAM_DQ[26]          ; Missing drive strength               ;
; DRAM_DQ[27]          ; Missing drive strength               ;
; DRAM_DQ[28]          ; Missing drive strength               ;
; DRAM_DQ[29]          ; Missing drive strength               ;
; DRAM_DQ[30]          ; Missing drive strength               ;
; DRAM_DQ[31]          ; Missing drive strength               ;
; CAMERA_SDATA         ; Missing drive strength and slew rate ;
+----------------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                      ;
+-----------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                        ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-----------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; ltp_controller:u1|oHD       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_HSD~output   ; I                ;                       ;
; ltp_controller:u1|oLCD_B[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_B[0]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_B[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_B[1]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_B[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_B[2]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_B[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_B[3]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_B[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_B[4]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_B[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_B[5]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_B[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_B[6]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_B[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_B[7]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_G[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_G[0]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_G[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_G[1]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_G[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_G[2]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_G[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_G[3]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_G[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_G[4]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_G[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_G[5]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_G[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_G[6]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_G[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_G[7]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_R[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_R[0]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_R[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_R[1]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_R[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_R[2]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_R[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_R[3]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_R[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_R[4]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_R[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_R[5]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_R[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_R[6]~output  ; I                ;                       ;
; ltp_controller:u1|oLCD_R[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_R[7]~output  ; I                ;                       ;
; ltp_controller:u1|oVD       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LCD_VSD~output   ; I                ;                       ;
; ltp_controller:u1|oVD~0     ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
+-----------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; EPCS_ASDO  ; PIN_F4        ; QSF Assignment ;
; Location     ;                ;              ; EPCS_DATA0 ; PIN_N7        ; QSF Assignment ;
; Location     ;                ;              ; EPCS_DCLK  ; PIN_P3        ; QSF Assignment ;
; Location     ;                ;              ; EPCS_NCSO  ; PIN_E2        ; QSF Assignment ;
; I/O Standard ;                ;              ; EPCS_ASDO  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; EPCS_DATA0 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; EPCS_DCLK  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; EPCS_NCSO  ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 12353 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 12353 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 12340   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 13      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/NIUECE5F/Desktop/Camera/Camera.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 10,377 / 114,480 ( 9 % )   ;
;     -- Combinational with no register       ; 9310                       ;
;     -- Register only                        ; 280                        ;
;     -- Combinational with a register        ; 787                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 7651                       ;
;     -- 3 input functions                    ; 1763                       ;
;     -- <=2 input functions                  ; 683                        ;
;     -- Register only                        ; 280                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 9673                       ;
;     -- arithmetic mode                      ; 424                        ;
;                                             ;                            ;
; Total registers*                            ; 1,093 / 117,053 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 1,067 / 114,480 ( < 1 % )  ;
;     -- I/O registers                        ; 26 / 2,573 ( 1 % )         ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 725 / 7,155 ( 10 % )       ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 476 / 529 ( 90 % )         ;
;     -- Clock pins                           ; 7 / 7 ( 100 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
; Global signals                              ; 13                         ;
; M9Ks                                        ; 7 / 432 ( 2 % )            ;
; Total block memory bits                     ; 47,824 / 3,981,312 ( 1 % ) ;
; Total block memory implementation bits      ; 64,512 / 3,981,312 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 532 ( < 1 % )          ;
; DSP Blocks                                  ; 0 / 266 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 13 / 20 ( 65 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%               ;
; Peak interconnect usage (total/H/V)         ; 47% / 42% / 53%            ;
; Maximum fan-out node                        ; ltp_controller:u1|y_cnt[4] ;
; Maximum fan-out                             ; 2525                       ;
; Highest non-global fan-out signal           ; ltp_controller:u1|y_cnt[4] ;
; Highest non-global fan-out                  ; 2525                       ;
; Total fan-out                               ; 42172                      ;
; Average fan-out                             ; 3.38                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                            ;
+---------------------------------------------+-------------------------+--------------------------------+
; Statistic                                   ; Top                     ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                            ;
;                                             ;                         ;                                ;
; Total logic elements                        ; 10377 / 114480 ( 9 % )  ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 9310                    ; 0                              ;
;     -- Register only                        ; 280                     ; 0                              ;
;     -- Combinational with a register        ; 787                     ; 0                              ;
;                                             ;                         ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                                ;
;     -- 4 input functions                    ; 7651                    ; 0                              ;
;     -- 3 input functions                    ; 1763                    ; 0                              ;
;     -- <=2 input functions                  ; 683                     ; 0                              ;
;     -- Register only                        ; 280                     ; 0                              ;
;                                             ;                         ;                                ;
; Logic elements by mode                      ;                         ;                                ;
;     -- normal mode                          ; 9673                    ; 0                              ;
;     -- arithmetic mode                      ; 424                     ; 0                              ;
;                                             ;                         ;                                ;
; Total registers                             ; 1093                    ; 0                              ;
;     -- Dedicated logic registers            ; 1067 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 52                      ; 0                              ;
;                                             ;                         ;                                ;
; Total LABs:  partially or completely used   ; 725 / 7155 ( 10 % )     ; 0 / 7155 ( 0 % )               ;
;                                             ;                         ;                                ;
; Virtual pins                                ; 0                       ; 0                              ;
; I/O pins                                    ; 476                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 532 ( < 1 % )       ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 47824                   ; 0                              ;
; Total RAM block bits                        ; 64512                   ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 7 / 432 ( 1 % )         ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 9 / 24 ( 37 % )         ; 4 / 24 ( 16 % )                ;
; Double Data Rate I/O output circuitry       ; 26 / 516 ( 5 % )        ; 0 / 516 ( 0 % )                ;
;                                             ;                         ;                                ;
; Connections                                 ;                         ;                                ;
;     -- Input Connections                    ; 773                     ; 1                              ;
;     -- Registered Input Connections         ; 661                     ; 0                              ;
;     -- Output Connections                   ; 110                     ; 664                            ;
;     -- Registered Output Connections        ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Internal Connections                        ;                         ;                                ;
;     -- Total Connections                    ; 42313                   ; 674                            ;
;     -- Registered Connections               ; 23359                   ; 0                              ;
;                                             ;                         ;                                ;
; External Connections                        ;                         ;                                ;
;     -- Top                                  ; 218                     ; 665                            ;
;     -- hard_block:auto_generated_inst       ; 665                     ; 0                              ;
;                                             ;                         ;                                ;
; Partition Interface                         ;                         ;                                ;
;     -- Input Ports                          ; 92                      ; 1                              ;
;     -- Output Ports                         ; 275                     ; 742                            ;
;     -- Bidir Ports                          ; 109                     ; 0                              ;
;                                             ;                         ;                                ;
; Registered Ports                            ;                         ;                                ;
;     -- Registered Input Ports               ; 0                       ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Port Connectivity                           ;                         ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 78                             ;
+---------------------------------------------+-------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; AUD_ADCDAT       ; D2    ; 1        ; 0            ; 68           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CAMERA_D[0]      ; F24   ; 6        ; 115          ; 68           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_D[10]     ; K25   ; 6        ; 115          ; 55           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_D[11]     ; K26   ; 6        ; 115          ; 55           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_D[1]      ; F25   ; 6        ; 115          ; 68           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_D[2]      ; D26   ; 6        ; 115          ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_D[3]      ; C27   ; 6        ; 115          ; 61           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_D[4]      ; F26   ; 6        ; 115          ; 59           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_D[5]      ; E26   ; 6        ; 115          ; 59           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_D[6]      ; G25   ; 6        ; 115          ; 66           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_D[7]      ; G26   ; 6        ; 115          ; 66           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_D[8]      ; H25   ; 6        ; 115          ; 58           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_D[9]      ; H26   ; 6        ; 115          ; 58           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_FVAL      ; D27   ; 6        ; 115          ; 61           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_LVAL      ; D28   ; 6        ; 115          ; 60           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_PIXCLK    ; J27   ; 6        ; 115          ; 37           ; 0            ; 271                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAMERA_STROBE    ; E27   ; 6        ; 115          ; 57           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLOCK2_50        ; AG14  ; 3        ; 58           ; 0            ; 21           ; 100                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK3_50        ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50         ; Y2    ; 2        ; 0            ; 36           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ENET0_INT_N      ; A21   ; 7        ; 89           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_LINK100    ; C14   ; 8        ; 52           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ENET0_RX_CLK     ; A15   ; 7        ; 56           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_COL     ; E15   ; 7        ; 58           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_CRS     ; D15   ; 7        ; 58           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[0] ; C16   ; 7        ; 62           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[1] ; D16   ; 7        ; 62           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[2] ; D17   ; 7        ; 81           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[3] ; C15   ; 7        ; 58           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DV      ; C17   ; 7        ; 81           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_ER      ; D18   ; 7        ; 85           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_TX_CLK     ; B17   ; 7        ; 60           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_INT_N      ; D24   ; 7        ; 98           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_LINK100    ; D13   ; 8        ; 54           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ENET1_RX_CLK     ; B15   ; 7        ; 56           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_COL     ; B22   ; 7        ; 89           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_CRS     ; D20   ; 7        ; 85           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_DATA[0] ; B23   ; 7        ; 102          ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_DATA[1] ; C21   ; 7        ; 91           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_DATA[2] ; A23   ; 7        ; 102          ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_DATA[3] ; D21   ; 7        ; 96           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_DV      ; A22   ; 7        ; 89           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_RX_ER      ; C24   ; 7        ; 98           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET1_TX_CLK     ; C22   ; 7        ; 96           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENETCLK_25       ; A14   ; 8        ; 56           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; FL_RY            ; Y1    ; 2        ; 0            ; 36           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GSENSOR_INT1     ; G27   ; 6        ; 115          ; 52           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; GSENSOR_INT2     ; G28   ; 6        ; 115          ; 52           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; IRDA_RXD         ; Y15   ; 3        ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]           ; M23   ; 6        ; 115          ; 40           ; 7            ; 250                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[1]           ; M21   ; 6        ; 115          ; 53           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[2]           ; N21   ; 6        ; 115          ; 42           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[3]           ; R24   ; 5        ; 115          ; 35           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; LSENSOR_INT      ; L28   ; 6        ; 115          ; 47           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; OTG_DREQ[0]      ; J1    ; 1        ; 0            ; 36           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; OTG_DREQ[1]      ; B4    ; 8        ; 7            ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; OTG_INT[0]       ; A6    ; 8        ; 27           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; OTG_INT[1]       ; D5    ; 8        ; 3            ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SD_WP_N          ; AF14  ; 3        ; 49           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SMA_CLKIN        ; AH14  ; 3        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]            ; AB28  ; 5        ; 115          ; 17           ; 0            ; 31                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[10]           ; AC24  ; 5        ; 115          ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[11]           ; AB24  ; 5        ; 115          ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[12]           ; AB23  ; 5        ; 115          ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[13]           ; AA24  ; 5        ; 115          ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[14]           ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[15]           ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[16]           ; Y24   ; 5        ; 115          ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[17]           ; Y23   ; 5        ; 115          ; 14           ; 7            ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[1]            ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[2]            ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[3]            ; AD27  ; 5        ; 115          ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[4]            ; AB27  ; 5        ; 115          ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[5]            ; AC26  ; 5        ; 115          ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[6]            ; AD26  ; 5        ; 115          ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[7]            ; AB26  ; 5        ; 115          ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[8]            ; AC25  ; 5        ; 115          ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[9]            ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; TD_CLK27         ; B14   ; 8        ; 56           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[0]       ; E8    ; 8        ; 11           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[1]       ; A7    ; 8        ; 29           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[2]       ; D8    ; 8        ; 16           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[3]       ; C7    ; 8        ; 16           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[4]       ; D7    ; 8        ; 13           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[5]       ; D6    ; 8        ; 13           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[6]       ; E7    ; 8        ; 13           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[7]       ; F7    ; 8        ; 9            ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_HS            ; E5    ; 8        ; 1            ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_VS            ; E4    ; 8        ; 1            ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TOUCH_INT_n      ; R23   ; 5        ; 115          ; 35           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ;
; UART_RTS         ; J13   ; 8        ; 40           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; UART_RXD         ; G12   ; 8        ; 27           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT       ; D1    ; 1        ; 0            ; 68           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK          ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CAMERA_RESET_n   ; F27   ; 6        ; 115          ; 56           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CAMERA_SCLK      ; AE26  ; 5        ; 115          ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CAMERA_TRIGGER   ; E28   ; 6        ; 115          ; 57           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CAMERA_XCLKIN    ; G23   ; 6        ; 115          ; 69           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]     ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10]    ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11]    ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[12]    ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]     ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]     ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]     ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]     ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]     ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]     ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]     ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]     ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]     ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA[0]       ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA[1]       ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N       ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE         ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK         ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N        ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQM[0]      ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQM[1]      ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQM[2]      ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQM[3]      ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N       ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N        ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; EEP_I2C_SCLK     ; D14   ; 8        ; 52           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_GTX_CLK    ; A17   ; 7        ; 60           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_MDC        ; C20   ; 7        ; 85           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_RST_N      ; C19   ; 7        ; 83           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_TX_DATA[0] ; C18   ; 7        ; 87           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_TX_DATA[1] ; D19   ; 7        ; 83           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_TX_DATA[2] ; A19   ; 7        ; 81           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_TX_DATA[3] ; B19   ; 7        ; 81           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_TX_EN      ; A18   ; 7        ; 79           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_TX_ER      ; B18   ; 7        ; 79           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET1_GTX_CLK    ; C23   ; 7        ; 100          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET1_MDC        ; D23   ; 7        ; 100          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET1_RST_N      ; D22   ; 7        ; 111          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET1_TX_DATA[0] ; C25   ; 7        ; 105          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET1_TX_DATA[1] ; A26   ; 7        ; 109          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET1_TX_DATA[2] ; B26   ; 7        ; 113          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET1_TX_DATA[3] ; C26   ; 7        ; 113          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET1_TX_EN      ; B25   ; 7        ; 107          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET1_TX_ER      ; A25   ; 7        ; 109          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]       ; AG12  ; 3        ; 54           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]      ; AE9   ; 3        ; 27           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]      ; AF9   ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]      ; AA10  ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]      ; AD8   ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]      ; AC8   ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]      ; Y10   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]      ; AA8   ; 3        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]      ; AH12  ; 3        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]      ; AC12  ; 3        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]      ; AD12  ; 3        ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]       ; AH7   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]      ; AE10  ; 3        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]      ; AD10  ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[22]      ; AD11  ; 3        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]       ; Y13   ; 3        ; 52           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]       ; Y14   ; 3        ; 56           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]       ; Y12   ; 3        ; 52           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]       ; AA13  ; 3        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]       ; AA12  ; 3        ; 52           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]       ; AB13  ; 3        ; 47           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]       ; AB12  ; 3        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]       ; AB10  ; 3        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N          ; AG7   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N          ; AG8   ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N         ; AE11  ; 3        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N          ; AC10  ; 3        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WP_N          ; AE12  ; 3        ; 33           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; GSENSOR_ALT_ADDR ; K27   ; 6        ; 115          ; 50           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; GSENSOR_CS_n     ; F28   ; 6        ; 115          ; 56           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; GSENSOR_SCL_SCLK ; M27   ; 6        ; 115          ; 46           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]          ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]          ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]          ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]          ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]          ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]          ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]          ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]          ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]          ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]          ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]          ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]          ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]          ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]          ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]          ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]          ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]          ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]          ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]          ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]          ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]          ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]          ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]          ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]          ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]          ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]          ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]          ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]          ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[0]          ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[1]          ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[2]          ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[3]          ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[4]          ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[5]          ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[6]          ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[0]          ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[1]          ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[2]          ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[3]          ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[4]          ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[5]          ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[6]          ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[0]          ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[1]          ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[2]          ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[3]          ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[4]          ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[5]          ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[6]          ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[0]          ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[1]          ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[2]          ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[3]          ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[4]          ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[5]          ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[6]          ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK         ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON         ; L6    ; 1        ; 0            ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_B[0]         ; P28   ; 6        ; 115          ; 43           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_B[1]         ; P27   ; 6        ; 115          ; 44           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_B[2]         ; J24   ; 6        ; 115          ; 63           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_B[3]         ; J23   ; 6        ; 115          ; 63           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_B[4]         ; T26   ; 5        ; 115          ; 31           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_B[5]         ; T25   ; 5        ; 115          ; 31           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_B[6]         ; R26   ; 5        ; 115          ; 33           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_B[7]         ; R25   ; 5        ; 115          ; 33           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DCLK         ; V24   ; 5        ; 115          ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DE           ; H23   ; 6        ; 115          ; 65           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DIM          ; P21   ; 5        ; 115          ; 36           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DITH         ; L23   ; 6        ; 115          ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN           ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_G[0]         ; P26   ; 6        ; 115          ; 40           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_G[1]         ; P25   ; 6        ; 115          ; 41           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_G[2]         ; N26   ; 6        ; 115          ; 44           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_G[3]         ; N25   ; 6        ; 115          ; 45           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_G[4]         ; L22   ; 6        ; 115          ; 62           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_G[5]         ; L21   ; 6        ; 115          ; 62           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_G[6]         ; U26   ; 5        ; 115          ; 27           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_G[7]         ; U25   ; 5        ; 115          ; 27           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_HSD          ; U22   ; 5        ; 115          ; 26           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_MODE         ; L24   ; 6        ; 115          ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON           ; L5    ; 1        ; 0            ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_POWER_CTL    ; M25   ; 6        ; 115          ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS           ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RSTB         ; K22   ; 6        ; 115          ; 64           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW           ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_R[0]         ; V28   ; 5        ; 115          ; 22           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_R[1]         ; V27   ; 5        ; 115          ; 22           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_R[2]         ; U28   ; 5        ; 115          ; 28           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_R[3]         ; U27   ; 5        ; 115          ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_R[4]         ; R28   ; 5        ; 115          ; 34           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_R[5]         ; R27   ; 5        ; 115          ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_R[6]         ; V26   ; 5        ; 115          ; 23           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_R[7]         ; V25   ; 5        ; 115          ; 23           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_SHLR         ; H24   ; 6        ; 115          ; 65           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_UPDN         ; K21   ; 6        ; 115          ; 64           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_VSD          ; V22   ; 5        ; 115          ; 26           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]          ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]          ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]          ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]          ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]          ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]          ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]          ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]          ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[8]          ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]          ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]         ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]         ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]         ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]         ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]         ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]         ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[16]         ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[17]         ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]          ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]          ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]          ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]          ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]          ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]          ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]          ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]          ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]          ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LSENSOR_ADDR_SEL ; J25   ; 6        ; 115          ; 51           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LSENSOR_SCL      ; J26   ; 6        ; 115          ; 51           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[0]      ; H7    ; 1        ; 0            ; 68           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[1]      ; C3    ; 8        ; 1            ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_CS_N         ; A3    ; 8        ; 5            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK_N[0]    ; C4    ; 8        ; 3            ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK_N[1]    ; D4    ; 8        ; 1            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RD_N         ; B3    ; 8        ; 5            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RST_N        ; C5    ; 8        ; 3            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_WE_N         ; A4    ; 8        ; 7            ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK           ; AE13  ; 3        ; 42           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SMA_CLKOUT       ; AE23  ; 4        ; 105          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]     ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10]    ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11]    ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12]    ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13]    ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14]    ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15]    ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16]    ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17]    ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[18]    ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[19]    ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]     ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]     ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]     ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]     ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]     ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]     ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]     ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]     ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]     ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N        ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N        ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N        ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N        ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N        ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TD_RESET_N       ; G7    ; 8        ; 9            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TOUCH_I2C_SCL    ; T22   ; 5        ; 115          ; 32           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; UART_CTS         ; G14   ; 8        ; 47           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD         ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK_N      ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]         ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]         ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]         ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]         ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]         ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]         ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]         ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]         ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK          ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]         ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]         ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]         ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]         ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]         ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]         ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]         ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]         ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS           ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]         ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]         ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]         ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]         ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]         ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]         ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]         ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]         ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC_N       ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS           ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                             ; Output Enable Group ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+
; AUD_ADCLRCK          ; C2    ; 1        ; 0            ; 69           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; AUD_BCLK             ; F2    ; 1        ; 0            ; 60           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; AUD_DACLRCK          ; E3    ; 1        ; 0            ; 66           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; CAMERA_SDATA         ; AE27  ; 5        ; 115          ; 12           ; 7            ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO          ; -                   ;
; DRAM_DQ[0]           ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[10]          ; AB1   ; 2        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[11]          ; AA3   ; 2        ; 0            ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[12]          ; AB2   ; 2        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[13]          ; AC1   ; 2        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[14]          ; AB3   ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[15]          ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[16]          ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[17]          ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[18]          ; P2    ; 1        ; 0            ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[19]          ; N3    ; 1        ; 0            ; 46           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[1]           ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[20]          ; N4    ; 1        ; 0            ; 46           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[21]          ; M4    ; 1        ; 0            ; 52           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[22]          ; M7    ; 1        ; 0            ; 45           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[23]          ; L7    ; 1        ; 0            ; 47           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[24]          ; U5    ; 2        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[25]          ; R7    ; 2        ; 0            ; 35           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[26]          ; R1    ; 2        ; 0            ; 35           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[27]          ; R2    ; 2        ; 0            ; 35           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[28]          ; R3    ; 2        ; 0            ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[29]          ; T3    ; 2        ; 0            ; 32           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[2]           ; V4    ; 2        ; 0            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[30]          ; U4    ; 2        ; 0            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[31]          ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[3]           ; W1    ; 2        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[4]           ; V3    ; 2        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[5]           ; V2    ; 2        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[6]           ; V1    ; 2        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[7]           ; U3    ; 2        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[8]           ; Y3    ; 2        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; DRAM_DQ[9]           ; Y4    ; 2        ; 0            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted) ; -                   ;
; EEP_I2C_SDAT         ; E14   ; 8        ; 45           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; ENET0_MDIO           ; B21   ; 7        ; 87           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; ENET1_MDIO           ; D25   ; 7        ; 105          ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; EX_IO[0]             ; J10   ; 8        ; 20           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; EX_IO[1]             ; J14   ; 8        ; 49           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; EX_IO[2]             ; H13   ; 8        ; 38           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; EX_IO[3]             ; H14   ; 8        ; 49           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; EX_IO[4]             ; F14   ; 8        ; 45           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; EX_IO[5]             ; E10   ; 8        ; 18           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; EX_IO[6]             ; D9    ; 8        ; 23           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[0]             ; AH8   ; 3        ; 20           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[1]             ; AF10  ; 3        ; 29           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[2]             ; AG10  ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[3]             ; AH10  ; 3        ; 31           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[4]             ; AF11  ; 3        ; 35           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[5]             ; AG11  ; 3        ; 40           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[6]             ; AH11  ; 3        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; FL_DQ[7]             ; AF12  ; 3        ; 33           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; GSENSOR_SDA_SDI_SDIO ; K28   ; 6        ; 115          ; 49           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; I2C_SDAT             ; A8    ; 8        ; 18           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[0]          ; L3    ; 1        ; 0            ; 52           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[1]          ; L1    ; 1        ; 0            ; 44           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[2]          ; L2    ; 1        ; 0            ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[3]          ; K7    ; 1        ; 0            ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[4]          ; K1    ; 1        ; 0            ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[5]          ; K2    ; 1        ; 0            ; 55           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[6]          ; M3    ; 1        ; 0            ; 51           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LCD_DATA[7]          ; M5    ; 1        ; 0            ; 47           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; LSENSOR_SDA          ; L27   ; 6        ; 115          ; 48           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[0]          ; J6    ; 1        ; 0            ; 50           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[10]         ; G1    ; 1        ; 0            ; 55           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[11]         ; G2    ; 1        ; 0            ; 55           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[12]         ; G3    ; 1        ; 0            ; 63           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[13]         ; F1    ; 1        ; 0            ; 59           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[14]         ; F3    ; 1        ; 0            ; 66           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[15]         ; G4    ; 1        ; 0            ; 63           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[1]          ; K4    ; 1        ; 0            ; 53           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[2]          ; J5    ; 1        ; 0            ; 50           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[3]          ; K3    ; 1        ; 0            ; 53           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[4]          ; J4    ; 1        ; 0            ; 57           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[5]          ; J3    ; 1        ; 0            ; 57           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[6]          ; J7    ; 1        ; 0            ; 49           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[7]          ; H6    ; 1        ; 0            ; 64           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[8]          ; H3    ; 1        ; 0            ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_DATA[9]          ; H4    ; 1        ; 0            ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_FSPEED           ; C6    ; 8        ; 5            ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; OTG_LSPEED           ; B6    ; 8        ; 27           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; PS2_CLK              ; G6    ; 1        ; 0            ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; PS2_CLK2             ; G5    ; 1        ; 0            ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; PS2_DAT              ; H5    ; 1        ; 0            ; 59           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; PS2_DAT2             ; F5    ; 1        ; 0            ; 65           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SD_CMD               ; AD14  ; 3        ; 56           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SD_DAT[0]            ; AE14  ; 3        ; 49           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SD_DAT[1]            ; AF13  ; 3        ; 42           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SD_DAT[2]            ; AB14  ; 3        ; 54           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SD_DAT[3]            ; AC14  ; 3        ; 56           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[0]           ; AH3   ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[10]          ; AE2   ; 2        ; 0            ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[11]          ; AE1   ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[12]          ; AE3   ; 2        ; 0            ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[13]          ; AE4   ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[14]          ; AF3   ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[15]          ; AG3   ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[1]           ; AF4   ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[2]           ; AG4   ; 3        ; 9            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[3]           ; AH4   ; 3        ; 9            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[4]           ; AF6   ; 3        ; 7            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[5]           ; AG6   ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[6]           ; AH6   ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[7]           ; AF7   ; 3        ; 20           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[8]           ; AD1   ; 2        ; 0            ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SRAM_DQ[9]           ; AD2   ; 2        ; 0            ; 22           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; TOUCH_I2C_SDA        ; T21   ; 5        ; 115          ; 32           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; G6       ; DIFFIO_L3p, nRESET                       ; Use as regular IO        ; PS2_CLK                 ; Dual Purpose Pin          ;
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; T22      ; DIFFIO_R29n, DEV_OE                      ; Use as regular IO        ; TOUCH_I2C_SCL           ; Dual Purpose Pin          ;
; T21      ; DIFFIO_R29p, DEV_CLRn                    ; Use as regular IO        ; TOUCH_I2C_SDA           ; Dual Purpose Pin          ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P26      ; DIFFIO_R24n, INIT_DONE                   ; Use as regular IO        ; LCD_G[0]                ; Dual Purpose Pin          ;
; P25      ; DIFFIO_R24p, CRC_ERROR                   ; Use as regular IO        ; LCD_G[1]                ; Dual Purpose Pin          ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; LCD_B[0]                ; Dual Purpose Pin          ;
; P27      ; DIFFIO_R23p, CLKUSR                      ; Use as regular IO        ; LCD_B[1]                ; Dual Purpose Pin          ;
; G28      ; DIFFIO_R15n, nWE                         ; Use as regular IO        ; GSENSOR_INT2            ; Dual Purpose Pin          ;
; G27      ; DIFFIO_R15p, nOE                         ; Use as regular IO        ; GSENSOR_INT1            ; Dual Purpose Pin          ;
; F28      ; DIFFIO_R13n, nAVD                        ; Use as regular IO        ; GSENSOR_CS_n            ; Dual Purpose Pin          ;
; F27      ; DIFFIO_R13n, nAVD                        ; -                        ; CAMERA_RESET_n          ; Dual Purpose Pin          ;
; E28      ; DIFFIO_R12n, PADD23                      ; Use as regular IO        ; CAMERA_TRIGGER          ; Dual Purpose Pin          ;
; D28      ; DIFFIO_R9n, PADD22                       ; Use as regular IO        ; CAMERA_LVAL             ; Dual Purpose Pin          ;
; D27      ; DIFFIO_R9p, PADD21                       ; Use as regular IO        ; CAMERA_FVAL             ; Dual Purpose Pin          ;
; C27      ; DIFFIO_R8n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; CAMERA_D[3]             ; Dual Purpose Pin          ;
; B22      ; DIFFIO_T53p, PADD0                       ; Use as regular IO        ; ENET1_RX_COL            ; Dual Purpose Pin          ;
; C18      ; DIFFIO_T50n, PADD1                       ; Use as regular IO        ; ENET0_TX_DATA[0]        ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T50p, PADD2                       ; Use as regular IO        ; ENET0_RX_ER             ; Dual Purpose Pin          ;
; C17      ; DIFFIO_T46n, PADD3                       ; Use as regular IO        ; ENET0_RX_DV             ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; ENET0_RX_DATA[2]        ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T45n, PADD5                       ; Use as regular IO        ; ENET0_TX_DATA[2]        ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T45p, PADD6                       ; Use as regular IO        ; ENET0_TX_DATA[3]        ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T44n, PADD7                       ; Use as regular IO        ; ENET0_TX_EN             ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T44p, PADD8                       ; Use as regular IO        ; ENET0_TX_ER             ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                       ; Use as regular IO        ; ENET0_RX_DATA[0]        ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T36p, PADD10                      ; Use as regular IO        ; ENET0_RX_DATA[1]        ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T35n, PADD11                      ; Use as regular IO        ; ENET0_GTX_CLK           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T35p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; ENET0_TX_CLK            ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                      ; Use as regular IO        ; ENET0_RX_DATA[3]        ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T32p, PADD14                      ; Use as regular IO        ; ENET0_RX_CRS            ; Dual Purpose Pin          ;
; D14      ; DIFFIO_T30p, PADD15                      ; Use as regular IO        ; EEP_I2C_SCLK            ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; H13      ; DIFFIO_T22p, DATA15                      ; Use as regular IO        ; EX_IO[2]                ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                       ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T17p, DATA6                       ; Use as regular IO        ; OTG_LSPEED              ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T14p, DATA8                       ; Use as regular IO        ; EX_IO[6]                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                       ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9n, DATA10                       ; Use as regular IO        ; TD_DATA[3]              ; Dual Purpose Pin          ;
; D7       ; DIFFIO_T9p, DATA11                       ; Use as regular IO        ; TD_DATA[4]              ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T4p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; OTG_DREQ[1]             ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 56 / 56 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 63 / 63 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 73 / 73 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 34 / 71 ( 48 % )  ; 3.3V          ; --           ;
; 5        ; 57 / 65 ( 88 % )  ; 2.5V          ; --           ;
; 6        ; 54 / 58 ( 93 % )  ; 2.5V          ; --           ;
; 7        ; 72 / 72 ( 100 % ) ; 2.5V          ; --           ;
; 8        ; 71 / 71 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; OTG_CS_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 532        ; 8        ; OTG_WE_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; OTG_INT[0]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 501        ; 8        ; TD_DATA[1]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; ENETCLK_25                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 470        ; 7        ; ENET0_RX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; ENET0_GTX_CLK                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 442        ; 7        ; ENET0_TX_EN                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 440        ; 7        ; ENET0_TX_DATA[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; ENET0_INT_N                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 423        ; 7        ; ENET1_RX_DV                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 412        ; 7        ; ENET1_RX_DATA[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; ENET1_TX_ER                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 404        ; 7        ; ENET1_TX_DATA[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; FL_ADDR[16]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; FL_ADDR[12]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; FL_ADDR[6]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 190        ; 3        ; FL_ADDR[5]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; FL_ADDR[9]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; FL_ADDR[8]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 181        ; 3        ; FL_ADDR[7]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 192        ; 3        ; SD_DAT[2]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; FL_ADDR[14]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; FL_WE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; FL_ADDR[18]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; SD_DAT[3]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; FL_ADDR[13]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; FL_ADDR[21]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 186        ; 3        ; FL_ADDR[22]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 182        ; 3        ; FL_ADDR[19]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; SD_CMD                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; FL_ADDR[10]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 165        ; 3        ; FL_ADDR[20]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 171        ; 3        ; FL_RST_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 169        ; 3        ; FL_WP_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 177        ; 3        ; SD_CLK                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 183        ; 3        ; SD_DAT[0]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; SMA_CLKOUT                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; CAMERA_SCLK                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE27     ; 284        ; 5        ; CAMERA_SDATA                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; FL_ADDR[11]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 166        ; 3        ; FL_DQ[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 172        ; 3        ; FL_DQ[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 170        ; 3        ; FL_DQ[7]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 178        ; 3        ; SD_DAT[1]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 184        ; 3        ; SD_WP_N                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; FL_CE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 156        ; 3        ; FL_OE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; FL_DQ[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG11     ; 175        ; 3        ; FL_DQ[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG12     ; 193        ; 3        ; FL_ADDR[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; FL_ADDR[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ; 157        ; 3        ; FL_DQ[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; FL_DQ[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ; 176        ; 3        ; FL_DQ[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH12     ; 194        ; 3        ; FL_ADDR[17]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; SMA_CLKIN                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; OTG_RD_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 533        ; 8        ; OTG_DREQ[1]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; OTG_LSPEED                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; TD_CLK27                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 471        ; 7        ; ENET1_RX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; ENET0_TX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 443        ; 7        ; ENET0_TX_ER                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 441        ; 7        ; ENET0_TX_DATA[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; ENET0_MDIO                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 424        ; 7        ; ENET1_RX_COL                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 413        ; 7        ; ENET1_RX_DATA[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; ENET1_TX_EN                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 401        ; 7        ; ENET1_TX_DATA[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; AUD_ADCLRCK                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 543        ; 8        ; OTG_ADDR[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 539        ; 8        ; OTG_DACK_N[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 538        ; 8        ; OTG_RST_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 536        ; 8        ; OTG_FSPEED                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 521        ; 8        ; TD_DATA[3]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; ENET0_LINK100                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 468        ; 7        ; ENET0_RX_DATA[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 460        ; 7        ; ENET0_RX_DATA[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 438        ; 7        ; ENET0_RX_DV                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 429        ; 7        ; ENET0_TX_DATA[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 435        ; 7        ; ENET0_RST_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 431        ; 7        ; ENET0_MDC                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 422        ; 7        ; ENET1_RX_DATA[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ; 418        ; 7        ; ENET1_TX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ; 415        ; 7        ; ENET1_GTX_CLK                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C24      ; 416        ; 7        ; ENET1_RX_ER                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C25      ; 411        ; 7        ; ENET1_TX_DATA[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C26      ; 400        ; 7        ; ENET1_TX_DATA[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C27      ; 382        ; 6        ; CAMERA_D[3]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; AUD_DACDAT                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 2          ; 1        ; AUD_ADCDAT                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; OTG_DACK_N[1]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 537        ; 8        ; OTG_INT[1]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 524        ; 8        ; TD_DATA[5]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 522        ; 8        ; TD_DATA[4]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 520        ; 8        ; TD_DATA[2]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 511        ; 8        ; EX_IO[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; ENET1_LINK100                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 477        ; 8        ; EEP_I2C_SCLK                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 469        ; 7        ; ENET0_RX_CRS                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 461        ; 7        ; ENET0_RX_DATA[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 439        ; 7        ; ENET0_RX_DATA[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 430        ; 7        ; ENET0_RX_ER                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 436        ; 7        ; ENET0_TX_DATA[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 432        ; 7        ; ENET1_RX_CRS                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D21      ; 419        ; 7        ; ENET1_RX_DATA[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 402        ; 7        ; ENET1_RST_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 414        ; 7        ; ENET1_MDC                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 417        ; 7        ; ENET1_INT_N                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 410        ; 7        ; ENET1_MDIO                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 383        ; 6        ; CAMERA_D[2]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D27      ; 381        ; 6        ; CAMERA_FVAL                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D28      ; 380        ; 6        ; CAMERA_LVAL                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 17         ; 1        ; AUD_XCK                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; AUD_DACLRCK                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 541        ; 8        ; TD_VS                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E5       ; 542        ; 8        ; TD_HS                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; TD_DATA[6]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 526        ; 8        ; TD_DATA[0]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; EX_IO[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; EEP_I2C_SDAT                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 467        ; 7        ; ENET0_RX_COL                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; CAMERA_D[5]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E27      ; 375        ; 6        ; CAMERA_STROBE                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 374        ; 6        ; CAMERA_TRIGGER                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 19         ; 1        ; OTG_DATA[13]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 18         ; 1        ; AUD_BCLK                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; OTG_DATA[14]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; PS2_DAT2                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; TD_DATA[7]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; EX_IO[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; CAMERA_D[0]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 395        ; 6        ; CAMERA_D[1]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 379        ; 6        ; CAMERA_D[4]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F27      ; 373        ; 6        ; CAMERA_RESET_n                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F28      ; 372        ; 6        ; GSENSOR_CS_n                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 26         ; 1        ; OTG_DATA[10]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 25         ; 1        ; OTG_DATA[11]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 13         ; 1        ; OTG_DATA[12]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 12         ; 1        ; OTG_DATA[15]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 6          ; 1        ; PS2_CLK2                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 5          ; 1        ; PS2_CLK                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 530        ; 8        ; TD_RESET_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; UART_CTS                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; CAMERA_XCLKIN                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; CAMERA_D[6]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 392        ; 6        ; CAMERA_D[7]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G27      ; 367        ; 6        ; GSENSOR_INT1                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 366        ; 6        ; GSENSOR_INT2                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; OTG_DATA[8]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 14         ; 1        ; OTG_DATA[9]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 20         ; 1        ; PS2_DAT                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; OTG_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 4          ; 1        ; OTG_ADDR[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; EX_IO[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 480        ; 8        ; EX_IO[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; LCD_DE                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 390        ; 6        ; LCD_SHLR                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 377        ; 6        ; CAMERA_D[8]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 376        ; 6        ; CAMERA_D[9]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; OTG_DREQ[0]                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; OTG_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 22         ; 1        ; OTG_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 36         ; 1        ; OTG_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 35         ; 1        ; OTG_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 37         ; 1        ; OTG_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; EX_IO[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; UART_RTS                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 481        ; 8        ; EX_IO[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; LCD_B[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 386        ; 6        ; LCD_B[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 365        ; 6        ; LSENSOR_ADDR_SEL                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 364        ; 6        ; LSENSOR_SCL                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J27      ; 338        ; 6        ; CAMERA_PIXCLK                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; LCD_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; OTG_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 29         ; 1        ; OTG_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; LCD_UPDN                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 388        ; 6        ; LCD_RSTB                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; CAMERA_D[10]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 370        ; 6        ; CAMERA_D[11]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K27      ; 362        ; 6        ; GSENSOR_ALT_ADDR                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 361        ; 6        ; GSENSOR_SDA_SDI_SDIO                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 49         ; 1        ; LCD_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_EN                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; LCD_ON                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; LCD_G[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 384        ; 6        ; LCD_G[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L23      ; 360        ; 6        ; LCD_DITH                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 359        ; 6        ; LCD_MODE                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; LSENSOR_SDA                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 357        ; 6        ; LSENSOR_INT                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; LCD_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; LCD_POWER_CTL                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; GSENSOR_SCL_SCLK                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; LCD_G[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 351        ; 6        ; LCD_G[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; LCD_DIM                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; LCD_G[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 345        ; 6        ; LCD_G[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P27      ; 350        ; 6        ; LCD_B[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P28      ; 349        ; 6        ; LCD_B[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; TOUCH_INT_n                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; LCD_B[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ; 326        ; 5        ; LCD_B[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R27      ; 329        ; 5        ; LCD_R[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 328        ; 5        ; LCD_R[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; TOUCH_I2C_SDA                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; T22      ; 324        ; 5        ; TOUCH_I2C_SCL                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; LCD_B[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 322        ; 5        ; LCD_B[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; LCD_HSD                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; LCD_G[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 314        ; 5        ; LCD_G[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U27      ; 318        ; 5        ; LCD_R[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U28      ; 317        ; 5        ; LCD_R[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; LCD_VSD                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; LCD_DCLK                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 307        ; 5        ; LCD_R[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 306        ; 5        ; LCD_R[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V27      ; 304        ; 5        ; LCD_R[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V28      ; 303        ; 5        ; LCD_R[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; FL_RY                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; FL_ADDR[15]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; FL_ADDR[4]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 189        ; 3        ; FL_ADDR[2]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 197        ; 3        ; FL_ADDR[3]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 198        ; 3        ; IRDA_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                          ;
+-------------------------------+----------------------------------------------------------------------+
; Name                          ; sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------+
; SDC pin name                  ; u6|altpll_component|auto_generated|pll1                              ;
; PLL mode                      ; Normal                                                               ;
; Compensate clock              ; clock0                                                               ;
; Compensated input/output pins ; --                                                                   ;
; Switchover type               ; --                                                                   ;
; Input frequency 0             ; 50.0 MHz                                                             ;
; Input frequency 1             ; --                                                                   ;
; Nominal PFD frequency         ; 50.0 MHz                                                             ;
; Nominal VCO frequency         ; 599.9 MHz                                                            ;
; VCO post scale                ; 2                                                                    ;
; VCO frequency control         ; Auto                                                                 ;
; VCO phase shift step          ; 208 ps                                                               ;
; VCO multiply                  ; --                                                                   ;
; VCO divide                    ; --                                                                   ;
; Freq min lock                 ; 25.0 MHz                                                             ;
; Freq max lock                 ; 54.18 MHz                                                            ;
; M VCO Tap                     ; 6                                                                    ;
; M Initial                     ; 2                                                                    ;
; M value                       ; 12                                                                   ;
; N value                       ; 1                                                                    ;
; Charge pump current           ; setting 1                                                            ;
; Loop filter resistance        ; setting 27                                                           ;
; Loop filter capacitance       ; setting 0                                                            ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                   ;
; Bandwidth type                ; Medium                                                               ;
; Real time reconfigurable      ; Off                                                                  ;
; Scan chain MIF file           ; --                                                                   ;
; Preserve PLL counter order    ; Off                                                                  ;
; PLL location                  ; PLL_4                                                                ;
; Inclk0 signal                 ; CLOCK2_50                                                            ;
; Inclk1 signal                 ; --                                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                                        ;
; Inclk1 signal type            ; --                                                                   ;
+-------------------------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 2       ; 6       ; u6|altpll_component|auto_generated|pll1|clk[0] ;
; sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -105 (-2917 ps) ; 7.50 (208 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; u6|altpll_component|auto_generated|pll1|clk[1] ;
; sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[2] ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)        ; 1.88 (208 ps)    ; 50/50      ; C3      ; 24            ; 12/12 Even ; --            ; 2       ; 6       ; u6|altpll_component|auto_generated|pll1|clk[2] ;
; sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[3] ; clock3       ; 2    ; 3   ; 33.33 MHz        ; 0 (0 ps)        ; 2.50 (208 ps)    ; 50/50      ; C1      ; 18            ; 9/9 Even   ; --            ; 2       ; 6       ; u6|altpll_component|auto_generated|pll1|clk[3] ;
+------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                ; Library Name ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Camera                                                      ; 10377 (15)  ; 1067 (14)                 ; 26 (26)       ; 47824       ; 7    ; 0          ; 4            ; 0       ; 2         ; 476  ; 0            ; 9310 (1)     ; 280 (14)          ; 787 (0)          ; |Camera                                                                                                                                                                            ;              ;
;    |CCD_Capture:u3|                                          ; 89 (89)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 79 (79)          ; |Camera|CCD_Capture:u3                                                                                                                                                             ;              ;
;    |I2C_CCD_Config:u8|                                       ; 272 (198)   ; 134 (96)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (102)    ; 15 (3)            ; 119 (93)         ; |Camera|I2C_CCD_Config:u8                                                                                                                                                          ;              ;
;       |I2C_Controller:u0|                                    ; 74 (74)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 12 (12)           ; 26 (26)          ; |Camera|I2C_CCD_Config:u8|I2C_Controller:u0                                                                                                                                        ;              ;
;    |RAW2RGB:u4|                                              ; 142 (127)   ; 67 (57)                   ; 0 (0)         ; 19152       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (70)      ; 3 (3)             ; 64 (54)          ; |Camera|RAW2RGB:u4                                                                                                                                                                 ;              ;
;       |Line_Buffer:L1|                                       ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 19152       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |Camera|RAW2RGB:u4|Line_Buffer:L1                                                                                                                                                  ;              ;
;          |altshift_taps:ALTSHIFT_TAPS_component|             ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 19152       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |Camera|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:ALTSHIFT_TAPS_component                                                                                                            ;              ;
;             |shift_taps_rmu:auto_generated|                  ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 19152       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |Camera|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_rmu:auto_generated                                                                              ;              ;
;                |altsyncram_0ka1:altsyncram2|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 19152       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Camera|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_rmu:auto_generated|altsyncram_0ka1:altsyncram2                                                  ;              ;
;                |cntr_auf:cntr1|                              ; 15 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 10 (10)          ; |Camera|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_rmu:auto_generated|cntr_auf:cntr1                                                               ;              ;
;                   |cmpr_7ic:cmpr4|                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Camera|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_rmu:auto_generated|cntr_auf:cntr1|cmpr_7ic:cmpr4                                                ;              ;
;    |Reset_Delay:u2|                                          ; 56 (56)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 37 (37)          ; |Camera|Reset_Delay:u2                                                                                                                                                             ;              ;
;    |SEG7_LUT_8:u5|                                           ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |Camera|SEG7_LUT_8:u5                                                                                                                                                              ;              ;
;       |SEG7_LUT:u0|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Camera|SEG7_LUT_8:u5|SEG7_LUT:u0                                                                                                                                                  ;              ;
;       |SEG7_LUT:u1|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Camera|SEG7_LUT_8:u5|SEG7_LUT:u1                                                                                                                                                  ;              ;
;       |SEG7_LUT:u2|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Camera|SEG7_LUT_8:u5|SEG7_LUT:u2                                                                                                                                                  ;              ;
;       |SEG7_LUT:u3|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Camera|SEG7_LUT_8:u5|SEG7_LUT:u3                                                                                                                                                  ;              ;
;       |SEG7_LUT:u4|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Camera|SEG7_LUT_8:u5|SEG7_LUT:u4                                                                                                                                                  ;              ;
;       |SEG7_LUT:u5|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Camera|SEG7_LUT_8:u5|SEG7_LUT:u5                                                                                                                                                  ;              ;
;       |SEG7_LUT:u6|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Camera|SEG7_LUT_8:u5|SEG7_LUT:u6                                                                                                                                                  ;              ;
;       |SEG7_LUT:u7|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Camera|SEG7_LUT_8:u5|SEG7_LUT:u7                                                                                                                                                  ;              ;
;    |Sdram_Control:u7|                                        ; 1008 (308)  ; 696 (157)                 ; 0 (0)         ; 28672       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 312 (151)    ; 247 (33)          ; 449 (124)        ; |Camera|Sdram_Control:u7                                                                                                                                                           ;              ;
;       |Sdram_RD_FIFO:u_read1_fifo|                           ; 141 (0)     ; 108 (0)                   ; 0 (0)         ; 6656        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 50 (0)            ; 59 (0)           ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo                                                                                                                                ;              ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 141 (0)     ; 108 (0)                   ; 0 (0)         ; 6656        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 50 (0)            ; 59 (0)           ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                              ;              ;
;             |dcfifo_ffh1:auto_generated|                     ; 141 (42)    ; 108 (27)                  ; 0 (0)         ; 6656        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (9)       ; 50 (22)           ; 59 (9)           ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated                                                   ;              ;
;                |a_gray2bin_ugb:wrptr_g_gray2bin|             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                   ;              ;
;                |a_gray2bin_ugb:ws_dgrp_gray2bin|             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                   ;              ;
;                |a_graycounter_pjc:wrptr_g1p|                 ; 21 (21)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 11 (11)          ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p                       ;              ;
;                |a_graycounter_s57:rdptr_g1p|                 ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 14 (14)          ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p                       ;              ;
;                |alt_synch_pipe_kkd:rs_dgwp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|alt_synch_pipe_kkd:rs_dgwp                        ;              ;
;                   |dffpipe_jd9:dffpipe12|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12  ;              ;
;                |alt_synch_pipe_lkd:ws_dgrp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 9 (0)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|alt_synch_pipe_lkd:ws_dgrp                        ;              ;
;                   |dffpipe_kd9:dffpipe15|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 9 (9)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15  ;              ;
;                |altsyncram_sj31:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram                          ;              ;
;                |cmpr_f66:rdempty_eq_comp|                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|cmpr_f66:rdempty_eq_comp                          ;              ;
;                |cmpr_f66:wrfull_eq_comp|                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|cmpr_f66:wrfull_eq_comp                           ;              ;
;                |cntr_54e:cntr_b|                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|cntr_54e:cntr_b                                   ;              ;
;                |dffpipe_9d9:wraclr|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|dffpipe_9d9:wraclr                                ;              ;
;                |dffpipe_gd9:ws_brp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|dffpipe_gd9:ws_brp                                ;              ;
;                |dffpipe_gd9:ws_bwp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|dffpipe_gd9:ws_bwp                                ;              ;
;       |Sdram_RD_FIFO:u_read2_fifo|                           ; 138 (0)     ; 108 (0)                   ; 0 (0)         ; 5632        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 47 (0)            ; 61 (0)           ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo                                                                                                                                ;              ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 138 (0)     ; 108 (0)                   ; 0 (0)         ; 5632        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 47 (0)            ; 61 (0)           ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                              ;              ;
;             |dcfifo_ffh1:auto_generated|                     ; 138 (40)    ; 108 (27)                  ; 0 (0)         ; 5632        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (13)      ; 47 (22)           ; 61 (4)           ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated                                                   ;              ;
;                |a_gray2bin_ugb:wrptr_g_gray2bin|             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                   ;              ;
;                |a_gray2bin_ugb:ws_dgrp_gray2bin|             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                   ;              ;
;                |a_graycounter_pjc:wrptr_g1p|                 ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 12 (12)          ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p                       ;              ;
;                |a_graycounter_s57:rdptr_g1p|                 ; 21 (21)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 14 (14)          ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p                       ;              ;
;                |alt_synch_pipe_kkd:rs_dgwp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|alt_synch_pipe_kkd:rs_dgwp                        ;              ;
;                   |dffpipe_jd9:dffpipe12|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12  ;              ;
;                |alt_synch_pipe_lkd:ws_dgrp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 9 (0)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|alt_synch_pipe_lkd:ws_dgrp                        ;              ;
;                   |dffpipe_kd9:dffpipe15|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 9 (9)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15  ;              ;
;                |altsyncram_sj31:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5632        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram                          ;              ;
;                |cmpr_f66:rdempty_eq_comp|                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|cmpr_f66:rdempty_eq_comp                          ;              ;
;                |cmpr_f66:wrfull_eq_comp|                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|cmpr_f66:wrfull_eq_comp                           ;              ;
;                |cntr_54e:cntr_b|                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|cntr_54e:cntr_b                                   ;              ;
;                |dffpipe_9d9:wraclr|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|dffpipe_9d9:wraclr                                ;              ;
;                |dffpipe_gd9:ws_brp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|dffpipe_gd9:ws_brp                                ;              ;
;                |dffpipe_gd9:ws_bwp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Camera|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|dffpipe_gd9:ws_bwp                                ;              ;
;       |Sdram_WR_FIFO:u_write1_fifo|                          ; 135 (0)     ; 109 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 48 (0)            ; 61 (0)           ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo                                                                                                                               ;              ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 135 (0)     ; 109 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 48 (0)            ; 61 (0)           ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                             ;              ;
;             |dcfifo_neh1:auto_generated|                     ; 135 (40)    ; 109 (28)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (12)      ; 48 (22)           ; 61 (4)           ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated                                                  ;              ;
;                |a_gray2bin_ugb:rdptr_g_gray2bin|             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                  ;              ;
;                |a_gray2bin_ugb:rs_dgwp_gray2bin|             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                  ;              ;
;                |a_graycounter_ojc:wrptr_g1p|                 ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_ojc:wrptr_g1p                      ;              ;
;                |a_graycounter_t57:rdptr_g1p|                 ; 21 (21)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 13 (13)          ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p                      ;              ;
;                |alt_synch_pipe_ikd:rs_dgwp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 8 (0)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp                       ;              ;
;                   |dffpipe_hd9:dffpipe13|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 8 (8)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13 ;              ;
;                |alt_synch_pipe_jkd:ws_dgrp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp                       ;              ;
;                   |dffpipe_id9:dffpipe18|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe18 ;              ;
;                |altsyncram_rj31:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|altsyncram_rj31:fifo_ram                         ;              ;
;                |cmpr_f66:rdempty_eq_comp|                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|cmpr_f66:rdempty_eq_comp                         ;              ;
;                |cmpr_f66:wrfull_eq_comp|                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|cmpr_f66:wrfull_eq_comp                          ;              ;
;                |cntr_54e:cntr_b|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|cntr_54e:cntr_b                                  ;              ;
;                |dffpipe_9d9:wraclr|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_9d9:wraclr                               ;              ;
;                |dffpipe_gd9:rs_brp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_gd9:rs_brp                               ;              ;
;                |dffpipe_gd9:rs_bwp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_gd9:rs_bwp                               ;              ;
;       |Sdram_WR_FIFO:u_write2_fifo|                          ; 137 (0)     ; 109 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 50 (0)            ; 59 (0)           ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo                                                                                                                               ;              ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 137 (0)     ; 109 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 50 (0)            ; 59 (0)           ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                             ;              ;
;             |dcfifo_neh1:auto_generated|                     ; 137 (38)    ; 109 (28)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (11)      ; 50 (23)           ; 59 (5)           ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated                                                  ;              ;
;                |a_gray2bin_ugb:rdptr_g_gray2bin|             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                  ;              ;
;                |a_gray2bin_ugb:rs_dgwp_gray2bin|             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                  ;              ;
;                |a_graycounter_ojc:wrptr_g1p|                 ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_ojc:wrptr_g1p                      ;              ;
;                |a_graycounter_t57:rdptr_g1p|                 ; 21 (21)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 12 (12)          ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p                      ;              ;
;                |alt_synch_pipe_ikd:rs_dgwp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp                       ;              ;
;                   |dffpipe_hd9:dffpipe13|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13 ;              ;
;                |alt_synch_pipe_jkd:ws_dgrp|                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp                       ;              ;
;                   |dffpipe_id9:dffpipe18|                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe18 ;              ;
;                |altsyncram_rj31:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|altsyncram_rj31:fifo_ram                         ;              ;
;                |cmpr_f66:rdempty_eq_comp|                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|cmpr_f66:rdempty_eq_comp                         ;              ;
;                |cmpr_f66:wrfull_eq_comp|                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|cmpr_f66:wrfull_eq_comp                          ;              ;
;                |cntr_54e:cntr_b|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|cntr_54e:cntr_b                                  ;              ;
;                |dffpipe_9d9:wraclr|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_9d9:wraclr                               ;              ;
;                |dffpipe_gd9:rs_brp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_gd9:rs_brp                               ;              ;
;                |dffpipe_gd9:rs_bwp|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Camera|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_gd9:rs_bwp                               ;              ;
;       |command:u_command|                                    ; 73 (73)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 8 (8)             ; 46 (46)          ; |Camera|Sdram_Control:u7|command:u_command                                                                                                                                         ;              ;
;       |control_interface:u_control_interface|                ; 82 (82)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 11 (11)           ; 45 (45)          ; |Camera|Sdram_Control:u7|control_interface:u_control_interface                                                                                                                     ;              ;
;    |ltp_controller:u1|                                       ; 8739 (8739) ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 8700 (8700)  ; 0 (0)             ; 39 (39)          ; |Camera|ltp_controller:u1                                                                                                                                                          ;              ;
;       |lpm_mult:Mult0|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Camera|ltp_controller:u1|lpm_mult:Mult0                                                                                                                                           ;              ;
;          |mult_t5t:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Camera|ltp_controller:u1|lpm_mult:Mult0|mult_t5t:auto_generated                                                                                                                   ;              ;
;       |lpm_mult:Mult1|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Camera|ltp_controller:u1|lpm_mult:Mult1                                                                                                                                           ;              ;
;          |mult_p5t:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Camera|ltp_controller:u1|lpm_mult:Mult1|mult_p5t:auto_generated                                                                                                                   ;              ;
;    |sdram_pll:u6|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Camera|sdram_pll:u6                                                                                                                                                               ;              ;
;       |altpll:altpll_component|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Camera|sdram_pll:u6|altpll:altpll_component                                                                                                                                       ;              ;
;          |altpll_qsr2:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Camera|sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated                                                                                                            ;              ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                       ;
+----------------------+----------+---------------+---------------+-----------------------+----------+------+
; Name                 ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+----------------------+----------+---------------+---------------+-----------------------+----------+------+
; CLOCK_50             ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; CLOCK3_50            ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SMA_CLKIN            ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SMA_CLKOUT           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[0]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[1]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[2]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[3]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[4]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[5]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[6]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[7]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[8]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[0]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[1]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[2]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[3]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[4]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[5]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[6]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[7]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[8]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[9]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[10]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[11]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[12]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[13]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[14]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[15]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[16]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[17]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0[0]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0[1]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0[2]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0[3]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0[4]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0[5]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0[6]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1[0]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1[1]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1[2]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1[3]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1[4]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1[5]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1[6]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2[0]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2[1]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2[2]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2[3]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2[4]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2[5]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2[6]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3[0]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3[1]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3[2]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3[3]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3[4]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3[5]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3[6]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX4[0]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX4[1]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX4[2]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX4[3]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX4[4]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX4[5]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX4[6]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX5[0]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX5[1]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX5[2]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX5[3]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX5[4]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX5[5]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX5[6]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX6[0]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX6[1]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX6[2]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX6[3]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX6[4]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX6[5]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX6[6]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX7[0]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX7[1]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX7[2]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX7[3]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX7[4]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX7[5]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX7[6]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_BLON             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_EN               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_ON               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_RS               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_RW               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; UART_CTS             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; UART_RTS             ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; UART_TXD             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SD_CLK               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SD_WP_N              ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; VGA_B[0]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_B[1]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_B[2]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_B[3]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_B[4]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_B[5]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_B[6]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_B[7]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_BLANK_N          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_CLK              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_G[0]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_G[1]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_G[2]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_G[3]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_G[4]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_G[5]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_G[6]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_G[7]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_HS               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_R[0]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_R[1]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_R[2]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_R[3]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_R[4]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_R[5]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_R[6]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_R[7]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_SYNC_N           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_VS               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; AUD_ADCDAT           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; AUD_DACDAT           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; AUD_XCK              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; EEP_I2C_SCLK         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; I2C_SCLK             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_GTX_CLK        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_INT_N          ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_LINK100        ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_MDC            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RST_N          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RX_CLK         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RX_COL         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RX_CRS         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RX_DATA[0]     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RX_DATA[1]     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RX_DATA[2]     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RX_DATA[3]     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RX_DV          ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RX_ER          ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_TX_CLK         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_TX_DATA[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_TX_DATA[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_TX_DATA[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_TX_DATA[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_TX_EN          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_TX_ER          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENETCLK_25           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_GTX_CLK        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_INT_N          ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_LINK100        ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_MDC            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_RST_N          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_RX_CLK         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_RX_COL         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_RX_CRS         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_RX_DATA[0]     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_RX_DATA[1]     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_RX_DATA[2]     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_RX_DATA[3]     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_RX_DV          ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_RX_ER          ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_TX_CLK         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_TX_DATA[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_TX_DATA[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_TX_DATA[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_TX_DATA[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_TX_EN          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_TX_ER          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TD_CLK27             ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; TD_DATA[0]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; TD_DATA[1]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; TD_DATA[2]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; TD_DATA[3]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; TD_DATA[4]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; TD_DATA[5]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; TD_DATA[6]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; TD_DATA[7]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; TD_HS                ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; TD_RESET_N           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TD_VS                ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_ADDR[0]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; OTG_ADDR[1]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; OTG_CS_N             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DACK_N[0]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DACK_N[1]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DREQ[0]          ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DREQ[1]          ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_INT[0]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_INT[1]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_RD_N             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; OTG_RST_N            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; OTG_WE_N             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; IRDA_RXD             ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[0]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[1]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[2]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[3]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[4]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[5]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[6]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[7]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[8]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[9]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[10]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[11]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[12]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_BA[0]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_BA[1]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_CAS_N           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_CKE             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_CLK             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_CS_N            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQM[0]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQM[1]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQM[2]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQM[3]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_RAS_N           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_WE_N            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[0]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[1]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[2]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[3]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[4]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[5]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[6]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[7]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[8]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[9]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[10]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[11]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[12]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[13]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[14]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[15]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[16]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[17]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[18]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_ADDR[19]        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_CE_N            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_LB_N            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_OE_N            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_UB_N            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_WE_N            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[0]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[1]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[2]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[3]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[4]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[5]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[6]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[7]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[8]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[9]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[10]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[11]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[12]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[13]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[14]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[15]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[16]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[17]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[18]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[19]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[20]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[21]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_ADDR[22]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_CE_N              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_OE_N              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_RST_N             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_RY                ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; FL_WE_N              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FL_WP_N              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_B[0]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_B[1]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_B[2]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_B[3]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_B[4]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_B[5]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_B[6]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_B[7]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_DCLK             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_G[0]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_G[1]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_G[2]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_G[3]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_G[4]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_G[5]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_G[6]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_G[7]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_HSD              ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TOUCH_I2C_SCL        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TOUCH_INT_n          ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; LCD_R[0]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_R[1]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_R[2]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_R[3]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_R[4]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_R[5]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_R[6]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_R[7]             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_VSD              ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_DITH             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_MODE             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_POWER_CTL        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_UPDN             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_RSTB             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_DE               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_SHLR             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_DIM              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; CAMERA_RESET_n       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; CAMERA_SCLK          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; CAMERA_STROBE        ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; CAMERA_TRIGGER       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; CAMERA_XCLKIN        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LSENSOR_ADDR_SEL     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LSENSOR_SCL          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LSENSOR_INT          ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; GSENSOR_CS_n         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GSENSOR_INT1         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; GSENSOR_INT2         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; GSENSOR_ALT_ADDR     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GSENSOR_SCL_SCLK     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; EX_IO[0]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; EX_IO[1]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; EX_IO[2]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; EX_IO[3]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; EX_IO[4]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; EX_IO[5]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; EX_IO[6]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; LCD_DATA[0]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; LCD_DATA[1]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; LCD_DATA[2]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; LCD_DATA[3]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; LCD_DATA[4]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; LCD_DATA[5]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; LCD_DATA[6]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; LCD_DATA[7]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; PS2_CLK              ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; PS2_CLK2             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; PS2_DAT              ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; PS2_DAT2             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SD_CMD               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SD_DAT[0]            ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SD_DAT[1]            ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SD_DAT[2]            ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SD_DAT[3]            ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; AUD_ADCLRCK          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; AUD_BCLK             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; AUD_DACLRCK          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; EEP_I2C_SDAT         ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; I2C_SDAT             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_MDIO           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_MDIO           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[0]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[1]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[2]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[3]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[4]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[5]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[6]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[7]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[8]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[9]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[10]         ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[11]         ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[12]         ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[13]         ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[14]         ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_DATA[15]         ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_FSPEED           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; OTG_LSPEED           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[0]           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[1]           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[2]           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[3]           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[4]           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[5]           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[6]           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[7]           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[8]           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[9]           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[10]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[11]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[12]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[13]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[14]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SRAM_DQ[15]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FL_DQ[0]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FL_DQ[1]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FL_DQ[2]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FL_DQ[3]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FL_DQ[4]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FL_DQ[5]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FL_DQ[6]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FL_DQ[7]             ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; TOUCH_I2C_SDA        ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; LSENSOR_SDA          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; GSENSOR_SDA_SDI_SDIO ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[0]           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[1]           ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[2]           ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[3]           ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[4]           ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[5]           ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[6]           ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --       ; --   ;
; DRAM_DQ[7]           ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[8]           ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[9]           ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[10]          ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --       ; --   ;
; DRAM_DQ[11]          ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[12]          ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[13]          ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[14]          ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[15]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[16]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[17]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[18]          ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[19]          ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[20]          ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[21]          ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --       ; --   ;
; DRAM_DQ[22]          ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[23]          ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[24]          ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[25]          ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[26]          ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --       ; --   ;
; DRAM_DQ[27]          ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[28]          ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[29]          ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --       ; --   ;
; DRAM_DQ[30]          ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[31]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; CAMERA_SDATA         ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --       ; --   ;
; SW[0]                ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; SW[1]                ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; SW[2]                ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; SW[3]                ; Input    ; --            ; (6) 2427 ps   ; --                    ; --       ; --   ;
; SW[4]                ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; SW[5]                ; Input    ; --            ; (6) 2427 ps   ; --                    ; --       ; --   ;
; SW[6]                ; Input    ; --            ; (6) 2427 ps   ; --                    ; --       ; --   ;
; SW[7]                ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; SW[8]                ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; SW[9]                ; Input    ; --            ; (6) 2427 ps   ; --                    ; --       ; --   ;
; SW[10]               ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; SW[11]               ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; SW[12]               ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; SW[13]               ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; SW[14]               ; Input    ; --            ; (6) 2427 ps   ; --                    ; --       ; --   ;
; SW[15]               ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; SW[16]               ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; SW[17]               ; Input    ; --            ; (6) 2427 ps   ; --                    ; --       ; --   ;
; UART_RXD             ; Input    ; (6) 2428 ps   ; --            ; --                    ; --       ; --   ;
; CAMERA_PIXCLK        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; CLOCK2_50            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; KEY[0]               ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; CAMERA_FVAL          ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; KEY[2]               ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; KEY[3]               ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; CAMERA_LVAL          ; Input    ; --            ; (6) 2427 ps   ; --                    ; --       ; --   ;
; KEY[1]               ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; CAMERA_D[2]          ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; CAMERA_D[3]          ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; CAMERA_D[4]          ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; CAMERA_D[5]          ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; CAMERA_D[6]          ; Input    ; --            ; (6) 2427 ps   ; --                    ; --       ; --   ;
; CAMERA_D[7]          ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; CAMERA_D[8]          ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; CAMERA_D[9]          ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; CAMERA_D[10]         ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; CAMERA_D[11]         ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; CAMERA_D[1]          ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
; CAMERA_D[0]          ; Input    ; (6) 2427 ps   ; --            ; --                    ; --       ; --   ;
+----------------------+----------+---------------+---------------+-----------------------+----------+------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50                                                                     ;                   ;         ;
; CLOCK3_50                                                                    ;                   ;         ;
; SMA_CLKIN                                                                    ;                   ;         ;
; UART_RTS                                                                     ;                   ;         ;
; SD_WP_N                                                                      ;                   ;         ;
; AUD_ADCDAT                                                                   ;                   ;         ;
; ENET0_INT_N                                                                  ;                   ;         ;
; ENET0_LINK100                                                                ;                   ;         ;
; ENET0_RX_CLK                                                                 ;                   ;         ;
; ENET0_RX_COL                                                                 ;                   ;         ;
; ENET0_RX_CRS                                                                 ;                   ;         ;
; ENET0_RX_DATA[0]                                                             ;                   ;         ;
; ENET0_RX_DATA[1]                                                             ;                   ;         ;
; ENET0_RX_DATA[2]                                                             ;                   ;         ;
; ENET0_RX_DATA[3]                                                             ;                   ;         ;
; ENET0_RX_DV                                                                  ;                   ;         ;
; ENET0_RX_ER                                                                  ;                   ;         ;
; ENET0_TX_CLK                                                                 ;                   ;         ;
; ENETCLK_25                                                                   ;                   ;         ;
; ENET1_INT_N                                                                  ;                   ;         ;
; ENET1_LINK100                                                                ;                   ;         ;
; ENET1_RX_CLK                                                                 ;                   ;         ;
; ENET1_RX_COL                                                                 ;                   ;         ;
; ENET1_RX_CRS                                                                 ;                   ;         ;
; ENET1_RX_DATA[0]                                                             ;                   ;         ;
; ENET1_RX_DATA[1]                                                             ;                   ;         ;
; ENET1_RX_DATA[2]                                                             ;                   ;         ;
; ENET1_RX_DATA[3]                                                             ;                   ;         ;
; ENET1_RX_DV                                                                  ;                   ;         ;
; ENET1_RX_ER                                                                  ;                   ;         ;
; ENET1_TX_CLK                                                                 ;                   ;         ;
; TD_CLK27                                                                     ;                   ;         ;
; TD_DATA[0]                                                                   ;                   ;         ;
; TD_DATA[1]                                                                   ;                   ;         ;
; TD_DATA[2]                                                                   ;                   ;         ;
; TD_DATA[3]                                                                   ;                   ;         ;
; TD_DATA[4]                                                                   ;                   ;         ;
; TD_DATA[5]                                                                   ;                   ;         ;
; TD_DATA[6]                                                                   ;                   ;         ;
; TD_DATA[7]                                                                   ;                   ;         ;
; TD_HS                                                                        ;                   ;         ;
; TD_VS                                                                        ;                   ;         ;
; OTG_DREQ[0]                                                                  ;                   ;         ;
; OTG_DREQ[1]                                                                  ;                   ;         ;
; OTG_INT[0]                                                                   ;                   ;         ;
; OTG_INT[1]                                                                   ;                   ;         ;
; IRDA_RXD                                                                     ;                   ;         ;
; FL_RY                                                                        ;                   ;         ;
; TOUCH_INT_n                                                                  ;                   ;         ;
; CAMERA_STROBE                                                                ;                   ;         ;
; LSENSOR_INT                                                                  ;                   ;         ;
; GSENSOR_INT1                                                                 ;                   ;         ;
; GSENSOR_INT2                                                                 ;                   ;         ;
; EX_IO[0]                                                                     ;                   ;         ;
; EX_IO[1]                                                                     ;                   ;         ;
; EX_IO[2]                                                                     ;                   ;         ;
; EX_IO[3]                                                                     ;                   ;         ;
; EX_IO[4]                                                                     ;                   ;         ;
; EX_IO[5]                                                                     ;                   ;         ;
; EX_IO[6]                                                                     ;                   ;         ;
; LCD_DATA[0]                                                                  ;                   ;         ;
; LCD_DATA[1]                                                                  ;                   ;         ;
; LCD_DATA[2]                                                                  ;                   ;         ;
; LCD_DATA[3]                                                                  ;                   ;         ;
; LCD_DATA[4]                                                                  ;                   ;         ;
; LCD_DATA[5]                                                                  ;                   ;         ;
; LCD_DATA[6]                                                                  ;                   ;         ;
; LCD_DATA[7]                                                                  ;                   ;         ;
; PS2_CLK                                                                      ;                   ;         ;
; PS2_CLK2                                                                     ;                   ;         ;
; PS2_DAT                                                                      ;                   ;         ;
; PS2_DAT2                                                                     ;                   ;         ;
; SD_CMD                                                                       ;                   ;         ;
; SD_DAT[0]                                                                    ;                   ;         ;
; SD_DAT[1]                                                                    ;                   ;         ;
; SD_DAT[2]                                                                    ;                   ;         ;
; SD_DAT[3]                                                                    ;                   ;         ;
; AUD_ADCLRCK                                                                  ;                   ;         ;
; AUD_BCLK                                                                     ;                   ;         ;
; AUD_DACLRCK                                                                  ;                   ;         ;
; EEP_I2C_SDAT                                                                 ;                   ;         ;
; I2C_SDAT                                                                     ;                   ;         ;
; ENET0_MDIO                                                                   ;                   ;         ;
; ENET1_MDIO                                                                   ;                   ;         ;
; OTG_DATA[0]                                                                  ;                   ;         ;
; OTG_DATA[1]                                                                  ;                   ;         ;
; OTG_DATA[2]                                                                  ;                   ;         ;
; OTG_DATA[3]                                                                  ;                   ;         ;
; OTG_DATA[4]                                                                  ;                   ;         ;
; OTG_DATA[5]                                                                  ;                   ;         ;
; OTG_DATA[6]                                                                  ;                   ;         ;
; OTG_DATA[7]                                                                  ;                   ;         ;
; OTG_DATA[8]                                                                  ;                   ;         ;
; OTG_DATA[9]                                                                  ;                   ;         ;
; OTG_DATA[10]                                                                 ;                   ;         ;
; OTG_DATA[11]                                                                 ;                   ;         ;
; OTG_DATA[12]                                                                 ;                   ;         ;
; OTG_DATA[13]                                                                 ;                   ;         ;
; OTG_DATA[14]                                                                 ;                   ;         ;
; OTG_DATA[15]                                                                 ;                   ;         ;
; OTG_FSPEED                                                                   ;                   ;         ;
; OTG_LSPEED                                                                   ;                   ;         ;
; SRAM_DQ[0]                                                                   ;                   ;         ;
; SRAM_DQ[1]                                                                   ;                   ;         ;
; SRAM_DQ[2]                                                                   ;                   ;         ;
; SRAM_DQ[3]                                                                   ;                   ;         ;
; SRAM_DQ[4]                                                                   ;                   ;         ;
; SRAM_DQ[5]                                                                   ;                   ;         ;
; SRAM_DQ[6]                                                                   ;                   ;         ;
; SRAM_DQ[7]                                                                   ;                   ;         ;
; SRAM_DQ[8]                                                                   ;                   ;         ;
; SRAM_DQ[9]                                                                   ;                   ;         ;
; SRAM_DQ[10]                                                                  ;                   ;         ;
; SRAM_DQ[11]                                                                  ;                   ;         ;
; SRAM_DQ[12]                                                                  ;                   ;         ;
; SRAM_DQ[13]                                                                  ;                   ;         ;
; SRAM_DQ[14]                                                                  ;                   ;         ;
; SRAM_DQ[15]                                                                  ;                   ;         ;
; FL_DQ[0]                                                                     ;                   ;         ;
; FL_DQ[1]                                                                     ;                   ;         ;
; FL_DQ[2]                                                                     ;                   ;         ;
; FL_DQ[3]                                                                     ;                   ;         ;
; FL_DQ[4]                                                                     ;                   ;         ;
; FL_DQ[5]                                                                     ;                   ;         ;
; FL_DQ[6]                                                                     ;                   ;         ;
; FL_DQ[7]                                                                     ;                   ;         ;
; TOUCH_I2C_SDA                                                                ;                   ;         ;
; LSENSOR_SDA                                                                  ;                   ;         ;
; GSENSOR_SDA_SDI_SDIO                                                         ;                   ;         ;
; DRAM_DQ[0]                                                                   ;                   ;         ;
; DRAM_DQ[1]                                                                   ;                   ;         ;
; DRAM_DQ[2]                                                                   ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[2]~feeder                                   ; 0                 ; 6       ;
; DRAM_DQ[3]                                                                   ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[3]                                          ; 0                 ; 6       ;
; DRAM_DQ[4]                                                                   ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[4]~feeder                                   ; 0                 ; 6       ;
; DRAM_DQ[5]                                                                   ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[5]                                          ; 0                 ; 6       ;
; DRAM_DQ[6]                                                                   ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[6]~feeder                                   ; 1                 ; 6       ;
; DRAM_DQ[7]                                                                   ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[7]~feeder                                   ; 0                 ; 6       ;
; DRAM_DQ[8]                                                                   ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[8]~feeder                                   ; 0                 ; 6       ;
; DRAM_DQ[9]                                                                   ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[9]                                          ; 0                 ; 6       ;
; DRAM_DQ[10]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[10]~feeder                                  ; 1                 ; 6       ;
; DRAM_DQ[11]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[11]                                         ; 0                 ; 6       ;
; DRAM_DQ[12]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[12]                                         ; 0                 ; 6       ;
; DRAM_DQ[13]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[13]~feeder                                  ; 0                 ; 6       ;
; DRAM_DQ[14]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[14]~feeder                                  ; 0                 ; 6       ;
; DRAM_DQ[15]                                                                  ;                   ;         ;
; DRAM_DQ[16]                                                                  ;                   ;         ;
; DRAM_DQ[17]                                                                  ;                   ;         ;
; DRAM_DQ[18]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[18]                                         ; 0                 ; 6       ;
; DRAM_DQ[19]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[19]                                         ; 0                 ; 6       ;
; DRAM_DQ[20]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[20]                                         ; 0                 ; 6       ;
; DRAM_DQ[21]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[21]~feeder                                  ; 1                 ; 6       ;
; DRAM_DQ[22]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[22]~feeder                                  ; 0                 ; 6       ;
; DRAM_DQ[23]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[23]~feeder                                  ; 0                 ; 6       ;
; DRAM_DQ[24]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[24]                                         ; 0                 ; 6       ;
; DRAM_DQ[25]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[25]                                         ; 0                 ; 6       ;
; DRAM_DQ[26]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[26]                                         ; 1                 ; 6       ;
; DRAM_DQ[27]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[27]~feeder                                  ; 0                 ; 6       ;
; DRAM_DQ[28]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[28]                                         ; 0                 ; 6       ;
; DRAM_DQ[29]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[29]~feeder                                  ; 1                 ; 6       ;
; DRAM_DQ[30]                                                                  ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[30]~feeder                                  ; 0                 ; 6       ;
; DRAM_DQ[31]                                                                  ;                   ;         ;
; CAMERA_SDATA                                                                 ;                   ;         ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK1~3                            ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK2~1                            ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK3~2                            ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK4~2                            ; 1                 ; 6       ;
; SW[0]                                                                        ;                   ;         ;
;      - I2C_CCD_Config:u8|senosr_exposure~0                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~1                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~2                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~3                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~4                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~5                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~6                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~7                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~8                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~9                                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~10                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~11                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~12                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~13                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~14                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~15                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~16                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~17                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~18                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~19                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure_temp[17]~0                          ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure[1]~20                               ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~21                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~22                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~23                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~24                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~25                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~26                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~27                                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~28                                  ; 0                 ; 6       ;
;      - LEDR[0]~output                                                        ; 0                 ; 6       ;
; SW[1]                                                                        ;                   ;         ;
;      - LEDR[1]~output                                                        ; 0                 ; 6       ;
; SW[2]                                                                        ;                   ;         ;
;      - LEDR[2]~output                                                        ; 0                 ; 6       ;
; SW[3]                                                                        ;                   ;         ;
;      - LEDR[3]~output                                                        ; 1                 ; 6       ;
; SW[4]                                                                        ;                   ;         ;
;      - LEDR[4]~output                                                        ; 0                 ; 6       ;
; SW[5]                                                                        ;                   ;         ;
;      - LEDR[5]~output                                                        ; 1                 ; 6       ;
; SW[6]                                                                        ;                   ;         ;
;      - LEDR[6]~output                                                        ; 1                 ; 6       ;
; SW[7]                                                                        ;                   ;         ;
;      - LEDR[7]~output                                                        ; 0                 ; 6       ;
; SW[8]                                                                        ;                   ;         ;
;      - LEDR[8]~output                                                        ; 0                 ; 6       ;
; SW[9]                                                                        ;                   ;         ;
;      - LEDR[9]~output                                                        ; 1                 ; 6       ;
; SW[10]                                                                       ;                   ;         ;
;      - LEDR[10]~output                                                       ; 0                 ; 6       ;
; SW[11]                                                                       ;                   ;         ;
;      - LEDR[11]~output                                                       ; 0                 ; 6       ;
; SW[12]                                                                       ;                   ;         ;
;      - LEDR[12]~output                                                       ; 0                 ; 6       ;
; SW[13]                                                                       ;                   ;         ;
;      - LEDR[13]~output                                                       ; 0                 ; 6       ;
; SW[14]                                                                       ;                   ;         ;
;      - LEDR[14]~output                                                       ; 1                 ; 6       ;
; SW[15]                                                                       ;                   ;         ;
;      - LEDR[15]~output                                                       ; 0                 ; 6       ;
; SW[16]                                                                       ;                   ;         ;
;      - LEDR[16]~output                                                       ; 0                 ; 6       ;
; SW[17]                                                                       ;                   ;         ;
;      - RAW2RGB:u4|rBlue~0                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~4                                                     ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~5                                                     ; 1                 ; 6       ;
;      - RAW2RGB:u4|rBlue~2                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~10                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~11                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rBlue~4                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~16                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~17                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rBlue~6                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~22                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~23                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rBlue~8                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~28                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~29                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rBlue~10                                                   ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~34                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~35                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rBlue~12                                                   ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~40                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~41                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rBlue~14                                                   ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~46                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~47                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rBlue~16                                                   ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~52                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~53                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rBlue~18                                                   ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~58                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|rRed~59                                                    ; 1                 ; 6       ;
;      - RAW2RGB:u4|Add0~1                                                     ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux9~2                                              ; 1                 ; 6       ;
;      - LEDR[17]~output                                                       ; 1                 ; 6       ;
; UART_RXD                                                                     ;                   ;         ;
;      - UART_TXD~output                                                       ; 0                 ; 6       ;
; CAMERA_PIXCLK                                                                ;                   ;         ;
; CLOCK2_50                                                                    ;                   ;         ;
; KEY[0]                                                                       ;                   ;         ;
;      - Reset_Delay:u2|oRST_2                                                 ; 0                 ; 6       ;
;      - Reset_Delay:u2|oRST_1                                                 ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[0]                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|mLENGTH[7]                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|Write                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|Read                                                 ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[0]                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[1]                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[2]                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[3]                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[4]                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[5]                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[6]                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[7]                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[8]                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[9]                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA[7]                              ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA[10]                             ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|CAS_N                              ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|CS_N[0]                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|RAS_N                              ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|WE_N                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_load_mode                       ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_precharge                       ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rw_flag                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_refresh                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|ex_read                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|ex_write                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_shift[3]                        ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[1]                                                ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[2]                                                ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[3]                                                ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[4]                                                ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[5]                                                ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[6]                                                ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[7]                                                ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[8]                                                ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[9]                                                ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[10]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[11]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[12]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[13]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[14]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[15]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[16]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[17]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[18]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[19]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[20]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[21]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[22]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[23]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[24]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[25]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[26]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[27]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[28]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[29]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[30]                                               ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[31]                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[8]                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[8]                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[6]  ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[7]  ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[8]  ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[9]  ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[10] ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[11] ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[12] ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[13] ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[14] ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[15] ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[0]       ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[1]       ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[2]       ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[3]       ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[4]       ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[5]       ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[6]       ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[7]       ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[8]       ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[9]       ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[10]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[11]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[12]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[13]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[14]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[15]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[1]  ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[2]  ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[3]  ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[4]  ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[5]  ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[9]                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[9]                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[10]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[10]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[11]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[11]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[12]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[12]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[13]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[13]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[14]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[14]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[7]                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[7]                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[15]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[15]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[16]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[16]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[17]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[17]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[18]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[18]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[19]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[19]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[20]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[20]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[21]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[21]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[22]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[22]                                        ; 0                 ; 6       ;
;      - Reset_Delay:u2|oRST_3                                                 ; 0                 ; 6       ;
;      - Reset_Delay:u2|oRST_4                                                 ; 0                 ; 6       ;
;      - CCD_Capture:u3|mSTART~0                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[8]       ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_reada                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_writea                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~0                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|Pre_RD                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|Pre_WR                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|mWR                                                  ; 0                 ; 6       ;
;      - Sdram_Control:u7|mRD                                                  ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|CMD_ACK        ; 0                 ; 6       ;
;      - Reset_Delay:u2|oRST_0                                                 ; 0                 ; 6       ;
;      - Sdram_Control:u7|RD_MASK[0]                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|WR_MASK[1]                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|WR_MASK[0]                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|RD_MASK[1]                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[9]       ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~1                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[10]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~2                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[11]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~3                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[12]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~5                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[13]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~6                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[14]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~7                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[15]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[7]       ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[16]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~9                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[17]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~10                              ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[18]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_rw                              ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[19]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~13                              ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[20]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|BA~0                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[21]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|BA~1                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[22]      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_initial                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|oe4                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|OUT_VALID                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|OE                                 ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|LOAD_MODE      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_done                       ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|INIT_REQ       ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[8]                                             ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_done                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|REF_REQ        ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|READA          ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|WRITEA         ; 0                 ; 6       ;
;      - Sdram_Control:u7|mWR_DONE                                             ; 0                 ; 6       ;
;      - Sdram_Control:u7|mRD_DONE                                             ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|CM_ACK                             ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[9]                                             ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[10]                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[11]                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[12]                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[13]                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[14]                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[15]                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[7]                                             ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[16]                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[17]                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[18]                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|PRECHARGE      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rw_shift[0]                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[19]                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[20]                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[21]                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|REFRESH        ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[22]                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|IN_REQ                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[0]  ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[0]                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[8]                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[8]                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_shift[0]                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|REF_ACK                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|CMD[0]                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|CMD[1]                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[9]                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[9]                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[10]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[10]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[11]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[11]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[12]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[12]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[13]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[13]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[14]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[14]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[15]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[15]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[7]                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[7]                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[16]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[16]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[17]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[17]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[18]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[18]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rw_shift[1]                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[19]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[19]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[20]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[20]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[21]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[21]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[22]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[22]                                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[1]                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_shift[1]                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[2]                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_shift[2]                        ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[3]                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[4]                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[5]                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[6]                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[7]                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|CKE~feeder                         ; 0                 ; 6       ;
; CAMERA_FVAL                                                                  ;                   ;         ;
;      - rCCD_FVAL~feeder                                                      ; 0                 ; 6       ;
; KEY[2]                                                                       ;                   ;         ;
;      - CCD_Capture:u3|mSTART~1                                               ; 0                 ; 6       ;
; KEY[3]                                                                       ;                   ;         ;
;      - CCD_Capture:u3|mSTART~0                                               ; 0                 ; 6       ;
; CAMERA_LVAL                                                                  ;                   ;         ;
;      - rCCD_LVAL~feeder                                                      ; 1                 ; 6       ;
; KEY[1]                                                                       ;                   ;         ;
;      - I2C_CCD_Config:u8|iexposure_adj_delay[0]                              ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|always1~1                                           ; 0                 ; 6       ;
; CAMERA_D[2]                                                                  ;                   ;         ;
;      - rCCD_DATA[2]~feeder                                                   ; 0                 ; 6       ;
; CAMERA_D[3]                                                                  ;                   ;         ;
;      - rCCD_DATA[3]~feeder                                                   ; 0                 ; 6       ;
; CAMERA_D[4]                                                                  ;                   ;         ;
;      - rCCD_DATA[4]~feeder                                                   ; 0                 ; 6       ;
; CAMERA_D[5]                                                                  ;                   ;         ;
;      - rCCD_DATA[5]~feeder                                                   ; 0                 ; 6       ;
; CAMERA_D[6]                                                                  ;                   ;         ;
;      - rCCD_DATA[6]~feeder                                                   ; 1                 ; 6       ;
; CAMERA_D[7]                                                                  ;                   ;         ;
;      - rCCD_DATA[7]~feeder                                                   ; 0                 ; 6       ;
; CAMERA_D[8]                                                                  ;                   ;         ;
;      - rCCD_DATA[8]~feeder                                                   ; 0                 ; 6       ;
; CAMERA_D[9]                                                                  ;                   ;         ;
;      - rCCD_DATA[9]~feeder                                                   ; 0                 ; 6       ;
; CAMERA_D[10]                                                                 ;                   ;         ;
;      - rCCD_DATA[10]~feeder                                                  ; 0                 ; 6       ;
; CAMERA_D[11]                                                                 ;                   ;         ;
;      - rCCD_DATA[11]~feeder                                                  ; 0                 ; 6       ;
; CAMERA_D[1]                                                                  ;                   ;         ;
;      - rCCD_DATA[1]~feeder                                                   ; 0                 ; 6       ;
; CAMERA_D[0]                                                                  ;                   ;         ;
;      - rCCD_DATA[0]                                                          ; 0                 ; 6       ;
+------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                    ; Location            ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CAMERA_PIXCLK                                                                                                                                           ; PIN_J27             ; 271     ; Clock                                               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; CCD_Capture:u3|X_Cont[3]~38                                                                                                                             ; LCCOMB_X101_Y39_N28 ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|Y_Cont[2]~18                                                                                                                             ; LCCOMB_X101_Y43_N20 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|always2~0                                                                                                                                ; LCCOMB_X101_Y39_N6  ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                                ; FF_X101_Y39_N25     ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|oDVAL                                                                                                                                    ; LCCOMB_X101_Y40_N16 ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CLOCK2_50                                                                                                                                               ; PIN_AG14            ; 3       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; CLOCK2_50                                                                                                                                               ; PIN_AG14            ; 98      ; Clock                                               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~2                                                                                                            ; LCCOMB_X56_Y16_N6   ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                                          ; FF_X57_Y17_N11      ; 33      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[5]~0                                                                                                                        ; LCCOMB_X57_Y17_N24  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan0~4                                                                                                                           ; LCCOMB_X56_Y19_N24  ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan1~1                                                                                                                           ; LCCOMB_X57_Y17_N20  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|always1~1                                                                                                                             ; LCCOMB_X54_Y19_N28  ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|i2c_reset~1                                                                                                                           ; LCCOMB_X54_Y19_N2   ; 43      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                                                ; FF_X54_Y19_N1       ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                                                         ; FF_X57_Y19_N11      ; 72      ; Clock                                               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; I2C_CCD_Config:u8|mI2C_DATA[23]~1                                                                                                                       ; LCCOMB_X57_Y17_N30  ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|mI2C_GO                                                                                                                               ; FF_X57_Y17_N1       ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|senosr_exposure[1]~20                                                                                                                 ; LCCOMB_X55_Y18_N2   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                  ; PIN_M23             ; 250     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|Line_Buffer:L1|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_rmu:auto_generated|cntr_auf:cntr1|cout_actual                                ; LCCOMB_X103_Y35_N30 ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|dval_ctrl                                                                                                                                    ; FF_X80_Y71_N13      ; 1       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|Equal0~11                                                                                                                                ; LCCOMB_X113_Y37_N28 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                                                   ; FF_X114_Y37_N23     ; 206     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Reset_Delay:u2|oRST_1                                                                                                                                   ; FF_X114_Y37_N25     ; 57      ; Async. clear                                        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                                                   ; FF_X114_Y37_N15     ; 174     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; Sdram_Control:u7|CMD[0]~0                                                                                                                               ; LCCOMB_X65_Y32_N26  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan1~4                                                                                                                            ; LCCOMB_X68_Y29_N0   ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan3~4                                                                                                                            ; LCCOMB_X69_Y29_N24  ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|RD_MASK[0]~0                                                                                                                           ; LCCOMB_X68_Y31_N14  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|_~2                            ; LCCOMB_X79_Y30_N6   ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|dffpipe_9d9:wraclr|dffe17a[0]  ; FF_X82_Y31_N17      ; 66      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|valid_rdreq~1                  ; LCCOMB_X77_Y30_N20  ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|valid_wrreq~1                  ; LCCOMB_X81_Y30_N6   ; 20      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|_~1                            ; LCCOMB_X83_Y31_N0   ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|dffpipe_9d9:wraclr|dffe17a[0]  ; FF_X82_Y31_N27      ; 66      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|valid_rdreq~1                  ; LCCOMB_X81_Y31_N4   ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|valid_wrreq~1                  ; LCCOMB_X75_Y31_N0   ; 21      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|_~0                           ; LCCOMB_X61_Y34_N10  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_9d9:wraclr|dffe17a[0] ; FF_X80_Y71_N5       ; 51      ; Async. clear                                        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|valid_rdreq~0                 ; LCCOMB_X65_Y34_N18  ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|valid_wrreq~1                 ; LCCOMB_X61_Y34_N18  ; 12      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|_~0                           ; LCCOMB_X63_Y32_N18  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_9d9:wraclr|dffe17a[0] ; FF_X80_Y71_N9       ; 51      ; Async. clear                                        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|valid_rdreq~0                 ; LCCOMB_X61_Y31_N22  ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|valid_wrreq~1                 ; LCCOMB_X63_Y32_N30  ; 12      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~0                                                                                                                              ; LCCOMB_X66_Y30_N10  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~1                                                                                                                              ; LCCOMB_X70_Y29_N10  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~2                                                                                                                              ; LCCOMB_X65_Y31_N2   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~3                                                                                                                              ; LCCOMB_X68_Y31_N30  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|OE                                                                                                                   ; FF_X67_Y31_N17      ; 32      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|do_load_mode                                                                                                         ; FF_X63_Y28_N9       ; 19      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|rp_shift[1]~1                                                                                                        ; LCCOMB_X66_Y28_N8   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|control_interface:u_control_interface|INIT_REQ                                                                                         ; FF_X63_Y28_N3       ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|control_interface:u_control_interface|LessThan0~3                                                                                      ; LCCOMB_X62_Y28_N18  ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|control_interface:u_control_interface|REF_REQ~1                                                                                        ; LCCOMB_X65_Y31_N8   ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|mLENGTH[7]~3                                                                                                                           ; LCCOMB_X68_Y31_N8   ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|mWR~2                                                                                                                                  ; LCCOMB_X68_Y31_N28  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ltp_controller:u1|Equal0~3                                                                                                                              ; LCCOMB_X92_Y36_N18  ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ltp_controller:u1|WideNor0~2                                                                                                                            ; LCCOMB_X100_Y37_N4  ; 665     ; Latch enable                                        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ltp_controller:u1|always4~2                                                                                                                             ; LCCOMB_X89_Y34_N20  ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ltp_controller:u1|distance[12]~22                                                                                                                       ; LCCOMB_X92_Y37_N0   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ltp_controller:u1|time_count[7]~10                                                                                                                      ; LCCOMB_X92_Y37_N2   ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[0]                                                                                  ; PLL_4               ; 512     ; Clock                                               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[3]                                                                                  ; PLL_4               ; 150     ; Clock                                               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                    ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CAMERA_PIXCLK                                                                                                                                           ; PIN_J27            ; 271     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; CLOCK2_50                                                                                                                                               ; PIN_AG14           ; 98      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                                                         ; FF_X57_Y19_N11     ; 72      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                                                   ; FF_X114_Y37_N23    ; 206     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; Reset_Delay:u2|oRST_1                                                                                                                                   ; FF_X114_Y37_N25    ; 57      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                                                   ; FF_X114_Y37_N15    ; 174     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_9d9:wraclr|dffe17a[0] ; FF_X80_Y71_N5      ; 51      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_9d9:wraclr|dffe17a[0] ; FF_X80_Y71_N9      ; 51      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; ltp_controller:u1|WideNor0~2                                                                                                                            ; LCCOMB_X100_Y37_N4 ; 665     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[0]                                                                                  ; PLL_4              ; 512     ; 67                                   ; Global Clock         ; GCLK18           ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[1]                                                                                  ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[2]                                                                                  ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[3]                                                                                  ; PLL_4              ; 150     ; 82                                   ; Global Clock         ; GCLK19           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ltp_controller:u1|y_cnt[4]                                                                                                                             ; 2525    ;
; ltp_controller:u1|y_cnt[5]                                                                                                                             ; 2479    ;
; ltp_controller:u1|y_cnt[1]                                                                                                                             ; 2199    ;
; ltp_controller:u1|y_cnt[2]                                                                                                                             ; 2173    ;
; ltp_controller:u1|y_cnt[3]                                                                                                                             ; 2136    ;
; ltp_controller:u1|y_cnt[0]                                                                                                                             ; 2073    ;
; ltp_controller:u1|y_cnt[6]                                                                                                                             ; 1667    ;
; ltp_controller:u1|y_cnt[8]                                                                                                                             ; 1469    ;
; ltp_controller:u1|y_cnt[7]                                                                                                                             ; 1398    ;
; ltp_controller:u1|y_cnt[9]                                                                                                                             ; 352     ;
; KEY[0]~input                                                                                                                                           ; 250     ;
; ltp_controller:u1|x_cnt[4]                                                                                                                             ; 194     ;
; ltp_controller:u1|x_cnt[5]                                                                                                                             ; 186     ;
; ltp_controller:u1|WideOr995~11                                                                                                                         ; 109     ;
; ltp_controller:u1|WideOr441~0                                                                                                                          ; 106     ;
; ltp_controller:u1|WideOr1235~1                                                                                                                         ; 83      ;
; ltp_controller:u1|WideOr777~2                                                                                                                          ; 67      ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|dffpipe_9d9:wraclr|dffe17a[0] ; 66      ;
; ltp_controller:u1|WideOr1051~0                                                                                                                         ; 66      ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|dffpipe_9d9:wraclr|dffe17a[0] ; 66      ;
; ltp_controller:u1|WideOr995~3                                                                                                                          ; 65      ;
; ltp_controller:u1|WideOr971~6                                                                                                                          ; 63      ;
; ltp_controller:u1|WideOr1235~0                                                                                                                         ; 63      ;
; ltp_controller:u1|oLCD_B[4]~36                                                                                                                         ; 63      ;
; ltp_controller:u1|oLCD_B[4]~33                                                                                                                         ; 63      ;
; ltp_controller:u1|x_cnt[1]                                                                                                                             ; 61      ;
; ltp_controller:u1|x_cnt[0]                                                                                                                             ; 60      ;
; ltp_controller:u1|WideOr777~0                                                                                                                          ; 58      ;
; ltp_controller:u1|WideOr995~7                                                                                                                          ; 52      ;
; ltp_controller:u1|WideOr987~2                                                                                                                          ; 51      ;
; ltp_controller:u1|WideOr995~2                                                                                                                          ; 51      ;
; ltp_controller:u1|WideOr1213~3                                                                                                                         ; 44      ;
; I2C_CCD_Config:u8|i2c_reset~1                                                                                                                          ; 43      ;
; CCD_Capture:u3|X_Cont[0]                                                                                                                               ; 43      ;
; ltp_controller:u1|LessThan6~1                                                                                                                          ; 41      ;
; ltp_controller:u1|WideOr941~2                                                                                                                          ; 38      ;
; ltp_controller:u1|WideOr1137~0                                                                                                                         ; 37      ;
; Sdram_Control:u7|WR_MASK[0]                                                                                                                            ; 36      ;
; ltp_controller:u1|always4~2                                                                                                                            ; 34      ;
; SW[17]~input                                                                                                                                           ; 33      ;
; I2C_CCD_Config:u8|LUT_INDEX[3]                                                                                                                         ; 33      ;
; I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                                         ; 33      ;
; CCD_Capture:u3|Y_Cont[0]                                                                                                                               ; 33      ;
; Sdram_Control:u7|command:u_command|OE                                                                                                                  ; 32      ;
; Reset_Delay:u2|Equal0~11                                                                                                                               ; 32      ;
; CCD_Capture:u3|Y_Cont[2]~18                                                                                                                            ; 32      ;
; SW[0]~input                                                                                                                                            ; 31      ;
; CCD_Capture:u3|always2~0                                                                                                                               ; 31      ;
; ltp_controller:u1|WideOr1177~0                                                                                                                         ; 30      ;
; I2C_CCD_Config:u8|LUT_INDEX[2]                                                                                                                         ; 29      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------+
; Name                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------+
; RAW2RGB:u4|Line_Buffer:L1|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_rmu:auto_generated|altsyncram_0ka1:altsyncram2|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 798          ; 24           ; 798          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 19152 ; 798                         ; 24                          ; 798                         ; 24                          ; 19152               ; 3    ; None ; M9K_X104_Y36_N0, M9K_X104_Y35_N0, M9K_X104_Y34_N0 ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 26                          ; 512                         ; 13                          ; 6656                ; 1    ; None ; M9K_X78_Y30_N0                                    ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 22                          ; 512                         ; 11                          ; 5632                ; 1    ; None ; M9K_X78_Y31_N0                                    ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|altsyncram_rj31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 512                         ; 16                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X64_Y34_N0                                    ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|altsyncram_rj31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 512                         ; 16                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X64_Y31_N0                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ltp_controller:u1|lpm_mult:Mult0|mult_t5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ltp_controller:u1|lpm_mult:Mult0|mult_t5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y35_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; ltp_controller:u1|lpm_mult:Mult1|mult_p5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ltp_controller:u1|lpm_mult:Mult1|mult_p5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y37_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 13,307 / 342,891 ( 4 % )  ;
; C16 interconnects          ; 366 / 10,120 ( 4 % )      ;
; C4 interconnects           ; 6,938 / 209,544 ( 3 % )   ;
; Direct links               ; 1,389 / 342,891 ( < 1 % ) ;
; Global clocks              ; 13 / 20 ( 65 % )          ;
; Local interconnects        ; 6,796 / 119,088 ( 6 % )   ;
; R24 interconnects          ; 602 / 9,963 ( 6 % )       ;
; R4 interconnects           ; 8,054 / 289,782 ( 3 % )   ;
+----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.31) ; Number of LABs  (Total = 725) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 36                            ;
; 2                                           ; 12                            ;
; 3                                           ; 4                             ;
; 4                                           ; 3                             ;
; 5                                           ; 3                             ;
; 6                                           ; 6                             ;
; 7                                           ; 7                             ;
; 8                                           ; 5                             ;
; 9                                           ; 2                             ;
; 10                                          ; 4                             ;
; 11                                          ; 7                             ;
; 12                                          ; 9                             ;
; 13                                          ; 6                             ;
; 14                                          ; 18                            ;
; 15                                          ; 68                            ;
; 16                                          ; 535                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.39) ; Number of LABs  (Total = 725) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 91                            ;
; 1 Clock                            ; 123                           ;
; 1 Clock enable                     ; 37                            ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 3                             ;
; 2 Async. clears                    ; 8                             ;
; 2 Clock enables                    ; 4                             ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.62) ; Number of LABs  (Total = 725) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 21                            ;
; 2                                            ; 20                            ;
; 3                                            ; 3                             ;
; 4                                            ; 8                             ;
; 5                                            ; 3                             ;
; 6                                            ; 7                             ;
; 7                                            ; 6                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 3                             ;
; 12                                           ; 9                             ;
; 13                                           ; 5                             ;
; 14                                           ; 18                            ;
; 15                                           ; 61                            ;
; 16                                           ; 470                           ;
; 17                                           ; 7                             ;
; 18                                           ; 4                             ;
; 19                                           ; 1                             ;
; 20                                           ; 4                             ;
; 21                                           ; 6                             ;
; 22                                           ; 4                             ;
; 23                                           ; 3                             ;
; 24                                           ; 7                             ;
; 25                                           ; 5                             ;
; 26                                           ; 6                             ;
; 27                                           ; 6                             ;
; 28                                           ; 7                             ;
; 29                                           ; 2                             ;
; 30                                           ; 8                             ;
; 31                                           ; 6                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.20) ; Number of LABs  (Total = 725) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 46                            ;
; 2                                               ; 47                            ;
; 3                                               ; 55                            ;
; 4                                               ; 90                            ;
; 5                                               ; 100                           ;
; 6                                               ; 93                            ;
; 7                                               ; 82                            ;
; 8                                               ; 62                            ;
; 9                                               ; 44                            ;
; 10                                              ; 38                            ;
; 11                                              ; 19                            ;
; 12                                              ; 10                            ;
; 13                                              ; 9                             ;
; 14                                              ; 3                             ;
; 15                                              ; 8                             ;
; 16                                              ; 15                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 2                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.03) ; Number of LABs  (Total = 725) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 18                            ;
; 3                                            ; 12                            ;
; 4                                            ; 35                            ;
; 5                                            ; 3                             ;
; 6                                            ; 11                            ;
; 7                                            ; 8                             ;
; 8                                            ; 17                            ;
; 9                                            ; 19                            ;
; 10                                           ; 27                            ;
; 11                                           ; 39                            ;
; 12                                           ; 41                            ;
; 13                                           ; 45                            ;
; 14                                           ; 44                            ;
; 15                                           ; 37                            ;
; 16                                           ; 40                            ;
; 17                                           ; 31                            ;
; 18                                           ; 34                            ;
; 19                                           ; 34                            ;
; 20                                           ; 22                            ;
; 21                                           ; 33                            ;
; 22                                           ; 29                            ;
; 23                                           ; 24                            ;
; 24                                           ; 24                            ;
; 25                                           ; 18                            ;
; 26                                           ; 16                            ;
; 27                                           ; 16                            ;
; 28                                           ; 15                            ;
; 29                                           ; 9                             ;
; 30                                           ; 5                             ;
; 31                                           ; 10                            ;
; 32                                           ; 5                             ;
; 33                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 16    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 14    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules            ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+----------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass           ; 476       ; 26           ; 476       ; 0            ; 0            ; 476       ; 476       ; 0            ; 476       ; 476       ; 0            ; 119          ; 0            ; 3            ; 201          ; 0            ; 119          ; 201          ; 3            ; 0            ; 77           ; 119          ; 0            ; 0            ; 0            ; 0            ; 0            ; 476       ; 0            ; 0            ;
; Total Unchecked      ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable   ; 0         ; 450          ; 0         ; 476          ; 476          ; 0         ; 0         ; 476          ; 0         ; 0         ; 476          ; 357          ; 476          ; 473          ; 275          ; 476          ; 357          ; 275          ; 473          ; 476          ; 399          ; 357          ; 476          ; 476          ; 476          ; 476          ; 476          ; 0         ; 476          ; 476          ;
; Total Fail           ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK_50             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SMA_CLKIN            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SMA_CLKOUT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLON             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_ON               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_CTS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RTS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CLK               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_WP_N              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_XCK              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EEP_I2C_SCLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_GTX_CLK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_INT_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_LINK100        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_MDC            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RST_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_CLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_COL         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_CRS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DV          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_ER          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_CLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_EN          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_ER          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENETCLK_25           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_GTX_CLK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_INT_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_LINK100        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_MDC            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RST_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_CLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_COL         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_CRS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DV          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_ER          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_CLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_EN          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_ER          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_CLK27             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_HS                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_RESET_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_VS                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_ADDR[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_ADDR[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_CS_N             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DACK_N[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DACK_N[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DREQ[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DREQ[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_INT[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_INT[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_RD_N             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_RST_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_WE_N             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IRDA_RXD             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[12]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[13]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[14]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[15]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[16]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[17]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[18]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[19]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[20]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[21]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[22]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_CE_N              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_OE_N              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RST_N             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RY                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WE_N              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WP_N              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[0]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[1]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[2]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[3]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[4]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[5]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[6]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[7]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DCLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[0]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[1]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[2]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[3]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[4]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[5]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[6]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[7]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_HSD              ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TOUCH_I2C_SCL        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TOUCH_INT_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[0]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[1]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[2]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[3]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[4]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[5]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[6]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[7]             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_VSD              ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DITH             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_MODE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_POWER_CTL        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_UPDN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RSTB             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DE               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_SHLR             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DIM              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_RESET_n       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_SCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_STROBE        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_TRIGGER       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_XCLKIN        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LSENSOR_ADDR_SEL     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LSENSOR_SCL          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LSENSOR_INT          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_CS_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_INT1         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_INT2         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_ALT_ADDR     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SCL_SCLK     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_CLK              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_CLK2             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_DAT              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_DAT2             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CMD               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_BCLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EEP_I2C_SDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_MDIO           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_MDIO           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_FSPEED           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_LSPEED           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TOUCH_I2C_SDA        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LSENSOR_SDA          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDA_SDI_SDIO ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_SDATA         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_PIXCLK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK2_50            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_FVAL          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_LVAL          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_D[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_D[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_D[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_D[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_D[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_D[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_D[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_D[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_D[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_D[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_D[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_D[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+----------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open-drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                       ;
+------------------------------------------------+------------------------------------------------+-------------------+
; Source Clock(s)                                ; Destination Clock(s)                           ; Delay Added in ns ;
+------------------------------------------------+------------------------------------------------+-------------------+
; u6|altpll_component|auto_generated|pll1|clk[0] ; u6|altpll_component|auto_generated|pll1|clk[0] ; 21.9983           ;
; u6|altpll_component|auto_generated|pll1|clk[3] ; u6|altpll_component|auto_generated|pll1|clk[3] ; 3.645             ;
+------------------------------------------------+------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                       ; Destination Register                                                                                                                                                                ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Sdram_Control:u7|mDATAOUT[19]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a3~porta_datain_reg0   ; 0.464392          ;
; Sdram_Control:u7|mDATAOUT[20]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a4~porta_datain_reg0   ; 0.464392          ;
; Sdram_Control:u7|mDATAOUT[5]                                                                                                                                          ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a5~porta_datain_reg0   ; 0.464392          ;
; Sdram_Control:u7|mDATAOUT[6]                                                                                                                                          ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a6~porta_datain_reg0   ; 0.464392          ;
; Sdram_Control:u7|mDATAOUT[22]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a6~porta_datain_reg0   ; 0.464392          ;
; Sdram_Control:u7|mDATAOUT[12]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a12~porta_datain_reg0  ; 0.464392          ;
; Sdram_Control:u7|mDATAOUT[13]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a13~porta_datain_reg0  ; 0.464392          ;
; Sdram_Control:u7|mDATAOUT[30]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a14~porta_datain_reg0  ; 0.464392          ;
; Sdram_Control:u7|mDATAOUT[7]                                                                                                                                          ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a7~porta_datain_reg0   ; 0.464392          ;
; Sdram_Control:u7|mDATAOUT[23]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a7~porta_datain_reg0   ; 0.464392          ;
; Sdram_Control:u7|mDATAOUT[24]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a8~porta_datain_reg0   ; 0.464392          ;
; Sdram_Control:u7|mDATAOUT[18]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a2~porta_datain_reg0   ; 0.383392          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0      ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                    ; 0.255000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0                  ; 0.252000          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|rdptr_g[8]                                  ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[6]                             ; 0.252000          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|rdptr_g[7]                                  ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[6]                             ; 0.252000          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|rdptr_g[0]                                  ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[0]                             ; 0.252000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2       ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                     ; 0.252000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1                  ; 0.230000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1                  ; 0.227000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0                  ; 0.227000          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0      ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                    ; 0.225000          ;
; Sdram_Control:u7|control_interface:u_control_interface|LOAD_MODE                                                                                                      ; Sdram_Control:u7|command:u_command|do_load_mode                                                                                                                                     ; 0.191000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0    ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|parity5                        ; 0.181000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0    ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|parity5                        ; 0.181000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[1] ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                        ; 0.176000          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[1] ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|parity6                       ; 0.176000          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[1] ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|parity6                       ; 0.176000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6       ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                     ; 0.176000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[2]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]                   ; 0.176000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[0]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0                  ; 0.176000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6       ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                     ; 0.176000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[0]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0                  ; 0.176000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[2] ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                        ; 0.171000          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[2] ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|parity6                       ; 0.171000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5       ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7                     ; 0.171000          ;
; Sdram_Control:u7|command:u_command|SA[1]                                                                                                                              ; Sdram_Control:u7|SA[1]                                                                                                                                                              ; 0.171000          ;
; Sdram_Control:u7|command:u_command|SA[2]                                                                                                                              ; Sdram_Control:u7|SA[2]                                                                                                                                                              ; 0.171000          ;
; Sdram_Control:u7|command:u_command|SA[4]                                                                                                                              ; Sdram_Control:u7|SA[4]                                                                                                                                                              ; 0.171000          ;
; Sdram_Control:u7|command:u_command|SA[5]                                                                                                                              ; Sdram_Control:u7|SA[5]                                                                                                                                                              ; 0.171000          ;
; Sdram_Control:u7|command:u_command|SA[8]                                                                                                                              ; Sdram_Control:u7|SA[8]                                                                                                                                                              ; 0.171000          ;
; Sdram_Control:u7|Read                                                                                                                                                 ; Sdram_Control:u7|mRD_DONE                                                                                                                                                           ; 0.171000          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0      ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]               ; 0.171000          ;
; Sdram_Control:u7|command:u_command|do_reada                                                                                                                           ; Sdram_Control:u7|command:u_command|rw_flag                                                                                                                                          ; 0.171000          ;
; Sdram_Control:u7|command:u_command|SA[7]                                                                                                                              ; Sdram_Control:u7|SA[7]                                                                                                                                                              ; 0.171000          ;
; Sdram_Control:u7|command:u_command|CAS_N                                                                                                                              ; Sdram_Control:u7|CAS_N                                                                                                                                                              ; 0.171000          ;
; Sdram_Control:u7|command:u_command|RAS_N                                                                                                                              ; Sdram_Control:u7|RAS_N                                                                                                                                                              ; 0.171000          ;
; Sdram_Control:u7|command:u_command|WE_N                                                                                                                               ; Sdram_Control:u7|WE_N                                                                                                                                                               ; 0.171000          ;
; Sdram_Control:u7|mDATAOUT[19]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a3~porta_datain_reg0   ; 0.157000          ;
; Sdram_Control:u7|mDATAOUT[5]                                                                                                                                          ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a5~porta_datain_reg0   ; 0.157000          ;
; Sdram_Control:u7|mDATAOUT[22]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a6~porta_datain_reg0   ; 0.157000          ;
; Sdram_Control:u7|mDATAOUT[12]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a12~porta_datain_reg0  ; 0.157000          ;
; Sdram_Control:u7|mDATAOUT[30]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a14~porta_datain_reg0  ; 0.157000          ;
; Sdram_Control:u7|mDATAOUT[27]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a11~porta_datain_reg0  ; 0.157000          ;
; Sdram_Control:u7|control_interface:u_control_interface|REF_REQ                                                                                                        ; Sdram_Control:u7|command:u_command|REF_ACK                                                                                                                                          ; 0.157000          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|rdptr_g[6]                                  ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[6]                             ; 0.157000          ;
; Sdram_Control:u7|rRD2_ADDR[21]                                                                                                                                        ; Sdram_Control:u7|rRD2_ADDR[8]                                                                                                                                                       ; 0.157000          ;
; Sdram_Control:u7|rWR2_ADDR[21]                                                                                                                                        ; Sdram_Control:u7|rWR2_ADDR[8]                                                                                                                                                       ; 0.157000          ;
; Sdram_Control:u7|mDATAOUT[23]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a7~porta_datain_reg0   ; 0.157000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3       ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                     ; 0.152000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0       ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|wrptr_g[0]                                                 ; 0.151000          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0      ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|rdptr_g[0]                                                ; 0.151000          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0      ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|rdptr_g[0]                                                ; 0.151000          ;
; Sdram_Control:u7|mDATAOUT[11]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a11~porta_datain_reg0  ; 0.151000          ;
; Sdram_Control:u7|command:u_command|command_done                                                                                                                       ; Sdram_Control:u7|command:u_command|do_load_mode                                                                                                                                     ; 0.147000          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|rdptr_g[2]                                  ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[2]                             ; 0.147000          ;
; Sdram_Control:u7|rRD2_ADDR[22]                                                                                                                                        ; Sdram_Control:u7|rRD2_ADDR[8]                                                                                                                                                       ; 0.147000          ;
; Sdram_Control:u7|rWR2_ADDR[22]                                                                                                                                        ; Sdram_Control:u7|rWR2_ADDR[8]                                                                                                                                                       ; 0.147000          ;
; Sdram_Control:u7|control_interface:u_control_interface|REF_REQ                                                                                                        ; Sdram_Control:u7|command:u_command|do_refresh                                                                                                                                       ; 0.146000          ;
; Sdram_Control:u7|rWR2_ADDR[22]                                                                                                                                        ; Sdram_Control:u7|rWR2_ADDR[20]                                                                                                                                                      ; 0.146000          ;
; Sdram_Control:u7|mDATAOUT[20]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a4~porta_datain_reg0   ; 0.146000          ;
; Sdram_Control:u7|mDATAOUT[13]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a13~porta_datain_reg0  ; 0.146000          ;
; Sdram_Control:u7|rWR2_ADDR[21]                                                                                                                                        ; Sdram_Control:u7|rWR2_ADDR[20]                                                                                                                                                      ; 0.142000          ;
; Sdram_Control:u7|mDATAOUT[6]                                                                                                                                          ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a6~porta_datain_reg0   ; 0.137000          ;
; Sdram_Control:u7|mDATAOUT[7]                                                                                                                                          ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a7~porta_datain_reg0   ; 0.137000          ;
; Sdram_Control:u7|mDATAOUT[24]                                                                                                                                         ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a8~porta_datain_reg0   ; 0.137000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a2~portb_address_reg0  ; 0.136000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a3~portb_address_reg0  ; 0.136000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a4~portb_address_reg0  ; 0.136000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a5~portb_address_reg0  ; 0.136000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a6~portb_address_reg0  ; 0.136000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a7~portb_address_reg0  ; 0.136000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a8~portb_address_reg0  ; 0.136000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a9~portb_address_reg0  ; 0.136000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a10~portb_address_reg0 ; 0.136000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a11~portb_address_reg0 ; 0.136000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a12~portb_address_reg0 ; 0.136000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a13~portb_address_reg0 ; 0.136000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a14~portb_address_reg0 ; 0.136000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]                   ; 0.132000          ;
; Sdram_Control:u7|command:u_command|oe4                                                                                                                                ; Sdram_Control:u7|command:u_command|OE                                                                                                                                               ; 0.132000          ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5]     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ffh1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]                   ; 0.132000          ;
; Sdram_Control:u7|rRD2_ADDR[20]                                                                                                                                        ; Sdram_Control:u7|mADDR[20]                                                                                                                                                          ; 0.131000          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5      ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                    ; 0.127000          ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5      ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                    ; 0.127000          ;
; Sdram_Control:u7|command:u_command|command_delay[1]                                                                                                                   ; Sdram_Control:u7|command:u_command|command_delay[0]                                                                                                                                 ; 0.127000          ;
; Sdram_Control:u7|command:u_command|rp_shift[1]                                                                                                                        ; Sdram_Control:u7|command:u_command|rp_shift[0]                                                                                                                                      ; 0.127000          ;
; Sdram_Control:u7|command:u_command|command_delay[2]                                                                                                                   ; Sdram_Control:u7|command:u_command|command_delay[1]                                                                                                                                 ; 0.127000          ;
; Sdram_Control:u7|command:u_command|rp_shift[2]                                                                                                                        ; Sdram_Control:u7|command:u_command|rp_shift[1]                                                                                                                                      ; 0.127000          ;
; Sdram_Control:u7|command:u_command|command_delay[3]                                                                                                                   ; Sdram_Control:u7|command:u_command|command_delay[2]                                                                                                                                 ; 0.127000          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.0 Build 218 06/27/2010 SJ Web Edition
    Info: Processing started: Wed Dec 11 17:37:23 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Camera -c Camera
Info: Selected device EP4CE115F29C7 for design "Camera"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|pll1" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[0] port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of -105 degrees (-2917 ps) for sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[1] port
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[2] port
    Info: Implementing clock multiplication of 2, clock division of 3, and phase shift of 0 degrees (0 ps) for sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[3] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE40F29C7 is compatible
    Info: Device EP4CE40F29I7 is compatible
    Info: Device EP4CE30F29C7 is compatible
    Info: Device EP4CE30F29I7 is compatible
    Info: Device EP4CE55F29C7 is compatible
    Info: Device EP4CE55F29I7 is compatible
    Info: Device EP4CE75F29C7 is compatible
    Info: Device EP4CE75F29I7 is compatible
    Info: Device EP4CE115F29I7 is compatible
Info: Fitter converted 4 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location P3
    Info: Pin ~ALTERA_DATA0~ is reserved at location N7
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "u1|mariob[75]|combout" is a latch
    Warning: Node "u1|mariob[203]|combout" is a latch
    Warning: Node "u1|mariob[79]|combout" is a latch
    Warning: Node "u1|mariob[207]|combout" is a latch
    Warning: Node "u1|mariob[63]|combout" is a latch
    Warning: Node "u1|mariob[191]|combout" is a latch
    Warning: Node "u1|mariob[127]|combout" is a latch
    Warning: Node "u1|mariob[195]|combout" is a latch
    Warning: Node "u1|mariob[67]|combout" is a latch
    Warning: Node "u1|mariob[199]|combout" is a latch
    Warning: Node "u1|mariob[71]|combout" is a latch
    Warning: Node "u1|mariob[135]|combout" is a latch
    Warning: Node "u1|mariob[143]|combout" is a latch
    Warning: Node "u1|mariob[187]|combout" is a latch
    Warning: Node "u1|mariob[59]|combout" is a latch
    Warning: Node "u1|mariob[55]|combout" is a latch
    Warning: Node "u1|mariob[183]|combout" is a latch
    Warning: Node "u1|mariob[95]|combout" is a latch
    Warning: Node "u1|mariob[223]|combout" is a latch
    Warning: Node "u1|mariob[123]|combout" is a latch
    Warning: Node "u1|mariob[139]|combout" is a latch
    Warning: Node "u1|mariob[131]|combout" is a latch
    Warning: Node "u1|mariob[167]|combout" is a latch
    Warning: Node "u1|mariob[175]|combout" is a latch
    Warning: Node "u1|mariob[235]|combout" is a latch
    Warning: Node "u1|mariob[239]|combout" is a latch
    Warning: Node "u1|mariob[179]|combout" is a latch
    Warning: Node "u1|mariob[51]|combout" is a latch
    Warning: Node "u1|mariob[83]|combout" is a latch
    Warning: Node "u1|mariob[211]|combout" is a latch
    Warning: Node "u1|mariob[119]|combout" is a latch
    Warning: Node "u1|mariob[115]|combout" is a latch
    Warning: Node "u1|mariob[87]|combout" is a latch
    Warning: Node "u1|mariob[215]|combout" is a latch
    Warning: Node "u1|mariob[159]|combout" is a latch
    Warning: Node "u1|mariob[31]|combout" is a latch
    Warning: Node "u1|mariob[91]|combout" is a latch
    Warning: Node "u1|mariob[219]|combout" is a latch
    Warning: Node "u1|mariob[171]|combout" is a latch
    Warning: Node "u1|mariob[163]|combout" is a latch
    Warning: Node "u1|mariob[107]|combout" is a latch
    Warning: Node "u1|mariob[111]|combout" is a latch
    Warning: Node "u1|mariob[39]|combout" is a latch
    Warning: Node "u1|mariob[47]|combout" is a latch
    Warning: Node "u1|mariob[231]|combout" is a latch
    Warning: Node "u1|mariob[227]|combout" is a latch
    Warning: Node "u1|mariob[147]|combout" is a latch
    Warning: Node "u1|mariob[19]|combout" is a latch
    Warning: Node "u1|mariob[151]|combout" is a latch
    Warning: Node "u1|mariob[23]|combout" is a latch
    Warning: Node "u1|mariob[155]|combout" is a latch
    Warning: Node "u1|mariob[27]|combout" is a latch
    Warning: Node "u1|mariob[103]|combout" is a latch
    Warning: Node "u1|mariob[99]|combout" is a latch
    Warning: Node "u1|mariob[43]|combout" is a latch
    Warning: Node "u1|mariob[35]|combout" is a latch
    Warning: Node "u1|mariob[178]|combout" is a latch
    Warning: Node "u1|mariob[114]|combout" is a latch
    Warning: Node "u1|mariob[102]|combout" is a latch
    Warning: Node "u1|mariob[230]|combout" is a latch
    Warning: Node "u1|mariob[50]|combout" is a latch
    Warning: Node "u1|mariob[166]|combout" is a latch
    Warning: Node "u1|mariob[38]|combout" is a latch
    Warning: Node "u1|mariob[134]|combout" is a latch
    Warning: Node "u1|mariob[198]|combout" is a latch
    Warning: Node "u1|mariob[126]|combout" is a latch
    Warning: Node "u1|mariob[118]|combout" is a latch
    Warning: Node "u1|mariob[146]|combout" is a latch
    Warning: Node "u1|mariob[210]|combout" is a latch
    Warning: Node "u1|mariob[122]|combout" is a latch
    Warning: Node "u1|mariob[66]|combout" is a latch
    Warning: Node "u1|mariob[194]|combout" is a latch
    Warning: Node "u1|mariob[70]|combout" is a latch
    Warning: Node "u1|mariob[6]|combout" is a latch
    Warning: Node "u1|mariob[94]|combout" is a latch
    Warning: Node "u1|mariob[222]|combout" is a latch
    Warning: Node "u1|mariob[190]|combout" is a latch
    Warning: Node "u1|mariob[62]|combout" is a latch
    Warning: Node "u1|mariob[150]|combout" is a latch
    Warning: Node "u1|mariob[214]|combout" is a latch
    Warning: Node "u1|mariob[182]|combout" is a latch
    Warning: Node "u1|mariob[54]|combout" is a latch
    Warning: Node "u1|mariob[110]|combout" is a latch
    Warning: Node "u1|mariob[238]|combout" is a latch
    Warning: Node "u1|mariob[142]|combout" is a latch
    Warning: Node "u1|mariob[206]|combout" is a latch
    Warning: Node "u1|mariob[82]|combout" is a latch
    Warning: Node "u1|mariob[18]|combout" is a latch
    Warning: Node "u1|mariob[90]|combout" is a latch
    Warning: Node "u1|mariob[218]|combout" is a latch
    Warning: Node "u1|mariob[186]|combout" is a latch
    Warning: Node "u1|mariob[58]|combout" is a latch
    Warning: Node "u1|mariob[130]|combout" is a latch
    Warning: Node "u1|mariob[74]|combout" is a latch
    Warning: Node "u1|mariob[202]|combout" is a latch
    Warning: Node "u1|mariob[106]|combout" is a latch
    Warning: Node "u1|mariob[234]|combout" is a latch
    Warning: Node "u1|mariob[158]|combout" is a latch
    Warning: Node "u1|mariob[30]|combout" is a latch
    Warning: Node "u1|mariob[86]|combout" is a latch
    Warning: Node "u1|mariob[22]|combout" is a latch
    Warning: Node "u1|mariob[174]|combout" is a latch
    Warning: Node "u1|mariob[46]|combout" is a latch
    Warning: Node "u1|mariob[78]|combout" is a latch
    Warning: Node "u1|mariob[14]|combout" is a latch
    Warning: Node "u1|mariob[154]|combout" is a latch
    Warning: Node "u1|mariob[26]|combout" is a latch
    Warning: Node "u1|mariob[98]|combout" is a latch
    Warning: Node "u1|mariob[226]|combout" is a latch
    Warning: Node "u1|mariob[138]|combout" is a latch
    Warning: Node "u1|mariob[10]|combout" is a latch
    Warning: Node "u1|mariob[170]|combout" is a latch
    Warning: Node "u1|mariob[42]|combout" is a latch
    Warning: Node "u1|mariob[162]|combout" is a latch
    Warning: Node "u1|mariob[34]|combout" is a latch
    Warning: Node "u1|mariob[161]|combout" is a latch
    Warning: Node "u1|mariob[225]|combout" is a latch
    Warning: Node "u1|mariob[97]|combout" is a latch
    Warning: Node "u1|mariob[33]|combout" is a latch
    Warning: Node "u1|mariob[65]|combout" is a latch
    Warning: Node "u1|mariob[193]|combout" is a latch
    Warning: Node "u1|mariob[129]|combout" is a latch
    Warning: Node "u1|mariob[1]|combout" is a latch
    Warning: Node "u1|mariob[169]|combout" is a latch
    Warning: Node "u1|mariob[233]|combout" is a latch
    Warning: Node "u1|mariob[185]|combout" is a latch
    Warning: Node "u1|mariob[121]|combout" is a latch
    Warning: Node "u1|mariob[165]|combout" is a latch
    Warning: Node "u1|mariob[229]|combout" is a latch
    Warning: Node "u1|mariob[69]|combout" is a latch
    Warning: Node "u1|mariob[197]|combout" is a latch
    Warning: Node "u1|mariob[117]|combout" is a latch
    Warning: Node "u1|mariob[189]|combout" is a latch
    Warning: Node "u1|mariob[125]|combout" is a latch
    Warning: Node "u1|mariob[105]|combout" is a latch
    Warning: Node "u1|mariob[41]|combout" is a latch
    Warning: Node "u1|mariob[113]|combout" is a latch
    Warning: Node "u1|mariob[73]|combout" is a latch
    Warning: Node "u1|mariob[201]|combout" is a latch
    Warning: Node "u1|mariob[57]|combout" is a latch
    Warning: Node "u1|mariob[101]|combout" is a latch
    Warning: Node "u1|mariob[37]|combout" is a latch
    Warning: Node "u1|mariob[133]|combout" is a latch
    Warning: Node "u1|mariob[5]|combout" is a latch
    Warning: Node "u1|mariob[85]|combout" is a latch
    Warning: Node "u1|mariob[213]|combout" is a latch
    Warning: Node "u1|mariob[181]|combout" is a latch
    Warning: Node "u1|mariob[53]|combout" is a latch
    Warning: Node "u1|mariob[173]|combout" is a latch
    Warning: Node "u1|mariob[237]|combout" is a latch
    Warning: Node "u1|mariob[77]|combout" is a latch
    Warning: Node "u1|mariob[205]|combout" is a latch
    Warning: Node "u1|mariob[61]|combout" is a latch
    Warning: Node "u1|mariob[81]|combout" is a latch
    Warning: Node "u1|mariob[209]|combout" is a latch
    Warning: Node "u1|mariob[177]|combout" is a latch
    Warning: Node "u1|mariob[49]|combout" is a latch
    Warning: Node "u1|mariob[137]|combout" is a latch
    Warning: Node "u1|mariob[9]|combout" is a latch
    Warning: Node "u1|mariob[153]|combout" is a latch
    Warning: Node "u1|mariob[217]|combout" is a latch
    Warning: Node "u1|mariob[149]|combout" is a latch
    Warning: Node "u1|mariob[21]|combout" is a latch
    Warning: Node "u1|mariob[109]|combout" is a latch
    Warning: Node "u1|mariob[45]|combout" is a latch
    Warning: Node "u1|mariob[141]|combout" is a latch
    Warning: Node "u1|mariob[13]|combout" is a latch
    Warning: Node "u1|mariob[157]|combout" is a latch
    Warning: Node "u1|mariob[221]|combout" is a latch
    Warning: Node "u1|mariob[145]|combout" is a latch
    Warning: Node "u1|mariob[17]|combout" is a latch
    Warning: Node "u1|mariob[89]|combout" is a latch
    Warning: Node "u1|mariob[25]|combout" is a latch
    Warning: Node "u1|mariob[93]|combout" is a latch
    Warning: Node "u1|mariob[29]|combout" is a latch
    Warning: Node "u1|mariob[160]|combout" is a latch
    Warning: Node "u1|mariob[224]|combout" is a latch
    Warning: Node "u1|mariob[64]|combout" is a latch
    Warning: Node "u1|mariob[192]|combout" is a latch
    Warning: Node "u1|mariob[164]|combout" is a latch
    Warning: Node "u1|mariob[228]|combout" is a latch
    Warning: Node "u1|mariob[96]|combout" is a latch
    Warning: Node "u1|mariob[32]|combout" is a latch
    Warning: Node "u1|mariob[128]|combout" is a latch
    Warning: Node "u1|mariob[0]|combout" is a latch
    Warning: Node "u1|mariob[100]|combout" is a latch
    Warning: Node "u1|mariob[36]|combout" is a latch
    Warning: Node "u1|mariob[68]|combout" is a latch
    Warning: Node "u1|mariob[196]|combout" is a latch
    Warning: Node "u1|mariob[116]|combout" is a latch
    Warning: Node "u1|mariob[188]|combout" is a latch
    Warning: Node "u1|mariob[124]|combout" is a latch
    Warning: Node "u1|mariob[168]|combout" is a latch
    Warning: Node "u1|mariob[232]|combout" is a latch
    Warning: Node "u1|mariob[184]|combout" is a latch
    Warning: Node "u1|mariob[120]|combout" is a latch
    Warning: Node "u1|mariob[132]|combout" is a latch
    Warning: Node "u1|mariob[4]|combout" is a latch
    Warning: Node "u1|mariob[84]|combout" is a latch
    Warning: Node "u1|mariob[212]|combout" is a latch
    Warning: Node "u1|mariob[180]|combout" is a latch
    Warning: Node "u1|mariob[52]|combout" is a latch
    Warning: Node "u1|mariob[172]|combout" is a latch
    Warning: Node "u1|mariob[236]|combout" is a latch
    Warning: Node "u1|mariob[76]|combout" is a latch
    Warning: Node "u1|mariob[204]|combout" is a latch
    Warning: Node "u1|mariob[60]|combout" is a latch
    Warning: Node "u1|mariob[104]|combout" is a latch
    Warning: Node "u1|mariob[40]|combout" is a latch
    Warning: Node "u1|mariob[112]|combout" is a latch
    Warning: Node "u1|mariob[72]|combout" is a latch
    Warning: Node "u1|mariob[200]|combout" is a latch
    Warning: Node "u1|mariob[56]|combout" is a latch
    Warning: Node "u1|mariob[148]|combout" is a latch
    Warning: Node "u1|mariob[20]|combout" is a latch
    Warning: Node "u1|mariob[108]|combout" is a latch
    Warning: Node "u1|mariob[44]|combout" is a latch
    Warning: Node "u1|mariob[140]|combout" is a latch
    Warning: Node "u1|mariob[12]|combout" is a latch
    Warning: Node "u1|mariob[156]|combout" is a latch
    Warning: Node "u1|mariob[220]|combout" is a latch
    Warning: Node "u1|mariob[80]|combout" is a latch
    Warning: Node "u1|mariob[208]|combout" is a latch
    Warning: Node "u1|mariob[176]|combout" is a latch
    Warning: Node "u1|mariob[48]|combout" is a latch
    Warning: Node "u1|mariob[136]|combout" is a latch
    Warning: Node "u1|mariob[8]|combout" is a latch
    Warning: Node "u1|mariob[152]|combout" is a latch
    Warning: Node "u1|mariob[216]|combout" is a latch
    Warning: Node "u1|mariob[92]|combout" is a latch
    Warning: Node "u1|mariob[28]|combout" is a latch
    Warning: Node "u1|mariob[144]|combout" is a latch
    Warning: Node "u1|mariob[16]|combout" is a latch
    Warning: Node "u1|mariob[88]|combout" is a latch
    Warning: Node "u1|mariob[24]|combout" is a latch
    Warning: Node "u1|mariog[87]|combout" is a latch
    Warning: Node "u1|mariog[119]|combout" is a latch
    Warning: Node "u1|mariog[127]|combout" is a latch
    Warning: Node "u1|mariog[235]|combout" is a latch
    Warning: Node "u1|mariog[239]|combout" is a latch
    Warning: Node "u1|mariog[91]|combout" is a latch
    Warning: Node "u1|mariog[83]|combout" is a latch
    Warning: Node "u1|mariog[71]|combout" is a latch
    Warning: Node "u1|mariog[79]|combout" is a latch
    Warning: Node "u1|mariog[123]|combout" is a latch
    Warning: Node "u1|mariog[151]|combout" is a latch
    Warning: Node "u1|mariog[159]|combout" is a latch
    Warning: Node "u1|mariog[183]|combout" is a latch
    Warning: Node "u1|mariog[191]|combout" is a latch
    Warning: Node "u1|mariog[23]|combout" is a latch
    Warning: Node "u1|mariog[31]|combout" is a latch
    Warning: Node "u1|mariog[63]|combout" is a latch
    Warning: Node "u1|mariog[215]|combout" is a latch
    Warning: Node "u1|mariog[223]|combout" is a latch
    Warning: Node "u1|mariog[203]|combout" is a latch
    Warning: Node "u1|mariog[207]|combout" is a latch
    Warning: Node "u1|mariog[231]|combout" is a latch
    Warning: Node "u1|mariog[227]|combout" is a latch
    Warning: Node "u1|mariog[107]|combout" is a latch
    Warning: Node "u1|mariog[99]|combout" is a latch
    Warning: Node "u1|mariog[67]|combout" is a latch
    Warning: Node "u1|mariog[155]|combout" is a latch
    Warning: Node "u1|mariog[147]|combout" is a latch
    Warning: Node "u1|mariog[171]|combout" is a latch
    Warning: Node "u1|mariog[175]|combout" is a latch
    Warning: Node "u1|mariog[143]|combout" is a latch
    Warning: Node "u1|mariog[187]|combout" is a latch
    Warning: Node "u1|mariog[179]|combout" is a latch
    Warning: Node "u1|mariog[27]|combout" is a latch
    Warning: Node "u1|mariog[19]|combout" is a latch
    Warning: Node "u1|mariog[47]|combout" is a latch
    Warning: Node "u1|mariog[15]|combout" is a latch
    Warning: Node "u1|mariog[59]|combout" is a latch
    Warning: Node "u1|mariog[219]|combout" is a latch
    Warning: Node "u1|mariog[211]|combout" is a latch
    Warning: Node "u1|mariog[199]|combout" is a latch
    Warning: Node "u1|mariog[195]|combout" is a latch
    Warning: Node "u1|mariog[167]|combout" is a latch
    Warning: Node "u1|mariog[163]|combout" is a latch
    Warning: Node "u1|mariog[35]|combout" is a latch
    Warning: Node "u1|mariog[178]|combout" is a latch
    Warning: Node "u1|mariog[114]|combout" is a latch
    Warning: Node "u1|mariog[50]|combout" is a latch
    Warning: Node "u1|mariog[170]|combout" is a latch
    Warning: Node "u1|mariog[234]|combout" is a latch
    Warning: Node "u1|mariog[122]|combout" is a latch
    Warning: Node "u1|mariog[166]|combout" is a latch
    Warning: Node "u1|mariog[230]|combout" is a latch
    Warning: Node "u1|mariog[70]|combout" is a latch
    Warning: Node "u1|mariog[198]|combout" is a latch
    Warning: Node "u1|mariog[182]|combout" is a latch
    Warning: Node "u1|mariog[118]|combout" is a latch
    Warning: Node "u1|mariog[126]|combout" is a latch
    Warning: Node "u1|mariog[82]|combout" is a latch
    Warning: Node "u1|mariog[210]|combout" is a latch
    Warning: Node "u1|mariog[106]|combout" is a latch
    Warning: Node "u1|mariog[66]|combout" is a latch
    Warning: Node "u1|mariog[194]|combout" is a latch
    Warning: Node "u1|mariog[74]|combout" is a latch
    Warning: Node "u1|mariog[202]|combout" is a latch
    Warning: Node "u1|mariog[154]|combout" is a latch
    Warning: Node "u1|mariog[218]|combout" is a latch
    Warning: Node "u1|mariog[186]|combout" is a latch
    Warning: Node "u1|mariog[58]|combout" is a latch
    Warning: Node "u1|mariog[102]|combout" is a latch
    Warning: Node "u1|mariog[134]|combout" is a latch
    Warning: Node "u1|mariog[54]|combout" is a latch
    Warning: Node "u1|mariog[174]|combout" is a latch
    Warning: Node "u1|mariog[238]|combout" is a latch
    Warning: Node "u1|mariog[78]|combout" is a latch
    Warning: Node "u1|mariog[206]|combout" is a latch
    Warning: Node "u1|mariog[158]|combout" is a latch
    Warning: Node "u1|mariog[222]|combout" is a latch
    Warning: Node "u1|mariog[190]|combout" is a latch
    Warning: Node "u1|mariog[62]|combout" is a latch
    Warning: Node "u1|mariog[146]|combout" is a latch
    Warning: Node "u1|mariog[18]|combout" is a latch
    Warning: Node "u1|mariog[130]|combout" is a latch
    Warning: Node "u1|mariog[138]|combout" is a latch
    Warning: Node "u1|mariog[90]|combout" is a latch
    Warning: Node "u1|mariog[26]|combout" is a latch
    Warning: Node "u1|mariog[86]|combout" is a latch
    Warning: Node "u1|mariog[214]|combout" is a latch
    Warning: Node "u1|mariog[110]|combout" is a latch
    Warning: Node "u1|mariog[46]|combout" is a latch
    Warning: Node "u1|mariog[142]|combout" is a latch
    Warning: Node "u1|mariog[14]|combout" is a latch
    Warning: Node "u1|mariog[94]|combout" is a latch
    Warning: Node "u1|mariog[30]|combout" is a latch
    Warning: Node "u1|mariog[98]|combout" is a latch
    Warning: Node "u1|mariog[226]|combout" is a latch
    Warning: Node "u1|mariog[150]|combout" is a latch
    Warning: Node "u1|mariog[22]|combout" is a latch
    Warning: Node "u1|mariog[162]|combout" is a latch
    Warning: Node "u1|mariog[34]|combout" is a latch
    Warning: Node "u1|mariog[97]|combout" is a latch
    Warning: Node "u1|mariog[225]|combout" is a latch
    Warning: Node "u1|mariog[161]|combout" is a latch
    Warning: Node "u1|mariog[33]|combout" is a latch
    Warning: Node "u1|mariog[129]|combout" is a latch
    Warning: Node "u1|mariog[193]|combout" is a latch
    Warning: Node "u1|mariog[101]|combout" is a latch
    Warning: Node "u1|mariog[229]|combout" is a latch
    Warning: Node "u1|mariog[65]|combout" is a latch
    Warning: Node "u1|mariog[165]|combout" is a latch
    Warning: Node "u1|mariog[37]|combout" is a latch
    Warning: Node "u1|mariog[133]|combout" is a latch
    Warning: Node "u1|mariog[197]|combout" is a latch
    Warning: Node "u1|mariog[117]|combout" is a latch
    Warning: Node "u1|mariog[189]|combout" is a latch
    Warning: Node "u1|mariog[125]|combout" is a latch
    Warning: Node "u1|mariog[105]|combout" is a latch
    Warning: Node "u1|mariog[233]|combout" is a latch
    Warning: Node "u1|mariog[185]|combout" is a latch
    Warning: Node "u1|mariog[121]|combout" is a latch
    Warning: Node "u1|mariog[69]|combout" is a latch
    Warning: Node "u1|mariog[149]|combout" is a latch
    Warning: Node "u1|mariog[213]|combout" is a latch
    Warning: Node "u1|mariog[181]|combout" is a latch
    Warning: Node "u1|mariog[53]|combout" is a latch
    Warning: Node "u1|mariog[109]|combout" is a latch
    Warning: Node "u1|mariog[237]|combout" is a latch
    Warning: Node "u1|mariog[141]|combout" is a latch
    Warning: Node "u1|mariog[205]|combout" is a latch
    Warning: Node "u1|mariog[61]|combout" is a latch
    Warning: Node "u1|mariog[169]|combout" is a latch
    Warning: Node "u1|mariog[41]|combout" is a latch
    Warning: Node "u1|mariog[113]|combout" is a latch
    Warning: Node "u1|mariog[137]|combout" is a latch
    Warning: Node "u1|mariog[201]|combout" is a latch
    Warning: Node "u1|mariog[57]|combout" is a latch
    Warning: Node "u1|mariog[85]|combout" is a latch
    Warning: Node "u1|mariog[21]|combout" is a latch
    Warning: Node "u1|mariog[173]|combout" is a latch
    Warning: Node "u1|mariog[45]|combout" is a latch
    Warning: Node "u1|mariog[77]|combout" is a latch
    Warning: Node "u1|mariog[13]|combout" is a latch
    Warning: Node "u1|mariog[93]|combout" is a latch
    Warning: Node "u1|mariog[221]|combout" is a latch
    Warning: Node "u1|mariog[145]|combout" is a latch
    Warning: Node "u1|mariog[209]|combout" is a latch
    Warning: Node "u1|mariog[177]|combout" is a latch
    Warning: Node "u1|mariog[49]|combout" is a latch
    Warning: Node "u1|mariog[73]|combout" is a latch
    Warning: Node "u1|mariog[89]|combout" is a latch
    Warning: Node "u1|mariog[217]|combout" is a latch
    Warning: Node "u1|mariog[157]|combout" is a latch
    Warning: Node "u1|mariog[29]|combout" is a latch
    Warning: Node "u1|mariog[81]|combout" is a latch
    Warning: Node "u1|mariog[17]|combout" is a latch
    Warning: Node "u1|mariog[153]|combout" is a latch
    Warning: Node "u1|mariog[25]|combout" is a latch
    Warning: Node "u1|mariog[96]|combout" is a latch
    Warning: Node "u1|mariog[224]|combout" is a latch
    Warning: Node "u1|mariog[128]|combout" is a latch
    Warning: Node "u1|mariog[192]|combout" is a latch
    Warning: Node "u1|mariog[160]|combout" is a latch
    Warning: Node "u1|mariog[32]|combout" is a latch
    Warning: Node "u1|mariog[64]|combout" is a latch
    Warning: Node "u1|mariog[100]|combout" is a latch
    Warning: Node "u1|mariog[228]|combout" is a latch
    Warning: Node "u1|mariog[132]|combout" is a latch
    Warning: Node "u1|mariog[196]|combout" is a latch
    Warning: Node "u1|mariog[116]|combout" is a latch
    Warning: Node "u1|mariog[188]|combout" is a latch
    Warning: Node "u1|mariog[124]|combout" is a latch
    Warning: Node "u1|mariog[104]|combout" is a latch
    Warning: Node "u1|mariog[232]|combout" is a latch
    Warning: Node "u1|mariog[184]|combout" is a latch
    Warning: Node "u1|mariog[120]|combout" is a latch
    Warning: Node "u1|mariog[164]|combout" is a latch
    Warning: Node "u1|mariog[36]|combout" is a latch
    Warning: Node "u1|mariog[68]|combout" is a latch
    Warning: Node "u1|mariog[148]|combout" is a latch
    Warning: Node "u1|mariog[212]|combout" is a latch
    Warning: Node "u1|mariog[180]|combout" is a latch
    Warning: Node "u1|mariog[52]|combout" is a latch
    Warning: Node "u1|mariog[108]|combout" is a latch
    Warning: Node "u1|mariog[236]|combout" is a latch
    Warning: Node "u1|mariog[140]|combout" is a latch
    Warning: Node "u1|mariog[204]|combout" is a latch
    Warning: Node "u1|mariog[60]|combout" is a latch
    Warning: Node "u1|mariog[168]|combout" is a latch
    Warning: Node "u1|mariog[40]|combout" is a latch
    Warning: Node "u1|mariog[112]|combout" is a latch
    Warning: Node "u1|mariog[136]|combout" is a latch
    Warning: Node "u1|mariog[200]|combout" is a latch
    Warning: Node "u1|mariog[56]|combout" is a latch
    Warning: Node "u1|mariog[84]|combout" is a latch
    Warning: Node "u1|mariog[20]|combout" is a latch
    Warning: Node "u1|mariog[172]|combout" is a latch
    Warning: Node "u1|mariog[44]|combout" is a latch
    Warning: Node "u1|mariog[76]|combout" is a latch
    Warning: Node "u1|mariog[12]|combout" is a latch
    Warning: Node "u1|mariog[92]|combout" is a latch
    Warning: Node "u1|mariog[220]|combout" is a latch
    Warning: Node "u1|mariog[144]|combout" is a latch
    Warning: Node "u1|mariog[208]|combout" is a latch
    Warning: Node "u1|mariog[176]|combout" is a latch
    Warning: Node "u1|mariog[48]|combout" is a latch
    Warning: Node "u1|mariog[72]|combout" is a latch
    Warning: Node "u1|mariog[8]|combout" is a latch
    Warning: Node "u1|mariog[88]|combout" is a latch
    Warning: Node "u1|mariog[216]|combout" is a latch
    Warning: Node "u1|mariog[156]|combout" is a latch
    Warning: Node "u1|mariog[28]|combout" is a latch
    Warning: Node "u1|mariog[80]|combout" is a latch
    Warning: Node "u1|mariog[16]|combout" is a latch
    Warning: Node "u1|mariog[152]|combout" is a latch
    Warning: Node "u1|mariog[24]|combout" is a latch
    Warning: Node "u1|marior[75]|combout" is a latch
    Warning: Node "u1|marior[203]|combout" is a latch
    Warning: Node "u1|marior[79]|combout" is a latch
    Warning: Node "u1|marior[207]|combout" is a latch
    Warning: Node "u1|marior[191]|combout" is a latch
    Warning: Node "u1|marior[123]|combout" is a latch
    Warning: Node "u1|marior[195]|combout" is a latch
    Warning: Node "u1|marior[67]|combout" is a latch
    Warning: Node "u1|marior[199]|combout" is a latch
    Warning: Node "u1|marior[139]|combout" is a latch
    Warning: Node "u1|marior[135]|combout" is a latch
    Warning: Node "u1|marior[119]|combout" is a latch
    Warning: Node "u1|marior[63]|combout" is a latch
    Warning: Node "u1|marior[99]|combout" is a latch
    Warning: Node "u1|marior[219]|combout" is a latch
    Warning: Node "u1|marior[187]|combout" is a latch
    Warning: Node "u1|marior[59]|combout" is a latch
    Warning: Node "u1|marior[107]|combout" is a latch
    Warning: Node "u1|marior[235]|combout" is a latch
    Warning: Node "u1|marior[239]|combout" is a latch
    Warning: Node "u1|marior[151]|combout" is a latch
    Warning: Node "u1|marior[215]|combout" is a latch
    Warning: Node "u1|marior[183]|combout" is a latch
    Warning: Node "u1|marior[55]|combout" is a latch
    Warning: Node "u1|marior[211]|combout" is a latch
    Warning: Node "u1|marior[179]|combout" is a latch
    Warning: Node "u1|marior[51]|combout" is a latch
    Warning: Node "u1|marior[223]|combout" is a latch
    Warning: Node "u1|marior[155]|combout" is a latch
    Warning: Node "u1|marior[27]|combout" is a latch
    Warning: Node "u1|marior[171]|combout" is a latch
    Warning: Node "u1|marior[175]|combout" is a latch
    Warning: Node "u1|marior[43]|combout" is a latch
    Warning: Node "u1|marior[47]|combout" is a latch
    Warning: Node "u1|marior[231]|combout" is a latch
    Warning: Node "u1|marior[227]|combout" is a latch
    Warning: Node "u1|marior[87]|combout" is a latch
    Warning: Node "u1|marior[23]|combout" is a latch
    Warning: Node "u1|marior[19]|combout" is a latch
    Warning: Node "u1|marior[159]|combout" is a latch
    Warning: Node "u1|marior[31]|combout" is a latch
    Warning: Node "u1|marior[167]|combout" is a latch
    Warning: Node "u1|marior[163]|combout" is a latch
    Warning: Node "u1|marior[39]|combout" is a latch
    Warning: Node "u1|marior[35]|combout" is a latch
    Warning: Node "u1|marior[178]|combout" is a latch
    Warning: Node "u1|marior[114]|combout" is a latch
    Warning: Node "u1|marior[102]|combout" is a latch
    Warning: Node "u1|marior[230]|combout" is a latch
    Warning: Node "u1|marior[50]|combout" is a latch
    Warning: Node "u1|marior[166]|combout" is a latch
    Warning: Node "u1|marior[38]|combout" is a latch
    Warning: Node "u1|marior[134]|combout" is a latch
    Warning: Node "u1|marior[198]|combout" is a latch
    Warning: Node "u1|marior[182]|combout" is a latch
    Warning: Node "u1|marior[118]|combout" is a latch
    Warning: Node "u1|marior[126]|combout" is a latch
    Warning: Node "u1|marior[146]|combout" is a latch
    Warning: Node "u1|marior[210]|combout" is a latch
    Warning: Node "u1|marior[106]|combout" is a latch
    Warning: Node "u1|marior[234]|combout" is a latch
    Warning: Node "u1|marior[122]|combout" is a latch
    Warning: Node "u1|marior[70]|combout" is a latch
    Warning: Node "u1|marior[54]|combout" is a latch
    Warning: Node "u1|marior[110]|combout" is a latch
    Warning: Node "u1|marior[238]|combout" is a latch
    Warning: Node "u1|marior[142]|combout" is a latch
    Warning: Node "u1|marior[206]|combout" is a latch
    Warning: Node "u1|marior[94]|combout" is a latch
    Warning: Node "u1|marior[222]|combout" is a latch
    Warning: Node "u1|marior[190]|combout" is a latch
    Warning: Node "u1|marior[62]|combout" is a latch
    Warning: Node "u1|marior[82]|combout" is a latch
    Warning: Node "u1|marior[18]|combout" is a latch
    Warning: Node "u1|marior[170]|combout" is a latch
    Warning: Node "u1|marior[42]|combout" is a latch
    Warning: Node "u1|marior[66]|combout" is a latch
    Warning: Node "u1|marior[194]|combout" is a latch
    Warning: Node "u1|marior[138]|combout" is a latch
    Warning: Node "u1|marior[202]|combout" is a latch
    Warning: Node "u1|marior[90]|combout" is a latch
    Warning: Node "u1|marior[218]|combout" is a latch
    Warning: Node "u1|marior[186]|combout" is a latch
    Warning: Node "u1|marior[58]|combout" is a latch
    Warning: Node "u1|marior[150]|combout" is a latch
    Warning: Node "u1|marior[214]|combout" is a latch
    Warning: Node "u1|marior[174]|combout" is a latch
    Warning: Node "u1|marior[46]|combout" is a latch
    Warning: Node "u1|marior[78]|combout" is a latch
    Warning: Node "u1|marior[158]|combout" is a latch
    Warning: Node "u1|marior[30]|combout" is a latch
    Warning: Node "u1|marior[130]|combout" is a latch
    Warning: Node "u1|marior[74]|combout" is a latch
    Warning: Node "u1|marior[154]|combout" is a latch
    Warning: Node "u1|marior[26]|combout" is a latch
    Warning: Node "u1|marior[86]|combout" is a latch
    Warning: Node "u1|marior[22]|combout" is a latch
    Warning: Node "u1|marior[162]|combout" is a latch
    Warning: Node "u1|marior[226]|combout" is a latch
    Warning: Node "u1|marior[98]|combout" is a latch
    Warning: Node "u1|marior[34]|combout" is a latch
    Warning: Node "u1|marior[161]|combout" is a latch
    Warning: Node "u1|marior[225]|combout" is a latch
    Warning: Node "u1|marior[97]|combout" is a latch
    Warning: Node "u1|marior[33]|combout" is a latch
    Warning: Node "u1|marior[65]|combout" is a latch
    Warning: Node "u1|marior[193]|combout" is a latch
    Warning: Node "u1|marior[129]|combout" is a latch
    Warning: Node "u1|marior[169]|combout" is a latch
    Warning: Node "u1|marior[233]|combout" is a latch
    Warning: Node "u1|marior[185]|combout" is a latch
    Warning: Node "u1|marior[121]|combout" is a latch
    Warning: Node "u1|marior[165]|combout" is a latch
    Warning: Node "u1|marior[229]|combout" is a latch
    Warning: Node "u1|marior[69]|combout" is a latch
    Warning: Node "u1|marior[197]|combout" is a latch
    Warning: Node "u1|marior[117]|combout" is a latch
    Warning: Node "u1|marior[189]|combout" is a latch
    Warning: Node "u1|marior[125]|combout" is a latch
    Warning: Node "u1|marior[105]|combout" is a latch
    Warning: Node "u1|marior[41]|combout" is a latch
    Warning: Node "u1|marior[113]|combout" is a latch
    Warning: Node "u1|marior[73]|combout" is a latch
    Warning: Node "u1|marior[201]|combout" is a latch
    Warning: Node "u1|marior[57]|combout" is a latch
    Warning: Node "u1|marior[101]|combout" is a latch
    Warning: Node "u1|marior[37]|combout" is a latch
    Warning: Node "u1|marior[133]|combout" is a latch
    Warning: Node "u1|marior[85]|combout" is a latch
    Warning: Node "u1|marior[213]|combout" is a latch
    Warning: Node "u1|marior[181]|combout" is a latch
    Warning: Node "u1|marior[53]|combout" is a latch
    Warning: Node "u1|marior[173]|combout" is a latch
    Warning: Node "u1|marior[237]|combout" is a latch
    Warning: Node "u1|marior[77]|combout" is a latch
    Warning: Node "u1|marior[205]|combout" is a latch
    Warning: Node "u1|marior[61]|combout" is a latch
    Warning: Node "u1|marior[81]|combout" is a latch
    Warning: Node "u1|marior[209]|combout" is a latch
    Warning: Node "u1|marior[177]|combout" is a latch
    Warning: Node "u1|marior[49]|combout" is a latch
    Warning: Node "u1|marior[137]|combout" is a latch
    Warning: Node "u1|marior[153]|combout" is a latch
    Warning: Node "u1|marior[217]|combout" is a latch
    Warning: Node "u1|marior[149]|combout" is a latch
    Warning: Node "u1|marior[21]|combout" is a latch
    Warning: Node "u1|marior[109]|combout" is a latch
    Warning: Node "u1|marior[45]|combout" is a latch
    Warning: Node "u1|marior[141]|combout" is a latch
    Warning: Node "u1|marior[157]|combout" is a latch
    Warning: Node "u1|marior[221]|combout" is a latch
    Warning: Node "u1|marior[145]|combout" is a latch
    Warning: Node "u1|marior[17]|combout" is a latch
    Warning: Node "u1|marior[89]|combout" is a latch
    Warning: Node "u1|marior[25]|combout" is a latch
    Warning: Node "u1|marior[93]|combout" is a latch
    Warning: Node "u1|marior[29]|combout" is a latch
    Warning: Node "u1|marior[160]|combout" is a latch
    Warning: Node "u1|marior[224]|combout" is a latch
    Warning: Node "u1|marior[64]|combout" is a latch
    Warning: Node "u1|marior[192]|combout" is a latch
    Warning: Node "u1|marior[96]|combout" is a latch
    Warning: Node "u1|marior[32]|combout" is a latch
    Warning: Node "u1|marior[128]|combout" is a latch
    Warning: Node "u1|marior[68]|combout" is a latch
    Warning: Node "u1|marior[196]|combout" is a latch
    Warning: Node "u1|marior[164]|combout" is a latch
    Warning: Node "u1|marior[228]|combout" is a latch
    Warning: Node "u1|marior[132]|combout" is a latch
    Warning: Node "u1|marior[100]|combout" is a latch
    Warning: Node "u1|marior[36]|combout" is a latch
    Warning: Node "u1|marior[116]|combout" is a latch
    Warning: Node "u1|marior[188]|combout" is a latch
    Warning: Node "u1|marior[124]|combout" is a latch
    Warning: Node "u1|marior[84]|combout" is a latch
    Warning: Node "u1|marior[212]|combout" is a latch
    Warning: Node "u1|marior[180]|combout" is a latch
    Warning: Node "u1|marior[52]|combout" is a latch
    Warning: Node "u1|marior[172]|combout" is a latch
    Warning: Node "u1|marior[236]|combout" is a latch
    Warning: Node "u1|marior[76]|combout" is a latch
    Warning: Node "u1|marior[204]|combout" is a latch
    Warning: Node "u1|marior[60]|combout" is a latch
    Warning: Node "u1|marior[168]|combout" is a latch
    Warning: Node "u1|marior[232]|combout" is a latch
    Warning: Node "u1|marior[184]|combout" is a latch
    Warning: Node "u1|marior[120]|combout" is a latch
    Warning: Node "u1|marior[148]|combout" is a latch
    Warning: Node "u1|marior[20]|combout" is a latch
    Warning: Node "u1|marior[108]|combout" is a latch
    Warning: Node "u1|marior[44]|combout" is a latch
    Warning: Node "u1|marior[140]|combout" is a latch
    Warning: Node "u1|marior[12]|combout" is a latch
    Warning: Node "u1|marior[156]|combout" is a latch
    Warning: Node "u1|marior[220]|combout" is a latch
    Warning: Node "u1|marior[104]|combout" is a latch
    Warning: Node "u1|marior[40]|combout" is a latch
    Warning: Node "u1|marior[112]|combout" is a latch
    Warning: Node "u1|marior[72]|combout" is a latch
    Warning: Node "u1|marior[200]|combout" is a latch
    Warning: Node "u1|marior[56]|combout" is a latch
    Warning: Node "u1|marior[92]|combout" is a latch
    Warning: Node "u1|marior[28]|combout" is a latch
    Warning: Node "u1|marior[80]|combout" is a latch
    Warning: Node "u1|marior[208]|combout" is a latch
    Warning: Node "u1|marior[176]|combout" is a latch
    Warning: Node "u1|marior[48]|combout" is a latch
    Warning: Node "u1|marior[136]|combout" is a latch
    Warning: Node "u1|marior[8]|combout" is a latch
    Warning: Node "u1|marior[152]|combout" is a latch
    Warning: Node "u1|marior[216]|combout" is a latch
    Warning: Node "u1|marior[144]|combout" is a latch
    Warning: Node "u1|marior[16]|combout" is a latch
    Warning: Node "u1|marior[88]|combout" is a latch
    Warning: Node "u1|marior[24]|combout" is a latch
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_ffh1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a* 
    Info: Entity dcfifo_neh1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe18|dffe19a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a* 
Info: Reading SDC File: 'Camera.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[0]} {u6|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase -105.00 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[1]} {u6|altpll_component|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[2]} {u6|altpll_component|auto_generated|pll1|clk[2]}
    Info: create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[3]} {u6|altpll_component|auto_generated|pll1|clk[3]}
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Warning: Node: CAMERA_PIXCLK was determined to be a clock but was found without an associated clock assignment.
Warning: Node: I2C_CCD_Config:u8|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning: Node: RAW2RGB:u4|dval_ctrl was determined to be a clock but was found without an associated clock assignment.
Warning: Node: ltp_controller:u1|y_cnt[2] was determined to be a clock but was found without an associated clock assignment.
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {LCD_CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {LCD_CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {LCD_CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {LCD_CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {LCD_CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {LCD_CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {LCD_CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {LCD_CLK}] -hold 0.020
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 8 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   20.000    CLOCK2_50
    Info:   20.000    CLOCK3_50
    Info:   20.000     CLOCK_50
    Info:   30.303      LCD_CLK
    Info:   10.000 u6|altpll_component|auto_generated|pll1|clk[0]
    Info:   10.000 u6|altpll_component|auto_generated|pll1|clk[1]
    Info:   40.000 u6|altpll_component|auto_generated|pll1|clk[2]
    Info:   30.000 u6|altpll_component|auto_generated|pll1|clk[3]
Info: Automatically promoted node CLOCK2_50~input (placed in PIN AG14 (CLK15, DIFFCLK_6p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node I2C_CCD_Config:u8|mI2C_CTRL_CLK
Info: Automatically promoted node sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[0] (placed in counter C0 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info: Automatically promoted node sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[1] (placed in counter C2 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info: Automatically promoted node sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[2] (placed in counter C3 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info: Automatically promoted node sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|clk[3] (placed in counter C1 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info: Automatically promoted node CAMERA_PIXCLK~input (placed in PIN J27 (CLK4, DIFFCLK_2p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node ltp_controller:u1|WideNor0~2 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node I2C_CCD_Config:u8|I2C_Controller:u0|I2C_SCLK~1
        Info: Destination node I2C_CCD_Config:u8|mI2C_CTRL_CLK~0
Info: Automatically promoted node Reset_Delay:u2|oRST_0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Sdram_Control:u7|mLENGTH[7]~0
        Info: Destination node Reset_Delay:u2|oRST_0~1
Info: Automatically promoted node Reset_Delay:u2|oRST_2 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node I2C_CCD_Config:u8|i2c_reset~1
        Info: Destination node Reset_Delay:u2|oRST_2~0
        Info: Destination node ltp_controller:u1|distance[12]~22
        Info: Destination node ltp_controller:u1|time_count[0]~7
        Info: Destination node ltp_controller:u1|time_count[7]~10
Info: Automatically promoted node Reset_Delay:u2|oRST_1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Reset_Delay:u2|oRST_1~1
        Info: Destination node CAMERA_RESET_n~output
Info: Automatically promoted node Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_9d9:wraclr|dffe17a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|valid_wrreq~0
Info: Automatically promoted node Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|dffpipe_9d9:wraclr|dffe17a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_neh1:auto_generated|valid_wrreq~0
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 26 registers into blocks of type I/O Output Buffer
Warning: PLL "sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|pll1" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|pll1" output port clk[2] feeds output pin "CAMERA_XCLKIN~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "sdram_pll:u6|altpll:altpll_component|altpll_qsr2:auto_generated|pll1" output port clk[3] feeds output pin "LCD_DCLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "EPCS_ASDO"
    Warning: Ignored I/O standard assignment to node "EPCS_DATA0"
    Warning: Ignored I/O standard assignment to node "EPCS_DCLK"
    Warning: Ignored I/O standard assignment to node "EPCS_NCSO"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "EPCS_ASDO" is assigned to location or region, but does not exist in design
    Warning: Node "EPCS_DATA0" is assigned to location or region, but does not exist in design
    Warning: Node "EPCS_DCLK" is assigned to location or region, but does not exist in design
    Warning: Node "EPCS_NCSO" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:08
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:05
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:18
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 3% of the available device resources
    Info: Router estimated peak interconnect usage is 43% of the available device resources in the region that extends from location X81_Y37 to location X91_Y48
Info: Fitter routing operations ending: elapsed time is 00:00:20
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: 131 pins must meet Altera requirements for 3.3, 3.0, and 2.5-V interfaces. Refer to the device Application Note 447 (Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems).
    Info: Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
    Info: Pin CLOCK3_50 uses I/O standard 3.3-V LVTTL at AG15
    Info: Pin SMA_CLKIN uses I/O standard 3.3-V LVTTL at AH14
    Info: Pin UART_RTS uses I/O standard 3.3-V LVTTL at J13
    Info: Pin SD_WP_N uses I/O standard 3.3-V LVTTL at AF14
    Info: Pin AUD_ADCDAT uses I/O standard 3.3-V LVTTL at D2
    Info: Pin ENET0_LINK100 uses I/O standard 3.3-V LVTTL at C14
    Info: Pin ENETCLK_25 uses I/O standard 3.3-V LVTTL at A14
    Info: Pin ENET1_LINK100 uses I/O standard 3.3-V LVTTL at D13
    Info: Pin TD_CLK27 uses I/O standard 3.3-V LVTTL at B14
    Info: Pin TD_DATA[0] uses I/O standard 3.3-V LVTTL at E8
    Info: Pin TD_DATA[1] uses I/O standard 3.3-V LVTTL at A7
    Info: Pin TD_DATA[2] uses I/O standard 3.3-V LVTTL at D8
    Info: Pin TD_DATA[3] uses I/O standard 3.3-V LVTTL at C7
    Info: Pin TD_DATA[4] uses I/O standard 3.3-V LVTTL at D7
    Info: Pin TD_DATA[5] uses I/O standard 3.3-V LVTTL at D6
    Info: Pin TD_DATA[6] uses I/O standard 3.3-V LVTTL at E7
    Info: Pin TD_DATA[7] uses I/O standard 3.3-V LVTTL at F7
    Info: Pin TD_HS uses I/O standard 3.3-V LVTTL at E5
    Info: Pin TD_VS uses I/O standard 3.3-V LVTTL at E4
    Info: Pin OTG_DREQ[0] uses I/O standard 3.3-V LVTTL at J1
    Info: Pin OTG_DREQ[1] uses I/O standard 3.3-V LVTTL at B4
    Info: Pin OTG_INT[0] uses I/O standard 3.3-V LVTTL at A6
    Info: Pin OTG_INT[1] uses I/O standard 3.3-V LVTTL at D5
    Info: Pin IRDA_RXD uses I/O standard 3.3-V LVTTL at Y15
    Info: Pin FL_RY uses I/O standard 3.3-V LVTTL at Y1
    Info: Pin EX_IO[0] uses I/O standard 3.3-V LVTTL at J10
    Info: Pin EX_IO[1] uses I/O standard 3.3-V LVTTL at J14
    Info: Pin EX_IO[2] uses I/O standard 3.3-V LVTTL at H13
    Info: Pin EX_IO[3] uses I/O standard 3.3-V LVTTL at H14
    Info: Pin EX_IO[4] uses I/O standard 3.3-V LVTTL at F14
    Info: Pin EX_IO[5] uses I/O standard 3.3-V LVTTL at E10
    Info: Pin EX_IO[6] uses I/O standard 3.3-V LVTTL at D9
    Info: Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at L3
    Info: Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at L1
    Info: Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at L2
    Info: Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at K7
    Info: Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at K1
    Info: Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at K2
    Info: Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at M3
    Info: Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at M5
    Info: Pin PS2_CLK uses I/O standard 3.3-V LVTTL at G6
    Info: Pin PS2_CLK2 uses I/O standard 3.3-V LVTTL at G5
    Info: Pin PS2_DAT uses I/O standard 3.3-V LVTTL at H5
    Info: Pin PS2_DAT2 uses I/O standard 3.3-V LVTTL at F5
    Info: Pin SD_CMD uses I/O standard 3.3-V LVTTL at AD14
    Info: Pin SD_DAT[0] uses I/O standard 3.3-V LVTTL at AE14
    Info: Pin SD_DAT[1] uses I/O standard 3.3-V LVTTL at AF13
    Info: Pin SD_DAT[2] uses I/O standard 3.3-V LVTTL at AB14
    Info: Pin SD_DAT[3] uses I/O standard 3.3-V LVTTL at AC14
    Info: Pin AUD_ADCLRCK uses I/O standard 3.3-V LVTTL at C2
    Info: Pin AUD_BCLK uses I/O standard 3.3-V LVTTL at F2
    Info: Pin AUD_DACLRCK uses I/O standard 3.3-V LVTTL at E3
    Info: Pin EEP_I2C_SDAT uses I/O standard 3.3-V LVTTL at E14
    Info: Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at A8
    Info: Pin OTG_DATA[0] uses I/O standard 3.3-V LVTTL at J6
    Info: Pin OTG_DATA[1] uses I/O standard 3.3-V LVTTL at K4
    Info: Pin OTG_DATA[2] uses I/O standard 3.3-V LVTTL at J5
    Info: Pin OTG_DATA[3] uses I/O standard 3.3-V LVTTL at K3
    Info: Pin OTG_DATA[4] uses I/O standard 3.3-V LVTTL at J4
    Info: Pin OTG_DATA[5] uses I/O standard 3.3-V LVTTL at J3
    Info: Pin OTG_DATA[6] uses I/O standard 3.3-V LVTTL at J7
    Info: Pin OTG_DATA[7] uses I/O standard 3.3-V LVTTL at H6
    Info: Pin OTG_DATA[8] uses I/O standard 3.3-V LVTTL at H3
    Info: Pin OTG_DATA[9] uses I/O standard 3.3-V LVTTL at H4
    Info: Pin OTG_DATA[10] uses I/O standard 3.3-V LVTTL at G1
    Info: Pin OTG_DATA[11] uses I/O standard 3.3-V LVTTL at G2
    Info: Pin OTG_DATA[12] uses I/O standard 3.3-V LVTTL at G3
    Info: Pin OTG_DATA[13] uses I/O standard 3.3-V LVTTL at F1
    Info: Pin OTG_DATA[14] uses I/O standard 3.3-V LVTTL at F3
    Info: Pin OTG_DATA[15] uses I/O standard 3.3-V LVTTL at G4
    Info: Pin OTG_FSPEED uses I/O standard 3.3-V LVTTL at C6
    Info: Pin OTG_LSPEED uses I/O standard 3.3-V LVTTL at B6
    Info: Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3
    Info: Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4
    Info: Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4
    Info: Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4
    Info: Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6
    Info: Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6
    Info: Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6
    Info: Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7
    Info: Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1
    Info: Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2
    Info: Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2
    Info: Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1
    Info: Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3
    Info: Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4
    Info: Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3
    Info: Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3
    Info: Pin FL_DQ[0] uses I/O standard 3.3-V LVTTL at AH8
    Info: Pin FL_DQ[1] uses I/O standard 3.3-V LVTTL at AF10
    Info: Pin FL_DQ[2] uses I/O standard 3.3-V LVTTL at AG10
    Info: Pin FL_DQ[3] uses I/O standard 3.3-V LVTTL at AH10
    Info: Pin FL_DQ[4] uses I/O standard 3.3-V LVTTL at AF11
    Info: Pin FL_DQ[5] uses I/O standard 3.3-V LVTTL at AG11
    Info: Pin FL_DQ[6] uses I/O standard 3.3-V LVTTL at AH11
    Info: Pin FL_DQ[7] uses I/O standard 3.3-V LVTTL at AF12
    Info: Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3
    Info: Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2
    Info: Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4
    Info: Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1
    Info: Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3
    Info: Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2
    Info: Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1
    Info: Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3
    Info: Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3
    Info: Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4
    Info: Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1
    Info: Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3
    Info: Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2
    Info: Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1
    Info: Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3
    Info: Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2
    Info: Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8
    Info: Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8
    Info: Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2
    Info: Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3
    Info: Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4
    Info: Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4
    Info: Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7
    Info: Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7
    Info: Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5
    Info: Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7
    Info: Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1
    Info: Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2
    Info: Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3
    Info: Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3
    Info: Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4
    Info: Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1
    Info: Pin UART_RXD uses I/O standard 3.3-V LVTTL at G12
    Info: Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at AG14
Warning: Following 76 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin EX_IO[0] has a permanently disabled output enable
    Info: Pin EX_IO[1] has a permanently disabled output enable
    Info: Pin EX_IO[2] has a permanently disabled output enable
    Info: Pin EX_IO[3] has a permanently disabled output enable
    Info: Pin EX_IO[4] has a permanently disabled output enable
    Info: Pin EX_IO[5] has a permanently disabled output enable
    Info: Pin EX_IO[6] has a permanently disabled output enable
    Info: Pin LCD_DATA[0] has a permanently disabled output enable
    Info: Pin LCD_DATA[1] has a permanently disabled output enable
    Info: Pin LCD_DATA[2] has a permanently disabled output enable
    Info: Pin LCD_DATA[3] has a permanently disabled output enable
    Info: Pin LCD_DATA[4] has a permanently disabled output enable
    Info: Pin LCD_DATA[5] has a permanently disabled output enable
    Info: Pin LCD_DATA[6] has a permanently disabled output enable
    Info: Pin LCD_DATA[7] has a permanently disabled output enable
    Info: Pin PS2_CLK has a permanently disabled output enable
    Info: Pin PS2_CLK2 has a permanently disabled output enable
    Info: Pin PS2_DAT has a permanently disabled output enable
    Info: Pin PS2_DAT2 has a permanently disabled output enable
    Info: Pin SD_CMD has a permanently disabled output enable
    Info: Pin SD_DAT[0] has a permanently disabled output enable
    Info: Pin SD_DAT[1] has a permanently disabled output enable
    Info: Pin SD_DAT[2] has a permanently disabled output enable
    Info: Pin SD_DAT[3] has a permanently disabled output enable
    Info: Pin AUD_ADCLRCK has a permanently disabled output enable
    Info: Pin AUD_BCLK has a permanently disabled output enable
    Info: Pin AUD_DACLRCK has a permanently disabled output enable
    Info: Pin EEP_I2C_SDAT has a permanently disabled output enable
    Info: Pin I2C_SDAT has a permanently disabled output enable
    Info: Pin ENET0_MDIO has a permanently disabled output enable
    Info: Pin ENET1_MDIO has a permanently disabled output enable
    Info: Pin OTG_DATA[0] has a permanently disabled output enable
    Info: Pin OTG_DATA[1] has a permanently disabled output enable
    Info: Pin OTG_DATA[2] has a permanently disabled output enable
    Info: Pin OTG_DATA[3] has a permanently disabled output enable
    Info: Pin OTG_DATA[4] has a permanently disabled output enable
    Info: Pin OTG_DATA[5] has a permanently disabled output enable
    Info: Pin OTG_DATA[6] has a permanently disabled output enable
    Info: Pin OTG_DATA[7] has a permanently disabled output enable
    Info: Pin OTG_DATA[8] has a permanently disabled output enable
    Info: Pin OTG_DATA[9] has a permanently disabled output enable
    Info: Pin OTG_DATA[10] has a permanently disabled output enable
    Info: Pin OTG_DATA[11] has a permanently disabled output enable
    Info: Pin OTG_DATA[12] has a permanently disabled output enable
    Info: Pin OTG_DATA[13] has a permanently disabled output enable
    Info: Pin OTG_DATA[14] has a permanently disabled output enable
    Info: Pin OTG_DATA[15] has a permanently disabled output enable
    Info: Pin OTG_FSPEED has a permanently disabled output enable
    Info: Pin OTG_LSPEED has a permanently disabled output enable
    Info: Pin SRAM_DQ[0] has a permanently disabled output enable
    Info: Pin SRAM_DQ[1] has a permanently disabled output enable
    Info: Pin SRAM_DQ[2] has a permanently disabled output enable
    Info: Pin SRAM_DQ[3] has a permanently disabled output enable
    Info: Pin SRAM_DQ[4] has a permanently disabled output enable
    Info: Pin SRAM_DQ[5] has a permanently disabled output enable
    Info: Pin SRAM_DQ[6] has a permanently disabled output enable
    Info: Pin SRAM_DQ[7] has a permanently disabled output enable
    Info: Pin SRAM_DQ[8] has a permanently disabled output enable
    Info: Pin SRAM_DQ[9] has a permanently disabled output enable
    Info: Pin SRAM_DQ[10] has a permanently disabled output enable
    Info: Pin SRAM_DQ[11] has a permanently disabled output enable
    Info: Pin SRAM_DQ[12] has a permanently disabled output enable
    Info: Pin SRAM_DQ[13] has a permanently disabled output enable
    Info: Pin SRAM_DQ[14] has a permanently disabled output enable
    Info: Pin SRAM_DQ[15] has a permanently disabled output enable
    Info: Pin FL_DQ[0] has a permanently disabled output enable
    Info: Pin FL_DQ[1] has a permanently disabled output enable
    Info: Pin FL_DQ[2] has a permanently disabled output enable
    Info: Pin FL_DQ[3] has a permanently disabled output enable
    Info: Pin FL_DQ[4] has a permanently disabled output enable
    Info: Pin FL_DQ[5] has a permanently disabled output enable
    Info: Pin FL_DQ[6] has a permanently disabled output enable
    Info: Pin FL_DQ[7] has a permanently disabled output enable
    Info: Pin TOUCH_I2C_SDA has a permanently disabled output enable
    Info: Pin LSENSOR_SDA has a permanently disabled output enable
    Info: Pin GSENSOR_SDA_SDI_SDIO has a permanently disabled output enable
Info: Quartus II Fitter was successful. 0 errors, 688 warnings
    Info: Peak virtual memory: 558 megabytes
    Info: Processing ended: Wed Dec 11 17:38:33 2019
    Info: Elapsed time: 00:01:10
    Info: Total CPU time (on all processors): 00:01:11


