TimeQuest Timing Analyzer report for TSL2561_test
Sun Sep 20 10:06:24 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'seven_seg_display:U0|FD[10]'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'seven_seg_display:U0|FD[10]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'seven_seg_display:U0|FD[10]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'seven_seg_display:U0|FD[10]'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'seven_seg_display:U0|FD[10]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'seven_seg_display:U0|FD[10]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'seven_seg_display:U0|FD[10]'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'seven_seg_display:U0|FD[10]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'seven_seg_display:U0|FD[10]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TSL2561_test                                                      ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16Q240C8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.50        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  50.0%      ;
;     Processors 5-8         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clk                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                         ;
; seven_seg_display:U0|FD[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { seven_seg_display:U0|FD[10] } ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                ;
+------------+-----------------+-----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note ;
+------------+-----------------+-----------------------------+------+
; 26.64 MHz  ; 26.64 MHz       ; clk                         ;      ;
; 346.14 MHz ; 346.14 MHz      ; seven_seg_display:U0|FD[10] ;      ;
+------------+-----------------+-----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+-----------------------------+---------+---------------+
; Clock                       ; Slack   ; End Point TNS ;
+-----------------------------+---------+---------------+
; clk                         ; -36.532 ; -1268.172     ;
; seven_seg_display:U0|FD[10] ; -1.909  ; -13.526       ;
+-----------------------------+---------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; clk                         ; 0.177 ; 0.000         ;
; seven_seg_display:U0|FD[10] ; 0.455 ; 0.000         ;
+-----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -255.790      ;
; seven_seg_display:U0|FD[10] ; -1.487 ; -19.331       ;
+-----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                             ;
+---------+----------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -36.532 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.086     ; 37.447     ;
; -36.516 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.086     ; 37.431     ;
; -36.334 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.086     ; 37.249     ;
; -36.316 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.363      ; 37.680     ;
; -36.315 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.363      ; 37.679     ;
; -36.284 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.363      ; 37.648     ;
; -36.283 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.363      ; 37.647     ;
; -36.282 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.363      ; 37.646     ;
; -36.251 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.363      ; 37.615     ;
; -36.138 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.363      ; 37.502     ;
; -36.137 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.363      ; 37.501     ;
; -36.106 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.363      ; 37.470     ;
; -35.893 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.387      ; 37.281     ;
; -35.889 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.387      ; 37.277     ;
; -35.877 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.387      ; 37.265     ;
; -35.873 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.387      ; 37.261     ;
; -35.695 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.387      ; 37.083     ;
; -35.691 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.387      ; 37.079     ;
; -35.405 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 36.323     ;
; -34.766 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.390      ; 36.157     ;
; -34.762 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.390      ; 36.153     ;
; -34.197 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.366      ; 35.564     ;
; -34.196 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.366      ; 35.563     ;
; -34.165 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.366      ; 35.532     ;
; -32.409 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.364      ; 33.774     ;
; -32.408 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.364      ; 33.773     ;
; -32.377 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.364      ; 33.742     ;
; -32.351 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.085     ; 33.267     ;
; -31.712 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.388      ; 33.101     ;
; -31.708 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.388      ; 33.097     ;
; -30.535 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 31.452     ;
; -30.106 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.088     ; 31.019     ;
; -30.106 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.088     ; 31.019     ;
; -29.998 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.087     ; 30.912     ;
; -29.977 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.086     ; 30.892     ;
; -29.977 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.086     ; 30.892     ;
; -29.896 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.389      ; 31.286     ;
; -29.892 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.389      ; 31.282     ;
; -29.869 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.089     ; 30.781     ;
; -29.869 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.089     ; 30.781     ;
; -29.869 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.085     ; 30.785     ;
; -29.845 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.089     ; 30.757     ;
; -29.845 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.089     ; 30.757     ;
; -29.761 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.088     ; 30.674     ;
; -29.737 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.088     ; 30.650     ;
; -29.727 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.108     ; 30.620     ;
; -29.694 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.108     ; 30.587     ;
; -29.685 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.089     ; 30.597     ;
; -29.685 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.089     ; 30.597     ;
; -29.582 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.087     ; 30.496     ;
; -29.577 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.088     ; 30.490     ;
; -29.549 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.108     ; 30.442     ;
; -29.543 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.365      ; 30.909     ;
; -29.542 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.365      ; 30.908     ;
; -29.511 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.365      ; 30.877     ;
; -29.453 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.085     ; 30.369     ;
; -29.345 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.088     ; 30.258     ;
; -29.321 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.088     ; 30.234     ;
; -29.161 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.088     ; 30.074     ;
; -28.607 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.087     ; 29.521     ;
; -28.607 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.087     ; 29.521     ;
; -28.499 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.086     ; 29.414     ;
; -28.083 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.086     ; 28.998     ;
; -27.608 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.105     ; 28.504     ;
; -27.331 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 28.248     ;
; -26.692 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.389      ; 28.082     ;
; -26.688 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.389      ; 28.078     ;
; -25.957 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.087     ; 26.871     ;
; -25.957 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.087     ; 26.871     ;
; -25.849 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.086     ; 26.764     ;
; -25.820 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.107     ; 26.714     ;
; -25.433 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.086     ; 26.348     ;
; -24.950 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.365      ; 26.316     ;
; -24.949 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.365      ; 26.315     ;
; -24.918 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.365      ; 26.284     ;
; -23.506 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 24.423     ;
; -22.954 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.106     ; 23.849     ;
; -22.867 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.389      ; 24.257     ;
; -22.863 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.389      ; 24.253     ;
; -22.157 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.087     ; 23.071     ;
; -22.157 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.087     ; 23.071     ;
; -22.049 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.086     ; 22.964     ;
; -21.633 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.086     ; 22.548     ;
; -21.156 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.365      ; 22.522     ;
; -21.155 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.365      ; 22.521     ;
; -21.124 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.365      ; 22.490     ;
; -19.625 ; TSL2561:U1|TSL2561_int[5]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 20.542     ;
; -19.400 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.106     ; 20.295     ;
; -19.021 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.087     ; 19.935     ;
; -18.986 ; TSL2561:U1|TSL2561_int[5]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.389      ; 20.376     ;
; -18.982 ; TSL2561:U1|TSL2561_int[5]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.389      ; 20.372     ;
; -18.937 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.087     ; 19.851     ;
; -18.817 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.086     ; 19.732     ;
; -18.709 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.088     ; 19.622     ;
; -18.642 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.089     ; 19.554     ;
; -18.486 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.089     ; 19.398     ;
; -18.454 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx2[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 19.371     ;
; -18.415 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx2[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 19.332     ;
; -18.382 ; TSL2561:U1|TSL2561_int[5]  ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.087     ; 19.296     ;
; -18.382 ; TSL2561:U1|TSL2561_int[5]  ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.087     ; 19.296     ;
+---------+----------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'seven_seg_display:U0|FD[10]'                                                                                                                     ;
+--------+------------------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.909 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.559      ;
; -1.901 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.551      ;
; -1.889 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[1] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.079     ; 2.811      ;
; -1.888 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.538      ;
; -1.881 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.531      ;
; -1.881 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[4] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.079     ; 2.803      ;
; -1.880 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.530      ;
; -1.873 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.523      ;
; -1.868 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[0] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.079     ; 2.790      ;
; -1.862 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.512      ;
; -1.861 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[5] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.079     ; 2.783      ;
; -1.860 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.510      ;
; -1.860 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[6] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.079     ; 2.782      ;
; -1.854 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[1] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.079     ; 2.776      ;
; -1.846 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.496      ;
; -1.846 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[4] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.079     ; 2.768      ;
; -1.844 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.494      ;
; -1.842 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.492      ;
; -1.833 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[0] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.079     ; 2.755      ;
; -1.831 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.481      ;
; -1.827 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.477      ;
; -1.826 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[2] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.079     ; 2.748      ;
; -1.826 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[5] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.079     ; 2.748      ;
; -1.825 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[6] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.079     ; 2.747      ;
; -1.824 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[3] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.079     ; 2.746      ;
; -1.791 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[2] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.079     ; 2.713      ;
; -1.789 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[3] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.079     ; 2.711      ;
; -1.785 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.435      ;
; -1.748 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.398      ;
; -1.740 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.390      ;
; -1.727 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.377      ;
; -1.720 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.370      ;
; -1.719 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.369      ;
; -1.701 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.351      ;
; -1.700 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.350      ;
; -1.700 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.350      ;
; -1.699 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.349      ;
; -1.697 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.347      ;
; -1.695 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.345      ;
; -1.685 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.335      ;
; -1.683 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.333      ;
; -1.675 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.325      ;
; -1.670 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.320      ;
; -1.669 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.319      ;
; -1.663 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.313      ;
; -1.644 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.294      ;
; -1.633 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.283      ;
; -1.629 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.279      ;
; -1.587 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.237      ;
; -1.534 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.184      ;
; -1.533 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.183      ;
; -1.531 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.181      ;
; -1.531 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.181      ;
; -1.528 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.178      ;
; -1.528 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.178      ;
; -1.518 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.168      ;
; -1.497 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.147      ;
; -1.496 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.146      ;
; -1.496 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.146      ;
; -1.495 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.145      ;
; -1.493 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.143      ;
; -1.491 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.141      ;
; -1.463 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.113      ;
; -1.458 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.108      ;
; -1.455 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.105      ;
; -1.442 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.092      ;
; -1.435 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.085      ;
; -1.434 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.084      ;
; -1.430 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.080      ;
; -1.425 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.075      ;
; -1.424 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.074      ;
; -1.400 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.050      ;
; -1.399 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.049      ;
; -1.398 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.048      ;
; -1.388 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.038      ;
; -1.384 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 2.034      ;
; -1.342 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.992      ;
; -1.314 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.964      ;
; -1.313 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.963      ;
; -1.311 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.961      ;
; -1.311 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.961      ;
; -1.308 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.958      ;
; -1.308 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.958      ;
; -1.306 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.956      ;
; -1.242 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.892      ;
; -1.241 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.891      ;
; -1.241 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.891      ;
; -1.240 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.890      ;
; -1.238 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.888      ;
; -1.236 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.886      ;
; -1.203 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.853      ;
; -1.065 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.715      ;
; -1.064 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.714      ;
; -1.062 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.712      ;
; -1.062 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.712      ;
; -1.059 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.709      ;
; -1.059 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.709      ;
; -1.057 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.707      ;
; -1.047 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.697      ;
; -1.039 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.341     ; 1.689      ;
+--------+------------------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.177 ; seven_seg_display:U0|FD[10]             ; seven_seg_display:U0|FD[10]             ; seven_seg_display:U0|FD[10] ; clk         ; 0.000        ; 3.064      ; 3.744      ;
; 0.411 ; seven_seg_display:U0|FD[10]             ; seven_seg_display:U0|FD[10]             ; seven_seg_display:U0|FD[10] ; clk         ; -0.500       ; 3.064      ; 3.478      ;
; 0.446 ; seven_seg_display:U0|FD[0]              ; seven_seg_display:U0|FD[0]              ; clk                         ; clk         ; 0.000        ; 0.100      ; 0.758      ;
; 0.454 ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|IICState.POWER_ON_4          ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|ena                          ; TSL2561:U1|ena                          ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|rw                           ; TSL2561:U1|rw                           ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|data_wr[2]                   ; TSL2561:U1|data_wr[2]                   ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|data_wr[7]                   ; TSL2561:U1|data_wr[7]                   ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|data_wr[0]                   ; TSL2561:U1|data_wr[0]                   ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|data_wr[1]                   ; TSL2561:U1|data_wr[1]                   ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|i2c_master:u0|data_rx[5]     ; TSL2561:U1|i2c_master:u0|data_rx[5]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|i2c_master:u0|data_rx[6]     ; TSL2561:U1|i2c_master:u0|data_rx[6]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|i2c_master:u0|data_rx[7]     ; TSL2561:U1|i2c_master:u0|data_rx[7]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|i2c_master:u0|data_rx[0]     ; TSL2561:U1|i2c_master:u0|data_rx[0]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|i2c_master:u0|data_rx[1]     ; TSL2561:U1|i2c_master:u0|data_rx[1]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|i2c_master:u0|data_rx[2]     ; TSL2561:U1|i2c_master:u0|data_rx[2]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|i2c_master:u0|data_rx[3]     ; TSL2561:U1|i2c_master:u0|data_rx[3]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|i2c_master:u0|data_rx[4]     ; TSL2561:U1|i2c_master:u0|data_rx[4]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|i2c_master:u0|bit_cnt[1]     ; TSL2561:U1|i2c_master:u0|bit_cnt[1]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TSL2561:U1|i2c_master:u0|stretch        ; TSL2561:U1|i2c_master:u0|stretch        ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; TSL2561:U1|IICState.s3                  ; TSL2561:U1|IICState.s3                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TSL2561:U1|IICState.s4                  ; TSL2561:U1|IICState.s4                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TSL2561:U1|IICState.s8                  ; TSL2561:U1|IICState.s8                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TSL2561:U1|IICState.POWER_ON_1          ; TSL2561:U1|IICState.POWER_ON_1          ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TSL2561:U1|IICState.s5                  ; TSL2561:U1|IICState.s5                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TSL2561:U1|IICState.POWER_ON_5          ; TSL2561:U1|IICState.POWER_ON_5          ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TSL2561:U1|IICState.s0                  ; TSL2561:U1|IICState.s0                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TSL2561:U1|i2c_master:u0|state.ready    ; TSL2561:U1|i2c_master:u0|state.ready    ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TSL2561:U1|i2c_master:u0|scl_ena        ; TSL2561:U1|i2c_master:u0|scl_ena        ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TSL2561:U1|IICState.s9                  ; TSL2561:U1|IICState.s9                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TSL2561:U1|IICState.s10                 ; TSL2561:U1|IICState.s10                 ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TSL2561:U1|i2c_master:u0|state.command  ; TSL2561:U1|i2c_master:u0|state.command  ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.466 ; TSL2561:U1|i2c_master:u0|bit_cnt[0]     ; TSL2561:U1|i2c_master:u0|bit_cnt[0]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.487 ; TSL2561:U1|i2c_master:u0|data_tx[2]     ; TSL2561:U1|i2c_master:u0|sda_int        ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.779      ;
; 0.501 ; TSL2561:U1|i2c_master:u0|data_rx[2]     ; TSL2561:U1|i2c_master:u0|data_rd[2]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.502 ; TSL2561:U1|i2c_master:u0|data_rx[0]     ; TSL2561:U1|i2c_master:u0|data_rd[0]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; TSL2561:U1|i2c_master:u0|data_rx[5]     ; TSL2561:U1|i2c_master:u0|data_rd[5]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.504 ; TSL2561:U1|i2c_master:u0|data_rx[3]     ; TSL2561:U1|i2c_master:u0|data_rd[3]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.796      ;
; 0.505 ; TSL2561:U1|i2c_master:u0|data_rx[1]     ; TSL2561:U1|i2c_master:u0|data_rd[1]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.797      ;
; 0.513 ; TSL2561:U1|IICState.s3                  ; TSL2561:U1|IICState.s4                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.804      ;
; 0.527 ; TSL2561:U1|IICState.s0                  ; TSL2561:U1|IICState.s1                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.818      ;
; 0.535 ; TSL2561:U1|i2c_master:u0|state.start    ; TSL2561:U1|i2c_master:u0|scl_ena        ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.826      ;
; 0.555 ; TSL2561:U1|i2c_master:u0|state.command  ; TSL2561:U1|i2c_master:u0|state.slv_ack1 ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.846      ;
; 0.676 ; TSL2561:U1|IICState.s5                  ; TSL2561:U1|IICState.s6                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.967      ;
; 0.679 ; TSL2561:U1|i2c_master:u0|state.mstr_ack ; TSL2561:U1|i2c_master:u0|state.rd       ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.970      ;
; 0.683 ; TSL2561:U1|i2c_master:u0|state.wr       ; TSL2561:U1|i2c_master:u0|state.slv_ack2 ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.975      ;
; 0.690 ; TSL2561:U1|i2c_master:u0|scl_clk        ; TSL2561:U1|i2c_master:u0|stretch        ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.982      ;
; 0.692 ; TSL2561:U1|i2c_master:u0|state.rd       ; TSL2561:U1|i2c_master:u0|state.mstr_ack ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.983      ;
; 0.698 ; TSL2561:U1|i2c_master:u0|data_rx[4]     ; TSL2561:U1|i2c_master:u0|data_rd[4]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.990      ;
; 0.700 ; TSL2561:U1|IICState.s1                  ; TSL2561:U1|IICState.s2                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 0.991      ;
; 0.700 ; TSL2561:U1|i2c_master:u0|data_rx[7]     ; TSL2561:U1|i2c_master:u0|data_rd[7]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.992      ;
; 0.701 ; TSL2561:U1|IICState.s7                  ; TSL2561:U1|IICState.s8                  ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.993      ;
; 0.701 ; TSL2561:U1|i2c_master:u0|data_rx[6]     ; TSL2561:U1|i2c_master:u0|data_rd[6]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.993      ;
; 0.701 ; TSL2561:U1|TSL2561_int[0]               ; TSL2561:U1|lx5[0]                       ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.993      ;
; 0.711 ; TSL2561:U1|IICState.s9                  ; TSL2561:U1|IICState.s10                 ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.002      ;
; 0.735 ; TSL2561:U1|IICState.POWER_ON_2          ; TSL2561:U1|IICState.POWER_ON_3          ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.026      ;
; 0.736 ; seven_seg_display:U0|FD[2]              ; seven_seg_display:U0|FD[2]              ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; seven_seg_display:U0|FD[8]              ; seven_seg_display:U0|FD[8]              ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.739 ; seven_seg_display:U0|FD[3]              ; seven_seg_display:U0|FD[3]              ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; seven_seg_display:U0|FD[4]              ; seven_seg_display:U0|FD[4]              ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; seven_seg_display:U0|FD[6]              ; seven_seg_display:U0|FD[6]              ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; seven_seg_display:U0|FD[9]              ; seven_seg_display:U0|FD[9]              ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; seven_seg_display:U0|FD[5]              ; seven_seg_display:U0|FD[5]              ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; seven_seg_display:U0|FD[7]              ; seven_seg_display:U0|FD[7]              ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.746 ; TSL2561:U1|data0[3]                     ; TSL2561:U1|TSL2561_int[2]               ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.037      ;
; 0.750 ; TSL2561:U1|IICState.s2                  ; TSL2561:U1|IICState.s3                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.041      ;
; 0.758 ; seven_seg_display:U0|FD[1]              ; seven_seg_display:U0|FD[1]              ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.051      ;
; 0.766 ; TSL2561:U1|IICState.POWER_ON_3          ; TSL2561:U1|IICState.POWER_ON_4          ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; TSL2561:U1|ena                          ; TSL2561:U1|i2c_master:u0|state.ready    ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.058      ;
; 0.769 ; TSL2561:U1|ena                          ; TSL2561:U1|i2c_master:u0|state.start    ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.060      ;
; 0.783 ; TSL2561:U1|IICState.s10                 ; TSL2561:U1|IICState.s11                 ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.074      ;
; 0.785 ; TSL2561:U1|i2c_master:u0|state.stop     ; TSL2561:U1|i2c_master:u0|state.ready    ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.076      ;
; 0.813 ; TSL2561:U1|IICState.s8                  ; TSL2561:U1|IICState.s9                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.104      ;
; 0.815 ; TSL2561:U1|i2c_master:u0|state.ready    ; TSL2561:U1|i2c_master:u0|state.start    ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.106      ;
; 0.824 ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|data_wr[1]                   ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.116      ;
; 0.829 ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|data_wr[7]                   ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.121      ;
; 0.829 ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|data_wr[0]                   ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.121      ;
; 0.832 ; TSL2561:U1|i2c_master:u0|count[0]       ; TSL2561:U1|i2c_master:u0|count[8]       ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.124      ;
; 0.862 ; TSL2561:U1|data0[5]                     ; TSL2561:U1|TSL2561_int[4]               ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.154      ;
; 0.866 ; TSL2561:U1|i2c_master:u0|state.stop     ; TSL2561:U1|i2c_master:u0|scl_ena        ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.157      ;
; 0.897 ; TSL2561:U1|i2c_master:u0|count[8]       ; TSL2561:U1|i2c_master:u0|count[8]       ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.189      ;
; 0.911 ; TSL2561:U1|IICState.POWER_ON_5          ; TSL2561:U1|IICState.s0                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.202      ;
; 0.919 ; TSL2561:U1|IICState.s6                  ; TSL2561:U1|data_wr[2]                   ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.210      ;
; 0.921 ; TSL2561:U1|IICState.s6                  ; TSL2561:U1|IICState.s7                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.212      ;
; 0.941 ; TSL2561:U1|data0[1]                     ; TSL2561:U1|TSL2561_int[0]               ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.232      ;
; 0.969 ; TSL2561:U1|i2c_master:u0|state.slv_ack1 ; TSL2561:U1|i2c_master:u0|state.rd       ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.260      ;
; 0.995 ; TSL2561:U1|i2c_master:u0|bit_cnt[0]     ; TSL2561:U1|i2c_master:u0|bit_cnt[1]     ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.287      ;
; 1.025 ; TSL2561:U1|IICState.s1                  ; TSL2561:U1|data_wr[2]                   ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.316      ;
; 1.028 ; TSL2561:U1|IICState.s4                  ; TSL2561:U1|IICState.s5                  ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.319      ;
; 1.033 ; TSL2561:U1|data_wr[2]                   ; TSL2561:U1|i2c_master:u0|data_tx[2]     ; clk                         ; clk         ; 0.000        ; 0.111      ; 1.356      ;
; 1.042 ; TSL2561:U1|i2c_master:u0|bit_cnt[2]     ; TSL2561:U1|i2c_master:u0|state.slv_ack2 ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.334      ;
; 1.048 ; TSL2561:U1|i2c_master:u0|bit_cnt[2]     ; TSL2561:U1|i2c_master:u0|state.mstr_ack ; clk                         ; clk         ; 0.000        ; 0.079      ; 1.339      ;
; 1.074 ; TSL2561:U1|i2c_master:u0|count[4]       ; TSL2561:U1|i2c_master:u0|count[8]       ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.366      ;
; 1.083 ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|IICState.POWER_ON_5          ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.375      ;
; 1.083 ; TSL2561:U1|i2c_master:u0|state.slv_ack1 ; TSL2561:U1|i2c_master:u0|state.wr       ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.375      ;
; 1.084 ; TSL2561:U1|i2c_master:u0|state.wr       ; TSL2561:U1|i2c_master:u0|state.wr       ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.376      ;
; 1.087 ; TSL2561:U1|i2c_master:u0|data_clk       ; TSL2561:U1|i2c_master:u0|data_clk_prev  ; clk                         ; clk         ; 0.000        ; 0.083      ; 1.382      ;
; 1.091 ; seven_seg_display:U0|FD[2]              ; seven_seg_display:U0|FD[3]              ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; seven_seg_display:U0|FD[8]              ; seven_seg_display:U0|FD[9]              ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.093 ; seven_seg_display:U0|FD[4]              ; seven_seg_display:U0|FD[5]              ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.386      ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'seven_seg_display:U0|FD[10]'                                                                                                                            ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.455 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 0.758      ;
; 0.510 ; seven_seg_display:U0|digit[0]      ; seven_seg_display:U0|digit[3]      ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 0.801      ;
; 0.512 ; seven_seg_display:U0|digit[1]      ; seven_seg_display:U0|digit[0]      ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 0.803      ;
; 0.528 ; seven_seg_display:U0|digit[3]      ; seven_seg_display:U0|digit[2]      ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 0.819      ;
; 0.528 ; seven_seg_display:U0|digit[2]      ; seven_seg_display:U0|digit[1]      ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 0.819      ;
; 0.766 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 1.057      ;
; 1.050 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.192      ;
; 1.050 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.192      ;
; 1.053 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.195      ;
; 1.053 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.195      ;
; 1.056 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.198      ;
; 1.056 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.198      ;
; 1.058 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.200      ;
; 1.193 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.335      ;
; 1.193 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.335      ;
; 1.194 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.336      ;
; 1.195 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.337      ;
; 1.196 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.338      ;
; 1.210 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.352      ;
; 1.216 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.358      ;
; 1.310 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.452      ;
; 1.311 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.453      ;
; 1.311 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.453      ;
; 1.312 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.454      ;
; 1.312 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.454      ;
; 1.313 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.455      ;
; 1.331 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.473      ;
; 1.331 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.473      ;
; 1.333 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.475      ;
; 1.333 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.475      ;
; 1.334 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.476      ;
; 1.337 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.479      ;
; 1.373 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.515      ;
; 1.413 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.555      ;
; 1.431 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.573      ;
; 1.431 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.573      ;
; 1.434 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.576      ;
; 1.434 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.576      ;
; 1.444 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.586      ;
; 1.444 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.586      ;
; 1.446 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.588      ;
; 1.515 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[3]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 1.806      ;
; 1.515 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[6]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 1.806      ;
; 1.518 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[4]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 1.809      ;
; 1.518 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[5]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 1.809      ;
; 1.522 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[0]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 1.813      ;
; 1.522 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[2]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 1.813      ;
; 1.524 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[1]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 1.815      ;
; 1.579 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.721      ;
; 1.579 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.721      ;
; 1.580 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.722      ;
; 1.581 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.723      ;
; 1.582 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.724      ;
; 1.596 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.738      ;
; 1.602 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.744      ;
; 1.697 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.839      ;
; 1.697 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.839      ;
; 1.698 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.840      ;
; 1.698 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.840      ;
; 1.699 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.841      ;
; 1.701 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.843      ;
; 1.701 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.843      ;
; 1.701 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.843      ;
; 1.701 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.843      ;
; 1.702 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.844      ;
; 1.710 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.852      ;
; 1.711 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.853      ;
; 1.711 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.853      ;
; 1.713 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.855      ;
; 1.715 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.857      ;
; 1.717 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.859      ;
; 1.722 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.864      ;
; 1.723 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.865      ;
; 1.723 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.865      ;
; 1.730 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[3]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 2.021      ;
; 1.730 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[2]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 2.021      ;
; 1.750 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[0]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 2.041      ;
; 1.752 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[5]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 2.043      ;
; 1.752 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[6]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 2.043      ;
; 1.756 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[1]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 2.047      ;
; 1.762 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.904      ;
; 1.782 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.924      ;
; 1.782 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.924      ;
; 1.783 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.925      ;
; 1.784 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.926      ;
; 1.785 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.927      ;
; 1.797 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.939      ;
; 1.799 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.941      ;
; 1.805 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 1.947      ;
; 1.831 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[4]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.079      ; 2.122      ;
; 1.884 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 2.026      ;
; 1.884 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 2.026      ;
; 1.887 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 2.029      ;
; 1.887 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 2.029      ;
; 1.901 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 2.043      ;
; 1.901 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 2.043      ;
; 1.903 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 2.045      ;
; 1.932 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 2.074      ;
; 1.932 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.100     ; 2.074      ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_1      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_2      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_3      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_4      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_5      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s0              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s1              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s10             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s11             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s2              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s3              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s4              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s5              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s6              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s7              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s8              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s9              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[11]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[12]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[13]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[14]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[15]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[16]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[17]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[18]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[19]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[20]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[21]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[22]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[23]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[24]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[25]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[9]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data_wr[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data_wr[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data_wr[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data_wr[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|ena                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|addr_rw[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|bit_cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|bit_cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|bit_cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|busy       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|count[0]   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'seven_seg_display:U0|FD[10]'                                                                  ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[6]        ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[0] ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[1] ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[0]        ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[1]        ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[2]        ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[3]        ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[4]        ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[5]        ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[6]        ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[0]      ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[1]      ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[2]      ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[3]      ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[0] ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[1] ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[0]      ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[1]      ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[2]      ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[3]      ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[0]        ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[1]        ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[2]        ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[3]        ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[4]        ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[5]        ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[6]        ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|\display:i[0]|clk               ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|\display:i[1]|clk               ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[0]|clk                      ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[1]|clk                      ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[2]|clk                      ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[3]|clk                      ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[4]|clk                      ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[5]|clk                      ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[6]|clk                      ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[0]|clk                    ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[1]|clk                    ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[2]|clk                    ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[3]|clk                    ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]~clkctrl|inclk[0]         ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]|q                        ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]~clkctrl|inclk[0]         ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]~clkctrl|outclk           ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|\display:i[0]|clk               ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|\display:i[1]|clk               ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[0]|clk                    ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[1]|clk                    ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[2]|clk                    ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[3]|clk                    ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[0]|clk                      ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[1]|clk                      ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[2]|clk                      ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[3]|clk                      ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[4]|clk                      ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[5]|clk                      ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[6]|clk                      ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; TSLSDA    ; clk                         ; 2.890 ; 3.237 ; Rise       ; clk                         ;
; rst       ; clk                         ; 7.514 ; 7.434 ; Rise       ; clk                         ;
; rst       ; seven_seg_display:U0|FD[10] ; 2.779 ; 3.052 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; TSLSDA    ; clk                         ; -2.346 ; -2.651 ; Rise       ; clk                         ;
; rst       ; clk                         ; -2.116 ; -2.412 ; Rise       ; clk                         ;
; rst       ; seven_seg_display:U0|FD[10] ; -2.402 ; -2.663 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; LED[*]    ; clk                         ; 9.334 ; 9.201 ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 9.334 ; 9.201 ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 7.605 ; 7.420 ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 7.358 ; 7.204 ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 7.756 ; 7.555 ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 8.003 ; 7.713 ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 7.719 ; 7.469 ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 9.235 ; 9.199 ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 7.399 ; 7.214 ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 7.470 ; 7.317 ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 7.406 ; 7.202 ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 7.434 ; 7.275 ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 7.398 ; 7.216 ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 7.017 ; 6.864 ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 7.027 ; 6.877 ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 7.029 ; 6.880 ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 7.304 ; 7.141 ; Rise       ; clk                         ;
; TSLSCL    ; clk                         ; 9.942 ; 9.567 ; Rise       ; clk                         ;
; TSLSDA    ; clk                         ; 9.559 ; 9.290 ; Rise       ; clk                         ;
; digit[*]  ; seven_seg_display:U0|FD[10] ; 7.925 ; 7.970 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[0] ; seven_seg_display:U0|FD[10] ; 7.925 ; 7.970 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[1] ; seven_seg_display:U0|FD[10] ; 6.289 ; 6.325 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[2] ; seven_seg_display:U0|FD[10] ; 6.615 ; 6.683 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[3] ; seven_seg_display:U0|FD[10] ; 6.290 ; 6.335 ; Rise       ; seven_seg_display:U0|FD[10] ;
; ssd[*]    ; seven_seg_display:U0|FD[10] ; 9.101 ; 9.016 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[0]   ; seven_seg_display:U0|FD[10] ; 7.513 ; 7.324 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[1]   ; seven_seg_display:U0|FD[10] ; 7.188 ; 7.044 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[2]   ; seven_seg_display:U0|FD[10] ; 9.101 ; 9.016 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[3]   ; seven_seg_display:U0|FD[10] ; 7.080 ; 6.917 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[4]   ; seven_seg_display:U0|FD[10] ; 8.316 ; 8.226 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[5]   ; seven_seg_display:U0|FD[10] ; 7.186 ; 6.977 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[6]   ; seven_seg_display:U0|FD[10] ; 8.204 ; 7.948 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; LED[*]    ; clk                         ; 6.864 ; 6.714 ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 9.148 ; 9.022 ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 7.429 ; 7.249 ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 7.192 ; 7.041 ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 7.574 ; 7.379 ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 7.811 ; 7.530 ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 7.539 ; 7.296 ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 9.052 ; 9.020 ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 7.231 ; 7.050 ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 7.299 ; 7.149 ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 7.238 ; 7.039 ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 7.265 ; 7.108 ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 7.230 ; 7.052 ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 6.864 ; 6.714 ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 6.874 ; 6.727 ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 6.876 ; 6.730 ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 7.140 ; 6.980 ; Rise       ; clk                         ;
; TSLSCL    ; clk                         ; 8.928 ; 8.565 ; Rise       ; clk                         ;
; TSLSDA    ; clk                         ; 8.851 ; 8.590 ; Rise       ; clk                         ;
; digit[*]  ; seven_seg_display:U0|FD[10] ; 6.132 ; 6.169 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[0] ; seven_seg_display:U0|FD[10] ; 7.759 ; 7.805 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[1] ; seven_seg_display:U0|FD[10] ; 6.132 ; 6.169 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[2] ; seven_seg_display:U0|FD[10] ; 6.444 ; 6.511 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[3] ; seven_seg_display:U0|FD[10] ; 6.133 ; 6.178 ; Rise       ; seven_seg_display:U0|FD[10] ;
; ssd[*]    ; seven_seg_display:U0|FD[10] ; 6.885 ; 6.726 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[0]   ; seven_seg_display:U0|FD[10] ; 7.302 ; 7.117 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[1]   ; seven_seg_display:U0|FD[10] ; 6.989 ; 6.848 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[2]   ; seven_seg_display:U0|FD[10] ; 8.889 ; 8.810 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[3]   ; seven_seg_display:U0|FD[10] ; 6.885 ; 6.726 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[4]   ; seven_seg_display:U0|FD[10] ; 8.072 ; 7.982 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[5]   ; seven_seg_display:U0|FD[10] ; 6.987 ; 6.783 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[6]   ; seven_seg_display:U0|FD[10] ; 7.965 ; 7.716 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                 ;
+------------+-----------------+-----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note ;
+------------+-----------------+-----------------------------+------+
; 29.09 MHz  ; 29.09 MHz       ; clk                         ;      ;
; 377.64 MHz ; 377.64 MHz      ; seven_seg_display:U0|FD[10] ;      ;
+------------+-----------------+-----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+-----------------------------+---------+---------------+
; Clock                       ; Slack   ; End Point TNS ;
+-----------------------------+---------+---------------+
; clk                         ; -33.375 ; -1160.352     ;
; seven_seg_display:U0|FD[10] ; -1.715  ; -12.122       ;
+-----------------------------+---------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; clk                         ; 0.251 ; 0.000         ;
; seven_seg_display:U0|FD[10] ; 0.404 ; 0.000         ;
+-----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -255.790      ;
; seven_seg_display:U0|FD[10] ; -1.487 ; -19.331       ;
+-----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                              ;
+---------+----------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -33.375 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 34.299     ;
; -33.364 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 34.288     ;
; -33.149 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 34.073     ;
; -33.088 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.343      ; 34.433     ;
; -33.086 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.343      ; 34.431     ;
; -33.055 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.343      ; 34.400     ;
; -33.028 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.343      ; 34.373     ;
; -33.026 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.343      ; 34.371     ;
; -32.995 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.343      ; 34.340     ;
; -32.903 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.343      ; 34.248     ;
; -32.901 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.343      ; 34.246     ;
; -32.870 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.343      ; 34.215     ;
; -32.787 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.370      ; 34.159     ;
; -32.783 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.370      ; 34.155     ;
; -32.776 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.370      ; 34.148     ;
; -32.772 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.370      ; 34.144     ;
; -32.561 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.370      ; 33.933     ;
; -32.557 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.370      ; 33.929     ;
; -32.345 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 33.273     ;
; -31.757 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.374      ; 33.133     ;
; -31.753 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.374      ; 33.129     ;
; -31.155 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.347      ; 32.504     ;
; -31.153 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.347      ; 32.502     ;
; -31.122 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.347      ; 32.471     ;
; -29.551 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 30.476     ;
; -29.480 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.344      ; 30.826     ;
; -29.478 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.344      ; 30.824     ;
; -29.447 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.344      ; 30.793     ;
; -28.963 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.371      ; 30.336     ;
; -28.959 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.371      ; 30.332     ;
; -27.863 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 28.790     ;
; -27.463 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 28.388     ;
; -27.462 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.077     ; 28.387     ;
; -27.372 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 28.296     ;
; -27.343 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 28.271     ;
; -27.342 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 28.270     ;
; -27.275 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.373      ; 28.650     ;
; -27.271 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.373      ; 28.646     ;
; -27.261 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 28.185     ;
; -27.260 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 28.184     ;
; -27.252 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 28.179     ;
; -27.236 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 28.160     ;
; -27.235 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 28.159     ;
; -27.176 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.096     ; 28.082     ;
; -27.170 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 28.093     ;
; -27.145 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 28.068     ;
; -27.116 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.096     ; 28.022     ;
; -27.065 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 27.989     ;
; -27.064 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 27.988     ;
; -27.002 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 27.926     ;
; -26.991 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.096     ; 27.897     ;
; -26.974 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 27.897     ;
; -26.949 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.346      ; 28.297     ;
; -26.947 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.346      ; 28.295     ;
; -26.916 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.346      ; 28.264     ;
; -26.882 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 27.809     ;
; -26.800 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 27.723     ;
; -26.775 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 27.698     ;
; -26.604 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 27.527     ;
; -26.122 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 27.049     ;
; -26.121 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 27.048     ;
; -26.031 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.076     ; 26.957     ;
; -25.661 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 26.587     ;
; -25.243 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.092     ; 26.153     ;
; -25.012 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 25.939     ;
; -24.424 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.373      ; 25.799     ;
; -24.420 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.373      ; 25.795     ;
; -23.715 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 24.642     ;
; -23.714 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 24.641     ;
; -23.624 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.076     ; 24.550     ;
; -23.617 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.095     ; 24.524     ;
; -23.254 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 24.180     ;
; -22.684 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.346      ; 24.032     ;
; -22.682 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.346      ; 24.030     ;
; -22.651 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.346      ; 23.999     ;
; -21.461 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 22.388     ;
; -21.037 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.093     ; 21.946     ;
; -20.873 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.373      ; 22.248     ;
; -20.869 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.373      ; 22.244     ;
; -20.116 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 21.043     ;
; -20.115 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 21.042     ;
; -20.025 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.076     ; 20.951     ;
; -19.655 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 20.581     ;
; -19.243 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.346      ; 20.591     ;
; -19.241 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.346      ; 20.589     ;
; -19.210 ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.346      ; 20.558     ;
; -17.930 ; TSL2561:U1|TSL2561_int[5]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 18.857     ;
; -17.742 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.093     ; 18.651     ;
; -17.342 ; TSL2561:U1|TSL2561_int[5]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.373      ; 18.717     ;
; -17.338 ; TSL2561:U1|TSL2561_int[5]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.373      ; 18.713     ;
; -17.299 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 18.226     ;
; -17.225 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 18.152     ;
; -17.120 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 18.048     ;
; -17.003 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.077     ; 17.928     ;
; -16.976 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 17.900     ;
; -16.817 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 17.741     ;
; -16.816 ; TSL2561:U1|TSL2561_int[5]  ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 17.743     ;
; -16.815 ; TSL2561:U1|TSL2561_int[5]  ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 17.742     ;
; -16.803 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx2[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 17.733     ;
; -16.765 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx2[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 17.695     ;
+---------+----------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'seven_seg_display:U0|FD[10]'                                                                                                                      ;
+--------+------------------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.715 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.353      ;
; -1.714 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.352      ;
; -1.704 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.342      ;
; -1.691 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.329      ;
; -1.688 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.326      ;
; -1.687 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.325      ;
; -1.686 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.324      ;
; -1.685 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.323      ;
; -1.679 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.317      ;
; -1.672 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.310      ;
; -1.670 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.308      ;
; -1.670 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.308      ;
; -1.661 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.299      ;
; -1.648 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[1] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.070     ; 2.580      ;
; -1.647 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[4] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.070     ; 2.579      ;
; -1.627 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[0] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.070     ; 2.559      ;
; -1.624 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.262      ;
; -1.624 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[5] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.070     ; 2.556      ;
; -1.610 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[2] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.070     ; 2.542      ;
; -1.610 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[6] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.070     ; 2.542      ;
; -1.608 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[3] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.070     ; 2.540      ;
; -1.594 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[1] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.070     ; 2.526      ;
; -1.593 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[4] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.070     ; 2.525      ;
; -1.588 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.226      ;
; -1.579 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.217      ;
; -1.579 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[0] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.070     ; 2.511      ;
; -1.574 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.212      ;
; -1.570 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[5] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.070     ; 2.502      ;
; -1.562 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[2] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.070     ; 2.494      ;
; -1.561 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[6] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.070     ; 2.493      ;
; -1.560 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.198      ;
; -1.560 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.198      ;
; -1.560 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[3] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.070     ; 2.492      ;
; -1.557 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.195      ;
; -1.555 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.193      ;
; -1.555 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.193      ;
; -1.554 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.192      ;
; -1.531 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.169      ;
; -1.528 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.166      ;
; -1.512 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.150      ;
; -1.510 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.148      ;
; -1.489 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.127      ;
; -1.488 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.126      ;
; -1.487 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.125      ;
; -1.483 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.121      ;
; -1.481 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.119      ;
; -1.480 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.118      ;
; -1.475 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.113      ;
; -1.464 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.102      ;
; -1.411 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.049      ;
; -1.411 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.049      ;
; -1.408 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.046      ;
; -1.408 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.046      ;
; -1.400 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.038      ;
; -1.399 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.037      ;
; -1.397 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 2.035      ;
; -1.294 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.932      ;
; -1.294 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.932      ;
; -1.293 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.931      ;
; -1.293 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.931      ;
; -1.291 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.929      ;
; -1.291 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.929      ;
; -1.290 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.928      ;
; -1.289 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.927      ;
; -1.285 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.923      ;
; -1.279 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.917      ;
; -1.276 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.914      ;
; -1.271 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.909      ;
; -1.267 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.905      ;
; -1.264 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.902      ;
; -1.257 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.895      ;
; -1.257 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.895      ;
; -1.254 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.892      ;
; -1.252 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.890      ;
; -1.248 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.886      ;
; -1.246 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.884      ;
; -1.211 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.849      ;
; -1.211 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.849      ;
; -1.208 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.846      ;
; -1.208 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.846      ;
; -1.200 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.838      ;
; -1.200 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.838      ;
; -1.199 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.837      ;
; -1.197 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.835      ;
; -1.085 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.723      ;
; -1.084 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.722      ;
; -1.083 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.721      ;
; -1.082 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.720      ;
; -1.080 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.718      ;
; -1.078 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.716      ;
; -1.071 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.709      ;
; -0.944 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.582      ;
; -0.944 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.582      ;
; -0.941 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.579      ;
; -0.941 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.579      ;
; -0.933 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.571      ;
; -0.932 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.570      ;
; -0.930 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.568      ;
; -0.898 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.536      ;
; -0.897 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.354     ; 1.535      ;
+--------+------------------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                               ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.251 ; seven_seg_display:U0|FD[10]             ; seven_seg_display:U0|FD[10]             ; seven_seg_display:U0|FD[10] ; clk         ; 0.000        ; 2.838      ; 3.554      ;
; 0.367 ; seven_seg_display:U0|FD[10]             ; seven_seg_display:U0|FD[10]             ; seven_seg_display:U0|FD[10] ; clk         ; -0.500       ; 2.838      ; 3.170      ;
; 0.399 ; seven_seg_display:U0|FD[0]              ; seven_seg_display:U0|FD[0]              ; clk                         ; clk         ; 0.000        ; 0.090      ; 0.684      ;
; 0.403 ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|IICState.POWER_ON_4          ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|ena                          ; TSL2561:U1|ena                          ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|rw                           ; TSL2561:U1|rw                           ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|i2c_master:u0|state.ready    ; TSL2561:U1|i2c_master:u0|state.ready    ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|i2c_master:u0|scl_ena        ; TSL2561:U1|i2c_master:u0|scl_ena        ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|data_wr[2]                   ; TSL2561:U1|data_wr[2]                   ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|data_wr[7]                   ; TSL2561:U1|data_wr[7]                   ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|data_wr[0]                   ; TSL2561:U1|data_wr[0]                   ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|data_wr[1]                   ; TSL2561:U1|data_wr[1]                   ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|i2c_master:u0|data_rx[5]     ; TSL2561:U1|i2c_master:u0|data_rx[5]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|i2c_master:u0|data_rx[6]     ; TSL2561:U1|i2c_master:u0|data_rx[6]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|i2c_master:u0|data_rx[7]     ; TSL2561:U1|i2c_master:u0|data_rx[7]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|i2c_master:u0|data_rx[0]     ; TSL2561:U1|i2c_master:u0|data_rx[0]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|i2c_master:u0|data_rx[1]     ; TSL2561:U1|i2c_master:u0|data_rx[1]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|i2c_master:u0|data_rx[2]     ; TSL2561:U1|i2c_master:u0|data_rx[2]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|i2c_master:u0|data_rx[3]     ; TSL2561:U1|i2c_master:u0|data_rx[3]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|i2c_master:u0|data_rx[4]     ; TSL2561:U1|i2c_master:u0|data_rx[4]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|i2c_master:u0|bit_cnt[1]     ; TSL2561:U1|i2c_master:u0|bit_cnt[1]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|i2c_master:u0|state.command  ; TSL2561:U1|i2c_master:u0|state.command  ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TSL2561:U1|i2c_master:u0|stretch        ; TSL2561:U1|i2c_master:u0|stretch        ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; TSL2561:U1|IICState.s3                  ; TSL2561:U1|IICState.s3                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; TSL2561:U1|IICState.s4                  ; TSL2561:U1|IICState.s4                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; TSL2561:U1|IICState.s8                  ; TSL2561:U1|IICState.s8                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; TSL2561:U1|IICState.POWER_ON_1          ; TSL2561:U1|IICState.POWER_ON_1          ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; TSL2561:U1|IICState.s5                  ; TSL2561:U1|IICState.s5                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; TSL2561:U1|IICState.POWER_ON_5          ; TSL2561:U1|IICState.POWER_ON_5          ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; TSL2561:U1|IICState.s0                  ; TSL2561:U1|IICState.s0                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; TSL2561:U1|IICState.s9                  ; TSL2561:U1|IICState.s9                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; TSL2561:U1|IICState.s10                 ; TSL2561:U1|IICState.s10                 ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.417 ; TSL2561:U1|i2c_master:u0|bit_cnt[0]     ; TSL2561:U1|i2c_master:u0|bit_cnt[0]     ; clk                         ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.451 ; TSL2561:U1|i2c_master:u0|data_tx[2]     ; TSL2561:U1|i2c_master:u0|sda_int        ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.717      ;
; 0.470 ; TSL2561:U1|i2c_master:u0|data_rx[2]     ; TSL2561:U1|i2c_master:u0|data_rd[2]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.736      ;
; 0.472 ; TSL2561:U1|i2c_master:u0|data_rx[5]     ; TSL2561:U1|i2c_master:u0|data_rd[5]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; TSL2561:U1|i2c_master:u0|data_rx[0]     ; TSL2561:U1|i2c_master:u0|data_rd[0]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; TSL2561:U1|i2c_master:u0|data_rx[3]     ; TSL2561:U1|i2c_master:u0|data_rd[3]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.738      ;
; 0.474 ; TSL2561:U1|i2c_master:u0|data_rx[1]     ; TSL2561:U1|i2c_master:u0|data_rd[1]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.740      ;
; 0.481 ; TSL2561:U1|IICState.s3                  ; TSL2561:U1|IICState.s4                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.746      ;
; 0.493 ; TSL2561:U1|IICState.s0                  ; TSL2561:U1|IICState.s1                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.758      ;
; 0.502 ; TSL2561:U1|i2c_master:u0|state.start    ; TSL2561:U1|i2c_master:u0|scl_ena        ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.768      ;
; 0.516 ; TSL2561:U1|i2c_master:u0|state.command  ; TSL2561:U1|i2c_master:u0|state.slv_ack1 ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.782      ;
; 0.622 ; TSL2561:U1|IICState.s1                  ; TSL2561:U1|IICState.s2                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.887      ;
; 0.624 ; TSL2561:U1|IICState.s7                  ; TSL2561:U1|IICState.s8                  ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.890      ;
; 0.632 ; TSL2561:U1|i2c_master:u0|state.mstr_ack ; TSL2561:U1|i2c_master:u0|state.rd       ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.898      ;
; 0.633 ; TSL2561:U1|IICState.s9                  ; TSL2561:U1|IICState.s10                 ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.898      ;
; 0.634 ; TSL2561:U1|IICState.s5                  ; TSL2561:U1|IICState.s6                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.899      ;
; 0.638 ; TSL2561:U1|i2c_master:u0|state.wr       ; TSL2561:U1|i2c_master:u0|state.slv_ack2 ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.904      ;
; 0.644 ; TSL2561:U1|i2c_master:u0|state.rd       ; TSL2561:U1|i2c_master:u0|state.mstr_ack ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.910      ;
; 0.645 ; TSL2561:U1|i2c_master:u0|data_rx[4]     ; TSL2561:U1|i2c_master:u0|data_rd[4]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.911      ;
; 0.647 ; TSL2561:U1|i2c_master:u0|data_rx[6]     ; TSL2561:U1|i2c_master:u0|data_rd[6]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; TSL2561:U1|i2c_master:u0|data_rx[7]     ; TSL2561:U1|i2c_master:u0|data_rd[7]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.913      ;
; 0.648 ; TSL2561:U1|TSL2561_int[0]               ; TSL2561:U1|lx5[0]                       ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.914      ;
; 0.652 ; TSL2561:U1|i2c_master:u0|scl_clk        ; TSL2561:U1|i2c_master:u0|stretch        ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.918      ;
; 0.655 ; TSL2561:U1|IICState.POWER_ON_2          ; TSL2561:U1|IICState.POWER_ON_3          ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.920      ;
; 0.660 ; TSL2561:U1|data0[3]                     ; TSL2561:U1|TSL2561_int[2]               ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.925      ;
; 0.685 ; seven_seg_display:U0|FD[2]              ; seven_seg_display:U0|FD[2]              ; clk                         ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; seven_seg_display:U0|FD[8]              ; seven_seg_display:U0|FD[8]              ; clk                         ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; TSL2561:U1|ena                          ; TSL2561:U1|i2c_master:u0|state.ready    ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.951      ;
; 0.686 ; TSL2561:U1|ena                          ; TSL2561:U1|i2c_master:u0|state.start    ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.952      ;
; 0.687 ; seven_seg_display:U0|FD[3]              ; seven_seg_display:U0|FD[3]              ; clk                         ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.688 ; seven_seg_display:U0|FD[4]              ; seven_seg_display:U0|FD[4]              ; clk                         ; clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.688 ; seven_seg_display:U0|FD[6]              ; seven_seg_display:U0|FD[6]              ; clk                         ; clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.691 ; seven_seg_display:U0|FD[5]              ; seven_seg_display:U0|FD[5]              ; clk                         ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; seven_seg_display:U0|FD[7]              ; seven_seg_display:U0|FD[7]              ; clk                         ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; seven_seg_display:U0|FD[9]              ; seven_seg_display:U0|FD[9]              ; clk                         ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.697 ; TSL2561:U1|IICState.s2                  ; TSL2561:U1|IICState.s3                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.962      ;
; 0.710 ; seven_seg_display:U0|FD[1]              ; seven_seg_display:U0|FD[1]              ; clk                         ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.712 ; TSL2561:U1|IICState.POWER_ON_3          ; TSL2561:U1|IICState.POWER_ON_4          ; clk                         ; clk         ; 0.000        ; 0.071      ; 0.978      ;
; 0.726 ; TSL2561:U1|IICState.s10                 ; TSL2561:U1|IICState.s11                 ; clk                         ; clk         ; 0.000        ; 0.070      ; 0.991      ;
; 0.737 ; TSL2561:U1|i2c_master:u0|state.stop     ; TSL2561:U1|i2c_master:u0|state.ready    ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.003      ;
; 0.755 ; TSL2561:U1|IICState.s8                  ; TSL2561:U1|IICState.s9                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 1.020      ;
; 0.758 ; TSL2561:U1|i2c_master:u0|state.ready    ; TSL2561:U1|i2c_master:u0|state.start    ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.024      ;
; 0.773 ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|data_wr[1]                   ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.039      ;
; 0.774 ; TSL2561:U1|i2c_master:u0|count[0]       ; TSL2561:U1|i2c_master:u0|count[8]       ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.040      ;
; 0.777 ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|data_wr[0]                   ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.043      ;
; 0.778 ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|data_wr[7]                   ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.044      ;
; 0.792 ; TSL2561:U1|data0[5]                     ; TSL2561:U1|TSL2561_int[4]               ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.058      ;
; 0.809 ; TSL2561:U1|i2c_master:u0|state.stop     ; TSL2561:U1|i2c_master:u0|scl_ena        ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.075      ;
; 0.811 ; TSL2561:U1|IICState.s6                  ; TSL2561:U1|data_wr[2]                   ; clk                         ; clk         ; 0.000        ; 0.070      ; 1.076      ;
; 0.813 ; TSL2561:U1|IICState.s6                  ; TSL2561:U1|IICState.s7                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 1.078      ;
; 0.820 ; TSL2561:U1|i2c_master:u0|count[8]       ; TSL2561:U1|i2c_master:u0|count[8]       ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.086      ;
; 0.834 ; TSL2561:U1|IICState.POWER_ON_5          ; TSL2561:U1|IICState.s0                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 1.099      ;
; 0.860 ; TSL2561:U1|data0[1]                     ; TSL2561:U1|TSL2561_int[0]               ; clk                         ; clk         ; 0.000        ; 0.070      ; 1.125      ;
; 0.892 ; TSL2561:U1|i2c_master:u0|state.slv_ack1 ; TSL2561:U1|i2c_master:u0|state.rd       ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.158      ;
; 0.914 ; TSL2561:U1|IICState.s4                  ; TSL2561:U1|IICState.s5                  ; clk                         ; clk         ; 0.000        ; 0.070      ; 1.179      ;
; 0.916 ; TSL2561:U1|i2c_master:u0|bit_cnt[2]     ; TSL2561:U1|i2c_master:u0|state.slv_ack2 ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.182      ;
; 0.920 ; TSL2561:U1|data_wr[2]                   ; TSL2561:U1|i2c_master:u0|data_tx[2]     ; clk                         ; clk         ; 0.000        ; 0.098      ; 1.213      ;
; 0.922 ; TSL2561:U1|IICState.s1                  ; TSL2561:U1|data_wr[2]                   ; clk                         ; clk         ; 0.000        ; 0.070      ; 1.187      ;
; 0.922 ; TSL2561:U1|i2c_master:u0|bit_cnt[0]     ; TSL2561:U1|i2c_master:u0|bit_cnt[1]     ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.188      ;
; 0.942 ; TSL2561:U1|i2c_master:u0|bit_cnt[2]     ; TSL2561:U1|i2c_master:u0|state.mstr_ack ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.208      ;
; 0.970 ; TSL2561:U1|i2c_master:u0|state.slv_ack1 ; TSL2561:U1|i2c_master:u0|state.wr       ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.236      ;
; 0.980 ; TSL2561:U1|i2c_master:u0|data_clk       ; TSL2561:U1|i2c_master:u0|data_clk_prev  ; clk                         ; clk         ; 0.000        ; 0.075      ; 1.250      ;
; 0.988 ; TSL2561:U1|i2c_master:u0|count[4]       ; TSL2561:U1|i2c_master:u0|count[8]       ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.254      ;
; 1.002 ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|IICState.POWER_ON_5          ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.268      ;
; 1.006 ; seven_seg_display:U0|FD[3]              ; seven_seg_display:U0|FD[4]              ; clk                         ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.007 ; seven_seg_display:U0|FD[2]              ; seven_seg_display:U0|FD[3]              ; clk                         ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; seven_seg_display:U0|FD[8]              ; seven_seg_display:U0|FD[9]              ; clk                         ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.008 ; seven_seg_display:U0|FD[9]              ; seven_seg_display:U0|FD[10]             ; clk                         ; clk         ; 0.000        ; 0.072      ; 1.275      ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'seven_seg_display:U0|FD[10]'                                                                                                                             ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.404 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 0.669      ;
; 0.419 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 0.684      ;
; 0.471 ; seven_seg_display:U0|digit[0]      ; seven_seg_display:U0|digit[3]      ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 0.736      ;
; 0.473 ; seven_seg_display:U0|digit[1]      ; seven_seg_display:U0|digit[0]      ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 0.738      ;
; 0.494 ; seven_seg_display:U0|digit[3]      ; seven_seg_display:U0|digit[2]      ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 0.759      ;
; 0.495 ; seven_seg_display:U0|digit[2]      ; seven_seg_display:U0|digit[1]      ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 0.760      ;
; 0.712 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 0.977      ;
; 0.980 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.068      ;
; 0.980 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.068      ;
; 0.982 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.070      ;
; 0.983 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.071      ;
; 1.007 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.095      ;
; 1.009 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.097      ;
; 1.010 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.098      ;
; 1.131 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.219      ;
; 1.132 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.220      ;
; 1.134 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.222      ;
; 1.135 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.223      ;
; 1.135 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.223      ;
; 1.150 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.238      ;
; 1.152 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.240      ;
; 1.225 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.313      ;
; 1.229 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.317      ;
; 1.229 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.317      ;
; 1.234 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.322      ;
; 1.241 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.329      ;
; 1.243 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.331      ;
; 1.249 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.337      ;
; 1.250 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.338      ;
; 1.252 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.340      ;
; 1.252 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.340      ;
; 1.252 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.340      ;
; 1.258 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.346      ;
; 1.302 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.390      ;
; 1.309 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.397      ;
; 1.322 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.410      ;
; 1.322 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.410      ;
; 1.324 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.412      ;
; 1.325 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.413      ;
; 1.352 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.440      ;
; 1.353 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.441      ;
; 1.354 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.442      ;
; 1.366 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[3]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 1.631      ;
; 1.367 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[6]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 1.632      ;
; 1.368 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[2]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 1.633      ;
; 1.369 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[5]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 1.634      ;
; 1.370 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[0]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 1.635      ;
; 1.371 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[1]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 1.636      ;
; 1.391 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[4]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 1.656      ;
; 1.472 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.560      ;
; 1.473 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.561      ;
; 1.475 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.563      ;
; 1.476 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.564      ;
; 1.476 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.564      ;
; 1.491 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.579      ;
; 1.493 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.581      ;
; 1.565 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.653      ;
; 1.565 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.653      ;
; 1.566 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.654      ;
; 1.567 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.655      ;
; 1.568 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.656      ;
; 1.570 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.658      ;
; 1.570 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.658      ;
; 1.575 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.663      ;
; 1.577 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[3]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 1.842      ;
; 1.579 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[2]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 1.844      ;
; 1.584 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.672      ;
; 1.586 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.674      ;
; 1.592 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.680      ;
; 1.593 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.681      ;
; 1.593 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.681      ;
; 1.593 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.681      ;
; 1.595 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.683      ;
; 1.595 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.683      ;
; 1.596 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.684      ;
; 1.597 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.685      ;
; 1.599 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[6]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 1.864      ;
; 1.603 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[0]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 1.868      ;
; 1.604 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.692      ;
; 1.604 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[5]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 1.869      ;
; 1.608 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[1]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 1.873      ;
; 1.643 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.731      ;
; 1.655 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.743      ;
; 1.658 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[4]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.070      ; 1.923      ;
; 1.707 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.795      ;
; 1.708 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.796      ;
; 1.710 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.798      ;
; 1.711 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.799      ;
; 1.711 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.799      ;
; 1.726 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.814      ;
; 1.726 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.814      ;
; 1.726 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.814      ;
; 1.728 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.816      ;
; 1.728 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.816      ;
; 1.729 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.817      ;
; 1.756 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.844      ;
; 1.757 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.845      ;
; 1.758 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.846      ;
; 1.802 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.890      ;
; 1.806 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.137     ; 1.894      ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_1      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_2      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_3      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_4      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_5      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s0              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s1              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s10             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s11             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s2              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s3              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s4              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s5              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s6              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s7              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s8              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s9              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[11]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[12]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[13]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[14]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[15]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[16]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[17]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[18]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[19]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[20]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[21]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[22]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[23]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[24]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[25]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[9]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data_wr[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data_wr[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data_wr[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data_wr[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|ena                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|addr_rw[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|bit_cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|bit_cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|bit_cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|busy       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|count[0]   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'seven_seg_display:U0|FD[10]'                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[6]        ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[0] ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[1] ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[0]        ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[1]        ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[2]        ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[3]        ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[4]        ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[5]        ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[6]        ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[0]      ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[1]      ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[2]      ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[3]      ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[0]      ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[1]      ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[2]      ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[3]      ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[0] ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[1] ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[0]        ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[1]        ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[2]        ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[3]        ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[4]        ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[5]        ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[6]        ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]~clkctrl|inclk[0]         ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]~clkctrl|outclk           ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|\display:i[0]|clk               ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|\display:i[1]|clk               ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[0]|clk                      ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[1]|clk                      ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[2]|clk                      ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[3]|clk                      ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[4]|clk                      ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[5]|clk                      ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[6]|clk                      ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[0]|clk                    ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[1]|clk                    ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[2]|clk                    ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]|q                        ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[0]|clk                    ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[1]|clk                    ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[2]|clk                    ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[3]|clk                    ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|\display:i[0]|clk               ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|\display:i[1]|clk               ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[0]|clk                      ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[1]|clk                      ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[2]|clk                      ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[3]|clk                      ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[4]|clk                      ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[5]|clk                      ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[6]|clk                      ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]~clkctrl|inclk[0]         ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]~clkctrl|outclk           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; TSLSDA    ; clk                         ; 2.650 ; 2.765 ; Rise       ; clk                         ;
; rst       ; clk                         ; 7.023 ; 6.588 ; Rise       ; clk                         ;
; rst       ; seven_seg_display:U0|FD[10] ; 2.543 ; 2.688 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; TSLSDA    ; clk                         ; -2.137 ; -2.245 ; Rise       ; clk                         ;
; rst       ; clk                         ; -1.906 ; -2.040 ; Rise       ; clk                         ;
; rst       ; seven_seg_display:U0|FD[10] ; -2.203 ; -2.345 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; LED[*]    ; clk                         ; 9.042 ; 8.762 ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 9.042 ; 8.752 ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 7.309 ; 6.976 ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 7.067 ; 6.804 ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 7.428 ; 7.135 ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 7.676 ; 7.274 ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 7.397 ; 7.054 ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 8.900 ; 8.762 ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 7.098 ; 6.807 ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 7.142 ; 6.934 ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 7.090 ; 6.822 ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 7.114 ; 6.895 ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 7.087 ; 6.830 ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 6.717 ; 6.514 ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 6.725 ; 6.522 ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 6.730 ; 6.529 ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 7.008 ; 6.758 ; Rise       ; clk                         ;
; TSLSCL    ; clk                         ; 9.557 ; 8.939 ; Rise       ; clk                         ;
; TSLSDA    ; clk                         ; 9.122 ; 8.742 ; Rise       ; clk                         ;
; digit[*]  ; seven_seg_display:U0|FD[10] ; 7.634 ; 7.622 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[0] ; seven_seg_display:U0|FD[10] ; 7.634 ; 7.622 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[1] ; seven_seg_display:U0|FD[10] ; 5.965 ; 6.029 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[2] ; seven_seg_display:U0|FD[10] ; 6.265 ; 6.371 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[3] ; seven_seg_display:U0|FD[10] ; 5.967 ; 6.040 ; Rise       ; seven_seg_display:U0|FD[10] ;
; ssd[*]    ; seven_seg_display:U0|FD[10] ; 8.761 ; 8.552 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[0]   ; seven_seg_display:U0|FD[10] ; 7.175 ; 6.868 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[1]   ; seven_seg_display:U0|FD[10] ; 6.856 ; 6.640 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[2]   ; seven_seg_display:U0|FD[10] ; 8.761 ; 8.552 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[3]   ; seven_seg_display:U0|FD[10] ; 6.765 ; 6.514 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[4]   ; seven_seg_display:U0|FD[10] ; 7.930 ; 7.717 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[5]   ; seven_seg_display:U0|FD[10] ; 6.852 ; 6.574 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[6]   ; seven_seg_display:U0|FD[10] ; 7.812 ; 7.487 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; LED[*]    ; clk                         ; 6.578 ; 6.380 ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 8.869 ; 8.594 ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 7.148 ; 6.825 ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 6.915 ; 6.659 ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 7.262 ; 6.977 ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 7.499 ; 7.110 ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 7.232 ; 6.900 ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 8.733 ; 8.602 ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 6.944 ; 6.662 ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 6.986 ; 6.784 ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 6.937 ; 6.677 ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 6.960 ; 6.746 ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 6.933 ; 6.684 ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 6.578 ; 6.380 ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 6.586 ; 6.388 ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 6.590 ; 6.395 ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 6.858 ; 6.614 ; Rise       ; clk                         ;
; TSLSCL    ; clk                         ; 8.533 ; 8.060 ; Rise       ; clk                         ;
; TSLSDA    ; clk                         ; 8.502 ; 8.075 ; Rise       ; clk                         ;
; digit[*]  ; seven_seg_display:U0|FD[10] ; 5.822 ; 5.886 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[0] ; seven_seg_display:U0|FD[10] ; 7.480 ; 7.473 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[1] ; seven_seg_display:U0|FD[10] ; 5.822 ; 5.886 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[2] ; seven_seg_display:U0|FD[10] ; 6.110 ; 6.213 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[3] ; seven_seg_display:U0|FD[10] ; 5.824 ; 5.896 ; Rise       ; seven_seg_display:U0|FD[10] ;
; ssd[*]    ; seven_seg_display:U0|FD[10] ; 6.584 ; 6.340 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[0]   ; seven_seg_display:U0|FD[10] ; 6.979 ; 6.681 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[1]   ; seven_seg_display:U0|FD[10] ; 6.672 ; 6.461 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[2]   ; seven_seg_display:U0|FD[10] ; 8.563 ; 8.366 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[3]   ; seven_seg_display:U0|FD[10] ; 6.584 ; 6.340 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[4]   ; seven_seg_display:U0|FD[10] ; 7.703 ; 7.495 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[5]   ; seven_seg_display:U0|FD[10] ; 6.667 ; 6.398 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[6]   ; seven_seg_display:U0|FD[10] ; 7.589 ; 7.275 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+-----------------------------+---------+---------------+
; Clock                       ; Slack   ; End Point TNS ;
+-----------------------------+---------+---------------+
; clk                         ; -15.148 ; -463.130      ;
; seven_seg_display:U0|FD[10] ; -0.367  ; -2.445        ;
+-----------------------------+---------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -0.108 ; -0.108        ;
; seven_seg_display:U0|FD[10] ; 0.188  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -182.687      ;
; seven_seg_display:U0|FD[10] ; -1.000 ; -13.000       ;
+-----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                              ;
+---------+----------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -15.148 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 16.094     ;
; -15.120 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 16.066     ;
; -15.077 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.133      ; 16.197     ;
; -15.077 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.133      ; 16.197     ;
; -15.076 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 16.022     ;
; -15.066 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.133      ; 16.186     ;
; -15.047 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.133      ; 16.167     ;
; -15.047 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.133      ; 16.167     ;
; -15.036 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.133      ; 16.156     ;
; -15.008 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.133      ; 16.128     ;
; -15.008 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.133      ; 16.128     ;
; -14.997 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.133      ; 16.117     ;
; -14.883 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.148      ; 16.018     ;
; -14.878 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.148      ; 16.013     ;
; -14.855 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.148      ; 15.990     ;
; -14.850 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.148      ; 15.985     ;
; -14.811 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.148      ; 15.946     ;
; -14.806 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.148      ; 15.941     ;
; -14.674 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 15.623     ;
; -14.409 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.151      ; 15.547     ;
; -14.404 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.151      ; 15.542     ;
; -14.138 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.136      ; 15.261     ;
; -14.138 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.136      ; 15.261     ;
; -14.127 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.136      ; 15.250     ;
; -13.458 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.133      ; 14.578     ;
; -13.458 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.133      ; 14.578     ;
; -13.447 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.133      ; 14.567     ;
; -13.377 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 14.323     ;
; -13.112 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.148      ; 14.247     ;
; -13.107 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.148      ; 14.242     ;
; -12.647 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 13.594     ;
; -12.477 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.039     ; 13.425     ;
; -12.477 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 13.425     ;
; -12.461 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.406     ;
; -12.461 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.406     ;
; -12.415 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.360     ;
; -12.415 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.360     ;
; -12.411 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 13.359     ;
; -12.395 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.340     ;
; -12.382 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.149      ; 13.518     ;
; -12.377 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.149      ; 13.513     ;
; -12.349 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.294     ;
; -12.321 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.266     ;
; -12.321 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.266     ;
; -12.296 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.241     ;
; -12.296 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.241     ;
; -12.255 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.200     ;
; -12.230 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.175     ;
; -12.216 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 13.163     ;
; -12.200 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.043     ; 13.144     ;
; -12.154 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.043     ; 13.098     ;
; -12.141 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.134      ; 13.262     ;
; -12.141 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.134      ; 13.262     ;
; -12.130 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.134      ; 13.251     ;
; -12.072 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.051     ; 13.008     ;
; -12.060 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.043     ; 13.004     ;
; -12.042 ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.051     ; 12.978     ;
; -12.035 ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.043     ; 12.979     ;
; -12.003 ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.051     ; 12.939     ;
; -11.812 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.041     ; 12.758     ;
; -11.812 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 12.758     ;
; -11.746 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.041     ; 12.692     ;
; -11.551 ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.042     ; 12.496     ;
; -11.188 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 12.135     ;
; -11.133 ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.048     ; 12.072     ;
; -10.923 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.149      ; 12.059     ;
; -10.918 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.149      ; 12.054     ;
; -10.720 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.041     ; 11.666     ;
; -10.720 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 11.666     ;
; -10.654 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.041     ; 11.600     ;
; -10.459 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.042     ; 11.404     ;
; -10.398 ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.051     ; 11.334     ;
; -10.210 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.134      ; 11.331     ;
; -10.210 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.134      ; 11.331     ;
; -10.199 ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.134      ; 11.320     ;
; -9.603  ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 10.550     ;
; -9.338  ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.149      ; 10.474     ;
; -9.333  ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.149      ; 10.469     ;
; -9.164  ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.050     ; 10.101     ;
; -9.111  ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx3[0] ; clk          ; clk         ; 1.000        ; -0.041     ; 10.057     ;
; -9.111  ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx3[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 10.057     ;
; -9.045  ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx3[3] ; clk          ; clk         ; 1.000        ; -0.041     ; 9.991      ;
; -8.850  ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx3[2] ; clk          ; clk         ; 1.000        ; -0.042     ; 9.795      ;
; -8.552  ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx4[2] ; clk          ; clk         ; 1.000        ; 0.134      ; 9.673      ;
; -8.552  ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx4[3] ; clk          ; clk         ; 1.000        ; 0.134      ; 9.673      ;
; -8.541  ; TSL2561:U1|TSL2561_int[6]  ; TSL2561:U1|lx4[1] ; clk          ; clk         ; 1.000        ; 0.134      ; 9.662      ;
; -7.874  ; TSL2561:U1|TSL2561_int[5]  ; TSL2561:U1|lx5[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 8.821      ;
; -7.796  ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.041     ; 8.742      ;
; -7.733  ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.041     ; 8.679      ;
; -7.694  ; TSL2561:U1|TSL2561_int[10] ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.039     ; 8.642      ;
; -7.668  ; TSL2561:U1|TSL2561_int[9]  ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 8.613      ;
; -7.633  ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx4[0] ; clk          ; clk         ; 1.000        ; -0.050     ; 8.570      ;
; -7.609  ; TSL2561:U1|TSL2561_int[5]  ; TSL2561:U1|lx5[2] ; clk          ; clk         ; 1.000        ; 0.149      ; 8.745      ;
; -7.604  ; TSL2561:U1|TSL2561_int[5]  ; TSL2561:U1|lx5[3] ; clk          ; clk         ; 1.000        ; 0.149      ; 8.740      ;
; -7.589  ; TSL2561:U1|TSL2561_int[13] ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 8.534      ;
; -7.540  ; TSL2561:U1|TSL2561_int[11] ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 8.485      ;
; -7.439  ; TSL2561:U1|TSL2561_int[12] ; TSL2561:U1|lx2[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 8.384      ;
; -7.399  ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx2[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 8.348      ;
; -7.393  ; TSL2561:U1|TSL2561_int[7]  ; TSL2561:U1|lx2[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 8.342      ;
; -7.336  ; TSL2561:U1|TSL2561_int[8]  ; TSL2561:U1|lx2[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 8.285      ;
+---------+----------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'seven_seg_display:U0|FD[10]'                                                                                                                      ;
+--------+------------------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.367 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.142      ;
; -0.355 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.130      ;
; -0.354 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.129      ;
; -0.354 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.129      ;
; -0.349 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.124      ;
; -0.333 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.108      ;
; -0.333 ; TSL2561:U1|TSL2561_data[11]        ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.108      ;
; -0.329 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.104      ;
; -0.324 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.099      ;
; -0.315 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.090      ;
; -0.315 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.090      ;
; -0.311 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.086      ;
; -0.309 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.084      ;
; -0.293 ; TSL2561:U1|TSL2561_data[5]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.068      ;
; -0.289 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[1] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.035     ; 1.241      ;
; -0.277 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[4] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.035     ; 1.229      ;
; -0.276 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[0] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.035     ; 1.228      ;
; -0.276 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[5] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.035     ; 1.228      ;
; -0.273 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[1] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.035     ; 1.225      ;
; -0.271 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[6] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.035     ; 1.223      ;
; -0.267 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.042      ;
; -0.261 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[4] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.035     ; 1.213      ;
; -0.260 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[0] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.035     ; 1.212      ;
; -0.260 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[5] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.035     ; 1.212      ;
; -0.255 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.030      ;
; -0.255 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[2] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.035     ; 1.207      ;
; -0.255 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[3] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.035     ; 1.207      ;
; -0.255 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[6] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.035     ; 1.207      ;
; -0.254 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.029      ;
; -0.254 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.029      ;
; -0.249 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.024      ;
; -0.243 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 1.017      ;
; -0.239 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 1.013      ;
; -0.239 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[2] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.035     ; 1.191      ;
; -0.239 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[3] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.035     ; 1.191      ;
; -0.237 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 1.011      ;
; -0.237 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 1.011      ;
; -0.234 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 1.008      ;
; -0.234 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 1.008      ;
; -0.233 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.008      ;
; -0.233 ; TSL2561:U1|TSL2561_data[7]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 1.008      ;
; -0.224 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.999      ;
; -0.219 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.994      ;
; -0.210 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.985      ;
; -0.210 ; TSL2561:U1|TSL2561_data[6]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.984      ;
; -0.210 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.985      ;
; -0.206 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.981      ;
; -0.204 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.979      ;
; -0.188 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.963      ;
; -0.187 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.962      ;
; -0.186 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.961      ;
; -0.185 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.960      ;
; -0.184 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.959      ;
; -0.184 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.959      ;
; -0.182 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.957      ;
; -0.180 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.955      ;
; -0.164 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.939      ;
; -0.160 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.935      ;
; -0.158 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.933      ;
; -0.158 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.933      ;
; -0.155 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.930      ;
; -0.155 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.930      ;
; -0.143 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.917      ;
; -0.131 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.905      ;
; -0.131 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.906      ;
; -0.130 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.904      ;
; -0.130 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.904      ;
; -0.125 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.899      ;
; -0.114 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.888      ;
; -0.109 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.883      ;
; -0.109 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.883      ;
; -0.109 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.883      ;
; -0.100 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.874      ;
; -0.100 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.874      ;
; -0.096 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.870      ;
; -0.094 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.868      ;
; -0.078 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.852      ;
; -0.069 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.844      ;
; -0.068 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.843      ;
; -0.067 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.842      ;
; -0.066 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.841      ;
; -0.066 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.841      ;
; -0.064 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.839      ;
; -0.062 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.202     ; 0.837      ;
; -0.037 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.811      ;
; -0.033 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.807      ;
; -0.031 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[2] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.805      ;
; -0.031 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[3] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.805      ;
; -0.028 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.802      ;
; -0.028 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.802      ;
; -0.004 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.778      ;
; 0.031  ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.743      ;
; 0.043  ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.731      ;
; 0.044  ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[0] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.730      ;
; 0.044  ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.730      ;
; 0.046  ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[1] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.728      ;
; 0.047  ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.727      ;
; 0.048  ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[4] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.726      ;
; 0.049  ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[6] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.725      ;
; 0.049  ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[5] ; clk                         ; seven_seg_display:U0|FD[10] ; 1.000        ; -0.203     ; 0.725      ;
+--------+------------------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.108 ; seven_seg_display:U0|FD[10]             ; seven_seg_display:U0|FD[10]             ; seven_seg_display:U0|FD[10] ; clk         ; 0.000        ; 1.421      ; 1.532      ;
; 0.186  ; seven_seg_display:U0|FD[0]              ; seven_seg_display:U0|FD[0]              ; clk                         ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187  ; TSL2561:U1|i2c_master:u0|state.ready    ; TSL2561:U1|i2c_master:u0|state.ready    ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; TSL2561:U1|i2c_master:u0|scl_ena        ; TSL2561:U1|i2c_master:u0|scl_ena        ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; TSL2561:U1|i2c_master:u0|bit_cnt[1]     ; TSL2561:U1|i2c_master:u0|bit_cnt[1]     ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; TSL2561:U1|i2c_master:u0|state.command  ; TSL2561:U1|i2c_master:u0|state.command  ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; TSL2561:U1|i2c_master:u0|data_rx[5]     ; TSL2561:U1|i2c_master:u0|data_rx[5]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|i2c_master:u0|data_rx[6]     ; TSL2561:U1|i2c_master:u0|data_rx[6]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|i2c_master:u0|data_rx[7]     ; TSL2561:U1|i2c_master:u0|data_rx[7]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|i2c_master:u0|data_rx[0]     ; TSL2561:U1|i2c_master:u0|data_rx[0]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|i2c_master:u0|data_rx[1]     ; TSL2561:U1|i2c_master:u0|data_rx[1]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|i2c_master:u0|data_rx[2]     ; TSL2561:U1|i2c_master:u0|data_rx[2]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|i2c_master:u0|data_rx[3]     ; TSL2561:U1|i2c_master:u0|data_rx[3]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|i2c_master:u0|data_rx[4]     ; TSL2561:U1|i2c_master:u0|data_rx[4]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|IICState.s3                  ; TSL2561:U1|IICState.s3                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|IICState.s4                  ; TSL2561:U1|IICState.s4                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|IICState.s8                  ; TSL2561:U1|IICState.s8                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|IICState.POWER_ON_1          ; TSL2561:U1|IICState.POWER_ON_1          ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|IICState.s5                  ; TSL2561:U1|IICState.s5                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|IICState.POWER_ON_4          ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|IICState.POWER_ON_5          ; TSL2561:U1|IICState.POWER_ON_5          ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|IICState.s0                  ; TSL2561:U1|IICState.s0                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|ena                          ; TSL2561:U1|ena                          ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|rw                           ; TSL2561:U1|rw                           ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|IICState.s9                  ; TSL2561:U1|IICState.s9                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|IICState.s10                 ; TSL2561:U1|IICState.s10                 ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|data_wr[2]                   ; TSL2561:U1|data_wr[2]                   ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|data_wr[7]                   ; TSL2561:U1|data_wr[7]                   ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|data_wr[0]                   ; TSL2561:U1|data_wr[0]                   ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|data_wr[1]                   ; TSL2561:U1|data_wr[1]                   ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; TSL2561:U1|i2c_master:u0|stretch        ; TSL2561:U1|i2c_master:u0|stretch        ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.194  ; TSL2561:U1|i2c_master:u0|data_rx[2]     ; TSL2561:U1|i2c_master:u0|data_rd[2]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.195  ; TSL2561:U1|i2c_master:u0|data_rx[5]     ; TSL2561:U1|i2c_master:u0|data_rd[5]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; TSL2561:U1|i2c_master:u0|data_rx[0]     ; TSL2561:U1|i2c_master:u0|data_rd[0]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; TSL2561:U1|i2c_master:u0|bit_cnt[0]     ; TSL2561:U1|i2c_master:u0|bit_cnt[0]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.196  ; TSL2561:U1|i2c_master:u0|data_rx[3]     ; TSL2561:U1|i2c_master:u0|data_rd[3]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.198  ; TSL2561:U1|i2c_master:u0|data_rx[1]     ; TSL2561:U1|i2c_master:u0|data_rd[1]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.200  ; TSL2561:U1|i2c_master:u0|data_tx[2]     ; TSL2561:U1|i2c_master:u0|sda_int        ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201  ; TSL2561:U1|IICState.s3                  ; TSL2561:U1|IICState.s4                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.320      ;
; 0.206  ; TSL2561:U1|IICState.s0                  ; TSL2561:U1|IICState.s1                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.210  ; TSL2561:U1|i2c_master:u0|state.start    ; TSL2561:U1|i2c_master:u0|scl_ena        ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.220  ; TSL2561:U1|i2c_master:u0|state.command  ; TSL2561:U1|i2c_master:u0|state.slv_ack1 ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.264  ; TSL2561:U1|IICState.s1                  ; TSL2561:U1|IICState.s2                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.383      ;
; 0.267  ; TSL2561:U1|i2c_master:u0|data_rx[4]     ; TSL2561:U1|i2c_master:u0|data_rd[4]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.386      ;
; 0.267  ; TSL2561:U1|TSL2561_int[0]               ; TSL2561:U1|lx5[0]                       ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267  ; TSL2561:U1|IICState.s7                  ; TSL2561:U1|IICState.s8                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.386      ;
; 0.268  ; TSL2561:U1|i2c_master:u0|data_rx[7]     ; TSL2561:U1|i2c_master:u0|data_rd[7]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.269  ; TSL2561:U1|i2c_master:u0|data_rx[6]     ; TSL2561:U1|i2c_master:u0|data_rd[6]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.388      ;
; 0.269  ; TSL2561:U1|i2c_master:u0|state.mstr_ack ; TSL2561:U1|i2c_master:u0|state.rd       ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.271  ; TSL2561:U1|IICState.s5                  ; TSL2561:U1|IICState.s6                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.390      ;
; 0.272  ; TSL2561:U1|i2c_master:u0|scl_clk        ; TSL2561:U1|i2c_master:u0|stretch        ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.391      ;
; 0.273  ; TSL2561:U1|i2c_master:u0|state.wr       ; TSL2561:U1|i2c_master:u0|state.slv_ack2 ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.274  ; TSL2561:U1|IICState.s9                  ; TSL2561:U1|IICState.s10                 ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.393      ;
; 0.278  ; TSL2561:U1|IICState.POWER_ON_2          ; TSL2561:U1|IICState.POWER_ON_3          ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.397      ;
; 0.278  ; TSL2561:U1|i2c_master:u0|state.rd       ; TSL2561:U1|i2c_master:u0|state.mstr_ack ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.285  ; TSL2561:U1|data0[3]                     ; TSL2561:U1|TSL2561_int[2]               ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.404      ;
; 0.293  ; TSL2561:U1|ena                          ; TSL2561:U1|i2c_master:u0|state.ready    ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.412      ;
; 0.294  ; seven_seg_display:U0|FD[2]              ; seven_seg_display:U0|FD[2]              ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; seven_seg_display:U0|FD[3]              ; seven_seg_display:U0|FD[3]              ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; seven_seg_display:U0|FD[8]              ; seven_seg_display:U0|FD[8]              ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295  ; seven_seg_display:U0|FD[4]              ; seven_seg_display:U0|FD[4]              ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; seven_seg_display:U0|FD[6]              ; seven_seg_display:U0|FD[6]              ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; TSL2561:U1|ena                          ; TSL2561:U1|i2c_master:u0|state.start    ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.296  ; seven_seg_display:U0|FD[5]              ; seven_seg_display:U0|FD[5]              ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; seven_seg_display:U0|FD[7]              ; seven_seg_display:U0|FD[7]              ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; seven_seg_display:U0|FD[9]              ; seven_seg_display:U0|FD[9]              ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.299  ; TSL2561:U1|IICState.s2                  ; TSL2561:U1|IICState.s3                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.301  ; seven_seg_display:U0|FD[1]              ; seven_seg_display:U0|FD[1]              ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.307  ; TSL2561:U1|IICState.POWER_ON_3          ; TSL2561:U1|IICState.POWER_ON_4          ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.317  ; TSL2561:U1|IICState.s10                 ; TSL2561:U1|IICState.s11                 ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.318  ; TSL2561:U1|i2c_master:u0|state.stop     ; TSL2561:U1|i2c_master:u0|state.ready    ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.329  ; TSL2561:U1|data0[5]                     ; TSL2561:U1|TSL2561_int[4]               ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.329  ; TSL2561:U1|IICState.s8                  ; TSL2561:U1|IICState.s9                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.448      ;
; 0.331  ; TSL2561:U1|i2c_master:u0|state.ready    ; TSL2561:U1|i2c_master:u0|state.start    ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.451      ;
; 0.337  ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|data_wr[1]                   ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.456      ;
; 0.343  ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|data_wr[7]                   ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.462      ;
; 0.343  ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|data_wr[0]                   ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.462      ;
; 0.344  ; TSL2561:U1|i2c_master:u0|count[0]       ; TSL2561:U1|i2c_master:u0|count[8]       ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.464      ;
; 0.346  ; TSL2561:U1|data0[1]                     ; TSL2561:U1|TSL2561_int[0]               ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.465      ;
; 0.352  ; TSL2561:U1|IICState.POWER_ON_5          ; TSL2561:U1|IICState.s0                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.471      ;
; 0.355  ; TSL2561:U1|i2c_master:u0|state.stop     ; TSL2561:U1|i2c_master:u0|scl_ena        ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.475      ;
; 0.366  ; TSL2561:U1|i2c_master:u0|count[8]       ; TSL2561:U1|i2c_master:u0|count[8]       ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.486      ;
; 0.368  ; TSL2561:U1|IICState.s6                  ; TSL2561:U1|data_wr[2]                   ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.487      ;
; 0.369  ; TSL2561:U1|IICState.s6                  ; TSL2561:U1|IICState.s7                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.488      ;
; 0.379  ; TSL2561:U1|i2c_master:u0|state.slv_ack1 ; TSL2561:U1|i2c_master:u0|state.rd       ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.499      ;
; 0.390  ; TSL2561:U1|i2c_master:u0|bit_cnt[0]     ; TSL2561:U1|i2c_master:u0|bit_cnt[1]     ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.509      ;
; 0.401  ; TSL2561:U1|IICState.s1                  ; TSL2561:U1|data_wr[2]                   ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.520      ;
; 0.406  ; TSL2561:U1|IICState.s4                  ; TSL2561:U1|IICState.s5                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.525      ;
; 0.406  ; TSL2561:U1|i2c_master:u0|bit_cnt[2]     ; TSL2561:U1|i2c_master:u0|state.slv_ack2 ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.526      ;
; 0.414  ; TSL2561:U1|data_wr[2]                   ; TSL2561:U1|i2c_master:u0|data_tx[2]     ; clk                         ; clk         ; 0.000        ; 0.052      ; 0.550      ;
; 0.418  ; TSL2561:U1|IICState.POWER_ON_4          ; TSL2561:U1|IICState.POWER_ON_5          ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.537      ;
; 0.421  ; TSL2561:U1|i2c_master:u0|bit_cnt[2]     ; TSL2561:U1|i2c_master:u0|state.mstr_ack ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.541      ;
; 0.422  ; TSL2561:U1|i2c_master:u0|state.slv_ack1 ; TSL2561:U1|i2c_master:u0|state.wr       ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.542      ;
; 0.429  ; TSL2561:U1|i2c_master:u0|state.wr       ; TSL2561:U1|i2c_master:u0|state.wr       ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.549      ;
; 0.435  ; TSL2561:U1|i2c_master:u0|state.rd       ; TSL2561:U1|i2c_master:u0|state.rd       ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.555      ;
; 0.443  ; seven_seg_display:U0|FD[2]              ; seven_seg_display:U0|FD[3]              ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443  ; seven_seg_display:U0|FD[8]              ; seven_seg_display:U0|FD[9]              ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.444  ; seven_seg_display:U0|FD[4]              ; seven_seg_display:U0|FD[5]              ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.444  ; seven_seg_display:U0|FD[6]              ; seven_seg_display:U0|FD[7]              ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.445  ; TSL2561:U1|i2c_master:u0|count[4]       ; TSL2561:U1|i2c_master:u0|count[8]       ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.565      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'seven_seg_display:U0|FD[10]'                                                                                                                             ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.188 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.035      ; 0.314      ;
; 0.206 ; seven_seg_display:U0|digit[3]      ; seven_seg_display:U0|digit[2]      ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; seven_seg_display:U0|digit[2]      ; seven_seg_display:U0|digit[1]      ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.035      ; 0.325      ;
; 0.210 ; seven_seg_display:U0|digit[0]      ; seven_seg_display:U0|digit[3]      ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.035      ; 0.329      ;
; 0.212 ; seven_seg_display:U0|digit[1]      ; seven_seg_display:U0|digit[0]      ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.035      ; 0.331      ;
; 0.308 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.035      ; 0.427      ;
; 0.460 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.481      ;
; 0.461 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.482      ;
; 0.461 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.482      ;
; 0.464 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.485      ;
; 0.465 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.486      ;
; 0.466 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.487      ;
; 0.469 ; TSL2561:U1|TSL2561_data[12]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.490      ;
; 0.521 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.542      ;
; 0.522 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.543      ;
; 0.523 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.544      ;
; 0.524 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.545      ;
; 0.524 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.545      ;
; 0.527 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.548      ;
; 0.528 ; TSL2561:U1|TSL2561_data[14]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.549      ;
; 0.566 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.587      ;
; 0.568 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.589      ;
; 0.568 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.589      ;
; 0.568 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.589      ;
; 0.570 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.591      ;
; 0.572 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.593      ;
; 0.572 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.593      ;
; 0.573 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.594      ;
; 0.577 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.598      ;
; 0.580 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.601      ;
; 0.581 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.602      ;
; 0.583 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.604      ;
; 0.596 ; TSL2561:U1|TSL2561_data[15]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.617      ;
; 0.602 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[5]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.034      ; 0.720      ;
; 0.603 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[3]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.034      ; 0.721      ;
; 0.603 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[4]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.034      ; 0.721      ;
; 0.606 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[0]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.034      ; 0.724      ;
; 0.607 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[6]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.034      ; 0.725      ;
; 0.608 ; TSL2561:U1|TSL2561_data[13]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.629      ;
; 0.608 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[2]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.034      ; 0.726      ;
; 0.611 ; seven_seg_display:U0|\display:i[1] ; seven_seg_display:U0|ssd[1]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.034      ; 0.729      ;
; 0.612 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.633      ;
; 0.613 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.634      ;
; 0.613 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.634      ;
; 0.616 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.637      ;
; 0.617 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.638      ;
; 0.618 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.639      ;
; 0.621 ; TSL2561:U1|TSL2561_data[0]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.642      ;
; 0.673 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.694      ;
; 0.674 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.695      ;
; 0.675 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.696      ;
; 0.676 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.697      ;
; 0.676 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.697      ;
; 0.679 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.700      ;
; 0.680 ; TSL2561:U1|TSL2561_data[2]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.701      ;
; 0.693 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[3]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.034      ; 0.811      ;
; 0.695 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[2]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.034      ; 0.813      ;
; 0.699 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[5]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.034      ; 0.817      ;
; 0.699 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[0]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.034      ; 0.817      ;
; 0.700 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.721      ;
; 0.701 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.722      ;
; 0.701 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.722      ;
; 0.704 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.725      ;
; 0.704 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[6]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.034      ; 0.822      ;
; 0.705 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.726      ;
; 0.706 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.727      ;
; 0.709 ; TSL2561:U1|TSL2561_data[4]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.730      ;
; 0.710 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[1]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.034      ; 0.828      ;
; 0.718 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.739      ;
; 0.720 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.741      ;
; 0.723 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.744      ;
; 0.723 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.744      ;
; 0.724 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.745      ;
; 0.724 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.745      ;
; 0.724 ; seven_seg_display:U0|\display:i[0] ; seven_seg_display:U0|ssd[4]        ; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 0.000        ; 0.034      ; 0.842      ;
; 0.725 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.746      ;
; 0.728 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.749      ;
; 0.729 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.750      ;
; 0.735 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.756      ;
; 0.735 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.756      ;
; 0.736 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.757      ;
; 0.743 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.764      ;
; 0.744 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.765      ;
; 0.745 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.766      ;
; 0.746 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.767      ;
; 0.746 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.767      ;
; 0.749 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.770      ;
; 0.750 ; TSL2561:U1|TSL2561_data[10]        ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.771      ;
; 0.751 ; TSL2561:U1|TSL2561_data[3]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.772      ;
; 0.760 ; TSL2561:U1|TSL2561_data[1]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.781      ;
; 0.777 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[5]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.798      ;
; 0.778 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.799      ;
; 0.778 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[4]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.799      ;
; 0.781 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[0]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.802      ;
; 0.782 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[6]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.803      ;
; 0.783 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.804      ;
; 0.786 ; TSL2561:U1|TSL2561_data[8]         ; seven_seg_display:U0|ssd[1]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.807      ;
; 0.803 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[3]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.824      ;
; 0.805 ; TSL2561:U1|TSL2561_data[9]         ; seven_seg_display:U0|ssd[2]        ; clk                         ; seven_seg_display:U0|FD[10] ; 0.000        ; -0.093     ; 0.826      ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.POWER_ON_5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s10             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s11             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s3              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s4              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s5              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s6              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s7              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s8              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|IICState.s9              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_data[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|TSL2561_int[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[17]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[18]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[19]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[20]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[21]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[22]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[23]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[24]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[25]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|cnt_delay[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[10]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[11]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[12]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[13]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[14]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[15]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data0[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data_wr[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data_wr[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data_wr[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|data_wr[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|ena                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|addr_rw[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|bit_cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|bit_cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|bit_cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|busy       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; TSL2561:U1|i2c_master:u0|count[0]   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'seven_seg_display:U0|FD[10]'                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[6]        ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[0]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[1]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[2]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[3]      ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[0]        ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[1]        ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[2]        ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[3]        ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[4]        ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[5]        ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[6]        ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[0] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[1] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[0] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|\display:i[1] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[0]        ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[1]        ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[2]        ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[3]        ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[4]        ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[5]        ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|ssd[6]        ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[0]      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[1]      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[2]      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; seven_seg_display:U0|digit[3]      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[0]|clk                    ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[1]|clk                    ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[2]|clk                    ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[3]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[0]|clk                      ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[1]|clk                      ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[2]|clk                      ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[3]|clk                      ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[4]|clk                      ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[5]|clk                      ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[6]|clk                      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|\display:i[0]|clk               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|\display:i[1]|clk               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]~clkctrl|inclk[0]         ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]|q                        ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]~clkctrl|inclk[0]         ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|FD[10]~clkctrl|outclk           ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|\display:i[0]|clk               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|\display:i[1]|clk               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[0]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[1]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[2]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[3]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[4]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[5]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|ssd[6]|clk                      ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[0]|clk                    ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[1]|clk                    ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[2]|clk                    ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; seven_seg_display:U0|FD[10] ; Rise       ; U0|digit[3]|clk                    ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; TSLSDA    ; clk                         ; 1.365 ; 2.082 ; Rise       ; clk                         ;
; rst       ; clk                         ; 3.295 ; 4.183 ; Rise       ; clk                         ;
; rst       ; seven_seg_display:U0|FD[10] ; 1.334 ; 1.968 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; TSLSDA    ; clk                         ; -1.125 ; -1.807 ; Rise       ; clk                         ;
; rst       ; clk                         ; -0.999 ; -1.657 ; Rise       ; clk                         ;
; rst       ; seven_seg_display:U0|FD[10] ; -1.167 ; -1.790 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; LED[*]    ; clk                         ; 4.625 ; 4.810 ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 4.625 ; 4.806 ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 3.587 ; 3.659 ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 3.499 ; 3.575 ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 3.673 ; 3.767 ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 3.750 ; 3.859 ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 3.649 ; 3.746 ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 4.611 ; 4.810 ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 3.497 ; 3.565 ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 3.572 ; 3.641 ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 3.511 ; 3.596 ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 3.532 ; 3.617 ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 3.510 ; 3.593 ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 3.346 ; 3.414 ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 3.349 ; 3.417 ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 3.353 ; 3.423 ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 3.468 ; 3.559 ; Rise       ; clk                         ;
; TSLSCL    ; clk                         ; 4.523 ; 4.720 ; Rise       ; clk                         ;
; TSLSDA    ; clk                         ; 4.466 ; 4.527 ; Rise       ; clk                         ;
; digit[*]  ; seven_seg_display:U0|FD[10] ; 3.989 ; 4.157 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[0] ; seven_seg_display:U0|FD[10] ; 3.989 ; 4.157 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[1] ; seven_seg_display:U0|FD[10] ; 3.102 ; 3.083 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[2] ; seven_seg_display:U0|FD[10] ; 3.264 ; 3.234 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[3] ; seven_seg_display:U0|FD[10] ; 3.102 ; 3.086 ; Rise       ; seven_seg_display:U0|FD[10] ;
; ssd[*]    ; seven_seg_display:U0|FD[10] ; 4.469 ; 4.700 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[0]   ; seven_seg_display:U0|FD[10] ; 3.517 ; 3.625 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[1]   ; seven_seg_display:U0|FD[10] ; 3.374 ; 3.451 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[2]   ; seven_seg_display:U0|FD[10] ; 4.469 ; 4.700 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[3]   ; seven_seg_display:U0|FD[10] ; 3.319 ; 3.411 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[4]   ; seven_seg_display:U0|FD[10] ; 3.901 ; 4.097 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[5]   ; seven_seg_display:U0|FD[10] ; 3.362 ; 3.445 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[6]   ; seven_seg_display:U0|FD[10] ; 3.810 ; 3.932 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; LED[*]    ; clk                         ; 3.277 ; 3.342 ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 4.544 ; 4.721 ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 3.510 ; 3.578 ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 3.425 ; 3.498 ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 3.591 ; 3.682 ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 3.667 ; 3.770 ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 3.570 ; 3.662 ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 4.529 ; 4.724 ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 3.423 ; 3.488 ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 3.495 ; 3.561 ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 3.437 ; 3.518 ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 3.457 ; 3.538 ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 3.435 ; 3.515 ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 3.277 ; 3.342 ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 3.280 ; 3.344 ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 3.283 ; 3.350 ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 3.394 ; 3.481 ; Rise       ; clk                         ;
; TSLSCL    ; clk                         ; 4.151 ; 4.200 ; Rise       ; clk                         ;
; TSLSDA    ; clk                         ; 4.102 ; 4.223 ; Rise       ; clk                         ;
; digit[*]  ; seven_seg_display:U0|FD[10] ; 3.032 ; 3.015 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[0] ; seven_seg_display:U0|FD[10] ; 3.917 ; 4.083 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[1] ; seven_seg_display:U0|FD[10] ; 3.032 ; 3.015 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[2] ; seven_seg_display:U0|FD[10] ; 3.187 ; 3.159 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[3] ; seven_seg_display:U0|FD[10] ; 3.032 ; 3.017 ; Rise       ; seven_seg_display:U0|FD[10] ;
; ssd[*]    ; seven_seg_display:U0|FD[10] ; 3.236 ; 3.323 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[0]   ; seven_seg_display:U0|FD[10] ; 3.426 ; 3.530 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[1]   ; seven_seg_display:U0|FD[10] ; 3.288 ; 3.362 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[2]   ; seven_seg_display:U0|FD[10] ; 4.379 ; 4.605 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[3]   ; seven_seg_display:U0|FD[10] ; 3.236 ; 3.323 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[4]   ; seven_seg_display:U0|FD[10] ; 3.794 ; 3.982 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[5]   ; seven_seg_display:U0|FD[10] ; 3.277 ; 3.356 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[6]   ; seven_seg_display:U0|FD[10] ; 3.707 ; 3.823 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                        ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -36.532   ; -0.108 ; N/A      ; N/A     ; -3.000              ;
;  clk                         ; -36.532   ; -0.108 ; N/A      ; N/A     ; -3.000              ;
;  seven_seg_display:U0|FD[10] ; -1.909    ; 0.188  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS              ; -1281.698 ; -0.108 ; 0.0      ; 0.0     ; -275.121            ;
;  clk                         ; -1268.172 ; -0.108 ; N/A      ; N/A     ; -255.790            ;
;  seven_seg_display:U0|FD[10] ; -13.526   ; 0.000  ; N/A      ; N/A     ; -19.331             ;
+------------------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; TSLSDA    ; clk                         ; 2.890 ; 3.237 ; Rise       ; clk                         ;
; rst       ; clk                         ; 7.514 ; 7.434 ; Rise       ; clk                         ;
; rst       ; seven_seg_display:U0|FD[10] ; 2.779 ; 3.052 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; TSLSDA    ; clk                         ; -1.125 ; -1.807 ; Rise       ; clk                         ;
; rst       ; clk                         ; -0.999 ; -1.657 ; Rise       ; clk                         ;
; rst       ; seven_seg_display:U0|FD[10] ; -1.167 ; -1.790 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; LED[*]    ; clk                         ; 9.334 ; 9.201 ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 9.334 ; 9.201 ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 7.605 ; 7.420 ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 7.358 ; 7.204 ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 7.756 ; 7.555 ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 8.003 ; 7.713 ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 7.719 ; 7.469 ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 9.235 ; 9.199 ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 7.399 ; 7.214 ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 7.470 ; 7.317 ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 7.406 ; 7.202 ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 7.434 ; 7.275 ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 7.398 ; 7.216 ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 7.017 ; 6.864 ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 7.027 ; 6.877 ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 7.029 ; 6.880 ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 7.304 ; 7.141 ; Rise       ; clk                         ;
; TSLSCL    ; clk                         ; 9.942 ; 9.567 ; Rise       ; clk                         ;
; TSLSDA    ; clk                         ; 9.559 ; 9.290 ; Rise       ; clk                         ;
; digit[*]  ; seven_seg_display:U0|FD[10] ; 7.925 ; 7.970 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[0] ; seven_seg_display:U0|FD[10] ; 7.925 ; 7.970 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[1] ; seven_seg_display:U0|FD[10] ; 6.289 ; 6.325 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[2] ; seven_seg_display:U0|FD[10] ; 6.615 ; 6.683 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[3] ; seven_seg_display:U0|FD[10] ; 6.290 ; 6.335 ; Rise       ; seven_seg_display:U0|FD[10] ;
; ssd[*]    ; seven_seg_display:U0|FD[10] ; 9.101 ; 9.016 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[0]   ; seven_seg_display:U0|FD[10] ; 7.513 ; 7.324 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[1]   ; seven_seg_display:U0|FD[10] ; 7.188 ; 7.044 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[2]   ; seven_seg_display:U0|FD[10] ; 9.101 ; 9.016 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[3]   ; seven_seg_display:U0|FD[10] ; 7.080 ; 6.917 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[4]   ; seven_seg_display:U0|FD[10] ; 8.316 ; 8.226 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[5]   ; seven_seg_display:U0|FD[10] ; 7.186 ; 6.977 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[6]   ; seven_seg_display:U0|FD[10] ; 8.204 ; 7.948 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; LED[*]    ; clk                         ; 3.277 ; 3.342 ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 4.544 ; 4.721 ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 3.510 ; 3.578 ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 3.425 ; 3.498 ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 3.591 ; 3.682 ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 3.667 ; 3.770 ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 3.570 ; 3.662 ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 4.529 ; 4.724 ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 3.423 ; 3.488 ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 3.495 ; 3.561 ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 3.437 ; 3.518 ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 3.457 ; 3.538 ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 3.435 ; 3.515 ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 3.277 ; 3.342 ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 3.280 ; 3.344 ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 3.283 ; 3.350 ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 3.394 ; 3.481 ; Rise       ; clk                         ;
; TSLSCL    ; clk                         ; 4.151 ; 4.200 ; Rise       ; clk                         ;
; TSLSDA    ; clk                         ; 4.102 ; 4.223 ; Rise       ; clk                         ;
; digit[*]  ; seven_seg_display:U0|FD[10] ; 3.032 ; 3.015 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[0] ; seven_seg_display:U0|FD[10] ; 3.917 ; 4.083 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[1] ; seven_seg_display:U0|FD[10] ; 3.032 ; 3.015 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[2] ; seven_seg_display:U0|FD[10] ; 3.187 ; 3.159 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  digit[3] ; seven_seg_display:U0|FD[10] ; 3.032 ; 3.017 ; Rise       ; seven_seg_display:U0|FD[10] ;
; ssd[*]    ; seven_seg_display:U0|FD[10] ; 3.236 ; 3.323 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[0]   ; seven_seg_display:U0|FD[10] ; 3.426 ; 3.530 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[1]   ; seven_seg_display:U0|FD[10] ; 3.288 ; 3.362 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[2]   ; seven_seg_display:U0|FD[10] ; 4.379 ; 4.605 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[3]   ; seven_seg_display:U0|FD[10] ; 3.236 ; 3.323 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[4]   ; seven_seg_display:U0|FD[10] ; 3.794 ; 3.982 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[5]   ; seven_seg_display:U0|FD[10] ; 3.277 ; 3.356 ; Rise       ; seven_seg_display:U0|FD[10] ;
;  ssd[6]   ; seven_seg_display:U0|FD[10] ; 3.707 ; 3.823 ; Rise       ; seven_seg_display:U0|FD[10] ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ssd[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[13]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[14]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[15]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TSLSDA        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TSLSCL        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; TSLSDA                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TSLSCL                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ssd[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; ssd[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; ssd[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; ssd[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; ssd[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; ssd[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; ssd[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; digit[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; digit[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; digit[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; digit[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; TSLSDA        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; TSLSCL        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.00861 V          ; 0.106 V                              ; 0.016 V                              ; 6.53e-10 s                  ; 5.54e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.00861 V         ; 0.106 V                             ; 0.016 V                             ; 6.53e-10 s                 ; 5.54e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00303 V          ; 0.118 V                              ; 0.017 V                              ; 8.67e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00303 V         ; 0.118 V                             ; 0.017 V                             ; 8.67e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ssd[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; ssd[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; digit[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; digit[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; digit[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; digit[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; TSLSDA        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; TSLSCL        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-----------------------------+-----------------------------+--------------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+--------------+----------+----------+----------+
; clk                         ; clk                         ; > 2147483647 ; 0        ; 0        ; 0        ;
; seven_seg_display:U0|FD[10] ; clk                         ; 1            ; 1        ; 0        ; 0        ;
; clk                         ; seven_seg_display:U0|FD[10] ; 112          ; 0        ; 0        ; 0        ;
; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 91           ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-----------------------------+-----------------------------+--------------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+--------------+----------+----------+----------+
; clk                         ; clk                         ; > 2147483647 ; 0        ; 0        ; 0        ;
; seven_seg_display:U0|FD[10] ; clk                         ; 1            ; 1        ; 0        ; 0        ;
; clk                         ; seven_seg_display:U0|FD[10] ; 112          ; 0        ; 0        ; 0        ;
; seven_seg_display:U0|FD[10] ; seven_seg_display:U0|FD[10] ; 91           ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 180   ; 180  ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Sep 20 10:06:21 2020
Info: Command: quartus_sta TSL2561_test -c TSL2561_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TSL2561_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name seven_seg_display:U0|FD[10] seven_seg_display:U0|FD[10]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -36.532
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -36.532     -1268.172 clk 
    Info (332119):    -1.909       -13.526 seven_seg_display:U0|FD[10] 
Info (332146): Worst-case hold slack is 0.177
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.177         0.000 clk 
    Info (332119):     0.455         0.000 seven_seg_display:U0|FD[10] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -255.790 clk 
    Info (332119):    -1.487       -19.331 seven_seg_display:U0|FD[10] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -33.375
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -33.375     -1160.352 clk 
    Info (332119):    -1.715       -12.122 seven_seg_display:U0|FD[10] 
Info (332146): Worst-case hold slack is 0.251
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.251         0.000 clk 
    Info (332119):     0.404         0.000 seven_seg_display:U0|FD[10] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -255.790 clk 
    Info (332119):    -1.487       -19.331 seven_seg_display:U0|FD[10] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -15.148
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.148      -463.130 clk 
    Info (332119):    -0.367        -2.445 seven_seg_display:U0|FD[10] 
Info (332146): Worst-case hold slack is -0.108
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.108        -0.108 clk 
    Info (332119):     0.188         0.000 seven_seg_display:U0|FD[10] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -182.687 clk 
    Info (332119):    -1.000       -13.000 seven_seg_display:U0|FD[10] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4683 megabytes
    Info: Processing ended: Sun Sep 20 10:06:24 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


