Pango_FPGA_Web_Lab
│
├───AXI4
│   │   axi_arbiter.sv              AXI仲裁模块
│   │   axi_bus.sv                  AXI总线模块
│   │   axi_clock_converter.sv      AXI跨时钟域转换模块
│   │   axi_interconnect.sv         AXI互连模块
│   │   axi_switch.sv               AXI交换机模块
│   │   master_axi_async.sv         AXI主设备异步接口模块
│   │   slave_axi_async.sv          AXI从设备异步接口模块
│   │
│   ├───define                      AXI4定义
│   ├───interface                   AXI4接口（弃用）
│   ├───old                         AXI4旧版本（弃用）
│   └───sim_file                AXI4仿真文件夹
│
├───COMMON                      通用模块
│       btn_ggle.v                  按键消抖模块
│       led8_btn.sv                 LED8灯模块
│       matrix_key.v              > 矩阵键盘模块
│       matrix_key_ctrl.v         > 矩阵键盘控制模块
│       rst_sync.v                  复位同步模块
│       sys_status_axi_slave.sv   > 系统状态AXI从设备模块
│
├───DDR3                        DDR3模块
│   │   ddr3_read.v                 DDR3读模块
│   │   ddr3_top.v                  DDR3顶层模块
│   │   ddr3_write.v                DDR3写模块
│   │   slave_ddr3.sv             > DDR3从设备模块
│   │
│   └───sim_file                DDR3仿真文件夹
│
├───DDS                         DDS模块
│       dds.sv                      DDS模块
│       dds_slave.sv              > DDS从设备模块
│       test.dat                    测试数据文件
│       wave_gen.dat                波形生成器数据文件
│       wave_gen.py                 波形生成器Python脚本
│
├───DEBUGGER                    调试器模块
│       debugtest_top.v           > 调试器顶层模块
│       decoder.v                   解码器模块
│       mux.v                       选择器模块
│       mydebugger.v                        
│
├───DSO                         数字示波器模块
│       cymometer.v                 频率计模块
│       data_store.v                数据存储模块
│       decimator.v                 降采样模块
│       dso.txt                     DSO配置文件
│       dso_top.v                 > DSO顶层模块
│       param_measure.v             参数测量模块
│       pulse_gen.v                 Trigger模块
│       vpp_measure.v               Vpp测量模块
│
├───examination
│   ├───01_water_led                基础-01-流水灯
│   ├───02_key                      基础-02-按键
│   ├───03_led_display              基础-03-数码管
│   ├───04_matrix_key               基础-04-矩阵键盘
│   ├───05_pwm                      基础-05-PWM
│   ├───06_hdmi                     基础-06-HDMI显示
│   ├───11_password_lock            基础-11-密码锁
│   ├───12_sfp                      基础-12-SFP模块
│   └───13_frequency_meter          基础-13-频率计
│
├───hsst_for_ctrlfpga               debugger核用HSST接口
├───hsst_for_labfpga                debugger核用HSST接口
│
├───I2C_MASTER                  I2C设备模块
│   │   i2c_fifo.v                  I2C FIFO模块
│   │   i2c_master.v                I2C时序命令模块
│   │   i2c_master_axi_slave.v    > I2C-AXI从设备模块
│   │   i2c_scl_gen.v               I2C SCL生成模块
│   │
│   └───sim_file                  I2C仿真文件夹
│
├───IPCORE                      IP核模块
│
├───JTAG                        JTAG模块
│       JTAG_CMD.vh                 JTAG命令定义
│       JTAG_SLAVE.sv             > JTAG从设备模块
│       jtag_tck_gen.v              JTAG TCK生成模块
│       Tap_FSM.v                   JTAG TAP状态机模块
│
├───led_display                 LED显示模块
├───OV5640                      OV5640摄像头模块
├───Project                     工程
├───REMOTE_UPDATE               远程升级模块
│   │   data_ctrl_slave.v         > 远程升级AXI从设备模块
│   │   MX25L12805D.v               MX25L12805D SPI Flash模块
│   │   remote_update_axi_slave.v   远程升级AXI从设备模块
│   │
│   ├───ipal.h                      IPAL接口模块
│   └───spi                         SPI接口模块
│           asyn_fifo.v                 异步FIFO模块
│           spi_driver.v                SPI驱动模块
│           spi_top.v                 > SPI顶层模块
│
├───UDP                 UDP模块
│   │   axi_udp_cmd.v        AXI UDP命令模块
│   │   axi_udp_master.sv    AXI UDP主设备模块
│   │   axi_udp_master.v     AXI UDP主设备模块
│   │   axi_udp_top.v        AXI UDP顶层模块
│   │   crc32_d8.v           CRC32模块
│   │   gmii_to_rgmii.v      GMII转RGMII模块
│   │   rgmii_rx.v           RGMII接收模块
│   │   rgmii_tx.v           RGMII发送模块
│   │   udp.v                UDP协议模块
│   │   udp_model.v          UDP模型模块
│   │   udp_rx.v             UDP接收模块
│   │   udp_tx.v             UDP发送模块
│   │
│   ├───arp             ARP协议模块
│   │       arp.v           ARP协议模块
│   │       arp_rx.v        ARP接收模块
│   │       arp_tx.v        ARP发送模块
│   │       crc32_d8.v      CRC32模块
│   │
│   └───sim_file        UDP仿真文件夹
├───sim
│   ├───axi_bus_ddr_jtag_test
│   ├───axi_bus_ddr_test
│   ├───axi_bus_dds
│   ├───axi_bus_iic
│   ├───axi_bus_udp_ddr_jtag_test
│   ├───axi_master_sim_tb
│   ├───axi_master_slave_sim_tb
│   ├───axi_udp_cmd_tb
│   ├───ddr3_slave_test
│   ├───dso_hdmi_test
│   ├───dso_test
│   ├───iic_eeprom_test
│   ├───led_display
│   ├───matrix_key_test
│   ├───newaxi_bus_dds
│   ├───pangu_sim_libraries
│   ├───remote_update_test
│   ├───top_sim
│   └───udp_axi_ddr_tb
│
└───TOP