set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {Decod.vo Decod_v.sdo}}
	{{"Fast Model"} {Decod_fast.vo Decod_v_fast.sdo}}
}
