VERSION {1.0}
PTDEF {instance} {pin} {cell} {edge} {clock_edge} {clock} {phase}
BANNER
  {Module} {lab7_layout_design}
  {Timing} {LATE}
  {Slew Propagation} {WORST}
  {Operating Condition} {typical}
  {PVT Mode} {max}
  {Tree Type} {worst_case}
  {Process} {1.000}
  {Voltage} {5.000}
  {Temperature} {25.000}
  {time unit} {1.000 ns}
  {capacitance unit} {1.000 pF}
  {resistance unit} {1.000 kOhm}
  {TOOL} {v16.12-s051_1 ((64bit) 08/17/2016 12:18 (Linux 2.6.18-194.el5))}
  {DATE} {March 07, 2018}
END_BANNER
PATH 1
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][4]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][4]} {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.079}
    {-} {Setup} {1.913}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.616}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.127}
    {=} {Slack Time} {-1.510}
  END_SLK_CLC
  SLK -1.510
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-1.510} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {-0.095} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {1.229} {0.000} {0.782} {} {2.645} {1.134} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.783} {0.264} {2.654} {1.143} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX2} {0.428} {0.000} {0.412} {} {3.081} {1.571} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.412} {0.217} {3.086} {1.575} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.398} {0.000} {0.460} {} {3.484} {1.973} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.459} {0.114} {3.487} {1.976} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {v} {Y} {v} {} {BUFX2} {0.946} {0.000} {1.105} {} {4.433} {2.922} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.079} {0.000} {1.113} {0.813} {4.512} {3.001} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U105} {D} {v} {Y} {^} {} {AOI22X1} {0.347} {0.000} {0.395} {} {4.859} {3.349} {} {1} {(843.60, 490.50) (841.20, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n153} {} {0.002} {0.000} {0.395} {0.054} {4.861} {3.351} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U107} {A} {^} {Y} {v} {} {AOI21X1} {0.166} {0.000} {0.318} {} {5.027} {3.516} {} {1} {(882.00, 547.50) (889.20, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n157} {} {0.002} {0.000} {0.318} {0.049} {5.028} {3.518} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {A} {v} {Y} {v} {} {OR2X2} {0.233} {0.000} {0.100} {} {5.261} {3.750} {} {1} {(985.20, 553.50) (992.40, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.100} {0.045} {5.262} {3.752} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U274} {B} {v} {Y} {^} {} {MUX2X1} {0.717} {0.000} {1.040} {} {5.980} {4.469} {} {8} {(1016.40, 574.50) (1023.60, 571.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.006} {0.000} {1.040} {0.394} {5.986} {4.475} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U197} {B} {^} {Y} {v} {} {MUX2X1} {0.140} {0.000} {0.381} {} {6.126} {4.616} {} {1} {(709.20, 547.50) (702.00, 550.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n133} {} {0.001} {0.000} {0.381} {0.028} {6.127} {4.616} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {1.510} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.079} {0.000} {0.509} {6.032} {0.079} {1.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1
PATH 2
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][5]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][5]} {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.080}
    {-} {Setup} {1.916}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.614}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.122}
    {=} {Slack Time} {-1.508}
  END_SLK_CLC
  SLK -1.508
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-1.508} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {-0.092} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {1.229} {0.000} {0.782} {} {2.645} {1.136} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.783} {0.264} {2.654} {1.145} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX2} {0.428} {0.000} {0.412} {} {3.081} {1.573} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.412} {0.217} {3.086} {1.577} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.398} {0.000} {0.460} {} {3.484} {1.975} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.459} {0.114} {3.487} {1.979} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {v} {Y} {v} {} {BUFX2} {0.946} {0.000} {1.105} {} {4.433} {2.924} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.102} {0.000} {1.114} {0.813} {4.534} {3.026} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U115} {D} {v} {Y} {^} {} {AOI22X1} {0.358} {0.000} {0.402} {} {4.893} {3.384} {} {1} {(1148.40, 490.50) (1146.00, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n161} {} {0.002} {0.000} {0.402} {0.059} {4.894} {3.386} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U117} {A} {^} {Y} {v} {} {AOI21X1} {0.147} {0.000} {0.266} {} {5.041} {3.533} {} {1} {(1018.80, 487.50) (1011.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.001} {0.000} {0.266} {0.037} {5.042} {3.534} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U118} {B} {v} {Y} {v} {} {OR2X2} {0.209} {0.000} {0.093} {} {5.251} {3.743} {} {1} {(970.80, 490.50) (975.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.001} {0.000} {0.093} {0.040} {5.252} {3.744} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U271} {B} {v} {Y} {^} {} {MUX2X1} {0.724} {0.000} {1.066} {} {5.976} {4.467} {} {8} {(985.20, 514.50) (978.00, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.017} {0.000} {1.066} {0.402} {5.992} {4.484} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U269} {B} {^} {Y} {v} {} {MUX2X1} {0.130} {0.000} {0.382} {} {6.122} {4.614} {} {1} {(834.00, 394.50) (826.80, 391.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n102} {} {0.001} {0.000} {0.382} {0.024} {6.122} {4.614} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {1.508} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.080} {0.000} {0.509} {6.032} {0.080} {1.588} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 2
PATH 3
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][4]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][4]} {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.082}
    {-} {Setup} {1.885}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {4.646}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.118}
    {=} {Slack Time} {-1.472}
  END_SLK_CLC
  SLK -1.472
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-1.472} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {-0.056} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {1.229} {0.000} {0.782} {} {2.645} {1.173} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.783} {0.264} {2.654} {1.182} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX2} {0.428} {0.000} {0.412} {} {3.081} {1.610} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.412} {0.217} {3.086} {1.614} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.398} {0.000} {0.460} {} {3.484} {2.012} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.459} {0.114} {3.487} {2.015} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {v} {Y} {v} {} {BUFX2} {0.946} {0.000} {1.105} {} {4.433} {2.961} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.079} {0.000} {1.113} {0.813} {4.512} {3.040} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U105} {D} {v} {Y} {^} {} {AOI22X1} {0.347} {0.000} {0.395} {} {4.859} {3.388} {} {1} {(843.60, 490.50) (841.20, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n153} {} {0.002} {0.000} {0.395} {0.054} {4.861} {3.390} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U107} {A} {^} {Y} {v} {} {AOI21X1} {0.166} {0.000} {0.318} {} {5.027} {3.555} {} {1} {(882.00, 547.50) (889.20, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n157} {} {0.002} {0.000} {0.318} {0.049} {5.028} {3.557} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {A} {v} {Y} {v} {} {OR2X2} {0.233} {0.000} {0.100} {} {5.261} {3.789} {} {1} {(985.20, 553.50) (992.40, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.100} {0.045} {5.262} {3.791} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U274} {B} {v} {Y} {^} {} {MUX2X1} {0.717} {0.000} {1.040} {} {5.980} {4.508} {} {8} {(1016.40, 574.50) (1023.60, 571.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.006} {0.000} {1.040} {0.394} {5.986} {4.514} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U163} {B} {^} {Y} {v} {} {MUX2X1} {0.132} {0.000} {0.376} {} {6.117} {4.646} {} {1} {(704.40, 574.50) (697.20, 571.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n149} {} {0.001} {0.000} {0.376} {0.025} {6.118} {4.646} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {1.472} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.082} {0.000} {0.509} {6.032} {0.082} {1.553} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 3
PATH 4
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][6]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][6]} {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.073}
    {-} {Setup} {1.079}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.445}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.134}
    {=} {Slack Time} {-0.689}
  END_SLK_CLC
  SLK -0.689
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.689} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {0.726} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {1.229} {0.000} {0.782} {} {2.645} {1.955} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.783} {0.264} {2.654} {1.964} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX2} {0.428} {0.000} {0.412} {} {3.081} {2.392} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.412} {0.217} {3.086} {2.396} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.398} {0.000} {0.460} {} {3.484} {2.794} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.459} {0.114} {3.487} {2.797} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {v} {Y} {v} {} {BUFX2} {0.946} {0.000} {1.105} {} {4.433} {3.743} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.081} {0.000} {1.113} {0.813} {4.514} {3.824} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U119} {D} {v} {Y} {^} {} {AOI22X1} {0.320} {0.000} {0.377} {} {4.834} {4.145} {} {1} {(805.20, 451.50) (802.80, 454.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.377} {0.044} {4.835} {4.146} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {^} {Y} {v} {} {AOI21X1} {0.224} {0.000} {0.410} {} {5.060} {4.370} {} {1} {(781.20, 487.50) (788.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.003} {0.000} {0.410} {0.088} {5.062} {4.373} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {v} {Y} {v} {} {OR2X1} {0.245} {0.000} {0.146} {} {5.308} {4.618} {} {1} {(1059.60, 493.50) (1052.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.146} {0.041} {5.308} {4.619} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {B} {v} {Y} {^} {} {MUX2X1} {0.136} {0.000} {0.148} {} {5.445} {4.755} {} {1} {(1035.60, 514.50) (1028.40, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.001} {0.000} {0.148} {0.028} {5.445} {4.756} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC19_n191} {A} {^} {Y} {^} {} {BUFX2} {0.536} {0.000} {0.580} {} {5.982} {5.292} {} {8} {(1033.20, 454.50) (1038.00, 451.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN19_n191} {} {0.014} {0.000} {0.580} {0.433} {5.996} {5.306} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U159} {B} {^} {Y} {v} {} {MUX2X1} {0.138} {0.000} {0.253} {} {6.133} {5.444} {} {1} {(680.40, 394.50) (673.20, 391.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n151} {} {0.001} {0.000} {0.253} {0.028} {6.134} {5.445} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.689} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.073} {0.000} {0.510} {6.032} {0.073} {0.763} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 4
PATH 5
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][6]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][6]} {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.078}
    {-} {Setup} {1.062}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.465}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.131}
    {=} {Slack Time} {-0.666}
  END_SLK_CLC
  SLK -0.666
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.666} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {0.750} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {1.229} {0.000} {0.782} {} {2.645} {1.979} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.783} {0.264} {2.654} {1.988} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX2} {0.428} {0.000} {0.412} {} {3.081} {2.415} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.412} {0.217} {3.086} {2.420} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.398} {0.000} {0.460} {} {3.484} {2.818} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.459} {0.114} {3.487} {2.821} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {v} {Y} {v} {} {BUFX2} {0.946} {0.000} {1.105} {} {4.433} {3.767} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.081} {0.000} {1.113} {0.813} {4.514} {3.848} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U119} {D} {v} {Y} {^} {} {AOI22X1} {0.320} {0.000} {0.377} {} {4.834} {4.168} {} {1} {(805.20, 451.50) (802.80, 454.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.377} {0.044} {4.835} {4.170} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {^} {Y} {v} {} {AOI21X1} {0.224} {0.000} {0.410} {} {5.060} {4.394} {} {1} {(781.20, 487.50) (788.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.003} {0.000} {0.410} {0.088} {5.062} {4.397} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {v} {Y} {v} {} {OR2X1} {0.245} {0.000} {0.146} {} {5.308} {4.642} {} {1} {(1059.60, 493.50) (1052.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.146} {0.041} {5.308} {4.643} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {B} {v} {Y} {^} {} {MUX2X1} {0.136} {0.000} {0.148} {} {5.445} {4.779} {} {1} {(1035.60, 514.50) (1028.40, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.001} {0.000} {0.148} {0.028} {5.445} {4.779} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC19_n191} {A} {^} {Y} {^} {} {BUFX2} {0.536} {0.000} {0.580} {} {5.982} {5.316} {} {8} {(1033.20, 454.50) (1038.00, 451.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN19_n191} {} {0.014} {0.000} {0.580} {0.433} {5.996} {5.330} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U228} {B} {^} {Y} {v} {} {MUX2X1} {0.134} {0.000} {0.251} {} {6.130} {5.464} {} {1} {(752.40, 394.50) (745.20, 391.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n119} {} {0.001} {0.000} {0.251} {0.026} {6.131} {5.465} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.666} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.078} {0.000} {0.509} {6.032} {0.077} {0.743} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 5
PATH 6
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][6]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][6]} {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.079}
    {-} {Setup} {1.035}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.495}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.124}
    {=} {Slack Time} {-0.629}
  END_SLK_CLC
  SLK -0.629
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.629} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {0.787} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {1.229} {0.000} {0.782} {} {2.645} {2.016} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.783} {0.264} {2.654} {2.025} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX2} {0.428} {0.000} {0.412} {} {3.081} {2.452} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.412} {0.217} {3.086} {2.457} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.398} {0.000} {0.460} {} {3.484} {2.855} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.459} {0.114} {3.487} {2.858} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {v} {Y} {v} {} {BUFX2} {0.946} {0.000} {1.105} {} {4.433} {3.804} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.081} {0.000} {1.113} {0.813} {4.514} {3.885} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U119} {D} {v} {Y} {^} {} {AOI22X1} {0.320} {0.000} {0.377} {} {4.834} {4.205} {} {1} {(805.20, 451.50) (802.80, 454.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.377} {0.044} {4.835} {4.206} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {^} {Y} {v} {} {AOI21X1} {0.224} {0.000} {0.410} {} {5.060} {4.431} {} {1} {(781.20, 487.50) (788.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.003} {0.000} {0.410} {0.088} {5.062} {4.433} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {v} {Y} {v} {} {OR2X1} {0.245} {0.000} {0.146} {} {5.308} {4.679} {} {1} {(1059.60, 493.50) (1052.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.146} {0.041} {5.308} {4.679} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {B} {v} {Y} {^} {} {MUX2X1} {0.136} {0.000} {0.148} {} {5.445} {4.816} {} {1} {(1035.60, 514.50) (1028.40, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.001} {0.000} {0.148} {0.028} {5.445} {4.816} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC19_n191} {A} {^} {Y} {^} {} {BUFX2} {0.536} {0.000} {0.580} {} {5.982} {5.353} {} {8} {(1033.20, 454.50) (1038.00, 451.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN19_n191} {} {0.012} {0.000} {0.580} {0.433} {5.994} {5.365} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U266} {B} {^} {Y} {v} {} {MUX2X1} {0.129} {0.000} {0.248} {} {6.123} {5.494} {} {1} {(798.00, 394.50) (790.80, 391.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n103} {} {0.001} {0.000} {0.248} {0.024} {6.124} {5.495} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.629} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.079} {0.000} {0.509} {6.032} {0.080} {0.709} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 6
PATH 7
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][6]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][6]} {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.080}
    {-} {Setup} {1.007}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.522}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.121}
    {=} {Slack Time} {-0.599}
  END_SLK_CLC
  SLK -0.599
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.599} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {0.817} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {v} {} {DFFSR} {1.229} {0.000} {0.782} {} {2.645} {2.046} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.783} {0.264} {2.654} {2.055} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX2} {0.428} {0.000} {0.412} {} {3.081} {2.482} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.412} {0.217} {3.086} {2.487} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.398} {0.000} {0.460} {} {3.484} {2.885} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.459} {0.114} {3.487} {2.888} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {v} {Y} {v} {} {BUFX2} {0.946} {0.000} {1.105} {} {4.433} {3.834} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.081} {0.000} {1.113} {0.813} {4.514} {3.915} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U119} {D} {v} {Y} {^} {} {AOI22X1} {0.320} {0.000} {0.377} {} {4.834} {4.235} {} {1} {(805.20, 451.50) (802.80, 454.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.377} {0.044} {4.835} {4.236} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {^} {Y} {v} {} {AOI21X1} {0.224} {0.000} {0.410} {} {5.060} {4.461} {} {1} {(781.20, 487.50) (788.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.003} {0.000} {0.410} {0.088} {5.062} {4.463} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {v} {Y} {v} {} {OR2X1} {0.245} {0.000} {0.146} {} {5.308} {4.709} {} {1} {(1059.60, 493.50) (1052.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.146} {0.041} {5.308} {4.710} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {B} {v} {Y} {^} {} {MUX2X1} {0.136} {0.000} {0.148} {} {5.445} {4.846} {} {1} {(1035.60, 514.50) (1028.40, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.001} {0.000} {0.148} {0.028} {5.445} {4.846} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC19_n191} {A} {^} {Y} {^} {} {BUFX2} {0.536} {0.000} {0.580} {} {5.982} {5.383} {} {8} {(1033.20, 454.50) (1038.00, 451.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN19_n191} {} {0.014} {0.000} {0.580} {0.433} {5.996} {5.397} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U193} {B} {^} {Y} {v} {} {MUX2X1} {0.125} {0.000} {0.244} {} {6.121} {5.522} {} {1} {(692.40, 454.50) (699.60, 451.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n135} {} {0.000} {0.000} {0.244} {0.021} {6.121} {5.522} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.599} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.080} {0.000} {0.509} {6.032} {0.080} {0.679} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 7
PATH 8
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][1]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.591}
    {-} {Setup} {1.206}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.836}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.905}
    {=} {Slack Time} {-0.070}
  END_SLK_CLC
  SLK -0.070
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.070} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.346} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.463} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.472} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {2.847} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {2.851} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.165} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.168} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.027} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.104} {0.000} {1.126} {0.813} {4.201} {4.132} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U87} {D} {^} {Y} {v} {} {AOI22X1} {0.233} {0.000} {0.431} {} {4.435} {4.365} {} {1} {(1105.20, 811.50) (1102.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.002} {0.000} {0.431} {0.050} {4.436} {4.367} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U89} {A} {v} {Y} {^} {} {AOI21X1} {0.205} {0.000} {0.279} {} {4.641} {4.571} {} {1} {(1014.00, 814.50) (1006.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n74} {} {0.001} {0.000} {0.279} {0.043} {4.642} {4.572} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U90} {B} {^} {Y} {^} {} {OR2X1} {0.307} {0.000} {0.138} {} {4.949} {4.879} {} {1} {(951.60, 790.50) (956.40, 787.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.001} {0.000} {0.138} {0.042} {4.950} {4.880} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {B} {^} {Y} {v} {} {MUX2X1} {0.683} {0.000} {0.934} {} {5.633} {5.564} {} {8} {(994.80, 787.50) (987.60, 790.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.011} {0.000} {0.934} {0.410} {5.645} {5.575} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U203} {B} {v} {Y} {^} {} {MUX2X1} {0.260} {0.000} {0.365} {} {5.905} {5.835} {} {1} {(721.20, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n130} {} {0.001} {0.000} {0.365} {0.033} {5.905} {5.836} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.070} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.591} {0.000} {1.811} {6.032} {0.591} {0.661} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 8
PATH 9
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][7]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.593}
    {-} {Setup} {1.223}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.820}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.864}
    {=} {Slack Time} {-0.044}
  END_SLK_CLC
  SLK -0.044
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.044} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.372} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.489} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.498} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {2.872} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {2.877} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.190} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.193} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.053} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.108} {0.000} {1.126} {0.813} {4.205} {4.160} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U129} {D} {^} {Y} {v} {} {AOI22X1} {0.202} {0.000} {0.413} {} {4.407} {4.362} {} {1} {(1112.40, 970.50) (1110.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n177} {} {0.001} {0.000} {0.413} {0.040} {4.408} {4.364} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {v} {Y} {^} {} {AOI21X1} {0.221} {0.000} {0.303} {} {4.629} {4.585} {} {1} {(1081.20, 967.50) (1074.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.001} {0.000} {0.303} {0.054} {4.631} {4.587} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U132} {B} {^} {Y} {^} {} {OR2X1} {0.303} {0.000} {0.127} {} {4.934} {4.890} {} {1} {(1054.80, 1051.50) (1059.60, 1054.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.001} {0.000} {0.127} {0.037} {4.935} {4.890} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {B} {^} {Y} {v} {} {MUX2X1} {0.117} {0.000} {0.129} {} {5.052} {5.008} {} {1} {(1059.60, 1027.50) (1066.80, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.000} {0.000} {0.129} {0.024} {5.052} {5.008} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n188} {A} {v} {Y} {v} {} {BUFX2} {0.602} {0.000} {0.604} {} {5.654} {5.609} {} {8} {(1102.80, 1027.50) (1107.60, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n188} {} {0.013} {0.000} {0.605} {0.457} {5.666} {5.622} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U157} {B} {v} {Y} {^} {} {MUX2X1} {0.197} {0.000} {0.260} {} {5.863} {5.819} {} {1} {(723.60, 814.50) (716.40, 811.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n152} {} {0.001} {0.000} {0.260} {0.024} {5.864} {5.820} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.044} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.593} {0.000} {1.811} {6.032} {0.593} {0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 9
PATH 10
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][1]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.665}
    {-} {Setup} {1.236}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.880}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.908}
    {=} {Slack Time} {-0.028}
  END_SLK_CLC
  SLK -0.028
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.028} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.388} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.505} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.514} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {2.888} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {2.893} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.206} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.209} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.069} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.104} {0.000} {1.126} {0.813} {4.201} {4.173} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U87} {D} {^} {Y} {v} {} {AOI22X1} {0.233} {0.000} {0.431} {} {4.435} {4.406} {} {1} {(1105.20, 811.50) (1102.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.002} {0.000} {0.431} {0.050} {4.436} {4.408} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U89} {A} {v} {Y} {^} {} {AOI21X1} {0.205} {0.000} {0.279} {} {4.641} {4.613} {} {1} {(1014.00, 814.50) (1006.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n74} {} {0.001} {0.000} {0.279} {0.043} {4.642} {4.614} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U90} {B} {^} {Y} {^} {} {OR2X1} {0.307} {0.000} {0.138} {} {4.949} {4.921} {} {1} {(951.60, 790.50) (956.40, 787.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.001} {0.000} {0.138} {0.042} {4.950} {4.922} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {B} {^} {Y} {v} {} {MUX2X1} {0.683} {0.000} {0.934} {} {5.633} {5.605} {} {8} {(994.80, 787.50) (987.60, 790.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.011} {0.000} {0.934} {0.410} {5.645} {5.617} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U169} {B} {v} {Y} {^} {} {MUX2X1} {0.262} {0.000} {0.366} {} {5.907} {5.879} {} {1} {(735.60, 727.50) (742.80, 730.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n146} {} {0.001} {0.000} {0.366} {0.034} {5.908} {5.880} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.028} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.665} {0.000} {1.867} {6.032} {0.665} {0.694} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 10
PATH 11
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][2]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.589}
    {-} {Setup} {1.220}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.819}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.798}
    {=} {Slack Time} {0.021}
  END_SLK_CLC
  SLK 0.021
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.021} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.437} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.554} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.563} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {2.937} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {2.942} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.255} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.258} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.118} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.219} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U94} {D} {^} {Y} {v} {} {AOI22X1} {0.215} {0.000} {0.421} {} {4.413} {4.434} {} {1} {(1114.80, 670.50) (1112.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n79} {} {0.002} {0.000} {0.421} {0.044} {4.415} {4.436} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U96} {A} {v} {Y} {^} {} {AOI21X1} {0.193} {0.000} {0.266} {} {4.608} {4.629} {} {1} {(1059.60, 667.50) (1052.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n80} {} {0.001} {0.000} {0.266} {0.037} {4.609} {4.630} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U97} {B} {^} {Y} {^} {} {OR2X1} {0.295} {0.000} {0.128} {} {4.904} {4.925} {} {1} {(1011.60, 670.50) (1016.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.001} {0.000} {0.128} {0.038} {4.905} {4.926} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U255} {B} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.134} {} {5.026} {5.047} {} {1} {(1018.80, 694.50) (1011.60, 691.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.001} {0.000} {0.134} {0.026} {5.026} {5.047} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n181} {A} {v} {Y} {v} {} {BUFX2} {0.563} {0.000} {0.553} {} {5.589} {5.610} {} {8} {(997.20, 727.50) (992.40, 730.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n181} {} {0.011} {0.000} {0.553} {0.417} {5.600} {5.621} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U167} {B} {v} {Y} {^} {} {MUX2X1} {0.197} {0.000} {0.251} {} {5.798} {5.819} {} {1} {(697.20, 727.50) (690.00, 730.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n147} {} {0.001} {0.000} {0.251} {0.028} {5.798} {5.819} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.021} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.589} {0.000} {1.811} {6.032} {0.589} {0.568} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 11
PATH 12
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][4]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][4]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.667}
    {-} {Setup} {1.250}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.867}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.838}
    {=} {Slack Time} {0.029}
  END_SLK_CLC
  SLK 0.029
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.029} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.445} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.562} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.571} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {2.945} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {2.950} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.263} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.267} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.126} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.227} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U108} {D} {^} {Y} {v} {} {AOI22X1} {0.231} {0.000} {0.429} {} {4.429} {4.458} {} {1} {(1117.20, 550.50) (1114.80, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n155} {} {0.002} {0.000} {0.429} {0.050} {4.431} {4.460} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U110} {A} {v} {Y} {^} {} {AOI21X1} {0.191} {0.000} {0.262} {} {4.622} {4.651} {} {1} {(1033.20, 547.50) (1026.00, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n156} {} {0.001} {0.000} {0.262} {0.035} {4.623} {4.652} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {B} {^} {Y} {^} {} {OR2X2} {0.307} {0.000} {0.102} {} {4.930} {4.959} {} {1} {(987.60, 550.50) (992.40, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.102} {0.045} {4.931} {4.960} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U274} {B} {^} {Y} {v} {} {MUX2X1} {0.663} {0.000} {0.901} {} {5.594} {5.623} {} {8} {(1016.40, 574.50) (1023.60, 571.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.006} {0.000} {0.901} {0.395} {5.600} {5.629} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U272} {B} {v} {Y} {^} {} {MUX2X1} {0.237} {0.000} {0.342} {} {5.837} {5.866} {} {1} {(800.40, 574.50) (793.20, 571.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n101} {} {0.001} {0.000} {0.342} {0.025} {5.838} {5.867} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.029} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.667} {0.000} {1.867} {6.032} {0.667} {0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 12
PATH 13
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][2]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.594}
    {-} {Setup} {1.221}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.823}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.793}
    {=} {Slack Time} {0.030}
  END_SLK_CLC
  SLK 0.030
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.030} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.446} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.563} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.572} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {2.946} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {2.951} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.264} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.267} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.127} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.228} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U94} {D} {^} {Y} {v} {} {AOI22X1} {0.215} {0.000} {0.421} {} {4.413} {4.443} {} {1} {(1114.80, 670.50) (1112.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n79} {} {0.002} {0.000} {0.421} {0.044} {4.415} {4.445} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U96} {A} {v} {Y} {^} {} {AOI21X1} {0.193} {0.000} {0.266} {} {4.608} {4.638} {} {1} {(1059.60, 667.50) (1052.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n80} {} {0.001} {0.000} {0.266} {0.037} {4.609} {4.639} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U97} {B} {^} {Y} {^} {} {OR2X1} {0.295} {0.000} {0.128} {} {4.904} {4.934} {} {1} {(1011.60, 670.50) (1016.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.001} {0.000} {0.128} {0.038} {4.905} {4.935} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U255} {B} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.134} {} {5.026} {5.056} {} {1} {(1018.80, 694.50) (1011.60, 691.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.001} {0.000} {0.134} {0.026} {5.026} {5.056} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n181} {A} {v} {Y} {v} {} {BUFX2} {0.563} {0.000} {0.553} {} {5.589} {5.619} {} {8} {(997.20, 727.50) (992.40, 730.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n181} {} {0.011} {0.000} {0.553} {0.417} {5.600} {5.630} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U201} {B} {v} {Y} {^} {} {MUX2X1} {0.193} {0.000} {0.247} {} {5.793} {5.823} {} {1} {(692.40, 634.50) (685.20, 631.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n131} {} {0.001} {0.000} {0.247} {0.025} {5.793} {5.823} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.030} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.594} {0.000} {1.815} {6.032} {0.594} {0.564} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 13
PATH 14
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][4]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][4]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.668}
    {-} {Setup} {1.250}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.868}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.836}
    {=} {Slack Time} {0.032}
  END_SLK_CLC
  SLK 0.032
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.032} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.448} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.565} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.574} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {2.948} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {2.953} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.266} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.269} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.129} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.230} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U108} {D} {^} {Y} {v} {} {AOI22X1} {0.231} {0.000} {0.429} {} {4.429} {4.461} {} {1} {(1117.20, 550.50) (1114.80, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n155} {} {0.002} {0.000} {0.429} {0.050} {4.431} {4.463} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U110} {A} {v} {Y} {^} {} {AOI21X1} {0.191} {0.000} {0.262} {} {4.622} {4.654} {} {1} {(1033.20, 547.50) (1026.00, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n156} {} {0.001} {0.000} {0.262} {0.035} {4.623} {4.654} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {B} {^} {Y} {^} {} {OR2X2} {0.307} {0.000} {0.102} {} {4.930} {4.962} {} {1} {(987.60, 550.50) (992.40, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.102} {0.045} {4.931} {4.963} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U274} {B} {^} {Y} {v} {} {MUX2X1} {0.663} {0.000} {0.901} {} {5.594} {5.626} {} {8} {(1016.40, 574.50) (1023.60, 571.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.005} {0.000} {0.901} {0.395} {5.600} {5.631} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U232} {B} {v} {Y} {^} {} {MUX2X1} {0.236} {0.000} {0.341} {} {5.836} {5.867} {} {1} {(848.40, 574.50) (841.20, 571.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n117} {} {0.001} {0.000} {0.341} {0.025} {5.836} {5.868} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.032} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.668} {0.000} {1.867} {6.032} {0.668} {0.636} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 14
PATH 15
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/URFC/empty_flag_r_reg} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/URFC/empty_flag_r_reg} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.452}
    {-} {Setup} {0.538}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {7.364}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {7.332}
    {=} {Slack Time} {0.032}
  END_SLK_CLC
  SLK 0.032
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.032} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.498} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {^} {} {DFFSR} {1.205} {0.000} {0.860} {} {2.671} {2.703} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.008} {0.000} {0.860} {0.312} {2.679} {2.711} {} {} {} 
    INST {LD/CTRL/U82} {B} {^} {Y} {v} {} {NOR2X1} {0.634} {0.000} {0.586} {} {3.313} {3.345} {} {5} {(450.00, 907.50) (452.40, 910.50)} 
    NET {} {} {} {} {} {LD/CTRL/n28} {} {0.003} {0.000} {0.587} {0.169} {3.316} {3.348} {} {} {} 
    INST {LD/CTRL/U81} {A} {v} {Y} {^} {} {NAND2X1} {0.369} {0.000} {0.309} {} {3.685} {3.717} {} {2} {(481.20, 871.50) (478.80, 874.50)} 
    NET {} {} {} {} {} {LD/CTRL/n47} {} {0.002} {0.000} {0.309} {0.071} {3.687} {3.719} {} {} {} 
    INST {LD/CTRL/U80} {B} {^} {Y} {v} {} {NAND2X1} {0.433} {0.000} {0.549} {} {4.120} {4.152} {} {5} {(543.60, 877.50) (541.20, 874.50)} 
    NET {} {} {} {} {} {LD/load_data_1_int} {} {0.005} {0.000} {0.549} {0.243} {4.126} {4.158} {} {} {} 
    INST {LD/CTRL/U79} {B} {v} {Y} {^} {} {NOR2X1} {0.377} {0.000} {0.424} {} {4.503} {4.535} {} {2} {(560.40, 727.50) (562.80, 730.50)} 
    NET {} {} {} {} {} {LD/read_done_int} {} {0.003} {0.000} {0.424} {0.134} {4.506} {4.538} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/U15} {B} {^} {Y} {v} {} {NOR2X1} {0.448} {0.000} {0.459} {} {4.954} {4.986} {} {3} {(591.60, 994.50) (594.00, 991.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.001} {0.000} {0.459} {0.135} {4.955} {4.987} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U18} {C} {v} {Y} {^} {} {NAND3X1} {0.222} {0.000} {0.193} {} {5.177} {5.209} {} {1} {(591.60, 1060.50) (589.20, 1057.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/RPU1/n11} {} {0.001} {0.000} {0.193} {0.024} {5.178} {5.210} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U17} {A} {^} {Y} {v} {} {INVX1} {0.271} {0.000} {0.282} {} {5.449} {5.481} {} {2} {(589.20, 1093.50) (591.60, 1090.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.002} {0.000} {0.282} {0.094} {5.450} {5.483} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U13} {B} {v} {Y} {^} {} {NAND2X1} {0.230} {0.000} {0.230} {} {5.680} {5.713} {} {1} {(596.40, 1177.50) (594.00, 1174.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/RPU1/n9} {} {0.001} {0.000} {0.230} {0.062} {5.682} {5.714} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U12} {A} {^} {Y} {^} {} {XNOR2X1} {0.508} {0.000} {0.655} {} {6.190} {6.222} {} {5} {(584.40, 1210.50) (594.00, 1207.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[3]} {} {0.008} {0.000} {0.656} {0.239} {6.198} {6.230} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U11} {A} {^} {Y} {v} {} {XOR2X1} {0.380} {0.000} {0.273} {} {6.578} {6.610} {} {2} {(670.80, 1150.50) (663.60, 1147.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[2]} {} {0.003} {0.000} {0.273} {0.097} {6.581} {6.613} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/U20} {B} {v} {Y} {v} {} {XOR2X1} {0.340} {0.000} {0.292} {} {6.921} {6.953} {} {2} {(687.60, 1150.50) (694.80, 1147.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/gray_rptr[2]} {} {0.004} {0.000} {0.292} {0.106} {6.924} {6.957} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/U19} {B} {v} {Y} {^} {} {XOR2X1} {0.211} {0.000} {0.146} {} {7.135} {7.168} {} {1} {(735.60, 1150.50) (742.80, 1147.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/n17} {} {0.001} {0.000} {0.146} {0.030} {7.136} {7.168} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/U18} {B} {^} {Y} {v} {} {NAND2X1} {0.097} {0.000} {0.111} {} {7.233} {7.265} {} {1} {(754.80, 1117.50) (757.20, 1114.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/n3} {} {0.000} {0.000} {0.111} {0.034} {7.233} {7.265} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/U17} {B} {v} {Y} {^} {} {NOR2X1} {0.098} {0.000} {0.110} {} {7.331} {7.363} {} {1} {(726.00, 1114.50) (723.60, 1111.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/N3} {} {0.001} {0.000} {0.110} {0.027} {7.332} {7.364} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.032} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.452} {0.000} {2.153} {6.032} {1.452} {1.420} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 15
PATH 16
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][1]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.743}
    {-} {Setup} {1.255}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.938}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.902}
    {=} {Slack Time} {0.036}
  END_SLK_CLC
  SLK 0.036
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.036} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.452} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.569} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.578} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {2.952} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {2.957} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.270} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.273} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.133} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.104} {0.000} {1.126} {0.813} {4.201} {4.237} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U87} {D} {^} {Y} {v} {} {AOI22X1} {0.233} {0.000} {0.431} {} {4.435} {4.470} {} {1} {(1105.20, 811.50) (1102.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.002} {0.000} {0.431} {0.050} {4.436} {4.472} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U89} {A} {v} {Y} {^} {} {AOI21X1} {0.205} {0.000} {0.279} {} {4.641} {4.677} {} {1} {(1014.00, 814.50) (1006.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n74} {} {0.001} {0.000} {0.279} {0.043} {4.642} {4.678} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U90} {B} {^} {Y} {^} {} {OR2X1} {0.307} {0.000} {0.138} {} {4.949} {4.985} {} {1} {(951.60, 790.50) (956.40, 787.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.001} {0.000} {0.138} {0.042} {4.950} {4.986} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {B} {^} {Y} {v} {} {MUX2X1} {0.683} {0.000} {0.934} {} {5.633} {5.669} {} {8} {(994.80, 787.50) (987.60, 790.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.004} {0.000} {0.934} {0.410} {5.638} {5.673} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U136} {B} {v} {Y} {^} {} {MUX2X1} {0.264} {0.000} {0.368} {} {5.901} {5.937} {} {1} {(970.80, 814.50) (963.60, 811.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n98} {} {0.001} {0.000} {0.368} {0.035} {5.902} {5.938} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.036} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.743} {0.000} {1.903} {6.032} {0.743} {0.708} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 16
PATH 17
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_1/curr_val_reg[1]} {CLK}
  ENDPT {LD/T_SR_1/curr_val_reg[1]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.079}
    {-} {Setup} {0.156}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.374}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.331}
    {=} {Slack Time} {0.043}
  END_SLK_CLC
  SLK 0.043
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.043} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.509} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {^} {} {DFFSR} {1.205} {0.000} {0.860} {} {2.671} {2.714} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.008} {0.000} {0.860} {0.312} {2.679} {2.721} {} {} {} 
    INST {LD/CTRL/U82} {B} {^} {Y} {v} {} {NOR2X1} {0.634} {0.000} {0.586} {} {3.313} {3.355} {} {5} {(450.00, 907.50) (452.40, 910.50)} 
    NET {} {} {} {} {} {LD/CTRL/n28} {} {0.004} {0.000} {0.587} {0.169} {3.317} {3.359} {} {} {} 
    INST {LD/CTRL/U71} {A} {v} {Y} {^} {} {NAND3X1} {0.647} {0.000} {0.658} {} {3.964} {4.006} {} {5} {(392.40, 877.50) (399.60, 877.50)} 
    NET {} {} {} {} {} {LD/CTRL/n7} {} {0.004} {0.000} {0.657} {0.201} {3.967} {4.010} {} {} {} 
    INST {LD/CTRL/U5} {C} {^} {Y} {v} {} {OAI21X1} {0.083} {0.000} {0.232} {} {4.051} {4.093} {} {1} {(402.00, 757.50) (402.00, 751.50)} 
    NET {} {} {} {} {} {LD/CTRL/n4} {} {0.000} {0.000} {0.232} {0.020} {4.051} {4.094} {} {} {} 
    INST {LD/CTRL/U4} {A} {v} {Y} {^} {} {INVX1} {0.167} {0.000} {0.162} {} {4.218} {4.260} {} {1} {(406.80, 733.50) (409.20, 730.50)} 
    NET {} {} {} {} {} {LD/CTRL/n3} {} {0.001} {0.000} {0.162} {0.046} {4.219} {4.262} {} {} {} 
    INST {LD/CTRL/U3} {C} {^} {Y} {v} {} {NAND3X1} {0.171} {0.000} {0.339} {} {4.390} {4.433} {} {2} {(471.60, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {LD/tx_enable_1_int} {} {0.002} {0.000} {0.339} {0.094} {4.392} {4.435} {} {} {} 
    INST {LD/T_SR_1/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.233} {} {4.547} {4.589} {} {1} {(466.80, 607.50) (459.60, 607.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n13} {} {0.001} {0.000} {0.233} {0.023} {4.547} {4.590} {} {} {} 
    INST {LD/T_SR_1/FE_OFC1_n13} {A} {^} {Y} {^} {} {BUFX2} {0.501} {0.000} {0.494} {} {5.048} {5.090} {} {9} {(462.00, 574.50) (466.80, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/FE_OFN1_n13} {} {0.001} {0.000} {0.494} {0.369} {5.048} {5.091} {} {} {} 
    INST {LD/T_SR_1/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.905} {0.000} {1.015} {} {5.953} {5.996} {} {8} {(483.60, 568.50) (486.00, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n12} {} {0.006} {0.000} {1.015} {0.327} {5.959} {6.002} {} {} {} 
    INST {LD/T_SR_1/U12} {B} {v} {Y} {^} {} {AOI22X1} {0.262} {0.000} {0.375} {} {6.221} {6.264} {} {1} {(512.40, 550.50) (514.80, 547.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n11} {} {0.002} {0.000} {0.375} {0.048} {6.223} {6.265} {} {} {} 
    INST {LD/T_SR_1/U11} {C} {^} {Y} {v} {} {OAI21X1} {0.108} {0.000} {0.338} {} {6.331} {6.373} {} {1} {(574.80, 604.50) (574.80, 610.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n28} {} {0.001} {0.000} {0.338} {0.028} {6.331} {6.374} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.043} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.079} {0.000} {0.509} {6.032} {0.079} {0.037} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 17
PATH 18
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_1/curr_val_reg[3]} {CLK}
  ENDPT {LD/T_SR_1/curr_val_reg[3]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.067}
    {-} {Setup} {0.155}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.362}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.315}
    {=} {Slack Time} {0.047}
  END_SLK_CLC
  SLK 0.047
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.047} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.513} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {^} {} {DFFSR} {1.205} {0.000} {0.860} {} {2.671} {2.718} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.008} {0.000} {0.860} {0.312} {2.679} {2.726} {} {} {} 
    INST {LD/CTRL/U82} {B} {^} {Y} {v} {} {NOR2X1} {0.634} {0.000} {0.586} {} {3.313} {3.360} {} {5} {(450.00, 907.50) (452.40, 910.50)} 
    NET {} {} {} {} {} {LD/CTRL/n28} {} {0.004} {0.000} {0.587} {0.169} {3.317} {3.363} {} {} {} 
    INST {LD/CTRL/U71} {A} {v} {Y} {^} {} {NAND3X1} {0.647} {0.000} {0.658} {} {3.964} {4.011} {} {5} {(392.40, 877.50) (399.60, 877.50)} 
    NET {} {} {} {} {} {LD/CTRL/n7} {} {0.004} {0.000} {0.657} {0.201} {3.967} {4.014} {} {} {} 
    INST {LD/CTRL/U5} {C} {^} {Y} {v} {} {OAI21X1} {0.083} {0.000} {0.232} {} {4.051} {4.098} {} {1} {(402.00, 757.50) (402.00, 751.50)} 
    NET {} {} {} {} {} {LD/CTRL/n4} {} {0.000} {0.000} {0.232} {0.020} {4.051} {4.098} {} {} {} 
    INST {LD/CTRL/U4} {A} {v} {Y} {^} {} {INVX1} {0.167} {0.000} {0.162} {} {4.218} {4.265} {} {1} {(406.80, 733.50) (409.20, 730.50)} 
    NET {} {} {} {} {} {LD/CTRL/n3} {} {0.001} {0.000} {0.162} {0.046} {4.219} {4.266} {} {} {} 
    INST {LD/CTRL/U3} {C} {^} {Y} {v} {} {NAND3X1} {0.171} {0.000} {0.339} {} {4.390} {4.437} {} {2} {(471.60, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {LD/tx_enable_1_int} {} {0.002} {0.000} {0.339} {0.094} {4.392} {4.439} {} {} {} 
    INST {LD/T_SR_1/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.233} {} {4.547} {4.594} {} {1} {(466.80, 607.50) (459.60, 607.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n13} {} {0.001} {0.000} {0.233} {0.023} {4.547} {4.594} {} {} {} 
    INST {LD/T_SR_1/FE_OFC1_n13} {A} {^} {Y} {^} {} {BUFX2} {0.501} {0.000} {0.494} {} {5.048} {5.095} {} {9} {(462.00, 574.50) (466.80, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/FE_OFN1_n13} {} {0.001} {0.000} {0.494} {0.369} {5.048} {5.095} {} {} {} 
    INST {LD/T_SR_1/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.905} {0.000} {1.015} {} {5.953} {6.000} {} {8} {(483.60, 568.50) (486.00, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n12} {} {0.014} {0.000} {1.015} {0.327} {5.967} {6.014} {} {} {} 
    INST {LD/T_SR_1/U18} {B} {v} {Y} {^} {} {AOI22X1} {0.241} {0.000} {0.359} {} {6.209} {6.255} {} {1} {(519.60, 430.50) (517.20, 427.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n17} {} {0.001} {0.000} {0.359} {0.039} {6.210} {6.257} {} {} {} 
    INST {LD/T_SR_1/U17} {C} {^} {Y} {v} {} {OAI21X1} {0.104} {0.000} {0.336} {} {6.314} {6.361} {} {1} {(577.20, 424.50) (577.20, 430.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n37} {} {0.001} {0.000} {0.336} {0.026} {6.315} {6.362} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.047} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.067} {0.000} {0.510} {6.032} {0.067} {0.020} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 18
PATH 19
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_1/curr_val_reg[4]} {CLK}
  ENDPT {LD/T_SR_1/curr_val_reg[4]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.067}
    {-} {Setup} {0.157}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.359}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.310}
    {=} {Slack Time} {0.049}
  END_SLK_CLC
  SLK 0.049
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.049} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.515} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {^} {} {DFFSR} {1.205} {0.000} {0.860} {} {2.671} {2.720} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.008} {0.000} {0.860} {0.312} {2.679} {2.728} {} {} {} 
    INST {LD/CTRL/U82} {B} {^} {Y} {v} {} {NOR2X1} {0.634} {0.000} {0.586} {} {3.313} {3.362} {} {5} {(450.00, 907.50) (452.40, 910.50)} 
    NET {} {} {} {} {} {LD/CTRL/n28} {} {0.004} {0.000} {0.587} {0.169} {3.316} {3.365} {} {} {} 
    INST {LD/CTRL/U71} {A} {v} {Y} {^} {} {NAND3X1} {0.647} {0.000} {0.658} {} {3.964} {4.013} {} {5} {(392.40, 877.50) (399.60, 877.50)} 
    NET {} {} {} {} {} {LD/CTRL/n7} {} {0.004} {0.000} {0.657} {0.201} {3.967} {4.016} {} {} {} 
    INST {LD/CTRL/U5} {C} {^} {Y} {v} {} {OAI21X1} {0.083} {0.000} {0.232} {} {4.051} {4.100} {} {1} {(402.00, 757.50) (402.00, 751.50)} 
    NET {} {} {} {} {} {LD/CTRL/n4} {} {0.000} {0.000} {0.232} {0.020} {4.051} {4.100} {} {} {} 
    INST {LD/CTRL/U4} {A} {v} {Y} {^} {} {INVX1} {0.167} {0.000} {0.162} {} {4.218} {4.267} {} {1} {(406.80, 733.50) (409.20, 730.50)} 
    NET {} {} {} {} {} {LD/CTRL/n3} {} {0.001} {0.000} {0.162} {0.046} {4.219} {4.268} {} {} {} 
    INST {LD/CTRL/U3} {C} {^} {Y} {v} {} {NAND3X1} {0.171} {0.000} {0.339} {} {4.390} {4.439} {} {2} {(471.60, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {LD/tx_enable_1_int} {} {0.002} {0.000} {0.339} {0.094} {4.392} {4.441} {} {} {} 
    INST {LD/T_SR_1/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.233} {} {4.547} {4.596} {} {1} {(466.80, 607.50) (459.60, 607.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n13} {} {0.001} {0.000} {0.233} {0.023} {4.547} {4.596} {} {} {} 
    INST {LD/T_SR_1/FE_OFC1_n13} {A} {^} {Y} {^} {} {BUFX2} {0.501} {0.000} {0.494} {} {5.048} {5.097} {} {9} {(462.00, 574.50) (466.80, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/FE_OFN1_n13} {} {0.001} {0.000} {0.494} {0.369} {5.048} {5.097} {} {} {} 
    INST {LD/T_SR_1/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.905} {0.000} {1.015} {} {5.953} {6.002} {} {8} {(483.60, 568.50) (486.00, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n12} {} {0.014} {0.000} {1.015} {0.327} {5.967} {6.016} {} {} {} 
    INST {LD/T_SR_1/U21} {B} {v} {Y} {^} {} {AOI22X1} {0.224} {0.000} {0.345} {} {6.192} {6.240} {} {1} {(519.60, 391.50) (522.00, 394.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n19} {} {0.001} {0.000} {0.345} {0.032} {6.193} {6.242} {} {} {} 
    INST {LD/T_SR_1/U20} {C} {^} {Y} {v} {} {OAI21X1} {0.116} {0.000} {0.343} {} {6.309} {6.358} {} {1} {(548.40, 424.50) (548.40, 430.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n38} {} {0.001} {0.000} {0.343} {0.032} {6.310} {6.359} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.049} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.067} {0.000} {0.510} {6.032} {0.067} {0.018} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 19
PATH 20
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][1]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.755}
    {-} {Setup} {1.265}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.941}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.888}
    {=} {Slack Time} {0.052}
  END_SLK_CLC
  SLK 0.052
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.052} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.468} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.586} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.594} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {2.969} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {2.973} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.287} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.290} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.150} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.104} {0.000} {1.126} {0.813} {4.201} {4.254} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U87} {D} {^} {Y} {v} {} {AOI22X1} {0.233} {0.000} {0.431} {} {4.435} {4.487} {} {1} {(1105.20, 811.50) (1102.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.002} {0.000} {0.431} {0.050} {4.436} {4.489} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U89} {A} {v} {Y} {^} {} {AOI21X1} {0.205} {0.000} {0.279} {} {4.641} {4.693} {} {1} {(1014.00, 814.50) (1006.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n74} {} {0.001} {0.000} {0.279} {0.043} {4.642} {4.695} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U90} {B} {^} {Y} {^} {} {OR2X1} {0.307} {0.000} {0.138} {} {4.949} {5.001} {} {1} {(951.60, 790.50) (956.40, 787.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.001} {0.000} {0.138} {0.042} {4.950} {5.003} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {B} {^} {Y} {v} {} {MUX2X1} {0.683} {0.000} {0.934} {} {5.633} {5.686} {} {8} {(994.80, 787.50) (987.60, 790.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.010} {0.000} {0.934} {0.410} {5.643} {5.696} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U238} {B} {v} {Y} {^} {} {MUX2X1} {0.244} {0.000} {0.353} {} {5.887} {5.940} {} {1} {(841.20, 754.50) (848.40, 751.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n114} {} {0.001} {0.000} {0.353} {0.026} {5.888} {5.941} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.052} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.755} {0.000} {1.903} {6.032} {0.755} {0.703} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 20
PATH 21
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_1/curr_val_reg[2]} {CLK}
  ENDPT {LD/T_SR_1/curr_val_reg[2]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.075}
    {-} {Setup} {0.157}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.368}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.315}
    {=} {Slack Time} {0.053}
  END_SLK_CLC
  SLK 0.053
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.053} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.519} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {^} {} {DFFSR} {1.205} {0.000} {0.860} {} {2.671} {2.724} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.008} {0.000} {0.860} {0.312} {2.679} {2.732} {} {} {} 
    INST {LD/CTRL/U82} {B} {^} {Y} {v} {} {NOR2X1} {0.634} {0.000} {0.586} {} {3.313} {3.365} {} {5} {(450.00, 907.50) (452.40, 910.50)} 
    NET {} {} {} {} {} {LD/CTRL/n28} {} {0.004} {0.000} {0.587} {0.169} {3.316} {3.369} {} {} {} 
    INST {LD/CTRL/U71} {A} {v} {Y} {^} {} {NAND3X1} {0.647} {0.000} {0.658} {} {3.964} {4.016} {} {5} {(392.40, 877.50) (399.60, 877.50)} 
    NET {} {} {} {} {} {LD/CTRL/n7} {} {0.004} {0.000} {0.657} {0.201} {3.967} {4.020} {} {} {} 
    INST {LD/CTRL/U5} {C} {^} {Y} {v} {} {OAI21X1} {0.083} {0.000} {0.232} {} {4.051} {4.104} {} {1} {(402.00, 757.50) (402.00, 751.50)} 
    NET {} {} {} {} {} {LD/CTRL/n4} {} {0.000} {0.000} {0.232} {0.020} {4.051} {4.104} {} {} {} 
    INST {LD/CTRL/U4} {A} {v} {Y} {^} {} {INVX1} {0.167} {0.000} {0.162} {} {4.218} {4.271} {} {1} {(406.80, 733.50) (409.20, 730.50)} 
    NET {} {} {} {} {} {LD/CTRL/n3} {} {0.001} {0.000} {0.162} {0.046} {4.219} {4.272} {} {} {} 
    INST {LD/CTRL/U3} {C} {^} {Y} {v} {} {NAND3X1} {0.171} {0.000} {0.339} {} {4.390} {4.443} {} {2} {(471.60, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {LD/tx_enable_1_int} {} {0.002} {0.000} {0.339} {0.094} {4.392} {4.445} {} {} {} 
    INST {LD/T_SR_1/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.233} {} {4.547} {4.599} {} {1} {(466.80, 607.50) (459.60, 607.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n13} {} {0.001} {0.000} {0.233} {0.023} {4.547} {4.600} {} {} {} 
    INST {LD/T_SR_1/FE_OFC1_n13} {A} {^} {Y} {^} {} {BUFX2} {0.501} {0.000} {0.494} {} {5.048} {5.101} {} {9} {(462.00, 574.50) (466.80, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/FE_OFN1_n13} {} {0.001} {0.000} {0.494} {0.369} {5.048} {5.101} {} {} {} 
    INST {LD/T_SR_1/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.905} {0.000} {1.015} {} {5.953} {6.006} {} {8} {(483.60, 568.50) (486.00, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n12} {} {0.011} {0.000} {1.015} {0.327} {5.964} {6.017} {} {} {} 
    INST {LD/T_SR_1/U15} {B} {v} {Y} {^} {} {AOI22X1} {0.234} {0.000} {0.353} {} {6.198} {6.251} {} {1} {(512.40, 511.50) (510.00, 514.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n15} {} {0.001} {0.000} {0.353} {0.036} {6.200} {6.253} {} {} {} 
    INST {LD/T_SR_1/U14} {C} {^} {Y} {v} {} {OAI21X1} {0.114} {0.000} {0.342} {} {6.314} {6.366} {} {1} {(553.20, 544.50) (553.20, 550.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n36} {} {0.001} {0.000} {0.342} {0.030} {6.315} {6.368} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.053} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.075} {0.000} {0.510} {6.032} {0.075} {0.022} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 21
PATH 22
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][3]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.721}
    {-} {Setup} {1.273}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.898}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.844}
    {=} {Slack Time} {0.055}
  END_SLK_CLC
  SLK 0.055
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.055} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.471} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.588} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.597} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {2.971} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {2.976} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.289} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.292} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.152} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.253} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U101} {D} {^} {Y} {v} {} {AOI22X1} {0.259} {0.000} {0.447} {} {4.457} {4.512} {} {1} {(1150.80, 670.50) (1148.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n85} {} {0.002} {0.000} {0.447} {0.060} {4.459} {4.514} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U103} {A} {v} {Y} {^} {} {AOI21X1} {0.197} {0.000} {0.266} {} {4.656} {4.711} {} {1} {(1042.80, 634.50) (1035.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n86} {} {0.001} {0.000} {0.266} {0.037} {4.658} {4.713} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U104} {B} {^} {Y} {^} {} {OR2X1} {0.296} {0.000} {0.129} {} {4.954} {5.009} {} {1} {(994.80, 631.50) (999.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.001} {0.000} {0.129} {0.038} {4.954} {5.009} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {B} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.126} {} {5.069} {5.123} {} {1} {(1004.40, 607.50) (997.20, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.126} {0.022} {5.069} {5.124} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n197} {A} {v} {Y} {v} {} {BUFX2} {0.564} {0.000} {0.555} {} {5.633} {5.688} {} {8} {(1009.20, 607.50) (1014.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n197} {} {0.009} {0.000} {0.555} {0.419} {5.642} {5.697} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U165} {B} {v} {Y} {^} {} {MUX2X1} {0.201} {0.000} {0.254} {} {5.843} {5.898} {} {1} {(896.40, 754.50) (889.20, 751.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n148} {} {0.001} {0.000} {0.254} {0.030} {5.844} {5.898} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.055} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.721} {0.000} {1.903} {6.032} {0.721} {0.667} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 22
PATH 23
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_1/curr_val_reg[6]} {CLK}
  ENDPT {LD/T_SR_1/curr_val_reg[6]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.069}
    {-} {Setup} {0.143}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.376}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.320}
    {=} {Slack Time} {0.056}
  END_SLK_CLC
  SLK 0.056
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.056} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.522} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {^} {} {DFFSR} {1.205} {0.000} {0.860} {} {2.671} {2.727} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.008} {0.000} {0.860} {0.312} {2.679} {2.735} {} {} {} 
    INST {LD/CTRL/U82} {B} {^} {Y} {v} {} {NOR2X1} {0.634} {0.000} {0.586} {} {3.313} {3.369} {} {5} {(450.00, 907.50) (452.40, 910.50)} 
    NET {} {} {} {} {} {LD/CTRL/n28} {} {0.004} {0.000} {0.587} {0.169} {3.317} {3.373} {} {} {} 
    INST {LD/CTRL/U71} {A} {v} {Y} {^} {} {NAND3X1} {0.647} {0.000} {0.658} {} {3.964} {4.020} {} {5} {(392.40, 877.50) (399.60, 877.50)} 
    NET {} {} {} {} {} {LD/CTRL/n7} {} {0.004} {0.000} {0.657} {0.201} {3.967} {4.024} {} {} {} 
    INST {LD/CTRL/U5} {C} {^} {Y} {v} {} {OAI21X1} {0.083} {0.000} {0.232} {} {4.051} {4.107} {} {1} {(402.00, 757.50) (402.00, 751.50)} 
    NET {} {} {} {} {} {LD/CTRL/n4} {} {0.000} {0.000} {0.232} {0.020} {4.051} {4.107} {} {} {} 
    INST {LD/CTRL/U4} {A} {v} {Y} {^} {} {INVX1} {0.167} {0.000} {0.162} {} {4.218} {4.274} {} {1} {(406.80, 733.50) (409.20, 730.50)} 
    NET {} {} {} {} {} {LD/CTRL/n3} {} {0.001} {0.000} {0.162} {0.046} {4.219} {4.275} {} {} {} 
    INST {LD/CTRL/U3} {C} {^} {Y} {v} {} {NAND3X1} {0.171} {0.000} {0.339} {} {4.390} {4.446} {} {2} {(471.60, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {LD/tx_enable_1_int} {} {0.002} {0.000} {0.339} {0.094} {4.392} {4.448} {} {} {} 
    INST {LD/T_SR_1/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.233} {} {4.547} {4.603} {} {1} {(466.80, 607.50) (459.60, 607.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n13} {} {0.001} {0.000} {0.233} {0.023} {4.547} {4.603} {} {} {} 
    INST {LD/T_SR_1/FE_OFC1_n13} {A} {^} {Y} {^} {} {BUFX2} {0.501} {0.000} {0.494} {} {5.048} {5.104} {} {9} {(462.00, 574.50) (466.80, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/FE_OFN1_n13} {} {0.001} {0.000} {0.494} {0.369} {5.048} {5.105} {} {} {} 
    INST {LD/T_SR_1/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.905} {0.000} {1.015} {} {5.953} {6.010} {} {8} {(483.60, 568.50) (486.00, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n12} {} {0.015} {0.000} {1.015} {0.327} {5.968} {6.024} {} {} {} 
    INST {LD/T_SR_1/U27} {B} {v} {Y} {^} {} {AOI22X1} {0.230} {0.000} {0.350} {} {6.198} {6.254} {} {1} {(462.00, 430.50) (464.40, 427.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n23} {} {0.001} {0.000} {0.350} {0.034} {6.200} {6.256} {} {} {} 
    INST {LD/T_SR_1/U26} {C} {^} {Y} {v} {} {OAI21X1} {0.119} {0.000} {0.345} {} {6.319} {6.375} {} {1} {(433.20, 397.50) (433.20, 391.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n40} {} {0.001} {0.000} {0.345} {0.033} {6.320} {6.376} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.056} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.069} {0.000} {0.654} {6.032} {0.069} {0.013} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 23
PATH 24
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][7]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.769}
    {-} {Setup} {1.278}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.942}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.876}
    {=} {Slack Time} {0.065}
  END_SLK_CLC
  SLK 0.065
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.065} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.481} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.599} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.607} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {2.982} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {2.986} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.300} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.303} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.162} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.108} {0.000} {1.126} {0.813} {4.205} {4.270} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U129} {D} {^} {Y} {v} {} {AOI22X1} {0.202} {0.000} {0.413} {} {4.407} {4.472} {} {1} {(1112.40, 970.50) (1110.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n177} {} {0.001} {0.000} {0.413} {0.040} {4.408} {4.473} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {v} {Y} {^} {} {AOI21X1} {0.221} {0.000} {0.303} {} {4.629} {4.695} {} {1} {(1081.20, 967.50) (1074.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.001} {0.000} {0.303} {0.054} {4.631} {4.696} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U132} {B} {^} {Y} {^} {} {OR2X1} {0.303} {0.000} {0.127} {} {4.934} {4.999} {} {1} {(1054.80, 1051.50) (1059.60, 1054.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.001} {0.000} {0.127} {0.037} {4.935} {5.000} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {B} {^} {Y} {v} {} {MUX2X1} {0.117} {0.000} {0.129} {} {5.052} {5.117} {} {1} {(1059.60, 1027.50) (1066.80, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.000} {0.000} {0.129} {0.024} {5.052} {5.117} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n188} {A} {v} {Y} {v} {} {BUFX2} {0.602} {0.000} {0.604} {} {5.654} {5.719} {} {8} {(1102.80, 1027.50) (1107.60, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n188} {} {0.012} {0.000} {0.605} {0.457} {5.665} {5.731} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U191} {B} {v} {Y} {^} {} {MUX2X1} {0.210} {0.000} {0.269} {} {5.875} {5.940} {} {1} {(735.60, 847.50) (742.80, 850.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n136} {} {0.001} {0.000} {0.269} {0.030} {5.876} {5.942} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.065} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.769} {0.000} {1.903} {6.032} {0.769} {0.704} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 24
PATH 25
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][3]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.736}
    {-} {Setup} {1.278}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.907}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.836}
    {=} {Slack Time} {0.071}
  END_SLK_CLC
  SLK 0.071
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.071} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.487} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.604} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.613} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {2.987} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {2.992} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.305} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.309} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.168} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.269} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U101} {D} {^} {Y} {v} {} {AOI22X1} {0.259} {0.000} {0.447} {} {4.457} {4.529} {} {1} {(1150.80, 670.50) (1148.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n85} {} {0.002} {0.000} {0.447} {0.060} {4.459} {4.531} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U103} {A} {v} {Y} {^} {} {AOI21X1} {0.197} {0.000} {0.266} {} {4.656} {4.727} {} {1} {(1042.80, 634.50) (1035.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n86} {} {0.001} {0.000} {0.266} {0.037} {4.658} {4.729} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U104} {B} {^} {Y} {^} {} {OR2X1} {0.296} {0.000} {0.129} {} {4.954} {5.025} {} {1} {(994.80, 631.50) (999.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.001} {0.000} {0.129} {0.038} {4.954} {5.026} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {B} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.126} {} {5.069} {5.140} {} {1} {(1004.40, 607.50) (997.20, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.126} {0.022} {5.069} {5.140} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n197} {A} {v} {Y} {v} {} {BUFX2} {0.564} {0.000} {0.555} {} {5.633} {5.704} {} {8} {(1009.20, 607.50) (1014.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n197} {} {0.008} {0.000} {0.555} {0.419} {5.641} {5.712} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U234} {B} {v} {Y} {^} {} {MUX2X1} {0.194} {0.000} {0.249} {} {5.835} {5.907} {} {1} {(850.80, 607.50) (858.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n116} {} {0.001} {0.000} {0.249} {0.026} {5.836} {5.907} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.071} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.736} {0.000} {1.917} {6.032} {0.736} {0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 25
PATH 26
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_1/curr_val_reg[5]} {CLK}
  ENDPT {LD/T_SR_1/curr_val_reg[5]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.061}
    {-} {Setup} {0.154}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.357}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.285}
    {=} {Slack Time} {0.072}
  END_SLK_CLC
  SLK 0.072
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.072} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.538} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {^} {} {DFFSR} {1.205} {0.000} {0.860} {} {2.671} {2.743} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.008} {0.000} {0.860} {0.312} {2.679} {2.751} {} {} {} 
    INST {LD/CTRL/U82} {B} {^} {Y} {v} {} {NOR2X1} {0.634} {0.000} {0.586} {} {3.313} {3.385} {} {5} {(450.00, 907.50) (452.40, 910.50)} 
    NET {} {} {} {} {} {LD/CTRL/n28} {} {0.004} {0.000} {0.587} {0.169} {3.317} {3.388} {} {} {} 
    INST {LD/CTRL/U71} {A} {v} {Y} {^} {} {NAND3X1} {0.647} {0.000} {0.658} {} {3.964} {4.036} {} {5} {(392.40, 877.50) (399.60, 877.50)} 
    NET {} {} {} {} {} {LD/CTRL/n7} {} {0.004} {0.000} {0.657} {0.201} {3.967} {4.039} {} {} {} 
    INST {LD/CTRL/U5} {C} {^} {Y} {v} {} {OAI21X1} {0.083} {0.000} {0.232} {} {4.051} {4.123} {} {1} {(402.00, 757.50) (402.00, 751.50)} 
    NET {} {} {} {} {} {LD/CTRL/n4} {} {0.000} {0.000} {0.232} {0.020} {4.051} {4.123} {} {} {} 
    INST {LD/CTRL/U4} {A} {v} {Y} {^} {} {INVX1} {0.167} {0.000} {0.162} {} {4.218} {4.290} {} {1} {(406.80, 733.50) (409.20, 730.50)} 
    NET {} {} {} {} {} {LD/CTRL/n3} {} {0.001} {0.000} {0.162} {0.046} {4.219} {4.291} {} {} {} 
    INST {LD/CTRL/U3} {C} {^} {Y} {v} {} {NAND3X1} {0.171} {0.000} {0.339} {} {4.390} {4.462} {} {2} {(471.60, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {LD/tx_enable_1_int} {} {0.002} {0.000} {0.339} {0.094} {4.392} {4.464} {} {} {} 
    INST {LD/T_SR_1/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.233} {} {4.547} {4.619} {} {1} {(466.80, 607.50) (459.60, 607.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n13} {} {0.001} {0.000} {0.233} {0.023} {4.547} {4.619} {} {} {} 
    INST {LD/T_SR_1/FE_OFC1_n13} {A} {^} {Y} {^} {} {BUFX2} {0.501} {0.000} {0.494} {} {5.048} {5.120} {} {9} {(462.00, 574.50) (466.80, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/FE_OFN1_n13} {} {0.001} {0.000} {0.494} {0.369} {5.048} {5.120} {} {} {} 
    INST {LD/T_SR_1/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.905} {0.000} {1.015} {} {5.953} {6.025} {} {8} {(483.60, 568.50) (486.00, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n12} {} {0.015} {0.000} {1.015} {0.327} {5.968} {6.040} {} {} {} 
    INST {LD/T_SR_1/U24} {B} {v} {Y} {^} {} {AOI22X1} {0.216} {0.000} {0.339} {} {6.184} {6.256} {} {1} {(490.80, 430.50) (493.20, 427.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n21} {} {0.001} {0.000} {0.339} {0.029} {6.185} {6.257} {} {} {} 
    INST {LD/T_SR_1/U23} {C} {^} {Y} {v} {} {OAI21X1} {0.100} {0.000} {0.333} {} {6.284} {6.356} {} {1} {(490.80, 397.50) (490.80, 391.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n39} {} {0.001} {0.000} {0.333} {0.024} {6.285} {6.357} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.072} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.061} {0.000} {0.509} {6.032} {0.061} {-0.011} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 26
PATH 27
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][2]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.667}
    {-} {Setup} {1.249}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.868}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.791}
    {=} {Slack Time} {0.077}
  END_SLK_CLC
  SLK 0.077
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.077} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.493} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.610} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.619} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {2.993} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {2.998} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.311} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.314} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.174} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.275} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U94} {D} {^} {Y} {v} {} {AOI22X1} {0.215} {0.000} {0.421} {} {4.413} {4.490} {} {1} {(1114.80, 670.50) (1112.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n79} {} {0.002} {0.000} {0.421} {0.044} {4.415} {4.492} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U96} {A} {v} {Y} {^} {} {AOI21X1} {0.193} {0.000} {0.266} {} {4.608} {4.685} {} {1} {(1059.60, 667.50) (1052.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n80} {} {0.001} {0.000} {0.266} {0.037} {4.609} {4.686} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U97} {B} {^} {Y} {^} {} {OR2X1} {0.295} {0.000} {0.128} {} {4.904} {4.981} {} {1} {(1011.60, 670.50) (1016.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.001} {0.000} {0.128} {0.038} {4.905} {4.982} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U255} {B} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.134} {} {5.026} {5.103} {} {1} {(1018.80, 694.50) (1011.60, 691.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.001} {0.000} {0.134} {0.026} {5.026} {5.103} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n181} {A} {v} {Y} {v} {} {BUFX2} {0.563} {0.000} {0.553} {} {5.589} {5.666} {} {8} {(997.20, 727.50) (992.40, 730.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n181} {} {0.009} {0.000} {0.553} {0.417} {5.598} {5.675} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U236} {B} {v} {Y} {^} {} {MUX2X1} {0.192} {0.000} {0.247} {} {5.790} {5.867} {} {1} {(795.60, 667.50) (788.40, 670.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n115} {} {0.001} {0.000} {0.247} {0.025} {5.791} {5.868} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.077} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.667} {0.000} {1.867} {6.032} {0.667} {0.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 27
PATH 28
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][3]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.748}
    {-} {Setup} {1.271}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.926}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.840}
    {=} {Slack Time} {0.087}
  END_SLK_CLC
  SLK 0.087
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.087} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.502} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.620} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.629} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.003} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.007} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.321} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.324} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.184} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.285} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U101} {D} {^} {Y} {v} {} {AOI22X1} {0.259} {0.000} {0.447} {} {4.457} {4.544} {} {1} {(1150.80, 670.50) (1148.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n85} {} {0.002} {0.000} {0.447} {0.060} {4.459} {4.546} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U103} {A} {v} {Y} {^} {} {AOI21X1} {0.197} {0.000} {0.266} {} {4.656} {4.743} {} {1} {(1042.80, 634.50) (1035.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n86} {} {0.001} {0.000} {0.266} {0.037} {4.658} {4.744} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U104} {B} {^} {Y} {^} {} {OR2X1} {0.296} {0.000} {0.129} {} {4.954} {5.040} {} {1} {(994.80, 631.50) (999.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.001} {0.000} {0.129} {0.038} {4.954} {5.041} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {B} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.126} {} {5.069} {5.155} {} {1} {(1004.40, 607.50) (997.20, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.126} {0.022} {5.069} {5.156} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n197} {A} {v} {Y} {v} {} {BUFX2} {0.564} {0.000} {0.555} {} {5.633} {5.720} {} {8} {(1009.20, 607.50) (1014.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n197} {} {0.009} {0.000} {0.555} {0.419} {5.642} {5.729} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U199} {B} {v} {Y} {^} {} {MUX2X1} {0.196} {0.000} {0.250} {} {5.839} {5.925} {} {1} {(944.40, 754.50) (937.20, 751.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n132} {} {0.001} {0.000} {0.250} {0.027} {5.840} {5.926} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.087} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.748} {0.000} {1.903} {6.032} {0.748} {0.661} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 28
PATH 29
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][3]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.748}
    {-} {Setup} {1.269}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.929}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.829}
    {=} {Slack Time} {0.101}
  END_SLK_CLC
  SLK 0.101
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.101} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.516} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.634} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.643} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.017} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.021} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.335} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.338} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.198} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.299} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U101} {D} {^} {Y} {v} {} {AOI22X1} {0.259} {0.000} {0.447} {} {4.457} {4.558} {} {1} {(1150.80, 670.50) (1148.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n85} {} {0.002} {0.000} {0.447} {0.060} {4.459} {4.560} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U103} {A} {v} {Y} {^} {} {AOI21X1} {0.197} {0.000} {0.266} {} {4.656} {4.757} {} {1} {(1042.80, 634.50) (1035.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n86} {} {0.001} {0.000} {0.266} {0.037} {4.658} {4.758} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U104} {B} {^} {Y} {^} {} {OR2X1} {0.296} {0.000} {0.129} {} {4.954} {5.054} {} {1} {(994.80, 631.50) (999.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.001} {0.000} {0.129} {0.038} {4.954} {5.055} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {B} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.126} {} {5.069} {5.169} {} {1} {(1004.40, 607.50) (997.20, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.126} {0.022} {5.069} {5.170} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n197} {A} {v} {Y} {v} {} {BUFX2} {0.564} {0.000} {0.555} {} {5.633} {5.734} {} {8} {(1009.20, 607.50) (1014.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n197} {} {0.006} {0.000} {0.555} {0.419} {5.639} {5.740} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U275} {B} {v} {Y} {^} {} {MUX2X1} {0.189} {0.000} {0.245} {} {5.828} {5.929} {} {1} {(973.20, 574.50) (966.00, 571.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n100} {} {0.001} {0.000} {0.245} {0.024} {5.829} {5.929} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.101} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.748} {0.000} {1.903} {6.032} {0.748} {0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 29
PATH 30
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][5]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.849}
    {-} {Setup} {1.324}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.975}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.868}
    {=} {Slack Time} {0.107}
  END_SLK_CLC
  SLK 0.107
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.107} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.523} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.640} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.649} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.023} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.028} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.341} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.345} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.204} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.102} {0.000} {1.126} {0.813} {4.199} {4.307} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U115} {D} {^} {Y} {v} {} {AOI22X1} {0.256} {0.000} {0.445} {} {4.456} {4.563} {} {1} {(1148.40, 490.50) (1146.00, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n161} {} {0.002} {0.000} {0.445} {0.059} {4.458} {4.565} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U117} {A} {v} {Y} {^} {} {AOI21X1} {0.196} {0.000} {0.266} {} {4.654} {4.761} {} {1} {(1018.80, 487.50) (1011.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.001} {0.000} {0.266} {0.037} {4.655} {4.763} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U118} {B} {^} {Y} {^} {} {OR2X2} {0.304} {0.000} {0.097} {} {4.959} {5.066} {} {1} {(970.80, 490.50) (975.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.001} {0.000} {0.097} {0.040} {4.960} {5.067} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U271} {B} {^} {Y} {v} {} {MUX2X1} {0.668} {0.000} {0.925} {} {5.627} {5.735} {} {8} {(985.20, 514.50) (978.00, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.009} {0.000} {0.924} {0.403} {5.637} {5.744} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U195} {B} {v} {Y} {^} {} {MUX2X1} {0.231} {0.000} {0.342} {} {5.868} {5.975} {} {1} {(894.00, 514.50) (901.20, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n134} {} {0.000} {0.000} {0.342} {0.021} {5.868} {5.975} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.107} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.849} {0.000} {1.998} {6.032} {0.849} {0.742} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 30
PATH 31
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][0]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.770}
    {-} {Setup} {1.276}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.945}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.825}
    {=} {Slack Time} {0.120}
  END_SLK_CLC
  SLK 0.120
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.120} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.536} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.653} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.662} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.036} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.041} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.354} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.357} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.217} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.109} {0.000} {1.126} {0.813} {4.206} {4.326} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U80} {D} {^} {Y} {v} {} {AOI22X1} {0.201} {0.000} {0.412} {} {4.407} {4.527} {} {1} {(1167.60, 970.50) (1165.20, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n67} {} {0.001} {0.000} {0.412} {0.039} {4.408} {4.528} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U82} {A} {v} {Y} {^} {} {AOI21X1} {0.185} {0.000} {0.258} {} {4.594} {4.713} {} {1} {(1141.20, 967.50) (1134.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n68} {} {0.001} {0.000} {0.258} {0.034} {4.594} {4.714} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U83} {B} {^} {Y} {^} {} {OR2X1} {0.304} {0.000} {0.141} {} {4.898} {5.018} {} {1} {(1134.00, 991.50) (1138.80, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.001} {0.000} {0.141} {0.044} {4.899} {5.019} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {B} {^} {Y} {v} {} {MUX2X1} {0.127} {0.000} {0.142} {} {5.025} {5.145} {} {1} {(1138.80, 1054.50) (1146.00, 1051.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n186} {} {0.001} {0.000} {0.142} {0.029} {5.026} {5.146} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC16_n186} {A} {v} {Y} {v} {} {BUFX2} {0.571} {0.000} {0.570} {} {5.597} {5.717} {} {8} {(1160.40, 994.50) (1165.20, 991.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN16_n186} {} {0.019} {0.000} {0.571} {0.429} {5.617} {5.737} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U171} {B} {v} {Y} {^} {} {MUX2X1} {0.207} {0.000} {0.261} {} {5.824} {5.944} {} {1} {(908.40, 814.50) (915.60, 811.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n145} {} {0.001} {0.000} {0.261} {0.031} {5.825} {5.945} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.120} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.770} {0.000} {1.903} {6.032} {0.770} {0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 31
PATH 32
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][2]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.740}
    {-} {Setup} {1.271}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.919}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.792}
    {=} {Slack Time} {0.127}
  END_SLK_CLC
  SLK 0.127
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.127} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.543} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.660} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.669} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.043} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.048} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.361} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.365} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.224} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.325} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U94} {D} {^} {Y} {v} {} {AOI22X1} {0.215} {0.000} {0.421} {} {4.413} {4.540} {} {1} {(1114.80, 670.50) (1112.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n79} {} {0.002} {0.000} {0.421} {0.044} {4.415} {4.542} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U96} {A} {v} {Y} {^} {} {AOI21X1} {0.193} {0.000} {0.266} {} {4.608} {4.735} {} {1} {(1059.60, 667.50) (1052.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n80} {} {0.001} {0.000} {0.266} {0.037} {4.609} {4.736} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U97} {B} {^} {Y} {^} {} {OR2X1} {0.295} {0.000} {0.128} {} {4.904} {5.031} {} {1} {(1011.60, 670.50) (1016.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.001} {0.000} {0.128} {0.038} {4.905} {5.032} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U255} {B} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.134} {} {5.026} {5.153} {} {1} {(1018.80, 694.50) (1011.60, 691.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.001} {0.000} {0.134} {0.026} {5.026} {5.153} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n181} {A} {v} {Y} {v} {} {BUFX2} {0.563} {0.000} {0.553} {} {5.589} {5.716} {} {8} {(997.20, 727.50) (992.40, 730.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n181} {} {0.007} {0.000} {0.553} {0.417} {5.596} {5.723} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U134} {B} {v} {Y} {^} {} {MUX2X1} {0.195} {0.000} {0.249} {} {5.791} {5.918} {} {1} {(810.00, 727.50) (817.20, 730.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n99} {} {0.001} {0.000} {0.249} {0.027} {5.792} {5.919} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.127} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.740} {0.000} {1.903} {6.032} {0.740} {0.613} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 32
PATH 33
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][2]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.747}
    {-} {Setup} {1.270}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.927}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.791}
    {=} {Slack Time} {0.136}
  END_SLK_CLC
  SLK 0.136
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.136} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.552} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.669} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.678} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.053} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.057} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.371} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.374} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.233} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.334} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U94} {D} {^} {Y} {v} {} {AOI22X1} {0.215} {0.000} {0.421} {} {4.413} {4.549} {} {1} {(1114.80, 670.50) (1112.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n79} {} {0.002} {0.000} {0.421} {0.044} {4.415} {4.551} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U96} {A} {v} {Y} {^} {} {AOI21X1} {0.193} {0.000} {0.266} {} {4.608} {4.744} {} {1} {(1059.60, 667.50) (1052.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n80} {} {0.001} {0.000} {0.266} {0.037} {4.609} {4.745} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U97} {B} {^} {Y} {^} {} {OR2X1} {0.295} {0.000} {0.128} {} {4.904} {5.040} {} {1} {(1011.60, 670.50) (1016.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.001} {0.000} {0.128} {0.038} {4.905} {5.041} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U255} {B} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.134} {} {5.026} {5.162} {} {1} {(1018.80, 694.50) (1011.60, 691.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.001} {0.000} {0.134} {0.026} {5.026} {5.162} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n181} {A} {v} {Y} {v} {} {BUFX2} {0.563} {0.000} {0.553} {} {5.589} {5.725} {} {8} {(997.20, 727.50) (992.40, 730.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n181} {} {0.007} {0.000} {0.553} {0.417} {5.597} {5.733} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U184} {B} {v} {Y} {^} {} {MUX2X1} {0.193} {0.000} {0.248} {} {5.790} {5.926} {} {1} {(1028.40, 754.50) (1021.20, 751.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n139} {} {0.001} {0.000} {0.248} {0.026} {5.791} {5.927} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.136} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.747} {0.000} {1.903} {6.032} {0.747} {0.611} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 33
PATH 34
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][0]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[2][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.778}
    {-} {Setup} {1.271}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.809}
    {=} {Slack Time} {0.148}
  END_SLK_CLC
  SLK 0.148
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.148} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.564} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.681} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.690} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.064} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.069} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.382} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.385} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.245} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.109} {0.000} {1.126} {0.813} {4.206} {4.354} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U80} {D} {^} {Y} {v} {} {AOI22X1} {0.201} {0.000} {0.412} {} {4.407} {4.554} {} {1} {(1167.60, 970.50) (1165.20, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n67} {} {0.001} {0.000} {0.412} {0.039} {4.408} {4.556} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U82} {A} {v} {Y} {^} {} {AOI21X1} {0.185} {0.000} {0.258} {} {4.594} {4.741} {} {1} {(1141.20, 967.50) (1134.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n68} {} {0.001} {0.000} {0.258} {0.034} {4.594} {4.742} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U83} {B} {^} {Y} {^} {} {OR2X1} {0.304} {0.000} {0.141} {} {4.898} {5.045} {} {1} {(1134.00, 991.50) (1138.80, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.001} {0.000} {0.141} {0.044} {4.899} {5.046} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {B} {^} {Y} {v} {} {MUX2X1} {0.127} {0.000} {0.142} {} {5.025} {5.173} {} {1} {(1138.80, 1054.50) (1146.00, 1051.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n186} {} {0.001} {0.000} {0.142} {0.029} {5.026} {5.174} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC16_n186} {A} {v} {Y} {v} {} {BUFX2} {0.571} {0.000} {0.570} {} {5.597} {5.745} {} {8} {(1160.40, 994.50) (1165.20, 991.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN16_n186} {} {0.018} {0.000} {0.571} {0.429} {5.616} {5.763} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U205} {B} {v} {Y} {^} {} {MUX2X1} {0.193} {0.000} {0.250} {} {5.808} {5.956} {} {1} {(894.00, 874.50) (901.20, 871.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n129} {} {0.001} {0.000} {0.250} {0.024} {5.809} {5.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.148} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.778} {0.000} {1.903} {6.032} {0.778} {0.630} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 34
PATH 35
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][0]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.789}
    {-} {Setup} {1.273}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {5.965}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.817}
    {=} {Slack Time} {0.148}
  END_SLK_CLC
  SLK 0.148
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.148} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.564} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.682} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.690} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.065} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.069} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.383} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.386} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.245} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.109} {0.000} {1.126} {0.813} {4.206} {4.354} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U80} {D} {^} {Y} {v} {} {AOI22X1} {0.201} {0.000} {0.412} {} {4.407} {4.555} {} {1} {(1167.60, 970.50) (1165.20, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n67} {} {0.001} {0.000} {0.412} {0.039} {4.408} {4.557} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U82} {A} {v} {Y} {^} {} {AOI21X1} {0.185} {0.000} {0.258} {} {4.594} {4.742} {} {1} {(1141.20, 967.50) (1134.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n68} {} {0.001} {0.000} {0.258} {0.034} {4.594} {4.742} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U83} {B} {^} {Y} {^} {} {OR2X1} {0.304} {0.000} {0.141} {} {4.898} {5.046} {} {1} {(1134.00, 991.50) (1138.80, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.001} {0.000} {0.141} {0.044} {4.899} {5.047} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {B} {^} {Y} {v} {} {MUX2X1} {0.127} {0.000} {0.142} {} {5.025} {5.174} {} {1} {(1138.80, 1054.50) (1146.00, 1051.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n186} {} {0.001} {0.000} {0.142} {0.029} {5.026} {5.174} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC16_n186} {A} {v} {Y} {v} {} {BUFX2} {0.571} {0.000} {0.570} {} {5.597} {5.746} {} {8} {(1160.40, 994.50) (1165.20, 991.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN16_n186} {} {0.019} {0.000} {0.571} {0.429} {5.616} {5.764} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U240} {B} {v} {Y} {^} {} {MUX2X1} {0.200} {0.000} {0.256} {} {5.816} {5.964} {} {1} {(886.80, 907.50) (879.60, 910.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n113} {} {0.001} {0.000} {0.256} {0.028} {5.817} {5.965} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.148} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.789} {0.000} {1.903} {6.032} {0.789} {0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 35
PATH 36
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][5]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.921}
    {-} {Setup} {1.348}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.023}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.873}
    {=} {Slack Time} {0.150}
  END_SLK_CLC
  SLK 0.150
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.150} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.566} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.683} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.692} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.066} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.071} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.384} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.387} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.247} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.102} {0.000} {1.126} {0.813} {4.199} {4.349} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U115} {D} {^} {Y} {v} {} {AOI22X1} {0.256} {0.000} {0.445} {} {4.456} {4.606} {} {1} {(1148.40, 490.50) (1146.00, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n161} {} {0.002} {0.000} {0.445} {0.059} {4.458} {4.608} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U117} {A} {v} {Y} {^} {} {AOI21X1} {0.196} {0.000} {0.266} {} {4.654} {4.804} {} {1} {(1018.80, 487.50) (1011.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.001} {0.000} {0.266} {0.037} {4.655} {4.805} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U118} {B} {^} {Y} {^} {} {OR2X2} {0.304} {0.000} {0.097} {} {4.959} {5.109} {} {1} {(970.80, 490.50) (975.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.001} {0.000} {0.097} {0.040} {4.960} {5.110} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U271} {B} {^} {Y} {v} {} {MUX2X1} {0.668} {0.000} {0.925} {} {5.627} {5.777} {} {8} {(985.20, 514.50) (978.00, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.016} {0.000} {0.925} {0.403} {5.644} {5.794} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U230} {B} {v} {Y} {^} {} {MUX2X1} {0.229} {0.000} {0.340} {} {5.873} {6.023} {} {1} {(865.20, 394.50) (872.40, 391.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n118} {} {0.000} {0.000} {0.340} {0.020} {5.873} {6.023} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.150} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.921} {0.000} {2.039} {6.032} {0.921} {0.771} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 36
PATH 37
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][5]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[0][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.922}
    {-} {Setup} {1.347}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.025}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.874}
    {=} {Slack Time} {0.151}
  END_SLK_CLC
  SLK 0.151
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.151} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.567} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.684} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.693} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.067} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.072} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.385} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.388} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.248} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.102} {0.000} {1.126} {0.813} {4.199} {4.350} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U115} {D} {^} {Y} {v} {} {AOI22X1} {0.256} {0.000} {0.445} {} {4.456} {4.607} {} {1} {(1148.40, 490.50) (1146.00, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n161} {} {0.002} {0.000} {0.445} {0.059} {4.458} {4.608} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U117} {A} {v} {Y} {^} {} {AOI21X1} {0.196} {0.000} {0.266} {} {4.654} {4.805} {} {1} {(1018.80, 487.50) (1011.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.001} {0.000} {0.266} {0.037} {4.655} {4.806} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U118} {B} {^} {Y} {^} {} {OR2X2} {0.304} {0.000} {0.097} {} {4.959} {5.110} {} {1} {(970.80, 490.50) (975.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.001} {0.000} {0.097} {0.040} {4.960} {5.111} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U271} {B} {^} {Y} {v} {} {MUX2X1} {0.668} {0.000} {0.925} {} {5.627} {5.778} {} {8} {(985.20, 514.50) (978.00, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.016} {0.000} {0.925} {0.403} {5.643} {5.794} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U161} {B} {v} {Y} {^} {} {MUX2X1} {0.231} {0.000} {0.341} {} {5.874} {6.024} {} {1} {(903.60, 394.50) (910.80, 391.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n150} {} {0.000} {0.000} {0.341} {0.021} {5.874} {6.025} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.151} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.922} {0.000} {2.040} {6.032} {0.922} {0.771} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 37
PATH 38
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][5]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.961}
    {-} {Setup} {1.352}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.059}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.892}
    {=} {Slack Time} {0.166}
  END_SLK_CLC
  SLK 0.166
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.166} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.582} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.700} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.708} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.083} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.087} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.401} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.404} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.264} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.102} {0.000} {1.126} {0.813} {4.199} {4.366} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U115} {D} {^} {Y} {v} {} {AOI22X1} {0.256} {0.000} {0.445} {} {4.456} {4.622} {} {1} {(1148.40, 490.50) (1146.00, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n161} {} {0.002} {0.000} {0.445} {0.059} {4.458} {4.624} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U117} {A} {v} {Y} {^} {} {AOI21X1} {0.196} {0.000} {0.266} {} {4.654} {4.821} {} {1} {(1018.80, 487.50) (1011.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.001} {0.000} {0.266} {0.037} {4.655} {4.822} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U118} {B} {^} {Y} {^} {} {OR2X2} {0.304} {0.000} {0.097} {} {4.959} {5.125} {} {1} {(970.80, 490.50) (975.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.001} {0.000} {0.097} {0.040} {4.960} {5.126} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U271} {B} {^} {Y} {v} {} {MUX2X1} {0.668} {0.000} {0.925} {} {5.627} {5.794} {} {8} {(985.20, 514.50) (978.00, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.019} {0.000} {0.925} {0.403} {5.646} {5.813} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U178} {B} {v} {Y} {^} {} {MUX2X1} {0.245} {0.000} {0.352} {} {5.891} {6.058} {} {1} {(1026.00, 367.50) (1018.80, 370.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n142} {} {0.001} {0.000} {0.352} {0.027} {5.892} {6.059} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.166} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.961} {0.000} {2.059} {6.032} {0.961} {0.795} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 38
PATH 39
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_0/curr_val_reg[5]} {CLK}
  ENDPT {LD/T_SR_0/curr_val_reg[5]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.075}
    {-} {Setup} {0.144}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.381}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.188}
    {=} {Slack Time} {0.194}
  END_SLK_CLC
  SLK 0.194
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.194} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.660} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {v} {} {DFFSR} {1.337} {0.000} {0.922} {} {2.803} {2.997} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.005} {0.000} {0.922} {0.312} {2.808} {3.002} {} {} {} 
    INST {LD/CTRL/U91} {B} {v} {Y} {^} {} {NAND2X1} {0.610} {0.000} {0.555} {} {3.418} {3.612} {} {4} {(363.60, 844.50) (366.00, 847.50)} 
    NET {} {} {} {} {} {LD/CTRL/n5} {} {0.005} {0.000} {0.555} {0.157} {3.423} {3.617} {} {} {} 
    INST {LD/CTRL/U90} {A} {^} {Y} {v} {} {NOR2X1} {0.548} {0.000} {0.525} {} {3.971} {4.165} {} {4} {(399.60, 793.50) (402.00, 790.50)} 
    NET {} {} {} {} {} {LD/CTRL/n11} {} {0.001} {0.000} {0.525} {0.148} {3.972} {4.166} {} {} {} 
    INST {LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.191} {0.000} {0.236} {} {4.163} {4.357} {} {1} {(370.80, 748.50) (370.80, 754.50)} 
    NET {} {} {} {} {} {LD/CTRL/n9} {} {0.001} {0.000} {0.236} {0.046} {4.164} {4.358} {} {} {} 
    INST {LD/CTRL/U6} {C} {^} {Y} {v} {} {OAI21X1} {0.136} {0.000} {0.335} {} {4.301} {4.495} {} {1} {(474.00, 757.50) (474.00, 751.50)} 
    NET {} {} {} {} {} {LD/tx_enable_0_int} {} {0.001} {0.000} {0.335} {0.046} {4.302} {4.496} {} {} {} 
    INST {LD/T_SR_0/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.234} {} {4.457} {4.651} {} {1} {(474.00, 694.50) (466.80, 694.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n13} {} {0.001} {0.000} {0.234} {0.024} {4.457} {4.651} {} {} {} 
    INST {LD/T_SR_0/FE_OFC0_n13} {A} {^} {Y} {^} {} {BUFX2} {0.565} {0.000} {0.593} {} {5.023} {5.217} {} {9} {(452.40, 667.50) (447.60, 670.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/FE_OFN0_n13} {} {0.004} {0.000} {0.593} {0.445} {5.027} {5.221} {} {} {} 
    INST {LD/T_SR_0/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.291} {0.000} {0.249} {} {5.318} {5.512} {} {1} {(502.80, 673.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n12} {} {0.001} {0.000} {0.249} {0.029} {5.318} {5.512} {} {} {} 
    INST {LD/T_SR_0/FE_OFC14_n12} {A} {v} {Y} {v} {} {BUFX2} {0.550} {0.000} {0.500} {} {5.869} {6.063} {} {8} {(505.20, 607.50) (510.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/FE_OFN14_n12} {} {0.011} {0.000} {0.500} {0.376} {5.880} {6.073} {} {} {} 
    INST {LD/T_SR_0/U24} {B} {v} {Y} {^} {} {AOI22X1} {0.182} {0.000} {0.223} {} {6.061} {6.255} {} {1} {(481.20, 490.50) (483.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n21} {} {0.001} {0.000} {0.223} {0.031} {6.062} {6.256} {} {} {} 
    INST {LD/T_SR_0/U23} {C} {^} {Y} {v} {} {OAI21X1} {0.124} {0.000} {0.368} {} {6.187} {6.380} {} {1} {(469.20, 457.50) (469.20, 451.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n32} {} {0.001} {0.000} {0.368} {0.039} {6.188} {6.381} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.194} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.075} {0.000} {0.722} {6.032} {0.075} {-0.119} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 39
PATH 40
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][5]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.996}
    {-} {Setup} {1.363}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.083}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.888}
    {=} {Slack Time} {0.195}
  END_SLK_CLC
  SLK 0.195
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.195} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.611} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.728} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.737} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.112} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.116} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.430} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.433} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.292} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.102} {0.000} {1.126} {0.813} {4.199} {4.395} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U115} {D} {^} {Y} {v} {} {AOI22X1} {0.256} {0.000} {0.445} {} {4.456} {4.651} {} {1} {(1148.40, 490.50) (1146.00, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n161} {} {0.002} {0.000} {0.445} {0.059} {4.458} {4.653} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U117} {A} {v} {Y} {^} {} {AOI21X1} {0.196} {0.000} {0.266} {} {4.654} {4.849} {} {1} {(1018.80, 487.50) (1011.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.001} {0.000} {0.266} {0.037} {4.655} {4.851} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U118} {B} {^} {Y} {^} {} {OR2X2} {0.304} {0.000} {0.097} {} {4.959} {5.154} {} {1} {(970.80, 490.50) (975.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.001} {0.000} {0.097} {0.040} {4.960} {5.155} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U271} {B} {^} {Y} {v} {} {MUX2X1} {0.668} {0.000} {0.925} {} {5.627} {5.823} {} {8} {(985.20, 514.50) (978.00, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.019} {0.000} {0.925} {0.403} {5.647} {5.842} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U212} {B} {v} {Y} {^} {} {MUX2X1} {0.240} {0.000} {0.349} {} {5.887} {6.082} {} {1} {(1076.40, 367.50) (1069.20, 370.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n126} {} {0.001} {0.000} {0.349} {0.025} {5.888} {6.083} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.195} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.996} {0.000} {2.075} {6.032} {0.996} {0.801} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 40
PATH 41
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_0/curr_val_reg[4]} {CLK}
  ENDPT {LD/T_SR_0/curr_val_reg[4]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.071}
    {-} {Setup} {0.159}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.363}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.165}
    {=} {Slack Time} {0.198}
  END_SLK_CLC
  SLK 0.198
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.198} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {v} {} {DFFSR} {1.337} {0.000} {0.922} {} {2.803} {3.001} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.005} {0.000} {0.922} {0.312} {2.808} {3.006} {} {} {} 
    INST {LD/CTRL/U91} {B} {v} {Y} {^} {} {NAND2X1} {0.610} {0.000} {0.555} {} {3.418} {3.616} {} {4} {(363.60, 844.50) (366.00, 847.50)} 
    NET {} {} {} {} {} {LD/CTRL/n5} {} {0.005} {0.000} {0.555} {0.157} {3.423} {3.621} {} {} {} 
    INST {LD/CTRL/U90} {A} {^} {Y} {v} {} {NOR2X1} {0.548} {0.000} {0.525} {} {3.971} {4.169} {} {4} {(399.60, 793.50) (402.00, 790.50)} 
    NET {} {} {} {} {} {LD/CTRL/n11} {} {0.001} {0.000} {0.525} {0.148} {3.972} {4.170} {} {} {} 
    INST {LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.191} {0.000} {0.236} {} {4.163} {4.361} {} {1} {(370.80, 748.50) (370.80, 754.50)} 
    NET {} {} {} {} {} {LD/CTRL/n9} {} {0.001} {0.000} {0.236} {0.046} {4.164} {4.362} {} {} {} 
    INST {LD/CTRL/U6} {C} {^} {Y} {v} {} {OAI21X1} {0.136} {0.000} {0.335} {} {4.301} {4.499} {} {1} {(474.00, 757.50) (474.00, 751.50)} 
    NET {} {} {} {} {} {LD/tx_enable_0_int} {} {0.001} {0.000} {0.335} {0.046} {4.302} {4.500} {} {} {} 
    INST {LD/T_SR_0/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.234} {} {4.457} {4.655} {} {1} {(474.00, 694.50) (466.80, 694.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n13} {} {0.001} {0.000} {0.234} {0.024} {4.457} {4.655} {} {} {} 
    INST {LD/T_SR_0/FE_OFC0_n13} {A} {^} {Y} {^} {} {BUFX2} {0.565} {0.000} {0.593} {} {5.023} {5.220} {} {9} {(452.40, 667.50) (447.60, 670.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/FE_OFN0_n13} {} {0.004} {0.000} {0.593} {0.445} {5.027} {5.225} {} {} {} 
    INST {LD/T_SR_0/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.291} {0.000} {0.249} {} {5.318} {5.515} {} {1} {(502.80, 673.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n12} {} {0.001} {0.000} {0.249} {0.029} {5.318} {5.516} {} {} {} 
    INST {LD/T_SR_0/FE_OFC14_n12} {A} {v} {Y} {v} {} {BUFX2} {0.550} {0.000} {0.500} {} {5.869} {6.066} {} {8} {(505.20, 607.50) (510.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/FE_OFN14_n12} {} {0.010} {0.000} {0.500} {0.376} {5.879} {6.076} {} {} {} 
    INST {LD/T_SR_0/U21} {B} {v} {Y} {^} {} {AOI22X1} {0.186} {0.000} {0.228} {} {6.065} {6.262} {} {1} {(512.40, 451.50) (514.80, 454.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n19} {} {0.001} {0.000} {0.228} {0.033} {6.066} {6.264} {} {} {} 
    INST {LD/T_SR_0/U20} {C} {^} {Y} {v} {} {OAI21X1} {0.099} {0.000} {0.347} {} {6.165} {6.362} {} {1} {(553.20, 457.50) (553.20, 451.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n33} {} {0.001} {0.000} {0.347} {0.024} {6.165} {6.363} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.198} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.071} {0.000} {0.510} {6.032} {0.071} {-0.126} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 41
PATH 42
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_0/curr_val_reg[3]} {CLK}
  ENDPT {LD/T_SR_0/curr_val_reg[3]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.077}
    {-} {Setup} {0.161}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.366}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.167}
    {=} {Slack Time} {0.198}
  END_SLK_CLC
  SLK 0.198
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.198} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {v} {} {DFFSR} {1.337} {0.000} {0.922} {} {2.803} {3.001} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.005} {0.000} {0.922} {0.312} {2.808} {3.006} {} {} {} 
    INST {LD/CTRL/U91} {B} {v} {Y} {^} {} {NAND2X1} {0.610} {0.000} {0.555} {} {3.418} {3.617} {} {4} {(363.60, 844.50) (366.00, 847.50)} 
    NET {} {} {} {} {} {LD/CTRL/n5} {} {0.005} {0.000} {0.555} {0.157} {3.423} {3.621} {} {} {} 
    INST {LD/CTRL/U90} {A} {^} {Y} {v} {} {NOR2X1} {0.548} {0.000} {0.525} {} {3.971} {4.170} {} {4} {(399.60, 793.50) (402.00, 790.50)} 
    NET {} {} {} {} {} {LD/CTRL/n11} {} {0.001} {0.000} {0.525} {0.148} {3.972} {4.171} {} {} {} 
    INST {LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.191} {0.000} {0.236} {} {4.163} {4.361} {} {1} {(370.80, 748.50) (370.80, 754.50)} 
    NET {} {} {} {} {} {LD/CTRL/n9} {} {0.001} {0.000} {0.236} {0.046} {4.164} {4.363} {} {} {} 
    INST {LD/CTRL/U6} {C} {^} {Y} {v} {} {OAI21X1} {0.136} {0.000} {0.335} {} {4.301} {4.499} {} {1} {(474.00, 757.50) (474.00, 751.50)} 
    NET {} {} {} {} {} {LD/tx_enable_0_int} {} {0.001} {0.000} {0.335} {0.046} {4.302} {4.500} {} {} {} 
    INST {LD/T_SR_0/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.234} {} {4.457} {4.655} {} {1} {(474.00, 694.50) (466.80, 694.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n13} {} {0.001} {0.000} {0.234} {0.024} {4.457} {4.656} {} {} {} 
    INST {LD/T_SR_0/FE_OFC0_n13} {A} {^} {Y} {^} {} {BUFX2} {0.565} {0.000} {0.593} {} {5.023} {5.221} {} {9} {(452.40, 667.50) (447.60, 670.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/FE_OFN0_n13} {} {0.004} {0.000} {0.593} {0.445} {5.027} {5.225} {} {} {} 
    INST {LD/T_SR_0/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.291} {0.000} {0.249} {} {5.318} {5.516} {} {1} {(502.80, 673.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n12} {} {0.001} {0.000} {0.249} {0.029} {5.318} {5.517} {} {} {} 
    INST {LD/T_SR_0/FE_OFC14_n12} {A} {v} {Y} {v} {} {BUFX2} {0.550} {0.000} {0.500} {} {5.869} {6.067} {} {8} {(505.20, 607.50) (510.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/FE_OFN14_n12} {} {0.010} {0.000} {0.500} {0.376} {5.879} {6.077} {} {} {} 
    INST {LD/T_SR_0/U18} {B} {v} {Y} {^} {} {AOI22X1} {0.179} {0.000} {0.220} {} {6.058} {6.256} {} {1} {(610.80, 451.50) (613.20, 454.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n17} {} {0.001} {0.000} {0.220} {0.029} {6.058} {6.257} {} {} {} 
    INST {LD/T_SR_0/U17} {C} {^} {Y} {v} {} {OAI21X1} {0.108} {0.000} {0.355} {} {6.167} {6.365} {} {1} {(618.00, 424.50) (618.00, 430.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n34} {} {0.001} {0.000} {0.355} {0.030} {6.167} {6.366} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.198} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.077} {0.000} {0.509} {6.032} {0.077} {-0.121} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 42
PATH 43
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_1/curr_val_reg[7]} {CLK}
  ENDPT {LD/T_SR_1/curr_val_reg[7]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.095}
    {-} {Setup} {0.057}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.487}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.282}
    {=} {Slack Time} {0.206}
  END_SLK_CLC
  SLK 0.206
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.206} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.672} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {^} {} {DFFSR} {1.205} {0.000} {0.860} {} {2.671} {2.877} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.008} {0.000} {0.860} {0.312} {2.679} {2.884} {} {} {} 
    INST {LD/CTRL/U82} {B} {^} {Y} {v} {} {NOR2X1} {0.634} {0.000} {0.586} {} {3.313} {3.518} {} {5} {(450.00, 907.50) (452.40, 910.50)} 
    NET {} {} {} {} {} {LD/CTRL/n28} {} {0.004} {0.000} {0.587} {0.169} {3.317} {3.522} {} {} {} 
    INST {LD/CTRL/U71} {A} {v} {Y} {^} {} {NAND3X1} {0.647} {0.000} {0.658} {} {3.964} {4.169} {} {5} {(392.40, 877.50) (399.60, 877.50)} 
    NET {} {} {} {} {} {LD/CTRL/n7} {} {0.004} {0.000} {0.657} {0.201} {3.967} {4.173} {} {} {} 
    INST {LD/CTRL/U5} {C} {^} {Y} {v} {} {OAI21X1} {0.083} {0.000} {0.232} {} {4.051} {4.256} {} {1} {(402.00, 757.50) (402.00, 751.50)} 
    NET {} {} {} {} {} {LD/CTRL/n4} {} {0.000} {0.000} {0.232} {0.020} {4.051} {4.257} {} {} {} 
    INST {LD/CTRL/U4} {A} {v} {Y} {^} {} {INVX1} {0.167} {0.000} {0.162} {} {4.218} {4.423} {} {1} {(406.80, 733.50) (409.20, 730.50)} 
    NET {} {} {} {} {} {LD/CTRL/n3} {} {0.001} {0.000} {0.162} {0.046} {4.219} {4.425} {} {} {} 
    INST {LD/CTRL/U3} {C} {^} {Y} {v} {} {NAND3X1} {0.171} {0.000} {0.339} {} {4.390} {4.596} {} {2} {(471.60, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {LD/tx_enable_1_int} {} {0.002} {0.000} {0.339} {0.094} {4.392} {4.598} {} {} {} 
    INST {LD/T_SR_1/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.233} {} {4.547} {4.752} {} {1} {(466.80, 607.50) (459.60, 607.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n13} {} {0.001} {0.000} {0.233} {0.023} {4.547} {4.753} {} {} {} 
    INST {LD/T_SR_1/FE_OFC1_n13} {A} {^} {Y} {^} {} {BUFX2} {0.501} {0.000} {0.494} {} {5.048} {5.253} {} {9} {(462.00, 574.50) (466.80, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/FE_OFN1_n13} {} {0.001} {0.000} {0.494} {0.369} {5.048} {5.254} {} {} {} 
    INST {LD/T_SR_1/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.905} {0.000} {1.015} {} {5.953} {6.159} {} {8} {(483.60, 568.50) (486.00, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n12} {} {0.001} {0.000} {1.015} {0.327} {5.954} {6.160} {} {} {} 
    INST {LD/T_SR_1/U30} {A} {v} {Y} {^} {} {INVX1} {0.232} {0.000} {0.273} {} {6.186} {6.391} {} {1} {(450.00, 568.50) (447.60, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n25} {} {0.000} {0.000} {0.273} {0.027} {6.186} {6.392} {} {} {} 
    INST {LD/T_SR_1/U29} {B} {^} {Y} {v} {} {NAND2X1} {0.095} {0.000} {0.135} {} {6.281} {6.486} {} {1} {(423.60, 577.50) (421.20, 574.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n41} {} {0.001} {0.000} {0.135} {0.029} {6.282} {6.487} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.206} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.095} {0.000} {0.895} {6.032} {0.095} {-0.111} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 43
PATH 44
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_0/curr_val_reg[2]} {CLK}
  ENDPT {LD/T_SR_0/curr_val_reg[2]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.080}
    {-} {Setup} {0.158}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.372}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.158}
    {=} {Slack Time} {0.214}
  END_SLK_CLC
  SLK 0.214
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.214} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.680} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {v} {} {DFFSR} {1.337} {0.000} {0.922} {} {2.803} {3.017} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.005} {0.000} {0.922} {0.312} {2.808} {3.022} {} {} {} 
    INST {LD/CTRL/U91} {B} {v} {Y} {^} {} {NAND2X1} {0.610} {0.000} {0.555} {} {3.418} {3.632} {} {4} {(363.60, 844.50) (366.00, 847.50)} 
    NET {} {} {} {} {} {LD/CTRL/n5} {} {0.005} {0.000} {0.555} {0.157} {3.423} {3.637} {} {} {} 
    INST {LD/CTRL/U90} {A} {^} {Y} {v} {} {NOR2X1} {0.548} {0.000} {0.525} {} {3.971} {4.185} {} {4} {(399.60, 793.50) (402.00, 790.50)} 
    NET {} {} {} {} {} {LD/CTRL/n11} {} {0.001} {0.000} {0.525} {0.148} {3.972} {4.186} {} {} {} 
    INST {LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.191} {0.000} {0.236} {} {4.163} {4.377} {} {1} {(370.80, 748.50) (370.80, 754.50)} 
    NET {} {} {} {} {} {LD/CTRL/n9} {} {0.001} {0.000} {0.236} {0.046} {4.164} {4.378} {} {} {} 
    INST {LD/CTRL/U6} {C} {^} {Y} {v} {} {OAI21X1} {0.136} {0.000} {0.335} {} {4.301} {4.515} {} {1} {(474.00, 757.50) (474.00, 751.50)} 
    NET {} {} {} {} {} {LD/tx_enable_0_int} {} {0.001} {0.000} {0.335} {0.046} {4.302} {4.516} {} {} {} 
    INST {LD/T_SR_0/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.234} {} {4.457} {4.671} {} {1} {(474.00, 694.50) (466.80, 694.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n13} {} {0.001} {0.000} {0.234} {0.024} {4.457} {4.671} {} {} {} 
    INST {LD/T_SR_0/FE_OFC0_n13} {A} {^} {Y} {^} {} {BUFX2} {0.565} {0.000} {0.593} {} {5.023} {5.236} {} {9} {(452.40, 667.50) (447.60, 670.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/FE_OFN0_n13} {} {0.004} {0.000} {0.593} {0.445} {5.027} {5.241} {} {} {} 
    INST {LD/T_SR_0/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.291} {0.000} {0.249} {} {5.318} {5.531} {} {1} {(502.80, 673.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n12} {} {0.001} {0.000} {0.249} {0.029} {5.318} {5.532} {} {} {} 
    INST {LD/T_SR_0/FE_OFC14_n12} {A} {v} {Y} {v} {} {BUFX2} {0.550} {0.000} {0.500} {} {5.869} {6.082} {} {8} {(505.20, 607.50) (510.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/FE_OFN14_n12} {} {0.010} {0.000} {0.500} {0.376} {5.879} {6.092} {} {} {} 
    INST {LD/T_SR_0/U15} {B} {v} {Y} {^} {} {AOI22X1} {0.180} {0.000} {0.249} {} {6.059} {6.273} {} {1} {(637.20, 511.50) (634.80, 514.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n15} {} {0.001} {0.000} {0.249} {0.030} {6.060} {6.273} {} {} {} 
    INST {LD/T_SR_0/U14} {C} {^} {Y} {v} {} {OAI21X1} {0.098} {0.000} {0.346} {} {6.157} {6.371} {} {1} {(637.20, 544.50) (637.20, 550.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n35} {} {0.001} {0.000} {0.346} {0.023} {6.158} {6.372} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.214} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.080} {0.000} {0.509} {6.032} {0.080} {-0.134} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 44
PATH 45
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_0/curr_val_reg[6]} {CLK}
  ENDPT {LD/T_SR_0/curr_val_reg[6]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.078}
    {-} {Setup} {0.136}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.391}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.172}
    {=} {Slack Time} {0.219}
  END_SLK_CLC
  SLK 0.219
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.219} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.685} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {v} {} {DFFSR} {1.337} {0.000} {0.922} {} {2.803} {3.022} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.005} {0.000} {0.922} {0.312} {2.808} {3.027} {} {} {} 
    INST {LD/CTRL/U91} {B} {v} {Y} {^} {} {NAND2X1} {0.610} {0.000} {0.555} {} {3.418} {3.637} {} {4} {(363.60, 844.50) (366.00, 847.50)} 
    NET {} {} {} {} {} {LD/CTRL/n5} {} {0.005} {0.000} {0.555} {0.157} {3.423} {3.642} {} {} {} 
    INST {LD/CTRL/U90} {A} {^} {Y} {v} {} {NOR2X1} {0.548} {0.000} {0.525} {} {3.971} {4.191} {} {4} {(399.60, 793.50) (402.00, 790.50)} 
    NET {} {} {} {} {} {LD/CTRL/n11} {} {0.001} {0.000} {0.525} {0.148} {3.972} {4.191} {} {} {} 
    INST {LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.191} {0.000} {0.236} {} {4.163} {4.382} {} {1} {(370.80, 748.50) (370.80, 754.50)} 
    NET {} {} {} {} {} {LD/CTRL/n9} {} {0.001} {0.000} {0.236} {0.046} {4.164} {4.384} {} {} {} 
    INST {LD/CTRL/U6} {C} {^} {Y} {v} {} {OAI21X1} {0.136} {0.000} {0.335} {} {4.301} {4.520} {} {1} {(474.00, 757.50) (474.00, 751.50)} 
    NET {} {} {} {} {} {LD/tx_enable_0_int} {} {0.001} {0.000} {0.335} {0.046} {4.302} {4.521} {} {} {} 
    INST {LD/T_SR_0/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.234} {} {4.457} {4.676} {} {1} {(474.00, 694.50) (466.80, 694.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n13} {} {0.001} {0.000} {0.234} {0.024} {4.457} {4.677} {} {} {} 
    INST {LD/T_SR_0/FE_OFC0_n13} {A} {^} {Y} {^} {} {BUFX2} {0.565} {0.000} {0.593} {} {5.023} {5.242} {} {9} {(452.40, 667.50) (447.60, 670.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/FE_OFN0_n13} {} {0.004} {0.000} {0.593} {0.445} {5.027} {5.246} {} {} {} 
    INST {LD/T_SR_0/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.291} {0.000} {0.249} {} {5.318} {5.537} {} {1} {(502.80, 673.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n12} {} {0.001} {0.000} {0.249} {0.029} {5.318} {5.537} {} {} {} 
    INST {LD/T_SR_0/FE_OFC14_n12} {A} {v} {Y} {v} {} {BUFX2} {0.550} {0.000} {0.500} {} {5.869} {6.088} {} {8} {(505.20, 607.50) (510.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/FE_OFN14_n12} {} {0.013} {0.000} {0.500} {0.376} {5.882} {6.101} {} {} {} 
    INST {LD/T_SR_0/U27} {B} {v} {Y} {^} {} {AOI22X1} {0.183} {0.000} {0.224} {} {6.065} {6.284} {} {1} {(438.00, 490.50) (440.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n23} {} {0.001} {0.000} {0.224} {0.031} {6.066} {6.285} {} {} {} 
    INST {LD/T_SR_0/U26} {C} {^} {Y} {v} {} {OAI21X1} {0.106} {0.000} {0.353} {} {6.171} {6.390} {} {1} {(433.20, 457.50) (433.20, 451.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n31} {} {0.001} {0.000} {0.353} {0.029} {6.172} {6.391} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.219} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.078} {0.000} {0.746} {6.032} {0.078} {-0.142} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 45
PATH 46
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][6]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][6]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.030}
    {-} {Setup} {1.377}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.102}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.855}
    {=} {Slack Time} {0.247}
  END_SLK_CLC
  SLK 0.247
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.247} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.663} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.780} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.789} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.163} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.168} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.481} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.485} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.344} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.081} {0.000} {1.126} {0.813} {4.179} {4.426} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U119} {D} {^} {Y} {v} {} {AOI22X1} {0.216} {0.000} {0.421} {} {4.394} {4.641} {} {1} {(805.20, 451.50) (802.80, 454.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.421} {0.044} {4.396} {4.643} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {v} {Y} {^} {} {AOI21X1} {0.278} {0.000} {0.392} {} {4.673} {4.920} {} {1} {(781.20, 487.50) (788.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.003} {0.000} {0.392} {0.088} {4.676} {4.923} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {^} {Y} {^} {} {OR2X1} {0.267} {0.000} {0.134} {} {4.943} {5.190} {} {1} {(1059.60, 493.50) (1052.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.134} {0.041} {4.944} {5.191} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {B} {^} {Y} {v} {} {MUX2X1} {0.125} {0.000} {0.139} {} {5.068} {5.315} {} {1} {(1035.60, 514.50) (1028.40, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.001} {0.000} {0.139} {0.028} {5.069} {5.316} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC19_n191} {A} {v} {Y} {v} {} {BUFX2} {0.578} {0.000} {0.576} {} {5.647} {5.894} {} {8} {(1033.20, 454.50) (1038.00, 451.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN19_n191} {} {0.010} {0.000} {0.577} {0.434} {5.658} {5.905} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U176} {B} {v} {Y} {^} {} {MUX2X1} {0.197} {0.000} {0.255} {} {5.855} {6.102} {} {1} {(1138.80, 394.50) (1131.60, 391.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n143} {} {0.001} {0.000} {0.255} {0.026} {5.855} {6.102} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.247} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.030} {0.000} {2.088} {6.032} {1.030} {0.782} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 46
PATH 47
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][5]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.092}
    {-} {Setup} {1.385}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.158}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.883}
    {=} {Slack Time} {0.275}
  END_SLK_CLC
  SLK 0.275
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.275} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.691} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.808} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.817} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.191} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.196} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.509} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.512} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.372} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.102} {0.000} {1.126} {0.813} {4.199} {4.474} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U115} {D} {^} {Y} {v} {} {AOI22X1} {0.256} {0.000} {0.445} {} {4.456} {4.731} {} {1} {(1148.40, 490.50) (1146.00, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n161} {} {0.002} {0.000} {0.445} {0.059} {4.458} {4.733} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U117} {A} {v} {Y} {^} {} {AOI21X1} {0.196} {0.000} {0.266} {} {4.654} {4.929} {} {1} {(1018.80, 487.50) (1011.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.001} {0.000} {0.266} {0.037} {4.655} {4.930} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U118} {B} {^} {Y} {^} {} {OR2X2} {0.304} {0.000} {0.097} {} {4.959} {5.234} {} {1} {(970.80, 490.50) (975.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.001} {0.000} {0.097} {0.040} {4.960} {5.235} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U271} {B} {^} {Y} {v} {} {MUX2X1} {0.668} {0.000} {0.925} {} {5.627} {5.902} {} {8} {(985.20, 514.50) (978.00, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.020} {0.000} {0.925} {0.403} {5.648} {5.923} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U247} {B} {v} {Y} {^} {} {MUX2X1} {0.234} {0.000} {0.344} {} {5.882} {6.157} {} {1} {(1222.80, 394.50) (1230.00, 391.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n110} {} {0.001} {0.000} {0.344} {0.023} {5.883} {6.158} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.275} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.092} {0.000} {2.108} {6.032} {1.092} {0.817} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 47
PATH 48
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][6]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][6]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.063}
    {-} {Setup} {1.380}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.133}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.846}
    {=} {Slack Time} {0.287}
  END_SLK_CLC
  SLK 0.287
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.287} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.703} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.820} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.829} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.204} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.208} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.522} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.525} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.384} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.081} {0.000} {1.126} {0.813} {4.179} {4.466} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U119} {D} {^} {Y} {v} {} {AOI22X1} {0.216} {0.000} {0.421} {} {4.394} {4.682} {} {1} {(805.20, 451.50) (802.80, 454.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.421} {0.044} {4.396} {4.683} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {v} {Y} {^} {} {AOI21X1} {0.278} {0.000} {0.392} {} {4.673} {4.960} {} {1} {(781.20, 487.50) (788.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.003} {0.000} {0.392} {0.088} {4.676} {4.963} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {^} {Y} {^} {} {OR2X1} {0.267} {0.000} {0.134} {} {4.943} {5.230} {} {1} {(1059.60, 493.50) (1052.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.134} {0.041} {4.944} {5.231} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {B} {^} {Y} {v} {} {MUX2X1} {0.125} {0.000} {0.139} {} {5.068} {5.356} {} {1} {(1035.60, 514.50) (1028.40, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.001} {0.000} {0.139} {0.028} {5.069} {5.356} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC19_n191} {A} {v} {Y} {v} {} {BUFX2} {0.578} {0.000} {0.576} {} {5.647} {5.935} {} {8} {(1033.20, 454.50) (1038.00, 451.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN19_n191} {} {0.011} {0.000} {0.577} {0.434} {5.658} {5.946} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U210} {B} {v} {Y} {^} {} {MUX2X1} {0.187} {0.000} {0.247} {} {5.846} {6.133} {} {1} {(1165.20, 394.50) (1172.40, 391.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n127} {} {0.000} {0.000} {0.247} {0.021} {5.846} {6.133} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.287} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.063} {0.000} {2.099} {6.032} {1.063} {0.776} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 48
PATH 49
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][6]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][6]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.108}
    {-} {Setup} {1.391}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.167}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.856}
    {=} {Slack Time} {0.311}
  END_SLK_CLC
  SLK 0.311
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.311} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.727} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.844} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.853} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.227} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.232} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.545} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.548} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.408} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.081} {0.000} {1.126} {0.813} {4.179} {4.490} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U119} {D} {^} {Y} {v} {} {AOI22X1} {0.216} {0.000} {0.421} {} {4.394} {4.705} {} {1} {(805.20, 451.50) (802.80, 454.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.421} {0.044} {4.396} {4.707} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {v} {Y} {^} {} {AOI21X1} {0.278} {0.000} {0.392} {} {4.673} {4.984} {} {1} {(781.20, 487.50) (788.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.003} {0.000} {0.392} {0.088} {4.676} {4.987} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {^} {Y} {^} {} {OR2X1} {0.267} {0.000} {0.134} {} {4.943} {5.254} {} {1} {(1059.60, 493.50) (1052.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.134} {0.041} {4.944} {5.255} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {B} {^} {Y} {v} {} {MUX2X1} {0.125} {0.000} {0.139} {} {5.068} {5.379} {} {1} {(1035.60, 514.50) (1028.40, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.001} {0.000} {0.139} {0.028} {5.069} {5.380} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC19_n191} {A} {v} {Y} {v} {} {BUFX2} {0.578} {0.000} {0.576} {} {5.647} {5.958} {} {8} {(1033.20, 454.50) (1038.00, 451.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN19_n191} {} {0.012} {0.000} {0.577} {0.434} {5.659} {5.970} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U245} {B} {v} {Y} {^} {} {MUX2X1} {0.196} {0.000} {0.254} {} {5.855} {6.166} {} {1} {(1184.40, 454.50) (1191.60, 451.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n111} {} {0.001} {0.000} {0.254} {0.026} {5.856} {6.167} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.311} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.108} {0.000} {2.113} {6.032} {1.108} {0.797} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 49
PATH 50
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][5]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][5]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.155}
    {-} {Setup} {1.391}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.215}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.889}
    {=} {Slack Time} {0.325}
  END_SLK_CLC
  SLK 0.325
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.325} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.741} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.859} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.867} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.242} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.246} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.560} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.563} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.423} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.102} {0.000} {1.126} {0.813} {4.199} {4.525} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U115} {D} {^} {Y} {v} {} {AOI22X1} {0.256} {0.000} {0.445} {} {4.456} {4.781} {} {1} {(1148.40, 490.50) (1146.00, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n161} {} {0.002} {0.000} {0.445} {0.059} {4.458} {4.783} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U117} {A} {v} {Y} {^} {} {AOI21X1} {0.196} {0.000} {0.266} {} {4.654} {4.980} {} {1} {(1018.80, 487.50) (1011.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.001} {0.000} {0.266} {0.037} {4.655} {4.981} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U118} {B} {^} {Y} {^} {} {OR2X2} {0.304} {0.000} {0.097} {} {4.959} {5.284} {} {1} {(970.80, 490.50) (975.60, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N19} {} {0.001} {0.000} {0.097} {0.040} {4.960} {5.285} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U271} {B} {^} {Y} {v} {} {MUX2X1} {0.668} {0.000} {0.925} {} {5.627} {5.953} {} {8} {(985.20, 514.50) (978.00, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.021} {0.000} {0.925} {0.403} {5.648} {5.974} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U144} {B} {v} {Y} {^} {} {MUX2X1} {0.241} {0.000} {0.349} {} {5.889} {6.214} {} {1} {(1218.00, 454.50) (1225.20, 451.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n94} {} {0.001} {0.000} {0.349} {0.026} {5.889} {6.215} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.325} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.155} {0.000} {2.124} {6.032} {1.155} {0.830} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 50
PATH 51
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_0/curr_val_reg[7]} {CLK}
  ENDPT {LD/T_SR_0/curr_val_reg[7]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.084}
    {-} {Setup} {0.064}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.470}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.135}
    {=} {Slack Time} {0.336}
  END_SLK_CLC
  SLK 0.336
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.336} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.802} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {v} {} {DFFSR} {1.337} {0.000} {0.922} {} {2.803} {3.139} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.005} {0.000} {0.922} {0.312} {2.808} {3.144} {} {} {} 
    INST {LD/CTRL/U91} {B} {v} {Y} {^} {} {NAND2X1} {0.610} {0.000} {0.555} {} {3.418} {3.754} {} {4} {(363.60, 844.50) (366.00, 847.50)} 
    NET {} {} {} {} {} {LD/CTRL/n5} {} {0.005} {0.000} {0.555} {0.157} {3.423} {3.759} {} {} {} 
    INST {LD/CTRL/U90} {A} {^} {Y} {v} {} {NOR2X1} {0.548} {0.000} {0.525} {} {3.971} {4.307} {} {4} {(399.60, 793.50) (402.00, 790.50)} 
    NET {} {} {} {} {} {LD/CTRL/n11} {} {0.001} {0.000} {0.525} {0.148} {3.972} {4.308} {} {} {} 
    INST {LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.191} {0.000} {0.236} {} {4.163} {4.499} {} {1} {(370.80, 748.50) (370.80, 754.50)} 
    NET {} {} {} {} {} {LD/CTRL/n9} {} {0.001} {0.000} {0.236} {0.046} {4.164} {4.500} {} {} {} 
    INST {LD/CTRL/U6} {C} {^} {Y} {v} {} {OAI21X1} {0.136} {0.000} {0.335} {} {4.301} {4.637} {} {1} {(474.00, 757.50) (474.00, 751.50)} 
    NET {} {} {} {} {} {LD/tx_enable_0_int} {} {0.001} {0.000} {0.335} {0.046} {4.302} {4.638} {} {} {} 
    INST {LD/T_SR_0/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.234} {} {4.457} {4.793} {} {1} {(474.00, 694.50) (466.80, 694.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n13} {} {0.001} {0.000} {0.234} {0.024} {4.457} {4.793} {} {} {} 
    INST {LD/T_SR_0/FE_OFC0_n13} {A} {^} {Y} {^} {} {BUFX2} {0.565} {0.000} {0.593} {} {5.023} {5.358} {} {9} {(452.40, 667.50) (447.60, 670.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/FE_OFN0_n13} {} {0.004} {0.000} {0.593} {0.445} {5.027} {5.363} {} {} {} 
    INST {LD/T_SR_0/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.291} {0.000} {0.249} {} {5.318} {5.653} {} {1} {(502.80, 673.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n12} {} {0.001} {0.000} {0.249} {0.029} {5.318} {5.654} {} {} {} 
    INST {LD/T_SR_0/FE_OFC14_n12} {A} {v} {Y} {v} {} {BUFX2} {0.550} {0.000} {0.500} {} {5.869} {6.204} {} {8} {(505.20, 607.50) (510.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/FE_OFN14_n12} {} {0.013} {0.000} {0.500} {0.376} {5.882} {6.217} {} {} {} 
    INST {LD/T_SR_0/U30} {A} {v} {Y} {^} {} {INVX1} {0.170} {0.000} {0.182} {} {6.051} {6.387} {} {1} {(423.60, 508.50) (421.20, 511.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n25} {} {0.000} {0.000} {0.182} {0.027} {6.052} {6.387} {} {} {} 
    INST {LD/T_SR_0/U29} {B} {^} {Y} {v} {} {NAND2X1} {0.082} {0.000} {0.122} {} {6.134} {6.470} {} {1} {(399.60, 517.50) (397.20, 514.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n30} {} {0.001} {0.000} {0.122} {0.025} {6.135} {6.470} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.336} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.084} {0.000} {0.808} {6.032} {0.084} {-0.252} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 51
PATH 52
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/URFC/RPU1/gray_r_reg[2]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/URFC/RPU1/gray_r_reg[2]} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.829}
    {-} {Setup} {0.379}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.899}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.527}
    {=} {Slack Time} {0.372}
  END_SLK_CLC
  SLK 0.372
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.372} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.838} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {^} {} {DFFSR} {1.205} {0.000} {0.860} {} {2.671} {3.043} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.008} {0.000} {0.860} {0.312} {2.679} {3.051} {} {} {} 
    INST {LD/CTRL/U82} {B} {^} {Y} {v} {} {NOR2X1} {0.634} {0.000} {0.586} {} {3.313} {3.685} {} {5} {(450.00, 907.50) (452.40, 910.50)} 
    NET {} {} {} {} {} {LD/CTRL/n28} {} {0.003} {0.000} {0.587} {0.169} {3.316} {3.688} {} {} {} 
    INST {LD/CTRL/U81} {A} {v} {Y} {^} {} {NAND2X1} {0.369} {0.000} {0.309} {} {3.685} {4.058} {} {2} {(481.20, 871.50) (478.80, 874.50)} 
    NET {} {} {} {} {} {LD/CTRL/n47} {} {0.002} {0.000} {0.309} {0.071} {3.687} {4.059} {} {} {} 
    INST {LD/CTRL/U80} {B} {^} {Y} {v} {} {NAND2X1} {0.433} {0.000} {0.549} {} {4.120} {4.493} {} {5} {(543.60, 877.50) (541.20, 874.50)} 
    NET {} {} {} {} {} {LD/load_data_1_int} {} {0.005} {0.000} {0.549} {0.243} {4.126} {4.498} {} {} {} 
    INST {LD/CTRL/U79} {B} {v} {Y} {^} {} {NOR2X1} {0.377} {0.000} {0.424} {} {4.503} {4.875} {} {2} {(560.40, 727.50) (562.80, 730.50)} 
    NET {} {} {} {} {} {LD/read_done_int} {} {0.003} {0.000} {0.424} {0.134} {4.506} {4.878} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/U15} {B} {^} {Y} {v} {} {NOR2X1} {0.448} {0.000} {0.459} {} {4.954} {5.326} {} {3} {(591.60, 994.50) (594.00, 991.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.001} {0.000} {0.459} {0.135} {4.955} {5.327} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U18} {C} {v} {Y} {^} {} {NAND3X1} {0.222} {0.000} {0.193} {} {5.177} {5.549} {} {1} {(591.60, 1060.50) (589.20, 1057.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/RPU1/n11} {} {0.001} {0.000} {0.193} {0.024} {5.178} {5.550} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U17} {A} {^} {Y} {v} {} {INVX1} {0.271} {0.000} {0.282} {} {5.449} {5.821} {} {2} {(589.20, 1093.50) (591.60, 1090.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.002} {0.000} {0.282} {0.094} {5.450} {5.823} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U13} {B} {v} {Y} {^} {} {NAND2X1} {0.230} {0.000} {0.230} {} {5.680} {6.053} {} {1} {(596.40, 1177.50) (594.00, 1174.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/RPU1/n9} {} {0.001} {0.000} {0.230} {0.062} {5.682} {6.054} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U12} {A} {^} {Y} {^} {} {XNOR2X1} {0.508} {0.000} {0.655} {} {6.190} {6.562} {} {5} {(584.40, 1210.50) (594.00, 1207.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[3]} {} {0.008} {0.000} {0.656} {0.239} {6.198} {6.570} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U11} {A} {^} {Y} {^} {} {XOR2X1} {0.327} {0.000} {0.304} {} {6.525} {6.897} {} {2} {(670.80, 1150.50) (663.60, 1147.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[2]} {} {0.002} {0.000} {0.304} {0.097} {6.527} {6.899} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.372} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.829} {0.000} {1.902} {6.032} {0.829} {0.456} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 52
PATH 53
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][1]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.218}
    {-} {Setup} {1.386}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.282}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.902}
    {=} {Slack Time} {0.380}
  END_SLK_CLC
  SLK 0.380
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.380} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.795} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.913} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.922} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.296} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.300} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.614} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.617} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.477} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.104} {0.000} {1.126} {0.813} {4.201} {4.581} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U87} {D} {^} {Y} {v} {} {AOI22X1} {0.233} {0.000} {0.431} {} {4.435} {4.814} {} {1} {(1105.20, 811.50) (1102.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.002} {0.000} {0.431} {0.050} {4.436} {4.816} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U89} {A} {v} {Y} {^} {} {AOI21X1} {0.205} {0.000} {0.279} {} {4.641} {5.020} {} {1} {(1014.00, 814.50) (1006.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n74} {} {0.001} {0.000} {0.279} {0.043} {4.642} {5.022} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U90} {B} {^} {Y} {^} {} {OR2X1} {0.307} {0.000} {0.138} {} {4.949} {5.328} {} {1} {(951.60, 790.50) (956.40, 787.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.001} {0.000} {0.138} {0.042} {4.950} {5.330} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {B} {^} {Y} {v} {} {MUX2X1} {0.683} {0.000} {0.934} {} {5.633} {6.013} {} {8} {(994.80, 787.50) (987.60, 790.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.011} {0.000} {0.934} {0.410} {5.644} {6.024} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U220} {B} {v} {Y} {^} {} {MUX2X1} {0.257} {0.000} {0.362} {} {5.901} {6.280} {} {1} {(1206.00, 814.50) (1213.20, 811.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n122} {} {0.001} {0.000} {0.362} {0.032} {5.902} {6.282} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.380} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.218} {0.000} {2.133} {6.032} {1.218} {0.838} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 53
PATH 54
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][4]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][4]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.170}
    {-} {Setup} {1.394}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.226}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.846}
    {=} {Slack Time} {0.380}
  END_SLK_CLC
  SLK 0.380
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.380} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.796} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.913} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.922} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.296} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.301} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.614} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.617} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.477} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.578} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U108} {D} {^} {Y} {v} {} {AOI22X1} {0.231} {0.000} {0.429} {} {4.429} {4.809} {} {1} {(1117.20, 550.50) (1114.80, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n155} {} {0.002} {0.000} {0.429} {0.050} {4.431} {4.811} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U110} {A} {v} {Y} {^} {} {AOI21X1} {0.191} {0.000} {0.262} {} {4.622} {5.002} {} {1} {(1033.20, 547.50) (1026.00, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n156} {} {0.001} {0.000} {0.262} {0.035} {4.623} {5.002} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {B} {^} {Y} {^} {} {OR2X2} {0.307} {0.000} {0.102} {} {4.930} {5.309} {} {1} {(987.60, 550.50) (992.40, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.102} {0.045} {4.931} {5.311} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U274} {B} {^} {Y} {v} {} {MUX2X1} {0.663} {0.000} {0.901} {} {5.594} {5.974} {} {8} {(1016.40, 574.50) (1023.60, 571.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.009} {0.000} {0.901} {0.395} {5.604} {5.983} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U180} {B} {v} {Y} {^} {} {MUX2X1} {0.241} {0.000} {0.345} {} {5.845} {6.225} {} {1} {(1208.40, 514.50) (1215.60, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n141} {} {0.001} {0.000} {0.345} {0.027} {5.846} {6.226} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.380} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.170} {0.000} {2.127} {6.032} {1.170} {0.790} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 54
PATH 55
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][1]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.217}
    {-} {Setup} {1.389}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.278}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.896}
    {=} {Slack Time} {0.382}
  END_SLK_CLC
  SLK 0.382
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.382} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.798} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.915} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.924} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.298} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.303} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.616} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.620} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.479} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.104} {0.000} {1.126} {0.813} {4.201} {4.583} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U87} {D} {^} {Y} {v} {} {AOI22X1} {0.233} {0.000} {0.431} {} {4.435} {4.817} {} {1} {(1105.20, 811.50) (1102.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.002} {0.000} {0.431} {0.050} {4.436} {4.818} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U89} {A} {v} {Y} {^} {} {AOI21X1} {0.205} {0.000} {0.279} {} {4.641} {5.023} {} {1} {(1014.00, 814.50) (1006.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n74} {} {0.001} {0.000} {0.279} {0.043} {4.642} {5.024} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U90} {B} {^} {Y} {^} {} {OR2X1} {0.307} {0.000} {0.138} {} {4.949} {5.331} {} {1} {(951.60, 790.50) (956.40, 787.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.001} {0.000} {0.138} {0.042} {4.950} {5.332} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {B} {^} {Y} {v} {} {MUX2X1} {0.683} {0.000} {0.934} {} {5.633} {6.015} {} {8} {(994.80, 787.50) (987.60, 790.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.010} {0.000} {0.934} {0.410} {5.644} {6.026} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U186} {B} {v} {Y} {^} {} {MUX2X1} {0.251} {0.000} {0.358} {} {5.895} {6.277} {} {1} {(1206.00, 754.50) (1213.20, 751.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n138} {} {0.001} {0.000} {0.358} {0.030} {5.896} {6.278} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.382} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.217} {0.000} {2.133} {6.032} {1.217} {0.835} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 55
PATH 56
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][4]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][4]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.185}
    {-} {Setup} {1.398}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.237}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.839}
    {=} {Slack Time} {0.397}
  END_SLK_CLC
  SLK 0.397
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.397} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.813} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.931} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.939} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.314} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.318} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.632} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.635} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.494} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.596} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U108} {D} {^} {Y} {v} {} {AOI22X1} {0.231} {0.000} {0.429} {} {4.429} {4.827} {} {1} {(1117.20, 550.50) (1114.80, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n155} {} {0.002} {0.000} {0.429} {0.050} {4.431} {4.828} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U110} {A} {v} {Y} {^} {} {AOI21X1} {0.191} {0.000} {0.262} {} {4.622} {5.019} {} {1} {(1033.20, 547.50) (1026.00, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n156} {} {0.001} {0.000} {0.262} {0.035} {4.623} {5.020} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {B} {^} {Y} {^} {} {OR2X2} {0.307} {0.000} {0.102} {} {4.930} {5.327} {} {1} {(987.60, 550.50) (992.40, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.102} {0.045} {4.931} {5.328} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U274} {B} {^} {Y} {v} {} {MUX2X1} {0.663} {0.000} {0.901} {} {5.594} {5.991} {} {8} {(1016.40, 574.50) (1023.60, 571.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.009} {0.000} {0.901} {0.395} {5.603} {6.001} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U146} {B} {v} {Y} {^} {} {MUX2X1} {0.235} {0.000} {0.340} {} {5.838} {6.236} {} {1} {(1208.40, 547.50) (1215.60, 550.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n93} {} {0.001} {0.000} {0.340} {0.024} {5.839} {6.237} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.397} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.185} {0.000} {2.130} {6.032} {1.185} {0.788} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 56
PATH 57
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][6]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][6]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.213}
    {-} {Setup} {1.400}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.263}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.851}
    {=} {Slack Time} {0.412}
  END_SLK_CLC
  SLK 0.412
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.412} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.828} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.946} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.954} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.329} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.333} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.647} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.650} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.509} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.081} {0.000} {1.126} {0.813} {4.179} {4.591} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U119} {D} {^} {Y} {v} {} {AOI22X1} {0.216} {0.000} {0.421} {} {4.394} {4.807} {} {1} {(805.20, 451.50) (802.80, 454.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.421} {0.044} {4.396} {4.808} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {v} {Y} {^} {} {AOI21X1} {0.278} {0.000} {0.392} {} {4.673} {5.085} {} {1} {(781.20, 487.50) (788.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.003} {0.000} {0.392} {0.088} {4.676} {5.088} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {^} {Y} {^} {} {OR2X1} {0.267} {0.000} {0.134} {} {4.943} {5.355} {} {1} {(1059.60, 493.50) (1052.40, 487.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.134} {0.041} {4.944} {5.356} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {B} {^} {Y} {v} {} {MUX2X1} {0.125} {0.000} {0.139} {} {5.068} {5.481} {} {1} {(1035.60, 514.50) (1028.40, 511.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.001} {0.000} {0.139} {0.028} {5.069} {5.481} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC19_n191} {A} {v} {Y} {v} {} {BUFX2} {0.578} {0.000} {0.576} {} {5.647} {6.060} {} {8} {(1033.20, 454.50) (1038.00, 451.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN19_n191} {} {0.013} {0.000} {0.577} {0.434} {5.660} {6.073} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U142} {B} {v} {Y} {^} {} {MUX2X1} {0.190} {0.000} {0.249} {} {5.850} {6.262} {} {1} {(1225.20, 487.50) (1218.00, 490.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n95} {} {0.001} {0.000} {0.249} {0.022} {5.851} {6.263} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.412} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.213} {0.000} {2.134} {6.032} {1.213} {0.800} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 57
PATH 58
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][3]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.215}
    {-} {Setup} {1.403}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.262}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.846}
    {=} {Slack Time} {0.416}
  END_SLK_CLC
  SLK 0.416
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.416} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.832} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.949} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.958} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.332} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.337} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.650} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.653} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.513} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.614} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U101} {D} {^} {Y} {v} {} {AOI22X1} {0.259} {0.000} {0.447} {} {4.457} {4.873} {} {1} {(1150.80, 670.50) (1148.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n85} {} {0.002} {0.000} {0.447} {0.060} {4.459} {4.875} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U103} {A} {v} {Y} {^} {} {AOI21X1} {0.197} {0.000} {0.266} {} {4.656} {5.072} {} {1} {(1042.80, 634.50) (1035.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n86} {} {0.001} {0.000} {0.266} {0.037} {4.658} {5.073} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U104} {B} {^} {Y} {^} {} {OR2X1} {0.296} {0.000} {0.129} {} {4.954} {5.369} {} {1} {(994.80, 631.50) (999.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.001} {0.000} {0.129} {0.038} {4.954} {5.370} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {B} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.126} {} {5.069} {5.484} {} {1} {(1004.40, 607.50) (997.20, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.126} {0.022} {5.069} {5.485} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n197} {A} {v} {Y} {v} {} {BUFX2} {0.564} {0.000} {0.555} {} {5.633} {6.049} {} {8} {(1009.20, 607.50) (1014.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n197} {} {0.010} {0.000} {0.555} {0.419} {5.643} {6.059} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U148} {B} {v} {Y} {^} {} {MUX2X1} {0.203} {0.000} {0.255} {} {5.846} {6.261} {} {1} {(1237.20, 694.50) (1244.40, 691.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n92} {} {0.001} {0.000} {0.255} {0.030} {5.846} {6.262} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.416} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.215} {0.000} {2.133} {6.032} {1.215} {0.799} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 58
PATH 59
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][4]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][4]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.211}
    {-} {Setup} {1.400}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.262}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.838}
    {=} {Slack Time} {0.424}
  END_SLK_CLC
  SLK 0.424
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.424} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.840} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.957} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.966} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.340} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.345} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.658} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.661} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.521} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.622} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U108} {D} {^} {Y} {v} {} {AOI22X1} {0.231} {0.000} {0.429} {} {4.429} {4.853} {} {1} {(1117.20, 550.50) (1114.80, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n155} {} {0.002} {0.000} {0.429} {0.050} {4.431} {4.855} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U110} {A} {v} {Y} {^} {} {AOI21X1} {0.191} {0.000} {0.262} {} {4.622} {5.045} {} {1} {(1033.20, 547.50) (1026.00, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n156} {} {0.001} {0.000} {0.262} {0.035} {4.623} {5.046} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {B} {^} {Y} {^} {} {OR2X2} {0.307} {0.000} {0.102} {} {4.930} {5.353} {} {1} {(987.60, 550.50) (992.40, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.102} {0.045} {4.931} {5.355} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U274} {B} {^} {Y} {v} {} {MUX2X1} {0.663} {0.000} {0.901} {} {5.594} {6.018} {} {8} {(1016.40, 574.50) (1023.60, 571.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.006} {0.000} {0.901} {0.395} {5.600} {6.023} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U249} {B} {v} {Y} {^} {} {MUX2X1} {0.237} {0.000} {0.342} {} {5.837} {6.261} {} {1} {(1150.80, 574.50) (1143.60, 571.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n109} {} {0.001} {0.000} {0.342} {0.025} {5.838} {6.262} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.424} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.211} {0.000} {2.134} {6.032} {1.211} {0.788} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 59
PATH 60
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][4]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][4]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.212}
    {-} {Setup} {1.402}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.260}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.834}
    {=} {Slack Time} {0.425}
  END_SLK_CLC
  SLK 0.425
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.425} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.841} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.959} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.967} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.342} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.346} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.660} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.663} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.523} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.624} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U108} {D} {^} {Y} {v} {} {AOI22X1} {0.231} {0.000} {0.429} {} {4.429} {4.855} {} {1} {(1117.20, 550.50) (1114.80, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n155} {} {0.002} {0.000} {0.429} {0.050} {4.431} {4.856} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U110} {A} {v} {Y} {^} {} {AOI21X1} {0.191} {0.000} {0.262} {} {4.622} {5.047} {} {1} {(1033.20, 547.50) (1026.00, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n156} {} {0.001} {0.000} {0.262} {0.035} {4.623} {5.048} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {B} {^} {Y} {^} {} {OR2X2} {0.307} {0.000} {0.102} {} {4.930} {5.355} {} {1} {(987.60, 550.50) (992.40, 547.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.102} {0.045} {4.931} {5.357} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U274} {B} {^} {Y} {v} {} {MUX2X1} {0.663} {0.000} {0.901} {} {5.594} {6.020} {} {8} {(1016.40, 574.50) (1023.60, 571.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.008} {0.000} {0.901} {0.395} {5.602} {6.028} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U214} {B} {v} {Y} {^} {} {MUX2X1} {0.232} {0.000} {0.338} {} {5.834} {6.259} {} {1} {(1184.40, 547.50) (1177.20, 550.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n125} {} {0.001} {0.000} {0.338} {0.023} {5.834} {6.260} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.425} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.212} {0.000} {2.134} {6.032} {1.212} {0.786} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 60
PATH 61
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][3]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.209}
    {-} {Setup} {1.398}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.262}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.833}
    {=} {Slack Time} {0.428}
  END_SLK_CLC
  SLK 0.428
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.428} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.844} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.962} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.970} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.345} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.349} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.663} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.666} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.526} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.627} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U101} {D} {^} {Y} {v} {} {AOI22X1} {0.259} {0.000} {0.447} {} {4.457} {4.886} {} {1} {(1150.80, 670.50) (1148.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n85} {} {0.002} {0.000} {0.447} {0.060} {4.459} {4.888} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U103} {A} {v} {Y} {^} {} {AOI21X1} {0.197} {0.000} {0.266} {} {4.656} {5.085} {} {1} {(1042.80, 634.50) (1035.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n86} {} {0.001} {0.000} {0.266} {0.037} {4.658} {5.086} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U104} {B} {^} {Y} {^} {} {OR2X1} {0.296} {0.000} {0.129} {} {4.954} {5.382} {} {1} {(994.80, 631.50) (999.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.001} {0.000} {0.129} {0.038} {4.954} {5.383} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {B} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.126} {} {5.069} {5.497} {} {1} {(1004.40, 607.50) (997.20, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.126} {0.022} {5.069} {5.498} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n197} {A} {v} {Y} {v} {} {BUFX2} {0.564} {0.000} {0.555} {} {5.633} {6.061} {} {8} {(1009.20, 607.50) (1014.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n197} {} {0.010} {0.000} {0.555} {0.419} {5.643} {6.071} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U182} {B} {v} {Y} {^} {} {MUX2X1} {0.190} {0.000} {0.246} {} {5.833} {6.261} {} {1} {(1234.80, 607.50) (1242.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n140} {} {0.001} {0.000} {0.246} {0.024} {5.833} {6.262} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.428} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.209} {0.000} {2.133} {6.032} {1.209} {0.781} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 61
PATH 62
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][1]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.270}
    {-} {Setup} {1.399}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.321}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.886}
    {=} {Slack Time} {0.435}
  END_SLK_CLC
  SLK 0.435
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.435} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.851} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.968} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.977} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.351} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.356} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.669} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.672} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.532} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.104} {0.000} {1.126} {0.813} {4.201} {4.636} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U87} {D} {^} {Y} {v} {} {AOI22X1} {0.233} {0.000} {0.431} {} {4.435} {4.869} {} {1} {(1105.20, 811.50) (1102.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.002} {0.000} {0.431} {0.050} {4.436} {4.871} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U89} {A} {v} {Y} {^} {} {AOI21X1} {0.205} {0.000} {0.279} {} {4.641} {5.076} {} {1} {(1014.00, 814.50) (1006.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n74} {} {0.001} {0.000} {0.279} {0.043} {4.642} {5.077} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U90} {B} {^} {Y} {^} {} {OR2X1} {0.307} {0.000} {0.138} {} {4.949} {5.384} {} {1} {(951.60, 790.50) (956.40, 787.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.001} {0.000} {0.138} {0.042} {4.950} {5.385} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {B} {^} {Y} {v} {} {MUX2X1} {0.683} {0.000} {0.934} {} {5.633} {6.068} {} {8} {(994.80, 787.50) (987.60, 790.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.010} {0.000} {0.934} {0.410} {5.643} {6.078} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U256} {B} {v} {Y} {^} {} {MUX2X1} {0.242} {0.000} {0.352} {} {5.885} {6.320} {} {1} {(1165.20, 754.50) (1158.00, 751.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n106} {} {0.001} {0.000} {0.352} {0.026} {5.886} {6.321} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.435} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.270} {0.000} {2.142} {6.032} {1.270} {0.835} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 62
PATH 63
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][3]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.230}
    {-} {Setup} {1.403}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.277}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.839}
    {=} {Slack Time} {0.438}
  END_SLK_CLC
  SLK 0.438
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.438} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.854} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.971} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.980} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.354} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.359} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.672} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.675} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.535} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.636} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U101} {D} {^} {Y} {v} {} {AOI22X1} {0.259} {0.000} {0.447} {} {4.457} {4.895} {} {1} {(1150.80, 670.50) (1148.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n85} {} {0.002} {0.000} {0.447} {0.060} {4.459} {4.897} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U103} {A} {v} {Y} {^} {} {AOI21X1} {0.197} {0.000} {0.266} {} {4.656} {5.094} {} {1} {(1042.80, 634.50) (1035.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n86} {} {0.001} {0.000} {0.266} {0.037} {4.658} {5.096} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U104} {B} {^} {Y} {^} {} {OR2X1} {0.296} {0.000} {0.129} {} {4.954} {5.392} {} {1} {(994.80, 631.50) (999.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.001} {0.000} {0.129} {0.038} {4.954} {5.392} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {B} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.126} {} {5.069} {5.506} {} {1} {(1004.40, 607.50) (997.20, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.126} {0.022} {5.069} {5.507} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n197} {A} {v} {Y} {v} {} {BUFX2} {0.564} {0.000} {0.555} {} {5.633} {6.071} {} {8} {(1009.20, 607.50) (1014.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n197} {} {0.008} {0.000} {0.555} {0.419} {5.641} {6.079} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U216} {B} {v} {Y} {^} {} {MUX2X1} {0.197} {0.000} {0.251} {} {5.839} {6.276} {} {1} {(1201.20, 607.50) (1194.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n124} {} {0.001} {0.000} {0.251} {0.028} {5.839} {6.277} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.438} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.230} {0.000} {2.137} {6.032} {1.230} {0.792} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 63
PATH 64
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][1]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][1]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.286}
    {-} {Setup} {1.404}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.332}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.880}
    {=} {Slack Time} {0.452}
  END_SLK_CLC
  SLK 0.452
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.452} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.868} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.985} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {2.994} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.368} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.373} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.686} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.690} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.549} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.104} {0.000} {1.126} {0.813} {4.201} {4.653} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U87} {D} {^} {Y} {v} {} {AOI22X1} {0.233} {0.000} {0.431} {} {4.435} {4.887} {} {1} {(1105.20, 811.50) (1102.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.002} {0.000} {0.431} {0.050} {4.436} {4.888} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U89} {A} {v} {Y} {^} {} {AOI21X1} {0.205} {0.000} {0.279} {} {4.641} {5.093} {} {1} {(1014.00, 814.50) (1006.80, 814.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n74} {} {0.001} {0.000} {0.279} {0.043} {4.642} {5.094} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U90} {B} {^} {Y} {^} {} {OR2X1} {0.307} {0.000} {0.138} {} {4.949} {5.401} {} {1} {(951.60, 790.50) (956.40, 787.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N23} {} {0.001} {0.000} {0.138} {0.042} {4.950} {5.402} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U258} {B} {^} {Y} {v} {} {MUX2X1} {0.683} {0.000} {0.934} {} {5.633} {6.085} {} {8} {(994.80, 787.50) (987.60, 790.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.011} {0.000} {0.934} {0.410} {5.645} {6.097} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U152} {B} {v} {Y} {^} {} {MUX2X1} {0.234} {0.000} {0.345} {} {5.879} {6.331} {} {1} {(1174.80, 814.50) (1167.60, 811.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n90} {} {0.001} {0.000} {0.345} {0.022} {5.880} {6.332} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.452} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.286} {0.000} {2.144} {6.032} {1.286} {0.833} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 64
PATH 65
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][2]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.217}
    {-} {Setup} {1.402}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.265}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.801}
    {=} {Slack Time} {0.464}
  END_SLK_CLC
  SLK 0.464
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.464} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.880} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {2.997} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.006} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.380} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.385} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.698} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.702} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.561} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.662} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U94} {D} {^} {Y} {v} {} {AOI22X1} {0.215} {0.000} {0.421} {} {4.413} {4.877} {} {1} {(1114.80, 670.50) (1112.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n79} {} {0.002} {0.000} {0.421} {0.044} {4.415} {4.879} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U96} {A} {v} {Y} {^} {} {AOI21X1} {0.193} {0.000} {0.266} {} {4.608} {5.072} {} {1} {(1059.60, 667.50) (1052.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n80} {} {0.001} {0.000} {0.266} {0.037} {4.609} {5.073} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U97} {B} {^} {Y} {^} {} {OR2X1} {0.295} {0.000} {0.128} {} {4.904} {5.368} {} {1} {(1011.60, 670.50) (1016.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.001} {0.000} {0.128} {0.038} {4.905} {5.369} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U255} {B} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.134} {} {5.026} {5.490} {} {1} {(1018.80, 694.50) (1011.60, 691.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.001} {0.000} {0.134} {0.026} {5.026} {5.490} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n181} {A} {v} {Y} {v} {} {BUFX2} {0.563} {0.000} {0.553} {} {5.589} {6.053} {} {8} {(997.20, 727.50) (992.40, 730.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n181} {} {0.010} {0.000} {0.553} {0.417} {5.599} {6.063} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U218} {B} {v} {Y} {^} {} {MUX2X1} {0.201} {0.000} {0.254} {} {5.800} {6.264} {} {1} {(1198.80, 727.50) (1206.00, 730.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n123} {} {0.001} {0.000} {0.254} {0.030} {5.801} {6.265} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.464} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.217} {0.000} {2.133} {6.032} {1.217} {0.753} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 65
PATH 66
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][3]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][3]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.249}
    {-} {Setup} {1.401}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.298}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.830}
    {=} {Slack Time} {0.468}
  END_SLK_CLC
  SLK 0.468
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.468} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.884} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {3.001} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.010} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.384} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.389} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.702} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.705} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.565} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.666} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U101} {D} {^} {Y} {v} {} {AOI22X1} {0.259} {0.000} {0.447} {} {4.457} {4.925} {} {1} {(1150.80, 670.50) (1148.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n85} {} {0.002} {0.000} {0.447} {0.060} {4.459} {4.927} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U103} {A} {v} {Y} {^} {} {AOI21X1} {0.197} {0.000} {0.266} {} {4.656} {5.124} {} {1} {(1042.80, 634.50) (1035.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n86} {} {0.001} {0.000} {0.266} {0.037} {4.658} {5.126} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U104} {B} {^} {Y} {^} {} {OR2X1} {0.296} {0.000} {0.129} {} {4.954} {5.422} {} {1} {(994.80, 631.50) (999.60, 634.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N21} {} {0.001} {0.000} {0.129} {0.038} {4.954} {5.422} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U279} {B} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.126} {} {5.069} {5.537} {} {1} {(1004.40, 607.50) (997.20, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.126} {0.022} {5.069} {5.537} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n197} {A} {v} {Y} {v} {} {BUFX2} {0.564} {0.000} {0.555} {} {5.633} {6.101} {} {8} {(1009.20, 607.50) (1014.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n197} {} {0.007} {0.000} {0.555} {0.419} {5.640} {6.108} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U251} {B} {v} {Y} {^} {} {MUX2X1} {0.189} {0.000} {0.245} {} {5.829} {6.297} {} {1} {(1179.60, 634.50) (1186.80, 631.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n108} {} {0.001} {0.000} {0.245} {0.024} {5.830} {6.298} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.468} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.249} {0.000} {2.140} {6.032} {1.249} {0.781} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 66
PATH 67
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][7]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.325}
    {-} {Setup} {1.416}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.359}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.872}
    {=} {Slack Time} {0.488}
  END_SLK_CLC
  SLK 0.488
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.488} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.904} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {3.021} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.030} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.404} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.409} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.722} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.725} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.585} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.108} {0.000} {1.126} {0.813} {4.205} {4.692} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U129} {D} {^} {Y} {v} {} {AOI22X1} {0.202} {0.000} {0.413} {} {4.407} {4.894} {} {1} {(1112.40, 970.50) (1110.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n177} {} {0.001} {0.000} {0.413} {0.040} {4.408} {4.896} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {v} {Y} {^} {} {AOI21X1} {0.221} {0.000} {0.303} {} {4.629} {5.117} {} {1} {(1081.20, 967.50) (1074.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.001} {0.000} {0.303} {0.054} {4.631} {5.119} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U132} {B} {^} {Y} {^} {} {OR2X1} {0.303} {0.000} {0.127} {} {4.934} {5.422} {} {1} {(1054.80, 1051.50) (1059.60, 1054.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.001} {0.000} {0.127} {0.037} {4.935} {5.422} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {B} {^} {Y} {v} {} {MUX2X1} {0.117} {0.000} {0.129} {} {5.052} {5.540} {} {1} {(1059.60, 1027.50) (1066.80, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.000} {0.000} {0.129} {0.024} {5.052} {5.540} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n188} {A} {v} {Y} {v} {} {BUFX2} {0.602} {0.000} {0.604} {} {5.654} {6.141} {} {8} {(1102.80, 1027.50) (1107.60, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n188} {} {0.010} {0.000} {0.604} {0.457} {5.663} {6.151} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U208} {B} {v} {Y} {^} {} {MUX2X1} {0.207} {0.000} {0.268} {} {5.871} {6.358} {} {1} {(1218.00, 907.50) (1225.20, 910.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n128} {} {0.001} {0.000} {0.268} {0.029} {5.872} {6.359} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.488} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.325} {0.000} {2.148} {6.032} {1.325} {0.837} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 67
PATH 68
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][7]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.308}
    {-} {Setup} {1.410}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.348}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.857}
    {=} {Slack Time} {0.491}
  END_SLK_CLC
  SLK 0.491
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.491} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.907} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {3.024} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.033} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.407} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.412} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.725} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.729} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.588} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.108} {0.000} {1.126} {0.813} {4.205} {4.696} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U129} {D} {^} {Y} {v} {} {AOI22X1} {0.202} {0.000} {0.413} {} {4.407} {4.898} {} {1} {(1112.40, 970.50) (1110.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n177} {} {0.001} {0.000} {0.413} {0.040} {4.408} {4.899} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {v} {Y} {^} {} {AOI21X1} {0.221} {0.000} {0.303} {} {4.629} {5.121} {} {1} {(1081.20, 967.50) (1074.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.001} {0.000} {0.303} {0.054} {4.631} {5.122} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U132} {B} {^} {Y} {^} {} {OR2X1} {0.303} {0.000} {0.127} {} {4.934} {5.425} {} {1} {(1054.80, 1051.50) (1059.60, 1054.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.001} {0.000} {0.127} {0.037} {4.935} {5.426} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {B} {^} {Y} {v} {} {MUX2X1} {0.117} {0.000} {0.129} {} {5.052} {5.543} {} {1} {(1059.60, 1027.50) (1066.80, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.000} {0.000} {0.129} {0.024} {5.052} {5.543} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n188} {A} {v} {Y} {v} {} {BUFX2} {0.602} {0.000} {0.604} {} {5.654} {6.145} {} {8} {(1102.80, 1027.50) (1107.60, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n188} {} {0.010} {0.000} {0.604} {0.457} {5.664} {6.155} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U174} {B} {v} {Y} {^} {} {MUX2X1} {0.192} {0.000} {0.256} {} {5.856} {6.347} {} {1} {(1208.40, 874.50) (1215.60, 871.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n144} {} {0.001} {0.000} {0.256} {0.022} {5.857} {6.348} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.491} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.308} {0.000} {2.147} {6.032} {1.308} {0.817} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 68
PATH 69
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][2]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.261}
    {-} {Setup} {1.405}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.306}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.796}
    {=} {Slack Time} {0.509}
  END_SLK_CLC
  SLK 0.509
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.509} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.925} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {3.043} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.051} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.426} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.430} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.744} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.747} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.607} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.707} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U94} {D} {^} {Y} {v} {} {AOI22X1} {0.215} {0.000} {0.421} {} {4.413} {4.923} {} {1} {(1114.80, 670.50) (1112.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n79} {} {0.002} {0.000} {0.421} {0.044} {4.415} {4.924} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U96} {A} {v} {Y} {^} {} {AOI21X1} {0.193} {0.000} {0.266} {} {4.608} {5.117} {} {1} {(1059.60, 667.50) (1052.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n80} {} {0.001} {0.000} {0.266} {0.037} {4.609} {5.119} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U97} {B} {^} {Y} {^} {} {OR2X1} {0.295} {0.000} {0.128} {} {4.904} {5.414} {} {1} {(1011.60, 670.50) (1016.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.001} {0.000} {0.128} {0.038} {4.905} {5.414} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U255} {B} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.134} {} {5.026} {5.535} {} {1} {(1018.80, 694.50) (1011.60, 691.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.001} {0.000} {0.134} {0.026} {5.026} {5.536} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n181} {A} {v} {Y} {v} {} {BUFX2} {0.563} {0.000} {0.553} {} {5.589} {6.099} {} {8} {(997.20, 727.50) (992.40, 730.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n181} {} {0.009} {0.000} {0.553} {0.417} {5.598} {6.108} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U253} {B} {v} {Y} {^} {} {MUX2X1} {0.197} {0.000} {0.251} {} {5.796} {6.305} {} {1} {(1112.40, 754.50) (1119.60, 751.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n107} {} {0.001} {0.000} {0.251} {0.028} {5.796} {6.306} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.509} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.261} {0.000} {2.141} {6.032} {1.261} {0.751} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 69
PATH 70
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][2]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][2]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.253}
    {-} {Setup} {1.401}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.302}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.791}
    {=} {Slack Time} {0.511}
  END_SLK_CLC
  SLK 0.511
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.511} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.927} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {3.044} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.053} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.427} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.432} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.745} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.748} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.608} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.101} {0.000} {1.126} {0.813} {4.198} {4.709} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U94} {D} {^} {Y} {v} {} {AOI22X1} {0.215} {0.000} {0.421} {} {4.413} {4.924} {} {1} {(1114.80, 670.50) (1112.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n79} {} {0.002} {0.000} {0.421} {0.044} {4.415} {4.926} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U96} {A} {v} {Y} {^} {} {AOI21X1} {0.193} {0.000} {0.266} {} {4.608} {5.119} {} {1} {(1059.60, 667.50) (1052.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n80} {} {0.001} {0.000} {0.266} {0.037} {4.609} {5.120} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U97} {B} {^} {Y} {^} {} {OR2X1} {0.295} {0.000} {0.128} {} {4.904} {5.415} {} {1} {(1011.60, 670.50) (1016.40, 667.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N22} {} {0.001} {0.000} {0.128} {0.038} {4.905} {5.416} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U255} {B} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.134} {} {5.026} {5.537} {} {1} {(1018.80, 694.50) (1011.60, 691.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.001} {0.000} {0.134} {0.026} {5.026} {5.537} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC27_n181} {A} {v} {Y} {v} {} {BUFX2} {0.563} {0.000} {0.553} {} {5.589} {6.100} {} {8} {(997.20, 727.50) (992.40, 730.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN27_n181} {} {0.011} {0.000} {0.553} {0.417} {5.600} {6.111} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U150} {B} {v} {Y} {^} {} {MUX2X1} {0.190} {0.000} {0.245} {} {5.790} {6.301} {} {1} {(1208.40, 694.50) (1201.20, 691.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n91} {} {0.001} {0.000} {0.245} {0.024} {5.791} {6.302} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.511} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.253} {0.000} {2.140} {6.032} {1.253} {0.742} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 70
PATH 71
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][7]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.342}
    {-} {Setup} {1.414}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.378}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.862}
    {=} {Slack Time} {0.516}
  END_SLK_CLC
  SLK 0.516
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.516} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {3.049} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.058} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.432} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.437} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.750} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.754} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.613} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.108} {0.000} {1.126} {0.813} {4.205} {4.721} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U129} {D} {^} {Y} {v} {} {AOI22X1} {0.202} {0.000} {0.413} {} {4.407} {4.923} {} {1} {(1112.40, 970.50) (1110.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n177} {} {0.001} {0.000} {0.413} {0.040} {4.408} {4.924} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {v} {Y} {^} {} {AOI21X1} {0.221} {0.000} {0.303} {} {4.629} {5.146} {} {1} {(1081.20, 967.50) (1074.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.001} {0.000} {0.303} {0.054} {4.631} {5.147} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U132} {B} {^} {Y} {^} {} {OR2X1} {0.303} {0.000} {0.127} {} {4.934} {5.450} {} {1} {(1054.80, 1051.50) (1059.60, 1054.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.001} {0.000} {0.127} {0.037} {4.935} {5.451} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {B} {^} {Y} {v} {} {MUX2X1} {0.117} {0.000} {0.129} {} {5.052} {5.568} {} {1} {(1059.60, 1027.50) (1066.80, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.000} {0.000} {0.129} {0.024} {5.052} {5.568} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n188} {A} {v} {Y} {v} {} {BUFX2} {0.602} {0.000} {0.604} {} {5.654} {6.170} {} {8} {(1102.80, 1027.50) (1107.60, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n188} {} {0.009} {0.000} {0.604} {0.457} {5.662} {6.178} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U243} {B} {v} {Y} {^} {} {MUX2X1} {0.199} {0.000} {0.261} {} {5.861} {6.377} {} {1} {(1210.80, 967.50) (1203.60, 970.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n112} {} {0.001} {0.000} {0.261} {0.025} {5.862} {6.378} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.516} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.342} {0.000} {2.149} {6.032} {1.342} {0.826} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 71
PATH 72
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_1/curr_val_reg[0]} {CLK}
  ENDPT {LD/T_SR_1/curr_val_reg[0]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.385}
    {-} {Setup} {0.038}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.797}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.279}
    {=} {Slack Time} {0.518}
  END_SLK_CLC
  SLK 0.518
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.518} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {1.984} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {^} {} {DFFSR} {1.205} {0.000} {0.860} {} {2.671} {3.189} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.008} {0.000} {0.860} {0.312} {2.679} {3.197} {} {} {} 
    INST {LD/CTRL/U82} {B} {^} {Y} {v} {} {NOR2X1} {0.634} {0.000} {0.586} {} {3.313} {3.831} {} {5} {(450.00, 907.50) (452.40, 910.50)} 
    NET {} {} {} {} {} {LD/CTRL/n28} {} {0.004} {0.000} {0.587} {0.169} {3.317} {3.835} {} {} {} 
    INST {LD/CTRL/U71} {A} {v} {Y} {^} {} {NAND3X1} {0.647} {0.000} {0.658} {} {3.964} {4.482} {} {5} {(392.40, 877.50) (399.60, 877.50)} 
    NET {} {} {} {} {} {LD/CTRL/n7} {} {0.004} {0.000} {0.657} {0.201} {3.967} {4.486} {} {} {} 
    INST {LD/CTRL/U5} {C} {^} {Y} {v} {} {OAI21X1} {0.083} {0.000} {0.232} {} {4.051} {4.569} {} {1} {(402.00, 757.50) (402.00, 751.50)} 
    NET {} {} {} {} {} {LD/CTRL/n4} {} {0.000} {0.000} {0.232} {0.020} {4.051} {4.569} {} {} {} 
    INST {LD/CTRL/U4} {A} {v} {Y} {^} {} {INVX1} {0.167} {0.000} {0.162} {} {4.218} {4.736} {} {1} {(406.80, 733.50) (409.20, 730.50)} 
    NET {} {} {} {} {} {LD/CTRL/n3} {} {0.001} {0.000} {0.162} {0.046} {4.219} {4.737} {} {} {} 
    INST {LD/CTRL/U3} {C} {^} {Y} {v} {} {NAND3X1} {0.171} {0.000} {0.339} {} {4.390} {4.908} {} {2} {(471.60, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {LD/tx_enable_1_int} {} {0.002} {0.000} {0.339} {0.094} {4.392} {4.910} {} {} {} 
    INST {LD/T_SR_1/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.233} {} {4.547} {5.065} {} {1} {(466.80, 607.50) (459.60, 607.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n13} {} {0.001} {0.000} {0.233} {0.023} {4.547} {5.065} {} {} {} 
    INST {LD/T_SR_1/FE_OFC1_n13} {A} {^} {Y} {^} {} {BUFX2} {0.501} {0.000} {0.494} {} {5.048} {5.566} {} {9} {(462.00, 574.50) (466.80, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/FE_OFN1_n13} {} {0.001} {0.000} {0.494} {0.369} {5.048} {5.567} {} {} {} 
    INST {LD/T_SR_1/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.905} {0.000} {1.015} {} {5.953} {6.471} {} {8} {(483.60, 568.50) (486.00, 571.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n12} {} {0.009} {0.000} {1.015} {0.327} {5.962} {6.480} {} {} {} 
    INST {LD/T_SR_1/U33} {B} {v} {Y} {^} {} {AOI22X1} {0.221} {0.000} {0.343} {} {6.183} {6.701} {} {1} {(526.80, 571.50) (524.40, 574.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n27} {} {0.001} {0.000} {0.343} {0.031} {6.184} {6.702} {} {} {} 
    INST {LD/T_SR_1/U32} {C} {^} {Y} {v} {} {OAI21X1} {0.095} {0.000} {0.329} {} {6.279} {6.797} {} {1} {(531.60, 604.50) (531.60, 610.50)} 
    NET {} {} {} {} {} {LD/T_SR_1/n42} {} {0.000} {0.000} {0.329} {0.021} {6.279} {6.797} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.518} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.385} {0.000} {1.609} {6.032} {0.385} {-0.133} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 72
PATH 73
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][0]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[1][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.305}
    {-} {Setup} {1.409}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.346}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.807}
    {=} {Slack Time} {0.539}
  END_SLK_CLC
  SLK 0.539
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.539} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.955} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {3.072} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.081} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.455} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.460} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.773} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.776} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.636} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.109} {0.000} {1.126} {0.813} {4.206} {4.745} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U80} {D} {^} {Y} {v} {} {AOI22X1} {0.201} {0.000} {0.412} {} {4.407} {4.945} {} {1} {(1167.60, 970.50) (1165.20, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n67} {} {0.001} {0.000} {0.412} {0.039} {4.408} {4.947} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U82} {A} {v} {Y} {^} {} {AOI21X1} {0.185} {0.000} {0.258} {} {4.594} {5.132} {} {1} {(1141.20, 967.50) (1134.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n68} {} {0.001} {0.000} {0.258} {0.034} {4.594} {5.133} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U83} {B} {^} {Y} {^} {} {OR2X1} {0.304} {0.000} {0.141} {} {4.898} {5.436} {} {1} {(1134.00, 991.50) (1138.80, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.001} {0.000} {0.141} {0.044} {4.899} {5.437} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {B} {^} {Y} {v} {} {MUX2X1} {0.127} {0.000} {0.142} {} {5.025} {5.564} {} {1} {(1138.80, 1054.50) (1146.00, 1051.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n186} {} {0.001} {0.000} {0.142} {0.029} {5.026} {5.565} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC16_n186} {A} {v} {Y} {v} {} {BUFX2} {0.571} {0.000} {0.570} {} {5.597} {6.136} {} {8} {(1160.40, 994.50) (1165.20, 991.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN16_n186} {} {0.012} {0.000} {0.571} {0.429} {5.609} {6.148} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U188} {B} {v} {Y} {^} {} {MUX2X1} {0.197} {0.000} {0.254} {} {5.806} {6.345} {} {1} {(1155.60, 847.50) (1162.80, 850.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n137} {} {0.001} {0.000} {0.254} {0.027} {5.807} {6.346} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.539} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.305} {0.000} {2.146} {6.032} {1.305} {0.767} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 73
PATH 74
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][7]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.369}
    {-} {Setup} {1.415}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.404}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.859}
    {=} {Slack Time} {0.545}
  END_SLK_CLC
  SLK 0.545
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.545} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.961} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {3.078} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.087} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.461} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.466} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.779} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.782} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.642} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.108} {0.000} {1.126} {0.813} {4.205} {4.750} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U129} {D} {^} {Y} {v} {} {AOI22X1} {0.202} {0.000} {0.413} {} {4.407} {4.952} {} {1} {(1112.40, 970.50) (1110.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n177} {} {0.001} {0.000} {0.413} {0.040} {4.408} {4.953} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {v} {Y} {^} {} {AOI21X1} {0.221} {0.000} {0.303} {} {4.629} {5.174} {} {1} {(1081.20, 967.50) (1074.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.001} {0.000} {0.303} {0.054} {4.631} {5.176} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U132} {B} {^} {Y} {^} {} {OR2X1} {0.303} {0.000} {0.127} {} {4.934} {5.479} {} {1} {(1054.80, 1051.50) (1059.60, 1054.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.001} {0.000} {0.127} {0.037} {4.935} {5.480} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {B} {^} {Y} {v} {} {MUX2X1} {0.117} {0.000} {0.129} {} {5.052} {5.597} {} {1} {(1059.60, 1027.50) (1066.80, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.000} {0.000} {0.129} {0.024} {5.052} {5.597} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n188} {A} {v} {Y} {v} {} {BUFX2} {0.602} {0.000} {0.604} {} {5.654} {6.199} {} {8} {(1102.80, 1027.50) (1107.60, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n188} {} {0.006} {0.000} {0.604} {0.457} {5.660} {6.205} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U140} {B} {v} {Y} {^} {} {MUX2X1} {0.198} {0.000} {0.261} {} {5.858} {6.403} {} {1} {(1232.40, 1027.50) (1239.60, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n96} {} {0.001} {0.000} {0.261} {0.025} {5.859} {6.404} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.545} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.369} {0.000} {2.151} {6.032} {1.369} {0.824} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 74
PATH 75
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][0]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[3][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.325}
    {-} {Setup} {1.409}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.366}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.804}
    {=} {Slack Time} {0.562}
  END_SLK_CLC
  SLK 0.562
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.562} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {1.978} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {3.095} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.104} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.478} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.483} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.796} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.800} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.659} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.109} {0.000} {1.126} {0.813} {4.206} {4.768} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U80} {D} {^} {Y} {v} {} {AOI22X1} {0.201} {0.000} {0.412} {} {4.407} {4.969} {} {1} {(1167.60, 970.50) (1165.20, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n67} {} {0.001} {0.000} {0.412} {0.039} {4.408} {4.970} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U82} {A} {v} {Y} {^} {} {AOI21X1} {0.185} {0.000} {0.258} {} {4.594} {5.156} {} {1} {(1141.20, 967.50) (1134.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n68} {} {0.001} {0.000} {0.258} {0.034} {4.594} {5.156} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U83} {B} {^} {Y} {^} {} {OR2X1} {0.304} {0.000} {0.141} {} {4.898} {5.460} {} {1} {(1134.00, 991.50) (1138.80, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.001} {0.000} {0.141} {0.044} {4.899} {5.461} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {B} {^} {Y} {v} {} {MUX2X1} {0.127} {0.000} {0.142} {} {5.025} {5.587} {} {1} {(1138.80, 1054.50) (1146.00, 1051.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n186} {} {0.001} {0.000} {0.142} {0.029} {5.026} {5.588} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC16_n186} {A} {v} {Y} {v} {} {BUFX2} {0.571} {0.000} {0.570} {} {5.597} {6.159} {} {8} {(1160.40, 994.50) (1165.20, 991.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN16_n186} {} {0.012} {0.000} {0.571} {0.429} {5.609} {6.171} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U222} {B} {v} {Y} {^} {} {MUX2X1} {0.194} {0.000} {0.251} {} {5.803} {6.365} {} {1} {(1153.20, 907.50) (1146.00, 910.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n121} {} {0.001} {0.000} {0.251} {0.025} {5.804} {6.366} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.562} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.325} {0.000} {2.148} {6.032} {1.325} {0.763} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 75
PATH 76
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][7]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.426}
    {-} {Setup} {1.418}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.458}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.868}
    {=} {Slack Time} {0.590}
  END_SLK_CLC
  SLK 0.590
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.590} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {2.006} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {3.123} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.132} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.507} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.511} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.825} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.828} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.687} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.108} {0.000} {1.126} {0.813} {4.205} {4.795} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U129} {D} {^} {Y} {v} {} {AOI22X1} {0.202} {0.000} {0.413} {} {4.407} {4.997} {} {1} {(1112.40, 970.50) (1110.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n177} {} {0.001} {0.000} {0.413} {0.040} {4.408} {4.998} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {v} {Y} {^} {} {AOI21X1} {0.221} {0.000} {0.303} {} {4.629} {5.220} {} {1} {(1081.20, 967.50) (1074.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.001} {0.000} {0.303} {0.054} {4.631} {5.221} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U132} {B} {^} {Y} {^} {} {OR2X1} {0.303} {0.000} {0.127} {} {4.934} {5.524} {} {1} {(1054.80, 1051.50) (1059.60, 1054.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.001} {0.000} {0.127} {0.037} {4.935} {5.525} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {B} {^} {Y} {v} {} {MUX2X1} {0.117} {0.000} {0.129} {} {5.052} {5.642} {} {1} {(1059.60, 1027.50) (1066.80, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.000} {0.000} {0.129} {0.024} {5.052} {5.642} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n188} {A} {v} {Y} {v} {} {BUFX2} {0.602} {0.000} {0.604} {} {5.654} {6.244} {} {8} {(1102.80, 1027.50) (1107.60, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n188} {} {0.007} {0.000} {0.604} {0.457} {5.661} {6.251} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U263} {B} {v} {Y} {^} {} {MUX2X1} {0.206} {0.000} {0.267} {} {5.867} {6.457} {} {1} {(838.80, 1027.50) (846.00, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n104} {} {0.001} {0.000} {0.267} {0.029} {5.868} {6.458} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.590} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.426} {0.000} {2.153} {6.032} {1.426} {0.836} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 76
PATH 77
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][0]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[5][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.354}
    {-} {Setup} {1.411}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.393}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.802}
    {=} {Slack Time} {0.591}
  END_SLK_CLC
  SLK 0.591
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.591} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {2.007} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {3.125} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.133} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.508} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.512} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.826} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.829} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.688} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.109} {0.000} {1.126} {0.813} {4.206} {4.797} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U80} {D} {^} {Y} {v} {} {AOI22X1} {0.201} {0.000} {0.412} {} {4.407} {4.998} {} {1} {(1167.60, 970.50) (1165.20, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n67} {} {0.001} {0.000} {0.412} {0.039} {4.408} {5.000} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U82} {A} {v} {Y} {^} {} {AOI21X1} {0.185} {0.000} {0.258} {} {4.594} {5.185} {} {1} {(1141.20, 967.50) (1134.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n68} {} {0.001} {0.000} {0.258} {0.034} {4.594} {5.185} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U83} {B} {^} {Y} {^} {} {OR2X1} {0.304} {0.000} {0.141} {} {4.898} {5.489} {} {1} {(1134.00, 991.50) (1138.80, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.001} {0.000} {0.141} {0.044} {4.899} {5.490} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {B} {^} {Y} {v} {} {MUX2X1} {0.127} {0.000} {0.142} {} {5.025} {5.617} {} {1} {(1138.80, 1054.50) (1146.00, 1051.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n186} {} {0.001} {0.000} {0.142} {0.029} {5.026} {5.617} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC16_n186} {A} {v} {Y} {v} {} {BUFX2} {0.571} {0.000} {0.570} {} {5.597} {6.189} {} {8} {(1160.40, 994.50) (1165.20, 991.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN16_n186} {} {0.008} {0.000} {0.571} {0.429} {5.606} {6.197} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U259} {B} {v} {Y} {^} {} {MUX2X1} {0.195} {0.000} {0.252} {} {5.801} {6.392} {} {1} {(1186.80, 994.50) (1194.00, 991.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n105} {} {0.001} {0.000} {0.252} {0.026} {5.802} {6.393} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.591} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.354} {0.000} {2.150} {6.032} {1.354} {0.763} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 77
PATH 78
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][7]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[4][7]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.444}
    {-} {Setup} {1.417}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.476}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.865}
    {=} {Slack Time} {0.612}
  END_SLK_CLC
  SLK 0.612
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.612} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {2.028} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {3.145} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.154} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.528} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.533} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.846} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.849} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.709} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.108} {0.000} {1.126} {0.813} {4.205} {4.816} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U129} {D} {^} {Y} {v} {} {AOI22X1} {0.202} {0.000} {0.413} {} {4.407} {5.018} {} {1} {(1112.40, 970.50) (1110.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n177} {} {0.001} {0.000} {0.413} {0.040} {4.408} {5.020} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U131} {A} {v} {Y} {^} {} {AOI21X1} {0.221} {0.000} {0.303} {} {4.629} {5.241} {} {1} {(1081.20, 967.50) (1074.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.001} {0.000} {0.303} {0.054} {4.631} {5.242} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U132} {B} {^} {Y} {^} {} {OR2X1} {0.303} {0.000} {0.127} {} {4.934} {5.546} {} {1} {(1054.80, 1051.50) (1059.60, 1054.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N17} {} {0.001} {0.000} {0.127} {0.037} {4.935} {5.546} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U265} {B} {^} {Y} {v} {} {MUX2X1} {0.117} {0.000} {0.129} {} {5.052} {5.663} {} {1} {(1059.60, 1027.50) (1066.80, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.000} {0.000} {0.129} {0.024} {5.052} {5.664} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n188} {A} {v} {Y} {v} {} {BUFX2} {0.602} {0.000} {0.604} {} {5.654} {6.265} {} {8} {(1102.80, 1027.50) (1107.60, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n188} {} {0.008} {0.000} {0.604} {0.457} {5.662} {6.273} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U226} {B} {v} {Y} {^} {} {MUX2X1} {0.202} {0.000} {0.264} {} {5.864} {6.476} {} {1} {(798.00, 1027.50) (790.80, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n120} {} {0.001} {0.000} {0.264} {0.027} {5.865} {6.476} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.612} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.444} {0.000} {2.153} {6.032} {1.444} {0.832} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 78
PATH 79
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/URFC/raddr_reg[2]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/URFC/raddr_reg[2]} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.448}
    {-} {Setup} {0.365}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {7.533}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.917}
    {=} {Slack Time} {0.616}
  END_SLK_CLC
  SLK 0.616
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.616} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {2.082} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {^} {} {DFFSR} {1.205} {0.000} {0.860} {} {2.671} {3.287} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.008} {0.000} {0.860} {0.312} {2.679} {3.295} {} {} {} 
    INST {LD/CTRL/U82} {B} {^} {Y} {v} {} {NOR2X1} {0.634} {0.000} {0.586} {} {3.313} {3.929} {} {5} {(450.00, 907.50) (452.40, 910.50)} 
    NET {} {} {} {} {} {LD/CTRL/n28} {} {0.003} {0.000} {0.587} {0.169} {3.316} {3.932} {} {} {} 
    INST {LD/CTRL/U81} {A} {v} {Y} {^} {} {NAND2X1} {0.369} {0.000} {0.309} {} {3.685} {4.301} {} {2} {(481.20, 871.50) (478.80, 874.50)} 
    NET {} {} {} {} {} {LD/CTRL/n47} {} {0.002} {0.000} {0.309} {0.071} {3.687} {4.303} {} {} {} 
    INST {LD/CTRL/U80} {B} {^} {Y} {v} {} {NAND2X1} {0.433} {0.000} {0.549} {} {4.120} {4.736} {} {5} {(543.60, 877.50) (541.20, 874.50)} 
    NET {} {} {} {} {} {LD/load_data_1_int} {} {0.005} {0.000} {0.549} {0.243} {4.126} {4.741} {} {} {} 
    INST {LD/CTRL/U79} {B} {v} {Y} {^} {} {NOR2X1} {0.377} {0.000} {0.424} {} {4.503} {5.119} {} {2} {(560.40, 727.50) (562.80, 730.50)} 
    NET {} {} {} {} {} {LD/read_done_int} {} {0.003} {0.000} {0.424} {0.134} {4.506} {5.122} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/U15} {B} {^} {Y} {v} {} {NOR2X1} {0.448} {0.000} {0.459} {} {4.954} {5.570} {} {3} {(591.60, 994.50) (594.00, 991.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.001} {0.000} {0.459} {0.135} {4.955} {5.571} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U18} {C} {v} {Y} {^} {} {NAND3X1} {0.222} {0.000} {0.193} {} {5.177} {5.793} {} {1} {(591.60, 1060.50) (589.20, 1057.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/RPU1/n11} {} {0.001} {0.000} {0.193} {0.024} {5.178} {5.794} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U17} {A} {^} {Y} {v} {} {INVX1} {0.271} {0.000} {0.282} {} {5.449} {6.065} {} {2} {(589.20, 1093.50) (591.60, 1090.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.002} {0.000} {0.282} {0.094} {5.450} {6.066} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U13} {B} {v} {Y} {^} {} {NAND2X1} {0.230} {0.000} {0.230} {} {5.680} {6.296} {} {1} {(596.40, 1177.50) (594.00, 1174.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/RPU1/n9} {} {0.001} {0.000} {0.230} {0.062} {5.682} {6.298} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U12} {A} {^} {Y} {^} {} {XNOR2X1} {0.508} {0.000} {0.655} {} {6.190} {6.806} {} {5} {(584.40, 1210.50) (594.00, 1207.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[3]} {} {0.008} {0.000} {0.656} {0.239} {6.198} {6.814} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U11} {A} {^} {Y} {v} {} {XOR2X1} {0.380} {0.000} {0.273} {} {6.578} {7.194} {} {2} {(670.80, 1150.50) (663.60, 1147.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[2]} {} {0.003} {0.000} {0.273} {0.097} {6.581} {7.197} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/U20} {B} {v} {Y} {^} {} {XOR2X1} {0.332} {0.000} {0.328} {} {6.913} {7.529} {} {2} {(687.60, 1150.50) (694.80, 1147.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/gray_rptr[2]} {} {0.004} {0.000} {0.328} {0.106} {6.917} {7.533} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.616} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.448} {0.000} {2.153} {6.032} {1.448} {0.832} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 79
PATH 80
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][0]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[7][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.378}
    {-} {Setup} {1.407}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.421}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.792}
    {=} {Slack Time} {0.629}
  END_SLK_CLC
  SLK 0.629
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.629} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {2.045} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {3.162} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.171} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.545} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.550} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.863} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.866} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.726} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.109} {0.000} {1.126} {0.813} {4.206} {4.835} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U80} {D} {^} {Y} {v} {} {AOI22X1} {0.201} {0.000} {0.412} {} {4.407} {5.036} {} {1} {(1167.60, 970.50) (1165.20, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n67} {} {0.001} {0.000} {0.412} {0.039} {4.408} {5.037} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U82} {A} {v} {Y} {^} {} {AOI21X1} {0.185} {0.000} {0.258} {} {4.594} {5.222} {} {1} {(1141.20, 967.50) (1134.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n68} {} {0.001} {0.000} {0.258} {0.034} {4.594} {5.223} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U83} {B} {^} {Y} {^} {} {OR2X1} {0.304} {0.000} {0.141} {} {4.898} {5.527} {} {1} {(1134.00, 991.50) (1138.80, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.001} {0.000} {0.141} {0.044} {4.899} {5.528} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {B} {^} {Y} {v} {} {MUX2X1} {0.127} {0.000} {0.142} {} {5.025} {5.654} {} {1} {(1138.80, 1054.50) (1146.00, 1051.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n186} {} {0.001} {0.000} {0.142} {0.029} {5.026} {5.655} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC16_n186} {A} {v} {Y} {v} {} {BUFX2} {0.571} {0.000} {0.570} {} {5.597} {6.226} {} {8} {(1160.40, 994.50) (1165.20, 991.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN16_n186} {} {0.009} {0.000} {0.571} {0.429} {5.606} {6.235} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U154} {B} {v} {Y} {^} {} {MUX2X1} {0.186} {0.000} {0.245} {} {5.792} {6.421} {} {1} {(1186.80, 1027.50) (1194.00, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n89} {} {0.000} {0.000} {0.245} {0.021} {5.792} {6.421} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.629} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.378} {0.000} {2.151} {6.032} {1.378} {0.750} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 80
PATH 81
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/OCTRL/d_minus_reg_reg} {CLK}
  ENDPT {LD/OCTRL/d_minus_reg_reg} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.195}
    {-} {Setup} {0.350}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.295}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.661}
    {=} {Slack Time} {0.634}
  END_SLK_CLC
  SLK 0.634
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.634} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {2.100} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {^} {} {DFFSR} {1.205} {0.000} {0.860} {} {2.671} {3.305} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.008} {0.000} {0.860} {0.312} {2.679} {3.313} {} {} {} 
    INST {LD/CTRL/U82} {B} {^} {Y} {v} {} {NOR2X1} {0.634} {0.000} {0.586} {} {3.313} {3.947} {} {5} {(450.00, 907.50) (452.40, 910.50)} 
    NET {} {} {} {} {} {LD/CTRL/n28} {} {0.004} {0.000} {0.587} {0.169} {3.317} {3.950} {} {} {} 
    INST {LD/CTRL/U71} {A} {v} {Y} {^} {} {NAND3X1} {0.647} {0.000} {0.658} {} {3.964} {4.598} {} {5} {(392.40, 877.50) (399.60, 877.50)} 
    NET {} {} {} {} {} {LD/CTRL/n7} {} {0.004} {0.000} {0.657} {0.201} {3.967} {4.601} {} {} {} 
    INST {LD/CTRL/U5} {C} {^} {Y} {v} {} {OAI21X1} {0.083} {0.000} {0.232} {} {4.051} {4.685} {} {1} {(402.00, 757.50) (402.00, 751.50)} 
    NET {} {} {} {} {} {LD/CTRL/n4} {} {0.000} {0.000} {0.232} {0.020} {4.051} {4.685} {} {} {} 
    INST {LD/CTRL/U4} {A} {v} {Y} {^} {} {INVX1} {0.167} {0.000} {0.162} {} {4.218} {4.852} {} {1} {(406.80, 733.50) (409.20, 730.50)} 
    NET {} {} {} {} {} {LD/CTRL/n3} {} {0.001} {0.000} {0.162} {0.046} {4.219} {4.853} {} {} {} 
    INST {LD/CTRL/U3} {C} {^} {Y} {v} {} {NAND3X1} {0.171} {0.000} {0.339} {} {4.390} {5.024} {} {2} {(471.60, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {LD/tx_enable_1_int} {} {0.002} {0.000} {0.339} {0.094} {4.392} {5.026} {} {} {} 
    INST {LD/U13} {S} {v} {Y} {^} {} {MUX2X1} {0.256} {0.000} {0.179} {} {4.648} {5.282} {} {1} {(469.20, 634.50) (478.80, 631.50)} 
    NET {} {} {} {} {} {LD/n2} {} {0.001} {0.000} {0.179} {0.024} {4.649} {5.283} {} {} {} 
    INST {LD/U12} {A} {^} {Y} {v} {} {INVX1} {0.320} {0.000} {0.353} {} {4.969} {5.603} {} {2} {(452.40, 628.50) (450.00, 631.50)} 
    NET {} {} {} {} {} {LD/n3} {} {0.005} {0.000} {0.353} {0.119} {4.974} {5.608} {} {} {} 
    INST {LD/ENC/U2} {B} {v} {Y} {v} {} {XNOR2X1} {0.282} {0.000} {0.201} {} {5.255} {5.889} {} {2} {(399.60, 670.50) (404.40, 667.50)} 
    NET {} {} {} {} {} {LD/tx_value_int} {} {0.002} {0.000} {0.201} {0.061} {5.257} {5.891} {} {} {} 
    INST {LD/OCTRL/U7} {A} {v} {Y} {^} {} {INVX1} {0.152} {0.000} {0.149} {} {5.409} {6.043} {} {1} {(380.40, 673.50) (382.80, 670.50)} 
    NET {} {} {} {} {} {LD/OCTRL/n5} {} {0.001} {0.000} {0.149} {0.043} {5.410} {6.044} {} {} {} 
    INST {LD/OCTRL/U6} {B} {^} {Y} {v} {} {MUX2X1} {0.144} {0.000} {0.166} {} {5.554} {6.188} {} {1} {(390.00, 634.50) (397.20, 631.50)} 
    NET {} {} {} {} {} {LD/OCTRL/n4} {} {0.002} {0.000} {0.166} {0.040} {5.555} {6.189} {} {} {} 
    INST {LD/OCTRL/U5} {B} {v} {Y} {^} {} {NOR2X1} {0.106} {0.000} {0.126} {} {5.661} {6.295} {} {1} {(366.00, 607.50) (363.60, 610.50)} 
    NET {} {} {} {} {} {LD/OCTRL/n11} {} {0.001} {0.000} {0.126} {0.025} {5.661} {6.295} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.634} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.195} {0.000} {1.302} {6.032} {0.195} {-0.439} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 81
PATH 82
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][0]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/UFIFORAM/fiforeg_reg[6][0]} {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {1.421}
    {-} {Setup} {1.409}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.461}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.802}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.659} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.416} {0.000} {2.153} {6.032} {1.416} {2.075} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/T_FIFO/IP_FIFO/UWFC/waddr_reg[1]} {CLK} {^} {Q} {^} {} {DFFSR} {1.117} {0.000} {0.732} {} {2.533} {3.192} {} {7} {(1038.00, 1093.50) (1014.00, 1081.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.009} {0.000} {0.732} {0.264} {2.542} {3.201} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {^} {Y} {v} {} {INVX2} {0.374} {0.000} {0.408} {} {2.916} {3.575} {} {6} {(1047.60, 991.50) (1050.00, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.005} {0.000} {0.409} {0.217} {2.921} {3.580} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {v} {Y} {^} {} {NOR2X1} {0.313} {0.000} {0.404} {} {3.234} {3.893} {} {3} {(975.60, 934.50) (978.00, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.003} {0.000} {0.404} {0.114} {3.237} {3.896} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC9_n172} {A} {^} {Y} {^} {} {BUFX2} {0.860} {0.000} {1.120} {} {4.097} {4.756} {} {14} {(946.80, 934.50) (951.60, 931.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN9_n172} {} {0.109} {0.000} {1.126} {0.813} {4.206} {4.865} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U80} {D} {^} {Y} {v} {} {AOI22X1} {0.201} {0.000} {0.412} {} {4.407} {5.066} {} {1} {(1167.60, 970.50) (1165.20, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n67} {} {0.001} {0.000} {0.412} {0.039} {4.408} {5.067} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U82} {A} {v} {Y} {^} {} {AOI21X1} {0.185} {0.000} {0.258} {} {4.594} {5.253} {} {1} {(1141.20, 967.50) (1134.00, 967.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n68} {} {0.001} {0.000} {0.258} {0.034} {4.594} {5.253} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U83} {B} {^} {Y} {^} {} {OR2X1} {0.304} {0.000} {0.141} {} {4.898} {5.557} {} {1} {(1134.00, 991.50) (1138.80, 994.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/N24} {} {0.001} {0.000} {0.141} {0.044} {4.899} {5.558} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {B} {^} {Y} {v} {} {MUX2X1} {0.127} {0.000} {0.142} {} {5.025} {5.684} {} {1} {(1138.80, 1054.50) (1146.00, 1051.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n186} {} {0.001} {0.000} {0.142} {0.029} {5.026} {5.685} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC16_n186} {A} {v} {Y} {v} {} {BUFX2} {0.571} {0.000} {0.570} {} {5.597} {6.256} {} {8} {(1160.40, 994.50) (1165.20, 991.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN16_n186} {} {0.016} {0.000} {0.571} {0.429} {5.613} {6.272} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/UFIFORAM/U138} {B} {v} {Y} {^} {} {MUX2X1} {0.189} {0.000} {0.247} {} {5.802} {6.461} {} {1} {(930.00, 1027.50) (922.80, 1030.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/UFIFORAM/n97} {} {0.000} {0.000} {0.247} {0.022} {5.802} {6.461} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.659} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.421} {0.000} {2.153} {6.032} {1.421} {0.762} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 82
PATH 83
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_FIFO/IP_FIFO/URFC/raddr_reg[1]} {CLK}
  ENDPT {LD/T_FIFO/IP_FIFO/URFC/raddr_reg[1]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.592}
    {-} {Setup} {0.059}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.983}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.313}
    {=} {Slack Time} {0.670}
  END_SLK_CLC
  SLK 0.670
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.670} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {2.136} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {^} {} {DFFSR} {1.205} {0.000} {0.860} {} {2.671} {3.341} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.008} {0.000} {0.860} {0.312} {2.679} {3.349} {} {} {} 
    INST {LD/CTRL/U82} {B} {^} {Y} {v} {} {NOR2X1} {0.634} {0.000} {0.586} {} {3.313} {3.982} {} {5} {(450.00, 907.50) (452.40, 910.50)} 
    NET {} {} {} {} {} {LD/CTRL/n28} {} {0.003} {0.000} {0.587} {0.169} {3.316} {3.986} {} {} {} 
    INST {LD/CTRL/U81} {A} {v} {Y} {^} {} {NAND2X1} {0.369} {0.000} {0.309} {} {3.685} {4.355} {} {2} {(481.20, 871.50) (478.80, 874.50)} 
    NET {} {} {} {} {} {LD/CTRL/n47} {} {0.002} {0.000} {0.309} {0.071} {3.687} {4.357} {} {} {} 
    INST {LD/CTRL/U80} {B} {^} {Y} {v} {} {NAND2X1} {0.433} {0.000} {0.549} {} {4.120} {4.790} {} {5} {(543.60, 877.50) (541.20, 874.50)} 
    NET {} {} {} {} {} {LD/load_data_1_int} {} {0.005} {0.000} {0.549} {0.243} {4.126} {4.795} {} {} {} 
    INST {LD/CTRL/U79} {B} {v} {Y} {^} {} {NOR2X1} {0.377} {0.000} {0.424} {} {4.503} {5.173} {} {2} {(560.40, 727.50) (562.80, 730.50)} 
    NET {} {} {} {} {} {LD/read_done_int} {} {0.003} {0.000} {0.424} {0.134} {4.506} {5.175} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/U15} {B} {^} {Y} {v} {} {NOR2X1} {0.448} {0.000} {0.459} {} {4.954} {5.623} {} {3} {(591.60, 994.50) (594.00, 991.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.001} {0.000} {0.459} {0.135} {4.955} {5.625} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U18} {C} {v} {Y} {^} {} {NAND3X1} {0.222} {0.000} {0.193} {} {5.177} {5.847} {} {1} {(591.60, 1060.50) (589.20, 1057.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/RPU1/n11} {} {0.001} {0.000} {0.193} {0.024} {5.178} {5.847} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U17} {A} {^} {Y} {v} {} {INVX1} {0.271} {0.000} {0.282} {} {5.449} {6.118} {} {2} {(589.20, 1093.50) (591.60, 1090.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.002} {0.000} {0.282} {0.094} {5.451} {6.120} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U16} {A} {v} {Y} {^} {} {XOR2X1} {0.392} {0.000} {0.462} {} {5.843} {6.512} {} {3} {(598.80, 1150.50) (591.60, 1147.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/RPU1/binary_nxt[2]} {} {0.005} {0.000} {0.462} {0.161} {5.847} {6.517} {} {} {} 
    INST {LD/T_FIFO/IP_FIFO/URFC/RPU1/U14} {A} {^} {Y} {v} {} {XOR2X1} {0.464} {0.000} {0.455} {} {6.311} {6.981} {} {3} {(656.40, 1111.50) (649.20, 1114.50)} 
    NET {} {} {} {} {} {LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[1]} {} {0.002} {0.000} {0.455} {0.185} {6.313} {6.983} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.670} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.592} {0.000} {1.811} {6.032} {0.592} {-0.077} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 83
PATH 84
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/OCTRL/d_plus_reg_reg} {CLK}
  ENDPT {LD/OCTRL/d_plus_reg_reg} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.314}
    {-} {Setup} {0.409}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.355}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {5.643}
    {=} {Slack Time} {0.713}
  END_SLK_CLC
  SLK 0.713
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.713} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {2.179} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {^} {} {DFFSR} {1.205} {0.000} {0.860} {} {2.671} {3.384} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.008} {0.000} {0.860} {0.312} {2.679} {3.392} {} {} {} 
    INST {LD/CTRL/U82} {B} {^} {Y} {v} {} {NOR2X1} {0.634} {0.000} {0.586} {} {3.313} {4.025} {} {5} {(450.00, 907.50) (452.40, 910.50)} 
    NET {} {} {} {} {} {LD/CTRL/n28} {} {0.004} {0.000} {0.587} {0.169} {3.316} {4.029} {} {} {} 
    INST {LD/CTRL/U71} {A} {v} {Y} {^} {} {NAND3X1} {0.647} {0.000} {0.658} {} {3.964} {4.676} {} {5} {(392.40, 877.50) (399.60, 877.50)} 
    NET {} {} {} {} {} {LD/CTRL/n7} {} {0.004} {0.000} {0.657} {0.201} {3.967} {4.680} {} {} {} 
    INST {LD/CTRL/U5} {C} {^} {Y} {v} {} {OAI21X1} {0.083} {0.000} {0.232} {} {4.051} {4.763} {} {1} {(402.00, 757.50) (402.00, 751.50)} 
    NET {} {} {} {} {} {LD/CTRL/n4} {} {0.000} {0.000} {0.232} {0.020} {4.051} {4.764} {} {} {} 
    INST {LD/CTRL/U4} {A} {v} {Y} {^} {} {INVX1} {0.167} {0.000} {0.162} {} {4.218} {4.931} {} {1} {(406.80, 733.50) (409.20, 730.50)} 
    NET {} {} {} {} {} {LD/CTRL/n3} {} {0.001} {0.000} {0.162} {0.046} {4.219} {4.932} {} {} {} 
    INST {LD/CTRL/U3} {C} {^} {Y} {v} {} {NAND3X1} {0.171} {0.000} {0.339} {} {4.390} {5.103} {} {2} {(471.60, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {LD/tx_enable_1_int} {} {0.002} {0.000} {0.339} {0.094} {4.392} {5.105} {} {} {} 
    INST {LD/U13} {S} {v} {Y} {^} {} {MUX2X1} {0.256} {0.000} {0.179} {} {4.648} {5.361} {} {1} {(469.20, 634.50) (478.80, 631.50)} 
    NET {} {} {} {} {} {LD/n2} {} {0.001} {0.000} {0.179} {0.024} {4.649} {5.362} {} {} {} 
    INST {LD/U12} {A} {^} {Y} {v} {} {INVX1} {0.320} {0.000} {0.353} {} {4.969} {5.682} {} {2} {(452.40, 628.50) (450.00, 631.50)} 
    NET {} {} {} {} {} {LD/n3} {} {0.005} {0.000} {0.353} {0.119} {4.974} {5.686} {} {} {} 
    INST {LD/ENC/U2} {B} {v} {Y} {^} {} {XNOR2X1} {0.273} {0.000} {0.218} {} {5.246} {5.959} {} {2} {(399.60, 670.50) (404.40, 667.50)} 
    NET {} {} {} {} {} {LD/tx_value_int} {} {0.002} {0.000} {0.218} {0.061} {5.248} {5.961} {} {} {} 
    INST {LD/OCTRL/U10} {A} {^} {Y} {v} {} {NOR2X1} {0.237} {0.000} {0.212} {} {5.485} {6.198} {} {1} {(366.00, 628.50) (363.60, 631.50)} 
    NET {} {} {} {} {} {LD/OCTRL/n6} {} {0.001} {0.000} {0.212} {0.047} {5.487} {6.199} {} {} {} 
    INST {LD/OCTRL/U8} {B} {v} {Y} {^} {} {MUX2X1} {0.155} {0.000} {0.170} {} {5.641} {6.354} {} {1} {(373.20, 694.50) (366.00, 691.50)} 
    NET {} {} {} {} {} {LD/OCTRL/n10} {} {0.001} {0.000} {0.170} {0.033} {5.643} {6.355} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.713} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.314} {0.000} {1.514} {6.032} {0.314} {-0.399} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 84
PATH 85
  VIEW  osu05
  CHECK_TYPE {Setup Check}
  REF {LD/T_SR_0/curr_val_reg[0]} {CLK}
  ENDPT {LD/T_SR_0/curr_val_reg[0]} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P)(osu05)*}
  BEGINPT {LD/CTRL/curr_state_reg[0]} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P)(osu05)}
  REQ_CLC
    {} {Other End Arrival Time} {0.465}
    {-} {Setup} {0.034}
    {+} {Phase Shift} {6.500}
    {-} {Uncertainty} {0.050}
    {=} {Required Time} {6.881}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {6.166}
    {=} {Slack Time} {0.715}
  END_SLK_CLC
  SLK 0.715
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {0.715} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {1.466} {0.000} {2.153} {6.032} {1.466} {2.181} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {LD/CTRL/curr_state_reg[0]} {CLK} {^} {Q} {v} {} {DFFSR} {1.337} {0.000} {0.922} {} {2.803} {3.518} {} {8} {(382.80, 928.50) (358.80, 940.50)} 
    NET {} {} {} {} {} {LD/CTRL/curr_state[0]} {} {0.005} {0.000} {0.922} {0.312} {2.808} {3.523} {} {} {} 
    INST {LD/CTRL/U91} {B} {v} {Y} {^} {} {NAND2X1} {0.610} {0.000} {0.555} {} {3.418} {4.133} {} {4} {(363.60, 844.50) (366.00, 847.50)} 
    NET {} {} {} {} {} {LD/CTRL/n5} {} {0.005} {0.000} {0.555} {0.157} {3.423} {4.138} {} {} {} 
    INST {LD/CTRL/U90} {A} {^} {Y} {v} {} {NOR2X1} {0.548} {0.000} {0.525} {} {3.971} {4.686} {} {4} {(399.60, 793.50) (402.00, 790.50)} 
    NET {} {} {} {} {} {LD/CTRL/n11} {} {0.001} {0.000} {0.525} {0.148} {3.972} {4.687} {} {} {} 
    INST {LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.191} {0.000} {0.236} {} {4.163} {4.878} {} {1} {(370.80, 748.50) (370.80, 754.50)} 
    NET {} {} {} {} {} {LD/CTRL/n9} {} {0.001} {0.000} {0.236} {0.046} {4.164} {4.879} {} {} {} 
    INST {LD/CTRL/U6} {C} {^} {Y} {v} {} {OAI21X1} {0.136} {0.000} {0.335} {} {4.301} {5.016} {} {1} {(474.00, 757.50) (474.00, 751.50)} 
    NET {} {} {} {} {} {LD/tx_enable_0_int} {} {0.001} {0.000} {0.335} {0.046} {4.302} {5.017} {} {} {} 
    INST {LD/T_SR_0/U35} {A} {v} {Y} {^} {} {AOI21X1} {0.155} {0.000} {0.234} {} {4.457} {5.172} {} {1} {(474.00, 694.50) (466.80, 694.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n13} {} {0.001} {0.000} {0.234} {0.024} {4.457} {5.172} {} {} {} 
    INST {LD/T_SR_0/FE_OFC0_n13} {A} {^} {Y} {^} {} {BUFX2} {0.565} {0.000} {0.593} {} {5.023} {5.738} {} {9} {(452.40, 667.50) (447.60, 670.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/FE_OFN0_n13} {} {0.004} {0.000} {0.593} {0.445} {5.027} {5.742} {} {} {} 
    INST {LD/T_SR_0/U34} {A} {^} {Y} {v} {} {NOR2X1} {0.291} {0.000} {0.249} {} {5.318} {6.032} {} {1} {(502.80, 673.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n12} {} {0.001} {0.000} {0.249} {0.029} {5.318} {6.033} {} {} {} 
    INST {LD/T_SR_0/FE_OFC14_n12} {A} {v} {Y} {v} {} {BUFX2} {0.550} {0.000} {0.500} {} {5.869} {6.584} {} {8} {(505.20, 607.50) (510.00, 610.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/FE_OFN14_n12} {} {0.005} {0.000} {0.500} {0.376} {5.874} {6.589} {} {} {} 
    INST {LD/T_SR_0/U33} {B} {v} {Y} {^} {} {AOI22X1} {0.193} {0.000} {0.235} {} {6.068} {6.782} {} {1} {(589.20, 631.50) (586.80, 634.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n27} {} {0.001} {0.000} {0.235} {0.037} {6.068} {6.783} {} {} {} 
    INST {LD/T_SR_0/U32} {C} {^} {Y} {v} {} {OAI21X1} {0.098} {0.000} {0.346} {} {6.166} {6.881} {} {1} {(572.40, 697.50) (572.40, 691.50)} 
    NET {} {} {} {} {} {LD/T_SR_0/n29} {} {0.000} {0.000} {0.346} {0.024} {6.166} {6.881} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.003} {6.032} {0.000} {-0.715} {} {135} {(0.00, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.465} {0.000} {1.700} {6.032} {0.465} {-0.249} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 85

