\TitlePage
  \vspace*{55mm}
  \TEXT{\textbf{Palavras-Chave}}
       {Compressão de Vídeo, AV1, Transformadas, DCT, FPGA}
  \TEXT{\textbf{Resumo}}
       {Esta dissertação apresenta o estudo efetuado sob o formato de compressão de vídeo \emph{AV1}. A pesquisa efetuada confere dados estatísticos referentes a diversas opções de codificação, como o kernel de transformação mais utilizado, os tamanhos de vetores utilizados, o número de bits utilizado nas aproximações de cossenos, entre outros. Com os dados obtidos, foram implementadas medidas de otimização no encoder de referência, obtendo-se uma melhoria de 3\% no tempo total de codificação, com uma redução de 81\% na utilização de memória dedicada às aproximações do cosseno.}
  \TEXT{}
       {O algoritmo implementado em software foi de seguida descrito em VHDL, tendo sido obtidas duas implementações implementáveis. A primeira permite um elevado grau de paralelização, obtendo todos os diferentes tamanhos de vetores transformados em 22 ciclos de relógio, sendo capaz de codificar vídeo FHD a 30 frames por segundo, com uma frequência de operação de 187 MHz. A segunda minimiza a utilização de lógica, a custo de não permitir o cálculo de vários tamanhos de vetores simultaneamente. Esta implementação foi sintetizada e testada numa placa Nexys 4, obtendo 79.93\% de utilização e 50 mW de potência consumida. No kit de hardware no qual foi implementada, esta arquitetura é capaz de processar vídeo HD a 30 frames por segundo.}
\EndTitlePage
\titlepage\ \endtitlepage % empty page

\TitlePage
  \vspace*{55mm}
  \TEXT{\textbf{Keywords}}
       {Video Coding, AV1, Transform Coding, DCT, FPGA}
  \TEXT{\textbf{Abstract}}
       {This dissertation presents a study made of the video coding standard \emph{AV1}. The research provides statistical data referring to various encoding options, such as the most commonly used \emph{Transform} kernel, vector sizes, the number of bits used in cosine approximations, amongst others. With the gathered data, optimization measures were implemented on the reference encoder, achieving a 3\% increase in the total encoding time, with 81\% reduction in the memory used to store cosine coefficients.}
  \TEXT{}
       {The algorithm implemented in software was then described in VHDL, obtaining two implementable architectures. The first allows a high degree of parallelization, obtaining all transformed vector sizes within 22 clock cycles, being able to maintain FHD video at 30 frames per second, at an operating frequency of 187 MHz. The second minimizes logic utilization, although it doesn't allow the calculation of multiple vector sizes at once. This implementation was synthesized and tested on a Nexys 4 board, obtaining 79.93\% utilization and a 50 mW consumption. On the hardware kit on which it was implemented, this architecture is able to process HD video at 30 fps.}
\EndTitlePage
\titlepage\ \endtitlepage % empty page
