Director creat pentru lucrarea ISETC2018
Strcutura directorului:
./src/ - surse VHDL
./sim/ - fisiere de simulare VHDL
./ver/ - director pentru document, figuri, tabele, etc.
