# Reading C:/intelFPGA_lite/18.0/modelsim_ase/tcl/vsim/pref.tcl
# do ArquitecturaHybridARMIPS_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 10.5b Lib Mapping Utility 2016.10 Oct  5 2016
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/18.0/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+D:/ProyectosQuartus/ArquitecturaHybridARMIPS {D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Memory.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:53:24 on Sep 22,2018
# vlog -reportprogress 300 -sv -work work "+incdir+D:/ProyectosQuartus/ArquitecturaHybridARMIPS" D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Memory.sv 
# -- Compiling module Memory
# 
# Top level modules:
# 	Memory
# End time: 22:53:24 on Sep 22,2018, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/ProyectosQuartus/ArquitecturaHybridARMIPS {D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Fetch.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:53:24 on Sep 22,2018
# vlog -reportprogress 300 -sv -work work "+incdir+D:/ProyectosQuartus/ArquitecturaHybridARMIPS" D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Fetch.sv 
# -- Compiling module Fetch
# 
# Top level modules:
# 	Fetch
# End time: 22:53:24 on Sep 22,2018, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/ProyectosQuartus/ArquitecturaHybridARMIPS {D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Sumador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:53:24 on Sep 22,2018
# vlog -reportprogress 300 -sv -work work "+incdir+D:/ProyectosQuartus/ArquitecturaHybridARMIPS" D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Sumador.sv 
# -- Compiling module Sumador
# 
# Top level modules:
# 	Sumador
# End time: 22:53:24 on Sep 22,2018, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/ProyectosQuartus/ArquitecturaHybridARMIPS {D:/ProyectosQuartus/ArquitecturaHybridARMIPS/FetchTB.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:53:24 on Sep 22,2018
# vlog -reportprogress 300 -sv -work work "+incdir+D:/ProyectosQuartus/ArquitecturaHybridARMIPS" D:/ProyectosQuartus/ArquitecturaHybridARMIPS/FetchTB.sv 
# -- Compiling module FetchTB
# 
# Top level modules:
# 	FetchTB
# End time: 22:53:24 on Sep 22,2018, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
vsim work.FetchTB
# vsim work.FetchTB 
# Start time: 22:53:31 on Sep 22,2018
# Loading sv_std.std
# Loading work.FetchTB
# Loading work.Fetch
# Loading work.Sumador
# Loading work.Memory
# ** Warning: (vsim-3015) D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Fetch.sv(11): [PCDPC] - Port size (8) does not match connection size (32) for port 'sumando1'. The port definition is at: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Sumador.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /FetchTB/fetch/sumador File: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Sumador.sv
# ** Warning: (vsim-3015) D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Fetch.sv(11): [PCDPC] - Port size (8) does not match connection size (32) for port 'sumando2'. The port definition is at: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Sumador.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /FetchTB/fetch/sumador File: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Sumador.sv
# ** Warning: (vsim-3015) D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Fetch.sv(11): [PCDPC] - Port size (8) does not match connection size (32) for port 'resultado'. The port definition is at: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Sumador.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /FetchTB/fetch/sumador File: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Sumador.sv
# ** Warning: (vsim-3015) D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Fetch.sv(12): [PCDPC] - Port size (1) does not match connection size (32) for port 'wr'. The port definition is at: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Memory.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /FetchTB/fetch/memeria_instrucciones File: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Memory.sv
add wave -position end  sim:/FetchTB/fetch/pc
# ** Warning: (vsim-WLF-5000) WLF file currently in use: vsim.wlf
#           File in use by: micha  Hostname: DESKTOP-SEK4V05  ProcessID: 18128
#           Attempting to use alternate WLF file "./wlftjttyib".
# ** Warning: (vsim-WLF-5001) Could not open WLF file: vsim.wlf
#           Using alternate file: ./wlftjttyib
force -freeze sim:/FetchTB/fetch/pc 0 0
force -freeze sim:/FetchTB/fetch/pc 00000000000000000000000000000000 0
mem load -filltype value -filldata 1 -fillradix symbolic /FetchTB/fetch/memeria_instrucciones/mem(0)
mem load -filltype value -filldata 2 -fillradix symbolic /FetchTB/fetch/memeria_instrucciones/mem(1)
# (vsim-3657) Illegal character '2' for radix 'binary' found in fill pattern "2".
mem load -filltype value -filldata 2 -fillradix symbolic /FetchTB/fetch/memeria_instrucciones/mem(1)
# (vsim-3657) Illegal character '2' for radix 'binary' found in fill pattern "2".
mem load -filltype value -filldata 2 -fillradix symbolic /FetchTB/fetch/memeria_instrucciones/mem(1)
# (vsim-3657) Illegal character '2' for radix 'binary' found in fill pattern "2".
mem load -filltype value -filldata {0101 } -fillradix symbolic /FetchTB/fetch/memeria_instrucciones/mem(1)
mem load -filltype value -filldata 111100011010 -fillradix symbolic /FetchTB/fetch/memeria_instrucciones/mem(2)
run
noforce sim:/FetchTB/fetch/pc
run
restart -f
# ** Warning: (vsim-3015) D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Fetch.sv(11): [PCDPC] - Port size (8) does not match connection size (32) for port 'sumando1'. The port definition is at: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Sumador.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /FetchTB/fetch/sumador File: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Sumador.sv
# ** Warning: (vsim-3015) D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Fetch.sv(11): [PCDPC] - Port size (8) does not match connection size (32) for port 'sumando2'. The port definition is at: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Sumador.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /FetchTB/fetch/sumador File: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Sumador.sv
# ** Warning: (vsim-3015) D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Fetch.sv(11): [PCDPC] - Port size (8) does not match connection size (32) for port 'resultado'. The port definition is at: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Sumador.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /FetchTB/fetch/sumador File: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Sumador.sv
# ** Warning: (vsim-3015) D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Fetch.sv(12): [PCDPC] - Port size (1) does not match connection size (32) for port 'wr'. The port definition is at: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Memory.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /FetchTB/fetch/memeria_instrucciones File: D:/ProyectosQuartus/ArquitecturaHybridARMIPS/Memory.sv
add wave -position end  sim:/FetchTB/fetch/inst
noforce sim:/FetchTB/fetch/pc
force -freeze sim:/FetchTB/fetch/pc 0 0
mem load -filltype value -filldata 110010 -fillradix symbolic /FetchTB/fetch/memeria_instrucciones/mem(0)
mem load -filltype value -filldata 100100 -fillradix symbolic /FetchTB/fetch/memeria_instrucciones/mem(1)
mem load -filltype value -filldata 100 -fillradix symbolic /FetchTB/fetch/memeria_instrucciones/mem(2)
run
# GetModuleFileName: No se puede encontrar el módulo especificado.
# 
# 
