{"patent_id": "10-2020-0077141", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0158606", "출원번호": "10-2020-0077141", "발명의 명칭": "인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "박정훈"}}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치에 있어서,하나 이상의 회로 소자들이 배치된 제1 인쇄 회로 기판;상기 하나 이상의 회로 소자들 중 적어도 일부 회로 소자를 둘러싸고, 상기 적어도 일부 회로 소자와 인접한 내측면, 상기 내측면의 반대 면에 외측면을 형성하고, 상기 내측면과 상기 외측면 사이에 복수의 비아들이 형성된인터포저; 및상기 복수의 비아들을 통해 상기 제1 인쇄 회로 기판과 전기적으로 연결되는 제2 인쇄 회로 기판을 포함하고,상기 인터포저는,상기 내측면 또는 상기 외측면의 적어도 일부에 음각을 포함하고, 상기 인터포저의 중심에서 상기 내측면 방향으로 바라볼 때 연속적인 도전 차폐면을 포함하는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "청구항 1에 있어서,상기 연속적인 도전 차폐면은,상기 내측면 또는 상기 외측면의 적어도 일부에 배치되는 제1 도전 영역; 및상기 음각에 배치되는 제2 도전 영역을 포함하고,상기 인터포저의 중심에서 상기 내측면 방향으로 바라볼 때, 상기 제1 도전 영역과 상기 제2 도전 영역은 연속적으로 배치되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "청구항 2에 있어서,상기 제1 도전 영역과 상기 제2 도전 영역은 상기 제1 인쇄 회로 기판 또는 상기 제2 인쇄 회로 기판의 접지에직접 연결되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "청구항 2에 있어서,상기 제1 도전 영역과 상기 제2 도전 영역은 상기 인터포저에 포함된 적어도 하나의 도전성 비아에 연결되고,상기 적어도 하나의 도전성 비아는 상기 제1 인쇄 회로 기판 또는 상기 제2 인쇄 회로 기판의 접지에 전기적으로 연결되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "청구항 2에 있어서,상기 인터포저는 상기 제1 도전 영역과 상기 제2 도전 영역 사이에 배치되는 비도전 영역을 더 포함하는 전자장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "청구항 2에 있어서,상기 인터포저의 중심에서 상기 내측면 방향으로 바라볼 때, 상기 제1 도전 영역과 상기 제2 도전 영역은 일부공개특허 10-2021-0158606-3-중첩되도록 배치되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "청구항 1에 있어서,상기 인터포저는 복수의 레이어들을 포함하고,상기 내측면 또는 상기 외측면의 적어도 일부에 배치되는 제1 도전 영역은 상기 인터포저의 최외각 레이어에 배치되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "청구항 7에 있어서,상기 음각에 배치되는 제2 도전 영역은 상기 제1 도전 영역보다 내부에 배치되는 레이어에 포함되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "청구항 8에 있어서,상기 인터포저의 중심에서 상기 내측면 방향으로 바라볼 때, 상기 제1 도전 영역과 상기 제2 도전 영역은 연속적으로 배치되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "청구항 8에 있어서,상기 인터포저의 중심에서 상기 내측면 방향으로 바라볼 때, 상기 제1 도전 영역과 상기 제2 도전 영역은 일부중첩되도록 배치되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "청구항 8에 있어서,상기 제2 도전 영역의 제1 부분은 상기 제1 도전 영역의 연장선으로부터 제1 거리에 배치되고,상기 제2 도전 영역의 제2 부분은 상기 제1 도전 영역의 연장선으로부터 상기 제1 거리보다 작은 제2 거리에 배치되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "청구항 11에 있어서,상기 제2 부분에 인접한 도전성 비아는 상기 제1 부분에 인접한 도전성 비아보다 직경이 크게 형성되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "청구항 11에 있어서,상기 인터포저는 상기 제1 도전 영역과 상기 제2 도전 영역 사이에 배치되는 비도전 영역을 더 포함하고,상기 비도전 영역은 상기 제1 도전 영역과 동일한 레이어에 배치되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "청구항 13에 있어서,상기 인터포저의 중심에서 상기 내측면 방향으로 바라볼 때, 상기 비도전 영역은 상기 제2 도전 영역과 일부 중첩되도록 배치되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "전자 장치에 있어서,공개특허 10-2021-0158606-4-하나 이상의 회로 소자들이 배치된 제1 인쇄 회로 기판;상기 하나 이상의 회로 소자들 중 적어도 일부 회로 소자를 둘러싸고, 상기 적어도 일부 회로 소자와 인접한 내측면, 상기 내측면의 반대 면에 외측면을 형성하고, 상기 내측면과 상기 외측면 사이에 복수의 비아들이 형성된인터포저; 및상기 복수의 비아들을 통해 상기 제1 인쇄 회로 기판과 전기적으로 연결되는 제2 인쇄 회로 기판을 포함하고,상기 인터포저는,복수의 레이어를 포함하고,상기 복수의 레이어 중 제1 레이어에 배치되는 제1 도전 영역 및 제2 레이어에 배치되는 제2 도전 영역을 포함하고,상기 인터포저의 중심에서 상기 내측면 방향으로 바라볼 때, 상기 제1 도전 영역 및 상기 제2 도전 영역은 연속적으로 배치되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "청구항 15에 있어서,상기 제1 레이어는 상기 내측면 또는 상기 외측면에 배치되고,상기 제2 레이어는 상기 제1 레이어로부터 제1 거리만큼 상기 인터포저의 내부에 배치되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "청구항 15에 있어서,상기 제2 도전 영역은 적어도 둘 이상의 레이어들에 걸쳐서 배치되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "청구항 17에 있어서,상기 제2 도전 영역의 제1 부분은 상기 제1 도전 영역의 연장선으로부터 제1 거리에 배치되고,상기 제2 도전 영역의 제2 부분은 상기 제1 도전 영역의 연장선으로부터 상기 제1 거리보다 작은 제2 거리에 배치되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "청구항 18에 있어서,상기 제2 부분에 인접한 도전성 비아는 상기 제1 부분에 인접한 도전성 비아보다 직경이 크게 형성되는 전자 장치."}
{"patent_id": "10-2020-0077141", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "청구항 15에 있어서,상기 인터포저는 상기 제1 레이어에 배치되는 비도전 영역을 더 포함하고,상기 인터포저의 중심에서 상기 내측면 방향으로 바라볼 때, 상기 비도전 영역은 상기 제2 도전 영역과 적어도일부 중첩되도록 배치되는 전차 장치."}
{"patent_id": "10-2020-0077141", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "하나 이상의 회로 소자들이 배치된 제1 인쇄 회로 기판; 상기 하나 이상의 회로 소자들 중 적어도 일부 회로 소 자를 둘러싸고, 상기 적어도 일부 회로 소자와 인접한 내측면, 상기 내측면의 반대 면에 외측면을 형성하고, 상 기 내측면과 상기 외측면 사이에 복수의 비아들이 형성된 인터포저; 및 상기 복수의 비아들을 통해 상기 제1 인 쇄 회로 기판과 전기적으로 연결되는 제2 인쇄 회로 기판을 포함하는 전자 장치가 개시된다. 상기 인터포저는, 상기 내측면 또는 상기 외측면의 적어도 일부에 음각을 포함하고, 상기 인터포저의 중심에서 상기 내측면 방향으 로 바라볼 때 연속적인 도전 차폐면을 포함할 수 있다. 이 외에도 명세서를 통해 파악되는 다양한 실시 예가 가 능하다."}
{"patent_id": "10-2020-0077141", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 문서에서 개시되는 실시 예들은, 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치와 관련된다."}
{"patent_id": "10-2020-0077141", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 장치는 복수개의 전자 부품이 실장되는 기판을 포함할 수 있다. 스마트폰과 같은 전자 장치에 탑재되는 기 능이 점점 다양화됨에 따라 전자 부품의 클럭(clock) 주파수가 높아지고 데이터 전송 속도가 빨라지고 있다. 높은 주파수로 동작하는 전자 부품에 의해 전자기 간섭(EMI: electromagnetic interference)이 발생될 수 있다. 전자기 간섭은 전자 장치의 RF 통신 시 노이즈로 작용할 수 있고, 이에 의해 RF 통신 성능은 저하될 수 있다. 전자기 간섭을 방지하기 위해 차폐용 쉴드 캔이 사용되거나 차폐제가 도포되거나 전자파 흡수 부재가 사 용될 수 있다. 쉴드 캔은 금속 소재로 이루어지며 전자 부품을 덮을 수 있다."}
{"patent_id": "10-2020-0077141", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "전자 장치를 소형화 하기 위해, 전자 장치에 사용되는 기판은 소형화될 수 있다. 기판의 소형화로 인하여, 복수 의 기판을 인터포저를 통해 적층하여 사용하는 방법이 활용될 수 있다. 이때 EMI 차폐를 위하여 인터포저의 측 면에 도금이 수행될 수 있다. 다만, 인터포저의 제작 공정 상, 인터포저의 측면 도금의 일부에 도금이 되지 않 는 부분이 발생할 수 있다. 본 문서에 개시되는 실시 예들은, 제1 인쇄 회로 기판과 제2 인쇄 회로 기판 사이에 배치되는 인터포저를 포함 하고, 인터포저의 중심에서 측면 방향으로 바라볼 때 연속적인 도금 차폐면을 형성하여 차폐 성능이 향상된 차 폐 공간을 형성할 수 있는 전자 장치를 제공하고자 한다."}
{"patent_id": "10-2020-0077141", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 문서에 개시되는 일 실시 예에 따른 전자 장치는, 하나 이상의 회로 소자들이 배치된 제1 인쇄 회로 기판; 상기 하나 이상의 회로 소자들 중 적어도 일부 회로 소자를 둘러싸고, 상기 적어도 일부 회로 소자와 인접한 내 측면, 상기 내측면의 반대 면에 외측면을 형성하고, 상기 내측면과 상기 외측면 사이에 복수의 비아들이 형성된 인터포저; 및 상기 복수의 비아들을 통해 상기 제1 인쇄 회로 기판과 전기적으로 연결되는 제2 인쇄 회로 기판 을 포함할 수 있다. 상기 인터포저는, 상기 내측면 또는 상기 외측면의 적어도 일부에 음각을 포함하고, 상기 인터포저의 중심에서 상기 내측면 방향으로 바라볼 때 연속적인 도전 차폐면을 포함할 수 있다. 또한, 본 문서에 개시되는 일 실시 예에 따른 전자 장치는, 하나 이상의 회로 소자들이 배치된 제1 인쇄 회로 기판; 상기 하나 이상의 회로 소자들 중 적어도 일부 회로 소자를 둘러싸고, 상기 적어도 일부 회로 소자와 인 접한 내측면, 상기 내측면의 반대 면에 외측면을 형성하고, 상기 내측면과 상기 외측면 사이에 복수의 비아들이 형성된 인터포저; 및 상기 복수의 비아들을 통해 상기 제1 인쇄 회로 기판과 전기적으로 연결되는 제2 인쇄 회 로 기판을 포함할 수 있다. 상기 인터포저는, 복수의 레이어를 포함하고, 상기 복수의 레이어 중 제1 레이어에 배치되는 제1 도전 영역 및 제2 레이어에 배치되는 제2 도전 영역을 포함하고, 상기 인터포저의 중심에서 상기 내측면 방향으로 바라볼 때, 상기 제1 도전 영역 및 상기 제2 도전 영역은 연속적으로 배치될 수 있다."}
{"patent_id": "10-2020-0077141", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 문서에 개시되는 실시 예들에 따르면, 차폐 성능이 향상된 차폐 공간을 형성할 수 있다. 본 문서에 개시되는 실시 예들에 따르면, 인터포저의 측면에 음각을 포함하여, 차폐 공간 내 실장 공간을 확장 할 수 있다. 이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다."}
{"patent_id": "10-2020-0077141", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형 태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/ 또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다. 도 1은 일 실시 예에 따른 전자 장치의 전면의 사시도이다. 도 2는, 도 1의 전자 장치의 후면의 사시도이다. 도 1 및 도 2를 참조하면, 일 실시 예에 따른 전자 장치는, 제1 면(또는 전면)(110A), 제2 면(또는 후 면)(110B), 및 제1 면(110A) 및 제2 면(110B) 사이의 공간을 둘러싸는 측면(110C)을 포함하는 하우징을 포함할 수 있다. 다른 실시 예(미도시)에서는, 하우징은, 도 1의 제1 면(110A), 제2 면(110B) 및 측면(110C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시 예에 따르면, 제1 면(110A)은 적어도 일부분이 실질적으 로 투명한 전면 플레이트(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트) 에 의하여 형성될 수 있다. 제2 면(110B)은 실질적으로 불투명한 후면 플레이트에 의하여 형성될 수 있다. 상기 후면 플레이트는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레 스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면 (110C)은, 전면 플레이트 및 후면 플레이트와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조 (또는 “측면 부재”)에 의하여 형성될 수 있다. 어떤 실시 예에서는, 후면 플레이트 및 측면 베젤 구조는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다. 도시된 실시 예에서는, 상기 전면 플레이트는, 상기 제1 면(110A)으로부터 상기 후면 플레이트 쪽으 로 휘어져 심리스하게(seamless) 연장된 2개의 제1 영역(110D)들을, 상기 전면 플레이트의 긴 엣지(long edge) 양단에 포함할 수 있다. 도시된 실시 예(도 2 참조)에서, 상기 후면 플레이트는, 상기 제2 면(110 B)으로부터 상기 전면 플레이트 쪽으로 휘어져 심리스하게 연장된 2개의 제2 영역(110E)들을 긴 엣지 양단 에 포함할 수 있다. 어떤 실시 예에서는, 상기 전면 플레이트(또는 상기 후면 플레이트)가 상기 제1 영역(110D)들(또는 상기 제2 영역(110E)들) 중 하나 만을 포함할 수 있다. 다른 실시 예에서는, 상기 제1 영역 (110D)들 또는 제2 영역(110E)들 중 일부가 포함되지 않을 수 있다. 상기 실시 예들에서, 상기 전자 장치 의 측면에서 볼 때, 측면 베젤 구조는, 상기와 같은 제1 영역(110D)들 또는 제2 영역(110E)들이 포함되지 않는 측면 쪽에서는 제1 두께(또는 폭)을 가지고, 상기 제1 영역(110D)들 또는 제2 영역(110E)들을 포함한 측면 쪽에서는 상기 제1 두께보다 얇은 제2 두께를 가질 수 있다. 일 실시 예에 따르면, 전자 장치는, 디스플레이, 오디오 모듈(103, 107, 114), 센서 모듈(104, 116, 119), 카메라 모듈(105, 112, 113), 키 입력 장치, 발광 소자, 및 커넥터 홀(108, 109) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치는, 구성요소들 중 적어도 하나(예: 키 입력 장치, 또는 발광 소자)를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 디스플레이는, 예를 들어, 전면 플레이트의 상당 부분을 통하여 노출될 수 있다. 어떤 실시 예에서는, 상기 제1 면(110A), 및 상기 측면(110C)의 제1 영역(110D)들을 형성하는 전면 플레이트를 통하 여 상기 디스플레이의 적어도 일부가 노출될 수 있다. 어떤 실시 예에서는, 디스플레이의 모서리를 상기 전면 플레이트의 인접한 외곽 형상과 대체로 동일하게 형성할 수 있다. 다른 실시 예(미도시)에서는,디스플레이가 노출되는 면적을 확장하기 위하여, 디스플레이의 외곽과 전면 플레이트의 외곽 간 의 간격이 대체로 동일하게 형성될 수 있다. 다른 실시 예(미도시)에서는, 디스플레이의 화면 표시 영역의 일부에 리세스 또는 개구부(opening)을 형성 하고, 상기 리세스 또는 상기 개구부(opening)와 정렬되는 오디오 모듈, 센서 모듈, 카메라 모듈 , 및 발광 소자 중 적어도 하나 이상을 포함할 수 있다. 다른 실시 예(미도시)에서는, 디스플레이 의 화면 표시 영역의 배면에, 오디오 모듈, 센서 모듈, 카메라 모듈, 지문 센서, 및 발광 소자 중 적어도 하나 이상을 포함할 수 있다. 다른 실시 예(미도시)에서는, 디스플레이는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시 예에서는, 상기 센서 모듈(104, 119)의 적어도 일부, 및/또는 키 입력 장치의 적어도 일부가, 상기 제1 영역(110D)들, 및/또는 상기 제2 영역(110E)들에 배치될 수 있다. 오디오 모듈(103, 107, 114)은, 마이크 홀 및 스피커 홀(107, 114)을 포함할 수 있다. 마이크 홀은 외부의 소리를 획득하기 위한 마이크가 내부에 배치될 수 있고, 어떤 실시 예에서는 소리의 방향을 감지할 수 있도록 복수개의 마이크가 배치될 수 있다. 스피커 홀(107, 114)은, 외부 스피커 홀 및 통화용 리시버 홀 을 포함할 수 있다. 어떤 실시 예에서는 스피커 홀(107, 114)과 마이크 홀이 하나의 홀로 구현되거나, 스피커 홀(107, 114) 없이 스피커가 포함될 수 있다(예: 피에조 스피커). 센서 모듈(104, 116, 119)은, 전자 장치의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신 호 또는 데이터 값을 생성할 수 있다. 센서 모듈(104, 116, 119)은, 예를 들어, 하우징의 제1 면(110A)에 배치된 제1 센서 모듈(예: 근접 센서) 및/또는 제2 센서 모듈(미도시)(예: 지문 센서), 및/또는 상기 하우 징의 제2 면(110B)에 배치된 제3 센서 모듈(예: HRM 센서) 및/또는 제4 센서 모듈 (예: 지문 센서)을 포함할 수 있다. 상기 지문 센서는 하우징의 제1면(110A)(예: 디스플레이뿐만 아니라 제2면 (110B)에 배치될 수 있다. 전자 장치는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습 도 센서, 또는 조도 센서 중 적어도 하나를 더 포함할 수 있다. 카메라 모듈(105, 112, 113)은, 전자 장치의 제1 면(110A)에 배치된 제1 카메라 장치, 및 제2 면 (110B)에 배치된 제2 카메라 장치, 및/또는 플래시를 포함할 수 있다. 상기 카메라 장치들(105, 11 2)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시(11 3)는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시 예에서는, 2개 이상 의 렌즈들(적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치의 한 면에 배치될 수 있다. 키 입력 장치는, 하우징의 측면(110C)에 배치될 수 있다. 다른 실시 예에서는, 전자 장치는 상 기 언급된 키 입력 장치 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치는 디스플레이 상에 소프트 키 등 다른 형태로 구현될 수 있다. 어떤 실시 예에서, 키 입력 장치는 하우징 의 제2면(110B)에 배치된 센서 모듈을 포함할 수 있다. 발광 소자는, 예를 들어, 하우징의 제1 면(110A)에 배치될 수 있다. 발광 소자는, 예를 들어, 전자 장치의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시 예에서는, 발광 소자는, 예를 들어, 카메라 모듈의 동작과 연동되는 광원을 제공할 수 있다. 발광 소자는, 예를 들어, LED, IR LED 및 제 논 램프를 포함할 수 있다. 커넥터 홀(108, 109)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB 커넥 터)를 수용할 수 있는 제1 커넥터 홀, 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있는 제2 커넥터 홀(예를 들어, 이어폰 잭)을 포함할 수 있다. 도 3은, 도 1의 전자 장치의 분해 사시도이다. 도 4는, 도 3의 전자 장치의 제1 인쇄 회로 기판과 제2 인쇄 회 로 기판의 분해 사시도이다. 도 3을 참조하면, 전자 장치는, 측면 베젤 구조(예: 측면 부재), 제1 지지 부재(예: 브라켓), 전면 플레이트, 디스플레이, 제1 인쇄 회로 기판, 배터리, 제2 지지 부재(예: 리어 케이스), 안테나, 후면 플레이트, 제2 인쇄 회로 기판 및 인터포저를 포함할 수 있다. 어 떤 실시 예에서는, 전자 장치는, 구성요소들 중 적어도 하나(예: 제1 지지 부재, 또는 제2 지지 부재 )를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 전자 장치의 구성요소들 중 적어도 하나는, 도 1 또는 도 2의 전자 장치의 구성요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되 는 설명은 이하 생략한다. 제1 지지 부재는, 전자 장치 내부에 배치되어 측면 베젤 구조와 연결될 수 있거나, 측면 베젤 구조와 일체로 형성될 수 있다. 제1 지지 부재는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제1 지지 부재는, 일면에 디스플레이가 결합되고 타면에 제1 인쇄 회로 기판이 결합될 수 있다. 제1 인쇄 회로 기판에는, 프로세서, 메모리, 및/또는 인터페이스가 장 착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그 널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다. 메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이 스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치 를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다. 배터리는 전자 장치의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충 전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리의 적어도 일부는, 예를 들어, 제1 인쇄 회로 기판과 실질적으로 동일 평면 상에 배치될 수 있다. 배터리는 전 자 장치 내부에 일체로 배치될 수 있고, 전자 장치와 탈부착 가능하게 배치될 수도 있다. 안테나는, 후면 플레이트와 배터리 사이에 배치될 수 있다. 안테나는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테 나를 포함할 수 있다. 안테나는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무 선으로 송수신 할 수 있다. 다른 실시 예에서는, 측면 베젤 구조 및/또는 상기 제1 지지 부재의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다. 도 3 및 도 4를 참조하면, 전자 장치는 제1 인쇄 회로 기판(예: 메인 회로 기판, 제1 기판)과 제2 인 쇄 회로 기판(예: 서브 회로 기판, 제2 기판) 사이에 차폐 공간을 형성하는 인터포저 (interposer)를 더 포함할 수 있다. 인터포저는 다양한 형상(예: 다각형, 원형)의 링 부재로 이루어 질 수 있다. 일 실시 예에 따르면, 제1 인쇄 회로 기판은 하나 이상의 전기 소자(예: 제1 전기 소자, 제2 전기 소 자), 전기 소자들을 전기적으로 연결하는 배선, 또는 접지(GND)를 포함할 수 있다. 일 실시 예에 따르면, 제2 인쇄 회로 기판은, 제2 인쇄 회로 기판에 실장된 전기 소자의 종류 및/또는 기능에 따라, 제1 인쇄 회로 기판의 제1 면 또는 상기 제1 면에 대향하는 제1 인쇄 회로 기판의 제2 면에 배치될 수 있다. 일 실시 예에 따르면, 인터포저는 제1 인쇄 회로 기판과 제2 인쇄 회로 기판 사이의 차폐 공간 을 둘러싸도록 제1 인쇄 회로 기판과 제2 인쇄 회로 기판 사이에 형성될 수 있다. 일 예로, 도 3에 도시된 바와 같이, 제2 인쇄 회로 기판은 후면 플레이트 방향(예: 전자 장치의 후면 방향)에 배 치(또는 제1 인쇄 회로 기판과 후면 플레이트 사이에 배치)되며, 인터포저는 제1 인쇄 회로 기 판의 제2 면(예: 후면 플레이트를 향하는 제2 면)에 배치될 수 있다. 다른 예로(미도 시), 제2 인쇄 회로 기판은 전면 플레이트 방향(예: 전자 장치의 전면 방향)에 배치(또는 제1 인쇄 회로 기판과 제1 지지 부재 사이에 배치)되며, 인터포저는 제1 인쇄 회로 기판의 제1 면(예: 전면 플레이트를 향하는 제1 면)에 배치될 수 있다. 일 실시 예에 따르면, 제2 인쇄 회로 기판은 제1 인쇄 회로 기판과 후면 플레이트 사이에 배치 될 수 있다. 즉, 제2 인쇄 회로 기판은 후면 플레이트를 향하는 제1 인쇄 회로 기판의 제2 면 에 배치될 수 있다. 일 예로, 제2 인쇄 회로 기판은 RF 신호를 방사하는 안테나 기판일 수 있다. 또 는 제2 인쇄 회로 기판에 포함된 제3 전기 소자는 통신 모듈을 포함할 수 있다. 제2 인쇄 회로 기판 은 제2 인쇄 회로 기판으로부터 방사되는 RF 신호가 후면 플레이트를 통과하도록, 제1 인쇄 회 로 기판과 후면 플레이트 사이에 배치될 수 있다. 어떤 실시 예에 따르면, 제2 인쇄 회로 기판은 제1 인쇄 회로 기판과 제1 지지 부재(예: 도 3의 측면 부재에 포함된 브라켓) 사이에 배치될 수 있다. 제2 인쇄 회로 기판은 하나 이상의 전기 소자 (예: 제3 전기 소자), 전기 소자들을 전기적으로 연결하는 배선, 및 접지를 포함할 수 있다. 일 실시 예에 따르면, 제1 인쇄 회로 기판 또는 제2 인쇄 회로 기판에 실장된 전기 소자는 능동 소자 와 수동 소자를 포함할 수 있다. 제1 인쇄 회로 기판과 제2 인쇄 회로 기판은 사이에 소정의 공간(예: 도 4의 차폐 공간)이 형성되도록 이격 배치될 수 있다. 제2 인쇄 회로 기판의 적어도 일부 는 제1 인쇄 회로 기판의 적어도 일부와 마주볼 수 있다. 일 실시 예에 따르면, 인터포저는 제1 면과, 제1 면에 대향하는 제2 면과, 제1 면과 제2 면을 연결하는 측면을 포함할 수 있다. 인터포저의 제1 면은 제1 인쇄 회로 기판(15 0)에 배치되고, 제2 면은 제2 인쇄 회로 기판에 배치될 수 있다. 일 실시 예에 따르면, 인터포저는 제1 인쇄 회로 기판의 제1 면 또는 제2 면 배치될 수 있다. 일 예로, 제2 인쇄 회로 기판이 후면 플레이트를 향하는 경우, 인터포저는 도 4에 도시된 바와 같이, 제1 인쇄 회로 기판의 제2 면에 배치될 수 있다. 다른 예로, 제2 인쇄 회로 기판이 전면 플레이트을 향하는 경우, 인터포저는 제1 인쇄 회로 기판의 제1 면에 배치될 수 있 다. 인터포저는 제1 인쇄 회로 기판의 적어도 일부 영역을 둘러싸도록 배치될 수 있다. 일 실시 예에 따르면, 인터포저는 내부에 차폐 공간을 형성하며, 차폐 공간 내부에 포함된 제1 인쇄 회로 기판에는 적어도 하나의 전기 소자가 배치될 수 있다. 도 4를 참조하면, 차폐 공간 내부의 제1 인쇄 회로 기판에는 제1 전기 소자가 배치될 수 있으며, 차폐 공간 외부의 제1 인쇄 회로 기판에는 제2 전기 소자가 배치될 수 있다. 일 실시 예에 따르면, 제2 인쇄 회로 기판은 차폐 공간의 외측을 향하는 제1 면 및 차폐 공간 의 내측을 향하는 제2 면를 포함할 수 있다. 제2 인쇄 회로 기판의 제2 면의 적어도 일 부 영역은 인터포저에 의해 둘러싸일 수 있다. 차폐 공간 내부의 제2 인쇄 회로 기판에는 제3 전기 소자가 배치될 수 있다. 일 실시 예에 따르면, 제2 인쇄 회로 기판은 다양한 크기로 형성될 수 있다. 예를 들면, 제2 인쇄 회로 기 판은 제1 인쇄 회로 기판과 동일한 크기로 형성되거나, 또는 제2 인쇄 회로 기판은 제1 인쇄 회 로 기판보다 작게 형성되거나, 또는 제2 인쇄 회로 기판은 제1 인쇄 회로 기판보다 크게 형성될 수 있다. 제2 인쇄 회로 기판은 인터포저의 형상과 대응되는 형상으로 형성될 수 있다. 도면에 도시 되는 제1 인쇄 회로 기판과 제2 인쇄 회로 기판의 형상은 예시에 불과하며 각 기판은 다양한 형상으 로 형성될 수 있다. 도 5a는 일 실시 예에 따른 전자 장치에 포함된 인터포저의 형성 과정의 일 예를 나타내는 도면이다. 도 5a에서, 501은 인터포저 어레이를 포함하는 인터포저 원판을 보여준다. 502는 인터포저 어레이에 측면 도금 을 수행한 후, 브릿지(예: 제1 브릿지 및 제2 브릿지)를 제거하여 비도전 영역을 포함하는 인터포 저를 보여준다. 503은 제1 도전 영역 및 제2 도전 영역을 통해 연속적인 도전 차폐면을 포함하 는 인터포저를 보여준다. 도 5a를 참조하면, 인터포저는 인터포저 원판(예: PCB(printed circuit board) 원판)의 일부를 분리 및 가공하여 형성될 수 있다. 예를 들면, 인터포저 원판에는 인터포저 어레이가 형성될 수 있다. 일 예로, 상기 인터포저 어레이는 예비 인터포저들(20_1, 20_2, 20_3)을 포함할 수 있다. 예비 인터포저들(20_1, 20_2, 20_3)은 브릿지(예: 제1 브릿지 및 제2 브릿지)를 통해 연결될 수 있다. 인터포저 원판에는 상기 브릿지에 대응하는 위치에 복수의 슬릿(예: 도 6 내지 도 10의 슬릿)이 형성될 수 있다. 예비 인터포저들 (20_1, 20_2, 20_3)에는 복수의 도전성 비아들이 형성될 수 있다. 일 실시 예에 따르면, 상기 인터포저 어레이의 측면 및 상기 복수의 슬릿(예: 슬릿)의 내측면에는 도금 작 업이 수행될 수 있다. 커팅 작업을 통해 상기 브릿지 및 상기 슬릿의 일부는 제거되고, 503과 같이, 인터포저 는 인터포저 원판에서 분리될 수 있다. 503에서, 인터포저는 제1 도전 영역 및 제2 도전 영 역을 포함할 수 있다. 인터포저의 중심에서 인터포저의 내측면을 바라볼 때, 제1 도전 영역 및 제2 도전 영역은 연속적인 도전 차폐면을 형성하여, 인터포저는 도전성 비아를 통해 전달되 는 전기적인 잡음에 대하여 차폐 성능이 향상될 수 있다. 만약에, 예비 인터포저들(20_1, 20_2, 20_3)에 슬릿의 도금 작업 없이 슬릿의 위치에 일반적인 도전 성 비아가 형성되면, 502와 같이, 상기 브릿지(예: 제1 브릿지 또는 제2 브릿지)의 커팅 부분에는 비도전 영역이 형성될 수 있다. 비도전 영역에 인접한 도전성 비아를 통해 전기적인 잡음이 포함된 신호 가 전달된다면, 상기 전기적인 잡음은 제1 도전 영역만으로는 차폐가 불가능할 수 있다. 도 5b는 다양한 실시 예에 따른 전자 장치에 포함된 인터포저의 형성 과정의 다른 예를 나타내는 도면이다. 도 5b에서, 511은 인터포저 어레이를 포함하는 인터포저 원판을 보여준다. 512는 제1 도전 영역 및 제2 도전 영역을 통해 연속적인 도전 차폐면을 포함하는 인터포저를 보여준다. 도 5b를 참조하면, 인터포저는 인터포저 원판의 일부를 분리 및 가공하여 형성될 수 있다. 예를 들면, 인터포저 원판에는 인터포저 어레이가 형성될 수 있다. 일 예로, 상기 인터포저 어레이는 예비 인터포저들 (20_1, 20_2, 20_3)을 포함할 수 있다. 예비 인터포저들(20_1, 20_2, 20_3)은 브릿지를 통해 연결될 수 있 다. 예비 인터포저들(20_1, 20_2, 20_3)은 도 5b와 달리 내부 브릿지(예: 도 5a의 제2 브릿지)를 포함하지 않을 수 있다. 예컨대, 예비 인터포저들(20_1, 20_2, 20_3) 각각의 크기가 작은 경우, 상기 내부 브릿지는 인터 포저 어레이에 형성되는 않을 수 있다. 도 5b의 인터포저의 형성 과정은 도 5a의 형성 과정과 동일 또는 유사하므로, 인터포저의 형성 과정에 있어서 중복되는 설명은 생략한다. 도 6은, 도 5a의 A 부분을 Z축 방향에서 바라본 인터포저의 일 예를 나타내는 도면이다. 도 6의 제1 상태 및 제2 상태는 인터포저의 형성 과정의 일 예를 나타낸다. 측면도는 화살표(B) 방향(예: 인터포 저의 중심에서 인터포저의 내측면 방향, Y축의 음의 방향)으로 바라본 인터포저의 내측면 모습 을 나타낸다. 도 5a 및 도 6을 참조하면, 제1 상태에서, 인터포저 원판에 슬릿이 형성될 수 있다. 인터포저 원 판의 내측면 및 슬릿의 내측면에 도금 작업(예: 제1 도전 영역, 제2 도전 영역)이 수행될 수 있다. 또한, 인터포저 원판에 복수의 도전성 비아들이 형성될 수 있다. 제2 상태에서, 브릿지(예: 제1 브릿지 또는 제2 브릿지)와 슬릿의 일부는 커팅 작업을 통해 제거되고, 인터포저는 인터 포저 원판에서 분리될 수 있다. 상기 커팅 작업을 통해 인터포저에는 음각이 형성될 수 있다. 일 실시 예에 따르면, 인터포저는 내측면 또는 외측면의 적어도 일부에 제1 도전 영역을 포함할 수 있다. 인터포저는 음각의 일부에 제2 도전 영역을 포함할 수 있다. 측면도를 참조하면, 화 살표(B) 방향(예: 인터포저의 중심에서 인터포저의 내측면 방향, Y축의 음의 방향)으로 바라볼 때, 제1 도전 영역 및 제2 도전 영역은 연속적으로(또는 일부 중첩되도록) 배치될 수 있다. 또는, 화살표 (B) 방향으로 바라볼 때, 제1 도전 영역 및 제2 도전 영역은 연속적인 도전 차폐면을 형성할 수 있다. 일 예로, 제1 도전 영역과 제2 도전 영역은 인터포저 내에서 서로 다른 레이어(layer)에 배치될 수 있다. 제1 도전 영역과 제2 도전 영역 사이에는 비도전 영역이 배치될 수 있다. 제2 도전 영역은 화살표(B) 방향으로 바라볼 때 일부 중첩되어 배치될 수 있다. 일 실시 예에 따르면, 제1 도전 영역 및 제2 도전 영역은 도 4의 제1 인쇄 회로 기판 또는 제2 인쇄 회로 기판의 접지에 연결될 수 있다. 예를 들면, 제1 도전 영역 및 제2 도전 영역은 직접 제1 인쇄 회로 기판 또는 제2 인쇄 회로 기판의 접지에 연결될 수 있다. 또는 제1 도전 영역 및 제2 도전 영역은 인접한 도전성 비아에 연결되고, 상기 인접한 도전성 비아는 제1 인쇄 회로 기판 또 는 제2 인쇄 회로 기판의 접지에 연결될 수 있다. 일 실시 예에 따르면, 인터포저의 내측면 또는 외측면에 배치된 제1 도전 영역 및 제2 도전 영역 은 인터포저에 포함된 도전성 비아에 대하여 향상된 차폐 성능을 제공할 수 있다. 일 예로, 음각 에 인접한 적어도 하나의 도전성 비아를 통해 전자기적 잡음이 포함된 신호가 전송되는 경우, 제2 도전 영 역은 상기 전자기적 잡음이 인터포저의 내측면 또는 외측면을 통해 방출되는 것(예: 상기 전자기적 잡음이 도 4의 제1 전기 소자, 제2 전기 소자 또는 제3 전기 소자에 영향을 미치는 것)을 감소시키거 나 방지할 수 있다. 도 7은, 도 5a의 A 부분을 Z축 방향에서 바라본 인터포저의 다른 예를 나타내는 도면이다. 도 7의 제1 상태 및 제2 상태는 인터포저의 형성 과정의 일 예를 나타낸다. 측면도는 화살 표(B) 방향(예: 인터포저의 중심에서 인터포저의 내측면 방향, Y축의 음의 방향)으로 바라본 인터포 저의 내측면 모습을 나타낸다. 도 5a 및 도 7을 참조하면, 제1 상태 및 제2 상태를 통해, 인터포저 원판에서 음각을 포함 하는 인터포저가 형성될 수 있다. 인터포저가 형성되는 과정은 도 6의 인터포저가 형성되는 과정과 동일 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다. 일 실시 예에 따르면, 제1 상태에서, 도 6의 경우와 다르게 슬릿의 일부는 X축 방향으로 바라볼 때 제1 도전 영역과 일부 중첩되도록 굴곡되어 형성될 수 있다. 예를 들면, 제2 상태에서, 음각은 도 6의 음각보다 체적이 감소할 수 있다. 또는 제2 도전 영역은 인접한 도전성 비아와의 이격 거리가 도 6의 경우보다 증가할 수 있다. 일 실시 예에 따르면, 인터포저는 내측면 또는 외측면의 적어도 일부에 제1 도전 영역을 포함할 수 있다. 인터포저는 음각의 일부에 제2 도전 영역을 포함할 수 있다. 측면도를 참조하면, 화 살표(B) 방향(예: 인터포저의 중심에서 인터포저의 내측면 방향, Y축의 음의 방향)으로 바라볼 때, 제1 도전 영역 및 제2 도전 영역은 연속적으로(또는 일부 중첩되도록) 배치될 수 있다. 또는, 화살표 (B) 방향으로 바라볼 때, 제1 도전 영역 및 제2 도전 영역은 연속적인 도전 차폐면을 형성할 수 있다. 일 예로, 제1 도전 영역과 제2 도전 영역은 인터포저 내에서 서로 다른 레이어(layer)에 배치될 수 있다. 제1 도전 영역과 제2 도전 영역 사이에는 비도전 영역이 배치될 수 있다. 제2 도전 영역은 화살표(B) 방향으로 바라볼 때 일부 중첩되어 배치될 수 있다. 일 실시 예에 따르면, 인터포저의 내측면 또는 외측면에 배치된 제1 도전 영역 및 제2 도전 영역 은 인터포저에 포함된 도전성 비아에 대하여 향상된 차폐 성능을 제공할 수 있다. 일 예로, 음각 에 인접한 적어도 하나의 도전성 비아를 통해 전자기적 잡음이 포함된 신호가 전송되는 경우, 제2 도전 영 역은 상기 전자기적 잡음이 인터포저의 내측면 또는 외측면을 통해 방출되는 것(예: 상기 전자기적 잡음이 도 4의 제1 전기 소자, 제2 전기 소자 또는 제3 전기 소자에 영향을 미치는 것)을 감소시키거 나 방지할 수 있다. 다른 예로(미도시), 제2 도전 영역에 인접한 도전성 비아는 다른 비아들보다 직경이 크게 형성될 수 있다. 도 8은, 도 5a의 A 부분을 Z축 방향에서 바라본 인터포저의 또 다른 예를 나타내는 도면이다. 도 8의 제1 상태 및 제2 상태는 인터포저의 형성 과정의 일 예를 나타낸다. 측면도는 화살 표(B) 방향(예: 인터포저의 중심에서 인터포저의 내측면 방향, Y축의 음의 방향)으로 바라본 인터포 저의 내측면 모습을 나타낸다. 도 5a 및 도 8을 참조하면, 제1 상태 및 제2 상태를 통해, 인터포저 원판에서 음각을 포함 하는 인터포저가 형성될 수 있다. 인터포저가 형성되는 과정은 도 6 또는 도 7의 인터포저가 형 성되는 과정과 동일 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다. 일 실시 예에 따르면, 제1 상태에서, 도 6의 경우와 다르게 슬릿의 일부는 X축 방향으로 바라볼 때 제1 도전 영역과 일부 중첩되도록 굴곡되어 형성될 수 있다. 제2 상태에서, 도 7의 경우와 다르게 브 릿지(예: 제1 브릿지 또는 제2 브릿지)는 제1 도전 영역이 포함된 평면을 따라 커팅 작업하여 제 거될 수 있다. 따라서, 비도전 영역은 제1 도전 영역에서 연장되는 평면에 배치될 수 있다. 예를 들 면, 제2 상태에서, 음각은 도 7의 음각보다 체적이 감소할 수 있다. 일 실시 예에 따르면, 인터포저는 내측면 또는 외측면의 적어도 일부에 제1 도전 영역을 포함할 수 있다. 인터포저는 음각의 일부에 제2 도전 영역을 포함할 수 있다. 측면도를 참조하면, 화 살표(B) 방향(예: 인터포저의 중심에서 인터포저의 내측면 방향, Y축의 음의 방향)으로 바라볼 때, 제1 도전 영역 및 제2 도전 영역은 연속적으로(또는 일부 중첩되도록) 배치될 수 있다. 측면도 에서, X축 방향으로는 제1 도전 영역과 제2 도전 영역 사이에 비도전 영역이 배치되어 있지만, Y축 방향으로 제2 도전 영역이 비도전 영역과 중첩되어 배치될 수 있다. 따라서, 화살표(B) 방향으로 바라볼 때, 제1 도전 영역 및 제2 도전 영역은 연속적인 도전 차폐면을 형성할 수 있다. 일 예로, 제 1 도전 영역과 제2 도전 영역은 인터포저 내에서 서로 다른 레이어(layer)에 배치될 수 있다. 제1 도전 영역과 제2 도전 영역 사이에는 비도전 영역이 배치될 수 있다. 제2 도전 영역은 화살표(B) 방향으로 바라볼 때 일부 중첩되어 배치될 수 있다. 일 실시 예에 따르면, 인터포저의 내측면 또는 외측면에 배치된 제1 도전 영역 및 제2 도전 영역 은 인터포저에 포함된 도전성 비아에 대하여 향상된 차폐 성능을 제공할 수 있다. 일 예로, 음각 에 인접한 적어도 하나의 도전성 비아를 통해 전자기적 잡음이 포함된 신호가 전송되는 경우, 제2 도전 영 역은 상기 전자기적 잡음이 인터포저의 내측면 또는 외측면을 통해 방출되는 것(예: 상기 전자기적 잡음이 도 4의 제1 전기 소자, 제2 전기 소자 또는 제3 전기 소자에 영향을 미치는 것)을 감소시키거나 방지할 수 있다. 다른 예로(미도시), 제2 도전 영역에 인접한 도전성 비아는 다른 비아들보다 직경이 크게 형성될 수 있다. 도 9는, 도 5a의 A 부분을 Z축 방향에서 바라본 인터포저의 또 다른 예를 나타내는 도면이다. 도 9의 제1 상태 및 제2 상태는 인터포저의 형성 과정의 일 예를 나타낸다. 측면도는 화살표(B) 방향(예: 인터포저의 중심에서 인터포저의 내측면 방향, Y축의 음의 방향)으로 바라본 인터포저의 내측면 모습을 나타낸다. 도 5a 및 도 9를 참조하면, 제1 상태 및 제2 상태를 통해, 인터포저 원판에서 음각을 포함 하는 인터포저가 형성될 수 있다. 인터포저가 형성되는 과정은 도 6의 인터포저가 형성되는 과 정과 동일 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다. 일 실시 예에 따르면, 제1 상태에서, 슬릿의 X축 방향의 길이는 브릿지(예: 제1 브릿지 또는 제2 브릿지)의 폭보다 작을 수 있다. 예를 들면, 제2 상태에서, 비도전 영역은 제1 도전 영역의 하나의 모서리와 제2 도전 영역의 하나의 모서리 사이에 배치될 수 있다. 이러한 경우, 브릿지(예: 제1 브 릿지 또는 제2 브릿지)의 제거 시, 커팅 작업이 도 6 또는 도 7의 경우보다 쉽게 수행될 수 있다. 일 실시 예에 따르면, 인터포저는 내측면 또는 외측면의 적어도 일부에 제1 도전 영역을 포함할 수 있다. 인터포저는 음각의 일부에 제2 도전 영역을 포함할 수 있다. 측면도를 참조하면, 화 살표(B) 방향(예: 인터포저의 중심에서 인터포저의 내측면 방향, Y축의 음의 방향)으로 바라볼 때, 제1 도전 영역 및 제2 도전 영역은 특정 간격(예: 비도전 영역)만큼 이격되어 연속적으로 배치 될 수 있다. 다만, 상기 특정 간격은 제2 도전 영역의 X축 방향의 길이에 비해 상대적으로 작은 길이(예: 제2 도전 영역의 X축 방향의 길이의 1/10)를 가지고, 인터포저는 제2 도전 영역 대신 도전성 비 아들로 차폐면을 형성한 경우보다 향상된 차폐 성능을 제공할 수 있다. 일 실시 예에 따르면, 인터포저의 내측면 또는 외측면에 배치된 제1 도전 영역 및 제2 도전 영역 은 인터포저에 포함된 도전성 비아에 대하여 향상된 차폐 성능을 제공할 수 있다. 일 예로, 음각 에 인접한 적어도 하나의 도전성 비아를 통해 전자기적 잡음이 포함된 신호가 전송되는 경우, 제2 도전 영 역은 상기 전자기적 잡음이 인터포저의 내측면 또는 외측면을 통해 방출되는 것(예: 상기 전자기적 잡음이 도 4의 제1 전기 소자, 제2 전기 소자 또는 제3 전기 소자에 영향을 미치는 것)을 감소시키거 나 방지할 수 있다. 도 10은, 도 5a의 A 부분을 Z축 방향에서 바라본 인터포저의 또 다른 예를 나타내는 도면이다. 도 10의 제1 상 태 및 제2 상태는 인터포저의 형성 과정의 일 예를 나타낸다. 측면도는 화살표(B) 방향 (예: 인터포저의 중심에서 인터포저의 내측면 방향, Y축의 음의 방향)으로 바라본 인터포저의 내측면 모습을 나타낸다. 도 5a 및 도 10을 참조하면, 제1 상태 및 제2 상태를 통해, 인터포저 원판에서 브릿지(예: 제1 브릿지 또는 제2 브릿지)에 대응하는 제2 도전 영역을 포함하는 인터포저가 형성될 수 있다. 인터포저가 형성되는 과정은 도 6의 인터포저가 형성되는 과정과 동일 또는 유사할 수 있으며, 중복 되는 설명은 이하 생략한다. 일 실시 예에 따르면, 제1 상태에서, 슬릿의 X축 방향의 길이는 브릿지의 폭보다 크거나 같을 수 있 다. 제2 상태에서, 비도전 영역은 인접한 제1 도전 영역들 사이에 배치될 수 있다. 이러한 경우, 브릿지(예: 제1 브릿지 또는 제2 브릿지)의 제거 시, 커팅 작업이 도 6 또는 도 7의 경우보다 쉽 게 수행될 수 있다. 비도전 영역은 제1 도전 영역이 연장된 평면 상에 배치될 수 있다. 일 실시 예에 따르면, 인터포저는 내측면 또는 외측면의 적어도 일부에 제1 도전 영역을 포함할 수 있다. 측면도를 참조하면, 화살표(B) 방향(예: 인터포저의 중심에서 인터포저의 내측면 방향, Y축의 음의 방향)으로 바라볼 때, 제1 도전 영역 및 제2 도전 영역은 연속적으로(또는 일부 중첩되도 록) 배치될 수 있다. 측면도에서, 화살표(B) 방향으로 바라볼 때 제1 도전 영역들 사이에 비도전 영 역이 배치되어 있지만, Y축 방향으로 제2 도전 영역이 비도전 영역과 중첩되어 배치될 수 있다. 따라서, 화살표(B) 방향으로 바라볼 때, 제1 도전 영역 및 제2 도전 영역은 연속적인 도전 차폐면을 형성할 수 있다. 일 예로, 제1 도전 영역과 제2 도전 영역은 인터포저 내에서 서로 다른 레이어 (layer)에 배치될 수 있다. 일 실시 예에 따르면, 인터포저의 내측면 또는 외측면에 배치된 제1 도전 영역 및 제2 도전 영역 은 인터포저에 포함된 도전성 비아에 대하여 향상된 차폐 성능을 제공할 수 있다. 일 예로, 제2 도전 영역에 인접한 적어도 하나의 도전성 비아를 통해 전자기적 잡음이 포함된 신호가 전송되는 경우, 제2 도 전 영역은 상기 전자기적 잡음이 인터포저의 내측면 또는 외측면을 통해 방출되는 것(예: 상기 전자 기적 잡음이 도 4의 제1 전기 소자, 제2 전기 소자 또는 제3 전기 소자에 영향을 미치는 것)을 감소 시키거나 방지할 수 있다. 도 11은, 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 11을 참조하 면, 네트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워크)를 통하 여 전자 장치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또는 서버와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치는 서버를 통하여 전자 장치와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터 페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시 예에서는, 전 자 장치에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈 , 또는 안테나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데 이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로 세서는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘 발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비 휘발성 메모리에 저장할 수 있다. 일 실시 예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서 (예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거 나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세 서를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로 세서와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센 서 모듈, 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관 련 있는 다른 구성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일 실시 예 에 따르면, 보조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포 함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행 되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경 망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포 함할 수 있다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관 련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도 로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피 커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레 이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰) 를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스 는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커 넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈은, 예를 들 면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배 터리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있 다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버 ) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접 (예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예 에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트 워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중 입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외 부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사 항을 지원할 수 있다. 일 실시 예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈은 복수의 안테 나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하 여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시 예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들 간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시 예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치 와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(1102, 또는 1104) 각각은 전자 장치와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치에서 실행 되는 동작들의 전부 또는 일부는 외부의 전자 장치들(1102, 1104, 또는 1108) 중 하나 이상의 외부의 전자 장치 들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다 른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행 시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치 로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답 의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴 퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시 예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서 버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장 치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정 되지 않는다. 본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한 다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아 이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구 들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \" 제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분 하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤 (예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이 런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시 예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포 함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circui t)의 형태로 구현될 수 있다. 본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨 어(예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행 될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다. 일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래 될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD- ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어™)를 통해 또는 두 개의 사용자 장치 들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구 성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다."}
{"patent_id": "10-2020-0077141", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 일 실시 예에 따른 전자 장치의 전면의 사시도이다. 도 2는, 도 1의 전자 장치의 후면의 사시도이다. 도 3은, 도 1의 전자 장치의 분해 사시도이다. 도 4는, 도 3의 전자 장치의 제1 인쇄 회로 기판과 제2 인쇄 회로 기판의 분해 사시도이다.도 5a는 일 실시 예에 따른 전자 장치에 포함된 인터포저의 형성 과정의 일 예를 나타내는 도면이다. 도 5b는 다양한 실시 예에 따른 전자 장치에 포함된 인터포저의 형성 과정의 다른 예를 나타내는 도면이다. 도 6은, 도 5a의 A 부분을 Z축 방향에서 바라본 인터포저의 일 예를 나타내는 도면이다. 도 7은, 도 5a의 A 부분을 Z축 방향에서 바라본 인터포저의 다른 예를 나타내는 도면이다. 도 8은, 도 5a의 A 부분을 Z축 방향에서 바라본 인터포저의 또 다른 예를 나타내는 도면이다. 도 9는, 도 5a의 A 부분을 Z축 방향에서 바라본 인터포저의 또 다른 예를 나타내는 도면이다. 도 10은, 도 5a의 A 부분을 Z축 방향에서 바라본 인터포저의 또 다른 예를 나타내는 도면이다. 도 11은 다양한 실시 예들에 따른 네트워크 환경 내의 전자 장치의 블럭도이다. 도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다."}
