<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:07.357</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2016.12.20</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7012632</applicationNumber><claimCount>7</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치를 포함하는 표시 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND DISPLAY DEVICE INCLUDING THE  SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.04.29</openDate><openNumber>10-2025-0057934</openNumber><originalApplicationDate>2016.12.20</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-7024076</originalApplicationNumber><originalExaminationRequestDate>2025.04.17</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.04.17</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020247024076</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 신규 반도체 장치를 제공한다. 반도체 장치는 제 1 트랜지스터 및 제 2 트랜지스터를 포함한다. 제 1 트랜지스터는 제 1 게이트 전극; 제 1 게이트 전극 위의 제 1 절연막; 제 1 절연막 위의 제 1 산화물 반도체막; 제 1 산화물 반도체막 위의 제 1 소스 전극 및 제 1 드레인 전극; 제 1 산화물 반도체막, 제 1 소스 전극, 및 제 1 드레인 전극 위의 제 2 절연막; 및 제 2 절연막 위의 제 2 게이트 전극을 포함한다. 제 2 트랜지스터는 제 1 드레인 전극; 제 2 드레인 전극 위의 제 2 절연막; 제 2 절연막 위의 제 2 산화물 반도체막; 제 2 산화물 반도체막 위의 제 2 소스 전극 및 제 2 드레인 전극; 제 2 산화물 반도체막, 제 2 소스 전극, 및 제 2 드레인 전극 위의 제 3 절연막; 및 제 3 절연막 위의 제 3 게이트 전극을 포함한다. 제 1 산화물 반도체막은 제 2 산화물 반도체막과 부분적으로 중첩된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2017.07.06</internationOpenDate><internationOpenNumber>WO2017115214</internationOpenNumber><internationalApplicationDate>2016.12.20</internationalApplicationDate><internationalApplicationNumber>PCT/IB2016/057801</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 화소를 포함하는 반도체 장치로서,상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 및 발광 소자를 포함하고,상기 반도체 장치는, 기판 위의 제1 도전막; 상기 제1 도전막 위의 제1 절연막; 상기 제1 절연막 위의 제1 반도체막; 상기 제1 반도체막 위의 제2 절연막; 상기 제2 절연막 위의 제2 도전막; 상기 제1 절연막 위의 제3 도전막; 상기 제2 절연막 위의 제2 반도체막; 상기 제2 반도체막 위의 제3 절연막; 상기 제3 절연막 위의 제4 도전막; 상기 제4 도전막 위의 제4 절연막; 상기 제4 절연막 위의 제5 절연막; 및 상기 제5 절연막 위의 제5 도전막을 포함하고,상기 제1 반도체막은 상기 제1 트랜지스터의 제1 채널 영역을 포함하고,상기 제2 도전막은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제3 도전막은 상기 제2 트랜지스터의 제2 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 반도체막은 상기 제2 트랜지스터의 제2 채널 영역을 포함하고,상기 제4 도전막은 상기 제2 트랜지스터의 제3 게이트 전극으로서 기능하는 영역을 포함하고,상기 제5 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나의 전극으로서 기능하는 영역을 포함하고,상기 제5 도전막은 제6 도전막에 전기적으로 접속되고,상기 제5 도전막의 바닥면은 상기 제2 도전막의 바닥면 아래에 제공된 영역을 포함하고, 상기 제6 도전막은 상기 발광 소자의 제1 전극으로서 기능하는 영역을 포함하고,상기 제6 도전막은 상기 제1 도전막 및 상기 제2 도전막과 중첩되는 영역을 포함하는 것인, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 화소를 포함하는 반도체 장치로서,상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 및 발광 소자를 포함하고,상기 반도체 장치는, 기판 위의 제1 도전막; 상기 제1 도전막 위의 제1 절연막; 상기 제1 절연막 위의 제1 반도체막; 상기 제1 반도체막 위의 제2 절연막; 상기 제2 절연막 위의 제2 도전막; 상기 제1 절연막 위의 제3 도전막; 상기 제2 절연막 위의 제2 반도체막; 상기 제2 반도체막 위의 제3 절연막; 상기 제3 절연막 위의 제4 도전막; 상기 제4 도전막 위의 제4 절연막; 상기 제4 절연막 위의 제5 절연막; 및 상기 제5 절연막 위의 제5 도전막을 포함하고,상기 제1 도전막은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제1 반도체막은 상기 제1 트랜지스터의 제1 채널 영역을 포함하고,상기 제2 도전막은 상기 제1 트랜지스터의 제2 게이트 전극으로서 기능하는 영역을 포함하고,상기 제3 도전막은 상기 제2 트랜지스터의 제3 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 반도체막은 상기 제2 트랜지스터의 제2 채널 영역을 포함하고,상기 제4 도전막은 상기 제2 트랜지스터의 제4 게이트 전극으로서 기능하는 영역을 포함하고,상기 제5 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나의 전극으로서 기능하는 영역을 포함하고,상기 제5 도전막은 제6 도전막에 전기적으로 접속되고,상기 제5 도전막의 바닥면은 상기 제2 도전막의 바닥면 아래에 제공된 영역을 포함하고, 상기 제6 도전막은 상기 발광 소자의 제1 전극으로서 기능하는 영역을 포함하고,상기 제6 도전막은 상기 제1 도전막 및 상기 제2 도전막과 중첩되는 영역을 포함하는 것인, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 화소를 포함하는 반도체 장치로서,상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 및 발광 소자를 포함하고,상기 반도체 장치는, 기판 위의 제1 도전막; 상기 제1 도전막 위의 제1 절연막; 상기 제1 절연막 위의 제1 반도체막; 상기 제1 반도체막 위의 제2 절연막; 상기 제2 절연막 위의 제2 도전막; 상기 제1 절연막 위의 제3 도전막; 상기 제2 절연막 위의 제2 반도체막; 상기 제2 반도체막 위의 제3 절연막; 상기 제3 절연막 위의 제4 도전막; 상기 제4 도전막 위의 제4 절연막; 상기 제4 절연막 위의 제5 절연막; 상기 제5 절연막 위의 제5 도전막; 및 상기 제5 절연막 위의 제6 도전막을 포함하고,상기 제1 반도체막은 상기 제1 트랜지스터의 제1 채널 영역을 포함하고,상기 제2 도전막은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제3 도전막은 상기 제2 트랜지스터의 제2 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 반도체막은 상기 제2 트랜지스터의 제2 채널 영역을 포함하고,상기 제4 도전막은 상기 제2 트랜지스터의 제3 게이트 전극으로서 기능하는 영역을 포함하고,상기 제5 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나의 전극으로서 기능하는 영역을 포함하고,상기 제6 도전막은 상기 제2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 나머지 하나의 전극으로서 기능하는 영역을 포함하고, 상기 제5 도전막 및 상기 제6 도전막 중 하나의 도전막은 제7 도전막에 전기적으로 접속되고,상기 제5 도전막 및 상기 제6 도전막 중 상기 하나의 도전막의 바닥면은 상기 제2 도전막의 바닥면 아래에 제공된 영역을 포함하고,상기 제7 도전막은 상기 발광 소자의 제1 전극으로서 기능하는 영역을 포함하고,상기 제7 도전막은 상기 제1 도전막 및 상기 제2 도전막과 중첩되는 영역을 포함하고,상기 제1 채널 영역 및 상기 제2 채널 영역은 서로 중첩되지 않고,상면도에서, 상기 제2 도전막은 섬 형상을 가지고,상면도에서, 상기 제2 반도체막은 섬 형상을 가지는 것인, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 화소를 포함하는 반도체 장치로서,상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 및 발광 소자를 포함하고,상기 반도체 장치는, 기판 위의 제1 도전막; 상기 제1 도전막 위의 제1 절연막; 상기 제1 절연막 위의 제1 반도체막; 상기 제1 반도체막 위의 제2 절연막; 상기 제2 절연막 위의 제2 도전막; 상기 제1 절연막 위의 제3 도전막; 상기 제2 절연막 위의 제2 반도체막; 상기 제2 반도체막 위의 제3 절연막; 상기 제3 절연막 위의 제4 도전막; 상기 제4 도전막 위의 제4 절연막; 상기 제4 절연막 위의 제5 절연막;  상기 제5 절연막 위의 제5 도전막; 및 상기 제5 절연막 위의 제6 도전막을 포함하고,상기 제1 도전막은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제1 반도체막은 상기 제1 트랜지스터의 제1 채널 영역을 포함하고,상기 제2 도전막은 상기 제1 트랜지스터의 제2 게이트 전극으로서 기능하는 영역을 포함하고,상기 제3 도전막은 상기 제2 트랜지스터의 제3 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 반도체막은 상기 제2 트랜지스터의 제2 채널 영역을 포함하고,상기 제4 도전막은 상기 제2 트랜지스터의 제4 게이트 전극으로서 기능하는 영역을 포함하고,상기 제5 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나의 전극으로서 기능하는 영역을 포함하고,상기 제6 도전막은 상기 제2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 나머지 하나의 전극으로서 기능하는 영역을 포함하고, 상기 제5 도전막 및 상기 제6 도전막 중 하나의 도전막은 제7 도전막에 전기적으로 접속되고,상기 제5 도전막 및 상기 제6 도전막 중 상기 하나의 도전막의 바닥면은 상기 제2 도전막의 바닥면 아래에 제공된 영역을 포함하고,상기 제7 도전막은 상기 발광 소자의 제1 전극으로서 기능하는 영역을 포함하고,상기 제7 도전막은 상기 제1 도전막 및 상기 제2 도전막과 중첩되는 영역을 포함하고,상기 제1 채널 영역 및 상기 제2 채널 영역은 서로 중첩되지 않고,상면도에서, 상기 제2 도전막은 섬 형상을 가지고,상면도에서, 상기 제2 반도체막은 섬 형상을 가지는 것인, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 화소를 포함하는 반도체 장치로서,상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 및 발광 소자를 포함하고,상기 반도체 장치는, 기판 위의 제1 도전막; 상기 제1 도전막 위의 제1 절연막; 상기 제1 절연막 위의 제1 반도체막; 상기 제1 반도체막 위의 제2 절연막; 상기 제2 절연막 위의 제2 도전막; 상기 제1 절연막 위의 제3 도전막; 상기 제2 절연막 위의 제2 반도체막; 상기 제2 반도체막 위의 제3 절연막; 상기 제3 절연막 위의 제4 도전막; 상기 제4 도전막 위의 제4 절연막; 상기 제4 절연막 위의 제5 절연막;  상기 제5 절연막 위의 제5 도전막; 및 상기 제5 절연막 위의 제6 도전막을 포함하고,상기 제1 도전막은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제1 반도체막은 상기 제1 트랜지스터의 제1 채널 영역을 포함하고,상기 제1 트랜지스터의 상기 제1 채널 영역은 실리콘을 포함하고,상기 제2 도전막은 상기 제1 트랜지스터의 제2 게이트 전극으로서 기능하는 영역을 포함하고,상기 제3 도전막은 상기 제2 트랜지스터의 제3 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 반도체막은 상기 제2 트랜지스터의 제2 채널 영역을 포함하고,상기 제2 트랜지스터의 상기 제2 채널 영역은 적어도 인듐을 포함하고,상기 제4 도전막은 상기 제2 트랜지스터의 제4 게이트 전극으로서 기능하는 영역을 포함하고,상기 제5 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나의 전극으로서 기능하는 영역을 포함하고,상기 제6 도전막은 상기 제2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 나머지 하나의 전극으로서 기능하는 영역을 포함하고, 상기 제5 도전막 및 상기 제6 도전막 중 하나의 도전막은 제7 도전막에 전기적으로 접속되고,상기 제5 도전막 및 상기 제6 도전막 중 상기 하나의 도전막의 바닥면은 상기 제2 도전막의 바닥면 아래에 제공된 영역을 포함하고,상기 제7 도전막은 상기 발광 소자의 제1 전극으로서 기능하는 영역을 포함하고,상기 제7 도전막은 상기 제1 도전막 및 상기 제2 도전막과 중첩되는 영역을 포함하고,상기 제1 채널 영역 및 상기 제2 채널 영역은 서로 중첩되지 않고,상면도에서, 상기 제2 도전막은 섬 형상을 가지고,상면도에서, 상기 제2 반도체막은 섬 형상을 가지는 것인, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 화소를 포함하는 반도체 장치로서,상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 및 발광 소자를 포함하고,상기 반도체 장치는, 기판 위의 제1 도전막; 상기 제1 도전막 위의 제1 절연막; 상기 제1 절연막 위의 제1 반도체막; 상기 제1 반도체막 위의 제2 절연막; 상기 제2 절연막 위의 제2 도전막; 상기 제1 절연막 위의 제3 도전막; 상기 제2 절연막 위의 제2 반도체막; 상기 제2 반도체막 위의 제3 절연막; 상기 제3 절연막 위의 제4 도전막; 상기 제4 도전막 위의 제4 절연막; 상기 제4 절연막 위의 제5 절연막; 및 상기 제5 절연막 위의 제5 도전막을 포함하고,상기 제1 도전막은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제1 반도체막은 상기 제1 트랜지스터의 제1 채널 영역을 포함하고,상기 제2 도전막은 상기 제1 트랜지스터의 제2 게이트 전극으로서 기능하는 영역을 포함하고,상기 제3 도전막은 상기 제2 트랜지스터의 제3 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 반도체막은 상기 제2 트랜지스터의 제2 채널 영역을 포함하고,상기 제4 도전막은 상기 제2 트랜지스터의 제4 게이트 전극으로서 기능하는 영역을 포함하고,상기 제5 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나의 전극으로서 기능하는 영역을 포함하고,상기 제5 도전막은 제6 도전막에 전기적으로 접속되고,상기 제5 도전막의 바닥면은 상기 제2 도전막의 바닥면 아래에 제공된 영역을 포함하고,상기 제6 도전막은 상기 발광 소자의 제1 전극으로서 기능하는 영역을 포함하고,상기 제6 도전막은 상기 제1 도전막 및 상기 제2 도전막과 중첩되는 영역을 포함하고,상기 제1 반도체막의 조성은 상기 제2 반도체막의 조성과 상이한 것인, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 화소를 포함하는 반도체 장치로서,상기 화소는, 제1 트랜지스터; 제2 트랜지스터; 및 발광 소자를 포함하고,상기 반도체 장치는, 기판 위의 제1 도전막; 상기 제1 도전막 위의 제1 절연막; 상기 제1 절연막 위의 제1 반도체막; 상기 제1 반도체막 위의 제2 절연막; 상기 제2 절연막 위의 제2 도전막; 상기 제1 절연막 위의 제3 도전막; 상기 제2 절연막 위의 제2 반도체막; 상기 제2 반도체막 위의 제3 절연막; 상기 제3 절연막 위의 제4 도전막; 상기 제4 도전막 위의 제4 절연막; 상기 제4 절연막 위의 제5 절연막; 및 상기 제5 절연막 위의 제5 도전막을 포함하고,상기 제1 반도체막은 상기 제1 트랜지스터의 제1 채널 영역을 포함하고,상기 제2 도전막은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 포함하고,상기 제3 도전막은 상기 제2 트랜지스터의 제2 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 반도체막은 상기 제2 트랜지스터의 제2 채널 영역을 포함하고,상기 제4 도전막은 상기 제2 트랜지스터의 제3 게이트 전극으로서 기능하는 영역을 포함하고,상기 제5 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나의 전극으로서 기능하는 영역을 포함하고,상기 제5 도전막은 제6 도전막에 전기적으로 접속되고,상기 제5 도전막의 바닥면은 상기 제2 도전막의 바닥면 아래에 제공된 영역을 포함하고,상기 제6 도전막은 상기 발광 소자의 제1 전극으로서 기능하는 영역을 포함하고,상기 제6 도전막은 상기 제1 도전막 및 상기 제2 도전막과 중첩되는 영역을 포함하고,상기 제1 반도체막의 조성은 상기 제2 반도체막의 조성과 상이하고,상면도에서, 상기 제1 반도체막의 형상은 상기 제2 반도체막의 형상과 상이한 것인, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 아...</address><code> </code><country>일본</country><engName>MIYAKE, Hiroyuki</engName><name>미야케 히로유키</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>OKAZAKI, Kenichi</engName><name>오카자키 겐이치</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>HOSAKA, Yasuharu</engName><name>호사카 야스하루</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>SHIMA, Yukinori</engName><name>시마 유키노리</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2015.12.28</priorityApplicationDate><priorityApplicationNumber>JP-P-2015-256694</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2015.12.28</priorityApplicationDate><priorityApplicationNumber>JP-P-2015-256849</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.04.17</receiptDate><receiptNumber>1-1-2025-0435246-61</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.08.20</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257012632.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c38f4be1cc53944715969a8c4e2187af11d801b9f84776a08099165be517dae33d26d39c80876675402e69c145432202910c074f83eda753</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd9dac0fa2f8480568e47bd2a7ff7ba9000d3e56e1083d71960cbc2c78190d9b00f97fe14a750956a2bb5178d63ef467244e70ade07b3af14</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>