## Lab10 注意事項
寫之前先熟悉system verilog的語法  
基本上都可以參考之前的code，每年不會差太多(注意不要抄襲)  
可以和朋友交換checker交互驗證(注意不要抄襲)  
可以拿這次的PATTERN回去驗Lab09的Design  

---

## Tips
- 先算好要達到所有收斂條件最少所需要的cycle數
- 助教的電路在運算每個mode的cycle數會不同，所以要先分析好運算哪些mode需要的cycle數最少
- DRAM裡的資料會影響收斂速度，可以手動設計都些特定的值

---

## My Perf
- Perf: 1210230 (Simulation Time)
- Rank: 1
