Fitter report for VitaPolyOne
Sun May 17 01:05:27 2015
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. |VitaPolyOne|voice:voice1|sine:sine_rom|altsyncram:altsyncram_component|altsyncram_fpa1:auto_generated|ALTSYNCRAM
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Interconnect Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Sun May 17 01:05:27 2015     ;
; Quartus II 32-bit Version          ; 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name                      ; VitaPolyOne                               ;
; Top-level Entity Name              ; VitaPolyOne                               ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE10E22C8                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 1,230 / 10,320 ( 12 % )                   ;
;     Total combinational functions  ; 1,062 / 10,320 ( 10 % )                   ;
;     Dedicated logic registers      ; 620 / 10,320 ( 6 % )                      ;
; Total registers                    ; 620                                       ;
; Total pins                         ; 28 / 92 ( 30 % )                          ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 2,090 / 423,936 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 4 / 46 ( 9 % )                            ;
; Total PLLs                         ; 1 / 2 ( 50 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10E22C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; snd_0     ; Missing drive strength and slew rate ;
; snd_1     ; Missing drive strength and slew rate ;
; snd_2     ; Missing drive strength and slew rate ;
; snd_3     ; Missing drive strength and slew rate ;
; snd_4     ; Missing drive strength and slew rate ;
; snd_5     ; Missing drive strength and slew rate ;
; snd_6     ; Missing drive strength and slew rate ;
; snd_7     ; Missing drive strength and slew rate ;
; pwm_out_0 ; Missing drive strength and slew rate ;
; pwm_out_1 ; Missing drive strength and slew rate ;
; led0      ; Missing drive strength and slew rate ;
; led1      ; Missing drive strength and slew rate ;
; SEG[0]    ; Missing drive strength and slew rate ;
; SEG[1]    ; Missing drive strength and slew rate ;
; SEG[2]    ; Missing drive strength and slew rate ;
; SEG[3]    ; Missing drive strength and slew rate ;
; SEG[4]    ; Missing drive strength and slew rate ;
; SEG[5]    ; Missing drive strength and slew rate ;
; SEG[6]    ; Missing drive strength and slew rate ;
; SEG[7]    ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                  ;
+--------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+
; Node                                             ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                        ; Destination Port ; Destination Port Name ;
+--------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+
; note_pitch2dds:transl1|ADDER_mul[0]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[0]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[1]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[1]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[2]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[2]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[3]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[4]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[5]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[6]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[7]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult3 ; DATAA            ;                       ;
+--------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1784 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1784 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1774    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/FPGA_Projects/fpga-synth(git)/examples/VitaPolyOne/VitaPolyOne.pin.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                           ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                     ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+
; Total logic elements                        ; 1,230 / 10,320 ( 12 % )                                                                   ;
;     -- Combinational with no register       ; 610                                                                                       ;
;     -- Register only                        ; 168                                                                                       ;
;     -- Combinational with a register        ; 452                                                                                       ;
;                                             ;                                                                                           ;
; Logic element usage by number of LUT inputs ;                                                                                           ;
;     -- 4 input functions                    ; 337                                                                                       ;
;     -- 3 input functions                    ; 306                                                                                       ;
;     -- <=2 input functions                  ; 419                                                                                       ;
;     -- Register only                        ; 168                                                                                       ;
;                                             ;                                                                                           ;
; Logic elements by mode                      ;                                                                                           ;
;     -- normal mode                          ; 713                                                                                       ;
;     -- arithmetic mode                      ; 349                                                                                       ;
;                                             ;                                                                                           ;
; Total registers*                            ; 620 / 10,732 ( 6 % )                                                                      ;
;     -- Dedicated logic registers            ; 620 / 10,320 ( 6 % )                                                                      ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )                                                                           ;
;                                             ;                                                                                           ;
; Total LABs:  partially or completely used   ; 97 / 645 ( 15 % )                                                                         ;
; User inserted logic elements                ; 0                                                                                         ;
; Virtual pins                                ; 0                                                                                         ;
; I/O pins                                    ; 28 / 92 ( 30 % )                                                                          ;
;     -- Clock pins                           ; 4 / 3 ( 133 % )                                                                           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                             ;
; Global signals                              ; 2                                                                                         ;
; M9Ks                                        ; 2 / 46 ( 4 % )                                                                            ;
; Total block memory bits                     ; 2,090 / 423,936 ( < 1 % )                                                                 ;
; Total block memory implementation bits      ; 18,432 / 423,936 ( 4 % )                                                                  ;
; Embedded Multiplier 9-bit elements          ; 4 / 46 ( 9 % )                                                                            ;
; PLLs                                        ; 1 / 2 ( 50 % )                                                                            ;
; Global clocks                               ; 2 / 10 ( 20 % )                                                                           ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                             ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%                                                                              ;
; Peak interconnect usage (total/H/V)         ; 10% / 10% / 10%                                                                           ;
; Maximum fan-out node                        ; nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                             ; 616                                                                                       ;
; Highest non-global fan-out signal           ; note_pitch2dds:transl1|state.0000                                                         ;
; Highest non-global fan-out                  ; 59                                                                                        ;
; Total fan-out                               ; 4944                                                                                      ;
; Average fan-out                             ; 2.64                                                                                      ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1230 / 10320 ( 11 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 610                   ; 0                              ;
;     -- Register only                        ; 168                   ; 0                              ;
;     -- Combinational with a register        ; 452                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 337                   ; 0                              ;
;     -- 3 input functions                    ; 306                   ; 0                              ;
;     -- <=2 input functions                  ; 419                   ; 0                              ;
;     -- Register only                        ; 168                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 713                   ; 0                              ;
;     -- arithmetic mode                      ; 349                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 620                   ; 0                              ;
;     -- Dedicated logic registers            ; 620 / 10320 ( 6 % )   ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 97 / 645 ( 15 % )     ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 28                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 46 ( 8 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 2090                  ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 2 / 46 ( 4 % )        ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 1 / 12 ( 8 % )        ; 1 / 12 ( 8 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 661                   ; 1                              ;
;     -- Registered Input Connections         ; 659                   ; 0                              ;
;     -- Output Connections                   ; 1                     ; 661                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 5007                  ; 668                            ;
;     -- Registered Connections               ; 2723                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 662                            ;
;     -- hard_block:auto_generated_inst       ; 662                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 8                     ; 1                              ;
;     -- Output Ports                         ; 20                    ; 2                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; MIDI_IN ; 105   ; 6        ; 34           ; 19           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk50M  ; 23    ; 1        ; 0            ; 11           ; 7            ; 9                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key0    ; 25    ; 2        ; 0            ; 11           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key1    ; 24    ; 2        ; 0            ; 11           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw0     ; 91    ; 6        ; 34           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw1     ; 90    ; 6        ; 34           ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw2     ; 89    ; 5        ; 34           ; 12           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw3     ; 88    ; 5        ; 34           ; 12           ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; SEG[0]    ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[1]    ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[2]    ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[3]    ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[4]    ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[5]    ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[6]    ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[7]    ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led0      ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led1      ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pwm_out_0 ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pwm_out_1 ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_0     ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_1     ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_2     ; 7     ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_3     ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_4     ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_5     ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_6     ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_7     ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; led0                    ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; SEG[0]                  ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; SEG[1]                  ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; SEG[5]                  ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; SEG[6]                  ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; SEG[7]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 11 ( 100 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 8 ( 25 % )    ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )    ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ;
; 5        ; 5 / 13 ( 38 % )   ; 2.5V          ; --           ;
; 6        ; 10 / 10 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 13 ( 0 % )    ; 2.5V          ; --           ;
; 8        ; 4 / 12 ( 33 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; snd_5                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; snd_4                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; snd_3                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; snd_2                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; snd_1                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; snd_0                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk50M                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; key1                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 2        ; key0                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; led1                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; led0                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; SEG[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; sw3                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 126        ; 5        ; sw2                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 127        ; 6        ; sw1                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 128        ; 6        ; sw0                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; SEG[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; SEG[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; SEG[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; SEG[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; SEG[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; SEG[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; MIDI_IN                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; SEG[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; pwm_out_1                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; pwm_out_0                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; snd_7                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; snd_6                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                           ;
+-------------------------------+-----------------------------------------------------------------------+
; Name                          ; nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------+
; SDC pin name                  ; clk50M_PLL|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                                ;
; Compensate clock              ; clock0                                                                ;
; Compensated input/output pins ; --                                                                    ;
; Switchover type               ; --                                                                    ;
; Input frequency 0             ; 50.0 MHz                                                              ;
; Input frequency 1             ; --                                                                    ;
; Nominal PFD frequency         ; 50.0 MHz                                                              ;
; Nominal VCO frequency         ; 599.9 MHz                                                             ;
; VCO post scale                ; 2                                                                     ;
; VCO frequency control         ; Auto                                                                  ;
; VCO phase shift step          ; 208 ps                                                                ;
; VCO multiply                  ; --                                                                    ;
; VCO divide                    ; --                                                                    ;
; Freq min lock                 ; 25.0 MHz                                                              ;
; Freq max lock                 ; 54.18 MHz                                                             ;
; M VCO Tap                     ; 0                                                                     ;
; M Initial                     ; 1                                                                     ;
; M value                       ; 12                                                                    ;
; N value                       ; 1                                                                     ;
; Charge pump current           ; setting 1                                                             ;
; Loop filter resistance        ; setting 27                                                            ;
; Loop filter capacitance       ; setting 0                                                             ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                    ;
; Bandwidth type                ; Medium                                                                ;
; Real time reconfigurable      ; Off                                                                   ;
; Scan chain MIF file           ; --                                                                    ;
; Preserve PLL counter order    ; Off                                                                   ;
; PLL location                  ; PLL_1                                                                 ;
; Inclk0 signal                 ; clk50M                                                                ;
; Inclk1 signal                 ; --                                                                    ;
; Inclk0 signal type            ; Dedicated Pin                                                         ;
; Inclk1 signal type            ; --                                                                    ;
+-------------------------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------+
; Name                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                           ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------+
; nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                     ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
; |VitaPolyOne                                 ; 1230 (34)   ; 620 (0)                   ; 0 (0)         ; 2090        ; 2    ; 4            ; 2       ; 1         ; 28   ; 0            ; 610 (34)     ; 168 (0)           ; 452 (23)         ; |VitaPolyOne                                                                                                            ;              ;
;    |adsr32:adsr1|                            ; 236 (236)   ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (173)    ; 0 (0)             ; 63 (63)          ; |VitaPolyOne|adsr32:adsr1                                                                                               ;              ;
;    |lin2exp_t:exp|                           ; 100 (100)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (94)      ; 0 (0)             ; 6 (6)            ; |VitaPolyOne|lin2exp_t:exp                                                                                              ;              ;
;    |midi_in:midiin|                          ; 124 (54)    ; 92 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (7)       ; 29 (16)           ; 63 (33)          ; |VitaPolyOne|midi_in:midiin                                                                                             ;              ;
;       |baud_gen:BG|                          ; 37 (37)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 17 (17)          ; |VitaPolyOne|midi_in:midiin|baud_gen:BG                                                                                 ;              ;
;       |uart_rx:URX|                          ; 33 (33)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 13 (13)           ; 15 (15)          ; |VitaPolyOne|midi_in:midiin|uart_rx:URX                                                                                 ;              ;
;    |nco:clk50M_PLL|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|nco:clk50M_PLL                                                                                             ;              ;
;       |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|nco:clk50M_PLL|altpll:altpll_component                                                                     ;              ;
;          |nco_altpll:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated                                           ;              ;
;    |note_pitch2dds:transl1|                  ; 270 (145)   ; 101 (93)                  ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 156 (39)     ; 35 (35)           ; 79 (73)          ; |VitaPolyOne|note_pitch2dds:transl1                                                                                     ;              ;
;       |lpm_mult:Mult0|                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|note_pitch2dds:transl1|lpm_mult:Mult0                                                                      ;              ;
;          |mult_nbt:auto_generated|           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated                                              ;              ;
;       |note2dds:note2dds_table|              ; 115 (115)   ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 8 (8)            ; |VitaPolyOne|note_pitch2dds:transl1|note2dds:note2dds_table                                                             ;              ;
;    |powerup_reset:res_gen|                   ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |VitaPolyOne|powerup_reset:res_gen                                                                                      ;              ;
;    |pwm8dac1:ds8dac1|                        ; 27 (27)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 17 (17)          ; |VitaPolyOne|pwm8dac1:ds8dac1                                                                                           ;              ;
;    |reg14w:A1reg|                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |VitaPolyOne|reg14w:A1reg                                                                                               ;              ;
;    |reg14w:D1reg|                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |VitaPolyOne|reg14w:D1reg                                                                                               ;              ;
;    |reg14w:R1reg|                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |VitaPolyOne|reg14w:R1reg                                                                                               ;              ;
;    |reg14w:pitch_reg|                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |VitaPolyOne|reg14w:pitch_reg                                                                                           ;              ;
;    |reg7:NOTEreg|                            ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 4 (4)            ; |VitaPolyOne|reg7:NOTEreg                                                                                               ;              ;
;    |reg7:S1reg|                              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |VitaPolyOne|reg7:S1reg                                                                                                 ;              ;
;    |reg7:W_FORM_reg|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |VitaPolyOne|reg7:W_FORM_reg                                                                                            ;              ;
;    |reg_rs:GATEreg|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |VitaPolyOne|reg_rs:GATEreg                                                                                             ;              ;
;    |svca:digital_vca_1|                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |VitaPolyOne|svca:digital_vca_1                                                                                         ;              ;
;       |lpm_mult:Mult0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|svca:digital_vca_1|lpm_mult:Mult0                                                                          ;              ;
;          |mult_73t:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|svca:digital_vca_1|lpm_mult:Mult0|mult_73t:auto_generated                                                  ;              ;
;    |vca_pwm8dac1:dac1_vca|                   ; 33 (33)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 9 (9)            ; |VitaPolyOne|vca_pwm8dac1:dac1_vca                                                                                      ;              ;
;    |voice:voice1|                            ; 365 (69)    ; 280 (10)                  ; 0 (0)         ; 2090        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (59)      ; 100 (1)           ; 180 (9)          ; |VitaPolyOne|voice:voice1                                                                                               ;              ;
;       |dds:vco|                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |VitaPolyOne|voice:voice1|dds:vco                                                                                       ;              ;
;       |frq1divmod1:divider1|                 ; 38 (38)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 24 (24)          ; |VitaPolyOne|voice:voice1|frq1divmod1:divider1                                                                          ;              ;
;       |rndx:random8|                         ; 226 (218)   ; 214 (210)                 ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (8)       ; 99 (98)           ; 115 (112)        ; |VitaPolyOne|voice:voice1|rndx:random8                                                                                  ;              ;
;          |altshift_taps:dx_rtl_0|            ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |VitaPolyOne|voice:voice1|rndx:random8|altshift_taps:dx_rtl_0                                                           ;              ;
;             |shift_taps_a6m:auto_generated|  ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |VitaPolyOne|voice:voice1|rndx:random8|altshift_taps:dx_rtl_0|shift_taps_a6m:auto_generated                             ;              ;
;                |altsyncram_vk31:altsyncram4| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|voice:voice1|rndx:random8|altshift_taps:dx_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4 ;              ;
;                |cntr_6pf:cntr1|              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |VitaPolyOne|voice:voice1|rndx:random8|altshift_taps:dx_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1              ;              ;
;       |sine:sine_rom|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|voice:voice1|sine:sine_rom                                                                                 ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|voice:voice1|sine:sine_rom|altsyncram:altsyncram_component                                                 ;              ;
;             |altsyncram_fpa1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|voice:voice1|sine:sine_rom|altsyncram:altsyncram_component|altsyncram_fpa1:auto_generated                  ;              ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; key1      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw0       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw1       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw2       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; snd_0     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; snd_1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; snd_2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; snd_3     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; snd_4     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; snd_5     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; snd_6     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; snd_7     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm_out_0 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm_out_1 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led0      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sw3       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; MIDI_IN   ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; clk50M    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key0      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                               ;
+------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                            ; Pad To Core Index ; Setting ;
+------------------------------------------------+-------------------+---------+
; key1                                           ;                   ;         ;
; sw0                                            ;                   ;         ;
; sw1                                            ;                   ;         ;
; sw2                                            ;                   ;         ;
; sw3                                            ;                   ;         ;
; MIDI_IN                                        ;                   ;         ;
;      - midi_in:midiin|uart_rx:URX|in_sync[0]~0 ; 1                 ; 6       ;
;      - led1~output                             ; 1                 ; 6       ;
; clk50M                                         ;                   ;         ;
; key0                                           ;                   ;         ;
+------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; A1_lsb                                                                            ; LCCOMB_X11_Y17_N28 ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; D1_lsb                                                                            ; LCCOMB_X11_Y17_N8  ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Equal12~0                                                                         ; LCCOMB_X17_Y17_N14 ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; NOTE_ON                                                                           ; LCCOMB_X17_Y17_N12 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; R1_lsb                                                                            ; LCCOMB_X11_Y17_N30 ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; S1_lsb                                                                            ; LCCOMB_X11_Y17_N22 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W_FORM_lsb                                                                        ; LCCOMB_X11_Y17_N4  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; adsr32:adsr1|sout[31]~29                                                          ; LCCOMB_X10_Y17_N0  ; 31      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; adsr32:adsr1|sout[5]~30                                                           ; LCCOMB_X13_Y17_N14 ; 25      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; adsr32:adsr1|state.RELEASE                                                        ; FF_X10_Y17_N21     ; 33      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; clk50M                                                                            ; PIN_23             ; 8       ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk50M                                                                            ; PIN_23             ; 2       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|CHAN[0]~1                                                          ; LCCOMB_X16_Y18_N4  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|CH_MESSAGE[0]~3                                                    ; LCCOMB_X10_Y18_N26 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|MSB[6]~3                                                           ; LCCOMB_X18_Y16_N16 ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|NOTE[0]~2                                                          ; LCCOMB_X18_Y16_N2  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|baud_gen:BG|LessThan0~4                                            ; LCCOMB_X12_Y14_N24 ; 17      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|baud_gen:BG|ce_16                                                  ; FF_X12_Y14_N25     ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|byte1[4]~0                                                         ; LCCOMB_X16_Y18_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|byte2[0]~0                                                         ; LCCOMB_X16_Y18_N18 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|uart_rx:URX|always3~0                                              ; LCCOMB_X10_Y18_N10 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|uart_rx:URX|always5~1                                              ; LCCOMB_X10_Y18_N0  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|uart_rx:URX|new_rx_data                                            ; FF_X10_Y18_N1      ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|uart_rx:URX|rx_busy                                                ; FF_X10_Y18_N5      ; 11      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 616     ; Clock                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_locked ; PLL_1              ; 45      ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; note_pitch2dds:transl1|ADDER[24]~1                                                ; LCCOMB_X18_Y18_N6  ; 25      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; note_pitch2dds:transl1|ADDER_mul[7]~11                                            ; LCCOMB_X19_Y18_N6  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; note_pitch2dds:transl1|ADDER_sum[20]~100                                          ; LCCOMB_X19_Y18_N10 ; 33      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; note_pitch2dds:transl1|state.0000                                                 ; FF_X19_Y19_N3      ; 59      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; note_pitch2dds:transl1|state~11                                                   ; LCCOMB_X19_Y18_N4  ; 23      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; pwm8dac1:ds8dac1|Equal0~2                                                         ; LCCOMB_X21_Y14_N28 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; sw3                                                                               ; PIN_88             ; 9       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; vca_pwm8dac1:dac1_vca|saved_data[7]~24                                            ; LCCOMB_X22_Y14_N8  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; voice:voice1|Equal0~0                                                             ; LCCOMB_X21_Y16_N24 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk50M                                                                            ; PIN_23   ; 8       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 616     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                    ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; midi_in:midiin|MSB[4]                                                                                                   ; 59      ;
; note_pitch2dds:transl1|state.0000                                                                                       ; 59      ;
; midi_in:midiin|MSB[5]                                                                                                   ; 55      ;
; midi_in:midiin|MSB[3]                                                                                                   ; 52      ;
; midi_in:midiin|MSB[6]                                                                                                   ; 51      ;
; midi_in:midiin|MSB[1]                                                                                                   ; 50      ;
; midi_in:midiin|MSB[2]                                                                                                   ; 45      ;
; nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_locked                                       ; 45      ;
; midi_in:midiin|MSB[0]                                                                                                   ; 42      ;
; adsr32:adsr1|state.DECAY                                                                                                ; 40      ;
; note_pitch2dds:transl1|ADDER_sum[20]~100                                                                                ; 33      ;
; adsr32:adsr1|state.RELEASE                                                                                              ; 33      ;
; adsr32:adsr1|sout[31]~29                                                                                                ; 31      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1]                                                               ; 30      ;
; adsr32:adsr1|Add0~64                                                                                                    ; 30      ;
; powerup_reset:res_gen|rst                                                                                               ; 29      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0]                                                               ; 28      ;
; note_pitch2dds:transl1|ADDER[24]~1                                                                                      ; 25      ;
; adsr32:adsr1|sout[5]~30                                                                                                 ; 25      ;
; note_pitch2dds:transl1|state~11                                                                                         ; 23      ;
; midi_in:midiin|rcv_state.00000000                                                                                       ; 23      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3]                                                               ; 22      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2]                                                               ; 22      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]                                                                  ; 20      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]                                                                  ; 20      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]                                                                  ; 20      ;
; reg_rs:GATEreg|data_out                                                                                                 ; 20      ;
; voice:voice1|dds:vco|signal_out[31]                                                                                     ; 20      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]                                                                  ; 19      ;
; reg7:W_FORM_reg|data_out[1]                                                                                             ; 19      ;
; midi_in:midiin|baud_gen:BG|LessThan0~4                                                                                  ; 17      ;
; reg7:W_FORM_reg|data_out[2]                                                                                             ; 17      ;
; Equal12~0                                                                                                               ; 14      ;
; midi_in:midiin|MSB[6]~3                                                                                                 ; 14      ;
; R1_lsb                                                                                                                  ; 13      ;
; A1_lsb                                                                                                                  ; 13      ;
; D1_lsb                                                                                                                  ; 13      ;
; note_pitch2dds:transl1|state.0010                                                                                       ; 11      ;
; midi_in:midiin|uart_rx:URX|rx_busy                                                                                      ; 11      ;
; reg7:W_FORM_reg|data_out[0]                                                                                             ; 11      ;
; voice:voice1|dds:vco|signal_out[30]                                                                                     ; 11      ;
; reg14w:pitch_reg|data_out[13]                                                                                           ; 10      ;
; adsr32:adsr1|sout[25]                                                                                                   ; 10      ;
; reg7:NOTEreg|data_out[3]                                                                                                ; 10      ;
; reg7:NOTEreg|data_out[2]                                                                                                ; 10      ;
; reg7:NOTEreg|data_out[1]                                                                                                ; 10      ;
; reg7:NOTEreg|data_out[0]                                                                                                ; 10      ;
; sw3~input                                                                                                               ; 9       ;
; midi_in:midiin|uart_rx:URX|always3~0                                                                                    ; 9       ;
; midi_in:midiin|uart_rx:URX|always5~1                                                                                    ; 9       ;
; midi_in:midiin|uart_rx:URX|new_rx_data                                                                                  ; 9       ;
; voice:voice1|dds:vco|signal_out[24]                                                                                     ; 9       ;
; midi_in:midiin|byte1[4]~0                                                                                               ; 8       ;
; adsr32:adsr1|sout[5]~25                                                                                                 ; 8       ;
; voice:voice1|Equal0~0                                                                                                   ; 8       ;
; vca_pwm8dac1:dac1_vca|saved_data[7]~24                                                                                  ; 8       ;
; adsr32:adsr1|sout[26]                                                                                                   ; 8       ;
; adsr32:adsr1|sout[27]                                                                                                   ; 8       ;
; adsr32:adsr1|sout[28]                                                                                                   ; 8       ;
; adsr32:adsr1|sout[29]                                                                                                   ; 8       ;
; adsr32:adsr1|sout[30]                                                                                                   ; 8       ;
; adsr32:adsr1|sout[31]                                                                                                   ; 8       ;
; pwm8dac1:ds8dac1|Equal0~2                                                                                               ; 8       ;
; note_pitch2dds:transl1|Add3~18                                                                                          ; 8       ;
; vca_pwm8dac1:dac1_vca|LessThan1~14                                                                                      ; 8       ;
; voice:voice1|dds:vco|signal_out[25]                                                                                     ; 8       ;
; voice:voice1|dds:vco|signal_out[26]                                                                                     ; 8       ;
; voice:voice1|dds:vco|signal_out[27]                                                                                     ; 8       ;
; voice:voice1|dds:vco|signal_out[28]                                                                                     ; 8       ;
; voice:voice1|dds:vco|signal_out[29]                                                                                     ; 8       ;
; S1_lsb                                                                                                                  ; 7       ;
; midi_in:midiin|MSB~0                                                                                                    ; 7       ;
; midi_in:midiin|byte2[0]~0                                                                                               ; 7       ;
; adsr32:adsr1|state.ATTACK                                                                                               ; 7       ;
; midi_in:midiin|NOTE[0]~2                                                                                                ; 7       ;
; midi_in:midiin|uart_rx:URX|rx_data[7]                                                                                   ; 7       ;
; NOTE_ON                                                                                                                 ; 7       ;
; pwm8dac1:ds8dac1|cnt[0]                                                                                                 ; 7       ;
; note_pitch2dds:transl1|Add3~16                                                                                          ; 7       ;
; note_pitch2dds:transl1|Add3~14                                                                                          ; 7       ;
; voice:voice1|frq1divmod1:divider1|Equal0~7                                                                              ; 6       ;
; adsr32:adsr1|sout[31]~27                                                                                                ; 6       ;
; adsr32:adsr1|sout[31]~26                                                                                                ; 6       ;
; midi_in:midiin|LSB[1]                                                                                                   ; 6       ;
; midi_in:midiin|LSB[0]                                                                                                   ; 6       ;
; voice:voice1|signal_out[1]~13                                                                                           ; 6       ;
; voice:voice1|signal_out[1]~9                                                                                            ; 6       ;
; voice:voice1|signal_out[1]~8                                                                                            ; 6       ;
; voice:voice1|signal_out[1]~7                                                                                            ; 6       ;
; note_pitch2dds:transl1|Add4~12                                                                                          ; 6       ;
; note_pitch2dds:transl1|Add4~10                                                                                          ; 6       ;
; note_pitch2dds:transl1|Add4~6                                                                                           ; 6       ;
; adsr32:adsr1|sout[24]                                                                                                   ; 6       ;
; pwm8dac1:ds8dac1|cnt[1]                                                                                                 ; 6       ;
; key0~input                                                                                                              ; 5       ;
; voice:voice1|rndx:random8|altshift_taps:dx_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]        ; 5       ;
; voice:voice1|rndx:random8|altshift_taps:dx_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]        ; 5       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~6                                                            ; 5       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~4                                                            ; 5       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~0                                                              ; 5       ;
; midi_in:midiin|uart_rx:URX|in_sync[1]                                                                                   ; 5       ;
; note_pitch2dds:transl1|state.0100                                                                                       ; 5       ;
; midi_in:midiin|uart_rx:URX|count16[0]                                                                                   ; 5       ;
; midi_in:midiin|baud_gen:BG|ce_16                                                                                        ; 5       ;
; adsr32:adsr1|state.000                                                                                                  ; 5       ;
; midi_in:midiin|byte1[5]                                                                                                 ; 5       ;
; midi_in:midiin|byte1[6]                                                                                                 ; 5       ;
; note_pitch2dds:transl1|Add4~8                                                                                           ; 5       ;
; adsr32:adsr1|sout[0]                                                                                                    ; 5       ;
; adsr32:adsr1|sout[1]                                                                                                    ; 5       ;
; adsr32:adsr1|sout[2]                                                                                                    ; 5       ;
; adsr32:adsr1|sout[3]                                                                                                    ; 5       ;
; adsr32:adsr1|sout[4]                                                                                                    ; 5       ;
; adsr32:adsr1|sout[5]                                                                                                    ; 5       ;
; adsr32:adsr1|sout[6]                                                                                                    ; 5       ;
; adsr32:adsr1|sout[7]                                                                                                    ; 5       ;
; adsr32:adsr1|sout[8]                                                                                                    ; 5       ;
; adsr32:adsr1|sout[9]                                                                                                    ; 5       ;
; adsr32:adsr1|sout[10]                                                                                                   ; 5       ;
; adsr32:adsr1|sout[11]                                                                                                   ; 5       ;
; adsr32:adsr1|sout[12]                                                                                                   ; 5       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~60                                                           ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~38                                                           ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~14                                                             ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~16                                                           ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~6                                                              ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~5                                                              ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~1                                                              ; 4       ;
; reg14w:pitch_reg|data_out[12]                                                                                           ; 4       ;
; reg14w:pitch_reg|data_out[11]                                                                                           ; 4       ;
; reg14w:pitch_reg|data_out[10]                                                                                           ; 4       ;
; reg14w:pitch_reg|data_out[9]                                                                                            ; 4       ;
; reg14w:pitch_reg|data_out[8]                                                                                            ; 4       ;
; reg14w:pitch_reg|data_out[7]                                                                                            ; 4       ;
; reg14w:pitch_reg|data_out[6]                                                                                            ; 4       ;
; reg14w:pitch_reg|data_out[5]                                                                                            ; 4       ;
; reg14w:pitch_reg|data_out[4]                                                                                            ; 4       ;
; reg14w:pitch_reg|data_out[3]                                                                                            ; 4       ;
; reg14w:pitch_reg|data_out[2]                                                                                            ; 4       ;
; reg14w:pitch_reg|data_out[1]                                                                                            ; 4       ;
; comb~3                                                                                                                  ; 4       ;
; powerup_reset:res_gen|tick_timer[2]~0                                                                                   ; 4       ;
; powerup_reset:res_gen|tick_timer[0]                                                                                     ; 4       ;
; midi_in:midiin|uart_rx:URX|count16[1]                                                                                   ; 4       ;
; midi_in:midiin|uart_rx:URX|count16[3]                                                                                   ; 4       ;
; midi_in:midiin|uart_rx:URX|rx_data[5]                                                                                   ; 4       ;
; midi_in:midiin|uart_rx:URX|rx_data[6]                                                                                   ; 4       ;
; midi_in:midiin|uart_rx:URX|rx_data[4]                                                                                   ; 4       ;
; adsr32:adsr1|state.SUSTAIN                                                                                              ; 4       ;
; midi_in:midiin|CHAN[0]~1                                                                                                ; 4       ;
; midi_in:midiin|CH_MESSAGE[0]~3                                                                                          ; 4       ;
; midi_in:midiin|rcv_state.00000010                                                                                       ; 4       ;
; midi_in:midiin|byte1[4]                                                                                                 ; 4       ;
; midi_in:midiin|CH_MESSAGE[0]                                                                                            ; 4       ;
; note_pitch2dds:transl1|Add4~4                                                                                           ; 4       ;
; adsr32:adsr1|sout[13]                                                                                                   ; 4       ;
; adsr32:adsr1|sout[14]                                                                                                   ; 4       ;
; adsr32:adsr1|sout[15]                                                                                                   ; 4       ;
; adsr32:adsr1|sout[16]                                                                                                   ; 4       ;
; adsr32:adsr1|sout[17]                                                                                                   ; 4       ;
; adsr32:adsr1|sout[18]                                                                                                   ; 4       ;
; adsr32:adsr1|sout[19]                                                                                                   ; 4       ;
; adsr32:adsr1|sout[20]                                                                                                   ; 4       ;
; adsr32:adsr1|sout[21]                                                                                                   ; 4       ;
; adsr32:adsr1|sout[22]                                                                                                   ; 4       ;
; adsr32:adsr1|sout[23]                                                                                                   ; 4       ;
; vca_pwm8dac1:dac1_vca|saved_data[0]                                                                                     ; 4       ;
; vca_pwm8dac1:dac1_vca|saved_data[1]                                                                                     ; 4       ;
; vca_pwm8dac1:dac1_vca|saved_data[2]                                                                                     ; 4       ;
; vca_pwm8dac1:dac1_vca|saved_data[3]                                                                                     ; 4       ;
; vca_pwm8dac1:dac1_vca|saved_data[4]                                                                                     ; 4       ;
; vca_pwm8dac1:dac1_vca|saved_data[5]                                                                                     ; 4       ;
; vca_pwm8dac1:dac1_vca|saved_data[6]                                                                                     ; 4       ;
; vca_pwm8dac1:dac1_vca|saved_data[7]                                                                                     ; 4       ;
; pwm8dac1:ds8dac1|cnt[2]                                                                                                 ; 4       ;
; pwm8dac1:ds8dac1|cnt[3]                                                                                                 ; 4       ;
; pwm8dac1:ds8dac1|cnt[4]                                                                                                 ; 4       ;
; pwm8dac1:ds8dac1|cnt[5]                                                                                                 ; 4       ;
; pwm8dac1:ds8dac1|cnt[6]                                                                                                 ; 4       ;
; pwm8dac1:ds8dac1|cnt[7]                                                                                                 ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[1]~11                                                               ; 3       ;
; A1_value[11]~20                                                                                                         ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[0]~9                                                                ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[0]~6                                                                ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[0]~5                                                                ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[0]~2                                                                ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~67                                                           ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~56                                                           ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~52                                                           ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~44                                                           ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~43                                                           ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~18                                                             ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~26                                                           ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~13                                                             ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~8                                                              ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~11                                                           ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~5                                                            ; 3       ;
; note_pitch2dds:transl1|state.0001                                                                                       ; 3       ;
; reg14w:pitch_reg|data_out[0]                                                                                            ; 3       ;
; reg7:NOTEreg|data_out[6]                                                                                                ; 3       ;
; reg7:NOTEreg|data_out[5]                                                                                                ; 3       ;
; reg7:NOTEreg|data_out[4]                                                                                                ; 3       ;
; adsr32:adsr1|Selector1~0                                                                                                ; 3       ;
; adsr32:adsr1|Equal1~6                                                                                                   ; 3       ;
; A1_value[0]~19                                                                                                          ; 3       ;
; A1_value[1]~18                                                                                                          ; 3       ;
; lin2exp_t:exp|data_out[2]~75                                                                                            ; 3       ;
; A1_value[3]~17                                                                                                          ; 3       ;
; lin2exp_t:exp|data_out[4]~50                                                                                            ; 3       ;
; lin2exp_t:exp|data_out[5]~38                                                                                            ; 3       ;
; lin2exp_t:exp|data_out[6]~27                                                                                            ; 3       ;
; A1_value[7]~16                                                                                                          ; 3       ;
; lin2exp_t:exp|data_out[8]~11                                                                                            ; 3       ;
; A1_value[9]~14                                                                                                          ; 3       ;
; A1_value[10]~8                                                                                                          ; 3       ;
; lin2exp_t:exp|data_out[12]~2                                                                                            ; 3       ;
; powerup_reset:res_gen|tick_timer[1]                                                                                     ; 3       ;
; powerup_reset:res_gen|tick_timer[2]                                                                                     ; 3       ;
; midi_in:midiin|uart_rx:URX|rx_data[2]                                                                                   ; 3       ;
; midi_in:midiin|uart_rx:URX|rx_data[1]                                                                                   ; 3       ;
; midi_in:midiin|uart_rx:URX|rx_data[3]                                                                                   ; 3       ;
; midi_in:midiin|uart_rx:URX|rx_data[0]                                                                                   ; 3       ;
; midi_in:midiin|rcv_state.00000001                                                                                       ; 3       ;
; midi_in:midiin|uart_rx:URX|ce_1_mid~0                                                                                   ; 3       ;
; midi_in:midiin|uart_rx:URX|count16[2]                                                                                   ; 3       ;
; reg7:S1reg|data_out[0]                                                                                                  ; 3       ;
; reg7:S1reg|data_out[1]                                                                                                  ; 3       ;
; reg7:S1reg|data_out[2]                                                                                                  ; 3       ;
; reg7:S1reg|data_out[3]                                                                                                  ; 3       ;
; reg7:S1reg|data_out[4]                                                                                                  ; 3       ;
; reg7:S1reg|data_out[5]                                                                                                  ; 3       ;
; adsr32:adsr1|Equal1~1                                                                                                   ; 3       ;
; reg7:S1reg|data_out[6]                                                                                                  ; 3       ;
; W_FORM_lsb                                                                                                              ; 3       ;
; midi_in:midiin|LSB[5]                                                                                                   ; 3       ;
; midi_in:midiin|CH_MESSAGE[0]~2                                                                                          ; 3       ;
; midi_in:midiin|byte1[7]                                                                                                 ; 3       ;
; midi_in:midiin|CH_MESSAGE[2]                                                                                            ; 3       ;
; midi_in:midiin|CH_MESSAGE[1]                                                                                            ; 3       ;
; midi_in:midiin|CH_MESSAGE[3]                                                                                            ; 3       ;
; note_pitch2dds:transl1|SNOTE[8]                                                                                         ; 3       ;
; note_pitch2dds:transl1|SNOTE[0]                                                                                         ; 3       ;
; note_pitch2dds:transl1|SNOTE[1]                                                                                         ; 3       ;
; note_pitch2dds:transl1|SNOTE[2]                                                                                         ; 3       ;
; note_pitch2dds:transl1|SNOTE[3]                                                                                         ; 3       ;
; note_pitch2dds:transl1|SNOTE[4]                                                                                         ; 3       ;
; note_pitch2dds:transl1|SNOTE[5]                                                                                         ; 3       ;
; note_pitch2dds:transl1|SNOTE[6]                                                                                         ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[15]                                                                                  ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[14]                                                                                  ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[13]                                                                                  ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[12]                                                                                  ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[11]                                                                                  ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[10]                                                                                  ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[9]                                                                                   ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[8]                                                                                   ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[7]                                                                                   ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[6]                                                                                   ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[5]                                                                                   ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[4]                                                                                   ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[3]                                                                                   ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[2]                                                                                   ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[1]                                                                                   ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[0]                                                                                   ; 3       ;
; midi_in:midiin|uart_rx:URX|bit_count[3]                                                                                 ; 3       ;
; adsr32:adsr1|LessThan2~22                                                                                               ; 3       ;
; MIDI_IN~input                                                                                                           ; 2       ;
; ~GND                                                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_mul[7]~11                                                                                  ; 2       ;
; voice:voice1|rndx:random8|dx[7][27]                                                                                     ; 2       ;
; voice:voice1|rndx:random8|dx[6][27]                                                                                     ; 2       ;
; voice:voice1|rndx:random8|dx[5][27]                                                                                     ; 2       ;
; voice:voice1|rndx:random8|dx[4][27]                                                                                     ; 2       ;
; voice:voice1|rndx:random8|dx[2][27]                                                                                     ; 2       ;
; voice:voice1|rndx:random8|dx[1][27]                                                                                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[0]~7                                                                ; 2       ;
; note_pitch2dds:transl1|NOTE_n[2]~2                                                                                      ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~10                                                                                     ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~9                                                                                      ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~8                                                                                      ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~7                                                                                      ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~6                                                                                      ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~5                                                                                      ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~4                                                                                      ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~2                                                                                      ; 2       ;
; voice:voice1|rndx:random8|dx[0][27]                                                                                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~54                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~53                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~49                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~46                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~45                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~40                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~39                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~35                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~34                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~31                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~30                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~29                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~28                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~25                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~24                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~17                                                             ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~21                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~20                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~16                                                             ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~15                                                             ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~17                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~11                                                             ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~10                                                             ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~9                                                              ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~15                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~14                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~13                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~7                                                              ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~10                                                           ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~4                                                              ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~3                                                              ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~9                                                            ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~2                                                              ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~8                                                            ; 2       ;
; note_pitch2dds:transl1|state.0011                                                                                       ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[20]~99                                                                                 ; 2       ;
; note_pitch2dds:transl1|always1~12                                                                                       ; 2       ;
; note_pitch2dds:transl1|always1~9                                                                                        ; 2       ;
; note_pitch2dds:transl1|always1~4                                                                                        ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[24]                                                                               ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[23]                                                                               ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[22]                                                                               ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[21]                                                                               ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[2]                                                                                ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[3]                                                                                ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[4]                                                                                ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[5]                                                                                ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[6]                                                                                ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[7]                                                                                ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[8]                                                                                ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[11]                                                                               ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[12]                                                                               ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[9]                                                                                ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[10]                                                                               ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[13]                                                                               ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[14]                                                                               ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[15]                                                                               ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[16]                                                                               ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[17]                                                                               ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[18]                                                                               ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[19]                                                                               ; 2       ;
; voice:voice1|frq1divmod1:divider1|cnt[20]                                                                               ; 2       ;
; powerup_reset:res_gen|Add0~0                                                                                            ; 2       ;
; midi_in:midiin|uart_rx:URX|data_buf[2]                                                                                  ; 2       ;
; midi_in:midiin|uart_rx:URX|data_buf[1]                                                                                  ; 2       ;
; midi_in:midiin|uart_rx:URX|data_buf[3]                                                                                  ; 2       ;
; midi_in:midiin|uart_rx:URX|data_buf[5]                                                                                  ; 2       ;
; midi_in:midiin|uart_rx:URX|data_buf[6]                                                                                  ; 2       ;
; midi_in:midiin|uart_rx:URX|data_buf[4]                                                                                  ; 2       ;
; adsr32:adsr1|Selector2~8                                                                                                ; 2       ;
; adsr32:adsr1|Selector2~7                                                                                                ; 2       ;
; adsr32:adsr1|Selector2~6                                                                                                ; 2       ;
; adsr32:adsr1|Selector2~5                                                                                                ; 2       ;
; lin2exp_t:exp|data_out[5]~28                                                                                            ; 2       ;
; A1_value[9]~11                                                                                                          ; 2       ;
; A1_value[9]~10                                                                                                          ; 2       ;
; voice:voice1|rndx:random8|dx[3][5]                                                                                      ; 2       ;
; voice:voice1|rndx:random8|dx[2][5]                                                                                      ; 2       ;
; voice:voice1|rndx:random8|dx[1][5]                                                                                      ; 2       ;
; voice:voice1|frq1divmod1:divider1|cout                                                                                  ; 2       ;
; voice:voice1|rndx:random8|dx[0][5]                                                                                      ; 2       ;
; midi_in:midiin|LSB~2                                                                                                    ; 2       ;
; midi_in:midiin|LSB~1                                                                                                    ; 2       ;
; midi_in:midiin|LSB~0                                                                                                    ; 2       ;
; powerup_reset:res_gen|tick_timer[3]                                                                                     ; 2       ;
; midi_in:midiin|uart_rx:URX|data_buf[7]                                                                                  ; 2       ;
; midi_in:midiin|uart_rx:URX|always5~0                                                                                    ; 2       ;
; midi_in:midiin|rcv_state~14                                                                                             ; 2       ;
; adsr32:adsr1|LessThan3~28                                                                                               ; 2       ;
; adsr32:adsr1|LessThan3~27                                                                                               ; 2       ;
; adsr32:adsr1|LessThan3~26                                                                                               ; 2       ;
; reg14w:R1reg|data_out[0]                                                                                                ; 2       ;
; reg14w:R1reg|data_out[1]                                                                                                ; 2       ;
; reg14w:R1reg|data_out[2]                                                                                                ; 2       ;
; reg14w:R1reg|data_out[3]                                                                                                ; 2       ;
; reg14w:R1reg|data_out[4]                                                                                                ; 2       ;
; reg14w:R1reg|data_out[5]                                                                                                ; 2       ;
; reg14w:R1reg|data_out[6]                                                                                                ; 2       ;
; reg14w:R1reg|data_out[7]                                                                                                ; 2       ;
; reg14w:R1reg|data_out[8]                                                                                                ; 2       ;
; reg14w:R1reg|data_out[9]                                                                                                ; 2       ;
; reg14w:R1reg|data_out[10]                                                                                               ; 2       ;
; reg14w:R1reg|data_out[11]                                                                                               ; 2       ;
; reg14w:R1reg|data_out[12]                                                                                               ; 2       ;
; voice:voice1|rndx:random8|signal_out[0]                                                                                 ; 2       ;
; voice:voice1|rndx:random8|signal_out[1]                                                                                 ; 2       ;
; voice:voice1|rndx:random8|signal_out[2]                                                                                 ; 2       ;
; voice:voice1|rndx:random8|signal_out[3]                                                                                 ; 2       ;
; voice:voice1|clk16000_prev[0]                                                                                           ; 2       ;
; comb~1                                                                                                                  ; 2       ;
; midi_in:midiin|LSB[6]                                                                                                   ; 2       ;
; midi_in:midiin|LSB[4]                                                                                                   ; 2       ;
; comb~0                                                                                                                  ; 2       ;
; midi_in:midiin|LSB[3]                                                                                                   ; 2       ;
; midi_in:midiin|LSB[2]                                                                                                   ; 2       ;
; midi_in:midiin|NOTE~5                                                                                                   ; 2       ;
; midi_in:midiin|NOTE~4                                                                                                   ; 2       ;
; midi_in:midiin|NOTE~3                                                                                                   ; 2       ;
; midi_in:midiin|NOTE~0                                                                                                   ; 2       ;
; pwm8dac1:ds8dac1|Equal0~1                                                                                               ; 2       ;
; pwm8dac1:ds8dac1|Equal0~0                                                                                               ; 2       ;
; NOTE_ON~0                                                                                                               ; 2       ;
; pwm8dac1:ds8dac1|sout                                                                                                   ; 2       ;
; voice:voice1|rndx:random8|altshift_taps:dx_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|add_sub6_result_int[2]~4  ; 2       ;
; note_pitch2dds:transl1|Add1~4                                                                                           ; 2       ;
; note_pitch2dds:transl1|in_val_mul[15]~24                                                                                ; 2       ;
; note_pitch2dds:transl1|in_val_mul[14]~22                                                                                ; 2       ;
; note_pitch2dds:transl1|in_val_mul[13]~20                                                                                ; 2       ;
; note_pitch2dds:transl1|in_val_mul[12]~18                                                                                ; 2       ;
; note_pitch2dds:transl1|in_val_mul[11]~16                                                                                ; 2       ;
; note_pitch2dds:transl1|SNOTE[7]                                                                                         ; 2       ;
; voice:voice1|rndx:random8|altshift_taps:dx_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1 ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[8]                                                                                     ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[9]                                                                                     ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[10]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[11]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[12]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[13]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[14]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[15]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[16]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[17]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[18]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[19]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[20]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[21]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[22]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[23]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[24]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[25]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[26]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[27]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[28]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[29]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[30]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[31]                                                                                    ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[32]                                                                                    ; 2       ;
; midi_in:midiin|uart_rx:URX|bit_count[2]                                                                                 ; 2       ;
; midi_in:midiin|uart_rx:URX|bit_count[1]                                                                                 ; 2       ;
; midi_in:midiin|uart_rx:URX|bit_count[0]                                                                                 ; 2       ;
; adsr32:adsr1|Add1~62                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~60                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~58                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~56                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~54                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~52                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~50                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~48                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~46                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~44                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~42                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~40                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~38                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~36                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~34                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~32                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~30                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~28                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~26                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~24                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~22                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~20                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~18                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~16                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~14                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~12                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~10                                                                                                    ; 2       ;
; adsr32:adsr1|Add1~8                                                                                                     ; 2       ;
; adsr32:adsr1|Add1~6                                                                                                     ; 2       ;
; adsr32:adsr1|Add1~4                                                                                                     ; 2       ;
; adsr32:adsr1|Add1~2                                                                                                     ; 2       ;
; adsr32:adsr1|Add1~0                                                                                                     ; 2       ;
; pwm8dac1:ds8dac1|saved_data[0]~7                                                                                        ; 2       ;
; pwm8dac1:ds8dac1|saved_data[1]~6                                                                                        ; 2       ;
; pwm8dac1:ds8dac1|saved_data[2]~5                                                                                        ; 2       ;
; pwm8dac1:ds8dac1|saved_data[3]~4                                                                                        ; 2       ;
; pwm8dac1:ds8dac1|saved_data[4]~3                                                                                        ; 2       ;
; pwm8dac1:ds8dac1|saved_data[5]~2                                                                                        ; 2       ;
; pwm8dac1:ds8dac1|saved_data[6]~1                                                                                        ; 2       ;
; pwm8dac1:ds8dac1|saved_data[7]~0                                                                                        ; 2       ;
; voice:voice1|Add3~14                                                                                                    ; 2       ;
; midi_in:midiin|byte1[7]~feeder                                                                                          ; 1       ;
; clk50M~input                                                                                                            ; 1       ;
; voice:voice1|rndx:random8|dx[7][23]~_wirecell                                                                           ; 1       ;
; voice:voice1|rndx:random8|dx[6][22]~_wirecell                                                                           ; 1       ;
; voice:voice1|rndx:random8|dx[5][27]~_wirecell                                                                           ; 1       ;
; voice:voice1|rndx:random8|dx[5][20]~_wirecell                                                                           ; 1       ;
; voice:voice1|rndx:random8|dx[4][19]~_wirecell                                                                           ; 1       ;
; voice:voice1|rndx:random8|dx[3][24]~_wirecell                                                                           ; 1       ;
; voice:voice1|rndx:random8|dx[3][17]~_wirecell                                                                           ; 1       ;
; voice:voice1|rndx:random8|dx[2][23]~_wirecell                                                                           ; 1       ;
; voice:voice1|rndx:random8|dx[2][16]~_wirecell                                                                           ; 1       ;
; voice:voice1|rndx:random8|dx[1][22]~_wirecell                                                                           ; 1       ;
; voice:voice1|rndx:random8|dx[1][15]~_wirecell                                                                           ; 1       ;
; voice:voice1|rndx:random8|dx[0][21]~_wirecell                                                                           ; 1       ;
; voice:voice1|rndx:random8|dx[0][14]~_wirecell                                                                           ; 1       ;
; voice:voice1|rndx:random8|altshift_taps:dx_rtl_0|shift_taps_a6m:auto_generated|dffe3a[1]~_wirecell                      ; 1       ;
; voice:voice1|rndx:random8|dx[4][8]~103                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[3][6]~102                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[5][9]~101                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[1][8]~100                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[6][11]~99                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[2][9]~98                                                                                   ; 1       ;
; voice:voice1|rndx:random8|dx[0][7]~97                                                                                   ; 1       ;
; voice:voice1|rndx:random8|dx[7][12]~96                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[4][12]~95                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[3][10]~94                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[1][10]~93                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[5][13]~92                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[2][11]~91                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[0][9]~90                                                                                   ; 1       ;
; voice:voice1|rndx:random8|dx[4][14]~89                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[3][12]~88                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[1][12]~87                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[6][15]~86                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[5][15]~85                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[2][13]~84                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[1][13]~83                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[0][11]~82                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[7][16]~81                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[4][16]~80                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[3][14]~79                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[2][14]~78                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[1][14]~77                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[0][12]~76                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[6][17]~75                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[5][17]~74                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[4][17]~73                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[3][15]~72                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[2][15]~71                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[1][15]~70                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[0][13]~69                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[7][18]~68                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[5][18]~67                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[4][18]~66                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[3][16]~65                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[2][16]~64                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[0][14]~63                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[6][19]~62                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[5][19]~61                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[4][19]~60                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[3][17]~59                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[1][19]~58                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[7][20]~57                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[6][20]~56                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[5][20]~55                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[2][20]~54                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[1][20]~53                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[0][18]~52                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[7][21]~51                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[6][21]~50                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[4][23]~49                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[3][21]~48                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[2][21]~47                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[1][21]~46                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[0][19]~45                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[7][22]~44                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[6][22]~43                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[5][24]~42                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[4][24]~41                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[3][22]~40                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[2][22]~39                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[0][20]~38                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[7][28]~37                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[7][23]~36                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[6][28]~35                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[5][25]~34                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[4][25]~33                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[3][23]~32                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[3][28]~31                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[2][28]~30                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[7][29]~29                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[6][26]~28                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[5][26]~27                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[3][29]~26                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[1][26]~25                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[1][29]~24                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[7][27]~23                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[6][30]~22                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[6][27]~21                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[4][30]~20                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[4][27]~19                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[2][30]~18                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[2][27]~17                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[1][27]~16                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[1][30]~15                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[0][25]~14                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[0][28]~13                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[0][26]~12                                                                                  ; 1       ;
; voice:voice1|rndx:random8|dx[0][29]~11                                                                                  ; 1       ;
; voice:voice1|rndx:random8|altshift_taps:dx_rtl_0|shift_taps_a6m:auto_generated|dffe3a[1]~0                              ; 1       ;
; voice:voice1|rndx:random8|dx[0][3]~10                                                                                   ; 1       ;
; midi_in:midiin|uart_rx:URX|in_sync[0]~0                                                                                 ; 1       ;
; voice:voice1|rndx:random8|dx[1][4]~9                                                                                    ; 1       ;
; note_pitch2dds:transl1|PITCH_local[13]~0                                                                                ; 1       ;
; voice:voice1|rndx:random8|dx[2][5]~8                                                                                    ; 1       ;
; midi_in:midiin|uart_rx:URX|data_buf[7]~0                                                                                ; 1       ;
; voice:voice1|rndx:random8|signal_out[5]~2                                                                               ; 1       ;
; voice:voice1|rndx:random8|signal_out[6]~1                                                                               ; 1       ;
; voice:voice1|rndx:random8|signal_out[7]~0                                                                               ; 1       ;
; pwm8dac1:ds8dac1|cnt[0]~21                                                                                              ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~81                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~80                                                           ; 1       ;
; midi_in:midiin|uart_rx:URX|count16~5                                                                                    ; 1       ;
; voice:voice1|rndx:random8|dx[7][7]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[6][7]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[5][7]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[4][7]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[7][8]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[6][8]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[5][8]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[4][8]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[3][6]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[2][6]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[1][6]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[7][9]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[6][9]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[5][9]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[4][9]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[3][7]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[2][7]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[1][7]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[7][10]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][10]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[5][10]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][10]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][8]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[2][8]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[1][8]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[0][6]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[7][11]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][11]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[5][11]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][11]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][9]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[2][9]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[1][9]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[0][7]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[7][12]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][12]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[5][12]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][12]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][10]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[2][10]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[1][10]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[0][8]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[7][13]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][13]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[5][13]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][13]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][11]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[2][11]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[1][11]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[0][9]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[7][14]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][14]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[5][14]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][14]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][12]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[2][12]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[1][12]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[0][10]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[7][15]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][15]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[5][15]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][15]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][13]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[2][13]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[1][13]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[0][11]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[7][16]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][16]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[5][16]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][16]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][14]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[2][14]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[1][14]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[0][12]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[7][17]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][17]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[5][17]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][17]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][15]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[2][15]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[1][15]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[0][13]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[7][18]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][18]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[5][18]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][18]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][16]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[2][16]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[0][14]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[7][19]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][19]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[5][19]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][19]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][17]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[1][19]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[7][20]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][20]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[5][20]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[2][20]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[1][20]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[0][18]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[7][21]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][21]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][23]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][21]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[2][21]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[1][21]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[0][19]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[7][22]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][22]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[5][24]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][24]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][22]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[2][22]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[1][22]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[0][20]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[7][28]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[7][23]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][28]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[5][25]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][28]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][25]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][23]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][28]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[2][28]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[2][23]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[1][28]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[0][21]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[7][29]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][29]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[6][26]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[5][26]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][29]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[4][26]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][24]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[3][29]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[2][29]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[1][26]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[1][29]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx~7                                                                                          ; 1       ;
; voice:voice1|rndx:random8|dx[7][30]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx~6                                                                                          ; 1       ;
; voice:voice1|rndx:random8|dx[6][30]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx~5                                                                                          ; 1       ;
; voice:voice1|rndx:random8|dx~4                                                                                          ; 1       ;
; voice:voice1|rndx:random8|dx[4][30]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx~3                                                                                          ; 1       ;
; voice:voice1|rndx:random8|dx[3][30]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx~2                                                                                          ; 1       ;
; voice:voice1|rndx:random8|dx[2][30]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx~1                                                                                          ; 1       ;
; voice:voice1|rndx:random8|dx[1][30]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[0][25]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[0][28]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[7][0]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[6][0]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[5][0]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[4][0]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[3][0]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[2][0]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[1][0]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|altshift_taps:dx_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|trigger_mux_w[1]~1        ; 1       ;
; voice:voice1|rndx:random8|altshift_taps:dx_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|trigger_mux_w[0]~0        ; 1       ;
; voice:voice1|rndx:random8|dx[0][26]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[0][29]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[7][1]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[6][1]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[5][1]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[4][1]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[3][1]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[2][1]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[1][1]                                                                                      ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|Add2~3                                                                   ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|Add2~2                                                                   ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|Add2~1                                                                   ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[2]~10                                                               ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|Add2~0                                                                   ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|Add1~1                                                                   ; 1       ;
; note_pitch2dds:transl1|NOTE_n[3]~3                                                                                      ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[1]~8                                                                ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|Add1~0                                                                   ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[0]~4                                                                ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[0]~3                                                                ; 1       ;
; note_pitch2dds:transl1|NOTE_n[1]~1                                                                                      ; 1       ;
; note_pitch2dds:transl1|NOTE_n[0]~0                                                                                      ; 1       ;
; note_pitch2dds:transl1|ADDER_mul[7]~3                                                                                   ; 1       ;
; note_pitch2dds:transl1|always0~3                                                                                        ; 1       ;
; voice:voice1|rndx:random8|altshift_taps:dx_rtl_0|shift_taps_a6m:auto_generated|dffe3a[1]                                ; 1       ;
; voice:voice1|rndx:random8|altshift_taps:dx_rtl_0|shift_taps_a6m:auto_generated|dffe3a[0]                                ; 1       ;
; voice:voice1|rndx:random8|dx~0                                                                                          ; 1       ;
; voice:voice1|rndx:random8|dx[0][30]                                                                                     ; 1       ;
; voice:voice1|rndx:random8|dx[7][2]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[6][2]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[5][2]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[4][2]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[3][2]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[2][2]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[1][2]                                                                                      ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~79                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~78                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~77                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~76                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~75                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~74                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~73                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~72                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~71                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~70                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~69                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~68                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~66                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~65                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~64                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~63                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~62                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~61                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~59                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~58                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~57                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~55                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~51                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~50                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~48                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~47                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~42                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~41                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~37                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~36                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~33                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~32                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~27                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~23                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~22                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~19                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~18                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~12                                                             ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~12                                                           ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~7                                                            ; 1       ;
; voice:voice1|rndx:random8|dx[7][3]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[6][3]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[5][3]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[4][3]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[3][3]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[2][3]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[1][3]                                                                                      ; 1       ;
; note_pitch2dds:transl1|state~14                                                                                         ; 1       ;
; note_pitch2dds:transl1|state~13                                                                                         ; 1       ;
; midi_in:midiin|NOTE[6]                                                                                                  ; 1       ;
; midi_in:midiin|NOTE[5]                                                                                                  ; 1       ;
; midi_in:midiin|NOTE[4]                                                                                                  ; 1       ;
; voice:voice1|frq1divmod1:divider1|cnt~4                                                                                 ; 1       ;
; voice:voice1|frq1divmod1:divider1|cnt~3                                                                                 ; 1       ;
; voice:voice1|frq1divmod1:divider1|cnt~2                                                                                 ; 1       ;
; voice:voice1|frq1divmod1:divider1|cnt~1                                                                                 ; 1       ;
; voice:voice1|frq1divmod1:divider1|cnt~0                                                                                 ; 1       ;
; voice:voice1|rndx:random8|dx[0][3]                                                                                      ; 1       ;
; midi_in:midiin|uart_rx:URX|in_sync[0]                                                                                   ; 1       ;
; midi_in:midiin|MSB~9                                                                                                    ; 1       ;
; midi_in:midiin|MSB~8                                                                                                    ; 1       ;
; midi_in:midiin|MSB~7                                                                                                    ; 1       ;
; midi_in:midiin|MSB~6                                                                                                    ; 1       ;
; voice:voice1|rndx:random8|dx[7][4]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[6][4]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[5][4]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[4][4]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[3][4]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[2][4]                                                                                      ; 1       ;
; voice:voice1|rndx:random8|dx[1][4]                                                                                      ; 1       ;
; note_pitch2dds:transl1|state~12                                                                                         ; 1       ;
; note_pitch2dds:transl1|state~10                                                                                         ; 1       ;
; note_pitch2dds:transl1|PITCH_local[13]                                                                                  ; 1       ;
; note_pitch2dds:transl1|always1~11                                                                                       ; 1       ;
; note_pitch2dds:transl1|PITCH_local[11]                                                                                  ; 1       ;
; note_pitch2dds:transl1|PITCH_local[12]                                                                                  ; 1       ;
; note_pitch2dds:transl1|always1~10                                                                                       ; 1       ;
; note_pitch2dds:transl1|PITCH_local[9]                                                                                   ; 1       ;
; note_pitch2dds:transl1|PITCH_local[10]                                                                                  ; 1       ;
; note_pitch2dds:transl1|always1~8                                                                                        ; 1       ;
; note_pitch2dds:transl1|PITCH_local[7]                                                                                   ; 1       ;
; note_pitch2dds:transl1|PITCH_local[8]                                                                                   ; 1       ;
; note_pitch2dds:transl1|always1~7                                                                                        ; 1       ;
; note_pitch2dds:transl1|PITCH_local[5]                                                                                   ; 1       ;
; note_pitch2dds:transl1|PITCH_local[6]                                                                                   ; 1       ;
; note_pitch2dds:transl1|always1~6                                                                                        ; 1       ;
; note_pitch2dds:transl1|PITCH_local[3]                                                                                   ; 1       ;
; note_pitch2dds:transl1|PITCH_local[4]                                                                                   ; 1       ;
; note_pitch2dds:transl1|always1~5                                                                                        ; 1       ;
; note_pitch2dds:transl1|PITCH_local[1]                                                                                   ; 1       ;
; note_pitch2dds:transl1|PITCH_local[2]                                                                                   ; 1       ;
; note_pitch2dds:transl1|always1~3                                                                                        ; 1       ;
; note_pitch2dds:transl1|NOTE_local[6]                                                                                    ; 1       ;
; note_pitch2dds:transl1|PITCH_local[0]                                                                                   ; 1       ;
; note_pitch2dds:transl1|always1~2                                                                                        ; 1       ;
; note_pitch2dds:transl1|NOTE_local[4]                                                                                    ; 1       ;
; note_pitch2dds:transl1|NOTE_local[5]                                                                                    ; 1       ;
; note_pitch2dds:transl1|always1~1                                                                                        ; 1       ;
; note_pitch2dds:transl1|NOTE_local[2]                                                                                    ; 1       ;
; note_pitch2dds:transl1|NOTE_local[3]                                                                                    ; 1       ;
; note_pitch2dds:transl1|always1~0                                                                                        ; 1       ;
; note_pitch2dds:transl1|NOTE_local[0]                                                                                    ; 1       ;
; note_pitch2dds:transl1|NOTE_local[1]                                                                                    ; 1       ;
; voice:voice1|frq1divmod1:divider1|cout~0                                                                                ; 1       ;
; voice:voice1|frq1divmod1:divider1|Equal0~6                                                                              ; 1       ;
; voice:voice1|frq1divmod1:divider1|Equal0~5                                                                              ; 1       ;
; voice:voice1|frq1divmod1:divider1|Equal0~4                                                                              ; 1       ;
; voice:voice1|frq1divmod1:divider1|Equal0~3                                                                              ; 1       ;
; voice:voice1|frq1divmod1:divider1|Equal0~2                                                                              ; 1       ;
; voice:voice1|frq1divmod1:divider1|Equal0~1                                                                              ; 1       ;
; voice:voice1|frq1divmod1:divider1|Equal0~0                                                                              ; 1       ;
; voice:voice1|rndx:random8|dx[0][4]                                                                                      ; 1       ;
; powerup_reset:res_gen|tick_timer[1]~4                                                                                   ; 1       ;
; powerup_reset:res_gen|tick_timer[0]~3                                                                                   ; 1       ;
; powerup_reset:res_gen|tick_timer[2]~2                                                                                   ; 1       ;
; powerup_reset:res_gen|tick_timer[3]~1                                                                                   ; 1       ;
; midi_in:midiin|uart_rx:URX|data_buf[0]                                                                                  ; 1       ;
; midi_in:midiin|rcv_state~16                                                                                             ; 1       ;
; midi_in:midiin|uart_rx:URX|count16~4                                                                                    ; 1       ;
; midi_in:midiin|uart_rx:URX|count16~3                                                                                    ; 1       ;
; midi_in:midiin|uart_rx:URX|count16~2                                                                                    ; 1       ;
; midi_in:midiin|baud_gen:BG|LessThan0~3                                                                                  ; 1       ;
; midi_in:midiin|baud_gen:BG|LessThan0~2                                                                                  ; 1       ;
; midi_in:midiin|baud_gen:BG|LessThan0~1                                                                                  ; 1       ;
; midi_in:midiin|baud_gen:BG|LessThan0~0                                                                                  ; 1       ;
; midi_in:midiin|uart_rx:URX|always1~0                                                                                    ; 1       ;
; midi_in:midiin|uart_rx:URX|Add0~0                                                                                       ; 1       ;
; midi_in:midiin|uart_rx:URX|rx_busy~0                                                                                    ; 1       ;
; midi_in:midiin|uart_rx:URX|ce_1_mid                                                                                     ; 1       ;
; adsr32:adsr1|Selector0~0                                                                                                ; 1       ;
; adsr32:adsr1|Equal1~7                                                                                                   ; 1       ;
; adsr32:adsr1|Selector3~1                                                                                                ; 1       ;
; adsr32:adsr1|Selector3~0                                                                                                ; 1       ;
; adsr32:adsr1|Selector1~2                                                                                                ; 1       ;
; adsr32:adsr1|Selector1~1                                                                                                ; 1       ;
; S1_value[0]~5                                                                                                           ; 1       ;
; S1_value[1]~4                                                                                                           ; 1       ;
; S1_value[2]~3                                                                                                           ; 1       ;
; S1_value[3]~2                                                                                                           ; 1       ;
; S1_value[4]~1                                                                                                           ; 1       ;
; S1_value[5]~0                                                                                                           ; 1       ;
; adsr32:adsr1|Selector4~0                                                                                                ; 1       ;
; adsr32:adsr1|Selector2~9                                                                                                ; 1       ;
; adsr32:adsr1|Selector2~4                                                                                                ; 1       ;
; adsr32:adsr1|Selector2~3                                                                                                ; 1       ;
; adsr32:adsr1|Selector2~2                                                                                                ; 1       ;
; adsr32:adsr1|Selector2~1                                                                                                ; 1       ;
; adsr32:adsr1|Equal1~5                                                                                                   ; 1       ;
; adsr32:adsr1|Equal1~4                                                                                                   ; 1       ;
; adsr32:adsr1|Equal1~3                                                                                                   ; 1       ;
; adsr32:adsr1|Equal1~2                                                                                                   ; 1       ;
; adsr32:adsr1|Selector2~0                                                                                                ; 1       ;
; lin2exp_t:exp|data_out[0]~99                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[0]~98                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[0]~97                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[0]~96                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[0]~95                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[0]~94                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[0]~93                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[0]~92                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[0]~91                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[0]~90                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[0]~89                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[0]~88                                                                                            ; 1       ;
; adsr32:adsr1|Selector36~0                                                                                               ; 1       ;
; lin2exp_t:exp|data_out[1]~87                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[1]~86                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[1]~85                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[1]~84                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[1]~83                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[1]~82                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[1]~81                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[1]~80                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[1]~79                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[1]~78                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[1]~77                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[1]~76                                                                                            ; 1       ;
; adsr32:adsr1|Selector35~0                                                                                               ; 1       ;
; lin2exp_t:exp|data_out[2]~74                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[2]~73                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[2]~72                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[2]~71                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[2]~70                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[2]~69                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[2]~68                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[2]~67                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[2]~66                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[2]~65                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[2]~64                                                                                            ; 1       ;
; lin2exp_t:exp|data_out[2]~63                                                                                            ; 1       ;
; adsr32:adsr1|Selector34~0                                                                                               ; 1       ;
; lin2exp_t:exp|data_out[3]~62                                                                                            ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------+----------------+
; Name                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                            ; Location       ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------+----------------+
; voice:voice1|rndx:random8|altshift_taps:dx_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 14           ; 3            ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 42   ; 3                           ; 14                          ; 3                           ; 14                          ; 42                  ; 1    ; None                           ; M9K_X27_Y13_N0 ;
; voice:voice1|sine:sine_rom|altsyncram:altsyncram_component|altsyncram_fpa1:auto_generated|ALTSYNCRAM                  ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; ../../Samples/Sine/sine8x8.mif ; M9K_X27_Y16_N0 ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------+----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |VitaPolyOne|voice:voice1|sine:sine_rom|altsyncram:altsyncram_component|altsyncram_fpa1:auto_generated|ALTSYNCRAM                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01111111) (177) (127) (7F)    ;(10000010) (202) (130) (82)   ;(10000101) (205) (133) (85)   ;(10001000) (210) (136) (88)   ;(10001011) (213) (139) (8B)   ;(10001111) (217) (143) (8F)   ;(10010010) (222) (146) (92)   ;(10010101) (225) (149) (95)   ;
;8;(10011000) (230) (152) (98)    ;(10011011) (233) (155) (9B)   ;(10011110) (236) (158) (9E)   ;(10100001) (241) (161) (A1)   ;(10100100) (244) (164) (A4)   ;(10100111) (247) (167) (A7)   ;(10101010) (252) (170) (AA)   ;(10101101) (255) (173) (AD)   ;
;16;(10110000) (260) (176) (B0)    ;(10110011) (263) (179) (B3)   ;(10110101) (265) (181) (B5)   ;(10111000) (270) (184) (B8)   ;(10111011) (273) (187) (BB)   ;(10111110) (276) (190) (BE)   ;(11000001) (301) (193) (C1)   ;(11000011) (303) (195) (C3)   ;
;24;(11000110) (306) (198) (C6)    ;(11001000) (310) (200) (C8)   ;(11001011) (313) (203) (CB)   ;(11001101) (315) (205) (CD)   ;(11010000) (320) (208) (D0)   ;(11010010) (322) (210) (D2)   ;(11010101) (325) (213) (D5)   ;(11010111) (327) (215) (D7)   ;
;32;(11011001) (331) (217) (D9)    ;(11011011) (333) (219) (DB)   ;(11011101) (335) (221) (DD)   ;(11011111) (337) (223) (DF)   ;(11100001) (341) (225) (E1)   ;(11100011) (343) (227) (E3)   ;(11100101) (345) (229) (E5)   ;(11100111) (347) (231) (E7)   ;
;40;(11101001) (351) (233) (E9)    ;(11101011) (353) (235) (EB)   ;(11101100) (354) (236) (EC)   ;(11101110) (356) (238) (EE)   ;(11101111) (357) (239) (EF)   ;(11110001) (361) (241) (F1)   ;(11110010) (362) (242) (F2)   ;(11110011) (363) (243) (F3)   ;
;48;(11110101) (365) (245) (F5)    ;(11110110) (366) (246) (F6)   ;(11110111) (367) (247) (F7)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111011) (373) (251) (FB)   ;
;56;(11111100) (374) (252) (FC)    ;(11111100) (374) (252) (FC)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;
;64;(11111110) (376) (254) (FE)    ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;
;72;(11111011) (373) (251) (FB)    ;(11111011) (373) (251) (FB)   ;(11111010) (372) (250) (FA)   ;(11111001) (371) (249) (F9)   ;(11111000) (370) (248) (F8)   ;(11110111) (367) (247) (F7)   ;(11110110) (366) (246) (F6)   ;(11110101) (365) (245) (F5)   ;
;80;(11110100) (364) (244) (F4)    ;(11110011) (363) (243) (F3)   ;(11110001) (361) (241) (F1)   ;(11110000) (360) (240) (F0)   ;(11101111) (357) (239) (EF)   ;(11101101) (355) (237) (ED)   ;(11101011) (353) (235) (EB)   ;(11101010) (352) (234) (EA)   ;
;88;(11101000) (350) (232) (E8)    ;(11100110) (346) (230) (E6)   ;(11100100) (344) (228) (E4)   ;(11100010) (342) (226) (E2)   ;(11100000) (340) (224) (E0)   ;(11011110) (336) (222) (DE)   ;(11011100) (334) (220) (DC)   ;(11011010) (332) (218) (DA)   ;
;96;(11011000) (330) (216) (D8)    ;(11010110) (326) (214) (D6)   ;(11010011) (323) (211) (D3)   ;(11010001) (321) (209) (D1)   ;(11001111) (317) (207) (CF)   ;(11001100) (314) (204) (CC)   ;(11001010) (312) (202) (CA)   ;(11000111) (307) (199) (C7)   ;
;104;(11000100) (304) (196) (C4)    ;(11000010) (302) (194) (C2)   ;(10111111) (277) (191) (BF)   ;(10111100) (274) (188) (BC)   ;(10111010) (272) (186) (BA)   ;(10110111) (267) (183) (B7)   ;(10110100) (264) (180) (B4)   ;(10110001) (261) (177) (B1)   ;
;112;(10101110) (256) (174) (AE)    ;(10101011) (253) (171) (AB)   ;(10101000) (250) (168) (A8)   ;(10100110) (246) (166) (A6)   ;(10100011) (243) (163) (A3)   ;(10011111) (237) (159) (9F)   ;(10011100) (234) (156) (9C)   ;(10011001) (231) (153) (99)   ;
;120;(10010110) (226) (150) (96)    ;(10010011) (223) (147) (93)   ;(10010000) (220) (144) (90)   ;(10001101) (215) (141) (8D)   ;(10001010) (212) (138) (8A)   ;(10000111) (207) (135) (87)   ;(10000100) (204) (132) (84)   ;(10000001) (201) (129) (81)   ;
;128;(01111101) (175) (125) (7D)    ;(01111010) (172) (122) (7A)   ;(01110111) (167) (119) (77)   ;(01110100) (164) (116) (74)   ;(01110001) (161) (113) (71)   ;(01101110) (156) (110) (6E)   ;(01101011) (153) (107) (6B)   ;(01101000) (150) (104) (68)   ;
;136;(01100101) (145) (101) (65)    ;(01100010) (142) (98) (62)   ;(01011111) (137) (95) (5F)   ;(01011011) (133) (91) (5B)   ;(01011000) (130) (88) (58)   ;(01010110) (126) (86) (56)   ;(01010011) (123) (83) (53)   ;(01010000) (120) (80) (50)   ;
;144;(01001101) (115) (77) (4D)    ;(01001010) (112) (74) (4A)   ;(01000111) (107) (71) (47)   ;(01000100) (104) (68) (44)   ;(01000010) (102) (66) (42)   ;(00111111) (77) (63) (3F)   ;(00111100) (74) (60) (3C)   ;(00111010) (72) (58) (3A)   ;
;152;(00110111) (67) (55) (37)    ;(00110100) (64) (52) (34)   ;(00110010) (62) (50) (32)   ;(00101111) (57) (47) (2F)   ;(00101101) (55) (45) (2D)   ;(00101011) (53) (43) (2B)   ;(00101000) (50) (40) (28)   ;(00100110) (46) (38) (26)   ;
;160;(00100100) (44) (36) (24)    ;(00100010) (42) (34) (22)   ;(00100000) (40) (32) (20)   ;(00011110) (36) (30) (1E)   ;(00011100) (34) (28) (1C)   ;(00011010) (32) (26) (1A)   ;(00011000) (30) (24) (18)   ;(00010110) (26) (22) (16)   ;
;168;(00010100) (24) (20) (14)    ;(00010011) (23) (19) (13)   ;(00010001) (21) (17) (11)   ;(00001111) (17) (15) (0F)   ;(00001110) (16) (14) (0E)   ;(00001101) (15) (13) (0D)   ;(00001011) (13) (11) (0B)   ;(00001010) (12) (10) (0A)   ;
;176;(00001001) (11) (9) (09)    ;(00001000) (10) (8) (08)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;(00000011) (3) (3) (03)   ;
;184;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;
;200;(00000011) (3) (3) (03)    ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;(00001000) (10) (8) (08)   ;(00001001) (11) (9) (09)   ;
;208;(00001011) (13) (11) (0B)    ;(00001100) (14) (12) (0C)   ;(00001101) (15) (13) (0D)   ;(00001111) (17) (15) (0F)   ;(00010000) (20) (16) (10)   ;(00010010) (22) (18) (12)   ;(00010011) (23) (19) (13)   ;(00010101) (25) (21) (15)   ;
;216;(00010111) (27) (23) (17)    ;(00011001) (31) (25) (19)   ;(00011011) (33) (27) (1B)   ;(00011101) (35) (29) (1D)   ;(00011111) (37) (31) (1F)   ;(00100001) (41) (33) (21)   ;(00100011) (43) (35) (23)   ;(00100101) (45) (37) (25)   ;
;224;(00100111) (47) (39) (27)    ;(00101001) (51) (41) (29)   ;(00101100) (54) (44) (2C)   ;(00101110) (56) (46) (2E)   ;(00110001) (61) (49) (31)   ;(00110011) (63) (51) (33)   ;(00110110) (66) (54) (36)   ;(00111000) (70) (56) (38)   ;
;232;(00111011) (73) (59) (3B)    ;(00111101) (75) (61) (3D)   ;(01000000) (100) (64) (40)   ;(01000011) (103) (67) (43)   ;(01000110) (106) (70) (46)   ;(01001001) (111) (73) (49)   ;(01001011) (113) (75) (4B)   ;(01001110) (116) (78) (4E)   ;
;240;(01010001) (121) (81) (51)    ;(01010100) (124) (84) (54)   ;(01010111) (127) (87) (57)   ;(01011010) (132) (90) (5A)   ;(01011101) (135) (93) (5D)   ;(01100000) (140) (96) (60)   ;(01100011) (143) (99) (63)   ;(01100110) (146) (102) (66)   ;
;248;(01101001) (151) (105) (69)    ;(01101100) (154) (108) (6C)   ;(01101111) (157) (111) (6F)   ;(01110011) (163) (115) (73)   ;(01110110) (166) (118) (76)   ;(01111001) (171) (121) (79)   ;(01111100) (174) (124) (7C)   ;(01111111) (177) (127) (7F)   ;




+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; svca:digital_vca_1|lpm_mult:Mult0|mult_73t:auto_generated|mac_out2         ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    svca:digital_vca_1|lpm_mult:Mult0|mult_73t:auto_generated|mac_mult1     ;                            ; DSPMULT_X20_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y17_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|w133w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    note_pitch2dds:transl1|lpm_mult:Mult0|mult_nbt:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y18_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 1,328 / 32,401 ( 4 % ) ;
; C16 interconnects          ; 2 / 1,326 ( < 1 % )    ;
; C4 interconnects           ; 550 / 21,816 ( 3 % )   ;
; Direct links               ; 282 / 32,401 ( < 1 % ) ;
; Global clocks              ; 2 / 10 ( 20 % )        ;
; Local interconnects        ; 714 / 10,320 ( 7 % )   ;
; R24 interconnects          ; 11 / 1,289 ( < 1 % )   ;
; R4 interconnects           ; 840 / 28,186 ( 3 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.68) ; Number of LABs  (Total = 97) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 5                            ;
; 5                                           ; 2                            ;
; 6                                           ; 2                            ;
; 7                                           ; 4                            ;
; 8                                           ; 3                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
; 11                                          ; 3                            ;
; 12                                          ; 1                            ;
; 13                                          ; 5                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 59                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.39) ; Number of LABs  (Total = 97) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 78                           ;
; 1 Clock enable                     ; 32                           ;
; 1 Sync. clear                      ; 6                            ;
; 1 Sync. load                       ; 8                            ;
; 2 Clock enables                    ; 5                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.94) ; Number of LABs  (Total = 97) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 4                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 5                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 0                            ;
; 16                                           ; 11                           ;
; 17                                           ; 10                           ;
; 18                                           ; 5                            ;
; 19                                           ; 4                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
; 22                                           ; 3                            ;
; 23                                           ; 2                            ;
; 24                                           ; 4                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 3                            ;
; 28                                           ; 3                            ;
; 29                                           ; 4                            ;
; 30                                           ; 3                            ;
; 31                                           ; 2                            ;
; 32                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.59) ; Number of LABs  (Total = 97) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 17                           ;
; 2                                               ; 11                           ;
; 3                                               ; 6                            ;
; 4                                               ; 4                            ;
; 5                                               ; 3                            ;
; 6                                               ; 7                            ;
; 7                                               ; 3                            ;
; 8                                               ; 6                            ;
; 9                                               ; 5                            ;
; 10                                              ; 4                            ;
; 11                                              ; 4                            ;
; 12                                              ; 3                            ;
; 13                                              ; 2                            ;
; 14                                              ; 2                            ;
; 15                                              ; 5                            ;
; 16                                              ; 11                           ;
; 17                                              ; 0                            ;
; 18                                              ; 1                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 1                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 0                            ;
; 27                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.91) ; Number of LABs  (Total = 97) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 21                           ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 3                            ;
; 7                                            ; 3                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 4                            ;
; 12                                           ; 3                            ;
; 13                                           ; 4                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 5                            ;
; 17                                           ; 6                            ;
; 18                                           ; 5                            ;
; 19                                           ; 3                            ;
; 20                                           ; 3                            ;
; 21                                           ; 0                            ;
; 22                                           ; 3                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
; 32                                           ; 0                            ;
; 33                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 28        ; 0            ; 28        ; 0            ; 0            ; 28        ; 28        ; 0            ; 28        ; 28        ; 0            ; 20           ; 0            ; 0            ; 8            ; 0            ; 20           ; 8            ; 0            ; 0            ; 0            ; 20           ; 0            ; 0            ; 0            ; 0            ; 0            ; 28        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 28           ; 0         ; 28           ; 28           ; 0         ; 0         ; 28           ; 0         ; 0         ; 28           ; 8            ; 28           ; 28           ; 20           ; 28           ; 8            ; 20           ; 28           ; 28           ; 28           ; 8            ; 28           ; 28           ; 28           ; 28           ; 28           ; 0         ; 28           ; 28           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; key1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw0                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_4              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_5              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_6              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_7              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm_out_0          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm_out_1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw3                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIDI_IN            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk50M             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Sun May 17 01:05:22 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off VitaPolyOne -c VitaPolyOne
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10E22C8 for design "VitaPolyOne"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'VitaPolyOne.sdc'
Info (332151): Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000       clk50M
Info (176353): Automatically promoted node clk50M~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 8 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (144001): Generated suppressed messages file D:/FPGA_Projects/fpga-synth(git)/examples/VitaPolyOne/VitaPolyOne.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 446 megabytes
    Info: Processing ended: Sun May 17 01:05:28 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/FPGA_Projects/fpga-synth(git)/examples/VitaPolyOne/VitaPolyOne.fit.smsg.


