{{NoteTA
|G1=Electronics
}}
在[[集成电路设计|集成电路设计]]中，利用'''宏单元'''（{{lang-en|'''macrocell'''}}，又譯為'''巨晶元'''<ref>{{Cite web|url=https://terms.naer.edu.tw/detail/17522192/|title=巨晶元macrocell|accessdate=2022-02-27|publisher=[[國家教育研究院|國家教育研究院]]|archive-date=2022-02-27|archive-url=https://web.archive.org/web/20220227084854/https://terms.naer.edu.tw/detail/17522192/|dead-url=no}}</ref>）阵列是[[特殊應用積體電路|特殊應用積體電路]]的[[全定制|半定制]]设计途径之一。宏单元是由相对[[逻辑门|逻辑门]]抽象级别更高的[[触发器|触发器]]、[[算术逻辑单元|算术逻辑单元]]、[[硬體暫存器|硬體暫存器]]等组成的预定义逻辑功能实现单元。 这些逻辑单元作为一个宏单元整体被安置在[[晶圆|硅片]]上。在制造过程中，工程师需要构建各个预定义单元之间的金属互连线，不同的连线方式可以在更高逻辑层次实现不同的功能。[[现场可编程逻辑门阵列|现场可编程逻辑门阵列]]（FPGA）的可以由宏单元构成。

== 参考文献 ==
* {{Cite book|author=Stephen Brown, Zvonko Vranesic|title=Fundamentals of Digital Logic with Verilog Design|publisher=McGraw-Hill Education|isbn=0-07-283878-7}}
<references />


[[Category:可程式邏輯裝置|Category:可程式邏輯裝置]]