Classic Timing Analyzer report for EA4163
Sat Nov 21 01:35:26 2020
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'I_CLK_32M'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                     ;
+------------------------------+-------+---------------+----------------------------------+-------------+-------------+------------+-----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From        ; To          ; From Clock ; To Clock  ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-------------+-------------+------------+-----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 11.300 ns                        ; I_VME_AM[3] ; R_INTMSK[6] ; --         ; I_CLK_32M ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 16.100 ns                        ; R_ADDR[12]  ; VME_D[12]   ; I_CLK_32M  ; --        ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 20.600 ns                        ; I_VME_AM[3] ; VME_D[12]   ; --         ; --        ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.500 ns                        ; I_VME_A[1]  ; R_ADDR[1]   ; --         ; I_CLK_32M ; 0            ;
; Clock Setup: 'I_CLK_32M'     ; N/A   ; None          ; 149.25 MHz ( period = 6.700 ns ) ; R_ADDR[12]  ; R_INTMSK[6] ; I_CLK_32M  ; I_CLK_32M ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;             ;             ;            ;           ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-------------+-------------+------------+-----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPF10K200SRC240-1  ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; I_CLK_32M       ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'I_CLK_32M'                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From       ; To           ; From Clock ; To Clock  ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; R_ADDR[12] ; R_INTMSK[8]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; R_ADDR[12] ; R_INTMSK[9]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; R_ADDR[12] ; R_INTMSK[10] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; R_ADDR[12] ; R_INTMSK[11] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; R_ADDR[12] ; R_INTMSK[12] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; R_ADDR[12] ; R_INTMSK[13] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; R_ADDR[12] ; R_INTMSK[14] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; R_ADDR[12] ; R_INTMSK[15] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; R_ADDR[12] ; R_INTMSK[0]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; R_ADDR[12] ; R_INTMSK[1]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; R_ADDR[12] ; R_INTMSK[2]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; R_ADDR[12] ; R_INTMSK[4]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; R_ADDR[12] ; R_INTMSK[6]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[13] ; R_INTMSK[8]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[14] ; R_INTMSK[8]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[13] ; R_INTMSK[9]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[14] ; R_INTMSK[9]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[13] ; R_INTMSK[10] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[14] ; R_INTMSK[10] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[13] ; R_INTMSK[11] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[14] ; R_INTMSK[11] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[13] ; R_INTMSK[12] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[14] ; R_INTMSK[12] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[13] ; R_INTMSK[13] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[14] ; R_INTMSK[13] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[13] ; R_INTMSK[14] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[14] ; R_INTMSK[14] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[13] ; R_INTMSK[15] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[14] ; R_INTMSK[15] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[13] ; R_INTMSK[0]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[14] ; R_INTMSK[0]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[13] ; R_INTMSK[1]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[14] ; R_INTMSK[1]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[13] ; R_INTMSK[2]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[14] ; R_INTMSK[2]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[12] ; R_INTMSK[3]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[13] ; R_INTMSK[4]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[14] ; R_INTMSK[4]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[12] ; R_INTMSK[5]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[13] ; R_INTMSK[6]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[14] ; R_INTMSK[6]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; R_ADDR[12] ; R_INTMSK[7]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[12] ; R_CMD[12]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[12] ; R_CMD[13]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[12] ; R_CMD[14]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[12] ; R_CMD[15]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[8]  ; R_INTMSK[8]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[15] ; R_INTMSK[8]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[8]  ; R_INTMSK[9]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[15] ; R_INTMSK[9]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[8]  ; R_INTMSK[10] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[15] ; R_INTMSK[10] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[8]  ; R_INTMSK[11] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[15] ; R_INTMSK[11] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[8]  ; R_INTMSK[12] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[15] ; R_INTMSK[12] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[8]  ; R_INTMSK[13] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[15] ; R_INTMSK[13] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[8]  ; R_INTMSK[14] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[15] ; R_INTMSK[14] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[8]  ; R_INTMSK[15] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[15] ; R_INTMSK[15] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[8]  ; R_INTMSK[0]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[15] ; R_INTMSK[0]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[8]  ; R_INTMSK[1]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[15] ; R_INTMSK[1]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[8]  ; R_INTMSK[2]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[15] ; R_INTMSK[2]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[13] ; R_INTMSK[3]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[14] ; R_INTMSK[3]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[8]  ; R_INTMSK[4]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[15] ; R_INTMSK[4]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[13] ; R_INTMSK[5]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[14] ; R_INTMSK[5]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[8]  ; R_INTMSK[6]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[15] ; R_INTMSK[6]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[13] ; R_INTMSK[7]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[14] ; R_INTMSK[7]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[12] ; R_CMD[8]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[12] ; R_CMD[10]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[12] ; R_CMD[4]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[12] ; R_CMD[5]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[12] ; R_CMD[6]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; R_ADDR[12] ; R_CMD[7]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[13] ; R_CMD[12]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[14] ; R_CMD[12]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[13] ; R_CMD[13]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[14] ; R_CMD[13]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[13] ; R_CMD[14]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[14] ; R_CMD[14]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[13] ; R_CMD[15]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[14] ; R_CMD[15]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[9]  ; R_INTMSK[8]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[9]  ; R_INTMSK[9]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[9]  ; R_INTMSK[10] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[9]  ; R_INTMSK[11] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[9]  ; R_INTMSK[12] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[9]  ; R_INTMSK[13] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[9]  ; R_INTMSK[14] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[9]  ; R_INTMSK[15] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[9]  ; R_INTMSK[0]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[9]  ; R_INTMSK[1]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[9]  ; R_INTMSK[2]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[8]  ; R_INTMSK[3]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[15] ; R_INTMSK[3]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[9]  ; R_INTMSK[4]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[8]  ; R_INTMSK[5]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[15] ; R_INTMSK[5]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[9]  ; R_INTMSK[6]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[8]  ; R_INTMSK[7]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[15] ; R_INTMSK[7]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[13] ; R_CMD[8]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[14] ; R_CMD[8]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[12] ; R_CMD[9]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[13] ; R_CMD[10]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[14] ; R_CMD[10]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[13] ; R_CMD[4]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[14] ; R_CMD[4]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[13] ; R_CMD[5]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[14] ; R_CMD[5]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[13] ; R_CMD[6]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[14] ; R_CMD[6]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[13] ; R_CMD[7]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; R_ADDR[14] ; R_CMD[7]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[8]  ; R_CMD[12]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[15] ; R_CMD[12]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[8]  ; R_CMD[13]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[15] ; R_CMD[13]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[8]  ; R_CMD[14]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[15] ; R_CMD[14]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[8]  ; R_CMD[15]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[15] ; R_CMD[15]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[12] ; R_CMD[2]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[9]  ; R_INTMSK[3]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[9]  ; R_INTMSK[5]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[9]  ; R_INTMSK[7]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[8]  ; R_CMD[8]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[15] ; R_CMD[8]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[13] ; R_CMD[9]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[14] ; R_CMD[9]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[8]  ; R_CMD[10]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[15] ; R_CMD[10]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[8]  ; R_CMD[4]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[15] ; R_CMD[4]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[8]  ; R_CMD[5]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[15] ; R_CMD[5]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[8]  ; R_CMD[6]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[15] ; R_CMD[6]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[8]  ; R_CMD[7]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; R_ADDR[15] ; R_CMD[7]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.400 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; R_ADDR[9]  ; R_CMD[12]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; R_ADDR[9]  ; R_CMD[13]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; R_ADDR[9]  ; R_CMD[14]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; R_ADDR[9]  ; R_CMD[15]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; R_ADDR[13] ; R_CMD[2]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; R_ADDR[14] ; R_CMD[2]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; R_ADDR[9]  ; R_CMD[8]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; R_ADDR[8]  ; R_CMD[9]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; R_ADDR[15] ; R_CMD[9]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; R_ADDR[9]  ; R_CMD[10]    ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; R_ADDR[9]  ; R_CMD[4]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; R_ADDR[9]  ; R_CMD[5]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; R_ADDR[9]  ; R_CMD[6]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; R_ADDR[9]  ; R_CMD[7]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 163.93 MHz ( period = 6.100 ns )                    ; R_ADDR[8]  ; R_CMD[2]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.200 ns                ;
; N/A                                     ; 163.93 MHz ( period = 6.100 ns )                    ; R_ADDR[15] ; R_CMD[2]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.200 ns                ;
; N/A                                     ; 163.93 MHz ( period = 6.100 ns )                    ; R_ADDR[9]  ; R_CMD[9]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.200 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; R_ADDR[9]  ; R_CMD[2]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; R_ADDR[10] ; R_INTMSK[8]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; R_ADDR[10] ; R_INTMSK[9]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; R_ADDR[10] ; R_INTMSK[10] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; R_ADDR[10] ; R_INTMSK[11] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; R_ADDR[10] ; R_INTMSK[12] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; R_ADDR[10] ; R_INTMSK[13] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; R_ADDR[10] ; R_INTMSK[14] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; R_ADDR[10] ; R_INTMSK[15] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; R_ADDR[10] ; R_INTMSK[0]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; R_ADDR[10] ; R_INTMSK[1]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; R_ADDR[10] ; R_INTMSK[2]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; R_ADDR[10] ; R_INTMSK[4]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; R_ADDR[10] ; R_INTMSK[6]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[11] ; R_INTMSK[8]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[11] ; R_INTMSK[9]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[11] ; R_INTMSK[10] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[11] ; R_INTMSK[11] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[11] ; R_INTMSK[12] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[11] ; R_INTMSK[13] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[11] ; R_INTMSK[14] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[11] ; R_INTMSK[15] ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[11] ; R_INTMSK[0]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[11] ; R_INTMSK[1]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[11] ; R_INTMSK[2]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[10] ; R_INTMSK[3]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[11] ; R_INTMSK[4]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[10] ; R_INTMSK[5]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[11] ; R_INTMSK[6]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; R_ADDR[10] ; R_INTMSK[7]  ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 172.41 MHz ( period = 5.800 ns )                    ; R_ADDR[10] ; R_CMD[4]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 4.900 ns                ;
; N/A                                     ; 172.41 MHz ( period = 5.800 ns )                    ; R_ADDR[10] ; R_CMD[5]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 4.900 ns                ;
; N/A                                     ; 172.41 MHz ( period = 5.800 ns )                    ; R_ADDR[10] ; R_CMD[6]     ; I_CLK_32M  ; I_CLK_32M ; None                        ; None                      ; 4.900 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;              ;            ;           ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------+------------+-----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------+--------------+-----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From        ; To           ; To Clock  ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------+--------------+-----------+
; N/A                                     ; None                                                ; 11.300 ns  ; I_VME_AM[3] ; R_INTMSK[8]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.300 ns  ; I_VME_AM[3] ; R_INTMSK[9]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.300 ns  ; I_VME_AM[3] ; R_INTMSK[10] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.300 ns  ; I_VME_AM[3] ; R_INTMSK[11] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.300 ns  ; I_VME_AM[3] ; R_INTMSK[12] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.300 ns  ; I_VME_AM[3] ; R_INTMSK[13] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.300 ns  ; I_VME_AM[3] ; R_INTMSK[14] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.300 ns  ; I_VME_AM[3] ; R_INTMSK[15] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.300 ns  ; I_VME_AM[3] ; R_INTMSK[0]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.300 ns  ; I_VME_AM[3] ; R_INTMSK[1]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.300 ns  ; I_VME_AM[3] ; R_INTMSK[2]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.300 ns  ; I_VME_AM[3] ; R_INTMSK[4]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.300 ns  ; I_VME_AM[3] ; R_INTMSK[6]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.200 ns  ; I_VME_AM[3] ; R_INTMSK[3]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.200 ns  ; I_VME_AM[3] ; R_INTMSK[5]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.200 ns  ; I_VME_AM[3] ; R_INTMSK[7]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.100 ns  ; I_VME_AM[3] ; R_CMD[12]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.100 ns  ; I_VME_AM[3] ; R_CMD[13]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.100 ns  ; I_VME_AM[3] ; R_CMD[14]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.100 ns  ; I_VME_AM[3] ; R_CMD[15]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.100 ns  ; I_VME_AM[3] ; R_CMD[8]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.100 ns  ; I_VME_AM[3] ; R_CMD[10]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.100 ns  ; I_VME_AM[3] ; R_CMD[4]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.100 ns  ; I_VME_AM[3] ; R_CMD[5]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.100 ns  ; I_VME_AM[3] ; R_CMD[6]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.100 ns  ; I_VME_AM[3] ; R_CMD[7]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 11.000 ns  ; I_VME_AM[3] ; R_CMD[9]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.900 ns  ; I_VME_AM[3] ; R_CMD[2]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.500 ns  ; I_VME_DS0   ; R_INTMSK[8]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.500 ns  ; I_VME_DS0   ; R_INTMSK[9]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.500 ns  ; I_VME_DS0   ; R_INTMSK[10] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.500 ns  ; I_VME_DS0   ; R_INTMSK[11] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.500 ns  ; I_VME_DS0   ; R_INTMSK[12] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.500 ns  ; I_VME_DS0   ; R_INTMSK[13] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.500 ns  ; I_VME_DS0   ; R_INTMSK[14] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.500 ns  ; I_VME_DS0   ; R_INTMSK[15] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.500 ns  ; I_VME_DS0   ; R_INTMSK[0]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.500 ns  ; I_VME_DS0   ; R_INTMSK[1]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.500 ns  ; I_VME_DS0   ; R_INTMSK[2]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.500 ns  ; I_VME_DS0   ; R_INTMSK[4]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.500 ns  ; I_VME_DS0   ; R_INTMSK[6]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.400 ns  ; I_VME_DS0   ; R_INTMSK[3]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.400 ns  ; I_VME_DS0   ; R_INTMSK[5]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.400 ns  ; I_VME_DS0   ; R_INTMSK[7]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AS    ; R_INTMSK[8]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AS    ; R_INTMSK[9]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AS    ; R_INTMSK[10] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AS    ; R_INTMSK[11] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AS    ; R_INTMSK[12] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AS    ; R_INTMSK[13] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AS    ; R_INTMSK[14] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AS    ; R_INTMSK[15] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AS    ; R_INTMSK[0]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AS    ; R_INTMSK[1]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AS    ; R_INTMSK[2]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AS    ; R_INTMSK[4]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AS    ; R_INTMSK[6]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS1   ; R_INTMSK[8]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS1   ; R_INTMSK[9]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS1   ; R_INTMSK[10] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS1   ; R_INTMSK[11] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS1   ; R_INTMSK[12] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS1   ; R_INTMSK[13] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS1   ; R_INTMSK[14] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS1   ; R_INTMSK[15] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS1   ; R_INTMSK[0]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS1   ; R_INTMSK[1]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS1   ; R_INTMSK[2]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS1   ; R_INTMSK[4]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS1   ; R_INTMSK[6]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AM[3] ; R_DOUT[1]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AM[3] ; R_DOUT[2]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AM[3] ; R_DOUT[3]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AM[3] ; R_DOUT[4]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AM[3] ; R_DOUT[5]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AM[3] ; R_DOUT[6]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AM[3] ; R_DOUT[7]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AM[3] ; R_DOUT[8]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AM[3] ; R_DOUT[9]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AM[3] ; R_DOUT[10]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AM[3] ; R_CMD[0]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AM[3] ; R_CMD[1]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AM[3] ; R_CMD[3]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_AM[3] ; R_CMD[11]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS0   ; R_CMD[12]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS0   ; R_CMD[13]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS0   ; R_CMD[14]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS0   ; R_CMD[15]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS0   ; R_CMD[8]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS0   ; R_CMD[10]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS0   ; R_CMD[4]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS0   ; R_CMD[5]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS0   ; R_CMD[6]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.300 ns  ; I_VME_DS0   ; R_CMD[7]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.200 ns  ; I_VME_AS    ; R_INTMSK[3]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.200 ns  ; I_VME_AS    ; R_INTMSK[5]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.200 ns  ; I_VME_AS    ; R_INTMSK[7]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.200 ns  ; I_VME_DS1   ; R_INTMSK[3]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.200 ns  ; I_VME_DS1   ; R_INTMSK[5]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.200 ns  ; I_VME_DS1   ; R_INTMSK[7]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.200 ns  ; I_VME_AM[3] ; R_DOUT[0]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.200 ns  ; I_VME_AM[3] ; R_DOUT[11]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.200 ns  ; I_VME_AM[3] ; R_DOUT[15]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.200 ns  ; I_VME_DS0   ; R_CMD[9]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_AS    ; R_CMD[12]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_AS    ; R_CMD[13]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_AS    ; R_CMD[14]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_AS    ; R_CMD[15]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_AS    ; R_CMD[8]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_AS    ; R_CMD[10]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_AS    ; R_CMD[4]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_AS    ; R_CMD[5]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_AS    ; R_CMD[6]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_AS    ; R_CMD[7]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_DS1   ; R_CMD[12]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_DS1   ; R_CMD[13]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_DS1   ; R_CMD[14]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_DS1   ; R_CMD[15]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_DS1   ; R_CMD[8]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_DS1   ; R_CMD[10]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_DS1   ; R_CMD[4]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_DS1   ; R_CMD[5]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_DS1   ; R_CMD[6]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_DS1   ; R_CMD[7]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.100 ns  ; I_VME_DS0   ; R_CMD[2]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.000 ns  ; I_VME_AS    ; R_CMD[9]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 10.000 ns  ; I_VME_DS1   ; R_CMD[9]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_AS    ; R_CMD[2]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_DS1   ; R_CMD[2]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_AM[1] ; R_INTMSK[8]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_AM[1] ; R_INTMSK[9]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_AM[1] ; R_INTMSK[10] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_AM[1] ; R_INTMSK[11] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_AM[1] ; R_INTMSK[12] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_AM[1] ; R_INTMSK[13] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_AM[1] ; R_INTMSK[14] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_AM[1] ; R_INTMSK[15] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_AM[1] ; R_INTMSK[0]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_AM[1] ; R_INTMSK[1]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_AM[1] ; R_INTMSK[2]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_AM[1] ; R_INTMSK[4]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.900 ns   ; I_VME_AM[1] ; R_INTMSK[6]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.800 ns   ; I_VME_AM[1] ; R_INTMSK[3]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.800 ns   ; I_VME_AM[1] ; R_INTMSK[5]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.800 ns   ; I_VME_AM[1] ; R_INTMSK[7]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[1] ; R_CMD[12]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[1] ; R_CMD[13]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[1] ; R_CMD[14]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[1] ; R_CMD[15]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[1] ; R_CMD[8]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[1] ; R_CMD[10]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[1] ; R_CMD[4]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[1] ; R_CMD[5]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[1] ; R_CMD[6]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[1] ; R_CMD[7]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[0] ; R_INTMSK[8]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[0] ; R_INTMSK[9]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[0] ; R_INTMSK[10] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[0] ; R_INTMSK[11] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[0] ; R_INTMSK[12] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[0] ; R_INTMSK[13] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[0] ; R_INTMSK[14] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[0] ; R_INTMSK[15] ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[0] ; R_INTMSK[0]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[0] ; R_INTMSK[1]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[0] ; R_INTMSK[2]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[0] ; R_INTMSK[4]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.700 ns   ; I_VME_AM[0] ; R_INTMSK[6]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.600 ns   ; I_VME_AM[1] ; R_CMD[9]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.600 ns   ; I_VME_AM[0] ; R_INTMSK[3]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.600 ns   ; I_VME_AM[0] ; R_INTMSK[5]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.600 ns   ; I_VME_AM[0] ; R_INTMSK[7]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_AM[3] ; R_DOUT[12]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_AM[3] ; R_DOUT[13]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_AM[3] ; R_DOUT[14]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_DS0   ; R_DOUT[1]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_DS0   ; R_DOUT[2]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_DS0   ; R_DOUT[3]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_DS0   ; R_DOUT[4]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_DS0   ; R_DOUT[5]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_DS0   ; R_DOUT[6]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_DS0   ; R_DOUT[7]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_DS0   ; R_DOUT[8]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_DS0   ; R_DOUT[9]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_DS0   ; R_DOUT[10]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_DS0   ; R_CMD[0]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_DS0   ; R_CMD[1]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_DS0   ; R_CMD[3]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_DS0   ; R_CMD[11]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_AM[1] ; R_CMD[2]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_AM[0] ; R_CMD[12]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_AM[0] ; R_CMD[13]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_AM[0] ; R_CMD[14]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_AM[0] ; R_CMD[15]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_AM[0] ; R_CMD[8]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_AM[0] ; R_CMD[10]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_AM[0] ; R_CMD[4]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_AM[0] ; R_CMD[5]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_AM[0] ; R_CMD[6]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; 9.500 ns   ; I_VME_AM[0] ; R_CMD[7]     ; I_CLK_32M ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;             ;              ;           ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------+--------------+-----------+


+---------------------------------------------------------------------------------------------------+
; tco                                                                                               ;
+-------+--------------+------------+------------------------------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From                               ; To          ; From Clock ;
+-------+--------------+------------+------------------------------------+-------------+------------+
; N/A   ; None         ; 16.100 ns  ; R_ADDR[12]                         ; VME_D[7]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.100 ns  ; R_ADDR[12]                         ; VME_D[6]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.100 ns  ; R_ADDR[12]                         ; VME_D[10]   ; I_CLK_32M  ;
; N/A   ; None         ; 16.100 ns  ; R_ADDR[12]                         ; VME_D[9]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.100 ns  ; R_ADDR[12]                         ; VME_D[8]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.100 ns  ; R_ADDR[12]                         ; VME_D[0]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.100 ns  ; R_ADDR[12]                         ; VME_D[12]   ; I_CLK_32M  ;
; N/A   ; None         ; 16.000 ns  ; R_ADDR[13]                         ; VME_D[7]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.000 ns  ; R_ADDR[14]                         ; VME_D[7]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.000 ns  ; R_ADDR[13]                         ; VME_D[6]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.000 ns  ; R_ADDR[14]                         ; VME_D[6]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.000 ns  ; R_ADDR[13]                         ; VME_D[10]   ; I_CLK_32M  ;
; N/A   ; None         ; 16.000 ns  ; R_ADDR[14]                         ; VME_D[10]   ; I_CLK_32M  ;
; N/A   ; None         ; 16.000 ns  ; R_ADDR[13]                         ; VME_D[9]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.000 ns  ; R_ADDR[14]                         ; VME_D[9]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.000 ns  ; R_ADDR[13]                         ; VME_D[8]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.000 ns  ; R_ADDR[14]                         ; VME_D[8]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.000 ns  ; R_ADDR[13]                         ; VME_D[0]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.000 ns  ; R_ADDR[14]                         ; VME_D[0]    ; I_CLK_32M  ;
; N/A   ; None         ; 16.000 ns  ; R_ADDR[13]                         ; VME_D[12]   ; I_CLK_32M  ;
; N/A   ; None         ; 16.000 ns  ; R_ADDR[14]                         ; VME_D[12]   ; I_CLK_32M  ;
; N/A   ; None         ; 15.900 ns  ; R_ADDR[8]                          ; VME_D[7]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.900 ns  ; R_ADDR[15]                         ; VME_D[7]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.900 ns  ; R_ADDR[8]                          ; VME_D[6]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.900 ns  ; R_ADDR[15]                         ; VME_D[6]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.900 ns  ; R_ADDR[8]                          ; VME_D[10]   ; I_CLK_32M  ;
; N/A   ; None         ; 15.900 ns  ; R_ADDR[15]                         ; VME_D[10]   ; I_CLK_32M  ;
; N/A   ; None         ; 15.900 ns  ; R_ADDR[8]                          ; VME_D[9]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.900 ns  ; R_ADDR[15]                         ; VME_D[9]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.900 ns  ; R_ADDR[8]                          ; VME_D[8]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.900 ns  ; R_ADDR[15]                         ; VME_D[8]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.900 ns  ; R_ADDR[8]                          ; VME_D[0]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.900 ns  ; R_ADDR[15]                         ; VME_D[0]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.900 ns  ; R_ADDR[8]                          ; VME_D[12]   ; I_CLK_32M  ;
; N/A   ; None         ; 15.900 ns  ; R_ADDR[15]                         ; VME_D[12]   ; I_CLK_32M  ;
; N/A   ; None         ; 15.800 ns  ; R_ADDR[9]                          ; VME_D[7]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.800 ns  ; R_ADDR[9]                          ; VME_D[6]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.800 ns  ; R_ADDR[9]                          ; VME_D[10]   ; I_CLK_32M  ;
; N/A   ; None         ; 15.800 ns  ; R_ADDR[9]                          ; VME_D[9]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.800 ns  ; R_ADDR[9]                          ; VME_D[8]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.800 ns  ; R_ADDR[9]                          ; VME_D[0]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.800 ns  ; R_ADDR[9]                          ; VME_D[12]   ; I_CLK_32M  ;
; N/A   ; None         ; 15.400 ns  ; R_ADDR[10]                         ; VME_D[7]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.400 ns  ; R_ADDR[10]                         ; VME_D[6]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.400 ns  ; R_ADDR[10]                         ; VME_D[10]   ; I_CLK_32M  ;
; N/A   ; None         ; 15.400 ns  ; R_ADDR[10]                         ; VME_D[9]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.400 ns  ; R_ADDR[10]                         ; VME_D[8]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.400 ns  ; R_ADDR[10]                         ; VME_D[0]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.400 ns  ; R_ADDR[10]                         ; VME_D[12]   ; I_CLK_32M  ;
; N/A   ; None         ; 15.300 ns  ; R_ADDR[11]                         ; VME_D[7]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.300 ns  ; R_ADDR[11]                         ; VME_D[6]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.300 ns  ; R_ADDR[11]                         ; VME_D[10]   ; I_CLK_32M  ;
; N/A   ; None         ; 15.300 ns  ; R_ADDR[11]                         ; VME_D[9]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.300 ns  ; R_ADDR[11]                         ; VME_D[8]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.300 ns  ; R_ADDR[11]                         ; VME_D[0]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.300 ns  ; R_ADDR[11]                         ; VME_D[12]   ; I_CLK_32M  ;
; N/A   ; None         ; 15.200 ns  ; R_ADDR[12]                         ; VME_D[2]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.100 ns  ; R_ADDR[13]                         ; VME_D[2]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.100 ns  ; R_ADDR[14]                         ; VME_D[2]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.000 ns  ; R_ADDR[8]                          ; VME_D[2]    ; I_CLK_32M  ;
; N/A   ; None         ; 15.000 ns  ; R_ADDR[15]                         ; VME_D[2]    ; I_CLK_32M  ;
; N/A   ; None         ; 14.900 ns  ; R_ADDR[9]                          ; VME_D[2]    ; I_CLK_32M  ;
; N/A   ; None         ; 14.500 ns  ; R_ADDR[10]                         ; VME_D[2]    ; I_CLK_32M  ;
; N/A   ; None         ; 14.400 ns  ; R_REXST                            ; VME_D[7]    ; I_CLK_32M  ;
; N/A   ; None         ; 14.400 ns  ; R_REXST                            ; VME_D[6]    ; I_CLK_32M  ;
; N/A   ; None         ; 14.400 ns  ; R_REXST                            ; VME_D[10]   ; I_CLK_32M  ;
; N/A   ; None         ; 14.400 ns  ; R_REXST                            ; VME_D[9]    ; I_CLK_32M  ;
; N/A   ; None         ; 14.400 ns  ; R_REXST                            ; VME_D[8]    ; I_CLK_32M  ;
; N/A   ; None         ; 14.400 ns  ; R_ADDR[11]                         ; VME_D[2]    ; I_CLK_32M  ;
; N/A   ; None         ; 14.400 ns  ; R_REXST                            ; VME_D[0]    ; I_CLK_32M  ;
; N/A   ; None         ; 14.400 ns  ; R_REXST                            ; VME_D[12]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.500 ns  ; R_REXST                            ; VME_D[2]    ; I_CLK_32M  ;
; N/A   ; None         ; 13.300 ns  ; R_ADDR[12]                         ; VME_D[5]    ; I_CLK_32M  ;
; N/A   ; None         ; 13.300 ns  ; R_ADDR[12]                         ; VME_D[4]    ; I_CLK_32M  ;
; N/A   ; None         ; 13.300 ns  ; R_ADDR[12]                         ; VME_D[11]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.300 ns  ; R_ADDR[12]                         ; VME_D[15]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.300 ns  ; R_ADDR[12]                         ; VME_D[14]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.300 ns  ; R_ADDR[12]                         ; VME_D[13]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.200 ns  ; R_ADDR[13]                         ; VME_D[5]    ; I_CLK_32M  ;
; N/A   ; None         ; 13.200 ns  ; R_ADDR[14]                         ; VME_D[5]    ; I_CLK_32M  ;
; N/A   ; None         ; 13.200 ns  ; R_ADDR[13]                         ; VME_D[4]    ; I_CLK_32M  ;
; N/A   ; None         ; 13.200 ns  ; R_ADDR[14]                         ; VME_D[4]    ; I_CLK_32M  ;
; N/A   ; None         ; 13.200 ns  ; R_ADDR[13]                         ; VME_D[11]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.200 ns  ; R_ADDR[14]                         ; VME_D[11]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.200 ns  ; R_ADDR[13]                         ; VME_D[15]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.200 ns  ; R_ADDR[14]                         ; VME_D[15]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.200 ns  ; R_ADDR[13]                         ; VME_D[14]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.200 ns  ; R_ADDR[14]                         ; VME_D[14]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.200 ns  ; R_ADDR[13]                         ; VME_D[13]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.200 ns  ; R_ADDR[14]                         ; VME_D[13]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.100 ns  ; R_ADDR[8]                          ; VME_D[5]    ; I_CLK_32M  ;
; N/A   ; None         ; 13.100 ns  ; R_ADDR[15]                         ; VME_D[5]    ; I_CLK_32M  ;
; N/A   ; None         ; 13.100 ns  ; R_ADDR[8]                          ; VME_D[4]    ; I_CLK_32M  ;
; N/A   ; None         ; 13.100 ns  ; R_ADDR[15]                         ; VME_D[4]    ; I_CLK_32M  ;
; N/A   ; None         ; 13.100 ns  ; R_ADDR[8]                          ; VME_D[11]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.100 ns  ; R_ADDR[15]                         ; VME_D[11]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.100 ns  ; R_ADDR[8]                          ; VME_D[15]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.100 ns  ; R_ADDR[15]                         ; VME_D[15]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.100 ns  ; R_ADDR[8]                          ; VME_D[14]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.100 ns  ; R_ADDR[15]                         ; VME_D[14]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.100 ns  ; R_ADDR[8]                          ; VME_D[13]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.100 ns  ; R_ADDR[15]                         ; VME_D[13]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.000 ns  ; R_ADDR[9]                          ; VME_D[5]    ; I_CLK_32M  ;
; N/A   ; None         ; 13.000 ns  ; R_ADDR[9]                          ; VME_D[4]    ; I_CLK_32M  ;
; N/A   ; None         ; 13.000 ns  ; R_ADDR[9]                          ; VME_D[11]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.000 ns  ; R_ADDR[9]                          ; VME_D[15]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.000 ns  ; R_ADDR[9]                          ; VME_D[14]   ; I_CLK_32M  ;
; N/A   ; None         ; 13.000 ns  ; R_ADDR[9]                          ; VME_D[13]   ; I_CLK_32M  ;
; N/A   ; None         ; 12.600 ns  ; R_ADDR[10]                         ; VME_D[5]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.600 ns  ; R_ADDR[10]                         ; VME_D[4]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.600 ns  ; R_ADDR[10]                         ; VME_D[11]   ; I_CLK_32M  ;
; N/A   ; None         ; 12.600 ns  ; R_ADDR[10]                         ; VME_D[15]   ; I_CLK_32M  ;
; N/A   ; None         ; 12.600 ns  ; R_ADDR[10]                         ; VME_D[14]   ; I_CLK_32M  ;
; N/A   ; None         ; 12.600 ns  ; R_ADDR[10]                         ; VME_D[13]   ; I_CLK_32M  ;
; N/A   ; None         ; 12.500 ns  ; R_ADDR[11]                         ; VME_D[5]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.500 ns  ; R_ADDR[11]                         ; VME_D[4]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.500 ns  ; R_ADDR[11]                         ; VME_D[11]   ; I_CLK_32M  ;
; N/A   ; None         ; 12.500 ns  ; R_ADDR[11]                         ; VME_D[15]   ; I_CLK_32M  ;
; N/A   ; None         ; 12.500 ns  ; R_ADDR[11]                         ; VME_D[14]   ; I_CLK_32M  ;
; N/A   ; None         ; 12.500 ns  ; R_ADDR[11]                         ; VME_D[13]   ; I_CLK_32M  ;
; N/A   ; None         ; 12.400 ns  ; R_ADDR[12]                         ; VME_D[3]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.400 ns  ; R_ADDR[12]                         ; VME_D[1]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.300 ns  ; R_ADDR[13]                         ; VME_D[3]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.300 ns  ; R_ADDR[14]                         ; VME_D[3]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.300 ns  ; R_ADDR[13]                         ; VME_D[1]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.300 ns  ; R_ADDR[14]                         ; VME_D[1]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.200 ns  ; R_ADDR[8]                          ; VME_D[3]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.200 ns  ; R_ADDR[15]                         ; VME_D[3]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.200 ns  ; R_ADDR[8]                          ; VME_D[1]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.200 ns  ; R_ADDR[15]                         ; VME_D[1]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.100 ns  ; R_ADDR[9]                          ; VME_D[3]    ; I_CLK_32M  ;
; N/A   ; None         ; 12.100 ns  ; R_ADDR[9]                          ; VME_D[1]    ; I_CLK_32M  ;
; N/A   ; None         ; 11.700 ns  ; R_ADDR[10]                         ; VME_D[3]    ; I_CLK_32M  ;
; N/A   ; None         ; 11.700 ns  ; R_ADDR[10]                         ; VME_D[1]    ; I_CLK_32M  ;
; N/A   ; None         ; 11.600 ns  ; R_REXST                            ; VME_D[5]    ; I_CLK_32M  ;
; N/A   ; None         ; 11.600 ns  ; R_REXST                            ; VME_D[4]    ; I_CLK_32M  ;
; N/A   ; None         ; 11.600 ns  ; R_REXST                            ; VME_D[11]   ; I_CLK_32M  ;
; N/A   ; None         ; 11.600 ns  ; R_ADDR[11]                         ; VME_D[3]    ; I_CLK_32M  ;
; N/A   ; None         ; 11.600 ns  ; R_ADDR[11]                         ; VME_D[1]    ; I_CLK_32M  ;
; N/A   ; None         ; 11.600 ns  ; R_REXST                            ; VME_D[15]   ; I_CLK_32M  ;
; N/A   ; None         ; 11.600 ns  ; R_REXST                            ; VME_D[14]   ; I_CLK_32M  ;
; N/A   ; None         ; 11.600 ns  ; R_REXST                            ; VME_D[13]   ; I_CLK_32M  ;
; N/A   ; None         ; 10.700 ns  ; R_REXST                            ; VME_D[3]    ; I_CLK_32M  ;
; N/A   ; None         ; 10.700 ns  ; R_REXST                            ; VME_D[1]    ; I_CLK_32M  ;
; N/A   ; None         ; 8.200 ns   ; R_DOUT[7]                          ; VME_D[7]    ; I_CLK_32M  ;
; N/A   ; None         ; 8.200 ns   ; R_DOUT[6]                          ; VME_D[6]    ; I_CLK_32M  ;
; N/A   ; None         ; 8.200 ns   ; R_DOUT[10]                         ; VME_D[10]   ; I_CLK_32M  ;
; N/A   ; None         ; 8.200 ns   ; R_DOUT[9]                          ; VME_D[9]    ; I_CLK_32M  ;
; N/A   ; None         ; 8.200 ns   ; R_DOUT[8]                          ; VME_D[8]    ; I_CLK_32M  ;
; N/A   ; None         ; 8.200 ns   ; R_DOUT[0]                          ; VME_D[0]    ; I_CLK_32M  ;
; N/A   ; None         ; 8.200 ns   ; R_DOUT[12]                         ; VME_D[12]   ; I_CLK_32M  ;
; N/A   ; None         ; 8.000 ns   ; R_DOUT[2]                          ; VME_D[2]    ; I_CLK_32M  ;
; N/A   ; None         ; 6.500 ns   ; R_DOUT[5]                          ; VME_D[5]    ; I_CLK_32M  ;
; N/A   ; None         ; 6.500 ns   ; R_DOUT[4]                          ; VME_D[4]    ; I_CLK_32M  ;
; N/A   ; None         ; 6.500 ns   ; R_DOUT[11]                         ; VME_D[11]   ; I_CLK_32M  ;
; N/A   ; None         ; 6.500 ns   ; R_DOUT[15]                         ; VME_D[15]   ; I_CLK_32M  ;
; N/A   ; None         ; 6.500 ns   ; R_DOUT[14]                         ; VME_D[14]   ; I_CLK_32M  ;
; N/A   ; None         ; 6.500 ns   ; R_DOUT[13]                         ; VME_D[13]   ; I_CLK_32M  ;
; N/A   ; None         ; 6.400 ns   ; R_DOUT[1]                          ; VME_D[1]    ; I_CLK_32M  ;
; N/A   ; None         ; 6.300 ns   ; R_DOUT[3]                          ; VME_D[3]    ; I_CLK_32M  ;
; N/A   ; None         ; 6.000 ns   ; eafmtds:eafmtdsin_9_16|R_FMTCH0[1] ; O_F_9_16_KP ; I_CLK_32M  ;
; N/A   ; None         ; 6.000 ns   ; eafmtds:eafmtdsin_1_8|R_FMTCH0[1]  ; O_F_1_8_KP  ; I_CLK_32M  ;
+-------+--------------+------------+------------------------------------+-------------+------------+


+-----------------------------------------------------------------------+
; tpd                                                                   ;
+-------+-------------------+-----------------+-------------+-----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From        ; To        ;
+-------+-------------------+-----------------+-------------+-----------+
; N/A   ; None              ; 20.600 ns       ; I_VME_AM[3] ; VME_D[7]  ;
; N/A   ; None              ; 20.600 ns       ; I_VME_AM[3] ; VME_D[6]  ;
; N/A   ; None              ; 20.600 ns       ; I_VME_AM[3] ; VME_D[10] ;
; N/A   ; None              ; 20.600 ns       ; I_VME_AM[3] ; VME_D[9]  ;
; N/A   ; None              ; 20.600 ns       ; I_VME_AM[3] ; VME_D[8]  ;
; N/A   ; None              ; 20.600 ns       ; I_VME_AM[3] ; VME_D[0]  ;
; N/A   ; None              ; 20.600 ns       ; I_VME_AM[3] ; VME_D[12] ;
; N/A   ; None              ; 19.800 ns       ; I_VME_DS0   ; VME_D[7]  ;
; N/A   ; None              ; 19.800 ns       ; I_VME_DS0   ; VME_D[6]  ;
; N/A   ; None              ; 19.800 ns       ; I_VME_DS0   ; VME_D[10] ;
; N/A   ; None              ; 19.800 ns       ; I_VME_DS0   ; VME_D[9]  ;
; N/A   ; None              ; 19.800 ns       ; I_VME_DS0   ; VME_D[8]  ;
; N/A   ; None              ; 19.800 ns       ; I_VME_DS0   ; VME_D[0]  ;
; N/A   ; None              ; 19.800 ns       ; I_VME_DS0   ; VME_D[12] ;
; N/A   ; None              ; 19.700 ns       ; I_VME_AM[3] ; VME_D[2]  ;
; N/A   ; None              ; 19.600 ns       ; I_VME_DS1   ; VME_D[7]  ;
; N/A   ; None              ; 19.600 ns       ; I_VME_AS    ; VME_D[7]  ;
; N/A   ; None              ; 19.600 ns       ; I_VME_DS1   ; VME_D[6]  ;
; N/A   ; None              ; 19.600 ns       ; I_VME_AS    ; VME_D[6]  ;
; N/A   ; None              ; 19.600 ns       ; I_VME_DS1   ; VME_D[10] ;
; N/A   ; None              ; 19.600 ns       ; I_VME_AS    ; VME_D[10] ;
; N/A   ; None              ; 19.600 ns       ; I_VME_DS1   ; VME_D[9]  ;
; N/A   ; None              ; 19.600 ns       ; I_VME_AS    ; VME_D[9]  ;
; N/A   ; None              ; 19.600 ns       ; I_VME_DS1   ; VME_D[8]  ;
; N/A   ; None              ; 19.600 ns       ; I_VME_AS    ; VME_D[8]  ;
; N/A   ; None              ; 19.600 ns       ; I_VME_DS1   ; VME_D[0]  ;
; N/A   ; None              ; 19.600 ns       ; I_VME_AS    ; VME_D[0]  ;
; N/A   ; None              ; 19.600 ns       ; I_VME_DS1   ; VME_D[12] ;
; N/A   ; None              ; 19.600 ns       ; I_VME_AS    ; VME_D[12] ;
; N/A   ; None              ; 19.200 ns       ; I_VME_AM[1] ; VME_D[7]  ;
; N/A   ; None              ; 19.200 ns       ; I_VME_AM[1] ; VME_D[6]  ;
; N/A   ; None              ; 19.200 ns       ; I_VME_AM[1] ; VME_D[10] ;
; N/A   ; None              ; 19.200 ns       ; I_VME_AM[1] ; VME_D[9]  ;
; N/A   ; None              ; 19.200 ns       ; I_VME_AM[1] ; VME_D[8]  ;
; N/A   ; None              ; 19.200 ns       ; I_VME_AM[1] ; VME_D[0]  ;
; N/A   ; None              ; 19.200 ns       ; I_VME_AM[1] ; VME_D[12] ;
; N/A   ; None              ; 19.000 ns       ; I_VME_AM[0] ; VME_D[7]  ;
; N/A   ; None              ; 19.000 ns       ; I_VME_AM[0] ; VME_D[6]  ;
; N/A   ; None              ; 19.000 ns       ; I_VME_AM[0] ; VME_D[10] ;
; N/A   ; None              ; 19.000 ns       ; I_VME_AM[0] ; VME_D[9]  ;
; N/A   ; None              ; 19.000 ns       ; I_VME_AM[0] ; VME_D[8]  ;
; N/A   ; None              ; 19.000 ns       ; I_VME_AM[0] ; VME_D[0]  ;
; N/A   ; None              ; 19.000 ns       ; I_VME_AM[0] ; VME_D[12] ;
; N/A   ; None              ; 18.900 ns       ; I_VME_DS0   ; VME_D[2]  ;
; N/A   ; None              ; 18.700 ns       ; I_VME_DS1   ; VME_D[2]  ;
; N/A   ; None              ; 18.700 ns       ; I_VME_AS    ; VME_D[2]  ;
; N/A   ; None              ; 18.500 ns       ; I_VME_AM[5] ; VME_D[7]  ;
; N/A   ; None              ; 18.500 ns       ; I_VME_AM[5] ; VME_D[6]  ;
; N/A   ; None              ; 18.500 ns       ; I_VME_AM[5] ; VME_D[10] ;
; N/A   ; None              ; 18.500 ns       ; I_VME_AM[5] ; VME_D[9]  ;
; N/A   ; None              ; 18.500 ns       ; I_VME_AM[5] ; VME_D[8]  ;
; N/A   ; None              ; 18.500 ns       ; I_VME_AM[5] ; VME_D[0]  ;
; N/A   ; None              ; 18.500 ns       ; I_VME_AM[5] ; VME_D[12] ;
; N/A   ; None              ; 18.300 ns       ; I_VME_AM[1] ; VME_D[2]  ;
; N/A   ; None              ; 18.100 ns       ; I_VME_AM[0] ; VME_D[2]  ;
; N/A   ; None              ; 17.800 ns       ; I_VME_AM[3] ; VME_D[5]  ;
; N/A   ; None              ; 17.800 ns       ; I_VME_AM[3] ; VME_D[4]  ;
; N/A   ; None              ; 17.800 ns       ; I_VME_AM[3] ; VME_D[11] ;
; N/A   ; None              ; 17.800 ns       ; I_VME_AM[3] ; VME_D[15] ;
; N/A   ; None              ; 17.800 ns       ; I_VME_AM[3] ; VME_D[14] ;
; N/A   ; None              ; 17.800 ns       ; I_VME_AM[3] ; VME_D[13] ;
; N/A   ; None              ; 17.700 ns       ; I_VME_AM[4] ; VME_D[7]  ;
; N/A   ; None              ; 17.700 ns       ; I_VME_AM[4] ; VME_D[6]  ;
; N/A   ; None              ; 17.700 ns       ; I_VME_AM[4] ; VME_D[10] ;
; N/A   ; None              ; 17.700 ns       ; I_VME_AM[4] ; VME_D[9]  ;
; N/A   ; None              ; 17.700 ns       ; I_VME_AM[4] ; VME_D[8]  ;
; N/A   ; None              ; 17.700 ns       ; I_VME_AM[4] ; VME_D[0]  ;
; N/A   ; None              ; 17.700 ns       ; I_VME_AM[4] ; VME_D[12] ;
; N/A   ; None              ; 17.600 ns       ; I_VME_AM[5] ; VME_D[2]  ;
; N/A   ; None              ; 17.000 ns       ; I_VME_DS0   ; VME_D[5]  ;
; N/A   ; None              ; 17.000 ns       ; I_VME_DS0   ; VME_D[4]  ;
; N/A   ; None              ; 17.000 ns       ; I_VME_DS0   ; VME_D[11] ;
; N/A   ; None              ; 17.000 ns       ; I_VME_DS0   ; VME_D[15] ;
; N/A   ; None              ; 17.000 ns       ; I_VME_DS0   ; VME_D[14] ;
; N/A   ; None              ; 17.000 ns       ; I_VME_DS0   ; VME_D[13] ;
; N/A   ; None              ; 16.900 ns       ; I_VME_AM[3] ; VME_D[3]  ;
; N/A   ; None              ; 16.900 ns       ; I_VME_AM[3] ; VME_D[1]  ;
; N/A   ; None              ; 16.800 ns       ; I_VME_DS1   ; VME_D[5]  ;
; N/A   ; None              ; 16.800 ns       ; I_VME_AS    ; VME_D[5]  ;
; N/A   ; None              ; 16.800 ns       ; I_VME_DS1   ; VME_D[4]  ;
; N/A   ; None              ; 16.800 ns       ; I_VME_AS    ; VME_D[4]  ;
; N/A   ; None              ; 16.800 ns       ; I_VME_DS1   ; VME_D[11] ;
; N/A   ; None              ; 16.800 ns       ; I_VME_AS    ; VME_D[11] ;
; N/A   ; None              ; 16.800 ns       ; I_VME_AM[4] ; VME_D[2]  ;
; N/A   ; None              ; 16.800 ns       ; I_VME_DS1   ; VME_D[15] ;
; N/A   ; None              ; 16.800 ns       ; I_VME_AS    ; VME_D[15] ;
; N/A   ; None              ; 16.800 ns       ; I_VME_DS1   ; VME_D[14] ;
; N/A   ; None              ; 16.800 ns       ; I_VME_AS    ; VME_D[14] ;
; N/A   ; None              ; 16.800 ns       ; I_VME_DS1   ; VME_D[13] ;
; N/A   ; None              ; 16.800 ns       ; I_VME_AS    ; VME_D[13] ;
; N/A   ; None              ; 16.400 ns       ; I_VME_AM[1] ; VME_D[5]  ;
; N/A   ; None              ; 16.400 ns       ; I_VME_AM[1] ; VME_D[4]  ;
; N/A   ; None              ; 16.400 ns       ; I_VME_AM[1] ; VME_D[11] ;
; N/A   ; None              ; 16.400 ns       ; I_VME_AM[1] ; VME_D[15] ;
; N/A   ; None              ; 16.400 ns       ; I_VME_AM[1] ; VME_D[14] ;
; N/A   ; None              ; 16.400 ns       ; I_VME_AM[1] ; VME_D[13] ;
; N/A   ; None              ; 16.200 ns       ; I_VME_AM[0] ; VME_D[5]  ;
; N/A   ; None              ; 16.200 ns       ; I_VME_AM[0] ; VME_D[4]  ;
; N/A   ; None              ; 16.200 ns       ; I_VME_AM[0] ; VME_D[11] ;
; N/A   ; None              ; 16.200 ns       ; I_VME_AM[0] ; VME_D[15] ;
; N/A   ; None              ; 16.200 ns       ; I_VME_AM[0] ; VME_D[14] ;
; N/A   ; None              ; 16.200 ns       ; I_VME_AM[0] ; VME_D[13] ;
; N/A   ; None              ; 16.100 ns       ; I_VME_DS0   ; VME_D[3]  ;
; N/A   ; None              ; 16.100 ns       ; I_VME_DS0   ; VME_D[1]  ;
; N/A   ; None              ; 15.900 ns       ; I_VME_DS1   ; VME_D[3]  ;
; N/A   ; None              ; 15.900 ns       ; I_VME_AS    ; VME_D[3]  ;
; N/A   ; None              ; 15.900 ns       ; I_VME_DS1   ; VME_D[1]  ;
; N/A   ; None              ; 15.900 ns       ; I_VME_AS    ; VME_D[1]  ;
; N/A   ; None              ; 15.700 ns       ; I_VME_AM[5] ; VME_D[5]  ;
; N/A   ; None              ; 15.700 ns       ; I_VME_AM[5] ; VME_D[4]  ;
; N/A   ; None              ; 15.700 ns       ; I_VME_AM[5] ; VME_D[11] ;
; N/A   ; None              ; 15.700 ns       ; I_VME_AM[5] ; VME_D[15] ;
; N/A   ; None              ; 15.700 ns       ; I_VME_AM[5] ; VME_D[14] ;
; N/A   ; None              ; 15.700 ns       ; I_VME_AM[5] ; VME_D[13] ;
; N/A   ; None              ; 15.500 ns       ; I_VME_AM[1] ; VME_D[3]  ;
; N/A   ; None              ; 15.500 ns       ; I_VME_AM[1] ; VME_D[1]  ;
; N/A   ; None              ; 15.300 ns       ; I_VME_AM[0] ; VME_D[3]  ;
; N/A   ; None              ; 15.300 ns       ; I_VME_AM[0] ; VME_D[1]  ;
; N/A   ; None              ; 14.900 ns       ; I_VME_AM[4] ; VME_D[5]  ;
; N/A   ; None              ; 14.900 ns       ; I_VME_AM[4] ; VME_D[4]  ;
; N/A   ; None              ; 14.900 ns       ; I_VME_AM[4] ; VME_D[11] ;
; N/A   ; None              ; 14.900 ns       ; I_VME_AM[4] ; VME_D[15] ;
; N/A   ; None              ; 14.900 ns       ; I_VME_AM[4] ; VME_D[14] ;
; N/A   ; None              ; 14.900 ns       ; I_VME_AM[4] ; VME_D[13] ;
; N/A   ; None              ; 14.800 ns       ; I_VME_AM[5] ; VME_D[3]  ;
; N/A   ; None              ; 14.800 ns       ; I_VME_AM[5] ; VME_D[1]  ;
; N/A   ; None              ; 14.500 ns       ; I_VME_WR    ; VME_D[7]  ;
; N/A   ; None              ; 14.500 ns       ; I_VME_WR    ; VME_D[6]  ;
; N/A   ; None              ; 14.500 ns       ; I_VME_WR    ; VME_D[10] ;
; N/A   ; None              ; 14.500 ns       ; I_VME_WR    ; VME_D[9]  ;
; N/A   ; None              ; 14.500 ns       ; I_VME_WR    ; VME_D[8]  ;
; N/A   ; None              ; 14.500 ns       ; I_VME_WR    ; VME_D[0]  ;
; N/A   ; None              ; 14.500 ns       ; I_VME_WR    ; VME_D[12] ;
; N/A   ; None              ; 14.000 ns       ; I_VME_AM[4] ; VME_D[3]  ;
; N/A   ; None              ; 14.000 ns       ; I_VME_AM[4] ; VME_D[1]  ;
; N/A   ; None              ; 13.600 ns       ; I_VME_WR    ; VME_D[2]  ;
; N/A   ; None              ; 11.700 ns       ; I_VME_WR    ; VME_D[5]  ;
; N/A   ; None              ; 11.700 ns       ; I_VME_WR    ; VME_D[4]  ;
; N/A   ; None              ; 11.700 ns       ; I_VME_WR    ; VME_D[11] ;
; N/A   ; None              ; 11.700 ns       ; I_VME_WR    ; VME_D[15] ;
; N/A   ; None              ; 11.700 ns       ; I_VME_WR    ; VME_D[14] ;
; N/A   ; None              ; 11.700 ns       ; I_VME_WR    ; VME_D[13] ;
; N/A   ; None              ; 10.800 ns       ; I_VME_WR    ; VME_D[3]  ;
; N/A   ; None              ; 10.800 ns       ; I_VME_WR    ; VME_D[1]  ;
+-------+-------------------+-----------------+-------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+--------------+-----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From        ; To           ; To Clock  ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+--------------+-----------+
; N/A                                     ; None                                                ; -0.500 ns ; VME_D[5]    ; R_INTMSK[5]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.500 ns ; VME_D[4]    ; R_INTMSK[4]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.500 ns ; VME_D[15]   ; R_INTMSK[15] ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.500 ns ; I_VME_A[1]  ; R_ADDR[1]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.600 ns ; VME_D[13]   ; R_CMD[13]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.600 ns ; VME_D[13]   ; R_INTMSK[13] ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.700 ns ; VME_D[5]    ; R_CMD[5]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.700 ns ; VME_D[11]   ; R_CMD[11]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.700 ns ; VME_D[15]   ; R_CMD[15]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.700 ns ; VME_D[14]   ; R_CMD[14]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.700 ns ; I_VME_A[4]  ; R_ADDR[4]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.800 ns ; I_VME_A[8]  ; R_ADDR[8]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.800 ns ; I_VME_A[10] ; R_ADDR[10]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.800 ns ; I_VME_A[13] ; R_ADDR[13]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.800 ns ; VME_D[4]    ; R_CMD[4]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.800 ns ; I_VME_A[2]  ; R_ADDR[2]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.800 ns ; I_VME_A[7]  ; R_ADDR[7]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.900 ns ; I_VME_A[15] ; R_ADDR[15]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -0.900 ns ; VME_D[11]   ; R_INTMSK[11] ; I_CLK_32M ;
; N/A                                     ; None                                                ; -1.100 ns ; VME_D[14]   ; R_INTMSK[14] ; I_CLK_32M ;
; N/A                                     ; None                                                ; -1.100 ns ; I_VME_A[3]  ; R_ADDR[3]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -1.300 ns ; VME_D[3]    ; R_CMD[3]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -1.300 ns ; VME_D[3]    ; R_INTMSK[3]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -1.300 ns ; VME_D[1]    ; R_CMD[1]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -1.400 ns ; VME_D[1]    ; R_INTMSK[1]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.000 ns ; I_VME_WR    ; R_DOUT[12]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.000 ns ; I_VME_WR    ; R_DOUT[13]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.000 ns ; I_VME_WR    ; R_DOUT[14]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.300 ns ; I_VME_A[9]  ; R_ADDR[9]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.300 ns ; I_VME_A[14] ; R_ADDR[14]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.300 ns ; VME_D[7]    ; R_INTMSK[7]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.300 ns ; VME_D[10]   ; R_INTMSK[10] ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.300 ns ; VME_D[9]    ; R_INTMSK[9]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.300 ns ; VME_D[8]    ; R_INTMSK[8]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.400 ns ; I_VME_A[12] ; R_ADDR[12]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.400 ns ; VME_D[9]    ; R_CMD[9]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.400 ns ; VME_D[12]   ; R_CMD[12]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.400 ns ; VME_D[12]   ; R_INTMSK[12] ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.400 ns ; I_VME_A[6]  ; R_ADDR[6]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.500 ns ; VME_D[7]    ; R_CMD[7]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.500 ns ; VME_D[10]   ; R_CMD[10]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.500 ns ; VME_D[8]    ; R_CMD[8]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.500 ns ; VME_D[0]    ; R_CMD[0]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.500 ns ; I_VME_WR    ; R_CMD[0]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.500 ns ; I_VME_WR    ; R_CMD[1]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.500 ns ; I_VME_WR    ; R_CMD[3]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.500 ns ; I_VME_WR    ; R_CMD[11]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.600 ns ; VME_D[6]    ; R_INTMSK[6]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.600 ns ; VME_D[0]    ; R_INTMSK[0]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.600 ns ; I_VME_LWORD ; R_ADDR[0]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.700 ns ; VME_D[6]    ; R_CMD[6]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.700 ns ; I_VME_A[5]  ; R_ADDR[5]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.700 ns ; I_VME_WR    ; R_DOUT[0]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.700 ns ; I_VME_WR    ; R_DOUT[11]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.700 ns ; I_VME_WR    ; R_DOUT[15]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.800 ns ; I_VME_WR    ; R_DOUT[1]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.800 ns ; I_VME_WR    ; R_DOUT[2]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.800 ns ; I_VME_WR    ; R_DOUT[3]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.800 ns ; I_VME_WR    ; R_DOUT[4]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.800 ns ; I_VME_WR    ; R_DOUT[5]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.800 ns ; I_VME_WR    ; R_DOUT[6]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.800 ns ; I_VME_WR    ; R_DOUT[7]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.800 ns ; I_VME_WR    ; R_DOUT[8]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.800 ns ; I_VME_WR    ; R_DOUT[9]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -2.800 ns ; I_VME_WR    ; R_DOUT[10]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.000 ns ; I_VME_A[11] ; R_ADDR[11]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.100 ns ; I_VME_WR    ; R_CMD[2]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.200 ns ; I_VME_WR    ; R_CMD[9]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.300 ns ; I_VME_WR    ; R_CMD[12]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.300 ns ; I_VME_WR    ; R_CMD[13]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.300 ns ; I_VME_WR    ; R_CMD[14]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.300 ns ; I_VME_WR    ; R_CMD[15]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.300 ns ; I_VME_WR    ; R_CMD[8]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.300 ns ; I_VME_WR    ; R_CMD[10]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.300 ns ; I_VME_WR    ; R_CMD[4]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.300 ns ; I_VME_WR    ; R_CMD[5]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.300 ns ; I_VME_WR    ; R_CMD[6]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.300 ns ; I_VME_WR    ; R_CMD[7]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.400 ns ; VME_D[2]    ; R_CMD[2]     ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.400 ns ; VME_D[2]    ; R_INTMSK[2]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.400 ns ; I_VME_WR    ; R_INTMSK[3]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.400 ns ; I_VME_WR    ; R_INTMSK[5]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.400 ns ; I_VME_WR    ; R_INTMSK[7]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.500 ns ; I_VME_WR    ; R_INTMSK[8]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.500 ns ; I_VME_WR    ; R_INTMSK[9]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.500 ns ; I_VME_WR    ; R_INTMSK[10] ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.500 ns ; I_VME_WR    ; R_INTMSK[11] ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.500 ns ; I_VME_WR    ; R_INTMSK[12] ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.500 ns ; I_VME_WR    ; R_INTMSK[13] ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.500 ns ; I_VME_WR    ; R_INTMSK[14] ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.500 ns ; I_VME_WR    ; R_INTMSK[15] ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.500 ns ; I_VME_WR    ; R_INTMSK[0]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.500 ns ; I_VME_WR    ; R_INTMSK[1]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.500 ns ; I_VME_WR    ; R_INTMSK[2]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.500 ns ; I_VME_WR    ; R_INTMSK[4]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.500 ns ; I_VME_WR    ; R_INTMSK[6]  ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.900 ns ; I_VME_AM[4] ; R_ADDR[5]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.900 ns ; I_VME_AM[4] ; R_ADDR[1]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -3.900 ns ; I_VME_AM[4] ; R_ADDR[4]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.000 ns ; I_VME_AM[4] ; R_REXST      ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.000 ns ; I_VME_AM[4] ; R_ADDR[7]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.000 ns ; I_VME_AM[4] ; R_ADDR[2]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.000 ns ; I_VME_AM[4] ; R_ADDR[6]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.000 ns ; I_VME_AM[4] ; R_ADDR[0]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.200 ns ; I_VME_AM[4] ; R_ADDR[10]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.200 ns ; I_VME_AM[4] ; R_ADDR[11]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.200 ns ; I_VME_AM[4] ; R_ADDR[8]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.200 ns ; I_VME_AM[4] ; R_ADDR[9]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.200 ns ; I_VME_AM[4] ; R_ADDR[12]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.200 ns ; I_VME_AM[4] ; R_ADDR[13]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.200 ns ; I_VME_AM[4] ; R_ADDR[14]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.200 ns ; I_VME_AM[4] ; R_ADDR[15]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.300 ns ; I_VME_AM[4] ; R_ADDR[3]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.700 ns ; I_VME_AM[5] ; R_ADDR[5]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.700 ns ; I_VME_AM[5] ; R_ADDR[1]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.700 ns ; I_VME_AM[5] ; R_ADDR[4]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.800 ns ; I_VME_AM[5] ; R_REXST      ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.800 ns ; I_VME_AM[5] ; R_ADDR[7]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.800 ns ; I_VME_AM[5] ; R_ADDR[2]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.800 ns ; I_VME_AM[5] ; R_ADDR[6]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -4.800 ns ; I_VME_AM[5] ; R_ADDR[0]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.000 ns ; I_VME_AM[5] ; R_ADDR[10]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.000 ns ; I_VME_AM[5] ; R_ADDR[11]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.000 ns ; I_VME_AM[5] ; R_ADDR[8]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.000 ns ; I_VME_AM[5] ; R_ADDR[9]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.000 ns ; I_VME_AM[5] ; R_ADDR[12]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.000 ns ; I_VME_AM[5] ; R_ADDR[13]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.000 ns ; I_VME_AM[5] ; R_ADDR[14]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.000 ns ; I_VME_AM[5] ; R_ADDR[15]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.100 ns ; I_VME_AM[5] ; R_ADDR[3]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.200 ns ; I_VME_AM[4] ; R_DOUT[12]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.200 ns ; I_VME_AM[4] ; R_DOUT[13]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.200 ns ; I_VME_AM[4] ; R_DOUT[14]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.200 ns ; I_VME_AM[0] ; R_ADDR[5]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.200 ns ; I_VME_AM[0] ; R_ADDR[1]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.200 ns ; I_VME_AM[0] ; R_ADDR[4]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.300 ns ; I_VME_AM[0] ; R_REXST      ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.300 ns ; I_VME_AM[0] ; R_ADDR[7]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.300 ns ; I_VME_AM[0] ; R_ADDR[2]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.300 ns ; I_VME_AM[0] ; R_ADDR[6]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.300 ns ; I_VME_AM[0] ; R_ADDR[0]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.400 ns ; I_VME_AM[1] ; R_ADDR[5]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.400 ns ; I_VME_AM[1] ; R_ADDR[1]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.400 ns ; I_VME_AM[1] ; R_ADDR[4]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.500 ns ; I_VME_AM[1] ; R_REXST      ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.500 ns ; I_VME_AM[1] ; R_ADDR[7]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.500 ns ; I_VME_AM[1] ; R_ADDR[2]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.500 ns ; I_VME_AM[1] ; R_ADDR[6]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.500 ns ; I_VME_AM[1] ; R_ADDR[0]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.500 ns ; I_VME_AM[0] ; R_ADDR[10]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.500 ns ; I_VME_AM[0] ; R_ADDR[11]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.500 ns ; I_VME_AM[0] ; R_ADDR[8]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.500 ns ; I_VME_AM[0] ; R_ADDR[9]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.500 ns ; I_VME_AM[0] ; R_ADDR[12]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.500 ns ; I_VME_AM[0] ; R_ADDR[13]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.500 ns ; I_VME_AM[0] ; R_ADDR[14]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.500 ns ; I_VME_AM[0] ; R_ADDR[15]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.600 ns ; I_VME_AM[0] ; R_ADDR[3]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.700 ns ; I_VME_AM[1] ; R_ADDR[10]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.700 ns ; I_VME_AM[1] ; R_ADDR[11]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.700 ns ; I_VME_AM[1] ; R_ADDR[8]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.700 ns ; I_VME_AM[1] ; R_ADDR[9]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.700 ns ; I_VME_AM[1] ; R_ADDR[12]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.700 ns ; I_VME_AM[1] ; R_ADDR[13]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.700 ns ; I_VME_AM[1] ; R_ADDR[14]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.700 ns ; I_VME_AM[1] ; R_ADDR[15]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.800 ns ; I_VME_AS    ; R_ADDR[5]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.800 ns ; I_VME_AS    ; R_ADDR[1]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.800 ns ; I_VME_AS    ; R_ADDR[4]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.800 ns ; I_VME_DS1   ; R_ADDR[5]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.800 ns ; I_VME_DS1   ; R_ADDR[1]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.800 ns ; I_VME_DS1   ; R_ADDR[4]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.800 ns ; I_VME_AM[1] ; R_ADDR[3]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.900 ns ; I_VME_AS    ; R_REXST      ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.900 ns ; I_VME_AS    ; R_ADDR[7]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.900 ns ; I_VME_AS    ; R_ADDR[2]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.900 ns ; I_VME_AS    ; R_ADDR[6]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.900 ns ; I_VME_AS    ; R_ADDR[0]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.900 ns ; I_VME_DS1   ; R_REXST      ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.900 ns ; I_VME_DS1   ; R_ADDR[7]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.900 ns ; I_VME_DS1   ; R_ADDR[2]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.900 ns ; I_VME_DS1   ; R_ADDR[6]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.900 ns ; I_VME_DS1   ; R_ADDR[0]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.900 ns ; I_VME_AM[4] ; R_DOUT[0]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.900 ns ; I_VME_AM[4] ; R_DOUT[11]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -5.900 ns ; I_VME_AM[4] ; R_DOUT[15]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -6.000 ns ; I_VME_AM[5] ; R_DOUT[12]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -6.000 ns ; I_VME_AM[5] ; R_DOUT[13]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -6.000 ns ; I_VME_AM[5] ; R_DOUT[14]   ; I_CLK_32M ;
; N/A                                     ; None                                                ; -6.000 ns ; I_VME_DS0   ; R_ADDR[5]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -6.000 ns ; I_VME_DS0   ; R_ADDR[1]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -6.000 ns ; I_VME_DS0   ; R_ADDR[4]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -6.000 ns ; I_VME_AM[4] ; R_DOUT[1]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -6.000 ns ; I_VME_AM[4] ; R_DOUT[2]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -6.000 ns ; I_VME_AM[4] ; R_DOUT[3]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -6.000 ns ; I_VME_AM[4] ; R_DOUT[4]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -6.000 ns ; I_VME_AM[4] ; R_DOUT[5]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -6.000 ns ; I_VME_AM[4] ; R_DOUT[6]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -6.000 ns ; I_VME_AM[4] ; R_DOUT[7]    ; I_CLK_32M ;
; N/A                                     ; None                                                ; -6.000 ns ; I_VME_AM[4] ; R_DOUT[8]    ; I_CLK_32M ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;             ;              ;           ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+--------------+-----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Nov 21 01:35:26 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off EA4163 -c EA4163
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "I_CLK_32M" is an undefined clock
Info: Clock "I_CLK_32M" has Internal fmax of 149.25 MHz between source register "R_ADDR[12]" and destination register "R_INTMSK[8]" (period= 6.7 ns)
    Info: + Longest register to register delay is 5.800 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC1_F34; Fanout = 1; REG Node = 'R_ADDR[12]'
        Info: 2: + IC(0.100 ns) + CELL(0.700 ns) = 0.800 ns; Loc. = LC2_F34; Fanout = 1; COMB Node = 'vmeds:vmeds|Equal0~8'
        Info: 3: + IC(0.000 ns) + CELL(1.000 ns) = 1.800 ns; Loc. = LC3_F34; Fanout = 5; COMB Node = 'vmeds:vmeds|Equal0~5'
        Info: 4: + IC(0.700 ns) + CELL(0.900 ns) = 3.400 ns; Loc. = LC6_F33; Fanout = 1; COMB Node = 'always4~8'
        Info: 5: + IC(0.100 ns) + CELL(0.900 ns) = 4.400 ns; Loc. = LC4_F33; Fanout = 16; COMB Node = 'always4~5'
        Info: 6: + IC(0.800 ns) + CELL(0.600 ns) = 5.800 ns; Loc. = LC7_F31; Fanout = 1; REG Node = 'R_INTMSK[8]'
        Info: Total cell delay = 4.100 ns ( 70.69 % )
        Info: Total interconnect delay = 1.700 ns ( 29.31 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "I_CLK_32M" to destination register is 1.600 ns
            Info: 1: + IC(0.000 ns) + CELL(0.800 ns) = 0.800 ns; Loc. = PIN_91; Fanout = 67; CLK Node = 'I_CLK_32M'
            Info: 2: + IC(0.800 ns) + CELL(0.000 ns) = 1.600 ns; Loc. = LC7_F31; Fanout = 1; REG Node = 'R_INTMSK[8]'
            Info: Total cell delay = 0.800 ns ( 50.00 % )
            Info: Total interconnect delay = 0.800 ns ( 50.00 % )
        Info: - Longest clock path from clock "I_CLK_32M" to source register is 1.600 ns
            Info: 1: + IC(0.000 ns) + CELL(0.800 ns) = 0.800 ns; Loc. = PIN_91; Fanout = 67; CLK Node = 'I_CLK_32M'
            Info: 2: + IC(0.800 ns) + CELL(0.000 ns) = 1.600 ns; Loc. = LC1_F34; Fanout = 1; REG Node = 'R_ADDR[12]'
            Info: Total cell delay = 0.800 ns ( 50.00 % )
            Info: Total interconnect delay = 0.800 ns ( 50.00 % )
    Info: + Micro clock to output delay of source is 0.500 ns
    Info: + Micro setup delay of destination is 0.400 ns
Info: tsu for register "R_INTMSK[8]" (data pin = "I_VME_AM[3]", clock pin = "I_CLK_32M") is 11.300 ns
    Info: + Longest pin to register delay is 12.500 ns
        Info: 1: + IC(0.000 ns) + CELL(0.700 ns) = 0.700 ns; Loc. = PIN_149; Fanout = 1; PIN Node = 'I_VME_AM[3]'
        Info: 2: + IC(4.100 ns) + CELL(0.600 ns) = 5.400 ns; Loc. = LC4_N50; Fanout = 1; COMB Node = 'always0~12'
        Info: 3: + IC(0.000 ns) + CELL(1.000 ns) = 6.400 ns; Loc. = LC5_N50; Fanout = 20; COMB Node = 'always0~9'
        Info: 4: + IC(2.700 ns) + CELL(1.000 ns) = 10.100 ns; Loc. = LC6_F33; Fanout = 1; COMB Node = 'always4~8'
        Info: 5: + IC(0.100 ns) + CELL(0.900 ns) = 11.100 ns; Loc. = LC4_F33; Fanout = 16; COMB Node = 'always4~5'
        Info: 6: + IC(0.800 ns) + CELL(0.600 ns) = 12.500 ns; Loc. = LC7_F31; Fanout = 1; REG Node = 'R_INTMSK[8]'
        Info: Total cell delay = 4.800 ns ( 38.40 % )
        Info: Total interconnect delay = 7.700 ns ( 61.60 % )
    Info: + Micro setup delay of destination is 0.400 ns
    Info: - Shortest clock path from clock "I_CLK_32M" to destination register is 1.600 ns
        Info: 1: + IC(0.000 ns) + CELL(0.800 ns) = 0.800 ns; Loc. = PIN_91; Fanout = 67; CLK Node = 'I_CLK_32M'
        Info: 2: + IC(0.800 ns) + CELL(0.000 ns) = 1.600 ns; Loc. = LC7_F31; Fanout = 1; REG Node = 'R_INTMSK[8]'
        Info: Total cell delay = 0.800 ns ( 50.00 % )
        Info: Total interconnect delay = 0.800 ns ( 50.00 % )
Info: tco from clock "I_CLK_32M" to destination pin "VME_D[7]" through register "R_ADDR[12]" is 16.100 ns
    Info: + Longest clock path from clock "I_CLK_32M" to source register is 1.600 ns
        Info: 1: + IC(0.000 ns) + CELL(0.800 ns) = 0.800 ns; Loc. = PIN_91; Fanout = 67; CLK Node = 'I_CLK_32M'
        Info: 2: + IC(0.800 ns) + CELL(0.000 ns) = 1.600 ns; Loc. = LC1_F34; Fanout = 1; REG Node = 'R_ADDR[12]'
        Info: Total cell delay = 0.800 ns ( 50.00 % )
        Info: Total interconnect delay = 0.800 ns ( 50.00 % )
    Info: + Micro clock to output delay of source is 0.500 ns
    Info: + Longest register to pin delay is 14.000 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC1_F34; Fanout = 1; REG Node = 'R_ADDR[12]'
        Info: 2: + IC(0.100 ns) + CELL(0.700 ns) = 0.800 ns; Loc. = LC2_F34; Fanout = 1; COMB Node = 'vmeds:vmeds|Equal0~8'
        Info: 3: + IC(0.000 ns) + CELL(1.000 ns) = 1.800 ns; Loc. = LC3_F34; Fanout = 5; COMB Node = 'vmeds:vmeds|Equal0~5'
        Info: 4: + IC(0.800 ns) + CELL(0.800 ns) = 3.400 ns; Loc. = LC1_F35; Fanout = 32; COMB Node = 'VME_D~37'
        Info: 5: + IC(5.300 ns) + CELL(5.300 ns) = 14.000 ns; Loc. = PIN_86; Fanout = 0; PIN Node = 'VME_D[7]'
        Info: Total cell delay = 7.800 ns ( 55.71 % )
        Info: Total interconnect delay = 6.200 ns ( 44.29 % )
Info: Longest tpd from source pin "I_VME_AM[3]" to destination pin "VME_D[7]" is 20.600 ns
    Info: 1: + IC(0.000 ns) + CELL(0.700 ns) = 0.700 ns; Loc. = PIN_149; Fanout = 1; PIN Node = 'I_VME_AM[3]'
    Info: 2: + IC(4.100 ns) + CELL(0.600 ns) = 5.400 ns; Loc. = LC4_N50; Fanout = 1; COMB Node = 'always0~12'
    Info: 3: + IC(0.000 ns) + CELL(1.000 ns) = 6.400 ns; Loc. = LC5_N50; Fanout = 20; COMB Node = 'always0~9'
    Info: 4: + IC(2.700 ns) + CELL(0.900 ns) = 10.000 ns; Loc. = LC1_F35; Fanout = 32; COMB Node = 'VME_D~37'
    Info: 5: + IC(5.300 ns) + CELL(5.300 ns) = 20.600 ns; Loc. = PIN_86; Fanout = 0; PIN Node = 'VME_D[7]'
    Info: Total cell delay = 8.500 ns ( 41.26 % )
    Info: Total interconnect delay = 12.100 ns ( 58.74 % )
Info: th for register "R_INTMSK[5]" (data pin = "VME_D[5]", clock pin = "I_CLK_32M") is -0.500 ns
    Info: + Longest clock path from clock "I_CLK_32M" to destination register is 1.600 ns
        Info: 1: + IC(0.000 ns) + CELL(0.800 ns) = 0.800 ns; Loc. = PIN_91; Fanout = 67; CLK Node = 'I_CLK_32M'
        Info: 2: + IC(0.800 ns) + CELL(0.000 ns) = 1.600 ns; Loc. = LC4_F32; Fanout = 1; REG Node = 'R_INTMSK[5]'
        Info: Total cell delay = 0.800 ns ( 50.00 % )
        Info: Total interconnect delay = 0.800 ns ( 50.00 % )
    Info: + Micro hold delay of destination is 1.000 ns
    Info: - Shortest pin to register delay is 3.100 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_214; Fanout = 1; PIN Node = 'VME_D[5]'
        Info: 2: + IC(0.000 ns) + CELL(0.700 ns) = 0.700 ns; Loc. = IOC_214; Fanout = 2; COMB Node = 'VME_D[5]~26'
        Info: 3: + IC(1.900 ns) + CELL(0.500 ns) = 3.100 ns; Loc. = LC4_F32; Fanout = 1; REG Node = 'R_INTMSK[5]'
        Info: Total cell delay = 1.200 ns ( 38.71 % )
        Info: Total interconnect delay = 1.900 ns ( 61.29 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 209 megabytes
    Info: Processing ended: Sat Nov 21 01:35:26 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


