<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:28:30.2830</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.07.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2020-0093262</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF  SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2022.02.04</openDate><openNumber>10-2022-0013819</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.07.20</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/35</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치의 제조 방법은 교대로 적층된 제1 물질막들 및 제2 물질막들을 포함하는 적층물을 형성하는 단계; 상기 적층물을 관통하는 제1 슬릿을 형성하는 단계; 상기 적층물을 관통하는 제2 슬릿을 형성하는 단계; 상기 적층물을 관통하고 상기 제1 슬릿과 상기 제2 슬릿의 사이에 위치된 콘택 홀을 형성하는 단계; 상기 제1 슬릿, 상기 제2 슬릿 및 상기 콘택 홀을 실링하는 실링막을 형성하는 단계; 상기 실링막을 관통하고 상기 제1 슬릿을 부분적으로 노출시키는 제1 개구부들을 형성하는 단계; 상기 제1 슬릿은 상기 제1 개구부들을 통해 노출된 제1 노출 영역들과 상기 실링막에 의해 실링된 제1 실링 영역들을 포함하고, 상기 제1 노출 영역들 및 상기 제1 실링 영역들 내에 제1 슬릿 절연막을 형성하는 단계; 상기 콘택 홀이 오픈되도록 상기 실링막을 식각하는 단계; 및 상기 콘택 홀 내에 제1 콘택 플러그를 형성하는 단계를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 교대로 적층된 제1 물질막들 및 제2 물질막들을 포함하는 적층물을 형성하는 단계;상기 적층물을 관통하는 제1 슬릿을 형성하는 단계;상기 적층물을 관통하는 제2 슬릿을 형성하는 단계;상기 적층물을 관통하고 상기 제1 슬릿과 상기 제2 슬릿의 사이에 위치된 콘택 홀을 형성하는 단계;상기 제1 슬릿, 상기 제2 슬릿 및 상기 콘택 홀을 실링하는 실링막을 형성하는 단계;상기 실링막을 관통하고 상기 제1 슬릿을 부분적으로 노출시키는 제1 개구부들을 형성하는 단계;상기 제1 슬릿은 상기 제1 개구부들을 통해 노출된 제1 노출 영역들과 상기 실링막에 의해 실링된 제1 실링 영역들을 포함하고, 상기 제1 노출 영역들 및 상기 제1 실링 영역들 내에 제1 슬릿 절연막을 형성하는 단계;상기 콘택 홀이 오픈되도록 상기 실링막을 식각하는 단계; 및상기 콘택 홀 내에 제1 콘택 플러그를 형성하는 단계를 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 개구부들을 형성하는 단계는,상기 실링막 상에 상기 제1 슬릿을 부분적으로 노출시키는 마스크 패턴을 형성하는 단계; 및상기 마스크 패턴을 식각 배리어로 상기 실링막을 식각하는 단계를 포함하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 슬릿 절연막을 형성하는 단계는,상기 제1 개구부들 및 상기 제1 노출 영역들을 통해 상기 실링 영역들 내에 절연 물질을 증착하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 실링막을 식각하는 단계는,마스크 패턴없이 상기 실링막을 식각하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 실링막을 식각하는 단계는,에치 백 공정으로 수행되는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 실링막을 형성하는 단계는,스텝 커버리지가 좋지 않은 물질로 상기 제1 슬릿, 상기 제2 슬릿 및 상기 콘택 홀의 입구를 실링하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 실링막을 관통하고 상기 제2 슬릿을 부분적으로 노출시키는 제2 개구부들을 형성하는 단계; 및상기 제2 슬릿은 상기 제2 개구부들을 통해 노출된 제2 노출 영역들과 상기 실링막에 의해 실링된 제2 실링 영역들을 포함하고, 상기 제2 노출 영역들 및 상기 제2 실링 영역들 내에 제2 슬릿 절연막을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 개구부들을 형성할 때 상기 제2 개구부들을 형성하고, 상기 제1 슬릿 절연막을 형성할 때 상기 제2 슬릿 절연막을 형성하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 적층물은 상기 제1 슬릿 절연막과 상기 제2 슬릿 절연막의 사이에 위치된 제1 부분 및 상기 제1 슬릿 절연막과 제2 슬릿 절연막의 외측에 위치된 제2 부분을 포함하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제2 부분에 위치된 제3 슬릿들을 형성하는 단계;상기 실링막으로 상기 제3 슬릿들을 실링하는 단계;상기 실링막을 관통하고 상기 제3 슬릿들을 각각 노출시키는 제3 개구부들을 형성하는 단계; 및상기 제3 슬릿들 내에 제3 슬릿 절연막들을 각각 형성하는 단계;를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 개구부들을 형성할 때 상기 제3 개구부들을 형성하고, 상기 제1 슬릿 절연막을 형성할 때 상기 제3 슬릿절연막들을 형성하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 제3 슬릿절연막들을 지지체로 이용하여 상기 제2 부분의 제1 물질막들을 제3 물질막들로 대체하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 물질막들을 상기 제3 물질막들로 대체하는 단계는,상기 제2 부분에 위치된 제4 슬릿을 형성하는 단계;상기 제4 슬릿을 통해 상기 제2 부분의 상기 제1 물질막들을 선택적으로 식각하여 제4 개구부들을 형성하는 단계; 및상기 제4 개구부들 내에 도전막들을 형성하는 단계를 포함하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제2 부분에, 상기 도전막들과 각각 연결된 제2 콘택 플러그들을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,상기 적층물을 형성하기 전에, 주변 회로를 형성하는 단계; 상기 주변 회로 상에 소스 구조를 형성하는 단계; 및상기 소스 구조를 관통하고, 상기 주변 회로와 연결된 인터커넥션 구조를 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 제1 콘택 플러그는 상기 인터커넥션 구조와 전기적으로 연결된반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 셀 영역 및 콘택 영역을 포함하는 적층물을 형성하는 단계;상기 적층물의 상기 셀 영역을 관통하는 채널 구조를 형성하는 단계;상기 적층물의 상기 콘택 영역을 관통하는 제1 슬릿을 형성하는 단계;상기 적층물의 상기 콘택 영역을 관통하는 콘택 홀을 형성하는 단계;상기 제1 슬릿 및 상기 콘택 홀을 실링하는 실링막을 형성하는 단계;상기 실링막 상에 상기 제1 슬릿을 부분적으로 노출시키는 마스크 패턴을 형성하는 단계;상기 마스크 패턴을 식각 배리어로 상기 실링막을 식각하여, 상기 제1 슬릿을 부분적으로 노출시키는 제1 개구부들을 형성하는 단계;상기 제1 슬릿은 상기 제1 개구부들을 통해 노출된 노출 영역들과 상기 실링막에 의해 실링된 실링 영역들을 포함하고, 상기 노출 영역들 및 상기 실링 영역들 내에 제1 슬릿 절연막을 형성하는 단계;상기 콘택 홀이 오픈되도록 상기 실링막을 식각하는 단계; 및상기 콘택 홀 내에 제1 콘택 플러그를 형성하는 단계를 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 실링막을 식각하는 단계는,마스크 패턴없이 상기 실링막을 식각하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 실링막을 식각하는 단계는,에치 백 공정으로 수행되는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서,상기 적층물은 교대로 적층된 제1 물질막들 및 제2 물질막들을 포함하고, 상기 제1 물질막들을 도전막들로 대체하는 단계; 및상기 콘택 영역에서 상기 도전막들과 각각 연결된 제2 콘택 플러그들을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>Yoo Hyun NOH</engName><name>노유현</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 종로*길 ** 디타워 D* **층(법무법인세종)</address><code>920070008833</code><country>대한민국</country><engName>Yongho Moon</engName><name>문용호</name></agentInfo><agentInfo><address>서울시 종로구 종로*길 ** 디타워 D* **층(법무법인유한세종)</address><code>919990004361</code><country>대한민국</country><engName>Jong-Han Oh</engName><name>오종한</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2020.07.27</receiptDate><receiptNumber>1-1-2020-0784643-97</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Resignation of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인사임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2021.05.07</receiptDate><receiptNumber>1-1-2021-0530280-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.07.20</receiptDate><receiptNumber>1-1-2023-0803186-27</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.07.20</receiptDate><receiptNumber>1-1-2023-0803187-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.12.17</receiptDate><receiptNumber>9-5-2024-1089282-68</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.02.05</receiptDate><receiptNumber>1-1-2025-0131961-46</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.02.05</receiptDate><receiptNumber>1-1-2025-0131960-01</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.13</receiptDate><receiptNumber>9-5-2025-0772509-81</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName> </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.09.26</receiptDate><receiptNumber>1-1-2025-1104073-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.09.26</receiptDate><receiptNumber>1-1-2025-1104072-73</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020200093262.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9304e94d2d1bb0d3a9d92ff85d8aefd7b9b69c86683d480f0418d3d11c73afbd549bbffc1674ae89f3cdb23be0c9e615fd9c7dd238b4293ff5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf391d812f672f6ab9cc82083cb47720aa0516e089319e13195a32890a443ba790a1dff3c73e44a9f34e0fe8764c3944fab110ba9150b13116</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>