{
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0.19  2019-03-26 bk=1.5019 VDI=41 GEI=35 GUI=JA:9.0 TLS
#  -string -flagsOSRD
preplace port gpio -pg 1 -lvl 7 -x 2480 -y 70 -defaultsOSRD
preplace port uart -pg 1 -lvl 7 -x 2480 -y 220 -defaultsOSRD
preplace port mclk -pg 1 -lvl 0 -x -70 -y -170 -defaultsOSRD
preplace port clk_locked -pg 1 -lvl 0 -x -70 -y -40 -defaultsOSRD
preplace port ext_reset_n -pg 1 -lvl 0 -x -70 -y -100 -defaultsOSRD
preplace port TDI -pg 1 -lvl 0 -x -70 -y 530 -defaultsOSRD
preplace port SWCLKTCK -pg 1 -lvl 0 -x -70 -y 490 -defaultsOSRD
preplace port TDO -pg 1 -lvl 0 -x -70 -y 550 -defaultsOSRD -left
preplace port TDOEN_n -pg 1 -lvl 0 -x -70 -y 570 -defaultsOSRD -left
preplace port SWDO -pg 1 -lvl 0 -x -70 -y 590 -defaultsOSRD -left
preplace port SWDOEN -pg 1 -lvl 0 -x -70 -y 610 -defaultsOSRD -left
preplace port SWDITMS -pg 1 -lvl 0 -x -70 -y 510 -defaultsOSRD
preplace port dac_clk -pg 1 -lvl 7 -x 2480 -y -270 -defaultsOSRD
preplace port hclk -pg 1 -lvl 0 -x -70 -y -210 -defaultsOSRD
preplace port adc_clk -pg 1 -lvl 7 -x 2480 -y -80 -defaultsOSRD
preplace portBus dac_data -pg 1 -lvl 7 -x 2480 -y -250 -defaultsOSRD
preplace portBus adc_data -pg 1 -lvl 0 -x -70 -y -230 -defaultsOSRD
preplace inst CORTEXM3_AXI_0 -pg 1 -lvl 3 -x 860 -y 210 -defaultsOSRD
preplace inst proc_sys_reset_0 -pg 1 -lvl 1 -x 130 -y -80 -defaultsOSRD
preplace inst util_vector_logic_0 -pg 1 -lvl 2 -x 480 -y 60 -defaultsOSRD
preplace inst xlconstant_0 -pg 1 -lvl 2 -x 480 -y 170 -defaultsOSRD
preplace inst axi_interconnect_sys -pg 1 -lvl 4 -x 1300 -y -10 -defaultsOSRD
preplace inst axi_interconnect_code -pg 1 -lvl 4 -x 1300 -y 470 -defaultsOSRD
preplace inst axi_gpio_0 -pg 1 -lvl 5 -x 1670 -y 80 -defaultsOSRD
preplace inst axi_bram_insn_0 -pg 1 -lvl 5 -x 1670 -y 390 -defaultsOSRD
preplace inst xlconstant_1 -pg 1 -lvl 2 -x 480 -y 690 -defaultsOSRD
preplace inst blk_mem_insn -pg 1 -lvl 6 -x 2050 -y 390 -defaultsOSRD
preplace inst axi_bram_data_0 -pg 1 -lvl 5 -x 1670 -y 530 -defaultsOSRD
preplace inst blk_mem_data -pg 1 -lvl 6 -x 2050 -y 530 -defaultsOSRD
preplace inst axi_uartlite_0 -pg 1 -lvl 5 -x 1670 -y 230 -defaultsOSRD
preplace inst xlconcat_0 -pg 1 -lvl 2 -x 480 -y -300 -defaultsOSRD
preplace inst axi_interconnect_hs -pg 1 -lvl 5 -x 1670 -y -290 -defaultsOSRD
preplace inst axi_dac_0 -pg 1 -lvl 6 -x 2050 -y -270 -defaultsOSRD
preplace inst axi_adc_0 -pg 1 -lvl 6 -x 2050 -y -90 -defaultsOSRD
preplace netloc util_vector_logic_0_Res 1 2 1 630 60n
preplace netloc xlconstant_0_dout 1 2 1 N 170
preplace netloc M01_ARESETN_1 1 1 3 N -60 NJ -60 1140
preplace netloc clk_locked_1 1 0 1 N -40
preplace netloc ext_reset_n_1 1 0 1 N -100
preplace netloc proc_sys_reset_0_peripheral_aresetn 1 1 5 NJ -40 NJ -40 1130J 150 1480 -520 1860
preplace netloc TDI_1 1 0 3 NJ 530 NJ 530 660
preplace netloc SWCLKTCK_1 1 0 3 NJ 490 NJ 490 630
preplace netloc CORTEXM3_AXI_0_TDO 1 0 4 NJ 550 NJ 550 NJ 550 1070
preplace netloc CORTEXM3_AXI_0_nTDOEN 1 0 4 NJ 570 NJ 570 NJ 570 1060
preplace netloc CORTEXM3_AXI_0_SWDO 1 0 4 NJ 590 NJ 590 NJ 590 1090
preplace netloc CORTEXM3_AXI_0_SWDOEN 1 0 4 NJ 610 NJ 610 NJ 610 1080
preplace netloc SWDITMS_1 1 0 3 NJ 510 NJ 510 640
preplace netloc proc_sys_reset_0_mb_reset 1 1 1 310 -120n
preplace netloc xlconstant_1_dout 1 2 1 650 310n
preplace netloc axi_dac_0_dac_clk 1 6 1 NJ -270
preplace netloc axi_dac_0_dac_data 1 6 1 NJ -250
preplace netloc xlconcat_0_dout 1 2 1 660 -300n
preplace netloc axi_uartlite_0_interrupt 1 1 5 320 -530 NJ -530 NJ -530 NJ -530 1830
preplace netloc axi_gpio_0_ip2intc_irpt 1 1 5 310 -540 NJ -540 NJ -540 NJ -540 1840
preplace netloc HCLK_1 1 0 5 -50 -180 NJ -180 650 -90 1110 160 1500
preplace netloc clk_300M_1 1 0 6 NJ -210 NJ -210 NJ -210 1150J -210 1470 -70 1880
preplace netloc axi_adc_0_adc_clk 1 6 1 N -80
preplace netloc adc_data_1 1 0 6 NJ -230 NJ -230 NJ -230 NJ -230 1460J -60 NJ
preplace netloc axi_interconnect_hs_M02_AXI 1 5 1 1850 -270n
preplace netloc axi_interconnect_1_M00_AXI 1 4 1 1490 370n
preplace netloc axi_interconnect_0_M01_AXI 1 4 1 1500 -10n
preplace netloc axi_interconnect_0_M00_AXI 1 4 2 1510 -50 1820J
preplace netloc axi_bram_data_0_BRAM_PORTA 1 5 1 N 530
preplace netloc CORTEXM3_AXI_0_CM3_SYS_AXI3 1 3 1 1120 -110n
preplace netloc axi_interconnect_0_M01_AXI1 1 5 1 1870J -310n
preplace netloc axi_uartlite_0_UART 1 5 2 N 220 NJ
preplace netloc axi_interconnect_0_M02_AXI 1 4 1 1450 10n
preplace netloc axi_bram_ctrl_0_BRAM_PORTA 1 5 1 N 390
preplace netloc axi_dac_0_M_AXI 1 4 3 1510 -510 1870 -370 2190
preplace netloc axi_interconnect_sys_M00_AXI 1 4 1 1450J -450n
preplace netloc axi_gpio_0_GPIO 1 5 2 N 70 NJ
preplace netloc CORTEXM3_AXI_0_CM3_CODE_AXI3 1 3 1 1100 80n
preplace netloc axi_adc_0_M_AXI 1 4 3 1500 -550 1880 -380 2200J
levelinfo -pg 1 -70 130 480 860 1300 1670 2050 2480
pagesize -pg 1 -db -bbox -sgen -220 -620 2630 1690
"
}
0
