总体任务：实现“星期、上/下午、小时、分、秒”的时钟显示功能。 
项目平台：《FPGA综合实验开发系统》试验箱，扩展IO板工作在模式NO.2。 
功能要求： 
1、数码管2、1分别显示秒的十位、个位，显示范围0-59； 
2、数码管4、3分别显示分的十位、个位，显示范围0-59； 
3、数码管6、5分别显示时的十位、个位，按照12小时制进行显示。 
4、数码管7显示A/P区分上/下午。上午显示为P，下午显示为A。 
5、数码管8显示星期几，显示范围0-7。 
设计要求： 
1、扩展IO板工作必须在模式NO.2。 
2、按键8为异步复位功能键，复位时星期、小时、分、秒都归零，数码管7显
示上午状态；按键7为暂停键，暂停时，周、上下午、小时、分、秒都暂停。 
3、计数时钟由扩展IO板提供，对应FPGA管脚V4。XDC文件中，时钟写法。 
set_property -dict { PACKAGE_PIN V4 IOSTANDARD LVCMOS33 } [get_ports clk] 
set_property CLOCK_DEDICA 
TED_ROUTE FALSE [get_ports clk] 
4、测试时，通过调整扩展IO板的Fre_Adjust功能，调整时钟快慢，以便于观
察功能是否正确。 
5、必须采用模块化设计思想，分模块设计时、分、秒、星期计数、上/下午切换
和BCD译码功能。 
