// Generated by ZYANG
#ifndef INCLUDED_CCS_DUT_WRAPPER_H
#define INCLUDED_CCS_DUT_WRAPPER_H

#ifndef SC_USE_STD_STRING
#define SC_USE_STD_STRING
#endif

#include <systemc.h>
#include <mc_simulator_extensions.h>

#ifdef CCS_SYSC
namespace HDL {
#endif
#if defined(CCS_DUT_SYSC)
// alias ccs_DUT_wrapper to namespace enclosure of either cycle or RTL SystemC netlist
namespace
    ccs_design {
#if defined(CCS_DUT_CYCLE)
#include "cycle.cxx"
#else
#if defined(CCS_DUT_RTL)
#include "rtl.cxx"
#endif
#endif
}
typedef
    ccs_design::HDL::inPlaceNTT_DIF ccs_DUT_wrapper;

#else

// Create a foreign module wrapper around the HDL
#ifdef VCS_SYSTEMC
// VCS support - ccs_DUT_wrapper is derived from VCS-generated SystemC wrapper around HDL code
class ccs_DUT_wrapper : public TOP_HDL_ENTITY
{
public:
  ccs_DUT_wrapper(const sc_module_name& nm, const char *hdl_name)
  : TOP_HDL_ENTITY(nm)
  {
  // elaborate_foreign_module(hdl_name);
  }

  ~ccs_DUT_wrapper() {}
};

#else
// non VCS simulators - ccs_DUT_wrapper is derived from mc_foreign_module (adding 2nd ctor arg)
class ccs_DUT_wrapper: public mc_foreign_module
{
public:
  // Interface Ports
  sc_in<bool> clk;
  sc_in<sc_logic> rst;
  sc_out<sc_lv<4> > vec_rsc_0_0_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_0_d;
  sc_out<sc_logic> vec_rsc_0_0_we;
  sc_out<sc_lv<4> > vec_rsc_0_0_radr;
  sc_in<sc_lv<64> > vec_rsc_0_0_q;
  sc_out<sc_logic> vec_rsc_triosy_0_0_lz;
  sc_out<sc_lv<4> > vec_rsc_0_1_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_1_d;
  sc_out<sc_logic> vec_rsc_0_1_we;
  sc_out<sc_lv<4> > vec_rsc_0_1_radr;
  sc_in<sc_lv<64> > vec_rsc_0_1_q;
  sc_out<sc_logic> vec_rsc_triosy_0_1_lz;
  sc_out<sc_lv<4> > vec_rsc_0_2_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_2_d;
  sc_out<sc_logic> vec_rsc_0_2_we;
  sc_out<sc_lv<4> > vec_rsc_0_2_radr;
  sc_in<sc_lv<64> > vec_rsc_0_2_q;
  sc_out<sc_logic> vec_rsc_triosy_0_2_lz;
  sc_out<sc_lv<4> > vec_rsc_0_3_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_3_d;
  sc_out<sc_logic> vec_rsc_0_3_we;
  sc_out<sc_lv<4> > vec_rsc_0_3_radr;
  sc_in<sc_lv<64> > vec_rsc_0_3_q;
  sc_out<sc_logic> vec_rsc_triosy_0_3_lz;
  sc_out<sc_lv<4> > vec_rsc_0_4_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_4_d;
  sc_out<sc_logic> vec_rsc_0_4_we;
  sc_out<sc_lv<4> > vec_rsc_0_4_radr;
  sc_in<sc_lv<64> > vec_rsc_0_4_q;
  sc_out<sc_logic> vec_rsc_triosy_0_4_lz;
  sc_out<sc_lv<4> > vec_rsc_0_5_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_5_d;
  sc_out<sc_logic> vec_rsc_0_5_we;
  sc_out<sc_lv<4> > vec_rsc_0_5_radr;
  sc_in<sc_lv<64> > vec_rsc_0_5_q;
  sc_out<sc_logic> vec_rsc_triosy_0_5_lz;
  sc_out<sc_lv<4> > vec_rsc_0_6_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_6_d;
  sc_out<sc_logic> vec_rsc_0_6_we;
  sc_out<sc_lv<4> > vec_rsc_0_6_radr;
  sc_in<sc_lv<64> > vec_rsc_0_6_q;
  sc_out<sc_logic> vec_rsc_triosy_0_6_lz;
  sc_out<sc_lv<4> > vec_rsc_0_7_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_7_d;
  sc_out<sc_logic> vec_rsc_0_7_we;
  sc_out<sc_lv<4> > vec_rsc_0_7_radr;
  sc_in<sc_lv<64> > vec_rsc_0_7_q;
  sc_out<sc_logic> vec_rsc_triosy_0_7_lz;
  sc_out<sc_lv<4> > vec_rsc_0_8_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_8_d;
  sc_out<sc_logic> vec_rsc_0_8_we;
  sc_out<sc_lv<4> > vec_rsc_0_8_radr;
  sc_in<sc_lv<64> > vec_rsc_0_8_q;
  sc_out<sc_logic> vec_rsc_triosy_0_8_lz;
  sc_out<sc_lv<4> > vec_rsc_0_9_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_9_d;
  sc_out<sc_logic> vec_rsc_0_9_we;
  sc_out<sc_lv<4> > vec_rsc_0_9_radr;
  sc_in<sc_lv<64> > vec_rsc_0_9_q;
  sc_out<sc_logic> vec_rsc_triosy_0_9_lz;
  sc_out<sc_lv<4> > vec_rsc_0_10_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_10_d;
  sc_out<sc_logic> vec_rsc_0_10_we;
  sc_out<sc_lv<4> > vec_rsc_0_10_radr;
  sc_in<sc_lv<64> > vec_rsc_0_10_q;
  sc_out<sc_logic> vec_rsc_triosy_0_10_lz;
  sc_out<sc_lv<4> > vec_rsc_0_11_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_11_d;
  sc_out<sc_logic> vec_rsc_0_11_we;
  sc_out<sc_lv<4> > vec_rsc_0_11_radr;
  sc_in<sc_lv<64> > vec_rsc_0_11_q;
  sc_out<sc_logic> vec_rsc_triosy_0_11_lz;
  sc_out<sc_lv<4> > vec_rsc_0_12_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_12_d;
  sc_out<sc_logic> vec_rsc_0_12_we;
  sc_out<sc_lv<4> > vec_rsc_0_12_radr;
  sc_in<sc_lv<64> > vec_rsc_0_12_q;
  sc_out<sc_logic> vec_rsc_triosy_0_12_lz;
  sc_out<sc_lv<4> > vec_rsc_0_13_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_13_d;
  sc_out<sc_logic> vec_rsc_0_13_we;
  sc_out<sc_lv<4> > vec_rsc_0_13_radr;
  sc_in<sc_lv<64> > vec_rsc_0_13_q;
  sc_out<sc_logic> vec_rsc_triosy_0_13_lz;
  sc_out<sc_lv<4> > vec_rsc_0_14_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_14_d;
  sc_out<sc_logic> vec_rsc_0_14_we;
  sc_out<sc_lv<4> > vec_rsc_0_14_radr;
  sc_in<sc_lv<64> > vec_rsc_0_14_q;
  sc_out<sc_logic> vec_rsc_triosy_0_14_lz;
  sc_out<sc_lv<4> > vec_rsc_0_15_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_15_d;
  sc_out<sc_logic> vec_rsc_0_15_we;
  sc_out<sc_lv<4> > vec_rsc_0_15_radr;
  sc_in<sc_lv<64> > vec_rsc_0_15_q;
  sc_out<sc_logic> vec_rsc_triosy_0_15_lz;
  sc_out<sc_lv<4> > vec_rsc_0_16_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_16_d;
  sc_out<sc_logic> vec_rsc_0_16_we;
  sc_out<sc_lv<4> > vec_rsc_0_16_radr;
  sc_in<sc_lv<64> > vec_rsc_0_16_q;
  sc_out<sc_logic> vec_rsc_triosy_0_16_lz;
  sc_out<sc_lv<4> > vec_rsc_0_17_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_17_d;
  sc_out<sc_logic> vec_rsc_0_17_we;
  sc_out<sc_lv<4> > vec_rsc_0_17_radr;
  sc_in<sc_lv<64> > vec_rsc_0_17_q;
  sc_out<sc_logic> vec_rsc_triosy_0_17_lz;
  sc_out<sc_lv<4> > vec_rsc_0_18_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_18_d;
  sc_out<sc_logic> vec_rsc_0_18_we;
  sc_out<sc_lv<4> > vec_rsc_0_18_radr;
  sc_in<sc_lv<64> > vec_rsc_0_18_q;
  sc_out<sc_logic> vec_rsc_triosy_0_18_lz;
  sc_out<sc_lv<4> > vec_rsc_0_19_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_19_d;
  sc_out<sc_logic> vec_rsc_0_19_we;
  sc_out<sc_lv<4> > vec_rsc_0_19_radr;
  sc_in<sc_lv<64> > vec_rsc_0_19_q;
  sc_out<sc_logic> vec_rsc_triosy_0_19_lz;
  sc_out<sc_lv<4> > vec_rsc_0_20_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_20_d;
  sc_out<sc_logic> vec_rsc_0_20_we;
  sc_out<sc_lv<4> > vec_rsc_0_20_radr;
  sc_in<sc_lv<64> > vec_rsc_0_20_q;
  sc_out<sc_logic> vec_rsc_triosy_0_20_lz;
  sc_out<sc_lv<4> > vec_rsc_0_21_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_21_d;
  sc_out<sc_logic> vec_rsc_0_21_we;
  sc_out<sc_lv<4> > vec_rsc_0_21_radr;
  sc_in<sc_lv<64> > vec_rsc_0_21_q;
  sc_out<sc_logic> vec_rsc_triosy_0_21_lz;
  sc_out<sc_lv<4> > vec_rsc_0_22_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_22_d;
  sc_out<sc_logic> vec_rsc_0_22_we;
  sc_out<sc_lv<4> > vec_rsc_0_22_radr;
  sc_in<sc_lv<64> > vec_rsc_0_22_q;
  sc_out<sc_logic> vec_rsc_triosy_0_22_lz;
  sc_out<sc_lv<4> > vec_rsc_0_23_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_23_d;
  sc_out<sc_logic> vec_rsc_0_23_we;
  sc_out<sc_lv<4> > vec_rsc_0_23_radr;
  sc_in<sc_lv<64> > vec_rsc_0_23_q;
  sc_out<sc_logic> vec_rsc_triosy_0_23_lz;
  sc_out<sc_lv<4> > vec_rsc_0_24_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_24_d;
  sc_out<sc_logic> vec_rsc_0_24_we;
  sc_out<sc_lv<4> > vec_rsc_0_24_radr;
  sc_in<sc_lv<64> > vec_rsc_0_24_q;
  sc_out<sc_logic> vec_rsc_triosy_0_24_lz;
  sc_out<sc_lv<4> > vec_rsc_0_25_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_25_d;
  sc_out<sc_logic> vec_rsc_0_25_we;
  sc_out<sc_lv<4> > vec_rsc_0_25_radr;
  sc_in<sc_lv<64> > vec_rsc_0_25_q;
  sc_out<sc_logic> vec_rsc_triosy_0_25_lz;
  sc_out<sc_lv<4> > vec_rsc_0_26_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_26_d;
  sc_out<sc_logic> vec_rsc_0_26_we;
  sc_out<sc_lv<4> > vec_rsc_0_26_radr;
  sc_in<sc_lv<64> > vec_rsc_0_26_q;
  sc_out<sc_logic> vec_rsc_triosy_0_26_lz;
  sc_out<sc_lv<4> > vec_rsc_0_27_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_27_d;
  sc_out<sc_logic> vec_rsc_0_27_we;
  sc_out<sc_lv<4> > vec_rsc_0_27_radr;
  sc_in<sc_lv<64> > vec_rsc_0_27_q;
  sc_out<sc_logic> vec_rsc_triosy_0_27_lz;
  sc_out<sc_lv<4> > vec_rsc_0_28_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_28_d;
  sc_out<sc_logic> vec_rsc_0_28_we;
  sc_out<sc_lv<4> > vec_rsc_0_28_radr;
  sc_in<sc_lv<64> > vec_rsc_0_28_q;
  sc_out<sc_logic> vec_rsc_triosy_0_28_lz;
  sc_out<sc_lv<4> > vec_rsc_0_29_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_29_d;
  sc_out<sc_logic> vec_rsc_0_29_we;
  sc_out<sc_lv<4> > vec_rsc_0_29_radr;
  sc_in<sc_lv<64> > vec_rsc_0_29_q;
  sc_out<sc_logic> vec_rsc_triosy_0_29_lz;
  sc_out<sc_lv<4> > vec_rsc_0_30_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_30_d;
  sc_out<sc_logic> vec_rsc_0_30_we;
  sc_out<sc_lv<4> > vec_rsc_0_30_radr;
  sc_in<sc_lv<64> > vec_rsc_0_30_q;
  sc_out<sc_logic> vec_rsc_triosy_0_30_lz;
  sc_out<sc_lv<4> > vec_rsc_0_31_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_31_d;
  sc_out<sc_logic> vec_rsc_0_31_we;
  sc_out<sc_lv<4> > vec_rsc_0_31_radr;
  sc_in<sc_lv<64> > vec_rsc_0_31_q;
  sc_out<sc_logic> vec_rsc_triosy_0_31_lz;
  sc_out<sc_lv<4> > vec_rsc_0_32_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_32_d;
  sc_out<sc_logic> vec_rsc_0_32_we;
  sc_out<sc_lv<4> > vec_rsc_0_32_radr;
  sc_in<sc_lv<64> > vec_rsc_0_32_q;
  sc_out<sc_logic> vec_rsc_triosy_0_32_lz;
  sc_out<sc_lv<4> > vec_rsc_0_33_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_33_d;
  sc_out<sc_logic> vec_rsc_0_33_we;
  sc_out<sc_lv<4> > vec_rsc_0_33_radr;
  sc_in<sc_lv<64> > vec_rsc_0_33_q;
  sc_out<sc_logic> vec_rsc_triosy_0_33_lz;
  sc_out<sc_lv<4> > vec_rsc_0_34_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_34_d;
  sc_out<sc_logic> vec_rsc_0_34_we;
  sc_out<sc_lv<4> > vec_rsc_0_34_radr;
  sc_in<sc_lv<64> > vec_rsc_0_34_q;
  sc_out<sc_logic> vec_rsc_triosy_0_34_lz;
  sc_out<sc_lv<4> > vec_rsc_0_35_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_35_d;
  sc_out<sc_logic> vec_rsc_0_35_we;
  sc_out<sc_lv<4> > vec_rsc_0_35_radr;
  sc_in<sc_lv<64> > vec_rsc_0_35_q;
  sc_out<sc_logic> vec_rsc_triosy_0_35_lz;
  sc_out<sc_lv<4> > vec_rsc_0_36_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_36_d;
  sc_out<sc_logic> vec_rsc_0_36_we;
  sc_out<sc_lv<4> > vec_rsc_0_36_radr;
  sc_in<sc_lv<64> > vec_rsc_0_36_q;
  sc_out<sc_logic> vec_rsc_triosy_0_36_lz;
  sc_out<sc_lv<4> > vec_rsc_0_37_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_37_d;
  sc_out<sc_logic> vec_rsc_0_37_we;
  sc_out<sc_lv<4> > vec_rsc_0_37_radr;
  sc_in<sc_lv<64> > vec_rsc_0_37_q;
  sc_out<sc_logic> vec_rsc_triosy_0_37_lz;
  sc_out<sc_lv<4> > vec_rsc_0_38_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_38_d;
  sc_out<sc_logic> vec_rsc_0_38_we;
  sc_out<sc_lv<4> > vec_rsc_0_38_radr;
  sc_in<sc_lv<64> > vec_rsc_0_38_q;
  sc_out<sc_logic> vec_rsc_triosy_0_38_lz;
  sc_out<sc_lv<4> > vec_rsc_0_39_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_39_d;
  sc_out<sc_logic> vec_rsc_0_39_we;
  sc_out<sc_lv<4> > vec_rsc_0_39_radr;
  sc_in<sc_lv<64> > vec_rsc_0_39_q;
  sc_out<sc_logic> vec_rsc_triosy_0_39_lz;
  sc_out<sc_lv<4> > vec_rsc_0_40_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_40_d;
  sc_out<sc_logic> vec_rsc_0_40_we;
  sc_out<sc_lv<4> > vec_rsc_0_40_radr;
  sc_in<sc_lv<64> > vec_rsc_0_40_q;
  sc_out<sc_logic> vec_rsc_triosy_0_40_lz;
  sc_out<sc_lv<4> > vec_rsc_0_41_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_41_d;
  sc_out<sc_logic> vec_rsc_0_41_we;
  sc_out<sc_lv<4> > vec_rsc_0_41_radr;
  sc_in<sc_lv<64> > vec_rsc_0_41_q;
  sc_out<sc_logic> vec_rsc_triosy_0_41_lz;
  sc_out<sc_lv<4> > vec_rsc_0_42_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_42_d;
  sc_out<sc_logic> vec_rsc_0_42_we;
  sc_out<sc_lv<4> > vec_rsc_0_42_radr;
  sc_in<sc_lv<64> > vec_rsc_0_42_q;
  sc_out<sc_logic> vec_rsc_triosy_0_42_lz;
  sc_out<sc_lv<4> > vec_rsc_0_43_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_43_d;
  sc_out<sc_logic> vec_rsc_0_43_we;
  sc_out<sc_lv<4> > vec_rsc_0_43_radr;
  sc_in<sc_lv<64> > vec_rsc_0_43_q;
  sc_out<sc_logic> vec_rsc_triosy_0_43_lz;
  sc_out<sc_lv<4> > vec_rsc_0_44_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_44_d;
  sc_out<sc_logic> vec_rsc_0_44_we;
  sc_out<sc_lv<4> > vec_rsc_0_44_radr;
  sc_in<sc_lv<64> > vec_rsc_0_44_q;
  sc_out<sc_logic> vec_rsc_triosy_0_44_lz;
  sc_out<sc_lv<4> > vec_rsc_0_45_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_45_d;
  sc_out<sc_logic> vec_rsc_0_45_we;
  sc_out<sc_lv<4> > vec_rsc_0_45_radr;
  sc_in<sc_lv<64> > vec_rsc_0_45_q;
  sc_out<sc_logic> vec_rsc_triosy_0_45_lz;
  sc_out<sc_lv<4> > vec_rsc_0_46_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_46_d;
  sc_out<sc_logic> vec_rsc_0_46_we;
  sc_out<sc_lv<4> > vec_rsc_0_46_radr;
  sc_in<sc_lv<64> > vec_rsc_0_46_q;
  sc_out<sc_logic> vec_rsc_triosy_0_46_lz;
  sc_out<sc_lv<4> > vec_rsc_0_47_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_47_d;
  sc_out<sc_logic> vec_rsc_0_47_we;
  sc_out<sc_lv<4> > vec_rsc_0_47_radr;
  sc_in<sc_lv<64> > vec_rsc_0_47_q;
  sc_out<sc_logic> vec_rsc_triosy_0_47_lz;
  sc_out<sc_lv<4> > vec_rsc_0_48_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_48_d;
  sc_out<sc_logic> vec_rsc_0_48_we;
  sc_out<sc_lv<4> > vec_rsc_0_48_radr;
  sc_in<sc_lv<64> > vec_rsc_0_48_q;
  sc_out<sc_logic> vec_rsc_triosy_0_48_lz;
  sc_out<sc_lv<4> > vec_rsc_0_49_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_49_d;
  sc_out<sc_logic> vec_rsc_0_49_we;
  sc_out<sc_lv<4> > vec_rsc_0_49_radr;
  sc_in<sc_lv<64> > vec_rsc_0_49_q;
  sc_out<sc_logic> vec_rsc_triosy_0_49_lz;
  sc_out<sc_lv<4> > vec_rsc_0_50_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_50_d;
  sc_out<sc_logic> vec_rsc_0_50_we;
  sc_out<sc_lv<4> > vec_rsc_0_50_radr;
  sc_in<sc_lv<64> > vec_rsc_0_50_q;
  sc_out<sc_logic> vec_rsc_triosy_0_50_lz;
  sc_out<sc_lv<4> > vec_rsc_0_51_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_51_d;
  sc_out<sc_logic> vec_rsc_0_51_we;
  sc_out<sc_lv<4> > vec_rsc_0_51_radr;
  sc_in<sc_lv<64> > vec_rsc_0_51_q;
  sc_out<sc_logic> vec_rsc_triosy_0_51_lz;
  sc_out<sc_lv<4> > vec_rsc_0_52_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_52_d;
  sc_out<sc_logic> vec_rsc_0_52_we;
  sc_out<sc_lv<4> > vec_rsc_0_52_radr;
  sc_in<sc_lv<64> > vec_rsc_0_52_q;
  sc_out<sc_logic> vec_rsc_triosy_0_52_lz;
  sc_out<sc_lv<4> > vec_rsc_0_53_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_53_d;
  sc_out<sc_logic> vec_rsc_0_53_we;
  sc_out<sc_lv<4> > vec_rsc_0_53_radr;
  sc_in<sc_lv<64> > vec_rsc_0_53_q;
  sc_out<sc_logic> vec_rsc_triosy_0_53_lz;
  sc_out<sc_lv<4> > vec_rsc_0_54_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_54_d;
  sc_out<sc_logic> vec_rsc_0_54_we;
  sc_out<sc_lv<4> > vec_rsc_0_54_radr;
  sc_in<sc_lv<64> > vec_rsc_0_54_q;
  sc_out<sc_logic> vec_rsc_triosy_0_54_lz;
  sc_out<sc_lv<4> > vec_rsc_0_55_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_55_d;
  sc_out<sc_logic> vec_rsc_0_55_we;
  sc_out<sc_lv<4> > vec_rsc_0_55_radr;
  sc_in<sc_lv<64> > vec_rsc_0_55_q;
  sc_out<sc_logic> vec_rsc_triosy_0_55_lz;
  sc_out<sc_lv<4> > vec_rsc_0_56_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_56_d;
  sc_out<sc_logic> vec_rsc_0_56_we;
  sc_out<sc_lv<4> > vec_rsc_0_56_radr;
  sc_in<sc_lv<64> > vec_rsc_0_56_q;
  sc_out<sc_logic> vec_rsc_triosy_0_56_lz;
  sc_out<sc_lv<4> > vec_rsc_0_57_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_57_d;
  sc_out<sc_logic> vec_rsc_0_57_we;
  sc_out<sc_lv<4> > vec_rsc_0_57_radr;
  sc_in<sc_lv<64> > vec_rsc_0_57_q;
  sc_out<sc_logic> vec_rsc_triosy_0_57_lz;
  sc_out<sc_lv<4> > vec_rsc_0_58_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_58_d;
  sc_out<sc_logic> vec_rsc_0_58_we;
  sc_out<sc_lv<4> > vec_rsc_0_58_radr;
  sc_in<sc_lv<64> > vec_rsc_0_58_q;
  sc_out<sc_logic> vec_rsc_triosy_0_58_lz;
  sc_out<sc_lv<4> > vec_rsc_0_59_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_59_d;
  sc_out<sc_logic> vec_rsc_0_59_we;
  sc_out<sc_lv<4> > vec_rsc_0_59_radr;
  sc_in<sc_lv<64> > vec_rsc_0_59_q;
  sc_out<sc_logic> vec_rsc_triosy_0_59_lz;
  sc_out<sc_lv<4> > vec_rsc_0_60_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_60_d;
  sc_out<sc_logic> vec_rsc_0_60_we;
  sc_out<sc_lv<4> > vec_rsc_0_60_radr;
  sc_in<sc_lv<64> > vec_rsc_0_60_q;
  sc_out<sc_logic> vec_rsc_triosy_0_60_lz;
  sc_out<sc_lv<4> > vec_rsc_0_61_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_61_d;
  sc_out<sc_logic> vec_rsc_0_61_we;
  sc_out<sc_lv<4> > vec_rsc_0_61_radr;
  sc_in<sc_lv<64> > vec_rsc_0_61_q;
  sc_out<sc_logic> vec_rsc_triosy_0_61_lz;
  sc_out<sc_lv<4> > vec_rsc_0_62_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_62_d;
  sc_out<sc_logic> vec_rsc_0_62_we;
  sc_out<sc_lv<4> > vec_rsc_0_62_radr;
  sc_in<sc_lv<64> > vec_rsc_0_62_q;
  sc_out<sc_logic> vec_rsc_triosy_0_62_lz;
  sc_out<sc_lv<4> > vec_rsc_0_63_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_63_d;
  sc_out<sc_logic> vec_rsc_0_63_we;
  sc_out<sc_lv<4> > vec_rsc_0_63_radr;
  sc_in<sc_lv<64> > vec_rsc_0_63_q;
  sc_out<sc_logic> vec_rsc_triosy_0_63_lz;
  sc_in<sc_lv<64> > p_rsc_dat;
  sc_out<sc_logic> p_rsc_triosy_lz;
  sc_in<sc_lv<64> > r_rsc_dat;
  sc_out<sc_logic> r_rsc_triosy_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_0_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_0_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_0_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_1_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_1_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_1_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_2_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_2_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_2_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_3_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_3_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_3_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_4_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_4_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_4_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_5_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_5_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_5_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_6_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_6_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_6_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_7_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_7_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_7_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_8_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_8_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_8_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_9_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_9_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_9_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_10_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_10_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_10_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_11_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_11_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_11_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_12_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_12_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_12_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_13_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_13_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_13_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_14_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_14_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_14_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_15_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_15_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_15_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_16_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_16_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_16_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_17_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_17_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_17_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_18_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_18_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_18_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_19_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_19_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_19_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_20_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_20_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_20_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_21_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_21_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_21_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_22_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_22_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_22_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_23_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_23_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_23_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_24_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_24_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_24_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_25_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_25_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_25_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_26_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_26_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_26_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_27_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_27_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_27_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_28_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_28_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_28_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_29_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_29_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_29_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_30_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_30_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_30_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_31_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_31_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_31_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_32_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_32_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_32_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_33_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_33_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_33_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_34_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_34_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_34_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_35_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_35_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_35_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_36_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_36_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_36_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_37_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_37_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_37_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_38_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_38_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_38_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_39_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_39_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_39_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_40_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_40_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_40_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_41_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_41_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_41_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_42_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_42_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_42_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_43_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_43_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_43_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_44_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_44_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_44_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_45_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_45_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_45_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_46_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_46_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_46_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_47_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_47_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_47_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_48_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_48_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_48_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_49_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_49_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_49_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_50_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_50_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_50_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_51_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_51_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_51_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_52_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_52_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_52_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_53_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_53_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_53_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_54_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_54_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_54_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_55_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_55_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_55_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_56_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_56_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_56_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_57_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_57_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_57_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_58_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_58_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_58_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_59_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_59_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_59_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_60_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_60_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_60_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_61_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_61_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_61_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_62_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_62_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_62_lz;
  sc_out<sc_lv<4> > twiddle_rsc_0_63_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_63_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_63_lz;
public:
  ccs_DUT_wrapper(const sc_module_name& nm, const char *hdl_name)
  :
    mc_foreign_module(nm, hdl_name), 
    clk("clk"), 
    rst("rst"), 
    vec_rsc_0_0_wadr("vec_rsc_0_0_wadr"), 
    vec_rsc_0_0_d("vec_rsc_0_0_d"), 
    vec_rsc_0_0_we("vec_rsc_0_0_we"), 
    vec_rsc_0_0_radr("vec_rsc_0_0_radr"), 
    vec_rsc_0_0_q("vec_rsc_0_0_q"), 
    vec_rsc_triosy_0_0_lz("vec_rsc_triosy_0_0_lz"), 
    vec_rsc_0_1_wadr("vec_rsc_0_1_wadr"), 
    vec_rsc_0_1_d("vec_rsc_0_1_d"), 
    vec_rsc_0_1_we("vec_rsc_0_1_we"), 
    vec_rsc_0_1_radr("vec_rsc_0_1_radr"), 
    vec_rsc_0_1_q("vec_rsc_0_1_q"), 
    vec_rsc_triosy_0_1_lz("vec_rsc_triosy_0_1_lz"), 
    vec_rsc_0_2_wadr("vec_rsc_0_2_wadr"), 
    vec_rsc_0_2_d("vec_rsc_0_2_d"), 
    vec_rsc_0_2_we("vec_rsc_0_2_we"), 
    vec_rsc_0_2_radr("vec_rsc_0_2_radr"), 
    vec_rsc_0_2_q("vec_rsc_0_2_q"), 
    vec_rsc_triosy_0_2_lz("vec_rsc_triosy_0_2_lz"), 
    vec_rsc_0_3_wadr("vec_rsc_0_3_wadr"), 
    vec_rsc_0_3_d("vec_rsc_0_3_d"), 
    vec_rsc_0_3_we("vec_rsc_0_3_we"), 
    vec_rsc_0_3_radr("vec_rsc_0_3_radr"), 
    vec_rsc_0_3_q("vec_rsc_0_3_q"), 
    vec_rsc_triosy_0_3_lz("vec_rsc_triosy_0_3_lz"), 
    vec_rsc_0_4_wadr("vec_rsc_0_4_wadr"), 
    vec_rsc_0_4_d("vec_rsc_0_4_d"), 
    vec_rsc_0_4_we("vec_rsc_0_4_we"), 
    vec_rsc_0_4_radr("vec_rsc_0_4_radr"), 
    vec_rsc_0_4_q("vec_rsc_0_4_q"), 
    vec_rsc_triosy_0_4_lz("vec_rsc_triosy_0_4_lz"), 
    vec_rsc_0_5_wadr("vec_rsc_0_5_wadr"), 
    vec_rsc_0_5_d("vec_rsc_0_5_d"), 
    vec_rsc_0_5_we("vec_rsc_0_5_we"), 
    vec_rsc_0_5_radr("vec_rsc_0_5_radr"), 
    vec_rsc_0_5_q("vec_rsc_0_5_q"), 
    vec_rsc_triosy_0_5_lz("vec_rsc_triosy_0_5_lz"), 
    vec_rsc_0_6_wadr("vec_rsc_0_6_wadr"), 
    vec_rsc_0_6_d("vec_rsc_0_6_d"), 
    vec_rsc_0_6_we("vec_rsc_0_6_we"), 
    vec_rsc_0_6_radr("vec_rsc_0_6_radr"), 
    vec_rsc_0_6_q("vec_rsc_0_6_q"), 
    vec_rsc_triosy_0_6_lz("vec_rsc_triosy_0_6_lz"), 
    vec_rsc_0_7_wadr("vec_rsc_0_7_wadr"), 
    vec_rsc_0_7_d("vec_rsc_0_7_d"), 
    vec_rsc_0_7_we("vec_rsc_0_7_we"), 
    vec_rsc_0_7_radr("vec_rsc_0_7_radr"), 
    vec_rsc_0_7_q("vec_rsc_0_7_q"), 
    vec_rsc_triosy_0_7_lz("vec_rsc_triosy_0_7_lz"), 
    vec_rsc_0_8_wadr("vec_rsc_0_8_wadr"), 
    vec_rsc_0_8_d("vec_rsc_0_8_d"), 
    vec_rsc_0_8_we("vec_rsc_0_8_we"), 
    vec_rsc_0_8_radr("vec_rsc_0_8_radr"), 
    vec_rsc_0_8_q("vec_rsc_0_8_q"), 
    vec_rsc_triosy_0_8_lz("vec_rsc_triosy_0_8_lz"), 
    vec_rsc_0_9_wadr("vec_rsc_0_9_wadr"), 
    vec_rsc_0_9_d("vec_rsc_0_9_d"), 
    vec_rsc_0_9_we("vec_rsc_0_9_we"), 
    vec_rsc_0_9_radr("vec_rsc_0_9_radr"), 
    vec_rsc_0_9_q("vec_rsc_0_9_q"), 
    vec_rsc_triosy_0_9_lz("vec_rsc_triosy_0_9_lz"), 
    vec_rsc_0_10_wadr("vec_rsc_0_10_wadr"), 
    vec_rsc_0_10_d("vec_rsc_0_10_d"), 
    vec_rsc_0_10_we("vec_rsc_0_10_we"), 
    vec_rsc_0_10_radr("vec_rsc_0_10_radr"), 
    vec_rsc_0_10_q("vec_rsc_0_10_q"), 
    vec_rsc_triosy_0_10_lz("vec_rsc_triosy_0_10_lz"), 
    vec_rsc_0_11_wadr("vec_rsc_0_11_wadr"), 
    vec_rsc_0_11_d("vec_rsc_0_11_d"), 
    vec_rsc_0_11_we("vec_rsc_0_11_we"), 
    vec_rsc_0_11_radr("vec_rsc_0_11_radr"), 
    vec_rsc_0_11_q("vec_rsc_0_11_q"), 
    vec_rsc_triosy_0_11_lz("vec_rsc_triosy_0_11_lz"), 
    vec_rsc_0_12_wadr("vec_rsc_0_12_wadr"), 
    vec_rsc_0_12_d("vec_rsc_0_12_d"), 
    vec_rsc_0_12_we("vec_rsc_0_12_we"), 
    vec_rsc_0_12_radr("vec_rsc_0_12_radr"), 
    vec_rsc_0_12_q("vec_rsc_0_12_q"), 
    vec_rsc_triosy_0_12_lz("vec_rsc_triosy_0_12_lz"), 
    vec_rsc_0_13_wadr("vec_rsc_0_13_wadr"), 
    vec_rsc_0_13_d("vec_rsc_0_13_d"), 
    vec_rsc_0_13_we("vec_rsc_0_13_we"), 
    vec_rsc_0_13_radr("vec_rsc_0_13_radr"), 
    vec_rsc_0_13_q("vec_rsc_0_13_q"), 
    vec_rsc_triosy_0_13_lz("vec_rsc_triosy_0_13_lz"), 
    vec_rsc_0_14_wadr("vec_rsc_0_14_wadr"), 
    vec_rsc_0_14_d("vec_rsc_0_14_d"), 
    vec_rsc_0_14_we("vec_rsc_0_14_we"), 
    vec_rsc_0_14_radr("vec_rsc_0_14_radr"), 
    vec_rsc_0_14_q("vec_rsc_0_14_q"), 
    vec_rsc_triosy_0_14_lz("vec_rsc_triosy_0_14_lz"), 
    vec_rsc_0_15_wadr("vec_rsc_0_15_wadr"), 
    vec_rsc_0_15_d("vec_rsc_0_15_d"), 
    vec_rsc_0_15_we("vec_rsc_0_15_we"), 
    vec_rsc_0_15_radr("vec_rsc_0_15_radr"), 
    vec_rsc_0_15_q("vec_rsc_0_15_q"), 
    vec_rsc_triosy_0_15_lz("vec_rsc_triosy_0_15_lz"), 
    vec_rsc_0_16_wadr("vec_rsc_0_16_wadr"), 
    vec_rsc_0_16_d("vec_rsc_0_16_d"), 
    vec_rsc_0_16_we("vec_rsc_0_16_we"), 
    vec_rsc_0_16_radr("vec_rsc_0_16_radr"), 
    vec_rsc_0_16_q("vec_rsc_0_16_q"), 
    vec_rsc_triosy_0_16_lz("vec_rsc_triosy_0_16_lz"), 
    vec_rsc_0_17_wadr("vec_rsc_0_17_wadr"), 
    vec_rsc_0_17_d("vec_rsc_0_17_d"), 
    vec_rsc_0_17_we("vec_rsc_0_17_we"), 
    vec_rsc_0_17_radr("vec_rsc_0_17_radr"), 
    vec_rsc_0_17_q("vec_rsc_0_17_q"), 
    vec_rsc_triosy_0_17_lz("vec_rsc_triosy_0_17_lz"), 
    vec_rsc_0_18_wadr("vec_rsc_0_18_wadr"), 
    vec_rsc_0_18_d("vec_rsc_0_18_d"), 
    vec_rsc_0_18_we("vec_rsc_0_18_we"), 
    vec_rsc_0_18_radr("vec_rsc_0_18_radr"), 
    vec_rsc_0_18_q("vec_rsc_0_18_q"), 
    vec_rsc_triosy_0_18_lz("vec_rsc_triosy_0_18_lz"), 
    vec_rsc_0_19_wadr("vec_rsc_0_19_wadr"), 
    vec_rsc_0_19_d("vec_rsc_0_19_d"), 
    vec_rsc_0_19_we("vec_rsc_0_19_we"), 
    vec_rsc_0_19_radr("vec_rsc_0_19_radr"), 
    vec_rsc_0_19_q("vec_rsc_0_19_q"), 
    vec_rsc_triosy_0_19_lz("vec_rsc_triosy_0_19_lz"), 
    vec_rsc_0_20_wadr("vec_rsc_0_20_wadr"), 
    vec_rsc_0_20_d("vec_rsc_0_20_d"), 
    vec_rsc_0_20_we("vec_rsc_0_20_we"), 
    vec_rsc_0_20_radr("vec_rsc_0_20_radr"), 
    vec_rsc_0_20_q("vec_rsc_0_20_q"), 
    vec_rsc_triosy_0_20_lz("vec_rsc_triosy_0_20_lz"), 
    vec_rsc_0_21_wadr("vec_rsc_0_21_wadr"), 
    vec_rsc_0_21_d("vec_rsc_0_21_d"), 
    vec_rsc_0_21_we("vec_rsc_0_21_we"), 
    vec_rsc_0_21_radr("vec_rsc_0_21_radr"), 
    vec_rsc_0_21_q("vec_rsc_0_21_q"), 
    vec_rsc_triosy_0_21_lz("vec_rsc_triosy_0_21_lz"), 
    vec_rsc_0_22_wadr("vec_rsc_0_22_wadr"), 
    vec_rsc_0_22_d("vec_rsc_0_22_d"), 
    vec_rsc_0_22_we("vec_rsc_0_22_we"), 
    vec_rsc_0_22_radr("vec_rsc_0_22_radr"), 
    vec_rsc_0_22_q("vec_rsc_0_22_q"), 
    vec_rsc_triosy_0_22_lz("vec_rsc_triosy_0_22_lz"), 
    vec_rsc_0_23_wadr("vec_rsc_0_23_wadr"), 
    vec_rsc_0_23_d("vec_rsc_0_23_d"), 
    vec_rsc_0_23_we("vec_rsc_0_23_we"), 
    vec_rsc_0_23_radr("vec_rsc_0_23_radr"), 
    vec_rsc_0_23_q("vec_rsc_0_23_q"), 
    vec_rsc_triosy_0_23_lz("vec_rsc_triosy_0_23_lz"), 
    vec_rsc_0_24_wadr("vec_rsc_0_24_wadr"), 
    vec_rsc_0_24_d("vec_rsc_0_24_d"), 
    vec_rsc_0_24_we("vec_rsc_0_24_we"), 
    vec_rsc_0_24_radr("vec_rsc_0_24_radr"), 
    vec_rsc_0_24_q("vec_rsc_0_24_q"), 
    vec_rsc_triosy_0_24_lz("vec_rsc_triosy_0_24_lz"), 
    vec_rsc_0_25_wadr("vec_rsc_0_25_wadr"), 
    vec_rsc_0_25_d("vec_rsc_0_25_d"), 
    vec_rsc_0_25_we("vec_rsc_0_25_we"), 
    vec_rsc_0_25_radr("vec_rsc_0_25_radr"), 
    vec_rsc_0_25_q("vec_rsc_0_25_q"), 
    vec_rsc_triosy_0_25_lz("vec_rsc_triosy_0_25_lz"), 
    vec_rsc_0_26_wadr("vec_rsc_0_26_wadr"), 
    vec_rsc_0_26_d("vec_rsc_0_26_d"), 
    vec_rsc_0_26_we("vec_rsc_0_26_we"), 
    vec_rsc_0_26_radr("vec_rsc_0_26_radr"), 
    vec_rsc_0_26_q("vec_rsc_0_26_q"), 
    vec_rsc_triosy_0_26_lz("vec_rsc_triosy_0_26_lz"), 
    vec_rsc_0_27_wadr("vec_rsc_0_27_wadr"), 
    vec_rsc_0_27_d("vec_rsc_0_27_d"), 
    vec_rsc_0_27_we("vec_rsc_0_27_we"), 
    vec_rsc_0_27_radr("vec_rsc_0_27_radr"), 
    vec_rsc_0_27_q("vec_rsc_0_27_q"), 
    vec_rsc_triosy_0_27_lz("vec_rsc_triosy_0_27_lz"), 
    vec_rsc_0_28_wadr("vec_rsc_0_28_wadr"), 
    vec_rsc_0_28_d("vec_rsc_0_28_d"), 
    vec_rsc_0_28_we("vec_rsc_0_28_we"), 
    vec_rsc_0_28_radr("vec_rsc_0_28_radr"), 
    vec_rsc_0_28_q("vec_rsc_0_28_q"), 
    vec_rsc_triosy_0_28_lz("vec_rsc_triosy_0_28_lz"), 
    vec_rsc_0_29_wadr("vec_rsc_0_29_wadr"), 
    vec_rsc_0_29_d("vec_rsc_0_29_d"), 
    vec_rsc_0_29_we("vec_rsc_0_29_we"), 
    vec_rsc_0_29_radr("vec_rsc_0_29_radr"), 
    vec_rsc_0_29_q("vec_rsc_0_29_q"), 
    vec_rsc_triosy_0_29_lz("vec_rsc_triosy_0_29_lz"), 
    vec_rsc_0_30_wadr("vec_rsc_0_30_wadr"), 
    vec_rsc_0_30_d("vec_rsc_0_30_d"), 
    vec_rsc_0_30_we("vec_rsc_0_30_we"), 
    vec_rsc_0_30_radr("vec_rsc_0_30_radr"), 
    vec_rsc_0_30_q("vec_rsc_0_30_q"), 
    vec_rsc_triosy_0_30_lz("vec_rsc_triosy_0_30_lz"), 
    vec_rsc_0_31_wadr("vec_rsc_0_31_wadr"), 
    vec_rsc_0_31_d("vec_rsc_0_31_d"), 
    vec_rsc_0_31_we("vec_rsc_0_31_we"), 
    vec_rsc_0_31_radr("vec_rsc_0_31_radr"), 
    vec_rsc_0_31_q("vec_rsc_0_31_q"), 
    vec_rsc_triosy_0_31_lz("vec_rsc_triosy_0_31_lz"), 
    vec_rsc_0_32_wadr("vec_rsc_0_32_wadr"), 
    vec_rsc_0_32_d("vec_rsc_0_32_d"), 
    vec_rsc_0_32_we("vec_rsc_0_32_we"), 
    vec_rsc_0_32_radr("vec_rsc_0_32_radr"), 
    vec_rsc_0_32_q("vec_rsc_0_32_q"), 
    vec_rsc_triosy_0_32_lz("vec_rsc_triosy_0_32_lz"), 
    vec_rsc_0_33_wadr("vec_rsc_0_33_wadr"), 
    vec_rsc_0_33_d("vec_rsc_0_33_d"), 
    vec_rsc_0_33_we("vec_rsc_0_33_we"), 
    vec_rsc_0_33_radr("vec_rsc_0_33_radr"), 
    vec_rsc_0_33_q("vec_rsc_0_33_q"), 
    vec_rsc_triosy_0_33_lz("vec_rsc_triosy_0_33_lz"), 
    vec_rsc_0_34_wadr("vec_rsc_0_34_wadr"), 
    vec_rsc_0_34_d("vec_rsc_0_34_d"), 
    vec_rsc_0_34_we("vec_rsc_0_34_we"), 
    vec_rsc_0_34_radr("vec_rsc_0_34_radr"), 
    vec_rsc_0_34_q("vec_rsc_0_34_q"), 
    vec_rsc_triosy_0_34_lz("vec_rsc_triosy_0_34_lz"), 
    vec_rsc_0_35_wadr("vec_rsc_0_35_wadr"), 
    vec_rsc_0_35_d("vec_rsc_0_35_d"), 
    vec_rsc_0_35_we("vec_rsc_0_35_we"), 
    vec_rsc_0_35_radr("vec_rsc_0_35_radr"), 
    vec_rsc_0_35_q("vec_rsc_0_35_q"), 
    vec_rsc_triosy_0_35_lz("vec_rsc_triosy_0_35_lz"), 
    vec_rsc_0_36_wadr("vec_rsc_0_36_wadr"), 
    vec_rsc_0_36_d("vec_rsc_0_36_d"), 
    vec_rsc_0_36_we("vec_rsc_0_36_we"), 
    vec_rsc_0_36_radr("vec_rsc_0_36_radr"), 
    vec_rsc_0_36_q("vec_rsc_0_36_q"), 
    vec_rsc_triosy_0_36_lz("vec_rsc_triosy_0_36_lz"), 
    vec_rsc_0_37_wadr("vec_rsc_0_37_wadr"), 
    vec_rsc_0_37_d("vec_rsc_0_37_d"), 
    vec_rsc_0_37_we("vec_rsc_0_37_we"), 
    vec_rsc_0_37_radr("vec_rsc_0_37_radr"), 
    vec_rsc_0_37_q("vec_rsc_0_37_q"), 
    vec_rsc_triosy_0_37_lz("vec_rsc_triosy_0_37_lz"), 
    vec_rsc_0_38_wadr("vec_rsc_0_38_wadr"), 
    vec_rsc_0_38_d("vec_rsc_0_38_d"), 
    vec_rsc_0_38_we("vec_rsc_0_38_we"), 
    vec_rsc_0_38_radr("vec_rsc_0_38_radr"), 
    vec_rsc_0_38_q("vec_rsc_0_38_q"), 
    vec_rsc_triosy_0_38_lz("vec_rsc_triosy_0_38_lz"), 
    vec_rsc_0_39_wadr("vec_rsc_0_39_wadr"), 
    vec_rsc_0_39_d("vec_rsc_0_39_d"), 
    vec_rsc_0_39_we("vec_rsc_0_39_we"), 
    vec_rsc_0_39_radr("vec_rsc_0_39_radr"), 
    vec_rsc_0_39_q("vec_rsc_0_39_q"), 
    vec_rsc_triosy_0_39_lz("vec_rsc_triosy_0_39_lz"), 
    vec_rsc_0_40_wadr("vec_rsc_0_40_wadr"), 
    vec_rsc_0_40_d("vec_rsc_0_40_d"), 
    vec_rsc_0_40_we("vec_rsc_0_40_we"), 
    vec_rsc_0_40_radr("vec_rsc_0_40_radr"), 
    vec_rsc_0_40_q("vec_rsc_0_40_q"), 
    vec_rsc_triosy_0_40_lz("vec_rsc_triosy_0_40_lz"), 
    vec_rsc_0_41_wadr("vec_rsc_0_41_wadr"), 
    vec_rsc_0_41_d("vec_rsc_0_41_d"), 
    vec_rsc_0_41_we("vec_rsc_0_41_we"), 
    vec_rsc_0_41_radr("vec_rsc_0_41_radr"), 
    vec_rsc_0_41_q("vec_rsc_0_41_q"), 
    vec_rsc_triosy_0_41_lz("vec_rsc_triosy_0_41_lz"), 
    vec_rsc_0_42_wadr("vec_rsc_0_42_wadr"), 
    vec_rsc_0_42_d("vec_rsc_0_42_d"), 
    vec_rsc_0_42_we("vec_rsc_0_42_we"), 
    vec_rsc_0_42_radr("vec_rsc_0_42_radr"), 
    vec_rsc_0_42_q("vec_rsc_0_42_q"), 
    vec_rsc_triosy_0_42_lz("vec_rsc_triosy_0_42_lz"), 
    vec_rsc_0_43_wadr("vec_rsc_0_43_wadr"), 
    vec_rsc_0_43_d("vec_rsc_0_43_d"), 
    vec_rsc_0_43_we("vec_rsc_0_43_we"), 
    vec_rsc_0_43_radr("vec_rsc_0_43_radr"), 
    vec_rsc_0_43_q("vec_rsc_0_43_q"), 
    vec_rsc_triosy_0_43_lz("vec_rsc_triosy_0_43_lz"), 
    vec_rsc_0_44_wadr("vec_rsc_0_44_wadr"), 
    vec_rsc_0_44_d("vec_rsc_0_44_d"), 
    vec_rsc_0_44_we("vec_rsc_0_44_we"), 
    vec_rsc_0_44_radr("vec_rsc_0_44_radr"), 
    vec_rsc_0_44_q("vec_rsc_0_44_q"), 
    vec_rsc_triosy_0_44_lz("vec_rsc_triosy_0_44_lz"), 
    vec_rsc_0_45_wadr("vec_rsc_0_45_wadr"), 
    vec_rsc_0_45_d("vec_rsc_0_45_d"), 
    vec_rsc_0_45_we("vec_rsc_0_45_we"), 
    vec_rsc_0_45_radr("vec_rsc_0_45_radr"), 
    vec_rsc_0_45_q("vec_rsc_0_45_q"), 
    vec_rsc_triosy_0_45_lz("vec_rsc_triosy_0_45_lz"), 
    vec_rsc_0_46_wadr("vec_rsc_0_46_wadr"), 
    vec_rsc_0_46_d("vec_rsc_0_46_d"), 
    vec_rsc_0_46_we("vec_rsc_0_46_we"), 
    vec_rsc_0_46_radr("vec_rsc_0_46_radr"), 
    vec_rsc_0_46_q("vec_rsc_0_46_q"), 
    vec_rsc_triosy_0_46_lz("vec_rsc_triosy_0_46_lz"), 
    vec_rsc_0_47_wadr("vec_rsc_0_47_wadr"), 
    vec_rsc_0_47_d("vec_rsc_0_47_d"), 
    vec_rsc_0_47_we("vec_rsc_0_47_we"), 
    vec_rsc_0_47_radr("vec_rsc_0_47_radr"), 
    vec_rsc_0_47_q("vec_rsc_0_47_q"), 
    vec_rsc_triosy_0_47_lz("vec_rsc_triosy_0_47_lz"), 
    vec_rsc_0_48_wadr("vec_rsc_0_48_wadr"), 
    vec_rsc_0_48_d("vec_rsc_0_48_d"), 
    vec_rsc_0_48_we("vec_rsc_0_48_we"), 
    vec_rsc_0_48_radr("vec_rsc_0_48_radr"), 
    vec_rsc_0_48_q("vec_rsc_0_48_q"), 
    vec_rsc_triosy_0_48_lz("vec_rsc_triosy_0_48_lz"), 
    vec_rsc_0_49_wadr("vec_rsc_0_49_wadr"), 
    vec_rsc_0_49_d("vec_rsc_0_49_d"), 
    vec_rsc_0_49_we("vec_rsc_0_49_we"), 
    vec_rsc_0_49_radr("vec_rsc_0_49_radr"), 
    vec_rsc_0_49_q("vec_rsc_0_49_q"), 
    vec_rsc_triosy_0_49_lz("vec_rsc_triosy_0_49_lz"), 
    vec_rsc_0_50_wadr("vec_rsc_0_50_wadr"), 
    vec_rsc_0_50_d("vec_rsc_0_50_d"), 
    vec_rsc_0_50_we("vec_rsc_0_50_we"), 
    vec_rsc_0_50_radr("vec_rsc_0_50_radr"), 
    vec_rsc_0_50_q("vec_rsc_0_50_q"), 
    vec_rsc_triosy_0_50_lz("vec_rsc_triosy_0_50_lz"), 
    vec_rsc_0_51_wadr("vec_rsc_0_51_wadr"), 
    vec_rsc_0_51_d("vec_rsc_0_51_d"), 
    vec_rsc_0_51_we("vec_rsc_0_51_we"), 
    vec_rsc_0_51_radr("vec_rsc_0_51_radr"), 
    vec_rsc_0_51_q("vec_rsc_0_51_q"), 
    vec_rsc_triosy_0_51_lz("vec_rsc_triosy_0_51_lz"), 
    vec_rsc_0_52_wadr("vec_rsc_0_52_wadr"), 
    vec_rsc_0_52_d("vec_rsc_0_52_d"), 
    vec_rsc_0_52_we("vec_rsc_0_52_we"), 
    vec_rsc_0_52_radr("vec_rsc_0_52_radr"), 
    vec_rsc_0_52_q("vec_rsc_0_52_q"), 
    vec_rsc_triosy_0_52_lz("vec_rsc_triosy_0_52_lz"), 
    vec_rsc_0_53_wadr("vec_rsc_0_53_wadr"), 
    vec_rsc_0_53_d("vec_rsc_0_53_d"), 
    vec_rsc_0_53_we("vec_rsc_0_53_we"), 
    vec_rsc_0_53_radr("vec_rsc_0_53_radr"), 
    vec_rsc_0_53_q("vec_rsc_0_53_q"), 
    vec_rsc_triosy_0_53_lz("vec_rsc_triosy_0_53_lz"), 
    vec_rsc_0_54_wadr("vec_rsc_0_54_wadr"), 
    vec_rsc_0_54_d("vec_rsc_0_54_d"), 
    vec_rsc_0_54_we("vec_rsc_0_54_we"), 
    vec_rsc_0_54_radr("vec_rsc_0_54_radr"), 
    vec_rsc_0_54_q("vec_rsc_0_54_q"), 
    vec_rsc_triosy_0_54_lz("vec_rsc_triosy_0_54_lz"), 
    vec_rsc_0_55_wadr("vec_rsc_0_55_wadr"), 
    vec_rsc_0_55_d("vec_rsc_0_55_d"), 
    vec_rsc_0_55_we("vec_rsc_0_55_we"), 
    vec_rsc_0_55_radr("vec_rsc_0_55_radr"), 
    vec_rsc_0_55_q("vec_rsc_0_55_q"), 
    vec_rsc_triosy_0_55_lz("vec_rsc_triosy_0_55_lz"), 
    vec_rsc_0_56_wadr("vec_rsc_0_56_wadr"), 
    vec_rsc_0_56_d("vec_rsc_0_56_d"), 
    vec_rsc_0_56_we("vec_rsc_0_56_we"), 
    vec_rsc_0_56_radr("vec_rsc_0_56_radr"), 
    vec_rsc_0_56_q("vec_rsc_0_56_q"), 
    vec_rsc_triosy_0_56_lz("vec_rsc_triosy_0_56_lz"), 
    vec_rsc_0_57_wadr("vec_rsc_0_57_wadr"), 
    vec_rsc_0_57_d("vec_rsc_0_57_d"), 
    vec_rsc_0_57_we("vec_rsc_0_57_we"), 
    vec_rsc_0_57_radr("vec_rsc_0_57_radr"), 
    vec_rsc_0_57_q("vec_rsc_0_57_q"), 
    vec_rsc_triosy_0_57_lz("vec_rsc_triosy_0_57_lz"), 
    vec_rsc_0_58_wadr("vec_rsc_0_58_wadr"), 
    vec_rsc_0_58_d("vec_rsc_0_58_d"), 
    vec_rsc_0_58_we("vec_rsc_0_58_we"), 
    vec_rsc_0_58_radr("vec_rsc_0_58_radr"), 
    vec_rsc_0_58_q("vec_rsc_0_58_q"), 
    vec_rsc_triosy_0_58_lz("vec_rsc_triosy_0_58_lz"), 
    vec_rsc_0_59_wadr("vec_rsc_0_59_wadr"), 
    vec_rsc_0_59_d("vec_rsc_0_59_d"), 
    vec_rsc_0_59_we("vec_rsc_0_59_we"), 
    vec_rsc_0_59_radr("vec_rsc_0_59_radr"), 
    vec_rsc_0_59_q("vec_rsc_0_59_q"), 
    vec_rsc_triosy_0_59_lz("vec_rsc_triosy_0_59_lz"), 
    vec_rsc_0_60_wadr("vec_rsc_0_60_wadr"), 
    vec_rsc_0_60_d("vec_rsc_0_60_d"), 
    vec_rsc_0_60_we("vec_rsc_0_60_we"), 
    vec_rsc_0_60_radr("vec_rsc_0_60_radr"), 
    vec_rsc_0_60_q("vec_rsc_0_60_q"), 
    vec_rsc_triosy_0_60_lz("vec_rsc_triosy_0_60_lz"), 
    vec_rsc_0_61_wadr("vec_rsc_0_61_wadr"), 
    vec_rsc_0_61_d("vec_rsc_0_61_d"), 
    vec_rsc_0_61_we("vec_rsc_0_61_we"), 
    vec_rsc_0_61_radr("vec_rsc_0_61_radr"), 
    vec_rsc_0_61_q("vec_rsc_0_61_q"), 
    vec_rsc_triosy_0_61_lz("vec_rsc_triosy_0_61_lz"), 
    vec_rsc_0_62_wadr("vec_rsc_0_62_wadr"), 
    vec_rsc_0_62_d("vec_rsc_0_62_d"), 
    vec_rsc_0_62_we("vec_rsc_0_62_we"), 
    vec_rsc_0_62_radr("vec_rsc_0_62_radr"), 
    vec_rsc_0_62_q("vec_rsc_0_62_q"), 
    vec_rsc_triosy_0_62_lz("vec_rsc_triosy_0_62_lz"), 
    vec_rsc_0_63_wadr("vec_rsc_0_63_wadr"), 
    vec_rsc_0_63_d("vec_rsc_0_63_d"), 
    vec_rsc_0_63_we("vec_rsc_0_63_we"), 
    vec_rsc_0_63_radr("vec_rsc_0_63_radr"), 
    vec_rsc_0_63_q("vec_rsc_0_63_q"), 
    vec_rsc_triosy_0_63_lz("vec_rsc_triosy_0_63_lz"), 
    p_rsc_dat("p_rsc_dat"), 
    p_rsc_triosy_lz("p_rsc_triosy_lz"), 
    r_rsc_dat("r_rsc_dat"), 
    r_rsc_triosy_lz("r_rsc_triosy_lz"), 
    twiddle_rsc_0_0_radr("twiddle_rsc_0_0_radr"), 
    twiddle_rsc_0_0_q("twiddle_rsc_0_0_q"), 
    twiddle_rsc_triosy_0_0_lz("twiddle_rsc_triosy_0_0_lz"), 
    twiddle_rsc_0_1_radr("twiddle_rsc_0_1_radr"), 
    twiddle_rsc_0_1_q("twiddle_rsc_0_1_q"), 
    twiddle_rsc_triosy_0_1_lz("twiddle_rsc_triosy_0_1_lz"), 
    twiddle_rsc_0_2_radr("twiddle_rsc_0_2_radr"), 
    twiddle_rsc_0_2_q("twiddle_rsc_0_2_q"), 
    twiddle_rsc_triosy_0_2_lz("twiddle_rsc_triosy_0_2_lz"), 
    twiddle_rsc_0_3_radr("twiddle_rsc_0_3_radr"), 
    twiddle_rsc_0_3_q("twiddle_rsc_0_3_q"), 
    twiddle_rsc_triosy_0_3_lz("twiddle_rsc_triosy_0_3_lz"), 
    twiddle_rsc_0_4_radr("twiddle_rsc_0_4_radr"), 
    twiddle_rsc_0_4_q("twiddle_rsc_0_4_q"), 
    twiddle_rsc_triosy_0_4_lz("twiddle_rsc_triosy_0_4_lz"), 
    twiddle_rsc_0_5_radr("twiddle_rsc_0_5_radr"), 
    twiddle_rsc_0_5_q("twiddle_rsc_0_5_q"), 
    twiddle_rsc_triosy_0_5_lz("twiddle_rsc_triosy_0_5_lz"), 
    twiddle_rsc_0_6_radr("twiddle_rsc_0_6_radr"), 
    twiddle_rsc_0_6_q("twiddle_rsc_0_6_q"), 
    twiddle_rsc_triosy_0_6_lz("twiddle_rsc_triosy_0_6_lz"), 
    twiddle_rsc_0_7_radr("twiddle_rsc_0_7_radr"), 
    twiddle_rsc_0_7_q("twiddle_rsc_0_7_q"), 
    twiddle_rsc_triosy_0_7_lz("twiddle_rsc_triosy_0_7_lz"), 
    twiddle_rsc_0_8_radr("twiddle_rsc_0_8_radr"), 
    twiddle_rsc_0_8_q("twiddle_rsc_0_8_q"), 
    twiddle_rsc_triosy_0_8_lz("twiddle_rsc_triosy_0_8_lz"), 
    twiddle_rsc_0_9_radr("twiddle_rsc_0_9_radr"), 
    twiddle_rsc_0_9_q("twiddle_rsc_0_9_q"), 
    twiddle_rsc_triosy_0_9_lz("twiddle_rsc_triosy_0_9_lz"), 
    twiddle_rsc_0_10_radr("twiddle_rsc_0_10_radr"), 
    twiddle_rsc_0_10_q("twiddle_rsc_0_10_q"), 
    twiddle_rsc_triosy_0_10_lz("twiddle_rsc_triosy_0_10_lz"), 
    twiddle_rsc_0_11_radr("twiddle_rsc_0_11_radr"), 
    twiddle_rsc_0_11_q("twiddle_rsc_0_11_q"), 
    twiddle_rsc_triosy_0_11_lz("twiddle_rsc_triosy_0_11_lz"), 
    twiddle_rsc_0_12_radr("twiddle_rsc_0_12_radr"), 
    twiddle_rsc_0_12_q("twiddle_rsc_0_12_q"), 
    twiddle_rsc_triosy_0_12_lz("twiddle_rsc_triosy_0_12_lz"), 
    twiddle_rsc_0_13_radr("twiddle_rsc_0_13_radr"), 
    twiddle_rsc_0_13_q("twiddle_rsc_0_13_q"), 
    twiddle_rsc_triosy_0_13_lz("twiddle_rsc_triosy_0_13_lz"), 
    twiddle_rsc_0_14_radr("twiddle_rsc_0_14_radr"), 
    twiddle_rsc_0_14_q("twiddle_rsc_0_14_q"), 
    twiddle_rsc_triosy_0_14_lz("twiddle_rsc_triosy_0_14_lz"), 
    twiddle_rsc_0_15_radr("twiddle_rsc_0_15_radr"), 
    twiddle_rsc_0_15_q("twiddle_rsc_0_15_q"), 
    twiddle_rsc_triosy_0_15_lz("twiddle_rsc_triosy_0_15_lz"), 
    twiddle_rsc_0_16_radr("twiddle_rsc_0_16_radr"), 
    twiddle_rsc_0_16_q("twiddle_rsc_0_16_q"), 
    twiddle_rsc_triosy_0_16_lz("twiddle_rsc_triosy_0_16_lz"), 
    twiddle_rsc_0_17_radr("twiddle_rsc_0_17_radr"), 
    twiddle_rsc_0_17_q("twiddle_rsc_0_17_q"), 
    twiddle_rsc_triosy_0_17_lz("twiddle_rsc_triosy_0_17_lz"), 
    twiddle_rsc_0_18_radr("twiddle_rsc_0_18_radr"), 
    twiddle_rsc_0_18_q("twiddle_rsc_0_18_q"), 
    twiddle_rsc_triosy_0_18_lz("twiddle_rsc_triosy_0_18_lz"), 
    twiddle_rsc_0_19_radr("twiddle_rsc_0_19_radr"), 
    twiddle_rsc_0_19_q("twiddle_rsc_0_19_q"), 
    twiddle_rsc_triosy_0_19_lz("twiddle_rsc_triosy_0_19_lz"), 
    twiddle_rsc_0_20_radr("twiddle_rsc_0_20_radr"), 
    twiddle_rsc_0_20_q("twiddle_rsc_0_20_q"), 
    twiddle_rsc_triosy_0_20_lz("twiddle_rsc_triosy_0_20_lz"), 
    twiddle_rsc_0_21_radr("twiddle_rsc_0_21_radr"), 
    twiddle_rsc_0_21_q("twiddle_rsc_0_21_q"), 
    twiddle_rsc_triosy_0_21_lz("twiddle_rsc_triosy_0_21_lz"), 
    twiddle_rsc_0_22_radr("twiddle_rsc_0_22_radr"), 
    twiddle_rsc_0_22_q("twiddle_rsc_0_22_q"), 
    twiddle_rsc_triosy_0_22_lz("twiddle_rsc_triosy_0_22_lz"), 
    twiddle_rsc_0_23_radr("twiddle_rsc_0_23_radr"), 
    twiddle_rsc_0_23_q("twiddle_rsc_0_23_q"), 
    twiddle_rsc_triosy_0_23_lz("twiddle_rsc_triosy_0_23_lz"), 
    twiddle_rsc_0_24_radr("twiddle_rsc_0_24_radr"), 
    twiddle_rsc_0_24_q("twiddle_rsc_0_24_q"), 
    twiddle_rsc_triosy_0_24_lz("twiddle_rsc_triosy_0_24_lz"), 
    twiddle_rsc_0_25_radr("twiddle_rsc_0_25_radr"), 
    twiddle_rsc_0_25_q("twiddle_rsc_0_25_q"), 
    twiddle_rsc_triosy_0_25_lz("twiddle_rsc_triosy_0_25_lz"), 
    twiddle_rsc_0_26_radr("twiddle_rsc_0_26_radr"), 
    twiddle_rsc_0_26_q("twiddle_rsc_0_26_q"), 
    twiddle_rsc_triosy_0_26_lz("twiddle_rsc_triosy_0_26_lz"), 
    twiddle_rsc_0_27_radr("twiddle_rsc_0_27_radr"), 
    twiddle_rsc_0_27_q("twiddle_rsc_0_27_q"), 
    twiddle_rsc_triosy_0_27_lz("twiddle_rsc_triosy_0_27_lz"), 
    twiddle_rsc_0_28_radr("twiddle_rsc_0_28_radr"), 
    twiddle_rsc_0_28_q("twiddle_rsc_0_28_q"), 
    twiddle_rsc_triosy_0_28_lz("twiddle_rsc_triosy_0_28_lz"), 
    twiddle_rsc_0_29_radr("twiddle_rsc_0_29_radr"), 
    twiddle_rsc_0_29_q("twiddle_rsc_0_29_q"), 
    twiddle_rsc_triosy_0_29_lz("twiddle_rsc_triosy_0_29_lz"), 
    twiddle_rsc_0_30_radr("twiddle_rsc_0_30_radr"), 
    twiddle_rsc_0_30_q("twiddle_rsc_0_30_q"), 
    twiddle_rsc_triosy_0_30_lz("twiddle_rsc_triosy_0_30_lz"), 
    twiddle_rsc_0_31_radr("twiddle_rsc_0_31_radr"), 
    twiddle_rsc_0_31_q("twiddle_rsc_0_31_q"), 
    twiddle_rsc_triosy_0_31_lz("twiddle_rsc_triosy_0_31_lz"), 
    twiddle_rsc_0_32_radr("twiddle_rsc_0_32_radr"), 
    twiddle_rsc_0_32_q("twiddle_rsc_0_32_q"), 
    twiddle_rsc_triosy_0_32_lz("twiddle_rsc_triosy_0_32_lz"), 
    twiddle_rsc_0_33_radr("twiddle_rsc_0_33_radr"), 
    twiddle_rsc_0_33_q("twiddle_rsc_0_33_q"), 
    twiddle_rsc_triosy_0_33_lz("twiddle_rsc_triosy_0_33_lz"), 
    twiddle_rsc_0_34_radr("twiddle_rsc_0_34_radr"), 
    twiddle_rsc_0_34_q("twiddle_rsc_0_34_q"), 
    twiddle_rsc_triosy_0_34_lz("twiddle_rsc_triosy_0_34_lz"), 
    twiddle_rsc_0_35_radr("twiddle_rsc_0_35_radr"), 
    twiddle_rsc_0_35_q("twiddle_rsc_0_35_q"), 
    twiddle_rsc_triosy_0_35_lz("twiddle_rsc_triosy_0_35_lz"), 
    twiddle_rsc_0_36_radr("twiddle_rsc_0_36_radr"), 
    twiddle_rsc_0_36_q("twiddle_rsc_0_36_q"), 
    twiddle_rsc_triosy_0_36_lz("twiddle_rsc_triosy_0_36_lz"), 
    twiddle_rsc_0_37_radr("twiddle_rsc_0_37_radr"), 
    twiddle_rsc_0_37_q("twiddle_rsc_0_37_q"), 
    twiddle_rsc_triosy_0_37_lz("twiddle_rsc_triosy_0_37_lz"), 
    twiddle_rsc_0_38_radr("twiddle_rsc_0_38_radr"), 
    twiddle_rsc_0_38_q("twiddle_rsc_0_38_q"), 
    twiddle_rsc_triosy_0_38_lz("twiddle_rsc_triosy_0_38_lz"), 
    twiddle_rsc_0_39_radr("twiddle_rsc_0_39_radr"), 
    twiddle_rsc_0_39_q("twiddle_rsc_0_39_q"), 
    twiddle_rsc_triosy_0_39_lz("twiddle_rsc_triosy_0_39_lz"), 
    twiddle_rsc_0_40_radr("twiddle_rsc_0_40_radr"), 
    twiddle_rsc_0_40_q("twiddle_rsc_0_40_q"), 
    twiddle_rsc_triosy_0_40_lz("twiddle_rsc_triosy_0_40_lz"), 
    twiddle_rsc_0_41_radr("twiddle_rsc_0_41_radr"), 
    twiddle_rsc_0_41_q("twiddle_rsc_0_41_q"), 
    twiddle_rsc_triosy_0_41_lz("twiddle_rsc_triosy_0_41_lz"), 
    twiddle_rsc_0_42_radr("twiddle_rsc_0_42_radr"), 
    twiddle_rsc_0_42_q("twiddle_rsc_0_42_q"), 
    twiddle_rsc_triosy_0_42_lz("twiddle_rsc_triosy_0_42_lz"), 
    twiddle_rsc_0_43_radr("twiddle_rsc_0_43_radr"), 
    twiddle_rsc_0_43_q("twiddle_rsc_0_43_q"), 
    twiddle_rsc_triosy_0_43_lz("twiddle_rsc_triosy_0_43_lz"), 
    twiddle_rsc_0_44_radr("twiddle_rsc_0_44_radr"), 
    twiddle_rsc_0_44_q("twiddle_rsc_0_44_q"), 
    twiddle_rsc_triosy_0_44_lz("twiddle_rsc_triosy_0_44_lz"), 
    twiddle_rsc_0_45_radr("twiddle_rsc_0_45_radr"), 
    twiddle_rsc_0_45_q("twiddle_rsc_0_45_q"), 
    twiddle_rsc_triosy_0_45_lz("twiddle_rsc_triosy_0_45_lz"), 
    twiddle_rsc_0_46_radr("twiddle_rsc_0_46_radr"), 
    twiddle_rsc_0_46_q("twiddle_rsc_0_46_q"), 
    twiddle_rsc_triosy_0_46_lz("twiddle_rsc_triosy_0_46_lz"), 
    twiddle_rsc_0_47_radr("twiddle_rsc_0_47_radr"), 
    twiddle_rsc_0_47_q("twiddle_rsc_0_47_q"), 
    twiddle_rsc_triosy_0_47_lz("twiddle_rsc_triosy_0_47_lz"), 
    twiddle_rsc_0_48_radr("twiddle_rsc_0_48_radr"), 
    twiddle_rsc_0_48_q("twiddle_rsc_0_48_q"), 
    twiddle_rsc_triosy_0_48_lz("twiddle_rsc_triosy_0_48_lz"), 
    twiddle_rsc_0_49_radr("twiddle_rsc_0_49_radr"), 
    twiddle_rsc_0_49_q("twiddle_rsc_0_49_q"), 
    twiddle_rsc_triosy_0_49_lz("twiddle_rsc_triosy_0_49_lz"), 
    twiddle_rsc_0_50_radr("twiddle_rsc_0_50_radr"), 
    twiddle_rsc_0_50_q("twiddle_rsc_0_50_q"), 
    twiddle_rsc_triosy_0_50_lz("twiddle_rsc_triosy_0_50_lz"), 
    twiddle_rsc_0_51_radr("twiddle_rsc_0_51_radr"), 
    twiddle_rsc_0_51_q("twiddle_rsc_0_51_q"), 
    twiddle_rsc_triosy_0_51_lz("twiddle_rsc_triosy_0_51_lz"), 
    twiddle_rsc_0_52_radr("twiddle_rsc_0_52_radr"), 
    twiddle_rsc_0_52_q("twiddle_rsc_0_52_q"), 
    twiddle_rsc_triosy_0_52_lz("twiddle_rsc_triosy_0_52_lz"), 
    twiddle_rsc_0_53_radr("twiddle_rsc_0_53_radr"), 
    twiddle_rsc_0_53_q("twiddle_rsc_0_53_q"), 
    twiddle_rsc_triosy_0_53_lz("twiddle_rsc_triosy_0_53_lz"), 
    twiddle_rsc_0_54_radr("twiddle_rsc_0_54_radr"), 
    twiddle_rsc_0_54_q("twiddle_rsc_0_54_q"), 
    twiddle_rsc_triosy_0_54_lz("twiddle_rsc_triosy_0_54_lz"), 
    twiddle_rsc_0_55_radr("twiddle_rsc_0_55_radr"), 
    twiddle_rsc_0_55_q("twiddle_rsc_0_55_q"), 
    twiddle_rsc_triosy_0_55_lz("twiddle_rsc_triosy_0_55_lz"), 
    twiddle_rsc_0_56_radr("twiddle_rsc_0_56_radr"), 
    twiddle_rsc_0_56_q("twiddle_rsc_0_56_q"), 
    twiddle_rsc_triosy_0_56_lz("twiddle_rsc_triosy_0_56_lz"), 
    twiddle_rsc_0_57_radr("twiddle_rsc_0_57_radr"), 
    twiddle_rsc_0_57_q("twiddle_rsc_0_57_q"), 
    twiddle_rsc_triosy_0_57_lz("twiddle_rsc_triosy_0_57_lz"), 
    twiddle_rsc_0_58_radr("twiddle_rsc_0_58_radr"), 
    twiddle_rsc_0_58_q("twiddle_rsc_0_58_q"), 
    twiddle_rsc_triosy_0_58_lz("twiddle_rsc_triosy_0_58_lz"), 
    twiddle_rsc_0_59_radr("twiddle_rsc_0_59_radr"), 
    twiddle_rsc_0_59_q("twiddle_rsc_0_59_q"), 
    twiddle_rsc_triosy_0_59_lz("twiddle_rsc_triosy_0_59_lz"), 
    twiddle_rsc_0_60_radr("twiddle_rsc_0_60_radr"), 
    twiddle_rsc_0_60_q("twiddle_rsc_0_60_q"), 
    twiddle_rsc_triosy_0_60_lz("twiddle_rsc_triosy_0_60_lz"), 
    twiddle_rsc_0_61_radr("twiddle_rsc_0_61_radr"), 
    twiddle_rsc_0_61_q("twiddle_rsc_0_61_q"), 
    twiddle_rsc_triosy_0_61_lz("twiddle_rsc_triosy_0_61_lz"), 
    twiddle_rsc_0_62_radr("twiddle_rsc_0_62_radr"), 
    twiddle_rsc_0_62_q("twiddle_rsc_0_62_q"), 
    twiddle_rsc_triosy_0_62_lz("twiddle_rsc_triosy_0_62_lz"), 
    twiddle_rsc_0_63_radr("twiddle_rsc_0_63_radr"), 
    twiddle_rsc_0_63_q("twiddle_rsc_0_63_q"), 
    twiddle_rsc_triosy_0_63_lz("twiddle_rsc_triosy_0_63_lz")
  {
    elaborate_foreign_module(hdl_name);
  }

  ~ccs_DUT_wrapper() {}
};
#endif

#endif

#ifdef CCS_SYSC
} // end namespace HDL
#endif
#endif


