Fitter report for DE2_70_NET
Tue Nov 20 10:03:25 2007
Quartus II Version 7.2 Build 151 09/26/2007 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. PLL Summary
 13. PLL Usage
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Advanced Data - General
 33. Advanced Data - Placement Preparation
 34. Advanced Data - Placement
 35. Advanced Data - Routing
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 20 10:03:24 2007    ;
; Quartus II Version                 ; 7.2 Build 151 09/26/2007 SJ Full Version ;
; Revision Name                      ; DE2_70_NET                               ;
; Top-level Entity Name              ; DE2_70_NET                               ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C70F896C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 6,805 / 68,416 ( 10 % )                  ;
;     Total combinational functions  ; 5,894 / 68,416 ( 9 % )                   ;
;     Dedicated logic registers      ; 4,007 / 68,416 ( 6 % )                   ;
; Total registers                    ; 4342                                     ;
; Total pins                         ; 540 / 622 ( 87 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 151,488 / 1,152,000 ( 13 % )             ;
; Embedded Multiplier 9-bit elements ; 4 / 300 ( 1 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                         ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                ; Setting                        ; Default Value                  ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                ; EP2C70F896C6                   ;                                ;
; Fit Attempts to Skip                                                  ; 0                              ; 0.0                            ;
; Use smart compilation                                                 ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                   ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                         ; Off                            ; Off                            ;
; Router Timing Optimization Level                                      ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                              ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                           ; Off                            ; Off                            ;
; Optimize Hold Timing                                                  ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                           ; Off                            ; Off                            ;
; Equivalent RAM and MLAB Paused Read Capabilities                      ; Care                           ; Care                           ;
; PowerPlay Power Optimization                                          ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                       ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                            ; On                             ; On                             ;
; Limit to One Fitting Attempt                                          ; Off                            ; Off                            ;
; Final Placement Optimizations                                         ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                           ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                         ; 1                              ; 1                              ;
; PCI I/O                                                               ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                 ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                             ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                    ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/II GX/III Cyclone II/III Arria GX ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                     ; On                             ; On                             ;
; Auto Merge PLLs                                                       ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting        ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance    ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                          ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                           ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                             ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                ; Off                            ; Off                            ;
; Fitter Effort                                                         ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                       ; Normal                         ; Normal                         ;
; Auto Global Clock                                                     ; On                             ; On                             ;
; Auto Global Register Control Signals                                  ; On                             ; On                             ;
; Stop After Congestion Map Generation                                  ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                     ; Off                            ; Off                            ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                               ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                             ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[0]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[0]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[1]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[1]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[2]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[2]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[3]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[3]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[4]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[4]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[5]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[5]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[6]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[6]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[7]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[7]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[8]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[8]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[9]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[9]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[10]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[10]                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[11]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[11]                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[12]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[12]                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[13]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[13]                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[14]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[14]                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[15]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[15]                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[16]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[17]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[18]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[19]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[20]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[21]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[22]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[23]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[24]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[25]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[26]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[27]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[28]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[29]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[30]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src1[31]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[0]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[0]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[1]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[1]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[2]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[2]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[3]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[3]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[4]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[4]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[5]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[5]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[6]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[6]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[7]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[7]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[8]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[8]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[9]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[9]                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[10]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[10]                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[11]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[11]                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[12]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[12]                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[13]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[13]                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[14]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[14]                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[15]                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[15]                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|D_bht_data[0]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_b4e1:auto_generated|altsyncram_abn1:altsyncram1|q_a[0]                ; PORTADATAOUT     ;                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|D_bht_data[1]                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:u1|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_b4e1:auto_generated|altsyncram_abn1:altsyncram1|q_a[1]                ; PORTADATAOUT     ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_addr[0]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[0]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_addr[1]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[1]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_addr[2]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[2]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_addr[3]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[3]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_addr[4]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[4]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_addr[5]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[5]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_addr[6]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[6]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_addr[7]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[7]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_addr[8]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[8]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_addr[9]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[9]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_addr[10]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[10]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_addr[11]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[11]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_addr[12]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[12]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_bank[0]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_BA[0]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_bank[1]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_BA[1]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_cmd[0]                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_WE_N                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_cmd[0]                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_cmd[0]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_cmd[0]                                                                                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_cmd[1]                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_CAS_N                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_cmd[1]                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_cmd[1]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_cmd[1]                                                                                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_cmd[2]                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_RAS_N                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_cmd[2]                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_cmd[2]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_cmd[2]                                                                                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_cmd[3]                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_CS_N                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_cmd[3]                                                                                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[0]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[0]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[0]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[1]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[1]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[1]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[2]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[2]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[2]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[3]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[3]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[3]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[4]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[4]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[4]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[5]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[5]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[5]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[6]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[6]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[6]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[7]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[7]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[7]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[8]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[8]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[8]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[9]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[9]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[9]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[10]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[10]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[10]~_Duplicate_1                                                                                                 ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[11]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[11]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[11]~_Duplicate_1                                                                                                 ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[12]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[12]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[12]~_Duplicate_1                                                                                                 ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[13]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[13]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[13]~_Duplicate_1                                                                                                 ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[14]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[14]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[14]~_Duplicate_1                                                                                                 ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[15]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[15]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_data[15]~_Duplicate_1                                                                                                 ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_dqm[0]                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_LDQM0                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_dqm[1]                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_UDQM1                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_1                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_1                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_2                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_2                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_2                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_3                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_3                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_3                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_4                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_4                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_4                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_5                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_5                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_5                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_6                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_6                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_6                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_7                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_7                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_7                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_8                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_8                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_8                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_9                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_9                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_9                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_10                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_10                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_10                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_11                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_11                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_11                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_12                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_12                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_12                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_13                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_13                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_13                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_14                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_14                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_14                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_15                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|oe~_Duplicate_15                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[0]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[1]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[2]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[3]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[4]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[5]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[6]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[7]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[8]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[9]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[10]                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[11]                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[12]                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[13]                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[14]                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|za_data[15]                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_addr[0]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[0]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_addr[1]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[1]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_addr[2]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[2]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_addr[3]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[3]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_addr[4]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[4]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_addr[5]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[5]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_addr[6]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[6]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_addr[7]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[7]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_addr[8]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[8]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_addr[9]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[9]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_addr[10]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[10]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_addr[11]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[11]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_addr[12]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[12]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_bank[0]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_BA[0]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_bank[1]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_BA[1]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_cmd[0]                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_WE_N                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_cmd[0]                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_cmd[0]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_cmd[0]                                                                                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_cmd[1]                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_CAS_N                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_cmd[1]                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_cmd[1]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_cmd[1]                                                                                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_cmd[2]                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_RAS_N                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_cmd[2]                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_cmd[2]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_cmd[2]                                                                                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_cmd[3]                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_CS_N                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_cmd[3]                                                                                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[0]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[16]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[0]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[0]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[1]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[17]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[1]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[1]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[2]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[18]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[2]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[2]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[3]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[19]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[3]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[3]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[4]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[20]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[4]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[4]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[5]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[21]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[5]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[5]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[6]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[22]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[6]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[6]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[7]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[23]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[7]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[7]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[8]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[24]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[8]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[8]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[9]                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[25]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[9]                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[9]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[10]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[26]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[10]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[10]~_Duplicate_1                                                                                                 ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[11]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[27]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[11]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[11]~_Duplicate_1                                                                                                 ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[12]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[28]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[12]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[12]~_Duplicate_1                                                                                                 ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[13]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[29]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[13]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[13]~_Duplicate_1                                                                                                 ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[14]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[30]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[14]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[14]~_Duplicate_1                                                                                                 ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[15]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[31]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[15]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_data[15]~_Duplicate_1                                                                                                 ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_dqm[0]                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_LDQM0                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_dqm[1]                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_UDQM1                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[16]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_1                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[17]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_1                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_2                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_2                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[18]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_2                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_3                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_3                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[19]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_3                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_4                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_4                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[20]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_4                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_5                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_5                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[21]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_5                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_6                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_6                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[22]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_6                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_7                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_7                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[23]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_7                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_8                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_8                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[24]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_8                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_9                                                                                                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_9                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[25]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_9                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_10                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_10                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[26]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_10                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_11                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_11                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[27]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_11                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_12                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_12                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[28]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_12                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_13                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_13                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[29]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_13                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_14                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_14                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[30]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_14                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_15                                                                                                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|oe~_Duplicate_15                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[31]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[0]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[16]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[1]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[17]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[2]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[18]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[3]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[19]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[4]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[20]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[5]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[21]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[6]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[22]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[7]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[23]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[8]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[24]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[9]                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[25]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[10]                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[26]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[11]                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[27]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[12]                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[28]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[13]                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[29]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[14]                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[30]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|za_data[15]                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[31]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[1]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[0]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[2]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[1]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[3]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[2]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[4]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[3]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[5]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[4]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[6]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[5]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[7]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[6]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[8]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[7]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[9]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[8]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[10]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[9]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[11]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[10]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[12]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[11]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[13]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[12]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[14]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[13]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[15]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[14]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[16]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[15]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[17]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[16]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[18]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[17]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[19]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[18]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[20]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[19]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[21]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[20]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|address_to_the_cfi_flash[22]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_A[21]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ15_AM1                                                                                                                                               ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_1               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[14]                                                                                                                                                 ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_1               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_2               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[13]                                                                                                                                                 ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_2               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_3               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[12]                                                                                                                                                 ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_3               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_4               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[11]                                                                                                                                                 ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_4               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_5               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[10]                                                                                                                                                 ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_5               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_6               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[9]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_6               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_7               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[8]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_7               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_8               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[7]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_8               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_9               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[6]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_9               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_10              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[5]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_10              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_11              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[4]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_11              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_12              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[3]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_12              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_13              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[2]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_13              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_14              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[1]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_14              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_15              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DQ[0]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[0]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[0]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[1]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[1]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[2]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[2]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[3]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[3]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[4]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[4]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[5]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[5]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[6]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[6]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[7]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[7]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[8]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[8]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[9]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[9]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[10] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[10]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[11] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[11]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[12] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[12]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[13] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[13]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[14] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ[14]                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[15] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DQ15_AM1                                                                                                                                               ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[0]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[0]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[1]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[1]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[2]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[2]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[3]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[3]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[4]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[4]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[5]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[5]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[6]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[6]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[7]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[7]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[8]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[8]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[9]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[9]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[10]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[10]                                                                                                                                                 ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[11]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[11]                                                                                                                                                 ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[12]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[12]                                                                                                                                                 ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[13]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[13]                                                                                                                                                 ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[14]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ[14]                                                                                                                                                 ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|incoming_data_to_and_from_the_cfi_flash[15]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DQ15_AM1                                                                                                                                               ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|read_n_to_the_cfi_flash                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_OE_N                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|read_n_to_the_cfi_flash                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|select_n_to_the_cfi_flash                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_CE_N                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|select_n_to_the_cfi_flash                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|write_n_to_the_cfi_flash                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oFLASH_WE_N                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|write_n_to_the_cfi_flash                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[2]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[0]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[3]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[1]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[4]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[2]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[5]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[3]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[6]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[4]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[7]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[5]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[8]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[6]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[9]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[7]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[10]                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[8]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[11]                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[9]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[12]                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[10]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[13]                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[11]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[14]                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[12]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[15]                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[13]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[16]                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[14]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[17]                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[15]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[18]                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[16]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|address_to_the_ssram[19]                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[17]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|adsc_n_to_the_ssram                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_ADSC_N                                                                                                                                                 ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|adsc_n_to_the_ssram                            ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|bw_n_to_the_ssram[0]                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_BE_N[0]                                                                                                                                                ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|bw_n_to_the_ssram[0]                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|bw_n_to_the_ssram[1]                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_BE_N[1]                                                                                                                                                ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|bw_n_to_the_ssram[1]                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|bw_n_to_the_ssram[2]                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_BE_N[2]                                                                                                                                                ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|bw_n_to_the_ssram[2]                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|bw_n_to_the_ssram[3]                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_BE_N[3]                                                                                                                                                ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|bw_n_to_the_ssram[3]                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|bwe_n_to_the_ssram                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_WE_N                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|bwe_n_to_the_ssram                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|chipenable1_n_to_the_ssram                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_CE2                                                                                                                                                    ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|chipenable1_n_to_the_ssram                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|chipenable1_n_to_the_ssram~_Duplicate_1                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|chipenable1_n_to_the_ssram~_Duplicate_1        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_CE3_N                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|chipenable1_n_to_the_ssram~_Duplicate_1        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|chipenable1_n_to_the_ssram~_Duplicate_2                  ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|chipenable1_n_to_the_ssram~_Duplicate_1        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|chipenable1_n_to_the_ssram~_Duplicate_2        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_CE1_N                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|chipenable1_n_to_the_ssram~_Duplicate_2        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[31]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_1               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[30]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_1               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_2               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[29]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_2               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_3               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[28]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_3               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_4               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[27]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_4               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_5               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[26]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_5               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_6               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[25]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_6               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_7               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[24]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_7               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_8               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[23]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_8               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                         ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_9               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[22]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_9               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_10              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[21]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_10              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_11              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[20]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_11              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_12              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[19]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_12              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_13              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[18]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_13              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_14              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[17]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_14              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_15              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[16]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_15              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_16                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_16              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[15]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_16              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_17                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_17              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[14]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_17              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_18                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_18              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[13]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_18              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_19                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_19              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[12]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_19              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_20                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_20              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[11]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_20              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_21                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_21              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[10]                                                                                                                                                  ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_21              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_22                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_22              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[9]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_22              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_23                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_23              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[8]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_23              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_24                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_24              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[7]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_24              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_25                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_25              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[6]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_25              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_26                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_26              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[5]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_26              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_27                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_27              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[4]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_27              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_28                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_28              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[3]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_28              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_29                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_29              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[2]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_29              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_30                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_30              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[1]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_30              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_31                        ; REGOUT           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_in_a_write_cycle~_Duplicate_31              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[0]                                                                                                                                                   ; OE               ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[0]      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[0]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[1]      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[1]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[2]      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[2]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[3]      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[3]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[4]      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[4]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[5]      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[5]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[6]      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[6]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[7]      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[7]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[8]      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[8]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[9]      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[9]                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[10]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[10]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[11]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[11]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[12]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[12]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[13]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[13]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[14]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[14]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[15]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[15]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[16]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[16]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[17]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[17]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[18]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[18]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[19]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[19]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[20]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[20]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[21]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[21]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[22]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[22]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[23]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[23]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[24]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[24]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[25]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[25]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[26]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[26]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[27]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[27]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[28]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[28]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[29]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[29]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[30]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[30]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[31]     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[31]                                                                                                                                                  ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[0]         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[0]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[1]         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[1]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[2]         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[2]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[3]         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[3]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[4]         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[4]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[5]         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[5]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[6]         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[6]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[7]         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[7]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[8]         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[8]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[9]         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[9]                                                                                                                                                   ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[10]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[10]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[11]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[11]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[12]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[12]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[13]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[13]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[14]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[14]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[15]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[15]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[16]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[16]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[17]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[17]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[18]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[18]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[19]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[19]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[20]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[20]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[21]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[21]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[22]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[22]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[23]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[23]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[24]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[24]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[25]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[25]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[26]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[26]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[27]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[27]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[28]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[28]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[29]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[29]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[30]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[30]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|incoming_data_to_and_from_the_ssram[31]        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[31]                                                                                                                                                  ; COMBOUT          ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|outputenable_n_to_the_ssram                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_OE_N                                                                                                                                                   ; DATAIN           ;                       ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|outputenable_n_to_the_ssram                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                              ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/DE2_70/DE2_70_Demonstrations/DE2_70_NET/DE2_70_NET.pin.


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                    ;
+---------------------------------------------+------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                              ;
+---------------------------------------------+------------------------------------------------------------------------------------+
; Total logic elements                        ; 6,805 / 68,416 ( 10 % )                                                            ;
;     -- Combinational with no register       ; 2798                                                                               ;
;     -- Register only                        ; 911                                                                                ;
;     -- Combinational with a register        ; 3096                                                                               ;
;                                             ;                                                                                    ;
; Logic element usage by number of LUT inputs ;                                                                                    ;
;     -- 4 input functions                    ; 3086                                                                               ;
;     -- 3 input functions                    ; 1785                                                                               ;
;     -- <=2 input functions                  ; 1023                                                                               ;
;     -- Register only                        ; 911                                                                                ;
;                                             ;                                                                                    ;
; Logic elements by mode                      ;                                                                                    ;
;     -- normal mode                          ; 5314                                                                               ;
;     -- arithmetic mode                      ; 580                                                                                ;
;                                             ;                                                                                    ;
; Total registers*                            ; 4,342 / 70,234 ( 6 % )                                                             ;
;     -- Dedicated logic registers            ; 4,007 / 68,416 ( 6 % )                                                             ;
;     -- I/O registers                        ; 335 / 1,818 ( 18 % )                                                               ;
;                                             ;                                                                                    ;
; Total LABs:  partially or completely used   ; 546 / 4,276 ( 13 % )                                                               ;
; User inserted logic elements                ; 0                                                                                  ;
; Virtual pins                                ; 0                                                                                  ;
; I/O pins                                    ; 540 / 622 ( 87 % )                                                                 ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )                                                                     ;
; Global signals                              ; 16                                                                                 ;
; M4Ks                                        ; 44 / 250 ( 18 % )                                                                  ;
; Total memory bits                           ; 151,488 / 1,152,000 ( 13 % )                                                       ;
; Total RAM block bits                        ; 202,752 / 1,152,000 ( 18 % )                                                       ;
; Embedded Multiplier 9-bit elements          ; 4 / 300 ( 1 % )                                                                    ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                     ;
; Global clocks                               ; 16 / 16 ( 100 % )                                                                  ;
; Average interconnect usage                  ; 5%                                                                                 ;
; Peak interconnect usage                     ; 38%                                                                                ;
; Maximum fan-out node                        ; DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0~clkctrl ;
; Maximum fan-out                             ; 3634                                                                               ;
; Highest non-global fan-out signal           ; DE2_70_SOPC:u1|cpu:the_cpu|A_stall~26                                              ;
; Highest non-global fan-out                  ; 754                                                                                ;
; Total fan-out                               ; 37042                                                                              ;
; Average fan-out                             ; 3.31                                                                               ;
+---------------------------------------------+------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; GPIO_CLKIN_N0 ; T25   ; 6        ; 95           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_N1 ; AH14  ; 8        ; 49           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_P0 ; T24   ; 6        ; 95           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_P1 ; AG15  ; 8        ; 49           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iAUD_ADCDAT   ; E19   ; 4        ; 67           ; 51           ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_28       ; E16   ; 4        ; 47           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50       ; AD15  ; 7        ; 49           ; 0            ; 1           ; 3                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_2     ; D16   ; 4        ; 47           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_3     ; R28   ; 5        ; 95           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_4     ; R3    ; 2        ; 0            ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iENET_INT     ; C27   ; 4        ; 89           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iEXT_CLOCK    ; R29   ; 5        ; 95           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iFLASH_RY_N   ; AH30  ; 6        ; 95           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iIRDA_RXD     ; W22   ; 6        ; 95           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[0]       ; T29   ; 6        ; 95           ; 24           ; 0           ; 27                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[1]       ; T28   ; 6        ; 95           ; 24           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[2]       ; U30   ; 6        ; 95           ; 23           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[3]       ; U29   ; 6        ; 95           ; 23           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_DREQ0    ; G12   ; 3        ; 22           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_DREQ1    ; F12   ; 3        ; 26           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_INT0     ; F13   ; 3        ; 33           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_INT1     ; J13   ; 3        ; 33           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[0]        ; AA23  ; 6        ; 95           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[10]       ; W5    ; 1        ; 0            ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[11]       ; V10   ; 1        ; 0            ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[12]       ; U9    ; 1        ; 0            ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[13]       ; T9    ; 1        ; 0            ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[14]       ; L5    ; 2        ; 0            ; 41           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[15]       ; L4    ; 2        ; 0            ; 36           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[16]       ; L7    ; 2        ; 0            ; 43           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[17]       ; L8    ; 2        ; 0            ; 43           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[1]        ; AB26  ; 6        ; 95           ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[2]        ; AB25  ; 6        ; 95           ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[3]        ; AC27  ; 6        ; 95           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[4]        ; AC26  ; 6        ; 95           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[5]        ; AC24  ; 6        ; 95           ; 3            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[6]        ; AC23  ; 6        ; 95           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[7]        ; AD25  ; 6        ; 95           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[8]        ; AD24  ; 6        ; 95           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[9]        ; AE27  ; 6        ; 95           ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_CLK27    ; G15   ; 3        ; 47           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[0]     ; A6    ; 3        ; 11           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[1]     ; B6    ; 3        ; 11           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[2]     ; A5    ; 3        ; 9            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[3]     ; B5    ; 3        ; 9            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[4]     ; B4    ; 3        ; 7            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[5]     ; C4    ; 3        ; 9            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[6]     ; A3    ; 3        ; 3            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[7]     ; B3    ; 3        ; 5            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_HS       ; E13   ; 3        ; 33           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_VS       ; E14   ; 3        ; 40           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_CLK27    ; H15   ; 3        ; 47           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[0]     ; C10   ; 3        ; 20           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[1]     ; A9    ; 3        ; 24           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[2]     ; B9    ; 3        ; 24           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[3]     ; C9    ; 3        ; 18           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[4]     ; A8    ; 3        ; 18           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[5]     ; B8    ; 3        ; 18           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[6]     ; A7    ; 3        ; 13           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[7]     ; B7    ; 3        ; 13           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_HS       ; E15   ; 3        ; 44           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_VS       ; D15   ; 3        ; 42           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iUART_RTS     ; F23   ; 4        ; 93           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iUART_RXD     ; D21   ; 4        ; 71           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; GPIO_CLKOUT_N0 ; H23   ; 5        ; 95           ; 49           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_CLKOUT_N1 ; AF27  ; 6        ; 95           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_CLKOUT_P0 ; G24   ; 5        ; 95           ; 49           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_CLKOUT_P1 ; AF28  ; 6        ; 95           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oAUD_DACDAT    ; F18   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oAUD_XCK       ; D17   ; 4        ; 53           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[0]    ; AA4   ; 1        ; 0            ; 14           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[10]   ; Y8    ; 1        ; 0            ; 8            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[11]   ; AE4   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[12]   ; AF4   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[1]    ; AA5   ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[2]    ; AA6   ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[3]    ; AB5   ; 1        ; 0            ; 7            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[4]    ; AB7   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[5]    ; AC4   ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[6]    ; AC5   ; 1        ; 0            ; 6            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[7]    ; AC6   ; 1        ; 0            ; 7            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[8]    ; AD4   ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[9]    ; AC7   ; 1        ; 0            ; 2            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_BA[0]   ; AA9   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_BA[1]   ; AA10  ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_CAS_N   ; W10   ; 1        ; 0            ; 13           ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_CKE     ; AA8   ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_CLK     ; AD6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_CS_N    ; Y10   ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_LDQM0   ; V9    ; 1        ; 0            ; 16           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_RAS_N   ; Y9    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_UDQM1   ; AB6   ; 1        ; 0            ; 7            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_WE_N    ; W9    ; 1        ; 0            ; 13           ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[0]    ; T5    ; 1        ; 0            ; 24           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[10]   ; T4    ; 1        ; 0            ; 24           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[11]   ; Y4    ; 1        ; 0            ; 17           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[12]   ; Y7    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[1]    ; T6    ; 1        ; 0            ; 24           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[2]    ; U4    ; 1        ; 0            ; 20           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[3]    ; U6    ; 1        ; 0            ; 20           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[4]    ; U7    ; 1        ; 0            ; 20           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[5]    ; V7    ; 1        ; 0            ; 16           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[6]    ; V8    ; 1        ; 0            ; 16           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[7]    ; W4    ; 1        ; 0            ; 18           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[8]    ; W7    ; 1        ; 0            ; 12           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[9]    ; W8    ; 1        ; 0            ; 13           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_BA[0]   ; T7    ; 1        ; 0            ; 24           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_BA[1]   ; T8    ; 1        ; 0            ; 22           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_CAS_N   ; N8    ; 2        ; 0            ; 35           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_CKE     ; L10   ; 2        ; 0            ; 42           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_CLK     ; G5    ; 2        ; 0            ; 48           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_CS_N    ; P9    ; 2        ; 0            ; 34           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_LDQM0   ; M10   ; 2        ; 0            ; 37           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_RAS_N   ; N9    ; 2        ; 0            ; 34           ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_UDQM1   ; U8    ; 1        ; 0            ; 21           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_WE_N    ; M9    ; 2        ; 0            ; 41           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_CLK      ; D27   ; 4        ; 91           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_CMD      ; B27   ; 4        ; 87           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_CS_N     ; C28   ; 4        ; 91           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_IOR_N    ; A28   ; 4        ; 89           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_IOW_N    ; B28   ; 4        ; 89           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_RESET_N  ; B29   ; 4        ; 91           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[0]    ; AF24  ; 7        ; 91           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[10]   ; AH26  ; 7        ; 87           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[11]   ; AJ26  ; 7        ; 85           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[12]   ; AK26  ; 7        ; 82           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[13]   ; AJ25  ; 7        ; 82           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[14]   ; AK25  ; 7        ; 80           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[15]   ; AH24  ; 7        ; 85           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[16]   ; AG25  ; 7        ; 87           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[17]   ; AF21  ; 7        ; 78           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[18]   ; AD21  ; 7        ; 89           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[19]   ; AK28  ; 7        ; 89           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[1]    ; AG24  ; 7        ; 85           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[20]   ; AJ28  ; 7        ; 89           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[21]   ; AE20  ; 7        ; 78           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[22]   ; AJ24  ; 7        ; 78           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[23]   ; AK24  ; 7        ; 76           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[24]   ; AG27  ; 7        ; 93           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[25]   ; AG26  ; 7        ; 93           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[2]    ; AE23  ; 7        ; 93           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[3]    ; AG23  ; 7        ; 82           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[4]    ; AF23  ; 7        ; 91           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[5]    ; AG22  ; 7        ; 80           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[6]    ; AH22  ; 7        ; 78           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[7]    ; AF22  ; 7        ; 82           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[8]    ; AH27  ; 7        ; 91           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[9]    ; AJ27  ; 7        ; 91           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_BYTE_N  ; Y29   ; 6        ; 95           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_CE_N    ; AG28  ; 6        ; 95           ; 5            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_OE_N    ; AG29  ; 6        ; 95           ; 5            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_RST_N   ; AH28  ; 6        ; 95           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_WE_N    ; AJ29  ; 6        ; 95           ; 6            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_WP_N    ; AH29  ; 6        ; 95           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_DP       ; AF12  ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[0]     ; AE8   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[1]     ; AF9   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[2]     ; AH9   ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[3]     ; AD10  ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[4]     ; AF10  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[5]     ; AD11  ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[6]     ; AD12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_DP       ; AC17  ; 7        ; 60           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[0]     ; AG13  ; 8        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[1]     ; AE16  ; 7        ; 51           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[2]     ; AF16  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[3]     ; AG16  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[4]     ; AE17  ; 7        ; 58           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[5]     ; AF17  ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[6]     ; AD17  ; 7        ; 60           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_DP       ; AC19  ; 7        ; 74           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[0]     ; AE7   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[1]     ; AF7   ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[2]     ; AH5   ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[3]     ; AG4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[4]     ; AB18  ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[5]     ; AB19  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[6]     ; AE19  ; 7        ; 76           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_DP       ; M4    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[0]     ; P6    ; 2        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[1]     ; P4    ; 2        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[2]     ; N10   ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[3]     ; N7    ; 2        ; 0            ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[4]     ; M8    ; 2        ; 0            ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[5]     ; M7    ; 2        ; 0            ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[6]     ; M6    ; 2        ; 0            ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_DP       ; L6    ; 2        ; 0            ; 41           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[0]     ; P1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[1]     ; P2    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[2]     ; P3    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[3]     ; N2    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[4]     ; N3    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[5]     ; M1    ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[6]     ; M2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_DP       ; K6    ; 2        ; 0            ; 42           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[0]     ; M3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[1]     ; L1    ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[2]     ; L2    ; 2        ; 0            ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[3]     ; L3    ; 2        ; 0            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[4]     ; K1    ; 2        ; 0            ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[5]     ; K4    ; 2        ; 0            ; 38           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[6]     ; K5    ; 2        ; 0            ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_DP       ; K2    ; 2        ; 0            ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[0]     ; H6    ; 2        ; 0            ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[1]     ; H4    ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[2]     ; H7    ; 2        ; 0            ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[3]     ; H8    ; 2        ; 0            ; 49           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[4]     ; G4    ; 2        ; 0            ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[5]     ; F4    ; 2        ; 0            ; 48           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[6]     ; E4    ; 2        ; 0            ; 46           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_DP       ; G2    ; 2        ; 0            ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[0]     ; K3    ; 2        ; 0            ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[1]     ; J1    ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[2]     ; J2    ; 2        ; 0            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[3]     ; H1    ; 2        ; 0            ; 39           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[4]     ; H2    ; 2        ; 0            ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[5]     ; H3    ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[6]     ; G1    ; 2        ; 0            ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oI2C_SCLK      ; J18   ; 4        ; 65           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oIRDA_TXD      ; W21   ; 6        ; 95           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_BLON      ; G3    ; 2        ; 0            ; 47           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_EN        ; E2    ; 2        ; 0            ; 40           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_ON        ; F1    ; 2        ; 0            ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_RS        ; F2    ; 2        ; 0            ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_RW        ; F3    ; 2        ; 0            ; 48           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[0]       ; W27   ; 6        ; 95           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[1]       ; W25   ; 6        ; 95           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[2]       ; W23   ; 6        ; 95           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[3]       ; Y27   ; 6        ; 95           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[4]       ; Y24   ; 6        ; 95           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[5]       ; Y23   ; 6        ; 95           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[6]       ; AA27  ; 6        ; 95           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[7]       ; AA24  ; 6        ; 95           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[8]       ; AC14  ; 8        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[0]       ; AJ6   ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[10]      ; AC13  ; 8        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[11]      ; AB13  ; 8        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[12]      ; AC12  ; 8        ; 20           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[13]      ; AB12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[14]      ; AC11  ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[15]      ; AD9   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[16]      ; AD8   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[17]      ; AJ7   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[1]       ; AK5   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[2]       ; AJ5   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[3]       ; AJ4   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[4]       ; AK3   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[5]       ; AH4   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[6]       ; AJ3   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[7]       ; AJ2   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[8]       ; AH3   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[9]       ; AD14  ; 8        ; 38           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_A[0]      ; E9    ; 3        ; 15           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_A[1]      ; D8    ; 3        ; 15           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_CS_N      ; E10   ; 3        ; 15           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_DACK0_N   ; D12   ; 3        ; 31           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_DACK1_N   ; E12   ; 3        ; 26           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_OE_N      ; D10   ; 3        ; 22           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_RESET_N   ; H14   ; 3        ; 38           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_WE_N      ; E11   ; 3        ; 24           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSD_CLK        ; T26   ; 6        ; 95           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_ADSC_N   ; AG17  ; 7        ; 56           ; 0            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_ADSP_N   ; AC18  ; 7        ; 67           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_ADV_N    ; AD16  ; 7        ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[0]     ; AG8   ; 8        ; 9            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[10]    ; AF14  ; 8        ; 42           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[11]    ; AG14  ; 8        ; 40           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[12]    ; AE15  ; 8        ; 42           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[13]    ; AF15  ; 8        ; 42           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[14]    ; AC16  ; 7        ; 53           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[15]    ; AF20  ; 7        ; 69           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[16]    ; AG20  ; 7        ; 69           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[17]    ; AE11  ; 8        ; 20           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[18]    ; AF11  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[19]    ; AG10  ; 8        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[1]     ; AF8   ; 8        ; 11           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[20]    ; AG9   ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[2]     ; AH7   ; 8        ; 11           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[3]     ; AG7   ; 8        ; 11           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[4]     ; AG6   ; 8        ; 7            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[5]     ; AG5   ; 8        ; 1            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[6]     ; AE12  ; 8        ; 24           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[7]     ; AG12  ; 8        ; 35           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[8]     ; AD13  ; 8        ; 33           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[9]     ; AE13  ; 8        ; 33           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_BE_N[0]  ; AC21  ; 7        ; 89           ; 0            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_BE_N[1]  ; AC20  ; 7        ; 80           ; 0            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_BE_N[2]  ; AD20  ; 7        ; 80           ; 0            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_BE_N[3]  ; AH20  ; 7        ; 74           ; 0            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_CE1_N    ; AH19  ; 7        ; 65           ; 0            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_CE2      ; AG19  ; 7        ; 65           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_CE3_N    ; AD22  ; 7        ; 85           ; 0            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_CLK      ; AD7   ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_GW_N     ; AG18  ; 7        ; 67           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_OE_N     ; AD18  ; 7        ; 67           ; 0            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_WE_N     ; AF18  ; 7        ; 67           ; 0            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oTD1_RESET_N   ; D14   ; 3        ; 40           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oTD2_RESET_N   ; B10   ; 3        ; 26           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oUART_CTS      ; G22   ; 4        ; 93           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oUART_TXD      ; E21   ; 4        ; 71           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_BLANK_N   ; C15   ; 3        ; 44           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[0]      ; B16   ; 4        ; 49           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[1]      ; C16   ; 4        ; 49           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[2]      ; A17   ; 4        ; 56           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[3]      ; B17   ; 4        ; 56           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[4]      ; C18   ; 4        ; 58           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[5]      ; B18   ; 4        ; 58           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[6]      ; B19   ; 4        ; 58           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[7]      ; A19   ; 4        ; 58           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[8]      ; C19   ; 4        ; 65           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[9]      ; D19   ; 4        ; 65           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_CLOCK     ; D24   ; 4        ; 82           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[0]      ; A10   ; 3        ; 26           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[1]      ; B11   ; 3        ; 29           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[2]      ; A11   ; 3        ; 29           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[3]      ; C12   ; 3        ; 31           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[4]      ; B12   ; 3        ; 35           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[5]      ; A12   ; 3        ; 35           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[6]      ; C13   ; 3        ; 40           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[7]      ; B13   ; 3        ; 38           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[8]      ; B14   ; 3        ; 42           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[9]      ; A14   ; 3        ; 42           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_HS        ; J19   ; 4        ; 74           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[0]      ; D23   ; 4        ; 78           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[1]      ; E23   ; 4        ; 85           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[2]      ; E22   ; 4        ; 82           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[3]      ; D22   ; 4        ; 76           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[4]      ; H21   ; 4        ; 87           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[5]      ; G21   ; 4        ; 87           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[6]      ; H20   ; 4        ; 80           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[7]      ; F20   ; 4        ; 69           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[8]      ; E20   ; 4        ; 69           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[9]      ; G20   ; 4        ; 80           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_SYNC_N    ; B15   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_VS        ; H19   ; 4        ; 74           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                             ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AUD_ADCLRCK    ; F19   ; 4        ; 67           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_BCLK       ; E17   ; 4        ; 56           ; 51           ; 2           ; 244                   ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_DACLRCK    ; G18   ; 4        ; 60           ; 51           ; 1           ; 42                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[0]     ; AC1   ; 1        ; 0            ; 12           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[10]    ; AF2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[11]    ; AF3   ; 1        ; 0            ; 3            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[12]    ; AG2   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[13]    ; AG3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[14]    ; AH1   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[15]    ; AH2   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[16]    ; U1    ; 1        ; 0            ; 23           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[17]    ; U2    ; 1        ; 0            ; 23           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[18]    ; U3    ; 1        ; 0            ; 20           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[19]    ; V2    ; 1        ; 0            ; 19           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[1]     ; AC2   ; 1        ; 0            ; 12           ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[20]    ; V3    ; 1        ; 0            ; 19           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[21]    ; W1    ; 1        ; 0            ; 19           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[22]    ; W2    ; 1        ; 0            ; 19           ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[23]    ; W3    ; 1        ; 0            ; 18           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[24]    ; Y1    ; 1        ; 0            ; 17           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[25]    ; Y2    ; 1        ; 0            ; 17           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[26]    ; Y3    ; 1        ; 0            ; 17           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[27]    ; AA1   ; 1        ; 0            ; 15           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[28]    ; AA2   ; 1        ; 0            ; 15           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[29]    ; AA3   ; 1        ; 0            ; 14           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[2]     ; AC3   ; 1        ; 0            ; 11           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[30]    ; AB1   ; 1        ; 0            ; 14           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[31]    ; AB2   ; 1        ; 0            ; 14           ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[3]     ; AD1   ; 1        ; 0            ; 11           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[4]     ; AD2   ; 1        ; 0            ; 11           ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[5]     ; AD3   ; 1        ; 0            ; 10           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[6]     ; AE1   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[7]     ; AE2   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[8]     ; AE3   ; 1        ; 0            ; 4            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[9]     ; AF1   ; 1        ; 0            ; 6            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[0]      ; A23   ; 4        ; 76           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[10]     ; B25   ; 4        ; 82           ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[11]     ; A25   ; 4        ; 80           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[12]     ; C24   ; 4        ; 78           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[13]     ; B24   ; 4        ; 80           ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[14]     ; A24   ; 4        ; 78           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[15]     ; B23   ; 4        ; 78           ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[1]      ; C22   ; 4        ; 76           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[2]      ; B22   ; 4        ; 71           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[3]      ; A22   ; 4        ; 71           ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[4]      ; B21   ; 4        ; 69           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[5]      ; A21   ; 4        ; 67           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[6]      ; B20   ; 4        ; 62           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[7]      ; A20   ; 4        ; 62           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[8]      ; B26   ; 4        ; 85           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[9]      ; A26   ; 4        ; 85           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ15_AM1 ; AE24  ; 7        ; 93           ; 0            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[0]    ; AF29  ; 6        ; 95           ; 9            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[10]   ; AD29  ; 6        ; 95           ; 12           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[11]   ; AC28  ; 6        ; 95           ; 11           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[12]   ; AC30  ; 6        ; 95           ; 15           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[13]   ; AB30  ; 6        ; 95           ; 17           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[14]   ; AA30  ; 6        ; 95           ; 18           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[1]    ; AE28  ; 6        ; 95           ; 7            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[2]    ; AE30  ; 6        ; 95           ; 12           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[3]    ; AD30  ; 6        ; 95           ; 12           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[4]    ; AC29  ; 6        ; 95           ; 15           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[5]    ; AB29  ; 6        ; 95           ; 17           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[6]    ; AA29  ; 6        ; 95           ; 18           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[7]    ; Y28   ; 6        ; 95           ; 18           ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[8]    ; AF30  ; 6        ; 95           ; 9            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[9]    ; AE29  ; 6        ; 95           ; 12           ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[0]      ; C30   ; 5        ; 95           ; 45           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[10]     ; F29   ; 5        ; 95           ; 43           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[11]     ; G29   ; 5        ; 95           ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[12]     ; F30   ; 5        ; 95           ; 43           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[13]     ; G30   ; 5        ; 95           ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[14]     ; H29   ; 5        ; 95           ; 40           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[15]     ; H30   ; 5        ; 95           ; 41           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[16]     ; J29   ; 5        ; 95           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[17]     ; H25   ; 5        ; 95           ; 49           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[18]     ; J30   ; 5        ; 95           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[19]     ; H24   ; 5        ; 95           ; 49           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[1]      ; C29   ; 5        ; 95           ; 45           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[20]     ; J25   ; 5        ; 95           ; 47           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[21]     ; K24   ; 5        ; 95           ; 42           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[22]     ; J24   ; 5        ; 95           ; 47           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[23]     ; K25   ; 5        ; 95           ; 43           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[24]     ; L22   ; 5        ; 95           ; 40           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[25]     ; M21   ; 5        ; 95           ; 37           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[26]     ; L21   ; 5        ; 95           ; 40           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[27]     ; M22   ; 5        ; 95           ; 37           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[28]     ; N22   ; 5        ; 95           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[29]     ; N25   ; 5        ; 95           ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[2]      ; E28   ; 5        ; 95           ; 47           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[30]     ; N21   ; 5        ; 95           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[31]     ; N24   ; 5        ; 95           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[3]      ; D29   ; 5        ; 95           ; 46           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[4]      ; E27   ; 5        ; 95           ; 47           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[5]      ; D28   ; 5        ; 95           ; 46           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[6]      ; E29   ; 5        ; 95           ; 45           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[7]      ; G25   ; 5        ; 95           ; 48           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[8]      ; E30   ; 5        ; 95           ; 45           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[9]      ; G26   ; 5        ; 95           ; 48           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[0]      ; G27   ; 5        ; 95           ; 44           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[10]     ; K29   ; 5        ; 95           ; 35           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[11]     ; M25   ; 5        ; 95           ; 39           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[12]     ; K30   ; 5        ; 95           ; 35           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[13]     ; M24   ; 5        ; 95           ; 39           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[14]     ; L29   ; 5        ; 95           ; 34           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[15]     ; L30   ; 5        ; 95           ; 34           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[16]     ; P26   ; 5        ; 95           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[17]     ; P28   ; 5        ; 95           ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[18]     ; P25   ; 5        ; 95           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[19]     ; P27   ; 5        ; 95           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[1]      ; G28   ; 5        ; 95           ; 44           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[20]     ; M29   ; 5        ; 95           ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[21]     ; R26   ; 5        ; 95           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[22]     ; M30   ; 5        ; 95           ; 32           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[23]     ; R27   ; 5        ; 95           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[24]     ; P24   ; 5        ; 95           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[25]     ; N28   ; 5        ; 95           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[26]     ; P23   ; 5        ; 95           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[27]     ; N29   ; 5        ; 95           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[28]     ; R23   ; 5        ; 95           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[29]     ; P29   ; 5        ; 95           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[2]      ; H27   ; 5        ; 95           ; 44           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[30]     ; R22   ; 5        ; 95           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[31]     ; P30   ; 5        ; 95           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[3]      ; L24   ; 5        ; 95           ; 41           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[4]      ; H28   ; 5        ; 95           ; 44           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[5]      ; L25   ; 5        ; 95           ; 41           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[6]      ; K27   ; 5        ; 95           ; 38           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[7]      ; L28   ; 5        ; 95           ; 35           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[8]      ; K28   ; 5        ; 95           ; 38           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[9]      ; L27   ; 5        ; 95           ; 35           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; I2C_SDAT       ; H18   ; 4        ; 65           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[0]       ; E1    ; 2        ; 0            ; 40           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[1]       ; E3    ; 2        ; 0            ; 46           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[2]       ; D2    ; 2        ; 0            ; 45           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[3]       ; D3    ; 2        ; 0            ; 45           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[4]       ; C1    ; 2        ; 0            ; 45           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[5]       ; C2    ; 2        ; 0            ; 45           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[6]       ; C3    ; 2        ; 0            ; 46           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[7]       ; B2    ; 2        ; 0            ; 46           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[0]       ; H10   ; 3        ; 7            ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[10]      ; D6    ; 3        ; 11           ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[11]      ; E7    ; 3        ; 1            ; 51           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[12]      ; D7    ; 3        ; 11           ; 51           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[13]      ; E8    ; 3        ; 3            ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[14]      ; D9    ; 3        ; 18           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[15]      ; G10   ; 3        ; 7            ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[1]       ; G9    ; 3        ; 5            ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[2]       ; G11   ; 3        ; 15           ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[3]       ; F11   ; 3        ; 24           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[4]       ; J12   ; 3        ; 20           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[5]       ; H12   ; 3        ; 22           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[6]       ; H13   ; 3        ; 29           ; 51           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[7]       ; G13   ; 3        ; 31           ; 51           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[8]       ; D4    ; 3        ; 1            ; 51           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[9]       ; D5    ; 3        ; 1            ; 51           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_FSPEED     ; F7    ; 3        ; 1            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_LSPEED     ; F8    ; 3        ; 3            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PS2_KBCLK      ; F24   ; 4        ; 93           ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PS2_KBDAT      ; E24   ; 4        ; 93           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PS2_MSCLK      ; D26   ; 4        ; 91           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PS2_MSDAT      ; D25   ; 4        ; 82           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_CMD         ; W28   ; 6        ; 95           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_DAT         ; W29   ; 6        ; 95           ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_DAT3        ; Y30   ; 6        ; 95           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DPA[0]    ; AK9   ; 8        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DPA[1]    ; AJ23  ; 7        ; 76           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DPA[2]    ; AK20  ; 7        ; 65           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DPA[3]    ; AJ9   ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[0]     ; AH10  ; 8        ; 26           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[10]    ; AH17  ; 7        ; 56           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[11]    ; AJ18  ; 7        ; 60           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[12]    ; AH18  ; 7        ; 60           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[13]    ; AK19  ; 7        ; 62           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[14]    ; AJ19  ; 7        ; 62           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[15]    ; AK23  ; 7        ; 76           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[16]    ; AJ20  ; 7        ; 65           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[17]    ; AK21  ; 7        ; 69           ; 0            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[18]    ; AJ21  ; 7        ; 69           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[19]    ; AK22  ; 7        ; 71           ; 0            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[1]     ; AJ10  ; 8        ; 29           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[20]    ; AJ22  ; 7        ; 71           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[21]    ; AH15  ; 8        ; 47           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[22]    ; AJ15  ; 8        ; 47           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[23]    ; AJ16  ; 7        ; 51           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[24]    ; AK14  ; 8        ; 44           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[25]    ; AJ14  ; 8        ; 47           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[26]    ; AJ13  ; 8        ; 44           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[27]    ; AH13  ; 8        ; 44           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[28]    ; AK12  ; 8        ; 38           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[29]    ; AK7   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[2]     ; AK10  ; 8        ; 29           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[30]    ; AJ8   ; 8        ; 22           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[31]    ; AK8   ; 8        ; 22           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[3]     ; AJ11  ; 8        ; 31           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[4]     ; AK11  ; 8        ; 31           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[5]     ; AH12  ; 8        ; 35           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[6]     ; AJ12  ; 8        ; 38           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[7]     ; AH16  ; 7        ; 51           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[8]     ; AK17  ; 7        ; 58           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[9]     ; AJ17  ; 7        ; 58           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 76 / 85 ( 89 % ) ; 3.3V          ; --           ;
; 2        ; 67 / 79 ( 85 % ) ; 3.3V          ; --           ;
; 3        ; 66 / 72 ( 92 % ) ; 3.3V          ; --           ;
; 4        ; 64 / 74 ( 86 % ) ; 3.3V          ; --           ;
; 5        ; 68 / 85 ( 80 % ) ; 3.3V          ; --           ;
; 6        ; 54 / 81 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 72 / 74 ( 97 % ) ; 3.3V          ; --           ;
; 8        ; 71 / 72 ( 99 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; iTD1_D[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; iTD1_D[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 615        ; 3        ; iTD1_D[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 612        ; 3        ; iTD2_D[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 606        ; 3        ; iTD2_D[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 594        ; 3        ; iTD2_D[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 592        ; 3        ; oVGA_G[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 586        ; 3        ; oVGA_G[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 578        ; 3        ; oVGA_G[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; oVGA_G[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; oVGA_B[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; oVGA_B[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 540        ; 4        ; ENET_D[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 532        ; 4        ; ENET_D[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 528        ; 4        ; ENET_D[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 518        ; 4        ; ENET_D[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ; 514        ; 4        ; ENET_D[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A25      ; 510        ; 4        ; ENET_D[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 503        ; 4        ; ENET_D[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; oENET_IOR_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; DRAM_DQ[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 121        ; 1        ; DRAM_DQ[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 122        ; 1        ; DRAM_DQ[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 123        ; 1        ; oDRAM0_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 140        ; 1        ; oDRAM0_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 141        ; 1        ; oDRAM0_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; oDRAM0_CKE                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA9      ; 166        ; 1        ; oDRAM0_BA[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA10     ; 167        ; 1        ; oDRAM0_BA[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; iSW[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 339        ; 6        ; oLEDG[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; oLEDG[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA28     ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA29     ; 376        ; 6        ; FLASH_DQ[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA30     ; 377        ; 6        ; FLASH_DQ[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 124        ; 1        ; DRAM_DQ[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 125        ; 1        ; DRAM_DQ[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; oDRAM0_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 150        ; 1        ; oDRAM0_UDQM1                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 168        ; 1        ; oDRAM0_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; oLEDR[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 224        ; 8        ; oLEDR[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; oHEX2_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 280        ; 7        ; oHEX2_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; iSW[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 342        ; 6        ; iSW[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; FLASH_DQ[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB30     ; 372        ; 6        ; FLASH_DQ[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 132        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 133        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 134        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 135        ; 1        ; oDRAM0_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 153        ; 1        ; oDRAM0_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ; 152        ; 1        ; oDRAM0_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC7      ; 169        ; 1        ; oDRAM0_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; oLEDR[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 201        ; 8        ; oLEDR[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 223        ; 8        ; oLEDR[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 231        ; 8        ; oLEDG[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; oSRAM_A[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 259        ; 7        ; oHEX1_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 272        ; 7        ; oSRAM_ADSP_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 282        ; 7        ; oHEX2_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 293        ; 7        ; oSRAM_BE_N[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 307        ; 7        ; oSRAM_BE_N[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; iSW[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ; 322        ; 6        ; iSW[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; iSW[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 350        ; 6        ; iSW[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 351        ; 6        ; FLASH_DQ[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC29     ; 365        ; 6        ; FLASH_DQ[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC30     ; 366        ; 6        ; FLASH_DQ[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 136        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 137        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 138        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 139        ; 1        ; oDRAM0_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD6      ; 170        ; 1        ; oDRAM0_CLK                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD7      ; 171        ; 1        ; oSRAM_CLK                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD8      ; 180        ; 8        ; oLEDR[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ; 195        ; 8        ; oLEDR[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 197        ; 8        ; oHEX0_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 202        ; 8        ; oHEX0_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 210        ; 8        ; oHEX0_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 222        ; 8        ; oSRAM_A[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ; 229        ; 8        ; oLEDR[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 244        ; 7        ; iCLK_50                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 249        ; 7        ; oSRAM_ADV_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 258        ; 7        ; oHEX1_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 271        ; 7        ; oSRAM_OE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 281        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; oSRAM_BE_N[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD21     ; 306        ; 7        ; oFLASH_A[18]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 301        ; 7        ; oSRAM_CE3_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; iSW[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 320        ; 6        ; iSW[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD29     ; 354        ; 6        ; FLASH_DQ[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD30     ; 355        ; 6        ; FLASH_DQ[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ; 147        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 148        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 162        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 163        ; 1        ; oDRAM0_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; oHEX2_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 172        ; 8        ; oHEX0_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; oSRAM_A[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 209        ; 8        ; oSRAM_A[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 221        ; 8        ; oSRAM_A[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; oSRAM_A[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 248        ; 7        ; oHEX1_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 255        ; 7        ; oHEX1_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; oHEX2_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 290        ; 7        ; oFLASH_A[21]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; oFLASH_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 317        ; 7        ; FLASH_DQ15_AM1                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; iSW[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 337        ; 6        ; FLASH_DQ[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE29     ; 352        ; 6        ; FLASH_DQ[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE30     ; 353        ; 6        ; FLASH_DQ[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF1      ; 154        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF2      ; 155        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 164        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF4      ; 165        ; 1        ; oDRAM0_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; oHEX2_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 189        ; 8        ; oSRAM_A[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 192        ; 8        ; oHEX0_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 200        ; 8        ; oHEX0_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 203        ; 8        ; oSRAM_A[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 217        ; 8        ; oHEX0_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; oSRAM_A[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 234        ; 8        ; oSRAM_A[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 252        ; 7        ; oHEX1_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 264        ; 7        ; oHEX1_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 269        ; 7        ; oSRAM_WE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; oSRAM_A[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 289        ; 7        ; oFLASH_A[17]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 298        ; 7        ; oFLASH_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 310        ; 7        ; oFLASH_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 311        ; 7        ; oFLASH_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GPIO_CLKOUT_N1                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GPIO_CLKOUT_P1                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF29     ; 343        ; 6        ; FLASH_DQ[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF30     ; 344        ; 6        ; FLASH_DQ[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG3      ; 157        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG4      ; 174        ; 8        ; oHEX2_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ; 175        ; 8        ; oSRAM_A[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG6      ; 182        ; 8        ; oSRAM_A[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 191        ; 8        ; oSRAM_A[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 188        ; 8        ; oSRAM_A[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ; 208        ; 8        ; oSRAM_A[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG10     ; 212        ; 8        ; oSRAM_A[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; oSRAM_A[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ; 230        ; 8        ; oHEX1_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG14     ; 232        ; 8        ; oSRAM_A[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GPIO_CLKIN_P1                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ; 251        ; 7        ; oHEX1_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; oSRAM_ADSC_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 270        ; 7        ; oSRAM_GW_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 268        ; 7        ; oSRAM_CE2                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ; 275        ; 7        ; oSRAM_A[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; oFLASH_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 297        ; 7        ; oFLASH_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ; 303        ; 7        ; oFLASH_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG25     ; 304        ; 7        ; oFLASH_A[16]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 315        ; 7        ; oFLASH_A[25]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ; 314        ; 7        ; oFLASH_A[24]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG28     ; 331        ; 6        ; oFLASH_CE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG29     ; 330        ; 6        ; oFLASH_OE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH2      ; 159        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH3      ; 177        ; 8        ; oLEDR[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 185        ; 8        ; oLEDR[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ; 181        ; 8        ; oHEX2_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; oSRAM_A[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; oHEX0_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH10     ; 211        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ; 237        ; 8        ; SRAM_DQ[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GPIO_CLKIN_N1                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH15     ; 241        ; 8        ; SRAM_DQ[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ; 247        ; 7        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH17     ; 253        ; 7        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 261        ; 7        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 267        ; 7        ; oSRAM_CE1_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ; 283        ; 7        ; oSRAM_BE_N[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; oFLASH_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; oFLASH_A[15]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; oFLASH_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ; 313        ; 7        ; oFLASH_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH28     ; 333        ; 6        ; oFLASH_RST_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH29     ; 332        ; 6        ; oFLASH_WP_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH30     ; 334        ; 6        ; iFLASH_RY_N                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; oLEDR[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; oLEDR[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; oLEDR[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; oLEDR[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; oLEDR[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; oLEDR[17]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; SRAM_DQ[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; SRAM_DPA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; SRAM_DQ[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; SRAM_DQ[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; SRAM_DQ[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; SRAM_DQ[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; SRAM_DQ[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; SRAM_DQ[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; SRAM_DQ[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; SRAM_DPA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; oFLASH_A[22]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; oFLASH_A[13]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; oFLASH_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; oFLASH_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; oFLASH_A[20]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; oFLASH_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; oLEDR[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; oLEDR[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK6      ; 193        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; SRAM_DQ[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK8      ; 205        ; 8        ; SRAM_DQ[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK9      ; 213        ; 8        ; SRAM_DPA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK10     ; 215        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK11     ; 219        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK12     ; 227        ; 8        ; SRAM_DQ[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; SRAM_DQ[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK20     ; 265        ; 7        ; SRAM_DPA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK21     ; 273        ; 7        ; SRAM_DQ[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK22     ; 277        ; 7        ; SRAM_DQ[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK23     ; 285        ; 7        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK24     ; 287        ; 7        ; oFLASH_A[23]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK25     ; 295        ; 7        ; oFLASH_A[14]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK26     ; 299        ; 7        ; oFLASH_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; oFLASH_A[19]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; LCD_D[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 626        ; 3        ; iTD1_D[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 621        ; 3        ; iTD1_D[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 618        ; 3        ; iTD1_D[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 614        ; 3        ; iTD1_D[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 611        ; 3        ; iTD2_D[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 605        ; 3        ; iTD2_D[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 593        ; 3        ; iTD2_D[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 591        ; 3        ; oTD2_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 585        ; 3        ; oVGA_G[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 577        ; 3        ; oVGA_G[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 573        ; 3        ; oVGA_G[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 568        ; 3        ; oVGA_G[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 565        ; 3        ; oVGA_SYNC_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 559        ; 4        ; oVGA_B[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 548        ; 4        ; oVGA_B[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 547        ; 4        ; oVGA_B[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 544        ; 4        ; oVGA_B[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 539        ; 4        ; ENET_D[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 531        ; 4        ; ENET_D[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 527        ; 4        ; ENET_D[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 517        ; 4        ; ENET_D[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 513        ; 4        ; ENET_D[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B25      ; 509        ; 4        ; ENET_D[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 502        ; 4        ; ENET_D[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B27      ; 499        ; 4        ; oENET_CMD                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B28      ; 496        ; 4        ; oENET_IOW_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B29      ; 493        ; 4        ; oENET_RESET_N                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; LCD_D[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 17         ; 2        ; LCD_D[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 15         ; 2        ; LCD_D[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 620        ; 3        ; iTD1_D[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; iTD2_D[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 600        ; 3        ; iTD2_D[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; oVGA_G[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 572        ; 3        ; oVGA_G[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 575        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 564        ; 3        ; oVGA_BLANK_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 558        ; 4        ; oVGA_B[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 554        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 546        ; 4        ; oVGA_B[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 538        ; 4        ; oVGA_B[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 520        ; 4        ; ENET_D[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; ENET_D[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C27      ; 498        ; 4        ; iENET_INT                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C28      ; 492        ; 4        ; oENET_CS_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C29      ; 473        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C30      ; 472        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; LCD_D[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 19         ; 2        ; LCD_D[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 633        ; 3        ; OTG_D[8]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 632        ; 3        ; OTG_D[9]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 617        ; 3        ; OTG_D[10]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 616        ; 3        ; OTG_D[12]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 608        ; 3        ; oOTG_A[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 604        ; 3        ; OTG_D[14]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 599        ; 3        ; oOTG_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; oOTG_DACK0_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 588        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 571        ; 3        ; oTD1_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 567        ; 3        ; iTD2_VS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 561        ; 4        ; iCLK_50_2                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 553        ; 4        ; oAUD_XCK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 541        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 537        ; 4        ; oVGA_B[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; iUART_RXD                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 519        ; 4        ; oVGA_R[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 515        ; 4        ; oVGA_R[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 508        ; 4        ; oVGA_CLOCK                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 507        ; 4        ; PS2_MSDAT                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 494        ; 4        ; PS2_MSCLK                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D27      ; 495        ; 4        ; oENET_CLK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D28      ; 475        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D29      ; 474        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; LCD_D[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 38         ; 2        ; oLCD_EN                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 12         ; 2        ; LCD_D[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 13         ; 2        ; oHEX6_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; OTG_D[11]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 628        ; 3        ; OTG_D[13]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 609        ; 3        ; oOTG_A[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 607        ; 3        ; oOTG_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 596        ; 3        ; oOTG_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 589        ; 3        ; oOTG_DACK1_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 579        ; 3        ; iTD1_HS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 570        ; 3        ; iTD1_VS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 566        ; 3        ; iTD2_HS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 560        ; 4        ; iCLK_28                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 550        ; 4        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; iAUD_ADCDAT                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ; 530        ; 4        ; oVGA_R[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E21      ; 525        ; 4        ; oUART_TXD                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 506        ; 4        ; oVGA_R[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ; 505        ; 4        ; oVGA_R[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E24      ; 490        ; 4        ; PS2_KBDAT                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 477        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E29      ; 470        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E30      ; 471        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 39         ; 2        ; oLCD_ON                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 40         ; 2        ; oLCD_RS                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 2        ; oLCD_RW                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 7          ; 2        ; oHEX6_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; OTG_FSPEED                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 629        ; 3        ; OTG_LSPEED                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; OTG_D[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 590        ; 3        ; iOTG_DREQ1                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 580        ; 3        ; iOTG_INT0                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; oAUD_DACDAT                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 533        ; 4        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 529        ; 4        ; oVGA_R[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; iUART_RTS                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F24      ; 491        ; 4        ; PS2_KBCLK                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F29      ; 463        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F30      ; 464        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 41         ; 2        ; oHEX7_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 42         ; 2        ; oHEX7_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 10         ; 2        ; oLCD_BLON                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 11         ; 2        ; oHEX6_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 4          ; 2        ; oDRAM1_CLK                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; OTG_D[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 623        ; 3        ; OTG_D[15]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 610        ; 3        ; OTG_D[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 597        ; 3        ; iOTG_DREQ0                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 582        ; 3        ; OTG_D[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 576        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 562        ; 3        ; iTD1_CLK27                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 555        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 551        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 542        ; 4        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 521        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 511        ; 4        ; oVGA_R[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 500        ; 4        ; oVGA_R[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 489        ; 4        ; oUART_CTS                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GPIO_CLKOUT_P0                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 482        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 483        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G27      ; 468        ; 5        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 469        ; 5        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G29      ; 458        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G30      ; 459        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 43         ; 2        ; oHEX7_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 44         ; 2        ; oHEX7_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 20         ; 2        ; oHEX7_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 21         ; 2        ; oHEX6_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 9          ; 2        ; oHEX6_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 2          ; 2        ; oHEX6_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 3          ; 2        ; oHEX6_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; OTG_D[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 602        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 598        ; 3        ; OTG_D[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 587        ; 3        ; OTG_D[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 574        ; 3        ; oOTG_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 563        ; 3        ; iTD2_CLK27                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 557        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 552        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ; 535        ; 4        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H19      ; 524        ; 4        ; oVGA_VS                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ; 512        ; 4        ; oVGA_R[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H21      ; 501        ; 4        ; oVGA_R[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GPIO_CLKOUT_N0                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 485        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 484        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 465        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H28      ; 467        ; 5        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H29      ; 453        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H30      ; 454        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 51         ; 2        ; oHEX7_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 52         ; 2        ; oHEX7_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; OTG_D[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 581        ; 3        ; iOTG_INT1                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; oI2C_SCLK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J19      ; 523        ; 4        ; oVGA_HS                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 479        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J30      ; 440        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 56         ; 2        ; oHEX5_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 57         ; 2        ; oHEX6_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 45         ; 2        ; oHEX7_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 46         ; 2        ; oHEX5_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 32         ; 2        ; oHEX5_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 31         ; 2        ; oHEX5_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 462        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 452        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 445        ; 5        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 446        ; 5        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K29      ; 433        ; 5        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K30      ; 434        ; 5        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 60         ; 2        ; oHEX5_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 61         ; 2        ; oHEX5_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 54         ; 2        ; oHEX5_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 55         ; 2        ; iSW[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 34         ; 2        ; iSW[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 33         ; 2        ; oHEX4_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 28         ; 2        ; iSW[16]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 27         ; 2        ; iSW[17]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; oDRAM1_CKE                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 450        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 457        ; 5        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 435        ; 5        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L29      ; 431        ; 5        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L30      ; 432        ; 5        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 64         ; 2        ; oHEX4_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 65         ; 2        ; oHEX4_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 66         ; 2        ; oHEX5_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 67         ; 2        ; oHEX3_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 49         ; 2        ; oHEX3_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 50         ; 2        ; oHEX3_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 36         ; 2        ; oHEX3_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 35         ; 2        ; oDRAM1_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ; 48         ; 2        ; oDRAM1_LDQM0                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 442        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 443        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 448        ; 5        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 447        ; 5        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 437        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 438        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 430        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M29      ; 425        ; 5        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M30      ; 426        ; 5        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; oHEX4_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 69         ; 2        ; oHEX4_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; oHEX3_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 58         ; 2        ; oDRAM1_CAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ; 63         ; 2        ; oDRAM1_RAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ; 47         ; 2        ; oHEX3_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 428        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N23      ; 444        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 424        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 423        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N29      ; 422        ; 5        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; oHEX4_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 76         ; 2        ; oHEX4_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 73         ; 2        ; oHEX4_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 74         ; 2        ; oHEX3_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 78         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 72         ; 2        ; oHEX3_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 70         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ; 62         ; 2        ; oDRAM1_CS_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 419        ; 5        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 418        ; 5        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 417        ; 5        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P27      ; 416        ; 5        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P28      ; 415        ; 5        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P29      ; 413        ; 5        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P30      ; 414        ; 5        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; iCLK_50_4                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 80         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R23      ; 410        ; 5        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R24      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 408        ; 5        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R27      ; 409        ; 5        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 403        ; 5        ; iCLK_50_3                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R29      ; 404        ; 5        ; iEXT_CLOCK                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; oDRAM1_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 92         ; 1        ; oDRAM1_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 89         ; 1        ; oDRAM1_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 90         ; 1        ; oDRAM1_BA[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 97         ; 1        ; oDRAM1_BA[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 96         ; 1        ; iSW[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GPIO_CLKIN_P0                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 401        ; 6        ; GPIO_CLKIN_N0                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 400        ; 6        ; oSD_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T27      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; iKEY[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T29      ; 398        ; 6        ; iKEY[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; DRAM_DQ[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 94         ; 1        ; DRAM_DQ[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 102        ; 1        ; DRAM_DQ[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 103        ; 1        ; oDRAM1_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 100        ; 1        ; oDRAM1_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 101        ; 1        ; oDRAM1_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 99         ; 1        ; oDRAM1_UDQM1                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ; 98         ; 1        ; iSW[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; iKEY[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U30      ; 392        ; 6        ; iKEY[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; DRAM_DQ[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 105        ; 1        ; DRAM_DQ[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; oDRAM1_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 117        ; 1        ; oDRAM1_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ; 116        ; 1        ; oDRAM0_LDQM0                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V10      ; 115        ; 1        ; iSW[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V28      ; 385        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; DRAM_DQ[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 107        ; 1        ; DRAM_DQ[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 109        ; 1        ; DRAM_DQ[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 110        ; 1        ; oDRAM1_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 119        ; 1        ; iSW[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; oDRAM1_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 129        ; 1        ; oDRAM1_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ; 126        ; 1        ; oDRAM0_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W10      ; 127        ; 1        ; oDRAM0_CAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; oIRDA_TXD                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 363        ; 6        ; iIRDA_RXD                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ; 358        ; 6        ; oLEDG[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; oLEDG[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; oLEDG[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 379        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W29      ; 383        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W30      ; 384        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; DRAM_DQ[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 112        ; 1        ; DRAM_DQ[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 113        ; 1        ; DRAM_DQ[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 114        ; 1        ; oDRAM1_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 131        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y7       ; 145        ; 1        ; oDRAM1_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ; 146        ; 1        ; oDRAM0_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y9       ; 142        ; 1        ; oDRAM0_RAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y10      ; 143        ; 1        ; oDRAM0_CS_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; oLEDG[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 345        ; 6        ; oLEDG[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; oLEDG[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 374        ; 6        ; FLASH_DQ[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y29      ; 380        ; 6        ; oFLASH_BYTE_N                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y30      ; 381        ; 6        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                 ;
+----------------------------------+--------------------------------------------------------------------------+
; Name                             ; DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|pll ;
+----------------------------------+--------------------------------------------------------------------------+
; PLL mode                         ; Normal                                                                   ;
; Compensate clock                 ; clock0                                                                   ;
; Self reset on gated loss of lock ; Off                                                                      ;
; Gate lock counter                ; --                                                                       ;
; Input frequency 0                ; 50.0 MHz                                                                 ;
; Input frequency 1                ; --                                                                       ;
; Nominal PFD frequency            ; 50.0 MHz                                                                 ;
; Nominal VCO frequency            ; 400.0 MHz                                                                ;
; VCO post scale                   ; 2                                                                        ;
; VCO multiply                     ; --                                                                       ;
; VCO divide                       ; --                                                                       ;
; Freq min lock                    ; 37.5 MHz                                                                 ;
; Freq max lock                    ; 62.5 MHz                                                                 ;
; M VCO Tap                        ; 6                                                                        ;
; M Initial                        ; 1                                                                        ;
; M value                          ; 8                                                                        ;
; N value                          ; 1                                                                        ;
; Preserve counter order           ; Off                                                                      ;
; PLL location                     ; PLL_4                                                                    ;
; Inclk0 signal                    ; iCLK_50                                                                  ;
; Inclk1 signal                    ; --                                                                       ;
; Inclk0 signal type               ; Dedicated Pin                                                            ;
; Inclk1 signal type               ; --                                                                       ;
+----------------------------------+--------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+
; Name                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+
; DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 4             ; 2/2 Even   ; 1       ; 6       ;
; DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -68 (-1875 ps) ; 50/50      ; C1      ; 4             ; 2/2 Even   ; 1       ; 0       ;
; DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk2 ; clock2       ; 4    ; 11  ; 18.18 MHz        ; 0 (0 ps)       ; 50/50      ; C2      ; 22            ; 11/11 Even ; 1       ; 6       ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                              ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_70_NET                                                                                                                   ; 6805 (2)    ; 4007 (1)                  ; 335 (335)     ; 151488      ; 44   ; 4            ; 0       ; 2         ; 540  ; 0            ; 2798 (1)     ; 911 (0)           ; 3096 (2)         ; |DE2_70_NET                                                                                                                                                                                                                                      ; work         ;
;    |DE2_70_SOPC:u1|                                                                                                           ; 6645 (1)    ; 3899 (0)                  ; 0 (0)         ; 151488      ; 44   ; 4            ; 0       ; 2         ; 0    ; 0            ; 2746 (1)     ; 893 (0)           ; 3006 (0)         ; |DE2_70_NET|DE2_70_SOPC:u1                                                                                                                                                                                                                       ; work         ;
;       |AUDIO:the_AUDIO|                                                                                                       ; 509 (0)     ; 399 (0)                   ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (0)      ; 137 (0)           ; 262 (0)          ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO                                                                                                                                                                                                       ; work         ;
;          |AUDIO_IF:the_AUDIO_IF|                                                                                              ; 509 (78)    ; 399 (69)                  ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (9)      ; 137 (34)          ; 262 (35)         ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF                                                                                                                                                                                 ; work         ;
;             |AUDIO_ADC:ADC_Instance|                                                                                          ; 207 (107)   ; 164 (74)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (33)      ; 67 (32)           ; 97 (42)          ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance                                                                                                                                                          ; work         ;
;                |audio_fifo:adc_fifo|                                                                                          ; 100 (0)     ; 90 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 35 (0)            ; 55 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo                                                                                                                                      ; work         ;
;                   |dcfifo:dcfifo_component|                                                                                   ; 100 (0)     ; 90 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 35 (0)            ; 55 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component                                                                                                              ; work         ;
;                      |dcfifo_uii1:auto_generated|                                                                             ; 100 (28)    ; 90 (23)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (5)       ; 35 (13)           ; 55 (2)           ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated                                                                                   ; work         ;
;                         |a_graycounter_6fc:wrptr_gp|                                                                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_6fc:wrptr_gp                                                        ; work         ;
;                         |a_graycounter_7fc:wrptr_g1p|                                                                         ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p                                                       ; work         ;
;                         |a_graycounter_g86:rdptr_g1p|                                                                         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_g86:rdptr_g1p                                                       ; work         ;
;                         |alt_synch_pipe_nc8:rs_dgwp|                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp                                                        ; work         ;
;                            |dffpipe_hd9:dffpipe6|                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6                                   ; work         ;
;                         |alt_synch_pipe_oc8:ws_dgrp|                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 8 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp                                                        ; work         ;
;                            |dffpipe_id9:dffpipe9|                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 8 (8)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9                                   ; work         ;
;                         |altsyncram_9ku:fifo_ram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|altsyncram_9ku:fifo_ram                                                           ; work         ;
;                            |altsyncram_lg91:altsyncram3|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|altsyncram_9ku:fifo_ram|altsyncram_lg91:altsyncram3                               ; work         ;
;                         |dffpipe_mcc:rdaclr|                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|dffpipe_mcc:rdaclr                                                                ; work         ;
;                         |mux_1u7:rdemp_eq_comp_lsb_mux|                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|mux_1u7:rdemp_eq_comp_lsb_mux                                                     ; work         ;
;                         |mux_1u7:rdemp_eq_comp_msb_mux|                                                                       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|mux_1u7:rdemp_eq_comp_msb_mux                                                     ; work         ;
;                         |mux_1u7:wrfull_eq_comp_lsb_mux|                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|mux_1u7:wrfull_eq_comp_lsb_mux                                                    ; work         ;
;                         |mux_1u7:wrfull_eq_comp_msb_mux|                                                                      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|mux_1u7:wrfull_eq_comp_msb_mux                                                    ; work         ;
;             |AUDIO_DAC:DAC_Instance|                                                                                          ; 224 (123)   ; 166 (76)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (47)      ; 36 (0)            ; 130 (76)         ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance                                                                                                                                                          ; work         ;
;                |audio_fifo:dac_fifo|                                                                                          ; 101 (0)     ; 90 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 36 (0)            ; 54 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo                                                                                                                                      ; work         ;
;                   |dcfifo:dcfifo_component|                                                                                   ; 101 (0)     ; 90 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 36 (0)            ; 54 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component                                                                                                              ; work         ;
;                      |dcfifo_uii1:auto_generated|                                                                             ; 101 (28)    ; 90 (23)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (5)       ; 36 (14)           ; 54 (2)           ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated                                                                                   ; work         ;
;                         |a_graycounter_6fc:wrptr_gp|                                                                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_6fc:wrptr_gp                                                        ; work         ;
;                         |a_graycounter_7fc:wrptr_g1p|                                                                         ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p                                                       ; work         ;
;                         |a_graycounter_g86:rdptr_g1p|                                                                         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_g86:rdptr_g1p                                                       ; work         ;
;                         |alt_synch_pipe_nc8:rs_dgwp|                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp                                                        ; work         ;
;                            |dffpipe_hd9:dffpipe6|                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6                                   ; work         ;
;                         |alt_synch_pipe_oc8:ws_dgrp|                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 9 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp                                                        ; work         ;
;                            |dffpipe_id9:dffpipe9|                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 9 (9)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9                                   ; work         ;
;                         |altsyncram_9ku:fifo_ram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|altsyncram_9ku:fifo_ram                                                           ; work         ;
;                            |altsyncram_lg91:altsyncram3|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|altsyncram_9ku:fifo_ram|altsyncram_lg91:altsyncram3                               ; work         ;
;                         |dffpipe_mcc:rdaclr|                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|dffpipe_mcc:rdaclr                                                                ; work         ;
;                         |mux_1u7:rdemp_eq_comp_lsb_mux|                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|mux_1u7:rdemp_eq_comp_lsb_mux                                                     ; work         ;
;                         |mux_1u7:rdemp_eq_comp_msb_mux|                                                                       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|mux_1u7:rdemp_eq_comp_msb_mux                                                     ; work         ;
;                         |mux_1u7:wrfull_eq_comp_lsb_mux|                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|mux_1u7:wrfull_eq_comp_lsb_mux                                                    ; work         ;
;                         |mux_1u7:wrfull_eq_comp_msb_mux|                                                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|mux_1u7:wrfull_eq_comp_msb_mux                                                    ; work         ;
;       |AUDIO_s1_arbitrator:the_AUDIO_s1|                                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|AUDIO_s1_arbitrator:the_AUDIO_s1                                                                                                                                                                                      ; work         ;
;       |DE2_70_SOPC_reset_clk_25_domain_synch_module:DE2_70_SOPC_reset_clk_25_domain_synch|                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|DE2_70_SOPC_reset_clk_25_domain_synch_module:DE2_70_SOPC_reset_clk_25_domain_synch                                                                                                                                    ; work         ;
;       |DE2_70_SOPC_reset_clk_50_domain_synch_module:DE2_70_SOPC_reset_clk_50_domain_synch|                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|DE2_70_SOPC_reset_clk_50_domain_synch_module:DE2_70_SOPC_reset_clk_50_domain_synch                                                                                                                                    ; work         ;
;       |DE2_70_SOPC_reset_pll_c0_system_domain_synch_module:DE2_70_SOPC_reset_pll_c0_system_domain_synch|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|DE2_70_SOPC_reset_pll_c0_system_domain_synch_module:DE2_70_SOPC_reset_pll_c0_system_domain_synch                                                                                                                      ; work         ;
;       |DM9000A:the_DM9000A|                                                                                                   ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|DM9000A:the_DM9000A                                                                                                                                                                                                   ; work         ;
;          |DM9000A_IF:the_DM9000A_IF|                                                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |DE2_70_NET|DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF                                                                                                                                                                         ; work         ;
;       |DM9000A_s1_arbitrator:the_DM9000A_s1|                                                                                  ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE2_70_NET|DE2_70_SOPC:u1|DM9000A_s1_arbitrator:the_DM9000A_s1                                                                                                                                                                                  ; work         ;
;       |ISP1362:the_ISP1362|                                                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|ISP1362:the_ISP1362                                                                                                                                                                                                   ; work         ;
;          |ISP1362_IF:the_ISP1362_IF|                                                                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF                                                                                                                                                                         ; work         ;
;       |ISP1362_dc_arbitrator:the_ISP1362_dc|                                                                                  ; 23 (23)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 6 (6)            ; |DE2_70_NET|DE2_70_SOPC:u1|ISP1362_dc_arbitrator:the_ISP1362_dc                                                                                                                                                                                  ; work         ;
;       |ISP1362_hc_arbitrator:the_ISP1362_hc|                                                                                  ; 17 (17)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 5 (5)            ; |DE2_70_NET|DE2_70_SOPC:u1|ISP1362_hc_arbitrator:the_ISP1362_hc                                                                                                                                                                                  ; work         ;
;       |SEG7:the_SEG7|                                                                                                         ; 95 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 32 (0)            ; 40 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|SEG7:the_SEG7                                                                                                                                                                                                         ; work         ;
;          |SEG7_IF:the_SEG7_IF|                                                                                                ; 95 (95)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 32 (32)           ; 40 (40)          ; |DE2_70_NET|DE2_70_SOPC:u1|SEG7:the_SEG7|SEG7_IF:the_SEG7_IF                                                                                                                                                                                     ; work         ;
;       |SEG7_s1_arbitrator:the_SEG7_s1|                                                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|SEG7_s1_arbitrator:the_SEG7_s1                                                                                                                                                                                        ; work         ;
;       |VGA:the_VGA|                                                                                                           ; 176 (0)     ; 124 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 64 (0)            ; 60 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|VGA:the_VGA                                                                                                                                                                                                           ; work         ;
;          |VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|                                                                                    ; 176 (176)   ; 124 (124)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 64 (64)           ; 60 (60)          ; |DE2_70_NET|DE2_70_SOPC:u1|VGA:the_VGA|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL                                                                                                                                                                           ; work         ;
;       |VGA_s1_arbitrator:the_VGA_s1|                                                                                          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|VGA_s1_arbitrator:the_VGA_s1                                                                                                                                                                                          ; work         ;
;       |clock_0:the_clock_0|                                                                                                   ; 99 (71)     ; 93 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 44 (37)           ; 50 (33)          ; |DE2_70_NET|DE2_70_SOPC:u1|clock_0:the_clock_0                                                                                                                                                                                                   ; work         ;
;          |clock_0_edge_to_pulse:read_done_edge_to_pulse|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_0:the_clock_0|clock_0_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                                     ; work         ;
;          |clock_0_edge_to_pulse:read_request_edge_to_pulse|                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_0:the_clock_0|clock_0_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                                  ; work         ;
;          |clock_0_edge_to_pulse:write_done_edge_to_pulse|                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_0:the_clock_0|clock_0_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                                    ; work         ;
;          |clock_0_edge_to_pulse:write_request_edge_to_pulse|                                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_0:the_clock_0|clock_0_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                                 ; work         ;
;          |clock_0_master_FSM:master_FSM|                                                                                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_0:the_clock_0|clock_0_master_FSM:master_FSM                                                                                                                                                                     ; work         ;
;          |clock_0_master_read_done_sync_module:clock_0_master_read_done_sync|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_0:the_clock_0|clock_0_master_read_done_sync_module:clock_0_master_read_done_sync                                                                                                                                ; work         ;
;          |clock_0_master_write_done_sync_module:clock_0_master_write_done_sync|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_0:the_clock_0|clock_0_master_write_done_sync_module:clock_0_master_write_done_sync                                                                                                                              ; work         ;
;          |clock_0_slave_FSM:slave_FSM|                                                                                        ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_0:the_clock_0|clock_0_slave_FSM:slave_FSM                                                                                                                                                                       ; work         ;
;          |clock_0_slave_read_request_sync_module:clock_0_slave_read_request_sync|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_0:the_clock_0|clock_0_slave_read_request_sync_module:clock_0_slave_read_request_sync                                                                                                                            ; work         ;
;          |clock_0_slave_write_request_sync_module:clock_0_slave_write_request_sync|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_0:the_clock_0|clock_0_slave_write_request_sync_module:clock_0_slave_write_request_sync                                                                                                                          ; work         ;
;       |clock_0_in_arbitrator:the_clock_0_in|                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_0_in_arbitrator:the_clock_0_in                                                                                                                                                                                  ; work         ;
;       |clock_1:the_clock_1|                                                                                                   ; 96 (67)     ; 90 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 41 (35)           ; 49 (31)          ; |DE2_70_NET|DE2_70_SOPC:u1|clock_1:the_clock_1                                                                                                                                                                                                   ; work         ;
;          |clock_1_edge_to_pulse:read_done_edge_to_pulse|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                                     ; work         ;
;          |clock_1_edge_to_pulse:read_request_edge_to_pulse|                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                                  ; work         ;
;          |clock_1_edge_to_pulse:write_done_edge_to_pulse|                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                                    ; work         ;
;          |clock_1_edge_to_pulse:write_request_edge_to_pulse|                                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                                 ; work         ;
;          |clock_1_master_FSM:master_FSM|                                                                                      ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_master_FSM:master_FSM                                                                                                                                                                     ; work         ;
;          |clock_1_master_read_done_sync_module:clock_1_master_read_done_sync|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_master_read_done_sync_module:clock_1_master_read_done_sync                                                                                                                                ; work         ;
;          |clock_1_master_write_done_sync_module:clock_1_master_write_done_sync|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_master_write_done_sync_module:clock_1_master_write_done_sync                                                                                                                              ; work         ;
;          |clock_1_slave_FSM:slave_FSM|                                                                                        ; 10 (10)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_slave_FSM:slave_FSM                                                                                                                                                                       ; work         ;
;          |clock_1_slave_read_request_sync_module:clock_1_slave_read_request_sync|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_slave_read_request_sync_module:clock_1_slave_read_request_sync                                                                                                                            ; work         ;
;          |clock_1_slave_write_request_sync_module:clock_1_slave_write_request_sync|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_slave_write_request_sync_module:clock_1_slave_write_request_sync                                                                                                                          ; work         ;
;       |clock_1_in_arbitrator:the_clock_1_in|                                                                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_1_in_arbitrator:the_clock_1_in                                                                                                                                                                                  ; work         ;
;       |clock_1_out_arbitrator:the_clock_1_out|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|clock_1_out_arbitrator:the_clock_1_out                                                                                                                                                                                ; work         ;
;       |cpu:the_cpu|                                                                                                           ; 2604 (2311) ; 1621 (1437)               ; 0 (0)         ; 64448       ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 981 (872)    ; 328 (285)         ; 1295 (1154)      ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu                                                                                                                                                                                                           ; work         ;
;          |cpu_bht_module:cpu_bht|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_bht_module:cpu_bht                                                                                                                                                                                    ; work         ;
;             |altsyncram:the_altsyncram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram                                                                                                                                                          ; work         ;
;                |altsyncram_b4e1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_b4e1:auto_generated                                                                                                                           ; work         ;
;                   |altsyncram_abn1:altsyncram1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_b4e1:auto_generated|altsyncram_abn1:altsyncram1                                                                                               ; work         ;
;          |cpu_dc_data_module:cpu_dc_data|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data                                                                                                                                                                            ; work         ;
;             |altsyncram:the_altsyncram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                  ; work         ;
;                |altsyncram_uce1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_uce1:auto_generated                                                                                                                   ; work         ;
;                   |altsyncram_chp1:altsyncram1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_uce1:auto_generated|altsyncram_chp1:altsyncram1                                                                                       ; work         ;
;          |cpu_dc_tag_module:cpu_dc_tag|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag                                                                                                                                                                              ; work         ;
;             |altsyncram:the_altsyncram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                    ; work         ;
;                |altsyncram_lde1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_lde1:auto_generated                                                                                                                     ; work         ;
;          |cpu_dc_victim_module:cpu_dc_victim|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim                                                                                                                                                                        ; work         ;
;             |altsyncram:the_altsyncram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                              ; work         ;
;                |altsyncram_reb1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_reb1:auto_generated                                                                                                               ; work         ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                            ; work         ;
;             |altsyncram:the_altsyncram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                  ; work         ;
;                |altsyncram_cub1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cub1:auto_generated                                                                                                                   ; work         ;
;                   |altsyncram_k1l1:altsyncram1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cub1:auto_generated|altsyncram_k1l1:altsyncram1                                                                                       ; work         ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                              ; work         ;
;             |altsyncram:the_altsyncram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                    ; work         ;
;                |altsyncram_mge1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_mge1:auto_generated                                                                                                                     ; work         ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                           ; work         ;
;             |altmult_add:the_altmult_add_part_1|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                        ; work         ;
;                |mult_add_4cr2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                           ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                   ; work         ;
;             |altmult_add:the_altmult_add_part_2|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                        ; work         ;
;                |mult_add_6cr2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                           ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                   ; work         ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                                                    ; 282 (20)    ; 184 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (20)      ; 43 (0)            ; 141 (0)          ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                           ; work         ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                                                 ; 148 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 38 (0)            ; 52 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                           ; work         ;
;                |cpu_jtag_debug_module:the_cpu_jtag_debug_module1|                                                             ; 148 (148)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 38 (38)           ; 52 (52)          ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1                                                          ; work         ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                                   ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                             ; work         ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                               ; work         ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                                     ; 12 (12)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                               ; work         ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                                           ; 58 (58)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 5 (5)             ; 40 (40)          ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                     ; work         ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                          ; work         ;
;                   |altsyncram:the_altsyncram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                ; work         ;
;                      |altsyncram_t072:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated ; work         ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                            ; work         ;
;             |altsyncram:the_altsyncram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                  ; work         ;
;                |altsyncram_l6e1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_l6e1:auto_generated                                                                                                   ; work         ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                            ; work         ;
;             |altsyncram:the_altsyncram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                  ; work         ;
;                |altsyncram_m6e1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_m6e1:auto_generated                                                                                                   ; work         ;
;          |cpu_test_bench:the_cpu_test_bench|                                                                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                         ; work         ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                                        ; 528 (526)   ; 24 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 415 (415)    ; 2 (0)             ; 111 (111)        ; |DE2_70_NET|DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                        ; work         ;
;          |DM9000A_s1_irq_from_sa_clock_crossing_cpu_data_master_module:DM9000A_s1_irq_from_sa_clock_crossing_cpu_data_master| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|DM9000A_s1_irq_from_sa_clock_crossing_cpu_data_master_module:DM9000A_s1_irq_from_sa_clock_crossing_cpu_data_master                                                     ; work         ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                                          ; 158 (158)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (102)    ; 0 (0)             ; 56 (56)          ; |DE2_70_NET|DE2_70_SOPC:u1|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                          ; work         ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                                            ; 27 (27)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 6 (6)            ; |DE2_70_NET|DE2_70_SOPC:u1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                            ; work         ;
;       |i2c_sclk:the_i2c_sclk|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|i2c_sclk:the_i2c_sclk                                                                                                                                                                                                 ; work         ;
;       |i2c_sclk_s1_arbitrator:the_i2c_sclk_s1|                                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|i2c_sclk_s1_arbitrator:the_i2c_sclk_s1                                                                                                                                                                                ; work         ;
;       |i2c_sdat:the_i2c_sdat|                                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_70_NET|DE2_70_SOPC:u1|i2c_sdat:the_i2c_sdat                                                                                                                                                                                                 ; work         ;
;       |i2c_sdat_s1_arbitrator:the_i2c_sdat_s1|                                                                                ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|i2c_sdat_s1_arbitrator:the_i2c_sdat_s1                                                                                                                                                                                ; work         ;
;       |jtag_uart:the_jtag_uart|                                                                                               ; 163 (43)    ; 108 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (30)      ; 18 (0)            ; 90 (12)          ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart                                                                                                                                                                                               ; work         ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                                      ; 70 (70)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 18 (18)           ; 38 (38)          ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                 ; work         ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                                          ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                     ; work         ;
;             |scfifo:rfifo|                                                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                        ; work         ;
;                |scfifo_1n21:auto_generated|                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                             ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                        ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                ; work         ;
;                         |cntr_rj7:count_usedw|                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                           ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                  ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                        ; work         ;
;                      |dpram_5h21:FIFOram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                     ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                         ; work         ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                                          ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                     ; work         ;
;             |scfifo:wfifo|                                                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                        ; work         ;
;                |scfifo_1n21:auto_generated|                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                             ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                        ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                ; work         ;
;                         |cntr_rj7:count_usedw|                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                           ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                  ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                        ; work         ;
;                      |dpram_5h21:FIFOram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                     ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                         ; work         ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                ; work         ;
;       |lcd:the_lcd|                                                                                                           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|lcd:the_lcd                                                                                                                                                                                                           ; work         ;
;       |lcd_control_slave_arbitrator:the_lcd_control_slave|                                                                    ; 25 (25)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 8 (8)            ; |DE2_70_NET|DE2_70_SOPC:u1|lcd_control_slave_arbitrator:the_lcd_control_slave                                                                                                                                                                    ; work         ;
;       |onchip_mem:the_onchip_mem|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|onchip_mem:the_onchip_mem                                                                                                                                                                                             ; work         ;
;          |altsyncram:the_altsyncram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram                                                                                                                                                                   ; work         ;
;             |altsyncram_3jb1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_3jb1:auto_generated                                                                                                                                    ; work         ;
;       |onchip_mem_s1_arbitrator:the_onchip_mem_s1|                                                                            ; 33 (33)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 7 (7)            ; |DE2_70_NET|DE2_70_SOPC:u1|onchip_mem_s1_arbitrator:the_onchip_mem_s1                                                                                                                                                                            ; work         ;
;       |pio_button:the_pio_button|                                                                                             ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 12 (12)          ; |DE2_70_NET|DE2_70_SOPC:u1|pio_button:the_pio_button                                                                                                                                                                                             ; work         ;
;       |pio_button_s1_arbitrator:the_pio_button_s1|                                                                            ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|pio_button_s1_arbitrator:the_pio_button_s1                                                                                                                                                                            ; work         ;
;       |pio_green_led:the_pio_green_led|                                                                                       ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (9)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|pio_green_led:the_pio_green_led                                                                                                                                                                                       ; work         ;
;       |pio_green_led_s1_arbitrator:the_pio_green_led_s1|                                                                      ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|pio_green_led_s1_arbitrator:the_pio_green_led_s1                                                                                                                                                                      ; work         ;
;       |pio_red_led:the_pio_red_led|                                                                                           ; 20 (20)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|pio_red_led:the_pio_red_led                                                                                                                                                                                           ; work         ;
;       |pio_red_led_s1_arbitrator:the_pio_red_led_s1|                                                                          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|pio_red_led_s1_arbitrator:the_pio_red_led_s1                                                                                                                                                                          ; work         ;
;       |pio_switch:the_pio_switch|                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |DE2_70_NET|DE2_70_SOPC:u1|pio_switch:the_pio_switch                                                                                                                                                                                             ; work         ;
;       |pio_switch_s1_arbitrator:the_pio_switch_s1|                                                                            ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|pio_switch_s1_arbitrator:the_pio_switch_s1                                                                                                                                                                            ; work         ;
;       |pll:the_pll|                                                                                                           ; 42 (42)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 26 (26)          ; |DE2_70_NET|DE2_70_SOPC:u1|pll:the_pll                                                                                                                                                                                                           ; work         ;
;          |altpllpll:the_pll|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll                                                                                                                                                                                         ; work         ;
;             |altpll:altpll_component|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component                                                                                                                                                                 ; work         ;
;       |pll_s1_arbitrator:the_pll_s1|                                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|pll_s1_arbitrator:the_pll_s1                                                                                                                                                                                          ; work         ;
;       |ps2_keyboard:the_ps2_keyboard|                                                                                         ; 319 (0)     ; 175 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 11 (0)            ; 173 (0)          ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard                                                                                                                                                                                         ; work         ;
;          |Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|                                                                      ; 319 (33)    ; 175 (21)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (12)     ; 11 (0)            ; 173 (21)         ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2                                                                                                                                           ; work         ;
;             |Altera_UP_PS2:PS2_Serial_Port|                                                                                   ; 222 (36)    ; 115 (16)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (20)      ; 11 (0)            ; 113 (16)         ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port                                                                                                             ; work         ;
;                |Altera_UP_PS2_Command_Out:PS2_Command_Out|                                                                    ; 150 (150)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 4 (4)             ; 78 (78)          ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out                                                                   ; work         ;
;                |Altera_UP_PS2_Data_In:PS2_Data_In|                                                                            ; 36 (36)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 7 (7)             ; 19 (19)          ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In                                                                           ; work         ;
;             |scfifo:Incoming_Data_FIFO|                                                                                       ; 64 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 39 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO                                                                                                                 ; work         ;
;                |scfifo_tr31:auto_generated|                                                                                   ; 64 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 39 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated                                                                                      ; work         ;
;                   |a_dpfifo_gj31:dpfifo|                                                                                      ; 64 (38)     ; 39 (16)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (22)      ; 0 (0)             ; 39 (16)          ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo                                                                 ; work         ;
;                      |altsyncram_rqd1:FIFOram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|altsyncram_rqd1:FIFOram                                         ; work         ;
;                         |altsyncram_mbj1:altsyncram1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|altsyncram_rqd1:FIFOram|altsyncram_mbj1:altsyncram1             ; work         ;
;                      |cntr_e5b:rd_ptr_msb|                                                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_e5b:rd_ptr_msb                                             ; work         ;
;                      |cntr_f5b:wr_ptr|                                                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_f5b:wr_ptr                                                 ; work         ;
;                      |cntr_r57:usedw_counter|                                                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_r57:usedw_counter                                          ; work         ;
;       |ps2_keyboard_avalon_PS2_slave_arbitrator:the_ps2_keyboard_avalon_PS2_slave|                                            ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_keyboard_avalon_PS2_slave_arbitrator:the_ps2_keyboard_avalon_PS2_slave                                                                                                                                            ; work         ;
;       |ps2_mouse:the_ps2_mouse|                                                                                               ; 311 (0)     ; 175 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 7 (0)             ; 168 (0)          ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse                                                                                                                                                                                               ; work         ;
;          |Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|                                                                      ; 311 (31)    ; 175 (21)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (10)     ; 7 (0)             ; 168 (21)         ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2                                                                                                                                                 ; work         ;
;             |Altera_UP_PS2:PS2_Serial_Port|                                                                                   ; 216 (35)    ; 115 (16)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (19)     ; 7 (0)             ; 108 (16)         ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port                                                                                                                   ; work         ;
;                |Altera_UP_PS2_Command_Out:PS2_Command_Out|                                                                    ; 144 (144)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 73 (73)          ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out                                                                         ; work         ;
;                |Altera_UP_PS2_Data_In:PS2_Data_In|                                                                            ; 37 (37)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 7 (7)             ; 19 (19)          ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In                                                                                 ; work         ;
;             |scfifo:Incoming_Data_FIFO|                                                                                       ; 64 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 39 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO                                                                                                                       ; work         ;
;                |scfifo_tr31:auto_generated|                                                                                   ; 64 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 39 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated                                                                                            ; work         ;
;                   |a_dpfifo_gj31:dpfifo|                                                                                      ; 64 (38)     ; 39 (16)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (22)      ; 0 (0)             ; 39 (16)          ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo                                                                       ; work         ;
;                      |altsyncram_rqd1:FIFOram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|altsyncram_rqd1:FIFOram                                               ; work         ;
;                         |altsyncram_mbj1:altsyncram1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|altsyncram_rqd1:FIFOram|altsyncram_mbj1:altsyncram1                   ; work         ;
;                      |cntr_e5b:rd_ptr_msb|                                                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_e5b:rd_ptr_msb                                                   ; work         ;
;                      |cntr_f5b:wr_ptr|                                                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_f5b:wr_ptr                                                       ; work         ;
;                      |cntr_r57:usedw_counter|                                                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_r57:usedw_counter                                                ; work         ;
;       |ps2_mouse_avalon_PS2_slave_arbitrator:the_ps2_mouse_avalon_PS2_slave|                                                  ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|ps2_mouse_avalon_PS2_slave_arbitrator:the_ps2_mouse_avalon_PS2_slave                                                                                                                                                  ; work         ;
;       |sd_clk:the_sd_clk|                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|sd_clk:the_sd_clk                                                                                                                                                                                                     ; work         ;
;       |sd_clk_s1_arbitrator:the_sd_clk_s1|                                                                                    ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|sd_clk_s1_arbitrator:the_sd_clk_s1                                                                                                                                                                                    ; work         ;
;       |sd_cmd:the_sd_cmd|                                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_70_NET|DE2_70_SOPC:u1|sd_cmd:the_sd_cmd                                                                                                                                                                                                     ; work         ;
;       |sd_cmd_s1_arbitrator:the_sd_cmd_s1|                                                                                    ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|sd_cmd_s1_arbitrator:the_sd_cmd_s1                                                                                                                                                                                    ; work         ;
;       |sd_dat3:the_sd_dat3|                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_70_NET|DE2_70_SOPC:u1|sd_dat3:the_sd_dat3                                                                                                                                                                                                   ; work         ;
;       |sd_dat3_s1_arbitrator:the_sd_dat3_s1|                                                                                  ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|sd_dat3_s1_arbitrator:the_sd_dat3_s1                                                                                                                                                                                  ; work         ;
;       |sd_dat:the_sd_dat|                                                                                                     ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_70_NET|DE2_70_SOPC:u1|sd_dat:the_sd_dat                                                                                                                                                                                                     ; work         ;
;       |sd_dat_s1_arbitrator:the_sd_dat_s1|                                                                                    ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|sd_dat_s1_arbitrator:the_sd_dat_s1                                                                                                                                                                                    ; work         ;
;       |sdram_u1:the_sdram_u1|                                                                                                 ; 356 (244)   ; 198 (108)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (138)    ; 61 (2)            ; 151 (79)         ; |DE2_70_NET|DE2_70_SOPC:u1|sdram_u1:the_sdram_u1                                                                                                                                                                                                 ; work         ;
;          |sdram_u1_input_efifo_module:the_sdram_u1_input_efifo_module|                                                        ; 139 (139)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 59 (59)           ; 74 (74)          ; |DE2_70_NET|DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|sdram_u1_input_efifo_module:the_sdram_u1_input_efifo_module                                                                                                                                     ; work         ;
;       |sdram_u1_s1_arbitrator:the_sdram_u1_s1|                                                                                ; 111 (61)    ; 42 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (23)      ; 0 (0)             ; 67 (38)          ; |DE2_70_NET|DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1                                                                                                                                                                                ; work         ;
;          |rdv_fifo_for_cpu_data_master_to_sdram_u1_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u1_s1|                     ; 34 (34)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 19 (19)          ; |DE2_70_NET|DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|rdv_fifo_for_cpu_data_master_to_sdram_u1_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u1_s1                                                                                 ; work         ;
;          |rdv_fifo_for_cpu_instruction_master_to_sdram_u1_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_u1_s1|       ; 25 (25)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 19 (19)          ; |DE2_70_NET|DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_u1_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_u1_s1                                                                   ; work         ;
;       |sdram_u2:the_sdram_u2|                                                                                                 ; 316 (204)   ; 191 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (118)    ; 45 (2)            ; 147 (59)         ; |DE2_70_NET|DE2_70_SOPC:u1|sdram_u2:the_sdram_u2                                                                                                                                                                                                 ; work         ;
;          |sdram_u2_input_efifo_module:the_sdram_u2_input_efifo_module|                                                        ; 139 (139)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 43 (43)           ; 90 (90)          ; |DE2_70_NET|DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|sdram_u2_input_efifo_module:the_sdram_u2_input_efifo_module                                                                                                                                     ; work         ;
;       |sdram_u2_s1_arbitrator:the_sdram_u2_s1|                                                                                ; 116 (66)    ; 42 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (28)      ; 1 (0)             ; 67 (38)          ; |DE2_70_NET|DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1                                                                                                                                                                                ; work         ;
;          |rdv_fifo_for_cpu_data_master_to_sdram_u2_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u2_s1|                     ; 34 (34)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 19 (19)          ; |DE2_70_NET|DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|rdv_fifo_for_cpu_data_master_to_sdram_u2_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u2_s1                                                                                 ; work         ;
;          |rdv_fifo_for_cpu_instruction_master_to_sdram_u2_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_u2_s1|       ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 18 (18)          ; |DE2_70_NET|DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_u2_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_u2_s1                                                                   ; work         ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                                ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                ; work         ;
;       |timer:the_timer|                                                                                                       ; 141 (141)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 17 (17)           ; 103 (103)        ; |DE2_70_NET|DE2_70_SOPC:u1|timer:the_timer                                                                                                                                                                                                       ; work         ;
;       |timer_s1_arbitrator:the_timer_s1|                                                                                      ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|timer_s1_arbitrator:the_timer_s1                                                                                                                                                                                      ; work         ;
;       |timer_stamp:the_timer_stamp|                                                                                           ; 141 (141)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 17 (17)           ; 103 (103)        ; |DE2_70_NET|DE2_70_SOPC:u1|timer_stamp:the_timer_stamp                                                                                                                                                                                           ; work         ;
;       |timer_stamp_s1_arbitrator:the_timer_stamp_s1|                                                                          ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|timer_stamp_s1_arbitrator:the_timer_stamp_s1                                                                                                                                                                          ; work         ;
;       |tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|                                  ; 78 (78)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 21 (21)          ; |DE2_70_NET|DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave                                                                                                                                  ; work         ;
;       |tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|                                  ; 44 (44)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 3 (3)             ; 8 (8)            ; |DE2_70_NET|DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave                                                                                                                                  ; work         ;
;       |uart:the_uart|                                                                                                         ; 135 (0)     ; 101 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 12 (0)            ; 90 (0)           ; |DE2_70_NET|DE2_70_SOPC:u1|uart:the_uart                                                                                                                                                                                                         ; work         ;
;          |uart_regs:the_uart_regs|                                                                                            ; 48 (48)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 9 (9)             ; 35 (35)          ; |DE2_70_NET|DE2_70_SOPC:u1|uart:the_uart|uart_regs:the_uart_regs                                                                                                                                                                                 ; work         ;
;          |uart_rx:the_uart_rx|                                                                                                ; 58 (58)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 3 (3)             ; 35 (35)          ; |DE2_70_NET|DE2_70_SOPC:u1|uart:the_uart|uart_rx:the_uart_rx                                                                                                                                                                                     ; work         ;
;          |uart_tx:the_uart_tx|                                                                                                ; 37 (37)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 28 (28)          ; |DE2_70_NET|DE2_70_SOPC:u1|uart:the_uart|uart_tx:the_uart_tx                                                                                                                                                                                     ; work         ;
;       |uart_s1_arbitrator:the_uart_s1|                                                                                        ; 10 (10)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|DE2_70_SOPC:u1|uart_s1_arbitrator:the_uart_s1                                                                                                                                                                                        ; work         ;
;    |Reset_Delay:delay1|                                                                                                       ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |DE2_70_NET|Reset_Delay:delay1                                                                                                                                                                                                                   ; work         ;
;    |sld_hub:sld_hub_inst|                                                                                                     ; 125 (27)    ; 82 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (20)      ; 18 (0)            ; 64 (28)          ; |DE2_70_NET|sld_hub:sld_hub_inst                                                                                                                                                                                                                 ; work         ;
;       |lpm_decode:instruction_decoder|                                                                                        ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |DE2_70_NET|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                  ; work         ;
;          |decode_aoi:auto_generated|                                                                                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE2_70_NET|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_aoi:auto_generated                                                                                                                                                        ; work         ;
;       |lpm_shiftreg:jtag_ir_register|                                                                                         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; |DE2_70_NET|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                   ; work         ;
;       |sld_dffex:BROADCAST|                                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                             ; work         ;
;       |sld_dffex:IRF_ENA_0|                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                             ; work         ;
;       |sld_dffex:IRF_ENA|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_70_NET|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                               ; work         ;
;       |sld_dffex:IRSR|                                                                                                        ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; |DE2_70_NET|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                  ; work         ;
;       |sld_dffex:RESET|                                                                                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_70_NET|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                 ; work         ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE2_70_NET|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                        ; work         ;
;       |sld_dffex:\GEN_IRF:2:IRF|                                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE2_70_NET|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF                                                                                                                                                                                        ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |DE2_70_NET|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                               ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:2:S_IRF|                                                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |DE2_70_NET|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:2:S_IRF                                                                                                                                                                               ; work         ;
;       |sld_jtag_state_machine:jtag_state_machine|                                                                             ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |DE2_70_NET|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                       ; work         ;
;       |sld_rom_sr:HUB_INFO_REG|                                                                                               ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |DE2_70_NET|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                         ; work         ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; oTD1_RESET_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oTD2_RESET_N   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DPA[0]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DPA[1]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DPA[2]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DPA[3]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[0]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[1]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[2]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[3]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[4]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[5]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[6]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[7]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[8]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[9]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[10]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[11]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[12]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[13]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[14]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[15]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[16]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[17]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[18]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[19]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[20]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[21]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[22]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[23]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[24]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[25]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[26]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[27]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[28]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[29]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[30]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[31]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[0]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[1]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[2]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[3]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[4]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[5]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[6]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[7]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[8]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[9]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[10]   ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[11]   ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[12]   ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[13]   ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ[14]   ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FLASH_DQ15_AM1 ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[0]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[1]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[2]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[3]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[4]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[5]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[6]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[7]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[8]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[9]     ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[10]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[11]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[12]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[13]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[14]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[15]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[16]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[17]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[18]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[19]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[20]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[21]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[22]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[23]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[24]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[25]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[26]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[27]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[28]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[29]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[30]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[31]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; OTG_D[0]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[1]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[2]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[3]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[4]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[5]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[6]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[7]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[8]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[9]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[10]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[11]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[12]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[13]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[14]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_D[15]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; OTG_FSPEED     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_LSPEED     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_D[0]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[1]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[2]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[3]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[4]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[5]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[6]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[7]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SD_DAT         ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SD_DAT3        ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SD_CMD         ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; I2C_SDAT       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PS2_KBDAT      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PS2_KBCLK      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PS2_MSDAT      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PS2_MSCLK      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[0]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[1]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[2]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[3]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[4]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[5]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[6]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[7]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[8]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[9]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[10]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[11]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[12]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[13]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[14]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_D[15]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; AUD_ADCLRCK    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_DACLRCK    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; AUD_BCLK       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[0]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[1]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[2]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[3]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[4]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[5]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[6]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[7]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[8]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[9]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[10]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[11]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[12]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[13]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[14]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[15]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[16]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[17]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[18]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[19]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[20]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[21]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[22]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[23]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[24]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[25]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[26]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[27]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[28]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[29]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[30]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[31]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[0]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[1]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[2]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[3]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[4]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[5]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[6]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[7]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[8]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[9]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[10]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[11]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[12]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[13]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[14]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[15]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[16]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[17]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[18]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[19]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[20]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[21]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[22]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[23]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[24]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[25]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[26]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[27]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[28]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[29]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[30]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[31]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; iCLK_28        ; Input    ; 0             ; 0             ; --                    ; --  ;
; iCLK_50_2      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iCLK_50_3      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iCLK_50_4      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iEXT_CLOCK     ; Input    ; 0             ; 0             ; --                    ; --  ;
; oHEX0_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; oUART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; oUART_CTS      ; Output   ; --            ; --            ; --                    ; --  ;
; iUART_RTS      ; Input    ; 0             ; 0             ; --                    ; --  ;
; oIRDA_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; iIRDA_RXD      ; Input    ; 0             ; 0             ; --                    ; --  ;
; oDRAM0_A[0]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_A[1]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_A[2]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_A[3]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_A[4]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_A[5]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_A[6]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_A[7]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_A[8]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_A[9]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_A[10]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_A[11]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_A[12]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_A[0]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_A[1]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_A[2]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_A[3]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_A[4]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_A[5]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_A[6]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_A[7]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_A[8]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_A[9]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_A[10]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_A[11]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_A[12]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_LDQM0   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_LDQM0   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_UDQM1   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_UDQM1   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_WE_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_WE_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_CAS_N   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_CAS_N   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_RAS_N   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_RAS_N   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_CS_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_CS_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_BA[0]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_BA[1]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_BA[0]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM1_BA[1]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oDRAM0_CLK     ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_CLK     ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_CKE     ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_CKE     ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[0]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[1]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[2]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[3]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[4]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[5]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[6]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[7]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[8]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[9]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[10]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[11]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[12]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[13]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[14]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[15]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[16]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[17]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[18]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[19]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[20]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[21]   ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_A[22]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[23]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[24]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[25]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_WE_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_RST_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_WP_N    ; Output   ; --            ; --            ; --                    ; --  ;
; iFLASH_RY_N    ; Input    ; 0             ; 0             ; --                    ; --  ;
; oFLASH_BYTE_N  ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_OE_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; oFLASH_CE_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[0]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[1]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[2]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[3]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[4]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[5]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[6]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[7]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[8]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[9]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[10]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[11]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[12]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[13]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[14]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[15]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[16]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[17]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[18]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[19]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[20]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_ADSC_N   ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_ADSP_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_ADV_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_BE_N[0]  ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_BE_N[1]  ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_BE_N[2]  ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_BE_N[3]  ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_CE1_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_CE2      ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_CE3_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_GW_N     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_OE_N     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_WE_N     ; Output   ; --            ; --            ; --                    ; 0   ;
; oOTG_A[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_A[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_CS_N      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_OE_N      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_WE_N      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_RESET_N   ; Output   ; --            ; --            ; --                    ; --  ;
; iOTG_DREQ0     ; Input    ; 0             ; 0             ; --                    ; --  ;
; iOTG_DREQ1     ; Input    ; 0             ; 0             ; --                    ; --  ;
; oOTG_DACK0_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_DACK1_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_ON        ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_RW        ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_EN        ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_RS        ; Output   ; --            ; --            ; --                    ; --  ;
; oSD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; oI2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_CLOCK     ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_BLANK_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_SYNC_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_CMD      ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_IOW_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_IOR_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_RESET_N  ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; oAUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; oAUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; iTD1_CLK27     ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[0]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[1]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[2]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[3]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[4]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[5]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[6]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[7]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_HS        ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_VS        ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_CLK27     ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[0]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[1]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[2]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[3]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[4]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[5]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[6]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[7]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_HS        ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_VS        ; Input    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKIN_N0  ; Input    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKIN_P0  ; Input    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKOUT_N0 ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_CLKOUT_P0 ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_CLKIN_N1  ; Input    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKIN_P1  ; Input    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKOUT_N1 ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_CLKOUT_P1 ; Output   ; --            ; --            ; --                    ; --  ;
; iCLK_50        ; Input    ; --            ; --            ; --                    ; --  ;
; iKEY[0]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iOTG_INT1      ; Input    ; 6             ; 6             ; --                    ; --  ;
; iOTG_INT0      ; Input    ; 6             ; 6             ; --                    ; --  ;
; iKEY[2]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[2]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[10]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iKEY[1]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[1]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[17]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[9]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[0]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[16]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[8]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[15]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[7]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[6]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[14]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[5]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[13]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[4]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[12]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iKEY[3]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[3]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[11]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iENET_INT      ; Input    ; 0             ; 6             ; --                    ; --  ;
; iAUD_ADCDAT    ; Input    ; 6             ; 6             ; --                    ; --  ;
; iUART_RXD      ; Input    ; 6             ; 6             ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SRAM_DPA[0]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DPA[1]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DPA[2]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DPA[3]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[16]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[17]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[18]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[19]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[20]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[21]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[22]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[23]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[24]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[25]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[26]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[27]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[28]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[29]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[30]                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[31]                                                                                                                                                                                                                ;                   ;         ;
; FLASH_DQ[0]                                                                                                                                                                                                                ;                   ;         ;
; FLASH_DQ[1]                                                                                                                                                                                                                ;                   ;         ;
; FLASH_DQ[2]                                                                                                                                                                                                                ;                   ;         ;
; FLASH_DQ[3]                                                                                                                                                                                                                ;                   ;         ;
; FLASH_DQ[4]                                                                                                                                                                                                                ;                   ;         ;
; FLASH_DQ[5]                                                                                                                                                                                                                ;                   ;         ;
; FLASH_DQ[6]                                                                                                                                                                                                                ;                   ;         ;
; FLASH_DQ[7]                                                                                                                                                                                                                ;                   ;         ;
; FLASH_DQ[8]                                                                                                                                                                                                                ;                   ;         ;
; FLASH_DQ[9]                                                                                                                                                                                                                ;                   ;         ;
; FLASH_DQ[10]                                                                                                                                                                                                               ;                   ;         ;
; FLASH_DQ[11]                                                                                                                                                                                                               ;                   ;         ;
; FLASH_DQ[12]                                                                                                                                                                                                               ;                   ;         ;
; FLASH_DQ[13]                                                                                                                                                                                                               ;                   ;         ;
; FLASH_DQ[14]                                                                                                                                                                                                               ;                   ;         ;
; FLASH_DQ15_AM1                                                                                                                                                                                                             ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[1]                                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[2]                                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[3]                                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[4]                                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[5]                                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[6]                                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[7]                                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[8]                                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[9]                                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[10]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[11]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[12]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[13]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[14]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[16]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[17]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[18]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[19]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[20]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[21]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[22]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[23]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[24]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[25]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[26]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[27]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[28]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[29]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[30]                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[31]                                                                                                                                                                                                                ;                   ;         ;
; OTG_D[0]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]~6702                                                                                                                      ; 1                 ; 6       ;
; OTG_D[1]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]~6664                                                                                                                      ; 1                 ; 6       ;
; OTG_D[2]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~6619                                                                                                                      ; 0                 ; 6       ;
; OTG_D[3]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]~6874                                                                                                                      ; 0                 ; 6       ;
; OTG_D[4]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]~6850                                                                                                                      ; 0                 ; 6       ;
; OTG_D[5]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~6807                                                                                                                      ; 1                 ; 6       ;
; OTG_D[6]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~6784                                                                                                                      ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~6785                                                                                                                      ; 0                 ; 6       ;
; OTG_D[7]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]~6765                                                                                                                      ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]~6766                                                                                                                      ; 1                 ; 6       ;
; OTG_D[8]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[8]~6732                                                                                                                      ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[8]~6733                                                                                                                      ; 0                 ; 6       ;
; OTG_D[9]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[9]~6694                                                                                                                      ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[9]~6695                                                                                                                      ; 1                 ; 6       ;
; OTG_D[10]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[10]~6647                                                                                                                     ; 0                 ; 6       ;
; OTG_D[11]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[11]~6892                                                                                                                     ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[11]                                                                                                                          ; 0                 ; 6       ;
; OTG_D[12]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[12]~6858                                                                                                                     ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[12]                                                                                                                          ; 0                 ; 6       ;
; OTG_D[13]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[13]~6834                                                                                                                     ; 1                 ; 6       ;
; OTG_D[14]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[14]~6802                                                                                                                     ; 1                 ; 6       ;
; OTG_D[15]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[15]~6746                                                                                                                     ; 0                 ; 6       ;
; OTG_FSPEED                                                                                                                                                                                                                 ;                   ;         ;
; OTG_LSPEED                                                                                                                                                                                                                 ;                   ;         ;
; LCD_D[0]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]~6712                                                                                                                      ; 1                 ; 6       ;
; LCD_D[1]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]~6675                                                                                                                      ; 0                 ; 6       ;
; LCD_D[2]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~6629                                                                                                                      ; 1                 ; 6       ;
; LCD_D[3]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]~6882                                                                                                                      ; 0                 ; 6       ;
; LCD_D[4]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]~6851                                                                                                                      ; 0                 ; 6       ;
; LCD_D[5]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~6816                                                                                                                      ; 1                 ; 6       ;
; LCD_D[6]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~6787                                                                                                                      ; 1                 ; 6       ;
; LCD_D[7]                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]~6768                                                                                                                      ; 0                 ; 6       ;
; SD_DAT                                                                                                                                                                                                                     ;                   ;         ;
;      - DE2_70_SOPC:u1|sd_dat:the_sd_dat|read_mux_out                                                                                                                                                                       ; 1                 ; 6       ;
; SD_DAT3                                                                                                                                                                                                                    ;                   ;         ;
;      - DE2_70_SOPC:u1|sd_dat3:the_sd_dat3|read_mux_out                                                                                                                                                                     ; 0                 ; 6       ;
; SD_CMD                                                                                                                                                                                                                     ;                   ;         ;
;      - DE2_70_SOPC:u1|sd_cmd:the_sd_cmd|read_mux_out                                                                                                                                                                       ; 0                 ; 6       ;
; I2C_SDAT                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|i2c_sdat:the_i2c_sdat|read_mux_out                                                                                                                                                                   ; 0                 ; 6       ;
; PS2_KBDAT                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|ps2_data_reg~7                                                                             ; 1                 ; 6       ;
; PS2_KBCLK                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|ps2_clk_reg~13                                                                             ; 0                 ; 6       ;
; PS2_MSDAT                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|ps2_data_reg~7                                                                                   ; 1                 ; 6       ;
; PS2_MSCLK                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|ps2_clk_reg~13                                                                                   ; 1                 ; 6       ;
; ENET_D[0]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[0]~100                                                                                                                           ; 0                 ; 6       ;
; ENET_D[1]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[1]~98                                                                                                                            ; 1                 ; 6       ;
; ENET_D[2]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[2]~96                                                                                                                            ; 0                 ; 6       ;
; ENET_D[3]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[3]~110                                                                                                                           ; 1                 ; 6       ;
; ENET_D[4]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[4]~108                                                                                                                           ; 0                 ; 6       ;
; ENET_D[5]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[5]~106                                                                                                                           ; 0                 ; 6       ;
; ENET_D[6]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[6]~104                                                                                                                           ; 0                 ; 6       ;
; ENET_D[7]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[7]~103                                                                                                                           ; 0                 ; 6       ;
; ENET_D[8]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[8]~101                                                                                                                           ; 0                 ; 6       ;
; ENET_D[9]                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[9]~99                                                                                                                            ; 1                 ; 6       ;
; ENET_D[10]                                                                                                                                                                                                                 ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[10]~97                                                                                                                           ; 1                 ; 6       ;
; ENET_D[11]                                                                                                                                                                                                                 ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[11]~111                                                                                                                          ; 0                 ; 6       ;
; ENET_D[12]                                                                                                                                                                                                                 ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[12]~109                                                                                                                          ; 0                 ; 6       ;
; ENET_D[13]                                                                                                                                                                                                                 ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[13]~107                                                                                                                          ; 1                 ; 6       ;
; ENET_D[14]                                                                                                                                                                                                                 ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[14]~105                                                                                                                          ; 0                 ; 6       ;
; ENET_D[15]                                                                                                                                                                                                                 ;                   ;         ;
;      - DE2_70_SOPC:u1|DM9000A:the_DM9000A|DM9000A_IF:the_DM9000A_IF|avs_s1_readdata_oDATA[15]~102                                                                                                                          ; 0                 ; 6       ;
; AUD_ADCLRCK                                                                                                                                                                                                                ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                                                                                ;                   ;         ;
;      - AUD_ADCLRCK                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|dac_is_left                                                                                                                             ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|request_bit~206                                                                                                                         ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~3987                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~3988                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~3989                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~3990                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~3991                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~3992                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~3993                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~3994                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~3995                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~3996                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~3997                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~3998                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~3999                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4000                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4001                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4002                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4003                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4004                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4005                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4006                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4007                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4008                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4009                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4010                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4011                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4012                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4013                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4014                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4015                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4016                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4017                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4018                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac~4019                                                                                                                  ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|Equal1~140                                                                                                                              ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index~1981                                                                                                                          ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index~1983                                                                                                                          ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|Equal1~141                                                                                                                              ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|dacfifo_read~64                                                                                                                         ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|valid_bit~180                                                                                                                           ; 1                 ; 6       ;
; AUD_BCLK                                                                                                                                                                                                                   ;                   ;         ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|altsyncram_9ku:fifo_ram|altsyncram_lg91:altsyncram3|ram_block4a0 ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|altsyncram_9ku:fifo_ram|altsyncram_lg91:altsyncram3|ram_block4a3 ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|altsyncram_9ku:fifo_ram|altsyncram_lg91:altsyncram3|ram_block4a0 ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|altsyncram_9ku:fifo_ram|altsyncram_lg91:altsyncram3|ram_block4a9 ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_to_dac                                                                                                                              ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|request_bit                                                                                                                             ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index[4]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index[3]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index[0]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index[5]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index[6]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index[7]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index[2]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index[1]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|dac_is_left                                                                                                                             ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[22]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[22]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[26]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[26]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[18]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[18]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[30]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[30]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[25]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[25]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[21]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[21]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[17]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[17]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[29]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[29]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[20]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[20]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[24]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[24]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[16]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[16]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[28]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[28]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[27]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[27]                                                                                                                         ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[23]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[23]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[19]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[19]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[31]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[31]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[10]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[10]                                                                                                                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[9]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[9]                                                                                                                          ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[8]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[8]                                                                                                                          ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[11]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[11]                                                                                                                         ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[5]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[5]                                                                                                                          ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[6]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[6]                                                                                                                          ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[4]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[4]                                                                                                                          ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[7]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[7]                                                                                                                          ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[2]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[2]                                                                                                                          ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[1]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[1]                                                                                                                          ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[0]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[0]                                                                                                                          ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[3]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[3]                                                                                                                          ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[13]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[13]                                                                                                                         ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[14]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[14]                                                                                                                         ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[12]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[12]                                                                                                                         ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|shift_data_to_dac[15]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[15]                                                                                                                         ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|rdemp_eq_comp_lsb_aeb                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|rdemp_eq_comp_msb_aeb                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|dacfifo_read                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|p0addr                                                           ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_g86:rdptr_g1p|counter_ffa[0]                       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_g86:rdptr_g1p|counter_ffa[1]                       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_g86:rdptr_g1p|counter_ffa[2]                       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_g86:rdptr_g1p|counter_ffa[3]                       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_g86:rdptr_g1p|counter_ffa[4]                       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_g86:rdptr_g1p|counter_ffa[5]                       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_g86:rdptr_g1p|counter_ffa[6]                       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_g86:rdptr_g1p|counter_ffa[8]                       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_g86:rdptr_g1p|counter_ffa[7]                       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe8a[4]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|rdptr_g[4]                                                       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe8a[1]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe8a[2]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|rdptr_g[2]                                                       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|rdptr_g[1]                                                       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe8a[3]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe8a[0]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|rdptr_g[3]                                                       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|rdptr_g[0]                                                       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe8a[7]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe8a[5]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe8a[8]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe8a[6]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|rdptr_g[5]                                                       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|rdptr_g[7]                                                       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|rdptr_g[8]                                                       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|rdptr_g[6]                                                       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|dffpipe_mcc:rdaclr|dffe5a[0]                                     ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_g86:rdptr_g1p|parity_ff                            ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe7a[4]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe7a[1]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe7a[2]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe7a[3]        ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe7a[0]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe7a[7]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe7a[5]        ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe7a[8]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe7a[6]        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_write                                                                                                                           ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|wrfull_eq_comp_msb_mux_reg                                       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[2]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_6fc:wrptr_gp|counter_ffa[0]                        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_6fc:wrptr_gp|counter_ffa[1]                        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_6fc:wrptr_gp|counter_ffa[2]                        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_6fc:wrptr_gp|counter_ffa[3]                        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_6fc:wrptr_gp|counter_ffa[4]                        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_6fc:wrptr_gp|counter_ffa[5]                        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_6fc:wrptr_gp|counter_ffa[6]                        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_6fc:wrptr_gp|counter_ffa[8]                        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_6fc:wrptr_gp|counter_ffa[7]                        ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[18]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[10]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[26]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[1]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[17]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[9]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[25]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[0]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[16]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[8]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[24]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[15]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[23]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[7]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[31]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[6]                                                                                                                    ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[22]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[14]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[30]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[5]                                                                                                                    ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[21]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[13]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[29]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[4]                                                                                                                    ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[20]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[12]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[28]                                                                                                                   ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[3]                                                                                                                    ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[19]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[11]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_writedata[27]                                                                                                                   ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|valid_bit                                                                                                                               ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|bit_index[0]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|bit_index[1]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|bit_index[4]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|bit_index[5]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|bit_index[6]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|bit_index[7]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|bit_index[2]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|bit_index[3]                                                                                                                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe11a[4]       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|counter_ffa4                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe11a[2]       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe11a[1]       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe11a[3]       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe11a[0]       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|counter_ffa2                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|counter_ffa1                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|counter_ffa3                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|counter_ffa0                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe11a[5]       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|counter_ffa5                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe11a[7]       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|counter_ffa7                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe11a[6]       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|counter_ffa6                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe11a[8]       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|counter_ffa8                         ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[2]                                                                                                                  ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_6fc:wrptr_gp|parity_ff                             ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[18]                                                                                                                 ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[10]                                                                                                                 ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[26]                                                                                                                 ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[1]                                                                                                                  ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[17]                                                                                                                 ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[9]                                                                                                                  ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[25]                                                                                                                 ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[0]                                                                                                                  ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[16]                                                                                                                 ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[8]                                                                                                                  ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[24]                                                                                                                 ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[15]                                                                                                                 ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[23]                                                                                                                 ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[7]                                                                                                                  ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[31]                                                                                                                 ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[6]                                                                                                                  ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[22]                                                                                                                 ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[14]                                                                                                                 ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[30]                                                                                                                 ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[5]                                                                                                                  ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[21]                                                                                                                 ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[13]                                                                                                                 ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[29]                                                                                                                 ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[4]                                                                                                                  ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[20]                                                                                                                 ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[12]                                                                                                                 ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[28]                                                                                                                 ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[3]                                                                                                                  ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[19]                                                                                                                 ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[11]                                                                                                                 ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data[27]                                                                                                                 ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe10a[4]       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|parity_ff                            ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe10a[2]       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe10a[1]       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe10a[3]       ; 0                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe10a[0]       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe10a[5]       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe10a[7]       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe10a[6]       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe9|dffe10a[8]       ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|delayed_wrptr_g[4]                                               ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|delayed_wrptr_g[0]                                               ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|delayed_wrptr_g[3]                                               ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|delayed_wrptr_g[1]                                               ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|delayed_wrptr_g[2]                                               ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|delayed_wrptr_g[8]                                               ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|delayed_wrptr_g[6]                                               ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|delayed_wrptr_g[7]                                               ; 1                 ; 0       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|delayed_wrptr_g[5]                                               ; 1                 ; 0       ;
; GPIO_0[0]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[1]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[2]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[3]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[4]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[5]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[6]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[7]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[8]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[9]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[10]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[11]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[12]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[13]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[14]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[15]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[16]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[17]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[18]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[19]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[20]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[21]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[22]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[23]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[24]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[25]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[26]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[27]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[28]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[29]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[30]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[31]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[0]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[1]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[2]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[3]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[4]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[5]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[6]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[7]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[8]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[9]                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[10]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[11]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[12]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[13]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[14]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[15]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[16]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[17]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[18]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[19]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[20]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[21]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[22]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[23]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[24]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[25]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[26]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[27]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[28]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[29]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[30]                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[31]                                                                                                                                                                                                                 ;                   ;         ;
; iCLK_28                                                                                                                                                                                                                    ;                   ;         ;
; iCLK_50_2                                                                                                                                                                                                                  ;                   ;         ;
; iCLK_50_3                                                                                                                                                                                                                  ;                   ;         ;
; iCLK_50_4                                                                                                                                                                                                                  ;                   ;         ;
; iEXT_CLOCK                                                                                                                                                                                                                 ;                   ;         ;
; iUART_RTS                                                                                                                                                                                                                  ;                   ;         ;
; iIRDA_RXD                                                                                                                                                                                                                  ;                   ;         ;
; iFLASH_RY_N                                                                                                                                                                                                                ;                   ;         ;
; iOTG_DREQ0                                                                                                                                                                                                                 ;                   ;         ;
; iOTG_DREQ1                                                                                                                                                                                                                 ;                   ;         ;
; iTD1_CLK27                                                                                                                                                                                                                 ;                   ;         ;
; iTD1_D[0]                                                                                                                                                                                                                  ;                   ;         ;
; iTD1_D[1]                                                                                                                                                                                                                  ;                   ;         ;
; iTD1_D[2]                                                                                                                                                                                                                  ;                   ;         ;
; iTD1_D[3]                                                                                                                                                                                                                  ;                   ;         ;
; iTD1_D[4]                                                                                                                                                                                                                  ;                   ;         ;
; iTD1_D[5]                                                                                                                                                                                                                  ;                   ;         ;
; iTD1_D[6]                                                                                                                                                                                                                  ;                   ;         ;
; iTD1_D[7]                                                                                                                                                                                                                  ;                   ;         ;
; iTD1_HS                                                                                                                                                                                                                    ;                   ;         ;
; iTD1_VS                                                                                                                                                                                                                    ;                   ;         ;
; iTD2_CLK27                                                                                                                                                                                                                 ;                   ;         ;
; iTD2_D[0]                                                                                                                                                                                                                  ;                   ;         ;
; iTD2_D[1]                                                                                                                                                                                                                  ;                   ;         ;
; iTD2_D[2]                                                                                                                                                                                                                  ;                   ;         ;
; iTD2_D[3]                                                                                                                                                                                                                  ;                   ;         ;
; iTD2_D[4]                                                                                                                                                                                                                  ;                   ;         ;
; iTD2_D[5]                                                                                                                                                                                                                  ;                   ;         ;
; iTD2_D[6]                                                                                                                                                                                                                  ;                   ;         ;
; iTD2_D[7]                                                                                                                                                                                                                  ;                   ;         ;
; iTD2_HS                                                                                                                                                                                                                    ;                   ;         ;
; iTD2_VS                                                                                                                                                                                                                    ;                   ;         ;
; GPIO_CLKIN_N0                                                                                                                                                                                                              ;                   ;         ;
; GPIO_CLKIN_P0                                                                                                                                                                                                              ;                   ;         ;
; GPIO_CLKIN_N1                                                                                                                                                                                                              ;                   ;         ;
; GPIO_CLKIN_P1                                                                                                                                                                                                              ;                   ;         ;
; iCLK_50                                                                                                                                                                                                                    ;                   ;         ;
; iKEY[0]                                                                                                                                                                                                                    ;                   ;         ;
;      - Reset_Delay:delay1|oRESET                                                                                                                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[0]                                                                                                                                                                                          ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[1]                                                                                                                                                                                          ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[2]                                                                                                                                                                                          ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[3]                                                                                                                                                                                          ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[4]                                                                                                                                                                                          ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[5]                                                                                                                                                                                          ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[6]                                                                                                                                                                                          ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[7]                                                                                                                                                                                          ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[8]                                                                                                                                                                                          ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[9]                                                                                                                                                                                          ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[10]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[11]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[12]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[13]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[14]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[15]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[16]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[17]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[18]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[19]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[20]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[21]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[22]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Reset_Delay:delay1|Cont[23]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|pio_button:the_pio_button|read_mux_out[0]                                                                                                                                                            ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|pio_button:the_pio_button|d1_data_in[0]~feeder                                                                                                                                                       ; 0                 ; 6       ;
; iOTG_INT1                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu:the_cpu|A_ipending_reg_nxt[6]~253                                                                                                                                                                ; 0                 ; 6       ;
; iOTG_INT0                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu:the_cpu|A_ipending_reg_nxt[5]~254                                                                                                                                                                ; 0                 ; 6       ;
; iKEY[2]                                                                                                                                                                                                                    ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_button:the_pio_button|read_mux_out[2]                                                                                                                                                            ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|pio_button:the_pio_button|d1_data_in[2]~feeder                                                                                                                                                       ; 1                 ; 6       ;
; iSW[2]                                                                                                                                                                                                                     ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[2]                                                                                                                                                            ; 0                 ; 6       ;
; iSW[10]                                                                                                                                                                                                                    ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[10]                                                                                                                                                           ; 0                 ; 6       ;
; iKEY[1]                                                                                                                                                                                                                    ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_button:the_pio_button|read_mux_out[1]                                                                                                                                                            ; 1                 ; 6       ;
;      - DE2_70_SOPC:u1|pio_button:the_pio_button|d1_data_in[1]~feeder                                                                                                                                                       ; 1                 ; 6       ;
; iSW[1]                                                                                                                                                                                                                     ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[1]                                                                                                                                                            ; 0                 ; 6       ;
; iSW[17]                                                                                                                                                                                                                    ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[17]                                                                                                                                                           ; 1                 ; 6       ;
; iSW[9]                                                                                                                                                                                                                     ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[9]                                                                                                                                                            ; 0                 ; 6       ;
; iSW[0]                                                                                                                                                                                                                     ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[0]                                                                                                                                                            ; 0                 ; 6       ;
; iSW[16]                                                                                                                                                                                                                    ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[16]                                                                                                                                                           ; 1                 ; 6       ;
; iSW[8]                                                                                                                                                                                                                     ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[8]                                                                                                                                                            ; 1                 ; 6       ;
; iSW[15]                                                                                                                                                                                                                    ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[15]                                                                                                                                                           ; 1                 ; 6       ;
; iSW[7]                                                                                                                                                                                                                     ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[7]                                                                                                                                                            ; 1                 ; 6       ;
; iSW[6]                                                                                                                                                                                                                     ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[6]                                                                                                                                                            ; 0                 ; 6       ;
; iSW[14]                                                                                                                                                                                                                    ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[14]                                                                                                                                                           ; 1                 ; 6       ;
; iSW[5]                                                                                                                                                                                                                     ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[5]                                                                                                                                                            ; 1                 ; 6       ;
; iSW[13]                                                                                                                                                                                                                    ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[13]                                                                                                                                                           ; 1                 ; 6       ;
; iSW[4]                                                                                                                                                                                                                     ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[4]                                                                                                                                                            ; 0                 ; 6       ;
; iSW[12]                                                                                                                                                                                                                    ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[12]                                                                                                                                                           ; 1                 ; 6       ;
; iKEY[3]                                                                                                                                                                                                                    ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_button:the_pio_button|d1_data_in[3]                                                                                                                                                              ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|pio_button:the_pio_button|read_mux_out[3]                                                                                                                                                            ; 0                 ; 6       ;
; iSW[3]                                                                                                                                                                                                                     ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[3]                                                                                                                                                            ; 1                 ; 6       ;
; iSW[11]                                                                                                                                                                                                                    ;                   ;         ;
;      - DE2_70_SOPC:u1|pio_switch:the_pio_switch|read_mux_out[11]                                                                                                                                                           ; 1                 ; 6       ;
; iENET_INT                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|DM9000A_s1_irq_from_sa_clock_crossing_cpu_data_master_module:DM9000A_s1_irq_from_sa_clock_crossing_cpu_data_master|data_in_d1                         ; 1                 ; 6       ;
; iAUD_ADCDAT                                                                                                                                                                                                                ;                   ;         ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4066                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4067                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4068                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4069                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4070                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4071                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4072                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4073                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4074                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4075                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4076                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4077                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4078                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4079                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4080                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4081                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4082                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4083                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4084                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4085                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4086                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4087                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4088                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4089                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4090                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4091                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4092                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4093                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4094                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4095                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4096                                                                                                                ; 0                 ; 6       ;
;      - DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|reg_adc_serial_data~4097                                                                                                                ; 0                 ; 6       ;
; iUART_RXD                                                                                                                                                                                                                  ;                   ;         ;
;      - DE2_70_SOPC:u1|uart:the_uart|uart_rx:the_uart_rx|d1_source_rxd~feeder                                                                                                                                               ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; AUD_BCLK~0                                                                                                                                                                                          ; PIN_E17            ; 244     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_write~80                                                                                                        ; LCCOMB_X57_Y50_N8  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|adcfifo_write~81                                                                                                        ; LCCOMB_X58_Y49_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|always0~0                                                                                                               ; LCCOMB_X56_Y46_N16 ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|dffpipe_mcc:rdaclr|dffe5a[0]                     ; LCFF_X94_Y26_N7    ; 11      ; Async. clear                          ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|valid_rdreq~46                                   ; LCCOMB_X45_Y26_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|valid_wrreq~16                                   ; LCCOMB_X54_Y50_N28 ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|bit_index[0]~1165                                                                                                       ; LCCOMB_X57_Y49_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|dffpipe_mcc:rdaclr|dffe5a[0]                     ; LCFF_X54_Y50_N31   ; 11      ; Async. clear                          ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|valid_rdreq                                      ; LCCOMB_X54_Y47_N22 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|valid_wrreq~43                                   ; LCCOMB_X34_Y25_N8  ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[12]~1929                                                                                                    ; LCCOMB_X58_Y49_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|always2~29                                                                                                                                     ; LCCOMB_X50_Y44_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|reg_fifo_clear                                                                                                                                 ; LCFF_X49_Y44_N1    ; 158     ; Async. clear                          ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|reg_fifo_clear_cnt[0]~681                                                                                                                      ; LCCOMB_X50_Y44_N2  ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|reg_fifo_clear_cnt[0]~682                                                                                                                      ; LCCOMB_X50_Y44_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|reg_readdata[2]~917                                                                                                                            ; LCCOMB_X42_Y29_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|DE2_70_SOPC_reset_clk_25_domain_synch_module:DE2_70_SOPC_reset_clk_25_domain_synch|data_out                                                                                          ; LCFF_X48_Y44_N13   ; 49      ; Async. clear                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; DE2_70_SOPC:u1|DE2_70_SOPC_reset_clk_50_domain_synch_module:DE2_70_SOPC_reset_clk_50_domain_synch|data_out                                                                                          ; LCFF_X48_Y44_N21   ; 64      ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; DE2_70_SOPC:u1|DE2_70_SOPC_reset_pll_c0_system_domain_synch_module:DE2_70_SOPC_reset_pll_c0_system_domain_synch|data_out                                                                            ; LCFF_X49_Y44_N13   ; 2659    ; Async. clear                          ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; DE2_70_SOPC:u1|DE2_70_SOPC_reset_pll_c0_system_domain_synch_module:DE2_70_SOPC_reset_pll_c0_system_domain_synch|data_out                                                                            ; LCFF_X49_Y44_N13   ; 350     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|DM9000A_s1_arbitrator:the_DM9000A_s1|DM9000A_s1_write_n~29                                                                                                                           ; LCCOMB_X45_Y31_N22 ; 17      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|avs_hc_export_OTG_WR_N~206                                                                                                             ; LCCOMB_X32_Y31_N6  ; 17      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|SEG7:the_SEG7|SEG7_IF:the_SEG7_IF|read_data[7]~946                                                                                                                                   ; LCCOMB_X33_Y25_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|SEG7:the_SEG7|SEG7_IF:the_SEG7_IF|reg_file[19]~2651                                                                                                                                  ; LCCOMB_X33_Y25_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|SEG7:the_SEG7|SEG7_IF:the_SEG7_IF|reg_file[24]~2652                                                                                                                                  ; LCCOMB_X33_Y25_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|SEG7:the_SEG7|SEG7_IF:the_SEG7_IF|reg_file[2]~2642                                                                                                                                   ; LCCOMB_X26_Y28_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|SEG7:the_SEG7|SEG7_IF:the_SEG7_IF|reg_file[35]~2653                                                                                                                                  ; LCCOMB_X26_Y28_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|SEG7:the_SEG7|SEG7_IF:the_SEG7_IF|reg_file[44]~2654                                                                                                                                  ; LCCOMB_X25_Y29_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|SEG7:the_SEG7|SEG7_IF:the_SEG7_IF|reg_file[55]~2656                                                                                                                                  ; LCCOMB_X27_Y28_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|SEG7:the_SEG7|SEG7_IF:the_SEG7_IF|reg_file[63]~2657                                                                                                                                  ; LCCOMB_X26_Y29_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|SEG7:the_SEG7|SEG7_IF:the_SEG7_IF|reg_file[9]~2650                                                                                                                                   ; LCCOMB_X27_Y29_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|VGA:the_VGA|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|avs_s1_readdata_oDATA[2]~207                                                                                                             ; LCCOMB_X31_Y27_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|VGA:the_VGA|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mCursor_B[7]~927                                                                                                                         ; LCCOMB_X32_Y28_N18 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|VGA:the_VGA|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mCursor_G[7]~948                                                                                                                         ; LCCOMB_X30_Y25_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|VGA:the_VGA|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mCursor_RGB_N[3]~801                                                                                                                     ; LCCOMB_X32_Y26_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|VGA:the_VGA|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mCursor_R[7]~927                                                                                                                         ; LCCOMB_X30_Y25_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|VGA:the_VGA|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mCursor_X[7]~927                                                                                                                         ; LCCOMB_X29_Y27_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|VGA:the_VGA|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mCursor_Y[7]~927                                                                                                                         ; LCCOMB_X33_Y26_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|VGA:the_VGA|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mOFF_B[7]~927                                                                                                                            ; LCCOMB_X31_Y28_N26 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|VGA:the_VGA|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mOFF_G[7]~927                                                                                                                            ; LCCOMB_X32_Y26_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|VGA:the_VGA|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mOFF_R[7]~927                                                                                                                            ; LCCOMB_X29_Y27_N6  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|VGA:the_VGA|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mON_B[7]~927                                                                                                                             ; LCCOMB_X33_Y26_N8  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|VGA:the_VGA|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mON_G[7]~927                                                                                                                             ; LCCOMB_X31_Y26_N18 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|VGA:the_VGA|VGA_NIOS_CTRL:the_VGA_NIOS_CTRL|mON_R[7]~927                                                                                                                             ; LCCOMB_X31_Y26_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|clock_0:the_clock_0|always0~9                                                                                                                                                        ; LCCOMB_X32_Y31_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|clock_1:the_clock_1|always0~11                                                                                                                                                       ; LCCOMB_X44_Y31_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_dc_rd_addr_cnt[2]~597                                                                                                                                                  ; LCCOMB_X34_Y26_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_dc_rd_data_cnt[2]~617                                                                                                                                                  ; LCCOMB_X39_Y23_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_dc_rd_data_cnt[2]~618                                                                                                                                                  ; LCCOMB_X41_Y24_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_dc_wb_en                                                                                                                                                               ; LCCOMB_X35_Y24_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_dc_wb_update_av_writedata                                                                                                                                              ; LCCOMB_X35_Y24_N16 ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                  ; LCCOMB_X34_Y24_N16 ; 57      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_dc_wr_data_cnt[0]~607                                                                                                                                                  ; LCCOMB_X35_Y24_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_dc_xfer_rd_data_starting                                                                                                                                               ; LCFF_X41_Y24_N17   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_dc_xfer_wr_active                                                                                                                                                      ; LCFF_X45_Y24_N25   ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_ienable_reg[9]~929                                                                                                                                                     ; LCCOMB_X40_Y22_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_ld_align_byte1_fill                                                                                                                                                    ; LCFF_X48_Y21_N1    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_ld_align_sh8                                                                                                                                                           ; LCFF_X45_Y22_N19   ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                           ; LCFF_X48_Y16_N1    ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_slow_inst_result_en~132                                                                                                                                                ; LCCOMB_X41_Y24_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_stall~26                                                                                                                                                               ; LCCOMB_X40_Y21_N20 ; 754     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                      ; LCFF_X36_Y21_N7    ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|Add19~97                                                                                                                                                                 ; LCCOMB_X48_Y15_N4  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|D_ctrl_src2_choose_imm~178                                                                                                                                               ; LCCOMB_X39_Y20_N24 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|D_ic_fill_starting                                                                                                                                                       ; LCCOMB_X33_Y19_N12 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|D_src1_hazard_E                                                                                                                                                          ; LCCOMB_X45_Y18_N24 ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|E_hbreak_req                                                                                                                                                             ; LCCOMB_X39_Y21_N22 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|E_iw[0]                                                                                                                                                                  ; LCFF_X43_Y23_N27   ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|E_iw[4]                                                                                                                                                                  ; LCFF_X43_Y23_N1    ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|F_stall                                                                                                                                                                  ; LCCOMB_X38_Y20_N0  ; 174     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|M_bht_wr_en_unfiltered                                                                                                                                                   ; LCCOMB_X40_Y17_N2  ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|M_br_cond_taken_history[0]~855                                                                                                                                           ; LCCOMB_X39_Y19_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                        ; LCFF_X40_Y18_N9    ; 32      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|M_pipe_flush                                                                                                                                                             ; LCFF_X39_Y21_N5    ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                              ; LCFF_X48_Y15_N9    ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|always103~12                                                                                                                                                             ; LCCOMB_X40_Y21_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|always2~67              ; LCCOMB_X57_Y24_N26 ; 38      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|ir[1]~117               ; LCCOMB_X59_Y25_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|sr[16]~4008             ; LCCOMB_X60_Y26_N6  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|sr[1]~3998              ; LCCOMB_X60_Y26_N0  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|sr[35]~4015             ; LCCOMB_X60_Y26_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|sr[36]~3995             ; LCCOMB_X60_Y26_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|sr[36]~4026             ; LCCOMB_X53_Y26_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|st_updatedr             ; LCFF_X57_Y24_N23   ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|st_updateir             ; LCFF_X57_Y24_N1    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|take_action_ocimem_a~45 ; LCCOMB_X52_Y25_N26 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|take_action_ocimem_a~46 ; LCCOMB_X52_Y25_N20 ; 16      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|take_action_ocimem_b~34 ; LCCOMB_X52_Y25_N4  ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~8                                                            ; LCCOMB_X48_Y26_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|break_readreg[19]~2162                                                                       ; LCCOMB_X52_Y25_N22 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[4]~844                                                                                     ; LCCOMB_X53_Y25_N4  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~3092                                                                                    ; LCCOMB_X52_Y25_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                              ; LCFF_X51_Y25_N3    ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|comb~24                                                                                            ; LCCOMB_X48_Y25_N0  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|d_address_offset_field[0]                                                                                                                                                ; LCFF_X34_Y25_N25   ; 163     ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|d_address_offset_field[1]~143                                                                                                                                            ; LCCOMB_X34_Y27_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|d_writedata[22]~831                                                                                                                                                      ; LCCOMB_X34_Y24_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|dc_data_wr_port_en                                                                                                                                                       ; LCCOMB_X39_Y23_N20 ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|dc_tag_wr_port_en                                                                                                                                                        ; LCCOMB_X39_Y23_N16 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                       ; LCFF_X36_Y24_N1    ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|ic_fill_ap_offset[2]~21                                                                                                                                                  ; LCCOMB_X33_Y20_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|ic_fill_dp_offset_en~1                                                                                                                                                   ; LCCOMB_X33_Y16_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                    ; LCCOMB_X33_Y16_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                              ; LCCOMB_X36_Y20_N8  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu:the_cpu|ic_tag_wren                                                                                                                                                              ; LCCOMB_X36_Y20_N30 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|always2~0                                                                                                                             ; LCCOMB_X41_Y25_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|pre_dbs_count_enable~23                                                                                                               ; LCCOMB_X35_Y14_N18 ; 18      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                               ; LCCOMB_X38_Y24_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|i2c_sdat:the_i2c_sdat|data_dir                                                                                                                                                       ; LCFF_X50_Y27_N23   ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                        ; LCCOMB_X48_Y28_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rst1                                                                                                           ; LCFF_X36_Y20_N17   ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~1893                                                                                               ; LCCOMB_X57_Y24_N20 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[0]~318                                                                                                   ; LCCOMB_X50_Y28_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[1]~319                                                                                                   ; LCCOMB_X50_Y28_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|fifo_rd~41                                                                                                                                                   ; LCCOMB_X50_Y29_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                      ; LCFF_X48_Y28_N1    ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|ien_AF~32                                                                                                                                                    ; LCCOMB_X34_Y28_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~28                          ; LCCOMB_X50_Y29_N0  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~28                          ; LCCOMB_X47_Y29_N0  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|rd_wfifo                                                                                                                                                     ; LCCOMB_X48_Y28_N6  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                     ; LCCOMB_X50_Y29_N16 ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|onchip_mem:the_onchip_mem|wren~2                                                                                                                                                     ; LCCOMB_X32_Y20_N6  ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|pio_button:the_pio_button|always1~33                                                                                                                                                 ; LCCOMB_X48_Y29_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|pio_green_led:the_pio_green_led|always0~15                                                                                                                                           ; LCCOMB_X35_Y29_N12 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|pio_red_led:the_pio_red_led|always0~17                                                                                                                                               ; LCCOMB_X35_Y29_N18 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0                                                                                                                          ; PLL_4              ; 3634    ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; DE2_70_SOPC:u1|pll:the_pll|control_reg_en~18                                                                                                                                                        ; LCCOMB_X35_Y31_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|pll:the_pll|count_done                                                                                                                                                               ; LCFF_X51_Y27_N3    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|pll:the_pll|not_areset                                                                                                                                                               ; LCFF_X1_Y25_N29    ; 7       ; Async. clear                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|PS2_DAT~155                      ; LCCOMB_X65_Y35_N24 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[2]~754                   ; LCCOMB_X53_Y35_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[6]~779               ; LCCOMB_X45_Y29_N24 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[7]~274          ; LCCOMB_X53_Y35_N4  ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|data_count[3]~750                        ; LCCOMB_X39_Y30_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|data_shift_reg[2]~2312                   ; LCCOMB_X39_Y30_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|received_data[7]~1360                    ; LCCOMB_X38_Y30_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|comb~1                                                                                                   ; LCCOMB_X38_Y30_N28 ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|readdata[6]~2248                                                                                         ; LCCOMB_X36_Y29_N10 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_e5b:rd_ptr_msb|_~2        ; LCCOMB_X34_Y30_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_f5b:wr_ptr|_~2            ; LCCOMB_X38_Y30_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_r57:usedw_counter|_~2     ; LCCOMB_X38_Y28_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|pulse_ram_output~119           ; LCCOMB_X38_Y28_N0  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|rd_ptr_lsb~2                   ; LCCOMB_X33_Y30_N10 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|PS2_DAT~155                            ; LCCOMB_X49_Y35_N28 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[3]~754                         ; LCCOMB_X49_Y35_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[1]~722                     ; LCCOMB_X51_Y35_N8  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[3]~274                ; LCCOMB_X49_Y35_N16 ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|data_count[0]~750                              ; LCCOMB_X48_Y30_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|data_shift_reg[3]~2312                         ; LCCOMB_X48_Y30_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|received_data[0]~1360                          ; LCCOMB_X21_Y27_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|comb~1                                                                                                         ; LCCOMB_X26_Y27_N30 ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|readdata[22]~2259                                                                                              ; LCCOMB_X38_Y27_N10 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_e5b:rd_ptr_msb|_~2              ; LCCOMB_X20_Y23_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_f5b:wr_ptr|_~2                  ; LCCOMB_X26_Y27_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_r57:usedw_counter|_~2           ; LCCOMB_X26_Y27_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|pulse_ram_output~125                 ; LCCOMB_X29_Y26_N8  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|rd_ptr_lsb~2                         ; LCCOMB_X20_Y19_N0  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|reset_n_sources~17                                                                                                                                                                   ; LCCOMB_X48_Y27_N4  ; 6       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sd_cmd:the_sd_cmd|data_dir                                                                                                                                                           ; LCFF_X50_Y27_N27   ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sd_dat3:the_sd_dat3|data_dir                                                                                                                                                         ; LCFF_X50_Y27_N5    ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sd_dat:the_sd_dat|data_dir                                                                                                                                                           ; LCFF_X50_Y27_N3    ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|WideOr16~1                                                                                                                                                     ; LCCOMB_X22_Y17_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|active_addr[22]~377                                                                                                                                            ; LCCOMB_X22_Y18_N4  ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|always5~0                                                                                                                                                      ; LCCOMB_X22_Y18_N20 ; 17      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|f_select                                                                                                                                                       ; LCCOMB_X26_Y18_N14 ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_addr[3]~127                                                                                                                                                  ; LCCOMB_X19_Y18_N6  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_next.000001000~212                                                                                                                                           ; LCCOMB_X22_Y18_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_state.000000010                                                                                                                                              ; LCFF_X22_Y18_N23   ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_state.000001000~487                                                                                                                                          ; LCCOMB_X21_Y18_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|sdram_u1_input_efifo_module:the_sdram_u1_input_efifo_module|entry_0[40]~1308                                                                                   ; LCCOMB_X23_Y18_N0  ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|sdram_u1_input_efifo_module:the_sdram_u1_input_efifo_module|entry_1[40]~1308                                                                                   ; LCCOMB_X23_Y18_N18 ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|cpu_data_master_read_data_valid_sdram_u1_s1                                                                                                   ; LCCOMB_X32_Y24_N20 ; 51      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|cpu_instruction_master_read_data_valid_sdram_u1_s1                                                                                            ; LCCOMB_X27_Y22_N2  ; 48      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|rdv_fifo_for_cpu_data_master_to_sdram_u1_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u1_s1|always0~1                                      ; LCCOMB_X25_Y22_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|rdv_fifo_for_cpu_data_master_to_sdram_u1_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u1_s1|always10~1                                     ; LCCOMB_X27_Y22_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|rdv_fifo_for_cpu_data_master_to_sdram_u1_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u1_s1|always12~3                                     ; LCCOMB_X27_Y22_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|rdv_fifo_for_cpu_data_master_to_sdram_u1_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u1_s1|always15~0                                     ; LCCOMB_X27_Y22_N18 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|rdv_fifo_for_cpu_data_master_to_sdram_u1_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u1_s1|always1~3                                      ; LCCOMB_X25_Y22_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|rdv_fifo_for_cpu_data_master_to_sdram_u1_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u1_s1|always2~1                                      ; LCCOMB_X25_Y22_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|rdv_fifo_for_cpu_data_master_to_sdram_u1_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u1_s1|always4~1                                      ; LCCOMB_X25_Y22_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|rdv_fifo_for_cpu_data_master_to_sdram_u1_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u1_s1|always6~1                                      ; LCCOMB_X25_Y22_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|rdv_fifo_for_cpu_data_master_to_sdram_u1_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u1_s1|always8~1                                      ; LCCOMB_X25_Y22_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|sdram_u1_s1_arb_counter_enable~44                                                                                                             ; LCCOMB_X32_Y22_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|sdram_u1_s1_arb_winner~63                                                                                                                     ; LCCOMB_X29_Y22_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|WideOr16~1                                                                                                                                                     ; LCCOMB_X22_Y20_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|active_addr[22]~377                                                                                                                                            ; LCCOMB_X22_Y21_N22 ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|always5~0                                                                                                                                                      ; LCCOMB_X22_Y20_N20 ; 17      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|f_select                                                                                                                                                       ; LCCOMB_X23_Y20_N12 ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_addr[0]~127                                                                                                                                                  ; LCCOMB_X21_Y21_N0  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_next.000001000~220                                                                                                                                           ; LCCOMB_X23_Y21_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_state.000000010                                                                                                                                              ; LCFF_X22_Y21_N25   ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_state.000001000~486                                                                                                                                          ; LCCOMB_X23_Y21_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|sdram_u2_input_efifo_module:the_sdram_u2_input_efifo_module|entry_0[40]~1308                                                                                   ; LCCOMB_X29_Y21_N4  ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|sdram_u2_input_efifo_module:the_sdram_u2_input_efifo_module|entry_1[40]~1308                                                                                   ; LCCOMB_X29_Y21_N8  ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|rdv_fifo_for_cpu_data_master_to_sdram_u2_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u2_s1|always0~1                                      ; LCCOMB_X27_Y23_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|rdv_fifo_for_cpu_data_master_to_sdram_u2_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u2_s1|always10~1                                     ; LCCOMB_X30_Y23_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|rdv_fifo_for_cpu_data_master_to_sdram_u2_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u2_s1|always12~3                                     ; LCCOMB_X27_Y23_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|rdv_fifo_for_cpu_data_master_to_sdram_u2_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u2_s1|always15~0                                     ; LCCOMB_X30_Y23_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|rdv_fifo_for_cpu_data_master_to_sdram_u2_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u2_s1|always1~3                                      ; LCCOMB_X27_Y23_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|rdv_fifo_for_cpu_data_master_to_sdram_u2_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u2_s1|always2~1                                      ; LCCOMB_X27_Y23_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|rdv_fifo_for_cpu_data_master_to_sdram_u2_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u2_s1|always4~1                                      ; LCCOMB_X27_Y23_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|rdv_fifo_for_cpu_data_master_to_sdram_u2_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u2_s1|always6~1                                      ; LCCOMB_X27_Y23_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|rdv_fifo_for_cpu_data_master_to_sdram_u2_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_u2_s1|always8~1                                      ; LCCOMB_X30_Y23_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|sdram_u2_s1_arb_counter_enable~44                                                                                                             ; LCCOMB_X32_Y21_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|sdram_u2_s1_arb_winner~63                                                                                                                     ; LCCOMB_X31_Y21_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|timer:the_timer|always0~0                                                                                                                                                            ; LCCOMB_X40_Y30_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|timer:the_timer|always0~1                                                                                                                                                            ; LCCOMB_X40_Y30_N22 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|timer:the_timer|control_wr_strobe~23                                                                                                                                                 ; LCCOMB_X41_Y30_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|timer:the_timer|period_h_wr_strobe~23                                                                                                                                                ; LCCOMB_X43_Y33_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|timer:the_timer|period_l_wr_strobe~38                                                                                                                                                ; LCCOMB_X43_Y33_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|timer:the_timer|snap_strobe~29                                                                                                                                                       ; LCCOMB_X41_Y30_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|timer_stamp:the_timer_stamp|always0~0                                                                                                                                                ; LCCOMB_X40_Y30_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|timer_stamp:the_timer_stamp|always0~1                                                                                                                                                ; LCCOMB_X41_Y30_N26 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|timer_stamp:the_timer_stamp|control_wr_strobe~23                                                                                                                                     ; LCCOMB_X41_Y30_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|timer_stamp:the_timer_stamp|period_h_wr_strobe~23                                                                                                                                    ; LCCOMB_X43_Y33_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|timer_stamp:the_timer_stamp|period_l_wr_strobe~38                                                                                                                                    ; LCCOMB_X43_Y33_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|timer_stamp:the_timer_stamp|snap_strobe~36                                                                                                                                           ; LCCOMB_X43_Y33_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|tristate_bridge_flash_avalon_slave_arb_counter_enable~20                                        ; LCCOMB_X33_Y22_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|tristate_bridge_flash_avalon_slave_arbitrator:the_tristate_bridge_flash_avalon_slave|tristate_bridge_flash_avalon_slave_arb_winner~65                                                ; LCCOMB_X34_Y22_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|ssram_s1_in_a_write_cycle                                                                       ; LCCOMB_X36_Y14_N10 ; 33      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|uart:the_uart|uart_regs:the_uart_regs|control_wr_strobe~31                                                                                                                           ; LCCOMB_X41_Y32_N4  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|uart:the_uart|uart_regs:the_uart_regs|tx_wr_strobe~24                                                                                                                                ; LCCOMB_X36_Y32_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|uart:the_uart|uart_rx:the_uart_rx|got_new_char                                                                                                                                       ; LCCOMB_X44_Y33_N22 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|uart:the_uart|uart_rx:the_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[7]~1443                                                                                        ; LCCOMB_X44_Y33_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|uart:the_uart|uart_tx:the_uart_tx|always4~0                                                                                                                                          ; LCCOMB_X34_Y32_N6  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:u1|uart:the_uart|uart_tx:the_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_in[1]~191                                                                                  ; LCCOMB_X35_Y32_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:delay1|Equal0~247                                                                                                                                                                       ; LCCOMB_X48_Y27_N12 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                        ; JTAG_X1_Y26_N0     ; 205     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                        ; JTAG_X1_Y26_N0     ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; iCLK_25                                                                                                                                                                                             ; LCFF_X94_Y26_N15   ; 51      ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; iCLK_50                                                                                                                                                                                             ; PIN_AD15           ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; iCLK_50                                                                                                                                                                                             ; PIN_AD15           ; 99      ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; iKEY[0]                                                                                                                                                                                             ; PIN_T29            ; 27      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                                                                     ; LCFF_X59_Y23_N19   ; 35      ; Async. clear                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL~_wirecell                                                                                                                                                           ; LCCOMB_X59_Y25_N22 ; 159     ; Async. clear                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                               ; LCCOMB_X57_Y22_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~1                                                                                                                                                               ; LCCOMB_X57_Y22_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~112                                                                                                                                                              ; LCCOMB_X57_Y22_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENABLE[2]~113                                                                                                                                                              ; LCCOMB_X57_Y22_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~21                                                                                                                                                              ; LCCOMB_X57_Y23_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRSR_ENA~24                                                                                                                                                                    ; LCCOMB_X57_Y22_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|comb~78                                                                                                                                                                        ; LCCOMB_X57_Y23_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                           ; LCFF_X60_Y23_N1    ; 23      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]~596                                                                                                                                                        ; LCCOMB_X56_Y22_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                             ; LCFF_X59_Y23_N23   ; 13      ; Async. clear                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                            ; LCFF_X59_Y23_N15   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                            ; LCFF_X59_Y23_N11   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                             ; LCFF_X59_Y23_N29   ; 49      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                             ; LCFF_X58_Y24_N31   ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|WORD_SR[0]~1244                                                                                                                                        ; LCCOMB_X57_Y23_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~467                                                                                                                                    ; LCCOMB_X57_Y23_N0  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~468                                                                                                                                    ; LCCOMB_X57_Y23_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                            ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|dffpipe_mcc:rdaclr|dffe5a[0] ; LCFF_X94_Y26_N7    ; 11      ; Global Clock         ; GCLK5            ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|dffpipe_mcc:rdaclr|dffe5a[0] ; LCFF_X54_Y50_N31   ; 11      ; Global Clock         ; GCLK10           ; --                        ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|reg_fifo_clear                                                                                                             ; LCFF_X49_Y44_N1    ; 158     ; Global Clock         ; GCLK11           ; --                        ;
; DE2_70_SOPC:u1|DE2_70_SOPC_reset_clk_25_domain_synch_module:DE2_70_SOPC_reset_clk_25_domain_synch|data_out                                                                      ; LCFF_X48_Y44_N13   ; 49      ; Global Clock         ; GCLK8            ; --                        ;
; DE2_70_SOPC:u1|DE2_70_SOPC_reset_clk_50_domain_synch_module:DE2_70_SOPC_reset_clk_50_domain_synch|data_out                                                                      ; LCFF_X48_Y44_N21   ; 64      ; Global Clock         ; GCLK1            ; --                        ;
; DE2_70_SOPC:u1|DE2_70_SOPC_reset_pll_c0_system_domain_synch_module:DE2_70_SOPC_reset_pll_c0_system_domain_synch|data_out                                                        ; LCFF_X49_Y44_N13   ; 2659    ; Global Clock         ; GCLK9            ; --                        ;
; DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0                                                                                                      ; PLL_4              ; 3634    ; Global Clock         ; GCLK15           ; --                        ;
; DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk1                                                                                                      ; PLL_4              ; 3       ; Global Clock         ; GCLK12           ; --                        ;
; DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk2                                                                                                      ; PLL_4              ; 1       ; Global Clock         ; GCLK13           ; --                        ;
; DE2_70_SOPC:u1|pll:the_pll|not_areset                                                                                                                                           ; LCFF_X1_Y25_N29    ; 7       ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                    ; JTAG_X1_Y26_N0     ; 205     ; Global Clock         ; GCLK3            ; --                        ;
; iCLK_25                                                                                                                                                                         ; LCFF_X94_Y26_N15   ; 51      ; Global Clock         ; GCLK6            ; --                        ;
; iCLK_50                                                                                                                                                                         ; PIN_AD15           ; 99      ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                                                 ; LCFF_X59_Y23_N19   ; 35      ; Global Clock         ; GCLK7            ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL~_wirecell                                                                                                                                       ; LCCOMB_X59_Y25_N22 ; 159     ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                         ; LCFF_X59_Y23_N23   ; 13      ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; DE2_70_SOPC:u1|cpu:the_cpu|A_stall~26                                                                                                                                                   ; 754     ;
; DE2_70_SOPC:u1|DE2_70_SOPC_reset_pll_c0_system_domain_synch_module:DE2_70_SOPC_reset_pll_c0_system_domain_synch|data_out                                                                ; 349     ;
; AUD_BCLK~0                                                                                                                                                                              ; 244     ;
; DE2_70_SOPC:u1|cpu:the_cpu|F_stall                                                                                                                                                      ; 174     ;
; DE2_70_SOPC:u1|cpu:the_cpu|d_address_offset_field[0]                                                                                                                                    ; 163     ;
; DE2_70_SOPC:u1|cpu:the_cpu|d_address_offset_field[1]                                                                                                                                    ; 138     ;
; DE2_70_SOPC:u1|cpu:the_cpu|d_read                                                                                                                                                       ; 128     ;
; DE2_70_SOPC:u1|cpu:the_cpu|d_address_offset_field[2]                                                                                                                                    ; 98      ;
; DE2_70_SOPC:u1|cpu:the_cpu|d_write                                                                                                                                                      ; 89      ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_mul_stall                                                                                                                                                  ; 73      ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|break_readreg[19]~2162                                                           ; 64      ;
; DE2_70_SOPC:u1|cpu:the_cpu|E_ctrl_dst_data_sel_cmp                                                                                                                                      ; 61      ;
; ~GND                                                                                                                                                                                    ; 59      ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|m_state.000010000                                                                                                                                  ; 58      ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                      ; 57      ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|m_state.000010000                                                                                                                                  ; 57      ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_dc_fill_active                                                                                                                                             ; 55      ;
; DE2_70_SOPC:u1|cpu:the_cpu|d_writedata[0]                                                                                                                                               ; 54      ;
; DE2_70_SOPC:u1|ISP1362_dc_arbitrator:the_ISP1362_dc|cpu_data_master_qualified_request_ISP1362_dc~220                                                                                    ; 52      ;
; DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|cpu_data_master_read_data_valid_sdram_u2_s1                                                                                       ; 51      ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|cpu_data_master_read_data_valid_sdram_u1_s1                                                                                       ; 51      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                 ; 49      ;
; DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|cpu_instruction_master_read_data_valid_sdram_u2_s1                                                                                ; 48      ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|cpu_instruction_master_read_data_valid_sdram_u1_s1                                                                                ; 48      ;
; DE2_70_SOPC:u1|cpu:the_cpu|E_src1[7]~431                                                                                                                                                ; 48      ;
; DE2_70_SOPC:u1|cpu:the_cpu|E_src1[7]~430                                                                                                                                                ; 48      ;
; DE2_70_SOPC:u1|cpu:the_cpu|D_src2_reg[3]~1427                                                                                                                                           ; 48      ;
; DE2_70_SOPC:u1|cpu:the_cpu|D_src2_reg[3]~1426                                                                                                                                           ; 48      ;
; DE2_70_SOPC:u1|cpu:the_cpu|d_address_line_field[0]                                                                                                                                      ; 47      ;
; DE2_70_SOPC:u1|SEG7:the_SEG7|SEG7_IF:the_SEG7_IF|Decoder0~181                                                                                                                           ; 45      ;
; DE2_70_SOPC:u1|sdram_u1_s1_arbitrator:the_sdram_u1_s1|cpu_data_master_granted_sdram_u1_s1~30                                                                                            ; 44      ;
; DE2_70_SOPC:u1|sdram_u2_s1_arbitrator:the_sdram_u2_s1|cpu_data_master_granted_sdram_u2_s1~30                                                                                            ; 44      ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|sdram_u2_input_efifo_module:the_sdram_u2_input_efifo_module|rd_address                                                                             ; 44      ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|sdram_u1_input_efifo_module:the_sdram_u1_input_efifo_module|rd_address                                                                             ; 44      ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|sdram_u2_input_efifo_module:the_sdram_u2_input_efifo_module|entry_0[40]~1308                                                                       ; 43      ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|sdram_u2_input_efifo_module:the_sdram_u2_input_efifo_module|entry_1[40]~1308                                                                       ; 43      ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|sdram_u1_input_efifo_module:the_sdram_u1_input_efifo_module|entry_0[40]~1308                                                                       ; 43      ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|sdram_u1_input_efifo_module:the_sdram_u1_input_efifo_module|entry_1[40]~1308                                                                       ; 43      ;
; DE2_70_SOPC:u1|cpu:the_cpu|M_pipe_flush                                                                                                                                                 ; 43      ;
; DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|active_addr[22]~377                                                                                                                                ; 43      ;
; DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|active_addr[22]~377                                                                                                                                ; 43      ;
; AUD_DACLRCK~0                                                                                                                                                                           ; 42      ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_dc_valid_st_bypass_hit                                                                                                                                     ; 42      ;
; DE2_70_SOPC:u1|cpu:the_cpu|A_en_d1                                                                                                                                                      ; 41      ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|ir[0]       ; 41      ;
; DE2_70_SOPC:u1|cpu:the_cpu|d_writedata[3]                                                                                                                                               ; 41      ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|st_updatedr ; 40      ;
; DE2_70_SOPC:u1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[8]~126                                                                          ; 40      ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|dac_is_left                                                                                                 ; 40      ;
; DE2_70_SOPC:u1|cpu:the_cpu|d_writedata[2]                                                                                                                                               ; 40      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                             ; Location                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|altsyncram_9ku:fifo_ram|altsyncram_lg91:altsyncram3|ALTSYNCRAM                               ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None                            ; M4K_X55_Y50, M4K_X55_Y49                                                                                                                                                                                       ;
; DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|altsyncram_9ku:fifo_ram|altsyncram_lg91:altsyncram3|ALTSYNCRAM                               ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None                            ; M4K_X55_Y47, M4K_X55_Y48                                                                                                                                                                                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_b4e1:auto_generated|altsyncram_abn1:altsyncram1|ALTSYNCRAM                                                                                               ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; yes                     ; yes                    ; no                      ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_bht_ram.mif                 ; M4K_X37_Y15                                                                                                                                                                                                    ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_uce1:auto_generated|altsyncram_chp1:altsyncram1|ALTSYNCRAM                                                                                       ; AUTO ; True Dual Port   ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                            ; M4K_X55_Y23, M4K_X55_Y21, M4K_X55_Y22, M4K_X55_Y20                                                                                                                                                             ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_lde1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 19           ; 64           ; 19           ; yes                    ; no                      ; yes                    ; no                      ; 1216  ; 64                          ; 19                          ; 64                          ; 19                          ; 1216                ; 1    ; cpu_dc_tag_ram.mif              ; M4K_X37_Y23                                                                                                                                                                                                    ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_reb1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                            ; M4K_X55_Y24                                                                                                                                                                                                    ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cub1:auto_generated|altsyncram_k1l1:altsyncram1|ALTSYNCRAM                                                                                       ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                            ; M4K_X37_Y27, M4K_X37_Y26, M4K_X37_Y24, M4K_X37_Y22, M4K_X37_Y17, M4K_X37_Y18, M4K_X37_Y21, M4K_X37_Y25                                                                                                         ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_mge1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; cpu_ic_tag_ram.mif              ; M4K_X37_Y16                                                                                                                                                                                                    ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif ; M4K_X55_Y26, M4K_X55_Y25                                                                                                                                                                                       ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_l6e1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                ; M4K_X37_Y19                                                                                                                                                                                                    ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_m6e1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                ; M4K_X37_Y20                                                                                                                                                                                                    ;
; DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M4K_X55_Y28                                                                                                                                                                                                    ;
; DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M4K_X55_Y29                                                                                                                                                                                                    ;
; DE2_70_SOPC:u1|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_3jb1:auto_generated|ALTSYNCRAM                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 16   ; onchip_mem.hex                  ; M4K_X17_Y20, M4K_X37_Y14, M4K_X17_Y13, M4K_X37_Y13, M4K_X17_Y19, M4K_X55_Y18, M4K_X17_Y14, M4K_X55_Y17, M4K_X17_Y17, M4K_X55_Y19, M4K_X17_Y15, M4K_X55_Y14, M4K_X17_Y18, M4K_X55_Y16, M4K_X17_Y16, M4K_X55_Y15 ;
; DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|altsyncram_rqd1:FIFOram|altsyncram_mbj1:altsyncram1|ALTSYNCRAM             ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                            ; M4K_X37_Y30                                                                                                                                                                                                    ;
; DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|altsyncram_rqd1:FIFOram|altsyncram_mbj1:altsyncram1|ALTSYNCRAM                   ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                            ; M4K_X17_Y27                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 300               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 150               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 150               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 300               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X46_Y16_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_70_SOPC:u1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X46_Y17_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 11,322 / 197,592 ( 6 % )  ;
; C16 interconnects          ; 555 / 6,270 ( 9 % )       ;
; C4 interconnects           ; 6,023 / 123,120 ( 5 % )   ;
; Direct links               ; 1,908 / 197,592 ( < 1 % ) ;
; Global clocks              ; 16 / 16 ( 100 % )         ;
; Local interconnects        ; 3,444 / 68,416 ( 5 % )    ;
; R24 interconnects          ; 857 / 5,926 ( 14 % )      ;
; R4 interconnects           ; 7,940 / 167,484 ( 5 % )   ;
+----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.46) ; Number of LABs  (Total = 546) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 26                            ;
; 2                                           ; 21                            ;
; 3                                           ; 14                            ;
; 4                                           ; 17                            ;
; 5                                           ; 6                             ;
; 6                                           ; 9                             ;
; 7                                           ; 8                             ;
; 8                                           ; 12                            ;
; 9                                           ; 13                            ;
; 10                                          ; 17                            ;
; 11                                          ; 21                            ;
; 12                                          ; 22                            ;
; 13                                          ; 20                            ;
; 14                                          ; 21                            ;
; 15                                          ; 49                            ;
; 16                                          ; 270                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.42) ; Number of LABs  (Total = 546) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 386                           ;
; 1 Clock                            ; 478                           ;
; 1 Clock enable                     ; 219                           ;
; 1 Sync. clear                      ; 24                            ;
; 1 Sync. load                       ; 57                            ;
; 2 Async. clears                    ; 25                            ;
; 2 Clock enables                    ; 98                            ;
; 2 Clocks                           ; 36                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.36) ; Number of LABs  (Total = 546) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 13                            ;
; 2                                            ; 18                            ;
; 3                                            ; 3                             ;
; 4                                            ; 19                            ;
; 5                                            ; 6                             ;
; 6                                            ; 9                             ;
; 7                                            ; 4                             ;
; 8                                            ; 12                            ;
; 9                                            ; 5                             ;
; 10                                           ; 7                             ;
; 11                                           ; 8                             ;
; 12                                           ; 6                             ;
; 13                                           ; 12                            ;
; 14                                           ; 14                            ;
; 15                                           ; 9                             ;
; 16                                           ; 17                            ;
; 17                                           ; 20                            ;
; 18                                           ; 28                            ;
; 19                                           ; 16                            ;
; 20                                           ; 29                            ;
; 21                                           ; 27                            ;
; 22                                           ; 34                            ;
; 23                                           ; 35                            ;
; 24                                           ; 22                            ;
; 25                                           ; 41                            ;
; 26                                           ; 20                            ;
; 27                                           ; 26                            ;
; 28                                           ; 23                            ;
; 29                                           ; 14                            ;
; 30                                           ; 17                            ;
; 31                                           ; 10                            ;
; 32                                           ; 22                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.23) ; Number of LABs  (Total = 546) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 41                            ;
; 2                                               ; 30                            ;
; 3                                               ; 21                            ;
; 4                                               ; 24                            ;
; 5                                               ; 15                            ;
; 6                                               ; 27                            ;
; 7                                               ; 36                            ;
; 8                                               ; 59                            ;
; 9                                               ; 43                            ;
; 10                                              ; 44                            ;
; 11                                              ; 29                            ;
; 12                                              ; 35                            ;
; 13                                              ; 30                            ;
; 14                                              ; 29                            ;
; 15                                              ; 18                            ;
; 16                                              ; 35                            ;
; 17                                              ; 4                             ;
; 18                                              ; 5                             ;
; 19                                              ; 7                             ;
; 20                                              ; 1                             ;
; 21                                              ; 2                             ;
; 22                                              ; 1                             ;
; 23                                              ; 4                             ;
; 24                                              ; 2                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 1                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.65) ; Number of LABs  (Total = 546) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 5                             ;
; 3                                            ; 23                            ;
; 4                                            ; 21                            ;
; 5                                            ; 14                            ;
; 6                                            ; 12                            ;
; 7                                            ; 20                            ;
; 8                                            ; 25                            ;
; 9                                            ; 17                            ;
; 10                                           ; 19                            ;
; 11                                           ; 20                            ;
; 12                                           ; 10                            ;
; 13                                           ; 18                            ;
; 14                                           ; 15                            ;
; 15                                           ; 14                            ;
; 16                                           ; 14                            ;
; 17                                           ; 18                            ;
; 18                                           ; 9                             ;
; 19                                           ; 21                            ;
; 20                                           ; 19                            ;
; 21                                           ; 26                            ;
; 22                                           ; 12                            ;
; 23                                           ; 24                            ;
; 24                                           ; 10                            ;
; 25                                           ; 20                            ;
; 26                                           ; 14                            ;
; 27                                           ; 15                            ;
; 28                                           ; 20                            ;
; 29                                           ; 15                            ;
; 30                                           ; 20                            ;
; 31                                           ; 18                            ;
; 32                                           ; 32                            ;
; 33                                           ; 3                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+----------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                              ;
+------------------------------------------------------------------+---------------------------------+
; Name                                                             ; Value                           ;
+------------------------------------------------------------------+---------------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 6                               ;
; Mid Slack - Fit Attempt 1                                        ; -5934                           ;
; Internal Atom Count - Fit Attempt 1                              ; 9891                            ;
; LE/ALM Count - Fit Attempt 1                                     ; 6779                            ;
; LAB Count - Fit Attempt 1                                        ; 628                             ;
; Outputs per Lab - Fit Attempt 1                                  ; 7.400                           ;
; Inputs per LAB - Fit Attempt 1                                   ; 13.911                          ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.846                           ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:514;1:101;2:13                ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:183;1:225;2:181;3:29;4:10     ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:57;1:141;2:245;3:150;4:32;5:3 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:628                           ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:53;1:110;2:387;3:37;4:41      ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:203;1:420;2:5                 ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:185;1:339;2:104               ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:39;1:253;2:336                ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:39;1:481;2:108                ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:350;1:278                     ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:590;1:38                      ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:602;1:26                      ;
; LEs in Chains - Fit Attempt 1                                    ; 634                             ;
; LEs in Long Chains - Fit Attempt 1                               ; 302                             ;
; LABs with Chains - Fit Attempt 1                                 ; 67                              ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 1                               ;
; Time - Fit Attempt 1                                             ; 16                              ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.938                           ;
+------------------------------------------------------------------+---------------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Wire Use - Fit Attempt 1      ; 3      ;
; Early Slack - Fit Attempt 1         ; -5927  ;
; Mid Wire Use - Fit Attempt 1        ; 6      ;
; Mid Slack - Fit Attempt 1           ; -4059  ;
; Late Wire Use - Fit Attempt 1       ; 7      ;
; Late Slack - Fit Attempt 1          ; -4059  ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Time - Fit Attempt 1                ; 121    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 21.986 ;
+-------------------------------------+--------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; -1944  ;
; Early Wire Use - Fit Attempt 1      ; 6      ;
; Peak Regional Wire - Fit Attempt 1  ; 38     ;
; Mid Slack - Fit Attempt 1           ; -2288  ;
; Late Slack - Fit Attempt 1          ; -2288  ;
; Late Wire Use - Fit Attempt 1       ; 6      ;
; Time - Fit Attempt 1                ; 41     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 19.111 ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
    Info: Processing started: Tue Nov 20 09:59:14 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE2_70_NET -c DE2_70_NET
Info: Selected device EP2C70F896C6 for design "DE2_70_NET"
Warning: The high junction temperature operating condition is not set. Assuming a default value of '85'.
Warning: The low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning: Implemented PLL "DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|pll" as Cyclone II PLL type, but with warnings
    Warning: Can't achieve requested value -65.0 degrees for clock output DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk1 of parameter phase shift -- achieved value of -67.5 degrees
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of -68 degrees (-1875 ps) for DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 4, clock division of 11, and phase shift of 0 degrees (0 ps) for DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk2 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: The Fitter has identified 2 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 10865 of 10865 atoms in partition Top
    Info: Previous placement does not exist for 189 of 189 atoms in partition sld_hub:sld_hub_inst
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location G7
    Info: Pin ~nCSO~ is reserved at location K9
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Automatically promoted node DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info: Automatically promoted node DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info: Automatically promoted node DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info: Automatically promoted node iCLK_50 (placed in PIN AD15 (CLK13, LVDSCLK6p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node iCLK_25
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node iCLK_25 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node iCLK_25~3
        Info: Destination node oENET_CLK
Info: Automatically promoted node DE2_70_SOPC:u1|DE2_70_SOPC_reset_pll_c0_system_domain_synch_module:DE2_70_SOPC_reset_pll_c0_system_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_f5b:wr_ptr|counter_reg_bit5a[7]
        Info: Destination node DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_f5b:wr_ptr|counter_reg_bit5a[6]
        Info: Destination node DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_f5b:wr_ptr|counter_reg_bit5a[5]
        Info: Destination node DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_f5b:wr_ptr|counter_reg_bit5a[4]
        Info: Destination node DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_f5b:wr_ptr|counter_reg_bit5a[3]
        Info: Destination node DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_f5b:wr_ptr|counter_reg_bit5a[2]
        Info: Destination node DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_f5b:wr_ptr|counter_reg_bit5a[1]
        Info: Destination node DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_f5b:wr_ptr|counter_reg_bit5a[0]
        Info: Destination node DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_r57:usedw_counter|counter_reg_bit4a[7]
        Info: Destination node DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|scfifo:Incoming_Data_FIFO|scfifo_tr31:auto_generated|a_dpfifo_gj31:dpfifo|cntr_r57:usedw_counter|counter_reg_bit4a[6]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node sld_hub:sld_hub_inst|CLR_SIGNAL~_wirecell 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module:the_cpu_jtag_debug_module1|ir[1]~117
        Info: Destination node DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetlatch~182
        Info: Destination node DE2_70_SOPC:u1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetlatch~183
Info: Automatically promoted node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|reg_fifo_clear 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_to_dac~90
        Info: Destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|always0~0
        Info: Destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|reg_fifo_clear~70
        Info: Destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|reg_fifo_clear_cnt[0]~682
        Info: Destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index~1987
        Info: Destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index~1988
        Info: Destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index~1989
        Info: Destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index~1990
        Info: Destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|bit_index~1991
        Info: Destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|data_to_dac[12]~1929
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node DE2_70_SOPC:u1|DE2_70_SOPC_reset_clk_50_domain_synch_module:DE2_70_SOPC_reset_clk_50_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node DE2_70_SOPC:u1|DE2_70_SOPC_reset_clk_25_domain_synch_module:DE2_70_SOPC_reset_clk_25_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node oENET_RESET_N
Info: Automatically promoted node sld_hub:sld_hub_inst|CLR_SIGNAL 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|CLR_SIGNAL~_wirecell
Info: Automatically promoted node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state~446
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state~5
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]~_wirecell
Info: Automatically promoted node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|dffpipe_mcc:rdaclr|dffe5a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|dffpipe_mcc:rdaclr|dffe5a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node DE2_70_SOPC:u1|pll:the_pll|not_areset 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Ignoring invalid fast I/O register assignments
Info: Finished register packing: elapsed time is 00:00:06
    Extra Info: Packed 2 registers into blocks of type EC
    Extra Info: Packed 335 registers into blocks of type I/O
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Created 148 register duplicates
Warning: PLL "DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|pll" output port clk[1] feeds output pin "oSRAM_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|pll" output port clk[1] feeds output pin "oDRAM0_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|pll" output port clk[1] feeds output pin "oDRAM1_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "DE2_70_SOPC:u1|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|pll" output port clk[2] feeds output pin "oAUD_XCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_DAT" is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:16
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:02:01
Info: Estimated most critical path is register to register delay of 7.596 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X34_Y24; Fanout = 4; REG Node = 'DE2_70_SOPC:u1|cpu:the_cpu|d_address_tag_field[12]'
    Info: 2: + IC(0.473 ns) + CELL(0.150 ns) = 0.623 ns; Loc. = LAB_X34_Y24; Fanout = 1; COMB Node = 'DE2_70_SOPC:u1|VGA_s1_arbitrator:the_VGA_s1|cpu_data_master_requests_VGA_s1~52'
    Info: 3: + IC(0.891 ns) + CELL(0.150 ns) = 1.664 ns; Loc. = LAB_X34_Y25; Fanout = 7; COMB Node = 'DE2_70_SOPC:u1|VGA_s1_arbitrator:the_VGA_s1|cpu_data_master_requests_VGA_s1~53'
    Info: 4: + IC(0.145 ns) + CELL(0.393 ns) = 2.202 ns; Loc. = LAB_X34_Y25; Fanout = 9; COMB Node = 'DE2_70_SOPC:u1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module~50'
    Info: 5: + IC(0.127 ns) + CELL(0.437 ns) = 2.766 ns; Loc. = LAB_X34_Y25; Fanout = 5; COMB Node = 'DE2_70_SOPC:u1|AUDIO_s1_arbitrator:the_AUDIO_s1|cpu_data_master_requests_AUDIO_s1'
    Info: 6: + IC(0.290 ns) + CELL(0.275 ns) = 3.331 ns; Loc. = LAB_X34_Y25; Fanout = 4; COMB Node = 'DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|always0~25'
    Info: 7: + IC(0.145 ns) + CELL(0.420 ns) = 3.896 ns; Loc. = LAB_X34_Y25; Fanout = 362; COMB Node = 'DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|valid_wrreq~43'
    Info: 8: + IC(2.224 ns) + CELL(0.414 ns) = 6.534 ns; Loc. = LAB_X51_Y47; Fanout = 2; COMB Node = 'DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|parity~COUT'
    Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 6.605 ns; Loc. = LAB_X51_Y47; Fanout = 2; COMB Node = 'DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|countera0~COUT'
    Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 6.676 ns; Loc. = LAB_X51_Y47; Fanout = 2; COMB Node = 'DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|countera1~COUT'
    Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 6.747 ns; Loc. = LAB_X51_Y47; Fanout = 2; COMB Node = 'DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|countera2~COUT'
    Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 6.818 ns; Loc. = LAB_X51_Y47; Fanout = 2; COMB Node = 'DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|countera3~COUT'
    Info: 13: + IC(0.000 ns) + CELL(0.071 ns) = 6.889 ns; Loc. = LAB_X51_Y47; Fanout = 2; COMB Node = 'DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|countera4~COUT'
    Info: 14: + IC(0.000 ns) + CELL(0.071 ns) = 6.960 ns; Loc. = LAB_X51_Y47; Fanout = 2; COMB Node = 'DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|countera5~COUT'
    Info: 15: + IC(0.000 ns) + CELL(0.071 ns) = 7.031 ns; Loc. = LAB_X51_Y47; Fanout = 2; COMB Node = 'DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|countera6~COUT'
    Info: 16: + IC(0.000 ns) + CELL(0.071 ns) = 7.102 ns; Loc. = LAB_X51_Y47; Fanout = 1; COMB Node = 'DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|countera7~COUT'
    Info: 17: + IC(0.000 ns) + CELL(0.410 ns) = 7.512 ns; Loc. = LAB_X51_Y47; Fanout = 1; COMB Node = 'DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|countera8'
    Info: 18: + IC(0.000 ns) + CELL(0.084 ns) = 7.596 ns; Loc. = LAB_X51_Y47; Fanout = 2; REG Node = 'DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|a_graycounter_7fc:wrptr_g1p|counter_ffa8'
    Info: Total cell delay = 3.301 ns ( 43.46 % )
    Info: Total interconnect delay = 4.295 ns ( 56.54 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 5% of the available device resources
    Info: Peak interconnect usage is 38% of the available device resources in the region that extends from location X36_Y13 to location X47_Y25
Info: Fitter routing operations ending: elapsed time is 00:00:41
Info: The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info: Started post-fitting delay annotation
Warning: Found 472 output pins without output pin load capacitance assignment
    Info: Pin "oTD1_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oTD2_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DPA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DPA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DPA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DPA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ15_AM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PS2_KBDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PS2_KBCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PS2_MSDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PS2_MSCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oUART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oUART_CTS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oIRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_LDQM0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_LDQM0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_UDQM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_UDQM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_BA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_BA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_BA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_BA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_WP_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_BYTE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_ADSC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_ADSP_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_ADV_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_BE_N[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_BE_N[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_BE_N[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_BE_N[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_CE1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_CE2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_CE3_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_GW_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oI2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_CLOCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_BLANK_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_SYNC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_IOW_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_IOR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oAUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oAUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_CLKOUT_N0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_CLKOUT_P0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_CLKOUT_N1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_CLKOUT_P1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node DE2_70_SOPC:u1|DE2_70_SOPC_reset_clk_25_domain_synch_module:DE2_70_SOPC_reset_clk_25_domain_synch|data_out~clkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_edge_to_pulse:write_request_edge_to_pulse|data_in_d1 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_slave_read_request_sync_module:clock_1_slave_read_request_sync|data_in_d1 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_slave_read_request_sync_module:clock_1_slave_read_request_sync|data_out -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_slave_write_request_sync_module:clock_1_slave_write_request_sync|data_in_d1 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_slave_write_request_sync_module:clock_1_slave_write_request_sync|data_out -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_master_FSM:master_FSM|master_state.001 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|clock_1_edge_to_pulse:read_request_edge_to_pulse|data_in_d1 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|master_writedata[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|master_writedata[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|master_writedata[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|master_writedata[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|master_writedata[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|master_writedata[13] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|master_writedata[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|master_writedata[9] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|master_writedata[10] -- routed using non-global resources
Info: Node sld_hub:sld_hub_inst|CLR_SIGNAL~clkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_aoi:auto_generated|dffe1a[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_aoi:auto_generated|dffe1a[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_aoi:auto_generated|dffe1a[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_aoi:auto_generated|dffe1a[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:BROADCAST|Q[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_aoi:auto_generated|dffe1a[7] -- routed using non-global resources
Info: Node DE2_70_SOPC:u1|DE2_70_SOPC_reset_clk_50_domain_synch_module:DE2_70_SOPC_reset_clk_50_domain_synch|data_out~clkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|clock_0_slave_write_request_sync_module:clock_0_slave_write_request_sync|data_in_d1 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|master_writedata[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|master_nativeaddress[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|master_writedata[14] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|slave_readdata_p1[9] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|slave_readdata_p1[13] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|slave_readdata_p1[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|slave_readdata_p1[12] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|slave_readdata_p1[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|slave_readdata_p1[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|slave_readdata_p1[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|slave_readdata_p1[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|master_writedata[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|master_writedata[10] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|master_writedata[15] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|master_writedata[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|master_writedata[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|master_writedata[11] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_0:the_clock_0|master_writedata[6] -- routed using non-global resources
Info: Node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|dffpipe_mcc:rdaclr|dffe5a[0]~clkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_DAC:DAC_Instance|audio_fifo:dac_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|p0addr -- routed using non-global resources
Info: Node sld_hub:sld_hub_inst|CLR_SIGNAL~_wirecellclkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_req -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_valid -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[5] -- routed using non-global resources
Info: Node DE2_70_SOPC:u1|DE2_70_SOPC_reset_pll_c0_system_domain_synch_module:DE2_70_SOPC_reset_pll_c0_system_domain_synch|data_out~clkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|pio_switch:the_pio_switch|readdata[12] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|pio_switch:the_pio_switch|readdata[11] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|slave_readdata[11] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|clock_1:the_clock_1|slave_readdata[12] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|cpu:the_cpu|d_byteenable[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|cpu:the_cpu|d_byteenable[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|cpu:the_cpu|d_byteenable[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|d1_reasons_to_wait -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_addend[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_addend[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|cpu:the_cpu|d_byteenable[3] -- routed using non-global resources
Info: Node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|reg_fifo_clear~clkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|rdemp_eq_comp_msb_aeb -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe8a[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe7a[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe7a[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe7a[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe7a[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe8a[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe8a[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node DE2_70_SOPC:u1|AUDIO:the_AUDIO|AUDIO_IF:the_AUDIO_IF|AUDIO_ADC:ADC_Instance|audio_fifo:adc_fifo|dcfifo:dcfifo_component|dcfifo_uii1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe6|dffe8a[7] -- routed using non-global resources
Warning: Following 73 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin SRAM_DPA[0] has a permanently disabled output enable
    Info: Pin SRAM_DPA[1] has a permanently disabled output enable
    Info: Pin SRAM_DPA[2] has a permanently disabled output enable
    Info: Pin SRAM_DPA[3] has a permanently disabled output enable
    Info: Pin OTG_FSPEED has a permanently disabled output enable
    Info: Pin OTG_LSPEED has a permanently disabled output enable
    Info: Pin AUD_ADCLRCK has a permanently enabled output enable
    Info: Pin AUD_DACLRCK has a permanently disabled output enable
    Info: Pin AUD_BCLK has a permanently disabled output enable
    Info: Pin GPIO_0[0] has a permanently disabled output enable
    Info: Pin GPIO_0[1] has a permanently disabled output enable
    Info: Pin GPIO_0[2] has a permanently disabled output enable
    Info: Pin GPIO_0[3] has a permanently disabled output enable
    Info: Pin GPIO_0[4] has a permanently disabled output enable
    Info: Pin GPIO_0[5] has a permanently disabled output enable
    Info: Pin GPIO_0[6] has a permanently disabled output enable
    Info: Pin GPIO_0[7] has a permanently disabled output enable
    Info: Pin GPIO_0[8] has a permanently disabled output enable
    Info: Pin GPIO_0[9] has a permanently disabled output enable
    Info: Pin GPIO_0[10] has a permanently disabled output enable
    Info: Pin GPIO_0[11] has a permanently disabled output enable
    Info: Pin GPIO_0[12] has a permanently disabled output enable
    Info: Pin GPIO_0[13] has a permanently disabled output enable
    Info: Pin GPIO_0[14] has a permanently disabled output enable
    Info: Pin GPIO_0[15] has a permanently disabled output enable
    Info: Pin GPIO_0[16] has a permanently disabled output enable
    Info: Pin GPIO_0[17] has a permanently disabled output enable
    Info: Pin GPIO_0[18] has a permanently disabled output enable
    Info: Pin GPIO_0[19] has a permanently disabled output enable
    Info: Pin GPIO_0[20] has a permanently disabled output enable
    Info: Pin GPIO_0[21] has a permanently disabled output enable
    Info: Pin GPIO_0[22] has a permanently disabled output enable
    Info: Pin GPIO_0[23] has a permanently disabled output enable
    Info: Pin GPIO_0[24] has a permanently disabled output enable
    Info: Pin GPIO_0[25] has a permanently disabled output enable
    Info: Pin GPIO_0[26] has a permanently disabled output enable
    Info: Pin GPIO_0[27] has a permanently disabled output enable
    Info: Pin GPIO_0[28] has a permanently disabled output enable
    Info: Pin GPIO_0[29] has a permanently disabled output enable
    Info: Pin GPIO_0[30] has a permanently disabled output enable
    Info: Pin GPIO_0[31] has a permanently disabled output enable
    Info: Pin GPIO_1[0] has a permanently disabled output enable
    Info: Pin GPIO_1[1] has a permanently disabled output enable
    Info: Pin GPIO_1[2] has a permanently disabled output enable
    Info: Pin GPIO_1[3] has a permanently disabled output enable
    Info: Pin GPIO_1[4] has a permanently disabled output enable
    Info: Pin GPIO_1[5] has a permanently disabled output enable
    Info: Pin GPIO_1[6] has a permanently disabled output enable
    Info: Pin GPIO_1[7] has a permanently disabled output enable
    Info: Pin GPIO_1[8] has a permanently disabled output enable
    Info: Pin GPIO_1[9] has a permanently disabled output enable
    Info: Pin GPIO_1[10] has a permanently disabled output enable
    Info: Pin GPIO_1[11] has a permanently disabled output enable
    Info: Pin GPIO_1[12] has a permanently disabled output enable
    Info: Pin GPIO_1[13] has a permanently disabled output enable
    Info: Pin GPIO_1[14] has a permanently disabled output enable
    Info: Pin GPIO_1[15] has a permanently disabled output enable
    Info: Pin GPIO_1[16] has a permanently disabled output enable
    Info: Pin GPIO_1[17] has a permanently disabled output enable
    Info: Pin GPIO_1[18] has a permanently disabled output enable
    Info: Pin GPIO_1[19] has a permanently disabled output enable
    Info: Pin GPIO_1[20] has a permanently disabled output enable
    Info: Pin GPIO_1[21] has a permanently disabled output enable
    Info: Pin GPIO_1[22] has a permanently disabled output enable
    Info: Pin GPIO_1[23] has a permanently disabled output enable
    Info: Pin GPIO_1[24] has a permanently disabled output enable
    Info: Pin GPIO_1[25] has a permanently disabled output enable
    Info: Pin GPIO_1[26] has a permanently disabled output enable
    Info: Pin GPIO_1[27] has a permanently disabled output enable
    Info: Pin GPIO_1[28] has a permanently disabled output enable
    Info: Pin GPIO_1[29] has a permanently disabled output enable
    Info: Pin GPIO_1[30] has a permanently disabled output enable
    Info: Pin GPIO_1[31] has a permanently disabled output enable
Warning: Following 134 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin oTD1_RESET_N has VCC driving its datain port
    Info: Pin oTD2_RESET_N has VCC driving its datain port
    Info: Pin SRAM_DPA[0] has VCC driving its datain port
    Info: Pin SRAM_DPA[1] has VCC driving its datain port
    Info: Pin SRAM_DPA[2] has VCC driving its datain port
    Info: Pin SRAM_DPA[3] has VCC driving its datain port
    Info: Pin OTG_FSPEED has VCC driving its datain port
    Info: Pin OTG_LSPEED has VCC driving its datain port
    Info: Pin AUD_DACLRCK has VCC driving its datain port
    Info: Pin AUD_BCLK has VCC driving its datain port
    Info: Pin GPIO_0[0] has VCC driving its datain port
    Info: Pin GPIO_0[1] has VCC driving its datain port
    Info: Pin GPIO_0[2] has VCC driving its datain port
    Info: Pin GPIO_0[3] has VCC driving its datain port
    Info: Pin GPIO_0[4] has VCC driving its datain port
    Info: Pin GPIO_0[5] has VCC driving its datain port
    Info: Pin GPIO_0[6] has VCC driving its datain port
    Info: Pin GPIO_0[7] has VCC driving its datain port
    Info: Pin GPIO_0[8] has VCC driving its datain port
    Info: Pin GPIO_0[9] has VCC driving its datain port
    Info: Pin GPIO_0[10] has VCC driving its datain port
    Info: Pin GPIO_0[11] has VCC driving its datain port
    Info: Pin GPIO_0[12] has VCC driving its datain port
    Info: Pin GPIO_0[13] has VCC driving its datain port
    Info: Pin GPIO_0[14] has VCC driving its datain port
    Info: Pin GPIO_0[15] has VCC driving its datain port
    Info: Pin GPIO_0[16] has VCC driving its datain port
    Info: Pin GPIO_0[17] has VCC driving its datain port
    Info: Pin GPIO_0[18] has VCC driving its datain port
    Info: Pin GPIO_0[19] has VCC driving its datain port
    Info: Pin GPIO_0[20] has VCC driving its datain port
    Info: Pin GPIO_0[21] has VCC driving its datain port
    Info: Pin GPIO_0[22] has VCC driving its datain port
    Info: Pin GPIO_0[23] has VCC driving its datain port
    Info: Pin GPIO_0[24] has VCC driving its datain port
    Info: Pin GPIO_0[25] has VCC driving its datain port
    Info: Pin GPIO_0[26] has VCC driving its datain port
    Info: Pin GPIO_0[27] has VCC driving its datain port
    Info: Pin GPIO_0[28] has VCC driving its datain port
    Info: Pin GPIO_0[29] has VCC driving its datain port
    Info: Pin GPIO_0[30] has VCC driving its datain port
    Info: Pin GPIO_0[31] has VCC driving its datain port
    Info: Pin GPIO_1[0] has VCC driving its datain port
    Info: Pin GPIO_1[1] has VCC driving its datain port
    Info: Pin GPIO_1[2] has VCC driving its datain port
    Info: Pin GPIO_1[3] has VCC driving its datain port
    Info: Pin GPIO_1[4] has VCC driving its datain port
    Info: Pin GPIO_1[5] has VCC driving its datain port
    Info: Pin GPIO_1[6] has VCC driving its datain port
    Info: Pin GPIO_1[7] has VCC driving its datain port
    Info: Pin GPIO_1[8] has VCC driving its datain port
    Info: Pin GPIO_1[9] has VCC driving its datain port
    Info: Pin GPIO_1[10] has VCC driving its datain port
    Info: Pin GPIO_1[11] has VCC driving its datain port
    Info: Pin GPIO_1[12] has VCC driving its datain port
    Info: Pin GPIO_1[13] has VCC driving its datain port
    Info: Pin GPIO_1[14] has VCC driving its datain port
    Info: Pin GPIO_1[15] has VCC driving its datain port
    Info: Pin GPIO_1[16] has VCC driving its datain port
    Info: Pin GPIO_1[17] has VCC driving its datain port
    Info: Pin GPIO_1[18] has VCC driving its datain port
    Info: Pin GPIO_1[19] has VCC driving its datain port
    Info: Pin GPIO_1[20] has VCC driving its datain port
    Info: Pin GPIO_1[21] has VCC driving its datain port
    Info: Pin GPIO_1[22] has VCC driving its datain port
    Info: Pin GPIO_1[23] has VCC driving its datain port
    Info: Pin GPIO_1[24] has VCC driving its datain port
    Info: Pin GPIO_1[25] has VCC driving its datain port
    Info: Pin GPIO_1[26] has VCC driving its datain port
    Info: Pin GPIO_1[27] has VCC driving its datain port
    Info: Pin GPIO_1[28] has VCC driving its datain port
    Info: Pin GPIO_1[29] has VCC driving its datain port
    Info: Pin GPIO_1[30] has VCC driving its datain port
    Info: Pin GPIO_1[31] has VCC driving its datain port
    Info: Pin oUART_CTS has GND driving its datain port
    Info: Pin oIRDA_TXD has GND driving its datain port
    Info: Pin oDRAM0_CKE has VCC driving its datain port
    Info: Pin oDRAM1_CKE has VCC driving its datain port
    Info: Pin oFLASH_A[22] has GND driving its datain port
    Info: Pin oFLASH_A[23] has GND driving its datain port
    Info: Pin oFLASH_A[24] has GND driving its datain port
    Info: Pin oFLASH_A[25] has GND driving its datain port
    Info: Pin oFLASH_RST_N has VCC driving its datain port
    Info: Pin oFLASH_WP_N has VCC driving its datain port
    Info: Pin oFLASH_BYTE_N has VCC driving its datain port
    Info: Pin oSRAM_A[18] has GND driving its datain port
    Info: Pin oSRAM_A[19] has GND driving its datain port
    Info: Pin oSRAM_A[20] has GND driving its datain port
    Info: Pin oSRAM_ADSP_N has VCC driving its datain port
    Info: Pin oSRAM_ADV_N has VCC driving its datain port
    Info: Pin oSRAM_GW_N has VCC driving its datain port
    Info: Pin oOTG_DACK0_N has GND driving its datain port
    Info: Pin oOTG_DACK1_N has GND driving its datain port
    Info: Pin oLCD_ON has VCC driving its datain port
    Info: Pin oLCD_BLON has VCC driving its datain port
    Info: Pin oVGA_CLOCK has GND driving its datain port
    Info: Pin oVGA_HS has GND driving its datain port
    Info: Pin oVGA_VS has GND driving its datain port
    Info: Pin oVGA_BLANK_N has GND driving its datain port
    Info: Pin oVGA_SYNC_N has GND driving its datain port
    Info: Pin oVGA_R[0] has GND driving its datain port
    Info: Pin oVGA_R[1] has GND driving its datain port
    Info: Pin oVGA_R[2] has GND driving its datain port
    Info: Pin oVGA_R[3] has GND driving its datain port
    Info: Pin oVGA_R[4] has GND driving its datain port
    Info: Pin oVGA_R[5] has GND driving its datain port
    Info: Pin oVGA_R[6] has GND driving its datain port
    Info: Pin oVGA_R[7] has GND driving its datain port
    Info: Pin oVGA_R[8] has GND driving its datain port
    Info: Pin oVGA_R[9] has GND driving its datain port
    Info: Pin oVGA_G[0] has GND driving its datain port
    Info: Pin oVGA_G[1] has GND driving its datain port
    Info: Pin oVGA_G[2] has GND driving its datain port
    Info: Pin oVGA_G[3] has GND driving its datain port
    Info: Pin oVGA_G[4] has GND driving its datain port
    Info: Pin oVGA_G[5] has GND driving its datain port
    Info: Pin oVGA_G[6] has GND driving its datain port
    Info: Pin oVGA_G[7] has GND driving its datain port
    Info: Pin oVGA_G[8] has GND driving its datain port
    Info: Pin oVGA_G[9] has GND driving its datain port
    Info: Pin oVGA_B[0] has GND driving its datain port
    Info: Pin oVGA_B[1] has GND driving its datain port
    Info: Pin oVGA_B[2] has GND driving its datain port
    Info: Pin oVGA_B[3] has GND driving its datain port
    Info: Pin oVGA_B[4] has GND driving its datain port
    Info: Pin oVGA_B[5] has GND driving its datain port
    Info: Pin oVGA_B[6] has GND driving its datain port
    Info: Pin oVGA_B[7] has GND driving its datain port
    Info: Pin oVGA_B[8] has GND driving its datain port
    Info: Pin oVGA_B[9] has GND driving its datain port
    Info: Pin GPIO_CLKOUT_N0 has GND driving its datain port
    Info: Pin GPIO_CLKOUT_P0 has GND driving its datain port
    Info: Pin GPIO_CLKOUT_N1 has GND driving its datain port
    Info: Pin GPIO_CLKOUT_P1 has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|sdram_u1:the_sdram_u1|always5~0
        Info: Type bidirectional pin DRAM_DQ[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[5] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|sdram_u2:the_sdram_u2|always5~0
        Info: Type bidirectional pin DRAM_DQ[28] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[19] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[26] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[17] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[24] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[31] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[22] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[29] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[20] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[27] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[18] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[25] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[16] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[23] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[30] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[21] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|cpu_data_master_arbitrator:the_cpu_data_master|pre_dbs_count_enable~23
        Info: Type bidirectional pin FLASH_DQ[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ15_AM1 uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FLASH_DQ[5] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|tristate_bridge_ssram_avalon_slave_arbitrator:the_tristate_bridge_ssram_avalon_slave|ssram_s1_in_a_write_cycle
        Info: Type bidirectional pin SRAM_DQ[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[28] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[19] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[26] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[17] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[24] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[31] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[22] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[29] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[20] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[27] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[18] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[25] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[16] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[23] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[30] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[21] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|ISP1362:the_ISP1362|ISP1362_IF:the_ISP1362_IF|avs_hc_export_OTG_WR_N~206
        Info: Type bidirectional pin OTG_D[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin OTG_D[5] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|sd_cmd:the_sd_cmd|data_dir
        Info: Type bidirectional pin SD_CMD uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|DM9000A_s1_arbitrator:the_DM9000A_s1|DM9000A_s1_write_n~29
        Info: Type bidirectional pin ENET_D[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ENET_D[3] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|cpu:the_cpu|d_address_offset_field[0] (inverted)
        Info: Type bidirectional pin LCD_D[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LCD_D[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LCD_D[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LCD_D[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LCD_D[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LCD_D[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LCD_D[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LCD_D[3] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|sd_dat:the_sd_dat|data_dir
        Info: Type bidirectional pin SD_DAT uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION
        Info: Type bidirectional pin PS2_MSCLK uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION
        Info: Type bidirectional pin PS2_KBCLK uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|i2c_sdat:the_i2c_sdat|data_dir
        Info: Type bidirectional pin I2C_SDAT uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|sd_dat3:the_sd_dat3|data_dir
        Info: Type bidirectional pin SD_DAT3 uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|ps2_mouse:the_ps2_mouse|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|PS2_DAT~155
        Info: Type bidirectional pin PS2_MSDAT uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:u1|ps2_keyboard:the_ps2_keyboard|Altera_UP_Avalon_PS2:the_Altera_UP_Avalon_PS2|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|PS2_DAT~155
        Info: Type bidirectional pin PS2_KBDAT uses the 3.3-V LVTTL I/O standard
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file C:/DE2_70/DE2_70_Demonstrations/DE2_70_NET/DE2_70_NET.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 15 warnings
    Info: Allocated 316 megabytes of memory during processing
    Info: Processing ended: Tue Nov 20 10:03:30 2007
    Info: Elapsed time: 00:04:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/DE2_70/DE2_70_Demonstrations/DE2_70_NET/DE2_70_NET.fit.smsg.


