Timing Analyzer report for M6502_VGA
Tue Jun 23 14:56:28 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'w_cpuClk'
 13. Slow 1200mV 85C Model Setup: 'i_clk_50'
 14. Slow 1200mV 85C Model Hold: 'w_cpuClk'
 15. Slow 1200mV 85C Model Hold: 'i_clk_50'
 16. Slow 1200mV 85C Model Recovery: 'i_clk_50'
 17. Slow 1200mV 85C Model Recovery: 'w_cpuClk'
 18. Slow 1200mV 85C Model Removal: 'w_cpuClk'
 19. Slow 1200mV 85C Model Removal: 'i_clk_50'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'w_cpuClk'
 28. Slow 1200mV 0C Model Setup: 'i_clk_50'
 29. Slow 1200mV 0C Model Hold: 'w_cpuClk'
 30. Slow 1200mV 0C Model Hold: 'i_clk_50'
 31. Slow 1200mV 0C Model Recovery: 'i_clk_50'
 32. Slow 1200mV 0C Model Recovery: 'w_cpuClk'
 33. Slow 1200mV 0C Model Removal: 'w_cpuClk'
 34. Slow 1200mV 0C Model Removal: 'i_clk_50'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'w_cpuClk'
 42. Fast 1200mV 0C Model Setup: 'i_clk_50'
 43. Fast 1200mV 0C Model Hold: 'w_cpuClk'
 44. Fast 1200mV 0C Model Hold: 'i_clk_50'
 45. Fast 1200mV 0C Model Recovery: 'i_clk_50'
 46. Fast 1200mV 0C Model Recovery: 'w_cpuClk'
 47. Fast 1200mV 0C Model Removal: 'i_clk_50'
 48. Fast 1200mV 0C Model Removal: 'w_cpuClk'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths Summary
 63. Clock Status Summary
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Unconstrained Input Ports
 67. Unconstrained Output Ports
 68. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; M6502_VGA                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10E22C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.56        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  22.2%      ;
;     Processor 3            ;  17.8%      ;
;     Processor 4            ;  15.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; i_clk_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk_50 } ;
; w_cpuClk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 50.28 MHz ; 50.28 MHz       ; w_cpuClk   ;      ;
; 66.89 MHz ; 66.89 MHz       ; i_clk_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+---------+----------------+
; Clock    ; Slack   ; End Point TNS  ;
+----------+---------+----------------+
; w_cpuClk ; -15.816 ; -1600.401      ;
; i_clk_50 ; -13.950 ; -3392.468      ;
+----------+---------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; w_cpuClk ; 0.059 ; 0.000           ;
; i_clk_50 ; 0.433 ; 0.000           ;
+----------+-------+-----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; i_clk_50 ; -1.271 ; -33.697            ;
; w_cpuClk ; -0.221 ; -1.365             ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; w_cpuClk ; 0.404 ; 0.000              ;
; i_clk_50 ; 0.671 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; i_clk_50 ; -3.201 ; -1220.169                     ;
; w_cpuClk ; -3.201 ; -264.980                      ;
+----------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'w_cpuClk'                                                                                   ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -15.816 ; T65:CPU|BusA_r[0]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.075     ; 16.742     ;
; -15.806 ; T65:CPU|IR[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.719     ; 15.088     ;
; -15.786 ; T65:CPU|IR[6]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.719     ; 15.068     ;
; -15.612 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 16.468     ;
; -15.569 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 16.425     ;
; -15.552 ; T65:CPU|IR[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.719     ; 14.834     ;
; -15.513 ; T65:CPU|DL[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 16.498     ;
; -15.513 ; T65:CPU|IR[6]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.719     ; 14.795     ;
; -15.506 ; T65:CPU|IR[6]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.719     ; 14.788     ;
; -15.414 ; T65:CPU|IR[6]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.719     ; 14.696     ;
; -15.410 ; T65:CPU|IR[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.725     ; 14.686     ;
; -15.390 ; T65:CPU|IR[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.725     ; 14.666     ;
; -15.389 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 16.245     ;
; -15.388 ; T65:CPU|DL[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 16.373     ;
; -15.374 ; T65:CPU|DL[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 16.359     ;
; -15.368 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 16.224     ;
; -15.354 ; T65:CPU|P[0]             ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.085     ; 16.270     ;
; -15.346 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 16.202     ;
; -15.290 ; T65:CPU|DL[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 16.275     ;
; -15.283 ; T65:CPU|DL[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 16.268     ;
; -15.243 ; T65:CPU|DL[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 16.228     ;
; -15.165 ; T65:CPU|DL[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 16.150     ;
; -15.156 ; T65:CPU|IR[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.725     ; 14.432     ;
; -15.151 ; T65:CPU|DL[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 16.136     ;
; -15.145 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 16.001     ;
; -15.134 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 15.990     ;
; -15.117 ; T65:CPU|IR[5]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.725     ; 14.393     ;
; -15.110 ; T65:CPU|IR[5]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.725     ; 14.386     ;
; -15.091 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 15.947     ;
; -15.081 ; T65:CPU|BusA_r[0]        ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.982     ; 14.100     ;
; -15.072 ; T65:CPU|IR[7]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.725     ; 14.348     ;
; -15.060 ; T65:CPU|DL[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 16.045     ;
; -15.052 ; T65:CPU|IR[7]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.725     ; 14.328     ;
; -15.035 ; T65:CPU|DL[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 16.020     ;
; -15.020 ; T65:CPU|DL[4]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 16.005     ;
; -15.018 ; T65:CPU|IR[5]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.725     ; 14.294     ;
; -14.982 ; T65:CPU|PC[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.295      ; 16.278     ;
; -14.962 ; T65:CPU|IR[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.087      ; 16.050     ;
; -14.923 ; T65:CPU|DL[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.908     ;
; -14.910 ; T65:CPU|DL[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.895     ;
; -14.896 ; T65:CPU|DL[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.881     ;
; -14.890 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 15.746     ;
; -14.888 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 15.744     ;
; -14.863 ; T65:CPU|PC[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.295      ; 16.159     ;
; -14.845 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 15.701     ;
; -14.829 ; T65:CPU|BusB[1]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.105     ; 15.725     ;
; -14.823 ; T65:CPU|DL[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.808     ;
; -14.818 ; T65:CPU|IR[7]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.725     ; 14.094     ;
; -14.812 ; T65:CPU|PC[15]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.155      ; 15.968     ;
; -14.809 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.417      ; 17.227     ;
; -14.806 ; T65:CPU|IR[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.238      ; 16.045     ;
; -14.805 ; T65:CPU|DL[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.790     ;
; -14.805 ; T65:CPU|IR[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.087      ; 15.893     ;
; -14.800 ; T65:CPU|PC[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.295      ; 16.096     ;
; -14.789 ; T65:CPU|DL[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.774     ;
; -14.779 ; T65:CPU|IR[7]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.725     ; 14.055     ;
; -14.772 ; T65:CPU|IR[7]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.725     ; 14.048     ;
; -14.766 ; T65:CPU|PC[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.295      ; 16.062     ;
; -14.766 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.417      ; 17.184     ;
; -14.765 ; T65:CPU|DL[4]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.750     ;
; -14.759 ; T65:CPU|PC[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.295      ; 16.055     ;
; -14.739 ; T65:CPU|IR[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.087      ; 15.827     ;
; -14.726 ; T65:CPU|IR[6]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.719     ; 14.008     ;
; -14.714 ; T65:CPU|DL[0]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.542      ; 17.257     ;
; -14.702 ; T65:CPU|PC[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.295      ; 15.998     ;
; -14.700 ; T65:CPU|DL[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.685     ;
; -14.680 ; T65:CPU|IR[7]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.725     ; 13.956     ;
; -14.673 ; T65:CPU|IR[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.238      ; 15.912     ;
; -14.664 ; T65:CPU|DL[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.649     ;
; -14.650 ; T65:CPU|DL[2]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.635     ;
; -14.644 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 15.500     ;
; -14.640 ; T65:CPU|PC[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.295      ; 15.936     ;
; -14.619 ; T65:CPU|P[0]             ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.992     ; 13.628     ;
; -14.606 ; T65:CPU|BusA_r[0]        ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.795     ; 13.812     ;
; -14.600 ; T65:CPU|DL[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.585     ;
; -14.589 ; T65:CPU|DL[1]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.542      ; 17.132     ;
; -14.589 ; T65:CPU|PC[15]           ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.155      ; 15.745     ;
; -14.583 ; T65:CPU|IR[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.238      ; 15.822     ;
; -14.577 ; T65:CPU|PC[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.295      ; 15.873     ;
; -14.575 ; T65:CPU|DL[2]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.542      ; 17.118     ;
; -14.565 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.417      ; 16.983     ;
; -14.559 ; T65:CPU|DL[3]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.544     ;
; -14.547 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.557      ; 16.105     ;
; -14.543 ; T65:CPU|PC[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.295      ; 15.839     ;
; -14.534 ; T65:CPU|IR[6]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.463     ;
; -14.532 ; T65:CPU|IR[1]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.087      ; 15.620     ;
; -14.525 ; T65:CPU|IR[1]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.087      ; 15.613     ;
; -14.519 ; T65:CPU|DL[4]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.504     ;
; -14.504 ; T65:CPU|PC[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.295      ; 15.800     ;
; -14.485 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 15.341     ;
; -14.484 ; T65:CPU|DL[3]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.542      ; 17.027     ;
; -14.479 ; T65:CPU|PC[4]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.295      ; 15.775     ;
; -14.450 ; T65:CPU|IR[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.238      ; 15.689     ;
; -14.445 ; T65:CPU|DL[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.430     ;
; -14.444 ; T65:CPU|DL[4]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.542      ; 16.987     ;
; -14.442 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 15.298     ;
; -14.433 ; T65:CPU|IR[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.087      ; 15.521     ;
; -14.407 ; T65:CPU|BusB[2]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.105     ; 15.303     ;
; -14.386 ; T65:CPU|DL[0]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 15.371     ;
; -14.385 ; T65:CPU|PC[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.295      ; 15.681     ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                           ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.950 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 15.316     ;
; -13.947 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 15.311     ;
; -13.933 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 15.300     ;
; -13.797 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.322      ; 15.167     ;
; -13.776 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 15.142     ;
; -13.773 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 15.137     ;
; -13.759 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 15.126     ;
; -13.744 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.323      ; 15.115     ;
; -13.741 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 15.109     ;
; -13.675 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 15.041     ;
; -13.622 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.989     ;
; -13.619 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.983     ;
; -13.608 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.975     ;
; -13.567 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.934     ;
; -13.555 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 14.923     ;
; -13.552 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.917     ;
; -13.545 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.909     ;
; -13.544 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.910     ;
; -13.541 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.905     ;
; -13.527 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.894     ;
; -13.514 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 14.882     ;
; -13.511 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.876     ;
; -13.481 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.848     ;
; -13.430 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.796     ;
; -13.428 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 14.796     ;
; -13.427 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.791     ;
; -13.425 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.790     ;
; -13.415 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 14.783     ;
; -13.413 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.780     ;
; -13.397 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.764     ;
; -13.374 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 14.742     ;
; -13.371 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.735     ;
; -13.360 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 14.728     ;
; -13.354 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.720     ;
; -13.351 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.715     ;
; -13.344 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 14.712     ;
; -13.341 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.706     ;
; -13.337 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.704     ;
; -13.332 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.699     ;
; -13.321 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.321      ; 14.690     ;
; -13.318 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.684     ;
; -13.307 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.321      ; 14.676     ;
; -13.304 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.670     ;
; -13.293 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.657     ;
; -13.279 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 14.647     ;
; -13.277 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.644     ;
; -13.276 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.641     ;
; -13.253 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.619     ;
; -13.250 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.614     ;
; -13.236 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.603     ;
; -13.226 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.591     ;
; -13.224 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 14.592     ;
; -13.221 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.586     ;
; -13.193 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.554     ;
; -13.190 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.549     ;
; -13.186 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.553     ;
; -13.185 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.550     ;
; -13.176 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 14.538     ;
; -13.139 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.503     ;
; -13.133 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 14.501     ;
; -13.130 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.495     ;
; -13.108 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.469     ;
; -13.105 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.464     ;
; -13.103 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.464     ;
; -13.100 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.459     ;
; -13.099 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.464     ;
; -13.091 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 14.453     ;
; -13.086 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 14.448     ;
; -13.041 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.322      ; 14.411     ;
; -13.025 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.389     ;
; -13.015 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.380     ;
; -12.992 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.358     ;
; -12.988 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.323      ; 14.359     ;
; -12.987 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.322      ; 14.357     ;
; -12.985 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 14.353     ;
; -12.978 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.344     ;
; -12.950 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.315     ;
; -12.949 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.313     ;
; -12.946 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.312     ;
; -12.943 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.307     ;
; -12.934 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.323      ; 14.305     ;
; -12.931 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 14.299     ;
; -12.929 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.296     ;
; -12.895 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.260     ;
; -12.848 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.212     ;
; -12.835 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.315      ; 14.198     ;
; -12.832 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.193     ;
; -12.818 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.182     ;
; -12.804 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.169     ;
; -12.788 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.147     ;
; -12.778 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.315      ; 14.141     ;
; -12.775 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.136     ;
; -12.769 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.321      ; 14.138     ;
; -12.761 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.125     ;
; -12.716 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.322      ; 14.086     ;
; -12.713 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.080     ;
; -12.703 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.062     ;
; -12.698 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.057     ;
; -12.695 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.315      ; 14.058     ;
; -12.692 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.053     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'w_cpuClk'                                                                                                                                                                                            ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.059 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteWritten                                                                      ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.239      ; 2.540      ;
; 0.061 ; bufferedUART:UART|rxBuffer~17          ; bufferedUART:UART|dataOut[3]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.809      ; 1.612      ;
; 0.063 ; bufferedUART:UART|rxBuffer~15          ; bufferedUART:UART|dataOut[1]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.809      ; 1.614      ;
; 0.065 ; bufferedUART:UART|rxBuffer~18          ; bufferedUART:UART|dataOut[4]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.809      ; 1.616      ;
; 0.148 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[6]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.217      ; 2.607      ;
; 0.148 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[4]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.217      ; 2.607      ;
; 0.148 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[7]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.217      ; 2.607      ;
; 0.148 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[1]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.217      ; 2.607      ;
; 0.148 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[2]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.217      ; 2.607      ;
; 0.148 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[0]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.217      ; 2.607      ;
; 0.148 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[3]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.217      ; 2.607      ;
; 0.148 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[5]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.217      ; 2.607      ;
; 0.186 ; bufferedUART:UART|rxBuffer~20          ; bufferedUART:UART|dataOut[6]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.810      ; 1.738      ;
; 0.210 ; SBCTextDisplayRGB:VDU|kbBuffer~17      ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.011      ; 1.963      ;
; 0.284 ; SBCTextDisplayRGB:VDU|kbBuffer~15      ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.011      ; 2.037      ;
; 0.326 ; SBCTextDisplayRGB:VDU|kbBuffer~16      ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.011      ; 2.079      ;
; 0.336 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.042      ; 2.120      ;
; 0.336 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.042      ; 2.120      ;
; 0.336 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.042      ; 2.120      ;
; 0.336 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.042      ; 2.120      ;
; 0.354 ; SBCTextDisplayRGB:VDU|kbBuffer~13      ; SBCTextDisplayRGB:VDU|dataOut[2]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.011      ; 2.107      ;
; 0.391 ; SBCTextDisplayRGB:VDU|kbBuffer~36      ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.010      ; 2.143      ;
; 0.414 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.004      ; 2.160      ;
; 0.452 ; bufferedUART:UART|rxBuffer~13          ; bufferedUART:UART|rxBuffer~13                                                                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; T65:CPU|RstCycle                       ; T65:CPU|RstCycle                                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:UART|rxReadPointer[0]     ; bufferedUART:UART|rxReadPointer[0]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|rxReadPointer[5]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:UART|rxReadPointer[3]     ; bufferedUART:UART|rxReadPointer[3]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|rxReadPointer[4]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:UART|rxReadPointer[2]     ; bufferedUART:UART|rxReadPointer[2]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:UART|rxReadPointer[1]     ; bufferedUART:UART|rxReadPointer[1]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; T65:CPU|P[1]                           ; T65:CPU|P[1]                                                                                               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; T65:CPU|P[7]                           ; T65:CPU|P[7]                                                                                               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2]                                                                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1]                                                                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0]                                                                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.457 ; SBCTextDisplayRGB:VDU|kbBuffer~32      ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.215      ;
; 0.467 ; bufferedUART:UART|rxBuffer~19          ; bufferedUART:UART|dataOut[5]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.810      ; 2.019      ;
; 0.478 ; SBCTextDisplayRGB:VDU|kbBuffer~22      ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.010      ; 2.230      ;
; 0.480 ; bufferedUART:UART|rxBuffer~21          ; bufferedUART:UART|dataOut[7]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.809      ; 2.031      ;
; 0.481 ; SBCTextDisplayRGB:VDU|kbBuffer~14      ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.239      ;
; 0.485 ; T65:CPU|MCycle[1]                      ; T65:CPU|MCycle[1]                                                                                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; T65:CPU|MCycle[2]                      ; T65:CPU|MCycle[2]                                                                                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.496 ; SBCTextDisplayRGB:VDU|kbBuffer~58      ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.010      ; 2.248      ;
; 0.497 ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[0]                                                                                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.049      ; 0.758      ;
; 0.497 ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[0]                                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.903      ; 2.612      ;
; 0.502 ; SBCTextDisplayRGB:VDU|kbBuffer~12      ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.260      ;
; 0.524 ; SBCTextDisplayRGB:VDU|kbBuffer~40      ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.017      ; 2.283      ;
; 0.526 ; SBCTextDisplayRGB:VDU|kbBuffer~11      ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.284      ;
; 0.532 ; SBCTextDisplayRGB:VDU|kbBuffer~60      ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.290      ;
; 0.542 ; SBCTextDisplayRGB:VDU|kbBuffer~21      ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.300      ;
; 0.545 ; SBCTextDisplayRGB:VDU|kbBuffer~24      ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.010      ; 2.297      ;
; 0.548 ; bufferedUART:UART|rxInPointer[5]       ; bufferedUART:UART|rxBuffer~13                                                                              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.802      ; 2.092      ;
; 0.552 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.004      ; 2.298      ;
; 0.553 ; SBCTextDisplayRGB:VDU|kbBuffer~44      ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.011      ; 2.306      ;
; 0.556 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.025      ; 2.323      ;
; 0.558 ; bufferedUART:UART|rxBuffer~14          ; bufferedUART:UART|dataOut[0]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.809      ; 2.109      ;
; 0.575 ; SBCTextDisplayRGB:VDU|kbBuffer~66      ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.010      ; 2.327      ;
; 0.576 ; SBCTextDisplayRGB:VDU|kbBuffer~25      ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.334      ;
; 0.603 ; SBCTextDisplayRGB:VDU|kbBuffer~47      ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.017      ; 2.362      ;
; 0.603 ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.402      ; 1.259      ;
; 0.607 ; SBCTextDisplayRGB:VDU|kbBuffer~18      ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.365      ;
; 0.616 ; T65:CPU|PC[14]                         ; SBCTextDisplayRGB:VDU|controlReg[6]                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.143      ; 3.971      ;
; 0.633 ; bufferedUART:UART|txByteSent           ; bufferedUART:UART|txByteWritten                                                                            ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.428      ; 3.303      ;
; 0.633 ; SBCTextDisplayRGB:VDU|kbBuffer~51      ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.011      ; 2.386      ;
; 0.634 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.025      ; 2.401      ;
; 0.639 ; SBCTextDisplayRGB:VDU|kbBuffer~35      ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.397      ;
; 0.643 ; bufferedUART:UART|rxInPointer[1]       ; bufferedUART:UART|rxBuffer~13                                                                              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.802      ; 2.187      ;
; 0.646 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.047      ; 2.435      ;
; 0.653 ; T65:CPU|IR[2]                          ; T65:CPU|Write_Data_r[0]                                                                                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.055      ; 2.920      ;
; 0.653 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.025      ; 2.420      ;
; 0.654 ; T65:CPU|IR[0]                          ; T65:CPU|Write_Data_r[2]                                                                                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.039      ; 2.905      ;
; 0.655 ; SBCTextDisplayRGB:VDU|kbBuffer~33      ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.413      ;
; 0.657 ; bufferedUART:UART|rxInPointer[2]       ; bufferedUART:UART|rxBuffer~13                                                                              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.802      ; 2.201      ;
; 0.672 ; SBCTextDisplayRGB:VDU|kbBuffer~19      ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.430      ;
; 0.682 ; SBCTextDisplayRGB:VDU|kbBuffer~39      ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.017      ; 2.441      ;
; 0.688 ; bufferedUART:UART|rxInPointer[4]       ; bufferedUART:UART|rxBuffer~13                                                                              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.802      ; 2.232      ;
; 0.690 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[0]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.004      ; 2.436      ;
; 0.693 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[2]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.004      ; 2.439      ;
; 0.697 ; SBCTextDisplayRGB:VDU|kbBuffer~23      ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.010      ; 2.449      ;
; 0.709 ; SBCTextDisplayRGB:VDU|kbBuffer~63      ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.467      ;
; 0.720 ; SBCTextDisplayRGB:VDU|kbBuffer~28      ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.478      ;
; 0.724 ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.402      ; 1.380      ;
; 0.730 ; SBCTextDisplayRGB:VDU|kbBuffer~61      ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.488      ;
; 0.731 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.025      ; 2.498      ;
; 0.747 ; T65:CPU|DL[7]                          ; SBCTextDisplayRGB:VDU|controlReg[7]                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.951      ; 3.910      ;
; 0.753 ; T65:CPU|MCycle[0]                      ; T65:CPU|RstCycle                                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.675      ; 2.640      ;
; 0.762 ; T65:CPU|Set_Addr_To_r[0]               ; bufferedUART:UART|controlReg[7]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.716      ; 4.690      ;
; 0.762 ; T65:CPU|Set_Addr_To_r[0]               ; bufferedUART:UART|controlReg[6]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.716      ; 4.690      ;
; 0.762 ; T65:CPU|Set_Addr_To_r[0]               ; bufferedUART:UART|controlReg[5]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.716      ; 4.690      ;
; 0.763 ; SBCTextDisplayRGB:VDU|kbBuffer~46      ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.017      ; 2.522      ;
; 0.768 ; SBCTextDisplayRGB:VDU|kbBuffer~26      ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.016      ; 2.526      ;
; 0.771 ; SBCTextDisplayRGB:VDU|kbInPointer[1]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.004      ; 2.517      ;
; 0.779 ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[1]                                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.903      ; 2.894      ;
; 0.780 ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[7]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.401      ; 4.393      ;
; 0.780 ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[6]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.401      ; 4.393      ;
; 0.780 ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[5]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.401      ; 4.393      ;
; 0.782 ; bufferedUART:UART|rxInPointer[0]       ; bufferedUART:UART|rxBuffer~13                                                                              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.802      ; 2.326      ;
; 0.784 ; SBCTextDisplayRGB:VDU|kbBuffer~42      ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.017      ; 2.543      ;
; 0.787 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbReadPointer[0]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.004      ; 2.533      ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; SBCTextDisplayRGB:VDU|n_kbWR                  ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; SBCTextDisplayRGB:VDU|ps2ClkFiltered          ; SBCTextDisplayRGB:VDU|ps2ClkFiltered                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; SBCTextDisplayRGB:VDU|param4[0]               ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; SBCTextDisplayRGB:VDU|dispState.dispWrite     ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]          ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; SBCTextDisplayRGB:VDU|paramCount[1]           ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.746      ;
; 0.445 ; Loadable_7S8D_LED:Seg78D|w_refresh_counter[0] ; Loadable_7S8D_LED:Seg78D|w_refresh_counter[0]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.101      ; 0.758      ;
; 0.446 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]          ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.758      ;
; 0.446 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]          ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.758      ;
; 0.447 ; counter:myCounter|Pre_Q[0]                    ; counter:myCounter|Pre_Q[0]                                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.758      ;
; 0.452 ; SBCTextDisplayRGB:VDU|ps2DataOut              ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:VDU|kbWRParity              ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:VDU|ps2ClkOut               ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:VDU|attInverse              ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:VDU|kbInPointer[1]          ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:VDU|kbInPointer[2]          ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:VDU|pixelCount[1]           ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:VDU|ps2Num                  ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:VDU|ps2Caps                 ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:VDU|ps2Shift                ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:VDU|ps2Scroll               ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:VDU|hActive                 ; SBCTextDisplayRGB:VDU|hActive                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; Toggle_On_FN_Key:FNKey2Toggle|loopback        ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; bufferedUART:UART|rxdFiltered                 ; bufferedUART:UART|rxdFiltered                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|charScanLine[3]         ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|charScanLine[0]         ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|charScanLine[1]         ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|charScanLine[2]         ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|vActive                 ; SBCTextDisplayRGB:VDU|vActive                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:UART|txBuffer[7]                 ; bufferedUART:UART|txBuffer[7]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|attBold                 ; SBCTextDisplayRGB:VDU|attBold                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|cursorVert[3]           ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|cursorVert[2]           ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|dispState.idle          ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:UART|txByteSent                  ; bufferedUART:UART|txByteSent                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:UART|txBitCount[3]               ; bufferedUART:UART|txBitCount[3]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:UART|txBitCount[2]               ; bufferedUART:UART|txBitCount[2]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:UART|txBitCount[1]               ; bufferedUART:UART|txBitCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:UART|txBitCount[0]               ; bufferedUART:UART|txBitCount[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:UART|rxBitCount[2]               ; bufferedUART:UART|rxBitCount[2]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:UART|rxBitCount[1]               ; bufferedUART:UART|rxBitCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|param1[0]               ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|paramCount[0]           ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|param2[0]               ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|param3[0]               ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|paramCount[2]           ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|dispWR                  ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]            ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]            ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|ps2Ctrl                 ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; bufferedUART:UART|rxBitCount[3]               ; bufferedUART:UART|rxBitCount[3]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.460 ; SBCTextDisplayRGB:VDU|dispCharWRData[0]       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.487      ; 1.201      ;
; 0.464 ; SBCTextDisplayRGB:VDU|kbInPointer[0]          ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.758      ;
; 0.464 ; w_serialClkCount[1]                           ; w_serialClkCount[1]                                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.758      ;
; 0.465 ; bufferedUART:UART|rxBitCount[0]               ; bufferedUART:UART|rxBitCount[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.758      ;
; 0.481 ; SBCTextDisplayRGB:VDU|charScanLine[3]         ; SBCTextDisplayRGB:VDU|SansBoldRomReduced:\GEN_REDUCED_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_2d91:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.478      ; 1.213      ;
; 0.485 ; Toggle_On_FN_Key:FNKey1Toggle|loopback        ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.049      ; 0.746      ;
; 0.488 ; SBCTextDisplayRGB:VDU|dispCharWRData[7]       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.485      ; 1.227      ;
; 0.498 ; bufferedUART:UART|rxInPointer[3]              ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.482      ; 1.234      ;
; 0.500 ; SBCTextDisplayRGB:VDU|charScanLine[0]         ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.793      ;
; 0.500 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]            ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta1                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.793      ;
; 0.501 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]            ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.794      ;
; 0.503 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta1        ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.796      ;
; 0.506 ; bufferedUART:UART|rxInPointer[0]              ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.482      ; 1.242      ;
; 0.510 ; SBCTextDisplayRGB:VDU|dispCharWRData[6]       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.485      ; 1.249      ;
; 0.515 ; w_cpuClk                                      ; InternalRam32K:SRAM|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a19~porta_we_reg                                                       ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.986      ; 4.046      ;
; 0.516 ; SBCTextDisplayRGB:VDU|dispAttWRData[5]        ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.482      ; 1.252      ;
; 0.525 ; bufferedUART:UART|rxState.idle                ; bufferedUART:UART|rxState.dataBit                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.817      ;
; 0.526 ; SBCTextDisplayRGB:VDU|dispState.del2          ; SBCTextDisplayRGB:VDU|dispState.del3                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; SBCTextDisplayRGB:VDU|dispCharWRData[5]       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.485      ; 1.265      ;
; 0.527 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2        ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta3                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.820      ;
; 0.529 ; bufferedUART:UART|rxCurrentByteBuffer[0]      ; bufferedUART:UART|rxBuffer~14                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.821      ;
; 0.530 ; bufferedUART:UART|rxCurrentByteBuffer[4]      ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.512      ; 1.296      ;
; 0.534 ; w_cpuClk                                      ; InternalRam32K:SRAM|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a21~porta_we_reg                                                       ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.002      ; 4.081      ;
; 0.536 ; bufferedUART:UART|rxCurrentByteBuffer[2]      ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.828      ;
; 0.536 ; bufferedUART:UART|rxCurrentByteBuffer[1]      ; bufferedUART:UART|rxCurrentByteBuffer[0]                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.828      ;
; 0.536 ; bufferedUART:UART|rxCurrentByteBuffer[2]      ; bufferedUART:UART|rxBuffer~16                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.828      ;
; 0.536 ; bufferedUART:UART|rxCurrentByteBuffer[1]      ; bufferedUART:UART|rxBuffer~15                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.828      ;
; 0.537 ; bufferedUART:UART|txState.idle                ; bufferedUART:UART|txState.dataBit                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.849      ;
; 0.572 ; w_cpuClk                                      ; InternalRam32K:SRAM|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a23~porta_we_reg                                                       ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.998      ; 4.115      ;
; 0.589 ; w_cpuClk                                      ; InternalRam32K:SRAM|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a16~porta_we_reg                                                       ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.996      ; 4.130      ;
; 0.629 ; SBCTextDisplayRGB:VDU|ps2Scroll               ; SBCTextDisplayRGB:VDU|ps2WriteByte2[0]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.923      ;
; 0.629 ; w_cpuClk                                      ; InternalRam32K:SRAM|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a17~porta_we_reg                                                       ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.983      ; 4.157      ;
; 0.641 ; bufferedUART:UART|txBuffer[3]                 ; bufferedUART:UART|txBuffer[2]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.934      ;
; 0.642 ; bufferedUART:UART|txBuffer[1]                 ; bufferedUART:UART|txBuffer[0]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.935      ;
; 0.644 ; bufferedUART:UART|txBuffer[2]                 ; bufferedUART:UART|txBuffer[1]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.937      ;
; 0.644 ; bufferedUART:UART|txBuffer[4]                 ; bufferedUART:UART|txBuffer[3]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.937      ;
; 0.644 ; bufferedUART:UART|txBuffer[6]                 ; bufferedUART:UART|txBuffer[5]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.937      ;
; 0.651 ; w_cpuClkCt[4]                                 ; w_cpuClk                                                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.944      ;
; 0.651 ; w_serialClkCount[15]                          ; w_w_serClkEn                                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.945      ;
; 0.685 ; bufferedUART:UART|rxState.stopBit             ; bufferedUART:UART|rxState.idle                                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.977      ;
; 0.689 ; SBCTextDisplayRGB:VDU|ps2Byte[2]              ; SBCTextDisplayRGB:VDU|ps2Byte[1]                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.983      ;
; 0.696 ; SBCTextDisplayRGB:VDU|charHoriz[6]            ; SBCTextDisplayRGB:VDU|charHoriz[6]                                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.989      ;
; 0.700 ; SBCTextDisplayRGB:VDU|dispState.clearLine     ; SBCTextDisplayRGB:VDU|dispState.clearL2                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.992      ;
; 0.700 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1        ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.993      ;
; 0.703 ; bufferedUART:UART|txClockCount[5]             ; bufferedUART:UART|txClockCount[5]                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.996      ;
; 0.705 ; SBCTextDisplayRGB:VDU|ps2WriteClkCount[4]     ; SBCTextDisplayRGB:VDU|ps2WriteClkCount[4]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.999      ;
; 0.708 ; SBCTextDisplayRGB:VDU|ps2Byte[1]              ; SBCTextDisplayRGB:VDU|ps2Byte[0]                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 1.002      ;
; 0.712 ; SBCTextDisplayRGB:VDU|ps2Byte[4]              ; SBCTextDisplayRGB:VDU|ps2Byte[3]                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 1.006      ;
+-------+-----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'i_clk_50'                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.271 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.105     ; 2.167      ;
; -1.271 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.105     ; 2.167      ;
; -1.271 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.105     ; 2.167      ;
; -1.271 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.105     ; 2.167      ;
; -1.247 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 2.166      ;
; -1.247 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 2.166      ;
; -1.247 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 2.166      ;
; -1.247 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 2.166      ;
; -1.247 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 2.166      ;
; -1.247 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 2.166      ;
; -1.225 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.104     ; 2.122      ;
; -1.225 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.104     ; 2.122      ;
; -1.225 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.104     ; 2.122      ;
; -1.225 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.104     ; 2.122      ;
; -1.225 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.104     ; 2.122      ;
; -1.225 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.104     ; 2.122      ;
; -1.225 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.104     ; 2.122      ;
; -1.225 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.104     ; 2.122      ;
; -1.225 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.104     ; 2.122      ;
; -0.862 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 1.781      ;
; -0.862 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 1.781      ;
; -0.862 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 1.781      ;
; -0.862 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 1.781      ;
; -0.862 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 1.781      ;
; -0.862 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 1.781      ;
; -0.862 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 1.781      ;
; -0.862 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 1.781      ;
; -0.862 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 1.781      ;
; -0.862 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 1.781      ;
; -0.862 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 1.781      ;
; -0.208 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.353      ; 1.562      ;
; -0.208 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.353      ; 1.562      ;
; -0.208 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.353      ; 1.562      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'w_cpuClk'                                                                                                               ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.221 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.499      ; 2.211      ;
; -0.221 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.499      ; 2.211      ;
; -0.159 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.516      ; 2.166      ;
; -0.122 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.498      ; 2.111      ;
; -0.122 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.498      ; 2.111      ;
; -0.122 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.498      ; 2.111      ;
; -0.122 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.498      ; 2.111      ;
; -0.092 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.725      ; 2.308      ;
; -0.092 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.725      ; 2.308      ;
; -0.092 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.725      ; 2.308      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'w_cpuClk'                                                                                                               ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.021      ; 2.167      ;
; 0.404 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.021      ; 2.167      ;
; 0.404 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.021      ; 2.167      ;
; 0.476 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.788      ; 2.006      ;
; 0.476 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.788      ; 2.006      ;
; 0.476 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.788      ; 2.006      ;
; 0.476 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.788      ; 2.006      ;
; 0.509 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.807      ; 2.058      ;
; 0.568 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.789      ; 2.099      ;
; 0.568 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.789      ; 2.099      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'i_clk_50'                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.671 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.534      ; 1.417      ;
; 0.671 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.534      ; 1.417      ;
; 0.671 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.534      ; 1.417      ;
; 1.375 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.667      ;
; 1.375 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.667      ;
; 1.375 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.667      ;
; 1.375 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.667      ;
; 1.375 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.667      ;
; 1.375 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.667      ;
; 1.375 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.667      ;
; 1.375 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.667      ;
; 1.375 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.667      ;
; 1.375 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.667      ;
; 1.375 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.667      ;
; 1.753 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.093      ; 2.058      ;
; 1.753 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.093      ; 2.058      ;
; 1.753 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.093      ; 2.058      ;
; 1.753 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.093      ; 2.058      ;
; 1.753 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.093      ; 2.058      ;
; 1.753 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.093      ; 2.058      ;
; 1.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.058      ; 2.031      ;
; 1.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.058      ; 2.031      ;
; 1.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.058      ; 2.031      ;
; 1.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.058      ; 2.031      ;
; 1.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.058      ; 2.031      ;
; 1.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.058      ; 2.031      ;
; 1.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.058      ; 2.031      ;
; 1.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.058      ; 2.031      ;
; 1.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.058      ; 2.031      ;
; 1.804 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.056      ; 2.072      ;
; 1.804 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.056      ; 2.072      ;
; 1.804 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.056      ; 2.072      ;
; 1.804 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.056      ; 2.072      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 53.78 MHz ; 53.78 MHz       ; w_cpuClk   ;      ;
; 72.9 MHz  ; 72.9 MHz        ; i_clk_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; w_cpuClk ; -14.894 ; -1506.326     ;
; i_clk_50 ; -12.717 ; -3151.838     ;
+----------+---------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; w_cpuClk ; -0.086 ; -0.086        ;
; i_clk_50 ; 0.383  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; i_clk_50 ; -1.114 ; -28.130           ;
; w_cpuClk ; -0.156 ; -0.863            ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; w_cpuClk ; 0.354 ; 0.000             ;
; i_clk_50 ; 0.599 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_clk_50 ; -3.201 ; -1220.169                    ;
; w_cpuClk ; -3.201 ; -266.101                     ;
+----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'w_cpuClk'                                                                                    ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -14.894 ; T65:CPU|IR[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.545     ; 14.351     ;
; -14.877 ; T65:CPU|IR[6]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.545     ; 14.334     ;
; -14.723 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 15.582     ;
; -14.722 ; T65:CPU|BusA_r[0]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 15.655     ;
; -14.664 ; T65:CPU|IR[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.545     ; 14.121     ;
; -14.662 ; T65:CPU|IR[6]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.545     ; 14.119     ;
; -14.653 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 15.512     ;
; -14.642 ; T65:CPU|IR[6]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.545     ; 14.099     ;
; -14.608 ; T65:CPU|DL[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 15.582     ;
; -14.543 ; T65:CPU|IR[6]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.545     ; 14.000     ;
; -14.487 ; T65:CPU|DL[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 15.461     ;
; -14.474 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 15.333     ;
; -14.459 ; T65:CPU|DL[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 15.433     ;
; -14.451 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 15.310     ;
; -14.399 ; T65:CPU|IR[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.550     ; 13.851     ;
; -14.382 ; T65:CPU|IR[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.550     ; 13.834     ;
; -14.381 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 15.240     ;
; -14.378 ; T65:CPU|DL[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 15.352     ;
; -14.369 ; T65:CPU|DL[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 15.343     ;
; -14.336 ; T65:CPU|DL[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 15.310     ;
; -14.263 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 15.122     ;
; -14.260 ; T65:CPU|P[0]             ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.078     ; 15.184     ;
; -14.215 ; T65:CPU|DL[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 15.189     ;
; -14.202 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 15.061     ;
; -14.193 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 15.052     ;
; -14.187 ; T65:CPU|DL[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 15.161     ;
; -14.169 ; T65:CPU|IR[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.550     ; 13.621     ;
; -14.167 ; T65:CPU|IR[5]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.550     ; 13.619     ;
; -14.148 ; T65:CPU|DL[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 15.122     ;
; -14.147 ; T65:CPU|IR[5]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.550     ; 13.599     ;
; -14.109 ; T65:CPU|IR[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.098      ; 15.209     ;
; -14.106 ; T65:CPU|DL[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 15.080     ;
; -14.097 ; T65:CPU|DL[4]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 15.071     ;
; -14.095 ; T65:CPU|BusA_r[0]        ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.817     ; 13.280     ;
; -14.087 ; T65:CPU|IR[7]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.550     ; 13.539     ;
; -14.084 ; T65:CPU|PC[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.288      ; 15.374     ;
; -14.070 ; T65:CPU|IR[7]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.550     ; 13.522     ;
; -14.048 ; T65:CPU|IR[5]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.550     ; 13.500     ;
; -14.034 ; T65:CPU|DL[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 15.008     ;
; -14.034 ; T65:CPU|DL[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 15.008     ;
; -14.029 ; T65:CPU|PC[15]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.163      ; 15.194     ;
; -14.028 ; T65:CPU|IR[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.098      ; 15.128     ;
; -14.027 ; T65:CPU|DL[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 15.001     ;
; -14.014 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 14.873     ;
; -13.999 ; T65:CPU|DL[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 14.973     ;
; -13.950 ; T65:CPU|PC[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.288      ; 15.240     ;
; -13.929 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 14.788     ;
; -13.918 ; T65:CPU|DL[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 14.892     ;
; -13.917 ; T65:CPU|IR[6]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.545     ; 13.374     ;
; -13.913 ; T65:CPU|PC[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.288      ; 15.203     ;
; -13.909 ; T65:CPU|DL[4]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 14.883     ;
; -13.899 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.258      ; 16.159     ;
; -13.892 ; T65:CPU|IR[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.226      ; 15.120     ;
; -13.864 ; T65:CPU|PC[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.288      ; 15.154     ;
; -13.859 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 14.718     ;
; -13.857 ; T65:CPU|IR[7]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.550     ; 13.309     ;
; -13.855 ; T65:CPU|IR[7]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.550     ; 13.307     ;
; -13.841 ; T65:CPU|PC[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.288      ; 15.131     ;
; -13.837 ; T65:CPU|IR[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.098      ; 14.937     ;
; -13.835 ; T65:CPU|IR[7]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.550     ; 13.287     ;
; -13.829 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.258      ; 16.089     ;
; -13.814 ; T65:CPU|DL[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 14.788     ;
; -13.813 ; T65:CPU|IR[1]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.098      ; 14.913     ;
; -13.812 ; T65:CPU|PC[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.288      ; 15.102     ;
; -13.793 ; T65:CPU|IR[1]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.098      ; 14.893     ;
; -13.787 ; T65:CPU|DL[0]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.370      ; 16.159     ;
; -13.774 ; T65:CPU|IR[6]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.065     ; 14.711     ;
; -13.768 ; T65:CPU|IR[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.226      ; 14.996     ;
; -13.762 ; T65:CPU|DL[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 14.736     ;
; -13.762 ; T65:CPU|DL[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 14.736     ;
; -13.762 ; T65:CPU|BusB[1]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.096     ; 14.668     ;
; -13.757 ; T65:CPU|PC[15]           ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.163      ; 14.922     ;
; -13.736 ; T65:CPU|IR[7]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.550     ; 13.188     ;
; -13.699 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.545      ; 15.246     ;
; -13.694 ; T65:CPU|IR[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.098      ; 14.794     ;
; -13.693 ; T65:CPU|DL[2]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 14.667     ;
; -13.680 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 14.539     ;
; -13.678 ; T65:CPU|PC[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.288      ; 14.968     ;
; -13.666 ; T65:CPU|DL[2]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.370      ; 16.038     ;
; -13.665 ; T65:CPU|DL[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 14.639     ;
; -13.650 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.258      ; 15.910     ;
; -13.641 ; T65:CPU|PC[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.288      ; 14.931     ;
; -13.638 ; T65:CPU|DL[1]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.370      ; 16.010     ;
; -13.633 ; T65:CPU|P[0]             ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.826     ; 12.809     ;
; -13.624 ; T65:CPU|PC[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.288      ; 14.914     ;
; -13.620 ; T65:CPU|IR[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.226      ; 14.848     ;
; -13.603 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 14.462     ;
; -13.592 ; T65:CPU|PC[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.288      ; 14.882     ;
; -13.584 ; T65:CPU|DL[3]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 14.558     ;
; -13.583 ; T65:CPU|BusA_r[0]        ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.604     ; 12.981     ;
; -13.575 ; T65:CPU|DL[4]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 14.549     ;
; -13.574 ; T65:CPU|DL[6]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 14.548     ;
; -13.574 ; T65:CPU|DL[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.028     ; 14.548     ;
; -13.569 ; T65:CPU|PC[4]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.288      ; 14.859     ;
; -13.569 ; T65:CPU|PC[15]           ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.163      ; 14.734     ;
; -13.557 ; T65:CPU|DL[3]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.370      ; 15.929     ;
; -13.548 ; T65:CPU|DL[4]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.370      ; 15.920     ;
; -13.533 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 14.392     ;
; -13.500 ; T65:CPU|PC[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.288      ; 14.790     ;
; -13.496 ; T65:CPU|IR[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.226      ; 14.724     ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                            ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.717 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 14.038     ;
; -12.710 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 14.032     ;
; -12.701 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 14.023     ;
; -12.646 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.968     ;
; -12.598 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.921     ;
; -12.585 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.908     ;
; -12.572 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.893     ;
; -12.565 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.887     ;
; -12.556 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.878     ;
; -12.541 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.861     ;
; -12.493 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.814     ;
; -12.480 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.801     ;
; -12.478 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.799     ;
; -12.430 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.752     ;
; -12.418 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.739     ;
; -12.417 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.738     ;
; -12.417 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.739     ;
; -12.410 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.732     ;
; -12.401 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.723     ;
; -12.370 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.692     ;
; -12.357 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.679     ;
; -12.329 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.652     ;
; -12.328 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.650     ;
; -12.302 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.623     ;
; -12.299 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.620     ;
; -12.295 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.617     ;
; -12.286 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.608     ;
; -12.270 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.591     ;
; -12.251 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.573     ;
; -12.238 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.560     ;
; -12.228 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.550     ;
; -12.224 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.545     ;
; -12.222 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.544     ;
; -12.209 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.531     ;
; -12.183 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.505     ;
; -12.180 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.503     ;
; -12.171 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.492     ;
; -12.170 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.491     ;
; -12.168 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.489     ;
; -12.167 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.490     ;
; -12.164 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.486     ;
; -12.164 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.486     ;
; -12.161 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.483     ;
; -12.155 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.477     ;
; -12.122 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.444     ;
; -12.120 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.442     ;
; -12.116 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.439     ;
; -12.109 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.431     ;
; -12.107 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.429     ;
; -12.103 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.426     ;
; -12.101 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.423     ;
; -12.071 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.392     ;
; -12.064 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.386     ;
; -12.055 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.377     ;
; -12.051 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.276      ; 13.366     ;
; -12.044 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.360     ;
; -12.038 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.359     ;
; -12.035 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.351     ;
; -12.028 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.350     ;
; -11.990 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.312     ;
; -11.982 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.304     ;
; -11.979 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.276      ; 13.294     ;
; -11.977 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.299     ;
; -11.972 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.288     ;
; -11.968 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.276      ; 13.283     ;
; -11.963 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.279     ;
; -11.961 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.277     ;
; -11.953 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.275     ;
; -11.952 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.268     ;
; -11.913 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.235     ;
; -11.911 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.234     ;
; -11.894 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.215     ;
; -11.887 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.209     ;
; -11.878 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.200     ;
; -11.869 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.191     ;
; -11.864 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.186     ;
; -11.853 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.175     ;
; -11.851 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.173     ;
; -11.847 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.170     ;
; -11.821 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.144     ;
; -11.816 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.139     ;
; -11.808 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.131     ;
; -11.803 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.126     ;
; -11.782 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.104     ;
; -11.721 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.043     ;
; -11.703 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.017     ;
; -11.696 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.276      ; 13.011     ;
; -11.687 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.276      ; 13.002     ;
; -11.682 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.004     ;
; -11.662 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 12.978     ;
; -11.635 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 12.956     ;
; -11.619 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 12.933     ;
; -11.612 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.276      ; 12.927     ;
; -11.612 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 12.933     ;
; -11.603 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.276      ; 12.918     ;
; -11.590 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 12.906     ;
; -11.587 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 12.909     ;
; -11.579 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 12.895     ;
; -11.574 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 12.896     ;
; -11.564 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 12.886     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'w_cpuClk'                                                                                                                                                                                              ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.086 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteWritten                                                                      ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.133      ; 2.272      ;
; 0.042  ; bufferedUART:UART|rxBuffer~17          ; bufferedUART:UART|dataOut[3]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.675      ; 1.442      ;
; 0.044  ; bufferedUART:UART|rxBuffer~15          ; bufferedUART:UART|dataOut[1]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.675      ; 1.444      ;
; 0.047  ; bufferedUART:UART|rxBuffer~18          ; bufferedUART:UART|dataOut[4]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.675      ; 1.447      ;
; 0.054  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[6]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.116      ; 2.395      ;
; 0.054  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[4]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.116      ; 2.395      ;
; 0.054  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[7]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.116      ; 2.395      ;
; 0.054  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[1]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.116      ; 2.395      ;
; 0.054  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[2]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.116      ; 2.395      ;
; 0.054  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[0]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.116      ; 2.395      ;
; 0.054  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[3]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.116      ; 2.395      ;
; 0.054  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[5]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.116      ; 2.395      ;
; 0.156  ; bufferedUART:UART|rxBuffer~20          ; bufferedUART:UART|dataOut[6]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.678      ; 1.559      ;
; 0.214  ; SBCTextDisplayRGB:VDU|kbBuffer~17      ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.859      ; 1.798      ;
; 0.244  ; SBCTextDisplayRGB:VDU|kbBuffer~15      ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.859      ; 1.828      ;
; 0.285  ; SBCTextDisplayRGB:VDU|kbBuffer~16      ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.859      ; 1.869      ;
; 0.315  ; SBCTextDisplayRGB:VDU|kbBuffer~13      ; SBCTextDisplayRGB:VDU|dataOut[2]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.859      ; 1.899      ;
; 0.342  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.886      ; 1.953      ;
; 0.342  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.886      ; 1.953      ;
; 0.342  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.886      ; 1.953      ;
; 0.342  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.886      ; 1.953      ;
; 0.345  ; SBCTextDisplayRGB:VDU|kbBuffer~36      ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.857      ; 1.927      ;
; 0.364  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.852      ; 1.941      ;
; 0.401  ; bufferedUART:UART|rxBuffer~13          ; bufferedUART:UART|rxBuffer~13                                                                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; bufferedUART:UART|rxReadPointer[0]     ; bufferedUART:UART|rxReadPointer[0]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; bufferedUART:UART|rxReadPointer[3]     ; bufferedUART:UART|rxReadPointer[3]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; bufferedUART:UART|rxReadPointer[2]     ; bufferedUART:UART|rxReadPointer[2]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; bufferedUART:UART|rxReadPointer[1]     ; bufferedUART:UART|rxReadPointer[1]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; T65:CPU|RstCycle                       ; T65:CPU|RstCycle                                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; T65:CPU|P[1]                           ; T65:CPU|P[1]                                                                                               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; T65:CPU|P[7]                           ; T65:CPU|P[7]                                                                                               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2]                                                                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1]                                                                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0]                                                                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|rxReadPointer[5]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|rxReadPointer[4]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.406  ; SBCTextDisplayRGB:VDU|kbBuffer~32      ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.861      ; 1.992      ;
; 0.407  ; bufferedUART:UART|rxBuffer~19          ; bufferedUART:UART|dataOut[5]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.678      ; 1.810      ;
; 0.408  ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[0]                                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.730      ; 2.333      ;
; 0.414  ; SBCTextDisplayRGB:VDU|kbBuffer~22      ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.856      ; 1.995      ;
; 0.416  ; SBCTextDisplayRGB:VDU|kbBuffer~14      ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.860      ; 2.001      ;
; 0.429  ; SBCTextDisplayRGB:VDU|kbBuffer~58      ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.857      ; 2.011      ;
; 0.430  ; T65:CPU|MCycle[1]                      ; T65:CPU|MCycle[1]                                                                                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; T65:CPU|MCycle[2]                      ; T65:CPU|MCycle[2]                                                                                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.438  ; SBCTextDisplayRGB:VDU|kbBuffer~12      ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.860      ; 2.023      ;
; 0.442  ; T65:CPU|PC[14]                         ; SBCTextDisplayRGB:VDU|controlReg[6]                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.934      ; 3.571      ;
; 0.443  ; bufferedUART:UART|rxBuffer~21          ; bufferedUART:UART|dataOut[7]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.675      ; 1.843      ;
; 0.445  ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[0]                                                                                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.044      ; 0.684      ;
; 0.448  ; bufferedUART:UART|txByteSent           ; bufferedUART:UART|txByteWritten                                                                            ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.327      ; 3.000      ;
; 0.453  ; SBCTextDisplayRGB:VDU|kbBuffer~40      ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.863      ; 2.041      ;
; 0.463  ; SBCTextDisplayRGB:VDU|kbBuffer~11      ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.860      ; 2.048      ;
; 0.465  ; SBCTextDisplayRGB:VDU|kbBuffer~60      ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.860      ; 2.050      ;
; 0.471  ; SBCTextDisplayRGB:VDU|kbBuffer~21      ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.860      ; 2.056      ;
; 0.475  ; SBCTextDisplayRGB:VDU|kbBuffer~44      ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.859      ; 2.059      ;
; 0.490  ; SBCTextDisplayRGB:VDU|kbBuffer~24      ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.856      ; 2.071      ;
; 0.496  ; bufferedUART:UART|rxInPointer[5]       ; bufferedUART:UART|rxBuffer~13                                                                              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.668      ; 1.889      ;
; 0.497  ; SBCTextDisplayRGB:VDU|kbBuffer~66      ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.857      ; 2.079      ;
; 0.513  ; SBCTextDisplayRGB:VDU|kbBuffer~25      ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.861      ; 2.099      ;
; 0.515  ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.852      ; 2.092      ;
; 0.520  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.870      ; 2.115      ;
; 0.529  ; SBCTextDisplayRGB:VDU|kbBuffer~47      ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.863      ; 2.117      ;
; 0.533  ; bufferedUART:UART|rxBuffer~14          ; bufferedUART:UART|dataOut[0]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.675      ; 1.933      ;
; 0.540  ; SBCTextDisplayRGB:VDU|kbBuffer~18      ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.860      ; 2.125      ;
; 0.543  ; T65:CPU|Set_Addr_To_r[0]               ; bufferedUART:UART|controlReg[7]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.490      ; 4.228      ;
; 0.543  ; T65:CPU|Set_Addr_To_r[0]               ; bufferedUART:UART|controlReg[6]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.490      ; 4.228      ;
; 0.543  ; T65:CPU|Set_Addr_To_r[0]               ; bufferedUART:UART|controlReg[5]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.490      ; 4.228      ;
; 0.552  ; SBCTextDisplayRGB:VDU|kbBuffer~51      ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.859      ; 2.136      ;
; 0.553  ; T65:CPU|IR[0]                          ; T65:CPU|Write_Data_r[2]                                                                                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.847      ; 2.595      ;
; 0.557  ; SBCTextDisplayRGB:VDU|kbBuffer~35      ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.861      ; 2.143      ;
; 0.571  ; SBCTextDisplayRGB:VDU|kbBuffer~33      ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.861      ; 2.157      ;
; 0.572  ; T65:CPU|DL[7]                          ; SBCTextDisplayRGB:VDU|controlReg[7]                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.722      ; 3.489      ;
; 0.572  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.891      ; 2.188      ;
; 0.577  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.870      ; 2.172      ;
; 0.577  ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.353      ; 1.160      ;
; 0.584  ; T65:CPU|IR[2]                          ; T65:CPU|Write_Data_r[0]                                                                                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.861      ; 2.640      ;
; 0.590  ; SBCTextDisplayRGB:VDU|kbBuffer~19      ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.860      ; 2.175      ;
; 0.592  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[7]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.174      ; 3.961      ;
; 0.592  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[6]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.174      ; 3.961      ;
; 0.592  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[5]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.174      ; 3.961      ;
; 0.601  ; T65:CPU|Set_Addr_To_r[0]               ; bufferedUART:UART|txByteLatch[4]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.490      ; 4.286      ;
; 0.601  ; T65:CPU|Set_Addr_To_r[0]               ; bufferedUART:UART|txByteLatch[7]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.490      ; 4.286      ;
; 0.602  ; bufferedUART:UART|rxInPointer[1]       ; bufferedUART:UART|rxBuffer~13                                                                              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.668      ; 1.995      ;
; 0.611  ; SBCTextDisplayRGB:VDU|kbBuffer~23      ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.856      ; 2.192      ;
; 0.621  ; SBCTextDisplayRGB:VDU|kbBuffer~63      ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.861      ; 2.207      ;
; 0.626  ; bufferedUART:UART|rxInPointer[2]       ; bufferedUART:UART|rxBuffer~13                                                                              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.668      ; 2.019      ;
; 0.626  ; bufferedUART:UART|rxInPointer[4]       ; bufferedUART:UART|rxBuffer~13                                                                              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.668      ; 2.019      ;
; 0.627  ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.870      ; 2.222      ;
; 0.629  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[0]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.852      ; 2.206      ;
; 0.631  ; SBCTextDisplayRGB:VDU|kbBuffer~28      ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.861      ; 2.217      ;
; 0.631  ; SBCTextDisplayRGB:VDU|kbBuffer~39      ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.863      ; 2.219      ;
; 0.632  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[2]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.852      ; 2.209      ;
; 0.649  ; SBCTextDisplayRGB:VDU|kbBuffer~61      ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.861      ; 2.235      ;
; 0.650  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[4]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.174      ; 4.019      ;
; 0.650  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[7]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.174      ; 4.019      ;
; 0.655  ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[1]                                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.730      ; 2.580      ;
; 0.675  ; SBCTextDisplayRGB:VDU|kbBuffer~26      ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.861      ; 2.261      ;
; 0.684  ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.870      ; 2.279      ;
; 0.691  ; SBCTextDisplayRGB:VDU|kbBuffer~42      ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.863      ; 2.279      ;
; 0.692  ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.353      ; 1.275      ;
; 0.697  ; T65:CPU|IR[4]                          ; T65:CPU|ALU_Op_r[3]                                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.854      ; 2.746      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; SBCTextDisplayRGB:VDU|n_kbWR                  ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]          ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; SBCTextDisplayRGB:VDU|ps2ClkFiltered          ; SBCTextDisplayRGB:VDU|ps2ClkFiltered                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; SBCTextDisplayRGB:VDU|param4[0]               ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; SBCTextDisplayRGB:VDU|paramCount[1]           ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; SBCTextDisplayRGB:VDU|dispState.dispWrite     ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.090      ; 0.669      ;
; 0.398 ; Loadable_7S8D_LED:Seg78D|w_refresh_counter[0] ; Loadable_7S8D_LED:Seg78D|w_refresh_counter[0]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.091      ; 0.684      ;
; 0.398 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]          ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.091      ; 0.684      ;
; 0.398 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]          ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.091      ; 0.684      ;
; 0.399 ; counter:myCounter|Pre_Q[0]                    ; counter:myCounter|Pre_Q[0]                                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.090      ; 0.684      ;
; 0.400 ; SBCTextDisplayRGB:VDU|ps2DataOut              ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; SBCTextDisplayRGB:VDU|kbWRParity              ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; SBCTextDisplayRGB:VDU|ps2Shift                ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|ps2ClkOut               ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|kbInPointer[1]          ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|kbInPointer[2]          ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|pixelCount[1]           ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:UART|rxdFiltered                 ; bufferedUART:UART|rxdFiltered                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|ps2Num                  ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|ps2Caps                 ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|ps2Scroll               ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|charScanLine[3]         ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|charScanLine[0]         ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|charScanLine[1]         ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|charScanLine[2]         ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|hActive                 ; SBCTextDisplayRGB:VDU|hActive                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|vActive                 ; SBCTextDisplayRGB:VDU|vActive                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:UART|txBuffer[7]                 ; bufferedUART:UART|txBuffer[7]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|attBold                 ; SBCTextDisplayRGB:VDU|attBold                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:UART|txByteSent                  ; bufferedUART:UART|txByteSent                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:UART|txBitCount[3]               ; bufferedUART:UART|txBitCount[3]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:UART|txBitCount[2]               ; bufferedUART:UART|txBitCount[2]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:UART|txBitCount[1]               ; bufferedUART:UART|txBitCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:UART|txBitCount[0]               ; bufferedUART:UART|txBitCount[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|param1[0]               ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|param2[0]               ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; Toggle_On_FN_Key:FNKey2Toggle|loopback        ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|attInverse              ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|cursorVert[3]           ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|cursorVert[2]           ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|dispState.idle          ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bufferedUART:UART|rxBitCount[3]               ; bufferedUART:UART|rxBitCount[3]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bufferedUART:UART|rxBitCount[2]               ; bufferedUART:UART|rxBitCount[2]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bufferedUART:UART|rxBitCount[1]               ; bufferedUART:UART|rxBitCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|paramCount[0]           ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|param3[0]               ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|paramCount[2]           ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|dispWR                  ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]            ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]            ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2Ctrl                 ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; SBCTextDisplayRGB:VDU|kbInPointer[0]          ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; w_serialClkCount[1]                           ; w_serialClkCount[1]                                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; bufferedUART:UART|rxBitCount[0]               ; bufferedUART:UART|rxBitCount[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.684      ;
; 0.430 ; Toggle_On_FN_Key:FNKey1Toggle|loopback        ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.669      ;
; 0.432 ; SBCTextDisplayRGB:VDU|dispCharWRData[0]       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.432      ; 1.094      ;
; 0.454 ; SBCTextDisplayRGB:VDU|charScanLine[3]         ; SBCTextDisplayRGB:VDU|SansBoldRomReduced:\GEN_REDUCED_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_2d91:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.419      ; 1.103      ;
; 0.456 ; SBCTextDisplayRGB:VDU|dispCharWRData[7]       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.433      ; 1.119      ;
; 0.462 ; SBCTextDisplayRGB:VDU|charScanLine[0]         ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.730      ;
; 0.470 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]            ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta1                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]            ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta1        ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.739      ;
; 0.475 ; SBCTextDisplayRGB:VDU|dispCharWRData[6]       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.433      ; 1.138      ;
; 0.477 ; bufferedUART:UART|rxInPointer[0]              ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.428      ; 1.135      ;
; 0.481 ; bufferedUART:UART|rxInPointer[3]              ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.428      ; 1.139      ;
; 0.485 ; bufferedUART:UART|rxState.idle                ; bufferedUART:UART|rxState.dataBit                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.752      ;
; 0.489 ; SBCTextDisplayRGB:VDU|dispAttWRData[5]        ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.426      ; 1.145      ;
; 0.491 ; SBCTextDisplayRGB:VDU|dispCharWRData[5]       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.433      ; 1.154      ;
; 0.493 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2        ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta3                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.760      ;
; 0.494 ; bufferedUART:UART|rxCurrentByteBuffer[0]      ; bufferedUART:UART|rxBuffer~14                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.761      ;
; 0.495 ; SBCTextDisplayRGB:VDU|dispState.del2          ; SBCTextDisplayRGB:VDU|dispState.del3                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.762      ;
; 0.499 ; bufferedUART:UART|rxCurrentByteBuffer[2]      ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.766      ;
; 0.500 ; bufferedUART:UART|rxCurrentByteBuffer[1]      ; bufferedUART:UART|rxCurrentByteBuffer[0]                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.767      ;
; 0.500 ; bufferedUART:UART|rxCurrentByteBuffer[2]      ; bufferedUART:UART|rxBuffer~16                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.767      ;
; 0.500 ; bufferedUART:UART|rxCurrentByteBuffer[1]      ; bufferedUART:UART|rxBuffer~15                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.767      ;
; 0.501 ; bufferedUART:UART|txState.idle                ; bufferedUART:UART|txState.dataBit                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.090      ; 0.786      ;
; 0.503 ; bufferedUART:UART|rxCurrentByteBuffer[4]      ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.454      ; 1.187      ;
; 0.513 ; w_cpuClk                                      ; InternalRam32K:SRAM|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a19~porta_we_reg                                                       ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.730      ; 3.743      ;
; 0.528 ; w_cpuClk                                      ; InternalRam32K:SRAM|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a21~porta_we_reg                                                       ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.743      ; 3.771      ;
; 0.561 ; w_cpuClk                                      ; InternalRam32K:SRAM|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a23~porta_we_reg                                                       ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.739      ; 3.800      ;
; 0.574 ; w_cpuClk                                      ; InternalRam32K:SRAM|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a16~porta_we_reg                                                       ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.735      ; 3.809      ;
; 0.584 ; SBCTextDisplayRGB:VDU|ps2Scroll               ; SBCTextDisplayRGB:VDU|ps2WriteByte2[0]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.852      ;
; 0.597 ; bufferedUART:UART|txBuffer[3]                 ; bufferedUART:UART|txBuffer[2]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.865      ;
; 0.599 ; bufferedUART:UART|txBuffer[1]                 ; bufferedUART:UART|txBuffer[0]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.867      ;
; 0.600 ; bufferedUART:UART|txBuffer[2]                 ; bufferedUART:UART|txBuffer[1]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.868      ;
; 0.600 ; bufferedUART:UART|txBuffer[6]                 ; bufferedUART:UART|txBuffer[5]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.868      ;
; 0.601 ; bufferedUART:UART|txBuffer[4]                 ; bufferedUART:UART|txBuffer[3]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.869      ;
; 0.602 ; w_serialClkCount[15]                          ; w_w_serClkEn                                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.870      ;
; 0.608 ; w_cpuClkCt[4]                                 ; w_cpuClk                                                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.876      ;
; 0.622 ; w_cpuClk                                      ; InternalRam32K:SRAM|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a17~porta_we_reg                                                       ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.725      ; 3.847      ;
; 0.630 ; SBCTextDisplayRGB:VDU|charHoriz[6]            ; SBCTextDisplayRGB:VDU|charHoriz[6]                                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.897      ;
; 0.632 ; bufferedUART:UART|txClockCount[5]             ; bufferedUART:UART|txClockCount[5]                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.900      ;
; 0.635 ; bufferedUART:UART|rxCurrentByteBuffer[3]      ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.902      ;
; 0.637 ; SBCTextDisplayRGB:VDU|ps2WriteClkCount[4]     ; SBCTextDisplayRGB:VDU|ps2WriteClkCount[4]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.074      ; 0.906      ;
; 0.637 ; bufferedUART:UART|rxCurrentByteBuffer[3]      ; bufferedUART:UART|rxBuffer~17                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.904      ;
; 0.642 ; SBCTextDisplayRGB:VDU|ps2Byte[2]              ; SBCTextDisplayRGB:VDU|ps2Byte[1]                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.074      ; 0.911      ;
; 0.644 ; bufferedUART:UART|rxState.stopBit             ; bufferedUART:UART|rxState.idle                                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.911      ;
; 0.646 ; SBCTextDisplayRGB:VDU|dispState.clearLine     ; SBCTextDisplayRGB:VDU|dispState.clearL2                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.914      ;
; 0.647 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1        ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.914      ;
+-------+-----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'i_clk_50'                                                                                                       ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.114 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.096     ; 2.020      ;
; -1.114 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.096     ; 2.020      ;
; -1.114 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.096     ; 2.020      ;
; -1.114 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.096     ; 2.020      ;
; -1.068 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.076     ; 1.994      ;
; -1.068 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.076     ; 1.994      ;
; -1.068 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.076     ; 1.994      ;
; -1.068 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.076     ; 1.994      ;
; -1.068 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.076     ; 1.994      ;
; -1.068 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.076     ; 1.994      ;
; -1.064 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.093     ; 1.973      ;
; -1.064 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.093     ; 1.973      ;
; -1.064 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.093     ; 1.973      ;
; -1.064 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.093     ; 1.973      ;
; -1.064 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.093     ; 1.973      ;
; -1.064 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.093     ; 1.973      ;
; -1.064 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.093     ; 1.973      ;
; -1.064 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.093     ; 1.973      ;
; -1.064 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.093     ; 1.973      ;
; -0.677 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.074     ; 1.605      ;
; -0.677 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.074     ; 1.605      ;
; -0.677 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.074     ; 1.605      ;
; -0.677 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.074     ; 1.605      ;
; -0.677 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.074     ; 1.605      ;
; -0.677 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.074     ; 1.605      ;
; -0.677 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.074     ; 1.605      ;
; -0.677 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.074     ; 1.605      ;
; -0.677 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.074     ; 1.605      ;
; -0.677 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.074     ; 1.605      ;
; -0.677 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.074     ; 1.605      ;
; -0.081 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.332      ; 1.415      ;
; -0.081 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.332      ; 1.415      ;
; -0.081 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.332      ; 1.415      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'w_cpuClk'                                                                                                                ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.156 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.394      ; 2.042      ;
; -0.156 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.394      ; 2.042      ;
; -0.095 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.407      ; 1.994      ;
; -0.076 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.598      ; 2.166      ;
; -0.076 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.598      ; 2.166      ;
; -0.076 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.598      ; 2.166      ;
; -0.057 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.392      ; 1.941      ;
; -0.057 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.392      ; 1.941      ;
; -0.057 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.392      ; 1.941      ;
; -0.057 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.392      ; 1.941      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'w_cpuClk'                                                                                                                ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.868      ; 1.947      ;
; 0.354 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.868      ; 1.947      ;
; 0.354 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.868      ; 1.947      ;
; 0.446 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.655      ; 1.826      ;
; 0.446 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.655      ; 1.826      ;
; 0.446 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.655      ; 1.826      ;
; 0.446 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.655      ; 1.826      ;
; 0.480 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.670      ; 1.875      ;
; 0.526 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.656      ; 1.907      ;
; 0.526 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.656      ; 1.907      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'i_clk_50'                                                                                                       ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.599 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.495      ; 1.289      ;
; 0.599 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.495      ; 1.289      ;
; 0.599 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.495      ; 1.289      ;
; 1.273 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.540      ;
; 1.589 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.052      ; 1.836      ;
; 1.589 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.052      ; 1.836      ;
; 1.589 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.052      ; 1.836      ;
; 1.589 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.052      ; 1.836      ;
; 1.589 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.052      ; 1.836      ;
; 1.589 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.052      ; 1.836      ;
; 1.589 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.052      ; 1.836      ;
; 1.589 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.052      ; 1.836      ;
; 1.589 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.052      ; 1.836      ;
; 1.600 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.875      ;
; 1.600 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.875      ;
; 1.600 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.875      ;
; 1.600 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.875      ;
; 1.600 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.875      ;
; 1.600 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.875      ;
; 1.628 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.049      ; 1.872      ;
; 1.628 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.049      ; 1.872      ;
; 1.628 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.049      ; 1.872      ;
; 1.628 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.049      ; 1.872      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; w_cpuClk ; -6.546 ; -614.036       ;
; i_clk_50 ; -5.477 ; -1107.085      ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; w_cpuClk ; 0.007 ; 0.000          ;
; i_clk_50 ; 0.154 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; i_clk_50 ; -0.054 ; -0.738            ;
; w_cpuClk ; 0.154  ; 0.000             ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; i_clk_50 ; 0.312 ; 0.000             ;
; w_cpuClk ; 0.369 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_clk_50 ; -3.000 ; -876.642                     ;
; w_cpuClk ; -1.000 ; -177.000                     ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'w_cpuClk'                                                                                   ;
+--------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -6.546 ; T65:CPU|BusA_r[0]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.036     ; 7.497      ;
; -6.276 ; T65:CPU|IR[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.462      ;
; -6.269 ; T65:CPU|IR[6]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.455      ;
; -6.264 ; T65:CPU|IR[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.450      ;
; -6.248 ; T65:CPU|BusA_r[0]        ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.902     ; 6.333      ;
; -6.218 ; T65:CPU|IR[6]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.404      ;
; -6.193 ; T65:CPU|IR[6]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.379      ;
; -6.190 ; T65:CPU|P[0]             ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.041     ; 7.136      ;
; -6.149 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 7.067      ;
; -6.141 ; T65:CPU|IR[6]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.327      ;
; -6.129 ; T65:CPU|IR[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.315      ;
; -6.122 ; T65:CPU|IR[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.308      ;
; -6.117 ; T65:CPU|IR[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.303      ;
; -6.102 ; T65:CPU|BusA_r[0]        ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.835     ; 6.254      ;
; -6.071 ; T65:CPU|IR[5]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.257      ;
; -6.068 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 6.986      ;
; -6.056 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 6.974      ;
; -6.046 ; T65:CPU|IR[5]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.232      ;
; -6.011 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 6.929      ;
; -5.994 ; T65:CPU|IR[5]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.180      ;
; -5.992 ; T65:CPU|DL[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.977      ;
; -5.980 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.663      ; 7.630      ;
; -5.975 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 6.893      ;
; -5.964 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 6.882      ;
; -5.955 ; T65:CPU|IR[7]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.141      ;
; -5.950 ; T65:CPU|DL[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.935      ;
; -5.948 ; T65:CPU|IR[7]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.134      ;
; -5.946 ; T65:CPU|DL[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.931      ;
; -5.943 ; T65:CPU|IR[7]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.129      ;
; -5.935 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 6.853      ;
; -5.927 ; T65:CPU|BusB[1]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.054     ; 6.860      ;
; -5.918 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 6.836      ;
; -5.911 ; T65:CPU|DL[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.896      ;
; -5.897 ; T65:CPU|IR[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 6.899      ;
; -5.897 ; T65:CPU|IR[7]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.083      ;
; -5.892 ; T65:CPU|P[0]             ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.907     ; 5.972      ;
; -5.888 ; T65:CPU|DL[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.873      ;
; -5.887 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.663      ; 7.537      ;
; -5.883 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 6.801      ;
; -5.872 ; T65:CPU|BusB[2]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.054     ; 6.805      ;
; -5.872 ; T65:CPU|IR[7]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.058      ;
; -5.869 ; T65:CPU|DL[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.854      ;
; -5.865 ; T65:CPU|DL[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.850      ;
; -5.854 ; T65:CPU|DL[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.839      ;
; -5.842 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 6.760      ;
; -5.826 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 6.744      ;
; -5.826 ; T65:CPU|DL[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.811      ;
; -5.825 ; T65:CPU|DL[1]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.728      ; 7.540      ;
; -5.821 ; T65:CPU|IR[6]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.007      ;
; -5.820 ; T65:CPU|IR[7]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 6.006      ;
; -5.819 ; T65:CPU|IR[6]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.033     ; 6.773      ;
; -5.816 ; T65:CPU|IR[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 6.818      ;
; -5.815 ; T65:CPU|IR[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 6.817      ;
; -5.812 ; T65:CPU|DL[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.797      ;
; -5.808 ; T65:CPU|DL[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.793      ;
; -5.807 ; T65:CPU|DL[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.792      ;
; -5.804 ; T65:CPU|BusA_r[2]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.057     ; 6.734      ;
; -5.798 ; T65:CPU|DL[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.783      ;
; -5.795 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.663      ; 7.445      ;
; -5.783 ; T65:CPU|DL[0]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.728      ; 7.498      ;
; -5.780 ; T65:CPU|BusB[0]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.057     ; 6.710      ;
; -5.779 ; T65:CPU|DL[3]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.728      ; 7.494      ;
; -5.778 ; T65:CPU|DL[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.763      ;
; -5.771 ; T65:CPU|PC[15]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.063      ; 6.821      ;
; -5.764 ; T65:CPU|IR[1]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 6.766      ;
; -5.760 ; T65:CPU|PC[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.121      ; 6.868      ;
; -5.750 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 6.668      ;
; -5.750 ; T65:CPU|DL[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.735      ;
; -5.746 ; T65:CPU|P[0]             ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.840     ; 5.893      ;
; -5.745 ; T65:CPU|DL[4]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.730      ;
; -5.739 ; T65:CPU|IR[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 6.741      ;
; -5.738 ; T65:CPU|PC[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.121      ; 6.846      ;
; -5.736 ; T65:CPU|DL[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.721      ;
; -5.734 ; T65:CPU|BusB[3]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.054     ; 6.667      ;
; -5.732 ; T65:CPU|DL[3]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.717      ;
; -5.728 ; T65:CPU|IR[1]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.747      ; 7.462      ;
; -5.727 ; T65:CPU|IR[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.094      ; 6.808      ;
; -5.721 ; T65:CPU|DL[2]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.728      ; 7.436      ;
; -5.717 ; T65:CPU|DL[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.702      ;
; -5.716 ; T65:CPU|BusA_r[0]        ; T65:CPU|P[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.036     ; 6.667      ;
; -5.714 ; T65:CPU|PC[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.121      ; 6.822      ;
; -5.702 ; T65:CPU|BusA_r[1]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.057     ; 6.632      ;
; -5.690 ; T65:CPU|PC[15]           ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.063      ; 6.740      ;
; -5.688 ; T65:CPU|DL[4]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.673      ;
; -5.688 ; T65:CPU|BusA_r[0]        ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.902     ; 5.773      ;
; -5.687 ; T65:CPU|IR[1]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 6.689      ;
; -5.679 ; T65:CPU|PC[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.121      ; 6.787      ;
; -5.675 ; T65:CPU|IR[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.094      ; 6.756      ;
; -5.674 ; T65:CPU|DL[2]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.659      ;
; -5.674 ; T65:CPU|IR[5]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.801     ; 5.860      ;
; -5.672 ; T65:CPU|IR[5]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.033     ; 6.626      ;
; -5.666 ; T65:CPU|PC[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.121      ; 6.774      ;
; -5.664 ; T65:CPU|BusA_r[0]        ; T65:CPU|S[5]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.902     ; 5.749      ;
; -5.660 ; T65:CPU|DL[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.645      ;
; -5.659 ; T65:CPU|DL[4]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.728      ; 7.374      ;
; -5.657 ; T65:CPU|PC[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.121      ; 6.765      ;
; -5.646 ; T65:CPU|IR[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.094      ; 6.727      ;
; -5.642 ; T65:CPU|DL[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 6.627      ;
; -5.641 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.215      ; 6.843      ;
; -5.636 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 6.554      ;
+--------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.477 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.628      ;
; -5.466 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.619      ;
; -5.463 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.615      ;
; -5.410 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.562      ;
; -5.403 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.554      ;
; -5.392 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.545      ;
; -5.389 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.541      ;
; -5.381 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.534      ;
; -5.377 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.531      ;
; -5.374 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.528      ;
; -5.348 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.503      ;
; -5.341 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.497      ;
; -5.318 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.471      ;
; -5.298 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.451      ;
; -5.297 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.450      ;
; -5.289 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.443      ;
; -5.288 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.439      ;
; -5.284 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.437      ;
; -5.282 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.437      ;
; -5.277 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.430      ;
; -5.274 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.426      ;
; -5.269 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.423      ;
; -5.268 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.422      ;
; -5.262 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.417      ;
; -5.261 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.416      ;
; -5.247 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.400      ;
; -5.234 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.385      ;
; -5.223 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.376      ;
; -5.223 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.376      ;
; -5.220 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.372      ;
; -5.218 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.372      ;
; -5.211 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.366      ;
; -5.211 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.365      ;
; -5.210 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.363      ;
; -5.194 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.348      ;
; -5.194 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.345      ;
; -5.193 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.347      ;
; -5.187 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.342      ;
; -5.183 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.336      ;
; -5.182 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.337      ;
; -5.180 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.332      ;
; -5.175 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.331      ;
; -5.171 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.325      ;
; -5.169 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.322      ;
; -5.160 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.316      ;
; -5.142 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.297      ;
; -5.140 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.294      ;
; -5.137 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.288      ;
; -5.135 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.291      ;
; -5.133 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.288      ;
; -5.126 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.279      ;
; -5.123 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.275      ;
; -5.111 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 6.257      ;
; -5.101 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.256      ;
; -5.100 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.248      ;
; -5.097 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.244      ;
; -5.095 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.248      ;
; -5.081 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.236      ;
; -5.080 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.235      ;
; -5.075 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 6.221      ;
; -5.064 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.212      ;
; -5.063 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 6.209      ;
; -5.061 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.208      ;
; -5.060 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.213      ;
; -5.052 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.200      ;
; -5.049 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.196      ;
; -5.041 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.194      ;
; -5.031 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.185      ;
; -5.030 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.185      ;
; -5.029 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.183      ;
; -5.024 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.179      ;
; -5.012 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.166      ;
; -5.006 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.161      ;
; -5.004 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.149      ;
; -5.001 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.154      ;
; -5.000 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.155      ;
; -4.994 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.150      ;
; -4.993 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.140      ;
; -4.993 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.149      ;
; -4.990 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 6.136      ;
; -4.983 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.138      ;
; -4.976 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.132      ;
; -4.959 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.110      ;
; -4.954 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.110      ;
; -4.952 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.107      ;
; -4.948 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.101      ;
; -4.945 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.097      ;
; -4.944 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.097      ;
; -4.933 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.086      ;
; -4.927 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.072      ;
; -4.922 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.067      ;
; -4.918 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.066      ;
; -4.916 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.063      ;
; -4.913 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 6.059      ;
; -4.911 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.058      ;
; -4.911 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.056      ;
; -4.908 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 6.054      ;
; -4.908 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.053      ;
; -4.904 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.058      ;
; -4.903 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.056      ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'w_cpuClk'                                                                                                                                                                                             ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.007 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteWritten                                                                      ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.961      ; 1.082      ;
; 0.011 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[6]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.953      ; 1.078      ;
; 0.011 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[4]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.953      ; 1.078      ;
; 0.011 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[7]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.953      ; 1.078      ;
; 0.011 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[1]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.953      ; 1.078      ;
; 0.011 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[2]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.953      ; 1.078      ;
; 0.011 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[0]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.953      ; 1.078      ;
; 0.011 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[3]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.953      ; 1.078      ;
; 0.011 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[5]                                                                     ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.953      ; 1.078      ;
; 0.181 ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[0]                                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.854      ; 1.119      ;
; 0.186 ; bufferedUART:UART|rxBuffer~13          ; bufferedUART:UART|rxBuffer~13                                                                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2]                                                                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1]                                                                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0]                                                                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:UART|rxReadPointer[0]     ; bufferedUART:UART|rxReadPointer[0]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|rxReadPointer[5]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:UART|rxReadPointer[3]     ; bufferedUART:UART|rxReadPointer[3]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|rxReadPointer[4]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:UART|rxReadPointer[2]     ; bufferedUART:UART|rxReadPointer[2]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:UART|rxReadPointer[1]     ; bufferedUART:UART|rxReadPointer[1]                                                                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; T65:CPU|RstCycle                       ; T65:CPU|RstCycle                                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T65:CPU|P[1]                           ; T65:CPU|P[1]                                                                                               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T65:CPU|P[7]                           ; T65:CPU|P[7]                                                                                               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; T65:CPU|IR[2]                          ; T65:CPU|Write_Data_r[0]                                                                                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.935      ; 1.207      ;
; 0.201 ; T65:CPU|MCycle[1]                      ; T65:CPU|MCycle[1]                                                                                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; T65:CPU|MCycle[2]                      ; T65:CPU|MCycle[2]                                                                                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[0]                                                                                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.022      ; 0.314      ;
; 0.212 ; T65:CPU|IR[0]                          ; T65:CPU|Write_Data_r[2]                                                                                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.926      ; 1.222      ;
; 0.214 ; bufferedUART:UART|rxBuffer~17          ; bufferedUART:UART|dataOut[3]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.831      ; 0.659      ;
; 0.215 ; bufferedUART:UART|rxBuffer~18          ; bufferedUART:UART|dataOut[4]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.831      ; 0.660      ;
; 0.215 ; bufferedUART:UART|rxBuffer~15          ; bufferedUART:UART|dataOut[1]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.831      ; 0.660      ;
; 0.219 ; T65:CPU|PC[14]                         ; SBCTextDisplayRGB:VDU|controlReg[6]                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.353      ; 1.656      ;
; 0.235 ; T65:CPU|DL[7]                          ; SBCTextDisplayRGB:VDU|controlReg[7]                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.287      ; 1.606      ;
; 0.248 ; T65:CPU|MCycle[0]                      ; T65:CPU|RstCycle                                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.774      ; 1.106      ;
; 0.257 ; bufferedUART:UART|rxBuffer~20          ; bufferedUART:UART|dataOut[6]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.832      ; 0.703      ;
; 0.261 ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.186      ; 0.551      ;
; 0.265 ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[1]                                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.854      ; 1.203      ;
; 0.266 ; T65:CPU|IR[4]                          ; T65:CPU|ALU_Op_r[0]                                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.929      ; 1.279      ;
; 0.268 ; SBCTextDisplayRGB:VDU|kbBuffer~17      ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.913      ; 0.795      ;
; 0.281 ; T65:CPU|IR[4]                          ; T65:CPU|ALU_Op_r[3]                                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.929      ; 1.294      ;
; 0.290 ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[7]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.497      ; 1.871      ;
; 0.290 ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[6]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.497      ; 1.871      ;
; 0.290 ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[5]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.497      ; 1.871      ;
; 0.299 ; T65:CPU|Set_Addr_To_r[0]               ; bufferedUART:UART|controlReg[7]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.602      ; 1.985      ;
; 0.299 ; T65:CPU|Set_Addr_To_r[0]               ; bufferedUART:UART|controlReg[6]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.602      ; 1.985      ;
; 0.299 ; T65:CPU|Set_Addr_To_r[0]               ; bufferedUART:UART|controlReg[5]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.602      ; 1.985      ;
; 0.300 ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[2]                                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.854      ; 1.238      ;
; 0.303 ; SBCTextDisplayRGB:VDU|kbBuffer~15      ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.913      ; 0.830      ;
; 0.308 ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.186      ; 0.598      ;
; 0.314 ; SBCTextDisplayRGB:VDU|kbBuffer~16      ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.913      ; 0.841      ;
; 0.316 ; SBCTextDisplayRGB:VDU|kbBuffer~13      ; SBCTextDisplayRGB:VDU|dataOut[2]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.913      ; 0.843      ;
; 0.320 ; T65:CPU|MCycle[2]                      ; T65:CPU|RstCycle                                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.774      ; 1.178      ;
; 0.321 ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[4]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.497      ; 1.902      ;
; 0.321 ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[7]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.497      ; 1.902      ;
; 0.326 ; SBCTextDisplayRGB:VDU|kbBuffer~36      ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.912      ; 0.852      ;
; 0.330 ; T65:CPU|Set_Addr_To_r[0]               ; bufferedUART:UART|txByteLatch[4]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.602      ; 2.016      ;
; 0.330 ; T65:CPU|Set_Addr_To_r[0]               ; bufferedUART:UART|txByteLatch[7]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.602      ; 2.016      ;
; 0.333 ; bufferedUART:UART|txByteSent           ; bufferedUART:UART|txByteWritten                                                                            ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.060      ; 1.507      ;
; 0.336 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.909      ; 0.859      ;
; 0.341 ; T65:CPU|IR[0]                          ; T65:CPU|ALU_Op_r[2]                                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.929      ; 1.354      ;
; 0.347 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.931      ; 0.892      ;
; 0.347 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.931      ; 0.892      ;
; 0.347 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.931      ; 0.892      ;
; 0.347 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.931      ; 0.892      ;
; 0.348 ; T65:CPU|MCycle[1]                      ; T65:CPU|RstCycle                                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.774      ; 1.206      ;
; 0.351 ; T65:CPU|IR[3]                          ; T65:CPU|ALU_Op_r[3]                                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.929      ; 1.364      ;
; 0.354 ; SBCTextDisplayRGB:VDU|kbBuffer~58      ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.912      ; 0.880      ;
; 0.357 ; T65:CPU|IR[0]                          ; T65:CPU|Write_Data_r[0]                                                                                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.935      ; 1.376      ;
; 0.361 ; T65:CPU|IR[5]                          ; T65:CPU|P[2]                                                                                               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.036      ; 0.481      ;
; 0.363 ; T65:CPU|DL[6]                          ; SBCTextDisplayRGB:VDU|controlReg[6]                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.287      ; 1.734      ;
; 0.365 ; T65:CPU|PC[1]                          ; bufferedUART:UART|txByteLatch[1]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.518      ; 1.967      ;
; 0.365 ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[1]                                                                                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.024      ; 0.473      ;
; 0.366 ; T65:CPU|PC[12]                         ; bufferedUART:UART|txByteLatch[4]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.455      ; 1.905      ;
; 0.367 ; T65:CPU|PC[3]                          ; bufferedUART:UART|txByteLatch[3]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.518      ; 1.969      ;
; 0.372 ; T65:CPU|MCycle[1]                      ; T65:CPU|MCycle[2]                                                                                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.024      ; 0.480      ;
; 0.373 ; T65:CPU|IR[3]                          ; T65:CPU|Write_Data_r[0]                                                                                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.935      ; 1.392      ;
; 0.377 ; SBCTextDisplayRGB:VDU|kbBuffer~32      ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.912      ; 0.903      ;
; 0.378 ; T65:CPU|PC[0]                          ; bufferedUART:UART|txByteLatch[0]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.518      ; 1.980      ;
; 0.381 ; SBCTextDisplayRGB:VDU|kbBuffer~24      ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.912      ; 0.907      ;
; 0.384 ; T65:CPU|IR[4]                          ; T65:CPU|ALU_Op_r[2]                                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.929      ; 1.397      ;
; 0.384 ; T65:CPU|PC[12]                         ; SBCTextDisplayRGB:VDU|dispByteLatch[4]                                                                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.346      ; 1.814      ;
; 0.384 ; T65:CPU|PC[15]                         ; SBCTextDisplayRGB:VDU|controlReg[7]                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.351      ; 1.819      ;
; 0.385 ; T65:CPU|PC[14]                         ; bufferedUART:UART|txByteLatch[6]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.465      ; 1.934      ;
; 0.385 ; SBCTextDisplayRGB:VDU|kbBuffer~66      ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.912      ; 0.911      ;
; 0.386 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.920      ; 0.920      ;
; 0.390 ; SBCTextDisplayRGB:VDU|kbBuffer~22      ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.912      ; 0.916      ;
; 0.391 ; T65:CPU|MCycle[0]                      ; T65:CPU|Write_Data_r[2]                                                                                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.770      ; 1.245      ;
; 0.392 ; T65:CPU|DL[7]                          ; bufferedUART:UART|txByteLatch[7]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.391      ; 1.867      ;
; 0.392 ; T65:CPU|PC[8]                          ; bufferedUART:UART|txByteLatch[0]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.463      ; 1.939      ;
; 0.396 ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|controlReg[5]                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.393      ; 1.873      ;
; 0.396 ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|controlReg[6]                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.393      ; 1.873      ;
; 0.396 ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|controlReg[7]                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.393      ; 1.873      ;
; 0.397 ; T65:CPU|IR[3]                          ; T65:CPU|RstCycle                                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.930      ; 1.411      ;
; 0.399 ; bufferedUART:UART|rxBuffer~19          ; bufferedUART:UART|dataOut[5]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.832      ; 0.845      ;
; 0.399 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.909      ; 0.922      ;
; 0.402 ; T65:CPU|DL[7]                          ; bufferedUART:UART|controlReg[7]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.391      ; 1.877      ;
; 0.403 ; T65:CPU|PC[10]                         ; bufferedUART:UART|txByteLatch[2]                                                                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.464      ; 1.951      ;
; 0.404 ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[1]                                                                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.037      ; 0.525      ;
; 0.405 ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|controlReg[5]                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.498      ; 1.987      ;
; 0.405 ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|controlReg[6]                                                                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.498      ; 1.987      ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.154 ; SBCTextDisplayRGB:VDU|dispCharWRData[0]       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.227      ; 0.485      ;
; 0.164 ; SBCTextDisplayRGB:VDU|charScanLine[3]         ; SBCTextDisplayRGB:VDU|SansBoldRomReduced:\GEN_REDUCED_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_2d91:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.219      ; 0.487      ;
; 0.172 ; SBCTextDisplayRGB:VDU|dispCharWRData[7]       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.228      ; 0.504      ;
; 0.178 ; bufferedUART:UART|rxInPointer[0]              ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.228      ; 0.510      ;
; 0.178 ; bufferedUART:UART|rxInPointer[3]              ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.228      ; 0.510      ;
; 0.179 ; SBCTextDisplayRGB:VDU|n_kbWR                  ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]          ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SBCTextDisplayRGB:VDU|ps2ClkFiltered          ; SBCTextDisplayRGB:VDU|ps2ClkFiltered                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SBCTextDisplayRGB:VDU|param4[0]               ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SBCTextDisplayRGB:VDU|paramCount[1]           ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SBCTextDisplayRGB:VDU|dispState.dispWrite     ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SBCTextDisplayRGB:VDU|dispCharWRData[6]       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.228      ; 0.511      ;
; 0.184 ; SBCTextDisplayRGB:VDU|dispAttWRData[5]        ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.222      ; 0.510      ;
; 0.185 ; Loadable_7S8D_LED:Seg78D|w_refresh_counter[0] ; Loadable_7S8D_LED:Seg78D|w_refresh_counter[0]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; SBCTextDisplayRGB:VDU|ps2DataOut              ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|kbWRParity              ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|ps2ClkOut               ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; counter:myCounter|Pre_Q[0]                    ; counter:myCounter|Pre_Q[0]                                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; SBCTextDisplayRGB:VDU|attInverse              ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|pixelCount[1]           ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|ps2Num                  ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|ps2Caps                 ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|ps2Shift                ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|ps2Scroll               ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]          ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]          ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; SBCTextDisplayRGB:VDU|hActive                 ; SBCTextDisplayRGB:VDU|hActive                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|dispWR                  ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|kbInPointer[1]          ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|kbInPointer[2]          ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxdFiltered                 ; bufferedUART:UART|rxdFiltered                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|charScanLine[3]         ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|charScanLine[0]         ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|charScanLine[1]         ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|charScanLine[2]         ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|vActive                 ; SBCTextDisplayRGB:VDU|vActive                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|txBuffer[7]                 ; bufferedUART:UART|txBuffer[7]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|attBold                 ; SBCTextDisplayRGB:VDU|attBold                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|cursorVert[3]           ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|cursorVert[2]           ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|dispState.idle          ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|txByteSent                  ; bufferedUART:UART|txByteSent                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|txBitCount[3]               ; bufferedUART:UART|txBitCount[3]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|txBitCount[2]               ; bufferedUART:UART|txBitCount[2]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|txBitCount[1]               ; bufferedUART:UART|txBitCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|txBitCount[0]               ; bufferedUART:UART|txBitCount[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxBitCount[3]               ; bufferedUART:UART|rxBitCount[3]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxBitCount[2]               ; bufferedUART:UART|rxBitCount[2]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxBitCount[1]               ; bufferedUART:UART|rxBitCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|param1[0]               ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|paramCount[0]           ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|param2[0]               ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|param3[0]               ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|paramCount[2]           ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]            ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Toggle_On_FN_Key:FNKey2Toggle|loopback        ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]            ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2Ctrl                 ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; SBCTextDisplayRGB:VDU|dispCharWRData[5]       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.228      ; 0.525      ;
; 0.193 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]            ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta1                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; SBCTextDisplayRGB:VDU|kbInPointer[0]          ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; bufferedUART:UART|rxBitCount[0]               ; bufferedUART:UART|rxBitCount[0]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]            ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; w_serialClkCount[1]                           ; w_serialClkCount[1]                                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta1        ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.316      ;
; 0.198 ; bufferedUART:UART|rxCurrentByteBuffer[4]      ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.241      ; 0.543      ;
; 0.201 ; Toggle_On_FN_Key:FNKey1Toggle|loopback        ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.022      ; 0.307      ;
; 0.203 ; SBCTextDisplayRGB:VDU|charScanLine[0]         ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.323      ;
; 0.206 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2        ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta3                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; bufferedUART:UART|rxCurrentByteBuffer[0]      ; bufferedUART:UART|rxBuffer~14                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; SBCTextDisplayRGB:VDU|dispState.del2          ; SBCTextDisplayRGB:VDU|dispState.del3                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.328      ;
; 0.209 ; bufferedUART:UART|rxCurrentByteBuffer[2]      ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; bufferedUART:UART|rxCurrentByteBuffer[1]      ; bufferedUART:UART|rxCurrentByteBuffer[0]                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; bufferedUART:UART|rxCurrentByteBuffer[2]      ; bufferedUART:UART|rxBuffer~16                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; bufferedUART:UART|rxCurrentByteBuffer[1]      ; bufferedUART:UART|rxBuffer~15                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.330      ;
; 0.217 ; bufferedUART:UART|rxState.idle                ; bufferedUART:UART|rxState.dataBit                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.337      ;
; 0.228 ; bufferedUART:UART|txState.idle                ; bufferedUART:UART|txState.dataBit                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.356      ;
; 0.251 ; bufferedUART:UART|txBuffer[3]                 ; bufferedUART:UART|txBuffer[2]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.372      ;
; 0.253 ; bufferedUART:UART|txBuffer[1]                 ; bufferedUART:UART|txBuffer[0]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; SBCTextDisplayRGB:VDU|ps2Scroll               ; SBCTextDisplayRGB:VDU|ps2WriteByte2[0]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; bufferedUART:UART|txBuffer[2]                 ; bufferedUART:UART|txBuffer[1]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; bufferedUART:UART|txBuffer[6]                 ; bufferedUART:UART|txBuffer[5]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.375      ;
; 0.255 ; bufferedUART:UART|txBuffer[4]                 ; bufferedUART:UART|txBuffer[3]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.376      ;
; 0.255 ; w_cpuClk                                      ; InternalRam32K:SRAM|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a19~porta_we_reg                                                       ; w_cpuClk     ; i_clk_50    ; 0.000        ; 1.284      ; 1.778      ;
; 0.257 ; w_cpuClkCt[4]                                 ; w_cpuClk                                                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.377      ;
; 0.266 ; bufferedUART:UART|rxState.stopBit             ; bufferedUART:UART|rxState.idle                                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; w_serialClkCount[15]                          ; w_w_serClkEn                                                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; SBCTextDisplayRGB:VDU|dispState.clearLine     ; SBCTextDisplayRGB:VDU|dispState.clearL2                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; SBCTextDisplayRGB:VDU|charHoriz[6]            ; SBCTextDisplayRGB:VDU|charHoriz[6]                                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1        ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; SBCTextDisplayRGB:VDU|ps2WriteClkCount[4]     ; SBCTextDisplayRGB:VDU|ps2WriteClkCount[4]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; bufferedUART:UART|rxCurrentByteBuffer[3]      ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; w_cpuClk                                      ; InternalRam32K:SRAM|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a21~porta_we_reg                                                       ; w_cpuClk     ; i_clk_50    ; 0.000        ; 1.291      ; 1.800      ;
; 0.271 ; bufferedUART:UART|txClockCount[5]             ; bufferedUART:UART|txClockCount[5]                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; bufferedUART:UART|rxCurrentByteBuffer[3]      ; bufferedUART:UART|rxBuffer~17                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.391      ;
; 0.276 ; SBCTextDisplayRGB:VDU|ps2Byte[2]              ; SBCTextDisplayRGB:VDU|ps2Byte[1]                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.397      ;
; 0.277 ; SBCTextDisplayRGB:VDU|cursBlinkCount[24]      ; SBCTextDisplayRGB:VDU|cursorOn                                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.398      ;
; 0.278 ; SBCTextDisplayRGB:VDU|pixelClockCount[0]      ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.399      ;
; 0.279 ; SBCTextDisplayRGB:VDU|pixelClockCount[0]      ; SBCTextDisplayRGB:VDU|pixelCount[2]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.400      ;
+-------+-----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'i_clk_50'                                                                                                       ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.054 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.050     ; 0.991      ;
; -0.054 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.050     ; 0.991      ;
; -0.054 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.050     ; 0.991      ;
; -0.054 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.050     ; 0.991      ;
; -0.042 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.039     ; 0.990      ;
; -0.042 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.039     ; 0.990      ;
; -0.042 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.039     ; 0.990      ;
; -0.042 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.039     ; 0.990      ;
; -0.042 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.039     ; 0.990      ;
; -0.042 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.039     ; 0.990      ;
; -0.030 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.048     ; 0.969      ;
; -0.030 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.048     ; 0.969      ;
; -0.030 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.048     ; 0.969      ;
; -0.030 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.048     ; 0.969      ;
; -0.030 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.048     ; 0.969      ;
; -0.030 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.048     ; 0.969      ;
; -0.030 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.048     ; 0.969      ;
; -0.030 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.048     ; 0.969      ;
; -0.030 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.048     ; 0.969      ;
; 0.159  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.791      ;
; 0.159  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.791      ;
; 0.159  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.791      ;
; 0.159  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.791      ;
; 0.159  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.791      ;
; 0.159  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.791      ;
; 0.159  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.791      ;
; 0.159  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.791      ;
; 0.159  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.791      ;
; 0.159  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.791      ;
; 0.159  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.791      ;
; 0.443  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 0.684      ;
; 0.443  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 0.684      ;
; 0.443  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 0.684      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'w_cpuClk'                                                                                                               ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.154 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.691      ; 1.014      ;
; 0.154 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.691      ; 1.014      ;
; 0.186 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.699      ; 0.990      ;
; 0.202 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.690      ; 0.965      ;
; 0.202 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.690      ; 0.965      ;
; 0.202 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.690      ; 0.965      ;
; 0.202 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.690      ; 0.965      ;
; 0.244 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.787      ; 1.020      ;
; 0.244 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.787      ; 1.020      ;
; 0.244 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.787      ; 1.020      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'i_clk_50'                                                                                                       ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.220      ; 0.616      ;
; 0.312 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.220      ; 0.616      ;
; 0.312 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.220      ; 0.616      ;
; 0.583 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.702      ;
; 0.583 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.702      ;
; 0.583 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.702      ;
; 0.583 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.702      ;
; 0.583 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.702      ;
; 0.583 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.702      ;
; 0.583 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.702      ;
; 0.583 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.702      ;
; 0.583 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.702      ;
; 0.583 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.702      ;
; 0.583 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.702      ;
; 0.740 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.041      ; 0.865      ;
; 0.740 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.041      ; 0.865      ;
; 0.740 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.041      ; 0.865      ;
; 0.740 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.041      ; 0.865      ;
; 0.740 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.041      ; 0.865      ;
; 0.740 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.041      ; 0.865      ;
; 0.750 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.024      ; 0.858      ;
; 0.750 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.024      ; 0.858      ;
; 0.750 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.024      ; 0.858      ;
; 0.750 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.024      ; 0.858      ;
; 0.750 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.024      ; 0.858      ;
; 0.750 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.024      ; 0.858      ;
; 0.750 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.024      ; 0.858      ;
; 0.750 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.024      ; 0.858      ;
; 0.750 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.024      ; 0.858      ;
; 0.767 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.022      ; 0.873      ;
; 0.767 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.022      ; 0.873      ;
; 0.767 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.022      ; 0.873      ;
; 0.767 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.022      ; 0.873      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'w_cpuClk'                                                                                                                ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.369 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.920      ; 0.903      ;
; 0.369 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.920      ; 0.903      ;
; 0.369 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.920      ; 0.903      ;
; 0.416 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.819      ; 0.849      ;
; 0.416 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.819      ; 0.849      ;
; 0.416 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.819      ; 0.849      ;
; 0.416 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.819      ; 0.849      ;
; 0.423 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.828      ; 0.865      ;
; 0.444 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.820      ; 0.878      ;
; 0.444 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.820      ; 0.878      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -15.816   ; -0.086 ; -1.271   ; 0.312   ; -3.201              ;
;  i_clk_50        ; -13.950   ; 0.154  ; -1.271   ; 0.312   ; -3.201              ;
;  w_cpuClk        ; -15.816   ; -0.086 ; -0.221   ; 0.354   ; -3.201              ;
; Design-wide TNS  ; -4992.869 ; -0.086 ; -35.062  ; 0.0     ; -1486.27            ;
;  i_clk_50        ; -3392.468 ; 0.000  ; -33.697  ; 0.000   ; -1220.169           ;
;  w_cpuClk        ; -1600.401 ; -0.086 ; -1.365   ; 0.000   ; -266.101            ;
+------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_txd          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_n_rts        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_red      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_grn      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_blu      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_hSync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_vSync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Anode_Act[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Anode_Act[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Anode_Act[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Anode_Act[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Anode_Act[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Anode_Act[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Anode_Act[6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Anode_Act[7] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED7Seg[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED7Seg[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED7Seg[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED7Seg[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED7Seg[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED7Seg[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED7Seg[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED7Seg[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_BUZZER       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io_ps2Clk      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io_ps2Data     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; io_ps2Clk               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; io_ps2Data              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_n_cts                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_clk_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_n_reset               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_DipSw[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_switch[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_DipSw[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_switch[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_DipSw[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_DipSw[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_DipSw[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_switch[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_DipSw[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_DipSw[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_DipSw[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_rxd                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_txd          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_n_rts        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_vid_red      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; o_vid_grn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; o_vid_blu      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_vid_hSync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_vid_vSync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_LED[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; o_LED[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; o_LED[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; o_LED[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_LED[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; o_LED[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; o_LED[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; o_LED[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; o_LED[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; o_LED[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_Anode_Act[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_Anode_Act[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_Anode_Act[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_Anode_Act[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_Anode_Act[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_Anode_Act[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; o_Anode_Act[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_Anode_Act[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_LED7Seg[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_LED7Seg[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_LED7Seg[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_LED7Seg[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_LED7Seg[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_LED7Seg[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_LED7Seg[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; o_LED7Seg[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; o_BUZZER       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; io_ps2Clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; io_ps2Data     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_txd          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_n_rts        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_red      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; o_vid_grn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; o_vid_blu      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_hSync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_vSync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_LED[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; o_LED[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; o_LED[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; o_LED[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_LED[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; o_LED[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; o_LED[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; o_LED[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; o_LED[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; o_LED[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_Anode_Act[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_Anode_Act[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_Anode_Act[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_Anode_Act[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_Anode_Act[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_Anode_Act[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; o_Anode_Act[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_Anode_Act[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_LED7Seg[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_LED7Seg[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_LED7Seg[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_LED7Seg[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_LED7Seg[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_LED7Seg[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_LED7Seg[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; o_LED7Seg[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; o_BUZZER       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; io_ps2Clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; io_ps2Data     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_txd          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_n_rts        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_vid_red      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; o_vid_grn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; o_vid_blu      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_vid_hSync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_vid_vSync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_LED[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; o_LED[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; o_LED[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; o_LED[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_LED[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; o_LED[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; o_LED[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; o_LED[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; o_LED[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; o_LED[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_Anode_Act[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_Anode_Act[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_Anode_Act[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_Anode_Act[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_Anode_Act[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_Anode_Act[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; o_Anode_Act[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_Anode_Act[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_LED7Seg[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_LED7Seg[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_LED7Seg[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_LED7Seg[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_LED7Seg[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_LED7Seg[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_LED7Seg[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; o_LED7Seg[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; o_BUZZER       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; io_ps2Clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; io_ps2Data     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 20590901 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 33928    ; 94       ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 1303     ; 0        ; 159      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 378625   ; 420      ; 469      ; 244      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 20590901 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 33928    ; 94       ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 1303     ; 0        ; 159      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 378625   ; 420      ; 469      ; 244      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 33       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 0        ; 0        ; 10       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 33       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 0        ; 0        ; 10       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 462   ; 462  ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 299   ; 299  ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; i_clk_50 ; i_clk_50 ; Base ; Constrained ;
; w_cpuClk ; w_cpuClk ; Base ; Constrained ;
+----------+----------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_DipSw[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DipSw[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DipSw[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DipSw[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DipSw[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DipSw[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DipSw[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DipSw[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_n_cts     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_n_reset   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rxd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_switch[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_switch[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_switch[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Clk   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; io_ps2Clk      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_BUZZER       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED7Seg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED7Seg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED7Seg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED7Seg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED7Seg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED7Seg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED7Seg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_n_rts        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_txd          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_hSync    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_vSync    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_DipSw[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DipSw[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DipSw[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DipSw[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DipSw[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DipSw[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DipSw[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DipSw[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_n_cts     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_n_reset   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rxd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_switch[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_switch[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_switch[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Clk   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; io_ps2Clk      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Anode_Act[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_BUZZER       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED7Seg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED7Seg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED7Seg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED7Seg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED7Seg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED7Seg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED7Seg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_n_rts        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_txd          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_hSync    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_vSync    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Tue Jun 23 14:56:22 2020
Info: Command: quartus_sta M6502_VGA -c M6502_VGA
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6502_VGA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk_50 i_clk_50
    Info (332105): create_clock -period 1.000 -name w_cpuClk w_cpuClk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -15.816
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.816           -1600.401 w_cpuClk 
    Info (332119):   -13.950           -3392.468 i_clk_50 
Info (332146): Worst-case hold slack is 0.059
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.059               0.000 w_cpuClk 
    Info (332119):     0.433               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -1.271
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.271             -33.697 i_clk_50 
    Info (332119):    -0.221              -1.365 w_cpuClk 
Info (332146): Worst-case removal slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 w_cpuClk 
    Info (332119):     0.671               0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -1220.169 i_clk_50 
    Info (332119):    -3.201            -264.980 w_cpuClk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.894
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.894           -1506.326 w_cpuClk 
    Info (332119):   -12.717           -3151.838 i_clk_50 
Info (332146): Worst-case hold slack is -0.086
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.086              -0.086 w_cpuClk 
    Info (332119):     0.383               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -1.114
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.114             -28.130 i_clk_50 
    Info (332119):    -0.156              -0.863 w_cpuClk 
Info (332146): Worst-case removal slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 w_cpuClk 
    Info (332119):     0.599               0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -1220.169 i_clk_50 
    Info (332119):    -3.201            -266.101 w_cpuClk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.546
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.546            -614.036 w_cpuClk 
    Info (332119):    -5.477           -1107.085 i_clk_50 
Info (332146): Worst-case hold slack is 0.007
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.007               0.000 w_cpuClk 
    Info (332119):     0.154               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -0.054
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.054              -0.738 i_clk_50 
    Info (332119):     0.154               0.000 w_cpuClk 
Info (332146): Worst-case removal slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 i_clk_50 
    Info (332119):     0.369               0.000 w_cpuClk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -876.642 i_clk_50 
    Info (332119):    -1.000            -177.000 w_cpuClk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4798 megabytes
    Info: Processing ended: Tue Jun 23 14:56:28 2020
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


