`timescale 1ns/1ns

module Syn_FIFO_TB;

parameter DATA_WIDTH = 8;
parameter ADDR_WIDTH = 8;

reg clk;
reg rst_n;




endmodule


