Time resolution is 1 ps
dintx : 04
dintx : 04
dintx : 04
dintx : 04
dintx : 04
dintx : 04
dintx : 04
dintx : 04
dintx : 7a
dintx : 7a
dintx : 7a
dintx : 7a
dintx : 7a
dintx : 7a
dintx : 7a
dintx : 7a
dintx : 02
dintx : 02
dintx : 02
dintx : 02
dintx : 02
dintx : 02
dintx : 02
dintx : 02
dintx : c9
dintx : c9
dintx : c9
dintx : c9
dintx : c9
dintx : c9
dintx : c9
dintx : c9
dintx : 06
dintx : 06
dintx : 06
dintx : 06
dintx : 06
dintx : 06
dintx : 06
dintx : 06
dintx : 73
dintx : 73
dintx : 73
dintx : 73
dintx : 73
dintx : 73
dintx : 73
dintx : 73
dintx : f0
dintx : f0
dintx : f0
dintx : f0
dintx : f0
dintx : f0
dintx : f0
dintx : f0
dintx : 0a
dintx : 0a
dintx : 0a
dintx : 0a
dintx : 0a
dintx : 0a
dintx : 0a
dintx : 0a
dintx : ee
dintx : ee
dintx : ee
dintx : ee
dintx : ee
dintx : ee
dintx : ee
dintx : ee
dintx : f3
dintx : f3
dintx : f3
dintx : f3
dintx : f3
dintx : f3
dintx : f3
dintx : f3
rx : 0
rx : 0
rx : 0
rx : 0
rx : 1
rx : 0
rx : 1
rx : 1
rx : 1
rx : 0
rx : 1
rx : 0
rx : 0
rx : 1
rx : 1
rx : 1
rx : 1
rx : 0
rx : 1
rx : 1
rx : 1
rx : 0
rx : 1
rx : 0
rx : 1
rx : 0
rx : 0
rx : 0
rx : 1
rx : 1
rx : 1
rx : 0
rx : 1
rx : 1
rx : 0
rx : 0
rx : 0
rx : 1
rx : 0
rx : 1
rx : 0
rx : 1
rx : 0
rx : 0
rx : 0
rx : 0
rx : 0
rx : 1
rx : 1
rx : 0
rx : 1
rx : 0
rx : 0
rx : 1
rx : 1
rx : 0
rx : 1
rx : 0
rx : 0
rx : 0
rx : 0
rx : 1
rx : 0
rx : 1
rx : 1
rx : 0
rx : 1
rx : 1
rx : 1
rx : 1
rx : 1
rx : 0
rx : 1
rx : 0
rx : 0
rx : 0
rx : 0
rx : 1
rx : 1
rx : 1
DONE!
$finish called at time : 211465 ns : File "/home/mg/Documents/my-projects/communication-series-p1-uart-spi-and-i2c-in-verilog/uart/simple-uart/sim/uart_tb.sv" Line 65
