---
title: "Day1 : System Verilog Review"
tags:
    - Study
    - Language
date: "2025-07-14"
thumbnail: "/assets/img/thumbnail/Linux_logo.png"
bookmark: true
---

# initial vs always
---
### 🟢 initial
- 시뮬레이션 **시간 0에 시작**됨
- **딱 한 번만** 실행되고 종료됨
- 블록 안의 코드가 **순차적으로 실행**
- 여러 개 있으면 **동시에 병렬 실행**
- 주로 **테스트벤치, 초기화, 시퀀스 제어** 등에 사용
- 내부에 `#10`, `sqen` 같은 **시퀀셜 흐름 표현** 가능 (시뮬레이션 전용)

> ✅ 예: 시뮬레이션 중 한 번만 특정 동작을 수행할 때

### 🔵 always
- 시뮬레이션 **시간 0부터 시작**
- **조건이 참일 때마다 계속 실행**됨 (영구 루프처럼 동작)
- 회로 내 **동작을 지속적으로 감지하거나 수행**할 때 사용
- **설계 블록과 테스트벤치 모두에서 사용 가능**
- 하드웨어 합성 가능 (동기/조합 회로 구현)

> ✅ 예: 클럭 엣지마다 레지스터 값을 갱신하거나, 입력 변화에 반응

### ✅ 핵심 요약
- `initial`은 **한 번만** 실행 → 주로 **시뮬레이션 제어**
- `always`는 **계속 반복** 실행 → 주로 **회로 동작 구현**

# = vs <= (Blocking vs Non-blocking)
---
### ⏱️ 시간 흐름 차이 정리
- `=` (Blocking):
  - **즉시 할당됨** → 시간 흐름 없음
  - 다음 문장 실행 전에 값이 바로 반영됨
- `<=` (Non-blocking):
  - **예약 후 나중에 반영** → 시간 흐름 있음
  - 같은 시뮬레이션 사이클 내에서 값이 동시에 업데이트됨

# 어싱크 리셋 vs 싱크 리셋 (Power / Area / Cost)
---
### 🟢 어싱크 리셋 (Asynchronous Reset)
- 🔋 **전력**: 낮음  
  → 클럭 없이 즉시 리셋되므로 전력 소모가 적음
- 📐 **면적**: 작음  
  → 리셋 로직이 간단해서 하드웨어 자원 적게 사용
- 💰 **비용**: 낮음  
  → 구현이 단순하여 게이트 수가 적고 비용 절감 가능

### 🔵 싱크 리셋 (Synchronous Reset)
- 🔋 **전력**: 높음  
  → 클럭 신호가 필요하여 클럭 관련 전력 소모 발생
- 📐 **면적**: 큼  
  → 조건 제어 로직 추가로 인해 하드웨어 자원이 더 들어감
- 💰 **비용**: 높음  
  → 논리 회로가 복잡해지며 설계 및 구현 비용 증가

### ✅ 요약
- **Async 리셋**: 리소스 절약 (저전력, 저면적, 저비용), 하지만 타이밍 민감도 ↑
- **Sync 리셋**: 설계 안정성 ↑, 그러나 자원 소모 ↑


