// Problem17.s Machine Code Output
000000001    // li 1
011001000    // add r1 r0
000000010    // li 2
011011000    // add r3 r0
001001110    // lw r1
001011110    // lw r3
000001000    // li 8
001111000    // clr r7 
011111000    // add r7 r0
111110111    // slt r6 r7
000001110    // li 14
010000001    // bez r0
010011010    // clsb r3
000000010    // li 2
010000001    // bez r0
011010001    // add r2 r1
001010011    // srl r2
001000000    // clr r0
010000011    // getov r0
001011011    // srl r3
110011000    // or r3 r0
001110001    // inc r6
000010010    // li 18
001000100    // twcmp r0
010000000    // branch r0
000000011    // li 3
001001000    // clr r1 
011001000    // add r1 r0
001001110    // lw r1
001110000    // clr r6
000001000    // li 8
001111000    // clr r7 
011111000    // add r7 r0
111110111    // slt r6 r7
000001110    // li 14
010000001    // bez r0
010011010    // clsb r3
000000010    // li 2
010000001    // bez r0
011100001    // add r4 r1
001100011    // srl r4
001000000    // clr r0
010000011    // getov r0
001011011    // srl r3
110011000    // or r3 r0
001110001    // inc r6
000010010    // li 18
001000100    // twcmp r0
010000000    // branch r0
001110000    // clr r6 
000001000    // li 8
001111000    // clr r7 
011111000    // add r7 r0
111110111    // slt r6 r7
000001110    // li 14
010000001    // bez r0
010010010    // clsb r2
000000010    // li 2
010000001    // bez r0
011101001    // add r5 r1
001101011    // srl r5
001000000    // clr r0
010000011    // getov r0
001010011    // srl r2
110010000    // or r2 r0
001110001    // inc r6
000010010    // li 18
001000100    // twcmp r0
010000000    // branch r0
011100010    // add r4 r2 
000000100    // li 4
001100111    // sw r4
000000101    // li 5
001011111    // sw r3
001000101    // halt
// Problem18.s Machine Code Output
000000110    // li 6
011001000    // add r1 r0
001001110    // lw r1
000100000    // li 32
011011000    // add r3 r0
000111111    // li 63
011101000    // add r5 r0
001101001    // inc r5
011101011    // add r5 r3
111100101    // slt r4 r5
000001111    // li 15
010000001    // bez r0
001000000    // clr r0
011000001    // add r0 r1
001010000    // clr r2
011010011    // add r2 r3
001010110    // lw r2
010010100    // patr r2
000000010    // li 2
010000001    // bez r0
001111001    // inc r7
001011001    // inc r3
001100001    // inc r4
000010000    // li 16
001000100    // twcmp r0
010000000    // branch r0
000000111    // li 7
001111111    // sw r7
001000101    // halt 
// Problem19.s Machine Code Output
000010011    // li 19
111100000    // slt r4 r0
000110001    // li 49
010000001    // bez r0
001111000    // clr r7
011111001    // add r7 r1
000010100    // li 20
111101000    // slt r5 r0
000101011    // li 43
010000001    // bez r0
001010000    // clr r2
011010001    // add r2 r1
001010110    // lw r2
001111001    // inc r7
001011000    // clr r3
011011111    // add r3 r7
001011110    // lw r3
001000000    // clr r0
011000010    // add r0 r2
111010011    // slt r2 r3
000000110    // li 6
010000001    // bez r0
111011010    // slt r3 r2
000000011    // li 3
010000001    // bez r0
000011001    // li 25
010000000    // branch r0
100010011    // sub r2 r3
000000111    // li 7
010000001    // bez r0
001010100    // twcmp r2
111010110    // slt r2 r6
000001001    // li 9
010000001    // bez r0
001110000    // clr r6
011110010    // add r6 r2
010010101    // abs r2
111010110    // slt r2 r6
000000011    // li 3
010000001    // bez r0
001110000    // clr r6
011110010    // add r6 r2
001101001    // inc r5
000100111    // li 39
001000100    // twcmp r0
010000000    // branch r0
001100001    // inc r4 
001001001    // inc r1
000110010    // li 50
001000100    // twcmp r0
010000000    // branch r0
001110000    // clr r6
000111111    // li 63
001000001    // inc r0 
001000010    // sll r0
001111000    // clr r7
011111000    // add r7 r0
000000001    // li 1
100111000    // sub r7 r0
001000000    // clr r0
011000111    // add r0 r7
001110111    // sw r6
001000101    // halt
