{Reference Type}: Patent
{Title}: 显示电源控制电路
{Author}: 许珺;张炯;王军;诸伟涛;王鑫;吴一
{Author Address}: 266061 山东省青岛市崂山区科苑纬一路1号国际创新园A栋8楼
{Subsidiary Author}: 青岛乾程科技股份有限公司
{Date}: 2025-03-21
{Notes}: CN222653645U
{Abstract}: 本实用新型涉及显示电源控制电路,其包括显示电路模块；显示电路模块分别电连接有系统电源模块与停抄电池G2；在正常状态下,系统电源供电显示电路模块,在停电状态下,停抄电池G2供电显示电路模块；显示电源控制电路包括滤波电容CQ6,CQ7,分压电阻RQ1、RQ3,集成电路UQ1,自举电容CQ3；在集成电路UQ1中,脚2接地,脚5一路接MHVDD端,脚4分两路,一路通过分压电阻RQ3接地,另一路通过分压电阻RQ1接MHVDD端；MHVDD端通过并联的滤波电容CQ6,CQ7接地。本实用新型设计合理、结构紧凑且使用方便。
{Subject}: 1.一种显示电源控制电路,其特征在于：包括显示电路模块；显示电路模块分别电连接有系统电源模块与停抄电池G2；在正常状态下,系统电源供电显示电路模块,在停电状态下,停抄电池G2供电显示电路模块；显示电源控制电路包括滤波电容CQ6,CQ7,分压电阻RQ1、RQ3,集成电路UQ1,自举电容CQ3；在集成电路UQ1中,脚2接地,脚5一路接MHVDD端,脚4分两路,一路通过分压电阻RQ3接地,另一路通过分压电阻RQ1接MHVDD端；MHVDD端通过并联的滤波电容CQ6,CQ7接地；脚1与脚6之间接自举电容CQ3,脚6通过电感LQ1接5v0端；脚3分两路,一路通过电阻RQ4接地,另一路通过串联电阻RQ5、RQ6接5v0端；电感LQ1输出端通过并联的电容CQ4、CQ5接地；5v0端给显示电源V-LCD2供电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片放置架结构
{Author}: 靳凤伟;陈浩
{Author Address}: 230000 安徽省合肥市包河经济开发区重庆路与兰州路交口智汇工园C4栋一楼
{Subsidiary Author}: 合肥贵帮电子科技有限公司
{Date}: 2025-03-21
{Notes}: CN222653938U
{Abstract}: 本实用新型提供一种集成电路芯片放置架结构,涉及芯片放置架技术领域,包括：调节机构,所述调节机构包括第一固定架,所述第一固定架一侧靠近处设置有第二固定架,所述第二固定架底部设置有支撑机构。本实用新型通过安装的调节机构不仅可以根据实际需要,通过调节滑槽和滑块的位置,灵活地调整第一固定架与第二固定架之间的间距,以适应不同大小的芯片,通过滑槽和滑块的配合设计,还可以实现较高的调节精度,确保第一固定架与第二固定架之间的间距调整准确,以满足对芯片尺寸的精确要求,同时由于可以根据需要随时进行调节,这种结构还适用于各种不同尺寸的集成电路芯片,具有较强的通用性和适用性。
{Subject}: 1.一种集成电路芯片放置架结构,其特征在于,包括：调节机构(1),所述调节机构(1)包括第一固定架(11),所述第一固定架(11)一侧靠近处设置有第二固定架(12),所述第二固定架(12)底部设置有支撑机构(2),所述第一固定架(11)与第二固定架(12)外侧均设置有防护板(13),所述第一固定架(11)与第二固定架(12)一侧均设置有多个滑槽(14)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 封装件结构
{Author}: 史朝文;萧闵谦;丁国强;陈燕铭;石亚席;林振昇;潘信瑜
{Author Address}: 中国台湾新竹科学工业园区新竹市力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-03-21
{Notes}: CN222653953U
{Abstract}: 本实用新型提供一种封装件结构。所述封装件结构可利用桥接管芯将一个管芯电连接到另一管芯以及电连接到与桥接管芯相邻的至少一个附加管芯。桥接管芯与至少一附加管芯之间的间隙的高宽比透过将桥接管芯减薄至比所述至少一个附加管芯更薄来控制。封装件结构可利用接合结构来将附接管芯的介电材料邻接至基础管芯的金属接合结构。
{Subject}: 1.一种封装件结构,其特征在于,包括：第一管芯,所述第一管芯包括设置在所述第一管芯的第一表面处的第一接合垫以及虚设接合结构,所述第一接合垫与所述虚设接合结构侧向地被第一介电接合层包围；以及第二管芯,所述第二管芯包括设置在所述第二管芯的第二表面处的第二接合垫,所述第二接合垫侧向地被第二介电接合层包围,所述第二接合垫与所述第一接合垫直接接合,所述第二介电接合层的内部部分接合至所述第一介电接合层,所述第二介电接合层的边缘部分邻接至所述虚设接合结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片集成化封装工艺
{Author}: 吴峰;高乾
{Author Address}: 621000 四川省绵阳市高新区永兴镇茅针寺村(新型显示产业园内)
{Subsidiary Author}: 四川华尔科技有限公司
{Date}: 2025-03-21
{Notes}: CN118645442B
{Abstract}: 本发明提供一种芯片集成化封装工艺,使用贴片机将多个芯片间隔贴设于封装基板上,并使用固定材料进行固定；将多个芯片的所有引脚和封装基板的引脚进行电连接。本发明通过将多个芯片集成化封装成1个芯片,在满足芯片应用需求的同时降低封装成本,提高封装芯片的适用性和稳定性。
{Subject}: 1.一种芯片集成化封装工艺,其特征在于,包括：使用贴片机将多个芯片间隔贴设于封装基板上,并使用固定材料进行固定；根据布板需求调整芯片参数,芯片参数包括芯片个数、芯片型号、芯片位置和/或封装后的芯片规格；将多个芯片的所有引脚和封装基板的引脚进行电连接,所述多个芯片包括一个半桥驱动芯片和两个MOS管；通过封装基板的引脚进行外部电路连接,根据预设需求调整外部电路,封装基板的引脚不少于多个芯片引脚之和。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电触头的端部
{Author}: 福士直城;松尾拓哉;高桥正幸;大森利则;奈良勇斗
{Author Address}: 日本
{Subsidiary Author}: 日本麦可罗尼克斯股份有限公司
{Date}: 2025-03-18
{Notes}: CN309179571S
{Abstract}: 1.本外观设计产品的名称：电触头的端部。2.本外观设计产品的用途：本产品的整体用途为与作为被检查体的电极电连接的电触头(探针),在半导体元件、集成电路等电子部件的试验装置中使用,局部用途为与连接对象连接的电触头的端部。3.本外观设计产品的设计要点：在于请求保护的局部的形状。4.最能表明设计要点的图片或照片：A部放大图。5.其他需要说明的情形其他说明：本外观设计请求局部外观设计保护,实线所表示的部分为请求保护的部分,虚线所表示的部分为不请求保护的部分。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 目标检测及点云输出方法、集成电路、传感器、终端设备
{Author}: 林焰
{Author Address}: 201210 上海市浦东新区中国(上海)自由贸易试验区盛夏路666号E栋901室
{Subsidiary Author}: 加特兰微电子科技(上海)有限公司
{Date}: 2025-03-18
{Notes}: CN119644313A
{Abstract}: 本申请实施例涉及目标检测技术领域,公开了一种目标检测及点云输出方法、集成电路、传感器、终端设备。一种目标检测方法,包括：获取第一数据；根据多个所述第一数据,生成第二数据；根据所述第一数据,对第一目标进行检测；根据所述第二数据,对第二目标进行检测。有利于提高雷达目标检测的准确性。
{Subject}: 1.一种目标检测方法,其特征在于,包括：获取第一数据；根据多个所述第一数据,生成第二数据；根据所述第一数据,对第一目标进行检测；根据所述第二数据,对第二目标进行检测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路器件的金属外壳
{Author}: 徐伟;周杨
{Author Address}: 233090 安徽省蚌埠市高新区兴旺路555号
{Subsidiary Author}: 蚌埠市鑫座电子有限公司
{Date}: 2025-03-18
{Notes}: CN222638884U
{Abstract}: 本实用新型涉及集成电路技术领域,且公开了一种集成电路器件的金属外壳,包括底壳和顶壳,所述底壳内放置有集成电路器件,所述底壳的内侧两端开设有穿孔,所述集成电路器件的针脚贯穿穿孔设置,所述底壳的内侧下端开设有凹槽,所述凹槽对称设置,所述底壳的内侧固定连接有导热板,所述导热板之间对应凹槽的侧壁上固定连接有导向块；该种新型应用于集成电路器件的金属外壳,通过设置卡板,在将顶壳向上拆卸时,通过顶壳带动卡板向上移动,卡板通过凹槽卡在集成电路器件的下端两侧,顶壳持续向上移动后卡板带动集成电路器件平稳的向上移动将针脚从穿孔中拔出,达到便于拆卸集成电路器件的效果,避免对针脚产生损伤。
{Subject}: 1.一种集成电路器件的金属外壳,包括底壳(1)和顶壳(2),所述底壳(1)内放置有集成电路器件(3),所述底壳(1)的内侧两端开设有穿孔(12),所述集成电路器件(3)的针脚贯穿穿孔(12)设置,其特征在于,所述底壳(1)的内侧下端开设有凹槽(8),所述凹槽(8)对称设置,所述底壳(1)的内侧固定连接有导热板(9),所述导热板(9)之间对应凹槽(8)的侧壁上固定连接有导向块(13),所述顶壳(2)的下端内侧固定连接有卡板(14),所述卡板(14)的下端位于凹槽(8)内设置,且与集成电路器件(3)的下端匹配设置,所述底壳(1)和顶壳(2)之间设置有固定件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种可以实现智能控制带灯光效果的音箱
{Author}: 杨杰
{Author Address}: 510800 广东省广州市花都区新华街邦盛二路10号办公楼四楼
{Subsidiary Author}: 广州市欧纳森电子有限公司
{Date}: 2025-03-18
{Notes}: CN222638642U
{Abstract}: 本实用新型涉及音箱设备领域,具体为一种可以实现智能控制带灯光效果的音箱,包括CPU控制器、音箱功放单元、灯光照明单元、光敏电阻控制电路以及移动人体热释电红外传感器控制电路,所述音箱功放单元、灯光照明单元、光敏电阻控制电路以及移动人体热释电红外传感器控制电路均与CPU控制器适配,通过CPU控制器的核心作用,音箱能够智能地响应环境变化和人体移动信号,光敏电阻控制电路和移动人体热释电红外传感器控制电路为CPU控制器提供实时数据,使其能够精确地控制音箱功放单元和灯光照明单元,为用户提供更加智能化的使用体验。
{Subject}: 1.一种可以实现智能控制带灯光效果的音箱,其特征在于,包括CPU控制器、音箱功放单元、灯光照明单元(4)、光敏电阻控制电路以及移动人体热释电红外传感器控制电路,所述音箱功放单元、灯光照明单元(4)、光敏电阻控制电路以及移动人体热释电红外传感器控制电路均与CPU控制器适配；其中,所述CPU控制器用于接收并处理光敏电阻控制电路和移动人体热释电红外传感器控制电路的数据信息；所述音箱功放单元用于音频信号的放大和发声；所述灯光照明单元(4)包括LED照明设备,所述灯光照明单元(4)根据CPU控制器的指令发出各种变幻的光效；所述光敏电阻控制电路通过光敏电阻感知环境光线的强弱；所述移动人体热释电红外传感器控制电路通过热释电红外传感器(6)检测人体移动信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: LED封装工艺点胶机复位式针筒防塌线装置
{Author}: 付晓伟;王勇;赵春明
{Author Address}: 046000 山西省长治市潞州区惠丰街西段36号
{Subsidiary Author}: 山西高科华兴电子科技有限公司
{Date}: 2025-03-18
{Notes}: CN222625171U
{Abstract}: 本实用新型属于点胶机技术领域,提供了LED封装工艺点胶机复位式针筒防塌线装置,包括：活动组件；复位式针筒组件,复位式针筒组件可拆卸安装在活动组件的底端,且活动组件和复位式针筒组件配合使用；接触平板,接触平板位于复位式针筒组件的正下方,且复位式针筒组件与接触平板接触；本实用新型的LED封装工艺点胶机复位式针筒防塌线装置,很好的解决了灵敏度低,预防等级精度低的问题,大大提高了塌线预警效果,结合电路信号传输的灵敏性增强了塌线预警的有效性,降低了塌线误报、缓报的弊端,增强了产品品质防护的预警围墙,减少LED灯珠产品报废率。
{Subject}: 1.LED封装工艺点胶机复位式针筒防塌线装置,其特征在于,包括：活动组件(1)；复位式针筒组件(2),所述复位式针筒组件(2)可拆卸安装在活动组件(1)的底端,且活动组件(1)和复位式针筒组件(2)配合使用；接触平板(3),所述接触平板(3)位于复位式针筒组件(2)的正下方,且复位式针筒组件(2)与接触平板(3)接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路打磨装置
{Author}: 钱振义
{Author Address}: 110000 辽宁省沈阳市铁西区建设西路5号(14B13)
{Subsidiary Author}: 沈阳芯硕科技有限公司
{Date}: 2025-03-18
{Notes}: CN222627229U
{Abstract}: 本实用新型涉及打磨装置技术领域,且公开了一种集成电路打磨装置,包括设备主体,还包括：调节机构和动力机构,所述设备主体的侧面内壁与动力机构的侧面活动套接,所述调节机构的底端与设备主体的顶端固定连接；本实用新型通过动力机构推动安装柱沿安装套的侧面内壁移动使伸缩柱向集成电路的侧面靠近,当夹块靠近集成电路时,对相应调节机构进行调节,螺纹杆转动通过螺纹带动伸缩柱沿安装柱的侧面内壁移动,使夹块紧贴集成电路的侧面,从而使六个调节机构侧面的夹块均匀集成电锯侧面接触,之后通过动力机构带动六个调节机构的安装柱沿安装套侧面内壁移动向集成电路侧面靠近或远离,对不同型号的集成电路进行固定,有利于提高设备的实用性。
{Subject}: 1.一种集成电路打磨装置,包括设备主体(1),其特征在于,还包括：调节机构(2)和动力机构(3),所述设备主体(1)的侧面内壁与动力机构(3)的侧面活动套接,所述调节机构(2)的底端与设备主体(1)的顶端固定连接,所述设备主体(1)包括底座(101),所述底座(101)的顶端开设有回收槽(103),所述回收槽(103)的侧面固定连接有支撑架(102),所述支撑架(102)的侧面固定连接有加工台(104),所述调节机构(2)包括安装套(202),所述安装套(202)的底端与加工台(104)的顶端固定连接,所述安装套(202)的侧面内壁活动连接有安装柱(201),所述动力机构(3)的侧面与安装柱(201)的侧面通过销活动连接,所述安装柱(201)的侧面内壁活动套接有螺纹杆(208),所述螺纹杆(208)的侧面螺纹连接有伸缩柱(204),所述伸缩柱(204)的侧面与安装柱(201)的侧面内壁活动连接,所述调节机构(2)均匀分布在支撑架(102)的顶端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种双向保持断路器
{Author}: 李日西;王军军;赵青;赵小苇;温正发
{Author Address}: 314300 浙江省嘉兴市海盐县西塘桥街道场前路1799号
{Subsidiary Author}: 良信电器(海盐)有限公司;上海良信电器股份有限公司
{Date}: 2025-03-18
{Notes}: CN222637203U
{Abstract}: 一种双向保持断路器,涉及低压电气领域。本申请提供一种双向保持断路器,包括依次并排设置的操作按钮、双向磁保持机构和操作机构；双向磁保持机构的一侧与操作按钮传动连接、另一端与操作机构传动连接；操作机构包括动触头组以及能够与动触头组接触或分离的静触头组,动触头组与双向磁保持机构传动连接；双向磁保持机构能够受电磁力或操作按钮的驱动使动触头组朝向静触头组运动,并提供磁保持力以使动触头组与静触头组接触合闸。该双向保持断路器能够将手动分合闸的操作装置和电动分合闸的操作装置的零部件通过双向磁保持机构结合在一起,节省了两操作装置的占用空间,使产品结构更加紧凑,提高了空间利用率。
{Subject}: 1.一种双向保持断路器,其特征在于,包括依次并排设置的操作按钮(110)、双向磁保持机构(120)和操作机构(130)；所述双向磁保持机构(120)的一侧与操作按钮(110)传动连接、另一端与操作机构(130)传动连接；所述操作机构(130)包括动触头组(131)以及能够与所述动触头组(131)接触或分离的静触头组(132),所述动触头组(131)与所述双向磁保持机构(120)传动连接；所述双向磁保持机构(120)能够受电磁力或操作按钮(110)的驱动使所述动触头组(131)朝向所述静触头组(132)运动,并提供磁保持力以使所述动触头组(131)与所述静触头组(132)接触合闸。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路
{Author}: 孙楠楠
{Author Address}: 200000 上海市长宁区定西路1328号3楼336室
{Subsidiary Author}: 百代(上海)数据技术有限公司
{Date}: 2025-03-18
{Notes}: CN222638989U
{Abstract}: 本实用新型涉及到一种集成电路。集成电路主要包括了开设在衬底正面的并呈现为环形的第一沟槽和第二沟槽,其中,第一沟槽和第二沟槽内填充有绝缘物。第一漂移层植入在衬底正面的位于第一沟槽内侧位置、第二漂移层植入在衬底正面的位于第一沟槽和第二沟槽之间位置。集成电路还包括植入在第一漂移层并内绕在第一沟槽顶部内侧的第二导电类型的联结环、植入在第一漂移层并位于联结环内侧的第一发射区和接触区。集成电路还包括植入在第二漂移层并内绕在第二沟槽内侧的第一导电类型的掺杂环、植入在第二漂移层并外绕在第一沟槽外侧的第二发射区。第一掩埋区和第二掩埋区相互交替设置并且它们布置在第一漂移层并且位于联结环下方。
{Subject}: 1.一种集成电路,其特征在于,包括：开设在一个衬底的正面的并且呈现为环形的第一和第二沟槽,第一沟槽位于第二沟槽的内侧,衬底为第一导电类型,第一和第二沟槽内部均填充有绝缘物；植入在衬底正面的位于第一沟槽内侧的第一漂移层、植入在衬底正面的位于第一沟槽和第二沟槽之间的第二漂移层,第一和第二漂移层皆为第二导电类型；植入在第一漂移层并内绕在第一沟槽顶部内侧的第二导电类型的联结环、植入在第一漂移层并位于联结环内侧的第一发射区和接触区,第一发射区为第一导电类型而接触区为第二导电类型；植入在第二漂移层并内绕在第二沟槽内侧的第一导电类型的掺杂环、植入在第二漂移层并外绕在第一沟槽外侧的第二发射区,第二发射区为第二导电类型；布置在第一漂移层并位于联结环下方的多个第一掩埋区和多个第二掩埋区,相互交替的第一掩埋区和第二掩埋区皆设成条状,第一掩埋区为第一导电类型而第二掩埋区为第二导电类型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种碳化硅功率模块及其集成电路、芯片和芯片封装方法
{Author}: 柯攀;於挺;任广辉
{Author Address}: 510530 广东省广州市黄埔区开源大道11号B9栋301室自编306房
{Subsidiary Author}: 中科意创(广州)科技有限公司
{Date}: 2025-03-14
{Notes}: CN118507474B
{Abstract}: 本申请涉及半导体功率模块技术领域,公开了一种碳化硅功率模块及其集成电路、芯片和芯片封装方法,其碳化硅功率模块包括分别位于上半桥和下半桥的开关位置处的碳化硅功率器件和分别驱动碳化硅功率器件的驱动电路,驱动电路的输出端和碳化硅功率器件的输入端之间串联有栅极电阻,栅极电阻的两端并联有闸级电阻,闸级电阻的阻值小于栅极电阻的阻值；闸级电阻并联有用于释放下半桥聚积电势的三级管,三级管的基极与驱动电路的输出端电性连接,三级管的发射极与碳化硅功率器件的输入端电性连接,三级管的集电极接地。本申请具有利用有源米勒钳位控制提升碳化硅功率器件的可靠性,减少碳化硅功率器件损坏,降低生产成本的效果。
{Subject}: 1.一种碳化硅功率芯片的封装方法,其特征在于,包括以下步骤,贴片：在基板上固定碳化硅功率模块,以所述碳化硅功率模块的正面进行正装贴片,得到上芯片,以所述碳化硅功率模块的背面进行倒装贴片,得到下芯片,将所述上芯片和所述下芯片串联；植球：在所述碳化硅功率模块上点焊金属小球,将连接所述碳化硅功率模块和所述基板的金线焊接到所述金属小球上；塑封：将所述碳化硅功率模块和所述金线覆盖一层环氧树脂或塑料；一次打磨：按预设的尺寸大小和预设的平整度对所述碳化硅功率模块进行打磨；一次打孔灌铜：对所述碳化硅功率模块上的绝缘介电材料进行打孔和灌铜,所述碳化硅功率模块经所述绝缘介电材料上的灌铜的孔电连接所述基板；一次电镀：对所述碳化硅功率模块进行电镀；一次刻蚀：对所述碳化硅功率模块进行刻蚀；成品塑封。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路料片自动移载装置
{Author}: 笪瑞;刘志军;袁宏武;樊龙林;刘昊宇
{Author Address}: 210000 江苏省南京市江宁区淳化街道通联路9号联东U谷二期24栋403
{Subsidiary Author}: 南京瑞升激光技术有限公司
{Date}: 2025-03-14
{Notes}: CN222612300U
{Abstract}: 本实用新型涉及集成电路料片技术领域,具体为一种集成电路料片自动移载装置,移载装置本体,移载装置本体一侧移载夹,移载夹一侧固定连接有移动杆,移动杆一侧安装有滑块,滑块一侧设置有电动推杆,电动推杆一侧固定连接有翻转块,翻转块内固定套设有转轴,转轴两侧转动套设在轴承座内；有益效果为：将支撑台放置在两加工操作台之间,通过滑块间接带动移动杆向前运动,使移载夹之间相向运动,电动推杆进行距离调整,从而移载夹将料片夹住,此时再通过驱动转动套设在轴承座内的转轴转动,转轴从而可带动电动推杆从转轴的一侧转动至另外一侧,从而将料片移载至另外一工作台,避免人工操作时,无法把握力度,容易损伤料片表面,从而降低了加工质量。
{Subject}: 1.一种集成电路料片自动移载装置,包括移载装置本体(1)其特征在于：所述移载装置本体(1)一侧移载夹(2),移载夹(2)一侧固定连接有移动杆(3),移动杆(3)一侧安装有滑块(4)；滑块(4)一侧设置有电动推杆(5),电动推杆(5)一侧固定连接有翻转块(6),翻转块(6)内固定套设有转轴(7),转轴(7)两侧转动套设在轴承座(8)内。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路的三级温控系统
{Author}: 顾佳星;金鑫
{Author Address}: 230000 安徽省合肥市高新区创新大道106号合肥明珠产业园3#厂房B区一楼
{Subsidiary Author}: 合肥亦威科技有限公司;合肥亦威科技有限公司无锡分公司
{Date}: 2025-03-14
{Notes}: CN222619010U
{Abstract}: 本实用新型涉及温控系统技术领域,具体为一种用于集成电路的三级温控系统；通过三级控温系统逐步调整循环液的温度,最稳定高效的3个目标控制温度点为：第一温度传感器为目标温度SV-1℃、第二温度传感器为目标温度SV-0.5℃以及第三温度传感器为目标温度SV,从而能够满足半导体精密加工工艺要求中的温控需求,在20℃＜循环液实际温度≤80℃控温时,第二电子膨胀阀给压缩机吸气降温至20℃±5℃,在-20℃≤循环液实际温度＜20℃控温时,第二电子膨胀阀关闭以防止吸气温度过低造成液击损坏压缩机；解决了现有技术中以变频压缩机为核心构成的精密温控热交换系统,其控温效果难以满足±0.01℃的要求的问题。
{Subject}: 1.一种用于集成电路的三级温控系统,包括用于向客户输出循环液的循环液系统(1),循环液系统(1)上设置有蒸发器(2),蒸发器(2)的出液侧设置有用于加热循环液的加热桶(3),其特征在于,还包括设置在加热桶(3)出液侧用于加热循环液的加热丝(4),和用于通过蒸发器(2)对循环液进行控温的制冷系统(5),加热桶(3)和蒸发器(2)之间设有用于循环液温度检测的第一温度传感器(6),加热丝(4)的进水侧和出水侧分别设置有用于循环液温度检测的第二温度传感器(7)和第三温度传感器(8)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种方便进料的集成电路晶片封装结构
{Author}: 师康丽;冯江隆;秦高杨
{Author Address}: 518000 广东省深圳市龙华区民治街道民乐社区星河WORLD二期C栋1708
{Subsidiary Author}: 深圳市芯华实业有限公司
{Date}: 2025-03-14
{Notes}: CN222619715U
{Abstract}: 本实用新型涉及集成电路技术领域,尤其为一种方便进料的集成电路晶片封装结构,包括封装机,所述封装机的外壁设置有输送机构,所述封装机的外壁且在靠近输送机构位置处固定连接有控制器,所述封装机的外壁且在靠近控制器位置处安装有电源插头,所述封装机的外壁且在输送机构的下方固定连接有支撑板；所述输送机构包括固定连接在封装机外壁进料口处的固定座,通过设计一种方便进料的集成电路晶片封装结构,利用该装置中的输送机构来输送晶片,解决了现有的方便进料的集成电路晶片封装结构在将集成电路晶片送入设备内部时,需要工人手工纠正集成电路晶片姿态,防止歪斜的集成电路晶片进入设备内部,操作费时费力的问题。
{Subject}: 1.一种方便进料的集成电路晶片封装结构,包括封装机(1),其特征在于：所述封装机(1)的外壁设置有输送机构(2),所述封装机(1)的外壁且在靠近输送机构(2)位置处固定连接有控制器(3),所述封装机(1)的外壁且在靠近控制器(3)位置处安装有电源插头(4),所述封装机(1)的外壁且在输送机构(2)的下方固定连接有支撑板(5)；所述输送机构(2)包括固定连接在封装机(1)外壁进料口处的固定座(201),所述固定座(201)的顶部固定连接有输送带(202),所述固定座(201)的顶部且在输送带(202)的两侧均固定连接有安装座(203),所述安装座(203)的顶部且在输送带(202)的上方固定连接有检测板(204),所述检测板(204)的底部中心处固定连接有激光传感器(205),所述输送带(202)的外壁且在激光传感器(205)的对应位置处固定连接有反射条(206),所述安装座(203)的内部且在输送带(202)的上方滑动连接有矫正条(207),所述矫正条(207)的外壁且在安装座(203)的内部固定连接有活塞板(208),所述活塞板(208)的外壁且在远离矫正条(207)位置处固定连接有复位弹簧(209),所述安装座(203)的内部且在复位弹簧(209)的下方固定连接有微型气泵(210)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路
{Author}: 陈高超;何嘉政;洪展羽
{Author Address}: 中国台湾新竹科学工业园区新竹市力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-03-14
{Notes}: CN222619763U
{Abstract}: 本实用新型提供一种集成电路。一些实施例是有关于一种包括半导体衬底的集成电路。在横截面图中,硅化物结构设置于半导体衬底之上。在横截面图中,介电结构直接接触硅化物结构的上表面。在横截面图中,金属结构直接接触介电层的上表面,使得硅化物结构及金属结构分别建立借由介电结构而彼此间隔开的底部电极与顶部电极,以在半导体衬底之上建立金属-绝缘体-硅化物电容器。
{Subject}: 1.一种集成电路,其特征在于,包括：半导体衬底；硅化物结构,在横截面图中设置于所述半导体衬底之上；介电结构,在所述横截面图中直接接触所述硅化物结构的上表面；以及金属结构,在所述横截面图中直接接触所述介电结构的上表面,使得所述硅化物结构、所述介电结构及所述金属结构在所述半导体衬底之上建立金属-绝缘体-硅化物电容器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种可调色温的LED灯条及调色驱动电路
{Author}: 俞贤晓;金海刚;沈海华
{Author Address}: 322009 浙江省金华市义乌市苏溪镇龙祈路901号
{Subsidiary Author}: 和谐明芯(义乌)光电科技有限公司
{Date}: 2025-03-14
{Notes}: CN222621231U
{Abstract}: 本实用新型公开了一种可调色温的LED灯条及调色驱动电路,该可调色温的LED灯条包括基板、第一LED发光电路和第二LED发光电路,基板沿其长度方向依次设置有高色温发光区域和低色温发光区域,在其基板的两端分别设置有一个电极,将两个电极分别称为第一电极和第二电极,第一LED发光电路的正极和第二LED发光电路的负极均与第一电极连接,第一LED发光电路的负极和第二LED发光电路的正极均与第二电极连接；优点是只需要设置两个电极就能实现调光功能,加工难度较低,且能够避免电极脱落,用于可调色温的LED灯丝灯时能够大幅度降低其成本。
{Subject}: 1.一种可调色温的LED灯条,包括基板和两个LED发光电路,所述的基板沿其长度方向依次设置有高色温发光区域和低色温发光区域,所述的高色温发光区域和所述的低色温发光区域分别通过在所述的基板上包裹对应的荧光胶实现,两个LED发光电路均具有正极和负极,将两个LED发光电路分别称为第一LED发光电路和第二LED发光电路,所述的第一LED发光电路设置在所述的高色温发光区域,所述的第二LED发光电路设置在所述的低色温发光区域,其特征在于所述的基板的两端分别设置有一个电极,将两个电极分别称为第一电极和第二电极,所述的第一LED发光电路的正极和所述的第二LED发光电路的负极均与所述的第一电极连接,所述的第一LED发光电路的负极和所述的第二LED发光电路的正极均与所述的第二电极连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: X射线检查夹具
{Author}: 王瑞菘;王伯淳;胡晓风;田健;袁云华;马清桃;张梦婷;杜思奇;全泓桥
{Author Address}: 432000 湖北省孝感市长征路95号
{Subsidiary Author}: 湖北航天技术研究院计量测试技术研究所
{Date}: 2025-03-11
{Notes}: CN309160706S
{Abstract}: 1.本外观设计产品的名称：X射线检查夹具。2.本外观设计产品的用途：用于对批量集成电路进行Z方向X射线检查。3.本外观设计产品的设计要点：在于产品的整体形状以及产品各部位的比例。4.最能表明设计要点的图片或照片：立体图。5.左视图同右视图对称,省略右视图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于寄存器的接口信号控制方法及系统
{Author}: 仇露青
{Author Address}: 200080 上海市虹口区海宁路137号7层(集中登记地)
{Subsidiary Author}: 芯耀辉科技有限公司
{Date}: 2025-03-11
{Notes}: CN119598920A
{Abstract}: 本申请涉及计算机技术领域并提供一种基于寄存器的接口信号控制方法及系统。方法包括：确定至少一个模块在至少一个工作模式下的接口信号要求；基于所述接口信号要求,生成寄存器代码；基于所述接口信号要求,生成接口顶层代码；利用所述至少一个寄存器,按照所述接口逻辑模式控制所述至少一个接口信号。如此,提升自动化效率。
{Subject}: 1.一种基于寄存器的接口信号控制方法,其特征在于,所述接口信号控制方法包括：确定至少一个模块在至少一个工作模式下的接口信号要求,其中,所述接口信号要求包括至少一个接口信号和所述至少一个接口信号相关联的接口逻辑模式所包括的至少一种逻辑模式,所述至少一个工作模式可变,所述至少一种逻辑模式不随所述至少一个工作模式的改变而改变；基于所述接口信号要求,生成寄存器代码,其中,所述寄存器代码包括控制逻辑,所述控制逻辑是通过从所述接口信号要求中提取所述至少一种逻辑模式之后再利用控制逻辑模板生成,所述控制逻辑模板是基于多种逻辑模式预先设定,所述至少一种逻辑模式从所述多种逻辑模式中选择,所述控制逻辑不随所述至少一个工作模式的改变而改变；基于所述接口信号要求,生成接口顶层代码,并且,生成所述至少一个接口信号与所述控制逻辑之间的第一连接关系以及至少一个寄存器与所述控制逻辑之间的第二连接关系,其中,所述至少一个寄存器是基于所述寄存器代码进行例化得到,当所述至少一个接口信号随所述至少一个工作模式的改变而改变时,所述第一连接关系随所述至少一个工作模式的改变而改变；利用所述至少一个寄存器,按照所述接口逻辑模式控制所述至少一个接口信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路上料装置
{Author}: 张生
{Author Address}: 215000 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2025-03-11
{Notes}: CN222600947U
{Abstract}: 本实用新型涉及集成电路上料技术领域的集成电路上料装置,包括装置本体,所述装置本体上固定设置有tray盘平台,所述tray盘平台的中心区域开设有承载凹槽,所述tray盘平台上开设有弹性卡扣,所述弹性卡扣设置在承载凹槽的两侧。本实用新型能够支持tray输入,同时tray盘平台易于拆卸,与晶圆扩片机模组转换,转换后能够支持晶圆贴片环输入；本实用新型应用于PCBA封装类型,本实用新型使得Mi28也能够实现tray输入的功能,从而兼容多种产品的卷带封装需求,并且简化了切换过程,使得操作更加方便快捷；不仅支持Tray输入,还可以与tape ring套件互换使用,实现自动pick/place操作和AOI(自动光学检测)功能,这大大减少了对人工检查和放料的依赖,提高了生产效率和产品质量。
{Subject}: 1.集成电路上料装置,包括装置本体(1),其特征在于：所述装置本体(1)上固定设置有tray盘平台(2),所述tray盘平台(2)的中心区域开设有承载凹槽(3),所述tray盘平台(2)上开设有弹性卡扣(4),所述弹性卡扣(4)设置在承载凹槽(3)的两侧。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路气密性测试装置
{Author}: 惠辛阳
{Author Address}: 215000 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2025-03-11
{Notes}: CN222599083U
{Abstract}: 本实用新型涉及集成电路气密性测试技术领域的集成电路气密性测试装置,包括底座,底座上固定连接有升降机构框架,所述升降机构框架上固定连接有直线导轨,所述直线导轨上滑动设有限位滑块,所述限位滑块固定连接有测试装置本体,所述测试装置本体的内部底端设置有吸嘴固定凹槽,所述测试装置本体的中部设置有压力传感器。本实用新型提出的集成电路气密性测试装置,允许使用通用的手动气密测试治具,配合万用吸嘴能够适应不同尺寸的产品进行测试,消除了为特定产品制作专用socket的需求,大幅节约了时间和成本,同时在测试能力上与原有的专用socket保持一致,确保了测试结果的准确性和可靠性,不仅提升了测试效率,还保证了测试的一致性和有效性。
{Subject}: 1.集成电路气密性测试装置,包括底座(1),其特征在于：底座(1)上固定连接有升降机构框架(2),所述升降机构框架(2)上固定连接有直线导轨(3),所述直线导轨(3)上滑动设有限位滑块(4),所述限位滑块(4)固定连接有测试装置本体(5),所述测试装置本体(5)的内部底端设置有吸嘴固定凹槽(6),所述测试装置本体(5)的中部设置有压力传感器(7),所述测试装置本体(5)上滑动连接有轴承(8),所述轴承(8)与测试装置本体(5)滑动连接,所述轴承(8)上固定连接有调整齿轮(9),所述升降机构框架(2)的顶部设置有手动升降装置(10)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 光调制时钟发生器及集成电路
{Author}: 刘伟;王羽;王喜峰;孙梦;宋春蓉
{Author Address}: 100015 北京市朝阳区东直门外西八间房万红西街2号21幢三层C1321
{Subsidiary Author}: 北京顿思集成电路设计有限责任公司
{Date}: 2025-03-11
{Notes}: CN222599887U
{Abstract}: 本申请公开了一种光调制时钟发生器及集成电路,所述光调制时钟发生器包括：光时钟源和光波导板,其中,所述光波导板包括：波导芯和反射层,所述反射层包覆所述波导芯,所述光时钟源产生的光信号在所述波导芯中传递；多个波导窗口,位于所述反射层中,所述波导窗口处没有所述反射层且暴露所述波导芯的表面,在所述波导芯中传递的所述光信号从所述波导窗口处传递到所述波导芯外。本申请提供的光调制时钟发生器及集成电路,光信号在整个波导芯中传递,在需要光信号的地方设置波导窗口以使光信号传递到光电转换模块,利用光信号传递速度快的特点,减小了不同节点处的时钟信号传输延迟和不同时钟信号传输路径的延迟偏差。
{Subject}: 1.一种光调制时钟发生器,包括：光时钟源和光波导板,其中,所述光波导板包括：波导芯和反射层,所述反射层包覆所述波导芯,所述光时钟源产生的光信号在所述波导芯中传递；多个波导窗口,位于所述反射层中,所述波导窗口处没有所述反射层且暴露所述波导芯的表面,在所述波导芯中传递的所述光信号从所述波导窗口处传递到所述波导芯外。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路QFN塑封装置
{Author}: 崔军
{Author Address}: 215000 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2025-03-11
{Notes}: CN222600926U
{Abstract}: 本实用新型涉及集成电路塑封技术领域的集成电路QFN塑封装置,包括上模具和下模具,所述下模具设于上模具的底部,所述下模具包括产品承载区,所述产品承载区上安装有顶针底座区,所述顶针底座区内部设置有回位销反顶针,所述产品承载区的一侧设置有定位块,所述产品承载区远离定位块的一侧设置有定位针。本实用新型在下模具设置回位销反顶针,在注塑的过程中先用回位销反顶针顶住嵌入块,使嵌入块与隔离膜平整贴合,在塑封料完全固化前使回位销反顶针复位,待回位销反顶针复位后,正式完成塑封工艺,通过回位销反顶针的设计,使得嵌入块在塑封过程中与隔离膜完全贴合,避免溢胶的出现,减少了后续去除溢胶的工艺流程,从而节省了时间和成本。
{Subject}: 1.集成电路QFN塑封装置,包括上模具(1)和下模具(2),其特征在于：所述下模具(2)设于上模具(1)的底部,所述下模具(2)包括产品承载区(3),所述产品承载区(3)上安装有顶针底座区(4),所述顶针底座区(4)内部设置有回位销反顶针(5),所述产品承载区(3)的一侧设置有定位块(6),所述产品承载区(3)远离定位块(6)的一侧设置有定位针(7),所述产品承载区(3)设有两组,所述产品承载区(3)两组中部设置有挤胶区(8)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路压板装置
{Author}: 戴必龙
{Author Address}: 215000 江苏省苏州市昆山市千灯镇黄浦江南路497号
{Subsidiary Author}: 日月新半导体(昆山)有限公司
{Date}: 2025-03-11
{Notes}: CN222600930U
{Abstract}: 本实用新型涉及集成电路压板技术领域的集成电路压板装置,包括安装件,所述安装件底部向下固定连接有第一垂直连接件,所述安装件远离第一垂直连接件的一端向下固定连接有第二垂直连接件,所述第一垂直连接件向水平方向固定连接有第一压条,所述第二垂直连接件向水平方向固定连接有第二压条,所述第一压条与第二压条不直接连接。本装置将连筋中间部分去除,并增加未上Die区域压合,能够压合整条钉架的未上Die区域,使得钉架在加热后不会发生翘起现象,此外本装置还改进了原有的压板开窗设计,克服了镂空钉架产品必须预先贴膜的限制,即使没有使用Pre-tape的加热产品,也可以正常进行作业,这些改进显著提升了工程能力,提高了生产效率和经济效益。
{Subject}: 1.集成电路压板装置,包括安装件(1),其特征在于：所述安装件(1)底部向下固定连接有第一垂直连接件(2),所述安装件(1)远离第一垂直连接件(2)的一端向下固定连接有第二垂直连接件(3),所述第一垂直连接件(2)向水平方向固定连接有第一压条(4),所述第二垂直连接件(3)向水平方向固定连接有第二压条(5),所述第一压条(4)与第二压条(5)不直接连接,所述第一压条(4)与第二压条(5)之间设有缺口(6),所述安装件(1)上螺纹连接有第一安装螺栓(7),所述安装件(1)上螺纹连接有第二安装螺栓(8),所述安装件(1)上设有螺孔(9),所述安装件(1)上设有弧形段(10)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多模式校验的UART电路及集成电路芯片
{Author}: 李艺莹;侯广乾;郜超军;张开文
{Author Address}: 450000 河南省郑州市高新技术开发区科学大道100号
{Subsidiary Author}: 郑州大学
{Date}: 2025-03-11
{Notes}: CN222602403U
{Abstract}: 本实用新型提供了一种多模式校验的UART电路及集成电路芯片,UART电路中发送模块对通讯总线发送的数据进行并转串处理后发送至接收设备；接收模块对外界发送数据进行串转并处理后发送至通讯总线；控制寄存器根据控制指令控制模式选择控制器和校验选择模块；模式选择控制器控制发送模块和接收模块的工作模式；校验选择模块选择校验类型并对发送模块的发送数据附加校验位及对接收模块接收数据进行校验。本实用新型通过设置模式选择控制器,控制发送模块和接收模块的工作状态,实现全双工通信、单线只发送或单线只接收三种模式,根据需求选择不同模式,适用性更强；设置校验选择模块根据需要选择校验类型,对数据传输提供更高兼容性和可选的数据安全级别。
{Subject}: 1.一种多模式校验的UART电路,其特征在于,包括：发送模块,配置为连接通讯总线接口和发送端口,用于接收通讯总线发送的数据并进行并转串处理后通过发送端口发送至接收设备；接收模块,配置为连接通讯总线接口和接收端口,用于接收外界发送的数据并进行串转并处理后发送至通讯总线；控制寄存器,配置为分别连接通讯总线接口、模式选择控制器和校验选择模块,用于根据通讯总线发送的控制指令控制模式选择控制器和校验选择模块；模式选择控制器,配置为分别控制连接发送模块和接收模块,用于控制发送模块和接收模块的工作模式；校验选择模块,配置为分别连接发送模块和接收模块,用于选择校验类型,并对发送模块的发送数据附加校验位及对接收模块的接收数据进行校验。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于薄膜集成电路的生成制造工艺
{Author}: 王慧卉;黄豹;樊志
{Author Address}: 412000 湖南省株洲市荷塘区新华东路1297号
{Subsidiary Author}: 株洲宏达电子股份有限公司
{Date}: 2025-03-07
{Notes}: CN118507428B
{Abstract}: 本发明公开了一种用于薄膜集成电路的生成制造工艺,涉及电子电路制造技术领域,本发明包括步骤,S1、多次涂胶；S2、曝光和显影,在光刻胶层形成电路图形；S3、电镀加厚,在薄膜电路表面制备金层；S4、去胶：先对基板进行大频率超声去胶清洗,再对基板进行小频率超声去胶清洗；S5、刻蚀：通过化学腐蚀的方法对没有保护的图形区域进行腐蚀。本发明,基板表面的光刻胶固化后,通过鼓风机将空气导入集冷室内降温,令低温空气通过导流管吹到基板表面,有利于对固化的光刻胶快速降温,光刻胶降温后能够迅速进入下一阶段的涂胶,方便提高涂胶效率。
{Subject}: 1.一种用于薄膜集成电路的生成制造工艺,其特征在于：包括以下步骤,S1、多次涂胶：使用涂胶组件(3)在清洗干净的基板(1)表面涂抹光刻胶,然后使用烘干组件(4)将基板(1)表面光刻胶烘干,重复涂抹光刻胶和对光刻胶烘干的过程；所述涂胶组件(3)包括转棍(31)、设置在转棍(31)一侧上方的挡板(32)和另一侧下方的刮块(33)；在转棍(31)和挡板(32)之间注入光刻胶,将基板(1)移动到刮块(33)底部,驱动转棍(31),通过转棍(31)将光刻胶带到基板(1)表面,使用刮块(33)将转棍(31)上附着的光刻胶刮下并涂覆到基板(1)表面；所述转棍(31)的两侧各设置一个烘干组件(4),所述转棍(31)的上方两侧均设置有挡板(32),所述转棍(31)的下方两侧均设置有刮块(33),每个所述挡板(32)的侧面设置有第一电缸(2),每个所述刮块(33)的侧面均设置有第二电缸(5)；在向转棍(31)和挡板(32)之间注入光刻胶之前,使用第一电缸(2)调节挡板(32)的位置,调节挡板(32)底壁和转棍(31)之间的距离,控制转棍(31)表面附着的光刻胶的胶厚,使用第二电缸(5)调节刮块(33)的位置,使刮块(33)贴合转棍(31),对基板(1)表面第一次涂覆光刻胶后,先将基板(1)移动到其中一个烘干组件(4)下方烘干光刻胶,再对基板(1)表面进行第二次涂胶,然后将基板(1)移动到另一个烘干组件(4)下方烘干光刻胶；所述烘干组件(4)包括集冷室(41)、制冷片(42)、导流管(43)和鼓风机(44),烘干阶段,将刚涂胶后的基板(1)转移到制冷片(42)发热面下方,制冷片(42)发热面产热烘干基板(1)表面光刻胶,制冷片(42)对集冷室(41)内腔制冷,然后开启鼓风机(44),外界空气通过鼓风机(44)进入集冷室(41)内降温,冷空气通过导流管(43)进入制冷片(42)和基板(1)之间,对基板(1)表面烘干的光刻胶进行降温；S2、曝光和显影,在光刻胶层形成电路图形；S3、电镀加厚,在薄膜电路表面制备金层；S4、去胶：先对基板(1)进行大频率超声去胶清洗,再对基板(1)进行小频率超声去胶清洗；S5、刻蚀：通过化学腐蚀的方法对没有保护的图形区域进行腐蚀。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 子像素电路、显示面板和显示装置
{Author}: 金池娥;崔贞美
{Author Address}: 韩国首尔
{Subsidiary Author}: 乐金显示有限公司
{Date}: 2025-03-07
{Notes}: CN119580646A
{Abstract}: 本申请的实施例可提供一种子像素电路,包括：被配置为在阳极处接收高电位驱动电压的发光元件；包括第一节点、第二节点和第三节点的驱动晶体管；由第一扫描信号控制并通过数据线传输数据电压的扫描晶体管；存储电容器；以及被配置为控制驱动晶体管、扫描晶体管和存储电容器的操作并且位于发光元件的阴极和低电位基准电压之间的控制电路。
{Subject}: 1.一种子像素电路,包括：发光元件,被配置为在阳极处接收高电位驱动电压；驱动晶体管,包括第一节点、第二节点和第三节点；扫描晶体管,由第一扫描信号控制并且被配置为通过数据线传输数据电压；存储电容器；以及控制电路,被配置为控制所述驱动晶体管、所述扫描晶体管和所述存储电容器的操作,并且位于所述发光元件的阴极和用于提供低电位基准电压的低电位基准电压线之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种存储器的测试修复系统及方法、集成电路
{Author}: 胡裕达;吴忠洁
{Author Address}: 215028 江苏省苏州市苏州工业园区金鸡湖大道1355号国际科技园内11B1-B3单元
{Subsidiary Author}: 灵动微电子(苏州)有限公司
{Date}: 2025-03-07
{Notes}: CN118571301B
{Abstract}: 本申请涉及集成电路技术领域,进一步涉及一种存储器的测试修复系统及方法、集成电路。该系统,包括：带冗余列的存储器阵列；第一控制器包括：第一控制单元接收第一测试模式下的第一测试信号,输出第一测试控制信号；第二控制单元接收第二测试模式下的第二测试信号,输出第二测试控制信号；第二控制器接收第一/第二测试控制信号,生成第三测试控制信号；在第三测试控制信号下遍历测试存储器阵列,向第一控制器反馈输出第一测试结果；比较分析输出第二测试结果；第三控制器分析第二测试结果,得到故障信息；第四控制器分析故障信息,向存储器阵列输出修复控制信号,存储器阵列以地址重构的方式进行修复。本系统节省了硬件资源和测试时长。
{Subject}: 1.一种存储器的测试修复系统,其特征在于,包括：带冗余列的存储器阵列；第一控制器,包括第一控制单元和第二控制单元,所述第一控制单元接收第一测试模式下的第一测试信号后,输出第一测试控制信号；所述第二控制单元接收第二测试模式下的第二测试信号后,输出第二测试控制信号；第二控制器,接收所述第一/第二测试控制信号,生成第三测试控制信号,所述第三测试控制信号包括测试向量序列及地址读写控制信号；在所述第三测试控制信号下遍历测试所述存储器阵列后,通过所述第二控制器向所述第一控制器反馈输出第一测试结果；并通过所述第二控制器将所述带冗余列的存储器阵列中待测试的内容与期待值进行异或比较分析输出第二测试结果,所述第二测试结果包括当前测试地址和失效位图；第三控制器,接收并分析所述第二测试结果,得到故障信息,所述第三控制器将所述故障信息分别发送给所述第一控制器和第四控制器,所述故障信息包括故障坏点类型、失效位数、坏点地址；所述第四控制器,接收并分析所述故障信息,当所述故障坏点类型为可修复类型,向所述存储器阵列输出修复控制信号,所述存储器阵列以地址重构的方式进行修复；所述修复控制信号包括修复使能信号、坏点地址序列。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路湿制程回收节能装置
{Author}: 黄腾庆
{Author Address}: 215000 江苏省苏州市昆山市千灯镇黄浦江南路497号
{Subsidiary Author}: 日月新半导体(昆山)有限公司
{Date}: 2025-03-07
{Notes}: CN222579030U
{Abstract}: 本实用新型涉及集成电路湿制程技术领域的集成电路湿制程回收节能装置,包括内槽,所述内槽外部固定设置有外槽,所述内槽上部安装有搅拌电机。本装置通过内外槽结构的设计,实现了去胶废液中高温热能的有效回收。旧去胶液在排放前,将其携带的热能传递给新去胶液,从而减少了对外部能源的依赖,通过热交换器的预热作用,新去胶液在进入设备前已经达到了一定的温度,这大大缩短了设备端加热至工作温度所需的时间和能源消耗,有效降低了生产成本,预热的新去胶液可以更快地达到所需的工作温度,减少了升温时间,从而提高了生产线的运行效率,由于避免了在供酸间对药液进行提前加热,从而防止了药液因温度过高而变质,延长了药液的使用寿命。
{Subject}: 1.集成电路湿制程回收节能装置,包括内槽(1),其特征在于：所述内槽(1)外部固定设置有外槽(2),所述内槽(1)上部安装有搅拌电机(3),所述搅拌电机(3)的输出端固定连接有搅拌轴(4),所述搅拌轴(4)贯穿内槽(1)的顶部并与内槽(1)转动连接,所述搅拌轴(4)的底部固定连接有多个搅拌桨叶(5),所述内槽(1)的上部一侧设置有新去胶液进液口(6),所述内槽(1)的上部远离新去胶液进液口(6)的一侧设置有新去胶液出液口(7),所述外槽(2)的底部设置有旧去胶液进液口(8),所述外槽(2)的一侧的上部设置有旧去胶液出液口(9)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种采用新型封装工艺的涡街流量计探头结构
{Author}: 汪俊明;刘晨凯;许胜军;丁晓康
{Author Address}: 321000 浙江省金华市义乌市北苑街道春晗路106号
{Subsidiary Author}: 浙江迪元仪表有限公司
{Date}: 2025-03-07
{Notes}: CN222579365U
{Abstract}: 本实用新型涉及涡街流量计技术领域,更具体的说是涉及一种采用新型封装工艺的涡街流量计探头结构,包括有探头壳,探头壳内固定连接有用于输出信号的组合体,探头壳上侧固定连接有第一封装层壳体,第一封装层壳体内设有玻璃粉烧结封装层；第一封装层壳体上侧固定连接有第二封装层壳体,第二封装层壳体内设有胶水封装层,第二封装层壳体顶部固定连接有高性能粘接密封硅橡胶。由于玻璃粉烧结所需的温度远高于涡街流量计蒸汽测量允许的使用温度,其在遭遇缓慢的冷热变化时不会发生开裂现象,解决了因封装层开裂引起的潮气入侵等导致的探头无法进行测量等现象。
{Subject}: 1.一种采用新型封装工艺的涡街流量计探头结构,包括有探头壳,其特征在于,所述探头壳内固定连接有用于输出信号的组合体,所述探头壳上侧固定连接有第一封装层壳体,所述第一封装层壳体内设有玻璃粉烧结封装层；所述第一封装层壳体上侧固定连接有第二封装层壳体,所述第二封装层壳体内设有胶水封装层,所述第二封装层壳体顶部固定连接有高性能粘接密封硅橡胶,所述玻璃粉烧结封装层与所述胶水封装层内分别穿设有第一探头外部引线和第二探头外部引线,所述第一探头外部引线和第二探头外部引线均与所述组合体电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路的温度试验系统
{Author}: 段涛;万克山
{Author Address}: 214000 江苏省无锡市滨湖区十八湾路288号湖景科技园19号楼
{Subsidiary Author}: 无锡芯力为半导体设备有限公司
{Date}: 2025-03-07
{Notes}: CN222579439U
{Abstract}: 本实用新型公开了一种用于集成电路的温度试验系统,包括：用于多端口电源输出的DC电源模块、向DC电源模块提供电源的供电端、串联在所述DC电源模块和供电端之间的熔断器R1、用于检测熔断器温度的温度监测模块；通过热敏电阻NT对熔断器R1产生的温度进行检测,根据温度的变化使热敏电阻NT内部阻值发生变化,进而输出不同的电压值,而电位器TR1、电位TR2和电位器TR3根据热敏电阻NT不同电压值的输出,实现电压的导通和截止,进而根据熔断器R1的温度变化对DC电源模块的供电路径进行管控,通过电位器TR1、电位器TR2和电位器TR3的阻值调节,并导通热敏电阻NT的输出电压,使DC电源模块在不同温度下处于不同的电压值,确保DC电源模块的安全运行。
{Subject}: 1.一种用于集成电路的温度试验系统,包括：用于多端口电源输出的DC电源模块、向DC电源模块提供电源的供电端、串联在所述DC电源模块和供电端之间的熔断器R1、用于检测熔断器温度的温度监测模块；其特征在于,所述温度监测模块包括：温度监测单元,通过热敏电阻NT对熔断器R1产生的温度进行检测,根据温度的变化控制热敏电阻NT的内部阻值；阻值调节单元,通过电位器TR1、电位器TR2和电位器TR3不同阻值的调节,控制热敏电阻NT导通下电压的传输,触发单元,通过可控硅U1、可控硅U2和可控硅U3对电源的传输路径进行管控,向切换DC电源模块提供降压电压值；控制单元,通过继电器T1、继电器T2和继电器T3的触发控制供电端与DC电源模块连接路径的切换。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片密封环结构
{Author}: 王芳;刘武松
{Author Address}: 266000 山东省青岛市黄岛区太白山路19号德国企业南区401
{Subsidiary Author}: 芯恩(青岛)集成电路有限公司
{Date}: 2025-03-07
{Notes}: CN222581148U
{Abstract}: 本实用新型提供一种芯片密封环结构,包括围绕芯片集成电路区设置的第一密封环,所述第一密封环包括多层层叠设置的介质层,以及设置于所述介质层中并与所述介质层齐平的金属层,在所述介质层中设置有填充导电材料的通孔条和通孔以实现各层金属层之间的连接,其中所述通孔条呈曲线型。相比于直线型的通孔条,曲线型的通孔条更能抵抗芯片切割时施加于芯片上的应力,避免芯片切割时通孔条与金属层之间的交界面发生断裂,即避免芯片切割时密封环处发生断裂,从而避免芯片出现分层断裂的现象,提高了切割良率。
{Subject}: 1.一种芯片密封环结构,包括围绕芯片集成电路区设置的第一密封环,其特征在于,所述第一密封环包括多层层叠设置的介质层,以及设置于所述介质层中并与所述介质层齐平的金属层,在所述介质层中设置有填充导电材料的通孔条和通孔以实现各层金属层之间的连接,其中所述通孔条呈曲线型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路
{Author}: R·K·古普塔
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2025-03-04
{Notes}: CN222563798U
{Abstract}: 本公开涉及集成电路。一种保持触发器包括第一锁存器、第二锁存器和保持锁存器。第一锁存器和第二锁存器由可中断的主供应电压供电,而保持锁存器由不中断的辅供应电压供电。保持触发器接收单个保持控制信号,该信号控制触发器是处于标准模式还是处于保持模式。在保持模式下,触发器时钟信号被暂停。
{Subject}: 1.一种集成电路,其特征在于,包括保持触发器,所述保持触发器包括：第一锁存器,被配置为接收主供应电压；第二锁存器,被配置为接收主供应电压；保持锁存器,被配置为接收辅供应电压,并且包括第一端子,所述第一端子被配置为接收保持控制信号以激活保持锁存器；和时钟产生电路,被配置为产生时钟信号,并且包括第二端子,所述第二端子被配置为接收保持控制信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种快拆式集成电路芯片固定结构
{Author}: 张向晨
{Author Address}: 266000 山东省青岛市黄岛区东岳西路2980号311号房间
{Subsidiary Author}: 青岛跃东新能源汽车销售租赁有限公司
{Date}: 2025-03-04
{Notes}: CN222564219U
{Abstract}: 本实用新型涉及芯片固定技术领域,尤其为一种快拆式集成电路芯片固定结构,包括电路板,所述电路板的顶部设置有连接架,所述连接架的四角均通过螺栓固定连接有脚座,所述脚座均内嵌式固定连接于电路板内,所述连接架的顶部四边均对称固定连接有导杆,所述导杆的外侧套接有固定架,所述导杆的顶部且位于固定架的顶部螺纹连接有紧固旋钮,所述固定架的内壁顶部通过散热硅脂胶片粘连固定有芯片。本实用新型的目的在于提供一种快拆式集成电路芯片固定结构,以解决现有集成电路芯片拆卸时,需先进行加热,待焊锡融化后借助刀片或镊子进行剥离,其操作复杂,且具有一定的操作难度,无法满足集成电路芯片快拆固定机构设计的问题。
{Subject}: 1.一种快拆式集成电路芯片固定结构,包括电路板(1),其特征在于：所述电路板(1)的顶部设置有连接架(2),所述连接架(2)的四角均通过螺栓(3)固定连接有脚座(4),所述脚座(4)均内嵌式固定连接于电路板(1)内,所述连接架(2)的顶部四边均对称固定连接有导杆(5),所述导杆(5)的外侧套接有固定架(6),所述导杆(5)的顶部且位于固定架(6)的顶部螺纹连接有紧固旋钮(7),所述固定架(6)的内壁顶部通过散热硅脂胶片(8)粘连固定有芯片(9)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路
{Author}: 王信智;沈育佃;张育祯
{Author Address}: 中国台湾新竹市新竹科学工业园区力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-03-04
{Notes}: CN222564256U
{Abstract}: 一种集成电路包括互补晶体管、第一源极/漏极接触、第二源极/漏极接触与互连结构。互补晶体管包括具有第一源极/漏极区的第一晶体管与具有第二源极/漏极区的第二晶体管。第二晶体管在垂直方向上位于第一晶体管上方。第二晶体管在垂直于垂直方向的第一方向上与第一晶体管偏移。第一源极/漏极接触电性耦接至第一源极/漏极区,第二源极/漏极接触电性耦接至第二源极/漏极区。互连结构电性耦接至第一源极/漏极接触与第二源极/漏极接触,互连结构包括倾斜部分,倾斜部分从垂直方向以偏移角度从第一源极/漏极接触延伸到第二源极/漏极接触。本揭露的一些实施例用以简化工艺流程并降低成本。
{Subject}: 1.一种集成电路,其特征在于,包括：一互补晶体管,包括：一第一晶体管,具有一第一源极/漏极区；及一第二晶体管,在一垂直方向上位于该第一晶体管上方,其中该第二晶体管具有一第二源极/漏极区,其中该第二晶体管在垂直于该垂直方向的一第一方向上与该第一晶体管偏移；一第一源极/漏极接触,电性耦接至该第一源极/漏极区；一第二源极/漏极接触,电性耦接至该第二源极/漏极区；及一互连结构,电性耦接至该第一源极/漏极接触与该第二源极/漏极接触,其中该互连结构包括一倾斜部分,该倾斜部分从该垂直方向以一偏移角度从该第一源极/漏极接触延伸到该第二源极/漏极接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路器件的金属封装外壳
{Author}: 陈伟;张梦娇
{Author Address}: 230000 安徽省合肥市蜀山区湖光路自主创新产业基地三期(南区)B座9层9829室
{Subsidiary Author}: 合肥和瓷科技有限公司
{Date}: 2025-03-04
{Notes}: CN222562676U
{Abstract}: 本实用新型涉及集成电路技术领域,且公开了一种集成电路器件的金属封装外壳,包括壳体,壳体的上端设置有壳盖,壳体的左右两侧上端均开设有限位槽,限位槽内设置有定位机构,用于对盖合在壳体上的壳盖进行限位,壳体的外侧设置有多组导向机构,用于对壳盖进行定位,定位机构包括定位块、滑块和弹簧,定位块设置在壳体的外侧且其一端贯穿进限位槽的内部,定位块远离限位槽的一端呈斜坡状,滑块滑动设置在限位槽的内部,滑块的一侧与定位块连接,用于对定位块进行限位,弹簧设置在限位槽的内部；本实用新型在使用时,壳体和壳盖之间拆装更为的简单方便,并且壳盖盖合在壳体上后与壳体的连接更为的稳定。
{Subject}: 1.一种集成电路器件的金属封装外壳,其特征在于：包括壳体(1),其上端设置有壳盖(2),壳体(1)的左右两侧上端均开设有限位槽(3)；定位机构(4),设置有两组,分别设置在对应的限位槽(3)内,用于对盖合在壳体(1)上的壳盖(2)进行限位；以及导向机构(5),设置有多组,均设置在壳体(1)的外侧,用于对壳盖(2)进行定位。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 包括电子熔断器位单元的集成电路
{Author}: 姜旻贞;安孝峻
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-02-28
{Notes}: CN119542316A
{Abstract}: 一种包括电子熔断器位单元的集成电路,其包括：第一背侧布线层,第一背侧布线层布置在基板的背侧上；以及电子熔断器位单元。电子熔断器位单元包括：电子熔断器；晶体管,晶体管布置在基板的前侧上；以及第一背侧触点,第一背侧触点沿竖直方向穿过基板并且将电子熔断器电连接到晶体管。电子熔断器包括：第一端子,第一端子电连接到位线；第二端子,第二端子电连接到第一背侧触点；以及链体,链体位于第一端子和第二端子之间,并且第一端子、第二端子和链体包括在第一背侧布线层中。
{Subject}: 1.一种集成电路,所述集成电路包括：第一背侧布线层,所述第一背侧布线层位于基板的背侧上；电子熔断器位单元,所述电子熔断器位单元包括：电子熔断器；晶体管,所述晶体管位于所述基板的前侧上；以及第一背侧触点,所述第一背侧触点被构造成沿竖直方向穿过所述基板并且将所述电子熔断器电连接到所述晶体管,其中,所述电子熔断器包括：第一端子,所述第一端子电连接到位线；第二端子,所述第二端子电连接到所述第一背侧触点；以及链体,所述链体位于所述第一端子和所述第二端子之间,并且其中,所述第一端子、所述第二端子和所述链体被包括在所述第一背侧布线层中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试用视觉打标装置
{Author}: 朱远;郑刚;孙赫然
{Author Address}: 100001 北京市东城区和平里东街14号院2号楼222房间
{Subsidiary Author}: 北京旺达世嘉科技发展有限公司
{Date}: 2025-02-28
{Notes}: CN222536587U
{Abstract}: 本实用新型公开了一种集成电路测试用视觉打标装置,该集成电路测试用视觉打标装置并排设置有四条料带导向槽,激光打标头能够一次对四颗集成电路进行序列号打标作业。相机拍摄视角内所有待检测的集成电路的图像后,发送至视觉检测系统检测芯片尺寸、切割间隙、芯片崩缺等问题,视觉检测系统记录下不合格芯片的序列号一变进行后续剔除处理。相机采用高精度分辨率相机,可以采集更多场景信息,实现一次性定位检测多个产品,有效提升了检测速度。
{Subject}: 1.一种集成电路测试用视觉打标装置,其特征在于：包括机箱(1)、设置在所述机箱(1)内的视觉打标机构(2)、设置在所述机箱(1)一侧的放料机构(3)以及设置在所述机箱(1)另一侧的卷料机构(4),所述卷料机构(4)和放料机构(3)之间设置有料带导向机构(5),所述料带导向机构(5)位于所述视觉打标机构(2)正下方设置；其中,所述放料机构(3)包括四组并排设置的料盘(6),每盘所述料盘(6)上均绕设有芯片料带,所述芯片料带上均匀排布有待进行视觉打标的芯片；所述料带导向机构(5)包括料带导向槽(7)和位于所述料带导向槽(7)一端设置的料带导向组件,所述料带导向槽(7)并排设置有四条,每条所述料带导向槽(7)两端分别与对应的料盘(6)和卷料机构(4)一一对应设置,所述料带导向组件包括料带压辊(8)和驱动所述料带压辊(8)旋转的电机(9)；所述料带压辊(8)横跨在四条料带导向槽(7)上方设置；所述视觉打标机构(2)包括升降组件、安装在所述升降组件靠近放料机构(3)一侧的激光打标头(10)以及安装在所述激光打标头(10)远离所述放料机构(3)一侧的相机(11),所述激光打标头(10)的振镜(16)和相机(11)的镜头均位于所述料带导向槽(7)正上方设置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片加工用点焊机构
{Author}: 韩君;曾国敏
{Author Address}: 224500 江苏省盐城市滨海县经济开发区工业园南区上海路南侧、丰收河西侧电子智慧园二期12栋厂房1、2楼
{Subsidiary Author}: 江苏正其心半导体有限公司
{Date}: 2025-02-28
{Notes}: CN222536667U
{Abstract}: 本实用新型公开了一种集成电路芯片加工用点焊机构,包括机构主体,所述机构主体内壁固定设置有垫块,所述垫块顶部设置有转动组件,所述垫块通过转动组件设置有转动柱,所述转动柱的相向面设置有夹持组件,所述机构主体的内部设置有点焊组件,所述机构主体的内壁固定设置有收集罩,该集成电路芯片加工用点焊机构,将有害烟雾进行净化处理,防止了有毒废气处理不及时,被工作人员吸入体内出现慢性中毒,对身体造成危害的情况,通过转动组件带动转动柱转动,使得转动柱带动夹持组件转动,从而使得夹持组件带动芯片进行翻面,避免了在对芯片背面进行点焊时,需要工作人员将芯片从夹具上取下,翻面后再重新夹持的情况,加快了芯片的加工速度。
{Subject}: 1.一种集成电路芯片加工用点焊机构,包括机构主体(1),其特征在于,所述机构主体(1)内壁固定设置有垫块(2),所述垫块(2)顶部设置有转动组件,所述垫块(2)通过转动组件设置有转动柱(8),所述转动柱(8)的相向面设置有夹持组件,所述机构主体(1)的内部设置有点焊组件,所述机构主体(1)的内壁固定设置有收集罩(18),所述收集罩(18)的内壁固定设置有连接管(19),所述连接管(19)上固定设置有抽风机(20),且抽风机(20)的前侧与机构主体(1)的后侧固定设置,所述连接管(19)的表面设置有净化组件,所述机构主体(1)的内部固定设置有滤网一(26)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种均质机行业压板压力变送器
{Author}: 吴浩;于莹;吴硕
{Author Address}: 201611 上海市松江区车墩镇联营路615号18幢6层
{Subsidiary Author}: 上海申狮物联网科技有限公司
{Date}: 2025-02-28
{Notes}: CN222544905U
{Abstract}: 本实用新型涉及压力变送器技术领域,且公开了一种均质机行业压板压力变送器,包括：平膜弹性体和固定杆,所述固定杆的左端固定连接有平膜弹性体,所述平膜弹性体上粘接有应变计,所述固定杆的右端固定连接有保护壳体。本实用新型通过在压力变送器发生零点漂移时,通过使用磁铁靠近磁性开关的位置,即可进行压力归零,通过对边结构和活动压板的设置可方便压力变送器的安装和拆卸,通过在压力变送器的内部填充果凝胶可起到缓震的效果,避免因均质机振动大导致信号不稳定的问题出现,可用于用于远程观察和控制和现场进行归零处理,采用平面密封垫片和高压O型圈双层密封结构,确保高压时密封更可靠,安装更方便且小巧。
{Subject}: 1.一种均质机行业压板压力变送器,其特征在于,包括：平膜弹性体(1)和固定杆(5),所述固定杆(5)的左端固定连接有平膜弹性体(1),所述平膜弹性体(1)上粘接有应变计(2),所述固定杆(5)的右端固定连接有保护壳体(11)；所述保护壳体(11)的内部固定安装有集成电路(7),所述集成电路(7)上设置有磁性开关(8),所述保护壳体(11)的右端固定安装有航空插头(9)；所述应变计(2)上固定连接有漆泡线(6),所述漆泡线(6)的另一端固定连接在集成电路(7)上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种防尘式电脑散热器
{Author}: 杨安明
{Author Address}: 215300 江苏省苏州市昆山市玉山镇晨丰东路228-18号6号房
{Subsidiary Author}: 昆山市超力金属制品有限公司
{Date}: 2025-02-28
{Notes}: CN222545700U
{Abstract}: 本实用新型提供一种防尘式电脑散热器,包括防尘结构,其包括第一转动轴和第二转动轴,所述第一转动轴转动连接于安装架一侧的辅助槽的内壁,所述第二转动轴转动连接于安装架另一侧的辅助槽的内部,所述第二转动轴和第一转动轴之间设置有防尘网。本实用新型设计合理,通过设置的除尘机构,可以对进入到计算机内的空气内的灰尘进行过滤,避免灰尘附着在计算机内的集成电路内,同时当防尘网表面附着有较多的灰尘影响气体流通时,启动伺服电机,伺服电机带动第一传动轴旋转,第一传动轴带动使用之后的防尘网缠绕在第一传动轴的外壁对防尘网进行更换。
{Subject}: 1.一种防尘式电脑散热器,其特征在于：包括安装架(1),所述安装架(1)顶部的两侧开设有安装槽(2),所述安装槽(2)的内部设置有固定轮(3),所述安装架(1)内部的两侧开设有辅助槽(5),两个所述辅助槽(5)之间设置有防尘结构(10),所述安装架(1)的一侧外壁设置有导流网(9)；防尘结构(10),其包括第一转动轴(1001)和第二转动轴(1003),所述第一转动轴(1001)转动连接于安装架(1)一侧的辅助槽(5)的内壁,所述第二转动轴(1003)转动连接于安装架(1)另一侧的辅助槽(5)的内部,所述第二转动轴(1003)和第一转动轴(1001)之间设置有防尘网(1005)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种能调节风扇位置的电脑散热器
{Author}: 杨安明
{Author Address}: 215300 江苏省苏州市昆山市玉山镇晨丰东路228-18号6号房
{Subsidiary Author}: 昆山市超力金属制品有限公司
{Date}: 2025-02-28
{Notes}: CN222545702U
{Abstract}: 本实用新型提供一种能调节风扇位置的电脑散热器,包括安装壳体,所述安装壳体的内部开设有导向槽,所述导向槽内壁的顶部和底部转动连接有顶板,两个所述顶板外壁的两侧设置有导向板,所述导向板中间外壁的一侧设置有伺服电机,所述伺服电机的输出端设置有蜗轮本体。本实用新型设计合理,通过设置的可以进行转动的顶板和导向板可以对散热扇本体进行水平方向的转动,同时伺服电机带动蜗轮本体旋转,且蜗轮本体带动蜗杆本体转动,使蜗杆本体带动散热结构进行转动,使散热结构进行垂直方向的旋转,通过两个方向的转动,可以使散热扇本体与电脑内的发热位置对齐,将外部的空气快速送入发热位置,对集成电路的发热位置进行散热。
{Subject}: 1.一种能调节风扇位置的电脑散热器,其特征在于：包括安装壳体(1),所述安装壳体(1)的内部开设有导向槽(4),所述导向槽(4)内壁的顶部和底部转动连接有顶板(6),两个所述顶板(6)外壁的两侧设置有导向板(7),所述导向板(7)中间外壁的一侧设置有伺服电机(17),所述伺服电机(17)的输出端设置有蜗轮本体(10),两个所述导向板(7)的顶部和底部开设有辅助槽(9),所述辅助槽(9)的内部转动连接有蜗杆本体(11),所述蜗杆本体(11)与蜗轮本体(10)相互啮合,所述蜗杆本体(11)的顶部设置有散热结构,两个所述导向板(7)的中间开设有固定槽(8),所述蜗轮本体(10)转动连接于固定槽(8)的内部,两个所述导向板(7)之间设置有安装板(5)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片加工用点焊机构
{Author}: 汪军;夏胜勇;汪俊敏
{Author Address}: 432000 湖北省孝感市孝汉大道38号银湖科技园第41栋厂房一楼101室
{Subsidiary Author}: 湖北格兰瑞机电科技有限公司
{Date}: 2025-02-28
{Notes}: CN222547704U
{Abstract}: 本实用新型涉及集成电路板加工技术领域,尤其是一种集成电路芯片加工用点焊机构,包括框架,两个所述螺母均通过滑槽与箱体滑动相连,所述螺母的左端设有翻转机构,所述螺母的右端设有集成电路芯片点焊固定机构,所述框架通过支架与第二电机固定相连。该集成电路芯片加工用点焊机构,通过集成电路芯片点焊固定机构和螺母的配合,两个伺服电机均带动滚筒转动,通过上述方式,不需要调整两个插杆之间位置并将螺栓精准的插入两个插杆之间,方便了对集成电路芯片的固定过程,从而通过工作效率,通过翻转机构和螺母的配合,两通过上述方方式,不需要取消对集成电路芯片固定就可以对集成电路芯片的背面进行点焊工作,从而减少工人工作量。
{Subject}: 1.一种集成电路芯片加工用点焊机构,包括框架(1),其特征在于：所述框架(1)通过滑槽与箱体(12)滑动相连,所述箱体(12)通过支架与第一电机(9)固定相连,所述第一电机(9)的输出轴与双头螺柱(10)固定相连,所述双头螺柱(10)通过轴承与箱体(12)转动相连,所述双头螺柱(10)的表面与两个螺母(11)螺纹相连,两个所述螺母(11)均通过滑槽与箱体(12)滑动相连,所述螺母(11)的左端设有翻转机构(2),所述螺母(11)的右端设有集成电路芯片点焊固定机构(3),所述框架(1)通过支架与第二电机(4)固定相连。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 触摸集成电路检查装置
{Author}: 申圭植;高晙荣;杨太现;赵宰亨
{Author Address}: 韩国京畿道龙仁市
{Subsidiary Author}: 三星显示有限公司
{Date}: 2025-02-25
{Notes}: CN119514481A
{Abstract}: 公开了一种触摸集成电路检查装置,所述触摸集成电路检查装置包括：检查板,电连接到触摸集成电路；以及检查电路,从触摸集成电路接收检查结果,其中,检查板包括：多个第一电极,多个第一电极中的每个在第一方向上延伸并且多个第一电极在与第一方向相交的第二方向上彼此间隔开；以及多个第二电极,多个第二电极中的每个在第二方向上延伸并且多个第二电极在第一方向上彼此间隔开,并且其中,多个第一电极的数量与多个第二电极的数量相同。
{Subject}: 1.一种触摸集成电路检查装置,所述触摸集成电路检查装置包括：检查板,电连接到触摸集成电路；以及检查电路,从所述触摸集成电路接收检查结果,其中,所述检查板包括：多个第一电极,所述多个第一电极中的每个在第一方向上延伸并且所述多个第一电极在与所述第一方向相交的第二方向上彼此间隔开；以及多个第二电极,所述多个第二电极中的每个在所述第二方向上延伸并且所述多个第二电极在所述第一方向上彼此间隔开,并且其中,所述多个第一电极的数量与所述多个第二电极的数量相同。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体结构
{Author}: 黄泰钧;游佳儒;斯帝芬·鲁苏
{Author Address}: 中国台湾新竹市新竹科学工业园区力行六路8号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-25
{Notes}: CN222529525U
{Abstract}: 本实用新型实施例涉及一种半导体结构,其包含光学裸片、第一边缘耦合器,以及反射层。所述光学裸片具有顶面及边缘。所述第一边缘耦合器放置于所述光学裸片中且邻近于所述光学裸片的所述边缘。所述反射层放置于所述光学裸片中且邻近于所述光学裸片的所述边缘。所述反射层放置于所述第一边缘耦合器上方且与所述第一边缘耦合器分离。
{Subject}: 1.一种半导体结构,其特征在于其包括：光学裸片,其具有顶面及边缘；边缘耦合器,其经放置于所述光学裸片中且邻近于所述光学裸片的所述边缘；及反射层,其经放置于所述光学裸片中且邻近于所述光学裸片的所述边缘,其中所述反射层放置于所述边缘耦合器上方且与所述边缘耦合器分离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于智能电表的带光耦隔离的限流保护电路
{Author}: 许珺;张炯;王军;吴一;王鑫;王永鑫
{Author Address}: 266061 山东省青岛市崂山区科苑纬一路1号国际创新园A栋8楼
{Subsidiary Author}: 青岛乾程科技股份有限公司
{Date}: 2025-02-25
{Notes}: CN222531328U
{Abstract}: 本实用新型涉及基于智能电表的带光耦隔离的限流保护电路,其包括集成电路UQ1,分压电阻RQ1、RQ2；在集成电路UQ1中,脚5接入输入电压VMAIN+；EN脚4通过分压电阻RQ1接入输入电压VMAIN+；脚2接地；脚3分两路,一路通过分压电阻RQ4接地,另一路通过串联分压电阻RQ5、RQ7接SPM+12V；脚1与脚6之间接自举电容CQ5；脚6通过电感LQ1后接SPM+12V,EN脚4通过并联的分压电阻RQ2与滤波电容CQ4接地。
{Subject}: 1.一种基于智能电表的带光耦隔离的限流保护电路,其特征在于：包括集成电路UQ1,分压电阻RQ1、RQ2；在集成电路UQ1中,脚5接入输入电压VMAIN+；EN脚4通过分压电阻RQ1接入输入电压VMAIN+；脚2接地；脚3分两路,一路通过分压电阻RQ4接地,另一路通过串联分压电阻RQ5、RQ7接SPM+12V；脚1与脚6之间接自举电容CQ5；脚6通过电感LQ1后接SPM+12V,EN脚4通过并联的分压电阻RQ2与滤波电容CQ4接地。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体装置以及半导体封装
{Author}: 高敏峰;丁世汎;林政贤;杨敦年
{Author Address}: 中国台湾新竹科学工业园区新竹市力行六路八号(邮递区号30078)
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-25
{Notes}: CN222532096U
{Abstract}: 本实用新型提供一种半导体装置以及半导体封装,和用于形成半导体装置的方法。半导体装置的多层结构包括金属环结构和沿着金属环结构的内部侧壁的介电侧壁结构。互连线结构(例如,硅通孔互连线结构)沿着金属环结构的中心内轴。保护层位于互连线结构和介电侧壁结构之间。在用导电材料填充空腔以形成互连线结构的沉积操作期间,保护层可以保护介电侧壁结构免受损坏,以提高半导体装置的质量和/或可靠性。
{Subject}: 1.一种半导体装置,其特征在于,包括：多层结构,包括：金属环结构；以及沿着所述金属环结构的内表面的介电侧壁结构；沿着所述金属环结构的近似中心轴设置的互连线结构；以及保护层,位于所述互连线结构和所述介电侧壁结构之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体封装和集成电路器件
{Author}: 柳凤炜;金昌洙;田秉澈;许峻豪
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-02-21
{Notes}: CN119495668A
{Abstract}: 本公开提供了半导体封装和集成电路器件。半导体封装包括：封装基板；在封装基板上的第一半导体芯片；第二半导体芯片,在封装基板上且与第一半导体芯片间隔开；以及桥接管芯,在封装基板上且位于第一半导体芯片和第二半导体芯片下面,其中桥接管芯包括面对第一半导体芯片和第二半导体芯片的第一面、面对封装基板的第二面、位于第一面处并且电连接第一半导体芯片和第二半导体芯片的连接布线结构以及位于第二面处并向第一半导体芯片和第二半导体芯片提供电力的电源布线结构。
{Subject}: 1.一种半导体封装,包括：封装基板；第一半导体芯片,在所述封装基板上；第二半导体芯片,在所述封装基板上且与所述第一半导体芯片间隔开；以及桥接管芯,在所述封装基板上且位于所述第一半导体芯片和所述第二半导体芯片下面,其中所述桥接管芯包括：第一面,面对所述第一半导体芯片和所述第二半导体芯片,第二面,面对所述封装基板,连接布线结构,在所述第一面处,并且电连接所述第一半导体芯片和所述第二半导体芯片,以及电源布线结构,在所述第二面处,并且配置为向所述第一半导体芯片和所述第二半导体芯片提供电力。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于在堆叠电子集成电路的光子集成电路中屏蔽电磁干扰的方法及结构
{Author}: 文卡特什·西塔拉姆;迈克·约翰·布鲁斯南
{Author Address}: 新加坡新加坡市
{Subsidiary Author}: 安华高科技股份有限公司
{Date}: 2025-02-21
{Notes}: CN119495684A
{Abstract}: 本发明涉及用于屏蔽堆叠于电子集成电路EIC上的光子集成电路PIC中的电磁干扰的方法及结构。本发明通过采用穿过所述PIC的体硅衬底的通孔来解决电磁干扰问题。本发明还使用覆盖所述PIC体硅衬底的背侧的导电层,金属散热器可放置在所述背侧上。现在,所述通孔可制作从在所述PIC的一或多个金属层上为PIC的光发射组件形成的参考网到所述PIC的所述背侧上的所述导电层的电触点。此布置允许稳固的电连接且允许所述金属散热器充当稳固接地,因此终止电磁场。
{Subject}: 1.一种集成电路装置,其包括：印刷电路板PCB；第一电路,其在第一衬底上,所述第一衬底包括第一表面及第二表面,所述第一表面耦合到所述PCB,所述第二表面包括耦合到所述第一电路的第一多个触点；第二电路,其在第二衬底上,所述第二衬底包括第三表面及第四表面,所述第二电路安置于所述第一电路上,所述第二电路包括至少第一组件及第二组件,所述第三表面包括耦合到所述第一组件及所述第二组件的第二多个触点,所述第二多个触点耦合到所述第一多个触点；导电材料层,其安置于所述第四表面上；金属层,其安置于所述第一组件与所述第三表面之间的电介质中；第一多个通孔,其从所述第四表面延伸穿过所述第二衬底以至少部分包围所述第一组件,所述第一多个通孔耦合到所述导电材料层及所述金属层；及第二多个通孔,其从所述第四表面延伸穿过所述第二衬底以至少部分地包围所述第二组件,所述第二多个通孔耦合到所述导电材料层及所述金属层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 第一芯片、芯片组件及耗材盒
{Author}: 廖沐佳;陈毫
{Author Address}: 519060 广东省珠海市香洲区广湾街83号01栋1楼、2楼A区、6楼、7楼、8楼、9楼
{Subsidiary Author}: 极海微电子股份有限公司
{Date}: 2025-02-21
{Notes}: CN222512088U
{Abstract}: 本实用新型实施例提供一种第一芯片、芯片组件及耗材盒,涉及打印成像技术领域。第一芯片包括电路板、集成电路封装和触点；集成电路封装和触点设置在电路板上,集成电路封装可容纳于盒盖的一个镂空部中。在垂直于电路板的方向上,通过第一芯片的电路板的投影与第二芯片的旧集成电路封装的投影相错位,可以当第一芯片焊接到第二芯片上时,芯片组件的厚度小于第一芯片和第二芯片的厚度之和,从而当耗材盒安装到打印设备中时,第二芯片上的第一芯片不会受到打印机的触针部件挤压,进而第一芯片不容易损坏,保证打印机的正常使用。
{Subject}: 1.一种第一芯片,其特征在于,可焊接到第二芯片上构成芯片组件,所述芯片组件可安装到耗材盒的盒体上,所述耗材盒的盒盖具有多个镂空部；所述第一芯片包括电路板、集成电路封装和触点；所述集成电路封装和所述触点设置在所述电路板上,所述集成电路封装可容纳于所述盒盖的一个所述镂空部中,在垂直于所述电路板的方向上,所述电路板的投影与所述第二芯片的旧集成电路封装的投影相错位,所述芯片组件的厚度小于所述第一芯片和所述第二芯片的厚度之和。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于寄存器的接口信号控制方法及系统
{Author}: 仇露青
{Author Address}: 200080 上海市虹口区海宁路137号7层(集中登记地)
{Subsidiary Author}: 芯耀辉科技有限公司
{Date}: 2025-02-18
{Notes}: CN118504477B
{Abstract}: 本申请涉及计算机技术领域并提供一种基于寄存器的接口信号控制方法及系统。方法包括：确定至少一个模块在至少一个工作模式下的接口信号要求；基于所述接口信号要求,生成寄存器代码；基于所述接口信号要求,生成接口顶层代码；利用所述至少一个寄存器,按照所述接口逻辑模式控制所述至少一个接口信号。如此,提升自动化效率。
{Subject}: 1.一种基于寄存器的接口信号控制方法,其特征在于,所述接口信号控制方法包括：确定至少一个模块在至少一个工作模式下的接口信号要求,其中,所述接口信号要求包括至少一个接口信号和所述至少一个接口信号相关联的接口逻辑模式所包括的至少一种逻辑模式；基于所述接口信号要求,生成寄存器代码,其中,所述寄存器代码包括控制逻辑,所述控制逻辑是通过从所述接口信号要求中提取所述至少一种逻辑模式之后再利用控制逻辑模板生成,所述控制逻辑模板是基于多种逻辑模式预先设定,所述至少一种逻辑模式从所述多种逻辑模式中选择；基于所述接口信号要求,生成接口顶层代码,并且,生成所述至少一个接口信号与所述控制逻辑之间的第一连接关系以及至少一个寄存器与所述控制逻辑之间的第二连接关系,其中,所述至少一个寄存器是基于所述寄存器代码进行例化得到；利用所述至少一个寄存器,按照所述接口逻辑模式控制所述至少一个接口信号,所述控制逻辑不随所述至少一个工作模式的改变而改变,并且,所述控制逻辑是寄存器可读可控,所述至少一个工作模式的改变是通过改变所述至少一个寄存器的寄存器值进而改变所述至少一个接口信号的配置实现,所述接口顶层代码包括所述至少一个模块各自的寄存器连接属性、寄存器类型、寄存器名称和寄存器默认值,基于所述接口信号要求,生成所述接口顶层代码,包括：基于所述至少一个模块各自的寄存器连接属性、寄存器类型、寄存器名称和寄存器默认值,生成用于连接所述至少一个模块的寄存器输出信号,接口信号表格按照预设规范格式记录所述接口信号要求,通过解析所述接口信号表格从而确定所述接口信号要求,所述预设规范格式包括表格文件格式和表格表项定义,所述寄存器代码是通过解析寄存器表格生成,所述寄存器表格是利用自动化脚本转换所述接口信号表格得到。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 图像传感器、模数转换器及逐次逼近寄存器模数转换器
{Author}: 布莱恩·扬
{Author Address}: 美国亚利桑那州
{Subsidiary Author}: 半导体元件工业有限责任公司
{Date}: 2025-02-18
{Notes}: CN119485050A
{Abstract}: 本申请涉及图像传感器、模数转换器及逐次逼近寄存器模数转换器。一种系统,该系统可包括含有电容性数模转换器(CDAC)的模数转换器(ADC)。可使用多采样电路在不同时间对ADC的输入信号进行采样。多采样电路可包括采样电容器,该采样电容器形成CDAC的至少一部分。
{Subject}: 1.一种图像传感器,所述图像传感器包括：图像传感器像素阵列；和像素读出电路,所述像素读出电路耦接到所述图像传感器像素阵列,其中所述像素读出电路包括逐次逼近寄存器模数转换器,并且其中所述逐次逼近寄存器模数转换器包括相关多采样电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种陶瓷内绝缘封装工艺用切筋成型装置
{Author}: 陈绍勇;王志华;孙豹龙;李建发;张男
{Author Address}: 214000 江苏省无锡市新吴区锡泰路217号
{Subsidiary Author}: 无锡翔华科技有限公司
{Date}: 2025-02-18
{Notes}: CN222494890U
{Abstract}: 本实用新型公开了一种陶瓷内绝缘封装工艺用切筋成型装置,包括封装,包括底座；所述底座上连接有切筋机构和夹持机构；所述夹持机构下端连接有底板；所述底板下端连接有固定杆；所述固定杆外壁连接有齿条和相啮合的齿轮；所述底板通过齿轮转动带动上下移动。本实用新型通过夹持机构对封装竖向固定夹紧后,打开定位机构进行横向的激光定位瞄准,转动齿轮使底板上的夹紧机构与封装同时上下移动,直至需要切割的位置与激光定位线对齐后,即可启动气缸推动刀具进行切筋,使装置可适配于不同的切割高度,提高切筋的精度。
{Subject}: 1.一种陶瓷内绝缘封装工艺用切筋成型装置,包括封装(10),其特征在于,包括底座(11)；所述底座(11)上连接有切筋机构和夹持机构(30)；所述切筋机构包括刀具(20)和气缸(21)；所述气缸(21)的输出端连接有固定架(22)；所述固定架(22)上连接有刀座(23)；所述刀具(20)设置于刀座(23)上；所述夹持机构(30)包括两个夹板(31)；所述封装(10)通过两个夹板(31)竖向夹紧设置；所述夹持机构(30)下端连接有底板(32)；所述底板(32)下端连接有固定杆(40)；所述固定杆(40)外壁连接有齿条(41)和相啮合的齿轮(42)；所述底板(32)通过齿轮(42)转动带动上下移动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 家居控制主板
{Author}: 徐玲玉;吕一婷
{Author Address}: 314000 浙江省嘉兴市大德路999号
{Subsidiary Author}: 嘉兴南洋职业技术学院
{Date}: 2025-02-18
{Notes}: CN222506780U
{Abstract}: 本实用新型公开了一种家居控制主板,包括继电器模块、电能计量模块和主控模块,继电器模块包括接线端子U5、集成电路块U2和第一继电器K1至第六继电器K6,第一继电器K1至第六继电器K6分别外接于家居用电器,电能计量模块包括电能计量芯片U6,主控模块包括微控制器U1。本实用新型公开的家居控制主板,其有益效果在于,基于电能计量模块、主控模块等电路之间的电性连接组合,第一继电器K1至第六继电器K6分别外接于家居用电器,使得电能计量芯片U6的电能信号分别通过电能计量芯片U6的10号端和9号端向微控制器U1的28号端和27号端传输,以便微控制器U1获取来自电能计量芯片U6的电能信号。
{Subject}: 1.一种家居控制主板,其特征在于,包括继电器模块、电能计量模块和主控模块,继电器模块包括接线端子U5、集成电路块U2和第一继电器K1至第六继电器K6,第一继电器K1至第六继电器K6分别外接于家居用电器,电能计量模块包括电能计量芯片U6,主控模块包括微控制器U1,其中：接线端子U5的1号端接入电阻R13、电阻R8、电阻R101之间的共同端,电能计量芯片U6的2号端通过电阻R8接入接线端子U5的1号端；接线端子U5的2号端接入电阻R101、电阻R7之间的共同端,电能计量芯片U6的3号端电阻R7接入接线端子U5的2号端；接线端子U5的3号端与电能计量芯片U6的5号端电性连接；电能计量芯片U6的10号端与微控制器U1的27号端电性连接,电能计量芯片U6的9号端与微控制器U1的28号端电性连接；接线端子U5的9号端、8号端、7号端、6号端、5号端和4号端分别接入第一继电器K1至第六继电器K6的1号端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路制造用晶圆覆膜装置
{Author}: 刘武;刘文;刘培范
{Author Address}: 247099 安徽省池州市经济技术开发区电子信息产业园四期五号楼
{Subsidiary Author}: 安徽华迅科技有限公司
{Date}: 2025-02-18
{Notes}: CN222507557U
{Abstract}: 本实用新型涉及晶圆覆膜技术领域,具体为一种集成电路制造用晶圆覆膜装置,包括工作台,所述工作台的前表面设置有控制面板,所述工作台的顶面固定连接有第一侧板,所述第一侧板的背面设置有薄膜辊；第二侧板,所述第二侧板安装在工作台的顶面,所述第二侧板的前表面设置有稳定环,所述稳定环的前表面设置有转动轴,所述转动轴的外表面设置有贴合垫。本实用新型通过电动推杆带动连接环和环形刀片在切割槽的内部上升,从而环形刀片能够将放置筒外表面的薄膜整体进行切割,从而整体切割比较完整,操作效果较好,从而操作完成后,将晶圆取出,随后循环操作,然后废旧的播磨会缠绕在转动轴的外表面,便于对薄膜进行回收。
{Subject}: 1.一种集成电路制造用晶圆覆膜装置,包括工作台(1),所述工作台(1)的前表面设置有控制面板(2),所述工作台(1)的顶面固定连接有第一侧板(3),其特征在于：所述第一侧板(3)的背面设置有薄膜辊(4)；第二侧板(5),所述第二侧板(5)安装在工作台(1)的顶面,所述第二侧板(5)的前表面设置有稳定环(6),所述稳定环(6)的前表面设置有转动轴(7),所述转动轴(7)的外表面设置有贴合垫(8),所述工作台(1)的内部设置有放置筒(9),所述工作台(1)与放置筒(9)之间开设有切割槽(10)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成式动态无功补偿装置
{Author}: 张丹;张建林;高德利
{Author Address}: 226500 江苏省南通市如皋市如城街道光华村11组
{Subsidiary Author}: 江苏图腾电气科技有限公司
{Date}: 2025-02-18
{Notes}: CN222508542U
{Abstract}: 本实用新型涉及无功补偿装置技术领域,且公开了一种集成式动态无功补偿装置,该集成式动态无功补偿装置由侧板、把手、塑壳断路器、集成式控制部分与保护部分、低压串联电抗器与低压并联电容器组成；本实用新型所述的集成式动态无功补偿装置,结构简单,操作方便,以低压电力电容器、晶闸管动态切开关为主体,与对其进行控制,测量,信号,联机以及滤波等电气元器件组合在一起,形成一种组合电器,其性能优异,应用灵活,组成的动态无功补偿装置风道畅通、散热性能强。
{Subject}: 1.一种集成式动态无功补偿装置,其特征在于：该集成式动态无功补偿装置由侧板(1)、把手(2)、塑壳断路器(3)、集成式控制部分与保护部分(4)、低压串联电抗器(5)与低压并联电容器(6)组成；所述侧板(1)设置于该集成式动态无功补偿装置的正前端,所述把手(2)设置于该集成式动态无功补偿装置的上端中间位置,所述塑壳断路器(3)位于集成式动态无功补偿装置的顶端右侧。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种Ka频段变频集成电路
{Author}: 张均颜
{Author Address}: 518000 广东省深圳市龙华区民治街道上芬社区龙胜路与景龙建设路交汇处融创智汇大厦C座805
{Subsidiary Author}: 深圳市钧敏科技有限公司
{Date}: 2025-02-18
{Notes}: CN222509271U
{Abstract}: 本实用新型涉及集成电路技术领域,为了解决现有产品在对高频信号变频处理时的精准性和稳定性不足的技术问题,本实用新型公开了一种Ka频段变频集成电路,设置有晶体振荡基准电路,分别对集成电路内部输出预定频率的射频信号和预定频率的中频信号,设置有用于将基准频率合成预定频率射频信号的RF合成器、用于将基准频率合成预定频率中频信号的IF合成器,RF合成器与第一混频器连接,RF合成器与第二混频器连接；RF合成器包括第一放大器,第一放大器的后级连接预分频器,预分频器的后级连接有第一计数器和第二计数器,第一计数器的后级连接有第二放大器,第二放大器与第一混频器连接,提升了信号处理的性能和精度,简化系统外围设计。
{Subject}: 1.一种Ka频段变频集成电路,包括低噪声放大器,低噪声放大器的后级依次设置有第一混频器、通道滤波电路、第二混频器、中频滤波器,设置有用于产生基准频率的晶体振荡基准电路,晶体振荡基准电路分别对集成电路内部输出预定频率的射频信号和预定频率的中频信号,其特征在于,设置有用于将基准频率合成预定频率射频信号的RF合成器、用于将基准频率合成预定频率中频信号的IF合成器,RF合成器与第一混频器连接,RF合成器与第二混频器连接；所述RF合成器包括第一放大器,第一放大器的后级连接预分频器,预分频器的后级连接有第一计数器和第二计数器,第一计数器的后级连接有第二放大器,第二放大器与第一混频器连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 积木玩具(集成电路)
{Author}: 杜冰莹
{Author Address}: 515834 广东省汕头市澄海区莲下镇槐泽光昭西1巷7号
{Subsidiary Author}: 杜冰莹
{Date}: 2025-02-14
{Notes}: CN309115447S
{Abstract}: 1.本外观设计产品的名称：积木玩具(集成电路)。2.本外观设计产品的用途：本外观设计产品用于电子积木玩具,提供钮扣积木集成电路模块。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：立体图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有快速采样相位和频率采集的接收器和方法
{Author}: 廖宇;孙俊清
{Author Address}: 开曼群岛大开曼岛
{Subsidiary Author}: 默升科技集团有限公司
{Date}: 2025-02-14
{Notes}: CN119449544A
{Abstract}: 本公开涉及具有快速采样相位和频率采集的接收器和方法。快速采样相位和频率采集适合于并入各种高带宽接收器和接收方法。一种说明性集成电路接收器或“解串器”设计具有：时钟电路,该时钟电路提供采样时钟；模数转换器,该模数转换器根据采样时钟对接收信号进行采样以提供接收信号样本；以及时钟恢复电路。时钟恢复电路包括：相位和频率采集模块,用于确定和校正采样时钟的初始频率偏移和初始相位偏移；以及反馈电路,用于在初始频率偏移和初始相位偏移已被校正之后最小化采样时钟的定时误差。
{Subject}: 1.一种接收器,包括集成电路,所述集成电路具有：模数转换器,所述模数转换器根据采样时钟对接收信号进行采样以提供经采样的接收信号；以及时钟恢复电路,所述时钟恢复电路包括：相位和频率采集模块,用于确定和校正所述采样时钟的初始频率偏移和初始相位偏移；以及反馈回路,用于在所述初始频率偏移和所述初始相位偏移已被校正之后最小化所述采样时钟的定时误差。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 使用校准的模/数转换的系统及方法
{Author}: J·周;H·纪
{Author Address}: 新加坡新加坡市
{Subsidiary Author}: 安华高科技股份有限公司
{Date}: 2025-02-14
{Notes}: CN119449029A
{Abstract}: 本公开涉及使用校准的模/数转换的系统及方法。一种设备可包含模/数转换器,其包含环路电路及比较器电路。所述设备还可包含经配置以提供所述比较器电路的比较器偏移校准的第一电路及经配置以提供所述环路电路的环路校准的第二电路。
{Subject}: 1.一种设备,其包括：模/数转换器,其包括环路电路及比较器电路；第一电路,其经配置以提供所述比较器电路的比较器偏移校准；及第二电路,其经配置以提供所述环路电路的环路校准。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种导通时间产生电路、集成电路芯片及开关电路
{Author}: 徐峰
{Author Address}: 310030 浙江省杭州市西湖区三墩镇振华路298号西港发展中心西4幢9楼901-23室
{Subsidiary Author}: 杰华特微电子股份有限公司
{Date}: 2025-02-14
{Notes}: CN119448738A
{Abstract}: 本发明公开一种导通时间产生电路、集成电路芯片及开关电路,导通时间产生电路应用于开关电路,输出用于控制所述开关电路中的第一功率管关断的关断控制信号,以控制所述第一功率管的导通时间,所述第一功率管的第一端接收输入电压,第二端连接开关节点,所述导通时间产生电路连接所述开关节点,并根据开关节点电压产生在所述第一功率管导通期间斜率与所述开关节点电压成比例的斜坡信号,以及产生能够表征所述开关节点电压的平均值的第一参考信号,并根据对所述斜坡信号和所述第一参考信号的比较结果输出所述关断控制信号。相应的集成电路芯片无需设置接收开关电路的输入电压和输出电压的引脚,能够节约资源。
{Subject}: 1.一种导通时间产生电路,应用于开关电路,输出用于控制所述开关电路中的第一功率管关断的关断控制信号,以控制所述第一功率管的导通时间,所述第一功率管的第一端接收输入电压,第二端连接开关节点,其特征在于,所述导通时间产生电路连接所述开关节点以接收开关节点电压,并根据所述开关节点电压产生在所述第一功率管导通期间斜率与所述开关节点电压成比例的斜坡信号,以及产生能够表征所述开关节点电压的平均值的第一参考信号,并根据对所述斜坡信号和所述第一参考信号的比较结果输出所述关断控制信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路探针卡清洁装置
{Author}: 黄宏隆
{Author Address}: 215000 江苏省苏州市昆山市千灯镇黄浦江南路497号
{Subsidiary Author}: 日月新半导体(昆山)有限公司
{Date}: 2025-02-14
{Notes}: CN222469895U
{Abstract}: 本实用新型涉及集成电路探针卡清洁技术领域的集成电路探针卡清洁装置,包括装置本体,所述装置本体的一端固定连接有多个清洁毛刷,所述装置本体的中部设置有气体流量调节阀,所述装置本体远离清洁毛刷的一端固定连接有气管。本实用新型可以同时进行刷洗和吹扫操作,从而减少清洁探针卡所需的总时间,减少了清洁过程中所需的多个步骤,降低了人工操作的复杂性,提高了清洁工作的效率,可以更有效地清除探针尖端的微小颗粒,减少针尖表面颗粒残留情况,提高清洁质量,通过气体流量调节阀调节气体的流量,以达到最佳的清洁效果。使用改良的清洁装置,可以大幅度减少生产过程中每天需要下卡进行人工清洁针尖作业的时间,从而提高生产线的运行效率。
{Subject}: 1.集成电路探针卡清洁装置,包括装置本体(1),其特征在于：所述装置本体(1)的一端固定连接有多个清洁毛刷(2),所述装置本体(1)的中部设置有气体流量调节阀(3),所述装置本体(1)远离清洁毛刷(2)的一端固定连接有气管(4),所述装置本体(1)的一端固定安装有气体喷头(5),所述气体喷头(5)安装在清洁毛刷(2)内部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路电镀镍阳极表面活化装置
{Author}: 郭剑云
{Author Address}: 215000 江苏省苏州市昆山市千灯镇黄浦江南路497号
{Subsidiary Author}: 日月新半导体(昆山)有限公司
{Date}: 2025-02-14
{Notes}: CN222476799U
{Abstract}: 本实用新型涉及集成电路镍电极活化技术领域的集成电路电镀镍阳极表面活化装置,包括外槽体和内槽体,所述外槽体设于内槽体的一侧,所述外槽体和内槽体各自设有阳极和阴极,所述外槽体的阳极为外槽阳极钛蓝,所述外槽体的阴极为外槽阴极不锈钢网。本实用新型在现有外槽体基础上修改并架设一组独立电解槽,内外槽时时处于电解的状态,时时进行镀液中杂质的析出,同时阳极镍饼的表面时时处于解离状态,来消除阳极镍层钝化以及镀镍层质量下降带来的不利影响,还延长了药水的使用寿命,有助于降低生产成本；但通过这种方式可以有效避免镍镀层异常所带来的生产中断和品质问题,节省的循环时间和提升的产品良率,带来的正面效益远远超过了消耗的成本。
{Subject}: 1.集成电路电镀镍阳极表面活化装置,包括外槽体(1)和内槽体(2),其特征在于：所述外槽体(1)设于内槽体(2)的一侧,所述外槽体(1)和内槽体(2)各自设有阳极和阴极,所述外槽体(1)的阳极为外槽阳极钛蓝(3),所述外槽体(1)的阴极为外槽阴极不锈钢网(4),所述外槽阳极钛蓝(3)和外槽阴极不锈钢网(4)分别设于外槽体(1)的两侧,所述内槽体(2)的阳极为内槽阳极钛蓝(5),所述内槽体(2)的阴极为夹具(6),所述内槽阳极钛蓝(5)和夹具(6)分别设有内槽体(2)的两侧,所述夹具(6)内夹持有晶圆(7),所述外槽阳极钛蓝(3)和内槽阳极钛蓝(5)上附着有阳极镍饼(8),所述外槽体(1)和内槽体(2)通过循环泵(9)联通,所述内槽体(2)内设有镀液(10)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路挂具导液槽装置
{Author}: 薛根进
{Author Address}: 215000 江苏省苏州市昆山市千灯镇黄浦江南路497号
{Subsidiary Author}: 日月新半导体(昆山)有限公司
{Date}: 2025-02-14
{Notes}: CN222476811U
{Abstract}: 本实用新型涉及集成电路电镀挂具技术领域的集成电路挂具导液槽装置,包括挂具本体,所述挂具本体的中心处活动安装有挂具表面导液槽,所述挂具本体上刻有两条倾斜向下的挂具表面导液槽,所述挂具表面导液槽相互对称设置在挂具本体上,所述挂具表面导液槽的中部刻有倾斜向下的盖板中部导液槽。本实用新型中,通过在挂具本体和固定晶圆盖板上增添导液槽,实现了液体收集利用的最大化,减少了电镀液的浪费,导液槽的设计使得液体下降的轨迹固定,有效防止了药液滴落造成的机台污染,通过优化导液槽的设计,缩短了电镀药液的回收时间,提高了整体的生产效率,本实用新型适用于各式电镀晶圆工序的各种槽体式电镀设备,具有良好的通用性和适应性。
{Subject}: 1.集成电路挂具导液槽装置,包括挂具本体(1),其特征在于：所述挂具本体(1)的中心处活动安装有挂具表面导液槽(11),所述挂具本体(1)上刻有两条倾斜向下的挂具表面导液槽(11),所述挂具表面导液槽(11)相互对称设置在挂具本体(1)上,所述挂具表面导液槽(11)的中部刻有倾斜向下的盖板中部导液槽(21),所述挂具表面导液槽(11)上还刻有两条倾斜向下盖板左右导液槽(22),所述盖板左右导液槽(22)以盖板中部导液槽(21)轴对称设置在盖板中部导液槽(21)两侧。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种应用于集成电路领域的利用热回收原理的发电系统
{Author}: 王先红
{Author Address}: 215000 江苏省苏州市昆山市千灯镇黄浦江南路497号
{Subsidiary Author}: 日月新半导体(昆山)有限公司
{Date}: 2025-02-14
{Notes}: CN222478773U
{Abstract}: 本实用新型涉及集成电路热回收技术领域的一种应用于集成电路领域的利用热回收原理的发电系统,包括供酸装置,所述供酸装置通过管线连接有湿制程装置并对湿制程装置供酸,所述湿制程装置通过管线连接有热交换装置,所述热交换装置包括外槽和内槽,所述湿制程装置产生的废酸通过管线输送到外槽中,所述内槽设于外槽内部,所述内槽中通有余热源,所述内槽中的余热源与外槽中的废液进行热量交换。本实用新型在传统热交换器的基础上,借鉴了市场上现有的有机朗肯循环技术,创新性地开发了一种低温余热发电系统。该系统旨在有效解决工业生产过程中热能的浪费问题,并通过回收废热进行发电,实现能源的再利用和经济效益的提升；该系统具有广泛的适用性。
{Subject}: 1.一种应用于集成电路领域的利用热回收原理的发电系统,包括供酸装置(1),其特征在于：所述供酸装置(1)通过管线连接有湿制程装置(2)并对湿制程装置(2)供酸,所述湿制程装置(2)通过管线连接有热交换装置(3),所述热交换装置(3)包括外槽(31)和内槽(32),所述湿制程装置(2)产生的废酸通过管线输送到外槽(31)中,所述内槽(32)设于外槽(31)内部,所述内槽(32)中通有余热源,所述内槽(32)中的余热源与外槽(31)中的废液进行热量交换,所述外槽(31)的废酸在热交换后通过管道连接到废液回收桶(4)并在废液回收桶(4)中储存,所述内槽(32)连接有ORC系统(5),所述内槽(32)中的余热源的热量通过ORC系统(5)发电,所述ORC系统(5)包括蒸发器(51),所述蒸发器(51)与内槽(32)通过管线连接并进行热量交换,所述蒸发器(51)通过管线连接有膨胀机(52),所述膨胀机(52)过管线连接有冷凝器(53),所述冷凝器(53)过管线连接有工质泵(54),所述工质泵(54)与蒸发器(51)连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新型的DMX智能电箱控制电路
{Author}: 吴占宁
{Author Address}: 528000 广东省佛山市南海区狮山镇官窑群岗村思贤路24号首层
{Subsidiary Author}: 佛山市影烽电子有限公司
{Date}: 2025-02-14
{Notes}: CN222482612U
{Abstract}: 本实用新型公开了一种新型的DMX智能电箱控制电路,包括电箱本体,电箱本体正面的一端固定安装有主控开关,电箱本体内壁的另一侧固定安装有三相电源输入座,电箱本体内设有控制电路、OLED显示电路、DMX-IN电路、过零检测电路、可控硅控制电路、微控机单片集成电路和触摸屏电路,本实用新型一种新型的DMX智能电箱控制电路,该电箱本体带Artnet功能,能通过网线远程控制本电箱的调光和开关功能,使操作人员能在各种环境对本电箱进行有效操作。每相电路板独立,有效减少不同相线之间的干扰；该电箱保留传统硅箱的操作方式,增加了Artnet功能,能实现远距离对本电箱的控制,箱内每一相为单独电路板,有效防止不同相线之间的漏电问题。
{Subject}: 1.一种新型的DMX智能电箱控制电路,包括电箱本体(1),其特征在于：所述电箱本体(1)正面的一端固定安装有主控开关(6),所述电箱本体(1)正面的另一端固定安装有显示屏(8),所述电箱本体(1)上开设有若干个为显示屏(8)底端的接口(7),所述电箱本体(1)的内部固定安装有安装板(3),所述安装板(3)的顶端固定安装有若干个风机(4),所述电箱本体(1)与安装板(3)之间固定安装有若干个散热片(5),所述电箱本体(1)的两侧均开设有若干个散热孔(2),所述电箱本体(1)内壁的一侧固定安装有十二路电源输出座(9),所述电箱本体(1)内壁的另一侧固定安装有三相电源输入座(10),所述电箱本体(1)内设有控制电路、OLED显示电路、DMX-IN电路、过零检测电路、可控硅控制电路、微控机单片集成电路和触摸屏电路,所述OLED显示电路、DMX-IN电路、过零检测电路、可控硅控制电路、微控机单片集成电路和触摸屏电路均与控制电路电性连接,所述可控硅控制电路包括可控硅Q2、可控硅Q3、可控硅Q4、可控硅Q5、光耦U1、光耦U2、光耦U3、光耦U4、电阻R8、电阻R12、电阻R16、电阻R20、单片机输出控制信号PWM-A1、单片机输出控制信号PWM-A2、单片机输出控制信号PWM-A3、单片机输出控制信号PWM-A4、电阻R7、电阻R11、电阻R15、电阻R19、电阻R6、电阻R10、电阻R5、电阻R14、电阻R18、电阻R9、电阻R13、电阻R17、电容C3、电容C4、电容C5、电容C6、J3、J6、J9、J11、J4、J7、J10和J13,所述过零检测电路包括D1、D2、D3、D4、电阻R2、电阻R3、电阻R4、电容C1、电容C2、可控硅Q1、变压器T1、压敏电阻VR1、保险管F1、J1和J14。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路读码光源升降装置
{Author}: 沈信天
{Author Address}: 215024 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2025-02-14
{Notes}: CN222482742U
{Abstract}: 本实用新型涉及集成电路读码光源技术领域的集成电路读码光源升降装置,包括安装支架,所述安装支架下方安装有多个辅助相机,所述安装支架的底部安装有气缸,所述气缸的输出端安装有光源安装组件。本实用新型结构简单,通用性强,在不影响机台作业的情况下,对料盒拍摄时进行补光,可以根据不同的生产环境和需求调整光源的位置和亮度,增强了设备的适应性,光源的自动升降和控制可以与自动化生产线的流程同步,减少人工干预,提高作业效率,准确的条码读取减少了因读取错误导致的作业机台报警,从而降低了误报率,光源的升降控制可以避免对轨道上的感应器和拉料机械臂造成干扰,提高了整个生产系统的安全性,准确的条码读取使得产品追踪更加准确。
{Subject}: 1.集成电路读码光源升降装置,包括安装支架(1),其特征在于：所述安装支架(1)下方安装有多个辅助相机(2),所述安装支架(1)的底部安装有气缸(3),所述气缸(3)的输出端安装有光源安装组件(4),所述光源安装组件(4)的一端安装有光源(5)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的封装装置
{Author}: 陈立新;张鑫博
{Author Address}: 417600 湖南省娄底市新化县金凤乡岩山湾村小风冲组008号
{Subsidiary Author}: 陈立新
{Date}: 2025-02-14
{Notes}: CN222483307U
{Abstract}: 本实用新型涉及集成电路封装技术领域,且公开了一种集成电路的封装装置,包括封装装置本体,所述封装装置本体上设置有安装板,所述安装板的上板面设置有安装框,所述安装框的底部呈对称分布固定安装有四个T型块,本实用新型通过固定组件对集成电路进行限位固定,方便封装装置本体对其进行封装工作,同时,该固定组件还能够对不同规则的集成电路进行限位固定,适用范围更广,再通过设置两个安装框与两组固定组件,使得封装装置本体在对其中一个集成电路进行封装时,工作人员可提前将另一待封装的集成电路放置在另一安装框内,并利用固定组件对其夹持固定,有效的提高了上料速度,进一步提高了封装效率。
{Subject}: 1.一种集成电路的封装装置,包括封装装置本体(1),其特征在于：所述封装装置本体(1)上设置有安装板(2),所述安装板(2)的上板面设置有安装框(3),所述安装框(3)的底部呈对称分布固定安装有四个T型块(4),所述安装板(2)的上板面呈对称分布开设有两个T型槽(5),四个所述T型块(4)分别滑动安装在两个所述T型槽(5)内,所述安装框(3)内设置有固定组件(6),所述安装板(2)的上板面呈对称分布开设有两个限位槽(7),四个所述限位槽(7)内均设置有用于对所述安装框(3)限位固定的限位机构(8),所述封装装置本体(1)上设置有U型板(9),所述U型板(9)的顶部开设有通口(10),所述通口(10)内设置有吹干组件(11)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种筋膜枪内部集成电路支座
{Author}: 张杏涛;关剑辉
{Author Address}: 518000 广东省深圳市罗湖区桂园街道笋岗东路3019号百汇大厦北座1902、1903房
{Subsidiary Author}: 金涛微科电子(深圳)有限公司
{Date}: 2025-02-14
{Notes}: CN222485115U
{Abstract}: 本实用新型涉及支座技术领域,公开了一种筋膜枪内部集成电路支座,包括安装机构,所述安装机构下端固定设置有调节机构,所述安装机构包括固定板,所述固定板下端固定设置有固定盒,所述固定板中部固定设置有散热鳍板,所述固定盒内底面固定设置有散热扇,所述固定盒下端中部位置固定设置有调节杆,所述调节机构包括调节盒,所述调节盒中部滑动设置有滑动块。本实用新型中,本装置设置有安装机构与调节机构,安装机构与集成电路焊接安装,与调节机构焊接固定,安装机构有利于对集尘电路进行散热,还可以调节集尘电路前后位置,调节机构有利于调节集成电路的上下与左右位置,且与筋膜枪通过螺丝安装,便于位置的调节与安装拆卸,便于使用。
{Subject}: 1.一种筋膜枪内部集成电路支座,包括安装机构(1),其特征在于：所述安装机构(1)下端固定设置有调节机构(2),所述安装机构(1)包括固定板(101),所述固定板(101)下端固定设置有固定盒(105),所述固定板(101)中部固定设置有散热鳍板(102),所述固定盒(105)内底面固定设置有散热扇(107)；所述固定盒(105)下端中部位置固定设置有调节杆(106),所述调节机构(2)包括调节盒(201),所述调节盒(201)中部滑动设置有滑动块(204)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 飞机起落架测试机轮力传感器及信息采集系统与解耦方法
{Author}: 冯李航;袁鑫;徐菲璠;郭子旭;王东;史建涛
{Author Address}: 211816 江苏省南京市浦口区浦珠南路30号
{Subsidiary Author}: 南京工业大学
{Date}: 2025-02-11
{Notes}: CN118683748B
{Abstract}: 本发明公开了飞机起落架测试机轮力传感器及信息采集系统与解耦方法,本装置中机轮力传感器包括机轮轴,套设于机轮轴上的轴套,套设在所述轴套上的力传感器弹性体,对称设置在所述力传感器弹性体两侧、且与力传感器弹性体连接的左侧轮毂和右侧轮毂,以及用于将左侧轮毂和右侧轮毂固定的固定部；所述力传感器弹性体包括套设于所述轴套上的内环,均匀设于所述内环周向上的8根弹性应变梁,用于连接所述弹性应变梁的外环,以及粘贴在所述弹性体弹性梁上的应变片组桥模块；本装置将机轮传感器集成在机轮内部通过实时测量作用在轮胎上的力和力矩,提供了真实工作场景下飞机轮胎承受载荷和冲击的实时数据,为轮胎性能评测提供手段。
{Subject}: 1.飞机起落架测试机轮力传感器,其特征是,包括：所述机轮力传感器包括机轮轴,套设于所述机轮轴上的轴套,套设在所述轴套上的力传感器弹性体,对称设置在所述力传感器弹性体两侧、且与所述力传感器弹性体连接的左侧轮毂和右侧轮毂,以及用于将左侧轮毂和右侧轮毂固定的固定部；所述力传感器弹性体包括套设于所述轴套上的内环,均匀设于所述内环周向上的8根弹性应变梁,用于连接所述弹性应变梁的外环,以及粘贴在弹性体弹性梁上的应变片组桥模块,所述左侧轮毂和右侧轮毂结构相同均为分体式结构,包括一轴承座和一轮毂；所述轴承座一侧设有一外齿环,所述内环内壁设有一齿圈,所述轴承座通过外齿环与齿圈啮合实现轴承座与内环连接,所述外齿环内壁与轴套外壁抵接；所述外环轴向上设有至少三个螺栓孔,以及设于所述轮毂内壁的支撑座,通过使用螺栓穿过螺栓孔并与外环上的螺栓孔完成对轮毂的固定；所述固定部包括位于所述轴承座内、且套设在所述轴套上的轴承,与所述轴承抵接、的轴承垫片,与所述轴承垫片连接的轴承端盖,套设于所述机轮轴上的螺母垫片,以及用于将轴承端盖固定在机轮轴上的槽形螺母；工作时,轮毂通过螺栓连接将力传递给力传感器弹性体中的外环,外环通过应变梁将力传递到力传感器弹性体中的内环；在其传递过程中使力传感器弹性体形变,完成测量工作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种诱鱼器
{Author}: 陆健
{Author Address}: 516200 广东省惠州市大亚湾区中兴五路100号枫丹白露园
{Subsidiary Author}: 艾尼可(广东)科技有限公司
{Date}: 2025-02-11
{Notes}: CN222442822U
{Abstract}: 本实用新型公开了一种诱鱼器,涉及诱鱼器技术领域,其包括鱼本体,所述鱼本体的内部为空心,且所述鱼本体的正表面通过铰链活动设置有翻盖,所述翻盖的正表面固定设置有漏网,所述翻盖通过固定螺丝与鱼本体的外壁连接,所述鱼本体的背面固定设置有集成电路控制板,所述集成电路控制板的一侧固定设置有播放器,所述集成电路控制板的另一侧固定设置有超声波发生器。本实用新型通过设置集成电路控制板、播放器与超声波发生器,通过集成电路控制板录入种子或者果实落入水的声音以及鱼群吃食的声音,再通过集成电路控制板控制播放器播放,能够产生震荡波发出,从而达到诱鱼的效果。
{Subject}: 1.一种诱鱼器,包括鱼本体(1),其特征在于：所述鱼本体(1)的内部为空心,且所述鱼本体(1)的正表面通过铰链(401)活动设置有翻盖(4),所述翻盖(4)的正表面固定设置有漏网(402),所述翻盖(4)通过固定螺丝(403)与鱼本体(1)的外壁连接,所述鱼本体(1)的背面固定设置有集成电路控制板(7),所述集成电路控制板(7)的一侧固定设置有播放器(701),所述集成电路控制板(7)的另一侧固定设置有超声波发生器(702)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 散热器
{Author}: 王朝勇;许斌;胥波;邹贵川
{Author Address}: 402260 重庆市江津区德感街道长溪路9号附5号(2#厂房幢)
{Subsidiary Author}: 重庆晋川精密五金有限公司
{Date}: 2025-02-07
{Notes}: CN309100799S
{Abstract}: 1.本外观设计产品的名称：散热器。2.本外观设计产品的用途：用于集成电路散热。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：设计1立体图2。5.指定设计1为基本设计。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片包装用堆垛机
{Author}: 环翾;顾秋华
{Author Address}: 200120 上海市浦东新区中国(上海)自由贸易试验区金豫路818号
{Subsidiary Author}: 上海仪电智能电子有限公司
{Date}: 2025-02-07
{Notes}: CN222432676U
{Abstract}: 本实用新型公开了一种集成电路芯片包装用堆垛机,包括竖向皮带轮移动机构和纵向皮带轮移动机构,所述竖向皮带轮移动机构的输出端安装有纵向皮带轮移动机构,所述纵向皮带轮移动机构的输出端安装有横向皮带轮移动机构,所述横向皮带轮移动机构的输出端安装有移动块,所述移动块的底端安装有转动箱,所述转动箱的下方设置有连接臂,所述连接臂的两端皆安装有支撑臂,所述支撑臂的下方设置有支撑框架。本实用新型不仅实现了便捷的联动调整夹持堆垛圆形集成电路芯片和便捷的圆周转动调整夹持位置,方便了对芯片进行竖向夹持堆垛和从不同的位置对芯片进行夹持,而且提高了芯片堆垛的灵活性和灵活性。
{Subject}: 1.一种集成电路芯片包装用堆垛机,包括竖向皮带轮移动机构(1)和纵向皮带轮移动机构(2),其特征在于：所述竖向皮带轮移动机构(1)的输出端安装有纵向皮带轮移动机构(2),所述纵向皮带轮移动机构(2)的输出端安装有横向皮带轮移动机构(3),所述横向皮带轮移动机构(3)的输出端安装有移动块(4),所述移动块(4)的底端安装有转动箱(5),所述转动箱(5)的下方设置有连接臂(6),所述连接臂(6)的两端皆安装有支撑臂(11),所述支撑臂(11)的下方设置有支撑框架(15),所述支撑框架(15)的底端安装有两组固定夹爪(12),所述支撑框架(15)的侧壁上安装有夹持箱(16),所述夹持箱(16)的内壁上安装有步进电机(22),所述步进电机(22)的输出端安装有螺纹杆(21),所述螺纹杆(21)的表面套装有螺纹套(20),且螺纹套(20)与螺纹杆(21)螺纹连接,并且螺纹套(20)与夹持箱(16)滑动连接,所述螺纹套(20)的底端安装有滑动块(23),所述滑动块(23)的底端安装有移动夹爪(24)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 可扩缩开关电容器电压调节器
{Author}: A·阿里;J·R·丘奇;S·钱德拉塞卡兰
{Author Address}: 新加坡新加坡市
{Subsidiary Author}: 安华高科技股份有限公司
{Date}: 2025-01-28
{Notes}: CN119382501A
{Abstract}: 本公开涉及可扩缩开关电容器电压调节器。公开了一种用于使用多个开关电容器电压调节器电路来调节宽广范围的集成电路IC的电压的解决方案。一种系统可包含经配置以响应于电压输入而提供电压输出的多个电路。每一电路可包含多个开关及一或多个电容器且可与所述多个电路中的其它电路中的每一者并联耦合,使得每一电路的输入耦合到所述电压输入且每一电路的输出耦合到所述电压输出。每一电路的所述多个开关可经配置以在与所述多个电路中的另一电路的至少一个另外的多个开关的相位不同的相位处切换为接通及关断。
{Subject}: 1.一种系统,其包括：多个电路,其经配置以响应于电压输入而提供电压输出,所述多个电路中的每一电路包括多个开关及一或多个电容器；其中所述多个电路中的每一电路与所述多个电路中的其它电路中的每一者并联耦合,其中每一电路的输入耦合到所述电压输入且其中每一电路的输出耦合到所述电压输出；并且其中所述多个电路中的第一电路的所述多个开关经配置以在与所述多个电路中的第二电路的至少所述多个开关的相位不同的相位处被切换为接通及关断。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有输出AC耦合包络跟踪电源的放大器
{Author}: 苏峰;胡月;T·W·关;G·W·魏;F·林;I·梅尔
{Author Address}: 新加坡新加坡市
{Subsidiary Author}: 安华高科技股份有限公司
{Date}: 2025-01-28
{Notes}: CN119382630A
{Abstract}: 本公开涉及一种具有输出AC耦合包络跟踪电源的放大器。一种装置包含第一电路、第二电路及第三电路。所述第一电路接收第一信号及第二信号,且所述第一电路提供第三信号。所述第二电路接收第四信号及第五信号,且所述第二电路提供第六信号。所述第三电路接收所述第三信号及所述第六信号,且所述第三电路提供第七信号以指示是跟踪提供到驱动器的电压量与由所述驱动器提供的电压量之间的差还是跟踪由一源提供的电压量与提供到所述驱动器的所述电压量之间的差。
{Subject}: 1.一种系统,其包括：装置,其包含：第一电路,其经配置以：接收指示由第一源提供的第一电压量的第一信号；接收指示提供到驱动器的第二电压量的第二信号；及响应于所述第一信号的电平大于所述第二信号的电平而提供具有第一电平的第三信号且响应于所述第二信号的所述电平大于所述第一信号的所述电平而提供具有第二电平的所述第三信号；第二电路,其经配置以：接收指示由所述驱动器提供的第三电压量的第四信号；接收指示所述第二电压量的第五信号；及响应于所述第四信号的电平大于所述第五信号的电平而提供具有第一电平的第六信号且响应于所述第五信号的所述电平大于所述第四信号的所述电平而提供具有第二电平的所述第六信号；及第三电路,其经配置以：接收所述第三信号及所述第六信号；及提供第七信号以指示是否：跟踪所述第二电压量与所述第三电压量之间的差；或跟踪所述第一电压量与所述第二电压量之间的差。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 测试托盘系统及相关方法
{Author}: J·H·金
{Author Address}: 美国
{Subsidiary Author}: 格芯(美国)集成电路科技有限公司
{Date}: 2025-01-28
{Notes}: CN119382781A
{Abstract}: 公开了用于光子集成电路(PIC)结构之类的电子器件的测试托盘系统及相关方法。测试托盘系统包括至少一个测试托盘。每个测试托盘包括第一分部,其将第一电子组件暴露于高温；以及第二分部,其被热保护元件覆盖,热保护元件被配置为防止第二组件在第一电子组件暴露于高温的同时暴露于高温。测试托盘系统允许在高温(例如,125℃)下测试第一组件,同时保护第二组件免受高温影响。
{Subject}: 1.一种测试托盘系统,包括：至少一个测试托盘,其包括：第一分部,其被配置为将第一电子组件暴露于高温；以及第二分部,其被热保护元件覆盖,所述热保护元件被配置为防止第二组件在所述第一电子组件暴露于所述高温的同时暴露于所述高温。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示模组及终端设备
{Author}: 赵志陶
{Author Address}: 100085 北京市海淀区西二旗中路33号院6号楼8层018号
{Subsidiary Author}: 北京小米移动软件有限公司
{Date}: 2025-01-28
{Notes}: CN222420742U
{Abstract}: 本公开是关于一种显示模组及终端设备,其中,该显示模组包括：背光组件,背光组件用于提供光源；显示面板,显示面板设置于背光组件的出光侧；显示面板包括光学功能层,光学功能层与背光组件的出光侧相对设置,光学功能层包括显示区和搭接区,搭接区的一侧与出光侧连接；显示面板还包括集成电路区,在垂直于显示面板的延伸平面上的投影,搭接区位于集成电路区与显示区之间,搭接区具有与集成电路区相对的让位区以及与让位区相邻的延伸区,延伸区相较于让位区朝向远离显示区一侧探出。通过设置延伸部有效的提高了搭接区的面积,即提高了光学功能层与背光组件出光侧的接触面积,进而降低了显示面板与背光组件之间开胶剥离的风险。
{Subject}: 1.一种显示模组,其特征在于,包括：背光组件,所述背光组件用于提供光源；显示面板,所述显示面板设置于所述背光组件的出光侧；所述显示面板包括光学功能层,所述光学功能层与所述背光组件的所述出光侧相对设置,所述背光组件提供的光源经所述光学功能层入射至所述显示面板,所述光学功能层包括显示区和搭接区,所述搭接区的一侧与所述出光侧连接；所述显示面板还包括集成电路区,在垂直于所述显示面板的延伸平面上的投影,所述搭接区位于所述集成电路区与所述显示区之间,所述搭接区具有与所述集成电路区相对的让位区以及与所述让位区相邻的延伸区,所述延伸区相较于所述让位区朝向远离所述显示区一侧探出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 抑制频谱泄露的方法、电路、传感器、设备
{Author}: 王治飞;陈嘉澍
{Author Address}: 201210 上海市浦东新区中国(上海)自由贸易试验区盛夏路666号E栋901室
{Subsidiary Author}: 加特兰微电子科技(上海)有限公司
{Date}: 2025-01-24
{Notes}: CN119363150A
{Abstract}: 本申请实施例涉及数字信号处理技术领域,公开了一种抑制频谱泄露的方法、电路、传感器、设备。用于对长度为N-s的时域数据序列进行N点FFT处理,N-N-s≥2,方法包括：对时域数据序列前后各补至少[(N-N-s)/2]个零值,得到N点时域数据序列,其中,[]表示取整；对N点时域数据序列进行N点FFT处理,得到第一频谱；基于时域数据序列补的零值的个数,获取窗函数的滚降系数；基于窗函数的滚降系数,对第一频谱进行动态加窗,得到第二频谱；基于第二频谱,获取目标的距离、速度和/或角度。至少有利于改善补零FFT处理过程中频域动态加窗的方案频谱泄露问题。
{Subject}: 1.一种抑制FFT处理过程中频谱泄露的方法,其特征在于,用于对长度为N-s的时域数据序列进行N点FFT处理,其中,N、N-s均为正整数,且N-N-s≥2；所述方法包括：对所述时域数据序列前后各补至少[(N-N-s)/2]个零值,得到N点时域数据序列,其中,[]表示取整；对所述N点时域数据序列进行N点FFT处理,得到第一频谱；基于所述时域数据序列补的零值的个数,获取窗函数的滚降系数；基于所述窗函数的滚降系数,对所述第一频谱进行动态加窗,得到第二频谱；基于所述第二频谱,获取目标的距离、速度和/或角度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 驱鸟设备
{Author}: 王永刚;侯健;郭胜
{Author Address}: 030032 山西省太原市山西转型综合改革示范区科技创新城化章北街1号山西数据流量生态园4号楼4层4410-50
{Subsidiary Author}: 山西润世华新能源技术服务有限公司
{Date}: 2025-01-24
{Notes}: CN222382532U
{Abstract}: 本申请涉及一种驱鸟设备,包括底座、转动轴、驱赶部以及发声组件,转动轴与底座转动连接；驱赶部包括仿生躯体、仿生首部以及风杯,仿生躯体与转动轴连接,仿生首部与仿生躯体连接,风杯与仿生躯体连接；发声组件设置于底座,发声组件用于发出驱赶鸟类的声音。由于驱赶部类似于猛兽的形状,可对鸟类进行警示以及驱赶,当环境有风时,风杯受到部分风吹动的风力,从而带动驱赶部和转动轴进行转动,对鸟类进行驱赶。进一步的,发声组件发出声音对鸟类进行驱赶。相对于传统的扎稻草人,拉网之类,本申请的驱鸟效果更佳,且不会对鸟类造成伤害,也提高了工作人员的工作的便捷性。
{Subject}: 1.一种驱鸟设备,其特征在于,包括：底座；转动轴,与所述底座转动连接；驱赶部,包括仿生躯体、仿生首部以及风杯,所述仿生躯体与所述转动轴连接,所述仿生首部与所述仿生躯体连接,所述风杯与所述仿生躯体连接；以及发声组件,设置于所述底座,所述发声组件用于发出驱赶鸟类的声音。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件视觉检测装置
{Author}: 马磊;党鹏;杨光;彭小虎;王新刚;庞朋涛
{Author Address}: 710300 陕西省西安市鄠邑区吕公路东段西户科技企业孵化器C3号楼
{Subsidiary Author}: 西安航思半导体有限公司
{Date}: 2025-01-24
{Notes}: CN222385373U
{Abstract}: 本实用新型公开一种集成电路器件视觉检测装置,其位于此连接板的下方并沿圆周方向间隔设置有若干个检测探头；位于安装台的一侧设置有一间隔设置的第一传输带、第二传输带,且第一传输带、第二传输带的传输方向相反,在该第二传输带相背于安装台的一侧且以垂直于第二传输带的方式设置有一安装有滑块的滑轨,且在此滑轨靠近安装台的一侧固定安装有一限位座,在滑块与限位座之间滑动安装有一传动轴,且在滑块的顶部安装有一与传动轴一端固定连接的电机,且该传动轴的另一端能够贯穿限位座并固定连接有一放置芯片本体的探板。本实用新型可以实现对产品的分类传输,节约了产品在不同工序之间的转移时间,有利于提高整体的生产效率。
{Subject}: 1.一种集成电路器件视觉检测装置,包括：安装台(1),其特征在于：在所述安装台(1)的上方设置有一连接板(3),且位于此连接板(3)的下方并沿圆周方向间隔设置有若干个检测探头(5)；位于所述安装台(1)的一侧设置有一间隔设置的第一传输带(8)、第二传输带(9),且第一传输带(8)、第二传输带(9)的传输方向相反,在该第二传输带(9)相背于安装台(1)的一侧且以垂直于第二传输带(9)的方式设置有一安装有滑块(11)的滑轨(12),且在此滑轨(12)靠近安装台(1)的一侧固定安装有一限位座(71),在所述滑块(11)与限位座(71)之间滑动安装有一传动轴(74),且在所述滑块(11)的顶部安装有一与传动轴(74)一端固定连接的电机(72),且该传动轴(74)的另一端能够贯穿限位座(71)并固定连接有一放置芯片本体(10)的探板(75)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种防尘散热集成电路芯片
{Author}: 张向晨
{Author Address}: 243000 安徽省马鞍山市郑蒲港新区新陶路107号金蒲电子信息产业园12#厂房
{Subsidiary Author}: 安徽大鹏半导体有限公司
{Date}: 2025-01-24
{Notes}: CN222394801U
{Abstract}: 本实用新型涉及集成电路芯片技术领域,尤其为一种防尘散热集成电路芯片,包括芯片主体,所述芯片主体的外部套接有铝罩,所述铝罩顶部集成固定有散热腔,所述散热腔的底部四边均开设有进气口,所述散热腔的顶部中心开设有出气口,所述进气口和出气口的内部均填充固定有空气滤芯,所述出气口的内侧集成有连接管,所述安装架的中心固定连接有微型马达,所述微型马达的输出端固定连接有叶片。本实用新型的目的在于提供一种防尘散热集成电路芯片,以解决现有的集成电路芯片均为裸露安装,长期使用易导致灰尘堆积在其表面,影响其散热,会增加芯片热损耗,导致其使用寿命变短,严重的会直接损坏进而导致电路板报废的问题。
{Subject}: 1.一种防尘散热集成电路芯片,包括芯片主体(1),其特征在于：所述芯片主体(1)的外部套接有铝罩(2),所述铝罩(2)顶部集成固定有散热腔(3),所述散热腔(3)的底部四边均开设有进气口(4),所述散热腔(3)的顶部中心开设有出气口(5),所述进气口(4)和出气口(5)的内部均填充固定有空气滤芯(6),所述出气口(5)的内侧集成有连接管(7),所述连接管(7)的内部固定连接有安装架(8),所述安装架(8)的中心固定连接有微型马达(9),所述微型马达(9)的输出端固定连接有叶片(10)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种风扇控制信号切换电路
{Author}: 周加洋
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2025-01-24
{Notes}: CN222391597U
{Abstract}: 本实用新型涉及服务器技术领域,具体提供一种风扇控制信号切换电路,包括：通过使用分立元件,构建两路信号通路,在信号通路上设置场效应管开关和取反场效应管开关,同时设计控制电路对信号通路上的开关及取反场效应管开关的输出电位进行控制,从而实现风扇控制信号的切换。本实用新型采用分立电路实现风扇的控制信号切换,相比于使用逻辑芯片或数字芯片等集成电路,分立电路的价格较低,可以有效降低设备的制造成本。
{Subject}: 1.一种风扇控制信号切换电路,其特征在于,包括：第一信号输入端,所述第一信号输入端连接第一开关的栅极,所述第一开关的源极电连接第一上拉电源,所述第一开关的漏极接地；所述第一上拉电源电连接第一取反开关的栅极,第一取反开关的源极连接第二上拉电源,第一取反开关的漏极接地,第二上拉电源连接信号输出端；所述第一上拉电源连接第一控制开关的源极,所述第一控制开关的栅极分别连接第四上拉电源和控制信号输入端,所述第一控制开关的漏极接地；第二信号输入端,所述第二信号输入端连接第二开关的栅极,所述第二开关的源极电连接第三上拉电源,所述第二开关的漏极接地；所述第三上拉电源连接第二取反开关的栅极,所述第二取反开关的栅极连接输出线路,所述输出线路为第二上拉电源与信号输出端的连接线路；所述控制信号输入端连接第二控制开关的栅极,第二控制开关的源极连接第五上拉电源,所述第二控制开关的漏极接地；所述第五上拉电源还连接第三控制开关的栅极,所述第三控制开关的源极连接第三上拉电源,所述第三控制开关的漏极接地；第一开关、第一取反开关、第二开关、第二取反开关、第一控制开关、第二控制开关和第三控制开关均采用场效应管。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试分选机
{Author}: 朱远;郑刚;孙赫然
{Author Address}: 100001 北京市东城区和平里东街14号院2号楼222房间
{Subsidiary Author}: 北京旺达世嘉科技发展有限公司
{Date}: 2025-01-24
{Notes}: CN222394776U
{Abstract}: 本实用新型公开了一种集成电路测试分选机,其包括输送装置,所述输送装置的上表面设有吸尘装置、次品检测器、分选装置,所述吸尘装置、分选装置分别位于输送装置的上表面两侧,所述次品检测器位于吸尘装置、分选装置之间,所述吸尘装置包括导向杆、丝杆、滑块、第二安装板、第一电机、真空泵、灰尘收集箱、伸缩管、吸尘头,所述导向杆对称分布在输送装置的上表面,所述第二安装板的底端固定连接在导向杆的上表面,所述第一电机、真空泵、灰尘收集箱固定安装在第二安装板的上表面,所述丝杆的一端固定安装在第一电机的输出端。通过上述结构,可以快速、高效地吸收和收集各种尺寸的灰尘颗粒,防止灰尘对集成电路测试产生的负面影响。
{Subject}: 1.一种集成电路测试分选机,包括输送装置(1),其特征在于：所述输送装置(1)的上表面设有吸尘装置(2)、次品检测器(3)、分选装置(4),所述吸尘装置(2)、分选装置(4)分别位于输送装置(1)的上表面两侧,所述次品检测器(3)位于吸尘装置(2)、分选装置(4)之间,所述吸尘装置(2)包括导向杆(10)、丝杆(11)、滑块(12)、第二安装板(13)、第一电机(14)、真空泵(15)、灰尘收集箱(16)、伸缩管(17)、吸尘头(18),所述导向杆(10)对称分布在输送装置(1)的上表面,所述第二安装板(13)的底端固定连接在导向杆(10)的上表面,所述第一电机(14)、真空泵(15)、灰尘收集箱(16)固定安装在第二安装板(13)的上表面,所述丝杆(11)的一端固定安装在第一电机(14)的输出端,所述滑块(12)活动连接在导向杆(10)、丝杆(11)的外表面,所述真空泵(15)和灰尘收集箱(16)之间通过真空管道连接,所述伸缩管(17)的一端固定安装在真空泵(15)的底端,所述吸尘头(18)的上表面固定安装在伸缩管(17)远离真空泵(15)的一端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于三维集成电路(3DIC)的时钟校准调整的系统及方法
{Author}: 陈清发;林宜昌;A·I·库兰代萨米;M·考尔;S·A·塞尔瓦拉杰;郑家骏
{Author Address}: 新加坡新加坡市
{Subsidiary Author}: 安华高科技股份有限公司
{Date}: 2025-01-21
{Notes}: CN119337785A
{Abstract}: 本公开涉及用于三维集成电路3DIC的时钟校准调整的系统及方法。本文中公开的一些实施例涉及一种装置。一种装置可包含第一导电元件,其经配置以在第一功能块处接收第一信号。所述装置可包含第二导电元件,其经配置以将所述第一信号传送到所述装置的第二功能块。所述装置可包含第三导电元件,其用于从所述第二功能块接收第二信号,所述第二信号根据相移从所述第一信号变化。所述装置可包含第一电路,其经配置以确定所述第一信号与所述第二信号之间的所述相移。所述装置可包含第二电路,其经配置以基于所述相移、所述第一信号、所述第二信号产生第三信号。
{Subject}: 1.一种装置,其包括：第一导电元件,其经配置以在所述装置的第一功能块处接收第一信号；第二导电元件,其经配置以将所述第一信号传送到所述装置的第二功能块；第三导电元件,其经配置以从所述装置的所述第二功能块接收第二信号,所述第二信号根据相移从所述第一信号变化；第一电路,其经配置以确定所述第一信号与所述第二信号之间的所述相移；及第二电路,其经配置以基于所述相移、所述第一信号、所述第二信号产生第三信号,且所述第三信号具有相同频率。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于RFID和毫米波扫描的对象定位和跟踪
{Author}: P·K·潘迪;G·L·比斯瓦斯;沙什达尔·拉马穆尔蒂;K·K·戈达沃西
{Author Address}: 美国北卡罗来纳州
{Subsidiary Author}: 手持产品公司
{Date}: 2025-01-21
{Notes}: CN119337896A
{Abstract}: 一种方法和系统涉及识别、定位和跟踪本地环境内的资产和行动者的位置。该系统包括与波束控制天线(BSA)耦合的毫米波(mmWave)天线电路。毫米波天线电路包括与RFID集成电路耦合的毫米波处理单元(MPU)。RFID读取器可以被配置为通过与RFID集成电路通信来扫描和定位附着到本地环境的特定区域/波束内的资产的RFID标签。MPU被配置为扫描特定区域/波束中的行动者,生成点云以确定点云内的行动者位置,并且将点云位置数据传送到RFID集成电路。
{Subject}: 1.一种天线单元,所述天线单元包括：耦合器,在所述耦合器的输入端口处与读取器计算实体耦合；射频(RF)开关,与所述耦合器的第一输出端口耦合；射频识别(RFID)集成电路(IC),与所述耦合器的第二输出端口耦合,所述RFIDIC被配置为通过基于来自所述读取器计算实体的读取指令信号切换所述RF开关来在本地波束控制天线和用于RFID扫描的开关天线之间进行选择；毫米波处理单元(MPU),与所述RFID IC耦合,所述MPU被配置为：(i)生成点云位置数据,并且(ii)向所述RFID IC发送所述点云位置数据；以及与所述MPU耦合的毫米波天线元件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于连接集成电路的系统及方法
{Author}: T·周;J·帕林提
{Author Address}: 新加坡新加坡市
{Subsidiary Author}: 安华高科技股份有限公司
{Date}: 2025-01-21
{Notes}: CN119339758A
{Abstract}: 本技术涉及用于连接集成电路的系统及方法。在实施例中,本技术提供一种包括第一电路及第二电路及第三电路的装置。所述第一电路通过第一互连件耦合到所述第二电路及所述第三电路。所述第三电路通过第二互连件耦合到第四电路。所述第四电路包含处理器电路。所述第三电路可支持以比所述第二电路可处置的速度更快的速度进行数据传送,从而促进所述第一电路与所述第四电路之间的数据传输。还存在其它实施例。
{Subject}: 1.一种装置,其包括：第一电路,其包括第一侧,所述第一侧包括第一区域及第二区域,所述第一电路包括第一互连件；第二电路,其耦合到所述第一区域,所述第二电路通过所述第一互连件耦合到所述第一电路；第三电路,其耦合到所述第二区域,所述第三电路通过所述第一互连件耦合到所述第一电路；第二互连件,其耦合到所述第三电路；及第四电路,其通过所述第二互连件耦合到所述第三电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片封装
{Author}: 孟怀宇;沈亦晨;陈俊杰;徐燕青
{Author Address}: 201203 上海市浦东新区中国(上海)自由贸易试验区松涛路696号3幢
{Subsidiary Author}: 上海曦智科技有限公司
{Date}: 2025-01-21
{Notes}: CN222379919U
{Abstract}: 本实用新型提供了一种芯片封装,其中,芯片封装包括基板；光子集成电路芯片,具有第一表面以及与第一表面相对的第二表面,第二表面用于与基板固定连接；光纤组件,包括光纤承载板和盖板,以及位于所述光纤承载板和所述盖板之间的光纤；所述光纤组件中的光纤耦合至所述光子集成电路芯片；所述基板的端面朝向所述光纤组件的光纤承载板的端面。
{Subject}: 1.一种芯片封装,其特征在于,包括：基板；光子集成电路芯片,具有第一表面以及与所述第一表面相对的第二表面,所述第二表面用于与所述基板固定连接；光纤组件,所述光纤组件包括光纤承载板和盖板,以及位于所述光纤承载板和所述盖板之间的光纤；所述光纤组件中的光纤耦合至所述光子集成电路芯片；所述基板的端面朝向所述光纤组件的光纤承载板的端面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种汽车集成电路芯片点胶封装装置
{Author}: 郑石磊;郑振军
{Author Address}: 221212 江苏省徐州市睢宁县双沟镇苏杭路与观音大道交叉口
{Subsidiary Author}: 江苏丰源车规半导体有限公司
{Date}: 2025-01-21
{Notes}: CN222380554U
{Abstract}: 一种汽车集成电路芯片点胶封装装置,包括箱体,箱体的上侧外壁上固定连接有净化箱和风机,净化箱和风机的进风端之间通过设有连通管相连通,箱体的上侧内壁上安装有进气罩,进气罩与净化箱相连通。本实用新型与现有技术相比优点在于：点胶时,箱体内的空气在风机的作用下,通过进气罩进入净化箱内,净化箱内的活性炭滤板对空气中的有害物质进行吸附并去除异味,得到净化的空气通过风机排至外界,避免污染工作环境,保障工人的身体健康,且通过设置的安装组件,使得活性炭滤板的更换方便快捷,更加实用,定位组件的设置,可以对车载电路板进行定位,避免点胶时发生偏移,且适用于多种尺寸的电路板,适用性高。
{Subject}: 1.一种汽车集成电路芯片点胶封装装置,包括箱体(1),其特征在于：所述箱体(1)的上侧外壁上固定连接有净化箱(1.1)和风机(1.2),所述净化箱(1.1)和风机(1.2)的进风端之间通过设有连通管(1.3)相连通,所述箱体(1)的上侧内壁上安装有进气罩(1.4),所述进气罩(1.4)与净化箱(1.1)相连通,所述净化箱(1.1)内通过设有安装组件(3)可拆卸连接有活性炭滤板(1.5),所述箱体(1)的下侧内壁上固定连接有底座(1.6),所述底座(1.6)上设有定位组件(2)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种IC芯片、集成电路模块及红外测距传感器
{Author}: 田明珠;车咏三
{Author Address}: 518000 广东省深圳市宝安区西乡街道劳动社区兴业路3012号蘅芳老兵大厦西座厂房2区105
{Subsidiary Author}: 深圳市盛伊科技有限公司
{Date}: 2025-01-17
{Notes}: CN222365600U
{Abstract}: 一种IC芯片、集成电路模块及红外测距传感器,IC芯片的电路系统包括光信号输出、输入处理支路,光信号输出处理支路包括依次连接的内部偏置电路、振荡电路和LED驱动电路；内部偏置电路由恒流源、恒压源的电路构成,内部偏置电路与IC芯片的电源引脚连接,电源引脚外接供电电压VCC；LED驱动电路与IC芯片的LED驱动信号输出引脚连接,LED驱动信号输出引脚输出控制IC芯片外部的红外发射管工作的LED驱动信号；光信号输入处理支路包括依次连接的前置放大器电路、自动增益控制放大电路、带通滤波电路和峰值检测电路；光电流输入端口输入由IC芯片外部的光电二极管产生的光电流。本实用新型将光信号输出、输入处理支路集成,实现结构小型化设计,降低使用成本。
{Subject}: 1.一种用于红外测距传感器的IC芯片,其特征在于,所述IC芯片的电路系统包括光信号输出处理支路和光信号输入处理支路,其中：所述光信号输出处理支路包括依次连接的内部偏置电路、振荡电路和LED驱动电路；所述内部偏置电路由恒流源、恒压源的电路构成,所述内部偏置电路与所述IC芯片的电源引脚连接,所述电源引脚用于外接供电电压VCC；所述LED驱动电路与所述IC芯片的LED驱动信号输出引脚连接,所述LED驱动信号输出引脚用于输出控制IC芯片外部的红外发射管工作的LED驱动信号；所述光信号输入处理支路包括依次连接的前置放大器电路、自动增益控制放大电路、带通滤波电路和峰值检测电路；所述前置放大器电路与所述IC芯片上的光电流输入端口连接,所述光电流输入端口用于输入由IC芯片外部的光电二极管产生的光电流；所述自动增益控制放大电路与所述IC芯片的自动增益控制电压引脚连接；所述峰值检测电路的输出端设有两路,其中一路通过输出电平转换电路与所述IC芯片的模拟电平输出引脚连接,另一路依次通过比较器电路、施密特输出电路与所述IC芯片的数字电平输出引脚连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路组件
{Author}: 汤海滨;汤和平;汤丽婉;汤丽勤;汤远照;张水基;汤进生;汤炀
{Author Address}: 361000 福建省厦门市翔安区鸿翔西路1888号2#大楼二层B47室
{Subsidiary Author}: 厦门科一半导体科技有限公司
{Date}: 2025-01-17
{Notes}: CN222365591U
{Abstract}: 本实用新型公开一种集成电路组件,其包括表面设有衬底焊盘的第一衬底、设于第一衬底之上的半导体衬底、连接第一衬底的衬底焊盘和半导体衬底的底面的连接件、以及设于半导体衬底上的芯片,所述半导体衬底包括设于芯片下部的绝缘层以及位于绝缘层下部的支撑衬底；所述支撑衬底包括若干个蜂巢结构,相邻的蜂巢结构之间具有锥形间隙,以形成锥形穿孔。通过上述方案,使支撑衬底包括若干个蜂巢结构,且在相邻两个蜂巢结构之间设置锥形间隙,并且锥形间隙内填充有散热材料,同时限定了锥形间隙的孔径,一方面不仅保证了原有的超薄工艺,而且还因锥形间隙的设置大大增加了支撑衬底的韧性和牢固性,进一步提高了生产率。
{Subject}: 1.一种集成电路组件,包括表面设有衬底焊盘的第一衬底、设于第一衬底之上的半导体衬底、连接第一衬底的衬底焊盘和半导体衬底的底面的连接件、以及设于半导体衬底上的芯片,所述半导体衬底包括设于芯片下部的绝缘层以及位于绝缘层下部的支撑衬底；其特征在于：所述支撑衬底包括若干个蜂巢结构,相邻的蜂巢结构之间具有锥形间隙,以形成锥形穿孔；所述蜂巢结构具体是由支撑衬底上设置若干个阵列排列的贯穿通孔,各贯穿通孔交错分布且相互贯通而形成；所述支撑衬底由贯穿通孔分割为多个十二面体结构,半导体衬底的横截面由多个阵列排列的五边形构成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电池管理单元
{Author}: 菲利普·让-皮埃尔·佩鲁乔德;菲利普·鲁塞尔;盖里克·帕尼斯;亚力克西斯·纳塔内尔·于奥-马尔尚
{Author Address}: 美国
{Subsidiary Author}: 恩智浦美国有限公司
{Date}: 2025-01-14
{Notes}: CN119315130A
{Abstract}: 本发明涉及一种电池管理单元BMU,其被配置成与多个电池单元监测电路CMC并行地通信,所述多个CMC被配置成提供对电池单元的监测且存储最初包括预定默认值的链标识符参数,其中所述BMU被配置成执行链标识符参数分配过程,所述链标识符参数分配过程包括将不同链标识符参数分配到所述多个CMC中的每一个,其中所述分配包括使用每一CMC的唯一ID以在分配相应的不同链标识符参数时个别地选择所述多个CMC中的每一个,其中每一CMC的所述唯一ID是由所述BMU响应于所述BMU被配置成使用所述预定默认值并行地向所述CMC发送一个或多个请求消息而接收,所述一个或多个请求消息请求所述CMC将其唯一ID报告给所述BMU。
{Subject}: 1.一种电池管理单元BMU,其特征在于,所述BMU被配置成与多个电池单元监测电路通信,每一电池单元监测电路CMC被配置成提供对一个或多个电池单元的监测且存储最初包括预定默认值的链标识符参数,且其中所述电池管理单元被配置成与所述多个电池单元监测电路并行地通信,其中所述电池管理单元被配置成执行链标识符参数分配过程,所述链标识符参数分配过程包括将不同链标识符参数分配到所述多个CMC中的每一个,其中所述分配包括使用每一CMC的唯一ID以在分配相应的不同链标识符参数时个别地选择所述多个CMC中的每一个,其中每一CMC的所述唯一ID是由所述BMU响应于所述BMU被配置成使用所述预定默认值并行地向所述CMC发送一个或多个请求消息而接收,所述一个或多个请求消息请求所述CMC将其唯一ID报告给所述BMU。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 带有大容量电池的石英表机芯、石英表表头及石英表
{Author}: 陈平
{Author Address}: 518000 广东省深圳市宝安区沙井街道和一社区沙井万丰华丰创业园厂房1栋111
{Subsidiary Author}: 深圳市朗格鑫科技股份有限公司
{Date}: 2025-01-14
{Notes}: CN222354286U
{Abstract}: 本实用新型涉及石英表技术领域,提出了一种带有大容量电池的石英表机芯、石英表表头及石英表,包括主夹板；传动轮系、机电换能器、石英振荡器和电路组件均设置在主夹板的第一侧面上；机电换能器具有输入端和输出端,输出端连接传动轮系；电路组件连接石英振荡器；表针组件设置在主夹板的第二侧面上且连接传动轮系；动力组件,包括负极极片、正极极片和电池,负极极片设置在主夹板的第一侧面上,正极极片设置在主夹板的第一侧面上且覆盖住传动轮系、机电换能器、石英振荡器、电路组件和表针组件。通过上述技术方案,解决了现有的石英表由于电池容量小导致电池更换周期短的问题。
{Subject}: 1.一种带有大容量电池的石英表机芯,其特征在于,包括：主夹板(1)；传动轮系,设置在所述主夹板(1)的第一侧面上；机电换能器(5),设置在所述主夹板的第一侧面,所述机电换能器(5)具有输入端和输出端,所述输出端连接所述传动轮系；石英振荡器,设置在所述主夹板(1)的第一侧面上；电路组件,设置在所述主夹板(1)的第一侧面上,所述电路组件连接所述石英振荡器；表针组件,设置在所述主夹板(1)的第二侧面上且连接所述传动轮系；动力组件,包括负极极片(2)、正极极片(3)和电池(4),所述负极极片(2)设置在所述主夹板(1)的第一侧面上,所述正极极片(3)设置在所述主夹板(1)的第一侧面上且覆盖住所述传动轮系、所述机电换能器(5)、所述石英振荡器、所述电路组件和所述表针组件；所述电池(4)一侧接触所述负极极片(2),另一侧接触所述正极极片(3),所述正极极片(3)将所述电池(4)压在所述负极极片(2)上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路编带机的传送设备
{Author}: 朱锦锋
{Author Address}: 430073 湖北省武汉市东湖新技术开发区高新二路北辰光谷里二期5B号楼4-23层1111(自贸区武汉片区)
{Subsidiary Author}: 武汉鲧禹智能科技有限公司
{Date}: 2025-01-10
{Notes}: CN222330129U
{Abstract}: 本实用新型涉及一种集成电路编带机的传送设备,属于编带机技术领域,包括输送台,所述输送台上设置有调节限位机构,所述输送台上设置有辅助收集组件,所述调节限位机构包括设置于输送台顶部的传输带,所述输送台的内部固定安装有限位杆。该集成电路编带机的传送设备,通过设置的调节限位机构,在输送台上各结构之间的相互配合下,对编带在传输带上传送时,通过双向丝杆对导向转轮的位置进行相应调整,使编带在传输过程中始终保持在居中位置,并且在传送时,利用抽气泵对编带上的灰尘进行吸附,从而减少后续使用因灰尘导致的干扰,并在辅助组件的配合下,将经过处理的编带进行集中堆叠,从而便于后续存放与后续使用。
{Subject}: 1.一种集成电路编带机的传送设备,包括输送台(1),其特征在于：所述输送台(1)上设置有调节限位机构,所述输送台(1)上设置有辅助收集组件；所述调节限位机构包括设置于输送台(1)顶部的传输带(2),所述输送台(1)的内部固定安装有限位杆(3),所述输送台(1)的内部转动连接有双向丝杆(4),所述双向丝杆(4)的外侧固定安装有锥形齿轮(5),所述输送台(1)的底部固定安装有驱动电机(6),所述驱动电机(6)的输出轴固定安装有与锥形齿轮(5)相啮合的锥齿转杆(7)；所述双向丝杆(4)的外侧螺纹连接有延伸至输送台(1)顶部且数量为两个的活动架(8),所述活动架(8)的顶部固定安装有限位座(9),所述限位座(9)的内部转动连接有导向转轮(10),所述输送台(1)的顶部固定安装有防护罩(11),所述防护罩(11)的顶部设置有抽气泵(12),所述抽气泵(12)的底部固定安装有位于防护罩(11)内部的吸尘罩(13),所述抽气泵(12)的背面固定安装有排气管(14)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种可编程逻辑控制器扩展模块的测试装置及系统
{Author}: 左超;陈欢;徐毓军
{Author Address}: 100096 北京市海淀区西三旗东(北京行星减速机厂院内)9幢1层105房间
{Subsidiary Author}: 北京蓝普锋科技有限公司
{Date}: 2025-01-10
{Notes}: CN222337501U
{Abstract}: 本实用新型公开了一种可编程逻辑控制器扩展模块的测试装置及系统,其中装置包括测试执行单元、可编程逻辑控制器模拟板与灯光检测单元；测试执行单元能接收可编程逻辑控制器扩展模块的输入输出信号与运行电压信号；可编程逻辑控制器模拟板从测试执行单元接收测试执行信号,并控制可编程逻辑控制器扩展模块运行,以接收其运行数据,并将运行数据发送到测试执行单元；灯光检测单元用于采集可编程逻辑控制器扩展模块的灯光信息并将灯光信息发送到测试执行单元；测试执行单元用于对灯光信息、运行电压信号、运行数据以及输入输出信号进行采集与存储。本实用新型公开的技术方案能提高对可编程逻辑控制器扩展模块的测试效率。
{Subject}: 1.一种可编程逻辑控制器扩展模块的测试装置,用于对可编程逻辑控制器扩展模块进行测试,其特征在于,所述装置包括测试执行单元、可编程逻辑控制器模拟板以及灯光检测单元；所述可编程逻辑控制器模拟板与所述测试执行单元连接,以从所述测试执行单元接收测试执行信号,所述可编程逻辑控制器模拟板还用于与所述可编程逻辑控制器扩展模块连接,以在接收到所述测试执行信号时,控制所述可编程逻辑控制器扩展模块处于运行状态,并接收所述可编程逻辑控制器扩展模块在运行状态下的运行数据,并将所述运行数据发送到所述测试执行单元；所述测试执行单元还与所述可编程逻辑控制器扩展模块连接,用于接收所述可编程逻辑控制器扩展模块在运行状态下的输入输出信号以及运行电压信号；所述灯光检测单元用于采集所述可编程逻辑控制器扩展模块的灯光信息,并将所述灯光信息发送到所述测试执行单元；所述测试执行单元还用于对所述灯光信息、所述运行电压信号、所述运行数据以及所述输入输出信号进行采集与存储。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片烧录定位装置
{Author}: 张昊;李亮
{Author Address}: 518100 广东省深圳市宝安区西乡街道共乐社区银田工业区西发小区C区11栋厂房2层
{Subsidiary Author}: 深圳市兴光电子有限公司
{Date}: 2025-01-10
{Notes}: CN222337615U
{Abstract}: 本实用新型公开了一种集成电路芯片烧录定位装置,包括：工作台,所述工作台上连接有防护框；定位板,所述定位板设置在所述防护框内部,所述定位板通过抽气管与真空负压泵连接；负压腔,所述负压腔开设在所述定位板内部,所述负压腔与抽气管连接。该集成电路芯片烧录定位装置控制真空负压泵工作,可通过抽气管对定位板内部的负压腔进行抽气,使得通过定位凸板上开设有负压孔可对上方的芯片进行负压吸附固定,无需定位板夹持固定,避免夹持力度过大造成芯片受损和夹持力度过小出现夹持不稳定的现象,加工完成后,真空负压泵停止工作,控制电动伸缩杆工作,可带动顶升板上升,对其上方芯片进行顶升,将芯片顶升出防护框,方便将芯片取出。
{Subject}: 1.一种集成电路芯片烧录定位装置,其特征在于,包括：工作台(1),所述工作台(1)上连接有防护框(2)；定位板(3),所述定位板(3)设置在所述防护框(2)内部,所述定位板(3)通过抽气管(4)与真空负压泵(5)连接；负压腔(6),所述负压腔(6)开设在所述定位板(3)内部,所述负压腔(6)与抽气管(4)连接；定位凸板(7),多个所述定位凸板(7)设置在所述定位板(3)上,所述定位凸板(7)上开设有负压孔(8)；顶升组件(9),所述顶升组件(9)连接在所述工作台(1)上；相邻所述定位凸板(7)之间形成有泄压槽(10),所述定位板(3)中部开设有通孔(11)；所述顶升组件(9)包括安装框(91),所述安装框(91)与所述工作台(1)下方连接,所述安装框(91)内部设置有电动伸缩杆(92),所述电动伸缩杆(92)上方连接有顶升板(93),所述电动伸缩杆(92)位于通孔(11)内。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于电声换能器的方法和系统
{Author}: J-L·迪奥特;O·法哈尼耶;爱德华·达克鲁兹
{Author Address}: 美国威斯康星州
{Subsidiary Author}: 通用电气精准医疗有限责任公司
{Date}: 2025-01-07
{Notes}: CN119257632A
{Abstract}: 提供了用于探头的电声模块(EAM)的各种方法和系统。在一个示例中,该EAM可由键合到互补金属氧化物半导体(CMOS)晶片(1300)的微机电系统(MEMS)晶片(1200)形成,并且具有由该MEMS晶片(1200)的表面形成的正面(501)。该MEMS晶片(1200)的该表面可包括电容式微机械加工的超声换能器(CMUT)单元的有效区(502)和输出接触件的输入/输出(I/O)区域,该I/O区域邻近该有效区(502)布置。
{Subject}: 1.一种超声探头(104),所述超声探头包括：电声模块,所述电声模块由键合到作为专用集成电路(ASIC)的互补金属氧化物半导体(CMOS)晶片(1300)的微机电系统(MEMS)晶片(1200)形成,并且具有由所述MEMS晶片(1200)的表面形成的正面(501),所述MEMS晶片(1200)的所述表面包括电容式微机械加工的超声换能器(CMUT)单元(504)的有效区(502)以及ASIC的输入和输出接触件(508)的输入/输出(I/O)区域(506),所述输入/输出(I/O)区域邻近所述有效区(502)布置,所述输入和输出接触件被重新分布到所述MEMS晶片(1200)的所述表面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装用压紧装置
{Author}: 陆金发;陆玉远
{Author Address}: 437400 湖北省咸宁市通城县隽水镇电子信息产业园
{Subsidiary Author}: 安芯美科技(湖北)有限公司
{Date}: 2025-01-07
{Notes}: CN222311086U
{Abstract}: 本实用新型公开了一种集成电路封装用压紧装置,涉及集成电路封装技术领域。本实用新型包括承载台与热压组件；承载台包括转盘、圆周阵列设置于转盘边缘处的热压板、经弹性件弹性设置于热压板上侧面的限位条；热压组件包括底板、固定于底板上侧面的支架、固定于支架端部内侧的机座、固定于机座上侧面中部的气缸、与气缸伸缩端固定的上层板、经缓冲件与上层板相连的下层板、固定于下层板下侧面中间位置的模具架,以及固定于模具架内部的热压刀。本实用新型采用弹性件对集成电路封装袋的袋口约束,确保热压紧过程中能够精确对集成电路封装袋的袋口进行热压,转盘带动若干热压板的循环转动,持续对集成电路封装袋的袋口压紧封装,提高其压紧封装效率。
{Subject}: 1.一种集成电路封装用压紧装置,包括用于集成电路封装袋热压放置的承载台(1),以及用于集成电路封装袋压紧使用的热压组件(2)；其特征在于：所述承载台(1)包括转盘(11)、圆周阵列设置于转盘(11)边缘处的热压板(13)、经弹性件(15)弹性设置于热压板(13)上侧面的限位条(14),以及开设于转盘(11)上侧面的限位凹槽(12)；所述热压组件(2)包括底板(21)、固定于底板(21)上侧面的压台(22)、固定于压台(22)一侧的限位板(23)、固定于底板(21)上侧面的支架(24)、固定于支架(24)端部内侧的机座(211)、固定于机座(211)上侧面中部的气缸(26)、与气缸(26)伸缩端固定的上层板(213)、经缓冲件(212)与上层板(213)相连的下层板(210)、固定于下层板(210)下侧面中间位置的模具架(29),以及固定于模具架(29)内部的热压刀(28)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 存储装置
{Author}: 朴相元;高贵汉;孙希媛
{Author Address}: 韩国京畿道水原市
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-01-07
{Notes}: CN119271117A
{Abstract}: 一种非易失性集成电路存储装置包括：第一存储器块,第一存储器块中具有第一存储器子块和第二存储器子块,以及第二存储器块,第二存储器块中具有第三存储器子块和第四存储器子块的。还提供子块管理器,被配置为：(i)当第一存储器子块中具有不可纠正的错误(UECC)时,确定第二存储器子块是否是回收子块,并且(ii)响应于确定第二存储器子块是回收子块,将第一存储器子块和第二存储器子块分别回收至第三存储器子块和第四存储器子块。
{Subject}: 1.一种非易失性集成电路存储器装置,包括：第一存储器块,第一存储器块中具有第一存储器子块和第二存储器子块；第二存储器块,第二存储器块中具有第三存储器子块和第四存储器子块；以及子块管理器,被配置为：当第一存储器子块在其中具有不可纠正的错误时,确定第二存储器子块是否是回收子块,并且响应于确定第二存储器子块是回收子块,将第一存储器子块和第二存储器子块分别回收至第三存储器子块和第四存储器子块。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 线控转向系统的转向执行模块及线控转向系统
{Author}: 刘坤
{Author Address}: 德国斯图加特
{Subsidiary Author}: 罗伯特·博世有限公司
{Date}: 2025-01-07
{Notes}: CN222310715U
{Abstract}: 本公开提出了线控转向系统的转向执行模块和包括该转向执行模块的线控转向系统。该转向执行模块包括外壳体和安装在该外壳体中的转向器。该转向器包括相互啮合的齿轮和齿条。该转向执行模块还包括磁阻传感器。该磁阻传感器固定安装在该外壳体上,并且其中,该齿条由铁磁性材料制成并具有多个凹槽。该多个凹槽被配置为在转向操作中相对于该磁阻传感器移动,使得该磁阻传感器测量得到与该齿条的位移相关联的电信号。根据本公开的线控转向系统省去了传感器塔ST和用于传统电动助力转向系统的转向齿轮,提供了一种成本较低的测量车轮的实际转向角度的解决方案。
{Subject}: 1.一种线控转向系统的转向执行模块(2),所述转向执行模块(2)包括：外壳体(28)；和安装在所述外壳体(28)中的转向器(24),所述转向器(24)包括相互啮合的齿轮(25)和齿条(26),其特征在于,所述转向执行模块(2)还包括磁阻传感器(30),所述磁阻传感器(30)固定安装在所述外壳体(28)上,并且其中,所述齿条(26)由铁磁性材料制成并具有多个凹槽,所述多个凹槽被配置为在转向操作中相对于所述磁阻传感器(30)移动,使得所述磁阻传感器(30)测量得到与所述齿条(26)的位移相关联的电信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路自动化换膜装置
{Author}: 刘扬;张国富
{Author Address}: 215000 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2025-01-07
{Notes}: CN222320204U
{Abstract}: 本实用新型涉及集成电路换膜技术领域的集成电路自动化换膜装置,包括底板,所述底板上固定安装有换膜平台轨道,所述底板上固定安装有锁止扣组件,所述换膜平台轨道上滑动连接有换膜支架,所述换膜平台轨道包括外层轨道,所述外层轨道固定连接在底板上,所述底板上固定连接有内部轨道,所述外层轨道和内部轨道的一侧固定连接有限位块,所述锁止扣组件包括安装件,所述安装件固定安装在底板上。本实用新型通过自动锁止扣的设计,替代了定位柱的设计,避免了因人员疏忽而忘记插入定位柱的现象发生,避免了因换模支架未定位而发生滑落的风险,本实用新型在操作面提升了人员和模具的安全性,因此适合在车间推广使用,从而有效提升换膜操作的便利性。
{Subject}: 1.集成电路自动化换膜装置,包括底板(1),其特征在于：所述底板(1)上固定安装有换膜平台轨道(2),所述底板(1)上固定安装有锁止扣组件(3),所述换膜平台轨道(2)上滑动连接有换膜支架(4),所述换膜平台轨道(2)包括外层轨道(21),所述外层轨道(21)固定连接在底板(1)上,所述底板(1)上固定连接有内部轨道(22),所述外层轨道(21)和内部轨道(22)的一侧固定连接有限位块(23),所述锁止扣组件(3)包括安装件(31),所述安装件(31)固定安装在底板(1)上,所述安装件(31)中转动连接有锁止卡扣(32),所述锁止卡扣(32)为L型,所述锁止卡扣(32)上设置有弧形段(33),所述锁止卡扣(32)上设置有直角卡钩(34),所述锁止卡扣(32)的上方固定连接有提拉块(35)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装用夹持结构
{Author}: 陆玉远;陆金发
{Author Address}: 437400 湖北省咸宁市通城县隽水镇电子信息产业园
{Subsidiary Author}: 安芯美科技(湖北)有限公司
{Date}: 2025-01-07
{Notes}: CN222320236U
{Abstract}: 本实用新型公开了一种集成电路封装用夹持结构,涉及集成电路加工技术领域。本实用新型包括夹持座,圆板上壁的左右两侧以及圆板上壁的前后两侧均设置有移动块,移动块的内部插接有插杆,移动块的上方对应插杆的外部设置有弹性件,移动块的内侧侧壁固定有挤压弹簧,挤压弹簧的内端固定有移动板；夹持座的下方设置有调节座,调节座包括固定板,固定板中间位置处的上方设置有凸台,凸台的外部对应固定板的上壁固定有固定环,且凸台通过轴承与固定环转动连接,固定板下壁的中间位置处固定有电动推杆。本实用新型通过移动块、挤压弹簧和移动板的配合实现对集成电路施加合适的夹持力,且通过使凸台可与固定板转动实现对操作角度的调节。
{Subject}: 1.一种集成电路封装用夹持结构,包括夹持座(1),其特征在于：所述夹持座(1)包括圆板(104),所述圆板(104)上壁的左右两侧以及所述圆板(104)上壁的前后两侧均设置有移动块(101),所述移动块(101)的内部插接有插杆(103),所述移动块(101)的上方对应所述插杆(103)的外部设置有弹性件(1032),所述移动块(101)的内侧侧壁固定有挤压弹簧(1011),所述挤压弹簧(1011)的内端固定有移动板(102)；所述夹持座(1)的下方设置有调节座(2),所述调节座(2)包括固定板(201),所述固定板(201)中间位置处的上方设置有凸台(205),所述凸台(205)的外部对应所述固定板(201)的上壁固定有固定环(2012),且所述凸台(205)通过轴承与所述固定环(2012)转动连接,所述固定板(201)下壁的中间位置处固定有电动推杆(202)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新型环网柜控制装置
{Author}: 刘文娟;郝卓然;石建华
{Author Address}: 510000 广东省广州市黄埔区科学大道122、124号609房
{Subsidiary Author}: 广州豫能科技有限公司
{Date}: 2025-01-07
{Notes}: CN222321194U
{Abstract}: 本实用新型公开了一种新型环网柜控制装置,包括环网柜驱动模块、信号采集模块和控制电路板,所述控制电路板包括二次回路集成电路、遥控遥信回路集成电路和电源电路；通过将二次回路集成电路、遥控遥信回路集成电路和电源电路集成在控制电路板上,能够提高监测的稳定性,同时,也能够使得二次回路集成电路不容易被腐蚀,从而保证了环网柜的正常运行,有效解决了所存在的存量开关二次回路保护措施不完善导致容易腐蚀的缺陷。
{Subject}: 1.一种新型环网柜控制装置,其特征在于,包括环网柜驱动模块、信号采集模块和控制电路板,所述环网柜驱动模块用于控制环网柜的分合闸动作,所述信号采集模块用于监测环网柜的工作状态,并与所述环网柜驱动模块连接,所述控制电路板包括二次回路集成电路、遥控遥信回路集成电路和电源电路,所述二次回路集成电路用于控制环网柜的工作状态,并分别与所述遥控遥信回路集成电路、电源电路电性和环网柜驱动模块连接,所述遥控遥信回路集成电路用于与外部设备通信连接,并与所述电源电路电性连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片框架(YXSOP8-13R)
{Author}: 徐江;赵炯毅
{Author Address}: 314400 浙江省嘉兴市海宁市浙江海宁经编产业园区沧平路197号
{Subsidiary Author}: 浙江亚芯微电子股份有限公司
{Date}: 2025-01-03
{Notes}: CN309050788S
{Abstract}: 1.本外观设计产品的名称：芯片框架(YXSOP8-13R)。2.本外观设计产品的用途：用于集成电路的芯片载体。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：主视图。5.本外观设计产品为薄型产品,省略左视图、右视图、俯视图、仰视图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路的布局设计方法及系统
{Author}: 张天云;陈云;姚鹏鹏;陈月
{Author Address}: 226300 江苏省南通市高新区新世纪大道266号江海智汇园C4楼
{Subsidiary Author}: 江苏芯海技术开发有限公司
{Date}: 2025-01-03
{Notes}: CN118839654B
{Abstract}: 本发明公开了用于集成电路的布局设计方法及系统,涉及电路设计技术领域,该系统通过划分算法、布局优化技术和详细布线策略,显著优化了集成电路设计流程。电路模块划分模块利用启发式方法和Kernighan-Lin算法,将电路有效地划分为多个区域,通过线性规划确定每个模块的面积配置,确保每个区域的功能和物理特性得到最佳匹配。初步布局规划模块通过启发式算法进行初步进行布局,并采用了模拟退火算法,结合成本函数算法对电路模块初始位置进行优化,以最小化布局总成本C。此外,全局布线模块利用MazeRouting算法优化布线路径,避免冲突并减少布线长度L,从而在保证电路性能的同时,提高了制造效率和成本控制能力。
{Subject}: 1.用于集成电路的布局系统,其特征在于：包括电路表网输入模块、电路模块划分模块、初步布局规划模块、全局布线模块和评估优化模块；所述电路表网输入模块用于在集成电路布局设计系统中,输入电路网表设计工具,并输出电路描述文件中提取所需的电路描述信息；所述电路模块划分模块通过基于电路功能和电路物理特性,将电路划分为多个模块,并对模块进行预处理,计算模块的初始面积和形状；所述初步布局规划模块用于构建初始布局的成本函数算法,计算模块的初始位置,获取布局总成本C,再进行模拟退火算法计算概率P(E),并进行评估新布局的接受性；所述全局布线模块用于确定主要连接路径优化布线冲突,并使用详细布线算法,计算获取总布线长度L,并验证布局的电路物理图像和电气规则,获取检查结果；所述评估优化模块用于结合布局规划的布局总成本C和总布线长度L,进行相关联计算获取综合布局质量系数Z,并预设布局质量阈值F1与所获取的综合布局质量系数Z进行初步评估,再将布局总成本C和总布线长度L输入到设计规则检查工具中,输出规则检查结果R,并进行评估。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 针对矩阵向量乘法使用存储器单元预补偿的存储器装置
{Author}: W·C·菲利皮亚克;J·M·赫斯特
{Author Address}: 美国爱达荷州
{Subsidiary Author}: 美光科技公司
{Date}: 2025-01-03
{Notes}: CN119252310A
{Abstract}: 描述与针对矩阵向量乘法使用存储器单元预补偿的存储器装置相关的系统、方法及设备。在一种方法中,存储器单元阵列具有存储器单元,所述存储器单元用来基于对来自所述存储器单元的输出电流求和而执行矩阵向量乘法。存储器单元的上下文由控制器(例如,具有所述阵列的存储器芯片内部或外部的存储器控制器)来确定。所述上下文可包含例如存储器单元的物理位置、被编程的权重模式及/或相邻单元干扰等。基于所述经确定上下文,所述控制器动态地确定用于在执行所述矩阵向量乘法之前对所述存储器单元进行编程以存储权重的调整(例如,经调整目标阈值电压或电流)。
{Subject}: 1.一种装置,其包括：主机接口,其经配置以与主机通信；及逻辑电路系统,其经配置以：基于第一存储器单元的上下文确定至少一个偏移电压；及对所述第一存储器单元进行编程以存储来自所述主机的第一权重,其中使用所述至少一个偏移电压调整所述第一存储器单元的阈值电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 印刷电路板
{Author}: 李珍旭;郑治铉;韩渊圭
{Author Address}: 韩国京畿道水原市
{Subsidiary Author}: 三星电机株式会社
{Date}: 2025-01-03
{Notes}: CN119255482A
{Abstract}: 本公开涉及一种印刷电路板,所述印刷电路板包括：绝缘层；以及多个布线层,设置在所述绝缘层中,其中,所述多个布线层包括第一布线层、设置在所述第一布线层上方的第二布线层以及设置在所述第二布线层上方的第三布线层,所述第二布线层比所述第一布线层和所述第三布线层中的每个厚,并且所述第二布线层包括微电路图案,并且所述微电路图案具有2.4至3.6的高宽比,所述高宽比是所述微电路图案的高度与线宽的比值。
{Subject}: 1.一种印刷电路板,包括：绝缘层；以及多个布线层,设置在所述绝缘层中,其中,所述多个布线层包括第一布线层、设置在所述第一布线层上方的第二布线层以及设置在所述第二布线层上方的第三布线层,所述第二布线层比所述第一布线层和所述第三布线层中的每个厚,并且所述第二布线层包括微电路图案,并且所述微电路图案具有2.4至3.6的高宽比,所述高宽比是所述微电路图案的高度与线宽的比值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路Deflash收料装置
{Author}: 李忠
{Author Address}: 215000 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2025-01-03
{Notes}: CN222292512U
{Abstract}: 本实用新型涉及集成电路Deflash收料技术领域的集成电路Deflash收料装置,包括主体框架底盘、底座、定位柱和三角形支撑块。本实用新型中包括6个定位柱和一个与底盘倾斜30-45度角的底座,底座大小根据L/F尺寸设计,长宽各多5mm余量,确保了产品在治具内的高精度定位,每个定位柱都垂直底座,定位柱设计高度可放下60条料,同时避免了使用气缸定位,减少了产品在定位过程中可能受到的刮伤和折料,载具的底座与底盘倾斜30-45度角,不仅提高了载具的稳定性,还有助于产品在载具上稳定放置；载具切斜面向作业人员擦拭完成后产品直接放入治具,治具固定产品位置,有效减少产品之间相对位移的幅度和频率,擦拭后产品胶体面向上,产品堆叠整齐摆放,无须额外增加人力整理料。
{Subject}: 1.集成电路Deflash收料装置,包括主体框架底盘(1)、底座(2)、定位柱(3)和三角形支撑块(4),其特征在于：所述三角形支撑块(4)固定安装在主体框架底盘(1)上,所述底座(2)固定安装在三角形支撑块(4)上,所述定位柱(3)固定安装在底座(2)上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片自动烧录装置
{Author}: 王彬;张昊
{Author Address}: 518100 广东省深圳市宝安区西乡街道共乐社区银田工业区西发小区C区11栋厂房2层
{Subsidiary Author}: 深圳市兴光电子有限公司
{Date}: 2025-01-03
{Notes}: CN222300042U
{Abstract}: 本实用新型公开了一种集成电路芯片自动烧录装置,包括机体,所述机体上设置有防护箱,还包括：安装板,所述安装板设置在所述防护箱内部,所述安装板下方与驱动组件连接。该集成电路芯片自动烧录装置通过控制驱动电机工作,可带动主动齿轮转动,再带动安装板进行转动,使得第一固定座、第二固定座、第三固定座和第四固定座可依次经过烧录针正下方,将待加工的芯片安装在固定座上,通过烧录针可对其正下方的芯片进行打孔,可在烧录针对面的固定座上进行拆卸烧录完成的芯片,可在和下一个固定座上放上待烧录的芯片,实现上料、烧录和下料同时进行,在大批量芯片烧录时,节省了大量时间,工作效率高,自动化程度高。
{Subject}: 1.一种集成电路芯片自动烧录装置,包括机体(1),所述机体(1)上设置有防护箱(2),其特征在于,还包括：安装板(3),所述安装板(3)设置在所述防护箱(2)内部,所述安装板(3)下方与驱动组件(4)连接；调节机构(5),所述调节机构(5)连接在所述机体(1)上,所述调节机构(5)上连接有烧录针(6)；净化组件(7),所述净化组件(7)通过连接杆(8)与防护箱(2)可拆卸连接,所述净化组件(7)下方连接有抽气管(9)；吸尘泵箱(10),所述吸尘泵箱(10)通过连接管(11)与净化组件(7)连接,所述吸尘泵箱(10)一侧设置有出气管(12)；所述安装板(3)上等间距设置有第一固定座(13)、第二固定座(14)、第三固定座(15)和第四固定座(16)；所述调节机构(5)包括安装柱(41),所述安装柱(41)下方通过轴承座(42)与所述机体(1)连接,所述安装柱(41)上方与所述安装板(3)连接,所述安装柱(41)上设置有驱动齿轮(43),所述驱动齿轮(43)与主动齿轮(44)啮合,所述主动齿轮(44)下方与驱动电机(45)连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路测试用引脚
{Author}: 梅丽莎·哈斯坎普
{Author Address}: 美国明尼苏达州
{Subsidiary Author}: 约翰国际有限公司
{Date}: 2024-12-31
{Notes}: CN309042613S
{Abstract}: 1.本外观设计产品的名称：集成电路测试用引脚。2.本外观设计产品的用途：用于集成电路测试。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：设计1立体图1。5.指定基本设计：设计1。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种射频发射混频器及无线通信终端设备
{Author}: 俞天成;陈凡;尤西
{Author Address}: 264006 山东省烟台市中国(山东)自由贸易试验区烟台片区烟台开发区南昌大街6号5#厂房
{Subsidiary Author}: 烟台芯扬聚阵微电子有限公司
{Date}: 2024-12-31
{Notes}: CN118713603B
{Abstract}: 本发明公开了一种射频发射混频器及无线通信终端设备,应用于无线通信技术领域,为解决现有整机尺寸大、成本高的问题,提出该射频发射混频器包括双平衡差分射频电路、中频差分电路、反相器及功率合成器,通过双平衡差分射频电路对中频差分电路进行混频,将中频差分信号调制到本振差分信号上进行输出,双平衡差分射频电路的输出端输出是差分信号,通过在双平衡差分射频电路的第一输出端和第二输出端中的一端增设反相器,将一端输出信号的相位反相,反相后的输出信号相位与另一端的输出信号相位相同,采用功率合成器将另一端的输出信号与反相后的输出信号进行功率合成得到最终输出的射频信号；能够实现对单端输出,利于减少整机尺寸,降低产品成本。
{Subject}: 1.一种射频发射混频器,其特征在于,包括双平衡差分射频电路、中频差分电路、反相器及功率合成器,其中：所述双平衡差分射频电路的第一输入端和第二输入端均用于接收第一本振信号,所述双平衡差分射频电路的第三输入端用于接收第二本振信号,所述第一本振信号和所述第二本振信号构成本振差分信号,所述双平衡差分射频电路的第四输入端与所述中频差分电路的第一输出端连接,所述双平衡差分射频电路的第五输入端与所述中频差分电路的第二输出端连接,所述双平衡差分射频电路的第一输出端或第二输出端与所述反相器的输入端连接,所述反相器的输出端及所述双平衡差分射频电路的第二输出端和第一输出端中未接所述反相器的一端与所述功率合成器的输入端连接,所述功率合成器的输出端作为射频发射混频器的输出端；所述中频差分电路的第一输入端用于接收第一中频信号,所述中频差分电路的第二输入端用于接收第二中频信号,所述第一中频信号和所述第二中频信号构成中频差分信号；所述中频差分电路,用于对所述中频差分信号进行放大后输出；所述双平衡差分射频电路,用于对放大后的中频差分信号进行混频,将所述中频差分信号调制至所述本振信号上得到射频差分输出信号；其中：所述双平衡差分射频电路为有源双平衡吉尔伯特电路；所述有源双平衡吉尔伯特电路包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一恒流源和第二恒流源,其中：所述第一NMOS管的栅极作为所述双平衡差分射频电路的第一输入端、所述第四NMOS管的栅极作为所述双平衡差分射频电路的第二输入端；所述第一NMOS管的漏极、所述第三NMOS管的漏极及所述第一恒流源输出端相互连接,连接形成的公共端作为所述双平衡差分射频电路的第一输出端；所述第二NMOS管的漏极、所述第四NMOS管的漏极及所述第二恒流源的输出端相互连接,连接形成的公共端作为所述双平衡差分射频电路的第二输出端；所述第一NMOS管的源极与所述第二NMOS管的源极连接,连接形成的公共端作为所述双平衡差分射频电路的第四输入端；所述第三NMOS管的源极与所述第四NMOS管的源极连接,连接形成的公共端作为所述双平衡差分射频电路的第五输入端；所述第二NMOS管的栅极与所述第三NMOS管的栅极连接,连接形成的公共端作为所述双平衡差分射频电路的第三输入端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 图像信号处理
{Author}: J·伊姆伯
{Author Address}: 英国赫特福德郡
{Subsidiary Author}: 想象技术有限公司
{Date}: 2024-12-31
{Notes}: CN119229228A
{Abstract}: 图像信号处理。本公开提供了一种图像信号处理器的可微分模型的可微分模块,图像信号处理器包括功能块的流水线,其中可微分模块被配置成实现流水线的单个功能块,可微分模块包括：基础逻辑,其被配置成接收输入图像信号并且通过执行基础图像处理函数来处理所接收的输入图像信号,基础图像处理函数表示由模块实现的流水线的功能块的任务；细化函数,其被配置成接收输入图像信号并且与基础逻辑处理所接收的输入图像信号并行地处理所接收的输入图像信号；以及组合逻辑,其被配置成组合来自基础逻辑的经处理图像信号和来自细化函数的经处理图像信号以确定待从可微分模块输出的输出图像信号。本公开还提供了一种对应方法。
{Subject}: 1.一种图像信号处理器的可微分模型的可微分模块,所述图像信号处理器包括功能块的流水线,其中所述可微分模块被配置成实现所述流水线的单个功能块,所述可微分模块包括：基础逻辑,所述基础逻辑被配置成接收输入图像信号并且通过执行表示由所述模块实现的所述流水线的功能块的任务的基础图像处理函数来处理所接收的输入图像信号；细化函数,所述细化函数被配置成接收所述输入图像信号并且与所述基础逻辑处理所接收的输入图像信号并行地处理所接收的输入图像信号；以及组合逻辑,所述组合逻辑被配置成组合来自所述基础逻辑的经处理图像信号和来自所述细化函数的经处理图像信号以确定待从所述可微分模块输出的输出图像信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 图像信号处理
{Author}: J·伊姆伯
{Author Address}: 英国赫特福德郡
{Subsidiary Author}: 想象技术有限公司
{Date}: 2024-12-31
{Notes}: CN119229229A
{Abstract}: 图像信号处理。本公开提供了一种用于训练图像信号处理器的可微分模型的训练设备,图像信号处理器具有单独的图像信号处理函数的流水线,其中图像信号处理器的可微分模型包括至少两个可微分模块,图像信号处理器的可微分模型的可微分模块中的每个可微分模块被配置成执行流水线的相应单个图像信号处理函数,训练设备包括一个或多个处理器,其被配置成：接收参考图像；以及通过迭代地进行操作来训练图像信号处理器的可微分模型的第一可微分模块以执行第一图像信号处理函数,同时不训练图像信号处理器的可微分模型的其他可微分模块。本公开还提供了一种对应的方法。
{Subject}: 1.一种用于训练图像信号处理器的可微分模型的训练设备,所述图像信号处理器具有单独的图像信号处理函数的流水线,其中所述图像信号处理器的可微分模型包括至少两个可微分模块,所述图像信号处理器的可微分模型的可微分模块中的每个可微分模块被配置成执行所述流水线的相应单个图像信号处理函数,所述训练设备包括一个或多个处理器,所述一个或多个处理器被配置成：接收参考图像；以及通过迭代地进行以下操作来训练所述图像信号处理器的可微分模型的第一可微分模块以执行第一图像信号处理函数,同时不训练所述图像信号处理器的可微分模型的其他可微分模块：向所述图像信号处理器的可微分模型输入表示所述参考图像的已知退化的退化图像信号,所述退化与所述第一图像信号处理函数有关；使用所述图像信号处理器的可微分模型处理所述退化图像信号以产生第一经处理图像,所述处理包括使用所述第一可微分模块来执行所述第一图像信号处理函数；通过将所述第一经处理图像与所述参考图像进行比较来计算所述第一经处理图像与所述参考图像之间的误差；以及基于所计算的误差更新由所述第一可微分模块执行的第一图像处理函数,而不更新由所述图像信号处理器的可微分模型的其他可微分模块执行的图像处理函数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 通过模式识别辅助的换向器脉冲检测确定有刷直流电机的转子位置的设备和方法
{Author}: 菲利普·泽拉法;尼克拉斯·艾弗特;瓦尔德玛·斯特凡
{Author Address}: 德国多特蒙德
{Subsidiary Author}: 艾尔默斯半导体欧洲股份公司
{Date}: 2024-12-31
{Notes}: CN119224413A
{Abstract}: 本发明涉及用于检测有刷直流电机103的转子电流的波动的设备和方法,其具有用于检测直流电机103的转子电流的装置105。这些装置105检测直流电机103的转子电流并产生模拟转子电流信号107,其值曲线取决于转子电流的时间曲线。模数转换器510对转子电流信号107进行采样并产生采样值。信号电平提取装置120将所产生的采样值滤波为经低通滤波的采样值。加法器123从可选的偏移值140和所产生的采样值的总和中减去经低通滤波的采样值,以产生内部采样值,特别是波动信号196的内部采样值。该设备将该内部采样值作为存储采样值存储在FIFO存储器165中。该设备将模式识别方法应用于存储在FIFO存储器165中的采样值,并判断在FIFO存储器165中是否存在波动。
{Subject}: 1.一种用于检测有刷直流电机(103)的转子电流的波动的设备,其中,所述设备包括用于检测所述有刷直流电机(103)的所述转子电流的装置(105),并且其中,所述设备包括模数转换器(510),并且其中,所述设备包括信号电平提取装置(520),并且其中,所述设备包括加法器(123),并且其中,所述设备包括微控制器(501)和/或模式识别装置(170),并且其中,所述有刷直流电机(103)具有能够经由所述有刷直流电机(103)的至少两个端子供电的所述有刷直流电机(103)的转子,其中,用于检测所述有刷直流电机(103)的所述转子电流的所述装置(105)被配置为检测所述有刷直流电机(103)的所述转子电流,并且产生模拟转子电流信号(107),并且其中,所述模拟转子电流信号(107)的值曲线取决于所述转子电流的时间曲线,并且其中,所述模数转换器(510)被配置为对所述转子电流信号(107)进行采样,并且其中,所述模数转换器(510)被配置为在此产生采样值,所产生的采样值特别是数字化转子电流信号(113)的形式,并且其中,所述信号电平提取装置(120)被配置为将所产生的采样值,特别是将所述数字化转子电流信号(113)的采样值低通滤波为经低通滤波的采样值,所述经低通滤波的采样值特别是经滤波的数字转子电流信号(197)的形式,并且其中,每个所产生的采样值(135),特别是所述数字化转子电流信号(113)的采样值分别对应于一个经低通滤波的采样值,特别地对应于所述经滤波的数字转子电流信号(197)的一个经低通滤波的采样值,其中,所述加法器(123)被配置为从可选的偏移值(140)与相应的所产生的采样值(135),特别是所述数字转子电流信号(113)的采样值的总和中减去所述经低通滤波的采样值,特别地减去所述经滤波的数字转子电流信号(197)的所述经低通滤波的采样值,以产生内部采样值,特别地产生波动信号(196)的内部采样值,并且其中,所述设备和/或所述微控制器(501)被配置为将所述内部采样值,特别是将所述波动信号(196)的所述内部采样值作为存储采样值存储在具有存储单元的存储器(509)中,特别地存储在FIFO存储器(165)中,并且其中,所述设备和/或所述微控制器(501)和/或所述模式识别装置(170)被配置为将模式识别方法应用于存储在所述存储器中,特别地存储在所述FIFO存储器(165)中的采样值,并且判断在所述存储器中,特别是在所述FIFO存储器(165)中是否存在波动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 可编程延迟测试电路
{Author}: F·科伦博
{Author Address}: 瑞士日内瓦
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-12-31
{Notes}: CN119224528A
{Abstract}: 本公开涉及可编程延迟测试电路。一种集成电路,包括测试电路、模拟延迟电路和采样器寄存器,它们各自被配置为接收信号。延迟电路包括配置输入和具有最终相位的相位。采样器寄存器包括结果输出和延迟输入,延迟输入各自被耦合到相位的相应延迟输出。采样器寄存器被配置为输出采样信号,采样信号指示信号与相位中的至少最终相位之间的关系。集成电路还包括测试电路,测试电路包括耦合到延迟电路的配置输入的配置输出,并且包括耦合到采样器寄存器的结果输出的结果输入。测试电路被配置为：迭代所选择的值以测试延迟电路,并且当关系与预定标准相匹配时确定延迟电路通过测试。
{Subject}: 1.一种集成电路,包括：模拟延迟电路,包括多个延迟相位、延迟配置输入和信号输入,所述信号输入被配置为接收要被延迟的信号,所述多个延迟相位包括初始延迟相位和最终延迟相位；采样器寄存器,包括：信号输入、多个测试结果输出、以及多个延迟输入,所述信号输入被配置为接收所述要被延迟的信号,所述多个延迟输入各自被耦合到所述多个延迟相位的相应延迟输出,所述采样器寄存器被配置为：输出采样信号,所述采样信号指示所述要被延迟的信号与所述多个延迟相位中的至少所述最终延迟相位之间的关系；以及测试电路,包括延迟配置输出和多个测试结果输入,所述延迟配置输出被耦合到所述模拟延迟电路的所述延迟配置输入,所述多个测试结果输入被耦合到所述采样器寄存器的所述多个测试结果输出,所述测试电路被配置为：通过多个选择延迟值进行迭代,以测试所述模拟延迟电路,所述多个选择延迟值在所述延迟配置输入处被提供给所述模拟延迟电路,以及响应于在所述多个测试结果输入处接收到所述采样信号,通过确定所述关系与预定标准相匹配,确定所述模拟延迟电路通过所述测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于数据传送的处理系统、集成电路、设备以及方法
{Author}: R·科隆波
{Author Address}: 瑞士日内瓦
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-12-31
{Notes}: CN119227093A
{Abstract}: 本公开的实施例涉及用于数据传送的处理系统、集成电路、设备以及方法。根据本公开的各种实施例,提供了处理系统。在一些实施例中,处理系统包括非安全处理单元和加密协处理单元。加密协处理单元包括数据接口和硬件加密引擎。数据接口被配置为从非安全处理单元接收一个或多个控制块和一个或多个数据块。硬件加密引擎被配置为根据加密密钥处理由数据接口接收到的一个或多个控制块和一个或多个数据块。数据接口被配置为从非安全处理单元接收第一控制块,锁存所接收的第一控制块,从非安全处理单元接收第一数据块,并且将经锁存的第一控制块和所接收的第一数据块传送到硬件加密引擎。
{Subject}: 1.一种处理系统,包括：非安全处理单元；以及加密协处理单元,所述加密协处理单元包括：数据接口,所述数据接口被配置为从所述非安全处理单元接收一个或多个控制块以及一个或多个数据块；以及硬件加密引擎,所述硬件加密引擎被配置为根据加密密钥处理由所述数据接口接收到的所述一个或多个控制块以及所述一个或多个数据块；其中所述数据接口被配置为从所述非安全处理单元接收第一控制块；其中所述数据接口被配置为锁存所接收的所述第一控制块；其中所述数据接口被配置为从所述非安全处理单元接收第一数据块；并且其中所述数据接口被配置为向所述硬件加密引擎传送经锁存的所述第一控制块以及所接收的所述第一数据块。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于执行双精度高速算术运算的系统和方法
{Author}: G·P·卡蒂亚尔马尔;A·夏尔马;P·詹吉德;S·高施
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2024-12-31
{Notes}: CN119225685A
{Abstract}: 一种用于执行双精度高速算术运算的方法,包括：接收第一输入数据及第二输入数据；通过对第一输入数据和第二输入数据中的每一个执行第一逻辑运算来生成第一输出数据；以逐行方式布置多个点积；通过对点积执行第一算术运算来生成第二输出数据；通过将多个位元素的最低有效位和最高有效位布置在连续行中来对第二输出数据的多个位元素执行转置运算；以及通过对转置的位元素执行第二算术运算来生成最终输出数据。
{Subject}: 1.一种用于在集成电路中执行双精度高速算术运算的方法,包括：从一个或多个寄存器电路接收第一输入数据及第二输入数据,其中,第一输入数据包括第一多个位,并且第二输入数据包括第二多个位；通过对接收到的第一输入数据和第二输入数据中的每一个执行第一逻辑运算来生成第一输出数据,其中,第一输出数据包括第一多个位和第二多个位的多个点积；以逐行方式布置多个点积；通过对逐行布置的多个点积执行第一算术运算来生成第二输出数据,其中,第二输出数据包括多个位元素；通过以预定义方式将多个位元素的最低有效位LSB和多个位元素的最高有效位MSB布置在连续行中来对第二输出数据的多个位元素执行转置运算；以及通过对转置的多个位元素执行第二算术运算来生成最终输出数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有用于器件配置的器件地址的集成电路间(I～2C)接口
{Author}: S·莱森海默;C-P·贾格兰;R·海因茨
{Author Address}: 德国诺伊比贝尔格
{Subsidiary Author}: 英飞凌科技股份有限公司
{Date}: 2024-12-31
{Notes}: CN119226200A
{Abstract}: 本公开涉及具有用于器件配置的器件地址的集成电路间(I～2C)接口。一种器件被配置有多个器件地址和多个专用器件配置,其中每个器件地址与一个专用器件配置相关联。该器件包括集成电路间(I～2C)通信接口,其被配置为接收串行数据线(SDA)信号,该SDA信号包括标识用于与主器件通信的目标器件和目标器件的专用器件配置的地址帧。该器件包括处理电路,其被配置为解码地址帧以标识目标器件。基于该器件是目标器件,处理电路被配置为解码地址帧以标识与该器件的多个专用器件配置中的一个专用器件配置相对应的专用器件配置,并且处理电路被配置为根据基于地址帧而标识的专用器件配置来配置该器件。
{Subject}: 1.一种集成电路间I～2C系统,包括：第一器件,包括：第一处理电路；以及第一I～2C通信接口,被配置为基于从所述第一处理电路接收到的指令来生成第一串行数据线SDA信号,其中所述第一SDA信号包括第一地址帧,所述第一地址帧标识用于与所述第一器件通信的第一目标器件的第一目标器件地址和所述第一目标器件的第一专用器件配置；以及第二器件,被配置有多个器件地址和多个专用器件配置,其中所述多个器件地址中的每个器件地址与所述多个专用器件配置中的一个专用器件配置相关联,其中所述第二器件包括：第二I～2C通信接口,被配置为接收所述第一SDA信号；以及第二处理电路,被配置为解码所述第一地址帧以确定所述第二器件是否对应于所述第一目标器件地址,其中基于所述第二器件对应于所述第一目标器件地址,所述第二处理电路被配置为解码所述第一地址帧,以标识与由所述第一地址帧指示的所述多个专用器件配置中的一个专用器件配置相对应的所述第一专用器件配置,并且其中所述第二处理电路被配置为根据基于所述第一地址帧而标识的所述第一专用器件配置来配置所述第二器件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 晶片级接近传感器及其制造方法
{Author}: E·绍吉尔
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-12-31
{Notes}: CN119230480A
{Abstract}: 本公开涉及晶片级接近传感器及其制造方法。晶片级接近传感器是通过分别处理硅基板晶片和硅帽晶片、将帽晶片接合到基板晶片以形成接合晶片夹层、以及然后选择性地减薄硅基板晶片和硅帽晶片而形成的。首先减薄硅基板晶片,并且在减薄后的硅基板晶片内形成硅通孔的互连结构。然后减薄硅帽晶片以暴露面向减薄后的硅基板晶片的光敏区所位于区域的开口以及面向减薄后的硅基板晶片的将要安装发射器管芯的区域的开口。在安装发射器管芯之后,用透明材料填充减薄后的硅帽晶片中的开口。减薄后的硅帽晶片还包括不透明光屏障以阻挡开口之间的光透射。
{Subject}: 1.一种方法,包括：在硅集成电路基板晶片的多个集成电路区域中的每个集成电路区域处,形成至少一个光敏区和至少一个前连接焊盘；在硅帽晶片中形成多个第一沟槽和多个第二沟槽；在硅帽晶片处提供不透明光屏障,以阻挡光透射通过在第一沟槽和第二沟槽之间的硅帽晶片；将硅帽晶片与硅集成电路基板晶片进行晶片对晶片接合,以形成接合晶片夹层,其中硅帽晶片中的每个第一沟槽的开口面向硅集成电路基板晶片的对应光敏区,并且其中硅帽晶片中的每个第二沟槽的开口面向硅集成电路基板晶片的对应前连接焊盘；然后,执行背面研磨以减薄接合晶片夹层的硅集成电路基板晶片；在减薄的硅集成电路基板晶片中形成硅通孔,其中硅通孔中的至少一些硅通孔电连接到所述多个集成电路区域中的每个集成电路区域中的所述至少一个光敏区；然后,执行背面研磨以减薄硅帽晶片并暴露第一沟槽和第二沟槽的开口；在每个第二沟槽的开口中安装光发射器集成电路管芯,所述光发射器集成电路管芯被安装到减薄的硅集成电路基板晶片,并且电连接到所述至少一个前连接焊盘；用透明材料填充第一沟槽和第二沟槽的开口；以及在切单操作中,在相邻的集成电路区域之间切穿接合晶片夹层,以产生多个单独的晶片级微传感器模块。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体封装以及识别堆叠结构中多个集成电路基板的方法
{Author}: 陈文良;马林
{Author Address}: 中国台湾新竹县竹北市台元一街1号10楼之1
{Subsidiary Author}: 爱普科技股份有限公司
{Date}: 2024-12-31
{Notes}: CN119230533A
{Abstract}: 本申请公开了一种半导体封装以及用于识别堆叠结构中多个集成电路基板的方法。所述半导体封装包括多个集成电路基板以及导电结构。所述多个集成电路基板彼此上下堆叠。所述导电结构穿过所述多个集成电路基板。每个集成电路基板包括耦接于所述导电结构的识别电路。每个识别电路用以通过从所述导电结构接收输入信号并据以产生相对应的集成电路基板的标识符,来识别相对应的所述集成电路基板。所述半导体封装的堆叠层能够根据标识符而被个别地识别,确保系统功能可正确地执行,并实现准确的测试及失效分析。
{Subject}: 1.一种半导体封装,包括：彼此上下堆叠的多个集成电路基板；以及导电结构,穿过所述多个集成电路基板,其中每个集成电路基板包括耦接于所述导电结构的识别电路,每个识别电路用以通过从所述导电结构接收输入信号并据以产生相对应的集成电路基板的标识符,来识别相对应的所述集成电路基板。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 静电放电(ESD)保护电路
{Author}: L·迪比卡里
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-12-31
{Notes}: CN119230545A
{Abstract}: 本公开涉及静电放电(ESD)保护电路。一种两端子半导体受控整流器(SCR)器件具有耦合到第一节点的阳极端子和耦合到第二节点的阴极端子。SCR器件的阴极栅极和阳极栅极均未连接到用于控制SCR器件的接通的触发电路。SCR器件具有用于接通的雪崩击穿电压,其中该雪崩击穿电压由SCR器件的PN结的击穿雪崩设置。电路路径包括耦合在第一节点与第二节点之间的M个齐纳二极管的串联连接的链以及阻塞二极管。电路路径具有用于接通的激活电压,其中该激活电压取决于齐纳二极管反向击穿电压的N倍。激活电压小于雪崩击穿电压。
{Subject}: 1.一种静电放电ESD保护电路,包括：两端子类型的第一半导体受控整流器SCR器件,由阳极端子和阴极端子组成,并且其中所述第一SCR器件具有用于自接通的雪崩击穿电压；第一电路路径,具有第一节点和第二节点,并且其中所述第一电路路径具有用于接通的激活电压；其中,第一SCR器件和第一电路路径与阳极端子和耦合到第一引脚的第一节点并且与阴极端子和耦合到第二引脚的第二节点并联连接；以及其中,所述激活电压小于雪崩击穿电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 卫星接收器的集成电路设备和卫星接收器系统
{Author}: B·马丁;C·达历山德罗;M·杜勒;托马斯·克里斯坦;V·埃罗拉
{Author Address}: 瑞士塔尔维尔
{Subsidiary Author}: 瑞士优北罗股份有限公司
{Date}: 2024-12-31
{Notes}: CN119232224A
{Abstract}: 本发明涉及卫星接收器的集成电路设备和卫星接收器系统。本公开提供了一种卫星接收器的IC设备,其包括：至少一个数字控制电路；分别与第一连接引脚和第二连接引脚连接的至少两个通用GPIO电路；以及包括ADC电路的天线监测电路,其中,天线监测电路的信号输入端连接到第一连接引脚,并且天线监测电路的参考输入端连接到第二连接引脚。至少一个数字控制电路被配置为：在第一工作模式下,选择性地将经由所述信号输入端和所述参考输入端接收的模拟信号提供给所述ADC电路,使用所述至少一个ADC电路捕获对应于所述模拟信号的数字值,以及将所捕获的数字值与至少一个可编程阈值进行比较。
{Subject}: 1.一种卫星接收器的集成电路IC设备,所述IC设备包括：至少一个数字控制电路；多个连接引脚(32、34、36)；至少两个通用可编程输入/输出GPIO电路,所述至少两个GPIO电路分别与所述多个连接引脚(32、34、36)中的第一连接引脚(32)和第二连接引脚(34)连接；以及天线监测电路(54),所述天线监测电路(54)包括模数转换器ADC电路(58),其中,所述天线监测电路(54)的信号输入端连接到所述第一连接引脚(32),并且所述天线监测电路(54)的参考输入端连接到所述第二连接引脚(34)；其中,所述至少一个数字控制电路被配置为在第一工作模式下：选择性地将经由所述信号输入端和所述参考输入端接收的模拟信号提供给所述ADC电路(58)；使用所述至少一个ADC电路(58)捕获与所述模拟信号相对应的数字值；并且将所捕获的数字值与至少一个可编程阈值进行比较；并且其中,所述至少一个数字控制电路还被配置为在第二工作模式下：将所述ADC电路(58)的至少部分从所述第一连接引脚(32)和所述第二连接引脚(34)断开；并且使用相应的GPIO电路从所述第一连接引脚(32)和所述第二连接引脚(34)中的至少一者捕获相应的数字值或向所述第一连接引脚(32)和所述第二连接引脚(34)中的至少一者提供相应的数字值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片加工设备
{Author}: 覃秀妹;张宏华
{Author Address}: 518000 广东省深圳市龙岗区坂田街道南坑社区雅宝路1号星河WORLDF栋大厦1501、1508
{Subsidiary Author}: 深圳市堃联技术有限公司
{Date}: 2024-12-31
{Notes}: CN222281963U
{Abstract}: 本实用新型公开了一种集成电路芯片加工设备,涉及集成电路芯片加工设备技术领域,包括集成电路芯片放置架,在使用时,首先将该装置放置在合适的位置,然后将需要进行加工的芯片放置在网状海绵垫的上侧,然后启动抽风机,抽风机会将真空内腔内部的空气通过导风管抽出,从而可使真空内腔的内部产生负压,进而可对网状海绵垫上侧的芯片进行吸附固定,因为是采用吸附的方式进行固定,从而也可降低芯片被夹具损坏的可能,进而也可提高该装置的加工效果,然后即可通过加工装置主体对芯片进行加工,当需要对不同尺寸的芯片进行加工时,此时可启动电机,电机会带动螺纹杆转动,螺纹杆会带动螺纹杆固定架沿着螺纹杆固定架滑槽向吸附腔的中间侧移动。
{Subject}: 1.一种集成电路芯片加工设备,包括集成电路芯片放置架(1)和吸附腔(2),其特征在于,所述集成电路芯片放置架(1)的上表面前后两端内部设有若干吸附腔(2),吸附腔(2)的内部上侧设有网状海绵垫(3),吸附腔(2)的下侧设有真空内腔(4)；所述真空内腔(4)的前侧设有真空内腔进气管(5),真空内腔进气管(5)的上侧中间前端设有真空内腔进气管控制阀(6)；所述集成电路芯片放置架(1)的后侧中间下端设有抽风机(8),抽风机(8)的上侧中间左右两端设有导风管(7),抽风机(8)的下侧设有抽风机固定架(9)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有基于上下文编程的雷达单片微波集成电路
{Author}: P·特里帕蒂;A·多姆
{Author Address}: 德国诺伊比贝尔格
{Subsidiary Author}: 英飞凌科技股份有限公司
{Date}: 2024-12-27
{Notes}: CN119199750A
{Abstract}: 本公开涉及具有基于上下文编程的雷达单片微波集成电路。提供了一种配置雷达单片微波集成电路(MMIC)并且执行被激活的可下载编程上下文的命令的方法。该方法包括接收并且存储从外部控制器顺序地接收到的多个可下载编程上下文,其中从外部控制器接收到的每个后续可下载编程上下文被存储在与用于存储从外部控制器接收到的最新可下载编程上下文的雷达MMIC的随机存取存储器(RAM)分区不同的雷达MMIC的RAM分区中；根据上下文执行序列顺序地激活和禁用多个可下载编程上下文；执行存储在对应RAM分区中的被激活的可下载编程上下文的命令；并且在上下文执行序列中被分配给下一可下载编程上下文的时隙之前下载该下一可下载编程上下文。
{Subject}: 1.一种雷达单片微波集成电路MMIC,包括：发射信道或接收信道中的至少一个信道,所述发射信道用于发射雷达信号,所述接收信道用于接收经反射的雷达信号；通信接口,被配置为从外部控制器顺序地接收多个可下载编程上下文,其中每个可下载编程上下文包括相应的程序和相关联的数据；随机存取存储器RAM,包括多个分区,所述多个分区被配置为顺序地存储从所述外部控制器接收到的所述多个可下载编程上下文,其中从所述外部控制器接收到的每个后续可下载编程上下文被存储在与用于存储从所述外部控制器接收到的最新可下载编程上下文的分区不同的分区中；以及配置和排序电路,被配置为：根据上下文执行序列顺序地激活和禁用所述多个可下载编程上下文,并且执行存储在所述多个分区的对应分区中的被激活的可下载编程上下文,其中所述通信接口被配置为：在所述上下文执行序列中被分配给后续可下载编程上下文的时隙之前,接收所述后续可下载编程上下文,并且所述RAM被配置为存储所述后续可下载编程上下文。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 在集成电路中的抗攻击运算电路及集成电路的保护方法
{Author}: 日弗·赫诗曼
{Author Address}: 中国台湾新竹科学工业园区
{Subsidiary Author}: 新唐科技股份有限公司
{Date}: 2024-12-27
{Notes}: CN119203259A
{Abstract}: 本申请实施例提供一种在集成电路中的抗攻击运算电路及集成电路的保护方法,其中抗攻击运算电路包括第一运算级、第二运算级和安全电路。第一运算级被配置为处理一或多个信号以产生一或多个输出信号,该第一运算级具有多个信号传播路径。第二运算级被配置为接收和处理第一运算级的输出信号。安全电路被配置为产生一个同步信号,表示第一运算级中信号的传播已完成,并且根据同步信号来阻止第二运算级在该同步信号衍生的时间间隔内处理第一运算级的输出信号。
{Subject}: 1.一种在集成电路中的抗攻击运算电路,其特征在于,所述抗攻击运算电路包括：一第一运算级,配置为处理一或多个信号以产生一或多个输出信号,所述第一运算级具有多个信号传播路径；一第二运算级,配置为接收并处理所述第一运算级的所述输出信号；以及一安全电路,配置为产生一同步信号,所述同步信号用以表示所述第一运算级中所述信号的传播已经完成,并且在从所述同步信号衍生的一时间间隔内禁止所述第二运算级处理所述第一运算级的所述输出信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于IOT的私有设备触发
{Author}: U·温伯克;A·R·马多明戈;R·巴兰
{Author Address}: 德国慕尼黑
{Subsidiary Author}: 捷德移动安全德国有限责任公司
{Date}: 2024-12-27
{Notes}: CN119211920A
{Abstract}: 一种通用集成电路卡(UICC)被配置为向通信设备提供列表,该列表指示i)多个配置文件中允许通信设备访问相应的无线网络的可用配置文件,以及ii)多个配置文件中当前启用的公共网络配置文件,其中,可用配置文件至少包括指定有回退属性的私有网络配置文件。UICC从通信设备接收指示网络事件(诸如,连接丢失)的触发。响应于该触发,UICC将适当的配置文件识别为回退/锚点配置文件；禁用当前启用的网络配置文件；启用新识别的网络配置文件；以及向通信设备发送刷新命令。
{Subject}: 1.一种非暂时性计算机可读存储介质,其被配置为附接到通信设备以用于无线通信,所述存储介质包括：存储多个配置文件的存储器,所述多个配置文件中的每一个包括允许由所述通信设备访问相应的无线网络的数据；以及实现通用集成电路卡(UICC)的指令,所述指令可由一个或多个处理器执行以使得所述一个或多个处理器：向所述通信设备提供列表,所述列表指示i)所述多个配置文件中的可用配置文件,以及ii)所述多个配置文件中的当前启用的公共网络配置文件,其中,所述可用配置文件至少包括指定有回退属性的私有网络配置文件；从所述通信设备接收回退触发以启用对应于所述回退属性的回退配置文件；响应于所述回退触发：将所述私有网络配置文件识别为对应于所述回退属性的所述回退配置文件；禁用所述公共网络配置文件；启用所述私有网络配置文件；以及向所述通信设备发送刷新命令,其中,所述刷新命令用于使得所述通信设备向与所述私有网络配置文件对应的私有无线网络进行认证。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 访问非均匀存储器访问节点的应用程序编程接口
{Author}: F·V·拉梅什;V·B·科尼;J·艾弗森;N·N·昌达瓦拉;D·H·哈拉兰诺夫;M·海尔格罗夫
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2024-12-27
{Notes}: CN119201419A
{Abstract}: 本发明公开了访问非均匀存储器访问节点的应用程序编程接口,具体公开了用于访问一个或更多个非均匀存储器访问(NUMA)节点的装置、系统和技术。在至少一个实施例中,一个或更多个电路用于执行应用程序编程接口(API),以使得至少部分地基于API内的一个或更多个指示访问一个或更多个NUMA节点或分配给一个或更多个图形处理单元(GPU)的一个或更多个物理地址。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于执行应用程序编程接口API,以使得一个或更多个非均匀存储器访问NUMA节点或分配给一个或更多个图形处理单元GPU的一个或更多个物理地址至少部分地基于所述API内的一个或更多个指示而被访问。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于存储信息的应用程序编程接口
{Author}: F·V·拉梅什;V·B·科尼;J·艾弗森;N·N·昌达瓦拉;D·H·哈拉兰诺夫;M·海尔格罗夫
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2024-12-27
{Notes}: CN119201420A
{Abstract}: 本发明公开了用于存储信息的应用程序编程接口,具体公开了用于将信息存储在一个或更多个非均匀存储器访问(NUMA)存储内的装置、系统和技术。在至少一个实施例中,一个或更多个电路用于执行应用程序编程接口(API),以使得信息至少部分地基于将由API的一个或更多个用户指示的一个或更多个指示符被存储在一个或更多个NUMA存储或一个或更多个图形处理单元(GPU)物理存储内。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于执行应用程序编程接口API,以使得信息至少部分地基于将由所述API的一个或更多个用户指示的一个或更多个指示符而被存储在一个或更多个非均匀存储器访问NUMA存储或一个或更多个图形处理器单元GPU物理存储内。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于指示存储的应用程序编程接口
{Author}: F·V·拉梅什;V·B·科尼;J·艾弗森;N·N·昌达瓦拉;D·H·哈拉兰诺夫;M·海尔格罗夫
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2024-12-27
{Notes}: CN119201417A
{Abstract}: 本发明公开了用于指示存储的应用程序编程接口,具体公开了用于指示一个或更多个存储是否对应于一个或更多个非均匀存储器访问(NUMA)存储的装置、系统和技术。在至少一个实施例中,一个或更多个电路用于执行应用程序编程接口(API),以指示由API的一个或更多个用户指示的一个或更多个存储是否对应于一个或更多个NUMA存储或一个或更多个图形处理单元(GPU)存储。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于执行应用程序编程接口API,以指示由所述API的一个或更多个用户指示的一个或更多个存储是否对应于一个或更多个非均匀存储器访问NUMA存储或一个或更多个图形处理单元GPU存储。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于使得信息从位置被读取的应用程序编程接口
{Author}: F·V·拉梅什;V·B·科尼;J·艾弗森;N·N·昌达瓦拉;D·H·哈拉兰诺夫;M·海尔格罗夫
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2024-12-27
{Notes}: CN119201418A
{Abstract}: 本发明公开了用于使得信息从位置被读取的应用程序编程接口,具体公开了用于使得信息从一个或更多个非均匀存储器访问(NUMA)存储被读取的装置、系统和技术。在至少一个实施例中,一个或更多个电路用于执行应用程序编程接口(API),以使得信息至少部分地基于将由API的一个或更多个用户指示的一个或更多个指示符从一个或更多个NUMA存储或一个或更多个图形处理单元(GPU)物理存储被读取。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于执行应用程序编程接口API,以使得信息至少部分地基于将由所述API的一个或更多个用户指示的一个或更多个指示符从一个或更多个非均匀存储器访问NUMA存储或一个或更多个图形处理器单元GPU物理存储被读取。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种一体式雷达水位计
{Author}: 王秋华;朱立群;杨海龙;施江峰;王海滨;荀月奎;邢秋章;冯俊;王鹏;屠小甫
{Author Address}: 211106 江苏省南京市江宁区经济开发区韩府路8号
{Subsidiary Author}: 南京淼孚自动化有限公司
{Date}: 2024-12-27
{Notes}: CN222258402U
{Abstract}: 本实用新型公开了一种一体式雷达水位计,包括壳体、太阳能供电模块、采集处理通讯模块及雷达传感测距模块。本实用新型设备本身高度集成,无需接线即可完成自供电、自采集、自传输、自告警,并将嵌入式实时操作系统作为软件支撑平台,使得设备整体呈现出一种智能完整的工作模式,无须连接外部设备即可独立使用,安装成本极小,可快速投入使用,实现水位监测、传输、告警等功能于一体的全面的水位监测业务功能,是响应传感器智能化的创新性实践；同时,全封闭式的一体化设计使得设备接缝极少,有极高的防水、防潮、防尘、防漏电、抗振动等性能,可以在各种恶劣的水位监测环境使用。
{Subject}: 1.一种一体式雷达水位计,其特征在于,包括壳体、太阳能供电模块、采集处理通讯模块及雷达传感测距模块,所述壳体呈方形中空结构且顶部设置为开口,所述壳体在开口处设置有顶盖,所述太阳能供电模块包括第一PCB板、电源充电管理集成电路、太阳能电池板、充电控制器和蓄电池,所述第一PCB板上集成设置有电源充电管理集成电路和充电控制器,所述顶盖上设置有太阳能电池板,所述蓄电池设置于壳体内一侧,所述蓄电池一侧的壳体底部还设置有多个安装螺丝,所述采集处理通讯模块包括集成于第二PCB板上的RS485转换电路、4-20mA转换电路、NB-IoT模块、LoRa模块、采集模块、核心微处理器以及Flash存储器,所述雷达传感测距模块包括集成于第三PCB板上的发射机、接收机、雷达天线、散热模块和信号处理与变送单元,所述第一PCB板、第二PCB板和第三PCB板自上而下平行分布于壳体内另一侧并通过多个固定螺丝支撑固定在壳体底部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种消防两总线上负载设备的恒流电路
{Author}: 徐涛;于海文
{Author Address}: 075600 河北省张家口市河北涿鹿涿下路工业园
{Subsidiary Author}: 青鸟消防股份有限公司
{Date}: 2024-12-27
{Notes}: CN222259919U
{Abstract}: 本实用新型公开了一种消防两总线上负载设备的恒流电路,包括动态负载、限流电路、动态电流监测电路、恒流控制电路和电流补偿电路；限流电路的输入端连接消防两总线的正极,输出端连接所述动态负载的输入端；电流补偿电路的第一端连接消防两总线的正极,第二端连接所述动态负载的输出端；所述动态电流监测电路的输入端连接动态负载的输出端,其输出端连接到所述消防两总线的负极；所述恒流控制电路的输入端连接所述动态电流监测电路的输出端,其输出端连接到所述电流补偿电路的第三端。本实用新型通过总线上的设备均设置恒流电路,在高电平发送电流时,总线上其他设备的总电流就是稳定的,这样主机就能从总线上很好的识别这个电流信号。
{Subject}: 1.一种消防两总线上负载设备的恒流电路,其特征在于,包括：动态负载(2)、限流电路(1)、动态电流监测电路(3)、恒流控制电路(4)和电流补偿电路(5)；所述限流电路(1)的输入端连接消防两总线的正极,其输出端连接所述动态负载(2)的输入端；所述电流补偿电路(5)的第一端连接消防两总线的正极,其第二端连接所述动态负载(2)的输出端；所述动态电流监测电路(3)的输入端连接动态负载(2)的输出端,其输出端连接到所述消防两总线的负极；所述恒流控制电路(4)的输入端连接所述动态电流监测电路(3)的输出端,其输出端连接到所述电流补偿电路(5)的第三端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 通用串行总线电压放电
{Author}: A·坎梅斯拉;H·莱;P·沙阿
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 赛普拉斯半导体公司
{Date}: 2024-12-24
{Notes}: CN119182107A
{Abstract}: 提供了用于通用串行总线电压的放电的技术。确定通用串行总线电压已经超过阈值。因此,触发启动放电操作以使通用串行总线电压放电。放电操作包括根据周期性间隔将递增增加的电压参考值施加到放大器,直到达到放电触发点。放大器将电压信号输出到栅极驱动器,该栅极驱动器控制晶体管的栅极,该晶体管提供用于通用串行总线电压放电的放电路径。响应于达到放电触发点,停止施加到放大器的电压参考值的递增增加。
{Subject}: 1.一种用于通用串行总线电压的放电的方法,包括：响应于确定所述通用串行总线电压超过阈值,通用串行总线电力输送(USB-PD)控制器触发启动放电操作以使所述通用串行总线电压放电；以及所述USB-PD控制器通过以下操作来执行所述放电操作：根据周期性间隔将递增增加的电压参考值施加到放大器直到达到放电触发点,其中,所述放大器将电压信号输出到栅极驱动器,所述栅极驱动器控制晶体管的栅极以提供用于所述通用串行总线电压放电的放电路径；以及响应于达到所述放电触发点而停止施加到所述放大器的所述电压参考值的递增增加。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 动态电压频率调节控制器、操作其的方法和集成电路
{Author}: 李景洙;金秀容;李永勳;李钟振;许峻豪
{Author Address}: 韩国京畿道水原市
{Subsidiary Author}: 三星电子株式会社
{Date}: 2024-12-24
{Notes}: CN119179359A
{Abstract}: 提供了一种动态电压频率调节控制器、操作其的方法和集成电路。所述集成电路包括：至少一个子块电路,被配置为处理指令；以及DVFS控制器,被配置为：基于从由包括电源管理单元(PMU)、电力输送网络(PDN)和子块电路的整个电源系统的动态特性产生的频率响应计算的谐振频率,来控制PMU和时钟管理单元(CMU)分别控制操作电压和操作频率。
{Subject}: 1.一种集成电路,包括：至少一个子块电路,被配置为：处理指令；以及动态电压频率调节控制器,被配置为：基于从由整个电源系统的动态特性产生的频率响应计算的谐振频率,来控制电源管理单元和时钟管理单元分别控制操作电压和操作频率,整个电源系统包括电源管理单元、电力输送网络和所述至少一个子块电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电容式MEMS传感诊断模式
{Author}: P·格雷纳;E·R·巴赫;S·甘辛格;M·哈贝勒
{Author Address}: 德国诺伊比贝尔格
{Subsidiary Author}: 英飞凌科技股份有限公司
{Date}: 2024-12-24
{Notes}: CN119178536A
{Abstract}: 本公开涉及电容式MEMS传感诊断模式。一种压力传感器包括：微机电系统(MEMS)设备,具有：第一输出焊盘、第二输出焊盘,以及以桥配置布置的第一压敏电容器元件、第二压敏电容器元件、第一参考电容式元件和第二参考电容式元件；以及与所述MEMS设备进行电气通信的专用集成电路(ASIC),具有：第一输入焊盘和第二输入焊盘、包括第一输入和第二输入的测量接口、被耦合在所述第一输入焊盘和所述第二输入焊盘之间的第一开关以及被耦合在所述测量接口的所述第二输入和所述ASIC的所述第二输入焊盘之间的第二开关。
{Subject}: 1.一种压力传感器包括：微机电系统MEMS设备,包括第一输出焊盘、第二输出焊盘,和以桥配置布置的第一压敏电容器元件、第二压敏电容器元件、第一参考电容式元件和第二参考电容式元件；以及与所述MEMS设备进行电气通信的专用集成电路ASIC,包括第一输入焊盘和第二输入焊盘、包括第一输入和第二输入的测量接口、耦合在所述第一输入焊盘和所述第二输入焊盘之间的第一开关,以及耦合在所述测量接口的所述第二输入和所述ASIC的所述第二输入焊盘之间的第二开关。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于晶片级封装的多轴激光钻孔
{Author}: 吕世民
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-12-24
{Notes}: CN119181644A
{Abstract}: 本公开涉及用于晶片级封装的多轴激光钻孔。提供了一种在晶片级封装中重新定位输入/输出(I/O)接触焊盘的方法。一种制造晶片级封装的方法可以包括：在其上设置有接触焊盘的晶片上形成再分布层,其中所述晶片限定沿着其上设置有所述接触焊盘的主水平表面的平面；用多轴激光钻钻出沿着穿过所述再分布层的轴线到达所述接触焊盘的孔,其中穿过所述再分布层的所述孔的轴线相对于所述平面成既不平行又不正交的角度；以及形成接触件,所述接触件从所述接触焊盘通过穿过所述再分布层的所述孔延伸到所述再分布层上的位置。
{Subject}: 1.一种制造晶片级封装的方法,包括：在其上设置有接触焊盘的晶片上形成再分布层,其中,所述晶片限定沿着其上设置有所述接触焊盘的主水平表面的平面；用多轴激光钻钻出沿着穿过所述再分布层的轴线到达所述接触焊盘的孔,其中,穿过所述再分布层的所述孔的轴线相对于所述平面成既不平行又不正交的角度；以及形成接触件,所述接触件从所述接触焊盘通过穿过所述再分布层的所述孔延伸到所述再分布层上的与所述晶片相对的位置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件
{Author}: 柳东坤;高恩譓;李宣姃;河龙湖;黄桢元
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2024-12-24
{Notes}: CN119181694A
{Abstract}: 一种集成电路器件包括：衬底、在衬底的第一表面上在第一水平方向上延伸的鳍型有源区、在鳍型有源区上的源极/漏极区、在源极/漏极区上并电连接到源极/漏极区的有源接触、在比源极/漏极区高的垂直水平处延伸的布线、穿透源极/漏极区上的绝缘层并用作有源接触与布线之间的电连接的介质的通路接触、以及在布线和绝缘层之间并接触布线的粘合层,其中通路接触包括顶部通路接触和底部通路接触,顶部通路接触包括与底部通路接触中包括的金属不同的金属,并且布线和顶部通路接触彼此直接接触。
{Subject}: 1.一种集成电路器件,包括：衬底；鳍型有源区,在所述衬底的第一表面上在第一水平方向上延伸；在所述鳍型有源区上的源极/漏极区；有源接触,布置在所述源极/漏极区上并且电连接到所述源极/漏极区；布线,在比所述源极/漏极区的垂直水平高的垂直水平处延伸；通路接触,穿透所述源极/漏极区上的绝缘层,其中所述有源接触和所述布线通过所述通路接触电连接；以及在所述布线与所述绝缘层之间的粘合层,所述粘合层直接接触所述布线,其中所述通路接触包括顶部通路接触和底部通路接触,其中所述顶部通路接触包括与所述底部通路接触中包括的金属不同的金属,以及其中所述布线和所述顶部通路接触彼此直接接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路内模数转换器的转换启动
{Author}: S·奥利夫里;J-F·林克
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-12-24
{Notes}: CN119182405A
{Abstract}: 本公开涉及集成电路内模数转换器的转换启动。模数转换器由转换器时钟信号计时。第一时钟信号具有是转换器时钟信号的频率的倍数的频率。以第一时钟信号的节奏计时的定时器具有是转换器时钟信号的周期的倍数的定时周期。处理器被配置为基于由定时器传送的定时信号来控制转换器,并具有第一操作模式,在第一操作模式中,处理器还被配置为与转换器时钟信号同步地为定时器计时,并且基于定时信号来传送转换器的第一周期转换控制信号,第一周期转换控制信号具有是转换器时钟信号的周期的倍数的周期并且与转换器时钟信号有第一恒定相位差。
{Subject}: 1.一种集成电路,包括：所述集成电路的至少一个第一模数转换器,所述至少一个第一模数转换器被配置为由具有第一频率和第一周期的转换器时钟信号计时；所述集成电路的时钟输入端,所述时钟输入端被配置为接收具有是所述转换器时钟信号的所述第一频率的倍数的第二频率的第一时钟信号；所述集成电路的定时器,所述定时器被配置为以所述第一时钟信号的节奏计时并且具有是所述转换器时钟信号的所述第一周期的倍数的第二周期；和所述集成电路的处理器,所述处理器被配置为基于由所述定时器传送的定时信号来控制所述至少一个第一模数转换器,其中,所述处理器具有第一操作模式,在所述第一操作模式中,所述处理器还被配置为与所述转换器时钟信号同步地为所述定时器计时,并且基于所述定时信号,将第一周期转换控制信号传送到所述至少一个第一模数转换器,所述第一周期转换控制信号具有是所述转换器时钟信号的第一周期的倍数的第三周期并与所述转换器时钟信号有第一恒定相位差。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于共享器件的集成电路高效设计方法
{Author}: 石潍业;孙延辉;陈瑞;袁鹏飞;朱登基;刘斌;李世密
{Author Address}: 266071 山东省青岛市市南区延安三路109号华通中联创意产业园B2栋3层
{Subsidiary Author}: 青岛展诚科技有限公司
{Date}: 2024-12-20
{Notes}: CN118643791B
{Abstract}: 本发明提供了一种基于共享器件的集成电路高效设计方法,涉及集成电路设计技术领域,包括获取所有标准单元的关键数据信息,并进行共性分析,得到目标共性识别部分；利用所述目标共性识别部分设计初始编辑单元模板；对所述初始编辑单元模板进行仿真测试,并根据测试结果对初始编辑单元模板进行优化调整,得到可编辑单元模板；根据集成电路的设计需求,调取相匹配的可编辑单元模板进行编辑修改。通过基于抽取标准单元设计的共性部分,采用阵列形式建立可编辑模板,用于集成电路设计时编辑与套用模板,可有效实现降低原始投入成本、提高集成电路设计效率和质量的同时保证电路高效能。
{Subject}: 1.一种基于共享器件的集成电路高效设计方法,其特征在于,包括：步骤1：获取所有标准单元的关键数据信息,并进行共性分析,得到目标共性识别部分；步骤2：利用所述目标共性识别部分设计初始编辑单元模板；步骤3：对所述初始编辑单元模板进行仿真测试,并根据测试结果对初始编辑单元模板进行优化调整,得到可编辑单元模板；步骤4：根据集成电路的设计需求,调取相匹配的可编辑单元模板进行编辑修改；其中,获取所有标准单元的关键数据信息,并进行共性分析,得到目标共性识别部分,包括：获取所有标准单元的数据资料,并进行信息提取得到关键数据信息；对所述关键数据信息中除单元类型以外的其余关键数据进行共性分析,得到单元所有共性部分；利用所述关键数据信息中的单元类型划分所有标准单元,得到第一标准单元集,并标注对应单元类型；对所述第一标准单元集中的所有标准单元的关键数据信息进行共性分析,得到特定共性部分；将所述特定共性部分与单元所有共性部分汇总得到目标共性部分,并视为对应第一标准单元集的目标共性识别部分；其中,利用所述目标共性识别部分设计初始编辑单元模板,包括：通过从第一标准单元集中的标准单元提取目标共性识别部分,生成目标共性模块；利用CAD工具创建初始阵列框架,并将目标共性模块放置到初始阵列框架后添加连接线与引脚；添加并利用参数化设计功能,完成对初始编辑单元模板的设计；其中,对所述初始编辑单元模板进行仿真测试,并根据测试结果对初始编辑单元模板进行优化调整,得到可编辑单元模板,包括：步骤11：设置设定仿真输入数据与预期输出结果；步骤12：将初始编辑单元模板导入设定仿真工具,再输入设定仿真输入数据进行运行仿真,得到运行输出结果；步骤13：若运行输出结果存在错误异常报告,则判定当前仿真过程中初始编辑单元模板运行异常；根据所述错误异常报告中的错误类型、位置以及原由对初始编辑单元模板进行调整后再次进行运行仿真,得到运行输出结果；若当前运行输出结果不存在错误异常报告,则利用对运行输出结果与预期输出结果结合分析得到的性能评估结果,对初始编辑单元模板进行优化,得到可编辑单元模板；步骤14：若运行输出结果不存在错误异常报告,则判定当前仿真过程中初始编辑单元模板运行正常；利用对运行输出结果与预期输出结果结合分析得到的性能评估结果,对当前初始编辑单元模板进行优化,得到可编辑单元模板；步骤15：重复步骤11至步骤14进行不同应用场景下的预设次数的模板运行仿真与性能测试,对初始编辑单元模板迭代优化得到可编辑单元模板；步骤16：汇总不同应用场景下所有单元类型的可编辑单元模板,并创建对应标准单元编辑模板文件,一并保存至预置可编辑单元模板库。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 全速捕获下的功耗降低和有效时序例外处置
{Author}: V·N·斯瑞尼瓦桑;S·K·瓦茨;U·C·斯瑞瓦斯塔瓦
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-12-20
{Notes}: CN119167851A
{Abstract}: 本公开涉及全速捕获下的功耗降低和有效时序例外处置。更具体而言,根据实施例,提供了一种用于测试扫描链的方法。该方法包括接收第一时钟信号和第一扫描使能信号,并基于第一时钟信号和第一扫描使能信号生成第二时钟信号和第三时钟信号。第三时钟信号从第二时钟信号延迟一个时钟脉冲。第一时钟信号、第二时钟信号和第三时钟信号具有相同的占空比。该方法还包括分别向扫描链的第一扫描触发器的时钟端子和扫描使能输入端提供第二时钟信号和第二扫描使能信号。该方法还包括分别向扫描链的最后一个扫描触发器的时钟端子和扫描使能输入端提供第三时钟信号和第三扫描使能信号。
{Subject}: 1.一种控制电路,包括：第一触发器,第一触发器的数据端子被配置为接收第一扫描使能信号,第一触发器的时钟端子被配置为接收第一时钟信号,第一触发器的输出端子被配置为提供第一锁存的扫描使能信号；第一NOT门,被配置为接收第一锁存的扫描使能信号并提供反相的第一锁存的扫描使能信号；第一多路复用器,第一多路复用器的第一输入端被配置为接收第一测试控制信号,第一多路复用器的第二输入端被配置为接收第二测试控制信号,第一多路复用器的第三输入端被配置为接收第一锁存的扫描使能信号,第一多路复用器的第四输入端被配置为接收反相的第一锁存的扫描使能信号,第一多路复用器的第一选择端子被配置为接收第一选择信号,并且第一多路复用器的第二选择端子被配置为接收第二选择信号；第二多路复用器,第二多路复用器的第一输入端被配置为接收功能逻辑信号,第二多路复用器的第二输入端被配置为接收来自第一多路复用器的根据第一选择信号和第二选择信号的输出信号,并且第二多路复用器的选择端子被配置为接收第三测试控制信号；第一OR门,第一OR门的第一输入端被配置为接收第一扫描使能信号,第一OR门的第二输入端被配置为接收第四测试控制信号；第二OR门,第二OR门的第一输入端耦合到第一OR门的输出端,第二OR门的第二输入端被配置为接收来自第二多路复用器的根据第三测试控制信号的输出信号；以及第一时钟门控电路,包括耦合到第一AND门的第一锁存器,第一锁存器的数据端子耦合到第二OR门的输出端,第一锁存器的门控负置位端子被配置为接收第一时钟信号,第一时钟门控电路被配置为提供第二时钟信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 计算系统和使用计算系统的集成电路设计系统
{Author}: 郑然日;金汉京;李承权
{Author Address}: 韩国京畿道水原市
{Subsidiary Author}: 三星电子株式会社
{Date}: 2024-12-20
{Notes}: CN119167866A
{Abstract}: 提供了计算系统和使用计算系统的集成电路设计系统。所述使用计算系统的集成电路设计系统包括：处理器；以及存储器,被配置为存储指令,所述指令允许处理器执行设计集成电路的方法,集成电路包括基底、在基底的至少一部分中和在基底上的前端制程(FEOL)、以及形成在FEOL上的后端制程(BEOL),并且设计集成电路的方法包括：选择包括在BEOL中并且设置在距基底的第一层级处的第一金属层；生成设置在第一层级处的围绕第一金属层的第一阻挡层；生成设置在距基底比第一层级高的层级处的至少一个第一上阻挡层；并且生成设置在距基底比第一层级低的层级处的至少一个第一下阻挡层。
{Subject}: 1.一种使用计算系统的集成电路设计系统,所述集成电路设计系统包括：存储器,被配置为存储指令；以及处理器,被配置为执行所述指令以设计集成电路,其中,集成电路包括基底、在基底的至少一部分中和在基底上的前端制程、以及形成在前端制程上的后端制程,并且其中,当处理器执行所述指令以设计集成电路时,处理器被配置为：选择包括在后端制程中并且设置在距基底的第一层级处的第一金属层；生成设置在第一层级处并且围绕第一金属层的第一阻挡层；生成设置在距基底比第一层级高的层级处的至少一个第一上阻挡层；并且生成设置在距基底比第一层级低的层级处的至少一个第一下阻挡层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 使用多个扫描使能的测试模式生成
{Author}: S·K·瓦茨;U·C·斯瑞瓦斯塔瓦;V·N·斯瑞尼瓦桑
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-12-20
{Notes}: CN119165338A
{Abstract}: 本公开涉及使用多个扫描使能的测试模式生成。一种集成电路包括扫描触发器的第一集合和第二集合、被测电路以及控制器。第一集合中的每个扫描触发器包括耦合到第一扫描使能信号的扫描使能输入端。被测电路包括第一集合下游的逻辑元件。第二集合包括逻辑元件下游的至少一个扫描触发器。第二集合中的每个扫描触发器包括耦合到第二扫描使能信号的扫描使能输入端。控制器被配置为通过在断言第一扫描使能信号和第二扫描使能信号的同时将测试模式移入到第一集合中、发射测试模式以及在继续断言第一扫描使能信号并解除断言第二扫描使能信号的同时从第二集合捕获结果,来测试逻辑元件。
{Subject}: 1.一种集成电路,包括：扫描触发器的第一集合,第一集合中的每个扫描触发器包括耦合到第一扫描使能信号的扫描使能输入端；被测电路,包括扫描触发器的第一集合下游的逻辑元件；扫描触发器的第二集合,包括逻辑元件下游的至少一个扫描触发器,第二集合中的每个扫描触发器包括耦合到第二扫描使能信号的扫描使能输入端；以及控制器,被配置为通过以下操作来测试逻辑元件：在断言第一扫描使能信号和第二扫描使能信号两者的同时将测试模式移入到第一集合中,发射测试模式,以及在继续断言第一扫描使能信号并解除断言第二扫描使能信号的同时从第二集合捕获结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种AR眼镜
{Author}: 孙建杰;孙明晓;谢静超;徐伟东;邵建成;黄飞
{Author Address}: 266555 山东省青岛市经济技术开发区前湾港路218号
{Subsidiary Author}: 海信视像科技股份有限公司
{Date}: 2024-12-20
{Notes}: CN222213079U
{Abstract}: 本实用新型涉及显示设备技术领域,公开了一种AR眼镜,该AR眼镜包括：框架、至少一个波导片以及至少一个光机；框架包括镜框和两个镜腿,两个镜腿分别连接于镜框的两端；波导片设置于镜框上,波导片包括耦入光栅、耦出光栅和散热机构；光机设置于框架上,光机的出光口射出的光束由耦入光栅耦入波导片内,光机的外壳与波导片接触。该AR眼镜能够加快波导片的散热速度,起到良好的散热效果。
{Subject}: 1.一种AR眼镜,其特征在于,包括框架、至少一个波导片以及至少一个光机；所述框架包括镜框和两个镜腿,所述两个镜腿分别连接于所述镜框的两端；所述波导片设置于所述镜框上,所述波导片包括耦入光栅、耦出光栅和散热机构；所述光机设置于所述框架上,所述光机的出光口射出的光束由所述耦入光栅耦入所述波导片内,所述光机的外壳与所述波导片接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子装置
{Author}: 李宝男;刘旭唐;张育勋
{Author Address}: 中国台湾高雄市楠梓区经三路26号
{Subsidiary Author}: 日月光半导体制造股份有限公司
{Date}: 2024-12-17
{Notes}: CN119148835A
{Abstract}: 公开了一种电子装置。所述电子装置包含第一电子组件、第二电子组件和电路结构。所述电路结构由所述第一电子组件和所述第二电子组件支撑。所述电路结构将所述第一电子组件电连接到所述第二电子组件,且经配置以为所述第一电子组件和所述第二电子组件提供电力。
{Subject}: 1.一种电子装置,其包括：第一电子组件；第二电子组件；以及电路结构,其由所述第一电子组件和所述第二电子组件支撑,其中所述电路结构将所述第一电子组件电连接到所述第二电子组件且经配置以为所述第一电子组件和所述第二电子组件提供电力。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于谐振转换器的驱动器电路、相关集成电路、电子转换器和方法
{Author}: C·阿德拉格纳
{Author Address}: 瑞士日内瓦
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-12-17
{Notes}: CN119154648A
{Abstract}: 本公开涉及用于谐振转换器的驱动器电路、相关集成电路、电子转换器和方法。一种用于谐振转换器的驱动器电路包括：模拟零电流比较器,被配置为生成指示所述谐振转换器的谐振电流何时改变符号的第一控制信号；三角波生成器电路,被配置为在输出处提供三角波信号；以及比较电路,被配置为生成指示所述三角波信号是否达到参考阈值的第二控制信号。所述驱动器电路被配置为在连续的第一和第二开关半周期期间经由相应驱动信号驱动高侧和低侧电子开关,其中所述第一和第二开关半周期中的每一者在所述比较电路指示所述三角波信号已达到所述参考阈值时结束。
{Subject}: 1.一种用于谐振转换器的驱动器电路,包括：第一端子,被配置为向所述谐振转换器的高侧电子开关输出高侧栅极驱动信号；第二端子,被配置为向所述谐振转换器的低侧电子开关输出低侧栅极驱动信号；第三端子,被配置为接收与在所述谐振转换器的初级侧中流动的谐振电流成比例的信号；第四端子,被配置为接收基于所述谐振转换器的输出电压或输出电流的反馈信号；一模拟零电流比较器,被配置为生成第一控制信号,所述第一控制信号指示所述谐振电流何时根据在所述第三端子处接收的信号而改变符号,三角波生成器电路,被配置为提供三角波信号；以及比较电路,被配置为生成第二控制信号,所述第二控制信号指示所述三角波信号是否达到参考阈值；其中所述驱动器电路被配置为：在连续的第一开关半周期和第二开关半周期期间经由所述高侧栅极驱动信号和所述低侧栅极驱动信号驱动所述高侧电子开关和所述低侧电子开关,其中所述第一开关半周期和所述第二开关半周期中的每一者在所述比较电路指示所述三角波信号已达到所述参考阈值时结束,一旦所述第一开关半周期开始,就断开所述低侧电子开关,并且在第一延迟之后闭合所述高侧电子开关,以及一旦所述第二开关半周期开始,就断开所述高侧电子开关,并且在第二延迟之后闭合所述低侧电子开关；其中所述三角波生成器电路被配置为通过以下方式在所述第一开关半周期以及所述第二开关半周期中的每一者中生成所述三角波信号：在从相应半周期开始的时刻开始并且在所述第一控制信号指示所述谐振电流已经改变符号的时刻结束的第一间隔中,以第一斜率增加所述三角波信号,以及在从所述第一控制信号指示所述谐振电流已经改变符号的时刻开始并且在所述第二控制信号指示所述三角波信号已经达到所述参考阈值的时刻结束的第二间隔中,以第二斜率减小所述三角波信号；其中所述第一斜率具有通过将负的第一值与正的第二值求和而获得的正值,并且所述第二斜率具有对应于所述第一负值的负值,其中所述第一值的绝对值小于所述第二值的绝对值,并且所述第一值与所述反馈信号成比例。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路装置和振荡器
{Author}: 宇野智博
{Author Address}: 日本东京都
{Subsidiary Author}: 精工爱普生株式会社
{Date}: 2024-12-17
{Notes}: CN119154805A
{Abstract}: 提供集成电路装置和振荡器,能够降低由于连接盘与晶体管之间的寄生电阻而使流过晶体管的电流下降的可能性。集成电路装置包含：第1连接盘,其被提供电源电压和接地电压中的一方；第2连接盘,其被提供所述电源电压和所述接地电压中的另一方；第1晶体管,其具有被输入温度控制信号的第1栅极、与所述第1连接盘电连接的第1漏极、以及与所述第2连接盘电连接的第1源极；第1漏极连接用通孔布线,其是将所述第1连接盘和所述第1漏极电连接的通孔布线；第1源极连接用通孔布线,其是将所述第2连接盘和所述第1源极电连接的通孔布线,在俯视时,所述第1漏极与所述第1连接盘重叠,所述第1源极与所述第2连接盘重叠。
{Subject}: 1.一种集成电路装置,其包含：第1连接盘,其被提供电源电压和接地电压中的一方；第2连接盘,其被提供所述电源电压和所述接地电压中的另一方；第1晶体管,其具有被输入温度控制信号的第1栅极、与所述第1连接盘电连接的第1漏极、以及与所述第2连接盘电连接的第1源极；第1漏极连接用通孔布线,其是将所述第1连接盘和所述第1漏极电连接的通孔布线；第1源极连接用通孔布线,其是将所述第2连接盘和所述第1源极电连接的通孔布线,在俯视时,所述第1漏极与所述第1连接盘重叠,所述第1源极与所述第2连接盘重叠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 信号校准链路、发射链路及方法、收发链路、集成电路
{Author}: 张展;陈嘉澍
{Author Address}: 201210 上海市浦东新区中国(上海)自由贸易试验区盛夏路666号E栋901室
{Subsidiary Author}: 加特兰微电子科技(上海)有限公司
{Date}: 2024-12-17
{Notes}: CN119154896A
{Abstract}: 一种信号校准链路、发射链路及方法、收发链路、集成电路,所述信号发射主通路用于根据补偿系数对产生的信号进行补偿操作后生成射频发射信号,以用于实现目标探测和/或通信,其中：所述信号校准链路,被配置为用于获取当前补偿系数下信号发射主通路当前的观测信息；以及,在当前的观测信息满足迭代条件时,将当前的补偿系数作为所述信号发射链路补偿操作使用的补偿系数；否则,对当前的补偿系数进行迭代直到所得到的观测信息满足所述迭代条件为止。
{Subject}: 1.一种信号发射主通路的信号校准链路,其中所述信号发射主通路用于根据补偿系数对产生的信号进行补偿操作后生成射频发射信号,以用于实现目标探测和/或通信,其中：所述信号校准链路,被配置为用于获取当前补偿系数下信号发射主通路当前的观测信息；以及,在当前的观测信息满足迭代条件时,将当前的补偿系数作为所述信号发射链路补偿操作使用的补偿系数；否则,对当前的补偿系数进行迭代直到所得到的观测信息满足所述迭代条件为止。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 校准链路、信号发射链路、集成电路、电磁波器件和设备
{Author}: 张展;陈嘉澍;张立基
{Author Address}: 201210 上海市浦东新区中国(上海)自由贸易试验区盛夏路666号E栋901室
{Subsidiary Author}: 加特兰微电子科技(上海)有限公司
{Date}: 2024-12-17
{Notes}: CN119154897A
{Abstract}: 一种校准链路、信号发射链路、集成电路、电磁波器件和设备。该校准链路用于对用于发射射频信号的发射主通路进行校准；其中所述发射主通路包括与发射天线相连的发射单元,所述校准链路集成于包括有所述发射主通路的集成电路中；其中,所述校准链路连接至所述发射单元与所述发射天线之间,可配置为用于对所述发射单元输出的射频信号进行校准；所述发射单元,可配置为用于基于所述校准链路得到的校准信息完成校准操作,其中校准后的发射单元输出的射频信号通过所述发射天线辐射至预定区域。
{Subject}: 1.一种校准链路,其特征在于,所述校准链路用于对用于发射射频信号的发射主通路进行校准；其中所述发射主通路包括与发射天线相连的发射单元,所述校准链路集成于包括有所述发射主通路的集成电路中；其中,所述校准链路包括校准单元,其中所述校准单元连接至所述发射单元与所述发射天线之间,可配置为用于对所述发射单元输出的射频信号进行校准；所述发射单元,可配置为用于基于所述校准链路得到的校准信息完成校准操作,其中校准后的发射单元输出的射频信号通过所述发射天线辐射至预定区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 信号校准链路、发射链路及方法、收发链路、集成电路
{Author}: 张展;陈嘉澍
{Author Address}: 201210 上海市浦东新区中国(上海)自由贸易试验区盛夏路666号E栋901室
{Subsidiary Author}: 加特兰微电子科技(上海)有限公司
{Date}: 2024-12-17
{Notes}: CN119154898A
{Abstract}: 一种信号校准链路、发射链路及方法、收发链路、集成电路,所述信号发射主通路用于根据补偿系数对产生的信号进行补偿操作后生成射频发射信号,以用于实现目标探测和/或通信,其中：所述信号校准链路,被配置为用于确定在数值不同的初始补偿系数h(0)、第一补偿系数h(1)以及第二补偿系数h(2)的条件下信号发射主通路对应的初始观测信息O(0)、第一观测信息O(1)以及第二观测信息O(2)；利用初始观测信息O(0)、第一观测信息O(1)和第二观测信息O(2),确定第三补偿系数h(3),作为所述信号发射链路补偿操作使用的补偿系数。
{Subject}: 1.一种信号发射主通路的信号校准链路,其中所述信号发射主通路用于根据补偿系数对产生的信号进行补偿操作后生成射频发射信号,以用于实现目标探测和/或通信,其中：所述信号校准链路,被配置为用于确定在数值不同的初始补偿系数h(0)、第一补偿系数h(1)以及第二补偿系数h(2)的条件下信号发射主通路对应的初始观测信息O(0)、第一观测信息O(1)以及第二观测信息O(2)；利用初始观测信息O(0)、第一观测信息O(1)和第二观测信息O(2),确定第三补偿系数h(3),作为所述信号发射链路补偿操作使用的补偿系数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 信号发射链路及方法、收发链路、集成电路及电磁波器件
{Author}: 张展;陈嘉澍
{Author Address}: 201210 上海市浦东新区中国(上海)自由贸易试验区盛夏路666号E栋901室
{Subsidiary Author}: 加特兰微电子科技(上海)有限公司
{Date}: 2024-12-17
{Notes}: CN119154899A
{Abstract}: 一种信号发射链路及方法、收发链路、集成电路及电磁波器件,所述信号发射链路包括集成于同一集成电路中的信号发射主通路和信号校准链路；其中：所述信号校准链路被配置为用于对所述信号发射主通路进行校准以获取补偿信息；以及所述信号发射主通路被配置为用于根据所述补偿信息进行补偿操作后生成射频发射信号,以用于实现目标探测和/或通信。
{Subject}: 1.一种信号发射链路,其特征在于,包括集成于同一集成电路中的信号发射主通路和信号校准链路；其中：所述信号校准链路被配置为用于对所述信号发射主通路进行校准以获取补偿信息；以及所述信号发射主通路被配置为用于根据所述补偿信息进行补偿操作后生成射频发射信号,以用于实现目标探测和/或通信。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 校准链路、信号传输链路、集成电路、电磁波器件和设备
{Author}: 张展;陈嘉澍;张立基
{Author Address}: 201210 上海市浦东新区中国(上海)自由贸易试验区盛夏路666号E栋901室
{Subsidiary Author}: 加特兰微电子科技(上海)有限公司
{Date}: 2024-12-17
{Notes}: CN119154900A
{Abstract}: 一种校准链路、信号传输链路、集成电路、电磁波器件和设备。所述信号传输主通路用于传输电磁波信号,所述校准链路集成在包括所述信号传输主通路的集成电路中,所述校准链路至少连接至所述信号传输主通路与所述信号传输主通路对应的天线之间；其中：所述校准链路,可配置为用于对信号传输主通路进行校准,得到校准信息；其中,所述信号传输主通路,可配置为用于基于所述校准链路得到的校准信息进行校准操作,其中校准后的信号传输主通路传输电磁波信号。
{Subject}: 1.一种信号传输主通路的校准链路,其特征在于,所述信号传输主通路用于传输电磁波信号,所述校准链路集成在包括所述信号传输主通路的集成电路中,所述校准链路至少连接至所述信号传输主通路与所述信号传输主通路对应的天线之间；其中：所述校准链路,可配置为用于对信号传输主通路进行校准,得到校准信息；其中,所述信号传输主通路,可配置为用于基于所述校准链路得到的校准信息进行校准操作,其中校准后的信号传输主通路传输电磁波信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路半导体器件
{Author}: 韩成奎;申宪宗;朴葰颖;李上羲;张在兰;郑旻基
{Author Address}: 韩国
{Subsidiary Author}: 三星电子株式会社
{Date}: 2024-12-17
{Notes}: CN119155987A
{Abstract}: 一种集成电路半导体器件,包括：基底层,包括第一表面和第二表面；栅极结构,在基底层的第一表面上；第一源漏区,在栅极结构的一侧上；第二源漏区,在栅极结构的另一侧上；第一占位部,在第一源漏区的下部中的基底层中,并且电连接到第一源漏区；第二占位部,在第二源漏区的下部中的基底层中；以及金属电力轨,在基底层的第二表面上的第一占位部和第二占位部上,并且电连接到第一占位部。
{Subject}: 1.一种集成电路半导体器件,包括：基底层,包括第一表面和与所述第一表面相对的第二表面；栅极结构,在所述基底层的所述第一表面上；第一源漏区,在所述栅极结构的第一侧上；第二源漏区,在所述栅极结构的第二侧上；第一占位部,设置在所述第一源漏区的下部中的所述基底层中,并且电连接到所述第一源漏区；第二占位部,设置在所述第二源漏区的下部中的所述基底层中；金属电力轨,在所述基底层的所述第二表面上设置在所述第一占位部和所述第二占位部上,并且电连接到所述第一占位部；以及源漏金属布线层,在所述基底层的所述第一表面上电连接到所述第二源漏区。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于在集成电路测试系统中检测探针着陆的技术
{Author}: J·S·维克斯;S·索曼尼;B·蒂利;M·伯克迈尔;R·斯托克普
{Author Address}: 美国俄勒冈州
{Subsidiary Author}: FEI公司
{Date}: 2024-12-13
{Notes}: CN119125834A
{Abstract}: 用于在集成电路测试系统中检测探针着陆的技术。用于检测探针尖端与样本表面之间的接触的系统、方法和技术。一种方法可以包括使用具有抖动频率的周期性运动在与表面基本平行的平面中抖动探针。该方法可以包括朝向探针的区域引导带电粒子束。该方法可以包括至少部分地基于带电粒子束与探针的区域之间的相互作用来生成描述探针的周期性运动的检测器数据。该方法可以包括使探针朝向表面移位。该方法还可以包括使用检测器数据来检测探针与表面之间的接触。
{Subject}: 1.一种用于检测探针尖端与样本表面之间的接触的计算机实现的方法,所述方法包括：使用具有抖动频率的周期性运动在与表面基本平行的平面中抖动探针；朝向所述探针的区域引导带电粒子束；至少部分地基于所述带电粒子束与所述探针的区域之间的相互作用来生成描述所述探针的周期性运动的检测器数据；朝向所述表面移位所述探针；以及使用所述检测器数据来检测所述探针与所述表面之间的接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 包括背面配电网络结构的集成电路器件及其形成方法
{Author}: 李钟振;徐康一;朴判济;金泰善;洪元赫
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2024-12-13
{Notes}: CN119133178A
{Abstract}: 提供了集成电路器件及其形成方法。集成电路器件可以包括：晶体管,该晶体管包括在水平方向上彼此间隔开的第一源极/漏极区和第二源极/漏极区；背面配电网络结构(BSPDNS)；在第一源极/漏极区和第二源极/漏极区与BSPDNS之间的基板；在基板中并被第一源极/漏极区重叠的背面接触；在基板中并被第二源极/漏极区重叠的占位器；以及在背面接触和占位器之间在基板中的腔。
{Subject}: 1.一种集成电路器件,包括：晶体管,包括在水平方向上彼此间隔开的第一源极/漏极区和第二源极/漏极区；背面配电网络结构(BSPDNS)；基板,在所述第一源极/漏极区和所述第二源极/漏极区与所述背面配电网络结构之间；背面接触,在所述基板中并且被所述第一源极/漏极区重叠；占位器,在所述基板中并且被所述第二源极/漏极区重叠；以及在所述背面接触和所述占位器之间在所述基板中的腔。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路装置和制造该集成电路装置的方法
{Author}: 李洋熙;朴钟爀;朴慧圣;姜昇芝;金成垠;李东源;韩珠妍
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2024-12-13
{Notes}: CN119136539A
{Abstract}: 公开了一种集成电路装置和一种制造集成电路装置的方法。该集成电路装置包括：衬底,其具有存储器单元区域和在存储器单元区域周围延伸的外围电路区域；单元晶体管,其位于存储器单元区域中；以及外围电路晶体管,其位于外围电路区域中。该装置还包括：电容器结构,其包括单元晶体管上的下电极、下电极的表面上的电介质层、电介质层上的上材料层、以及上材料层上的金属板层；层间绝缘层,其在存储器单元区域中位于金属板层上并且在外围电路区域中位于外围电路晶体管上；以及蚀刻停止图案,其在存储器单元区域和外围电路区域的边界部分处位于层间绝缘层中。蚀刻停止图案与金属板层的侧壁横向间隔开并且竖直地延伸。
{Subject}: 1.一种集成电路装置,包括：衬底,其具有存储器单元区域和当在平面图中观看时在所述存储器单元区域周围延伸的外围电路区域；多个单元晶体管,其位于所述存储器单元区域中；外围电路晶体管,其位于所述外围电路区域中；电容器结构,其包括所述多个单元晶体管上的下电极、所述下电极的表面上的电介质层、所述电介质层上的上材料层、以及所述上材料层上的金属板层；层间绝缘层,其在所述存储器单元区域中位于所述金属板层上,并且在所述外围电路区域中位于所述外围电路晶体管上；以及蚀刻停止图案,其在所述存储器单元区域和所述外围电路区域的边界部分处位于所述层间绝缘层中,所述蚀刻停止图案在与所述衬底的上表面平行的第一方向上与所述金属板层的侧壁间隔开,并且在与所述第一方向垂直的第二方向上延伸。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 信息处理装置、方法、以及系统
{Author}: 竹冈航司
{Author Address}: 日本爱知县
{Subsidiary Author}: 丰田自动车株式会社
{Date}: 2024-12-10
{Notes}: CN119110286A
{Abstract}: 本公开提供能够通过提供预定的服务的服务器来确定信息处理装置的当前的所有者的信息处理装置、方法以及系统。信息处理装置具备：eUICC,其对向第一通信系统的连接中使用的第一配置文件信息进行保持；控制部,其执行使用第一配置文件信息来向第一通信系统进行连接的操作。控制部还执行如下操作：从预定的认证局取得针对被用于由第一服务器实施的认证的第一认证信息而证明其为第一所有者的信息的第一电子证书；将第一认证信息和第一电子证书储存在eUICC中；使用第一认证信息和第一电子证书而接受由第一服务器实施的认证。在eUICC中储存有默认配置文件,在信息处理装置以新品或二手方式被销售的期间,信息处理装置使用默认配置文件来向第一通信系统连接。
{Subject}: 1.一种信息处理装置,具备：嵌入式通用集成电路卡,其对在向第一通信系统的连接中被使用、并与信息处理装置的第一所有者被建立了对应关系的第一配置文件信息进行保持；控制部,其执行使用所述第一配置文件信息来向所述第一通信系统进行连接的操作,所述控制部还执行如下操作,即：从预定的认证局取得第一电子证书,所述第一电子证书为针对于在由被所述第一通信系统所信任的第一服务器所实施的认证中被使用的与所述第一配置文件信息相对应的第一认证信息,而证明该第一认证信息为所述第一所有者的信息的电子证书；将所述第一认证信息和所述第一电子证书储存在所述嵌入式通用集成电路卡中；并且使用所述第一认证信息和所述第一电子证书而接受由所述第一服务器所实施的认证。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 无玻璃晶片级光学传感器封装的传感器保护
{Author}: 郭怡茵
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-12-10
{Notes}: CN119108452A
{Abstract}: 本公开涉及无玻璃晶片级光学传感器封装的传感器保护。提供了一种无玻璃晶片级光学传感器半导体封装。示例的制造无玻璃晶片级光学传感器封装的方法包括：在晶片上形成至少部分地包围一个或多个光学传感器的一个或多个坝体；经由所述一个或多个坝体将晶片支撑在载体基板上；通过以下步骤在晶片上形成用于所述一个或多个光学传感器中的每个光学传感器的晶片级光学传感器集成电路：对晶片执行穿硅通孔工艺；在晶片上形成隔离层；以及对晶片执行钝化操作；将晶片从载体基板上移除；以及切单每个晶片级光学传感器集成电路。
{Subject}: 1.一种制造无玻璃晶片级光学传感器封装的方法,包括：在晶片上形成至少部分地包围一个或多个光学传感器的一个或多个坝体；经由所述一个或多个坝体将晶片支撑在载体基板上；通过以下步骤在晶片上形成用于所述一个或多个光学传感器中的每个光学传感器的晶片级光学传感器集成电路：对晶片执行穿硅通孔工艺；在晶片上形成隔离层；以及对晶片执行钝化操作；将晶片从载体基板上移除；以及切单每个晶片级光学传感器集成电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 使用神经网络生成合成数据
{Author}: S·沙赫;N·普里;任育卓;R·B·谢蒂;聂维梨;A·瓦达特;A·阿南德库玛
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2024-12-10
{Notes}: CN119106706A
{Abstract}: 本发明公开了使用神经网络生成合成数据,具体公开了装置、系统和技术使用一个或更多个第一神经网络来生成一个或更多个合成数据以至少部分地基于一个或更多个第二神经网络的一个或更多个性能度量来训练一个或更多个第二神经网络。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于使用一个或更多个第一神经网络训练一个或更多个第二神经网络来根据一个或更多个性能度量执行。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种激光发射装置机箱外壳通风散热结构
{Author}: 姜春福;沈陈诚;闫梦龙;孙亚男
{Author Address}: 250100 山东省济南市历城区王舍人街道工业北路矿源路9号
{Subsidiary Author}: 山东济钢空天产业发展有限公司
{Date}: 2024-12-10
{Notes}: CN222146830U
{Abstract}: 本实用新型提供了一种激光发射装置机箱外壳通风散热结构,属于激光发射装置技术领域。通过以下技术方案实现：壳体侧壁上部设置有上风口,壳体底部设置有下风口,所述上风口连接有出风罩,所述出风罩侧壁设置有出风口,所述下风口固定有进气格栅,所述下风口一侧设置有滑动凹槽,下风口两侧壳体设置有滑动槽,所述滑动槽延伸至滑动凹槽两侧,所述盖板滑动连接于滑动槽。本实用新型保证防雨防尘的同时,又能保证光学镜片和集成电路、控制芯片的稳定性和长寿命。可以根据需要控制装置内部温度,如外界温度高时加大热量排放,外界温度低时减小热量散失,确保光学镜片和集成电路、控制芯片工作在正常的温度范围。
{Subject}: 1.一种激光发射装置机箱外壳通风散热结构,其特征在于,壳体(1)侧壁上部设置有上风口(2),壳体(1)底部设置有下风口(3),所述上风口(2)连接有出风罩(23),所述出风罩(23)侧壁设置有出风口(231),所述下风口(3)固定有进气格栅(31),所述下风口(3)一侧设置有滑动凹槽(35),下风口(3)两侧壳体(1)设置有滑动槽(36),所述滑动槽(36)延伸至滑动凹槽(35)两侧,盖板(34)滑动连接于滑动槽(36)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 调节器和包括该调节器的电力管理集成电路
{Author}: 柳奇英
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2024-12-06
{Notes}: CN119088146A
{Abstract}: 一种调节器,包括：参考电压生成电路,根据动态控制信号生成与第一参考电压不同的第二参考电压；误差放大器,被配置为基于所述第二参考电压和输出节点处的调节电压产生误差电压；功率晶体管,包括连接到所述误差放大器的栅极端子并接收输入电压以基于所述误差电压将所述调节电压输出到所述输出节点,动态电压缩放(DVS)电路,连接到所述参考电压生成电路和所述输出节点,并将所述调节电压降至所述第二参考电压,以及控制电路,从处理器接收断电信号,并在所述调节电压通过所述DVS电路降至所述第二参考电压时关断所述功率晶体管。
{Subject}: 1.一种调节器,包括：参考电压生成电路,被配置为根据动态控制信号生成与第一参考电压不同的第二参考电压；误差放大器,被配置为基于所述第二参考电压及输出节点处的调节电压而产生误差电压；功率晶体管,包括栅极端子,所述栅极端子连接到所述误差放大器且被配置为接收输入电压以基于所述误差电压将所述调节电压输出到所述输出节点；动态电压缩放DVS电路,连接到所述参考电压生成电路及所述输出节点且被配置为将所述调节电压降至所述第二参考电压；和控制电路,被配置为从处理器接收断电信号且进一步被配置为在所述调节电压通过所述DVS电路下降到所述第二参考电压时关断所述功率晶体管。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有微型集成电路的晶圆
{Author}: 郭修邑;罗锦宏;陈柏羽
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 隆达电子股份有限公司
{Date}: 2024-12-06
{Notes}: CN119092618A
{Abstract}: 本发明公开一种具有微型集成电路的晶圆,包含透明基板以及多个微型元件。微型元件分别通过多个透明粘着层固定至透明基板上。每个微型元件包含接合垫以及蚀刻停止层,接合垫与所述透明粘着层直接接触,蚀刻停止层位于所述微型元件相对于接合垫的另一侧。
{Subject}: 1.一种具有微型集成电路的晶圆,包括：透明基板；以及多个微型元件,分别通过多个透明粘着层固定至该透明基板上；其中每个微型元件包括：接合垫,与所述透明粘着层直接接触；以及蚀刻停止层,位于所述微型元件相对于该接合垫的另一侧。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 主动降噪集成电路与主动降噪方法以及主动降噪耳机
{Author}: 许肇凌;漆力文;陈凯昇
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 达发科技股份有限公司
{Date}: 2024-12-03
{Notes}: CN119068859A
{Abstract}: 本发明关于一种可堆叠至少一抗噪信号与至少一非抗噪信号的主动降噪集成电路、方法及使用其的主动降噪耳机,此主动降噪方法适用于具有至少一主动降噪滤波单元以及至少一非主动降噪滤波单元的音频播放装置,且包含：提取非主动降噪滤波单元所输出的非抗噪信号；将非抗噪信号根据物理通道的转移函数以及主动降噪滤波单元的运算,产生解耦合信号；将主动降噪滤波单元的抗噪信号与解耦合信号进行信号叠加；以及基于叠加后的信号与音频信号来进行音频播放,藉以消除噪声。
{Subject}: 1.一种可堆叠至少一抗噪信号与至少一非抗噪信号的主动降噪集成电路,包含：第一路径,输出第一路径非抗噪信号,其中该第一路径非抗噪信号受物理通道转换为第一信号,该第一路径包含：非主动降噪滤波单元,用以产生非抗噪信号；第二路径,接收含有该第一信号的成分的误差信号,并且输出第二路径抗噪信号至该物理通道,该第二路径包含：主动降噪滤波单元,用以产生抗噪信号,其中该抗噪信号衍生出该第二路径抗噪信号；以及第一解耦合单元,用以基于该非抗噪信号移除该第二路径中该第一信号的成分。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于电气规则检测实现定位集成电路设计缺陷的方法
{Author}: 韦欣;孙延辉;周静;栗先锋;马胜军;朱登基;石潍业
{Author Address}: 266071 山东省青岛市市南区延安三路109号华通中联创意产业园B2栋3层
{Subsidiary Author}: 青岛展诚科技有限公司
{Date}: 2024-12-03
{Notes}: CN118641931B
{Abstract}: 本发明提供基于电气规则检测实现定位集成电路设计缺陷的方法,涉及缺陷定位技术领域,包括：获取目标集成电路进行电路设计的设计需求及对应电气规则标准,确定电路设计对应的第一电气规则；将第一电气规则输入到对应检测工具从而对目标集成电路进行实时检测：基于实时检测结果进行第一分析,从而确定目标集成电路的第一缺陷定位；获取第一缺陷定位对应设计信息,并基于设计信息及对应缺陷类型进行缺陷修正,从而对目标集成电路进行智能优化。通过对集成电路的需求进行分析,从而确定对应电气规则,并进行电路检验,确定缺陷定位,可以使得电气规则更能够满足目标集成电路的需求,从而能够更加精准的实现缺陷定位。
{Subject}: 1.基于电气规则检测实现定位集成电路设计缺陷的方法,其特征在于,包括：步骤1：获取目标集成电路进行电路设计的设计需求及对应电气规则标准,确定电路设计对应的第一电气规则；步骤2：将第一电气规则输入到对应检测工具从而对目标集成电路进行实时检测：步骤3：基于实时检测结果进行第一分析,从而确定目标集成电路的第一缺陷定位；步骤4：获取第一缺陷定位对应设计信息,并基于设计信息及对应缺陷类型进行缺陷修正,从而对目标集成电路进行智能优化；其中,获取目标集成电路进行电路设计的设计需求及对应电气规则标准,确定电路设计对应的第一电气规则,包括：步骤11：获取目标集成电路进行电路设计的设计需求,从而确定目标集成电路的电路拓扑结构,同时获取进行电路设计的电气规则标准,并进行数据处理,得到第一参考数据集合；步骤12：基于目标集成电路的电路外部环境、预设电路功耗及预设电路效率进行数据处理,从而得到第二参考数据集合；步骤13：基于第一参考数据集合及第二参考数据集合确定目标集成电路进行电路设计的第一电气规则；其中,将第一电气规则输入到对应检测工具从而对集成电路设计进行实时检测,包括：步骤21：基于第一电气规则在对应检测工具中设置电气规则检测属性,并基于电路设计的设计需求在对应检测工具中设置标准检测参数及标准检测阈值,得到第一检测工具；步骤22：基于目标集成电路的待检测性能进行综合得到目标集成电路的第一检测集合；步骤23：基于第一检测工具对第一检测集合中每一待检测性能进行实时检测,从而得到目标集成电路的初始检测结果；步骤24：基于预设电路仿真模拟工具对目标集成电路进行仿真模拟,从而得到目标集成电路的仿真检测结果；步骤25：将初始检测结果与仿真检测结果进行综合,并进行结果优化,得到目标集成电路设计的实时检测结果；其中,基于目标集成电路的待检测性能进行综合得到目标集成电路的第一检测集合,包括：步骤221：获取目标集成电路的实时电路运行图像,并提取实时电路运行图像中所有像素点的初始特征信息；步骤222：基于待检测性能的性能类型从每一像素点的初始特征信息中提取检测相关信息,得到第一特征信息；步骤223：将目标集成电路的每一像素点的第一特征信息综合得到目标集成电路的第一检测集合；其中,基于实时检测结果进行第一分析,从而确定目标集成电路的第一缺陷定位,包括：步骤31：基于实时检测结果与标准检测参数得到第一检测比较表；步骤32：将第一检测比较表中对应性能类型的实时检测结果与标准检测参数进行逐一比较,从而确定第一比较差值；步骤33：将第一比较差值与对应性能类型的最大可误差差值进行比较,从而提取大于最大可误差差值的第一比较差值,得到第二比较差值集合；步骤34：从第一检测比较表中提取第二比较差值集合对应的实时检测子结果及对应性能类型,得到第一缺陷检测集合；步骤35：提取第一缺陷检测集合中每一缺陷检测子结果的缺陷位置及缺陷影响范围,并基于对应第二比较差值从缺陷数据库中筛选对应差值的缺陷原因,从而结合对应缺陷位置及缺陷影响范围得到第二缺陷检测集合；其中,第二缺陷检测集合中每一子集合包含同一缺陷检测子结果的缺陷位置、缺陷影响范围及对应缺陷原因；步骤36：基于第二缺陷检测集合中每一第二缺陷检测子集合的缺陷位置、缺陷影响范围及对应缺陷原因进行数据处理及转化,从而确定每一第二缺陷检测子集合的第二缺陷指数；步骤37：基于第二缺陷指数对第二缺陷检测集合中每一第二缺陷检测子集合进行排序,得到第二有序缺陷检测集合；步骤38：基于第二有序缺陷检测集合中每一第二缺陷检测子集合对应缺陷位置,得到有序的第一缺陷定位集合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有供电电压检测器的集成电路
{Author}: M·哈里什拜尼兰贾尼;R·纳尔瓦尔;P·K·萨意尼
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-12-03
{Notes}: CN119064664A
{Abstract}: 本公开涉及具有供电电压检测器的集成电路。集成电路的供电电压检测器能够在启动时以高速和低总功耗检测供电电压的状态。供电电压检测器包括基于供电电压的当前状态来产生输出电压的比较器。比较器包括启动电流提升器,所述启动电流提升器在所述供电电压上升时产生用于所述比较器的补充电流。当供电电压达到预期稳态值或预期稳态值的选定的一小部分或一部分时,电流提升器的启动停止产生补充电流。
{Subject}: 1.一种方法,包括：在集成电路的供电电压检测器的比较器处接收供电电压；利用第一启动电流提升器,在所述比较器的第一级中产生第一补充电流；响应于所述供电电压达到阈值电压而停止产生所述第一补充电流；和利用所述比较器产生指示所述供电电压的状态的输出电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 自测试和生产测试时间缩短的TVF迁移覆盖
{Author}: V·N·斯瑞尼瓦桑;M·沙尔马;J·M·乔治;U·C·斯瑞瓦斯塔瓦
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-12-03
{Notes}: CN119064751A
{Abstract}: 本公开涉及自测试和生产测试时间缩短的TVF迁移覆盖。根据实施例,提供了一种用于测试三重表决触发器(TVF)的方法。所述方法包括：由控制电路分别向所述TVF的第一扫描触发器和第三扫描触发器提供第一扫描使能信号和第二扫描使能信号；在所述TVF的所述第二扫描触发器处接收第三扫描使能信号；向所述第一扫描触发器、所述第二扫描触发器和所述第三扫描触发器提供扫描输入信号；控制所述第一扫描使能信号、所述第二扫描使能信号和所述第三扫描使能信号；在所述TVF的输出端处接收扫描输出信号；和基于所述扫描输出信号和对所述第一扫描使能信号、所述第二扫描使能信号和所述第三扫描使能信号的控制来确定所述TVF是否遭遇故障。
{Subject}: 1.一种集成电路,所述集成电路包括：控制电路,所述控制电路包括第一触发器、第二触发器、第一或门和第二或门,每个触发器的输出端耦接到其相应的输入端,每个触发器的复位端子被配置为接收扫描模式信号,所述第一触发器的扫描输入端子被配置为接收扫描输入信号,所述第一或门的第一输入端耦接到所述第一触发器的输出端,所述第一或门的第二输入端耦接到扫描使能信号,所述第二或门的第一输入端耦接到所述第二触发器的输出端,所述第二或门的第二输入端耦接到所述扫描使能信号,并且所述第一触发器的输出端耦接到所述第二触发器的扫描输入端子；和三重表决触发器,所述三重表决触发器包括数量为N的扫描触发器,N是大于或等于3的奇数,N个扫描触发器包括第一扫描触发器、第二扫描触发器和第三扫描触发器,所述第一扫描触发器具有与所述第二扫描触发器的扫描输入端耦接的输出端和与所述控制电路的所述第一或门的输出端子耦接的扫描使能输入端,所述第三扫描触发器具有与所述第二扫描触发器的输出端耦接的扫描输入端和与所述控制电路的所述第二或门的输出端子耦接的扫描使能输入端,所述控制电路被配置为基于所述扫描使能信号和所述扫描模式信号来控制所述第一扫描触发器的所述扫描使能输入端和所述第三扫描触发器的所述扫描使能输入端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于检测上电复位阈值的方法以及装置
{Author}: S·佩滕依;L·布里安
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-12-03
{Notes}: CN119064752A
{Abstract}: 本公开涉及用于检测上电复位阈值的方法以及装置。公开了一种用于间接测试集成电路(IC)内上电复位(POR)信号的产生的测试电路。测试电路包括：开关,开关被配置为响应于IC的启动而选择性地将内部电路与IC的测试引脚断开；多个电阻器,所述多个电阻器连接在测试引脚与相应的多个开关之间,所述相应的多个开关被配置为响应于相应的控制信号而选择性地将所述多个电阻器中的电阻器连接到地；以及控制电路,控制电路被配置为通过基于产生POR信号的生成所根据的多个信号的状态选择性地操作所述多个开关而在测试引脚处产生指示POR信号的产生的状态的电阻。
{Subject}: 1.一种测试电路,用于间接测试集成电路IC内上电复位POR信号的生成,所述测试电路包括：开关,被配置为响应于IC的启动而选择性地将内部电路与IC的测试引脚断开；多个电阻器,连接在测试引脚与相应的多个开关之间,所述相应的多个开关被配置为响应于相应的控制信号而选择性地将所述多个电阻器中的电阻器连接到地；以及控制电路,被配置为通过基于由其生成POR信号的多个信号的状态选择性地操作所述多个开关来在测试引脚处生成指示POR信号的生成的状态的电阻。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 参考电路
{Author}: E·阿卜杜勒巴迪;T·罗拉斯
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2024-12-03
{Notes}: CN119065435A
{Abstract}: 本文所公开的实施例涉及由集成电路产生的参考信号。在实例中,提供参考电路(100)。参考电路(100)包含第一晶体管(110)、第二晶体管(125)和运算放大器(120)。所述第一晶体管(110)包含：输入,其经配置以耦合到电压供应器；输出,其耦合到第一电阻器(116)和第二电阻器(115)；以及控制,其耦合到运算放大器(120)的输出。所述第一电阻器(116)与第三电阻器(130)串联耦合,且所述第二电阻器(115)与所述第二晶体管(125)串联耦合。所述第二晶体管(125)包含与所述第二电阻器(115)耦合的输入和控制以及耦合到接地的输出。运算放大器(120)包含耦合在所述第一电阻器(116)与第三电阻器(130)之间以及所述第二电阻器(115)与第二晶体管(125)之间的输入。
{Subject}: 1.一种参考电路,其包括：第一晶体管；第二晶体管；以及运算放大器；其中所述第一晶体管包含经配置以耦合到电压供应器的输入、耦合到第一电阻器和第二电阻器的输出以及耦合到所述运算放大器的输出的控制,其中所述第一电阻器与第三电阻器串联耦合,并且其中所述第二电阻器与所述第二晶体管串联耦合；其中所述第二晶体管包含与所述第二电阻器串联耦合的输入和控制,以及耦合到地节点的输出；并且其中所述运算放大器包含耦合到所述第一电阻器与所述第三电阻器之间的第一节点的第一输入,以及耦合到所述第二电阻器与所述第二晶体管之间的第二节点的第二输入。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有接口检测的封装和集成电路
{Author}: 托马斯·维米尔
{Author Address}: 加拿大安大略省卡娜塔
{Subsidiary Author}: 英飞凌科技加拿大公司
{Date}: 2024-12-03
{Notes}: CN119066011A
{Abstract}: 一种集成电路,其能够经由各种通信协议与外部主机装置进行双向通信。为了确定输入信号正在使用哪个通信协议,集成电路还包括接口检测器。当接口检测器确定输入信号表示使用第一通信协议的事务的一部分时,集成电路允许第一通信协议引擎在事务中通信。同样,当接口检测器确定输入信号表示使用第二通信协议的事务的一部分时,集成电路允许第二通信协议引擎在事务中通信。这允许集成电路检测协议,而不管在协议中使用一个还是两个封装终端。
{Subject}: 1.一种集成电路,包括：第一终端；第二终端；第一通信协议引擎,其被配置为使用第一协议进行通信；第二通信协议引擎,其被配置为使用第二协议进行通信；以及接口检测器,其连接到所述第一终端和所述第二终端,并且被配置为当在所述第一终端或所述第二终端中的至少一个上接收到信号时,确定所述信号是否表示使用所述第一协议的事务的一部分,以及所述信号是否表示使用所述第二协议的事务的一部分,其中所述集成电路进一步被配置为当所述接口检测器确定所述信号表示使用所述第一协议的事务的一部分时,允许所述第一通信协议引擎在使用所述第一协议的事务中通信,并且所述集成电路进一步被配置为当所述接口检测器确定所述信号表示使用所述第二协议的事务的一部分时,允许所述第二通信协议引擎在使用所述第二协议的事务中通信。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 压缩神经网络
{Author}: G·V·德米尔吉;C·迪基奇
{Author Address}: 英国赫特福德郡
{Subsidiary Author}: 想象技术有限公司
{Date}: 2024-12-03
{Notes}: CN119067180A
{Abstract}: 一种压缩神经网络的计算机实现方法,所述方法包括：接收包括多个层的神经网络；形成表示通过所述神经网络的所述多个层的数据流的图,所述图包括：多个顶点,所述多个顶点中的每个顶点表示所述神经网络的所述多个层中的层的输出通道；以及一条或多条边,所述一条或多条边中的每条边表示由相应一对顶点表示的相应输出通道之间的潜在非零数据流；通过遍历所述图来标识由所述神经网络的所述多个层包括的一个或多个冗余通道；以及输出压缩神经网络,其中所标识的一个或多个冗余通道不存在于所述压缩神经网络中。
{Subject}: 1.一种压缩神经网络的计算机实现的方法,所述方法包括：接收包括多个层的神经网络；形成表示通过所述神经网络的所述多个层的数据流的图,所述图包括：多个顶点,所述多个顶点中的每个顶点表示所述神经网络的所述多个层中的层的输出通道；以及一条或多条边,所述一条或多条边中的每条边表示由相应一对顶点表示的相应输出通道之间的潜在非零数据流；通过遍历所述图来标识由所述神经网络的所述多个层包括的一个或多个冗余通道；以及输出压缩神经网络,其中所标识的一个或多个冗余通道不存在于所述压缩神经网络中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于具有分离栅极配置的沟槽功率MOSFET的栅极接触结构
{Author}: M·G·卡斯托里纳;阮文征
{Author Address}: 瑞士日内瓦
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-12-03
{Notes}: CN119069525A
{Abstract}: 本公开涉及用于具有分离栅极配置的沟槽功率MOSFET的栅极接触结构。集成电路晶体管器件包括提供漏极的半导体衬底、半导体衬底中的提供源极的第一掺杂区域和掩埋在半导体衬底中的提供主体的第二掺杂区域。沟槽延伸到半导体衬底中并穿过第一和第二掺杂区域。沟槽内的绝缘多晶硅栅极区域围绕多晶氧化物区域。多晶硅栅极区域由多晶氧化物区域相对侧上的第一栅极凸角和第二栅极凸角以及多晶氧化物区域上的栅极桥形成。在第一区域,栅极桥具有第一厚度,在第二区域,栅极桥具有第二厚度(大于第一厚度)。在第二区域处,在每个沟槽处提供栅极接触以部分地延伸到栅极桥的第二厚度中。
{Subject}: 1.一种方法,包括：在半导体衬底中形成沟槽；用第一绝缘层衬套所述沟槽的侧壁和底部；用第一多晶硅材料填充所述沟槽；在所述半导体衬底的第一区域处形成覆盖所述沟槽的掩模,所述掩模包括在所述半导体衬底的第二区域处在所述沟槽上方的第一开口；使用所述第一开口,蚀刻以选择性地去除所述半导体衬底的所述第二区域处的所述第一多晶硅材料的第一部分；去除所述掩模；蚀刻以在所述半导体衬底的所述第一区域处选择性地去除所述第一多晶硅材料的第二部分并且在所述半导体衬底的所述第二区域处选择性地去除所述第一多晶硅材料的第三部分；蚀刻以选择性地将所述沟槽中的所述第一绝缘层的上部去除至所述半导体衬底的所述第一区域处的第一深度以及至所述半导体衬底的所述第二区域处的第二深度,以暴露所述沟槽的上部中的所述第一多晶硅材料的上部,所述第二深度大于所述第一深度；将所述沟槽中的所述第一多晶硅材料的暴露上部转换为多晶氧化物材料；用第二绝缘层衬套所述沟槽的所述上部的侧壁和底部；以及用第二多晶硅材料填充所述沟槽的所述上部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高频模块
{Author}: 大前佑贵
{Author Address}: 日本
{Subsidiary Author}: 株式会社村田制作所
{Date}: 2024-12-03
{Notes}: CN119070750A
{Abstract}: 提供一种高频模块,能够抑制特性的劣化。高频模块具备：模块基板；集成电路,其包括第一功率放大器和第二功率放大器；匹配电路；平衡-不平衡变换器,其包括连接在第一功率放大器的输出端与第二功率放大器的输出端之间的初级线圈和连接在匹配电路与地之间的次级线圈；第一电源端子和第二电源端子,该第一电源端子和第二电源端子以能够切换的方式与初级线圈的连接部连接；开关电路,其连接在第一电源端子及第二电源端子与初级线圈之间；以及电源线,其将开关电路的输出端子与初级线圈的连接部之间电连接,其中,在俯视模块基板时,电源线与匹配电路之间的沿着y方向的距离比电源线与平衡-不平衡变换器的外缘上的点之间的沿着y方向的距离长。
{Subject}: 1.一种高频模块,具备：模块基板；集成电路,其配置于所述模块基板,包括第一功率放大器和第二功率放大器；匹配电路,其配置于所述模块基板；平衡-不平衡变换器,其配置于所述模块基板,包括初级线圈和次级线圈,其中,所述初级线圈连接在所述第一功率放大器的输出端与所述第二功率放大器的输出端之间,所述次级线圈连接在所述匹配电路与地之间；第一电源端子和第二电源端子,所述第一电源端子和所述第二电源端子配置于所述模块基板,以能够切换的方式与所述初级线圈的两端部之间的连接部连接；开关电路,其配置于所述模块基板,连接在所述第一电源端子及所述第二电源端子与所述初级线圈之间；以及电源线,其配置于所述模块基板,将所述开关电路与所述初级线圈的所述连接部之间电连接,其中,在俯视所述模块基板时,所述电源线与所述匹配电路之间的沿着与规定方向垂直的方向的第一距离比所述电源线与所述平衡-不平衡变换器的外缘上的规定点之间的沿着所述与规定方向垂直的方向的第二距离长,所述与规定方向垂直的方向是与将所述初级线圈的两端部连结的线段平行的方向,所述规定点是所述平衡-不平衡变换器的外缘上的离所述线段的垂直平分线最远的点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种铁电电容行为模型构建方法、系统、设备及产品
{Author}: 张盛;沈星星;伍逸成;王然然;黄正乐
{Author Address}: 510000 广东省广州市黄埔区香雪八路98号F栋402房
{Subsidiary Author}: 晶铁半导体技术(广东)有限公司
{Date}: 2024-11-29
{Notes}: CN118446144B
{Abstract}: 本发明属于半导体集成电路设计技术领域,其目的在于提供一种铁电电容行为模型构建方法、系统、设备及产品。其中的方法包括：获取测试数据；采用Verilog-A语言创建初始铁电电容行为模型,定义初始铁电电容行为模型的两个端口的端口类型及电学特性参数,并定义初始铁电电容行为模型的初始模型参数；在初始铁电电容行为模型的两个端口之间的通路中定义一个铁电电容元件,并将预设的行为描述公式赋值给铁电电容元件,得到初始铁电电容行为模型；新建与初始铁电电容行为模型匹配的模拟网表文件,创建子电路并调用初始铁电电容行为模型,并将测试数据赋值给初始铁电电容行为模型的初始模型参数,得到最终铁电电容行为模型。本发明可提高仿真速度。
{Subject}: 1.一种铁电电容行为模型构建方法,其特征在于：包括：获取构建铁电电容行为模型所需的测试数据；采用Verilog-A语言创建初始铁电电容行为模型,定义所述初始铁电电容行为模型的两个端口的端口类型及电学特性参数,并根据所述测试数据定义所述初始铁电电容行为模型的初始模型参数；其中,所述初始铁电电容行为模型的两个端口的端口类型分别为正极输入端口in+和负极输入端口in-；在所述初始铁电电容行为模型的两个端口之间的通路中定义一个具有电容特性的铁电电容元件,并将预设的行为描述公式赋值给所述铁电电容元件,以便实现对所述铁电电容元件的非线性电学特征描述,得到初始铁电电容行为模型；新建与所述初始铁电电容行为模型匹配的模拟网表文件,创建子电路并调用所述初始铁电电容行为模型,并将所述测试数据赋值给所述初始铁电电容行为模型的初始模型参数,得到最终铁电电容行为模型；所述测试数据和所述初始模型参数均包括饱和极化电荷量、剩余极化电荷量、矫顽电压和电滞回线倾斜因子；所述行为描述公式为：cxval＝c/(a*a+(V(in+,in-)-Vc)*(V(in+,in-)-Vc))*((1-sgn(Direction))/2)+c/(a*a+(V(in+,in-)+Vc)*(V(in+,in-)+Vc))*((1+sgn(Direction))/2)；式中,cxval为所述初始铁电电容行为模型中所述铁电电容元件的非线性电学特征描述结果；c为预设的电滞回线特性参数；a为电滞回线倾斜因子；V(in+,in-)为正极输入端口in+和负极输入端口in-两个端口接入的外界施加电压；Vc为矫顽电压；Direction为外界施加电压V(in+,in-)的变化方向；sgn()为预设的符号函数,且当Direction为正数时sgn(Direction)返回1,当Direction为负数时sgn(Direction)返回-1。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 处理系统、相关的集成电路、装置以及方法
{Author}: R·科隆波
{Author Address}: 瑞士日内瓦
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-11-29
{Notes}: CN119046998A
{Abstract}: 本公开的实施例涉及处理系统、相关的集成电路、装置以及方法。处理系统包括：硬件地址保护,其用于基于虚拟机ID(VMID)限制对通信系统地址的访问；多个处理核心；易失性存储器；硬件安全模块(HSM)；以及另外的通信系统,其将HSM连接到通信系统。另外的通信系统的从接口电路从通信系统接收写入请求并且将写入请求中的VMID传输到HSM。HSM访问虚拟机配置数据以确定指示第一存储器区域和第二存储器区域在易失性存储器中的位置的地址数据,并且经由主接口电路向通信系统发送包括VMID的读取/写入请求,以从第一存储器区域读取命令数据并且将响应数据写入到第二存储器区域。HSM然后将响应通知存储到另外的通信系统的寄存器。
{Subject}: 1.一种处理系统,包括：第一通信系统,所述第一通信系统具有物理地址范围,其中所述处理系统包括硬件地址保护,以根据虚拟机标识VMID限制对所述物理地址范围内的地址的访问；多个处理核心,每个处理核心包括：相应的微处理器,被配置为执行软件指令；相应的第一寄存器,被配置为存储VMID；以及相应的主接口电路,被配置为将读取请求或写入请求从相应的所述微处理器转发到所述第一通信系统,所述读取请求或写入请求包括所述物理地址范围内的物理地址以及被存储在相应的所述第一寄存器中的所述VMID；易失性存储器,所述易失性存储器被连接到所述第一通信系统；硬件安全模块HSM,所述HSM被配置为执行加密服务请求；以及另外的通信系统,所述另外的通信系统将所述HSM连接到所述第一通信系统,其中所述另外的通信系统包括：第一通信信道,所述第一通信信道包括从接口电路,所述从接口电路被连接到所述第一通信系统并且被配置为：从所述第一通信系统接收写入请求；确定所接收的所述写入请求是否包括命令通知,所述命令通知指示针对执行加密服务请求的请求；并且响应于确定所接收的所述写入请求包括所述命令通知,向所述HSM传输被包括在所接收的所述写入请求中的所述VMID或者根据被包括在所接收的所述写入请求中的所述VMID确定的另外的VMID；以及第二通信信道,所述第二通信信道包括第二寄存器,所述第二寄存器用于存储响应通知；其中所述HSM包括主接口电路,所述主接口电路被连接到所述第一通信系统,并且其中所述HSM被配置为响应于从所述第一通信信道接收到所传输的所述VMID：访问虚拟机配置数据,以根据所接收的所述VMID确定地址数据,其中所述地址数据指示第一存储器区域在所述易失性存储器中的位置以及第二存储器区域在所述易失性存储器中的位置,所述第一存储器区域被配置为存储包括所述加密服务请求的命令数据,所述第二存储器区域被配置为存储所述加密服务请求的响应数据；处理被存储在所述第一存储器区域中的所述命令数据,由此生成被存储在所述第二存储器区域中的所述响应数据,其中处理所述命令数据包括：经由所述HSM的所述主接口电路,向所述第一通信系统发送读取请求,以从所述第一存储器区域读取所述命令数据,其中所述读取请求包括所接收的所述VMID；以及经由所述HSM的所述主接口电路,向所述第一通信系统发送写入请求,以向所述第二存储器区域写入所述响应数据,其中所述写入请求包括所接收的所述VMID；并且在处理所述命令数据之后,将所述响应通知存储到所述第二通信信道的所述第二寄存器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路探针台
{Author}: 尚一鸣
{Author Address}: 710000 陕西省西安市雁塔区西安理工大学曲江校区
{Subsidiary Author}: 尚一鸣
{Date}: 2024-11-26
{Notes}: CN308969237S
{Abstract}: 1.本外观设计产品的名称：集成电路探针台。2.本外观设计产品的用途：用于芯片测试的测试设备。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：立体图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 引线框架(TO-94-10R)
{Author}: 徐江;赵炯毅
{Author Address}: 314400 浙江省嘉兴市海宁市浙江海宁经编产业园区沧平路197号
{Subsidiary Author}: 浙江亚芯微电子股份有限公司
{Date}: 2024-11-26
{Notes}: CN308970638S
{Abstract}: 1.本外观设计产品的名称：引线框架(TO-94-10R)。2.本外观设计产品的用途：用于集成电路的芯片载体。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：主视图。5.本外观设计产品为薄型产品,省略左视图、右视图、俯视图、仰视图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片框架(YXSOT-23-6LA-12R)
{Author}: 徐江;赵炯毅
{Author Address}: 314400 浙江省嘉兴市海宁市浙江海宁经编产业园区沧平路197号
{Subsidiary Author}: 浙江亚芯微电子股份有限公司
{Date}: 2024-11-26
{Notes}: CN308970644S
{Abstract}: 1.本外观设计产品的名称：芯片框架(YXSOT-23-6LA-12R)。2.本外观设计产品的用途：用于集成电路的芯片载体。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：主视图。5.本外观设计产品为薄型产品,省略左视图、右视图、俯视图、仰视图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片框架(YXSOT-23-6L-14R)
{Author}: 徐江
{Author Address}: 314400 浙江省嘉兴市海宁市浙江海宁经编产业园区沧平路197号
{Subsidiary Author}: 浙江亚芯微电子股份有限公司
{Date}: 2024-11-26
{Notes}: CN308970645S
{Abstract}: 1.本外观设计产品的名称：芯片框架(YXSOT-23-6L-14R)。2.本外观设计产品的用途：用于集成电路的芯片载体。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：主视图。5.本外观设计产品为薄型产品,省略左视图、右视图、俯视图、仰视图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高PVT鲁棒性模拟集成电路尺寸自动设计方法
{Author}: 唐希源;孔子琛;王源
{Author Address}: 100871 北京市海淀区颐和园路5号
{Subsidiary Author}: 北京大学
{Date}: 2024-11-26
{Notes}: CN118673863B
{Abstract}: 本发明公布了一种高PVT鲁棒性模拟集成电路尺寸自动设计方法,采用贝叶斯优化算法构建初始数据集,进行单一PVT角下的尺寸优化,再利用基于多任务强化学习算法进行多PVT角下的尺寸优化,基于最新采样进行动态PVT角剪枝。本发明通过改善初始数据集的数据质量来提高PVT鲁棒的尺寸优化过程的成功率和收敛速度；通过构建最新采样缓存和精简PVT集合,分批次地对各PVT角下的最近一次采样进行更新,再通过全PVT角测试来验证尺寸参数的PVT鲁棒性,大大降低尺寸优化所需的仿真次数,提高采样效率。
{Subject}: 1.一种高PVT鲁棒性模拟集成电路尺寸自动设计方法,其特征在于,采用贝叶斯优化算法构建初始数据集,进行单一PVT角下的尺寸优化,再利用基于多任务强化学习算法进行多PVT角下的尺寸优化；包括如下步骤：A.确定集成电路尺寸设计任务；B.进行基于贝叶斯优化算法的初始采样,基于贝叶斯算法的单一PVT角下的尺寸优化方式生成初始数据集；初始数据集包括具有最好的品质因数的多组尺寸参数,以及尺寸参数在全部PVT角下的性能指标及品质因数；C.进行基于多任务强化学习的PVT鲁棒的电路尺寸优化；包括如下操作：C1.构建数据缓存；为每一个PVT角构建一个数据缓存,包括：历史数据缓存和最新采样缓存；历史数据缓存中的数据即PVT角下进行过的所有仿真得到的数据；最新采样缓存中的数据即PVT角下进行的最近一次仿真得到的数据；C2.加载初始数据,构建失败PVT集合并初始化为空；将初始数据集加载进历史数据缓存,并随机选取一组数据加载至最新采样缓存；所构建的失败PVT集合中的元素为在后续过程中,未达到性能指标要求的PVT角；C3.进行基于最新采样的动态PVT角剪枝；包括：构建精简PVT集合,用于降低每轮迭代中所需采样的PVT角；读取最新采样缓存中的数据,根据每个PVT角下所记录的最近一次采样的性能指标对PVT角进行聚类,并挑选出每一类中性能指标最差的PVT角加入精简PVT集合；再将失败PVT集合加入精简PVT集合；C4.使用多任务强化学习智能体进行多轮迭代：将待采样尺寸参数在精简PVT集合中含有的PVT角下进行采样；多任务强化学习智能体的Actor网络的输入为PVT角,输出为待采样尺寸参数；智能体的Critic网络的输入为尺寸参数,输出为尺寸参数在各个PVT角下的预测的电路性能指标；C5.将步骤C4中的采样结果更新至对应PVT角的历史数据缓存和最新采样缓存；C6.读取所有PVT角对应的最新采样缓存,若每个PVT角下的最新采样的性能指标均达到要求,跳转至步骤D进行全PVT角测试；C7.根据数据缓存中的数据更新强化学习智能体的网络权重,并跳转至步骤C3；D.进行全PVT角测试,包括：D1.将步骤C4中给出的待采样尺寸参数在全部PVT角下进行采样；D2.若步骤D1中每个PVT角下采样的性能指标均满足要求,则通过了全PVT角测试,D1中的采样尺寸参数即为该尺寸自动设计工具的最终输出,结束操作；D3.若D1中存在某个PVT角下的性能指标未达到要求,则将该PVT角添加至失败PVT集合；D4.将全PVT角测试的采样结果更新至最新采样缓存,跳转至步骤C3；通过上述步骤,实现高PVT鲁棒性模拟集成电路尺寸的自动设计。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 蚀刻气体组合物以及通过使用该蚀刻气体组合物制造集成电路装置的方法
{Author}: 闵庚石;金荣文;卢收练;吴知秀;金光培;李哲熙
{Author Address}: 韩国
{Subsidiary Author}: 细美事有限公司
{Date}: 2024-11-26
{Notes}: CN119020036A
{Abstract}: 一种蚀刻气体组合物,所述蚀刻气体组合物包含有机氟化合物和二硫化碳。
{Subject}: 1.一种蚀刻气体组合物,所述蚀刻气体组合物包含：有机氟化合物；和二硫化碳。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 蚀刻气体组合物及使用所述组合物制造集成电路器件的方法
{Author}: 闵庚石;金鎭泳;金荣文;卢收练;吴知秀;金光培;李哲熙
{Author Address}: 韩国忠清南道天安市
{Subsidiary Author}: 细美事有限公司
{Date}: 2024-11-26
{Notes}: CN119020037A
{Abstract}: 本申请提供一种蚀刻气体组合物及使用所述组合物制造集成电路器件的方法,其中所述蚀刻气体组合物包含有机氟化合物和氟化钨。
{Subject}: 1.一种蚀刻气体组合物,其特征在于,包含：有机氟化合物；以及氟化钨。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于压缩的扫描测试系统
{Author}: S·杰恩;S·帕塔克;P·辛格
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-11-26
{Notes}: CN119024145A
{Abstract}: 本公开涉及基于压缩的扫描测试系统。根据实施例,一种用于操作基于伪随机模式生成器(PRPG)的扫描测试系统的方法包括：使用伪随机模式生成器(PRPG)生成测试模式,生成测试模式包括使用第一时钟信号对PRPG进行时钟计时；将测试模式加载到耦合到PRPG的多个扫描链中；通过在第二时钟信号活动时冻结第一时钟信号的至少一个时钟周期或者在第一时钟信号活动时冻结第二时钟信号的至少一个时钟周期来修改所生成的测试模式相对于多个扫描链的位分布；使用第二时钟信号移位所加载的测试模式；通过多个扫描链将测试模式应用到被测电路(CUT)；以及在多个扫描链中捕获由CUT生成的响应模式。
{Subject}: 1.一种用于操作基于伪随机模式生成器PRPG的扫描测试系统的方法,包括：使用伪随机模式生成器PRPG生成测试模式,生成测试模式包括使用第一时钟信号对PRPG进行时钟计时；将测试模式加载到耦合到PRPG的多个扫描链中；通过在第二时钟信号活动时冻结第一时钟信号的至少一个时钟周期或者在第一时钟信号活动时冻结第二时钟信号的至少一个时钟周期来修改所生成的测试模式相对于所述多个扫描链的位分布；使用第二时钟信号移位所加载的测试模式；通过所述多个扫描链将测试模式应用到被测电路CUT；以及在所述多个扫描链中捕获由所述CUT生成的响应模式。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装
{Author}: 拉尔夫·马蒂斯·范谢尔文;瓦卡斯·哈桑·赛义德;康斯坦丁诺斯·多丽丝;卢卡斯·F·蒂梅杰;吉勒斯·蒙托里奥;弗朗西斯·让·盖伊·奥雷
{Author Address}: 荷兰
{Subsidiary Author}: 恩智浦有限公司
{Date}: 2024-11-26
{Notes}: CN119028949A
{Abstract}: 一种用于集成电路IC的封装,所述封装包括中介层,所述中介层包括：包括第一金属板的第一金属层；包括第二金属板的第二金属层；以及隔开所述第一金属层和所述第二金属层的电介质层,其中所述第一金属板和所述第二金属板被布置成形成平行板波导PPW,并且其中所述第一金属板包括用于接收来自所述IC的一个或多个差分信号的槽。
{Subject}: 1.一种用于集成电路IC的封装,其特征在于,所述封装包括中介层,所述中介层包括：包括第一金属板的第一金属层；包括第二金属板的第二金属层；以及隔开所述第一金属层和所述第二金属层的电介质层,其中所述第一金属板和所述第二金属板被布置成形成平行板波导PPW,并且其中所述第一金属板包括用于接收来自所述IC的一个或多个差分信号的槽。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 在无线充电器功率管理集成电路中的电荷泵集成
{Author}: A·加塔尼
{Author Address}: 瑞士日内瓦
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-11-26
{Notes}: CN119030316A
{Abstract}: 本公开涉及在无线充电器功率管理集成电路中的电荷泵集成。无线充电和数据传输系统包括并联耦合在电源与接地节点之间的第一半桥和第二半桥。每个半桥包括高侧晶体管和低侧晶体管。第一高侧驱动电路使用第一节点处的第一自举电压驱动第一半桥的高侧晶体管的控制端子,并且第二高侧驱动电路使用第二节点处的第二自举电压驱动第二半桥的高侧晶体管的控制端子。电荷泵电路在主节点处生成并且维持主自举电压,其等于电源节点处的电压加给定电压。开关电路在第一半桥的低侧导通周期期间将主节点耦合到第一节点,并且在第二半桥的低侧导通周期期间将主节点耦合到第二节点。
{Subject}: 1.一种无线充电和数据传输系统,包括：全桥,由并联耦合在电源节点和接地节点之间的第一半桥和第二半桥形成,其中每个半桥包括高侧晶体管和低侧晶体管；第一高侧驱动电路,用于在所述第一半桥的每个高侧导通周期期间使用第一节点(N8)处的第一自举电压(BOOT1)驱动所述第一半桥的所述高侧晶体管的控制端子；第二高侧驱动电路,用于在所述第二半桥的每个高侧导通周期期间使用第二节点(N9)处的第二自举电压(BOOT2)驱动所述第二半桥的所述高侧晶体管的控制端子；电荷泵电路,被配置为在主节点处生成并且维持主自举电压,所述主自举电压等于所述电源节点处的电压加给定电压；以及开关电路,被配置为在所述第一半桥的每个低侧导通周期期间将所述主节点(N2)耦合到所述第二节点,并且在所述第二半桥的每个低侧导通周期期间将所述主节点耦合到所述第一节点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 单管脚无时钟保持触发器
{Author}: R·K·古普塔
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2024-11-26
{Notes}: CN119030521A
{Abstract}: 本公开涉及单管脚无时钟保持触发器。一种保持触发器包括第一锁存器、第二锁存器和保持锁存器。第一锁存器和第二锁存器由可中断的主供应电压供电,而保持锁存器由不中断的辅供应电压供电。保持触发器接收单个保持控制信号,该信号控制触发器是处于标准模式还是处于保持模式。在保持模式下,触发器时钟信号被暂停。
{Subject}: 1.一种方法,包括：利用主供应电压为保持触发器的第一锁存器和第二锁存器供电；利用辅供应电压为触发器的保持锁存器供电；响应于在保持触发器处接收到保持控制信号,中断主供应电压；并且响应于接收到保持控制信号,利用保持锁存器来锁存触发器的输出数据值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电源卡组件和冷却集成电路的方法
{Author}: 肖恩·舒尼博姆;杰森·斯潘尼;西达斯·达斯古普塔;约翰·范德梅尔
{Author Address}: 日本爱知县刈谷市昭和町1丁目1番地
{Subsidiary Author}: 株式会社电装
{Date}: 2024-11-26
{Notes}: CN119031652A
{Abstract}: 提供一种电源卡组件和冷却集成电路的方法。电源卡组件包括集成电路和与集成电路进行热交流的辐射件。辐射件包括基底部分和从基底部分延伸的多个隔开间隔的突起。在一些布置中,电源卡组件可以包括多个集成电路,并且可以采用多个关联的辐射件来提高散热。所描述的电源卡组件结构运行以使电源卡组件的热接口的数量最小化并促进从电源卡组件的散热。
{Subject}: 1.一种电源卡组件,其特征在于,具备：集成电路；辐射件,该辐射件与所述集成电路进行热交流；以及包覆件,该包覆件覆盖各所述集成电路的至少一部分和各所述辐射件的至少一部分,并且包括至少一个空腔,该空腔构成为,在该空腔中接收衬垫的至少一部分,该衬垫构成为,当向所述包覆件按压所述衬垫时,在所述包覆件与所述衬垫之间形成液密密封。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体装置、存储装置及半导体装置的制造方法
{Author}: 山崎舜平;井坂史人;佐藤优一;大野敏和;国武宽司;村川努
{Author Address}: 日本神奈川县厚木市
{Subsidiary Author}: 株式会社半导体能源研究所
{Date}: 2024-11-26
{Notes}: CN119031706A
{Abstract}: 提供一种电特性良好的晶体管。提供一种通态电流大的晶体管。提供一种寄生电容小的晶体管。提供一种能够实现微型化或高集成化的晶体管、半导体装置或存储装置。晶体管包括第一导电层、第二导电层、半导体层、半导体层上的栅极绝缘层及栅极绝缘层上的栅电极,第一绝缘层位于第一导电层与第二导电层之间,第二导电层位于第一绝缘层上,第一绝缘层及第二导电层具有到达第一导电层的开口部,半导体层与开口部的侧壁接触,半导体层包括第一氧化物层及第二氧化物层,第一氧化物层具有第一区域及第二区域,第二氧化物层位于第一区域与第二区域之间。
{Subject}: 1.一种半导体装置,包括：第一绝缘层上的晶体管；以及第二绝缘层,其中,所述晶体管包括所述第一绝缘层上的第一导电层、第二导电层、半导体层、栅极绝缘层以及栅电极,所述第二绝缘层位于所述第一导电层与所述第二导电层之间,所述第二导电层位于所述第二绝缘层上,所述第二绝缘层及所述第二导电层具有到达所述第一导电层的开口部,所述半导体层与所述开口部内的所述第二绝缘层的侧面及所述开口部内的所述第二导电层的侧面接触,所述栅极绝缘层位于所述半导体层上,所述栅电极在所述开口部内具有隔着所述栅极绝缘层与所述半导体层重叠的区域,所述半导体层包括第一氧化物层及第二氧化物层,所述第一氧化物层具有第一区域及第二区域,所述第一区域及所述第二区域分别具有多个结晶部,并且,所述第二氧化物层位于所述第一区域与所述第二区域之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路
{Author}: 夏浚;卢超群
{Author Address}: 中国台湾台北市
{Subsidiary Author}: 日日新半导体架构股份有限公司
{Date}: 2024-11-26
{Notes}: CN119031707A
{Abstract}: 本发明公开了一种集成电路。所述集成电路包含一半导体基板、一P型金属氧化物半导体晶体管、一N型保护环、一N型金属氧化物半导体晶体管、一P型保护环和一第一互连层。所述半导体基板具有一原始表面。所述N型保护环围绕所述P型金属氧化物半导体晶体管。所述P型保护环围绕所述N型金属氧化物半导体晶体管。所述第一互连层位于所述半导体基板的原始表面下方且与所述半导体基板隔离。所述第一互连层电连接至所述P型金属氧化物半导体晶体管、所述N型保护环、所述N型金属氧化物半导体晶体管或所述P型保护环。因此,本发明因为可提供埋入硅基板的表面下互连线从而具有结构紧凑、面积更小、性能更高、复杂度更低等优点。
{Subject}: 1.一种集成电路,其特征在于包含：一半导体基板,具有一原始表面；一P型金属氧化物半导体晶体管,包含一栅极节点,一源极节点,和一漏极节点；一N型保护环,围绕所述P型金属氧化物半导体晶体管；一N型金属氧化物半导体晶体管,包含一栅极节点,一源极节点,和一漏极节点；一P型保护环,围绕所述N型金属氧化物半导体晶体管；及一第一互连层,位于所述半导体基板的原始表面下方且与所述半导体基板隔离；其中所述第一互连层电连接至所述P型金属氧化物半导体晶体管、所述N型保护环、所述N型金属氧化物半导体晶体管或所述P型保护环。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 引线框架(TO-92-12R)
{Author}: 徐江;赵炯毅
{Author Address}: 314400 浙江省嘉兴市海宁市浙江海宁经编产业园区沧平路197号
{Subsidiary Author}: 浙江亚芯微电子股份有限公司
{Date}: 2024-11-22
{Notes}: CN308961967S
{Abstract}: 1.本外观设计产品的名称：引线框架(TO-92-12R)。2.本外观设计产品的用途：用于集成电路的芯片载体。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：主视图。5.本外观设计产品为薄型产品,省略左视图、右视图、俯视图、仰视图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路模块、电动机、天车及自动物料搬送系统
{Author}: 陆超峰;赵萌
{Author Address}: 215200 江苏省苏州市吴江区江陵街道芦荡路168号
{Subsidiary Author}: 尊芯智能科技(苏州)有限公司
{Date}: 2024-11-22
{Notes}: CN118554733B
{Abstract}: 本申请涉及一种集成电路模块、电动机、天车及自动物料搬送系统。该集成电路模块,包括：驱动电路、温度检测模块与控制电路；驱动电路、温度检测模块分别与控制电路电连接；驱动电路用于驱动电动机中的电磁铁；温度检测模块用于检测电磁铁的温度；控制电路用于在电磁铁的温度大于指定温度后,降低驱动电路输出的驱动电流。本申请的技术方案,可以在电动机工作过程中对电磁铁的温度进行监测,并根据监测结果对驱动电路输出的驱动电流进行反馈控制,实现负载均匀调配,使电磁铁的温度保持在合理范围内,避免过热损坏,提高设备可靠性与稳定性。
{Subject}: 1.一种集成电路模块,其特征在于,包括：驱动电路、温度检测模块、动作检测电路与控制电路；所述驱动电路、所述温度检测模块分别与所述控制电路电连接；所述驱动电路用于驱动电动机中的电磁铁；所述温度检测模块用于检测所述电磁铁的温度；所述控制电路用于在所述电磁铁的温度大于指定温度后,降低所述驱动电路输出的驱动电流；所述动作检测电路用于检测所述电动机的动作,得到动作检测结果；所述控制电路还用于根据所述动作检测结果与所述电动机的动作控制信号的输出状态进行故障检测；其中,在所述电动机的动作控制信号的输出状态为已输出所述动作控制信号时,若所述动作检测结果为无动作或动作超时,则所述控制电路判定所述电动机存在故障；所述电动机还包括安装连接板与所述电磁铁的转轴；所述动作检测电路包括第一槽型光电传感器、第二槽型光电传感器、光电检测片与第三处理电路；所述第一槽型光电传感器、所述第二槽型光电传感器分别与所述第三处理电路连接；所述电磁铁固定安装在所述安装连接板上,所述转轴穿过所述安装连接板上的通孔后与所述光电检测片固定连接,所述第一槽型光电传感器与所述第二槽型光电传感器固定安装在所述安装连接板上,所述第一槽型光电传感器与所述第二槽型光电传感器关于所述转轴对称设置,所述第一槽型光电传感器的槽与所述第二槽型光电传感器的槽位置相对,所述光电检测片随所述转轴旋转时能够从所述第一槽型光电传感器的槽与所述第二槽型光电传感器的槽中通过；所述第三处理电路在检测到所述光电检测片通过所述第一槽型光电传感器时输出第一动作信号给所述控制电路,所述第一动作信号包括检测到所述光电检测片的第一时间；所述第三处理电路在检测到所述光电检测片通过所述第二槽型光电传感器时输出第二动作信号给所述控制电路,所述第二动作信号包括检测到所述光电检测片的第二时间；在所述电动机的动作控制信号的输出状态为已输出所述动作控制信号时,所述控制电路在未收到所述第一动作信号与所述第二动作信号中的至少一个时以及在根据所述第一时间与所述第二时间的时间差以及指定时间差确定动作超时判定所述电动机存在故障。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于电容的探针接触检测
{Author}: S·S·A·纳拉亚南
{Author Address}: 美国俄勒冈州
{Subsidiary Author}: FEI公司
{Date}: 2024-11-22
{Notes}: CN119001390A
{Abstract}: 基于电容的探针接触检测。描述了用于检测探针在表面上的接触的技术。一种用于检测探针尖端在表面上的纳米级接触的计算机实现的方法包括将探针尖端定位在相对于样品表面的第一位移处,该样品表面暴露一个或多个纳米结构。该方法可以包括使探针尖端朝向样品表面位移。该方法可以包括至少部分地基于探针尖端的一个或多个电特性来生成探针尖端的响应数据。该方法还可以包括使用响应数据来检测样品表面与探针尖端之间的接触。
{Subject}: 1.一种用于检测探针尖端在表面上的纳米级接触的计算机实现的方法,所述方法包括：将探针尖端定位在相对于样品表面的第一位移处,所述样品表面暴露一个或多个纳米结构；使所述探针尖端朝向所述样品表面位移；至少部分地基于所述探针尖端的一个或多个电特性来生成所述探针尖端的响应数据；以及使用所述响应数据来检测所述样品表面与所述探针尖端之间的接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三角形配对优化器
{Author}: A·阿曼;S·芬尼
{Author Address}: 英国赫特福德郡
{Subsidiary Author}: 想象技术有限公司
{Date}: 2024-11-22
{Notes}: CN119006685A
{Abstract}: 本申请涉及三角形配对优化器。一种用于将基元分组为多对邻接三角形以用于光线跟踪过程的方法。获得三角形基元的边的输入列表、边包围体表面积(BVSA)以及针对每个边确定附加边限定符。根据边BVSA然后根据边限定符对输入列表中的条目排序,假定条目具有排序顺序的排序列表。以排序顺序遍历列表以在列表条目的预定窗口内寻找多组匹配边,匹配组中的每个边与不同三角形基元的匹配组中的另一个边具有匹配边包围体表面积和匹配边限定符。当找到一组匹配边时,相关联的三角形基元被指定为一群邻接基元。所述一群邻接基元作为一组一起被处理。
{Subject}: 1.一种方法,所述方法包括：获得输入列表,在所述输入列表中,列表条目表示形成网格的三角形基元的边,所述网格对虚拟环境中的表面的至少一部分进行建模,所述三角形基元中的每一个三角形基元的至少一个边与所述网格中的所述三角形基元中的另一三角形基元的相应一个边邻接；确定每个边的边包围体表面积；确定每个边的附加边限定符；通过所述边包围体表面积然后通过边限定符对所述输入列表中的所述条目进行排序,从而生成排序列表,在所述排序列表中,所述条目具有以下排序顺序：从表示具有最大边包围体表面积的边的条目到表示具有最小边包围体表面积的边的条目；按照所述排序顺序遍历所述列表,以按照所述排序顺序在彼此的列表条目的预定窗口内寻找多组匹配边,匹配组中的每个边与不同三角形基元的匹配组中的另一个边具有匹配边包围体表面积和匹配边限定符,其中,每当找到三角形基元尚未被指定为一群邻接基元的一部分的一组匹配边时,将所述一组匹配边中的匹配边的三角形基元指定为一群邻接基元；以及对于指定群中的每个群的邻接基元,将所述群的邻接基元作为一组一起处理,作为在图形处理单元上的软件和/或硬件中执行的光线跟踪过程的一部分。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 印刷电路板以及包括印刷电路板的电池管理系统和电池组
{Author}: 裵辰哲
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星SDI株式会社
{Date}: 2024-11-22
{Notes}: CN119012496A
{Abstract}: 本公开涉及一种印刷电路板以及包括印刷电路板的电池管理系统和电池组。印刷电路板包括第一表面、基本上平行于第一表面的第二表面、在第一表面上的图案天线、用于在第一表面上的射频集成电路与图案天线之间传输信号的第一迹线以及在第二表面上并且覆盖第一迹线的填充切割图案,其中填充切割图案通过以对应于第一迹线的线形状去除第一接地图案的一部分而形成。
{Subject}: 1.一种印刷电路板,包括：第一表面；第二表面,平行于所述第一表面；图案天线,在所述第一表面上；第一迹线,用于在所述第一表面上的射频集成电路与所述图案天线之间传输信号；以及填充切割图案,在所述第二表面上并且覆盖所述第一迹线,其中所述填充切割图案通过以对应于所述第一迹线的线形状去除第一接地图案的一部分而形成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种设计集成电路的布局方法
{Author}: 季侠
{Author Address}: 230000 安徽省合肥市高新区创新大道2800号创新产业园二期F3-1001-1002/1010-1011
{Subsidiary Author}: 合肥磐芯电子有限公司
{Date}: 2024-11-15
{Notes}: CN118569188B
{Abstract}: 本发明公开了一种设计集成电路的布局方法,涉及电路设计技术领域,本发明包括S1：模块划分：将复杂的集成电路设计分解为多个相对独立的功能模块,每个模块包含若干个电路元件；S2：布局参数设定：为每个功能模块设定布局参数,包括元件间最小间距、模块间连接线的布线层数及功耗限制；其中元件最小间距的设定根据工艺规则和设计规范,确定元件间的最小间距标准,再根据干扰参数对元件的最小间距进行调节；本发明,通过模块划分和自动化的布局参数设定,本发明显著提高了集成电路布局设计的自动化程度。这种方法减少了设计者对经验和直觉的依赖,使得设计过程更加系统化和规范化,从而提高了设计效率和设计的可重复性。
{Subject}: 1.一种设计集成电路的布局方法,其特征在于,包括以下步骤：S1：模块划分：将复杂的集成电路设计分解为多个相对独立的功能模块,每个模块包含若干个电路元件；S2：布局参数设定：为每个功能模块设定布局参数,包括元件间最小间距、模块间连接线的布线层数及功耗限制；其中元件最小间距的设定根据工艺规则和设计规范,确定元件间的最小间距标准,再根据干扰参数对元件的最小间距进行调节,其中干扰参数包括电磁干扰、热效应、噪音影响及互连损耗,并通过干扰参数分别分析得到磁扰值、热效值、噪影值及连损值,分别标定为cr、xr、yz及sl,归一化处理后代入以下公式：TJZ＝(cr*α+xr*β+yz*χ)～(1.22)+0.97(sl*δ+0.56)以得到调节值TJZ,式中α、β、χ、δ分别为磁扰值、热效值、噪影值及连损值的预设权重系数；再将计算得到的调节值与预设调节阈值进行比对,当调节值大于预设的调节阈值时,则判断需要进行距离的调节,再计算调节值与调节阈值的差值,将差值与预设的若干个差值区间进行比对,若干个区间分别对应设置有具体的调节距离,根据差值所属的差值区间确定所需调节距离,并根据调节距离对元件之间的最小距离标准上进行微调；模块间连接线布线层数的设定根据电路的复杂性和布线密度及信号的优先级和重要性分别分析得到评级值及信评值,归一化处理后,分别以评级值为底圆半径建立底圆,信评值为高建立圆锥体模型,计算圆锥体的表面积,并记为评层值,再将评层值与预设的评层标准值计算差值得到评差值,再将评差值求绝对值并与评差阈值进行比对,当评差值的绝对值大于评差阈值时,则判断需要对布线层数进行调整,并根据评差值的正负判断对布线层数是增加还是减少,当评差值为正值时,则进行层数的增加调整,反之,则进行层数的减少调整；功耗限值的设定针对每个模块,根据功能和性能要求,设定功耗限制,通过电源门控及电压岛低功耗设计技术,以降低功耗；然后根据模块划分和布局参数,使用随机或启发式算法生成初始布局方案；S3：优化算法设计：采用遗传算法、模拟退火算法及粒子群优化算法,针对初始布局方案进行优化；S4：布局验证与调整：对优化后的布局方案进行功能和性能验证,确保电路的正确性和性能满足设计要求。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片封装辅助设备
{Author}: 陈兴宇;李勇
{Author Address}: 430000 湖北省武汉市东湖新技术开发区佛祖岭街道光谷三路777号综保区移动终端产业园12栋02层01室
{Subsidiary Author}: 湖北芯连达技术有限公司
{Date}: 2024-11-15
{Notes}: CN118522685B
{Abstract}: 本发明公开了一种集成电路芯片封装辅助设备,包括闭环传输带和沿着闭环传输带带身周向均分布的定位机构,所述定位机构包括托板、夹板、内套、外套、承载轴、传动机构和连杆,所述承载轴和闭环传输带固定连接,所述托板的底部焊接有底部和承载轴固定连接的支撑轴,所述夹板的数量为四个且为等夹角分布在支撑轴轴线的外周。本发明中,通过设置内套和套设在内套外部的外套,便于通过连杆来控制托板上的四个夹板进行夹紧和释放动作,实现对托板上歪斜平放的集成电路基板居中夹紧,然后将内套和外套设置成弹性扭转配合的连接方式,也就说外套旋转时能弹性推动内套旋转,故而具有对外形规格不同的集成电路基板居中夹紧的优点。
{Subject}: 1.一种集成电路芯片封装辅助设备,包括闭环传输带(1)和沿着闭环传输带(1)带身周向均分布的定位机构(2),其特征在于,所述定位机构(2)包括托板(21)、夹板(22)、内套(23)、外套(24)、承载轴(26)、传动机构(27)和连杆(28),所述承载轴(26)和闭环传输带(1)固定连接,所述托板(21)的底部焊接有底部和承载轴(26)固定连接的支撑轴(211),所述夹板(22)的数量为四个且为等夹角分布在支撑轴(211)轴线的外周,四个所述夹板(22)中相对两个相对支撑轴(211)对称,所述内套(23)套设在支撑轴(211)上且两者转动连接,所述外套(24)套设在内套(23)的外部且两者扭转弹性配合,所述内套(23)的外周壁固定连接有两个周向均匀分布的内臂(231),两个所述内臂(231)的自由端分别通过连杆(28)和对称的两个夹板(22)的底部铰接连接,所述外套(24)的外周壁固定连接有两个周向均匀分布的外臂(241),两个所述外臂(241)的自由端分别通过连杆(28)和另外对称的两个夹板(22)的底部铰接连接,所述传动机构(27)设置在支撑轴(211)上且用于控制内套(23)扭转,所述托板(21)的上端面贯穿开设有四个分别和四个夹板(22)适配的让位缺口(212),所述夹板(22)的底部焊接有位于托板(21)下方的横轴(221),所述托板(21)的底部焊接有和横轴(221)滑动连接的定位台(213),所述横轴(221)的一端和连杆(28)的一端铰接连接,所述定位机构(2)还包括弹性伸缩杆(25),所述内套(23)的外周壁焊接有内悬臂(232),所述外套(24)的外周壁焊接有外悬臂(242),所述外悬臂(242)和内悬臂(232)的自由端通过弹性伸缩杆(25)连接,所述传动机构(27)包括传动轴(271)和限位压板(272),所述传动轴(271)贯穿支撑轴(211)的外周壁且位于内套(23)的下方,该传动轴(271)和支撑轴(211)垂直且两者滑动连接,所述传动轴(271)的两端通过支杆(2711)焊接有位于支撑轴(211)一侧的定位轴(2712),该定位轴(2712)的外周壁焊接有和支撑轴(211)平行的拨轴(27121),所述内套(23)的外周壁焊接有力臂板(234),该力臂板(234)的上端面贯穿开设有和拨轴(27121)转动和滑动配合的腰型孔(2341),所述限位压板(272)的背面通过弹性挤压轴(2722)和传动轴(271)连接且其一侧与内套(23)和外套(24)的外周壁相对,所述内套(23)外部固定套设有增阻环一(233),所述外套(24)外部固定套设有增阻环二(244),所述限位压板(272)的一侧焊接有与增阻环一(233)和增阻环二(244)配合使用的增阻条(2721),所述传动机构(27)还包括弹性伸缩撑杆(273)和磁吸组(274),所述支撑轴(211)的外周壁通过弹性伸缩撑杆(273)和定位轴(2712)的外周壁铰接连接,所述磁吸组(274)包括磁吸块(2741)和磁铁(2742),所述传动轴(271)和承载轴(26)平行,所述磁铁(2742)固定设置在传动轴(271)的底部,所述磁吸块(2741)固定设置在承载轴(26)的顶部且和磁铁(2742)相对,所述闭环传输带(1)内设置有支撑板(3),所述支撑板(3)的上端面固定连接有位于闭环传输带(1)两侧的伸缩驱动杆(4),所述传动轴(271)的两端焊接有和伸缩驱动杆(4)动作端配合使用的垫板(2713),该支撑板(3)的顶部开设有两个平行的滑道(31),所述承载轴(26)的外周部焊接有两个位于底部且靠近两端的滑块(261),该滑块(261)和滑道(31)可分离式滑动配合,所述承载轴(26)的两端焊接有连接耳座(262),所述闭环传输带(1)包括两根平行且位于承载轴(26)两端的传动带(11),所述传动带(11)的一侧和连接耳座(262)固定连接,所述支撑板(3)上开设有位于两个滑道(31)之间的窗口(32),所述支撑轴(211)的底部焊接有连接方柱(2111),所述承载轴(26)的中部焊接有连接台(263),该连接台(263)内开设有和连接方柱(2111)可拆卸的连接方孔(2631),所述连接方柱(2111)的底部旋合有位于连接台(263)底部的锁紧螺栓(5)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多通道SiPM数据采集系统、方法、SiPM型伽马射线探测器及复合型探测器系统
{Author}: 张大力;李新乔;熊少林;安正华;孙希磊;文向阳;龚轲;刘雅清;杨生;刘晓静;彭文溪;乔锐;郭东亚;徐岩冰;高旻
{Author Address}: 100049 北京市石景山区玉泉路19号(乙)院
{Subsidiary Author}: 中国科学院高能物理研究所
{Date}: 2024-11-15
{Notes}: CN118971882A
{Abstract}: 本发明提供一种多通道SiPM数据采集系统、方法、SiPM型伽马射线探测器及复合型探测器系统,数据采集系统中ASIC芯片用于将放大成型后的SiPM信号与预设的触发判选条件进行比对,在放大成型后的SiPM信号满足触发判选条件的情况下,向FPGA控制板发送第一触发信号；FPGA控制板用于对ASIC芯片发送参数配置信号,通过参数配置信号控制对ASIC芯片的待配置参数进行配置；及在接收到ASIC芯片发送的第一触发信号的情况下,输出第一控制信号和第二控制信号。本发明可提高调试效率,充分发挥SiPM阵列位置灵敏的优势,并有效减少并联读出所产生的信号饱和问题,实现大的信号动态范围。
{Subject}: 1.一种多通道SiPM数据采集系统,应用于空间天文探测器,其特征在于,所述多通道SiPM数据采集系统包括多通道SiPM信号输入端、SiPM信号输出端、ASIC芯片、FPGA控制板、后端放大器、模数转换器及上位机；所述ASIC芯片包括第一输出端和第二输出端,所述第一输出端与所述FPGA控制板连接,所述第二输出端与所述后端放大器连接；所述ASIC芯片用于将所述多通道SiPM信号输入端输入的多通道SiPM信号进行数模转换后,进行放大成型,将放大成型后的SiPM信号与预设的触发判选条件进行比对,在放大成型后的SiPM信号满足所述触发判选条件的情况下,向所述FPGA控制板发送第一触发信号；所述FPGA控制板包括参数配置端、第三输出端和第四输出端,所述参数配置端和所述第三输出端分别与所述ASIC芯片连接,所述第四输出端与所述模数转换器连接；所述FPGA控制板用于对所述ASIC芯片发送参数配置信号,通过所述参数配置信号控制对所述ASIC芯片的待配置参数进行配置；及在接收到所述ASIC芯片发送的第一触发信号的情况下,输出第一控制信号和第二控制信号,通过所述第一控制信号控制所述ASIC芯片将放大成型后的SiPM信号串行输出给所述后端放大器；及通过所述第二控制信号控制所述模数转换器串行读取所述后端放大器输出的所述SiPM信号的信号脉冲幅度；所述后端放大器用于对串行输出的多通道SiPM信号进行处理,以使所述多通道SiPM信号的信号脉冲幅度在所述模数转换器的信号脉冲幅度范围内；所述模数转换器用于在所述第二控制信号的控制下串行读取所述SiPM信号的信号脉冲幅度,并将所述多通道SiPM信号的信号脉冲幅度输出至所述FPGA控制板进行缓存；所述上位机与所述FPGA控制板连接,所述上位机用于存储所述FPGA控制板缓存输出的所述多通道SiPM信号的信号脉冲幅度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于电流反馈的集成电路老化测试方法及系统
{Author}: 綦迎红;杨灿辉
{Author Address}: 518000 广东省深圳市福田区福田街道岗厦社区福华三路88号财富大厦25B、25C、25D
{Subsidiary Author}: 深圳市科茂翔电子有限公司
{Date}: 2024-11-12
{Notes}: CN118501662B
{Abstract}: 本申请提供了一种基于电流反馈的集成电路老化测试方法及系统,涉及电路测试技术领域,该方法包括：按照电流老化测试表,对集成电路进行老化测试,获取电流反馈信号集合；进行信号滤波预处理,获得标准电流信号集合进行老化关联特征提取；基于老化特征信息集合进行老化状态分析,获得老化状态系数,当电路老化状态系数达到预设老化系数阈值,发出预警信号。通过本申请可以解决现有集成电路老化测试方法,由于电路老化特征确定的精细度和准确性不足,导致老化测试结果评估的准确性较差,以至于无法及时发现电路潜在缺陷和故障,造成电路运行风险较大的技术问题,可以及时发现电路潜在威胁并进行预警,确保电路运行的可靠性和稳定性。
{Subject}: 1.一种基于电流反馈的集成电路老化测试方法,其特征在于,所述方法包括：S1：获取目标集成电路的布图设计信息,对所述布图设计信息进行多维关键性分析,确定集成电路关键节点集合,在所述集成电路关键节点集合上设置电流传感器,获取电流监测传感器集合；S2：获取电流老化测试表,按照所述电流老化测试表基于所述电流监测传感器集合对所述目标集成电路进行老化测试监测,获取关键节点电流反馈信号集合,将所述关键节点电流反馈信号集合无线传输至数据处理单元；S3：通过所述数据处理单元对所述关键节点电流反馈信号集合进行信号滤波预处理,获得关键节点标准电流信号集合,对所述关键节点标准电流信号集合进行老化关联特征提取,确定集成电路老化特征信息集合；S4：基于所述集成电路老化特征信息集合进行老化状态分析,获得集成电路老化状态系数,当所述集成电路老化状态系数达到预设老化系数阈值时,发出预警信号对所述目标集成电路进行老化预警记录。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于改进尺寸剪枝的模拟集成电路尺寸自动设计方法
{Author}: 唐希源;孔子琛;王源
{Author Address}: 100871 北京市海淀区颐和园路5号
{Subsidiary Author}: 北京大学
{Date}: 2024-11-12
{Notes}: CN118586341B
{Abstract}: 本发明公布了一种基于改进尺寸剪枝的模拟集成电路尺寸自动设计方法,通过构建多任务神经网络预测尺寸参数在多个PVT角下的性能指标,构建基于最近采样的剪枝策略进行尺寸剪枝；实现PVT鲁棒的模拟集成电路尺寸自动设计,提高尺寸预测剪枝的准确度,提升PVT鲁棒的模拟集成电路尺寸设计效率。
{Subject}: 1.一种模拟集成电路尺寸自动设计方法,其特征在于,包括构建多任务神经网络预测尺寸参数在多个PVT角下的性能指标和构建基于最近采样的剪枝策略进行尺寸剪枝,实现基于改进尺寸剪枝的模拟集成电路尺寸自动设计；包括如下步骤：A.根据集成电路尺寸设计任务生成初始数据集；初始数据集中的每一条数据包括集成电路尺寸参数、尺寸参数在各个PVT角下的性能指标、尺寸参数在各个PVT角下的品质因数、尺寸参数在所有PVT角下的品质因数之和；B.生成待采样的多组尺寸参数；C.进行基于最近采样的剪枝；包括：C1.将待采样的多组尺寸参数输入多任务神经网络,得到每组尺寸参数在各个PVT角下的品质因数的预测值；具体是将各项性能指标进行计算求和后得到一个单一标量值,即是该尺寸参数的品质因数；C2.根据C1中对品质因数的预测值,计算各组尺寸参数的预测的品质因数改善数量：预测品质因数改善数量PIN具体为：新采样的尺寸参数在某一PVT角下的品质因数优于该PVT角下的最近采样即出现品质因数改善的次数；D.根据尺寸参数的品质因数改善数量是否大于采样阈值,决定在此轮迭代中是否进行采样；D1.计算此轮迭代的采样阈值,包括：定义采样间隔和改善速度；采样间隔指每两次采样操作之间的时间间隔；改善速度为品质因数改善数量的期望除以采样间隔的期望；改善速度IS表示为：其中,IN为品质因数改善数量；SI为采样间隔；E表示计算期望值；其中,β表示采样阈值；k为PVT角总数；q表示有q个PVT角下的品质因数的预测结果为改善；表示数值为变量P-H表示单一PVT角下品质因数预测将要改善的概率,P-L表示单一PVT角下品质因数预测将要恶化的概率；I-H表示单一PVT角下品质因数预测将要改善时,实际采样后品质因数改善的期望减去恶化的期望,I-L表示品质因数预测将要恶化时,实际采样后品质因数改善的期望减去恶化的期望；对于给出的任意一组电路尺寸X,其满足采样条件的概率为P-β,对于给出的n组备选尺寸,至少有一个满足采样条件的概率为P-s；改善速度IS的唯一自变量是采样阈值β；计算得到采样阈值β,最终采样阈值表示为：其中,β-(sel)为每轮迭代中最终选择的采样阈值,是使得IS取到最大值时的采样阈值；argmax表示求函数的最大值点对应的自变量的值；D2.若C2步骤中存在一组尺寸参数的品质因数改善数量大于采样阈值,则选取具有最大品质因数改善数量的尺寸参数作为剪枝结果,结束剪枝并进入采样阶段；若不存在,则更新多任务神经网络权重,然后跳转至步骤B；E.采样阶段,通过对尺寸参数在所有PVT角下进行采样,得到达到目标性能指标的尺寸参数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 叉指型横向半导体器件及其电流检测和控制方法
{Author}: 李湛明;赵友谊
{Author Address}: 加拿大不列颠哥伦比亚温哥华洛希公路3410号
{Subsidiary Author}: 镓能国际有限公司
{Date}: 2024-11-12
{Notes}: CN118943176A
{Abstract}: 本发明提供一种叉指型横向半导体器件及其电流检测和控制方法,涉及半导体技术领域。本发明的叉指型横向半导体器件包括多指高电子迁移率晶体管(HEMT)。多指高电子迁移率晶体管(HEMT)包括二维电子气(2-DEG)、多个源指和多个漏极指,其中,多个源指中的第一源指在2-DEG上连续延伸,而多个源指中的第二源指在2-DEG上不连续；多个漏极指与多个源指相互交错,第二源极指是电流感应元件的一部分。本发明的利用叉指半导体器件的主结构的尺寸与叉指器件感应场效应晶体管的尺寸之比较大的特点,能有效促进整体芯片尺寸的缩小,同时能够提供可靠的电流感应功能。
{Subject}: 1.一种叉指型横向半导体器件,其特征在于,包括多指高电子迁移率晶体管,其中多指高电子迁移率晶体管包括：二维电子气；多个源极指,其中多个源极指中的第一源极指连续穿过二维电子气,多个源极指中的第二源极指不连续穿过二维电子气；以及多个漏极指,其中多个漏极指与多个源极指相互交错,且第二源极指是电流感应元件的一部分。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子设备
{Author}: 黄碧光
{Author Address}: 523863 广东省东莞市长安镇维沃路1号
{Subsidiary Author}: 维沃移动通信有限公司
{Date}: 2024-11-12
{Notes}: CN118944218A
{Abstract}: 本申请公开了一种电子设备,属于电池技术领域。其中,该电子设备包括：主板；电池,该电池的第一极与主板的第一端连接,该电池的第二极通过第一开关管与主板的第二端连接,在电池和主板连接的通路上还设置有第一电阻；第一集成电路,该第一集成电路包括检测模块,该检测模块用于检测经过第一电阻的第一电流。其中,上述第一集成电路,用于在第一电流的电流值小于或等于预设电流值的情况下,控制第一开关管断开,以断开电池和主板连接的通路。
{Subject}: 1.一种电子设备,其特征在于,包括：主板；电池,所述电池的第一极与所述主板的第一端连接,所述电池的第二极通过第一开关管与所述主板的第二端连接,在所述电池和所述主板连接的通路上还设置有第一电阻；第一集成电路,所述第一集成电路包括检测模块,所述检测模块用于检测经过所述第一电阻的第一电流；其中,所述第一集成电路,用于在所述第一电流的电流值小于或等于预设电流值的情况下,控制所述第一开关管断开,以断开电池和所述主板连接的通路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电路门级失效率的分析方法、装置、电子设备及可读介质
{Author}: 王铭珺;王辉;谷丰;叶靖
{Author Address}: 100190 北京市海淀区中关村东路18号1幢9层B-1003
{Subsidiary Author}: 中科鉴芯(北京)科技有限责任公司
{Date}: 2024-11-05
{Notes}: CN118897172A
{Abstract}: 本申请涉及一种电路门级失效率的分析方法、装置、电子设备及可读介质,其中,方法包括：在检测到目标对象触发目标操作的情况下,调用与目标操作对应的目标模型；对电路系统进行层级分析,并建立与电路系统的层级结构对应的树状图,其中,树状图的各个节点上包括节点上的组件的属性信息；根据目标模型以及属性信息计算树状图上各个层级的失效率；根据树状图以及各个层级的失效率对电路系统进行失效率分析。通过先对电路系统进行层级分析得到树状图,然后对树状图的各层级进行失效率计算,最后综合各层级的失效率进行电路分析,解决了整体失效率难以用来进行层次化的失效率分析的问题。
{Subject}: 1.一种电路门级失效率的分析方法,其特征在于,包括：在检测到目标对象触发目标操作的情况下,调用与所述目标操作对应的目标模型；对电路系统进行层级分析,并建立与所述电路系统的层级结构对应的树状图,其中,所述树状图的各个节点上包括所述节点上的组件的属性信息；根据所述目标模型以及所述属性信息计算所述树状图上各个层级的失效率；根据所述树状图以及所述各个层级的所述失效率对所述电路系统进行失效率分析。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子设备和处理方法
{Author}: 余汪强
{Author Address}: 100085 北京市海淀区上地西路6号2幢2层201-H2-6
{Subsidiary Author}: 联想(北京)有限公司
{Date}: 2024-11-01
{Notes}: CN118885425A
{Abstract}: 本申请公开了一种电子设备和处理方法,电子设备包括基于高级精简指令集的处理器,用于通过通用输入输出端口接收嵌入式控制器发送的事件数据,并通过基本输入输出系统执行与事件数据相应的事件处理；基于高级精简指令集的嵌入式控制器,用于通过集成电路总线响应基本输入输出系统发送的数据访问请求,将数据发送至基本输入输出系统；其中,处理器通过集成电路总线和通用输入输出端口连接于嵌入式控制器。
{Subject}: 1.一种电子设备,包括：基于高级精简指令集的处理器,用于通过通用输入输出端口接收嵌入式控制器发送的事件数据,并通过基本输入输出系统执行与所述事件数据相应的事件处理；基于高级精简指令集的嵌入式控制器,用于通过集成电路总线响应所述基本输入输出系统发送的数据访问请求,将数据发送至所述基本输入输出系统；其中,所述处理器通过所述集成电路总线和所述通用输入输出端口连接于所述嵌入式控制器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的制造方法、设计方法以及备用单元的设计方法
{Author}: 少骏·库玛
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-11-01
{Notes}: CN118886381A
{Abstract}: 提供了一种使用备用单元的集成电路的制造方法。此方法包括：接收输入设计；产生设计布局,其中此设计布局包括多个功能单元和多个备用单元,此些备用单元中的每个备用单元包括多个引脚；产生多个弹性引脚扩展以连接至此些备用单元的引脚,其中此些弹性引脚扩展包括形成于此设计布局的不同层级上的多个区段；执行布线以连接此设计布局中的此些功能单元并产生一布线设计；以及根据此布线设计制造集成电路。
{Subject}: 1.一种集成电路的制造方法,包括：接收输入设计；产生设计布局,其中该设计布局包括多个功能单元和多个备用单元,该些备用单元中的每个备用单元包括多个引脚；产生多个弹性引脚扩展以连接至该些备用单元的引脚,其中该些弹性引脚扩展包括形成于该设计布局的不同层级上的多个区段；执行布线以连接该设计布局中的该些功能单元并产生一布线设计；以及根据该布线设计制造集成电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体芯片的封装工艺优化方法
{Author}: 郑剑华;苏建国;张元元;孙彬;朱建
{Author Address}: 226000 江苏省南通市通州区兴东镇孙李桥村西八组
{Subsidiary Author}: 南通华隆微电子股份有限公司
{Date}: 2024-10-29
{Notes}: CN118380349B
{Abstract}: 本发明公开了一种半导体芯片的封装工艺优化方法,涉及半导体封装技术领域。所述方法包括：将待键合芯片固定于封装基板预设位置,采集芯片图像信息；对芯片图像信息进行语义分割,生成焊盘分布坐标和焊盘类型；根据焊盘类型和键合线材料,匹配基准焊点模型；配置焊点质量评价因子；根据基准焊点模型,结合焊点缺陷因子、焊点完整度因子、键合线形变向量因子对键合控制参数进行寻优,生成键合控制参数优化结果；根据键合控制参数优化结果进行待键合芯片的封装键合控制。解决了传统半导体芯片的封装工艺在键合控制方面自动化程度较低且通用性较弱的技术问题,达到了提高封装自动化程度和通用性的技术效果。
{Subject}: 1.一种半导体芯片的封装工艺优化方法,其特征在于,所述方法包括：将待键合芯片固定于封装基板预设位置,采集芯片图像信息；对所述芯片图像信息进行语义分割,生成焊盘分布坐标和焊盘类型；根据所述焊盘类型和键合线材料,匹配基准焊点模型；配置焊点质量评价因子,其中,所述焊点质量评价因子包括焊点缺陷因子、焊点完整度因子、键合线形变向量因子；根据所述基准焊点模型,结合所述焊点缺陷因子、所述焊点完整度因子、所述键合线形变向量因子对键合控制参数进行寻优,生成键合控制参数优化结果；根据所述键合控制参数优化结果进行所述待键合芯片的封装键合控制；对所述芯片图像信息进行语义分割,生成焊盘分布坐标和焊盘类型,包括：从焊盘数据库提取基准焊盘灰度值列表、基准焊盘类型列表和基准焊盘形状列表；对所述芯片图像信息进行灰度化处理,生成芯片灰度图像；遍历所述基准焊盘类型列表,基于所述基准焊盘灰度值列表,对所述芯片灰度图像进行邻近二值化处理,生成二值化图像列表；遍历所述基准焊盘形状列表,对所述二值化图像列表进行形状匹配,生成所述焊盘分布坐标和所述焊盘类型；遍历所述基准焊盘类型列表,基于所述基准焊盘灰度值列表,对所述芯片灰度图像进行邻近二值化处理,生成二值化图像列表,包括：根据所述基准焊盘类型列表和所述基准焊盘灰度值列表,提取第一基准焊盘类型的第一基准焊盘灰度值；获得所述第一基准焊盘类型的灰度偏差阈值；获得所述芯片灰度图像的第一坐标的第一灰度值,计算所述第一灰度值与所述第一基准焊盘类型的第一灰度偏差模值；当所述第一灰度偏差模值大于所述灰度偏差阈值,将所述第一灰度值更新为0灰度值；当所述第一灰度偏差模值小于或等于所述灰度偏差阈值,将所述第一灰度值更新为255灰度值；当遍历完所述芯片灰度图像,输出第一基准焊盘类型二值化图像,添加进所述二值化图像列表。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种顶部散热的厚膜混合集成电路钢外壳及其加工装置
{Author}: 易涛;王慧卉;李段智宇
{Author Address}: 412007 湖南省株洲市天元区衡山东路2号
{Subsidiary Author}: 湖南宏微电子技术有限公司
{Date}: 2024-10-29
{Notes}: CN118434099B
{Abstract}: 本发明公开了一种顶部散热的厚膜混合集成电路钢外壳及其加工装置,包括：加工单元,所述加工单元包括底架,所述底架的侧部活动设置有夹口板卡接的陶瓷基板和丝网件,所述丝网件的顶部设置有下放涂料的上料件,所述上料件的侧部安装有背向运动的刮刀。在两个刮刀的运动中,会推动与侧板连接的触发件在齿牙板的表面滚动,从而使触发件在齿牙板触发下,使触发件带动联动件一和联动件二转动,而在联动件二的转动下,会通过其中部的主动轴带动活动带转动,从而使活动带带动折片在刮刀的前进侧单向运动,从而减少刮刀前进侧堆积的涂料的不均匀,从而使涂料在刮刀前进端分布的更加均匀,从而提高了丝网件对陶瓷基板的涂印的质量。
{Subject}: 1.一种顶部散热的厚膜混合集成电路钢外壳加工装置,其特征在于,包括：外壳体(1),所述外壳体(1)包括底壳(101),所述底壳(101)的内部通过螺栓安装有陶瓷基板(102),所述底壳(101)的开口侧活动卡接有盖板(103),所述陶瓷基板(102)背部对应在底壳(101)的位置设置有散热面(106),所述底壳(101)的侧部对称设置有加固边板(105),所述加固边板(105)表面卡接的引脚(104)穿过底壳(101)和陶瓷基板(102)焊接；加工单元(2),所述加工单元(2)包括底架(201),所述底架(201)的侧部活动设置有夹口板(2023)卡接的陶瓷基板(102)和丝网件(204),所述丝网件(204)的顶部设置有下放涂料的上料件(203),所述上料件(203)的侧部安装有背向运动的刮刀(2051),所述刮刀(2051)的前进端活动设置有折片(2061),所述刮刀(2051)的顶部活动设置有下压板(208),所述刮刀(2051)的侧部活动设置有推板(20133),所述加工单元(2)的侧部依次设置有烧结炉(3)和组装加工件(4)；所述底架(201)的内部竖立固定连接有中立板(2013),所述中立板(2013)的一侧固定连接有牵引杆(2012),所述中立板(2013)的另外一侧交错固定设置有上料移动件(20131)和推动驱动件(20132)；所述上料移动件(20131)的输出端穿过中立板(2013)和开口安装仓(2021)活动连接,所述开口安装仓(2021)通过滑槽(20212)和牵引杆(2012)滑动连接,所述开口安装仓(2021)的内部开设有开口的插槽(20211),所述插槽(20211)通过插板(20231)和夹口板(2023)卡接；所述夹口板(2023)的内部从下到上依次卡接有陶瓷基板(102)和丝网件(204),所述开口安装仓(2021)通过其内部的抬升驱动件(2022)的输出端和夹口板(2023)活动连接；所述中立板(2013)的顶部固定连接有内框板(2014),所述内框板(2014)的一侧设置有移动侧(20141),所述内框板(2014)的另外一侧设置有推动侧(20142)；所述移动侧(20141)和推动侧(20142)内部的左右两侧均对称设置有触发槽(20144)和限制槽(20146),所述触发槽(20144)的内部固定安装有齿牙板(20145)；左侧的所述触发槽(20144)内部的底端固定安装有齿牙板(20145),右侧的所述触发槽(20144)内部的顶端固定连接有齿牙板(20145),所述限制槽(20146)贯穿设置在移动侧(20141)表面,所述移动侧(20141)的表面开设有移动槽(201411),所述移动槽(201411)的内部滑动设置有卡插件(20521),所述卡插件(20521)的侧部固定连接有推拉驱动件(20522)的输出端,所述推拉驱动件(20522)固定连接在移动侧(20141)的表面；所述推动侧(20142)的表面贯穿开设有存放槽(20147),所述存放槽(20147)的内部活动设置有推板(20133),所述推板(20133)与推动驱动件(20132)的输出端固定连接；所述移动侧(20141)和推动侧(20142)之间活动设置有两个横板(205),所述横板(205)通过圆杆(2052)和限制槽(20146)滑动连接；所述横板(205)的底部固定连接有刮刀(2051),所述横板(205)的外表面活动设置有活动带(206),所述活动带(206)的表面固定设置有若干个折片(2061),所述活动带(206)的内部转动连接有从动轴(2062)和主动轴(2063)；所述移动侧(20141)表面的圆杆(2052)穿过限制槽(20146)和卡插件(20521)活动连接；所述主动轴(2063)穿过横板(205)和联动件二(20631)转动连接,所述联动件二(20631)的表面啮合连接有联动件一(20531),所述横板(205)的内侧固定连接有侧板(2054),所述联动件一(20531)通过其侧部的转轴穿过侧板(2054)和触发件(2053)活动连接,所述触发件(2053)啮合连接在齿牙板(20145)的表面；所述圆杆(2052)的表面通过联动板(207)和滑动杆(2071)活动连接,所述滑动杆(2071)和下压板(208)表面的横移槽(2084)滑动连接；所述下压板(208)的顶部固定连接有凸板(2081),所述凸板(2081)通过横杆(2082)和立轨板(20143)中部竖向分布的竖槽滑动连接,所述横杆(2082)设置在立轨板(20143)的表面活动卡接有横压板(20821),所述横杆(2082)通过弹性件(2083)和立轨板(20143)内部的竖槽弹性连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于存储系统的管理架构及存储系统
{Author}: 韩舒
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-10-29
{Notes}: CN118860279A
{Abstract}: 本申请实施例提供一种用于存储系统的管理架构及存储系统,属于计算机技术领域,该管理架构包括：管理板,管理板包括基板管理控制器、存储模块,以及第一连接器；基板管理控制器分别与存储模块和第一连接器电连接；存储模块用于存储基板管理控制器对应的第一固件；基板管理控制器用于通过第一固件对存储系统进行管理；主板,主板包括处理器模块、可编程逻辑模块、电源模块,以及第二连接器；第二连接器分别与处理器模块、可编程逻辑模块和电源模块电连接；第二连接器包括用于连接管理板的槽位接口；第二连接器通过槽位接口与第一连接器电连接。可以方便地更换管理板和主板,应用更加灵活,可以降低使用成本。
{Subject}: 1.一种用于存储系统的管理架构,其特征在于,包括：管理板(10),所述管理板(10)包括基板管理控制器(101)、存储模块(102),以及第一连接器(103)；所述基板管理控制器(101)分别与所述存储模块(102)和所述第一连接器(103)电连接；所述存储模块(102)用于存储所述基板管理控制器(101)对应的第一固件；所述基板管理控制器(101)用于通过所述第一固件对所述存储系统进行管理；主板(20),所述主板(20)包括处理器模块(201)、可编程逻辑模块(202)、电源模块(203),以及第二连接器(204)；所述第二连接器(204)分别与所述处理器模块(201)、所述可编程逻辑模块(202)和所述电源模块(203)电连接；所述第二连接器(204)包括用于连接所述管理板(10)的槽位接口；所述第二连接器(204)通过所述槽位接口与所述第一连接器(103)电连接；所述处理器模块(201)用于通过槽位接口与所述基板管理控制器(101)通信；所述可编程逻辑模块(202)用于通过所述槽位接口与所述基板管理控制器(101)通信；所述电源模块(203)用于通过槽位接口向所述管理板(10)供电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试设备稳定性评估方法及系统
{Author}: 詹文法;胡心怡;郑江云;蔡雪原;张庆平;刘全金;周杨心梓;张珺瑚
{Author Address}: 246133 安徽省安庆市宜秀区集贤北路1318号
{Subsidiary Author}: 安庆师范大学
{Date}: 2024-10-29
{Notes}: CN118861912A
{Abstract}: 本发明公开了一种集成电路测试设备稳定性评估方法及系统,包括：收集若干批次的集成电路的测试数据,测试数据包括每批次的各个测试项的数据；采用斯皮尔曼秩相关系数分析测试项之间的相关性,剔除高度相关的冗余测试项,所述高度相关指的是相关性超过预设阈值；使用剩余的测试项的斯皮尔曼秩相关系数来确定每个测试项的权重；根据每个测试项的权重计算加权良率均值以及加权CPK均值；将每批次集成电路的加权良率均值作为横轴,加权CPK均值作为纵轴,构建四象限分布图；根据四象限分布图识别问题批次,并对测试设备稳定性进行评估；本发明的优点在于：评估结果准确且分析效率高。
{Subject}: 1.一种集成电路测试设备稳定性评估方法,其特征在于,包括以下步骤：步骤一、收集若干批次的集成电路的测试数据,测试数据包括每批次的各个测试项的数据；步骤二、采用斯皮尔曼秩相关系数分析测试项之间的相关性,剔除高度相关的冗余测试项,所述高度相关指的是相关性超过预设阈值；步骤三、使用剩余的测试项的斯皮尔曼秩相关系数来确定每个测试项的权重；步骤四、根据每个测试项的权重计算加权良率均值以及加权CPK均值；步骤五、将每批次集成电路的加权良率均值作为横轴,加权CPK均值作为纵轴,构建四象限分布图；步骤六、根据四象限分布图识别问题批次,并对测试设备稳定性进行评估。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电路布局图产生方法、只读记忆体集成电路及其制造方法
{Author}: 林谷峰;黄家恩;李婕;宇野和正;吴经纬
{Author Address}: 中国台湾新竹市新竹科学工业园区力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-10-29
{Notes}: CN118862800A
{Abstract}: 本揭示文件提供一种电路布局图产生方法、只读记忆体集成电路及其制造方法,电路布局图产生方法用以产生集成电路布局图,电路布局图产生方法包含以下步骤：将或非型只读记忆体位元单元列划分为由多个隔离特征分隔的多个N位元群组,其中多个N位元群组中的每个N位元群组包含N个位元,其中N大于2；基于或非型只读记忆体位元单元列的只读记忆体码设计模式,将一或多个逻辑模式分配至多个N位元群组中的每个N位元群组；以及将包含一或多个逻辑模式的集成电路布局图储存于储存装置中。
{Subject}: 1.一种电路布局图产生方法,其特征在于,用以产生一集成电路布局图,该电路布局图产生方法包含以下步骤：将一或非型只读记忆体位元单元列划分为由多个隔离特征分隔的多个N位元群组,其中该多个N位元群组中的每个N位元群组包含N个位元,其中N大于2；基于该或非型只读记忆体位元单元列的一只读记忆体码设计模式,将一或多个逻辑模式分配至该多个N位元群组中的该每个N位元群组；以及将包含该一或多个逻辑模式的一集成电路布局图储存于一储存装置中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 时序违例修复方法、装置、电子设备和存储介质
{Author}: 邹和风;彭书涛;马卓
{Author Address}: 300450 天津市滨海新区海洋高新技术开发区信安创业广场5号楼
{Subsidiary Author}: 飞腾信息技术有限公司
{Date}: 2024-10-29
{Notes}: CN118862817A
{Abstract}: 本申请提供了一种时序违例修复方法、装置、电子设备和存储介质,该方法包括：对目标集成电路进行时序违例分析,分别获取各功能逻辑对应的时序违例路径报告,根据功能逻辑对应的时序违例路径报告,从第一模块、第二模块以及多级流水线逻辑单元中确定第一时序违例单元和第二时序违例单元,以及第一时序违例单元和第二时序违例单元之间的时序违例值,从第一时序违例单元和第二时序违例单元中确定功能逻辑对应的信号流向单元,根据时序违例值,获取信号流向单元针对功能逻辑需要调整的时钟延时,以进行时序违例修复。从而实现不同功能逻辑的时序违例批量修复,处理效率高。
{Subject}: 1.一种时序违例修复方法,其特征在于,所述方法包括：对目标集成电路进行时序违例分析,分别获取各功能逻辑对应的时序违例路径报告；其中,所述目标集成电路包括：用于逻辑信号传输的第一模块和第二模块,所述第一模块和所述第二模块之间设有多级流水线逻辑单元,所述多级流水线逻辑单元中按各单元均划分为多个功能逻辑部分；根据所述功能逻辑对应的时序违例路径报告,从所述第一模块、所述第二模块以及所述多级流水线逻辑单元中确定第一时序违例单元和第二时序违例单元,以及所述第一时序违例单元和所述第二时序违例单元之间的时序违例值；从所述第一时序违例单元和所述第二时序违例单元中确定所述功能逻辑对应的信号流向单元；根据所述时序违例值,获取所述信号流向单元针对所述功能逻辑需要调整的时钟延时,以进行时序违例修复。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种适用于SRAM读数据控制的内联锁反馈电路
{Author}: 姜俊逸;刘建伟;高辉;杨潇雨;杨曼琳
{Author Address}: 400060 重庆市南岸区南坪花园路14号
{Subsidiary Author}: 中国电子科技集团公司第二十四研究所
{Date}: 2024-10-29
{Notes}: CN118866047A
{Abstract}: 本发明属于集成电路领域,具体涉及一种适用于SRAM读数据控制的内联锁反馈电路,包括：一个反相器和一个三输入与非门,其中三输入与非门的输入分别为列选择电路使能信号PRM经过反相器的输出和灵敏放大器的两个放大节点SL和SR；三输入与非门的输出RM连接列选择控制电路中PMOS管的栅极。本发明的一种适用于SRAM读数据控制的内联锁反馈电路在读数据过程中,当正确读出数据后,通过内联锁反馈电路反馈给列多路选择电路,关闭位线和放大器的通路,减少位线放电时间,从而减少功耗。
{Subject}: 1.一种适用于SRAM读数据控制的内联锁反馈电路,其特征在于,包括：一个反相器和一个三输入与非门,其中三输入与非门的输入分别为列选择电路使能信号PRM经过反相器的输出和灵敏放大器的两个放大节点SL和SR；三输入与非门的输出RM连接列选择控制电路中PMOS管的栅极。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 新型集成电路FOWLP工艺方法
{Author}: 杨威源;赵伟
{Author Address}: 215000 江苏省苏州市昆山市千灯镇黄浦江南路497号
{Subsidiary Author}: 日月新半导体(昆山)有限公司
{Date}: 2024-10-25
{Notes}: CN118841332A
{Abstract}: 本发明公开了集成电路技术领域的新型集成电路FOWLP工艺方法,S1、基板准备；S2、RDL层制作；S3、铜导线框架和芯片放置；S4、封装固化；S5、焊垫制备；S6、切割和封装。本发明通过优化RDL层的制作和芯片放置流程,确保了更高的布线精度和芯片对准精度,通过减小封装厚度和增加触点引脚数量,提高了信号传输的效率,减少了信号损失和干扰,采用ChipLast工艺,先进行RDL布线和测试,再放置合格芯片,提高了成品率和封装的长期稳定性,通过简化封装流程和提高材料利用率,降低了整体的封装成本,本发明的工艺方法不仅适用于调频射频芯片,还可以扩展到其他类型的信号芯片,具有广泛的适用性。
{Subject}: 1.新型集成电路FOWLP工艺方法,其特征在于：包括如下步骤：S1、基板准备：首先准备基板,进行清洁和预处理,确保基板表面平整无污染；S2、RDL层制作：在基板上制作重布RDL层；S3、铜导线框架和芯片放置：将铜导线框架和合格的芯片放置在已经制作好RDL的基板上；S4、封装固化：在芯片和导线框架连接完成后,使用环氧塑模料将整个结构封装起来,然后进行固化,以保护内部结构并提供机械支撑；S5、焊垫制备：为焊垫提供焊接介质,以便于后续的焊接或连接；S6、切割和封装：进行切割,将封装好的芯片从基板上分离出来,完成封装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种三维集成电路的硅通孔故障检测方法及系统
{Author}: 李虎雄;毛昊磊;李思翰;李琪;吴宗大
{Author Address}: 312000 浙江省绍兴市环城西路508号
{Subsidiary Author}: 绍兴文理学院
{Date}: 2024-10-25
{Notes}: CN118837712A
{Abstract}: 本发明公开了一种三维集成电路的硅通孔故障检测方法及系统,通过获取三维集成电路制造工艺中的硅通孔TSV并构建TSV模型,对多种TSV组件进行散射参数评估,并采用高频结构模拟器HFSS对TSV组件的散射参数进行模拟得到TSV组件的电气特性,根据电气特性提取所有形状TSV故障TSV和无故障TSV的特征信息并构建特标签数据集,采用决策树分类算法对标签数据集进行模型训练以预测得到故障分类结果,使用HFSS对不同形状的无故障和故障TSV进行了全面建模和分析,对多堆叠3D IC结构中的回波损耗和插入损耗参数进行评估分析,DT分类器对故障进行精确预测和分类,提升了识别TSV结构内复杂故障的稳健性和有效性。
{Subject}: 1.一种三维集成电路的硅通孔故障检测方法,其特征在于,包括以下步骤：获取三维集成电路制造工艺中的硅通孔TSV并构建TSV模型,其中,TSV模型包括无故障TSV和故障TSV,故障TSV包括至少一种结构缺陷,结构缺陷包括在TSV的导电表面上形成的空隙和/或绝缘层中形成的针孔；对TSV模型中的多种TSV组件进行散射参数评估,并采用高频结构模拟器HFSS对TSV组件的散射参数进行模拟得到TSV组件的电气特性,其中,TSV组件包括圆形、方形、六边形或八角形中的至少一种；根据电气特性提取所有形状TSV对应的故障TSV和无故障TSV的特征信息,并构建特征信息对应的标签数据集；采用决策树分类算法对标签数据集进行模型训练以预测得到故障分类结果,其中,故障分类结果包括无故障、单空隙故障、多空隙故障、单针孔故障或多针孔故障中的至少一种。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种航空机载设备半导体器件二次筛选优化方法
{Author}: 王道震;倪群平;刘红波;李俊玲;徐建生;徐琼琼;马玉柱;常再春;詹家强;张洪波;陈芳;吴春亮;白琦;于艳敏
{Author Address}: 300462 天津市滨海新区开发区西区北大街141号
{Subsidiary Author}: 天津七一二通信广播股份有限公司
{Date}: 2024-10-25
{Notes}: CN118839258A
{Abstract}: 本发明提供了一种航空机载设备半导体器件二次筛选优化方法,包括：将元器件按照预设的筛选类型划分,得到待二筛的元器件样本；针对待二筛的元器件样本按照预设的优化剪裁方法进行检测,得到优化后的检测项目；针对优化检测后项目按照预设的极限温度进行检测,得到元器件不同极限温度下的合格判据；针对符合小样本筛选条件的元器件执行小样本,并优化小样本下的批产合格判据。本发明有益效果：通过优化二筛方案,大幅降低二筛元器件种类、数量及单项元器件的检测费用。
{Subject}: 1.一种航空机载设备半导体器件二次筛选优化方法,其特征在于,包括：将元器件按照预设的筛选类型划分,得到待二筛的元器件样本；针对待二筛的元器件样本按照预设的优化剪裁方法进行检测,得到优化后的检测项目；针对优化检测后项目按照预设的极限温度进行检测,得到元器件不同极限温度下的合格判据；针对符合小样本筛选条件的元器件执行小样本,并优化小样本下的批产合格判据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路的布局设计方法及系统
{Author}: 张天云;陈云;姚鹏鹏;陈月
{Author Address}: 226300 江苏省南通市高新区新世纪大道266号江海智汇园C4楼
{Subsidiary Author}: 江苏芯海技术开发有限公司
{Date}: 2024-10-25
{Notes}: CN118839654A
{Abstract}: 本发明公开了用于集成电路的布局设计方法及系统,涉及电路设计技术领域,该系统通过划分算法、布局优化技术和详细布线策略,显著优化了集成电路设计流程。电路模块划分模块利用启发式方法和Kernighan-Lin算法,将电路有效地划分为多个区域,通过线性规划确定每个模块的面积配置,确保每个区域的功能和物理特性得到最佳匹配。初步布局规划模块通过启发式算法进行初步进行布局,并采用了模拟退火算法,结合成本函数算法对电路模块初始位置进行优化,以最小化布局总成本C。此外,全局布线模块利用MazeRouting算法优化布线路径,避免冲突并减少布线长度L,从而在保证电路性能的同时,提高了制造效率和成本控制能力。
{Subject}: 1.用于集成电路的布局系统,其特征在于：包括电路表网输入模块、电路模块划分模块、初步布局规划模块、全局布线模块和评估优化模块；所述电路表网输入模块用于在集成电路布局设计系统中,输入电路网表设计工具,并输出电路描述文件中提取所需的电路描述信息；所述电路模块划分模块通过基于电路功能和电路物理特性,将电路划分为多个模块,并对模块进行预处理,计算模块的初始面积和形状；所述初步布局规划模块用于构建初始布局的成本函数算法,计算模块的初始位置,获取布局总成本C,再进行模拟退火算法计算概率P(E),并进行评估新布局的接受性；所述全局布线模块用于确定主要连接路径优化布线冲突,并使用详细布线算法,计算获取总布线长度L,并验证布局的电路物理图像和电气规则,获取检查结果；所述评估优化模块用于结合布局规划的布局总成本C和总布线长度L,进行相关联计算获取综合布局质量系数Z,并预设布局质量阈值F1与所获取的综合布局质量系数Z进行初步评估,再将布局总成本C和总布线长度L输入到设计规则检查工具中,输出规则检查结果R,并进行评估。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种芯片封装结构及其制造方法
{Author}: 徐健;田陌晨;温德鑫;祝俊东
{Author Address}: 200433 上海市杨浦区国宾路18号1501J-5室
{Subsidiary Author}: 奇异摩尔(上海)集成电路设计有限公司
{Date}: 2024-10-25
{Notes}: CN118841407A
{Abstract}: 本发明提供了一种芯片封装结构及其制造方法,包括工作芯片,工作芯片中设置接触孔,且接触孔贯穿工作芯片；电源接触凸片,设置于工作芯片上,电源接触凸片覆盖接触孔的端面,其中电源接触凸片电性连接于工作芯片的电源电路,且电源接触凸片与电源电路的输入输出接口电性连接；电感片,设置在工作芯片上,电感片中设置深沟槽结构；第一金属层,连接于电感片的第一面,且第一金属层连接于深沟槽结构的一端,第一金属层与电源接触凸片电性连接；以及第二金属层,连接于电感片的第二面,第二金属层连接于深沟槽结构的另一端,且第二金属层连接于深沟槽结构的另一端,其中第二金属层在第一金属层上具有正投影,正投影的端部与第一金属层的端部重叠。
{Subject}: 1.一种芯片封装结构,其特征在于,包括：工作芯片,所述工作芯片中设置接触孔,且所述接触孔贯穿所述工作芯片；电源接触凸片,设置于所述工作芯片上,所述电源接触凸片覆盖所述接触孔的端面,其中所述电源接触凸片电性连接于所述工作芯片的电源电路,且所述电源接触凸片与所述电源电路的输入输出接口电性连接；电感片,设置在所述工作芯片上,所述电感片中设置深沟槽结构；第一金属层,连接于所述电感片的第一面,且所述第一金属层连接于所述深沟槽结构的一端,所述第一金属层与电源接触凸片电性连接；以及第二金属层,连接于所述电感片的第二面,所述第二金属层连接于所述深沟槽结构的另一端,且所述第二金属层连接于所述深沟槽结构的另一端,其中所述第二金属层在所述第一金属层上具有正投影,所述正投影的端部与所述第一金属层的端部重叠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种防硫化LED封装工艺和防硫化LED灯珠
{Author}: 黎鹏;邱海胜
{Author Address}: 518000 广东省深圳市龙岗区平湖街道新木社区老村工业园二路7号101
{Subsidiary Author}: 深圳市正东明光电子有限公司
{Date}: 2024-10-25
{Notes}: CN118841492A
{Abstract}: 本申请属于LED封装技术领域,本申请公开了一种防硫化LED封装工艺和防硫化LED灯珠。本申请中的防硫化LED封装工艺包括以下步骤：固晶、焊线、点涂防硫化液、点胶和烘烤,其中点涂防硫化液包括以下步骤：添加防硫化液到容器中、调节点胶机控制点涂量、供胶气压和点涂次数、烘烤。本申请在对LED支架的镀银层表面涂覆防硫化液时精准使用点涂式防硫工艺,在LED支架的镀银层表面覆盖一层防硫化层,明显能够延缓LED灯珠衰减,使LED灯珠在恶劣环境中也能保持稳定的性能。
{Subject}: 1.一种防硫化LED封装工艺,其特征在于,包括以下步骤：S1、采用固晶胶将LED芯片固定于LED支架内部；S2、采用焊线机将LED芯片与LED支架进行电气连接；S3、使用自动点胶机将防硫化液点涂到LED支架内部的镀银层,放入烤箱中烘烤,形成防硫化层；S4、将封装胶灌入LED支架内部,使封装胶覆盖LED芯片及防硫化层的表面形成封装胶层；S5、将步骤S4中灌胶后的LED支架放入烤箱内进行二次烘烤,形成LED半成品,将LED半成品切割成单颗,制得防硫化LED灯珠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体装置及其制造方法
{Author}: 周家玥;沈香谷;余立中;张文苓;黄镇球;陈殿豪;侯承浩;蔡欣宏;唐宇;李昆育;江淳修
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-10-25
{Notes}: CN118841394A
{Abstract}: 一种半导体装置包括一第一介电层。一第二介电层设置于第一介电层上方。第二介电层及第一介电层具有不同的材料组成。一金属-绝缘体-金属(MIM)结构埋入第二介电层内。一第三介电层设置于第二介电层上方。第三介电层及第二介电层具有不同的材料组成。第一介电层或第三介电层可以包含氮化硅,第二介电层可以包含氧化硅。
{Subject}: 1.一种半导体装置,包括：一第一介电层；一第二介电层,设置于该第一介电层上方,其中该第二介电层与该第一介电层具有不同的材料组成；一金属-绝缘体-金属结构,埋入于该第二介电层内；以及一第三介电层,设置于该第二介电层上方,其中该第三介电层与该第二介电层具有不同的材料组成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种带隙基准电流电压源集成电路
{Author}: 朱光前;黄姝雯;励勇远;过伟;钱利波;朱樟明
{Author Address}: 710071 陕西省西安市太白南路2号
{Subsidiary Author}: 西安电子科技大学
{Date}: 2024-10-25
{Notes}: CN118838465A
{Abstract}: 本发明公开了一种带隙基准电流电压源集成电路,包括：启动电路用于产生启动电压；电阻修调电路用于产生修调电阻；无运放温度系数电流产生电路,包括4个交叉连接的三极管,用于根据启动电压启动无运放温度系数电流产生电路进行工作,并在工作中,利用4个交叉连接的三极管构成的负反馈结构产生I-(PTAT)电流、I-(CTAT)电流；电流修调电路用于根据I-(PTAT)电流产生修调电流；带隙基准核心电路,用于根据修调电流修正I-(PTAT)电流,根据修调电阻、I-(CTAT)电流、修正的I-(PTAT)电流产生带隙基准电压。本发明可以提供低温漂、宽温度范围的带隙基准电压。
{Subject}: 1.一种带隙基准电流电压源集成电路,其特征在于,所述电路包括无运放温度系数电流产生电路、带隙基准核心电路、启动电路、电阻修调电路、电流修调电路；其中,所述启动电路,用于产生启动电压；所述电阻修调电路,用于产生修调电阻；所述无运放温度系数电流产生电路,连接所述启动电路,用于根据所述启动电压启动所述无运放温度系数电流产生电路,以使所述无运放温度系数电流产生电路在工作中产生正温度系数I-(PTAT)电流、负温度系数I-(CTAT)电流；其中,所述无运放温度系数电流产生电路包括4个交叉连接的三极管,利用4个交叉连接的三极管构成的负反馈结构,控制所述无运放温度系数电流产生电路在工作中产生所述正温度系数I-(PTAT)电流、所述负温度系数I-(CTAT)电流；所述电流修调电路,连接所述无运放温度系数电流产生电路,用于根据所述正温度系数I-(PTAT)电流产生修调电流；所述带隙基准核心电路,连接所述无运放温度系数电流产生电路、所述电阻修调电路、所述电流修调电路,用于根据所述修调电流修正所述正温度系数I-(PTAT)电流,根据所述修调电阻、所述负温度系数I-(CTAT)电流、修正的正温度系数I-(PTAT)电流产生带隙基准电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于三维集成电路超高深宽比硅通孔金属化的方法
{Author}: 黎科;于大全;钟毅
{Author Address}: 361000 福建省厦门市思明南路422号
{Subsidiary Author}: 厦门大学
{Date}: 2024-10-25
{Notes}: CN118841369A
{Abstract}: 本发明属于半导体制作技术领域,具体公开了一种用于三维集成电路超高深宽比硅通孔金属化的方法,具体包括以下步骤：采用原子层沉积技术在衬底材料表面以及通孔沉积绝缘层；采用原子层沉积技术在绝缘层上沉积阻挡层,阻挡层为TiN、Ru中的一种或两种；采用原子层沉积技术在阻挡层上沉积种子层；在沉积的种子层上电镀铜。本发明采用ALD铜钟子层沉积技术,可以在不同衬底沉积铜种子层,并采用常见的酸性硫酸铜体系电镀药液,兼容性较好,打通了超高深宽比TSV无缺陷填实的工艺路线,有利于先进封装超高密度互连。
{Subject}: 1.一种用于三维集成电路超高深宽比硅通孔金属化的方法,其特征在于,包括以下步骤：(1)采用ALD沉积技术在衬底材料表面以及通孔沉积绝缘层；(2)采用ALD沉积技术在步骤(1)沉积的绝缘层上沉积阻挡层,所述阻挡层为TiN、Ru中的一种或两种；(3)采用ALD沉积技术在步骤(2)沉积的阻挡层上沉积种子层；(4)在步骤(3)沉积的种子层上电镀铜。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 非制冷红外探测器读出电路及非制冷红外探测器
{Author}: 何佳;刘俊;刘天宇
{Author Address}: 311501 浙江省杭州市桐庐县桐庐经济开发区求是路299号A1号楼
{Subsidiary Author}: 杭州海康微影传感科技有限公司
{Date}: 2024-10-25
{Notes}: CN118836989A
{Abstract}: 本申请提供了一种非制冷红外探测器读出电路及非制冷红外探测器。读出电路包括像元电路、控制电路及信号处理电路,像元电路包括第一、二、三电压端和像元电阻,像元电阻连接于第二电压端与第三电压端之间；第一电压端电压大小和环境温度影响第二电压端的电压变化；控制电路一端与第一电压端连接,另一端与非制冷红外探测器的供电电压端连接,控制电路能够根据供电电压端的电压及环境温度将第一电压端的电压控制在与环境温度对应的电压范围内,使第二电压端的电压值在预设工作电压范围内；第二电压端的电压值在预设的工作电压范围内时,读出电路能够正常工作；信号处理电路的输入端与第二电压端连接,适于根据第二电压端的电压信号进行信号处理。
{Subject}: 1.一种非制冷红外探测器读出电路,其特征在于,所述读出电路包括：像元电路,包括第一电压端、第二电压端、第三电压端和像元电阻,所述像元电阻连接于所述第二电压端与所述第三电压端之间；所述第一电压端用于为所述像元电路供电,所述第一电压端的电压大小和环境温度影响所述第二电压端的电压变化；控制电路,一端与所述第一电压端连接,另一端与非制冷红外探测器的供电电压端连接,所述控制电路能够根据所述供电电压端的电压以及环境温度将所述第一电压端的电压控制在与环境温度对应的电压范围内,以使得在所述非制冷红外探测器读出电路工作时,所述第二电压端的电压值能够在预设的工作电压范围内变化；其中,所述第二电压端的电压值在预设的工作电压范围内变化时,所述读出电路能够正常工作；信号处理电路,所述信号处理电路的输入端与所述第二电压端连接,适于根据所述第二电压端的电压信号进行信号处理以获取读出数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用铁镍合金引线框架材料、其制备方法及引线框架的钎焊方法
{Author}: 任忠平;尹国钦;任粤;高美连;高平平
{Author Address}: 315800 浙江省宁波市北仑区柴桥街道芯善路188号
{Subsidiary Author}: 宁波福至新材料有限公司
{Date}: 2024-10-22
{Notes}: CN118814090A
{Abstract}: 本发明公开了一种集成电路用铁镍合金引线框架材料、其制备方法及引线框架的钎焊方法,所述集成电路用铁镍合金引线框架材料包括如下组分的原料,30～40wt％的Ni,0.1～0.5wt％的Cr,0.1～0.5wt％的Co,1.0～1.5％wt％的Cu,余量为Fe；按组分称取原料熔炼后采用定向凝固方法,获得柱状晶体,在按照柱状晶方向轧制压延,保证蚀刻沿着晶体方向更容易完成。依次经过蚀刻、钎焊、退火,获得框架,解决了当前材料与蚀刻、钎焊技术脱节,带来产品质量不稳定的缺陷,本发明通过对合金成分、熔炼温度等进行调控,从而控制铁镍合金的晶粒生长情况,通过沿着晶粒生长方向进行刻蚀一方面能够提高刻蚀效率和精度,另一方面能够提高刻蚀后引线框架的直线度,实现高精度、高效率加工成型。
{Subject}: 1.一种集成电路用铁镍合金引线框架材料,其特征在于：包括如下组分的原料,30～40wt％的Ni,0.1～0.5wt％的Cr,0.1～0.5wt％的Co,1.0～1.5％wt％的Cu,余量为Fe。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路参数分阶段测试方法及系统
{Author}: 吴琼;郝凯明;詹文法;郑江云;张庆平;蔡雪原;陈瑞;潘盼
{Author Address}: 246133 安徽省安庆市宜秀区集贤北路1318号
{Subsidiary Author}: 安庆师范大学
{Date}: 2024-10-22
{Notes}: CN118818255A
{Abstract}: 本发明公开了一种集成电路参数分阶段测试方法及系统,方法包括：采用参数选择方法A和参数选择方法B进行参数项选择并且取并集,该并集采用smote算法进行处理,得到最终的数据集；利用数据集对xgboost机器学习模型进行训练；第一阶段测试用参数选择方法A提取参数项,输入一个训练好的xgboost机器学习模型,预测结果为合格的芯片测试结束,第二阶段测试针对第一阶段测试结果为不合格的芯片,用参数选择方法B提取芯片的参数项并输入到另外一个训练好的xgboost机器学习模型；第三阶段测试将第二阶段测试结果为不合格的芯片送入ATE设备进行测试；本发明的优点在于：测试效率高,准确性高且成本低。
{Subject}: 1.一种集成电路参数分阶段测试方法,其特征在于,包括以下步骤：步骤一、采集芯片参数测试的历史数据并进行预处理；步骤二、对预处理后的数据分别采用参数选择方法A和参数选择方法B进行参数项选择；步骤三、参数选择方法A选择的参数项以及参数选择方法B选择的参数项取并集,并且对该并集采用smote算法进行处理,得到最终的数据集；步骤四、利用数据集对xgboost机器学习模型进行训练,得到训练好的xgboost机器学习模型；所述xgboost机器学习模型用于预测芯片合格与否；步骤五、在芯片的测试过程中,第一阶段测试用参数选择方法A提取参数项,输入一个训练好的xgboost机器学习模型,预测结果为合格的芯片测试结束,对于预测结果为不合格的芯片进行第二阶段测试,第二阶段测试针对第一阶段测试结果为不合格的芯片,用参数选择方法B提取芯片的参数项并输入到另外一个训练好的xgboost机器学习模型,预测结果为合格的芯片测试结束,对于预测结果为不合格的芯片进行第三阶段测试；第三阶段测试将第二阶段测试结果为不合格的芯片送入ATE设备进行测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种一级电源输出电压通断次序控制设计方法
{Author}: 李春;张方;张晓敏;王会敏;李海松;黄巾;杨靓
{Author Address}: 710065 陕西省西安市雁塔区太白南路198号
{Subsidiary Author}: 西安微电子技术研究所
{Date}: 2024-10-22
{Notes}: CN118819229A
{Abstract}: 本发明公开了一种一级电源输出电压通断次序控制设计方法,采用DC/DC类电压转换电路作为一级电源器件完成板级输入电压到电路工作电压的转换,根据RC充电电压达到两只监控定序电路电压输入阈值先后顺序,依次输出一级电源工作使能信号,开通不同电源轨通道输出,根据RC放电电压下降到两只监控定序电路电压输入阈值先后顺序,依次撤销一级电源工作使能信号,关断不同电源轨通道输出采用电源轨次序管理监控电路完成对一级电源输出电压跟踪定序,实现一级电源输出多电源轨通断次序的控制,满足了超大规模集成电路对工作电压通断次序的特殊需求,并保障了实际应用的上电控制的时效性。
{Subject}: 1.一种一级电源输出电压通断次序控制设计方法,其特征在于,包括在一路一级电源电压上接入DC/DC类二级电源管理电路将以及电源电压转化为四路独立的电源轨输出；在四路独立的电源轨输出上进行阈值匹配,进行阈值匹配后连接至两只电源轨次序管理监控电路,两只电源轨次序管理监控电路上同时连接RC充电电压；根据RC充电电压达到两只监控定序电路电压输入阈值先后顺序,依次输出一级电源工作使能信号,开通不同电源轨通道输出；根据RC放电电压下降到两只监控定序电路电压输入阈值先后顺序,依次撤销一级电源工作使能信号,关断不同电源轨通道输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 实时操作系统的任务调度方法、控制器、终端设备及车辆
{Author}: 王汉杰
{Author Address}: 201805 上海市嘉定区安亭镇墨玉南路888号2201室JT1712
{Subsidiary Author}: 上海小马智行智能科技发展有限公司
{Date}: 2024-10-22
{Notes}: CN118819770A
{Abstract}: 本申请涉及一种实时操作系统的任务调度方法、装置、控制器、车辆终端设备及车辆,包括：通过系统调度器调度执行前台任务集中的第一前台任务,在执行到第一前台任务中需要等待的操作时,基于第一前台任务中需要等待的操作以及其他未执行的操作生成第一后台任务；在确定前台任务集中存在待调度执行的前台任务时,通过系统调度器调度执行前台任务集中待调度执行的前台任务,直至前台任务集中所有的前台任务均调度执行完毕；在确定前台任务集中不存在待调度执行的前台任务时,通过系统调度器调度执行第一后台任务。上述方法能够在任务处于接口等待的情况下降低其优先级,避免因为接口阻塞影响其他任务的处理。
{Subject}: 1.一种实时操作系统的任务调度方法,其特征在于,所述方法包括：通过系统调度器调度执行前台任务集中的第一前台任务,在执行到所述第一前台任务中需要等待的操作时,基于所述第一前台任务中需要等待的操作以及其他未执行的操作生成第一后台任务；在确定所述前台任务集中存在待调度执行的前台任务时,通过所述系统调度器调度执行所述前台任务集中待调度执行的前台任务,直至所述前台任务集中所有的前台任务均调度执行完毕；在确定所述前台任务集中不存在待调度执行的前台任务时,通过系统调度器调度执行所述第一后台任务。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路设计系统、方法和计算机程序产品
{Author}: 曾嘉辉;黎家豪;曾维敏;温俊贤;高章瑞;张志伟
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-10-22
{Notes}: CN118821704A
{Abstract}: 本发明的实施例提供了一种集成电路设计系统,包括用于对IC布局执行热分析的处理器,所述IC布局包括具有在厚度方向上一个接一个堆叠的多个导电层的再分布结构。响应于第一导电层的特性满足第一条件,所述处理器将第一建模规则应用于所述第一导电层以获得第一模型,并且响应于第二导电层的特性满足第二条件但不满足所述第一条件,所述处理器将不同于所述第一建模规则的第二建模规则应用于所述第二导电层以获得第二模型。处理器基于第一和第二模型对IC布局执行热模拟,并且基于热模拟结果修改IC布局或者继续制造与IC布局相对应的一个或多个IC器件。本发明的实施例还提供了一种集成电路设计方法和一种计算机程序产品。
{Subject}: 1.一种集成电路设计系统,包括处理器,所述处理器被配置为：对集成电路IC布局执行热分析,所述IC布局包括再分布结构,所述再分布结构包括在厚度方向上一个接一个堆叠的多个导电层,其中,在所述热分析中,所述处理器被配置为：响应于所述多个导电层中的第一导电层的特性满足第一条件,将第一建模规则应用于所述第一导电层以获得第一模型,响应于所述多个导电层中的第二导电层的特性满足第二条件但不满足所述第一条件,将第二建模规则应用于所述第二导电导电层以获得第二模型,所述第二建模规则不同于所述第一建模规则,和基于所述第一模型和所述第二模型对所述IC布局执行热模拟；以及基于所述热模拟的结果来修改所述IC布局或者继续制造与所述IC布局相对应的一个或多个IC器件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于估计产品设计的PPA的装置、方法及计算机可读介质
{Author}: 王中兴;魏屏修;陈家忠;袁忠盛;郑仪侃
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-10-22
{Notes}: CN118821712A
{Abstract}: 一种用于估计产品设计的性能、功率和面积的计算机实施的方法包括：在模拟环境下放置和布线设计元件；将一个或多个模拟条件应用于设计元件；基于一个或多个模拟条件来获得第一组数据以及第一组数据之间的第一关系；基于第一关系获得预测模型；以及使用预测模型来预测新的数据集。本申请的实施例还提供了用于估计产品设计的性能、功率和面积的装置及非暂时性计算机可读介质。
{Subject}: 1.一种用于估计产品设计的性能、功率和面积计算机实施的方法,所述方法包括：在模拟环境下放置和布线设计元件；将一个或多个模拟条件应用于所述设计元件；基于所述一个或多个模拟条件来获得第一组数据以及所述第一组数据之间的第一关系；基于所述第一关系获得预测模型；以及使用所述预测模型来预测新的数据组。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路及其形成方法
{Author}: 黄咸志;陈冠霖;张家豪;朱熙甯;江国诚;王志豪
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-10-22
{Notes}: CN118825022A
{Abstract}: 集成电路包括：晶体管,包括多个堆叠沟道。第一介电壁结构定位在堆叠沟道的第一横向侧上。第二介电壁结构定位在堆叠沟道的第二横向侧上。介电主结构定位在顶部沟道之上。栅电极包括在第二介电壁结构和堆叠沟道之间垂直延伸的垂直柱。栅电极包括从堆叠沟道之间的垂直柱横向延伸的指状件部分。本申请的实施例还涉及形成集成电路的方法。
{Subject}: 1.一种集成电路,包括：第一晶体管,包括：多个堆叠第一沟道；第一栅极电介质,围绕所述第一沟道的每个；第一栅电极,包括：第一垂直柱部分,沿所述第一沟道的每个的第一横向侧垂直延伸；以及多个第一水平指状件部分,每个在相邻第一沟道之间从所述第一垂直柱部分横向突出；第一介电壁结构,位于所述第一沟道的与所述第一沟道的所述第一横向侧相对的第二横向侧上；以及第二介电壁结构,沿所述垂直柱部分的与所述第一沟道相对的侧延伸。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种数据传输系统、方法、装置及计算机可读存储介质
{Author}: 汉阳
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-10-22
{Notes}: CN118827783A
{Abstract}: 本申请公开了一种数据传输系统、方法、装置及计算机可读存储介质,包括：复杂可编程逻辑器件,用于监测云服务器与边缘设备中的中央处理器之间的网络状态；当网络模块堵塞时,向改进型内部集成电路多路复用器发送第一网络切换指令；接收中央处理器通过改进型内部集成电路总线发送的待缓存数据,并发送给数据缓存器；当网络正常时,向改进型内部集成电路多路复用器发送第二网络切换指令；读取缓存数据,并上传至云服务器；改进型内部集成电路多路复用器,用于控制中央处理器与云服务器及复杂可编程逻辑器件之间的连接切换；数据缓存器,用于对待缓存数据进行缓存。本申请实现了对边缘服务器资源感知自适应,可拓展性好,提高了数据缓存效率。
{Subject}: 1.一种数据传输系统,其特征在于,包括：复杂可编程逻辑器件,用于监测云服务器与边缘设备中的中央处理器之间的网络状态；当确定所述网络状态为网络模块堵塞时,向改进型内部集成电路多路复用器发送第一网络切换指令；接收所述中央处理器通过改进型内部集成电路总线发送的待缓存数据,并将所述待缓存数据发送给数据缓存器；当监测到所述网络状态由网络模块堵塞变换为网络正常时,向所述改进型内部集成电路多路复用器发送第二网络切换指令；读取所述数据缓存器中的缓存数据,并将所述缓存数据通过所述改进型内部集成电路总线上传至所述云服务器；所述改进型内部集成电路多路复用器,用于根据所述第一网络切换指令将所述中央处理器从与所述云服务器相连切换到与所述复杂可编程逻辑器件相连；根据所述第二网络切换指令将所述中央处理器从与所述复杂可编程逻辑器件相连切换到与所述云服务器相连,以使所述中央处理器通过所述网络模块向所述云服务器上传数据；所述数据缓存器,用于对所述待缓存数据进行缓存。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 光子组件及其形成方法
{Author}: 余振华;曾智伟;夏兴国;吴俊毅
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-10-18
{Notes}: CN118795618A
{Abstract}: 一种光子组件,包括：复合管芯,包括光子集成电路(PIC)管芯和电子集成电路(EIC)管芯,PIC管芯包括波导和其中的光子器件,并且EIC管芯包括其中的半导体器件；以及光学连接器单元,包括第一连接器侧镜面反射器和第一切换边缘耦合器,其中,第一连接器侧镜面反射器配置成在通过复合管芯的垂直延伸的光束路径和通过第一切换边缘耦合器的水平延伸的光束路径之间改变光束方向。本申请的实施例还提供了一种形成光子组件的方法。
{Subject}: 1.一种光子组件,包括：复合管芯,包括光子集成电路管芯和电子集成电路管芯,所述光子集成电路管芯包括波导和其中的光子器件,并且所述电子集成电路管芯包括其中的半导体器件；以及光学连接器单元,位于所述复合管芯的顶面附近,并且包括第一连接器侧镜面反射器和第一切换边缘耦合器,其中,所述第一连接器侧镜面反射器配置成在通过所述复合管芯的垂直延伸的光束路径和通过所述第一切换边缘耦合器的水平延伸的光束路径之间改变光束方向。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 光子组件及其形成方法
{Author}: 余振华;夏兴国;曾智伟;吴俊毅;卢思维;巢瑞麟
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-10-18
{Notes}: CN118795619A
{Abstract}: 本申请的实施例公开了一种光子组件及其形成方法,该光子组件包括：复合管芯,包括PIC管芯和EIC管芯,PIC管芯中包括波导和光子器件,并且EIC管芯中包含半导体器件；光学连接器单元,包括第一连接器侧镜反射器和第一过渡边缘耦合器,并且附接到复合管芯的顶表面,其中第一连接器侧镜反射器被配置为在穿过复合管芯的垂直延伸光束路径与穿过第一过渡边缘耦合器的水平延伸光束路径之间改变光束方向；以及光纤阵列单元组件,附接到光学连接器单元的侧壁。
{Subject}: 1.一种光子组件,包括：复合管芯,包括光子集成电路管芯和电子集成电路管芯,所述光子集成电路管芯中包括波导和光子器件,并且所述电子集成电路管芯中包括半导体器件；光学连接器单元,包括第一连接器侧镜反射器和第一过渡边缘耦合器,并且附接到所述复合管芯的顶表面,其中,所述第一连接器侧镜反射器被配置为在穿过所述复合管芯的垂直延伸光束路径与穿过所述第一过渡边缘耦合器的水平延伸光束路径之间改变光束方向；以及光纤阵列单元组件,附接到所述光学连接器单元的侧壁。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有触控与显示驱动器集成电路的智能设备异常处理方法
{Author}: 姚军;刘文渊;侯雪磊
{Author Address}: 201203 上海市浦东新区盛夏路560弄2号楼11F
{Subsidiary Author}: 格科微电子(上海)有限公司
{Date}: 2024-10-18
{Notes}: CN118796057A
{Abstract}: 一种具有触控与显示驱动器集成电路的智能设备的异常处理方法,基于触控控制器与控制器之间的数据交互,利用数据包侦测机制来调用控制器执行异常恢复操作,通过改变显示状态寄存器的当前状态值以触发控制器对触控与显示驱动器集成电路执行重置操作,从而消除触控与显示驱动器集成电路的异常状态。本发明操作流程简单,基于现有的软件流程进行调节和改善,无需改动现有设备的结构和布局,节约了成本,获得了良好的故障排除效果。
{Subject}: 1.一种具有触控与显示驱动器集成电路的智能设备的异常处理方法,所述智能设备包含：控制器和触控与显示设备；所述触控与显示设备包含：显示屏幕、触控面板和触控与显示驱动器集成电路；所述触控与显示驱动器集成电路包含：用于驱动所述显示屏幕的显示驱动器和用于控制所述触控面板的触控控制器；其特征在于,所述异常处理方法包含：所述触控控制器定时发送约定的数据包给所述控制器；所述控制器在约定时间内未收到所述触控控制器发送的所述数据包,则所述控制器对所述触控与显示驱动器集成电路执行异常恢复操作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种触控与显示驱动器集成电路的异常处理方法
{Author}: 姚军;侯雪磊;黄靖
{Author Address}: 201203 上海市浦东新区盛夏路560弄2号楼11F
{Subsidiary Author}: 格科微电子(上海)有限公司
{Date}: 2024-10-18
{Notes}: CN118796058A
{Abstract}: 一种触控与显示驱动器集成电路的异常处理方法,采用触控与显示驱动器集成电路自带的异常处理固件发送异常恢复指令,本发明无需借助外部主机的资源来解决异常现象,取消了与主机之间的交互,提升了主机的资源利用率,减轻了主机的负担,本发明提供的异常处理方法简单有效,降低了恢复异常现象的难度。
{Subject}: 1.一种触控与显示驱动器集成电路的异常处理方法,所述触控与显示驱动器集成电路包含：用于驱动显示屏幕的显示驱动器、用于控制触控面板的触控控制器和存储单元,所述存储单元存储异常处理固件,其特征在于,所述异常处理方法包含：所述触控与显示驱动器集成电路将异常恢复指令存储至所述异常处理固件中；所述异常处理固件定时发送所述异常恢复指令,使所述显示驱动器和所述触控控制器消除异常；或者,所述异常处理固件实时监测所述触控与显示驱动器集成电路的状态,当所述触控与显示驱动器集成电路发生异常时,所述异常处理固件发送所述异常恢复指令,使所述显示驱动器和所述触控控制器消除异常。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于FPGA网表特征子图的硬件木马检测方法
{Author}: 武玲娟;胡伟;宿豪;张学林;李函
{Author Address}: 430070 湖北省武汉市洪山区狮子山街1号
{Subsidiary Author}: 华中农业大学
{Date}: 2024-10-18
{Notes}: CN118797639A
{Abstract}: 本发明提供了一种基于FPGA网表特征子图的硬件木马检测方法。包括以下步骤：输入待测集成电路设计FPGA网表；提取FPGA网表中的节点和边,构建有向连接图；对FPGA网表进行电路结构分析,构建有向连接图中每个节点的特征子图；基于特征子图构建每个节点的邻接矩阵与节点嵌入矩阵；将表示每个节点的邻接矩阵与节点嵌入矩阵输入到已经训练好的神经网络模型,将节点分类为硬件木马节点或正常节点,实现待测集成电路设计中硬件木马节点的检测。本发明能够实现FPGA网表中的硬件木马特征的自动提取与检测。
{Subject}: 1.一种基于FPGA网表特征子图的硬件木马检测方法,其特征在于步骤如下：步骤1：输入待测集成电路设计FPGA网表；步骤2：提取FPGA网表中的节点和边,构建有向连接图；步骤3：对FPGA网表进行电路结构分析,构建有向连接图中每个节点的特征子图；步骤4：基于特征子图构建每个节点的邻接矩阵与节点嵌入矩阵；步骤5：将表示每个节点的邻接矩阵与节点嵌入矩阵输入到已经训练好的神经网络模型,将节点分类为硬件木马节点或正常电路节点,实现待测集成电路设计中硬件木马节点的检测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于语义特征自动提取的硬件木马检测方法
{Author}: 武玲娟;李奕晨;胡伟;张学林;李函
{Author Address}: 430070 湖北省武汉市洪山区狮子山街1号
{Subsidiary Author}: 华中农业大学
{Date}: 2024-10-18
{Notes}: CN118797640A
{Abstract}: 本发明提供了一种基于语义特征自动提取的硬件木马检测方法。包括以下步骤：输入待测集成电路设计代码；将待测集成电路设计代码转换为抽象语法树；基于抽象语法树将待测电路转换为控制-数据流图；提取控制-数据流图中从输入信号到输出信号之间的语句序列；对提取的语句序列进行分割；将分割得到的语句序列进行分词,并提取二元分词特征输入到训练好的自然语言处理分类模型,得到其为硬件木马或者正常电路的预测概率。本发明能够实现寄存器传输级语句粒度的硬件木马检测。
{Subject}: 1.一种基于语义特征自动提取的硬件木马检测方法,其特征在于步骤如下：步骤1：输入待测集成电路设计代码；步骤2：将待测集成电路设计代码转换为抽象语法树；步骤3：基于抽象语法树将待测电路转换为控制-数据流图；步骤4：提取控制-数据流图中从输入信号到输出信号之间的语句序列；步骤5：对提取的语句序列进行分割；步骤6：将分割得到的语句序列进行分词,并提取二元分词特征输入到训练好的自然语言处理分类模型,得到其为硬件木马或者正常电路的预测概率,实现寄存器传输级语句粒度的硬件木马检测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路二次规划布局方法及装置、设备、存储介质
{Author}: 郭永毅;龚霆轩;刘程琳;范涛
{Author Address}: 350003 福建省福州市鼓楼区软件大道89号福州软件园A区31号楼5层503室
{Subsidiary Author}: 福州立芯科技有限公司
{Date}: 2024-10-18
{Notes}: CN118798111A
{Abstract}: 本申请提供一种集成电路二次规划布局方法及装置、设备、存储介质,应用于集成电路设计技术领域,通过动态权重调整更真实地捕捉引脚间的连接关系,显著提升了存储和计算效率,不仅扩大了解空间,而且通过选取更好的迭代结果作为后续布局算法的初始解,提升了解质量,此外,采用稀疏矩阵技术对矩阵进行处理,显著减少了计算量提高了运算速度,并具有良好的扩展性,同时保持了灵活性和适应性,适合不同的设计约束和优化目标,增强了芯片的性能和可靠性。
{Subject}: 1.一种集成电路二次规划布局方法,其特征在于,包括：根据参与布局的模块集合、引脚集合以及线网集合,遍历所述模块集合中的所有引脚,并获取每个所述引脚所属的线网；更新每个所述引脚所属的线网权重；其中,线网权重按下式更新：其中,direction代表水平方向或垂直方向,代表线网net-(ij)在direction方向上的原始权重,代表线网net-(ij)在direction方向上的更新权重,代表线网net-(ij)中引脚pin-a在布局中的实际位置,代表线网net-(ij)中引脚pin-b在布局中的实际位置；根据更新后的各个线网权重和各个引脚的位置关系,更新二次规划布局对应的矩阵和力向量；根据更新后的所述矩阵和所述力向量,求解出二次规划布局对应的解。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种专用装备高效率电源
{Author}: 沈西京
{Author Address}: 710077 陕西省西安市莲湖区汉城南路62号院内
{Subsidiary Author}: 陕西联控机电设备有限公司
{Date}: 2024-10-18
{Notes}: CN118801656A
{Abstract}: 本发明公开了一种专用装备高效率电源,包括固定架,固定架顶端的中部固定安装有减震垫,减震垫的顶端固定安装有电源本体,电源本体两侧的中部均固定安装有高度板,两个高度板相背离的一侧均开设有高度槽,两个高度槽之间安装有减震机构,电源底板的顶端与电源壳的底端卡合连接,本发明通过设置集成电路,采用调制集成块TOP242-250FN完成变频调制,得到高功率因数的输出,采用TL431A来完成电压稳定,性能稳定而可靠,采用TSM1052来完成稳定电流,实现了体积小型化；采用了高质量的电解电容,高频低损耗,降低了输出纹波,峰-峰值约5％；采用了复合型RC移相电路,使空载、低频和满载、高频时电路输出都很平稳,无杂波干扰。
{Subject}: 1.一种专用装备高效率电源,包括固定架(1),其特征在于：所述固定架(1)顶端的中部固定安装有减震垫(4),所述减震垫(4)的顶端固定安装有电源本体(7),所述电源本体(7)两侧的中部均固定安装有高度板(6),两个所述高度板(6)相背离的一侧均开设有高度槽(5),两个所述高度槽(5)之间安装有减震机构(3),所述电源本体(7)包括电源底板(71)和电源壳(76),所述电源底板(71)的顶端与电源壳(76)的底端卡合连接,所述电源底板(71)的顶端设有电路板(73),所述电源壳(76)的一侧滑动连接有盖板(75),所述盖板(75)上安装有多个航插(74),所述电路板(73)上设有复合型RC移相电路(731)、集成电路(732)和供电电路(733)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于合封的芯片数据安全增强方法、芯片器件及其使用方法
{Author}: 裴龙;童元满;戴葵
{Author Address}: 100085 北京市海淀区农大南路1号院5号楼5层511-1
{Subsidiary Author}: 北京安信智芯科技有限公司
{Date}: 2024-10-18
{Notes}: CN118802140A
{Abstract}: 本发明公开了一种基于合封的芯片数据安全增强方法、芯片器件及其使用方法,应用于将安全芯片和功能芯片合封的芯片器件,安全芯片检测集成电路内外部特性综合产生PUF密钥；安全芯片和功能芯片采用串行结构时,安全芯片利用PUF密钥对功能芯片的数据流进行加解密处理,并实时检测集成电路外部特性,若存在异常则销毁PUF密钥且停止工作；安全芯片和功能芯片采用并行结构时,功能芯片获取安全芯片的PUF密钥并在传输数据时使用PUF密钥进行加解密处理,同时安全芯片实时检测集成电路外部特性,若存在异常则安全芯片与功能芯片均销毁PUF密钥且停止工作。本发明将PUF技术扩展到集成电路外部保护,增强了系统数据安全能力。
{Subject}: 1.一种基于合封的芯片数据安全增强方法,其特征在于,应用于将具有PUF功能的安全芯片和功能芯片合封的芯片器件,所述方法包括：S101)安全芯片检测集成电路内部特性和集成电路外部特性,结合集成电路内部特性和集成电路外部特性综合产生PUF密钥；S102)若所述安全芯片和功能芯片采用串行结构,所述安全芯片利用PUF密钥对功能芯片的数据流进行加解密处理,同时所述安全芯片实时检测集成电路外部特性,若集成电路外部特性异常,安全芯片销毁PUF密钥且安全芯片与功能芯片停止工作；S103)若所述安全芯片和功能芯片采用并行结构,所述功能芯片获取安全芯片的PUF密钥并在传输数据时使用PUF密钥进行加解密处理,同时所述安全芯片实时检测集成电路外部特性,若集成电路外部特性异常,安全芯片与功能芯片销毁PUF密钥且停止工作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种系统功耗确定方法及服务器
{Author}: 李晓东;宿韧
{Author Address}: 100085 北京市海淀区上地西路6号2幢2层201-H2-6
{Subsidiary Author}: 联想(北京)有限公司
{Date}: 2024-10-15
{Notes}: CN118778787A
{Abstract}: 本申请公开一种系统功耗确定方法及服务器,包括：通过电压调节器基于获得负载共享总线电压,和从寄存器获得当前所有在位状态的电源供应单元的当前配置信息对应的第一电压电流比例,得到所有在位状态的电源供应单元的第一系统电流；基于获得在位状态的电源供应单元提供的系统电压,和所述第一系统电流,得到第一系统功耗。电压调节器的寄存器中存储了当前配置信息对应的第一电压电流比例,这样,电压调节器通过负载共享总线获得在位状态的电源供应单元提供的负载共享总线电压时,将负载共享总线电压与第一电压电流比例相乘,即可得到当前的第一系统功耗。如此,节省了大量的硬件线路设计,有效减少设计的面积,从而降低设计难度。
{Subject}: 1.一种系统功耗确定方法,包括：通过电压调节器基于获得负载共享总线电压,和从寄存器获得当前所有在位状态的电源供应单元的当前配置信息对应的第一电压电流比例,得到所有在位状态的电源供应单元的第一系统电流；基于获得在位状态的电源供应单元提供的系统电压,和所述第一系统电流,得到第一系统功耗。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于互联网的集成电路测试信息化管理方法及系统
{Author}: 许海渐;王海荣;申凡平;孙军伟
{Author Address}: 226000 江苏省南通市启东市南苑西路1188号
{Subsidiary Author}: 南通优睿半导体有限公司
{Date}: 2024-10-15
{Notes}: CN118777830A
{Abstract}: 本发明涉及电子工程技术领域,且公开了一种基于互联网的集成电路测试信息化管理方法及系统,包括设计模块、分析模块、执行模块和安全模块,在该系统中,设计模块负责采集单元数据集,并通过互联网传输至分析模块,在分析模块中使用数据集计算得到测试准确值和测试效率值,这两个指标被传递到系统的安全模块进行进一步处理,安全模块中的安全处理单元对测试准确值Kxcj与测试效率值Hf进行数值等级判定,当数值低于历史范围时,安全处理单元反馈信息至预警单元,预警单元对异常信息区域给出相应等级警示,以上的设计实现了一个自动化、智能化的监控和预警系统,使系统降低了故障发生的风险,提高了整个电路系统的稳定性和可靠性。
{Subject}: 1.一种基于互联网的集成电路测试信息化管理方法及系统,其特征在于,包括设计模块、分析模块、执行模块和安全模块；所述设计模块包括规划单元、设计单元、生成单元和搭建单元,所述规划单元通过网络传感器采集规划数据集,并通过网络与分析模块连接,所述设计单元通过网络传感器采集设计数据集,并通过网络与分析模块连接,所述生成单元通过网络传感器采集生成数据集,并通过网络与分析模块连接,所述搭建单元通过网络传感器采集搭建数据集,并通过网络与分析模块连接,所述设计模块通过网络与分析模块连接；所述分析模块包括故障分析单元、信息挖掘单元和质量控制单元,所述故障分析单元根据规划数据集、设计数据集、生成数据集与搭建数据集共同生成集成电路测试故障率Fvzl与测试准确值Kxcj,所述信息挖掘单元根据规划数据集与设计数据集计算生成有效信息挖掘集hp,所述信息挖掘单元根据规划数据集、设计数据集、生成数据集与搭建数据集共同计算生成测试效率值Hf,所述质量控制单元根据测试准确值Kxcj与测试效率值Hf信息做成质量测试报告,所述分析模块通过网络与执行模块连接；所述执行模块将质量测试报告通过互联网客户端发送至安全模块；所述安全模块包括安全处理单元与预警单元,安全处理单元对测试准确值Kxcj与测试效率值Hf进行数值等级判定,当数值低于历史范围时,安全处理单元反馈信息至预警单元,预警单元对异常信息区域给出相应等级警示。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 封装件及其形成方法
{Author}: 张宏宾;谢正贤;许立翰;吴伟诚;叶德强
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-10-15
{Notes}: CN118782548A
{Abstract}: 在实施例中,封装件包括：集成电路管芯,包括第一绝缘接合层和第一半导体衬底；以及中介层,包括第二绝缘接合层、第一密封环和第二半导体衬底。第二绝缘接合层以电介质对电介质接合而直接接合至第一绝缘接合层,并且其中集成电路管芯与第一密封环重叠。集成电路管芯的侧壁暴露在封装件的外侧壁处。本公开的实施例还涉及形成封装件的方法。
{Subject}: 1.一种封装件,包括：集成电路管芯,包括第一绝缘接合层和第一半导体衬底；以及中介层,包括第二绝缘接合层、第一密封环和第二半导体衬底,其中,所述第二绝缘接合层以电介质对电介质接合而直接接合至所述第一绝缘接合层,并且其中,所述集成电路管芯与所述第一密封环重叠,并且其中,所述集成电路管芯的侧壁暴露在所述封装件的外侧壁处。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种叠层式全彩Micro-LED微显示装置及其制作方法
{Author}: 鲍旭源;冯浩贤
{Author Address}: 315201 浙江省宁波市镇海区庄市街道中官西路777号科创大厦17楼134室
{Subsidiary Author}: 溢彩芯光科技(宁波)有限公司
{Date}: 2024-10-15
{Notes}: CN118782599A
{Abstract}: 本申请公开了一种叠层式全彩Micro-LED微显示装置及其制作方法,属于显示器件技术领域。包括CMOS集成电路板,所述CMOS集成电路板上阵列排布有垂直设置的若干全彩发光单元,所述全彩发光单元包括若干单色发光单元；所述单色发光单元包括蓝光发光单元、绿光发光单元、红光发光单元；所述红光单元由其结构中的绿光氮化镓发光层通电激发发出红光,所述绿光发光单元、红光发光单元由CMOS集成电路板驱动发光。本申请采用电致发光发出的绿光,较电致发光产生的蓝光二次激发绿光量子点发光所消耗的能量低,可有效降低器件的功耗,并规避了量子点自身的性能缺陷问题,避免反光挡墙刻蚀过程中刻蚀气体对绿光量子点转光层材料的破坏。
{Subject}: 1.一种叠层式全彩Micro-LED微显示装置,其特征在于,包括CMOS集成电路板,所述CMOS集成电路板上阵列排布有垂直设置的若干全彩发光单元,所述全彩发光单元包括若干单色发光单元；所述单色发光单元包括蓝光发光单元、绿光发光单元、红光发光单元；所述红光发光单元为自上而下层叠的红光量子点转换层、绿光氮化镓发光层时,所述蓝光发光单元为自上而下层叠蓝光氮化镓发光层、绿光氮化镓发光层,所述绿光发光单元为绿光氮化镓发光层；所述红光发光单元为自上而下层叠的红光量子点转换层、绿光氮化镓发光层、蓝光氮化镓发光层时,所述蓝光发光单元为蓝光氮化镓发光层,所述绿光发光单元为自上而下层叠绿光氮化镓发光层、蓝光氮化镓发光层；所述红光单元由其结构中的绿光氮化镓发光层通电激发发出红光,所述绿光发光单元、红光发光单元由CMOS集成电路板驱动发光。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种混合集成电路用微型金属连接体及自动焊接方法
{Author}: 孟彬;张军;吕晓云;张潇珂;翟朵;李卫卫
{Author Address}: 710065 陕西省西安市雁塔区太白南路198号
{Subsidiary Author}: 西安微电子技术研究所
{Date}: 2024-10-15
{Notes}: CN118783207A
{Abstract}: 本发明公开了一种混合集成电路用微型金属连接体及自动焊接方法,包括依次连接的漆包线焊接竖直端、漆包线焊接弯折端、第一应力释放弯折段、第二应力释放弯折段和基片焊接端；所述漆包线焊接竖直端和漆包线焊接弯折端形成U型槽结构,U型槽用于进行漆包线端头预固定与焊接,使漆包线焊接端与金属连接体进行连接；所述第一应力释放弯折段和第二应力释放弯折段用于缓解抵消漆包线焊接后的应力；所述基片焊接端用于连接电路内部焊盘。本发明结构构造简单,应用方便,替代了传统的焊接结构,解决了粗线径漆包线焊接过程中存在的应力释放问题,同时解决了阻挡磁性元件自动焊接实现过程中的难点问题,可以实现磁性元件的自动焊接工艺。
{Subject}: 1.一种混合集成电路用微型金属连接体,其特征在于,包括依次连接的漆包线焊接竖直端(1)、漆包线焊接弯折端(2)、第一应力释放弯折段(3)、第二应力释放弯折段(4)和基片焊接端(5)；所述漆包线焊接竖直端(1)和漆包线焊接弯折端(2)形成U型槽结构,U型槽用于进行漆包线端头预固定与焊接,使漆包线焊接端与金属连接体进行连接；所述第一应力释放弯折段(3)和第二应力释放弯折段(4)用于缓解抵消漆包线焊接后的应力；所述基片焊接端(5)用于连接电路内部焊盘。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种敏感电路及基于敏感电路的电子系统抗辐照加固方法
{Author}: 韩方;陈从侨;郑东飞;王俊峰;杨昊泽;刘俊威
{Author Address}: 710065 陕西省西安市雁塔区太白南路198号
{Subsidiary Author}: 西安微电子技术研究所
{Date}: 2024-10-15
{Notes}: CN118783949A
{Abstract}: 本发明公开了一种敏感电路及基于敏感电路的电子系统抗辐照加固方法,属于半导体集成电路技术领域。包括依次连接的探测电路、计时电路和放大电路；所述探测电路包括外接有探测电压Vcc1的第一探测电阻R1,所述第一探测电阻R1经过探测二极管D1连接有并联的第二探测电阻R2、第一探测电容C1和第三探测电阻R3；所述第三探测电阻R3串联有第二探测电容C2,所述第二探测电容C2的负极连接有第一三极管Q1的基极；本发明提出的基于敏感电路的电子系统抗辐照加固方法更灵活、简单、成本低,可有效提高电子系统抗辐照能力,在辐照环境下工作的电子系统中具有广阔的应用前景。
{Subject}: 1.一种敏感电路,其特征在于,包括依次连接的探测电路、计时电路和放大电路；所述探测电路包括外接有探测电压Vcc1的第一探测电阻R1,所述第一探测电阻R1经过探测二极管D1连接有并联的第二探测电阻R2、第一探测电容C1和第三探测电阻R3；所述第三探测电阻R3串联有第二探测电容C2,所述第二探测电容C2的负极连接有第一三极管Q1的基极；所述计时电路包括外接有计时电压Vcc2且并联的第一计时电阻R4、第二计时电阻R5、第三计时电阻R6和第四计时电阻R7；所述第一计时电阻R4连接有第二三极管Q2的集电极,所述第二三极管Q2与所述第一三极管Q1并联；所述第二计时电阻R5与第二三极管Q2的集电极之间还连接有计时电容C-(TW)；所述第二计时电阻R5连接有第三三极管Q3的基极,所述第三三极管Q3的集电极与第三计时电阻R6连接；所述第三计时电阻R6连接有第四三极管Q4的基极,所述第四三极管Q4的集电极连接有第四计时电阻R7和第七计时电阻R10连接；所述第七计时电阻R10连接有第五三极管Q5,所述第五三极管Q5的发射极与计时电压Vcc2连接；所述放大电路包括与所述第二三极管Q2的基极连接的第一放大电阻R12,所述第一放大电阻R12连接有第六三极管Q6的基极,所述第六三极管Q6的集电极连接有第二放大电阻R13,所述第二放大电阻R13连接有外接放大电压Vcc3。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种低漏电采样保持电路
{Author}: 吴克军;张成欣;于臻;李世腾;于奇
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2024-10-15
{Notes}: CN118783965A
{Abstract}: 本发明属于模拟集成电路领域,具体为一种低漏电采样保持电路。本发明包括低漏电开关S-1、采样电容C-1、输出级运算放大器和反馈开关S-2；本发明通过复用输出级运算放大器,将低漏电开关S-1中MOS管的源极与漏极钳位在同一电压,降低了MOS管源极与漏极之间因为晶体管亚阈值导电造成的漏电；并提供了使用隔离MOS管搭建低漏电开关结构,衬底电位不再与地相连接,消除了采样电容到地的漏电路径,进一步降低了上述低漏电开关S-1结构中源极漏极之间寄生二极管造成的漏电。
{Subject}: 1.一种低漏电采样保持电路,其特征在于：包括低漏电开关S-1,采样电容C-1,输出级运算放大器和反馈开关S-2；所述低漏电开关S-1第一端作为输入端,第二端连接采样电容C-1上极板与输出级运算放大器正输入端；采样电容C-1下极板与地连接；输出级运算放大器输出端与采样保持电路输出端连接,且输出级运算放大器输出端与其自身的负输入端连接,形成单位增益负反馈回路；反馈开关S-2第二端与输出级运算放大器的输出端和负输入端连接；反馈开关S-2第一端与低漏电开关S-1连接,反馈开关S-2栅极连接控制信号K-2；所述低漏电开关S-1由N个MOS管M-1…M-N依次串联构成,N≥2,其中MOS管M-1衬底连接M-1源端,MOS管M-2衬底连接M-2漏端,以奇数MOS管M-((2m+1))衬底连接自身源端,偶数MOS管M-((2m))衬底连接自身漏端的方式,实现相邻两个开关MOS管之间衬底连接方向相反,m＝0,1,2……,M-1…M-N的栅极均连接控制信号K-1；反馈开关S-2第一端连接至低漏电开关S-1中相邻MOS管串联的中间节点Y,N个MOS管共计N-1个中间节点Y。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种摄像头模组、处理设备和控制方法
{Author}: 吉雪;刘杰
{Author Address}: 100085 北京市海淀区上地西路6号2幢2层201-H2-6
{Subsidiary Author}: 联想(北京)有限公司
{Date}: 2024-10-15
{Notes}: CN118784784A
{Abstract}: 本申请公开了一种摄像头模组、处理设备和控制方法,其中,所述摄像头模组包括：摄像头；第一连接器,用于将所述摄像头模组连接至一处理设备；设置在所述摄像头和所述第一连接器之间的柔性线缆,用于传输所述摄像头和所述处理设备之间的数据信号和/或控制信号；其中,所述柔性线缆通过熔接方式或粘接方式设置在所述摄像头和所述第一连接器之间。
{Subject}: 1.一种摄像头模组,包括：摄像头；第一连接器,用于将所述摄像头模组连接至一处理设备；设置在所述摄像头和所述第一连接器之间的柔性线缆,用于传输所述摄像头和所述处理设备之间的数据信号和/或控制信号；其中,所述柔性线缆通过熔接方式或粘接方式设置在所述摄像头和所述第一连接器之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 双极型集成电路及其制造方法和驱动器
{Author}: 张晓情;蒲耀川;张锦春;石彩红;万鹏程
{Author Address}: 741000 甘肃省天水市秦州区环城西路7号
{Subsidiary Author}: 天水天光半导体有限责任公司
{Date}: 2024-10-15
{Notes}: CN118398558B
{Abstract}: 本发明提供一种双极型集成电路及其制造方法和驱动器,具体涉及集成电路制造技术领域。所述制造方法包括：在双极型集成电路的制造过程中循环执行以下步骤：基于当前的工艺参数制造双极型集成电路,所述工艺参数包括第一温度和第一时间,所述第一温度用于控制对经过所述基区预扩散后的硅片进行基区再扩散时的温度,所述第一时间用于控制对硅片进行发射区预扩散时磷预扩散的时间；对所述双极型集成电路进行VOH测试和/或IOZ测试；当所述双极型集成电路的VOH测试结果或IOZ测试结果不满足预设要求时,按照预设规则对所述工艺参数中的第一温度和/或第一时间进行修改,得到新的所述工艺参数,将新的所述工艺参数作为当前的所述工艺参数。
{Subject}: 1.一种双极型集成电路的制造方法,其特征在于,包括：在双极型集成电路的制造过程中循环执行以下步骤：基于当前的工艺参数制造双极型集成电路,所述工艺参数包括第一温度和第一时间,其中,制造双极型集成电路的工艺包括对硅片进行基区预扩散、对经过所述基区预扩散后的硅片进行基区再扩散、对硅片进行发射区预扩散以及对经过发射区预扩散的硅片进行发射区再扩散；所述第一温度用于控制对经过所述基区预扩散后的硅片进行基区再扩散时的温度,所述对硅片进行发射区预扩散的工艺包括通过小氮进行磷预扩散；所述第一时间用于表征对硅片进行发射区预扩散时磷预扩散的时长；对所述双极型集成电路进行VOH测试和/或IOZ测试；所述VOH测试为高电平输出电压测试,所述IOZ测试为高阻电流测试；当所述双极型集成电路的VOH测试结果或IOZ测试结果不满足预设要求时,按照预设规则对所述工艺参数中的第一温度和/或第一时间进行修改,得到新的所述工艺参数,将新的所述工艺参数作为当前的所述工艺参数；当所述双极型集成电路的VOH测试结果或IOZ测试结果不满足预设要求时包括：所述双极型集成电路的VOH测试结果小于所述VOH测试高电平输出电压的第一阈值；或,所述双极型集成电路的IOZ测试结果大于所述IOZ测试高阻电流的第二阈值；所述预设规则包括：第一参数与第二参数的第一正相关函数关系；第三参数与第四参数的第二正相关函数关系；所述第一参数用于指示VOH测试结果与所述第一阈值的差值的绝对值；所述第三参数用于指示IOZ测试结果与所述第二阈值的差值的绝对值；所述第二参数和第四参数分别用于指示调整步长；所述按照预设规则对所述工艺参数中的第一温度和第一时间进行修改,包括：基于所述双极型集成电路的VOH测试结果确定第一差值,基于所述双极型集成电路的IOZ测试结果确定第二差值；基于所述第一差值和所述第一正相关函数关系确定第一调整步长；基于所述第二差值和所述第二正相关函数关系确定第二调整步长；基于所述第一调整步长和所述第二调整步长确定目标调整步长；基于当前的所述工艺参数以及所述目标调整步长,确定新的所述工艺参数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 钙钛矿电池BIPV组件的封装工艺
{Author}: 巩利民;巩闻博;谷雨;李伟玲
{Author Address}: 214400 江苏省无锡市江阴市申港街道申新路502号
{Subsidiary Author}: 江苏元腾丰晟智能制造科技有限公司
{Date}: 2024-10-15
{Notes}: CN118785793A
{Abstract}: 本发明涉及太阳能电池制造技术领域,公开了一种钙钛矿电池BIPV组件的封装工艺,通过采用特定的手法将钙钛矿电池封装在半真空环境+惰性气体的密闭环境下,使其有效的与外界环境隔离,通过密闭空间隔离,有效的降低了温度、湿度以及外界其他环境因素对钙钛矿电池的影响,阻隔外界空气防止氧化,可增加电池发电效率及延长电池寿命。而且由于减少了电池正面胶膜的遮挡,从而提高了可见光透过率,提高了电池转换效率。本发明方法适用于所有BIPV太阳能电池组件封装工艺。
{Subject}: 1.一种钙钛矿电池BIPV组件的封装工艺,其特征在于,包括以下步骤：步骤一、在钙钛矿电池片的底层连接背板玻璃或建材基板,制成钙钛矿电池板；步骤二、制作BIPV组件的周边密封边框,周边密封边框的纵截面呈旋转90度后的T形,其包括外侧竖板和内夹层横板,在周边密封边框其中一侧的外侧竖板上预留气孔；步骤三、在周边密封边框的内夹层横板底面、顶面闭环涂布密封胶,将钙钛矿电池板盖在内夹层横板下层,且钙钛矿电池片的顶面四边与内夹层横板底面粘连固定,将前板玻璃盖在内夹层横板上层,且前板玻璃的底面四边与内夹层横板顶面粘连固定,使前板玻璃与钙钛矿电池板之间形成密封的夹层；步骤四、待密封胶干透,通过预留的气孔对夹层进行抽真空,再对夹层充入惰性气体,让惰性气体对夹层内循环吹扫,排出夹层内其它气体,使惰性气体充满夹层；步骤五、抽放真空动作完成后,BIPV组件夹层内需保证维持在半真空状态,再使用密封胶将预留气孔密封好,以此制成半真空封装的钙钛矿电池BIPV组件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种低温漂的电流产生电路和集成电路
{Author}: 罗寅;谭在超;丁国华
{Author Address}: 215600 江苏省苏州市张家港市杨舍镇沙洲湖科创园B2幢01室
{Subsidiary Author}: 苏州锴威特半导体股份有限公司
{Date}: 2024-10-11
{Notes}: CN118331382B
{Abstract}: 本发明涉及电流产生技术领域,公开了一种低温漂的电流产生电路和集成电路,电流产生电路包括带隙基准单元、第一电流复制单元、第二电流复制单元、电阻分压单元、带隙三极管、第一电阻、电压跟随单元和第二电阻；在使用时,本发明的电流产生电路在带隙基准单元输出基准电压VBG的基础上,通过带隙三极管、电阻分压单元和第一电阻,可以产生一个负温度系数且系数可调、电压值可调的参考电压,该参考电压经过电压跟随单元输入到第二电阻上产生电流,因此对于本发明其可以通过带隙三极管、电阻分压单元和第一电阻可以适配多种负温度系数的电阻来产生低温漂的基准电流,使电流产生电路产生的低温漂电流并不再依赖于低温漂的电阻。
{Subject}: 1.一种低温漂的电流产生电路,其特征在于,包括带隙基准单元、第一电流复制单元、第二电流复制单元、电阻分压单元、带隙三极管、第一电阻、电压跟随单元和第二电阻；所述带隙基准单元用于输出基准电压VBG,所述基准电压VBG由带隙电流IBG流过带隙电阻产生；所述第一电流复制单元和第二电流复制单元分别用于复制所述带隙电流IBG,并分别产生第一复制电流和第二复制电流；所述第一电流复制单元的电流输出端分别与带隙三极管的发射极和电阻分压单元的输入端电连接,所述带隙三极管的基极、集电极和电阻分压单元的输出端均接地；所述第二电流复制单元的电流输出端分别与第一电阻一端和电压跟随单元的输入端电连接,第一电阻另一端与所述电阻分压单元的一个分压节点电连接,所述电压跟随单元的输出端与所述第二电阻一端电连接,第二电阻另一端接地；所述带隙基准单元包括MOS管P1、MOS管P2、MOS管P3、MOS管P4、运算放大器AMP1、电阻R1、两个电阻R2、电阻R3、两个电阻R4、三极管Q1、三极管Q2和三极管Q3；所述MOS管P1的源极分别与MOS管P2的源极、MOS管P3的源极和MOS管P4的源极电连接,用于接入电源；所述MOS管P1的栅极分别与MOS管P2的栅极、MOS管P3的栅极、MOS管P4的栅极和运算放大器AMP1的输出端电连接；所述MOS管P1的漏极通过MOS管P7分别与电阻R1一端、一个电阻R2一端、一个电阻R4一端和运算放大器AMP1的正输入端电连接,电阻R1另一端与三极管Q1的发射极电连接,三极管Q1的基极、三极管Q1的集电极和一个电阻R2一端均接地；所述MOS管P2的漏极通过MOS管P8分别与另一个电阻R2一端、另一个电阻R4一端、运算放大器AMP1的负输入端和三极管Q2的发射极电连接,三极管Q2的基极、三极管Q2的集电极和另一个电阻R2另一端均接地；所述MOS管P3的漏极通过MOS管P9分别与两个电阻R4的另一端和三极管Q3的发射极电连接,三极管Q3的基极和集电极均接地；所述MOS管P4的漏极通过MOS管P10与电阻R3一端电连接,电阻R3另一端接地,电阻R3上的压降为所述基准电压VBG；MOS管P7的栅极分别与MOS管P8的栅极、MOS管P9的栅极和MOS管P10的栅极电连接,用于输入偏置电压VG；所述第一电流复制单元包括MOS管P5,MOS管P5的源极与MOS管P1的源极电连接,MOS管P5的栅极与MOS管P1的栅极电连接,MOS管P1的漏极与带隙三极管的发射极电连接；所述第二电流复制单元包括MOS管P6,MOS管P6的源极与MOS管P1的源极电连接,MOS管P6的栅极与MOS管P1的栅极电连接,MOS管P6的漏极与第一电阻一端电连接；所述电阻分压单元包括电阻R5和电阻R6,电阻R5一端与为电阻分压单元的输入端,电阻R5另一端与电阻R6一端电连接,为电阻分压单元的分压节点,电阻R6另一端为电阻分压单元的输出端；所述电压跟随单元包括运算放大器AMP2、MOS管P13和MOS管P14,所述运算放大器AMP2的负输入端与第一电阻一端电连接,运算放大器AMP2的输出端与MOS管P13的栅极电连接,MOS管P13的源极用于接入电源,MOS管P13的漏极与MOS管P14的源极电连接,MOS管P14的栅极用于输入电压VCG,MOS管P14的漏极分别与运算放大器AMP1的正输入端和第二电阻电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种微波混合集成电路焊接工装
{Author}: 占士林;李中华;易行;鲁艳
{Author Address}: 610000 四川省成都市成华区龙潭工业园成宏路26号汇润国际11楼
{Subsidiary Author}: 四川欣科奥电子科技有限公司
{Date}: 2024-10-11
{Notes}: CN118404162B
{Abstract}: 本发明公开一种微波混合集成电路焊接工装,具体涉及电路焊接技术领域；包括支撑板及支撑框,还包括调节组件,所述调节组件位于所述支撑板和所述支撑框之间,所述调节组件用于调节支撑板与支撑框之间的距离；夹持组件,所述夹持组件位于所述支撑框的内部,所述夹持组件用于对电路板的夹持；焊接组件,所述焊接组件位于所述支撑框的内部,所述焊接组件用于焊接电路板,所述焊接组件包括与所述支撑框活动连接的焊接板,所述焊接板上开设有倾斜且开口朝上的焊接槽,所述焊接板上横向间隔开设有多个开口朝下的焊接孔,每个所述焊接孔上端均与所述焊接槽连通,所述焊接槽内横向设有与其底面形状一致的导热片；本发明能够提高焊接效率和质量。
{Subject}: 1.一种微波混合集成电路焊接工装,包括支撑板(1)及支撑框(2),其特征在于,还包括：调节组件(3),所述调节组件(3)位于所述支撑板(1)和所述支撑框(2)之间,所述调节组件(3)用于调节支撑板(1)与支撑框(2)之间的距离；夹持组件(4),所述夹持组件(4)位于所述支撑框(2)的内部,所述夹持组件(4)用于对电路板的夹持；焊接组件(5),所述焊接组件(5)位于所述支撑框(2)的内部,所述焊接组件(5)用于焊接电路板,所述焊接组件(5)包括与所述支撑框(2)活动连接的焊接板(501),所述焊接板(501)上开设有倾斜且开口朝上的焊接槽(502),所述焊接板(501)上横向间隔开设有多个开口朝下的焊接孔(503),每个所述焊接孔(503)的上端均与所述焊接槽(502)连通,所述焊接槽(502)内横向设有与其底面形状一致的导热片(504)；封堵组件(6),所述封堵组件(6)位于所述焊接组件(5)上,所述封堵组件(6)用于对所述焊接孔(503)的封堵,所述封堵组件(6)包括多个位于所述焊接板(501)上且横向间隔分布的倒U型板(601),每个所述倒U型板(601)内均滑动连接有移动板(602),每个所述移动板(602)的下端均设有倒T型且伸入其对应侧的焊接孔(503)内的封堵板(603)；每个所述倒U型板(601)内纵向两侧分别开设有推槽(604),每个所述移动板(602)纵向两侧分别设有位于其对应侧的所述推槽(604)内的推杆(605),每个所述推槽(604)的上端均连通有气管(606),每个所述气管(606)的自由端均设有导热块(607),每个所述导热块(607)均位于其对应侧的所述焊接孔(503)的外侧,每个所述移动板(602)的下端与其对应侧的所述倒U型板(601)之间通过弹簧(608)连接；所述焊接组件(5)还包括位于所述焊接槽(502)内且位于所述导热片(504)下侧的电热丝(505),所述焊接槽(502)底面为左高右低的斜面,所述焊接板(501)一端开设有开口朝上且与焊接槽(502)连通的锡槽(506),所述焊接板(501)远离所述锡槽(506)的另一端开设有开口朝上的容纳槽(507),所述容纳槽(507)内可拆卸连接有与所述焊接槽(502)连通的承装筒(508),所述焊接板(501)下侧设有与其形状一致的隔热层(509)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电路版图的可视化方法、电子设备及计算机可读存储介质
{Author}: 杜杳隽;陈红;肖岗
{Author Address}: 518000 广东省深圳市前海深港合作区前湾一路1号A栋201室(入住深圳市前海商务秘书有限公司)
{Subsidiary Author}: 深圳国微芯科技有限公司
{Date}: 2024-10-11
{Notes}: CN118760515A
{Abstract}: 本申请公开了一种电路版图的可视化方法、电子设备及计算机可读存储介质。该电路版图的可视化方法包括：采用递归划分的方式对电路版图进行区域四等分处理,以获取多个预设尺寸的子区域；获取待可视化的指定区域,并基于指定区域在多个预设尺寸的子区域中进行搜索,以获取与指定区域相交的目标子区域；将目标子区域读入内存,并进行可视化渲染。通过上述方式,本申请的电路版图划分方法将电路版图划分成多个预设尺寸的子区域,可以基于指定区域快速搜索出与指定区域相交的目标子区域,并将其读入内存进行显示,从而可以避免读入整个电路版图导致的内存大量消耗的问题,并提高了大尺寸电路版图的可视化的速度。
{Subject}: 1.一种电路版图的可视化方法,其特征在于,包括：采用递归划分的方式对所述电路版图进行区域四等分处理,以获取多个预设尺寸的子区域；获取待可视化的指定区域,并基于所述指定区域在所述多个预设尺寸的子区域中进行搜索,以获取与所述指定区域相交的目标子区域；将所述目标子区域读入内存,并进行可视化渲染。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种小型化且实现顶部散热的芯片封装工艺
{Author}: 徐江
{Author Address}: 314400 浙江省嘉兴市海宁市浙江海宁经编产业园区沧平路197号
{Subsidiary Author}: 浙江亚芯微电子股份有限公司
{Date}: 2024-10-11
{Notes}: CN118763001A
{Abstract}: 本发明公开了一种小型化且实现顶部散热的芯片封装工艺,其特征在于,具体包括如下步骤：晶圆减薄、划片、上芯、键合、塑封、后固化、电镀、分离产品、测试、打印、包装。
{Subject}: 1.一种小型化且实现顶部散热的芯片封装工艺,其特征在于,具体包括如下步骤：晶圆减薄、划片、上芯、键合、塑封、后固化、电镀、分离产品、测试、打印、包装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种带有外露引脚的可润湿侧翼QFN封装工艺
{Author}: 顾小军
{Author Address}: 215024 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2024-10-11
{Notes}: CN118763003A
{Abstract}: 本发明公开了QFN封装技术领域的一种带有外露引脚的可润湿侧翼QFN封装工艺,包括：封装设计、外露引脚处理、可润湿侧翼工艺、PCB焊盘的设计、焊膏印刷模板设计、再流焊接、质量控制。本发明通过可润湿侧翼工艺,提高了侧面引脚的可焊性,减少了不上锡的情况,确保了焊点的完整性和电气连接的稳定性,优化的散热焊盘设计和散热导通孔的应用,提高了器件的散热效率,保证了高速和射频信号的性能,精确的PCB焊盘设计和焊膏印刷模板设计减少了信号焊盘桥连和散热焊盘空洞,通过优化的封装设计和焊接工艺减少了组装过程中的缺陷,提高了生产效率；该封装工艺方案满足了电子产品对高可靠性的要求,适用于对小型化、轻薄化、高性能有严格要求的应用场景。
{Subject}: 1.一种带有外露引脚的可润湿侧翼QFN封装工艺,其特征在于：包括如下步骤：S1、封装设计：采用微型引线框架铜基板的封装形式,引线框架直接裸露在封装底部作为焊端,封装底部中央设计有一个大面积裸露的散热焊盘,围绕散热大焊端周围是矩阵排列的小焊盘；S2、外露引脚处理：在封装的侧面设计外露引脚,并对这些引脚进行电镀处理以确保其可焊性,采用切割分离封装形式,确保引脚切口未被电镀,以避免在存储过程中被氧化；S3、可润湿侧翼工艺：在封装的侧翼上添加镀锡层,以保护铜材并改善焊接性能,这一工艺允许进行视觉检查,确保良好的搭焊状态和稳定的电气连接；S4、PCB焊盘的设计：设计PCB焊盘时,应比QFN器件引脚焊端稍大,保证信号焊盘引脚趾部形成填充,散热焊盘与周边信号焊盘之间保留0.2mm的间隙,以防止桥连；S5、焊膏印刷模板设计：设计模板时,应满足面积比和厚宽比的要求,模板开孔与PCB焊盘尺寸应为1：1,对于细间距引脚,适当减小模板开孔以杜绝相邻引脚的桥连；S6、再流焊接：经过预热阶段、热活化阶段、热活化阶段和冷却阶段,控制焊膏中溶剂的挥发,减少空洞的形成,采用氮气保护,以去除侧面引脚氧化层,提升其可焊性；S7、质量控制：通过X-ray检测和自动光学检测来监控焊接质量,确保焊点无桥连、空洞,且侧面焊点爬锡高度满足要求。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 形成封装器件的方法以及封装器件
{Author}: 张宏宾;吴伟诚;叶德强
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-10-11
{Notes}: CN118763055A
{Abstract}: 一种封装器件,包括顶部管芯,该顶部管芯具有在晶体管层的第一表面上的顶部互连结构,和在晶体管层的第二表面上的底部互连结构。顶部互连结构或者底部互连结构中的一个直接接合至底部管芯上。底部互连结构包括直接接触晶体管接触件的电源轨,晶体管接触件直接接触晶体管层中的晶体管结构。本申请实施例还公开一种形成封装件器件的方法。
{Subject}: 1.一种形成封装器件的方法,所述方法包括：形成底部管芯,所述底部管芯包括嵌入在底部介电接合层内、并且具有与所述底部介电接合层齐平的相应顶面的底部接触焊盘；通过以下步骤形成第一顶部管芯：在体半导体衬底上形成晶体管结构；在所述晶体管结构的顶面上形成顶部互连结构；将所述顶部互连结构接合至第一支撑衬底；从所述晶体管结构去除所述体半导体衬底；在所述晶体管结构的底面上形成底部互连结构；以及将所述顶部互连结构和所述底部互连结构中的一个直接接合至所述底部管芯上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件、封装件及其形成方法
{Author}: 张宏宾;吴伟诚;叶德强
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-10-11
{Notes}: CN118763070A
{Abstract}: 用于集成电路的3D堆叠的封装器件包括半导体衬底以及位于半导体衬底上的互连结构。将互连结构组织成多个器件区域,并且器件具有垂直延伸穿过第一器件区域中的互连结构的第一密封环以及垂直延伸穿过第二器件区域中的互连结构的第二密封环。互连结构也包括将第一密封环内的金属化图案电连接至第二密封环内的第二金属化图案的导线,其中,第一水平延伸导线延伸穿过第一密封环和第二密封环。本申请的实施例还涉及半导体器件、封装件及其形成方法。
{Subject}: 1.一种半导体器件,包括：半导体衬底；互连结构,位于所述半导体衬底上,将所述互连结构组织成多个器件区域；第一密封环,垂直延伸穿过第一器件区域中的所述互连结构；第二密封环,垂直延伸穿过第二器件区域中的所述互连结构；以及第一水平延伸导线,位于所述互连结构中,所述第一水平延伸导线将所述第一密封环内的第一金属化图案电连接至所述第二密封环内的第二金属化图案,其中,所述第一水平延伸导线延伸穿过所述第一密封环和所述第二密封环。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种全自动的片上闩锁防护电路
{Author}: 江紫红
{Author Address}: 315000 浙江省宁波市高教园区钱湖南路1号
{Subsidiary Author}: 浙大宁波理工学院
{Date}: 2024-10-11
{Notes}: CN118763604A
{Abstract}: 本发明提供一种全自动的片上闩锁防护电路,涉及集成电路技术领域,包括：空穴/电子流检测器,空穴/电子流检测器设置于焊盘和内部核心电路之间；电源管理模块,包括电源开关,电源开关的输出端与内部核心电路电连接；检测器控制电路,检测器控制电路的输入端与空穴/电子流检测器的输出端电连接,检测器控制电路的输出端与电源开关的输入端电连接；检测器控制电路根据空穴/电子流检测器检测的闩锁触发电流,控制电源开关连通或断开电源到内部核心电路之间的通路。本申请在空穴/电子流检测器检测到有闩锁触发电流时,检测器控制电路控制电源开关断开,停止对内部核心电路供电；若没有,电源开关导通,恢复供电。
{Subject}: 1.一种全自动的片上闩锁防护电路,其特征在于,包括：空穴/电子流检测器,用于检测集成电路内部电路的闩锁触发电流,所述空穴/电子流检测器设置于芯片的焊盘和集成电路内部电路之间；电源管理模块,包括一电源开关S1,所述电源开关S1的输出端与内部核心电路电连接；检测器控制电路,所述检测器控制电路的输入端与空穴/电子流检测器的输出端电连接,所述检测器控制电路的输出端与电源开关S1的输入端电连接；所述检测器控制电路根据空穴/电子流检测器检测的闩锁触发电流,控制电源开关S1连通或断开电源VDD到内部核心电路之间的通路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种飞机跑道近距离监控智能控制装置
{Author}: 黄万里;张甜;梁光齐;温权;易光伟;周嘉毅;刘斌;瞿子颖;高超;徐延枝;黄子倩;张楚怡
{Author Address}: 101200 北京市平谷区林荫北街13号信息大厦1312室
{Subsidiary Author}: 北京天羿机场设计咨询有限公司
{Date}: 2024-10-11
{Notes}: CN118764583A
{Abstract}: 本发明提供了一种飞机跑道近距离监控智能控制装置,包括：桶型一体化智能监控装置、前端道面监控装置及智能监控平台,在机场跑道靠近导航台站一侧的土面区设置桶型一体化智能监控装置,通过线缆连接前端道面监控装置,通过光纤连接导航台站网络设备,智能监控平台设置在塔台通信机房,通过光纤与导航台站网络设备连接,可对桶型一体化智能监控装置、前端道面监控装置集中监控管理和远程控制。本发明提供的飞机跑道近距离监控智能控制装置,能够实现对航空器起降过程、起落架着陆或离地情况、道面FOD的近距离监控,并可与塔台空中管制指挥系统、FOD监控系统联网监控,便于使用。
{Subject}: 1.一种飞机跑道近距离监控智能控制装置,其特征在于,包括：桶型一体化智能监控装置、前端道面监控装置及智能监控平台,在机场跑道靠近导航台站一侧的土面区设置所述桶型一体化智能监控装置,所述桶型一体化智能监控装置通过线缆连接所述前端道面监控装置,所述桶型一体化智能监控装置通过光纤连接导航台站网络设备,所述智能监控平台设置在塔台通信机房,通过光纤与导航台站网络设备连接,用于对所述桶型一体化智能监控装置、前端道面监控装置集中监控管理和远程控制,所述桶型一体化智能监控装置、前端道面监控装置高出跑道水平面不超过35cm且均具易折性。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多相交叉耦合电荷泵集成电路
{Author}: 朱光前;罗舟;励勇远;过伟;钱利波;朱樟明
{Author Address}: 710071 陕西省西安市太白南路2号
{Subsidiary Author}: 西安电子科技大学
{Date}: 2024-10-08
{Notes}: CN118748505A
{Abstract}: 本发明涉及一种多相交叉耦合电荷泵集成电路,包括：内部稳压电路和电荷泵系统；其中,电荷泵系统包括：电荷泵核心电路和输出建立电路,电荷泵核心电路包括多个泵升电容；内部稳压电路接入外部电池电压HV-VDD,并与电荷泵系统的输入端连接,电荷泵系统接入外部电池电压HV-VDD,电荷泵核心电路的输出端连接至输出建立电路的第一输入端；通过上述技术方案,利用内部稳压电路产生低电位电压HV-GND,保持压差不变,将工作域提升到高压,以使其他电路利用低压器件进行电路设计,减小了芯片面积,并通过输出建立电路输出电荷泵核心电路的建立状态,该电荷泵核心电路同样可以应用于低压域,实现电压泵升的功能,并且时钟逻辑不变。
{Subject}: 1.一种多相交叉耦合电荷泵集成电路,其特征在于,所述集成电路包括：内部稳压电路和电荷泵系统；其中,所述电荷泵系统包括：电荷泵核心电路和输出建立电路,所述电荷泵核心电路包括多个泵升电容；所述内部稳压电路接入外部电池电压HV-VDD,所述内部稳压电路输出端与所述电荷泵系统的输入端连接,所述电荷泵系统接入所述外部电池电压HV-VDD,所述电荷泵核心电路的输出端连接至所述输出建立电路的第一输入端；所述内部稳压电路,用于通过调整内部电阻和内部电压的数值为所述电荷泵系统提供低电位电压HV-GND；其中,所述低电位电压HV-GND低于所述外部电池电压HV-VDD；所述电荷泵核心电路,用于通过所述多个泵升电容对所述外部电池电压HV-VDD进行泵压,得到输出电压CP-OUT；所述输出建立电路,用于获取采样电压CP-SENSE1,并在所述采样电压CP-SENSE1高于预设参考电压时输出高电位的判断电压CP-FLAG,以表征电荷泵建立完成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 车载摄像模块的状态诊断方法、装置、芯片、系统及介质
{Author}: 薛琦;刘晓波;张本西;刘晓冬;王文豪
{Author Address}: 261061 山东省潍坊市高新技术产业开发区福寿东街197号甲
{Subsidiary Author}: 潍柴动力股份有限公司
{Date}: 2024-10-08
{Notes}: CN118748714A
{Abstract}: 本申请实施例提供一种车载摄像模块的状态诊断方法、装置、芯片、系统及介质,包括：在接收车载摄像模块发送的图像数据过程中,持续监测电源管理芯片的中断引脚是否输出中断信号；若监测到中断引脚输出中断信号,则读取电源管理芯片中记录的车载摄像模块供电信息,根据车载摄像模块供电信息,确定各车载摄像模块的连接状态；若任一车载摄像模块的连接状态异常,则清除中断记录信息,控制任一车载摄像模块关闭,并控制与主控芯片连接的状态指示灯按照预设方式进行预警。本申请实施例的方法,可以实现对车载摄像模块异常连接状态的及时诊断。
{Subject}: 1.一种车载摄像模块的状态诊断方法,其特征在于,所述车载摄像模块为多个,每个车载摄像模块连接电源管理芯片的电压输出引脚,用于接收所述电源管理芯片提供的供电电压；所述电源管理芯片通过集成电路总线I～2C连接至主控芯片,所述主控芯片通过中断信号线连接所述电源管理芯片的中断引脚,所述方法应用于所述主控芯片,包括：在接收所述车载摄像模块发送的图像数据过程中,持续监测所述电源管理芯片的中断引脚是否输出中断信号,其中所述中断信号是所述电源管理芯片的中断引脚在检测到所述车载摄像模块的实际电压发生变化时输出的；若监测到所述电源管理芯片的中断引脚输出中断信号,则根据所述中断信号生成中断记录信息,并通过所述I～2C读取所述电源管理芯片中记录的车载摄像模块供电信息,其中所述车载摄像模块供电信息为所述电源管理芯片记录的各车载摄像模块在工作时两端的供电信息；根据所述车载摄像模块供电信息,确定所述各车载摄像模块的连接状态；若任一车载摄像模块的连接状态异常,则清除所述中断记录信息,控制所述任一车载摄像模块关闭,并控制与所述主控芯片连接的状态指示灯按照预设方式进行预警。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 扬声器诊断方法、系统、设备、介质、程序产品及车辆
{Author}: 李臣;刘凯
{Author Address}: 310051 浙江省杭州市滨江区江陵路1760号
{Subsidiary Author}: 浙江吉利控股集团有限公司;吉利汽车研究院(宁波)有限公司
{Date}: 2024-10-08
{Notes}: CN118748772A
{Abstract}: 本申请提供一种扬声器诊断方法、系统、设备、介质、程序产品及车辆。该方法包括：控制各待检测扬声器播放检测音源,以及,控制拾音设备采集声音信号,识别出频率异常的故障频率；基于各扬声器对应的中心频率,将各待检测扬声器划分为多个测试组；每个测试组包括故障频率对应的至少一个扬声器；分别控制每个测试组播放检测音源,以及,控制拾音设备采集声音信号,确定是否存在频率异常；针对存在频率异常的测试组,确定测试组中故障频率对应的扬声器为待定扬声器,并从待定扬声器中确定出故障扬声器。本申请的方法,提高了诊断效率。
{Subject}: 1.一种扬声器诊断方法,其特征在于,包括：控制各待检测扬声器播放检测音源,以及,控制拾音设备采集声音信号,识别出频率异常的故障频率；所述检测音源包含所述各待检测扬声器对应的中心频率的音频信号；基于各扬声器对应的中心频率,将所述各待检测扬声器划分为多个测试组；每个测试组包括所述故障频率对应的至少一个扬声器；分别控制每个测试组播放检测音源,以及,控制所述拾音设备采集声音信号,确定是否存在频率异常；针对存在频率异常的测试组,确定所述测试组中所述故障频率对应的扬声器为待定扬声器,并从所述待定扬声器中确定出故障扬声器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于扩散模型的SoC电源网络动态压降预测方法
{Author}: 陆生礼;杨啸风;陈前
{Author Address}: 210000 江苏省南京市玄武区四牌楼2号
{Subsidiary Author}: 东南大学
{Date}: 2024-10-01
{Notes}: CN118734683A
{Abstract}: 本发明公开了一种基于扩散模型的SoC电源网络动态电压降预测方法,包括：步骤一,通过对集成电路功耗分析工具中获取的SoC芯片电源网络的功耗报告,进行预处理并生成训练数据集；步骤二,基于扩散模型原理,使用U型神经网络模型进行训练；步骤三,按步骤一所述方法提取特征数据,并使用步骤二中训练好的模型进行预测。本发明通过利用扩散模型的复杂系统建模能力,能够更准确地模拟和预测SoC电源网络在不同操作条件下的电压降行为,能够捕捉到复杂的非线性关系,还能够适应不同的芯片设计和工作条件,从而提供更为精确的预测结果。
{Subject}: 1.一种基于扩散模型的SoC电源网络动态压降预测方法,其特征在于,所述SoC电源网络动态压降预测方法包括以下步骤：S1,通过集成电路功耗分析工具获取SoC芯片电源网络的历史功耗报告,对历史功耗报告进行预处理得到相应的特征数据X,对SoC芯片电源网络的电压降数据进行预处理得到相应的真实值标签Y,结合特征数据X和真实值标签Y生成训练数据集；S2,基于扩散模型原理,采用U型神经网络模型构建动态压降预测模型,采用训练数据集对动态压降预测模型进行训练；动态压降预测模型的输入为特征数据X,输出为真实值标签Y；S3,从集成电路功耗分析工具中获取待预测的SoC芯片电源网络的功耗报告,提取特征数据X-(new),导入训练好的动态压降预测模型对电压降数据进行预测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种倒装焊电路的单粒子有效数据获取方法
{Author}: 缑纯良;郑宏超;李哲;刘亚娇;毕潇;董涛;赵元富;王亮;黄斯翀;徐雷霈;张健鹏
{Author Address}: 100076 北京市丰台区东高地四营门北路2号
{Subsidiary Author}: 北京微电子技术研究所;北京时代民芯科技有限公司
{Date}: 2024-10-01
{Notes}: CN118731641A
{Abstract}: 本发明涉及一种倒装焊电路的单粒子有效数据获取方法,包括：试验样品衬底减薄；试验用重离子选择；试验电路温度监控；数据有效性判断；减薄厚度测量及有效数据计算。相比与传统试验方法,利用本发明中的单粒子试验评估方法,可以有效提高倒装焊工艺电路单粒子试验效率。通过温度控制、多重验证及误差校准等方式,提供了单粒子试验倒装焊工艺电路试验数据的准确性和有效性,有效填补宇航用倒装焊电路单粒子评估方法的空白,为倒装焊工艺宇航集成电路抗辐照加固提供有力支撑。
{Subject}: 1.一种倒装焊电路的单粒子有效数据获取方法,其特征在于包括下列步骤：S1、对倒装焊工艺电路样品进行衬底减薄,并记录减薄厚度；S2、选用适合倒装焊工艺电路的重离子对减薄后的倒装焊工艺电路样品开展单粒子试验,得到不同样品在同种重离子辐照下的单粒子错误数,同一样品在不同重离子辐照下的单粒子错误数；S3、单粒子试验完成后进行试验数据分析,判断试验数据的有效性,如果实验数据有效,则进入步骤S4,否则,更换倒装焊工艺电路样品重新执行步骤S1～步骤S3；S4、对倒装焊工艺电路样品进行厚度测量校准,根据校准结果,从试验用的倒装焊工艺电路样品中筛选出有效倒装焊工艺电路样品,之后执行步骤S5和步骤S6,得到重离子对应的单粒子有效数据,所述单粒子有效数据包括有效LETe和单粒子错误截面σ-m；S5、根据有效倒装焊工艺电路样品的单粒子试验结果,计算重离子的单粒子错误截面σ-m；S6、根据有效倒装焊工艺电路样品衬底减薄的平均厚度d-(r-mean),采用重离子LET计算软件仿真得到重离子的有效LETe。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的安全资源访问方法、装置及电子设备
{Author}: 施智鹏
{Author Address}: 310000 浙江省杭州市滨江区西兴街道丹枫路399号2号楼B楼7层
{Subsidiary Author}: 地平线征程(杭州)科技有限公司
{Date}: 2024-10-01
{Notes}: CN118734304A
{Abstract}: 公开了一种集成电路的安全资源访问方法、装置及电子设备,涉及集成电路技术领域,该方法包括在集成电路上确定多个操作系统域中各操作系统域对应的处理器核；通过操作系统域对应的处理器核运行操作系统域中的第一预设态操作系统或第二预设态操作系统；基于操作系统域中的第一预设态操作系统处理操作系统域中的第二预设态操作系统的安全资源访问请求。本公开的技术方案能够确保不同操作系统域之间的资源较为隔离,而且任意一个操作系统域中的第一预设态操作系统出现故障时,不会对其他操作系统域中的安全资源的访问行为造成影响,从而大大增强了多个操作系统的安全性。
{Subject}: 1.一种集成电路的安全资源访问方法,包括：在所述集成电路上确定多个操作系统域中各操作系统域对应的处理器核；通过所述操作系统域对应的处理器核运行所述操作系统域中的第一预设态操作系统或第二预设态操作系统；基于所述操作系统域中的第一预设态操作系统处理所述操作系统域中的所述第二预设态操作系统的安全资源访问请求。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种混合集成电路手工焊接基片固定夹具及方法
{Author}: 高亚龙;吴海峰;刘豫;钱亮;季琳
{Author Address}: 741000 甘肃省天水市秦州区双桥路14号
{Subsidiary Author}: 天水七四九电子有限公司
{Date}: 2024-10-01
{Notes}: CN118720318A
{Abstract}: 本发明公开了一种混合集成电路手工焊接基片固定夹具及方法,属于混合集成电路焊接技术领域,使用本夹具可解决基片手工焊接时需两人配合的问题,以夹具代替人工,单人即可完成基片的手工焊接工作,极大地提高了基片的手工焊接效率,节约了人力。本夹具通过设计滑动挡板与固定块之间上下四孔距离差的结构,使用镊子操作夹具后即可实现基片的固定与松开,解决了手工焊接时在高温下无法用手操作夹具的问题；通过在滑动挡板上方设计限位挡板,解决了基片固定时的翘曲问题,保证基片在固定状态下和夹具底座的完全可靠接触,确保手工焊接时基片能够达到所需的温度要求,保证了焊接质量。
{Subject}: 1.一种混合集成电路手工焊接基片固定夹具,其特征在于,包括底座(1),所述底座(1)上间隔开设有基片预热槽(1-2)和基片固定槽(1-1)；所述底座(1)上固定连接有固定块(2),固定块(2)位于基片固定槽(1-1)的一侧；所述底座(1)上固定连接有两个限位挡板(5),两个限位挡板(5)沿固定块(2)的长度轴线的两侧正对设置；限位挡板(5)靠近固定块(2)的一侧悬空于固定块(2)的上方；所述固定块(2)上活动连接有滑动挡板(3),滑动挡板(3)位于固定块(2)与两个限位挡板(5)形成的滑槽中,滑动挡板(3)沿滑槽进行滑动；所述固定块(2)上开设两个第一孔(2-1),滑动挡板(3)上开设两个第二孔(3-1),第一孔(2-1)和第二孔(3-1)错位布置组成上下四孔距离差的结构,即第一孔(2-1)和第二孔(3-1)部分重合,且第一孔(2-1)与基片固定槽(1-1)的距离大于第二孔(3-1)与基片固定槽(1-1)之间的距离；所述固定块(2)与滑动挡板(3)之间设置有弹性件(6),弹性件(6)的一端与滑动挡板(3)抵接,另一端与固定块(2)抵接,弹性件(6)嵌设于固定块(2)与底座(1)之间,且弹性件(6)的伸缩轴线与滑动挡板(3)的滑动轴线平行；未使用时,弹性件(6)处于伸长状态；使用时,镊子两端分别垂直伸入两个第一孔(2-1)和两个第二孔(3-1)中,镊子两端收缩或张开即可带动滑动挡板(3)相对固定块(2)做轴向滑动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于液态金属填充的高灵敏度温度传感器及其注入封装工艺
{Author}: 杨欣宇;李晓飏;马一巍
{Author Address}: 150001 黑龙江省哈尔滨市南岗区南通大街145号
{Subsidiary Author}: 哈尔滨工程大学
{Date}: 2024-10-01
{Notes}: CN118730330A
{Abstract}: 本发明属于温度传感器技术领域,具体涉及基于液态金属填充的高灵敏度温度传感器及其注入封装工艺,该传感器包括单模光纤、第一空心光纤以及第二空心光纤；单模光纤一端与所述第一空心光纤一端连接,第一空心光纤另一端与第二空心光纤内壁之间填充有铟镓锡合金；单模光纤的直径为10μm；单模光纤的外径为125μm,第一空心光纤的内径为20μm,第一空心光纤的外径为125μm；第二空心光纤的内径为135μm,第二空心光纤的外径为200μm；单模光纤一端、第一空心光纤以及铟镓锡合金均位于第二空心光纤一端内部,铟镓锡合金远离第一空心光纤的一侧与第二空心光纤内壁之间填充有UV固化胶。本发明应用于复杂环境中的温度测量,具有超高的灵敏度、小尺寸和高分辨率的优点。
{Subject}: 1.基于液态金属填充的高灵敏度温度传感器,其特征在于：包括单模光纤(1)、第一空心光纤(2)以及第二空心光纤(3)；所述单模光纤(1)一端与所述第一空心光纤(2)一端连接,所述第一空心光纤(2)另一端设有铟镓锡合金(4)；所述单模光纤(1)一端、所述第一空心光纤(2)以及所述铟镓锡合金(4)均位于所述第二空心光纤(3)一端内部,所述铟镓锡合金(4)远离所述第一空心光纤(2)的一侧与第二空心光纤(3)内壁之间填充有UV固化胶(7)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子设备
{Author}: 黄碧光
{Author Address}: 523863 广东省东莞市长安镇维沃路1号
{Subsidiary Author}: 维沃移动通信有限公司
{Date}: 2024-10-01
{Notes}: CN118739493A
{Abstract}: 本申请公开了一种电子设备,属于电池技术领域。其中,电子设备包括：主板,该主板上设置有第一控制器；电池,该电池的第一极与主板的第一端连接,该电池包括第一开关管和第一集成电路,该第一开关管的第一端与电池的第二极连接,该第一开关管的第二端与主板的第二端连接,该第一集成电路包括第一引脚,该第一引脚与第一控制器的信号产生端连接,该第一集成电路的第一端与第一开关管的第三端连接。其中,上述第一控制器,用于在电池与主板供电之间的通路导通的情况下,调整第一引脚的电压,以在第一引脚上产生第一信号；上述第一集成电路,用于在第一引脚上检测到第一信号的情况下,控制第一开关管断开,以断开电池和主板之间的通路。
{Subject}: 1.一种电子设备,其特征在于,包括：主板,所述主板上设置有第一控制器；电池,所述电池的第一极与所述主板的第一端连接,所述电池包括第一开关管和第一集成电路,所述第一开关管的第一端与所述电池的第二极连接,所述第一开关管的第二端与所述主板的第二端连接,所述第一集成电路包括第一引脚,所述第一引脚与所述第一控制器的信号产生端连接,所述第一集成电路的第一端与所述第一开关管的第三端连接；其中,所述第一控制器,用于在所述电池与所述主板之间的通路导通的情况下,调整所述第一引脚的电压,以在所述第一引脚上产生第一信号；所述第一集成电路,用于在所述第一引脚上检测到所述第一信号的情况下,控制所述第一开关管断开,以断开所述电池与所述主板之间的通路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种可调节灵敏度输出的高温熔体压力传感器
{Author}: 吴浩;于莹;吴硕
{Author Address}: 201611 上海市松江区车墩镇联营路615号18幢6层
{Subsidiary Author}: 上海申狮物联网科技有限公司
{Date}: 2024-10-01
{Notes}: CN118730374A
{Abstract}: 本发明涉及压力传感器技术领域,且公开了一种可调节灵敏度输出的高温熔体压力传感器,包括螺纹密封杆,所述螺纹密封杆的一端设置有隔离膜片,所述螺纹密封杆的另一端设置有锁紧头,所述锁紧头的一端固定安装有感压元件,所述螺纹密封杆的内部设置有空腔,所述空腔的内部设置有毛细管,所述毛细管的一端与隔离膜片固定连接,且毛细管的另一端贯穿锁紧头并与感压元件固定连接,所述感压元件上设置有FPC柔性线,所述FPC柔性线的另一端固定连接有集成电路。本发明通过集成电路中的电位器进行调整,集成电路中设有三个电位器,分别是调整压力传感器的零点输出值,压力传感器的灵敏度,和调整压力传感器校准值。
{Subject}: 1.一种可调节灵敏度输出的高温熔体压力传感器,包括螺纹密封杆(2),其特征在于：所述螺纹密封杆(2)的一端设置有隔离膜片(1),所述螺纹密封杆(2)的另一端设置有锁紧头(4),所述锁紧头(4)的一端固定安装有感压元件(10),所述螺纹密封杆(2)的内部设置有空腔,所述空腔的内部设置有毛细管(3),所述毛细管(3)的一端与隔离膜片(1)固定连接,且毛细管(3)的另一端贯穿锁紧头(4)并与感压元件(10)固定连接,所述感压元件(10)上设置有FPC柔性线(9),所述FPC柔性线(9)的另一端固定连接有集成电路(6),所述集成电路(6)与航空插头(7)固定连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于两型集成电路的寿命预测平台设计方法
{Author}: 潘庆国;唐荣;章宁
{Author Address}: 241000 安徽省芜湖市湾里机场
{Subsidiary Author}: 国营芜湖机械厂
{Date}: 2024-10-01
{Notes}: CN118731636A
{Abstract}: 本发明涉及命预测技术领域,具体为基于两型集成电路的寿命预测平台设计方法,包括：步骤(1)、安装布置工控机；步骤(2)、安装布置数据采集控制板；步骤(3)、安装布置两型集成电路安装平台；步骤(4)、安装布置外设；步骤(5)、对设计好后的寿命预测平台进行联合调试；步骤(6)、寿命预测平台设计完成,按软件设定条件开始进入实验。与现有技术相比,本发明具有集成度高、可远程控制和监控,无需现场操作,提高了实验的灵活性和便利性,同时也节省了人力成本、数据集中管理和分析,提高了数据的利用效率和分析精度、故障保护和自动化控制,保障了实验设备和测试件的安全,减少了人为干预的需求,提高了实验的稳定性和可靠性。
{Subject}: 1.基于两型集成电路的寿命预测平台设计方法,其特征在于：包括以下步骤：步骤(1)、安装布置工控机：将配置好的数据采集卡插入工控机内,在工控机上接上USB线、PCI线；步骤(2)、安装布置数据采集控制板：连接转接板与PCI线,再将数据采集控制板的输出信号端子与转接板连接；步骤(3)、安装布置两型集成电路安装平台：将其与数据采集控制板的输入信号端子连接；步骤(4)、安装布置外设：将其与USB线连接；步骤(5)、对设计好后的寿命预测平台进行联合调试；步骤(6)、寿命预测平台设计完成,按软件设定条件开始进入实验。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种模拟集成电路的版图自动化重载方法
{Author}: 王少熙;李珂珂
{Author Address}: 710072 陕西省西安市碑林区友谊西路127号
{Subsidiary Author}: 西北工业大学
{Date}: 2024-10-01
{Notes}: CN118734782A
{Abstract}: 本申请的实施例涉及集成电路设计技术领域,特别涉及一种模拟集成电路的版图自动化重载方法,包括：扫描原始版图；从原始版图中提取有源器件和无源器件；基于技术工艺设计规则和原始版图中各矩形块之间的连接关系,生成若干个约束方程,并为每一对对称的晶体管建立约束方程,最终得到原始约束图；基于从原始版图中提取出的信息和原始约束图,将原始版图表示为符号化模板；以符号化模板,基于新的技术工艺设计规则更新原始约束图,得到核心图；基于核心图,结合线性规划和最短路径算法进行求解,在得到第一个可行解后,执行单个矩形最小化算法,确定所有矩形块的位置,生成目标版图。该方法缩短了集成电路的版图设计时间,降低了版图设计成本。
{Subject}: 1.一种模拟集成电路的版图自动化重载方法,其特征在于,包括：以CIF格式扫描原始版图,将所述原始版图按照角勾链数据结构进行存储；从所述原始版图中提取有源器件和无源器件；其中,所述有源器件包括晶体管和表示晶体管端口或外部端口之间的电气连接的网,所述无源器件包括电阻、电容和电感；基于技术工艺设计规则和所述原始版图中各矩形块之间的连接关系,生成若干个约束方程,并对各所述晶体管进行对称性检测,为每一对对称的晶体管建立约束方程,最终得到所述原始版图对应的原始约束图；基于从所述原始版图中提取出的信息和所述原始约束图,将所述原始版图表示为尺寸可调整的符号化模板；以所述符号化模板为基础创建目标版图,基于新的技术工艺设计规则更新所述原始约束图,以更新晶体管的尺寸和无源器件的尺寸,得到核心图；基于所述核心图,结合线性规划和基于图的最短路径算法进行求解,在得到第一个可行解后,执行单个矩形最小化算法,确定所有矩形块在目标版图中的位置,生成并输出目标版图的CIF文件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示屏及显示装置
{Author}: 吴鑫朝
{Author Address}: 523000 广东省东莞市塘厦镇凤宝路1号
{Subsidiary Author}: 广东瑞勤科技有限公司
{Date}: 2024-10-01
{Notes}: CN118736967A
{Abstract}: 本申请公开了一种显示屏及显示装置,其中显示屏包括显示基板,所述显示基板上设有像素显示层,所述显示基板的与所述像素显示层相反的一侧设有互连线路区,所述显示基板的一边缘向外超出所述像素显示层并形成第一边框部,所述第一边框部处设有若干导通过孔,所述导通过孔导通所述像素显示层和所述互连线路区。本申请可以省去反折区所占空间和预留的与机壳之间的间隙,进而有利于降低显示屏对应边框的宽度,提升显示屏的整体显示质感。
{Subject}: 1.一种显示屏,其特征在于,包括显示基板,所述显示基板上设有像素显示层,所述显示基板的与所述像素显示层相反的一侧设有互连线路区,所述显示基板的一边缘向外超出所述像素显示层并形成第一边框部,所述第一边框部处设有若干导通过孔,所述导通过孔导通所述像素显示层和所述互连线路区。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种适用于稳压集成电路的安全工作区保护电路
{Author}: 曹威;袁明雄;王博;张文浩辰;袁桂英
{Author Address}: 550018 贵州省贵阳市乌当区新添大道北段270号
{Subsidiary Author}: 中国振华集团永光电子有限公司(国营第八七三厂)
{Date}: 2024-10-01
{Notes}: CN118739218A
{Abstract}: 本发明提供了一种适用于稳压集成电路的安全工作区保护电路,包括依次连接的过流保护电路、达林顿复合管、电流电压采样电路和过压保护电路；所述过流保护电路还与电流电压采样电路和过压保护电路连接；所述达林顿复合管正端与输入电压VIN端连接,负端与基准电源VOUT2端连接；所述过流保护电路正端与输入电流I3端连接,负端与基准电源VOUT2端连接；所述电流电压采样电路的负端与基准电源VOUT端连接；本发明将过压保护电路和过流保护电路进行功能集成,并形成制约关系,既有过压和过流保护的功能,又能对安全工作区进行限制或安全功率进行限制；而且该电路结构简单,不仅节省了芯片面积,而且提高了集成度。
{Subject}: 1.一种适用于稳压集成电路的安全工作区保护电路,其特征在于：包括依次连接的过流保护电路、达林顿复合管、电流电压采样电路和过压保护电路；所述过流保护电路还与电流电压采样电路和过压保护电路连接；所述达林顿复合管正端与输入电压VIN端连接,负端与基准电源VOUT2端连接；所述过流保护电路正端与输入电流I3端连接,负端与基准电源VOUT2端连接；所述电流电压采样电路的负端与基准电源VOUT端连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子设备
{Author}: 卢少锋
{Author Address}: 523863 广东省东莞市长安镇维沃路1号
{Subsidiary Author}: 维沃移动通信有限公司
{Date}: 2024-10-01
{Notes}: CN118739491A
{Abstract}: 本申请公开了一种电子设备,属于节能技术领域。其中,电子设备包括：电池；保护集成电路,该保护集成电路与电池连接,该保护集成电路包括第一引脚；主板,该主板上设置有第一开关和第一控制器,该第一控制器用于在电池与主板之间的通路导通的情况下,控制第一开关的第一端和第二端在导通和断开间切换,以在第一引脚上产生第一信号；其中,上述第一引脚在第一开关的第一端与第二端断开时的电压,和在第一开关的第一端与第二端导通时的电压不同；上述保护集成电路,用于在电池与主板之间的通路导通、且在第一引脚上检测到第一信号的情况下,根据第一信号断开电池与主板之间的通路。
{Subject}: 1.一种电子设备,其特征在于,包括：电池；保护集成电路,所述保护集成电路与所述电池连接,所述保护集成电路包括第一引脚；主板,所述主板与所述电池连接,所述主板上设置有第一开关和第一控制器,所述第一开关的第一端与所述第一引脚连接,所述第一开关的第二端与所述第一控制器连接,所述第一控制器用于在所述电池与所述主板之间的通路导通的情况下,控制所述第一开关的第一端和第二端在导通和断开间切换,以在所述第一引脚上产生第一信号；其中,所述第一引脚在所述第一开关的第一端与第二端断开时的电压,和在所述第一开关的第一端与第二端导通时的电压不同；所述保护集成电路,用于在所述电池与所述主板之间的通路导通、且在所述第一引脚上检测到所述第一信号的情况下,根据所述第一信号断开所述电池与所述主板之间的通路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子设备及控制方法
{Author}: 卢少锋
{Author Address}: 523863 广东省东莞市长安镇维沃路1号
{Subsidiary Author}: 维沃移动通信有限公司
{Date}: 2024-10-01
{Notes}: CN118739492A
{Abstract}: 本申请公开了一种电子设备及控制方法,属于电池技术领域。其中,该电子设备包括：主板,该主板上设置有第一控制器、第一开关组和第一电源；电池,该电池的第一极与主板的第一端连接；第一集成电路,该第一集成电路包括第一引脚和第一开关管；其中,上述第一开关组的状态包括第一状态和第二状态,在第一状态下第一电源向第一引脚提供电压；在第二状态下第一引脚接地；上述第一控制器,用于在电池与主板之间的通路导通的情况下,控制第一开关组在第一状态和第二状态间切换,以在第一引脚产生第一电压信号；上述第一集成电路,用于根据第一电压信号控制第一开关管断开,以断开电池与主板之间的通路供电。
{Subject}: 1.一种电子设备,其特征在于,包括：主板,所述主板上设置有第一控制器、第一开关组和第一电源,所述第一开关组的第一端与所述第一控制器连接,所述第一开关组的第二端与所述第一电源连接,所述第一开关组的第三端接地；电池,所述电池的第一极与所述主板的第一端连接；第一集成电路,所述第一集成电路包括第一引脚和第一开关管,所述第一引脚与所述第一开关组的第四端连接,所述电池的第二极通过所述第一开关管与所述主板的第二端连接；其中,所述第一开关组的状态包括第一状态和第二状态,在所述第一状态下,所述第一开关组的第二端与所述第一开关组的第四端导通,以使得所述第一电源向所述第一引脚提供电压；在所述第二状态下所述第一开关组的第三端与所述第一开关组的第四端导通,以使得所述第一引脚接地；所述第一控制器,用于在所述电池与所述主板之间的通路导通的情况下,控制所述第一开关组在所述第一状态和所述第二状态间切换,以在所述第一引脚产生第一电压信号；所述第一集成电路,用于根据所述第一电压信号控制所述第一开关管断开,以断开所述电池与所述主板之间的通路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路引脚间电阻测量装置
{Author}: 刘尊建;何昕
{Author Address}: 233030 安徽省蚌埠市龙子湖区汤和路2016号
{Subsidiary Author}: 华东光电集成器件研究所
{Date}: 2024-09-27
{Notes}: CN118707146A
{Abstract}: 本发明涉及一种集成电路引脚间电阻测量装置,其特征在于由集成电路夹具J1、A组引脚选择开关组A1～An、B组引脚选择开关组B1～Bn、测量方向切换开关S1及电阻表M1构成。将集成电路放入夹具中并锁紧,根据测量需要,接通需要的引脚选择开关,使集成电路相应的引脚和测量方向切换开关接通,通过与测量方向切换开关相连的电阻表,即可实现对集成电路引脚间电阻的测量。改变测量方向切换开关的状态,可实现对引脚间电阻的反向测量。不需要手动用表笔接触集成电路引脚进行电阻测量,只需要操作相应的开关,即可完成对进行电路引脚间电阻的测量。使用本装置进行集成电路引脚间电阻的测量,不仅方便、高效,而且测量结果准确、可靠。
{Subject}: 1.一种集成电路引脚间电阻测量装置,其特征在于由插接集成电路的集成电路夹具、A组引脚选择开关组A1～An、B组引脚选择开关组B1～Bn、测量方向切换开关S1及电阻表M1构成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装印刷工艺
{Author}: 张生
{Author Address}: 215024 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2024-09-27
{Notes}: CN118699914A
{Abstract}: 本发明公开了一种集成电路封装印刷工艺,属于集成电路封装技术领域,其包括底板,所述底板上固定连接有第一支杆,所述第一支杆远离底板的一端固定连接有第一顶板,所述第一顶板上固定连接有电动推杆,所述电动推杆的输出端固定连接有伸缩杆,所述伸缩杆远离电动推杆的一端固定连接有隔板,所述隔板上固定连接有微型电机,所述微型电机的输出端固定连接有驱动转轴,所述驱动转轴远离微型电机的一端固定连接有磨盘。本发明中,通过微型电机带动驱动转轴转动,驱动转轴转动带动磨盘转动,磨盘转动对放置框上的集成电路芯片进行打磨,进而实现了对集成电路芯片打磨的目的,从而无需人工手动打磨,极大的节省了工作人员的体力。
{Subject}: 1.一种集成电路封装印刷工艺,其特征在于：所述印刷工艺采用的设备,包括底板(1),所述底板(1)上固定连接有第一支杆(2),所述第一支杆(2)远离底板(1)的一端固定连接有第一顶板(3),所述第一顶板(3)上固定连接有电动推杆(4),所述电动推杆(4)的输出端固定连接有伸缩杆(5),所述伸缩杆(5)远离电动推杆(4)的一端固定连接有隔板(6),所述隔板(6)上固定连接有微型电机(7),所述微型电机(7)的输出端固定连接有驱动转轴(8),所述驱动转轴(8)远离微型电机(7)的一端固定连接有磨盘(9)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种射频发射混频器及无线通信终端设备
{Author}: 俞天成;陈凡;尤西
{Author Address}: 264006 山东省烟台市中国(山东)自由贸易试验区烟台片区烟台开发区南昌大街6号5#厂房
{Subsidiary Author}: 烟台芯扬聚阵微电子有限公司
{Date}: 2024-09-27
{Notes}: CN118713603A
{Abstract}: 本发明公开了一种射频发射混频器及无线通信终端设备,应用于无线通信技术领域,为解决现有整机尺寸大、成本高的问题,提出该射频发射混频器包括双平衡差分射频电路、中频差分电路、反相器及功率合成器,通过双平衡差分射频电路对中频差分电路进行混频,将中频差分信号调制到本振差分信号上进行输出,双平衡差分射频电路的输出端输出是差分信号,通过在双平衡差分射频电路的第一输出端和第二输出端中的一端增设反相器,将一端输出信号的相位反相,反相后的输出信号相位与另一端的输出信号相位相同,采用功率合成器将另一端的输出信号与反相后的输出信号进行功率合成得到最终输出的射频信号；能够实现对单端输出,利于减少整机尺寸,降低产品成本。
{Subject}: 1.一种射频发射混频器,其特征在于,包括双平衡差分射频电路、中频差分电路、反相器及功率合成器,其中：所述双平衡差分射频电路的第一输入端和第二输入端均用于接收第一本振信号,所述双平衡差分射频电路的第三输入端用于接收第二本振信号,所述第一本振信号和所述第二本振信号构成本振差分信号,所述双平衡差分射频电路的第四输入端与所述中频差分电路的第一输出端连接,所述双平衡差分射频电路的第五输入端与所述中频差分电路的第二输出端连接,所述双平衡差分射频电路的第一输出端或第二输出端与所述反相器的输入端连接,所述反相器的输出端及所述双平衡差分射频电路的第二输出端和第一输出端中未接所述反相器的一端与所述功率合成器的输入端连接,所述功率合成器的输出端作为射频发射混频器的输出端；所述中频差分电路的第一输入端用于接收第一中频信号,所述中频差分电路的第二输入端用于接收第二中频信号,所述第一中频信号和所述第二中频信号构成中频差分信号；所述中频差分电路,用于对所述中频差分信号进行放大后输出；所述双平衡差分射频电路,用于对放大后的中频差分信号进行混频,将所述中频差分信号调制至所述本振信号上得到射频差分输出信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于两型集成电路的数据采集自动化测试方法
{Author}: 潘庆国;程诺;许晨煜
{Author Address}: 241000 安徽省芜湖市湾里机场
{Subsidiary Author}: 国营芜湖机械厂
{Date}: 2024-09-27
{Notes}: CN118707291A
{Abstract}: 本发明涉及数据采集测试技术领域,具体为基于两型集成电路的数据采集自动化测试方法,包括：完成实验环境搭建；设置程控电源输出电压、输出电流；发出PWM波信号经过隔离信号增强电路后分为8路；以19个周期为一个内循环,用N表示；测试系统向数据采集控制板发送信号切换继电器输出ID/IDSS-CTRL-XX高电平,PWM不输出,持续时间5S,此过程用D表示；一个内循环N加上一个漏电流测量D,称为一次主循环M,当M＝-1时,无限循环执行上述步骤,当M为为正整数时,循环执行上述步骤；重复上述步骤直至8个输出通道全部损坏。本发明具有自动化程度高、可定制性强、测试过程规范化、故障诊断和暂停功能、安全性和远程监控。
{Subject}: 1.基于两型集成电路的数据采集自动化测试方法,其特征在于：包括以下步骤：步骤1、首先完成实验环境搭建,将两型集成电路实验平台和环境模拟平台搭建完成,连接LCR测试仪、示波器、电路模块、检测各部分模块是否正常,并调试；步骤2、将寿命试验平台和环境模拟平台搭建完成,检查好所有线束连接均正确无误后,启动高低温试验箱,将箱内温度调整到目标环境温度；步骤3、在测试系统上设置程控电源输出电压、输出电流；步骤4、在测试系统上设定保障安全状态；步骤5、上位机发出PWM波信号经过隔离信号增强电路后分为8路,并分别连接到两型集成电路功率控制模块N1～N8引脚,使两型集成电路功率控制模块上OUT1～OUT8输出同步；步骤6、以19个周期为一个内循环,用N表示,测试系统实时采集两型集成电路特征参数并存储；步骤7、一个内循环N结束后,测试系统向数据采集控制板发送信号切换继电器输出ID/IDSS-CTRL-XX高电平,PWM不输出,持续时间5S,此过程用D表示,内部MOS管漏电流电压为输入端VCC与输出端OUT电压,通过差分采样电路采集两型集成电路模块VCC与OUT两端漏电流IDSS,并将实时数据存储到工控机内；步骤8、一个内循环N加上一个漏电流测量D,称为一次主循环M,当M＝-1时,无限循环执行步骤5、步骤6、步骤7,当M为为正整数时,循环执行步骤5、步骤6、步骤7；步骤9、一直重复上述步骤5、步骤6,步骤7、步骤8直至8个输出通道全部损坏；步骤10、全周期存储数据,全周期监测输出电压输出电流是否异常,若无异常,实验正常进行,直至循环M次自动停止或手动停止,实验结束,否则出现异常直接停止,结束实验。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 制造堆叠晶体管PUF器件的方法、PUF电路及集成电路器件
{Author}: 林建呈;詹伟闵;周群策;黄千辉;涂咏甯
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-09-27
{Notes}: CN118714841A
{Abstract}: 一种集成电路器件包括：第一和第二堆叠晶体管结构,包括位于半导体衬底中的相应第一、第二、第三和第四晶体管；第一和第二位线以及字线,位于半导体衬底的前侧或背侧之一上；以及电源线,位于前侧或背侧之另一者上。第一晶体管包括电连接到第一位线的源极/漏极(S/D)端子、电连接到第二晶体管的S/D端子的S/D端子、以及电连接到字线的栅极,第三晶体管包括电连接到第二位线的S/D端子、电连接到第四晶体管的S/D端子的S/D端子、以及电连接到字线的栅极,第二和第四晶体管包括电连接到电源线的S/D端子。本申请的实施例还提供了一种制造堆叠晶体管物理不可克隆功能器件的方法、物理不可克隆功能电路及集成电路器件。
{Subject}: 1.一种集成电路器件,包括：第一堆叠晶体管结构,包括位于半导体衬底中的第一晶体管和第二晶体管；第二堆叠晶体管结构,包括位于所述半导体衬底中的第三晶体管和第四晶体管；第一和第二位线以及字线,位于所述半导体衬底的前侧或背侧之一上；以及第一电源线,位于所述半导体衬底的前侧或背侧至另一者上,其中,所述第一晶体管包括电连接到所述第一位线的第一源极/漏极端子、电连接到所述第二晶体管的第一源极/漏极端子的第二源极/漏极端子、以及电连接到所述字线的栅极,所述第三晶体管包括电连接到所述第二位线的第一源极/漏极端子、电连接到所述第四晶体管的第一源极/漏极端子的第二源极/漏极端子、以及电连接到所述字线的栅极,并且所述第二晶体管和所述第四晶体管中的每一个包括电连接到所述第一电源线的第二源极/漏极端子。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: E/D集成的GaAs HEMT器件及其制造方法、电路和电子设备
{Author}: 王飞腾;刘栋
{Author Address}: 230000 安徽省合肥市新站区东方大道1888号合肥综合保税区内
{Subsidiary Author}: 合肥欧益睿芯科技有限公司
{Date}: 2024-09-27
{Notes}: CN118398494B
{Abstract}: 本发明涉及半导体器件技术领域,为解决目前E/D集成工艺大多比较复杂,而且所制成的产品存在缝隙,产品质量有待进一步改进的技术问题,提出一种E/D集成的GaAs HEMT器件及其制造方法、电路和电子设备,所述方法包括以下步骤：在GaAs衬底上生长外延层,形成GaAs外延片；对耗尽型栅极区、源漏极区和隔离区的P型帽层进行刻蚀,停止在第一停止层,并进行介质层的沉积；对耗尽型栅极区和源漏极区的第一停止层进行刻蚀,停止在第一势垒层,并在耗尽型栅极区和源漏极区沉积N型帽层；在隔离区注入隔离用离子；对耗尽型栅极区的N型帽层和第一势垒层进行刻蚀,停止在第二停止层,形成耗尽型栅极槽；形成源极金属和漏极金属；形成增强型栅极金属和耗尽型栅极金属。
{Subject}: 1. 一种E/D集成的GaAs HEMT器件的制造方法,其特征在于,包括以下步骤：S1,在GaAs衬底上生长外延层,形成GaAs外延片,其中,所述外延层为多层结构,自上至下的四层分别为P型帽层、第一停止层、第一势垒层和第二停止层,所述GaAs外延片分为增强型栅极区、耗尽型栅极区、源漏极区和隔离区,其中,第一停止层和第二停止层采用GaInP,隔离区位于增强型GaAs HEMT器件与耗尽型GaAs HEMT器件之间；S2,对所述耗尽型栅极区、所述源漏极区和所述隔离区的P型帽层进行刻蚀,停止在第一停止层,并进行介质层的沉积,在所述增强型栅极区形成P型凸起,和形成覆盖所述P型凸起的顶面及侧壁的介质层,在所述隔离区形成介质层；S3,对所述耗尽型栅极区和所述源漏极区的第一停止层进行刻蚀,停止在第一势垒层,并在所述耗尽型栅极区和所述源漏极区沉积N型帽层；S4,在所述隔离区注入隔离用离子,其中,所述隔离用离子为硼离子；S5,对所述耗尽型栅极区的N型帽层和第一势垒层进行刻蚀,停止在第二停止层,形成耗尽型栅极槽；S6,分别在所述源漏极区的相应位置处形成源极金属和漏极金属；S7,分别在所述增强型栅极区和所述耗尽型栅极区形成增强型栅极金属和耗尽型栅极金属。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体结构及其形成方法
{Author}: 刘醇鸿;苏安治;王敏哲
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-09-27
{Notes}: CN118712075A
{Abstract}: 实施例是一种形成半导体结构的方法,包括在第一衬底上方形成第一介电层,第一介电层中具有第一金属化图案。该方法还包括在第一介电层和第一金属化图案上方形成第二介电层。该方法还包括在第二介电层上方形成牺牲焊盘并且牺牲焊盘延伸至第二介电层中,牺牲焊盘电耦接至第一金属化图案中的第一导电部件。该方法还包括在牺牲焊盘上执行电路探针测试。该方法还包括在执行电路探针测试之后,执行蚀刻工艺,蚀刻工艺去除牺牲焊盘。本发明的实施例还提供了半导体结构。
{Subject}: 1.一种形成半导体结构的方法,包括：在第一衬底上方形成第一介电层,所述第一介电层中具有第一金属化图案；在所述第一介电层和所述第一金属化图案上方形成第二介电层；在所述第二介电层上方形成牺牲焊盘,并且所述牺牲焊盘延伸至所述第二介电层中,所述牺牲焊盘电耦接至所述第一金属化图案中的第一导电部件；在所述牺牲焊盘上执行电路探针测试；以及在执行所述电路探针测试之后,执行蚀刻工艺,所述蚀刻工艺去除所述牺牲焊盘。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 封装件及其形成方法
{Author}: 张宏宾;谢正贤;许立翰;吴伟诚;叶德强
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-09-27
{Notes}: CN118712144A
{Abstract}: 在实施例中,封装件包括集成电路管芯和中介层,集成电路管芯包括第一绝缘接合层和第一半导体衬底,中介层包括第二绝缘接合层和第二半导体衬底。第二绝缘接合层利用电介质对电介质接合直接接合至第一绝缘接合层。该封装件还包括位于中介层上方并且围绕集成电路管芯的密封剂。密封剂还沿着垂直于第一半导体衬底的主表面的线设置在第一绝缘接合层和第二绝缘接合层之间。本公开的实施例还涉及形成封装件的方法。
{Subject}: 1.一种封装件,包括：集成电路管芯,包括第一绝缘接合层和第一半导体衬底；中介层,包括第二绝缘接合层和第二半导体衬底,其中,所述第二绝缘接合层利用电介质对电介质接合直接接合至所述第一绝缘接合层；以及密封剂,位于所述中介层上方并且围绕所述集成电路管芯,其中,所述密封剂还沿着垂直于所述第一半导体衬底的主表面的线设置在所述第一绝缘接合层和所述第二绝缘接合层之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其形成方法
{Author}: 陈宪伟;郑心圃
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-09-27
{Notes}: CN118712156A
{Abstract}: 各种实施例包括管芯结构和形成管芯结构的方法。在实施例中,半导体器件包括：下部衬底；上部集成电路管芯,以电介质对电介质接合并且以金属对金属接合而接合到所述下部衬底,所述上部集成电路管芯包括半导体材料；缓冲层,位于所述上部集成电路管芯周围,所述缓冲层包括应力降低化合物,所述应力降低化合物的热膨胀系数大于所述半导体材料的热膨胀系数；以及密封剂,位于所述缓冲层和所述上部集成电路管芯周围,所述密封剂包括模塑料,所述模塑料的热膨胀系数大于所述应力降低化合物的所述热膨胀系数。本申请的实施例还提供了形成半导体器件的方法。
{Subject}: 1.一种半导体器件,包括：下部衬底；上部集成电路管芯,以电介质对电介质接合并且以金属对金属接合而接合到所述下部衬底,所述上部集成电路管芯包括半导体材料；缓冲层,位于所述上部集成电路管芯周围,所述缓冲层包括应力降低化合物,所述应力降低化合物的热膨胀系数大于所述半导体材料的热膨胀系数；以及密封剂,位于所述缓冲层和所述上部集成电路管芯周围,所述密封剂包括模塑料,所述模塑料的热膨胀系数大于所述应力降低化合物的所述热膨胀系数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 固件升级系统、方法、服务器设备、程序产品及存储介质
{Author}: 姜微微
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-09-27
{Notes}: CN118409775B
{Abstract}: 本发明提供一种固件升级系统、方法、服务器设备、程序产品及存储介质,涉及通用基板领域,应用于服务器,系统包括：基板管理控制器、通用基板,通用基板上设置有固件升级模块和重定时器,重定时器设置有对应的固件存储器,基板管理控制器通过固件升级模块与固件存储器连接；基板管理控制器,用于在服务器处于关机状态时,通过固件升级模块将重定时器固件升级至固件存储器；重定时器,用于在服务器进入开机状态时,从固件存储器中获取升级后的重定时器固件；可基于通用基板中与基板管理控制器和固件存储器连接的固件升级模块实现对重定时器固件的带外升级,从而可提升重定时器固件的升级效率。
{Subject}: 1.一种固件升级系统,其特征在于,应用于服务器,所述系统包括：基板管理控制器、通用基板,所述通用基板上设置有固件升级模块和重定时器,所述重定时器设置有对应的固件存储器,所述基板管理控制器通过所述固件升级模块与所述固件存储器连接；所述固件升级模块通过第二集成电路总线与所述固件存储器连接,所述重定时器通过第三集成电路总线与所述固件存储器连接,所述第二集成电路总线和所述第三集成电路总线为相同类型的集成电路总线；所述基板管理控制器,用于在所述服务器处于关机状态时,通过所述固件升级模块将重定时器固件升级至所述固件存储器；所述固件升级模块,用于以总线主机身份将所述基板管理控制器下发的重定时器固件写入所述固件存储器；在检测到所述服务器进入开机状态时,对所述第二集成电路总线进行开路处理；所述重定时器,用于在所述服务器进入开机状态时,以总线主机身份从所述固件存储器中获取升级后的重定时器固件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 硬盘点灯方法、装置、计算机设备和存储介质
{Author}: 卢丽容;张海成
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-09-27
{Notes}: CN118708447A
{Abstract}: 本申请涉及一种硬盘点灯方法、装置、多节点服务器、计算机设备和存储介质。所述方法包括：从当前基板管理控制器对应的节点设置模块获取目标节点编号标识；而后,根据目标节点标识和配置文件中确定目标映射关系；配置文件用于存储所有硬盘的第一映射关系和第二映射关系；接着,监测是否接收到硬盘点灯指令；硬盘点灯指令用于指示对待点灯硬盘进行点灯操作；待点灯硬盘为等待点灯的目标硬盘；最后,若接收到硬盘点灯指令,根据硬盘点灯指令和目标映射关系对待点灯硬盘进行点灯操作。采用本方法能够提高点灯效率和降低点灯异常故障率。
{Subject}: 1.一种硬盘点灯方法,所述方法应用于当前基板管理控制器,所述多节点服务器包括第一预设数量的所述硬盘点灯控制设备；所述硬盘点灯控制设备包括所述基板管理控制器、电可擦编程只读存储器和节点设置模块；所述基板管理控制器电连接所述电可擦编程只读存储器和所述节点设置模块；所述基板管理控制器用于通过各集成电路总线电连接对应背板上第二预设数量的硬盘；所述当前基板管理控制器为当前时刻执行所述方法的所述基板管理控制器；所述方法包括：从当前所述基板管理控制器对应的所述节点设置模块获取目标节点编号标识；其中,所述目标节点编号标识为当前所述基板管理控制器的所属节点编号标识；根据所述目标节点标识和配置文件中确定目标映射关系；所述配置文件用于存储所有所述硬盘的第一映射关系和第二映射关系；所述第一映射关系用于表征所述硬盘的盘符与对应的所述基板管理控制器的所属节点编号之间的映射关系；所述第二映射关系用于表征所述硬盘的盘符与对应的所述集成电路总线的集成电路总线信号编号之间的映射关系；所述目标映射关系包括各目标硬盘的所述第一映射关系和所述第二映射关系；所述目标硬盘为当前所述基板管理控制器所连接的所述硬盘；监测是否接收到硬盘点灯指令；所述硬盘点灯指令用于指示对待点灯硬盘进行点灯操作；所述待点灯硬盘为等待点灯的所述目标硬盘；若接收到所述硬盘点灯指令,根据所述硬盘点灯指令和所述目标映射关系对所述待点灯硬盘进行点灯操作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装溢胶清除设备及方法
{Author}: 乔金彪;侯庆河
{Author Address}: 224000 江苏省盐城市高新区智能终端产业园一期3号厂房(华锐路西第一沟南)(D)
{Subsidiary Author}: 江苏盐芯微电子有限公司
{Date}: 2024-09-24
{Notes}: CN118681865A
{Abstract}: 本发明提供一种集成电路封装溢胶清除设备及方法,涉及集成电路封装技术领域。该集成电路封装溢胶清除设备,包括工作台,所述工作台的上表面固定连接有固定立柱,所述固定立柱的顶部固定连接有安装壳体,所述安装壳体的外表面设置有两组夹紧组件,所述安装壳体的内部转动连接有旋转凸块。启动第二驱动气缸带着吸附罩体下降,使得吸附罩体靠近集成电路,启动负压泵,使得溢出的胶水通过吸附罩体进入到第二连接管中,最后吸到回收箱体中,同时启动第一驱动气缸带着吸附罩体水平移动进行吸附,采用负压吸附的方式,有效的保护了集成电路不易被刮伤,且表面不会出现大量多余的平铺胶水。
{Subject}: 1.一种集成电路封装溢胶清除设备,包括工作台(1),其特征在于：所述工作台(1)的上表面固定连接有固定立柱(2),所述固定立柱(2)的顶部固定连接有安装壳体(6),所述安装壳体(6)的外表面设置有两组夹紧组件,所述安装壳体(6)的内部转动连接有旋转凸块(3),所述旋转凸块(3)的顶部固定连接有转动圆盘(4),所述转动圆盘(4)的上表面开设有多个放置槽(5),所述安装壳体(6)的内部设置有驱动转动圆盘(4)旋转的动力组件,所述工作台(1)的上表面固定连接有安装架(10),所述安装架(10)的顶部通过推动组件连接有移动块(12),所述移动块(12)的底部固定连接有第一安装盘,所述第一安装盘的下表面固定连接有第二驱动气缸(13),所述第二驱动气缸(13)的活塞端固定连接有第二安装盘,所述第二安装盘的下表面固定连接有连接短管(14),所述连接短管(14)的下表面螺纹连接有吸附罩体(15),所述工作台(1)的上表面设置有与连接短管(14)连接的吸附组件,所述工作台(1)的上表面安装有与吸附组件连接的冲洗组件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 飞机起落架测试机轮力传感器及信息采集系统与解耦方法
{Author}: 冯李航;袁鑫;徐菲璠;郭子旭;王东;史建涛
{Author Address}: 211816 江苏省南京市浦口区浦珠南路30号
{Subsidiary Author}: 南京工业大学
{Date}: 2024-09-24
{Notes}: CN118683748A
{Abstract}: 本发明公开了飞机起落架测试机轮力传感器及信息采集系统与解耦方法,本装置中机轮力传感器包括机轮轴,套设于机轮轴上的轴套,套设在所述轴套上的力传感器弹性体,对称设置在所述力传感器弹性体两侧、且与力传感器弹性体连接的左侧轮毂和右侧轮毂,以及用于将左侧轮毂和右侧轮毂固定的固定部；所述力传感器弹性体包括套设于所述轴套上的内环,均匀设于所述内环周向上的8根弹性应变梁,用于连接所述弹性应变梁的外环,以及粘贴在所述弹性体弹性梁上的应变片组桥模块；本装置将机轮传感器集成在机轮内部通过实时测量作用在轮胎上的力和力矩,提供了真实工作场景下飞机轮胎承受载荷和冲击的实时数据,为轮胎性能评测提供手段。
{Subject}: 1.飞机起落架测试机轮力传感器,其特征是,包括：所述机轮力传感器包括机轮轴,套设于所述机轮轴上的轴套,套设在所述轴套上的力传感器弹性体,对称设置在所述力传感器弹性体两侧、且与所述力传感器弹性体连接的左侧轮毂和右侧轮毂,以及用于将左侧轮毂和右侧轮毂固定的固定部；所述力传感器弹性体包括套设于所述轴套上的内环,均匀设于所述内环周向上的8根弹性应变梁,用于连接所述弹性应变梁的外环,以及粘贴在所述弹性体弹性梁上的应变片组桥模块,所述左侧轮毂和右侧轮毂结构相同均为分体式结构,包括一轴承座和一轮毂；所述轴承座一侧设有一外齿环,所述内环内壁设有一齿圈,所述轴承座通过外齿环与齿圈啮合实现轴承座与内环连接,所述外齿环内壁与轴套外壁抵接；所述外环轴向上设有至少三个螺栓孔,以及设于所述轮毂内壁的支撑座,通过使用螺栓穿过螺栓孔并与外环上的螺栓孔完成对轮毂的固定；所述固定部包括位于所述轴承座内、且套设在所述轴套上的轴承,与所述轴承抵接、的轴承垫片,与所述轴承垫片连接的轴承端盖,套设于所述机轮轴上的螺母垫片,以及用于将轴承端盖固定在机轮轴上的槽形螺母；工作时,轮毂通过螺栓连接将力传递给力传感器弹性体中的外环,外环通过应变梁将力传递到力传感器弹性体中的内环；在其传递过程中使力传感器弹性体形变,完成测量工作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 服务器内存测试启动方法、装置、计算机设备及存储介质
{Author}: 曹胜;马杰伟;何杰
{Author Address}: 518000 广东省深圳市南山区粤海街道海珠社区后海滨路3288号泰伦广场联想后海中心B2002
{Subsidiary Author}: 深圳忆芯信息技术有限公司
{Date}: 2024-09-24
{Notes}: CN118689721A
{Abstract}: 本申请实施例公开了一种服务器内存测试启动方法、装置、计算机设备及存储介质,方法包括获取数据传输接口与金手指以及测试飞针的连接状态信息；判断连接状态信息是否与预存的检测参照信息相匹配,得到连接判断结果；若连接判断结果为匹配,对测试总线进行12V供电以启动电源管理集成电路；对金手指以及测试飞针进行阻值测试并获取电源管理集成电路输出的各路待测电压的电压值；通过串行通信总线接口对服务器内的传感器芯片进行温度监控并生成温度评估信息。本申请实施例的方法提供了全面自动化且精确的服务器内存测试启动方法,提高了服务器启动的稳定性和可靠性。
{Subject}: 1.一种服务器内存测试启动方法,应用于服务器内存测试系统的测试主板中,所述服务器内存测试系统还包括电源管理集成电路、金手指以及测试飞针,所述测试主板分别与所述金手指的一端以及所述测试飞针的一端连接,所述金手指的另一端以及所述测试飞针的另一端连接待测试服务器的数据传输接口,所述测试主板内设置测试总线,所述测试总线通过串行通信总线接口与所述电源管理集成电路连接,其特征在于,所述方法包括：获取所述数据传输接口与所述金手指以及所述测试飞针的连接状态信息；判断所述连接状态信息是否与预存的检测参照信息相匹配,得到连接判断结果；若所述连接判断结果为匹配,对所述测试总线进行12V供电以启动所述电源管理集成电路；对所述金手指以及所述测试飞针进行阻值测试并获取所述电源管理集成电路输出的各路待测电压的电压值；通过所述串行通信总线接口读取所述电源管理集成电路的寄存器信息值,并将所述寄存器相关信息与预设的寄存器标准值信息进行比较以得到寄存器评估信息；通过所述串行通信总线接口对所述服务器内的传感器芯片进行温度监控并生成温度评估信息；若各路待测电压的电压值未超过预设的电压安全值并且所述温度评估信息内的检测温度值未超过预设的温度门阀值,同时所述寄存器评估信息内的寄存器评估参数符合预设的校验参数,驱动所述测试总线通过通用异步收发串口与所述服务器内的主控芯片进行通信连接以激活所述服务器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 时钟树显示方法、装置、电子设备及存储介质
{Author}: 黄金晶;赵琪;王磊
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区沙河西路1801号国实大厦16C
{Subsidiary Author}: 深圳鸿芯微纳技术有限公司
{Date}: 2024-09-24
{Notes}: CN118690716A
{Abstract}: 本申请提供一种时钟树显示方法、装置、电子设备及存储介质,涉及芯片设计技术领域。该方法包括：获取目标电路中各个器件的物理位置信息和各个器件的时延信息；根据各个器件的物理位置信息和时延信息,确定各个器件的三维坐标；根据各个器件的三维坐标,生成并显示目标电路的三维时钟树。本申请可以直观、详细的展示芯片时钟树的详细信息。
{Subject}: 1.一种时钟树显示方法,其特征在于,所述方法包括：获取目标电路中各个器件的物理位置信息和所述各个器件的时延信息；根据所述各个器件的物理位置信息和时延信息,确定所述各个器件的三维坐标；根据所述各个器件的三维坐标,生成并显示所述目标电路的三维时钟树。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 硅通孔的集成方法
{Author}: 刘丙永;黄景丰;陈曦;杨继业
{Author Address}: 214028 江苏省无锡市新吴区新洲路30号
{Subsidiary Author}: 华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司
{Date}: 2024-09-24
{Notes}: CN118692983A
{Abstract}: 本发明提供一种硅通孔的集成方法,提供衬底,在衬底上形成有集成电路器件,形成覆盖集成电路器件单的层间介质层,利用光刻、刻蚀的方法在层间介质层上形成与集成电路器件相连通的接触孔,利用淀积、研磨的方法形成填充接触孔的牺牲层；利用光刻、刻蚀的方法在层间介质层及其下方的衬底上形成硅通孔,形成填充硅通孔的电介质层和第一金属层；去除牺牲层,形成填充接触孔且与第一金属层形成电接触的第二金属层。本发明在器件的接触孔制作完成的同时与硅通孔连接,最终将硅通孔与器件集成在一起,节省了接触孔的制作成本,从而降低了硅通孔与器件集成制造成本。
{Subject}: 1.一种硅通孔的集成方法,其特征在于,至少包括：步骤一、提供衬底,在所述衬底上形成有集成电路器件,形成覆盖所述集成电路器件单的层间介质层,利用光刻、刻蚀的方法在所述层间介质层上形成与所述集成电路器件相连通的接触孔,利用淀积、研磨的方法形成填充所述接触孔的牺牲层；步骤二、利用光刻、刻蚀的方法在所述层间介质层及其下方的所述衬底上形成硅通孔,形成填充所述硅通孔的电介质层和第一金属层；步骤三、去除所述牺牲层,形成填充所述接触孔且与所述第一金属层形成电接触的第二金属层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种上电复位电路
{Author}: 李才祥
{Author Address}: 519070 广东省珠海市横琴新区汇通三路108号办公608
{Subsidiary Author}: 珠海格力电器股份有限公司;珠海零边界集成电路有限公司
{Date}: 2024-09-24
{Notes}: CN118694350A
{Abstract}: 本发明实施例提供了一种上电复位电路,包括：基准电流生成模块、基准启动检测模块、电容充电延迟模块、复位信号输出模块；基准电流生成模块用于生成基准电流,将基准电流传输至电容充电延迟模块,并输出低电平信号至基准启动检测模块；基准启动检测模块用于根据低电平信号确定基准电流生成模块是否启动,当检测到基准电流生成模块启动时生成低电平信号并将低电平信号传输至电容充电延迟模块；电容充电延迟模块用于根据低电平信号启动对电容进行充电,当电容充电完成后输出充电电压值至复位信号输出模块；复位信号输出模块用于检测充电电压值,当充电电压值小于翻转电压阈值时,输出上电复位信号。
{Subject}: 1.一种上电复位电路,其特征在于,包括：基准电流生成模块、基准启动检测模块、电容充电延迟模块、复位信号输出模块；所述基准电流生成模块用于生成基准电流,将所述基准电流传输至所述电容充电延迟模块,并输出低电平信号至所述基准启动检测模块；所述基准启动检测模块用于根据所述低电平信号确定所述基准电流生成模块是否启动,当检测到所述基准电流生成模块启动时生成低电平信号并将所述低电平信号传输至所述电容充电延迟模块；所述电容充电延迟模块用于根据所述低电平信号启动对电容进行充电,当所述电容充电完成后输出充电电压值至所述复位信号输出模块；所述复位信号输出模块用于检测所述充电电压值,当所述充电电压值小于翻转电压阈值时,输出上电复位信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种dam胶集成电路点胶方法
{Author}: 张生
{Author Address}: 215024 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2024-09-20
{Notes}: CN118663500A
{Abstract}: 本发明公开了一种dam胶集成电路点胶方法,属于集成电路点胶技术领域,其包括放置板,所述放置板上设有第一安装槽,所述放置板上设有第二安装槽,所述放置板的一侧设有安装板,所述安装板上固定连接有移动电机,所述移动电机的输出端固定连接有第一锥齿轮,所述第一锥齿轮啮合连接有第二锥齿轮,本发明通过启动移动电机可以带动第一螺纹杆旋转,同时通过第一皮带轮、传动皮带、第二皮带轮可以带动第二螺纹杆与第一螺纹杆同时同向旋转,从而带动支架在第一安装槽与第二安装槽内滑动,调节点胶器的位置,并且通过启动第二电机可以带动点胶器上下移动调节高度,根据需要点胶的不同尺寸的电路板进行调节,提高了本装置的实用性。
{Subject}: 1.一种dam胶集成电路点胶方法,其特征在于：所述点胶方法采用的设备,包括放置板(1),所述放置板(1)上设有第一安装槽(2),所述放置板(1)上设有第二安装槽(3),所述放置板(1)的一侧设有安装板(4),所述安装板(4)上固定连接有移动电机(5),所述移动电机(5)的输出端固定连接有第一锥齿轮(6),所述第一锥齿轮(6)啮合连接有第二锥齿轮(7),所述第二锥齿轮(7)上固定连接有第一螺纹杆(8),所述第一螺纹杆(8)上螺纹连接有支架(9),所述第一螺纹杆(8)上固定连接有第一皮带轮(10),所述第一皮带轮(10)上设有传动皮带(11),所述传动皮带(11)的一端设有第二皮带轮(12),所述第二皮带轮(12)上固定连接有第二螺纹杆(13)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路微型金属块焊接工艺方法
{Author}: 周猛
{Author Address}: 215024 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2024-09-20
{Notes}: CN118664005A
{Abstract}: 本发明公开了集成电路微型金属块焊接技术领域的集成电路微型金属块焊接工艺方法,包括如下步骤：S1、金属块生长；S2、锡球形成；S3、金属块切割；S4、金属块翻转焊接；S5、回流焊接连接；S6、载片清除与焊接固定。本发明将传统的锡球焊接工艺改进为金属块焊接工艺,有效地克服了锡球焊接的缺点,金属块焊接工艺具有更高的宽高比,可以实现0.5到3的宽高比,这一改进显著提升了焊接点的灵活性和适应性,使其能够适应更小尺寸和更高密度的集成电路设计,金属块焊接限于单一的锡材料,可以使用各种纯金属或金属合金,这为提高焊接点的导电性和导热性提供了更多可能性,可以选择具有更高熔点和更好电导性的金属合金,以适应高性能集成电路的焊接需求。
{Subject}: 1.集成电路微型金属块焊接工艺方法,其特征在于：包括如下步骤：S1、金属块生长：使用物理方式或化学方式在基板上通过电镀方式生长出金属块,或通过其他方式将金属块长到其他材质的载片上；S2、锡球形成：在金属块顶部进行焊料印刷,使用精细的印刷技术将焊料精确地涂覆在每个金属块的预定位置,随后通过回流焊技术,将焊料加热至熔点以上,使焊料熔化并均匀覆盖在金属块顶部,形成锡球；S3、金属块切割：利用高精度的切割技术,沿着设计好的切割路径,将相同设计单元的金属块切割开,形成独立的金属块单元,切割过程中需严格控制切割深度和精度,以避免损伤金属块或基板；S4、金属块翻转焊接：使用覆晶焊接设备,将金属块单元翻转180°并焊接到基材基板上,使得每个金属块对应于基材基板的焊盘上；S5、回流焊接连接：进行回流焊接过程,在此过程中,锡球在高温下融化,金属块与基材基板焊盘在熔融的锡球作用下实现物理连接；S6、载片清除与焊接固定：通过特殊设备清除金属块单元的基板或载片,使金属块焊接在基材基板焊盘上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 功耗的获取方法、计算设备及计算机存储介质
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 200000 上海市静安区万荣路700号39幢
{Subsidiary Author}: 上海行昕科技有限公司
{Date}: 2024-09-20
{Notes}: CN118673850A
{Abstract}: 本申请公开了一种功耗的获取方法、计算设备及计算机存储介质,包括：获取待测元器件单元的目标单元特征数据、目标输入延迟和目标输出负载；根据待测元器件单元的目标单元特征数据、目标输入延迟和目标输出负载以及目标功耗预测模型,获得预测的待测元器件单元对应的单元内部功耗。如此,提升了集成电路的内部功耗计算的效率,实现了高效、精确的内部功耗获取。
{Subject}: 1.一种功耗的获取方法,其特征在于,所述方法包括：获取待测元器件单元的目标单元特征数据、目标输入延迟和目标输出负载；根据所述目标单元特征数据、所述目标输入延迟和所述目标输出负载以及目标功耗预测模型,获得预测的所述待测元器件单元对应的单元内部功耗。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种显示面板及显示装置
{Author}: 刘佳
{Author Address}: 201201 上海市浦东新区凌空北路3809号1幢1-4层、3幢、4幢、5幢、7幢、9幢及11幢
{Subsidiary Author}: 武汉天马微电子有限公司上海分公司;武汉天马微电子有限公司
{Date}: 2024-09-20
{Notes}: CN118675468A
{Abstract}: 本申请实施例提供的一种显示面板及显示装置,显示面板包括多个子像素,子像素包括发光器件的第一极与第一电源电压信号端电连接；发光监测模块位于发光器件的至少一侧,发光监测模块用于监测发光器件的发光亮度并输出发光监测信息；第一控制模块的输出端与发光器件的第二极电连接,第一控制模块的输入端与第二电源电压信号端电连接；第一控制模块与发光监测模块电连接且接收发光监测模块输出的发光监测信息,第一控制模块用于根据接收到的发光监测信息确定输出至发光器件的第二电源电压的大小。本申请设置发光监测模块用于监测发光器件的发光亮度,有利于对发光器件的出光情况进行实时监测,及时地对发光器件的发光亮度进行修正。
{Subject}: 1.一种显示面板,其特征在于,包括多个子像素,至少部分所述子像素包括：发光器件,所述发光器件的第一极与第一电源电压信号端电连接；发光监测模块,所述发光监测模块位于所述发光器件的至少一侧,所述发光监测模块用于监测所述发光器件的发光亮度并输出发光监测信息；第一控制模块,所述第一控制模块的输出端与所述发光器件的第二极电连接,所述第一控制模块的输入端与第二电源电压信号端电连接；其中,所述第一控制模块与所述发光监测模块电连接且接收所述发光监测模块输出的所述发光监测信息,所述第一控制模块用于根据接收到的所述发光监测信息确定输出至所述发光器件的第二电源电压的大小。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 新型集成电路封装产品
{Author}: 张生
{Author Address}: 215024 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2024-09-20
{Notes}: CN118676008A
{Abstract}: 本发明公开了集成电路封装技术领域的新型集成电路封装产品,所述封装产品的生产包括如下步骤：S1、装板；S2、印刷；S3、放置铜柱S4、检查；S5、取件；S6、贴装引脚；S7、检查；S8、翻转芯片/元件键合；S9、自动光学检测；S10、回流焊。本发明通过采用铜柱代替传统的锡球,铜柱具有更高的长宽比,为其他被动元器件的贴装提供了更佳的纵向空间,允许设计更小的pitch,从而实现更多的I/O端口设计,铜柱的导电性和散热效果优于锡,这不仅提升了产品的性能,还有助于降低成本,本发明无需改变现有的DSM(直接表面贴装)封装结构,仅通过材料替换即可实现,保持了封装产品的高可靠性,可以应用在2.5D/3D封装技术中,提升生产效率,降低生产成本。
{Subject}: 1.新型集成电路封装产品,其特征在于：所述封装产品的生产包括如下步骤：S1、装板：将PCB板底面朝下放置到生产线的设备上,为了确保PCB板的底面与后续的焊接操作相匹配,并且便于自动化设备进行后续操作；S2、印刷：在基板上均匀地印刷焊膏,焊膏作为一种粘合剂,可以在焊接过程中将电子元件固定在PCB上；S3、放置铜柱：将铜柱放置到专门的引脚支架上；S4、检查：对放置的铜柱进行检查,确保位置准确无误；S5、取件：通过自动化设备拾取需要安装到基板上的元件,通过自动化设备根据预设的程序,精确地拾取元件；S6、贴装引脚：将铜柱被精确地放置到基板的相应位置上,通过高精度的自动化设备来完成,确保铜柱与PCB上的焊盘对齐；S7、检查：完成铜柱贴装后,对元件进行质量检查,以确保所有元件都正确安装；S8、翻转芯片/元件键合：通过表面贴装技术将翻转芯片或其它表面贴装元件精确地键合到PCB板上；S9、自动光学检测：使用自动光学检测系统对表面贴装过程中键合的翻转芯片或元件进行检查,以确保焊接质量和位置的准确性,通过AOI系统可以自动检测出焊接缺陷,提高生产效率和产品质量；S10、回流焊：通过回流焊接过程固化焊膏,通过高温使焊膏熔化并固化,从而完成电子元件与PCB的永久连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装结构及降低散热焊盘焊接空洞的实现方法
{Author}: 赵越;刘顺生
{Author Address}: 518000 广东省深圳市宝安区福永街道和平和景工业区4幢
{Subsidiary Author}: 深圳市秀武电子有限公司
{Date}: 2024-09-20
{Notes}: CN118395940B
{Abstract}: 本发明具体涉及一种集成电路封装结构及降低散热焊盘焊接空洞的实现方法,其包括位于上部的集成电路本体,集成电路本体下部为下凸起散热焊盘,下凸起散热焊盘下部为钎料,钎料下部为电路板焊盘,下凸起散热焊盘与钎料的接触面是弧形面,弧形面曲率半径由钎料流动的表面张力系数与钎料流动时接触角计算获得。本申请的技术方案通过精心设计的集成电路封装结构及优化的焊接方法,利用精确计算的弧形接触面曲率设计,优化毛细作用力引导钎料流动,优先填充小间隙并有效排出气体,显著降低了焊接空洞的产生,空洞率控制在极低水平。
{Subject}: 1.集成电路封装结构,其特征在于,包括位于上部的集成电路本体,集成电路本体下部为下凸起散热焊盘,下凸起散热焊盘下部为钎料,钎料下部为电路板焊盘,下凸起散热焊盘与钎料的接触面是弧形面,弧形面曲率半径由钎料流动的表面张力系数与钎料流动时接触角计算获得,具体的：构建钎料流动的表面张力与曲率关系方程,描述曲面钎料液体的表面张力与曲率之间的关系：；其中,γ 是钎料流动的表面张力系数,θ 是钎料流动的接触角,R 是下凸起散热焊盘与钎料的接触面曲率半径；根据钎料流动的表面张力与曲率关系方程,反推出下凸起散热焊盘与钎料的接触面曲率半径R：；确定钎料流动的接触角θ,钎料流动的表面张力系数γ,计算得到下凸起散热焊盘与钎料的接触面曲率半径R,将得到的下凸起散热焊盘与钎料的接触面曲率半径R应用于下凸起散热焊盘的弧形面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于RFID技术的基坑监测方法
{Author}: 仲沐哲;张嘉豪;温力
{Author Address}: 215500 江苏省苏州市常熟市常熟高新技术产业开发区湖山路99号
{Subsidiary Author}: 常熟理工学院
{Date}: 2024-09-20
{Notes}: CN118668763A
{Abstract}: 本发明提供一种基于RFID技术的基坑监测方法,涉及基坑监测技术领域,本方法基于超高频RFID通信协议,设计无源RFID传感标签；无源RFID传感标签包括数字模块、通信模块以及能量模块；数字模块用于获取传感器测量数据以及对传感器进行控制,包括传感器,集成电路以及芯片；集成电路实现传感器数据通信和传输功能；通信模块用于调节标签与阅读器之间通信,采用弯折偶极子天线,芯片采用M730芯片,能量模块分为倍压整流电路、稳压器和储能电容,通过稳压器获取稳定的直流电压输出,将超级电容作为储能元件；构建基坑勘测预警管理系统；将无源RFID传感标签与RFID阅读器终端进行集成,结合RFID传输设备,构建基坑监测体系,实现基于RFID技术的基坑监测。
{Subject}: 1.一种基于RFID技术的基坑监测方法,其特征在于,包括以下步骤：步骤1：基于超高频RFID通信协议,设计无源RFID传感标签；步骤2：构建基坑勘测预警管理系统；将无源RFID传感标签与RFID阅读器终端进行集成,结合RFID传输设备,构建基坑监测体系,实现基于RFID技术的基坑监测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高PVT鲁棒性模拟集成电路尺寸自动设计方法
{Author}: 唐希源;孔子琛;王源
{Author Address}: 100871 北京市海淀区颐和园路5号
{Subsidiary Author}: 北京大学
{Date}: 2024-09-20
{Notes}: CN118673863A
{Abstract}: 本发明公布了一种高PVT鲁棒性模拟集成电路尺寸自动设计方法,采用贝叶斯优化算法构建初始数据集,进行单一PVT角下的尺寸优化,再利用基于多任务强化学习算法进行多PVT角下的尺寸优化,基于最新采样进行动态PVT角剪枝。本发明通过改善初始数据集的数据质量来提高PVT鲁棒的尺寸优化过程的成功率和收敛速度；通过构建最新采样缓存和精简PVT集合,分批次地对各PVT角下的最近一次采样进行更新,再通过全PVT角测试来验证尺寸参数的PVT鲁棒性,大大降低尺寸优化所需的仿真次数,提高采样效率。
{Subject}: 1.一种高PVT鲁棒性模拟集成电路尺寸自动设计方法,其特征在于,采用贝叶斯优化算法构建初始数据集,进行单一PVT角下的尺寸优化,再利用基于多任务强化学习算法进行多PVT角下的尺寸优化；包括如下步骤：A.确定集成电路尺寸设计任务；B.进行基于贝叶斯优化算法的初始采样,基于贝叶斯算法的单一PVT角下的尺寸优化方式生成初始数据集；初始数据集包括具有最好的品质因数的多组尺寸参数,以及尺寸参数在全部PVT角下的性能指标及品质因数；C.进行基于多任务强化学习的PVT鲁棒的电路尺寸优化；包括如下操作：C1.构建数据缓存；为每一个PVT角构建一个数据缓存,包括：历史数据缓存和最新采样缓存；历史数据缓存中的数据即PVT角下进行过的所有仿真得到的数据；最新采样缓存中的数据即PVT角下进行的最近一次仿真得到的数据；C2.加载初始数据,构建失败PVT集合并初始化为空；将初始数据集加载进历史数据缓存,并随机选取一组数据加载至最新采样缓存；所构建的失败PVT集合中的元素为在后续过程中,未达到性能指标要求的PVT角；C3.进行基于最新采样的动态PVT角剪枝；包括：构建精简PVT集合,用于降低每轮迭代中所需采样的PVT角；读取最新采样缓存中的数据,根据每个PVT角下所记录的最近一次采样的性能指标对PVT角进行聚类,并挑选出每一类中性能指标最差的PVT角加入精简PVT集合；再将失败PVT集合加入精简PVT集合；C4.使用多任务强化学习智能体进行多轮迭代：将待采样尺寸参数在精简PVT集合中含有的PVT角下进行采样；多任务强化学习智能体的Actor网络的输入为PVT角,输出为待采样尺寸参数；智能体的Critic网络的输入为尺寸参数,输出为尺寸参数在各个PVT角下的预测的电路性能指标；C5.将步骤C4中的采样结果更新至对应PVT角的历史数据缓存和最新采样缓存；C6.读取所有PVT角对应的最新采样缓存,若每个PVT角下的最新采样的性能指标均达到要求,跳转至步骤D进行全PVT角测试；C7.根据数据缓存中的数据更新强化学习智能体的网络权重,并跳转至步骤C3；D.进行全PVT角测试,包括：D1.将步骤C4中给出的待采样尺寸参数在全部PVT角下进行采样；D2.若步骤D1中每个PVT角下采样的性能指标均满足要求,则通过了全PVT角测试,D1中的采样尺寸参数即为该尺寸自动设计工具的最终输出,结束操作；D3.若D1中存在某个PVT角下的性能指标未达到要求,则将该PVT角添加至失败PVT集合；D4.将全PVT角测试的采样结果更新至最新采样缓存,跳转至步骤C3；通过上述步骤,实现高PVT鲁棒性模拟集成电路尺寸的自动设计。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 光伏组件的封装工艺
{Author}: 张濬;孙国亮;黄耕文
{Author Address}: 231600 安徽省合肥市肥东县合肥循环经济示范园四顶山路与乳泉路交口东南角
{Subsidiary Author}: 合肥协鑫集成新能源科技有限公司
{Date}: 2024-09-20
{Notes}: CN118676255A
{Abstract}: 本发明公开了光伏组件的封装工艺,包括以下步骤：在前板玻璃表面刮涂第一胶粘剂,形成第一粘接层；将叠焊的光伏电池片放置在第一粘接层上；在背板玻璃表面刮涂第三胶粘剂,形成第二粘接层；将背板玻璃以第二粘接层朝向光伏电池片的方式放置在前板玻璃上；在背板玻璃的预留孔中添加第四胶粘剂,形成层压件；对层压件进行高温固化。本发明通过第一胶粘剂将光伏电池片粘接在前板玻璃上,通过第三胶粘剂将光伏电池片与背板玻璃粘接,不需要铺设封装膜,也不需要对封装膜进行高温层压,简化了光伏组件封装工艺的流程,降低了光伏组件封装工艺的能耗。
{Subject}: 1.光伏组件的封装工艺,其特征在于,包括以下步骤：在前板玻璃表面刮涂第一胶粘剂,形成第一粘接层；将叠焊的光伏电池片放置在第一粘接层上；在背板玻璃表面刮涂第三胶粘剂,形成第二粘接层；将背板玻璃以第二粘接层朝向光伏电池片的方式放置在前板玻璃上；在背板玻璃的预留孔中添加第四胶粘剂,形成层压件；对层压件进行高温固化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多核芯片控制电路、方法、集成电路和终端设备
{Author}: 陈健
{Author Address}: 201203 上海市浦东新区中国(上海)自由贸易试验区祖冲之路2288弄展讯中心1号楼
{Subsidiary Author}: 展讯通信(上海)有限公司
{Date}: 2024-09-17
{Notes}: CN118655955A
{Abstract}: 本申请提供一种多核芯片控制电路、方法、集成电路和终端设备,所述多核芯片控制电路包括n个时钟管理模块和电压降控制电路。时钟管理模块用于向对应的处理器核输出时钟信号。电压降控制电路与n个时钟管理模块均电连接,电压降控制电路用于在接收到指示至少一个处理器核的负载将提高的负载提高指示信息时,基于负载提高指示信息从n个时钟管理模块中确定出目标处理器核对应的目标时钟管理模块,以及控制目标时钟管理模块调节输出的时钟信号的频率。其中,目标处理器核为负载将提高的至少一个处理器核中的至少部分处理器核。本申请提供的多核芯片控制电路可以降低电源网络中的IR Drop、可以提升系统的稳定性。
{Subject}: 1.一种多核芯片控制电路,用于对多核芯片进行管理,所述多核芯片包括n个处理器核,n≥2,其特征在于,所述多核芯片控制电路包括：n个时钟管理模块,与所述n个处理器核一一对应,所述时钟管理模块用于向对应的处理器核输出时钟信号；以及电压降控制电路,与所述n个时钟管理模块均电连接,所述电压降控制电路用于在接收到指示至少一个处理器核的负载将提高的负载提高指示信息时,基于所述负载提高指示信息从所述n个时钟管理模块中确定出目标处理器核对应的目标时钟管理模块,以及控制所述目标时钟管理模块调节输出的时钟信号的频率；其中,所述目标处理器核为负载将提高的所述至少一个处理器核中的至少部分处理器核。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于RSA算法的IIC接口加密装置及方法
{Author}: 江雪;邹家轩;谢雨蒙;徐超;王展锋;姜赛男
{Author Address}: 214000 江苏省无锡市滨湖区惠河路5号
{Subsidiary Author}: 中国电子科技集团公司第五十八研究所
{Date}: 2024-09-17
{Notes}: CN118659885A
{Abstract}: 本发明公开一种基于RSA算法的IIC接口加密装置及方法,属于集成电路领域。所述IIC接口加密装置包括IIC加解密模块和IIC通信模块。所述IIC加解密模块包括数据发生器和数据加密解密器；所述IIC通信模块包括时钟控制器、FSM单元、发送数据寄存器、数据控制器以及接收数据寄存器；所述数据加密解密器包括质数发生器、RSA加密算法模块、加密器、解密器；本发明的IIC接口加密装置可以作为IIC总线数据传输的主设备和从设备,兼容IIC协议；而且可以保护IIC总线数据在传输过程中的安全性,防止数据泄露。基于RSA算法生成了公钥和私钥两个不同的密钥,提高数据的安全性。
{Subject}: 1.一种基于RSA算法的IIC接口加密装置,其特征在于,包括：IIC加解密模块,用于数据加密和解密处理；IIC通信模块,把IIC加解密模块加密的数据以IIC总线时序发送出去,或者接收加密的IIC数据并等待发送到IIC加解密模块进行解密。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 服务器供电状态的检测方法、装置和基板管理控制器
{Author}: 朱金平
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-09-17
{Notes}: CN118655968A
{Abstract}: 本申请涉及一种服务器供电状态的检测方法、装置、基板管理控制器和存储介质。所述方法包括：获取输入/输出扩展模块的输入/输出端口读值信息；根据输入/输出端口读值信息判断各主板卡供电端口的第一供电状态和各服务器的子板卡供电端口的第二供电状态；若存在第一目标供电状态或第二目标供电状态,输出供电异常告警信息；供电异常告警信息用于在基本管理控制器的网页展示界面显示各第一目标供电状态对应的主板卡供电端口的名称和各第二目标供电状态对应的服务器的子板卡供电端口的名称；其中,第一目标供电状态是指第一供电状态为异常状态；第二目标供电状态是指第二供电状态为异常状态采用本方法能够避免服务器供电状态的检测结果不全面。
{Subject}: 1.一种服务器供电状态的检测方法,所述检测方法应用于包括所述服务器的基板管理控制器；所述基板管理控制器连接服务器供电状态检测系统的输入/输出扩展模块的控制端口；所述服务器供电状态检测状态系统包括所述输入/输出扩展模块和第一预设数量的电压比较模块；其中,所述第一预设数量为所述服务器的主板卡供电端口的数量和所述服务器的子板卡供电端口的数量之和；所述输入/输出扩展模块的输入/输出端口连接对应的所述电压比较模块的输出端口；所述电压比较模块的待比较电压信号输入端口连接对应的所述主板卡供电端口或所述服务器的子板卡供电端口；所述电压比较模块的参考电压信号输入端口用于接收对应的参考电压信号；所述检测方法包括：获取所述输入/输出扩展模块的输入/输出端口读值信息；根据所述输入/输出端口读值信息判断各所述主板卡供电端口的第一供电状态和各所述服务器的子板卡供电端口的第二供电状态；若存在所述第一目标供电状态或所述第二目标供电状态,输出供电异常告警信息；其中,所述供电异常告警信息用于在所述基本管理控制器的网页展示界面显示各所述第一目标供电状态对应的所述主板卡供电端口的名称和各所述第二目标供电状态对应的所述服务器的子板卡供电端口的名称；所述第一目标供电状态是指所述第一供电状态为异常状态；所述第二目标供电状态是指所述第二供电状态为异常状态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种植球工艺
{Author}: 蔡先帅;位亮亮;黄涛
{Author Address}: 221000 江苏省徐州市经济技术开发区创业路26号凤凰湾电子信息产业园101-106厂房
{Subsidiary Author}: 江苏中科智芯集成科技有限公司
{Date}: 2024-09-17
{Notes}: CN118231266B
{Abstract}: 本发明公开了一种植球工艺,涉及半导体集成电路技术领域。本发明提供了一种植球工艺,包括以下步骤：Q1、将改性助焊剂印刷到基板上的焊盘中；Q2、在基板上均匀撒布焊球；Q3、振动基板使多余的焊球脱落,只留下嵌入焊盘中的焊球；Q4、将基板加热至200℃-220℃,实现植球固定。本发明提供了一种焊接工艺,无需使用高温焊炉,降低了能耗和对设备的要求。温度较低,可避免基板和元器件受到热损伤。减少了清洗工序,有利于环保。焊点可靠性高,焊球与焊盘结合牢固。
{Subject}: 1.一种植球工艺,其特征在于,包括以下步骤：Q1、将改性助焊剂印刷到基板上的焊盘中；Q2、在基板上均匀撒布焊球；Q3、振动基板使多余的焊球脱落,只留下嵌入焊盘中的焊球；Q4、将基板加热至200℃-220℃,实现植球固定；所述改性助焊剂包括以下重量份的组分：环氧树脂50份-65份、表面活性剂3份-20份、有机酸1份-15份、添加剂3份-10份；所述环氧树脂为双酚A型液体环氧树脂、脂肪族环氧树脂、酚醛环氧树脂的复配物；所述添加剂为纳米氧化物颗粒、纳米金属颗粒、离子液体的复配物；所述纳米氧化物颗粒为纳米ZnO、纳米TiO-2中的至少一种,所述纳米金属颗粒为纳米Ag、纳米Ni中的至少一种,所述离子液体为1-丁基-3-甲基咪唑六氟磷酸盐、1-丁基-3-甲基咪唑三氟甲磺酸盐中的至少一种。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 厚模BGA集成电路封装工艺
{Author}: 顾小军
{Author Address}: 215000 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2024-09-17
{Notes}: CN118658791A
{Abstract}: 本发明公开了集成电路封装技术领域的厚模BGA集成电路封装工艺,包括如下步骤：S1、塑封；S2、塑封后烘烤；S3、镭射盖印；S4、切单颗后再植球。本发明通过在回流焊之前预先切割封装体成单个芯片,可以有效减少由于封装体内材料热膨胀系数不一致而产生的翘曲现象,从而降低对后续制程的影响；单独植球可以确保每个芯片的植球过程更加精确,避免由于翘曲导致的植球钢网与芯片表面贴合不良,提高植球的良品率；当翘曲现象得到控制后,可以减少或避免因翘曲过大而需要进行的大批量重新烘烤,节省时间和能源,提高生产效率；本发明提供的两种的植球方法,提供了植球的灵活性,可以根据生产需求和设备条件选择最合适的工艺,优化整个生产流程。
{Subject}: 1.厚模BGA集成电路封装工艺,其特征在于：所述封装工艺包括如下步骤：S1、塑封：将塑料材料注入模具中,确保芯片和连接线被均匀覆盖,完成材料的固化,得到封装体；S2、塑封后烘烤：将所述封装体预热,在高温炉中对所述封装体进行烘烤,烘烤完成后逐渐冷却至室温；S3、镭射盖印：使用镭射设备在封装体表面形成标记；S4、切单颗后再植球：对烘烤并标记完成的封装体进行切割和植球,采取以下两种方法中的一种：S401：在产品背面贴耐高温膜后,对封装体进行切割,切割后产品不取下,所述产品在耐高温膜上植球和过回流焊；S402：对封装体进行切割,切割后产品装载在耐高温载具里植球和过回流焊。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 新型集成电路产品
{Author}: 张生
{Author Address}: 215000 江苏省苏州市昆山市千灯镇黄浦江南路497号
{Subsidiary Author}: 日月新半导体(昆山)有限公司
{Date}: 2024-09-17
{Notes}: CN118658843A
{Abstract}: 本发明涉及封装工艺技术领域,具体是一种新型集成电路产品,包括有芯片,所述芯片的表面设置有连接层,所述连接层的上端设置有阻焊层,所述阻焊层的上端设置有焊料层,所述焊料层为AuSn合金。本发明的焊料层采用AuSn合金设计,且AuSn合金中各材料的质量之比为8:2,从而不仅具有较低的熔点,同时还拥有高达57W/m·k的高导热率,显著优于传统焊接材料,且高导热率还有助于快速有效传递热量,减少芯片工作时的温升,进而提高了集成电路在高功率应用场合中的热稳定性与可靠性。
{Subject}: 1.一种新型集成电路产品,其特征在于,包括有芯片,所述芯片的表面设置有连接层(1),所述连接层(1)的上端设置有阻焊层(2),所述阻焊层(2)的上端设置有焊料层(3),所述焊料层(3)为AuSn合金。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电流检测电路及集成电路芯片
{Author}: 霍显杰;陈景阔;罗兰宇
{Author Address}: 610095 四川省成都市自由贸易试验区成都高新区天府五街200号菁蓉汇5号楼B区8层803、804室
{Subsidiary Author}: 成都极海科技有限公司
{Date}: 2024-09-17
{Notes}: CN118655350A
{Abstract}: 本申请提供了一种电流检测电路及集成电路芯片,电流检测电路包括：基准电压生成电路,用于生成基准电压；失调电压生成电路,用于根据基准电压生成失调电压；根据接收的第一输入电压和第二输入电压,分别在失调电压生成电路的第一输出端和第二输出端生成第一中间电压和第二中间电压,并在叠加失调电压后,分别在失调电压生成电路的第一输出端和第二输出端输出第一输出电压和第二输出电压；比较电路,用于将第一输出电压和第二输出电压进行比较,输出电流检测结果。本申请实施例提供的方案至少具备以下优点：1、既可以检测动态电流又可以检测静态电流；2、避免了共模电平变化对放大器、比较器的要求；3、避免了高压进入片内。
{Subject}: 1.一种电流检测电路,其特征在于,包括：基准电压生成电路,用于生成基准电压；失调电压生成电路,用于根据所述基准电压在所述失调电压生成电路的第一输出端和第二输出端之间生成失调电压；根据接收的第一输入电压和第二输入电压,分别在所述失调电压生成电路的第一输出端和第二输出端生成第一中间电压和第二中间电压,并在叠加所述失调电压后,分别在所述失调电压生成电路的第一输出端和第二输出端输出第一输出电压和第二输出电压；比较电路,用于接收所述第一输出电压和所述第二输出电压,并将所述第一输出电压和所述第二输出电压进行比较,输出电流检测结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种键合线单元、键合线阵列以及功率放大器
{Author}: 谭佳青;徐建辉;张博;张健鑫
{Author Address}: 710199 陕西省西安市高新区毕原二路3000号硬科技企业社区12号楼
{Subsidiary Author}: 博瑞集信(西安)电子科技股份有限公司
{Date}: 2024-09-17
{Notes}: CN118658845A
{Abstract}: 本发明涉及放大器技术领域,公开了一种键合线单元,键合线单元包括键合线,其中,键合线的拱高处于第一预设高度范围内,键合线沿第一方向的跨度处于第一预设长度范围,键合线的第一端接入信号,键合线的第二端输出信号,以提高键合线单元经受所述信号的电流阈值的能力,解决了混合集成电路工艺制作的大功率器件过电流能力不足的技术问题,提高了应用有键合线单元的器件可靠性。
{Subject}: 1.一种键合线单元,其特征在于,包括：键合线,所述键合线的拱高处于第一预设高度范围内,所述键合线沿第一方向的跨度处于第一预设长度范围,所述键合线的第一端接入信号,所述键合线的第二端输出信号,以提高所述键合线单元经受所述信号的电流阈值的能力。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于多光谱的稻田智能杀虫系统及其杀虫方法
{Author}: 鲜军庭;蒲海波;王鲲鹏;黎倩君;周发宝;冯锦恺;穆炯;李志勇
{Author Address}: 625000 四川省雅安市雨城区新康路46号
{Subsidiary Author}: 四川农业大学
{Date}: 2024-09-13
{Notes}: CN118633581A
{Abstract}: 本发明涉及一种基于多光谱的稻田智能杀虫系统及其杀虫方法,基于多光谱的稻田智能杀虫系统包括主支架、太阳能装置、杀虫灯组件、元件盒、多光谱LED灯、集虫清理装置和摄像头,元件盒内设有12V蓄电池、集成控制电路板、4G模块、温湿度传感器、环境光传感器和边缘计算设备,太阳能装置、12V蓄电池、集成控制电路板依次电性连接,杀虫灯组件、摄像头、4G模块、温湿度传感器、环境光传感器、边缘计算设备均电性接于12V蓄电池和集成控制电路板,摄像头电性接于边缘计算设备。本发明的有益效果在于：能够实现高效杀虫的同时减少对环境的破坏,可实现远离市区部署并能远距离操控和监测,可实现对害虫的全自动分析运行,整体结构简单、便于使用。
{Subject}: 1.一种基于多光谱的稻田智能杀虫系统,其特征在于,包括主支架(3)、太阳能装置、杀虫灯组件、元件盒(2)、多光谱LED灯、集虫清理装置和摄像头(11),太阳能装置转动设于主支架(3)顶部,杀虫灯组件、元件盒(2)和多光谱LED灯均固定于主支架(3)上,集虫清理装置和摄像头(11)均设于杀虫灯组件底部,摄像头(11)与集虫清理装置对应,元件盒(2)内设有MPPT充电模块、12V蓄电池、集成控制电路板、4G模块、温湿度传感器、环境光传感器和边缘计算设备,太阳能装置、MPPT充电模块、12V蓄电池、集成控制电路板依次电性连接,杀虫灯组件、摄像头(11)、4G模块、温湿度传感器、环境光传感器、边缘计算设备均电性接于12V蓄电池和集成控制电路板,摄像头(11)电性接于边缘计算设备。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种时钟复位产生系统和方法
{Author}: 兰天翔
{Author Address}: 100000 北京市海淀区西小口路66号中关村东升科技园·北领地B-1楼一层106A
{Subsidiary Author}: 紫光同芯微电子有限公司
{Date}: 2024-09-13
{Notes}: CN118642579A
{Abstract}: 本发明公开了一种时钟复位产生系统和方法。其中,系统包括：时钟复位交互模块、时钟数量的时钟行为模块、时钟数量的时钟方法模块、复位数量的复位行为模块、复位数量的复位方法模块、时钟复位接口、时钟复位管理器；各时钟行为模块在接收到所对应的时钟方法模块发送的时钟复位交互模块之后,生成匹配的目标时钟信号,并发送目标时钟信号至对应的时钟复位接口；各复位行为模块在接收到时钟复位交互模块之后,生成匹配的目标复位信号,并发送目标复位信号至对应的时钟复位接口。本发明实施例可以基于接口地址和信号参数,自动生成与集成电路对应的各个时钟信号以及各个复位信号,并将信号发送至对应的集成电路中的接口。
{Subject}: 1.一种时钟复位产生系统,其特征在于,包括：时钟复位交互模块、时钟数量的时钟行为模块、时钟数量的时钟方法模块、复位数量的复位行为模块、复位数量的复位方法模块、与各个时钟行为模块和各个复位行为模块对应的时钟复位接口、时钟复位管理器；其中,每一个时钟行为模块有一个对应的时钟方法模块,每一个复位行为模块有一个对应的复位方法模块；时钟复位交互模块是时钟行为模块与所对应的时钟方法模块之间交互的事务包,或者复位行为模块与所对应的复位方法模块之间交互的事务包；所述时钟复位管理器,用于根据目标用户发送的时钟数量,生成所述时钟数量的时钟行为模块以及与各个时钟行为模块对应的时钟方法模块,建立各个时钟行为模块和各个时钟行为模块对应的时钟方法模块之间的连接；根据所述目标用户发送的复位数量,生成所述复位数量的复位行为模块、与各个复位行为模块对应的复位方法模块,建立各个复位行为模块和各个复位行为模块对应的复位方法模块之间的连接；各时钟行为模块,用于在接收到所述目标用户发送的接口地址之后,确定与时钟行为模块对应的时钟复位接口的接口地址；在接收到所对应的时钟方法模块发送的时钟复位交互模块之后,生成与所述时钟复位交互模块中包含的信号参数匹配的目标时钟信号,并发送所述目标时钟信号至与时钟行为模块对应的时钟复位接口；各时钟方法模块,用于在接收到所述目标用户发送的时钟信号产生指令之后,确定与所述时钟信号产生指令对应的信号参数,生成包含所述信号参数的时钟复位交互模块,将所述时钟复位交互模块发送至所对应的时钟行为模块；各复位行为模块,用于在接收到所述目标用户发送的接口地址之后,确定与复位行为模块对应的时钟复位接口的接口地址；在接收到所对应的复位方法模块发送的时钟复位交互模块之后,生成与所述时钟复位交互模块中包含的信号参数匹配的目标复位信号,并发送所述目标复位信号至与复位行为模块对应的时钟复位接口；各复位方法模块,用于在接收到所述目标用户发送的复位信号产生指令之后,确定与所述复位信号产生指令对应的信号参数,生成包含所述信号参数的时钟复位交互模块,将所述时钟复位交互模块发送至所对应的复位行为模块；各时钟复位接口,用于接收时钟信号和复位信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片生产加工处理设备及方法
{Author}: 宋志华
{Author Address}: 518000 广东省深圳市宝安区福永街道白石厦社区凤凰花苑2栋411
{Subsidiary Author}: 深圳市谦诚半导体技术有限公司
{Date}: 2024-09-13
{Notes}: CN118635999A
{Abstract}: 本发明公开了一种集成电路芯片生产加工处理设备及方法,涉及集成电路芯片加工技术领域,包括底板,所述底板上设置有打磨机构一,所述打磨机构一上设置有打磨机构二。本发明通过当前晶圆板的尺寸,调节液压杆的内杆伸缩,使得晶圆板的外壁位于U板之间,旋转调节手轮带动螺柱一推动打磨片一,促使两个打磨片一相互靠近从而贴合晶圆板,拧松螺母,旋转紧固螺栓,从而带动摇臂在两个连接片一之间翻转,并通过铰接翻转调节板,促使打磨片二贴合晶圆板的圆边,电机使转轴带动防滑片一旋转,通过夹持力带动晶圆板在两个防滑片之间旋转,同时对晶圆板的外壁和外边进行打磨作业,省去了二次加工的步骤,提高打磨效率。
{Subject}: 1.一种集成电路芯片生产加工处理设备,包括底板(1),其特征在于：所述底板(1)上设置有打磨机构一(2),所述打磨机构一(2)上设置有打磨机构二(3),所述底板(1)上还设置有与夹持机构(4),所述打磨机构一(2)包括U板(201),所述U板(201)的两个耳端分别开设有两个螺孔一,每个所述螺孔一的内壁分别螺纹连接有一个螺柱一(202),所述U板(201)两个耳端上的两个螺柱一(202)相互远离的一端外壁分别固定套设有调节手轮(203),所述U板(201)两个耳端上的两个螺柱一(202)相互靠近的一侧分别固定安装有打磨片一(204),两个所述打磨片一(204)的底部与U板(201)的内壁底部贴合,所述U板(201)的外壁底部依次固定连接有四个液压杆(205)的内杆顶端,四个所述液压杆(205)的外杆底端固定连接在底板(1)的顶部中间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种缺陷检测方法
{Author}: 张劲松;朱金龙;刘世元;马骏;李仲禹
{Author Address}: 201700 上海市青浦区徐泾镇双浜路269、299号1幢1、3层
{Subsidiary Author}: 上海精测半导体技术有限公司
{Date}: 2024-09-13
{Notes}: CN118644453A
{Abstract}: 本发明提供一种缺陷检测方法,包括：对样品待检测结构分解以获取多个独立的子线条结构,并建立每一子线条结构相应的莫尔条纹光场图案；将所有子线条结构相应的莫尔条纹光场图案进行组合,得到组合光场图案；将组合光场图案投影至待检测结构的表面,生成结构照明光场；将结构照明光场对准待检测结构,采集待检测结构的远场显微图像；计算远场显微图像与理想远场显微图像的差分图像,基于差分图像判定待检测结构是否存在缺陷。本发明对样品待检测结构进行分解得到子线条结构,并对每一子线条结构设计相应的莫尔条纹光场图案,相比现有的整个待检测结构均设计相同的光场图案,能够更准备检测出待检测结构中的所有的缺陷位置,检测效率也比较高。
{Subject}: 1.一种缺陷检测方法,其特征在于,包括：对样品待检测结构进行分解以获取多个独立的子线条结构,并建立每一子线条结构相应的莫尔条纹光场图案；将所有子线条结构相应的莫尔条纹光场图案进行组合,得到与所述待检测结构自适应的组合光场图案；将所述组合光场图案投影至所述待检测结构的表面,生成与所述待检测结构自适应的结构照明光场,所述结构照明光场包括多个子照明光场,每个所述子照明光场分别与一个所述子线条结构相对应；将所述结构照明光场对准所述待检测结构,采集所述待检测结构位于第一检测位置处的第一远场显微图像；计算所述第一远场显微图像与所述待检测结构的理想远场显微图像的第一差分图像,基于所述第一差分图像判定所述待检测结构是否存在缺陷。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路故障监测方法及系统
{Author}: 黄辉祥;林静娴;崔梓健;辜杰亮
{Author Address}: 361000 福建省厦门市自由贸易试验区厦门片区象屿路93号厦门国际航运中心C栋4层431单元B
{Subsidiary Author}: 中领芯辰(厦门)电子科技有限公司
{Date}: 2024-09-13
{Notes}: CN118641929A
{Abstract}: 本发明属于集成电路监测技术领域,本发明公开了一种集成电路故障监测方法,包括：S1、获取集成电路在正常与故障状态下的状态参数,根据状态参数构建第一比对序列；S2、获取环境参数,从环境参数中提取对状态参数存在影响的影响环境参数,基于影响环境参数建立环境-状态参数映射关系,将环境-状态参数映射关系与第一比对序列内的状态参数进行关联；本发明能够避免监测不必要的状态参数,能够及时监测当前集成电路是否存在故障,较为准确；能够根据当前环境参数对第一比对序列内的状态参数进行调整,使得对集成电路的故障与否判断的更加准确；能够便于获取处于故障状态的集成电路的故障类型。
{Subject}: 1.一种集成电路故障监测方法,其特征在于,包括：S1、获取集成电路在正常与故障状态下的状态参数,根据状态参数构建第一比对序列；S2、获取环境参数,从环境参数中提取对状态参数存在影响的影响环境参数,基于影响环境参数建立环境-状态参数映射关系,将环境-状态参数映射关系与第一比对序列内的状态参数进行关联；S3、获取各故障类型对应的状态参数,基于各故障类型对应的状态参数提取特征数据,根据故障类型以及故障类型对应的特征数据构建故障数据库；S4、根据预设的获取周期获取当前集成电路的当前状态参数和当前环境参数,将当前状态参数与当前环境参数对应的第一比对序列进行比对,判断当前集成电路是否存在故障；S5、若当前集成电路存在故障,则通过故障数据库获取当前集成电路的故障类型,反之,则继续对当前集成电路进行监测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于电气规则检测实现定位集成电路设计缺陷的方法
{Author}: 韦欣;孙延辉;周静;栗先锋;马胜军;朱登基;石潍业
{Author Address}: 266071 山东省青岛市市南区延安三路109号华通中联创意产业园B2栋3层
{Subsidiary Author}: 青岛展诚科技有限公司
{Date}: 2024-09-13
{Notes}: CN118641931A
{Abstract}: 本发明提供基于电气规则检测实现定位集成电路设计缺陷的方法,涉及缺陷定位技术领域,包括：获取目标集成电路进行电路设计的设计需求及对应电气规则标准,确定电路设计对应的第一电气规则；将第一电气规则输入到对应检测工具从而对目标集成电路进行实时检测：基于实时检测结果进行第一分析,从而确定目标集成电路的第一缺陷定位；获取第一缺陷定位对应设计信息,并基于设计信息及对应缺陷类型进行缺陷修正,从而对目标集成电路进行智能优化。通过对集成电路的需求进行分析,从而确定对应电气规则,并进行电路检验,确定缺陷定位,可以使得电气规则更能够满足目标集成电路的需求,从而能够更加精准的实现缺陷定位。
{Subject}: 1.基于电气规则检测实现定位集成电路设计缺陷的方法,其特征在于,包括：步骤1：获取目标集成电路进行电路设计的设计需求及对应电气规则标准,确定电路设计对应的第一电气规则；步骤2：将第一电气规则输入到对应检测工具从而对目标集成电路进行实时检测：步骤3：基于实时检测结果进行第一分析,从而确定目标集成电路的第一缺陷定位；步骤4：获取第一缺陷定位对应设计信息,并基于设计信息及对应缺陷类型进行缺陷修正,从而对目标集成电路进行智能优化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片集成化封装工艺
{Author}: 吴峰;高乾
{Author Address}: 621000 四川省绵阳市高新区永兴镇茅针寺村(新型显示产业园内)
{Subsidiary Author}: 四川华尔科技有限公司
{Date}: 2024-09-13
{Notes}: CN118645442A
{Abstract}: 本发明提供一种芯片集成化封装工艺,使用贴片机将多个芯片间隔贴设于封装基板上,并使用固定材料进行固定；将多个芯片的所有引脚和封装基板的引脚进行电连接。本发明通过将多个芯片集成化封装成1个芯片,在满足芯片应用需求的同时降低封装成本,提高封装芯片的适用性和稳定性。
{Subject}: 1.一种芯片集成化封装工艺,其特征在于,包括：使用贴片机将多个芯片间隔贴设于封装基板上,并使用固定材料进行固定；将多个芯片的所有引脚和封装基板的引脚进行电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体结构及其形成方法
{Author}: 林柏尧;江幸达;吴存晏;刘士玮;言玮;何军
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-09-13
{Notes}: CN118645479A
{Abstract}: 集成电路(IC)结构包括底部层级IC管芯以及一个或多个顶部层级IC管芯。一个或多个顶部层级IC管芯的第一侧接合至底部IC管芯。支撑衬底耦合至一个或多个顶部层级IC管芯的第二侧。多个导电衬底通孔(TSV)每个垂直延伸穿过支撑衬底。金属盖结构设置在支撑衬底上方。金属盖结构热耦合至导电TSV。本申请的实施例还涉及半导体结构及其形成方法。
{Subject}: 1.一种半导体结构,包括：底部层级集成电路(IC)管芯；一个或多个顶部层级集成电路管芯,其中,所述一个或多个顶部层级集成电路管芯的第一侧接合至所述底部集成电路管芯；支撑衬底,耦合至所述一个或多个顶部层级集成电路管芯的第二侧；多个导电衬底通孔(TSV),每个垂直延伸穿过所述支撑衬底；以及金属盖结构,设置在所述支撑衬底上方,其中,所述金属盖结构热耦合至所述导电衬底通孔。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其形成方法
{Author}: 江幸达;林柏尧;吴存晏;刘士玮;言玮;何军
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-09-13
{Notes}: CN118645485A
{Abstract}: 半导体器件封装件通过提供热模块来提供半导体管芯的热考虑。包括设置在衬底上的IC管芯的衬底定位在热模块的上板和下板之间。热管连接上板和下板。热模块允许从下板以及上板的散热路径。在一些实施方式中,液体冷却板定位在衬底和热模块的上板之间。根据本申请的实施例,还提供了半导体器件及其形成方法。
{Subject}: 1.一种半导体器件,包括：衬底,具有设置在顶面上的一个或多个集成电路管芯；热模块,围绕所述衬底,其中,所述热模块包括：上板,下板,其中,所述衬底定位在所述上板和所述下板之间,以及至少一个热管,从所述上板延伸至所述下板。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件、集成电路器件及其制造方法
{Author}: 林俊言;彭士伟;林威呈;曾健庭
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-09-13
{Notes}: CN118645490A
{Abstract}: 本申请的实施例提供了半导体器件、集成电路器件及其制造方法。在一些实施例中,IC器件包括设置在第一平面中的第一导电层中的第一导线、设置在第二平面中的第二导电层中的第二导线以及连接第一导线和第二导线的导体,导体包括导电壁,导电壁设置在基本上横向于所述第一平面的平面中,并且具有在基本上平行于第一平面的方向上的长度和在基本上横向于第一平面的方向上的高度。在一些实施例中,导电壁包括将两个金属扩散区电互连的导电板,每个金属扩散区电连接到第一和第二导线中相应的一个。在其它实施例中,导电壁包括彼此邻接的两个金属扩散区,每个金属扩散区电连接到第一和第二导线中相应的一个。
{Subject}: 1.一种半导体器件,包括：第一金属层,基本上设置在第一平面中；第二金属层,基本上设置在所述第一平面上方的第二平面中；电源抽头单元,包括将所述第一金属层和所述第二金属层电互连的导体,所述导体包括导电壁,所述导电壁在基本上横向于所述第一平面的方向上具有高度、在基本上平行于所述第一平面的方向上具有长度、并且在基本上横向于所述高度和长度的方向的方向上具有厚度；以及有源半导体层,基本上设置在基本上平行于所述第一平面的第三平面中,所述有源半导体层具有前侧和背侧,所述第一金属层包括用于被连接为接收第一极性的电力的第一多个金属线,并且所述导电壁与所述第一多个金属线中的至少第一金属线基本上垂直对准。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高压抗辐射加固ESD器件结构
{Author}: 李燕妃;谢儒彬;洪根深
{Author Address}: 214000 江苏省无锡市滨湖区惠河路5号
{Subsidiary Author}: 中国电子科技集团公司第五十八研究所
{Date}: 2024-09-13
{Notes}: CN118645504A
{Abstract}: 本发明公开一种高压抗辐射加固ESD器件结构,属于半导体领域,在第一P型掺杂区内设置第三P型掺杂区,并与第二P型掺杂区相切,降低寄生三极管的基区电阻,防止寄生器件在单粒子辐射情况下提前开启,避免发生单粒子闩锁效应,同时还提高了器件的维持电压。第七P型掺杂区设置于第一P型掺杂区内,位于埋氧化层上界面,其内边不超过第二P型掺杂区,提高了ESD器件背栅界面的P型浓度。本发明降低了寄生NPN三极管发射结并联电阻,提高ESD器件的抗单粒子闩锁能力,同时在总剂量辐射环境下避免寄生通道开启和背栅漏电,提高抗总剂量辐射能力。
{Subject}: 1.一种高压抗辐射加固ESD器件结构,其特征在于,包括P型衬底(11)、有源区(21)、场区(22)、埋氧化层(23)、场氧化层(24)、第一N型掺杂区(31)、第二N型掺杂区(32)、第三N型掺杂区(33)、第一P型掺杂区(41)、第二P型掺杂区(42)、第三P型掺杂区(43)、第四P型掺杂区(44)、第五P型掺杂区(45)、第六P型掺杂区(46)、第七P型掺杂区(47)；器件有源区及内部设置的区域均为闭合结构,第一N型掺杂区(31)内设置第二N型掺杂区(32)和第六P型掺杂区(46)；第二P型掺杂区(42)内设置第五P型掺杂区(45)；第一P型掺杂区(41)内设置第三P型掺杂区(43)、第四P型掺杂区(44)、第三N型掺杂区(33)；第一P型掺杂区(41)的内边界与第一N型掺杂区(31)齐边,并设置于第二P型掺杂区(42)和第五P型掺杂区(45)内部；第七P型掺杂区(47)设置于第一P型掺杂区(41)内,其内边不超过第二P型掺杂区(42)；第三P型掺杂区(43)的内边与第二P型掺杂区(42)的外边齐边；第一P型掺杂区(41)、第三P型掺杂区(43)、第四P型掺杂区(44)、第七P型掺杂区(47)的外边与有源区(21)边界交叠并超出有源区(21)边界。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于毫米波集成电路的延时控制方法
{Author}: 刘平堂;陈庆;陶平均
{Author Address}: 450018 河南省郑州市自贸试验区郑州片区(郑东)金水东路美侨世纪广场A座1201
{Subsidiary Author}: 华兴通信技术有限公司
{Date}: 2024-09-13
{Notes}: CN118643794A
{Abstract}: 本发明提供一种用于毫米波集成电路的延时控制方法,属于集成电路技术领域,具体包括：基于毫米波集成电路的使用数据确定毫米波集成电路在不同的应用场景下的数据采样分析频率区间,并将其作为匹配工作区间,通过不同的应用场景下的匹配工作区间确定在匹配工作区间内的不同的数据采样分析频率下的信号干扰数据,并根据信号干扰数据确定在不同的应用场景下的不同的可靠设计方案的信号可靠性,当不存在信号可靠性不满足要求的应用场景时,基于在不同的应用场景下的不同的可靠设计方案的信号可靠性进行可靠设计方案中的最优设计方案的输出,从而进一步实现了对毫米波集成电路的延时的准确控制。
{Subject}: 1.一种用于毫米波集成电路的延时控制方法,其特征在于,具体包括：通过毫米波集成电路在工作过程中的数据流转情况进行所述毫米波集成电路的目标线路的确定,并将与所述目标线路的间隔距离在预设范围内的线路作为干扰线路,根据不同的干扰线路的信号类型以及不同的干扰线路与不同的目标线路的间隔距离确定不同的设计方案的干扰可靠性以及可靠设计方案；基于毫米波集成电路的使用数据确定所述毫米波集成电路在不同的应用场景下的数据采样分析频率区间,并将其作为匹配工作区间；通过不同的应用场景下的匹配工作区间确定在所述匹配工作区间内的不同的数据采样分析频率下的信号干扰数据,并根据所述信号干扰数据确定在不同的应用场景下的不同的可靠设计方案的信号可靠性,当不存在信号可靠性不满足要求的应用场景时,进入下一步骤；基于在不同的应用场景下的不同的可靠设计方案的信号可靠性进行所述可靠设计方案中的最优设计方案的输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于共享器件的集成电路高效设计方法
{Author}: 石潍业;孙延辉;陈瑞;袁鹏飞;朱登基;刘斌;李世密
{Author Address}: 266071 山东省青岛市市南区延安三路109号华通中联创意产业园B2栋3层
{Subsidiary Author}: 青岛展诚科技有限公司
{Date}: 2024-09-13
{Notes}: CN118643791A
{Abstract}: 本发明提供了一种基于共享器件的集成电路高效设计方法,涉及集成电路设计技术领域,包括获取所有标准单元的关键数据信息,并进行共性分析,得到目标共性识别部分；利用所述目标共性识别部分设计初始编辑单元模板；对所述初始编辑单元模板进行仿真测试,并根据测试结果对初始编辑单元模板进行优化调整,得到可编辑单元模板；根据集成电路的设计需求,调取相匹配的可编辑单元模板进行编辑修改。通过基于抽取标准单元设计的共性部分,采用阵列形式建立可编辑模板,用于集成电路设计时编辑与套用模板,可有效实现降低原始投入成本、提高集成电路设计效率和质量的同时保证电路高效能。
{Subject}: 1.一种基于共享器件的集成电路高效设计方法,其特征在于,包括：步骤1：获取所有标准单元的关键数据信息,并进行共性分析,得到目标共性识别部分；步骤2：利用所述目标共性识别部分设计初始编辑单元模板；步骤3：对所述初始编辑单元模板进行仿真测试,并根据测试结果对初始编辑单元模板进行优化调整,得到可编辑单元模板；步骤4：根据集成电路的设计需求,调取相匹配的可编辑单元模板进行编辑修改。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装结构及其形成方法
{Author}: 张睿绅;赖钰璋;邱政男;庄曜群;何军
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-09-13
{Notes}: CN118645494A
{Abstract}: 本公开的一个方面涉及一种集成电路(IC)封装结构,包括：底部电路结构,具有位于第一衬底上的第一半导体器件、位于第一半导体器件上方的第一互连结构和位于第一互连结构上方的第一接合结构；以及顶部电路结构,具有位于第二衬底上的第二半导体器件、位于第二半导体器件下面的第二互连结构和位于第二互连结构下面的第二接合结构。第一接合结构包括第一金属部件,第一金属部件具有金属的第一晶体体层和金属的第一非晶表面层。第二接合结构包括第二金属部件,第二金属部件具有金属的第二晶体体层和金属的第二非晶表面层。顶部电路结构通过第一非晶表面层和第二非晶表面层接合至底部电路结构。根据本申请的其他实施例,还提供了集成电路封装结构以及形成集成电路封装结构的方法。
{Subject}: 1.一种集成电路封装结构,包括：底部电路结构,所述底部电路结构具有位于第一衬底上的第一半导体器件、位于所述第一半导体器件上方的第一互连结构和位于所述第一互连结构上方的第一接合结构；以及顶部电路结构,所述顶部电路结构具有位于第二衬底上的第二半导体器件、位于所述第二半导体器件下面的第二互连结构和位于所述第二互连结构下面的第二接合结构,其中,所述第一接合结构包括第一金属部件,所述第一金属部件具有金属的第一晶体体层和所述金属的第一非晶表面层,所述第二接合结构包括第二金属部件,所述第二金属部件具有所述金属的第二晶体体层和所述金属的第二非晶表面层,并且所述顶部电路结构通过所述第一非晶表面层和所述第二非晶表面层接合至所述底部电路结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路透明柔性基板的检测方法
{Author}: 崔草香;石超;李成明;杨少延;刘祥林;朱瑞平;郭柏君;陈兆显
{Author Address}: 519000 广东省珠海市横琴新区环岛北路2515号2单元907办公
{Subsidiary Author}: 国鲸科技(广东横琴粤澳深度合作区)有限公司
{Date}: 2024-09-10
{Notes}: CN118392834B
{Abstract}: 本发明提供了一种用于集成电路透明柔性基板的检测方法。涉及基板检测技术领域,其方法包括：对集成电路透明柔性基板进行性能检测；获取性能检测合格的集成电路透明柔性基板的基板图像并进行尺寸检测,当尺寸检测合格后进行图像预处理；对图像预处理完成的基板图像进行图像分割,获取基板子图像进行基板线路边缘提取并拟合处理基板线路,确定基板线路线宽,对集成电路透明柔性基板进行缺陷检测；实现了对集成电路透明柔性基板的高效检测以及高质量检测。
{Subject}: 1.一种用于集成电路透明柔性基板的检测方法,其特征在于,包括：步骤1：对集成电路透明柔性基板进行性能检测,其中,所述性能检测包括：集成电路性能检测、透明度性能检测以及柔性性能检测；步骤2：获取性能检测合格的集成电路透明柔性基板的基板图像并进行尺寸检测,当尺寸检测合格后进行图像预处理；步骤3：对图像预处理完成的基板图像进行图像分割,获取基板子图像进行基板线路边缘提取并拟合处理基板线路,确定基板线路线宽,对集成电路透明柔性基板进行缺陷检测,具体包括：提取图像预处理完成的基板图像的像素灰度特征,并确定像素灰度分割阈值对所述图像预处理完成的基板图像进行阈值分割；获取所述图像预处理完成的基板图像中的边缘像素,若边缘像素的坐标差值不高于预设坐标差值,则将对应边缘像素相连,实现对所述图像预处理完成的基板图像的边缘分割；根据基板特征将所述图像预处理完成的基板图像的像素点进行聚类归并,根据聚类归并结果对所述图像预处理完成的基板图像进行聚类分割,其中,基板特征包括：颜色特征、灰度特征以及空间特征；对阈值分割结果、边缘分割结果以及聚类分割结果进行综合处理,根据综合处理结果对图像预处理完成的基板图像进行图像分割,获取基板子图像；构建图像分割性能评价指标集,对所述综合处理结果进行图像分割性能评价量化处理,其中,图像分割性能评价指标集包括：像素点分割准确率评价指标、像素点错误分割率评价指标、基板子图像真实相似率评价指标以及基板子图像信息率评价指标；当图像分割性能评价量化值不低于预设评价值时,判定图像分割准确；对基板子图像进行基板线路边缘提取,获取基板线路并剔除无影响缺陷基板线路,构建基板线路集；随机选取基板线路一个像素点,获取两侧像素斜率的变化差分确定像素斜率进而确定基板线路各像素点的像素斜率；当所述基板线路各像素点的像素斜率不高于预设斜率阈值时,判定对应基板线路为基板直线路并进行拟合处理,获取拟合直线路；否则,判定对应基板线路为基板曲线路并根据中心像素点重复进行基板直线路判定；当拟合直线路的拟合直线斜率差值不高于预设差值阈值时,判定对应拟合直线路为相邻拟合直线路,确定集成电路透明柔性基板的平均基板线路线宽；；其中,F表示集成电路透明柔性基板的平均基板线路线宽；表示相邻拟合直线路中的1条拟合直线路；表示相邻拟合直线路中的另1条拟合直线路；表示所述1条拟合直线路中第j1个像素点在x轴方向上的一阶像素斜率；表示所述1条拟合直线路中第j1个像素点在y轴方向上的一阶像素斜率；表示所述1条拟合直线路中第j1个像素点在x轴方向上的二阶像素斜率；表示所述1条拟合直线路中第j1个像素点在y轴方向上的二阶像素斜率；n1表示集成电路透明柔性基板的相邻拟合直线路的数量；mi1表示集成电路透明柔性基板中第i1个相邻拟合直线路的所述1条拟合直线路的像素点数量；对集成电路透明柔性基板进行缺陷检测,若所述集成电路透明柔性基板的平均基板线路线宽与标准基板线路线宽一致或线宽误差不大于线宽误差阈值,则判定集成电路透明柔性基板线路线宽检测合格；否则,标记线宽误差大于线宽误差阈值的对应像素点为缺陷像素,若缺陷像素占比不高于预设缺陷占比,则判定集成电路透明柔性基板线路线宽检测合格。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于用电光源的多级电路功率分析方法及系统
{Author}: 苏禹
{Author Address}: 610093 四川省成都市高新区肖家河正街98号附1号
{Subsidiary Author}: 成都简凡生活科技有限公司
{Date}: 2024-09-10
{Notes}: CN118410754B
{Abstract}: 本发明公开了基于用电光源的多级电路功率分析方法及系统,涉及智能灯具技术领域,该方法包括：获取多个光源回路的回路信息,输入电路等效模型中进行等效识别,输出多个等效回路；确定多个等效回路中相邻两个等效回路的耦合方式,获取第一类等效回路和第二类等效回路；存储第一类等效回路的功率监测指标至第一存储区块,存储第二类等效回路的功率监测指标至第二存储区块,并根据电路预警判别器进行异常识别,生成预警信号。本发明解决了现有技术中由于多级电路元件数量众多且相互作用复杂,影响多级电路功率分析的效率和准确性的技术问题,达到了通过等效电路分类存储和分析,提高多级电路功率分析的效率和准确性的技术效果。
{Subject}: 1.基于用电光源的多级电路功率分析方法,其特征在于,所述方法包括：获取用电光源集成电路,其中,所述用电光源集成电路包括多个光源回路；获取所述多个光源回路的回路信息,包括回路元件信息、回路连接信息以及回路电源信息；将所述多个光源回路的回路信息输入电路等效模型中对各个光源回路进行等效识别,输出多个等效回路；确定所述多个等效回路中相邻两个等效回路的耦合方式,获取第一类等效回路和第二类等效回路,其中,所述第一类等效回路为相邻两个等效回路之间为直接耦合方式的回路,所述第二类等效回路为相邻两个等效回路之间为非直接耦合的回路；存储所述第一类等效回路的功率监测指标至第一存储区块,存储所述第二类等效回路的功率监测指标至第二存储区块；根据电路预警判别器对所述第一存储区块和所述第二存储区块的数据进行异常识别,生成预警信号；根据电路预警判别器对所述第一存储区块进行异常识别,方法包括：获取所述第一存储区块中第一子区块对应的第一异常指标,其中,所述第一子区块为N个子区块中异常最大的指标；所述电路预警判别器对所述第一异常指标进行异常级联传递影响识别,输出N-1个传递异常指标；获取剩余子区块对应的N-1个异常指标；根据所述N-1个传递异常指标对所述N-1个异常指标进行调整,输出调整后的N-1个异常指标；根据调整后的N-1个异常指标,获取异常子区块,其中,异常子区块的异常度大于预设异常度；定位所述异常子区块的异常回路,以所述异常回路生成预警信号；根据电路预警判别器对所述第二存储区块进行异常识别,包括：建立M个异常比对库,其中,所述M个异常比对库为M个子区块对应的正常样本数据；所述电路预警判别器根据所述M个异常比对库对所述第二存储区块中M个子区块的功率监测指标分别进行异常识别,获取异常子区块,其中,异常子区块的异常度大于预设异常度；定位所述异常子区块的异常回路,以所述异常回路生成预警信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种超高导联数的脑电图帽
{Author}: 黄立;黄晟;高卫翔;倪常茂;周宇;黄玉钊;童贝
{Author Address}: 430075 湖北省武汉市东湖新技术开发区高新大道999号武汉未来科技城龙山创新园一期B3栋10楼1130(自贸区武汉片区)
{Subsidiary Author}: 武汉衷华脑机融合科技发展有限公司
{Date}: 2024-09-10
{Notes}: CN118614935A
{Abstract}: 本发明提供了一种超高导联数的脑电图帽,包括帽体,所述帽体内嵌安装有柔性电路板和集成电路处理单元,所述柔性电路板上集成有多个电极和电极连线,所述电极端部延伸出所述帽体内表面,所述集成电路处理单元焊接于所述柔性电路板上,各所述电极通过电极连线与所述集成电路处理单元电连接。该发明通过在柔性电路板上集成超高导联数的电极,能够同时监测更多脑电信号以及经颅电刺激,提供更全面的脑电信息,具有双向调控功能,同时通过在柔性电路板集成电极连线,以实现电极与集成电路处理单元中电路的级联,有效解决了传统采用多根独立线缆连接所带来的不便,提高了超高导联数的脑电图帽的便携性。
{Subject}: 1.一种超高导联数的脑电图帽,包括帽体,其特征在于：所述帽体内嵌安装有柔性电路板和集成电路处理单元,所述柔性电路板上集成有多个电极和电极连线,所述电极端部延伸出所述帽体内表面,所述集成电路处理单元焊接于所述柔性电路板上,各所述电极通过电极连线与所述集成电路处理单元电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路加工用刀具及使用方法
{Author}: 李华伟;李璐;郑小玲;郭思言
{Author Address}: 400060 重庆市南岸区南坪花园路14号
{Subsidiary Author}: 中国电子科技集团公司第二十四研究所;重庆海关技术中心
{Date}: 2024-09-10
{Notes}: CN118617464A
{Abstract}: 本发明公开了一种集成电路加工用刀具及使用方法,包括刀柄、连接在所述刀柄一端的刀片以及通过弹性组件与所述刀柄连接以用于将所述刀片套装于内的保护套,所述弹性组件的第一端与所述保护套连接、第二端与所述刀柄连接,所述保护套在外力作用下绕所述弹性组件与所述刀柄的连接点翻转以使所述刀片的刃部暴露于外；当外力作用消失时,所述弹性组件复位并带动所述保护套回位以用于将所述刀片套装于内,不使用刀片时,只需撤消外力,使用者不用执行其他操作,保护套便能够快速、精准的回位,且刀片回套过程中,使用者手部远离锋利的刀片,进一步减少被意外划伤风险的出现。
{Subject}: 1.一种集成电路加工用刀具,其特征在于：包括刀柄、连接在所述刀柄一端的刀片以及通过弹性组件与所述刀柄连接以用于将所述刀片套装于内的保护套,所述弹性组件的第一端与所述保护套连接、第二端与所述刀柄连接,所述保护套在外力作用下绕所述弹性组件与所述刀柄的连接点翻转以使所述刀片的刃部暴露于外；当外力作用消失时,所述弹性组件复位并带动所述保护套回位以用于将所述刀片套装于内。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路元件包装管切断下料整理装置
{Author}: 刘冬;曹倩
{Author Address}: 221600 江苏省徐州市沛县经济开发区沛公路北侧、汉润路东侧科技创业园6号楼323室
{Subsidiary Author}: 徐州智汇谷半导体科技研究院有限公司
{Date}: 2024-09-10
{Notes}: CN118617481A
{Abstract}: 本申请公开了一种集成电路元件包装管切断下料整理装置,包括输送台、两个输送机构、限位模具、切断组件、下料组件、传动组件和承载组件,其中,输送台的上表面设有两个第一凹槽,两个输送机构分别设置在对应的第一凹槽上,且两个输送机构对立设置在包装管的两侧,限位模具嵌入安装在输送台的上表面；输送台上设有支撑板,切断组件设置在支撑板上；输送台的上贯穿设有第一通槽,下料组件与第一通槽相连；传动组件设置在输送台上,且传动组件与下料组件相连；第一通槽的下方设有引导槽,引导槽的两侧外壁分别设有滑轨,滑轨上滑动设有滑板,承载组件与滑板相连。由此,能够使切断后的包装管摆放整齐,降低了工人的工作量,提高了包装管的加工效率。
{Subject}: 1.一种集成电路元件包装管切断下料整理装置,其特征在于,包括输送台、两个输送机构、限位模具、切断组件、下料组件、传动组件和承载组件,其中,所述输送台的上表面设有两个第一凹槽,两个所述输送机构分别设置在对应的所述第一凹槽上,且两个输送机构对立设置在包装管的两侧；所述限位模具嵌入安装在所述输送台的上表面；所述输送台上设有支撑板,所述切断组件设置在所述支撑板上；所述输送台的上贯穿设有第一通槽,所述下料组件与所述第一通槽相连,其中,所述下料组件用于对切断后的所述包装管进行下料；所述传动组件设置在所述输送台上,且所述传动组件与所述下料组件相连,其中,所述传动组件用于控制所述下料组件进行翻转；所述第一通槽的下方设有引导槽,所述引导槽的两侧外壁分别设有滑轨,所述滑轨上滑动设有滑板,所述承载组件与所述滑板相连,其中,所述承载组件用于整齐接收下料后的所述包装管。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种与GaAs半导体热匹配的电子封装陶瓷材料及其制备方法
{Author}: 李元勋;阮丽梅;李馥余;曲明山;韩莉坤;刘新研
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2024-09-10
{Notes}: CN118619662A
{Abstract}: 本发明属于陶瓷封装材料技术领域,具体为一种与GaAs半导体热匹配的电子封装陶瓷材料及其制备方法,分子式为ZnAl-(2-x)B-xO-4(0.02≤x≤0.08)。本发明在ZnAl-2O-4陶瓷良好介电性能的基础上,利用B～(3+)取代价态相同且半径相近的Al～(3+),通过B～(3+)对Al～(3+)的纯相取代,提升了该陶瓷的微波介电性能和CTE,进而作为高频、大功率和超大规模集成电路中GaAs半导体热匹配的电子封装陶瓷材料。其中,优选x＝0.04,1300℃预烧,1450℃烧结时得到的ZnAl-(1.96)B-(0.04)O-4陶瓷,微波介电性能和CTE：ε-r＝8.3、Q×f＝68586GHz、τ-f＝-46.5ppm/℃、CTE＝7.21×10～(-6)K～(-1)。
{Subject}: 1.一种与GaAs半导体热匹配的电子封装陶瓷材料,其特征在于：分子式为ZnAl-(2-x)B-xO-4,0.02≤x≤0.08；采用固相反应法将各元素组分原料先在1200℃～1300℃预烧,压制成型后再于1425℃～1475℃下烧结制备。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种提高金手指老炼板兼容性的方法
{Author}: 周杰;冯慧玲;陈真;周蕾;孔锐;徐伟伟
{Author Address}: 214000 江苏省无锡市滨湖区惠河路5号
{Subsidiary Author}: 中国电子科技集团公司第五十八研究所
{Date}: 2024-09-10
{Notes}: CN118625103A
{Abstract}: 本发明公开一种提高金手指老炼板兼容性的方法,属于集成电路领域。将老炼板侧转接板与老炼板通过金手指槽进行连接；驱动板侧转接板与驱动板通过金手指槽进行连接；将DB37高温连接线分别连接两侧转接板。将老炼板放入卧式老炼箱,驱动板放置于老炼箱顶部置板架上。本发明通过设计转接板,不需要大量信号源,可以有效减少卧式老炼箱资源闲置,故降低了老炼成本,提高了老炼箱使用率；在转接板的设计上进行创新,有效降低其成本,提高其可正常使用的次数；同时,减少其存在对老炼箱空间及产线人员操作的影响。
{Subject}: 1.一种提高金手指老炼板兼容性的方法,其特征在于,包括：步骤1、将老炼板侧转接板与老炼板通过金手指槽进行连接；步骤2、驱动板侧转接板与驱动板通过金手指槽进行连接；步骤3、将DB37高温连接线分别连接两侧转接板。步骤4、将老炼板放入卧式老炼箱,驱动板放置于老炼箱顶部置板架上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种SPI通信方法、装置、电子设备及存储介质
{Author}: 倪成虎;秦民;周勇
{Author Address}: 211100 江苏省南京市江宁区秣陵街道胜利路88号
{Subsidiary Author}: 中汽创智科技有限公司
{Date}: 2024-09-10
{Notes}: CN118626430A
{Abstract}: 本发明公开了一种SPI通信方法、装置、电子设备及存储介质,该方法包括：响应于当前控制任务的N个被控制器的控制需求生成N+1个SPI控制指令,并将N+1个SPI控制指令依次排列,形成一个指令簇,其中,指令簇中的每一个SPI控制指令用于控制与其对应的被控制器的工作状态,同时获取上一个SPI控制指令的执行结果；将指令簇发送至专用集成电路芯片。本发明通过指令簇的形式仅通过一次编排即可实现多个SPI控制指令的发送,实现多个被控制器的控制要求,有效降低了微控制单元的CPU的发送任务量,解决了现有SPI通信方式对CPU资源消耗高的问题。
{Subject}: 1.一种SPI通信方法,其特征在于,包括：响应于当前控制任务的N个被控制器的控制需求生成N+1个SPI控制指令,并将N+1个所述SPI控制指令依次排列,形成一个指令簇；所述指令簇中的每一个SPI控制指令用于控制与其对应的被控制器的工作状态,同时获取上一个SPI控制指令的执行结果；将所述指令簇发送至专用集成电路芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于双样本差值检验的元器件指标优效性的量化方法
{Author}: 谷瀚天;姜贸公;吕倩倩;李培蕾;宋春蕊;张伟
{Author Address}: 100194 北京市海淀区友谊路104号
{Subsidiary Author}: 中国空间技术研究院
{Date}: 2024-09-10
{Notes}: CN118626769A
{Abstract}: 本发明涉及一种基于双样本差值检验的元器件指标优效性的量化方法：S1、计算元器件指标S-N与目标产品指标S-I样本的均值和方差；步骤2：计算自由度df数值,并向上取整。根据取整之后的自由度给定置信度要求α查t分布表,得到分布值t-0；步骤3：构造元器件指标优效性统计量T；步骤4：设置元器件指标优效性Δ-S；步骤5：将元器件指标优效性Δ-S、元器件指标S-N与目标产品指标S-I样本的均值和方差,代入元器件指标优效性统计量T,计算统计量T；步骤6：判断当前元器件指标优效性Δ-S计算得到的元器件指标优效性统计量T是否大于等于分布值t-0,如果小于t-0,则调整元器件指标优效性Δ-S,重复步骤5和步骤6；否则,将当前设置的元器件指标优效性Δ-S确定为最终的元器件指标优效性。
{Subject}: 1.一种基于双样本差值检验的元器件指标优效性的量化方法,所述元器件指标优效性Δ-S用于表征给定置信度要求α的情况下,元器件指标S-N优于目标产品指标S-I的量,其特征在于包括如下步骤：S1、获取元器件指标S-N与目标产品指标S-I实测样本数据,计算元器件指标S-N与目标产品指标S-I样本的均值和方差；S2、使用元器件指标S-N与目标产品指标S-I实测样本数据的样品数量、方差,计算自由度df数值,并向上取整,根据取整之后的自由度给定置信度要求α查t分布表,得到分布值t-0；S3、基于元器件指标S-N与目标产品指标S-I的均值和方差,构造元器件指标优效性统计量T；S4、设置元器件指标优效性Δ-S；S5、将元器件指标优效性Δ-S、元器件指标S-N与目标产品指标S-I样本的均值和方差,代入元器件指标优效性统计量T,计算元器件指标优效性统计量T；S6、判断当前元器件指标优效性Δ-S计算得到的元器件指标优效性统计量T是否大于等于分布值t-0,如果小于t-0,则调整元器件指标优效性Δ-S,重复步骤S5～S6；否则,将当前设置的元器件指标优效性Δ-S确定为最终的元器件指标优效性。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 后端设计方法、装置、设备和存储介质
{Author}: 王磊
{Author Address}: 100094 北京市海淀区学院路7号弘彧大厦10层1002A室
{Subsidiary Author}: 北京四维图新科技股份有限公司
{Date}: 2024-09-10
{Notes}: CN118627460A
{Abstract}: 本申请公开了一种后端设计方法、装置、设备和存储介质,后端设计方法包括：生成若干标准元件的初始布局,若干标准元件中包括多个时序元件,且各时序元件的时钟信号输入端用于与时钟源的时钟信号输出端连接；确定各时序元件分别对应的目标位置,任意两个目标位置的第一时钟路径之间的长度差异小于预设阈值,目标位置的第一时钟路径为时钟源与目标位置之间的时钟路径；将各时序元件分别调整至相应的目标位置；对调整后的初始布局进行时钟树综合处理。通过上述方式,可以减小时钟信号传输到各时序元件的时间差异,从而加快时序收敛,缩短开发周期。
{Subject}: 1.一种后端设计方法,其特征在于,所述方法包括：生成若干标准元件的初始布局,所述若干标准元件中包括多个时序元件,且各所述时序元件的时钟信号输入端用于与时钟源的时钟信号输出端连接；确定各所述时序元件分别对应的目标位置,任意两个所述目标位置的第一时钟路径之间的长度差异小于预设阈值,所述目标位置的所述第一时钟路径为所述时钟源与所述目标位置之间的时钟路径；将各所述时序元件分别调整至相应的所述目标位置；对调整后的所述初始布局进行时钟树综合处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 数据路径优化方法、装置、电子设备及存储介质
{Author}: 邹和风;彭书涛;马卓
{Author Address}: 300450 天津市滨海新区海洋高新技术开发区信安创业广场5号楼
{Subsidiary Author}: 飞腾信息技术有限公司
{Date}: 2024-09-10
{Notes}: CN118627463A
{Abstract}: 本申请提供一种数据路径优化方法、装置、电子设备及存储介质,涉及计算机技术领域。该方法包括：根据目标集成电路的静态时序分析建立时序报告,抓取目标集成电路中存在建立时序违例的时序违例集合；基于时序违例集合,提取各违例数据路径中各元件的布局信息；根据各元件的布局信息,构建路径优化逻辑链以通过路径优化逻辑链修复违例数据路径,路径优化逻辑链包括多个优化逻辑元件,由于在路径优化逻辑链中引入了驱动能力较大的优化逻辑单元,可以实现对存在建立时序违例的数据路径的全面修复,且该修复方式不易引起保持时序的违例、且不会引起反方向建立时序的违例,可以保证整体的修复效果。
{Subject}: 1.一种数据路径优化方法,其特征在于,所述方法包括：根据目标集成电路的静态时序分析建立时序报告,抓取所述目标集成电路中存在建立时序违例的时序违例集合；基于所述时序违例集合,提取各违例数据路径中各元件的布局信息,所述元件的布局信息包括：元件的类型、元件在所述目标集成电路中的位置信息、连接关系；根据各所述元件的布局信息,构建路径优化逻辑链以通过所述路径优化逻辑链修复所述违例数据路径,所述路径优化逻辑链包括多个优化逻辑元件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路利用磊晶原理形成混晶层的方法
{Author}: 高利;赖忠良
{Author Address}: 215000 江苏省苏州市昆山市千灯镇黄浦江南路497号
{Subsidiary Author}: 日月新半导体(昆山)有限公司
{Date}: 2024-09-10
{Notes}: CN118629885A
{Abstract}: 本发明公开了混晶层形成技术领域的一种集成电路利用磊晶原理形成混晶层的方法,包括如下步骤：S1、晶粒聚结及暂停；S2、Au薄膜填补；S3、TiW层二次沉积；S4、共晶层形成；S5、电镀凸块。本发明通过在TiW层沉积过程中引入Au薄膜填补缝隙的步骤,增加了TiW和Au之间的共晶层面积,从而显著提高了薄膜间的粘附力,由于共晶层的增强,Bump的机械剪切强度得到提升,在Shear剪切力测试中表现出更好的性能,减少了TiW层漏出和Bump脱落的风险,通过形成更稳定的共晶层,集成电路的整体可靠性得到显著提高,确保了在实际使用中的耐用性和稳定性,改进后的混晶层形成方法能够提升集成电路的性能,尤其是在需要高可靠性和机械强度的应用场景中。
{Subject}: 1.一种集成电路利用磊晶原理形成混晶层的方法,其特征在于：包括如下步骤：S1、晶粒聚结及暂停：将晶圆放入TiW腔室中,在腔室内对晶圆进行TiW薄膜层的物理气相沉积,监控TiW层的沉积过程,直至晶粒开始聚结,形成连续的薄膜,当晶粒聚结达到一定阶段,表面出现缝隙和凹坑时,暂停沉积过程,此时TiW层表面有很多缝隙及凹坑；S2、Au薄膜填补：将晶圆从TiW腔室转移到Au腔室,在Au腔室内对晶圆进行Au薄膜的物理气相沉积,通过沉积的Au薄膜填补TiW层表面的缝隙和凹坑,增强其表面平整度；S3、TiW层二次沉积：将晶圆再次送回TiW腔室进行TiW薄膜的二次沉积,继续沉积TiW薄膜,直至达到工艺要求的厚度,监控沉积过程,确保TiW层的均匀性和完整性,达到所需厚度后暂停沉积；S4、共晶层形成：在TiW层表面再次进行Au薄膜的沉积,当Au薄膜达到工艺规定的厚度后停止沉积,通过在TiW层上沉积Au薄膜,形成TiW和Au的共晶层,这增强了材料间的结合力,共晶层的形成是为了提高集成电路结构稳定性和可靠性；S5、电镀凸块：在UBM层完全成长好后,通过电镀工艺在UBM层上生长出金凸块。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 新型集成电路功率器件
{Author}: 张生
{Author Address}: 215000 江苏省苏州市昆山市千灯镇黄浦江南路497号
{Subsidiary Author}: 日月新半导体(昆山)有限公司
{Date}: 2024-09-10
{Notes}: CN118629984A
{Abstract}: 本发明涉及半导体器件封装技术领域,具体是一种新型集成电路功率器件,包括有芯片,所述芯片的背部设置有多层金属结构,所述芯片和多层金属结构均设置在金属框架的上端。本发明采用扩散焊接的方式代替了传统焊料焊接,能在较低温度下实现芯片与金属框架之间的固定,显著降低了热应力,减少了芯片裂纹和焊层剥离的风险,从而提升了整个封装结构的长期可靠性和热循环稳定性。
{Subject}: 1.一种新型集成电路功率器件,其特征在于,包括有芯片(1),所述芯片(1)的背部设置有多层金属结构(2),所述芯片(1)和多层金属结构(2)均设置在金属框架(3)的上端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其形成方法
{Author}: 曹智强;邱肇玮;陈信良;郑佳申;林修任;谢静华
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-09-10
{Notes}: CN118629999A
{Abstract}: 实施例包括器件。器件包括：中介层；封装衬底；以及将封装衬底接合至中介层的导电连接件。导电连接件的每个具有凸侧壁。导电连接件的第一子集在顶视图中设置在封装衬底的中心中。导电连接件的第二子集在顶视图中设置在封装衬底的边缘/拐角中。导电连接件的第二子集的每个具有比导电连接件的第一子集的每个大的高度。本申请的实施例还涉及半导体器件及其形成方法。
{Subject}: 1.一种半导体器件,包括：中介层；封装衬底；以及导电连接件,将所述封装衬底接合至所述中介层,所述导电连接件的每个具有凸侧壁,所述导电连接件的第一子集在顶视图中设置在所述封装衬底的中心中,所述导电连接件的第二子集在所述顶视图中设置在所述封装衬底的边缘/拐角中,所述导电连接件的所述第二子集的每个具有比所述导电连接件的所述第一子集的每个大的高度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 静电防护器件的电路、静电防护器件、芯片和电子设备
{Author}: 冯希昆;夹丹丹;亢树军;吴绍夫
{Author Address}: 201199 上海市闵行区秀文路908弄2号1201室
{Subsidiary Author}: 上海艾为电子技术股份有限公司
{Date}: 2024-09-10
{Notes}: CN118630715A
{Abstract}: 本申请涉及集成电路领域,公开了一种静电防护器件的电路、静电防护器件、芯片和电子设备,静电防护电路包括：第一二极管、第二二极管和至少一组三极管,第一二极管的负极与阳极连接,第一二极管的正极与第二二极管的正极连接,第二二极管的负极与阴极连接,形成第一泄放通路；两个三极管中的一个三极管的发射极与阳极连接,两个三极管中的一个三极管的基极与两个三极管中的另一个三极管的集电极连接,两个三极管中的另一个三极管的发射极与阴极连接,形成第二泄放通路。如此,利用多条泄放通路并联泄放静电电流和浪涌,可以保护集成电路不被静电和浪涌损伤,可以增强静电防护器件的鲁棒性,减少静电电流对集成电路造成损坏的风险。
{Subject}: 1.一种静电防护器件的电路,其特征在于,所述静电防护器件的电路包括：第一二极管、第二二极管和至少一组三极管,其中一组三极管包括两个三极管,所述第一二极管的负极与所述电路的阳极连接,所述第一二极管的正极与所述第二二极管的正极连接,所述第二二极管的负极与所述电路的阴极连接,形成第一泄放通路；所述两个三极管中的一个三极管的发射极与所述电路的阳极连接,所述两个三极管中的一个三极管的基极与所述两个三极管中的另一个三极管的集电极连接,所述两个三极管中的另一个三极管的发射极与所述电路的阴极连接,形成第二泄放通路；其中所述第一泄放通路和所述第二泄放通路均用于泄放静电电流和浪涌。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种动态比较器、模数转换器和集成电路芯片
{Author}: 王玉磊;姜秀彬;郑志渊;张琪;王凯;吴智伟;黄凯;郑丹丹;冯炯;刘智力
{Author Address}: 310012 浙江省杭州市西湖区华星路99号东软创业大厦A408室
{Subsidiary Author}: 杭州朔天科技有限公司
{Date}: 2024-09-10
{Notes}: CN118631224A
{Abstract}: 本申请实施例提供的一种动态比较器、模数转换器和集成电路芯片。该动态比较器包括动态前置预放大器和锁存比较器,所述动态前置预放大器包括NMOS前置放大器和PMOS前置放大器,所述NMOS前置放大器电连接至第一输入端和第二输入端,所述PMOS前置放大器电连接至所述第一输入端和所述第二输入端,所述锁存比较器电连接至所述动态前置预放大器的第一输出节点和第二输出节点,所述锁存比较器还电连接至第一输出端和第二输出端。本申请实施例中,NMOS前置放大器可在较高的共模电压下工作,而PMOS前置放大器可在较低的共模电压下工作,从而扩宽了动态比较器的共模电压的输入范围,使得动态比较器具有较宽的共模电压的输入范围。
{Subject}: 1.一种动态比较器,其特征在于,包括：动态前置预放大器和锁存比较器,所述动态前置预放大器包括NMOS前置放大器和PMOS前置放大器,所述NMOS前置放大器电连接至第一输入端和第二输入端,所述PMOS前置放大器电连接至所述第一输入端和所述第二输入端,所述锁存比较器电连接至所述动态前置预放大器的第一输出节点和第二输出节点,所述锁存比较器还电连接至第一输出端和第二输出端；当输入的共模电压大于或等于第一设定阈值时,所述NMOS前置放大器在所述共模电压的控制下工作；或者,当输入的共模电压小于或等于第二设定阈值时,所述PMOS前置放大器在所述共模电压的控制下工作；或者,当输入的共模电压大于第二设定阈值且小于第一设定阈值时,所述NMOS前置放大器和所述PMOS前置放大器在所述共模电压的控制下同时工作；所述锁存比较器,用于在所述NMOS前置放大器和/或所述PMOS前置放大器工作时输出的触发电压的触发下,输出比较结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板和显示装置
{Author}: 吴薇;刘剑;沈柏平;吴昊;杨智心
{Author Address}: 361101 福建省厦门市翔安区翔安西路6999号
{Subsidiary Author}: 厦门天马微电子有限公司
{Date}: 2024-09-10
{Notes}: CN118632581A
{Abstract}: 本申请公开了一种显示面板和显示装置。显示面板包括基板、信号线层、第一绝缘层和信号屏蔽层。信号线层包括至少部分位于非显示区的第一信号线和第二信号线,第一信号线的第一信号的电平大于第二信号线的第二信号的电平。第一绝缘层设置于信号线层和信号屏蔽层之间,以使第一信号线、第二信号线与信号屏蔽部相互绝缘设置。信号屏蔽部设置于第一信号线和第二信号线之间,且信号屏蔽部的第三信号的电平大于第二信号的电平。其中,高电平的第一信号线与信号屏蔽部之间的电平差小于第一信号线与第二信号线之间的电平差,从而降低高电平的第一信号线在高温高湿条件下的腐蚀程度,提高第一信号线的使用寿命。
{Subject}: 1.一种显示面板,其特征在于,所述显示面板包括显示区和位于所述显示区至少一侧的非显示区,所述显示面板还包括：基板；信号线层,位于所述基板的一侧,所述信号线层包括至少部分位于所述非显示区的第一信号线和第二信号线,所述第一信号线和所述第二信号线相邻,所述第一信号线用于传输第一信号,所述第二信号线用于传输第二信号线,所述第一信号的电平大于所述第二信号的电平；第一绝缘层,位于所述信号线层背离所述基板的一侧,所述第一绝缘层包括覆盖所述第一信号线和所述第二信号线的绝缘部；信号屏蔽层,位于所述第一绝缘层背离所述基板的一侧,所述信号屏蔽层包括至少位于相邻所述第一信号线和所述第二信号线之间的信号屏蔽部,所述信号屏蔽部位于所述非显示区,所述信号屏蔽部用于传输第三信号,所述第三信号的电平大于所述第二信号的电平。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种制氧过程阶段可控的固体氧源制氧器
{Author}: 冯永安;冯尚彪;邓沐聪;崔超;张兴华
{Author Address}: 030002 山西省太原市中北高新技术产业开发区国科大街59号晋创谷创新园A区5-303
{Subsidiary Author}: 山西岸流科技有限公司
{Date}: 2024-09-06
{Notes}: CN118373385B
{Abstract}: 本发明提供一种制氧过程阶段可控的固体氧源制氧器,包括制氧模块、集成电路点火模块和集束式输供氧模块,制氧模块包括多个固体氧发生器,多个固体氧发生器呈阵列布置,固体氧发生器具有点火端和释氧端,集成电路点火模块与多个固体氧发生器的点火端电性连接,集成电路点火模块用于控制每个固体氧发生器的独立启动,集束式输供氧模块设于制氧模块的另一侧,集束式输供氧模块设有供氧端,供氧端与多个固体氧发生器的释氧端相连通,结构简单,兼顾重量和体积轻便化、高可靠性、强时效性和高实用性,实现了对固体氧源制氧器的中继可控,能够在应急救援领域发挥重要作用。
{Subject}: 1.一种制氧过程阶段可控的固体氧源制氧器,其特征在于,包括：制氧模块(100),包括多个固体氧发生器(110),多个所述固体氧发生器(110)呈阵列布置,所述固体氧发生器(110)具有点火端和释氧端；集成电路点火模块(200),所述集成电路点火模块(200)与多个所述固体氧发生器(110)的所述点火端电性连接,所述集成电路点火模块(200)用于控制每个所述固体氧发生器(110)的独立启动；集束式输供氧模块(300),设于所述制氧模块(100)的另一侧,所述集束式输供氧模块(300)设有供氧端,所述供氧端与多个所述固体氧发生器(110)的所述释氧端相连通；所述固体氧发生器(110)包括：壳体(111),所述壳体(111)具有腔室(1111)和排气口(1112),所述排气口(1112)与所述腔室(1111)相连通；制氧药柱(112),设于所述腔室(1111)内部；点火单元(113),所述点火单元(113)设于所述壳体(111),且所述点火单元(113)与所述制氧药柱(112)配合；净化剂层(114),所述净化剂层(114)设于所述腔室(1111)内部,且所述净化剂层(114)位于所述排气口(1112)处,且所述净化剂层(114)用于净化流入所述排气口(1112)的氧气；隔热结构(115),所述隔热结构(115)设于所述腔室(1111)内部,所述隔热结构(115)至少包覆所述制氧药柱(112)的部分结构设置,所述隔热结构(115)能够过滤气体中固体粉尘；所述点火单元(113)包括传火药(1131)和点火药(1132),所述制氧药柱(112)设有凹位,所述传火药(1131)和所述点火药(1132)依次设于所述凹位,所述传火药(1131)与所述点火药(1132)一端配合,所述点火药(1132)另一端与所述集成电路点火模块(200)点火相配合；所述固体氧发生器(110)包括金属罩(116),所述金属罩(116)罩设于所述制氧药柱(112)的部分结构,所述金属罩(116)的下端面与所述传火药(1131)的下端面对齐设置；所述隔热结构(115)包括第二隔热层(1152),所述第二隔热层(1152)设于所述点火药(1132)的上端面、所述制氧药柱(112)的上端面和所述金属罩(116)上朝向所述制氧药柱(112)的一侧壁围成的区域内；其中,所述第二隔热层(1152)和所述制氧药柱(112)二者宽度相适配；所述隔热结构(115)包括第三隔热层(1153)和加强板(1154),所述第三隔热层(1153)设于所述壳体(111)和所述金属罩(116)上背离所述制氧药柱(112)的上端面之间,所述固体氧发生器(110)包括加强板(1154),所述加强板(1154)位于所述第三隔热层(1153)和所述金属罩(116)上背离所述制氧药柱(112)的上端面之间；其中,所述加强板(1154)、所述第三隔热层(1153)和所述腔室(1111)三者宽度相适配。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种全自动清洗离心光度计的使用方法
{Author}: 徐紫宸;廖晓玲;徐文峰
{Author Address}: 401331 重庆市沙坪坝区大学城东路20号
{Subsidiary Author}: 重庆科技大学
{Date}: 2024-09-06
{Notes}: CN118603892A
{Abstract}: 本发明提供了一种全自动清洗离心光度计的使用方法,使用的光度计包括分离心电机室、离心室、电器室、光源室、光源电机室、清洗室,共六个工作室,有多个检测光路,能够同时检测6个或8个毫升级样品。本发明方法有准备、加样、离心、检测、清洗等几个步骤。本发明解决了生物实验,小剂量检测实验批次多难题；解决了现场水质重金属离子及其它可溶性污染物检测的分光光度计小型化便携的难题；解决了光度法检测中生物试剂的安全操作,需要全自动清洗的难题；方法具有步骤灵活、操作便捷的特点。
{Subject}: 1.一种全自动清洗离心光度计的使用方法,使用的光度计包括分离心电机室(1)、离心室(2)、电器室(3)、光源室(4)、光源电机室(5)、清洗室(6)六个工作室；其特征在于：所述分光光度计机体呈长方体形状或椭圆柱体形状,或圆柱体形状；内部由底板、顶盖(10)和侧面机壳(9)形成的机体内腔,被一个竖密封隔板(7)分成左右一大一小2个工作室,大的工作室又被一个横密封隔板(8)分成上下2个腔室,分别是下层的离心电机室(1)和上层的离心室(2)；小的工作室被一个竖密封隔板(7)分成左右两个一小一大两个腔室,左边1个约占小工作室体积1/3小腔室是电器室(3)；右边的2/3腔室又被一个横密封隔板(8)分成上下2个腔室,下层是光源电机室(5),上层又被一个竖密封隔板(7)平分成中、右两个腔室,中间的是光源室(4),右边的是清洗室(6)；离心电机室(1)在底板上安装固定有1个高速离心微电机(11)和一个微型步进电机(113)；高速离心微电机(11)的高速离心微电机轴(111)固定了一个高速离心齿轮(112),能够和微型步进电机(113)的微型步进电机轴(114)上固定的步进电机齿轮(115)配合咬合；离心室(2)配有检测密封盖(24)、清洗密封盖(26)和离心密封盖(27)三种密封盖；检测密封盖(24)的下底面圆心处安装有检测棒(23)；清洗密封盖(26)的圆心处加工安装有一个清洗三通阀(260)贯穿盖顶；清洗三通阀(260)在盖底是一通的管口,在盖顶一侧是两个通道的管口,分别有固定标记连接来自清洗室(6)的清洗液管(613)和废液管(617)；离心密封盖(27)上端面加工有盖把手(270)；离心室(2)安装有1个圆柱型离心罐(12)和配套的离心罐盖(20),离心罐(12)安放在固定在横密封隔板(8)上面的旋转轴承盘(21)上；离心罐(12)底部圆心通过连结垂直穿过横密封隔板(8)的高速离心微电机轴(111),与高速离心微电机(11)相连；电器室(3)里面安装有集成电路控制板(15)、电源控制器(16)；集成电路控制板(15)有蓝牙模块、和预留的功能扩展插口；光源室(4)里安装有1个圆柱型光源罐(17)和一个光源室密封盖(18)；光源罐(17)安放在固定在横密封隔板(8)上面的旋转轴承盘(21)上；光源罐(17)底部圆心通过连结垂直穿过横密封隔板(8)的光源微电机轴(191),与安装固定在光源电机室(5)底板上的光源微电机(19)相连；顶盖(10)分为左右2块,在顶盖(10)左右表面上分别安装有对应离心室(2)的离心和检测触摸屏(13),对应电器室(3)和光源室(4)的电路控制触摸屏(14)；清洗室(6)里面通过卡扣安装有1个清洗液瓶(611)和1个废液回收瓶(615)；两个瓶子的盖子上分别安装有清洗液吸水微泵(612)和废液吸水微泵(616),清洗液吸水微泵(612)的一头连着清洗液管(613),一头连着清洗液瓶(611)内的清洗液吸针(614)；清洗液管(613)的另外一头能够插入清洗三通阀(260)的一个测口,密封相通；废液吸水微泵(616)的一头连接废液管(617),另外一头连接废液回收瓶(615)内口的排水管,废液管(617)的另外一头能够插入清洗三通阀(260)的另外一个测口,密封相通；在废液回收瓶(615)的瓶身和瓶盖上都标注有醒目的废液标志(618)；所述离心罐(12)主要由圆柱型罐体和圆柱中心轴的感光腔(121)和检测样品匣(22)组成；感光腔(121)是在圆柱型离心罐(12)轴心处加工的空腔,里面能够放置一个倒置的安装有光敏二极管(230)的检测棒(23)或多通路液面感光报警器(201)；在感光腔(121)的罐体四周以360°等分加工有6个或8个竖直向下的、朝罐体侧面开口的、大小尺寸一致的检测样品匣槽,其尺寸与检测样品匣(22)尺寸精密配合；检测样品匣槽能够通过卡扣形式固定插入的检测样品匣(22)；离心罐(12)根据检测样品匣(22)的数量划分规格,离心罐(12)与高速离心微电机轴(111)通过紧固螺孔螺帽或用插销卡簧固定连接,能够拆离更换不同规格的离心罐(12)；所述离心罐(12)配有按离心罐(12)的检测样品匣(22)数量划分的不同规格的配套离心罐盖(20)；离心罐盖(20)的圆心处加工安装了一个常闭型的微型三通电磁阀(203),微型三通电磁阀(203)能够通过电磁阀多路通道(2021)控制离心罐盖(20)内部的2条气液管(202)的开和关；2条气液管(202)在离心罐盖(20)中加工有2个半径不同的圆型管道；2条圆型管道下底面加工有向下的数量和位置与离心罐(12)的检测样品匣(22)的加液通气管(228)和废液排出管(229)的向上管口一致的连接管口,能够和离心罐(12)的检测样品匣(22)的加液通气管(228)和废液排出管(229)的向上管口一一对应,密封相连；在离心罐盖(20)下底面圆心处安装有一个多通路液面感光报警器(201),盖上离心罐盖(20)能够放入感光腔(121),与检测样品匣(22)的加液槽(221)的高度2/3处对齐；所述检测样品匣(22)是一个独立的、的可拆卸的扁盒状的长方体,每个检测样品匣(22)大小尺寸一致、以长边竖直、插在离心罐(12)感光腔(121)罐体四周一圈的等分对称的检测样品匣槽内；在检测样品匣(22)长方体长边的向上一端加工有一个矩形离心槽,离心槽分成加液槽(221)过滤液分流槽(223)两段,在这两段中间连接处,加工有一个能够安装竖直的过滤网(222)的卡槽；加液槽(221)的一边靠近离心罐(12)圆柱轴心,另外对称一边朝离心罐(12)圆柱轴心外侧,离心槽在加液槽(221)朝离心罐(12)圆柱轴心外侧边过滤网(222)处延伸后,其矩形槽底面以一个顶角朝离心罐(12)圆柱轴心外侧,底边与过滤网(222)平齐的三角形,沿着三角形两个侧边向下加工,与检测样品匣(22)的矩形边围出左右两个不相通的三棱柱槽,分别为左储液槽(224)和右储液槽(225)；剩下的与加液槽(221)的底面平齐的、俯视呈三角形的部分是过滤液分流槽(223)；在过滤液分流槽(223)朝离心罐(12)圆柱轴心外侧,检测样品匣(22)里加工有开口竖直向上的加液通气管(228)和废液排出管(229)；在左储液槽(224)和右储液槽(225)底部、分割两槽的三角形墙的顶点处向下连接一个蛇形管(227),蛇形管(227)向上开口被三角形墙分割成在左储液槽(224)和右储液槽(225)底部的左右两个开口；在检测样品匣(22)下部中间位置,加工安装有一个水平的、与检测样品匣(22)上下两个端面平行、并于检测样品匣(22)以罐体四周以360°等分排布放置的等分线重合的比色管(226),比色管(226)横向贯穿检测样品匣(22),并在检测样品匣(22)朝向感光腔(121)和朝向罐体侧面开口的两边都加工开有通光孔；对应的在感光腔(121)内壁上对应比色管(226)开口位置也加工有开孔,每个对应比色管(226)的感光腔(121)内壁开孔处安装有一个焦点在检测棒(23)上的光敏二极管(230)的聚焦凸透镜(122)；蛇形管(227)下口连接比色管(226)；比色管(226)一端上面接蛇形管(227),另一端有一个上接口连接加液通气管(228),一个下接口连接废液排出管(229)；废液排出管(229)绕过比色管(226)和加液通气管(228)都竖直向上,在检测样品匣(22)上顶面高出一个管口接头；高出上顶面的各管口接头有橡胶密封软垫圈,能够与数量和管口位置相同的、同型号离心罐盖(20)内加工安装的气液管(202)的出口接头,通过密封软垫圈密封对接；最终气液管(202)都与安装在离心罐盖(20)圆心处的微型三通电磁阀(203)的电磁阀多路通道(2021)相通；电磁阀多路通道(2021)受一个电磁阀总进出口(2601)控制；电磁阀总进出口(2601)能够与清洗密封盖(26)上的清洗三通阀(260)密封相连,接通；所述加液通气管(228)和废液排出管(229)有对应直径不同的、按检测样品匣(22)数量规格配套的大小两种不同规格的管口密封橡胶圈(30),管口密封橡胶圈(30)上加工有对应加液通气管(228)和废液排出管(229)的管口密封圆盖(301),管口密封圆盖(301)能够套盖在加液通气管(228)和废液排出管(229)高出检测样品匣(22)顶面的管口上,封闭加液通气管(228)和废液排出管(229)；所述检测棒(23)呈一个圆棒型,一个端面安装了一个光敏二极管(230),另一端面是加工有导电铜针(232)的检测棒基座(231)；检测棒基座(231)能够通过基座端面加工的卡槽,方便将导电铜针(232)插入离心室(2)检测专用的检测密封盖(24)的底面中心的固定卡槽中,能够导电并将检测棒(23)固定在检测密封盖(24)的下面；检测密封盖(24)盖好时,检测棒(23)能够保持垂直检测密封盖(24)倒置于感光腔(121)内；检测密封盖(24)通过盖顶面的转接器(240)与电器室(3)中电器相连的电线(25)接通；在围绕光敏二极管(230)一侧180°旁边安装有一个焦点在光敏二极管(230)上的光敏二极管凹面反射镜(233)；光敏二极管(230)正对比色管(226)在一条水平线上；所述光源罐(17)主要由圆柱型罐体和圆柱中心轴的光源腔(170)和光源通道(171)组成；光源腔(170)是在圆柱型光源罐(17)轴心处加工的空腔,里面能够放置一个倒置的安装有光源灯(281)的光源棒(28)；在光源腔(170)的罐体四周以360°等分加工有6个或8个光源通道(171)；每个光源通道(171)水平从光源腔(170)一端向外贯穿光源罐(17)的罐体,在光源罐(17)侧面开口,开口处安装有焦点在光源灯(281)的光源凸透镜(173)；每个光源通道(171)在靠光源罐(17)外侧、在同一个圆周上都加工有一个垂直贯穿光源通道(171)的滤光片槽(172)；滤光片槽(172)能够竖直放置不同单色波长的滤光片(174),并保障滤光片(174)的片平面垂直光源通道(171)的轴线；光源罐(17)以光源通道(171)的数量分成不同规格,光源通道(171)数量与离心罐(12)有相同检测样品匣(22)数量的是同一规格；即同一规格的光源罐(17)和离心罐(12)其光源通道(171)和检测样品匣(22)的数量一致,编号一一对应；在光源通道(171)垂直分隔离心室(2)和光源室(4)的竖密封隔板(7)的位置上,安装有一个水平、与光源通道(171)同轴的、贯穿竖密封隔板(7)的全内反射通光管(29)；全内反射通光管(29)在光源室(4)的一端面与光源通道(171)的光源凸透镜(173)贴近,在离心室(2)另外一端面与离心罐(12)外侧的比色管(226)贴近；离心罐(12)上的所有比色管(226)和光源罐(17)上的所有光源通道(171),都保障在与全内反射通光管(29)在同一条水平的同轴线上；所述光源棒(28)呈一个圆棒型,一个端面安装了一个光源灯(281),另一端面是光源棒基座(283),加工有光源棒导电锥(284)；光源棒基座(283)能够通过基座端面加工的卡槽,方便将光源棒导电锥(284)插入光源室(4)的光源室密封盖(18)的底面中心的固定卡槽中,联通导电并将光源棒(28)固定在光源室密封盖(18)下面；光源室密封盖(18)盖好时,光源棒(28)能够保持垂直光源室密封盖(18)倒置于光源腔(170)内；光源室密封盖(18)通过光源棒导电锥(284)的连结电线(25),与电器室(3)中电器相接通；在围绕光源灯(281)一侧180°旁边安装有一个焦点在光源灯(281)上的光源灯凹面镜(282)；光源灯(281)正对光源通道(171)在一条水平线上；一种全自动清洗离心光度计的使用方法包括如下步骤：第一步,光路准备：打开顶盖(10),根据实验检测物质的种类和数量,确定检测通道数,根据检测通道选择光源通道(171)、和检测样品匣(22)的数量一致的同一规格的光源罐(17)、离心罐(12)、离心罐盖(20)、和2个对应检测样品匣(22)数量的同规格、但直径不同的管口密封橡胶圈(30)；按照检测样品匣(22)上的顺时针编号,一一对应插入相同编号的检测样品匣槽中；然后取用2个管口数量规格一致的管口密封圆盖(301)密封住每个加液通气管(228)和废液排出管(229)的管口；根据分配在各个检测样品匣(22)编号的待检测物质所需单色光波长,在对应的顺时针相同编号光源通道(171)的滤光片槽(172)中插入选好的滤光片(174)；最后,按照左右对着全内反射通光管(29)的两端口,离心罐(12)检测样品匣(22)槽的1号编号与光源罐(17)光源通道(171)的1号编号相对；将离心罐(12)和光源罐(17)分别安装锁死固定在高速离心微电机轴(111)和光源微电机轴(191)上；第二步,电路准备：将安装好光源灯(281)的光源棒(28)插入光源室密封盖(18)固定,将连接电线(25)的光源室密封盖(18)盖上,封闭光源室；将安装好光敏二极管(230)的检测棒(23)插入检测密封盖(24)固定,盖上检测密封盖(24)；将连接电线(25)的转接器(240)插入盖上检测密封盖(24)与导电铜针(232)接通；光源室(4)和离心室(2)操作全部完成后,盖上顶盖(10)；打开设备电源,打开电路控制触摸屏(14),选择与检测样品匣(22)的数量一致的集成电路控制板(15)和电源控制器(16)的控制参数,打开光源控制软件,打开光源灯(281)；打开离心和检测触摸屏(13),选择事先录入系统的待检测物质的标准曲线和检测方法策略,在离心和检测触摸屏(13)按校准模式,离心电机室(1)的微型步进电机(113)的微型步进电机轴(114)左右小角度旋转缓慢升起,带动步进电机齿轮(115)升起并在摆动中与高速离心微电机(11)的高速离心齿轮(112)咬合,咬合后停止摆动；随后,微型步进电机(113)同光源室(4)的光源微电机(19),顺、逆时针相对小角度来回旋转,光敏二极管检测到光强最大时,微型步进电机(113)和光源微电机(19)将锁定初始位置；然后以这个初始位置开始,按圆周等分线逐个开始检测各个编号的检测样品匣(22)的比色管(226)的空白数据,清零；第三步,加样：打开顶盖(10),取走检测密封盖(24)；根据各检测样品匣(22)的分离需要,选择放置好过滤网(222)；向离心罐(12)各个编号的检测样品匣(22)的左储液槽(224)和右储液槽(225)定量加入需要反应的试剂,向加液槽(221)定量加入待分离检测试样液；加完试剂和待测样品液后,去掉1个加液通气管(228)管口密封橡胶圈(30),迅速将离心罐盖(20)中气液管(202)的管口与加液通气管(228)和废液排出管(229)的管口对齐,将离心罐盖(20)盖好锁紧,盖上离心室(2)的离心密封盖(27)；第四步,离心：打开离心和检测触摸屏(13)选择离心模式,离心电机室(1)的微型步进电机(113)的微型步进电机轴(114)缓慢下降,带动步进电机齿轮(115)下降,脱离与高速离心微电机(11)的高速离心齿轮(112)的咬合；根据实验检测参数设置各个电机的旋转参数,检查常闭型的微型三通电磁阀(203)未启用状态是通路全部关闭；通过离心和检测触摸屏(13)设定的好转速和时间,开始离心；加液槽(221)待分离检测试样溶液通过过滤网(222)离心过滤到过滤液分流槽(223)中,然后过滤的试样溶液被过滤液分流槽(223)的三角形底面分流到左储液槽(224)和右储液槽(225)中；微型三通电磁阀(203)关闭状态,过滤液滞留在左储液槽(224)和右储液槽(225)中,与准备时前期加入的试剂混合；通过离心和检测触摸屏(13)控制微型三通电磁阀(203)打开,加液通气管(228)通过气液管(202)、电磁阀多路通道(2021),电磁阀总进出口(2601),最后通过侧面机壳(9)上的离心室通气管(31)与大气相通；此时在左储液槽(224)和右储液槽(225)中混合的过滤液,会同时流入蛇形管(227)内,在蛇形管(227)向下流的过程中,充分混合反应,最后充满在比色管(226)中；第五步,检测：打开顶盖(10),拿走离心密封盖(27),去掉离心罐盖(20)；盖上第一步操作的检测密封盖(24)；将连接电线(25)的转接器(240)插入盖上检测密封盖(24)与导电铜针(232)接通电源；盖好顶盖(10)；在离心和检测触摸屏(13)按键确定前面选择好的待检测物质的标准曲线和检测方法；在电路控制触摸屏(14)打开光源控制软件,按下检测按键,光源灯(281)和光敏二极管(230)固定不动,离心罐(12)检测样品匣(22)与光源罐(17)光源通道(171)从1号编号开始,逐个一一相对；各个经过光源通道(171)滤光片(174)的单色光,对应穿过检测样品匣(22)的比色管(226)光强被检测并转化为电信号；检测持续时间为5s ～10s,重复2次到10次以后,循环检测采样数据结束,仪器根据早先保存的标准溶液的工作曲线自动计算浓度,并在离心和检测触摸屏(13)上显示；同时,通过电器室(3)中集成电路控制板(15)上的蓝牙模块将数据发送出去；第六步,结束清洗：检测完成,打开顶盖(10),拿走检测密封盖(24)；将离心罐盖(20)中的各个气液管(202)的管口与离心罐(12)各个编号的检测样品匣(22)的加液通气管(228)和废液排出管(229)的管口对齐,最后将离心罐盖(20)盖好锁紧,盖上离心室(2)的清洗密封盖(26)；离心罐盖(20)上的微型三通电磁阀(203)的电磁阀总进出口(2601)与清洗密封盖(26)顶上的清洗三通阀(260)连通；按照清洗三通阀(260)侧边2个阀门标记,分别固定插入来自清洗室(6)的清洗液管(613)和废液管(617),密闭锁紧；盖好顶盖(10),按离心和检测触摸屏(13)上的清洗键,微型三通电磁阀(203)初始状态是通道全关闭,此时每个检测样品匣(22)的废液排出管(229)与微型三通电磁阀(203)的连接通道照常关闭,清洗密封盖(26)的清洗三通阀(260)连接的废液管(617)通道照常关闭状态,按键指令通电同时打开了清洗三通阀(260)连接的清洗液管(613)通道、微型三通电磁阀(203)打开了连接加液通气管(228)的通道、清洗液瓶(611)瓶盖上的清洗液吸水微泵(612)启动；来自清洗三通阀(260)的清洗液通过加液通气管(228)加入到比色管(226),向上一直到清洗液的液面涨到加液槽(221),当液面到达加液槽(221)2/3的警戒位置,多通路液面感光报警器(201)报警,微型三通电磁阀(203)关闭连接加液通气管(228)的通道,打开废液排出管(229)的通道；于此同步清洗密封盖(26)的清洗三通阀(260)关闭清洗液管(613)通道,打开废液管(617)通道,随后废液回收瓶(615)瓶盖上的废液吸水微泵(616)启动,开始抽出清洗的废液；抽出废液完毕,再次关闭废液排出管(229)和废液管(617)的通道,再次循环以上过程清洗；根据设定的清洗次数如此反复循环清洗；清洗结束,依次关闭光源灯(281)、离心和检测触摸屏(13)、电路控制触摸屏(14)、设备电源；打开顶盖(10),拿开清洗密封盖(26),打开离心罐盖(20),取出检测样品匣(22)晾干备用；打开光源室密封盖(18)取出滤光片保存备用；最后各盖再依旧盖上,合上顶盖(10),等下次使用选择调整。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种综合机械化膏体充填工作面架后柔性半封闭隔离工艺
{Author}: 佘小广;曹建时;李靖锋;张苍龙;任亚平;黄侨;刘杨;史宁花;豆小雷;陈龙
{Author Address}: 210000 江苏省南京市浦口区浦东路20号
{Subsidiary Author}: 中煤科工集团南京设计研究院有限公司
{Date}: 2024-09-06
{Notes}: CN118601665A
{Abstract}: 本发明涉及机械化膏体充填技术领域,具体涉及一种综合机械化膏体充填工作面架后柔性半封闭隔离工艺,沿支架前顶梁铺设顶板高强隔离网,调整支架及隔离机构平直,对待充填区进行底板平整,在隔离机构下方开挖地沟,并在隔离机构之间挂封挡胶皮带,依次下调支架尾梁,尾梁处套接隔离袋尾梁袖套,袖套与顶板间加铺草毡,尾梁下部挂钩挂隔离袋吊带,控制支架尾梁升起紧贴顶板,并在进料管口处套入隔离袋进料管袖套,沿地沟铺设隔离袋,隔离袋与地沟底加铺草毡封堵,端头隔离后架与煤壁、侧向封堵机构与充填体的间隙采用木板封堵,以此实现待充填区有效隔离,提高隔离作业效率,降低隔离成本,达到矿井充填工作面采填平衡的效果。
{Subject}: 1.一种综合机械化膏体充填工作面架后柔性半封闭隔离工艺,其特征在于,包括如下步骤：随采煤工作面推进,沿支架前顶梁铺设顶板隔离网；当采煤工作面推进达到一个充填步距时,停止采煤,对待充填区进行检查,保证支架、待充填区顶板安全,调整支架及隔离机构平直；待充填区底板平整,升起隔离机构下部伸缩装置,在下方挖地沟,并在支架隔离机构之间挂封挡胶皮带；依次下调中部支架尾梁,尾梁处套接隔离袋袖套,袖套与顶板间加铺草毡；尾梁下部挂钩挂隔离袋吊带,控制支架尾梁升起紧贴顶板；在进料管口套入隔离袋进料管袖套,利用金属细丝缠绕捆绑；沿地沟铺设隔离袋,隔离袋与地沟底加铺草毡封堵,隔离袋之间重叠部涂强力胶水胶结。在端头隔离后架与煤壁、侧向封堵机构与充填体的间隙木板封堵,顶底铺设隔离布,顶部、地沟加塞草毡封堵,端头隔离布与中部隔离袋之间重叠部涂强力胶水胶结。对隔离工作检验合格后,隔离机构下部伸缩装置伸展至地沟底板处,完成待充填区有效隔离,开始注浆充填。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具备声光反馈功能的水位报警系统
{Author}: 房慎旭;秦汝玉;陆庆海;郝军;孙军涛;李国庆
{Author Address}: 277000 山东省枣庄市市中区西王庄乡宋楼村
{Subsidiary Author}: 枣庄市沃丰水泥有限公司
{Date}: 2024-09-06
{Notes}: CN118603237A
{Abstract}: 本发明涉及水位报警系统技术领域,且公开了一种具备声光反馈功能的水位报警系统,包括水位检测模块、集成电路芯片、继电器以及电源,所述水位检测模块的输出端与集成电路芯片的1-7脚电性连接。该具备声光反馈功能的水位报警系统,通过使用ULN2003集成电路芯片作为控制核心,将水位检测、信号处理和输出控制集成在一个芯片上,简化了电路设计,提高了系统的可靠性和稳定性,通过两个独立的继电器分别控制低水位和高水位报警,可以根据实际需求灵活设置报警阈值,提高了系统的适应性和准确性,且系统不仅可以通过继电器触点控制声光报警设备,还可以通过接口上传至控制系统,实现多重报警反馈,提高了报警的可见性和及时性。
{Subject}: 1.一种具备声光反馈功能的水位报警系统,包括水位检测模块、集成电路芯片、继电器以及电源,其特征在于：所述水位检测模块的输出端与集成电路芯片的1-7脚电性连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于IP复用测试向量压缩的测试方法、系统和设备
{Author}: 胡春媚;唐茜茜;刘胜;宋睿强;姜楠;鲁建壮;李晨;邹敏;刘必慰;袁珩洲
{Author Address}: 410073 湖南省长沙市开福区德雅路109号
{Subsidiary Author}: 中国人民解放军国防科技大学
{Date}: 2024-09-06
{Notes}: CN118376906B
{Abstract}: 本申请涉及基于IP复用测试向量压缩的测试方法、系统和设备,通过结合集成电路设计中IP复用越来越多的特点,结合深入研究并吸收广播扫描的设计思想,在设计阶段考虑IP的复用,将相同IP的输入扫描通道共享,在顶层通过广播的方式,对相同的IP施加相同的测试向量,对输出测试结果进行MOSR处理,在保证满足测试覆盖率不变的基础上,减少测试通道数和测试向量体积,解决了基于广播的压缩方案会降低测试覆盖率的问题,可以有效的判断芯片是否失效,压缩了输出扫描通道数量且减少了测试向量的位数,从而减少测试时间,提高测试效率。
{Subject}: 1.一种基于IP复用测试向量压缩的测试方法,其特征在于,包括步骤：使用测试激励生成工具生成待测芯片中一个IP模块的测试向量；使用集成电路仿真工具从所述待测芯片的顶层同一测试输入通道将所述测试向量广播到各相同IP模块中；将各IP模块的测试输出结果均经过在顶层设计中增加的多测试输出签名压缩电路进行判别处理,得到所述待测芯片的测试结果；所述判别处理包括判全0和判全1,所述测试结果用于指示所述待测芯片存在故障或者不存在故障。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装体及其制备方法
{Author}: 刘振东;于英英
{Author Address}: 264200 山东省威海市经济技术开发区综合保税区北区海南路16-1号
{Subsidiary Author}: 日月新半导体(威海)有限公司
{Date}: 2024-09-06
{Notes}: CN118380332B
{Abstract}: 本发明涉及一种集成电路封装体及其制备方法,涉及半导体技术领域,在本发明的集成电路封装体的制备方法中,对半导体晶圆进行切割之前,预先对半导体晶圆的背面进行氧离子注入工艺以在所述半导体晶圆的硅衬底内部形成含氧硅层,并对所述半导体晶圆进行高温退火处理,以使得所述含氧硅层转变为氧化硅层,进而通过掺杂处理使得所述硅衬底的背面变为高方阻区,该高方阻区位于所述氧化硅层上方,然后再形成键合金属层,通过上述工艺步骤,可以有效避免键合金属层与半导体晶圆之间产生电性接触,进而可以避免影响半导体芯片的工作稳定性。
{Subject}: 1.一种集成电路封装体的制备方法,其特征在于：所述集成电路封装体的制备方法包括以下步骤：提供一半导体晶圆,所述半导体晶圆包括硅衬底,将所述半导体晶圆置于一载板上,所述半导体晶圆的有源面朝向所述载板；接着对所述半导体晶圆的背面进行氧离子注入工艺,以在所述半导体晶圆的硅衬底内部形成含氧硅层,所述含氧硅层靠近所述半导体晶圆的背面；接着对所述半导体晶圆进行高温退火处理,以使得所述含氧硅层转变为氧化硅层；接着在所述半导体晶圆的背面沉积含有掺杂剂的绝缘层,所述掺杂剂的掺杂类型与所述硅衬底的背面所在的区域的掺杂类型相反,利用该掺杂剂对所述硅衬底的背面进行掺杂处理,使得所述硅衬底的背面变为高方阻区,该高方阻区位于所述氧化硅层上方,所述高方阻区的方阻值为5×10～3-6×10～(4 )Ω/□；接着在所述半导体晶圆的背面沉积金属材料,以形成键合金属层；接着对所述半导体晶圆进行切割处理,形成多个半导体芯片；将两个半导体芯片通过键合金属层键合在一起,形成堆叠模块；提供一封装基板,将所述堆叠模块设置在所述封装基板上,接着在所述封装基板上形成模塑层,接着在所述模塑层上形成重新分布层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路加工的精细焊接设备
{Author}: 韩团军
{Author Address}: 723001 陕西省汉中市汉台区东一环路1号
{Subsidiary Author}: 陕西理工大学
{Date}: 2024-09-06
{Notes}: CN118595653A
{Abstract}: 本发明公开了一种集成电路加工的精细焊接设备,包括：底座；U形架,U形架安装在所述底座的外表面两侧且其主体部分位于底座的上方；驱动调节结构,驱动调节结构安装在所述U形架的顶部及底部；散热焊头结构,散热焊头结构安装在所述驱动调节结构的底部,用于辅助焊接并散热；限位输送结构,限位输送结构安装在所述散热焊头结构的一侧,用于输送焊条并对其进行辅助限位,本发明可以在驱动调节结构的作用下,可以对焊接头的位置和焊接条的位置进行调节,进而使其可以位于恰当位置进行焊接,在散热焊头结构的作用下,可以对焊接完毕后的焊点进行辅助散热,进而使其可以凝固,进而避免焊点由于处于液态状态导致扩散。
{Subject}: 1.一种集成电路加工的精细焊接设备,其特征在于,包括：底座(1)；U形架(2),U形架(2)安装在所述底座(1)的外表面两侧且其主体部分位于底座(1)的上方；驱动调节结构(3),驱动调节结构(3)安装在所述U形架(2)的顶部及底部；散热焊头结构(4),散热焊头结构(4)安装在所述驱动调节结构(3)的底部,用于辅助焊接并散热；限位输送结构(5),限位输送结构(5)安装在所述散热焊头结构(4)的一侧,用于输送焊条并对其进行辅助限位；移动夹持结构(6),移动夹持结构(6)安装在所述底座(1)的顶部,用于对集成电路板等进行辅助夹持和移动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种间距可调整的差分通道信号读取装置
{Author}: 顾翼;彭子倩;郑锋;周厚平
{Author Address}: 430074 湖北省武汉市东湖新技术开发区凤凰产业园藏龙北路1号
{Subsidiary Author}: 中国船舶集团有限公司第七〇九研究所
{Date}: 2024-09-06
{Notes}: CN118604569A
{Abstract}: 本发明属于集成电路测试设备相关技术领域,公开了一种间距可调整的差分通道信号读取装置,其包括连接底座、位移台、射频探针、探针显示单元和信号转接器,其中两个位移台分别固定设置于连接底座上；两个射频探针各自安装在位移台上,可实现XYZ轴平面内的平移并用于测量集成电路差分信号的+端和－端；探针显示单元用于观测射频探针的位置及其针尖与被测对象的对接数据；信号转接器用于将芯片测试夹具的信号接口转换为探针所能读取的平面接口。通过本发明,可实现集成电路测试系统差分通道校准过程中的差分信号的读取且读取通路间距可任意调整,实现了不同封装夹具的快速兼容适配,克服了传统一体式双探针间距固定、难以适配不同规格夹具等问题。
{Subject}: 1.一种间距可调整的差分通道信号读取装置,该装置包括连接底座、两个位移台、两个射频探针、探针显示单元和信号转接器,其特征在于：所述连接底座呈水平面布置,两个所述位移台也即第一、第二位移台分别呈90°角固定设置于该连接底座上,并且其中第一位移台的X轴与第二位移台的X轴相互垂直,第一位移台的Y轴与第二位移台的Y轴相互垂直,同时两个所述位移台的X轴、Y轴和Z轴互相正交；两个所述射频探针也即第一、第二射频探针各自通过探针安装座安装在每个所述位移台上,其中各个探针安装座分别与对应的所述位移台的Z轴相固定,由此经由该位移台来驱动所述射频探针在XYZ轴坐标系内的平移；其中该第一射频探针用于测量集成电路差分信号的+端,该第二射频探针用于测量集成电路差分信号的－端；所述探针显示单元用于观测两个所述射频探针的位置及其针尖与被测对象的对接数据,由此对调整两个所述位移台的位移提供参照；所述信号转接器通过楔形突出部卡在测试夹具中以实现自紧固定,并用于保持对夹具信号断面的稳定接触连接,由此将夹具的信号传输到转接器上,便于探针连通信号链路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的功能安全测试方法、系统、装置及存储介质
{Author}: 徐金岭
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 地平线征程(上海)科技有限公司
{Date}: 2024-09-06
{Notes}: CN118604574A
{Abstract}: 公开了一种集成电路的功能安全测试方法、系统、装置及存储介质,涉及功能安全技术领域,该方法包括确定第一逻辑电路中各第一待测单元输出的第一测试数据和第二逻辑电路中对应的各第二待测单元输出的第二测试数据的一致性测试结果；基于一致性测试结果,确定集成电路的当前测试覆盖率；响应于当前测试覆盖率与目标测试覆盖率不满足预设数值关系,调整第一待测单元和第二待测单元,并基于得到的第一目标逻辑电路和第二目标逻辑电路,确定目标测试覆盖率对应的目标集成电路。本公开的技术方案通过调整第一逻辑电路中的第一测试单元和第二逻辑电路中的第二测试单元得到目标集成电路,设计较为简单,因此,能够有效地节约人力开发成本。
{Subject}: 1.一种集成电路的功能安全测试方法,其中,所述集成电路包括第一逻辑电路和用于对所述第一逻辑电路进行功能安全测试的第二逻辑电路,所述方法包括：确定所述第一逻辑电路中的至少一个第一待测单元和所述第二逻辑电路中与各所述第一待测单元对应的第二待测单元；对所述第一逻辑电路和所述第二逻辑电路进行功能安全测试,得到各所述第一待测单元输出的第一测试数据和对应的各所述第二待测单元输出的第二测试数据的一致性测试结果；基于所述一致性测试结果,确定所述集成电路的当前测试覆盖率；响应于所述当前测试覆盖率与目标测试覆盖率不满足预设数值关系,调整所述第一逻辑电路中的第一待测单元和所述第二逻辑电路中的第二待测单元,得到第一目标逻辑电路和第二目标逻辑电路；基于所述第一目标逻辑电路和所述第二目标逻辑电路,确定所述目标测试覆盖率对应的目标集成电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于两型集成电路的高精度数据采集控制板
{Author}: 潘庆国;袁大鹏;胡猛
{Author Address}: 241000 安徽省芜湖市湾里机场
{Subsidiary Author}: 国营芜湖机械厂
{Date}: 2024-09-06
{Notes}: CN118605262A
{Abstract}: 本发明涉及数据采集技术领域,具体为基于两型集成电路的高精度数据采集控制板,包括电源电路,用于确保控制板上其他各电路的稳定电源供应,具备安全保护功能；电源驱动电路,用于实现对两型集成电路平台的控制供电；继电器控制电路,用于控制电路周期性切换供电同时实现故障异常情况下的实时保护；特征参数采集电路,用于采集两型集成电路平台的特征参数；温度采集电路,用于采集实验环境温度数据。本发明确保了高稳定性和强安全性,实现了远程控制和稳定可靠的供电,继电器控制电路具备实时保护和远程控制功能,特征参数采集电路保证了高精度和稳定性,而温度采集电路则实现了准确可靠的远程监测。
{Subject}: 1.基于两型集成电路的高精度数据采集控制板,其特征在于：包括：电源电路,用于确保控制板上其他各电路的稳定电源供应,具备安全保护功能；电源驱动电路,用于实现对两型集成电路平台的控制供电；继电器控制电路,用于控制电路周期性切换供电同时实现故障异常情况下的实时保护；特征参数采集电路,用于采集两型集成电路平台的特征参数；温度采集电路,用于采集实验环境温度数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高压预稳压电路
{Author}: 张天舜
{Author Address}: 214153 江苏省无锡市惠山区钱藕路1号
{Subsidiary Author}: 江苏信息职业技术学院
{Date}: 2024-09-06
{Notes}: CN118605678A
{Abstract}: 本发明公开了一种高压预稳压电路,包括有自启动高压电流源、高压PMOS管HVMP0、低压PMOS管LVMP1、低压PMOS管LVMP2、高压NMOS管HVMN1、电阻R1、电阻R2、电容C0以及高压NMOS管HVMN0；所述自启动高压电流源利用负反馈结构以生成稳定的电流输出,该输出与外部高压电源值无关,并用于驱动所述高压PMOS管HVMP0；所述负反馈结构包括有高压PMOS管HVMP3、高压PMOS管HVMP4、高压NMOS管HVMN2、高压NMOS管HVMN3以及电阻R3。本发明可以改进采用传统高压预稳压电路时,电路功耗随外部高压电源电压值增大而增大,高压预稳压输出电压温度系数较高,且与工艺相关性较大的问题,在工业级或车用芯片外部高压电压变化较大,对电路的可靠性要求较高的场合下,具有明显的技术优势和经济效益。
{Subject}: 1.一种高压预稳压电路,其特征在于,包括有自启动高压电流源、高压PMOS管HVMP0、低压PMOS管LVMP1、低压PMOS管LVMP2、高压NMOS管HVMN1、电阻R1、电阻R2、电容C0以及高压NMOS管HVMN0；所述自启动高压电流源的电源输入端与外部高压电源相连,地端与电路地相连,输出端与高压PMOS管HVMPO的栅端相连；所述高压PMOS管HVMP0的栅端与自启动高压电流源的输出端相连,源端与外部高压电源相连,漏端与电阻R2的一端,以及低压PMOS管LVMP1的源端相连；所述低压PMOS管LVMP1的源端与电阻R2的一端,以及高压PMOS管HVMP0的漏端相连,自身的栅端与漏端短接,并与低压PMOS管LVMP2的源端相连；所述低压PMOS管LVMP2的栅端与漏端短接,并与电阻R1的一端相连；所述电阻R1的另一端与高压NMOS管HVMN1的栅端和漏端相连；所述高压NMOS管HVMN1的栅端和漏端短接,源端接地；所述电阻R2的另一端与电容C0的一端,以及高压NMOS管HVMN0的栅端相连；所述电容C0的一端与电阻R2,以及高压NMOS管HVMN0的栅端相连,另一端接地；所述高压NMOS管HVMN0的源端与外部高压电源相连,漏端作为高压预稳压电压的输出端；所述自启动高压电流源利用负反馈结构以生成稳定的电流输出,该输出与外部高压电源值无关,并用于驱动所述高压PMOS管HVMP0；所述负反馈结构包括有高压PMOS管HVMP3、高压PMOS管HVMP4、高压NMOS管HVMN2、高压NMOS管HVMN3以及电阻R3；所述高压PMOS管HVMP3的源端与外部高压电源相连,栅端与高压PMOS管HVMP4的栅端和漏端相连,漏端与高压NMOS管HVMN2的漏端,以及高压NMOS管HVMN3的栅端相连；所述高压PMOS管HVMP4的源端与外部高压电源相连,自身的栅端和漏端短接,并与高压PMOS管HVMP3的栅端和高压NMOS管HVMN3的漏端相连；所述高压NMOS管HVMN2的栅端与高压NMOS管HVMN3的源端和电阻R3的一端相连,源端与地相连,漏端与高压PMOS管HVMP3的漏端和高压NMOS管HVMN3的栅端相连；所述高压NMOS管HVMN3的栅端与高压NMOS管HVMN2的漏端相连,源端与电阻R3的一端和高压NMOS管HVMN2的栅端相连,漏端与高压PMOS管HVMP4的栅端和漏端相连；所述电阻R3的另一端接地。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多操作系统之间的数据存取方法及装置
{Author}: 施智鹏
{Author Address}: 310000 浙江省杭州市滨江区西兴街道丹枫路399号2号楼B楼7层
{Subsidiary Author}: 地平线征程(杭州)科技有限公司
{Date}: 2024-09-06
{Notes}: CN118606075A
{Abstract}: 公开了一种多操作系统之间的数据存取方法及装置,涉及集成电路技术领域,该方法包括通过第一操作系统在第二操作系统可访问的第一内存空间中写入第一待传输数据,并生成第一指示信息；第一指示信息用于指示第一内存空间中存储有第二操作系统可读取的数据；基于虚拟化接口传输层的邮箱驱动,通过第一操作系统向所述第二操作系统传输第一指示信息；响应于第一指示信息,通过第二操作系统在所述第一内存空间读取第一待传输数据。本公开的技术方案通过对多个操作系统的传输层进行改进,能够在不存在hypervisor的情况下,通过虚拟化接口传输层的邮箱驱动实现第一操作系统和第二操作系统之间的数据通信。
{Subject}: 1.一种多操作系统之间的数据存取方法,包括：通过第一操作系统在第二操作系统可访问的第一内存空间中写入第一待传输数据,并生成第一指示信息；所述第一指示信息用于指示所述第一内存空间中存储有所述第二操作系统可读取的数据；基于虚拟化接口传输层的邮箱驱动,通过所述第一操作系统向所述第二操作系统传输所述第一指示信息；响应于所述第一指示信息,通过所述第二操作系统在所述第一内存空间读取所述第一待传输数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路电子标识用自动化设计电路及方法
{Author}: 刘才强;杨靓;郑璐;颜伟;李俊玲;缑昱萍;邹斐;李海松
{Author Address}: 710065 陕西省西安市雁塔区太白南路198号
{Subsidiary Author}: 西安微电子技术研究所
{Date}: 2024-09-06
{Notes}: CN118606129A
{Abstract}: 本发明公开了一种集成电路电子标识用自动化设计电路,本电路包括TAP控制器、可编程控制器和可编程器件,可编程器件用于存储集成电路的电子标识信息,通过TAP控制器生成并输出智能电子标识指令,再利用可编程控制器根据接收到的智能电子标识指令对可编程器件进行控制和访问,以擦除、编程或读取电子标识信息,通过读取可编程器件中的电子标识信息,能够实现集成电路的产品全周期追溯和分析；采用本电路能够将集成电路进行唯一化标记,从而对电路生命周期信息进行记录和分析,任何一个电路在后续任何一个环节出了故障,都可以通过电路唯一的电子ID标识,找到该电路在之前流程中的数据信息,有助于追查和分析定位故障原因,从而更快更好地解决问题。
{Subject}: 1.一种集成电路电子标识用自动化设计电路,其特征在于,包括TAP控制器、可编程控制器和至少一个可编程器件；所述TAP控制器用于生成并输出智能电子标识指令；所述可编程控制器用于根据接收到的智能电子标识指令对可编程器件进行控制和访问,以擦除、编程或读取电子标识信息；所述可编程器件用于存储集成电路的电子标识信息,通过读取所述电子标识信息能够实现集成电路的产品全周期追溯和分析。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于Wiener过程的两型集成电路剩余寿命预测方法
{Author}: 潘庆国;周璐;项卓
{Author Address}: 241000 安徽省芜湖市湾里机场
{Subsidiary Author}: 国营芜湖机械厂
{Date}: 2024-09-06
{Notes}: CN118607421A
{Abstract}: 本发明涉及两型集成电路剩余寿命预测技术领域,具体为基于Wiener过程的两型集成电路剩余寿命预测方法,包括以下步骤：(1)基于扩展卡尔曼滤波对系统状态的估计；(2)拟合Wiener过程来模拟系统的退化趋势。本发明通过故障数据量要求低,与神经网络算法需要大量的测试数据进行训练不同,即使在试验样本容量不足的情况下,它也能够适应不同的退化趋势和速率,对多数退化场景提供较为准确的预测。此外与神经网络计算相比,本发明具有较小的计算量,计算时间短。本发明具有学习功能,随着经验数据的积累,对剩余寿命的预测会变得更加准确,从而提高了整个预测系统的可靠性。
{Subject}: 1.基于Wiener过程的两型集成电路剩余寿命预测方法,其特征在于：包括以下步骤：(1)基于扩展卡尔曼滤波对系统状态的估计：首先,利用经验模型建立系统状态空间方程,描述系统状态随时间的演变,其次,引入扩展卡尔曼滤波器,通过将非线性动态模型进行线性化,并结合实际观测数据,实现对系统状态的估计；(2)拟合Wiener过程来模拟系统的退化趋势：利用扩展卡尔曼滤波得到的状态数据,通过拟合Wiener过程来模拟系统的退化趋势,并据此预测剩余寿命的分布及其可靠性指标。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路检测方法、装置和计算机设备
{Author}: 赵玥;罗军;王之哲;张秋镇;朱青山
{Author Address}: 511370 广东省广州市增城区朱村街朱村大道西78号
{Subsidiary Author}: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
{Date}: 2024-09-06
{Notes}: CN118608499A
{Abstract}: 本申请涉及一种集成电路检测方法、装置和计算机设备。所述方法包括：基于图像分割模型,分别对各待检测图像进行图像分割处理,得到各待检测图像对应的分割图像；提高了图像分割的效率；其中,各待检测图像为包含待检测集成电路的内部标志的待检测图像和包含待检测集成电路的外部标志的待检测图像,各分割图像为包含内部标志的分割图像和包含外部标志的分割图像；然后对每一待检测图像和待检测图像对应的分割图像进行像素运算,得到每一待检测图像对应的目标图像；并根据各目标图像之间的距离,确定待检测集成电路的篡改检测结果。如此,可以高效的确定待检测集成电路的篡改检测结果,进而提高集成电路检测的检测效率。
{Subject}: 1.一种集成电路检测方法,其特征在于,所述方法包括：基于图像分割模型,分别对各待检测图像进行图像分割处理,得到各待检测图像对应的分割图像；其中,各待检测图像为包含待检测集成电路的内部标志的待检测图像和包含所述待检测集成电路的外部标志的待检测图像,各分割图像为包含内部标志的分割图像和包含外部标志的分割图像；对每一待检测图像和所述待检测图像对应的分割图像进行像素运算,得到每一待检测图像对应的目标图像；根据各目标图像之间的距离,确定所述待检测集成电路的篡改检测结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 新型集成电路封装方法
{Author}: 周猛
{Author Address}: 215000 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2024-09-06
{Notes}: CN118610104A
{Abstract}: 本发明公开了集成电路封装领域的新型集成电路封装方法,包括：S1、准备铜块、蓝膜、铜块整合模组；S2、将所述蓝膜贴在铜块整合模组底部,将所述铜块置于铜块整合模组顶部,对所述铜块整合模组通电,让所述铜块置于铜块整合模组的预设圆孔内；S3、通过AOI扫描所述铜块整合模组,当铜块置孔率＞99％,通过检测；通过保压Tooling在所述铜块整合模组上对铜块施加固定压力,去除所述铜块整合模组,使所述铜块保留在蓝膜上；S4、在基板/载板上均匀涂抹锡膏,用刺晶方式把所述铜块逐个压入基板/载板上的锡膏中,经过回流焊,锡膏融化后固化,把所述铜块焊接在基板/载板上。本发明金属块的宽高比可以做到0.5-3,还可以使用各种纯金属或金属合金作为焊接材料。
{Subject}: 1.新型集成电路封装方法,其特征在于：所述封装方法包括如下步骤：S1、准备铜块、蓝膜、铜块整合模组；S2、将所述蓝膜贴在铜块整合模组底部,将所述铜块置于铜块整合模组顶部,对所述铜块整合模组通电,让所述铜块置于铜块整合模组的预设圆孔内；S3、通过AOI扫描所述铜块整合模组,当铜块置孔率＞99％,通过检测；通过保压Tooling在所述铜块整合模组上对铜块施加固定压力,然后去除所述铜块整合模组,使所述铜块保留在蓝膜上；S4、在基板/载板上均匀涂抹锡膏,用刺晶方式把所述铜块逐个压入基板/载板上的锡膏中,经过回流焊,锡膏融化后固化,把所述铜块焊接在基板/载板上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路凸块制造工艺及方法
{Author}: 凌坚
{Author Address}: 215024 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2024-09-06
{Notes}: CN118610105A
{Abstract}: 本发明提出的一种集成电路凸块制造工艺及方法,通过创新的双层凸块堆叠技术,来实现节约金用量,第一次电镀形成凸块的基础层,其高度达到需求高度的1/2至2/3,而面积保持不变；第二次电镀则进一步增加凸块的高度,达到需求高度的1/3至1/2,同时减小凸块的面积至需求面积的1/2至2/3,这种双层堆叠的方式不仅保持了凸块的整体性能,而且通过减少金材料的使用量,实现了成本的有效节约,采用本发明的方法可以节约封装金用量10％-25％,显著降低了IC封装的成本,提高了产品的市场竞争力,此外,本发明的方法还具有工艺简单、操作方便、易于规模化生产等优点,非常适合应用于RFID IC等后端凸块封装领域,具有良好的应用前景和商业价值。
{Subject}: 1.一种集成电路凸块制造工艺及方法,其特征在于：包括如下步骤：S1、UBM沉积：在晶圆表面先沉积TiW层,再沉积Au层；S2、第一次光阻涂布：在Au层上涂布光刻胶；S3、第一层曝光：将掩膜上的图案通过紫外光曝光到光刻胶上；S4、第一次显影：去除未曝光的光刻胶,形成凸块图案；S5、光阻固化：通过热处理使光刻胶硬化,增强光阻的结合力；S6、第一次电镀：进行第一次电镀形成凸块,所述第一次电镀形成凸块的高度为需求高度的1/2-2/3,所述一次电镀凸块的面积与需求面积相同；S7、第一次去胶：除去光刻胶,露出未被焊料覆盖的UBM层；S8、第二次光阻涂布：在Au层和凸块上涂布光刻胶；S9、第二层曝光：再次曝光以形成更精细的凸块图案；S10、第二次显影：去除第二次光刻胶的未曝光部分,进一步细化凸块图案；S11、光阻再次固化：再次硬化光刻胶；S12、第二次电镀：进行第二次电镀凸块,所述第二次电镀形成的凸块的高度为需求高度的1/3-1/2,所述第二次电镀凸块的面积为需求面积的1/2-2/3；S13、第二次去胶：再次除去光刻胶,露出未被焊料覆盖的UBM层；S14、Au蚀刻：去除多余的Au层；S15、TiW蚀刻：去除多余的TiW层；S16、退火：释放凸块应力,并使凸块硬度达到需求。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种带电弧识别和电流识别的安全智能插座电路
{Author}: 吴杰华;李昭强;李艺海;卢兆良
{Author Address}: 528000 广东省佛山市顺德区陈村镇赤花居民委员会环镇路17号
{Subsidiary Author}: 昇辉控股有限公司
{Date}: 2024-09-06
{Notes}: CN118610993A
{Abstract}: 本发明公开一种带电弧识别和电流识别的安全智能插座电路,包括电源转换电路、电弧检测MCU电路、电弧检测电路、电能计量MCU电路、电流识别电路带继电器控制电路,提供电弧识别和电流识别带继电器控制的智能插座应用电路,融合了电弧识别检测和电流识别检测技术,检测到线路上的电弧或电流过载情况发生时,智能插座会自动控制继电器,关闭后续的电路的输出,保障因电弧或电流过载情况下。可以准确的识别出线路上的电弧和电流过载情况的发生,同时还可以自由设定最大电流的阈值,在线路发生电弧和电流超过大电流的阈值的情况,智能插座会主动关闭继电器输出,保障因电弧和电流过载造成的电击和用电器造成的火灾。
{Subject}: 1.一种带电弧识别和电流识别的安全智能插座电路,其特征在于：该电路由五部分组成,包括电源转换电路、电弧检测MCU电路、电弧检测电路、电能计量MCU电路、电流识别电路带继电器控制电路,提供电弧识别和电流识别带继电器控制的智能插座应用电路,融合了电弧识别检测和电流识别检测技术,检测到线路上的电弧或电流过载情况发生时,智能插座会自动控制继电器,关闭后续的电路的输出,保障因电弧或电流过载情况下,引起电线短路、电器起火等安全隐患。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路滤波器封装工艺
{Author}: 崔军
{Author Address}: 215000 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2024-09-06
{Notes}: CN118611611A
{Abstract}: 本发明公开了集成电路封装技术领域的集成电路滤波器封装工艺,所述封装工艺包括如下步骤：S1、晶圆来料检测；S2、晶圆植球；S3、晶圆贴膜；S4、晶圆切割；S5、等离子清洗；S6、超声波焊接；S7、等离子清洗；S8、层压胶膜；S9、固化；S10、等离子清洗；S11、转移模塑；S12、固化；S13、镭射正印；S14、切单。本发明通过转移模塑的作业方式,实现了滤波器的封装,封装过程中实行高强度膜搭配层压过程的特殊工艺控制,然后由转移模塑完成封装材料与基板的完全贴合及封装,是一种新型的封装解决方案,成功实现了成本节约,提高了产品的核心竞争力。
{Subject}: 1.集成电路滤波器封装工艺,其特征在于：所述封装工艺包括如下步骤：S1、晶圆来料检测；S2、晶圆植球：在晶圆表面植金球,建立起芯片与外部电路的电气连接；S3、晶圆贴膜：在晶圆背面粘贴保护膜,为后续晶圆切割做准备；S4、晶圆切割：将晶圆切割成单个芯片,为下一步的封装做准备；S5、等离子清洗：切割后的芯片表面可能会有切割液和碎屑,通过等离子体处理可以有效去除这些污染物,并活化芯片表面,增强后续塑封材料的粘接性能；S6、超声波焊接：在芯片的金属焊盘上使用超声波能量进行焊接,将芯片与封装基板或载具上的焊盘连接起来；S7、等离子清洗：再次使用等离子体清洗芯片表面,去除超声波焊接过程中可能产生的污染物,确保塑封材料与芯片的清洁接触；S8、层压胶膜：在已焊接芯片的基板或载具上,层压胶膜,保护芯片及金球,所述层压胶膜为预层压覆膜,而不是完全压膜；S9、固化：在高温炉中对封装体进行后固化处理,以确保胶膜完全固化,提高封装的稳定性和可靠性；S10、等离子清洗：对封装后的芯片进行最终的等离子体表面处理,以改善其表面特性,提高封装体的耐环境性能；S11、转移模塑：通过转移模塑工艺使封装体完成塑封；S12、固化：将封装体放入高温炉中进行固化,增强封装体的结构强度；S13、镭射正印：使用激光技术在封装体上标记产品信息,如型号、批次号等,以便于产品追踪和管理；S14、切单：将镭射正印后的封装体切割成单独的单元,以便于单个芯片的分拣和包装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 纳米工艺低漏电静电放电箝位电路
{Author}: 张伟;刘俊杰;钟宇;赵欣雅
{Author Address}: 511466 广东省广州市南沙区南沙街进港大道8号1108房
{Subsidiary Author}: 芯峰科技(广州)有限公司;芯峰电子科技(广州)有限公司;芯峰科技(嘉兴)有限公司
{Date}: 2024-09-03
{Notes}: CN118249304B
{Abstract}: 本发明涉及集成电路技术领域,尤其涉及一种纳米工艺低漏电静电放电箝位电路,包括电源管脚、接地管脚、第一控制网络、第二控制网络、第三控制网络、反相器、触发电路和箝位晶闸管；反相器包括依次连接的第二NMOS晶体管和第三PMOS晶体管,触发电路连接于所述第二NMOS晶体管和所述第三PMOS晶体管的交点,箝位晶闸管连接所述触发电路；所述第一控制网络与所述第二控制网络连接,所述第一控制网络用于感应静电放电事件,并为第二控制网络提供偏压；第二控制网络与所述第二NMOS晶体管的栅极连接,为其提供偏压；所述第三控制网络与所述第三PMOS晶体管的栅极连接,所述第三控制网络用于感应静电放电事件,并为第三PMOS晶体管提供偏压。本发明可以减小静态漏电。
{Subject}: 1.一种纳米工艺低漏电静电放电箝位电路,其特征在于,包括电源管脚、接地管脚、第一控制网络、第二控制网络、第三控制网络、反相器、触发电路和箝位晶闸管；所述电源管脚用于连接电源以提供电源电压VDD；所述接地管脚用于提供地电平VSS；所述反相器包括依次连接的第二NMOS晶体管和第三PMOS晶体管,所述触发电路连接于所述第二NMOS晶体管和所述第三PMOS晶体管的交点,所述箝位晶闸管连接所述触发电路；所述第一控制网络与所述第二控制网络连接,所述第一控制网络用于感应静电放电事件,并在正常工作时为第二控制网络提供偏压；所述第二控制网络与所述第二NMOS晶体管的栅极连接,所述第二控制网络用于为所述第二NMOS晶体管提供偏压；所述第三控制网络与所述第三PMOS晶体管的栅极连接,所述第三控制网络用于感应静电放电事件,并在正常工作时为第三PMOS晶体管提供偏压；所述第一控制网络包括第一电容和第一PMOS管,所述第一电容的第一端连接所述接地管脚,所述第一电容的第二端连接所述第一PMOS管的漏极,第一PMOS晶体管的源极与栅极连接,且均连接电源管脚；所述第二控制网络包括第一NMOS晶体管、由至少一个电容组成的电容单元,所述第一NMOS晶体管的栅极与所述第一电容的第二端连接,所述第一NMOS晶体管的源极与接地管脚连接,所述第一NMOS晶体管的漏极与电容单元连接,并与所述第二NMOS晶体管的栅极连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种2.5D封装测试集成电路、测试方法及封装方法
{Author}: 王新军;马晓波
{Author Address}: 412000 湖南省株洲市石峰区云霞大道686号
{Subsidiary Author}: 湖南越摩先进半导体有限公司
{Date}: 2024-09-03
{Notes}: CN118299368B
{Abstract}: 本发明提出一种2.5D封装测试集成电路、测试方法及封装方法。利用本发明提出的技术方案,可以对中介层上和芯片起到连接作用的关键信号点是否通路进行有效检测,并且在检测完毕判断合格后可以直接进行后续的封装,并不影响芯片封装后各个信号引脚的原有功能和电路结构,在保证检测效率和准确度的同时还可以提高最终封装的良率以及效率。
{Subject}: 1.一种2.5D封装测试集成电路,包括中介层(1),所述中介层(1)上下表面蚀刻电路,还包括用于电连接上下表面信号点的过孔(13),其特征在于,中介层(1)划分为待测信号区(11)和测试区(12),其中待测信号区(11)中具有信号点A-n,信号点A-n通过中介层(1)表面蚀刻电路分别映射连接至测试区(12)的信号映射点B-n,信号点A-n被中介层(1)的过孔(13)映射至中介层(1)下表面的探针点C-n,所述的探针点C-n通过中介层(1)下表面蚀刻电路并通过过孔(13)映射至中介层(1)上表面的探针映射点D-n,其中n为大于1的自然数；在测试区(12)上表面连接有测试芯片(2),测试芯片(2)下表面具有和中介层(1)的过孔(13)耦合连接的导电部(21),导电部(21)和测试芯片(2)上表面之间通过硅通孔(22)连接；导电部(21)和信号映射点B-n或者探针映射点D-n耦合连接,当在测试芯片(2)上表面将信号映射点B-n进行短接或者将探针映射点D-n和信号映射点B-(n+1)短接时,在探针点C-n、信号点A-n、信号映射点B-n之间形成测试回路；所述的信号点A-n均通过中介层(1)上表面蚀刻电路分别映射连接至测试区(12)的信号映射点B-n；所述测试芯片(2)上表面具有导电层(23),信号映射点B-n或者探针映射点D-n被导电部(21)映射至导电层(23)后短接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体集成电路测试系统
{Author}: 曲虹亮
{Author Address}: 518000 广东省深圳市宝安区石岩街道塘头社区宏发科技工业园G栋四楼、H2栋三楼
{Subsidiary Author}: 深圳市晶凯电子技术有限公司
{Date}: 2024-09-03
{Notes}: CN118330447B
{Abstract}: 本发明涉及半导体技术领域,具体涉及一种半导体集成电路测试系统,包括EMI和RFI滤波补偿模块：使用主动噪声控制ANC或适应性噪声消除ANE的适应性滤波技术,对实际接收包含EMI和RFI信号的测试数据进行滤波处理以减少干扰后,输出滤波后的测试数据并传输至神经网络预测校准模块中；本发明通过设置EMI和RFI滤波补偿模块、环境参数调控模块和待测位置检测误差补正模块,综合的避免测试过程中的电磁干扰或射频干扰的影响、测试环境的不稳定影响和测试位置误差影响的问题,实现了有效滤波能够降低干扰的测量结果,提高测量数据的准确性,实现了实时调控温度、湿度的环境参数的功能,确保了测试环境的稳定性。
{Subject}: 1.一种半导体集成电路测试系统,其特征在于,包括EMI和RFI滤波补偿模块：使用主动噪声控制ANC或适应性噪声消除ANE的适应性滤波技术,对实际接收包含EMI和RFI信号的测试数据进行滤波处理以减少干扰后,输出滤波后的测试数据并传输至神经网络预测校准模块中；环境参数调控模块：从智能传感器接收温度、湿度的环境参数数据,并根据环境参数数据,使用PID控制算法来调整温度和湿度,以调节测试环境,得到恒定环境状态数据,并将恒定环境状态数据传输到神经网络预测校准模块中；所述PID控制算法调整环境参数数据的步骤如下：从智能传感器实时采集半导体集成电路在测试过程中的实际温度、湿度的环境参数数据,标定为,并设定半导体集成电路的适宜测试环境中的温度和湿度的目标值,标定为；计算实际环境参数数据与设定的目标值之间的偏差,则偏差的计算公式为,式中,表示为实际环境参数数据与设定的目标值之间的偏差结果,表示为目标值中温度与实际环境参数温度之间差值的绝对值,表示为目标值中湿度与实际环境参数湿度之间差值的绝对值；根据偏差结果计算出PID控制动作,包括比例、积分和微分的三个部分,分别标定为,则PID控制量的计算公式为,式中,表示为PID控制量,分别表示为比例、积分、微分的增益值,表示为时间步,表示为在时间步时的偏差结果；根据PID控制量来调整加热器或冷却器、加湿器或干燥器的输出功率控制元件,动态调控温度和湿度的数据,使得调控后的环境参数向目标值趋近；所述恒定环境状态数据的获取逻辑如下：通过调节PID控制量,使得偏差结果趋近于零,当环境状态数据达到一个稳态点时,通过智能传感器持续采集环境参数数据,获取恒定的环境状态数据；则恒定的环境状态数据的计算公式为,式中,表示为恒定的环境状态数据,表示为在时刻智能传感器实时采集的环境参数数据,表示为无限接近于符号；待测位置检测误差补正模块：从智能传感器采集测试点受到振动影响的动态机械位置数据点信号,使用梯度下降优化算法,校正测试位置的误差,以获取补正后的精确测试位置信号,并将精确测试位置信号传输到神经网络预测校准模块中；所述梯度下降优化算法对测试位置的误差校正步骤如下：利用智能传感器采集测试仪器对半导体集成电路当前时刻的测试点位置信号、标定为,并设定一个理想测试的位置信号为；根据当前时刻的测试点位置信号和理想测试的位置信号之间,设置误差函数、标定为,则误差函数的计算公式为,式中,表示为当前时刻的测试点位置信号和理想测试的位置信号之间的误差值,表示为位置信号中轴坐标点的差值,表示为位置信号中轴坐标点的差值；选择时刻的初始测试点的位置信号,结合当前时刻的测试点位置信号,计算误差函数的梯度、标定为,则梯度的计算公式为,且,式中,表示为当前时刻的测试点位置信号到时刻的初始测试点的位置信号的误差值,表示为初始时刻到当前时刻的时间段；使用梯度下降算法更新测试点的位置信号来减少误差,则更新测试点位置信号的计算公式为,式中,表示为下一时刻的更新计算后的位置信号,表示为学习率；重复计算梯度值和更新测试点的位置信号步骤,直到达到最大迭代次数；精确测试位置信号的获取逻辑如下：通过梯度下降算法,不断地更新测试点位置,以减少误差函数值；根据误差值迭代计算减小而进行分析,检查测试点位置的更新是否经过最大迭代次数至稳定状态；当误差随着迭代计算降到可接受范围内,即时,则更新后的测试点位置视为精确位置,并输出更新后的精确测试位置信号、标定为；测试参数采集处理模块：接收EMI和RFI滤波补偿模块进行滤波处理后的测试数据,环境参数调控模块进行环境参数调控后的恒定环境状态数据,以及待测位置检测误差补正模块进行位置误差补正后的精确测试位置信号,并使用特征提取和数据标准化算法进行预处理,获得预处理后的测试参数信号,再传输至神经网络预测校准模块中；神经网络预测校准模块：接收测试参数采集处理模块进行处理后的测试参数信号,使用循环神经网络RNN模型对测试参数信号进行预测和校准,获得故障隐患信号,并将故障隐患信号传输至分析诊断故障响应模块中；分析诊断故障响应模块：接收神经网络预测校准模块中预测后的故障隐患信号,建立机器学习诊断模型,根据故障隐患信号进行分析和诊断,并生成诊断报告和相应的响应措施,反馈给操作员进行预警响应。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 时钟路径分析方法、装置、电子设备、存储介质及计算机程序产品
{Author}: 徐浩丰
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2024-09-03
{Notes}: CN118332988B
{Abstract}: 本申请提供一种时钟路径分析方法、装置、电子设备、存储介质及计算机程序产品,涉及集成电路技术领域。所述方法包括：根据目标集成电路的时钟信息,确定目标集成电路的各个实际时钟源及其提供的至少一个时钟信号；创建索引表,索引表初始包括与各个实际时钟源一一对应的数据记录及每条数据记录的索引值,每个实际时钟源对应的数据记录内部包括：该实际时钟源的标识及其提供的至少一个时钟信号的标识和时钟极性；根据索引表对目标集成电路进行时钟路径分析,得到分析结果,分析结果包括：目标集成电路中用于传输时钟信号的各条线网所对应的数据记录的索引值和信号翻转信息。根据本申请,能够在进行时钟路径分析时避免重复分析、减少数据存储量。
{Subject}: 1.一种时钟路径分析方法,其特征在于,包括：根据目标集成电路的时钟信息,确定所述目标集成电路的各个实际时钟源及其提供的至少一个时钟信号；创建索引表,其中,所述索引表初始包括与所述各个实际时钟源一一对应的数据记录及每条数据记录的索引值,每个实际时钟源对应的数据记录内部包括：该实际时钟源的标识及其提供的至少一个时钟信号的标识和时钟极性；根据所述索引表,分别针对每个实际时钟源进行一次时钟路径分析,得到分析结果,其中,所述分析结果包括：所述目标集成电路中用于传输时钟信号的各条线网所对应的索引值和信号翻转信息；其中,所述根据所述索引表,分别针对每个实际时钟源进行一次时钟路径分析,得到分析结果的步骤包括：针对每个实际时钟源,从该实际时钟源开始沿信号传播方向出发,每经过一条线网,如果该线网未被记录过,则记录该线网对应的索引值和信号翻转信息；如果该线网已被记录过,则结束针对该实际时钟源的时钟路径分析。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种液晶显示屏以及长条形液晶显示屏的制备方法
{Author}: 王文雷
{Author Address}: 518000 广东省深圳市光明区马田街道合水口社区第五工业区第5A栋301
{Subsidiary Author}: 深圳市华阳显示有限公司
{Date}: 2024-09-03
{Notes}: CN118584713A
{Abstract}: 本发明公开了一种液晶显示屏以及长条形液晶显示屏的制备方法,属于液晶显示屏技术领域,针对了生产工艺过程较为繁琐不便于快速生产和无法根据生产需求进行相应生产的问题,包括根据生产需求,在TFT阵列基板上显示边界区域涂上相应规格的封边框胶,同时在封边框胶内部横向涂设透明导电条,根据实际需求设置一条或者两条,用于生产长条形显示屏；本发明通过在液晶显示屏的制备过程中,在将TFT阵列基板、彩膜基板对贴形成液晶盒时,增加一道工艺,将透明导电条设置于液晶盒内,从而形成相应的长条形区域,当需要生产长条形液晶显示屏时,则在成盒工艺完成后,通过设定的切割程序,能够根据透明导电条对液晶盒进行切割。
{Subject}: 1.一种液晶显示屏的制备方法,其特征在于：所述制备方法具体包括：S1、通过成膜、光刻和刻蚀三个步骤的薄膜图形化工艺制作TFT阵列基板(102)；S2、经过BM、R、G、B、PS共五次光刻,每次光刻都包含涂胶、曝光、显影三个步骤,以及一些必要的烘烤工序制作彩膜基板(101)；S3、将步骤S1和步骤S2中得到的TFT阵列基板(102)、彩膜基板(101)对贴形成液晶盒(3)；S4、需要将所述液晶盒切割成一个个的单元液晶盒(3),再经过点亮测试；S5、将得到的单元液晶盒(3)贴上偏光片、集成电路(5)、柔性印刷电路板(4),再与背光源装配到一起,得到所需的液晶显示屏。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于连续时间投影的集成电路仿真方法及装置
{Author}: 崔涛;郑伟英;刘勇;王一甲
{Author Address}: 100190 北京市海淀区中关村东路55号
{Subsidiary Author}: 中国科学院数学与系统科学研究院
{Date}: 2024-09-03
{Notes}: CN118586330A
{Abstract}: 本发明提供一种基于连续时间投影的集成电路仿真方法及装置,涉及集成电路EDA技术领域。所述方法包括：根据目标电路构建微分代数系统；在预设的仿真时长内,利用已构建的数值求解模型求解得到目标电路中确定节点的状态变量；恢复确定节点的状态变量波形；其中,数值求解模型的求解过程采用了连续时间投影方法和基于块克拉默法则的雅克比矩阵解耦,解耦得到的多个稀疏线性系统分配给多个并行的进程求解,各个进程的求解结果进行全局归约通信。相比传统低阶方法和高阶多步法而言,通过所述方法,本发明实现了任意高阶、高效率和高精度的非线性集成电路仿真,同样也适用于一般线性电路仿真,恢复出的节点波形具有了极高的精度。
{Subject}: 1.一种基于连续时间投影的集成电路仿真方法,其特征在于,所述方法包括：根据目标电路所需求解的状态变量满足的原始电路方程项构建微分代数系统；在预设的仿真时长内,利用已构建的数值求解模型求解得到所述目标电路中确定节点的状态变量；恢复确定节点的状态变量波形；其中,所述数值求解模型的求解过程为：读取微分代数系统,并将仿真时长划分为多个时间区间；求解利用勒让德多项式作为基函数对微分代数系统进行连续时间投影的多项式系数,每个时间区间对应一个多项式系数,所述多项式系数求解时,利用块克拉默法则进行投影后方程求解时所构造的雅克比矩阵的解耦,解耦得到的多个稀疏线性系统分配给多个并行的进程求解,各个进程的求解结果进行全局归约通信；根据所述多项式系数,得出状态变量的解。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于改进尺寸剪枝的模拟集成电路尺寸自动设计方法
{Author}: 唐希源;孔子琛;王源
{Author Address}: 100871 北京市海淀区颐和园路5号
{Subsidiary Author}: 北京大学
{Date}: 2024-09-03
{Notes}: CN118586341A
{Abstract}: 本发明公布了一种基于改进尺寸剪枝的模拟集成电路尺寸自动设计方法,通过构建多任务神经网络预测尺寸参数在多个PVT角下的性能指标,构建基于最近采样的剪枝策略进行尺寸剪枝；实现PVT鲁棒的模拟集成电路尺寸自动设计,提高尺寸预测剪枝的准确度,提升PVT鲁棒的模拟集成电路尺寸设计效率。
{Subject}: 1.一种模拟集成电路尺寸自动设计方法,其特征在于,包括构建多任务神经网络预测尺寸参数在多个PVT角下的性能指标和构建基于最近采样的剪枝策略进行尺寸剪枝,实现基于改进尺寸剪枝的模拟集成电路尺寸自动设计；包括如下步骤：A.根据集成电路尺寸设计任务生成初始数据集；初始数据集中的每一条数据包括集成电路尺寸参数、尺寸参数在各个PVT角下的性能指标、尺寸参数在各个PVT角下的品质因数、尺寸参数在所有PVT角下的品质因数之和；B.生成待采样的多组尺寸参数；C.进行基于最近采样的剪枝；包括：C1.将待采样的多组尺寸参数输入多任务神经网络,得到每组尺寸参数在各个PVT角下的品质因数的预测值；具体是将各项性能指标进行计算求和后得到一个单一标量值,即是该尺寸参数的品质因数；C2.根据C1中对品质因数的预测值,计算各组尺寸参数的预测的品质因数改善数量：预测品质因数改善数量PIN具体为：新采样的尺寸参数在某一PVT角下的品质因数优于该PVT角下的最近采样即出现品质因数改善的次数；D.根据尺寸参数的品质因数改善数量是否大于采样阈值,决定在此轮迭代中是否进行采样；D1.计算此轮迭代的采样阈值,包括：定义采样间隔和改善速度；采样间隔指每两次采样操作之间的时间间隔；改善速度为品质因数改善数量的期望除以采样间隔的期望；改善速度IS表示为：其中,IN为品质因数改善数量；SI为采样间隔；E表示计算期望值；其中,β表示采样阈值；k为PVT角总数；q表示有q个PVT角下的品质因数的预测结果为改善；表示数值为变量P-H表示单一PVT角下品质因数预测将要改善的概率,P-L表示单一PVT角下品质因数预测将要恶化的概率；I-H表示单一PVT角下品质因数预测将要改善时,实际采样后品质因数改善的期望减去恶化的期望,I-L表示品质因数预测将要恶化时,实际采样后品质因数改善的期望减去恶化的期望；对于给出的任意一组电路尺寸X,其满足采样条件的概率为P-β,对于给出的n组备选尺寸,至少有一个满足采样条件的概率为P-s；改善速度IS的唯一自变量是采样阈值β；计算得到采样阈值β,最终采样阈值表示为：其中,β-(sel)为每轮迭代中最终选择的采样阈值,是使得IS取到最大值时的采样阈值；argmax表示求函数的最大值点对应的自变量的值；D2.若C2步骤中存在一组尺寸参数的品质因数改善数量大于采样阈值,则选取具有最大品质因数改善数量的尺寸参数作为剪枝结果,结束剪枝并进入采样阶段；若不存在,则更新多任务神经网络权重,然后跳转至步骤B；E.采样阶段,通过对尺寸参数在所有PVT角下进行采样,得到达到目标性能指标的尺寸参数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路验证系统及方法、配置方法、电子设备及介质
{Author}: 吕亮
{Author Address}: 300392 天津市滨海新区华苑产业区海泰西路18号北2-204工业孵化-3-8
{Subsidiary Author}: 海光信息技术股份有限公司
{Date}: 2024-09-03
{Notes}: CN118586354A
{Abstract}: 一种集成电路验证系统及方法、配置方法、电子设备及介质。该集成电路验证系统包括接口模块,数据转换模块与内部模块,接口模块配置为与待验证集成电路及数据转换模块相通信；数据转换模块配置为与内部模块和接口模块相通信,从至少两种验证工作模式中选择一种配置验证环境,以用于对待验证集成电路进行验证,转换用于待验证集成电路验证的仿真验证数据；内部模块配置为通过数据转换模块及接口模块与待验证集成电路进行通信以对待验证集成电路进行验证。该集成电路验证系统能够支持多种验证环境对待验证集成电路进行验证,提高维护验证环境的效率,减少维护所需精力并缩短维护时间。
{Subject}: 1.一种集成电路验证系统,包括：接口模块,数据转换模块与内部模块,其中,所述接口模块配置为与待验证集成电路及所述数据转换模块相通信；所述数据转换模块配置为与所述内部模块和所述接口模块相通信,从至少两种验证工作模式中选择一种配置验证环境,以用于对所述待验证集成电路进行验证,转换用于所述待验证集成电路验证的仿真验证数据；所述内部模块配置为通过所述数据转换模块及所述接口模块与所述待验证集成电路进行通信以对所述待验证集成电路进行验证。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种自动键合夹具及其使用方法
{Author}: 陈炜东;张军;张瑶;史海林;方琦;闫旭;韩可;史凤
{Author Address}: 710065 陕西省西安市雁塔区太白南路198号
{Subsidiary Author}: 西安微电子技术研究所
{Date}: 2024-09-03
{Notes}: CN118588625A
{Abstract}: 本发明公开了一种自动键合夹具及其使用方法,属于集成电路自动化生产技术领域。包括固定连接在键合机的可升降工作台上的磁吸板和随键合机导轨运动的传输板；所述磁吸板上固定有加热板,所述加热板上设置有若干个真空吸附平台；所述加热板上方设置有固定连接在键合机导轨平台的压板架,所述压板架上连接有压板；所述传输板上设置有用于固定待加工电路的凹槽；所述键合机导轨设置在加热板和压板之间；当所述传输板携带待加工电路运动至加热板和压板之间时,所述键合机的可升降工作台升起,将所述待加工电路固定在加热板和压板之间,进行键合操作。换线时,仅需将磁吸固定的加热板和压板换成适配新的待加工电路的加热板和压板即可完成换线操作。
{Subject}: 1.一种自动键合夹具,其特征在于,包括固定连接在键合机的可升降工作台上的磁吸板(1)和随键合机导轨运动的传输板(16)；所述磁吸板(1)上固定有加热板(8),所述加热板(8)上设置有若干个真空吸附平台(10)；所述加热板(8)上方设置有固定连接在键合机导轨平台上的压板架(26),所述压板架(26)上连接有压板(20)；所述传输板(16)上设置有用于固定待加工电路(18)的凹槽；所述键合机导轨设置在加热板(8)和压板(20)之间；当所述传输板(16)携带待加工电路(18)运动至加热板(8)和压板(20)之间时,所述键合机的可升降工作台带动加热板(8)上升,将所述待加工电路(18)固定在加热板(8)和压板(20)之间,进行键合操作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: CMOS器件后段互连层及其制造方法
{Author}: 刘子霖;冯冰;孙少俊;黄鹏
{Author Address}: 214028 江苏省无锡市新吴区新洲路30号
{Subsidiary Author}: 华虹半导体(无锡)有限公司
{Date}: 2024-09-03
{Notes}: CN118588636A
{Abstract}: 本申请涉及半导体集成电路制造技术领域,具体涉及一种CMOS器件后段互连层及其制造方法。CMOS器件后段互连层制造方法包括以下步骤：提供CMOS器件结构,在所述CMOS器件结构上淀积形成介质阻挡层；在所述介质阻挡层上淀积形成第一绝缘介质层,所述第一绝缘介质层的介电常数小于二氧化硅的介电常数；采用氦等离子体对所述第一绝缘介质层的上表面进行轰击,将所述第一绝缘介质层中的碳元素轰击至所述第一绝缘介质层的上表面沉积形成含碳硬化层；在带有所述含碳硬化层的第一绝缘介质层上淀积形成第二绝缘介质层,所述第二绝缘介质层的介电常数大于二氧化硅的介电常数。该CMOS器件后段互连层及其制造方法制造出CMOS器件后段互连层。
{Subject}: 1.一种CMOS器件后段互连层制造方法,其特征在于,所述CMOS器件后段互连层制造方法包括以下步骤：提供CMOS器件结构,在所述CMOS器件结构上淀积形成介质阻挡层；在所述介质阻挡层上淀积形成第一绝缘介质层,所述第一绝缘介质层的介电常数小于二氧化硅的介电常数；采用氦等离子体对所述第一绝缘介质层的上表面进行轰击,将所述第一绝缘介质层中的碳元素轰击至所述第一绝缘介质层的上表面沉积形成含碳硬化层；在带有所述含碳硬化层的第一绝缘介质层上淀积形成第二绝缘介质层,所述第二绝缘介质层的介电常数大于二氧化硅的介电常数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于毛细强化蒸发相变循环的集成散热结构
{Author}: 李明雪;张宇峰;李越;刘小强
{Author Address}: 150001 黑龙江省哈尔滨市南岗区西大直街92号
{Subsidiary Author}: 哈尔滨工业大学
{Date}: 2024-09-03
{Notes}: CN118588660A
{Abstract}: 一种基于毛细强化蒸发相变循环的集成散热结构,涉及集成电路散热技术领域。为解决现有集成散热结构由于在热传导路径中存在较多的热阻,热流密度低,从而导致散热效果较差,并且散热结构的集成度较低的问题。采用气体腔为中空的腔室结构,气体腔下表面从左到右依次设有毛细蒸发腔和微泵冷凝腔,且毛细蒸发腔上表面与气体腔下表面一端紧密键合封装固定,微泵冷凝腔上表面与气体腔下表面另一端紧密键合封装固定；实质上是冷却工质蒸发相变的循环冷凝模式,一方面相变循环可以有效吸收发热芯片产生的热量,达到较高的热流密度；另一方面冷却工质循环工作所需要的驱动压力小,结构简单,可以实现散热系统的微型化和集成化。本发明适用于集成散热领域。
{Subject}: 1.一种基于毛细强化蒸发相变循环的集成散热结构,其特征在于：它包括气体腔(1)、毛细蒸发腔(2)和微泵冷凝腔(3)；气体腔(1)为中空的腔室结构,气体腔(1)的下表面从左到右依次设有毛细蒸发腔(2)和微泵冷凝腔(3),且毛细蒸发腔(2)的上表面与气体腔(1)的下表面一端紧密键合封装固定,微泵冷凝腔(3)的上表面与气体腔(1)的下表面另一端紧密键合封装固定；所述的毛细蒸发腔(2)包括蒸发薄膜层(21)、微流道层(22)和冷却工质循环通道(23)；微流道层(22)的上方设有蒸发薄膜层(21),且蒸发薄膜层(21)通过键合集成工艺与微流道层(22)紧密贴合,微流道层(22)的一侧设有冷却工质循环通道(23)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种针对芯片热点多级多模式快速解热的散热结构
{Author}: 李明雪;张宇峰;罗家辉;刘小强
{Author Address}: 150001 黑龙江省哈尔滨市南岗区西大直街92号
{Subsidiary Author}: 哈尔滨工业大学
{Date}: 2024-09-03
{Notes}: CN118588661A
{Abstract}: 一种针对芯片热点多级多模式快速解热的散热结构,涉及集成电路的集成化散热领域。为解决现有的散热结构针对芯片的封装外壳结构采用均匀散热的热管理方式,由于集成电路芯片中存在的热点分布不均匀、热点集中、局部热流密度高,从而导致散热效率低下,并且现有的散热结构集成度较低的问题。在热源端通过使散热结构直接与发热集成电路芯片集成的方式,大幅度降低芯片与散热结构之间的热阻,可以在减小散热结构体积的同时,提升散热效率,全面提高散热结构与芯片之间的集成度；采用点、面、相变的多级热传导模式,能够针对集成电路芯片的集中热点,实现等效换热面积的逐级增加,提高了散热效率。本发明适用于集成电路的集成化散热领域。
{Subject}: 1.一种针对芯片热点多级多模式快速解热的散热结构,其特征在于：它包括集成式蒸发散热结构(1)和主动循环散热结构(2)；集成式蒸发散热结构(1)和主动循环散热结构(2)平行对称设置；所述的集成式蒸发散热结构(1)包括通孔导热层(11)、薄膜均热层(12)和蒸发相变层(13)；通孔导热层(11)的上表面设有薄膜均热层(12),薄膜均热层(12)的上表面设有蒸发相变层(13)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种数字集成电路时钟复位系统
{Author}: 王松明;李明辉
{Author Address}: 610000 四川省成都市金牛区茶店子东街48号
{Subsidiary Author}: 中国电子科技集团公司第十研究所;中航技进出口有限责任公司
{Date}: 2024-09-03
{Notes}: CN118590041A
{Abstract}: 本发明公开了一种数字集成电路时钟复位系统,涉及集成电路应用领域,包括,复位同步电路,根据输入的复位请求包括但不限于按键复位请求、上电复位请求等跨时钟到参考时钟域,产生参考时钟域的复位源信号,用于复位计数器电路和锁相环电路；所述计数器电路产生第二阶段复位信号,用于复位时钟切换电路和复位管理电路；所述锁相环电路输出高频时钟到时钟切换电路；所述时钟切换电路在第二阶段复位信号、所述锁相环电路的时钟锁定状态及相关配置信息控制下实现参考时钟和高频时钟无缝切换,输出系统时钟；所述复位管理电路根据第二阶段复位信号及其它模块配置复位信号产生芯片内其它模块复位信号。
{Subject}: 1.一种数字集成电路时钟复位系统,其特征在于,所述数字集成电路时钟复位系统包括：复位同步电路,被配置为将输入的复位请求跨时钟到参考时钟域,输出第一阶段复位信号；计数器电路,被配置为利用计数器对所述第一阶段复位信号进行延时,并在锁相环电路输出稳定时钟信号前,输出第二阶段复位信号；锁相环电路,被配置为根据外部晶体振荡器输入的参考时钟和锁相环电路的参数配置,输出时钟作为其它电路模块使用的源时钟；时钟切换电路,被配置为实现外部晶体振荡器输入的参考时钟和所述锁相环电路输出高频时钟之间的切换,输出其它电路模块使用的系统时钟,并避免在时钟改变时产生毛刺信号；复位管理电路,被配置为根据各个电路模块其启动时序的不同要求输出各个电路模块复位信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种数字电路通道的驱动电路及应用
{Author}: 刘猛
{Author Address}: 210000 江苏省南京市江宁区麒麟高新技术产业开发区天骄路100号9号楼801
{Subsidiary Author}: 南京威派视半导体技术有限公司
{Date}: 2024-09-03
{Notes}: CN118590052A
{Abstract}: 本发明公开了一种数字电路通道的驱动电路,包括一个状态控制输入端口、一个输入电压调节模块、一个电压适配模块和一个通道导通控制模块,状态控制输入端口输入电压控制信号,输入电压调节模块、电压适配模块和通道导通控制模块利用电压控制信号对正电压进行调制得到正电压信号和负电压信号。本发明还公开了数字电路通道的驱动电路的应用。本发明的数字电路通道的驱动电路仅使用一个电压控制信号即可实现对正负电压通道的驱动,简化了电路设计,降低了制造成本,提高了电路的稳定性和可靠性。
{Subject}: 1.一种数字电路通道的驱动电路,用从一端输入的、不同的电压控制信号而分别提供一个正压电源和一个负压电源,其特征在于包括：1)一个状态控制输入端口,所述状态控制输入端口上被施加电压控制信号；2)一个输入电压调节模块,包括一个NPN三极管Q1,所述NPN三极管Q1的基极与所述状态控制输入端口相连并接收所述电压控制信号,并利用所述电压控制信号来控制所述NPN三极管Q1的通断状态；3)一个电压适配模块,包括一个运算放大器U1,所述NPN三极管Q1的集电极连接所述运算放大器U1的正反馈端,供电电压VCC输入端通过电阻R12连接所述运算放大器U1的负反馈端,所述运算放大器U1的负反馈端通过电阻R11连接到所述运算放大器U1的输出端,并且R12和R11的阻抗相同；以及4)一个通道导通控制模块,包括一个推挽电路,所述推挽电路包括一个PNP三极管Q3和一个NPN三极管Q2,所述PNP三极管Q3和NPN三极管Q2的基极相连并与所述电压适配模块的输出端连接,用于接收所述电压适配模块的输出电压,所述PNP三极管Q3和NPN三极管Q2的发射极根据所述输出电压的不同而输出不同电压值的电源驱动电流,并且在任一时刻只有一个三极管的发射极进行有效的控制信号输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 射频发射机集成电路中的数模转换器输出级电路
{Author}: 吴晓雷;郭胤
{Author Address}: 100083 北京市海淀区成府路中关村智造大街G座2层202室
{Subsidiary Author}: 北京睿微讯科电子技术有限责任公司
{Date}: 2024-09-03
{Notes}: CN118590070A
{Abstract}: 本申请涉及一种射频发射机集成电路中的数模转换器输出级电路,数模转换器输出级电路包括：电流舵DAC电路,包括两个中间结点和两个电压输出端；所述电流舵DAC电路用于根据数字输入信号经每一所述中间结点输出对应极性模拟电流信号,以及根据所述模拟电流信号经每一所述电压输出端输出对应极性的模拟电压信号；两个钳位电路,分别与所述电流舵DAC电路的两个输出支路连接,所述输出支路为同极性的中间结点与电压输出端之间的支路,每一所述钳位电路用于钳位中间结点的电位。本申请的数模转换器输出级电路具有输出稳定、抗干扰能力强、有效位数高、适用于宽带应用的优点。
{Subject}: 1.一种数模转换器输出级电路,其特征在于,包括：电流舵DAC电路,包括两个中间结点和两个电压输出端；所述电流舵DAC电路用于根据数字输入信号经每一所述中间结点输出对应极性模拟电流信号,以及根据所述模拟电流信号经每一所述电压输出端输出对应极性的模拟电压信号；两个钳位电路,分别与所述电流舵DAC电路的两个输出支路连接,所述输出支路为同极性的中间结点与电压输出端之间的支路,每一所述钳位电路用于钳位所述中间结点的电位。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种LED灯条模组及调光驱动电路
{Author}: 鲁彬;金海刚;沈海华
{Author Address}: 322009 浙江省金华市义乌市苏溪镇龙祈路901号
{Subsidiary Author}: 和谐明芯(义乌)光电科技有限公司
{Date}: 2024-09-03
{Notes}: CN118591048A
{Abstract}: 本发明公开了一种LED灯条模组及调光驱动电路,该LED灯条模组采用只具有两个电极的WC灯条组,在简化WC灯条组结构的同时,还能够极大地减少WC灯条组的加工难度,同时,将RGB灯条组的两个负极分别和WC灯条组的两个电极连接,使得LED灯条组只具有四个电连接端,在用于RGBWC调光LED灯丝灯时,RGBWC调光LED灯丝灯只需要为LED灯条组设置四个电极,RGBWC调光LED灯丝灯需要为LED灯条组设置的电极数量得到了减少；优点是该LED灯条模组不但结构简单,在用于RGBWC调光LED灯丝灯时,还能够降低RGBWC调光LED灯丝灯的制造工艺难度以及工艺成本。
{Subject}: 1.一种LED灯条模组,包括RGB灯条组和WC灯条组,所述的RGB灯条组包括发光颜色为红色的R灯条组、发光颜色为绿色的G灯条组以及发光颜色为蓝色的B灯条组,所述的R灯条组、所述的G灯条组以及所述的B灯条组均具有正极和负极,所述的R灯条组、所述的G灯条组和所述的B灯条组的工作电压相同,所述的R灯条组的正极、所述的G灯条组的正极和所述的B灯条组的正极连接,且其连接端为所述的RGB灯条组的正极,所述的R灯条组的负极、所述的G灯条组的负极和所述的B灯条组的负极作为所述的RGB灯条组的三个负极,其特征在于所述的WC灯条组由若干WC灯条串并联连接而成,且每个WC灯条中均包括能够发出暖色光的LED发光体以及能够发出冷色光的LED发光体,所述的WC灯条组具有两个电极,将该两个电极分别称为其第一电极和第二电极,当所述的WC灯条组接入的电流方向是从其第一电极到第二电极时,所述的WC灯条组中所有能够发出暖色光的LED发光体均发光,当所述的WC灯条组接入的电流方向是从其第二电极到第一电极时,所述的WC灯条组中所有能够发出冷色光的LED发光体均发光,所述的WC灯条组的第一电极到其第二电极的工作电压以及其第二电极到其第一电极的工作电压相同,所述的WC灯条组的第一电极和所述的RGB灯条组的任意一个负极连接,且其连接端为所述的LED灯条模组的第一电极,所述的WC灯条组的第二电极和所述的RGB灯条组的其余两个负极中的任意一个连接,且其连接端为所述的LED灯条模组的第二电极,所述的RGB灯条组中未与所述的WC灯条组的第一电极和第二电极连接的负极为所述的LED灯条模组的第三电极,所述的RGB灯条组的正极为所述的LED灯条模组的第四电极。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 标准单元老化分析方法、装置、电子设备和存储介质
{Author}: 杨超;任鹏鹏;蔡泽鉴;叶锦锋;纪志罡
{Author Address}: 201208 上海市浦东新区中国(上海)自由贸易试验区上科路366号、川和路55弄2号5层
{Subsidiary Author}: 平头哥(上海)半导体技术有限公司;上海交通大学
{Date}: 2024-08-30
{Notes}: CN118569192A
{Abstract}: 本申请实施例提供了一种标准单元老化分析方法、装置、电子设备和存储介质,该标准单元老化分析方法包括：获取标准单元的结构信息和老化条件信息；将所述结构信息转换为图结构数据；将所述老化条件信息转换为所述图结构数据中节点的节点特征；将所述图结构数据和所述节点特征输入图神经网络模型,获得所述图神经网络模型输出的老化延迟,所述老化延迟用于指示所述标准单元的老化后延迟。本方案能够提高对标准单元进行老化分析的效率。
{Subject}: 1.一种标准单元老化分析方法,包括：获取标准单元的结构信息和老化条件信息；将所述结构信息转换为图结构数据；将所述老化条件信息转换为所述图结构数据中节点的节点特征；将所述图结构数据和所述节点特征输入图神经网络模型,获得所述图神经网络模型输出的老化延迟,所述老化延迟用于指示所述标准单元的老化后延迟。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路LSR废水回用处理系统及方法
{Author}: 刘澈;孙文俊;王鹏;薛雅内;李锦生;陈仲贇;王凌旭;张元娜
{Author Address}: 100142 北京市海淀区西四环北路160号3层二区317
{Subsidiary Author}: 中国电子工程设计院股份有限公司;清华大学
{Date}: 2024-08-30
{Notes}: CN118561466A
{Abstract}: 本发明公开了一种集成电路LSR废水回用处理系统及方法,属于水处理技术领域。本发明的废水处理系统按照工艺流程依次包括收集池、pH调节池、第一中间水池、多介质过滤器、碳基过滤器、第一热交换器、第二中间水池、阳离子交换塔、阴离子交换塔、供水池、微滤过滤器和第二热交换器。该废水处理系统及方法,效率高、系统构成简单、占地面积小、对环境无二次污染,且便于工业化大规模推广和应用。尤其是,在多介质过滤器内设置两层轻质滤料,过滤效果更好,节省了大阻力排水系统；碳基过滤器内的碳基材料能活化过硫酸盐,热的废水能活化过硫酸盐,二者能产生协同作用,减少过硫酸盐的投加量,对降解有机物具有更高的效率。
{Subject}: 1.一种集成电路LSR废水回用处理系统,其特征在于,按照工艺流程依次包括：收集池(1),所述收集池(1)接收LSR设备的废水,进行水量的调节；位于所述收集池(1)下游、并与所述收集池(1)连接的pH调节池(2),所述pH调节池(2)调节废水的pH；位于所述pH调节池(2)下游、并与所述pH调节池(2)连接的第一中间水池(3)；位于所述第一中间水池(3)下游、并与所述第一中间水池(3)连接的多介质过滤器(4),所述多介质过滤器(4)去除废水中粒径大于0.5μm的胶体粒子和悬浮物；位于所述多介质过滤器(4)下游、并与所述多介质过滤器(4)连接的碳基过滤器(5),所述碳基过滤器(5)对废水中的有机物进行降解；位于所述碳基过滤器(5)下游、并与所述碳基过滤器(5)连接的第一热交换器(6),所述第一热交换器(6)将废水进行换热；位于所述第一热交换器(6)下游、并与所述第一热交换器(6)连接的第二中间水池(7)；位于所述第二中间水池(7)下游、并与所述第二中间水池(7)连接的阳离子交换塔(8),所述阳离子交换塔(8)用于去除废水中的阳离子；位于所述阳离子交换塔(8)下游、并与所述阳离子交换塔(8)连接的阴离子交换塔(9),所述阴离子交换塔(9)用于去除废水中的阴离子；位于所述阴离子交换塔(9)下游、并与所述阴离子交换塔(9)连接的供水池(10)；位于所述供水池(10)下游、并与所述供水池(10)连接的微滤过滤器(11),所述微滤过滤器(11)用于去除废水中粒径大于0.1μm的杂质颗粒,得到能够再生利用的水；以及,位于所述微滤过滤器(11)下游、并与所述微滤过滤器(11)连接的第二热交换器(12),所述第二热交换器(12)将水进行换热,达到LSR设备用水温度的要求。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 液体位置检测装置、液体材质检测设备及检测方法
{Author}: 张皖军;肖恒宇;刘紫龙;刘文俊
{Author Address}: 230088 安徽省合肥市高新区创新大道与望江西路交口东北角中新网安大厦11层1102-A009室
{Subsidiary Author}: 合肥机数量子科技有限公司
{Date}: 2024-08-30
{Notes}: CN118565590A
{Abstract}: 本发明涉及电容测量技术领域,公开了液体位置检测装置、液体材质检测设备及检测方法,其中,液体位置检测装置,包括集成电路模块、与集成电路模块电连接的导电组件；所述集成电路模块包括壳体、总控集成电路板以及电容检测模块,电容检测模块与总控集成电路板电连接,导电组件用于与待测容器中的导电液体形成待测电容；所述导电组件包括连接在壳体上的外绝缘式电极板和裸露式电极板,外绝缘式电极板和裸露式电极板均与电容检测模块电连接；本发明的检测电路简单,能耗低,计算精度高,且可以对未知液体进行高效化的种类判别,无需进行繁复的测量过程,集成性高,可实现自动化对未知液体种类进行测定的过程。
{Subject}: 1.液体位置检测装置,其特征在于,包括集成电路模块(1)、与集成电路模块(1)电连接的导电组件；所述集成电路模块(1)包括壳体、总控集成电路板以及电容检测模块,电容检测模块与总控集成电路板电连接,导电组件用于与待测容器中的导电液体形成待测电容；所述导电组件包括连接在壳体上的外绝缘式电极板(21)和裸露式电极板(22),外绝缘式电极板(21)和裸露式电极板(22)均与电容检测模块电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种低介电超疏水集成电路封装材料的制备方法
{Author}: 张建平;张千;张川
{Author Address}: 050000 河北省石家庄市鹿泉区山尹村乡南平同村
{Subsidiary Author}: 河北麦森钛白粉有限公司
{Date}: 2024-08-30
{Notes}: CN118562295A
{Abstract}: 本发明涉及封装材料技术领域,提出了一种低介电超疏水集成电路封装材料的制备方法,包括以下步骤：S1、将十六巯基十六烷酸溶于溶剂后,与聚酰胺酸混合,进行改性,得到改性聚酰胺酸；S2、将二氧化钛于溶剂中分散均匀,与改性聚酰胺酸混合后,在基底上铺膜,进行亚胺化,得到低介电超疏水集成电路封装材料。通过上述技术方案,解决了现有技术中的集成电路封装材料介电性能差和耐水性差的问题。
{Subject}: 1.一种低介电超疏水集成电路封装材料的制备方法,其特征在于,包括以下步骤：S1、将十六巯基十六烷酸溶于溶剂后,与聚酰胺酸混合,进行改性,得到改性聚酰胺酸；S2、将二氧化钛于溶剂中分散均匀,与改性聚酰胺酸混合后,在基底上铺膜,进行亚胺化,得到低介电超疏水集成电路封装材料。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路外引线焊接设备
{Author}: 张军;孙建春;黄平
{Author Address}: 226500 江苏省南通市如皋市城南街道电信东一路1号
{Subsidiary Author}: 江苏腾锐电子有限公司
{Date}: 2024-08-30
{Notes}: CN118232126B
{Abstract}: 本发明属于引线焊接技术领域,尤其涉及一种集成电路外引线焊接设备,包括工作台,所述工作台顶部连接有固定框,所述固定框顶部安装有电动滑块,所述电动滑块上安装有前后移动的平移框,所述平移框顶部安装有自动焊接器,所述平移框内部连接有固定架,所述固定架上安装有电动滑轨一。控制自动焊接器对导线的自由端与基片进行焊接,纵切刀靠近导线,转环、纵切刀和横切刀旋转,纵切刀将绝缘皮两处位置环形地切断,横切刀再靠近导线,平移板、纵切刀和横切刀平移,横切刀将两个环形切断处之间的绝缘皮横向切开,旋转的横切刀辅助剥开切开的绝缘皮,切断刀再将导线切断,焊接、剥皮和切断工序紧密配合,自动化程度和工作效率高。
{Subject}: 1.一种集成电路外引线焊接设备,包括工作台(1),其特征在于：所述工作台(1)顶部连接有固定框(2),所述固定框(2)顶部安装有电动滑块,所述电动滑块上安装有前后移动的平移框(3),所述平移框(3)顶部安装有自动焊接器(31),所述平移框(3)内部连接有固定架(4),所述固定架(4)上安装有电动滑轨一(5),所述电动滑轨一(5)上安装有左右移动的平移板(6),所述平移板(6)下部转动连接有转环(7),所述平移板(6)和所述转环(7)上均开有供导线(110)穿过的通孔,所述转环(7)右侧周向均匀间隔连接有四个电动推杆一(8),其中中心对称的两个电动推杆一(8)的伸缩杆上均连接有纵切刀(9),另外两个电动推杆一(8)的伸缩杆上均连接有横切刀(10),所述平移框(3)上设有导向机构,所述平移框(3)内部设有用于夹住导线(110)的夹紧机构和用于切断导线(110)的切断机构；所述导向机构包括绕线筒(111)和导轮(112),所述平移框(3)左部可拆卸式连接有绕线筒(111),所述平移框(3)左部转动连接有一对导轮(112)；所述夹紧机构包括电动滑轨二(121),所述平移框(3)内底部连接有电动滑轨二(121),所述电动滑轨二(121)上安装有两个左右平移的平移座(122),所述平移座(122)上均设有一对前后滑动的移动夹具(123),所述固定架(4)上设有一对前后滑动的固定夹具(125),所述平移座(122)和所述固定架(4)上均转动连接有通过伺服电机驱动的双向螺杆(124),两对移动夹具(123)和一对固定夹具(125)分别与三根双向螺杆(124)螺纹连接；所述切断机构包括电动推杆二(131),所述平移框(3)内部连接有两个电动推杆二(131),所述电动推杆二(131)的伸缩杆上均连接有切断刀(132)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种存储器的测试修复系统及方法、集成电路
{Author}: 胡裕达;吴忠洁
{Author Address}: 215028 江苏省苏州市苏州工业园区金鸡湖大道1355号国际科技园内11B1-B3单元
{Subsidiary Author}: 灵动微电子(苏州)有限公司
{Date}: 2024-08-30
{Notes}: CN118571301A
{Abstract}: 本申请涉及集成电路技术领域,进一步涉及一种存储器的测试修复系统及方法、集成电路。该系统,包括：带冗余列的存储器阵列；第一控制器包括：第一控制单元接收第一测试模式下的第一测试信号,输出第一测试控制信号；第二控制单元接收第二测试模式下的第二测试信号,输出第二测试控制信号；第二控制器接收第一/第二测试控制信号,生成第三测试控制信号；在第三测试控制信号下遍历测试存储器阵列,向第一控制器反馈输出第一测试结果；比较分析输出第二测试结果；第三控制器分析第二测试结果,得到故障信息；第四控制器分析故障信息,向存储器阵列输出修复控制信号,存储器阵列以地址重构的方式进行修复。本系统节省了硬件资源和测试时长。
{Subject}: 1.一种存储器的测试修复系统,其特征在于,包括：带冗余列的存储器阵列；第一控制器,包括第一控制单元和第二控制单元,所述第一控制单元接收第一测试模式下的第一测试信号后,输出第一测试控制信号；所述第二控制单元接收第二测试模式下的第二测试信号后,输出第二测试控制信号；第二控制器,接收所述第一/第二测试控制信号,生成第三测试控制信号,所述第三测试控制信号包括测试向量序列及地址读写控制信号；在所述第三测试控制信号下遍历测试所述存储器阵列后,向所述第一控制器反馈输出第一测试结果；并比较分析输出第二测试结果,所述第二测试结果包括当前测试地址和失效位图；第三控制器,接收并分析所述第二测试结果,得到故障信息,所述故障信息包括故障坏点类型、失效位数、坏点地址；第四控制器,接收并分析所述故障信息,当所述故障坏点类型为可修复类型,向所述存储器阵列输出修复控制信号,所述存储器阵列以地址重构的方式进行修复；所述修复控制信号包括修复使能信号、坏点地址序列。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成磁性薄膜的自卷曲管状微型片上电感器及其制备方法
{Author}: 黄高山;乔郅元;刘声宝;陈力;崔继斋;梅永丰
{Author Address}: 200433 上海市杨浦区邯郸路220号
{Subsidiary Author}: 复旦大学
{Date}: 2024-08-30
{Notes}: CN118571598A
{Abstract}: 本发明公开了一种集成磁性薄膜的自卷曲管状微型片上电感器及其制备方法,属于集成电路、微纳电磁学元器件技术领域。本申请方案通过在三维管状结构中引入磁性薄膜,并将磁性薄膜图形化成连续条带或块状阵列,增强了软磁材料的磁各向异性,从而诱导特定的磁域模式,提升磁性薄膜的磁约束能力和铁磁共振频率。此外,图形化磁性薄膜的易磁化方向平行于电流方向,可以避免易轴上的反复磁化引起的损耗,利用难轴磁化减小整体损耗,提高电感值。进一步地,本方案中的管状结构为多层结构,只需在二维平面结构上沉积一层磁性薄膜,在卷曲后,内部线圈被多层磁性薄膜层包裹,从而达到更好的磁约束效果。
{Subject}: 1.一种集成磁性薄膜的自卷曲管状微型片上电感器,其特征在于,所述电感器包括衬底,设置在衬底上的金属电极和自卷曲管状结构；其中自卷曲管状结构中集成有图形化的磁性薄膜。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装溢胶清除设备及其方法
{Author}: 朱红星;罗锦宏;罗光志
{Author Address}: 556011 贵州省黔东南苗族侗族自治州凯里经济开发区大数据产业园5号楼
{Subsidiary Author}: 贵州亚芯微电子有限公司
{Date}: 2024-08-30
{Notes}: CN118558674A
{Abstract}: 本发明涉及集成电路封装溢胶清除的技术领域,特别是涉及一种集成电路封装溢胶清除设备及其方法,包括检测机构；还包括固定机构、清理机构和回收机构,固定机构和回收机构均安装于清理机构上,检测机构安装于固定机构上；所述固定机构对集成电路进行固定,清理机构对集成电路上的溢胶进行清理,回收机构对清理机构排出的气体进行回收,检测机构对清理后的集成电路进行检测；其将集成电路放于固定机构上,使固定机构对集成电路进行固定并对集成电路的角度进行调节,之后通过清理机构对集成电路上的溢胶进行清理,同时通过回收机构对清理机构喷出的气体进行回收,之后通过检测机构对集成电路进行检测,从而提高设备的实用性。
{Subject}: 1.一种集成电路封装溢胶清除设备及其方法,包括检测机构；其特征在于,还包括固定机构、清理机构和回收机构,固定机构和回收机构均安装于清理机构上,检测机构安装于固定机构上；所述固定机构对集成电路进行固定,清理机构对集成电路上的溢胶进行清理,回收机构对清理机构排出的气体进行回收,检测机构对清理后的集成电路进行检测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试系统及方法
{Author}: 阎如斌;余林聪;靳荣利;马晶晶
{Author Address}: 710076 陕西省西安市高新区丈八四路20号神州数码科技园5幢23层
{Subsidiary Author}: 叩持(西安)电子信息技术有限公司
{Date}: 2024-08-30
{Notes}: CN118566693A
{Abstract}: 本发明提供一种集成电路测试系统及方法,包括环形晶振测试电路、TSV BIST修复机制电路和3D DFT测试电路；所述环形晶振测试电路用于检测绑定前TSV结构的故障,所述TSV BIST修复机制电路用于绑定后的TSV BIST测试,所述3D DFT测试电路用于封装级3D集成电路检测；本申请基于环形晶振测试电路、TSV BIST修复机制电路和3D DFT测试电路分别在每次工艺步骤进行后,执行一个后续的测试,使得在出现下游成本之前,尽可能的捕获缺陷,对于绑定前的TSV测试,通过接入环形晶振测试电路基于TSV的震荡频率,从而判断出对应的故障TSV；采用TSV BIST修复机制电路基于读写逻辑分析和判断故障TSV并进行修复,提高了测试的效率和简易性。
{Subject}: 1.一种3D集成电路测试系统,其特征在于,包括环形晶振测试电路、TSV BIST修复机制电路和3D DFT测试电路；所述环形晶振测试电路用于检测绑定前TSV结构的故障,所述TSVBIST修复机制电路用于绑定后的TSV BIST测试,所述3D DFT测试电路用于封装级3D集成电路进行检测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种设计集成电路的布局方法
{Author}: 季侠
{Author Address}: 230000 安徽省合肥市高新区创新大道2800号创新产业园二期F3-1001-1002/1010-1011
{Subsidiary Author}: 合肥磐芯电子有限公司
{Date}: 2024-08-30
{Notes}: CN118569188A
{Abstract}: 本发明公开了一种设计集成电路的布局方法,涉及电路设计技术领域,本发明包括S1：模块划分：将复杂的集成电路设计分解为多个相对独立的功能模块,每个模块包含若干个电路元件；S2：布局参数设定：为每个功能模块设定布局参数,包括元件间最小间距、模块间连接线的布线层数及功耗限制；其中元件最小间距的设定根据工艺规则和设计规范,确定元件间的最小间距标准,再根据干扰参数对元件的最小间距进行调节；本发明,通过模块划分和自动化的布局参数设定,本发明显著提高了集成电路布局设计的自动化程度。这种方法减少了设计者对经验和直觉的依赖,使得设计过程更加系统化和规范化,从而提高了设计效率和设计的可重复性。
{Subject}: 1.一种设计集成电路的布局方法,其特征在于,包括以下步骤：S1：模块划分：将复杂的集成电路设计分解为多个相对独立的功能模块,每个模块包含若干个电路元件；S2：布局参数设定：为每个功能模块设定布局参数,包括元件间最小间距、模块间连接线的布线层数及功耗限制；其中元件最小间距的设定根据工艺规则和设计规范,确定元件间的最小间距标准,再根据干扰参数对元件的最小间距进行调节,其中干扰参数包括电磁干扰、热效应、噪音影响及互连损耗,并通过干扰参数分别分析得到磁扰值、热效值、噪影值及连损值,分别标定为cr、xr、yz及sl,归一化处理后代入以下公式：TJZ＝(cr*α+xr*β+yz*χ)～(1.22)+0.97(sl*δ+0.56)以得到调节值TJZ,式中α、β、χ、δ分别为磁扰值、热效值、噪影值及连损值的预设权重系数；再将计算得到的调节值与预设调节阈值进行比对,当调节值大于预设的调节阈值时,则判断需要进行距离的调节,再计算调节值与调节阈值的差值,将差值与预设的若干个差值区间进行比对,若干个区间分别对应设置有具体的调节距离,根据差值所属的差值区间确定所需调节距离,并根据调节距离对元件之间的最小距离标准上进行微调；模块间连接线布线层数的设定根据电路的复杂性和布线密度及信号的优先级和重要性分别分析得到评级值及信评值,归一化处理后,分别以评级值为底圆半径建立底圆,信评值为高建立圆锥体模型,计算圆锥体的表面积,并记为评层值,再将评层值与预设的评层标准值计算差值得到评差值,再将评差值求绝对值并与评差阈值进行比对,当评差值的绝对值大于评差阈值时,则判断需要对布线层数进行调整,并根据评差值的正负判断对布线层数是增加还是减少,当评差值为正值时,则进行层数的增加调整,反之,则进行层数的减少调整；功耗限值的设定针对每个模块,根据功能和性能要求,设定功耗限制,通过电源门控及电压岛低功耗设计技术,以降低功耗；然后根据模块划分和布局参数,使用随机或启发式算法生成初始布局方案；S3：优化算法设计：采用遗传算法、模拟退火算法及粒子群优化算法,针对初始布局方案进行优化；S4：布局验证与调整：对优化后的布局方案进行功能和性能验证,确保电路的正确性和性能满足设计要求。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于深度学习的射频集成电路无源集成器件逆设计方法
{Author}: 肖理业;彭爽洁;胡昊杰;柳清伙
{Author Address}: 361000 福建省厦门市思明区思明南路422号
{Subsidiary Author}: 厦门大学
{Date}: 2024-08-30
{Notes}: CN118569199A
{Abstract}: 本发明提出了一种基于深度学习的射频集成电路无源集成器件逆设计方法,属于射频集成电路和深度学习领域,包括：构建数据集,并针对具体实例仿真获取对应电容和电感的结构参数限制范围,在结构参数限制范围内生成电容和电感结构参数,同仿真后获取的S21参数组合作为数据集；构建深度学习的条件生成对抗网络,通过数据集进行训练,实现了射频集成电路无源集成器件逆设计。本发明通过检测机制生成数据集,根据数据集训练条件生成对抗网络,能够根据实际应用中对射频无源集成器件的性能需求,生成符合要求的射频无源集成器件的结构参数,节省了射频无源集成器件设计和优化的流程,提高射频无源集成器件设计的效率和灵活性。
{Subject}: 1.一种基于深度学习的射频集成电路无源集成器件逆设计方法,其特征在于,包括：S1、确定片上射频无源集成器件的目标工作频率范围和拓扑结构,所述拓扑结构包括电容和电感；S2、基于电容电感自谐振频率和所述目标工作频率范围的关系、电容电感的品质因数及感值容值,对所述电容和电感进行仿真以确定所述电容和电感结构参数的参数限制范围；S3、在所述参数限制范围内随机生成所述电容和电感的结构参数,利用包含所述电容和电感的结构参数的射频无源集成器件进行仿真获取用于表示射频无源集成滤波器在其工作频带内对信号的传输效率的S21参数值,通过所述电容和电感的结构参数和所述S21参数值构建数据集；其中,若随机生成的所述电容和电感的结构参数总和超过预设器件版图尺寸,在所述参数限制范围内重新生成所述电容和电感的结构参数；S4、对所述数据集进行标准化和归一化处理,并将所述数据集分为训练集和测试集；S5、构建条件生成对抗网络,所述条件生成对抗网络的输入为S21参数值,输出为所述射频无源集成器件中电容和电感的结构参数；S6、利用所述训练集对所述条件生成对抗网络进行训练,并利用所述测试集验证网络的性能；S7、将所需的S21参数值输入训练后的条件生成对抗网络,利用所述训练后的条件生成对抗网络生成所述射频无源集成器件中电容和电感的实际结构参数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种ESD保护器件封装工艺优化方法及系统
{Author}: 陈华;徐一飞;黄樊;宋文龙
{Author Address}: 226000 江苏省南通市启东市汇龙镇牡丹江西路1800号
{Subsidiary Author}: 江苏吉莱微电子股份有限公司
{Date}: 2024-08-30
{Notes}: CN118280986B
{Abstract}: 本申请提供了一种ESD保护器件封装工艺优化方法及系统,涉及数据处理技术领域,该方法包括：获取ESD保护线路,进行封装工艺分析,获取第一初始封装工艺参数,获取剩余封装线路,并进行封装工艺分析,获取与之对应的第二初始封装工艺参数,通过纳什均衡算法模型进行均衡寻优,输出寻优结果,包括第一优化封装工艺参数和第二优化封装工艺参数,按照第一优化封装工艺参数对ESD保护线路进行封装,按照第二优化封装工艺参数对剩余封装线路进行封装。通过本申请可以解决现有技术侧重于单体封装效果,不能兼顾ESD保护线路和其他封装线路工艺优化处理,导致整体电路不能达到最佳的保护效果,提高了ESD保护效果和整体封装效率与性能。
{Subject}: 1.一种ESD保护器件封装工艺优化方法,其特征在于,所述方法包括：获取ESD保护器的ESD保护线路；在被封装设计电路上确定ESD保护线路,对所述ESD保护线路进行封装工艺分析,获取所述ESD保护线路对应的第一初始封装工艺参数；获取所述被封装设计电路上的剩余封装线路,其中,所述剩余封装线路为遍历所述被封装设计电路上除所述ESD保护线路之外的剩余待封装的线路；对所述剩余封装线路进行封装工艺分析,获取所述剩余封装线路对应的第二初始封装工艺参数；将所述第一初始封装工艺参数和所述第二初始封装工艺参数输入纳什均衡算法模型中进行均衡寻优,输出均衡寻优结果,其中,所述均衡寻优结果包括第一优化封装工艺参数和第二优化封装工艺参数；按照所述第一优化封装工艺参数对所述ESD保护线路进行封装,按照所述第二优化封装工艺参数对所述剩余封装线路进行封装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种三维半导体集成电路器件及其制造方法
{Author}: 戴子棋
{Author Address}: 214199 江苏省无锡市锡山区东港镇勤新村戴巷上162号
{Subsidiary Author}: 戴子棋
{Date}: 2024-08-30
{Notes}: CN118574426A
{Abstract}: 本发明公开了一种三维半导体集成电路器件的制造方法,包括以下步骤：S1、将离子注入到第一半导体晶片中,以便至少在所述第一半导体晶片的待氧化物-接合到第二半导体晶片的部分中形成n型掺杂区和p型掺杂区；没有穿硅过孔区域的不利或增大的互连信号延迟的情况下,三维电路中组装并连接晶体管,减小用于每一个晶体管层的平均金属互连层,从而减小总互连RC延迟,减轻晶片接合对准的问题,允许穿过多层(半导体层)的非常准确的高密度过孔连接,实现许多核心分布式存储器架构,其利用几千个或甚至几百万个过孔三维IC和在每一层中具有高性能基本器件的架构,和通过削减金属层使用、降低缺陷密度、增大产量并降低测试成本而减小晶体管集成成本。
{Subject}: 1.一种三维半导体集成电路器件的制造方法,其特征在于,包括以下步骤：S1、将离子注入到第一半导体晶片中,以便至少在所述第一半导体晶片的待氧化物-接合到第二半导体晶片的部分中形成n型掺杂区和p型掺杂区；S2、将离子注入到所述第一半导体晶片中以促进热分离；S3、将所述第一半导体晶片氧化物-接合到所述第二半导体晶片；S4、将所述第一半导体晶片加热到等于或小于450℃的温度以导致热分离,从而留下所述第一半导体晶片的氧化物-接合到所述第二半导体晶片的所述部分；S5、形成空间,所述空间自所述孔向下延伸至所述有源柱的上侧壁与所述层间绝缘层之间；S6、在所述空间中形成硅材料层,以及在所述硅材料层并在所述有源柱中形成欧姆接触层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种显示面板及显示装置
{Author}: 刘盛娟;熊娜娜;康宁;蒋梦莹;钱冲
{Author Address}: 201201 上海市浦东新区凌空北路3809号1幢1-4层、3幢、4幢、5幢、7幢、9幢及11幢
{Subsidiary Author}: 武汉天马微电子有限公司上海分公司;武汉天马微电子有限公司
{Date}: 2024-08-30
{Notes}: CN118574476A
{Abstract}: 本申请实施例提供一种显示面板及显示装置,包括衬底、传感器层、发光器件层和绝缘层,传感器层包括第一类光感传感器和第二类光感传感器；发光器件层位于传感器层远离衬底的一侧,发光器件层包括虚拟发光器件和常规发光器件,沿垂直于衬底所在平面的方向,第一类光感传感器与虚拟发光器件至少部分交叠,第二类光感传感器与虚拟发光器件和常规发光器件均无交叠；绝缘层位于传感器层与发光器件层之间,绝缘层包括第一区和第二区,第一类光感传感器至少部分位于第一区,第二类光感传感器至少部分位于第二区；第一区的透光率与第二区的透光率不同。本申请可实现同一类型的集成电路同时满足两种不同类型光感传感器的工作需求。
{Subject}: 1.一种显示面板,其特征在于,包括；衬底；传感器层,位于所述衬底的一侧,所述传感器层包括第一类光感传感器和第二类光感传感器,所述第一类光感传感器与所述第二类光感传感器与同一类型的集成电路电连接；发光器件层,位于所述传感器层远离所述衬底的一侧,所述发光器件层包括多个发光器件,多个所述发光器件中包括虚拟发光器件和常规发光器件,沿垂直于所述衬底所在平面的方向,所述第一类光感传感器与所述虚拟发光器件至少部分交叠,所述第二类光感传感器与所述虚拟发光器件和所述常规发光器件均无交叠；绝缘层,位于所述传感器层与所述发光器件层之间,所述绝缘层包括第一区和第二区,沿垂直于所述衬底所在平面的方向,所述第一类光感传感器至少部分位于所述第一区,所述第二类光感传感器至少部分位于所述第二区；其中,所述第一区的透光率与所述第二区的透光率不同。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 双主设备的总线电路、总线控制方法及装置
{Author}: 齐雪宝
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-08-27
{Notes}: CN118260223B
{Abstract}: 本申请实施例提供了一种双主设备的总线电路、总线控制方法及装置,其中,包括：第一主设备、第一总线缓冲器、第二主设备、第二总线缓冲器、输入输出扩展器、看门狗、非门、总线控制芯片；第一主设备通过集成电路总线连接于第一总线缓冲器,第一总线缓冲器通过集成电路总线连接于总线控制芯片；第二主设备通过集成电路总线连接于第二总线缓冲器,第二主设备还通过集成电路总线连接于输入输出扩展器；输入输出扩展器还连接于第一主设备,输入输出扩展器还连接于看门狗；看门狗还连接于非门,非门还连接于第一总线缓冲器,看门狗还连接于第二总线缓冲器。通过本申请,解决了相关技术双主设备竞争总线控制权的冲突问题。
{Subject}: 1.一种双主设备的总线电路,其特征在于,包括：第一主设备、第一总线缓冲器、第二主设备、第二总线缓冲器、输入输出扩展器、看门狗、非门、总线控制芯片；所述第一主设备通过集成电路总线连接于所述第一总线缓冲器,所述第一总线缓冲器通过集成电路总线连接于所述总线控制芯片；所述第二主设备通过集成电路总线连接于第二总线缓冲器,所述第二主设备还通过集成电路总线连接于输入输出扩展器；所述输入输出扩展器还连接于所述第一主设备,所述输入输出扩展器还连接于所述看门狗；所述看门狗还连接于所述非门,所述非门还连接于所述第一总线缓冲器,所述看门狗还连接于所述第二总线缓冲器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体集成电路切筋成型设备
{Author}: 黄美林;翟浩;李建兴;董胜楠
{Author Address}: 523000 广东省东莞市长安镇厦联路3号3号楼201室
{Subsidiary Author}: 广东台进半导体科技有限公司
{Date}: 2024-08-27
{Notes}: CN118543732A
{Abstract}: 本发明涉及半导体芯片生产技术领域,尤其涉及一种半导体集成电路切筋成型设备,包括工作台,工作台上连接有机箱,工作台的顶部连接有放置座,放置座的上方设有升降装置,升降装置上连接有升降板,放置座和升降板之间设有切筋成型机构,放置座上设有居中定位机构。通过两个推板相互靠近能够推动产品移动居中,达到了能够在加工前对产品进行居中定位的效果,从而能够避免产品的加工位置偏移,进而能够提高产品切筋成型的精度和质量；通过驱动件Ⅰ可调整前后两个成型凹模的间距,通过驱动件Ⅱ可调整前后两个冲压凸模的间距,从而达到能够根据需求调整引脚折弯位置的效果,灵活性强。
{Subject}: 1.一种半导体集成电路切筋成型设备,包括工作台(1),工作台(1)上连接有机箱(2),工作台(1)的顶部连接有放置座(6),放置座(6)的上方设有升降装置,升降装置上连接有升降板(3),其特征在于,放置座(6)和升降板(3)之间设有切筋成型机构,切筋成型机构包括设置在放置座(6)顶部能够相互靠近的前后两个成型凹模(81),升降板(3)的底部连接有前后两个切刀(84),升降板(3)的底部设有能够相互靠近的前后两个冲压凸模(83),两个冲压凸模(83)位于两个切刀(84)之间,切刀(84)的最低点低于冲压凸模(83)的最低点,两个冲压凸模(83)分别位于两个成型凹模(81)的正上方,放置座(6)上设有用于调整两个成型凹模(81)间距的驱动件Ⅰ(82),升降板(3)的底部设有用于调整两个冲压凸模(83)间距的驱动件Ⅱ(85),放置座(6)上设有居中定位机构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种接口测试方法、装置、电子设备及存储介质
{Author}: 康永华
{Author Address}: 100000 北京市海淀区玉泉山路23号4号楼
{Subsidiary Author}: 昆腾微电子股份有限公司
{Date}: 2024-08-27
{Notes}: CN118550775A
{Abstract}: 本申请实施例提供一种接口测试方法、装置、电子设备及存储介质,该方法包括：获取待调节芯片；根据预先设置的时钟调节规则和/或时延调节规则,对所述待调节芯片的集成电路总线的时序参数进行调节,得到调节后的集成电路总线的时序参数；根据所述调节后的集成电路总线的时序参数,对待调节芯片的接口进行测试,这样可以对待调节芯片的接口进行全面测试,测试待调节芯片的I～2C接口是否满足所有的I～2C时序参数范围,提高了接口测试的完备性和准确性。
{Subject}: 1.一种接口测试方法,其特征在于,所述方法包括：获取待调节芯片；根据预先设置的时钟调节规则和/或时延调节规则,对所述待调节芯片的集成电路总线的时序参数进行调节,得到调节后的集成电路总线的时序参数；根据所述调节后的集成电路总线的时序参数,对所述待调节芯片的接口进行测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 制程对IR压降分布的影响预估方法、系统、终端及介质
{Author}: 李宏俊;刘咸铭;吴伟;鄂松昙
{Author Address}: 519031 广东省珠海市珠海横琴新区荣珠道191号写字楼1405房
{Subsidiary Author}: 珠海凌烟阁芯片科技有限公司
{Date}: 2024-08-27
{Notes}: CN118551724A
{Abstract}: 本发明提供的制程对IR压降分布的影响预估方法、系统、终端及介质,具体涉及芯片设计技术领域,方案包括：获取在目标制程下生产的待估IR压降分布图；利用训练好的目标深度学习模型对待估IR压降分布图进行预估,获得优化后的IR压降分布图,且利用预流片后得到的目标制程对应的真实IR压降分布图及预设的电路特性指标阈值对目标深度学习模型进行训练。该方案利用目标制程对应的真实IR压降分布图训练目标深度学习模型,既能提高训练效率,又使得训练好的目标深度学习模型能够精准且高效地预测集成电路的IR压降分布,对优化IR压降分布图,指导电路设计、优化或故障诊断,提高集成电路的成品率具有重要的生产应用价值。
{Subject}: 1.制程对IR压降分布的影响预估方法,其特征在于,包括以下步骤：获取在目标制程下生产的待估IR压降分布图；利用训练好的目标深度学习模型对所述待估IR压降分布图进行预估,获得优化后的IR压降分布图,所述训练好的目标深度学习模型是利用预流片后得到的所述目标制程对应的真实IR压降分布图及预设的所述目标制程对应的电路特性指标阈值对目标深度学习模型进行训练得到。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种断路器温度补偿保护电路及固态断路器
{Author}: 沈国峰;王华峰;叶瑞容;沈立峰;徐丽玲;李辰霄;徐明;陈晓军;阳丹红
{Author Address}: 325604 浙江省温州市乐清市柳市镇苏吕工业区
{Subsidiary Author}: 浙江天正电气股份有限公司;浙江天正智能电器有限公司;上海天毅行智能电气有限公司
{Date}: 2024-08-27
{Notes}: CN118554401A
{Abstract}: 本申请涉及断路器技术领域,公开了一种断路器温度补偿保护电路及固态断路器,包括：处理器、温度传感器、安全电压生成模块、电流采集模块、比较器和晶体管；温度传感器,用于检测晶体管的温度,并发送至处理器；处理器,用于根据温度获取断路器在当前温度下的最大承载电流,进而确定所需安全电压值；安全电压生成模块与处理器连接,用于生成安全电压,并发送至比较器；电流采集模块用于采集断路器当前的电流,输入至比较器；比较器,用于对实际电压和安全电压进行比对,若实际电压大于安全电压,控制关断晶体管。本申请可以实现在断路器中半导体器件温度升高后,准确的降低电流中断点,以实现对半导体器件的安全适用,提高断路器的稳定性。
{Subject}: 1.一种断路器温度补偿保护电路,其特征在于,包括：处理器、温度传感器、安全电压生成模块、电流采集模块、比较器、晶体管驱动模块和晶体管；所述温度传感器,用于检测所述晶体管的温度；所述处理器,用于根据所述温度获取断路器在当前所述温度下的最大承载电流,并根据所述最大承载电流确定所需安全电压值；所述安全电压生成模块,用于产生对应大小的所述安全电压,并发送至所述比较器；所述电流采集模块与所述比较器连接,所述电流采集模块用于采集所述断路器当前的电流,并转化为对应的实际电压后输入至所述比较器；所述比较器,用于对所述实际电压和所述安全电压进行比对,若所述实际电压大于所述安全电压,触发所述晶体管驱动模块关断所述晶体管。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路模块、电动机、天车及自动物料搬送系统
{Author}: 陆超峰;赵萌
{Author Address}: 215200 江苏省苏州市吴江区江陵街道芦荡路168号
{Subsidiary Author}: 尊芯智能科技(苏州)有限公司
{Date}: 2024-08-27
{Notes}: CN118554733A
{Abstract}: 本申请涉及一种集成电路模块、电动机、天车及自动物料搬送系统。该集成电路模块,包括：驱动电路、温度检测模块与控制电路；驱动电路、温度检测模块分别与控制电路电连接；驱动电路用于驱动电动机中的电磁铁；温度检测模块用于检测电磁铁的温度；控制电路用于在电磁铁的温度大于指定温度后,降低驱动电路输出的驱动电流。本申请的技术方案,可以在电动机工作过程中对电磁铁的温度进行监测,并根据监测结果对驱动电路输出的驱动电流进行反馈控制,实现负载均匀调配,使电磁铁的温度保持在合理范围内,避免过热损坏,提高设备可靠性与稳定性。
{Subject}: 1.一种集成电路模块,其特征在于,包括：驱动电路、温度检测模块与控制电路；所述驱动电路、所述温度检测模块分别与所述控制电路电连接；所述驱动电路用于驱动电动机中的电磁铁；所述温度检测模块用于检测所述电磁铁的温度；所述控制电路用于在所述电磁铁的温度大于指定温度后,降低所述驱动电路输出的驱动电流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成交流电弧检测和漏电检测的电路
{Author}: 吴杰华;李昭强;李艺海;卢兆良;李平奇
{Author Address}: 528000 广东省佛山市顺德区陈村镇赤花居民委员会环镇路17号
{Subsidiary Author}: 昇辉控股有限公司
{Date}: 2024-08-23
{Notes}: CN118534275A
{Abstract}: 本发明公开一种集成交流电弧检测和漏电检测的电路,该电路由五部分组成,包括电源转换电路、电弧检测MCU电路、状态灯显示电路、电弧检测电路和漏电检测电路,所述电源转换电路将交流电变换成后级电路需要的直流电,线路上的电是高压交流电220V,而芯片运行的电压是低压直流电,将交流220V的电压转换成低压直流电,从而给后级电路进行供电,提供电弧检测和漏电检测的应用电路,利用本电路硬件上的技术,加上简单的实施方式,和芯片内部已提供特定的算法,在用电线路上应用本电路,就可以同时准确的识别出线路上的电弧和漏电情况的发生,使得本发明必然具有很好的市场推广价值,本发明会非常的受欢迎,能得到有效普及。
{Subject}: 1.一种集成交流电弧检测和漏电检测的电路,其特征在于：该电路由五部分组成,包括电源转换电路、电弧检测MCU电路、状态灯显示电路、电弧检测电路和漏电检测电路,所述电源转换电路将交流电变换成后级电路需要的直流电,线路上的电是高压交流电220V,而芯片运行的电压是低压直流电,将交流220V的电压转换成低压直流电,从而给后级电路进行供电,所述电弧检测MCU电路通过电弧检测电路和漏电检测电路,接收线路上的电压电流数据,基于电弧检测MCU的ARM Cortex-M0内核,集成大容量嵌入式闪存,内置故障电弧检测所需的高频增益可编程放大器(PGA)、高速比较器、硬件加速协处理器等,利用内部特定的算法,来判断线路上是否有电弧或漏电的产生,所述状态灯显示电路通过状态灯来表示当前状态,来判断电路的运行情况是否正常,还有发生电弧和漏电情况时,状态灯会显示不同的状态,所述电弧检测电路,监测线路上的电流和电压的变化,全面的监控分析电流信号的检测处理方法,以及分析频谱特性来考虑电弧在电线中产生的电流的变化在频谱角度具有高斯分布,所述漏电检测电路,监测线路上的电流变化,检测元件通常是一个零序电流互感器,用于检测通过相线和中性线的电流是否平衡,如果发生漏电,电流不平衡会在互感器的二次线圈产生感应电动势,信号经过中间环节处理后把数据发送给电弧检测MCU。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路增量式布局优化方法及装置、设备、存储介质
{Author}: 汪佳祥;童星雨;王似飞
{Author Address}: 350003 福建省福州市鼓楼区软件大道89号福州软件园A区31号楼5层503室
{Subsidiary Author}: 福州立芯科技有限公司
{Date}: 2024-08-23
{Notes}: CN118536470A
{Abstract}: 本申请提供一种集成电路增量式布局优化方法及装置、设备、存储介质,应用于电子设计自动化(EDA)、集成电路技术领域,其中先将给定的超大规模VLSI布局求解问题,转化为同时考虑线长和密度的目标函数的增量式全局优化问题,并通过为目标函数设置合理的密度权重方案,使得优化向量上线长和密度扩散的比重得到平衡,结合迭代中在合适时机唤起时序优化算子和可布线性优化算子完成布局解求解,能够保证电路优化的整体性与连续性,缓解了后续布局合法化对优化改动的劣化趋势,以及确保了电路设计最终的实用与落地。
{Subject}: 1.一种集成电路增量式布局优化方法,其特征在于,包括：将完成初步布局的集成电路网表划分成多个网格,并对划分后的网格建立如下优化的目标函数：其中,为光滑的线长模型,为光滑的密度函数,λ为密度权重,x、y为网格坐标；根据设定的唤起时机唤起时序优化算子和可布线性优化算子,以调整线网权重和单元尺寸,平衡时序和拥塞度之间的关系；其中,时序优化算子用于调整关键线网或时序弧在所述目标函数中的密度权重,以在所述目标函数的迭代中缩短关键路径；可布线性优化算子用于更改拥塞区域标准单元的面积大小,以更改密度函数的梯度,使得拥塞区域的标准单元被推开。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种显示装置及显示装置的控制方法
{Author}: 赖政德
{Author Address}: 400714 重庆市北碚区云汉大道117号附123号
{Subsidiary Author}: 重庆京东方显示技术有限公司;京东方科技集团股份有限公司
{Date}: 2024-08-23
{Notes}: CN118538165A
{Abstract}: 本申请涉及显示技术领域,具体提供一种显示装置及显示装置的控制方法,旨在解决现有实现降低功耗的方法仍无法进一步有效的降低显示装置的整体功耗问题。为此目的,本申请的显示装置包括：时序控制芯片和电源管理集成电路,时序控制芯片用于获取系统时序控制信号,并在每帧系统时序控制信号的消隐区域,向电源管理集成电路发送第一指令；电源管理集成电路包括开关频率切换电路和电压调节电路,开关频率切换电路用于响应于第一指令,停止输出开关频率信号；电压调节电路用于在开关频率切换电路停止输出开关频率信号时,停止输出调节电压。可以有效降低电源管理集成电路的逻辑功耗,从而有利于降低显示装置的整体功耗。
{Subject}: 1.一种显示装置,其特征在于,包括时序控制芯片和电源管理集成电路；其中,所述时序控制芯片用于获取系统时序控制信号,并在每帧系统时序控制信号的消隐区域,向所述电源管理集成电路发送第一指令；所述电源管理集成电路包括开关频率切换电路和电压调节电路,所述开关频率切换电路用于响应于所述第一指令,停止输出开关频率信号；所述电压调节电路用于在所述开关频率切换电路停止输出开关频率信号时,停止输出调节电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板及其驱动方法和显示装置
{Author}: 罗鸿强
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;成都京东方光电科技有限公司
{Date}: 2024-08-23
{Notes}: CN118538166A
{Abstract}: 本发明提供一种显示面板及其驱动方法和显示装置。该显示面板包括：触控显示集成电路、第一电源和第二电源,触控显示集成电路包括模拟驱动电路,模拟驱动电路包括触控驱动电路和显示驱动电路；第一电源电连接触控驱动电路和显示驱动电路,被配置为向触控驱动电路和显示驱动电路提供电源；第二电源电连接显示驱动电路,被配置为向显示驱动电路提供电源；第二电源还电连接触控驱动电路,还被配置为向触控驱动电路提供电源。该显示面板不仅减少了触控显示集成电路的尺寸,而且降低了触控显示集成电路的成本。
{Subject}: 1.一种显示面板,包括：触控显示集成电路、第一电源和第二电源,所述触控显示集成电路包括模拟驱动电路,所述模拟驱动电路包括触控驱动电路和显示驱动电路；所述第一电源电连接所述触控驱动电路和所述显示驱动电路,被配置为向所述触控驱动电路和所述显示驱动电路提供电源；所述第二电源电连接所述显示驱动电路,被配置为向所述显示驱动电路提供电源；其特征在于,所述第二电源还电连接所述触控驱动电路,还被配置为向所述触控驱动电路提供电源。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电容隔离器及其制备方法
{Author}: 陈燕宁;刘芳;吴波;夏雨俨;陶然;吴永玉;赵扬;邓永峰;章明瑞
{Author Address}: 100192 北京市海淀区西小口路66号中关村东升科技园A区3号楼
{Subsidiary Author}: 北京智芯微电子科技有限公司;浙江大学
{Date}: 2024-08-23
{Notes}: CN118315291B
{Abstract}: 本发明提供一种电容隔离器及其制备方法,属于半导体制造技术领域。该电容隔离器制备方法包括：分别制备隔离电容芯片、发射机芯片和接收机芯片,发射机芯片和/或接收机芯片设置有硅通孔；将发射机芯片和接收机芯片分别与隔离电容芯片进行键合,得到电容隔离器。使电容器的耐压性能不再受制于集成电路后端金属互联层的厚度,提高了电容器耐压,可以避免在金属间绝缘层的沉积过程中对硅衬底产生较大的机械应力,降低了衬底弯曲或碎裂和器件失效的风险,从而提高了器件的可靠性。通过将传统的二维集成电路转变为三维集成电路,提高芯片面积率用率,提供了更优的电路连接,降低应力引发器件失效的风险,提高器件可靠性。
{Subject}: 1.一种电容隔离器制备方法,其特征在于,包括：分别制备隔离电容芯片、发射机芯片和接收机芯片,所述发射机芯片和/或所述接收机芯片设置有硅通孔；在所述发射机芯片或所述接收机芯片设置有硅通孔的情况下,将所述发射机芯片和所述接收机芯片中具有硅通孔的一者通过硅通孔与所述隔离电容芯片进行键合,将另一者通过其顶层的金属层与所述隔离电容芯片进行键合,得到电容隔离器；其中,所述隔离电容芯片上设置有第二电极板,所述发射机芯片和所述接收机芯片中不具有硅通孔的一者,其顶层的金属层上设置有第一电极板,所述发射机芯片和所述接收机芯片中具有硅通孔的一者通过硅通孔与所述第二电极板连接,另一者通过所述第一电极板与所述隔离电容芯片上未设置电极板的一端连接；在所述发射机芯片和所述接收机芯片均设置有硅通孔的情况下,将所述发射机芯片和所述接收机芯片分别通过硅通孔与所述隔离电容芯片进行键合,得到电容隔离器；其中,所述隔离电容芯片上设置有第一电极板和第二电极板,所述发射机芯片和所述接收机芯片中任一者通过硅通孔与所述第一电极板连接,另一者通过硅通孔与所述第二电极板连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 大马士革工艺、半导体集成电路结构、抛光工艺及晶圆
{Author}: 崔泽林;黄铭康;岳大川;李小磊;伍德民
{Author Address}: 528200 广东省佛山市南海区桂城街道环岛南路28号
{Subsidiary Author}: 季华实验室;深圳市奥视微科技有限公司
{Date}: 2024-08-23
{Notes}: CN118248627B
{Abstract}: 本申请涉及半导体技术领域,尤其涉及一种大马士革工艺、半导体集成电路结构、抛光工艺及晶圆。该大马士革工艺,包括：提供一种半导体基底,半导体基底包括层叠设置的单晶硅基底以及二氧化硅层；制备贯穿半导体基底的第一过孔；制备与第一过孔同中心的位于二氧化硅层的第二过孔；其中,第二过孔的孔径尺寸大于第一过孔的孔径尺寸,第一过孔和第二过孔内用于制备阻挡层和铜层。基于上述方案,本申请能够提高生产效率。
{Subject}: 1.一种抛光方法,其特征在于,所述抛光方法用于抛光一种半导体集成电路结构；所述半导体集成电路结构包括：半导体基底,包括层叠设置的单晶硅基底以及二氧化硅层；阻挡层,设置在第一过孔和第二过孔的内壁上；铜层,填充所述第一过孔和所述第二过孔；其中,所述第一过孔贯穿所述半导体基底,所述第二过孔位于所述二氧化硅层且与所述第一过孔同中心,所述第二过孔的孔径尺寸大于所述第一过孔的孔径尺寸；所述抛光方法包括：获取所述铜层在所述第一过孔和所述第二过孔位置处的表面积；基于所述表面积确定抛光完成；所述基于所述表面积确定抛光完成,包括：基于所述表面积达到所述第一过孔的孔径尺寸,确定抛光完成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种倒扣型数模混合集成电路封装陶瓷外壳及其加工方法
{Author}: 颜汇锃;邵金涛;庞学满;杜文慷;李傲奇
{Author Address}: 210016 江苏省南京市秦淮区瑞金路街道中山东路524号
{Subsidiary Author}: 中国电子科技集团公司第五十五研究所
{Date}: 2024-08-23
{Notes}: CN118538677A
{Abstract}: 本发明公开了一种倒扣型数模混合集成电路封装陶瓷外壳及其加工方法,所述的陶瓷外壳包括用于组装器件的陶瓷壳体和用于保证气密性和表贴外部电路板的金属盖板；陶瓷壳体包括用于容纳气密性器件的腔体、用于容纳非气密性器件的背板、用于与金属盖板焊接密封腔体封帽层和用于装配引线的顶板；金属盖板与封帽层之间设有用于缓释焊接应力、提升封装密封性的过渡环；陶瓷外壳采用倒扣的贴装方式,将引线和金属盖板表贴于外部电路板上。该陶瓷封装外壳将无气密性封装要求的器件置于背板上充分利用外壳空间,加工过程中释放残余应力,避免因贴合应力造成陶瓷壳体的脱落和裂纹,保证贴合的可靠性和气密性；体积小、密封性好、可靠性高、工艺简单、成本低。
{Subject}: 1.一种倒扣型数模混合集成电路封装陶瓷外壳,其特征在于,包括用于组装器件的陶瓷壳体(1)和用于保证气密性和表贴外部电路板的金属盖板(3)；所述的陶瓷壳体(1)包括用于容纳气密性器件的腔体(1-1)、用于容纳非气密性器件的背板(1-2)、用于与金属盖板(3)焊接密封腔体(1-1)的封帽层(1-3)和用于装配引线(2)的顶板(1-4)；金属盖板(3)与封帽层(1-3)之间设有用于缓释焊接应力、提升封装密封性的过渡环(4)；所述的陶瓷外壳采用倒扣的贴装方式,将引线(2)和金属盖板(3)表贴于外部电路板上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于人工智能的芯片检测方法及系统
{Author}: 赵达;郝聪;吴阁明;陈硕;任学通
{Author Address}: 110000 辽宁省沈阳市浑南区上深沟村858-20号,沈阳国际软件园B20号905室
{Subsidiary Author}: 沈阳卓志创芯科技有限公司
{Date}: 2024-08-20
{Notes}: CN118294786B
{Abstract}: 本申请涉及芯片检测技术领域,具体涉及基于人工智能的芯片检测方法及系统,该方法包括：获取局部电流变化序列和局部电压变化序列；计算每个电流数据的电流规律性递变指数；计算各电流规律性递变指数的融合电流调节指数；计算各采样时刻的电变量规律性突变指数；获取每个检测点的电变量突变序列；计算各采样时刻的突变异常增益系数；计算各采样时刻的电变量突变异常指数；获取异常检测集合,完成对集成电路芯片的故障检测。本申请提高了对集成电路芯片故障检测的效率和准确性,本申请的芯片检测系统可实现全自动全气候的芯片检测,降低成本,提高检测效率,缩短检测周期。
{Subject}: 1.基于人工智能的芯片检测方法,其特征在于,该方法包括以下步骤：获取集成电路芯片上各预设检测点的测量电流数据以及测量电压数据；获取每个电流数据的局部电流变化序列和每个电压数据的局部电压变化序列；根据每个电流数据的局部电流变化序列内各电流数据的分布状况构建每个电流数据的电流规律性递变指数,按照所述电流规律性递变指数的构建方法确定每个电压数据的电压规律性递变指数；根据每个电流数据的电流规律性递变指数的分布概况构建各电流规律性递变指数的融合电流调节指数,按照所述融合电流调节指数的构建方法确定各电压规律性递变指数的融合电压调节指数；根据所述电流规律性递变指数、融合电流度量调节指数和所述电压规律性递变指数、融合电压度量调节指数构建各采样时刻的电变量规律性突变指数；结合突变点算法获取每个检测点各采样时刻的电变量规律性突变指数的突变点,每个检测点的所有突变点组成的每个检测点的电变量突变序列；根据每个检测点的电变量突变序列内各数据的分布情况和各采样时刻的电变量规律性突变指数构建各采样时刻的突变异常增益系数；根据各采样时刻的突变异常增益系数和电变量规律性突变指数构建各采样时刻的电变量突变异常指数；根据电变量突变异常指数按照预设阈值获取异常检测集合,采用异常检测算法完成对集成电路芯片的故障检测；所述每个电流数据的电流规律性递变指数的构建过程为：统计局部电流变化序列内各电流数据在序列中出现的概率；计算每个电流数据的局部电流变化序列内所有数据的信息熵,记为局部电流信息熵；计算每个电流数据的局部电流变化序列内相邻电流数据的概率差值取绝对值,记为概率差值绝对值；计算局部电流序列内电流数据的均值,记为电流数据均值；计算每个电流数据的局部电流变化序列内各电流数据与电流数据均值的差值取绝对值,记为信息差值绝对值；所述局部电流信息熵、概率差值绝对值和信息差值绝对值均与每个电流数据的电流规律性递变指数为逆协同关系；所述融合电流调节指数的构建过程为：每个检测点的所有电流数据的电流规律性递变指数组成每个检测点的电流规律性变化序列；在每个检测点的电流变化序列内,将与各电流规律性递变指数之间欧式距离最近的预设数量个电流规律性递变指数组成的集合作为各电流规律性递变指数的融合电流度量集合；计算融合电流度量集合内各电流规律性递变指数到其余电流规律性递变指数的距离的均值,记为融合电流调节均值；各电流规律性递变指数的融合电流调节指数与所述融合电流调节均值为正向关系；所述电变量规律性突变指数的构建过程为：将各电流规律性递变指数的融合电流调节指数的归一化函数值,记为电流归一函数值；将各电压规律性递变指数的融合电压调节指数的归一化函数值,记为电压归一函数值；所述各电流规律性递变指数和各电压规律性递变指数均与电变量规律性突变指数为并行增长关系；所述电流归一函数值和所述电压归一函数值也均与电变量规律性突变指数为并行增长关系；所述局部电流变化序列与局部电压变化序列的获取方法为：测量电流信号按照时间升序排列组成测量电流数据序列；采用聚类算法获取测量电流变化序列内每个电流数据的截断距离范围内所有的邻域数据；测量电流变化序列内每个电流数据的截断距离范围内所有的邻域数据按照时间升序排列组成每个电流数据的局部电流变化序列；按照所述每个电流数据的局部电流变化序列的获取方法确定每个电压数据的局部电压变化序列。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种在ECO中使用Scan DEF文件的方法
{Author}: 叶煜;袁峰;魏星;刁屹;杨晓庆;丁琳
{Author Address}: 518000 广东省深圳市福田区福保街道福保社区市花路南侧长富金茂大厦1号楼2102D
{Subsidiary Author}: 奇捷科技(深圳)有限公司
{Date}: 2024-08-20
{Notes}: CN118332979B
{Abstract}: 本发明涉及一种在ECO中使用Scan DEF文件的方法,特别适用于扫描链的ECO阶段。该方法首先通过提取Scan DEF文件中的扫描链信息,包括扫描链数量和寄存器信息。接着,基于扫描链上的Bus端口出现频率确定压缩器位置。然后,通过分析每条扫描链的PARTITION属性,判断寄存器所属的时钟域。在时钟域判断过程中,若相邻寄存器时钟信号端PARTITION属性不同,则需在它们之间插入锁存器。本发明的方法提高了压缩器和时钟域识别的准确性,优化了扫描链布局,降低了ECO时间,并增强了设计的可维护性和能效比。
{Subject}: 1.一种在ECO中使用Scan DEF文件的方法,用于扫描链ECO阶段,其特征在于,所述该方法包括以下步骤：步骤S1,从Scan DEF文件中提取扫描链信息,所述扫描链信息至少包括扫描链的数目和每条扫描链上包含的寄存器；步骤S2,基于扫描链上出现次数最多的Bus端口确定压缩器；基于扫描链以及门级网表的连接关系,从一条扫描链的寄存器终止端,往电路中信号流向的后方进行查询,跳过途中经过的组件和普通子模块,直到遇到第一个输入端为Bus端口的特殊子模块,则将所述Bus端口标记为候选目标；对所有的扫描链重复步骤S2的操作,得到候选目标的集合,将所述候选目标的集合中出现次数最多的候选目标标记为压缩器；步骤S3,利用Scan DEF文件中每条扫描链的PARTITION属性进行时钟域判断；判断前后两个寄存器的时钟信号端的PARTITION属性是否相同,若是,则确定所述前后两个寄存器属于同一时钟域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路版图设计迁移方法、系统、设备及程序产品
{Author}: 伍逸成;沈星星;王然然;马月;张盛
{Author Address}: 510000 广东省广州市黄埔区香雪八路98号F栋402房
{Subsidiary Author}: 晶铁半导体技术(广东)有限公司
{Date}: 2024-08-20
{Notes}: CN118364755B
{Abstract}: 本发明属于集成电路设计技术领域,具体公开了一种集成电路版图设计迁移方法、系统、设备及程序产品,通过编辑配置参数调用文件来提取两种设计工艺对应的器件实例配置参数,然后读取集成电路版图数据库,遍历查找集成电路版图数据库中与第一器件实例列表匹配的原器件实例,并用对应的第二器件实例列表进行替换,再遍历查找数据库中与第一器件配置列表匹配的配置参数,并用对应的第二器件配置参数进行配置替换,最后基于新工艺的工艺设计套件刷新器件实例替换及配置替换后的版图数据库,得到迁移后的集成电路版图数据库。本发明不需要重新绘制版图,即可有效实现集成电路版图设计迁移,并且能保持迁移器件属性,方便工艺设计迁移后的修改和维护。
{Subject}: 1.一种集成电路版图设计迁移方法,其特征在于,包括：获取用户的配置编辑指令,并响应于用户的配置编辑指令编辑配置参数调用文件,所述配置参数调用文件包含第一设计工艺对应的参数化单元参数以及第二设计工艺对应的参数化单元参数,第一设计工艺对应的参数化单元参数包括若干第一器件实例和对应的若干第一器件配置参数,第二设计工艺对应的参数化单元参数包括若干第二器件实例和对应的若干第二器件配置参数；读取配置参数调用文件中第一设计工艺对应的参数化单元参数以及第二设计工艺对应的参数化单元参数,并构建第一空白表和第二空白表,将第一设计工艺对应的参数化单元参数录入第一空白表中,得到第一参数表,将第二设计工艺对应的参数化单元参数分别录入第二空白表中,得到第二参数表；从第一参数表中提取各第一器件实例组成第一器件实例列表,从第一参数表中提取各第一器件配置参数组成第一器件配置列表,从第二参数表中提取各第二器件实例组成第二器件实例列表,从第二参数表中提取各第二器件配置参数组成第二器件配置列表,且第一器件实例列表中的各第一器件实例分别关联第二器件实例列表中对应的第二器件实例,第一器件配置列表中的各第一器件配置参数分别关联第二器件配置列表中对应的第二器件配置参数；读取第一设计工艺对应的集成电路版图数据库,所述集成电路版图数据库中包含第一设计工艺对应的若干原器件实例和若干原器件配置参数；遍历查找集成电路版图数据库中与第一器件实例列表中对应第一器件实例匹配的各原器件实例,并用匹配到的第一器件实例列表中的第一器件实例所关联的第二器件实例列表中第二器件实例替换集成电路版图数据库中对应的原器件实例,得到实例替换集成电路版图数据库；遍历查找实例替换集成电路版图数据库中与第一器件配置列表中对应第一器件配置参数匹配的各原器件配置参数,并用匹配到的第一器件配置列表中的第一器件配置参数所关联的第二器件配置列表中第二器件配置参数替换实例替换集成电路版图数据库中对应的原器件配置参数,得到配置替换集成电路版图数据库；基于第二设计工艺对应的第二工艺设计套件刷新配置替换集成电路版图数据库,得到迁移后的集成电路版图数据库。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路基板的清洁设备
{Author}: 沈方晨;张永强
{Author Address}: 312000 浙江省绍兴市袍江工业区越东路(方徐村)
{Subsidiary Author}: 绍兴华立电子有限公司
{Date}: 2024-08-20
{Notes}: CN118513279A
{Abstract}: 一种集成电路基板的清洁设备,包括工作台以及基板本体；所述工作台上连接有安装座,所述安装座上连接有多个用于固定基板本体的磁吸座,所述基板本体上可拆卸连接有吸附组件；所述吸附组件包括上座体、下座体、上永磁块以及下永磁块；所述工作台上方连接有安装隔板；所述安装隔板上安装有刷尘装置以及吸尘装置；所述吸尘装置包括吸尘管道以及吸尘风机；所述刷尘装置包括毛刷以及控制机构；所述吸尘管道下方连接有吸尘嘴。本发明在基板本体的安装上,通过首先在基板本体上安装上座体以及下座体,之后直接通过上座体的上永磁块或者下座体的下永磁块吸附于磁吸座上从而进行固定,其对基板本体的固定非常方便。
{Subject}: 1.一种集成电路基板的清洁设备,包括工作台(1)以及基板本体(2)；所述工作台(1)上连接有安装座(3),其特征在于：所述安装座(3)上连接有多个用于固定基板本体(2)的磁吸座(4)；所述基板本体(2)上可拆卸连接有与磁吸座(4)相对应的吸附组件；所述吸附组件包括上座体(5)、下座体(6)、上永磁块(7)以及下永磁块(8)；所述上永磁块(7)镶嵌于上座体(5)上端,下永磁块(8)镶嵌于下座体(6)下端；所述下座体(6)上方连接有螺杆(15)；所述螺杆(15)上端穿过基板本体(2)与上座体(5)螺纹连接；所述吸附组件通过上永磁块(7)或下永磁块(8)吸附于与自身相对应的磁吸座(4)上；所述工作台(1)上方连接有安装隔板(14)；所述安装隔板(14)上安装有用于对基板本体(2)进行刷尘的刷尘装置以及用于吸尘的吸尘装置；所述吸尘装置包括吸尘管道(9)以及与吸尘管道(9)连接的吸尘风机(10)；所述刷尘装置包括横向滑动连接于吸尘管道(9)下方的毛刷(11)以及用于推动毛刷(11)横向移动的控制机构；所述吸尘管道(9)下方连接有吸尘嘴(16)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种支持多边形的模拟集成电路宏模块布局方法
{Author}: 韩孟哲;张亚东;贾小涛;李飞;李起宏;朱能勇
{Author Address}: 518031 广东省深圳市福田区福保街道福保社区桃花路与槟榔道交汇处西北深九科技创业园5号楼1001
{Subsidiary Author}: 深圳华大九天科技有限公司
{Date}: 2024-08-20
{Notes}: CN118520833A
{Abstract}: 一种支持多边形的模拟集成电路宏模块布局方法,包括：1)划分宏模块；2)根据每个宏模块的连线数量和面积赋予宏模块相应的权重,根据权重对所述宏模块进行排序；3)按顺序选取宏模块,采用多边形贴边搜索布局算法进行布局；4)扰动宏模块排序并根据新的宏模块排序进行布局,比较本次布局与之前布局的得分,保留最优布局结果并输出。本发明采用多边形贴边搜索布局算法,规定新加入的模块必须紧贴原有模块摆放,通过模块膨胀预留出模块间的布线空间,支持多边形的模拟电路宏模块布局,提高了布局紧凑性。
{Subject}: 1.一种支持多边形的模拟集成电路宏模块布局方法,其特征在于,包括：1)划分宏模块；2)根据每个宏模块的连线数量和面积赋予宏模块相应的权重,根据权重对所述宏模块进行排序；3)按顺序选取宏模块,采用多边形贴边搜索布局算法进行布局；4)扰动宏模块排序并根据新的宏模块排序进行布局,比较本次布局与之前布局的得分,保留最优布局结果并输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种自顶向下规划的模拟集成电路分层次布局方法
{Author}: 韩孟哲;张亚东;贾小涛;李飞;李起宏;朱能勇
{Author Address}: 518031 广东省深圳市福田区福保街道福保社区桃花路与槟榔道交汇处西北深九科技创业园5号楼1001
{Subsidiary Author}: 深圳华大九天科技有限公司
{Date}: 2024-08-20
{Notes}: CN118520834A
{Abstract}: 一种自顶向下规划的模拟集成电路分层次布局方法,包括以下步骤：根据电路网表的层次结构划分待布局模块的布局层次；按所述布局层次自顶向下,检查所有模块中是否有不直接受约束限制的软模块,若存在软模块,则进行预布局,调整软模块的尺寸；按所述布局层次自底向上,根据约束类型对底层器件模块分约束组进行布局；将各约束组作为宏模块,在最上层进行宏模块布局。本发明提供的布局方法,能够根据上层的预布局情况调节下层的模块尺寸,避免模块纵横比不合适带来的面积浪费,采用分层次的布局算法,先对底层基于模板与优化的方法进行布局,再对上层进行支持多边形的宏模块布局,从而得到符合设计规则要求、具有良好性能且面积紧凑的布局结果。
{Subject}: 1.一种自顶向下规划的模拟集成电路分层次布局方法,包括以下步骤：根据电路网表的层次结构划分待布局模块的布局层次；按所述布局层次自顶向下,检查所有模块中是否有不直接受约束限制的软模块,若存在软模块,则进行预布局,调整软模块的尺寸；按所述布局层次自底向上,根据约束类型对底层器件模块分约束组进行布局；将各约束组作为宏模块,在最上层进行宏模块布局。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路信号处理方法及系统
{Author}: 黄辉祥;林静娴;蒋大汇;黄涛
{Author Address}: 361000 福建省厦门市自由贸易试验区厦门片区象屿路93号厦门国际航运中心C栋4层431单元B
{Subsidiary Author}: 中领芯辰(厦门)电子科技有限公司
{Date}: 2024-08-20
{Notes}: CN118521464A
{Abstract}: 本发明公开了一种集成电路信号处理方法及系统,涉及图像信号处理方法包括：将目标图像的各像素值作为原始像素值,标记与原始像素值为对角线相邻的第一待生成元素,标记与原始像素值垂直相邻或者横向相邻的第二待生成元素；计算第一待生成元素的元素值；计算第二待生成元素的元素值；更新目标矩阵还原图像得到目标图像对应的缩放图。通过综合考虑对角线相邻和垂直/横向相邻的像素值,该方法能够更准确快速地预测和生成新的像素值,从而避免了传统插值方法可能导致的图像模糊或失真问题并提高了整个图像缩放过程的效率。由于插值过程中考虑了更多的像素信息,因此生成的缩放图像在细节和边缘处理上更加平滑,减少了锯齿状边缘和失真现象。
{Subject}: 1.一种集成电路信号处理方法,其特征在于,所述方法包括：获取目标图像,根据所述目标图像的尺寸大小构建目标矩阵；将所述目标图像的各像素值映射到目标矩阵中作为原始像素值,标记与所述目标矩阵中与原始像素值为对角线相邻的元素为第一待生成元素,并标记与所述目标矩阵中与原始像素值垂直相邻或者横向相邻的元素为第二待生成元素；针对每一第一待生成元素,确定与该第一待生成元素对角线相邻的原始像素值作为第一像素值集,根据第一像素值集计算该第一待生成元素的元素值；针对每一第二待生成元素,确定与该第二待生成元素对角线相邻的原始像素值和第一待生成元素作为第二像素值集,根据第二像素值集计算该第二待生成元素的元素值；更新所述目标矩阵中各第一待生成元素和第二待生成元素的元素值,得到扩展矩阵；根据所述扩展矩阵还原图像得到所述目标图像对应的缩放图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片封装辅助设备
{Author}: 陈兴宇;李勇
{Author Address}: 430000 湖北省武汉市东湖新技术开发区佛祖岭街道光谷三路777号综保区移动终端产业园12栋02层01室
{Subsidiary Author}: 湖北芯连达技术有限公司
{Date}: 2024-08-20
{Notes}: CN118522685A
{Abstract}: 本发明公开了一种集成电路芯片封装辅助设备,包括闭环传输带和沿着闭环传输带带身周向均分布的定位机构,所述定位机构包括托板、夹板、内套、外套、承载轴、传动机构和连杆,所述承载轴和闭环传输带固定连接,所述托板的底部焊接有底部和承载轴固定连接的支撑轴,所述夹板的数量为四个且为等夹角分布在支撑轴轴线的外周。本发明中,通过设置内套和套设在内套外部的外套,便于通过连杆来控制托板上的四个夹板进行夹紧和释放动作,实现对托板上歪斜平放的集成电路基板居中夹紧,然后将内套和外套设置成弹性扭转配合的连接方式,也就说外套旋转时能弹性推动内套旋转,故而具有对外形规格不同的集成电路基板居中夹紧的优点。
{Subject}: 1.一种集成电路芯片封装辅助设备,包括闭环传输带(1)和沿着闭环传输带(1)带身周向均分布的定位机构(2),其特征在于,所述定位机构(2)包括托板(21)、夹板(22)、内套(23)、外套(24)、承载轴(26)、传动机构(27)和连杆(28),所述承载轴(26)和闭环传输带(1)固定连接,所述托板(21)的底部焊接有底部和承载轴(26)固定连接的支撑轴(211),所述夹板(22)的数量为四个且为等夹角分布在支撑轴(211)轴线的外周,四个所述夹板(22)中相对两个相对支撑轴(211)对称,所述内套(23)套设在支撑轴(211)上且两者转动连接,所述外套(24)套设在内套(23)的外部且两者扭转弹性配合,所述内套(23)的外周壁固定连接有两个周向均匀分布的内臂(231),两个所述内臂(231)的自由端分别通过连杆(28)和对称的两个夹板(22)的底部铰接连接,所述外套(24)的外周壁固定连接有两个周向均匀分布的外臂(241),两个所述外臂(241)的自由端分别通过连杆(28)和另外对称的两个夹板(22)的底部铰接连接,所述传动机构(27)设置在支撑轴(211)上且用于控制内套(23)扭转。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 扩展坞防电流倒灌的方法及相应的集成电路
{Author}: 孙楠楠
{Author Address}: 200000 上海市长宁区定西路1328号3楼336室
{Subsidiary Author}: 百代(上海)数据技术有限公司
{Date}: 2024-08-20
{Notes}: CN118522729A
{Abstract}: 本发明涉及到扩展坞防电流倒灌的方法及相应的集成电路。集成电路包括开设在衬底正面的并呈现为环形的第一和第二沟槽,第一和第二沟槽内填充有绝缘物。第一漂移层植入在衬底正面的位于第一沟槽内侧位置、第二漂移层植入在衬底正面的位于第一沟槽和第二沟槽之间位置。集成电路还包括植入在第一漂移层并内绕在第一沟槽顶部内侧的第二导电类型的联结环、植入在第一漂移层并位于联结环内侧的第一发射区和接触区。集成电路还包括植入在第二漂移层并内绕在第二沟槽内侧的第一导电类型的掺杂环、植入在第二漂移层并外绕在第一沟槽外侧的第二发射区。第一掩埋区和第二掩埋区相互交替设置并且它们布置在第一漂移层并且位于联结环下方。
{Subject}: 1.一种集成电路,其特征在于,包括：开设在一个衬底的正面的并且呈现为环形的第一和第二沟槽,第一沟槽位于第二沟槽的内侧,衬底为第一导电类型,第一和第二沟槽内部均填充有绝缘物；植入在衬底正面的位于第一沟槽内侧的第一漂移层、植入在衬底正面的位于第一沟槽和第二沟槽之间的第二漂移层,第一和第二漂移层皆为第二导电类型；植入在第一漂移层并内绕在第一沟槽顶部内侧的第二导电类型的联结环、植入在第一漂移层并位于联结环内侧的第一发射区和接触区,第一发射区为第一导电类型而接触区为第二导电类型；植入在第二漂移层并内绕在第二沟槽内侧的第一导电类型的掺杂环、植入在第二漂移层并外绕在第一沟槽外侧的第二发射区,第二发射区为第二导电类型；布置在第一漂移层并位于联结环下方的多个第一掩埋区和多个第二掩埋区,相互交替的第一掩埋区和第二掩埋区皆设成条状,第一掩埋区为第一导电类型而第二掩埋区为第二导电类型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种芯片智能入盒封装设备及其封装工艺
{Author}: 韦胜;胡宇;唐振宁
{Author Address}: 314000 浙江省嘉兴市嘉善县大云镇花乡大道28号6幢一楼101室
{Subsidiary Author}: 铼芯半导体科技(浙江)有限公司
{Date}: 2024-08-16
{Notes}: CN118343343B
{Abstract}: 本发明涉及封装技术领域,具体涉及一种芯片智能入盒封装设备及其封装工艺；本发明提供了一种芯片智能入盒封装设备,工作台上设置有一输送带,输送带适于驱动工件水平移动；上料夹爪,上料夹爪固定在工作台上,上料夹爪适于将输送带上的工件搬运至料带上；装载台,装载台固定在工作台上,料带适于在装载台上水平移动；收卷盘,收卷盘转动设置在装载台的下料端,收卷盘适于收卷料带；覆膜盘,覆膜盘转动设置在装载台上方,保护膜卷固定在覆膜盘上；张紧组件,张紧组件固定在装载台上,张紧组件适于与保护膜抵接；其中,保护膜晶张紧组件后,张紧组件适于将保护膜两侧的翼条与中部的膜本体分离；张紧组件适于折弯翼条,使其高度凸出膜本体。
{Subject}: 1.一种芯片智能入盒封装设备,其特征在于,包括：工作台(1),所述工作台(1)上设置有一输送带(10),所述输送带(10)适于驱动工件水平移动；上料夹爪(2),所述上料夹爪(2)固定在工作台(1)上,所述上料夹爪(2)适于将输送带(10)上的工件搬运至料带(7)上；装载台(3),所述装载台(3)固定在所述工作台(1)上,料带(7)适于在装载台(3)上水平移动；收卷盘(4),所述收卷盘(4)转动设置在所述装载台(3)的下料端,所述收卷盘(4)适于收卷料带(7)；覆膜盘(5),所述覆膜盘(5)转动设置在装载台(3)上方,保护膜(8)卷固定在覆膜盘(5)上；张紧组件(6),所述张紧组件(6)固定在装载台(3)上,所述张紧组件(6)适于与保护膜(8)抵接；其中,保护膜(8)晶张紧组件(6)后,所述张紧组件(6)适于将保护膜(8)两侧的翼条(82)与中部的膜本体(81)分离；张紧组件(6)适于折弯翼条(82),使其高度凸出膜本体(81)；所述料带(7)为柔性件,所述料带(7)沿长度方向等间距开设有若干容纳槽(71),工件适于放入所述容纳槽(71)内；所述容纳槽(71)的底部凸出所述料带(7)的底壁；所述保护膜(8)包括：膜本体(81),所述膜本体(81)的宽度大于所述容纳槽(71)的宽度；两翼条(82),两所述翼条(82)分别固定在所述膜本体(81)的两侧,且所述翼条(82)与所述膜本体(81)之间等间距开设有若干通槽(83)；每个所述通槽(83)内固定有一凸块(84),所述凸块(84)的水平高度大于所述膜本体(81)；所述凸块(84)固定在所述通槽(83)靠近所述膜本体(81)的一侧,且所述凸块(84)外壁与所述通槽(83)的另一侧设有间隙；所述张紧组件(6)包括：水平杆(61),所述水平杆(61)水平设置在所述料带(7)的上方；两张紧块(62),所述张紧块(62)适于与料带(7)表面抵接,所述张紧块(62)适于限位翼条(82)；所述张紧块(62)下部开设有一限位槽(63),所述限位槽(63)呈“V”型,翼条(82)适于穿过所述限位槽(63)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路测试模式下的时钟诊断修复方法、装置和设备
{Author}: 胡春媚;王法振;唐茜茜;梁斌;柴思佳;张震;吴振宇;陈小文;罗登;陈建军
{Author Address}: 410073 湖南省长沙市开福区德雅路109号
{Subsidiary Author}: 中国人民解放军国防科技大学
{Date}: 2024-08-16
{Notes}: CN118364781B
{Abstract}: 本申请涉及集成电路测试模式下的时钟诊断修复方法、装置和设备,通过对集成电路芯片在扫描设计后的网表进行测试时钟树的提取分析,找到两个输入端来源于测试时钟的所有最后一级时钟选择器后,从中找出来源于组合逻辑的功能选择使能信号的修复选择端,最后分别为各待修复选择端添加一个或门,以避免集成电路芯片在测试模式下时钟切换后时钟输出不确定的问题。与传统技术相比,通过在时钟多级多路选择器的级联部分增加少量硬件电路,有效消除了集成电路芯片在测试模式下时钟切换后时钟输出的两种不确定性,保证芯片在扫描测试模式下的正常运行,提高了集成电路芯片的仿真验证通过率。
{Subject}: 1.一种集成电路测试模式下的时钟诊断修复方法,其特征在于,包括步骤：对集成电路芯片在扫描设计后的网表进行测试时钟树的提取分析,确定时钟多级多路选择器的级联部分；在所述级联部分中确定两个输入端来源于测试时钟的所有最后一级时钟选择器；从各所述最后一级时钟选择器的选择端中确定待修复选择端；所述待修复选择端为来源于组合逻辑的功能选择使能信号的选择端；分别为各所述待修复选择端添加一个或门；所述或门的第一输入端用于接入所述功能选择使能信号,所述或门的第二输入端用于接入测试使能信号,所述或门的输出端连接所述待修复选择端；对所述集成电路芯片重新执行集成电路可测试性设计网表的输出,得到所述集成电路芯片在测试模式下经过时钟诊断修复后的集成电路可测试性设计网表。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种方便线路连接的集成电路测试方法及系统
{Author}: 郭虎;李建伟;蔡彩银
{Author Address}: 100098 北京市海淀区中关村北大街127-1号1层1218室
{Subsidiary Author}: 北京炎黄国芯科技有限公司
{Date}: 2024-08-16
{Notes}: CN118376908B
{Abstract}: 本发明提供一种方便线路连接的集成电路测试方法及系统,涉及集成电路测试技术领域,包括：获取待测集成电路,设置测试电路板,测试点以及柔性互连阵列,进行对准连接,获取待测器件信息并解密,得到待测电路信息；生成初始测试信号序列,映射至量子态空间生成量子测试信号序列,进行信号输入,生成输出结果信号,进行对比,根据对比结果计算性能指标,进行参数调整,生成优化测试信号序列并反馈至控制器,得到最优性能指标；确定偏差程度,生成置信度评分并与置信度阈值比较,高于置信度阈值,则标记为合格,否则调整超参数,更新置信度阈值直至收敛,若收敛至不合格状态则进行推理,确定失效模式和改进方案,与器件测试信息打包上传至服务器。
{Subject}: 1.一种方便线路连接的集成电路测试方法,其特征在于,包括：获取至少包含两个引脚的待测集成电路,根据所述待测集成电路设置测试电路板,在所述测试电路板上设置所述待测集成电路中引脚对应的测试点以及柔性互连阵列,调节所述柔性互连阵列对应的电纤维束并进行自适应对准连接,通过所述测试电路板中的量子计算单元获取待测器件信息并解密,得到待测电路信息；将所述待测电路信息发送至神经网络单元并结合多任务迁移学习算法,根据所述待测电路信息,结合预训练的器件测试模型生成初始测试信号序列以及对应的预期结果信号,并映射至量子态空间生成量子测试信号序列以及对应的量子预期结果,通过所述柔性互连阵列将所述量子测试信号序列添加到待测集成电路的测试点上进行信号输入,生成输出结果信号并映射至量子态空间,结合量子态比特计算方法与量子预期结果进行对比,根据对比结果通过量子增强学习方法计算性能指标并添加至自学习优化模块,根据所述对比结果对所述器件测试模型进行参数调整和量子电路结构优化,生成优化测试信号序列并反馈至控制器,重复测试直至结果收敛,得到最优性能指标；将所述最优性能指标添加至预先设置的智能决策模型中,通过多目标优化算法确定所述最优性能指标与预设标准之间的偏差程度,基于所述偏差程度生成置信度评分并与预先设置的置信度阈值比较,若所述置信度评分高于所述置信度阈值,则标记为合格,否则标记为不合格并自动调整所述器件测试模型中的超参数,动态更新所述置信度阈值直至收敛,若收敛至不合格状态则结合知识图谱进行推理,确定失效模式和改进方案,同时与器件测试信息打包上传至服务器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: SRAM物理不可克隆函数电路及设备
{Author}: 王耀华;邵津津;宋睿强;郭阳;李少青;陈吉华;王俊辉;张洋
{Author Address}: 410073 湖南省长沙市开福区德雅路109号
{Subsidiary Author}: 中国人民解放军国防科技大学
{Date}: 2024-08-16
{Notes}: CN118378312B
{Abstract}: 本申请涉及一种SRAM物理不可克隆函数电路及设备。包括供电控制模块、第一控制模块、单端口SRAM存储器、数据位加法器模块、使能位加法器模块、多位选择器模块和第二控制模块。在PUF控制信号有效时,通过供电控制模块使单端口SRAM存储器能够自动化的进行多轮上/断电操作,数据位加法器模块对单端口SRAM存储器的输出值进行累加,使能位加法器模块产生累加次数信号,多位选择器模块根据累加次数信号、单端口SRAM存储器的输出及使能位加法器模块的输出物理不可克隆随机值。自动化的多次累加SRAM物理不可克隆函数电路的随机输出值,大大提高了随机输出数据的稳定性。
{Subject}: 1.一种SRAM物理不可克隆函数电路,其特征在于,包括供电控制模块、第一控制模块、单端口SRAM存储器、数据位加法器模块、使能位加法器模块、多位选择器模块和第二控制模块；所述供电控制模块用于根据PUF控制信号和时钟信号,输出供电信号,所述第一控制模块用于根据片选使能信号、读写使能信号和所述PUF控制信号,输出片选信号和读写信号,所述单端口SRAM存储器用于根据输入数据、所述供电信号、所述片选信号、所述读写信号、所述时钟信号和地址信号输出特定轮各初始随机值,所述数据位加法器模块用于根据数据输出使能信号、所述时钟信号、所述PUF控制信号,分别对每轮的各所述初始随机值进行累加并输出各累加随机值,所述使能位加法器模块用于根据所述数据输出使能信号、所述时钟信号和所述PUF控制信号,输出累加次数信号,所述多位选择器模块用于根据各所述累加随机值、所述累加次数信号、累加控制信号分别输出物理不可克隆随机值和所述数据输出使能信号,所述第二控制模块用于根据所述PUF控制信号选择输出各所述初始随机值或所述物理不可克隆随机值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 内建动态老炼控制的集成电路、系统及方法
{Author}: 胡春媚;唐茜茜;郭阳;刘必慰;王法振;吴振宇;柴思佳;陈小文;池雅庆;李晨;张震
{Author Address}: 410073 湖南省长沙市开福区德雅路109号
{Subsidiary Author}: 中国人民解放军国防科技大学
{Date}: 2024-08-16
{Notes}: CN118376909B
{Abstract}: 本发明涉及内建动态老炼控制的集成电路、系统及方法,通过老炼激励的生成在DUT内建实现,不需要老炼控制台的参与,DUT内部扫描链相关的触发器和组合逻辑实现最大程度的翻转,同时老炼激励覆盖DUT内部的内存组件,老炼范围充分且覆盖率高。老炼过程监测的PCB实现简单,解决了动态老炼数据收集和监测的难题,有效简化以往基于集成电路动态老炼系统的老练装置设计,老炼控制台不再需要使用FPGA实现,提供简单外部电源和时钟信号即可实现芯片的动态老炼。同时,高温试验箱窗口限制老炼工位数量的问题得到了彻底解决,有效降低了老炼测试复杂度。
{Subject}: 1.一种内建动态老炼控制的集成电路,其特征在于,包括被测集成电路芯片,所述被测集成电路芯片部署有内建动态老炼控制模块,所述内建动态老炼控制模块包括扫描链控制子模块、存储器内建自测试控制子模块、老炼分时控制器子模块和老炼监测子模块；所述老炼分时控制器子模块分别连接所述扫描链控制子模块和所述存储器内建自测试控制子模块,所述老炼监测子模块分别连接所述扫描链控制子模块和所述存储器内建自测试控制子模块；所述老炼分时控制器子模块内设老炼分时控制器,用于控制所述扫描链控制子模块和所述存储器内建自测试控制子模块分时的轮流启动工作,所述扫描链控制子模块用于控制所述被测集成电路芯片上已有的扫描链首尾相连成一条长链,所述存储器内建自测试控制子模块用于控制所述被测集成电路芯片上已有的内存组件内建自测试控制器为功能时钟旁路模式,所述老炼监测子模块用于接收所述扫描链的最后一个触发器的Q端的测试结果以及所述内存组件的测试结果,将测试结果降频后作为所述被测集成电路芯片的测试输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于智能控制的集成电路物料抓取方法及系统
{Author}: 綦迎红;杨灿辉
{Author Address}: 518000 广东省深圳市福田区福田街道岗厦社区福华三路88号财富大厦25B、25C、25D
{Subsidiary Author}: 深圳市科茂翔电子有限公司
{Date}: 2024-08-16
{Notes}: CN118493390A
{Abstract}: 本发明涉及集成电路控制领域,公开了一种基于智能控制的集成电路物料抓取方法及系统,包括以下步骤：根据集成电路的型号,确定集成电路物料目标型号,并通过三维模型获取集成电路物料存放位置和集成电路组装位置；控制物料抓取设备对集成电路物料进行抓取稳定性测试,得到并基于目标抓取位置控制物料抓取设备抓取集成电路物料至集成电路组装位置,最后对集成电路物料在集成电路组装位置内存在位置进行分析,实现物料抓取设备的优化。本发明能够通过物料抓取设备对集成电路物料进行物料抓取处理,实现提高集成电路抓取效率和组装效率的效果,并且加快集成电路的出货量,同时提高人工操作的安全性,降低因搬运集成电路物料从而产生隐患的概率。
{Subject}: 1.一种基于智能控制的集成电路物料抓取方法,其特征在于,包括以下步骤：根据集成电路的所有型号,确定集成电路物料目标型号,并构建三维模型确定集成电路物料存放位置和集成电路组装位置；使用物料抓取设备对目标集成电路物料进行不同物料可抓取位置的抓取测试,并经过抓取测试结果确定目标集成电路物料的目标抓取位置；控制物料抓取设备抓取目标集成电路物料至集成电路组装位置,获取目标集成电路物料在集成电路组装位置内的偏移率,若偏移率存在异常则需要对物料抓取设备进行优化处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种纳米薄膜芯体封装工艺及制造方法
{Author}: 范敏;雷卫武
{Author Address}: 410300 湖南省长沙市浏阳经济技术开发区湘台路18号长沙E中心A5栋3、4层01、02号房
{Subsidiary Author}: 松诺盟科技有限公司
{Date}: 2024-08-16
{Notes}: CN118495464A
{Abstract}: 本发明公开了一种纳米薄膜芯体封装工艺及制造方法,涉及压力传感器技术领域,包括按照芯体工艺生产出纳米薄膜压力芯体,其中纳米薄膜压力芯体包括金属基底和镀于所述金属基底上的惠斯通电桥纳米膜层,所述惠斯通电桥纳米膜层包括绝缘层、设于所述绝缘层上的压敏层、设于压敏层上的焊盘层和保护层,其中焊盘层裸露在保护层外,本发明通过将制作出来的纳米薄膜压力芯体进行进一步封装,便于使用人员直接连线使用,而不需要经过专用金丝球焊机绑线；并且通过采用通孔型信号端子或实心公针与封装罩进行玻璃微溶连接,方便生产表压、密封表压和绝压芯体。
{Subject}: 1.一种纳米薄膜芯体封装工艺,其特征在于,包括以下步骤：S1：按照芯体工艺生产出纳米薄膜压力芯体(1),其中纳米薄膜压力芯体(1)包括金属基底(2)和镀于所述金属基底(2)上的惠斯通电桥纳米膜层(3),所述惠斯通电桥纳米膜层(3)包括绝缘层(4)、设于所述绝缘层(4)上的压敏层(5)、设于压敏层(5)上的焊盘层(6)和保护层(7),其中焊盘层(6)裸露在保护层(7)外；S2：机加工生产出所需封装结构件(8),其中封装结构件(8)包括引压口(9)和封装罩(13)；S3：将金属基底(2)底部与引压口(9)进行激光焊接；S4：组装PCB板(10),并通过PCB固定螺丝将PCB板(10)固定到金属基底(2)远离引压口(9)一侧上；S5：使用超声波焊接将纳米薄膜压力芯体(1)中的焊盘层(6)与PCB板(10)用金丝(12)连接导通；S6：在焊盘层(6)和纳米薄膜压力芯体(1)表面点涂绝缘果冻胶；S7：安装封装罩(13),封装罩(13)通过玻璃微溶技术将多个电信号输出连接端子(14)与封装罩(13)融合；S8：将封装罩(13)与金属基底(2)和引压口(9)进行激光焊接,使金属基底(2)和PCB板(10)位于封装罩(13)内部,其电信号输出连接端子与PCB板(10)电性连接；S9：封装完后进行200°C以下退火处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于基于分立电源仪表的多功能测试系统
{Author}: 宋贺;王晨;钟宏伟
{Author Address}: 110000 辽宁省沈阳市沈北新区孝信街10号
{Subsidiary Author}: 中国电子科技集团公司第四十七研究所
{Date}: 2024-08-16
{Notes}: CN118501661A
{Abstract}: 本发明公开一种基于分立电源仪表的多功能测试系统,包括控制后台,前端界面；控制后台,用于接收前端界面用户输入的指令参数,并转换为控制信号输出给分立式电源使其对对象芯片产生预期波形,还用于按照用户指令执行测试、通过万用表采集测试数据并存储,实现基于分立电源仪表的多功能测试；前端界面,用于用户输入指令参数、测试命令,以及可视化显示设定的波形和测试数据。本专利的测试系统可解决传统测试机面临的问题,可实现灵活、便捷的进行参数设置与测试测量,并且通过简单的组装即可使用,搬运方便不受地点的限制,可广泛应用于集成电路测试测量中。
{Subject}: 1.一种基于分立电源仪表的多功能测试系统,其特征在于,包括：控制后台,前端界面；控制后台,用于接收前端界面用户输入的指令参数,并转换为控制信号输出给分立式电源使其对对象芯片产生预期波形,还用于按照用户指令执行测试、通过万用表采集测试数据并存储,实现基于分立电源仪表的多功能测试；前端界面,用于用户输入指令参数、测试命令,以及可视化显示设定的波形和测试数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于电流反馈的集成电路老化测试方法及系统
{Author}: 綦迎红;杨灿辉
{Author Address}: 518000 广东省深圳市福田区福田街道岗厦社区福华三路88号财富大厦25B、25C、25D
{Subsidiary Author}: 深圳市科茂翔电子有限公司
{Date}: 2024-08-16
{Notes}: CN118501662A
{Abstract}: 本申请提供了一种基于电流反馈的集成电路老化测试方法及系统,涉及电路测试技术领域,该方法包括：按照电流老化测试表,对集成电路进行老化测试,获取电流反馈信号集合；进行信号滤波预处理,获得标准电流信号集合进行老化关联特征提取；基于老化特征信息集合进行老化状态分析,获得老化状态系数,当电路老化状态系数达到预设老化系数阈值,发出预警信号。通过本申请可以解决现有集成电路老化测试方法,由于电路老化特征确定的精细度和准确性不足,导致老化测试结果评估的准确性较差,以至于无法及时发现电路潜在缺陷和故障,造成电路运行风险较大的技术问题,可以及时发现电路潜在威胁并进行预警,确保电路运行的可靠性和稳定性。
{Subject}: 1.一种基于电流反馈的集成电路老化测试方法,其特征在于,所述方法包括：S1：获取目标集成电路的布图设计信息,对所述布图设计信息进行多维关键性分析,确定集成电路关键节点集合,在所述集成电路关键节点集合上设置电流传感器,获取电流监测传感器集合；S2：获取电流老化测试表,按照所述电流老化测试表基于所述电流监测传感器集合对所述目标集成电路进行老化测试监测,获取关键节点电流反馈信号集合,将所述关键节点电流反馈信号集合无线传输至数据处理单元；S3：通过所述数据处理单元对所述关键节点电流反馈信号集合进行信号滤波预处理,获得关键节点标准电流信号集合,对所述关键节点标准电流信号集合进行老化关联特征提取,确定集成电路老化特征信息集合；S4：基于所述集成电路老化特征信息集合进行老化状态分析,获得集成电路老化状态系数,当所述集成电路老化状态系数达到预设老化系数阈值时,发出预警信号对所述目标集成电路进行老化预警记录。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种利用反向施磁进行初始化的霍尔传感器集成电路
{Author}: 陈昀
{Author Address}: 410132 湖南省长沙市长沙县干杉乡干杉社区八塘组1278号
{Subsidiary Author}: 陈昀
{Date}: 2024-08-16
{Notes}: CN118501782A
{Abstract}: 本发明涉及集成电路技术领域,具体为一种利用反向施磁进行初始化的霍尔传感器集成电路,包括霍尔半导体感应单元、微线圈电路、微线圈控制电路、补偿及信号调理电路、ADC及输出电路、电源管理及控制单元、I2C和SPI通讯电路单元、TVS及过保护电路单元和GPIO以及其它数字电路单元。本发明具有与霍尔半导体感应单元相互靠近但互不接触的微线圈电路,当集成电路芯片在强磁场环境下使用时,微线圈电路可产生与外部静态磁场方向相反、磁感应强度相等的磁场,从而抵消外部磁场对霍尔传感器的影响,因此霍尔传感器能适应在非零静态磁场的环境下正常工作。
{Subject}: 1.一种利用反向施磁进行初始化的霍尔传感器集成电路,其特征在于,包括：霍尔半导体感应单元(1)、微线圈电路(2)、微线圈控制电路(3)、补偿及信号调理电路(4)、ADC及输出电路(5)、电源管理及控制单元(6)、I2C和SPI通讯电路单元(7)、TVS及过保护电路单元(8)和GPIO以及其它数字电路单元(9)；所述微线圈电路(2)与所述微线圈控制电路(3)相连,所述微线圈控制电路(3)与所述I2C和SPI通讯电路单元(7)相连,所述I2C和SPI通讯电路单元(7)与所述GPIO以及其它数字电路单元(9)相连,所述霍尔半导体感应单元(1)与所述补偿及信号调理电路(4)相连,所述补偿及信号调理电路(4)与所述ADC及输出电路(5)相连,所述ADC及输出电路(5)和所述I2C和SPI通讯电路单元(7)相连,所述TVS及过保护电路单元(8)和所述GPIO以及其它数字电路单元(9)相连,所述GPIO以及其它数字电路单元(9)还与所述微线圈控制电路(3)相连,用于控制所述微线圈控制电路(3)以改变所述微线圈电路(2)的电流方向；所述霍尔半导体感应单元(1)、微线圈电路(2)、微线圈控制电路(3)、补偿及信号调理电路(4)、ADC及输出电路(5)、I2C和SPI通讯电路单元(7)、TVS及过保护电路单元(8)和GPIO以及其它数字电路单元(9)均与所述电源管理及控制单元(6)相连；所述GPIO以及其它数字电路单元(9)用于控制所述电源管理及控制单元(6)的输出电压的大小和电流的大小,从而实现控制微线圈电路(2)的电压电流大小。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于寄存器的接口信号控制方法及系统
{Author}: 仇露青
{Author Address}: 519000 广东省珠海市横琴新区环岛东路3000号横琴国际商务中心1901-1907办公、1914-1924办公
{Subsidiary Author}: 芯耀辉科技有限公司
{Date}: 2024-08-16
{Notes}: CN118504477A
{Abstract}: 本申请涉及计算机技术领域并提供一种基于寄存器的接口信号控制方法及系统。方法包括：确定至少一个模块在至少一个工作模式下的接口信号要求；基于所述接口信号要求,生成寄存器代码；基于所述接口信号要求,生成接口顶层代码；利用所述至少一个寄存器,按照所述接口逻辑模式控制所述至少一个接口信号。如此,提升自动化效率。
{Subject}: 1.一种基于寄存器的接口信号控制方法,其特征在于,所述接口信号控制方法包括：确定至少一个模块在至少一个工作模式下的接口信号要求,其中,所述接口信号要求包括至少一个接口信号和所述至少一个接口信号相关联的接口逻辑模式所包括的至少一种逻辑模式；基于所述接口信号要求,生成寄存器代码,其中,所述寄存器代码包括控制逻辑,所述控制逻辑是通过从所述接口信号要求中提取所述至少一种逻辑模式之后再利用控制逻辑模板生成,所述控制逻辑模板是基于多种逻辑模式预先设定,所述至少一种逻辑模式从所述多种逻辑模式中选择；基于所述接口信号要求,生成接口顶层代码,并且,生成所述至少一个接口信号与所述控制逻辑之间的第一连接关系以及至少一个寄存器与所述控制逻辑之间的第二连接关系,其中,所述至少一个寄存器是基于所述寄存器代码进行例化得到；利用所述至少一个寄存器,按照所述接口逻辑模式控制所述至少一个接口信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于薄膜集成电路的生成制造工艺
{Author}: 王慧卉;黄豹;樊志
{Author Address}: 412000 湖南省株洲市荷塘区新华东路1297号
{Subsidiary Author}: 株洲宏达电子股份有限公司
{Date}: 2024-08-16
{Notes}: CN118507428A
{Abstract}: 本发明公开了一种用于薄膜集成电路的生成制造工艺,涉及电子电路制造技术领域,本发明包括步骤,S1、多次涂胶；S2、曝光和显影,在光刻胶层形成电路图形；S3、电镀加厚,在薄膜电路表面制备金层；S4、去胶：先对基板进行大频率超声去胶清洗,再对基板进行小频率超声去胶清洗；S5、刻蚀：通过化学腐蚀的方法对没有保护的图形区域进行腐蚀。本发明,基板表面的光刻胶固化后,通过鼓风机将空气导入集冷室内降温,令低温空气通过导流管吹到基板表面,有利于对固化的光刻胶快速降温,光刻胶降温后能够迅速进入下一阶段的涂胶,方便提高涂胶效率。
{Subject}: 1.一种用于薄膜集成电路的生成制造工艺,其特征在于：包括以下步骤,S1、多次涂胶：使用涂胶组件(3)在清洗干净的基板(1)表面涂抹光刻胶,然后使用烘干组件(4)将基板(1)表面光刻胶烘干,重复涂抹光刻胶和对光刻胶烘干的过程；所述烘干组件(4)包括集冷室(41)、制冷片(42)、导流管(43)和鼓风机(44),烘干阶段,将刚涂胶后的基板(1)转移到制冷片(42)发热面下方,制冷片(42)发热面产热烘干基板(1)表面光刻胶,制冷片(42)对集冷室(41)内腔制冷,然后开启鼓风机(44),外界空气通过鼓风机(44)进入集冷室(41)内降温,冷空气通过导流管(43)进入制冷片(42)和基板(1)之间,对基板(1)表面烘干的光刻胶进行降温；S2、曝光和显影,在光刻胶层形成电路图形；S3、电镀加厚,在薄膜电路表面制备金层；S4、去胶：先对基板(1)进行大频率超声去胶清洗,再对基板(1)进行小频率超声去胶清洗；S5、刻蚀：通过化学腐蚀的方法对没有保护的图形区域进行腐蚀。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片封装模组、摄像模组及电子设备
{Author}: 李睿
{Author Address}: 523860 广东省东莞市长安镇乌沙海滨路18号
{Subsidiary Author}: OPPO广东移动通信有限公司
{Date}: 2024-08-16
{Notes}: CN118507453A
{Abstract}: 本申请涉及一种芯片封装模组、摄像模组及电子设备。芯片封装模组包括封装体、多个焊接部和互联走线,封装体具有第一表面和第二表面,第一表面和第二表面在封装体的厚度方向相背设置,多个焊接部中的一部分焊接部位于第一表面,多个焊接部中的另一部分焊接部位于第二表面,且位于第二表面的焊接部中的至少一个焊接部在第一表面的正投影落入位于第一表面的焊接部之间连线所围合的区域内,互联走线位于封装体内部,并将集成电路裸片与焊接部电连接,本申请的芯片封装模组、摄像模组及电子设备,利用封装体的厚度方向上相背设置的第一表面和第二表面提供更大面积来满足焊接部的设计需要,实现了减小芯片封装模组的整体尺寸,以降低芯片制作成本。
{Subject}: 1.一种芯片封装模组,其特征在于,包括：封装体,具有用于收容集成电路裸片的封装腔,所述封装体具有第一表面和第二表面,所述第一表面和所述第二表面在所述封装体的厚度方向相背设置；多个焊接部,多个所述焊接部中的一部分焊接部位于所述第一表面,多个所述焊接部中的另一部分焊接部位于所述第二表面,位于所述第二表面的所述焊接部中的至少一个焊接部在所述第一表面的正投影落入位于第一表面的所述焊接部之间连线所围合的区域内；互联走线,位于所述封装体内部,并将所述集成电路裸片与所述焊接部电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装产品及封装工艺
{Author}: 赵苏云
{Author Address}: 215000 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2024-08-16
{Notes}: CN118507466A
{Abstract}: 本发明公开了集成电路封装产品及封装工艺,属于集成电路技术领域,其包括基板,所述基板上设有外露引脚,所述基板上设有焊料,所述基板上设有芯片,所述芯片通过焊料安装于基板上,所述基板上设有导电胶,所述导电胶形成金属屏蔽墙,所述基板上设有塑封层,所述塑封层上设有金属薄膜层,本发明可以快速均匀印刷好导电胶,且每层导电胶高度低便于作业及扩大胶种类,同时不需要进行镭射开槽,优化了整体制作过程,有效的降低了生产成本,同时也提高了工作的效率,本发明可以搭配不同的印刷次数,可以作业于各种厚度的产品,增强了本装置的泛用性。
{Subject}: 1.集成电路封装产品,包括基板(1),其特征在于：所述基板(1)上设有外露引脚(2),所述基板(1)上设有焊料,所述基板(1)上设有芯片(7),所述芯片(7)通过焊料安装于基板(1)上,所述基板(1)上设有导电胶(4),所述导电胶(4)形成金属屏蔽墙(3),所述基板(1)上设有塑封层(6),所述塑封层(6)上设有金属薄膜层(5)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种碳化硅功率模块及其集成电路、芯片和芯片封装方法
{Author}: 柯攀;於挺;任广辉
{Author Address}: 510530 广东省广州市黄埔区开源大道11号B9栋301室自编306房
{Subsidiary Author}: 中科意创(广州)科技有限公司
{Date}: 2024-08-16
{Notes}: CN118507474A
{Abstract}: 本申请涉及半导体功率模块技术领域,公开了一种碳化硅功率模块及其集成电路、芯片和芯片封装方法,其碳化硅功率模块包括分别位于上半桥和下半桥的开关位置处的碳化硅功率器件和分别驱动碳化硅功率器件的驱动电路,驱动电路的输出端和碳化硅功率器件的输入端之间串联有栅极电阻,栅极电阻的两端并联有闸级电阻,闸级电阻的阻值小于栅极电阻的阻值；闸级电阻并联有用于释放下半桥聚积电势的三级管,三级管的基极与驱动电路的输出端电性连接,三级管的发射极与碳化硅功率器件的输入端电性连接,三级管的集电极接地。本申请具有利用有源米勒钳位控制提升碳化硅功率器件的可靠性,减少碳化硅功率器件损坏,降低生产成本的效果。
{Subject}: 1.一种碳化硅功率模块,其特征在于,其拓扑结构为半桥型,包括分别位于上半桥和下半桥的开关位置处的碳化硅功率器件和分别驱动所述碳化硅功率器件的驱动电路,所述驱动电路的输出端和所述碳化硅功率器件的输入端之间串联有栅极电阻,所述栅极电阻的两端并联有闸级电阻,所述闸级电阻的阻值小于所述栅极电阻的阻值；所述闸级电阻并联有用于释放下半桥聚积电势的三级管,所述三级管的基极与所述驱动电路的输出端电性连接,所述三级管的发射极与所述碳化硅功率器件的输入端电性连接,所述三级管的集电极接地。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 驱动控制方法、显示驱动芯片、时序控制器及显示装置
{Author}: 胡凤章
{Author Address}: 230000 安徽省合肥市新站区新蚌埠路5555号
{Subsidiary Author}: 合肥维信诺科技有限公司
{Date}: 2024-08-16
{Notes}: CN118506730A
{Abstract}: 本发明实施例公开了一种驱动控制方法、显示驱动芯片、时序控制器及显示装置。该驱动控制方法应用显示驱动芯片,显示驱动芯片通过双向传输信号线接收配置数据信号；驱动控制方法,包括：通过双向传输信号线接收功能状态信号；其中,传输功能状态信号和配置数据信号的双向传输信号线为相同的双向传输信号线；根据功能状态信号设置功能状态。本案可以省去部分双向传输信号线中通过电平触发传输功能状态信号的信号传输线,从而实现减少双向传输信号线中的信号传输线数量,进而简化双向传输信号线的布线。
{Subject}: 1.一种驱动控制方法,其特征在于,应用于显示驱动芯片,所述显示驱动芯片通过双向传输信号线接收配置数据信号；所述驱动控制方法,包括：通过所述双向传输信号线接收功能状态信号；其中,传输所述功能状态信号和所述配置数据信号的所述双向传输信号线为相同的双向传输信号线；根据所述功能状态信号设置功能状态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 像素电路驱动电压的调节方法和调节装置、显示装置
{Author}: 何林昌;彭博;黄建邦;王佳丽;陈功;韩婷;朱乐;赵阳
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;成都京东方光电科技有限公司;北京京东方技术开发有限公司
{Date}: 2024-08-16
{Notes}: CN118506737A
{Abstract}: 本申请提供了一种像素电路驱动电压的调节方法和调节装置、显示装置,可以有效改善显示装置的显示异常问题。该像素电路包括驱动晶体管,驱动晶体管的漏极连接至发光器件,驱动晶体管用于控制发光器件的发光,调节方法包括：获取发光器件的实际亮度；对实际亮度进行伽马校正以获得显示亮度；根据显示亮度和目标亮度之间的差值调节驱动晶体管的源极输入的驱动电压值,其中,目标亮度为驱动晶体管的栅极输入的灰阶电压对应的发光器件的理论显示亮度。
{Subject}: 1.一种像素电路驱动电压的调节方法,其特征在于,所述像素电路包括驱动晶体管所述驱动晶体管的漏极连接至发光器件,所述驱动晶体管用于控制所述发光器件的发光；所述调节方法包括：获取所述发光器件的实际亮度；对所述实际亮度进行伽马校正以获得显示亮度；根据所述显示亮度和目标亮度之间的差值调节所述驱动晶体管的源极输入的驱动电压值,其中,所述目标亮度为所述驱动晶体管的栅极输入的灰阶电压对应的所述发光器件的理论显示亮度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成多个LED发光电路的LED灯条及其驱动电路
{Author}: 俞贤晓;鲁彬;沈海华
{Author Address}: 322009 浙江省金华市义乌市苏溪镇龙祈路901号
{Subsidiary Author}: 和谐明芯(义乌)光电科技有限公司
{Date}: 2024-08-16
{Notes}: CN118510107A
{Abstract}: 本发明公开了一种集成多个LED发光电路的LED灯条及其驱动电路,该LED灯条包括集成电路晶元和n个发光颜色各不同相同的LED发光电路,每个LED发光电路的工作电压均不相同,集成电路晶元为多路输出的线性恒流电路,具有n个输出端和一个负极,集成电路晶元的n个输出端和n个LED发光电路的负极一一对应连接,n个LED发光电路的正极与集成多个LED发光电路的LED灯条的正极连接,集成电路晶元的负极与集成多个LED发光电路的LED灯条的负极连接；优点是该LED灯条仅具有两个电极,能够通过该驱动电路来驱动,能够避免因电极数量较多导致的加工工艺复杂度增加,加工效率降低以及加工成本增加问题。
{Subject}: 1.一种集成多个LED发光电路的LED灯条,包括条状结构的基板和设置在所述的基板上的发光颜色各不相同的n个LED发光电路,n为大于等于2的整数,其特征在于每个所述的LED发光电路分别通过若干数量的LED晶元串联形成,每个所述的LED发光电路均具有正极和负极,当所述的LED发光电路的正极和负极之间接入电流时,其内若干数量的LED晶元均能够发光；将第d个LED发光电路的工作电压记为Vd,d＝1,2,…,n,Vp小于V(p+1),p＝1,2,…,n-1；所述的基板的两端分别设置有一个电极,一个电极为所述的集成多个LED发光电路的LED灯条的正极,另一个电极为所述的集成多个LED发光电路的LED灯条的负极；所述的集成多个LED发光电路的LED灯条还包括集成电路晶元,所述的集成电路晶元为多路输出的线性恒流电路,具有n个输出端和一个负极,当所述的集成电路晶元的第k个输出端有电流流入时,其第k个输出端与其负极导通,其第1个输出端至第k-1个输出端均与其负极保持截止,k＝2,…,n；所述的集成电路晶元的第d个输出端和第d个LED发光电路的负极连接,n个LED发光电路的正极与所述的集成多个LED发光电路的LED灯条的正极连接,所述的集成电路晶元的负极与所述的集成多个LED发光电路的LED灯条的负极连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种计算机集成电路生产加工设备
{Author}: 姚明海;刘莹;裘胜;潘子尧
{Author Address}: 121000 辽宁省锦州市高新区科技路19号
{Subsidiary Author}: 渤海大学
{Date}: 2024-08-16
{Notes}: CN118510174A
{Abstract}: 本发明公开了一种计算机集成电路生产加工设备,涉及集成电路技术领域,包括工作台,所述工作台上依次布设有上料部、涂覆部、烘干部与下料部；还包括传动部,所述传动部用于驱动集成电路板依次移送至上料部、涂覆部、烘干部与下料部；所述上料部包括呈对称布设的两组定位板,两组定位板远离涂覆部的一端通过支杆与连接架固定,两组定位板之间设有用于固定集成电路板的夹持机构；所述涂覆部包括固定布设于工作台上的支撑框体,支撑框体上沿竖直方向呈对称布设两组涂覆机构,以对固定于定位板之间的集成电路板进行双面涂覆；所述烘干部用于对涂覆后的集成电路板双面进行烘干处理；所述下料部用于驱动烘干后的集成电路板与夹持机构分离。
{Subject}: 1.一种计算机集成电路生产加工设备,包括工作台(1),所述工作台(1)上依次布设有上料部、涂覆部、烘干部与下料部；还包括传动部,所述传动部用于驱动集成电路板依次移送至上料部、涂覆部、烘干部与下料部；其特征在于,所述上料部包括呈对称布设的两组定位板(2),两组定位板(2)远离涂覆部的一端通过支杆(201)与连接架(202)固定,两组定位板(2)之间设有用于固定集成电路板的夹持机构；所述涂覆部包括固定布设于工作台(1)上的支撑框体(4),支撑框体(4)上沿竖直方向呈对称布设两组涂覆机构,以对固定于定位板(2)之间的集成电路板进行双面涂覆；所述烘干部用于对涂覆后的集成电路板双面进行烘干处理；所述下料部用于驱动烘干后的集成电路板与夹持机构分离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于ATE与实装结合的芯片测试系统以及测试方法
{Author}: 陈龙;奚留华;张凯虹
{Author Address}: 214181 江苏省无锡市惠山区惠洲大道900号(城铁惠山站区)
{Subsidiary Author}: 无锡中微腾芯电子有限公司
{Date}: 2024-08-13
{Notes}: CN118483559A
{Abstract}: 本发明关于基于ATE与实装结合的芯片测试系统以及测试方法,涉及集成电路测试技术领域。该系统包括待测芯片接口模块、待测芯片测试模块以及测试结果输出模块；待测芯片接口模块与待测芯片测试模块连接；待测芯片测试模块与结果输出模块连接；待测芯片测试模块包括集成电路自动测试机ATE测试模块、频谱分析仪、误码仪、示波器以及调制信号源。通过建立ATE测试模块结合实装的微系统测试技术,在对于待测芯片进行测试的过程当中,基于ATE实现微系统部分功能、交流、直流参数测试。基于实装的技术手段,实现微系统芯片功能测试。弥补了单一ATE测试以及实装测试的不足,提高了测试故障覆盖率。
{Subject}: 1.一种基于ATE与实装结合的芯片测试系统,其特征在于,所述系统包括待测芯片接口模块、待测芯片测试模块以及测试结果输出模块；所述待测芯片接口模块与所述待测芯片测试模块连接；所述待测芯片测试模块与所述结果输出模块连接；所述待测芯片测试模块包括集成电路自动测试机ATE测试模块、频谱分析仪、误码仪、示波器以及调制信号源；所述ATE测试模块、所述频谱分析仪、所述误码仪、所述示波器以及所述调制信号源分别通过所述待测芯片接口模块与所述待测芯片连接；所述ATE测试模块用于执行待测芯片测试流程,所述频谱分析仪、所述误码仪、所述示波器以及所述调制信号源用于在所述待测芯片的测试流程中,对所述待测芯片的交流参数以及所述待测芯片的直流参数进行获取；所述测试结果输出模块用于获取所述待测芯片测试流程的测试结果、所述交流参数以及所述直流参数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于SiGe材料的SJ-VDMOS及其制备方法
{Author}: 曹震;彭乔巍;杨世卿;郭磊;侯彪;焦李成;杨银堂
{Author Address}: 710071 陕西省西安市雁塔区太白南路2号
{Subsidiary Author}: 西安电子科技大学;西安电子科技大学杭州研究院
{Date}: 2024-08-13
{Notes}: CN118486732A
{Abstract}: 本发明公开一种基于SiGe材料的SJ-VDMOS及其制备方法,该集成式器件包括源极,栅绝缘层,半绝缘多晶硅层,栅电极,绝缘体,漏电极,衬底漏区,外延层N型漂移区,外延层P型漂移区,基区,沟道衬底接触,源区。通过在外延层P型漂移区中引入锗硅材料,利用锗原子在硅晶格中产生的内部应力来优化电子的迁移率。使得该场效应管控制电流导通的效率更高能耗更低。由于引入的锗硅扩展了器件的工作温度范围,提高了热导率,可适用于高功率、高温工作环境。本发明的制备工艺由于场效应管引入的锗硅材料可以利用现有的硅基工艺平台制备,硅锗技术与现有的集成电路工艺兼容性良好,在不改变现有生产线的情况下,实现技术的升级和转换。
{Subject}: 1.一种基于SiGe材料的SJ-VDMOS,包括：源电极(1)、栅绝缘层(2)、半绝缘多晶硅层(3)、栅电极(4)、绝缘体(5)、漏电极(6)、衬底漏区(7)、外延层N型漂移区(8)、外延层P型漂移区(9)、基区(10)、沟道衬底接触(11)、源区(12)、栅极(13)；所述源极(1)、栅绝缘层(2)、半绝缘多晶硅层(3)、外延层N型漂移区(8)、外延层P型漂移区(9)、基区(10)、沟道衬底接触(11)、源区(12)均不被整体器件中心轴穿过且关于该中心轴对称设置,栅电极(4)、绝缘体(5)、漏电极(6)、衬底漏区(7)、栅极(13)均被整体器件中心轴穿过且关于该中心轴对称；在所述绝缘体(5)的正上方依次有栅极(13)、栅电极(4)；所述半绝缘多晶硅层(3)、栅绝缘层(2)由内到外分布在绝缘体(5)两侧；所述外延层N型漂移区(8)、外延层P型漂移区(9)由内到外依次分布在栅绝缘层(2)两侧；所述基区(10)在外延层P型漂移区(9)正上方；所述沟道衬底接触(11)在外延层P型漂移区(9)外上方；所述源区(12)在外延层P型漂移区(9)内上方；所述沟道衬底接触(11)和源区(12)位于同一高度；所述源电极(1)位于沟道衬底接触(11)正上方；所述衬底漏区(7)在绝缘体(5)的正下方,位于整体器件底部；所述漏电极(6)在衬底漏区(7)正下方；其特征在于：所述外延层P型漂移区(9)采用通式为Si-(1-x)Ge-x的IV族合金材料,其中x表示SiGe中Ge的组份,Ge组份的取值范围为0.5x0.66。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 树脂组合物在光伏组件封装中的应用及光伏组件封装工艺
{Author}: 李乐;韩建伟;陈元庆
{Author Address}: 225442 江苏省泰州市泰兴经济开发区中港路6-2号
{Subsidiary Author}: 江苏泰特尔新材料科技股份有限公司
{Date}: 2024-08-13
{Notes}: CN118486746A
{Abstract}: 本发明公开了树脂组合物在光伏组件封装中的应用及光伏组件封装工艺,包括以下步骤：步骤一：取透明定制化模具,在模具底部放一层网格玻璃纤维布；步骤二：将电池片正面向上,水平置于玻璃纤维布上,再将透明的模具盖板固定在模具上；步骤三：采用低压灌注的方法,将树脂组合物导入模具中；步骤四：将灌注树脂的模具置于365nm UV-LED固化箱中,上下同时光照30-60s,先进行初步光固化,再置于100℃-120℃烘箱内,进一步热固化；步骤五：自然降温,冷却后,脱去模具,得到上述的光伏组件封装制品,本技术方案的封装工艺一体成型,固化速度快,可提高封装效率,实现光伏组件的轻质化。
{Subject}: 1.光伏组件封装工艺,其特征在于,包括以下步骤：步骤一：取透明定制化模具,在模具底部放一层网格玻璃纤维布；步骤二：将电池片正面向上,水平置于玻璃纤维布上,再将透明的模具盖板固定在模具上；步骤三：将树脂组合物导入模具中；步骤四：将灌注树脂的模具置于365nm UV-LED固化箱中,上下同时光照30-60s,先进行初步光固化,再置于100℃-120℃烘箱内,进一步热固化；步骤五：自然降温,冷却后,脱去模具,得到上述的光伏组件封装制品。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种锂离子电池封装装置、封装方法和锂离子电池
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 315300 浙江省宁波市慈溪市横河镇彭桥村彭民路1162号
{Subsidiary Author}: 源拓微电科技(宁波)有限公司
{Date}: 2024-08-13
{Notes}: CN118486876A
{Abstract}: 本发明公开了一种锂离子电池封装装置、封装方法和锂离子电池,其中锂离子电池封装装置包括用于封装锂离子电池的封刀,所述封刀包括上封刀和下封刀,在所述上封刀和/或所述下封刀的压合面上设置有止挡件,所述止挡件能阻拦熔化后的熔胶向电池卷芯一侧流动。通过止挡件的设置,止挡件可以阻拦熔化后的pp熔胶向电池卷芯一侧流动,使大部分pp熔胶向电池外侧流动,在电池外侧形成挤胶,在完成电池制作后按照工艺要求将多余的封边切掉,从而解决了电池内部挤胶的问题。
{Subject}: 1.一种锂离子电池封装装置,包括用于封装锂离子电池的封刀(1),所述封刀(1)包括上封刀(11)和下封刀(12),其特征在于,在所述上封刀(11)和/或所述下封刀(12)的压合面(13)上设置有止挡件(4),所述止挡件(3)能阻拦熔化后的熔胶向电池卷芯(2)一侧流动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 动态调节延时消抖电路及其消抖方法、集成电路和芯片
{Author}: 王晓峰
{Author Address}: 200434 上海市虹口区纪念路500号5幢202室
{Subsidiary Author}: 上海安路信息科技股份有限公司
{Date}: 2024-08-13
{Notes}: CN118487580A
{Abstract}: 本申请涉及数据传输接口电路技术领域,公开了动态调节延时消抖电路及其消抖方法、集成电路和芯片,其电路包括若干第一延时单元和若干延时开关；用于匹配输出抖动的第二延时单元、用于滤除对应抖动的延时链路输出信号的后半部分的第一通路和用于滤除对应抖动的延时链路输出信号的前半部分的第二通路；其中,第二延时单元的数量大于或等于当前参与调节的第一延时单元的总数量,且第二延时单元和第一延时单元的结构相同。本申请具有便捷消除数据传输接口电路中的输出抖动,电路消抖性能稳定的效果,同时采用数字方式功耗低,易于电路集成。
{Subject}: 1.一种动态调节延时消抖电路,其特征在于,包括数字延时模块和电连接于所述数字延时模块的输出端的数字消抖模块；所述数字延时模块包括若干第一延时单元和若干延时开关,若干第一延时单元串联设置,各所述延时开关分别电连接于各所述第一延时单元的输出端；所述数字消抖模块包括用于匹配所述数字延时模块的输出抖动的第二延时单元、用于滤除对应抖动的延时链路输出信号的后半部分的第一通路和用于滤除对应抖动的延时链路输出信号的前半部分的第二通路；其中,所述第二延时单元的数量大于或等于当前所述数字延时模块中参与调节的所述第一延时单元的总数量,且所述第二延时单元和所述第一延时单元的结构相同；各所述第二延时单元串联设置,位于头部位置的所述第二延时单元的输入端与所述数字延时模块的输出端电连接,位于尾部位置的所述第二延时单元的输出端分别电连接于所述第一通路的输入端和所述第二通路的输入端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: LED封装工艺点胶机复位式针筒防塌线装置
{Author}: 付晓伟;王勇;赵春明
{Author Address}: 046000 山西省长治市潞州区惠丰街西段36号
{Subsidiary Author}: 山西高科华兴电子科技有限公司
{Date}: 2024-08-09
{Notes}: CN118455011A
{Abstract}: 本发明属于点胶机技术领域,提供了LED封装工艺点胶机复位式针筒防塌线装置,包括：活动组件；复位式针筒组件,复位式针筒组件可拆卸安装在活动组件的底端,且活动组件和复位式针筒组件配合使用；接触平板,接触平板位于复位式针筒组件的正下方,且复位式针筒组件与接触平板接触；本发明的LED封装工艺点胶机复位式针筒防塌线装置,很好的解决了灵敏度低,预防等级精度低的问题,大大提高了塌线预警效果,结合电路信号传输的灵敏性增强了塌线预警的有效性,降低了塌线误报、缓报的弊端,增强了产品品质防护的预警围墙,减少LED灯珠产品报废率。
{Subject}: 1.LED封装工艺点胶机复位式针筒防塌线装置,其特征在于,包括：活动组件(1)；复位式针筒组件(2),所述复位式针筒组件(2)可拆卸安装在活动组件(1)的底端,且活动组件(1)和复位式针筒组件(2)配合使用；接触平板(3),所述接触平板(3)位于复位式针筒组件(2)的正下方,且复位式针筒组件(2)与接触平板(3)接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 车用的智能电子开关、集成电路芯片、芯片产品和汽车
{Author}: 宋利军;唐立波;廖伟宝
{Author Address}: 518000 广东省深圳市福田区沙头街道天安社区深南大道6009号NEO绿景广场B座17J-01
{Subsidiary Author}: 深圳市稳先微电子有限公司
{Date}: 2024-08-09
{Notes}: CN118457460A
{Abstract}: 本申请提供一种车用的智能电子开关、集成电路芯片、芯片产品和汽车,其中,该智能电子开关内设置有认证单元和密钥单元,负载内设置有密钥单元,这样在智能电子开关处于负载认证阶段时,智能电子开关可以利用认证单元与负载中的密钥单元进行密钥验证,在密钥验证通过后,认证单元会输出验证有效信号,这样在输入端接收到开启使能信号时才控制功率开关开启导通以给负载供电,而若密钥验证失败,认证单元会输出验证无效信号,会使得智能电子开关输出截止控制信号和/或提醒信号,这样能够阻止非认证负载的使用和/或通知给用户,降低了由于智能电子开关无法对负载进行认证导致的影响安全驾驶或者存在安全隐患的问题。
{Subject}: 1.一种车用的智能电子开关,其特征在于,包括：电源供电端、电源接地端、输入端、负载输出端、第一通信连接端、功率开关、控制单元和认证单元；其中,所述电源供电端和所述电源接地端用于与电池连接,所述功率开关用于与负载串联连接,其第一端与电源供电端或电源接地端连接,其第二端与所述负载输出端连接,其控制端与所述控制单元连接,所述控制单元用于控制所述功率开关开启导通或关断截止；所述输入端与所述控制单元连接,所述控制单元与所述认证单元连接,所述认证单元用于通过所述第一通信连接端与所述负载的密钥单元连接；在所述智能电子开关处于负载认证阶段时,所述认证单元用于与所述密钥单元进行密钥验证；密钥验证通过时,所述认证单元输出验证有效信号,以使所述控制单元在所述输入端接收到开启使能信号时控制所述功率开关开启导通,以给所述负载供电；密钥验证失败时,所述认证单元输出验证无效信号,所述控制单元从所述认证单元接收到验证无效信号时输出截止控制信号和/或提醒信号,所述截止控制信号用于使所述功率开关关断截止,所述提醒信号用于提醒所述负载为非认证负载。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种LED封装工艺固晶机双槽胶盘装置
{Author}: 魏松松;王勇;郭卓鹏;赵春明
{Author Address}: 046000 山西省长治市潞州区惠丰街西段36号
{Subsidiary Author}: 山西高科华兴电子科技有限公司
{Date}: 2024-08-09
{Notes}: CN118472127A
{Abstract}: 本发明属于LED封装技术领域,提供了一种LED封装工艺固晶机双槽胶盘装置,包括：固晶机胶盘；分隔环,分隔环位于固晶机胶盘的内部：限位组件,分隔环通过若干限位组件进行限位；固晶机胶盘的内部开设有一容纳槽,分隔环处于容纳槽的内部,且分隔环将容纳槽分隔成放置内槽和放置外槽两个腔室；分隔环上开设有若干呈环形均匀分布的竖直导向孔；本发明的双槽胶盘溢胶较少,节省胶量,作业稳定,可避免胶流到材料上,本发明的双槽胶盘很好的解决了溢胶的问题,大幅提升了制造良率,胶盘结构的优化设计节约了胶的使用量,降低了LED封装工艺成本,减少品质隐患。
{Subject}: 1.一种LED封装工艺固晶机双槽胶盘装置,其特征在于,包括：固晶机胶盘(1)；分隔环(2),所述分隔环(2)位于固晶机胶盘(1)的内部：限位组件(3),所述分隔环(2)通过若干限位组件(3)进行限位；所述固晶机胶盘(1)的内部开设有一容纳槽(101),所述分隔环(2)处于容纳槽(101)的内部,且分隔环(2)将容纳槽(101)分隔成放置内槽(102)和放置外槽(103)两个腔室；所述分隔环(2)上开设有若干呈环形均匀分布的竖直导向孔(201)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种包覆式风电叶片结构损伤监测系统
{Author}: 黎华;白龙超;杨腾;张春雨;康璐璐;冯威
{Author Address}: 471000 河南省洛阳市高新开发区滨河路40号
{Subsidiary Author}: 洛阳双瑞风电叶片有限公司
{Date}: 2024-08-09
{Notes}: CN118462506A
{Abstract}: 本发明关于一种包覆式风电叶片结构损伤监测系统,包括包括内部设有微电路的封装壳体,且所述微电路通过导线与位于封装壳体外的丝状传感器两端连接,并定期向丝状传感器发送脉冲信号；该丝状传感器两端分别绕在一个伸缩轮上,中间部分能够铺设在风电叶片待监测部位表面,并能够在叶片表面受损时随之受损中断信号的传输。本发明监测系统能够实时监测叶片结构完整性,及时发现微小损伤,预防安全隐患；能够通过分析脉冲信号变化,精确定位叶片损伤位置；集成度高、体积小,便于安装和维护,可以有效提升风电设备的可靠性和运行安全,降低运行维护成本,具有较强的实用价值。
{Subject}: 1.一种包覆式风电叶片结构损伤监测系统,其特征在于：包括内部设有微电路的封装壳体,且所述微电路通过导线与位于封装壳体外的丝状传感器两端连接,并定期向丝状传感器发送脉冲信号；该丝状传感器两端分别绕在一个伸缩轮上,中间部分能够铺设在风电叶片待监测部位表面,并能够在叶片表面受损时随之受损中断信号的传输。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 封装结构及包括其的麦克风
{Author}: 曹诚;李涛;陈为波;管雪
{Author Address}: 523430 广东省东莞市寮步镇寮步岭安街75号
{Subsidiary Author}: 东莞市瑞勤电子有限公司
{Date}: 2024-08-09
{Notes}: CN118474649A
{Abstract}: 本发明公开了一种封装结构及包括其的麦克风。根据本发明实施例的封装结构包括基板,基板上设置有收音孔；以及封装外壳,封装外壳与基板相连接,并与基板形成容纳腔,容纳腔与收音孔相连通,基板包括依次堆叠的第一子基板、第二子基板和第三子基板；第一子基板靠近封装外壳,第三子基板远离封装外壳；收音孔包括设置在第一子基板上的第一子收音孔、设置在第二子基板上的第二子收音孔和设置在第三子基板上的第三子收音孔；第一子收音孔、第二子收音孔和第三子收音孔相连通；第二子收音孔的孔截面积大于第一子收音孔和第三子收音孔的孔截面积。根据本发明实施例的封装结构及包括其的麦克风,优化了收音孔,提高了麦克风的信噪比。
{Subject}: 1.一种封装结构,包括：基板,所述基板上设置有收音孔；以及封装外壳,所述封装外壳与所述基板相连接,并与所述基板形成容纳腔,所述容纳腔与所述收音孔相连通,其中,所述基板包括依次堆叠的第一子基板、第二子基板和第三子基板；所述第一子基板靠近所述封装外壳,所述第三子基板远离所述封装外壳；所述收音孔包括设置在所述第一子基板上的第一子收音孔、设置在所述第二子基板上的第二子收音孔和设置在所述第三子基板上的第三子收音孔；所述第一子收音孔、所述第二子收音孔和所述第三子收音孔相连通；所述第二子收音孔的孔截面积大于所述第一子收音孔的孔截面积,所述第二子收音孔的孔截面积大于所述第三子收音孔的孔截面积。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电源模块的灌胶封装工艺
{Author}: 张永立
{Author Address}: 311401 浙江省杭州市富阳区东洲街道东洲工业功能区三号路36号
{Subsidiary Author}: 新际电子元件(杭州)有限公司
{Date}: 2024-08-09
{Notes}: CN118475057A
{Abstract}: 本发明公开了一种电源模块的灌胶封装工艺,其特征是所述的封装工艺如下：根据PCB板的尺寸在外壳上加工用于放置PCB板且对PCB板位置起限定作用的台阶；在PCB板上加工出通孔；将若干元器件安装至PCB板上；然后按照安装的方向将装有元器件的PCB板装入外壳内并搁置在台阶上；然后将导气管一端穿插至通孔处,使其一端处于PCB板下部分外壳内；然后在PCB板上方进行灌封环氧树脂胶形成灌封层；待环氧树脂胶凝固后将导气管拔出。通过本工艺制成的电源模块在使用过程中产生高温时,通过通孔连通外壳内外,通过通孔使外壳内外连通,平衡压力,不会因高温内部产生高压而发生变形鼓包现象,也不会对元器件造成损伤,提高电源模块的使用寿命。
{Subject}: 1.一种电源模块的灌胶封装工艺,其特征是所述的封装工艺如下：a. 根据PCB板(2)的尺寸在外壳(1)上加工用于放置PCB板(2)且对PCB板(2)位置起限定作用的台阶(11)；b. 在PCB板(2)上加工出通孔(5)；c. 将若干元器件安装至PCB板(2)上；d. 然后按照安装的方向将装有元器件的PCB板(2)装入外壳(1)内并搁置在台阶(11)上；e. 然后将导气管(3)一端穿插至通孔(5)处,使其一端处于PCB板(2)下部分外壳(1)内；f. 然后在PCB板(2)上方进行灌封环氧树脂胶形成灌封层(4)；g. 待环氧树脂胶凝固后将导气管(3)拔出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路制程的电感的品质因素的优化方法
{Author}: 荆涛
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区白石路3609号深圳湾科技生态园二区9栋B2座1307
{Subsidiary Author}: 芯频半导体(深圳)有限公司
{Date}: 2024-08-09
{Notes}: CN118475229A
{Abstract}: 本发明提供了一种集成电路制程的电感的品质因素的优化方法,优化方法包括步骤：S1、将包裹了绝缘基底的电感进行绕设形成具有多圈相互间隔的电感线圈；多圈电感线圈呈由内向外的螺旋环绕且均位于同一平面内；S2、将电感线圈分别平铺在基底层上；S3、去除电感线圈的周边的第一部分绝缘基底,保留第二部分绝缘基底,并使得第二部分绝缘基底将电感支撑于基底层上。本发明的集成电路制程的电感的品质因素的优化方法能够在不增加成本基础上,兼容所有的芯片制程,提高电感的各项性能,包括增加品质因子,拓宽自激频率,不但可以改善使用此类电感的系统性能,也增加此类电感的应用场景,应用广泛；同时,可以提升通讯电路的性能,减少噪声。
{Subject}: 1.一种集成电路制程的电感的品质因素的优化方法,其特征在于,所述优化方法包括步骤：S1、将包裹了绝缘基底的电感进行绕设形成具有多圈相互间隔的电感线圈；多圈所述电感线圈呈由内向外的螺旋环绕且均位于同一平面内；S2、将所述电感线圈分别平铺在基底层上；S3、去除所述电感线圈的周边的第一部分绝缘基底,保留第二部分绝缘基底,并使得所述第二部分绝缘基底将所述电感支撑于所述基底层上；其中,所述第一部分绝缘基底包括位于相邻所述电感线圈之间的所有绝缘基底、位于所述电感线圈远离所述基底层一侧的所有绝缘基底、位于所述电感线圈的内侧和外侧的所有绝缘基底、以及位于所述电感线圈靠近所述基底层一侧的其中一部分绝缘基底；所述第二部分绝缘基底为位于所述电感线圈靠近所述基底层一侧的其中另一部分绝缘基底,且被去除的位于所述电感线圈靠近所述基底层一侧的其中一部分绝缘基底的体积大于所述第二部分绝缘基底的体积。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 低热膨胀系数且低翘曲的环氧塑封料及其制备方法和应用
{Author}: 伍得;曹东萍;廖述杭;苏峻兴
{Author Address}: 436070 湖北省鄂州市葛店开发区高新三路光谷联合科技城C3-1栋
{Subsidiary Author}: 湖北三选科技有限公司
{Date}: 2024-08-06
{Notes}: CN118440465A
{Abstract}: 本发明提供了一种低热膨胀系数且低翘曲的环氧塑封料及其制备方法和应用,环氧塑封料按质量百分比计包括以下组分：环氧树脂6％～10％,二氧化硅81％～89％,固化剂5％～9％,着色剂0.1％～0.2％和低应力改性剂0.3％～0.5％；环氧树脂由三官能团环氧树脂和联苯型环氧树脂复配而成；固化剂为酚醛树脂；通过调节联苯型环氧树脂、三官能团环氧树脂和固化剂之间的比例,来降低环氧塑封料的吸水率、热膨胀系数和翘曲,并结合低应力改性剂,降低环氧塑封料的弹性模量,进而提高集成电路的封装效果。
{Subject}: 1.一种低热膨胀系数且低翘曲的环氧塑封料,其特征在于,所述环氧塑封料按质量百分比计包括以下组分：环氧树脂6％～10％,二氧化硅81％～89％,固化剂5％～9％,着色剂0.1％～0.2％和低应力改性剂0.3％～0.5％；所述环氧树脂由三官能团环氧树脂和联苯型环氧树脂复配而成；所述固化剂为酚醛树脂。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子纸显示装置及其显示面板
{Author}: 李少波;华刚;王敏;邓立广;潘靓靓;白家豪;于心蕊;胡逸夫;李超;陈俊生
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;北京京东方显示技术有限公司
{Date}: 2024-08-06
{Notes}: CN118444511A
{Abstract}: 本公开提供电子纸显示装置及其显示面板；涉及显示技术领域。该显示面板包括相对设置的阵列基板和对置基板；所述阵列基板包括第一衬底以及阵列分布于所述第一衬底上的多个像素电极；所述对置基板包括第二衬底以及多个阵列分布于所述第二衬底靠近所述阵列基板一侧的多个第一公共电极；所述第一公共电极在所述第一衬底上的正投影覆盖至少一个所述像素电极在所述第一衬底上的正投影；所述显示面板被配置为,在显示阶段可以向各个所述第一公共电极加载公共电压,以及被配置为能够在触控阶段向各个所述第一公共电极加载触控驱动信号。该显示面板可以实现EPD盒内触控。
{Subject}: 1.一种电子纸显示面板,其特征在于,包括相对设置的阵列基板和对置基板；所述阵列基板包括第一衬底以及阵列分布于所述第一衬底上的多个像素电极；所述对置基板包括第二衬底以及多个阵列分布于所述第二衬底靠近所述阵列基板一侧的多个第一公共电极；所述第一公共电极在所述第一衬底上的正投影覆盖至少一个所述像素电极在所述第一衬底上的正投影；所述显示面板被配置为,在显示阶段可以向各个所述第一公共电极加载公共电压,以及被配置为能够在触控阶段向各个所述第一公共电极加载触控驱动信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种铁电电容行为模型构建方法、系统、设备及产品
{Author}: 张盛;沈星星;伍逸成;王然然;黄正乐
{Author Address}: 510000 广东省广州市黄埔区香雪八路98号F栋402房
{Subsidiary Author}: 晶铁半导体技术(广东)有限公司
{Date}: 2024-08-06
{Notes}: CN118446144A
{Abstract}: 本发明属于半导体集成电路设计技术领域,其目的在于提供一种铁电电容行为模型构建方法、系统、设备及产品。其中的方法包括：获取测试数据；采用Verilog-A语言创建初始铁电电容行为模型,定义初始铁电电容行为模型的两个端口的端口类型及电学特性参数,并定义初始铁电电容行为模型的初始模型参数；在初始铁电电容行为模型的两个端口之间的通路中定义一个铁电电容元件,并将预设的行为描述公式赋值给铁电电容元件,得到初始铁电电容行为模型；新建与初始铁电电容行为模型匹配的模拟网表文件,创建子电路并调用初始铁电电容行为模型,并将测试数据赋值给初始铁电电容行为模型的初始模型参数,得到最终铁电电容行为模型。本发明可提高仿真速度。
{Subject}: 1.一种铁电电容行为模型构建方法,其特征在于：包括：获取构建铁电电容行为模型所需的测试数据；采用Verilog-A语言创建初始铁电电容行为模型,定义所述初始铁电电容行为模型的两个端口的端口类型及电学特性参数,并根据所述测试数据定义所述初始铁电电容行为模型的初始模型参数；其中,所述初始铁电电容行为模型的两个端口的端口类型分别为正极输入端口in+和负极输入端口in-；在所述初始铁电电容行为模型的两个端口之间的通路中定义一个具有电容特性的铁电电容元件,并将预设的行为描述公式赋值给所述铁电电容元件,以便实现对所述铁电电容元件的非线性电学特征描述,得到初始铁电电容行为模型；新建与所述初始铁电电容行为模型匹配的模拟网表文件,创建子电路并调用所述初始铁电电容行为模型,并将所述测试数据赋值给所述初始铁电电容行为模型的初始模型参数,得到最终铁电电容行为模型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路电流调整优化方法及系统
{Author}: 黄辉祥;林静娴;蒋大汇;黄涛
{Author Address}: 361000 福建省厦门市自由贸易试验区厦门片区象屿路93号厦门国际航运中心C栋4层431单元B
{Subsidiary Author}: 中领芯辰(厦门)电子科技有限公司
{Date}: 2024-08-06
{Notes}: CN118446161A
{Abstract}: 本发明属于涉及集成电路优化技术领域,本发明公开了一种集成电路电流调整优化方法及系统,包括：建立电压参考库,并通过建立的电压参考库、获取实时工作数据确定目标电压,采用多阶段调节策略对电压进行优化调整；在电压调整阶段,实时监测电流和温度数据,以电流变化指数和温度变化指数动态更新调节系数,进而对电压调节的速度进行控制。通过这种策略,充分考虑电压调节过程的电流和温度变化,当电流变化平稳且温度适中时,调节速度可以加快,以提高调节效率；当监测到电流波动或温度升高时,调节速度减慢,以防引发设备故障；优化电压调节过程中的电流,使得电压调节的效率和可靠性提高。
{Subject}: 1.一种集成电路电流调整优化方法,其特征在于,包括：S1、建立电压参考库,所述电压参考库用于存储参考工作数据与对应的理想电压；S2、获取实时工作数据,根据电压参考库得到目标电压；S3、获取当前电压,并根据当前电压与目标电压,获取若干调节阶段形成调节阶段序列,并为每个调节阶段获取一个对应的阶段电压；S4、创建调节系数,并将调节系数的值初始化为预设值,设定执行标记,并将执行标记初始化在调节阶段序列中的第一个调节阶段上；S5、获取带有执行标记的调节阶段作为执行阶段,根据调节系数的值获取执行阶段的调节时间,按照调节时间将当前电压匀速调节至对应的阶段电压；同时,监测将电压调节至对应的阶段电压的过程中的电流和温度数据,得到对应的电流变化指数和温度变化指数,完成当前执行阶段；S6、在执行阶段完成时,判断调节阶段序列中打上执行标记的调节阶段是否存在的下一个调节阶段,若否,则完成调节；若是,则根据对应的电流变化指数和温度变化指数对调节系数的值进行更新,并将执行标记移动至调节阶段序列中的下一个调节阶段后,返回S5步骤。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种玻璃基指纹传感器装置
{Author}: 余俊;易海平
{Author Address}: 336000 江西省宜春市宜春经济技术开发区宜商大道133号
{Subsidiary Author}: 江西指芯智能科技有限公司
{Date}: 2024-08-06
{Notes}: CN118447542A
{Abstract}: 本发明公开了一种玻璃基指纹传感器装置,包括通过导电柱电连接的第一电路板和第二电路板,以及生物特征感应组件设于其外侧的外框；生物特征感应组件包括玻璃基板和电容检测电极、第一超声波换能器探头和第二超声波换能器探头；电容检测电极设于玻璃基板的下表面上,电容检测电极设有个且呈矩阵排布并形成第一检测单元；第一超声波换能器探头形成第二检测单元,第一超声波换能器探头与第一检测单元水平并排,第一超声波换能器探头朝向第一检测单元的上方倾斜；第二超声波换能器探头设于两相邻电容检测电极之间,第二超声波换能器探头与玻璃基板的下表面齐平,第二超声波换能器探头形成第三检测单元；本发明结构简单,检测精度高,抗干扰性好。
{Subject}: 1.一种玻璃基指纹传感器装置,其特征在于,该装置包括第一电路板、生物特征感应组件、第二电路板、导电柱和外框；所述第一电路板和所述第二电路板以及所述生物特征感应组件由下而上依次设置,所述生物特征感应组件位于所述外框的内侧,所述第一电路板上的电路输出与所述第二电路上的电路输入通过所述导电柱连接；所述第一电路板与所述第二电路板之间设有弹性绝缘体；所述生物特征感应组件包括玻璃基板和电容检测电极；所述电容检测电极设于所述玻璃基板的下表面上,所述电容检测电极设有个且呈矩阵排布并形成第一检测单元；所述生物特征感应组件还包括第一超声波换能器探头,所述第一超声波换能器探头形成第二检测单元,所述第一超声波换能器探头与所述第一检测单元水平并排,所述第一超声波换能器探头朝向所述第一检测单元的上方倾斜；所述生物特征感应组件还包括第二超声波换能器探头,所述第二超声波换能器探头设于两相邻所述电容检测电极之间,所述第二超声波换能器探头与所述玻璃基板的下表面齐平,所述第二超声波换能器探头形成第三检测单元。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片封装加工设备
{Author}: 张孝忠;田文超
{Author Address}: 277300 山东省枣庄市峄城开发区科达西路南侧
{Subsidiary Author}: 山东汉芯科技有限公司
{Date}: 2024-08-06
{Notes}: CN118448314A
{Abstract}: 本发明公开了一种集成电路芯片封装加工设备,属于芯片封装技术领域。该集成电路芯片封装加工设备,包括底座,所述底座的外壁上固定连接有连接柱,所述连接柱的外壁上装配有更换模具组件；所述安装模具架包括模具架主体,所述模具架主体安装在所述连接柱的表面,所述模具架主体的内部转动连接有偏心轮,所述偏心轮的外壁上滑动连接有固定块。该集成电路芯片封装加工设备,通过安装模具架的设置,能够对模具进行快速的更换,挤压弹簧推动第一卡块与第二卡块复位,并对连接块进行夹持定位,使固定块与第一卡槽保持同一水平面,之后转动偏心轮,从而推动固定块进入第一卡槽的内部,完成对模具的快速安装,提高了装置整体的易用性。
{Subject}: 1.一种集成电路芯片封装加工设备,包括底座(1),所述底座(1)的外壁上固定连接有连接柱(2),所述连接柱(2)的顶端外壁上固定连接有顶板(3),所述顶板(3)的外壁上安装有液压缸(4),所述连接柱(2)的外壁上装配有更换模具组件(5),所述更换模具组件(5)包括与连接柱(2)滑动连接的安装模具架(51),所述安装模具架(51)的内侧滑动连接有上模具组(52),所述安装模具架(51)的内侧滑动连接有下模具组(53)；其特征在于：所述安装模具架(51)包括模具架主体(511),所述模具架主体(511)安装在所述连接柱(2)的表面,所述模具架主体(511)的外壁上开设有滑槽(512),所述模具架主体(511)的表面转动连接有第一卡块(513),所述模具架主体(511)的表面转动连接有第二卡块(514),所述模具架主体(511)的表面固定连接有挤压弹簧(515),且挤压弹簧(515)的一端与第二卡块(514)固定连接,所述模具架主体(511)的内部转动连接有偏心轮(516),所述偏心轮(516)的外壁上滑动连接有固定块(517),所述偏心轮(516)的外壁上固定连接有把手(518)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种功率MOS器件并联堆叠结构及其封装工艺
{Author}: 谭小春
{Author Address}: 230094 安徽省合肥市高新区习友路3699号
{Subsidiary Author}: 合肥矽迈微电子科技有限公司
{Date}: 2024-08-06
{Notes}: CN118448403A
{Abstract}: 本发明申请公开了一种功率MOS器件并联堆叠结构及其封装工艺,包括封装体,封装体内包封有：第一电子器件和第二电子器件,两器件的背面相互贴装为上下堆叠结构,电子器件背面相对的表面为正面；引出端,第一电子器件和第二电子器件的电极上分别电性连接有引出端,第一电子器件正面的引出端底面与封装体底面齐平并外露；线路层,线路层分别将两电子器件的同种引出端电性连接并引出到封装体外,实现第一电子器件和第二电子器件各电极之间的电路并联,所述第一电子器件和第二电子器件上均有源极、栅极和漏极三种电极,本申请通过将两器件在封装环节进行背对背并联堆叠,工艺简化,工作效率提高,节省安装空间。
{Subject}: 1.一种功率MOS器件并联堆叠结构,包括封装体,其特征在于,封装体内包封有：第一电子器件和第二电子器件,两器件的背面相互贴装为上下堆叠结构,电子器件背面相对的表面为正面；引出端,第一电子器件和第二电子器件的电极上分别电性连接有引出端,第一电子器件正面的引出端底面与封装体底面齐平并外露；线路层,线路层分别将两电子器件的同种引出端电性连接并引出到封装体外,实现第一电子器件和第二电子器件各电极之间的电路并联。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 智能电子开关、集成电路芯片、芯片产品和汽车
{Author}: 宋利军;唐立波;廖伟宝
{Author Address}: 518000 广东省深圳市福田区沙头街道天安社区深南大道6009号NEO绿景广场B座17J-01
{Subsidiary Author}: 深圳市稳先微电子有限公司
{Date}: 2024-08-06
{Notes}: CN118449503A
{Abstract}: 本申请提供一种智能电子开关、集成电路芯片、芯片产品和汽车,通过在智能电子开关内设置负载类型检测单元和控制单元,在负载内设置负载类型指示单元,这样在负载类型检测单元与负载类型指示单元连接后,负载类型检测单元能够与负载类型指示单元通信以获得负载的类型信息,进而将负载的类型对应的负载指示信息输出给控制单元,以便控制单元基于该负载指示信息对功率开关进行控制。其中,该负载的类型为感性负载、容性负载、阻值负载其中之一。在该方案中,智能电子开关可以基于获取到的负载的类型对应的负载指示信息对功率开关进行控制,可以控制流过功率开关的电流大小和负载输出端的电压增幅,避免了功率开关可能被损坏的问题。
{Subject}: 1.一种智能电子开关,其特征在于,包括：电源供电端、电源接地端、负载输出端、功率开关和控制单元；所述电源供电端和所述电源接地端用于与电池连接,所述功率开关用于与负载串联连接,其第一端与电源供电端或电源接地端连接,其第二端与所述负载输出端连接,其控制端与所述控制单元连接,所述控制单元用于控制所述功率开关开启导通或关断截止；其中,所述智能电子开关还包括负载类型检测单元,所述负载类型检测单元与所述控制单元连接,所述负载类型检测单元还用于与所述负载的负载类型指示单元连接；其中,所述负载类型检测单元用于与所述负载类型指示单元通信以获得所述负载的类型信息,其中,所述负载的类型为感性负载、容性负载、阻值负载其中之一；所述负载类型检测单元基于所述负载的类型输出对应的负载指示信息给所述控制单元,所述控制单元基于所述负载指示信息对所述功率开关进行控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多算法核加解密调度架构实现方法和集成电路
{Author}: 何卫国;谢宇;陈义安;李军;冯勇;杨瑞瑞;姜东梅
{Author Address}: 610041 四川省成都市中国(四川)自由贸易试验区成都市高新区云华路333号3栋12、13层(生产项目限分支机构在工业园区内经营)
{Subsidiary Author}: 成都三零嘉微电子有限公司
{Date}: 2024-08-06
{Notes}: CN118449774A
{Abstract}: 本发明提供了一种多算法核加解密调度架构实现方法和集成电路,方法包括：将所有算法核分成若干个簇；确定业务包送入的目标簇,目标簇与业务包支持的算法匹配；将业务包送入目标簇；若干个业务包按顺序依次进入N个输入通道；N个输入通道中的业务包并行获取加解密所需的KEY或IV；N个输入通道中的业务包采用并行仲裁的方式在簇内选择N个算法核作为加解密算法核；簇内所有算法核接收到业务包后或所有业务包均分配至算法核后,算法核开始加解密运算；将多个算法核的运算结果采用并行仲裁方式,同时选择M个运算结果分别经M路输出通道输出。所述集成电路采用上述方法进行加解密算法核的资源调度。本发明使调度设计性能满足多算法核总性能超高需求。
{Subject}: 1.一种多算法核加解密调度架构实现方法,其特征在于,包括：将所有算法核分成若干个簇,其中,每个簇包含若干个算法核,每个簇内所有算法核支持相同算法；确定业务包送入的目标簇,所述目标簇与业务包支持的算法匹配；将若干个业务包送入目标簇；若干个业务包按顺序依次进入N个输入通道,其中,N大于等于2；N个输入通道中的业务包并行获取加解密所需的KEY或IV；N个输入通道中的业务包采用并行仲裁的方式在簇内选择N个算法核作为加解密算法核,其中,选用的加解密算法核与业务包一一对应；簇内所有算法核接收到业务包后或所有业务包均分配至算法核后,算法核根据KEY或IV以及业务包的业务数据开始加解密运算,准备输出运算结果；将多个算法核的运算结果采用并行仲裁方式,同时选择M个运算结果分别经M路输出通道输出,其中,M大于等于2。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路生成有机化学品废液管道静电消除装置
{Author}: 申伏龙
{Author Address}: 201206 上海市浦东新区中国(上海)自由贸易试验区新金桥路28号3108室
{Subsidiary Author}: 上海精泰机电系统工程有限公司
{Date}: 2024-08-06
{Notes}: CN118450578A
{Abstract}: 本发明提供一种集成电路生成有机化学品废液管道静电消除装置,包括：储水部件,提供临时水储藏点；进水部件,引导水至储水部件；氮气加压部件,向储水部件加压；出水部件,引导水至喷雾部件；以及,喷雾部件,将雾化后的水喷射覆盖使用点。本装置可及时通过隐射雾化装置消除有机化学品废液管道中的静电,有效降低因静电导致的燃爆安全风险；本装置可进行半导体集成电路厂有机化学品废水处理系统的完善升级；本装置可根据有机化学品废液处理系统的处理能力进行实际配置和优化；本装置安装简单,不占用空间；本装置原理简单,使用便捷,使用成本较为低廉；本装置维修简单便捷,减少因维修停机造成的生产损失；本装置无需专人值守,节省人力成本。
{Subject}: 1.一种集成电路生成有机化学品废液管道静电消除装置,其特征在于,包括：储水部件,提供临时水储藏点；进水部件,引导水至储水部件；氮气加压部件,向储水部件加压；出水部件,引导水至喷雾部件；以及,喷雾部件,将雾化后的水喷射覆盖使用点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路制造的贴片机
{Author}: 郁华炜
{Author Address}: 310051 浙江省杭州市滨江区西兴街道楚天路123号1幢3楼
{Subsidiary Author}: 杭州华宇智迅科技有限公司
{Date}: 2024-08-06
{Notes}: CN118450693A
{Abstract}: 本发明属于贴片机技术领域,具体为一种用于集成电路制造的贴片机,包括操作台,操作台上端面设置有贴片台,贴片台端面上对称设置有两个梯形垫块,梯形垫块上方滑动设置有连接板,连接板底部端面上设置有多个压块,贴片台上方滑动设置有第三滑台,第三滑台外部设置有用于驱动的三轴驱动件,第三滑台上端面设置有吸附筒,吸附筒下方滑动设置有喇叭口,本发明优点在于：通过弹性板与延展板以及喇叭口与弹性管等设置,使得贴片机能够完成各类不同大小形状的电器元气件有效夹持并贴片的处理,提高了装置的实用性,而梯形垫块与连接板以及硬质垫块等设置,使得贴片机能够完成各类电路板的固定处理,减少了使用成本,提高了工作效率。
{Subject}: 1.一种用于集成电路制造的贴片机,包括操作台(10),贴片台(18),其特征在于,所述操作台(10)上端面设置有贴片台(18),所述贴片台(18)端面上对称设置有两个梯形垫块(19),所述梯形垫块(19)上方滑动设置有连接板(20),所述连接板(20)底部设置有多个压块(38),所述贴片台(18)上方滑动设置有第三滑台(16),所述第三滑台(16)外部设置有三轴驱动件,所述第三滑台(16)上端面设置有吸附筒(37),所述吸附筒(37)下方滑动设置有喇叭口(32),所述喇叭口(32)两侧对称滑动设置有两个折弯连板(17),所述折弯连板(17)端面上设置有第二喷气座(24),所述第二喷气座(24)外部设置有可拆卸的弹性板(25),所述弹性板(25)端面上设置有多个糙面板(26)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 总线的绕线方法、设备、数模混合芯片及集成电路
{Author}: 黄现;周世燃;公永生
{Author Address}: 201203 上海市浦东新区中国(上海)自由贸易试验区海科路929弄1号
{Subsidiary Author}: 上海韬润半导体有限公司
{Date}: 2024-08-02
{Notes}: CN118297029B
{Abstract}: 本申请涉及集成电路技术领域,涉及一种总线的绕线方法、设备、数模混合芯片及集成电路。该方法,包括：将多条信号线均匀分配在EDA工具上的多条绕线路径,并对各条信号线依次进行编码；将多条信号线按照预设的划分方式,在垂直于多条绕线路径的方向上划分为多个区段；固定其中一个区段所对应的各条信号线的编码顺序,调整其他区段中的各条信号线的顺序；各个区段中编码相同的信号线依次连接,以完成多条信号线之间的绕线操作；将各条实际信号线按照对应的信号线的绕线方式完成绕线。该方法通过对多条信号线进行分段,并调整各个区段的相互顺序,减少了信号线之间的干扰及信号线上的传播延时,优化了集成电路的性能。
{Subject}: 1.一种总线的绕线方法,其特征在于,通过EDA工具完成集成电路中的所述总线的绕线,包括：将多条信号线均匀分配在所述EDA工具上的多条绕线路径,所述多条绕线路径平行排布,并对各条信号线依次进行编码,其中,所述多条信号线为所述总线中的多条实际信号线在所述EDA工具上的映射,且各条实际信号线的编码分别与对应的各条信号线的编码相同；将所述多条信号线按照预设的划分方式,在垂直于所述多条绕线路径的方向上划分为多个区段；固定其中一个区段所对应的各条信号线的编码顺序,并通过预设的排序方式调整其他区段中的各条信号线的顺序,所述预设的排序方式用于使相邻区段之间的各条信号线的排序不同；通过所述EDA工具将各个区段中编码相同的信号线依次连接,以完成所述多条信号线之间的绕线操作；将各条实际信号线按照对应的编码相同的各条信号线的绕线方式完成绕线。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种包含超高器件集成电路的贴装方法、集成电路板
{Author}: 时贺原;廖观万;王飞;徐英伟;周殿涛;王方亮;周传;吴继平
{Author Address}: 102299 北京市昌平区马池口镇白浮村7号
{Subsidiary Author}: 北京万龙精益科技有限公司
{Date}: 2024-08-02
{Notes}: CN118434020A
{Abstract}: 本发明涉及一种包含超高器件集成电路的贴装方法、集成电路板。贴装方法包括如下步骤：在集成电路板的B面焊接低小器件；在集成电路板的T面焊接普高器件；根据超高器件的尺寸,计算按常规贴装方法贴装后集成电路板的最大高度和最大高度增加值；判断常规贴装方法是否满足要求,若满足,则按常规贴装方法贴装,若不满足,则在集成电路板上超高器件所在位置开设通孔,并将超高器件置于孔内,焊接超高器件；计算所述集成电路板贴装超高器件后的最大高度和最大高度增加值,并判断是否满足要求,若满足,则贴装完成,若不满足,则降低超高器件引脚的设置位置后重新贴装。本发明提供的集成电路板设计简单,通过这种方法贴装的PCBA,整体高度下降且外型美观。
{Subject}: 1.一种包含超高器件集成电路的贴装方法,其特征在于,包括如下步骤：在集成电路板的B面焊接低小器件,B面为低小器件焊接面；在集成电路板的T面焊接普高器件,T面为主要器件焊接面；根据超高器件的尺寸,计算按常规贴装方法贴装后集成电路板的最大高度和最大高度增加值；判断常规贴装方法下的最大高度和最大高度增加值是否满足要求,若满足,则按常规贴装方法贴装,若不满足,则在集成电路板上超高器件所在位置开设通孔,并将超高器件置于通孔内,焊接超高器件；计算所述集成电路板贴装超高器件后的最大高度和最大高度增加值,并判断集成电路板的最大高度和最大高度增加值是否满足要求,若满足,则贴装完成,若不满足,则降低超高器件引脚的设置位置后重新贴装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种顶部散热的厚膜混合集成电路钢外壳及其加工装置
{Author}: 易涛;王慧卉;李段智宇
{Author Address}: 412007 湖南省株洲市天元区衡山东路2号
{Subsidiary Author}: 湖南宏微电子技术有限公司
{Date}: 2024-08-02
{Notes}: CN118434099A
{Abstract}: 本发明公开了一种顶部散热的厚膜混合集成电路钢外壳及其加工装置,包括：加工单元,所述加工单元包括底架,所述底架的侧部活动设置有夹口板卡接的陶瓷基板和丝网件,所述丝网件的顶部设置有下放涂料的上料件,所述上料件的侧部安装有背向运动的刮刀。在两个刮刀的运动中,会推动与侧板连接的触发件在齿牙板的表面滚动,从而使触发件在齿牙板触发下,使触发件带动联动件一和联动件二转动,而在联动件二的转动下,会通过其中部的主动轴带动活动带转动,从而使活动带带动折片在刮刀的前进侧单向运动,从而减少刮刀前进侧堆积的涂料的不均匀,从而使涂料在刮刀前进端分布的更加均匀,从而提高了丝网件对陶瓷基板的涂印的质量。
{Subject}: 1.一种顶部散热的厚膜混合集成电路钢外壳,其特征在于,包括：外壳体(1),所述外壳体(1)包括底壳(101),所述底壳(101)的内部通过螺栓安装有陶瓷基板(102),所述底壳(101)的开口侧活动卡接有盖板(103),所述陶瓷基板(102)背部对应在底壳(101)的位置设置有散热面(106),所述底壳(101)的侧部对称设置有加固边板(105),所述加固边板(105)表面卡接的引脚(104)穿过底壳(101)和陶瓷基板(102)焊接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于PCA和KDE的CMOS集约模型的生成方法和平台
{Author}: 丁洁;周奕帆;范绪阁
{Author Address}: 100081 北京市海淀区中关村南大街5号
{Subsidiary Author}: 北京理工大学
{Date}: 2024-08-02
{Notes}: CN118428302A
{Abstract}: 本发明属于集成电路技术领域,涉及一种基于PCA和KDE的CMOS集约模型的生成方法和平台,具体包括以下步骤：S1.关键参数提取；S2.捕获基础参数组特征；S3.实时生成模型。利用主成分分析和核密度估计的算法,分析所抽取集约模型基础参数组的值构成的矩阵,捕获该矩阵的主成分分布特征；根据所捕获的基础参数组特征,通过蒙特卡罗方法和主成分分析逆变换建立实时生成包含涨落、老化等统计量信息的无限新参数组的模块或模型。本发明解决了大规模集成电路设计中集约模型样例库有限导致的重复采样问题,且实时生成的参数组能够保持原有的参数分布和参数间相关性。
{Subject}: 1.一种基于PCA和KDE的CMOS集约模型的生成方法,其特征在于,包括以下步骤：S1：关键参数提取：将包含涨落、老化以及其他能产生统计量信息的TCAD仿真或实际晶体管产生的电学特性曲线作为目标电学特性曲线,利用集约模型已有的参数提取方法,为每一个晶体管抽取其对应的集约模型关键参数值,所有抽取的关键参数值的集合构成后续用来实时生成集约模型的基础参数组；S2：捕获基础参数组特征：利用主成分分析和核密度估计算法分析步骤S1所生成基础参数组的值构成的矩阵,捕获该矩阵的主成分分布特征；S3：实时生成模型：根据步骤S2所捕获的基础参数组特征,通过蒙特卡罗方法和主成分分析逆变换建立实时生成包含涨落、老化等统计量信息的无限新参数组的模块或模型,并嵌入SPICE软件或与软件相关联；在调用SPICE软件对电路进行仿真时,可由该模块实时生成用于大规模集成电路仿真的无限量晶体管集约模型,实现对真实电路的大规模统计仿真。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种LED应急照明灯具电路
{Author}: 沈海华;程为光;俞贤晓
{Author Address}: 322009 浙江省金华市义乌市苏溪镇龙祈路901号
{Subsidiary Author}: 和谐明芯(义乌)光电科技有限公司
{Date}: 2024-08-02
{Notes}: CN118433957A
{Abstract}: 本发明公开了一种LED应急照明灯具电路,包括LED驱动电源、LED发光模块和应急照明电源,应急照明电源处设置时间阈值,应急照明电源通过检测市电电压的变化判断能够供电线路的控制开关的开关状态,通过对控制开关的操作能够设置LED应急照明灯具电路为正常亮灯状态、熄灯充电状态、应急功能检验状态和应急照明状态中的一种；优点是采用该LED应急照明灯具电路作为主体电路的LED应急照明灯在使用时,不需要在传统的供电线路基础上增加火线线路进行重新布线就能够实现熄灯状态为其内蓄电池充电,能够保证蓄电池具有足够充电时间,也不需要借助其它升高工具接触到LED应急照明灯具后才能进行应急照明功能检验,检验过程简单。
{Subject}: 1.一种LED应急照明灯具电路,包括LED驱动电源、LED发光模块和应急照明电源,所述的LED发光模块具有正极和负极,当其正极和负极之间接入直流电流时,所述的LED发光模块能够发光,所述的应急照明电源包括蓄电池,所述的LED驱动电源具有火线输入端、零线输入端、正输出端和负输出端,所述的LED驱动电源能够将其火线输入端和零线输入端之间接入的交流电压转换为直流电流在其正输出端和负输出端之间输出,其特征在于所述的应急照明电源具有火线输入端、零线输入端、第一输出端、第二输出端、正输入端、负输入端、正输出端和负输出端,当所述的应急照明电源的火线输入端和零线输入端之间接入市电电压时,此时所述的应急照明电源能够为所述的蓄电池充电,所述的LED驱动电源的火线输入端连接所述的应急照明电源的第一输出端,所述的LED驱动电源的零线输入端连接所述的应急照明电源的第二输出端,所述的LED驱动电源的正输出端连接所述的应急照明电源的正输入端,所述的LED驱动电源的负输出端连接所述的应急照明电源的负输入端,所述的LED发光模块的正极连接所述的应急照明电源的正输出端,所述的LED发光模块的负极连接所述的应急照明电源的负输出端,所述的应急照明电源的火线输入端作为所述的LED应急照明灯具电路的火线接入端,用于连接供电线路的火线连接端,所述的应急照明电源的零线输入端作为所述的LED应急照明灯具电路的零线接入端,用于连接供电线路的零线连接端；所述的LED应急照明灯具电路具有正常亮灯状态、熄灯充电状态、应急功能检验状态和应急照明状态这四种工作状态,,在所述的LED应急照明灯具电路的火线接入端连接供电线路的火线连接端,零线接入端连接供电线路的零线线连接端时,通过对供电线路的控制开关进行不同的操作能够设置所述的LED应急照明灯具电路为其四种工作状态中的一种工作状态；所述的应急照明电源处设置时间阈值,所述的应急照明电源通过检测其火线输入端和零线输入端之间接入的交流电压的变化判断能够供电线路的控制开关的“开”状态、“关”状态以及开关状态切换的相关特征；当所述的LED应急照明灯具电路的火线接入端连接供电线路的火线连接端,零线接入端连接供电线路的零线连接端时,在市电电压正常时,如果控制开关处于“关”状态的时间大于等于所述的时间阈值后再被切换为“开”状态,那么所述的LED应急照明灯具进入正常亮灯状态,当所述的LED应急照明灯具在正常亮灯状态时,如果控制开关进行一次先“关”再“开”操作,即进行一次“关”状态至“开”状态的切换,并且在“关”状态的时间小于所述的时间阈值,那么所述的LED应急照明灯具切换到熄灯充电状态,当所述的LED应急照明灯具在熄灯充电状态时,如果控制开关进行一次先“关”再“开”操作,即进行一次“关”状态至“开”状态的切换,并且“关”状态的时间小于所述的时间阈值,那么所述的LED应急照明灯具切换到正常亮灯状态,当所述的LED应急照明灯具在正常亮灯状态和熄灯充电状态时,如果控制开关进行一次先“关”再“开”再“关”的操作,即进行一次“关”状态至“开”状态的切换,再从“开”状态到“关”状态的切换,且前面的“关”状态的时间和“开”状态的时间均小于所述的时间阈值,所述的LED应急照明灯具切换到应急功能检验状态；当供电线路的控制开关在“开”状态,市电电压出现断电异常变化为零,此时所述的LED应急照明灯具进入应急照明状态；当所述的LED应急照明灯具处于正常亮灯状态时,所述的应急照明电源的火线输入端和零线输入端之间接入市电电压,所述的应急照明电源利用其火线输入端和零线输入端之间接入的市电电压为所述的蓄电池充电,同时在其第一输出端和第二输出端之间输出市电电压,此时,所述的LED驱动电源的火线输入端和零线输入端之间接入市电电压,所述的LED驱动电源将接入的市电电压转换为直流电流在其正输出端和负输出端之间输出,所述的应急照明电源的正输入端和负输入端之间接入直流电流,并在其正输出端和负输出端之间输出该直流电流,驱动所述的LED发光模块发光；当所述的LED应急照明灯具处于熄灯充电状态时,所述的应急照明电源的火线输入端和零线输入端之间接入市电电压,所述的应急照明电源利用其火线输入端和零线输入端之间接入的市电电压为所述的蓄电池充电,但是其第一输出端和第二输出端之间输出的大小为零的电压,此时所述的LED驱动电源的火线输入端和零线输入端之间接入的电压为零,所述的LED驱动电源的正输出端和负输出端之间输出的电流为零,所述的应急照明电源的正输入端和负输入端之间接入的电流也为零,所述的应急照明电源的正输出端和负输出端之间输出的电流为零,所述的LED发光模块不发光；当所述的LED应急照明灯具在应急功能检验状态和应急照明状态时,所述的应急照明电源的火线输入端和零线输入端之间没有市电电压接入,其第一输出端和第二输出端之间输出的电压大小为零,所述的LED驱动电源的火线输入端和零线输入端之间接入的电压大小也为零,所述的LED驱动电源的正输出端和负输出端之间输出的大小为零的电流,所述的应急照明电源将所述的蓄电池储存的电能转换为对应的直流电流在其正输出端和负输出端之间输出,驱动所述的LED发光模块发光。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电致变色器件及其制备方法和应用
{Author}: 张诚;王嘉豪;张凌;李维军
{Author Address}: 310014 浙江省杭州市下城区潮王路18号
{Subsidiary Author}: 浙江工业大学
{Date}: 2024-08-02
{Notes}: CN118426235A
{Abstract}: 本发明属于显示器件技术领域。本发明提供了一种电致变色器件及其制备方法和应用。本发明所述电致变色器件自上而下顺次包括上层导电基底、电致变色层、电解质层和下层导电基底；所述电致变色层的制备原料包含噻吩类电致变色聚合物。本发明制得的电致变色器件基于图案化电致变色层,辅以未图案化/图案化离子储存层,在集成电路的控制下对导电基底的不同区域施加不同的电压,从而使电致变色层/离子储存层显示不同的图案,达到显示不同内容的目的,实现静态显示或动态显示。并且,该种电致变色器件驱动电压低,双稳态效应优,在撤去电压一段时间后仍能显示内容,使用寿命长,耗电量低。
{Subject}: 1.一种电致变色器件,其特征在于,所述电致变色器件自上而下顺次包括上层导电基底、电致变色层、电解质层和下层导电基底；所述电致变色层的制备原料包含噻吩类电致变色聚合物。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种微波混合集成电路焊接工装
{Author}: 占士林;李中华;易行;鲁艳
{Author Address}: 610000 四川省成都市成华区龙潭工业园成宏路26号汇润国际11楼
{Subsidiary Author}: 四川欣科奥电子科技有限公司
{Date}: 2024-07-30
{Notes}: CN118404162A
{Abstract}: 本发明公开一种微波混合集成电路焊接工装,具体涉及电路焊接技术领域；包括支撑板及支撑框,还包括调节组件,所述调节组件位于所述支撑板和所述支撑框之间,所述调节组件用于调节支撑板与支撑框之间的距离；夹持组件,所述夹持组件位于所述支撑框的内部,所述夹持组件用于对电路板的夹持；焊接组件,所述焊接组件位于所述支撑框的内部,所述焊接组件用于焊接电路板,所述焊接组件包括与所述支撑框活动连接的焊接板,所述焊接板上开设有倾斜且开口朝上的焊接槽,所述焊接板上横向间隔开设有多个开口朝下的焊接孔,每个所述焊接孔上端均与所述焊接槽连通,所述焊接槽内横向设有与其底面形状一致的导热片；本发明能够提高焊接效率和质量。
{Subject}: 1.一种微波混合集成电路焊接工装,包括支撑板(1)及支撑框(2),其特征在于,还包括：调节组件(3),所述调节组件(3)位于所述支撑板(1)和所述支撑框(2)之间,所述调节组件(3)用于调节支撑板(1)与支撑框(2)之间的距离；夹持组件(4),所述夹持组件(4)位于所述支撑框(2)的内部,所述夹持组件(4)用于对电路板的夹持；焊接组件(5),所述焊接组件(5)位于所述支撑框(2)的内部,所述焊接组件(5)用于焊接电路板,所述焊接组件(5)包括与所述支撑框(2)活动连接的焊接板(501),所述焊接板(501)上开设有倾斜且开口朝上的焊接槽(502),所述焊接板(501)上横向间隔开设有多个开口朝下的焊接孔(503),每个所述焊接孔(503)的上端均与所述焊接槽(502)连通,所述焊接槽(502)内横向设有与其底面形状一致的导热片(504)；封堵组件(6),所述封堵组件(6)位于所述焊接组件(5)上,所述封堵组件(6)用于对所述焊接孔(503)的封堵。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 固件升级系统、方法、服务器设备、程序产品及存储介质
{Author}: 姜微微
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-07-30
{Notes}: CN118409775A
{Abstract}: 本发明提供一种固件升级系统、方法、服务器设备、程序产品及存储介质,涉及通用基板领域,应用于服务器,系统包括：基板管理控制器、通用基板,通用基板上设置有固件升级模块和重定时器,重定时器设置有对应的固件存储器,基板管理控制器通过固件升级模块与固件存储器连接；基板管理控制器,用于在服务器处于关机状态时,通过固件升级模块将重定时器固件升级至固件存储器；重定时器,用于在服务器进入开机状态时,从固件存储器中获取升级后的重定时器固件；可基于通用基板中与基板管理控制器和固件存储器连接的固件升级模块实现对重定时器固件的带外升级,从而可提升重定时器固件的升级效率。
{Subject}: 1.一种固件升级系统,其特征在于,应用于服务器,所述系统包括：基板管理控制器、通用基板,所述通用基板上设置有固件升级模块和重定时器,所述重定时器设置有对应的固件存储器,所述基板管理控制器通过所述固件升级模块与所述固件存储器连接；所述基板管理控制器,用于在所述服务器处于关机状态时,通过所述固件升级模块将重定时器固件升级至所述固件存储器；所述重定时器,用于在所述服务器进入开机状态时,从所述固件存储器中获取升级后的重定时器固件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于用电光源的多级电路功率分析方法及系统
{Author}: 苏禹
{Author Address}: 610093 四川省成都市高新区肖家河正街98号附1号
{Subsidiary Author}: 成都简凡生活科技有限公司
{Date}: 2024-07-30
{Notes}: CN118410754A
{Abstract}: 本发明公开了基于用电光源的多级电路功率分析方法及系统,涉及智能灯具技术领域,该方法包括：获取多个光源回路的回路信息,输入电路等效模型中进行等效识别,输出多个等效回路；确定多个等效回路中相邻两个等效回路的耦合方式,获取第一类等效回路和第二类等效回路；存储第一类等效回路的功率监测指标至第一存储区块,存储第二类等效回路的功率监测指标至第二存储区块,并根据电路预警判别器进行异常识别,生成预警信号。本发明解决了现有技术中由于多级电路元件数量众多且相互作用复杂,影响多级电路功率分析的效率和准确性的技术问题,达到了通过等效电路分类存储和分析,提高多级电路功率分析的效率和准确性的技术效果。
{Subject}: 1.基于用电光源的多级电路功率分析方法,其特征在于,所述方法包括：获取用电光源集成电路,其中,所述用电光源集成电路包括多个光源回路；获取所述多个光源回路的回路信息,包括回路元件信息、回路连接信息以及回路电源信息；将所述多个光源回路的回路信息输入电路等效模型中对各个光源回路进行等效识别,输出多个等效回路；确定所述多个等效回路中相邻两个等效回路的耦合方式,获取第一类等效回路和第二类等效回路,其中,所述第一类等效回路为相邻两个等效回路之间为直接耦合方式的回路,所述第二类等效回路为相邻两个等效回路之间为非直接耦合的回路；存储所述第一类等效回路的功率监测指标至第一存储区块,存储所述第二类等效回路的功率监测指标至第二存储区块；根据电路预警判别器对所述第一存储区块和所述第二存储区块的数据进行异常识别,生成预警信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具有温度调节功能的大功率LED灯丝灯
{Author}: 金海刚;俞贤晓;沈海华
{Author Address}: 322009 浙江省金华市义乌市苏溪镇龙祈路901号
{Subsidiary Author}: 和谐明芯(义乌)光电科技有限公司
{Date}: 2024-07-30
{Notes}: CN118413920A
{Abstract}: 本发明公开了一种具有温度调节功能的大功率LED灯丝灯,包括灯丝发光泡件和驱动电源电路,驱动电源电路采用恒流控制电路实现,灯丝发光泡件内部还设置有热敏元件,热敏元件用于感应灯丝发光泡件内部温度并生成对应的温度信号输出给恒流控制电路,恒流控制电路处预设有输出电流与温度的变化关系、温度阈值以及最大输出电流,其中输出电流与温度的变化关系中,输出电流会随着温度的升高而减少,恒流控制电路根据接收到的温度信号与温度阈值的关系,输出相应的电流至灯丝发光泡件；优点是用于封闭环境时,能够控制周围温度不超过灯丝发光泡件的LED灯条的设计的工作温度,从而不会影响灯丝发光泡件的LED灯条的寿命,避免早期失效。
{Subject}: 1.一种具有温度调节功能的大功率LED灯丝灯,包括灯丝发光泡件和用于驱动所述的灯丝发光泡件发光的驱动电源电路,其特征在于所述的驱动电源电路采用恒流控制电路实现,所述的灯丝发光泡件内部还设置有热敏元件,所述的热敏元件用于感应所述的灯丝发光泡件内部温度并生成对应的温度信号输出给所述的恒流控制电路,所述的恒流控制电路处预设有输出电流与温度的变化关系、温度阈值以及最大输出电流,其中输出电流与温度的变化关系中,输出电流会随着温度的升高而减少,当所述的恒流控制电路接收到温度信号时,如果该温度信号小于等于温度阈值,则所述的恒流控制电路输出其最大输出电流至所述的灯丝发光泡件,如果该温度信号大于温度阈值,则所述的恒流控制电路根据输出电流与温度的变化关系输出与该温度信号对应的电流至所述的灯丝发光泡件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种桶装水水位提示装置和水位提示方法
{Author}: 梁良;渠向举;杨子建;王前;陈跃;胡志强
{Author Address}: 221000 江苏省徐州市云龙区丽水路2号
{Subsidiary Author}: 徐州工程学院
{Date}: 2024-07-26
{Notes}: CN118392270A
{Abstract}: 本发明公开一种桶装水水位提示装置和水位提示方法,涉及流体液位测量技术领域,该装置包括两个高度位置不同的电容式水位传感器、控制盒,控制盒内设有水位接口电路、主控电路和语音播报电路；水位接口电路用于获取水位信号,并将水位信号传递到主控电路；主控电路根据水位信号进行逻辑判断,并将逻辑判断结果输送至语音播报电路；语音播报电路根据主控电路输出的逻辑判断结果进行语音播报。本发明通过水位传感器获取水位信号,并将水位信号传递到控制盒的主控电路中,主控电路根据当前的水位信号主动进行预警播报,无需用户打开饮水机盖子或者靠近饮水机观察外部指示就可以及时地获得桶装水的当前水位信息,从而方便安排桶装水的补充。
{Subject}: 1.一种桶装水水位提示装置,用于播报位于下置式饮水机中的桶装水水位,其特征在于,包括：设于桶装水桶身外两个高度位置不同的水位传感器(1),所述水位传感器用于获取位于两个不同高度位置的水位信号；与所述水位传感器(1)电连接的语音播报模块,所述语音播报模块用于根据水位信号执行语音播报操作：当水位信号为高电平信号和高电平信号时,不进行语音播报；当水位信号为高电平信号和低电平信号时,播报水位过半信息；当水位信号为低电平信号和低电平信号时,播报低水位信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路透明柔性基板的检测方法
{Author}: 崔草香;石超;李成明;杨少延;刘祥林;朱瑞平;郭柏君;陈兆显
{Author Address}: 519000 广东省珠海市横琴新区环岛北路2515号2单元907办公
{Subsidiary Author}: 国鲸科技(广东横琴粤澳深度合作区)有限公司
{Date}: 2024-07-26
{Notes}: CN118392834A
{Abstract}: 本发明提供了一种用于集成电路透明柔性基板的检测方法。涉及基板检测技术领域,其方法包括：对集成电路透明柔性基板进行性能检测；获取性能检测合格的集成电路透明柔性基板的基板图像并进行尺寸检测,当尺寸检测合格后进行图像预处理；对图像预处理完成的基板图像进行图像分割,获取基板子图像进行基板线路边缘提取并拟合处理基板线路,确定基板线路线宽,对集成电路透明柔性基板进行缺陷检测；实现了对集成电路透明柔性基板的高效检测以及高质量检测。
{Subject}: 1.一种用于集成电路透明柔性基板的检测方法,其特征在于,包括：步骤1：对集成电路透明柔性基板进行性能检测,其中,所述性能检测包括：集成电路性能检测、透明度性能检测以及柔性性能检测；步骤2：获取性能检测合格的集成电路透明柔性基板的基板图像并进行尺寸检测,当尺寸检测合格后进行图像预处理；步骤3：对图像预处理完成的基板图像进行图像分割,获取基板子图像进行基板线路边缘提取并拟合处理基板线路,确定基板线路线宽,对集成电路透明柔性基板进行缺陷检测；获取基板子图像进行基板线路边缘提取并拟合处理基板线路,确定基板线路线宽,具体包括；对基板子图像进行基板线路边缘提取,获取基板线路并剔除无影响缺陷基板线路,构建基板线路集；随机选取基板线路一个像素点,获取两侧像素斜率的变化差分确定像素斜率进而确定基板线路各像素点的像素斜率；当所述基板线路各像素点的像素斜率不高于预设斜率阈值时,判定对应基板线路为基板直线路并进行拟合处理,获取拟合直线路；否则,判定对应基板线路为基板曲线路并根据中心像素点重复进行基板直线路判定；当拟合直线路的拟合直线斜率差值不高于预设差值阈值时,判定对应拟合直线路为相邻拟合直线路进而确定集成电路透明柔性基板的平均基板线路线宽。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装结构及降低散热焊盘焊接空洞的实现方法
{Author}: 赵越;刘顺生
{Author Address}: 518000 广东省深圳市宝安区福永街道和平和景工业区4幢
{Subsidiary Author}: 深圳市秀武电子有限公司
{Date}: 2024-07-26
{Notes}: CN118395940A
{Abstract}: 本发明具体涉及一种集成电路封装结构及降低散热焊盘焊接空洞的实现方法,其包括位于上部的集成电路本体,集成电路本体下部为下凸起散热焊盘,下凸起散热焊盘下部为钎料,钎料下部为电路板焊盘,下凸起散热焊盘与钎料的接触面是弧形面,弧形面曲率半径由钎料流动的表面张力系数与钎料流动时接触角计算获得。本申请的技术方案通过精心设计的集成电路封装结构及优化的焊接方法,利用精确计算的弧形接触面曲率设计,优化毛细作用力引导钎料流动,优先填充小间隙并有效排出气体,显著降低了焊接空洞的产生,空洞率控制在极低水平。
{Subject}: 1.集成电路封装结构,其特征在于,包括位于上部的集成电路本体,集成电路本体下部为下凸起散热焊盘,下凸起散热焊盘下部为钎料,钎料下部为电路板焊盘,下凸起散热焊盘与钎料的接触面是弧形面,弧形面曲率半径由钎料流动的表面张力系数与钎料流动时接触角计算获得。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于深度学习ALBERT模型的集成电路知识图谱提取与构建方法
{Author}: 李明亮;张云博;魏锡瑶;刘凯霖;卢宏超;侯宇澄
{Author Address}: 050000 河北省石家庄市槐安东路136号
{Subsidiary Author}: 河北地质大学
{Date}: 2024-07-26
{Notes}: CN118396104A
{Abstract}: 本发明属于自然语言处理技术领域,具体公开了一种基于深度学习ALBERT模型的集成电路知识图谱提取与构建方法。本发明方法首先进行数据预处理,得到预处理后的语料库,训练ALBERT初始模型,得到ALBERT模型；接着将预处理后的语料库输入到ALBERT模型中,由实体提取模块进行实体提取；在实体提取的基础上,进一步利用ALBERT模型的关系提取模块进行关系提取；最后将提取出的实体和提取出的关系进行结构化表示,构建集成电路领域的知识图谱,并通过提取出的关系的结果进一步优化ALBERT模型。本发明有效提高训练速度,适应大规模文本数据处理需求,提高关系提取效率和准确率,为知识图谱构建提供有力的支持。
{Subject}: 1.一种基于深度学习ALBERT模型的集成电路知识图谱提取与构建方法,其特征在于,所述方法包括依次进行的以下步骤：S1、数据预处理,收集集成电路领域的文本数据,并将收集到的文本数据进行清洗,得到预处理后的语料库；S2、ALBERT模型训练,根据预处理后的语料库训练ALBERT初始模型,得到ALBERT模型,所述ALBERT模型包括实体提取模块和关系提取模块；S3、实体提取,将预处理后的语料库输入到ALBERT模型中,由实体提取模块进行实体提取；S4、关系提取,在实体提取的基础上,结合多粒度进一步利用ALBERT模型的关系提取模块进行关系提取；S5、知识图谱构建,通过将提取出的实体和提取出的关系进行结构化表示,构建集成电路领域的知识图谱,并根据关系提取的结果进一步优化ALBERT模型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电磁屏蔽芯片结构的封装工艺方法
{Author}: 陈晗玥
{Author Address}: 210000 江苏省南京市浦口区浦口经济开发区林春路8号
{Subsidiary Author}: 江苏芯德半导体科技有限公司
{Date}: 2024-07-26
{Notes}: CN118398526A
{Abstract}: 本发明的一种电磁屏蔽芯片结构的封装工艺方法,在基板完成晶圆的粘贴、封胶、植球、包封；于包封的塑封料面,将产品沿切割道划开；于塑封料面,覆盖金属膜；沿切割道将产品切割为芯片单品。其采用金属膜作为屏蔽层,在芯片用塑封料包封后,以膜压的金属膜替代溅镀工艺,在芯片除基板下表面外形成金属膜包裹层,达到电磁屏蔽的效果。本发明的封装工艺方法,简化了工艺步骤,无需封装后将产品转贴在PI膜上再溅镀,可以直接在切割膜上进行压膜和后续切割,大大降低了成本,提高了制造效率,具有很强的实用性和广泛地适用性。
{Subject}: 1.一种电磁屏蔽芯片结构的封装工艺方法,在基板完成晶圆的粘贴、封胶、植球、包封,其特征在于,包括以下步骤：S1、于包封的塑封料面,将产品沿切割道划开；S2、于塑封料面,覆盖金属膜；S3、沿切割道将产品切割为芯片单品。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种SOP封装表贴式集成电路引脚整形设备
{Author}: 闫不穷;王钢;阚云辉
{Author Address}: 230088 安徽省合肥市高新区创新产业园二期J1楼C座403室
{Subsidiary Author}: 合肥中航天成电子科技有限公司
{Date}: 2024-07-26
{Notes}: CN118253660B
{Abstract}: 本发明涉及半导体部件处理技术领域,公开了一种SOP封装表贴式集成电路引脚整形设备,包括底板；传送机构；固定机构,所述固定机构能够对集成电路进行左右居中,还能够对引脚连接集成电路的一端端部进行夹持和固定；以及设置传送机构两侧用于对引脚进行矫正的两个整形机构；其中,所述固定机构包括：设置在传送机构上方的居中组件；设置在底板顶面上用于带动居中组件上下移动的升降组件；以及设置在侧推杆内部用于对引脚连接集成电路的一端端部进行固定的夹持组件；通过固定引脚连接集成电路的一端端部,避免引脚与集成电路的焊接连接处发生折弯,解决了集成电路板损坏问题,避免引脚与集成电路焊接连接处松动造成引脚易从集成电路上脱落的问题。
{Subject}: 1.一种SOP封装表贴式集成电路引脚整形设备,包括底板(1),其特征在于：还包括：设置在底板(1)上方用于输送集成电路的传送机构(2)；设置在传送机构(2)上方的固定机构(3),所述固定机构(3)能够对集成电路进行左右居中,还能够对引脚连接集成电路的一端端部进行夹持和固定；以及设置传送机构(2)两侧用于对引脚进行矫正的两个整形机构(4)；其中,所述固定机构(3)包括：设置在传送机构(2)上方的居中组件(31)；设置在底板(1)顶面上用于带动居中组件(31)上下移动的升降组件(32)；以及设置在侧推杆(313)内部用于对引脚连接集成电路的一端端部进行固定的夹持组件(33)；其中,所述居中组件(31)包括：设置在底板(1)上方的升降杆(311),所述升降组件(32)能够带动升降杆(311)上下移动；转动设置在升降杆(311)侧壁的两个转动轴(312)；固接在转动轴(312)侧壁的侧推杆(313)；以及用于带动两个转动轴(312)转动的第一驱动件(314)；其中,所述夹持组件(33)包括：滑动设置在侧推杆(313)内部的两个夹持板(331),所述夹持板(331)用于固定引脚连接集成电路的一端端部,所述夹持板(331)边部开设有开口(332),所述开口(332)能够贴合引脚外壁；以及用于带动夹持板(331)在侧推杆(313)内滑动的第二驱动件(333)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种锂电池电芯热缩膜自动封装工艺及装置
{Author}: 覃小梅
{Author Address}: 514265 广东省梅州市大埔县三河综合工业生产基地
{Subsidiary Author}: 梅州市博富能科技有限公司
{Date}: 2024-07-23
{Notes}: CN118231741B
{Abstract}: 本发明涉及锂电池生产领域,具体是涉及一种锂电池电芯热缩膜自动封装工艺及装置,将锂电池组放置在承接单元上,由输送单元带动承接单元移动,并依次经过套膜工序和加热工序；承接单元承接着锂电池组经过套膜工序时,将热缩膜套设在锂电池的外围,且热缩膜的下部被承接单元承接；随后承接单元带动锂电池组经过加热工序,加热工序对热缩膜进行加热,使得热缩膜贴合在锂电池组的侧壁上,在热缩膜贴合在锂电池组的侧壁上时,热缩膜同步将锂电池组的上部包裹封边,后承接单元用于承接热缩膜的部分下降,加热工序对热缩膜的下部进行加热,热缩膜对锂电池组的下部进行包裹封边。本发明能自动完成锂电池组的底部封装包边。
{Subject}: 1.一种锂电池电芯热缩膜自动封装装置,所述自动封装装置包括对锂电池组(2)进行承接的承接单元(1)和能将承接单元(1)在各个工序中进行输送的输送单元(3),其特征在于,承接单元(1)包括对锂电池组(2)进行承接的承接座(11)和围绕在承接座(11)周围并且能沿承接座(11)的高度方向升降的承接环(12),承接环(12)用于对热缩膜(4)进行承接；承接环(12)在其沿着承接座(11)的高度方向移动的行程中具有上止位,承接环(12)位于上止位时,承接环(12)的上部端面与承接座(11)的端面共面,承接环(12)的上部设置有矩形状第一限位环(121),第一限位环(121)对放置在承接座(11)上的锂电池组(2)进行定位；在承接环(12)的移动行程中,承接环(12)还具有中止位,中止位位于上止位的下方,在承接单元(1)移动至套膜工序前,承接环(12)从上止位切换至中止位,在套膜工序中,热缩膜(4)围绕锂电池组(2)放置在承接环(12)上,且热缩膜(4)位于第一限位环(121)的外围；承接环(12)还具有下止位,在加热工序中,热缩膜(4)的上部对锂电池组(2)的上部完成包裹封边前,承接环(12)处于中止位,热缩膜(4)对锂电池组(2)的上部完成包裹封边后,承接环(12)下降并到达下止位,此时第一限位环(121)的上部端面低于热缩膜(4)的下部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种制氧过程阶段可控的固体氧源制氧器
{Author}: 冯永安;冯尚彪;邓沐聪;崔超;张兴华
{Author Address}: 030002 山西省太原市中北高新技术产业开发区国科大街59号晋创谷创新园A区5-303
{Subsidiary Author}: 山西岸流科技有限公司
{Date}: 2024-07-23
{Notes}: CN118373385A
{Abstract}: 本发明提供一种制氧过程阶段可控的固体氧源制氧器,包括制氧模块、集成电路点火模块和集束式输供氧模块,制氧模块包括多个固体氧发生器,多个固体氧发生器呈阵列布置,固体氧发生器具有点火端和释氧端,集成电路点火模块与多个固体氧发生器的点火端电性连接,集成电路点火模块用于控制每个固体氧发生器的独立启动,集束式输供氧模块设于制氧模块的另一侧,集束式输供氧模块设有供氧端,供氧端与多个固体氧发生器的释氧端相连通,结构简单,兼顾重量和体积轻便化、高可靠性、强时效性和高实用性,实现了对固体氧源制氧器的中继可控,能够在应急救援领域发挥重要作用。
{Subject}: 1.一种制氧过程阶段可控的固体氧源制氧器,其特征在于,包括：制氧模块(100),包括多个固体氧发生器(110),多个所述固体氧发生器(110)呈阵列布置,所述固体氧发生器(110)具有点火端和释氧端；集成电路点火模块(200),所述集成电路点火模块(200)与多个所述固体氧发生器(110)的所述点火端电性连接,所述集成电路点火模块(200)用于控制每个所述固体氧发生器(110)的独立启动；集束式输供氧模块(300),设于所述制氧模块(100)的另一侧,所述集束式输供氧模块(300)设有供氧端,所述供氧端与多个所述固体氧发生器(110)的所述释氧端相连通。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路电镀镍阳极表面活化装置
{Author}: 郭剑云
{Author Address}: 215000 江苏省苏州市昆山市千灯镇黄浦江南路497号
{Subsidiary Author}: 日月新半导体(昆山)有限公司
{Date}: 2024-07-23
{Notes}: CN118374860A
{Abstract}: 本发明涉及集成电路镍电极活化技术领域的集成电路电镀镍阳极表面活化装置,包括外槽体和内槽体,所述外槽体设于内槽体的一侧,所述外槽体和内槽体各自设有阳极和阴极,所述外槽体的阳极为外槽阳极钛蓝,所述外槽体的阴极为外槽阴极不锈钢网。本发明在现有外槽体基础上修改并架设一组独立电解槽,内外槽时时处于电解的状态,时时进行镀液中杂质的析出,同时阳极镍饼的表面时时处于解离状态,来消除阳极镍层钝化以及镀镍层质量下降带来的不利影响,还延长了药水的使用寿命,有助于降低生产成本；但通过这种方式可以有效避免镍镀层异常所带来的生产中断和品质问题,节省的循环时间和提升的产品良率,带来的正面效益远远超过了消耗的成本。
{Subject}: 1.集成电路电镀镍阳极表面活化装置,包括外槽体(1)和内槽体(2),其特征在于：所述外槽体(1)设于内槽体(2)的一侧,所述外槽体(1)和内槽体(2)各自设有阳极和阴极,所述外槽体(1)的阳极为外槽阳极钛蓝(3),所述外槽体(1)的阴极为外槽阴极不锈钢网(4),所述外槽阳极钛蓝(3)和外槽阴极不锈钢网(4)分别设于外槽体(1)的两侧,所述内槽体(2)的阳极为内槽阳极钛蓝(5),所述内槽体(2)的阴极为夹具(6),所述内槽阳极钛蓝(5)和夹具(6)分别设有内槽体(2)的两侧,所述夹具(6)内夹持有晶圆(7),所述外槽阳极钛蓝(3)和内槽阳极钛蓝(5)上附着有阳极镍饼(8),所述外槽体(1)和内槽体(2)通过循环泵(9)联通,所述内槽体(2)内设有镀液(10)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于IP复用测试向量压缩的测试方法、系统和设备
{Author}: 胡春媚;唐茜茜;刘胜;宋睿强;姜楠;鲁建壮;李晨;邹敏;刘必慰;袁珩洲
{Author Address}: 410073 湖南省长沙市开福区德雅路109号
{Subsidiary Author}: 中国人民解放军国防科技大学
{Date}: 2024-07-23
{Notes}: CN118376906A
{Abstract}: 本申请涉及基于IP复用测试向量压缩的测试方法、系统和设备,通过结合集成电路设计中IP复用越来越多的特点,结合深入研究并吸收广播扫描的设计思想,在设计阶段考虑IP的复用,将相同IP的输入扫描通道共享,在顶层通过广播的方式,对相同的IP施加相同的测试向量,对输出测试结果进行MOSR处理,在保证满足测试覆盖率不变的基础上,减少测试通道数和测试向量体积,解决了基于广播的压缩方案会降低测试覆盖率的问题,可以有效的判断芯片是否失效,压缩了输出扫描通道数量且减少了测试向量的位数,从而减少测试时间,提高测试效率。
{Subject}: 1.一种基于IP复用测试向量压缩的测试方法,其特征在于,包括步骤：使用测试激励生成工具生成待测芯片中一个IP模块的测试向量；使用集成电路仿真工具从所述待测芯片的顶层同一测试输入通道将所述测试向量广播到各相同IP模块中；将各IP模块的测试输出结果均经过多测试输出签名压缩电路进行判别处理,得到所述待测芯片的测试结果；所述判别处理包括判全0和判全1,所述测试结果用于指示所述待测芯片存在故障或者不存在故障。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种方便线路连接的集成电路测试方法及系统
{Author}: 郭虎;李建伟;蔡彩银
{Author Address}: 100098 北京市海淀区中关村北大街127-1号1层1218室
{Subsidiary Author}: 北京炎黄国芯科技有限公司
{Date}: 2024-07-23
{Notes}: CN118376908A
{Abstract}: 本发明提供一种方便线路连接的集成电路测试方法及系统,涉及集成电路测试技术领域,包括：获取待测集成电路,设置测试电路板,测试点以及柔性互连阵列,进行对准连接,获取待测器件信息并解密,得到待测电路信息；生成初始测试信号序列,映射至量子态空间生成量子测试信号序列,进行信号输入,生成输出结果信号,进行对比,根据对比结果计算性能指标,进行参数调整,生成优化测试信号序列并反馈至控制器,得到最优性能指标；确定偏差程度,生成置信度评分并与置信度阈值比较,高于置信度阈值,则标记为合格,否则调整超参数,更新置信度阈值直至收敛,若收敛至不合格状态则进行推理,确定失效模式和改进方案,与器件测试信息打包上传至服务器。
{Subject}: 1.一种方便线路连接的集成电路测试方法,其特征在于,包括：获取至少包含两个引脚的待测集成电路,根据所述待测集成电路设置测试电路板,在所述测试电路板上设置所述待测集成电路中引脚对应的测试点以及柔性互连阵列,调节所述柔性互连阵列对应的电纤维束并进行自适应对准连接,通过所述测试电路板中的量子计算单元获取待测器件信息并解密,得到待测电路信息；将所述待测电路信息发送至神经网络单元并结合多任务迁移学习算法,根据所述待测电路信息,结合预训练的器件测试模型生成初始测试信号序列以及对应的预期结果信号,并映射至量子态空间生成量子测试信号序列以及对应的量子预期结果,通过所述柔性互连阵列将所述量子测试信号序列添加到待测集成电路的测试点上进行信号输入,生成输出结果信号并映射至量子态空间,结合量子态比特计算方法与量子预期结果进行对比,根据对比结果通过量子增强学习方法计算性能指标并添加至自学习优化模块,根据所述对比结果对所述器件测试模型进行参数调整和量子电路结构优化,生成优化测试信号序列并反馈至控制器,重复测试直至结果收敛,得到最优性能指标；将所述最优性能指标添加至预先设置的智能决策模型中,通过多目标优化算法确定所述最优性能指标与预设标准之间的偏差程度,基于所述偏差程度生成置信度评分并与预先设置的置信度阈值比较,若所述置信度评分高于所述置信度阈值,则标记为合格,否则标记为不合格并自动调整所述器件测试模型中的超参数,动态更新所述置信度阈值直至收敛,若收敛至不合格状态则结合知识图谱进行推理,确定失效模式和改进方案,同时与器件测试信息打包上传至服务器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 内建动态老炼控制的集成电路、系统及方法
{Author}: 胡春媚;唐茜茜;郭阳;刘必慰;王法振;吴振宇;柴思佳;陈小文;池雅庆;李晨;张震
{Author Address}: 410073 湖南省长沙市开福区德雅路109号
{Subsidiary Author}: 中国人民解放军国防科技大学
{Date}: 2024-07-23
{Notes}: CN118376909A
{Abstract}: 本发明涉及内建动态老炼控制的集成电路、系统及方法,通过老炼激励的生成在DUT内建实现,不需要老炼控制台的参与,DUT内部扫描链相关的触发器和组合逻辑实现最大程度的翻转,同时老炼激励覆盖DUT内部的内存组件,老炼范围充分且覆盖率高。老炼过程监测的PCB实现简单,解决了动态老炼数据收集和监测的难题,有效简化以往基于集成电路动态老炼系统的老练装置设计,老炼控制台不再需要使用FPGA实现,提供简单外部电源和时钟信号即可实现芯片的动态老炼。同时,高温试验箱窗口限制老炼工位数量的问题得到了彻底解决,有效降低了老炼测试复杂度。
{Subject}: 1.一种内建动态老炼控制的集成电路,其特征在于,包括被测集成电路芯片,所述被测集成电路芯片部署有内建动态老炼控制模块,所述内建动态老炼控制模块包括扫描链控制子模块、存储器内建自测试控制子模块、老炼分时控制器子模块和老炼监测子模块；所述老炼分时控制器子模块分别连接所述扫描链控制子模块和所述存储器内建自测试控制子模块,所述老炼监测子模块分别连接所述扫描链控制子模块和所述存储器内建自测试控制子模块；所述老炼分时控制器子模块内设老炼分时控制器,用于控制所述扫描链控制子模块和所述存储器内建自测试控制子模块分时的轮流启动工作,所述扫描链控制子模块用于控制所述被测集成电路芯片上已有的扫描链首尾相连成一条长链,所述存储器内建自测试控制子模块用于控制所述被测集成电路芯片上已有的内存组件内建自测试控制器为功能时钟旁路模式,所述老炼监测子模块用于接收所述扫描链的最后一个触发器的Q端的测试结果以及所述内存组件的测试结果,将测试结果降频后作为所述被测集成电路芯片的测试输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: SRAM物理不可克隆函数电路及设备
{Author}: 王耀华;邵津津;宋睿强;郭阳;李少青;陈吉华;王俊辉;张洋
{Author Address}: 410073 湖南省长沙市开福区德雅路109号
{Subsidiary Author}: 中国人民解放军国防科技大学
{Date}: 2024-07-23
{Notes}: CN118378312A
{Abstract}: 本申请涉及一种SRAM物理不可克隆函数电路及设备。包括供电控制模块、第一控制模块、单端口SRAM存储器、数据位加法器模块、使能位加法器模块、多位选择器模块和第二控制模块。在PUF控制信号有效时,通过供电控制模块使单端口SRAM存储器能够自动化的进行多轮上/断电操作,数据位加法器模块对单端口SRAM存储器的输出值进行累加,使能位加法器模块产生累加次数信号,多位选择器模块根据累加次数信号、单端口SRAM存储器的输出及使能位加法器模块的输出物理不可克隆随机值。自动化的多次累加SRAM物理不可克隆函数电路的随机输出值,大大提高了随机输出数据的稳定性。
{Subject}: 1.一种SRAM物理不可克隆函数电路,其特征在于,包括供电控制模块、第一控制模块、单端口SRAM存储器、数据位加法器模块、使能位加法器模块、多位选择器模块和第二控制模块；所述供电控制模块用于根据PUF控制信号和时钟信号,输出供电信号,所述第一控制模块用于根据片选使能信号、读写使能信号和所述PUF控制信号,输出片选信号和读写信号,所述单端口SRAM存储器用于根据输入数据、所述供电信号、所述片选信号、所述读写信号、所述时钟信号和地址信号输出特定轮各初始随机值,所述数据位加法器模块用于根据数据输出使能信号、所述时钟信号、所述PUF控制信号,分别对每轮的各所述初始随机值进行累加并输出各累加随机值,所述使能位加法器模块用于根据所述数据输出使能信号、所述时钟信号和所述PUF控制信号,输出累加次数信号,所述多位选择器模块用于根据各所述累加随机值、所述累加次数信号、累加控制信号分别输出物理不可克隆随机值和所述数据输出使能信号,所述第二控制模块用于根据所述PUF控制信号选择输出各所述初始随机值或所述物理不可克隆随机值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装体及其制备方法
{Author}: 刘振东;于英英
{Author Address}: 264200 山东省威海市经济技术开发区综合保税区北区海南路16-1号
{Subsidiary Author}: 日月新半导体(威海)有限公司
{Date}: 2024-07-23
{Notes}: CN118380332A
{Abstract}: 本发明涉及一种集成电路封装体及其制备方法,涉及半导体技术领域,在本发明的集成电路封装体的制备方法中,对半导体晶圆进行切割之前,预先对半导体晶圆的背面进行氧离子注入工艺以在所述半导体晶圆的硅衬底内部形成含氧硅层,并对所述半导体晶圆进行高温退火处理,以使得所述含氧硅层转变为氧化硅层,进而通过掺杂处理使得所述硅衬底的背面变为高方阻区,该高方阻区位于所述氧化硅层上方,然后再形成键合金属层,通过上述工艺步骤,可以有效避免键合金属层与半导体晶圆之间产生电性接触,进而可以避免影响半导体芯片的工作稳定性。
{Subject}: 1.一种集成电路封装体的制备方法,其特征在于：所述集成电路封装体的制备方法包括以下步骤：提供一半导体晶圆,所述半导体晶圆包括硅衬底,将所述半导体晶圆置于一载板上,所述半导体晶圆的有源面朝向所述载板；接着对所述半导体晶圆的背面进行氧离子注入工艺,以在所述半导体晶圆的硅衬底内部形成含氧硅层,所述含氧硅层靠近所述半导体晶圆的背面；接着对所述半导体晶圆进行高温退火处理,以使得所述含氧硅层转变为氧化硅层；接着在所述半导体晶圆的背面沉积含有掺杂剂的绝缘层,所述掺杂剂的掺杂类型与所述硅衬底的背面所在的区域的掺杂类型相反,利用该掺杂剂对所述硅衬底的背面进行掺杂处理,使得所述硅衬底的背面变为高方阻区,该高方阻区位于所述氧化硅层上方；接着在所述半导体晶圆的背面沉积金属材料,以形成键合金属层；接着对所述半导体晶圆进行切割处理,形成多个半导体芯片；将两个半导体芯片通过键合金属层键合在一起,形成堆叠模块；提供一封装基板,将所述堆叠模块设置在所述封装基板上,接着在所述封装基板上形成模塑层,接着在所述模塑层上形成重新分布层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体芯片的封装工艺优化方法
{Author}: 郑剑华;苏建国;张元元;孙彬;朱建
{Author Address}: 226000 江苏省南通市通州区兴东镇孙李桥村西八组
{Subsidiary Author}: 南通华隆微电子股份有限公司
{Date}: 2024-07-23
{Notes}: CN118380349A
{Abstract}: 本发明公开了一种半导体芯片的封装工艺优化方法,涉及半导体封装技术领域。所述方法包括：将待键合芯片固定于封装基板预设位置,采集芯片图像信息；对芯片图像信息进行语义分割,生成焊盘分布坐标和焊盘类型；根据焊盘类型和键合线材料,匹配基准焊点模型；配置焊点质量评价因子；根据基准焊点模型,结合焊点缺陷因子、焊点完整度因子、键合线形变向量因子对键合控制参数进行寻优,生成键合控制参数优化结果；根据键合控制参数优化结果进行待键合芯片的封装键合控制。解决了传统半导体芯片的封装工艺在键合控制方面自动化程度较低且通用性较弱的技术问题,达到了提高封装自动化程度和通用性的技术效果。
{Subject}: 1.一种半导体芯片的封装工艺优化方法,其特征在于,所述方法包括：将待键合芯片固定于封装基板预设位置,采集芯片图像信息；对所述芯片图像信息进行语义分割,生成焊盘分布坐标和焊盘类型；根据所述焊盘类型和键合线材料,匹配基准焊点模型；配置焊点质量评价因子,其中,所述焊点质量评价因子包括焊点缺陷因子、焊点完整度因子、键合线形变向量因子；根据所述基准焊点模型,结合所述焊点缺陷因子、所述焊点完整度因子、所述键合线形变向量因子对键合控制参数进行寻优,生成键合控制参数优化结果；根据所述键合控制参数优化结果进行所述待键合芯片的封装键合控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路版图设计迁移方法、系统、设备及程序产品
{Author}: 伍逸成;沈星星;王然然;马月;张盛
{Author Address}: 510000 广东省广州市黄埔区香雪八路98号F栋402房
{Subsidiary Author}: 晶铁半导体技术(广东)有限公司
{Date}: 2024-07-19
{Notes}: CN118364755A
{Abstract}: 本发明属于集成电路设计技术领域,具体公开了一种集成电路版图设计迁移方法、系统、设备及程序产品,通过编辑配置参数调用文件来提取两种设计工艺对应的器件实例配置参数,然后读取集成电路版图数据库,遍历查找集成电路版图数据库中与第一器件实例列表匹配的原器件实例,并用对应的第二器件实例列表进行替换,再遍历查找数据库中与第一器件配置列表匹配的配置参数,并用对应的第二器件配置参数进行配置替换,最后基于新工艺的工艺设计套件刷新器件实例替换及配置替换后的版图数据库,得到迁移后的集成电路版图数据库。本发明不需要重新绘制版图,即可有效实现集成电路版图设计迁移,并且能保持迁移器件属性,方便工艺设计迁移后的修改和维护。
{Subject}: 1.一种集成电路版图设计迁移方法,其特征在于,包括：获取用户的配置编辑指令,并响应于用户的配置编辑指令编辑配置参数调用文件,所述配置参数调用文件包含第一设计工艺对应的参数化单元参数以及第二设计工艺对应的参数化单元参数,第一设计工艺对应的参数化单元参数包括若干第一器件实例和对应的若干第一器件配置参数,第二设计工艺对应的参数化单元参数包括若干第二器件实例和对应的若干第二器件配置参数；读取配置参数调用文件中第一设计工艺对应的参数化单元参数以及第二设计工艺对应的参数化单元参数,并构建第一空白表和第二空白表,将第一设计工艺对应的参数化单元参数录入第一空白表中,得到第一参数表,将第二设计工艺对应的参数化单元参数分别录入第二空白表中,得到第二参数表；从第一参数表中提取各第一器件实例组成第一器件实例列表,从第一参数表中提取各第一器件配置参数组成第一器件配置列表,从第二参数表中提取各第二器件实例组成第二器件实例列表,从第二参数表中提取各第二器件配置参数组成第二器件配置列表,且第一器件实例列表中的各第一器件实例分别关联第二器件实例列表中对应的第二器件实例,第一器件配置列表中的各第一器件配置参数分别关联第二器件配置列表中对应的第二器件配置参数；读取第一设计工艺对应的集成电路版图数据库,所述集成电路版图数据库中包含第一设计工艺对应的若干原器件实例和若干原器件配置参数；遍历查找集成电路版图数据库中与第一器件实例列表中对应第一器件实例匹配的各原器件实例,并用匹配到的第一器件实例列表中的第一器件实例所关联的第二器件实例列表中第二器件实例替换集成电路版图数据库中对应的原器件实例,得到实例替换集成电路版图数据库；遍历查找实例替换集成电路版图数据库中与第一器件配置列表中对应第一器件配置参数匹配的各原器件配置参数,并用匹配到的第一器件配置列表中的第一器件配置参数所关联的第二器件配置列表中第二器件配置参数替换实例替换集成电路版图数据库中对应的原器件配置参数,得到配置替换集成电路版图数据库；基于第二设计工艺对应的第二工艺设计套件刷新配置替换集成电路版图数据库,得到迁移后的集成电路版图数据库。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路测试模式下的时钟诊断修复方法、装置和设备
{Author}: 胡春媚;王法振;唐茜茜;梁斌;柴思佳;张震;吴振宇;陈小文;罗登;陈建军
{Author Address}: 410073 湖南省长沙市开福区德雅路109号
{Subsidiary Author}: 中国人民解放军国防科技大学
{Date}: 2024-07-19
{Notes}: CN118364781A
{Abstract}: 本申请涉及集成电路测试模式下的时钟诊断修复方法、装置和设备,通过对集成电路芯片在扫描设计后的网表进行测试时钟树的提取分析,找到两个输入端来源于测试时钟的所有最后一级时钟选择器后,从中找出来源于组合逻辑的功能选择使能信号的修复选择端,最后分别为各待修复选择端添加一个或门,以避免集成电路芯片在测试模式下时钟切换后时钟输出不确定的问题。与传统技术相比,通过在时钟多级多路选择器的级联部分增加少量硬件电路,有效消除了集成电路芯片在测试模式下时钟切换后时钟输出的两种不确定性,保证芯片在扫描测试模式下的正常运行,提高了集成电路芯片的仿真验证通过率。
{Subject}: 1.一种集成电路测试模式下的时钟诊断修复方法,其特征在于,包括步骤：对集成电路芯片在扫描设计后的网表进行测试时钟树的提取分析,确定时钟多级多路选择器的级联部分；在所述级联部分中确定两个输入端来源于测试时钟的所有最后一级时钟选择器；从各所述最后一级时钟选择器的选择端中确定待修复选择端；所述待修复选择端为来源于组合逻辑的功能选择使能信号的选择端；分别为各所述待修复选择端添加一个或门；所述或门的第一输入端用于接入所述功能选择使能信号,所述或门的第二输入端用于接入测试使能信号,所述或门的输出端连接所述待修复选择端；对所述集成电路芯片重新执行集成电路可测试性设计网表的输出,得到所述集成电路芯片在测试模式下经过时钟诊断修复后的集成电路可测试性设计网表。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种芯片智能入盒封装设备及其封装工艺
{Author}: 韦胜;胡宇;唐振宁
{Author Address}: 314000 浙江省嘉兴市嘉善县大云镇花乡大道28号6幢一楼101室
{Subsidiary Author}: 铼芯半导体科技(浙江)有限公司
{Date}: 2024-07-16
{Notes}: CN118343343A
{Abstract}: 本发明涉及封装技术领域,具体涉及一种芯片智能入盒封装设备及其封装工艺；本发明提供了一种芯片智能入盒封装设备,工作台上设置有一输送带,输送带适于驱动工件水平移动；上料夹爪,上料夹爪固定在工作台上,上料夹爪适于将输送带上的工件搬运至料带上；装载台,装载台固定在工作台上,料带适于在装载台上水平移动；收卷盘,收卷盘转动设置在装载台的下料端,收卷盘适于收卷料带；覆膜盘,覆膜盘转动设置在装载台上方,保护膜卷固定在覆膜盘上；张紧组件,张紧组件固定在装载台上,张紧组件适于与保护膜抵接；其中,保护膜晶张紧组件后,张紧组件适于将保护膜两侧的翼条与中部的膜本体分离；张紧组件适于折弯翼条,使其高度凸出膜本体。
{Subject}: 1.一种芯片智能入盒封装设备,其特征在于,包括：工作台(1),所述工作台(1)上设置有一输送带(10),所述输送带(10)适于驱动工件水平移动；上料夹爪(2),所述上料夹爪(2)固定在工作台(1)上,所述上料夹爪(2)适于将输送带(10)上的工件搬运至料带(7)上；装载台(3),所述装载台(3)固定在所述工作台(1)上,料带(7)适于在装载台(3)上水平移动；收卷盘(4),所述收卷盘(4)转动设置在所述装载台(3)的下料端,所述收卷盘(4)适于收卷料带(7)；覆膜盘(5),所述覆膜盘(5)转动设置在装载台(3)上方,保护膜(8)卷固定在覆膜盘(5)上；张紧组件(6),所述张紧组件(6)固定在装载台(3)上,所述张紧组件(6)适于与保护膜(8)抵接；其中,保护膜(8)晶张紧组件(6)后,所述张紧组件(6)适于将保护膜(8)两侧的翼条(82)与中部的膜本体(81)分离；张紧组件(6)适于折弯翼条(82),使其高度凸出膜本体(81)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体集成电路测试系统
{Author}: 曲虹亮
{Author Address}: 518000 广东省深圳市宝安区石岩街道塘头社区宏发科技工业园G栋四楼、H2栋三楼
{Subsidiary Author}: 深圳市晶凯电子技术有限公司
{Date}: 2024-07-12
{Notes}: CN118330447A
{Abstract}: 本发明涉及半导体技术领域,具体涉及一种半导体集成电路测试系统,包括EMI和RFI滤波补偿模块：使用主动噪声控制ANC或适应性噪声消除ANE的适应性滤波技术,对实际接收包含EMI和RFI信号的测试数据进行滤波处理以减少干扰后,输出滤波后的测试数据并传输至神经网络预测校准模块中；本发明通过设置EMI和RFI滤波补偿模块、环境参数调控模块和待测位置检测误差补正模块,综合的避免测试过程中的电磁干扰或射频干扰的影响、测试环境的不稳定影响和测试位置误差影响的问题,实现了有效滤波能够降低干扰的测量结果,提高测量数据的准确性,实现了实时调控温度、湿度的环境参数的功能,确保了测试环境的稳定性。
{Subject}: 1.一种半导体集成电路测试系统,其特征在于,包括EMI和RFI滤波补偿模块：使用主动噪声控制ANC或适应性噪声消除ANE的适应性滤波技术,对实际接收包含EMI和RFI信号的测试数据进行滤波处理以减少干扰后,输出滤波后的测试数据并传输至神经网络预测校准模块中；环境参数调控模块：从智能传感器接收温度、湿度的环境参数数据,并根据环境参数数据,使用PID控制算法来调整温度和湿度,以调节测试环境,得到恒定环境状态数据,并将恒定环境状态数据传输到神经网络预测校准模块中；待测位置检测误差补正模块：从智能传感器采集测试点受到振动影响的动态机械位置数据点信号,使用梯度下降优化算法,校正测试位置的误差,以获取补正后的精确测试位置信号,并将精确测试位置信号传输到神经网络预测校准模块中；测试参数采集处理模块：接收EMI和RFI滤波补偿模块进行滤波处理后的测试数据,环境参数调控模块进行环境参数调控后的恒定环境状态数据,以及待测位置检测误差补正模块进行位置误差补正后的精确测试位置信号,并使用特征提取和数据标准化算法进行预处理,获得预处理后的测试参数信号,再传输至神经网络预测校准模块中；神经网络预测校准模块：接收测试参数采集处理模块进行处理后的测试参数信号,使用循环神经网络RNN模型对测试参数信号进行预测和校准,获得故障隐患信号,并将故障隐患信号传输至分析诊断故障响应模块中；分析诊断故障响应模块：接收神经网络预测校准模块中预测后的故障隐患信号,建立机器学习诊断模型,根据故障隐患信号进行分析和诊断,并生成诊断报告和相应的响应措施,反馈给操作员进行预警响应。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种低温漂的电流产生电路和集成电路
{Author}: 罗寅;谭在超;丁国华
{Author Address}: 215600 江苏省苏州市张家港市杨舍镇沙洲湖科创园B2幢01室
{Subsidiary Author}: 苏州锴威特半导体股份有限公司
{Date}: 2024-07-12
{Notes}: CN118331382A
{Abstract}: 本发明涉及电流产生技术领域,公开了一种低温漂的电流产生电路和集成电路,电流产生电路包括带隙基准单元、第一电流复制单元、第二电流复制单元、电阻分压单元、带隙三极管、第一电阻、电压跟随单元和第二电阻；在使用时,本发明的电流产生电路在带隙基准单元输出基准电压VBG的基础上,通过带隙三极管、电阻分压单元和第一电阻,可以产生一个负温度系数且系数可调、电压值可调的参考电压,该参考电压经过电压跟随单元输入到第二电阻上产生电流,因此对于本发明其可以通过带隙三极管、电阻分压单元和第一电阻可以适配多种负温度系数的电阻来产生低温漂的基准电流,使电流产生电路产生的低温漂电流并不再依赖于低温漂的电阻。
{Subject}: 1.一种低温漂的电流产生电路,其特征在于,包括带隙基准单元、第一电流复制单元、第二电流复制单元、电阻分压单元、带隙三极管、第一电阻、电压跟随单元和第二电阻；所述带隙基准单元用于输出基准电压VBG,所述基准电压VBG由带隙电流IBG流过带隙电阻产生；所述第一电流复制单元和第二电流复制单元分别用于复制所述带隙电流IBG,并分别产生第一复制电流和第二复制电流；所述第一电流复制单元的电流输出端分别与带隙三极管的发射极和电阻分压单元的输入端电连接,所述带隙三极管的基极、集电极和电阻分压单元的输出端均接地；所述第二电流复制单元的电流输出端分别与第一电阻一端和电压跟随单元的输入端电连接,第一电阻另一端与所述电阻分压单元的一个分压节点电连接,所述电压跟随单元的输出端与所述第二电阻一端电连接,第二电阻另一端接地。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种在ECO中使用Scan DEF文件的方法
{Author}: 叶煜;袁峰;魏星;刁屹;杨晓庆;丁琳
{Author Address}: 518000 广东省深圳市福田区福保街道福保社区市花路南侧长富金茂大厦1号楼2102D
{Subsidiary Author}: 奇捷科技(深圳)有限公司
{Date}: 2024-07-12
{Notes}: CN118332979A
{Abstract}: 本发明涉及一种在ECO中使用Scan DEF文件的方法,特别适用于扫描链的ECO阶段。该方法首先通过提取Scan DEF文件中的扫描链信息,包括扫描链数量和寄存器信息。接着,基于扫描链上的Bus端口出现频率确定压缩器位置。然后,通过分析每条扫描链的PARTITION属性,判断寄存器所属的时钟域。在时钟域判断过程中,若相邻寄存器时钟信号端PARTITION属性不同,则需在它们之间插入锁存器。本发明的方法提高了压缩器和时钟域识别的准确性,优化了扫描链布局,降低了ECO时间,并增强了设计的可维护性和能效比。
{Subject}: 1.一种在ECO中使用Scan DEF文件的方法,用于扫描链ECO阶段,其特征在于,所述该方法包括以下步骤：步骤S1,从Scan DEF文件中提取扫描链信息,所述扫描链信息至少包括扫描链的数目和每条扫描链上包含的寄存器；步骤S2,基于扫描链上出现次数最多的Bus端口确定压缩器；基于扫描链以及门级网表的连接关系,从一条扫描链的寄存器终止端,往电路中信号流向的后方进行查询,跳过途中经过的组件和普通子模块,直到遇到第一个输入端为Bus端口的特殊子模块,则将所述Bus端口标记为候选目标；对所有的扫描链重复步骤S2的操作,得到候选目标的集合,将所述候选目标的集合中出现次数最多的候选目标标记为压缩器；步骤S3,利用Scan DEF文件中每条扫描链的PARTITION属性进行时钟域判断；判断前后两个寄存器的时钟信号端的PARTITION属性是否相同,若是,则确定所述前后两个寄存器属于同一时钟域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路组件
{Author}: 汤海滨;汤和平;汤丽婉;汤丽勤;汤远照;张水基;汤进生;汤炀
{Author Address}: 361000 福建省厦门市翔安区鸿翔西路1888号2#大楼二层B47室
{Subsidiary Author}: 厦门科一半导体科技有限公司
{Date}: 2024-07-12
{Notes}: CN118335702A
{Abstract}: 本发明公开一种集成电路组件,其包括表面设有衬底焊盘的第一衬底、设于第一衬底之上的半导体衬底、连接第一衬底的衬底焊盘和半导体衬底的底面的连接件、以及设于半导体衬底上的芯片,所述半导体衬底包括设于芯片下部的绝缘层以及位于绝缘层下部的支撑衬底；所述支撑衬底包括若干个蜂巢结构,相邻的蜂巢结构之间具有锥形间隙,以形成锥形穿孔。通过上述方案,使支撑衬底包括若干个蜂巢结构,且在相邻两个蜂巢结构之间设置锥形间隙,并且锥形间隙内填充有散热材料,同时限定了锥形间隙的孔径,一方面不仅保证了原有的超薄工艺,而且还因锥形间隙的设置大大增加了支撑衬底的韧性和牢固性,进一步提高了生产率。
{Subject}: 1.一种集成电路组件,包括表面设有衬底焊盘的第一衬底、设于第一衬底之上的半导体衬底、连接第一衬底的衬底焊盘和半导体衬底的底面的连接件、以及设于半导体衬底上的芯片,所述半导体衬底包括设于芯片下部的绝缘层以及位于绝缘层下部的支撑衬底；其特征在于：所述支撑衬底包括若干个蜂巢结构,相邻的蜂巢结构之间具有锥形间隙,以形成锥形穿孔；所述蜂巢结构具体是由支撑衬底上设置若干个阵列排列的贯穿通孔,各贯穿通孔交错分布且相互贯通而形成；所述锥形穿孔的上孔径大于贯穿通孔孔径的两倍,所述锥形穿孔的下孔径大于贯穿通孔的最大孔径。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高压集成电路的互锁功能测试电路及方法
{Author}: 冯宇翔;谢荣才;李斌;单联瑜;谭均必;潘开林;文健;李强;盛爽;华庆;牛冰;谢颖熙
{Author Address}: 528000 广东省佛山市南海区丹灶镇仙湖度假区养生路10号之二
{Subsidiary Author}: 广东汇智精密制造有限公司
{Date}: 2024-07-12
{Notes}: CN118191566B
{Abstract}: 本发明涉及高压集成电路技术领域,提供了一种高压集成电路的互锁功能测试电路及方法,其测试电路包括直流电源、电容、第一示波器、第一信号发生器、第二示波器、第二信号发生器、第三示波器、第四示波器。本发明中高压集成电路的互锁功能测试电路可以对高压集成电路的互锁功能进行测试,以避免其互锁功能不合格的产品流入市场。
{Subject}: 1.一种高压集成电路的互锁功能测试方法,所述方法基于高压集成电路的互锁功能测试电路实现,其特征在于,所述高压集成电路的互锁功能测试电路包括：直流电源,所述直流电源的第一端连接至所述高压集成电路的工作电压端口,所述直流电源的第二端连接至所述高压集成电路的接地端口；电容,所述电容的第一端连接至所述工作电压端口,所述电容的第二端连接至所述接地端口；第一示波器,所述第一示波器的第一端连接至所述高压集成电路的高侧输入端口,所述第一示波器的第二端连接至所述接地端口；第一信号发生器,所述第一信号发生器的第一端连接至所述高侧输入端口,所述第一信号发生器的第二端连接至所述接地端口；第二示波器,所述第二示波器的第一端连接至所述高压集成电路的低侧输入端口,所述第二示波器的第二端连接至所述接地端口；第二信号发生器,所述第二信号发生器的第一端连接至所述低侧输入端口,所述第二信号发生器的第二端连接至所述接地端口；第三示波器,所述第三示波器的第一端连接至所述高压集成电路的高侧输出端口,所述第三示波器的第二端连接至所述接地端口；第四示波器,所述第四示波器的第一端连接至所述高压集成电路的低侧输出端口,所述第四示波器的第二端连接至所述接地端口；所述高压集成电路的互锁功能测试方法包括以下步骤：分别获取高压集成电路在不同的多个第一温度条件下的上桥驱动信号的第一上升延迟时间和第一下降延迟时间以及下桥驱动信号的第二上升延迟时间和第二下降延迟时间；根据多个所述第一温度条件下的所述第一上升延迟时间、第一下降延迟时间、第二上升延迟时间以及第二下降延迟时间,判断所述高压集成电路的上桥传输和下桥传输是否一致；分别获取所述高压集成电路在不同的多个第二温度条件下上桥驱动和下桥驱动输入的不同的多个第一相位差和其对应输出的多个第二相位差；多个所述第一相位差符合预设相位差；所述第一相位差表示上桥驱动信号和下桥驱动信号之间的相位差；判断多个所述第二温度条件下的多个所述第二相位差是否符合所述预设相位差；若多个所述第一温度条件下的所述高压集成电路的上桥传输和下桥传输一致,且多个所述第二温度条件下的多个所述第二相位差符合所述预设相位差,则判定所述高压集成电路的互锁功能合格。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片加工用夹具
{Author}: 宋志华
{Author Address}: 518000 广东省深圳市宝安区福永街道白石厦社区凤凰花苑2栋411
{Subsidiary Author}: 深圳市谦诚半导体技术有限公司
{Date}: 2024-07-12
{Notes}: CN118321681A
{Abstract}: 本发明公开了一种集成电路芯片加工用夹具,涉及芯片技术领域,包括机架,机架上设置有支架,支架上设置有检修门,支架上设置有活动架,活动架上设置有安装架,支架上设置有调节装置,安装架上设置有夹持装置,机架上设置有位移装置。本发明通过开启液压缸使滚珠滑块移动,滚珠滑块移动带动滚珠丝杆转动,滚珠丝杆转动带动第一锥齿轮转动,第一锥齿轮转动带动第二锥齿轮转动,第二锥齿轮转动带动螺纹杆转动,螺纹杆转动带动支撑架移动,支撑架移动带动活动架移动,进行升降调节便于调节焊接高度,同时开启驱动机使转杆转动,转杆转动带动安装架调节焊接角度,达到一定的焊接灵活性降低焊接难度。
{Subject}: 1.一种集成电路芯片加工用夹具,包括机架(1),其特征在于：所述机架(1)上设置有支架(2),所述支架(2)上设置有检修门(3),所述支架(2)上设置有活动架(4),所述活动架(4)上设置有安装架(5),所述支架(2)上设置有调节装置(6),所述安装架(5)上设置有夹持装置(7),所述机架(1)上设置有位移装置(8)；所述调节装置(6)包括：液压缸(61),所述液压缸(61)固定连接在支架(2)的底部内壁,所述液压缸(61)的输出端固定连接有滚珠滑块(62),所述滚珠滑块(62)的一侧内壁螺纹连接有滚珠丝杆(63),所述滚珠丝杆(63)上固定套设有第一锥齿轮(64),所述第一锥齿轮(64)上啮合连接有第二锥齿轮(65)；所述第二锥齿轮(65)的内圈固定连接有螺纹杆(66),所述螺纹杆(66)上螺纹连接有支撑架(68),所述支撑架(68)的顶部外壁固定连接在活动架(4)的底部外壁,所述活动架(4)的一侧内壁固定连接有驱动机(69)所述驱动机(69)的输出端通过联轴器固定连接有转杆(610),所述转杆(610)上固定连接在安装架(5)的一侧内壁。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 时钟路径分析方法、装置、电子设备、存储介质及计算机程序产品
{Author}: 徐浩丰
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2024-07-12
{Notes}: CN118332988A
{Abstract}: 本申请提供一种时钟路径分析方法、装置、电子设备、存储介质及计算机程序产品,涉及集成电路技术领域。所述方法包括：根据目标集成电路的时钟信息,确定目标集成电路的各个实际时钟源及其提供的至少一个时钟信号；创建索引表,索引表初始包括与各个实际时钟源一一对应的数据记录及每条数据记录的索引值,每个实际时钟源对应的数据记录内部包括：该实际时钟源的标识及其提供的至少一个时钟信号的标识和时钟极性；根据索引表对目标集成电路进行时钟路径分析,得到分析结果,分析结果包括：目标集成电路中用于传输时钟信号的各条线网所对应的数据记录的索引值和信号翻转信息。根据本申请,能够在进行时钟路径分析时避免重复分析、减少数据存储量。
{Subject}: 1.一种时钟路径分析方法,其特征在于,包括：根据目标集成电路的时钟信息,确定所述目标集成电路的各个实际时钟源及其提供的至少一个时钟信号；创建索引表,其中,所述索引表初始包括与所述各个实际时钟源一一对应的数据记录及每条数据记录的索引值,每个实际时钟源对应的数据记录内部包括：该实际时钟源的标识及其提供的至少一个时钟信号的标识和时钟极性；根据所述索引表对所述目标集成电路进行时钟路径分析,得到分析结果,其中,所述分析结果包括：所述目标集成电路中用于传输时钟信号的各条线网所对应的索引值和信号翻转信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电容隔离器及其制备方法
{Author}: 陈燕宁;刘芳;吴波;夏雨俨;陶然;吴永玉;赵扬;邓永峰;章明瑞
{Author Address}: 100192 北京市海淀区西小口路66号中关村东升科技园A区3号楼
{Subsidiary Author}: 北京智芯微电子科技有限公司;浙江大学
{Date}: 2024-07-09
{Notes}: CN118315291A
{Abstract}: 本发明提供一种电容隔离器及其制备方法,属于半导体制造技术领域。该电容隔离器制备方法包括：分别制备隔离电容芯片、发射机芯片和接收机芯片,发射机芯片和/或接收机芯片设置有硅通孔；将发射机芯片和接收机芯片分别与隔离电容芯片进行键合,得到电容隔离器。使电容器的耐压性能不再受制于集成电路后端金属互联层的厚度,提高了电容器耐压,可以避免在金属间绝缘层的沉积过程中对硅衬底产生较大的机械应力,降低了衬底弯曲或碎裂和器件失效的风险,从而提高了器件的可靠性。通过将传统的二维集成电路转变为三维集成电路,提高芯片面积率用率,提供了更优的电路连接,降低应力引发器件失效的风险,提高器件可靠性。
{Subject}: 1.一种电容隔离器制备方法,其特征在于,包括：分别制备隔离电容芯片、发射机芯片和接收机芯片,所述发射机芯片和/或所述接收机芯片设置有硅通孔；在所述发射机芯片或所述接收机芯片设置有硅通孔的情况下,将所述发射机芯片和所述接收机芯片中具有硅通孔的一者通过硅通孔与所述隔离电容芯片进行键合,将另一者通过其顶层的金属层与所述隔离电容芯片进行键合,得到电容隔离器；在所述发射机芯片和所述接收机芯片均设置有硅通孔的情况下,将所述发射机芯片和所述接收机芯片分别通过硅通孔与所述隔离电容芯片进行键合,得到电容隔离器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于人工智能的芯片检测方法及系统
{Author}: 赵达;郝聪;吴阁明;陈硕;任学通
{Author Address}: 110000 辽宁省沈阳市浑南区上深沟村858-20号,沈阳国际软件园B20号905室
{Subsidiary Author}: 沈阳卓志创芯科技有限公司
{Date}: 2024-07-05
{Notes}: CN118294786A
{Abstract}: 本申请涉及芯片检测技术领域,具体涉及基于人工智能的芯片检测方法及系统,该方法包括：获取局部电流变化序列和局部电压变化序列；计算每个电流数据的电流规律性递变指数；计算各电流规律性递变指数的融合电流调节指数；计算各采样时刻的电变量规律性突变指数；获取每个检测点的电变量突变序列；计算各采样时刻的突变异常增益系数；计算各采样时刻的电变量突变异常指数；获取异常检测集合,完成对集成电路芯片的故障检测。本申请提高了对集成电路芯片故障检测的效率和准确性,本申请的芯片检测系统可实现全自动全气候的芯片检测,降低成本,提高检测效率,缩短检测周期。
{Subject}: 1.基于人工智能的芯片检测方法,其特征在于,该方法包括以下步骤：获取集成电路芯片上各预设检测点的测量电流数据以及测量电压数据；获取每个电流数据的局部电流变化序列和每个电压数据的局部电压变化序列；根据每个电流数据的局部电流变化序列内各电流数据的分布状况构建每个电流数据的电流规律性递变指数,按照所述电流规律性递变指数的构建方法确定每个电压数据的电压规律性递变指数；根据每个电流数据的电流规律性递变指数的分布概况构建各电流规律性递变指数的融合电流调节指数,按照所述融合电流调节指数的构建方法确定各电压规律性递变指数的融合电压调节指数；根据所述电流规律性递变指数、融合电流度量调节指数和所述电压规律性递变指数、融合电压度量调节指数构建各采样时刻的电变量规律性突变指数；结合突变点算法获取每个检测点各采样时刻的电变量规律性突变指数的突变点,每个检测点的所有突变点组成的每个检测点的电变量突变序列；根据每个检测点的电变量突变序列内各数据的分布情况和各采样时刻的电变量规律性突变指数构建各采样时刻的突变异常增益系数；根据各采样时刻的突变异常增益系数和电变量规律性突变指数构建各采样时刻的电变量突变异常指数；根据电变量突变异常指数按照预设阈值获取异常检测集合,采用异常检测算法完成对集成电路芯片的故障检测；所述每个电流数据的电流规律性递变指数的构建过程为：统计局部电流变化序列内各电流数据在序列中出现的概率；计算每个电流数据的局部电流变化序列内所有数据的信息熵,记为局部电流信息熵；计算每个电流数据的局部电流变化序列内相邻电流数据的概率差值取绝对值,记为概率差值绝对值；计算局部电流序列内电流数据的均值,记为电流数据均值；计算每个电流数据的局部电流变化序列内各电流数据与电流数据均值的差值取绝对值,记为信息差值绝对值；所述局部电流信息熵、概率差值绝对值和信息差值绝对值均与每个电流数据的电流规律性递变指数为逆协同关系；所述融合电流调节指数的构建过程为：每个检测点的所有电流数据的电流规律性递变指数组成每个检测点的电流规律性变化序列；在每个检测点的电流变化序列内,将与各电流规律性递变指数之间欧式距离最近的预设数量个电流规律性递变指数组成的集合作为各电流规律性递变指数的融合电流度量集合；计算融合电流度量集合内各电流规律性递变指数到其余电流规律性递变指数的距离的均值,记为融合电流调节均值；各电流规律性递变指数的融合电流调节指数与所述融合电流调节均值为正向关系；所述电变量规律性突变指数的构建过程为：将各电流规律性递变指数的融合电流调节指数的归一化函数值,记为电流归一函数值；将各电压规律性递变指数的融合电压调节指数的归一化函数值,记为电压归一函数值；所述各电流规律性递变指数和各电压规律性递变指数均与电变量规律性突变指数为并行增长关系；所述电流归一函数值和所述电压归一函数值也均与电变量规律性突变指数为并行增长关系。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 总线的绕线方法、设备、数模混合芯片及集成电路
{Author}: 黄现;周世燃;公永生
{Author Address}: 201203 上海市浦东新区中国(上海)自由贸易试验区海科路929弄1号
{Subsidiary Author}: 上海韬润半导体有限公司
{Date}: 2024-07-05
{Notes}: CN118297029A
{Abstract}: 本申请涉及集成电路技术领域,涉及一种总线的绕线方法、设备、数模混合芯片及集成电路。该方法,包括：将多条信号线均匀分配在EDA工具上的多条绕线路径,并对各条信号线依次进行编码；将多条信号线按照预设的划分方式,在垂直于多条绕线路径的方向上划分为多个区段；固定其中一个区段所对应的各条信号线的编码顺序,调整其他区段中的各条信号线的顺序；各个区段中编码相同的信号线依次连接,以完成多条信号线之间的绕线操作；将各条实际信号线按照对应的信号线的绕线方式完成绕线。该方法通过对多条信号线进行分段,并调整各个区段的相互顺序,减少了信号线之间的干扰及信号线上的传播延时,优化了集成电路的性能。
{Subject}: 1.一种总线的绕线方法,其特征在于,通过EDA工具完成集成电路中的所述总线的绕线,包括：将多条信号线均匀分配在所述EDA工具上的多条绕线路径,所述多条绕线路径平行排布,并对各条信号线依次进行编码,其中,所述多条信号线为所述总线中的多条实际信号线在所述EDA工具上的映射,且各条实际信号线的编码分别与对应的各条信号线的编码相同；将所述多条信号线按照预设的划分方式,在垂直于所述多条绕线路径的方向上划分为多个区段；固定其中一个区段所对应的各条信号线的编码顺序,并通过预设的排序方式调整其他区段中的各条信号线的顺序,所述预设的排序方式用于使相邻区段之间的各条信号线的排序不同；通过所述EDA工具将各个区段中编码相同的信号线依次连接,以完成所述多条信号线之间的绕线操作；将各条实际信号线按照对应的编码相同的各条信号线的绕线方式完成绕线。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种2.5D封装测试集成电路、测试方法及封装方法
{Author}: 王新军;马晓波
{Author Address}: 412000 湖南省株洲市石峰区云霞大道686号
{Subsidiary Author}: 湖南越摩先进半导体有限公司
{Date}: 2024-07-05
{Notes}: CN118299368A
{Abstract}: 本发明提出一种2.5D封装测试集成电路、测试方法及封装方法。利用本发明提出的技术方案,可以对中介层上和芯片起到连接作用的关键信号点是否通路进行有效检测,并且在检测完毕判断合格后可以直接进行后续的封装,并不影响芯片封装后各个信号引脚的原有功能和电路结构,在保证检测效率和准确度的同时还可以提高最终封装的良率以及效率。
{Subject}: 1.一种2.5D封装测试集成电路,包括中介层(1),所述中介层(1)上下表面蚀刻电路,还包括用于电连接上下表面信号点的过孔(13),其特征在于,中介层(1)划分为待测信号区(11)和测试区(12),其中待测信号区(11)中具有信号点A-n,信号点A-n通过中介层(1)表面蚀刻电路分别映射连接至测试区(12)的信号映射点B-n,信号点A-n被中介层(1)的过孔(13)映射至中介层(1)下表面的探针点C-n,所述的探针点C-n通过中介层(1)下表面蚀刻电路并通过过孔(13)映射至中介层(1)上表面的探针映射点D-n,其中n为大于1的自然数；在测试区(12)上表面连接有测试芯片(2),测试芯片(2)下表面具有和中介层(1)的过孔(13)耦合连接的导电部(21),导电部(21)和测试芯片(2)上表面之间通过硅通孔(22)连接；导电部(21)和信号映射点B-n或者探针映射点D-n耦合连接,当在测试芯片(2)上表面将信号映射点B-n进行短接或者将探针映射点D-n和信号映射点B-(n+1)短接时,在探针点C-n、信号点A-n、信号映射点B-n之间形成测试回路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板、显示装置及显示控制方法
{Author}: 许传志;陈方;胡思明;吴勇;朱修剑
{Author Address}: 215300 江苏省苏州市昆山市开发区龙腾路1号4幢
{Subsidiary Author}: 昆山国显光电有限公司
{Date}: 2024-07-02
{Notes}: CN118280256A
{Abstract}: 本申请涉及一种显示面板、显示装置及显示控制方法。显示面板包括第一显示区和第二显示区,还包括源极驱动电路；至少一条第一数据线,第一数据线用于向第一显示区中的像素驱动电路提供数据信号；至少一条第二数据线,第二数据线用于向第二显示区中的像素驱动电路提供数据信号；至少一个开关单元组,所述开关单元组和所述数据输出端对应设置；其中,所述开关单元组包括第一开关单元和第二开关单元,所述第一开关单元连接于与其对应的所述数据输出端和所述第一数据线之间,所述第二开关单元连接于与其对应的所述数据输出端和所述第二数据线之间。本方案能够实现将两个屏幕共用一个驱动IC。
{Subject}: 1.一种显示面板,其特征在于,显示面板包括第一显示区和第二显示区,所述显示面板还包括：源极驱动电路,所述源极驱动电路包括多个数据输出端,所述数据输出端用于输出数据信号；至少一条第一数据线,所述第一数据线用于向所述第一显示区中的像素驱动电路提供数据信号；至少一条第二数据线,所述第二数据线用于向所述第二显示区中的像素驱动电路提供数据信号；至少一个开关单元组,所述开关单元组和所述数据输出端对应设置；其中,所述开关单元组包括第一开关单元和第二开关单元,所述第一开关单元连接于与其对应的所述数据输出端和所述第一数据线之间,所述第二开关单元连接于与其对应的所述数据输出端和所述第二数据线之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种ESD保护器件封装工艺优化方法及系统
{Author}: 陈华;徐一飞;黄樊;宋文龙
{Author Address}: 226000 江苏省南通市启东市汇龙镇牡丹江西路1800号
{Subsidiary Author}: 江苏吉莱微电子股份有限公司
{Date}: 2024-07-02
{Notes}: CN118280986A
{Abstract}: 本申请提供了一种ESD保护器件封装工艺优化方法及系统,涉及数据处理技术领域,该方法包括：获取ESD保护线路,进行封装工艺分析,获取第一初始封装工艺参数,获取剩余封装线路,并进行封装工艺分析,获取与之对应的第二初始封装工艺参数,通过纳什均衡算法模型进行均衡寻优,输出寻优结果,包括第一优化封装工艺参数和第二优化封装工艺参数,按照第一优化封装工艺参数对ESD保护线路进行封装,按照第二优化封装工艺参数对剩余封装线路进行封装。通过本申请可以解决现有技术侧重于单体封装效果,不能兼顾ESD保护线路和其他封装线路工艺优化处理,导致整体电路不能达到最佳的保护效果,提高了ESD保护效果和整体封装效率与性能。
{Subject}: 1.一种ESD保护器件封装工艺优化方法,其特征在于,所述方法包括：获取ESD保护器的ESD保护线路；在被封装设计电路上确定ESD保护线路,对所述ESD保护线路进行封装工艺分析,获取所述ESD保护线路对应的第一初始封装工艺参数；获取所述被封装设计电路上的剩余封装线路,其中,所述剩余封装线路为遍历所述被封装设计电路上除所述ESD保护线路之外的剩余待封装的线路；对所述剩余封装线路进行封装工艺分析,获取所述剩余封装线路对应的第二初始封装工艺参数；将所述第一初始封装工艺参数和所述第二初始封装工艺参数输入纳什均衡算法模型中进行均衡寻优,输出均衡寻优结果,其中,所述均衡寻优结果包括第一优化封装工艺参数和第二优化封装工艺参数；按照所述第一优化封装工艺参数对所述ESD保护线路进行封装,按照所述第二优化封装工艺参数对所述剩余封装线路进行封装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于缆控ROV水下应急电源自动切换的系统
{Author}: 武二永;梅德庆
{Author Address}: 316000 浙江省舟山市定海区千岛街道体育路10号
{Subsidiary Author}: 浙江大学舟山海洋研究中心
{Date}: 2024-07-02
{Notes}: CN118282028A
{Abstract}: 本发明涉及水下缆控ROV机器人应急备份电源切换领域,具体涉及一种用于缆控ROV水下应急电源自动切换的系统。本发明提出一种基于备用电池、自动充电电路、稳压电路和控制电路的技术方案,可以较为稳定可靠的进行备用电源切换,具有自动充电、自动切换、便于阈值调节等优势。从而为ROV本体备用电源设计提供了一种新的方案,提高ROV电源管理可靠性。具体的,本发明可实现当主电源掉电情况下,系统电源自动切换到应急电池电源。特别适合高可靠性ROV中的应用,在主电源失效的情况下,可自动切换到备用电源为应急电路供电。较常规方式,无需对电池进行额外充电管理,也无需进行外部控制,使用较为简单。
{Subject}: 1.一种用于缆控ROV水下应急电源自动切换的系统,其特征在于包括: 电源自动切换电路、电池包、控制电路和稳压电路,所述电源自动切换电路的输入端连接有主电源A1和辅助电源A2,所述电源自动切换电路的输出端连接供电输出AO；其中,所述电源自动切换电路：用于当输入的主电源A1电压大于等于辅助电源A2电压或者主电源A1电压大于等于阈值电压时,所述供电输出AO的输出通路为主电源A1；反之,所述辅助电源A2的电路导通,所述供电输出AO的输出通路为所述辅助电源A2；所述电池包为电能存储和释放单元,所述电池包用于存储电量；当所述主电源A1无效时用于提供功率给稳压电路,稳压电路经过电压变换后,生成辅助电源A2稳定的工作电压；所述控制电路：根据所述主电源A1的输入电压分压后与所述控制电路自身产生的稳压源产生的阈值电压进行比较, 若大于等于阈值电压则输出EN为低电平,则不使能稳压电路,若小于阈值电压则输出EN信号为高电平,则使能稳压电路；所述稳压电路：当使能EN信号为高电平即有效时,根据电池包输出的电池电源,通过升压电路或降压芯片电路稳压至辅助电源A2正常工作电压；当使能EN信号为低电平即无效时,所述升压电路或降压芯片电路不工作,辅助电源A2输出为0V。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 双主设备的总线电路、总线控制方法及装置
{Author}: 齐雪宝
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-06-28
{Notes}: CN118260223A
{Abstract}: 本申请实施例提供了一种双主设备的总线电路、总线控制方法及装置,其中,包括：第一主设备、第一总线缓冲器、第二主设备、第二总线缓冲器、输入输出扩展器、看门狗、非门、总线控制芯片；第一主设备通过集成电路总线连接于第一总线缓冲器,第一总线缓冲器通过集成电路总线连接于总线控制芯片；第二主设备通过集成电路总线连接于第二总线缓冲器,第二主设备还通过集成电路总线连接于输入输出扩展器；输入输出扩展器还连接于第一主设备,输入输出扩展器还连接于看门狗；看门狗还连接于非门,非门还连接于第一总线缓冲器,看门狗还连接于第二总线缓冲器。通过本申请,解决了相关技术双主设备竞争总线控制权的冲突问题。
{Subject}: 1.一种双主设备的总线电路,其特征在于,包括：第一主设备、第一总线缓冲器、第二主设备、第二总线缓冲器、输入输出扩展器、看门狗、非门、总线控制芯片；所述第一主设备通过集成电路总线连接于所述第一总线缓冲器,所述第一总线缓冲器通过集成电路总线连接于所述总线控制芯片；所述第二主设备通过集成电路总线连接于第二总线缓冲器,所述第二主设备还通过集成电路总线连接于输入输出扩展器；所述输入输出扩展器还连接于所述第一主设备,所述输入输出扩展器还连接于所述看门狗；所述看门狗还连接于所述非门,所述非门还连接于所述第一总线缓冲器,所述看门狗还连接于所述第二总线缓冲器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种SOP封装表贴式集成电路引脚整形设备
{Author}: 闫不穷;王钢;阚云辉
{Author Address}: 230088 安徽省合肥市高新区创新产业园二期J1楼C座403室
{Subsidiary Author}: 合肥中航天成电子科技有限公司
{Date}: 2024-06-28
{Notes}: CN118253660A
{Abstract}: 本发明涉及半导体部件处理技术领域,公开了一种SOP封装表贴式集成电路引脚整形设备,包括底板；传送机构；固定机构,所述固定机构能够对集成电路进行左右居中,还能够对引脚连接集成电路的一端端部进行夹持和固定；以及设置传送机构两侧用于对引脚进行矫正的两个整形机构；其中,所述固定机构包括：设置在传送机构上方的居中组件；设置在底板顶面上用于带动居中组件上下移动的升降组件；以及设置在侧推杆内部用于对引脚连接集成电路的一端端部进行固定的夹持组件；通过固定引脚连接集成电路的一端端部,避免引脚与集成电路的焊接连接处发生折弯,解决了集成电路板损坏问题,避免引脚与集成电路焊接连接处松动造成引脚易从集成电路上脱落的问题。
{Subject}: 1.一种SOP封装表贴式集成电路引脚整形设备,包括底板(1),其特征在于：还包括：设置在底板(1)上方用于输送集成电路的传送机构(2)；设置在传送机构(2)上方的固定机构(3),所述固定机构(3)能够对集成电路进行左右居中,还能够对引脚连接集成电路的一端端部进行夹持和固定；以及设置传送机构(2)两侧用于对引脚进行矫正的两个整形机构(4)；其中,所述固定机构(3)包括：设置在传送机构(2)上方的居中组件(31)；设置在底板(1)顶面上用于带动居中组件(31)上下移动的升降组件(32)；以及设置在侧推杆(313)内部用于对引脚连接集成电路的一端端部进行固定的夹持组件(33)；其中,所述居中组件(31)包括：设置在底板(1)上方的升降杆(311),所述升降组件(32)能够带动升降杆(311)上下移动；转动设置在升降杆(311)侧壁的两个转动轴(312)；固接在转动轴(312)侧壁的侧推杆(313)；以及用于带动两个转动轴(312)转动的第一驱动件(314)；其中,所述夹持组件(33)包括：滑动设置在侧推杆(313)内部的两个夹持板(331),所述夹持板(331)用于固定引脚连接集成电路的一端端部,所述夹持板(331)边部开设有开口(332),所述开口(332)能够贴合引脚外壁；以及用于带动夹持板(331)在侧推杆(313)内滑动的第二驱动件(333)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路封装线的检测平台
{Author}: 毛贺;李钟辉;兰凌夕;华鹏飞
{Author Address}: 215000 江苏省苏州市吴中区木渎镇七子路12号(金地威新吴中智造园)4幢6层618室
{Subsidiary Author}: 苏州锐石艾测科技有限公司
{Date}: 2024-06-25
{Notes}: CN118244090A
{Abstract}: 本发明提供一种用于集成电路封装线的检测平台,包括主体,所述主体内壁上设置安装有驱动电源,所述驱动电源的左侧设置安装有动力轮,且驱动电源与动力轮通过电性连接,所述动力轮的外侧通过啮合连接有活动齿板,所述活动齿板的下侧与主体的内壁之间设置安装有连接弹簧。该用于集成电路封装线的检测平台,通过外部电脑程序的控制使得驱动电源将电能传输至动力轮上,利用动力轮与活动齿板相啮合连接而带动联动齿轮转动,且联动齿轮转动的同时带动限位件同步向下运动,进而使得限位件之间形成打开状态,同时检测工件向下移动至承载底板的上方,从而有效地提升了检测效率,避免人工逐个检测需消耗大量时间,同时提升了厂家的生产效率。
{Subject}: 1.一种用于集成电路封装线的检测平台,包括主体(1),其特征在于：所述主体(1)内壁上设置安装有驱动电源(2),所述驱动电源(2)的左侧设置安装有动力轮(3),且驱动电源(2)与动力轮(3)通过电性连接,所述动力轮(3)的外侧通过啮合连接有活动齿板(4),所述活动齿板(4)的下侧与主体(1)的内壁之间设置安装有连接弹簧(5)；所述活动齿板(4)远离动力轮(3)的一侧啮合连接有联动齿轮(6),所述动力轮(3)通过活动齿板(4)与联动齿轮(6)相啮合连接,所述主体(1)上设置安装有活动轴(7),所述联动齿轮(6)通过活动轴(7)与主体(1)相活动连接,所述联动齿轮(6)远离活动齿板(4)的一侧固定安装有限位板(8)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 纳米工艺低漏电静电放电箝位电路
{Author}: 张伟;刘俊杰;钟宇;赵欣雅
{Author Address}: 511466 广东省广州市南沙区南沙街进港大道8号1108房
{Subsidiary Author}: 芯峰科技(广州)有限公司;芯峰电子科技(广州)有限公司;芯峰科技(嘉兴)有限公司
{Date}: 2024-06-25
{Notes}: CN118249304A
{Abstract}: 本发明涉及集成电路技术领域,尤其涉及一种纳米工艺低漏电静电放电箝位电路,包括电源管脚、接地管脚、第一控制网络、第二控制网络、第三控制网络、反相器、触发电路和箝位晶闸管；反相器包括依次连接的第二NMOS晶体管和第三PMOS晶体管,触发电路连接于所述第二NMOS晶体管和所述第三PMOS晶体管的交点,箝位晶闸管连接所述触发电路；所述第一控制网络与所述第二控制网络连接,所述第一控制网络用于感应静电放电事件,并为第二控制网络提供偏压；第二控制网络与所述第二NMOS晶体管的栅极连接,为其提供偏压；所述第三控制网络与所述第三PMOS晶体管的栅极连接,所述第三控制网络用于感应静电放电事件,并为第三PMOS晶体管提供偏压。本发明可以减小静态漏电。
{Subject}: 1.一种纳米工艺低漏电静电放电箝位电路,其特征在于,包括电源管脚、接地管脚、第一控制网络、第二控制网络、第三控制网络、反相器、触发电路和箝位晶闸管；所述电源管脚用于连接电源以提供电源电压VDD；所述接地管脚用于提供地电平VSS；所述反相器包括依次连接的第二NMOS晶体管和第三PMOS晶体管,所述触发电路连接于所述第二NMOS晶体管和所述第三PMOS晶体管的交点,所述箝位晶闸管连接所述触发电路；所述第一控制网络与所述第二控制网络连接,所述第一控制网络用于感应静电放电事件,并在正常工作时为第二控制网络提供偏压；所述第二控制网络与所述第二NMOS晶体管的栅极连接,所述第二控制网络用于为所述第二NMOS晶体管提供偏压；所述第三控制网络与所述第三PMOS晶体管的栅极连接,所述第三控制网络用于感应静电放电事件,并在正常工作时为第三PMOS晶体管提供偏压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 大马士革工艺、半导体集成电路结构、抛光工艺及晶圆
{Author}: 崔泽林;黄铭康;岳大川;李小磊;伍德民
{Author Address}: 528200 广东省佛山市南海区桂城街道环岛南路28号
{Subsidiary Author}: 季华实验室;深圳市奥视微科技有限公司
{Date}: 2024-06-25
{Notes}: CN118248627A
{Abstract}: 本申请涉及半导体技术领域,尤其涉及一种大马士革工艺、半导体集成电路结构、抛光工艺及晶圆。该大马士革工艺,包括：提供一种半导体基底,半导体基底包括层叠设置的单晶硅基底以及二氧化硅层；制备贯穿半导体基底的第一过孔；制备与第一过孔同中心的位于二氧化硅层的第二过孔；其中,第二过孔的孔径尺寸大于第一过孔的孔径尺寸,第一过孔和第二过孔内用于制备阻挡层和铜层。基于上述方案,本申请能够提高生产效率。
{Subject}: 1.一种大马士革工艺,其特征在于,包括：提供一种半导体基底,所述半导体基底包括层叠设置的单晶硅基底以及二氧化硅层；制备贯穿所述半导体基底的第一过孔；制备与所述第一过孔同中心的位于所述二氧化硅层的第二过孔；其中,所述第二过孔的孔径尺寸大于所述第一过孔的孔径尺寸,所述第一过孔和所述第二过孔内用于制备阻挡层和铜层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种植球工艺
{Author}: 蔡先帅;位亮亮;黄涛
{Author Address}: 221000 江苏省徐州市经济技术开发区创业路26号凤凰湾电子信息产业园101-106厂房
{Subsidiary Author}: 江苏中科智芯集成科技有限公司
{Date}: 2024-06-21
{Notes}: CN118231266A
{Abstract}: 本发明公开了一种植球工艺,涉及半导体集成电路技术领域。本发明提供了一种植球工艺,包括以下步骤：Q1、将改性助焊剂印刷到基板上的焊盘中；Q2、在基板上均匀撒布焊球；Q3、振动基板使多余的焊球脱落,只留下嵌入焊盘中的焊球；Q4、将基板加热至200℃-220℃,实现植球固定。本发明提供了一种焊接工艺,无需使用高温焊炉,降低了能耗和对设备的要求。温度较低,可避免基板和元器件受到热损伤。减少了清洗工序,有利于环保。焊点可靠性高,焊球与焊盘结合牢固。
{Subject}: 1.一种植球工艺,其特征在于,包括以下步骤：Q1、将改性助焊剂印刷到基板上的焊盘中；Q2、在基板上均匀撒布焊球；Q3、振动基板使多余的焊球脱落,只留下嵌入焊盘中的焊球；Q4、将基板加热至200℃-220℃,实现植球固定；所述改性助焊剂包括以下重量份的组分：环氧树脂50份-65份、表面活性剂3份-20份、有机酸1份-15份、添加剂3份-10份；所述环氧树脂为双酚A型液体环氧树脂、脂肪族环氧树脂、酚醛环氧树脂的复配物；所述添加剂为纳米氧化物颗粒、纳米金属颗粒、离子液体的复配物；所述纳米氧化物颗粒为纳米ZnO、纳米TiO-2中的至少一种,所述纳米金属颗粒为纳米Ag、纳米Ni中的至少一种,所述离子液体为1-丁基-3-甲基咪唑六氟磷酸盐、1-丁基-3-甲基咪唑三氟甲磺酸盐中的至少一种。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种锂电池电芯热缩膜自动封装工艺及装置
{Author}: 覃小梅
{Author Address}: 514265 广东省梅州市大埔县三河综合工业生产基地
{Subsidiary Author}: 梅州市博富能科技有限公司
{Date}: 2024-06-21
{Notes}: CN118231741A
{Abstract}: 本发明涉及锂电池生产领域,具体是涉及一种锂电池电芯热缩膜自动封装工艺及装置,将锂电池组放置在承接单元上,由输送单元带动承接单元移动,并依次经过套膜工序和加热工序；承接单元承接着锂电池组经过套膜工序时,将热缩膜套设在锂电池的外围,且热缩膜的下部被承接单元承接；随后承接单元带动锂电池组经过加热工序,加热工序对热缩膜进行加热,使得热缩膜贴合在锂电池组的侧壁上,在热缩膜贴合在锂电池组的侧壁上时,热缩膜同步将锂电池组的上部包裹封边,后承接单元用于承接热缩膜的部分下降,加热工序对热缩膜的下部进行加热,热缩膜对锂电池组的下部进行包裹封边。本发明能自动完成锂电池组的底部封装包边。
{Subject}: 1.一种锂电池电芯热缩膜自动封装工艺,采用一种锂电池电芯热缩膜自动封装装置来实施,所述自动封装装置包括对锂电池组(2)进行承接的承接单元(1)和能将承接单元(1)在各个工序中进行输送的输送单元(3),其特征在于,具体步骤如下：S1、将锂电池组(2)放置在承接单元(1)上,由输送单元(3)带动承接单元(1)沿输送单元(3)的输送方向移动,并依次经过套膜工序和加热工序；S2、承接单元(1)承接着锂电池组(2)经过套膜工序时,将热缩膜(4)套设在锂电池的外围,且热缩膜(4)的下部被承接单元(1)承接；S3、随后承接单元(1)带动锂电池组(2)经过加热工序,加热工序对热缩膜(4)进行加热,使得热缩膜(4)贴合在锂电池组(2)的侧壁上,在热缩膜(4)贴合在锂电池组(2)的侧壁上时,热缩膜(4)同步将锂电池组(2)的上部包裹封边,后承接单元(1)用于承接热缩膜(4)的部分下降,加热工序对热缩膜(4)的下部进行加热,热缩膜(4)对锂电池组(2)的下部进行包裹封边,即完成封装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路外引线焊接设备
{Author}: 张军;孙建春;黄平
{Author Address}: 226500 江苏省南通市如皋市城南街道电信东一路1号
{Subsidiary Author}: 江苏腾锐电子有限公司
{Date}: 2024-06-21
{Notes}: CN118232126A
{Abstract}: 本发明属于引线焊接技术领域,尤其涉及一种集成电路外引线焊接设备,包括工作台,所述工作台顶部连接有固定框,所述固定框顶部安装有电动滑块,所述电动滑块上安装有前后移动的平移框,所述平移框顶部安装有自动焊接器,所述平移框内部连接有固定架,所述固定架上安装有电动滑轨一。控制自动焊接器对导线的自由端与基片进行焊接,纵切刀靠近导线,转环、纵切刀和横切刀旋转,纵切刀将绝缘皮两处位置环形地切断,横切刀再靠近导线,平移板、纵切刀和横切刀平移,横切刀将两个环形切断处之间的绝缘皮横向切开,旋转的横切刀辅助剥开切开的绝缘皮,切断刀再将导线切断,焊接、剥皮和切断工序紧密配合,自动化程度和工作效率高。
{Subject}: 1.一种集成电路外引线焊接设备,包括工作台(1),其特征在于：所述工作台(1)顶部连接有固定框(2),所述固定框(2)顶部安装有电动滑块,所述电动滑块上安装有前后移动的平移框(3),所述平移框(3)顶部安装有自动焊接器(31),所述平移框(3)内部连接有固定架(4),所述固定架(4)上安装有电动滑轨一(5),所述电动滑轨一(5)上安装有左右移动的平移板(6),所述平移板(6)下部转动连接有转环(7),所述平移板(6)和所述转环(7)上均开有供导线(110)穿过的通孔,所述转环(7)右侧周向均匀间隔连接有四个电动推杆一(8),其中中心对称的两个电动推杆一(8)的伸缩杆上均连接有纵切刀(9),另外两个电动推杆一(8)的伸缩杆上均连接有横切刀(10),所述平移框(3)上设有导向机构,所述平移框(3)内部设有用于夹住导线(110)的夹紧机构和用于切断导线(110)的切断机构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高压集成电路的互锁功能测试电路及方法
{Author}: 冯宇翔;谢荣才;李斌;单联瑜;谭均必;潘开林;文健;李强;盛爽;华庆;牛冰;谢颖熙
{Author Address}: 528000 广东省佛山市南海区丹灶镇仙湖度假区养生路10号之二
{Subsidiary Author}: 广东汇智精密制造有限公司
{Date}: 2024-06-14
{Notes}: CN118191566A
{Abstract}: 本发明涉及高压集成电路技术领域,提供了一种高压集成电路的互锁功能测试电路及方法,其测试电路包括直流电源、电容、第一示波器、第一信号发生器、第二示波器、第二信号发生器、第三示波器、第四示波器。本发明中高压集成电路的互锁功能测试电路可以对高压集成电路的互锁功能进行测试,以避免其互锁功能不合格的产品流入市场。
{Subject}: 1.一种高压集成电路的互锁功能测试电路,用于高压集成电路的互锁功能的测试,其特征在于,所述高压集成电路的互锁功能测试电路包括：直流电源,所述直流电源的第一端连接至所述高压集成电路的工作电压端口,所述直流电源的第二端连接至所述高压集成电路的接地端口；电容,所述电容的第一端连接至所述工作电压端口,所述电容的第二端连接至所述接地端口；第一示波器,所述第一示波器的第一端连接至所述高压集成电路的高侧输入端口,所述第一示波器的第二端连接至所述接地端口；第一信号发生器,所述第一信号发生器的第一端连接至所述高侧输入端口,所述第一信号发生器的第二端连接至所述接地端口；第二示波器,所述第二示波器的第一端连接至所述高压集成电路的低侧输入端口,所述第二示波器的第二端连接至所述接地端口；第二信号发生器,所述第二信号发生器的第一端连接至所述低侧输入端口,所述第二信号发生器的第二端连接至所述接地端口；第三示波器,所述第三示波器的第一端连接至所述高压集成电路的高侧输出端口,所述第三示波器的第二端连接至所述接地端口；第四示波器,所述第四示波器的第一端连接至所述高压集成电路的低侧输出端口,所述第四示波器的第二端连接至所述接地端口。
{SrcDatabase}: 中国专利

 