 Address ; RegName ; Clk ; Rst ; Port ; Public ; Signal ; BitPos ; Default ; SW(R/W) ; HW(W) ; MCU(W) ; MISC ; Description 
 0x0000 ; FE_TX_GAIN_CTRL  ; pclk ; reset_n ;;;; [31:26] ; 6'h0 ; R/W ;;;;
;;;;;; reg_txgain_addr_base ; [25:18] ; 8'he0 ; R/W ;;;;
;;;;;; reg_force_txgain_addr ; [17:10] ; 8'he0 ; R/W ;;;;
;;;;;; reg_force_dac_gain ; [9:2] ; 8'h10 ; R/W ;;;;
;;;;;; reg_force_txgain_addr_en ; [1] ; 1'h0 ; R/W ;;;;
;;;;;; reg_force_dac_gain_en ; [0] ; 1'h0 ; R/W ;;;;
 0x0004 ; FE_TX_GAIN_CTRL_1 ; pclk ; reset_n ;;;reg_tx_gain_ctrl1 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0008 ; FE_TX_GAIN_CTRL_2 ; pclk ; reset_n ;;;reg_tx_gain_ctrl2 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x000c ; FE_TX_GAIN_CTRL_3 ; pclk ; reset_n ;;;reg_tx_gain_ctrl3 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0010 ; FE_TX_GAIN_CTRL_4 ; pclk ; reset_n ;;;reg_tx_gain_ctrl4 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0030 ; FE_PUBS_CFG0; pclk ; reset_n ;;;reg_rxoff_end ; [31:24] ; 8'h11 ; R/W ;;;;
;;;;;; reg_rxoff_start ; [23:16] ; 8'h10 ; R/W ;;;;
;;;;;; reg_rxon_end ; [15:8] ; 8'h01 ; R/W ;;;;
;;;;;; reg_rxon_start ; [7:0] ; 8'h0 ; R/W ;;;;
 0x0034 ; FE_PUBS_CFG1; pclk ; reset_n ;;;reg_txoff_end ; [31:24] ; 8'h31 ; R/W ;;;;
;;;;;; reg_txoff_start ; [23:16] ; 8'h30 ; R/W ;;;;
;;;;;; reg_txon_end ; [15:8] ; 8'h23 ; R/W ;;;;
;;;;;; reg_txon_start ; [7:0] ; 8'h20 ; R/W ;;;;
 0x0038 ; FE_PUBS_CFG2; pclk ; reset_n ;;;reg_paoff_end ; [31:24] ; 8'h50 ; R/W ;;;;
;;;;;; reg_paoff_start ; [23:16] ; 8'h50 ; R/W ;;;;
;;;;;; reg_paon_end ; [15:8] ; 8'h41 ; R/W ;;;;
;;;;;; reg_paon_start ; [7:0] ; 8'h40 ; R/W ;;;;
 0x003c ; FE_PUBS_CFG3; pclk ; reset_n ;;;reg_rxoff_bt_end ; [31:24] ; 8'h71 ; R/W ;;;;
;;;;;; reg_rxoff_bt_start ; [23:16] ; 8'h70 ; R/W ;;;;
;;;;;; reg_rxon_bt_end ; [15:8] ; 8'h61 ; R/W ;;;;
;;;;;; reg_rxon_bt_start ; [7:0] ; 8'h60 ; R/W ;;;;
 0x0040 ; FE_PUBS_CFG4; pclk ; reset_n ;;;reg_txoff_bt_end ; [31:24] ; 8'h91 ; R/W ;;;;
;;;;;; reg_txoff_bt_start ; [23:16] ; 8'h90 ; R/W ;;;;
;;;;;; reg_txon_bt_end ; [15:8] ; 8'h83 ; R/W ;;;;
;;;;;; reg_txon_bt_start ; [7:0] ; 8'h80 ; R/W ;;;;
 0x0044 ; FE_PUBS_CFG5; pclk ; reset_n ;;;reg_paoff_bt_end ; [31:24] ; 8'hb0 ; R/W ;;;;
;;;;;; reg_paoff_bt_start ; [23:16] ; 8'hb0 ; R/W ;;;;
;;;;;; reg_paon_bt_end ; [15:8] ; 8'ha1 ; R/W ;;;;
;;;;;; reg_paon_bt_start ; [7:0] ; 8'ha0 ; R/W ;;;;
 0x0048 ; FE_PUBS_CFG6; pclk ; reset_n ;;;reg_paoff_delay; [31:24] ; 8'h01 ; R/W ;;;;
;;;;;; reg_txoff_delay ; [23:16] ; 8'h04 ; R/W ;;;;
;;;;;; reg_paon_delay ; [15:8] ; 8'h28 ; R/W ;;;;
;;;;;; reg_txon_delay ; [7:0] ; 8'h08 ; R/W ;;;;
 0x004c ; FE_PUBS_CFG7; pclk ; reset_n ;;;reg_paoff_bt_delay; [31:24] ; 8'h01 ; R/W ;;;;
;;;;;; reg_txoff_bt_delay ; [23:16] ; 8'h04 ; R/W ;;;;
;;;;;; reg_paon_bt_delay ; [15:8] ; 8'h48 ; R/W ;;;;
;;;;;; reg_txon_bt_delay ; [7:0] ; 8'h08 ; R/W ;;;;
 0x0050 ; FE_PUBS_CFG8; pclk ; reset_n ;;;; [31:16] ; 16'h0 ; RO ;;;;
;;;;;; reg_rxon_bt_delay ; [15:8] ; 8'h04 ; R/W ;;;;
;;;;;; reg_rxon_delay ; [7:0] ; 8'h04 ; R/W ;;;;
 0x0060 ; FE_IQ_EST_CTRL_01; pclk ; reset_n ;;;iq_est_ssea_done; [31] ; 1'h0 ; RO ;;;;
;;;;;; iq_est_ssea_overflowa ; [30] ; 1'h0 ; RO ;;;;
;;;;;; iq_est_ssea_overflowm ; [29] ; 1'h0 ; RO ;;;;
;;;;;; reg_iq_est_ctrl_1 ; [28:0] ; 29'h08000000 ; R/W ;;;;
 0x0064 ; FE_IQ_SSEA_CORR1; pclk ; reset_n ;;;iq_est_ssea_corr1; [31:0] ; 32'h0 ; RO ;;;;
 0x0068 ; FE_IQ_SSEA_CORR1_CONJ; pclk ; reset_n ;;;iq_est_ssea_corr1_conj; [31:0] ; 32'h0 ; RO ;;;;
 0x006c ; FE_IQ_SSEA_CORR2; pclk ; reset_n ;;;iq_est_ssea_corr2; [31:0] ; 32'h0 ; RO ;;;;
 0x0070 ; FE_IQ_SSEA_CORR2_CONJ; pclk ; reset_n ;;;iq_est_ssea_corr2_conj; [31:0] ; 32'h0 ; RO ;;;;
 0x0074 ; FE_IQ_SSEA_DC; pclk ; reset_n ;;;iq_est_ssea_dc; [31:0] ; 32'h0 ; RO ;;;;
 0x0078 ; FE_IQ_SSEA_POWER; pclk ; reset_n ;;;iq_est_ssea_power; [31:0] ; 32'h0 ; RO ;;;;
 0x007c ; FE_IQ_EST_CTRL_00; pclk ; reset_n ;;;iq_est_done; [31] ; 1'h0 ; RO ;;;;
;;;;;; reg_iq_est_ctrl_0 ; [30:0] ; 31'h0 ; R/W ;;;;
 0x0080 ; FE_IQ_RESULT1; pclk ; reset_n ;;;iq_est_mult_ii; [31:0] ; 32'h0 ; RO ;;;;
 0x0084 ; FE_IQ_RESULT2; pclk ; reset_n ;;;iq_est_mult_iq; [31:0] ; 32'h0 ; RO ;;;;
 0x0088 ; FE_IQ_RESULT3; pclk ; reset_n ;;;iq_est_mult_qi; [31:0] ; 32'h0 ; RO ;;;;
 0x008c ; FE_IQ_RESULT4; pclk ; reset_n ;;;iq_est_mult_qq; [31:0] ; 32'h0 ; RO ;;;;
 0x0090 ; FE_GEN_CTRL; pclk ; reset_n ;;;; [31:6] ; 26'h0 ; RO ;;;;
;;;;;; reg_iq_est_force_pu ; [5] ; 1'h1 ; R/W ;;;;
;;;;;; reg_iq_est_force_pd ; [4] ; 1'h0 ; R/W ;;;; 
;;;;;; filt_att_1db_en ; [3] ; 1'h0 ; R/W ;;;;
;;;;;; reg_adc_80m_dsp ; [2] ; 1'h0 ; R/W ;;;;
;;;;;; reg_dump_mode ; [1:0] ; 2'h0 ; R/W ;;;;
 0x0094 ; FE_PUBS_CTRL0; pclk ; reset_n ;;;reg_pbus_data_ext_num; [31:30] ; 2'h1 ; R/W ;;;;
;;;;;; reg_pbus_data_ext ; [29] ; 1'h0 ; R/W ;;;;
;;;;;; reg_pbus_en_nodelay ; [28] ; 1'h1 ; R/W ;;;;
;;;;;; reg_rf_cfg_force_pbus_we ; [27:19] ; 9'h1ff ; R/W ;;;;
;;;;;; reg_vga_dg_buf ; [18] ; 1'h1 ; R/W ;;;;
;;;;;; reg_host_inf_2cyc ; [17] ; 1'h1 ; R/W ;;;;
;;;;;; reg_rf_cfg_force_en ; [16:15] ; 2'h0 ; R/W ;;;;
;;;;;; reg_rf_cfg_force_pbus ; [14:6] ; 9'h0 ; R/W ;;;;
;;;;;; reg_rf_cfg_force_bus_sel ; [5:2] ; 4'h0 ; R/W ;;;;
;;;;;; reg_rf_cfg_force_valid ; [1] ; 1'h0 ; R/W ;;;;
;;;;;; reg_rf_cfg_force_mode ; [0] ; 1'h0 ; R/W ;;;;
 0x009c ; FE_PUBS_CTRL2; pclk ; reset_n ;;;reg_pwdet_bt_en; [31] ; 1'h0 ; R/W ;;;;
;;;;;; reg_pll_stop_use_bt; [30] ; 1'h1 ; R/W ;;;;
;;;;;; reg_pll_stop_use_wifi; [29] ; 1'h1 ; R/W ;;;;
;;;;;; reg_pbus_bt_prot ; [28] ; 1'h1 ; R/W ;;;;
;;;;;; reg_pbus_force_prot ; [27] ; 1'h1 ; R/W ;;;;
;;;;;; reg_pbus_rx_prot ; [26] ; 1'h1 ; R/W ;;;;
;;;;;; reg_pbus_tx_prot ; [25] ; 1'h1 ; R/W ;;;;
;;;;;; reg_test_fail_clr ; [24] ; 1'h0 ; R/W ;;;;
;;;;;; reg_txrf2_pbus_en_mask ; [23] ; 1'h1 ; R/W ;;;;
;;;;;; reg_txrf1_pbus_en_mask ; [22] ; 1'h1 ; R/W ;;;;
;;;;;; reg_dcoq_pbus_en_mask ; [21:20] ; 2'h3 ; R/W ;;;;
;;;;;; reg_dcoi_pbus_en_mask ; [19:18] ; 2'h3 ; R/W ;;;;
;;;;;; reg_bb_pbus_en_mask ; [17:16] ; 2'h3 ; R/W ;;;;
;;;;;; reg_rfrx_pbus_en_mask ; [15] ; 1'h1 ; R/W ;;;;
;;;;;; reg_sw_rxtx_inv ; [14] ; 1'h0 ; R/W ;;;;
;;;;;; reg_sw_wifibt_inv ; [13] ; 1'h0 ; R/W ;;;;
;;;;;; reg_gain_change_req_en ; [12] ; 1'h1 ; R/W ;;;;
;;;;;; reg_pa_off_bt_req_en ; [11] ; 1'h1 ; R/W ;;;;
;;;;;; reg_pa_on_bt_req_en ; [10] ; 1'h1 ; R/W ;;;;
;;;;;; reg_tx_off_bt_req_en ; [9] ; 1'h1 ; R/W ;;;;
;;;;;; reg_tx_on_bt_req_en ; [8] ; 1'h1 ; R/W ;;;;
;;;;;; reg_rx_off_bt_req_en ; [7] ; 1'h1 ; R/W ;;;;
;;;;;; reg_rx_on_bt_req_en ; [6] ; 1'h1 ; R/W ;;;;
;;;;;; reg_pa_off_req_en ; [5] ; 1'h1 ; R/W ;;;;
;;;;;; reg_pa_on_req_en ; [4] ; 1'h1 ; R/W ;;;;
;;;;;; reg_tx_off_req_en ; [3] ; 1'h1 ; R/W ;;;;
;;;;;; reg_tx_on_req_en ; [2] ; 1'h1 ; R/W ;;;;
;;;;;; reg_rx_off_req_en ; [1] ; 1'h1 ; R/W ;;;;
;;;;;; reg_rx_on_req_en ; [0] ; 1'h1 ; R/W ;;;;
 0x00a0 ; FE_PUBS_CTRL3; pclk ; reset_n ;;;rf_cfg_force_busy; [31] ; 1'h0 ; RO ;;;;
;;;;;; pbus_cfg_force_mode ; [30] ; 1'h0 ; RO ;;;;
;;;;;; ; [29] ; 1'h0 ; RO ;;;;
;;;;;; reg_pbus_rxon_bt_force_en ; [28] ; 1'h0 ; R/W ;;;;
;;;;;; reg_pbus_rxon_bt_force ; [27] ; 1'h0 ; R/W ;;;;
;;;;;; reg_pbus_rxon_force_en ; [26] ; 1'h0 ; R/W ;;;;
;;;;;; reg_pbus_rxon_force ; [25] ; 1'h0 ; R/W ;;;;
;;;;;; reg_pbus_en_swap ; [24:22] ; 3'h0 ; R/W ;;;;
;;;;;; reg_dacpwd_force_en ; [21] ; 1'h0 ; R/W ;;;;
;;;;;; reg_dacpwd_force ; [20] ; 1'h0 ; R/W ;;;;
;;;;;; reg_adcpwd_force_en ; [19] ; 1'h0 ; R/W ;;;;
;;;;;; reg_adcpwd_force ; [18] ; 1'h0 ; R/W ;;;;
;;;;;; reg_txon_force_en ; [17] ; 1'h0 ; R/W ;;;;
;;;;;; reg_txon_force ; [16] ; 1'h0 ; R/W ;;;;
;;;;;; reg_rxon_force_en ; [15] ; 1'h0 ; R/W ;;;;
;;;;;; reg_rxon_force ; [14] ; 1'h0 ; R/W ;;;;
;;;;;; reg_bt_mode_on_force_en ; [13] ; 1'h0 ; R/W ;;;;
;;;;;; reg_bt_mode_on_force ; [12] ; 1'h0 ; R/W ;;;;
;;;;;; reg_dac_on_force_en ; [11] ; 1'h0 ; R/W ;;;;
;;;;;; reg_dac_on_force ; [10] ; 1'h0 ; R/W ;;;;
;;;;;; reg_adc_on_force_en ; [9] ; 1'h0 ; R/W ;;;;
;;;;;; reg_adc_on_force ; [8] ; 1'h0 ; R/W ;;;;
;;;;;; ; [7:0] ; 8'h0 ; RO ;;;;
 0x00a4 ; FE_PUBS_RD0; pclk ; reset_n ;;;; [31:27] ; 5'h0 ; RO ;;;;
;;;;;; r_bb_pbus_2_bt_rx ; [26:18] ; 9'h0 ; RO ;;;;
;;;;;; r_bb_pbus_2_wifi_rx ; [17:9] ; 9'h0 ; RO ;;;;
;;;;;; r_bb_pbus_2_bt_tx ; [8:0] ; 9'h0 ; RO ;;;;
 0x00a8 ; FE_PUBS_RD1; pclk ; reset_n ;;;; [31:27] ; 5'h0 ; RO ;;;;
;;;;;; r_bb_pbus_2_wifi_tx ; [26:18] ; 9'h0 ; RO ;;;;
;;;;;; r_rfrx_pbus_1 ; [17:9] ; 9'h0 ; RO ;;;;
;;;;;; r_bb_pbus_1 ; [8:0] ; 9'h0 ; RO ;;;;
 0x00ac ; FE_PUBS_RD2; pclk ; reset_n ;;;; [31:27] ; 5'h0 ; RO ;;;;
;;;;;; r_bb_pbus_2 ; [26:18] ; 9'h0 ; RO ;;;;
;;;;;; r_dcoi_pbus_1 ; [17:9] ; 9'h0 ; RO ;;;;
;;;;;; r_dcoi_pbus_2 ; [8:0] ; 9'h0 ; RO ;;;;
 0x00b0 ; FE_PUBS_RD3; pclk ; reset_n ;;;; [31] ; 1'h0 ; RO ;;;;
;;;;;; cfg_req_fail_h ; [30:27] ; 4'h0 ; RO ;;;;
;;;;;; r_dcoq_pbus_1 ; [26:18] ; 9'h0 ; RO ;;;;
;;;;;; r_dcoq_pbus_2 ; [17:9] ; 9'h0 ; RO ;;;;
;;;;;; r_txrf1_pbus_1 ; [8:0] ; 9'h0 ; RO ;;;;
 0x00b4 ; FE_PUBS_RD4; pclk ; reset_n ;;;cfg_req_fail_l; [31:23] ; 9'h0 ; RO ;;;;
;;;;;; test_fail ; [22] ; 1'h0 ; RO ;;;;
;;;;;; cfg_req_d1 ; [21:9] ; 13'h0 ; RO ;;;;
;;;;;; r_txrf2_pbus_1 ; [8:0] ; 9'h0 ; RO ;;;;
0x00b8 ; FE_TX_TEST_CTRL_0; pclk ; reset_n ;;;reg_tx_test_ctrl0; [31:0] ; 32'h0 ; R/W ;;;;
0x00bc ; FE_TX_TEST_CTRL_1; pclk ; reset_n ;;;reg_tx_test_ctrl1; [31:0] ; 32'h0 ; R/W ;;;;
0x00c0 ; FE_TX_TEST_CTRL_2; pclk ; reset_n ;;;reg_tx_test_ctrl2; [31:0] ; 32'h1 ; R/W ;;;;
0x00c4 ; FE_TX_TEST_CTRL_3; pclk ; reset_n ;;;reg_tx_test_ctrl3; [31:0] ; 32'h0 ; R/W ;;;;
0x00cc ; FE_IQ_RESULT_2_1; pclk ; reset_n ;;;iq_est_mult2_ii; [31:0] ; 32'h0 ; RO ;;;;
0x00d0 ; FE_IQ_RESULT_2_2; pclk ; reset_n ;;;iq_est_mult2_iq; [31:0] ; 32'h0 ; RO ;;;;
0x00d4 ; FE_IQ_RESULT_2_3; pclk ; reset_n ;;;iq_est_mult2_qi; [31:0] ; 32'h0 ; RO ;;;;
0x00d8 ; FE_IQ_RESULT_2_4; pclk ; reset_n ;;;iq_est_mult2_qq; [31:0] ; 32'h0 ; RO ;;;;
0x00dc ; FE_IQ_RESULT_DC_I; pclk ; reset_n ;;;iq_est_mult_dc_i; [31:0] ; 32'h0 ; RO ;;;;
0x00e0 ; FE_IQ_RESULT_DC_Q; pclk ; reset_n ;;;iq_est_mult_dc_q; [31:0] ; 32'h0 ; RO ;;;;
0x00e4 ; FE_IQ_RESULT_PWR; pclk ; reset_n ;;;iq_est_mult_pwr; [31:0] ; 32'h0 ; RO ;;;;
0x00ec ; FE_IQ_RESULT_PWR_I; pclk ; reset_n ;;;iq_est_mult_pwr_i; [31:0] ; 32'h0 ; RO ;;;;
0x00f0 ; FE_IQ_RESULT_PWR_Q; pclk ; reset_n ;;;iq_est_mult_pwr_q; [31:0] ; 32'h0 ; RO ;;;;
0x00f4 ; FE_IQ_RESULT_PWR_IQ; pclk ; reset_n ;;;iq_est_mult_pwr_iq; [31:0] ; 32'h0 ; RO ;;;;
0x00f8 ; FE_NOUSE ; pclk ; reset_n ;;;reg_fe_nouse; [31:0] ; 32'h0 ; R/W ;;;;
 0x00fc ; FE_NOUSE_2 ; pclk ; reset_n ;;;; [31:29] ; 3'h0 ; R/W ;;;;
;;;; Not;;reg_fe_clk_en;[28];1'h0;R/W;;;;
;;;;;;reg_fe_date;[27:0];28'h1604201;R/W;;;;
