<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1611705157">
  <File Type="REPORTS-TCL" Name="mfp_nexys4_ddr_reports.tcl"/>
  <File Type="PA-TCL" Name="mfp_nexys4_ddr.tcl"/>
  <File Type="RDS-DCP" Name="mfp_nexys4_ddr.dcp"/>
  <File Type="RDS-RDS" Name="mfp_nexys4_ddr.vds"/>
  <File Type="RDS-UTIL" Name="mfp_nexys4_ddr_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="mfp_nexys4_ddr_utilization_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../../Common/io/SPI_Master.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../3rd Party IP/uart-debug/UART_RX.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../3rd Party IP/uart-debug/UART_TX.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/add.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/add.v"/>
        <Attr Name="ImportTime" Val="1439925492"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/addsub32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/addsub32.v"/>
        <Attr Name="ImportTime" Val="1439925504"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/alu_ov.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/alu_ov.v"/>
        <Attr Name="ImportTime" Val="1439925482"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/io/buzzer.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/cla32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/cla32.v"/>
        <Attr Name="ImportTime" Val="1439925504"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/cla_16.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/cla_16.v"/>
        <Attr Name="ImportTime" Val="1439925502"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/cla_2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/cla_2.v"/>
        <Attr Name="ImportTime" Val="1439925514"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/cla_32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/cla_32.v"/>
        <Attr Name="ImportTime" Val="1439925486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/cla_4.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/cla_4.v"/>
        <Attr Name="ImportTime" Val="1439925508"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/cla_8.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/cla_8.v"/>
        <Attr Name="ImportTime" Val="1439925496"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../3rd Party IP/uart-debug/ascii.vh">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../3rd Party IP/uart-debug/cmdproc.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/mfp_ahb_const.vh">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/io/cpugpio.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../3rd Party IP/examples/debug_control.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/dff32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/dff32.v"/>
        <Attr Name="ImportTime" Val="1439925512"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/dffe32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/dffe32.v"/>
        <Attr Name="ImportTime" Val="1439925490"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/gp.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/gp.v"/>
        <Attr Name="ImportTime" Val="1439925510"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/io/milliscounter.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/inst_present.vh">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/mips_bad_inst_det.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/mux2x32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/mux2x32.v"/>
        <Attr Name="ImportTime" Val="1439925484"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/mux2x5.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/mux2x5.v"/>
        <Attr Name="ImportTime" Val="1439925486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/mux4x32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/mux4x32.v"/>
        <Attr Name="ImportTime" Val="1439925516"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/io/pmod_als_spi_receiver.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/regfile.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/regfile.v"/>
        <Attr Name="ImportTime" Val="1439925512"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/sc_interrupt.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/sc_interrupt.v"/>
        <Attr Name="ImportTime" Val="1516773587"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/sccomp_decoder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/sccomp_decoder.v"/>
        <Attr Name="ImportTime" Val="1510000772"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/sccpu_intr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/sccpu_intr.v"/>
        <Attr Name="ImportTime" Val="1439925514"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/sccu_intr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/sccu_intr.v"/>
        <Attr Name="ImportTime" Val="1439925490"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/sevensegdec.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/io/sevensegtimer.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/shift.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/shift.v"/>
        <Attr Name="ImportTime" Val="1439925498"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/uram.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/mfp_nexys4_ddr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/mfp_nexys4_ddr.v"/>
        <Attr Name="ImportTime" Val="1516725502"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/sc_interrupt_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/sc_interrupt_tb.v"/>
        <Attr Name="ImportTime" Val="1516778558"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/pulseGen.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="mfp_nexys4_ddr"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/../../Common/mfp_nexys4_ddr.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PPRDIR/../../Common/oledrgbpins.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="impl_1;WRITE_BITSTREAM;TCL.PRE"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
