# 主存设计$\textbf{1}$

:one:条件有什么

1. 关于$\text{CPU}$：有$\text{16}$根地址线$\text{+}8$根数据线，$\overline{\text{MRQE}}$为低电平时可访存，$\text{R/}\overline{\text{W}}$高电平读$\text{+}$低电平写
2. 存储芯片：$\text{ROM}$($\text{2K×8bit/4K×4bit/8K×8bit}$)各三个，$\text{RAM}$($\text{1K×4bit/2K×8bit/4K×8bit}$)各三个
3. 译码器：一个$\text{74318}$译码器，用于$\text{3-8}$的译码

:two:要干啥：设计一个存储器$\text{-CPU}$芯片，并且满足$\text{0-4KB}$只读，$\text{4KB-16KB}$可读写

:three:第一问：地址空间的分配图

1. 首先$\text{CPU}$的地址线是$\text{16}$位的，也就是说地址空间的总大小位${2^{16}}\text{bit=}64\text{KB}$，但只有前$\text{16KB}$是所考虑的

2. 考虑到满足$\text{0-4KB}$只读$\text{4KB-16KB}$以上可读写，所以$\text{0-4KB}$放$\text{ROM}$，$\text{4KB-16KB}$的则放$\text{RAM}$

   |               地址                |     大小     |   存储芯片    |
   | :-------------------------------: | :----------: | :-----------: |
   | $\text{00000}\sim{}\text{04095}$  | $\text{4KB}$ | $\text{ROM}$  |
   | $\text{04096}\sim{}\text{08191}$  | $\text{4KB}$ | $\text{SRAM}$ |
   | $\text{08192}\sim{}\text{12287}$  | $\text{4KB}$ | $\text{SRAM}$ |
   | $\text{12288}\sim{}\text{16383}$  | $\text{4KB}$ | $\text{SRAM}$ |
   | $ \text{16384}\sim{}\text{65535}$ | $\text{N/A}$ | $\text{N/A}$  |

:four:第二问：给出所选用的芯片及其数量

1. 首先的一个要求是==芯片总数能尽量的小==，所以$\text{4-16KB}$处选择三个$\text{RAM(4K×8bit)}$最佳

2. 其次的一个要求是芯片总数一样时==优先采用位扩展==，所以$\text{0-4KB}$可以用$2\text{×ROM(4K×4bit)}$或者$2\text{×ROM(2K×8bit)}$时，选前者

   |    $\textbf{0-4KB}$     |   $\textbf{4-8KB}$    |   $\textbf{8-12KB}$   |  $\textbf{12-16KB}$   |
   | :---------------------: | :-------------------: | :-------------------: | :-------------------: |
   | $\text{2×ROM(4K×4bit)}$ | $\text{RAM(4K×8bit)}$ | $\text{RAM(4K×8bit)}$ | $\text{RAM(4K×8bit)}$ |

:five:芯片与$\text{CPU}$的连接

<img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240131180838899.png" alt="image-20240131180838899" width=700 />  

1. 地址线分布：
   - $\text{A}_{0/1/.../11}$位：所有芯片无论多少位，都有$\text{4K=}2^{12}$个地址单元，分配$\text{12}$个低地址线用于芯片内寻址
   - $\text{A}_{12/13/14}$位：用于输入译码器，经过$\text{3-8}$译码后选定某一芯片，但注意这里译码器输出只采用前四个端口(其余废掉)
   - $\text{A}_{15}$位：作为类似$\overline{\text{MRQE}}$的控制信号
2. $\text{R/}\overline{\text{W}}$：只需要连接$\text{SRAM}$
3. 数据的读写：
   - 译码器选定$\overline{\text{Y}}_0$后：两个$\text{ROM}$一个贡献低四位数据(与前四条数据线相连)，一个贡献高四位数据(与后四条数据线相连)，拼成$\text{8}$位
   - 译码器选定$\overline{\text{Y}}_1\overline{\text{Y}}_2\overline{\text{Y}}_3$之一后：选定的$\text{SRAM}$将$\text{8}$位数据，与八条数据线一一对应输出
