

SPIM.MCU_INT_CONTROL.INTERRUPT_PERIOD=1;
SPIM.MCU_INT_CONTROL.INTERRUPT_LEVEL_OR_PULSE=1;
SPIM.MCU_INT_CONTROL.INTERRUPT_POLARITY=1;

SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_CHIRP=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_ADC1=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_ADC2=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_ADC3=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_ADC4=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_PDC1=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_GLOBAL_BIAS=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_LO_INTERFACE=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_MCGEN=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_RX1=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_RX2=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_RX3=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_RX4=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_TX1=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_TX2=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_TX3=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_TX4=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_RXBIST=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_GLOBAL_LDO=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_ATB=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_ISM=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_TE=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_TSNSR1=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_TSNSR2=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_TSNSR3=1;
SPIM.IP_LEVEL_CLOCK_ENABLE1.CLK40_TSNSR4=1;

SPIM.IP_LEVEL_CLOCK_ENABLE2.CLK40_LDO_DIG=1;
SPIM.IP_LEVEL_CLOCK_ENABLE2.CLK40_LDO_PDC=1;
SPIM.IP_LEVEL_CLOCK_ENABLE2.CLK40_RC_OSC=1;

SPIM.IP_RESET_CONTROL1.RESET_CHIRP=1;
SPIM.IP_RESET_CONTROL1.RESET_ADC1=1;
SPIM.IP_RESET_CONTROL1.RESET_ADC2=1;
SPIM.IP_RESET_CONTROL1.RESET_ADC3=1;
SPIM.IP_RESET_CONTROL1.RESET_ADC4=1;
SPIM.IP_RESET_CONTROL1.RESET_PDC1=1;
SPIM.IP_RESET_CONTROL1.RESET_GLOBAL_BIAS=1;
SPIM.IP_RESET_CONTROL1.RESET_LO_INTERFACE=1;
SPIM.IP_RESET_CONTROL1.RESET_MCGEN=1;
SPIM.IP_RESET_CONTROL1.RESET_RX1=1;
SPIM.IP_RESET_CONTROL1.RESET_RX2=1;
SPIM.IP_RESET_CONTROL1.RESET_RX3=1;
SPIM.IP_RESET_CONTROL1.RESET_RX4=1;
SPIM.IP_RESET_CONTROL1.RESET_TX1=1;
SPIM.IP_RESET_CONTROL1.RESET_TX2=1;
SPIM.IP_RESET_CONTROL1.RESET_TX3=1;
SPIM.IP_RESET_CONTROL1.RESET_TX4=1;
SPIM.IP_RESET_CONTROL1.RESET_RXBIST=1;
SPIM.IP_RESET_CONTROL1.RESET_GLOBAL_LDO=1;
SPIM.IP_RESET_CONTROL1.RESET_ATB=1;
SPIM.IP_RESET_CONTROL1.RESET_ISM=1;
SPIM.IP_RESET_CONTROL1.RESET_TE=1;
SPIM.IP_RESET_CONTROL1.RESET_TSNSR1=1;
SPIM.IP_RESET_CONTROL1.RESET_TSNSR2=1;
SPIM.IP_RESET_CONTROL1.RESET_TSNSR3=1;
SPIM.IP_RESET_CONTROL1.RESET_TSNSR4=1;

SPIM.IP_RESET_CONTROL2.RESET_LDO_DIG=1;
SPIM.IP_RESET_CONTROL2.RESET_LDO_PDC=1;
SPIM.IP_RESET_CONTROL2.RESET_RC_OSC=1;

SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_CHIRP=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_ADC1=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_ADC2=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_ADC3=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_ADC4=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_PDC1=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_GLOBAL_BIAS=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_LO_INTERFACE=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_MCGEN=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_RX1=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_RX2=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_RX3=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_RX4=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_TX1=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_TX2=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_TX3=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_TX4=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_RXBIST=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_GLOBAL_LDO=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_ATB=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_ISM=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_TE=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_TSNSR1=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_TSNSR2=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_TSNSR3=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL1.FN_RESET_TSNSR4=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL2.FN_RESET_LDO_DIG=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL2.FN_RESET_LDO_PDC=1;
SPIM.IP_FUNCTIONAL_RESET_CONTROL2.FN_RESET_RC_OSC=1;

SPIM.TX_FUNC_INT_ENABLE.TX1_PR_CALIB_START_INT_EN=1;
SPIM.TX_FUNC_INT_ENABLE.TX1_PR_CALIB_END_INT_EN=1;
SPIM.TX_FUNC_INT_ENABLE.TX2_PR_CALIB_START_INT_EN=1;
SPIM.TX_FUNC_INT_ENABLE.TX2_PR_CALIB_END_INT_EN=1;
SPIM.TX_FUNC_INT_ENABLE.TX3_PR_CALIB_START_INT_EN=1;
SPIM.TX_FUNC_INT_ENABLE.TX3_PR_CALIB_END_INT_EN=1;
SPIM.TX_FUNC_INT_ENABLE.TX4_PR_CALIB_START_INT_EN=1;
SPIM.TX_FUNC_INT_ENABLE.TX4_PR_CALIB_END_INT_EN=1;

SPIM.MCGEN_FUNC_INT_ENABLE.MCGEN_CALIB_START_INT_EN=1;
SPIM.MCGEN_FUNC_INT_ENABLE.MCGEN_CALIB_END_INT_EN=1;

SPIM.ADPLL_FUNC_INT_ENABLE.ADPLL_LOCK_INT_EN=1;
SPIM.ADPLL_FUNC_INT_ENABLE.ADPLL_DRIFT_COMP_REQ_INT_EN=1;
SPIM.ADPLL_FUNC_INT_ENABLE.ADPLL_DRIFT_COMP_ACTIVE_INT_EN=1;

SPIM.RXBIST_FUNC_INT_ENABLE.RXBIST_START_INT_EN=1;

SPIM.GB_FUNC_INT_ENABLE.GB_OK_FLAG_INT_EN=1;

SPIM.CHIRP_FUNC_INT_ENABLE.CHIRP_AAFC_START_INT_EN=1;
SPIM.CHIRP_FUNC_INT_ENABLE.CHIRP_AAFC_END_INT_EN=1;
SPIM.CHIRP_FUNC_INT_ENABLE.CHIRP_VTUNE_LOW_INT_EN=1;
SPIM.CHIRP_FUNC_INT_ENABLE.CHIRP_VTUNE_HIGH_INT_EN=1;

SPIM.SPIM_CTRL_FUNC_INT_ENABLE.SPIM.SPIM_CTRL_TSFR_DONE_INT_EN=1;

SPIM.ATB_FUNC_INT_ENABLE.ATB_ADC1_START_INT_EN=1;
SPIM.ATB_FUNC_INT_ENABLE.ATB_ADC1_RDY_INT_EN=1;
SPIM.ATB_FUNC_INT_ENABLE.ATB_ADC1_TIMEOUT_INT_EN=1;
SPIM.ATB_FUNC_INT_ENABLE.ATB_ADC2_START_INT_EN=1;
SPIM.ATB_FUNC_INT_ENABLE.ATB_ADC2_RDY_INT_EN=1;
SPIM.ATB_FUNC_INT_ENABLE.ATB_ADC2_TIMEOUT_INT_EN=1;

SPIM.TEMPSENSOR_FUNC_INT_ENABLE.TEMPSENSOR1_MEAS_DONE_INT_EN=1;
SPIM.TEMPSENSOR_FUNC_INT_ENABLE.TEMPSENSOR1_TRIGGER_INT_EN=1;
SPIM.TEMPSENSOR_FUNC_INT_ENABLE.TEMPSENSOR2_MEAS_DONE_INT_EN=1;
SPIM.TEMPSENSOR_FUNC_INT_ENABLE.TEMPSENSOR2_TRIGGER_INT_EN=1;
SPIM.TEMPSENSOR_FUNC_INT_ENABLE.TEMPSENSOR3_MEAS_DONE_INT_EN=1;
SPIM.TEMPSENSOR_FUNC_INT_ENABLE.TEMPSENSOR3_TRIGGER_INT_EN=1;
SPIM.TEMPSENSOR_FUNC_INT_ENABLE.TEMPSENSOR4_MEAS_DONE_INT_EN=1;
SPIM.TEMPSENSOR_FUNC_INT_ENABLE.TEMPSENSOR4_TRIGGER_INT_EN=1;

SPIM.RCOSC_FUNC_INT_ENABLE.RCOSC_CALIB_START_INT_EN=1;
SPIM.RCOSC_FUNC_INT_ENABLE.RCOSC_CALIB_END_INT_EN=1;

SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_TX_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_RX_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_CHIRP_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_MCGEN_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_ADPLL_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_LO_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_SPIM.SPIM_CTRL_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_ISM_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_RXBIST_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_GB_CTRL_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_GLDO_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_ATB_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_TE_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_RCOSC_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_LDO_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_ADC_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_PDC_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_TEMPSENSOR_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_M7_RFEACCESS_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_CALIB_SW_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_RX_BIST_SW_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_TX_BIST_SW_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_BB_BIST_SW_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_M7_RFE_SW_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_REG_CHK_SW_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_GENERIC_SW_ERR_INT_EN=1;
SPIM.MASTER_ERR_WRN_INT_ENABLE.MASTER_ERROR_N_ERR_INT_EN=1;

SPIM.TX_ERR_INT_ENABLE1.SUP_LDO1_OV_0P9V_TX1_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO2_OV_0P9V_TX2_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO3_OV_0P9V_TX3_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO4_OV_0P9V_TX4_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO1_OV_1P1V_TX1_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO2_OV_1P1V_TX2_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO3_OV_1P1V_TX3_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO4_OV_1P1V_TX4_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO1_UV_0P9V_TX1_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO2_UV_0P9V_TX2_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO3_UV_0P9V_TX3_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO4_UV_0P9V_TX4_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO1_UV_1P1V_TX1_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO2_UV_1P1V_TX2_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO3_UV_1P1V_TX3_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.SUP_LDO4_UV_1P1V_TX4_SW_ERR_INT_EN=1;

SPIM.TX_ERR_INT_ENABLE1.BB_TX1_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.BB_TX2_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.BB_TX3_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.BB_TX4_ERR_INT_EN=1;

SPIM.TX_ERR_INT_ENABLE1.PAOUT_RTM_TX1_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.PAOUT_RTM_TX2_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.PAOUT_RTM_TX3_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE1.PAOUT_RTM_TX4_ERR_INT_EN=1;

SPIM.TX_ERR_INT_ENABLE2.REG_CRC_TX1_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.REG_CRC_TX2_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.REG_CRC_TX3_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.REG_CRC_TX4_ERR_INT_EN=1;

SPIM.TX_ERR_INT_ENABLE2.MOSI_CRC_TX1_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.MOSI_CRC_TX2_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.MOSI_CRC_TX3_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.MOSI_CRC_TX4_ERR_INT_EN=1;

SPIM.TX_ERR_INT_ENABLE2.MISO_CRC_TX1_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.MISO_CRC_TX2_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.MISO_CRC_TX3_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.MISO_CRC_TX4_ERR_INT_EN=1;

SPIM.TX_ERR_INT_ENABLE2.PHASE_DIF_TX12_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.PHASE_DIF_TX23_SW_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.PHASE_DIF_TX34_SW_ERR_INT_EN=1;

SPIM.TX_ERR_INT_ENABLE2.WR_SLVERR_TX1_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.WR_SLVERR_TX2_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.WR_SLVERR_TX3_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.WR_SLVERR_TX4_ERR_INT_EN=1;

SPIM.TX_ERR_INT_ENABLE2.RD_SLVERR_TX1_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.RD_SLVERR_TX2_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.RD_SLVERR_TX3_ERR_INT_EN=1;
SPIM.TX_ERR_INT_ENABLE2.RD_SLVERR_TX4_ERR_INT_EN=1;

SPIM.RX_ERR_INT_ENABLE1.SUP_LDO1_I_OV_LPF_RX1_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO2_I_OV_LPF_RX2_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO3_I_OV_LPF_RX3_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO4_I_OV_LPF_RX4_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO5_Q_OV_LPF_RX1_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO6_Q_OV_LPF_RX2_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO7_Q_OV_LPF_RX3_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO8_Q_OV_LPF_RX4_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO1_I_UV_LPF_RX1_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO2_I_UV_LPF_RX2_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO3_I_UV_LPF_RX3_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO4_I_UV_LPF_RX4_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO5_Q_UV_LPF_RX1_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO6_Q_UV_LPF_RX2_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO7_Q_UV_LPF_RX3_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO8_Q_UV_LPF_RX4_SW_ERR_INT_EN=1;

SPIM.RX_ERR_INT_ENABLE1.SUP_LDO1_OV_LNA_RX1_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO2_OV_LNA_RX2_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO3_OV_LNA_RX3_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO4_OV_LNA_RX4_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO1_UV_LNA_RX1_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO2_UV_LNA_RX2_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO3_UV_LNA_RX3_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO4_UV_LNA_RX4_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO1_OV_LOI_RX1_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO2_OV_LOI_RX2_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO3_OV_LOI_RX3_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO4_OV_LOI_RX4_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO1_UV_LOI_RX1_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO2_UV_LOI_RX2_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO3_UV_LOI_RX3_SW_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE1.SUP_LDO4_UV_LOI_RX4_SW_ERR_INT_EN=1;

SPIM.RX_ERR_INT_ENABLE2.BB_RX1_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.BB_RX2_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.BB_RX3_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.BB_RX4_ERR_INT_EN=1;

SPIM.RX_ERR_INT_ENABLE2.RF_I_LOW_RX1_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.RF_I_LOW_RX2_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.RF_I_LOW_RX3_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.RF_I_LOW_RX4_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.RF_Q_LOW_RX1_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.RF_Q_LOW_RX2_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.RF_Q_LOW_RX3_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.RF_Q_LOW_RX4_ERR_INT_EN=1;

SPIM.RX_ERR_INT_ENABLE2.VGA1_SAT_RX1_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.VGA1_SAT_RX2_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.VGA1_SAT_RX3_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.VGA1_SAT_RX4_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.VGA2_SAT_RX1_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.VGA2_SAT_RX2_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.VGA2_SAT_RX3_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE2.VGA2_SAT_RX4_ERR_INT_EN=1;

SPIM.RX_ERR_INT_ENABLE3.REG_CRC_RX1_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.REG_CRC_RX2_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.REG_CRC_RX3_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.REG_CRC_RX4_ERR_INT_EN=1;

SPIM.RX_ERR_INT_ENABLE3.MOSI_CRC_RX1_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.MOSI_CRC_RX2_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.MOSI_CRC_RX3_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.MOSI_CRC_RX4_ERR_INT_EN=1;

SPIM.RX_ERR_INT_ENABLE3.MISO_CRC_RX1_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.MISO_CRC_RX2_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.MISO_CRC_RX3_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.MISO_CRC_RX4_ERR_INT_EN=1;

SPIM.RX_ERR_INT_ENABLE3.WR_SLVERR_RX1_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.WR_SLVERR_RX2_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.WR_SLVERR_RX3_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.WR_SLVERR_RX4_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.RD_SLVERR_RX1_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.RD_SLVERR_RX2_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.RD_SLVERR_RX3_ERR_INT_EN=1;
SPIM.RX_ERR_INT_ENABLE3.RD_SLVERR_RX4_ERR_INT_EN=1;

SPIM.CHIRP_ERR_INT_ENABLE.SUP_LDO1_OV_VCO_1V8_CHIRP_SW_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.SUP_LDO2_OV_VCO_0V9_CHIRP_SW_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.SUP_LDO3_OV_PFDCP_1V8_CHIRP_SW_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.SUP_LDO4_OV_PFDCP_0V9_CHIRP_SW_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.SUP_LDO5_OV_PDIV_0V9_CHIRP_SW_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.SUP_LDO6_OV_DIGCORE_0V9_CHIRP_SW_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.SUP_LDO1_UV_VCO_1V8_CHIRP_SW_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.SUP_LDO2_UV_VCO_0V9_CHIRP_SW_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.SUP_LDO3_UV_PFDCP_1V8_CHIRP_SW_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.SUP_LDO4_UV_PFDCP_0V9_CHIRP_SW_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.SUP_LDO5_UV_PDIV_0V9_CHIRP_SW_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.SUP_LDO6_UV_DIGCORE_0V9_CHIRP_SW_ERR_INT_EN=1;

SPIM.CHIRP_ERR_INT_ENABLE.UNLOCK_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.SD_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.VCO_FREQ_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.AAFC_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.INTERFACE_STUCK_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.REG_CRC_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.MOSI_CRC_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.MISO_CRC_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.VTUNE_LOW_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.VTUNE_HIGH_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.LEVEL_LOW_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.LEVEL_HIGH_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.APB_CONFLICT_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.LI_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.CG_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.WR_SLVERR_CHIRP_ERR_INT_EN=1;
SPIM.CHIRP_ERR_INT_ENABLE.RD_SLVERR_CHIRP_ERR_INT_EN=1;

SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO1_OV_XO_CORE_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO2_OV_XO_OUT_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO3_OV_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO4_OV_DCO_CAPBANK_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO5_OV_DCO_BUFFER_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO6_OV_DIV3_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO7_OV_SAMPLER_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO8_OV_DIGITAL_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO1_UV_XO_CORE_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO2_UV_XO_OUT_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO3_UV_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO4_UV_DCO_CAPBANK_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO5_UV_DCO_BUFFER_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO6_UV_DIV3_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO7_UV_SAMPLER_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.SUP_LDO8_UV_DIGITAL_MCGEN_SW_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.XO_XOCLK_DET_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.XO_CLKIN_DET_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.XO_PLLCLK_DET_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.XO_CHIRP_DET_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.DC_DET_LOW_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.DC_DET_HIGH_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.FEQ40_OV_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.FEQ40_UND_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.GLITCH_POS_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.GLITCH_NEG_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.ADPLL_LOCK_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.ADPLL_DCO_LEVEL_MAX_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.ADPLL_DCO_LEVEL_MIN_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE1.ADPLL_FREQ_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE2.REG_CRC_ADPLL_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE2.MOSI_CRC_ADPLL_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE2.MISO_CRC_ADPLL_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE2.REG_CRC_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE2.MOSI_CRC_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE2.MISO_CRC_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE2.WR_SLVERR_MCGEN_ERR_INT_EN=1;
SPIM.MCGEN_ADPLL_ERR_INT_ENABLE2.RD_SLVERR_MCGEN_ERR_INT_EN=1;


SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.SUP_LDO1_OV_PA_LO_SW_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.SUP_LDO2_OV_LNA_LO_SW_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.SUP_LDO3_OV_LOX4_LO_SW_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.SUP_LDO4_OV_DRIVER_LO_SW_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.SUP_LDO1_UV_PA_LO_SW_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.SUP_LDO2_UV_LNA_LO_SW_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.SUP_LDO3_UV_LOX4_LO_SW_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.SUP_LDO4_UV_DRIVER_LO_SW_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.BB_LOIN_INTERFACE_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.REG_CRC_INTERFACE_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.REG_CRC_SPIM_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.REG_CRC_ISM_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.MOSI_CRC_INTERFACE_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.MISO_CRC_INTERFACE_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.MOSI_TRN_RD_CRC_SPIM_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.MISO_TRN_RD_CRC_SPIM_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.MOSI_TRN_WR_CRC_SPIM_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.MISO_TRN_WR_CRC_SPIM_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.MOSI_CRC_SPIM_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.MISO_CRC_SPIM_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.MOSI_CRC_ISM_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.MISO_CRC_ISM_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.WR_SLVERR_INTERFACE_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.RD_SLVERR_INTERFACE_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.WR_SLVERR_SPIM_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.RD_SLVERR_SPIM_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.WR_SLVERR_ISM_ERR_INT_EN=1;
SPIM.LO_SPIM_ISM_ERR_INT_ENABLE.RD_SLVERR_ISM_ERR_INT_EN=1;


SPIM.RXBIST_ERR_INT_ENABLE.SUP_LDO1_OV_0P9V_RXBIST_SW_ERR_INT_EN=1;
SPIM.RXBIST_ERR_INT_ENABLE.SUP_LDO2_OV_1P1V_RXBIST_SW_ERR_INT_EN=1;
SPIM.RXBIST_ERR_INT_ENABLE.SUP_LDO3_OV_DIG_0P9V_RXBIST_SW_ERR_INT_EN=1;
SPIM.RXBIST_ERR_INT_ENABLE.SUP_LDO1_UV_0P9V_RXBIST_SW_ERR_INT_EN=1;
SPIM.RXBIST_ERR_INT_ENABLE.SUP_LDO2_UV_1P1V_RXBIST_SW_ERR_INT_EN=1;
SPIM.RXBIST_ERR_INT_ENABLE.SUP_LDO3_UV_DIG_0P9V_RXBIST_SW_ERR_INT_EN=1;
SPIM.RXBIST_ERR_INT_ENABLE.REG_CRC_RXBIST_ERR_INT_EN=1;
SPIM.RXBIST_ERR_INT_ENABLE.MOSI_CRC_RXBIST_ERR_INT_EN=1;
SPIM.RXBIST_ERR_INT_ENABLE.MISO_CRC_RXBIST_ERR_INT_EN=1;
SPIM.RXBIST_ERR_INT_ENABLE.WR_SLVERR_RXBIST_ERR_INT_EN=1;
SPIM.RXBIST_ERR_INT_ENABLE.RD_SLVERR_RXBIST_ERR_INT_EN=1;

SPIM.GB_GLDO_ERR_INT_ENABLE.OV_GLD1V4_GLDO_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.OV_GLD1V3_GLDO_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.OV_HLD1V8_GLDO_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.OV_PMC1V8_GLDO_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.UV_GLD1V4_GLDO_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.UV_GLD1V3_GLDO_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.UV_HLD1V8_GLDO_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.UV_PMC1V8_GLDO_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.REG_CRC_GLOBAL_BIAS_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.MOSI_CRC_GLOBAL_BIAS_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.MISO_CRC_GLOBAL_BIAS_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.REG_CRC_GLDO_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.MOSI_CRC_GLDO_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.MISO_CRC_GLDO_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.WR_SLVERR_GLOBAL_BIAS_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.RD_SLVERR_GLOBAL_BIAS_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.WR_SLVERR_GLDO_ERR_INT_EN=1;
SPIM.GB_GLDO_ERR_INT_ENABLE.RD_SLVERR_GLDO_ERR_INT_EN=1;

SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.SUP_LDO1_OV_0V9_ATB_SW_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.SUP_LDO1_OV_1V35_ATB_SW_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.SUP_LDO1_OV_BUFFER_1V_ATB_SW_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.SUP_LDO1_UV_0V9_ATB_SW_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.SUP_LDO1_UV_1V35_ATB_SW_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.SUP_LDO1_UV_BUFFER_1V_ATB_SW_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.SUP_LDO1_OV_RCCAL_SW_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.SUP_LDO1_UV_RCCAL_SW_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.LOCKSTEP_TE_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.TXRX_CNTRL_STUCKAT_TE_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.PR_CAL_TIMEOUT_TX_TE_ERR_INT_EN=1;

SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.REG_CRC_ATB_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.MOSI_CRC_ATB_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.MISO_CRC_ATB_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.REG_CRC_TE_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.MOSI_CRC_TE_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.MISO_CRC_TE_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.REG_CRC_RCOSC_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.MOSI_CRC_RCOSC_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.MISO_CRC_RCOSC_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.WR_SLVERR_ATB_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.RD_SLVERR_ATB_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.APB_CONFLICT_TE_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.WR_SLVERR_TE_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.RD_SLVERR_TE_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.WR_SLVERR_RCOSC_ERR_INT_EN=1;
SPIM.ATB_TE_RCOSC_ERR_INT_ENABLE.RD_SLVERR_RCOSC_ERR_INT_EN=1;

SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.OV_LDO_DIG_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.UV_LDO_DIG_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.SUP_OV_LDO_PDC12_SW_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.SUP_UV_LDO_PDC12_SW_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.SUP_OV_LDO_PDC34_SW_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.SUP_UV_LDO_PDC34_SW_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.REG_CRC_LDO_DIG_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.REG_CRC_LDO_PDC_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.MOSI_CRC_LDO_DIG_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.MOSI_CRC_LDO_PDC_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.MISO_CRC_LDO_DIG_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.MISO_CRC_LDO_PDC_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.WR_SLVERR_LDO_DIG_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.WR_SLVERR_LDO_PDC_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.RD_SLVERR_LDO_DIG_ERR_INT_EN=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_ENABLE.RD_SLVERR_LDO_PDC_ERR_INT_EN=1;

SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_OVL_LF_I_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_OVL_CLK_I_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_OVL_CLK_DIV_I_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_OVL_SHUNTAC_I_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO2_OVL_SHUNTDAC_I_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_OVL_SERIESDAC_I_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_OVL_QUANTISER_I_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_OVL_LF_Q_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_OVL_CLK_Q_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_OVL_CLK_DIV_Q_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_OVL_SHUNTAC_Q_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO2_OVL_SHUNTDAC_Q_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_OVL_SERIESDAC_Q_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_OVL_QUANTISER_Q_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_OVL_DEMUX_SHUNT_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_UDL_LF_I_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_UDL_CLK_I_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_UDL_CLK_DIV_I_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_UDL_SHUNTAC_I_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO2_UDL_SHUNTDAC_I_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_UDL_SERIESDAC_I_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_UDL_QUANTISER_I_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_UDL_LF_Q_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_UDL_CLK_Q_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_UDL_CLK_DIV_Q_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_UDL_SHUNTAC_Q_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO2_UDL_SHUNTDAC_Q_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_UDL_SERIESDAC_Q_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_UDL_QUANTISER_Q_ADC1_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE1.SUP_LDO1_UDL_DEMUX_SHUNT_ADC1_SW_ERR_INT_EN=1;

SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_OVL_LF_I_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_OVL_CLK_I_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_OVL_CLK_DIV_I_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_OVL_SHUNTAC_I_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO2_OVL_SHUNTDAC_I_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_OVL_SERIESDAC_I_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_OVL_QUANTISER_I_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_OVL_LF_Q_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_OVL_CLK_Q_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_OVL_CLK_DIV_Q_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_OVL_SHUNTAC_Q_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO2_OVL_SHUNTDAC_Q_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_OVL_SERIESDAC_Q_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_OVL_QUANTISER_Q_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_OVL_DEMUX_SHUNT_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_UDL_LF_I_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_UDL_CLK_I_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_UDL_CLK_DIV_I_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_UDL_SHUNTAC_I_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO2_UDL_SHUNTDAC_I_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_UDL_SERIESDAC_I_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_UDL_QUANTISER_I_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_UDL_LF_Q_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_UDL_CLK_Q_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_UDL_CLK_DIV_Q_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_UDL_SHUNTAC_Q_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO2_UDL_SHUNTDAC_Q_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_UDL_SERIESDAC_Q_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_UDL_QUANTISER_Q_ADC2_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE2.SUP_LDO1_UDL_DEMUX_SHUNT_ADC2_SW_ERR_INT_EN=1;

SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_OVL_LF_I_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_OVL_CLK_I_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_OVL_CLK_DIV_I_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_OVL_SHUNTAC_I_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO2_OVL_SHUNTDAC_I_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_OVL_SERIESDAC_I_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_OVL_QUANTISER_I_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_OVL_LF_Q_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_OVL_CLK_Q_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_OVL_CLK_DIV_Q_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_OVL_SHUNTAC_Q_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO2_OVL_SHUNTDAC_Q_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_OVL_SERIESDAC_Q_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_OVL_QUANTISER_Q_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_OVL_DEMUX_SHUNT_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_UDL_LF_I_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_UDL_CLK_I_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_UDL_CLK_DIV_I_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_UDL_SHUNTAC_I_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO2_UDL_SHUNTDAC_I_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_UDL_SERIESDAC_I_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_UDL_QUANTISER_I_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_UDL_LF_Q_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_UDL_CLK_Q_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_UDL_CLK_DIV_Q_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_UDL_SHUNTAC_Q_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO2_UDL_SHUNTDAC_Q_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_UDL_SERIESDAC_Q_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_UDL_QUANTISER_Q_ADC3_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE3.SUP_LDO1_UDL_DEMUX_SHUNT_ADC3_SW_ERR_INT_EN=1;

SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_OVL_LF_I_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_OVL_CLK_I_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_OVL_CLK_DIV_I_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_OVL_SHUNTAC_I_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO2_OVL_SHUNTDAC_I_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_OVL_SERIESDAC_I_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_OVL_QUANTISER_I_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_OVL_LF_Q_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_OVL_CLK_Q_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_OVL_CLK_DIV_Q_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_OVL_SHUNTAC_Q_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO2_OVL_SHUNTDAC_Q_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_OVL_SERIESDAC_Q_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_OVL_QUANTISER_Q_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_OVL_DEMUX_SHUNT_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_UDL_LF_I_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_UDL_CLK_I_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_UDL_CLK_DIV_I_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_UDL_SHUNTAC_I_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO2_UDL_SHUNTDAC_I_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_UDL_SERIESDAC_I_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_UDL_QUANTISER_I_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_UDL_LF_Q_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_UDL_CLK_Q_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_UDL_CLK_DIV_Q_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_UDL_SHUNTAC_Q_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO2_UDL_SHUNTDAC_Q_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_UDL_SERIESDAC_Q_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_UDL_QUANTISER_Q_ADC4_SW_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE4.SUP_LDO1_UDL_DEMUX_SHUNT_ADC4_SW_ERR_INT_EN=1;

SPIM.ADC_ERR_INT_ENABLE5.REG_CRC_ADC1_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.REG_CRC_ADC2_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.REG_CRC_ADC3_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.REG_CRC_ADC4_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.MOSI_CRC_ADC1_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.MOSI_CRC_ADC2_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.MOSI_CRC_ADC3_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.MOSI_CRC_ADC4_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.MISO_CRC_ADC1_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.MISO_CRC_ADC2_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.MISO_CRC_ADC3_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.MISO_CRC_ADC4_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.OV_I_ADC1_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.OV_I_ADC2_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.OV_I_ADC3_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.OV_I_ADC4_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.OV_Q_ADC1_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.OV_Q_ADC2_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.OV_Q_ADC3_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.OV_Q_ADC4_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.WR_SLVERR_ADC1_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.WR_SLVERR_ADC2_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.WR_SLVERR_ADC3_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.WR_SLVERR_ADC4_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.RD_SLVERR_ADC1_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.RD_SLVERR_ADC2_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.RD_SLVERR_ADC3_ERR_INT_EN=1;
SPIM.ADC_ERR_INT_ENABLE5.RD_SLVERR_ADC4_ERR_INT_EN=1;

SPIM.PDC_ERR_INT_ENABLE.REG_CRC_PDC1_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.REG_CRC_PDC2_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.REG_CRC_PDC3_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.REG_CRC_PDC4_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.MOSI_CRC_PDC1_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.MOSI_CRC_PDC2_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.MOSI_CRC_PDC3_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.MOSI_CRC_PDC4_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.MISO_CRC_PDC1_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.MISO_CRC_PDC2_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.MISO_CRC_PDC3_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.MISO_CRC_PDC4_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.OV_PDC1_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.OV_PDC2_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.OV_PDC3_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.OV_PDC4_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.WR_SLVERR_PDC1_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.WR_SLVERR_PDC2_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.WR_SLVERR_PDC3_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.WR_SLVERR_PDC4_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.RD_SLVERR_PDC1_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.RD_SLVERR_PDC2_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.RD_SLVERR_PDC3_ERR_INT_EN=1;
SPIM.PDC_ERR_INT_ENABLE.RD_SLVERR_PDC4_ERR_INT_EN=1;



SPIM.TEMPSENSOR_ERR_INT_ENABLE1.OVT_TEMPSENSOR1_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.OVT_TEMPSENSOR2_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.OVT_TEMPSENSOR3_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.OVT_TEMPSENSOR4_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.UDT_TEMPSENSOR1_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.UDT_TEMPSENSOR2_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.UDT_TEMPSENSOR3_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.UDT_TEMPSENSOR4_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.REG_CRC_TEMPSENSOR1_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.REG_CRC_TEMPSENSOR2_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.REG_CRC_TEMPSENSOR3_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.REG_CRC_TEMPSENSOR4_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.MOSI_CRC_TEMPSENSOR1_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.MOSI_CRC_TEMPSENSOR2_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.MOSI_CRC_TEMPSENSOR3_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.MOSI_CRC_TEMPSENSOR4_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.MISO_CRC_TEMPSENSOR1_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.MISO_CRC_TEMPSENSOR2_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.MISO_CRC_TEMPSENSOR3_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.MISO_CRC_TEMPSENSOR4_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.WNT_TEMPSENSOR1_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.WNT_TEMPSENSOR2_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.WNT_TEMPSENSOR3_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE1.WNT_TEMPSENSOR4_ERR_INT_EN=1;

SPIM.TEMPSENSOR_ERR_INT_ENABLE2.WR_SLVERR_TEMPSENSOR1_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE2.WR_SLVERR_TEMPSENSOR2_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE2.WR_SLVERR_TEMPSENSOR3_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE2.WR_SLVERR_TEMPSENSOR4_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE2.RD_SLVERR_TEMPSENSOR1_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE2.RD_SLVERR_TEMPSENSOR2_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE2.RD_SLVERR_TEMPSENSOR3_ERR_INT_EN=1;
SPIM.TEMPSENSOR_ERR_INT_ENABLE2.RD_SLVERR_TEMPSENSOR4_ERR_INT_EN=1;


SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.PACKER_REG_CRC_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.RFE_ACCESS_REG_CRC_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.RFE_ACCESS_EXT_SPI_MOSI_CRC_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.RFE_ACCESS_SPI_MISO_CRC_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.M7_TCM_SRAM_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.ADDR_EDC_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.WDATA_EDC_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.RDATA_EDC_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.XBIC_INTEGRITY_CHECK_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.SW_WDT_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.M7_DEBUG_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.RFE_TEST_MODE_ACTIVE_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.M7_MTR_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.CMU_M7_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.CMU_WDT_SYS_DIV4_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.CMU_PPE_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.CMU_SPI_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.FREQ_ERR_PACKER_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.CSITX_CMD_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.CSITX_PPI_TIMEOUT_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.M7_RFE_LOCKUP_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.M7_FPU_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.M7_INT_MON_0_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.M7_INT_MON_1_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.M7_INT_MON_2_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.M7_INT_MON_3_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.CMU_RFE_SYS_DIV2_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.WR_SLVERR_RFE_ACCESS_ERR_INT_EN=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_ENABLE.RD_SLVERR_RFE_ACCESS_ERR_INT_EN=1;


SPIM.WDT_FTTI_ERR_INT_ENABLE.ISM_FTTI_ERR_INT_EN=1;
SPIM.WDT_FTTI_ERR_INT_ENABLE.ISM_WDT_ERR_INT_EN=1;


SPIM.HEARTBEAT_PULSE_ERR_INT_ENABLE.HEARTBEAT_PULSE_ERR_INT_EN=1;

SPIM.CALIB_SW_ERR_INT_ENABLE.CHIRPPLL_CALIB_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.LOI_CALIB_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.TX_LOX2_CALIB_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.TX_GLDO2_CALIB_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.TX_GAIN_PHASE_CALIB_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.TX_CHAIN_PHASE_CALIB_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.RX_LOX2_CALIB_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.RX_IF_CALIB_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE1_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE2_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE3_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE4_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE5_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE6_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE7_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE8_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE9_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE10_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE11_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE12_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE13_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE14_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE15_SW_ERR_INT_EN=1;
SPIM.CALIB_SW_ERR_INT_ENABLE.CALIB_SPARE16_SW_ERR_INT_EN=1;


SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_PHASE_MISMATCH_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_GAIN_MISMATCH_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_LNA_GAIN_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_LINEARITY_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_NOISE_FLOOR_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE1_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE2_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE3_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE4_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE5_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE6_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE7_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE8_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE9_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE10_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE11_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE12_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE13_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE14_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE15_SW_ERR_INT_EN=1;
SPIM.RX_BIST_SW_ERR_INT_ENABLE.RX_BIST_SPARE16_SW_ERR_INT_EN=1;


SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_PHASE_MISMATCH_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_PHASE_STEP_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE1_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE2_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE3_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE4_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE5_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE6_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE7_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE8_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE9_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE10_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE11_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE12_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE13_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE14_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE15_SW_ERR_INT_EN=1;
SPIM.TX_BIST_SW_ERR_INT_ENABLE.TX_BIST_SPARE16_SW_ERR_INT_EN=1;


SPIM.BB_BIST_SW_ERR_INT_ENABLE.RX_IF_GAIN_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.RX_IF_HPF_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.RX_IF_LPF_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.RX_IQ_MISMATCH_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.ADC_PDC_LINEARITY_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.ADC_PDC_SPUR_DYN_RANGE_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE1_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE2_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE3_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE4_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE5_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE6_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE7_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE8_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE9_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE10_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE11_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE12_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE13_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE14_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE15_SW_ERR_INT_EN=1;
SPIM.BB_BIST_SW_ERR_INT_ENABLE.BB_BIST_SPARE16_SW_ERR_INT_EN=1;

SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_HARD_FAULT_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_MEM_MANAGE_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_BUS_FAULT_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_USEAGE_FAULT_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE1_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE2_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE3_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE4_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE5_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE6_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE7_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE8_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE9_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE10_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE11_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE12_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE13_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE14_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE15_SW_ERR_INT_EN=1;
SPIM.M7_RFE_SW_ERR_INT_ENABLE.M7_RFE_SPARE16_SW_ERR_INT_EN=1;


SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_CRC_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REGISTER_PROG_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE1_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE2_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE3_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE4_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE5_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE6_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE7_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE8_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE9_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE10_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE11_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE12_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE13_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE14_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE15_SW_ERR_INT_EN=1;
SPIM.REG_CHK_SW_ERR_INT_ENABLE.REG_CHK_SPARE16_SW_ERR_INT_EN=1;


SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE1_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE2_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE3_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE4_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE5_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE6_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE7_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE8_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE9_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE10_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE11_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE12_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE13_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE14_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE15_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE16_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE17_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE18_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE19_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE20_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE21_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE22_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE23_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE24_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE25_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE26_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE27_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE28_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE29_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE30_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE31_SW_ERR_INT_EN=1;
SPIM.GENERIC_SW_ERR_INT_ENABLE.GENERIC_SPARE32_SW_ERR_INT_EN=1;


SPIM.SCRATCH_REGISTER1.SCRATCH_CTRL_REGISTER1=1;
SPIM.SCRATCH_REGISTER2.SCRATCH_CTRL_REGISTER2=1;
SPIM.SCRATCH_REGISTER3.SCRATCH_CTRL_REGISTER3=1;
SPIM.SCRATCH_REGISTER4.SCRATCH_CTRL_REGISTER4=1;
SPIM.SCRATCH_REGISTER5.SCRATCH_CTRL_REGISTER5=1;
SPIM.SCRATCH_REGISTER6.SCRATCH_CTRL_REGISTER6=1;
SPIM.SCRATCH_REGISTER7.SCRATCH_CTRL_REGISTER7=1;
SPIM.SCRATCH_REGISTER8.SCRATCH_CTRL_REGISTER8=1;

SPIM.ATB_DELAY_TIMER.atb1_counter=1;
SPIM.ATB_DELAY_TIMER.atb2_counter=1;

SPIM.ATB1_EN_REGISTER.atb1_set=1;
SPIM.ATB1_EN_REGISTER.atb1_en=1;
SPIM.ATB2_EN_REGISTER.atb2_set=1;
SPIM.ATB2_EN_REGISTER.atb2_en=1;


SPIM.ATB1_DECODE_VALUE_REG.atb1_en_tx1=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_tx2=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_tx3=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_tx4=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_rx1=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_rx2=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_rx3=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_rx4=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_chirp=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_mcgen=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_lo_interface=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_rxbist=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_global_ldo=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_global_bias=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_atb=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_rc_osc=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_ldo_dig=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_adc1=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_adc2=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_adc3=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_adc4=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_tempsensor1=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_tempsensor2=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_tempsensor3=1;
SPIM.ATB1_DECODE_VALUE_REG.atb1_en_tempsensor4=1;

SPIM.ATB2_DECODE_VALUE_REG.atb2_en_tx1=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_tx2=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_tx3=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_tx4=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_rx1=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_rx2=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_rx3=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_rx4=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_chirp=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_mcgen=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_lo_interface=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_rxbist=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_global_ldo=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_global_bias=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_atb=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_rc_osc=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_ldo_pdc=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_adc1=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_adc2=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_adc3=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_adc4=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_tempsensor1=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_tempsensor2=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_tempsensor3=1;
SPIM.ATB2_DECODE_VALUE_REG.atb2_en_tempsensor4=1;

SPIM.ATB_DECODE_BYPASS_REG.atb_dec_bypass=1;

SPIM.DEBUG_MUX.MODULE_GROUP_SEL=1;
SPIM.DEBUG_MUX.MODULE_SEL=1;
SPIM.DEBUG_MUX.GROUP_SEL=1;
SPIM.DEBUG_MUX.CRISS_CROSS_SEL=1;


SPIM.TX_FUNC_INT_SET.TX1_PR_CALIB_START_INT_SET=1;
SPIM.TX_FUNC_INT_SET.TX1_PR_CALIB_END_INT_SET=1;
SPIM.TX_FUNC_INT_SET.TX2_PR_CALIB_START_INT_SET=1;
SPIM.TX_FUNC_INT_SET.TX2_PR_CALIB_END_INT_SET=1;
SPIM.TX_FUNC_INT_SET.TX3_PR_CALIB_START_INT_SET=1;
SPIM.TX_FUNC_INT_SET.TX3_PR_CALIB_END_INT_SET=1;
SPIM.TX_FUNC_INT_SET.TX4_PR_CALIB_START_INT_SET=1;
SPIM.TX_FUNC_INT_SET.TX4_PR_CALIB_END_INT_SET=1;

SPIM.MCGEN_FUNC_INT_SET.MCGEN_CALIB_START_INT_SET=1;
SPIM.MCGEN_FUNC_INT_SET.MCGEN_CALIB_END_INT_SET=1;
SPIM.MCGEN_FUNC_INT_SET=1;
SPIM.ADPLL_FUNC_INT_SET.=1;
SPIM.ADPLL_FUNC_INT_SET.ADPLL_LOCK_INT_SET=1;
SPIM.ADPLL_FUNC_INT_SET.ADPLL_DRIFT_COMP_REQ_INT_SET=1;
SPIM.ADPLL_FUNC_INT_SET.ADPLL_DRIFT_COMP_ACTIVE_INT_SET=1;

SPIM.RXBIST_FUNC_INT_SET.RXBIST_START_INT_SET=1;

SPIM.GB_FUNC_INT_SET.GB_OK_FLAG_INT_SET=1;
SPIM.GB_FUNC_INT_SET=1;

SPIM.CHIRP_FUNC_INT_SET.CHIRP_AAFC_START_INT_SET=1;
SPIM.CHIRP_FUNC_INT_SET.CHIRP_AAFC_END_INT_SET=1;
SPIM.CHIRP_FUNC_INT_SET.CHIRP_VTUNE_LOW_INT_SET=1;
SPIM.CHIRP_FUNC_INT_SET.CHIRP_VTUNE_HIGH_INT_SET=1;

SPIM.SPIM_CTRL_FUNC_INT_SET.SPIM.SPIM_CTRL_TSFR_DONE_INT_SET=1;


SPIM.ATB_FUNC_INT_SET.ATB_ADC1_START_INT_SET=1;
SPIM.ATB_FUNC_INT_SET.ATB_ADC1_RDY_INT_SET=1;
SPIM.ATB_FUNC_INT_SET.ATB_ADC1_TIMEOUT_INT_SET=1;
SPIM.ATB_FUNC_INT_SET.ATB_ADC2_START_INT_SET=1;
SPIM.ATB_FUNC_INT_SET.ATB_ADC2_RDY_INT_SET=1;
SPIM.ATB_FUNC_INT_SET.ATB_ADC2_TIMEOUT_INT_SET=1;

SPIM.TEMPSENSOR_FUNC_INT_SET.TEMPSENSOR1_MEAS_DONE_INT_SET=1;
SPIM.TEMPSENSOR_FUNC_INT_SET.TEMPSENSOR1_TRIGGER_INT_SET=1;
SPIM.TEMPSENSOR_FUNC_INT_SET.TEMPSENSOR2_MEAS_DONE_INT_SET=1;
SPIM.TEMPSENSOR_FUNC_INT_SET.TEMPSENSOR2_TRIGGER_INT_SET=1;
SPIM.TEMPSENSOR_FUNC_INT_SET.TEMPSENSOR3_MEAS_DONE_INT_SET=1;
SPIM.TEMPSENSOR_FUNC_INT_SET.TEMPSENSOR3_TRIGGER_INT_SET=1;
SPIM.TEMPSENSOR_FUNC_INT_SET.TEMPSENSOR4_MEAS_DONE_INT_SET=1;
SPIM.TEMPSENSOR_FUNC_INT_SET.TEMPSENSOR4_TRIGGER_INT_SET=1;

SPIM.RCOSC_FUNC_INT_SET.RCOSC_CALIB_START_INT_SET=1;
SPIM.RCOSC_FUNC_INT_SET.RCOSC_CALIB_END_INT_SET=1;


SPIM.MASTER_ERR_WRN_INT_SET.MASTER_TX_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_RX_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_CHIRP_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_MCGEN_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_ADPLL_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_LO_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_SPIM.SPIM_CTRL_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_ISM_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_RXBIST_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_GB_CTRL_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_GLDO_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_ATB_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_TE_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_RCOSC_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_LDO_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_ADC_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_PDC_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_TEMPSENSOR_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_M7_RFEACCESS_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_CALIB_SW_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_RX_BIST_SW_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_TX_BIST_SW_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_BB_BIST_SW_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_M7_RFE_SW_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_REG_CHK_SW_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_GENERIC_SW_ERR_INT_SET=1;
SPIM.MASTER_ERR_WRN_INT_SET.MASTER_ERROR_N_ERR_INT_SET=1;


SPIM.TX_ERR_INT_SET1.SUP_LDO1_OV_0P9V_TX1_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO2_OV_0P9V_TX2_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO3_OV_0P9V_TX3_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO4_OV_0P9V_TX4_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO1_OV_1P1V_TX1_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO2_OV_1P1V_TX2_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO3_OV_1P1V_TX3_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO4_OV_1P1V_TX4_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO1_UV_0P9V_TX1_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO2_UV_0P9V_TX2_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO3_UV_0P9V_TX3_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO4_UV_0P9V_TX4_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO1_UV_1P1V_TX1_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO2_UV_1P1V_TX2_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO3_UV_1P1V_TX3_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.SUP_LDO4_UV_1P1V_TX4_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.BB_TX1_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.BB_TX2_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.BB_TX3_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.BB_TX4_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.PAOUT_RTM_TX1_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.PAOUT_RTM_TX2_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.PAOUT_RTM_TX3_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET1.PAOUT_RTM_TX4_ERR_INT_SET=1;


SPIM.TX_ERR_INT_SET2.REG_CRC_TX1_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.REG_CRC_TX2_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.REG_CRC_TX3_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.REG_CRC_TX4_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.MOSI_CRC_TX1_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.MOSI_CRC_TX2_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.MOSI_CRC_TX3_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.MOSI_CRC_TX4_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.MISO_CRC_TX1_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.MISO_CRC_TX2_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.MISO_CRC_TX3_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.MISO_CRC_TX4_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.PHASE_DIF_TX12_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.PHASE_DIF_TX23_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.PHASE_DIF_TX34_SW_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.WR_SLVERR_TX1_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.WR_SLVERR_TX2_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.WR_SLVERR_TX3_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.WR_SLVERR_TX4_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.RD_SLVERR_TX1_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.RD_SLVERR_TX2_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.RD_SLVERR_TX3_ERR_INT_SET=1;
SPIM.TX_ERR_INT_SET2.RD_SLVERR_TX4_ERR_INT_SET=1;


SPIM.RX_ERR_INT_SET1.SUP_LDO1_I_OV_LPF_RX1_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO2_I_OV_LPF_RX2_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO3_I_OV_LPF_RX3_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO4_I_OV_LPF_RX4_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO5_Q_OV_LPF_RX1_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO6_Q_OV_LPF_RX2_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO7_Q_OV_LPF_RX3_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO8_Q_OV_LPF_RX4_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO1_I_UV_LPF_RX1_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO2_I_UV_LPF_RX2_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO3_I_UV_LPF_RX3_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO4_I_UV_LPF_RX4_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO5_Q_UV_LPF_RX1_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO6_Q_UV_LPF_RX2_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO7_Q_UV_LPF_RX3_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO8_Q_UV_LPF_RX4_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO1_OV_LNA_RX1_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO2_OV_LNA_RX2_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO3_OV_LNA_RX3_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO4_OV_LNA_RX4_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO1_UV_LNA_RX1_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO2_UV_LNA_RX2_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO3_UV_LNA_RX3_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO4_UV_LNA_RX4_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO1_OV_LOI_RX1_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO2_OV_LOI_RX2_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO3_OV_LOI_RX3_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO4_OV_LOI_RX4_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO1_UV_LOI_RX1_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO2_UV_LOI_RX2_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO3_UV_LOI_RX3_SW_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET1.SUP_LDO4_UV_LOI_RX4_SW_ERR_INT_SET=1;

SPIM.RX_ERR_INT_SET2.BB_RX1_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.BB_RX2_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.BB_RX3_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.BB_RX4_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.RF_I_LOW_RX1_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.RF_I_LOW_RX2_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.RF_I_LOW_RX3_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.RF_I_LOW_RX4_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.RF_Q_LOW_RX1_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.RF_Q_LOW_RX2_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.RF_Q_LOW_RX3_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.RF_Q_LOW_RX4_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.VGA1_SAT_RX1_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.VGA1_SAT_RX2_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.VGA1_SAT_RX3_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.VGA1_SAT_RX4_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.VGA2_SAT_RX1_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.VGA2_SAT_RX2_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.VGA2_SAT_RX3_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET2.VGA2_SAT_RX4_ERR_INT_SET=1;


SPIM.RX_ERR_INT_SET3.REG_CRC_RX1_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.REG_CRC_RX2_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.REG_CRC_RX3_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.REG_CRC_RX4_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.MOSI_CRC_RX1_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.MOSI_CRC_RX2_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.MOSI_CRC_RX3_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.MOSI_CRC_RX4_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.MISO_CRC_RX1_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.MISO_CRC_RX2_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.MISO_CRC_RX3_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.MISO_CRC_RX4_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.WR_SLVERR_RX1_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.WR_SLVERR_RX2_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.WR_SLVERR_RX3_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.WR_SLVERR_RX4_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.RD_SLVERR_RX1_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.RD_SLVERR_RX2_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.RD_SLVERR_RX3_ERR_INT_SET=1;
SPIM.RX_ERR_INT_SET3.RD_SLVERR_RX4_ERR_INT_SET=1;


SPIM.CHIRP_ERR_INT_SET.SUP_LDO1_OV_VCO_1V8_CHIRP_SW_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.SUP_LDO2_OV_VCO_0V9_CHIRP_SW_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.SUP_LDO3_OV_PFDCP_1V8_CHIRP_SW_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.SUP_LDO4_OV_PFDCP_0V9_CHIRP_SW_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.SUP_LDO5_OV_PDIV_0V9_CHIRP_SW_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.SUP_LDO6_OV_DIGCORE_0V9_CHIRP_SW_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.SUP_LDO1_UV_VCO_1V8_CHIRP_SW_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.SUP_LDO2_UV_VCO_0V9_CHIRP_SW_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.SUP_LDO3_UV_PFDCP_1V8_CHIRP_SW_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.SUP_LDO4_UV_PFDCP_0V9_CHIRP_SW_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.SUP_LDO5_UV_PDIV_0V9_CHIRP_SW_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.SUP_LDO6_UV_DIGCORE_0V9_CHIRP_SW_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.UNLOCK_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.SD_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.VCO_FREQ_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.AAFC_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.INTERFACE_STUCK_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.REG_CRC_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.MOSI_CRC_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.MISO_CRC_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.VTUNE_LOW_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.VTUNE_HIGH_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.LEVEL_LOW_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.LEVEL_HIGH_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.APB_CONFLICT_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.LI_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.CG_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.WR_SLVERR_CHIRP_ERR_INT_SET=1;
SPIM.CHIRP_ERR_INT_SET.RD_SLVERR_CHIRP_ERR_INT_SET=1;

SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO1_OV_XO_CORE_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO2_OV_XO_OUT_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO3_OV_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO4_OV_DCO_CAPBANK_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO5_OV_DCO_BUFFER_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO6_OV_DIV3_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO7_OV_SAMPLER_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO8_OV_DIGITAL_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO1_UV_XO_CORE_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO2_UV_XO_OUT_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO3_UV_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO4_UV_DCO_CAPBANK_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO5_UV_DCO_BUFFER_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO6_UV_DIV3_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO7_UV_SAMPLER_MCGEN_SW_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.SUP_LDO8_UV_DIGITAL_MCGEN_SW_ERR_INT_SET=1;


SPIM.MCGEN_ADPLL_ERR_INT_SET1.XO_XOCLK_DET_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.XO_CLKIN_DET_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.XO_PLLCLK_DET_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.XO_CHIRP_DET_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.DC_DET_LOW_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.DC_DET_HIGH_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.FEQ40_OV_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.FEQ40_UND_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.GLITCH_POS_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.GLITCH_NEG_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.ADPLL_LOCK_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.ADPLL_DCO_LEVEL_MAX_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.ADPLL_DCO_LEVEL_MIN_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET1.ADPLL_FREQ_MCGEN_ERR_INT_SET=1;


SPIM.MCGEN_ADPLL_ERR_INT_SET2.REG_CRC_ADPLL_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET2.MOSI_CRC_ADPLL_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET2.MISO_CRC_ADPLL_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET2.REG_CRC_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET2.MOSI_CRC_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET2.MISO_CRC_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET2.WR_SLVERR_MCGEN_ERR_INT_SET=1;
SPIM.MCGEN_ADPLL_ERR_INT_SET2.RD_SLVERR_MCGEN_ERR_INT_SET=1;


SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.SUP_LDO1_OV_PA_LO_SW_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.SUP_LDO2_OV_LNA_LO_SW_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.SUP_LDO3_OV_LOX4_LO_SW_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.SUP_LDO4_OV_DRIVER_LO_SW_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.SUP_LDO1_UV_PA_LO_SW_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.SUP_LDO2_UV_LNA_LO_SW_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.SUP_LDO3_UV_LOX4_LO_SW_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.SUP_LDO4_UV_DRIVER_LO_SW_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.BB_LOIN_INTERFACE_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.REG_CRC_INTERFACE_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.REG_CRC_SPIM_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.REG_CRC_ISM_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.MOSI_CRC_INTERFACE_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.MISO_CRC_INTERFACE_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.MOSI_TRN_RD_CRC_SPIM_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.MISO_TRN_RD_CRC_SPIM_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.MOSI_TRN_WR_CRC_SPIM_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.MISO_TRN_WR_CRC_SPIM_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.MOSI_CRC_SPIM_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.MISO_CRC_SPIM_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.MOSI_CRC_ISM_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.MISO_CRC_ISM_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.WR_SLVERR_INTERFACE_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.RD_SLVERR_INTERFACE_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.WR_SLVERR_SPIM_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.RD_SLVERR_SPIM_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.WR_SLVERR_ISM_ERR_INT_SET=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_SET.RD_SLVERR_ISM_ERR_INT_SET=1;






SPIM.RXBIST_ERR_INT_SET.SUP_LDO1_OV_0P9V_RXBIST_SW_ERR_INT_SET=1;
SPIM.RXBIST_ERR_INT_SET.SUP_LDO2_OV_1P1V_RXBIST_SW_ERR_INT_SET=1;
SPIM.RXBIST_ERR_INT_SET.SUP_LDO3_OV_DIG_0P9V_RXBIST_SW_ERR_INT_SET=1;
SPIM.RXBIST_ERR_INT_SET.SUP_LDO1_UV_0P9V_RXBIST_SW_ERR_INT_SET=1;
SPIM.RXBIST_ERR_INT_SET.SUP_LDO2_UV_1P1V_RXBIST_SW_ERR_INT_SET=1;
SPIM.RXBIST_ERR_INT_SET.SUP_LDO3_UV_DIG_0P9V_RXBIST_SW_ERR_INT_SET=1;
SPIM.RXBIST_ERR_INT_SET.REG_CRC_RXBIST_ERR_INT_SET=1;
SPIM.RXBIST_ERR_INT_SET.MOSI_CRC_RXBIST_ERR_INT_SET=1;
SPIM.RXBIST_ERR_INT_SET.MISO_CRC_RXBIST_ERR_INT_SET=1;
SPIM.RXBIST_ERR_INT_SET.WR_SLVERR_RXBIST_ERR_INT_SET=1;
SPIM.RXBIST_ERR_INT_SET.RD_SLVERR_RXBIST_ERR_INT_SET=1;


SPIM.GB_GLDO_ERR_INT_SET.OV_GLD1V4_GLDO_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.OV_GLD1V3_GLDO_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.OV_HLD1V8_GLDO_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.OV_PMC1V8_GLDO_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.UV_GLD1V4_GLDO_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.UV_GLD1V3_GLDO_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.UV_HLD1V8_GLDO_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.UV_PMC1V8_GLDO_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.REG_CRC_GLOBAL_BIAS_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.MOSI_CRC_GLOBAL_BIAS_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.MISO_CRC_GLOBAL_BIAS_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.REG_CRC_GLDO_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.MOSI_CRC_GLDO_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.MISO_CRC_GLDO_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.WR_SLVERR_GLOBAL_BIAS_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.RD_SLVERR_GLOBAL_BIAS_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.WR_SLVERR_GLDO_ERR_INT_SET=1;
SPIM.GB_GLDO_ERR_INT_SET.RD_SLVERR_GLDO_ERR_INT_SET=1;


SPIM.ATB_TE_RCOSC_ERR_INT_SET.SUP_LDO1_OV_0V9_ATB_SW_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.SUP_LDO1_OV_1V35_ATB_SW_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.SUP_LDO1_OV_BUFFER_1V_ATB_SW_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.SUP_LDO1_UV_0V9_ATB_SW_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.SUP_LDO1_UV_1V35_ATB_SW_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.SUP_LDO1_UV_BUFFER_1V_ATB_SW_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.SUP_LDO1_OV_RCCAL_SW_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.SUP_LDO1_UV_RCCAL_SW_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.LOCKSTEP_TE_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.TXRX_CNTRL_STUCKAT_TE_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.PR_CAL_TIMEOUT_TX_TE_ERR_INT_SET=1;

SPIM.ATB_TE_RCOSC_ERR_INT_SET.REG_CRC_ATB_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.MOSI_CRC_ATB_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.MISO_CRC_ATB_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.REG_CRC_TE_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.MOSI_CRC_TE_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.MISO_CRC_TE_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.REG_CRC_RCOSC_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.MOSI_CRC_RCOSC_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.MISO_CRC_RCOSC_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.WR_SLVERR_ATB_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.RD_SLVERR_ATB_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.APB_CONFLICT_TE_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.WR_SLVERR_TE_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.RD_SLVERR_TE_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.WR_SLVERR_RCOSC_ERR_INT_SET=1;
SPIM.ATB_TE_RCOSC_ERR_INT_SET.RD_SLVERR_RCOSC_ERR_INT_SET=1;

SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.OV_LDO_DIG_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.UV_LDO_DIG_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.SUP_OV_LDO_PDC12_SW_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.SUP_UV_LDO_PDC12_SW_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.SUP_OV_LDO_PDC34_SW_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.SUP_UV_LDO_PDC34_SW_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.REG_CRC_LDO_DIG_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.REG_CRC_LDO_PDC_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.MOSI_CRC_LDO_DIG_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.MOSI_CRC_LDO_PDC_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.MISO_CRC_LDO_DIG_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.MISO_CRC_LDO_PDC_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.WR_SLVERR_LDO_DIG_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.WR_SLVERR_LDO_PDC_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.RD_SLVERR_LDO_DIG_ERR_INT_SET=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_SET.RD_SLVERR_LDO_PDC_ERR_INT_SET=1;


SPIM.ADC_ERR_INT_SET1.SUP_LDO1_OVL_LF_I_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_OVL_CLK_I_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_OVL_CLK_DIV_I_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_OVL_SHUNTAC_I_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO2_OVL_SHUNTDAC_I_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_OVL_SERIESDAC_I_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_OVL_QUANTISER_I_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_OVL_LF_Q_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_OVL_CLK_Q_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_OVL_CLK_DIV_Q_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_OVL_SHUNTAC_Q_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO2_OVL_SHUNTDAC_Q_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_OVL_SERIESDAC_Q_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_OVL_QUANTISER_Q_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_OVL_DEMUX_SHUNT_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_UDL_LF_I_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_UDL_CLK_I_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_UDL_CLK_DIV_I_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_UDL_SHUNTAC_I_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO2_UDL_SHUNTDAC_I_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_UDL_SERIESDAC_I_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_UDL_QUANTISER_I_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_UDL_LF_Q_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_UDL_CLK_Q_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_UDL_CLK_DIV_Q_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_UDL_SHUNTAC_Q_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO2_UDL_SHUNTDAC_Q_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_UDL_SERIESDAC_Q_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_UDL_QUANTISER_Q_ADC1_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET1.SUP_LDO1_UDL_DEMUX_SHUNT_ADC1_SW_ERR_INT_SET=1;


SPIM.ADC_ERR_INT_SET2.SUP_LDO1_OVL_LF_I_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_OVL_CLK_I_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_OVL_CLK_DIV_I_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_OVL_SHUNTAC_I_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO2_OVL_SHUNTDAC_I_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_OVL_SERIESDAC_I_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_OVL_QUANTISER_I_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_OVL_LF_Q_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_OVL_CLK_Q_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_OVL_CLK_DIV_Q_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_OVL_SHUNTAC_Q_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO2_OVL_SHUNTDAC_Q_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_OVL_SERIESDAC_Q_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_OVL_QUANTISER_Q_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_OVL_DEMUX_SHUNT_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_UDL_LF_I_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_UDL_CLK_I_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_UDL_CLK_DIV_I_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_UDL_SHUNTAC_I_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO2_UDL_SHUNTDAC_I_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_UDL_SERIESDAC_I_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_UDL_QUANTISER_I_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_UDL_LF_Q_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_UDL_CLK_Q_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_UDL_CLK_DIV_Q_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_UDL_SHUNTAC_Q_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO2_UDL_SHUNTDAC_Q_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_UDL_SERIESDAC_Q_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_UDL_QUANTISER_Q_ADC2_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET2.SUP_LDO1_UDL_DEMUX_SHUNT_ADC2_SW_ERR_INT_SET=1;


SPIM.ADC_ERR_INT_SET3.SUP_LDO1_OVL_LF_I_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_OVL_CLK_I_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_OVL_CLK_DIV_I_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_OVL_SHUNTAC_I_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO2_OVL_SHUNTDAC_I_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_OVL_SERIESDAC_I_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_OVL_QUANTISER_I_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_OVL_LF_Q_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_OVL_CLK_Q_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_OVL_CLK_DIV_Q_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_OVL_SHUNTAC_Q_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO2_OVL_SHUNTDAC_Q_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_OVL_SERIESDAC_Q_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_OVL_QUANTISER_Q_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_OVL_DEMUX_SHUNT_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_UDL_LF_I_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_UDL_CLK_I_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_UDL_CLK_DIV_I_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_UDL_SHUNTAC_I_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO2_UDL_SHUNTDAC_I_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_UDL_SERIESDAC_I_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_UDL_QUANTISER_I_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_UDL_LF_Q_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_UDL_CLK_Q_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_UDL_CLK_DIV_Q_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_UDL_SHUNTAC_Q_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO2_UDL_SHUNTDAC_Q_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_UDL_SERIESDAC_Q_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_UDL_QUANTISER_Q_ADC3_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET3.SUP_LDO1_UDL_DEMUX_SHUNT_ADC3_SW_ERR_INT_SET=1;


SPIM.ADC_ERR_INT_SET4.SUP_LDO1_OVL_LF_I_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_OVL_CLK_I_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_OVL_CLK_DIV_I_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_OVL_SHUNTAC_I_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO2_OVL_SHUNTDAC_I_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_OVL_SERIESDAC_I_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_OVL_QUANTISER_I_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_OVL_LF_Q_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_OVL_CLK_Q_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_OVL_CLK_DIV_Q_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_OVL_SHUNTAC_Q_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO2_OVL_SHUNTDAC_Q_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_OVL_SERIESDAC_Q_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_OVL_QUANTISER_Q_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_OVL_DEMUX_SHUNT_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_UDL_LF_I_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_UDL_CLK_I_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_UDL_CLK_DIV_I_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_UDL_SHUNTAC_I_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO2_UDL_SHUNTDAC_I_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_UDL_SERIESDAC_I_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_UDL_QUANTISER_I_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_UDL_LF_Q_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_UDL_CLK_Q_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_UDL_CLK_DIV_Q_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_UDL_SHUNTAC_Q_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO2_UDL_SHUNTDAC_Q_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_UDL_SERIESDAC_Q_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_UDL_QUANTISER_Q_ADC4_SW_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET4.SUP_LDO1_UDL_DEMUX_SHUNT_ADC4_SW_ERR_INT_SET=1;


SPIM.ADC_ERR_INT_SET5.REG_CRC_ADC1_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.REG_CRC_ADC2_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.REG_CRC_ADC3_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.REG_CRC_ADC4_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.MOSI_CRC_ADC1_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.MOSI_CRC_ADC2_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.MOSI_CRC_ADC3_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.MOSI_CRC_ADC4_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.MISO_CRC_ADC1_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.MISO_CRC_ADC2_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.MISO_CRC_ADC3_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.MISO_CRC_ADC4_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.OV_I_ADC1_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.OV_I_ADC2_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.OV_I_ADC3_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.OV_I_ADC4_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.OV_Q_ADC1_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.OV_Q_ADC2_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.OV_Q_ADC3_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.OV_Q_ADC4_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.WR_SLVERR_ADC1_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.WR_SLVERR_ADC2_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.WR_SLVERR_ADC3_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.WR_SLVERR_ADC4_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.RD_SLVERR_ADC1_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.RD_SLVERR_ADC2_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.RD_SLVERR_ADC3_ERR_INT_SET=1;
SPIM.ADC_ERR_INT_SET5.RD_SLVERR_ADC4_ERR_INT_SET=1;


SPIM.PDC_ERR_INT_SET.REG_CRC_PDC1_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.REG_CRC_PDC2_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.REG_CRC_PDC3_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.REG_CRC_PDC4_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.MOSI_CRC_PDC1_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.MOSI_CRC_PDC2_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.MOSI_CRC_PDC3_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.MOSI_CRC_PDC4_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.MISO_CRC_PDC1_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.MISO_CRC_PDC2_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.MISO_CRC_PDC3_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.MISO_CRC_PDC4_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.OV_PDC1_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.OV_PDC2_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.OV_PDC3_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.OV_PDC4_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.WR_SLVERR_PDC1_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.WR_SLVERR_PDC2_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.WR_SLVERR_PDC3_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.WR_SLVERR_PDC4_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.RD_SLVERR_PDC1_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.RD_SLVERR_PDC2_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.RD_SLVERR_PDC3_ERR_INT_SET=1;
SPIM.PDC_ERR_INT_SET.RD_SLVERR_PDC4_ERR_INT_SET=1;



SPIM.TEMPSENSOR_ERR_INT_SET1.OVT_TEMPSENSOR1_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.OVT_TEMPSENSOR2_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.OVT_TEMPSENSOR3_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.OVT_TEMPSENSOR4_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.UDT_TEMPSENSOR1_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.UDT_TEMPSENSOR2_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.UDT_TEMPSENSOR3_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.UDT_TEMPSENSOR4_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.REG_CRC_TEMPSENSOR1_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.REG_CRC_TEMPSENSOR2_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.REG_CRC_TEMPSENSOR3_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.REG_CRC_TEMPSENSOR4_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.MOSI_CRC_TEMPSENSOR1_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.MOSI_CRC_TEMPSENSOR2_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.MOSI_CRC_TEMPSENSOR3_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.MOSI_CRC_TEMPSENSOR4_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.MISO_CRC_TEMPSENSOR1_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.MISO_CRC_TEMPSENSOR2_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.MISO_CRC_TEMPSENSOR3_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.MISO_CRC_TEMPSENSOR4_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.WNT_TEMPSENSOR1_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.WNT_TEMPSENSOR2_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.WNT_TEMPSENSOR3_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET1.WNT_TEMPSENSOR4_ERR_INT_SET=1;

SPIM.TEMPSENSOR_ERR_INT_SET2.WR_SLVERR_TEMPSENSOR1_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET2.WR_SLVERR_TEMPSENSOR2_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET2.WR_SLVERR_TEMPSENSOR3_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET2.WR_SLVERR_TEMPSENSOR4_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET2.RD_SLVERR_TEMPSENSOR1_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET2.RD_SLVERR_TEMPSENSOR2_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET2.RD_SLVERR_TEMPSENSOR3_ERR_INT_SET=1;
SPIM.TEMPSENSOR_ERR_INT_SET2.RD_SLVERR_TEMPSENSOR4_ERR_INT_SET=1;


SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.PACKER_REG_CRC_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.RFE_ACCESS_REG_CRC_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.RFE_ACCESS_EXT_SPI_MOSI_CRC_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.RFE_ACCESS_SPI_MISO_CRC_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.M7_TCM_SRAM_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.ADDR_EDC_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.WDATA_EDC_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.RDATA_EDC_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.XBIC_INTEGRITY_CHECK_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.SW_WDT_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.M7_DEBUG_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.RFE_TEST_MODE_ACTIVE_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.M7_MTR_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.CMU_M7_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.CMU_WDT_SYS_DIV4_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.CMU_PPE_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.CMU_SPI_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.FREQ_ERR_PACKER_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.CSITX_CMD_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.CSITX_PPI_TIMEOUT_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.M7_RFE_LOCKUP_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.M7_FPU_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.M7_INT_MON_0_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.M7_INT_MON_1_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.M7_INT_MON_2_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.M7_INT_MON_3_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.CMU_RFE_SYS_DIV2_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.WR_SLVERR_RFE_ACCESS_ERR_INT_SET=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_SET.RD_SLVERR_RFE_ACCESS_ERR_INT_SET=1;

SPIM.WDT_FTTI_ERR_INT_SET.ISM_FTTI_ERR_INT_SET=1;
SPIM.WDT_FTTI_ERR_INT_SET.ISM_WDT_ERR_INT_SET=1;

SPIM.HEARTBEAT_PULSE_ERR_INT_SET.HEARTBEAT_PULSE_ERR_INT_SET=1;

SPIM.CALIB_SW_ERR_INT_SET.CHIRPPLL_CALIB_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.LOI_CALIB_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.TX_LOX2_CALIB_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.TX_GLDO2_CALIB_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.TX_GAIN_PHASE_CALIB_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.TX_CHAIN_PHASE_CALIB_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.RX_LOX2_CALIB_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.RX_IF_CALIB_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE1_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE2_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE3_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE4_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE5_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE6_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE7_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE8_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE9_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE10_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE11_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE12_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE13_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE14_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE15_SW_ERR_INT_SET=1;
SPIM.CALIB_SW_ERR_INT_SET.CALIB_SPARE16_SW_ERR_INT_SET=1;


SPIM.RX_BIST_SW_ERR_INT_SET.RX_PHASE_MISMATCH_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_GAIN_MISMATCH_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_LNA_GAIN_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_LINEARITY_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_NOISE_FLOOR_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE1_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE2_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE3_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE4_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE5_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE6_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE7_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE8_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE9_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE10_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE11_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE12_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE13_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE14_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE15_SW_ERR_INT_SET=1;
SPIM.RX_BIST_SW_ERR_INT_SET.RX_BIST_SPARE16_SW_ERR_INT_SET=1;

SPIM.TX_BIST_SW_ERR_INT_SET.TX_PHASE_MISMATCH_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_PHASE_STEP_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE1_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE2_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE3_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE4_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE5_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE6_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE7_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE8_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE9_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE10_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE11_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE12_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE13_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE14_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE15_SW_ERR_INT_SET=1;
SPIM.TX_BIST_SW_ERR_INT_SET.TX_BIST_SPARE16_SW_ERR_INT_SET=1;

SPIM.BB_BIST_SW_ERR_INT_SET.RX_IF_GAIN_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.RX_IF_HPF_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.RX_IF_LPF_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.RX_IQ_MISMATCH_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.ADC_PDC_LINEARITY_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.ADC_PDC_SPUR_DYN_RANGE_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE1_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE2_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE3_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE4_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE5_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE6_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE7_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE8_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE9_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE10_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE11_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE12_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE13_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE14_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE15_SW_ERR_INT_SET=1;
SPIM.BB_BIST_SW_ERR_INT_SET.BB_BIST_SPARE16_SW_ERR_INT_SET=1;

SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_HARD_FAULT_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_MEM_MANAGE_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_BUS_FAULT_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_USEAGE_FAULT_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE1_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE2_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE3_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE4_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE5_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE6_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE7_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE8_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE9_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE10_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE11_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE12_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE13_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE14_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE15_SW_ERR_INT_SET=1;
SPIM.M7_RFE_SW_ERR_INT_SET.M7_RFE_SPARE16_SW_ERR_INT_SET=1;


SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_CRC_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REGISTER_PROG_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE1_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE2_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE3_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE4_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE5_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE6_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE7_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE8_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE9_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE10_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE11_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE12_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE13_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE14_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE15_SW_ERR_INT_SET=1;
SPIM.REG_CHK_SW_ERR_INT_SET.REG_CHK_SPARE16_SW_ERR_INT_SET=1;


SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE1_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE2_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE3_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE4_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE5_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE6_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE7_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE8_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE9_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE10_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE11_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE12_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE13_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE14_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE15_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE16_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE17_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE18_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE19_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE20_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE21_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE22_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE23_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE24_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE25_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE26_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE27_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE28_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE29_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE30_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE31_SW_ERR_INT_SET=1;
SPIM.GENERIC_SW_ERR_INT_SET.GENERIC_SPARE32_SW_ERR_INT_SET=1;

SPIM.TX_FUNC_INT_CLR.TX1_PR_CALIB_START_INT_CLR=1;
SPIM.TX_FUNC_INT_CLR.TX1_PR_CALIB_END_INT_CLR=1;
SPIM.TX_FUNC_INT_CLR.TX2_PR_CALIB_START_INT_CLR=1;
SPIM.TX_FUNC_INT_CLR.TX2_PR_CALIB_END_INT_CLR=1;
SPIM.TX_FUNC_INT_CLR.TX3_PR_CALIB_START_INT_CLR=1;
SPIM.TX_FUNC_INT_CLR.TX3_PR_CALIB_END_INT_CLR=1;
SPIM.TX_FUNC_INT_CLR.TX4_PR_CALIB_START_INT_CLR=1;
SPIM.TX_FUNC_INT_CLR.TX4_PR_CALIB_END_INT_CLR=1;

SPIM.MCGEN_FUNC_INT_CLR.MCGEN_CALIB_START_INT_CLR=1;
SPIM.MCGEN_FUNC_INT_CLR.MCGEN_CALIB_END_INT_CLR=1;


SPIM.ADPLL_FUNC_INT_CLR.ADPLL_LOCK_INT_CLR=1;
SPIM.ADPLL_FUNC_INT_CLR.ADPLL_DRIFT_COMP_REQ_INT_CLR=1;
SPIM.ADPLL_FUNC_INT_CLR.ADPLL_DRIFT_COMP_ACTIVE_INT_CLR=1;

SPIM.RXBIST_FUNC_INT_CLR.RXBIST_START_INT_CLR=1;

SPIM.GB_FUNC_INT_CLR.GB_OK_FLAG_INT_CLR=1;


SPIM.CHIRP_FUNC_INT_CLR.CHIRP_AAFC_START_INT_CLR=1;
SPIM.CHIRP_FUNC_INT_CLR.CHIRP_AAFC_END_INT_CLR=1;
SPIM.CHIRP_FUNC_INT_CLR.CHIRP_VTUNE_LOW_INT_CLR=1;
SPIM.CHIRP_FUNC_INT_CLR.CHIRP_VTUNE_HIGH_INT_CLR=1;

SPIM.SPIM_CTRL_FUNC_INT_CLR.SPIM.SPIM_CTRL_TSFR_DONE_INT_CLR=1;


SPIM.ATB_FUNC_INT_CLR.ATB_ADC1_START_INT_CLR=1;
SPIM.ATB_FUNC_INT_CLR.ATB_ADC1_RDY_INT_CLR=1;
SPIM.ATB_FUNC_INT_CLR.ATB_ADC1_TIMEOUT_INT_CLR=1;
SPIM.ATB_FUNC_INT_CLR.ATB_ADC2_START_INT_CLR=1;
SPIM.ATB_FUNC_INT_CLR.ATB_ADC2_RDY_INT_CLR=1;
SPIM.ATB_FUNC_INT_CLR.ATB_ADC2_TIMEOUT_INT_CLR=1;

SPIM.TEMPSENSOR_FUNC_INT_CLR.TEMPSENSOR1_MEAS_DONE_INT_CLR=1;
SPIM.TEMPSENSOR_FUNC_INT_CLR.TEMPSENSOR1_TRIGGER_INT_CLR=1;
SPIM.TEMPSENSOR_FUNC_INT_CLR.TEMPSENSOR2_MEAS_DONE_INT_CLR=1;
SPIM.TEMPSENSOR_FUNC_INT_CLR.TEMPSENSOR2_TRIGGER_INT_CLR=1;
SPIM.TEMPSENSOR_FUNC_INT_CLR.TEMPSENSOR3_MEAS_DONE_INT_CLR=1;
SPIM.TEMPSENSOR_FUNC_INT_CLR.TEMPSENSOR3_TRIGGER_INT_CLR=1;
SPIM.TEMPSENSOR_FUNC_INT_CLR.TEMPSENSOR4_MEAS_DONE_INT_CLR=1;
SPIM.TEMPSENSOR_FUNC_INT_CLR.TEMPSENSOR4_TRIGGER_INT_CLR=1;


SPIM.RCOSC_FUNC_INT_CLR.RCOSC_CALIB_START_INT_CLR=1;
SPIM.RCOSC_FUNC_INT_CLR.RCOSC_CALIB_END_INT_CLR=1;

SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_TX_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_RX_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_CHIRP_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_MCGEN_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_ADPLL_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_LO_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_SPIM.SPIM_CTRL_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_ISM_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_RXBIST_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_GB_CTRL_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_GLDO_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_ATB_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_TE_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_RCOSC_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_LDO_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_ADC_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_PDC_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_TEMPSENSOR_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_M7_RFEACCESS_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_CALIB_SW_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_RX_BIST_SW_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_TX_BIST_SW_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_BB_BIST_SW_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_M7_RFE_SW_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_REG_CHK_SW_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_GENERIC_SW_ERR_INT_CLR=1;
SPIM.MASTER_ERR_WRN_INT_CLR.MASTER_ERROR_N_ERR_INT_CLR=1;


SPIM.TX_ERR_INT_CLR1.SUP_LDO1_OV_0P9V_TX1_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO2_OV_0P9V_TX2_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO3_OV_0P9V_TX3_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO4_OV_0P9V_TX4_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO1_OV_1P1V_TX1_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO2_OV_1P1V_TX2_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO3_OV_1P1V_TX3_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO4_OV_1P1V_TX4_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO1_UV_0P9V_TX1_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO2_UV_0P9V_TX2_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO3_UV_0P9V_TX3_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO4_UV_0P9V_TX4_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO1_UV_1P1V_TX1_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO2_UV_1P1V_TX2_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO3_UV_1P1V_TX3_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.SUP_LDO4_UV_1P1V_TX4_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.BB_TX1_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.BB_TX2_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.BB_TX3_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.BB_TX4_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.PAOUT_RTM_TX1_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.PAOUT_RTM_TX2_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.PAOUT_RTM_TX3_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR1.PAOUT_RTM_TX4_ERR_INT_CLR=1;


SPIM.TX_ERR_INT_CLR2.REG_CRC_TX1_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.REG_CRC_TX2_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.REG_CRC_TX3_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.REG_CRC_TX4_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.MOSI_CRC_TX1_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.MOSI_CRC_TX2_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.MOSI_CRC_TX3_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.MOSI_CRC_TX4_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.MISO_CRC_TX1_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.MISO_CRC_TX2_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.MISO_CRC_TX3_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.MISO_CRC_TX4_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.PHASE_DIF_TX12_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.PHASE_DIF_TX23_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.PHASE_DIF_TX34_SW_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.WR_SLVERR_TX1_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.WR_SLVERR_TX2_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.WR_SLVERR_TX3_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.WR_SLVERR_TX4_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.RD_SLVERR_TX1_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.RD_SLVERR_TX2_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.RD_SLVERR_TX3_ERR_INT_CLR=1;
SPIM.TX_ERR_INT_CLR2.RD_SLVERR_TX4_ERR_INT_CLR=1;


SPIM.RX_ERR_INT_CLR1.SUP_LDO1_I_OV_LPF_RX1_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO2_I_OV_LPF_RX2_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO3_I_OV_LPF_RX3_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO4_I_OV_LPF_RX4_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO5_Q_OV_LPF_RX1_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO6_Q_OV_LPF_RX2_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO7_Q_OV_LPF_RX3_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO8_Q_OV_LPF_RX4_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO1_I_UV_LPF_RX1_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO2_I_UV_LPF_RX2_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO3_I_UV_LPF_RX3_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO4_I_UV_LPF_RX4_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO5_Q_UV_LPF_RX1_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO6_Q_UV_LPF_RX2_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO7_Q_UV_LPF_RX3_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO8_Q_UV_LPF_RX4_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO1_OV_LNA_RX1_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO2_OV_LNA_RX2_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO3_OV_LNA_RX3_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO4_OV_LNA_RX4_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO1_UV_LNA_RX1_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO2_UV_LNA_RX2_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO3_UV_LNA_RX3_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO4_UV_LNA_RX4_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO1_OV_LOI_RX1_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO2_OV_LOI_RX2_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO3_OV_LOI_RX3_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO4_OV_LOI_RX4_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO1_UV_LOI_RX1_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO2_UV_LOI_RX2_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO3_UV_LOI_RX3_SW_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR1.SUP_LDO4_UV_LOI_RX4_SW_ERR_INT_CLR=1;

SPIM.RX_ERR_INT_CLR2.BB_RX1_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.BB_RX2_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.BB_RX3_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.BB_RX4_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.RF_I_LOW_RX1_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.RF_I_LOW_RX2_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.RF_I_LOW_RX3_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.RF_I_LOW_RX4_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.RF_Q_LOW_RX1_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.RF_Q_LOW_RX2_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.RF_Q_LOW_RX3_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.RF_Q_LOW_RX4_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.VGA1_SAT_RX1_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.VGA1_SAT_RX2_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.VGA1_SAT_RX3_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.VGA1_SAT_RX4_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.VGA2_SAT_RX1_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.VGA2_SAT_RX2_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.VGA2_SAT_RX3_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR2.VGA2_SAT_RX4_ERR_INT_CLR=1;


SPIM.RX_ERR_INT_CLR3.REG_CRC_RX1_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.REG_CRC_RX2_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.REG_CRC_RX3_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.REG_CRC_RX4_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.MOSI_CRC_RX1_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.MOSI_CRC_RX2_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.MOSI_CRC_RX3_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.MOSI_CRC_RX4_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.MISO_CRC_RX1_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.MISO_CRC_RX2_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.MISO_CRC_RX3_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.MISO_CRC_RX4_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.WR_SLVERR_RX1_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.WR_SLVERR_RX2_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.WR_SLVERR_RX3_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.WR_SLVERR_RX4_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.RD_SLVERR_RX1_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.RD_SLVERR_RX2_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.RD_SLVERR_RX3_ERR_INT_CLR=1;
SPIM.RX_ERR_INT_CLR3.RD_SLVERR_RX4_ERR_INT_CLR=1;


SPIM.CHIRP_ERR_INT_CLR.SUP_LDO1_OV_VCO_1V8_CHIRP_SW_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.SUP_LDO2_OV_VCO_0V9_CHIRP_SW_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.SUP_LDO3_OV_PFDCP_1V8_CHIRP_SW_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.SUP_LDO4_OV_PFDCP_0V9_CHIRP_SW_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.SUP_LDO5_OV_PDIV_0V9_CHIRP_SW_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.SUP_LDO6_OV_DIGCORE_0V9_CHIRP_SW_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.SUP_LDO1_UV_VCO_1V8_CHIRP_SW_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.SUP_LDO2_UV_VCO_0V9_CHIRP_SW_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.SUP_LDO3_UV_PFDCP_1V8_CHIRP_SW_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.SUP_LDO4_UV_PFDCP_0V9_CHIRP_SW_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.SUP_LDO5_UV_PDIV_0V9_CHIRP_SW_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.SUP_LDO6_UV_DIGCORE_0V9_CHIRP_SW_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.UNLOCK_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.SD_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.VCO_FREQ_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.AAFC_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.INTERFACE_STUCK_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.REG_CRC_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.MOSI_CRC_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.MISO_CRC_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.VTUNE_LOW_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.VTUNE_HIGH_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.LEVEL_LOW_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.LEVEL_HIGH_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.APB_CONFLICT_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.LI_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.CG_CHIRP_ERR_INT_CLR=1;

SPIM.CHIRP_ERR_INT_CLR.WR_SLVERR_CHIRP_ERR_INT_CLR=1;
SPIM.CHIRP_ERR_INT_CLR.RD_SLVERR_CHIRP_ERR_INT_CLR=1;

SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO1_OV_XO_CORE_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO2_OV_XO_OUT_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO3_OV_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO4_OV_DCO_CAPBANK_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO5_OV_DCO_BUFFER_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO6_OV_DIV3_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO7_OV_SAMPLER_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO8_OV_DIGITAL_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO1_UV_XO_CORE_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO2_UV_XO_OUT_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO3_UV_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO4_UV_DCO_CAPBANK_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO5_UV_DCO_BUFFER_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO6_UV_DIV3_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO7_UV_SAMPLER_MCGEN_SW_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.SUP_LDO8_UV_DIGITAL_MCGEN_SW_ERR_INT_CLR=1;


SPIM.MCGEN_ADPLL_ERR_INT_CLR1.XO_XOCLK_DET_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.XO_CLKIN_DET_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.XO_PLLCLK_DET_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.XO_CHIRP_DET_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.DC_DET_LOW_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.DC_DET_HIGH_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.FEQ4MCGEN_ADPLL_ERR_INT_CLR1_OV_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.FEQ4MCGEN_ADPLL_ERR_INT_CLR1_UND_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.GLITCH_POS_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.GLITCH_NEG_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.ADPLL_LOCK_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.ADPLL_DCO_LEVEL_MAX_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.ADPLL_DCO_LEVEL_MIN_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR1.ADPLL_FREQ_MCGEN_ERR_INT_CLR=1;


SPIM.MCGEN_ADPLL_ERR_INT_CLR2.REG_CRC_ADPLL_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR2.MOSI_CRC_ADPLL_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR2.MISO_CRC_ADPLL_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR2.REG_CRC_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR2.MOSI_CRC_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR2.MISO_CRC_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR2.WR_SLVERR_MCGEN_ERR_INT_CLR=1;
SPIM.MCGEN_ADPLL_ERR_INT_CLR2.RD_SLVERR_MCGEN_ERR_INT_CLR=1;


SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.SUP_LDO1_OV_PA_LO_SW_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.SUP_LDO2_OV_LNA_LO_SW_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.SUP_LDO3_OV_LOX4_LO_SW_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.SUP_LDO4_OV_DRIVER_LO_SW_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.SUP_LDO1_UV_PA_LO_SW_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.SUP_LDO2_UV_LNA_LO_SW_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.SUP_LDO3_UV_LOX4_LO_SW_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.SUP_LDO4_UV_DRIVER_LO_SW_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.BB_LOIN_INTERFACE_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.REG_CRC_INTERFACE_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.REG_CRC_SPIM_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.REG_CRC_ISM_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.MOSI_CRC_INTERFACE_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.MISO_CRC_INTERFACE_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.MOSI_TRN_RD_CRC_SPIM_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.MISO_TRN_RD_CRC_SPIM_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.MOSI_TRN_WR_CRC_SPIM_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.MISO_TRN_WR_CRC_SPIM_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.MOSI_CRC_SPIM_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.MISO_CRC_SPIM_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.MOSI_CRC_ISM_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.MISO_CRC_ISM_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.WR_SLVERR_INTERFACE_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.RD_SLVERR_INTERFACE_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.WR_SLVERR_SPIM_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.RD_SLVERR_SPIM_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.WR_SLVERR_ISM_ERR_INT_CLR=1;
SPIM.LO_SPIM.SPIM_ISM_ERR_INT_CLR.RD_SLVERR_ISM_ERR_INT_CLR=1;


SPIM.RXBIST_ERR_INT_CLR.SUP_LDO1_OV_0P9V_RXBIST_SW_ERR_INT_CLR=1;
SPIM.RXBIST_ERR_INT_CLR.SUP_LDO2_OV_1P1V_RXBIST_SW_ERR_INT_CLR=1;
SPIM.RXBIST_ERR_INT_CLR.SUP_LDO3_OV_DIG_0P9V_RXBIST_SW_ERR_INT_CLR=1;
SPIM.RXBIST_ERR_INT_CLR.SUP_LDO1_UV_0P9V_RXBIST_SW_ERR_INT_CLR=1;
SPIM.RXBIST_ERR_INT_CLR.SUP_LDO2_UV_1P1V_RXBIST_SW_ERR_INT_CLR=1;
SPIM.RXBIST_ERR_INT_CLR.SUP_LDO3_UV_DIG_0P9V_RXBIST_SW_ERR_INT_CLR=1;
SPIM.RXBIST_ERR_INT_CLR.REG_CRC_RXBIST_ERR_INT_CLR=1;
SPIM.RXBIST_ERR_INT_CLR.MOSI_CRC_RXBIST_ERR_INT_CLR=1;
SPIM.RXBIST_ERR_INT_CLR.MISO_CRC_RXBIST_ERR_INT_CLR=1;
SPIM.RXBIST_ERR_INT_CLR.WR_SLVERR_RXBIST_ERR_INT_CLR=1;
SPIM.RXBIST_ERR_INT_CLR.RD_SLVERR_RXBIST_ERR_INT_CLR=1;


SPIM.GB_GLDO_ERR_INT_CLR.OV_GLD1V4_GLDO_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.OV_GLD1V3_GLDO_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.OV_HLD1V8_GLDO_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.OV_PMC1V8_GLDO_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.UV_GLD1V4_GLDO_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.UV_GLD1V3_GLDO_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.UV_HLD1V8_GLDO_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.UV_PMC1V8_GLDO_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.REG_CRC_GLOBAL_BIAS_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.MOSI_CRC_GLOBAL_BIAS_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.MISO_CRC_GLOBAL_BIAS_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.REG_CRC_GLDO_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.MOSI_CRC_GLDO_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.MISO_CRC_GLDO_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.WR_SLVERR_GLOBAL_BIAS_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.RD_SLVERR_GLOBAL_BIAS_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.WR_SLVERR_GLDO_ERR_INT_CLR=1;
SPIM.GB_GLDO_ERR_INT_CLR.RD_SLVERR_GLDO_ERR_INT_CLR=1;


SPIM.ATB_TE_RCOSC_ERR_INT_CLR.SUP_LDO1_OV_0V9_ATB_SW_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.SUP_LDO1_OV_1V35_ATB_SW_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.SUP_LDO1_OV_BUFFER_1V_ATB_SW_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.SUP_LDO1_UV_0V9_ATB_SW_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.SUP_LDO1_UV_1V35_ATB_SW_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.SUP_LDO1_UV_BUFFER_1V_ATB_SW_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.SUP_LDO1_OV_RCCAL_SW_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.SUP_LDO1_UV_RCCAL_SW_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.LOCKSTEP_TE_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.TXRX_CNTRL_STUCKAT_TE_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.PR_CAL_TIMEOUT_TX_TE_ERR_INT_CLR=1;

SPIM.ATB_TE_RCOSC_ERR_INT_CLR.REG_CRC_ATB_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.MOSI_CRC_ATB_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.MISO_CRC_ATB_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.REG_CRC_TE_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.MOSI_CRC_TE_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.MISO_CRC_TE_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.REG_CRC_RCOSC_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.MOSI_CRC_RCOSC_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.MISO_CRC_RCOSC_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.WR_SLVERR_ATB_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.RD_SLVERR_ATB_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.APB_CONFLICT_TE_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.WR_SLVERR_TE_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.RD_SLVERR_TE_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.WR_SLVERR_RCOSC_ERR_INT_CLR=1;
SPIM.ATB_TE_RCOSC_ERR_INT_CLR.RD_SLVERR_RCOSC_ERR_INT_CLR=1;


SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.OV_LDO_DIG_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.UV_LDO_DIG_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.SUP_OV_LDO_PDC12_SW_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.SUP_UV_LDO_PDC12_SW_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.SUP_OV_LDO_PDC34_SW_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.SUP_UV_LDO_PDC34_SW_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.REG_CRC_LDO_DIG_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.REG_CRC_LDO_PDC_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.MOSI_CRC_LDO_DIG_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.MOSI_CRC_LDO_PDC_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.MISO_CRC_LDO_DIG_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.MISO_CRC_LDO_PDC_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.WR_SLVERR_LDO_DIG_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.WR_SLVERR_LDO_PDC_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.RD_SLVERR_LDO_DIG_ERR_INT_CLR=1;
SPIM.LDO_DIG_LDO_PDC_ERR_INT_CLR.RD_SLVERR_LDO_PDC_ERR_INT_CLR=1;

SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_OVL_LF_I_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_OVL_CLK_I_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_OVL_CLK_DIV_I_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_OVL_SHUNTAC_I_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO2_OVL_SHUNTDAC_I_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_OVL_SERIESDAC_I_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_OVL_QUANTISER_I_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_OVL_LF_Q_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_OVL_CLK_Q_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_OVL_CLK_DIV_Q_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_OVL_SHUNTAC_Q_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO2_OVL_SHUNTDAC_Q_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_OVL_SERIESDAC_Q_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_OVL_QUANTISER_Q_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_OVL_DEMUX_SHUNT_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_UDL_LF_I_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_UDL_CLK_I_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_UDL_CLK_DIV_I_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_UDL_SHUNTAC_I_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO2_UDL_SHUNTDAC_I_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_UDL_SERIESDAC_I_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_UDL_QUANTISER_I_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_UDL_LF_Q_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_UDL_CLK_Q_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_UDL_CLK_DIV_Q_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_UDL_SHUNTAC_Q_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO2_UDL_SHUNTDAC_Q_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_UDL_SERIESDAC_Q_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_UDL_QUANTISER_Q_ADC1_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR1.SUP_LDO1_UDL_DEMUX_SHUNT_ADC1_SW_ERR_INT_CLR=1;


SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_OVL_LF_I_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_OVL_CLK_I_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_OVL_CLK_DIV_I_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_OVL_SHUNTAC_I_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO2_OVL_SHUNTDAC_I_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_OVL_SERIESDAC_I_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_OVL_QUANTISER_I_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_OVL_LF_Q_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_OVL_CLK_Q_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_OVL_CLK_DIV_Q_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_OVL_SHUNTAC_Q_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO2_OVL_SHUNTDAC_Q_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_OVL_SERIESDAC_Q_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_OVL_QUANTISER_Q_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_OVL_DEMUX_SHUNT_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_UDL_LF_I_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_UDL_CLK_I_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_UDL_CLK_DIV_I_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_UDL_SHUNTAC_I_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO2_UDL_SHUNTDAC_I_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_UDL_SERIESDAC_I_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_UDL_QUANTISER_I_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_UDL_LF_Q_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_UDL_CLK_Q_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_UDL_CLK_DIV_Q_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_UDL_SHUNTAC_Q_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO2_UDL_SHUNTDAC_Q_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_UDL_SERIESDAC_Q_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_UDL_QUANTISER_Q_ADC2_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR2.SUP_LDO1_UDL_DEMUX_SHUNT_ADC2_SW_ERR_INT_CLR=1;

SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_OVL_LF_I_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_OVL_CLK_I_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_OVL_CLK_DIV_I_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_OVL_SHUNTAC_I_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO2_OVL_SHUNTDAC_I_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_OVL_SERIESDAC_I_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_OVL_QUANTISER_I_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_OVL_LF_Q_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_OVL_CLK_Q_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_OVL_CLK_DIV_Q_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_OVL_SHUNTAC_Q_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO2_OVL_SHUNTDAC_Q_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_OVL_SERIESDAC_Q_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_OVL_QUANTISER_Q_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_OVL_DEMUX_SHUNT_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_UDL_LF_I_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_UDL_CLK_I_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_UDL_CLK_DIV_I_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_UDL_SHUNTAC_I_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO2_UDL_SHUNTDAC_I_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_UDL_SERIESDAC_I_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_UDL_QUANTISER_I_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_UDL_LF_Q_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_UDL_CLK_Q_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_UDL_CLK_DIV_Q_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_UDL_SHUNTAC_Q_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO2_UDL_SHUNTDAC_Q_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_UDL_SERIESDAC_Q_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_UDL_QUANTISER_Q_ADC3_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR3.SUP_LDO1_UDL_DEMUX_SHUNT_ADC3_SW_ERR_INT_CLR=1;


SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_OVL_LF_I_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_OVL_CLK_I_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_OVL_CLK_DIV_I_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_OVL_SHUNTAC_I_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO2_OVL_SHUNTDAC_I_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_OVL_SERIESDAC_I_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_OVL_QUANTISER_I_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_OVL_LF_Q_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_OVL_CLK_Q_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_OVL_CLK_DIV_Q_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_OVL_SHUNTAC_Q_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO2_OVL_SHUNTDAC_Q_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_OVL_SERIESDAC_Q_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_OVL_QUANTISER_Q_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_OVL_DEMUX_SHUNT_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_UDL_LF_I_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_UDL_CLK_I_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_UDL_CLK_DIV_I_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_UDL_SHUNTAC_I_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO2_UDL_SHUNTDAC_I_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_UDL_SERIESDAC_I_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_UDL_QUANTISER_I_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_UDL_LF_Q_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_UDL_CLK_Q_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_UDL_CLK_DIV_Q_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_UDL_SHUNTAC_Q_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO2_UDL_SHUNTDAC_Q_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_UDL_SERIESDAC_Q_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_UDL_QUANTISER_Q_ADC4_SW_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR4.SUP_LDO1_UDL_DEMUX_SHUNT_ADC4_SW_ERR_INT_CLR=1;


SPIM.ADC_ERR_INT_CLR5.REG_CRC_ADC1_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.REG_CRC_ADC2_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.REG_CRC_ADC3_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.REG_CRC_ADC4_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.MOSI_CRC_ADC1_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.MOSI_CRC_ADC2_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.MOSI_CRC_ADC3_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.MOSI_CRC_ADC4_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.MISO_CRC_ADC1_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.MISO_CRC_ADC2_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.MISO_CRC_ADC3_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.MISO_CRC_ADC4_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.OV_I_ADC1_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.OV_I_ADC2_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.OV_I_ADC3_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.OV_I_ADC4_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.OV_Q_ADC1_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.OV_Q_ADC2_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.OV_Q_ADC3_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.OV_Q_ADC4_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.WR_SLVERR_ADC1_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.WR_SLVERR_ADC2_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.WR_SLVERR_ADC3_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.WR_SLVERR_ADC4_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.RD_SLVERR_ADC1_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.RD_SLVERR_ADC2_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.RD_SLVERR_ADC3_ERR_INT_CLR=1;
SPIM.ADC_ERR_INT_CLR5.RD_SLVERR_ADC4_ERR_INT_CLR=1;

SPIM.PDC_ERR_INT_CLR.REG_CRC_PDC1_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.REG_CRC_PDC2_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.REG_CRC_PDC3_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.REG_CRC_PDC4_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.MOSI_CRC_PDC1_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.MOSI_CRC_PDC2_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.MOSI_CRC_PDC3_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.MOSI_CRC_PDC4_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.MISO_CRC_PDC1_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.MISO_CRC_PDC2_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.MISO_CRC_PDC3_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.MISO_CRC_PDC4_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.OV_PDC1_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.OV_PDC2_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.OV_PDC3_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.OV_PDC4_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.WR_SLVERR_PDC1_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.WR_SLVERR_PDC2_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.WR_SLVERR_PDC3_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.WR_SLVERR_PDC4_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.RD_SLVERR_PDC1_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.RD_SLVERR_PDC2_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.RD_SLVERR_PDC3_ERR_INT_CLR=1;
SPIM.PDC_ERR_INT_CLR.RD_SLVERR_PDC4_ERR_INT_CLR=1;

SPIM.TEMPSENSOR_ERR_INT_CLR1.OVT_TEMPSENSOR1_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.OVT_TEMPSENSOR2_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.OVT_TEMPSENSOR3_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.OVT_TEMPSENSOR4_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.UDT_TEMPSENSOR1_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.UDT_TEMPSENSOR2_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.UDT_TEMPSENSOR3_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.UDT_TEMPSENSOR4_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.REG_CRC_TEMPSENSOR1_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.REG_CRC_TEMPSENSOR2_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.REG_CRC_TEMPSENSOR3_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.REG_CRC_TEMPSENSOR4_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.MOSI_CRC_TEMPSENSOR1_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.MOSI_CRC_TEMPSENSOR2_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.MOSI_CRC_TEMPSENSOR3_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.MOSI_CRC_TEMPSENSOR4_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.MISO_CRC_TEMPSENSOR1_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.MISO_CRC_TEMPSENSOR2_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.MISO_CRC_TEMPSENSOR3_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.MISO_CRC_TEMPSENSOR4_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.WNT_TEMPSENSOR1_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.WNT_TEMPSENSOR2_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.WNT_TEMPSENSOR3_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR1.WNT_TEMPSENSOR4_ERR_INT_CLR=1;


SPIM.TEMPSENSOR_ERR_INT_CLR2.WR_SLVERR_TEMPSENSOR1_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR2.WR_SLVERR_TEMPSENSOR2_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR2.WR_SLVERR_TEMPSENSOR3_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR2.WR_SLVERR_TEMPSENSOR4_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR2.RD_SLVERR_TEMPSENSOR1_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR2.RD_SLVERR_TEMPSENSOR2_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR2.RD_SLVERR_TEMPSENSOR3_ERR_INT_CLR=1;
SPIM.TEMPSENSOR_ERR_INT_CLR2.RD_SLVERR_TEMPSENSOR4_ERR_INT_CLR=1;


SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.PACKER_REG_CRC_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.RFE_ACCESS_REG_CRC_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.RFE_ACCESS_EXT_SPI_MOSI_CRC_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.RFE_ACCESS_SPI_MISO_CRC_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.M7_TCM_SRAM_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.ADDR_EDC_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.WDATA_EDC_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.RDATA_EDC_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.XBIC_INTEGRITY_CHECK_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.SW_WDT_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.M7_DEBUG_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.RFE_TEST_MODE_ACTIVE_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.M7_MTR_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.CMU_M7_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.CMU_WDT_SYS_DIV4_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.CMU_PPE_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.CMU_SPI_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.FREQ_ERR_PACKER_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.CSITX_CMD_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.CSITX_PPI_TIMEOUT_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.M7_RFE_LOCKUP_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.M7_FPU_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.M7_INT_MON_0_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.M7_INT_MON_1_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.M7_INT_MON_2_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.M7_INT_MON_3_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.CMU_RFE_SYS_DIV2_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.WR_SLVERR_RFE_ACCESS_ERR_INT_CLR=1;
SPIM.M7_RFEACCESS_CSI2_PACKER_ERR_INT_CLR.RD_SLVERR_RFE_ACCESS_ERR_INT_CLR=1;


SPIM.WDT_FTTI_ERR_INT_CLR.ISM_FTTI_ERR_INT_CLR=1;
SPIM.WDT_FTTI_ERR_INT_CLR.ISM_WDT_ERR_INT_CLR=1;

SPIM.HEARTBEAT_PULSE_ERR_INT_CLR.HEARTBEAT_PULSE_ERR_INT_CLR=1;


SPIM.CALIB_SW_ERR_INT_CLR.CHIRPPLL_CALIB_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.LOI_CALIB_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.TX_LOX2_CALIB_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.TX_GLDO2_CALIB_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.TX_GAIN_PHASE_CALIB_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.TX_CHAIN_PHASE_CALIB_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.RX_LOX2_CALIB_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.RX_IF_CALIB_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE1_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE2_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE3_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE4_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE5_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE6_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE7_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE8_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE9_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE10_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE11_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE12_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE13_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE14_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE15_SW_ERR_INT_CLR=1;
SPIM.CALIB_SW_ERR_INT_CLR.CALIB_SPARE16_SW_ERR_INT_CLR=1;

SPIM.RX_BIST_SW_ERR_INT_CLR.RX_PHASE_MISMATCH_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_GAIN_MISMATCH_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_LNA_GAIN_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_LINEARITY_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_NOISE_FLOOR_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE1_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE2_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE3_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE4_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE5_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE6_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE7_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE8_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE9_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE10_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE11_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE12_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE13_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE14_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE15_SW_ERR_INT_CLR=1;
SPIM.RX_BIST_SW_ERR_INT_CLR.RX_BIST_SPARE16_SW_ERR_INT_CLR=1;


SPIM.TX_BIST_SW_ERR_INT_CLR.TX_PHASE_MISMATCH_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_PHASE_STEP_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE1_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE2_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE3_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE4_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE5_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE6_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE7_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE8_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE9_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE10_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE11_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE12_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE13_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE14_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE15_SW_ERR_INT_CLR=1;
SPIM.TX_BIST_SW_ERR_INT_CLR.TX_BIST_SPARE16_SW_ERR_INT_CLR=1;


SPIM.BB_BIST_SW_ERR_INT_CLR.RX_IF_GAIN_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.RX_IF_HPF_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.RX_IF_LPF_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.RX_IQ_MISMATCH_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.ADC_PDC_LINEARITY_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.ADC_PDC_SPUR_DYN_RANGE_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE1_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE2_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE3_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE4_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE5_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE6_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE7_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE8_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE9_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE10_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE11_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE12_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE13_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE14_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE15_SW_ERR_INT_CLR=1;
SPIM.BB_BIST_SW_ERR_INT_CLR.BB_BIST_SPARE16_SW_ERR_INT_CLR=1;


SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_HARD_FAULT_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_MEM_MANAGE_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_BUS_FAULT_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_USEAGE_FAULT_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE1_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE2_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE3_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE4_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE5_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE6_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE7_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE8_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE9_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE10_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE11_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE12_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE13_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE14_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE15_SW_ERR_INT_CLR=1;
SPIM.M7_RFE_SW_ERR_INT_CLR.M7_RFE_SPARE16_SW_ERR_INT_CLR=1;


SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_CRC_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REGISTER_PROG_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE1_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE2_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE3_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE4_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE5_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE6_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE7_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE8_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE9_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE10_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE11_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE12_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE13_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE14_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE15_SW_ERR_INT_CLR=1;
SPIM.REG_CHK_SW_ERR_INT_CLR.REG_CHK_SPARE16_SW_ERR_INT_CLR=1;


SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE1_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE2_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE3_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE4_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE5_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE6_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE7_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE8_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE9_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE10_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE11_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE12_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE13_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE14_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE15_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE16_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE17_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE18_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE19_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE20_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE21_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE22_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE23_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE24_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE25_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE26_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE27_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE28_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE29_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE30_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE31_SW_ERR_INT_CLR=1;
SPIM.GENERIC_SW_ERR_INT_CLR.GENERIC_SPARE32_SW_ERR_INT_CLR=1;



SPIM.ADPLL_LOSS_OF_LOCK_MASK_REG.ADPLL_LOSS_OF_LOCK_MASK=1;

SPIM.WRITE_LOCK_CNTRL.SPIM_WRITE_LOCK=1;

SPIM.OTP_CTRL_DISABLE.otp_ctrl_disable_tx1=1;
SPIM.OTP_CTRL_DISABLE.otp_ctrl_disable_tx2=1;
SPIM.OTP_CTRL_DISABLE.otp_ctrl_disable_tx3=1;
SPIM.OTP_CTRL_DISABLE.otp_ctrl_disable_tx4=1;
SPIM.OTP_CTRL_DISABLE.otp_ctrl_disable_rx1=1;
SPIM.OTP_CTRL_DISABLE.otp_ctrl_disable_rx2=1;
SPIM.OTP_CTRL_DISABLE.otp_ctrl_disable_rx3=1;
SPIM.OTP_CTRL_DISABLE.otp_ctrl_disable_rx4=1;
SPIM.OTP_CTRL_DISABLE.otp_ctrl_disable_lo_out_buffer=1;
SPIM.OTP_CTRL_DISABLE.otp_ctrl_disable_lo_in_buffer=1;
SPIM.OTP_CTRL_DISABLE.otp_ctrl_disable_pr=1;
SPIM.OTP_CTRL_DISABLE.otp_ctrl_disable_chirp_5g_mode=1;


SPIM.LDO_CONFIG_BYPASS.LDO_BYPASS=1;


SPIM.TEST_FORCE_ERROR.MISO_RD_CRC_ERR_FORCE=1;
SPIM.TEST_FORCE_ERROR.MOSI_RD_CRC_ERR_FORCE=1;
SPIM.TEST_FORCE_ERROR.MISO_WR_CRC_ERR_FORCE=1;
SPIM.TEST_FORCE_ERROR.MOSI_WR_CRC_ERR_FORCE=1;
SPIM.TEST_FORCE_ERROR.MISO_CRC_FORCE=1;
SPIM.TEST_FORCE_ERROR.MOSI_CRC_FORCE=1;
SPIM.TEST_FORCE_ERROR.CRC_ERR_FORCE=1;


SPIM.TEST_RESET_ERROR.MISO_RD_CRC_ERR_RESET=1;
SPIM.TEST_RESET_ERROR.MOSI_RD_CRC_ERR_RESET=1;
SPIM.TEST_RESET_ERROR.MISO_WR_CRC_ERR_RESET=1;
SPIM.TEST_RESET_ERROR.MOSI_WR_CRC_ERR_RESET=1;
SPIM.TEST_RESET_ERROR.MISO_CRC_RST=1;
SPIM.TEST_RESET_ERROR.MOSI_CRC_RST=1;
SPIM.TEST_RESET_ERROR.CRC_ERR_RESET=1;



SPIM.MASK_ISM_FORCE_ERROR.MISO_RD_CRC_ERR_FORCE_ISM_MASK=1;
SPIM.MASK_ISM_FORCE_ERROR.MOSI_RD_CRC_ERR_FORCE_ISM_MASK=1;
SPIM.MASK_ISM_FORCE_ERROR.MISO_WR_CRC_ERR_FORCE_ISM_MASK=1;
SPIM.MASK_ISM_FORCE_ERROR.MOSI_WR_CRC_ERR_FORCE_ISM_MASK=1;
SPIM.MASK_ISM_FORCE_ERROR.MISO_CRC_ERROR=1;
SPIM.MASK_ISM_FORCE_ERROR.MOSI_CRC_ERROR=1;
SPIM.MASK_ISM_FORCE_ERROR.CRC_ERR=1;


SPIM.MASK_ISM_RESET_ERROR.MISO_RD_CRC_ERR_RESET_ISM_MASK=1;
SPIM.MASK_ISM_RESET_ERROR.MOSI_RD_CRC_ERR_RESET_ISM_MASK=1;
SPIM.MASK_ISM_RESET_ERROR.MISO_WR_CRC_ERR_RESET_ISM_MASK=1;
SPIM.MASK_ISM_RESET_ERROR.MOSI_WR_CRC_ERR_RESET_ISM_MASK=1;
SPIM.MASK_ISM_RESET_ERROR.MISO_CRC_ERROR=1;
SPIM.MASK_ISM_RESET_ERROR.MOSI_CRC_ERROR=1;
SPIM.MASK_ISM_RESET_ERROR.CRC_ERR=1;


SPIM.MASK_ISM_ERROR_FLAG.MISO_RD_CRC_ERR_ISM_MASK=1;
SPIM.MASK_ISM_ERROR_FLAG.MOSI_RD_CRC_ERR_ISM_MASK=1;
SPIM.MASK_ISM_ERROR_FLAG.MISO_WR_CRC_ERR_ISM_MASK=1;
SPIM.MASK_ISM_ERROR_FLAG.MOSI_WR_CRC_ERR_ISM_MASK=1;
SPIM.MASK_ISM_ERROR_FLAG.MISO_CRC_ERROR=1;
SPIM.MASK_ISM_ERROR_FLAG.MOSI_CRC_ERROR=1;
SPIM.MASK_ISM_ERROR_FLAG.CRC_ERR=1;


SPIM.CRC_REG_MASK1.CRC_REG_MASK_CTL=1;
SPIM.CRC_REG_MASK2.CRC_REG_MASK_CTL=1;
SPIM.CRC_REG_MASK3.CRC_REG_MASK_CTL=1;
SPIM.CRC_REG_MASK4.CRC_REG_MASK_CTL=1;
SPIM.CRC_REG_MASK5.CRC_REG_MASK_CTL=1;
SPIM.CRC_REG_MASK6.CRC_REG_MASK_CTL=1;
SPIM.CRC_REG_MASK7.CRC_REG_MASK_CTL=1;
SPIM.CRC_REG_MASK8.CRC_REG_MASK_CTL=1;
SPIM.CRC_REG_MASK9.CRC_REG_MASK_CTL=1;


SPIM.CRC_ERR_INJECT.CRC_ERR_INJ_CTL=1;

SPIM.CRC_CHECK_TRIG.CRC_CHECK_TR_CTL=1;
