
Atmega88.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000458  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000003e4  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000004  00800100  00800100  00000458  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000458  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000488  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000068  00000000  00000000  000004c4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000093f  00000000  00000000  0000052c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000073c  00000000  00000000  00000e6b  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000006d5  00000000  00000000  000015a7  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000ec  00000000  00000000  00001c7c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000482  00000000  00000000  00001d68  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000006fc  00000000  00000000  000021ea  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000058  00000000  00000000  000028e6  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	4e c0       	rjmp	.+156    	; 0x9e <__ctors_end>
   2:	5d c0       	rjmp	.+186    	; 0xbe <__bad_interrupt>
   4:	5c c0       	rjmp	.+184    	; 0xbe <__bad_interrupt>
   6:	5b c0       	rjmp	.+182    	; 0xbe <__bad_interrupt>
   8:	5a c0       	rjmp	.+180    	; 0xbe <__bad_interrupt>
   a:	59 c0       	rjmp	.+178    	; 0xbe <__bad_interrupt>
   c:	58 c0       	rjmp	.+176    	; 0xbe <__bad_interrupt>
   e:	57 c0       	rjmp	.+174    	; 0xbe <__bad_interrupt>
  10:	56 c0       	rjmp	.+172    	; 0xbe <__bad_interrupt>
  12:	55 c0       	rjmp	.+170    	; 0xbe <__bad_interrupt>
  14:	54 c0       	rjmp	.+168    	; 0xbe <__bad_interrupt>
  16:	53 c0       	rjmp	.+166    	; 0xbe <__bad_interrupt>
  18:	52 c0       	rjmp	.+164    	; 0xbe <__bad_interrupt>
  1a:	51 c0       	rjmp	.+162    	; 0xbe <__bad_interrupt>
  1c:	8a c1       	rjmp	.+788    	; 0x332 <__vector_14>
  1e:	4f c0       	rjmp	.+158    	; 0xbe <__bad_interrupt>
  20:	4e c0       	rjmp	.+156    	; 0xbe <__bad_interrupt>
  22:	4d c0       	rjmp	.+154    	; 0xbe <__bad_interrupt>
  24:	4c c0       	rjmp	.+152    	; 0xbe <__bad_interrupt>
  26:	4b c0       	rjmp	.+150    	; 0xbe <__bad_interrupt>
  28:	4a c0       	rjmp	.+148    	; 0xbe <__bad_interrupt>
  2a:	ac c1       	rjmp	.+856    	; 0x384 <__vector_21>
  2c:	48 c0       	rjmp	.+144    	; 0xbe <__bad_interrupt>
  2e:	47 c0       	rjmp	.+142    	; 0xbe <__bad_interrupt>
  30:	46 c0       	rjmp	.+140    	; 0xbe <__bad_interrupt>
  32:	45 c0       	rjmp	.+138    	; 0xbe <__bad_interrupt>
  34:	5b c0       	rjmp	.+182    	; 0xec <TIMER1A_SETUP+0x14>
  36:	5d c0       	rjmp	.+186    	; 0xf2 <TIMER1A_SETUP+0x1a>
  38:	5f c0       	rjmp	.+190    	; 0xf8 <TIMER1A_SETUP+0x20>
  3a:	61 c0       	rjmp	.+194    	; 0xfe <TIMER1A_SETUP+0x26>
  3c:	63 c0       	rjmp	.+198    	; 0x104 <TIMER1A_SETUP+0x2c>
  3e:	65 c0       	rjmp	.+202    	; 0x10a <TIMER1A_SETUP+0x32>
  40:	67 c0       	rjmp	.+206    	; 0x110 <TIMER1A_SETUP+0x38>
  42:	69 c0       	rjmp	.+210    	; 0x116 <TIMER1A_SETUP+0x3e>
  44:	6b c0       	rjmp	.+214    	; 0x11c <TIMER1A_SETUP+0x44>
  46:	6d c0       	rjmp	.+218    	; 0x122 <TIMER1A_SETUP+0x4a>
  48:	6f c0       	rjmp	.+222    	; 0x128 <TIMER1A_SETUP+0x50>
  4a:	71 c0       	rjmp	.+226    	; 0x12e <TIMER1A_SETUP+0x56>
  4c:	79 c0       	rjmp	.+242    	; 0x140 <TIMER1A_SETUP+0x68>
  4e:	72 c0       	rjmp	.+228    	; 0x134 <TIMER1A_SETUP+0x5c>
  50:	74 c0       	rjmp	.+232    	; 0x13a <TIMER1A_SETUP+0x62>
  52:	8d c0       	rjmp	.+282    	; 0x16e <TIMER1A_SETUP+0x96>
  54:	8e c0       	rjmp	.+284    	; 0x172 <TIMER1A_SETUP+0x9a>
  56:	8f c0       	rjmp	.+286    	; 0x176 <TIMER1A_SETUP+0x9e>
  58:	90 c0       	rjmp	.+288    	; 0x17a <TIMER1A_SETUP+0xa2>
  5a:	91 c0       	rjmp	.+290    	; 0x17e <TIMER1A_SETUP+0xa6>
  5c:	92 c0       	rjmp	.+292    	; 0x182 <TIMER1A_SETUP+0xaa>
  5e:	93 c0       	rjmp	.+294    	; 0x186 <TIMER1A_SETUP+0xae>
  60:	94 c0       	rjmp	.+296    	; 0x18a <TIMER1A_SETUP+0xb2>
  62:	95 c0       	rjmp	.+298    	; 0x18e <TIMER1A_SETUP+0xb6>
  64:	96 c0       	rjmp	.+300    	; 0x192 <TIMER1A_SETUP+0xba>
  66:	97 c0       	rjmp	.+302    	; 0x196 <TIMER1A_SETUP+0xbe>
  68:	98 c0       	rjmp	.+304    	; 0x19a <TIMER1A_SETUP+0xc2>
  6a:	99 c0       	rjmp	.+306    	; 0x19e <TIMER1A_SETUP+0xc6>
  6c:	9a c0       	rjmp	.+308    	; 0x1a2 <TIMER1A_SETUP+0xca>
  6e:	9b c0       	rjmp	.+310    	; 0x1a6 <TIMER1A_SETUP+0xce>
  70:	7e c0       	rjmp	.+252    	; 0x16e <TIMER1A_SETUP+0x96>
  72:	7f c0       	rjmp	.+254    	; 0x172 <TIMER1A_SETUP+0x9a>
  74:	80 c0       	rjmp	.+256    	; 0x176 <TIMER1A_SETUP+0x9e>
  76:	81 c0       	rjmp	.+258    	; 0x17a <TIMER1A_SETUP+0xa2>
  78:	82 c0       	rjmp	.+260    	; 0x17e <TIMER1A_SETUP+0xa6>
  7a:	83 c0       	rjmp	.+262    	; 0x182 <TIMER1A_SETUP+0xaa>
  7c:	84 c0       	rjmp	.+264    	; 0x186 <TIMER1A_SETUP+0xae>
  7e:	85 c0       	rjmp	.+266    	; 0x18a <TIMER1A_SETUP+0xb2>
  80:	86 c0       	rjmp	.+268    	; 0x18e <TIMER1A_SETUP+0xb6>
  82:	87 c0       	rjmp	.+270    	; 0x192 <TIMER1A_SETUP+0xba>
  84:	88 c0       	rjmp	.+272    	; 0x196 <TIMER1A_SETUP+0xbe>
  86:	89 c0       	rjmp	.+274    	; 0x19a <TIMER1A_SETUP+0xc2>
  88:	8a c0       	rjmp	.+276    	; 0x19e <TIMER1A_SETUP+0xc6>
  8a:	8b c0       	rjmp	.+278    	; 0x1a2 <TIMER1A_SETUP+0xca>
  8c:	8c c0       	rjmp	.+280    	; 0x1a6 <TIMER1A_SETUP+0xce>
  8e:	e4 c0       	rjmp	.+456    	; 0x258 <ADC_ENABLE+0x14>
  90:	e6 c0       	rjmp	.+460    	; 0x25e <ADC_ENABLE+0x1a>
  92:	e8 c0       	rjmp	.+464    	; 0x264 <ADC_ENABLE+0x20>
  94:	ea c0       	rjmp	.+468    	; 0x26a <ADC_ENABLE+0x26>
  96:	ec c0       	rjmp	.+472    	; 0x270 <ADC_ENABLE+0x2c>
  98:	ee c0       	rjmp	.+476    	; 0x276 <ADC_ENABLE+0x32>
  9a:	f2 c0       	rjmp	.+484    	; 0x280 <ADC_ENABLE+0x3c>
  9c:	db c0       	rjmp	.+438    	; 0x254 <ADC_ENABLE+0x10>

0000009e <__ctors_end>:
  9e:	11 24       	eor	r1, r1
  a0:	1f be       	out	0x3f, r1	; 63
  a2:	cf ef       	ldi	r28, 0xFF	; 255
  a4:	d4 e0       	ldi	r29, 0x04	; 4
  a6:	de bf       	out	0x3e, r29	; 62
  a8:	cd bf       	out	0x3d, r28	; 61

000000aa <__do_clear_bss>:
  aa:	21 e0       	ldi	r18, 0x01	; 1
  ac:	a0 e0       	ldi	r26, 0x00	; 0
  ae:	b1 e0       	ldi	r27, 0x01	; 1
  b0:	01 c0       	rjmp	.+2      	; 0xb4 <.do_clear_bss_start>

000000b2 <.do_clear_bss_loop>:
  b2:	1d 92       	st	X+, r1

000000b4 <.do_clear_bss_start>:
  b4:	a4 30       	cpi	r26, 0x04	; 4
  b6:	b2 07       	cpc	r27, r18
  b8:	e1 f7       	brne	.-8      	; 0xb2 <.do_clear_bss_loop>
  ba:	21 d1       	rcall	.+578    	; 0x2fe <main>
  bc:	91 c1       	rjmp	.+802    	; 0x3e0 <_exit>

000000be <__bad_interrupt>:
  be:	a0 cf       	rjmp	.-192    	; 0x0 <__vectors>

000000c0 <TIMER0ASETUP>:
{
	OCR1A=Atrigger;
}
void TIMER1_intcapture(uint16_t capture)
{
	ICR1=capture;
  c0:	80 e4       	ldi	r24, 0x40	; 64
  c2:	8a b9       	out	0x0a, r24	; 10
  c4:	82 e0       	ldi	r24, 0x02	; 2
  c6:	84 bd       	out	0x24, r24	; 36
  c8:	80 93 6e 00 	sts	0x006E, r24	; 0x80006e <__DATA_REGION_ORIGIN__+0xe>
  cc:	8c e9       	ldi	r24, 0x9C	; 156
  ce:	87 bd       	out	0x27, r24	; 39
  d0:	85 b5       	in	r24, 0x25	; 37
  d2:	84 60       	ori	r24, 0x04	; 4
  d4:	85 bd       	out	0x25, r24	; 37
  d6:	08 95       	ret

000000d8 <TIMER1A_SETUP>:
  d8:	26 2f       	mov	r18, r22
  da:	90 e0       	ldi	r25, 0x00	; 0
  dc:	fc 01       	movw	r30, r24
  de:	31 97       	sbiw	r30, 0x01	; 1
  e0:	ef 30       	cpi	r30, 0x0F	; 15
  e2:	f1 05       	cpc	r31, r1
  e4:	68 f5       	brcc	.+90     	; 0x140 <TIMER1A_SETUP+0x68>
  e6:	e6 5e       	subi	r30, 0xE6	; 230
  e8:	ff 4f       	sbci	r31, 0xFF	; 255
  ea:	09 94       	ijmp
  ec:	90 e0       	ldi	r25, 0x00	; 0
  ee:	81 e0       	ldi	r24, 0x01	; 1
  f0:	29 c0       	rjmp	.+82     	; 0x144 <TIMER1A_SETUP+0x6c>
  f2:	90 e0       	ldi	r25, 0x00	; 0
  f4:	82 e0       	ldi	r24, 0x02	; 2
  f6:	26 c0       	rjmp	.+76     	; 0x144 <TIMER1A_SETUP+0x6c>
  f8:	90 e0       	ldi	r25, 0x00	; 0
  fa:	83 e0       	ldi	r24, 0x03	; 3
  fc:	23 c0       	rjmp	.+70     	; 0x144 <TIMER1A_SETUP+0x6c>
  fe:	98 e0       	ldi	r25, 0x08	; 8
 100:	80 e0       	ldi	r24, 0x00	; 0
 102:	20 c0       	rjmp	.+64     	; 0x144 <TIMER1A_SETUP+0x6c>
 104:	98 e0       	ldi	r25, 0x08	; 8
 106:	81 e0       	ldi	r24, 0x01	; 1
 108:	1d c0       	rjmp	.+58     	; 0x144 <TIMER1A_SETUP+0x6c>
 10a:	98 e0       	ldi	r25, 0x08	; 8
 10c:	82 e0       	ldi	r24, 0x02	; 2
 10e:	1a c0       	rjmp	.+52     	; 0x144 <TIMER1A_SETUP+0x6c>
 110:	98 e0       	ldi	r25, 0x08	; 8
 112:	83 e0       	ldi	r24, 0x03	; 3
 114:	17 c0       	rjmp	.+46     	; 0x144 <TIMER1A_SETUP+0x6c>
 116:	90 e1       	ldi	r25, 0x10	; 16
 118:	80 e0       	ldi	r24, 0x00	; 0
 11a:	14 c0       	rjmp	.+40     	; 0x144 <TIMER1A_SETUP+0x6c>
 11c:	90 e1       	ldi	r25, 0x10	; 16
 11e:	81 e0       	ldi	r24, 0x01	; 1
 120:	11 c0       	rjmp	.+34     	; 0x144 <TIMER1A_SETUP+0x6c>
 122:	90 e1       	ldi	r25, 0x10	; 16
 124:	82 e0       	ldi	r24, 0x02	; 2
 126:	0e c0       	rjmp	.+28     	; 0x144 <TIMER1A_SETUP+0x6c>
 128:	90 e1       	ldi	r25, 0x10	; 16
 12a:	83 e0       	ldi	r24, 0x03	; 3
 12c:	0b c0       	rjmp	.+22     	; 0x144 <TIMER1A_SETUP+0x6c>
 12e:	98 e1       	ldi	r25, 0x18	; 24
 130:	80 e0       	ldi	r24, 0x00	; 0
 132:	08 c0       	rjmp	.+16     	; 0x144 <TIMER1A_SETUP+0x6c>
 134:	98 e1       	ldi	r25, 0x18	; 24
 136:	82 e0       	ldi	r24, 0x02	; 2
 138:	05 c0       	rjmp	.+10     	; 0x144 <TIMER1A_SETUP+0x6c>
 13a:	98 e1       	ldi	r25, 0x18	; 24
 13c:	83 e0       	ldi	r24, 0x03	; 3
 13e:	02 c0       	rjmp	.+4      	; 0x144 <TIMER1A_SETUP+0x6c>
 140:	90 e0       	ldi	r25, 0x00	; 0
 142:	80 e0       	ldi	r24, 0x00	; 0
 144:	22 30       	cpi	r18, 0x02	; 2
 146:	31 f0       	breq	.+12     	; 0x154 <TIMER1A_SETUP+0x7c>
 148:	23 30       	cpi	r18, 0x03	; 3
 14a:	31 f0       	breq	.+12     	; 0x158 <TIMER1A_SETUP+0x80>
 14c:	21 30       	cpi	r18, 0x01	; 1
 14e:	31 f4       	brne	.+12     	; 0x15c <TIMER1A_SETUP+0x84>
 150:	80 64       	ori	r24, 0x40	; 64
 152:	3b c0       	rjmp	.+118    	; 0x1ca <TIMER1A_SETUP+0xf2>
 154:	80 68       	ori	r24, 0x80	; 128
 156:	39 c0       	rjmp	.+114    	; 0x1ca <TIMER1A_SETUP+0xf2>
 158:	80 6c       	ori	r24, 0xC0	; 192
 15a:	37 c0       	rjmp	.+110    	; 0x1ca <TIMER1A_SETUP+0xf2>
 15c:	50 e0       	ldi	r21, 0x00	; 0
 15e:	fa 01       	movw	r30, r20
 160:	31 97       	sbiw	r30, 0x01	; 1
 162:	ef 30       	cpi	r30, 0x0F	; 15
 164:	f1 05       	cpc	r31, r1
 166:	08 f5       	brcc	.+66     	; 0x1aa <TIMER1A_SETUP+0xd2>
 168:	e7 5d       	subi	r30, 0xD7	; 215
 16a:	ff 4f       	sbci	r31, 0xFF	; 255
 16c:	09 94       	ijmp
 16e:	31 e0       	ldi	r19, 0x01	; 1
 170:	1d c0       	rjmp	.+58     	; 0x1ac <TIMER1A_SETUP+0xd4>
 172:	32 e0       	ldi	r19, 0x02	; 2
 174:	1b c0       	rjmp	.+54     	; 0x1ac <TIMER1A_SETUP+0xd4>
 176:	33 e0       	ldi	r19, 0x03	; 3
 178:	19 c0       	rjmp	.+50     	; 0x1ac <TIMER1A_SETUP+0xd4>
 17a:	34 e0       	ldi	r19, 0x04	; 4
 17c:	17 c0       	rjmp	.+46     	; 0x1ac <TIMER1A_SETUP+0xd4>
 17e:	35 e0       	ldi	r19, 0x05	; 5
 180:	15 c0       	rjmp	.+42     	; 0x1ac <TIMER1A_SETUP+0xd4>
 182:	36 e0       	ldi	r19, 0x06	; 6
 184:	13 c0       	rjmp	.+38     	; 0x1ac <TIMER1A_SETUP+0xd4>
 186:	37 e0       	ldi	r19, 0x07	; 7
 188:	11 c0       	rjmp	.+34     	; 0x1ac <TIMER1A_SETUP+0xd4>
 18a:	30 e2       	ldi	r19, 0x20	; 32
 18c:	0f c0       	rjmp	.+30     	; 0x1ac <TIMER1A_SETUP+0xd4>
 18e:	31 e2       	ldi	r19, 0x21	; 33
 190:	0d c0       	rjmp	.+26     	; 0x1ac <TIMER1A_SETUP+0xd4>
 192:	32 e2       	ldi	r19, 0x22	; 34
 194:	0b c0       	rjmp	.+22     	; 0x1ac <TIMER1A_SETUP+0xd4>
 196:	33 e2       	ldi	r19, 0x23	; 35
 198:	09 c0       	rjmp	.+18     	; 0x1ac <TIMER1A_SETUP+0xd4>
 19a:	34 e2       	ldi	r19, 0x24	; 36
 19c:	07 c0       	rjmp	.+14     	; 0x1ac <TIMER1A_SETUP+0xd4>
 19e:	35 e2       	ldi	r19, 0x25	; 37
 1a0:	05 c0       	rjmp	.+10     	; 0x1ac <TIMER1A_SETUP+0xd4>
 1a2:	36 e2       	ldi	r19, 0x26	; 38
 1a4:	03 c0       	rjmp	.+6      	; 0x1ac <TIMER1A_SETUP+0xd4>
 1a6:	37 e2       	ldi	r19, 0x27	; 39
 1a8:	01 c0       	rjmp	.+2      	; 0x1ac <TIMER1A_SETUP+0xd4>
 1aa:	30 e0       	ldi	r19, 0x00	; 0
 1ac:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__DATA_REGION_ORIGIN__+0x20>
 1b0:	90 93 81 00 	sts	0x0081, r25	; 0x800081 <__DATA_REGION_ORIGIN__+0x21>
 1b4:	21 11       	cpse	r18, r1
 1b6:	21 9a       	sbi	0x04, 1	; 4
 1b8:	30 93 6f 00 	sts	0x006F, r19	; 0x80006f <__DATA_REGION_ORIGIN__+0xf>
 1bc:	08 95       	ret
 1be:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__DATA_REGION_ORIGIN__+0x20>
 1c2:	90 93 81 00 	sts	0x0081, r25	; 0x800081 <__DATA_REGION_ORIGIN__+0x21>
 1c6:	30 e0       	ldi	r19, 0x00	; 0
 1c8:	f6 cf       	rjmp	.-20     	; 0x1b6 <TIMER1A_SETUP+0xde>
 1ca:	50 e0       	ldi	r21, 0x00	; 0
 1cc:	fa 01       	movw	r30, r20
 1ce:	31 97       	sbiw	r30, 0x01	; 1
 1d0:	ef 30       	cpi	r30, 0x0F	; 15
 1d2:	f1 05       	cpc	r31, r1
 1d4:	a0 f7       	brcc	.-24     	; 0x1be <TIMER1A_SETUP+0xe6>
 1d6:	e8 5c       	subi	r30, 0xC8	; 200
 1d8:	ff 4f       	sbci	r31, 0xFF	; 255
 1da:	09 94       	ijmp

000001dc <TIMER1A_STARTSTOP>:
 1dc:	83 30       	cpi	r24, 0x03	; 3
 1de:	91 05       	cpc	r25, r1
 1e0:	31 f1       	breq	.+76     	; 0x22e <TIMER1A_STARTSTOP+0x52>
 1e2:	28 f4       	brcc	.+10     	; 0x1ee <TIMER1A_STARTSTOP+0x12>
 1e4:	81 30       	cpi	r24, 0x01	; 1
 1e6:	91 05       	cpc	r25, r1
 1e8:	31 f1       	breq	.+76     	; 0x236 <TIMER1A_STARTSTOP+0x5a>
 1ea:	90 f0       	brcs	.+36     	; 0x210 <TIMER1A_STARTSTOP+0x34>
 1ec:	1e c0       	rjmp	.+60     	; 0x22a <TIMER1A_STARTSTOP+0x4e>
 1ee:	80 34       	cpi	r24, 0x40	; 64
 1f0:	91 05       	cpc	r25, r1
 1f2:	a9 f0       	breq	.+42     	; 0x21e <TIMER1A_STARTSTOP+0x42>
 1f4:	18 f4       	brcc	.+6      	; 0x1fc <TIMER1A_STARTSTOP+0x20>
 1f6:	08 97       	sbiw	r24, 0x08	; 8
 1f8:	49 f0       	breq	.+18     	; 0x20c <TIMER1A_STARTSTOP+0x30>
 1fa:	1b c0       	rjmp	.+54     	; 0x232 <TIMER1A_STARTSTOP+0x56>
 1fc:	81 15       	cp	r24, r1
 1fe:	21 e0       	ldi	r18, 0x01	; 1
 200:	92 07       	cpc	r25, r18
 202:	79 f0       	breq	.+30     	; 0x222 <TIMER1A_STARTSTOP+0x46>
 204:	81 15       	cp	r24, r1
 206:	94 40       	sbci	r25, 0x04	; 4
 208:	71 f0       	breq	.+28     	; 0x226 <TIMER1A_STARTSTOP+0x4a>
 20a:	13 c0       	rjmp	.+38     	; 0x232 <TIMER1A_STARTSTOP+0x56>
 20c:	92 e0       	ldi	r25, 0x02	; 2
 20e:	14 c0       	rjmp	.+40     	; 0x238 <TIMER1A_STARTSTOP+0x5c>
 210:	e1 e8       	ldi	r30, 0x81	; 129
 212:	f0 e0       	ldi	r31, 0x00	; 0
 214:	80 81       	ld	r24, Z
 216:	88 7f       	andi	r24, 0xF8	; 248
 218:	80 83       	st	Z, r24
 21a:	90 e0       	ldi	r25, 0x00	; 0
 21c:	0d c0       	rjmp	.+26     	; 0x238 <TIMER1A_STARTSTOP+0x5c>
 21e:	93 e0       	ldi	r25, 0x03	; 3
 220:	0b c0       	rjmp	.+22     	; 0x238 <TIMER1A_STARTSTOP+0x5c>
 222:	94 e0       	ldi	r25, 0x04	; 4
 224:	09 c0       	rjmp	.+18     	; 0x238 <TIMER1A_STARTSTOP+0x5c>
 226:	95 e0       	ldi	r25, 0x05	; 5
 228:	07 c0       	rjmp	.+14     	; 0x238 <TIMER1A_STARTSTOP+0x5c>
 22a:	96 e0       	ldi	r25, 0x06	; 6
 22c:	05 c0       	rjmp	.+10     	; 0x238 <TIMER1A_STARTSTOP+0x5c>
 22e:	95 e0       	ldi	r25, 0x05	; 5
 230:	03 c0       	rjmp	.+6      	; 0x238 <TIMER1A_STARTSTOP+0x5c>
 232:	97 e0       	ldi	r25, 0x07	; 7
 234:	01 c0       	rjmp	.+2      	; 0x238 <TIMER1A_STARTSTOP+0x5c>
 236:	91 e0       	ldi	r25, 0x01	; 1
 238:	e1 e8       	ldi	r30, 0x81	; 129
 23a:	f0 e0       	ldi	r31, 0x00	; 0
 23c:	80 81       	ld	r24, Z
 23e:	89 2b       	or	r24, r25
 240:	80 83       	st	Z, r24
 242:	08 95       	ret

00000244 <ADC_ENABLE>:
/*****/
void ADC_ENABLE(uint8_t ADC_channel, uint8_t ADC_Vref, uint8_t ADC_lar, uint8_t ADC_Div)
{
	uint8_t ADMUX_tmp;
	uint8_t ADCSRA_tmp;
	switch(ADC_channel){
 244:	90 e0       	ldi	r25, 0x00	; 0
 246:	88 30       	cpi	r24, 0x08	; 8
 248:	91 05       	cpc	r25, r1
 24a:	c0 f4       	brcc	.+48     	; 0x27c <ADC_ENABLE+0x38>
 24c:	fc 01       	movw	r30, r24
 24e:	e9 5b       	subi	r30, 0xB9	; 185
 250:	ff 4f       	sbci	r31, 0xFF	; 255
 252:	09 94       	ijmp
			break;
		case 6:
			ADMUX_tmp=0x06;
			break;
		case 7:
			ADMUX_tmp=0x07;
 254:	87 e0       	ldi	r24, 0x07	; 7
 256:	15 c0       	rjmp	.+42     	; 0x282 <ADC_ENABLE+0x3e>
{
	uint8_t ADMUX_tmp;
	uint8_t ADCSRA_tmp;
	switch(ADC_channel){
		case 0:
			DDRC&=~(1<<PC0);
 258:	38 98       	cbi	0x07, 0	; 7
			ADMUX_tmp=0x00;
 25a:	80 e0       	ldi	r24, 0x00	; 0
			break;
 25c:	12 c0       	rjmp	.+36     	; 0x282 <ADC_ENABLE+0x3e>
		case 1:
			DDRC&=~(1<<PC1);
 25e:	39 98       	cbi	0x07, 1	; 7
			ADMUX_tmp=0x01;
 260:	81 e0       	ldi	r24, 0x01	; 1
			break;
 262:	0f c0       	rjmp	.+30     	; 0x282 <ADC_ENABLE+0x3e>
		case 2:
			DDRC&=~(1<<PC2);
 264:	3a 98       	cbi	0x07, 2	; 7
			ADMUX_tmp=0x02;
 266:	82 e0       	ldi	r24, 0x02	; 2
			break;
 268:	0c c0       	rjmp	.+24     	; 0x282 <ADC_ENABLE+0x3e>
		case 3:
			DDRC&=~(1<<PC3);
 26a:	3b 98       	cbi	0x07, 3	; 7
			ADMUX_tmp=0x03;
 26c:	83 e0       	ldi	r24, 0x03	; 3
			break;
 26e:	09 c0       	rjmp	.+18     	; 0x282 <ADC_ENABLE+0x3e>
		case 4:
			DDRC&=~(1<<PC4);
 270:	3c 98       	cbi	0x07, 4	; 7
			ADMUX_tmp=0x04;
 272:	84 e0       	ldi	r24, 0x04	; 4
			break;
 274:	06 c0       	rjmp	.+12     	; 0x282 <ADC_ENABLE+0x3e>
		case 5:
			DDRC&=~(1<<PC5);
 276:	3d 98       	cbi	0x07, 5	; 7
			ADMUX_tmp=0x05;
 278:	85 e0       	ldi	r24, 0x05	; 5
			break;
 27a:	03 c0       	rjmp	.+6      	; 0x282 <ADC_ENABLE+0x3e>
			break;
		case 7:
			ADMUX_tmp=0x07;
			break;
		default:
		ADMUX_tmp=0x00;
 27c:	80 e0       	ldi	r24, 0x00	; 0
 27e:	01 c0       	rjmp	.+2      	; 0x282 <ADC_ENABLE+0x3e>
		case 5:
			DDRC&=~(1<<PC5);
			ADMUX_tmp=0x05;
			break;
		case 6:
			ADMUX_tmp=0x06;
 280:	86 e0       	ldi	r24, 0x06	; 6
			ADMUX_tmp=0x07;
			break;
		default:
		ADMUX_tmp=0x00;
	};
	switch(ADC_Vref){
 282:	61 30       	cpi	r22, 0x01	; 1
 284:	21 f0       	breq	.+8      	; 0x28e <ADC_ENABLE+0x4a>
 286:	40 f0       	brcs	.+16     	; 0x298 <ADC_ENABLE+0x54>
 288:	63 30       	cpi	r22, 0x03	; 3
 28a:	19 f0       	breq	.+6      	; 0x292 <ADC_ENABLE+0x4e>
 28c:	04 c0       	rjmp	.+8      	; 0x296 <ADC_ENABLE+0x52>
		case 0:
			break;
		case 1:
			ADMUX_tmp|=(1<<REFS0);
 28e:	80 64       	ori	r24, 0x40	; 64
			break;
 290:	03 c0       	rjmp	.+6      	; 0x298 <ADC_ENABLE+0x54>
		case 3:
			ADMUX_tmp|=(3<<REFS0);
 292:	80 6c       	ori	r24, 0xC0	; 192
			break;
 294:	01 c0       	rjmp	.+2      	; 0x298 <ADC_ENABLE+0x54>
		default:
			ADMUX_tmp|=(1<<REFS0);
 296:	80 64       	ori	r24, 0x40	; 64
	};
	switch(ADC_lar){
 298:	41 30       	cpi	r20, 0x01	; 1
 29a:	09 f4       	brne	.+2      	; 0x29e <ADC_ENABLE+0x5a>
		case 0:
			break;
		case 1:
			ADMUX_tmp|=(1<<ADLAR);
 29c:	80 62       	ori	r24, 0x20	; 32
			break;
		default:
			break;
	};
	switch(ADC_Div){
 29e:	28 30       	cpi	r18, 0x08	; 8
 2a0:	a9 f0       	breq	.+42     	; 0x2cc <ADC_ENABLE+0x88>
 2a2:	38 f4       	brcc	.+14     	; 0x2b2 <ADC_ENABLE+0x6e>
 2a4:	21 30       	cpi	r18, 0x01	; 1
 2a6:	e0 f0       	brcs	.+56     	; 0x2e0 <ADC_ENABLE+0x9c>
 2a8:	23 30       	cpi	r18, 0x03	; 3
 2aa:	e0 f0       	brcs	.+56     	; 0x2e4 <ADC_ENABLE+0xa0>
 2ac:	24 30       	cpi	r18, 0x04	; 4
 2ae:	61 f0       	breq	.+24     	; 0x2c8 <ADC_ENABLE+0x84>
 2b0:	17 c0       	rjmp	.+46     	; 0x2e0 <ADC_ENABLE+0x9c>
 2b2:	20 32       	cpi	r18, 0x20	; 32
 2b4:	79 f0       	breq	.+30     	; 0x2d4 <ADC_ENABLE+0x90>
 2b6:	18 f4       	brcc	.+6      	; 0x2be <ADC_ENABLE+0x7a>
 2b8:	20 31       	cpi	r18, 0x10	; 16
 2ba:	51 f0       	breq	.+20     	; 0x2d0 <ADC_ENABLE+0x8c>
 2bc:	11 c0       	rjmp	.+34     	; 0x2e0 <ADC_ENABLE+0x9c>
 2be:	20 34       	cpi	r18, 0x40	; 64
 2c0:	59 f0       	breq	.+22     	; 0x2d8 <ADC_ENABLE+0x94>
 2c2:	20 38       	cpi	r18, 0x80	; 128
 2c4:	59 f0       	breq	.+22     	; 0x2dc <ADC_ENABLE+0x98>
 2c6:	0c c0       	rjmp	.+24     	; 0x2e0 <ADC_ENABLE+0x9c>
			break;
		case 2:
			ADCSRA_tmp=(1<<ADPS0);
			break;
		case 4:
			ADCSRA_tmp=(1<<ADPS1);
 2c8:	92 e0       	ldi	r25, 0x02	; 2
 2ca:	0d c0       	rjmp	.+26     	; 0x2e6 <ADC_ENABLE+0xa2>
			break;
		case 8:
			ADCSRA_tmp=(3<<ADPS0);
 2cc:	93 e0       	ldi	r25, 0x03	; 3
			break;
 2ce:	0b c0       	rjmp	.+22     	; 0x2e6 <ADC_ENABLE+0xa2>
		case 16:
			ADCSRA_tmp=(1<<ADPS2);
 2d0:	94 e0       	ldi	r25, 0x04	; 4
			break;
 2d2:	09 c0       	rjmp	.+18     	; 0x2e6 <ADC_ENABLE+0xa2>
		case 32:
			ADCSRA_tmp=(5<<ADPS0);
 2d4:	95 e0       	ldi	r25, 0x05	; 5
			break;
 2d6:	07 c0       	rjmp	.+14     	; 0x2e6 <ADC_ENABLE+0xa2>
		case 64:
			ADCSRA_tmp=(3<<ADPS1);
 2d8:	96 e0       	ldi	r25, 0x06	; 6
			break;
 2da:	05 c0       	rjmp	.+10     	; 0x2e6 <ADC_ENABLE+0xa2>
		case 128:
			ADCSRA_tmp=(7<<ADPS0);
 2dc:	97 e0       	ldi	r25, 0x07	; 7
			break;
 2de:	03 c0       	rjmp	.+6      	; 0x2e6 <ADC_ENABLE+0xa2>
		default:
			ADCSRA_tmp=(7<<ADPS0);
 2e0:	97 e0       	ldi	r25, 0x07	; 7
			break;
 2e2:	01 c0       	rjmp	.+2      	; 0x2e6 <ADC_ENABLE+0xa2>
		default:
			break;
	};
	switch(ADC_Div){
		case 1:
			ADCSRA_tmp=(1<<ADPS0);
 2e4:	91 e0       	ldi	r25, 0x01	; 1
			break;
		default:
			ADCSRA_tmp=(7<<ADPS0);
			break;
	};
	ADMUX=ADMUX_tmp;
 2e6:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__DATA_REGION_ORIGIN__+0x1c>
	ADCSRA_tmp|=(1<<ADIE);
	ADCSRA_tmp|=(1<<ADEN);
	ADCSRA_tmp|=(1<<ADSC);
	ADCSRA_tmp|=(1<<ADATE);
 2ea:	98 6e       	ori	r25, 0xE8	; 232
	ADCSRA=ADCSRA_tmp;
 2ec:	90 93 7a 00 	sts	0x007A, r25	; 0x80007a <__DATA_REGION_ORIGIN__+0x1a>
	ADCSRB&=~(7<<ADTS0);
 2f0:	eb e7       	ldi	r30, 0x7B	; 123
 2f2:	f0 e0       	ldi	r31, 0x00	; 0
 2f4:	80 81       	ld	r24, Z
 2f6:	88 7f       	andi	r24, 0xF8	; 248
 2f8:	80 83       	st	Z, r24
	sei();
 2fa:	78 94       	sei
 2fc:	08 95       	ret

000002fe <main>:
/***MAIN_MAIN_MAIN***/
int main(void)
{
	//PORTINIT();
	/******/
	TIMER0ASETUP();
 2fe:	e0 de       	rcall	.-576    	; 0xc0 <TIMER0ASETUP>
	count=REPEAT;
 300:	84 e6       	ldi	r24, 0x64	; 100
 302:	90 e0       	ldi	r25, 0x00	; 0
 304:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <count+0x1>
 308:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <count>
	/******/
	TIMER1A_SETUP(5,3,0);
 30c:	40 e0       	ldi	r20, 0x00	; 0
 30e:	63 e0       	ldi	r22, 0x03	; 3
 310:	85 e0       	ldi	r24, 0x05	; 5
 312:	e2 de       	rcall	.-572    	; 0xd8 <TIMER1A_SETUP>
	}
	TCCR1B|=TCCR1B_tmp;
}
void TIMER1A_trigger(uint16_t Atrigger)
{
	OCR1A=Atrigger;
 314:	80 e8       	ldi	r24, 0x80	; 128
 316:	90 e0       	ldi	r25, 0x00	; 0
 318:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__DATA_REGION_ORIGIN__+0x29>
 31c:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__DATA_REGION_ORIGIN__+0x28>
	TIMER0ASETUP();
	count=REPEAT;
	/******/
	TIMER1A_SETUP(5,3,0);
	TIMER1A_trigger(128);
	TIMER1A_STARTSTOP(8);
 320:	88 e0       	ldi	r24, 0x08	; 8
 322:	90 e0       	ldi	r25, 0x00	; 0
 324:	5b df       	rcall	.-330    	; 0x1dc <TIMER1A_STARTSTOP>
	/******/
	ADC_ENABLE(0, 1, 0, 128);
 326:	20 e8       	ldi	r18, 0x80	; 128
 328:	40 e0       	ldi	r20, 0x00	; 0
 32a:	61 e0       	ldi	r22, 0x01	; 1
 32c:	80 e0       	ldi	r24, 0x00	; 0
 32e:	8a df       	rcall	.-236    	; 0x244 <ADC_ENABLE>
 330:	ff cf       	rjmp	.-2      	; 0x330 <main+0x32>

00000332 <__vector_14>:
	ADCSRA=ADCSRA_tmp;
	ADCSRB&=~(7<<ADTS0);
	sei();
}	
/***Interrupt***/
ISR(TIMER0_COMPA_vect){
 332:	1f 92       	push	r1
 334:	0f 92       	push	r0
 336:	0f b6       	in	r0, 0x3f	; 63
 338:	0f 92       	push	r0
 33a:	11 24       	eor	r1, r1
 33c:	2f 93       	push	r18
 33e:	8f 93       	push	r24
 340:	9f 93       	push	r25
	uint8_t sREG=SREG;
 342:	2f b7       	in	r18, 0x3f	; 63
	cli();
 344:	f8 94       	cli
	count--;
 346:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <count>
 34a:	90 91 03 01 	lds	r25, 0x0103	; 0x800103 <count+0x1>
 34e:	01 97       	sbiw	r24, 0x01	; 1
 350:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <count+0x1>
 354:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <count>
	if(!count){
 358:	89 2b       	or	r24, r25
 35a:	51 f4       	brne	.+20     	; 0x370 <__vector_14+0x3e>
		PORTD^=(1<<PORTD6);
 35c:	9b b1       	in	r25, 0x0b	; 11
 35e:	80 e4       	ldi	r24, 0x40	; 64
 360:	89 27       	eor	r24, r25
 362:	8b b9       	out	0x0b, r24	; 11
		count=REPEAT;
 364:	84 e6       	ldi	r24, 0x64	; 100
 366:	90 e0       	ldi	r25, 0x00	; 0
 368:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <count+0x1>
 36c:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <count>
	}
	SREG=sREG;
 370:	2f bf       	out	0x3f, r18	; 63
	sei();
 372:	78 94       	sei
}
 374:	9f 91       	pop	r25
 376:	8f 91       	pop	r24
 378:	2f 91       	pop	r18
 37a:	0f 90       	pop	r0
 37c:	0f be       	out	0x3f, r0	; 63
 37e:	0f 90       	pop	r0
 380:	1f 90       	pop	r1
 382:	18 95       	reti

00000384 <__vector_21>:
/******/
ISR(ADC_vect)
{
 384:	1f 92       	push	r1
 386:	0f 92       	push	r0
 388:	0f b6       	in	r0, 0x3f	; 63
 38a:	0f 92       	push	r0
 38c:	11 24       	eor	r1, r1
 38e:	2f 93       	push	r18
 390:	8f 93       	push	r24
 392:	9f 93       	push	r25
	//uint8_t sREG=SREG;
	//cli();
	adc_tmp=ADCL;
 394:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__DATA_REGION_ORIGIN__+0x18>
 398:	90 e0       	ldi	r25, 0x00	; 0
 39a:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <_edata+0x1>
 39e:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
	adc_tmp|=(ADCH<<8);
 3a2:	20 91 79 00 	lds	r18, 0x0079	; 0x800079 <__DATA_REGION_ORIGIN__+0x19>
 3a6:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 3aa:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <_edata+0x1>
 3ae:	92 2b       	or	r25, r18
 3b0:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <_edata+0x1>
 3b4:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
	TIMER1A_trigger(adc_tmp>>2);
 3b8:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 3bc:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <_edata+0x1>
 3c0:	96 95       	lsr	r25
 3c2:	87 95       	ror	r24
 3c4:	96 95       	lsr	r25
 3c6:	87 95       	ror	r24
	}
	TCCR1B|=TCCR1B_tmp;
}
void TIMER1A_trigger(uint16_t Atrigger)
{
	OCR1A=Atrigger;
 3c8:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__DATA_REGION_ORIGIN__+0x29>
 3cc:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__DATA_REGION_ORIGIN__+0x28>
	adc_tmp=ADCL;
	adc_tmp|=(ADCH<<8);
	TIMER1A_trigger(adc_tmp>>2);
	//SREG=sREG;
	//sei();
}
 3d0:	9f 91       	pop	r25
 3d2:	8f 91       	pop	r24
 3d4:	2f 91       	pop	r18
 3d6:	0f 90       	pop	r0
 3d8:	0f be       	out	0x3f, r0	; 63
 3da:	0f 90       	pop	r0
 3dc:	1f 90       	pop	r1
 3de:	18 95       	reti

000003e0 <_exit>:
 3e0:	f8 94       	cli

000003e2 <__stop_program>:
 3e2:	ff cf       	rjmp	.-2      	; 0x3e2 <__stop_program>
