FILE_TYPE=VERILOG_MAP;
PRIMITIVE 'MAX528';
    DEFAULT_MODEL=SNOSERIALDAC;
    UPPER_CASE=TRUE;
    MODEL 'SNOSERIALDAC';
        PIN_MAP
            'REFL1'='(REFL1)';
            'REFL2'='(REFL2)';
            'REFH1'='(REFH1)';
            'REFH2'='(REFH2)';
            'OUT'<7>='(AOUT[7])';
            'OUT'<6>='(AOUT[6])';
            'OUT'<5>='(AOUT[5])';
            'OUT'<4>='(AOUT[4])';
            'OUT'<3>='(AOUT[3])';
            'OUT'<2>='(AOUT[2])';
            'OUT'<1>='(AOUT[1])';
            'OUT'<0>='(AOUT[0])';
            'VDD'='(VDD)';
            'VSS'='(VSS)';
            'DIN'='(DIN)';
            'DOUT'='(DOUT)';
            'CLK'='(CLK)';
            '-SHDN'='(SHDN_)';
            '-CS'='(CS_)';
        END_PIN;
    END_MODEL;
END_PRIMITIVE;
END.
