TimeQuest Timing Analyzer report for ALU_MD
Thu Dec 30 15:41:41 2021
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'IR[0]'
 13. Slow 1200mV 100C Model Setup: 'LDDR1'
 14. Slow 1200mV 100C Model Setup: 'LDDR2'
 15. Slow 1200mV 100C Model Hold: 'IR[0]'
 16. Slow 1200mV 100C Model Hold: 'LDDR1'
 17. Slow 1200mV 100C Model Hold: 'LDDR2'
 18. Slow 1200mV 100C Model Metastability Summary
 19. Slow 1200mV -40C Model Fmax Summary
 20. Slow 1200mV -40C Model Setup Summary
 21. Slow 1200mV -40C Model Hold Summary
 22. Slow 1200mV -40C Model Recovery Summary
 23. Slow 1200mV -40C Model Removal Summary
 24. Slow 1200mV -40C Model Minimum Pulse Width Summary
 25. Slow 1200mV -40C Model Setup: 'IR[0]'
 26. Slow 1200mV -40C Model Setup: 'LDDR1'
 27. Slow 1200mV -40C Model Setup: 'LDDR2'
 28. Slow 1200mV -40C Model Hold: 'IR[0]'
 29. Slow 1200mV -40C Model Hold: 'LDDR2'
 30. Slow 1200mV -40C Model Hold: 'LDDR1'
 31. Slow 1200mV -40C Model Metastability Summary
 32. Fast 1200mV -40C Model Setup Summary
 33. Fast 1200mV -40C Model Hold Summary
 34. Fast 1200mV -40C Model Recovery Summary
 35. Fast 1200mV -40C Model Removal Summary
 36. Fast 1200mV -40C Model Minimum Pulse Width Summary
 37. Fast 1200mV -40C Model Setup: 'IR[0]'
 38. Fast 1200mV -40C Model Setup: 'LDDR1'
 39. Fast 1200mV -40C Model Setup: 'LDDR2'
 40. Fast 1200mV -40C Model Hold: 'LDDR2'
 41. Fast 1200mV -40C Model Hold: 'IR[0]'
 42. Fast 1200mV -40C Model Hold: 'LDDR1'
 43. Fast 1200mV -40C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv n40c Model)
 48. Signal Integrity Metrics (Slow 1200mv 100c Model)
 49. Signal Integrity Metrics (Fast 1200mv n40c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                               ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Timing Analyzer       ; TimeQuest Spectra-Q                                     ;
; Revision Name         ; ALU_MD                                                  ;
; Device Family         ; Cyclone 10 LP                                           ;
; Device Name           ; 10CL055YF484I7G                                         ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   2.5%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; IR[0]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IR[0] } ;
; LDDR1      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LDDR1 } ;
; LDDR2      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LDDR2 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary              ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 116.46 MHz ; 116.46 MHz      ; LDDR1      ;      ;
; 119.36 MHz ; 119.36 MHz      ; IR[0]      ;      ;
; 121.15 MHz ; 121.15 MHz      ; LDDR2      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; IR[0] ; -8.802 ; -190.117            ;
; LDDR1 ; -7.587 ; -59.067             ;
; LDDR2 ; -7.561 ; -58.964             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; IR[0] ; 1.005 ; 0.000               ;
; LDDR1 ; 1.047 ; 0.000               ;
; LDDR2 ; 1.062 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; IR[0] ; -3.210 ; -71.558                           ;
; LDDR1 ; -3.000 ; -3.000                            ;
; LDDR2 ; -3.000 ; -3.000                            ;
+-------+--------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'IR[0]'                                                                                                               ;
+--------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.802 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.270     ; 7.598      ;
; -8.793 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.275     ; 7.584      ;
; -8.629 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.364     ; 7.331      ;
; -8.500 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; -0.278     ; 7.506      ;
; -8.453 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.667     ; 7.338      ;
; -8.396 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.370     ; 7.092      ;
; -8.375 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.435     ; 7.006      ;
; -8.344 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.207     ; 7.425      ;
; -8.335 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.212     ; 7.411      ;
; -8.321 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; -0.299     ; 7.469      ;
; -8.312 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.631     ; 7.233      ;
; -8.309 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.471     ; 7.390      ;
; -8.309 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; -0.373     ; 7.220      ;
; -8.294 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.466     ; 7.380      ;
; -8.294 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.469     ; 7.258      ;
; -8.291 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.309     ; 7.415      ;
; -8.234 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.425     ; 7.259      ;
; -8.231 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.265     ; 7.416      ;
; -8.203 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.574     ; 7.066      ;
; -8.203 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.652     ; 7.136      ;
; -8.200 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.558     ; 6.708      ;
; -8.195 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.488     ; 7.144      ;
; -8.177 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.452     ; 7.162      ;
; -8.174 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.292     ; 7.319      ;
; -8.172 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.250     ; 7.367      ;
; -8.171 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.301     ; 7.158      ;
; -8.148 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.745     ; 6.971      ;
; -8.147 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.532     ; 7.067      ;
; -8.139 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.446     ; 7.145      ;
; -8.130 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; -0.394     ; 7.183      ;
; -8.128 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.731     ; 6.949      ;
; -8.127 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.569     ; 6.994      ;
; -8.121 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.410     ; 7.163      ;
; -8.121 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.560     ; 7.113      ;
; -8.118 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.250     ; 7.320      ;
; -8.114 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.623     ; 7.059      ;
; -8.095 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.754     ; 6.893      ;
; -8.093 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.447     ; 7.082      ;
; -8.080 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.245     ; 7.280      ;
; -8.072 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.463     ; 7.177      ;
; -8.062 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.616     ; 7.031      ;
; -8.059 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.456     ; 7.188      ;
; -8.053 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.304     ; 7.182      ;
; -8.053 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; -0.273     ; 7.064      ;
; -8.051 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.287     ; 7.200      ;
; -8.050 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; -0.592     ; 6.891      ;
; -8.044 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.451     ; 7.178      ;
; -8.036 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.566     ; 7.022      ;
; -8.008 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.719     ; 6.857      ;
; -8.006 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.339     ; 7.112      ;
; -7.993 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.260     ; 7.183      ;
; -7.990 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; -0.548     ; 6.892      ;
; -7.987 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.543     ; 6.880      ;
; -7.985 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.458     ; 7.095      ;
; -7.975 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.446     ; 6.974      ;
; -7.971 ; lpm_latch:inst8|latches[6] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.461     ; 7.078      ;
; -7.964 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.282     ; 7.118      ;
; -7.960 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.659     ; 6.869      ;
; -7.956 ; lpm_latch:inst9|latches[6] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.718     ; 6.806      ;
; -7.950 ; lpm_latch:inst8|latches[6] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.285     ; 7.101      ;
; -7.939 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.483     ; 6.892      ;
; -7.938 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.307     ; 6.919      ;
; -7.935 ; lpm_latch:inst9|latches[6] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.542     ; 6.829      ;
; -7.934 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.345     ; 7.034      ;
; -7.919 ; lpm_latch:inst8|latches[5] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.467     ; 7.020      ;
; -7.917 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.372     ; 6.833      ;
; -7.914 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.510     ; 6.849      ;
; -7.906 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.410     ; 6.941      ;
; -7.906 ; lpm_latch:inst9|latches[6] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.505     ; 6.846      ;
; -7.899 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.387     ; 6.949      ;
; -7.898 ; lpm_latch:inst8|latches[5] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.291     ; 7.043      ;
; -7.887 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.453     ; 7.188      ;
; -7.886 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; LDDR1        ; IR[0]       ; 0.500        ; -0.473     ; 6.969      ;
; -7.878 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.716     ; 6.747      ;
; -7.877 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.505     ; 6.805      ;
; -7.875 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; -0.398     ; 6.910      ;
; -7.873 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; -0.294     ; 7.026      ;
; -7.873 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.558     ; 6.883      ;
; -7.871 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.545     ; 6.911      ;
; -7.865 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.575     ; 6.727      ;
; -7.861 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.548     ; 6.750      ;
; -7.859 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.287     ; 7.009      ;
; -7.854 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.746     ; 6.676      ;
; -7.852 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.382     ; 6.906      ;
; -7.851 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.723     ; 6.696      ;
; -7.845 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.739     ; 6.691      ;
; -7.843 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.345     ; 6.950      ;
; -7.833 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.570     ; 6.699      ;
; -7.833 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.532     ; 6.746      ;
; -7.831 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.533     ; 6.743      ;
; -7.830 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.547     ; 6.719      ;
; -7.828 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.506     ; 6.767      ;
; -7.820 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; LDDR1        ; IR[0]       ; 0.500        ; -0.455     ; 6.969      ;
; -7.817 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.461     ; 6.806      ;
; -7.817 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; -0.367     ; 6.734      ;
; -7.815 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; -0.354     ; 6.911      ;
; -7.809 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.533     ; 6.728      ;
; -7.805 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.753     ; 6.604      ;
; -7.805 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.506     ; 6.751      ;
; -7.803 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.245     ; 7.010      ;
+--------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'LDDR1'                                                                                                               ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -7.587 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; 0.107      ; 7.583      ;
; -7.578 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; 0.102      ; 7.569      ;
; -7.543 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.096     ; 7.316      ;
; -7.482 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[1] ; LDDR1        ; LDDR1       ; 1.000        ; -0.056     ; 7.459      ;
; -7.420 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[1] ; LDDR2        ; LDDR1       ; 1.000        ; -0.260     ; 7.173      ;
; -7.403 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.024     ; 7.264      ;
; -7.400 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; 0.136      ; 7.421      ;
; -7.397 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.002      ; 7.170      ;
; -7.364 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[0] ; LDDR1        ; LDDR1       ; 1.000        ; -0.052     ; 7.356      ;
; -7.336 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.329     ; 7.088      ;
; -7.325 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.412     ; 6.974      ;
; -7.314 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[0] ; LDDR2        ; LDDR1       ; 1.000        ; -0.256     ; 7.082      ;
; -7.310 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.102     ; 7.077      ;
; -7.302 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.207     ; 7.176      ;
; -7.291 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.330     ; 7.160      ;
; -7.288 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.256     ; 6.897      ;
; -7.274 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.244     ; 7.229      ;
; -7.273 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.411     ; 6.923      ;
; -7.265 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.208     ; 7.256      ;
; -7.262 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.048     ; 7.413      ;
; -7.260 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.047     ; 7.294      ;
; -7.256 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.038      ; 7.065      ;
; -7.245 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.198      ; 7.214      ;
; -7.238 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.203      ; 7.212      ;
; -7.207 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.054     ; 7.198      ;
; -7.201 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.171     ; 6.781      ;
; -7.194 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; 0.000      ; 6.945      ;
; -7.190 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.251     ; 7.000      ;
; -7.173 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.042     ; 7.212      ;
; -7.171 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.439     ; 6.793      ;
; -7.168 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.194     ; 6.725      ;
; -7.168 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.416     ; 6.813      ;
; -7.162 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; 0.141      ; 7.188      ;
; -7.160 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; -0.058     ; 6.991      ;
; -7.160 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.252     ; 6.933      ;
; -7.159 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.045     ; 7.195      ;
; -7.148 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.243     ; 6.986      ;
; -7.114 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.290     ; 6.693      ;
; -7.113 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.062     ; 6.916      ;
; -7.113 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.252     ; 7.040      ;
; -7.107 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.051     ; 7.137      ;
; -7.105 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.049     ; 7.101      ;
; -7.103 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.258     ; 6.870      ;
; -7.101 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.006     ; 6.846      ;
; -7.068 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.423     ; 6.670      ;
; -7.061 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[1] ; LDDR1        ; LDDR1       ; 1.000        ; -0.051     ; 7.043      ;
; -7.060 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.418     ; 6.667      ;
; -7.053 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.245     ; 6.869      ;
; -7.048 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.440     ; 6.787      ;
; -7.044 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.413     ; 6.810      ;
; -7.010 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.068     ; 6.807      ;
; -7.000 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.250     ; 6.795      ;
; -6.986 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.060     ; 6.811      ;
; -6.985 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.446     ; 6.564      ;
; -6.982 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.419     ; 6.588      ;
; -6.954 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[1] ; LDDR2        ; LDDR1       ; 1.000        ; -0.254     ; 6.713      ;
; -6.936 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.417     ; 6.698      ;
; -6.931 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.214     ; 6.762      ;
; -6.913 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.043     ; 7.069      ;
; -6.865 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.246     ; 6.798      ;
; -6.858 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.336     ; 6.567      ;
; -6.787 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.233     ; 6.419      ;
; -6.765 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.058     ; 6.752      ;
; -6.758 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.167     ; 6.342      ;
; -6.749 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; -0.084     ; 6.436      ;
; -6.747 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.255     ; 6.553      ;
; -6.672 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.052     ; 6.819      ;
; -6.625 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.262     ; 6.388      ;
; -6.623 ; lpm_latch:inst9|latches[7]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.419     ; 6.265      ;
; -6.612 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.256     ; 6.535      ;
; -6.543 ; lpm_latch:inst8|latches[7]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.052     ; 6.572      ;
; -6.501 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.052     ; 6.494      ;
; -2.964 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; 0.157      ; 2.645      ;
; -2.924 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; 0.013      ; 2.306      ;
; -2.824 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; 0.128      ; 2.317      ;
; -2.819 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; -0.028     ; 2.304      ;
; -2.766 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 1.000        ; -0.444     ; 2.335      ;
; -2.731 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; -0.050     ; 2.194      ;
; -2.694 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; 0.105      ; 2.168      ;
; -2.690 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; 0.389      ; 2.330      ;
; -2.684 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; 0.174      ; 2.223      ;
; -2.676 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; 0.500        ; -0.077     ; 2.124      ;
; -2.671 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; 0.139      ; 2.334      ;
; -2.623 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 1.000        ; -0.286     ; 2.206      ;
; -2.605 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 1.000        ; -0.002     ; 2.354      ;
; -2.591 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 1.000        ; -0.438     ; 2.177      ;
; -2.749 ; IR[0]                                   ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; 4.487      ; 6.760      ;
; -2.552 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; 0.405      ; 2.208      ;
; -2.548 ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; 1.000        ; -0.259     ; 2.314      ;
; -2.582 ; IR[0]                                   ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; 4.492      ; 6.635      ;
; -2.620 ; IR[0]                                   ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; 4.737      ; 6.608      ;
; -2.563 ; IR[0]                                   ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; 4.483      ; 6.559      ;
; -2.509 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 1.000        ; -0.453     ; 2.117      ;
; -2.525 ; IR[0]                                   ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; 4.641      ; 6.535      ;
; -2.490 ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 1.000        ; -0.421     ; 2.248      ;
; -2.475 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; -0.028     ; 2.126      ;
; -2.540 ; IR[0]                                   ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; 0.500        ; 4.485      ; 6.550      ;
; -2.575 ; IR[0]                                   ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; 4.675      ; 6.615      ;
; -2.411 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; -0.071     ; 2.019      ;
; -2.385 ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 1.000        ; -0.072     ; 2.178      ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'LDDR2'                                                                                                               ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -7.561 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; 0.115      ; 7.586      ;
; -7.552 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; 0.110      ; 7.572      ;
; -7.510 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[1] ; LDDR1        ; LDDR2       ; 1.000        ; -0.077     ; 7.464      ;
; -7.481 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.349     ; 7.155      ;
; -7.464 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.263     ; 7.224      ;
; -7.455 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.227     ; 7.251      ;
; -7.452 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.067     ; 7.408      ;
; -7.449 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; -0.072     ; 7.266      ;
; -7.446 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; 0.088      ; 7.423      ;
; -7.405 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[0] ; LDDR1        ; LDDR2       ; 1.000        ; -0.071     ; 7.353      ;
; -7.399 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.112     ; 7.169      ;
; -7.258 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.076     ; 7.064      ;
; -7.254 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; 0.135      ; 7.319      ;
; -7.247 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; 0.084      ; 7.213      ;
; -7.240 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; 0.089      ; 7.211      ;
; -7.218 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.191     ; 6.950      ;
; -7.208 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; 0.093      ; 7.190      ;
; -7.185 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[1] ; LDDR2        ; LDDR2       ; 1.000        ; -0.058     ; 7.178      ;
; -7.184 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.069     ; 7.038      ;
; -7.142 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.091      ; 7.156      ;
; -7.134 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; -0.050     ; 6.994      ;
; -7.103 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.062     ; 7.064      ;
; -7.092 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[0] ; LDDR2        ; LDDR2       ; 1.000        ; -0.052     ; 7.079      ;
; -7.089 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[1] ; LDDR1        ; LDDR2       ; 1.000        ; -0.072     ; 7.048      ;
; -7.071 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.081     ; 6.899      ;
; -7.055 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.096      ; 7.074      ;
; -7.041 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.093      ; 7.057      ;
; -7.040 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.048     ; 7.035      ;
; -7.032 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; -0.108     ; 6.813      ;
; -7.030 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.105     ; 6.848      ;
; -7.021 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; 0.129      ; 7.080      ;
; -6.989 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.087      ; 6.999      ;
; -6.975 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.236     ; 6.782      ;
; -6.971 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.209     ; 6.805      ;
; -6.944 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.051     ; 6.836      ;
; -6.941 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; 0.083      ; 7.232      ;
; -6.940 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.062     ; 6.780      ;
; -6.933 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; 0.109      ; 6.944      ;
; -6.907 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.085     ; 6.724      ;
; -6.896 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; 0.113      ; 6.918      ;
; -6.890 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.050     ; 6.783      ;
; -6.863 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.213     ; 6.693      ;
; -6.862 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.071     ; 6.814      ;
; -6.840 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; 0.103      ; 6.845      ;
; -6.825 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; -0.059     ; 6.696      ;
; -6.809 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; 0.110      ; 6.862      ;
; -6.798 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; 0.088      ; 7.094      ;
; -6.793 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; 0.107      ; 6.809      ;
; -6.792 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.042     ; 6.793      ;
; -6.790 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.078     ; 6.655      ;
; -6.787 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.055     ; 6.675      ;
; -6.751 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.198     ; 6.435      ;
; -6.719 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[1] ; LDDR2        ; LDDR2       ; 1.000        ; -0.052     ; 6.718      ;
; -6.709 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.113     ; 6.804      ;
; -6.672 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; 0.116      ; 6.731      ;
; -6.640 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.077     ; 6.771      ;
; -6.590 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; 0.108      ; 6.926      ;
; -6.577 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.199     ; 6.586      ;
; -6.574 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; 0.102      ; 6.904      ;
; -6.570 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.058     ; 6.421      ;
; -6.541 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.052     ; 6.532      ;
; -6.514 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.063     ; 6.679      ;
; -6.506 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.058     ; 6.676      ;
; -6.499 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; 0.079      ; 6.786      ;
; -6.497 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.058     ; 6.341      ;
; -6.431 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.086     ; 6.573      ;
; -6.428 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.059     ; 6.597      ;
; -6.425 ; lpm_latch:inst8|latches[7]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.086      ; 6.434      ;
; -6.366 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; 0.106      ; 6.415      ;
; -6.240 ; lpm_latch:inst9|latches[7]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.058     ; 6.125      ;
; -6.210 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; 0.085      ; 6.503      ;
; -6.069 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; 0.098      ; 6.395      ;
; -2.876 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; 0.247      ; 2.642      ;
; -2.769 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; 0.130      ; 2.309      ;
; -2.741 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; 0.189      ; 2.319      ;
; -2.718 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; 0.060      ; 2.309      ;
; -2.665 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 1.000        ; -0.356     ; 2.340      ;
; -2.630 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; 0.038      ; 2.199      ;
; -2.601 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; 0.235      ; 2.225      ;
; -2.583 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; 0.229      ; 2.331      ;
; -2.563 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; 0.384      ; 2.329      ;
; -2.551 ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 1.000        ; -0.331     ; 2.243      ;
; -2.539 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; 0.222      ; 2.171      ;
; -2.536 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; 0.062      ; 2.121      ;
; -2.503 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 1.000        ; -0.348     ; 2.174      ;
; -2.662 ; IR[0]                                   ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; 4.577      ; 6.758      ;
; -2.478 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 1.000        ; -0.007     ; 2.353      ;
; -2.472 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; 0.019      ; 2.014      ;
; -2.467 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 1.000        ; -0.169     ; 2.208      ;
; -2.461 ; IR[0]                                   ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; 4.571      ; 6.563      ;
; -2.425 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; 0.400      ; 2.207      ;
; -2.493 ; IR[0]                                   ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; 4.732      ; 6.607      ;
; -2.420 ; IR[0]                                   ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; 4.581      ; 6.524      ;
; -2.492 ; IR[0]                                   ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; 4.736      ; 6.617      ;
; -2.370 ; IR[0]                                   ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; 4.758      ; 6.538      ;
; -2.302 ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 1.000        ; -0.011     ; 2.180      ;
; -2.399 ; IR[0]                                   ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; 0.500        ; 4.739      ; 6.561      ;
; -2.281 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; 0.500        ; 0.169      ; 2.158      ;
; -2.263 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; 1.000        ; -0.206     ; 1.980      ;
; -2.153 ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; 1.000        ; -0.013     ; 2.348      ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'IR[0]'                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.109 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 4.945      ; 6.054      ;
; 1.005 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 4.912      ; 5.917      ;
; 1.010 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 4.925      ; 5.935      ;
; 1.146 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 4.927      ; 6.073      ;
; 1.204 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 4.628      ; 5.832      ;
; 1.347 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 4.562      ; 5.909      ;
; 1.241 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 4.927      ; 6.168      ;
; 1.244 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 4.747      ; 5.991      ;
; 1.428 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 4.523      ; 5.951      ;
; 1.389 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 4.519      ; 5.908      ;
; 1.476 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.338      ; 1.814      ;
; 1.496 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.367      ; 1.863      ;
; 1.426 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 4.912      ; 5.858      ;
; 1.485 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 4.945      ; 5.950      ;
; 1.530 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 4.744      ; 6.274      ;
; 1.532 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 0.760      ; 1.812      ;
; 1.402 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 4.348      ; 5.750      ;
; 1.420 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 4.330      ; 5.750      ;
; 1.563 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 4.341      ; 5.904      ;
; 1.593 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 0.584      ; 1.697      ;
; 1.598 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.052      ; 1.650      ;
; 1.407 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 4.547      ; 5.954      ;
; 1.428 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 4.739      ; 6.167      ;
; 1.457 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 4.925      ; 5.902      ;
; 1.641 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.058      ; 1.699      ;
; 1.453 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 4.501      ; 5.954      ;
; 1.651 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; -0.020     ; 1.631      ;
; 1.463 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 4.536      ; 5.999      ;
; 1.659 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.255      ; 1.914      ;
; 1.667 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.137      ; 1.804      ;
; 1.692 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.121      ; 1.813      ;
; 1.694 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.052      ; 1.746      ;
; 1.700 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 0.549      ; 1.769      ;
; 1.712 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 0.732      ; 1.964      ;
; 1.713 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 4.562      ; 6.275      ;
; 1.734 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.206      ; 1.940      ;
; 1.589 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 4.348      ; 5.937      ;
; 1.738 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 0.514      ; 1.772      ;
; 1.582 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 4.511      ; 6.093      ;
; 1.555 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 4.927      ; 6.002      ;
; 1.753 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.051      ; 1.804      ;
; 1.754 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.060      ; 1.814      ;
; 1.755 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 4.351      ; 6.106      ;
; 1.603 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 4.533      ; 6.136      ;
; 1.773 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.059      ; 1.832      ;
; 1.822 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 0.556      ; 1.898      ;
; 1.688 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 4.927      ; 6.135      ;
; 1.698 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 4.747      ; 5.965      ;
; 1.870 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.088      ; 1.958      ;
; 1.874 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.208      ; 2.082      ;
; 1.878 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.173      ; 2.051      ;
; 1.879 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.060      ; 1.939      ;
; 1.879 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.171      ; 2.050      ;
; 1.880 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.059      ; 1.939      ;
; 1.882 ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.052      ; 1.934      ;
; 1.897 ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.058      ; 1.955      ;
; 1.741 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 4.628      ; 5.889      ;
; 1.936 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 4.744      ; 6.200      ;
; 1.939 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.141      ; 2.080      ;
; 1.941 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 0.750      ; 2.211      ;
; 1.798 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 4.332      ; 6.130      ;
; 1.972 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.184      ; 2.156      ;
; 2.000 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.051      ; 2.051      ;
; 2.004 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; -0.047     ; 1.957      ;
; 2.005 ; lpm_latch:inst8|latches[7]              ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; LDDR1        ; IR[0]       ; 0.000        ; 0.453      ; 2.498      ;
; 2.013 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 4.523      ; 6.056      ;
; 2.024 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.058      ; 2.082      ;
; 2.024 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 0.554      ; 2.098      ;
; 2.030 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.052      ; 2.082      ;
; 1.869 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 4.739      ; 6.128      ;
; 2.036 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.059      ; 2.095      ;
; 2.039 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.100      ; 2.139      ;
; 2.040 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 0.557      ; 2.117      ;
; 2.049 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.058      ; 2.107      ;
; 2.058 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.059      ; 2.117      ;
; 2.058 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 0.578      ; 2.156      ;
; 2.063 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.058      ; 2.121      ;
; 1.877 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 4.562      ; 5.959      ;
; 2.066 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.118      ; 2.184      ;
; 1.907 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 4.348      ; 5.775      ;
; 1.960 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 4.547      ; 6.027      ;
; 1.919 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 4.519      ; 5.958      ;
; 2.109 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.060      ; 2.169      ;
; 2.110 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.058      ; 2.168      ;
; 2.118 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 0.408      ; 2.046      ;
; 1.925 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 4.330      ; 5.775      ;
; 2.124 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.060      ; 2.184      ;
; 2.131 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 0.491      ; 2.142      ;
; 2.149 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.140      ; 2.289      ;
; 2.006 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 4.501      ; 6.027      ;
; 2.014 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 4.536      ; 6.070      ;
; 2.173 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 0.562      ; 2.255      ;
; 2.153 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 4.341      ; 6.014      ;
; 2.183 ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.052      ; 2.235      ;
; 2.206 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.051      ; 2.257      ;
; 2.210 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 0.346      ; 2.076      ;
; 2.220 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 0.547      ; 2.287      ;
; 2.250 ; lpm_latch:inst9|latches[7]              ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; LDDR2        ; IR[0]       ; 0.000        ; 0.206      ; 2.496      ;
; 2.264 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 0.364      ; 2.148      ;
; 2.272 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.052      ; 2.324      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'LDDR1'                                                                                                               ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.047 ; IR[0]                                   ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.000        ; 4.930      ; 6.017      ;
; 1.149 ; IR[0]                                   ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 0.000        ; 4.844      ; 6.033      ;
; 1.208 ; IR[0]                                   ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 0.000        ; 4.808      ; 6.056      ;
; 1.403 ; IR[0]                                   ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 0.000        ; 4.653      ; 6.096      ;
; 1.286 ; IR[0]                                   ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 0.000        ; 4.652      ; 5.978      ;
; 1.535 ; IR[0]                                   ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; 0.000        ; 4.646      ; 6.221      ;
; 1.419 ; IR[0]                                   ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.000        ; 4.643      ; 6.102      ;
; 1.484 ; IR[0]                                   ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; 4.930      ; 5.954      ;
; 1.673 ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 0.000        ; 0.263      ; 1.976      ;
; 1.502 ; IR[0]                                   ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.000        ; 4.648      ; 6.190      ;
; 1.725 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; 0.451      ; 1.716      ;
; 1.576 ; IR[0]                                   ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; 4.844      ; 5.960      ;
; 1.777 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.000        ; 0.357      ; 2.174      ;
; 1.777 ; IR[0]                                   ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; 4.652      ; 5.969      ;
; 1.812 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; 0.753      ; 2.105      ;
; 1.820 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; 0.468      ; 1.828      ;
; 1.793 ; IR[0]                                   ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; 4.653      ; 5.986      ;
; 1.637 ; IR[0]                                   ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; 4.808      ; 5.985      ;
; 1.859 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; 0.738      ; 2.137      ;
; 1.881 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; 0.292      ; 1.713      ;
; 1.959 ; IR[0]                                   ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; 4.646      ; 6.145      ;
; 1.997 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 0.000        ; 0.053      ; 2.090      ;
; 2.034 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 0.000        ; -0.118     ; 1.956      ;
; 2.039 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; 0.254      ; 1.833      ;
; 1.933 ; IR[0]                                   ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; 4.643      ; 6.116      ;
; 2.043 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; 0.505      ; 2.088      ;
; 2.064 ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 0.000        ; -0.088     ; 2.016      ;
; 2.074 ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; 0.000        ; 0.068      ; 2.182      ;
; 2.106 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; 0.435      ; 2.081      ;
; 2.123 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; 0.296      ; 1.959      ;
; 1.965 ; IR[0]                                   ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; 4.648      ; 6.153      ;
; 2.151 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.000        ; -0.104     ; 2.087      ;
; 2.174 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.000        ; -0.112     ; 2.102      ;
; 2.189 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; 0.461      ; 2.190      ;
; 2.213 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; 0.372      ; 2.125      ;
; 2.224 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; 0.455      ; 2.219      ;
; 2.235 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; 0.248      ; 2.023      ;
; 2.238 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; 0.273      ; 2.051      ;
; 2.256 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; 0.294      ; 2.090      ;
; 2.453 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; 0.473      ; 2.466      ;
; 2.462 ; lpm_latch:inst8|latches[7]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.052      ; 2.514      ;
; 2.558 ; lpm_latch:inst9|latches[7]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.086     ; 2.512      ;
; 2.630 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.060      ; 2.690      ;
; 2.717 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.052      ; 2.769      ;
; 2.856 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.198      ; 3.094      ;
; 2.903 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.085     ; 2.858      ;
; 2.995 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.084      ; 3.079      ;
; 3.055 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; 0.108      ; 3.203      ;
; 3.175 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.046      ; 3.221      ;
; 3.206 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[1] ; LDDR1        ; LDDR1       ; 0.000        ; 0.051      ; 3.257      ;
; 3.559 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; 0.071      ; 3.670      ;
; 3.572 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[1] ; LDDR2        ; LDDR1       ; 0.000        ; 0.072      ; 3.684      ;
; 3.632 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; 0.052      ; 3.684      ;
; 3.673 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[2] ; LDDR2        ; LDDR1       ; 0.000        ; 0.050      ; 3.763      ;
; 3.715 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 0.000        ; 0.058      ; 3.773      ;
; 3.746 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.059      ; 3.805      ;
; 4.080 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 0.000        ; 0.216      ; 4.296      ;
; 4.190 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.252      ; 4.442      ;
; 4.216 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.353      ; 4.609      ;
; 4.224 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; -0.131     ; 4.093      ;
; 4.238 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.138     ; 4.100      ;
; 4.240 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[1] ; LDDR1        ; LDDR1       ; 0.000        ; 0.047      ; 4.287      ;
; 4.317 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.146      ; 4.463      ;
; 4.322 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[0] ; LDDR2        ; LDDR1       ; 0.000        ; 0.071      ; 4.433      ;
; 4.350 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.094      ; 4.444      ;
; 4.394 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.053      ; 4.447      ;
; 4.468 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; -0.194     ; 4.274      ;
; 4.480 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; 0.273      ; 4.793      ;
; 4.498 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.248      ; 4.746      ;
; 4.505 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.061      ; 4.566      ;
; 4.514 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.054      ; 4.568      ;
; 4.516 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[0] ; LDDR1        ; LDDR1       ; 0.000        ; 0.052      ; 4.568      ;
; 4.553 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; 0.267      ; 4.860      ;
; 4.556 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.334      ; 4.890      ;
; 4.594 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.069      ; 4.703      ;
; 4.632 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.075      ; 4.747      ;
; 4.665 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.078     ; 4.627      ;
; 4.669 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.338      ; 5.007      ;
; 4.677 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.076      ; 4.793      ;
; 4.696 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.090     ; 4.646      ;
; 4.697 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.172      ; 4.909      ;
; 4.708 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.065      ; 4.813      ;
; 4.711 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.072      ; 4.823      ;
; 4.727 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.050      ; 4.777      ;
; 4.773 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; 0.086      ; 4.899      ;
; 4.782 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.200     ; 4.582      ;
; 4.795 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.082      ; 4.917      ;
; 4.796 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; -0.193     ; 4.603      ;
; 4.813 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.057      ; 4.870      ;
; 4.822 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; 0.075      ; 4.937      ;
; 4.849 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[1] ; LDDR2        ; LDDR1       ; 0.000        ; 0.066      ; 4.955      ;
; 4.864 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.079     ; 4.825      ;
; 4.869 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.194      ; 5.103      ;
; 4.875 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.359      ; 5.274      ;
; 4.888 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.086     ; 4.842      ;
; 4.908 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.083     ; 4.865      ;
; 4.973 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; -0.132     ; 4.841      ;
; 4.982 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.104     ; 4.878      ;
; 4.984 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.112     ; 4.912      ;
; 4.997 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.180      ; 5.177      ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'LDDR2'                                                                                                               ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.062 ; IR[0]                                   ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; 0.000        ; 4.911      ; 6.013      ;
; 1.213 ; IR[0]                                   ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; 0.000        ; 4.903      ; 6.156      ;
; 1.072 ; IR[0]                                   ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.000        ; 4.904      ; 6.016      ;
; 1.086 ; IR[0]                                   ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.000        ; 4.908      ; 6.034      ;
; 1.087 ; IR[0]                                   ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 0.000        ; 4.931      ; 6.058      ;
; 1.403 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; 0.708      ; 1.651      ;
; 1.188 ; IR[0]                                   ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.000        ; 4.747      ; 5.975      ;
; 1.457 ; IR[0]                                   ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; 4.911      ; 5.908      ;
; 1.509 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; 0.726      ; 1.775      ;
; 1.329 ; IR[0]                                   ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.000        ; 4.737      ; 6.106      ;
; 1.570 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; 0.550      ; 1.660      ;
; 1.405 ; IR[0]                                   ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.000        ; 4.743      ; 6.188      ;
; 1.610 ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.000        ; 0.327      ; 1.977      ;
; 1.662 ; IR[0]                                   ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; 4.903      ; 6.105      ;
; 1.508 ; IR[0]                                   ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; 4.904      ; 5.952      ;
; 1.678 ; IR[0]                                   ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; 4.747      ; 5.965      ;
; 1.513 ; IR[0]                                   ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; 4.908      ; 5.961      ;
; 1.516 ; IR[0]                                   ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; 4.931      ; 5.987      ;
; 1.717 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; 0.000        ; 0.140      ; 1.897      ;
; 1.752 ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; 0.000        ; 0.325      ; 2.117      ;
; 1.802 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.000        ; 0.331      ; 2.173      ;
; 1.837 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; 0.727      ; 2.104      ;
; 1.876 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 0.000        ; 0.176      ; 2.092      ;
; 1.884 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; 0.712      ; 2.136      ;
; 1.913 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; 0.505      ; 1.958      ;
; 1.941 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; 0.349      ; 1.830      ;
; 1.844 ; IR[0]                                   ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; 4.737      ; 6.121      ;
; 1.966 ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.000        ; 0.007      ; 2.013      ;
; 1.980 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; 0.569      ; 2.089      ;
; 1.985 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; 0.558      ; 2.083      ;
; 2.002 ; lpm_latch:inst8|latches[7]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.419      ; 2.461      ;
; 2.025 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; 0.391      ; 1.956      ;
; 1.867 ; IR[0]                                   ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; 4.743      ; 6.150      ;
; 2.054 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.000        ; -0.009     ; 2.085      ;
; 2.084 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.000        ; -0.018     ; 2.106      ;
; 2.092 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; 0.495      ; 2.127      ;
; 2.126 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; 0.525      ; 2.191      ;
; 2.127 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; 0.550      ; 2.217      ;
; 2.148 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; 0.367      ; 2.055      ;
; 2.166 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; 0.388      ; 2.094      ;
; 2.262 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.418      ; 2.720      ;
; 2.356 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; 0.568      ; 2.464      ;
; 2.401 ; lpm_latch:inst9|latches[7]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.058      ; 2.459      ;
; 2.418 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.233      ; 2.691      ;
; 2.704 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.412      ; 3.156      ;
; 2.751 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.058      ; 2.809      ;
; 2.871 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.167      ; 3.078      ;
; 2.967 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[1] ; LDDR1        ; LDDR2       ; 0.000        ; 0.254      ; 3.261      ;
; 3.035 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.058      ; 3.093      ;
; 3.146 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.058      ; 3.204      ;
; 3.286 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.426      ; 3.752      ;
; 3.385 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.256      ; 3.681      ;
; 3.445 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 0.000        ; 0.290      ; 3.775      ;
; 3.615 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; 0.052      ; 3.667      ;
; 3.636 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[1] ; LDDR2        ; LDDR2       ; 0.000        ; 0.052      ; 3.688      ;
; 3.706 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[2] ; LDDR2        ; LDDR2       ; 0.000        ; 0.059      ; 3.765      ;
; 3.740 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.236      ; 4.016      ;
; 3.767 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.228      ; 4.035      ;
; 3.810 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 0.000        ; 0.448      ; 4.298      ;
; 3.907 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.420      ; 4.367      ;
; 3.978 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.425      ; 4.443      ;
; 4.001 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[1] ; LDDR1        ; LDDR2       ; 0.000        ; 0.250      ; 4.291      ;
; 4.021 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.428      ; 4.489      ;
; 4.043 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.420      ; 4.503      ;
; 4.138 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.267      ; 4.445      ;
; 4.192 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.229      ; 4.461      ;
; 4.221 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.010      ; 4.271      ;
; 4.270 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[0] ; LDDR1        ; LDDR2       ; 0.000        ; 0.256      ; 4.566      ;
; 4.272 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.416      ; 4.728      ;
; 4.286 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.421      ; 4.747      ;
; 4.311 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.166      ; 4.517      ;
; 4.312 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.174      ; 4.526      ;
; 4.329 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.424      ; 4.793      ;
; 4.379 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[0] ; LDDR2        ; LDDR2       ; 0.000        ; 0.052      ; 4.431      ;
; 4.395 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.213      ; 4.608      ;
; 4.432 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.417      ; 4.889      ;
; 4.442 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.212      ; 4.654      ;
; 4.472 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.220      ; 4.692      ;
; 4.480 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.218      ; 4.698      ;
; 4.484 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.066      ; 4.550      ;
; 4.511 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.262      ; 4.813      ;
; 4.519 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.216      ; 4.735      ;
; 4.540 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.208      ; 4.748      ;
; 4.544 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.270      ; 4.854      ;
; 4.544 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.053      ; 4.597      ;
; 4.545 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.421      ; 5.006      ;
; 4.571 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.223      ; 4.794      ;
; 4.614 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.226      ; 4.840      ;
; 4.644 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.217      ; 4.861      ;
; 4.659 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.065      ; 4.724      ;
; 4.720 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.057      ; 4.777      ;
; 4.726 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.072      ; 4.838      ;
; 4.727 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.061      ; 4.788      ;
; 4.753 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.260      ; 5.053      ;
; 4.778 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.264      ; 5.082      ;
; 4.827 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.106      ; 4.973      ;
; 4.832 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.031      ; 4.863      ;
; 4.864 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.036      ; 4.900      ;
; 4.868 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.039      ; 4.907      ;
; 4.873 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.263      ; 5.176      ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 100C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary              ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 130.23 MHz ; 130.23 MHz      ; LDDR1      ;      ;
; 134.7 MHz  ; 134.7 MHz       ; IR[0]      ;      ;
; 135.01 MHz ; 135.01 MHz      ; LDDR2      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; IR[0] ; -7.764 ; -167.022            ;
; LDDR1 ; -6.679 ; -52.022             ;
; LDDR2 ; -6.659 ; -51.912             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; IR[0] ; 0.962 ; 0.000               ;
; LDDR2 ; 0.994 ; 0.000               ;
; LDDR1 ; 0.995 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; IR[0] ; -3.210 ; -69.419                           ;
; LDDR1 ; -3.000 ; -3.000                            ;
; LDDR2 ; -3.000 ; -3.000                            ;
+-------+--------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'IR[0]'                                                                                                               ;
+--------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.764 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.141     ; 6.821      ;
; -7.718 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.148     ; 6.768      ;
; -7.627 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.220     ; 6.605      ;
; -7.545 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; -0.151     ; 6.818      ;
; -7.395 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.285     ; 6.308      ;
; -7.374 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; -0.231     ; 6.567      ;
; -7.371 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.483     ; 6.559      ;
; -7.370 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; -0.165     ; 6.782      ;
; -7.342 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.228     ; 6.312      ;
; -7.321 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.094     ; 6.640      ;
; -7.317 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.309     ; 6.576      ;
; -7.298 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.172     ; 6.694      ;
; -7.275 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.101     ; 6.587      ;
; -7.272 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.317     ; 6.626      ;
; -7.271 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.274     ; 6.576      ;
; -7.252 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.137     ; 6.694      ;
; -7.251 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.454     ; 6.468      ;
; -7.225 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.390     ; 6.403      ;
; -7.215 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.310     ; 6.576      ;
; -7.213 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.296     ; 6.485      ;
; -7.199 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; -0.245     ; 6.531      ;
; -7.197 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.325     ; 6.440      ;
; -7.196 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.386     ; 6.008      ;
; -7.194 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.159     ; 6.603      ;
; -7.184 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.173     ; 6.424      ;
; -7.178 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.355     ; 6.404      ;
; -7.166 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.261     ; 6.486      ;
; -7.150 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.290     ; 6.441      ;
; -7.147 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.124     ; 6.604      ;
; -7.128 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.383     ; 6.313      ;
; -7.122 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.470     ; 6.353      ;
; -7.118 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.117     ; 6.580      ;
; -7.103 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.124     ; 6.558      ;
; -7.097 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.289     ; 6.376      ;
; -7.088 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.541     ; 6.230      ;
; -7.085 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.555     ; 6.201      ;
; -7.074 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.540     ; 6.205      ;
; -7.072 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; -0.410     ; 6.230      ;
; -7.057 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.447     ; 6.293      ;
; -7.054 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.152     ; 6.470      ;
; -7.054 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; -0.144     ; 6.334      ;
; -7.054 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.196     ; 6.437      ;
; -7.053 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.165     ; 6.456      ;
; -7.041 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.389     ; 6.323      ;
; -7.026 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; -0.375     ; 6.230      ;
; -7.023 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.397     ; 6.297      ;
; -7.023 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.304     ; 6.420      ;
; -7.014 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.310     ; 6.387      ;
; -7.012 ; lpm_latch:inst8|latches[6] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.150     ; 6.430      ;
; -7.007 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.130     ; 6.456      ;
; -7.002 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.441     ; 6.262      ;
; -6.989 ; lpm_latch:inst9|latches[6] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.345     ; 6.223      ;
; -6.974 ; lpm_latch:inst9|latches[6] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.373     ; 6.169      ;
; -6.972 ; lpm_latch:inst8|latches[6] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.308     ; 6.347      ;
; -6.970 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.290     ; 6.259      ;
; -6.969 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.145     ; 6.392      ;
; -6.966 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.297     ; 6.370      ;
; -6.962 ; lpm_latch:inst8|latches[5] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.153     ; 6.377      ;
; -6.952 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.238     ; 6.127      ;
; -6.934 ; lpm_latch:inst9|latches[6] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.531     ; 6.086      ;
; -6.932 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.204     ; 6.307      ;
; -6.929 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.303     ; 6.309      ;
; -6.922 ; lpm_latch:inst8|latches[5] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.311     ; 6.294      ;
; -6.921 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.378     ; 6.111      ;
; -6.916 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.239     ; 6.245      ;
; -6.912 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.318     ; 6.162      ;
; -6.899 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.181     ; 6.131      ;
; -6.898 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.152     ; 6.314      ;
; -6.897 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; -0.244     ; 6.221      ;
; -6.895 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.338     ; 6.125      ;
; -6.892 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.355     ; 6.116      ;
; -6.892 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; LDDR1        ; IR[0]       ; 0.500        ; -0.319     ; 6.245      ;
; -6.890 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.261     ; 6.208      ;
; -6.882 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.548     ; 6.005      ;
; -6.880 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; -0.223     ; 6.081      ;
; -6.879 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; -0.158     ; 6.298      ;
; -6.878 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.371     ; 6.075      ;
; -6.874 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.343     ; 6.112      ;
; -6.872 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.476     ; 6.079      ;
; -6.869 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.204     ; 6.246      ;
; -6.866 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; LDDR1        ; IR[0]       ; 0.500        ; -0.304     ; 6.245      ;
; -6.863 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.397     ; 6.034      ;
; -6.854 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.232     ; 6.190      ;
; -6.851 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; -0.209     ; 6.221      ;
; -6.851 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.117     ; 6.315      ;
; -6.849 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.303     ; 6.125      ;
; -6.838 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.375     ; 6.031      ;
; -6.838 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.529     ; 5.992      ;
; -6.836 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.347     ; 6.068      ;
; -6.836 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.542     ; 5.995      ;
; -6.835 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.362     ; 6.052      ;
; -6.828 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.343     ; 6.064      ;
; -6.825 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.527     ; 5.999      ;
; -6.816 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.362     ; 6.035      ;
; -6.814 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.390     ; 6.107      ;
; -6.809 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.294     ; 6.347      ;
; -6.806 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.382     ; 5.992      ;
; -6.801 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; -0.252     ; 6.117      ;
; -6.798 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.533     ; 5.948      ;
; -6.794 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.301     ; 6.325      ;
+--------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'LDDR1'                                                                                                               ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -6.679 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; 0.096      ; 6.808      ;
; -6.653 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.074     ; 6.592      ;
; -6.633 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; 0.089      ; 6.755      ;
; -6.629 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[1] ; LDDR1        ; LDDR1       ; 1.000        ; -0.051     ; 6.738      ;
; -6.575 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.021     ; 6.583      ;
; -6.569 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[1] ; LDDR2        ; LDDR1       ; 1.000        ; -0.222     ; 6.487      ;
; -6.556 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; 0.116      ; 6.701      ;
; -6.509 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[0] ; LDDR1        ; LDDR1       ; 1.000        ; -0.045     ; 6.634      ;
; -6.507 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; -0.007     ; 6.420      ;
; -6.446 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[0] ; LDDR2        ; LDDR1       ; 1.000        ; -0.216     ; 6.380      ;
; -6.441 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.213     ; 6.237      ;
; -6.408 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.159      ; 6.487      ;
; -6.405 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.275     ; 6.421      ;
; -6.401 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.274     ; 6.327      ;
; -6.393 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.181     ; 6.503      ;
; -6.387 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.022      ; 6.329      ;
; -6.377 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.210     ; 6.458      ;
; -6.374 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.044     ; 6.621      ;
; -6.370 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.180     ; 6.390      ;
; -6.368 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.082     ; 6.299      ;
; -6.358 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.355     ; 6.183      ;
; -6.351 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.166      ; 6.437      ;
; -6.332 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.170     ; 6.062      ;
; -6.327 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.043     ; 6.484      ;
; -6.321 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.155     ; 6.066      ;
; -6.317 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.210     ; 6.258      ;
; -6.311 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; 0.123      ; 6.463      ;
; -6.310 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; -0.048     ; 6.295      ;
; -6.288 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.004     ; 6.184      ;
; -6.285 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.041     ; 6.444      ;
; -6.270 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.012     ; 6.158      ;
; -6.270 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.040     ; 6.401      ;
; -6.266 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.047     ; 6.228      ;
; -6.262 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.353     ; 6.089      ;
; -6.255 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.047     ; 6.379      ;
; -6.252 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.359     ; 6.044      ;
; -6.242 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.036     ; 6.406      ;
; -6.238 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.214     ; 6.204      ;
; -6.235 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.044     ; 6.391      ;
; -6.222 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.357     ; 6.045      ;
; -6.222 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.240     ; 5.995      ;
; -6.212 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.354     ; 6.129      ;
; -6.207 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.215     ; 6.263      ;
; -6.195 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.218     ; 6.128      ;
; -6.185 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.209     ; 6.176      ;
; -6.170 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.055     ; 6.124      ;
; -6.154 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.373     ; 6.052      ;
; -6.153 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.050     ; 6.132      ;
; -6.138 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[1] ; LDDR1        ; LDDR1       ; 1.000        ; -0.044     ; 6.254      ;
; -6.136 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.372     ; 5.944      ;
; -6.122 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.213     ; 6.080      ;
; -6.109 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.206     ; 6.083      ;
; -6.099 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.361     ; 5.889      ;
; -6.098 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.376     ; 5.873      ;
; -6.097 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.358     ; 6.010      ;
; -6.091 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.357     ; 5.885      ;
; -6.078 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.037     ; 6.332      ;
; -6.075 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[1] ; LDDR2        ; LDDR1       ; 1.000        ; -0.214     ; 6.001      ;
; -6.051 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.198     ; 5.862      ;
; -6.044 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.278     ; 5.937      ;
; -6.042 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.184     ; 6.029      ;
; -6.018 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; -0.072     ; 5.866      ;
; -6.015 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.207     ; 6.079      ;
; -5.975 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.151     ; 5.724      ;
; -5.917 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.216     ; 5.972      ;
; -5.855 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.215     ; 5.820      ;
; -5.852 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.048     ; 5.975      ;
; -5.849 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.219     ; 5.781      ;
; -5.832 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.045     ; 6.078      ;
; -5.787 ; lpm_latch:inst9|latches[7]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.359     ; 5.608      ;
; -5.752 ; lpm_latch:inst8|latches[7]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.045     ; 5.907      ;
; -5.717 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.045     ; 5.843      ;
; -2.647 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; 0.053      ; 2.350      ;
; -2.592 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; -0.058     ; 2.047      ;
; -2.495 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; 0.027      ; 2.031      ;
; -2.460 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; -0.111     ; 1.989      ;
; -2.453 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; 0.010      ; 1.976      ;
; -2.425 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; 0.500        ; -0.149     ; 1.927      ;
; -2.510 ; IR[0]                                   ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; 3.814      ; 5.974      ;
; -2.410 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; 0.242      ; 2.052      ;
; -2.402 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; -0.127     ; 1.915      ;
; -2.393 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; 0.038      ; 2.081      ;
; -2.374 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; 0.062      ; 1.945      ;
; -2.328 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; 0.255      ; 1.983      ;
; -2.385 ; IR[0]                                   ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; 4.018      ; 5.803      ;
; -2.287 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 1.000        ; -0.379     ; 2.048      ;
; -2.491 ; IR[0]                                   ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; 3.816      ; 5.987      ;
; -2.409 ; IR[0]                                   ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; 0.500        ; 3.812      ; 5.872      ;
; -2.258 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 1.000        ; -0.239     ; 2.032      ;
; -2.391 ; IR[0]                                   ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; 3.948      ; 5.852      ;
; -2.475 ; IR[0]                                   ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; 3.808      ; 5.923      ;
; -2.246 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 1.000        ; -0.006     ; 2.140      ;
; -2.301 ; IR[0]                                   ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; 3.975      ; 5.785      ;
; -2.212 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; -0.112     ; 1.871      ;
; -2.204 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 1.000        ; -0.371     ; 1.983      ;
; -2.135 ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; 1.000        ; -0.217     ; 2.069      ;
; -2.114 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; -0.146     ; 1.739      ;
; -2.300 ; IR[0]                                   ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; 3.815      ; 5.886      ;
; -2.082 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 1.000        ; -0.387     ; 1.875      ;
; -2.071 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; -0.116     ; 1.635      ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'LDDR2'                                                                                                               ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -6.659 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; 0.101      ; 6.810      ;
; -6.654 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[1] ; LDDR1        ; LDDR2       ; 1.000        ; -0.068     ; 6.742      ;
; -6.613 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; 0.094      ; 6.757      ;
; -6.613 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; -0.059     ; 6.585      ;
; -6.594 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; 0.078      ; 6.703      ;
; -6.587 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.290     ; 6.418      ;
; -6.575 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.196     ; 6.500      ;
; -6.559 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.225     ; 6.455      ;
; -6.556 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.059     ; 6.618      ;
; -6.545 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[0] ; LDDR1        ; LDDR2       ; 1.000        ; -0.060     ; 6.632      ;
; -6.485 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.091     ; 6.419      ;
; -6.407 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; 0.117      ; 6.594      ;
; -6.386 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; 0.075      ; 6.486      ;
; -6.368 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[1] ; LDDR2        ; LDDR2       ; 1.000        ; -0.053     ; 6.491      ;
; -6.367 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.150     ; 6.273      ;
; -6.365 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.062     ; 6.328      ;
; -6.349 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; 0.085      ; 6.465      ;
; -6.336 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.056     ; 6.336      ;
; -6.329 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; 0.082      ; 6.436      ;
; -6.293 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.081      ; 6.430      ;
; -6.290 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; -0.043     ; 6.297      ;
; -6.260 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.052     ; 6.329      ;
; -6.256 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[0] ; LDDR2        ; LDDR2       ; 1.000        ; -0.045     ; 6.378      ;
; -6.253 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.065     ; 6.239      ;
; -6.251 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.083      ; 6.390      ;
; -6.208 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.088      ; 6.352      ;
; -6.201 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.080      ; 6.337      ;
; -6.191 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; -0.088     ; 6.134      ;
; -6.168 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.183     ; 6.126      ;
; -6.163 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[1] ; LDDR1        ; LDDR2       ; 1.000        ; -0.061     ; 6.258      ;
; -6.163 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.044     ; 6.260      ;
; -6.151 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.085     ; 6.122      ;
; -6.122 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; 0.109      ; 6.301      ;
; -6.110 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.202     ; 6.049      ;
; -6.098 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.045     ; 6.129      ;
; -6.084 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.068     ; 6.061      ;
; -6.078 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; 0.101      ; 6.230      ;
; -6.073 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.053     ; 6.065      ;
; -6.053 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.187     ; 6.007      ;
; -6.040 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; 0.098      ; 6.183      ;
; -6.022 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; 0.090      ; 6.157      ;
; -6.014 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.060     ; 6.075      ;
; -6.002 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.043     ; 6.035      ;
; -6.002 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; 0.084      ; 6.382      ;
; -5.996 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.156     ; 5.865      ;
; -5.987 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; 0.077      ; 6.360      ;
; -5.982 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; 0.093      ; 6.126      ;
; -5.978 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; 0.096      ; 6.150      ;
; -5.976 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; -0.049     ; 5.997      ;
; -5.971 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.036     ; 6.076      ;
; -5.962 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.047     ; 5.991      ;
; -5.876 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.062     ; 5.890      ;
; -5.874 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[1] ; LDDR2        ; LDDR2       ; 1.000        ; -0.045     ; 6.005      ;
; -5.873 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.045     ; 5.969      ;
; -5.863 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.050     ; 5.864      ;
; -5.854 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.089     ; 6.061      ;
; -5.849 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; 0.104      ; 6.029      ;
; -5.823 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; 0.100      ; 6.239      ;
; -5.776 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.154     ; 5.918      ;
; -5.774 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.060     ; 6.010      ;
; -5.758 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.049     ; 6.025      ;
; -5.727 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.049     ; 5.723      ;
; -5.718 ; lpm_latch:inst8|latches[7]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.079      ; 5.853      ;
; -5.701 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; 0.092      ; 6.109      ;
; -5.605 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.051     ; 5.870      ;
; -5.604 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.066     ; 5.854      ;
; -5.597 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.047     ; 5.866      ;
; -5.595 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; 0.095      ; 5.766      ;
; -5.584 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; 0.076      ; 5.956      ;
; -5.527 ; lpm_latch:inst9|latches[7]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.049     ; 5.554      ;
; -5.449 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; 0.079      ; 5.824      ;
; -5.355 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; 0.091      ; 5.762      ;
; -2.572 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; 0.129      ; 2.348      ;
; -2.461 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; 0.038      ; 2.049      ;
; -2.422 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; 0.080      ; 2.033      ;
; -2.375 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; -0.037     ; 1.994      ;
; -2.435 ; IR[0]                                   ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; 3.890      ; 5.972      ;
; -2.322 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; 0.106      ; 1.978      ;
; -2.318 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; 0.114      ; 2.079      ;
; -2.316 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; -0.053     ; 1.919      ;
; -2.301 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; 0.115      ; 1.947      ;
; -2.283 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; -0.036     ; 1.868      ;
; -2.277 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; 0.249      ; 2.051      ;
; -2.201 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 1.000        ; -0.305     ; 2.052      ;
; -2.195 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; 0.262      ; 1.982      ;
; -2.185 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; -0.070     ; 1.736      ;
; -2.252 ; IR[0]                                   ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; 4.025      ; 5.802      ;
; -2.371 ; IR[0]                                   ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; 3.891      ; 5.883      ;
; -2.390 ; IR[0]                                   ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; 3.882      ; 5.928      ;
; -2.228 ; IR[0]                                   ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; 4.028      ; 5.787      ;
; -2.283 ; IR[0]                                   ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; 0.500        ; 4.031      ; 5.870      ;
; -2.129 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 1.000        ; -0.295     ; 1.981      ;
; -2.127 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 1.000        ; -0.143     ; 2.034      ;
; -2.260 ; IR[0]                                   ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; 4.044      ; 5.854      ;
; -2.113 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 1.000        ; 0.001      ; 2.139      ;
; -2.074 ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 1.000        ; -0.286     ; 1.909      ;
; -2.046 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; 0.500        ; 0.066      ; 1.908      ;
; -1.937 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; 1.000        ; -0.172     ; 1.821      ;
; -1.926 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; 0.500        ; 0.099      ; 1.581      ;
; -1.911 ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 1.000        ; -0.003     ; 1.939      ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'IR[0]'                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.087 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 4.203      ; 5.290      ;
; 0.992 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 4.177      ; 5.169      ;
; 0.962 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 4.185      ; 5.147      ;
; 1.266 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.312      ; 1.578      ;
; 1.278 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.292      ; 1.570      ;
; 1.236 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 4.006      ; 5.242      ;
; 1.323 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 3.961      ; 5.284      ;
; 1.356 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 3.927      ; 5.283      ;
; 1.072 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 4.187      ; 5.259      ;
; 1.382 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.049      ; 1.431      ;
; 1.393 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.046      ; 1.439      ;
; 1.332 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 3.932      ; 5.264      ;
; 1.429 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.204      ; 1.633      ;
; 1.378 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 3.776      ; 5.154      ;
; 1.393 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 3.761      ; 5.154      ;
; 1.452 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; -0.027     ; 1.425      ;
; 1.429 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 3.948      ; 5.377      ;
; 1.465 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.101      ; 1.566      ;
; 1.147 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 4.187      ; 5.334      ;
; 1.469 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.115      ; 1.584      ;
; 1.474 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.170      ; 1.644      ;
; 1.477 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 4.029      ; 5.506      ;
; 1.139 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 4.031      ; 5.170      ;
; 1.485 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 0.563      ; 1.568      ;
; 1.464 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 3.913      ; 5.377      ;
; 1.504 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 0.405      ; 1.429      ;
; 1.478 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 3.938      ; 5.416      ;
; 1.511 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.049      ; 1.560      ;
; 1.517 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 1.567      ;
; 1.519 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.045      ; 1.564      ;
; 1.540 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.045      ; 1.585      ;
; 1.545 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 4.177      ; 5.242      ;
; 1.413 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 3.771      ; 5.184      ;
; 1.592 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 1.642      ;
; 1.593 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 1.643      ;
; 1.540 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 3.919      ; 5.459      ;
; 1.559 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 3.935      ; 5.494      ;
; 1.540 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 4.203      ; 5.263      ;
; 1.602 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 4.185      ; 5.307      ;
; 1.627 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 3.961      ; 5.588      ;
; 1.628 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 0.380      ; 1.528      ;
; 1.321 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 4.024      ; 5.345      ;
; 1.533 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 3.776      ; 5.309      ;
; 1.651 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 0.539      ; 1.710      ;
; 1.652 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.145      ; 1.797      ;
; 1.654 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 0.351      ; 1.525      ;
; 1.659 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.072      ; 1.731      ;
; 1.668 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 3.781      ; 5.449      ;
; 1.670 ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 1.720      ;
; 1.671 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.120      ; 1.791      ;
; 1.679 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.143      ; 1.822      ;
; 1.681 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.170      ; 1.851      ;
; 1.685 ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.045      ; 1.730      ;
; 1.696 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 0.386      ; 1.602      ;
; 1.717 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 1.767      ;
; 1.731 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; -0.045     ; 1.686      ;
; 1.733 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.150      ; 1.883      ;
; 1.734 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 1.784      ;
; 1.712 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 4.187      ; 5.419      ;
; 1.752 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.044      ; 1.796      ;
; 1.772 ; lpm_latch:inst8|latches[7]              ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; LDDR1        ; IR[0]       ; 0.000        ; 0.387      ; 2.199      ;
; 1.775 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 1.825      ;
; 1.775 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 1.825      ;
; 1.776 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.089      ; 1.865      ;
; 1.745 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 3.763      ; 5.508      ;
; 1.800 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.049      ; 1.849      ;
; 1.802 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.049      ; 1.851      ;
; 1.802 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.045      ; 1.847      ;
; 1.809 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 1.859      ;
; 1.842 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.100      ; 1.942      ;
; 1.848 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 0.554      ; 1.922      ;
; 1.787 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 4.187      ; 5.494      ;
; 1.866 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 0.385      ; 1.771      ;
; 1.779 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 4.031      ; 5.330      ;
; 1.556 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 4.006      ; 5.082      ;
; 1.892 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 1.942      ;
; 1.907 ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.045      ; 1.952      ;
; 1.909 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.117      ; 2.026      ;
; 1.839 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 3.932      ; 5.291      ;
; 1.917 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 0.388      ; 1.825      ;
; 1.934 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.044      ; 1.978      ;
; 1.729 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 3.961      ; 5.210      ;
; 1.961 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.045      ; 2.006      ;
; 1.961 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 0.402      ; 1.883      ;
; 1.762 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 3.927      ; 5.209      ;
; 1.989 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 4.029      ; 5.538      ;
; 1.999 ; lpm_latch:inst9|latches[7]              ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; LDDR2        ; IR[0]       ; 0.000        ; 0.172      ; 2.211      ;
; 1.698 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 3.776      ; 4.994      ;
; 2.011 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 0.338      ; 1.869      ;
; 1.961 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 4.024      ; 5.505      ;
; 1.713 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 3.761      ; 4.994      ;
; 1.749 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 3.948      ; 5.217      ;
; 2.031 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 0.253      ; 1.804      ;
; 2.052 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 0.203      ; 1.775      ;
; 1.784 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 3.913      ; 5.217      ;
; 2.064 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 0.391      ; 1.975      ;
; 1.920 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 3.771      ; 5.211      ;
; 2.078 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 3.781      ; 5.379      ;
; 1.798 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 3.938      ; 5.256      ;
; 2.125 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 0.378      ; 2.023      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'LDDR2'                                                                                                               ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.038 ; IR[0]                                   ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; 0.000        ; 4.175      ; 5.253      ;
; 1.170 ; IR[0]                                   ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; 0.000        ; 4.171      ; 5.381      ;
; 1.012 ; IR[0]                                   ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.000        ; 4.173      ; 5.225      ;
; 1.005 ; IR[0]                                   ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.000        ; 4.169      ; 5.214      ;
; 1.017 ; IR[0]                                   ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 0.000        ; 4.188      ; 5.245      ;
; 1.376 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; 0.522      ; 1.438      ;
; 1.397 ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.000        ; 0.281      ; 1.718      ;
; 1.132 ; IR[0]                                   ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.000        ; 4.031      ; 5.203      ;
; 1.454 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; 0.000        ; 0.116      ; 1.610      ;
; 1.461 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; 0.535      ; 1.536      ;
; 1.480 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; 0.377      ; 1.397      ;
; 1.530 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.000        ; 0.284      ; 1.854      ;
; 1.541 ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; 0.000        ; 0.281      ; 1.862      ;
; 1.315 ; IR[0]                                   ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.000        ; 4.030      ; 5.385      ;
; 1.198 ; IR[0]                                   ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.000        ; 4.022      ; 5.260      ;
; 1.590 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 0.000        ; 0.145      ; 1.775      ;
; 1.511 ; IR[0]                                   ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; 4.175      ; 5.226      ;
; 1.672 ; IR[0]                                   ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; 4.173      ; 5.385      ;
; 1.665 ; IR[0]                                   ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; 4.169      ; 5.374      ;
; 1.677 ; IR[0]                                   ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; 4.188      ; 5.405      ;
; 1.737 ; IR[0]                                   ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; 4.171      ; 5.448      ;
; 1.747 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; 0.536      ; 1.823      ;
; 1.750 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.000        ; -0.012     ; 1.778      ;
; 1.760 ; IR[0]                                   ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; 4.031      ; 5.331      ;
; 1.768 ; lpm_latch:inst8|latches[7]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.359      ; 2.167      ;
; 1.768 ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.000        ; -0.002     ; 1.806      ;
; 1.800 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; 0.345      ; 1.685      ;
; 1.808 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; 0.523      ; 1.871      ;
; 1.836 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; 0.386      ; 1.762      ;
; 1.838 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.000        ; -0.021     ; 1.857      ;
; 1.869 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; 0.205      ; 1.614      ;
; 1.911 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; 0.240      ; 1.691      ;
; 1.924 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; 0.395      ; 1.859      ;
; 1.975 ; IR[0]                                   ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; 4.030      ; 5.545      ;
; 1.980 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.359      ; 2.379      ;
; 1.981 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; 0.339      ; 1.860      ;
; 1.858 ; IR[0]                                   ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; 4.022      ; 5.420      ;
; 2.004 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; 0.384      ; 1.928      ;
; 2.049 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; 0.360      ; 1.949      ;
; 2.060 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; 0.223      ; 1.823      ;
; 2.084 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; 0.237      ; 1.861      ;
; 2.098 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.198      ; 2.336      ;
; 2.130 ; lpm_latch:inst9|latches[7]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.049      ; 2.179      ;
; 2.201 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; 0.399      ; 2.140      ;
; 2.323 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.356      ; 2.719      ;
; 2.407 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.049      ; 2.456      ;
; 2.456 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.151      ; 2.647      ;
; 2.574 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[1] ; LDDR1        ; LDDR2       ; 0.000        ; 0.214      ; 2.828      ;
; 2.624 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.049      ; 2.673      ;
; 2.683 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.050      ; 2.733      ;
; 2.801 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.363      ; 3.204      ;
; 2.930 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.216      ; 3.186      ;
; 2.946 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 0.000        ; 0.240      ; 3.226      ;
; 3.132 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; 0.045      ; 3.177      ;
; 3.195 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[2] ; LDDR2        ; LDDR2       ; 0.000        ; 0.049      ; 3.244      ;
; 3.203 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.200      ; 3.443      ;
; 3.218 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[1] ; LDDR2        ; LDDR2       ; 0.000        ; 0.045      ; 3.263      ;
; 3.245 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.196      ; 3.481      ;
; 3.326 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 0.000        ; 0.380      ; 3.746      ;
; 3.336 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.360      ; 3.736      ;
; 3.434 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.367      ; 3.841      ;
; 3.442 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[1] ; LDDR1        ; LDDR2       ; 0.000        ; 0.208      ; 3.690      ;
; 3.474 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.363      ; 3.877      ;
; 3.478 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.365      ; 3.883      ;
; 3.530 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.225      ; 3.795      ;
; 3.556 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.194      ; 3.790      ;
; 3.641 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.357      ; 4.038      ;
; 3.655 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.013      ; 3.708      ;
; 3.670 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.361      ; 4.071      ;
; 3.673 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.157      ; 3.870      ;
; 3.713 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.153      ; 3.906      ;
; 3.714 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.359      ; 4.113      ;
; 3.725 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[0] ; LDDR1        ; LDDR2       ; 0.000        ; 0.216      ; 3.981      ;
; 3.792 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.186      ; 3.978      ;
; 3.812 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[0] ; LDDR2        ; LDDR2       ; 0.000        ; 0.045      ; 3.857      ;
; 3.822 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.190      ; 4.012      ;
; 3.824 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.189      ; 4.013      ;
; 3.827 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.194      ; 4.021      ;
; 3.829 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.184      ; 4.013      ;
; 3.837 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.227      ; 4.104      ;
; 3.842 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.053      ; 3.895      ;
; 3.843 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.355      ; 4.238      ;
; 3.861 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.185      ; 4.046      ;
; 3.877 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.223      ; 4.140      ;
; 3.889 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.361      ; 4.290      ;
; 3.892 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.048      ; 3.940      ;
; 3.943 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.198      ; 4.141      ;
; 3.974 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.055      ; 4.029      ;
; 3.987 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.196      ; 4.183      ;
; 4.001 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.052      ; 4.053      ;
; 4.017 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.188      ; 4.205      ;
; 4.052 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.056      ; 4.148      ;
; 4.054 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.051      ; 4.105      ;
; 4.087 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.217      ; 4.344      ;
; 4.131 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.032      ; 4.163      ;
; 4.131 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.223      ; 4.394      ;
; 4.146 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.083      ; 4.269      ;
; 4.160 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.034      ; 4.194      ;
; 4.176 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.221      ; 4.437      ;
; 4.180 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; 0.046      ; 4.226      ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'LDDR1'                                                                                                               ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.995 ; IR[0]                                   ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.000        ; 4.181      ; 5.216      ;
; 1.067 ; IR[0]                                   ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 0.000        ; 4.116      ; 5.223      ;
; 1.116 ; IR[0]                                   ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 0.000        ; 4.087      ; 5.243      ;
; 1.287 ; IR[0]                                   ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 0.000        ; 3.952      ; 5.279      ;
; 1.452 ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 0.000        ; 0.224      ; 1.716      ;
; 1.467 ; IR[0]                                   ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; 0.000        ; 3.948      ; 5.455      ;
; 1.215 ; IR[0]                                   ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 0.000        ; 3.951      ; 5.206      ;
; 1.520 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.000        ; 0.296      ; 1.856      ;
; 1.642 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; 0.299      ; 1.481      ;
; 1.397 ; IR[0]                                   ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.000        ; 3.950      ; 5.387      ;
; 1.273 ; IR[0]                                   ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.000        ; 3.943      ; 5.256      ;
; 1.655 ; IR[0]                                   ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; 4.181      ; 5.376      ;
; 1.689 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 0.000        ; 0.044      ; 1.773      ;
; 1.737 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; 0.548      ; 1.825      ;
; 1.727 ; IR[0]                                   ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; 4.116      ; 5.383      ;
; 1.766 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 0.000        ; -0.107     ; 1.699      ;
; 1.773 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; 0.312      ; 1.625      ;
; 1.792 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; 0.154      ; 1.486      ;
; 1.798 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; 0.535      ; 1.873      ;
; 1.807 ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; 0.000        ; 0.058      ; 1.905      ;
; 1.776 ; IR[0]                                   ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; 4.087      ; 5.403      ;
; 1.832 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.000        ; -0.092     ; 1.780      ;
; 1.844 ; IR[0]                                   ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; 3.951      ; 5.335      ;
; 1.851 ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 0.000        ; -0.082     ; 1.809      ;
; 1.912 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.000        ; -0.100     ; 1.852      ;
; 1.760 ; IR[0]                                   ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; 3.952      ; 5.252      ;
; 1.935 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; 0.285      ; 1.760      ;
; 1.953 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; 0.125      ; 1.618      ;
; 1.979 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; 0.338      ; 1.857      ;
; 1.995 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; 0.160      ; 1.695      ;
; 2.003 ; IR[0]                                   ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; 3.948      ; 5.491      ;
; 2.057 ; IR[0]                                   ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; 3.950      ; 5.547      ;
; 2.066 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; 0.122      ; 1.728      ;
; 1.933 ; IR[0]                                   ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; 3.943      ; 5.416      ;
; 2.080 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; 0.238      ; 1.858      ;
; 2.086 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; 0.304      ; 1.930      ;
; 2.104 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; 0.303      ; 1.947      ;
; 2.134 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; 0.144      ; 1.818      ;
; 2.159 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; 0.158      ; 1.857      ;
; 2.205 ; lpm_latch:inst8|latches[7]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.045      ; 2.250      ;
; 2.283 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; 0.319      ; 2.142      ;
; 2.284 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.050      ; 2.334      ;
; 2.286 ; lpm_latch:inst9|latches[7]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.079     ; 2.247      ;
; 2.377 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.045      ; 2.422      ;
; 2.479 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.156      ; 2.675      ;
; 2.538 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.079     ; 2.499      ;
; 2.577 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.072      ; 2.649      ;
; 2.603 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; 0.088      ; 2.731      ;
; 2.720 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.042      ; 2.762      ;
; 2.779 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[1] ; LDDR1        ; LDDR1       ; 0.000        ; 0.044      ; 2.823      ;
; 3.081 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; 0.060      ; 3.181      ;
; 3.145 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; 0.045      ; 3.190      ;
; 3.158 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[1] ; LDDR2        ; LDDR1       ; 0.000        ; 0.061      ; 3.259      ;
; 3.159 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[2] ; LDDR2        ; LDDR1       ; 0.000        ; 0.043      ; 3.242      ;
; 3.176 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 0.000        ; 0.048      ; 3.224      ;
; 3.244 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.049      ; 3.293      ;
; 3.556 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 0.000        ; 0.188      ; 3.744      ;
; 3.642 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.118     ; 3.524      ;
; 3.646 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; -0.114     ; 3.532      ;
; 3.647 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[1] ; LDDR1        ; LDDR1       ; 0.000        ; 0.038      ; 3.685      ;
; 3.664 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.217      ; 3.881      ;
; 3.677 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.115      ; 3.792      ;
; 3.684 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.291      ; 4.015      ;
; 3.716 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.077      ; 3.793      ;
; 3.759 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[0] ; LDDR2        ; LDDR1       ; 0.000        ; 0.060      ; 3.859      ;
; 3.779 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.046      ; 3.825      ;
; 3.870 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; -0.158     ; 3.712      ;
; 3.871 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.049      ; 3.920      ;
; 3.877 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.053      ; 3.930      ;
; 3.900 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.211      ; 4.111      ;
; 3.907 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; 0.234      ; 4.181      ;
; 3.923 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.058      ; 4.021      ;
; 3.937 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; 0.226      ; 4.203      ;
; 3.938 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[0] ; LDDR1        ; LDDR1       ; 0.000        ; 0.045      ; 3.983      ;
; 3.958 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.066      ; 4.064      ;
; 3.964 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.276      ; 4.240      ;
; 3.992 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.057      ; 4.089      ;
; 3.999 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.062      ; 4.101      ;
; 4.001 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.061      ; 4.102      ;
; 4.010 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.282      ; 4.292      ;
; 4.019 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.075     ; 3.984      ;
; 4.023 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.080     ; 3.983      ;
; 4.038 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.043      ; 4.081      ;
; 4.080 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; 0.072      ; 4.192      ;
; 4.082 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.137      ; 4.259      ;
; 4.110 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.161     ; 3.949      ;
; 4.113 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.047      ; 4.160      ;
; 4.116 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; -0.157     ; 3.959      ;
; 4.120 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.070      ; 4.230      ;
; 4.129 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; 0.061      ; 4.230      ;
; 4.151 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.073     ; 4.118      ;
; 4.175 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.299      ; 4.514      ;
; 4.178 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.076     ; 4.142      ;
; 4.178 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.153      ; 4.371      ;
; 4.185 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.077     ; 4.148      ;
; 4.251 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[1] ; LDDR2        ; LDDR1       ; 0.000        ; 0.053      ; 4.344      ;
; 4.262 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.096     ; 4.206      ;
; 4.267 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; -0.115     ; 4.152      ;
; 4.274 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.091     ; 4.183      ;
; 4.280 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; -0.087     ; 4.193      ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; IR[0] ; -4.246 ; -86.441             ;
; LDDR1 ; -3.021 ; -23.401             ;
; LDDR2 ; -3.021 ; -23.396             ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; LDDR2 ; 0.349 ; 0.000               ;
; IR[0] ; 0.384 ; 0.000               ;
; LDDR1 ; 0.414 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; IR[0] ; -3.000 ; -57.791                           ;
; LDDR1 ; -3.000 ; -3.000                            ;
; LDDR2 ; -3.000 ; -3.000                            ;
+-------+--------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'IR[0]'                                                                                                               ;
+--------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.246 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.513     ; 3.548      ;
; -4.209 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.508     ; 3.516      ;
; -4.152 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.555     ; 3.412      ;
; -4.101 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.684     ; 3.464      ;
; -4.080 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.560     ; 3.335      ;
; -4.049 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; -0.516     ; 3.452      ;
; -4.030 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.579     ; 3.266      ;
; -4.022 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.482     ; 3.466      ;
; -3.999 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.598     ; 3.448      ;
; -3.991 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.602     ; 3.387      ;
; -3.985 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.664     ; 3.368      ;
; -3.985 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.477     ; 3.434      ;
; -3.976 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.677     ; 3.363      ;
; -3.972 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.497     ; 3.475      ;
; -3.971 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.640     ; 3.146      ;
; -3.968 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.593     ; 3.422      ;
; -3.966 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.583     ; 3.388      ;
; -3.951 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; -0.524     ; 3.429      ;
; -3.947 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; -0.563     ; 3.303      ;
; -3.936 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.527     ; 3.403      ;
; -3.928 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.524     ; 3.330      ;
; -3.924 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.593     ; 3.325      ;
; -3.911 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.640     ; 3.318      ;
; -3.906 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.506     ; 3.403      ;
; -3.901 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.516     ; 3.383      ;
; -3.900 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.725     ; 3.222      ;
; -3.898 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.717     ; 3.228      ;
; -3.896 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.643     ; 3.251      ;
; -3.894 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.572     ; 3.325      ;
; -3.887 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.645     ; 3.289      ;
; -3.876 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.497     ; 3.384      ;
; -3.874 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.591     ; 3.347      ;
; -3.871 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.624     ; 3.252      ;
; -3.870 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.522     ; 3.342      ;
; -3.870 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.544     ; 3.326      ;
; -3.868 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.582     ; 3.284      ;
; -3.860 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.657     ; 3.267      ;
; -3.858 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; LDDR1        ; IR[0]       ; 0.500        ; -0.601     ; 3.307      ;
; -3.856 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.529     ; 3.253      ;
; -3.853 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.507     ; 3.344      ;
; -3.852 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; -0.511     ; 3.260      ;
; -3.850 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.585     ; 3.322      ;
; -3.849 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; -0.571     ; 3.280      ;
; -3.847 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.492     ; 3.355      ;
; -3.843 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.563     ; 3.285      ;
; -3.843 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.586     ; 3.321      ;
; -3.842 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.628     ; 3.212      ;
; -3.840 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.501     ; 3.342      ;
; -3.839 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.624     ; 3.215      ;
; -3.839 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.706     ; 3.190      ;
; -3.837 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.539     ; 3.298      ;
; -3.835 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; -0.654     ; 3.175      ;
; -3.833 ; lpm_latch:inst9|latches[6] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.612     ; 3.221      ;
; -3.832 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.643     ; 3.187      ;
; -3.832 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.589     ; 3.389      ;
; -3.831 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.639     ; 3.190      ;
; -3.831 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.598     ; 3.231      ;
; -3.828 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.717     ; 3.168      ;
; -3.828 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.676     ; 3.209      ;
; -3.828 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; LDDR1        ; IR[0]       ; 0.500        ; -0.591     ; 3.308      ;
; -3.821 ; lpm_latch:inst8|latches[5] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.514     ; 3.305      ;
; -3.818 ; lpm_latch:inst8|latches[5] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.592     ; 3.283      ;
; -3.817 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.511     ; 3.304      ;
; -3.816 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.578     ; 3.236      ;
; -3.814 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.632     ; 3.180      ;
; -3.813 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.656     ; 3.214      ;
; -3.813 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.563     ; 3.250      ;
; -3.811 ; lpm_latch:inst8|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; LDDR1        ; IR[0]       ; 0.500        ; -0.725     ; 3.133      ;
; -3.811 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.512     ; 3.297      ;
; -3.808 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.583     ; 3.225      ;
; -3.808 ; lpm_latch:inst8|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; -0.590     ; 3.275      ;
; -3.807 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.624     ; 3.188      ;
; -3.806 ; lpm_latch:inst8|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; -0.548     ; 3.184      ;
; -3.805 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; -0.633     ; 3.175      ;
; -3.802 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; -0.569     ; 3.227      ;
; -3.799 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.616     ; 3.183      ;
; -3.792 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.624     ; 3.168      ;
; -3.792 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; -0.492     ; 3.305      ;
; -3.789 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.613     ; 3.181      ;
; -3.787 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.639     ; 3.146      ;
; -3.787 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.613     ; 3.168      ;
; -3.786 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.633     ; 3.217      ;
; -3.784 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.717     ; 3.124      ;
; -3.783 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.635     ; 3.146      ;
; -3.780 ; lpm_latch:inst9|latches[6] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.627     ; 3.151      ;
; -3.777 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.631     ; 3.144      ;
; -3.777 ; lpm_latch:inst9|latches[6] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.705     ; 3.129      ;
; -3.776 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; -0.558     ; 3.137      ;
; -3.775 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.718     ; 3.121      ;
; -3.774 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; -0.709     ; 3.122      ;
; -3.774 ; lpm_latch:inst9|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; -0.613     ; 3.161      ;
; -3.773 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.710     ; 3.127      ;
; -3.772 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; -0.548     ; 3.227      ;
; -3.762 ; lpm_latch:inst9|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; -0.638     ; 3.188      ;
; -3.760 ; lpm_latch:inst9|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.558     ; 3.200      ;
; -3.758 ; lpm_latch:inst9|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; -0.616     ; 3.147      ;
; -3.757 ; lpm_latch:inst8|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; -0.592     ; 3.168      ;
; -3.754 ; lpm_latch:inst8|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; -0.519     ; 3.237      ;
; -3.747 ; lpm_latch:inst9|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; -0.609     ; 3.064      ;
; -3.746 ; lpm_latch:inst8|latches[5] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; -0.499     ; 3.247      ;
+--------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'LDDR1'                                                                                                               ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.021 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; 0.038      ; 3.543      ;
; -3.003 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.060     ; 3.407      ;
; -2.985 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[0] ; LDDR1        ; LDDR1       ; 1.000        ; -0.026     ; 3.513      ;
; -2.984 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; 0.043      ; 3.511      ;
; -2.957 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; -0.001     ; 3.385      ;
; -2.946 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[0] ; LDDR2        ; LDDR1       ; 1.000        ; -0.129     ; 3.351      ;
; -2.931 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.065     ; 3.330      ;
; -2.913 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[1] ; LDDR1        ; LDDR1       ; 1.000        ; -0.030     ; 3.431      ;
; -2.904 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.109     ; 3.426      ;
; -2.887 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[1] ; LDDR2        ; LDDR1       ; 1.000        ; -0.133     ; 3.282      ;
; -2.886 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.192     ; 3.246      ;
; -2.868 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.028     ; 3.393      ;
; -2.867 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; 0.057      ; 3.405      ;
; -2.855 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.009     ; 3.327      ;
; -2.855 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.085      ; 3.369      ;
; -2.843 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.013     ; 3.239      ;
; -2.842 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.131     ; 3.244      ;
; -2.842 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.126     ; 3.177      ;
; -2.841 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.019      ; 3.289      ;
; -2.832 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.098     ; 3.143      ;
; -2.831 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.203     ; 3.180      ;
; -2.830 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.090     ; 3.149      ;
; -2.824 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.090      ; 3.343      ;
; -2.824 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.191     ; 3.185      ;
; -2.822 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.145     ; 3.141      ;
; -2.821 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.195     ; 3.178      ;
; -2.821 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.206     ; 3.226      ;
; -2.821 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.015     ; 3.378      ;
; -2.819 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.018     ; 3.210      ;
; -2.814 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.023     ; 3.422      ;
; -2.809 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.126     ; 3.216      ;
; -2.809 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.150     ; 3.290      ;
; -2.809 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.041     ; 3.229      ;
; -2.805 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; -0.028     ; 3.261      ;
; -2.805 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.199     ; 3.139      ;
; -2.803 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.195     ; 3.219      ;
; -2.801 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; 0.062      ; 3.344      ;
; -2.799 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.147     ; 3.224      ;
; -2.799 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.106     ; 3.265      ;
; -2.789 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.022     ; 3.339      ;
; -2.784 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.086     ; 3.270      ;
; -2.782 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.118     ; 3.216      ;
; -2.781 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.089     ; 3.323      ;
; -2.779 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.020     ; 3.331      ;
; -2.772 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.198     ; 3.185      ;
; -2.771 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.203     ; 3.101      ;
; -2.764 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.211     ; 3.086      ;
; -2.753 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.123     ; 3.182      ;
; -2.749 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.121     ; 3.239      ;
; -2.746 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.200     ; 3.079      ;
; -2.743 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.023     ; 3.273      ;
; -2.735 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.155     ; 3.133      ;
; -2.735 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.046     ; 3.150      ;
; -2.730 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.018     ; 3.343      ;
; -2.723 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.126     ; 3.208      ;
; -2.718 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.029     ; 3.170      ;
; -2.716 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[1] ; LDDR2        ; LDDR1       ; 1.000        ; -0.128     ; 3.116      ;
; -2.716 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[1] ; LDDR1        ; LDDR1       ; 1.000        ; -0.025     ; 3.239      ;
; -2.709 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.094     ; 3.168      ;
; -2.709 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.017     ; 3.264      ;
; -2.704 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.114     ; 3.143      ;
; -2.667 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; -0.042     ; 3.054      ;
; -2.659 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.118     ; 3.002      ;
; -2.656 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.087     ; 2.978      ;
; -2.646 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.126     ; 3.072      ;
; -2.642 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.030     ; 3.165      ;
; -2.642 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.129     ; 3.124      ;
; -2.623 ; lpm_latch:inst9|latches[7]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.199     ; 2.976      ;
; -2.596 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.025     ; 3.202      ;
; -2.523 ; lpm_latch:inst8|latches[7]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.025     ; 3.070      ;
; -2.520 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.134     ; 2.919      ;
; -2.495 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.025     ; 3.023      ;
; -0.760 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 1.000        ; -0.221     ; 1.067      ;
; -0.753 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; 0.445      ; 1.232      ;
; -0.726 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; 0.368      ; 1.058      ;
; -0.715 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 1.000        ; -0.216     ; 1.033      ;
; -0.704 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 1.000        ; -0.153     ; 1.015      ;
; -0.703 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 1.000        ; -0.023     ; 1.089      ;
; -0.672 ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; 1.000        ; -0.139     ; 1.066      ;
; -0.648 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; 0.361      ; 1.037      ;
; -0.646 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 1.000        ; -0.224     ; 0.974      ;
; -0.638 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; 0.429      ; 1.028      ;
; -0.636 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; 0.417      ; 1.017      ;
; -0.631 ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 1.000        ; -0.208     ; 1.034      ;
; -0.625 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; 0.500        ; 0.335      ; 0.993      ;
; -0.617 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; 0.435      ; 1.086      ;
; -0.609 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; 0.352      ; 0.989      ;
; -0.609 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; 0.546      ; 1.064      ;
; -0.591 ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 1.000        ; -0.057     ; 0.995      ;
; -0.578 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; 0.451      ; 0.990      ;
; -0.548 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; 0.553      ; 1.010      ;
; -0.526 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; 0.359      ; 0.996      ;
; -0.498 ; IR[0]                                   ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; 2.508      ; 3.034      ;
; -0.486 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; 0.340      ; 0.937      ;
; -0.458 ; IR[0]                                   ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 1.000        ; 2.512      ; 3.504      ;
; -0.457 ; IR[0]                                   ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; 2.512      ; 3.003      ;
; -0.456 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; 0.359      ; 0.867      ;
; -0.446 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; 0.440      ; 0.938      ;
; -0.554 ; IR[0]                                   ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; 2.623      ; 3.086      ;
; -0.612 ; IR[0]                                   ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; 2.518      ; 3.182      ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'LDDR2'                                                                                                               ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.021 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; 0.040      ; 3.544      ;
; -3.015 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[0] ; LDDR1        ; LDDR2       ; 1.000        ; -0.036     ; 3.510      ;
; -3.010 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.120     ; 3.423      ;
; -2.984 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; 0.045      ; 3.512      ;
; -2.971 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.056     ; 3.384      ;
; -2.940 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[1] ; LDDR1        ; LDDR2       ; 1.000        ; -0.041     ; 3.436      ;
; -2.920 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.034     ; 3.419      ;
; -2.915 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.161     ; 3.287      ;
; -2.900 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; 0.033      ; 3.407      ;
; -2.888 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; -0.033     ; 3.329      ;
; -2.887 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.100     ; 3.320      ;
; -2.869 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; 0.030      ; 3.368      ;
; -2.855 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.036     ; 3.288      ;
; -2.849 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; 0.056      ; 3.408      ;
; -2.838 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; 0.035      ; 3.342      ;
; -2.836 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.029     ; 3.340      ;
; -2.834 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; 0.038      ; 3.346      ;
; -2.822 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[0] ; LDDR2        ; LDDR2       ; 1.000        ; -0.025     ; 3.348      ;
; -2.805 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; -0.026     ; 3.262      ;
; -2.788 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.042      ; 3.320      ;
; -2.777 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; 0.051      ; 3.331      ;
; -2.773 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.103     ; 3.223      ;
; -2.766 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.090     ; 3.166      ;
; -2.766 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.049     ; 3.207      ;
; -2.760 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[1] ; LDDR2        ; LDDR2       ; 1.000        ; -0.030     ; 3.287      ;
; -2.756 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.035      ; 3.281      ;
; -2.755 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.092     ; 3.216      ;
; -2.751 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.029     ; 3.212      ;
; -2.751 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; -0.053     ; 3.172      ;
; -2.751 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; 0.029      ; 3.408      ;
; -2.746 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.037      ; 3.273      ;
; -2.743 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[1] ; LDDR1        ; LDDR2       ; 1.000        ; -0.036     ; 3.244      ;
; -2.724 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.095     ; 3.182      ;
; -2.721 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.036     ; 3.179      ;
; -2.703 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; 0.046      ; 3.238      ;
; -2.702 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.036     ; 3.199      ;
; -2.701 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.018     ; 3.236      ;
; -2.699 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.021     ; 3.188      ;
; -2.692 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.039     ; 3.142      ;
; -2.690 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.031     ; 3.148      ;
; -2.688 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; 0.049      ; 3.231      ;
; -2.681 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.097     ; 3.053      ;
; -2.679 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; 0.041      ; 3.209      ;
; -2.676 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.040      ; 3.206      ;
; -2.675 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.023     ; 3.205      ;
; -2.668 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; -0.029     ; 3.142      ;
; -2.644 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.032     ; 3.122      ;
; -2.637 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.020     ; 3.127      ;
; -2.634 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.024     ; 3.120      ;
; -2.626 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; 0.034      ; 3.288      ;
; -2.618 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.098     ; 3.148      ;
; -2.614 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; 0.044      ; 3.152      ;
; -2.595 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; 0.053      ; 3.158      ;
; -2.594 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.026     ; 3.121      ;
; -2.592 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.037     ; 3.183      ;
; -2.589 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[1] ; LDDR2        ; LDDR2       ; 1.000        ; -0.025     ; 3.121      ;
; -2.587 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.057     ; 3.158      ;
; -2.571 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; 0.040      ; 3.259      ;
; -2.566 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; 0.048      ; 3.124      ;
; -2.538 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; 0.045      ; 3.231      ;
; -2.538 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.028     ; 3.004      ;
; -2.534 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.028     ; 3.154      ;
; -2.525 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; 0.027      ; 3.180      ;
; -2.516 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.028     ; 2.977      ;
; -2.500 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.032     ; 3.116      ;
; -2.493 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.040     ; 3.101      ;
; -2.490 ; lpm_latch:inst8|latches[7]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; 0.032      ; 3.012      ;
; -2.475 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.029     ; 3.094      ;
; -2.459 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; 0.045      ; 3.014      ;
; -2.436 ; lpm_latch:inst9|latches[7]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.028     ; 2.918      ;
; -2.378 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; 0.032      ; 3.038      ;
; -2.249 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; 0.037      ; 2.934      ;
; -0.711 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 1.000        ; -0.176     ; 1.072      ;
; -0.707 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; 0.491      ; 1.229      ;
; -0.669 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 1.000        ; -0.170     ; 1.030      ;
; -0.661 ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 1.000        ; -0.163     ; 1.031      ;
; -0.650 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; 0.426      ; 1.059      ;
; -0.641 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 1.000        ; -0.022     ; 1.088      ;
; -0.628 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 1.000        ; -0.095     ; 1.016      ;
; -0.599 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; 0.406      ; 1.042      ;
; -0.595 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; 0.461      ; 1.030      ;
; -0.571 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; 0.481      ; 1.083      ;
; -0.560 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; 0.397      ; 0.994      ;
; -0.560 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; 0.475      ; 1.018      ;
; -0.556 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; 0.404      ; 0.993      ;
; -0.548 ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 1.000        ; -0.025     ; 0.997      ;
; -0.547 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; 0.547      ; 1.063      ;
; -0.537 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; 1.000        ; -0.111     ; 0.916      ;
; -0.535 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; 0.483      ; 0.992      ;
; -0.516 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; 0.385      ; 0.934      ;
; -0.486 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; 0.554      ; 1.009      ;
; -0.479 ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; 1.000        ; -0.026     ; 1.081      ;
; -0.449 ; IR[0]                                   ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; 2.553      ; 3.039      ;
; -0.432 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; 0.500        ; 0.448      ; 1.008      ;
; -0.412 ; IR[0]                                   ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 1.000        ; 2.558      ; 3.501      ;
; -0.411 ; IR[0]                                   ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; 2.558      ; 3.000      ;
; -0.491 ; IR[0]                                   ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; 2.624      ; 3.084      ;
; -0.451 ; IR[0]                                   ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; 2.627      ; 3.052      ;
; -0.398 ; IR[0]                                   ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; 2.560      ; 2.991      ;
; -0.347 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; 0.500        ; 0.472      ; 0.809      ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'LDDR2'                                                                                                               ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.349 ; IR[0]                                   ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; 0.000        ; 2.717      ; 3.106      ;
; 0.459 ; IR[0]                                   ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; 0.000        ; 2.709      ; 3.208      ;
; 0.460 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; 0.704      ; 0.704      ;
; 0.424 ; IR[0]                                   ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.000        ; 2.710      ; 3.174      ;
; 0.471 ; IR[0]                                   ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.000        ; 2.644      ; 3.155      ;
; 0.420 ; IR[0]                                   ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.000        ; 2.713      ; 3.173      ;
; 0.417 ; IR[0]                                   ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 0.000        ; 2.721      ; 3.178      ;
; 0.500 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; 0.713      ; 0.753      ;
; 0.520 ; IR[0]                                   ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; 2.709      ; 2.769      ;
; 0.525 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; 0.635      ; 0.700      ;
; 0.537 ; IR[0]                                   ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.000        ; 2.636      ; 3.213      ;
; 0.445 ; IR[0]                                   ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; 2.717      ; 2.702      ;
; 0.595 ; IR[0]                                   ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.000        ; 2.641      ; 3.276      ;
; 0.651 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; 0.714      ; 0.905      ;
; 0.656 ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; 0.000        ; 0.144      ; 0.840      ;
; 0.543 ; IR[0]                                   ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; 2.713      ; 2.796      ;
; 0.673 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; 0.707      ; 0.920      ;
; 0.524 ; IR[0]                                   ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; 2.644      ; 2.708      ;
; 0.683 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; 0.612      ; 0.835      ;
; 0.691 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; 0.547      ; 0.778      ;
; 0.696 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; 0.640      ; 0.876      ;
; 0.697 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; lpm_latch:inst9|latches[7] ; IR[0]        ; LDDR2       ; 0.000        ; 0.063      ; 0.800      ;
; 0.448 ; IR[0]                                   ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; 2.710      ; 2.698      ;
; 0.441 ; IR[0]                                   ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; 2.721      ; 2.702      ;
; 0.720 ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; lpm_latch:inst9|latches[6] ; IR[0]        ; LDDR2       ; 0.000        ; 0.143      ; 0.903      ;
; 0.729 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; lpm_latch:inst9|latches[4] ; IR[0]        ; LDDR2       ; 0.000        ; 0.147      ; 0.916      ;
; 0.729 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; 0.646      ; 0.915      ;
; 0.731 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; 0.566      ; 0.837      ;
; 0.756 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; 0.609      ; 0.905      ;
; 0.719 ; IR[0]                                   ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; 2.636      ; 2.895      ;
; 0.774 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; lpm_latch:inst9|latches[2] ; IR[0]        ; LDDR2       ; 0.000        ; 0.078      ; 0.892      ;
; 0.790 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; lpm_latch:inst9|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; 0.625      ; 0.955      ;
; 0.790 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; 0.638      ; 0.968      ;
; 0.791 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; 0.558      ; 0.889      ;
; 0.798 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; 0.566      ; 0.904      ;
; 0.807 ; lpm_latch:inst8|latches[7]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.199      ; 1.046      ;
; 0.619 ; IR[0]                                   ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; 2.641      ; 2.800      ;
; 0.813 ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; lpm_latch:inst9|latches[5] ; IR[0]        ; LDDR2       ; 0.000        ; 0.007      ; 0.860      ;
; 0.856 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; 0.000        ; 0.000      ; 0.896      ;
; 0.865 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; lpm_latch:inst9|latches[1] ; IR[0]        ; LDDR2       ; 0.000        ; -0.007     ; 0.898      ;
; 0.882 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; lpm_latch:inst9|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; 0.648      ; 1.070      ;
; 0.921 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.199      ; 1.160      ;
; 0.988 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.118      ; 1.146      ;
; 1.018 ; lpm_latch:inst9|latches[7]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.028      ; 1.046      ;
; 1.110 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.194      ; 1.344      ;
; 1.172 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.028      ; 1.200      ;
; 1.183 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.087      ; 1.310      ;
; 1.220 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[1] ; LDDR1        ; LDDR2       ; 0.000        ; 0.128      ; 1.388      ;
; 1.291 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.028      ; 1.319      ;
; 1.332 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.028      ; 1.360      ;
; 1.371 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.207      ; 1.618      ;
; 1.408 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 0.000        ; 0.145      ; 1.593      ;
; 1.421 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.129      ; 1.590      ;
; 1.564 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[2] ; LDDR1        ; LDDR2       ; 0.000        ; 0.213      ; 1.817      ;
; 1.568 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[2] ; LDDR2        ; LDDR2       ; 0.000        ; 0.029      ; 1.597      ;
; 1.571 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.122      ; 1.733      ;
; 1.596 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; 0.026      ; 1.622      ;
; 1.598 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.114      ; 1.752      ;
; 1.600 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[1] ; LDDR2        ; LDDR2       ; 0.000        ; 0.025      ; 1.625      ;
; 1.658 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.202      ; 1.900      ;
; 1.660 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.205      ; 1.905      ;
; 1.679 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[1] ; LDDR1        ; LDDR2       ; 0.000        ; 0.124      ; 1.843      ;
; 1.705 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.209      ; 1.954      ;
; 1.732 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.201      ; 1.973      ;
; 1.736 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.137      ; 1.913      ;
; 1.775 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.115      ; 1.930      ;
; 1.776 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.021      ; 1.837      ;
; 1.796 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.201      ; 2.037      ;
; 1.798 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[0] ; LDDR1        ; LDDR2       ; 0.000        ; 0.129      ; 1.967      ;
; 1.835 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.197      ; 2.072      ;
; 1.841 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.205      ; 2.086      ;
; 1.841 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.094      ; 1.975      ;
; 1.863 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.198      ; 2.101      ;
; 1.870 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.086      ; 1.996      ;
; 1.886 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[0] ; LDDR2        ; LDDR2       ; 0.000        ; 0.025      ; 1.911      ;
; 1.901 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.094      ; 1.995      ;
; 1.915 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.202      ; 2.157      ;
; 1.925 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.036      ; 1.961      ;
; 1.938 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.141      ; 2.119      ;
; 1.945 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.133      ; 2.118      ;
; 1.945 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.101      ; 2.046      ;
; 1.950 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.093      ; 2.043      ;
; 1.956 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.099      ; 2.055      ;
; 1.957 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.098      ; 2.055      ;
; 1.964 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.102      ; 2.066      ;
; 1.978 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.091      ; 2.069      ;
; 1.985 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.024      ; 2.009      ;
; 1.987 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.049      ; 2.076      ;
; 1.994 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.132      ; 2.166      ;
; 1.998 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.097      ; 2.095      ;
; 2.009 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.106      ; 2.115      ;
; 2.012 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.136      ; 2.188      ;
; 2.019 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.035      ; 2.054      ;
; 2.026 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst9|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.032      ; 2.058      ;
; 2.030 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.068      ; 2.138      ;
; 2.073 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.027      ; 2.100      ;
; 2.075 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst9|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.134      ; 2.249      ;
; 2.086 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.017      ; 2.103      ;
; 2.098 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.021      ; 2.119      ;
; 2.105 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst9|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.018      ; 2.123      ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'IR[0]'                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 2.723      ; 3.123      ;
; 0.410 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 2.728      ; 3.138      ;
; 0.384 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 2.742      ; 3.126      ;
; 0.508 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 0.738      ; 0.766      ;
; 0.457 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 2.729      ; 3.186      ;
; 0.533 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 0.660      ; 0.713      ;
; 0.499 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 2.729      ; 3.228      ;
; 0.514 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 2.652      ; 3.166      ;
; 0.583 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 0.644      ; 0.747      ;
; 0.423 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 2.723      ; 2.666      ;
; 0.460 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 2.742      ; 2.722      ;
; 0.600 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 0.626      ; 0.746      ;
; 0.602 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 2.649      ; 3.251      ;
; 0.604 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 0.725      ; 0.849      ;
; 0.613 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.155      ; 0.768      ;
; 0.414 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 2.728      ; 2.662      ;
; 0.627 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.170      ; 0.797      ;
; 0.640 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 0.645      ; 0.805      ;
; 0.648 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 2.649      ; 2.817      ;
; 0.602 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 2.646      ; 3.248      ;
; 0.518 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 2.175      ; 2.693      ;
; 0.678 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.127      ; 0.805      ;
; 0.678 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.026      ; 0.704      ;
; 0.419 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 2.208      ; 2.627      ;
; 0.687 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.028      ; 0.715      ;
; 0.690 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 2.080      ; 2.770      ;
; 0.536 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 2.156      ; 2.692      ;
; 0.692 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 2.175      ; 2.867      ;
; 0.695 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; -0.004     ; 0.691      ;
; 0.696 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 0.735      ; 0.951      ;
; 0.565 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 2.159      ; 2.724      ;
; 0.706 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.059      ; 0.765      ;
; 0.711 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 0.648      ; 0.879      ;
; 0.661 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 2.729      ; 2.910      ;
; 0.719 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.025      ; 0.744      ;
; 0.719 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.064      ; 0.783      ;
; 0.461 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 2.729      ; 2.710      ;
; 0.727 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.097      ; 0.824      ;
; 0.511 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 2.077      ; 2.588      ;
; 0.736 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.029      ; 0.765      ;
; 0.617 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 2.652      ; 2.789      ;
; 0.737 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 0.651      ; 0.908      ;
; 0.520 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 2.067      ; 2.587      ;
; 0.744 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 0.659      ; 0.923      ;
; 0.748 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.029      ; 0.777      ;
; 0.626 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 2.166      ; 2.792      ;
; 0.759 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.025      ; 0.784      ;
; 0.625 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 2.078      ; 2.703      ;
; 0.771 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 0.617      ; 0.908      ;
; 0.648 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 2.144      ; 2.792      ;
; 0.783 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.030      ; 0.813      ;
; 0.787 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.047      ; 0.834      ;
; 0.795 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 0.585      ; 0.900      ;
; 0.795 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.029      ; 0.824      ;
; 0.795 ; lpm_latch:inst8|latches[7]              ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; LDDR1        ; IR[0]       ; 0.000        ; 0.224      ; 1.059      ;
; 0.797 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 0.650      ; 0.967      ;
; 0.800 ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.025      ; 0.825      ;
; 0.800 ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.028      ; 0.828      ;
; 0.742 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 2.147      ; 2.889      ;
; 0.802 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.084      ; 0.886      ;
; 0.803 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.081      ; 0.884      ;
; 0.546 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 2.159      ; 2.705      ;
; 0.806 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 0.552      ; 0.878      ;
; 0.755 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 2.156      ; 2.911      ;
; 0.812 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.099      ; 0.911      ;
; 0.819 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 0.643      ; 0.982      ;
; 0.824 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.069      ; 0.893      ;
; 0.837 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.086      ; 0.923      ;
; 0.606 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 2.646      ; 2.772      ;
; 0.846 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.029      ; 0.875      ;
; 0.600 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 2.077      ; 2.677      ;
; 0.852 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; -0.017     ; 0.835      ;
; 0.856 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 0.564      ; 0.940      ;
; 0.857 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.047      ; 0.904      ;
; 0.860 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.025      ; 0.885      ;
; 0.867 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.028      ; 0.895      ;
; 0.874 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.025      ; 0.899      ;
; 0.879 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.029      ; 0.908      ;
; 0.880 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.028      ; 0.908      ;
; 0.883 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.028      ; 0.911      ;
; 0.889 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.028      ; 0.917      ;
; 0.895 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.056      ; 0.951      ;
; 0.899 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.029      ; 0.928      ;
; 0.908 ; lpm_latch:inst9|latches[7]              ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; LDDR2        ; IR[0]       ; 0.000        ; 0.111      ; 1.059      ;
; 0.918 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.067      ; 0.985      ;
; 0.921 ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.025      ; 0.946      ;
; 0.922 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.029      ; 0.951      ;
; 0.705 ; IR[0]                                   ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 2.070      ; 2.775      ;
; 0.945 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.025      ; 0.970      ;
; 0.953 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.025      ; 0.978      ;
; 1.024 ; lpm_latch:inst8|latches[6]              ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; LDDR1        ; IR[0]       ; 0.000        ; 0.139      ; 1.203      ;
; 1.034 ; lpm_latch:inst8|latches[3]              ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; LDDR1        ; IR[0]       ; 0.000        ; 0.057      ; 1.131      ;
; 1.146 ; lpm_latch:inst8|latches[1]              ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; LDDR1        ; IR[0]       ; 0.000        ; 0.221      ; 1.407      ;
; 1.177 ; lpm_latch:inst9|latches[6]              ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; LDDR2        ; IR[0]       ; 0.000        ; 0.026      ; 1.243      ;
; 1.213 ; lpm_latch:inst8|latches[5]              ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; LDDR1        ; IR[0]       ; 0.000        ; 0.134      ; 1.387      ;
; 1.280 ; lpm_latch:inst9|latches[3]              ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; LDDR2        ; IR[0]       ; 0.000        ; 0.025      ; 1.345      ;
; 1.309 ; lpm_latch:inst8|latches[4]              ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; LDDR1        ; IR[0]       ; 0.000        ; 0.023      ; 1.372      ;
; 1.310 ; lpm_latch:inst8|latches[5]              ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; LDDR1        ; IR[0]       ; 0.000        ; 0.208      ; 1.558      ;
; 1.319 ; lpm_latch:inst9|latches[4]              ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; LDDR2        ; IR[0]       ; 0.000        ; 0.022      ; 1.381      ;
; 1.359 ; lpm_latch:inst8|latches[6]              ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; LDDR1        ; IR[0]       ; 0.000        ; 0.232      ; 1.631      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'LDDR1'                                                                                                               ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.414 ; IR[0]                                   ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.000        ; 2.721      ; 3.175      ;
; 0.451 ; IR[0]                                   ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 0.000        ; 2.680      ; 3.171      ;
; 0.522 ; IR[0]                                   ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 0.000        ; 2.596      ; 3.158      ;
; 0.477 ; IR[0]                                   ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 0.000        ; 2.660      ; 3.177      ;
; 0.583 ; IR[0]                                   ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 0.000        ; 2.599      ; 3.222      ;
; 0.597 ; IR[0]                                   ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; 0.000        ; 2.591      ; 3.228      ;
; 0.598 ; REG0_2:inst1|lpm_latch:inst4|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; 0.586      ; 0.724      ;
; 0.580 ; IR[0]                                   ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.000        ; 2.589      ; 3.209      ;
; 0.642 ; REG0_2:inst1|lpm_latch:inst4|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; 0.725      ; 0.907      ;
; 0.645 ; REG0_2:inst1|lpm_latch:inst4|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; 0.595      ; 0.780      ;
; 0.645 ; IR[0]                                   ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.000        ; 2.594      ; 3.279      ;
; 0.657 ; IR[0]                                   ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; 2.591      ; 2.788      ;
; 0.664 ; REG0_2:inst1|lpm_latch:inst6|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; 0.718      ; 0.922      ;
; 0.670 ; REG0_2:inst1|lpm_latch:inst6|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; 0.517      ; 0.727      ;
; 0.688 ; REG0_2:inst1|lpm_latch:inst5|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; 0.000        ; 0.111      ; 0.839      ;
; 0.438 ; IR[0]                                   ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; 2.721      ; 2.699      ;
; 0.574 ; IR[0]                                   ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; 2.680      ; 2.794      ;
; 0.720 ; REG0_2:inst1|lpm_latch:inst5|latches[4] ; lpm_latch:inst8|latches[4] ; IR[0]        ; LDDR1       ; 0.000        ; 0.158      ; 0.918      ;
; 0.575 ; IR[0]                                   ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; 2.596      ; 2.711      ;
; 0.603 ; IR[0]                                   ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; 2.599      ; 2.742      ;
; 0.742 ; REG0_2:inst1|lpm_latch:inst6|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; 0.499      ; 0.781      ;
; 0.755 ; REG0_2:inst1|lpm_latch:inst4|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; 0.579      ; 0.874      ;
; 0.761 ; REG0_2:inst1|lpm_latch:inst4|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; 0.613      ; 0.914      ;
; 0.501 ; IR[0]                                   ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; 2.660      ; 2.701      ;
; 0.782 ; REG0_2:inst1|lpm_latch:inst4|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; 0.518      ; 0.840      ;
; 0.762 ; IR[0]                                   ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; 2.589      ; 2.891      ;
; 0.815 ; REG0_2:inst1|lpm_latch:inst6|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; 0.548      ; 0.903      ;
; 0.821 ; REG0_2:inst1|lpm_latch:inst6|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; 0.494      ; 0.855      ;
; 0.822 ; REG0_2:inst1|lpm_latch:inst6|latches[3] ; lpm_latch:inst8|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; 0.592      ; 0.954      ;
; 0.833 ; REG0_2:inst1|lpm_latch:inst5|latches[2] ; lpm_latch:inst8|latches[2] ; IR[0]        ; LDDR1       ; 0.000        ; 0.017      ; 0.890      ;
; 0.834 ; REG0_2:inst1|lpm_latch:inst4|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; 0.511      ; 0.885      ;
; 0.839 ; REG0_2:inst1|lpm_latch:inst6|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; 0.591      ; 0.970      ;
; 0.841 ; REG0_2:inst1|lpm_latch:inst6|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; 0.519      ; 0.900      ;
; 0.842 ; REG0_2:inst1|lpm_latch:inst5|latches[7] ; lpm_latch:inst8|latches[7] ; IR[0]        ; LDDR1       ; 0.000        ; -0.055     ; 0.827      ;
; 0.669 ; IR[0]                                   ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; 2.594      ; 2.803      ;
; 0.858 ; REG0_2:inst1|lpm_latch:inst5|latches[6] ; lpm_latch:inst8|latches[6] ; IR[0]        ; LDDR1       ; 0.000        ; 0.025      ; 0.923      ;
; 0.864 ; REG0_2:inst1|lpm_latch:inst5|latches[5] ; lpm_latch:inst8|latches[5] ; IR[0]        ; LDDR1       ; 0.000        ; -0.041     ; 0.863      ;
; 0.905 ; REG0_2:inst1|lpm_latch:inst5|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; 0.000        ; -0.047     ; 0.898      ;
; 0.908 ; REG0_2:inst1|lpm_latch:inst5|latches[1] ; lpm_latch:inst8|latches[1] ; IR[0]        ; LDDR1       ; 0.000        ; -0.054     ; 0.894      ;
; 0.931 ; REG0_2:inst1|lpm_latch:inst4|latches[0] ; lpm_latch:inst8|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; 0.601      ; 1.072      ;
; 1.048 ; lpm_latch:inst8|latches[7]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.025      ; 1.073      ;
; 1.065 ; lpm_latch:inst9|latches[7]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.032     ; 1.073      ;
; 1.116 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.029      ; 1.145      ;
; 1.155 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.025      ; 1.180      ;
; 1.184 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.097      ; 1.321      ;
; 1.212 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.032     ; 1.220      ;
; 1.266 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; 0.053      ; 1.359      ;
; 1.270 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.042      ; 1.312      ;
; 1.344 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.020      ; 1.364      ;
; 1.359 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[1] ; LDDR1        ; LDDR1       ; 0.000        ; 0.025      ; 1.384      ;
; 1.529 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[2] ; LDDR2        ; LDDR1       ; 0.000        ; 0.026      ; 1.595      ;
; 1.545 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[1] ; LDDR2        ; LDDR1       ; 0.000        ; 0.036      ; 1.621      ;
; 1.549 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; 0.036      ; 1.625      ;
; 1.563 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 0.000        ; 0.028      ; 1.591      ;
; 1.568 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; 0.025      ; 1.593      ;
; 1.612 ; lpm_latch:inst8|latches[6]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.033      ; 1.645      ;
; 1.719 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[2] ; LDDR1        ; LDDR1       ; 0.000        ; 0.096      ; 1.815      ;
; 1.788 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.116      ; 1.904      ;
; 1.794 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.163      ; 1.997      ;
; 1.812 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; -0.052     ; 1.760      ;
; 1.818 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[1] ; LDDR1        ; LDDR1       ; 0.000        ; 0.021      ; 1.839      ;
; 1.832 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.060     ; 1.772      ;
; 1.837 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[0] ; LDDR2        ; LDDR1       ; 0.000        ; 0.036      ; 1.913      ;
; 1.862 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.070      ; 1.932      ;
; 1.864 ; lpm_latch:inst8|latches[2]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.048      ; 1.912      ;
; 1.898 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; 0.127      ; 2.065      ;
; 1.899 ; lpm_latch:inst8|latches[5]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.028      ; 1.927      ;
; 1.923 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; -0.083     ; 1.840      ;
; 1.924 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.112      ; 2.036      ;
; 1.932 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; 0.122      ; 2.094      ;
; 1.943 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[0] ; LDDR1        ; LDDR1       ; 0.000        ; 0.026      ; 1.969      ;
; 1.946 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.035      ; 1.981      ;
; 1.950 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.153      ; 2.103      ;
; 1.966 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.027      ; 1.993      ;
; 1.972 ; lpm_latch:inst9|latches[6]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.024     ; 1.988      ;
; 1.990 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.033      ; 2.063      ;
; 1.992 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.041      ; 2.073      ;
; 1.997 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.038      ; 2.075      ;
; 1.998 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.087      ; 2.125      ;
; 2.002 ; lpm_latch:inst8|latches[1]              ; lpm_latch:inst8|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.157      ; 2.159      ;
; 2.003 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.039      ; 2.082      ;
; 2.018 ; lpm_latch:inst9|latches[5]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.031      ; 2.089      ;
; 2.025 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.036     ; 2.029      ;
; 2.032 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; 0.046      ; 2.118      ;
; 2.056 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.046      ; 2.142      ;
; 2.060 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; 0.038      ; 2.138      ;
; 2.065 ; lpm_latch:inst9|latches[0]              ; lpm_latch:inst8|latches[1] ; LDDR2        ; LDDR1       ; 0.000        ; 0.031      ; 2.136      ;
; 2.066 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.025     ; 2.081      ;
; 2.068 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.094      ; 2.202      ;
; 2.069 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.023      ; 2.092      ;
; 2.073 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.028     ; 2.085      ;
; 2.075 ; lpm_latch:inst9|latches[1]              ; lpm_latch:inst8|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.168      ; 2.283      ;
; 2.082 ; lpm_latch:inst8|latches[0]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.031      ; 2.113      ;
; 2.082 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; -0.080     ; 2.002      ;
; 2.104 ; lpm_latch:inst8|latches[4]              ; lpm_latch:inst8|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.088     ; 2.016      ;
; 2.113 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.033     ; 2.120      ;
; 2.113 ; lpm_latch:inst9|latches[3]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; -0.031     ; 2.122      ;
; 2.126 ; lpm_latch:inst9|latches[2]              ; lpm_latch:inst8|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.043     ; 2.123      ;
; 2.134 ; lpm_latch:inst9|latches[4]              ; lpm_latch:inst8|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; -0.028     ; 2.146      ;
; 2.134 ; lpm_latch:inst8|latches[3]              ; lpm_latch:inst8|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; -0.055     ; 2.079      ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.802   ; 0.349 ; N/A      ; N/A     ; -3.210              ;
;  IR[0]           ; -8.802   ; 0.384 ; N/A      ; N/A     ; -3.210              ;
;  LDDR1           ; -7.587   ; 0.414 ; N/A      ; N/A     ; -3.000              ;
;  LDDR2           ; -7.561   ; 0.349 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -308.148 ; 0.0   ; 0.0      ; 0.0     ; -77.558             ;
;  IR[0]           ; -190.117 ; 0.000 ; N/A      ; N/A     ; -71.558             ;
;  LDDR1           ; -59.067  ; 0.000 ; N/A      ; N/A     ; -3.000              ;
;  LDDR2           ; -58.964  ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ALU[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; M[20]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M[19]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M[21]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M[22]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M[24]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M[23]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALU_B                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RJ_B                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RD_B                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RS_B                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_B                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; T2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LDDR2                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LDDR1                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LDRI                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ALU[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ALU[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ALU[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ALU[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ALU[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ALU[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; ALU[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; ALU[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; DR1[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DR1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DR1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DR1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DR1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DR1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DR1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DR1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; R0[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; R0[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; R0[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; R0[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; R0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; R0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; R0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.34 V              ; -0.00664 V          ; 0.204 V                              ; 0.106 V                              ; 2.63e-09 s                  ; 2.46e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.34 V             ; -0.00664 V         ; 0.204 V                             ; 0.106 V                             ; 2.63e-09 s                 ; 2.46e-09 s                 ; No                        ; Yes                       ;
; R0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DR2[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DR2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DR2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DR2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DR2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DR2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DR2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; DR2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; BUS[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; BUS[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; BUS[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; BUS[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; BUS[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; BUS[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; BUS[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; BUS[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ALU[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ALU[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ALU[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ALU[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ALU[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ALU[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ALU[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ALU[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DR1[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DR1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DR1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DR1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DR1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DR1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DR1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DR1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; R0[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; R0[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; R0[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; R0[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; R0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; R0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; R0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.116 V                              ; 0.051 V                              ; 3.6e-09 s                   ; 3.43e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.116 V                             ; 0.051 V                             ; 3.6e-09 s                  ; 3.43e-09 s                 ; Yes                       ; Yes                       ;
; R0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DR2[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DR2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DR2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DR2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DR2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DR2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DR2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.33 V              ; -0.00254 V          ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.33 V             ; -0.00254 V         ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; DR2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; BUS[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; BUS[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; BUS[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; BUS[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.33 V              ; -0.00254 V          ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.33 V             ; -0.00254 V         ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; BUS[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.77e-07 V                   ; 2.35 V              ; -0.00801 V          ; 0.087 V                              ; 0.01 V                               ; 4.39e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.77e-07 V                  ; 2.35 V             ; -0.00801 V         ; 0.087 V                             ; 0.01 V                              ; 4.39e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.28e-06 V                   ; 2.34 V              ; -0.00738 V          ; 0.097 V                              ; 0.024 V                              ; 6.41e-10 s                  ; 8.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.28e-06 V                  ; 2.34 V             ; -0.00738 V         ; 0.097 V                             ; 0.024 V                             ; 6.41e-10 s                 ; 8.13e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ALU[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ALU[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ALU[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ALU[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ALU[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ALU[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; ALU[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; ALU[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; DR1[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DR1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DR1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DR1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DR1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DR1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DR1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DR1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; R0[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; R0[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; R0[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; R0[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; R0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; R0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; R0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.65 V              ; -0.0149 V           ; 0.207 V                              ; 0.176 V                              ; 2.15e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.65 V             ; -0.0149 V          ; 0.207 V                             ; 0.176 V                             ; 2.15e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; R0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DR2[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DR2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DR2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DR2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DR2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DR2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DR2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; DR2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; BUS[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; BUS[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; BUS[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; BUS[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; BUS[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; BUS[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; BUS[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; BUS[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IR[0]      ; IR[0]    ; 128      ; 112      ; 64       ; 56       ;
; LDDR1      ; IR[0]    ; 0        ; 1614     ; 0        ; 807      ;
; LDDR2      ; IR[0]    ; 0        ; 1168     ; 0        ; 584      ;
; IR[0]      ; LDDR1    ; 0        ; 0        ; 64       ; 56       ;
; LDDR1      ; LDDR1    ; 0        ; 0        ; 0        ; 807      ;
; LDDR2      ; LDDR1    ; 0        ; 0        ; 0        ; 584      ;
; IR[0]      ; LDDR2    ; 0        ; 0        ; 64       ; 56       ;
; LDDR1      ; LDDR2    ; 0        ; 0        ; 0        ; 807      ;
; LDDR2      ; LDDR2    ; 0        ; 0        ; 0        ; 584      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IR[0]      ; IR[0]    ; 128      ; 112      ; 64       ; 56       ;
; LDDR1      ; IR[0]    ; 0        ; 1614     ; 0        ; 807      ;
; LDDR2      ; IR[0]    ; 0        ; 1168     ; 0        ; 584      ;
; IR[0]      ; LDDR1    ; 0        ; 0        ; 64       ; 56       ;
; LDDR1      ; LDDR1    ; 0        ; 0        ; 0        ; 807      ;
; LDDR2      ; LDDR1    ; 0        ; 0        ; 0        ; 584      ;
; IR[0]      ; LDDR2    ; 0        ; 0        ; 64       ; 56       ;
; LDDR1      ; LDDR2    ; 0        ; 0        ; 0        ; 807      ;
; LDDR2      ; LDDR2    ; 0        ; 0        ; 0        ; 584      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 23    ; 23   ;
; Unconstrained Input Port Paths  ; 776   ; 776  ;
; Unconstrained Output Ports      ; 40    ; 40   ;
; Unconstrained Output Port Paths ; 368   ; 368  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; IR[0]  ; IR[0] ; Base ; Constrained ;
; LDDR1  ; LDDR1 ; Base ; Constrained ;
; LDDR2  ; LDDR2 ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ALU_B      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[19]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[20]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[21]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[22]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[23]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[24]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RD_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RJ_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RS_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ALU[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ALU_B      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[19]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[20]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[21]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[22]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[23]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[24]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RD_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RJ_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RS_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ALU[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR2[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition
    Info: Processing started: Thu Dec 30 15:41:39 2021
Info: Command: quartus_sta ALU_MD -c ALU_MD
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 40 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU_MD.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name IR[0] IR[0]
    Info (332105): create_clock -period 1.000 -name LDDR2 LDDR2
    Info (332105): create_clock -period 1.000 -name LDDR1 LDDR1
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.802
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.802            -190.117 IR[0] 
    Info (332119):    -7.587             -59.067 LDDR1 
    Info (332119):    -7.561             -58.964 LDDR2 
Info (332146): Worst-case hold slack is 1.005
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.005               0.000 IR[0] 
    Info (332119):     1.047               0.000 LDDR1 
    Info (332119):     1.062               0.000 LDDR2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.210
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.210             -71.558 IR[0] 
    Info (332119):    -3.000              -3.000 LDDR1 
    Info (332119):    -3.000              -3.000 LDDR2 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.764
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.764            -167.022 IR[0] 
    Info (332119):    -6.679             -52.022 LDDR1 
    Info (332119):    -6.659             -51.912 LDDR2 
Info (332146): Worst-case hold slack is 0.962
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.962               0.000 IR[0] 
    Info (332119):     0.994               0.000 LDDR2 
    Info (332119):     0.995               0.000 LDDR1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.210
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.210             -69.419 IR[0] 
    Info (332119):    -3.000              -3.000 LDDR1 
    Info (332119):    -3.000              -3.000 LDDR2 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.246
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.246             -86.441 IR[0] 
    Info (332119):    -3.021             -23.401 LDDR1 
    Info (332119):    -3.021             -23.396 LDDR2 
Info (332146): Worst-case hold slack is 0.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.349               0.000 LDDR2 
    Info (332119):     0.384               0.000 IR[0] 
    Info (332119):     0.414               0.000 LDDR1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -57.791 IR[0] 
    Info (332119):    -3.000              -3.000 LDDR1 
    Info (332119):    -3.000              -3.000 LDDR2 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4795 megabytes
    Info: Processing ended: Thu Dec 30 15:41:41 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


