# ALU Design

## 设计概要

设计一个32位ALU（算术逻辑单元），支持以下操作：
- 加法 (ADD)
- 减法 (SUB) 
- 按位与 (AND)
- 按位或 (OR)
- 按位异或 (XOR)
- 按位非 (NOT)
- 左移 (SHL)
- 右移 (SHR)

要求：
- 32位数据位宽
- 4位操作码
- 包含零标志和溢出标志输出
- 同步复位设计


## 模块信息
- 模块名称: alu
- 位宽: 32
- 设计类型: sequential
- 复杂度: 5/10

## 端口说明
### 输入端口
- clk
- rst
- data_in[31:0]

### 输出端口
- data_out[31:0]

## 生成信息
- 生成时间: 2025-07-30 11:30:14
- 生成智能体: verilog_design_agent
