TimeQuest Timing Analyzer report for Multiciclo
Wed Dec 12 14:46:53 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Multiciclo                                       ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C70F896C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 66.84 MHz  ; 66.84 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.960 ; -1731.511     ;
; clk_rom ; -3.568  ; -220.500      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.527 ; 0.000         ;
; clk_rom ; 1.386 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -729.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.960 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.988     ;
; -13.960 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.988     ;
; -13.960 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.988     ;
; -13.960 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.006      ; 15.002     ;
; -13.960 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.006      ; 15.002     ;
; -13.960 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.006      ; 15.002     ;
; -13.945 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.010     ; 14.971     ;
; -13.945 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.010     ; 14.971     ;
; -13.945 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.985     ;
; -13.945 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.985     ;
; -13.942 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.014     ; 14.964     ;
; -13.942 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.014     ; 14.964     ;
; -13.942 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.978     ;
; -13.942 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.978     ;
; -13.941 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.970     ;
; -13.941 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.970     ;
; -13.941 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.970     ;
; -13.941 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.007      ; 14.984     ;
; -13.941 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.007      ; 14.984     ;
; -13.941 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.007      ; 14.984     ;
; -13.927 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.010      ; 14.973     ;
; -13.927 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.024      ; 14.987     ;
; -13.917 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.964     ;
; -13.917 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.025      ; 14.978     ;
; -13.905 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.934     ;
; -13.905 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.934     ;
; -13.905 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.934     ;
; -13.905 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.934     ;
; -13.905 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.007      ; 14.948     ;
; -13.905 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.007      ; 14.948     ;
; -13.905 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.007      ; 14.948     ;
; -13.905 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.007      ; 14.948     ;
; -13.903 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.934     ;
; -13.903 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.009      ; 14.948     ;
; -13.901 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.951     ;
; -13.901 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.945     ;
; -13.901 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.965     ;
; -13.901 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.022      ; 14.959     ;
; -13.899 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.012      ; 14.947     ;
; -13.899 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.026      ; 14.961     ;
; -13.894 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.012      ; 14.942     ;
; -13.894 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.026      ; 14.956     ;
; -13.890 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.941     ;
; -13.890 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.941     ;
; -13.890 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.941     ;
; -13.890 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.029      ; 14.955     ;
; -13.890 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.029      ; 14.955     ;
; -13.890 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.029      ; 14.955     ;
; -13.865 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.903     ;
; -13.865 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.903     ;
; -13.865 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.903     ;
; -13.865 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.016      ; 14.917     ;
; -13.865 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.016      ; 14.917     ;
; -13.865 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.016      ; 14.917     ;
; -13.764 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.007     ; 14.793     ;
; -13.764 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 14.793     ;
; -13.764 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.007     ; 14.793     ;
; -13.749 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.776     ;
; -13.749 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.009     ; 14.776     ;
; -13.746 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.013     ; 14.769     ;
; -13.746 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.013     ; 14.769     ;
; -13.745 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.775     ;
; -13.745 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.775     ;
; -13.745 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.775     ;
; -13.737 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.765     ;
; -13.737 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.765     ;
; -13.737 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.765     ;
; -13.731 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.011      ; 14.778     ;
; -13.722 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.010     ; 14.748     ;
; -13.722 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.010     ; 14.748     ;
; -13.721 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.012      ; 14.769     ;
; -13.719 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.014     ; 14.741     ;
; -13.719 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.014     ; 14.741     ;
; -13.718 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.747     ;
; -13.718 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.747     ;
; -13.718 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.747     ;
; -13.709 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.739     ;
; -13.709 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.739     ;
; -13.709 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.739     ;
; -13.709 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.739     ;
; -13.707 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.739     ;
; -13.705 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.756     ;
; -13.705 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.750     ;
; -13.704 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.010      ; 14.750     ;
; -13.703 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.013      ; 14.752     ;
; -13.702 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.730     ;
; -13.702 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.730     ;
; -13.702 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.730     ;
; -13.698 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.013      ; 14.747     ;
; -13.694 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.741     ;
; -13.694 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.016      ; 14.746     ;
; -13.694 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.016      ; 14.746     ;
; -13.694 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.016      ; 14.746     ;
; -13.687 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.010     ; 14.713     ;
; -13.687 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.010     ; 14.713     ;
; -13.684 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.014     ; 14.706     ;
; -13.684 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.014     ; 14.706     ;
; -13.683 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.712     ;
; -13.683 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.712     ;
; -13.683 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.712     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                            ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.568 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.010      ; 4.543      ;
; -3.509 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.498      ;
; -3.481 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.462      ;
; -3.470 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.451      ;
; -3.466 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.447      ;
; -3.466 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.455      ;
; -3.465 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.446      ;
; -3.458 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.439      ;
; -3.447 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.436      ;
; -3.446 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.427      ;
; -3.435 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.416      ;
; -3.434 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.415      ;
; -3.434 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.423      ;
; -3.432 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.421      ;
; -3.432 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.421      ;
; -3.432 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.421      ;
; -3.421 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.410      ;
; -3.421 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.410      ;
; -3.419 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.408      ;
; -3.415 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.404      ;
; -3.413 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.402      ;
; -3.389 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.370      ;
; -3.384 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.365      ;
; -3.382 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.363      ;
; -3.381 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.370      ;
; -3.378 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.359      ;
; -3.374 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.355      ;
; -3.374 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.355      ;
; -3.373 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.354      ;
; -3.368 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.349      ;
; -3.368 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.357      ;
; -3.367 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.348      ;
; -3.366 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.347      ;
; -3.366 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.355      ;
; -3.366 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.355      ;
; -3.366 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.355      ;
; -3.362 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.343      ;
; -3.357 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.338      ;
; -3.355 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.344      ;
; -3.354 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.335      ;
; -3.354 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.335      ;
; -3.353 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.342      ;
; -3.349 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.338      ;
; -3.343 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.324      ;
; -3.342 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.323      ;
; -3.326 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.315      ;
; -3.321 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.316      ;
; -3.310 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.305      ;
; -3.306 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.301      ;
; -3.305 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.300      ;
; -3.303 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.292      ;
; -3.298 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.293      ;
; -3.294 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.283      ;
; -3.288 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.277      ;
; -3.287 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.276      ;
; -3.286 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.281      ;
; -3.281 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.270      ;
; -3.277 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.266      ;
; -3.275 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.270      ;
; -3.274 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.269      ;
; -3.257 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.238      ;
; -3.250 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.239      ;
; -3.248 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.237      ;
; -3.246 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.227      ;
; -3.242 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.223      ;
; -3.241 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.222      ;
; -3.241 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.230      ;
; -3.235 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.224      ;
; -3.234 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.215      ;
; -3.234 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.223      ;
; -3.229 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.218      ;
; -3.228 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.217      ;
; -3.224 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.213      ;
; -3.222 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.203      ;
; -3.216 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.205      ;
; -3.214 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 4.217      ;
; -3.214 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.203      ;
; -3.214 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.203      ;
; -3.214 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.203      ;
; -3.211 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.192      ;
; -3.210 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.191      ;
; -3.203 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.192      ;
; -3.201 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.190      ;
; -3.197 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.186      ;
; -3.189 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.178      ;
; -3.171 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.152      ;
; -3.169 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.150      ;
; -3.167 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.148      ;
; -3.160 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.141      ;
; -3.160 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.141      ;
; -3.159 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.140      ;
; -3.158 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.139      ;
; -3.157 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.146      ;
; -3.156 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.137      ;
; -3.155 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.010      ; 4.130      ;
; -3.155 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.136      ;
; -3.153 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.134      ;
; -3.152 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.133      ;
; -3.150 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.131      ;
; -3.148 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.129      ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.527 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.531 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.534 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.538 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.558 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.824      ;
; 0.659 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.661 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.674 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.940      ;
; 0.678 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.716 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.983      ;
; 0.718 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.985      ;
; 0.722 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.988      ;
; 0.770 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_control:ctr_mips|pstate.decode_st                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 1.033      ;
; 0.801 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.810 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.829 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.095      ;
; 0.831 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.836 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.839 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.845 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.865 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.131      ;
; 0.867 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.133      ;
; 0.895 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.003      ; 1.164      ;
; 0.943 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.211      ;
; 0.944 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.212      ;
; 0.956 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.218      ;
; 0.964 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.013      ; 1.243      ;
; 0.982 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.248      ;
; 0.997 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.265      ;
; 1.004 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.016      ; 1.286      ;
; 1.005 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.271      ;
; 1.039 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.046 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.312      ;
; 1.071 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 1.340      ;
; 1.073 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 1.342      ;
; 1.127 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 1.386      ;
; 1.144 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.014      ; 1.424      ;
; 1.147 ; reg:ir|sr_out[16]                         ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.429      ;
; 1.150 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.416      ;
; 1.150 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.416      ;
; 1.167 ; reg:ir|sr_out[19]                         ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.449      ;
; 1.182 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.445      ;
; 1.182 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.445      ;
; 1.182 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.445      ;
; 1.182 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.445      ;
; 1.215 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.234 ; regbuf:rdm|sr_out[26]                     ; breg:bcoreg|breg32_rtl_1_bypass[37]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.498      ;
; 1.242 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.508      ;
; 1.247 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.024      ; 1.537      ;
; 1.247 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.513      ;
; 1.248 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.266 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.274 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.013      ; 1.553      ;
; 1.279 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.028      ; 1.573      ;
; 1.282 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 1.556      ;
; 1.293 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.559      ;
; 1.298 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.006      ; 1.570      ;
; 1.301 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.019      ; 1.586      ;
; 1.304 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.019      ; 1.589      ;
; 1.319 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.019     ; 1.566      ;
; 1.329 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.018      ; 1.613      ;
; 1.344 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.651      ;
; 1.345 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.018     ; 1.593      ;
; 1.345 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 1.649      ;
; 1.349 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.633      ;
; 1.350 ; regbuf:regULA|sr_out[17]                  ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.616      ;
; 1.352 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.048      ; 1.634      ;
; 1.370 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 1.641      ;
; 1.372 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 1.643      ;
; 1.375 ; reg:ir|sr_out[18]                         ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.657      ;
; 1.376 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.640      ;
; 1.378 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.020      ; 1.664      ;
; 1.378 ; reg:ir|sr_out[9]                          ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.660      ;
; 1.389 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.657      ;
; 1.389 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.657      ;
; 1.389 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.657      ;
; 1.405 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.674      ;
; 1.405 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.674      ;
; 1.407 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.009     ; 1.664      ;
; 1.412 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.671      ;
; 1.413 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.016      ; 1.695      ;
; 1.413 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.695      ;
; 1.415 ; reg:ir|sr_out[17]                         ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.697      ;
; 1.425 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.721      ;
; 1.425 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.030      ; 1.721      ;
; 1.427 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.028      ; 1.721      ;
; 1.427 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.028      ; 1.721      ;
; 1.427 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.028      ; 1.721      ;
; 1.433 ; reg:ir|sr_out[25]                         ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.701      ;
; 1.439 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.009      ; 1.714      ;
; 1.448 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.735      ;
; 1.451 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.013      ; 1.730      ;
; 1.466 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.033      ; 1.765      ;
; 1.469 ; regbuf:regULA|sr_out[8]                   ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.018     ; 1.717      ;
; 1.485 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.767      ;
; 1.488 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.011      ; 1.765      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.386 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 1.659      ;
; 1.597 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 1.870      ;
; 1.640 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 1.913      ;
; 1.667 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 1.940      ;
; 1.683 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 1.948      ;
; 1.763 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.036      ;
; 1.787 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.061      ;
; 1.815 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.088      ;
; 1.816 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.083      ;
; 1.838 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 2.097      ;
; 1.964 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.229      ;
; 1.969 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.236      ;
; 1.979 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.261      ;
; 1.989 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.253      ;
; 1.993 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 2.252      ;
; 2.014 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.017      ; 2.265      ;
; 2.019 ; regbuf:regULA|sr_out[7]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.283      ;
; 2.030 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 2.302      ;
; 2.031 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 2.290      ;
; 2.037 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.311      ;
; 2.041 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 2.300      ;
; 2.060 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.325      ;
; 2.084 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.365      ;
; 2.120 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.385      ;
; 2.121 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.386      ;
; 2.121 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.403      ;
; 2.131 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.393      ;
; 2.136 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.020      ; 2.390      ;
; 2.151 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.020      ; 2.405      ;
; 2.151 ; regbuf:regULA|sr_out[3]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.020      ; 2.405      ;
; 2.154 ; regbuf:rgB|sr_out[18]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 2.410      ;
; 2.195 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.457      ;
; 2.208 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.020      ; 2.462      ;
; 2.208 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 2.464      ;
; 2.212 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 2.468      ;
; 2.246 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 2.514      ;
; 2.261 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 2.529      ;
; 2.265 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 2.521      ;
; 2.300 ; regbuf:regULA|sr_out[7]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 2.556      ;
; 2.315 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 2.561      ;
; 2.323 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 2.569      ;
; 2.327 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.592      ;
; 2.328 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 2.588      ;
; 2.329 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 2.586      ;
; 2.338 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.017      ; 2.589      ;
; 2.342 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.592      ;
; 2.345 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 2.613      ;
; 2.349 ; regbuf:regULA|sr_out[5]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 2.612      ;
; 2.351 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 2.608      ;
; 2.353 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.618      ;
; 2.353 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.603      ;
; 2.354 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.604      ;
; 2.356 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.618      ;
; 2.358 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.015      ; 2.607      ;
; 2.360 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 2.628      ;
; 2.361 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.611      ;
; 2.363 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.613      ;
; 2.373 ; regbuf:regULA|sr_out[5]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 2.628      ;
; 2.374 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 2.630      ;
; 2.375 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.020      ; 2.629      ;
; 2.378 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 2.634      ;
; 2.384 ; regbuf:rgB|sr_out[16]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.014      ; 2.632      ;
; 2.388 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.661      ;
; 2.388 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 2.656      ;
; 2.403 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 2.671      ;
; 2.418 ; regbuf:regULA|sr_out[3]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.680      ;
; 2.420 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.682      ;
; 2.422 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.702      ;
; 2.424 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.697      ;
; 2.432 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.705      ;
; 2.432 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.020      ; 2.686      ;
; 2.432 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.020      ; 2.686      ;
; 2.434 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.707      ;
; 2.435 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.708      ;
; 2.448 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.713      ;
; 2.452 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 2.724      ;
; 2.455 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.020      ; 2.709      ;
; 2.457 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.722      ;
; 2.462 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.712      ;
; 2.465 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.715      ;
; 2.469 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.719      ;
; 2.474 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.724      ;
; 2.484 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.017      ; 2.735      ;
; 2.484 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.734      ;
; 2.486 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.736      ;
; 2.501 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.014      ; 2.749      ;
; 2.505 ; regbuf:regULA|sr_out[8]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.017      ; 2.756      ;
; 2.509 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 2.769      ;
; 2.511 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.761      ;
; 2.514 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 2.774      ;
; 2.515 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.765      ;
; 2.516 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.766      ;
; 2.520 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 2.770      ;
; 2.520 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 2.766      ;
; 2.527 ; regbuf:regULA|sr_out[8]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.009      ; 2.770      ;
; 2.531 ; regbuf:rgB|sr_out[20]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; -0.001     ; 2.764      ;
; 2.531 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 2.777      ;
; 2.543 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.801      ;
; 2.546 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.804      ;
; 2.547 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.805      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.734 ; 2.734 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.272 ; -0.272 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 22.337 ; 22.337 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.098 ; 19.098 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.863 ; 17.863 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 21.067 ; 21.067 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 19.236 ; 19.236 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 21.440 ; 21.440 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 20.732 ; 20.732 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 21.023 ; 21.023 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 20.896 ; 20.896 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.479 ; 20.479 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.430 ; 19.430 ; Rise       ; clk             ;
;  data[10] ; clk        ; 20.107 ; 20.107 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.132 ; 19.132 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.032 ; 20.032 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.526 ; 19.526 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.814 ; 19.814 ; Rise       ; clk             ;
;  data[15] ; clk        ; 19.032 ; 19.032 ; Rise       ; clk             ;
;  data[16] ; clk        ; 20.021 ; 20.021 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.395 ; 19.395 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.571 ; 19.571 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.336 ; 18.336 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.131 ; 19.131 ; Rise       ; clk             ;
;  data[21] ; clk        ; 19.549 ; 19.549 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.360 ; 19.360 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.547 ; 18.547 ; Rise       ; clk             ;
;  data[24] ; clk        ; 21.200 ; 21.200 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.703 ; 19.703 ; Rise       ; clk             ;
;  data[26] ; clk        ; 21.449 ; 21.449 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.583 ; 19.583 ; Rise       ; clk             ;
;  data[28] ; clk        ; 22.337 ; 22.337 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.669 ; 19.669 ; Rise       ; clk             ;
;  data[30] ; clk        ; 20.288 ; 20.288 ; Rise       ; clk             ;
;  data[31] ; clk        ; 17.959 ; 17.959 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.053 ; 14.053 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.068 ; 12.068 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.874 ; 11.874 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.846 ; 12.846 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.616 ; 12.616 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.932 ; 12.932 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.456 ; 12.456 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.903 ; 12.903 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.209 ; 13.209 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.760 ; 11.760 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.700 ; 12.700 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.799 ; 11.799 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.963 ; 11.963 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.938 ; 11.938 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.340 ; 11.340 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.247 ; 11.247 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.758 ; 12.758 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.205 ; 13.205 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 14.053 ; 14.053 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.999 ; 11.999 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 13.031 ; 13.031 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.786 ; 11.786 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.453 ; 12.453 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.979 ; 11.979 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.133 ; 13.133 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.833 ; 12.833 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.517 ; 12.517 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 13.093 ; 13.093 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.797 ; 11.797 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.257 ; 13.257 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.019 ; 13.019 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.890 ; 11.890 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.111 ; 13.111 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 8.217  ; 8.217  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.646  ; 9.646  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.095  ; 9.095  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.513  ; 9.513  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.400  ; 9.400  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.610  ; 8.610  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 10.467 ; 10.467 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.561  ; 9.561  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.917  ; 9.917  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.716  ; 9.716  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.291  ; 9.291  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.275  ; 9.275  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.668  ; 9.668  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.505  ; 9.505  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.626  ; 9.626  ; Rise       ; clk             ;
;  data[14] ; clk        ; 8.217  ; 8.217  ; Rise       ; clk             ;
;  data[15] ; clk        ; 10.631 ; 10.631 ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.567  ; 9.567  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.859  ; 9.859  ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.235  ; 8.235  ; Rise       ; clk             ;
;  data[19] ; clk        ; 10.540 ; 10.540 ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.320  ; 8.320  ; Rise       ; clk             ;
;  data[21] ; clk        ; 10.385 ; 10.385 ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.675  ; 8.675  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.305  ; 9.305  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.903  ; 9.903  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.694  ; 9.694  ; Rise       ; clk             ;
;  data[26] ; clk        ; 10.401 ; 10.401 ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.361  ; 9.361  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.292 ; 10.292 ; Rise       ; clk             ;
;  data[29] ; clk        ; 8.892  ; 8.892  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.724  ; 9.724  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.243  ; 9.243  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.247 ; 11.247 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.068 ; 12.068 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.874 ; 11.874 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.846 ; 12.846 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.616 ; 12.616 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.932 ; 12.932 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.456 ; 12.456 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.903 ; 12.903 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.209 ; 13.209 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.760 ; 11.760 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.700 ; 12.700 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.799 ; 11.799 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.963 ; 11.963 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.938 ; 11.938 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.340 ; 11.340 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.247 ; 11.247 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.758 ; 12.758 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.205 ; 13.205 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 14.053 ; 14.053 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.999 ; 11.999 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 13.031 ; 13.031 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.786 ; 11.786 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.453 ; 12.453 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.979 ; 11.979 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.133 ; 13.133 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.833 ; 12.833 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.517 ; 12.517 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 13.093 ; 13.093 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.797 ; 11.797 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.257 ; 13.257 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.019 ; 13.019 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.890 ; 11.890 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.111 ; 13.111 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.956  ; 9.956  ; 9.956  ; 9.956  ;
; debug[0]   ; data[1]     ; 9.775  ; 9.775  ; 9.775  ; 9.775  ;
; debug[0]   ; data[2]     ; 11.578 ; 11.578 ; 11.578 ; 11.578 ;
; debug[0]   ; data[3]     ; 9.566  ; 9.566  ; 9.566  ; 9.566  ;
; debug[0]   ; data[4]     ; 9.837  ; 9.837  ; 9.837  ; 9.837  ;
; debug[0]   ; data[5]     ; 10.066 ; 10.066 ; 10.066 ; 10.066 ;
; debug[0]   ; data[6]     ; 10.157 ; 10.157 ; 10.157 ; 10.157 ;
; debug[0]   ; data[7]     ; 9.558  ; 9.558  ; 9.558  ; 9.558  ;
; debug[0]   ; data[8]     ; 9.868  ; 9.868  ; 9.868  ; 9.868  ;
; debug[0]   ; data[9]     ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; debug[0]   ; data[10]    ; 9.321  ; 9.321  ; 9.321  ; 9.321  ;
; debug[0]   ; data[11]    ; 9.839  ; 9.839  ; 9.839  ; 9.839  ;
; debug[0]   ; data[12]    ; 9.555  ; 9.555  ; 9.555  ; 9.555  ;
; debug[0]   ; data[13]    ; 9.041  ; 9.041  ; 9.041  ; 9.041  ;
; debug[0]   ; data[14]    ; 9.487  ; 9.487  ; 9.487  ; 9.487  ;
; debug[0]   ; data[15]    ; 9.850  ; 9.850  ; 9.850  ; 9.850  ;
; debug[0]   ; data[16]    ; 11.002 ; 11.002 ; 11.002 ; 11.002 ;
; debug[0]   ; data[17]    ; 9.516  ; 9.516  ; 9.516  ; 9.516  ;
; debug[0]   ; data[18]    ; 9.651  ; 9.651  ; 9.651  ; 9.651  ;
; debug[0]   ; data[19]    ; 9.863  ; 9.863  ; 9.863  ; 9.863  ;
; debug[0]   ; data[20]    ; 9.870  ; 9.870  ; 9.870  ; 9.870  ;
; debug[0]   ; data[21]    ; 10.401 ; 10.401 ; 10.401 ; 10.401 ;
; debug[0]   ; data[22]    ; 9.864  ; 9.864  ; 9.864  ; 9.864  ;
; debug[0]   ; data[23]    ; 9.145  ; 9.145  ; 9.145  ; 9.145  ;
; debug[0]   ; data[24]    ; 11.542 ; 11.542 ; 11.542 ; 11.542 ;
; debug[0]   ; data[25]    ; 9.551  ; 9.551  ; 9.551  ; 9.551  ;
; debug[0]   ; data[26]    ; 10.917 ; 10.917 ; 10.917 ; 10.917 ;
; debug[0]   ; data[27]    ; 9.523  ; 9.523  ; 9.523  ; 9.523  ;
; debug[0]   ; data[28]    ; 11.712 ; 11.712 ; 11.712 ; 11.712 ;
; debug[0]   ; data[29]    ; 9.285  ; 9.285  ; 9.285  ; 9.285  ;
; debug[0]   ; data[30]    ; 10.245 ; 10.245 ; 10.245 ; 10.245 ;
; debug[0]   ; data[31]    ; 9.080  ; 9.080  ; 9.080  ; 9.080  ;
; debug[1]   ; data[0]     ; 9.072  ; 9.072  ; 9.072  ; 9.072  ;
; debug[1]   ; data[1]     ; 8.707  ; 8.707  ; 8.707  ; 8.707  ;
; debug[1]   ; data[2]     ; 9.527  ; 9.527  ; 9.527  ; 9.527  ;
; debug[1]   ; data[3]     ; 8.993  ; 8.993  ; 8.993  ; 8.993  ;
; debug[1]   ; data[4]     ; 9.963  ; 9.963  ; 9.963  ; 9.963  ;
; debug[1]   ; data[5]     ; 9.395  ; 9.395  ; 9.395  ; 9.395  ;
; debug[1]   ; data[6]     ; 9.859  ; 9.859  ; 9.859  ; 9.859  ;
; debug[1]   ; data[7]     ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; debug[1]   ; data[8]     ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; debug[1]   ; data[9]     ; 9.723  ; 9.723  ; 9.723  ; 9.723  ;
; debug[1]   ; data[10]    ; 8.853  ; 8.853  ; 8.853  ; 8.853  ;
; debug[1]   ; data[11]    ; 8.949  ; 8.949  ; 8.949  ; 8.949  ;
; debug[1]   ; data[12]    ; 9.089  ; 9.089  ; 9.089  ; 9.089  ;
; debug[1]   ; data[13]    ; 7.783  ; 7.783  ; 7.783  ; 7.783  ;
; debug[1]   ; data[14]    ; 8.399  ; 8.399  ; 8.399  ; 8.399  ;
; debug[1]   ; data[15]    ; 9.552  ; 9.552  ; 9.552  ; 9.552  ;
; debug[1]   ; data[16]    ; 10.889 ; 10.889 ; 10.889 ; 10.889 ;
; debug[1]   ; data[17]    ; 9.140  ; 9.140  ; 9.140  ; 9.140  ;
; debug[1]   ; data[18]    ; 9.200  ; 9.200  ; 9.200  ; 9.200  ;
; debug[1]   ; data[19]    ; 9.716  ; 9.716  ; 9.716  ; 9.716  ;
; debug[1]   ; data[20]    ; 9.277  ; 9.277  ; 9.277  ; 9.277  ;
; debug[1]   ; data[21]    ; 9.361  ; 9.361  ; 9.361  ; 9.361  ;
; debug[1]   ; data[22]    ; 9.611  ; 9.611  ; 9.611  ; 9.611  ;
; debug[1]   ; data[23]    ; 9.320  ; 9.320  ; 9.320  ; 9.320  ;
; debug[1]   ; data[24]    ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; debug[1]   ; data[25]    ; 8.660  ; 8.660  ; 8.660  ; 8.660  ;
; debug[1]   ; data[26]    ; 11.978 ; 11.978 ; 11.978 ; 11.978 ;
; debug[1]   ; data[27]    ; 8.255  ; 8.255  ; 8.255  ; 8.255  ;
; debug[1]   ; data[28]    ; 10.997 ; 10.997 ; 10.997 ; 10.997 ;
; debug[1]   ; data[29]    ; 9.557  ; 9.557  ; 9.557  ; 9.557  ;
; debug[1]   ; data[30]    ; 9.680  ; 9.680  ; 9.680  ; 9.680  ;
; debug[1]   ; data[31]    ; 8.931  ; 8.931  ; 8.931  ; 8.931  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.956  ; 9.956  ; 9.956  ; 9.956  ;
; debug[0]   ; data[1]     ; 8.886  ; 8.886  ; 8.886  ; 8.886  ;
; debug[0]   ; data[2]     ; 11.578 ; 11.578 ; 11.578 ; 11.578 ;
; debug[0]   ; data[3]     ; 9.061  ; 9.061  ; 9.061  ; 9.061  ;
; debug[0]   ; data[4]     ; 9.837  ; 9.837  ; 9.837  ; 9.837  ;
; debug[0]   ; data[5]     ; 8.576  ; 8.576  ; 8.576  ; 8.576  ;
; debug[0]   ; data[6]     ; 10.157 ; 10.157 ; 10.157 ; 10.157 ;
; debug[0]   ; data[7]     ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; debug[0]   ; data[8]     ; 9.868  ; 9.868  ; 9.868  ; 9.868  ;
; debug[0]   ; data[9]     ; 9.340  ; 9.340  ; 9.340  ; 9.340  ;
; debug[0]   ; data[10]    ; 9.321  ; 9.321  ; 9.321  ; 9.321  ;
; debug[0]   ; data[11]    ; 9.142  ; 9.142  ; 9.142  ; 9.142  ;
; debug[0]   ; data[12]    ; 9.555  ; 9.555  ; 9.555  ; 9.555  ;
; debug[0]   ; data[13]    ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; debug[0]   ; data[14]    ; 9.487  ; 9.487  ; 9.487  ; 9.487  ;
; debug[0]   ; data[15]    ; 9.018  ; 9.018  ; 9.018  ; 9.018  ;
; debug[0]   ; data[16]    ; 11.002 ; 11.002 ; 11.002 ; 11.002 ;
; debug[0]   ; data[17]    ; 9.151  ; 9.151  ; 9.151  ; 9.151  ;
; debug[0]   ; data[18]    ; 9.651  ; 9.651  ; 9.651  ; 9.651  ;
; debug[0]   ; data[19]    ; 8.812  ; 8.812  ; 8.812  ; 8.812  ;
; debug[0]   ; data[20]    ; 9.870  ; 9.870  ; 9.870  ; 9.870  ;
; debug[0]   ; data[21]    ; 9.850  ; 9.850  ; 9.850  ; 9.850  ;
; debug[0]   ; data[22]    ; 9.864  ; 9.864  ; 9.864  ; 9.864  ;
; debug[0]   ; data[23]    ; 8.566  ; 8.566  ; 8.566  ; 8.566  ;
; debug[0]   ; data[24]    ; 11.542 ; 11.542 ; 11.542 ; 11.542 ;
; debug[0]   ; data[25]    ; 9.161  ; 9.161  ; 9.161  ; 9.161  ;
; debug[0]   ; data[26]    ; 10.917 ; 10.917 ; 10.917 ; 10.917 ;
; debug[0]   ; data[27]    ; 9.128  ; 9.128  ; 9.128  ; 9.128  ;
; debug[0]   ; data[28]    ; 11.712 ; 11.712 ; 11.712 ; 11.712 ;
; debug[0]   ; data[29]    ; 8.891  ; 8.891  ; 8.891  ; 8.891  ;
; debug[0]   ; data[30]    ; 10.245 ; 10.245 ; 10.245 ; 10.245 ;
; debug[0]   ; data[31]    ; 8.545  ; 8.545  ; 8.545  ; 8.545  ;
; debug[1]   ; data[0]     ; 7.948  ; 7.948  ; 7.948  ; 7.948  ;
; debug[1]   ; data[1]     ; 8.707  ; 8.707  ; 8.707  ; 8.707  ;
; debug[1]   ; data[2]     ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; debug[1]   ; data[3]     ; 8.993  ; 8.993  ; 8.993  ; 8.993  ;
; debug[1]   ; data[4]     ; 8.451  ; 8.451  ; 8.451  ; 8.451  ;
; debug[1]   ; data[5]     ; 9.395  ; 9.395  ; 9.395  ; 9.395  ;
; debug[1]   ; data[6]     ; 8.499  ; 8.499  ; 8.499  ; 8.499  ;
; debug[1]   ; data[7]     ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; debug[1]   ; data[8]     ; 8.067  ; 8.067  ; 8.067  ; 8.067  ;
; debug[1]   ; data[9]     ; 9.723  ; 9.723  ; 9.723  ; 9.723  ;
; debug[1]   ; data[10]    ; 7.695  ; 7.695  ; 7.695  ; 7.695  ;
; debug[1]   ; data[11]    ; 8.949  ; 8.949  ; 8.949  ; 8.949  ;
; debug[1]   ; data[12]    ; 8.921  ; 8.921  ; 8.921  ; 8.921  ;
; debug[1]   ; data[13]    ; 7.783  ; 7.783  ; 7.783  ; 7.783  ;
; debug[1]   ; data[14]    ; 7.712  ; 7.712  ; 7.712  ; 7.712  ;
; debug[1]   ; data[15]    ; 9.552  ; 9.552  ; 9.552  ; 9.552  ;
; debug[1]   ; data[16]    ; 9.270  ; 9.270  ; 9.270  ; 9.270  ;
; debug[1]   ; data[17]    ; 9.140  ; 9.140  ; 9.140  ; 9.140  ;
; debug[1]   ; data[18]    ; 8.352  ; 8.352  ; 8.352  ; 8.352  ;
; debug[1]   ; data[19]    ; 9.716  ; 9.716  ; 9.716  ; 9.716  ;
; debug[1]   ; data[20]    ; 8.124  ; 8.124  ; 8.124  ; 8.124  ;
; debug[1]   ; data[21]    ; 9.361  ; 9.361  ; 9.361  ; 9.361  ;
; debug[1]   ; data[22]    ; 8.282  ; 8.282  ; 8.282  ; 8.282  ;
; debug[1]   ; data[23]    ; 9.320  ; 9.320  ; 9.320  ; 9.320  ;
; debug[1]   ; data[24]    ; 9.163  ; 9.163  ; 9.163  ; 9.163  ;
; debug[1]   ; data[25]    ; 8.660  ; 8.660  ; 8.660  ; 8.660  ;
; debug[1]   ; data[26]    ; 8.961  ; 8.961  ; 8.961  ; 8.961  ;
; debug[1]   ; data[27]    ; 8.255  ; 8.255  ; 8.255  ; 8.255  ;
; debug[1]   ; data[28]    ; 9.261  ; 9.261  ; 9.261  ; 9.261  ;
; debug[1]   ; data[29]    ; 9.557  ; 9.557  ; 9.557  ; 9.557  ;
; debug[1]   ; data[30]    ; 7.881  ; 7.881  ; 7.881  ; 7.881  ;
; debug[1]   ; data[31]    ; 8.931  ; 8.931  ; 8.931  ; 8.931  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.794 ; -721.527      ;
; clk_rom ; -1.460 ; -88.718       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.245 ; 0.000         ;
; clk_rom ; 0.611 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -729.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.794 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.831      ;
; -5.794 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.831      ;
; -5.794 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.831      ;
; -5.786 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.818      ;
; -5.786 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.818      ;
; -5.784 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.004      ; 6.820      ;
; -5.784 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.820      ;
; -5.781 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.819      ;
; -5.781 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.819      ;
; -5.781 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.819      ;
; -5.775 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.800      ;
; -5.775 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.800      ;
; -5.775 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.800      ;
; -5.769 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.805      ;
; -5.769 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.805      ;
; -5.769 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.805      ;
; -5.769 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.805      ;
; -5.767 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.787      ;
; -5.767 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.787      ;
; -5.765 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.789      ;
; -5.765 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.789      ;
; -5.763 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.023      ; 6.818      ;
; -5.763 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.802      ;
; -5.762 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.788      ;
; -5.762 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.788      ;
; -5.762 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.788      ;
; -5.752 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.022      ; 6.806      ;
; -5.750 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.026      ; 6.808      ;
; -5.750 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.774      ;
; -5.750 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.774      ;
; -5.750 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.774      ;
; -5.750 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.774      ;
; -5.745 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.801      ;
; -5.744 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.787      ;
; -5.744 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.771      ;
; -5.743 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.796      ;
; -5.734 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.790      ;
; -5.733 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.779      ;
; -5.733 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.779      ;
; -5.733 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.779      ;
; -5.733 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.790      ;
; -5.733 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.790      ;
; -5.733 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.790      ;
; -5.733 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.775      ;
; -5.731 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.777      ;
; -5.726 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.770      ;
; -5.724 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.009      ; 6.765      ;
; -5.715 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.759      ;
; -5.714 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.748      ;
; -5.714 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.748      ;
; -5.714 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.748      ;
; -5.714 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.759      ;
; -5.714 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.759      ;
; -5.714 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.759      ;
; -5.702 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.727      ;
; -5.702 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.727      ;
; -5.702 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.727      ;
; -5.700 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.727      ;
; -5.700 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.727      ;
; -5.700 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.727      ;
; -5.694 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.714      ;
; -5.694 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.714      ;
; -5.692 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.714      ;
; -5.692 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.714      ;
; -5.692 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.716      ;
; -5.692 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.716      ;
; -5.690 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.716      ;
; -5.690 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.716      ;
; -5.689 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.715      ;
; -5.689 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.715      ;
; -5.689 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.715      ;
; -5.687 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.715      ;
; -5.687 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.715      ;
; -5.687 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.715      ;
; -5.684 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.709      ;
; -5.684 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.709      ;
; -5.684 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.709      ;
; -5.677 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.701      ;
; -5.677 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.701      ;
; -5.677 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.701      ;
; -5.677 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.701      ;
; -5.676 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.696      ;
; -5.676 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.696      ;
; -5.675 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.701      ;
; -5.675 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.701      ;
; -5.675 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.701      ;
; -5.675 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.701      ;
; -5.674 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.698      ;
; -5.674 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.698      ;
; -5.671 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.697      ;
; -5.671 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.697      ;
; -5.671 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.697      ;
; -5.671 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.714      ;
; -5.671 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.698      ;
; -5.669 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.714      ;
; -5.669 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.698      ;
; -5.661 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.688      ;
; -5.661 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.688      ;
; -5.661 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.688      ;
; -5.660 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.702      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.066 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.017      ; 2.082      ;
; -1.013 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 2.043      ;
; -0.996 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 2.018      ;
; -0.993 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 2.015      ;
; -0.991 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 2.013      ;
; -0.989 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 2.011      ;
; -0.988 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 2.010      ;
; -0.982 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 2.004      ;
; -0.982 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 2.012      ;
; -0.980 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 2.002      ;
; -0.977 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 2.007      ;
; -0.977 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 2.007      ;
; -0.977 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.999      ;
; -0.975 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 2.005      ;
; -0.975 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 2.005      ;
; -0.975 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.997      ;
; -0.973 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.995      ;
; -0.973 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.995      ;
; -0.973 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.995      ;
; -0.972 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 2.002      ;
; -0.972 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.994      ;
; -0.971 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 2.001      ;
; -0.968 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.990      ;
; -0.966 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.988      ;
; -0.966 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.996      ;
; -0.966 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.996      ;
; -0.966 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.988      ;
; -0.962 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.984      ;
; -0.962 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.992      ;
; -0.961 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.991      ;
; -0.960 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.982      ;
; -0.957 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.979      ;
; -0.957 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.979      ;
; -0.957 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.979      ;
; -0.955 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.977      ;
; -0.953 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.983      ;
; -0.950 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.972      ;
; -0.948 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.978      ;
; -0.947 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.969      ;
; -0.946 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.976      ;
; -0.946 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.976      ;
; -0.943 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.973      ;
; -0.942 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.972      ;
; -0.937 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.967      ;
; -0.937 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.967      ;
; -0.933 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.963      ;
; -0.923 ; regbuf:regULA|sr_out[4]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.014      ; 1.936      ;
; -0.907 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 1.941      ;
; -0.905 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.935      ;
; -0.904 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 1.938      ;
; -0.902 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 1.936      ;
; -0.900 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.930      ;
; -0.900 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 1.934      ;
; -0.899 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 1.933      ;
; -0.898 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.928      ;
; -0.895 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.917      ;
; -0.893 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 1.927      ;
; -0.892 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.914      ;
; -0.891 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.921      ;
; -0.891 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.921      ;
; -0.890 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.912      ;
; -0.889 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.919      ;
; -0.888 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.918      ;
; -0.888 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.910      ;
; -0.887 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.909      ;
; -0.885 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 1.915      ;
; -0.884 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 1.918      ;
; -0.884 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 1.918      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.245 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.260 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.412      ;
; 0.290 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.442      ;
; 0.292 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.444      ;
; 0.297 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.449      ;
; 0.301 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.453      ;
; 0.327 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 0.481      ;
; 0.328 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 0.482      ;
; 0.332 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.364 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.373 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_control:ctr_mips|pstate.decode_st                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.383 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.389 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.427 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.582      ;
; 0.427 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.582      ;
; 0.429 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.581      ;
; 0.439 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.586      ;
; 0.440 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.013      ; 0.605      ;
; 0.452 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.453 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.015      ; 0.620      ;
; 0.456 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.461 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.616      ;
; 0.474 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.626      ;
; 0.479 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.631      ;
; 0.484 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.636      ;
; 0.509 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 0.654      ;
; 0.516 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.013      ; 0.681      ;
; 0.540 ; regbuf:rdm|sr_out[26]                     ; breg:bcoreg|breg32_rtl_1_bypass[37]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.689      ;
; 0.543 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; reg:ir|sr_out[16]                         ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 0.711      ;
; 0.553 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.557 ; reg:ir|sr_out[19]                         ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 0.723      ;
; 0.565 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.024      ; 0.741      ;
; 0.566 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.570 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.053      ; 0.761      ;
; 0.573 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.575 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.578 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.012      ; 0.742      ;
; 0.579 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.025      ; 0.756      ;
; 0.585 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.007      ; 0.744      ;
; 0.593 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.016      ; 0.761      ;
; 0.594 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.005      ; 0.751      ;
; 0.595 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.747      ;
; 0.595 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.018      ; 0.765      ;
; 0.600 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.018      ; 0.770      ;
; 0.601 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.758      ;
; 0.606 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.755      ;
; 0.609 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.804      ;
; 0.609 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.614 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.018     ; 0.748      ;
; 0.615 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.019      ; 0.786      ;
; 0.618 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.809      ;
; 0.621 ; regbuf:regULA|sr_out[17]                  ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.779      ;
; 0.626 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.814      ;
; 0.627 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.627 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.627 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.627 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.627 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.814      ;
; 0.629 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.015      ; 0.796      ;
; 0.643 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.009      ; 0.804      ;
; 0.644 ; reg:ir|sr_out[9]                          ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.015      ; 0.811      ;
; 0.645 ; reg:ir|sr_out[18]                         ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 0.811      ;
; 0.647 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.017     ; 0.782      ;
; 0.647 ; reg:ir|sr_out[25]                         ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.802      ;
; 0.650 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.013      ; 0.815      ;
; 0.653 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.011      ; 0.816      ;
; 0.655 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.840      ;
; 0.665 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.812      ;
; 0.669 ; reg:ir|sr_out[17]                         ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 0.835      ;
; 0.669 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.009     ; 0.812      ;
; 0.673 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.819      ;
; 0.674 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.028      ; 0.854      ;
; 0.675 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 0.820      ;
; 0.685 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.843      ;
; 0.689 ; regbuf:rdm|sr_out[26]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.887      ;
; 0.689 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.846      ;
; 0.692 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgA|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.007      ; 0.851      ;
; 0.693 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.015      ; 0.860      ;
; 0.693 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.015      ; 0.860      ;
; 0.695 ; regbuf:regULA|sr_out[8]                   ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.017     ; 0.830      ;
; 0.698 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 0.867      ;
; 0.699 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.024      ; 0.875      ;
; 0.701 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.896      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.611 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 0.793      ;
; 0.686 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.869      ;
; 0.732 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 0.914      ;
; 0.740 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.923      ;
; 0.748 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 0.922      ;
; 0.766 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.950      ;
; 0.768 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.951      ;
; 0.787 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.970      ;
; 0.793 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 0.970      ;
; 0.810 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 0.979      ;
; 0.858 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 1.035      ;
; 0.865 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.049      ;
; 0.869 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.043      ;
; 0.877 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.069      ;
; 0.879 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 1.048      ;
; 0.881 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.061      ;
; 0.894 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.069      ;
; 0.899 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.089      ;
; 0.906 ; regbuf:regULA|sr_out[7]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.081      ;
; 0.908 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.078      ;
; 0.910 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.102      ;
; 0.911 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.086      ;
; 0.916 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.091      ;
; 0.922 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 1.084      ;
; 0.932 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.106      ;
; 0.932 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.103      ;
; 0.933 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.103      ;
; 0.952 ; regbuf:rgB|sr_out[18]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.117      ;
; 0.976 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 1.142      ;
; 0.978 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.156      ;
; 0.984 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 1.147      ;
; 0.985 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 1.151      ;
; 0.985 ; regbuf:regULA|sr_out[3]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 1.148      ;
; 0.986 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.151      ;
; 0.987 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.158      ;
; 0.987 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.165      ;
; 1.004 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.169      ;
; 1.009 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.184      ;
; 1.011 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 1.180      ;
; 1.026 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.193      ;
; 1.028 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.206      ;
; 1.030 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.208      ;
; 1.033 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.204      ;
; 1.037 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.215      ;
; 1.038 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 1.201      ;
; 1.038 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 1.197      ;
; 1.038 ; regbuf:regULA|sr_out[7]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.205      ;
; 1.038 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.205      ;
; 1.039 ; regbuf:regULA|sr_out[5]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.211      ;
; 1.039 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.217      ;
; 1.040 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.205      ;
; 1.045 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.212      ;
; 1.045 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 1.207      ;
; 1.046 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.220      ;
; 1.047 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.229      ;
; 1.048 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.230      ;
; 1.048 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.213      ;
; 1.050 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.232      ;
; 1.051 ; regbuf:rgB|sr_out[16]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.019      ; 1.208      ;
; 1.054 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.234      ;
; 1.060 ; regbuf:regULA|sr_out[5]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 1.224      ;
; 1.066 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.237      ;
; 1.075 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.257      ;
; 1.078 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.266      ;
; 1.078 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.260      ;
; 1.081 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 1.244      ;
; 1.082 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.020      ; 1.240      ;
; 1.089 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.020      ; 1.247      ;
; 1.090 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 1.251      ;
; 1.094 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 1.255      ;
; 1.095 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 1.256      ;
; 1.095 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.269      ;
; 1.095 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 1.261      ;
; 1.096 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.270      ;
; 1.098 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 1.259      ;
; 1.100 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 1.261      ;
; 1.100 ; regbuf:regULA|sr_out[3]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.271      ;
; 1.108 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.278      ;
; 1.111 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 1.277      ;
; 1.112 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.282      ;
; 1.120 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 1.282      ;
; 1.121 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 1.281      ;
; 1.122 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 1.283      ;
; 1.122 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 1.285      ;
; 1.127 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 1.288      ;
; 1.128 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 1.289      ;
; 1.130 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 1.291      ;
; 1.132 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 1.293      ;
; 1.132 ; regbuf:rgB|sr_out[20]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.006      ; 1.276      ;
; 1.136 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 1.297      ;
; 1.137 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 1.298      ;
; 1.139 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 1.308      ;
; 1.140 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 1.309      ;
; 1.144 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 1.313      ;
; 1.145 ; regbuf:regULA|sr_out[8]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 1.306      ;
; 1.145 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 1.314      ;
; 1.147 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 1.316      ;
; 1.147 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 1.316      ;
; 1.148 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 1.317      ;
; 1.151 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 1.328      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.027 ; 1.027 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.130 ; 0.130 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.935 ; 10.935 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.486  ; 9.486  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.798  ; 8.798  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 10.094 ; 10.094 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.396  ; 9.396  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 10.389 ; 10.389 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 10.126 ; 10.126 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 10.187 ; 10.187 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 10.162 ; 10.162 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.902  ; 9.902  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.541  ; 9.541  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.739  ; 9.739  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.300  ; 9.300  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.722  ; 9.722  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.552  ; 9.552  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.622  ; 9.622  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.307  ; 9.307  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.747  ; 9.747  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.458  ; 9.458  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.495  ; 9.495  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.018  ; 9.018  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.383  ; 9.383  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.657  ; 9.657  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.470  ; 9.470  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.151  ; 9.151  ; Rise       ; clk             ;
;  data[24] ; clk        ; 10.371 ; 10.371 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.732  ; 9.732  ; Rise       ; clk             ;
;  data[26] ; clk        ; 10.501 ; 10.501 ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.647  ; 9.647  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.935 ; 10.935 ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.703  ; 9.703  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.912  ; 9.912  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.869  ; 8.869  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.790  ; 7.790  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.889  ; 6.889  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.780  ; 6.780  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.115  ; 7.115  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.123  ; 7.123  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.270  ; 7.270  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.068  ; 7.068  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.261  ; 7.261  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.375  ; 7.375  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.724  ; 6.724  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.213  ; 7.213  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.759  ; 6.759  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.807  ; 6.807  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.801  ; 6.801  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.529  ; 6.529  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.515  ; 6.515  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.198  ; 7.198  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.390  ; 7.390  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.790  ; 7.790  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.827  ; 6.827  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.301  ; 7.301  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.723  ; 6.723  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.043  ; 7.043  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.815  ; 6.815  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.355  ; 7.355  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.234  ; 7.234  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.065  ; 7.065  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.346  ; 7.346  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.728  ; 6.728  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.436  ; 7.436  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.329  ; 7.329  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.784  ; 6.784  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.403  ; 7.403  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.547 ; 4.547 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.183 ; 5.183 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.022 ; 5.022 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.072 ; 5.072 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.777 ; 4.777 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.569 ; 5.569 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.200 ; 5.200 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.292 ; 5.292 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.207 ; 5.207 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.113 ; 5.113 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.010 ; 5.010 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.163 ; 5.163 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.108 ; 5.108 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.193 ; 5.193 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.559 ; 4.559 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.665 ; 5.665 ; Rise       ; clk             ;
;  data[16] ; clk        ; 5.156 ; 5.156 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.295 ; 5.295 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.547 ; 4.547 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.583 ; 5.583 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.503 ; 5.503 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.741 ; 4.741 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.006 ; 5.006 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.310 ; 5.310 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.173 ; 5.173 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.566 ; 5.566 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.063 ; 5.063 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.527 ; 5.527 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.864 ; 4.864 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.264 ; 5.264 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.031 ; 5.031 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.515 ; 6.515 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.889 ; 6.889 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.780 ; 6.780 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.115 ; 7.115 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.123 ; 7.123 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.270 ; 7.270 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.068 ; 7.068 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.261 ; 7.261 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.375 ; 7.375 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.724 ; 6.724 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.213 ; 7.213 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.759 ; 6.759 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.807 ; 6.807 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.801 ; 6.801 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.529 ; 6.529 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.515 ; 6.515 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.198 ; 7.198 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.390 ; 7.390 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.790 ; 7.790 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.827 ; 6.827 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.301 ; 7.301 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.723 ; 6.723 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.043 ; 7.043 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.815 ; 6.815 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.355 ; 7.355 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.234 ; 7.234 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.065 ; 7.065 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.346 ; 7.346 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.728 ; 6.728 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.436 ; 7.436 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.329 ; 7.329 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.784 ; 6.784 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.403 ; 7.403 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 5.066 ; 5.066 ; 5.066 ; 5.066 ;
; debug[0]   ; data[1]     ; 4.965 ; 4.965 ; 4.965 ; 4.965 ;
; debug[0]   ; data[2]     ; 5.770 ; 5.770 ; 5.770 ; 5.770 ;
; debug[0]   ; data[3]     ; 4.907 ; 4.907 ; 4.907 ; 4.907 ;
; debug[0]   ; data[4]     ; 5.029 ; 5.029 ; 5.029 ; 5.029 ;
; debug[0]   ; data[5]     ; 5.133 ; 5.133 ; 5.133 ; 5.133 ;
; debug[0]   ; data[6]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; debug[0]   ; data[7]     ; 4.885 ; 4.885 ; 4.885 ; 4.885 ;
; debug[0]   ; data[8]     ; 5.028 ; 5.028 ; 5.028 ; 5.028 ;
; debug[0]   ; data[9]     ; 5.180 ; 5.180 ; 5.180 ; 5.180 ;
; debug[0]   ; data[10]    ; 4.792 ; 4.792 ; 4.792 ; 4.792 ;
; debug[0]   ; data[11]    ; 4.997 ; 4.997 ; 4.997 ; 4.997 ;
; debug[0]   ; data[12]    ; 4.893 ; 4.893 ; 4.893 ; 4.893 ;
; debug[0]   ; data[13]    ; 4.660 ; 4.660 ; 4.660 ; 4.660 ;
; debug[0]   ; data[14]    ; 4.858 ; 4.858 ; 4.858 ; 4.858 ;
; debug[0]   ; data[15]    ; 5.036 ; 5.036 ; 5.036 ; 5.036 ;
; debug[0]   ; data[16]    ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; debug[0]   ; data[17]    ; 4.871 ; 4.871 ; 4.871 ; 4.871 ;
; debug[0]   ; data[18]    ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; debug[0]   ; data[19]    ; 5.036 ; 5.036 ; 5.036 ; 5.036 ;
; debug[0]   ; data[20]    ; 5.016 ; 5.016 ; 5.016 ; 5.016 ;
; debug[0]   ; data[21]    ; 5.289 ; 5.289 ; 5.289 ; 5.289 ;
; debug[0]   ; data[22]    ; 5.033 ; 5.033 ; 5.033 ; 5.033 ;
; debug[0]   ; data[23]    ; 4.693 ; 4.693 ; 4.693 ; 4.693 ;
; debug[0]   ; data[24]    ; 5.812 ; 5.812 ; 5.812 ; 5.812 ;
; debug[0]   ; data[25]    ; 4.892 ; 4.892 ; 4.892 ; 4.892 ;
; debug[0]   ; data[26]    ; 5.513 ; 5.513 ; 5.513 ; 5.513 ;
; debug[0]   ; data[27]    ; 4.877 ; 4.877 ; 4.877 ; 4.877 ;
; debug[0]   ; data[28]    ; 5.909 ; 5.909 ; 5.909 ; 5.909 ;
; debug[0]   ; data[29]    ; 4.789 ; 4.789 ; 4.789 ; 4.789 ;
; debug[0]   ; data[30]    ; 5.232 ; 5.232 ; 5.232 ; 5.232 ;
; debug[0]   ; data[31]    ; 4.688 ; 4.688 ; 4.688 ; 4.688 ;
; debug[1]   ; data[0]     ; 4.600 ; 4.600 ; 4.600 ; 4.600 ;
; debug[1]   ; data[1]     ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; debug[1]   ; data[2]     ; 4.720 ; 4.720 ; 4.720 ; 4.720 ;
; debug[1]   ; data[3]     ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; debug[1]   ; data[4]     ; 5.028 ; 5.028 ; 5.028 ; 5.028 ;
; debug[1]   ; data[5]     ; 4.758 ; 4.758 ; 4.758 ; 4.758 ;
; debug[1]   ; data[6]     ; 4.979 ; 4.979 ; 4.979 ; 4.979 ;
; debug[1]   ; data[7]     ; 4.659 ; 4.659 ; 4.659 ; 4.659 ;
; debug[1]   ; data[8]     ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; debug[1]   ; data[9]     ; 4.951 ; 4.951 ; 4.951 ; 4.951 ;
; debug[1]   ; data[10]    ; 4.511 ; 4.511 ; 4.511 ; 4.511 ;
; debug[1]   ; data[11]    ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; debug[1]   ; data[12]    ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; debug[1]   ; data[13]    ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; debug[1]   ; data[14]    ; 4.302 ; 4.302 ; 4.302 ; 4.302 ;
; debug[1]   ; data[15]    ; 4.863 ; 4.863 ; 4.863 ; 4.863 ;
; debug[1]   ; data[16]    ; 5.444 ; 5.444 ; 5.444 ; 5.444 ;
; debug[1]   ; data[17]    ; 4.664 ; 4.664 ; 4.664 ; 4.664 ;
; debug[1]   ; data[18]    ; 4.664 ; 4.664 ; 4.664 ; 4.664 ;
; debug[1]   ; data[19]    ; 4.912 ; 4.912 ; 4.912 ; 4.912 ;
; debug[1]   ; data[20]    ; 4.689 ; 4.689 ; 4.689 ; 4.689 ;
; debug[1]   ; data[21]    ; 4.730 ; 4.730 ; 4.730 ; 4.730 ;
; debug[1]   ; data[22]    ; 4.857 ; 4.857 ; 4.857 ; 4.857 ;
; debug[1]   ; data[23]    ; 4.718 ; 4.718 ; 4.718 ; 4.718 ;
; debug[1]   ; data[24]    ; 5.259 ; 5.259 ; 5.259 ; 5.259 ;
; debug[1]   ; data[25]    ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; debug[1]   ; data[26]    ; 5.981 ; 5.981 ; 5.981 ; 5.981 ;
; debug[1]   ; data[27]    ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; debug[1]   ; data[28]    ; 5.529 ; 5.529 ; 5.529 ; 5.529 ;
; debug[1]   ; data[29]    ; 4.840 ; 4.840 ; 4.840 ; 4.840 ;
; debug[1]   ; data[30]    ; 4.913 ; 4.913 ; 4.913 ; 4.913 ;
; debug[1]   ; data[31]    ; 4.585 ; 4.585 ; 4.585 ; 4.585 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 5.066 ; 5.066 ; 5.066 ; 5.066 ;
; debug[0]   ; data[1]     ; 4.587 ; 4.587 ; 4.587 ; 4.587 ;
; debug[0]   ; data[2]     ; 5.770 ; 5.770 ; 5.770 ; 5.770 ;
; debug[0]   ; data[3]     ; 4.676 ; 4.676 ; 4.676 ; 4.676 ;
; debug[0]   ; data[4]     ; 5.029 ; 5.029 ; 5.029 ; 5.029 ;
; debug[0]   ; data[5]     ; 4.475 ; 4.475 ; 4.475 ; 4.475 ;
; debug[0]   ; data[6]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; debug[0]   ; data[7]     ; 4.842 ; 4.842 ; 4.842 ; 4.842 ;
; debug[0]   ; data[8]     ; 5.028 ; 5.028 ; 5.028 ; 5.028 ;
; debug[0]   ; data[9]     ; 4.895 ; 4.895 ; 4.895 ; 4.895 ;
; debug[0]   ; data[10]    ; 4.792 ; 4.792 ; 4.792 ; 4.792 ;
; debug[0]   ; data[11]    ; 4.711 ; 4.711 ; 4.711 ; 4.711 ;
; debug[0]   ; data[12]    ; 4.893 ; 4.893 ; 4.893 ; 4.893 ;
; debug[0]   ; data[13]    ; 4.499 ; 4.499 ; 4.499 ; 4.499 ;
; debug[0]   ; data[14]    ; 4.858 ; 4.858 ; 4.858 ; 4.858 ;
; debug[0]   ; data[15]    ; 4.666 ; 4.666 ; 4.666 ; 4.666 ;
; debug[0]   ; data[16]    ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; debug[0]   ; data[17]    ; 4.710 ; 4.710 ; 4.710 ; 4.710 ;
; debug[0]   ; data[18]    ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; debug[0]   ; data[19]    ; 4.546 ; 4.546 ; 4.546 ; 4.546 ;
; debug[0]   ; data[20]    ; 5.016 ; 5.016 ; 5.016 ; 5.016 ;
; debug[0]   ; data[21]    ; 5.049 ; 5.049 ; 5.049 ; 5.049 ;
; debug[0]   ; data[22]    ; 5.033 ; 5.033 ; 5.033 ; 5.033 ;
; debug[0]   ; data[23]    ; 4.455 ; 4.455 ; 4.455 ; 4.455 ;
; debug[0]   ; data[24]    ; 5.812 ; 5.812 ; 5.812 ; 5.812 ;
; debug[0]   ; data[25]    ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; debug[0]   ; data[26]    ; 5.513 ; 5.513 ; 5.513 ; 5.513 ;
; debug[0]   ; data[27]    ; 4.711 ; 4.711 ; 4.711 ; 4.711 ;
; debug[0]   ; data[28]    ; 5.909 ; 5.909 ; 5.909 ; 5.909 ;
; debug[0]   ; data[29]    ; 4.626 ; 4.626 ; 4.626 ; 4.626 ;
; debug[0]   ; data[30]    ; 5.232 ; 5.232 ; 5.232 ; 5.232 ;
; debug[0]   ; data[31]    ; 4.467 ; 4.467 ; 4.467 ; 4.467 ;
; debug[1]   ; data[0]     ; 4.103 ; 4.103 ; 4.103 ; 4.103 ;
; debug[1]   ; data[1]     ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; debug[1]   ; data[2]     ; 4.536 ; 4.536 ; 4.536 ; 4.536 ;
; debug[1]   ; data[3]     ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; debug[1]   ; data[4]     ; 4.345 ; 4.345 ; 4.345 ; 4.345 ;
; debug[1]   ; data[5]     ; 4.758 ; 4.758 ; 4.758 ; 4.758 ;
; debug[1]   ; data[6]     ; 4.395 ; 4.395 ; 4.395 ; 4.395 ;
; debug[1]   ; data[7]     ; 4.659 ; 4.659 ; 4.659 ; 4.659 ;
; debug[1]   ; data[8]     ; 4.140 ; 4.140 ; 4.140 ; 4.140 ;
; debug[1]   ; data[9]     ; 4.951 ; 4.951 ; 4.951 ; 4.951 ;
; debug[1]   ; data[10]    ; 4.017 ; 4.017 ; 4.017 ; 4.017 ;
; debug[1]   ; data[11]    ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; debug[1]   ; data[12]    ; 4.569 ; 4.569 ; 4.569 ; 4.569 ;
; debug[1]   ; data[13]    ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; debug[1]   ; data[14]    ; 4.007 ; 4.007 ; 4.007 ; 4.007 ;
; debug[1]   ; data[15]    ; 4.863 ; 4.863 ; 4.863 ; 4.863 ;
; debug[1]   ; data[16]    ; 4.719 ; 4.719 ; 4.719 ; 4.719 ;
; debug[1]   ; data[17]    ; 4.664 ; 4.664 ; 4.664 ; 4.664 ;
; debug[1]   ; data[18]    ; 4.300 ; 4.300 ; 4.300 ; 4.300 ;
; debug[1]   ; data[19]    ; 4.912 ; 4.912 ; 4.912 ; 4.912 ;
; debug[1]   ; data[20]    ; 4.202 ; 4.202 ; 4.202 ; 4.202 ;
; debug[1]   ; data[21]    ; 4.730 ; 4.730 ; 4.730 ; 4.730 ;
; debug[1]   ; data[22]    ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; debug[1]   ; data[23]    ; 4.718 ; 4.718 ; 4.718 ; 4.718 ;
; debug[1]   ; data[24]    ; 4.676 ; 4.676 ; 4.676 ; 4.676 ;
; debug[1]   ; data[25]    ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; debug[1]   ; data[26]    ; 4.571 ; 4.571 ; 4.571 ; 4.571 ;
; debug[1]   ; data[27]    ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; debug[1]   ; data[28]    ; 4.736 ; 4.736 ; 4.736 ; 4.736 ;
; debug[1]   ; data[29]    ; 4.840 ; 4.840 ; 4.840 ; 4.840 ;
; debug[1]   ; data[30]    ; 4.070 ; 4.070 ; 4.070 ; 4.070 ;
; debug[1]   ; data[31]    ; 4.585 ; 4.585 ; 4.585 ; 4.585 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.960   ; 0.245 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.960   ; 0.245 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -3.568    ; 0.611 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1952.011 ; 0.0   ; 0.0      ; 0.0     ; -1074.86            ;
;  clk             ; -1731.511 ; 0.000 ; N/A      ; N/A     ; -729.480            ;
;  clk_rom         ; -220.500  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.734 ; 2.734 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.130 ; 0.130 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 22.337 ; 22.337 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.098 ; 19.098 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.863 ; 17.863 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 21.067 ; 21.067 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 19.236 ; 19.236 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 21.440 ; 21.440 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 20.732 ; 20.732 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 21.023 ; 21.023 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 20.896 ; 20.896 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.479 ; 20.479 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.430 ; 19.430 ; Rise       ; clk             ;
;  data[10] ; clk        ; 20.107 ; 20.107 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.132 ; 19.132 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.032 ; 20.032 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.526 ; 19.526 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.814 ; 19.814 ; Rise       ; clk             ;
;  data[15] ; clk        ; 19.032 ; 19.032 ; Rise       ; clk             ;
;  data[16] ; clk        ; 20.021 ; 20.021 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.395 ; 19.395 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.571 ; 19.571 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.336 ; 18.336 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.131 ; 19.131 ; Rise       ; clk             ;
;  data[21] ; clk        ; 19.549 ; 19.549 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.360 ; 19.360 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.547 ; 18.547 ; Rise       ; clk             ;
;  data[24] ; clk        ; 21.200 ; 21.200 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.703 ; 19.703 ; Rise       ; clk             ;
;  data[26] ; clk        ; 21.449 ; 21.449 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.583 ; 19.583 ; Rise       ; clk             ;
;  data[28] ; clk        ; 22.337 ; 22.337 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.669 ; 19.669 ; Rise       ; clk             ;
;  data[30] ; clk        ; 20.288 ; 20.288 ; Rise       ; clk             ;
;  data[31] ; clk        ; 17.959 ; 17.959 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.053 ; 14.053 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.068 ; 12.068 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.874 ; 11.874 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.846 ; 12.846 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.616 ; 12.616 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.932 ; 12.932 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.456 ; 12.456 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.903 ; 12.903 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.209 ; 13.209 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.760 ; 11.760 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.700 ; 12.700 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.799 ; 11.799 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.963 ; 11.963 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.938 ; 11.938 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.340 ; 11.340 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.247 ; 11.247 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.758 ; 12.758 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.205 ; 13.205 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 14.053 ; 14.053 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.999 ; 11.999 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 13.031 ; 13.031 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.786 ; 11.786 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.453 ; 12.453 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.979 ; 11.979 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.133 ; 13.133 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.833 ; 12.833 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.517 ; 12.517 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 13.093 ; 13.093 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.797 ; 11.797 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.257 ; 13.257 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.019 ; 13.019 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.890 ; 11.890 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.111 ; 13.111 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.547 ; 4.547 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.183 ; 5.183 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.022 ; 5.022 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.072 ; 5.072 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.777 ; 4.777 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.569 ; 5.569 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.200 ; 5.200 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.292 ; 5.292 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.207 ; 5.207 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.113 ; 5.113 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.010 ; 5.010 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.163 ; 5.163 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.108 ; 5.108 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.193 ; 5.193 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.559 ; 4.559 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.665 ; 5.665 ; Rise       ; clk             ;
;  data[16] ; clk        ; 5.156 ; 5.156 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.295 ; 5.295 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.547 ; 4.547 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.583 ; 5.583 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.503 ; 5.503 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.741 ; 4.741 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.006 ; 5.006 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.310 ; 5.310 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.173 ; 5.173 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.566 ; 5.566 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.063 ; 5.063 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.527 ; 5.527 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.864 ; 4.864 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.264 ; 5.264 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.031 ; 5.031 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.515 ; 6.515 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.889 ; 6.889 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.780 ; 6.780 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.115 ; 7.115 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.123 ; 7.123 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.270 ; 7.270 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.068 ; 7.068 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.261 ; 7.261 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.375 ; 7.375 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.724 ; 6.724 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.213 ; 7.213 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.759 ; 6.759 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.807 ; 6.807 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.801 ; 6.801 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.529 ; 6.529 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.515 ; 6.515 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.198 ; 7.198 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.390 ; 7.390 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.790 ; 7.790 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.827 ; 6.827 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.301 ; 7.301 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.723 ; 6.723 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.043 ; 7.043 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.815 ; 6.815 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.355 ; 7.355 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.234 ; 7.234 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.065 ; 7.065 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.346 ; 7.346 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.728 ; 6.728 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.436 ; 7.436 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.329 ; 7.329 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.784 ; 6.784 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.403 ; 7.403 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.956  ; 9.956  ; 9.956  ; 9.956  ;
; debug[0]   ; data[1]     ; 9.775  ; 9.775  ; 9.775  ; 9.775  ;
; debug[0]   ; data[2]     ; 11.578 ; 11.578 ; 11.578 ; 11.578 ;
; debug[0]   ; data[3]     ; 9.566  ; 9.566  ; 9.566  ; 9.566  ;
; debug[0]   ; data[4]     ; 9.837  ; 9.837  ; 9.837  ; 9.837  ;
; debug[0]   ; data[5]     ; 10.066 ; 10.066 ; 10.066 ; 10.066 ;
; debug[0]   ; data[6]     ; 10.157 ; 10.157 ; 10.157 ; 10.157 ;
; debug[0]   ; data[7]     ; 9.558  ; 9.558  ; 9.558  ; 9.558  ;
; debug[0]   ; data[8]     ; 9.868  ; 9.868  ; 9.868  ; 9.868  ;
; debug[0]   ; data[9]     ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; debug[0]   ; data[10]    ; 9.321  ; 9.321  ; 9.321  ; 9.321  ;
; debug[0]   ; data[11]    ; 9.839  ; 9.839  ; 9.839  ; 9.839  ;
; debug[0]   ; data[12]    ; 9.555  ; 9.555  ; 9.555  ; 9.555  ;
; debug[0]   ; data[13]    ; 9.041  ; 9.041  ; 9.041  ; 9.041  ;
; debug[0]   ; data[14]    ; 9.487  ; 9.487  ; 9.487  ; 9.487  ;
; debug[0]   ; data[15]    ; 9.850  ; 9.850  ; 9.850  ; 9.850  ;
; debug[0]   ; data[16]    ; 11.002 ; 11.002 ; 11.002 ; 11.002 ;
; debug[0]   ; data[17]    ; 9.516  ; 9.516  ; 9.516  ; 9.516  ;
; debug[0]   ; data[18]    ; 9.651  ; 9.651  ; 9.651  ; 9.651  ;
; debug[0]   ; data[19]    ; 9.863  ; 9.863  ; 9.863  ; 9.863  ;
; debug[0]   ; data[20]    ; 9.870  ; 9.870  ; 9.870  ; 9.870  ;
; debug[0]   ; data[21]    ; 10.401 ; 10.401 ; 10.401 ; 10.401 ;
; debug[0]   ; data[22]    ; 9.864  ; 9.864  ; 9.864  ; 9.864  ;
; debug[0]   ; data[23]    ; 9.145  ; 9.145  ; 9.145  ; 9.145  ;
; debug[0]   ; data[24]    ; 11.542 ; 11.542 ; 11.542 ; 11.542 ;
; debug[0]   ; data[25]    ; 9.551  ; 9.551  ; 9.551  ; 9.551  ;
; debug[0]   ; data[26]    ; 10.917 ; 10.917 ; 10.917 ; 10.917 ;
; debug[0]   ; data[27]    ; 9.523  ; 9.523  ; 9.523  ; 9.523  ;
; debug[0]   ; data[28]    ; 11.712 ; 11.712 ; 11.712 ; 11.712 ;
; debug[0]   ; data[29]    ; 9.285  ; 9.285  ; 9.285  ; 9.285  ;
; debug[0]   ; data[30]    ; 10.245 ; 10.245 ; 10.245 ; 10.245 ;
; debug[0]   ; data[31]    ; 9.080  ; 9.080  ; 9.080  ; 9.080  ;
; debug[1]   ; data[0]     ; 9.072  ; 9.072  ; 9.072  ; 9.072  ;
; debug[1]   ; data[1]     ; 8.707  ; 8.707  ; 8.707  ; 8.707  ;
; debug[1]   ; data[2]     ; 9.527  ; 9.527  ; 9.527  ; 9.527  ;
; debug[1]   ; data[3]     ; 8.993  ; 8.993  ; 8.993  ; 8.993  ;
; debug[1]   ; data[4]     ; 9.963  ; 9.963  ; 9.963  ; 9.963  ;
; debug[1]   ; data[5]     ; 9.395  ; 9.395  ; 9.395  ; 9.395  ;
; debug[1]   ; data[6]     ; 9.859  ; 9.859  ; 9.859  ; 9.859  ;
; debug[1]   ; data[7]     ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; debug[1]   ; data[8]     ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; debug[1]   ; data[9]     ; 9.723  ; 9.723  ; 9.723  ; 9.723  ;
; debug[1]   ; data[10]    ; 8.853  ; 8.853  ; 8.853  ; 8.853  ;
; debug[1]   ; data[11]    ; 8.949  ; 8.949  ; 8.949  ; 8.949  ;
; debug[1]   ; data[12]    ; 9.089  ; 9.089  ; 9.089  ; 9.089  ;
; debug[1]   ; data[13]    ; 7.783  ; 7.783  ; 7.783  ; 7.783  ;
; debug[1]   ; data[14]    ; 8.399  ; 8.399  ; 8.399  ; 8.399  ;
; debug[1]   ; data[15]    ; 9.552  ; 9.552  ; 9.552  ; 9.552  ;
; debug[1]   ; data[16]    ; 10.889 ; 10.889 ; 10.889 ; 10.889 ;
; debug[1]   ; data[17]    ; 9.140  ; 9.140  ; 9.140  ; 9.140  ;
; debug[1]   ; data[18]    ; 9.200  ; 9.200  ; 9.200  ; 9.200  ;
; debug[1]   ; data[19]    ; 9.716  ; 9.716  ; 9.716  ; 9.716  ;
; debug[1]   ; data[20]    ; 9.277  ; 9.277  ; 9.277  ; 9.277  ;
; debug[1]   ; data[21]    ; 9.361  ; 9.361  ; 9.361  ; 9.361  ;
; debug[1]   ; data[22]    ; 9.611  ; 9.611  ; 9.611  ; 9.611  ;
; debug[1]   ; data[23]    ; 9.320  ; 9.320  ; 9.320  ; 9.320  ;
; debug[1]   ; data[24]    ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; debug[1]   ; data[25]    ; 8.660  ; 8.660  ; 8.660  ; 8.660  ;
; debug[1]   ; data[26]    ; 11.978 ; 11.978 ; 11.978 ; 11.978 ;
; debug[1]   ; data[27]    ; 8.255  ; 8.255  ; 8.255  ; 8.255  ;
; debug[1]   ; data[28]    ; 10.997 ; 10.997 ; 10.997 ; 10.997 ;
; debug[1]   ; data[29]    ; 9.557  ; 9.557  ; 9.557  ; 9.557  ;
; debug[1]   ; data[30]    ; 9.680  ; 9.680  ; 9.680  ; 9.680  ;
; debug[1]   ; data[31]    ; 8.931  ; 8.931  ; 8.931  ; 8.931  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 5.066 ; 5.066 ; 5.066 ; 5.066 ;
; debug[0]   ; data[1]     ; 4.587 ; 4.587 ; 4.587 ; 4.587 ;
; debug[0]   ; data[2]     ; 5.770 ; 5.770 ; 5.770 ; 5.770 ;
; debug[0]   ; data[3]     ; 4.676 ; 4.676 ; 4.676 ; 4.676 ;
; debug[0]   ; data[4]     ; 5.029 ; 5.029 ; 5.029 ; 5.029 ;
; debug[0]   ; data[5]     ; 4.475 ; 4.475 ; 4.475 ; 4.475 ;
; debug[0]   ; data[6]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; debug[0]   ; data[7]     ; 4.842 ; 4.842 ; 4.842 ; 4.842 ;
; debug[0]   ; data[8]     ; 5.028 ; 5.028 ; 5.028 ; 5.028 ;
; debug[0]   ; data[9]     ; 4.895 ; 4.895 ; 4.895 ; 4.895 ;
; debug[0]   ; data[10]    ; 4.792 ; 4.792 ; 4.792 ; 4.792 ;
; debug[0]   ; data[11]    ; 4.711 ; 4.711 ; 4.711 ; 4.711 ;
; debug[0]   ; data[12]    ; 4.893 ; 4.893 ; 4.893 ; 4.893 ;
; debug[0]   ; data[13]    ; 4.499 ; 4.499 ; 4.499 ; 4.499 ;
; debug[0]   ; data[14]    ; 4.858 ; 4.858 ; 4.858 ; 4.858 ;
; debug[0]   ; data[15]    ; 4.666 ; 4.666 ; 4.666 ; 4.666 ;
; debug[0]   ; data[16]    ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; debug[0]   ; data[17]    ; 4.710 ; 4.710 ; 4.710 ; 4.710 ;
; debug[0]   ; data[18]    ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; debug[0]   ; data[19]    ; 4.546 ; 4.546 ; 4.546 ; 4.546 ;
; debug[0]   ; data[20]    ; 5.016 ; 5.016 ; 5.016 ; 5.016 ;
; debug[0]   ; data[21]    ; 5.049 ; 5.049 ; 5.049 ; 5.049 ;
; debug[0]   ; data[22]    ; 5.033 ; 5.033 ; 5.033 ; 5.033 ;
; debug[0]   ; data[23]    ; 4.455 ; 4.455 ; 4.455 ; 4.455 ;
; debug[0]   ; data[24]    ; 5.812 ; 5.812 ; 5.812 ; 5.812 ;
; debug[0]   ; data[25]    ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; debug[0]   ; data[26]    ; 5.513 ; 5.513 ; 5.513 ; 5.513 ;
; debug[0]   ; data[27]    ; 4.711 ; 4.711 ; 4.711 ; 4.711 ;
; debug[0]   ; data[28]    ; 5.909 ; 5.909 ; 5.909 ; 5.909 ;
; debug[0]   ; data[29]    ; 4.626 ; 4.626 ; 4.626 ; 4.626 ;
; debug[0]   ; data[30]    ; 5.232 ; 5.232 ; 5.232 ; 5.232 ;
; debug[0]   ; data[31]    ; 4.467 ; 4.467 ; 4.467 ; 4.467 ;
; debug[1]   ; data[0]     ; 4.103 ; 4.103 ; 4.103 ; 4.103 ;
; debug[1]   ; data[1]     ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; debug[1]   ; data[2]     ; 4.536 ; 4.536 ; 4.536 ; 4.536 ;
; debug[1]   ; data[3]     ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; debug[1]   ; data[4]     ; 4.345 ; 4.345 ; 4.345 ; 4.345 ;
; debug[1]   ; data[5]     ; 4.758 ; 4.758 ; 4.758 ; 4.758 ;
; debug[1]   ; data[6]     ; 4.395 ; 4.395 ; 4.395 ; 4.395 ;
; debug[1]   ; data[7]     ; 4.659 ; 4.659 ; 4.659 ; 4.659 ;
; debug[1]   ; data[8]     ; 4.140 ; 4.140 ; 4.140 ; 4.140 ;
; debug[1]   ; data[9]     ; 4.951 ; 4.951 ; 4.951 ; 4.951 ;
; debug[1]   ; data[10]    ; 4.017 ; 4.017 ; 4.017 ; 4.017 ;
; debug[1]   ; data[11]    ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; debug[1]   ; data[12]    ; 4.569 ; 4.569 ; 4.569 ; 4.569 ;
; debug[1]   ; data[13]    ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; debug[1]   ; data[14]    ; 4.007 ; 4.007 ; 4.007 ; 4.007 ;
; debug[1]   ; data[15]    ; 4.863 ; 4.863 ; 4.863 ; 4.863 ;
; debug[1]   ; data[16]    ; 4.719 ; 4.719 ; 4.719 ; 4.719 ;
; debug[1]   ; data[17]    ; 4.664 ; 4.664 ; 4.664 ; 4.664 ;
; debug[1]   ; data[18]    ; 4.300 ; 4.300 ; 4.300 ; 4.300 ;
; debug[1]   ; data[19]    ; 4.912 ; 4.912 ; 4.912 ; 4.912 ;
; debug[1]   ; data[20]    ; 4.202 ; 4.202 ; 4.202 ; 4.202 ;
; debug[1]   ; data[21]    ; 4.730 ; 4.730 ; 4.730 ; 4.730 ;
; debug[1]   ; data[22]    ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; debug[1]   ; data[23]    ; 4.718 ; 4.718 ; 4.718 ; 4.718 ;
; debug[1]   ; data[24]    ; 4.676 ; 4.676 ; 4.676 ; 4.676 ;
; debug[1]   ; data[25]    ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; debug[1]   ; data[26]    ; 4.571 ; 4.571 ; 4.571 ; 4.571 ;
; debug[1]   ; data[27]    ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; debug[1]   ; data[28]    ; 4.736 ; 4.736 ; 4.736 ; 4.736 ;
; debug[1]   ; data[29]    ; 4.840 ; 4.840 ; 4.840 ; 4.840 ;
; debug[1]   ; data[30]    ; 4.070 ; 4.070 ; 4.070 ; 4.070 ;
; debug[1]   ; data[31]    ; 4.585 ; 4.585 ; 4.585 ; 4.585 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9735871  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2142     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1284     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9735871  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2142     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1284     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4238  ; 4238 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Wed Dec 12 14:46:49 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.960
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.960     -1731.511 clk 
    Info (332119):    -3.568      -220.500 clk_rom 
Info (332146): Worst-case hold slack is 0.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.527         0.000 clk 
    Info (332119):     1.386         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -729.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.794
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.794      -721.527 clk 
    Info (332119):    -1.460       -88.718 clk_rom 
Info (332146): Worst-case hold slack is 0.245
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.245         0.000 clk 
    Info (332119):     0.611         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -729.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4695 megabytes
    Info: Processing ended: Wed Dec 12 14:46:53 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


