<!DOCTYPE html>
<html lang="en-US">
  <head>
    <meta charset="utf-8">
    <meta name="viewport" content="width=device-width,initial-scale=1">
    <title>Computer Structure | BONG-U&#39;s TIL</title>
    <meta name="generator" content="VuePress 1.9.8">
    <link rel="icon" href="avata.png">
    <meta name="description" content="Today I Learned">
    
    <link rel="preload" href="/til-vuepress/assets/css/0.styles.32ca87a9.css" as="style"><link rel="preload" href="/til-vuepress/assets/js/app.341f1743.js" as="script"><link rel="preload" href="/til-vuepress/assets/js/2.378932c3.js" as="script"><link rel="preload" href="/til-vuepress/assets/js/65.76581199.js" as="script"><link rel="prefetch" href="/til-vuepress/assets/js/10.f96603cb.js"><link rel="prefetch" href="/til-vuepress/assets/js/11.7636aa11.js"><link rel="prefetch" href="/til-vuepress/assets/js/12.f399ca0a.js"><link rel="prefetch" href="/til-vuepress/assets/js/13.8b0c211f.js"><link rel="prefetch" href="/til-vuepress/assets/js/14.68284e17.js"><link rel="prefetch" href="/til-vuepress/assets/js/15.aa590d6b.js"><link rel="prefetch" href="/til-vuepress/assets/js/16.9bcf75b5.js"><link rel="prefetch" href="/til-vuepress/assets/js/17.a3ac5b70.js"><link rel="prefetch" href="/til-vuepress/assets/js/18.e9b46dca.js"><link rel="prefetch" href="/til-vuepress/assets/js/19.e532055b.js"><link rel="prefetch" href="/til-vuepress/assets/js/20.38b26c78.js"><link rel="prefetch" href="/til-vuepress/assets/js/21.9b4be22e.js"><link rel="prefetch" href="/til-vuepress/assets/js/22.dfd29b50.js"><link rel="prefetch" href="/til-vuepress/assets/js/23.ca613615.js"><link rel="prefetch" href="/til-vuepress/assets/js/24.e488fe97.js"><link rel="prefetch" href="/til-vuepress/assets/js/25.01bf8907.js"><link rel="prefetch" href="/til-vuepress/assets/js/26.37ebba51.js"><link rel="prefetch" href="/til-vuepress/assets/js/27.eb2c3e9c.js"><link rel="prefetch" href="/til-vuepress/assets/js/28.e0c34b43.js"><link rel="prefetch" href="/til-vuepress/assets/js/29.ee472a59.js"><link rel="prefetch" href="/til-vuepress/assets/js/3.339d2952.js"><link rel="prefetch" href="/til-vuepress/assets/js/30.eeb6fadd.js"><link rel="prefetch" href="/til-vuepress/assets/js/31.3e5b829a.js"><link rel="prefetch" href="/til-vuepress/assets/js/32.182b66c5.js"><link rel="prefetch" href="/til-vuepress/assets/js/33.ea2b20ea.js"><link rel="prefetch" href="/til-vuepress/assets/js/34.11f0f0dd.js"><link rel="prefetch" href="/til-vuepress/assets/js/35.32672564.js"><link rel="prefetch" href="/til-vuepress/assets/js/36.32786b8e.js"><link rel="prefetch" href="/til-vuepress/assets/js/37.59703c98.js"><link rel="prefetch" href="/til-vuepress/assets/js/38.72fff1c5.js"><link rel="prefetch" href="/til-vuepress/assets/js/39.46e41fd1.js"><link rel="prefetch" href="/til-vuepress/assets/js/4.d471df20.js"><link rel="prefetch" href="/til-vuepress/assets/js/40.10cad699.js"><link rel="prefetch" href="/til-vuepress/assets/js/41.bf46cca1.js"><link rel="prefetch" href="/til-vuepress/assets/js/42.54289ab7.js"><link rel="prefetch" href="/til-vuepress/assets/js/43.dc31cb1f.js"><link rel="prefetch" href="/til-vuepress/assets/js/44.cabab11b.js"><link rel="prefetch" href="/til-vuepress/assets/js/45.1504c4e7.js"><link rel="prefetch" href="/til-vuepress/assets/js/46.0923d148.js"><link rel="prefetch" href="/til-vuepress/assets/js/47.3de870a3.js"><link rel="prefetch" href="/til-vuepress/assets/js/48.1ef26890.js"><link rel="prefetch" href="/til-vuepress/assets/js/49.68843bd8.js"><link rel="prefetch" href="/til-vuepress/assets/js/5.1da0fb78.js"><link rel="prefetch" href="/til-vuepress/assets/js/50.a09517ec.js"><link rel="prefetch" href="/til-vuepress/assets/js/51.d48f3365.js"><link rel="prefetch" href="/til-vuepress/assets/js/52.cdc21b71.js"><link rel="prefetch" href="/til-vuepress/assets/js/53.28f6320b.js"><link rel="prefetch" href="/til-vuepress/assets/js/54.16cfbf7d.js"><link rel="prefetch" href="/til-vuepress/assets/js/55.e8486499.js"><link rel="prefetch" href="/til-vuepress/assets/js/56.a0d89d84.js"><link rel="prefetch" href="/til-vuepress/assets/js/57.a68653aa.js"><link rel="prefetch" href="/til-vuepress/assets/js/58.284ad529.js"><link rel="prefetch" href="/til-vuepress/assets/js/59.6ba4810f.js"><link rel="prefetch" href="/til-vuepress/assets/js/6.9a49972a.js"><link rel="prefetch" href="/til-vuepress/assets/js/60.89af971f.js"><link rel="prefetch" href="/til-vuepress/assets/js/61.480791cb.js"><link rel="prefetch" href="/til-vuepress/assets/js/62.cb0ee836.js"><link rel="prefetch" href="/til-vuepress/assets/js/63.e2917816.js"><link rel="prefetch" href="/til-vuepress/assets/js/64.967c1285.js"><link rel="prefetch" href="/til-vuepress/assets/js/7.e1bb4759.js"><link rel="prefetch" href="/til-vuepress/assets/js/8.fd5285f6.js"><link rel="prefetch" href="/til-vuepress/assets/js/9.cf0d5092.js">
    <link rel="stylesheet" href="/til-vuepress/assets/css/0.styles.32ca87a9.css">
  </head>
  <body>
    <div id="app" data-server-rendered="true"><div class="theme-container"><header class="navbar"><div class="sidebar-button"><svg xmlns="http://www.w3.org/2000/svg" aria-hidden="true" role="img" viewBox="0 0 448 512" class="icon"><path fill="currentColor" d="M436 124H12c-6.627 0-12-5.373-12-12V80c0-6.627 5.373-12 12-12h424c6.627 0 12 5.373 12 12v32c0 6.627-5.373 12-12 12zm0 160H12c-6.627 0-12-5.373-12-12v-32c0-6.627 5.373-12 12-12h424c6.627 0 12 5.373 12 12v32c0 6.627-5.373 12-12 12zm0 160H12c-6.627 0-12-5.373-12-12v-32c0-6.627 5.373-12 12-12h424c6.627 0 12 5.373 12 12v32c0 6.627-5.373 12-12 12z"></path></svg></div> <a href="/til-vuepress/" class="home-link router-link-active"><!----> <span class="site-name">BONG-U's TIL</span></a> <div class="links"><div class="search-box"><input aria-label="Search" autocomplete="off" spellcheck="false" value=""> <!----></div> <!----></div></header> <div class="sidebar-mask"></div> <aside class="sidebar"><!---->  <ul class="sidebar-links"><li><section class="sidebar-group collapsable depth-0"><p class="sidebar-heading"><span>22-2</span> <span class="arrow right"></span></p> <!----></section></li><li><section class="sidebar-group collapsable depth-0"><p class="sidebar-heading"><span>Algorithm</span> <span class="arrow right"></span></p> <!----></section></li><li><section class="sidebar-group collapsable depth-0"><p class="sidebar-heading"><span>Java</span> <span class="arrow right"></span></p> <!----></section></li><li><section class="sidebar-group collapsable depth-0"><p class="sidebar-heading"><span>Javascript</span> <span class="arrow right"></span></p> <!----></section></li><li><section class="sidebar-group collapsable depth-0"><p class="sidebar-heading"><span>Spring</span> <span class="arrow right"></span></p> <!----></section></li><li><section class="sidebar-group collapsable depth-0"><p class="sidebar-heading open"><span>Study</span> <span class="arrow down"></span></p> <ul class="sidebar-links sidebar-group-items"><li><a href="/til-vuepress/Study/221209.html" class="sidebar-link">CS (컴퓨터구조)</a></li><li><a href="/til-vuepress/Study/221210.html" class="sidebar-link">Algorithm</a></li><li><a href="/til-vuepress/Study/221211.html" class="sidebar-link">OOD</a></li><li><a href="/til-vuepress/Study/221212.html" class="sidebar-link">Algorithm</a></li><li><a href="/til-vuepress/Study/221213.html" class="sidebar-link">SYSP</a></li><li><a href="/til-vuepress/Study/221214.html" class="sidebar-link">금품수수 금지</a></li><li><a href="/til-vuepress/Study/221215.html" class="sidebar-link">객체지향설계(OOD)</a></li><li><a href="/til-vuepress/Study/221216.html" aria-current="page" class="active sidebar-link">Computer Structure</a><ul class="sidebar-sub-headers"><li class="sidebar-sub-header"><a href="/til-vuepress/Study/221216.html#_9-cache-block-mapping-3" class="sidebar-link">9. Cache Block Mapping</a></li></ul></li></ul></section></li></ul> </aside> <main class="page"> <div class="theme-default-content content__default"><h1 id="computer-structure"><a href="#computer-structure" class="header-anchor">#</a> Computer Structure</h1> <h3 id="_2-pipelining"><a href="#_2-pipelining" class="header-anchor">#</a> 2. Pipelining</h3> <ul><li><p>이론적 최대 speed up을 얻을 수 없는 이유</p> <ol><li><p>전달 시간이 가장 긴 segment의 지연시간에 따라 clock cycle이 정해지기 때문이다</p></li> <li><p>일반적으로 nonpipelining 회로에서는 pipeline에서 사용하는 중간 register들을 사용하지 않고 combination circuit으로 구현되기 때문이다</p></li></ol></li></ul> <h3 id="_3-instruction-pipeline의-문제점과-해결방법"><a href="#_3-instruction-pipeline의-문제점과-해결방법" class="header-anchor">#</a> 3. Instruction Pipeline의 문제점과 해결방법</h3> <ol><li><p>두개의 segment가 동시에 memory에 access할때conflict가 발생한다</p> <ul><li>instruction과 data 모듈을 분리하여 해결 할 수 있다</li></ul></li></ol> <p>2* 어떤 Instruction이 이전 instruction의 결과에 의존적일 경우 data dependency가 발생한다</p> <ul><li>두 명령어 사이에 No operation을 추가하여 data 참조 delay를 발생시켜 해결 할 수 있다.</li></ul> <p>3* Branch instruction과 같은 PC값을 변화시키는 Instruction에 의해서 branch가 어렵다</p> <ul><li>branch 앞뒤 명령을 조사하여 프로그램 재배치를 통해 해결할 수 있다.</li></ul> <h3 id="_4-multiplication-booth-algorithm"><a href="#_4-multiplication-booth-algorithm" class="header-anchor">#</a> 4. Multiplication booth algorithm</h3> <ul><li>AC와 Qn+1에는 기본값 0이 저장되고, SC에는 승수의 비트수가 저장된다. Qn과 Qn+1 비트를 조사하여 10이면 AC 부분곱에서 피승수를 빼고 01이면 AC 부분곱에서 피승수를 더한다 두 비트가 같은 경우에는 아무 연산도 하지 않는다. 부분곱과 승수를 오른쪽으로 1비트씩 shift한다 이때 승수의 가감이 번갈아 이루어지기 때문에 overflow는 발생하지 않는다. 이 과정을 승수의 비트수만큼 반복한다.</li></ul> <h3 id="_5-strobe-handshaking"><a href="#_5-strobe-handshaking" class="header-anchor">#</a> 5. Strobe, Handshaking</h3> <ul><li><p>Strobe</p> <ul><li><p>strobe라는 control signal을 사용해서 timing을 전달하는 방식이다 (Strobe는 cpu가 제어)</p></li> <li><p>CPU가 Memory에 데이터를 전송하는 것을 예로 들면 cpu에서 bus에 데이터를 실은 후 strobe signal을 보내면 memory에서 데이터를 가져가는 방식이다.</p></li> <li><p>장점 : Handshake방식에 비해 빠르다</p></li> <li><p>단점 : CPU에서 데이터를 가져갔는지 확인을 하지 않기 때문에 신뢰성가 융통성이 떨어진다</p></li></ul></li> <li><p>Handshaking</p> <ul><li><p>두 개의 control signal을 통해서 데이터를 수신했는지 여부를 확인하는 방식이다.</p></li> <li><p>CPU가 I/O device에 데이터를 보내는 것을 예로들면 먼저 CPU에서 버스에 데이터를 실어서 메모리로 보낸후 data valid 신호를 보낸다 메모리가 데이터를 수신하면 data accepted 신호를 보내고, cpu는 data valid신호를 disable한다 이를 확인한 memory는 data accept신호를 disable한다</p></li> <li><p>장점 : 데이터 전송 중 에러가 발생하면 Timeout mechanism에 의해서 탐지가 가능하다. 따라서 신뢰성과 융통성이 높다</p></li> <li><p>단점 : Strobe 방식 보다 느리다</p></li></ul></li></ul> <h3 id="_5-strobe-handshaking-2"><a href="#_5-strobe-handshaking-2" class="header-anchor">#</a> 5. Strobe, Handshaking</h3> <ul><li><p>Strobe</p> <ul><li><p>Strobe라는 control signal을 통해 Timing을 정하는 방식이다</p></li> <li><p>cpu가 메모리에게 데이터를 전송하는 상황을 예로 들면, cpu가 bus에 data를 실어서보내고 strobe 신호도 보낸다. memory는 strobe 신호를 확인하고 데이터를 가져간다</p></li> <li><p>장점 : handshaking 방식에 비해 빠르다</p></li> <li><p>단점 : cpu는 memory가 데이터를 잘 받았는지 확인하지 않는다 따라서 신뢰성과 융통성이 떨어진다</p></li></ul></li> <li><p>Handshaking</p> <ul><li><p>두 가지 control signal을 보내 데이터를 수신하였는지 확인하는 방식이다.</p></li> <li><p>cpu가 I/O device에 데이터를 송신하는 경우를 예로 들면, cpu에서 data를 bus에 실어 보낸후 data valid 신호를 보낸다. 데이터를 받은 device는 data accepted를 cpu에 보낸다. data accepted를 확인한 cpu는 data valid 신호를 disable한다 이를 확인한 device는 data accepted 신호를 disable한다</p></li> <li><p>장점 : 데이터 전송 중 에러가 발생하는 경우 timeout mechanism에 의해서 탐지가 가능하다 따라서 신뢰성과 융통성이 높다</p></li> <li><p>단점 : strobe 방식에 비해 느리다</p></li></ul></li></ul> <h3 id="_6-4-4-fifo"><a href="#_6-4-4-fifo" class="header-anchor">#</a> 6. 4-4 FIFO</h3> <ul><li><p>초기상태 : F1=0, F1`=1, S=0</p></li> <li><p>Fi</p> <ul><li><p>F4 = 1 = output ready</p></li> <li><p>1 = valid data in Ri</p></li> <li><p>0 = no valid data in Ri</p></li></ul></li> <li><p>Fi`</p> <ul><li><p>F1` = 1 = input ready</p></li> <li><p>1 = empty in Ri</p></li> <li><p>0 = full in Ri</p></li></ul></li> <li><p>Data Input</p> <ul><li><p>Input ready = 1 (F1` = 1)일때, insert = 1로 하여 데이터 입력</p></li> <li><p>And gate 의 출력이 1이 되면서 입력데이터가 R1으로 전송</p></li> <li><p>S = 1이 되면 F/F이 set되어 F1 =1</p></li> <li><p>R2가 비어있으면 F2` = 1이고, F1 = 1과 And gate를 통과하면 R1의 내용이 R2로 전송</p></li></ul></li> <li><p>Data Output</p> <ul><li><p>Output ready 가 1이면 delete = 1로 하여 데이터 출력</p></li> <li><p>delete = 1이면 R = 1, output ready = 0</p></li> <li><p>delete = 1에서 0이되면 input and gate의 출력이 1이되고 R3가 R4로 전송되면서 S=1이 되어 다시 output ready = 1</p></li></ul></li></ul> <h3 id="_6-4-4-fifo-2"><a href="#_6-4-4-fifo-2" class="header-anchor">#</a> 6. 4-4 FIFO</h3> <ul><li><p>초기상태 F1=0, F1`=1, S=0</p></li> <li><p>Fi</p> <ul><li><p>F4 = 1= output ready</p></li> <li><p>1 = valid data in Ri</p></li> <li><p>0 = no valid data in Ri</p></li></ul></li> <li><p>Fi`</p> <ul><li><p>F1` = 1 = input ready</p></li> <li><p>1 = emtpy data in Ri</p></li> <li><p>0 = full data in Ri</p></li></ul></li> <li><p>Input</p> <ul><li><p>input ready가 1일때 insert = 1로 하여 데이터 입력</p></li> <li><p>and gate의 출력이 1이되면 R1에 데이터 저장</p></li> <li><p>S = 1이 되면 F/F가 set되어 F1=1</p></li> <li><p>R2가 비어있으면 F2` = 1 , F1 =1 과 and gate통과하면서 R1의 내용이 R2로 전송</p></li></ul></li> <li><p>Output</p> <ul><li><p>output ready = 1이면 delete = 1로 하여 데이터 출력</p></li> <li><p>delete = 1이면 R=1, ouput ready = 0</p></li> <li><p>delete가 1에서 다시 0이되면 input and gate의 출력이 0이 되고 R3가 R4로 전송되면서 S=1이 되어 output ready = 1</p></li></ul></li> <li></li></ul> <h3 id="_7-priority-interrupt"><a href="#_7-priority-interrupt" class="header-anchor">#</a> 7. Priority Interrupt</h3> <ul><li><p>Daisy-Chaining priority</p> <ul><li><p>장점 : 회로가 간단하고 융통성이 있다</p></li> <li><p>단점 : 우선순위가 낮은 device는 Interrupt Ack신호를 받는데 시간이 오래걸린다</p></li></ul></li></ul> <h3 id="_7-priority-interrupt-2"><a href="#_7-priority-interrupt-2" class="header-anchor">#</a> 7. Priority Interrupt</h3> <ul><li><p>장점 : 회로가 간단하고 융통성이 있다</p></li> <li><p>단점 : 우선순위가 낮은 device는 interrupt ack를 받는데 시간이 오래걸린다</p></li></ul> <h3 id="_8-locality-of-references"><a href="#_8-locality-of-references" class="header-anchor">#</a> 8. Locality of References</h3> <ul><li><p>3가지 locality of reference에 대해서 설명하고 이들이 memory hierarchy 설계에 미치는 영향에 대해 논하시오</p> <ol><li><p>Temporal Locality</p> <ul><li>최근에 reference된 item은 다시 가까운 미래에 reference될 가능성이 높다</li></ul></li></ol> <p>2* Spatial Locality</p> <ul><li>인접한 Item들이 Access되는 경향이 있다</li></ul> <p>3* Sequential Locality</p> <ul><li>Branch Instruction을 만나지 않는 한 프로그램의 순서대로 수행된다</li></ul> <p>따라서 이러한 Locality 때문에 자주 reference되는 data나 instructino을 cache에 두면 hit ratio를 높일 수 있다.</p></li></ul> <h3 id="_8-locality-of-reference"><a href="#_8-locality-of-reference" class="header-anchor">#</a> 8. Locality of reference</h3> <ol><li><p>Temporal Locality</p></li> <li><p>Spatial Locality</p></li> <li><p>Sequential Locality</p></li></ol> <ul><li><p>이러한 locality 때문에 자주 사용될 것 같은 data나 instruction을 cache에 두면 hit ratio를 높일 수 있다.</p></li> <li></li></ul> <h3 id="_9-cache-block-mapping"><a href="#_9-cache-block-mapping" class="header-anchor">#</a> 9. Cache Block Mapping</h3> <ul><li><p>cache의 block mapping 방법에 따라 3가지 cache 구조가 있다. 이들 3가지 구조의 block mapping에 대해서 설명하고 장단점을 논하시오</p> <ol><li><p>Fully-associative cache</p> <ul><li><p>각 Memory Block이 임의의 Cache block frame에 들어갈 수 있다.</p></li> <li><p>장점 : hit ratio가 높다</p></li> <li><p>단점 : Cache에 있는 모든 Block의 tag들을 동시에 비교해야하기 때문에 compare logic의 비용이 천문학적이다</p></li></ul></li></ol> <p>2* Direct mapping cache</p> <ul><li><p>각 Memory block이 Unique한 Cache block frame에 들어갈 수 있다.</p></li> <li><p>장점 : compare logic이 가장 간단하다</p></li> <li><p>단점 : hit ratio가 낮다</p></li></ul> <p>3* Set-Associative cache</p> <ul><li><p>각 Memory block 들이 들어갈 수 있는 set이 정해져있다. Fully-associative cache와 Direct mapping cache를 절충함</p></li> <li><p>장점 : Performance-cost ratio가 가장 높다</p></li> <li><p>단점 : Fully-associative cache보다 hit ratio가 낮다</p></li></ul></li></ul> <h3 id="_9-cache-block-mapping-2"><a href="#_9-cache-block-mapping-2" class="header-anchor">#</a> 9. Cache Block Mapping</h3> <ol><li><p>Fully Associative cache</p> <ul><li><p>각 memory block은 임의의 cache block frame에 들어갈 수 있다.</p></li> <li><p>장점 : hit ratio가 가장 높다</p></li> <li><p>단점 : cache에 있는 모든 블록의 tag를 비교하는 compare logic의 비용이 엄청 크다</p></li></ul></li></ol> <p>2* Direct mapping cache</p> <ul><li><p>각 memory block은 unique한 cache block frame에 들어갈 수 있다.</p></li> <li><p>장점 : compare logic이 가장 간단하다</p></li> <li><p>단점 : hit ratio가 낮다</p></li></ul> <p>3* Set assosiative cache</p> <ul><li><p>각 memory block이 들어갈 수 있는 set이 정해져있다. Fully-associateive cache와 direct mapping cache를 절충한 느낌</p></li> <li><p>장점 : performance-cost ratio가 높다</p></li> <li><p>단점 : fully associative cache보다 hit ratio가 낮다</p></li></ul> <h3 id="_10-virtual-memory"><a href="#_10-virtual-memory" class="header-anchor">#</a> 10. Virtual Memory</h3> <ol><li><p>virtual page number가 TLB에 있으면 해당하는 Physical Frame Number를 가져오고, Block하고 word 10bit는 그대로 가져와서 Physicla address로 변환한다</p></li> <li><p>TLB에 없으면 운영체제가 관장하는 PT에 찾아가서 가져온다. 동시에 이 값을 TLB에 update시킨다</p></li> <li><p>PT에도 없으면 Page Fault가 발생</p></li></ol> <h3 id="_10-virtual-memory-2"><a href="#_10-virtual-memory-2" class="header-anchor">#</a> 10. Virtual Memory</h3> <ol><li><p>virtual page number가 tlb에 있으면 해당하는 physical frame number를 가져오고 block이랑 word는 그대로 physical address로 변환한다</p></li> <li><p>TLB에 page number가 없으면 운영체제가 관장하는 PT에서 찾아가서 가져온다. 동시에 이값을 TLB에 업데이트한다</p></li> <li><p>PT에도 없으면 page fault를 발생시킨다</p></li></ol> <h3 id="_10-virtual-memory-3"><a href="#_10-virtual-memory-3" class="header-anchor">#</a> 10. Virtual Memory</h3> <ol><li><p>virtual page number를 TLB에서 찾아본다, 있다면 해당 page frame number를 가져와서 physical page number로 넘긴다 block과 word는 그대로 physical address로 변환하여 넘긴다</p></li> <li><p>virtual page number가 TLB에 없다면 운영체제가 관장하면 Page Table을 찾아본다 찾으면 TLB에 바로 update한다</p></li> <li><p>PT에도 없으면 page fault를 발생시킨다</p></li></ol> <h3 id="_11-interconnection-structures"><a href="#_11-interconnection-structures" class="header-anchor">#</a> 11. Interconnection Structures</h3> <ul><li><p>Multiprocessor 구조에는 time-shared common bus구조, multipart memory 구조, crossbar switch구조가 있다, 이들 각각 구조물을 block diagram을 사용하여 설명하고 각각의 장단점을 논하시오</p> <p>. Time-shared common bus구조</p> <ul><li><p>하나의 common bus에 모든 IOC, memory module, processor를 연결한 구조이다</p></li> <li><p>장점 : 가장 간단한 구조라서 쉽게 구현이 가능하다</p></li> <li><p>단점 : bus의 bandwidth가 제한되어있어 병목현상으로 인해 성능이 저하될 수 있다.</p></li> <li><p>Multipart memory 구조</p> <ul><li><p>여러개의 memory module로 나눠서 모든 cpu와 연결한 구조이다</p></li> <li><p>장점 : 병목 현상이 일어나지 않는다</p></li> <li><p>단점 : 한개의 cpu를 추가할 경우 메모리를 새로 design 해야한다</p></li></ul></li> <li><p>Crossbar switch</p> <ul><li><p>모든 memory module과 cpu와의 intersection에 crossbar switch를 위치시킨 구조이다</p></li> <li><p>장점 : 가장 뛰어난 성능을 발휘한다</p></li> <li><p>단점 : 필요한 crossbar switch의 개수가 많아 cost가 많이 든다</p></li></ul></li></ul></li></ul> <h3 id="_12-omega-network"><a href="#_12-omega-network" class="header-anchor">#</a> 12. Omega network</h3> <ol><li><p>8X8 Omega Network 구조는 2X2 switch를 사용하는 Perfect Shuffle한 Interstage connection 구조이다</p></li> <li><p>또한 3개의 스테이지를 가지고 각 스테이지 별로 4개의 스위치가 존재한다</p></li> <li><p>Data routing은 Destination의 ID에 따라서 Control 된다</p></li> <li><p>예를 들면 Destination ID가 101인경우 각 비트별로 0인경우 hi 1인경우 lo로 이동하면 destination에 도착할 수 있다.</p></li></ol> <h3 id="_12-omega-network-2"><a href="#_12-omega-network-2" class="header-anchor">#</a> 12. Omega Network</h3> <ol><li><p>8X8 Omega network 구조는 2X2 switch를 사용하는 perfect shuffle된 interstage connection 구조이다</p></li> <li><p>3개의 스테이지가 있으며 stage마다 4개의 switch가 존재한다</p></li> <li><p>destination ID에 따라 경로가 결정 된다</p></li> <li><p>0이면 hi, 1이면 lo로 간주하는데 예를들어 110인경우 아래-아래-위로 이동하면 시작이 어디든 상관없이 항상 110에 도착한다</p></li></ol> <h3 id="_13-hypercube"><a href="#_13-hypercube" class="header-anchor">#</a> 13. HyperCube</h3> <p>2^n개의 컴퓨터로 이루어진 Interconnection Structure이다. 각 노드에는 n-bit의 노드ID가 할당 되며, 노드 ID가 서로 하나의 bit만 다른 노드 사이에 communication link가 존재한다</p> <p>2^n개의 컴퓨터로 이루어진 interconnection structure이다. 각 노드에는 n-bit의 노드ID가 할당 되며, 하나의 bit만 다른 노드 ID를 가진 두 노드 사이에 communication link가 존재한다</p> <p>2^n개의 컴퓨터로 이루어진 interconnection structure이다. 각 노드에는 n-bit의 노드 ID가 할당된다. 한 bit만 다른 node id를 가진 두 node 사이에 communication link가 존재한다</p> <h3 id="_14-cache-coherence-problem"><a href="#_14-cache-coherence-problem" class="header-anchor">#</a> 14. Cache Coherence Problem</h3> <ul><li><p>Cache coherence problem이란 프로세서들의 각 local cache 정보가 consistent 하지 않은 문제이다. 이는 snoopy bus protocol을 이용해 해결할 수 있다. snoopy protocol은 bus watching 방법을 사용하여 data consistency를 추구한다</p></li> <li><p>Local Cache에 Update가 되면</p> <ol><li><p>Write-invalidate인 경우 모든 Remote cache에 있는 copy들을 Invalidate시킵니다</p></li> <li><p>Write-update인 경우 모든 Remote cache에 있는 copy들을 update시킨다</p></li></ol></li></ul> <p>. Local cache에 Update가 되면</p> <ol><li><p>Write-invalidate인 경우 모든 remote cache에 있는 copy들을 invalidate시킵니다.</p></li> <li><p>write-update인 경우 모든 remote cache에 있는 copy들을 update시킨다</p></li></ol> <h3 id="_14-cache-coherence-problem-2"><a href="#_14-cache-coherence-problem-2" class="header-anchor">#</a> 14. Cache Coherence problem</h3> <ul><li><p>Cache coherence problem이란 프로세서들의 각 local cache 정보가 consistent 하지 않은 문제이다. 이는 snoppy bus protocol로 해결할 수 있다. snoopy bus protocol을 bus watching 방법을 통해 data consistency를 추구한다</p></li> <li><p>Local cache에 Update가 되면</p> <ol><li><p>Write-invalidate인 경우 모든 remote cache에 있는 copy들을 invalidate 시킨다</p></li> <li><p>write-update인 경우 모든 remote cache에 있는 copy들을 update시킨다</p></li></ol></li></ul> <p>. Locsal cache에 update가 되면</p> <ol><li><p>Write-invalidate인경우 모든 remote cache에 있는 copy들을 invalidate시킨다</p></li> <li><p>write-update인 경우 모든 remote cache에 있는 copy들을 update시킨다.</p></li></ol> <h3 id="_1-micro-programmed-control-unit"><a href="#_1-micro-programmed-control-unit" class="header-anchor">#</a> 1. Micro programmed Control Unit</h3> <ol><li><p>Incrementor가 CAR(Control access register)를 1 증가시킨다</p></li> <li><p>서브루틴의 호출하고 복귀하는 기능</p></li> <li><p>명령어 비트들로부터 control memory로의 복귀 주소 mapping</p></li> <li><p>무조건 분기와 status bit 조건에 따른 조건 분기</p></li></ol> <ul><li>위의 그림은 CAR에 주소를 저장하는 4가지 방법을 보여주고 있다. incrementer는 car을 증가시켜 순차적으로 실행되게한다 분기는 branch logic에서 status bit에 따라 선택적으로 분기한다 제어장치는 판단 능력을 가지게 된다. 외부 주소는 mapping logic을 통하여 control memory로 전송되며 subroutine 복귀 주소는 특별한 register에 저장한다</li></ul> <h3 id="_2-pipelining-2"><a href="#_2-pipelining-2" class="header-anchor">#</a> 2. Pipelining</h3> <ul><li><p>n : tasks의 개수</p></li> <li><p>tn : pipelining 기법을 적용하지 않았을 때 task 한개의 소요시간</p></li> <li><p>tp : clock cycle time</p></li> <li><p>n이 커질수록 S는 k에 가까워진다</p></li> <li><p>전달 시간이 가장 긴 segment의 지연 시간에 따라 clock cycle이 정해지기 때문이다</p></li> <li><p>일반적으로 nonpipelining 회로에서는 중간 register들을 사용하지 않고 combination circuit으로 구현이 된다</p></li></ul> <h3 id="_3-instruction-pipeline의-문제점"><a href="#_3-instruction-pipeline의-문제점" class="header-anchor">#</a> 3. Instruction Pipeline의 문제점</h3> <ol><li><p>두 segment가 동시에 memory에 access하는 경우 conflict가 발생한다</p> <ul><li>instruction register와 memory register을 분리하여 해결할 수 있다.</li></ul></li></ol> <p>2* 어떤 instruction이 이전 instruction의 수행 결과를 필요로할때 data dependency가 발생한다.</p> <ul><li>두 instruction 사이에 No operation을 추가하여 data 참조를 지연시켜 해결할 수 있다.</li></ul> <p>3* Branch Instruction은 PC의 값을 변화시키는 Instruction에 의해 branch가 어렵다</p> <ul><li>컴파일러가 branch 앞 뒤를 조사하여 메모리를 재배치하여 해결할 수 있다.</li></ul> <h3 id="_4-multiplication-algorithm"><a href="#_4-multiplication-algorithm" class="header-anchor">#</a> 4. Multiplication Algorithm</h3> <ol><li><p>AC와 Qn+1을 초기값 0으로, SC는 승수의 비트 수로 저장한다</p></li> <li><p>QnQn+1을 조사하여 결과가 10이면 부분곱에 피승수를 빼고, 01이면 피승수를 더한다, 두 비트가 같으면 아무 연산도 하지 않는다.</p></li> <li><p>이후 부분곱과 승수를 오른쪽으로 1비트씩 shift한다 이때 승수의 가감이 번갈아 일어나기 때문에 overflow는 발생하지 않는다.</p></li> <li><p>위의 과정들을 승수의 비트 수만큼 반복한다</p></li></ol> <h3 id="_5-strobe-and-handshaking"><a href="#_5-strobe-and-handshaking" class="header-anchor">#</a> 5. Strobe and handshaking</h3> <ul><li><p>Strobe</p> <ul><li><p>strobe라는 control signal을 통해 timing을 전달하는 방식이다 (Strobe는 cpu가 control한다)</p></li> <li><p>cpu가 메모리에 데이터를 보내는 것을 예로 들면</p> <ol><li><p>cpu가 메모리에 데이터, strobe를 보낸다</p></li> <li><p>strobe 신호를 받은 메모리는 cpu가 보낸 데이터를 가져간다</p></li></ol></li> <li><p>장점 : handshaking보다 빠르다</p></li> <li><p>단점 : cpu에서 데이터가 잘 도착했는지 확인하지 않기 때문에 신뢰성과 융통성이 떨어진다</p></li></ul></li> <li><p>Handshaking</p> <ul><li><p>handshaking 방식은 두가지 control signal을 보내 데이터를 잘 받았는지 확인하는 방법이다</p></li> <li><p>예를 들어 cpu가 i/o device에게 데이터를 전달한다고 가정하자</p> <ol><li><p>cpu는 device에게 data를 보내고 data valid를 보낸다</p></li> <li><p>device는 데이터를 확인한 후, data accepted를 보낸다</p></li> <li><p>cpu는 data accepted를 확인하고 data valid를 disable한다</p></li> <li><p>device는 data valid가 disable된것을 확인하고 data accepted를 disable한다</p></li></ol></li></ul> <p>. 장점 : 데이터 전송 중에 에러가 발생하면 Timeout mechanism에 의해서 탐지가 가능하다 따라서 신뢰성과 융통성이 높다</p> <p>. 단점 : strobe 방식에 비해 느리다</p></li></ul> <h3 id="_6-4x4-fifo"><a href="#_6-4x4-fifo" class="header-anchor">#</a> 6. 4X4 FIFO</h3> <ul><li><p>초기상태 : F1 = 0, F1` = 1, S = 0</p></li> <li><p>Fi</p> <ul><li><p>F4(output ready) = 1</p></li> <li><p>1 = valid data in Ri</p></li> <li><p>0 = no valid data in Ri</p></li></ul></li> <li><p>Fi`</p> <ul><li><p>F1`(input ready) = 1</p></li> <li><p>1 = emtpy data in Ri</p></li> <li><p>0 = full in Ri</p></li></ul></li> <li><p>Data input</p> <ol><li><p>Input ready(F1`) = 1인 상태에서 Insert = 1하여 데이터를 삽입한다</p></li> <li><p>And gate의 값이 1이되어 R1에 데이터가 저장된다</p></li> <li><p>S = 1이되면 F/F가 set되어 F1 = 1이 된다</p></li> <li><p>R2가 비어있으면 F2` = 1이고, F1 =1과 AndGate를 통과하면 R1의 내용d이 R2로 전송</p></li></ol></li></ul> <p>. Data Output</p> <ol><li><p>F4(output ready)가 1이 되면 delete = 1 하여 데이터 출력</p></li> <li><p>R = 1이면 Output ready = 0이 된다</p></li> <li><p>Delete가 다시 0이되면 input AndGate의 출력이 1이 되고 R3의 값이 R4로 이동한다</p></li></ol> <h3 id="_6-4-4-fifo-3"><a href="#_6-4-4-fifo-3" class="header-anchor">#</a> 6. 4-4 FIFO</h3> <ul><li><p>초기값 : F1 = 0, F1` = 1, S = 0</p></li> <li><p>Fi</p> <ul><li><p>F4(output ready) = 1</p></li> <li><p>1 : valid value in Ri</p></li> <li><p>0 : no valid value in Ri</p></li></ul></li> <li><p>Fi`</p> <ul><li><p>Fi`(input ready) = 1</p></li> <li><p>1 : Ri is empty</p></li> <li><p>0 : Ri is full</p></li></ul></li> <li><p>Data input</p> <ul><li><p>input ready(F1`) = 1인 상태에서 insert = 1이면 데이터가 입력된다</p></li> <li><p>and gate의 output이 1이 되므로 R1에 data가 저장된다</p></li> <li><p>S=1이 되면 F/F가 설정되어 F1 = 1이 된다</p></li> <li><p>R2가 empty이면 F2` = 1이므로 R1의 값이 R2로 이동한다</p></li></ul></li> <li><p>Data output</p> <ul><li><p>output ready(F4) = 1인 상태에서 delete = 1이되면 데이터를 출력한다</p></li> <li><p>Delete = 1이면 R=1, S=0이 되어 output ready = 0이 된다</p></li> <li><p>delete가 다시 0이되면 input and gate의 출력이 1이되고 따라서 R3의 값이  R4로 넘어가면서 S=1, F4(output ready) = 1이 된다</p></li></ul></li></ul> <h3 id="_7-priority-interrupt-3"><a href="#_7-priority-interrupt-3" class="header-anchor">#</a> 7. Priority Interrupt</h3> <ul><li><p>장점 : 회로가 간단하고 융통성이 있다</p></li> <li><p>단점 : 우선순위가 낮은 device는 interrupt acknowledge 신호를 받는데 시간이 오래걸린다</p></li></ul> <h3 id="_8-locality-of-references-2"><a href="#_8-locality-of-references-2" class="header-anchor">#</a> 8. Locality of References</h3> <ul><li><p>Temporal Locality : 한번 access된 memory는 가까운 미래에 다시 access될 가능성이 높다</p></li> <li><p>Spatial Locality : access된 메모리 주변의 memory들이 같이 access될 가능성이 높다</p></li> <li><p>Sequential Locality : 순서대로 access된다</p></li></ul> <h3 id="_8-locality-of-references-3"><a href="#_8-locality-of-references-3" class="header-anchor">#</a> 8. Locality of References</h3> <ul><li><p>Temporal Locality : 최근에 reference된 item은 가까운 미래에 다시 reference될 확률이 높다</p></li> <li><p>Spatial Locality : 인접한 Item들이 같이 access 되는 경향이 있다.</p></li> <li><p>Sequential Locality : Branch instruction을 만나지 않는 이상 프로그램상의 순서대로 수행된다</p></li> <li><p>따라서 이러한 locality때문에 자주 reference되는 data나 instruction을 cache에 두면 hit ratio를 높일 수 있다.</p></li></ul> <h3 id="_8-locality-of-references-4"><a href="#_8-locality-of-references-4" class="header-anchor">#</a> 8. Locality of References</h3> <ul><li><p>Temporal locality : reference되는 item은 가까운 미래에 다시 reference될 확률이 높다</p></li> <li><p>Spatial locality : 인접한 item들은 같이 reference되는 경향이 있다.</p></li> <li><p>Sequential locality : branch instruction을 만나지 않는 이상 프로그램은 순차적으로 실행된다</p></li> <li><p>이러한 locality때문에 자주 쓰이는 data나 instruction을 cache에 두면 hit ratio를 높일 수 있다.</p></li></ul> <h2 id="_9-cache-block-mapping-3"><a href="#_9-cache-block-mapping-3" class="header-anchor">#</a> 9. Cache Block Mapping</h2> <ol><li><p>Fuly-associative cache</p> <ul><li><p>각 memory block이 임의의 cache block frame에 들어갈 수 있다.</p></li> <li><p>장점 : hit ratio가 가장 높다</p></li> <li><p>단점 : cache에 있는 모든 block의 tag를 동시에 compare하는데 드는 cost가 매우 크다</p></li></ul></li></ol> <p>2* Direct mapping cache</p> <ul><li><p>각 memory block이 unique한 cache block frame에 들어갈 수 있다.</p></li> <li><p>장점 : compare logic이 가장 간단하다</p></li> <li><p>단점 : hit ratio가 낮다</p></li></ul> <p>3* Set-associative cache</p> <ul><li><p>각 memory block이 들어갈 수 있는 set가 정해져있다.</p></li> <li><p>장점 : Performance-cost ratio가 가장 높다</p></li> <li><p>단점 : fully-associative보다 hit ratio가 낮다</p></li></ul> <h3 id="_9-cache-block-mapping-4"><a href="#_9-cache-block-mapping-4" class="header-anchor">#</a> 9. Cache Block Mapping</h3> <ol><li><p>Fully-Associative cache</p> <ul><li><p>각 memeory block이 임의의 cache block frame에 들어갈 수 있다.</p></li> <li><p>장점 : hit ratio가 가장 높다</p></li> <li><p>단점 : cache안에 존재하는 모든 block을 비교하는데 드는 compare cost가 엄청 크다</p></li></ul></li></ol> <p>2* Direct Mapping cache</p> <ul><li><p>각 memory block이 Unique한 cache block frame에 들어갈 수 있다.</p></li> <li><p>장점 : compare logic이 가장 간단하다</p></li> <li><p>단점 : hit ratio가 가장 낫다</p></li></ul> <p>3* Set-Associative Cache</p> <ul><li><p>각 memoy block이 들어갈수 있는 Set가 정해져있다. Fully-associative cache와 Direct Mapping cache를 절충한 방법이다.</p></li> <li><p>장점 : performance-cost ratio가 가장 크다</p></li> <li><p>단점 : fully-associatvie cache보다 hit ratio가 작다</p></li></ul> <h3 id="_10-virtual-memory-4"><a href="#_10-virtual-memory-4" class="header-anchor">#</a> 10. Virtual Memory</h3> <ol><li><p>virtaul memory의 page를 TLB에서 찾는다, 있으면 Physical Frame Number를 가져오고, block과 word 10bit는 그대로 physical address로 변환한다</p></li> <li><p>page number가 TLB에 없으면 운영체제가 관장하는 Page Tables를 찾아본다 찾았다면 바로 TLB를 업데이트한다</p></li> <li><p>PT에도 없다면 page fault를 발생시킨다.</p></li></ol> <h3 id="_11-interconnection-structures-2"><a href="#_11-interconnection-structures-2" class="header-anchor">#</a> 11. Interconnection Structures</h3> <ol><li><p>Time-shared common bus 구조</p> <ul><li><p>한개의 common bus에 모든 processer, memory, IOP가 연결된 구조이다</p></li> <li><p>장점 : 구조가 가장 간단해서 구현하기 쉽다</p></li> <li><p>단점 : 버스의 bandwidth가 제한되어있어 병목현상이 발생하기 쉬운 구조이다, 이에 따라 성능이 저하될 수 있다</p></li></ul></li> <li><p>multiport memory 구조</p> <ul><li><p>각각의 Memory Module을 Multiport로 만들어서 Path가 Multiple하게 존재하는 구조이다</p></li> <li><p>장점 : 병목 현상이 발생하지 않는다</p></li> <li><p>단점 : Multiport이기 때문에 CPU를 하나 추가하는 경우 메모리의 설계를 다시 해야한다 따라서 확장성이 떨어진다</p></li></ul></li> <li><p>crossbar switch 구조</p> <ul><li><p>MM과 CPU의 intersection의 Crosspoint에 crossbar switch을 두어서 control하는 구조이다</p></li> <li><p>장점: 성능이 가장 좋다</p></li> <li><p>단점 : intersection마다 crossbar switch를 설치해야하므로 많은 cost가 든다</p></li></ul></li></ol> <h3 id="_12-omega-network-3"><a href="#_12-omega-network-3" class="header-anchor">#</a> 12. Omega Network</h3> <ol><li><p>3개의 스테이지가 있고 스테이지 하나당 4개의 스위치가 있는 형태이다</p></li> <li><p>8X8 Omega Network 구조는 2X2 switch를 사용하는 Perfect shuffle한 Interstage connection 구조이다.</p></li> <li><p>Data routing은 Destination의 ID에 따라서 control 된다</p></li> <li><p>0이면 hi, 1이면 lo로 간주한다 따라서 101인 경우 아래-위-아래 순서로 따라가면 출발점과 상관없이 항상 도착점이 101인 것을 알 수 있다.</p></li></ol> <h3 id="_13-hypercube-interconnection"><a href="#_13-hypercube-interconnection" class="header-anchor">#</a> 13. HyperCube Interconnection</h3> <ul><li>2^n개의 컴퓨터로 이루어진 Interconnection structure이다. 각 노드에는 n-bit의 노드 ID가 할당 된다. 노드 ID가 한 비트만 다른 두 노드사이에 communication link가 존재한다</li></ul> <h3 id="_14-cache-coherence-problem-3"><a href="#_14-cache-coherence-problem-3" class="header-anchor">#</a> 14. Cache Coherence Problem</h3> <ul><li><p>Cache coherence problem은 프로세서들의 각 local cache 정보가 consistent하지 않는 문제입니다.</p></li> <li><p>이는 snoopy bus protocol을 이용해 해결할수 있다. Snoopy protocol은 bus watching방법을 통해 data consistency를 추구한다</p></li> <li><p>Local cache에 Update가 되면</p> <ol><li><p>Write-Invalidate인 경우 모든 remote cache에 있는 copy들을 invalidate시킨다</p></li> <li><p>Write-update인 경우 모든 remote cache에 있는 copy들을 update시킨다</p></li></ol></li></ul> <h3 id="_14-cache-coherence-problem-4"><a href="#_14-cache-coherence-problem-4" class="header-anchor">#</a> 14. Cache Coherence Problem</h3> <ul><li><p>Cache coherence problem은 프로세서들의 각 local cache 정보가 consistency지 않는 문제를 말한다</p></li> <li><p>이는 Snoop bus protocol을 통해 해결할 수 있는데, Snoop bus protocol은 bus watching을 통해 data consistency를 추구하는 방법이다</p></li> <li><p>Local Cache에 업데이트가 되면</p> <ol><li><p>Write-invalidate인경우 모든 remote cache의 copy들을 invalidate 시킨다</p></li> <li><p>Write-upate인 경우 모든 remote cache의 copy들을 update시킨다</p></li></ol></li></ul> <h3 id="_1-microprogrammed-control-unit"><a href="#_1-microprogrammed-control-unit" class="header-anchor">#</a> 1. Microprogrammed Control Unit</h3> <ol><li><p>CAR을 1 증가시킨다</p></li> <li><p>무조건분기와 status bit의 조건에 따른 조건 분기를 수행한다</p></li> <li><p>명령어 비트들로부터 control memory로 mapping 하는 처리</p></li> <li><p>subroutine의 호출과 복귀를 수행한다</p></li></ol> <ul><li><p>위의 그림은 CAR에 주소를 저장하는 4가지 방법을 보여준다.</p></li> <li><p>Incrementer는 car을 증가시켜 순차적으로 프로그램이 수행되도록 한다. 분기는 branch logic에서 status bit에 따라 선택적으로 분기 동작을 하고, 제어장치는 판단 능력을 가지게된다. 외부 주소는 mapping logic에서 control memory로 전송한다 subroutine 복귀 주소는 특별한 레지스터에 저장한다.</p></li></ul> <h3 id="_2-pipelining-3"><a href="#_2-pipelining-3" class="header-anchor">#</a> 2. Pipelining</h3> <ul><li><p>n : task의 개수</p></li> <li><p>tn : pipeline 기법을 수행하지 않았을때 task 하나에 소요되는 시간</p></li> <li><p>tp : clock cycle time</p></li> <li><p>n이 커질 수록 S는 k에 가까워진다</p></li> <li><p>이론적 최대 speed up을 얻을 수 없는 이유</p> <ol><li><p>전달 속도가 가장 느린 segment의 지연 시간에 맞추어 clock cycle이 정해지기 때문이다</p></li> <li><p>일반적으로 nonpipelining 회로에서는 pipelining에서 사용하는 중간 register들을 사용하지 않고 combination circuit으로 구현된다</p></li></ol></li></ul> <h3 id="_3-instruction-pipeline의-문제점-2"><a href="#_3-instruction-pipeline의-문제점-2" class="header-anchor">#</a> 3. Instruction Pipeline의 문제점</h3> <ol><li><p>두 segment가 동시에 memory에 access하는 경우 conflict가 발생한다</p> <ul><li>instruction과 data memory module을 분리하여 해결할 수 있다.</li></ul></li></ol> <p>2* 어떤 instruction이 이전의 instruction의 수행 결과에 의존적인 경우 data dependency가 발생한다</p> <ul><li>두 instruction 사이에 No Operation을 추가하여 데이터 참조를 지연시켜서 해결할 수 있다.</li></ul> <p>3* branch instruction과 같이 pc의 값을 바꾸는 instruction에 의해서 branch가 힘들다</p> <ul><li>컴파일러가 branch 앞뒤 명령어를 조사해서 프로그램 재배치를 통해 해결할 수 있다.</li></ul> <h3 id="_4-multiplication-algorithm-2"><a href="#_4-multiplication-algorithm-2" class="header-anchor">#</a> 4. Multiplication Algorithm</h3> <ul><li><p>AC와 Qn+1을 0으로, SC는 승수의 비트 개수로 초기화한다</p></li> <li><p>Qn과 Qn+1을 조사하여 값이 10인 경우 부분곱에 피승수를 빼고, 01일 경우 피승수를 더한다</p></li> <li><p>11 또는 00으로 같을 경우 아무 연산도 하지 않는다</p></li> <li><p>이후 부분곱과 승수를 오른쪽으로 1비트씩 shift연산을 한다 이때 승수도 번갈아 가감하기 때문에 오버플로우는 발생하지 않는다</p></li> <li><p>위의 과정을 승수의 비트 수 만큼 반복한다</p></li></ul> <h3 id="_5-strobe-and-hand-shaking"><a href="#_5-strobe-and-hand-shaking" class="header-anchor">#</a> 5. Strobe and Hand shaking</h3> <ul><li><p>strobe</p> <ul><li><p>strobe라는 control signal을 이용해 timing을 전송하는 방식이다</p></li> <li><p>cpu가 memory에게 데이터를 보내는 상황이라고 가정하자, cpu는 data와 strobe를 전송한다. memory는 strobe signal을 받고 data를 가져가는 방시이다</p></li> <li><p>장점 : handshake 방식보다 간단하고 빠르다</p></li> <li><p>단점 : cpu가 memory가 데이터를 잘 받았는지 확인하지 않는다 따라서 신뢰성과 융통성이 떨어진다</p></li></ul></li> <li><p>handshake</p> <ul><li><p>두 가지 control signal을 보내 데이터를 잘 받았는지 확인하는 방식이다.</p></li> <li><p>cpu가 I/O device에게 데이터를 보내는 상황이라고 가정하자, cpu는 bus에 data를 싣고 data validate 신호를 device에게 전송한다. device는 데이터를 가져간 후에 data accepted 신호를 보낸다 cpu는 data accepted를 확인하고 data validate 신호를 disable한다. device는 data validate가 disable 된 것을 확인한 후 data accepted를 disable한다</p></li> <li><p>장점 : 데이터 전송 중 오류가 나면 timeout mechanism을 통해 데이터가 올바르게 전송되지 않았다는 것을 알 수 있다 따라서 신뢰성, 융통성이 높다</p></li> <li><p>단점 : strobe 방식에 비해 속도가 느리다</p></li></ul></li></ul> <h3 id="_6-4x4-fifo-2"><a href="#_6-4x4-fifo-2" class="header-anchor">#</a> 6. 4X4 FIFO</h3> <ul><li><p>초기 상태 : F1 = 0, F1` = 1, S = 0</p></li> <li><p>Fi</p> <ul><li><p>F4(output ready) = 1</p></li> <li><p>= 1 : validate data in Ri</p></li> <li><p>= 0 : no validate data in Ri</p></li></ul></li> <li><p>Fi`</p> <ul><li><p>F1`(input ready) = 1</p></li> <li><p>= 1 : empty in Ri</p></li> <li><p>= 0 : full in Ri</p></li></ul></li> <li><p>Data Input</p> <ul><li><p>Input ready = 1인 상태에서 insert = 1이면 데이터가 입력된다</p></li> <li><p>and gate의 출력이 1이되면서 R1에 데이터가 저장된다</p></li> <li><p>S = 1이면 F/F가 설정되면서 F1 = 1이다</p></li> <li><p>F1 = 1이고, R2가 비었으므로 F2` = 1이다 따라서 R1의 데이터가 R2로 전송된다</p></li></ul></li> <li><p>Data Output</p> <ul><li><p>Output ready = 1인 상태에서 delete = 1이면 데이터를 출력한다</p></li> <li><p>R = 1이면 S = 0이 되어, Output ready가 0으로 된다</p></li> <li><p>Delete가 0이 되면 input and gate의 출력이 1이 되고 R3의 값이 R4로 전송되면서 output ready가 다시 1로 설정된다</p></li></ul></li></ul> <h3 id="_7-locality-of-reference"><a href="#_7-locality-of-reference" class="header-anchor">#</a> 7. Locality of Reference</h3> <ul><li><p>Temporal Locality : reference된 item은 머지 않은 미래에 다시 reference될 확률이 높다</p></li> <li><p>Partial Locality : 공간적으로 인접한 item들이 같이 reference되는 경향이 있다</p></li> <li><p>Sequential Locality : branch instruction이 실행되지 않는 한 프로그램은 순차적으로 수행된다</p></li> <li><p>이러한 Locality가 존재하기 때문에 자주 쓰는 data나 instruction을 cache에 저장해 놓으면 hit ratio를 높일 수 있다</p></li></ul> <h3 id="_8-cache-block-mapping"><a href="#_8-cache-block-mapping" class="header-anchor">#</a> 8. Cache Block Mapping</h3> <ul><li><p>Fully-associative cache</p> <ul><li><p>각 메모리 블록이 임의의 cache block frame에 들어갈 수 있다.</p></li> <li><p>장점 : hit ratio가 가장 높다</p></li> <li><p>단점 : cache에 존재하는 모든 블록의 tag를 동시에 비교하는데 필요한 compare logic의 cost는 매우 크다.</p></li></ul></li> <li><p>Direct mapping cache</p> <ul><li><p>각 메모리 블록이 unique한 cache block frame에 들어갈 수 있다</p></li> <li><p>장점 : compare logic이 가장 간단하다</p></li> <li><p>단점 : hit ratio가 낮다</p></li></ul></li> <li><p>Set-assosiative cache</p> <ul><li><p>각 메모리 블록의 들어갈 수 있는 set이 정해져있다. fully associative cache와 direct mapping cache를 절충한 형태이다.</p></li> <li><p>장점 : performance-const ratio가 가장 좋다</p></li> <li><p>단점 : full-associative cache보다 hit ratio가 낮다</p></li></ul></li></ul> <h3 id="_10-virtual-memory-5"><a href="#_10-virtual-memory-5" class="header-anchor">#</a> 10. Virtual Memory</h3> <ol><li><p>virtual page nubmer를 TLB에서 찾으면 Physical Frame Number를 가져오고 word와 block 10bit는 그대로 physicall adress로 변환한다</p></li> <li><p>page number가 TLB에 없으면 운영체제에서 관장하는 Page Tables를 찾아본다, 찾으면 바로 TLB를 update해준다</p></li> <li><p>Page Tables에도 찾지 못했다면 page fault를 발생시킨다</p></li></ol> <h3 id="_11-interconnection-structures-3"><a href="#_11-interconnection-structures-3" class="header-anchor">#</a> 11. Interconnection Structures</h3> <ol><li><p>Time-shared common bus</p> <ul><li><p>하나의 common bus에 모든 memory, process, IOP가 연결된 형태이다</p></li> <li><p>장점 : 구조가 단순해서 구현하기 쉽다</p></li> <li><p>단점 : bus는 bandwidth 제한이 있기때문에 병목현상이 발생할 수 있다. 이에따라 성능저하가 생긴다</p></li></ul></li></ol> <p>2* Multiport memory</p> <ul><li><p>memory module을 multiport로 만들어서 path가 multiple로 존재하게하는 구조이다</p></li> <li><p>장점 : 병목현상이 없다</p></li> <li><p>단점 : CPU가 한개 추가되는 경우 새로 메모리를 설계해야한다 따라서 확장성이 떨어진다</p></li></ul> <p>3* Crossbar switch</p> <ul><li><p>Memory 모듈과 cpu가 만나는 intersection의 cross point에 crossbar switch를 설치하여 path를 control하는 구조이다</p></li> <li><p>장점 : 가장 성능이 좋다</p></li> <li><p>단점 : cross point마다 crossbar switch를 설치하기 때문에 cost가 많이 든다</p></li></ul> <h3 id="_12-omega-network-8x8"><a href="#_12-omega-network-8x8" class="header-anchor">#</a> 12. Omega network 8X8</h3> <ul><li><p>8X8 Omega network는 2X2 switch를 사용하는 Perfect shuffled한 interstage connection 구조이다</p></li> <li><p>3개의 stage가 있는데, 한 스테이지 당 4개의 switch가 존재한다</p></li> <li><p>data routing은 destination ID에 의해 control 된다</p></li> <li><p>0은 high, 1은 low로 간주한다 따라서 destination ID가 101인 경우 아래-위-아래로 따라가면 출발지와 상관없이 항상 101에 도착하는 것을 알 수 있다</p></li></ul> <h3 id="_13-hypercube-interconnection-2"><a href="#_13-hypercube-interconnection-2" class="header-anchor">#</a> 13. HyperCube interconnection</h3> <ul><li><p>2^n개의 컴퓨터로 이루어진 interconnection structure이다.</p></li> <li><p>각 node마다 n-bit의 node ID를 가지고 있는데, id의 한 비트만 다른 두 node 사이에 communication link가 존재한다</p></li></ul> <h3 id="_14-cache-coherence-problem-5"><a href="#_14-cache-coherence-problem-5" class="header-anchor">#</a> 14. Cache Coherence Problem</h3> <ul><li><p>Cache Coherence problem이란 프로세서들이 각 local cache 정보가 consistency하지 않은 문제를 말한다</p></li> <li><p>이는 Snoopy bus protocol로 해결할 수 있는데, snoopy bus protocol은 bus watching을 통해 data consistency를 추구한다</p></li> <li><p>Local cache가 update된 경우</p> <ol><li><p>Write-invalidate인 경우 remote cache의 모든 copy를 invalidate한다</p></li> <li><p>Write-update인 경우 remote cache의 모든 copy를 update한다</p></li></ol></li></ul> <h3 id="_1-microprogrammed-control-unit-2"><a href="#_1-microprogrammed-control-unit-2" class="header-anchor">#</a> 1. Microprogrammed Control Unit</h3> <ol><li><p>Control Access Register를 증가시킨다</p></li> <li><p><mark>명령어 비트들로부터 Control memory의 주소로 mapping하는 처리</mark>를 한다</p></li> <li><p>무조건 분기와 status bit 조건에 따른 조건부 분기를 수행한다</p></li> <li><p>subroutine을 호출하고 복귀한다</p></li></ol> <p>위의 그림은 Control Access Register에 주소가 입력되는 4가지 방법을 보여주고 있다.</p> <ul><li>Incrementer가 CAR을 증가시키며 순차적으로 실행되게 한다. 분기는 status bit에 따라 선택적으로 branch 함으로써 제어 장치는 판단 능력을 갖는다. 외부 주소는 Mapping logic에 의해 control memory로 전송된다. subroutine 복귀 주소는 특별한 register(SBR)에 저장된다.</li></ul> <h3 id="_2-pipelining-4"><a href="#_2-pipelining-4" class="header-anchor">#</a> 2. Pipelining</h3> <ul><li><p>k-segment pipelining</p></li> <li><p>n : task의 개수</p></li> <li><p>tn : pipeline 기법을 사용하지 않았을때 task 하나 당 소요되는 시간</p></li> <li><p>tp : clock cycle time</p></li> <li><p>n이 커지면 S는 k에 가까워진다</p></li> <li><p>이론적 최대 speedup을 얻을 수 없는 이유</p> <ol><li><p>전달 시간이 가장 긴 segment의 지연시간에 따라 clock cycle이 정해지기 때문이다</p></li> <li><p><mark>일반적으로 nonpipeline 회로에서 사용하는 중간 register를 사용하지 않고 전적으로 combination circuit으로 구현되기 때문이다</mark></p></li></ol></li></ul> <h3 id="_3-instruction-pipeline의-문제점-3"><a href="#_3-instruction-pipeline의-문제점-3" class="header-anchor">#</a> 3. Instruction Pipeline의 문제점</h3> <ol><li><p>두개의 segment가 동시에 memory에 access하는 경우 conflict가 발생한다</p> <ul><li>이러한 conflict는 instruction과 memory 모듈을 분리함으로써 해결 할 수 있다.</li></ul></li></ol> <p>2* 어떤 instrucion이 이전의 instruction 수행결과에 의존적이라면 data dependency가 발생한다</p> <ul><li>instruction 사이에 No Operation을 추가하여 데이터 참조 지연을 발생시켜 해결할 수 있다.</li></ul> <p>3* branch instruction 같이 PC값을 변화시키는 instruction은 branch를 수행하기 어렵다</p> <ul><li>컴파일러가 branch 앞뒤 명령을 조사하여 프로그램을 재배치하여 해결 할 수 있다.</li></ul> <h3 id="_4-multiplication-booth-algorithm-2"><a href="#_4-multiplication-booth-algorithm-2" class="header-anchor">#</a> 4. Multiplication booth algorithm</h3> <ol><li><p>AC, Qn+1에는 0, SC에는 승수의 비트수로 초기화를 한다</p></li> <li><p>Qn, Qn+1을 조사하여 그 값이 10인경우에는 부분곱에서 피승수를 빼고 01인경우에는 피승수를 더한다</p></li> <li><p>11 또는 00과 같이 비트가 같은 경우에는 아무것도 하지 않는다</p></li> <li><p>이후에 부분곱과 승수를 오른쪽으로 1칸 shift한다 이때 SC의 가감이 번갈아 수행되기 때문에 오버플로우는 발생하지 않는다</p></li> <li><p>위의 과정을 승수의 비트 수만큼 반복한다</p></li></ol> <h3 id="_5-strobe-and-handshaking-2"><a href="#_5-strobe-and-handshaking-2" class="header-anchor">#</a> 5. Strobe and Handshaking</h3> <ul><li><p>Strobe</p> <ul><li><p>strobe라는 control signal을 보내서 timing을 정하는 방식이다</p></li> <li><p>cpu가 메모리에게 데이터를 전달하는 상황을 가정하자</p> <ol><li><p>cpu가 데이터를 버스에 싣고 strobe signal을 보낸다</p></li> <li><p>strobe signal을 받은 memory는 데이터를 가져간다</p></li></ol></li></ul> <p>. 장점 : handshaking 방식보다 빠르다</p> <p>. 단점 : memory가 data를 받았는지 cpu가 확인하지 않기 때문에 신뢰성과 융통성이 떨어진다</p></li></ul> <p>. Handshaking</p> <p>. 2가지 control signal을 보내서 데이터를 받았는지 확인하는 방식이다</p> <p>. cpu가 I/O device에게 데이터를 전달하는 상황이라고 가정하자</p> <div class="language- extra-class"><pre><code>1. cpu가 data를 bus에 싣고 data valid 신호를 보낸다

2. 데이터를 확인한 device는 data accepted 신호를 보낸다

3. data accepted 신호를 확인한 cpu는 data valid 신호를 disable 한다

4. device가 data valid신호가 disable 된것을 확인하면 data accepted 신호도 disable한다
</code></pre></div><p>. 장점 : 데이터 전송 중 오류가 발생하면 timeout mechanism을 통해 감지할 수 있다 따라서 신뢰성과 융통성이 높다</p> <p>. 단점 : strobe 방식에 비해 느리다</p> <h3 id="_6-4-4-fifo-4"><a href="#_6-4-4-fifo-4" class="header-anchor">#</a> 6. 4-4 FIFO</h3> <ul><li><p>초기값 : F1 = 0, F1` = 1, S = 0</p></li> <li><p>Fi</p> <ul><li><p>F4(output ready) = 0</p></li> <li><p>0 : valid data in Ri</p></li> <li><p>1 : not valid data in Ri</p></li></ul></li> <li><p>Fi`</p> <ul><li><p>F1`(input ready) = 0</p></li> <li><p>0 : empty in Ri</p></li> <li><p>1 : full in Ri</p></li></ul></li> <li><p>Input data</p> <ul><li><p>input ready = 1인 상태에서 insert = 1이면 데이터가 삽입된다</p></li> <li><p>input ready와 insert가 둘 다 1인 경우 and gate의 출력이 1이 되므로 R1에 데이터가 추가된다</p></li> <li><p>S=1이 되면 F/F가 세팅되고 F1 = 1이된다</p></li> <li><p>R2는 empty이기 대문에 F2` = 1이다</p></li> <li><p>F1, F2`둘다 1 이므로 R1의 데이터가 R2로 전송된다</p></li></ul></li> <li><p>Output data</p> <ul><li><p>output ready = 1인 상태에서 delete = 1이면 데이터가 출력된다</p></li> <li><p><mark>delete = 1이면 R = 1, S = 0 이되어 F4(output ready) = 0이 된다</mark></p></li> <li><p><mark>delete가 0이 되면 input and gate의 출력이 1이 되므로 R3의 값이 R4로 전송된다 이후 output ready는 다시 1로 세팅된다</mark></p></li></ul></li></ul> <h3 id="_7-priority-interrupt-4"><a href="#_7-priority-interrupt-4" class="header-anchor">#</a> 7. Priority Interrupt</h3> <ul><li><p>장점 : <mark>회로가 간단하고 융통성이 있다.</mark></p></li> <li><p>단점 : 우선순위가 낮은 디바이스는 interrupt ack를 받는데 시간이 오래 걸린다</p></li></ul> <h3 id="_8-locality-of-references-5"><a href="#_8-locality-of-references-5" class="header-anchor">#</a> 8. Locality of References</h3> <ul><li><p>Temporal Locality : reference된 item이 가까운 미래에 다시 reference될 가능성이 높다</p></li> <li><p>Spacial Locality : 인접한 item들이 access될 가능성이 높다</p></li> <li><p>Sequential Locality : Branch instruction을 만나지 않는 한 프로그램은 순서대로 수행된다</p></li> <li><p>이러한 locality가 존재하기 때문에 자주 reference되는 data나 instruction을 cache에 저장해 놓으면 hit ratio를 높일 수 있다.</p></li></ul> <h3 id="cache-block-mapping"><a href="#cache-block-mapping" class="header-anchor">#</a> Cache Block Mapping</h3> <ul><li><p>Fully-associative Cache</p> <ul><li><p>각 memory block은 임의의 cache block frame에 들어갈 수 있다.</p></li> <li><p>장점 : hit ratio가 가장 높다</p></li> <li><p>단점 : cache에 존재하는 모든 block의 tag를 동시에 비교하는데 compare logic의 cost가 엄청크다</p></li></ul></li> <li><p>Direct Mapping Cache</p> <ul><li><p>각 memory block은 unique한 cache block frame에 있을 수 있다.</p></li> <li><p>장점 : compare logic이 가장 간단하다</p></li></ul></li> <li><p>Set-associative Cache</p> <ul><li><p>memory block은 정해진 set에 따라 cache block frame에 넣을 수 있다.</p></li> <li><p>장점 : performance cost ratio가 가장 높다</p></li> <li><p>단점 : fully-associative cache 보다 hit ratio가 낮다</p></li></ul></li></ul> <h3 id="virtual-memory"><a href="#virtual-memory" class="header-anchor">#</a> Virtual Memory</h3> <ol><li><p>virtual page name을 TLB에서 찾는다 있다면 해당 Physical Frame number를 가져오고,  block, word 10비트는 그대로 physical address로 변환한다</p></li> <li><p>page name이 TLB에서 없는 경우 운영체제에서 관장하는 Page Tables를 찾아본다. 동시에 이 값을 TLB에 업데이트 시킨다.</p></li> <li><p>page table에서도 찾지 못하면 page fault를 발생시킨다</p></li></ol> <h3 id="interconnection-structures"><a href="#interconnection-structures" class="header-anchor">#</a> Interconnection structures</h3> <ol><li><p>Time-shared common bus</p> <ul><li><p>하나의 common bus에 모든 processer와 IOC, memory가 연결되어있는 구조이다.</p></li> <li><p>장점 : 구조가 단순해서 쉽게 구현할 수 있다.</p></li> <li><p>단점 : bus, bandwidth, 병목현상, 성능저하</p></li></ul></li></ol> <p>2* Multiport Memory</p> <ul><li><p>memory module을 multiport로 만들어서 모든 cpu와 연결하는 구조이다</p></li> <li><p>장점 : 병목현상이 생기지 않는다</p></li> <li><p>단점 : CPU를 하나 추가하는 경우 메모리를 다시 설계해야한다 따라서 확장성이 좋지 ㅇ낳다</p></li></ul> <p>3* Crossbar switch</p> <ul><li><p>memory module과 cpu가 만나는 intersection의 cross point에 cross switch를 두는 구조이다.</p></li> <li><p>장점 : 성능이 가장 우수하다</p></li> <li><p>단점 : cross point마다 cross switch를 두기 때문에 cost가 많이 든다</p></li></ul> <h3 id="시험-직전"><a href="#시험-직전" class="header-anchor">#</a> 시험 직전 :</h3> <ol><li><p>제어 주소 레지스터를 1 증가 시킴</p></li> <li><p>무조건 분기와 상태 비트 조건에 따른 조건부 분기</p></li> <li><p>명령어의 비트들로부터 제어 메모리의 주소로 mapping 하는 처리</p></li> <li><p>서브루틴을 호출하고 복귀하는 기능</p></li></ol> <ul><li><p>위의 그림은 CAR에 주소가 입력되는 4가지 방법을 보여주고 있다.</p></li> <li><p>Incrementer는 CAR의 값을 증가시켜 순차적인 수행이 이루어지도록하고, 분기는 branch logic에서 상태 비트가 가지는 정보에 따라 선택적인 분기동작을 하고, 제어장치는 판단능력을 가지게 된다. 외부 주소는 mapping logic에 따라 control memory로 전송되며, subroutine의 복귀주소는 특별한 레지스터에 저장된다</p></li> <li><p>k-segment pipeline</p></li> <li><p>이론적 speed-up이 나오지 않는 이유</p> <ol><li><p>전달시간이 가장 긴 segment의 지연시간에 따라 clock cycle이 정해지기 때문이다</p></li> <li><p>일반적으로 nonpipelining에서는 pipeline에서 사용되는 중간 register들을 사용하지 않고, 전적으로 combination circuit으로 구현되기 때문이다</p></li></ol></li></ul> <p>. Instruction pipeline의 문제점</p> <ul><li><p>daisy chaining priority interrupt 구조</p> <ul><li><p>장점 : 회로가 간단하고 융통성이 있다</p></li> <li><p>단점 : 우선순위가 낮은 Device는 Interrupt Ack신호를 받는데 시간이 오래걸린다</p></li></ul></li> <li><p>8X8 Omega network는 2X2 switch로 구성되는 perfect shuffled한 interstage connection 구조이다</p></li> <li><p>data routing은 destination의 id에 따라서 control 된다</p></li> <li><p>2^n 개의 컴퓨터로 구성되는 Interconnection structure이다.</p></li> <li><p>Cache Coherence Problem</p> <ul><li><p>cache coherence problem은 프로세서들의 local cache가 consistency 하지 않은 문제를 말한다</p></li> <li><p>이 문제는 snoopy bus protocol로 해결할 수 있는데</p></li> <li><p>snoopy bus protocol은 bus watching을 통한 data consistency를 추구한다</p></li> <li><p>local cache가 update가 되면</p> <ul><li><p>Write-unvalidate인 경우 모든 remote cache의 copy를 unvalidate한다</p></li> <li><p>Write-update인 경우 모든 remote cache의 copy를 update한다</p></li></ul></li></ul></li></ul></div> <footer class="page-edit"><!----> <!----></footer> <div class="page-nav"><p class="inner"><span class="prev">
      ←
      <a href="/til-vuepress/Study/221215.html" class="prev">
        객체지향설계(OOD)
      </a></span> <!----></p></div> </main></div><div class="global-ui"></div></div>
    <script src="/til-vuepress/assets/js/app.341f1743.js" defer></script><script src="/til-vuepress/assets/js/2.378932c3.js" defer></script><script src="/til-vuepress/assets/js/65.76581199.js" defer></script>
  </body>
</html>
