\documentclass[../main.tex]{subfiles}

\begin{document}
    プロセッサ設計を通してverilog-HDLというハードウエア記述言語を用いて
    5 段パイプラインの例外なしRISCV-32Iプロセッサを設計し、
    基礎的なプロセッサの構造を理解することを目指した。
    設計されたプロセッサはいくつかのテストプログラムで検証を行い、
    正常な動作を確かめてからベンチマークプログラムで性能を調べた。
    その後、論理合成を行った。

    本稿では，2章でプロセッサの仕様について述べる。
    3章ではプロセッサの構成を詳しく、
    4章では検証結果および論理合成の結果について述べ、
    5章では論理合成結果を基に改善したことについて、
    6章ではまた改善できるものを述べる。
    7章ではまとめを述べる。
\end{document}
