
Esclavo2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000050a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000496  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000030  00800100  00800100  0000050a  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000050a  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000053c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000148  00000000  00000000  0000057c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001026  00000000  00000000  000006c4  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000a83  00000000  00000000  000016ea  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000ca6  00000000  00000000  0000216d  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000290  00000000  00000000  00002e14  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000670  00000000  00000000  000030a4  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000604  00000000  00000000  00003714  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000f8  00000000  00000000  00003d18  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 c8 01 	jmp	0x390	; 0x390 <__vector_18>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 8b 00 	jmp	0x116	; 0x116 <__vector_24>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e6 e9       	ldi	r30, 0x96	; 150
  7c:	f4 e0       	ldi	r31, 0x04	; 4
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a0 30       	cpi	r26, 0x00	; 0
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a0 e0       	ldi	r26, 0x00	; 0
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a0 33       	cpi	r26, 0x30	; 48
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 ce 00 	call	0x19c	; 0x19c <main>
  9e:	0c 94 49 02 	jmp	0x492	; 0x492 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <adc_iniciar>:
 */ 
#include "ADC.h"
#include <avr/io.h>

void adc_iniciar(void) {
	ADMUX = (1 << REFS0);               // Referencia AVcc, sin ADLAR (justificación derecha)
  a6:	80 e4       	ldi	r24, 0x40	; 64
  a8:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
	ADCSRA = (1 << ADEN) | (1 << ADPS2) | (1 << ADPS1) | (1 << ADPS0); // Prescaler 128
  ac:	ea e7       	ldi	r30, 0x7A	; 122
  ae:	f0 e0       	ldi	r31, 0x00	; 0
  b0:	87 e8       	ldi	r24, 0x87	; 135
  b2:	80 83       	st	Z, r24
	
	ADCSRA |= (1 << ADSC);               // Primera conversión para estabilizar
  b4:	80 81       	ld	r24, Z
  b6:	80 64       	ori	r24, 0x40	; 64
  b8:	80 83       	st	Z, r24
	while (ADCSRA & (1 << ADSC));
  ba:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
  be:	86 fd       	sbrc	r24, 6
  c0:	fc cf       	rjmp	.-8      	; 0xba <adc_iniciar+0x14>
}
  c2:	08 95       	ret

000000c4 <adc_leer_10bits>:


uint16_t adc_leer_10bits(uint8_t canal) {
	ADMUX = (ADMUX & 0xF0) | (canal & 0x0F);   // Seleccionar canal (0-7)
  c4:	ec e7       	ldi	r30, 0x7C	; 124
  c6:	f0 e0       	ldi	r31, 0x00	; 0
  c8:	90 81       	ld	r25, Z
  ca:	90 7f       	andi	r25, 0xF0	; 240
  cc:	8f 70       	andi	r24, 0x0F	; 15
  ce:	89 2b       	or	r24, r25
  d0:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADSC);                      // Iniciar conversión
  d2:	ea e7       	ldi	r30, 0x7A	; 122
  d4:	f0 e0       	ldi	r31, 0x00	; 0
  d6:	80 81       	ld	r24, Z
  d8:	80 64       	ori	r24, 0x40	; 64
  da:	80 83       	st	Z, r24
	while (ADCSRA & (1 << ADSC));                // Esperar a que termine
  dc:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
  e0:	86 fd       	sbrc	r24, 6
  e2:	fc cf       	rjmp	.-8      	; 0xdc <adc_leer_10bits+0x18>
	uint8_t low = ADCL;                          // Leer primero ADCL (obligatorio)
  e4:	20 91 78 00 	lds	r18, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
	uint8_t high = ADCH;                         // Luego ADCH
  e8:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
	return (high << 8) | low;                     // Combinar en 16 bits
  ec:	90 e0       	ldi	r25, 0x00	; 0
  ee:	98 2f       	mov	r25, r24
  f0:	88 27       	eor	r24, r24
  f2:	82 2b       	or	r24, r18
  f4:	08 95       	ret

000000f6 <I2C_slave_init>:
	*buffer = TWDR;
	return 1;
}

void I2C_slave_init(uint8_t address) {
	DDRC &= ~((1<<DDC4) | (1<<DDC5));
  f6:	97 b1       	in	r25, 0x07	; 7
  f8:	9f 7c       	andi	r25, 0xCF	; 207
  fa:	97 b9       	out	0x07, r25	; 7
	PORTC |= (1<<PORTC4) | (1<<PORTC5);
  fc:	98 b1       	in	r25, 0x08	; 8
  fe:	90 63       	ori	r25, 0x30	; 48
 100:	98 b9       	out	0x08, r25	; 8
	TWAR = (address << 1) | 1;
 102:	90 e0       	ldi	r25, 0x00	; 0
 104:	88 0f       	add	r24, r24
 106:	99 1f       	adc	r25, r25
 108:	81 60       	ori	r24, 0x01	; 1
 10a:	80 93 ba 00 	sts	0x00BA, r24	; 0x8000ba <__TEXT_REGION_LENGTH__+0x7f80ba>
	TWCR = (1<<TWEA) | (1<<TWEN) | (1<<TWIE);
 10e:	85 e4       	ldi	r24, 0x45	; 69
 110:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 114:	08 95       	ret

00000116 <__vector_24>:

uint32_t potencia = 0;

char buffer[20];       //Para UART

ISR(TWI_vect) {
 116:	1f 92       	push	r1
 118:	0f 92       	push	r0
 11a:	0f b6       	in	r0, 0x3f	; 63
 11c:	0f 92       	push	r0
 11e:	11 24       	eor	r1, r1
 120:	8f 93       	push	r24
	switch (TWSR & 0xF8) {
 122:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 126:	88 7f       	andi	r24, 0xF8	; 248
 128:	88 38       	cpi	r24, 0x88	; 136
 12a:	f9 f0       	breq	.+62     	; 0x16a <__vector_24+0x54>
 12c:	38 f4       	brcc	.+14     	; 0x13c <__vector_24+0x26>
 12e:	80 37       	cpi	r24, 0x70	; 112
 130:	81 f0       	breq	.+32     	; 0x152 <__vector_24+0x3c>
 132:	80 38       	cpi	r24, 0x80	; 128
 134:	91 f0       	breq	.+36     	; 0x15a <__vector_24+0x44>
 136:	80 36       	cpi	r24, 0x60	; 96
 138:	41 f5       	brne	.+80     	; 0x18a <__vector_24+0x74>
 13a:	0b c0       	rjmp	.+22     	; 0x152 <__vector_24+0x3c>
 13c:	88 3b       	cpi	r24, 0xB8	; 184
 13e:	c9 f0       	breq	.+50     	; 0x172 <__vector_24+0x5c>
 140:	18 f4       	brcc	.+6      	; 0x148 <__vector_24+0x32>
 142:	88 3a       	cpi	r24, 0xA8	; 168
 144:	b1 f0       	breq	.+44     	; 0x172 <__vector_24+0x5c>
 146:	21 c0       	rjmp	.+66     	; 0x18a <__vector_24+0x74>
 148:	80 3c       	cpi	r24, 0xC0	; 192
 14a:	d9 f0       	breq	.+54     	; 0x182 <__vector_24+0x6c>
 14c:	88 3c       	cpi	r24, 0xC8	; 200
 14e:	c9 f0       	breq	.+50     	; 0x182 <__vector_24+0x6c>
 150:	1c c0       	rjmp	.+56     	; 0x18a <__vector_24+0x74>
		//Maestro llama
		case 0x60:
		case 0x70:
		TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 152:	85 ec       	ldi	r24, 0xC5	; 197
 154:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
 158:	1b c0       	rjmp	.+54     	; 0x190 <__vector_24+0x7a>
		
		case 0x80:
		motor = TWDR;
 15a:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 15e:	80 93 1b 01 	sts	0x011B, r24	; 0x80011b <motor>
		TWCR = (1 << TWINT) | (1 << TWEA) | (1 << TWEN) | (1 << TWIE);
 162:	85 ec       	ldi	r24, 0xC5	; 197
 164:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
 168:	13 c0       	rjmp	.+38     	; 0x190 <__vector_24+0x7a>
		
		case 0x88:   //Dato recibido, NACK
		TWCR = (1 << TWINT) | (1 << TWEA) | (1 << TWEN) | (1 << TWIE);
 16a:	85 ec       	ldi	r24, 0xC5	; 197
 16c:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
 170:	0f c0       	rjmp	.+30     	; 0x190 <__vector_24+0x7a>
		
		//Maestro quiere leer
		case 0xA8:
		case 0xB8:
		TWDR = potencia; //Enviar potencia actual
 172:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 176:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
		TWCR = (1<<TWINT)|(1<<TWEA)|(1<<TWEN)|(1<<TWIE);
 17a:	85 ec       	ldi	r24, 0xC5	; 197
 17c:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
 180:	07 c0       	rjmp	.+14     	; 0x190 <__vector_24+0x7a>
		
		//Maestro termina
		case 0xC0:
		case 0xC8:
		TWCR = (1<<TWINT)|(1<<TWEA)|(1<<TWEN)|(1<<TWIE);
 182:	85 ec       	ldi	r24, 0xC5	; 197
 184:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
 188:	03 c0       	rjmp	.+6      	; 0x190 <__vector_24+0x7a>
		
		default:
		TWCR = (1<<TWINT)|(1<<TWEA)|(1<<TWEN)|(1<<TWIE);
 18a:	85 ec       	ldi	r24, 0xC5	; 197
 18c:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
	}
}
 190:	8f 91       	pop	r24
 192:	0f 90       	pop	r0
 194:	0f be       	out	0x3f, r0	; 63
 196:	0f 90       	pop	r0
 198:	1f 90       	pop	r1
 19a:	18 95       	reti

0000019c <main>:

int main(void) {
	cli();
 19c:	f8 94       	cli
	adc_iniciar();
 19e:	0e 94 53 00 	call	0xa6	; 0xa6 <adc_iniciar>
	I2C_slave_init(SLAVE_ADDRESS);
 1a2:	80 e4       	ldi	r24, 0x40	; 64
 1a4:	0e 94 7b 00 	call	0xf6	; 0xf6 <I2C_slave_init>
	UART_Init();
 1a8:	0e 94 bc 01 	call	0x378	; 0x378 <UART_Init>
	//PD6
	PWM_T0_OC0A_PD6_OC0B_PD5(1, 0, 0, 0, 1, 0, 64);
 1ac:	68 94       	set
 1ae:	cc 24       	eor	r12, r12
 1b0:	c6 f8       	bld	r12, 6
 1b2:	d1 2c       	mov	r13, r1
 1b4:	e1 2c       	mov	r14, r1
 1b6:	01 e0       	ldi	r16, 0x01	; 1
 1b8:	20 e0       	ldi	r18, 0x00	; 0
 1ba:	40 e0       	ldi	r20, 0x00	; 0
 1bc:	60 e0       	ldi	r22, 0x00	; 0
 1be:	81 e0       	ldi	r24, 0x01	; 1
 1c0:	0e 94 3f 01 	call	0x27e	; 0x27e <PWM_T0_OC0A_PD6_OC0B_PD5>
	sei();
 1c4:	78 94       	sei
	
uint16_t adc_i, adc_v;
int32_t vout_mv, corriente_ma;

while(1) {
	LD_T0_OCR0A(motor);
 1c6:	80 91 1b 01 	lds	r24, 0x011B	; 0x80011b <motor>
 1ca:	0e 94 ba 01 	call	0x374	; 0x374 <LD_T0_OCR0A>

	//Leer corriente
	adc_i = adc_leer_10bits(0);
 1ce:	80 e0       	ldi	r24, 0x00	; 0
 1d0:	0e 94 62 00 	call	0xc4	; 0xc4 <adc_leer_10bits>
	vout_mv = (int32_t)adc_i * 5000 / 1023;
 1d4:	9c 01       	movw	r18, r24
 1d6:	a8 e8       	ldi	r26, 0x88	; 136
 1d8:	b3 e1       	ldi	r27, 0x13	; 19
 1da:	0e 94 2f 02 	call	0x45e	; 0x45e <__umulhisi3>
 1de:	2f ef       	ldi	r18, 0xFF	; 255
 1e0:	33 e0       	ldi	r19, 0x03	; 3
 1e2:	40 e0       	ldi	r20, 0x00	; 0
 1e4:	50 e0       	ldi	r21, 0x00	; 0
 1e6:	0e 94 10 02 	call	0x420	; 0x420 <__divmodsi4>
	corriente_ma = (vout_mv - 2500) * 1000 / 185;
 1ea:	24 5c       	subi	r18, 0xC4	; 196
 1ec:	39 40       	sbci	r19, 0x09	; 9
 1ee:	41 09       	sbc	r20, r1
 1f0:	51 09       	sbc	r21, r1
 1f2:	a8 ee       	ldi	r26, 0xE8	; 232
 1f4:	b3 e0       	ldi	r27, 0x03	; 3
 1f6:	0e 94 3e 02 	call	0x47c	; 0x47c <__muluhisi3>
 1fa:	29 eb       	ldi	r18, 0xB9	; 185
 1fc:	30 e0       	ldi	r19, 0x00	; 0
 1fe:	40 e0       	ldi	r20, 0x00	; 0
 200:	50 e0       	ldi	r21, 0x00	; 0
 202:	0e 94 10 02 	call	0x420	; 0x420 <__divmodsi4>
	if (corriente_ma < 0) corriente_ma = 0;
 206:	55 23       	and	r21, r21
 208:	1c f4       	brge	.+6      	; 0x210 <main+0x74>
 20a:	20 e0       	ldi	r18, 0x00	; 0
 20c:	30 e0       	ldi	r19, 0x00	; 0
 20e:	a9 01       	movw	r20, r18
	corriente = (uint16_t)corriente_ma;
 210:	30 93 1f 01 	sts	0x011F, r19	; 0x80011f <corriente+0x1>
 214:	20 93 1e 01 	sts	0x011E, r18	; 0x80011e <corriente>

	//Leer voltaje (10 bits)
	adc_v = adc_leer_10bits(1);
 218:	81 e0       	ldi	r24, 0x01	; 1
 21a:	0e 94 62 00 	call	0xc4	; 0xc4 <adc_leer_10bits>
	voltaje = (uint32_t)adc_v * 6000 / 1023;
 21e:	9c 01       	movw	r18, r24
 220:	a0 e7       	ldi	r26, 0x70	; 112
 222:	b7 e1       	ldi	r27, 0x17	; 23
 224:	0e 94 2f 02 	call	0x45e	; 0x45e <__umulhisi3>
 228:	2f ef       	ldi	r18, 0xFF	; 255
 22a:	33 e0       	ldi	r19, 0x03	; 3
 22c:	40 e0       	ldi	r20, 0x00	; 0
 22e:	50 e0       	ldi	r21, 0x00	; 0
 230:	0e 94 ee 01 	call	0x3dc	; 0x3dc <__udivmodsi4>
 234:	da 01       	movw	r26, r20
 236:	c9 01       	movw	r24, r18
 238:	30 93 1a 01 	sts	0x011A, r19	; 0x80011a <voltaje+0x1>
 23c:	20 93 19 01 	sts	0x0119, r18	; 0x800119 <voltaje>

	//Calcular potencia
	potencia = (uint32_t)corriente * voltaje / 1000;
 240:	20 91 1e 01 	lds	r18, 0x011E	; 0x80011e <corriente>
 244:	30 91 1f 01 	lds	r19, 0x011F	; 0x80011f <corriente+0x1>
 248:	dc 01       	movw	r26, r24
 24a:	0e 94 2f 02 	call	0x45e	; 0x45e <__umulhisi3>
 24e:	28 ee       	ldi	r18, 0xE8	; 232
 250:	33 e0       	ldi	r19, 0x03	; 3
 252:	40 e0       	ldi	r20, 0x00	; 0
 254:	50 e0       	ldi	r21, 0x00	; 0
 256:	0e 94 ee 01 	call	0x3dc	; 0x3dc <__udivmodsi4>
 25a:	20 93 00 01 	sts	0x0100, r18	; 0x800100 <__DATA_REGION_ORIGIN__>
 25e:	30 93 01 01 	sts	0x0101, r19	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 262:	40 93 02 01 	sts	0x0102, r20	; 0x800102 <__DATA_REGION_ORIGIN__+0x2>
 266:	50 93 03 01 	sts	0x0103, r21	; 0x800103 <__DATA_REGION_ORIGIN__+0x3>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 26a:	2f ef       	ldi	r18, 0xFF	; 255
 26c:	81 ee       	ldi	r24, 0xE1	; 225
 26e:	94 e0       	ldi	r25, 0x04	; 4
 270:	21 50       	subi	r18, 0x01	; 1
 272:	80 40       	sbci	r24, 0x00	; 0
 274:	90 40       	sbci	r25, 0x00	; 0
 276:	e1 f7       	brne	.-8      	; 0x270 <main+0xd4>
 278:	00 c0       	rjmp	.+0      	; 0x27a <main+0xde>
 27a:	00 00       	nop
 27c:	a4 cf       	rjmp	.-184    	; 0x1c6 <main+0x2a>

0000027e <PWM_T0_OC0A_PD6_OC0B_PD5>:
#include <stdint.h>
#include <avr/interrupt.h>


//TIMER_0: AD6(ON(1)/OFF(0)), BD5(ON(1)/OFF(0)), WF_AD6(NI(0)/I(1)), WF_BD5(NI(0)/I(1)), MD(PC(0)/FS(1)), TP(0xFF(0)/(OCR0A|OCR0B)(1)), PRS(1-1024).
void PWM_T0_OC0A_PD6_OC0B_PD5(uint8_t AD6, uint8_t BD5, uint8_t WF_AD6, uint8_t WF_BD5, uint8_t MD, uint8_t TP, uint16_t PRS){
 27e:	cf 92       	push	r12
 280:	df 92       	push	r13
 282:	ef 92       	push	r14
 284:	0f 93       	push	r16
	//PORD: OUTPUT -> PD5 and PB6.
	if(AD6 == 1){
 286:	81 30       	cpi	r24, 0x01	; 1
 288:	19 f4       	brne	.+6      	; 0x290 <PWM_T0_OC0A_PD6_OC0B_PD5+0x12>
		DDRB |= (1<<DDD6);
 28a:	84 b1       	in	r24, 0x04	; 4
 28c:	80 64       	ori	r24, 0x40	; 64
 28e:	84 b9       	out	0x04, r24	; 4
	}
	else{}
	if(BD5 == 1){
 290:	61 30       	cpi	r22, 0x01	; 1
 292:	19 f4       	brne	.+6      	; 0x29a <PWM_T0_OC0A_PD6_OC0B_PD5+0x1c>
		DDRB |= (1<<DDD5);
 294:	84 b1       	in	r24, 0x04	; 4
 296:	80 62       	ori	r24, 0x20	; 32
 298:	84 b9       	out	0x04, r24	; 4
	}
	else{}
	
	//CL:
	TCCR1A = 0;
 29a:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = 0;
 29e:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	
	//WF: NI -> 0 | I -> 1.
	if (WF_AD6 == 0){
 2a2:	41 11       	cpse	r20, r1
 2a4:	04 c0       	rjmp	.+8      	; 0x2ae <PWM_T0_OC0A_PD6_OC0B_PD5+0x30>
		TCCR0A |= (1<<COM0A1);
 2a6:	84 b5       	in	r24, 0x24	; 36
 2a8:	80 68       	ori	r24, 0x80	; 128
 2aa:	84 bd       	out	0x24, r24	; 36
 2ac:	05 c0       	rjmp	.+10     	; 0x2b8 <PWM_T0_OC0A_PD6_OC0B_PD5+0x3a>
	}
	else if (WF_AD6 == 1){
 2ae:	41 30       	cpi	r20, 0x01	; 1
 2b0:	19 f4       	brne	.+6      	; 0x2b8 <PWM_T0_OC0A_PD6_OC0B_PD5+0x3a>
		TCCR0A |= (1<<COM0A0) |(1<<COM0A1);
 2b2:	84 b5       	in	r24, 0x24	; 36
 2b4:	80 6c       	ori	r24, 0xC0	; 192
 2b6:	84 bd       	out	0x24, r24	; 36
	}
	else {}
	
	
	if (WF_BD5 == 0){
 2b8:	21 11       	cpse	r18, r1
 2ba:	04 c0       	rjmp	.+8      	; 0x2c4 <PWM_T0_OC0A_PD6_OC0B_PD5+0x46>
		TCCR0A |= (1<<COM0B1);
 2bc:	84 b5       	in	r24, 0x24	; 36
 2be:	80 62       	ori	r24, 0x20	; 32
 2c0:	84 bd       	out	0x24, r24	; 36
 2c2:	05 c0       	rjmp	.+10     	; 0x2ce <PWM_T0_OC0A_PD6_OC0B_PD5+0x50>
	}
	else if (WF_BD5 == 1){
 2c4:	21 30       	cpi	r18, 0x01	; 1
 2c6:	19 f4       	brne	.+6      	; 0x2ce <PWM_T0_OC0A_PD6_OC0B_PD5+0x50>
		TCCR0A |= (1<<COM0B0) |(1<<COM0B1);
 2c8:	84 b5       	in	r24, 0x24	; 36
 2ca:	80 63       	ori	r24, 0x30	; 48
 2cc:	84 bd       	out	0x24, r24	; 36
	}
	else {}
	
	//MODE: PC(0) and FS(1).
	if(MD == 0){
 2ce:	01 11       	cpse	r16, r1
 2d0:	10 c0       	rjmp	.+32     	; 0x2f2 <PWM_T0_OC0A_PD6_OC0B_PD5+0x74>
		//TP: 0xFF(0) and OCRA(1).
		if(TP == 0){
 2d2:	e1 10       	cpse	r14, r1
 2d4:	04 c0       	rjmp	.+8      	; 0x2de <PWM_T0_OC0A_PD6_OC0B_PD5+0x60>
			TCCR0A |= (1<<WGM00);
 2d6:	84 b5       	in	r24, 0x24	; 36
 2d8:	81 60       	ori	r24, 0x01	; 1
 2da:	84 bd       	out	0x24, r24	; 36
 2dc:	1b c0       	rjmp	.+54     	; 0x314 <PWM_T0_OC0A_PD6_OC0B_PD5+0x96>
		}
		else if (TP == 1){
 2de:	81 e0       	ldi	r24, 0x01	; 1
 2e0:	e8 12       	cpse	r14, r24
 2e2:	18 c0       	rjmp	.+48     	; 0x314 <PWM_T0_OC0A_PD6_OC0B_PD5+0x96>
			TCCR0A |= (1<<WGM00);
 2e4:	84 b5       	in	r24, 0x24	; 36
 2e6:	81 60       	ori	r24, 0x01	; 1
 2e8:	84 bd       	out	0x24, r24	; 36
			TCCR0B |= (1<<WGM02);
 2ea:	85 b5       	in	r24, 0x25	; 37
 2ec:	88 60       	ori	r24, 0x08	; 8
 2ee:	85 bd       	out	0x25, r24	; 37
 2f0:	11 c0       	rjmp	.+34     	; 0x314 <PWM_T0_OC0A_PD6_OC0B_PD5+0x96>
		}
	}
	else if(MD == 1){
 2f2:	01 30       	cpi	r16, 0x01	; 1
 2f4:	79 f4       	brne	.+30     	; 0x314 <PWM_T0_OC0A_PD6_OC0B_PD5+0x96>
		//TP: 0xFF(0) and OCRA(1).
		if(TP == 0){
 2f6:	e1 10       	cpse	r14, r1
 2f8:	04 c0       	rjmp	.+8      	; 0x302 <PWM_T0_OC0A_PD6_OC0B_PD5+0x84>
			TCCR0A |= (1<<WGM00) | (1<<WGM01);
 2fa:	84 b5       	in	r24, 0x24	; 36
 2fc:	83 60       	ori	r24, 0x03	; 3
 2fe:	84 bd       	out	0x24, r24	; 36
 300:	09 c0       	rjmp	.+18     	; 0x314 <PWM_T0_OC0A_PD6_OC0B_PD5+0x96>
		}
		else if (TP == 1){
 302:	81 e0       	ldi	r24, 0x01	; 1
 304:	e8 12       	cpse	r14, r24
 306:	06 c0       	rjmp	.+12     	; 0x314 <PWM_T0_OC0A_PD6_OC0B_PD5+0x96>
			TCCR0A |= (1<<WGM00) | (1<<WGM01);
 308:	84 b5       	in	r24, 0x24	; 36
 30a:	83 60       	ori	r24, 0x03	; 3
 30c:	84 bd       	out	0x24, r24	; 36
			TCCR0B |= (1<<WGM02);
 30e:	85 b5       	in	r24, 0x25	; 37
 310:	88 60       	ori	r24, 0x08	; 8
 312:	85 bd       	out	0x25, r24	; 37
		}
	}
	
	//T0_PRS: Default = 1.
	if(PRS == 1){
 314:	81 e0       	ldi	r24, 0x01	; 1
 316:	c8 16       	cp	r12, r24
 318:	d1 04       	cpc	r13, r1
 31a:	21 f4       	brne	.+8      	; 0x324 <PWM_T0_OC0A_PD6_OC0B_PD5+0xa6>
		TCCR0B |= (1<<CS00);
 31c:	85 b5       	in	r24, 0x25	; 37
 31e:	81 60       	ori	r24, 0x01	; 1
 320:	85 bd       	out	0x25, r24	; 37
 322:	23 c0       	rjmp	.+70     	; 0x36a <PWM_T0_OC0A_PD6_OC0B_PD5+0xec>
	}
	
	else if(PRS == 8){
 324:	88 e0       	ldi	r24, 0x08	; 8
 326:	c8 16       	cp	r12, r24
 328:	d1 04       	cpc	r13, r1
 32a:	21 f4       	brne	.+8      	; 0x334 <PWM_T0_OC0A_PD6_OC0B_PD5+0xb6>
		TCCR0B |= (1<<CS01);
 32c:	85 b5       	in	r24, 0x25	; 37
 32e:	82 60       	ori	r24, 0x02	; 2
 330:	85 bd       	out	0x25, r24	; 37
 332:	1b c0       	rjmp	.+54     	; 0x36a <PWM_T0_OC0A_PD6_OC0B_PD5+0xec>
	}
	
	else if(PRS == 64){
 334:	80 e4       	ldi	r24, 0x40	; 64
 336:	c8 16       	cp	r12, r24
 338:	d1 04       	cpc	r13, r1
 33a:	21 f4       	brne	.+8      	; 0x344 <PWM_T0_OC0A_PD6_OC0B_PD5+0xc6>
		TCCR0B |= (1<<CS00) | (1<<CS01);
 33c:	85 b5       	in	r24, 0x25	; 37
 33e:	83 60       	ori	r24, 0x03	; 3
 340:	85 bd       	out	0x25, r24	; 37
 342:	13 c0       	rjmp	.+38     	; 0x36a <PWM_T0_OC0A_PD6_OC0B_PD5+0xec>
	}
	
	else if(PRS == 256){
 344:	c1 14       	cp	r12, r1
 346:	81 e0       	ldi	r24, 0x01	; 1
 348:	d8 06       	cpc	r13, r24
 34a:	21 f4       	brne	.+8      	; 0x354 <PWM_T0_OC0A_PD6_OC0B_PD5+0xd6>
		TCCR0B |= (1<<CS02);
 34c:	85 b5       	in	r24, 0x25	; 37
 34e:	84 60       	ori	r24, 0x04	; 4
 350:	85 bd       	out	0x25, r24	; 37
 352:	0b c0       	rjmp	.+22     	; 0x36a <PWM_T0_OC0A_PD6_OC0B_PD5+0xec>
	}
	
	else if(PRS == 1024){
 354:	c1 14       	cp	r12, r1
 356:	84 e0       	ldi	r24, 0x04	; 4
 358:	d8 06       	cpc	r13, r24
 35a:	21 f4       	brne	.+8      	; 0x364 <PWM_T0_OC0A_PD6_OC0B_PD5+0xe6>
		TCCR0B |= (1<<CS00) | (1<<CS02);
 35c:	85 b5       	in	r24, 0x25	; 37
 35e:	85 60       	ori	r24, 0x05	; 5
 360:	85 bd       	out	0x25, r24	; 37
 362:	03 c0       	rjmp	.+6      	; 0x36a <PWM_T0_OC0A_PD6_OC0B_PD5+0xec>
	}
	
	else{
		TCCR0B |= (1<<CS00);
 364:	85 b5       	in	r24, 0x25	; 37
 366:	81 60       	ori	r24, 0x01	; 1
 368:	85 bd       	out	0x25, r24	; 37
	}
	//OCR0A = 500;
	//OCR0B = 2400;
	
	
}
 36a:	0f 91       	pop	r16
 36c:	ef 90       	pop	r14
 36e:	df 90       	pop	r13
 370:	cf 90       	pop	r12
 372:	08 95       	ret

00000374 <LD_T0_OCR0A>:
void LD_T0_OCR0A(uint8_t LD0A){
	//DUTY_CYCLE: PB2
	OCR0A = LD0A;
 374:	87 bd       	out	0x27, r24	; 39
 376:	08 95       	ret

00000378 <UART_Init>:

void UART_SendString(const char *str)
{
	while (*str)
	UART_SendChar(*str++);
}
 378:	10 92 c5 00 	sts	0x00C5, r1	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 37c:	87 e6       	ldi	r24, 0x67	; 103
 37e:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 382:	86 e0       	ldi	r24, 0x06	; 6
 384:	80 93 c2 00 	sts	0x00C2, r24	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7f80c2>
 388:	88 e9       	ldi	r24, 0x98	; 152
 38a:	80 93 c1 00 	sts	0x00C1, r24	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>
 38e:	08 95       	ret

00000390 <__vector_18>:

ISR(USART_RX_vect)
{
 390:	1f 92       	push	r1
 392:	0f 92       	push	r0
 394:	0f b6       	in	r0, 0x3f	; 63
 396:	0f 92       	push	r0
 398:	11 24       	eor	r1, r1
 39a:	2f 93       	push	r18
 39c:	8f 93       	push	r24
 39e:	9f 93       	push	r25
 3a0:	ef 93       	push	r30
 3a2:	ff 93       	push	r31
	char c = UDR0;
 3a4:	20 91 c6 00 	lds	r18, 0x00C6	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
	uint8_t oldSREG = SREG;  //Guarda estado de interrupciones
 3a8:	8f b7       	in	r24, 0x3f	; 63
	
	if (uart_buffer_index < UART_BUFFER_SIZE - 1) {
 3aa:	90 91 04 01 	lds	r25, 0x0104	; 0x800104 <uart_buffer_index>
 3ae:	9f 30       	cpi	r25, 0x0F	; 15
 3b0:	50 f4       	brcc	.+20     	; 0x3c6 <__vector_18+0x36>
		uart_buffer[uart_buffer_index++] = c;
 3b2:	e0 91 04 01 	lds	r30, 0x0104	; 0x800104 <uart_buffer_index>
 3b6:	91 e0       	ldi	r25, 0x01	; 1
 3b8:	9e 0f       	add	r25, r30
 3ba:	90 93 04 01 	sts	0x0104, r25	; 0x800104 <uart_buffer_index>
 3be:	f0 e0       	ldi	r31, 0x00	; 0
 3c0:	e0 5e       	subi	r30, 0xE0	; 224
 3c2:	fe 4f       	sbci	r31, 0xFE	; 254
 3c4:	20 83       	st	Z, r18
	}
	
	SREG = oldSREG;
 3c6:	8f bf       	out	0x3f, r24	; 63
}
 3c8:	ff 91       	pop	r31
 3ca:	ef 91       	pop	r30
 3cc:	9f 91       	pop	r25
 3ce:	8f 91       	pop	r24
 3d0:	2f 91       	pop	r18
 3d2:	0f 90       	pop	r0
 3d4:	0f be       	out	0x3f, r0	; 63
 3d6:	0f 90       	pop	r0
 3d8:	1f 90       	pop	r1
 3da:	18 95       	reti

000003dc <__udivmodsi4>:
 3dc:	a1 e2       	ldi	r26, 0x21	; 33
 3de:	1a 2e       	mov	r1, r26
 3e0:	aa 1b       	sub	r26, r26
 3e2:	bb 1b       	sub	r27, r27
 3e4:	fd 01       	movw	r30, r26
 3e6:	0d c0       	rjmp	.+26     	; 0x402 <__udivmodsi4_ep>

000003e8 <__udivmodsi4_loop>:
 3e8:	aa 1f       	adc	r26, r26
 3ea:	bb 1f       	adc	r27, r27
 3ec:	ee 1f       	adc	r30, r30
 3ee:	ff 1f       	adc	r31, r31
 3f0:	a2 17       	cp	r26, r18
 3f2:	b3 07       	cpc	r27, r19
 3f4:	e4 07       	cpc	r30, r20
 3f6:	f5 07       	cpc	r31, r21
 3f8:	20 f0       	brcs	.+8      	; 0x402 <__udivmodsi4_ep>
 3fa:	a2 1b       	sub	r26, r18
 3fc:	b3 0b       	sbc	r27, r19
 3fe:	e4 0b       	sbc	r30, r20
 400:	f5 0b       	sbc	r31, r21

00000402 <__udivmodsi4_ep>:
 402:	66 1f       	adc	r22, r22
 404:	77 1f       	adc	r23, r23
 406:	88 1f       	adc	r24, r24
 408:	99 1f       	adc	r25, r25
 40a:	1a 94       	dec	r1
 40c:	69 f7       	brne	.-38     	; 0x3e8 <__udivmodsi4_loop>
 40e:	60 95       	com	r22
 410:	70 95       	com	r23
 412:	80 95       	com	r24
 414:	90 95       	com	r25
 416:	9b 01       	movw	r18, r22
 418:	ac 01       	movw	r20, r24
 41a:	bd 01       	movw	r22, r26
 41c:	cf 01       	movw	r24, r30
 41e:	08 95       	ret

00000420 <__divmodsi4>:
 420:	05 2e       	mov	r0, r21
 422:	97 fb       	bst	r25, 7
 424:	1e f4       	brtc	.+6      	; 0x42c <__divmodsi4+0xc>
 426:	00 94       	com	r0
 428:	0e 94 27 02 	call	0x44e	; 0x44e <__negsi2>
 42c:	57 fd       	sbrc	r21, 7
 42e:	07 d0       	rcall	.+14     	; 0x43e <__divmodsi4_neg2>
 430:	0e 94 ee 01 	call	0x3dc	; 0x3dc <__udivmodsi4>
 434:	07 fc       	sbrc	r0, 7
 436:	03 d0       	rcall	.+6      	; 0x43e <__divmodsi4_neg2>
 438:	4e f4       	brtc	.+18     	; 0x44c <__divmodsi4_exit>
 43a:	0c 94 27 02 	jmp	0x44e	; 0x44e <__negsi2>

0000043e <__divmodsi4_neg2>:
 43e:	50 95       	com	r21
 440:	40 95       	com	r20
 442:	30 95       	com	r19
 444:	21 95       	neg	r18
 446:	3f 4f       	sbci	r19, 0xFF	; 255
 448:	4f 4f       	sbci	r20, 0xFF	; 255
 44a:	5f 4f       	sbci	r21, 0xFF	; 255

0000044c <__divmodsi4_exit>:
 44c:	08 95       	ret

0000044e <__negsi2>:
 44e:	90 95       	com	r25
 450:	80 95       	com	r24
 452:	70 95       	com	r23
 454:	61 95       	neg	r22
 456:	7f 4f       	sbci	r23, 0xFF	; 255
 458:	8f 4f       	sbci	r24, 0xFF	; 255
 45a:	9f 4f       	sbci	r25, 0xFF	; 255
 45c:	08 95       	ret

0000045e <__umulhisi3>:
 45e:	a2 9f       	mul	r26, r18
 460:	b0 01       	movw	r22, r0
 462:	b3 9f       	mul	r27, r19
 464:	c0 01       	movw	r24, r0
 466:	a3 9f       	mul	r26, r19
 468:	70 0d       	add	r23, r0
 46a:	81 1d       	adc	r24, r1
 46c:	11 24       	eor	r1, r1
 46e:	91 1d       	adc	r25, r1
 470:	b2 9f       	mul	r27, r18
 472:	70 0d       	add	r23, r0
 474:	81 1d       	adc	r24, r1
 476:	11 24       	eor	r1, r1
 478:	91 1d       	adc	r25, r1
 47a:	08 95       	ret

0000047c <__muluhisi3>:
 47c:	0e 94 2f 02 	call	0x45e	; 0x45e <__umulhisi3>
 480:	a5 9f       	mul	r26, r21
 482:	90 0d       	add	r25, r0
 484:	b4 9f       	mul	r27, r20
 486:	90 0d       	add	r25, r0
 488:	a4 9f       	mul	r26, r20
 48a:	80 0d       	add	r24, r0
 48c:	91 1d       	adc	r25, r1
 48e:	11 24       	eor	r1, r1
 490:	08 95       	ret

00000492 <_exit>:
 492:	f8 94       	cli

00000494 <__stop_program>:
 494:	ff cf       	rjmp	.-2      	; 0x494 <__stop_program>
